Fitter report for pfl_top
Sat Apr 24 21:42:38 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. HardCopy Device Resource Guide
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Other Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Estimated Delay Added for Hold Timing Summary
 37. Estimated Delay Added for Hold Timing Details
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+-------------------------------+--------------------------------------------------+
; Fitter Status                 ; Successful - Sat Apr 24 21:42:38 2021            ;
; Quartus II 64-Bit Version     ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version ;
; Revision Name                 ; pfl_top                                          ;
; Top-level Entity Name         ; parallel_flash_loader                            ;
; Family                        ; Stratix III                                      ;
; Device                        ; EP3SL150F1152C2                                  ;
; Timing Models                 ; Final                                            ;
; Logic utilization             ; < 1 %                                            ;
;     Combinational ALUTs       ; 216 / 113,600 ( < 1 % )                          ;
;     Memory ALUTs              ; 0 / 56,800 ( 0 % )                               ;
;     Dedicated logic registers ; 198 / 113,600 ( < 1 % )                          ;
; Total registers               ; 198                                              ;
; Total pins                    ; 47 / 744 ( 6 % )                                 ;
; Total virtual pins            ; 0                                                ;
; Total block memory bits       ; 0 / 5,630,976 ( 0 % )                            ;
; DSP block 18-bit elements     ; 0 / 384 ( 0 % )                                  ;
; Total PLLs                    ; 0 / 8 ( 0 % )                                    ;
; Total DLLs                    ; 0 / 4 ( 0 % )                                    ;
+-------------------------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3SL150F1152C2                       ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.1V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; Programmable Power Technology Optimization                                 ; Automatic                             ; Automatic                             ;
; Programmable Power Maximum High-Speed Fraction of Used LAB Tiles           ; 1.0                                   ; 1.0                                   ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; RAM Block Read Clock Duty Cycle Dependency                                 ; On                                    ; On                                    ;
; Maintain Compatibility with All Stratix III MRAM Versions                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 2.57        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-8         ;  14.3%      ;
;     Processors 9-16        ;   7.1%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------+
; I/O Assignment Warnings                                         ;
+--------------------------+--------------------------------------+
; Pin Name                 ; Reason                               ;
+--------------------------+--------------------------------------+
; flash_addr[0]            ; Missing drive strength and slew rate ;
; flash_addr[1]            ; Missing drive strength and slew rate ;
; flash_addr[2]            ; Missing drive strength and slew rate ;
; flash_addr[3]            ; Missing drive strength and slew rate ;
; flash_addr[4]            ; Missing drive strength and slew rate ;
; flash_addr[5]            ; Missing drive strength and slew rate ;
; flash_addr[6]            ; Missing drive strength and slew rate ;
; flash_addr[7]            ; Missing drive strength and slew rate ;
; flash_addr[8]            ; Missing drive strength and slew rate ;
; flash_addr[9]            ; Missing drive strength and slew rate ;
; flash_addr[10]           ; Missing drive strength and slew rate ;
; flash_addr[11]           ; Missing drive strength and slew rate ;
; flash_addr[12]           ; Missing drive strength and slew rate ;
; flash_addr[13]           ; Missing drive strength and slew rate ;
; flash_addr[14]           ; Missing drive strength and slew rate ;
; flash_addr[15]           ; Missing drive strength and slew rate ;
; flash_addr[16]           ; Missing drive strength and slew rate ;
; flash_addr[17]           ; Missing drive strength and slew rate ;
; flash_addr[18]           ; Missing drive strength and slew rate ;
; flash_addr[19]           ; Missing drive strength and slew rate ;
; flash_addr[20]           ; Missing drive strength and slew rate ;
; flash_addr[21]           ; Missing drive strength and slew rate ;
; flash_addr[22]           ; Missing drive strength and slew rate ;
; flash_addr[23]           ; Missing drive strength and slew rate ;
; flash_addr[24]           ; Missing drive strength and slew rate ;
; flash_nce                ; Missing drive strength and slew rate ;
; flash_noe                ; Missing drive strength and slew rate ;
; flash_nwe                ; Missing drive strength and slew rate ;
; pfl_flash_access_request ; Missing drive strength and slew rate ;
; flash_data[0]            ; Missing drive strength and slew rate ;
; flash_data[1]            ; Missing drive strength and slew rate ;
; flash_data[2]            ; Missing drive strength and slew rate ;
; flash_data[3]            ; Missing drive strength and slew rate ;
; flash_data[4]            ; Missing drive strength and slew rate ;
; flash_data[5]            ; Missing drive strength and slew rate ;
; flash_data[6]            ; Missing drive strength and slew rate ;
; flash_data[7]            ; Missing drive strength and slew rate ;
; flash_data[8]            ; Missing drive strength and slew rate ;
; flash_data[9]            ; Missing drive strength and slew rate ;
; flash_data[10]           ; Missing drive strength and slew rate ;
; flash_data[11]           ; Missing drive strength and slew rate ;
; flash_data[12]           ; Missing drive strength and slew rate ;
; flash_data[13]           ; Missing drive strength and slew rate ;
; flash_data[14]           ; Missing drive strength and slew rate ;
; flash_data[15]           ; Missing drive strength and slew rate ;
+--------------------------+--------------------------------------+


+-----------------------------------------------------------+
; Incremental Compilation Preservation Summary              ;
+--------------------------------------+--------------------+
; Type                                 ; Value              ;
+--------------------------------------+--------------------+
; Placement (by node)                  ;                    ;
;     -- Requested                     ; 0 / 539 ( 0.00 % ) ;
;     -- Achieved                      ; 0 / 539 ( 0.00 % ) ;
;                                      ;                    ;
; Routing (by net)                     ;                    ;
;     -- Requested                     ; 0 / 0 ( 0.00 % )   ;
;     -- Achieved                      ; 0 / 0 ( 0.00 % )   ;
;                                      ;                    ;
; Number of Tiles locked to High-Speed ; 0                  ;
+--------------------------------------+--------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 362     ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 175     ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 2       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


Color Legend:
  -- Green:
      -- Package Resource:       The HardCopy device package can be migrated from the selected FPGA device package, and the design has been fitted with the target device migration enabled.
      -- Other Device Resources: The resource quantity is within the acceptable range of the HardCopy device and package, indicating that migration from the selected FPGA device package will likely be successful. You must compile and check the HardCopy companion revision to ensure migration is successful.
  -- Orange:
      -- Package Resource:       The HardCopy device package can be migrated from the selected FPGA device package; however, the design has not been fitted with the target device migration enabled.
      -- Other Device Resources: The resource quantity is within the acceptable range of the HardCopy device and package; however, the resource is constrained so much that the design may not migrate.
  -- Red:
      -- Package Resource:       The HardCopy device package cannot be migrated from the selected FPGA device package.
      -- Other Device Resources: The design did not migrate because the resource quantity exceeds the acceptable range of the HardCopy device and package, or, for other reasons detailed in the footnotes.

Note: The used resource quantities listed for each HardCopy device and package combination are estimates only.
Migrate your design from the selected FPGA device and compile for the HardCopy companion revision to obtain the most accurate measurement of HardCopy resource utilization.

Note: The Device Resource Guide cannot estimate the routing demand by the design in a HardCopy device.
Migrate your design from the selected FPGA device and compile for the HardCopy companion revision to confirm routability of the design in the selected HardCopy device.

+--------------------------------------------------------------------------------------------------------------------------------+
; HardCopy Device Resource Guide                                                                                                 ;
+-------------------------------+-------------------------+-------------+-------------+-------------+-------------+--------------+
; Resource                      ; Stratix III EP3SL150    ; HC325F      ; HC325W      ; HC325F      ; HC325W      ; HC335F       ;
+-------------------------------+-------------------------+-------------+-------------+-------------+-------------+--------------+
; Migration Compatibility       ;                         ; None        ; None        ; None        ; None        ; Medium       ;
; Primary Migration Constraint  ;                         ; Package     ; Package     ; Package     ; Package     ; Package      ;
; Package                       ; FBGA - 1152             ; FBGA - 484  ; FBGA - 484  ; FBGA - 780  ; FBGA - 780  ; FBGA - 1152  ;
; Logic                         ; --                      ; 1%          ; 1%          ; 1%          ; 1%          ; 1%           ;
;   -- Logic cells              ; 258                     ; --          ; --          ; --          ; --          ; --           ;
;   -- DSP elements             ; 0                       ; --          ; --          ; --          ; --          ; --           ;
;   -- Memory LABs              ; 0                       ; --          ; --          ; --          ; --          ; --           ;
; Pins                          ;                         ;             ;             ;             ;             ;              ;
;   -- Total                    ; 47                      ; 47 / 296    ; 47 / 296    ; 47 / 488    ; 47 / 392    ; 47 / 744     ;
;   -- Differential Input       ; 0                       ; 0 / 160     ; 0 / 160     ; 0 / 256     ; 0 / 208     ; 0 / 384      ;
;   -- Differential Output      ; 0                       ; 0 / 100     ; 0 / 100     ; 0 / 116     ; 0 / 100     ; 0 / 184      ;
;   -- PCI / PCI-X              ; 0                       ; 0 / 296     ; 0 / 296     ; 0 / 488     ; 0 / 392     ; 0 / 744      ;
;   -- DQ                       ; 0                       ; 0 / 212     ; 0 / 204     ; 0 / 372     ; 0 / 300     ; 0 / 640      ;
;   -- DQS                      ; 0                       ; 0 / 76      ; 0 / 68      ; 0 / 124     ; 0 / 100     ; 0 / 216      ;
; Memory                        ;                         ;             ;             ;             ;             ;              ;
;   -- M144K Blocks             ; 0                       ; 0 / 32      ; 0 / 32      ; 0 / 32      ; 0 / 32      ; 0 / 48       ;
;   -- M9K Blocks               ; 0                       ; 0 / 864     ; 0 / 864     ; 0 / 864     ; 0 / 864     ; 0 / 1320     ;
; PLLs                          ;                         ;             ;             ;             ;             ;              ;
;   -- Enhanced                 ; 0                       ; 0 / 2       ; 0 / 2       ; 0 / 2       ; 0 / 2       ; 0 / 4        ;
;   -- Fast                     ; 0                       ; 0 / 2       ; 0 / 2       ; 0 / 2       ; 0 / 2       ; 0 / 4        ;
; DLLs                          ; 0                       ; 0 / 4       ; 0 / 4       ; 0 / 4       ; 0 / 4       ; 0 / 4        ;
; SERDES                        ;                         ;             ;             ;             ;             ;              ;
;   -- RX                       ; 0                       ; 0 / 48      ; 0 / 48      ; 0 / 56      ; 0 / 48      ; 0 / 88       ;
;   -- TX                       ; 0                       ; 0 / 48      ; 0 / 48      ; 0 / 56      ; 0 / 48      ; 0 / 88       ;
; Configuration                 ;                         ;             ;             ;             ;             ;              ;
;   -- CRC                      ; 0                       ; 0 / 0       ; 0 / 0       ; 0 / 0       ; 0 / 0       ; 0 / 0        ;
;   -- ASMI                     ; 0                       ; 0 / 1       ; 0 / 1       ; 0 / 1       ; 0 / 1       ; 0 / 1        ;
;   -- Remote Update            ; 0                       ; 0 / 0       ; 0 / 0       ; 0 / 0       ; 0 / 0       ; 0 / 0        ;
;   -- JTAG                     ; 1                       ; 1 / 1       ; 1 / 1       ; 1 / 1       ; 1 / 1       ; 1 / 1        ;
;  Impedance Control Block      ; 0                       ; 0 / 4       ; 0 / 4       ; 0 / 8       ; 0 / 8       ; 0 / 8        ;
;  Clock Network                ;                         ;             ;             ;             ;             ;              ;
;   -- Global Clocks            ; 1                       ; 1 / 16      ; 1 / 16      ; 1 / 16      ; 1 / 16      ; 1 / 16       ;
;   -- Quadrant Clocks          ; 0                       ; 0 / 88      ; 0 / 88      ; 0 / 88      ; 0 / 88      ; 0 / 88       ;
;   -- Periphery Clocks         ; 0                       ; 0 / 56      ; 0 / 56      ; 0 / 56      ; 0 / 56      ; 0 / 88       ;
+-------------------------------+-------------------------+-------------+-------------+-------------+-------------+--------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/zhickman/GitRepos/stratixiii_pfl/output_files/pfl_top.pin.


+-------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                               ;
+-----------------------------------------------------------------------------------+-------------------------+
; Resource                                                                          ; Usage                   ;
+-----------------------------------------------------------------------------------+-------------------------+
; ALUTs Used                                                                        ; 216 / 113,600 ( < 1 % ) ;
;     -- Combinational ALUTs                                                        ; 216 / 113,600 ( < 1 % ) ;
;     -- Memory ALUTs                                                               ; 0 / 56,800 ( 0 % )      ;
;     -- LUT_REGs                                                                   ; 0 / 113,600 ( 0 % )     ;
; Dedicated logic registers                                                         ; 198 / 113,600 ( < 1 % ) ;
;                                                                                   ;                         ;
; Combinational ALUT usage by number of inputs                                      ;                         ;
;     -- 7 input functions                                                          ; 1                       ;
;     -- 6 input functions                                                          ; 18                      ;
;     -- 5 input functions                                                          ; 76                      ;
;     -- 4 input functions                                                          ; 22                      ;
;     -- <=3 input functions                                                        ; 99                      ;
;                                                                                   ;                         ;
; Combinational ALUTs by mode                                                       ;                         ;
;     -- normal mode                                                                ; 168                     ;
;     -- extended LUT mode                                                          ; 1                       ;
;     -- arithmetic mode                                                            ; 47                      ;
;     -- shared arithmetic mode                                                     ; 0                       ;
;                                                                                   ;                         ;
; Logic utilization                                                                 ; 277 / 113,600 ( < 1 % ) ;
;     -- Difficulty Clustering Design                                               ; Low                     ;
;     -- Combinational ALUT/register pairs used in final Placement                  ; 258                     ;
;         -- Combinational with no register                                         ; 60                      ;
;         -- Register only                                                          ; 42                      ;
;         -- Combinational with a register                                          ; 156                     ;
;     -- Estimated pairs recoverable by pairing ALUTs and registers as design grows ; -9                      ;
;     -- Estimated Combinational ALUT/register pairs unavailable                    ; 28                      ;
;         -- Unavailable due to Memory LAB use                                      ; 0                       ;
;         -- Unavailable due to unpartnered 7 LUTs                                  ; 1                       ;
;         -- Unavailable due to unpartnered 6 LUTs                                  ; 15                      ;
;         -- Unavailable due to unpartnered 5 LUTs                                  ; 5                       ;
;         -- Unavailable due to LAB-wide signal conflicts                           ; 5                       ;
;         -- Unavailable due to LAB input limits                                    ; 0                       ;
;         -- Unavailable due to location constrained logic                          ; 2                       ;
;                                                                                   ;                         ;
; Total registers*                                                                  ; 198                     ;
;     -- Dedicated logic registers                                                  ; 198 / 113,600 ( < 1 % ) ;
;     -- I/O registers                                                              ; 0 / 4,288 ( 0 % )       ;
;     -- LUT_REGs                                                                   ; 0                       ;
;                                                                                   ;                         ;
; ALMs:  partially or completely used                                               ; 146 / 56,800 ( < 1 % )  ;
;                                                                                   ;                         ;
; Total LABs:  partially or completely used                                         ; 20 / 5,680 ( < 1 % )    ;
;     -- Logic LABs                                                                 ; 20 / 20 ( 100 % )       ;
;     -- Memory LABs                                                                ; 0 / 20 ( 0 % )          ;
;                                                                                   ;                         ;
; Virtual pins                                                                      ; 0                       ;
; I/O pins                                                                          ; 47 / 744 ( 6 % )        ;
;     -- Clock pins                                                                 ; 0 / 16 ( 0 % )          ;
;     -- Dedicated input pins                                                       ; 4 / 12 ( 33 % )         ;
;                                                                                   ;                         ;
; Global signals                                                                    ; 1                       ;
; M9K blocks                                                                        ; 0 / 355 ( 0 % )         ;
; M144K blocks                                                                      ; 0 / 16 ( 0 % )          ;
; Total MLAB memory bits                                                            ; 0                       ;
; Total block memory bits                                                           ; 0 / 5,630,976 ( 0 % )   ;
; Total block memory implementation bits                                            ; 0 / 5,630,976 ( 0 % )   ;
; DSP block 18-bit elements                                                         ; 0 / 384 ( 0 % )         ;
; PLLs                                                                              ; 0 / 8 ( 0 % )           ;
; Global clocks                                                                     ; 1 / 16 ( 6 % )          ;
; Quadrant clocks                                                                   ; 0 / 64 ( 0 % )          ;
; Periphery clocks                                                                  ; 0 / 88 ( 0 % )          ;
; SERDES transmitters                                                               ; 0 / 88 ( 0 % )          ;
; SERDES receivers                                                                  ; 0 / 88 ( 0 % )          ;
; JTAGs                                                                             ; 1 / 1 ( 100 % )         ;
; ASMI blocks                                                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                                                        ; 0 / 1 ( 0 % )           ;
; Remote update blocks                                                              ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                                                          ; 0 / 8 ( 0 % )           ;
; Average interconnect usage (total/H/V)                                            ; 0% / 0% / 0%            ;
; Peak interconnect usage (total/H/V)                                               ; 1% / 1% / 1%            ;
;                                                                                   ;                         ;
; Programmable power technology low-power tiles                                     ; 3,255 / 3,259 ( 100 % ) ;
;     -- low-power tiles that are used by the design                                ; 47 / 3,255 ( 1 % )      ;
;     -- unused tiles (low-power)                                                   ; 3,208 / 3,255 ( 99 % )  ;
; Programmable power technology high-speed tiles                                    ; 4 / 3,259 ( < 1 % )     ;
;                                                                                   ;                         ;
; Programmable power technology low-power LAB tiles                                 ; 2,836 / 2,840 ( 100 % ) ;
;     -- low-power LAB tiles that are used by the design                            ; 47 / 2,836 ( 2 % )      ;
;     -- unused LAB tiles (low-power)                                               ; 2,789 / 2,836 ( 98 % )  ;
; Programmable power technology high-speed LAB tiles                                ; 4 / 2,840 ( < 1 % )     ;
;                                                                                   ;                         ;
; Maximum fan-out                                                                   ; 198                     ;
; Highest non-global fan-out                                                        ; 58                      ;
; Total fan-out                                                                     ; 1752                    ;
; Average fan-out                                                                   ; 3.10                    ;
+-----------------------------------------------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                          ;
+-----------------------------------------------------------------------------------+------------------------+------------------------+--------------------------------+
; Statistic                                                                         ; Top                    ; sld_hub:auto_hub       ; hard_block:auto_generated_inst ;
+-----------------------------------------------------------------------------------+------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                                                      ; Low                    ; Low                    ; Low                            ;
;                                                                                   ;                        ;                        ;                                ;
; Logic utilization                                                                 ; 162 / 113600 ( < 1 % ) ; 115 / 113600 ( < 1 % ) ; 0 / 113600 ( 0 % )             ;
;     -- Combinational ALUT/register pairs used in final Placement                  ; 145                    ; 113                    ; 0                              ;
;         -- Combinational with no register                                         ; 27                     ; 33                     ; 0                              ;
;         -- Register only                                                          ; 24                     ; 18                     ; 0                              ;
;         -- Combinational with a register                                          ; 94                     ; 62                     ; 0                              ;
;     -- Estimated pairs recoverable by pairing ALUTs and registers as design grows ; -1                     ; -8                     ; 0                              ;
;     -- Estimated Combinational ALUT/register pairs unavailable                    ; 18                     ; 10                     ; 0                              ;
;         -- Unavailable due to Memory LAB use                                      ; 0                      ; 0                      ; 0                              ;
;         -- Unavailable due to unpartnered 7 LUTs                                  ; 0                      ; 1                      ; 0                              ;
;         -- Unavailable due to unpartnered 6 LUTs                                  ; 10                     ; 5                      ; 0                              ;
;         -- Unavailable due to unpartnered 5 LUTs                                  ; 3                      ; 2                      ; 0                              ;
;         -- Unavailable due to LAB-wide signal conflicts                           ; 3                      ; 2                      ; 0                              ;
;         -- Unavailable due to LAB input limits                                    ; 0                      ; 0                      ; 0                              ;
;         -- Unavailable due to location constrained logic                          ; 2                      ; 0                      ; 0                              ;
;                                                                                   ;                        ;                        ;                                ;
; ALUTs Used                                                                        ; 121 / 113600 ( < 1 % ) ; 95 / 113600 ( < 1 % )  ; 0 / 113600 ( 0 % )             ;
;     -- Combinational ALUTs                                                        ; 121 / 113600 ( < 1 % ) ; 95 / 113600 ( < 1 % )  ; 0 / 113600 ( 0 % )             ;
;     -- Memory ALUTs                                                               ; 0 / 56800 ( 0 % )      ; 0 / 56800 ( 0 % )      ; 0 / 56800 ( 0 % )              ;
;     -- LUT_REGs                                                                   ; 0 / 113600 ( 0 % )     ; 0 / 113600 ( 0 % )     ; 0 / 113600 ( 0 % )             ;
; Dedicated logic registers                                                         ; 118 / 113600 ( < 1 % ) ; 80 / 113600 ( < 1 % )  ; 0 / 113600 ( 0 % )             ;
;                                                                                   ;                        ;                        ;                                ;
; Combinational ALUT usage by number of inputs                                      ;                        ;                        ;                                ;
;     -- 7 input functions                                                          ; 0                      ; 1                      ; 0                              ;
;     -- 6 input functions                                                          ; 10                     ; 8                      ; 0                              ;
;     -- 5 input functions                                                          ; 49                     ; 27                     ; 0                              ;
;     -- 4 input functions                                                          ; 12                     ; 10                     ; 0                              ;
;     -- <=3 input functions                                                        ; 50                     ; 49                     ; 0                              ;
;                                                                                   ;                        ;                        ;                                ;
; Combinational ALUTs by mode                                                       ;                        ;                        ;                                ;
;     -- normal mode                                                                ; 84                     ; 84                     ; 0                              ;
;     -- extended LUT mode                                                          ; 0                      ; 1                      ; 0                              ;
;     -- arithmetic mode                                                            ; 37                     ; 10                     ; 0                              ;
;     -- shared arithmetic mode                                                     ; 0                      ; 0                      ; 0                              ;
;                                                                                   ;                        ;                        ;                                ;
; Total registers                                                                   ; 118                    ; 80                     ; 0                              ;
;     -- Dedicated logic registers                                                  ; 118 / 113600 ( < 1 % ) ; 80 / 113600 ( < 1 % )  ; 0 / 113600 ( 0 % )             ;
;     -- LUT_REGs                                                                   ; 0                      ; 0                      ; 0                              ;
;                                                                                   ;                        ;                        ;                                ;
; Memory LAB cells by mode                                                          ;                        ;                        ;                                ;
;     -- 64-address deep                                                            ; 0                      ; 0                      ; 0                              ;
;     -- 32-address deep                                                            ; 0                      ; 0                      ; 0                              ;
;                                                                                   ;                        ;                        ;                                ;
; ALMs:  partially or completely used                                               ; 81 / 56800 ( < 1 % )   ; 65 / 56800 ( < 1 % )   ; 0 / 56800 ( 0 % )              ;
;                                                                                   ;                        ;                        ;                                ;
; Total LABs:  partially or completely used                                         ; 12 / 5680 ( < 1 % )    ; 11 / 5680 ( < 1 % )    ; 0 / 5680 ( 0 % )               ;
;     -- Logic LABs                                                                 ; 12                     ; 11                     ; 0                              ;
;     -- Memory LABs                                                                ; 0                      ; 0                      ; 0                              ;
;                                                                                   ;                        ;                        ;                                ;
; Virtual pins                                                                      ; 0                      ; 0                      ; 0                              ;
; I/O pins                                                                          ; 47                     ; 0                      ; 0                              ;
; DSP block 18-bit elements                                                         ; 0 / 384 ( 0 % )        ; 0 / 384 ( 0 % )        ; 0 / 384 ( 0 % )                ;
; Total block memory bits                                                           ; 0                      ; 0                      ; 0                              ;
; Total block memory implementation bits                                            ; 0                      ; 0                      ; 0                              ;
; JTAG                                                                              ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )                  ;
; Clock enable block                                                                ; 1 / 216 ( < 1 % )      ; 0 / 216 ( 0 % )        ; 0 / 216 ( 0 % )                ;
;                                                                                   ;                        ;                        ;                                ;
; Connections                                                                       ;                        ;                        ;                                ;
;     -- Input Connections                                                          ; 359                    ; 118                    ; 0                              ;
;     -- Registered Input Connections                                               ; 122                    ; 89                     ; 0                              ;
;     -- Output Connections                                                         ; 252                    ; 225                    ; 0                              ;
;     -- Registered Output Connections                                              ; 0                      ; 225                    ; 0                              ;
;                                                                                   ;                        ;                        ;                                ;
; Internal Connections                                                              ;                        ;                        ;                                ;
;     -- Total Connections                                                          ; 1266                   ; 819                    ; 1                              ;
;     -- Registered Connections                                                     ; 296                    ; 640                    ; 0                              ;
;                                                                                   ;                        ;                        ;                                ;
; External Connections                                                              ;                        ;                        ;                                ;
;     -- Top                                                                        ; 278                    ; 333                    ; 0                              ;
;     -- sld_hub:auto_hub                                                           ; 333                    ; 10                     ; 0                              ;
;     -- hard_block:auto_generated_inst                                             ; 0                      ; 0                      ; 0                              ;
;                                                                                   ;                        ;                        ;                                ;
; Partition Interface                                                               ;                        ;                        ;                                ;
;     -- Input Ports                                                                ; 33                     ; 16                     ; 0                              ;
;     -- Output Ports                                                               ; 36                     ; 34                     ; 0                              ;
;     -- Bidir Ports                                                                ; 16                     ; 0                      ; 0                              ;
;                                                                                   ;                        ;                        ;                                ;
; Registered Ports                                                                  ;                        ;                        ;                                ;
;     -- Registered Input Ports                                                     ; 0                      ; 4                      ; 0                              ;
;     -- Registered Output Ports                                                    ; 0                      ; 24                     ; 0                              ;
;                                                                                   ;                        ;                        ;                                ;
; Port Connectivity                                                                 ;                        ;                        ;                                ;
;     -- Input Ports driven by GND                                                  ; 0                      ; 1                      ; 0                              ;
;     -- Output Ports driven by GND                                                 ; 0                      ; 1                      ; 0                              ;
;     -- Input Ports driven by VCC                                                  ; 0                      ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC                                                 ; 0                      ; 0                      ; 0                              ;
;     -- Input Ports with no Source                                                 ; 0                      ; 1                      ; 0                              ;
;     -- Output Ports with no Source                                                ; 0                      ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout                                                 ; 0                      ; 2                      ; 0                              ;
;     -- Output Ports with no Fanout                                                ; 0                      ; 17                     ; 0                              ;
+-----------------------------------------------------------------------------------+------------------------+------------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                                  ;
+--------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name                     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+--------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; pfl_flash_access_granted ; L16   ; 7C       ; 56           ; 72           ; 62           ; 30                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; Off         ; --                        ; User                 ;
; pfl_nreset               ; E13   ; 7C       ; 65           ; 72           ; 31           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; Off         ; --                        ; User                 ;
+--------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name                     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; flash_addr[0]            ; F22   ; 8A       ; 15           ; 72           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; yes           ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; flash_addr[10]           ; E26   ; 8A       ; 12           ; 72           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; yes           ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; flash_addr[11]           ; D26   ; 8A       ; 12           ; 72           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; yes           ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; flash_addr[12]           ; A30   ; 8A       ; 9            ; 72           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; yes           ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; flash_addr[13]           ; A33   ; 8A       ; 9            ; 72           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; yes           ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; flash_addr[14]           ; B31   ; 8A       ; 9            ; 72           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; yes           ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; flash_addr[15]           ; A31   ; 8A       ; 9            ; 72           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; yes           ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; flash_addr[16]           ; B32   ; 8A       ; 7            ; 72           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; yes           ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; flash_addr[17]           ; A32   ; 8A       ; 7            ; 72           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; yes           ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; flash_addr[18]           ; M23   ; 8A       ; 17           ; 72           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; yes           ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; flash_addr[19]           ; L23   ; 8A       ; 17           ; 72           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; yes           ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; flash_addr[1]            ; H23   ; 8A       ; 15           ; 72           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; yes           ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; flash_addr[20]           ; B29   ; 8A       ; 7            ; 72           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; yes           ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; flash_addr[21]           ; C29   ; 8A       ; 7            ; 72           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; yes           ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; flash_addr[22]           ; C31   ; 8A       ; 6            ; 72           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; yes           ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; flash_addr[23]           ; D31   ; 8A       ; 6            ; 72           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; yes           ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; flash_addr[24]           ; F27   ; 8A       ; 5            ; 72           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; yes           ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; flash_addr[2]            ; G23   ; 8A       ; 15           ; 72           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; yes           ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; flash_addr[3]            ; F23   ; 8A       ; 15           ; 72           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; yes           ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; flash_addr[4]            ; D27   ; 8A       ; 13           ; 72           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; yes           ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; flash_addr[5]            ; D28   ; 8A       ; 12           ; 72           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; yes           ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; flash_addr[6]            ; F25   ; 8A       ; 13           ; 72           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; yes           ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; flash_addr[7]            ; F26   ; 8A       ; 12           ; 72           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; yes           ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; flash_addr[8]            ; G24   ; 8A       ; 13           ; 72           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; yes           ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; flash_addr[9]            ; F24   ; 8A       ; 13           ; 72           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; yes           ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; flash_nce                ; K25   ; 8A       ; 2            ; 72           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; yes           ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; flash_noe                ; K23   ; 8A       ; 17           ; 72           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; yes           ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; flash_nwe                ; L22   ; 8A       ; 17           ; 72           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; yes           ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; pfl_flash_access_request ; E19   ; 8C       ; 34           ; 72           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+--------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+---------------------+-----------------------------+----------------------+------+------------------------------------------------------------------------------------------------------------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination                ; Termination Control Block ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Load ; Output Enable Source                                                                                                   ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+---------------------+-----------------------------+----------------------+------+------------------------------------------------------------------------------------------------------------------------+---------------------+
; flash_data[0]  ; G27   ; 8A       ; 5            ; 72           ; 62           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; no         ; no       ; Off          ; 1.8 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|flash_data[15]~17 (inverted) ; -                   ;
; flash_data[10] ; A26   ; 8B       ; 26           ; 72           ; 62           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; no         ; no       ; Off          ; 1.8 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|flash_data[15]~17 (inverted) ; -                   ;
; flash_data[11] ; B25   ; 8B       ; 26           ; 72           ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; no         ; no       ; Off          ; 1.8 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|flash_data[15]~17 (inverted) ; -                   ;
; flash_data[12] ; A25   ; 8B       ; 26           ; 72           ; 93           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; no         ; no       ; Off          ; 1.8 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|flash_data[15]~17 (inverted) ; -                   ;
; flash_data[13] ; J20   ; 8B       ; 24           ; 72           ; 62           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; no         ; no       ; Off          ; 1.8 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|flash_data[15]~17 (inverted) ; -                   ;
; flash_data[14] ; K20   ; 8B       ; 24           ; 72           ; 31           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; no         ; no       ; Off          ; 1.8 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|flash_data[15]~17 (inverted) ; -                   ;
; flash_data[15] ; K21   ; 8B       ; 22           ; 72           ; 31           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; no         ; no       ; Off          ; 1.8 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|flash_data[15]~17 (inverted) ; -                   ;
; flash_data[1]  ; F28   ; 8A       ; 5            ; 72           ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; no         ; no       ; Off          ; 1.8 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|flash_data[15]~17 (inverted) ; -                   ;
; flash_data[2]  ; E28   ; 8A       ; 5            ; 72           ; 93           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; no         ; no       ; Off          ; 1.8 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|flash_data[15]~17 (inverted) ; -                   ;
; flash_data[3]  ; D30   ; 8A       ; 6            ; 72           ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; no         ; no       ; Off          ; 1.8 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|flash_data[15]~17 (inverted) ; -                   ;
; flash_data[4]  ; C30   ; 8A       ; 6            ; 72           ; 93           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; no         ; no       ; Off          ; 1.8 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|flash_data[15]~17 (inverted) ; -                   ;
; flash_data[5]  ; F29   ; 8A       ; 3            ; 72           ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; no         ; no       ; Off          ; 1.8 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|flash_data[15]~17 (inverted) ; -                   ;
; flash_data[6]  ; E29   ; 8A       ; 3            ; 72           ; 93           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; no         ; no       ; Off          ; 1.8 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|flash_data[15]~17 (inverted) ; -                   ;
; flash_data[7]  ; J24   ; 8A       ; 3            ; 72           ; 31           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; no         ; no       ; Off          ; 1.8 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|flash_data[15]~17 (inverted) ; -                   ;
; flash_data[8]  ; J25   ; 8A       ; 2            ; 72           ; 31           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; no         ; no       ; Off          ; 1.8 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|flash_data[15]~17 (inverted) ; -                   ;
; flash_data[9]  ; A24   ; 8B       ; 26           ; 72           ; 31           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; no         ; no       ; Off          ; 1.8 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|flash_data[15]~17 (inverted) ; -                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+---------------------+-----------------------------+----------------------+------+------------------------------------------------------------------------------------------------------------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                 ;
+----------+--------------------------------------------+---------------------+-----------------------+---------------------------+
; Location ; Pin Name                                   ; Reserved As         ; User Signal Name      ; Pin Type                  ;
+----------+--------------------------------------------+---------------------+-----------------------+---------------------------+
; G28      ; TDI                                        ; -                   ; altera_reserved_tdi   ; JTAG Pin                  ;
; H28      ; TMS                                        ; -                   ; altera_reserved_tms   ; JTAG Pin                  ;
; J28      ; TRST                                       ; -                   ; altera_reserved_ntrst ; JTAG Pin                  ;
; F30      ; TCK                                        ; -                   ; altera_reserved_tck   ; JTAG Pin                  ;
; G29      ; TDO                                        ; -                   ; altera_reserved_tdo   ; JTAG Pin                  ;
; T28      ; DQ12L, DIFFIO_TX_L19n, DIFFOUT_L37n, DATA0 ; As input tri-stated ; ~ALTERA_DATA0~        ; Dual Purpose Pin          ;
; AE25     ; nCONFIG                                    ; -                   ; -                     ; Dedicated Programming Pin ;
; AH28     ; nSTATUS                                    ; -                   ; -                     ; Dedicated Programming Pin ;
; AH29     ; CONF_DONE                                  ; -                   ; -                     ; Dedicated Programming Pin ;
; AF26     ; PORSEL                                     ; -                   ; -                     ; Dedicated Programming Pin ;
; AE26     ; nCE                                        ; -                   ; -                     ; Dedicated Programming Pin ;
; AF8      ; nIO_PULLUP                                 ; -                   ; -                     ; Dedicated Programming Pin ;
; AJ5      ; nCEO                                       ; -                   ; -                     ; Dedicated Programming Pin ;
; AL3      ; DCLK                                       ; -                   ; -                     ; Dedicated Programming Pin ;
; AE9      ; nCSO                                       ; -                   ; -                     ; Dedicated Programming Pin ;
; AH6      ; ASDO                                       ; -                   ; -                     ; Dedicated Programming Pin ;
; K9       ; MSEL2                                      ; -                   ; -                     ; Dedicated Programming Pin ;
; J9       ; MSEL1                                      ; -                   ; -                     ; Dedicated Programming Pin ;
; K10      ; MSEL0                                      ; -                   ; -                     ; Dedicated Programming Pin ;
+----------+--------------------------------------------+---------------------+-----------------------+---------------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; 1A       ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 1C       ; 1 / 42 ( 2 % )   ; 2.5V          ; --           ; 2.5V          ;
; 2C       ; 0 / 42 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 2A       ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3A       ; 0 / 40 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 0 / 24 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3C       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 4C       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 4B       ; 0 / 24 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 0 / 40 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5C       ; 0 / 42 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6C       ; 0 / 42 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 40 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 24 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 2 / 32 ( 6 % )   ; 1.8V          ; --           ; 2.5V          ;
; 8C       ; 1 / 32 ( 3 % )   ; 1.8V          ; --           ; 2.5V          ;
; 8B       ; 7 / 24 ( 29 % )  ; 1.8V          ; --           ; 2.5V          ;
; 8A       ; 37 / 40 ( 93 % ) ; 1.8V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                          ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+------------+-----------------+----------+--------------+
; A2       ; 588        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A3       ; 591        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A4       ; 592        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A5       ; 590        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A6       ; 602        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A7       ; 600        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A8       ; 604        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A9       ; 631        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A10      ; 628        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A11      ; 632        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A12      ; 630        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A13      ; 640        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A14      ; 644        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A15      ; 642        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A16      ; 662        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A17      ; 664        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A18      ;            ; 8C       ; VCCIO8C                         ; power  ;              ; 1.8V                ; --         ;                 ; --       ; --           ;
; A19      ; 667        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A20      ; 669        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A21      ; 693        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A22      ; 692        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A23      ; 695        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A24      ; 700        ; 8B       ; flash_data[9]                   ; bidir  ; 1.8 V        ;                     ; Column I/O ; Y               ; no       ; Off          ;
; A25      ; 699        ; 8B       ; flash_data[12]                  ; bidir  ; 1.8 V        ;                     ; Column I/O ; Y               ; no       ; Off          ;
; A26      ; 701        ; 8B       ; flash_data[10]                  ; bidir  ; 1.8 V        ;                     ; Column I/O ; Y               ; no       ; Off          ;
; A27      ; 716        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A28      ; 719        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A29      ; 721        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A30      ; 740        ; 8A       ; flash_addr[12]                  ; output ; 1.8 V        ;                     ; Column I/O ; Y               ; no       ; Off          ;
; A31      ; 739        ; 8A       ; flash_addr[15]                  ; output ; 1.8 V        ;                     ; Column I/O ; Y               ; no       ; Off          ;
; A32      ; 743        ; 8A       ; flash_addr[17]                  ; output ; 1.8 V        ;                     ; Column I/O ; Y               ; no       ; Off          ;
; A33      ; 741        ; 8A       ; flash_addr[13]                  ; output ; 1.8 V        ;                     ; Column I/O ; Y               ; no       ; Off          ;
; AA1      ; 458        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AA2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AA3      ; 445        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AA4      ; 454        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AA5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AA6      ; 439        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AA7      ; 440        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AA8      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AA9      ;            ; 5C       ; VREFB5CN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; AA10     ; 420        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AA12     ; 428        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AA13     ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; AA14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AA15     ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; AA16     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AA17     ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; AA18     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AA19     ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; AA20     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AA21     ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; AA22     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AA23     ;            ; 2A       ; VCCPD2A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AA24     ; 139        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AA25     ; 140        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AA26     ;            ; 2A       ; VREFB2AN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; AA27     ; 131        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AA28     ; 132        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AA29     ; 123        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AA30     ; 124        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AA31     ; 113        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AA32     ; 114        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AA33     ; 101        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AA34     ; 110        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AB1      ; 457        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AB2      ; 450        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AB3      ; 437        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AB4      ; 446        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AB5      ; 435        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AB6      ; 436        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AB7      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AB8      ; 416        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AB9      ; 419        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AB10     ; 407        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AB11     ; 427        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AB12     ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AB13     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AB14     ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; AB15     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AB16     ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; AB17     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AB18     ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AB20     ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; AB21     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AB22     ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; AB23     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AB24     ; 151        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AB25     ; 152        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AB26     ; 155        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AB27     ; 156        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AB28     ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AB29     ; 135        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AB30     ; 136        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AB31     ; 121        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AB32     ; 122        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AB33     ; 109        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AB34     ; 118        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AC1      ; 449        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AC2      ; 442        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AC3      ;            ; 5C       ; VCCIO5C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AC4      ; 438        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AC5      ; 423        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AC6      ; 424        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AC7      ; 415        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AC8      ; 399        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AC9      ; 400        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AC10     ;            ;          ; NC                              ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; AC11     ; 408        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AC12     ; 342        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AC13     ;            ; 4A       ; VCCPD4A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AC14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AC15     ;            ; 4B       ; VCCPD4B                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AC16     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AC17     ;            ; 4C       ; VCCPD4C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AC18     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AC19     ;            ; 3C       ; VCCPD3C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AC20     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AC21     ;            ; 3B       ; VCCPD3B                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AC22     ; 229        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AC23     ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AC24     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AC25     ; 179        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AC26     ; 180        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AC27     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AC28     ; 143        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AC29     ; 144        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AC30     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AC31     ; 129        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AC32     ; 130        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AC33     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AC34     ; 117        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AD1      ; 441        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AD2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AD3      ; 431        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AD4      ; 432        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AD5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AD6      ; 411        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AD7      ; 412        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AD8      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AD9      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AD10     ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --         ;                 ; --       ; --           ;
; AD11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AD12     ; 343        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AD13     ; 345        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AD14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AD15     ; 296        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AD16     ; 297        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AD17     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AD18     ; 279        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AD19     ; 275        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AD20     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AD21     ; 246        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AD22     ; 228        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AD23     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AD24     ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --         ;                 ; --       ; --           ;
; AD25     ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AD26     ; 175        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AD27     ; 176        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AD28     ; 163        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AD29     ; 164        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AD30     ; 147        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AD31     ; 148        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AD32     ;            ; 2C       ; VCCIO2C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AD33     ; 125        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AD34     ; 126        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 433        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AE2      ; 434        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AE3      ; 429        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AE4      ; 430        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AE5      ; 403        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AE6      ; 404        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AE7      ; 391        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AE8      ; 392        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AE9      ; 385        ; 1A       ; ^nCSO                           ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; AE10     ; 380        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 376        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 344        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 328        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 329        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 324        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 292        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AE17     ;            ; --       ; VCC_CLKIN4C                     ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AE18     ; 278        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AE19     ; 274        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AE20     ; 247        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 243        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 242        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 227        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 226        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 185        ; 1A       ; ^nCONFIG                        ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; AE26     ; 189        ; 1A       ; ^nCE                            ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; AE27     ; 171        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 172        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AE29     ; 159        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AE30     ; 160        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AE31     ; 141        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AE32     ; 142        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AE33     ; 133        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AE34     ; 134        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AF1      ; 425        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AF2      ; 426        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AF3      ; 417        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AF4      ; 418        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AF5      ; 395        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AF6      ; 396        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AF7      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; AF8      ; 382        ; 1A       ; ^nIO_PULLUP                     ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; AF9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AF10     ; 381        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 377        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AF12     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AF13     ; 326        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AF14     ; 327        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 325        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AF16     ; 293        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AF17     ;            ;          ; VCCD_PLL_B2                     ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; AF18     ;            ;          ; VCCD_PLL_B1                     ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; AF19     ; 273        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AF20     ; 272        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AF21     ; 245        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AF22     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AF23     ; 207        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AF24     ; 203        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AF25     ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AF26     ; 188        ; 1A       ; ^PORSEL                         ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; AF27     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AF28     ; 167        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AF29     ; 168        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AF30     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AF31     ; 149        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AF32     ; 150        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AF33     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AF34     ; 138        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AG1      ; 422        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AG2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AG3      ; 405        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AG4      ; 406        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AG5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AG6      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AG7      ;            ; --       ; VCCPT                           ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AG8      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AG9      ; 378        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AG10     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; AG11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AG12     ; 348        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AG13     ;            ; 4B       ; VREFB4BN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; AG14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AG15     ; 308        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AG16     ;            ; 4C       ; VCCIO4C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AG17     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AG18     ;            ; --       ; VCC_CLKIN3C                     ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AG19     ; 277        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AG20     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AG21     ; 244        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AG22     ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; AG23     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AG24     ; 205        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AG25     ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; AG26     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AG27     ;            ; --       ; VCCPT                           ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AG29     ; 183        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AG30     ; 184        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AG31     ; 157        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AG32     ; 158        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AG33     ; 137        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AG34     ; 146        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AH1      ; 421        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AH2      ; 414        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AH3      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AH4      ; 387        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AH5      ; 388        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AH6      ; 386        ; 1A       ; ^ASDO                           ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; AH7      ;            ;          ; NC                              ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; AH8      ; 374        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AH9      ; 379        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AH10     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AH11     ; 350        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 346        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AH13     ;            ; 4B       ; VCCIO4B                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AH14     ; 310        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AH15     ; 306        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AH16     ;            ; 4C       ; VREFB4CN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; AH17     ;            ;          ; VCCA_PLL_B2                     ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AH18     ;            ;          ; VCCA_PLL_B1                     ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AH19     ; 276        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AH20     ;            ; 3C       ; VREFB3CN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; AH21     ;            ; 3C       ; VCCIO3C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AH22     ; 233        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 230        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AH24     ; 204        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AH25     ; 206        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AH26     ; 202        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AH27     ; 190        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AH28     ; 186        ; 1A       ; ^nSTATUS                        ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; AH29     ; 187        ; 1A       ; ^CONF_DONE                      ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; AH30     ; 173        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AH31     ; 174        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AH32     ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AH33     ; 145        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AH34     ; 154        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AJ1      ; 413        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AJ2      ; 410        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AJ3      ; 397        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AJ4      ; 398        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AJ5      ; 383        ; 1A       ; ^nCEO                           ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; AJ6      ; 372        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AJ7      ; 370        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AJ8      ; 375        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AJ9      ; 357        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AJ10     ; 352        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AJ11     ; 351        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AJ12     ; 347        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AJ13     ; 349        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AJ14     ; 311        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AJ15     ; 307        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AJ16     ; 298        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AJ17     ;            ; --       ; VCCPT                           ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AJ18     ;            ; 3C       ; VCCIO3C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AJ19     ; 281        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AJ20     ; 258        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AJ21     ; 259        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AJ22     ; 232        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AJ23     ; 234        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AJ24     ; 231        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AJ25     ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AJ26     ; 195        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AJ27     ; 191        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AJ28     ; 193        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AJ29     ; 194        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AJ30     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AJ31     ; 165        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AJ32     ; 166        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AJ33     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AJ34     ; 153        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AK1      ; 409        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AK2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AK3      ; 389        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AK4      ; 390        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AK5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AK6      ; 373        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AK7      ; 371        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AK8      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AK9      ; 354        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AK10     ; 332        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AK11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AK12     ; 330        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AK13     ; 304        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AK14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AK15     ; 309        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AK16     ; 299        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AK17     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AK18     ; 270        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AK19     ; 280        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AK20     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AK21     ; 257        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AK22     ; 235        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AK23     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AK24     ; 238        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AK25     ; 218        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AK26     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AK27     ; 214        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AK28     ; 192        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AK29     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AK30     ;            ;          ; NC                              ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; AK31     ; 181        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AK32     ; 182        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AK33     ; 161        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AK34     ; 162        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AL1      ; 401        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AL2      ; 402        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AL3      ; 384        ; 1A       ; ^DCLK                           ; bidir  ;              ;                     ; --         ;                 ; --       ; --           ;
; AL4      ; 368        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AL5      ; 366        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AL6      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AL7      ; 356        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AL8      ; 353        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AL9      ; 355        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AL10     ; 334        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AL11     ; 335        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AL12     ; 331        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AL13     ; 305        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AL14     ; 302        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AL15     ; 300        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AL16     ; 294        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AL17     ; 290        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AL18     ; 271        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AL19     ; 269        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AL20     ; 266        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AL21     ; 256        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AL22     ; 254        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AL23     ; 241        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AL24     ; 237        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AL25     ; 239        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AL26     ; 217        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AL27     ; 216        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AL28     ; 215        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AL29     ; 198        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AL30     ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AL31     ;            ;          ; NC                              ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; AL32     ; 177        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AL33     ; 178        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AL34     ; 170        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AM1      ; 393        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AM2      ; 394        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AM3      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AM4      ; 369        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AM5      ; 367        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AM6      ; 364        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AM7      ; 341        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AM8      ; 336        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AM9      ; 322        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AM10     ;            ; 4B       ; VCCIO4B                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AM11     ; 333        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AM12     ; 316        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AM13     ;            ; 4C       ; VCCIO4C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AM14     ; 303        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AM15     ; 301        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AM16     ; 295        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AM17     ; 291        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AM18     ; 267        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AM19     ; 268        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AM20     ;            ; 3C       ; VCCIO3C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AM21     ; 262        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AM22     ; 255        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AM23     ; 240        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AM24     ; 236        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AM25     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AM26     ; 219        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AM27     ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AM28     ; 222        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AM29     ; 199        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AM30     ; 201        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AM31     ; 197        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AM32     ; 196        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AM33     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AM34     ; 169        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AN1      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AN2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AN3      ; 362        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AN4      ; 358        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AN5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AN6      ; 365        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AN7      ; 338        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AN8      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AN9      ; 323        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AN10     ; 318        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AN11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AN12     ; 314        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AN13     ; 313        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AN14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AN15     ; 288        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AN16     ; 286        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AN17     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AN18     ; 285        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AN19     ; 283        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AN20     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AN21     ; 265        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AN22     ; 261        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AN23     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AN24     ; 253        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AN25     ; 249        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AN26     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AN27     ; 225        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AN28     ; 221        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AN29     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AN30     ; 200        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AN31     ; 213        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AN32     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AN33     ; 209        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AN34     ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AP2      ; 360        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AP3      ; 363        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AP4      ; 359        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AP5      ; 361        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AP6      ; 340        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AP7      ; 339        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AP8      ; 337        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AP9      ; 320        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AP10     ; 319        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AP11     ; 321        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AP12     ; 315        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AP13     ; 317        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AP14     ; 312        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AP15     ; 289        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AP16     ; 287        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AP17     ;            ; 4C       ; VCCIO4C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AP18     ; 284        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AP19     ; 282        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AP20     ; 263        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AP21     ; 264        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AP22     ; 260        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AP23     ; 251        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AP24     ; 252        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AP25     ; 248        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AP26     ; 250        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AP27     ; 224        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AP28     ; 220        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AP29     ; 223        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AP30     ; 211        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AP31     ; 212        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AP32     ; 210        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AP33     ; 208        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; B1       ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; B2       ; 589        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; B3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; B4       ; 593        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; B5       ; 580        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; B6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; B7       ; 601        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; B8       ; 605        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; B10      ; 629        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; B11      ; 633        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; B12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; B13      ; 641        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; B14      ; 645        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; B16      ; 663        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; B17      ; 665        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; B18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; B19      ; 666        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; B20      ; 668        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; B21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; B22      ; 696        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; B23      ; 694        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; B25      ; 698        ; 8B       ; flash_data[11]                  ; bidir  ; 1.8 V        ;                     ; Column I/O ; Y               ; no       ; Off          ;
; B26      ; 703        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; B28      ; 718        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; B29      ; 745        ; 8A       ; flash_addr[20]                  ; output ; 1.8 V        ;                     ; Column I/O ; Y               ; no       ; Off          ;
; B30      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; B31      ; 738        ; 8A       ; flash_addr[14]                  ; output ; 1.8 V        ;                     ; Column I/O ; Y               ; no       ; Off          ;
; B32      ; 742        ; 8A       ; flash_addr[16]                  ; output ; 1.8 V        ;                     ; Column I/O ; Y               ; no       ; Off          ;
; B33      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; B34      ;            ; 1A       ; VCCIO1A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; C1       ; 555        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; C2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; C3       ; 576        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; C4       ; 577        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; C5       ; 581        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; C6       ; 578        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; C7       ; 603        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; C8       ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; C9       ; 596        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7B       ; VCCIO7B                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; C11      ; 616        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; C12      ; 620        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; C13      ;            ; 7C       ; VCCIO7C                         ; power  ;              ; 1.8V                ; --         ;                 ; --       ; --           ;
; C14      ; 643        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; C15      ; 647        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; C16      ; 648        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; C17      ; 646        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; C18      ; 671        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; C19      ; 675        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; C20      ; 680        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; C21      ; 683        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; C22      ;            ; 8C       ; VCCIO8C                         ; power  ;              ; 1.8V                ; --         ;                 ; --       ; --           ;
; C23      ; 697        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; C24      ; 712        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; C25      ;            ; 8B       ; VCCIO8B                         ; power  ;              ; 1.8V                ; --         ;                 ; --       ; --           ;
; C26      ; 702        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; C27      ; 717        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; C28      ; 720        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; C29      ; 744        ; 8A       ; flash_addr[21]                  ; output ; 1.8 V        ;                     ; Column I/O ; Y               ; no       ; Off          ;
; C30      ; 747        ; 8A       ; flash_data[4]                   ; bidir  ; 1.8 V        ;                     ; Column I/O ; Y               ; no       ; Off          ;
; C31      ; 748        ; 8A       ; flash_addr[22]                  ; output ; 1.8 V        ;                     ; Column I/O ; Y               ; no       ; Off          ;
; C32      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 1.8V                ; --         ;                 ; --       ; --           ;
; C33      ; 16         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; C34      ; 15         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 556        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 560        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 559        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; D4       ;            ;          ; TEMPDIODEn                      ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; D5       ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; D6       ; 579        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D7       ; 594        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D8       ; 599        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D9       ; 597        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D10      ; 619        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D11      ; 617        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D12      ; 621        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D13      ; 618        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D14      ; 634        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D15      ; 639        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D16      ; 649        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D17      ; 650        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D18      ; 670        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D19      ; 674        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D20      ; 681        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D21      ; 682        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D22      ; 684        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D23      ; 715        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D24      ; 711        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D25      ; 710        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D26      ; 735        ; 8A       ; flash_addr[11]                  ; output ; 1.8 V        ;                     ; Column I/O ; Y               ; no       ; Off          ;
; D27      ; 733        ; 8A       ; flash_addr[4]                   ; output ; 1.8 V        ;                     ; Column I/O ; Y               ; no       ; Off          ;
; D28      ; 737        ; 8A       ; flash_addr[5]                   ; output ; 1.8 V        ;                     ; Column I/O ; Y               ; no       ; Off          ;
; D29      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 1.8V                ; --         ;                 ; --       ; --           ;
; D30      ; 746        ; 8A       ; flash_data[3]                   ; bidir  ; 1.8 V        ;                     ; Column I/O ; Y               ; no       ; Off          ;
; D31      ; 749        ; 8A       ; flash_addr[23]                  ; output ; 1.8 V        ;                     ; Column I/O ; Y               ; no       ; Off          ;
; D32      ;            ;          ; NC                              ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; D33      ; 24         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; D34      ; 23         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 544        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 543        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; E3       ; 564        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 563        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; E5       ;            ;          ; TEMPDIODEp                      ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; E7       ; 572        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; E8       ; 595        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; E10      ; 598        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; E11      ; 615        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; E13      ; 635        ; 7C       ; pfl_nreset                      ; input  ; 1.8 V        ;                     ; Column I/O ; Y               ; no       ; Off          ;
; E14      ; 636        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; E15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; E16      ; 660        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; E17      ; 651        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; E18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; E19      ; 679        ; 8C       ; pfl_flash_access_request        ; output ; 1.8 V        ;                     ; Column I/O ; Y               ; no       ; Off          ;
; E20      ; 688        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; E21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; E22      ; 685        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; E23      ; 714        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; E24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; E25      ; 713        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; E26      ; 734        ; 8A       ; flash_addr[10]                  ; output ; 1.8 V        ;                     ; Column I/O ; Y               ; no       ; Off          ;
; E27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; E28      ; 751        ; 8A       ; flash_data[2]                   ; bidir  ; 1.8 V        ;                     ; Column I/O ; Y               ; no       ; Off          ;
; E29      ; 755        ; 8A       ; flash_data[6]                   ; bidir  ; 1.8 V        ;                     ; Column I/O ; Y               ; no       ; Off          ;
; E30      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; E31      ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; E32      ; 7          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; E33      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; E34      ; 31         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 535        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; F3       ; 548        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 547        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; F6       ; 571        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; F7       ; 573        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; F8       ; 570        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; F9       ; 574        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; F10      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; F11      ; 611        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; F12      ; 612        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; F13      ; 613        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; F14      ; 637        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; F15      ; 638        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; F16      ; 661        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; F17      ;            ; 7C       ; VCCIO7C                         ; power  ;              ; 1.8V                ; --         ;                 ; --       ; --           ;
; F18      ;            ; --       ; VCCPT                           ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; F19      ; 678        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; F20      ; 687        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; F21      ; 691        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; F22      ; 728        ; 8A       ; flash_addr[0]                   ; output ; 1.8 V        ;                     ; Column I/O ; Y               ; no       ; Off          ;
; F23      ; 727        ; 8A       ; flash_addr[3]                   ; output ; 1.8 V        ;                     ; Column I/O ; Y               ; no       ; Off          ;
; F24      ; 731        ; 8A       ; flash_addr[9]                   ; output ; 1.8 V        ;                     ; Column I/O ; Y               ; no       ; Off          ;
; F25      ; 732        ; 8A       ; flash_addr[6]                   ; output ; 1.8 V        ;                     ; Column I/O ; Y               ; no       ; Off          ;
; F26      ; 736        ; 8A       ; flash_addr[7]                   ; output ; 1.8 V        ;                     ; Column I/O ; Y               ; no       ; Off          ;
; F27      ; 752        ; 8A       ; flash_addr[24]                  ; output ; 1.8 V        ;                     ; Column I/O ; Y               ; no       ; Off          ;
; F28      ; 750        ; 8A       ; flash_data[1]                   ; bidir  ; 1.8 V        ;                     ; Column I/O ; Y               ; no       ; Off          ;
; F29      ; 754        ; 8A       ; flash_data[5]                   ; bidir  ; 1.8 V        ;                     ; Column I/O ; Y               ; no       ; Off          ;
; F30      ; 3          ; 1A       ; altera_reserved_tck             ; input  ; 2.5 V        ;                     ; --         ; N               ; no       ; Off          ;
; F31      ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; F32      ; 11         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; F33      ; 32         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; F34      ; 35         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 536        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 527        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; G4       ; 552        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 551        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ; --       ; VCCBAT                          ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; NC                              ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; G8       ; 575        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; G9       ; 583        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; G10      ; 587        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; G11      ; 584        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; G12      ; 610        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; G13      ; 614        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; G14      ;            ; 7C       ; VCCIO7C                         ; power  ;              ; 1.8V                ; --         ;                 ; --       ; --           ;
; G15      ;            ; 7C       ; VREFB7CN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; G16      ; 656        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; G17      ;            ;          ; VCCA_PLL_T2                     ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; G18      ;            ;          ; VCCA_PLL_T1                     ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; G19      ;            ; 8C       ; VREFB8CN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; G20      ; 686        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; G21      ; 690        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; G22      ;            ; 8B       ; VCCIO8B                         ; power  ;              ; 1.8V                ; --         ;                 ; --       ; --           ;
; G23      ; 726        ; 8A       ; flash_addr[2]                   ; output ; 1.8 V        ;                     ; Column I/O ; Y               ; no       ; Off          ;
; G24      ; 730        ; 8A       ; flash_addr[8]                   ; output ; 1.8 V        ;                     ; Column I/O ; Y               ; no       ; Off          ;
; G25      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 1.8V                ; --         ;                 ; --       ; --           ;
; G26      ; 759        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; G27      ; 753        ; 8A       ; flash_data[0]                   ; bidir  ; 1.8 V        ;                     ; Column I/O ; Y               ; no       ; Off          ;
; G28      ; 0          ; 1A       ; altera_reserved_tdi             ; input  ; 2.5 V        ;                     ; --         ; N               ; no       ; Off          ;
; G29      ; 4          ; 1A       ; altera_reserved_tdo             ; output ; 2.5 V        ;                     ; --         ; N               ; no       ; Off          ;
; G30      ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; G31      ; 5          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; G32      ;            ; 1A       ; VCCIO1A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; G33      ; 36         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; G34      ; 43         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 528        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 519        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; H3       ; 540        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 539        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 566        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 565        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; H7       ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCPT                           ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; H10      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; H11      ; 585        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; H13      ;            ; 7B       ; VREFB7BN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; H14      ; 624        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; H16      ; 657        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; H17      ;            ; --       ; VCC_CLKIN7C                     ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; H18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; H19      ;            ; 8C       ; VCCIO8C                         ; power  ;              ; 1.8V                ; --         ;                 ; --       ; --           ;
; H20      ; 689        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; H21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; H22      ;            ; 8B       ; VREFB8BN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; H23      ; 729        ; 8A       ; flash_addr[1]                   ; output ; 1.8 V        ;                     ; Column I/O ; Y               ; no       ; Off          ;
; H24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; H25      ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; H26      ; 758        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; H28      ; 1          ; 1A       ; altera_reserved_tms             ; input  ; 2.5 V        ;                     ; --         ; N               ; no       ; Off          ;
; H29      ;            ; 1A       ; VCCIO1A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; H30      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; H31      ; 20         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; H32      ; 19         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; H33      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; H34      ; 44         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 520        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; J3       ; 532        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 531        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; J6       ; 550        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 549        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; J9       ; 568        ; 1A       ; ^MSEL1                          ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; J10      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; J11      ; 582        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; J12      ; 586        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; J13      ;            ; 7B       ; VCCIO7B                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; J14      ; 625        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; J15      ; 653        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; J16      ; 652        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; J17      ;            ;          ; VCCD_PLL_T2                     ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; J18      ;            ;          ; VCCD_PLL_T1                     ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; J19      ; 673        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; J20      ; 705        ; 8B       ; flash_data[13]                  ; bidir  ; 1.8 V        ;                     ; Column I/O ; Y               ; no       ; Off          ;
; J21      ; 707        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; J22      ; 706        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; J23      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 1.8V                ; --         ;                 ; --       ; --           ;
; J24      ; 756        ; 8A       ; flash_data[7]                   ; bidir  ; 1.8 V        ;                     ; Column I/O ; Y               ; no       ; Off          ;
; J25      ; 760        ; 8A       ; flash_data[8]                   ; bidir  ; 1.8 V        ;                     ; Column I/O ; Y               ; no       ; Off          ;
; J26      ;            ; 1A       ; VREFB1AN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; J27      ;            ; --       ; VCCPT                           ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; J28      ; 2          ; 1A       ; altera_reserved_ntrst           ; input  ; 2.5 V        ;                     ; --         ; N               ; no       ; Off          ;
; J29      ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; J30      ; 9          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; J31      ; 28         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; J32      ; 27         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; J33      ; 48         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; J34      ; 47         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 516        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 515        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; K3       ; 524        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 523        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; K5       ; 542        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 541        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; K7       ; 554        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 553        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 567        ; 1A       ; ^MSEL2                          ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; K10      ; 569        ; 1A       ; ^MSEL0                          ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; K11      ; 608        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; K12      ; 609        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; K13      ; 623        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; K14      ; 622        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; K15      ; 626        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; K16      ; 655        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; K17      ; 658        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; K18      ;            ; --       ; VCC_CLKIN8C                     ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; K19      ; 672        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; K20      ; 704        ; 8B       ; flash_data[14]                  ; bidir  ; 1.8 V        ;                     ; Column I/O ; Y               ; no       ; Off          ;
; K21      ; 708        ; 8B       ; flash_data[15]                  ; bidir  ; 1.8 V        ;                     ; Column I/O ; Y               ; no       ; Off          ;
; K22      ; 709        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; K23      ; 725        ; 8A       ; flash_noe                       ; output ; 1.8 V        ;                     ; Column I/O ; Y               ; no       ; Off          ;
; K24      ; 757        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; K25      ; 761        ; 8A       ; flash_nce                       ; output ; 1.8 V        ;                     ; Column I/O ; Y               ; no       ; Off          ;
; K26      ;            ;          ; NC                              ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; K27      ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 13         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; K29      ; 26         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; K30      ; 25         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; K31      ; 40         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; K32      ; 39         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; K33      ; 52         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; K34      ; 51         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 508        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 507        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; L3       ;            ; 6C       ; VCCIO6C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; L4       ; 530        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; L5       ; 529        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; L6       ; 534        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 533        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 562        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; L9       ; 561        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; L10      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; NC                              ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; L13      ; 607        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; L14      ; 627        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; L16      ; 654        ; 7C       ; pfl_flash_access_granted        ; input  ; 1.8 V        ;                     ; Column I/O ; Y               ; no       ; Off          ;
; L17      ; 659        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; L18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; L19      ; 676        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; L20      ; 677        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; L22      ; 724        ; 8A       ; flash_nwe                       ; output ; 1.8 V        ;                     ; Column I/O ; Y               ; no       ; Off          ;
; L23      ; 723        ; 8A       ; flash_addr[19]                  ; output ; 1.8 V        ;                     ; Column I/O ; Y               ; no       ; Off          ;
; L24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; L25      ;            ;          ; NC                              ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; L26      ;            ; 1A       ; VCCIO1A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; L27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; L28      ; 30         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; L29      ; 29         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; L30      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; L31      ; 42         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; L32      ; 41         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; L33      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; L34      ; 59         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 499        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; M3       ; 512        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 511        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; M5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; M6       ; 526        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 525        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; M8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; M9       ; 558        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; M10      ; 557        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; M11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; M12      ;            ; 7A       ; VCCPD7A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; M13      ; 606        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; M14      ;            ; 7B       ; VCCPD7B                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; M16      ;            ; 7C       ; VCCPD7C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; M18      ;            ; 8C       ; VCCPD8C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; M20      ;            ; 8B       ; VCCPD8B                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; M21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; M22      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; M23      ; 722        ; 8A       ; flash_addr[18]                  ; output ; 1.8 V        ;                     ; Column I/O ; Y               ; no       ; Off          ;
; M24      ; 18         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; M25      ;            ;          ; NC                              ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; M26      ; 22         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 21         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 33         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; M29      ; 50         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; M30      ; 49         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; M31      ; 56         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; M32      ;            ; 1C       ; VCCIO1C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; M33      ; 60         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; M34      ; 67         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 500        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 491        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 504        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 503        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; N5       ; 518        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 517        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; N7       ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; N8       ; 538        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; N9       ; 537        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; N10      ; 546        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; N11      ; 545        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; N12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; N13      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; N15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; N17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; N19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; N21      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; N23      ;            ; 1A       ; VCCPD1A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; N24      ; 45         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; N25      ; 17         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 37         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; N27      ; 34         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; N28      ;            ; 1A       ; VCCIO1A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; N29      ; 54         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; N30      ; 53         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; N31      ; 64         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; N32      ; 55         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; N33      ; 68         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; N34      ; 75         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 492        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 483        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 496        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 495        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 502        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; P6       ; 501        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 514        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; P8       ; 513        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; P9       ;            ; 6A       ; VREFB6AN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; P10      ; 522        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; P11      ; 521        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; P12      ;            ; 6A       ; VCCPD6A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; P14      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; P16      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; P18      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; P20      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; P22      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; P23      ; 46         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; P24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; P25      ; 38         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; P26      ;            ; 1C       ; VREFB1CN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; P27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; P28      ; 58         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; P29      ; 57         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; P30      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; P31      ; 72         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; P32      ; 63         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; P33      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; P34      ; 76         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 484        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; R3       ; 488        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 487        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; R5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; R6       ; 498        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 497        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; R8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; R9       ; 510        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; R10      ; 509        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; R11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; R12      ; 505        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; R13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; R15      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; R17      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; R21      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; R22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; R23      ;            ; 1C       ; VCCPD1C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; R24      ; 65         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; R25      ; 62         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 61         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 70         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 69         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; R29      ; 74         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; R30      ; 73         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; R31      ; 84         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; R32      ; 71         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; R33      ; 80         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; R34      ; 79         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 480        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; T2       ; 479        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; T3       ;            ; 6C       ; VCCIO6C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; T4       ; 494        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 493        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; 6C       ; VCCIO6C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; T7       ; 485        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 490        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; T9       ; 489        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; T10      ;            ; 6C       ; VCCIO6C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; T11      ; 506        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; T12      ;            ; 6C       ; VCCPD6C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; T14      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; T16      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; T18      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; T20      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; T22      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; T23      ; 66         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; T24      ; 82         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; T25      ; 81         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 85         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; T27      ; 78         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; T28      ; 77         ; 1C       ; ~ALTERA_DATA0~ / RESERVED_INPUT ; input  ; 1.8 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; T29      ; 90         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; T30      ; 89         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; T31      ;            ; 1C       ; VCCIO1C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; T32      ; 83         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; T33      ; 94         ; 1C       ; GND+                            ;        ;              ;                     ; Row I/O    ;                 ; --       ; --           ;
; T34      ; 93         ; 1C       ; GND+                            ;        ;              ;                     ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 478        ; 6C       ; GND+                            ;        ;              ;                     ; Row I/O    ;                 ; --       ; --           ;
; U2       ; 477        ; 6C       ; GND+                            ;        ;              ;                     ; Row I/O    ;                 ; --       ; --           ;
; U3       ; 473        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 474        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; U5       ;            ; 5C       ; VCCIO5C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; U6       ; 486        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; U7       ;            ;          ; VCCA_PLL_R2                     ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; U8       ;            ; 6C       ; VREFB6CN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; U9       ;            ;          ; VCCD_PLL_R2                     ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; U10      ; 482        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; U11      ; 481        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; U12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; U13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; U15      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; U17      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; DNU                             ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; U19      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; U21      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; U22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; U23      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; U24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; U25      ; 86         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; U26      ;            ;          ; VCCD_PLL_L2                     ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; U27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; U28      ;            ;          ; VCCA_PLL_L2                     ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; U29      ;            ; --       ; VCCPT                           ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; U30      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; U31      ; 88         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; U32      ; 87         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; U33      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; U34      ;            ; 1C       ; VCCIO1C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; V1       ;            ; 5C       ; VCCIO5C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; V3       ; 469        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 470        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; V5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; V6       ;            ; --       ; VCCPT                           ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; VCCA_PLL_R3                     ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; V8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; V9       ;            ;          ; VCCD_PLL_R3                     ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; V10      ; 472        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; V11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; V14      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; V16      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; V18      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; V20      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; V21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; V22      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; V23      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; V24      ; 107        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 108        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; V26      ;            ;          ; VCCD_PLL_L3                     ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; V27      ;            ; 2C       ; VREFB2CN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; V28      ;            ;          ; VCCA_PLL_L3                     ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; V29      ; 100        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; V30      ;            ; 1C       ; VCCIO1C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; V31      ; 92         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; V32      ; 91         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; V33      ; 95         ; 2C       ; GND+                            ;        ;              ;                     ; Row I/O    ;                 ; --       ; --           ;
; V34      ; 96         ; 2C       ; GND+                            ;        ;              ;                     ; Row I/O    ;                 ; --       ; --           ;
; W1       ; 475        ; 5C       ; GND+                            ;        ;              ;                     ; Row I/O    ;                 ; --       ; --           ;
; W2       ; 476        ; 5C       ; GND+                            ;        ;              ;                     ; Row I/O    ;                 ; --       ; --           ;
; W3       ; 461        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; W4       ;            ; 5C       ; VCCIO5C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; W5       ; 467        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; W6       ; 468        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; W7       ; 459        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; W8       ; 460        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; W9       ; 471        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; W10      ; 463        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; W11      ; 464        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; W12      ; 452        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; W13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; W15      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; W17      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; W19      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; W21      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; W22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; W23      ;            ; 2C       ; VCCPD2C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; W24      ; 120        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; W25      ;            ; 2C       ; VCCIO2C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; W26      ; 103        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; W27      ; 104        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; W28      ; 99         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; W29      ;            ; 2C       ; VCCIO2C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; W30      ; 111        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; W31      ; 112        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; W32      ;            ; 2C       ; VCCIO2C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; W33      ; 97         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; W34      ; 98         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 465        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 466        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 453        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; Y4       ; 462        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; Y5       ; 455        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; Y6       ; 456        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; Y7       ; 447        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; Y8       ; 448        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; Y9       ; 443        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; Y10      ; 444        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; Y11      ; 451        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; Y12      ;            ; 5C       ; VCCPD5C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; Y13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; Y14      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; Y16      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; Y17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; Y18      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; Y19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; Y20      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; Y21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; Y22      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; Y23      ; 119        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; Y24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; Y25      ; 127        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; Y26      ; 128        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; Y27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; Y28      ; 115        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; Y29      ; 116        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; Y30      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; Y31      ; 105        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; Y32      ; 106        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; Y33      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; Y34      ; 102        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+------------------------------------------------------------------+---------------------+--------------+----------+---------+---------------------------+---------------+-------------------+------+--------+--------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                       ; Combinational ALUTs ; Memory ALUTs ; LUT_REGs ; ALMs    ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M9Ks ; M144Ks ; DSP Elements ; DSP 9x9 ; DSP 12x12 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; Combinational with no register ; Register-Only      ; Combinational with a register ; Full Hierarchy Name                                                                                                                                                                                                                             ; Library Name ;
;                                                                  ;                     ;              ;          ;         ;                           ;               ;                   ;      ;        ;              ;         ;           ;           ;           ;      ;              ; ALUT/register pair             ; ALUT/register pair ; ALUT/register pair            ;                                                                                                                                                                                                                                                 ;              ;
+------------------------------------------------------------------+---------------------+--------------+----------+---------+---------------------------+---------------+-------------------+------+--------+--------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |parallel_flash_loader                                           ; 216 (1)             ; 0 (0)        ; 0 (0)    ; 146 (1) ; 198 (0)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 47   ; 0            ; 60 (1)                         ; 42 (0)             ; 156 (0)                       ; |parallel_flash_loader                                                                                                                                                                                                                          ; work         ;
;    |altparallel_flash_loader:altparallel_flash_loader_component| ; 120 (0)             ; 0 (0)        ; 0 (0)    ; 80 (0)  ; 118 (0)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 26 (0)                         ; 24 (0)             ; 94 (0)                        ; |parallel_flash_loader|altparallel_flash_loader:altparallel_flash_loader_component                                                                                                                                                              ; work         ;
;       |alt_pfl:\PFL_CFI:pfl_cfi_inst|                            ; 120 (5)             ; 0 (0)        ; 0 (0)    ; 80 (2)  ; 118 (0)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 26 (5)                         ; 24 (0)             ; 94 (0)                        ; |parallel_flash_loader|altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst                                                                                                                                ; work         ;
;          |alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|                     ; 115 (12)            ; 0 (0)        ; 0 (0)    ; 78 (8)  ; 118 (1)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 21 (9)                         ; 24 (0)             ; 94 (3)                        ; |parallel_flash_loader|altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm                                                                                              ; work         ;
;             |alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|        ; 41 (11)             ; 0 (0)        ; 0 (0)    ; 32 (13) ; 43 (14)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 7 (6)                          ; 8 (8)              ; 35 (5)                        ; |parallel_flash_loader|altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc                                                  ; work         ;
;                |alt_pfl_crc_calculate:calculate_crc|             ; 17 (17)             ; 0 (0)        ; 0 (0)    ; 11 (11) ; 16 (16)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |parallel_flash_loader|altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|alt_pfl_crc_calculate:calculate_crc              ; work         ;
;                |lpm_counter:addr_counter|                        ; 13 (0)              ; 0 (0)        ; 0 (0)    ; 7 (0)   ; 12 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 12 (0)                        ; |parallel_flash_loader|altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|lpm_counter:addr_counter                         ; work         ;
;                   |cntr_tti:auto_generated|                      ; 13 (13)             ; 0 (0)        ; 0 (0)    ; 7 (7)   ; 12 (12)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 12 (12)                       ; |parallel_flash_loader|altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|lpm_counter:addr_counter|cntr_tti:auto_generated ; work         ;
;                |lpm_shiftreg:bypass_reg|                         ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |parallel_flash_loader|altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|lpm_shiftreg:bypass_reg                          ; work         ;
;             |custom_jtag_counter:jtag_addr|                      ; 28 (28)             ; 0 (0)        ; 0 (0)    ; 16 (16) ; 25 (25)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 25 (25)                       ; |parallel_flash_loader|altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr                                                                ; work         ;
;             |lpm_shiftreg:info_shiftreg|                         ; 32 (32)             ; 0 (0)        ; 0 (0)    ; 18 (18) ; 32 (32)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 32 (32)                       ; |parallel_flash_loader|altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:info_shiftreg                                                                   ; work         ;
;             |lpm_shiftreg:jtag_flash_datareg|                    ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 9 (9)   ; 17 (17)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 1 (1)                         ; |parallel_flash_loader|altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:jtag_flash_datareg                                                              ; work         ;
;             |sld_virtual_jtag_basic:vjtag|                       ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |parallel_flash_loader|altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|sld_virtual_jtag_basic:vjtag                                                                 ; work         ;
;    |sld_hub:auto_hub|                                            ; 95 (1)              ; 0 (0)        ; 0 (0)    ; 65 (1)  ; 80 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 33 (1)                         ; 18 (0)             ; 62 (0)                        ; |parallel_flash_loader|sld_hub:auto_hub                                                                                                                                                                                                         ; work         ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|             ; 94 (60)             ; 0 (0)        ; 0 (0)    ; 64 (42) ; 80 (52)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 32 (23)                        ; 18 (18)            ; 62 (37)                       ; |parallel_flash_loader|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                                            ; work         ;
;          |sld_rom_sr:hub_info_reg|                               ; 17 (17)             ; 0 (0)        ; 0 (0)    ; 9 (9)   ; 9 (9)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 8 (8)                          ; 0 (0)              ; 9 (9)                         ; |parallel_flash_loader|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                    ; work         ;
;          |sld_shadow_jsm:shadow_jsm|                             ; 17 (17)             ; 0 (0)        ; 0 (0)    ; 14 (14) ; 19 (19)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 19 (19)                       ; |parallel_flash_loader|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                  ; work         ;
+------------------------------------------------------------------+---------------------+--------------+----------+---------+---------------------------+---------------+-------------------+------+--------+--------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                                                           ;
+--------------------------+----------+----+------------+-------------+-------------+---------------+----+------------+-------------+-----------+-----------+--------+--------+-----------------+
; Name                     ; Pin Type ; D1 ; D2         ; D3_0        ; D3_1        ; T4 (DDIO_MUX) ; D4 ; T8_0 (DQS) ; T8_1 (NDQS) ; D5        ; D6        ; D5 OCT ; D6 OCT ; T11 (Postamble) ;
+--------------------------+----------+----+------------+-------------+-------------+---------------+----+------------+-------------+-----------+-----------+--------+--------+-----------------+
; pfl_nreset               ; Input    ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; flash_addr[0]            ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; flash_addr[1]            ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; flash_addr[2]            ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; flash_addr[3]            ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; flash_addr[4]            ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; flash_addr[5]            ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; flash_addr[6]            ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; flash_addr[7]            ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; flash_addr[8]            ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; flash_addr[9]            ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; flash_addr[10]           ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; flash_addr[11]           ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; flash_addr[12]           ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; flash_addr[13]           ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; flash_addr[14]           ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; flash_addr[15]           ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; flash_addr[16]           ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; flash_addr[17]           ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; flash_addr[18]           ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; flash_addr[19]           ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; flash_addr[20]           ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; flash_addr[21]           ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; flash_addr[22]           ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; flash_addr[23]           ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; flash_addr[24]           ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; flash_nce                ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; flash_noe                ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; flash_nwe                ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; pfl_flash_access_request ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; flash_data[0]            ; Bidir    ; -- ; (0) 214 ps ; (7) 1914 ps ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; flash_data[1]            ; Bidir    ; -- ; (0) 214 ps ; (7) 1914 ps ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; flash_data[2]            ; Bidir    ; -- ; (0) 214 ps ; --          ; (7) 1914 ps ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; flash_data[3]            ; Bidir    ; -- ; (0) 214 ps ; --          ; (7) 1914 ps ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; flash_data[4]            ; Bidir    ; -- ; (0) 214 ps ; (7) 1914 ps ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; flash_data[5]            ; Bidir    ; -- ; (0) 214 ps ; (7) 1914 ps ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; flash_data[6]            ; Bidir    ; -- ; (0) 214 ps ; (7) 1914 ps ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; flash_data[7]            ; Bidir    ; -- ; (0) 214 ps ; (7) 1914 ps ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; flash_data[8]            ; Bidir    ; -- ; (0) 214 ps ; --          ; (7) 1914 ps ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; flash_data[9]            ; Bidir    ; -- ; (0) 214 ps ; (7) 1914 ps ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; flash_data[10]           ; Bidir    ; -- ; (0) 214 ps ; --          ; (7) 1914 ps ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; flash_data[11]           ; Bidir    ; -- ; (0) 214 ps ; (7) 1914 ps ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; flash_data[12]           ; Bidir    ; -- ; (0) 214 ps ; --          ; (7) 1914 ps ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; flash_data[13]           ; Bidir    ; -- ; (0) 214 ps ; (7) 1914 ps ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; flash_data[14]           ; Bidir    ; -- ; (0) 214 ps ; --          ; (7) 1914 ps ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; flash_data[15]           ; Bidir    ; -- ; (0) 214 ps ; (7) 1914 ps ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; pfl_flash_access_granted ; Input    ; -- ; (0) 214 ps ; --          ; (7) 1914 ps ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
+--------------------------+----------+----+------------+-------------+-------------+---------------+----+------------+-------------+-----------+-----------+--------+--------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                        ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; pfl_nreset                                                                                                                                                                                                 ;                   ;         ;
; flash_data[0]                                                                                                                                                                                              ;                   ;         ;
;      - altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|flash_data_in_reg[0]        ; 0                 ; 7       ;
;      - altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:jtag_flash_datareg|dffs[1]~feeder                          ; 0                 ; 7       ;
; flash_data[1]                                                                                                                                                                                              ;                   ;         ;
;      - altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|flash_data_in_reg[1]        ; 0                 ; 7       ;
;      - altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:jtag_flash_datareg|dffs[2]~feeder                          ; 0                 ; 7       ;
; flash_data[2]                                                                                                                                                                                              ;                   ;         ;
;      - altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|flash_data_in_reg[2]        ; 1                 ; 7       ;
;      - altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:jtag_flash_datareg|dffs[3]~feeder                          ; 1                 ; 7       ;
; flash_data[3]                                                                                                                                                                                              ;                   ;         ;
;      - altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|flash_data_in_reg[3]        ; 1                 ; 7       ;
;      - altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:jtag_flash_datareg|dffs[4]~feeder                          ; 1                 ; 7       ;
; flash_data[4]                                                                                                                                                                                              ;                   ;         ;
;      - altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|flash_data_in_reg[4]        ; 0                 ; 7       ;
;      - altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:jtag_flash_datareg|dffs[5]~feeder                          ; 0                 ; 7       ;
; flash_data[5]                                                                                                                                                                                              ;                   ;         ;
;      - altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|flash_data_in_reg[5]        ; 0                 ; 7       ;
;      - altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:jtag_flash_datareg|dffs[6]~feeder                          ; 0                 ; 7       ;
; flash_data[6]                                                                                                                                                                                              ;                   ;         ;
;      - altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|flash_data_in_reg[6]        ; 0                 ; 7       ;
;      - altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:jtag_flash_datareg|dffs[7]~feeder                          ; 0                 ; 7       ;
; flash_data[7]                                                                                                                                                                                              ;                   ;         ;
;      - altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|flash_data_in_reg[7]        ; 0                 ; 7       ;
;      - altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:jtag_flash_datareg|dffs[8]~feeder                          ; 0                 ; 7       ;
; flash_data[8]                                                                                                                                                                                              ;                   ;         ;
;      - altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:jtag_flash_datareg|dffs[9]~feeder                          ; 1                 ; 7       ;
;      - altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|flash_data_in_reg[0]~feeder ; 1                 ; 7       ;
; flash_data[9]                                                                                                                                                                                              ;                   ;         ;
;      - altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:jtag_flash_datareg|dffs[10]~feeder                         ; 0                 ; 7       ;
;      - altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|flash_data_in_reg[1]~feeder ; 0                 ; 7       ;
; flash_data[10]                                                                                                                                                                                             ;                   ;         ;
;      - altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:jtag_flash_datareg|dffs[11]~feeder                         ; 1                 ; 7       ;
;      - altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|flash_data_in_reg[2]~feeder ; 1                 ; 7       ;
; flash_data[11]                                                                                                                                                                                             ;                   ;         ;
;      - altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:jtag_flash_datareg|dffs[12]~feeder                         ; 0                 ; 7       ;
;      - altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|flash_data_in_reg[3]~feeder ; 0                 ; 7       ;
; flash_data[12]                                                                                                                                                                                             ;                   ;         ;
;      - altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:jtag_flash_datareg|dffs[13]~feeder                         ; 1                 ; 7       ;
;      - altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|flash_data_in_reg[4]~feeder ; 1                 ; 7       ;
; flash_data[13]                                                                                                                                                                                             ;                   ;         ;
;      - altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:jtag_flash_datareg|dffs[14]~feeder                         ; 0                 ; 7       ;
;      - altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|flash_data_in_reg[5]~feeder ; 0                 ; 7       ;
; flash_data[14]                                                                                                                                                                                             ;                   ;         ;
;      - altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:jtag_flash_datareg|dffs[15]~feeder                         ; 1                 ; 7       ;
;      - altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|flash_data_in_reg[6]~feeder ; 1                 ; 7       ;
; flash_data[15]                                                                                                                                                                                             ;                   ;         ;
;      - altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:jtag_flash_datareg|dffs[16]~feeder                         ; 0                 ; 7       ;
;      - altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|flash_data_in_reg[7]~feeder ; 0                 ; 7       ;
; pfl_flash_access_granted                                                                                                                                                                                   ;                   ;         ;
;      - flash_addr[0]~output                                                                                                                                                                                ; 1                 ; 7       ;
;      - flash_addr[1]~output                                                                                                                                                                                ; 1                 ; 7       ;
;      - flash_addr[2]~output                                                                                                                                                                                ; 1                 ; 7       ;
;      - flash_addr[3]~output                                                                                                                                                                                ; 1                 ; 7       ;
;      - flash_addr[4]~output                                                                                                                                                                                ; 1                 ; 7       ;
;      - flash_addr[5]~output                                                                                                                                                                                ; 1                 ; 7       ;
;      - flash_addr[6]~output                                                                                                                                                                                ; 1                 ; 7       ;
;      - flash_addr[7]~output                                                                                                                                                                                ; 1                 ; 7       ;
;      - flash_addr[8]~output                                                                                                                                                                                ; 1                 ; 7       ;
;      - flash_addr[9]~output                                                                                                                                                                                ; 1                 ; 7       ;
;      - flash_addr[10]~output                                                                                                                                                                               ; 1                 ; 7       ;
;      - flash_addr[11]~output                                                                                                                                                                               ; 1                 ; 7       ;
;      - flash_addr[12]~output                                                                                                                                                                               ; 1                 ; 7       ;
;      - flash_addr[13]~output                                                                                                                                                                               ; 1                 ; 7       ;
;      - flash_addr[14]~output                                                                                                                                                                               ; 1                 ; 7       ;
;      - flash_addr[15]~output                                                                                                                                                                               ; 1                 ; 7       ;
;      - flash_addr[16]~output                                                                                                                                                                               ; 1                 ; 7       ;
;      - flash_addr[17]~output                                                                                                                                                                               ; 1                 ; 7       ;
;      - flash_addr[18]~output                                                                                                                                                                               ; 1                 ; 7       ;
;      - flash_addr[19]~output                                                                                                                                                                               ; 1                 ; 7       ;
;      - flash_addr[20]~output                                                                                                                                                                               ; 1                 ; 7       ;
;      - flash_addr[21]~output                                                                                                                                                                               ; 1                 ; 7       ;
;      - flash_addr[22]~output                                                                                                                                                                               ; 1                 ; 7       ;
;      - flash_addr[23]~output                                                                                                                                                                               ; 1                 ; 7       ;
;      - flash_addr[24]~output                                                                                                                                                                               ; 1                 ; 7       ;
;      - flash_noe~output                                                                                                                                                                                    ; 1                 ; 7       ;
;      - flash_nwe~output                                                                                                                                                                                    ; 1                 ; 7       ;
;      - flash_nce~output                                                                                                                                                                                    ; 1                 ; 7       ;
;      - altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|flash_data[15]~17                                                                                         ; 1                 ; 7       ;
;      - altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:info_shiftreg|_~2                                          ; 1                 ; 7       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                        ; Location             ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                ; JTAG_X0_Y71_N125     ; 198     ; Clock                      ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                ; JTAG_X0_Y71_N125     ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|alt_pfl_crc_calculate:calculate_crc|r[11]~0                         ; LABCELL_X8_Y69_N0    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|crc_ena_reg                                                         ; FF_X8_Y69_N1         ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|crc_verify_enable                                                   ; MLABCELL_X9_Y70_N24  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|current_state.CRC_ADDR                                              ; FF_X8_Y69_N37        ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|current_state~11                                                    ; LABCELL_X8_Y69_N34   ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|lpm_counter:addr_counter|cntr_tti:auto_generated|_~0                ; LABCELL_X10_Y71_N26  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|lpm_counter:addr_counter|cntr_tti:auto_generated|counter_reg_bit[0] ; FF_X10_Y71_N1        ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|data_reg[14]~2                                                                    ; LABCELL_X12_Y70_N38  ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|info_shiftreg_enable~0                                                                                          ; LABCELL_X8_Y69_N12   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|jtag_addr_s_load~1                                                                                              ; LABCELL_X12_Y70_N34  ; 25      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|jtag_flash_datareg_enable                                                                                       ; LABCELL_X8_Y69_N20   ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|pgm_flash_read                                                                                                  ; LABCELL_X8_Y69_N18   ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|reset_crc_register                                                                                              ; MLABCELL_X9_Y70_N4   ; 30      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|flash_data[15]~17                                                                                                                                 ; LABCELL_X8_Y69_N16   ; 16      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; pfl_flash_access_granted                                                                                                                                                                                                                    ; PIN_L16              ; 30      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                       ; FF_X8_Y70_N27        ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                              ; MLABCELL_X7_Y69_N4   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                            ; MLABCELL_X7_Y70_N36  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~0                                                                                                                                               ; MLABCELL_X7_Y70_N10  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                              ; MLABCELL_X7_Y70_N22  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~0                                                                                                                                                               ; MLABCELL_X11_Y70_N32 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~1                                                                                                                                                                 ; LABCELL_X8_Y70_N28   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]~0                                                                                                                                                           ; MLABCELL_X11_Y69_N30 ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]~1                                                                                                                                                           ; MLABCELL_X11_Y69_N28 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~2                                                                                                                                          ; MLABCELL_X7_Y69_N34  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~0                                                                                                                                     ; MLABCELL_X7_Y69_N12  ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~1                                                                                                                                     ; MLABCELL_X7_Y69_N14  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                            ; FF_X9_Y69_N33        ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                           ; FF_X9_Y69_N21        ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                            ; FF_X11_Y70_N39       ; 54      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                            ; FF_X11_Y70_N29       ; 18      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                     ; MLABCELL_X9_Y69_N22  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                           ; FF_X9_Y69_N29        ; 58      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                            ;
+------------------------------+------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                         ; Location         ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------+------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP ; JTAG_X0_Y71_N125 ; 198     ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
+------------------------------+------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                              ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                 ; 58      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                  ; 54      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                                                                       ; 44      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                    ; 40      ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|info_shiftreg_enable~0                                                                                                ; 32      ;
; pfl_flash_access_granted~input                                                                                                                                                                                                                    ; 30      ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|reset_crc_register                                                                                                    ; 30      ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|data_reg[14]~2                                                                          ; 25      ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|jtag_addr_s_load~1                                                                                                    ; 25      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                      ; 23      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                  ; 22      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                  ; 18      ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|crc_ena_reg                                                               ; 17      ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|jtag_flash_datareg_enable                                                                                             ; 17      ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|flash_data[15]~17                                                                                                                                       ; 16      ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|pgm_flash_read                                                                                                        ; 16      ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|alt_pfl_crc_calculate:calculate_crc|r[11]~0                               ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                  ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                             ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][4]                                                                                                                                                                       ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                                                                                       ; 13      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                      ; 13      ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|current_state.CRC_ADDR                                                    ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][3]                                                                                                                                                                       ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                                                                                                                                                                         ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                 ; 12      ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|lpm_counter:addr_counter|cntr_tti:auto_generated|_~0                      ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][2]                                                                                                                                                                       ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                         ; 10      ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|crc_verify_enable                                                         ; 10      ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|lpm_counter:addr_counter|cntr_tti:auto_generated|counter_reg_bit[0]       ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                         ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                         ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                                                 ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                                                  ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                                                                   ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                                                   ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                                                   ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                                                   ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                                                                   ; 7       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|lpm_counter:addr_counter|cntr_tti:auto_generated|counter_reg_bit[11]      ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                             ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                             ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                             ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                             ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                             ; 6       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|alt_pfl_crc_calculate:calculate_crc|r[14]                                 ; 6       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|alt_pfl_crc_calculate:calculate_crc|r[13]                                 ; 6       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|alt_pfl_crc_calculate:calculate_crc|r[15]                                 ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~1                                                                                                                                           ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~0                                                                                                                                           ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]~1                                                                                                                                                                 ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]~0                                                                                                                                                                 ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                                         ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~0                                                                                                                                                                     ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                  ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                                                  ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                                  ; 5       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|flash_data_in_reg[6]                                                      ; 5       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|flash_data_in_reg[5]                                                      ; 5       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|flash_data_in_reg[7]                                                      ; 5       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|alt_pfl_crc_calculate:calculate_crc|r[12]                                 ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~0                                                                                                                                                     ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                    ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~2                                                                                                                                                ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                    ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]~0                                                                                                                                                                ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                  ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~1                                                                                                                                                                       ; 4       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|crc_on_process                                                            ; 4       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|alt_pfl_crc_calculate:calculate_crc|r[10]                                 ; 4       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|alt_pfl_crc_calculate:calculate_crc|r[9]                                  ; 4       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|alt_pfl_crc_calculate:calculate_crc|r[11]                                 ; 4       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|flash_data_in_reg[4]                                                      ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0]                                                                                                                                                ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|reset_ena_reg_proc~0                                                                                                                                                                ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                                                                                                                                                                     ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                           ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2]                                                                                                                                                                      ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[3]                                                                                                                                                                      ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[4]                                                                                                                                                                      ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]                                                                                                                                                                      ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                     ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                                 ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[6]                                                                                                                                                  ; 3       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|current_state~11                                                          ; 3       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|current_state.CRC_DUMMY                                                   ; 3       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|current_state.CRC_EXTRA_DUMMY                                             ; 3       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|sld_virtual_jtag_basic:vjtag|virtual_state_sdr~0                                                                      ; 3       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|flash_data_in_reg[2]                                                      ; 3       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|flash_data_in_reg[1]                                                      ; 3       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|flash_data_in_reg[3]                                                      ; 3       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|alt_pfl_crc_calculate:calculate_crc|r[8]                                  ; 3       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|data_reg[24]                                                                            ; 3       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|data_reg[23]                                                                            ; 3       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|data_reg[22]                                                                            ; 3       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|data_reg[21]                                                                            ; 3       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|data_reg[20]                                                                            ; 3       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|data_reg[19]                                                                            ; 3       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|data_reg[18]                                                                            ; 3       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|data_reg[17]                                                                            ; 3       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|data_reg[16]                                                                            ; 3       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|data_reg[15]                                                                            ; 3       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|data_reg[14]                                                                            ; 3       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|data_reg[13]                                                                            ; 3       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|data_reg[12]                                                                            ; 3       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|data_reg[11]                                                                            ; 3       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|data_reg[10]                                                                            ; 3       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|data_reg[9]                                                                             ; 3       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|data_reg[8]                                                                             ; 3       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|data_reg[7]                                                                             ; 3       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|data_reg[6]                                                                             ; 3       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|data_reg[5]                                                                             ; 3       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|data_reg[4]                                                                             ; 3       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|data_reg[3]                                                                             ; 3       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|data_reg[2]                                                                             ; 3       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|data_reg[1]                                                                             ; 3       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|data_reg[0]                                                                             ; 3       ;
; flash_data[15]~input                                                                                                                                                                                                                              ; 2       ;
; flash_data[14]~input                                                                                                                                                                                                                              ; 2       ;
; flash_data[13]~input                                                                                                                                                                                                                              ; 2       ;
; flash_data[12]~input                                                                                                                                                                                                                              ; 2       ;
; flash_data[11]~input                                                                                                                                                                                                                              ; 2       ;
; flash_data[10]~input                                                                                                                                                                                                                              ; 2       ;
; flash_data[9]~input                                                                                                                                                                                                                               ; 2       ;
; flash_data[8]~input                                                                                                                                                                                                                               ; 2       ;
; flash_data[7]~input                                                                                                                                                                                                                               ; 2       ;
; flash_data[6]~input                                                                                                                                                                                                                               ; 2       ;
; flash_data[5]~input                                                                                                                                                                                                                               ; 2       ;
; flash_data[4]~input                                                                                                                                                                                                                               ; 2       ;
; flash_data[3]~input                                                                                                                                                                                                                               ; 2       ;
; flash_data[2]~input                                                                                                                                                                                                                               ; 2       ;
; flash_data[1]~input                                                                                                                                                                                                                               ; 2       ;
; flash_data[0]~input                                                                                                                                                                                                                               ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[3]                                                                                                                                                       ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[2]                                                                                                                                                       ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[1]                                                                                                                                                       ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]~1                                                                                                                                                                   ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[0]                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal0~0                                                                                                                                                                            ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[8]                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[9]                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[7]                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[6]                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[5]                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]                                                                                                                                                                     ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena_proc~0                                                                                                                                                                     ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                                                                                         ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo_bypass_reg                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[14]                                                                                                                                                 ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[12]                                                                                                                                                 ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[10]                                                                                                                                                 ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[9]                                                                                                                                                  ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                                                                  ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[1]                                                                                                                                                ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[2]                                                                                                                                                ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[13]                                                                                                                                                 ; 2       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|Selector0~0                                                               ; 2       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|current_state.CRC_INIT                                                    ; 2       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|Equal1~0                                                                  ; 2       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|alt_pfl_crc_calculate:calculate_crc|xor_out[0]                            ; 2       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|jtag_addr_s_load~0                                                                                                    ; 2       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|flash_data[15]~0                                                                                                                                        ; 2       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|pgm_flash_select~0                                                                                                    ; 2       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:jtag_flash_datareg|dffs[0]                                                                               ; 2       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|Equal2~0                                                                  ; 2       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|alt_pfl_crc_calculate:calculate_crc|r[6]                                  ; 2       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|alt_pfl_crc_calculate:calculate_crc|r[3]                                  ; 2       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|alt_pfl_crc_calculate:calculate_crc|r[7]                                  ; 2       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|alt_pfl_crc_calculate:calculate_crc|r[5]                                  ; 2       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:jtag_flash_datareg|dffs[16]                                                                              ; 2       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:jtag_flash_datareg|dffs[15]                                                                              ; 2       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:jtag_flash_datareg|dffs[14]                                                                              ; 2       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:jtag_flash_datareg|dffs[13]                                                                              ; 2       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:jtag_flash_datareg|dffs[12]                                                                              ; 2       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:jtag_flash_datareg|dffs[11]                                                                              ; 2       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:jtag_flash_datareg|dffs[10]                                                                              ; 2       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:jtag_flash_datareg|dffs[9]                                                                               ; 2       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:jtag_flash_datareg|dffs[8]                                                                               ; 2       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:jtag_flash_datareg|dffs[7]                                                                               ; 2       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:jtag_flash_datareg|dffs[6]                                                                               ; 2       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:jtag_flash_datareg|dffs[5]                                                                               ; 2       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:jtag_flash_datareg|dffs[4]                                                                               ; 2       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:jtag_flash_datareg|dffs[3]                                                                               ; 2       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|alt_pfl_crc_calculate:calculate_crc|r[2]                                  ; 2       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|alt_pfl_crc_calculate:calculate_crc|r[4]                                  ; 2       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:jtag_flash_datareg|dffs[2]                                                                               ; 2       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|alt_pfl_crc_calculate:calculate_crc|r[1]                                  ; 2       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|flash_data_in_reg[0]                                                      ; 2       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:jtag_flash_datareg|dffs[1]                                                                               ; 2       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|alt_pfl_crc_calculate:calculate_crc|r[0]                                  ; 2       ;
; ~QIC_CREATED_GND~I                                                                                                                                                                                                                                ; 1       ;
; altera_reserved_ntrst~input                                                                                                                                                                                                                       ; 1       ;
; altera_reserved_tdi~input                                                                                                                                                                                                                         ; 1       ;
; altera_reserved_tck~input                                                                                                                                                                                                                         ; 1       ;
; altera_reserved_tms~input                                                                                                                                                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2]~1                                                                                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[0]~0                                                                                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~7                                                                                                                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg~3                                                                                                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~8                                                                                                                                                   ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~7                                                                                                                                                   ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~8                                                                                                                                                                   ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[3]                                                                                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~7                                                                                                                                                                   ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg~2                                                                                                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[3]                                                                                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~6                                                                                                                                                   ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~5                                                                                                                                                   ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[3]                                                                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~6                                                                                                                                                                   ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[2]                                                                                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]                                                                                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~5                                                                                                                                                                   ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt~2                                                                                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt~1                                                                                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg~1                                                                                                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[2]                                                                                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|Equal0~0                                                                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~4                                                                                                                                                   ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~3                                                                                                                                                   ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[2]                                                                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]                                                                                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~4                                                                                                                                                                   ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[1]                                                                                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[2]                                                                                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~3                                                                                                                                                                   ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal7~0                                                                                                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]~3                                                                                                                                                                   ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt~0                                                                                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]~2                                                                                                                                                                   ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|reset_ena_reg                                                                                                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]~0                                                                                                                                                                   ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal0~1                                                                                                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg~7                                                                                                                                                                          ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]~6                                                                                                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]~5                                                                                                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg~0                                                                                                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[1]                                                                                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~1                                                                                                                                                   ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~0                                                                                                                                                   ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]                                                                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo_bypass_reg~0                                                                                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~2                                                                                                                                                                   ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]                                                                                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]                                                                                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~1                                                                                                                                                                   ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg~4                                                                                                                                                                          ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg~3                                                                                                                                                                          ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg~2                                                                                                                                                                          ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg~0                                                                                                                                                                          ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~12                                                                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~11                                                                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~10                                                                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~9                                                                                                                                                   ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~8                                                                                                                                                   ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_proc~0                                                                                                                                                                          ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~7                                                                                                                                                   ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~6                                                                                                                                                   ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~5                                                                                                                                                   ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~4                                                                                                                                                   ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~3                                                                                                                                                   ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~2                                                                                                                                                   ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~1                                                                                                                                                   ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~0                                                                                                                                                   ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal1~0                                                                                                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg_proc~0                                                                                                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~2                                                                                                                                                                          ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~1                                                                                                                                                                          ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~0                                                                                                                                                                          ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~2                                                                                                                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~1                                                                                                                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[0]                                                                                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]                                                                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~0                                                                                                                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]                                                                                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal3~0                                                                                                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo                                                                                                                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~3                                                                                                                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|Add0~17                                                                                                                                                     ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|Add0~14                                                                                                                                                     ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|Add0~13                                                                                                                                                     ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|Add0~10                                                                                                                                                     ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|Add0~9                                                                                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|Add0~6                                                                                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|Add0~5                                                                                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|Add0~2                                                                                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|Add0~1                                                                                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Add0~17                                                                                                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Add0~14                                                                                                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Add0~13                                                                                                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Add0~10                                                                                                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Add0~9                                                                                                                                                                              ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Add0~6                                                                                                                                                                              ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Add0~5                                                                                                                                                                              ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Add0~2                                                                                                                                                                              ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Add0~1                                                                                                                                                                              ; 1       ;
; altera_internal_jtag~TDO                                                                                                                                                                                                                          ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:info_shiftreg|_~31                                                                                       ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:info_shiftreg|_~30                                                                                       ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:info_shiftreg|dffs[31]                                                                                   ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:info_shiftreg|_~29                                                                                       ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:info_shiftreg|dffs[30]                                                                                   ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:info_shiftreg|_~28                                                                                       ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:info_shiftreg|dffs[29]                                                                                   ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:info_shiftreg|_~27                                                                                       ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:info_shiftreg|dffs[28]                                                                                   ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:info_shiftreg|_~26                                                                                       ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:info_shiftreg|dffs[27]                                                                                   ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:info_shiftreg|_~25                                                                                       ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:info_shiftreg|dffs[26]                                                                                   ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:info_shiftreg|_~24                                                                                       ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:info_shiftreg|dffs[25]                                                                                   ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:info_shiftreg|_~23                                                                                       ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:info_shiftreg|dffs[24]                                                                                   ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:info_shiftreg|_~22                                                                                       ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:info_shiftreg|dffs[23]                                                                                   ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:info_shiftreg|_~21                                                                                       ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:info_shiftreg|dffs[22]                                                                                   ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:info_shiftreg|_~20                                                                                       ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:info_shiftreg|dffs[21]                                                                                   ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:info_shiftreg|_~19                                                                                       ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:info_shiftreg|dffs[20]                                                                                   ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:info_shiftreg|_~18                                                                                       ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:info_shiftreg|dffs[19]                                                                                   ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:info_shiftreg|_~17                                                                                       ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:info_shiftreg|dffs[18]                                                                                   ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:info_shiftreg|_~16                                                                                       ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:info_shiftreg|dffs[17]                                                                                   ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:info_shiftreg|_~15                                                                                       ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:info_shiftreg|dffs[16]                                                                                   ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:info_shiftreg|_~14                                                                                       ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:info_shiftreg|dffs[15]                                                                                   ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:info_shiftreg|_~13                                                                                       ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:info_shiftreg|dffs[14]                                                                                   ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:info_shiftreg|_~12                                                                                       ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:info_shiftreg|dffs[13]                                                                                   ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:info_shiftreg|_~11                                                                                       ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:info_shiftreg|dffs[12]                                                                                   ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:info_shiftreg|_~10                                                                                       ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:info_shiftreg|dffs[11]                                                                                   ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:info_shiftreg|_~9                                                                                        ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:info_shiftreg|dffs[10]                                                                                   ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:info_shiftreg|_~8                                                                                        ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:info_shiftreg|dffs[9]                                                                                    ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:info_shiftreg|_~7                                                                                        ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:info_shiftreg|dffs[8]                                                                                    ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:info_shiftreg|_~6                                                                                        ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:info_shiftreg|dffs[7]                                                                                    ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:info_shiftreg|_~5                                                                                        ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:info_shiftreg|dffs[6]                                                                                    ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|alt_pfl_crc_calculate:calculate_crc|xor_out[6]                            ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:info_shiftreg|_~4                                                                                        ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:info_shiftreg|dffs[5]                                                                                    ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|alt_pfl_crc_calculate:calculate_crc|xor_out[10]                           ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|alt_pfl_crc_calculate:calculate_crc|xor_out[3]                            ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|alt_pfl_crc_calculate:calculate_crc|xor_out[14]                           ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|alt_pfl_crc_calculate:calculate_crc|xor_out[7]                            ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|alt_pfl_crc_calculate:calculate_crc|xor_out[5]                            ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:info_shiftreg|_~3                                                                                        ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:info_shiftreg|dffs[4]                                                                                    ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|alt_pfl_crc_calculate:calculate_crc|xor_out[2]                            ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|alt_pfl_crc_calculate:calculate_crc|xor_out[9]                            ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|alt_pfl_crc_calculate:calculate_crc|xor_out[11]                           ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|alt_pfl_crc_calculate:calculate_crc|xor_out[13]                           ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|alt_pfl_crc_calculate:calculate_crc|xor_out[15]                           ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|alt_pfl_crc_calculate:calculate_crc|xor_out[4]~0                          ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|current_state~13                                                          ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|crc_on_process~0                                                          ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|comb~0                                                                    ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|current_state~12                                                          ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|current_state.CRC_EXTRA_DUMMY~0                                           ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:info_shiftreg|_~2                                                                                        ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:info_shiftreg|dffs[3]                                                                                    ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|info_shiftreg_load~0                                                                                                  ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|pgm_flash_data_highz~0                                                                                                ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|alt_pfl_crc_calculate:calculate_crc|xor_out[1]                            ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|alt_pfl_crc_calculate:calculate_crc|xor_out[8]                            ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|alt_pfl_crc_calculate:calculate_crc|xor_out[12]                           ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|current_state~10                                                          ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:info_shiftreg|_~1                                                                                        ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:info_shiftreg|dffs[2]                                                                                    ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:jtag_flash_datareg|_~0                                                                                   ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|data_reg[14]~1                                                                          ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|jtag_addr_count~0                                                                                                     ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|data_reg[14]~0                                                                          ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:info_shiftreg|_~0                                                                                        ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:info_shiftreg|dffs[1]                                                                                    ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|flash_write~0                                                                                                                                           ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|flash_read~0                                                                                                                                            ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|flash_select~0                                                                                                                                          ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|delay_jtag_flash_write                                                                                                ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|tdo~1                                                                                                                 ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|lpm_shiftreg:bypass_reg|dffs[0]                                           ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|tdo~0                                                                                                                 ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:info_shiftreg|dffs[0]                                                                                    ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|lpm_counter:addr_counter|cntr_tti:auto_generated|counter_comb_bita11      ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|lpm_counter:addr_counter|cntr_tti:auto_generated|counter_comb_bita10~COUT ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|lpm_counter:addr_counter|cntr_tti:auto_generated|counter_comb_bita10      ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|lpm_counter:addr_counter|cntr_tti:auto_generated|counter_comb_bita9~COUT  ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|lpm_counter:addr_counter|cntr_tti:auto_generated|counter_comb_bita9       ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|lpm_counter:addr_counter|cntr_tti:auto_generated|counter_comb_bita8~COUT  ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|lpm_counter:addr_counter|cntr_tti:auto_generated|counter_comb_bita8       ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|lpm_counter:addr_counter|cntr_tti:auto_generated|counter_comb_bita7~COUT  ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|lpm_counter:addr_counter|cntr_tti:auto_generated|counter_comb_bita7       ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|lpm_counter:addr_counter|cntr_tti:auto_generated|counter_comb_bita6~COUT  ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|lpm_counter:addr_counter|cntr_tti:auto_generated|counter_comb_bita6       ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|lpm_counter:addr_counter|cntr_tti:auto_generated|counter_comb_bita5~COUT  ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|lpm_counter:addr_counter|cntr_tti:auto_generated|counter_comb_bita5       ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|lpm_counter:addr_counter|cntr_tti:auto_generated|counter_comb_bita4~COUT  ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|lpm_counter:addr_counter|cntr_tti:auto_generated|counter_comb_bita4       ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|lpm_counter:addr_counter|cntr_tti:auto_generated|counter_comb_bita3~COUT  ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|lpm_counter:addr_counter|cntr_tti:auto_generated|counter_comb_bita3       ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|lpm_counter:addr_counter|cntr_tti:auto_generated|counter_comb_bita2~COUT  ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|lpm_counter:addr_counter|cntr_tti:auto_generated|counter_comb_bita2       ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|lpm_counter:addr_counter|cntr_tti:auto_generated|counter_comb_bita1~COUT  ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|lpm_counter:addr_counter|cntr_tti:auto_generated|counter_comb_bita1       ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|lpm_counter:addr_counter|cntr_tti:auto_generated|counter_reg_bit[1]       ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|lpm_counter:addr_counter|cntr_tti:auto_generated|counter_reg_bit[2]       ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|lpm_counter:addr_counter|cntr_tti:auto_generated|counter_reg_bit[3]       ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|lpm_counter:addr_counter|cntr_tti:auto_generated|counter_reg_bit[4]       ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|lpm_counter:addr_counter|cntr_tti:auto_generated|counter_reg_bit[5]       ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|lpm_counter:addr_counter|cntr_tti:auto_generated|counter_reg_bit[6]       ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|lpm_counter:addr_counter|cntr_tti:auto_generated|counter_reg_bit[7]       ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|lpm_counter:addr_counter|cntr_tti:auto_generated|counter_reg_bit[8]       ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|lpm_counter:addr_counter|cntr_tti:auto_generated|counter_reg_bit[9]       ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|lpm_counter:addr_counter|cntr_tti:auto_generated|counter_reg_bit[10]      ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|lpm_counter:addr_counter|cntr_tti:auto_generated|counter_comb_bita0~COUT  ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|lpm_counter:addr_counter|cntr_tti:auto_generated|counter_comb_bita0       ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|Add0~97                                                                                 ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|Add0~94                                                                                 ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|Add0~93                                                                                 ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|Add0~90                                                                                 ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|Add0~89                                                                                 ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|Add0~86                                                                                 ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|Add0~85                                                                                 ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|Add0~82                                                                                 ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|Add0~81                                                                                 ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|Add0~78                                                                                 ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|Add0~77                                                                                 ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|Add0~74                                                                                 ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|Add0~73                                                                                 ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|Add0~70                                                                                 ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|Add0~69                                                                                 ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|Add0~66                                                                                 ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|Add0~65                                                                                 ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|Add0~62                                                                                 ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|Add0~61                                                                                 ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|Add0~58                                                                                 ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|Add0~57                                                                                 ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|Add0~54                                                                                 ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|Add0~53                                                                                 ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|Add0~50                                                                                 ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|Add0~49                                                                                 ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|Add0~46                                                                                 ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|Add0~45                                                                                 ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|Add0~42                                                                                 ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|Add0~41                                                                                 ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|Add0~38                                                                                 ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|Add0~37                                                                                 ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|Add0~34                                                                                 ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|Add0~33                                                                                 ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|Add0~30                                                                                 ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|Add0~29                                                                                 ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|Add0~26                                                                                 ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|Add0~25                                                                                 ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|Add0~22                                                                                 ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|Add0~21                                                                                 ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|Add0~18                                                                                 ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|Add0~17                                                                                 ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|Add0~14                                                                                 ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|Add0~13                                                                                 ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|Add0~10                                                                                 ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|Add0~9                                                                                  ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|Add0~6                                                                                  ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|Add0~5                                                                                  ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|Add0~2                                                                                  ; 1       ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|custom_jtag_counter:jtag_addr|Add0~1                                                                                  ; 1       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------+
; Other Routing Usage Summary                                            ;
+----------------------------------------------+-------------------------+
; Other Routing Resource Type                  ; Usage                   ;
+----------------------------------------------+-------------------------+
; Block interconnects                          ; 323 / 377,772 ( < 1 % ) ;
; C12 interconnects                            ; 5 / 15,106 ( < 1 % )    ;
; C4 interconnects                             ; 150 / 273,000 ( < 1 % ) ;
; DIFFIOCLKs                                   ; 0 / 32 ( 0 % )          ;
; DQS I/O Configuration Shift Register Outputs ; 0 / 104 ( 0 % )         ;
; DQS bus muxes                                ; 0 / 104 ( 0 % )         ;
; DQS-18 I/O buses                             ; 0 / 16 ( 0 % )          ;
; DQS-4 I/O buses                              ; 0 / 104 ( 0 % )         ;
; DQS-9 I/O buses                              ; 0 / 48 ( 0 % )          ;
; Direct links                                 ; 59 / 377,772 ( < 1 % )  ;
; Global clocks                                ; 1 / 16 ( 6 % )          ;
; I/O Clock Divider Clock Outputs              ; 0 / 104 ( 0 % )         ;
; I/O Configuration Shift Register Outputs     ; 0 / 624 ( 0 % )         ;
; Local interconnects                          ; 173 / 113,600 ( < 1 % ) ;
; NDQS bus muxes                               ; 0 / 104 ( 0 % )         ;
; NDQS-18 I/O buses                            ; 0 / 16 ( 0 % )          ;
; NDQS-9 I/O buses                             ; 0 / 48 ( 0 % )          ;
; PLL_RX_TX_LOAD_ENABLEs                       ; 0 / 8 ( 0 % )           ;
; PLL_RX_TX_SCLOCKs                            ; 0 / 8 ( 0 % )           ;
; Periphery clocks                             ; 0 / 176 ( 0 % )         ;
; Quadrant clocks                              ; 0 / 64 ( 0 % )          ;
; R20 interconnects                            ; 13 / 15,762 ( < 1 % )   ;
; R20/C12 interconnect drivers                 ; 14 / 25,844 ( < 1 % )   ;
; R4 interconnects                             ; 231 / 458,660 ( < 1 % ) ;
; Spine clocks                                 ; 1 / 416 ( < 1 % )       ;
+----------------------------------------------+-------------------------+


+-----------------------------------------------------------------+
; LAB Logic Elements                                              ;
+----------------------------------+------------------------------+
; Number of ALMs  (Average = 7.30) ; Number of LABs  (Total = 20) ;
+----------------------------------+------------------------------+
; 1                                ; 2                            ;
; 2                                ; 1                            ;
; 3                                ; 0                            ;
; 4                                ; 2                            ;
; 5                                ; 1                            ;
; 6                                ; 0                            ;
; 7                                ; 2                            ;
; 8                                ; 2                            ;
; 9                                ; 1                            ;
; 10                               ; 9                            ;
+----------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.90) ; Number of LABs  (Total = 20) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 2                            ;
; 1 Clock                            ; 18                           ;
; 1 Clock enable                     ; 9                            ;
; 1 Sync. clear                      ; 3                            ;
; 1 Sync. load                       ; 4                            ;
; 2 Clock enables                    ; 2                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 19.55) ; Number of LABs  (Total = 20) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 2                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 1                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 1                            ;
; 17                                           ; 0                            ;
; 18                                           ; 2                            ;
; 19                                           ; 0                            ;
; 20                                           ; 2                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 1                            ;
; 24                                           ; 1                            ;
; 25                                           ; 0                            ;
; 26                                           ; 2                            ;
; 27                                           ; 0                            ;
; 28                                           ; 1                            ;
; 29                                           ; 0                            ;
; 30                                           ; 1                            ;
; 31                                           ; 0                            ;
; 32                                           ; 1                            ;
; 33                                           ; 0                            ;
; 34                                           ; 1                            ;
; 35                                           ; 0                            ;
; 36                                           ; 0                            ;
; 37                                           ; 0                            ;
; 38                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 6.40) ; Number of LABs  (Total = 20) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 2                            ;
; 1                                               ; 4                            ;
; 2                                               ; 1                            ;
; 3                                               ; 1                            ;
; 4                                               ; 3                            ;
; 5                                               ; 0                            ;
; 6                                               ; 1                            ;
; 7                                               ; 0                            ;
; 8                                               ; 1                            ;
; 9                                               ; 0                            ;
; 10                                              ; 2                            ;
; 11                                              ; 1                            ;
; 12                                              ; 1                            ;
; 13                                              ; 0                            ;
; 14                                              ; 0                            ;
; 15                                              ; 0                            ;
; 16                                              ; 1                            ;
; 17                                              ; 2                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 10.65) ; Number of LABs  (Total = 20) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 2                            ;
; 5                                            ; 1                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 1                            ;
; 9                                            ; 2                            ;
; 10                                           ; 1                            ;
; 11                                           ; 1                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 2                            ;
; 15                                           ; 0                            ;
; 16                                           ; 0                            ;
; 17                                           ; 1                            ;
; 18                                           ; 0                            ;
; 19                                           ; 1                            ;
; 20                                           ; 0                            ;
; 21                                           ; 1                            ;
; 22                                           ; 1                            ;
; 23                                           ; 0                            ;
; 24                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+--------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules                ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass               ; 47           ; 0            ; 47           ; 0            ; 0            ; 52        ; 47           ; 0            ; 52        ; 52        ; 0            ; 45           ; 0            ; 0            ; 0            ; 0            ; 45           ; 0            ; 0            ; 0            ; 0            ; 45           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable       ; 5            ; 52           ; 5            ; 52           ; 52           ; 0         ; 5            ; 52           ; 0         ; 0         ; 52           ; 7            ; 52           ; 52           ; 52           ; 52           ; 7            ; 52           ; 52           ; 52           ; 52           ; 7            ; 52           ; 52           ; 52           ; 52           ; 52           ; 52           ;
; Total Fail               ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; pfl_nreset               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; flash_addr[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; flash_addr[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; flash_addr[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; flash_addr[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; flash_addr[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; flash_addr[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; flash_addr[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; flash_addr[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; flash_addr[8]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; flash_addr[9]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; flash_addr[10]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; flash_addr[11]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; flash_addr[12]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; flash_addr[13]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; flash_addr[14]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; flash_addr[15]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; flash_addr[16]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; flash_addr[17]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; flash_addr[18]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; flash_addr[19]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; flash_addr[20]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; flash_addr[21]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; flash_addr[22]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; flash_addr[23]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; flash_addr[24]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; flash_nce                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; flash_noe                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; flash_nwe                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pfl_flash_access_request ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; flash_data[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; flash_data[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; flash_data[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; flash_data[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; flash_data[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; flash_data[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; flash_data[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; flash_data[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; flash_data[8]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; flash_data[9]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; flash_data[10]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; flash_data[11]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; flash_data[12]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; flash_data[13]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; flash_data[14]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; flash_data[15]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pfl_flash_access_granted ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_ntrst    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+----------------------------------------------------------------------------------------+
; Fitter Device Options                                                                  ;
+------------------------------------------------------------------+---------------------+
; Option                                                           ; Setting             ;
+------------------------------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                 ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                 ;
; Enable device-wide output enable (DEV_OE)                        ; Off                 ;
; Enable INIT_DONE output                                          ; Off                 ;
; Configuration scheme                                             ; Passive Serial      ;
; Error detection CRC                                              ; Off                 ;
; Enable open drain on CRC_ERROR pin                               ; Off                 ;
; Enable input tri-state on active configuration pins in user mode ; Off                 ;
; Configuration Voltage Level                                      ; Auto                ;
; Force Configuration Voltage Level                                ; Off                 ;
; Data[7..1]                                                       ; Unreserved          ;
; Data[0]                                                          ; As input tri-stated ;
; Base pin-out file on sameframe device                            ; Off                 ;
+------------------------------------------------------------------+---------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+----------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                  ;
+---------------------+----------------------+-------------------+
; Source Clock(s)     ; Destination Clock(s) ; Delay Added in ns ;
+---------------------+----------------------+-------------------+
; altera_reserved_tck ; altera_reserved_tck  ; 2.2               ;
+---------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                   ; Destination Register                                                                                                                                                                                              ; Delay Added in ns ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[1]                                                                                                                                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[0]                                                                                                                                ; 0.047             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[6]                                                                                                                  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                  ; 0.047             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo_bypass_reg                                                                                                                                      ; 0.047             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]                                                                                                                                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[3]                                                                                                                  ; 0.043             ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|alt_pfl_crc_calculate:calculate_crc|r[9]  ; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|alt_pfl_crc_calculate:calculate_crc|r[9]  ; 0.039             ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|alt_pfl_crc_calculate:calculate_crc|r[4]  ; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|alt_pfl_crc_calculate:calculate_crc|r[12] ; 0.039             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                         ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                         ; 0.039             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0]                                                                                                                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[2]                                                                                                                ; 0.039             ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|alt_pfl_crc_calculate:calculate_crc|r[12] ; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|alt_pfl_crc_calculate:calculate_crc|r[12] ; 0.039             ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|alt_pfl_crc_calculate:calculate_crc|r[15] ; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|alt_pfl_crc_calculate:calculate_crc|r[10] ; 0.038             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[3]                                                                                                                                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[2]                                                                                                                                ; 0.038             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[2]                                                                                                                                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[1]                                                                                                                                ; 0.038             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                         ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                         ; 0.038             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                         ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                         ; 0.038             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                                                                                                                                         ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                                                         ; 0.038             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[10]                                                                                                                 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[12]                                                                                                                 ; 0.038             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[13]                                                                                                                 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[14]                                                                                                                 ; 0.038             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                  ; 0.038             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                                  ; 0.036             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[12]                                                                                                                 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                 ; 0.036             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                                  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                    ; 0.036             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                  ; 0.036             ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|current_state.CRC_EXTRA_DUMMY             ; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|current_state.CRC_ADDR                    ; 0.036             ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|current_state.CRC_ADDR                    ; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|current_state.CRC_DUMMY                   ; 0.036             ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|alt_pfl_crc_calculate:calculate_crc|r[13] ; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|alt_pfl_crc_calculate:calculate_crc|r[9]  ; 0.035             ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|alt_pfl_crc_calculate:calculate_crc|r[14] ; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|alt_pfl_crc_calculate:calculate_crc|r[10] ; 0.035             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                         ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                                                                                                                                     ; 0.034             ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|alt_pfl_crc_calculate:calculate_crc|r[0]  ; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|alt_pfl_crc_calculate:calculate_crc|r[8]  ; 0.033             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[4]                                                                                                                                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[3]                                                                                                                  ; 0.026             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                  ; 0.024             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[3]                                                                                                                                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[3]                                                                                                                  ; 0.019             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[1]                                                                                                                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[2]                                                                                                                ; 0.018             ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|alt_pfl_crc_calculate:calculate_crc|r[2]  ; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|alt_pfl_crc_calculate:calculate_crc|r[10] ; 0.018             ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|alt_pfl_crc_calculate:calculate_crc|r[10] ; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|alt_pfl_crc_calculate:calculate_crc|r[10] ; 0.017             ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|alt_pfl_crc_calculate:calculate_crc|r[1]  ; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|alt_pfl_crc_calculate:calculate_crc|r[9]  ; 0.017             ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|current_state.CRC_DUMMY                   ; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|current_state.CRC_EXTRA_DUMMY             ; 0.015             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                  ; 0.015             ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|lpm_shiftreg:jtag_flash_datareg|dffs[1]                                               ; flash_addr[0]                                                                                                                                                                                                     ; 0.015             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[12]                                                                                                                 ; 0.015             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[14]                                                                                                                 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                 ; 0.013             ;
; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|alt_pfl_crc_calculate:calculate_crc|r[8]  ; altparallel_flash_loader:altparallel_flash_loader_component|alt_pfl:\PFL_CFI:pfl_cfi_inst|alt_pfl_pgm:\PGM1:DEFAULT_PGM:pgm|alt_pfl_pgm_verify:\PGM_CRC_DISABLE:pgm_crc|alt_pfl_crc_calculate:calculate_crc|r[12] ; 0.010             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 41 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (119006): Selected device EP3SL150F1152C2 for design "pfl_top"
Info (21077): Core supply voltage is 1.1V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3SL110F1152C2 is compatible
    Info (176445): Device EP3SL150F1152C2ES is compatible
    Info (176445): Device EP3SL200F1152C2 is compatible
    Info (176445): Device EP3SE260F1152C2 is compatible
    Info (176445): Device EP3SL340H1152C2 is compatible
    Info (176445): Device EP3SE80F1152C2 is compatible
    Info (176445): Device EP3SE110F1152C2 is compatible
Info (169124): Fitter converted 1 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location T28
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Critical Warning (332012): Synopsys Design Constraints File file not found: 'pfl_top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 1% of the available device resources in the region that extends from location X0_Y60 to location X10_Y72
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.31 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (144001): Generated suppressed messages file /home/zhickman/GitRepos/stratixiii_pfl/output_files/pfl_top.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 1716 megabytes
    Info: Processing ended: Sat Apr 24 21:42:39 2021
    Info: Elapsed time: 00:00:15
    Info: Total CPU time (on all processors): 00:00:23


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/zhickman/GitRepos/stratixiii_pfl/output_files/pfl_top.fit.smsg.


