---
title: "内存"
author: Lin Han
date: "2021-12-08 20:28"
published: false
categories:
  - Note
  - CAS
tags:
  - Note
  - CAS
---

## 存储
局部性
- 时间局部性：用过了一会可能还用
  - 循环中的变量和指令
- 空间局部性：用过了附近的可能会用
  - 指令顺序执行，一条之后下一条

存储技术
- SRAM：易失，逻辑门的状态存0/1
  - 占芯片大部分面积：限制芯片的大小，价格，导线长度
  - 占芯片大多数关闭的二极管：贡献大量leakage
  - 限制时钟周期变快：需要在1 clock cycle内读写sram
  - sram电压限制芯片工作电压
- DRAM：易失，电容是否带电存0/1，需要定时刷新。破坏性读，读完立即重新写
![dram](/assets/img/post/CSA/dram.png)
  - row为单位进行读写，内部有cache
  - 速率
    - DDR：double data rate，在时钟的上升和下降沿都传数据
    - QDR：quad data rate，读和写分别一个DDR
  - 加速
    - burst mode：一次读一行，请一次后这行后面的数据读取很快
    - row buffer：可以同时读写一row里的多处数据
    - baking：类似disk raid，几个dram一起工作增加带宽
- flash：非易失
  - 价格在disk和dram之间
  - 读写电压高，寿命短，1k次左右
- disk：非易失
  - 时间
    - seek：动磁头，一般标average seek time，实际一般比这个小
    - 旋转：转到存的扇区
    - 传输数据
    - 控制开销


### DRAM访问时间

bus cycle通常比clock cycle时间长
- 下发地址：一般固定的1 bus cycle
- 拿到数据：需要 总数据 / DRAM宽度 次 DRAM access
- 上传数据：需要 总数据 / 总线宽度 次上传

![dram access time](/assets/img/post/CSA/dram-access-time.png)

要4 word数据

- 下发地址： 1 bus cycle
- DRAM access： 15 bus cycle
- 数据传输：1 bus cycle

a. DRAM，总线宽度 1 word

- 1 bc 下发地址
- 4 word / DRAM 宽度 1 word = 4次DRAM access。4 * 15 bc = 60 bc
- 4 word / 总线宽度 1 word = 4次总线上传数据。 4 * 1 bc = 4 bc
- 共 1+60+4 = 65 bc

b.DRAM，总线宽度 4 word

- 1 bc 下发地址
- 4 word / DRAM宽度 4 word = 1次DRAM access。1 * 15 bc = 15 bc
- 4 word / 总线宽度 4 word = 1次总线上传数据。1 * 1 bc = 1 bc
- 共 1 + 15 + 1 = 17 bc

c.DRAM宽度1 word，4 bank，总线宽度1 word

- 1 bc 下发地址
- 每个bank找1 word数据 / DRAM一个bank宽度 1 word = 每个bank 1次DRAM access。 1 * 15 bc
- 4 word / 总线宽度 1 word = 4次总线数据传输。 4 * 1 bc = 4 bc
- 共 1+15+4 = 20 bc

## cache

block/cache line：数据在内存和cache间调度的单位

地址划分（地址是word address的，注意问word还是byte）
- offset：地址在一个cache line里的偏移
  - 位数根据cache line多大
- index：地址对应cache里的哪一条或哪一组
  - 位数根据cache有多少line或多少组
  - 任何一个可以将所有地址均匀映射到所有index的函数都可以用来做mapping
    - 对于每个输出，有地址总数 / 组数 种可能的输入
    - 对于每个输入，有唯一的输出
- tag：地址剩余的高位
- valid：cache中的这一部分是不是有意义的值

![cache stucture](/assets/img/post/CSA/cache-stucture.png)

e.g：64 block，每个block 16 bytes

![address divide](/assets/img/post/CSA/address-divide.png)

访问
- hit
- miss：miss数 / 访存总数 = miss rate
  - 原因
    - cache line的tag和地址tag不一样
    - cache line valid = false
  - 类型
    - 强制
    - 总空间
    - 。
  - 影响
    - 指令cache：重启取指令
    - 数据cache：等待数据ready
  - 类型
    - Compulsory：最开始需要把数据拿进来
    - Capacity：cache小，不能把需要的块都拿进来
    - Conflict：几个block竞争一个位置


block size变大
- miss rate
  - 先变小：每次调入了更多的数据，邻近的数据访存miss更少
  - 后变大：块大数量少
- miss penalty变大：调入更多的数据要更长的时间

### 相联

![associative](/assets/img/post/CSA/associative.png)

![8 entries ](/assets/img/post/CSA/8-entries.png)
- 直接相联：内存一个，cache一个
- n路组相联：内存一个，cache一组（连续n个）
![set asso](/assets/img/post/CSA/set-asso.png)
- 全相联：内存一个，cache所有

替换策略
- Least recent use
- 随机
- Optimal：知道所有的访存可以出一个miss最少的替换方法


### cache 性能

CPI
- 正常CPI
- memory stall
  - read
  - write

Average Memory Access Time = Hit time + Miss rate * Miss penalty

miss

- 找到index之后tag和目标地址的不一样
- 找到index，tag一样但是valid是false

### 写策略
向高层写入后早晚需要向低层同步

![write hit miss](/assets/img/post/CSA/write-hit-miss.png)

- write hit
  - write back：只写入高层，标记line dirty。换cache line时如果dirty先将cache line写回低层，之后再调入新的block
    - 带宽要求低
    - 问题：换脏块有额外overhead
    - 解决：给脏块一个缓冲区
  - write through：写入高层的同时写入低层
    - 问题：写操作用时更长
    - 解决：写缓冲区
      - 写入低层速度需要快于写操作速度，否则缓冲区最终会满
      - 每次写的数据少，不如成块写效率高
- write miss
  - write allocate：write miss时从下一层调入那个block，执行write hit的策略
    - 优点：写入的数据后续可以直接从cache读
    - 缺点：后续如果对这个地址继续写入，之前的写入就没用了，还额外把这个块拿进了cache
  - no write allocate：write miss时不调入，直接写到下一层



## 可靠性

算坏的数量：MTTF换算成AFR，AFR * 总数是每年坏多少

错误
- avoidance：设计上避免出错
- tolerance：冗余让出错的时候也能对上层不表现出来
- forecasting：预测出错，提前解决

Error detection code：检测错误但不能纠正
- Parity code：让word带上parity有偶数个1，可以检出奇数个错误
  - 1：word里有奇数个1
  - 0：word里有偶数个1

Error Correction Code：检测错误并可以纠正
- Hamming Code：
