# 9.2 Interrupt硬件部分

[toc]

今天课程的主要内容是中断。中断对应的场景很简单，就是硬件想要得到操作系统的关注。例如网卡收到了一个packet，网卡会生成一个中断；用户通过键盘按下了一个按键，键盘会生成一个中断。操作系统要做的是，保存当前的工作，先处理中断，然后再恢复之前的工作。这里说的保存工作和恢复工作，与我们之前学的系统调用过程（注，详见Lec06）非常相似。所以System call，page fault，interrupts都使用相同的机制。

![img](.assets/image%20(361).png)

但是中断又有一些不一样的地方，这就是为什么我们要花一节课来讲它。中断与系统调用主要有3个小的差别：

1、asynchronous（不同时的）。当硬件生产中断时，interrupt handler与当前运行在CPU上的进程没有任何关联。而当系统调用发生时，你会陷入内核，之后会在调用这个系统调用的process的context下运行。

2、concurrency（同时发生的）。我们这节课会稍微介绍并发，在下一节课，我们会介绍更多并发相关的内容。CPU与产生中断的device是并行运行的。比如说一个网卡独自处理来自网络的一个packet，然后在某个时间点产生一个中断，但是同时CPU也在运行。所以我们在CPU和设备之间是真正的并行的，我们必须管理这里的并行。

3、program device（设备编程）。这节课主要关注一些外部设备，例如网卡，UART，这些设备需要被编程。每个设备都有一个编程手册，就像RISC-V有一个包含了指令与寄存器的手册一样。每个设备都有一个类似的手册，来描述自己有哪些寄存器，可以执行什么样的操作，在读写控制寄存器的时候，设备会如何响应。不幸的是，设备手册没有RISC-V写的那么清晰，这会使得对于设备的编程会更加复杂。

![img](.assets/image%20(360).png)

这节课内容很简单，我们会讨论：

* console中的`$`是如何显示出来的
* 如果你在键盘上输入`ls`，这些字符是怎么最终在console中显示的

这节课剩下的内容这两部分，以及背后相关的机制。

首先我们要关心的是，interrupt是从哪里来的？因为我们主要关注的是external device产生的中断，而不是time interrupt或者software interrupt。external device interrupt来自主板上的设备，下图是一个SiFive主板，QEMU或多或少就是模拟这个主板的。如果你查看这个主板，会发现上面有大量的设备连接在上面。

![img](.assets/image%20(356).png)

这里有个以太网卡，MicroUSB，MicroSD，这里还有个Reset按钮，这些设备通过主板上的线路与CPU连在一起。这节课的主要内容就是讨论，当这些设备产生中断时CPU会干什么，以及如何从设备上读写数据。

下图是来自SiFive有关处理器的文档，图中的右侧是各种各样的设备，例如UART0。我们之前的课程介绍过UART0会映射到内核内存地址的某处，DRAM物理内存都映射在地址空间的0x80000000以上（注，详见4.5）。类似于读写内容，通过向相应的设备的地址执行load/store指令，我们可以对例如UART这种设备进行编程。

![img](.assets/image%20(354).png)

所有的设备都可以连接到处理器上，处理器上是通过Platform level interrupt controller（PLIC）来处理来自于external devices的中断。如果我们更进一步探查PLIC的结构图：

![img](.assets/image%20(362).png)

从图的右上角看，我们有53条来自不同设备的中断线。可能每个external device都有自己的中断线，这些中断到达PLIC之后，PLIC会路由这些中断。U54是一个CPU的核，PLIC会将中断路由到某一个CPU的核。PLIC是可编程的，如果所有的CPU核都正在处理中断，PLIC会保留中断直到有一个CPU核可以用来处理中断。所以PLIC需要保存一些内部数据来跟踪中断的状态。

如果你看过了具体文档，这里的具体流程是：

* PLIC会通知当前有一个待处理的中断
* 其中一个CPU核会声明claim接收中断，这样PLIC就不会把中断发给其他的CPU处理
* CPU的核处理完中断之后，CPU会通知PLIC
* PLIC将不再保存中断的信息

>学生提问：PLIC有什么机制确保中断一定被处理
>
>Frans教授：这取决于内核以什么样的方式对PLIC进行编程，PLIC只是分发中断，而内核需要对PLIC进行编程来告诉它中断应该分发到哪？实际上，内核可以对中断优先级进行编程，这里十分灵活。

（注，以下提问来自课程结束部分，与本节内容时间上不连续）

>学生提问：当UART触发中断的时候，所有的CPU核都能收到中断吗？
>
>Frans教授：取决于你如何对PLIC进行编程。对于XV6来说，所有的CPU都能收到中断，但是只有一个CPU会Claim相应的中断。

以上是有关中断的硬件部分，我们接下来介绍中断相关的软件部分。