# üìò Arquitetura B√°sica de Microprocessadores
## 1. Revis√£o de Circuitos Digitais

### üîπ 1.1 Flip-Flops
Os **flip-flops (FFs)** s√£o os blocos b√°sicos de **mem√≥ria sequencial** ‚Äî cada FF guarda **1 bit** (0 ou 1) at√© que ocorra uma mudan√ßa no sinal de controle (ex.: clock, set, reset).

> **Ideia central:** flip-flop √© uma **c√©lula de mem√≥ria sequencial** que guarda **1 bit**.  
> ‚ÄúSequencial‚Äù = a sa√≠da depende das **entradas atuais** **e** do **estado anterior**.

---

#### üî∏ 1.1.1 Flip-Flop SR (Set‚ÄìReset)
**O que √©.** O mais b√°sico: guarda 1 bit usando **realimenta√ß√£o** (duas portas NOR ou NAND que ‚Äúse alimentam‚Äù uma √† outra).

- **Entradas:** **S** (set) e **R** (reset), em geral **ativas em n√≠vel alto** no modelo com NOR.  
- **Sa√≠das:** **Q** (estado) e **QÃÖ** (inversa).

**Como funciona (NOR, entradas ativas em ‚Äò1‚Äô)**

| S | R | Pr√≥ximo Q | L√≥gica                               |
|---|---|-----------|--------------------------------------|
| 0 | 0 | Mant√©m    | mem√≥ria (estado anterior permanece)  |
| 1 | 0 | 1         | set (for√ßa Q = 1)                    |
| 0 | 1 | 0         | reset (for√ßa Q = 0)                  |
| 1 | 1 | Proibido  | ‚Äúloucura‚Äù: conflito/indeterminado    |

> ‚ö†Ô∏è **Estado proibido** (S = R = 1 no SR-NOR): as duas sa√≠das tendem a 0 ao mesmo tempo; ao sair dessa condi√ß√£o, o circuito pode cair em qualquer estado ‚Äî **indetermina√ß√£o**.

**Por que usar.** Para ‚Äú**lembrar**‚Äù um evento: **S** grava 1, **R** apaga. Muito √∫til como **latch de controle** (travas, sinalizadores simples).

**Por que pode dar ‚Äúloucura‚Äù.** Se **S e R** chegam 1 **ao mesmo tempo**, h√° disputa na realimenta√ß√£o; devido a atrasos, o estado final √© imprevis√≠vel (indetermina√ß√£o/metastabilidade).

> üß† **Dica mental:** SR √© √≥timo para set/reset **mutuamente exclusivos**. Se h√° chance de S e R irem a 1 juntos, **n√£o use SR puro**.

---

#### üî∏ 1.1.2 Flip-Flop D (Data / Delay)
**O que √©.** Evolu√ß√£o do SR que **remove o estado proibido**. ‚ÄúCopia‚Äù a entrada **D** para **Q**, mas **s√≥ no instante de clock** (edge-triggered) ou enquanto o clock permitir (latch por n√≠vel).

- **Entradas:** **D** (dado) e **CLK** (clock).
- **Sa√≠da:** **Q** (estado armazenado).

**Como funciona (na borda ativa do clock).** Na **borda** (ex.: subida), **Q ‚Üê D**; fora da borda, Q **permanece**.  
> **Resumo:** ‚Äú**sample & hold**‚Äù ‚Äî amostra D no instante do clock e **segura**.

**Por que usar.** √â a **c√©lula de mem√≥ria padr√£o** de registradores e pipelines. Evita a ‚Äúloucura‚Äù do SR e √© simples de raciocinar: ‚Äú**Q vira D na borda**‚Äù.

**Regras de ouro (temporiza√ß√£o).**
- **Setup** (**t_setup**): D **est√°vel antes** da borda por um tempo m√≠nimo.  
- **Hold** (**t_hold**): D **permanece est√°vel ap√≥s** a borda por um tempo m√≠nimo.  
- Viola√ß√£o ‚Üí risco de **metastabilidade** (sa√≠da pode oscilar/atrasar para decidir entre 0/1).

> üß† **Dica mental:** pense no FF-D como um **fot√≥grafo**: o clock √© o **clique**; D precisa estar ‚Äúparado‚Äù um pouco **antes** e **depois** do clique.

---

#### üî∏ 1.1.3 Flip-Flop JK (generaliza√ß√£o do SR)
**O que √©.** Resolve a proibi√ß√£o do SR e adiciona **toggle** (altern√¢ncia). **J** lembra set; **K**, reset ‚Äî sem estado proibido.

- **Entradas:** **J**, **K**, **CLK**.
- **Sa√≠da:** **Q**.

**Como funciona (na borda ativa).**

| J | K | Pr√≥ximo Q | L√≥gica             |
|---|---|-----------|--------------------|
| 0 | 0 | Mant√©m    | mem√≥ria            |
| 1 | 0 | 1         | set                |
| 0 | 1 | 0         | reset              |
| 1 | 1 | **inverte** | **toggle** (Q ‚Üê QÃÖ) |

**Por que usar.** Excelente para **contadores**: com **J=K=1**, cada clock **inverte** Q ‚Üí divide a frequ√™ncia por 2.

**Cuidado (race-around).** Em **latch sens√≠vel a n√≠vel**, se J=K=1 e o pulso de clock for ‚Äúlongo‚Äù, Q pode oscilar v√°rias vezes dentro do **mesmo** pulso. Solu√ß√µes: **master‚Äìslave** ou **edge-triggered**. Em FPGAs/ASICs modernos, o ‚ÄúJK‚Äù costuma ser implementado com **l√≥gica ao redor de um FF-D**.

> üß† **Dica mental:** JK = SR ‚Äúturbinado‚Äù com **toggle**. Para **dados**, use D; para **contar/dividir**, JK/T brilham.

---

#### üî∏ 1.1.4 Flip-Flop T (Toggle)
**O que √©.** Vers√£o ‚Äús√≥ alterna‚Äù. Equivalente a JK com **J=K=1** ou a **D = T XOR Q**.

- **Entradas:** **T**, **CLK**.
- **Sa√≠da:** **Q**.

**Como funciona.**
- **T=0** ‚Üí mant√©m Q.  
- **T=1** ‚Üí **Q inverte** a cada borda (0,1,0,1‚Ä¶).

**Por que usar.** **Contadores bin√°rios** e **divis√£o de clock**:  
1 FF-T divide por 2; 2 em cascata, por 4; n FF-T ‚Üí por **2‚Åø**.

> üß† **Dica mental:** T √© o **piscador** (blink) e **divisor de frequ√™ncia** cl√°ssico.

---

#### üî∏ 1.1.5 Latch √ó Flip-Flop (n√≠vel √ó borda)
- **Latch (por n√≠vel):** transparente quando **CLK=1** (ou 0); se a entrada muda nesse per√≠odo, a sa√≠da **acompanha**.  
- **Flip-flop (por borda):** amostra **apenas na borda** (‚Üë/‚Üì); fora da borda, a sa√≠da **trava**.

> **Por que preferimos borda?** Facilita o **controle temporal** e evita **race-around**. A maioria dos sistemas modernos √© **sincronizada por borda**.

---

#### üî∏ 1.1.6 Por que o **clock** surgiu (e por que usamos at√© hoje)
**Problema sem clock (ass√≠ncrono).** Trocas de sinais a qualquer momento ‚Üí **disputas de tempo**, **hazards**, realimenta√ß√µes que entram em ‚Äú**loucura**‚Äù (metastabilidade longa, corridas).

**O que o clock resolve.**  
- **Discretiza o tempo**: define **instantes oficiais** de amostragem (bordas) e janelas de **estabiliza√ß√£o**.  
- Permite **pipeline**, **previsibilidade** (timing) e **verifica√ß√£o de setup/hold**.  
- Escala para **sistemas grandes** com muitos registradores passo-a-passo.

**Conceitos pr√°ticos.**  
- **Borda:** subida (‚Üë) ou descida (‚Üì).  
- **Duty cycle:** fra√ß√£o do per√≠odo em n√≠vel alto.  
- **Jitter:** varia√ß√£o de per√≠odo/borda ‚Äî piora margens de timing.  
- **Clock enable:** preferir habilitar o FF, em vez de ‚Äúcortar‚Äù o clock com l√≥gica (**evita glitches**).

> üß† **Dica mental:** o clock √© o **metr√¥nomo** da orquestra; sem ele, cada m√∫sico toca num tempo ‚Üí vira caos.

---

#### üî∏ 1.1.7 Metastabilidade
Quando o FF **amostra um sinal em transi√ß√£o** (violou setup/hold), a sa√≠da pode demorar a decidir 0/1 ou oscilar.

**Como mitigar.**  
- Projetar **tempos** (respeitar setup/hold).  
- Para sinais **ass√≠ncronos** que entram no dom√≠nio de clock: usar **sincronizadores** (duplo FF-D em s√©rie).

---

#### üî∏ 1.1.8 Onde cada um √© mais usado (na pr√°tica moderna)
- **D:** registradores, pipelines, armazenamento ‚Äî **onipresente**.  
- **SR:** latches de controle, **preset/clear ass√≠ncronos** de FF-D.  
- **JK/T:** contadores/divisores em l√≥gica discreta; em FPGAs/ASICs, geralmente **sintetizados com D**.

---

#### üî∏ 1.1.9 Regras de ouro (prova/projeto)
1. **SR-NOR:** **nunca** S=R=1 ‚Üí estado proibido/indeterminado.  
2. **FF-D:** ‚Äú**Q vira D na borda**‚Äù; cuide de **setup/hold**.  
3. **JK:** J=K=1 ‚Üí **toggle**; evite **race-around** (use borda/master-slave).  
4. **T:** com T=1 divide por 2; em cascata, por 2‚Åø.  
5. **Clock:** √© o **metr√¥nomo**; prefira **clock enable** a ‚Äúgating‚Äù com l√≥gica.  
6. **Metastabilidade:** evite violar setup/hold; use **sincronizadores**.

---

### üîπ 1.2 Buffer Tri-State
Um **buffer** permite/bloqueia a passagem de dados. O **tri-state** tem tr√™s estados:
1. **0** (n√≠vel baixo)  
2. **1** (n√≠vel alto)  
3. **Alta imped√¢ncia (Hi-Z)** ‚Üí **desconectado** do barramento

> **Para que serve.** Quando **v√°rios dispositivos compartilham o mesmo barramento**, o Hi-Z impede que dois drivers forcem **0 e 1 ao mesmo tempo** (curto l√≥gico / conflito).  
**Sinal de habilita√ß√£o** (EN) decide quando o dispositivo fala no barramento.

---

### üîπ 1.3 Registradores Bidirecionais
Conjunto de **flip-flops D** em paralelo para armazenar **n bits** (8/16/32‚Ä¶). S√£o ‚Äú**bidirecionais**‚Äù pois podem **ler (OUT)** e **escrever (IN)** no barramento quando habilitados.

- Exemplos no processador: `RA`, `RB`, `RC` (operandos para a ULA).  
- **Sinais t√≠picos:** `RAOUT`, `RAIN`, `RBOUT`, `RBIN`‚Ä¶  
- **Comportamento:** quando `RAOUT`=1, RA dirige o barramento; quando `RAIN`=1, o dado do barramento √© **carregado** em RA (na borda do clock).

> **Ideia chave:** registradores + sinais IN/OUT + tri-state = **movimenta√ß√£o de dados** controlada sem conflito.

---

### üîπ 1.4 Rela√ß√£o com o Microprocessador
- **Flip-flops** ‚Üí c√©lula de **mem√≥ria sequencial** elementar.  
- **Buffers tri-state** ‚Üí **arbitram** quem fala no barramento.  
- **Registradores** ‚Üí **mem√≥ria tempor√°ria** para a ULA e para fluxo interno.  

‚û°Ô∏è Juntos, formam os **blocos essenciais** que permitem ao processador **armazenar e mover dados** de forma ordenada e sincronizada pelo **clock**.
