TimeQuest Timing Analyzer report for ULA
Mon Mar 31 23:34:57 2014
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock'
 13. Slow 1200mV 85C Model Hold: 'clock'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clock'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'habilitaULA'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Propagation Delay
 21. Minimum Propagation Delay
 22. Output Enable Times
 23. Minimum Output Enable Times
 24. Output Disable Times
 25. Minimum Output Disable Times
 26. Slow 1200mV 85C Model Metastability Report
 27. Slow 1200mV 0C Model Fmax Summary
 28. Slow 1200mV 0C Model Setup Summary
 29. Slow 1200mV 0C Model Hold Summary
 30. Slow 1200mV 0C Model Recovery Summary
 31. Slow 1200mV 0C Model Removal Summary
 32. Slow 1200mV 0C Model Minimum Pulse Width Summary
 33. Slow 1200mV 0C Model Setup: 'clock'
 34. Slow 1200mV 0C Model Hold: 'clock'
 35. Slow 1200mV 0C Model Minimum Pulse Width: 'clock'
 36. Slow 1200mV 0C Model Minimum Pulse Width: 'habilitaULA'
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Propagation Delay
 42. Minimum Propagation Delay
 43. Output Enable Times
 44. Minimum Output Enable Times
 45. Output Disable Times
 46. Minimum Output Disable Times
 47. Slow 1200mV 0C Model Metastability Report
 48. Fast 1200mV 0C Model Setup Summary
 49. Fast 1200mV 0C Model Hold Summary
 50. Fast 1200mV 0C Model Recovery Summary
 51. Fast 1200mV 0C Model Removal Summary
 52. Fast 1200mV 0C Model Minimum Pulse Width Summary
 53. Fast 1200mV 0C Model Setup: 'clock'
 54. Fast 1200mV 0C Model Hold: 'clock'
 55. Fast 1200mV 0C Model Minimum Pulse Width: 'clock'
 56. Fast 1200mV 0C Model Minimum Pulse Width: 'habilitaULA'
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Propagation Delay
 62. Minimum Propagation Delay
 63. Output Enable Times
 64. Minimum Output Enable Times
 65. Output Disable Times
 66. Minimum Output Disable Times
 67. Fast 1200mV 0C Model Metastability Report
 68. Multicorner Timing Analysis Summary
 69. Setup Times
 70. Hold Times
 71. Clock to Output Times
 72. Minimum Clock to Output Times
 73. Propagation Delay
 74. Minimum Propagation Delay
 75. Board Trace Model Assignments
 76. Input Transition Times
 77. Signal Integrity Metrics (Slow 1200mv 0c Model)
 78. Signal Integrity Metrics (Slow 1200mv 85c Model)
 79. Signal Integrity Metrics (Fast 1200mv 0c Model)
 80. Setup Transfers
 81. Hold Transfers
 82. Report TCCS
 83. Report RSKM
 84. Unconstrained Paths
 85. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; ULA                                                ;
; Device Family      ; Cyclone IV GX                                      ;
; Device Name        ; EP4CGX22CF19C6                                     ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                   ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+
; Clock Name  ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets         ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+
; clock       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock }       ;
; habilitaULA ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { habilitaULA } ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 203.79 MHz ; 203.79 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clock ; -3.907 ; -123.448           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 0.341 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------------+--------+----------------------------+
; Clock       ; Slack  ; End Point TNS              ;
+-------------+--------+----------------------------+
; clock       ; -3.000 ; -74.000                    ;
; habilitaULA ; -3.000 ; -3.000                     ;
+-------------+--------+----------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                ;
+--------+-----------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------+--------------+-------------+--------------+------------+------------+
; -3.907 ; regA[0]   ; regEntradaTesteFlags[14] ; clock        ; clock       ; 1.000        ; -0.089     ; 4.813      ;
; -3.902 ; regA[0]   ; regEntradaTesteFlags[15] ; clock        ; clock       ; 1.000        ; -0.089     ; 4.808      ;
; -3.901 ; regA[5]   ; regEntradaTesteFlags[13] ; clock        ; clock       ; 1.000        ; -0.090     ; 4.806      ;
; -3.890 ; regA[1]   ; regEntradaTesteFlags[13] ; clock        ; clock       ; 1.000        ; -0.090     ; 4.795      ;
; -3.870 ; regA[4]   ; regEntradaTesteFlags[14] ; clock        ; clock       ; 1.000        ; -0.089     ; 4.776      ;
; -3.865 ; regA[4]   ; regEntradaTesteFlags[15] ; clock        ; clock       ; 1.000        ; -0.089     ; 4.771      ;
; -3.858 ; regB[0]   ; regEntradaTesteFlags[14] ; clock        ; clock       ; 1.000        ; -0.090     ; 4.763      ;
; -3.857 ; regB[1]   ; regEntradaTesteFlags[15] ; clock        ; clock       ; 1.000        ; -0.089     ; 4.763      ;
; -3.853 ; regB[0]   ; regEntradaTesteFlags[15] ; clock        ; clock       ; 1.000        ; -0.090     ; 4.758      ;
; -3.849 ; regB[0]   ; regEntradaTesteFlags[13] ; clock        ; clock       ; 1.000        ; -0.090     ; 4.754      ;
; -3.818 ; regA[3]   ; regEntradaTesteFlags[15] ; clock        ; clock       ; 1.000        ; -0.090     ; 4.723      ;
; -3.814 ; regA[1]   ; regEntradaTesteFlags[15] ; clock        ; clock       ; 1.000        ; -0.090     ; 4.719      ;
; -3.800 ; regA[0]   ; regEntradaTesteFlags[10] ; clock        ; clock       ; 1.000        ; -0.064     ; 4.731      ;
; -3.786 ; regA[0]   ; regEntradaTesteFlags[16] ; clock        ; clock       ; 1.000        ; -0.062     ; 4.719      ;
; -3.784 ; regB[1]   ; regEntradaTesteFlags[14] ; clock        ; clock       ; 1.000        ; -0.089     ; 4.690      ;
; -3.782 ; regA[5]   ; regEntradaTesteFlags[15] ; clock        ; clock       ; 1.000        ; -0.090     ; 4.687      ;
; -3.765 ; regB[1]   ; regEntradaTesteFlags[13] ; clock        ; clock       ; 1.000        ; -0.089     ; 4.671      ;
; -3.764 ; regA[2]   ; regEntradaTesteFlags[14] ; clock        ; clock       ; 1.000        ; -0.089     ; 4.670      ;
; -3.764 ; regB[3]   ; regEntradaTesteFlags[15] ; clock        ; clock       ; 1.000        ; -0.089     ; 4.670      ;
; -3.764 ; regA[8]   ; regEntradaTesteFlags[13] ; clock        ; clock       ; 1.000        ; -0.090     ; 4.669      ;
; -3.763 ; regA[4]   ; regEntradaTesteFlags[10] ; clock        ; clock       ; 1.000        ; -0.064     ; 4.694      ;
; -3.761 ; regA[0]   ; regEntradaTesteFlags[13] ; clock        ; clock       ; 1.000        ; -0.089     ; 4.667      ;
; -3.760 ; regA[2]   ; regEntradaTesteFlags[15] ; clock        ; clock       ; 1.000        ; -0.089     ; 4.666      ;
; -3.756 ; regA[3]   ; regEntradaTesteFlags[13] ; clock        ; clock       ; 1.000        ; -0.090     ; 4.661      ;
; -3.751 ; regB[0]   ; regEntradaTesteFlags[10] ; clock        ; clock       ; 1.000        ; -0.065     ; 4.681      ;
; -3.750 ; regA[0]   ; regEntradaTesteFlags[8]  ; clock        ; clock       ; 1.000        ; -0.067     ; 4.678      ;
; -3.749 ; regA[4]   ; regEntradaTesteFlags[16] ; clock        ; clock       ; 1.000        ; -0.062     ; 4.682      ;
; -3.739 ; regB[2]   ; regEntradaTesteFlags[14] ; clock        ; clock       ; 1.000        ; -0.090     ; 4.644      ;
; -3.737 ; regB[0]   ; regEntradaTesteFlags[16] ; clock        ; clock       ; 1.000        ; -0.063     ; 4.669      ;
; -3.734 ; regB[2]   ; regEntradaTesteFlags[15] ; clock        ; clock       ; 1.000        ; -0.090     ; 4.639      ;
; -3.724 ; regA[0]   ; regEntradaTesteFlags[9]  ; clock        ; clock       ; 1.000        ; -0.067     ; 4.652      ;
; -3.724 ; regA[4]   ; regEntradaTesteFlags[13] ; clock        ; clock       ; 1.000        ; -0.089     ; 4.630      ;
; -3.723 ; regA[3]   ; regEntradaTesteFlags[14] ; clock        ; clock       ; 1.000        ; -0.090     ; 4.628      ;
; -3.720 ; regA[0]   ; regEntradaTesteFlags[12] ; clock        ; clock       ; 1.000        ; -0.062     ; 4.653      ;
; -3.719 ; regA[1]   ; regEntradaTesteFlags[14] ; clock        ; clock       ; 1.000        ; -0.090     ; 4.624      ;
; -3.713 ; regA[4]   ; regEntradaTesteFlags[8]  ; clock        ; clock       ; 1.000        ; -0.067     ; 4.641      ;
; -3.701 ; regB[0]   ; regEntradaTesteFlags[8]  ; clock        ; clock       ; 1.000        ; -0.068     ; 4.628      ;
; -3.693 ; regB[3]   ; regEntradaTesteFlags[14] ; clock        ; clock       ; 1.000        ; -0.089     ; 4.599      ;
; -3.687 ; regB[2]   ; regEntradaTesteFlags[13] ; clock        ; clock       ; 1.000        ; -0.090     ; 4.592      ;
; -3.687 ; regA[4]   ; regEntradaTesteFlags[9]  ; clock        ; clock       ; 1.000        ; -0.067     ; 4.615      ;
; -3.683 ; regA[4]   ; regEntradaTesteFlags[12] ; clock        ; clock       ; 1.000        ; -0.062     ; 4.616      ;
; -3.679 ; regB[1]   ; regEntradaTesteFlags[9]  ; clock        ; clock       ; 1.000        ; -0.067     ; 4.607      ;
; -3.677 ; regB[1]   ; regEntradaTesteFlags[10] ; clock        ; clock       ; 1.000        ; -0.064     ; 4.608      ;
; -3.675 ; regB[0]   ; regEntradaTesteFlags[9]  ; clock        ; clock       ; 1.000        ; -0.068     ; 4.602      ;
; -3.671 ; regB[0]   ; regEntradaTesteFlags[12] ; clock        ; clock       ; 1.000        ; -0.063     ; 4.603      ;
; -3.663 ; regB[1]   ; regEntradaTesteFlags[16] ; clock        ; clock       ; 1.000        ; -0.062     ; 4.596      ;
; -3.657 ; regA[2]   ; regEntradaTesteFlags[10] ; clock        ; clock       ; 1.000        ; -0.064     ; 4.588      ;
; -3.649 ; regB[3]   ; regEntradaTesteFlags[13] ; clock        ; clock       ; 1.000        ; -0.089     ; 4.555      ;
; -3.647 ; regA[8]   ; regEntradaTesteFlags[15] ; clock        ; clock       ; 1.000        ; -0.090     ; 4.552      ;
; -3.643 ; regA[2]   ; regEntradaTesteFlags[16] ; clock        ; clock       ; 1.000        ; -0.062     ; 4.576      ;
; -3.643 ; regA[5]   ; regEntradaTesteFlags[16] ; clock        ; clock       ; 1.000        ; -0.063     ; 4.575      ;
; -3.641 ; regA[5]   ; regEntradaTesteFlags[11] ; clock        ; clock       ; 1.000        ; -0.063     ; 4.573      ;
; -3.640 ; regA[3]   ; regEntradaTesteFlags[9]  ; clock        ; clock       ; 1.000        ; -0.068     ; 4.567      ;
; -3.636 ; regA[1]   ; regEntradaTesteFlags[9]  ; clock        ; clock       ; 1.000        ; -0.068     ; 4.563      ;
; -3.634 ; regA[9]   ; regEntradaTesteFlags[13] ; clock        ; clock       ; 1.000        ; -0.091     ; 4.538      ;
; -3.632 ; regB[2]   ; regEntradaTesteFlags[10] ; clock        ; clock       ; 1.000        ; -0.065     ; 4.562      ;
; -3.630 ; regA[1]   ; regEntradaTesteFlags[11] ; clock        ; clock       ; 1.000        ; -0.063     ; 4.562      ;
; -3.627 ; regB[1]   ; regEntradaTesteFlags[8]  ; clock        ; clock       ; 1.000        ; -0.067     ; 4.555      ;
; -3.624 ; regA[5]   ; regEntradaTesteFlags[14] ; clock        ; clock       ; 1.000        ; -0.090     ; 4.529      ;
; -3.619 ; regA[2]   ; regEntradaTesteFlags[13] ; clock        ; clock       ; 1.000        ; -0.089     ; 4.525      ;
; -3.618 ; regB[2]   ; regEntradaTesteFlags[16] ; clock        ; clock       ; 1.000        ; -0.063     ; 4.550      ;
; -3.616 ; regA[0]   ; regEntradaTesteFlags[1]  ; clock        ; clock       ; 1.000        ; -0.067     ; 4.544      ;
; -3.616 ; regA[3]   ; regEntradaTesteFlags[10] ; clock        ; clock       ; 1.000        ; -0.065     ; 4.546      ;
; -3.613 ; regA[1]   ; regEntradaTesteFlags[16] ; clock        ; clock       ; 1.000        ; -0.063     ; 4.545      ;
; -3.612 ; regA[1]   ; regEntradaTesteFlags[10] ; clock        ; clock       ; 1.000        ; -0.065     ; 4.542      ;
; -3.610 ; regB[4]   ; regEntradaTesteFlags[14] ; clock        ; clock       ; 1.000        ; -0.090     ; 4.515      ;
; -3.607 ; regA[2]   ; regEntradaTesteFlags[8]  ; clock        ; clock       ; 1.000        ; -0.067     ; 4.535      ;
; -3.605 ; regB[4]   ; regEntradaTesteFlags[15] ; clock        ; clock       ; 1.000        ; -0.090     ; 4.510      ;
; -3.605 ; regB[4]   ; regEntradaTesteFlags[13] ; clock        ; clock       ; 1.000        ; -0.090     ; 4.510      ;
; -3.602 ; regA[3]   ; regEntradaTesteFlags[16] ; clock        ; clock       ; 1.000        ; -0.063     ; 4.534      ;
; -3.597 ; regB[1]   ; regEntradaTesteFlags[12] ; clock        ; clock       ; 1.000        ; -0.062     ; 4.530      ;
; -3.597 ; regA[8]   ; regEntradaTesteFlags[16] ; clock        ; clock       ; 1.000        ; -0.063     ; 4.529      ;
; -3.589 ; regB[0]   ; regEntradaTesteFlags[11] ; clock        ; clock       ; 1.000        ; -0.063     ; 4.521      ;
; -3.586 ; regB[3]   ; regEntradaTesteFlags[10] ; clock        ; clock       ; 1.000        ; -0.064     ; 4.517      ;
; -3.586 ; regB[3]   ; regEntradaTesteFlags[9]  ; clock        ; clock       ; 1.000        ; -0.067     ; 4.514      ;
; -3.582 ; regB[2]   ; regEntradaTesteFlags[8]  ; clock        ; clock       ; 1.000        ; -0.068     ; 4.509      ;
; -3.582 ; regA[2]   ; regEntradaTesteFlags[9]  ; clock        ; clock       ; 1.000        ; -0.067     ; 4.510      ;
; -3.578 ; regA[8]   ; regEntradaTesteFlags[14] ; clock        ; clock       ; 1.000        ; -0.090     ; 4.483      ;
; -3.577 ; regA[2]   ; regEntradaTesteFlags[12] ; clock        ; clock       ; 1.000        ; -0.062     ; 4.510      ;
; -3.572 ; regB[3]   ; regEntradaTesteFlags[16] ; clock        ; clock       ; 1.000        ; -0.062     ; 4.505      ;
; -3.566 ; regA[3]   ; regEntradaTesteFlags[8]  ; clock        ; clock       ; 1.000        ; -0.068     ; 4.493      ;
; -3.562 ; regA[1]   ; regEntradaTesteFlags[8]  ; clock        ; clock       ; 1.000        ; -0.068     ; 4.489      ;
; -3.559 ; regA[5]   ; regEntradaTesteFlags[12] ; clock        ; clock       ; 1.000        ; -0.063     ; 4.491      ;
; -3.556 ; regB[2]   ; regEntradaTesteFlags[9]  ; clock        ; clock       ; 1.000        ; -0.068     ; 4.483      ;
; -3.552 ; regB[2]   ; regEntradaTesteFlags[12] ; clock        ; clock       ; 1.000        ; -0.063     ; 4.484      ;
; -3.550 ; regB[7]   ; regEntradaTesteFlags[15] ; clock        ; clock       ; 1.000        ; -0.089     ; 4.456      ;
; -3.545 ; regA[0]   ; regEntradaTesteFlags[11] ; clock        ; clock       ; 1.000        ; -0.062     ; 4.478      ;
; -3.536 ; regB[3]   ; regEntradaTesteFlags[8]  ; clock        ; clock       ; 1.000        ; -0.067     ; 4.464      ;
; -3.536 ; regA[3]   ; regEntradaTesteFlags[12] ; clock        ; clock       ; 1.000        ; -0.063     ; 4.468      ;
; -3.535 ; regA[9]   ; regEntradaTesteFlags[15] ; clock        ; clock       ; 1.000        ; -0.091     ; 4.439      ;
; -3.532 ; regA[1]   ; regEntradaTesteFlags[12] ; clock        ; clock       ; 1.000        ; -0.063     ; 4.464      ;
; -3.523 ; regB[5]   ; regEntradaTesteFlags[13] ; clock        ; clock       ; 1.000        ; -0.089     ; 4.429      ;
; -3.513 ; regA[8]   ; regEntradaTesteFlags[12] ; clock        ; clock       ; 1.000        ; -0.063     ; 4.445      ;
; -3.509 ; regA[7]   ; regEntradaTesteFlags[13] ; clock        ; clock       ; 1.000        ; -0.090     ; 4.414      ;
; -3.508 ; regA[4]   ; regEntradaTesteFlags[11] ; clock        ; clock       ; 1.000        ; -0.062     ; 4.441      ;
; -3.506 ; regB[3]   ; regEntradaTesteFlags[12] ; clock        ; clock       ; 1.000        ; -0.062     ; 4.439      ;
; -3.505 ; regB[1]   ; regEntradaTesteFlags[11] ; clock        ; clock       ; 1.000        ; -0.062     ; 4.438      ;
; -3.504 ; regA[8]   ; regEntradaTesteFlags[11] ; clock        ; clock       ; 1.000        ; -0.063     ; 4.436      ;
; -3.503 ; regB[4]   ; regEntradaTesteFlags[10] ; clock        ; clock       ; 1.000        ; -0.065     ; 4.433      ;
; -3.496 ; regA[3]   ; regEntradaTesteFlags[11] ; clock        ; clock       ; 1.000        ; -0.063     ; 4.428      ;
+--------+-----------+--------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                               ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.341 ; flagCarry~reg0           ; flagCarry~reg0           ; clock        ; clock       ; 0.000        ; 0.079      ; 0.577      ;
; 0.341 ; op[2]                    ; op[2]                    ; clock        ; clock       ; 0.000        ; 0.079      ; 0.577      ;
; 0.341 ; op[1]                    ; op[1]                    ; clock        ; clock       ; 0.000        ; 0.079      ; 0.577      ;
; 0.341 ; op[0]                    ; op[0]                    ; clock        ; clock       ; 0.000        ; 0.079      ; 0.577      ;
; 0.356 ; flagOverflow~reg0        ; flagOverflow~reg0        ; clock        ; clock       ; 0.000        ; 0.064      ; 0.577      ;
; 0.493 ; regEntradaTesteFlags[9]  ; resultado[9]~reg0        ; clock        ; clock       ; 0.000        ; 0.455      ; 1.105      ;
; 0.529 ; regEntradaTesteFlags[1]  ; resultado[1]~reg0        ; clock        ; clock       ; 0.000        ; 0.064      ; 0.750      ;
; 0.538 ; regEntradaTesteFlags[8]  ; resultado[8]~reg0        ; clock        ; clock       ; 0.000        ; 0.064      ; 0.759      ;
; 0.549 ; regEntradaTesteFlags[10] ; resultado[10]~reg0       ; clock        ; clock       ; 0.000        ; 0.452      ; 1.158      ;
; 0.630 ; regEntradaTesteFlags[5]  ; resultado[5]~reg0        ; clock        ; clock       ; 0.000        ; 0.452      ; 1.239      ;
; 0.652 ; regEntradaTesteFlags[6]  ; resultado[6]~reg0        ; clock        ; clock       ; 0.000        ; 0.453      ; 1.262      ;
; 0.658 ; regEntradaTesteFlags[11] ; resultado[11]~reg0       ; clock        ; clock       ; 0.000        ; 0.450      ; 1.265      ;
; 0.659 ; regEntradaTesteFlags[0]  ; resultado[0]~reg0        ; clock        ; clock       ; 0.000        ; 0.106      ; 0.922      ;
; 0.674 ; enum_op.op_a_or_b_1090   ; op[1]                    ; habilitaULA  ; clock       ; -0.500       ; 0.370      ; 0.741      ;
; 0.724 ; regEntradaTesteFlags[13] ; resultado[13]~reg0       ; clock        ; clock       ; 0.000        ; 0.477      ; 1.358      ;
; 0.726 ; habilitaULA              ; regEntradaTesteFlags[4]  ; habilitaULA  ; clock       ; 0.000        ; 2.533      ; 3.456      ;
; 0.726 ; habilitaULA              ; regEntradaTesteFlags[5]  ; habilitaULA  ; clock       ; 0.000        ; 2.533      ; 3.456      ;
; 0.728 ; regEntradaTesteFlags[12] ; resultado[12]~reg0       ; clock        ; clock       ; 0.000        ; 0.450      ; 1.335      ;
; 0.774 ; habilitaULA              ; op[0]                    ; habilitaULA  ; clock       ; 0.000        ; 2.894      ; 3.865      ;
; 0.774 ; habilitaULA              ; op[1]                    ; habilitaULA  ; clock       ; 0.000        ; 2.894      ; 3.865      ;
; 0.774 ; habilitaULA              ; op[2]                    ; habilitaULA  ; clock       ; 0.000        ; 2.894      ; 3.865      ;
; 0.774 ; habilitaULA              ; flagCarry~reg0           ; habilitaULA  ; clock       ; 0.000        ; 2.894      ; 3.865      ;
; 0.774 ; habilitaULA              ; regEntradaTesteFlags[0]  ; habilitaULA  ; clock       ; 0.000        ; 2.894      ; 3.865      ;
; 0.774 ; enum_op.op_addCarry_1084 ; regEntradaTesteFlags[0]  ; habilitaULA  ; clock       ; -0.500       ; 0.369      ; 0.840      ;
; 0.775 ; habilitaULA              ; resultado[0]~reg0        ; habilitaULA  ; clock       ; 0.000        ; 2.921      ; 3.893      ;
; 0.775 ; habilitaULA              ; resultado[2]~reg0        ; habilitaULA  ; clock       ; 0.000        ; 2.921      ; 3.893      ;
; 0.775 ; habilitaULA              ; resultado[3]~reg0        ; habilitaULA  ; clock       ; 0.000        ; 2.921      ; 3.893      ;
; 0.775 ; habilitaULA              ; resultado[4]~reg0        ; habilitaULA  ; clock       ; 0.000        ; 2.921      ; 3.893      ;
; 0.775 ; habilitaULA              ; resultado[5]~reg0        ; habilitaULA  ; clock       ; 0.000        ; 2.921      ; 3.893      ;
; 0.775 ; habilitaULA              ; resultado[6]~reg0        ; habilitaULA  ; clock       ; 0.000        ; 2.921      ; 3.893      ;
; 0.775 ; habilitaULA              ; resultado[7]~reg0        ; habilitaULA  ; clock       ; 0.000        ; 2.921      ; 3.893      ;
; 0.775 ; habilitaULA              ; resultado[9]~reg0        ; habilitaULA  ; clock       ; 0.000        ; 2.921      ; 3.893      ;
; 0.775 ; habilitaULA              ; resultado[10]~reg0       ; habilitaULA  ; clock       ; 0.000        ; 2.921      ; 3.893      ;
; 0.775 ; habilitaULA              ; resultado[11]~reg0       ; habilitaULA  ; clock       ; 0.000        ; 2.921      ; 3.893      ;
; 0.775 ; habilitaULA              ; resultado[12]~reg0       ; habilitaULA  ; clock       ; 0.000        ; 2.921      ; 3.893      ;
; 0.775 ; habilitaULA              ; resultado[13]~reg0       ; habilitaULA  ; clock       ; 0.000        ; 2.921      ; 3.893      ;
; 0.775 ; habilitaULA              ; resultado[14]~reg0       ; habilitaULA  ; clock       ; 0.000        ; 2.921      ; 3.893      ;
; 0.775 ; habilitaULA              ; resultado[15]~reg0       ; habilitaULA  ; clock       ; 0.000        ; 2.921      ; 3.893      ;
; 0.789 ; habilitaULA              ; regEntradaTesteFlags[3]  ; habilitaULA  ; clock       ; 0.000        ; 2.534      ; 3.520      ;
; 0.789 ; habilitaULA              ; regEntradaTesteFlags[7]  ; habilitaULA  ; clock       ; 0.000        ; 2.534      ; 3.520      ;
; 0.807 ; habilitaULA              ; regEntradaTesteFlags[10] ; habilitaULA  ; clock       ; 0.000        ; 2.534      ; 3.538      ;
; 0.859 ; regEntradaTesteFlags[4]  ; resultado[4]~reg0        ; clock        ; clock       ; 0.000        ; 0.452      ; 1.468      ;
; 0.888 ; enum_op.op_a_xor_b_1066  ; op[0]                    ; habilitaULA  ; clock       ; -0.500       ; 0.367      ; 0.952      ;
; 0.892 ; regB[12]                 ; regEntradaTesteFlags[12] ; clock        ; clock       ; 0.000        ; 0.065      ; 1.114      ;
; 0.892 ; enum_op.op_a_xor_b_1066  ; op[1]                    ; habilitaULA  ; clock       ; -0.500       ; 0.367      ; 0.956      ;
; 0.910 ; habilitaULA              ; regEntradaTesteFlags[16] ; habilitaULA  ; clock       ; 0.000        ; 2.535      ; 3.642      ;
; 0.914 ; regA[7]                  ; regEntradaTesteFlags[7]  ; clock        ; clock       ; 0.000        ; 0.065      ; 1.136      ;
; 0.943 ; habilitaULA              ; regB[8]                  ; habilitaULA  ; clock       ; 0.000        ; 2.535      ; 3.675      ;
; 0.943 ; habilitaULA              ; regA[9]                  ; habilitaULA  ; clock       ; 0.000        ; 2.535      ; 3.675      ;
; 0.943 ; habilitaULA              ; regB[10]                 ; habilitaULA  ; clock       ; 0.000        ; 2.535      ; 3.675      ;
; 0.943 ; habilitaULA              ; regA[11]                 ; habilitaULA  ; clock       ; 0.000        ; 2.535      ; 3.675      ;
; 0.943 ; habilitaULA              ; regB[12]                 ; habilitaULA  ; clock       ; 0.000        ; 2.535      ; 3.675      ;
; 0.943 ; habilitaULA              ; regA[13]                 ; habilitaULA  ; clock       ; 0.000        ; 2.535      ; 3.675      ;
; 0.943 ; habilitaULA              ; regB[15]                 ; habilitaULA  ; clock       ; 0.000        ; 2.535      ; 3.675      ;
; 0.943 ; habilitaULA              ; regA[15]                 ; habilitaULA  ; clock       ; 0.000        ; 2.535      ; 3.675      ;
; 0.971 ; habilitaULA              ; regA[8]                  ; habilitaULA  ; clock       ; 0.000        ; 2.534      ; 3.702      ;
; 0.971 ; habilitaULA              ; regB[9]                  ; habilitaULA  ; clock       ; 0.000        ; 2.534      ; 3.702      ;
; 0.971 ; habilitaULA              ; regA[10]                 ; habilitaULA  ; clock       ; 0.000        ; 2.534      ; 3.702      ;
; 0.971 ; habilitaULA              ; regB[11]                 ; habilitaULA  ; clock       ; 0.000        ; 2.534      ; 3.702      ;
; 0.971 ; habilitaULA              ; regA[12]                 ; habilitaULA  ; clock       ; 0.000        ; 2.534      ; 3.702      ;
; 0.971 ; habilitaULA              ; regB[13]                 ; habilitaULA  ; clock       ; 0.000        ; 2.534      ; 3.702      ;
; 0.971 ; habilitaULA              ; regA[14]                 ; habilitaULA  ; clock       ; 0.000        ; 2.534      ; 3.702      ;
; 0.971 ; habilitaULA              ; regB[14]                 ; habilitaULA  ; clock       ; 0.000        ; 2.534      ; 3.702      ;
; 0.971 ; habilitaULA              ; flagOverflow~reg0        ; habilitaULA  ; clock       ; 0.000        ; 2.534      ; 3.702      ;
; 0.974 ; habilitaULA              ; regEntradaTesteFlags[2]  ; habilitaULA  ; clock       ; 0.000        ; 2.532      ; 3.703      ;
; 0.974 ; habilitaULA              ; regEntradaTesteFlags[6]  ; habilitaULA  ; clock       ; 0.000        ; 2.532      ; 3.703      ;
; 0.974 ; habilitaULA              ; flagSinal~reg0           ; habilitaULA  ; clock       ; 0.000        ; 2.532      ; 3.703      ;
; 0.975 ; enum_op.op_sub_1072      ; op[0]                    ; habilitaULA  ; clock       ; -0.500       ; 0.368      ; 1.040      ;
; 0.991 ; habilitaULA              ; regA[0]                  ; habilitaULA  ; clock       ; 0.000        ; 2.533      ; 3.721      ;
; 0.991 ; habilitaULA              ; regB[1]                  ; habilitaULA  ; clock       ; 0.000        ; 2.533      ; 3.721      ;
; 0.991 ; habilitaULA              ; regA[2]                  ; habilitaULA  ; clock       ; 0.000        ; 2.533      ; 3.721      ;
; 0.991 ; habilitaULA              ; regB[3]                  ; habilitaULA  ; clock       ; 0.000        ; 2.533      ; 3.721      ;
; 0.991 ; habilitaULA              ; regA[4]                  ; habilitaULA  ; clock       ; 0.000        ; 2.533      ; 3.721      ;
; 0.991 ; habilitaULA              ; regB[5]                  ; habilitaULA  ; clock       ; 0.000        ; 2.533      ; 3.721      ;
; 0.991 ; habilitaULA              ; regA[6]                  ; habilitaULA  ; clock       ; 0.000        ; 2.533      ; 3.721      ;
; 0.991 ; habilitaULA              ; regB[7]                  ; habilitaULA  ; clock       ; 0.000        ; 2.533      ; 3.721      ;
; 0.992 ; habilitaULA              ; regEntradaTesteFlags[11] ; habilitaULA  ; clock       ; 0.000        ; 2.535      ; 3.724      ;
; 0.992 ; habilitaULA              ; regEntradaTesteFlags[12] ; habilitaULA  ; clock       ; 0.000        ; 2.535      ; 3.724      ;
; 0.998 ; habilitaULA              ; regB[0]                  ; habilitaULA  ; clock       ; 0.000        ; 2.534      ; 3.729      ;
; 0.998 ; habilitaULA              ; regA[1]                  ; habilitaULA  ; clock       ; 0.000        ; 2.534      ; 3.729      ;
; 0.998 ; habilitaULA              ; regB[2]                  ; habilitaULA  ; clock       ; 0.000        ; 2.534      ; 3.729      ;
; 0.998 ; habilitaULA              ; regA[3]                  ; habilitaULA  ; clock       ; 0.000        ; 2.534      ; 3.729      ;
; 0.998 ; habilitaULA              ; regB[4]                  ; habilitaULA  ; clock       ; 0.000        ; 2.534      ; 3.729      ;
; 0.998 ; habilitaULA              ; regA[5]                  ; habilitaULA  ; clock       ; 0.000        ; 2.534      ; 3.729      ;
; 0.998 ; habilitaULA              ; regB[6]                  ; habilitaULA  ; clock       ; 0.000        ; 2.534      ; 3.729      ;
; 0.998 ; habilitaULA              ; regA[7]                  ; habilitaULA  ; clock       ; 0.000        ; 2.534      ; 3.729      ;
; 1.006 ; regEntradaTesteFlags[3]  ; resultado[3]~reg0        ; clock        ; clock       ; 0.000        ; 0.451      ; 1.614      ;
; 1.006 ; habilitaULA              ; resultado[8]~reg0        ; habilitaULA  ; clock       ; 0.000        ; 2.530      ; 3.733      ;
; 1.010 ; regA[4]                  ; regEntradaTesteFlags[4]  ; clock        ; clock       ; 0.000        ; 0.064      ; 1.231      ;
; 1.016 ; regA[6]                  ; regEntradaTesteFlags[6]  ; clock        ; clock       ; 0.000        ; 0.063      ; 1.236      ;
; 1.031 ; regA[10]                 ; regEntradaTesteFlags[10] ; clock        ; clock       ; 0.000        ; 0.064      ; 1.252      ;
; 1.035 ; regB[5]                  ; regEntradaTesteFlags[5]  ; clock        ; clock       ; 0.000        ; 0.064      ; 1.256      ;
; 1.039 ; habilitaULA              ; regEntradaTesteFlags[15] ; habilitaULA  ; clock       ; 0.000        ; 2.528      ; 3.764      ;
; 1.039 ; habilitaULA              ; regEntradaTesteFlags[13] ; habilitaULA  ; clock       ; 0.000        ; 2.528      ; 3.764      ;
; 1.039 ; habilitaULA              ; regEntradaTesteFlags[14] ; habilitaULA  ; clock       ; 0.000        ; 2.528      ; 3.764      ;
; 1.042 ; regA[11]                 ; regEntradaTesteFlags[11] ; clock        ; clock       ; 0.000        ; 0.065      ; 1.264      ;
; 1.049 ; habilitaULA              ; regEntradaTesteFlags[1]  ; habilitaULA  ; clock       ; 0.000        ; 2.530      ; 3.776      ;
; 1.049 ; habilitaULA              ; regEntradaTesteFlags[8]  ; habilitaULA  ; clock       ; 0.000        ; 2.530      ; 3.776      ;
; 1.049 ; habilitaULA              ; regEntradaTesteFlags[9]  ; habilitaULA  ; clock       ; 0.000        ; 2.530      ; 3.776      ;
; 1.069 ; regB[15]                 ; flagOverflow~reg0        ; clock        ; clock       ; 0.000        ; 0.064      ; 1.290      ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock'                                                       ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                   ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clock ; Rise       ; clock                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; flagCarry~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; flagOverflow~reg0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; flagSinal~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; op[0]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; op[1]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; op[2]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regA[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regA[10]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regA[11]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regA[12]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regA[13]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regA[14]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regA[15]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regA[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regA[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regA[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regA[4]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regA[5]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regA[6]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regA[7]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regA[8]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regA[9]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regB[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regB[10]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regB[11]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regB[12]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regB[13]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regB[14]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regB[15]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regB[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regB[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regB[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regB[4]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regB[5]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regB[6]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regB[7]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regB[8]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regB[9]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regEntradaTesteFlags[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regEntradaTesteFlags[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regEntradaTesteFlags[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regEntradaTesteFlags[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regEntradaTesteFlags[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regEntradaTesteFlags[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regEntradaTesteFlags[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regEntradaTesteFlags[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regEntradaTesteFlags[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regEntradaTesteFlags[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regEntradaTesteFlags[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regEntradaTesteFlags[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regEntradaTesteFlags[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regEntradaTesteFlags[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regEntradaTesteFlags[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regEntradaTesteFlags[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regEntradaTesteFlags[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; resultado[0]~reg0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; resultado[10]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; resultado[11]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; resultado[12]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; resultado[13]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; resultado[14]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; resultado[15]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; resultado[1]~reg0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; resultado[2]~reg0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; resultado[3]~reg0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; resultado[4]~reg0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; resultado[5]~reg0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; resultado[6]~reg0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; resultado[7]~reg0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; resultado[8]~reg0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; resultado[9]~reg0        ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; flagCarry~reg0           ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; op[0]                    ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; op[1]                    ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; op[2]                    ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regEntradaTesteFlags[0]  ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; resultado[0]~reg0        ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; resultado[10]~reg0       ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; resultado[11]~reg0       ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; resultado[12]~reg0       ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; resultado[13]~reg0       ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; resultado[14]~reg0       ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; resultado[15]~reg0       ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; resultado[2]~reg0        ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; resultado[3]~reg0        ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; resultado[4]~reg0        ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; resultado[5]~reg0        ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; resultado[6]~reg0        ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; resultado[7]~reg0        ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; resultado[9]~reg0        ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regEntradaTesteFlags[13] ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regEntradaTesteFlags[14] ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regEntradaTesteFlags[15] ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; flagOverflow~reg0        ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; flagSinal~reg0           ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regA[10]                 ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regA[12]                 ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regA[14]                 ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regA[8]                  ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'habilitaULA'                                                                 ;
+--------+--------------+----------------+------------------+-------------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-------------+------------+-----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; habilitaULA ; Rise       ; habilitaULA                       ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; habilitaULA ; Rise       ; habilitaULA~input|o               ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; habilitaULA ; Rise       ; habilitaULA~inputclkctrl|inclk[0] ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; habilitaULA ; Rise       ; habilitaULA~inputclkctrl|outclk   ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; habilitaULA ; Rise       ; enum_op.op_a_comp_b_1054|datad    ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; habilitaULA ; Rise       ; enum_op.op_a_or_b_1090|datad      ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; habilitaULA ; Rise       ; enum_op.op_a_xor_b_1066|datad     ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; habilitaULA ; Rise       ; enum_op.op_addCarry_1084|datad    ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; habilitaULA ; Rise       ; enum_op.op_subCarry_1078|datad    ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; habilitaULA ; Rise       ; enum_op.op_sub_1072|datad         ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; habilitaULA ; Rise       ; enum_op.op_add_1096|datad         ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; habilitaULA ; Rise       ; enum_op.op_nop_1060|datad         ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; habilitaULA ; Fall       ; enum_op.op_a_comp_b_1054          ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; habilitaULA ; Fall       ; enum_op.op_a_or_b_1090            ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; habilitaULA ; Fall       ; enum_op.op_a_xor_b_1066           ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; habilitaULA ; Fall       ; enum_op.op_addCarry_1084          ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; habilitaULA ; Fall       ; enum_op.op_subCarry_1078          ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; habilitaULA ; Fall       ; enum_op.op_sub_1072               ;
; 0.387  ; 0.387        ; 0.000          ; High Pulse Width ; habilitaULA ; Fall       ; enum_op.op_add_1096               ;
; 0.388  ; 0.388        ; 0.000          ; High Pulse Width ; habilitaULA ; Fall       ; enum_op.op_nop_1060               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; habilitaULA ; Rise       ; habilitaULA~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; habilitaULA ; Rise       ; habilitaULA~input|i               ;
; 0.611  ; 0.611        ; 0.000          ; Low Pulse Width  ; habilitaULA ; Fall       ; enum_op.op_add_1096               ;
; 0.611  ; 0.611        ; 0.000          ; Low Pulse Width  ; habilitaULA ; Fall       ; enum_op.op_nop_1060               ;
; 0.615  ; 0.615        ; 0.000          ; Low Pulse Width  ; habilitaULA ; Fall       ; enum_op.op_a_comp_b_1054          ;
; 0.615  ; 0.615        ; 0.000          ; Low Pulse Width  ; habilitaULA ; Fall       ; enum_op.op_a_or_b_1090            ;
; 0.615  ; 0.615        ; 0.000          ; Low Pulse Width  ; habilitaULA ; Fall       ; enum_op.op_a_xor_b_1066           ;
; 0.615  ; 0.615        ; 0.000          ; Low Pulse Width  ; habilitaULA ; Fall       ; enum_op.op_subCarry_1078          ;
; 0.615  ; 0.615        ; 0.000          ; Low Pulse Width  ; habilitaULA ; Fall       ; enum_op.op_sub_1072               ;
; 0.616  ; 0.616        ; 0.000          ; Low Pulse Width  ; habilitaULA ; Fall       ; enum_op.op_addCarry_1084          ;
; 0.631  ; 0.631        ; 0.000          ; High Pulse Width ; habilitaULA ; Rise       ; enum_op.op_add_1096|datad         ;
; 0.631  ; 0.631        ; 0.000          ; High Pulse Width ; habilitaULA ; Rise       ; enum_op.op_nop_1060|datad         ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; habilitaULA ; Rise       ; enum_op.op_a_comp_b_1054|datad    ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; habilitaULA ; Rise       ; enum_op.op_a_or_b_1090|datad      ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; habilitaULA ; Rise       ; enum_op.op_a_xor_b_1066|datad     ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; habilitaULA ; Rise       ; enum_op.op_subCarry_1078|datad    ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; habilitaULA ; Rise       ; enum_op.op_sub_1072|datad         ;
; 0.636  ; 0.636        ; 0.000          ; High Pulse Width ; habilitaULA ; Rise       ; enum_op.op_addCarry_1084|datad    ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; habilitaULA ; Rise       ; habilitaULA~inputclkctrl|inclk[0] ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; habilitaULA ; Rise       ; habilitaULA~inputclkctrl|outclk   ;
; 0.674  ; 0.674        ; 0.000          ; High Pulse Width ; habilitaULA ; Rise       ; habilitaULA~input|o               ;
+--------+--------------+----------------+------------------+-------------+------------+-----------------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+---------------+-------------+--------+-------+------------+-----------------+
; Data Port     ; Clock Port  ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+-------------+--------+-------+------------+-----------------+
; carryIn       ; clock       ; 4.984  ; 5.655 ; Rise       ; clock           ;
; entradaA[*]   ; clock       ; 3.324  ; 3.850 ; Rise       ; clock           ;
;  entradaA[0]  ; clock       ; 2.270  ; 2.765 ; Rise       ; clock           ;
;  entradaA[1]  ; clock       ; 2.183  ; 2.669 ; Rise       ; clock           ;
;  entradaA[2]  ; clock       ; 2.111  ; 2.628 ; Rise       ; clock           ;
;  entradaA[3]  ; clock       ; 2.214  ; 2.728 ; Rise       ; clock           ;
;  entradaA[4]  ; clock       ; 2.083  ; 2.600 ; Rise       ; clock           ;
;  entradaA[5]  ; clock       ; -0.051 ; 0.077 ; Rise       ; clock           ;
;  entradaA[6]  ; clock       ; 2.534  ; 3.018 ; Rise       ; clock           ;
;  entradaA[7]  ; clock       ; -0.106 ; 0.043 ; Rise       ; clock           ;
;  entradaA[8]  ; clock       ; 2.378  ; 2.913 ; Rise       ; clock           ;
;  entradaA[9]  ; clock       ; 1.995  ; 2.473 ; Rise       ; clock           ;
;  entradaA[10] ; clock       ; 2.303  ; 2.831 ; Rise       ; clock           ;
;  entradaA[11] ; clock       ; 2.149  ; 2.624 ; Rise       ; clock           ;
;  entradaA[12] ; clock       ; 2.012  ; 2.509 ; Rise       ; clock           ;
;  entradaA[13] ; clock       ; 2.241  ; 2.714 ; Rise       ; clock           ;
;  entradaA[14] ; clock       ; 2.184  ; 2.651 ; Rise       ; clock           ;
;  entradaA[15] ; clock       ; 3.324  ; 3.850 ; Rise       ; clock           ;
; entradaB[*]   ; clock       ; 3.315  ; 3.802 ; Rise       ; clock           ;
;  entradaB[0]  ; clock       ; 2.232  ; 2.730 ; Rise       ; clock           ;
;  entradaB[1]  ; clock       ; 2.194  ; 2.687 ; Rise       ; clock           ;
;  entradaB[2]  ; clock       ; 2.246  ; 2.734 ; Rise       ; clock           ;
;  entradaB[3]  ; clock       ; 1.876  ; 2.342 ; Rise       ; clock           ;
;  entradaB[4]  ; clock       ; 2.389  ; 2.868 ; Rise       ; clock           ;
;  entradaB[5]  ; clock       ; 2.030  ; 2.499 ; Rise       ; clock           ;
;  entradaB[6]  ; clock       ; -0.050 ; 0.086 ; Rise       ; clock           ;
;  entradaB[7]  ; clock       ; 0.189  ; 0.319 ; Rise       ; clock           ;
;  entradaB[8]  ; clock       ; 1.955  ; 2.404 ; Rise       ; clock           ;
;  entradaB[9]  ; clock       ; 2.145  ; 2.668 ; Rise       ; clock           ;
;  entradaB[10] ; clock       ; 2.036  ; 2.551 ; Rise       ; clock           ;
;  entradaB[11] ; clock       ; 1.827  ; 2.326 ; Rise       ; clock           ;
;  entradaB[12] ; clock       ; 2.071  ; 2.567 ; Rise       ; clock           ;
;  entradaB[13] ; clock       ; 2.074  ; 2.560 ; Rise       ; clock           ;
;  entradaB[14] ; clock       ; 2.302  ; 2.770 ; Rise       ; clock           ;
;  entradaB[15] ; clock       ; 3.315  ; 3.802 ; Rise       ; clock           ;
; habilitaULA   ; clock       ; 1.513  ; 1.535 ; Rise       ; clock           ;
; seletor[*]    ; habilitaULA ; 4.704  ; 5.244 ; Fall       ; habilitaULA     ;
;  seletor[0]   ; habilitaULA ; 4.276  ; 4.826 ; Fall       ; habilitaULA     ;
;  seletor[1]   ; habilitaULA ; 4.704  ; 5.244 ; Fall       ; habilitaULA     ;
;  seletor[2]   ; habilitaULA ; 4.670  ; 5.221 ; Fall       ; habilitaULA     ;
+---------------+-------------+--------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+---------------+-------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+-------------+--------+--------+------------+-----------------+
; carryIn       ; clock       ; -2.631 ; -3.085 ; Rise       ; clock           ;
; entradaA[*]   ; clock       ; 0.420  ; 0.270  ; Rise       ; clock           ;
;  entradaA[0]  ; clock       ; -1.854 ; -2.335 ; Rise       ; clock           ;
;  entradaA[1]  ; clock       ; -1.774 ; -2.244 ; Rise       ; clock           ;
;  entradaA[2]  ; clock       ; -1.702 ; -2.204 ; Rise       ; clock           ;
;  entradaA[3]  ; clock       ; -1.800 ; -2.300 ; Rise       ; clock           ;
;  entradaA[4]  ; clock       ; -1.674 ; -2.177 ; Rise       ; clock           ;
;  entradaA[5]  ; clock       ; 0.367  ; 0.237  ; Rise       ; clock           ;
;  entradaA[6]  ; clock       ; -2.108 ; -2.580 ; Rise       ; clock           ;
;  entradaA[7]  ; clock       ; 0.420  ; 0.270  ; Rise       ; clock           ;
;  entradaA[8]  ; clock       ; -1.957 ; -2.477 ; Rise       ; clock           ;
;  entradaA[9]  ; clock       ; -1.589 ; -2.054 ; Rise       ; clock           ;
;  entradaA[10] ; clock       ; -1.885 ; -2.399 ; Rise       ; clock           ;
;  entradaA[11] ; clock       ; -1.741 ; -2.201 ; Rise       ; clock           ;
;  entradaA[12] ; clock       ; -1.606 ; -2.089 ; Rise       ; clock           ;
;  entradaA[13] ; clock       ; -1.826 ; -2.287 ; Rise       ; clock           ;
;  entradaA[14] ; clock       ; -1.775 ; -2.227 ; Rise       ; clock           ;
;  entradaA[15] ; clock       ; -1.877 ; -2.375 ; Rise       ; clock           ;
; entradaB[*]   ; clock       ; 0.366  ; 0.229  ; Rise       ; clock           ;
;  entradaB[0]  ; clock       ; -1.822 ; -2.304 ; Rise       ; clock           ;
;  entradaB[1]  ; clock       ; -1.785 ; -2.262 ; Rise       ; clock           ;
;  entradaB[2]  ; clock       ; -1.829 ; -2.304 ; Rise       ; clock           ;
;  entradaB[3]  ; clock       ; -1.479 ; -1.930 ; Rise       ; clock           ;
;  entradaB[4]  ; clock       ; -1.970 ; -2.435 ; Rise       ; clock           ;
;  entradaB[5]  ; clock       ; -1.623 ; -2.079 ; Rise       ; clock           ;
;  entradaB[6]  ; clock       ; 0.366  ; 0.229  ; Rise       ; clock           ;
;  entradaB[7]  ; clock       ; 0.135  ; 0.003  ; Rise       ; clock           ;
;  entradaB[8]  ; clock       ; -1.549 ; -1.987 ; Rise       ; clock           ;
;  entradaB[9]  ; clock       ; -1.734 ; -2.243 ; Rise       ; clock           ;
;  entradaB[10] ; clock       ; -1.628 ; -2.128 ; Rise       ; clock           ;
;  entradaB[11] ; clock       ; -1.428 ; -1.914 ; Rise       ; clock           ;
;  entradaB[12] ; clock       ; -1.662 ; -2.144 ; Rise       ; clock           ;
;  entradaB[13] ; clock       ; -1.665 ; -2.139 ; Rise       ; clock           ;
;  entradaB[14] ; clock       ; -1.888 ; -2.341 ; Rise       ; clock           ;
;  entradaB[15] ; clock       ; -1.694 ; -2.189 ; Rise       ; clock           ;
; habilitaULA   ; clock       ; -0.766 ; -0.808 ; Rise       ; clock           ;
; seletor[*]    ; habilitaULA ; -2.095 ; -2.573 ; Fall       ; habilitaULA     ;
;  seletor[0]   ; habilitaULA ; -2.095 ; -2.573 ; Fall       ; habilitaULA     ;
;  seletor[1]   ; habilitaULA ; -2.329 ; -2.819 ; Fall       ; habilitaULA     ;
;  seletor[2]   ; habilitaULA ; -2.391 ; -2.890 ; Fall       ; habilitaULA     ;
+---------------+-------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; flagAuxiliar   ; clock      ; 11.743 ; 11.731 ; Rise       ; clock           ;
; flagCarry      ; clock      ; 7.206  ; 7.173  ; Rise       ; clock           ;
; flagOverflow   ; clock      ; 7.235  ; 7.189  ; Rise       ; clock           ;
; flagParidade   ; clock      ; 9.989  ; 10.044 ; Rise       ; clock           ;
; flagSinal      ; clock      ; 7.237  ; 7.196  ; Rise       ; clock           ;
; flagZero       ; clock      ; 10.933 ; 10.903 ; Rise       ; clock           ;
; resultado[*]   ; clock      ; 8.230  ; 8.300  ; Rise       ; clock           ;
;  resultado[0]  ; clock      ; 7.642  ; 7.589  ; Rise       ; clock           ;
;  resultado[1]  ; clock      ; 6.997  ; 6.985  ; Rise       ; clock           ;
;  resultado[2]  ; clock      ; 7.689  ; 7.654  ; Rise       ; clock           ;
;  resultado[3]  ; clock      ; 7.213  ; 7.187  ; Rise       ; clock           ;
;  resultado[4]  ; clock      ; 7.620  ; 7.560  ; Rise       ; clock           ;
;  resultado[5]  ; clock      ; 7.878  ; 7.833  ; Rise       ; clock           ;
;  resultado[6]  ; clock      ; 8.230  ; 8.300  ; Rise       ; clock           ;
;  resultado[7]  ; clock      ; 7.506  ; 7.487  ; Rise       ; clock           ;
;  resultado[8]  ; clock      ; 7.441  ; 7.475  ; Rise       ; clock           ;
;  resultado[9]  ; clock      ; 7.712  ; 7.670  ; Rise       ; clock           ;
;  resultado[10] ; clock      ; 8.184  ; 8.212  ; Rise       ; clock           ;
;  resultado[11] ; clock      ; 7.147  ; 7.119  ; Rise       ; clock           ;
;  resultado[12] ; clock      ; 7.725  ; 7.690  ; Rise       ; clock           ;
;  resultado[13] ; clock      ; 7.866  ; 7.824  ; Rise       ; clock           ;
;  resultado[14] ; clock      ; 7.487  ; 7.475  ; Rise       ; clock           ;
;  resultado[15] ; clock      ; 7.533  ; 7.511  ; Rise       ; clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; flagAuxiliar   ; clock      ; 8.080 ; 8.019 ; Rise       ; clock           ;
; flagCarry      ; clock      ; 6.964 ; 6.929 ; Rise       ; clock           ;
; flagOverflow   ; clock      ; 6.995 ; 6.947 ; Rise       ; clock           ;
; flagParidade   ; clock      ; 7.810 ; 7.883 ; Rise       ; clock           ;
; flagSinal      ; clock      ; 6.993 ; 6.951 ; Rise       ; clock           ;
; flagZero       ; clock      ; 8.135 ; 8.149 ; Rise       ; clock           ;
; resultado[*]   ; clock      ; 6.766 ; 6.749 ; Rise       ; clock           ;
;  resultado[0]  ; clock      ; 7.386 ; 7.331 ; Rise       ; clock           ;
;  resultado[1]  ; clock      ; 6.766 ; 6.749 ; Rise       ; clock           ;
;  resultado[2]  ; clock      ; 7.427 ; 7.391 ; Rise       ; clock           ;
;  resultado[3]  ; clock      ; 6.973 ; 6.944 ; Rise       ; clock           ;
;  resultado[4]  ; clock      ; 7.364 ; 7.303 ; Rise       ; clock           ;
;  resultado[5]  ; clock      ; 7.612 ; 7.564 ; Rise       ; clock           ;
;  resultado[6]  ; clock      ; 7.979 ; 8.044 ; Rise       ; clock           ;
;  resultado[7]  ; clock      ; 7.254 ; 7.233 ; Rise       ; clock           ;
;  resultado[8]  ; clock      ; 7.191 ; 7.220 ; Rise       ; clock           ;
;  resultado[9]  ; clock      ; 7.453 ; 7.409 ; Rise       ; clock           ;
;  resultado[10] ; clock      ; 7.935 ; 7.959 ; Rise       ; clock           ;
;  resultado[11] ; clock      ; 6.907 ; 6.877 ; Rise       ; clock           ;
;  resultado[12] ; clock      ; 7.463 ; 7.426 ; Rise       ; clock           ;
;  resultado[13] ; clock      ; 7.596 ; 7.551 ; Rise       ; clock           ;
;  resultado[14] ; clock      ; 7.233 ; 7.219 ; Rise       ; clock           ;
;  resultado[15] ; clock      ; 7.277 ; 7.254 ; Rise       ; clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+-------------+--------------+--------+--------+--------+--------+
; Input Port  ; Output Port  ; RR     ; RF     ; FR     ; FF     ;
+-------------+--------------+--------+--------+--------+--------+
; carryIn     ; flagAuxiliar ; 12.247 ;        ;        ; 12.729 ;
; entradaA[0] ; flagAuxiliar ; 11.857 ; 11.843 ; 12.345 ; 12.394 ;
; entradaA[1] ; flagAuxiliar ; 11.512 ; 11.519 ; 11.980 ; 12.019 ;
; entradaA[2] ; flagAuxiliar ; 10.136 ; 10.170 ; 10.673 ; 10.643 ;
; entradaA[3] ; flagAuxiliar ; 8.643  ; 8.580  ; 9.138  ; 9.107  ;
; entradaB[0] ; flagAuxiliar ; 12.108 ;        ;        ; 12.636 ;
; entradaB[1] ; flagAuxiliar ; 11.347 ;        ;        ; 11.867 ;
; entradaB[2] ; flagAuxiliar ; 10.147 ;        ;        ; 10.644 ;
; entradaB[3] ; flagAuxiliar ; 8.410  ;        ;        ; 8.855  ;
+-------------+--------------+--------+--------+--------+--------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+-------------+--------------+--------+--------+--------+--------+
; Input Port  ; Output Port  ; RR     ; RF     ; FR     ; FF     ;
+-------------+--------------+--------+--------+--------+--------+
; carryIn     ; flagAuxiliar ; 11.759 ;        ;        ; 12.191 ;
; entradaA[0] ; flagAuxiliar ; 11.380 ; 11.314 ; 11.835 ; 11.822 ;
; entradaA[1] ; flagAuxiliar ; 11.054 ; 11.025 ; 11.508 ; 11.510 ;
; entradaA[2] ; flagAuxiliar ; 9.695  ; 9.683  ; 10.224 ; 10.159 ;
; entradaA[3] ; flagAuxiliar ; 8.346  ; 8.284  ; 8.828  ; 8.796  ;
; entradaB[0] ; flagAuxiliar ; 11.581 ;        ;        ; 12.024 ;
; entradaB[1] ; flagAuxiliar ; 10.846 ;        ;        ; 11.287 ;
; entradaB[2] ; flagAuxiliar ; 9.738  ;        ;        ; 10.188 ;
; entradaB[3] ; flagAuxiliar ; 8.075  ;        ;        ; 8.478  ;
+-------------+--------------+--------+--------+--------+--------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; flagAuxiliar ; clock      ; 7.951 ; 7.829 ; Rise       ; clock           ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; flagAuxiliar ; clock      ; 7.394 ; 7.272 ; Rise       ; clock           ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; flagAuxiliar ; clock      ; 7.765     ; 7.887     ; Rise       ; clock           ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; flagAuxiliar ; clock      ; 7.205     ; 7.327     ; Rise       ; clock           ;
+--------------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 230.04 MHz ; 230.04 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -3.347 ; -108.384          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.297 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------+--------+---------------------------+
; Clock       ; Slack  ; End Point TNS             ;
+-------------+--------+---------------------------+
; clock       ; -3.000 ; -74.000                   ;
; habilitaULA ; -3.000 ; -3.000                    ;
+-------------+--------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                 ;
+--------+-----------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------+--------------+-------------+--------------+------------+------------+
; -3.347 ; regA[0]   ; regEntradaTesteFlags[14] ; clock        ; clock       ; 1.000        ; -0.079     ; 4.263      ;
; -3.344 ; regA[0]   ; regEntradaTesteFlags[15] ; clock        ; clock       ; 1.000        ; -0.079     ; 4.260      ;
; -3.340 ; regA[5]   ; regEntradaTesteFlags[13] ; clock        ; clock       ; 1.000        ; -0.079     ; 4.256      ;
; -3.329 ; regA[4]   ; regEntradaTesteFlags[14] ; clock        ; clock       ; 1.000        ; -0.079     ; 4.245      ;
; -3.326 ; regB[1]   ; regEntradaTesteFlags[15] ; clock        ; clock       ; 1.000        ; -0.079     ; 4.242      ;
; -3.326 ; regA[1]   ; regEntradaTesteFlags[13] ; clock        ; clock       ; 1.000        ; -0.079     ; 4.242      ;
; -3.321 ; regA[4]   ; regEntradaTesteFlags[15] ; clock        ; clock       ; 1.000        ; -0.079     ; 4.237      ;
; -3.293 ; regB[0]   ; regEntradaTesteFlags[13] ; clock        ; clock       ; 1.000        ; -0.079     ; 4.209      ;
; -3.282 ; regB[0]   ; regEntradaTesteFlags[14] ; clock        ; clock       ; 1.000        ; -0.079     ; 4.198      ;
; -3.274 ; regB[0]   ; regEntradaTesteFlags[15] ; clock        ; clock       ; 1.000        ; -0.079     ; 4.190      ;
; -3.273 ; regA[3]   ; regEntradaTesteFlags[15] ; clock        ; clock       ; 1.000        ; -0.079     ; 4.189      ;
; -3.270 ; regA[5]   ; regEntradaTesteFlags[15] ; clock        ; clock       ; 1.000        ; -0.079     ; 4.186      ;
; -3.268 ; regA[0]   ; regEntradaTesteFlags[10] ; clock        ; clock       ; 1.000        ; -0.056     ; 4.207      ;
; -3.268 ; regA[1]   ; regEntradaTesteFlags[15] ; clock        ; clock       ; 1.000        ; -0.079     ; 4.184      ;
; -3.258 ; regA[0]   ; regEntradaTesteFlags[8]  ; clock        ; clock       ; 1.000        ; -0.060     ; 4.193      ;
; -3.250 ; regA[4]   ; regEntradaTesteFlags[10] ; clock        ; clock       ; 1.000        ; -0.056     ; 4.189      ;
; -3.249 ; regB[3]   ; regEntradaTesteFlags[15] ; clock        ; clock       ; 1.000        ; -0.079     ; 4.165      ;
; -3.240 ; regA[4]   ; regEntradaTesteFlags[8]  ; clock        ; clock       ; 1.000        ; -0.060     ; 4.175      ;
; -3.230 ; regA[0]   ; regEntradaTesteFlags[9]  ; clock        ; clock       ; 1.000        ; -0.060     ; 4.165      ;
; -3.230 ; regA[8]   ; regEntradaTesteFlags[13] ; clock        ; clock       ; 1.000        ; -0.080     ; 4.145      ;
; -3.229 ; regA[0]   ; regEntradaTesteFlags[16] ; clock        ; clock       ; 1.000        ; -0.055     ; 4.169      ;
; -3.229 ; regA[2]   ; regEntradaTesteFlags[15] ; clock        ; clock       ; 1.000        ; -0.079     ; 4.145      ;
; -3.224 ; regB[1]   ; regEntradaTesteFlags[14] ; clock        ; clock       ; 1.000        ; -0.079     ; 4.140      ;
; -3.224 ; regA[0]   ; regEntradaTesteFlags[13] ; clock        ; clock       ; 1.000        ; -0.079     ; 4.140      ;
; -3.222 ; regA[2]   ; regEntradaTesteFlags[14] ; clock        ; clock       ; 1.000        ; -0.079     ; 4.138      ;
; -3.214 ; regB[1]   ; regEntradaTesteFlags[13] ; clock        ; clock       ; 1.000        ; -0.079     ; 4.130      ;
; -3.212 ; regB[1]   ; regEntradaTesteFlags[9]  ; clock        ; clock       ; 1.000        ; -0.060     ; 4.147      ;
; -3.211 ; regA[4]   ; regEntradaTesteFlags[16] ; clock        ; clock       ; 1.000        ; -0.055     ; 4.151      ;
; -3.209 ; regA[3]   ; regEntradaTesteFlags[13] ; clock        ; clock       ; 1.000        ; -0.079     ; 4.125      ;
; -3.203 ; regB[0]   ; regEntradaTesteFlags[10] ; clock        ; clock       ; 1.000        ; -0.056     ; 4.142      ;
; -3.201 ; regA[4]   ; regEntradaTesteFlags[13] ; clock        ; clock       ; 1.000        ; -0.079     ; 4.117      ;
; -3.195 ; regA[4]   ; regEntradaTesteFlags[9]  ; clock        ; clock       ; 1.000        ; -0.060     ; 4.130      ;
; -3.193 ; regB[0]   ; regEntradaTesteFlags[8]  ; clock        ; clock       ; 1.000        ; -0.060     ; 4.128      ;
; -3.179 ; regA[0]   ; regEntradaTesteFlags[12] ; clock        ; clock       ; 1.000        ; -0.055     ; 4.119      ;
; -3.179 ; regB[2]   ; regEntradaTesteFlags[14] ; clock        ; clock       ; 1.000        ; -0.079     ; 4.095      ;
; -3.174 ; regB[0]   ; regEntradaTesteFlags[16] ; clock        ; clock       ; 1.000        ; -0.055     ; 4.114      ;
; -3.171 ; regB[2]   ; regEntradaTesteFlags[15] ; clock        ; clock       ; 1.000        ; -0.079     ; 4.087      ;
; -3.165 ; regA[3]   ; regEntradaTesteFlags[14] ; clock        ; clock       ; 1.000        ; -0.079     ; 4.081      ;
; -3.161 ; regA[4]   ; regEntradaTesteFlags[12] ; clock        ; clock       ; 1.000        ; -0.055     ; 4.101      ;
; -3.160 ; regA[1]   ; regEntradaTesteFlags[14] ; clock        ; clock       ; 1.000        ; -0.079     ; 4.076      ;
; -3.159 ; regA[3]   ; regEntradaTesteFlags[9]  ; clock        ; clock       ; 1.000        ; -0.060     ; 4.094      ;
; -3.155 ; regB[2]   ; regEntradaTesteFlags[13] ; clock        ; clock       ; 1.000        ; -0.079     ; 4.071      ;
; -3.154 ; regA[1]   ; regEntradaTesteFlags[9]  ; clock        ; clock       ; 1.000        ; -0.060     ; 4.089      ;
; -3.148 ; regB[0]   ; regEntradaTesteFlags[9]  ; clock        ; clock       ; 1.000        ; -0.060     ; 4.083      ;
; -3.145 ; regB[1]   ; regEntradaTesteFlags[10] ; clock        ; clock       ; 1.000        ; -0.056     ; 4.084      ;
; -3.144 ; regB[3]   ; regEntradaTesteFlags[14] ; clock        ; clock       ; 1.000        ; -0.079     ; 4.060      ;
; -3.143 ; regA[2]   ; regEntradaTesteFlags[10] ; clock        ; clock       ; 1.000        ; -0.056     ; 4.082      ;
; -3.141 ; regA[5]   ; regEntradaTesteFlags[11] ; clock        ; clock       ; 1.000        ; -0.055     ; 4.081      ;
; -3.139 ; regA[8]   ; regEntradaTesteFlags[15] ; clock        ; clock       ; 1.000        ; -0.080     ; 4.054      ;
; -3.135 ; regB[1]   ; regEntradaTesteFlags[8]  ; clock        ; clock       ; 1.000        ; -0.060     ; 4.070      ;
; -3.135 ; regB[3]   ; regEntradaTesteFlags[9]  ; clock        ; clock       ; 1.000        ; -0.060     ; 4.070      ;
; -3.133 ; regA[2]   ; regEntradaTesteFlags[8]  ; clock        ; clock       ; 1.000        ; -0.060     ; 4.068      ;
; -3.129 ; regB[3]   ; regEntradaTesteFlags[13] ; clock        ; clock       ; 1.000        ; -0.079     ; 4.045      ;
; -3.127 ; regA[1]   ; regEntradaTesteFlags[11] ; clock        ; clock       ; 1.000        ; -0.055     ; 4.067      ;
; -3.126 ; regA[5]   ; regEntradaTesteFlags[16] ; clock        ; clock       ; 1.000        ; -0.055     ; 4.066      ;
; -3.125 ; regA[8]   ; regEntradaTesteFlags[16] ; clock        ; clock       ; 1.000        ; -0.056     ; 4.064      ;
; -3.119 ; regA[0]   ; regEntradaTesteFlags[1]  ; clock        ; clock       ; 1.000        ; -0.060     ; 4.054      ;
; -3.115 ; regA[2]   ; regEntradaTesteFlags[9]  ; clock        ; clock       ; 1.000        ; -0.060     ; 4.050      ;
; -3.115 ; regA[5]   ; regEntradaTesteFlags[14] ; clock        ; clock       ; 1.000        ; -0.079     ; 4.031      ;
; -3.114 ; regB[0]   ; regEntradaTesteFlags[12] ; clock        ; clock       ; 1.000        ; -0.055     ; 4.054      ;
; -3.114 ; regA[8]   ; regEntradaTesteFlags[14] ; clock        ; clock       ; 1.000        ; -0.080     ; 4.029      ;
; -3.109 ; regA[2]   ; regEntradaTesteFlags[13] ; clock        ; clock       ; 1.000        ; -0.079     ; 4.025      ;
; -3.108 ; regA[9]   ; regEntradaTesteFlags[13] ; clock        ; clock       ; 1.000        ; -0.081     ; 4.022      ;
; -3.106 ; regB[1]   ; regEntradaTesteFlags[16] ; clock        ; clock       ; 1.000        ; -0.055     ; 4.046      ;
; -3.104 ; regA[2]   ; regEntradaTesteFlags[16] ; clock        ; clock       ; 1.000        ; -0.055     ; 4.044      ;
; -3.100 ; regB[2]   ; regEntradaTesteFlags[10] ; clock        ; clock       ; 1.000        ; -0.056     ; 4.039      ;
; -3.097 ; regA[1]   ; regEntradaTesteFlags[16] ; clock        ; clock       ; 1.000        ; -0.055     ; 4.037      ;
; -3.094 ; regB[0]   ; regEntradaTesteFlags[11] ; clock        ; clock       ; 1.000        ; -0.055     ; 4.034      ;
; -3.090 ; regB[2]   ; regEntradaTesteFlags[8]  ; clock        ; clock       ; 1.000        ; -0.060     ; 4.025      ;
; -3.084 ; regA[3]   ; regEntradaTesteFlags[10] ; clock        ; clock       ; 1.000        ; -0.056     ; 4.023      ;
; -3.079 ; regA[1]   ; regEntradaTesteFlags[10] ; clock        ; clock       ; 1.000        ; -0.056     ; 4.018      ;
; -3.074 ; regA[3]   ; regEntradaTesteFlags[8]  ; clock        ; clock       ; 1.000        ; -0.060     ; 4.009      ;
; -3.073 ; regB[4]   ; regEntradaTesteFlags[13] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.989      ;
; -3.069 ; regA[1]   ; regEntradaTesteFlags[8]  ; clock        ; clock       ; 1.000        ; -0.060     ; 4.004      ;
; -3.068 ; regB[4]   ; regEntradaTesteFlags[14] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.984      ;
; -3.065 ; regB[3]   ; regEntradaTesteFlags[10] ; clock        ; clock       ; 1.000        ; -0.056     ; 4.004      ;
; -3.065 ; regB[7]   ; regEntradaTesteFlags[15] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.981      ;
; -3.061 ; regB[2]   ; regEntradaTesteFlags[16] ; clock        ; clock       ; 1.000        ; -0.055     ; 4.001      ;
; -3.060 ; regB[4]   ; regEntradaTesteFlags[15] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.976      ;
; -3.059 ; regA[9]   ; regEntradaTesteFlags[15] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.973      ;
; -3.056 ; regB[1]   ; regEntradaTesteFlags[12] ; clock        ; clock       ; 1.000        ; -0.055     ; 3.996      ;
; -3.055 ; regB[3]   ; regEntradaTesteFlags[8]  ; clock        ; clock       ; 1.000        ; -0.060     ; 3.990      ;
; -3.054 ; regA[2]   ; regEntradaTesteFlags[12] ; clock        ; clock       ; 1.000        ; -0.055     ; 3.994      ;
; -3.053 ; regA[5]   ; regEntradaTesteFlags[12] ; clock        ; clock       ; 1.000        ; -0.055     ; 3.993      ;
; -3.052 ; regA[8]   ; regEntradaTesteFlags[12] ; clock        ; clock       ; 1.000        ; -0.056     ; 3.991      ;
; -3.045 ; regB[2]   ; regEntradaTesteFlags[9]  ; clock        ; clock       ; 1.000        ; -0.060     ; 3.980      ;
; -3.045 ; regA[3]   ; regEntradaTesteFlags[16] ; clock        ; clock       ; 1.000        ; -0.055     ; 3.985      ;
; -3.029 ; regA[0]   ; regEntradaTesteFlags[11] ; clock        ; clock       ; 1.000        ; -0.055     ; 3.969      ;
; -3.027 ; regA[1]   ; regEntradaTesteFlags[12] ; clock        ; clock       ; 1.000        ; -0.055     ; 3.967      ;
; -3.026 ; regB[3]   ; regEntradaTesteFlags[16] ; clock        ; clock       ; 1.000        ; -0.055     ; 3.966      ;
; -3.015 ; regB[1]   ; regEntradaTesteFlags[11] ; clock        ; clock       ; 1.000        ; -0.055     ; 3.955      ;
; -3.012 ; regB[0]   ; regEntradaTesteFlags[1]  ; clock        ; clock       ; 1.000        ; -0.060     ; 3.947      ;
; -3.011 ; regB[2]   ; regEntradaTesteFlags[12] ; clock        ; clock       ; 1.000        ; -0.055     ; 3.951      ;
; -3.010 ; regA[3]   ; regEntradaTesteFlags[11] ; clock        ; clock       ; 1.000        ; -0.055     ; 3.950      ;
; -3.007 ; regA[8]   ; regEntradaTesteFlags[11] ; clock        ; clock       ; 1.000        ; -0.056     ; 3.946      ;
; -3.006 ; regB[5]   ; regEntradaTesteFlags[13] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.922      ;
; -3.006 ; regA[4]   ; regEntradaTesteFlags[11] ; clock        ; clock       ; 1.000        ; -0.055     ; 3.946      ;
; -2.997 ; regA[7]   ; regEntradaTesteFlags[13] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.913      ;
; -2.997 ; regA[3]   ; regEntradaTesteFlags[12] ; clock        ; clock       ; 1.000        ; -0.055     ; 3.937      ;
; -2.993 ; regB[5]   ; regEntradaTesteFlags[15] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.909      ;
+--------+-----------+--------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.297 ; flagCarry~reg0           ; flagCarry~reg0           ; clock        ; clock       ; 0.000        ; 0.070      ; 0.511      ;
; 0.297 ; op[2]                    ; op[2]                    ; clock        ; clock       ; 0.000        ; 0.070      ; 0.511      ;
; 0.297 ; op[1]                    ; op[1]                    ; clock        ; clock       ; 0.000        ; 0.070      ; 0.511      ;
; 0.297 ; op[0]                    ; op[0]                    ; clock        ; clock       ; 0.000        ; 0.070      ; 0.511      ;
; 0.310 ; flagOverflow~reg0        ; flagOverflow~reg0        ; clock        ; clock       ; 0.000        ; 0.057      ; 0.511      ;
; 0.452 ; regEntradaTesteFlags[9]  ; resultado[9]~reg0        ; clock        ; clock       ; 0.000        ; 0.410      ; 1.006      ;
; 0.486 ; regEntradaTesteFlags[8]  ; resultado[8]~reg0        ; clock        ; clock       ; 0.000        ; 0.057      ; 0.687      ;
; 0.487 ; regEntradaTesteFlags[1]  ; resultado[1]~reg0        ; clock        ; clock       ; 0.000        ; 0.057      ; 0.688      ;
; 0.504 ; regEntradaTesteFlags[10] ; resultado[10]~reg0       ; clock        ; clock       ; 0.000        ; 0.406      ; 1.054      ;
; 0.583 ; regEntradaTesteFlags[5]  ; resultado[5]~reg0        ; clock        ; clock       ; 0.000        ; 0.407      ; 1.134      ;
; 0.604 ; regEntradaTesteFlags[0]  ; resultado[0]~reg0        ; clock        ; clock       ; 0.000        ; 0.095      ; 0.843      ;
; 0.605 ; regEntradaTesteFlags[6]  ; resultado[6]~reg0        ; clock        ; clock       ; 0.000        ; 0.408      ; 1.157      ;
; 0.609 ; regEntradaTesteFlags[11] ; resultado[11]~reg0       ; clock        ; clock       ; 0.000        ; 0.405      ; 1.158      ;
; 0.639 ; enum_op.op_a_or_b_1090   ; op[1]                    ; habilitaULA  ; clock       ; -0.500       ; 0.338      ; 0.661      ;
; 0.665 ; regEntradaTesteFlags[13] ; resultado[13]~reg0       ; clock        ; clock       ; 0.000        ; 0.429      ; 1.238      ;
; 0.670 ; regEntradaTesteFlags[12] ; resultado[12]~reg0       ; clock        ; clock       ; 0.000        ; 0.405      ; 1.219      ;
; 0.681 ; habilitaULA              ; regEntradaTesteFlags[4]  ; habilitaULA  ; clock       ; 0.000        ; 2.285      ; 3.150      ;
; 0.681 ; habilitaULA              ; regEntradaTesteFlags[5]  ; habilitaULA  ; clock       ; 0.000        ; 2.285      ; 3.150      ;
; 0.709 ; habilitaULA              ; op[0]                    ; habilitaULA  ; clock       ; 0.000        ; 2.610      ; 3.503      ;
; 0.709 ; habilitaULA              ; op[1]                    ; habilitaULA  ; clock       ; 0.000        ; 2.610      ; 3.503      ;
; 0.709 ; habilitaULA              ; op[2]                    ; habilitaULA  ; clock       ; 0.000        ; 2.610      ; 3.503      ;
; 0.709 ; habilitaULA              ; flagCarry~reg0           ; habilitaULA  ; clock       ; 0.000        ; 2.610      ; 3.503      ;
; 0.709 ; habilitaULA              ; regEntradaTesteFlags[0]  ; habilitaULA  ; clock       ; 0.000        ; 2.610      ; 3.503      ;
; 0.717 ; habilitaULA              ; resultado[0]~reg0        ; habilitaULA  ; clock       ; 0.000        ; 2.635      ; 3.536      ;
; 0.717 ; habilitaULA              ; resultado[2]~reg0        ; habilitaULA  ; clock       ; 0.000        ; 2.635      ; 3.536      ;
; 0.717 ; habilitaULA              ; resultado[3]~reg0        ; habilitaULA  ; clock       ; 0.000        ; 2.635      ; 3.536      ;
; 0.717 ; habilitaULA              ; resultado[4]~reg0        ; habilitaULA  ; clock       ; 0.000        ; 2.635      ; 3.536      ;
; 0.717 ; habilitaULA              ; resultado[5]~reg0        ; habilitaULA  ; clock       ; 0.000        ; 2.635      ; 3.536      ;
; 0.717 ; habilitaULA              ; resultado[6]~reg0        ; habilitaULA  ; clock       ; 0.000        ; 2.635      ; 3.536      ;
; 0.717 ; habilitaULA              ; resultado[7]~reg0        ; habilitaULA  ; clock       ; 0.000        ; 2.635      ; 3.536      ;
; 0.717 ; habilitaULA              ; resultado[9]~reg0        ; habilitaULA  ; clock       ; 0.000        ; 2.635      ; 3.536      ;
; 0.717 ; habilitaULA              ; resultado[10]~reg0       ; habilitaULA  ; clock       ; 0.000        ; 2.635      ; 3.536      ;
; 0.717 ; habilitaULA              ; resultado[11]~reg0       ; habilitaULA  ; clock       ; 0.000        ; 2.635      ; 3.536      ;
; 0.717 ; habilitaULA              ; resultado[12]~reg0       ; habilitaULA  ; clock       ; 0.000        ; 2.635      ; 3.536      ;
; 0.717 ; habilitaULA              ; resultado[13]~reg0       ; habilitaULA  ; clock       ; 0.000        ; 2.635      ; 3.536      ;
; 0.717 ; habilitaULA              ; resultado[14]~reg0       ; habilitaULA  ; clock       ; 0.000        ; 2.635      ; 3.536      ;
; 0.717 ; habilitaULA              ; resultado[15]~reg0       ; habilitaULA  ; clock       ; 0.000        ; 2.635      ; 3.536      ;
; 0.743 ; habilitaULA              ; regEntradaTesteFlags[3]  ; habilitaULA  ; clock       ; 0.000        ; 2.286      ; 3.213      ;
; 0.743 ; habilitaULA              ; regEntradaTesteFlags[7]  ; habilitaULA  ; clock       ; 0.000        ; 2.286      ; 3.213      ;
; 0.750 ; enum_op.op_addCarry_1084 ; regEntradaTesteFlags[0]  ; habilitaULA  ; clock       ; -0.500       ; 0.337      ; 0.771      ;
; 0.752 ; habilitaULA              ; regEntradaTesteFlags[10] ; habilitaULA  ; clock       ; 0.000        ; 2.286      ; 3.222      ;
; 0.792 ; regEntradaTesteFlags[4]  ; resultado[4]~reg0        ; clock        ; clock       ; 0.000        ; 0.407      ; 1.343      ;
; 0.803 ; regB[12]                 ; regEntradaTesteFlags[12] ; clock        ; clock       ; 0.000        ; 0.057      ; 1.004      ;
; 0.825 ; regA[7]                  ; regEntradaTesteFlags[7]  ; clock        ; clock       ; 0.000        ; 0.058      ; 1.027      ;
; 0.829 ; enum_op.op_a_xor_b_1066  ; op[0]                    ; habilitaULA  ; clock       ; -0.500       ; 0.335      ; 0.848      ;
; 0.834 ; enum_op.op_a_xor_b_1066  ; op[1]                    ; habilitaULA  ; clock       ; -0.500       ; 0.335      ; 0.853      ;
; 0.840 ; habilitaULA              ; regEntradaTesteFlags[16] ; habilitaULA  ; clock       ; 0.000        ; 2.287      ; 3.311      ;
; 0.869 ; habilitaULA              ; regB[8]                  ; habilitaULA  ; clock       ; 0.000        ; 2.287      ; 3.340      ;
; 0.869 ; habilitaULA              ; regA[9]                  ; habilitaULA  ; clock       ; 0.000        ; 2.287      ; 3.340      ;
; 0.869 ; habilitaULA              ; regB[10]                 ; habilitaULA  ; clock       ; 0.000        ; 2.287      ; 3.340      ;
; 0.869 ; habilitaULA              ; regA[11]                 ; habilitaULA  ; clock       ; 0.000        ; 2.287      ; 3.340      ;
; 0.869 ; habilitaULA              ; regB[12]                 ; habilitaULA  ; clock       ; 0.000        ; 2.287      ; 3.340      ;
; 0.869 ; habilitaULA              ; regA[13]                 ; habilitaULA  ; clock       ; 0.000        ; 2.287      ; 3.340      ;
; 0.869 ; habilitaULA              ; regB[15]                 ; habilitaULA  ; clock       ; 0.000        ; 2.287      ; 3.340      ;
; 0.869 ; habilitaULA              ; regA[15]                 ; habilitaULA  ; clock       ; 0.000        ; 2.287      ; 3.340      ;
; 0.892 ; habilitaULA              ; regA[8]                  ; habilitaULA  ; clock       ; 0.000        ; 2.286      ; 3.362      ;
; 0.892 ; habilitaULA              ; regB[9]                  ; habilitaULA  ; clock       ; 0.000        ; 2.286      ; 3.362      ;
; 0.892 ; habilitaULA              ; regA[10]                 ; habilitaULA  ; clock       ; 0.000        ; 2.286      ; 3.362      ;
; 0.892 ; habilitaULA              ; regB[11]                 ; habilitaULA  ; clock       ; 0.000        ; 2.286      ; 3.362      ;
; 0.892 ; habilitaULA              ; regA[12]                 ; habilitaULA  ; clock       ; 0.000        ; 2.286      ; 3.362      ;
; 0.892 ; habilitaULA              ; regB[13]                 ; habilitaULA  ; clock       ; 0.000        ; 2.286      ; 3.362      ;
; 0.892 ; habilitaULA              ; regA[14]                 ; habilitaULA  ; clock       ; 0.000        ; 2.286      ; 3.362      ;
; 0.892 ; habilitaULA              ; regB[14]                 ; habilitaULA  ; clock       ; 0.000        ; 2.286      ; 3.362      ;
; 0.892 ; habilitaULA              ; flagOverflow~reg0        ; habilitaULA  ; clock       ; 0.000        ; 2.286      ; 3.362      ;
; 0.903 ; habilitaULA              ; regA[0]                  ; habilitaULA  ; clock       ; 0.000        ; 2.285      ; 3.372      ;
; 0.903 ; habilitaULA              ; regB[1]                  ; habilitaULA  ; clock       ; 0.000        ; 2.285      ; 3.372      ;
; 0.903 ; habilitaULA              ; regA[2]                  ; habilitaULA  ; clock       ; 0.000        ; 2.285      ; 3.372      ;
; 0.903 ; habilitaULA              ; regB[3]                  ; habilitaULA  ; clock       ; 0.000        ; 2.285      ; 3.372      ;
; 0.903 ; habilitaULA              ; regA[4]                  ; habilitaULA  ; clock       ; 0.000        ; 2.285      ; 3.372      ;
; 0.903 ; habilitaULA              ; regB[5]                  ; habilitaULA  ; clock       ; 0.000        ; 2.285      ; 3.372      ;
; 0.903 ; habilitaULA              ; regA[6]                  ; habilitaULA  ; clock       ; 0.000        ; 2.285      ; 3.372      ;
; 0.903 ; habilitaULA              ; regB[7]                  ; habilitaULA  ; clock       ; 0.000        ; 2.285      ; 3.372      ;
; 0.907 ; habilitaULA              ; regB[0]                  ; habilitaULA  ; clock       ; 0.000        ; 2.285      ; 3.376      ;
; 0.907 ; habilitaULA              ; regA[1]                  ; habilitaULA  ; clock       ; 0.000        ; 2.285      ; 3.376      ;
; 0.907 ; habilitaULA              ; regB[2]                  ; habilitaULA  ; clock       ; 0.000        ; 2.285      ; 3.376      ;
; 0.907 ; habilitaULA              ; regA[3]                  ; habilitaULA  ; clock       ; 0.000        ; 2.285      ; 3.376      ;
; 0.907 ; habilitaULA              ; regB[4]                  ; habilitaULA  ; clock       ; 0.000        ; 2.285      ; 3.376      ;
; 0.907 ; habilitaULA              ; regA[5]                  ; habilitaULA  ; clock       ; 0.000        ; 2.285      ; 3.376      ;
; 0.907 ; habilitaULA              ; regB[6]                  ; habilitaULA  ; clock       ; 0.000        ; 2.285      ; 3.376      ;
; 0.907 ; habilitaULA              ; regA[7]                  ; habilitaULA  ; clock       ; 0.000        ; 2.285      ; 3.376      ;
; 0.908 ; regA[6]                  ; regEntradaTesteFlags[6]  ; clock        ; clock       ; 0.000        ; 0.056      ; 1.108      ;
; 0.910 ; regA[4]                  ; regEntradaTesteFlags[4]  ; clock        ; clock       ; 0.000        ; 0.057      ; 1.111      ;
; 0.910 ; habilitaULA              ; regEntradaTesteFlags[2]  ; habilitaULA  ; clock       ; 0.000        ; 2.284      ; 3.378      ;
; 0.910 ; habilitaULA              ; regEntradaTesteFlags[6]  ; habilitaULA  ; clock       ; 0.000        ; 2.284      ; 3.378      ;
; 0.910 ; habilitaULA              ; flagSinal~reg0           ; habilitaULA  ; clock       ; 0.000        ; 2.284      ; 3.378      ;
; 0.924 ; habilitaULA              ; regEntradaTesteFlags[11] ; habilitaULA  ; clock       ; 0.000        ; 2.287      ; 3.395      ;
; 0.924 ; habilitaULA              ; regEntradaTesteFlags[12] ; habilitaULA  ; clock       ; 0.000        ; 2.287      ; 3.395      ;
; 0.927 ; regA[10]                 ; regEntradaTesteFlags[10] ; clock        ; clock       ; 0.000        ; 0.057      ; 1.128      ;
; 0.929 ; habilitaULA              ; resultado[8]~reg0        ; habilitaULA  ; clock       ; 0.000        ; 2.282      ; 3.395      ;
; 0.929 ; enum_op.op_sub_1072      ; op[0]                    ; habilitaULA  ; clock       ; -0.500       ; 0.336      ; 0.949      ;
; 0.930 ; regEntradaTesteFlags[3]  ; resultado[3]~reg0        ; clock        ; clock       ; 0.000        ; 0.406      ; 1.480      ;
; 0.935 ; regB[5]                  ; regEntradaTesteFlags[5]  ; clock        ; clock       ; 0.000        ; 0.057      ; 1.136      ;
; 0.946 ; regA[11]                 ; regEntradaTesteFlags[11] ; clock        ; clock       ; 0.000        ; 0.057      ; 1.147      ;
; 0.969 ; habilitaULA              ; regEntradaTesteFlags[1]  ; habilitaULA  ; clock       ; 0.000        ; 2.282      ; 3.435      ;
; 0.969 ; habilitaULA              ; regEntradaTesteFlags[8]  ; habilitaULA  ; clock       ; 0.000        ; 2.282      ; 3.435      ;
; 0.969 ; habilitaULA              ; regEntradaTesteFlags[9]  ; habilitaULA  ; clock       ; 0.000        ; 2.282      ; 3.435      ;
; 0.973 ; habilitaULA              ; regEntradaTesteFlags[15] ; habilitaULA  ; clock       ; 0.000        ; 2.280      ; 3.437      ;
; 0.973 ; habilitaULA              ; regEntradaTesteFlags[13] ; habilitaULA  ; clock       ; 0.000        ; 2.280      ; 3.437      ;
; 0.973 ; habilitaULA              ; regEntradaTesteFlags[14] ; habilitaULA  ; clock       ; 0.000        ; 2.280      ; 3.437      ;
; 0.976 ; regB[15]                 ; flagOverflow~reg0        ; clock        ; clock       ; 0.000        ; 0.056      ; 1.176      ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock'                                                        ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                   ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clock ; Rise       ; clock                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; flagCarry~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; flagOverflow~reg0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; flagSinal~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; op[0]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; op[1]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; op[2]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regA[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regA[10]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regA[11]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regA[12]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regA[13]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regA[14]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regA[15]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regA[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regA[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regA[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regA[4]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regA[5]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regA[6]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regA[7]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regA[8]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regA[9]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regB[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regB[10]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regB[11]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regB[12]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regB[13]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regB[14]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regB[15]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regB[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regB[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regB[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regB[4]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regB[5]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regB[6]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regB[7]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regB[8]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regB[9]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regEntradaTesteFlags[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regEntradaTesteFlags[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regEntradaTesteFlags[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regEntradaTesteFlags[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regEntradaTesteFlags[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regEntradaTesteFlags[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regEntradaTesteFlags[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regEntradaTesteFlags[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regEntradaTesteFlags[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regEntradaTesteFlags[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regEntradaTesteFlags[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regEntradaTesteFlags[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regEntradaTesteFlags[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regEntradaTesteFlags[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regEntradaTesteFlags[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regEntradaTesteFlags[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regEntradaTesteFlags[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; resultado[0]~reg0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; resultado[10]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; resultado[11]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; resultado[12]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; resultado[13]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; resultado[14]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; resultado[15]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; resultado[1]~reg0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; resultado[2]~reg0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; resultado[3]~reg0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; resultado[4]~reg0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; resultado[5]~reg0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; resultado[6]~reg0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; resultado[7]~reg0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; resultado[8]~reg0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; resultado[9]~reg0        ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; flagCarry~reg0           ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; op[0]                    ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; op[1]                    ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; op[2]                    ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regEntradaTesteFlags[0]  ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; resultado[0]~reg0        ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; resultado[10]~reg0       ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; resultado[11]~reg0       ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; resultado[12]~reg0       ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; resultado[13]~reg0       ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; resultado[14]~reg0       ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; resultado[15]~reg0       ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; resultado[2]~reg0        ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; resultado[3]~reg0        ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; resultado[4]~reg0        ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; resultado[5]~reg0        ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; resultado[6]~reg0        ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; resultado[7]~reg0        ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; resultado[9]~reg0        ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; flagOverflow~reg0        ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; flagSinal~reg0           ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regA[0]                  ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regA[10]                 ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regA[12]                 ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regA[14]                 ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regA[1]                  ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regA[2]                  ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regA[3]                  ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'habilitaULA'                                                                  ;
+--------+--------------+----------------+------------------+-------------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-------------+------------+-----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; habilitaULA ; Rise       ; habilitaULA                       ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; habilitaULA ; Rise       ; habilitaULA~input|o               ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; habilitaULA ; Rise       ; habilitaULA~inputclkctrl|inclk[0] ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; habilitaULA ; Rise       ; habilitaULA~inputclkctrl|outclk   ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; habilitaULA ; Rise       ; enum_op.op_a_comp_b_1054|datad    ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; habilitaULA ; Rise       ; enum_op.op_a_or_b_1090|datad      ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; habilitaULA ; Rise       ; enum_op.op_a_xor_b_1066|datad     ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; habilitaULA ; Rise       ; enum_op.op_addCarry_1084|datad    ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; habilitaULA ; Rise       ; enum_op.op_subCarry_1078|datad    ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; habilitaULA ; Rise       ; enum_op.op_sub_1072|datad         ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; habilitaULA ; Rise       ; enum_op.op_add_1096|datad         ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; habilitaULA ; Rise       ; enum_op.op_nop_1060|datad         ;
; 0.400  ; 0.400        ; 0.000          ; High Pulse Width ; habilitaULA ; Fall       ; enum_op.op_a_comp_b_1054          ;
; 0.400  ; 0.400        ; 0.000          ; High Pulse Width ; habilitaULA ; Fall       ; enum_op.op_a_or_b_1090            ;
; 0.400  ; 0.400        ; 0.000          ; High Pulse Width ; habilitaULA ; Fall       ; enum_op.op_a_xor_b_1066           ;
; 0.400  ; 0.400        ; 0.000          ; High Pulse Width ; habilitaULA ; Fall       ; enum_op.op_addCarry_1084          ;
; 0.400  ; 0.400        ; 0.000          ; High Pulse Width ; habilitaULA ; Fall       ; enum_op.op_subCarry_1078          ;
; 0.400  ; 0.400        ; 0.000          ; High Pulse Width ; habilitaULA ; Fall       ; enum_op.op_sub_1072               ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; habilitaULA ; Fall       ; enum_op.op_add_1096               ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; habilitaULA ; Fall       ; enum_op.op_nop_1060               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; habilitaULA ; Rise       ; habilitaULA~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; habilitaULA ; Rise       ; habilitaULA~input|i               ;
; 0.594  ; 0.594        ; 0.000          ; Low Pulse Width  ; habilitaULA ; Fall       ; enum_op.op_add_1096               ;
; 0.594  ; 0.594        ; 0.000          ; Low Pulse Width  ; habilitaULA ; Fall       ; enum_op.op_nop_1060               ;
; 0.596  ; 0.596        ; 0.000          ; Low Pulse Width  ; habilitaULA ; Fall       ; enum_op.op_a_or_b_1090            ;
; 0.596  ; 0.596        ; 0.000          ; Low Pulse Width  ; habilitaULA ; Fall       ; enum_op.op_addCarry_1084          ;
; 0.596  ; 0.596        ; 0.000          ; Low Pulse Width  ; habilitaULA ; Fall       ; enum_op.op_subCarry_1078          ;
; 0.597  ; 0.597        ; 0.000          ; Low Pulse Width  ; habilitaULA ; Fall       ; enum_op.op_a_comp_b_1054          ;
; 0.597  ; 0.597        ; 0.000          ; Low Pulse Width  ; habilitaULA ; Fall       ; enum_op.op_a_xor_b_1066           ;
; 0.597  ; 0.597        ; 0.000          ; Low Pulse Width  ; habilitaULA ; Fall       ; enum_op.op_sub_1072               ;
; 0.618  ; 0.618        ; 0.000          ; High Pulse Width ; habilitaULA ; Rise       ; enum_op.op_add_1096|datad         ;
; 0.618  ; 0.618        ; 0.000          ; High Pulse Width ; habilitaULA ; Rise       ; enum_op.op_nop_1060|datad         ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; habilitaULA ; Rise       ; enum_op.op_a_or_b_1090|datad      ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; habilitaULA ; Rise       ; enum_op.op_addCarry_1084|datad    ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; habilitaULA ; Rise       ; enum_op.op_subCarry_1078|datad    ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; habilitaULA ; Rise       ; enum_op.op_a_comp_b_1054|datad    ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; habilitaULA ; Rise       ; enum_op.op_a_xor_b_1066|datad     ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; habilitaULA ; Rise       ; enum_op.op_sub_1072|datad         ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; habilitaULA ; Rise       ; habilitaULA~inputclkctrl|inclk[0] ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; habilitaULA ; Rise       ; habilitaULA~inputclkctrl|outclk   ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; habilitaULA ; Rise       ; habilitaULA~input|o               ;
+--------+--------------+----------------+------------------+-------------+------------+-----------------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+---------------+-------------+--------+-------+------------+-----------------+
; Data Port     ; Clock Port  ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+-------------+--------+-------+------------+-----------------+
; carryIn       ; clock       ; 4.394  ; 4.928 ; Rise       ; clock           ;
; entradaA[*]   ; clock       ; 2.899  ; 3.313 ; Rise       ; clock           ;
;  entradaA[0]  ; clock       ; 1.973  ; 2.356 ; Rise       ; clock           ;
;  entradaA[1]  ; clock       ; 1.899  ; 2.277 ; Rise       ; clock           ;
;  entradaA[2]  ; clock       ; 1.822  ; 2.233 ; Rise       ; clock           ;
;  entradaA[3]  ; clock       ; 1.914  ; 2.334 ; Rise       ; clock           ;
;  entradaA[4]  ; clock       ; 1.800  ; 2.213 ; Rise       ; clock           ;
;  entradaA[5]  ; clock       ; -0.025 ; 0.116 ; Rise       ; clock           ;
;  entradaA[6]  ; clock       ; 2.217  ; 2.586 ; Rise       ; clock           ;
;  entradaA[7]  ; clock       ; -0.073 ; 0.079 ; Rise       ; clock           ;
;  entradaA[8]  ; clock       ; 2.070  ; 2.493 ; Rise       ; clock           ;
;  entradaA[9]  ; clock       ; 1.722  ; 2.093 ; Rise       ; clock           ;
;  entradaA[10] ; clock       ; 2.008  ; 2.416 ; Rise       ; clock           ;
;  entradaA[11] ; clock       ; 1.865  ; 2.239 ; Rise       ; clock           ;
;  entradaA[12] ; clock       ; 1.726  ; 2.124 ; Rise       ; clock           ;
;  entradaA[13] ; clock       ; 1.946  ; 2.313 ; Rise       ; clock           ;
;  entradaA[14] ; clock       ; 1.887  ; 2.264 ; Rise       ; clock           ;
;  entradaA[15] ; clock       ; 2.899  ; 3.313 ; Rise       ; clock           ;
; entradaB[*]   ; clock       ; 2.888  ; 3.278 ; Rise       ; clock           ;
;  entradaB[0]  ; clock       ; 1.941  ; 2.328 ; Rise       ; clock           ;
;  entradaB[1]  ; clock       ; 1.911  ; 2.292 ; Rise       ; clock           ;
;  entradaB[2]  ; clock       ; 1.950  ; 2.326 ; Rise       ; clock           ;
;  entradaB[3]  ; clock       ; 1.614  ; 1.982 ; Rise       ; clock           ;
;  entradaB[4]  ; clock       ; 2.080  ; 2.456 ; Rise       ; clock           ;
;  entradaB[5]  ; clock       ; 1.744  ; 2.119 ; Rise       ; clock           ;
;  entradaB[6]  ; clock       ; -0.021 ; 0.127 ; Rise       ; clock           ;
;  entradaB[7]  ; clock       ; 0.192  ; 0.338 ; Rise       ; clock           ;
;  entradaB[8]  ; clock       ; 1.677  ; 2.032 ; Rise       ; clock           ;
;  entradaB[9]  ; clock       ; 1.860  ; 2.278 ; Rise       ; clock           ;
;  entradaB[10] ; clock       ; 1.752  ; 2.165 ; Rise       ; clock           ;
;  entradaB[11] ; clock       ; 1.566  ; 1.971 ; Rise       ; clock           ;
;  entradaB[12] ; clock       ; 1.784  ; 2.182 ; Rise       ; clock           ;
;  entradaB[13] ; clock       ; 1.789  ; 2.177 ; Rise       ; clock           ;
;  entradaB[14] ; clock       ; 2.014  ; 2.363 ; Rise       ; clock           ;
;  entradaB[15] ; clock       ; 2.888  ; 3.278 ; Rise       ; clock           ;
; habilitaULA   ; clock       ; 1.389  ; 1.439 ; Rise       ; clock           ;
; seletor[*]    ; habilitaULA ; 4.202  ; 4.569 ; Fall       ; habilitaULA     ;
;  seletor[0]   ; habilitaULA ; 3.799  ; 4.218 ; Fall       ; habilitaULA     ;
;  seletor[1]   ; habilitaULA ; 4.202  ; 4.569 ; Fall       ; habilitaULA     ;
;  seletor[2]   ; habilitaULA ; 4.165  ; 4.557 ; Fall       ; habilitaULA     ;
+---------------+-------------+--------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+---------------+-------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+-------------+--------+--------+------------+-----------------+
; carryIn       ; clock       ; -2.312 ; -2.645 ; Rise       ; clock           ;
; entradaA[*]   ; clock       ; 0.355  ; 0.203  ; Rise       ; clock           ;
;  entradaA[0]  ; clock       ; -1.603 ; -1.976 ; Rise       ; clock           ;
;  entradaA[1]  ; clock       ; -1.533 ; -1.902 ; Rise       ; clock           ;
;  entradaA[2]  ; clock       ; -1.458 ; -1.858 ; Rise       ; clock           ;
;  entradaA[3]  ; clock       ; -1.547 ; -1.955 ; Rise       ; clock           ;
;  entradaA[4]  ; clock       ; -1.437 ; -1.839 ; Rise       ; clock           ;
;  entradaA[5]  ; clock       ; 0.308  ; 0.167  ; Rise       ; clock           ;
;  entradaA[6]  ; clock       ; -1.838 ; -2.198 ; Rise       ; clock           ;
;  entradaA[7]  ; clock       ; 0.355  ; 0.203  ; Rise       ; clock           ;
;  entradaA[8]  ; clock       ; -1.695 ; -2.107 ; Rise       ; clock           ;
;  entradaA[9]  ; clock       ; -1.361 ; -1.723 ; Rise       ; clock           ;
;  entradaA[10] ; clock       ; -1.636 ; -2.033 ; Rise       ; clock           ;
;  entradaA[11] ; clock       ; -1.501 ; -1.865 ; Rise       ; clock           ;
;  entradaA[12] ; clock       ; -1.365 ; -1.752 ; Rise       ; clock           ;
;  entradaA[13] ; clock       ; -1.578 ; -1.935 ; Rise       ; clock           ;
;  entradaA[14] ; clock       ; -1.521 ; -1.888 ; Rise       ; clock           ;
;  entradaA[15] ; clock       ; -1.623 ; -2.011 ; Rise       ; clock           ;
; entradaB[*]   ; clock       ; 0.305  ; 0.157  ; Rise       ; clock           ;
;  entradaB[0]  ; clock       ; -1.574 ; -1.951 ; Rise       ; clock           ;
;  entradaB[1]  ; clock       ; -1.544 ; -1.915 ; Rise       ; clock           ;
;  entradaB[2]  ; clock       ; -1.580 ; -1.946 ; Rise       ; clock           ;
;  entradaB[3]  ; clock       ; -1.259 ; -1.618 ; Rise       ; clock           ;
;  entradaB[4]  ; clock       ; -1.706 ; -2.072 ; Rise       ; clock           ;
;  entradaB[5]  ; clock       ; -1.382 ; -1.748 ; Rise       ; clock           ;
;  entradaB[6]  ; clock       ; 0.305  ; 0.157  ; Rise       ; clock           ;
;  entradaB[7]  ; clock       ; 0.100  ; -0.046 ; Rise       ; clock           ;
;  entradaB[8]  ; clock       ; -1.318 ; -1.664 ; Rise       ; clock           ;
;  entradaB[9]  ; clock       ; -1.495 ; -1.901 ; Rise       ; clock           ;
;  entradaB[10] ; clock       ; -1.390 ; -1.791 ; Rise       ; clock           ;
;  entradaB[11] ; clock       ; -1.212 ; -1.606 ; Rise       ; clock           ;
;  entradaB[12] ; clock       ; -1.421 ; -1.809 ; Rise       ; clock           ;
;  entradaB[13] ; clock       ; -1.426 ; -1.804 ; Rise       ; clock           ;
;  entradaB[14] ; clock       ; -1.643 ; -1.983 ; Rise       ; clock           ;
;  entradaB[15] ; clock       ; -1.455 ; -1.851 ; Rise       ; clock           ;
; habilitaULA   ; clock       ; -0.721 ; -0.784 ; Rise       ; clock           ;
; seletor[*]    ; habilitaULA ; -1.813 ; -2.229 ; Fall       ; habilitaULA     ;
;  seletor[0]   ; habilitaULA ; -1.813 ; -2.229 ; Fall       ; habilitaULA     ;
;  seletor[1]   ; habilitaULA ; -2.043 ; -2.407 ; Fall       ; habilitaULA     ;
;  seletor[2]   ; habilitaULA ; -2.089 ; -2.497 ; Fall       ; habilitaULA     ;
+---------------+-------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; flagAuxiliar   ; clock      ; 10.624 ; 10.442 ; Rise       ; clock           ;
; flagCarry      ; clock      ; 6.484  ; 6.388  ; Rise       ; clock           ;
; flagOverflow   ; clock      ; 6.519  ; 6.416  ; Rise       ; clock           ;
; flagParidade   ; clock      ; 8.911  ; 9.039  ; Rise       ; clock           ;
; flagSinal      ; clock      ; 6.522  ; 6.414  ; Rise       ; clock           ;
; flagZero       ; clock      ; 9.748  ; 9.876  ; Rise       ; clock           ;
; resultado[*]   ; clock      ; 7.349  ; 7.364  ; Rise       ; clock           ;
;  resultado[0]  ; clock      ; 6.873  ; 6.783  ; Rise       ; clock           ;
;  resultado[1]  ; clock      ; 6.299  ; 6.221  ; Rise       ; clock           ;
;  resultado[2]  ; clock      ; 6.924  ; 6.820  ; Rise       ; clock           ;
;  resultado[3]  ; clock      ; 6.486  ; 6.416  ; Rise       ; clock           ;
;  resultado[4]  ; clock      ; 6.858  ; 6.756  ; Rise       ; clock           ;
;  resultado[5]  ; clock      ; 7.106  ; 6.996  ; Rise       ; clock           ;
;  resultado[6]  ; clock      ; 7.349  ; 7.364  ; Rise       ; clock           ;
;  resultado[7]  ; clock      ; 6.761  ; 6.687  ; Rise       ; clock           ;
;  resultado[8]  ; clock      ; 6.714  ; 6.664  ; Rise       ; clock           ;
;  resultado[9]  ; clock      ; 6.938  ; 6.856  ; Rise       ; clock           ;
;  resultado[10] ; clock      ; 7.308  ; 7.297  ; Rise       ; clock           ;
;  resultado[11] ; clock      ; 6.430  ; 6.334  ; Rise       ; clock           ;
;  resultado[12] ; clock      ; 6.962  ; 6.856  ; Rise       ; clock           ;
;  resultado[13] ; clock      ; 7.052  ; 6.997  ; Rise       ; clock           ;
;  resultado[14] ; clock      ; 6.739  ; 6.654  ; Rise       ; clock           ;
;  resultado[15] ; clock      ; 6.784  ; 6.695  ; Rise       ; clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; flagAuxiliar   ; clock      ; 7.306 ; 7.187 ; Rise       ; clock           ;
; flagCarry      ; clock      ; 6.268 ; 6.172 ; Rise       ; clock           ;
; flagOverflow   ; clock      ; 6.300 ; 6.197 ; Rise       ; clock           ;
; flagParidade   ; clock      ; 6.970 ; 7.107 ; Rise       ; clock           ;
; flagSinal      ; clock      ; 6.303 ; 6.196 ; Rise       ; clock           ;
; flagZero       ; clock      ; 7.246 ; 7.347 ; Rise       ; clock           ;
; resultado[*]   ; clock      ; 6.089 ; 6.010 ; Rise       ; clock           ;
;  resultado[0]  ; clock      ; 6.641 ; 6.550 ; Rise       ; clock           ;
;  resultado[1]  ; clock      ; 6.089 ; 6.010 ; Rise       ; clock           ;
;  resultado[2]  ; clock      ; 6.691 ; 6.587 ; Rise       ; clock           ;
;  resultado[3]  ; clock      ; 6.270 ; 6.198 ; Rise       ; clock           ;
;  resultado[4]  ; clock      ; 6.627 ; 6.525 ; Rise       ; clock           ;
;  resultado[5]  ; clock      ; 6.864 ; 6.754 ; Rise       ; clock           ;
;  resultado[6]  ; clock      ; 7.121 ; 7.135 ; Rise       ; clock           ;
;  resultado[7]  ; clock      ; 6.533 ; 6.458 ; Rise       ; clock           ;
;  resultado[8]  ; clock      ; 6.486 ; 6.434 ; Rise       ; clock           ;
;  resultado[9]  ; clock      ; 6.703 ; 6.620 ; Rise       ; clock           ;
;  resultado[10] ; clock      ; 7.082 ; 7.070 ; Rise       ; clock           ;
;  resultado[11] ; clock      ; 6.215 ; 6.120 ; Rise       ; clock           ;
;  resultado[12] ; clock      ; 6.727 ; 6.622 ; Rise       ; clock           ;
;  resultado[13] ; clock      ; 6.807 ; 6.751 ; Rise       ; clock           ;
;  resultado[14] ; clock      ; 6.512 ; 6.427 ; Rise       ; clock           ;
;  resultado[15] ; clock      ; 6.556 ; 6.466 ; Rise       ; clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+-------------+--------------+--------+--------+--------+--------+
; Input Port  ; Output Port  ; RR     ; RF     ; FR     ; FF     ;
+-------------+--------------+--------+--------+--------+--------+
; carryIn     ; flagAuxiliar ; 11.030 ;        ;        ; 11.235 ;
; entradaA[0] ; flagAuxiliar ; 10.665 ; 10.477 ; 11.042 ; 10.917 ;
; entradaA[1] ; flagAuxiliar ; 10.352 ; 10.203 ; 10.717 ; 10.597 ;
; entradaA[2] ; flagAuxiliar ; 9.066  ; 8.992  ; 9.493  ; 9.361  ;
; entradaA[3] ; flagAuxiliar ; 7.699  ; 7.577  ; 8.104  ; 8.012  ;
; entradaB[0] ; flagAuxiliar ; 10.893 ;        ;        ; 11.137 ;
; entradaB[1] ; flagAuxiliar ; 10.195 ;        ;        ; 10.454 ;
; entradaB[2] ; flagAuxiliar ; 9.081  ;        ;        ; 9.364  ;
; entradaB[3] ; flagAuxiliar ; 7.495  ;        ;        ; 7.776  ;
+-------------+--------------+--------+--------+--------+--------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+-------------+--------------+--------+--------+--------+--------+
; Input Port  ; Output Port  ; RR     ; RF     ; FR     ; FF     ;
+-------------+--------------+--------+--------+--------+--------+
; carryIn     ; flagAuxiliar ; 10.590 ;        ;        ; 10.765 ;
; entradaA[0] ; flagAuxiliar ; 10.234 ; 10.020 ; 10.589 ; 10.418 ;
; entradaA[1] ; flagAuxiliar ; 9.939  ; 9.766  ; 10.297 ; 10.152 ;
; entradaA[2] ; flagAuxiliar ; 8.672  ; 8.559  ; 9.093  ; 8.936  ;
; entradaA[3] ; flagAuxiliar ; 7.437  ; 7.316  ; 7.832  ; 7.739  ;
; entradaB[0] ; flagAuxiliar ; 10.418 ;        ;        ; 10.601 ;
; entradaB[1] ; flagAuxiliar ; 9.743  ;        ;        ; 9.945  ;
; entradaB[2] ; flagAuxiliar ; 8.717  ;        ;        ; 8.964  ;
; entradaB[3] ; flagAuxiliar ; 7.194  ;        ;        ; 7.444  ;
+-------------+--------------+--------+--------+--------+--------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; flagAuxiliar ; clock      ; 7.136 ; 7.000 ; Rise       ; clock           ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; flagAuxiliar ; clock      ; 6.635 ; 6.499 ; Rise       ; clock           ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; flagAuxiliar ; clock      ; 6.908     ; 7.044     ; Rise       ; clock           ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; flagAuxiliar ; clock      ; 6.402     ; 6.538     ; Rise       ; clock           ;
+--------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -1.750 ; -64.393           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.178 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------+--------+---------------------------+
; Clock       ; Slack  ; End Point TNS             ;
+-------------+--------+---------------------------+
; clock       ; -3.000 ; -76.447                   ;
; habilitaULA ; -3.000 ; -3.000                    ;
+-------------+--------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                 ;
+--------+-----------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------+--------------+-------------+--------------+------------+------------+
; -1.750 ; regA[0]   ; regEntradaTesteFlags[15] ; clock        ; clock       ; 1.000        ; -0.052     ; 2.685      ;
; -1.747 ; regB[0]   ; regEntradaTesteFlags[15] ; clock        ; clock       ; 1.000        ; -0.052     ; 2.682      ;
; -1.746 ; regA[0]   ; regEntradaTesteFlags[14] ; clock        ; clock       ; 1.000        ; -0.052     ; 2.681      ;
; -1.743 ; regA[5]   ; regEntradaTesteFlags[13] ; clock        ; clock       ; 1.000        ; -0.052     ; 2.678      ;
; -1.743 ; regB[0]   ; regEntradaTesteFlags[14] ; clock        ; clock       ; 1.000        ; -0.052     ; 2.678      ;
; -1.738 ; regA[1]   ; regEntradaTesteFlags[13] ; clock        ; clock       ; 1.000        ; -0.052     ; 2.673      ;
; -1.727 ; regB[0]   ; regEntradaTesteFlags[13] ; clock        ; clock       ; 1.000        ; -0.052     ; 2.662      ;
; -1.717 ; regA[4]   ; regEntradaTesteFlags[15] ; clock        ; clock       ; 1.000        ; -0.052     ; 2.652      ;
; -1.713 ; regA[4]   ; regEntradaTesteFlags[14] ; clock        ; clock       ; 1.000        ; -0.052     ; 2.648      ;
; -1.708 ; regB[1]   ; regEntradaTesteFlags[15] ; clock        ; clock       ; 1.000        ; -0.052     ; 2.643      ;
; -1.704 ; regB[1]   ; regEntradaTesteFlags[14] ; clock        ; clock       ; 1.000        ; -0.052     ; 2.639      ;
; -1.685 ; regA[0]   ; regEntradaTesteFlags[9]  ; clock        ; clock       ; 1.000        ; -0.041     ; 2.631      ;
; -1.682 ; regA[0]   ; regEntradaTesteFlags[10] ; clock        ; clock       ; 1.000        ; -0.037     ; 2.632      ;
; -1.682 ; regB[0]   ; regEntradaTesteFlags[9]  ; clock        ; clock       ; 1.000        ; -0.041     ; 2.628      ;
; -1.679 ; regB[2]   ; regEntradaTesteFlags[15] ; clock        ; clock       ; 1.000        ; -0.052     ; 2.614      ;
; -1.679 ; regB[0]   ; regEntradaTesteFlags[10] ; clock        ; clock       ; 1.000        ; -0.037     ; 2.629      ;
; -1.678 ; regA[0]   ; regEntradaTesteFlags[16] ; clock        ; clock       ; 1.000        ; -0.036     ; 2.629      ;
; -1.677 ; regA[3]   ; regEntradaTesteFlags[15] ; clock        ; clock       ; 1.000        ; -0.052     ; 2.612      ;
; -1.675 ; regA[5]   ; regEntradaTesteFlags[15] ; clock        ; clock       ; 1.000        ; -0.052     ; 2.610      ;
; -1.675 ; regA[2]   ; regEntradaTesteFlags[15] ; clock        ; clock       ; 1.000        ; -0.052     ; 2.610      ;
; -1.675 ; regB[2]   ; regEntradaTesteFlags[14] ; clock        ; clock       ; 1.000        ; -0.052     ; 2.610      ;
; -1.675 ; regB[0]   ; regEntradaTesteFlags[16] ; clock        ; clock       ; 1.000        ; -0.036     ; 2.626      ;
; -1.673 ; regA[1]   ; regEntradaTesteFlags[15] ; clock        ; clock       ; 1.000        ; -0.052     ; 2.608      ;
; -1.673 ; regA[3]   ; regEntradaTesteFlags[14] ; clock        ; clock       ; 1.000        ; -0.052     ; 2.608      ;
; -1.672 ; regA[0]   ; regEntradaTesteFlags[8]  ; clock        ; clock       ; 1.000        ; -0.041     ; 2.618      ;
; -1.671 ; regA[2]   ; regEntradaTesteFlags[14] ; clock        ; clock       ; 1.000        ; -0.052     ; 2.606      ;
; -1.669 ; regA[0]   ; regEntradaTesteFlags[13] ; clock        ; clock       ; 1.000        ; -0.052     ; 2.604      ;
; -1.669 ; regA[1]   ; regEntradaTesteFlags[14] ; clock        ; clock       ; 1.000        ; -0.052     ; 2.604      ;
; -1.669 ; regB[0]   ; regEntradaTesteFlags[8]  ; clock        ; clock       ; 1.000        ; -0.041     ; 2.615      ;
; -1.663 ; regB[1]   ; regEntradaTesteFlags[13] ; clock        ; clock       ; 1.000        ; -0.052     ; 2.598      ;
; -1.658 ; regA[3]   ; regEntradaTesteFlags[13] ; clock        ; clock       ; 1.000        ; -0.052     ; 2.593      ;
; -1.657 ; regA[8]   ; regEntradaTesteFlags[13] ; clock        ; clock       ; 1.000        ; -0.053     ; 2.591      ;
; -1.653 ; regB[3]   ; regEntradaTesteFlags[15] ; clock        ; clock       ; 1.000        ; -0.052     ; 2.588      ;
; -1.652 ; regA[4]   ; regEntradaTesteFlags[9]  ; clock        ; clock       ; 1.000        ; -0.041     ; 2.598      ;
; -1.649 ; regB[3]   ; regEntradaTesteFlags[14] ; clock        ; clock       ; 1.000        ; -0.052     ; 2.584      ;
; -1.649 ; regA[4]   ; regEntradaTesteFlags[10] ; clock        ; clock       ; 1.000        ; -0.037     ; 2.599      ;
; -1.645 ; regA[4]   ; regEntradaTesteFlags[16] ; clock        ; clock       ; 1.000        ; -0.036     ; 2.596      ;
; -1.643 ; regB[1]   ; regEntradaTesteFlags[9]  ; clock        ; clock       ; 1.000        ; -0.041     ; 2.589      ;
; -1.640 ; regB[1]   ; regEntradaTesteFlags[10] ; clock        ; clock       ; 1.000        ; -0.037     ; 2.590      ;
; -1.639 ; regA[4]   ; regEntradaTesteFlags[8]  ; clock        ; clock       ; 1.000        ; -0.041     ; 2.585      ;
; -1.637 ; regB[2]   ; regEntradaTesteFlags[13] ; clock        ; clock       ; 1.000        ; -0.052     ; 2.572      ;
; -1.636 ; regB[1]   ; regEntradaTesteFlags[16] ; clock        ; clock       ; 1.000        ; -0.036     ; 2.587      ;
; -1.636 ; regA[4]   ; regEntradaTesteFlags[13] ; clock        ; clock       ; 1.000        ; -0.052     ; 2.571      ;
; -1.632 ; regA[0]   ; regEntradaTesteFlags[12] ; clock        ; clock       ; 1.000        ; -0.036     ; 2.583      ;
; -1.630 ; regB[1]   ; regEntradaTesteFlags[8]  ; clock        ; clock       ; 1.000        ; -0.041     ; 2.576      ;
; -1.629 ; regB[0]   ; regEntradaTesteFlags[12] ; clock        ; clock       ; 1.000        ; -0.036     ; 2.580      ;
; -1.627 ; regA[5]   ; regEntradaTesteFlags[14] ; clock        ; clock       ; 1.000        ; -0.052     ; 2.562      ;
; -1.625 ; regA[5]   ; regEntradaTesteFlags[16] ; clock        ; clock       ; 1.000        ; -0.036     ; 2.576      ;
; -1.616 ; regA[0]   ; regEntradaTesteFlags[1]  ; clock        ; clock       ; 1.000        ; -0.041     ; 2.562      ;
; -1.614 ; regB[2]   ; regEntradaTesteFlags[9]  ; clock        ; clock       ; 1.000        ; -0.041     ; 2.560      ;
; -1.612 ; regA[3]   ; regEntradaTesteFlags[9]  ; clock        ; clock       ; 1.000        ; -0.041     ; 2.558      ;
; -1.611 ; regB[2]   ; regEntradaTesteFlags[10] ; clock        ; clock       ; 1.000        ; -0.037     ; 2.561      ;
; -1.610 ; regA[2]   ; regEntradaTesteFlags[9]  ; clock        ; clock       ; 1.000        ; -0.041     ; 2.556      ;
; -1.610 ; regA[1]   ; regEntradaTesteFlags[16] ; clock        ; clock       ; 1.000        ; -0.036     ; 2.561      ;
; -1.609 ; regA[3]   ; regEntradaTesteFlags[10] ; clock        ; clock       ; 1.000        ; -0.037     ; 2.559      ;
; -1.608 ; regA[1]   ; regEntradaTesteFlags[9]  ; clock        ; clock       ; 1.000        ; -0.041     ; 2.554      ;
; -1.607 ; regA[2]   ; regEntradaTesteFlags[10] ; clock        ; clock       ; 1.000        ; -0.037     ; 2.557      ;
; -1.607 ; regB[2]   ; regEntradaTesteFlags[16] ; clock        ; clock       ; 1.000        ; -0.036     ; 2.558      ;
; -1.605 ; regA[1]   ; regEntradaTesteFlags[10] ; clock        ; clock       ; 1.000        ; -0.037     ; 2.555      ;
; -1.605 ; regA[3]   ; regEntradaTesteFlags[16] ; clock        ; clock       ; 1.000        ; -0.036     ; 2.556      ;
; -1.603 ; regB[4]   ; regEntradaTesteFlags[15] ; clock        ; clock       ; 1.000        ; -0.052     ; 2.538      ;
; -1.603 ; regA[2]   ; regEntradaTesteFlags[16] ; clock        ; clock       ; 1.000        ; -0.036     ; 2.554      ;
; -1.601 ; regB[2]   ; regEntradaTesteFlags[8]  ; clock        ; clock       ; 1.000        ; -0.041     ; 2.547      ;
; -1.599 ; regB[4]   ; regEntradaTesteFlags[14] ; clock        ; clock       ; 1.000        ; -0.052     ; 2.534      ;
; -1.599 ; regA[3]   ; regEntradaTesteFlags[8]  ; clock        ; clock       ; 1.000        ; -0.041     ; 2.545      ;
; -1.599 ; regA[4]   ; regEntradaTesteFlags[12] ; clock        ; clock       ; 1.000        ; -0.036     ; 2.550      ;
; -1.597 ; regA[2]   ; regEntradaTesteFlags[8]  ; clock        ; clock       ; 1.000        ; -0.041     ; 2.543      ;
; -1.595 ; regB[3]   ; regEntradaTesteFlags[13] ; clock        ; clock       ; 1.000        ; -0.052     ; 2.530      ;
; -1.595 ; regA[1]   ; regEntradaTesteFlags[8]  ; clock        ; clock       ; 1.000        ; -0.041     ; 2.541      ;
; -1.594 ; regA[2]   ; regEntradaTesteFlags[13] ; clock        ; clock       ; 1.000        ; -0.052     ; 2.529      ;
; -1.593 ; regA[9]   ; regEntradaTesteFlags[13] ; clock        ; clock       ; 1.000        ; -0.053     ; 2.527      ;
; -1.590 ; regB[1]   ; regEntradaTesteFlags[12] ; clock        ; clock       ; 1.000        ; -0.036     ; 2.541      ;
; -1.589 ; regA[8]   ; regEntradaTesteFlags[15] ; clock        ; clock       ; 1.000        ; -0.053     ; 2.523      ;
; -1.588 ; regB[3]   ; regEntradaTesteFlags[9]  ; clock        ; clock       ; 1.000        ; -0.041     ; 2.534      ;
; -1.585 ; regB[3]   ; regEntradaTesteFlags[10] ; clock        ; clock       ; 1.000        ; -0.037     ; 2.535      ;
; -1.583 ; regA[5]   ; regEntradaTesteFlags[11] ; clock        ; clock       ; 1.000        ; -0.036     ; 2.534      ;
; -1.582 ; regB[4]   ; regEntradaTesteFlags[13] ; clock        ; clock       ; 1.000        ; -0.052     ; 2.517      ;
; -1.581 ; regB[3]   ; regEntradaTesteFlags[16] ; clock        ; clock       ; 1.000        ; -0.036     ; 2.532      ;
; -1.578 ; regA[1]   ; regEntradaTesteFlags[11] ; clock        ; clock       ; 1.000        ; -0.036     ; 2.529      ;
; -1.576 ; regA[5]   ; regEntradaTesteFlags[12] ; clock        ; clock       ; 1.000        ; -0.036     ; 2.527      ;
; -1.575 ; regB[3]   ; regEntradaTesteFlags[8]  ; clock        ; clock       ; 1.000        ; -0.041     ; 2.521      ;
; -1.567 ; regB[0]   ; regEntradaTesteFlags[11] ; clock        ; clock       ; 1.000        ; -0.036     ; 2.518      ;
; -1.562 ; regA[1]   ; regEntradaTesteFlags[12] ; clock        ; clock       ; 1.000        ; -0.036     ; 2.513      ;
; -1.561 ; regB[2]   ; regEntradaTesteFlags[12] ; clock        ; clock       ; 1.000        ; -0.036     ; 2.512      ;
; -1.559 ; regA[3]   ; regEntradaTesteFlags[12] ; clock        ; clock       ; 1.000        ; -0.036     ; 2.510      ;
; -1.557 ; regA[2]   ; regEntradaTesteFlags[12] ; clock        ; clock       ; 1.000        ; -0.036     ; 2.508      ;
; -1.549 ; regA[8]   ; regEntradaTesteFlags[14] ; clock        ; clock       ; 1.000        ; -0.053     ; 2.483      ;
; -1.547 ; regA[8]   ; regEntradaTesteFlags[16] ; clock        ; clock       ; 1.000        ; -0.037     ; 2.497      ;
; -1.540 ; regB[0]   ; regEntradaTesteFlags[1]  ; clock        ; clock       ; 1.000        ; -0.041     ; 2.486      ;
; -1.540 ; regA[0]   ; regEntradaTesteFlags[11] ; clock        ; clock       ; 1.000        ; -0.036     ; 2.491      ;
; -1.538 ; regB[4]   ; regEntradaTesteFlags[9]  ; clock        ; clock       ; 1.000        ; -0.041     ; 2.484      ;
; -1.535 ; regB[4]   ; regEntradaTesteFlags[10] ; clock        ; clock       ; 1.000        ; -0.037     ; 2.485      ;
; -1.535 ; regB[3]   ; regEntradaTesteFlags[12] ; clock        ; clock       ; 1.000        ; -0.036     ; 2.486      ;
; -1.532 ; regA[9]   ; regEntradaTesteFlags[15] ; clock        ; clock       ; 1.000        ; -0.053     ; 2.466      ;
; -1.531 ; regB[4]   ; regEntradaTesteFlags[16] ; clock        ; clock       ; 1.000        ; -0.036     ; 2.482      ;
; -1.525 ; regB[4]   ; regEntradaTesteFlags[8]  ; clock        ; clock       ; 1.000        ; -0.041     ; 2.471      ;
; -1.525 ; regA[5]   ; regEntradaTesteFlags[8]  ; clock        ; clock       ; 1.000        ; -0.041     ; 2.471      ;
; -1.522 ; regB[5]   ; regEntradaTesteFlags[13] ; clock        ; clock       ; 1.000        ; -0.052     ; 2.457      ;
; -1.514 ; regA[7]   ; regEntradaTesteFlags[13] ; clock        ; clock       ; 1.000        ; -0.052     ; 2.449      ;
; -1.510 ; regB[6]   ; regEntradaTesteFlags[13] ; clock        ; clock       ; 1.000        ; -0.052     ; 2.445      ;
+--------+-----------+--------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; flagCarry~reg0           ; flagCarry~reg0           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; op[2]                    ; op[2]                    ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; op[1]                    ; op[1]                    ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; op[0]                    ; op[0]                    ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.185 ; flagOverflow~reg0        ; flagOverflow~reg0        ; clock        ; clock       ; 0.000        ; 0.038      ; 0.307      ;
; 0.247 ; regEntradaTesteFlags[9]  ; resultado[9]~reg0        ; clock        ; clock       ; 0.000        ; 0.244      ; 0.575      ;
; 0.270 ; regEntradaTesteFlags[1]  ; resultado[1]~reg0        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.391      ;
; 0.279 ; regEntradaTesteFlags[8]  ; resultado[8]~reg0        ; clock        ; clock       ; 0.000        ; 0.038      ; 0.401      ;
; 0.292 ; regEntradaTesteFlags[10] ; resultado[10]~reg0       ; clock        ; clock       ; 0.000        ; 0.240      ; 0.616      ;
; 0.341 ; regEntradaTesteFlags[0]  ; resultado[0]~reg0        ; clock        ; clock       ; 0.000        ; 0.056      ; 0.481      ;
; 0.347 ; regEntradaTesteFlags[5]  ; resultado[5]~reg0        ; clock        ; clock       ; 0.000        ; 0.241      ; 0.672      ;
; 0.356 ; regEntradaTesteFlags[6]  ; resultado[6]~reg0        ; clock        ; clock       ; 0.000        ; 0.241      ; 0.681      ;
; 0.364 ; habilitaULA              ; regEntradaTesteFlags[4]  ; habilitaULA  ; clock       ; 0.000        ; 1.474      ; 1.962      ;
; 0.364 ; habilitaULA              ; regEntradaTesteFlags[5]  ; habilitaULA  ; clock       ; 0.000        ; 1.474      ; 1.962      ;
; 0.371 ; regEntradaTesteFlags[11] ; resultado[11]~reg0       ; clock        ; clock       ; 0.000        ; 0.239      ; 0.694      ;
; 0.386 ; regEntradaTesteFlags[12] ; resultado[12]~reg0       ; clock        ; clock       ; 0.000        ; 0.239      ; 0.709      ;
; 0.397 ; regEntradaTesteFlags[13] ; resultado[13]~reg0       ; clock        ; clock       ; 0.000        ; 0.255      ; 0.736      ;
; 0.401 ; habilitaULA              ; regEntradaTesteFlags[3]  ; habilitaULA  ; clock       ; 0.000        ; 1.475      ; 2.000      ;
; 0.401 ; habilitaULA              ; regEntradaTesteFlags[7]  ; habilitaULA  ; clock       ; 0.000        ; 1.475      ; 2.000      ;
; 0.414 ; habilitaULA              ; regEntradaTesteFlags[10] ; habilitaULA  ; clock       ; 0.000        ; 1.474      ; 2.012      ;
; 0.414 ; habilitaULA              ; resultado[0]~reg0        ; habilitaULA  ; clock       ; 0.000        ; 1.677      ; 2.215      ;
; 0.414 ; habilitaULA              ; resultado[2]~reg0        ; habilitaULA  ; clock       ; 0.000        ; 1.677      ; 2.215      ;
; 0.414 ; habilitaULA              ; resultado[3]~reg0        ; habilitaULA  ; clock       ; 0.000        ; 1.677      ; 2.215      ;
; 0.414 ; habilitaULA              ; resultado[4]~reg0        ; habilitaULA  ; clock       ; 0.000        ; 1.677      ; 2.215      ;
; 0.414 ; habilitaULA              ; resultado[5]~reg0        ; habilitaULA  ; clock       ; 0.000        ; 1.677      ; 2.215      ;
; 0.414 ; habilitaULA              ; resultado[6]~reg0        ; habilitaULA  ; clock       ; 0.000        ; 1.677      ; 2.215      ;
; 0.414 ; habilitaULA              ; resultado[7]~reg0        ; habilitaULA  ; clock       ; 0.000        ; 1.677      ; 2.215      ;
; 0.414 ; habilitaULA              ; resultado[9]~reg0        ; habilitaULA  ; clock       ; 0.000        ; 1.677      ; 2.215      ;
; 0.414 ; habilitaULA              ; resultado[10]~reg0       ; habilitaULA  ; clock       ; 0.000        ; 1.677      ; 2.215      ;
; 0.414 ; habilitaULA              ; resultado[11]~reg0       ; habilitaULA  ; clock       ; 0.000        ; 1.677      ; 2.215      ;
; 0.414 ; habilitaULA              ; resultado[12]~reg0       ; habilitaULA  ; clock       ; 0.000        ; 1.677      ; 2.215      ;
; 0.414 ; habilitaULA              ; resultado[13]~reg0       ; habilitaULA  ; clock       ; 0.000        ; 1.677      ; 2.215      ;
; 0.414 ; habilitaULA              ; resultado[14]~reg0       ; habilitaULA  ; clock       ; 0.000        ; 1.677      ; 2.215      ;
; 0.414 ; habilitaULA              ; resultado[15]~reg0       ; habilitaULA  ; clock       ; 0.000        ; 1.677      ; 2.215      ;
; 0.461 ; regEntradaTesteFlags[4]  ; resultado[4]~reg0        ; clock        ; clock       ; 0.000        ; 0.241      ; 0.786      ;
; 0.467 ; regB[12]                 ; regEntradaTesteFlags[12] ; clock        ; clock       ; 0.000        ; 0.038      ; 0.589      ;
; 0.475 ; regA[7]                  ; regEntradaTesteFlags[7]  ; clock        ; clock       ; 0.000        ; 0.038      ; 0.597      ;
; 0.495 ; habilitaULA              ; regEntradaTesteFlags[2]  ; habilitaULA  ; clock       ; 0.000        ; 1.473      ; 2.092      ;
; 0.495 ; habilitaULA              ; regEntradaTesteFlags[6]  ; habilitaULA  ; clock       ; 0.000        ; 1.473      ; 2.092      ;
; 0.495 ; habilitaULA              ; flagSinal~reg0           ; habilitaULA  ; clock       ; 0.000        ; 1.473      ; 2.092      ;
; 0.500 ; habilitaULA              ; op[0]                    ; habilitaULA  ; clock       ; 0.000        ; 1.666      ; 2.290      ;
; 0.500 ; habilitaULA              ; op[1]                    ; habilitaULA  ; clock       ; 0.000        ; 1.666      ; 2.290      ;
; 0.500 ; habilitaULA              ; op[2]                    ; habilitaULA  ; clock       ; 0.000        ; 1.666      ; 2.290      ;
; 0.500 ; habilitaULA              ; flagCarry~reg0           ; habilitaULA  ; clock       ; 0.000        ; 1.666      ; 2.290      ;
; 0.500 ; habilitaULA              ; regEntradaTesteFlags[0]  ; habilitaULA  ; clock       ; 0.000        ; 1.666      ; 2.290      ;
; 0.517 ; habilitaULA              ; regEntradaTesteFlags[11] ; habilitaULA  ; clock       ; 0.000        ; 1.476      ; 2.117      ;
; 0.517 ; habilitaULA              ; regEntradaTesteFlags[12] ; habilitaULA  ; clock       ; 0.000        ; 1.476      ; 2.117      ;
; 0.534 ; regA[4]                  ; regEntradaTesteFlags[4]  ; clock        ; clock       ; 0.000        ; 0.038      ; 0.656      ;
; 0.536 ; regA[6]                  ; regEntradaTesteFlags[6]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.657      ;
; 0.539 ; habilitaULA              ; resultado[8]~reg0        ; habilitaULA  ; clock       ; 0.000        ; 1.471      ; 2.134      ;
; 0.541 ; regA[10]                 ; regEntradaTesteFlags[10] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.662      ;
; 0.546 ; habilitaULA              ; regEntradaTesteFlags[15] ; habilitaULA  ; clock       ; 0.000        ; 1.473      ; 2.143      ;
; 0.546 ; habilitaULA              ; regEntradaTesteFlags[13] ; habilitaULA  ; clock       ; 0.000        ; 1.473      ; 2.143      ;
; 0.546 ; habilitaULA              ; regEntradaTesteFlags[14] ; habilitaULA  ; clock       ; 0.000        ; 1.473      ; 2.143      ;
; 0.549 ; regA[11]                 ; regEntradaTesteFlags[11] ; clock        ; clock       ; 0.000        ; 0.038      ; 0.671      ;
; 0.550 ; regEntradaTesteFlags[3]  ; resultado[3]~reg0        ; clock        ; clock       ; 0.000        ; 0.240      ; 0.874      ;
; 0.555 ; habilitaULA              ; regEntradaTesteFlags[1]  ; habilitaULA  ; clock       ; 0.000        ; 1.471      ; 2.150      ;
; 0.555 ; habilitaULA              ; regEntradaTesteFlags[8]  ; habilitaULA  ; clock       ; 0.000        ; 1.471      ; 2.150      ;
; 0.555 ; habilitaULA              ; regEntradaTesteFlags[9]  ; habilitaULA  ; clock       ; 0.000        ; 1.471      ; 2.150      ;
; 0.560 ; regB[5]                  ; regEntradaTesteFlags[5]  ; clock        ; clock       ; 0.000        ; 0.038      ; 0.682      ;
; 0.567 ; regB[15]                 ; flagOverflow~reg0        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.688      ;
; 0.574 ; habilitaULA              ; regEntradaTesteFlags[16] ; habilitaULA  ; clock       ; 0.000        ; 1.476      ; 2.174      ;
; 0.590 ; habilitaULA              ; regB[8]                  ; habilitaULA  ; clock       ; 0.000        ; 1.475      ; 2.189      ;
; 0.590 ; habilitaULA              ; regA[9]                  ; habilitaULA  ; clock       ; 0.000        ; 1.475      ; 2.189      ;
; 0.590 ; habilitaULA              ; regB[10]                 ; habilitaULA  ; clock       ; 0.000        ; 1.475      ; 2.189      ;
; 0.590 ; habilitaULA              ; regA[11]                 ; habilitaULA  ; clock       ; 0.000        ; 1.475      ; 2.189      ;
; 0.590 ; habilitaULA              ; regB[12]                 ; habilitaULA  ; clock       ; 0.000        ; 1.475      ; 2.189      ;
; 0.590 ; habilitaULA              ; regA[13]                 ; habilitaULA  ; clock       ; 0.000        ; 1.475      ; 2.189      ;
; 0.590 ; habilitaULA              ; regB[15]                 ; habilitaULA  ; clock       ; 0.000        ; 1.475      ; 2.189      ;
; 0.590 ; habilitaULA              ; regA[15]                 ; habilitaULA  ; clock       ; 0.000        ; 1.475      ; 2.189      ;
; 0.597 ; habilitaULA              ; regB[0]                  ; habilitaULA  ; clock       ; 0.000        ; 1.474      ; 2.195      ;
; 0.597 ; habilitaULA              ; regA[1]                  ; habilitaULA  ; clock       ; 0.000        ; 1.474      ; 2.195      ;
; 0.597 ; habilitaULA              ; regB[2]                  ; habilitaULA  ; clock       ; 0.000        ; 1.474      ; 2.195      ;
; 0.597 ; habilitaULA              ; regA[3]                  ; habilitaULA  ; clock       ; 0.000        ; 1.474      ; 2.195      ;
; 0.597 ; habilitaULA              ; regB[4]                  ; habilitaULA  ; clock       ; 0.000        ; 1.474      ; 2.195      ;
; 0.597 ; habilitaULA              ; regA[5]                  ; habilitaULA  ; clock       ; 0.000        ; 1.474      ; 2.195      ;
; 0.597 ; habilitaULA              ; regB[6]                  ; habilitaULA  ; clock       ; 0.000        ; 1.474      ; 2.195      ;
; 0.597 ; habilitaULA              ; regA[7]                  ; habilitaULA  ; clock       ; 0.000        ; 1.474      ; 2.195      ;
; 0.603 ; habilitaULA              ; regA[8]                  ; habilitaULA  ; clock       ; 0.000        ; 1.475      ; 2.202      ;
; 0.603 ; habilitaULA              ; regB[9]                  ; habilitaULA  ; clock       ; 0.000        ; 1.475      ; 2.202      ;
; 0.603 ; habilitaULA              ; regA[10]                 ; habilitaULA  ; clock       ; 0.000        ; 1.475      ; 2.202      ;
; 0.603 ; habilitaULA              ; regB[11]                 ; habilitaULA  ; clock       ; 0.000        ; 1.475      ; 2.202      ;
; 0.603 ; habilitaULA              ; regA[12]                 ; habilitaULA  ; clock       ; 0.000        ; 1.475      ; 2.202      ;
; 0.603 ; habilitaULA              ; regB[13]                 ; habilitaULA  ; clock       ; 0.000        ; 1.475      ; 2.202      ;
; 0.603 ; habilitaULA              ; regA[14]                 ; habilitaULA  ; clock       ; 0.000        ; 1.475      ; 2.202      ;
; 0.603 ; habilitaULA              ; regB[14]                 ; habilitaULA  ; clock       ; 0.000        ; 1.475      ; 2.202      ;
; 0.603 ; habilitaULA              ; flagOverflow~reg0        ; habilitaULA  ; clock       ; 0.000        ; 1.475      ; 2.202      ;
; 0.605 ; regEntradaTesteFlags[2]  ; resultado[2]~reg0        ; clock        ; clock       ; 0.000        ; 0.241      ; 0.930      ;
; 0.610 ; habilitaULA              ; regA[0]                  ; habilitaULA  ; clock       ; 0.000        ; 1.474      ; 2.208      ;
; 0.610 ; habilitaULA              ; regB[1]                  ; habilitaULA  ; clock       ; 0.000        ; 1.474      ; 2.208      ;
; 0.610 ; habilitaULA              ; regA[2]                  ; habilitaULA  ; clock       ; 0.000        ; 1.474      ; 2.208      ;
; 0.610 ; habilitaULA              ; regB[3]                  ; habilitaULA  ; clock       ; 0.000        ; 1.474      ; 2.208      ;
; 0.610 ; habilitaULA              ; regA[4]                  ; habilitaULA  ; clock       ; 0.000        ; 1.474      ; 2.208      ;
; 0.610 ; habilitaULA              ; regB[5]                  ; habilitaULA  ; clock       ; 0.000        ; 1.474      ; 2.208      ;
; 0.610 ; habilitaULA              ; regA[6]                  ; habilitaULA  ; clock       ; 0.000        ; 1.474      ; 2.208      ;
; 0.610 ; habilitaULA              ; regB[7]                  ; habilitaULA  ; clock       ; 0.000        ; 1.474      ; 2.208      ;
; 0.611 ; regEntradaTesteFlags[0]  ; regEntradaTesteFlags[0]  ; clock        ; clock       ; 0.000        ; 0.045      ; 0.740      ;
; 0.634 ; habilitaULA              ; resultado[1]~reg0        ; habilitaULA  ; clock       ; 0.000        ; 1.470      ; 2.228      ;
; 0.650 ; regA[13]                 ; regEntradaTesteFlags[13] ; clock        ; clock       ; 0.000        ; 0.048      ; 0.782      ;
; 0.655 ; regEntradaTesteFlags[7]  ; resultado[7]~reg0        ; clock        ; clock       ; 0.000        ; 0.240      ; 0.979      ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock'                                                        ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                   ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clock ; Rise       ; clock                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; flagCarry~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; flagOverflow~reg0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; flagSinal~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; op[0]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; op[1]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; op[2]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regA[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regA[10]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regA[11]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regA[12]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regA[13]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regA[14]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regA[15]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regA[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regA[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regA[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regA[4]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regA[5]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regA[6]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regA[7]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regA[8]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regA[9]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regB[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regB[10]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regB[11]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regB[12]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regB[13]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regB[14]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regB[15]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regB[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regB[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regB[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regB[4]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regB[5]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regB[6]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regB[7]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regB[8]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regB[9]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regEntradaTesteFlags[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regEntradaTesteFlags[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regEntradaTesteFlags[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regEntradaTesteFlags[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regEntradaTesteFlags[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regEntradaTesteFlags[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regEntradaTesteFlags[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regEntradaTesteFlags[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regEntradaTesteFlags[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regEntradaTesteFlags[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regEntradaTesteFlags[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regEntradaTesteFlags[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regEntradaTesteFlags[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regEntradaTesteFlags[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regEntradaTesteFlags[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regEntradaTesteFlags[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; regEntradaTesteFlags[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; resultado[0]~reg0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; resultado[10]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; resultado[11]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; resultado[12]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; resultado[13]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; resultado[14]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; resultado[15]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; resultado[1]~reg0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; resultado[2]~reg0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; resultado[3]~reg0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; resultado[4]~reg0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; resultado[5]~reg0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; resultado[6]~reg0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; resultado[7]~reg0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; resultado[8]~reg0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; resultado[9]~reg0        ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; flagCarry~reg0           ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; op[0]                    ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; op[1]                    ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; op[2]                    ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regEntradaTesteFlags[0]  ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; resultado[0]~reg0        ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; resultado[10]~reg0       ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; resultado[11]~reg0       ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; resultado[12]~reg0       ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; resultado[13]~reg0       ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; resultado[14]~reg0       ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; resultado[15]~reg0       ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; resultado[2]~reg0        ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; resultado[3]~reg0        ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; resultado[4]~reg0        ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; resultado[5]~reg0        ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; resultado[6]~reg0        ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; resultado[7]~reg0        ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; resultado[9]~reg0        ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regA[11]                 ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regA[13]                 ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regA[15]                 ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regA[9]                  ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regB[10]                 ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regB[12]                 ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regB[15]                 ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regB[8]                  ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; regEntradaTesteFlags[10] ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'habilitaULA'                                                                  ;
+--------+--------------+----------------+------------------+-------------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-------------+------------+-----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; habilitaULA ; Rise       ; habilitaULA                       ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; habilitaULA ; Rise       ; habilitaULA~input|o               ;
; 0.130  ; 0.130        ; 0.000          ; Low Pulse Width  ; habilitaULA ; Rise       ; enum_op.op_a_comp_b_1054|datad    ;
; 0.130  ; 0.130        ; 0.000          ; Low Pulse Width  ; habilitaULA ; Rise       ; enum_op.op_a_or_b_1090|datad      ;
; 0.130  ; 0.130        ; 0.000          ; Low Pulse Width  ; habilitaULA ; Rise       ; enum_op.op_a_xor_b_1066|datad     ;
; 0.130  ; 0.130        ; 0.000          ; Low Pulse Width  ; habilitaULA ; Rise       ; enum_op.op_addCarry_1084|datad    ;
; 0.130  ; 0.130        ; 0.000          ; Low Pulse Width  ; habilitaULA ; Rise       ; enum_op.op_subCarry_1078|datad    ;
; 0.130  ; 0.130        ; 0.000          ; Low Pulse Width  ; habilitaULA ; Rise       ; enum_op.op_sub_1072|datad         ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; habilitaULA ; Rise       ; enum_op.op_add_1096|datad         ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; habilitaULA ; Rise       ; enum_op.op_nop_1060|datad         ;
; 0.134  ; 0.134        ; 0.000          ; High Pulse Width ; habilitaULA ; Fall       ; enum_op.op_a_xor_b_1066           ;
; 0.134  ; 0.134        ; 0.000          ; High Pulse Width ; habilitaULA ; Fall       ; enum_op.op_sub_1072               ;
; 0.135  ; 0.135        ; 0.000          ; High Pulse Width ; habilitaULA ; Fall       ; enum_op.op_a_comp_b_1054          ;
; 0.135  ; 0.135        ; 0.000          ; High Pulse Width ; habilitaULA ; Fall       ; enum_op.op_a_or_b_1090            ;
; 0.135  ; 0.135        ; 0.000          ; High Pulse Width ; habilitaULA ; Fall       ; enum_op.op_addCarry_1084          ;
; 0.135  ; 0.135        ; 0.000          ; High Pulse Width ; habilitaULA ; Fall       ; enum_op.op_subCarry_1078          ;
; 0.137  ; 0.137        ; 0.000          ; High Pulse Width ; habilitaULA ; Fall       ; enum_op.op_nop_1060               ;
; 0.138  ; 0.138        ; 0.000          ; High Pulse Width ; habilitaULA ; Fall       ; enum_op.op_add_1096               ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; habilitaULA ; Rise       ; habilitaULA~inputclkctrl|inclk[0] ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; habilitaULA ; Rise       ; habilitaULA~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; habilitaULA ; Rise       ; habilitaULA~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; habilitaULA ; Rise       ; habilitaULA~input|i               ;
; 0.861  ; 0.861        ; 0.000          ; Low Pulse Width  ; habilitaULA ; Fall       ; enum_op.op_nop_1060               ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; habilitaULA ; Rise       ; habilitaULA~inputclkctrl|inclk[0] ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; habilitaULA ; Rise       ; habilitaULA~inputclkctrl|outclk   ;
; 0.862  ; 0.862        ; 0.000          ; Low Pulse Width  ; habilitaULA ; Fall       ; enum_op.op_add_1096               ;
; 0.865  ; 0.865        ; 0.000          ; Low Pulse Width  ; habilitaULA ; Fall       ; enum_op.op_a_comp_b_1054          ;
; 0.865  ; 0.865        ; 0.000          ; Low Pulse Width  ; habilitaULA ; Fall       ; enum_op.op_a_or_b_1090            ;
; 0.865  ; 0.865        ; 0.000          ; Low Pulse Width  ; habilitaULA ; Fall       ; enum_op.op_a_xor_b_1066           ;
; 0.865  ; 0.865        ; 0.000          ; Low Pulse Width  ; habilitaULA ; Fall       ; enum_op.op_addCarry_1084          ;
; 0.865  ; 0.865        ; 0.000          ; Low Pulse Width  ; habilitaULA ; Fall       ; enum_op.op_subCarry_1078          ;
; 0.865  ; 0.865        ; 0.000          ; Low Pulse Width  ; habilitaULA ; Fall       ; enum_op.op_sub_1072               ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; habilitaULA ; Rise       ; enum_op.op_add_1096|datad         ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; habilitaULA ; Rise       ; enum_op.op_nop_1060|datad         ;
; 0.869  ; 0.869        ; 0.000          ; High Pulse Width ; habilitaULA ; Rise       ; enum_op.op_a_comp_b_1054|datad    ;
; 0.869  ; 0.869        ; 0.000          ; High Pulse Width ; habilitaULA ; Rise       ; enum_op.op_a_or_b_1090|datad      ;
; 0.869  ; 0.869        ; 0.000          ; High Pulse Width ; habilitaULA ; Rise       ; enum_op.op_addCarry_1084|datad    ;
; 0.869  ; 0.869        ; 0.000          ; High Pulse Width ; habilitaULA ; Rise       ; enum_op.op_subCarry_1078|datad    ;
; 0.870  ; 0.870        ; 0.000          ; High Pulse Width ; habilitaULA ; Rise       ; enum_op.op_a_xor_b_1066|datad     ;
; 0.870  ; 0.870        ; 0.000          ; High Pulse Width ; habilitaULA ; Rise       ; enum_op.op_sub_1072|datad         ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; habilitaULA ; Rise       ; habilitaULA~input|o               ;
+--------+--------------+----------------+------------------+-------------+------------+-----------------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+---------------+-------------+--------+-------+------------+-----------------+
; Data Port     ; Clock Port  ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+-------------+--------+-------+------------+-----------------+
; carryIn       ; clock       ; 2.850  ; 3.608 ; Rise       ; clock           ;
; entradaA[*]   ; clock       ; 1.855  ; 2.511 ; Rise       ; clock           ;
;  entradaA[0]  ; clock       ; 1.248  ; 1.886 ; Rise       ; clock           ;
;  entradaA[1]  ; clock       ; 1.204  ; 1.836 ; Rise       ; clock           ;
;  entradaA[2]  ; clock       ; 1.163  ; 1.802 ; Rise       ; clock           ;
;  entradaA[3]  ; clock       ; 1.248  ; 1.889 ; Rise       ; clock           ;
;  entradaA[4]  ; clock       ; 1.165  ; 1.795 ; Rise       ; clock           ;
;  entradaA[5]  ; clock       ; -0.037 ; 0.248 ; Rise       ; clock           ;
;  entradaA[6]  ; clock       ; 1.407  ; 2.057 ; Rise       ; clock           ;
;  entradaA[7]  ; clock       ; -0.069 ; 0.221 ; Rise       ; clock           ;
;  entradaA[8]  ; clock       ; 1.336  ; 1.999 ; Rise       ; clock           ;
;  entradaA[9]  ; clock       ; 1.097  ; 1.710 ; Rise       ; clock           ;
;  entradaA[10] ; clock       ; 1.281  ; 1.936 ; Rise       ; clock           ;
;  entradaA[11] ; clock       ; 1.192  ; 1.811 ; Rise       ; clock           ;
;  entradaA[12] ; clock       ; 1.105  ; 1.725 ; Rise       ; clock           ;
;  entradaA[13] ; clock       ; 1.246  ; 1.870 ; Rise       ; clock           ;
;  entradaA[14] ; clock       ; 1.207  ; 1.825 ; Rise       ; clock           ;
;  entradaA[15] ; clock       ; 1.855  ; 2.511 ; Rise       ; clock           ;
; entradaB[*]   ; clock       ; 1.865  ; 2.488 ; Rise       ; clock           ;
;  entradaB[0]  ; clock       ; 1.239  ; 1.867 ; Rise       ; clock           ;
;  entradaB[1]  ; clock       ; 1.209  ; 1.839 ; Rise       ; clock           ;
;  entradaB[2]  ; clock       ; 1.237  ; 1.861 ; Rise       ; clock           ;
;  entradaB[3]  ; clock       ; 1.017  ; 1.622 ; Rise       ; clock           ;
;  entradaB[4]  ; clock       ; 1.313  ; 1.954 ; Rise       ; clock           ;
;  entradaB[5]  ; clock       ; 1.116  ; 1.723 ; Rise       ; clock           ;
;  entradaB[6]  ; clock       ; -0.013 ; 0.272 ; Rise       ; clock           ;
;  entradaB[7]  ; clock       ; 0.119  ; 0.384 ; Rise       ; clock           ;
;  entradaB[8]  ; clock       ; 1.071  ; 1.664 ; Rise       ; clock           ;
;  entradaB[9]  ; clock       ; 1.212  ; 1.853 ; Rise       ; clock           ;
;  entradaB[10] ; clock       ; 1.122  ; 1.754 ; Rise       ; clock           ;
;  entradaB[11] ; clock       ; 1.020  ; 1.639 ; Rise       ; clock           ;
;  entradaB[12] ; clock       ; 1.156  ; 1.777 ; Rise       ; clock           ;
;  entradaB[13] ; clock       ; 1.148  ; 1.773 ; Rise       ; clock           ;
;  entradaB[14] ; clock       ; 1.263  ; 1.885 ; Rise       ; clock           ;
;  entradaB[15] ; clock       ; 1.865  ; 2.488 ; Rise       ; clock           ;
; habilitaULA   ; clock       ; 0.838  ; 1.082 ; Rise       ; clock           ;
; seletor[*]    ; habilitaULA ; 2.338  ; 3.080 ; Fall       ; habilitaULA     ;
;  seletor[0]   ; habilitaULA ; 2.121  ; 2.851 ; Fall       ; habilitaULA     ;
;  seletor[1]   ; habilitaULA ; 2.338  ; 3.080 ; Fall       ; habilitaULA     ;
;  seletor[2]   ; habilitaULA ; 2.325  ; 3.077 ; Fall       ; habilitaULA     ;
+---------------+-------------+--------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+---------------+-------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+-------------+--------+--------+------------+-----------------+
; carryIn       ; clock       ; -1.453 ; -2.088 ; Rise       ; clock           ;
; entradaA[*]   ; clock       ; 0.249  ; -0.046 ; Rise       ; clock           ;
;  entradaA[0]  ; clock       ; -1.009 ; -1.637 ; Rise       ; clock           ;
;  entradaA[1]  ; clock       ; -0.969 ; -1.591 ; Rise       ; clock           ;
;  entradaA[2]  ; clock       ; -0.929 ; -1.558 ; Rise       ; clock           ;
;  entradaA[3]  ; clock       ; -1.012 ; -1.642 ; Rise       ; clock           ;
;  entradaA[4]  ; clock       ; -0.930 ; -1.551 ; Rise       ; clock           ;
;  entradaA[5]  ; clock       ; 0.218  ; -0.071 ; Rise       ; clock           ;
;  entradaA[6]  ; clock       ; -1.164 ; -1.804 ; Rise       ; clock           ;
;  entradaA[7]  ; clock       ; 0.249  ; -0.046 ; Rise       ; clock           ;
;  entradaA[8]  ; clock       ; -1.094 ; -1.746 ; Rise       ; clock           ;
;  entradaA[9]  ; clock       ; -0.865 ; -1.470 ; Rise       ; clock           ;
;  entradaA[10] ; clock       ; -1.041 ; -1.685 ; Rise       ; clock           ;
;  entradaA[11] ; clock       ; -0.958 ; -1.567 ; Rise       ; clock           ;
;  entradaA[12] ; clock       ; -0.872 ; -1.483 ; Rise       ; clock           ;
;  entradaA[13] ; clock       ; -1.010 ; -1.625 ; Rise       ; clock           ;
;  entradaA[14] ; clock       ; -0.971 ; -1.578 ; Rise       ; clock           ;
;  entradaA[15] ; clock       ; -1.032 ; -1.667 ; Rise       ; clock           ;
; entradaB[*]   ; clock       ; 0.195  ; -0.094 ; Rise       ; clock           ;
;  entradaB[0]  ; clock       ; -1.004 ; -1.622 ; Rise       ; clock           ;
;  entradaB[1]  ; clock       ; -0.973 ; -1.592 ; Rise       ; clock           ;
;  entradaB[2]  ; clock       ; -0.999 ; -1.614 ; Rise       ; clock           ;
;  entradaB[3]  ; clock       ; -0.789 ; -1.384 ; Rise       ; clock           ;
;  entradaB[4]  ; clock       ; -1.073 ; -1.703 ; Rise       ; clock           ;
;  entradaB[5]  ; clock       ; -0.883 ; -1.481 ; Rise       ; clock           ;
;  entradaB[6]  ; clock       ; 0.195  ; -0.094 ; Rise       ; clock           ;
;  entradaB[7]  ; clock       ; 0.068  ; -0.201 ; Rise       ; clock           ;
;  entradaB[8]  ; clock       ; -0.841 ; -1.425 ; Rise       ; clock           ;
;  entradaB[9]  ; clock       ; -0.976 ; -1.607 ; Rise       ; clock           ;
;  entradaB[10] ; clock       ; -0.889 ; -1.512 ; Rise       ; clock           ;
;  entradaB[11] ; clock       ; -0.791 ; -1.400 ; Rise       ; clock           ;
;  entradaB[12] ; clock       ; -0.923 ; -1.534 ; Rise       ; clock           ;
;  entradaB[13] ; clock       ; -0.914 ; -1.529 ; Rise       ; clock           ;
;  entradaB[14] ; clock       ; -1.024 ; -1.636 ; Rise       ; clock           ;
;  entradaB[15] ; clock       ; -0.945 ; -1.566 ; Rise       ; clock           ;
; habilitaULA   ; clock       ; -0.404 ; -0.684 ; Rise       ; clock           ;
; seletor[*]    ; habilitaULA ; -0.908 ; -1.489 ; Fall       ; habilitaULA     ;
;  seletor[0]   ; habilitaULA ; -0.908 ; -1.489 ; Fall       ; habilitaULA     ;
;  seletor[1]   ; habilitaULA ; -0.974 ; -1.623 ; Fall       ; habilitaULA     ;
;  seletor[2]   ; habilitaULA ; -1.052 ; -1.667 ; Fall       ; habilitaULA     ;
+---------------+-------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; flagAuxiliar   ; clock      ; 6.792 ; 7.027 ; Rise       ; clock           ;
; flagCarry      ; clock      ; 4.267 ; 4.315 ; Rise       ; clock           ;
; flagOverflow   ; clock      ; 4.231 ; 4.366 ; Rise       ; clock           ;
; flagParidade   ; clock      ; 5.997 ; 5.941 ; Rise       ; clock           ;
; flagSinal      ; clock      ; 4.294 ; 4.361 ; Rise       ; clock           ;
; flagZero       ; clock      ; 6.630 ; 6.309 ; Rise       ; clock           ;
; resultado[*]   ; clock      ; 4.914 ; 5.049 ; Rise       ; clock           ;
;  resultado[0]  ; clock      ; 4.465 ; 4.595 ; Rise       ; clock           ;
;  resultado[1]  ; clock      ; 4.095 ; 4.214 ; Rise       ; clock           ;
;  resultado[2]  ; clock      ; 4.532 ; 4.607 ; Rise       ; clock           ;
;  resultado[3]  ; clock      ; 4.218 ; 4.327 ; Rise       ; clock           ;
;  resultado[4]  ; clock      ; 4.450 ; 4.572 ; Rise       ; clock           ;
;  resultado[5]  ; clock      ; 4.583 ; 4.724 ; Rise       ; clock           ;
;  resultado[6]  ; clock      ; 4.914 ; 5.049 ; Rise       ; clock           ;
;  resultado[7]  ; clock      ; 4.384 ; 4.512 ; Rise       ; clock           ;
;  resultado[8]  ; clock      ; 4.348 ; 4.520 ; Rise       ; clock           ;
;  resultado[9]  ; clock      ; 4.508 ; 4.649 ; Rise       ; clock           ;
;  resultado[10] ; clock      ; 4.890 ; 5.006 ; Rise       ; clock           ;
;  resultado[11] ; clock      ; 4.215 ; 4.260 ; Rise       ; clock           ;
;  resultado[12] ; clock      ; 4.543 ; 4.629 ; Rise       ; clock           ;
;  resultado[13] ; clock      ; 4.578 ; 4.715 ; Rise       ; clock           ;
;  resultado[14] ; clock      ; 4.411 ; 4.485 ; Rise       ; clock           ;
;  resultado[15] ; clock      ; 4.449 ; 4.523 ; Rise       ; clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; flagAuxiliar   ; clock      ; 4.737 ; 4.772 ; Rise       ; clock           ;
; flagCarry      ; clock      ; 4.123 ; 4.167 ; Rise       ; clock           ;
; flagOverflow   ; clock      ; 4.085 ; 4.215 ; Rise       ; clock           ;
; flagParidade   ; clock      ; 4.649 ; 4.611 ; Rise       ; clock           ;
; flagSinal      ; clock      ; 4.148 ; 4.211 ; Rise       ; clock           ;
; flagZero       ; clock      ; 4.885 ; 4.762 ; Rise       ; clock           ;
; resultado[*]   ; clock      ; 3.956 ; 4.070 ; Rise       ; clock           ;
;  resultado[0]  ; clock      ; 4.312 ; 4.436 ; Rise       ; clock           ;
;  resultado[1]  ; clock      ; 3.956 ; 4.070 ; Rise       ; clock           ;
;  resultado[2]  ; clock      ; 4.377 ; 4.447 ; Rise       ; clock           ;
;  resultado[3]  ; clock      ; 4.074 ; 4.179 ; Rise       ; clock           ;
;  resultado[4]  ; clock      ; 4.298 ; 4.414 ; Rise       ; clock           ;
;  resultado[5]  ; clock      ; 4.424 ; 4.560 ; Rise       ; clock           ;
;  resultado[6]  ; clock      ; 4.765 ; 4.894 ; Rise       ; clock           ;
;  resultado[7]  ; clock      ; 4.234 ; 4.356 ; Rise       ; clock           ;
;  resultado[8]  ; clock      ; 4.196 ; 4.362 ; Rise       ; clock           ;
;  resultado[9]  ; clock      ; 4.353 ; 4.488 ; Rise       ; clock           ;
;  resultado[10] ; clock      ; 4.741 ; 4.852 ; Rise       ; clock           ;
;  resultado[11] ; clock      ; 4.073 ; 4.114 ; Rise       ; clock           ;
;  resultado[12] ; clock      ; 4.388 ; 4.469 ; Rise       ; clock           ;
;  resultado[13] ; clock      ; 4.416 ; 4.547 ; Rise       ; clock           ;
;  resultado[14] ; clock      ; 4.261 ; 4.330 ; Rise       ; clock           ;
;  resultado[15] ; clock      ; 4.298 ; 4.366 ; Rise       ; clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+-------------+--------------+-------+-------+-------+-------+
; Input Port  ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+-------------+--------------+-------+-------+-------+-------+
; carryIn     ; flagAuxiliar ; 7.051 ;       ;       ; 7.940 ;
; entradaA[0] ; flagAuxiliar ; 6.823 ; 7.054 ; 7.439 ; 7.701 ;
; entradaA[1] ; flagAuxiliar ; 6.643 ; 6.868 ; 7.267 ; 7.510 ;
; entradaA[2] ; flagAuxiliar ; 5.896 ; 6.051 ; 6.557 ; 6.671 ;
; entradaA[3] ; flagAuxiliar ; 5.102 ; 5.136 ; 5.734 ; 5.787 ;
; entradaB[0] ; flagAuxiliar ; 6.970 ;       ;       ; 7.860 ;
; entradaB[1] ; flagAuxiliar ; 6.544 ;       ;       ; 7.399 ;
; entradaB[2] ; flagAuxiliar ; 5.895 ;       ;       ; 6.664 ;
; entradaB[3] ; flagAuxiliar ; 4.933 ;       ;       ; 5.595 ;
+-------------+--------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+-------------+--------------+-------+-------+-------+-------+
; Input Port  ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+-------------+--------------+-------+-------+-------+-------+
; carryIn     ; flagAuxiliar ; 6.770 ;       ;       ; 7.619 ;
; entradaA[0] ; flagAuxiliar ; 6.551 ; 6.741 ; 7.144 ; 7.365 ;
; entradaA[1] ; flagAuxiliar ; 6.379 ; 6.572 ; 6.992 ; 7.205 ;
; entradaA[2] ; flagAuxiliar ; 5.640 ; 5.762 ; 6.294 ; 6.381 ;
; entradaA[3] ; flagAuxiliar ; 4.927 ; 4.958 ; 5.548 ; 5.598 ;
; entradaB[0] ; flagAuxiliar ; 6.666 ;       ;       ; 7.495 ;
; entradaB[1] ; flagAuxiliar ; 6.256 ;       ;       ; 7.054 ;
; entradaB[2] ; flagAuxiliar ; 5.659 ;       ;       ; 6.392 ;
; entradaB[3] ; flagAuxiliar ; 4.737 ;       ;       ; 5.370 ;
+-------------+--------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; flagAuxiliar ; clock      ; 4.706 ; 4.624 ; Rise       ; clock           ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; flagAuxiliar ; clock      ; 4.384 ; 4.302 ; Rise       ; clock           ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; flagAuxiliar ; clock      ; 4.653     ; 4.735     ; Rise       ; clock           ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; flagAuxiliar ; clock      ; 4.339     ; 4.421     ; Rise       ; clock           ;
+--------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.907   ; 0.178 ; N/A      ; N/A     ; -3.000              ;
;  clock           ; -3.907   ; 0.178 ; N/A      ; N/A     ; -3.000              ;
;  habilitaULA     ; N/A      ; N/A   ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -123.448 ; 0.0   ; 0.0      ; 0.0     ; -79.447             ;
;  clock           ; -123.448 ; 0.000 ; N/A      ; N/A     ; -76.447             ;
;  habilitaULA     ; N/A      ; N/A   ; N/A      ; N/A     ; -3.000              ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+---------------+-------------+--------+-------+------------+-----------------+
; Data Port     ; Clock Port  ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+-------------+--------+-------+------------+-----------------+
; carryIn       ; clock       ; 4.984  ; 5.655 ; Rise       ; clock           ;
; entradaA[*]   ; clock       ; 3.324  ; 3.850 ; Rise       ; clock           ;
;  entradaA[0]  ; clock       ; 2.270  ; 2.765 ; Rise       ; clock           ;
;  entradaA[1]  ; clock       ; 2.183  ; 2.669 ; Rise       ; clock           ;
;  entradaA[2]  ; clock       ; 2.111  ; 2.628 ; Rise       ; clock           ;
;  entradaA[3]  ; clock       ; 2.214  ; 2.728 ; Rise       ; clock           ;
;  entradaA[4]  ; clock       ; 2.083  ; 2.600 ; Rise       ; clock           ;
;  entradaA[5]  ; clock       ; -0.025 ; 0.248 ; Rise       ; clock           ;
;  entradaA[6]  ; clock       ; 2.534  ; 3.018 ; Rise       ; clock           ;
;  entradaA[7]  ; clock       ; -0.069 ; 0.221 ; Rise       ; clock           ;
;  entradaA[8]  ; clock       ; 2.378  ; 2.913 ; Rise       ; clock           ;
;  entradaA[9]  ; clock       ; 1.995  ; 2.473 ; Rise       ; clock           ;
;  entradaA[10] ; clock       ; 2.303  ; 2.831 ; Rise       ; clock           ;
;  entradaA[11] ; clock       ; 2.149  ; 2.624 ; Rise       ; clock           ;
;  entradaA[12] ; clock       ; 2.012  ; 2.509 ; Rise       ; clock           ;
;  entradaA[13] ; clock       ; 2.241  ; 2.714 ; Rise       ; clock           ;
;  entradaA[14] ; clock       ; 2.184  ; 2.651 ; Rise       ; clock           ;
;  entradaA[15] ; clock       ; 3.324  ; 3.850 ; Rise       ; clock           ;
; entradaB[*]   ; clock       ; 3.315  ; 3.802 ; Rise       ; clock           ;
;  entradaB[0]  ; clock       ; 2.232  ; 2.730 ; Rise       ; clock           ;
;  entradaB[1]  ; clock       ; 2.194  ; 2.687 ; Rise       ; clock           ;
;  entradaB[2]  ; clock       ; 2.246  ; 2.734 ; Rise       ; clock           ;
;  entradaB[3]  ; clock       ; 1.876  ; 2.342 ; Rise       ; clock           ;
;  entradaB[4]  ; clock       ; 2.389  ; 2.868 ; Rise       ; clock           ;
;  entradaB[5]  ; clock       ; 2.030  ; 2.499 ; Rise       ; clock           ;
;  entradaB[6]  ; clock       ; -0.013 ; 0.272 ; Rise       ; clock           ;
;  entradaB[7]  ; clock       ; 0.192  ; 0.384 ; Rise       ; clock           ;
;  entradaB[8]  ; clock       ; 1.955  ; 2.404 ; Rise       ; clock           ;
;  entradaB[9]  ; clock       ; 2.145  ; 2.668 ; Rise       ; clock           ;
;  entradaB[10] ; clock       ; 2.036  ; 2.551 ; Rise       ; clock           ;
;  entradaB[11] ; clock       ; 1.827  ; 2.326 ; Rise       ; clock           ;
;  entradaB[12] ; clock       ; 2.071  ; 2.567 ; Rise       ; clock           ;
;  entradaB[13] ; clock       ; 2.074  ; 2.560 ; Rise       ; clock           ;
;  entradaB[14] ; clock       ; 2.302  ; 2.770 ; Rise       ; clock           ;
;  entradaB[15] ; clock       ; 3.315  ; 3.802 ; Rise       ; clock           ;
; habilitaULA   ; clock       ; 1.513  ; 1.535 ; Rise       ; clock           ;
; seletor[*]    ; habilitaULA ; 4.704  ; 5.244 ; Fall       ; habilitaULA     ;
;  seletor[0]   ; habilitaULA ; 4.276  ; 4.826 ; Fall       ; habilitaULA     ;
;  seletor[1]   ; habilitaULA ; 4.704  ; 5.244 ; Fall       ; habilitaULA     ;
;  seletor[2]   ; habilitaULA ; 4.670  ; 5.221 ; Fall       ; habilitaULA     ;
+---------------+-------------+--------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+---------------+-------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+-------------+--------+--------+------------+-----------------+
; carryIn       ; clock       ; -1.453 ; -2.088 ; Rise       ; clock           ;
; entradaA[*]   ; clock       ; 0.420  ; 0.270  ; Rise       ; clock           ;
;  entradaA[0]  ; clock       ; -1.009 ; -1.637 ; Rise       ; clock           ;
;  entradaA[1]  ; clock       ; -0.969 ; -1.591 ; Rise       ; clock           ;
;  entradaA[2]  ; clock       ; -0.929 ; -1.558 ; Rise       ; clock           ;
;  entradaA[3]  ; clock       ; -1.012 ; -1.642 ; Rise       ; clock           ;
;  entradaA[4]  ; clock       ; -0.930 ; -1.551 ; Rise       ; clock           ;
;  entradaA[5]  ; clock       ; 0.367  ; 0.237  ; Rise       ; clock           ;
;  entradaA[6]  ; clock       ; -1.164 ; -1.804 ; Rise       ; clock           ;
;  entradaA[7]  ; clock       ; 0.420  ; 0.270  ; Rise       ; clock           ;
;  entradaA[8]  ; clock       ; -1.094 ; -1.746 ; Rise       ; clock           ;
;  entradaA[9]  ; clock       ; -0.865 ; -1.470 ; Rise       ; clock           ;
;  entradaA[10] ; clock       ; -1.041 ; -1.685 ; Rise       ; clock           ;
;  entradaA[11] ; clock       ; -0.958 ; -1.567 ; Rise       ; clock           ;
;  entradaA[12] ; clock       ; -0.872 ; -1.483 ; Rise       ; clock           ;
;  entradaA[13] ; clock       ; -1.010 ; -1.625 ; Rise       ; clock           ;
;  entradaA[14] ; clock       ; -0.971 ; -1.578 ; Rise       ; clock           ;
;  entradaA[15] ; clock       ; -1.032 ; -1.667 ; Rise       ; clock           ;
; entradaB[*]   ; clock       ; 0.366  ; 0.229  ; Rise       ; clock           ;
;  entradaB[0]  ; clock       ; -1.004 ; -1.622 ; Rise       ; clock           ;
;  entradaB[1]  ; clock       ; -0.973 ; -1.592 ; Rise       ; clock           ;
;  entradaB[2]  ; clock       ; -0.999 ; -1.614 ; Rise       ; clock           ;
;  entradaB[3]  ; clock       ; -0.789 ; -1.384 ; Rise       ; clock           ;
;  entradaB[4]  ; clock       ; -1.073 ; -1.703 ; Rise       ; clock           ;
;  entradaB[5]  ; clock       ; -0.883 ; -1.481 ; Rise       ; clock           ;
;  entradaB[6]  ; clock       ; 0.366  ; 0.229  ; Rise       ; clock           ;
;  entradaB[7]  ; clock       ; 0.135  ; 0.003  ; Rise       ; clock           ;
;  entradaB[8]  ; clock       ; -0.841 ; -1.425 ; Rise       ; clock           ;
;  entradaB[9]  ; clock       ; -0.976 ; -1.607 ; Rise       ; clock           ;
;  entradaB[10] ; clock       ; -0.889 ; -1.512 ; Rise       ; clock           ;
;  entradaB[11] ; clock       ; -0.791 ; -1.400 ; Rise       ; clock           ;
;  entradaB[12] ; clock       ; -0.923 ; -1.534 ; Rise       ; clock           ;
;  entradaB[13] ; clock       ; -0.914 ; -1.529 ; Rise       ; clock           ;
;  entradaB[14] ; clock       ; -1.024 ; -1.636 ; Rise       ; clock           ;
;  entradaB[15] ; clock       ; -0.945 ; -1.566 ; Rise       ; clock           ;
; habilitaULA   ; clock       ; -0.404 ; -0.684 ; Rise       ; clock           ;
; seletor[*]    ; habilitaULA ; -0.908 ; -1.489 ; Fall       ; habilitaULA     ;
;  seletor[0]   ; habilitaULA ; -0.908 ; -1.489 ; Fall       ; habilitaULA     ;
;  seletor[1]   ; habilitaULA ; -0.974 ; -1.623 ; Fall       ; habilitaULA     ;
;  seletor[2]   ; habilitaULA ; -1.052 ; -1.667 ; Fall       ; habilitaULA     ;
+---------------+-------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; flagAuxiliar   ; clock      ; 11.743 ; 11.731 ; Rise       ; clock           ;
; flagCarry      ; clock      ; 7.206  ; 7.173  ; Rise       ; clock           ;
; flagOverflow   ; clock      ; 7.235  ; 7.189  ; Rise       ; clock           ;
; flagParidade   ; clock      ; 9.989  ; 10.044 ; Rise       ; clock           ;
; flagSinal      ; clock      ; 7.237  ; 7.196  ; Rise       ; clock           ;
; flagZero       ; clock      ; 10.933 ; 10.903 ; Rise       ; clock           ;
; resultado[*]   ; clock      ; 8.230  ; 8.300  ; Rise       ; clock           ;
;  resultado[0]  ; clock      ; 7.642  ; 7.589  ; Rise       ; clock           ;
;  resultado[1]  ; clock      ; 6.997  ; 6.985  ; Rise       ; clock           ;
;  resultado[2]  ; clock      ; 7.689  ; 7.654  ; Rise       ; clock           ;
;  resultado[3]  ; clock      ; 7.213  ; 7.187  ; Rise       ; clock           ;
;  resultado[4]  ; clock      ; 7.620  ; 7.560  ; Rise       ; clock           ;
;  resultado[5]  ; clock      ; 7.878  ; 7.833  ; Rise       ; clock           ;
;  resultado[6]  ; clock      ; 8.230  ; 8.300  ; Rise       ; clock           ;
;  resultado[7]  ; clock      ; 7.506  ; 7.487  ; Rise       ; clock           ;
;  resultado[8]  ; clock      ; 7.441  ; 7.475  ; Rise       ; clock           ;
;  resultado[9]  ; clock      ; 7.712  ; 7.670  ; Rise       ; clock           ;
;  resultado[10] ; clock      ; 8.184  ; 8.212  ; Rise       ; clock           ;
;  resultado[11] ; clock      ; 7.147  ; 7.119  ; Rise       ; clock           ;
;  resultado[12] ; clock      ; 7.725  ; 7.690  ; Rise       ; clock           ;
;  resultado[13] ; clock      ; 7.866  ; 7.824  ; Rise       ; clock           ;
;  resultado[14] ; clock      ; 7.487  ; 7.475  ; Rise       ; clock           ;
;  resultado[15] ; clock      ; 7.533  ; 7.511  ; Rise       ; clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; flagAuxiliar   ; clock      ; 4.737 ; 4.772 ; Rise       ; clock           ;
; flagCarry      ; clock      ; 4.123 ; 4.167 ; Rise       ; clock           ;
; flagOverflow   ; clock      ; 4.085 ; 4.215 ; Rise       ; clock           ;
; flagParidade   ; clock      ; 4.649 ; 4.611 ; Rise       ; clock           ;
; flagSinal      ; clock      ; 4.148 ; 4.211 ; Rise       ; clock           ;
; flagZero       ; clock      ; 4.885 ; 4.762 ; Rise       ; clock           ;
; resultado[*]   ; clock      ; 3.956 ; 4.070 ; Rise       ; clock           ;
;  resultado[0]  ; clock      ; 4.312 ; 4.436 ; Rise       ; clock           ;
;  resultado[1]  ; clock      ; 3.956 ; 4.070 ; Rise       ; clock           ;
;  resultado[2]  ; clock      ; 4.377 ; 4.447 ; Rise       ; clock           ;
;  resultado[3]  ; clock      ; 4.074 ; 4.179 ; Rise       ; clock           ;
;  resultado[4]  ; clock      ; 4.298 ; 4.414 ; Rise       ; clock           ;
;  resultado[5]  ; clock      ; 4.424 ; 4.560 ; Rise       ; clock           ;
;  resultado[6]  ; clock      ; 4.765 ; 4.894 ; Rise       ; clock           ;
;  resultado[7]  ; clock      ; 4.234 ; 4.356 ; Rise       ; clock           ;
;  resultado[8]  ; clock      ; 4.196 ; 4.362 ; Rise       ; clock           ;
;  resultado[9]  ; clock      ; 4.353 ; 4.488 ; Rise       ; clock           ;
;  resultado[10] ; clock      ; 4.741 ; 4.852 ; Rise       ; clock           ;
;  resultado[11] ; clock      ; 4.073 ; 4.114 ; Rise       ; clock           ;
;  resultado[12] ; clock      ; 4.388 ; 4.469 ; Rise       ; clock           ;
;  resultado[13] ; clock      ; 4.416 ; 4.547 ; Rise       ; clock           ;
;  resultado[14] ; clock      ; 4.261 ; 4.330 ; Rise       ; clock           ;
;  resultado[15] ; clock      ; 4.298 ; 4.366 ; Rise       ; clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+-------------+--------------+--------+--------+--------+--------+
; Input Port  ; Output Port  ; RR     ; RF     ; FR     ; FF     ;
+-------------+--------------+--------+--------+--------+--------+
; carryIn     ; flagAuxiliar ; 12.247 ;        ;        ; 12.729 ;
; entradaA[0] ; flagAuxiliar ; 11.857 ; 11.843 ; 12.345 ; 12.394 ;
; entradaA[1] ; flagAuxiliar ; 11.512 ; 11.519 ; 11.980 ; 12.019 ;
; entradaA[2] ; flagAuxiliar ; 10.136 ; 10.170 ; 10.673 ; 10.643 ;
; entradaA[3] ; flagAuxiliar ; 8.643  ; 8.580  ; 9.138  ; 9.107  ;
; entradaB[0] ; flagAuxiliar ; 12.108 ;        ;        ; 12.636 ;
; entradaB[1] ; flagAuxiliar ; 11.347 ;        ;        ; 11.867 ;
; entradaB[2] ; flagAuxiliar ; 10.147 ;        ;        ; 10.644 ;
; entradaB[3] ; flagAuxiliar ; 8.410  ;        ;        ; 8.855  ;
+-------------+--------------+--------+--------+--------+--------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+-------------+--------------+-------+-------+-------+-------+
; Input Port  ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+-------------+--------------+-------+-------+-------+-------+
; carryIn     ; flagAuxiliar ; 6.770 ;       ;       ; 7.619 ;
; entradaA[0] ; flagAuxiliar ; 6.551 ; 6.741 ; 7.144 ; 7.365 ;
; entradaA[1] ; flagAuxiliar ; 6.379 ; 6.572 ; 6.992 ; 7.205 ;
; entradaA[2] ; flagAuxiliar ; 5.640 ; 5.762 ; 6.294 ; 6.381 ;
; entradaA[3] ; flagAuxiliar ; 4.927 ; 4.958 ; 5.548 ; 5.598 ;
; entradaB[0] ; flagAuxiliar ; 6.666 ;       ;       ; 7.495 ;
; entradaB[1] ; flagAuxiliar ; 6.256 ;       ;       ; 7.054 ;
; entradaB[2] ; flagAuxiliar ; 5.659 ;       ;       ; 6.392 ;
; entradaB[3] ; flagAuxiliar ; 4.737 ;       ;       ; 5.370 ;
+-------------+--------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; flagCarry     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flagOverflow  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flagParidade  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flagSinal     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flagZero      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flagAuxiliar  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; resultado[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; resultado[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; resultado[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; resultado[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; resultado[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; resultado[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; resultado[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; resultado[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; resultado[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; resultado[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; resultado[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; resultado[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; resultado[12] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; resultado[13] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; resultado[14] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; resultado[15] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; clock          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; habilitaULA    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; entradaA[15]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; entradaB[15]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; carryIn        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; entradaB[3]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; entradaA[3]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; entradaA[2]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; entradaB[2]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; entradaA[1]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; entradaB[1]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; entradaB[0]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; entradaA[0]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; seletor[2]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; seletor[0]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; seletor[1]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; entradaB[4]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; entradaA[4]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; entradaB[5]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; entradaA[5]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; entradaB[6]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; entradaA[6]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; entradaB[7]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; entradaA[7]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; entradaB[8]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; entradaA[8]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; entradaB[9]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; entradaA[9]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; entradaB[10]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; entradaA[10]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; entradaB[11]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; entradaA[11]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; entradaB[12]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; entradaA[12]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; entradaB[13]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; entradaA[13]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; entradaB[14]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; entradaA[14]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; flagCarry     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; flagOverflow  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; flagParidade  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; flagSinal     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; flagZero      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; flagAuxiliar  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; resultado[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; resultado[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; resultado[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; resultado[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; resultado[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; resultado[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; resultado[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; resultado[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; resultado[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; resultado[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; resultado[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; resultado[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; resultado[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; resultado[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; resultado[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; resultado[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.0344 V           ; 0.156 V                              ; 0.089 V                              ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.0344 V          ; 0.156 V                             ; 0.089 V                             ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; flagCarry     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; flagOverflow  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; flagParidade  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; flagSinal     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; flagZero      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; flagAuxiliar  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; resultado[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; resultado[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; resultado[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; resultado[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; resultado[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; resultado[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; resultado[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; resultado[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; resultado[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; resultado[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; resultado[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; resultado[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; resultado[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; resultado[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; resultado[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; resultado[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00439 V          ; 0.088 V                              ; 0.007 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00439 V         ; 0.088 V                             ; 0.007 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; flagCarry     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; flagOverflow  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; flagParidade  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; flagSinal     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; flagZero      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; flagAuxiliar  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; resultado[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; resultado[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; resultado[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; resultado[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; resultado[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; resultado[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; resultado[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; resultado[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; resultado[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; resultado[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; resultado[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; resultado[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; resultado[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; resultado[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; resultado[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; resultado[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0542 V           ; 0.144 V                              ; 0.087 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0542 V          ; 0.144 V                             ; 0.087 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------+
; Setup Transfers                                                    ;
+-------------+----------+----------+----------+----------+----------+
; From Clock  ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+----------+----------+----------+----------+----------+
; clock       ; clock    ; 4546     ; 0        ; 0        ; 0        ;
; habilitaULA ; clock    ; 71       ; 259      ; 0        ; 0        ;
+-------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Hold Transfers                                                     ;
+-------------+----------+----------+----------+----------+----------+
; From Clock  ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+----------+----------+----------+----------+----------+
; clock       ; clock    ; 4546     ; 0        ; 0        ; 0        ;
; habilitaULA ; clock    ; 71       ; 259      ; 0        ; 0        ;
+-------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 36    ; 36   ;
; Unconstrained Input Port Paths  ; 84    ; 84   ;
; Unconstrained Output Ports      ; 22    ; 22   ;
; Unconstrained Output Port Paths ; 63    ; 63   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Mon Mar 31 23:34:54 2014
Info: Command: quartus_sta ULA -c ULA
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Warning (335093): TimeQuest Timing Analyzer is analyzing 8 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ULA.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
    Info (332105): create_clock -period 1.000 -name habilitaULA habilitaULA
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.907
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.907            -123.448 clock 
Info (332146): Worst-case hold slack is 0.341
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.341               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -74.000 clock 
    Info (332119):    -3.000              -3.000 habilitaULA 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.347
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.347            -108.384 clock 
Info (332146): Worst-case hold slack is 0.297
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.297               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -74.000 clock 
    Info (332119):    -3.000              -3.000 habilitaULA 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.750
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.750             -64.393 clock 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.178               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -76.447 clock 
    Info (332119):    -3.000              -3.000 habilitaULA 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 499 megabytes
    Info: Processing ended: Mon Mar 31 23:34:57 2014
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


