Timing Analyzer report for LCDdriver
Thu Mar 16 16:18:56 2023
Quartus Prime Version 21.1.1 Build 850 06/23/2022 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'cur_state.DONE'
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Hold: 'cur_state.DONE'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'cur_state.DONE'
 24. Slow 1200mV 0C Model Setup: 'clk'
 25. Slow 1200mV 0C Model Hold: 'clk'
 26. Slow 1200mV 0C Model Hold: 'cur_state.DONE'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'clk'
 34. Fast 1200mV 0C Model Setup: 'cur_state.DONE'
 35. Fast 1200mV 0C Model Hold: 'clk'
 36. Fast 1200mV 0C Model Hold: 'cur_state.DONE'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2022  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 21.1.1 Build 850 06/23/2022 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; LCDdriver                                           ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.8%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                         ;
+----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------+
; Clock Name     ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets            ;
+----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------+
; clk            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }            ;
; cur_state.DONE ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { cur_state.DONE } ;
+----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------+


+------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                   ;
+------------+-----------------+----------------+------+
; Fmax       ; Restricted Fmax ; Clock Name     ; Note ;
+------------+-----------------+----------------+------+
; 172.59 MHz ; 172.59 MHz      ; cur_state.DONE ;      ;
; 221.04 MHz ; 221.04 MHz      ; clk            ;      ;
+------------+-----------------+----------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------+
; Slow 1200mV 85C Model Setup Summary     ;
+----------------+--------+---------------+
; Clock          ; Slack  ; End Point TNS ;
+----------------+--------+---------------+
; cur_state.DONE ; -4.794 ; -97.772       ;
; clk            ; -4.716 ; -150.636      ;
+----------------+--------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Hold Summary     ;
+----------------+-------+---------------+
; Clock          ; Slack ; End Point TNS ;
+----------------+-------+---------------+
; clk            ; 0.432 ; 0.000         ;
; cur_state.DONE ; 1.009 ; 0.000         ;
+----------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------------+--------+-------------------------+
; Clock          ; Slack  ; End Point TNS           ;
+----------------+--------+-------------------------+
; clk            ; -3.000 ; -58.019                 ;
; cur_state.DONE ; 0.295  ; 0.000                   ;
+----------------+--------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'cur_state.DONE'                                                                         ;
+--------+-----------------+-----------------+----------------+----------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node         ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------+----------------+----------------+--------------+------------+------------+
; -4.794 ; delay_cnt_2[0]  ; delay_cnt_2[14] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; 0.128      ; 4.902      ;
; -4.768 ; delay_cnt_2[0]  ; delay_cnt_2[21] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.136     ; 4.136      ;
; -4.750 ; delay_cnt_2[1]  ; delay_cnt_2[14] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.262     ; 4.468      ;
; -4.659 ; delay_cnt_2[0]  ; delay_cnt_2[15] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; 0.128      ; 4.773      ;
; -4.606 ; delay_cnt_2[3]  ; delay_cnt_2[14] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.262     ; 4.324      ;
; -4.585 ; delay_cnt_2[0]  ; delay_cnt_2[22] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.391     ; 4.179      ;
; -4.564 ; delay_cnt_2[7]  ; delay_cnt_2[14] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.042     ; 4.502      ;
; -4.533 ; delay_cnt_2[1]  ; delay_cnt_2[22] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.781     ; 3.737      ;
; -4.516 ; delay_cnt_2[2]  ; delay_cnt_2[14] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.262     ; 4.234      ;
; -4.461 ; delay_cnt_2[5]  ; delay_cnt_2[14] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.262     ; 4.179      ;
; -4.431 ; delay_cnt_2[2]  ; delay_cnt_2[21] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.526     ; 3.409      ;
; -4.422 ; delay_cnt_2[1]  ; delay_cnt_2[21] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.526     ; 3.400      ;
; -4.389 ; delay_cnt_2[3]  ; delay_cnt_2[22] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.781     ; 3.593      ;
; -4.349 ; delay_cnt_2[4]  ; delay_cnt_2[14] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.042     ; 4.287      ;
; -4.347 ; delay_cnt_2[7]  ; delay_cnt_2[22] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.561     ; 3.771      ;
; -4.323 ; delay_cnt_2[4]  ; delay_cnt_2[21] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.306     ; 3.521      ;
; -4.322 ; delay_cnt_2[0]  ; delay_cnt_2[18] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.391     ; 3.925      ;
; -4.322 ; delay_cnt_2[2]  ; delay_cnt_2[15] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.262     ; 4.046      ;
; -4.313 ; delay_cnt_2[1]  ; delay_cnt_2[15] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.262     ; 4.037      ;
; -4.308 ; delay_cnt_2[7]  ; delay_cnt_2[21] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.306     ; 3.506      ;
; -4.299 ; delay_cnt_2[2]  ; delay_cnt_2[22] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.781     ; 3.503      ;
; -4.278 ; delay_cnt_2[3]  ; delay_cnt_2[21] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.526     ; 3.256      ;
; -4.278 ; delay_cnt_2[1]  ; delay_cnt_2[18] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.781     ; 3.491      ;
; -4.264 ; delay_cnt_2[0]  ; delay_cnt_2[11] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.036     ; 4.204      ;
; -4.256 ; delay_cnt_2[9]  ; delay_cnt_2[14] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; 0.124      ; 4.360      ;
; -4.244 ; delay_cnt_2[5]  ; delay_cnt_2[22] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.781     ; 3.448      ;
; -4.226 ; delay_cnt_2[0]  ; delay_cnt_2[9]  ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.031     ; 4.031      ;
; -4.222 ; delay_cnt_2[0]  ; delay_cnt_2[12] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.390     ; 3.625      ;
; -4.214 ; delay_cnt_2[4]  ; delay_cnt_2[15] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.042     ; 4.158      ;
; -4.199 ; delay_cnt_2[7]  ; delay_cnt_2[15] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.042     ; 4.143      ;
; -4.178 ; delay_cnt_2[1]  ; delay_cnt_2[12] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.780     ; 3.191      ;
; -4.169 ; delay_cnt_2[3]  ; delay_cnt_2[15] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.262     ; 3.893      ;
; -4.156 ; delay_cnt_2[6]  ; delay_cnt_2[14] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.042     ; 4.094      ;
; -4.150 ; delay_cnt_2[11] ; delay_cnt_2[14] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; 0.129      ; 4.259      ;
; -4.140 ; delay_cnt_2[4]  ; delay_cnt_2[22] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.561     ; 3.564      ;
; -4.134 ; delay_cnt_2[3]  ; delay_cnt_2[18] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.781     ; 3.347      ;
; -4.133 ; delay_cnt_2[5]  ; delay_cnt_2[21] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.526     ; 3.111      ;
; -4.120 ; delay_cnt_2[6]  ; delay_cnt_2[21] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.306     ; 3.318      ;
; -4.119 ; delay_cnt_2[13] ; delay_cnt_2[14] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.041     ; 4.058      ;
; -4.092 ; delay_cnt_2[7]  ; delay_cnt_2[18] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.561     ; 3.525      ;
; -4.082 ; delay_cnt_2[10] ; delay_cnt_2[14] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; 0.132      ; 4.194      ;
; -4.070 ; delay_cnt_2[0]  ; delay_cnt_2[10] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.040     ; 3.864      ;
; -4.064 ; delay_cnt_2[0]  ; delay_cnt_2[20] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.033     ; 3.877      ;
; -4.063 ; delay_cnt_2[15] ; delay_cnt_2[22] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.560     ; 3.488      ;
; -4.056 ; delay_cnt_2[10] ; delay_cnt_2[21] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.132     ; 3.428      ;
; -4.044 ; delay_cnt_2[2]  ; delay_cnt_2[18] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.781     ; 3.257      ;
; -4.041 ; delay_cnt_2[15] ; delay_cnt_2[21] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.305     ; 3.240      ;
; -4.039 ; delay_cnt_2[9]  ; delay_cnt_2[22] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.395     ; 3.629      ;
; -4.034 ; delay_cnt_2[3]  ; delay_cnt_2[12] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.780     ; 3.047      ;
; -4.026 ; delay_cnt_2[1]  ; delay_cnt_2[10] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.430     ; 3.430      ;
; -4.024 ; delay_cnt_2[5]  ; delay_cnt_2[15] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.262     ; 3.748      ;
; -4.020 ; delay_cnt_2[1]  ; delay_cnt_2[20] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.423     ; 3.443      ;
; -4.011 ; delay_cnt_2[6]  ; delay_cnt_2[15] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.042     ; 3.955      ;
; -4.002 ; delay_cnt_2[8]  ; delay_cnt_2[14] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.042     ; 3.940      ;
; -3.995 ; delay_cnt_2[9]  ; delay_cnt_2[21] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.140     ; 3.359      ;
; -3.992 ; delay_cnt_2[16] ; delay_cnt_2[0]  ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.339     ; 3.332      ;
; -3.992 ; delay_cnt_2[7]  ; delay_cnt_2[12] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.560     ; 3.225      ;
; -3.989 ; delay_cnt_2[5]  ; delay_cnt_2[18] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.781     ; 3.202      ;
; -3.976 ; delay_cnt_2[8]  ; delay_cnt_2[21] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.306     ; 3.174      ;
; -3.953 ; delay_cnt_2[0]  ; delay_cnt_2[13] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; 0.127      ; 4.064      ;
; -3.947 ; delay_cnt_2[10] ; delay_cnt_2[15] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; 0.132      ; 4.065      ;
; -3.944 ; delay_cnt_2[2]  ; delay_cnt_2[12] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.780     ; 2.957      ;
; -3.939 ; delay_cnt_2[6]  ; delay_cnt_2[22] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.561     ; 3.363      ;
; -3.936 ; delay_cnt_2[14] ; delay_cnt_2[21] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.306     ; 3.134      ;
; -3.936 ; delay_cnt_2[1]  ; delay_cnt_2[0]  ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.425     ; 3.190      ;
; -3.933 ; delay_cnt_2[11] ; delay_cnt_2[22] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.390     ; 3.528      ;
; -3.927 ; delay_cnt_2[2]  ; delay_cnt_2[11] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.426     ; 3.477      ;
; -3.918 ; delay_cnt_2[1]  ; delay_cnt_2[11] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.426     ; 3.468      ;
; -3.916 ; delay_cnt_2[0]  ; delay_cnt_2[23] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; 0.255      ; 4.356      ;
; -3.903 ; delay_cnt_2[11] ; delay_cnt_2[21] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.135     ; 3.272      ;
; -3.902 ; delay_cnt_2[13] ; delay_cnt_2[22] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.560     ; 3.327      ;
; -3.889 ; delay_cnt_2[2]  ; delay_cnt_2[9]  ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.421     ; 3.304      ;
; -3.889 ; delay_cnt_2[5]  ; delay_cnt_2[12] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.780     ; 2.902      ;
; -3.886 ; delay_cnt_2[9]  ; delay_cnt_2[15] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; 0.124      ; 3.996      ;
; -3.882 ; delay_cnt_2[3]  ; delay_cnt_2[10] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.430     ; 3.286      ;
; -3.880 ; delay_cnt_2[1]  ; delay_cnt_2[9]  ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.421     ; 3.295      ;
; -3.877 ; delay_cnt_2[4]  ; delay_cnt_2[18] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.561     ; 3.310      ;
; -3.876 ; delay_cnt_2[3]  ; delay_cnt_2[20] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.423     ; 3.299      ;
; -3.873 ; delay_cnt_2[10] ; delay_cnt_2[22] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.387     ; 3.471      ;
; -3.867 ; delay_cnt_2[0]  ; delay_cnt_2[19] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; 0.256      ; 3.960      ;
; -3.867 ; delay_cnt_2[8]  ; delay_cnt_2[15] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.042     ; 3.811      ;
; -3.858 ; delay_cnt_2[13] ; delay_cnt_2[21] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.305     ; 3.057      ;
; -3.849 ; delay_cnt_2[5]  ; delay_cnt_2[0]  ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.425     ; 3.103      ;
; -3.840 ; delay_cnt_2[7]  ; delay_cnt_2[10] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.210     ; 3.464      ;
; -3.834 ; delay_cnt_2[7]  ; delay_cnt_2[20] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.203     ; 3.477      ;
; -3.827 ; delay_cnt_2[14] ; delay_cnt_2[15] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.042     ; 3.771      ;
; -3.819 ; delay_cnt_2[4]  ; delay_cnt_2[11] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.206     ; 3.589      ;
; -3.808 ; delay_cnt_2[15] ; delay_cnt_2[18] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.560     ; 3.242      ;
; -3.804 ; delay_cnt_2[7]  ; delay_cnt_2[11] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.206     ; 3.574      ;
; -3.794 ; delay_cnt_2[11] ; delay_cnt_2[15] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; 0.129      ; 3.909      ;
; -3.793 ; delay_cnt_2[8]  ; delay_cnt_2[22] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.561     ; 3.217      ;
; -3.792 ; delay_cnt_2[2]  ; delay_cnt_2[10] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.430     ; 3.196      ;
; -3.786 ; delay_cnt_2[2]  ; delay_cnt_2[20] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.423     ; 3.209      ;
; -3.784 ; delay_cnt_2[9]  ; delay_cnt_2[18] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.395     ; 3.383      ;
; -3.781 ; delay_cnt_2[4]  ; delay_cnt_2[9]  ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.201     ; 3.416      ;
; -3.777 ; delay_cnt_2[4]  ; delay_cnt_2[12] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.560     ; 3.010      ;
; -3.774 ; delay_cnt_2[3]  ; delay_cnt_2[11] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.426     ; 3.324      ;
; -3.766 ; delay_cnt_2[7]  ; delay_cnt_2[9]  ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.201     ; 3.401      ;
; -3.753 ; delay_cnt_2[14] ; delay_cnt_2[22] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.561     ; 3.177      ;
; -3.749 ; delay_cnt_2[13] ; delay_cnt_2[15] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.041     ; 3.694      ;
+--------+-----------------+-----------------+----------------+----------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                          ;
+--------+-------------------------+------------------+----------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node          ; Launch Clock   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+------------------+----------------+-------------+--------------+------------+------------+
; -4.716 ; next_state.LCD_RST_1106 ; delay_cnt[5]     ; cur_state.DONE ; clk         ; 1.000        ; -3.088     ; 2.619      ;
; -4.711 ; next_state.LCD_RST_1106 ; delay_cnt[0]     ; cur_state.DONE ; clk         ; 1.000        ; -3.088     ; 2.614      ;
; -4.537 ; next_state.LCD_RST_1106 ; delay_cnt[1]     ; cur_state.DONE ; clk         ; 1.000        ; -3.088     ; 2.440      ;
; -4.536 ; next_state.LCD_RST_1106 ; delay_cnt[3]     ; cur_state.DONE ; clk         ; 1.000        ; -3.088     ; 2.439      ;
; -4.394 ; next_state.LCD_RST_1106 ; flow_ctrl.0001   ; cur_state.DONE ; clk         ; 1.000        ; -3.089     ; 2.296      ;
; -4.383 ; next_state.LCD_RST_1106 ; flow_ctrl.0011   ; cur_state.DONE ; clk         ; 1.000        ; -3.089     ; 2.285      ;
; -4.373 ; next_state.LCD_RST_1106 ; flow_ctrl.0101   ; cur_state.DONE ; clk         ; 1.000        ; -3.089     ; 2.275      ;
; -4.350 ; next_state.LCD_RST_1106 ; delay_cnt[2]     ; cur_state.DONE ; clk         ; 1.000        ; -3.088     ; 2.253      ;
; -4.337 ; next_state.LCD_RST_1106 ; delay_cnt[22]    ; cur_state.DONE ; clk         ; 1.000        ; -3.089     ; 2.239      ;
; -4.244 ; next_state.DONE_1095    ; delay_cnt[5]     ; cur_state.DONE ; clk         ; 1.000        ; -2.892     ; 2.343      ;
; -4.243 ; next_state.LCD_RST_1106 ; delay_cnt[11]    ; cur_state.DONE ; clk         ; 1.000        ; -2.612     ; 2.622      ;
; -4.242 ; next_state.LCD_RST_1106 ; delay_cnt[10]    ; cur_state.DONE ; clk         ; 1.000        ; -2.612     ; 2.621      ;
; -4.241 ; next_state.LCD_RST_1106 ; delay_cnt[12]    ; cur_state.DONE ; clk         ; 1.000        ; -2.612     ; 2.620      ;
; -4.241 ; next_state.LCD_RST_1106 ; delay_cnt[9]     ; cur_state.DONE ; clk         ; 1.000        ; -2.612     ; 2.620      ;
; -4.239 ; next_state.DONE_1095    ; delay_cnt[0]     ; cur_state.DONE ; clk         ; 1.000        ; -2.892     ; 2.338      ;
; -4.238 ; next_state.LCD_RST_1106 ; delay_cnt[13]    ; cur_state.DONE ; clk         ; 1.000        ; -2.612     ; 2.617      ;
; -4.233 ; next_state.LCD_RST_1106 ; delay_cnt[7]     ; cur_state.DONE ; clk         ; 1.000        ; -2.612     ; 2.612      ;
; -4.232 ; next_state.LCD_RST_1106 ; delay_cnt[14]    ; cur_state.DONE ; clk         ; 1.000        ; -2.612     ; 2.611      ;
; -4.231 ; next_state.LCD_RST_1106 ; delay_cnt[15]    ; cur_state.DONE ; clk         ; 1.000        ; -2.612     ; 2.610      ;
; -4.197 ; next_state.LCD_RST_1106 ; delay_cnt[20]    ; cur_state.DONE ; clk         ; 1.000        ; -2.612     ; 2.576      ;
; -4.188 ; next_state.LCD_RST_1106 ; delay_cnt[4]     ; cur_state.DONE ; clk         ; 1.000        ; -2.609     ; 2.570      ;
; -4.187 ; next_state.LCD_RST_1106 ; delay_cnt[6]     ; cur_state.DONE ; clk         ; 1.000        ; -2.609     ; 2.569      ;
; -4.187 ; next_state.LCD_RST_1106 ; delay_cnt[8]     ; cur_state.DONE ; clk         ; 1.000        ; -2.609     ; 2.569      ;
; -4.182 ; next_state.LCD_RST_1106 ; delay_cnt[19]    ; cur_state.DONE ; clk         ; 1.000        ; -2.613     ; 2.560      ;
; -4.114 ; next_state.DONE_1095    ; flow_ctrl.0011   ; cur_state.DONE ; clk         ; 1.000        ; -2.893     ; 2.212      ;
; -4.113 ; next_state.DONE_1095    ; flow_ctrl.0001   ; cur_state.DONE ; clk         ; 1.000        ; -2.893     ; 2.211      ;
; -4.109 ; next_state.DONE_1095    ; flow_ctrl.0101   ; cur_state.DONE ; clk         ; 1.000        ; -2.893     ; 2.207      ;
; -3.984 ; next_state.LCD_RST_1106 ; flow_ctrl.0100   ; cur_state.DONE ; clk         ; 1.000        ; -3.089     ; 1.886      ;
; -3.984 ; next_state.LCD_RST_1106 ; flow_ctrl.0010   ; cur_state.DONE ; clk         ; 1.000        ; -3.089     ; 1.886      ;
; -3.982 ; next_state.LCD_RST_1106 ; flow_ctrl.0110   ; cur_state.DONE ; clk         ; 1.000        ; -3.089     ; 1.884      ;
; -3.922 ; next_state.DONE_1095    ; cur_state.DONE   ; cur_state.DONE ; clk         ; 1.000        ; -2.896     ; 2.017      ;
; -3.878 ; next_state.DONE_1095    ; delay_cnt[2]     ; cur_state.DONE ; clk         ; 1.000        ; -2.892     ; 1.977      ;
; -3.865 ; next_state.LCD_RST_1106 ; delay_cnt[16]    ; cur_state.DONE ; clk         ; 1.000        ; -2.613     ; 2.243      ;
; -3.865 ; next_state.LCD_RST_1106 ; delay_cnt[17]    ; cur_state.DONE ; clk         ; 1.000        ; -2.613     ; 2.243      ;
; -3.865 ; next_state.DONE_1095    ; delay_cnt[22]    ; cur_state.DONE ; clk         ; 1.000        ; -2.893     ; 1.963      ;
; -3.860 ; next_state.LCD_RST_1106 ; delay_cnt[18]    ; cur_state.DONE ; clk         ; 1.000        ; -2.612     ; 2.239      ;
; -3.859 ; next_state.LCD_RST_1106 ; delay_cnt[23]    ; cur_state.DONE ; clk         ; 1.000        ; -2.612     ; 2.238      ;
; -3.847 ; next_state.LCD_RST_1106 ; delay_cnt[21]    ; cur_state.DONE ; clk         ; 1.000        ; -2.612     ; 2.226      ;
; -3.842 ; next_state.LCD_RST_1106 ; state_done       ; cur_state.DONE ; clk         ; 1.000        ; -3.089     ; 1.744      ;
; -3.771 ; next_state.DONE_1095    ; delay_cnt[11]    ; cur_state.DONE ; clk         ; 1.000        ; -2.416     ; 2.346      ;
; -3.770 ; next_state.DONE_1095    ; delay_cnt[10]    ; cur_state.DONE ; clk         ; 1.000        ; -2.416     ; 2.345      ;
; -3.769 ; next_state.DONE_1095    ; delay_cnt[12]    ; cur_state.DONE ; clk         ; 1.000        ; -2.416     ; 2.344      ;
; -3.769 ; next_state.DONE_1095    ; delay_cnt[9]     ; cur_state.DONE ; clk         ; 1.000        ; -2.416     ; 2.344      ;
; -3.766 ; next_state.DONE_1095    ; delay_cnt[13]    ; cur_state.DONE ; clk         ; 1.000        ; -2.416     ; 2.341      ;
; -3.761 ; next_state.DONE_1095    ; delay_cnt[7]     ; cur_state.DONE ; clk         ; 1.000        ; -2.416     ; 2.336      ;
; -3.760 ; next_state.DONE_1095    ; delay_cnt[14]    ; cur_state.DONE ; clk         ; 1.000        ; -2.416     ; 2.335      ;
; -3.759 ; next_state.DONE_1095    ; delay_cnt[15]    ; cur_state.DONE ; clk         ; 1.000        ; -2.416     ; 2.334      ;
; -3.725 ; next_state.DONE_1095    ; delay_cnt[20]    ; cur_state.DONE ; clk         ; 1.000        ; -2.416     ; 2.300      ;
; -3.718 ; next_state.DONE_1095    ; delay_cnt[4]     ; cur_state.DONE ; clk         ; 1.000        ; -2.413     ; 2.296      ;
; -3.717 ; next_state.DONE_1095    ; delay_cnt[6]     ; cur_state.DONE ; clk         ; 1.000        ; -2.413     ; 2.295      ;
; -3.716 ; next_state.DONE_1095    ; delay_cnt[19]    ; cur_state.DONE ; clk         ; 1.000        ; -2.417     ; 2.290      ;
; -3.716 ; next_state.DONE_1095    ; delay_cnt[8]     ; cur_state.DONE ; clk         ; 1.000        ; -2.413     ; 2.294      ;
; -3.714 ; next_state.DONE_1095    ; flow_ctrl.0100   ; cur_state.DONE ; clk         ; 1.000        ; -2.893     ; 1.812      ;
; -3.714 ; next_state.DONE_1095    ; flow_ctrl.0010   ; cur_state.DONE ; clk         ; 1.000        ; -2.893     ; 1.812      ;
; -3.710 ; next_state.DONE_1095    ; flow_ctrl.0110   ; cur_state.DONE ; clk         ; 1.000        ; -2.893     ; 1.808      ;
; -3.700 ; next_state.DONE_1095    ; delay_cnt[3]     ; cur_state.DONE ; clk         ; 1.000        ; -2.892     ; 1.799      ;
; -3.699 ; next_state.DONE_1095    ; delay_cnt[1]     ; cur_state.DONE ; clk         ; 1.000        ; -2.892     ; 1.798      ;
; -3.603 ; next_state.DONE_1095    ; state_done       ; cur_state.DONE ; clk         ; 1.000        ; -2.893     ; 1.701      ;
; -3.600 ; next_state.LCD_RST_1106 ; flow_ctrl.0000   ; cur_state.DONE ; clk         ; 1.000        ; -3.087     ; 1.504      ;
; -3.581 ; next_state.LCD_RST_1106 ; lcd_rst_n_o~reg0 ; cur_state.DONE ; clk         ; 1.000        ; -3.087     ; 1.485      ;
; -3.524 ; delay_cnt[7]            ; delay_cnt[22]    ; clk            ; clk         ; 1.000        ; -0.579     ; 3.946      ;
; -3.461 ; delay_cnt[4]            ; flow_ctrl.0100   ; clk            ; clk         ; 1.000        ; -0.581     ; 3.881      ;
; -3.461 ; delay_cnt[4]            ; flow_ctrl.0010   ; clk            ; clk         ; 1.000        ; -0.581     ; 3.881      ;
; -3.459 ; delay_cnt[4]            ; flow_ctrl.0110   ; clk            ; clk         ; 1.000        ; -0.581     ; 3.879      ;
; -3.446 ; delay_cnt[23]           ; delay_cnt[0]     ; clk            ; clk         ; 1.000        ; -0.577     ; 3.870      ;
; -3.441 ; delay_cnt[4]            ; flow_ctrl.0101   ; clk            ; clk         ; 1.000        ; -0.581     ; 3.861      ;
; -3.441 ; delay_cnt[4]            ; flow_ctrl.0001   ; clk            ; clk         ; 1.000        ; -0.581     ; 3.861      ;
; -3.440 ; delay_cnt[4]            ; flow_ctrl.0011   ; clk            ; clk         ; 1.000        ; -0.581     ; 3.860      ;
; -3.433 ; delay_cnt[4]            ; delay_cnt[0]     ; clk            ; clk         ; 1.000        ; -0.580     ; 3.854      ;
; -3.432 ; delay_cnt[20]           ; delay_cnt[0]     ; clk            ; clk         ; 1.000        ; -0.577     ; 3.856      ;
; -3.429 ; delay_cnt[1]            ; delay_cnt[22]    ; clk            ; clk         ; 1.000        ; -0.082     ; 4.348      ;
; -3.412 ; delay_cnt[12]           ; delay_cnt[22]    ; clk            ; clk         ; 1.000        ; -0.579     ; 3.834      ;
; -3.408 ; delay_cnt[13]           ; delay_cnt[22]    ; clk            ; clk         ; 1.000        ; -0.579     ; 3.830      ;
; -3.393 ; next_state.DONE_1095    ; delay_cnt[16]    ; cur_state.DONE ; clk         ; 1.000        ; -2.417     ; 1.967      ;
; -3.393 ; next_state.DONE_1095    ; delay_cnt[17]    ; cur_state.DONE ; clk         ; 1.000        ; -2.417     ; 1.967      ;
; -3.388 ; next_state.DONE_1095    ; delay_cnt[18]    ; cur_state.DONE ; clk         ; 1.000        ; -2.416     ; 1.963      ;
; -3.387 ; next_state.DONE_1095    ; delay_cnt[23]    ; cur_state.DONE ; clk         ; 1.000        ; -2.416     ; 1.962      ;
; -3.379 ; delay_cnt[4]            ; delay_cnt[22]    ; clk            ; clk         ; 1.000        ; -0.581     ; 3.799      ;
; -3.375 ; next_state.DONE_1095    ; delay_cnt[21]    ; cur_state.DONE ; clk         ; 1.000        ; -2.416     ; 1.950      ;
; -3.345 ; delay_cnt[9]            ; delay_cnt[22]    ; clk            ; clk         ; 1.000        ; -0.579     ; 3.767      ;
; -3.345 ; delay_cnt[0]            ; delay_cnt[22]    ; clk            ; clk         ; 1.000        ; -0.082     ; 4.264      ;
; -3.287 ; delay_cnt[3]            ; delay_cnt[22]    ; clk            ; clk         ; 1.000        ; -0.082     ; 4.206      ;
; -3.270 ; delay_cnt[14]           ; delay_cnt[22]    ; clk            ; clk         ; 1.000        ; -0.579     ; 3.692      ;
; -3.251 ; next_state.IDLE_1117    ; done_o~reg0      ; cur_state.DONE ; clk         ; 1.000        ; -3.327     ; 0.915      ;
; -3.233 ; delay_cnt[6]            ; delay_cnt[22]    ; clk            ; clk         ; 1.000        ; -0.581     ; 3.653      ;
; -3.203 ; delay_cnt[11]           ; delay_cnt[22]    ; clk            ; clk         ; 1.000        ; -0.579     ; 3.625      ;
; -3.185 ; delay_cnt[12]           ; delay_cnt[21]    ; clk            ; clk         ; 1.000        ; -0.102     ; 4.084      ;
; -3.182 ; delay_cnt[10]           ; delay_cnt[22]    ; clk            ; clk         ; 1.000        ; -0.579     ; 3.604      ;
; -3.178 ; next_state.DONE_1095    ; flow_ctrl.0000   ; cur_state.DONE ; clk         ; 1.000        ; -2.891     ; 1.278      ;
; -3.141 ; delay_cnt[5]            ; delay_cnt[22]    ; clk            ; clk         ; 1.000        ; -0.082     ; 4.060      ;
; -3.135 ; delay_cnt[15]           ; delay_cnt[22]    ; clk            ; clk         ; 1.000        ; -0.579     ; 3.557      ;
; -3.119 ; delay_cnt[4]            ; delay_cnt[21]    ; clk            ; clk         ; 1.000        ; -0.104     ; 4.016      ;
; -3.118 ; delay_cnt[0]            ; delay_cnt[21]    ; clk            ; clk         ; 1.000        ; 0.395      ; 4.514      ;
; -3.115 ; delay_cnt[1]            ; flow_ctrl.0100   ; clk            ; clk         ; 1.000        ; -0.082     ; 4.034      ;
; -3.115 ; delay_cnt[1]            ; flow_ctrl.0010   ; clk            ; clk         ; 1.000        ; -0.082     ; 4.034      ;
; -3.113 ; delay_cnt[1]            ; flow_ctrl.0110   ; clk            ; clk         ; 1.000        ; -0.082     ; 4.032      ;
; -3.105 ; delay_cnt[12]           ; delay_cnt[23]    ; clk            ; clk         ; 1.000        ; -0.102     ; 4.004      ;
; -3.101 ; delay_cnt[12]           ; flow_ctrl.0100   ; clk            ; clk         ; 1.000        ; -0.579     ; 3.523      ;
; -3.101 ; delay_cnt[12]           ; flow_ctrl.0010   ; clk            ; clk         ; 1.000        ; -0.579     ; 3.523      ;
; -3.099 ; delay_cnt[12]           ; flow_ctrl.0110   ; clk            ; clk         ; 1.000        ; -0.579     ; 3.521      ;
+--------+-------------------------+------------------+----------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                 ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; 0.432 ; delay_cnt[14]    ; delay_cnt[14]    ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; delay_cnt[15]    ; delay_cnt[15]    ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; delay_cnt[9]     ; delay_cnt[9]     ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; delay_cnt[16]    ; delay_cnt[16]    ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; delay_cnt[12]    ; delay_cnt[12]    ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; delay_cnt[13]    ; delay_cnt[13]    ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; delay_cnt[17]    ; delay_cnt[17]    ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; delay_cnt[19]    ; delay_cnt[19]    ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; delay_cnt[7]     ; delay_cnt[7]     ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; delay_cnt[10]    ; delay_cnt[10]    ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; delay_cnt[11]    ; delay_cnt[11]    ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.433 ; delay_cnt[23]    ; delay_cnt[23]    ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; delay_cnt[4]     ; delay_cnt[4]     ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; delay_cnt[6]     ; delay_cnt[6]     ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; delay_cnt[8]     ; delay_cnt[8]     ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; delay_cnt[21]    ; delay_cnt[21]    ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; delay_cnt[20]    ; delay_cnt[20]    ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; delay_cnt[18]    ; delay_cnt[18]    ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.453 ; lcd_rst_n_o~reg0 ; lcd_rst_n_o~reg0 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; state_done       ; state_done       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; flow_ctrl.0110   ; flow_ctrl.0110   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; flow_ctrl.0100   ; flow_ctrl.0100   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; flow_ctrl.0010   ; flow_ctrl.0010   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; flow_ctrl.0011   ; flow_ctrl.0011   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; flow_ctrl.0101   ; flow_ctrl.0101   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; flow_ctrl.0001   ; flow_ctrl.0001   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; delay_cnt[0]     ; delay_cnt[0]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; delay_cnt[22]    ; delay_cnt[22]    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; delay_cnt[1]     ; delay_cnt[1]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; delay_cnt[2]     ; delay_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; delay_cnt[3]     ; delay_cnt[3]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; delay_cnt[5]     ; delay_cnt[5]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.485 ; done_o~reg0      ; done_o~reg0      ; clk          ; clk         ; 0.000        ; 0.049      ; 0.746      ;
; 0.772 ; flow_ctrl.0011   ; flow_ctrl.0100   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.065      ;
; 0.774 ; flow_ctrl.0101   ; flow_ctrl.0110   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.067      ;
; 0.774 ; flow_ctrl.0001   ; flow_ctrl.0010   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.067      ;
; 1.046 ; flow_ctrl.0000   ; flow_ctrl.0000   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.339      ;
; 1.226 ; flow_ctrl.0110   ; state_done       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.519      ;
; 1.275 ; delay_cnt[22]    ; delay_cnt[23]    ; clk          ; clk         ; 0.000        ; 0.578      ; 2.065      ;
; 1.302 ; flow_ctrl.0010   ; flow_ctrl.0011   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.595      ;
; 1.513 ; delay_cnt[18]    ; delay_cnt[20]    ; clk          ; clk         ; 0.000        ; 0.101      ; 1.826      ;
; 1.541 ; flow_ctrl.0000   ; lcd_rst_n_o~reg0 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.834      ;
; 1.599 ; delay_cnt[2]     ; delay_cnt[6]     ; clk          ; clk         ; 0.000        ; 0.580      ; 2.391      ;
; 1.602 ; flow_ctrl.0100   ; lcd_rst_n_o~reg0 ; clk          ; clk         ; 0.000        ; 0.083      ; 1.897      ;
; 1.636 ; delay_cnt[18]    ; delay_cnt[19]    ; clk          ; clk         ; 0.000        ; 0.101      ; 1.949      ;
; 1.647 ; delay_cnt[5]     ; delay_cnt[6]     ; clk          ; clk         ; 0.000        ; 0.580      ; 2.439      ;
; 1.703 ; delay_cnt[2]     ; delay_cnt[4]     ; clk          ; clk         ; 0.000        ; 0.580      ; 2.495      ;
; 1.740 ; delay_cnt[2]     ; delay_cnt[8]     ; clk          ; clk         ; 0.000        ; 0.580      ; 2.532      ;
; 1.751 ; flow_ctrl.0100   ; flow_ctrl.0101   ; clk          ; clk         ; 0.000        ; 0.081      ; 2.044      ;
; 1.762 ; delay_cnt[19]    ; delay_cnt[20]    ; clk          ; clk         ; 0.000        ; 0.102      ; 2.076      ;
; 1.788 ; delay_cnt[5]     ; delay_cnt[8]     ; clk          ; clk         ; 0.000        ; 0.580      ; 2.580      ;
; 1.796 ; delay_cnt[3]     ; delay_cnt[6]     ; clk          ; clk         ; 0.000        ; 0.580      ; 2.588      ;
; 1.839 ; flow_ctrl.0000   ; flow_ctrl.0001   ; clk          ; clk         ; 0.000        ; 0.079      ; 2.130      ;
; 1.857 ; delay_cnt[16]    ; delay_cnt[20]    ; clk          ; clk         ; 0.000        ; 0.102      ; 2.171      ;
; 1.891 ; delay_cnt[20]    ; delay_cnt[23]    ; clk          ; clk         ; 0.000        ; 0.101      ; 2.204      ;
; 1.899 ; delay_cnt[17]    ; delay_cnt[20]    ; clk          ; clk         ; 0.000        ; 0.102      ; 2.213      ;
; 1.900 ; delay_cnt[3]     ; delay_cnt[4]     ; clk          ; clk         ; 0.000        ; 0.580      ; 2.692      ;
; 1.928 ; delay_cnt[1]     ; delay_cnt[6]     ; clk          ; clk         ; 0.000        ; 0.580      ; 2.720      ;
; 1.937 ; delay_cnt[3]     ; delay_cnt[8]     ; clk          ; clk         ; 0.000        ; 0.580      ; 2.729      ;
; 1.939 ; delay_cnt[4]     ; delay_cnt[6]     ; clk          ; clk         ; 0.000        ; 0.101      ; 2.252      ;
; 1.939 ; delay_cnt[0]     ; delay_cnt[6]     ; clk          ; clk         ; 0.000        ; 0.580      ; 2.731      ;
; 1.940 ; delay_cnt[6]     ; delay_cnt[8]     ; clk          ; clk         ; 0.000        ; 0.101      ; 2.253      ;
; 1.941 ; delay_cnt[2]     ; delay_cnt[7]     ; clk          ; clk         ; 0.000        ; 0.578      ; 2.731      ;
; 1.955 ; delay_cnt[16]    ; delay_cnt[18]    ; clk          ; clk         ; 0.000        ; 0.102      ; 2.269      ;
; 1.959 ; delay_cnt[1]     ; delay_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.081      ; 2.252      ;
; 1.965 ; delay_cnt[20]    ; delay_cnt[21]    ; clk          ; clk         ; 0.000        ; 0.101      ; 2.278      ;
; 1.970 ; delay_cnt[0]     ; delay_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.081      ; 2.263      ;
; 1.972 ; delay_cnt[17]    ; delay_cnt[19]    ; clk          ; clk         ; 0.000        ; 0.102      ; 2.286      ;
; 1.972 ; delay_cnt[5]     ; delay_cnt[7]     ; clk          ; clk         ; 0.000        ; 0.578      ; 2.762      ;
; 1.980 ; delay_cnt[16]    ; delay_cnt[19]    ; clk          ; clk         ; 0.000        ; 0.102      ; 2.294      ;
; 1.997 ; delay_cnt[17]    ; delay_cnt[18]    ; clk          ; clk         ; 0.000        ; 0.102      ; 2.311      ;
; 2.010 ; delay_cnt[2]     ; delay_cnt[11]    ; clk          ; clk         ; 0.000        ; 0.578      ; 2.800      ;
; 2.015 ; delay_cnt[21]    ; delay_cnt[23]    ; clk          ; clk         ; 0.000        ; 0.101      ; 2.328      ;
; 2.022 ; delay_cnt[5]     ; delay_cnt[11]    ; clk          ; clk         ; 0.000        ; 0.578      ; 2.812      ;
; 2.032 ; delay_cnt[1]     ; delay_cnt[4]     ; clk          ; clk         ; 0.000        ; 0.580      ; 2.824      ;
; 2.032 ; delay_cnt[18]    ; delay_cnt[23]    ; clk          ; clk         ; 0.000        ; 0.101      ; 2.345      ;
; 2.043 ; delay_cnt[0]     ; delay_cnt[4]     ; clk          ; clk         ; 0.000        ; 0.580      ; 2.835      ;
; 2.052 ; flow_ctrl.0101   ; delay_cnt[19]    ; clk          ; clk         ; 0.000        ; 0.578      ; 2.842      ;
; 2.069 ; delay_cnt[1]     ; delay_cnt[8]     ; clk          ; clk         ; 0.000        ; 0.580      ; 2.861      ;
; 2.070 ; flow_ctrl.0101   ; delay_cnt[23]    ; clk          ; clk         ; 0.000        ; 0.578      ; 2.860      ;
; 2.070 ; flow_ctrl.0101   ; delay_cnt[18]    ; clk          ; clk         ; 0.000        ; 0.578      ; 2.860      ;
; 2.070 ; delay_cnt[8]     ; delay_cnt[11]    ; clk          ; clk         ; 0.000        ; 0.099      ; 2.381      ;
; 2.071 ; flow_ctrl.0110   ; flow_ctrl.0000   ; clk          ; clk         ; 0.000        ; 0.083      ; 2.366      ;
; 2.075 ; flow_ctrl.0101   ; delay_cnt[21]    ; clk          ; clk         ; 0.000        ; 0.578      ; 2.865      ;
; 2.080 ; delay_cnt[4]     ; delay_cnt[8]     ; clk          ; clk         ; 0.000        ; 0.101      ; 2.393      ;
; 2.080 ; delay_cnt[0]     ; delay_cnt[8]     ; clk          ; clk         ; 0.000        ; 0.580      ; 2.872      ;
; 2.084 ; flow_ctrl.0101   ; delay_cnt[11]    ; clk          ; clk         ; 0.000        ; 0.579      ; 2.875      ;
; 2.089 ; flow_ctrl.0101   ; delay_cnt[16]    ; clk          ; clk         ; 0.000        ; 0.578      ; 2.879      ;
; 2.089 ; flow_ctrl.0101   ; delay_cnt[17]    ; clk          ; clk         ; 0.000        ; 0.578      ; 2.879      ;
; 2.089 ; flow_ctrl.0101   ; delay_cnt[20]    ; clk          ; clk         ; 0.000        ; 0.578      ; 2.879      ;
; 2.106 ; delay_cnt[18]    ; delay_cnt[21]    ; clk          ; clk         ; 0.000        ; 0.101      ; 2.419      ;
; 2.108 ; flow_ctrl.0101   ; delay_cnt[7]     ; clk          ; clk         ; 0.000        ; 0.579      ; 2.899      ;
; 2.109 ; delay_cnt[3]     ; delay_cnt[7]     ; clk          ; clk         ; 0.000        ; 0.578      ; 2.899      ;
; 2.112 ; flow_ctrl.0101   ; delay_cnt[13]    ; clk          ; clk         ; 0.000        ; 0.579      ; 2.903      ;
; 2.114 ; flow_ctrl.0101   ; delay_cnt[12]    ; clk          ; clk         ; 0.000        ; 0.579      ; 2.905      ;
; 2.114 ; flow_ctrl.0011   ; delay_cnt[19]    ; clk          ; clk         ; 0.000        ; 0.578      ; 2.904      ;
; 2.115 ; flow_ctrl.0101   ; delay_cnt[10]    ; clk          ; clk         ; 0.000        ; 0.579      ; 2.906      ;
; 2.120 ; delay_cnt[2]     ; delay_cnt[9]     ; clk          ; clk         ; 0.000        ; 0.578      ; 2.910      ;
; 2.123 ; delay_cnt[2]     ; delay_cnt[10]    ; clk          ; clk         ; 0.000        ; 0.578      ; 2.913      ;
; 2.132 ; flow_ctrl.0011   ; delay_cnt[23]    ; clk          ; clk         ; 0.000        ; 0.578      ; 2.922      ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'cur_state.DONE'                                                                                   ;
+-------+-------------------+-------------------------+----------------+----------------+--------------+------------+------------+
; Slack ; From Node         ; To Node                 ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------------+----------------+----------------+--------------+------------+------------+
; 1.009 ; delay_cnt_2[23]   ; delay_cnt_2[23]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.047      ; 1.056      ;
; 1.014 ; delay_cnt_2[17]   ; delay_cnt_2[17]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.047      ; 1.061      ;
; 1.083 ; delay_cnt_2[22]   ; delay_cnt_2[23]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.693      ; 1.776      ;
; 1.098 ; cur_state.IDLE    ; next_state.LCD_RST_1106 ; clk            ; cur_state.DONE ; 0.000        ; 3.087      ; 4.215      ;
; 1.132 ; cur_state.IDLE    ; next_state.IDLE_1117    ; clk            ; cur_state.DONE ; 0.000        ; 3.089      ; 4.251      ;
; 1.154 ; delay_cnt_2[3]    ; delay_cnt_2[3]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.050      ; 1.204      ;
; 1.157 ; delay_cnt_2[18]   ; delay_cnt_2[9]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.395      ; 1.552      ;
; 1.168 ; delay_cnt_2[19]   ; delay_cnt_2[19]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.047      ; 1.215      ;
; 1.170 ; state_done        ; next_state.LCD_RST_1106 ; clk            ; cur_state.DONE ; 0.000        ; 3.089      ; 4.289      ;
; 1.173 ; delay_cnt_2[12]   ; delay_cnt_2[17]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.693      ; 1.866      ;
; 1.249 ; delay_cnt_2[1]    ; delay_cnt_2[1]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.051      ; 1.300      ;
; 1.258 ; delay_cnt_2[16]   ; delay_cnt_2[16]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.048      ; 1.306      ;
; 1.305 ; delay_cnt_2[18]   ; delay_cnt_2[19]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.694      ; 1.999      ;
; 1.307 ; delay_cnt_2[18]   ; delay_cnt_2[0]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.391      ; 1.698      ;
; 1.356 ; delay_cnt_2[16]   ; delay_cnt_2[17]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.047      ; 1.403      ;
; 1.361 ; delay_cnt_2[12]   ; delay_cnt_2[16]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.694      ; 2.055      ;
; 1.383 ; cur_state.LCD_RST ; next_state.LCD_RST_1106 ; clk            ; cur_state.DONE ; 0.000        ; 3.087      ; 4.500      ;
; 1.395 ; done_o~reg0       ; next_state.IDLE_1117    ; clk            ; cur_state.DONE ; 0.000        ; 3.327      ; 4.752      ;
; 1.425 ; delay_cnt_2[2]    ; delay_cnt_2[2]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.051      ; 1.476      ;
; 1.430 ; delay_cnt_2[5]    ; delay_cnt_2[5]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.050      ; 1.480      ;
; 1.434 ; cur_state.LCD_RST ; next_state.DONE_1095    ; clk            ; cur_state.DONE ; 0.000        ; 2.891      ; 4.355      ;
; 1.468 ; delay_cnt_2[22]   ; delay_cnt_2[9]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.395      ; 1.863      ;
; 1.469 ; delay_cnt_2[12]   ; delay_cnt_2[19]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.693      ; 2.162      ;
; 1.502 ; state_done        ; next_state.DONE_1095    ; clk            ; cur_state.DONE ; 0.000        ; 2.893      ; 4.425      ;
; 1.504 ; delay_cnt_2[22]   ; delay_cnt_2[22]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.020      ; 1.524      ;
; 1.505 ; delay_cnt_2[2]    ; delay_cnt_2[3]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.051      ; 1.556      ;
; 1.555 ; delay_cnt_2[12]   ; delay_cnt_2[8]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.560      ; 2.115      ;
; 1.598 ; delay_cnt_2[1]    ; delay_cnt_2[3]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.051      ; 1.649      ;
; 1.615 ; delay_cnt_2[17]   ; delay_cnt_2[19]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.047      ; 1.662      ;
; 1.628 ; delay_cnt_2[18]   ; delay_cnt_2[15]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.560      ; 2.188      ;
; 1.630 ; delay_cnt_2[22]   ; delay_cnt_2[0]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.391      ; 2.021      ;
; 1.640 ; delay_cnt_2[20]   ; delay_cnt_2[9]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.037      ; 1.677      ;
; 1.652 ; delay_cnt_2[16]   ; delay_cnt_2[19]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.047      ; 1.699      ;
; 1.653 ; delay_cnt_2[12]   ; delay_cnt_2[6]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.560      ; 2.213      ;
; 1.654 ; delay_cnt_2[21]   ; delay_cnt_2[21]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.037      ; 1.691      ;
; 1.657 ; delay_cnt_2[20]   ; delay_cnt_2[20]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.035      ; 1.692      ;
; 1.666 ; delay_cnt_2[12]   ; delay_cnt_2[12]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.020      ; 1.686      ;
; 1.667 ; delay_cnt_2[18]   ; delay_cnt_2[23]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.693      ; 2.360      ;
; 1.688 ; delay_cnt_2[0]    ; delay_cnt_2[1]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.425      ; 2.113      ;
; 1.713 ; delay_cnt_2[18]   ; delay_cnt_2[20]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.393      ; 2.106      ;
; 1.716 ; delay_cnt_2[12]   ; delay_cnt_2[13]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.559      ; 2.275      ;
; 1.723 ; delay_cnt_2[12]   ; delay_cnt_2[15]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.559      ; 2.282      ;
; 1.726 ; delay_cnt_2[18]   ; delay_cnt_2[6]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.561      ; 2.287      ;
; 1.732 ; delay_cnt_2[4]    ; delay_cnt_2[5]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.262      ; 1.994      ;
; 1.732 ; delay_cnt_2[0]    ; delay_cnt_2[3]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.425      ; 2.157      ;
; 1.743 ; delay_cnt_2[12]   ; delay_cnt_2[9]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.394      ; 2.137      ;
; 1.750 ; done_o~reg0       ; next_state.DONE_1095    ; clk            ; cur_state.DONE ; 0.000        ; 3.129      ; 4.909      ;
; 1.759 ; delay_cnt_2[21]   ; delay_cnt_2[23]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.438      ; 2.197      ;
; 1.769 ; delay_cnt_2[12]   ; delay_cnt_2[4]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.560      ; 2.329      ;
; 1.778 ; delay_cnt_2[1]    ; delay_cnt_2[2]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.051      ; 1.829      ;
; 1.790 ; delay_cnt_2[20]   ; delay_cnt_2[0]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.033      ; 1.823      ;
; 1.816 ; delay_cnt_2[12]   ; delay_cnt_2[14]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.560      ; 2.376      ;
; 1.831 ; delay_cnt_2[12]   ; delay_cnt_2[23]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.692      ; 2.523      ;
; 1.831 ; delay_cnt_2[19]   ; delay_cnt_2[20]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; -0.254     ; 1.577      ;
; 1.837 ; delay_cnt_2[18]   ; delay_cnt_2[18]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.021      ; 1.858      ;
; 1.837 ; delay_cnt_2[19]   ; delay_cnt_2[23]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.046      ; 1.883      ;
; 1.845 ; delay_cnt_2[12]   ; delay_cnt_2[20]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.392      ; 2.237      ;
; 1.856 ; cur_state.DONE    ; next_state.IDLE_1117    ; cur_state.DONE ; cur_state.DONE ; -0.500       ; 5.592      ; 7.229      ;
; 1.856 ; cur_state.DONE    ; next_state.DONE_1095    ; cur_state.DONE ; cur_state.DONE ; -0.500       ; 5.394      ; 7.031      ;
; 1.865 ; delay_cnt_2[14]   ; delay_cnt_2[17]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.175      ; 2.040      ;
; 1.876 ; delay_cnt_2[18]   ; delay_cnt_2[21]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.292      ; 2.168      ;
; 1.876 ; delay_cnt_2[3]    ; delay_cnt_2[5]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.050      ; 1.926      ;
; 1.904 ; delay_cnt_2[8]    ; delay_cnt_2[8]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.042      ; 1.946      ;
; 1.916 ; delay_cnt_2[7]    ; delay_cnt_2[7]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.042      ; 1.958      ;
; 1.919 ; delay_cnt_2[18]   ; delay_cnt_2[8]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.561      ; 2.480      ;
; 1.920 ; delay_cnt_2[2]    ; delay_cnt_2[5]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.051      ; 1.971      ;
; 1.921 ; delay_cnt_2[13]   ; delay_cnt_2[17]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.176      ; 2.097      ;
; 1.933 ; delay_cnt_2[8]    ; delay_cnt_2[17]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.175      ; 2.108      ;
; 1.935 ; delay_cnt_2[20]   ; delay_cnt_2[23]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.335      ; 2.270      ;
; 1.936 ; delay_cnt_2[12]   ; delay_cnt_2[0]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.390      ; 2.326      ;
; 1.947 ; delay_cnt_2[11]   ; delay_cnt_2[17]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.339      ; 2.286      ;
; 1.966 ; cur_state.DONE    ; next_state.IDLE_1117    ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 5.592      ; 7.819      ;
; 1.970 ; delay_cnt_2[6]    ; delay_cnt_2[7]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.042      ; 2.012      ;
; 1.971 ; delay_cnt_2[17]   ; delay_cnt_2[20]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; -0.254     ; 1.717      ;
; 1.976 ; delay_cnt_2[10]   ; delay_cnt_2[17]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.343      ; 2.319      ;
; 1.977 ; delay_cnt_2[17]   ; delay_cnt_2[23]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.046      ; 2.023      ;
; 1.979 ; delay_cnt_2[0]    ; delay_cnt_2[2]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.425      ; 2.404      ;
; 1.980 ; cur_state.DONE    ; next_state.DONE_1095    ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 5.394      ; 7.635      ;
; 1.989 ; delay_cnt_2[16]   ; delay_cnt_2[20]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; -0.254     ; 1.735      ;
; 2.013 ; delay_cnt_2[1]    ; delay_cnt_2[5]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.051      ; 2.064      ;
; 2.014 ; delay_cnt_2[16]   ; delay_cnt_2[23]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.046      ; 2.060      ;
; 2.040 ; delay_cnt_2[12]   ; delay_cnt_2[21]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.291      ; 2.331      ;
; 2.046 ; delay_cnt_2[19]   ; delay_cnt_2[21]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; -0.355     ; 1.691      ;
; 2.047 ; delay_cnt_2[11]   ; delay_cnt_2[8]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.206      ; 2.253      ;
; 2.052 ; delay_cnt_2[9]    ; delay_cnt_2[17]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.334      ; 2.386      ;
; 2.055 ; delay_cnt_2[14]   ; delay_cnt_2[8]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.042      ; 2.097      ;
; 2.066 ; delay_cnt_2[4]    ; delay_cnt_2[4]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.042      ; 2.108      ;
; 2.067 ; delay_cnt_2[18]   ; delay_cnt_2[14]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.561      ; 2.628      ;
; 2.072 ; delay_cnt_2[21]   ; delay_cnt_2[9]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.140      ; 2.212      ;
; 2.076 ; delay_cnt_2[15]   ; delay_cnt_2[17]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.175      ; 2.251      ;
; 2.085 ; delay_cnt_2[14]   ; delay_cnt_2[16]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.176      ; 2.261      ;
; 2.088 ; delay_cnt_2[6]    ; delay_cnt_2[17]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.175      ; 2.263      ;
; 2.124 ; delay_cnt_2[20]   ; delay_cnt_2[15]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.202      ; 2.326      ;
; 2.127 ; delay_cnt_2[8]    ; delay_cnt_2[16]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.176      ; 2.303      ;
; 2.127 ; delay_cnt_2[18]   ; delay_cnt_2[4]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.561      ; 2.688      ;
; 2.127 ; delay_cnt_2[4]    ; delay_cnt_2[7]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.042      ; 2.169      ;
; 2.132 ; delay_cnt_2[5]    ; delay_cnt_2[7]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; -0.170     ; 1.962      ;
; 2.141 ; delay_cnt_2[13]   ; delay_cnt_2[16]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.177      ; 2.318      ;
; 2.144 ; delay_cnt_2[20]   ; delay_cnt_2[21]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; -0.066     ; 2.078      ;
; 2.145 ; delay_cnt_2[11]   ; delay_cnt_2[6]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.206      ; 2.351      ;
+-------+-------------------+-------------------------+----------------+----------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                    ;
+------------+-----------------+----------------+------+
; Fmax       ; Restricted Fmax ; Clock Name     ; Note ;
+------------+-----------------+----------------+------+
; 185.01 MHz ; 185.01 MHz      ; cur_state.DONE ;      ;
; 235.74 MHz ; 235.74 MHz      ; clk            ;      ;
+------------+-----------------+----------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------+
; Slow 1200mV 0C Model Setup Summary      ;
+----------------+--------+---------------+
; Clock          ; Slack  ; End Point TNS ;
+----------------+--------+---------------+
; cur_state.DONE ; -4.405 ; -89.480       ;
; clk            ; -4.312 ; -136.908      ;
+----------------+--------+---------------+


+----------------------------------------+
; Slow 1200mV 0C Model Hold Summary      ;
+----------------+-------+---------------+
; Clock          ; Slack ; End Point TNS ;
+----------------+-------+---------------+
; clk            ; 0.382 ; 0.000         ;
; cur_state.DONE ; 0.909 ; 0.000         ;
+----------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------------+--------+------------------------+
; Clock          ; Slack  ; End Point TNS          ;
+----------------+--------+------------------------+
; clk            ; -3.000 ; -58.019                ;
; cur_state.DONE ; 0.136  ; 0.000                  ;
+----------------+--------+------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'cur_state.DONE'                                                                          ;
+--------+-----------------+-----------------+----------------+----------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node         ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------+----------------+----------------+--------------+------------+------------+
; -4.405 ; delay_cnt_2[0]  ; delay_cnt_2[14] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; 0.110      ; 4.576      ;
; -4.325 ; delay_cnt_2[0]  ; delay_cnt_2[21] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.123     ; 3.789      ;
; -4.280 ; delay_cnt_2[1]  ; delay_cnt_2[14] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.230     ; 4.111      ;
; -4.250 ; delay_cnt_2[0]  ; delay_cnt_2[15] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; 0.110      ; 4.426      ;
; -4.156 ; delay_cnt_2[3]  ; delay_cnt_2[14] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.231     ; 3.986      ;
; -4.124 ; delay_cnt_2[7]  ; delay_cnt_2[14] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.037     ; 4.148      ;
; -4.101 ; delay_cnt_2[0]  ; delay_cnt_2[22] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.352     ; 3.815      ;
; -4.074 ; delay_cnt_2[2]  ; delay_cnt_2[14] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.230     ; 3.905      ;
; -4.031 ; delay_cnt_2[5]  ; delay_cnt_2[14] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.231     ; 3.861      ;
; -3.988 ; delay_cnt_2[4]  ; delay_cnt_2[14] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.037     ; 4.012      ;
; -3.976 ; delay_cnt_2[1]  ; delay_cnt_2[22] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.692     ; 3.350      ;
; -3.964 ; delay_cnt_2[2]  ; delay_cnt_2[21] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.463     ; 3.088      ;
; -3.938 ; delay_cnt_2[1]  ; delay_cnt_2[21] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.463     ; 3.062      ;
; -3.923 ; delay_cnt_2[0]  ; delay_cnt_2[11] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.033     ; 3.912      ;
; -3.920 ; delay_cnt_2[7]  ; delay_cnt_2[21] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.270     ; 3.237      ;
; -3.908 ; delay_cnt_2[4]  ; delay_cnt_2[21] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.270     ; 3.225      ;
; -3.890 ; delay_cnt_2[0]  ; delay_cnt_2[18] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.351     ; 3.611      ;
; -3.889 ; delay_cnt_2[2]  ; delay_cnt_2[15] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.230     ; 3.725      ;
; -3.867 ; delay_cnt_2[0]  ; delay_cnt_2[9]  ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.028     ; 3.768      ;
; -3.863 ; delay_cnt_2[0]  ; delay_cnt_2[12] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.351     ; 3.364      ;
; -3.863 ; delay_cnt_2[1]  ; delay_cnt_2[15] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.230     ; 3.699      ;
; -3.859 ; delay_cnt_2[9]  ; delay_cnt_2[14] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; 0.107      ; 4.027      ;
; -3.852 ; delay_cnt_2[3]  ; delay_cnt_2[22] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.693     ; 3.225      ;
; -3.845 ; delay_cnt_2[7]  ; delay_cnt_2[15] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.037     ; 3.874      ;
; -3.833 ; delay_cnt_2[4]  ; delay_cnt_2[15] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.037     ; 3.862      ;
; -3.820 ; delay_cnt_2[7]  ; delay_cnt_2[22] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.499     ; 3.387      ;
; -3.814 ; delay_cnt_2[3]  ; delay_cnt_2[21] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.464     ; 2.937      ;
; -3.802 ; delay_cnt_2[6]  ; delay_cnt_2[14] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.037     ; 3.826      ;
; -3.788 ; delay_cnt_2[10] ; delay_cnt_2[14] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; 0.115      ; 3.964      ;
; -3.770 ; delay_cnt_2[2]  ; delay_cnt_2[22] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.692     ; 3.144      ;
; -3.766 ; delay_cnt_2[11] ; delay_cnt_2[14] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; 0.112      ; 3.939      ;
; -3.765 ; delay_cnt_2[1]  ; delay_cnt_2[18] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.691     ; 3.146      ;
; -3.741 ; delay_cnt_2[13] ; delay_cnt_2[14] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.037     ; 3.765      ;
; -3.739 ; delay_cnt_2[3]  ; delay_cnt_2[15] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.231     ; 3.574      ;
; -3.738 ; delay_cnt_2[1]  ; delay_cnt_2[12] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.691     ; 2.899      ;
; -3.727 ; delay_cnt_2[5]  ; delay_cnt_2[22] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.693     ; 3.100      ;
; -3.722 ; delay_cnt_2[6]  ; delay_cnt_2[21] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.270     ; 3.039      ;
; -3.719 ; delay_cnt_2[15] ; delay_cnt_2[21] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.270     ; 3.036      ;
; -3.718 ; delay_cnt_2[0]  ; delay_cnt_2[10] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.037     ; 3.608      ;
; -3.708 ; delay_cnt_2[10] ; delay_cnt_2[21] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.118     ; 3.177      ;
; -3.689 ; delay_cnt_2[5]  ; delay_cnt_2[21] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.464     ; 2.812      ;
; -3.684 ; delay_cnt_2[4]  ; delay_cnt_2[22] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.499     ; 3.251      ;
; -3.679 ; delay_cnt_2[8]  ; delay_cnt_2[14] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.037     ; 3.703      ;
; -3.678 ; delay_cnt_2[16] ; delay_cnt_2[0]  ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.302     ; 3.122      ;
; -3.648 ; delay_cnt_2[9]  ; delay_cnt_2[21] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.126     ; 3.109      ;
; -3.647 ; delay_cnt_2[6]  ; delay_cnt_2[15] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.037     ; 3.676      ;
; -3.646 ; delay_cnt_2[0]  ; delay_cnt_2[20] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.029     ; 3.554      ;
; -3.641 ; delay_cnt_2[3]  ; delay_cnt_2[18] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.692     ; 3.021      ;
; -3.633 ; delay_cnt_2[10] ; delay_cnt_2[15] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; 0.115      ; 3.814      ;
; -3.614 ; delay_cnt_2[5]  ; delay_cnt_2[15] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.231     ; 3.449      ;
; -3.614 ; delay_cnt_2[3]  ; delay_cnt_2[12] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.692     ; 2.774      ;
; -3.609 ; delay_cnt_2[7]  ; delay_cnt_2[18] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.498     ; 3.183      ;
; -3.606 ; delay_cnt_2[14] ; delay_cnt_2[21] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.270     ; 2.923      ;
; -3.599 ; delay_cnt_2[8]  ; delay_cnt_2[21] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.270     ; 2.916      ;
; -3.596 ; delay_cnt_2[0]  ; delay_cnt_2[13] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; 0.110      ; 3.771      ;
; -3.594 ; delay_cnt_2[1]  ; delay_cnt_2[0]  ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.370     ; 2.970      ;
; -3.593 ; delay_cnt_2[1]  ; delay_cnt_2[10] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.377     ; 3.143      ;
; -3.585 ; delay_cnt_2[15] ; delay_cnt_2[22] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.499     ; 3.152      ;
; -3.582 ; delay_cnt_2[7]  ; delay_cnt_2[12] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.498     ; 2.936      ;
; -3.579 ; delay_cnt_2[11] ; delay_cnt_2[21] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.121     ; 3.045      ;
; -3.573 ; delay_cnt_2[9]  ; delay_cnt_2[15] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; 0.107      ; 3.746      ;
; -3.562 ; delay_cnt_2[2]  ; delay_cnt_2[11] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.373     ; 3.211      ;
; -3.559 ; delay_cnt_2[2]  ; delay_cnt_2[18] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.691     ; 2.940      ;
; -3.555 ; delay_cnt_2[9]  ; delay_cnt_2[22] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.355     ; 3.266      ;
; -3.536 ; delay_cnt_2[1]  ; delay_cnt_2[11] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.373     ; 3.185      ;
; -3.532 ; delay_cnt_2[2]  ; delay_cnt_2[12] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.691     ; 2.693      ;
; -3.531 ; delay_cnt_2[13] ; delay_cnt_2[21] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.270     ; 2.848      ;
; -3.531 ; delay_cnt_2[14] ; delay_cnt_2[15] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.037     ; 3.560      ;
; -3.524 ; delay_cnt_2[8]  ; delay_cnt_2[15] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.037     ; 3.553      ;
; -3.521 ; delay_cnt_2[1]  ; delay_cnt_2[20] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.369     ; 3.089      ;
; -3.518 ; delay_cnt_2[7]  ; delay_cnt_2[11] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.180     ; 3.360      ;
; -3.516 ; delay_cnt_2[5]  ; delay_cnt_2[18] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.692     ; 2.896      ;
; -3.515 ; delay_cnt_2[5]  ; delay_cnt_2[0]  ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.371     ; 2.890      ;
; -3.506 ; delay_cnt_2[4]  ; delay_cnt_2[11] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.180     ; 3.348      ;
; -3.506 ; delay_cnt_2[2]  ; delay_cnt_2[9]  ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.368     ; 3.067      ;
; -3.504 ; delay_cnt_2[11] ; delay_cnt_2[15] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; 0.112      ; 3.682      ;
; -3.498 ; delay_cnt_2[6]  ; delay_cnt_2[22] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.499     ; 3.065      ;
; -3.491 ; delay_cnt_2[0]  ; delay_cnt_2[23] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; 0.228      ; 3.962      ;
; -3.489 ; delay_cnt_2[5]  ; delay_cnt_2[12] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.692     ; 2.649      ;
; -3.484 ; delay_cnt_2[10] ; delay_cnt_2[22] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.347     ; 3.203      ;
; -3.480 ; delay_cnt_2[1]  ; delay_cnt_2[9]  ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.368     ; 3.041      ;
; -3.473 ; delay_cnt_2[4]  ; delay_cnt_2[18] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.498     ; 3.047      ;
; -3.471 ; delay_cnt_2[0]  ; delay_cnt_2[19] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; 0.230      ; 3.632      ;
; -3.469 ; delay_cnt_2[3]  ; delay_cnt_2[10] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.378     ; 3.018      ;
; -3.462 ; delay_cnt_2[11] ; delay_cnt_2[22] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.350     ; 3.178      ;
; -3.462 ; delay_cnt_2[7]  ; delay_cnt_2[9]  ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.175     ; 3.216      ;
; -3.456 ; delay_cnt_2[13] ; delay_cnt_2[15] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.037     ; 3.485      ;
; -3.450 ; delay_cnt_2[4]  ; delay_cnt_2[9]  ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.175     ; 3.204      ;
; -3.446 ; delay_cnt_2[4]  ; delay_cnt_2[12] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.498     ; 2.800      ;
; -3.437 ; delay_cnt_2[13] ; delay_cnt_2[22] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.499     ; 3.004      ;
; -3.437 ; delay_cnt_2[7]  ; delay_cnt_2[10] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.184     ; 3.180      ;
; -3.412 ; delay_cnt_2[3]  ; delay_cnt_2[11] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.374     ; 3.060      ;
; -3.397 ; delay_cnt_2[3]  ; delay_cnt_2[20] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.370     ; 2.964      ;
; -3.387 ; delay_cnt_2[2]  ; delay_cnt_2[10] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.377     ; 2.937      ;
; -3.382 ; delay_cnt_2[14] ; delay_cnt_2[22] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.499     ; 2.949      ;
; -3.375 ; delay_cnt_2[8]  ; delay_cnt_2[22] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.499     ; 2.942      ;
; -3.374 ; delay_cnt_2[15] ; delay_cnt_2[18] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.498     ; 2.948      ;
; -3.366 ; delay_cnt_2[3]  ; delay_cnt_2[0]  ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.371     ; 2.741      ;
; -3.365 ; delay_cnt_2[7]  ; delay_cnt_2[20] ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.176     ; 3.126      ;
; -3.356 ; delay_cnt_2[3]  ; delay_cnt_2[9]  ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.369     ; 2.916      ;
+--------+-----------------+-----------------+----------------+----------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                           ;
+--------+-------------------------+------------------+----------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node          ; Launch Clock   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+------------------+----------------+-------------+--------------+------------+------------+
; -4.312 ; next_state.LCD_RST_1106 ; delay_cnt[5]     ; cur_state.DONE ; clk         ; 1.000        ; -2.820     ; 2.484      ;
; -4.307 ; next_state.LCD_RST_1106 ; delay_cnt[0]     ; cur_state.DONE ; clk         ; 1.000        ; -2.820     ; 2.479      ;
; -4.154 ; next_state.LCD_RST_1106 ; delay_cnt[1]     ; cur_state.DONE ; clk         ; 1.000        ; -2.819     ; 2.327      ;
; -4.152 ; next_state.LCD_RST_1106 ; delay_cnt[3]     ; cur_state.DONE ; clk         ; 1.000        ; -2.819     ; 2.325      ;
; -4.004 ; next_state.LCD_RST_1106 ; flow_ctrl.0001   ; cur_state.DONE ; clk         ; 1.000        ; -2.821     ; 2.175      ;
; -3.995 ; next_state.LCD_RST_1106 ; flow_ctrl.0011   ; cur_state.DONE ; clk         ; 1.000        ; -2.821     ; 2.166      ;
; -3.993 ; next_state.LCD_RST_1106 ; flow_ctrl.0101   ; cur_state.DONE ; clk         ; 1.000        ; -2.821     ; 2.164      ;
; -3.969 ; next_state.LCD_RST_1106 ; delay_cnt[2]     ; cur_state.DONE ; clk         ; 1.000        ; -2.819     ; 2.142      ;
; -3.951 ; next_state.LCD_RST_1106 ; delay_cnt[22]    ; cur_state.DONE ; clk         ; 1.000        ; -2.820     ; 2.123      ;
; -3.877 ; next_state.DONE_1095    ; delay_cnt[5]     ; cur_state.DONE ; clk         ; 1.000        ; -2.642     ; 2.227      ;
; -3.872 ; next_state.DONE_1095    ; delay_cnt[0]     ; cur_state.DONE ; clk         ; 1.000        ; -2.642     ; 2.222      ;
; -3.867 ; next_state.LCD_RST_1106 ; delay_cnt[11]    ; cur_state.DONE ; clk         ; 1.000        ; -2.372     ; 2.487      ;
; -3.866 ; next_state.LCD_RST_1106 ; delay_cnt[10]    ; cur_state.DONE ; clk         ; 1.000        ; -2.372     ; 2.486      ;
; -3.865 ; next_state.LCD_RST_1106 ; delay_cnt[9]     ; cur_state.DONE ; clk         ; 1.000        ; -2.372     ; 2.485      ;
; -3.864 ; next_state.LCD_RST_1106 ; delay_cnt[12]    ; cur_state.DONE ; clk         ; 1.000        ; -2.372     ; 2.484      ;
; -3.862 ; next_state.LCD_RST_1106 ; delay_cnt[13]    ; cur_state.DONE ; clk         ; 1.000        ; -2.372     ; 2.482      ;
; -3.857 ; next_state.LCD_RST_1106 ; delay_cnt[7]     ; cur_state.DONE ; clk         ; 1.000        ; -2.372     ; 2.477      ;
; -3.855 ; next_state.LCD_RST_1106 ; delay_cnt[14]    ; cur_state.DONE ; clk         ; 1.000        ; -2.372     ; 2.475      ;
; -3.855 ; next_state.LCD_RST_1106 ; delay_cnt[15]    ; cur_state.DONE ; clk         ; 1.000        ; -2.372     ; 2.475      ;
; -3.820 ; next_state.LCD_RST_1106 ; delay_cnt[20]    ; cur_state.DONE ; clk         ; 1.000        ; -2.373     ; 2.439      ;
; -3.812 ; next_state.LCD_RST_1106 ; delay_cnt[4]     ; cur_state.DONE ; clk         ; 1.000        ; -2.367     ; 2.437      ;
; -3.811 ; next_state.LCD_RST_1106 ; delay_cnt[6]     ; cur_state.DONE ; clk         ; 1.000        ; -2.367     ; 2.436      ;
; -3.810 ; next_state.LCD_RST_1106 ; delay_cnt[8]     ; cur_state.DONE ; clk         ; 1.000        ; -2.367     ; 2.435      ;
; -3.798 ; next_state.LCD_RST_1106 ; delay_cnt[19]    ; cur_state.DONE ; clk         ; 1.000        ; -2.373     ; 2.417      ;
; -3.771 ; next_state.DONE_1095    ; flow_ctrl.0001   ; cur_state.DONE ; clk         ; 1.000        ; -2.643     ; 2.120      ;
; -3.769 ; next_state.DONE_1095    ; flow_ctrl.0011   ; cur_state.DONE ; clk         ; 1.000        ; -2.643     ; 2.118      ;
; -3.764 ; next_state.DONE_1095    ; flow_ctrl.0101   ; cur_state.DONE ; clk         ; 1.000        ; -2.643     ; 2.113      ;
; -3.629 ; next_state.LCD_RST_1106 ; flow_ctrl.0100   ; cur_state.DONE ; clk         ; 1.000        ; -2.821     ; 1.800      ;
; -3.629 ; next_state.LCD_RST_1106 ; flow_ctrl.0010   ; cur_state.DONE ; clk         ; 1.000        ; -2.821     ; 1.800      ;
; -3.627 ; next_state.LCD_RST_1106 ; flow_ctrl.0110   ; cur_state.DONE ; clk         ; 1.000        ; -2.821     ; 1.798      ;
; -3.587 ; next_state.DONE_1095    ; cur_state.DONE   ; cur_state.DONE ; clk         ; 1.000        ; -2.644     ; 1.935      ;
; -3.534 ; next_state.DONE_1095    ; delay_cnt[2]     ; cur_state.DONE ; clk         ; 1.000        ; -2.641     ; 1.885      ;
; -3.516 ; next_state.DONE_1095    ; delay_cnt[22]    ; cur_state.DONE ; clk         ; 1.000        ; -2.642     ; 1.866      ;
; -3.505 ; next_state.LCD_RST_1106 ; delay_cnt[18]    ; cur_state.DONE ; clk         ; 1.000        ; -2.373     ; 2.124      ;
; -3.504 ; next_state.LCD_RST_1106 ; delay_cnt[16]    ; cur_state.DONE ; clk         ; 1.000        ; -2.373     ; 2.123      ;
; -3.504 ; next_state.LCD_RST_1106 ; delay_cnt[17]    ; cur_state.DONE ; clk         ; 1.000        ; -2.373     ; 2.123      ;
; -3.504 ; next_state.LCD_RST_1106 ; delay_cnt[23]    ; cur_state.DONE ; clk         ; 1.000        ; -2.373     ; 2.123      ;
; -3.501 ; next_state.LCD_RST_1106 ; state_done       ; cur_state.DONE ; clk         ; 1.000        ; -2.820     ; 1.673      ;
; -3.498 ; next_state.LCD_RST_1106 ; delay_cnt[21]    ; cur_state.DONE ; clk         ; 1.000        ; -2.373     ; 2.117      ;
; -3.432 ; next_state.DONE_1095    ; delay_cnt[11]    ; cur_state.DONE ; clk         ; 1.000        ; -2.194     ; 2.230      ;
; -3.431 ; next_state.DONE_1095    ; delay_cnt[10]    ; cur_state.DONE ; clk         ; 1.000        ; -2.194     ; 2.229      ;
; -3.430 ; next_state.DONE_1095    ; delay_cnt[9]     ; cur_state.DONE ; clk         ; 1.000        ; -2.194     ; 2.228      ;
; -3.429 ; next_state.DONE_1095    ; delay_cnt[12]    ; cur_state.DONE ; clk         ; 1.000        ; -2.194     ; 2.227      ;
; -3.427 ; next_state.DONE_1095    ; delay_cnt[13]    ; cur_state.DONE ; clk         ; 1.000        ; -2.194     ; 2.225      ;
; -3.422 ; next_state.DONE_1095    ; delay_cnt[7]     ; cur_state.DONE ; clk         ; 1.000        ; -2.194     ; 2.220      ;
; -3.420 ; next_state.DONE_1095    ; delay_cnt[14]    ; cur_state.DONE ; clk         ; 1.000        ; -2.194     ; 2.218      ;
; -3.420 ; next_state.DONE_1095    ; delay_cnt[15]    ; cur_state.DONE ; clk         ; 1.000        ; -2.194     ; 2.218      ;
; -3.391 ; next_state.DONE_1095    ; flow_ctrl.0100   ; cur_state.DONE ; clk         ; 1.000        ; -2.643     ; 1.740      ;
; -3.390 ; next_state.DONE_1095    ; flow_ctrl.0010   ; cur_state.DONE ; clk         ; 1.000        ; -2.643     ; 1.739      ;
; -3.385 ; next_state.DONE_1095    ; delay_cnt[20]    ; cur_state.DONE ; clk         ; 1.000        ; -2.195     ; 2.182      ;
; -3.385 ; next_state.DONE_1095    ; flow_ctrl.0110   ; cur_state.DONE ; clk         ; 1.000        ; -2.643     ; 1.734      ;
; -3.377 ; next_state.DONE_1095    ; delay_cnt[4]     ; cur_state.DONE ; clk         ; 1.000        ; -2.189     ; 2.180      ;
; -3.376 ; next_state.DONE_1095    ; delay_cnt[6]     ; cur_state.DONE ; clk         ; 1.000        ; -2.189     ; 2.179      ;
; -3.375 ; next_state.DONE_1095    ; delay_cnt[8]     ; cur_state.DONE ; clk         ; 1.000        ; -2.189     ; 2.178      ;
; -3.374 ; next_state.DONE_1095    ; delay_cnt[3]     ; cur_state.DONE ; clk         ; 1.000        ; -2.641     ; 1.725      ;
; -3.372 ; next_state.DONE_1095    ; delay_cnt[1]     ; cur_state.DONE ; clk         ; 1.000        ; -2.641     ; 1.723      ;
; -3.363 ; next_state.DONE_1095    ; delay_cnt[19]    ; cur_state.DONE ; clk         ; 1.000        ; -2.195     ; 2.160      ;
; -3.293 ; next_state.DONE_1095    ; state_done       ; cur_state.DONE ; clk         ; 1.000        ; -2.642     ; 1.643      ;
; -3.242 ; delay_cnt[4]            ; flow_ctrl.0100   ; clk            ; clk         ; 1.000        ; -0.546     ; 3.698      ;
; -3.242 ; delay_cnt[4]            ; flow_ctrl.0010   ; clk            ; clk         ; 1.000        ; -0.546     ; 3.698      ;
; -3.240 ; delay_cnt[4]            ; flow_ctrl.0110   ; clk            ; clk         ; 1.000        ; -0.546     ; 3.696      ;
; -3.239 ; next_state.LCD_RST_1106 ; lcd_rst_n_o~reg0 ; cur_state.DONE ; clk         ; 1.000        ; -2.818     ; 1.413      ;
; -3.202 ; next_state.LCD_RST_1106 ; flow_ctrl.0000   ; cur_state.DONE ; clk         ; 1.000        ; -2.818     ; 1.376      ;
; -3.199 ; delay_cnt[4]            ; flow_ctrl.0101   ; clk            ; clk         ; 1.000        ; -0.546     ; 3.655      ;
; -3.198 ; delay_cnt[4]            ; flow_ctrl.0001   ; clk            ; clk         ; 1.000        ; -0.546     ; 3.654      ;
; -3.197 ; delay_cnt[4]            ; flow_ctrl.0011   ; clk            ; clk         ; 1.000        ; -0.546     ; 3.653      ;
; -3.140 ; delay_cnt[4]            ; delay_cnt[0]     ; clk            ; clk         ; 1.000        ; -0.545     ; 3.597      ;
; -3.100 ; delay_cnt[23]           ; delay_cnt[0]     ; clk            ; clk         ; 1.000        ; -0.539     ; 3.563      ;
; -3.088 ; delay_cnt[20]           ; delay_cnt[0]     ; clk            ; clk         ; 1.000        ; -0.539     ; 3.551      ;
; -3.070 ; next_state.DONE_1095    ; delay_cnt[18]    ; cur_state.DONE ; clk         ; 1.000        ; -2.195     ; 1.867      ;
; -3.069 ; next_state.DONE_1095    ; delay_cnt[16]    ; cur_state.DONE ; clk         ; 1.000        ; -2.195     ; 1.866      ;
; -3.069 ; next_state.DONE_1095    ; delay_cnt[17]    ; cur_state.DONE ; clk         ; 1.000        ; -2.195     ; 1.866      ;
; -3.069 ; next_state.DONE_1095    ; delay_cnt[23]    ; cur_state.DONE ; clk         ; 1.000        ; -2.195     ; 1.866      ;
; -3.063 ; next_state.DONE_1095    ; delay_cnt[21]    ; cur_state.DONE ; clk         ; 1.000        ; -2.195     ; 1.860      ;
; -3.043 ; delay_cnt[7]            ; delay_cnt[22]    ; clk            ; clk         ; 1.000        ; -0.540     ; 3.505      ;
; -3.038 ; delay_cnt[12]           ; delay_cnt[22]    ; clk            ; clk         ; 1.000        ; -0.540     ; 3.500      ;
; -2.951 ; delay_cnt[13]           ; delay_cnt[22]    ; clk            ; clk         ; 1.000        ; -0.540     ; 3.413      ;
; -2.921 ; delay_cnt[1]            ; delay_cnt[22]    ; clk            ; clk         ; 1.000        ; -0.074     ; 3.849      ;
; -2.917 ; delay_cnt[14]           ; delay_cnt[22]    ; clk            ; clk         ; 1.000        ; -0.540     ; 3.379      ;
; -2.914 ; delay_cnt[4]            ; delay_cnt[22]    ; clk            ; clk         ; 1.000        ; -0.545     ; 3.371      ;
; -2.891 ; delay_cnt[9]            ; delay_cnt[22]    ; clk            ; clk         ; 1.000        ; -0.540     ; 3.353      ;
; -2.890 ; delay_cnt[0]            ; delay_cnt[22]    ; clk            ; clk         ; 1.000        ; -0.073     ; 3.819      ;
; -2.883 ; delay_cnt[12]           ; delay_cnt[21]    ; clk            ; clk         ; 1.000        ; -0.093     ; 3.792      ;
; -2.853 ; next_state.IDLE_1117    ; done_o~reg0      ; cur_state.DONE ; clk         ; 1.000        ; -3.024     ; 0.821      ;
; -2.831 ; delay_cnt[12]           ; flow_ctrl.0100   ; clk            ; clk         ; 1.000        ; -0.541     ; 3.292      ;
; -2.831 ; delay_cnt[12]           ; flow_ctrl.0010   ; clk            ; clk         ; 1.000        ; -0.541     ; 3.292      ;
; -2.829 ; delay_cnt[12]           ; flow_ctrl.0110   ; clk            ; clk         ; 1.000        ; -0.541     ; 3.290      ;
; -2.823 ; flow_ctrl.0001          ; delay_cnt[1]     ; clk            ; clk         ; 1.000        ; -0.071     ; 3.754      ;
; -2.821 ; flow_ctrl.0001          ; delay_cnt[3]     ; clk            ; clk         ; 1.000        ; -0.071     ; 3.752      ;
; -2.820 ; next_state.DONE_1095    ; flow_ctrl.0000   ; cur_state.DONE ; clk         ; 1.000        ; -2.640     ; 1.172      ;
; -2.805 ; flow_ctrl.0001          ; delay_cnt[0]     ; clk            ; clk         ; 1.000        ; -0.072     ; 3.735      ;
; -2.798 ; delay_cnt[1]            ; delay_cnt[0]     ; clk            ; clk         ; 1.000        ; -0.074     ; 3.726      ;
; -2.797 ; delay_cnt[3]            ; delay_cnt[22]    ; clk            ; clk         ; 1.000        ; -0.074     ; 3.725      ;
; -2.796 ; delay_cnt[10]           ; delay_cnt[22]    ; clk            ; clk         ; 1.000        ; -0.540     ; 3.258      ;
; -2.789 ; delay_cnt[6]            ; delay_cnt[22]    ; clk            ; clk         ; 1.000        ; -0.545     ; 3.246      ;
; -2.788 ; delay_cnt[12]           ; flow_ctrl.0101   ; clk            ; clk         ; 1.000        ; -0.541     ; 3.249      ;
; -2.787 ; delay_cnt[12]           ; flow_ctrl.0001   ; clk            ; clk         ; 1.000        ; -0.541     ; 3.248      ;
; -2.786 ; delay_cnt[12]           ; flow_ctrl.0011   ; clk            ; clk         ; 1.000        ; -0.541     ; 3.247      ;
; -2.784 ; delay_cnt[1]            ; flow_ctrl.0101   ; clk            ; clk         ; 1.000        ; -0.075     ; 3.711      ;
; -2.784 ; delay_cnt[1]            ; flow_ctrl.0001   ; clk            ; clk         ; 1.000        ; -0.075     ; 3.711      ;
+--------+-------------------------+------------------+----------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                  ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; 0.382 ; delay_cnt[23]    ; delay_cnt[23]    ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; delay_cnt[14]    ; delay_cnt[14]    ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; delay_cnt[15]    ; delay_cnt[15]    ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; delay_cnt[4]     ; delay_cnt[4]     ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; delay_cnt[6]     ; delay_cnt[6]     ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; delay_cnt[8]     ; delay_cnt[8]     ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; delay_cnt[9]     ; delay_cnt[9]     ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; delay_cnt[21]    ; delay_cnt[21]    ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; delay_cnt[20]    ; delay_cnt[20]    ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; delay_cnt[16]    ; delay_cnt[16]    ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; delay_cnt[12]    ; delay_cnt[12]    ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; delay_cnt[13]    ; delay_cnt[13]    ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; delay_cnt[17]    ; delay_cnt[17]    ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; delay_cnt[18]    ; delay_cnt[18]    ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; delay_cnt[19]    ; delay_cnt[19]    ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; delay_cnt[7]     ; delay_cnt[7]     ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; delay_cnt[10]    ; delay_cnt[10]    ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; delay_cnt[11]    ; delay_cnt[11]    ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.401 ; lcd_rst_n_o~reg0 ; lcd_rst_n_o~reg0 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; state_done       ; state_done       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; flow_ctrl.0110   ; flow_ctrl.0110   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; flow_ctrl.0100   ; flow_ctrl.0100   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; flow_ctrl.0010   ; flow_ctrl.0010   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; flow_ctrl.0011   ; flow_ctrl.0011   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; flow_ctrl.0101   ; flow_ctrl.0101   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; flow_ctrl.0001   ; flow_ctrl.0001   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; delay_cnt[0]     ; delay_cnt[0]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; delay_cnt[1]     ; delay_cnt[1]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; delay_cnt[2]     ; delay_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; delay_cnt[3]     ; delay_cnt[3]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; delay_cnt[5]     ; delay_cnt[5]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; delay_cnt[22]    ; delay_cnt[22]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.430 ; done_o~reg0      ; done_o~reg0      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.669      ;
; 0.717 ; flow_ctrl.0011   ; flow_ctrl.0100   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.985      ;
; 0.719 ; flow_ctrl.0101   ; flow_ctrl.0110   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.987      ;
; 0.719 ; flow_ctrl.0001   ; flow_ctrl.0010   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.987      ;
; 0.963 ; flow_ctrl.0000   ; flow_ctrl.0000   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.231      ;
; 1.087 ; flow_ctrl.0110   ; state_done       ; clk          ; clk         ; 0.000        ; 0.074      ; 1.356      ;
; 1.156 ; delay_cnt[22]    ; delay_cnt[23]    ; clk          ; clk         ; 0.000        ; 0.539      ; 1.890      ;
; 1.213 ; flow_ctrl.0010   ; flow_ctrl.0011   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.481      ;
; 1.383 ; delay_cnt[18]    ; delay_cnt[20]    ; clk          ; clk         ; 0.000        ; 0.092      ; 1.670      ;
; 1.393 ; flow_ctrl.0000   ; lcd_rst_n_o~reg0 ; clk          ; clk         ; 0.000        ; 0.073      ; 1.661      ;
; 1.419 ; delay_cnt[2]     ; delay_cnt[6]     ; clk          ; clk         ; 0.000        ; 0.544      ; 2.158      ;
; 1.430 ; flow_ctrl.0100   ; lcd_rst_n_o~reg0 ; clk          ; clk         ; 0.000        ; 0.076      ; 1.701      ;
; 1.480 ; delay_cnt[18]    ; delay_cnt[19]    ; clk          ; clk         ; 0.000        ; 0.092      ; 1.767      ;
; 1.488 ; delay_cnt[5]     ; delay_cnt[6]     ; clk          ; clk         ; 0.000        ; 0.545      ; 2.228      ;
; 1.508 ; delay_cnt[2]     ; delay_cnt[4]     ; clk          ; clk         ; 0.000        ; 0.544      ; 2.247      ;
; 1.542 ; delay_cnt[2]     ; delay_cnt[8]     ; clk          ; clk         ; 0.000        ; 0.544      ; 2.281      ;
; 1.568 ; flow_ctrl.0100   ; flow_ctrl.0101   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.836      ;
; 1.602 ; delay_cnt[19]    ; delay_cnt[20]    ; clk          ; clk         ; 0.000        ; 0.092      ; 1.889      ;
; 1.602 ; delay_cnt[3]     ; delay_cnt[6]     ; clk          ; clk         ; 0.000        ; 0.544      ; 2.341      ;
; 1.611 ; delay_cnt[5]     ; delay_cnt[8]     ; clk          ; clk         ; 0.000        ; 0.545      ; 2.351      ;
; 1.683 ; flow_ctrl.0000   ; flow_ctrl.0001   ; clk          ; clk         ; 0.000        ; 0.070      ; 1.948      ;
; 1.691 ; delay_cnt[3]     ; delay_cnt[4]     ; clk          ; clk         ; 0.000        ; 0.544      ; 2.430      ;
; 1.708 ; delay_cnt[16]    ; delay_cnt[20]    ; clk          ; clk         ; 0.000        ; 0.092      ; 1.995      ;
; 1.716 ; delay_cnt[17]    ; delay_cnt[20]    ; clk          ; clk         ; 0.000        ; 0.092      ; 2.003      ;
; 1.721 ; delay_cnt[2]     ; delay_cnt[7]     ; clk          ; clk         ; 0.000        ; 0.539      ; 2.455      ;
; 1.724 ; delay_cnt[1]     ; delay_cnt[6]     ; clk          ; clk         ; 0.000        ; 0.544      ; 2.463      ;
; 1.725 ; delay_cnt[3]     ; delay_cnt[8]     ; clk          ; clk         ; 0.000        ; 0.544      ; 2.464      ;
; 1.730 ; delay_cnt[5]     ; delay_cnt[7]     ; clk          ; clk         ; 0.000        ; 0.540      ; 2.465      ;
; 1.736 ; delay_cnt[20]    ; delay_cnt[23]    ; clk          ; clk         ; 0.000        ; 0.092      ; 2.023      ;
; 1.742 ; delay_cnt[0]     ; delay_cnt[6]     ; clk          ; clk         ; 0.000        ; 0.545      ; 2.482      ;
; 1.751 ; delay_cnt[4]     ; delay_cnt[6]     ; clk          ; clk         ; 0.000        ; 0.092      ; 2.038      ;
; 1.752 ; delay_cnt[6]     ; delay_cnt[8]     ; clk          ; clk         ; 0.000        ; 0.092      ; 2.039      ;
; 1.753 ; delay_cnt[17]    ; delay_cnt[19]    ; clk          ; clk         ; 0.000        ; 0.092      ; 2.040      ;
; 1.770 ; delay_cnt[16]    ; delay_cnt[19]    ; clk          ; clk         ; 0.000        ; 0.092      ; 2.057      ;
; 1.771 ; delay_cnt[20]    ; delay_cnt[21]    ; clk          ; clk         ; 0.000        ; 0.092      ; 2.058      ;
; 1.779 ; delay_cnt[2]     ; delay_cnt[11]    ; clk          ; clk         ; 0.000        ; 0.539      ; 2.513      ;
; 1.788 ; delay_cnt[5]     ; delay_cnt[11]    ; clk          ; clk         ; 0.000        ; 0.540      ; 2.523      ;
; 1.799 ; flow_ctrl.0101   ; delay_cnt[19]    ; clk          ; clk         ; 0.000        ; 0.540      ; 2.534      ;
; 1.813 ; delay_cnt[1]     ; delay_cnt[4]     ; clk          ; clk         ; 0.000        ; 0.544      ; 2.552      ;
; 1.815 ; flow_ctrl.0101   ; delay_cnt[23]    ; clk          ; clk         ; 0.000        ; 0.540      ; 2.550      ;
; 1.815 ; flow_ctrl.0101   ; delay_cnt[18]    ; clk          ; clk         ; 0.000        ; 0.540      ; 2.550      ;
; 1.823 ; flow_ctrl.0101   ; delay_cnt[21]    ; clk          ; clk         ; 0.000        ; 0.540      ; 2.558      ;
; 1.824 ; delay_cnt[16]    ; delay_cnt[18]    ; clk          ; clk         ; 0.000        ; 0.092      ; 2.111      ;
; 1.827 ; delay_cnt[21]    ; delay_cnt[23]    ; clk          ; clk         ; 0.000        ; 0.092      ; 2.114      ;
; 1.829 ; flow_ctrl.0101   ; delay_cnt[11]    ; clk          ; clk         ; 0.000        ; 0.541      ; 2.565      ;
; 1.831 ; delay_cnt[1]     ; delay_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.073      ; 2.099      ;
; 1.831 ; delay_cnt[0]     ; delay_cnt[4]     ; clk          ; clk         ; 0.000        ; 0.545      ; 2.571      ;
; 1.832 ; flow_ctrl.0101   ; delay_cnt[17]    ; clk          ; clk         ; 0.000        ; 0.540      ; 2.567      ;
; 1.833 ; flow_ctrl.0101   ; delay_cnt[16]    ; clk          ; clk         ; 0.000        ; 0.540      ; 2.568      ;
; 1.835 ; flow_ctrl.0101   ; delay_cnt[20]    ; clk          ; clk         ; 0.000        ; 0.540      ; 2.570      ;
; 1.839 ; delay_cnt[0]     ; delay_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.074      ; 2.108      ;
; 1.844 ; delay_cnt[3]     ; delay_cnt[7]     ; clk          ; clk         ; 0.000        ; 0.539      ; 2.578      ;
; 1.847 ; flow_ctrl.0101   ; delay_cnt[7]     ; clk          ; clk         ; 0.000        ; 0.541      ; 2.583      ;
; 1.847 ; delay_cnt[1]     ; delay_cnt[8]     ; clk          ; clk         ; 0.000        ; 0.544      ; 2.586      ;
; 1.848 ; delay_cnt[18]    ; delay_cnt[23]    ; clk          ; clk         ; 0.000        ; 0.092      ; 2.135      ;
; 1.851 ; flow_ctrl.0101   ; delay_cnt[13]    ; clk          ; clk         ; 0.000        ; 0.541      ; 2.587      ;
; 1.853 ; flow_ctrl.0101   ; delay_cnt[12]    ; clk          ; clk         ; 0.000        ; 0.541      ; 2.589      ;
; 1.854 ; flow_ctrl.0101   ; delay_cnt[10]    ; clk          ; clk         ; 0.000        ; 0.541      ; 2.590      ;
; 1.856 ; flow_ctrl.0110   ; flow_ctrl.0000   ; clk          ; clk         ; 0.000        ; 0.076      ; 2.127      ;
; 1.860 ; flow_ctrl.0011   ; delay_cnt[19]    ; clk          ; clk         ; 0.000        ; 0.540      ; 2.595      ;
; 1.862 ; delay_cnt[17]    ; delay_cnt[18]    ; clk          ; clk         ; 0.000        ; 0.092      ; 2.149      ;
; 1.864 ; delay_cnt[8]     ; delay_cnt[11]    ; clk          ; clk         ; 0.000        ; 0.087      ; 2.146      ;
; 1.865 ; delay_cnt[0]     ; delay_cnt[8]     ; clk          ; clk         ; 0.000        ; 0.545      ; 2.605      ;
; 1.874 ; delay_cnt[4]     ; delay_cnt[8]     ; clk          ; clk         ; 0.000        ; 0.092      ; 2.161      ;
; 1.876 ; flow_ctrl.0011   ; delay_cnt[23]    ; clk          ; clk         ; 0.000        ; 0.540      ; 2.611      ;
; 1.876 ; flow_ctrl.0011   ; delay_cnt[18]    ; clk          ; clk         ; 0.000        ; 0.540      ; 2.611      ;
; 1.879 ; delay_cnt[2]     ; delay_cnt[9]     ; clk          ; clk         ; 0.000        ; 0.539      ; 2.613      ;
; 1.880 ; delay_cnt[2]     ; delay_cnt[10]    ; clk          ; clk         ; 0.000        ; 0.539      ; 2.614      ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'cur_state.DONE'                                                                                    ;
+-------+-------------------+-------------------------+----------------+----------------+--------------+------------+------------+
; Slack ; From Node         ; To Node                 ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------------+----------------+----------------+--------------+------------+------------+
; 0.909 ; delay_cnt_2[23]   ; delay_cnt_2[23]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.042      ; 0.951      ;
; 0.918 ; delay_cnt_2[17]   ; delay_cnt_2[17]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.042      ; 0.960      ;
; 0.987 ; delay_cnt_2[22]   ; delay_cnt_2[23]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.622      ; 1.609      ;
; 1.039 ; delay_cnt_2[12]   ; delay_cnt_2[17]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.623      ; 1.662      ;
; 1.045 ; cur_state.IDLE    ; next_state.LCD_RST_1106 ; clk            ; cur_state.DONE ; 0.000        ; 2.818      ; 3.893      ;
; 1.050 ; delay_cnt_2[19]   ; delay_cnt_2[19]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.041      ; 1.091      ;
; 1.070 ; delay_cnt_2[18]   ; delay_cnt_2[9]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.354      ; 1.424      ;
; 1.070 ; delay_cnt_2[3]    ; delay_cnt_2[3]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.045      ; 1.115      ;
; 1.085 ; cur_state.IDLE    ; next_state.IDLE_1117    ; clk            ; cur_state.DONE ; 0.000        ; 2.820      ; 3.935      ;
; 1.117 ; state_done        ; next_state.LCD_RST_1106 ; clk            ; cur_state.DONE ; 0.000        ; 2.820      ; 3.967      ;
; 1.127 ; delay_cnt_2[16]   ; delay_cnt_2[16]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.041      ; 1.168      ;
; 1.143 ; delay_cnt_2[1]    ; delay_cnt_2[1]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.044      ; 1.187      ;
; 1.158 ; delay_cnt_2[18]   ; delay_cnt_2[19]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.622      ; 1.780      ;
; 1.195 ; delay_cnt_2[18]   ; delay_cnt_2[0]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.351      ; 1.546      ;
; 1.205 ; cur_state.LCD_RST ; next_state.LCD_RST_1106 ; clk            ; cur_state.DONE ; 0.000        ; 2.818      ; 4.053      ;
; 1.213 ; cur_state.LCD_RST ; next_state.DONE_1095    ; clk            ; cur_state.DONE ; 0.000        ; 2.640      ; 3.883      ;
; 1.216 ; delay_cnt_2[16]   ; delay_cnt_2[17]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.041      ; 1.257      ;
; 1.231 ; delay_cnt_2[12]   ; delay_cnt_2[16]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.623      ; 1.854      ;
; 1.272 ; state_done        ; next_state.DONE_1095    ; clk            ; cur_state.DONE ; 0.000        ; 2.642      ; 3.944      ;
; 1.293 ; delay_cnt_2[2]    ; delay_cnt_2[2]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.045      ; 1.338      ;
; 1.293 ; delay_cnt_2[12]   ; delay_cnt_2[19]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.622      ; 1.915      ;
; 1.301 ; delay_cnt_2[5]    ; delay_cnt_2[5]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.045      ; 1.346      ;
; 1.345 ; delay_cnt_2[22]   ; delay_cnt_2[22]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.018      ; 1.363      ;
; 1.349 ; delay_cnt_2[22]   ; delay_cnt_2[9]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.355      ; 1.704      ;
; 1.352 ; done_o~reg0       ; next_state.IDLE_1117    ; clk            ; cur_state.DONE ; 0.000        ; 3.024      ; 4.406      ;
; 1.376 ; delay_cnt_2[2]    ; delay_cnt_2[3]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.046      ; 1.422      ;
; 1.438 ; delay_cnt_2[12]   ; delay_cnt_2[8]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.498      ; 1.936      ;
; 1.441 ; delay_cnt_2[17]   ; delay_cnt_2[19]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.041      ; 1.482      ;
; 1.459 ; delay_cnt_2[1]    ; delay_cnt_2[3]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.045      ; 1.504      ;
; 1.466 ; delay_cnt_2[21]   ; delay_cnt_2[21]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.034      ; 1.500      ;
; 1.470 ; delay_cnt_2[16]   ; delay_cnt_2[19]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.040      ; 1.510      ;
; 1.473 ; delay_cnt_2[20]   ; delay_cnt_2[20]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.031      ; 1.504      ;
; 1.480 ; delay_cnt_2[12]   ; delay_cnt_2[12]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.018      ; 1.498      ;
; 1.496 ; delay_cnt_2[18]   ; delay_cnt_2[15]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.498      ; 1.994      ;
; 1.508 ; delay_cnt_2[18]   ; delay_cnt_2[23]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.621      ; 2.129      ;
; 1.510 ; delay_cnt_2[20]   ; delay_cnt_2[9]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.032      ; 1.542      ;
; 1.518 ; delay_cnt_2[22]   ; delay_cnt_2[0]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.352      ; 1.870      ;
; 1.522 ; done_o~reg0       ; next_state.DONE_1095    ; clk            ; cur_state.DONE ; 0.000        ; 2.844      ; 4.396      ;
; 1.522 ; delay_cnt_2[18]   ; delay_cnt_2[20]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.353      ; 1.875      ;
; 1.526 ; delay_cnt_2[12]   ; delay_cnt_2[6]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.498      ; 2.024      ;
; 1.531 ; delay_cnt_2[12]   ; delay_cnt_2[13]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.498      ; 2.029      ;
; 1.541 ; delay_cnt_2[0]    ; delay_cnt_2[1]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.370      ; 1.911      ;
; 1.568 ; delay_cnt_2[4]    ; delay_cnt_2[5]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.231      ; 1.799      ;
; 1.576 ; delay_cnt_2[0]    ; delay_cnt_2[3]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.371      ; 1.947      ;
; 1.581 ; delay_cnt_2[12]   ; delay_cnt_2[15]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.498      ; 2.079      ;
; 1.585 ; delay_cnt_2[18]   ; delay_cnt_2[6]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.498      ; 2.083      ;
; 1.588 ; delay_cnt_2[21]   ; delay_cnt_2[23]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.393      ; 1.981      ;
; 1.594 ; delay_cnt_2[12]   ; delay_cnt_2[9]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.354      ; 1.948      ;
; 1.605 ; cur_state.DONE    ; next_state.DONE_1095    ; cur_state.DONE ; cur_state.DONE ; -0.500       ; 4.942      ; 6.307      ;
; 1.635 ; delay_cnt_2[20]   ; delay_cnt_2[0]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.029      ; 1.664      ;
; 1.636 ; cur_state.DONE    ; next_state.IDLE_1117    ; cur_state.DONE ; cur_state.DONE ; -0.500       ; 5.122      ; 6.518      ;
; 1.641 ; delay_cnt_2[18]   ; delay_cnt_2[18]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.018      ; 1.659      ;
; 1.643 ; delay_cnt_2[12]   ; delay_cnt_2[23]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.621      ; 2.264      ;
; 1.644 ; delay_cnt_2[1]    ; delay_cnt_2[2]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.044      ; 1.688      ;
; 1.656 ; delay_cnt_2[12]   ; delay_cnt_2[4]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.498      ; 2.154      ;
; 1.657 ; delay_cnt_2[12]   ; delay_cnt_2[20]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.353      ; 2.010      ;
; 1.660 ; delay_cnt_2[14]   ; delay_cnt_2[17]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.162      ; 1.822      ;
; 1.663 ; delay_cnt_2[19]   ; delay_cnt_2[20]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; -0.228     ; 1.435      ;
; 1.666 ; delay_cnt_2[12]   ; delay_cnt_2[14]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.498      ; 2.164      ;
; 1.667 ; delay_cnt_2[18]   ; delay_cnt_2[21]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.262      ; 1.929      ;
; 1.669 ; delay_cnt_2[19]   ; delay_cnt_2[23]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.040      ; 1.709      ;
; 1.702 ; delay_cnt_2[8]    ; delay_cnt_2[8]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.037      ; 1.739      ;
; 1.703 ; delay_cnt_2[3]    ; delay_cnt_2[5]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.045      ; 1.748      ;
; 1.705 ; delay_cnt_2[7]    ; delay_cnt_2[7]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.037      ; 1.742      ;
; 1.707 ; delay_cnt_2[8]    ; delay_cnt_2[17]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.162      ; 1.869      ;
; 1.708 ; delay_cnt_2[13]   ; delay_cnt_2[17]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.162      ; 1.870      ;
; 1.730 ; delay_cnt_2[11]   ; delay_cnt_2[17]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.305      ; 2.035      ;
; 1.741 ; delay_cnt_2[2]    ; delay_cnt_2[5]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.046      ; 1.787      ;
; 1.748 ; delay_cnt_2[20]   ; delay_cnt_2[23]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.299      ; 2.047      ;
; 1.751 ; delay_cnt_2[6]    ; delay_cnt_2[7]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.037      ; 1.788      ;
; 1.752 ; delay_cnt_2[10]   ; delay_cnt_2[17]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.309      ; 2.061      ;
; 1.753 ; delay_cnt_2[18]   ; delay_cnt_2[8]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.498      ; 2.251      ;
; 1.782 ; delay_cnt_2[0]    ; delay_cnt_2[2]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.370      ; 2.152      ;
; 1.785 ; delay_cnt_2[17]   ; delay_cnt_2[20]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; -0.228     ; 1.557      ;
; 1.791 ; delay_cnt_2[17]   ; delay_cnt_2[23]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.040      ; 1.831      ;
; 1.794 ; delay_cnt_2[12]   ; delay_cnt_2[0]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.351      ; 2.145      ;
; 1.802 ; delay_cnt_2[12]   ; delay_cnt_2[21]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.262      ; 2.064      ;
; 1.803 ; delay_cnt_2[16]   ; delay_cnt_2[20]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; -0.229     ; 1.574      ;
; 1.820 ; delay_cnt_2[16]   ; delay_cnt_2[23]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.039      ; 1.859      ;
; 1.823 ; delay_cnt_2[9]    ; delay_cnt_2[17]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.300      ; 2.123      ;
; 1.824 ; delay_cnt_2[1]    ; delay_cnt_2[5]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.045      ; 1.869      ;
; 1.828 ; delay_cnt_2[19]   ; delay_cnt_2[21]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; -0.319     ; 1.509      ;
; 1.839 ; delay_cnt_2[4]    ; delay_cnt_2[4]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.037      ; 1.876      ;
; 1.843 ; delay_cnt_2[6]    ; delay_cnt_2[17]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.162      ; 2.005      ;
; 1.849 ; delay_cnt_2[15]   ; delay_cnt_2[17]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.162      ; 2.011      ;
; 1.852 ; delay_cnt_2[14]   ; delay_cnt_2[16]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.162      ; 2.014      ;
; 1.884 ; delay_cnt_2[4]    ; delay_cnt_2[7]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.037      ; 1.921      ;
; 1.885 ; delay_cnt_2[11]   ; delay_cnt_2[8]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.180      ; 2.065      ;
; 1.896 ; delay_cnt_2[18]   ; delay_cnt_2[14]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.498      ; 2.394      ;
; 1.898 ; delay_cnt_2[5]    ; delay_cnt_2[7]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; -0.149     ; 1.749      ;
; 1.899 ; delay_cnt_2[8]    ; delay_cnt_2[16]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.162      ; 2.061      ;
; 1.900 ; delay_cnt_2[13]   ; delay_cnt_2[16]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.162      ; 2.062      ;
; 1.903 ; delay_cnt_2[14]   ; delay_cnt_2[8]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.037      ; 1.940      ;
; 1.905 ; delay_cnt_2[21]   ; delay_cnt_2[9]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.126      ; 2.031      ;
; 1.907 ; delay_cnt_2[20]   ; delay_cnt_2[21]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; -0.060     ; 1.847      ;
; 1.914 ; delay_cnt_2[14]   ; delay_cnt_2[19]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.161      ; 2.075      ;
; 1.919 ; delay_cnt_2[13]   ; delay_cnt_2[13]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.037      ; 1.956      ;
; 1.922 ; delay_cnt_2[11]   ; delay_cnt_2[16]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.305      ; 2.227      ;
; 1.941 ; delay_cnt_2[0]    ; delay_cnt_2[5]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.371      ; 2.312      ;
; 1.944 ; delay_cnt_2[10]   ; delay_cnt_2[16]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.309      ; 2.253      ;
+-------+-------------------+-------------------------+----------------+----------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------+
; Fast 1200mV 0C Model Setup Summary      ;
+----------------+--------+---------------+
; Clock          ; Slack  ; End Point TNS ;
+----------------+--------+---------------+
; clk            ; -1.640 ; -50.935       ;
; cur_state.DONE ; -1.508 ; -27.717       ;
+----------------+--------+---------------+


+----------------------------------------+
; Fast 1200mV 0C Model Hold Summary      ;
+----------------+-------+---------------+
; Clock          ; Slack ; End Point TNS ;
+----------------+-------+---------------+
; clk            ; 0.178 ; 0.000         ;
; cur_state.DONE ; 0.310 ; 0.000         ;
+----------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------------+--------+------------------------+
; Clock          ; Slack  ; End Point TNS          ;
+----------------+--------+------------------------+
; clk            ; -3.000 ; -51.685                ;
; cur_state.DONE ; 0.363  ; 0.000                  ;
+----------------+--------+------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                            ;
+--------+-------------------------+-------------------+----------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node           ; Launch Clock   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------+----------------+-------------+--------------+------------+------------+
; -1.640 ; next_state.LCD_RST_1106 ; delay_cnt[5]      ; cur_state.DONE ; clk         ; 1.000        ; -1.474     ; 1.143      ;
; -1.635 ; next_state.LCD_RST_1106 ; delay_cnt[0]      ; cur_state.DONE ; clk         ; 1.000        ; -1.474     ; 1.138      ;
; -1.552 ; next_state.LCD_RST_1106 ; delay_cnt[3]      ; cur_state.DONE ; clk         ; 1.000        ; -1.474     ; 1.055      ;
; -1.551 ; next_state.LCD_RST_1106 ; delay_cnt[1]      ; cur_state.DONE ; clk         ; 1.000        ; -1.474     ; 1.054      ;
; -1.542 ; next_state.LCD_RST_1106 ; flow_ctrl.0001    ; cur_state.DONE ; clk         ; 1.000        ; -1.475     ; 1.044      ;
; -1.538 ; next_state.LCD_RST_1106 ; flow_ctrl.0011    ; cur_state.DONE ; clk         ; 1.000        ; -1.475     ; 1.040      ;
; -1.537 ; next_state.LCD_RST_1106 ; flow_ctrl.0101    ; cur_state.DONE ; clk         ; 1.000        ; -1.475     ; 1.039      ;
; -1.492 ; next_state.LCD_RST_1106 ; delay_cnt[2]      ; cur_state.DONE ; clk         ; 1.000        ; -1.474     ; 0.995      ;
; -1.488 ; next_state.LCD_RST_1106 ; delay_cnt[22]     ; cur_state.DONE ; clk         ; 1.000        ; -1.475     ; 0.990      ;
; -1.462 ; next_state.DONE_1095    ; delay_cnt[5]      ; cur_state.DONE ; clk         ; 1.000        ; -1.395     ; 1.044      ;
; -1.457 ; next_state.DONE_1095    ; delay_cnt[0]      ; cur_state.DONE ; clk         ; 1.000        ; -1.395     ; 1.039      ;
; -1.452 ; next_state.LCD_RST_1106 ; delay_cnt[4]      ; cur_state.DONE ; clk         ; 1.000        ; -1.281     ; 1.148      ;
; -1.451 ; next_state.LCD_RST_1106 ; delay_cnt[6]      ; cur_state.DONE ; clk         ; 1.000        ; -1.281     ; 1.147      ;
; -1.451 ; next_state.LCD_RST_1106 ; delay_cnt[8]      ; cur_state.DONE ; clk         ; 1.000        ; -1.281     ; 1.147      ;
; -1.450 ; next_state.LCD_RST_1106 ; delay_cnt[11]     ; cur_state.DONE ; clk         ; 1.000        ; -1.281     ; 1.146      ;
; -1.450 ; next_state.LCD_RST_1106 ; delay_cnt[10]     ; cur_state.DONE ; clk         ; 1.000        ; -1.281     ; 1.146      ;
; -1.449 ; next_state.LCD_RST_1106 ; delay_cnt[9]      ; cur_state.DONE ; clk         ; 1.000        ; -1.281     ; 1.145      ;
; -1.449 ; next_state.LCD_RST_1106 ; delay_cnt[20]     ; cur_state.DONE ; clk         ; 1.000        ; -1.282     ; 1.144      ;
; -1.448 ; next_state.LCD_RST_1106 ; delay_cnt[12]     ; cur_state.DONE ; clk         ; 1.000        ; -1.281     ; 1.144      ;
; -1.448 ; next_state.LCD_RST_1106 ; delay_cnt[19]     ; cur_state.DONE ; clk         ; 1.000        ; -1.282     ; 1.143      ;
; -1.446 ; next_state.LCD_RST_1106 ; delay_cnt[13]     ; cur_state.DONE ; clk         ; 1.000        ; -1.281     ; 1.142      ;
; -1.440 ; next_state.LCD_RST_1106 ; delay_cnt[7]      ; cur_state.DONE ; clk         ; 1.000        ; -1.281     ; 1.136      ;
; -1.439 ; next_state.LCD_RST_1106 ; delay_cnt[14]     ; cur_state.DONE ; clk         ; 1.000        ; -1.281     ; 1.135      ;
; -1.438 ; next_state.LCD_RST_1106 ; delay_cnt[15]     ; cur_state.DONE ; clk         ; 1.000        ; -1.281     ; 1.134      ;
; -1.413 ; next_state.DONE_1095    ; flow_ctrl.0001    ; cur_state.DONE ; clk         ; 1.000        ; -1.396     ; 0.994      ;
; -1.412 ; next_state.DONE_1095    ; flow_ctrl.0011    ; cur_state.DONE ; clk         ; 1.000        ; -1.396     ; 0.993      ;
; -1.407 ; next_state.DONE_1095    ; flow_ctrl.0101    ; cur_state.DONE ; clk         ; 1.000        ; -1.396     ; 0.988      ;
; -1.360 ; next_state.LCD_RST_1106 ; flow_ctrl.0100    ; cur_state.DONE ; clk         ; 1.000        ; -1.475     ; 0.862      ;
; -1.360 ; next_state.LCD_RST_1106 ; flow_ctrl.0010    ; cur_state.DONE ; clk         ; 1.000        ; -1.475     ; 0.862      ;
; -1.357 ; next_state.LCD_RST_1106 ; flow_ctrl.0110    ; cur_state.DONE ; clk         ; 1.000        ; -1.475     ; 0.859      ;
; -1.314 ; next_state.DONE_1095    ; delay_cnt[2]      ; cur_state.DONE ; clk         ; 1.000        ; -1.395     ; 0.896      ;
; -1.310 ; next_state.DONE_1095    ; cur_state.DONE    ; cur_state.DONE ; clk         ; 1.000        ; -1.397     ; 0.890      ;
; -1.310 ; next_state.DONE_1095    ; delay_cnt[22]     ; cur_state.DONE ; clk         ; 1.000        ; -1.396     ; 0.891      ;
; -1.295 ; next_state.LCD_RST_1106 ; delay_cnt[18]     ; cur_state.DONE ; clk         ; 1.000        ; -1.282     ; 0.990      ;
; -1.294 ; next_state.LCD_RST_1106 ; delay_cnt[23]     ; cur_state.DONE ; clk         ; 1.000        ; -1.282     ; 0.989      ;
; -1.292 ; next_state.LCD_RST_1106 ; delay_cnt[16]     ; cur_state.DONE ; clk         ; 1.000        ; -1.282     ; 0.987      ;
; -1.292 ; next_state.LCD_RST_1106 ; delay_cnt[17]     ; cur_state.DONE ; clk         ; 1.000        ; -1.282     ; 0.987      ;
; -1.285 ; next_state.LCD_RST_1106 ; state_done        ; cur_state.DONE ; clk         ; 1.000        ; -1.475     ; 0.787      ;
; -1.285 ; next_state.LCD_RST_1106 ; delay_cnt[21]     ; cur_state.DONE ; clk         ; 1.000        ; -1.282     ; 0.980      ;
; -1.274 ; next_state.DONE_1095    ; delay_cnt[4]      ; cur_state.DONE ; clk         ; 1.000        ; -1.202     ; 1.049      ;
; -1.273 ; next_state.DONE_1095    ; delay_cnt[6]      ; cur_state.DONE ; clk         ; 1.000        ; -1.202     ; 1.048      ;
; -1.273 ; next_state.DONE_1095    ; delay_cnt[8]      ; cur_state.DONE ; clk         ; 1.000        ; -1.202     ; 1.048      ;
; -1.272 ; next_state.DONE_1095    ; delay_cnt[11]     ; cur_state.DONE ; clk         ; 1.000        ; -1.202     ; 1.047      ;
; -1.272 ; next_state.DONE_1095    ; delay_cnt[10]     ; cur_state.DONE ; clk         ; 1.000        ; -1.202     ; 1.047      ;
; -1.271 ; next_state.DONE_1095    ; delay_cnt[9]      ; cur_state.DONE ; clk         ; 1.000        ; -1.202     ; 1.046      ;
; -1.271 ; next_state.DONE_1095    ; delay_cnt[20]     ; cur_state.DONE ; clk         ; 1.000        ; -1.203     ; 1.045      ;
; -1.270 ; next_state.DONE_1095    ; delay_cnt[12]     ; cur_state.DONE ; clk         ; 1.000        ; -1.202     ; 1.045      ;
; -1.270 ; next_state.DONE_1095    ; delay_cnt[19]     ; cur_state.DONE ; clk         ; 1.000        ; -1.203     ; 1.044      ;
; -1.268 ; next_state.DONE_1095    ; delay_cnt[13]     ; cur_state.DONE ; clk         ; 1.000        ; -1.202     ; 1.043      ;
; -1.262 ; next_state.DONE_1095    ; delay_cnt[7]      ; cur_state.DONE ; clk         ; 1.000        ; -1.202     ; 1.037      ;
; -1.261 ; next_state.DONE_1095    ; delay_cnt[14]     ; cur_state.DONE ; clk         ; 1.000        ; -1.202     ; 1.036      ;
; -1.260 ; next_state.DONE_1095    ; delay_cnt[15]     ; cur_state.DONE ; clk         ; 1.000        ; -1.202     ; 1.035      ;
; -1.237 ; next_state.DONE_1095    ; flow_ctrl.0100    ; cur_state.DONE ; clk         ; 1.000        ; -1.396     ; 0.818      ;
; -1.236 ; next_state.DONE_1095    ; flow_ctrl.0010    ; cur_state.DONE ; clk         ; 1.000        ; -1.396     ; 0.817      ;
; -1.231 ; next_state.DONE_1095    ; flow_ctrl.0110    ; cur_state.DONE ; clk         ; 1.000        ; -1.396     ; 0.812      ;
; -1.196 ; next_state.DONE_1095    ; delay_cnt[3]      ; cur_state.DONE ; clk         ; 1.000        ; -1.395     ; 0.778      ;
; -1.194 ; next_state.DONE_1095    ; delay_cnt[1]      ; cur_state.DONE ; clk         ; 1.000        ; -1.395     ; 0.776      ;
; -1.135 ; next_state.DONE_1095    ; state_done        ; cur_state.DONE ; clk         ; 1.000        ; -1.396     ; 0.716      ;
; -1.132 ; next_state.LCD_RST_1106 ; flow_ctrl.0000    ; cur_state.DONE ; clk         ; 1.000        ; -1.473     ; 0.636      ;
; -1.117 ; next_state.DONE_1095    ; delay_cnt[18]     ; cur_state.DONE ; clk         ; 1.000        ; -1.203     ; 0.891      ;
; -1.116 ; next_state.DONE_1095    ; delay_cnt[23]     ; cur_state.DONE ; clk         ; 1.000        ; -1.203     ; 0.890      ;
; -1.114 ; next_state.DONE_1095    ; delay_cnt[16]     ; cur_state.DONE ; clk         ; 1.000        ; -1.203     ; 0.888      ;
; -1.114 ; next_state.DONE_1095    ; delay_cnt[17]     ; cur_state.DONE ; clk         ; 1.000        ; -1.203     ; 0.888      ;
; -1.107 ; next_state.DONE_1095    ; delay_cnt[21]     ; cur_state.DONE ; clk         ; 1.000        ; -1.203     ; 0.881      ;
; -1.089 ; next_state.LCD_RST_1106 ; lcd_rst_n_o~reg0  ; cur_state.DONE ; clk         ; 1.000        ; -1.473     ; 0.593      ;
; -1.010 ; next_state.IDLE_1117    ; done_o~reg0       ; cur_state.DONE ; clk         ; 1.000        ; -1.584     ; 0.403      ;
; -0.995 ; delay_cnt[7]            ; delay_cnt[22]     ; clk            ; clk         ; 1.000        ; -0.239     ; 1.743      ;
; -0.982 ; delay_cnt[1]            ; delay_cnt[22]     ; clk            ; clk         ; 1.000        ; -0.038     ; 1.931      ;
; -0.956 ; delay_cnt[13]           ; delay_cnt[22]     ; clk            ; clk         ; 1.000        ; -0.239     ; 1.704      ;
; -0.943 ; next_state.DONE_1095    ; flow_ctrl.0000    ; cur_state.DONE ; clk         ; 1.000        ; -1.394     ; 0.526      ;
; -0.936 ; delay_cnt[0]            ; delay_cnt[22]     ; clk            ; clk         ; 1.000        ; -0.037     ; 1.886      ;
; -0.923 ; delay_cnt[4]            ; delay_cnt[22]     ; clk            ; clk         ; 1.000        ; -0.239     ; 1.671      ;
; -0.921 ; delay_cnt[12]           ; delay_cnt[22]     ; clk            ; clk         ; 1.000        ; -0.239     ; 1.669      ;
; -0.918 ; delay_cnt[4]            ; flow_ctrl.0100    ; clk            ; clk         ; 1.000        ; -0.239     ; 1.666      ;
; -0.918 ; delay_cnt[4]            ; flow_ctrl.0010    ; clk            ; clk         ; 1.000        ; -0.239     ; 1.666      ;
; -0.915 ; delay_cnt[4]            ; flow_ctrl.0110    ; clk            ; clk         ; 1.000        ; -0.239     ; 1.663      ;
; -0.915 ; delay_cnt[3]            ; delay_cnt[22]     ; clk            ; clk         ; 1.000        ; -0.038     ; 1.864      ;
; -0.913 ; delay_cnt[9]            ; delay_cnt[22]     ; clk            ; clk         ; 1.000        ; -0.239     ; 1.661      ;
; -0.900 ; next_state.IDLE_1117    ; cur_state.IDLE    ; cur_state.DONE ; clk         ; 1.000        ; -1.475     ; 0.402      ;
; -0.888 ; next_state.LCD_RST_1106 ; cur_state.LCD_RST ; cur_state.DONE ; clk         ; 1.000        ; -1.473     ; 0.392      ;
; -0.878 ; delay_cnt[23]           ; delay_cnt[0]      ; clk            ; clk         ; 1.000        ; -0.237     ; 1.628      ;
; -0.872 ; delay_cnt[4]            ; flow_ctrl.0101    ; clk            ; clk         ; 1.000        ; -0.239     ; 1.620      ;
; -0.871 ; delay_cnt[4]            ; flow_ctrl.0011    ; clk            ; clk         ; 1.000        ; -0.239     ; 1.619      ;
; -0.871 ; delay_cnt[4]            ; flow_ctrl.0001    ; clk            ; clk         ; 1.000        ; -0.239     ; 1.619      ;
; -0.869 ; delay_cnt[20]           ; delay_cnt[0]      ; clk            ; clk         ; 1.000        ; -0.237     ; 1.619      ;
; -0.866 ; next_state.LCD_RST_1106 ; done_o~reg0       ; cur_state.DONE ; clk         ; 1.000        ; -1.582     ; 0.261      ;
; -0.860 ; delay_cnt[4]            ; delay_cnt[0]      ; clk            ; clk         ; 1.000        ; -0.238     ; 1.609      ;
; -0.859 ; delay_cnt[14]           ; delay_cnt[22]     ; clk            ; clk         ; 1.000        ; -0.239     ; 1.607      ;
; -0.855 ; delay_cnt[6]            ; delay_cnt[22]     ; clk            ; clk         ; 1.000        ; -0.239     ; 1.603      ;
; -0.848 ; delay_cnt[11]           ; delay_cnt[22]     ; clk            ; clk         ; 1.000        ; -0.239     ; 1.596      ;
; -0.848 ; delay_cnt[5]            ; delay_cnt[22]     ; clk            ; clk         ; 1.000        ; -0.037     ; 1.798      ;
; -0.836 ; delay_cnt[7]            ; delay_cnt[21]     ; clk            ; clk         ; 1.000        ; -0.046     ; 1.777      ;
; -0.835 ; next_state.DONE_1095    ; lcd_rst_n_o~reg0  ; cur_state.DONE ; clk         ; 1.000        ; -1.394     ; 0.418      ;
; -0.823 ; delay_cnt[1]            ; delay_cnt[21]     ; clk            ; clk         ; 1.000        ; 0.155      ; 1.965      ;
; -0.816 ; delay_cnt[15]           ; delay_cnt[22]     ; clk            ; clk         ; 1.000        ; -0.239     ; 1.564      ;
; -0.816 ; delay_cnt[10]           ; delay_cnt[22]     ; clk            ; clk         ; 1.000        ; -0.239     ; 1.564      ;
; -0.807 ; delay_cnt[7]            ; delay_cnt[23]     ; clk            ; clk         ; 1.000        ; -0.046     ; 1.748      ;
; -0.802 ; delay_cnt[0]            ; delay_cnt[21]     ; clk            ; clk         ; 1.000        ; 0.156      ; 1.945      ;
; -0.800 ; delay_cnt[7]            ; delay_cnt[14]     ; clk            ; clk         ; 1.000        ; -0.045     ; 1.742      ;
; -0.798 ; flow_ctrl.0001          ; delay_cnt[0]      ; clk            ; clk         ; 1.000        ; -0.035     ; 1.750      ;
+--------+-------------------------+-------------------+----------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'cur_state.DONE'                                                                               ;
+--------+-----------------+----------------------+----------------+----------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node              ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+----------------------+----------------+----------------+--------------+------------+------------+
; -1.508 ; delay_cnt_2[1]  ; delay_cnt_2[14]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.115     ; 1.944      ;
; -1.499 ; delay_cnt_2[0]  ; delay_cnt_2[14]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; 0.086      ; 2.136      ;
; -1.469 ; delay_cnt_2[1]  ; delay_cnt_2[22]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.375     ; 1.647      ;
; -1.463 ; delay_cnt_2[0]  ; delay_cnt_2[21]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.064     ; 1.740      ;
; -1.460 ; delay_cnt_2[0]  ; delay_cnt_2[22]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.174     ; 1.839      ;
; -1.444 ; delay_cnt_2[1]  ; delay_cnt_2[21]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.265     ; 1.520      ;
; -1.441 ; delay_cnt_2[3]  ; delay_cnt_2[14]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.115     ; 1.877      ;
; -1.435 ; delay_cnt_2[7]  ; delay_cnt_2[14]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.019     ; 1.967      ;
; -1.402 ; delay_cnt_2[3]  ; delay_cnt_2[22]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.375     ; 1.580      ;
; -1.396 ; delay_cnt_2[7]  ; delay_cnt_2[22]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.279     ; 1.670      ;
; -1.391 ; delay_cnt_2[2]  ; delay_cnt_2[14]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.115     ; 1.827      ;
; -1.386 ; delay_cnt_2[0]  ; delay_cnt_2[15]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; 0.086      ; 2.023      ;
; -1.380 ; delay_cnt_2[2]  ; delay_cnt_2[21]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.265     ; 1.456      ;
; -1.377 ; delay_cnt_2[3]  ; delay_cnt_2[21]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.265     ; 1.453      ;
; -1.373 ; delay_cnt_2[5]  ; delay_cnt_2[14]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.115     ; 1.809      ;
; -1.371 ; delay_cnt_2[7]  ; delay_cnt_2[21]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.169     ; 1.543      ;
; -1.367 ; delay_cnt_2[1]  ; delay_cnt_2[15]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.115     ; 1.803      ;
; -1.352 ; delay_cnt_2[2]  ; delay_cnt_2[22]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.375     ; 1.530      ;
; -1.346 ; delay_cnt_2[1]  ; delay_cnt_2[18]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.375     ; 1.526      ;
; -1.337 ; delay_cnt_2[0]  ; delay_cnt_2[18]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.174     ; 1.718      ;
; -1.334 ; delay_cnt_2[5]  ; delay_cnt_2[22]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.375     ; 1.512      ;
; -1.315 ; delay_cnt_2[4]  ; delay_cnt_2[14]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.020     ; 1.846      ;
; -1.309 ; delay_cnt_2[5]  ; delay_cnt_2[21]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.265     ; 1.385      ;
; -1.303 ; delay_cnt_2[2]  ; delay_cnt_2[15]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.115     ; 1.739      ;
; -1.300 ; delay_cnt_2[3]  ; delay_cnt_2[15]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.115     ; 1.736      ;
; -1.298 ; delay_cnt_2[4]  ; delay_cnt_2[21]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.170     ; 1.469      ;
; -1.294 ; delay_cnt_2[7]  ; delay_cnt_2[15]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.019     ; 1.826      ;
; -1.287 ; delay_cnt_2[1]  ; delay_cnt_2[12]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.374     ; 1.386      ;
; -1.279 ; delay_cnt_2[3]  ; delay_cnt_2[18]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.375     ; 1.459      ;
; -1.278 ; delay_cnt_2[0]  ; delay_cnt_2[12]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.173     ; 1.578      ;
; -1.276 ; delay_cnt_2[15] ; delay_cnt_2[22]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.279     ; 1.550      ;
; -1.276 ; delay_cnt_2[4]  ; delay_cnt_2[22]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.280     ; 1.549      ;
; -1.273 ; delay_cnt_2[7]  ; delay_cnt_2[18]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.279     ; 1.549      ;
; -1.272 ; delay_cnt_2[9]  ; delay_cnt_2[14]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; 0.086      ; 1.909      ;
; -1.256 ; delay_cnt_2[0]  ; delay_cnt_2[11]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.015     ; 1.815      ;
; -1.251 ; delay_cnt_2[15] ; delay_cnt_2[21]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.169     ; 1.423      ;
; -1.237 ; delay_cnt_2[1]  ; delay_cnt_2[11]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.216     ; 1.595      ;
; -1.235 ; delay_cnt_2[13] ; delay_cnt_2[14]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.019     ; 1.767      ;
; -1.234 ; delay_cnt_2[6]  ; delay_cnt_2[14]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.019     ; 1.766      ;
; -1.233 ; delay_cnt_2[9]  ; delay_cnt_2[22]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.174     ; 1.612      ;
; -1.232 ; delay_cnt_2[5]  ; delay_cnt_2[15]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.115     ; 1.668      ;
; -1.229 ; delay_cnt_2[2]  ; delay_cnt_2[18]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.375     ; 1.409      ;
; -1.224 ; delay_cnt_2[1]  ; delay_cnt_2[20]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.211     ; 1.504      ;
; -1.223 ; delay_cnt_2[1]  ; delay_cnt_2[10]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.220     ; 1.494      ;
; -1.223 ; delay_cnt_2[11] ; delay_cnt_2[14]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; 0.086      ; 1.860      ;
; -1.221 ; delay_cnt_2[4]  ; delay_cnt_2[15]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.020     ; 1.752      ;
; -1.220 ; delay_cnt_2[3]  ; delay_cnt_2[12]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.374     ; 1.319      ;
; -1.216 ; delay_cnt_2[6]  ; delay_cnt_2[21]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.169     ; 1.388      ;
; -1.215 ; delay_cnt_2[0]  ; delay_cnt_2[20]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.010     ; 1.696      ;
; -1.214 ; delay_cnt_2[7]  ; delay_cnt_2[12]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.278     ; 1.409      ;
; -1.214 ; delay_cnt_2[0]  ; delay_cnt_2[10]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.019     ; 1.686      ;
; -1.211 ; delay_cnt_2[5]  ; delay_cnt_2[18]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.375     ; 1.391      ;
; -1.208 ; delay_cnt_2[9]  ; delay_cnt_2[21]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.064     ; 1.485      ;
; -1.204 ; cur_state.DONE  ; next_state.IDLE_1117 ; cur_state.DONE ; cur_state.DONE ; 0.500        ; 2.434      ; 3.903      ;
; -1.197 ; delay_cnt_2[0]  ; delay_cnt_2[9]       ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.015     ; 1.671      ;
; -1.196 ; delay_cnt_2[13] ; delay_cnt_2[22]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.279     ; 1.470      ;
; -1.195 ; delay_cnt_2[6]  ; delay_cnt_2[22]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.279     ; 1.469      ;
; -1.184 ; delay_cnt_2[11] ; delay_cnt_2[22]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.174     ; 1.563      ;
; -1.178 ; delay_cnt_2[1]  ; delay_cnt_2[9]       ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.216     ; 1.451      ;
; -1.173 ; delay_cnt_2[2]  ; delay_cnt_2[11]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.216     ; 1.531      ;
; -1.171 ; delay_cnt_2[13] ; delay_cnt_2[21]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.169     ; 1.343      ;
; -1.170 ; delay_cnt_2[2]  ; delay_cnt_2[12]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.374     ; 1.269      ;
; -1.170 ; delay_cnt_2[3]  ; delay_cnt_2[11]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.216     ; 1.528      ;
; -1.165 ; delay_cnt_2[8]  ; delay_cnt_2[14]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.020     ; 1.696      ;
; -1.164 ; delay_cnt_2[7]  ; delay_cnt_2[11]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.120     ; 1.618      ;
; -1.163 ; delay_cnt_2[10] ; delay_cnt_2[14]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; 0.090      ; 1.804      ;
; -1.159 ; delay_cnt_2[11] ; delay_cnt_2[21]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.064     ; 1.436      ;
; -1.157 ; delay_cnt_2[3]  ; delay_cnt_2[20]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.211     ; 1.437      ;
; -1.156 ; delay_cnt_2[3]  ; delay_cnt_2[10]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.220     ; 1.427      ;
; -1.153 ; delay_cnt_2[15] ; delay_cnt_2[18]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.279     ; 1.429      ;
; -1.153 ; delay_cnt_2[4]  ; delay_cnt_2[18]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.280     ; 1.428      ;
; -1.152 ; delay_cnt_2[5]  ; delay_cnt_2[12]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.374     ; 1.251      ;
; -1.151 ; delay_cnt_2[7]  ; delay_cnt_2[20]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.115     ; 1.527      ;
; -1.150 ; delay_cnt_2[7]  ; delay_cnt_2[10]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.124     ; 1.517      ;
; -1.146 ; delay_cnt_2[8]  ; delay_cnt_2[21]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.170     ; 1.317      ;
; -1.139 ; delay_cnt_2[6]  ; delay_cnt_2[15]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.019     ; 1.671      ;
; -1.135 ; cur_state.DONE  ; next_state.DONE_1095 ; cur_state.DONE ; cur_state.DONE ; 0.500        ; 2.357      ; 3.730      ;
; -1.131 ; delay_cnt_2[16] ; delay_cnt_2[0]       ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.164     ; 1.380      ;
; -1.131 ; delay_cnt_2[9]  ; delay_cnt_2[15]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; 0.086      ; 1.768      ;
; -1.129 ; delay_cnt_2[10] ; delay_cnt_2[21]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.060     ; 1.410      ;
; -1.126 ; delay_cnt_2[8]  ; delay_cnt_2[22]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.280     ; 1.399      ;
; -1.124 ; delay_cnt_2[10] ; delay_cnt_2[22]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.170     ; 1.507      ;
; -1.114 ; delay_cnt_2[2]  ; delay_cnt_2[9]       ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.216     ; 1.387      ;
; -1.111 ; delay_cnt_2[3]  ; delay_cnt_2[9]       ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.216     ; 1.384      ;
; -1.110 ; delay_cnt_2[9]  ; delay_cnt_2[18]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.174     ; 1.491      ;
; -1.107 ; delay_cnt_2[2]  ; delay_cnt_2[20]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.211     ; 1.387      ;
; -1.106 ; delay_cnt_2[2]  ; delay_cnt_2[10]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.220     ; 1.377      ;
; -1.105 ; delay_cnt_2[7]  ; delay_cnt_2[9]       ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.120     ; 1.474      ;
; -1.103 ; delay_cnt_2[1]  ; delay_cnt_2[0]       ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.216     ; 1.300      ;
; -1.103 ; delay_cnt_2[14] ; delay_cnt_2[21]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.169     ; 1.275      ;
; -1.102 ; delay_cnt_2[5]  ; delay_cnt_2[11]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.216     ; 1.460      ;
; -1.100 ; delay_cnt_2[14] ; delay_cnt_2[22]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.279     ; 1.374      ;
; -1.094 ; delay_cnt_2[13] ; delay_cnt_2[15]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.019     ; 1.626      ;
; -1.094 ; delay_cnt_2[4]  ; delay_cnt_2[12]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.279     ; 1.288      ;
; -1.091 ; delay_cnt_2[4]  ; delay_cnt_2[11]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.121     ; 1.544      ;
; -1.089 ; delay_cnt_2[5]  ; delay_cnt_2[20]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.211     ; 1.369      ;
; -1.088 ; delay_cnt_2[5]  ; delay_cnt_2[10]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.220     ; 1.359      ;
; -1.087 ; delay_cnt_2[0]  ; delay_cnt_2[23]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; 0.128      ; 1.870      ;
; -1.082 ; delay_cnt_2[11] ; delay_cnt_2[15]      ; cur_state.DONE ; cur_state.DONE ; 1.000        ; 0.086      ; 1.719      ;
; -1.079 ; delay_cnt_2[5]  ; delay_cnt_2[0]       ; cur_state.DONE ; cur_state.DONE ; 1.000        ; -0.216     ; 1.276      ;
+--------+-----------------+----------------------+----------------+----------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                  ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; delay_cnt[23]    ; delay_cnt[23]    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; delay_cnt[14]    ; delay_cnt[14]    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; delay_cnt[15]    ; delay_cnt[15]    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; delay_cnt[4]     ; delay_cnt[4]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; delay_cnt[6]     ; delay_cnt[6]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; delay_cnt[8]     ; delay_cnt[8]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; delay_cnt[9]     ; delay_cnt[9]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; delay_cnt[21]    ; delay_cnt[21]    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; delay_cnt[20]    ; delay_cnt[20]    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; delay_cnt[16]    ; delay_cnt[16]    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; delay_cnt[12]    ; delay_cnt[12]    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; delay_cnt[13]    ; delay_cnt[13]    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; delay_cnt[17]    ; delay_cnt[17]    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; delay_cnt[18]    ; delay_cnt[18]    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; delay_cnt[19]    ; delay_cnt[19]    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; delay_cnt[7]     ; delay_cnt[7]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; delay_cnt[10]    ; delay_cnt[10]    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; delay_cnt[11]    ; delay_cnt[11]    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.186 ; lcd_rst_n_o~reg0 ; lcd_rst_n_o~reg0 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; state_done       ; state_done       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; delay_cnt[22]    ; delay_cnt[22]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; delay_cnt[1]     ; delay_cnt[1]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; delay_cnt[2]     ; delay_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; delay_cnt[3]     ; delay_cnt[3]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; flow_ctrl.0110   ; flow_ctrl.0110   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; flow_ctrl.0100   ; flow_ctrl.0100   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; flow_ctrl.0010   ; flow_ctrl.0010   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; flow_ctrl.0011   ; flow_ctrl.0011   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; flow_ctrl.0101   ; flow_ctrl.0101   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; flow_ctrl.0001   ; flow_ctrl.0001   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; delay_cnt[0]     ; delay_cnt[0]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; delay_cnt[5]     ; delay_cnt[5]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.201 ; done_o~reg0      ; done_o~reg0      ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.310 ; flow_ctrl.0011   ; flow_ctrl.0100   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.430      ;
; 0.312 ; flow_ctrl.0101   ; flow_ctrl.0110   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.432      ;
; 0.312 ; flow_ctrl.0001   ; flow_ctrl.0010   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.432      ;
; 0.429 ; flow_ctrl.0000   ; flow_ctrl.0000   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.550      ;
; 0.475 ; flow_ctrl.0110   ; state_done       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.596      ;
; 0.515 ; delay_cnt[22]    ; delay_cnt[23]    ; clk          ; clk         ; 0.000        ; 0.238      ; 0.837      ;
; 0.518 ; flow_ctrl.0010   ; flow_ctrl.0011   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.638      ;
; 0.612 ; delay_cnt[18]    ; delay_cnt[20]    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.741      ;
; 0.644 ; delay_cnt[5]     ; delay_cnt[6]     ; clk          ; clk         ; 0.000        ; 0.238      ; 0.966      ;
; 0.646 ; flow_ctrl.0100   ; lcd_rst_n_o~reg0 ; clk          ; clk         ; 0.000        ; 0.039      ; 0.769      ;
; 0.654 ; delay_cnt[2]     ; delay_cnt[6]     ; clk          ; clk         ; 0.000        ; 0.238      ; 0.976      ;
; 0.661 ; flow_ctrl.0000   ; lcd_rst_n_o~reg0 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.782      ;
; 0.679 ; delay_cnt[18]    ; delay_cnt[19]    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.808      ;
; 0.683 ; flow_ctrl.0100   ; flow_ctrl.0101   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.803      ;
; 0.686 ; delay_cnt[19]    ; delay_cnt[20]    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.815      ;
; 0.689 ; delay_cnt[2]     ; delay_cnt[4]     ; clk          ; clk         ; 0.000        ; 0.238      ; 1.011      ;
; 0.710 ; delay_cnt[5]     ; delay_cnt[8]     ; clk          ; clk         ; 0.000        ; 0.238      ; 1.032      ;
; 0.712 ; delay_cnt[3]     ; delay_cnt[6]     ; clk          ; clk         ; 0.000        ; 0.238      ; 1.034      ;
; 0.720 ; delay_cnt[2]     ; delay_cnt[8]     ; clk          ; clk         ; 0.000        ; 0.238      ; 1.042      ;
; 0.745 ; delay_cnt[16]    ; delay_cnt[20]    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.874      ;
; 0.747 ; delay_cnt[3]     ; delay_cnt[4]     ; clk          ; clk         ; 0.000        ; 0.238      ; 1.069      ;
; 0.749 ; delay_cnt[17]    ; delay_cnt[20]    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.878      ;
; 0.768 ; flow_ctrl.0000   ; flow_ctrl.0001   ; clk          ; clk         ; 0.000        ; 0.034      ; 0.886      ;
; 0.773 ; delay_cnt[20]    ; delay_cnt[23]    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.902      ;
; 0.776 ; delay_cnt[1]     ; delay_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.897      ;
; 0.776 ; delay_cnt[1]     ; delay_cnt[6]     ; clk          ; clk         ; 0.000        ; 0.238      ; 1.098      ;
; 0.778 ; delay_cnt[3]     ; delay_cnt[8]     ; clk          ; clk         ; 0.000        ; 0.238      ; 1.100      ;
; 0.780 ; delay_cnt[16]    ; delay_cnt[18]    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.909      ;
; 0.782 ; delay_cnt[4]     ; delay_cnt[6]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.911      ;
; 0.782 ; delay_cnt[6]     ; delay_cnt[8]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.911      ;
; 0.784 ; delay_cnt[17]    ; delay_cnt[18]    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.913      ;
; 0.787 ; delay_cnt[0]     ; delay_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.908      ;
; 0.787 ; delay_cnt[0]     ; delay_cnt[6]     ; clk          ; clk         ; 0.000        ; 0.238      ; 1.109      ;
; 0.792 ; delay_cnt[20]    ; delay_cnt[21]    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.921      ;
; 0.796 ; delay_cnt[5]     ; delay_cnt[7]     ; clk          ; clk         ; 0.000        ; 0.238      ; 1.118      ;
; 0.806 ; delay_cnt[2]     ; delay_cnt[7]     ; clk          ; clk         ; 0.000        ; 0.238      ; 1.128      ;
; 0.811 ; delay_cnt[1]     ; delay_cnt[4]     ; clk          ; clk         ; 0.000        ; 0.238      ; 1.133      ;
; 0.812 ; delay_cnt[16]    ; delay_cnt[19]    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.941      ;
; 0.816 ; delay_cnt[17]    ; delay_cnt[19]    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.945      ;
; 0.822 ; delay_cnt[0]     ; delay_cnt[4]     ; clk          ; clk         ; 0.000        ; 0.238      ; 1.144      ;
; 0.828 ; delay_cnt[21]    ; delay_cnt[23]    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.957      ;
; 0.829 ; flow_ctrl.0110   ; flow_ctrl.0000   ; clk          ; clk         ; 0.000        ; 0.039      ; 0.952      ;
; 0.837 ; delay_cnt[5]     ; delay_cnt[11]    ; clk          ; clk         ; 0.000        ; 0.238      ; 1.159      ;
; 0.838 ; flow_ctrl.0101   ; delay_cnt[21]    ; clk          ; clk         ; 0.000        ; 0.238      ; 1.160      ;
; 0.841 ; delay_cnt[18]    ; delay_cnt[23]    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.970      ;
; 0.842 ; delay_cnt[1]     ; delay_cnt[8]     ; clk          ; clk         ; 0.000        ; 0.238      ; 1.164      ;
; 0.842 ; delay_cnt[8]     ; delay_cnt[11]    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.971      ;
; 0.846 ; flow_ctrl.0101   ; delay_cnt[23]    ; clk          ; clk         ; 0.000        ; 0.238      ; 1.168      ;
; 0.846 ; flow_ctrl.0101   ; delay_cnt[18]    ; clk          ; clk         ; 0.000        ; 0.238      ; 1.168      ;
; 0.846 ; flow_ctrl.0101   ; delay_cnt[11]    ; clk          ; clk         ; 0.000        ; 0.239      ; 1.169      ;
; 0.847 ; delay_cnt[2]     ; delay_cnt[11]    ; clk          ; clk         ; 0.000        ; 0.238      ; 1.169      ;
; 0.848 ; delay_cnt[4]     ; delay_cnt[8]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.977      ;
; 0.850 ; delay_cnt[7]     ; delay_cnt[8]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.979      ;
; 0.851 ; flow_ctrl.0101   ; delay_cnt[19]    ; clk          ; clk         ; 0.000        ; 0.238      ; 1.173      ;
; 0.853 ; delay_cnt[0]     ; delay_cnt[8]     ; clk          ; clk         ; 0.000        ; 0.238      ; 1.175      ;
; 0.857 ; flow_ctrl.0101   ; delay_cnt[20]    ; clk          ; clk         ; 0.000        ; 0.238      ; 1.179      ;
; 0.857 ; flow_ctrl.0101   ; delay_cnt[16]    ; clk          ; clk         ; 0.000        ; 0.238      ; 1.179      ;
; 0.857 ; flow_ctrl.0101   ; delay_cnt[17]    ; clk          ; clk         ; 0.000        ; 0.238      ; 1.179      ;
; 0.857 ; flow_ctrl.0101   ; delay_cnt[7]     ; clk          ; clk         ; 0.000        ; 0.239      ; 1.180      ;
; 0.858 ; delay_cnt[16]    ; delay_cnt[17]    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.987      ;
; 0.860 ; delay_cnt[18]    ; delay_cnt[21]    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.989      ;
; 0.861 ; flow_ctrl.0101   ; delay_cnt[13]    ; clk          ; clk         ; 0.000        ; 0.239      ; 1.184      ;
; 0.863 ; flow_ctrl.0101   ; delay_cnt[12]    ; clk          ; clk         ; 0.000        ; 0.239      ; 1.186      ;
; 0.863 ; delay_cnt[10]    ; delay_cnt[11]    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.992      ;
; 0.864 ; flow_ctrl.0101   ; delay_cnt[10]    ; clk          ; clk         ; 0.000        ; 0.239      ; 1.187      ;
; 0.864 ; delay_cnt[3]     ; delay_cnt[7]     ; clk          ; clk         ; 0.000        ; 0.238      ; 1.186      ;
; 0.864 ; flow_ctrl.0011   ; delay_cnt[21]    ; clk          ; clk         ; 0.000        ; 0.238      ; 1.186      ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'cur_state.DONE'                                                                                    ;
+-------+-------------------+-------------------------+----------------+----------------+--------------+------------+------------+
; Slack ; From Node         ; To Node                 ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------------+----------------+----------------+--------------+------------+------------+
; 0.310 ; cur_state.IDLE    ; next_state.LCD_RST_1106 ; clk            ; cur_state.DONE ; 0.000        ; 1.473      ; 1.813      ;
; 0.378 ; state_done        ; next_state.LCD_RST_1106 ; clk            ; cur_state.DONE ; 0.000        ; 1.475      ; 1.883      ;
; 0.391 ; cur_state.IDLE    ; next_state.IDLE_1117    ; clk            ; cur_state.DONE ; 0.000        ; 1.475      ; 1.896      ;
; 0.398 ; delay_cnt_2[23]   ; delay_cnt_2[23]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.021      ; 0.419      ;
; 0.400 ; delay_cnt_2[17]   ; delay_cnt_2[17]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.021      ; 0.421      ;
; 0.415 ; delay_cnt_2[22]   ; delay_cnt_2[23]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.323      ; 0.738      ;
; 0.416 ; cur_state.LCD_RST ; next_state.DONE_1095    ; clk            ; cur_state.DONE ; 0.000        ; 1.394      ; 1.840      ;
; 0.457 ; delay_cnt_2[3]    ; delay_cnt_2[3]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.023      ; 0.480      ;
; 0.466 ; delay_cnt_2[12]   ; delay_cnt_2[17]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.322      ; 0.788      ;
; 0.468 ; cur_state.LCD_RST ; next_state.LCD_RST_1106 ; clk            ; cur_state.DONE ; 0.000        ; 1.473      ; 1.971      ;
; 0.468 ; delay_cnt_2[19]   ; delay_cnt_2[19]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.021      ; 0.489      ;
; 0.473 ; state_done        ; next_state.DONE_1095    ; clk            ; cur_state.DONE ; 0.000        ; 1.396      ; 1.899      ;
; 0.478 ; delay_cnt_2[18]   ; delay_cnt_2[9]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.174      ; 0.652      ;
; 0.496 ; delay_cnt_2[1]    ; delay_cnt_2[1]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.023      ; 0.519      ;
; 0.503 ; done_o~reg0       ; next_state.IDLE_1117    ; clk            ; cur_state.DONE ; 0.000        ; 1.584      ; 2.117      ;
; 0.514 ; delay_cnt_2[16]   ; delay_cnt_2[16]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.021      ; 0.535      ;
; 0.515 ; delay_cnt_2[12]   ; delay_cnt_2[16]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.322      ; 0.837      ;
; 0.516 ; delay_cnt_2[18]   ; delay_cnt_2[19]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.322      ; 0.838      ;
; 0.544 ; delay_cnt_2[18]   ; delay_cnt_2[0]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.174      ; 0.718      ;
; 0.560 ; delay_cnt_2[16]   ; delay_cnt_2[17]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.021      ; 0.581      ;
; 0.568 ; delay_cnt_2[2]    ; delay_cnt_2[2]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.023      ; 0.591      ;
; 0.571 ; done_o~reg0       ; next_state.DONE_1095    ; clk            ; cur_state.DONE ; 0.000        ; 1.503      ; 2.104      ;
; 0.572 ; delay_cnt_2[5]    ; delay_cnt_2[5]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.023      ; 0.595      ;
; 0.585 ; cur_state.DONE    ; next_state.DONE_1095    ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 2.454      ; 3.144      ;
; 0.593 ; delay_cnt_2[22]   ; delay_cnt_2[9]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.174      ; 0.767      ;
; 0.600 ; delay_cnt_2[12]   ; delay_cnt_2[19]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.321      ; 0.921      ;
; 0.601 ; delay_cnt_2[22]   ; delay_cnt_2[22]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.008      ; 0.609      ;
; 0.608 ; delay_cnt_2[12]   ; delay_cnt_2[8]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.279      ; 0.887      ;
; 0.614 ; delay_cnt_2[2]    ; delay_cnt_2[3]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.023      ; 0.637      ;
; 0.654 ; delay_cnt_2[18]   ; delay_cnt_2[15]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.279      ; 0.933      ;
; 0.654 ; delay_cnt_2[12]   ; delay_cnt_2[6]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.278      ; 0.932      ;
; 0.658 ; cur_state.DONE    ; next_state.IDLE_1117    ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 2.535      ; 3.298      ;
; 0.658 ; delay_cnt_2[12]   ; delay_cnt_2[13]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.278      ; 0.936      ;
; 0.661 ; delay_cnt_2[18]   ; delay_cnt_2[20]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.179      ; 0.840      ;
; 0.664 ; delay_cnt_2[22]   ; delay_cnt_2[0]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.174      ; 0.838      ;
; 0.668 ; delay_cnt_2[1]    ; delay_cnt_2[3]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.023      ; 0.691      ;
; 0.669 ; delay_cnt_2[0]    ; delay_cnt_2[1]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.216      ; 0.885      ;
; 0.674 ; delay_cnt_2[12]   ; delay_cnt_2[12]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.008      ; 0.682      ;
; 0.675 ; delay_cnt_2[21]   ; delay_cnt_2[21]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.015      ; 0.690      ;
; 0.678 ; delay_cnt_2[18]   ; delay_cnt_2[23]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.323      ; 1.001      ;
; 0.679 ; delay_cnt_2[12]   ; delay_cnt_2[15]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.278      ; 0.957      ;
; 0.680 ; delay_cnt_2[17]   ; delay_cnt_2[19]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.020      ; 0.700      ;
; 0.680 ; delay_cnt_2[20]   ; delay_cnt_2[20]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.015      ; 0.695      ;
; 0.687 ; delay_cnt_2[12]   ; delay_cnt_2[4]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.279      ; 0.966      ;
; 0.689 ; delay_cnt_2[20]   ; delay_cnt_2[9]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.010      ; 0.699      ;
; 0.694 ; delay_cnt_2[16]   ; delay_cnt_2[19]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.020      ; 0.714      ;
; 0.695 ; delay_cnt_2[0]    ; delay_cnt_2[3]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.216      ; 0.911      ;
; 0.701 ; delay_cnt_2[18]   ; delay_cnt_2[6]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.279      ; 0.980      ;
; 0.711 ; delay_cnt_2[21]   ; delay_cnt_2[23]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.213      ; 0.924      ;
; 0.716 ; delay_cnt_2[4]    ; delay_cnt_2[5]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.114      ; 0.830      ;
; 0.717 ; delay_cnt_2[12]   ; delay_cnt_2[14]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.278      ; 0.995      ;
; 0.717 ; delay_cnt_2[1]    ; delay_cnt_2[2]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.023      ; 0.740      ;
; 0.720 ; delay_cnt_2[12]   ; delay_cnt_2[9]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.173      ; 0.893      ;
; 0.743 ; delay_cnt_2[18]   ; delay_cnt_2[18]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.008      ; 0.751      ;
; 0.744 ; delay_cnt_2[0]    ; delay_cnt_2[2]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.216      ; 0.960      ;
; 0.745 ; delay_cnt_2[12]   ; delay_cnt_2[20]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.178      ; 0.923      ;
; 0.756 ; delay_cnt_2[8]    ; delay_cnt_2[8]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.019      ; 0.775      ;
; 0.759 ; delay_cnt_2[19]   ; delay_cnt_2[20]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; -0.122     ; 0.637      ;
; 0.760 ; delay_cnt_2[20]   ; delay_cnt_2[0]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.010      ; 0.770      ;
; 0.762 ; delay_cnt_2[12]   ; delay_cnt_2[23]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.322      ; 1.084      ;
; 0.776 ; delay_cnt_2[19]   ; delay_cnt_2[23]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.022      ; 0.798      ;
; 0.777 ; delay_cnt_2[18]   ; delay_cnt_2[8]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.280      ; 1.057      ;
; 0.780 ; delay_cnt_2[7]    ; delay_cnt_2[7]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.019      ; 0.799      ;
; 0.783 ; delay_cnt_2[3]    ; delay_cnt_2[5]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.023      ; 0.806      ;
; 0.788 ; delay_cnt_2[18]   ; delay_cnt_2[21]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.125      ; 0.913      ;
; 0.792 ; delay_cnt_2[20]   ; delay_cnt_2[23]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.159      ; 0.951      ;
; 0.793 ; delay_cnt_2[12]   ; delay_cnt_2[0]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.173      ; 0.966      ;
; 0.794 ; delay_cnt_2[2]    ; delay_cnt_2[5]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.023      ; 0.817      ;
; 0.800 ; delay_cnt_2[14]   ; delay_cnt_2[17]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.063      ; 0.863      ;
; 0.807 ; delay_cnt_2[6]    ; delay_cnt_2[7]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.019      ; 0.826      ;
; 0.813 ; delay_cnt_2[11]   ; delay_cnt_2[8]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.121      ; 0.934      ;
; 0.825 ; delay_cnt_2[17]   ; delay_cnt_2[20]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; -0.123     ; 0.702      ;
; 0.826 ; delay_cnt_2[10]   ; delay_cnt_2[17]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.168      ; 0.994      ;
; 0.828 ; delay_cnt_2[11]   ; delay_cnt_2[17]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.164      ; 0.992      ;
; 0.829 ; delay_cnt_2[14]   ; delay_cnt_2[8]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.020      ; 0.849      ;
; 0.832 ; delay_cnt_2[4]    ; delay_cnt_2[4]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.019      ; 0.851      ;
; 0.837 ; delay_cnt_2[13]   ; delay_cnt_2[17]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.063      ; 0.900      ;
; 0.839 ; delay_cnt_2[16]   ; delay_cnt_2[20]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; -0.123     ; 0.716      ;
; 0.842 ; delay_cnt_2[17]   ; delay_cnt_2[23]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.021      ; 0.863      ;
; 0.845 ; delay_cnt_2[8]    ; delay_cnt_2[17]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.062      ; 0.907      ;
; 0.848 ; delay_cnt_2[1]    ; delay_cnt_2[5]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.023      ; 0.871      ;
; 0.849 ; delay_cnt_2[14]   ; delay_cnt_2[16]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.063      ; 0.912      ;
; 0.851 ; delay_cnt_2[18]   ; delay_cnt_2[14]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.279      ; 1.130      ;
; 0.856 ; delay_cnt_2[16]   ; delay_cnt_2[23]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.021      ; 0.877      ;
; 0.857 ; delay_cnt_2[18]   ; delay_cnt_2[4]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.280      ; 1.137      ;
; 0.860 ; delay_cnt_2[11]   ; delay_cnt_2[6]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.120      ; 0.980      ;
; 0.865 ; delay_cnt_2[20]   ; delay_cnt_2[15]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.115      ; 0.980      ;
; 0.867 ; delay_cnt_2[21]   ; delay_cnt_2[9]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.064      ; 0.931      ;
; 0.872 ; delay_cnt_2[12]   ; delay_cnt_2[21]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.124      ; 0.996      ;
; 0.873 ; delay_cnt_2[9]    ; delay_cnt_2[17]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.164      ; 1.037      ;
; 0.875 ; delay_cnt_2[10]   ; delay_cnt_2[16]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.168      ; 1.043      ;
; 0.875 ; delay_cnt_2[0]    ; delay_cnt_2[5]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.216      ; 1.091      ;
; 0.876 ; delay_cnt_2[9]    ; delay_cnt_2[8]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.121      ; 0.997      ;
; 0.876 ; delay_cnt_2[14]   ; delay_cnt_2[6]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.019      ; 0.895      ;
; 0.877 ; delay_cnt_2[11]   ; delay_cnt_2[16]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.164      ; 1.041      ;
; 0.883 ; delay_cnt_2[13]   ; delay_cnt_2[13]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.019      ; 0.902      ;
; 0.884 ; delay_cnt_2[11]   ; delay_cnt_2[15]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.120      ; 1.004      ;
; 0.886 ; delay_cnt_2[13]   ; delay_cnt_2[16]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.063      ; 0.949      ;
; 0.886 ; delay_cnt_2[7]    ; delay_cnt_2[8]          ; cur_state.DONE ; cur_state.DONE ; 0.000        ; 0.020      ; 0.906      ;
; 0.886 ; delay_cnt_2[19]   ; delay_cnt_2[21]         ; cur_state.DONE ; cur_state.DONE ; 0.000        ; -0.176     ; 0.710      ;
+-------+-------------------+-------------------------+----------------+----------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.794   ; 0.178 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -4.716   ; 0.178 ; N/A      ; N/A     ; -3.000              ;
;  cur_state.DONE  ; -4.794   ; 0.310 ; N/A      ; N/A     ; 0.136               ;
; Design-wide TNS  ; -248.408 ; 0.0   ; 0.0      ; 0.0     ; -58.019             ;
;  clk             ; -150.636 ; 0.000 ; N/A      ; N/A     ; -58.019             ;
;  cur_state.DONE  ; -97.772  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; done_o        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_rst_n_o   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; rst_n                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; en_i                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; done_o        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; lcd_rst_n_o   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.157 V            ; 0.147 V                              ; 0.259 V                              ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.157 V           ; 0.147 V                             ; 0.259 V                             ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; done_o        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; lcd_rst_n_o   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.164 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.164 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; done_o        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; lcd_rst_n_o   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------+
; Setup Transfers                                                             ;
+----------------+----------------+----------+----------+----------+----------+
; From Clock     ; To Clock       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------+----------------+----------+----------+----------+----------+
; clk            ; clk            ; 807      ; 0        ; 0        ; 0        ;
; cur_state.DONE ; clk            ; 98       ; 0        ; 0        ; 0        ;
; clk            ; cur_state.DONE ; 8        ; 0        ; 0        ; 0        ;
; cur_state.DONE ; cur_state.DONE ; 2        ; 2        ; 0        ; 468      ;
+----------------+----------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------+
; Hold Transfers                                                              ;
+----------------+----------------+----------+----------+----------+----------+
; From Clock     ; To Clock       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------+----------------+----------+----------+----------+----------+
; clk            ; clk            ; 807      ; 0        ; 0        ; 0        ;
; cur_state.DONE ; clk            ; 98       ; 0        ; 0        ; 0        ;
; clk            ; cur_state.DONE ; 8        ; 0        ; 0        ; 0        ;
; cur_state.DONE ; cur_state.DONE ; 2        ; 2        ; 0        ; 468      ;
+----------------+----------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 39    ; 39   ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 2     ; 2    ;
+---------------------------------+-------+------+


+------------------------------------------------------+
; Clock Status Summary                                 ;
+----------------+----------------+------+-------------+
; Target         ; Clock          ; Type ; Status      ;
+----------------+----------------+------+-------------+
; clk            ; clk            ; Base ; Constrained ;
; cur_state.DONE ; cur_state.DONE ; Base ; Constrained ;
+----------------+----------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; en_i       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; done_o      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_rst_n_o ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; en_i       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; done_o      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_rst_n_o ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 21.1.1 Build 850 06/23/2022 SJ Lite Edition
    Info: Processing started: Thu Mar 16 16:18:54 2023
Info: Command: quartus_sta LCDdriver -c LCDdriver
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): The Timing Analyzer is analyzing 27 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'LCDdriver.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name cur_state.DONE cur_state.DONE
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.794
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.794             -97.772 cur_state.DONE 
    Info (332119):    -4.716            -150.636 clk 
Info (332146): Worst-case hold slack is 0.432
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.432               0.000 clk 
    Info (332119):     1.009               0.000 cur_state.DONE 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -58.019 clk 
    Info (332119):     0.295               0.000 cur_state.DONE 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.405
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.405             -89.480 cur_state.DONE 
    Info (332119):    -4.312            -136.908 clk 
Info (332146): Worst-case hold slack is 0.382
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.382               0.000 clk 
    Info (332119):     0.909               0.000 cur_state.DONE 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -58.019 clk 
    Info (332119):     0.136               0.000 cur_state.DONE 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.640
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.640             -50.935 clk 
    Info (332119):    -1.508             -27.717 cur_state.DONE 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.178               0.000 clk 
    Info (332119):     0.310               0.000 cur_state.DONE 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -51.685 clk 
    Info (332119):     0.363               0.000 cur_state.DONE 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4749 megabytes
    Info: Processing ended: Thu Mar 16 16:18:56 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


