---
date: 2013-07-05 15:23:29
title: DDR - DDR3与DDR2的区别
createTime: 2013-07-05T07:23:29.000Z
permalink: /Layout/r9e7w
categories:
  - IC
tags:
  - ddr
  - SDRAM
coverImg: https://img.onedayxyy.cn/images/TeekCover/3.webp
---

> 一句话总结：DDR3 用 **8-bit 预取、1.5 V、Reset/ZQ/P2P** 换来 **更高带宽、更低功耗、更稳信号**。

---

## 1. 突发长度 & 预取
| 项目 | DDR2 | DDR3 |
|---|---|---|
| 预取深度 | 4 bit | **8 bit** |
| 突发长度 (BL) | 4 / 8 | **固定 BL=8** |
| 附加模式 | — | **4-bit Burst Chop** (A12 控制) |
| 突发中断 | 支持 | **禁止**，改用顺序 4-bit |

---

## 2. 时序参数
| 参数 | DDR2 | DDR3 |
|---|---|---|
| CL 范围 | 2 ~ 5 | **5 ~ 11** |
| 附加延迟 AL | 0 ~ 4 | **0 / CL-1 / CL-2** |
| 写入延迟 | — | **新增 CWD**（随频率变化） |

- **结论**：DDR3 延迟周期数更高，但带宽提升足以抵消。

---

## 3. 新增硬件功能

| 功能 | 引脚 | 作用 | 结果 |
|---|---|---|---|
| **Reset** | RESET# | 一键掉电复位，关 DLL/IO 驱动 | 初始化简化，节电 |
| **ZQ 校准** | ZQ | 240 Ω 外置电阻，ODCE 自动校准 **驱动电阻 & ODT** | 信号完整性提升 |
| **参考电压拆分** | VREFCA / VREFDQ | 命令/地址与数据独立参考 | **信噪比↑** |
| **点对点 P2P** | — | 单通道单插槽 (或双 Bank) | 总线负载↓，频率墙↑ |

---

## 4. 物理 & 电压
| 维度 | DDR2 | DDR3 |
|---|---|---|
| 电压 | 1.8 V | **1.5 V** |
| 针脚 | 240 | **240（缺口位置不同）** |
| 封装 | FBGA | FBGA (改进散热) |

---

## 5. 应用场景展望
- **移动设备**：温度自适应自刷新、局部自刷新 → **功耗优势明显**  
- **服务器/台式机**：P2P + 更高带宽 → **先上服务器，后普及 PC**  
- **平台支持**  
  - **Intel Bear Lake** (Q2 2007) 原生 DDR3  
  - **AMD K9** 同时兼容 DDR2 / DDR3

---

## 6. 速记口诀
> **“8 预取、1.5 V、Reset/ZQ/P2P，延迟虽高带宽飞。”**

主板 **缺口位置不同**，切勿混插！