# Prova Finale Reti Logiche a.a. 2020/21 @Polimi
 Progetto con lo scopo di progettare e sviluppare in VHDL un circuito logico che soddisfi requisiti ignoti oltre che la correttezza dell'output.
 \
 Le specifiche di progetto, l'architettura e il testing sono consultabili qui: [documentazione](https://github.com/DavideDavanzo/Progetto-Reti-Logiche-2021/blob/main/documentation_final.pdf).
 
 Collaboratori:  Davide Davanzo e [Dario Del Gaizo](https://github.com/Dario58).
