Partition Merge report for Cyclone_V_revision
Sat Dec 12 17:18:37 2020
Quartus Prime Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Connections to In-System Debugging Instance "auto_signaltap_0"
  5. Partition Merge Partition Statistics
  6. Partition Merge Partition Pin Processing
  7. Partition Merge Resource Usage Summary
  8. Partition Merge RAM Summary
  9. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Partition Merge Summary                                                       ;
+---------------------------------+---------------------------------------------+
; Partition Merge Status          ; Successful - Sat Dec 12 17:18:37 2020       ;
; Quartus Prime Version           ; 19.1.0 Build 670 09/22/2019 SJ Lite Edition ;
; Revision Name                   ; Cyclone_V_revision                          ;
; Top-level Entity Name           ; BION_TOP                                    ;
; Family                          ; Cyclone V                                   ;
; Logic utilization (in ALMs)     ; N/A                                         ;
; Total registers                 ; 3956                                        ;
; Total pins                      ; 58                                          ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 1,736,704                                   ;
; Total DSP Blocks                ; 0                                           ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 1                                           ;
; Total DLLs                      ; 0                                           ;
+---------------------------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Source File            ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "auto_signaltap_0"                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-----------------------------------------------------------------------------------------------------------------------------------+---------------+-----------+--------------------------------+-------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                              ; Type          ; Status    ; Partition Name                 ; Netlist Type Used ; Actual Connection                                                                                                                                                         ; Details                                                                                                                                                        ;
+-----------------------------------------------------------------------------------------------------------------------------------+---------------+-----------+--------------------------------+-------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data_processing_interface:Data_processing_interface_top|data_ch_1[0]                                                              ; pre-synthesis ; missing   ; Top                            ; post-synthesis    ; GND                                                                                                                                                                       ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; Data_processing_interface:Data_processing_interface_top|data_ch_1[0]                                                              ; pre-synthesis ; missing   ; Top                            ; post-synthesis    ; GND                                                                                                                                                                       ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; Data_processing_interface:Data_processing_interface_top|data_ch_1[1]                                                              ; pre-synthesis ; missing   ; Top                            ; post-synthesis    ; GND                                                                                                                                                                       ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; Data_processing_interface:Data_processing_interface_top|data_ch_1[1]                                                              ; pre-synthesis ; missing   ; Top                            ; post-synthesis    ; GND                                                                                                                                                                       ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; Data_processing_interface:Data_processing_interface_top|data_ch_1[2]                                                              ; pre-synthesis ; missing   ; Top                            ; post-synthesis    ; GND                                                                                                                                                                       ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; Data_processing_interface:Data_processing_interface_top|data_ch_1[2]                                                              ; pre-synthesis ; missing   ; Top                            ; post-synthesis    ; GND                                                                                                                                                                       ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; Data_processing_interface:Data_processing_interface_top|data_ch_1[3]                                                              ; pre-synthesis ; missing   ; Top                            ; post-synthesis    ; GND                                                                                                                                                                       ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; Data_processing_interface:Data_processing_interface_top|data_ch_1[3]                                                              ; pre-synthesis ; missing   ; Top                            ; post-synthesis    ; GND                                                                                                                                                                       ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; Data_processing_interface:Data_processing_interface_top|data_ch_1[4]                                                              ; pre-synthesis ; missing   ; Top                            ; post-synthesis    ; GND                                                                                                                                                                       ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; Data_processing_interface:Data_processing_interface_top|data_ch_1[4]                                                              ; pre-synthesis ; missing   ; Top                            ; post-synthesis    ; GND                                                                                                                                                                       ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; Data_processing_interface:Data_processing_interface_top|data_ch_1[5]                                                              ; pre-synthesis ; missing   ; Top                            ; post-synthesis    ; GND                                                                                                                                                                       ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; Data_processing_interface:Data_processing_interface_top|data_ch_1[5]                                                              ; pre-synthesis ; missing   ; Top                            ; post-synthesis    ; GND                                                                                                                                                                       ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; Data_processing_interface:Data_processing_interface_top|data_ch_1[6]                                                              ; pre-synthesis ; missing   ; Top                            ; post-synthesis    ; GND                                                                                                                                                                       ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; Data_processing_interface:Data_processing_interface_top|data_ch_1[6]                                                              ; pre-synthesis ; missing   ; Top                            ; post-synthesis    ; GND                                                                                                                                                                       ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; Data_processing_interface:Data_processing_interface_top|data_ch_1[7]                                                              ; pre-synthesis ; missing   ; Top                            ; post-synthesis    ; GND                                                                                                                                                                       ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; Data_processing_interface:Data_processing_interface_top|data_ch_1[7]                                                              ; pre-synthesis ; missing   ; Top                            ; post-synthesis    ; GND                                                                                                                                                                       ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; Data_processing_interface:Data_processing_interface_top|data_out[0]                                                               ; pre-synthesis ; missing   ; Top                            ; post-synthesis    ; GND                                                                                                                                                                       ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; Data_processing_interface:Data_processing_interface_top|data_out[0]                                                               ; pre-synthesis ; missing   ; Top                            ; post-synthesis    ; GND                                                                                                                                                                       ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; Data_processing_interface:Data_processing_interface_top|data_out[1]                                                               ; pre-synthesis ; missing   ; Top                            ; post-synthesis    ; GND                                                                                                                                                                       ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; Data_processing_interface:Data_processing_interface_top|data_out[1]                                                               ; pre-synthesis ; missing   ; Top                            ; post-synthesis    ; GND                                                                                                                                                                       ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; Data_processing_interface:Data_processing_interface_top|data_out[2]                                                               ; pre-synthesis ; missing   ; Top                            ; post-synthesis    ; GND                                                                                                                                                                       ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; Data_processing_interface:Data_processing_interface_top|data_out[2]                                                               ; pre-synthesis ; missing   ; Top                            ; post-synthesis    ; GND                                                                                                                                                                       ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; Data_processing_interface:Data_processing_interface_top|data_out[3]                                                               ; pre-synthesis ; missing   ; Top                            ; post-synthesis    ; GND                                                                                                                                                                       ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; Data_processing_interface:Data_processing_interface_top|data_out[3]                                                               ; pre-synthesis ; missing   ; Top                            ; post-synthesis    ; GND                                                                                                                                                                       ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; Data_processing_interface:Data_processing_interface_top|data_out[4]                                                               ; pre-synthesis ; missing   ; Top                            ; post-synthesis    ; GND                                                                                                                                                                       ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; Data_processing_interface:Data_processing_interface_top|data_out[4]                                                               ; pre-synthesis ; missing   ; Top                            ; post-synthesis    ; GND                                                                                                                                                                       ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; Data_processing_interface:Data_processing_interface_top|data_out[5]                                                               ; pre-synthesis ; missing   ; Top                            ; post-synthesis    ; GND                                                                                                                                                                       ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; Data_processing_interface:Data_processing_interface_top|data_out[5]                                                               ; pre-synthesis ; missing   ; Top                            ; post-synthesis    ; GND                                                                                                                                                                       ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; Data_processing_interface:Data_processing_interface_top|data_out[6]                                                               ; pre-synthesis ; missing   ; Top                            ; post-synthesis    ; GND                                                                                                                                                                       ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; Data_processing_interface:Data_processing_interface_top|data_out[6]                                                               ; pre-synthesis ; missing   ; Top                            ; post-synthesis    ; GND                                                                                                                                                                       ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; Data_processing_interface:Data_processing_interface_top|data_out[7]                                                               ; pre-synthesis ; missing   ; Top                            ; post-synthesis    ; GND                                                                                                                                                                       ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; Data_processing_interface:Data_processing_interface_top|data_out[7]                                                               ; pre-synthesis ; missing   ; Top                            ; post-synthesis    ; GND                                                                                                                                                                       ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; FLAGA                                                                                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; FLAGA                                                                                                                                                                     ; N/A                                                                                                                                                            ;
; FLAGA                                                                                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; FLAGA                                                                                                                                                                     ; N/A                                                                                                                                                            ;
; FLAGB                                                                                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; FLAGB                                                                                                                                                                     ; N/A                                                                                                                                                            ;
; FLAGB                                                                                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; FLAGB                                                                                                                                                                     ; N/A                                                                                                                                                            ;
; PCLK                                                                                                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|clk_four_less_in                                                                                             ; N/A                                                                                                                                                            ;
; PCLK                                                                                                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|clk_four_less_in                                                                                             ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Line_per_frame_cam[0]                                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_line|qout[0]                                                                             ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Line_per_frame_cam[0]                                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_line|qout[0]                                                                             ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Line_per_frame_cam[10]                                                                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_line|qout[10]                                                                            ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Line_per_frame_cam[10]                                                                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_line|qout[10]                                                                            ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Line_per_frame_cam[11]                                                                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_line|qout[11]                                                                            ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Line_per_frame_cam[11]                                                                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_line|qout[11]                                                                            ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Line_per_frame_cam[1]                                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_line|qout[1]                                                                             ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Line_per_frame_cam[1]                                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_line|qout[1]                                                                             ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Line_per_frame_cam[2]                                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_line|qout[2]                                                                             ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Line_per_frame_cam[2]                                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_line|qout[2]                                                                             ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Line_per_frame_cam[3]                                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_line|qout[3]                                                                             ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Line_per_frame_cam[3]                                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_line|qout[3]                                                                             ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Line_per_frame_cam[4]                                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_line|qout[4]                                                                             ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Line_per_frame_cam[4]                                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_line|qout[4]                                                                             ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Line_per_frame_cam[5]                                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_line|qout[5]                                                                             ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Line_per_frame_cam[5]                                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_line|qout[5]                                                                             ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Line_per_frame_cam[6]                                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_line|qout[6]                                                                             ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Line_per_frame_cam[6]                                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_line|qout[6]                                                                             ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Line_per_frame_cam[7]                                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_line|qout[7]                                                                             ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Line_per_frame_cam[7]                                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_line|qout[7]                                                                             ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Line_per_frame_cam[8]                                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_line|qout[8]                                                                             ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Line_per_frame_cam[8]                                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_line|qout[8]                                                                             ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Line_per_frame_cam[9]                                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_line|qout[9]                                                                             ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Line_per_frame_cam[9]                                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_line|qout[9]                                                                             ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Line_per_frame_interface[0]                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|count_n_modul:counter_for_line|qout[0]                                                                       ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Line_per_frame_interface[0]                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|count_n_modul:counter_for_line|qout[0]                                                                       ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Line_per_frame_interface[10]                                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|count_n_modul:counter_for_line|qout[10]                                                                      ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Line_per_frame_interface[10]                                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|count_n_modul:counter_for_line|qout[10]                                                                      ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Line_per_frame_interface[1]                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|count_n_modul:counter_for_line|qout[1]                                                                       ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Line_per_frame_interface[1]                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|count_n_modul:counter_for_line|qout[1]                                                                       ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Line_per_frame_interface[2]                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|count_n_modul:counter_for_line|qout[2]                                                                       ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Line_per_frame_interface[2]                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|count_n_modul:counter_for_line|qout[2]                                                                       ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Line_per_frame_interface[3]                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|count_n_modul:counter_for_line|qout[3]                                                                       ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Line_per_frame_interface[3]                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|count_n_modul:counter_for_line|qout[3]                                                                       ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Line_per_frame_interface[4]                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|count_n_modul:counter_for_line|qout[4]                                                                       ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Line_per_frame_interface[4]                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|count_n_modul:counter_for_line|qout[4]                                                                       ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Line_per_frame_interface[5]                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|count_n_modul:counter_for_line|qout[5]                                                                       ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Line_per_frame_interface[5]                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|count_n_modul:counter_for_line|qout[5]                                                                       ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Line_per_frame_interface[6]                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|count_n_modul:counter_for_line|qout[6]                                                                       ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Line_per_frame_interface[6]                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|count_n_modul:counter_for_line|qout[6]                                                                       ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Line_per_frame_interface[7]                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|count_n_modul:counter_for_line|qout[7]                                                                       ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Line_per_frame_interface[7]                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|count_n_modul:counter_for_line|qout[7]                                                                       ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Line_per_frame_interface[8]                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|count_n_modul:counter_for_line|qout[8]                                                                       ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Line_per_frame_interface[8]                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|count_n_modul:counter_for_line|qout[8]                                                                       ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Line_per_frame_interface[9]                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|count_n_modul:counter_for_line|qout[9]                                                                       ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Line_per_frame_interface[9]                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|count_n_modul:counter_for_line|qout[9]                                                                       ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Pix_per_line_cam[0]                                                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_pix|qout[0]                                                                              ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Pix_per_line_cam[0]                                                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_pix|qout[0]                                                                              ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Pix_per_line_cam[10]                                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_pix|qout[10]                                                                             ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Pix_per_line_cam[10]                                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_pix|qout[10]                                                                             ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Pix_per_line_cam[11]                                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_pix|qout[11]                                                                             ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Pix_per_line_cam[11]                                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_pix|qout[11]                                                                             ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Pix_per_line_cam[1]                                                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_pix|qout[1]                                                                              ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Pix_per_line_cam[1]                                                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_pix|qout[1]                                                                              ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Pix_per_line_cam[2]                                                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_pix|qout[2]                                                                              ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Pix_per_line_cam[2]                                                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_pix|qout[2]                                                                              ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Pix_per_line_cam[3]                                                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_pix|qout[3]                                                                              ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Pix_per_line_cam[3]                                                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_pix|qout[3]                                                                              ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Pix_per_line_cam[4]                                                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_pix|qout[4]                                                                              ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Pix_per_line_cam[4]                                                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_pix|qout[4]                                                                              ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Pix_per_line_cam[5]                                                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_pix|qout[5]                                                                              ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Pix_per_line_cam[5]                                                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_pix|qout[5]                                                                              ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Pix_per_line_cam[6]                                                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_pix|qout[6]                                                                              ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Pix_per_line_cam[6]                                                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_pix|qout[6]                                                                              ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Pix_per_line_cam[7]                                                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_pix|qout[7]                                                                              ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Pix_per_line_cam[7]                                                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_pix|qout[7]                                                                              ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Pix_per_line_cam[8]                                                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_pix|qout[8]                                                                              ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Pix_per_line_cam[8]                                                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_pix|qout[8]                                                                              ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Pix_per_line_cam[9]                                                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_pix|qout[9]                                                                              ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Pix_per_line_cam[9]                                                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_cam|count_n_modul:counter_for_pix|qout[9]                                                                              ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Pix_per_line_interface[0]                                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|count_n_modul:counter_for_pix|qout[0]                                                                        ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Pix_per_line_interface[0]                                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|count_n_modul:counter_for_pix|qout[0]                                                                        ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Pix_per_line_interface[10]                                                                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|count_n_modul:counter_for_pix|qout[10]                                                                       ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Pix_per_line_interface[10]                                                                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|count_n_modul:counter_for_pix|qout[10]                                                                       ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Pix_per_line_interface[11]                                                                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|count_n_modul:counter_for_pix|qout[11]                                                                       ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Pix_per_line_interface[11]                                                                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|count_n_modul:counter_for_pix|qout[11]                                                                       ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Pix_per_line_interface[12]                                                                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|count_n_modul:counter_for_pix|qout[12]                                                                       ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Pix_per_line_interface[12]                                                                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|count_n_modul:counter_for_pix|qout[12]                                                                       ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Pix_per_line_interface[1]                                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|count_n_modul:counter_for_pix|qout[1]                                                                        ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Pix_per_line_interface[1]                                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|count_n_modul:counter_for_pix|qout[1]                                                                        ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Pix_per_line_interface[2]                                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|count_n_modul:counter_for_pix|qout[2]                                                                        ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Pix_per_line_interface[2]                                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|count_n_modul:counter_for_pix|qout[2]                                                                        ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Pix_per_line_interface[3]                                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|count_n_modul:counter_for_pix|qout[3]                                                                        ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Pix_per_line_interface[3]                                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|count_n_modul:counter_for_pix|qout[3]                                                                        ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Pix_per_line_interface[4]                                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|count_n_modul:counter_for_pix|qout[4]                                                                        ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Pix_per_line_interface[4]                                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|count_n_modul:counter_for_pix|qout[4]                                                                        ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Pix_per_line_interface[5]                                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|count_n_modul:counter_for_pix|qout[5]                                                                        ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Pix_per_line_interface[5]                                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|count_n_modul:counter_for_pix|qout[5]                                                                        ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Pix_per_line_interface[6]                                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|count_n_modul:counter_for_pix|qout[6]                                                                        ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Pix_per_line_interface[6]                                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|count_n_modul:counter_for_pix|qout[6]                                                                        ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Pix_per_line_interface[7]                                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|count_n_modul:counter_for_pix|qout[7]                                                                        ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Pix_per_line_interface[7]                                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|count_n_modul:counter_for_pix|qout[7]                                                                        ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Pix_per_line_interface[8]                                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|count_n_modul:counter_for_pix|qout[8]                                                                        ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Pix_per_line_interface[8]                                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|count_n_modul:counter_for_pix|qout[8]                                                                        ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Pix_per_line_interface[9]                                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|count_n_modul:counter_for_pix|qout[9]                                                                        ; N/A                                                                                                                                                            ;
; Synth_gen_mult:Sync_gen_mult_top|Pix_per_line_interface[9]                                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Synth_gen_mult:Sync_gen_mult_top|Sync_gen:Sync_gen_interface|count_n_modul:counter_for_pix|qout[9]                                                                        ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[0]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[0]                                          ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[0]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[0]                                          ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[10] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[10]                                         ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[10] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[10]                                         ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[11] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[11]                                         ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[11] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[11]                                         ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[12] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[12]                                         ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[12] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[12]                                         ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[13] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[13]                                         ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[13] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[13]                                         ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[14] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[14]                                         ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[14] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[14]                                         ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[15] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[15]                                         ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[15] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[15]                                         ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[16] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[16]                                         ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[16] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[16]                                         ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[17] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[17]                                         ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[17] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[17]                                         ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[18] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[18]                                         ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[18] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[18]                                         ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[19] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[19]                                         ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[19] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[19]                                         ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[1]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[1]                                          ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[1]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[1]                                          ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[20] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[20]                                         ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[20] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[20]                                         ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[21] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[21]                                         ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[21] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[21]                                         ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[22] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[22]                                         ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[22] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[22]                                         ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[23] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[23]                                         ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[23] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[23]                                         ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[24] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[24]                                         ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[24] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[24]                                         ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[25] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[25]                                         ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[25] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[25]                                         ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[26] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[26]                                         ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[26] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[26]                                         ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[27] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[27]                                         ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[27] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[27]                                         ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[28] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[28]                                         ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[28] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[28]                                         ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[29] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[29]                                         ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[29] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[29]                                         ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[2]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[2]                                          ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[2]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[2]                                          ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[30] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[30]                                         ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[30] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[30]                                         ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[31] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[31]                                         ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[31] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[31]                                         ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[3]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[3]                                          ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[3]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[3]                                          ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[4]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[4]                                          ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[4]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[4]                                          ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[5]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[5]                                          ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[5]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[5]                                          ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[6]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[6]                                          ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[6]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[6]                                          ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[7]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[7]                                          ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[7]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[7]                                          ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[8]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[8]                                          ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[8]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[8]                                          ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[9]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[9]                                          ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[9]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|array_of_check_words[9]                                          ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|ch_1_par[0]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|input_serial_channel:Deserial_1|data_out_Parallel[0]                                  ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|ch_1_par[0]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|input_serial_channel:Deserial_1|data_out_Parallel[0]                                  ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|ch_1_par[1]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|input_serial_channel:Deserial_1|data_out_Parallel[1]                                  ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|ch_1_par[1]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|input_serial_channel:Deserial_1|data_out_Parallel[1]                                  ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|ch_1_par[2]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|input_serial_channel:Deserial_1|data_out_Parallel[2]                                  ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|ch_1_par[2]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|input_serial_channel:Deserial_1|data_out_Parallel[2]                                  ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|ch_1_par[3]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|input_serial_channel:Deserial_1|data_out_Parallel[3]                                  ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|ch_1_par[3]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|input_serial_channel:Deserial_1|data_out_Parallel[3]                                  ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|ch_1_par[4]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|input_serial_channel:Deserial_1|data_out_Parallel[4]                                  ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|ch_1_par[4]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|input_serial_channel:Deserial_1|data_out_Parallel[4]                                  ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|ch_1_par[5]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|input_serial_channel:Deserial_1|data_out_Parallel[5]                                  ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|ch_1_par[5]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|input_serial_channel:Deserial_1|data_out_Parallel[5]                                  ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|ch_1_par[6]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|input_serial_channel:Deserial_1|data_out_Parallel[6]                                  ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|ch_1_par[6]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|input_serial_channel:Deserial_1|data_out_Parallel[6]                                  ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|ch_1_par[7]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|input_serial_channel:Deserial_1|data_out_Parallel[7]                                  ; N/A                                                                                                                                                            ;
; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|Aligner:Aligner_comp|ch_1_par[7]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; four_input_cameras_top:four_input_cameras_module|two_ch_to_one_top:ser_to_par_cam_1|input_serial_channel:Deserial_1|data_out_Parallel[7]                                  ; N/A                                                                                                                                                            ;
; out1                                                                                                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Mux9~3                                                                                                                                                                    ; N/A                                                                                                                                                            ;
; out2                                                                                                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Mux8~4                                                                                                                                                                    ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|data_8_bit[0]                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Framing_interface:Framing_interface_top|FIFO:Buffer_data|dcfifo:dcfifo_component|dcfifo_p3p1:auto_generated|altsyncram_gia1:fifo_ram|mux_fr7:mux13|l2_w0_n0_mux_dataout~0 ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|data_8_bit[0]                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Framing_interface:Framing_interface_top|FIFO:Buffer_data|dcfifo:dcfifo_component|dcfifo_p3p1:auto_generated|altsyncram_gia1:fifo_ram|mux_fr7:mux13|l2_w0_n0_mux_dataout~0 ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|data_8_bit[1]                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Framing_interface:Framing_interface_top|FIFO:Buffer_data|dcfifo:dcfifo_component|dcfifo_p3p1:auto_generated|altsyncram_gia1:fifo_ram|mux_fr7:mux13|l2_w1_n0_mux_dataout~0 ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|data_8_bit[1]                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Framing_interface:Framing_interface_top|FIFO:Buffer_data|dcfifo:dcfifo_component|dcfifo_p3p1:auto_generated|altsyncram_gia1:fifo_ram|mux_fr7:mux13|l2_w1_n0_mux_dataout~0 ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|data_8_bit[2]                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Framing_interface:Framing_interface_top|FIFO:Buffer_data|dcfifo:dcfifo_component|dcfifo_p3p1:auto_generated|altsyncram_gia1:fifo_ram|mux_fr7:mux13|l2_w2_n0_mux_dataout~0 ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|data_8_bit[2]                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Framing_interface:Framing_interface_top|FIFO:Buffer_data|dcfifo:dcfifo_component|dcfifo_p3p1:auto_generated|altsyncram_gia1:fifo_ram|mux_fr7:mux13|l2_w2_n0_mux_dataout~0 ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|data_8_bit[3]                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Framing_interface:Framing_interface_top|FIFO:Buffer_data|dcfifo:dcfifo_component|dcfifo_p3p1:auto_generated|altsyncram_gia1:fifo_ram|mux_fr7:mux13|l2_w3_n0_mux_dataout~0 ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|data_8_bit[3]                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Framing_interface:Framing_interface_top|FIFO:Buffer_data|dcfifo:dcfifo_component|dcfifo_p3p1:auto_generated|altsyncram_gia1:fifo_ram|mux_fr7:mux13|l2_w3_n0_mux_dataout~0 ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|data_8_bit[4]                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Framing_interface:Framing_interface_top|FIFO:Buffer_data|dcfifo:dcfifo_component|dcfifo_p3p1:auto_generated|altsyncram_gia1:fifo_ram|mux_fr7:mux13|l2_w4_n0_mux_dataout~0 ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|data_8_bit[4]                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Framing_interface:Framing_interface_top|FIFO:Buffer_data|dcfifo:dcfifo_component|dcfifo_p3p1:auto_generated|altsyncram_gia1:fifo_ram|mux_fr7:mux13|l2_w4_n0_mux_dataout~0 ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|data_8_bit[5]                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Framing_interface:Framing_interface_top|FIFO:Buffer_data|dcfifo:dcfifo_component|dcfifo_p3p1:auto_generated|altsyncram_gia1:fifo_ram|mux_fr7:mux13|l2_w5_n0_mux_dataout~0 ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|data_8_bit[5]                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Framing_interface:Framing_interface_top|FIFO:Buffer_data|dcfifo:dcfifo_component|dcfifo_p3p1:auto_generated|altsyncram_gia1:fifo_ram|mux_fr7:mux13|l2_w5_n0_mux_dataout~0 ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|data_8_bit[6]                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Framing_interface:Framing_interface_top|FIFO:Buffer_data|dcfifo:dcfifo_component|dcfifo_p3p1:auto_generated|altsyncram_gia1:fifo_ram|mux_fr7:mux13|l2_w6_n0_mux_dataout~0 ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|data_8_bit[6]                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Framing_interface:Framing_interface_top|FIFO:Buffer_data|dcfifo:dcfifo_component|dcfifo_p3p1:auto_generated|altsyncram_gia1:fifo_ram|mux_fr7:mux13|l2_w6_n0_mux_dataout~0 ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|data_8_bit[7]                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Framing_interface:Framing_interface_top|FIFO:Buffer_data|dcfifo:dcfifo_component|dcfifo_p3p1:auto_generated|altsyncram_gia1:fifo_ram|mux_fr7:mux13|l2_w7_n0_mux_dataout~0 ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|data_8_bit[7]                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Framing_interface:Framing_interface_top|FIFO:Buffer_data|dcfifo:dcfifo_component|dcfifo_p3p1:auto_generated|altsyncram_gia1:fifo_ram|mux_fr7:mux13|l2_w7_n0_mux_dataout~0 ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|databus[0]                                                                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; output_data_interface:output_data_interface_arch|databus[0]                                                                                                               ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|databus[0]                                                                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; output_data_interface:output_data_interface_arch|databus[0]                                                                                                               ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|databus[10]                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; output_data_interface:output_data_interface_arch|databus[10]                                                                                                              ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|databus[10]                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; output_data_interface:output_data_interface_arch|databus[10]                                                                                                              ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|databus[11]                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; output_data_interface:output_data_interface_arch|databus[11]                                                                                                              ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|databus[11]                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; output_data_interface:output_data_interface_arch|databus[11]                                                                                                              ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|databus[12]                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; output_data_interface:output_data_interface_arch|databus[12]                                                                                                              ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|databus[12]                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; output_data_interface:output_data_interface_arch|databus[12]                                                                                                              ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|databus[13]                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; output_data_interface:output_data_interface_arch|databus[13]                                                                                                              ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|databus[13]                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; output_data_interface:output_data_interface_arch|databus[13]                                                                                                              ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|databus[14]                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; output_data_interface:output_data_interface_arch|databus[14]                                                                                                              ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|databus[14]                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; output_data_interface:output_data_interface_arch|databus[14]                                                                                                              ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|databus[15]                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; output_data_interface:output_data_interface_arch|databus[15]                                                                                                              ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|databus[15]                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; output_data_interface:output_data_interface_arch|databus[15]                                                                                                              ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|databus[16]                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; output_data_interface:output_data_interface_arch|databus[16]                                                                                                              ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|databus[16]                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; output_data_interface:output_data_interface_arch|databus[16]                                                                                                              ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|databus[17]                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; output_data_interface:output_data_interface_arch|databus[17]                                                                                                              ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|databus[17]                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; output_data_interface:output_data_interface_arch|databus[17]                                                                                                              ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|databus[18]                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; output_data_interface:output_data_interface_arch|databus[18]                                                                                                              ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|databus[18]                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; output_data_interface:output_data_interface_arch|databus[18]                                                                                                              ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|databus[19]                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; output_data_interface:output_data_interface_arch|databus[19]                                                                                                              ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|databus[19]                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; output_data_interface:output_data_interface_arch|databus[19]                                                                                                              ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|databus[1]                                                                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; output_data_interface:output_data_interface_arch|databus[1]                                                                                                               ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|databus[1]                                                                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; output_data_interface:output_data_interface_arch|databus[1]                                                                                                               ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|databus[20]                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; output_data_interface:output_data_interface_arch|databus[20]                                                                                                              ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|databus[20]                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; output_data_interface:output_data_interface_arch|databus[20]                                                                                                              ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|databus[21]                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; output_data_interface:output_data_interface_arch|databus[21]                                                                                                              ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|databus[21]                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; output_data_interface:output_data_interface_arch|databus[21]                                                                                                              ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|databus[22]                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; output_data_interface:output_data_interface_arch|databus[22]                                                                                                              ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|databus[22]                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; output_data_interface:output_data_interface_arch|databus[22]                                                                                                              ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|databus[23]                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; output_data_interface:output_data_interface_arch|databus[23]                                                                                                              ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|databus[23]                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; output_data_interface:output_data_interface_arch|databus[23]                                                                                                              ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|databus[24]                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; output_data_interface:output_data_interface_arch|databus[24]                                                                                                              ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|databus[24]                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; output_data_interface:output_data_interface_arch|databus[24]                                                                                                              ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|databus[25]                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; output_data_interface:output_data_interface_arch|databus[25]                                                                                                              ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|databus[25]                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; output_data_interface:output_data_interface_arch|databus[25]                                                                                                              ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|databus[26]                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; output_data_interface:output_data_interface_arch|databus[26]                                                                                                              ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|databus[26]                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; output_data_interface:output_data_interface_arch|databus[26]                                                                                                              ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|databus[27]                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; output_data_interface:output_data_interface_arch|databus[27]                                                                                                              ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|databus[27]                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; output_data_interface:output_data_interface_arch|databus[27]                                                                                                              ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|databus[28]                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; output_data_interface:output_data_interface_arch|databus[28]                                                                                                              ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|databus[28]                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; output_data_interface:output_data_interface_arch|databus[28]                                                                                                              ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|databus[29]                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; output_data_interface:output_data_interface_arch|databus[29]                                                                                                              ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|databus[29]                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; output_data_interface:output_data_interface_arch|databus[29]                                                                                                              ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|databus[2]                                                                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; output_data_interface:output_data_interface_arch|databus[2]                                                                                                               ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|databus[2]                                                                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; output_data_interface:output_data_interface_arch|databus[2]                                                                                                               ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|databus[30]                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; output_data_interface:output_data_interface_arch|databus[30]                                                                                                              ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|databus[30]                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; output_data_interface:output_data_interface_arch|databus[30]                                                                                                              ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|databus[31]                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; output_data_interface:output_data_interface_arch|databus[31]                                                                                                              ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|databus[31]                                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; output_data_interface:output_data_interface_arch|databus[31]                                                                                                              ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|databus[3]                                                                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; output_data_interface:output_data_interface_arch|databus[3]                                                                                                               ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|databus[3]                                                                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; output_data_interface:output_data_interface_arch|databus[3]                                                                                                               ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|databus[4]                                                                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; output_data_interface:output_data_interface_arch|databus[4]                                                                                                               ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|databus[4]                                                                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; output_data_interface:output_data_interface_arch|databus[4]                                                                                                               ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|databus[5]                                                                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; output_data_interface:output_data_interface_arch|databus[5]                                                                                                               ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|databus[5]                                                                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; output_data_interface:output_data_interface_arch|databus[5]                                                                                                               ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|databus[6]                                                                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; output_data_interface:output_data_interface_arch|databus[6]                                                                                                               ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|databus[6]                                                                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; output_data_interface:output_data_interface_arch|databus[6]                                                                                                               ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|databus[7]                                                                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; output_data_interface:output_data_interface_arch|databus[7]                                                                                                               ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|databus[7]                                                                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; output_data_interface:output_data_interface_arch|databus[7]                                                                                                               ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|databus[8]                                                                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; output_data_interface:output_data_interface_arch|databus[8]                                                                                                               ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|databus[8]                                                                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; output_data_interface:output_data_interface_arch|databus[8]                                                                                                               ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|databus[9]                                                                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; output_data_interface:output_data_interface_arch|databus[9]                                                                                                               ; N/A                                                                                                                                                            ;
; output_data_interface:output_data_interface_arch|databus[9]                                                                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; output_data_interface:output_data_interface_arch|databus[9]                                                                                                               ; N/A                                                                                                                                                            ;
; slwr                                                                                                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Framing_interface:Framing_interface_top|enable_for_read_buffer~_wirecell                                                                                                  ; N/A                                                                                                                                                            ;
; slwr                                                                                                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Framing_interface:Framing_interface_top|enable_for_read_buffer~_wirecell                                                                                                  ; N/A                                                                                                                                                            ;
; Data_gen_cam:Data_gen_cam_1|data_out[0]                                                                                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Data_gen_cam:Data_gen_cam_1|data_out[0]                                                                                                                                   ; N/A                                                                                                                                                            ;
; Data_gen_cam:Data_gen_cam_1|data_out[0]                                                                                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Data_gen_cam:Data_gen_cam_1|data_out[0]                                                                                                                                   ; N/A                                                                                                                                                            ;
; Data_gen_cam:Data_gen_cam_1|data_out[1]                                                                                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Data_gen_cam:Data_gen_cam_1|data_out[1]                                                                                                                                   ; N/A                                                                                                                                                            ;
; Data_gen_cam:Data_gen_cam_1|data_out[1]                                                                                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Data_gen_cam:Data_gen_cam_1|data_out[1]                                                                                                                                   ; N/A                                                                                                                                                            ;
; Data_gen_cam:Data_gen_cam_1|data_out[2]                                                                                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Data_gen_cam:Data_gen_cam_1|data_out[2]                                                                                                                                   ; N/A                                                                                                                                                            ;
; Data_gen_cam:Data_gen_cam_1|data_out[2]                                                                                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Data_gen_cam:Data_gen_cam_1|data_out[2]                                                                                                                                   ; N/A                                                                                                                                                            ;
; Data_gen_cam:Data_gen_cam_1|data_out[3]                                                                                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Data_gen_cam:Data_gen_cam_1|data_out[3]                                                                                                                                   ; N/A                                                                                                                                                            ;
; Data_gen_cam:Data_gen_cam_1|data_out[3]                                                                                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Data_gen_cam:Data_gen_cam_1|data_out[3]                                                                                                                                   ; N/A                                                                                                                                                            ;
; Data_gen_cam:Data_gen_cam_1|data_out[4]                                                                                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Data_gen_cam:Data_gen_cam_1|data_out[4]                                                                                                                                   ; N/A                                                                                                                                                            ;
; Data_gen_cam:Data_gen_cam_1|data_out[4]                                                                                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Data_gen_cam:Data_gen_cam_1|data_out[4]                                                                                                                                   ; N/A                                                                                                                                                            ;
; Data_gen_cam:Data_gen_cam_1|data_out[5]                                                                                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Data_gen_cam:Data_gen_cam_1|data_out[5]                                                                                                                                   ; N/A                                                                                                                                                            ;
; Data_gen_cam:Data_gen_cam_1|data_out[5]                                                                                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Data_gen_cam:Data_gen_cam_1|data_out[5]                                                                                                                                   ; N/A                                                                                                                                                            ;
; Data_gen_cam:Data_gen_cam_1|data_out[6]                                                                                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Data_gen_cam:Data_gen_cam_1|data_out[6]                                                                                                                                   ; N/A                                                                                                                                                            ;
; Data_gen_cam:Data_gen_cam_1|data_out[6]                                                                                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Data_gen_cam:Data_gen_cam_1|data_out[6]                                                                                                                                   ; N/A                                                                                                                                                            ;
; Data_gen_cam:Data_gen_cam_1|data_out[7]                                                                                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Data_gen_cam:Data_gen_cam_1|data_out[7]                                                                                                                                   ; N/A                                                                                                                                                            ;
; Data_gen_cam:Data_gen_cam_1|data_out[7]                                                                                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Data_gen_cam:Data_gen_cam_1|data_out[7]                                                                                                                                   ; N/A                                                                                                                                                            ;
; Data_gen_cam:Data_gen_cam_2|data_out[0]                                                                                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Data_gen_cam:Data_gen_cam_2|data_out[0]                                                                                                                                   ; N/A                                                                                                                                                            ;
; Data_gen_cam:Data_gen_cam_2|data_out[0]                                                                                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Data_gen_cam:Data_gen_cam_2|data_out[0]                                                                                                                                   ; N/A                                                                                                                                                            ;
; Data_gen_cam:Data_gen_cam_2|data_out[1]                                                                                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Data_gen_cam:Data_gen_cam_2|data_out[1]                                                                                                                                   ; N/A                                                                                                                                                            ;
; Data_gen_cam:Data_gen_cam_2|data_out[1]                                                                                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Data_gen_cam:Data_gen_cam_2|data_out[1]                                                                                                                                   ; N/A                                                                                                                                                            ;
; Data_gen_cam:Data_gen_cam_2|data_out[2]                                                                                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Data_gen_cam:Data_gen_cam_2|data_out[2]                                                                                                                                   ; N/A                                                                                                                                                            ;
; Data_gen_cam:Data_gen_cam_2|data_out[2]                                                                                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Data_gen_cam:Data_gen_cam_2|data_out[2]                                                                                                                                   ; N/A                                                                                                                                                            ;
; Data_gen_cam:Data_gen_cam_2|data_out[3]                                                                                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Data_gen_cam:Data_gen_cam_2|data_out[3]                                                                                                                                   ; N/A                                                                                                                                                            ;
; Data_gen_cam:Data_gen_cam_2|data_out[3]                                                                                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Data_gen_cam:Data_gen_cam_2|data_out[3]                                                                                                                                   ; N/A                                                                                                                                                            ;
; Data_gen_cam:Data_gen_cam_2|data_out[4]                                                                                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Data_gen_cam:Data_gen_cam_2|data_out[4]                                                                                                                                   ; N/A                                                                                                                                                            ;
; Data_gen_cam:Data_gen_cam_2|data_out[4]                                                                                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Data_gen_cam:Data_gen_cam_2|data_out[4]                                                                                                                                   ; N/A                                                                                                                                                            ;
; Data_gen_cam:Data_gen_cam_2|data_out[5]                                                                                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Data_gen_cam:Data_gen_cam_2|data_out[5]                                                                                                                                   ; N/A                                                                                                                                                            ;
; Data_gen_cam:Data_gen_cam_2|data_out[5]                                                                                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Data_gen_cam:Data_gen_cam_2|data_out[5]                                                                                                                                   ; N/A                                                                                                                                                            ;
; Data_gen_cam:Data_gen_cam_2|data_out[6]                                                                                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Data_gen_cam:Data_gen_cam_2|data_out[6]                                                                                                                                   ; N/A                                                                                                                                                            ;
; Data_gen_cam:Data_gen_cam_2|data_out[6]                                                                                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Data_gen_cam:Data_gen_cam_2|data_out[6]                                                                                                                                   ; N/A                                                                                                                                                            ;
; Data_gen_cam:Data_gen_cam_2|data_out[7]                                                                                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Data_gen_cam:Data_gen_cam_2|data_out[7]                                                                                                                                   ; N/A                                                                                                                                                            ;
; Data_gen_cam:Data_gen_cam_2|data_out[7]                                                                                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Data_gen_cam:Data_gen_cam_2|data_out[7]                                                                                                                                   ; N/A                                                                                                                                                            ;
; Data_gen_cam:Data_gen_cam_3|data_out[0]                                                                                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Data_gen_cam:Data_gen_cam_3|data_out[0]                                                                                                                                   ; N/A                                                                                                                                                            ;
; Data_gen_cam:Data_gen_cam_3|data_out[0]                                                                                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Data_gen_cam:Data_gen_cam_3|data_out[0]                                                                                                                                   ; N/A                                                                                                                                                            ;
; Data_gen_cam:Data_gen_cam_3|data_out[1]                                                                                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Data_gen_cam:Data_gen_cam_3|data_out[1]                                                                                                                                   ; N/A                                                                                                                                                            ;
; Data_gen_cam:Data_gen_cam_3|data_out[1]                                                                                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Data_gen_cam:Data_gen_cam_3|data_out[1]                                                                                                                                   ; N/A                                                                                                                                                            ;
; Data_gen_cam:Data_gen_cam_3|data_out[2]                                                                                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Data_gen_cam:Data_gen_cam_3|data_out[2]                                                                                                                                   ; N/A                                                                                                                                                            ;
; Data_gen_cam:Data_gen_cam_3|data_out[2]                                                                                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Data_gen_cam:Data_gen_cam_3|data_out[2]                                                                                                                                   ; N/A                                                                                                                                                            ;
; Data_gen_cam:Data_gen_cam_3|data_out[3]                                                                                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Data_gen_cam:Data_gen_cam_3|data_out[3]                                                                                                                                   ; N/A                                                                                                                                                            ;
; Data_gen_cam:Data_gen_cam_3|data_out[3]                                                                                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Data_gen_cam:Data_gen_cam_3|data_out[3]                                                                                                                                   ; N/A                                                                                                                                                            ;
; Data_gen_cam:Data_gen_cam_3|data_out[4]                                                                                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Data_gen_cam:Data_gen_cam_3|data_out[4]                                                                                                                                   ; N/A                                                                                                                                                            ;
; Data_gen_cam:Data_gen_cam_3|data_out[4]                                                                                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Data_gen_cam:Data_gen_cam_3|data_out[4]                                                                                                                                   ; N/A                                                                                                                                                            ;
; Data_gen_cam:Data_gen_cam_3|data_out[5]                                                                                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Data_gen_cam:Data_gen_cam_3|data_out[5]                                                                                                                                   ; N/A                                                                                                                                                            ;
; Data_gen_cam:Data_gen_cam_3|data_out[5]                                                                                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Data_gen_cam:Data_gen_cam_3|data_out[5]                                                                                                                                   ; N/A                                                                                                                                                            ;
; Data_gen_cam:Data_gen_cam_3|data_out[6]                                                                                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Data_gen_cam:Data_gen_cam_3|data_out[6]                                                                                                                                   ; N/A                                                                                                                                                            ;
; Data_gen_cam:Data_gen_cam_3|data_out[6]                                                                                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Data_gen_cam:Data_gen_cam_3|data_out[6]                                                                                                                                   ; N/A                                                                                                                                                            ;
; Data_gen_cam:Data_gen_cam_3|data_out[7]                                                                                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Data_gen_cam:Data_gen_cam_3|data_out[7]                                                                                                                                   ; N/A                                                                                                                                                            ;
; Data_gen_cam:Data_gen_cam_3|data_out[7]                                                                                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Data_gen_cam:Data_gen_cam_3|data_out[7]                                                                                                                                   ; N/A                                                                                                                                                            ;
; Data_gen_cam:Data_gen_cam_4|data_out[0]                                                                                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Data_gen_cam:Data_gen_cam_4|data_out[0]                                                                                                                                   ; N/A                                                                                                                                                            ;
; Data_gen_cam:Data_gen_cam_4|data_out[0]                                                                                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Data_gen_cam:Data_gen_cam_4|data_out[0]                                                                                                                                   ; N/A                                                                                                                                                            ;
; Data_gen_cam:Data_gen_cam_4|data_out[1]                                                                                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Data_gen_cam:Data_gen_cam_4|data_out[1]                                                                                                                                   ; N/A                                                                                                                                                            ;
; Data_gen_cam:Data_gen_cam_4|data_out[1]                                                                                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Data_gen_cam:Data_gen_cam_4|data_out[1]                                                                                                                                   ; N/A                                                                                                                                                            ;
; Data_gen_cam:Data_gen_cam_4|data_out[2]                                                                                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Data_gen_cam:Data_gen_cam_4|data_out[2]                                                                                                                                   ; N/A                                                                                                                                                            ;
; Data_gen_cam:Data_gen_cam_4|data_out[2]                                                                                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Data_gen_cam:Data_gen_cam_4|data_out[2]                                                                                                                                   ; N/A                                                                                                                                                            ;
; Data_gen_cam:Data_gen_cam_4|data_out[3]                                                                                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Data_gen_cam:Data_gen_cam_4|data_out[3]                                                                                                                                   ; N/A                                                                                                                                                            ;
; Data_gen_cam:Data_gen_cam_4|data_out[3]                                                                                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Data_gen_cam:Data_gen_cam_4|data_out[3]                                                                                                                                   ; N/A                                                                                                                                                            ;
; Data_gen_cam:Data_gen_cam_4|data_out[4]                                                                                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Data_gen_cam:Data_gen_cam_4|data_out[4]                                                                                                                                   ; N/A                                                                                                                                                            ;
; Data_gen_cam:Data_gen_cam_4|data_out[4]                                                                                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Data_gen_cam:Data_gen_cam_4|data_out[4]                                                                                                                                   ; N/A                                                                                                                                                            ;
; Data_gen_cam:Data_gen_cam_4|data_out[5]                                                                                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Data_gen_cam:Data_gen_cam_4|data_out[5]                                                                                                                                   ; N/A                                                                                                                                                            ;
; Data_gen_cam:Data_gen_cam_4|data_out[5]                                                                                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Data_gen_cam:Data_gen_cam_4|data_out[5]                                                                                                                                   ; N/A                                                                                                                                                            ;
; Data_gen_cam:Data_gen_cam_4|data_out[6]                                                                                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Data_gen_cam:Data_gen_cam_4|data_out[6]                                                                                                                                   ; N/A                                                                                                                                                            ;
; Data_gen_cam:Data_gen_cam_4|data_out[6]                                                                                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Data_gen_cam:Data_gen_cam_4|data_out[6]                                                                                                                                   ; N/A                                                                                                                                                            ;
; Data_gen_cam:Data_gen_cam_4|data_out[7]                                                                                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Data_gen_cam:Data_gen_cam_4|data_out[7]                                                                                                                                   ; N/A                                                                                                                                                            ;
; Data_gen_cam:Data_gen_cam_4|data_out[7]                                                                                           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Data_gen_cam:Data_gen_cam_4|data_out[7]                                                                                                                                   ; N/A                                                                                                                                                            ;
; auto_signaltap_0|gnd                                                                                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                                                                       ; N/A                                                                                                                                                            ;
; auto_signaltap_0|gnd                                                                                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                                                                       ; N/A                                                                                                                                                            ;
; auto_signaltap_0|gnd                                                                                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                                                                       ; N/A                                                                                                                                                            ;
; auto_signaltap_0|gnd                                                                                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                                                                       ; N/A                                                                                                                                                            ;
; auto_signaltap_0|gnd                                                                                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                                                                       ; N/A                                                                                                                                                            ;
; auto_signaltap_0|gnd                                                                                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                                                                       ; N/A                                                                                                                                                            ;
; auto_signaltap_0|gnd                                                                                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                                                                       ; N/A                                                                                                                                                            ;
; auto_signaltap_0|gnd                                                                                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                                                                       ; N/A                                                                                                                                                            ;
; auto_signaltap_0|gnd                                                                                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                                                                       ; N/A                                                                                                                                                            ;
; auto_signaltap_0|gnd                                                                                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                                                                       ; N/A                                                                                                                                                            ;
; auto_signaltap_0|gnd                                                                                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                                                                       ; N/A                                                                                                                                                            ;
; auto_signaltap_0|gnd                                                                                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                                                                       ; N/A                                                                                                                                                            ;
; auto_signaltap_0|gnd                                                                                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                                                                       ; N/A                                                                                                                                                            ;
; auto_signaltap_0|gnd                                                                                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                                                                       ; N/A                                                                                                                                                            ;
; auto_signaltap_0|gnd                                                                                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                                                                       ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                                                                                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                                                                       ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                                                                                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                                                                       ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                                                                                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                                                                       ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                                                                                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                                                                       ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                                                                                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                                                                       ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                                                                                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                                                                       ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                                                                                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                                                                       ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                                                                                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                                                                       ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                                                                                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                                                                       ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                                                                                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                                                                       ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                                                                                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                                                                       ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                                                                                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                                                                       ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                                                                                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                                                                       ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                                                                                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                                                                       ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                                                                                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                                                                       ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                                                                                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                                                                       ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                                                                                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                                                                       ; N/A                                                                                                                                                            ;
+-----------------------------------------------------------------------------------------------------------------------------------+---------------+-----------+--------------------------------+-------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                                                      ;
+---------------------------------------------+--------+------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top    ; sld_hub:auto_hub ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+--------+------------------+--------------------------------+--------------------------------+
; Estimate of Logic utilization (ALMs needed) ; 743    ; 260              ; 1262                           ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Combinational ALUT usage for logic          ; 978    ; 243              ; 470                            ; 0                              ;
;     -- 7 input functions                    ; 1      ; 3                ; 0                              ; 0                              ;
;     -- 6 input functions                    ; 331    ; 100              ; 78                             ; 0                              ;
;     -- 5 input functions                    ; 160    ; 74               ; 234                            ; 0                              ;
;     -- 4 input functions                    ; 136    ; 15               ; 25                             ; 0                              ;
;     -- <=3 input functions                  ; 350    ; 51               ; 133                            ; 0                              ;
; Memory ALUT usage                           ; 0      ; 0                ; 0                              ; 0                              ;
;     -- 64-address deep                      ; 0      ; 0                ; 0                              ; 0                              ;
;     -- 32-address deep                      ; 0      ; 0                ; 0                              ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Dedicated logic registers                   ; 1040   ; 362              ; 2554                           ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
;                                             ;        ;                  ;                                ;                                ;
; I/O pins                                    ; 57     ; 0                ; 0                              ; 1                              ;
; I/O registers                               ; 0      ; 0                ; 0                              ; 0                              ;
; Total block memory bits                     ; 262144 ; 0                ; 1474560                        ; 0                              ;
; Total block memory implementation bits      ; 0      ; 0                ; 0                              ; 0                              ;
; JTAG                                        ; 0      ; 0                ; 0                              ; 1                              ;
;                                             ;        ;                  ;                                ;                                ;
; Connections                                 ;        ;                  ;                                ;                                ;
;     -- Input Connections                    ; 2022   ; 619              ; 3720                           ; 1                              ;
;     -- Registered Input Connections         ; 1149   ; 372              ; 2946                           ; 0                              ;
;     -- Output Connections                   ; 2301   ; 1288             ; 34                             ; 2739                           ;
;     -- Registered Output Connections        ; 336    ; 1288             ; 0                              ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Internal Connections                        ;        ;                  ;                                ;                                ;
;     -- Total Connections                    ; 10678  ; 4358             ; 15301                          ; 2755                           ;
;     -- Registered Connections               ; 5736   ; 3370             ; 12492                          ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; External Connections                        ;        ;                  ;                                ;                                ;
;     -- Top                                  ; 0      ; 1020             ; 2151                           ; 1152                           ;
;     -- sld_hub:auto_hub                     ; 1020   ; 20               ; 409                            ; 458                            ;
;     -- sld_signaltap:auto_signaltap_0       ; 2151   ; 409              ; 64                             ; 1130                           ;
;     -- hard_block:auto_generated_inst       ; 1152   ; 458              ; 1130                           ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Partition Interface                         ;        ;                  ;                                ;                                ;
;     -- Input Ports                          ; 286    ; 540              ; 609                            ; 5                              ;
;     -- Output Ports                         ; 309    ; 557              ; 375                            ; 12                             ;
;     -- Bidir Ports                          ; 0      ; 0                ; 0                              ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Registered Ports                            ;        ;                  ;                                ;                                ;
;     -- Registered Input Ports               ; 0      ; 3                ; 366                            ; 0                              ;
;     -- Registered Output Ports              ; 0      ; 419              ; 361                            ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Port Connectivity                           ;        ;                  ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0      ; 105              ; 47                             ; 0                              ;
;     -- Output Ports driven by GND           ; 0      ; 58               ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0      ; 0                ; 17                             ; 0                              ;
;     -- Output Ports driven by VCC           ; 0      ; 0                ; 1                              ; 0                              ;
;     -- Input Ports with no Source           ; 0      ; 370              ; 183                            ; 0                              ;
;     -- Output Ports with no Source          ; 0      ; 0                ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0      ; 375              ; 197                            ; 0                              ;
;     -- Output Ports with no Fanout          ; 0      ; 329              ; 363                            ; 0                              ;
+---------------------------------------------+--------+------------------+--------------------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                                                             ;
+-------------------------------------------------------------------------------------------------+-----------+---------------+----------+-------------+
; Name                                                                                            ; Partition ; Type          ; Location ; Status      ;
+-------------------------------------------------------------------------------------------------+-----------+---------------+----------+-------------+
; A[0]                                                                                            ; Top       ; Output Port   ; n/a      ;             ;
;     -- A[0]                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- A[0]~output                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                 ;           ;               ;          ;             ;
; A[1]                                                                                            ; Top       ; Output Port   ; n/a      ;             ;
;     -- A[1]                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- A[1]~output                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                 ;           ;               ;          ;             ;
; FLAGA                                                                                           ; Top       ; Input Port    ; n/a      ;             ;
;     -- FLAGA                                                                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- FLAGA~input                                                                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                 ;           ;               ;          ;             ;
; FLAGB                                                                                           ; Top       ; Input Port    ; n/a      ;             ;
;     -- FLAGB                                                                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- FLAGB~input                                                                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                 ;           ;               ;          ;             ;
; FLAGC                                                                                           ; Top       ; Input Port    ; n/a      ;             ;
;     -- FLAGC                                                                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- FLAGC~input                                                                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                 ;           ;               ;          ;             ;
; FLAGD                                                                                           ; Top       ; Input Port    ; n/a      ;             ;
;     -- FLAGD                                                                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- FLAGD~input                                                                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                 ;           ;               ;          ;             ;
; PCLK                                                                                            ; Top       ; Output Port   ; n/a      ;             ;
;     -- PCLK                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- PCLK~output                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                 ;           ;               ;          ;             ;
; altera_reserved_tck                                                                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tck                                                                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tck~input                                                                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                 ;           ;               ;          ;             ;
; altera_reserved_tdi                                                                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tdi                                                                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tdi~input                                                                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                 ;           ;               ;          ;             ;
; altera_reserved_tdo                                                                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- altera_reserved_tdo                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- altera_reserved_tdo~output                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                 ;           ;               ;          ;             ;
; altera_reserved_tms                                                                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tms                                                                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tms~input                                                                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                 ;           ;               ;          ;             ;
; button_left                                                                                     ; Top       ; Input Port    ; n/a      ;             ;
;     -- button_left                                                                              ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- button_left~input                                                                        ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                 ;           ;               ;          ;             ;
; button_right                                                                                    ; Top       ; Input Port    ; n/a      ;             ;
;     -- button_right                                                                             ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- button_right~input                                                                       ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                 ;           ;               ;          ;             ;
; clk_in                                                                                          ; Top       ; Input Port    ; n/a      ;             ;
;     -- clk_in                                                                                   ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- clk_in~input                                                                             ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                 ;           ;               ;          ;             ;
; data_in_1                                                                                       ; Top       ; Input Port    ; n/a      ;             ;
;     -- data_in_1                                                                                ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- data_in_1~input                                                                          ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                 ;           ;               ;          ;             ;
; data_in_2                                                                                       ; Top       ; Input Port    ; n/a      ;             ;
;     -- data_in_2                                                                                ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- data_in_2~input                                                                          ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                 ;           ;               ;          ;             ;
; data_in_3                                                                                       ; Top       ; Input Port    ; n/a      ;             ;
;     -- data_in_3                                                                                ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- data_in_3~input                                                                          ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                 ;           ;               ;          ;             ;
; data_in_4                                                                                       ; Top       ; Input Port    ; n/a      ;             ;
;     -- data_in_4                                                                                ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- data_in_4~input                                                                          ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                 ;           ;               ;          ;             ;
; databus[0]                                                                                      ; Top       ; Output Port   ; n/a      ;             ;
;     -- databus[0]                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- databus[0]~output                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                 ;           ;               ;          ;             ;
; databus[10]                                                                                     ; Top       ; Output Port   ; n/a      ;             ;
;     -- databus[10]                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- databus[10]~output                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                 ;           ;               ;          ;             ;
; databus[11]                                                                                     ; Top       ; Output Port   ; n/a      ;             ;
;     -- databus[11]                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- databus[11]~output                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                 ;           ;               ;          ;             ;
; databus[12]                                                                                     ; Top       ; Output Port   ; n/a      ;             ;
;     -- databus[12]                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- databus[12]~output                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                 ;           ;               ;          ;             ;
; databus[13]                                                                                     ; Top       ; Output Port   ; n/a      ;             ;
;     -- databus[13]                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- databus[13]~output                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                 ;           ;               ;          ;             ;
; databus[14]                                                                                     ; Top       ; Output Port   ; n/a      ;             ;
;     -- databus[14]                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- databus[14]~output                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                 ;           ;               ;          ;             ;
; databus[15]                                                                                     ; Top       ; Output Port   ; n/a      ;             ;
;     -- databus[15]                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- databus[15]~output                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                 ;           ;               ;          ;             ;
; databus[16]                                                                                     ; Top       ; Output Port   ; n/a      ;             ;
;     -- databus[16]                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- databus[16]~output                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                 ;           ;               ;          ;             ;
; databus[17]                                                                                     ; Top       ; Output Port   ; n/a      ;             ;
;     -- databus[17]                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- databus[17]~output                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                 ;           ;               ;          ;             ;
; databus[18]                                                                                     ; Top       ; Output Port   ; n/a      ;             ;
;     -- databus[18]                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- databus[18]~output                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                 ;           ;               ;          ;             ;
; databus[19]                                                                                     ; Top       ; Output Port   ; n/a      ;             ;
;     -- databus[19]                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- databus[19]~output                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                 ;           ;               ;          ;             ;
; databus[1]                                                                                      ; Top       ; Output Port   ; n/a      ;             ;
;     -- databus[1]                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- databus[1]~output                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                 ;           ;               ;          ;             ;
; databus[20]                                                                                     ; Top       ; Output Port   ; n/a      ;             ;
;     -- databus[20]                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- databus[20]~output                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                 ;           ;               ;          ;             ;
; databus[21]                                                                                     ; Top       ; Output Port   ; n/a      ;             ;
;     -- databus[21]                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- databus[21]~output                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                 ;           ;               ;          ;             ;
; databus[22]                                                                                     ; Top       ; Output Port   ; n/a      ;             ;
;     -- databus[22]                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- databus[22]~output                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                 ;           ;               ;          ;             ;
; databus[23]                                                                                     ; Top       ; Output Port   ; n/a      ;             ;
;     -- databus[23]                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- databus[23]~output                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                 ;           ;               ;          ;             ;
; databus[24]                                                                                     ; Top       ; Output Port   ; n/a      ;             ;
;     -- databus[24]                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- databus[24]~output                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                 ;           ;               ;          ;             ;
; databus[25]                                                                                     ; Top       ; Output Port   ; n/a      ;             ;
;     -- databus[25]                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- databus[25]~output                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                 ;           ;               ;          ;             ;
; databus[26]                                                                                     ; Top       ; Output Port   ; n/a      ;             ;
;     -- databus[26]                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- databus[26]~output                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                 ;           ;               ;          ;             ;
; databus[27]                                                                                     ; Top       ; Output Port   ; n/a      ;             ;
;     -- databus[27]                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- databus[27]~output                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                 ;           ;               ;          ;             ;
; databus[28]                                                                                     ; Top       ; Output Port   ; n/a      ;             ;
;     -- databus[28]                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- databus[28]~output                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                 ;           ;               ;          ;             ;
; databus[29]                                                                                     ; Top       ; Output Port   ; n/a      ;             ;
;     -- databus[29]                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- databus[29]~output                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                 ;           ;               ;          ;             ;
; databus[2]                                                                                      ; Top       ; Output Port   ; n/a      ;             ;
;     -- databus[2]                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- databus[2]~output                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                 ;           ;               ;          ;             ;
; databus[30]                                                                                     ; Top       ; Output Port   ; n/a      ;             ;
;     -- databus[30]                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- databus[30]~output                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                 ;           ;               ;          ;             ;
; databus[31]                                                                                     ; Top       ; Output Port   ; n/a      ;             ;
;     -- databus[31]                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- databus[31]~output                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                 ;           ;               ;          ;             ;
; databus[3]                                                                                      ; Top       ; Output Port   ; n/a      ;             ;
;     -- databus[3]                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- databus[3]~output                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                 ;           ;               ;          ;             ;
; databus[4]                                                                                      ; Top       ; Output Port   ; n/a      ;             ;
;     -- databus[4]                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- databus[4]~output                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                 ;           ;               ;          ;             ;
; databus[5]                                                                                      ; Top       ; Output Port   ; n/a      ;             ;
;     -- databus[5]                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- databus[5]~output                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                 ;           ;               ;          ;             ;
; databus[6]                                                                                      ; Top       ; Output Port   ; n/a      ;             ;
;     -- databus[6]                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- databus[6]~output                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                 ;           ;               ;          ;             ;
; databus[7]                                                                                      ; Top       ; Output Port   ; n/a      ;             ;
;     -- databus[7]                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- databus[7]~output                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                 ;           ;               ;          ;             ;
; databus[8]                                                                                      ; Top       ; Output Port   ; n/a      ;             ;
;     -- databus[8]                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- databus[8]~output                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                 ;           ;               ;          ;             ;
; databus[9]                                                                                      ; Top       ; Output Port   ; n/a      ;             ;
;     -- databus[9]                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- databus[9]~output                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_0_LPM_CONSTANT_component_ag_mgl_prim1_clr              ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_0_LPM_CONSTANT_component_ag_mgl_prim1_ena              ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_0_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_0_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_0_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_1_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_0_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_2_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_0_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_3_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_0_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_4_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_0_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_5_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_0_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_6_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_0_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_7_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_0_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_0_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_0_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_1_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_0_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_2_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_0_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_3_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_0_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_4_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_0_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_5_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_0_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_6_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_0_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_7_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_0_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_cdr   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_0_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_e1dr  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_0_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_sdr   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_0_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_udr   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_0_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_uir   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_0_LPM_CONSTANT_component_ag_mgl_prim1_raw_tck          ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_0_LPM_CONSTANT_component_ag_mgl_prim1_tdi              ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_0_LPM_CONSTANT_component_ag_mgl_prim1_tdo              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_0_LPM_CONSTANT_component_ag_mgl_prim1_usr1             ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_10_LPM_CONSTANT_component_ag_mgl_prim1_clr             ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_10_LPM_CONSTANT_component_ag_mgl_prim1_ena             ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_10_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_0_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_10_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_1_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_10_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_2_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_10_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_3_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_10_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_4_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_10_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_5_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_10_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_6_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_10_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_7_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_10_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_0_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_10_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_1_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_10_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_2_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_10_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_3_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_10_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_4_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_10_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_5_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_10_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_6_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_10_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_7_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_10_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_cdr  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_10_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_e1dr ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_10_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_sdr  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_10_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_udr  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_10_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_uir  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_10_LPM_CONSTANT_component_ag_mgl_prim1_raw_tck         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_10_LPM_CONSTANT_component_ag_mgl_prim1_tdi             ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_10_LPM_CONSTANT_component_ag_mgl_prim1_tdo             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_10_LPM_CONSTANT_component_ag_mgl_prim1_usr1            ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_11_LPM_CONSTANT_component_ag_mgl_prim1_clr             ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_11_LPM_CONSTANT_component_ag_mgl_prim1_ena             ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_11_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_0_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_11_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_1_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_11_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_2_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_11_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_3_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_11_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_4_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_11_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_5_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_11_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_6_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_11_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_7_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_11_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_0_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_11_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_1_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_11_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_2_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_11_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_3_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_11_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_4_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_11_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_5_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_11_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_6_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_11_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_7_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_11_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_cdr  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_11_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_e1dr ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_11_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_sdr  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_11_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_udr  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_11_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_uir  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_11_LPM_CONSTANT_component_ag_mgl_prim1_raw_tck         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_11_LPM_CONSTANT_component_ag_mgl_prim1_tdi             ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_11_LPM_CONSTANT_component_ag_mgl_prim1_tdo             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_11_LPM_CONSTANT_component_ag_mgl_prim1_usr1            ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_12_LPM_CONSTANT_component_ag_mgl_prim1_clr             ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_12_LPM_CONSTANT_component_ag_mgl_prim1_ena             ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_12_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_0_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_12_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_1_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_12_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_2_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_12_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_3_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_12_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_4_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_12_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_5_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_12_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_6_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_12_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_7_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_12_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_0_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_12_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_1_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_12_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_2_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_12_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_3_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_12_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_4_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_12_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_5_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_12_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_6_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_12_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_7_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_12_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_cdr  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_12_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_e1dr ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_12_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_sdr  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_12_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_udr  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_12_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_uir  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_12_LPM_CONSTANT_component_ag_mgl_prim1_raw_tck         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_12_LPM_CONSTANT_component_ag_mgl_prim1_tdi             ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_12_LPM_CONSTANT_component_ag_mgl_prim1_tdo             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_12_LPM_CONSTANT_component_ag_mgl_prim1_usr1            ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_13_LPM_CONSTANT_component_ag_mgl_prim1_clr             ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_13_LPM_CONSTANT_component_ag_mgl_prim1_ena             ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_13_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_0_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_13_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_1_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_13_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_2_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_13_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_3_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_13_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_4_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_13_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_5_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_13_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_6_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_13_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_7_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_13_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_0_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_13_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_1_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_13_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_2_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_13_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_3_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_13_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_4_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_13_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_5_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_13_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_6_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_13_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_7_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_13_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_cdr  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_13_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_e1dr ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_13_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_sdr  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_13_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_udr  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_13_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_uir  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_13_LPM_CONSTANT_component_ag_mgl_prim1_raw_tck         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_13_LPM_CONSTANT_component_ag_mgl_prim1_tdi             ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_13_LPM_CONSTANT_component_ag_mgl_prim1_tdo             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_13_LPM_CONSTANT_component_ag_mgl_prim1_usr1            ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_14_LPM_CONSTANT_component_ag_mgl_prim1_clr             ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_14_LPM_CONSTANT_component_ag_mgl_prim1_ena             ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_14_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_0_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_14_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_1_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_14_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_2_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_14_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_3_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_14_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_4_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_14_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_5_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_14_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_6_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_14_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_7_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_14_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_0_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_14_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_1_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_14_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_2_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_14_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_3_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_14_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_4_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_14_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_5_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_14_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_6_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_14_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_7_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_14_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_cdr  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_14_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_e1dr ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_14_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_sdr  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_14_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_udr  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_14_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_uir  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_14_LPM_CONSTANT_component_ag_mgl_prim1_raw_tck         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_14_LPM_CONSTANT_component_ag_mgl_prim1_tdi             ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_14_LPM_CONSTANT_component_ag_mgl_prim1_tdo             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_14_LPM_CONSTANT_component_ag_mgl_prim1_usr1            ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_1_LPM_CONSTANT_component_ag_mgl_prim1_clr              ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_1_LPM_CONSTANT_component_ag_mgl_prim1_ena              ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_1_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_0_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_1_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_1_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_1_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_2_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_1_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_3_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_1_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_4_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_1_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_5_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_1_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_6_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_1_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_7_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_1_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_0_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_1_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_1_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_1_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_2_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_1_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_3_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_1_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_4_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_1_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_5_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_1_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_6_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_1_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_7_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_1_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_cdr   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_1_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_e1dr  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_1_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_sdr   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_1_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_udr   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_1_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_uir   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_1_LPM_CONSTANT_component_ag_mgl_prim1_raw_tck          ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_1_LPM_CONSTANT_component_ag_mgl_prim1_tdi              ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_1_LPM_CONSTANT_component_ag_mgl_prim1_tdo              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_1_LPM_CONSTANT_component_ag_mgl_prim1_usr1             ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_2_LPM_CONSTANT_component_ag_mgl_prim1_clr              ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_2_LPM_CONSTANT_component_ag_mgl_prim1_ena              ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_2_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_0_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_2_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_1_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_2_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_2_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_2_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_3_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_2_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_4_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_2_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_5_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_2_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_6_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_2_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_7_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_2_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_0_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_2_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_1_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_2_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_2_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_2_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_3_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_2_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_4_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_2_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_5_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_2_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_6_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_2_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_7_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_2_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_cdr   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_2_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_e1dr  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_2_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_sdr   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_2_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_udr   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_2_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_uir   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_2_LPM_CONSTANT_component_ag_mgl_prim1_raw_tck          ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_2_LPM_CONSTANT_component_ag_mgl_prim1_tdi              ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_2_LPM_CONSTANT_component_ag_mgl_prim1_tdo              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_2_LPM_CONSTANT_component_ag_mgl_prim1_usr1             ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_3_LPM_CONSTANT_component_ag_mgl_prim1_clr              ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_3_LPM_CONSTANT_component_ag_mgl_prim1_ena              ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_3_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_0_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_3_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_1_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_3_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_2_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_3_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_3_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_3_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_4_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_3_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_5_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_3_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_6_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_3_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_7_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_3_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_0_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_3_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_1_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_3_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_2_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_3_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_3_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_3_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_4_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_3_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_5_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_3_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_6_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_3_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_7_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_3_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_cdr   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_3_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_e1dr  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_3_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_sdr   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_3_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_udr   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_3_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_uir   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_3_LPM_CONSTANT_component_ag_mgl_prim1_raw_tck          ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_3_LPM_CONSTANT_component_ag_mgl_prim1_tdi              ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_3_LPM_CONSTANT_component_ag_mgl_prim1_tdo              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_3_LPM_CONSTANT_component_ag_mgl_prim1_usr1             ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_4_LPM_CONSTANT_component_ag_mgl_prim1_clr              ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_4_LPM_CONSTANT_component_ag_mgl_prim1_ena              ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_4_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_0_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_4_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_1_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_4_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_2_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_4_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_3_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_4_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_4_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_4_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_5_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_4_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_6_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_4_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_7_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_4_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_0_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_4_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_1_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_4_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_2_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_4_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_3_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_4_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_4_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_4_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_5_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_4_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_6_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_4_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_7_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_4_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_cdr   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_4_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_e1dr  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_4_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_sdr   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_4_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_udr   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_4_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_uir   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_4_LPM_CONSTANT_component_ag_mgl_prim1_raw_tck          ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_4_LPM_CONSTANT_component_ag_mgl_prim1_tdi              ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_4_LPM_CONSTANT_component_ag_mgl_prim1_tdo              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_4_LPM_CONSTANT_component_ag_mgl_prim1_usr1             ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_5_LPM_CONSTANT_component_ag_mgl_prim1_clr              ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_5_LPM_CONSTANT_component_ag_mgl_prim1_ena              ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_5_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_0_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_5_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_1_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_5_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_2_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_5_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_3_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_5_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_4_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_5_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_5_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_5_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_6_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_5_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_7_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_5_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_0_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_5_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_1_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_5_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_2_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_5_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_3_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_5_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_4_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_5_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_5_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_5_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_6_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_5_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_7_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_5_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_cdr   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_5_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_e1dr  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_5_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_sdr   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_5_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_udr   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_5_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_uir   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_5_LPM_CONSTANT_component_ag_mgl_prim1_raw_tck          ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_5_LPM_CONSTANT_component_ag_mgl_prim1_tdi              ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_5_LPM_CONSTANT_component_ag_mgl_prim1_tdo              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_5_LPM_CONSTANT_component_ag_mgl_prim1_usr1             ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_6_LPM_CONSTANT_component_ag_mgl_prim1_clr              ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_6_LPM_CONSTANT_component_ag_mgl_prim1_ena              ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_6_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_0_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_6_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_1_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_6_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_2_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_6_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_3_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_6_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_4_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_6_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_5_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_6_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_6_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_6_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_7_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_6_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_0_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_6_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_1_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_6_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_2_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_6_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_3_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_6_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_4_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_6_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_5_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_6_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_6_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_6_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_7_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_6_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_cdr   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_6_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_e1dr  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_6_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_sdr   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_6_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_udr   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_6_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_uir   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_6_LPM_CONSTANT_component_ag_mgl_prim1_raw_tck          ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_6_LPM_CONSTANT_component_ag_mgl_prim1_tdi              ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_6_LPM_CONSTANT_component_ag_mgl_prim1_tdo              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_6_LPM_CONSTANT_component_ag_mgl_prim1_usr1             ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_7_LPM_CONSTANT_component_ag_mgl_prim1_clr              ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_7_LPM_CONSTANT_component_ag_mgl_prim1_ena              ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_7_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_0_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_7_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_1_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_7_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_2_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_7_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_3_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_7_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_4_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_7_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_5_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_7_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_6_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_7_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_7_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_7_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_0_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_7_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_1_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_7_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_2_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_7_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_3_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_7_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_4_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_7_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_5_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_7_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_6_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_7_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_7_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_7_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_cdr   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_7_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_e1dr  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_7_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_sdr   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_7_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_udr   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_7_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_uir   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_7_LPM_CONSTANT_component_ag_mgl_prim1_raw_tck          ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_7_LPM_CONSTANT_component_ag_mgl_prim1_tdi              ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_7_LPM_CONSTANT_component_ag_mgl_prim1_tdo              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_7_LPM_CONSTANT_component_ag_mgl_prim1_usr1             ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_8_LPM_CONSTANT_component_ag_mgl_prim1_clr              ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_8_LPM_CONSTANT_component_ag_mgl_prim1_ena              ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_8_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_0_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_8_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_1_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_8_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_2_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_8_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_3_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_8_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_4_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_8_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_5_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_8_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_6_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_8_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_7_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_8_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_0_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_8_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_1_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_8_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_2_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_8_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_3_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_8_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_4_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_8_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_5_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_8_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_6_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_8_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_7_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_8_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_cdr   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_8_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_e1dr  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_8_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_sdr   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_8_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_udr   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_8_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_uir   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_8_LPM_CONSTANT_component_ag_mgl_prim1_raw_tck          ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_8_LPM_CONSTANT_component_ag_mgl_prim1_tdi              ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_8_LPM_CONSTANT_component_ag_mgl_prim1_tdo              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_8_LPM_CONSTANT_component_ag_mgl_prim1_usr1             ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_9_LPM_CONSTANT_component_ag_mgl_prim1_clr              ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_9_LPM_CONSTANT_component_ag_mgl_prim1_ena              ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_9_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_0_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_9_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_1_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_9_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_2_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_9_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_3_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_9_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_4_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_9_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_5_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_9_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_6_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_9_LPM_CONSTANT_component_ag_mgl_prim1_ir_in_7_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_9_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_0_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_9_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_1_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_9_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_2_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_9_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_3_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_9_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_4_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_9_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_5_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_9_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_6_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_9_LPM_CONSTANT_component_ag_mgl_prim1_ir_out_7_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_9_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_cdr   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_9_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_e1dr  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_9_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_sdr   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_9_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_udr   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_9_LPM_CONSTANT_component_ag_mgl_prim1_jtag_state_uir   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_9_LPM_CONSTANT_component_ag_mgl_prim1_raw_tck          ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_9_LPM_CONSTANT_component_ag_mgl_prim1_tdi              ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_9_LPM_CONSTANT_component_ag_mgl_prim1_tdo              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; jtag.bp.JTAG_DEBUG_CONST_arch_const_8bit_9_LPM_CONSTANT_component_ag_mgl_prim1_usr1             ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; mode_switcher                                                                                   ; Top       ; Input Port    ; n/a      ;             ;
;     -- mode_switcher                                                                            ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- mode_switcher~input                                                                      ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                 ;           ;               ;          ;             ;
; out1                                                                                            ; Top       ; Output Port   ; n/a      ;             ;
;     -- out1                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- out1~output                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                 ;           ;               ;          ;             ;
; out2                                                                                            ; Top       ; Output Port   ; n/a      ;             ;
;     -- out2                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- out2~output                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                 ;           ;               ;          ;             ;
; out3                                                                                            ; Top       ; Output Port   ; n/a      ;             ;
;     -- out3                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- out3~output                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                 ;           ;               ;          ;             ;
; out4                                                                                            ; Top       ; Output Port   ; n/a      ;             ;
;     -- out4                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- out4~output                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                 ;           ;               ;          ;             ;
; pktend                                                                                          ; Top       ; Output Port   ; n/a      ;             ;
;     -- pktend                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- pktend~output                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.Sync_gen_mult_top_Line_per_frame_cam_0_                                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.Sync_gen_mult_top_Line_per_frame_cam_10_                                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.Sync_gen_mult_top_Line_per_frame_cam_11_                                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.Sync_gen_mult_top_Line_per_frame_cam_1_                                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.Sync_gen_mult_top_Line_per_frame_cam_2_                                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.Sync_gen_mult_top_Line_per_frame_cam_3_                                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.Sync_gen_mult_top_Line_per_frame_cam_4_                                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.Sync_gen_mult_top_Line_per_frame_cam_5_                                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.Sync_gen_mult_top_Line_per_frame_cam_6_                                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.Sync_gen_mult_top_Line_per_frame_cam_7_                                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.Sync_gen_mult_top_Line_per_frame_cam_8_                                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.Sync_gen_mult_top_Line_per_frame_cam_9_                                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.Sync_gen_mult_top_Line_per_frame_interface_0_                                        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.Sync_gen_mult_top_Line_per_frame_interface_10_                                       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.Sync_gen_mult_top_Line_per_frame_interface_1_                                        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.Sync_gen_mult_top_Line_per_frame_interface_2_                                        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.Sync_gen_mult_top_Line_per_frame_interface_3_                                        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.Sync_gen_mult_top_Line_per_frame_interface_4_                                        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.Sync_gen_mult_top_Line_per_frame_interface_5_                                        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.Sync_gen_mult_top_Line_per_frame_interface_6_                                        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.Sync_gen_mult_top_Line_per_frame_interface_7_                                        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.Sync_gen_mult_top_Line_per_frame_interface_8_                                        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.Sync_gen_mult_top_Line_per_frame_interface_9_                                        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.Sync_gen_mult_top_Pix_per_line_cam_0_                                                ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.Sync_gen_mult_top_Pix_per_line_cam_10_                                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.Sync_gen_mult_top_Pix_per_line_cam_11_                                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.Sync_gen_mult_top_Pix_per_line_cam_1_                                                ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.Sync_gen_mult_top_Pix_per_line_cam_2_                                                ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.Sync_gen_mult_top_Pix_per_line_cam_3_                                                ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.Sync_gen_mult_top_Pix_per_line_cam_4_                                                ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.Sync_gen_mult_top_Pix_per_line_cam_5_                                                ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.Sync_gen_mult_top_Pix_per_line_cam_6_                                                ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.Sync_gen_mult_top_Pix_per_line_cam_7_                                                ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.Sync_gen_mult_top_Pix_per_line_cam_8_                                                ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.Sync_gen_mult_top_Pix_per_line_cam_9_                                                ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.Sync_gen_mult_top_Pix_per_line_interface_0_                                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.Sync_gen_mult_top_Pix_per_line_interface_10_                                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.Sync_gen_mult_top_Pix_per_line_interface_11_                                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.Sync_gen_mult_top_Pix_per_line_interface_12_                                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.Sync_gen_mult_top_Pix_per_line_interface_1_                                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.Sync_gen_mult_top_Pix_per_line_interface_2_                                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.Sync_gen_mult_top_Pix_per_line_interface_3_                                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.Sync_gen_mult_top_Pix_per_line_interface_4_                                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.Sync_gen_mult_top_Pix_per_line_interface_5_                                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.Sync_gen_mult_top_Pix_per_line_interface_6_                                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.Sync_gen_mult_top_Pix_per_line_interface_7_                                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.Sync_gen_mult_top_Pix_per_line_interface_8_                                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.Sync_gen_mult_top_Pix_per_line_interface_9_                                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.four_input_cameras_module_ser_to_par_cam_1_Aligner_comp_array_of_check_words_0_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.four_input_cameras_module_ser_to_par_cam_1_Aligner_comp_array_of_check_words_10_     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.four_input_cameras_module_ser_to_par_cam_1_Aligner_comp_array_of_check_words_11_     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.four_input_cameras_module_ser_to_par_cam_1_Aligner_comp_array_of_check_words_12_     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.four_input_cameras_module_ser_to_par_cam_1_Aligner_comp_array_of_check_words_13_     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.four_input_cameras_module_ser_to_par_cam_1_Aligner_comp_array_of_check_words_14_     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.four_input_cameras_module_ser_to_par_cam_1_Aligner_comp_array_of_check_words_15_     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.four_input_cameras_module_ser_to_par_cam_1_Aligner_comp_array_of_check_words_16_     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.four_input_cameras_module_ser_to_par_cam_1_Aligner_comp_array_of_check_words_17_     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.four_input_cameras_module_ser_to_par_cam_1_Aligner_comp_array_of_check_words_18_     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.four_input_cameras_module_ser_to_par_cam_1_Aligner_comp_array_of_check_words_19_     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.four_input_cameras_module_ser_to_par_cam_1_Aligner_comp_array_of_check_words_1_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.four_input_cameras_module_ser_to_par_cam_1_Aligner_comp_array_of_check_words_20_     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.four_input_cameras_module_ser_to_par_cam_1_Aligner_comp_array_of_check_words_21_     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.four_input_cameras_module_ser_to_par_cam_1_Aligner_comp_array_of_check_words_22_     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.four_input_cameras_module_ser_to_par_cam_1_Aligner_comp_array_of_check_words_23_     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.four_input_cameras_module_ser_to_par_cam_1_Aligner_comp_array_of_check_words_24_     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.four_input_cameras_module_ser_to_par_cam_1_Aligner_comp_array_of_check_words_25_     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.four_input_cameras_module_ser_to_par_cam_1_Aligner_comp_array_of_check_words_26_     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.four_input_cameras_module_ser_to_par_cam_1_Aligner_comp_array_of_check_words_27_     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.four_input_cameras_module_ser_to_par_cam_1_Aligner_comp_array_of_check_words_28_     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.four_input_cameras_module_ser_to_par_cam_1_Aligner_comp_array_of_check_words_29_     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.four_input_cameras_module_ser_to_par_cam_1_Aligner_comp_array_of_check_words_2_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.four_input_cameras_module_ser_to_par_cam_1_Aligner_comp_array_of_check_words_30_     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.four_input_cameras_module_ser_to_par_cam_1_Aligner_comp_array_of_check_words_31_     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.four_input_cameras_module_ser_to_par_cam_1_Aligner_comp_array_of_check_words_3_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.four_input_cameras_module_ser_to_par_cam_1_Aligner_comp_array_of_check_words_4_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.four_input_cameras_module_ser_to_par_cam_1_Aligner_comp_array_of_check_words_5_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.four_input_cameras_module_ser_to_par_cam_1_Aligner_comp_array_of_check_words_6_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.four_input_cameras_module_ser_to_par_cam_1_Aligner_comp_array_of_check_words_7_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.four_input_cameras_module_ser_to_par_cam_1_Aligner_comp_array_of_check_words_8_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.four_input_cameras_module_ser_to_par_cam_1_Aligner_comp_array_of_check_words_9_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.four_input_cameras_module_ser_to_par_cam_1_Aligner_comp_ch_1_par_0_                  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.four_input_cameras_module_ser_to_par_cam_1_Aligner_comp_ch_1_par_1_                  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.four_input_cameras_module_ser_to_par_cam_1_Aligner_comp_ch_1_par_2_                  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.four_input_cameras_module_ser_to_par_cam_1_Aligner_comp_ch_1_par_3_                  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.four_input_cameras_module_ser_to_par_cam_1_Aligner_comp_ch_1_par_4_                  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.four_input_cameras_module_ser_to_par_cam_1_Aligner_comp_ch_1_par_5_                  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.four_input_cameras_module_ser_to_par_cam_1_Aligner_comp_ch_1_par_6_                  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.four_input_cameras_module_ser_to_par_cam_1_Aligner_comp_ch_1_par_7_                  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.output_data_interface_arch_data_8_bit_0_                                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.output_data_interface_arch_data_8_bit_1_                                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.output_data_interface_arch_data_8_bit_2_                                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.output_data_interface_arch_data_8_bit_3_                                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.output_data_interface_arch_data_8_bit_4_                                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.output_data_interface_arch_data_8_bit_5_                                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.output_data_interface_arch_data_8_bit_6_                                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.output_data_interface_arch_data_8_bit_7_                                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.output_data_interface_arch_databus_0_                                                ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.output_data_interface_arch_databus_10_                                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.output_data_interface_arch_databus_11_                                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.output_data_interface_arch_databus_12_                                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.output_data_interface_arch_databus_13_                                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.output_data_interface_arch_databus_14_                                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.output_data_interface_arch_databus_15_                                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.output_data_interface_arch_databus_16_                                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.output_data_interface_arch_databus_17_                                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.output_data_interface_arch_databus_18_                                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.output_data_interface_arch_databus_19_                                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.output_data_interface_arch_databus_1_                                                ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.output_data_interface_arch_databus_20_                                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.output_data_interface_arch_databus_21_                                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.output_data_interface_arch_databus_22_                                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.output_data_interface_arch_databus_23_                                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.output_data_interface_arch_databus_24_                                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.output_data_interface_arch_databus_25_                                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.output_data_interface_arch_databus_26_                                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.output_data_interface_arch_databus_27_                                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.output_data_interface_arch_databus_28_                                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.output_data_interface_arch_databus_29_                                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.output_data_interface_arch_databus_2_                                                ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.output_data_interface_arch_databus_30_                                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.output_data_interface_arch_databus_31_                                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.output_data_interface_arch_databus_3_                                                ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.output_data_interface_arch_databus_4_                                                ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.output_data_interface_arch_databus_5_                                                ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.output_data_interface_arch_databus_6_                                                ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.output_data_interface_arch_databus_7_                                                ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.output_data_interface_arch_databus_8_                                                ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; pre_syn.bp.output_data_interface_arch_databus_9_                                                ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                 ;           ;               ;          ;             ;
; reset                                                                                           ; Top       ; Input Port    ; n/a      ;             ;
;     -- reset                                                                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- reset~input                                                                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                 ;           ;               ;          ;             ;
; reset_FX                                                                                        ; Top       ; Output Port   ; n/a      ;             ;
;     -- reset_FX                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- reset_FX~output                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                 ;           ;               ;          ;             ;
; slcs                                                                                            ; Top       ; Output Port   ; n/a      ;             ;
;     -- slcs                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- slcs~output                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                 ;           ;               ;          ;             ;
; sloe                                                                                            ; Top       ; Output Port   ; n/a      ;             ;
;     -- sloe                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- sloe~output                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                 ;           ;               ;          ;             ;
; slrd                                                                                            ; Top       ; Output Port   ; n/a      ;             ;
;     -- slrd                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- slrd~output                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                 ;           ;               ;          ;             ;
; slwr                                                                                            ; Top       ; Output Port   ; n/a      ;             ;
;     -- slwr                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- slwr~output                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                 ;           ;               ;          ;             ;
+-------------------------------------------------------------------------------------------------+-----------+---------------+----------+-------------+


+------------------------------------------------------------------------+
; Partition Merge Resource Usage Summary                                 ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Estimate of Logic utilization (ALMs needed) ; 2265                     ;
;                                             ;                          ;
; Combinational ALUT usage for logic          ; 1691                     ;
;     -- 7 input functions                    ; 4                        ;
;     -- 6 input functions                    ; 509                      ;
;     -- 5 input functions                    ; 468                      ;
;     -- 4 input functions                    ; 176                      ;
;     -- <=3 input functions                  ; 534                      ;
;                                             ;                          ;
; Dedicated logic registers                   ; 3956                     ;
;                                             ;                          ;
; I/O pins                                    ; 58                       ;
; Total MLAB memory bits                      ; 0                        ;
; Total block memory bits                     ; 1736704                  ;
;                                             ;                          ;
; Total DSP Blocks                            ; 0                        ;
;                                             ;                          ;
; Total PLLs                                  ; 3                        ;
;     -- PLLs                                 ; 3                        ;
;                                             ;                          ;
; Maximum fan-out node                        ; altera_internal_jtag~TDO ;
; Maximum fan-out                             ; 2010                     ;
; Total fan-out                               ; 26374                    ;
; Average fan-out                             ; 4.41                     ;
+---------------------------------------------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+---------+------+
; Name                                                                                                                                                                                                  ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size    ; MIF  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+---------+------+
; Framing_interface:Framing_interface_top|FIFO:Buffer_data|dcfifo:dcfifo_component|dcfifo_p3p1:auto_generated|altsyncram_gia1:fifo_ram|ALTSYNCRAM                                                       ; AUTO ; Simple Dual Port ; 32768        ; 8            ; 32768        ; 8            ; 262144  ; None ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_5l84:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 8192         ; 180          ; 8192         ; 180          ; 1474560 ; None ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+---------+------+


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Partition Merge
    Info: Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition
    Info: Processing started: Sat Dec 12 17:18:35 2020
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off KPA_usb_3_0 -c Cyclone_V_revision --merge=on
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35007): Using synthesis netlist for partition "sld_signaltap:auto_signaltap_0"
Critical Warning (35025): Partially connected in-system debug instance "auto_signaltap_0" to 362 of its 394 required data inputs, trigger inputs, acquisition clocks, and dynamic pins.  There were 0 illegal, 0 inaccessible, and 32 missing sources or connections.
Info (35002): Resolved and merged 3 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 14 node(s), including 0 DDIO, 3 PLL, 0 transceiver and 0 LCELL
Critical Warning (138067): Current license file does not support incremental compilation. The Quartus Prime software removes all the user-specified design partitions in the design automatically.
Warning: RST port on the PLL is not properly connected on instance PLL:PLL_input|altpll:altpll_component|PLL_altpll5:auto_generated|generic_pll1. The reset port on the PLL should be connected. If the PLL loses lock for any reason, you might need to manually reset the PLL in order to re-establish lock to the reference clock. File: D:/Dima/Desktop/NIIT_tasks/USB_3_0_KPA_for_reliz/USB_3_0_KPA_4_cameras/db/pll_altpll5.v Line: 63
    Info: Must be connected
Warning: RST port on the PLL is not properly connected on instance PLL:PLL_input|altpll:altpll_component|PLL_altpll5:auto_generated|generic_pll3. The reset port on the PLL should be connected. If the PLL loses lock for any reason, you might need to manually reset the PLL in order to re-establish lock to the reference clock. File: D:/Dima/Desktop/NIIT_tasks/USB_3_0_KPA_for_reliz/USB_3_0_KPA_4_cameras/db/pll_altpll5.v Line: 91
    Info: Must be connected
Warning: RST port on the PLL is not properly connected on instance PLL:PLL_input|altpll:altpll_component|PLL_altpll5:auto_generated|generic_pll2. The reset port on the PLL should be connected. If the PLL loses lock for any reason, you might need to manually reset the PLL in order to re-establish lock to the reference clock. File: D:/Dima/Desktop/NIIT_tasks/USB_3_0_KPA_for_reliz/USB_3_0_KPA_4_cameras/db/pll_altpll5.v Line: 77
    Info: Must be connected
Warning (21074): Design contains 3 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "FLAGC" File: D:/Dima/Desktop/NIIT_tasks/USB_3_0_KPA_for_reliz/USB_3_0_KPA_4_cameras/BION_to_usb/BION_TOP.vhd Line: 14
    Warning (15610): No output dependent on input pin "FLAGD" File: D:/Dima/Desktop/NIIT_tasks/USB_3_0_KPA_for_reliz/USB_3_0_KPA_4_cameras/BION_to_usb/BION_TOP.vhd Line: 15
    Warning (15610): No output dependent on input pin "reset" File: D:/Dima/Desktop/NIIT_tasks/USB_3_0_KPA_for_reliz/USB_3_0_KPA_4_cameras/BION_to_usb/BION_TOP.vhd Line: 16
Info (21057): Implemented 5078 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 16 input pins
    Info (21059): Implemented 46 output pins
    Info (21061): Implemented 4800 logic cells
    Info (21064): Implemented 212 RAM segments
    Info (21065): Implemented 3 PLLs
Info: Quartus Prime Partition Merge was successful. 0 errors, 10 warnings
    Info: Peak virtual memory: 4794 megabytes
    Info: Processing ended: Sat Dec 12 17:18:37 2020
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


