Timing Analyzer report for histogram_vhdl
Wed Jun 15 13:33:45 2022
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'master_clk'
 13. Slow 1200mV 85C Model Hold: 'master_clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'master_clk'
 22. Slow 1200mV 0C Model Hold: 'master_clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'master_clk'
 30. Fast 1200mV 0C Model Hold: 'master_clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; histogram_vhdl                                      ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.29        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  16.9%      ;
;     Processors 3-4         ;   6.3%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                 ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets        ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; master_clk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { master_clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 274.42 MHz ; 250.0 MHz       ; master_clk ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; master_clk ; -2.644 ; -6410.710     ;
+------------+--------+---------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+------------+-------+---------------+
; Clock      ; Slack ; End Point TNS ;
+------------+-------+---------------+
; master_clk ; 0.384 ; 0.000         ;
+------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+------------+--------+-----------------------------+
; Clock      ; Slack  ; End Point TNS               ;
+------------+--------+-----------------------------+
; master_clk ; -3.000 ; -5267.645                   ;
+------------+--------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'master_clk'                                                                                                                                 ;
+--------+---------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.644 ; counter_32bits:\gen_counter:64:Cx|count[0]  ; counter_32bits:\gen_counter:64:Cx|count[29]  ; master_clk   ; master_clk  ; 1.000        ; -0.091     ; 3.551      ;
; -2.643 ; counter_32bits:\gen_counter:63:Cx|count[0]  ; counter_32bits:\gen_counter:63:Cx|count[28]  ; master_clk   ; master_clk  ; 1.000        ; -0.082     ; 3.559      ;
; -2.641 ; counter_32bits:\gen_counter:64:Cx|count[0]  ; counter_32bits:\gen_counter:64:Cx|count[28]  ; master_clk   ; master_clk  ; 1.000        ; -0.091     ; 3.548      ;
; -2.638 ; counter_32bits:\gen_counter:63:Cx|count[0]  ; counter_32bits:\gen_counter:63:Cx|count[29]  ; master_clk   ; master_clk  ; 1.000        ; -0.082     ; 3.554      ;
; -2.584 ; counter_32bits:\gen_counter:64:Cx|count[2]  ; counter_32bits:\gen_counter:64:Cx|count[29]  ; master_clk   ; master_clk  ; 1.000        ; -0.091     ; 3.491      ;
; -2.575 ; counter_32bits:\gen_counter:63:Cx|count[2]  ; counter_32bits:\gen_counter:63:Cx|count[29]  ; master_clk   ; master_clk  ; 1.000        ; -0.082     ; 3.491      ;
; -2.512 ; counter_32bits:\gen_counter:64:Cx|count[0]  ; counter_32bits:\gen_counter:64:Cx|count[27]  ; master_clk   ; master_clk  ; 1.000        ; -0.091     ; 3.419      ;
; -2.511 ; counter_32bits:\gen_counter:63:Cx|count[0]  ; counter_32bits:\gen_counter:63:Cx|count[26]  ; master_clk   ; master_clk  ; 1.000        ; -0.082     ; 3.427      ;
; -2.509 ; counter_32bits:\gen_counter:64:Cx|count[0]  ; counter_32bits:\gen_counter:64:Cx|count[26]  ; master_clk   ; master_clk  ; 1.000        ; -0.091     ; 3.416      ;
; -2.506 ; counter_32bits:\gen_counter:63:Cx|count[0]  ; counter_32bits:\gen_counter:63:Cx|count[27]  ; master_clk   ; master_clk  ; 1.000        ; -0.082     ; 3.422      ;
; -2.494 ; counter_32bits:\gen_counter:64:Cx|count[1]  ; counter_32bits:\gen_counter:64:Cx|count[29]  ; master_clk   ; master_clk  ; 1.000        ; -0.091     ; 3.401      ;
; -2.485 ; counter_32bits:\gen_counter:63:Cx|count[1]  ; counter_32bits:\gen_counter:63:Cx|count[29]  ; master_clk   ; master_clk  ; 1.000        ; -0.082     ; 3.401      ;
; -2.465 ; counter_32bits:\gen_counter:64:Cx|count[1]  ; counter_32bits:\gen_counter:64:Cx|count[28]  ; master_clk   ; master_clk  ; 1.000        ; -0.091     ; 3.372      ;
; -2.456 ; counter_32bits:\gen_counter:63:Cx|count[1]  ; counter_32bits:\gen_counter:63:Cx|count[28]  ; master_clk   ; master_clk  ; 1.000        ; -0.082     ; 3.372      ;
; -2.453 ; counter_32bits:\gen_counter:64:Cx|count[6]  ; counter_32bits:\gen_counter:64:Cx|count[29]  ; master_clk   ; master_clk  ; 1.000        ; -0.091     ; 3.360      ;
; -2.452 ; counter_32bits:\gen_counter:64:Cx|count[2]  ; counter_32bits:\gen_counter:64:Cx|count[27]  ; master_clk   ; master_clk  ; 1.000        ; -0.091     ; 3.359      ;
; -2.443 ; counter_32bits:\gen_counter:63:Cx|count[2]  ; counter_32bits:\gen_counter:63:Cx|count[27]  ; master_clk   ; master_clk  ; 1.000        ; -0.082     ; 3.359      ;
; -2.433 ; counter_32bits:\gen_counter:64:Cx|count[2]  ; counter_32bits:\gen_counter:64:Cx|count[28]  ; master_clk   ; master_clk  ; 1.000        ; -0.091     ; 3.340      ;
; -2.431 ; counter_32bits:\gen_counter:64:Cx|count[4]  ; counter_32bits:\gen_counter:64:Cx|count[29]  ; master_clk   ; master_clk  ; 1.000        ; -0.091     ; 3.338      ;
; -2.424 ; counter_32bits:\gen_counter:64:Cx|count[13] ; halt~reg0                                    ; master_clk   ; master_clk  ; 1.000        ; 0.354      ; 3.776      ;
; -2.424 ; counter_32bits:\gen_counter:63:Cx|count[2]  ; counter_32bits:\gen_counter:63:Cx|count[28]  ; master_clk   ; master_clk  ; 1.000        ; -0.082     ; 3.340      ;
; -2.422 ; counter_32bits:\gen_counter:63:Cx|count[4]  ; counter_32bits:\gen_counter:63:Cx|count[29]  ; master_clk   ; master_clk  ; 1.000        ; -0.082     ; 3.338      ;
; -2.409 ; counter_32bits:\gen_counter:77:Cx|count[0]  ; counter_32bits:\gen_counter:77:Cx|count[31]  ; master_clk   ; master_clk  ; 1.000        ; 0.323      ; 3.730      ;
; -2.409 ; counter_32bits:\gen_counter:64:Cx|count[9]  ; halt~reg0                                    ; master_clk   ; master_clk  ; 1.000        ; 0.354      ; 3.761      ;
; -2.406 ; counter_32bits:\gen_counter:64:Cx|count[10] ; halt~reg0                                    ; master_clk   ; master_clk  ; 1.000        ; 0.354      ; 3.758      ;
; -2.404 ; counter_32bits:\gen_counter:77:Cx|count[0]  ; counter_32bits:\gen_counter:77:Cx|count[30]  ; master_clk   ; master_clk  ; 1.000        ; 0.323      ; 3.725      ;
; -2.402 ; counter_32bits:\gen_counter:124:Cx|count[0] ; counter_32bits:\gen_counter:124:Cx|count[31] ; master_clk   ; master_clk  ; 1.000        ; 0.334      ; 3.734      ;
; -2.401 ; counter_32bits:\gen_counter:72:Cx|count[0]  ; counter_32bits:\gen_counter:72:Cx|count[31]  ; master_clk   ; master_clk  ; 1.000        ; 0.334      ; 3.733      ;
; -2.401 ; counter_32bits:\gen_counter:127:Cx|count[0] ; counter_32bits:\gen_counter:127:Cx|count[31] ; master_clk   ; master_clk  ; 1.000        ; 0.331      ; 3.730      ;
; -2.396 ; counter_32bits:\gen_counter:127:Cx|count[0] ; counter_32bits:\gen_counter:127:Cx|count[30] ; master_clk   ; master_clk  ; 1.000        ; 0.331      ; 3.725      ;
; -2.395 ; counter_32bits:\gen_counter:72:Cx|count[0]  ; counter_32bits:\gen_counter:72:Cx|count[30]  ; master_clk   ; master_clk  ; 1.000        ; 0.334      ; 3.727      ;
; -2.395 ; counter_32bits:\gen_counter:124:Cx|count[0] ; counter_32bits:\gen_counter:124:Cx|count[30] ; master_clk   ; master_clk  ; 1.000        ; 0.334      ; 3.727      ;
; -2.389 ; counter_32bits:\gen_counter:63:Cx|count[18] ; halt~reg0                                    ; master_clk   ; master_clk  ; 1.000        ; 0.331      ; 3.718      ;
; -2.388 ; counter_32bits:\gen_counter:64:Cx|count[1]  ; halt~reg0                                    ; master_clk   ; master_clk  ; 1.000        ; 0.354      ; 3.740      ;
; -2.386 ; counter_32bits:\gen_counter:6:Cx|count[0]   ; counter_32bits:\gen_counter:6:Cx|count[30]   ; master_clk   ; master_clk  ; 1.000        ; 0.322      ; 3.706      ;
; -2.385 ; counter_32bits:\gen_counter:6:Cx|count[0]   ; counter_32bits:\gen_counter:6:Cx|count[31]   ; master_clk   ; master_clk  ; 1.000        ; 0.322      ; 3.705      ;
; -2.383 ; counter_32bits:\gen_counter:111:Cx|count[0] ; counter_32bits:\gen_counter:111:Cx|count[30] ; master_clk   ; master_clk  ; 1.000        ; 0.325      ; 3.706      ;
; -2.383 ; counter_32bits:\gen_counter:111:Cx|count[0] ; counter_32bits:\gen_counter:111:Cx|count[31] ; master_clk   ; master_clk  ; 1.000        ; 0.325      ; 3.706      ;
; -2.380 ; counter_32bits:\gen_counter:64:Cx|count[0]  ; counter_32bits:\gen_counter:64:Cx|count[25]  ; master_clk   ; master_clk  ; 1.000        ; -0.091     ; 3.287      ;
; -2.380 ; counter_32bits:\gen_counter:64:Cx|count[11] ; halt~reg0                                    ; master_clk   ; master_clk  ; 1.000        ; 0.354      ; 3.732      ;
; -2.379 ; counter_32bits:\gen_counter:63:Cx|count[0]  ; counter_32bits:\gen_counter:63:Cx|count[24]  ; master_clk   ; master_clk  ; 1.000        ; -0.082     ; 3.295      ;
; -2.377 ; counter_32bits:\gen_counter:64:Cx|count[0]  ; counter_32bits:\gen_counter:64:Cx|count[24]  ; master_clk   ; master_clk  ; 1.000        ; -0.091     ; 3.284      ;
; -2.376 ; counter_32bits:\gen_counter:98:Cx|count[0]  ; counter_32bits:\gen_counter:98:Cx|count[30]  ; master_clk   ; master_clk  ; 1.000        ; 0.323      ; 3.697      ;
; -2.375 ; counter_32bits:\gen_counter:71:Cx|count[0]  ; counter_32bits:\gen_counter:71:Cx|count[30]  ; master_clk   ; master_clk  ; 1.000        ; 0.323      ; 3.696      ;
; -2.375 ; counter_32bits:\gen_counter:35:Cx|count[0]  ; counter_32bits:\gen_counter:35:Cx|count[30]  ; master_clk   ; master_clk  ; 1.000        ; 0.321      ; 3.694      ;
; -2.374 ; counter_32bits:\gen_counter:98:Cx|count[0]  ; counter_32bits:\gen_counter:98:Cx|count[31]  ; master_clk   ; master_clk  ; 1.000        ; 0.323      ; 3.695      ;
; -2.374 ; counter_32bits:\gen_counter:116:Cx|count[0] ; counter_32bits:\gen_counter:116:Cx|count[30] ; master_clk   ; master_clk  ; 1.000        ; 0.322      ; 3.694      ;
; -2.374 ; counter_32bits:\gen_counter:34:Cx|count[0]  ; counter_32bits:\gen_counter:34:Cx|count[30]  ; master_clk   ; master_clk  ; 1.000        ; 0.322      ; 3.694      ;
; -2.374 ; counter_32bits:\gen_counter:63:Cx|count[0]  ; counter_32bits:\gen_counter:63:Cx|count[25]  ; master_clk   ; master_clk  ; 1.000        ; -0.082     ; 3.290      ;
; -2.373 ; counter_32bits:\gen_counter:65:Cx|count[0]  ; counter_32bits:\gen_counter:65:Cx|count[30]  ; master_clk   ; master_clk  ; 1.000        ; 0.323      ; 3.694      ;
; -2.373 ; counter_32bits:\gen_counter:110:Cx|count[0] ; counter_32bits:\gen_counter:110:Cx|count[30] ; master_clk   ; master_clk  ; 1.000        ; 0.323      ; 3.694      ;
; -2.372 ; counter_32bits:\gen_counter:71:Cx|count[0]  ; counter_32bits:\gen_counter:71:Cx|count[31]  ; master_clk   ; master_clk  ; 1.000        ; 0.323      ; 3.693      ;
; -2.372 ; counter_32bits:\gen_counter:69:Cx|count[0]  ; counter_32bits:\gen_counter:69:Cx|count[30]  ; master_clk   ; master_clk  ; 1.000        ; 0.324      ; 3.694      ;
; -2.371 ; counter_32bits:\gen_counter:35:Cx|count[0]  ; counter_32bits:\gen_counter:35:Cx|count[31]  ; master_clk   ; master_clk  ; 1.000        ; 0.321      ; 3.690      ;
; -2.370 ; counter_32bits:\gen_counter:116:Cx|count[0] ; counter_32bits:\gen_counter:116:Cx|count[31] ; master_clk   ; master_clk  ; 1.000        ; 0.322      ; 3.690      ;
; -2.370 ; counter_32bits:\gen_counter:34:Cx|count[0]  ; counter_32bits:\gen_counter:34:Cx|count[31]  ; master_clk   ; master_clk  ; 1.000        ; 0.322      ; 3.690      ;
; -2.370 ; counter_32bits:\gen_counter:4:Cx|count[0]   ; counter_32bits:\gen_counter:4:Cx|count[30]   ; master_clk   ; master_clk  ; 1.000        ; 0.329      ; 3.697      ;
; -2.370 ; counter_32bits:\gen_counter:60:Cx|count[0]  ; counter_32bits:\gen_counter:60:Cx|count[30]  ; master_clk   ; master_clk  ; 1.000        ; 0.329      ; 3.697      ;
; -2.369 ; counter_32bits:\gen_counter:65:Cx|count[0]  ; counter_32bits:\gen_counter:65:Cx|count[31]  ; master_clk   ; master_clk  ; 1.000        ; 0.323      ; 3.690      ;
; -2.369 ; counter_32bits:\gen_counter:110:Cx|count[0] ; counter_32bits:\gen_counter:110:Cx|count[31] ; master_clk   ; master_clk  ; 1.000        ; 0.323      ; 3.690      ;
; -2.369 ; counter_32bits:\gen_counter:7:Cx|count[0]   ; counter_32bits:\gen_counter:7:Cx|count[30]   ; master_clk   ; master_clk  ; 1.000        ; 0.333      ; 3.700      ;
; -2.368 ; counter_32bits:\gen_counter:69:Cx|count[0]  ; counter_32bits:\gen_counter:69:Cx|count[31]  ; master_clk   ; master_clk  ; 1.000        ; 0.324      ; 3.690      ;
; -2.368 ; counter_32bits:\gen_counter:64:Cx|count[3]  ; counter_32bits:\gen_counter:64:Cx|count[29]  ; master_clk   ; master_clk  ; 1.000        ; -0.091     ; 3.275      ;
; -2.368 ; counter_32bits:\gen_counter:4:Cx|count[0]   ; counter_32bits:\gen_counter:4:Cx|count[31]   ; master_clk   ; master_clk  ; 1.000        ; 0.329      ; 3.695      ;
; -2.368 ; counter_32bits:\gen_counter:60:Cx|count[0]  ; counter_32bits:\gen_counter:60:Cx|count[31]  ; master_clk   ; master_clk  ; 1.000        ; 0.329      ; 3.695      ;
; -2.368 ; counter_32bits:\gen_counter:113:Cx|count[0] ; counter_32bits:\gen_counter:113:Cx|count[30] ; master_clk   ; master_clk  ; 1.000        ; 0.335      ; 3.701      ;
; -2.367 ; counter_32bits:\gen_counter:18:Cx|count[0]  ; counter_32bits:\gen_counter:18:Cx|count[30]  ; master_clk   ; master_clk  ; 1.000        ; 0.337      ; 3.702      ;
; -2.367 ; counter_32bits:\gen_counter:108:Cx|count[0] ; counter_32bits:\gen_counter:108:Cx|count[31] ; master_clk   ; master_clk  ; 1.000        ; 0.325      ; 3.690      ;
; -2.367 ; counter_32bits:\gen_counter:113:Cx|count[0] ; counter_32bits:\gen_counter:113:Cx|count[31] ; master_clk   ; master_clk  ; 1.000        ; 0.335      ; 3.700      ;
; -2.367 ; counter_32bits:\gen_counter:7:Cx|count[0]   ; counter_32bits:\gen_counter:7:Cx|count[31]   ; master_clk   ; master_clk  ; 1.000        ; 0.333      ; 3.698      ;
; -2.367 ; counter_32bits:\gen_counter:12:Cx|count[0]  ; counter_32bits:\gen_counter:12:Cx|count[30]  ; master_clk   ; master_clk  ; 1.000        ; 0.331      ; 3.696      ;
; -2.366 ; counter_32bits:\gen_counter:18:Cx|count[0]  ; counter_32bits:\gen_counter:18:Cx|count[31]  ; master_clk   ; master_clk  ; 1.000        ; 0.337      ; 3.701      ;
; -2.366 ; counter_32bits:\gen_counter:64:Cx|count[18] ; halt~reg0                                    ; master_clk   ; master_clk  ; 1.000        ; 0.364      ; 3.728      ;
; -2.366 ; counter_32bits:\gen_counter:112:Cx|count[0] ; counter_32bits:\gen_counter:112:Cx|count[30] ; master_clk   ; master_clk  ; 1.000        ; 0.333      ; 3.697      ;
; -2.366 ; counter_32bits:\gen_counter:0:Cx|count[0]   ; counter_32bits:\gen_counter:0:Cx|count[30]   ; master_clk   ; master_clk  ; 1.000        ; 0.330      ; 3.694      ;
; -2.366 ; counter_32bits:\gen_counter:45:Cx|count[0]  ; counter_32bits:\gen_counter:45:Cx|count[30]  ; master_clk   ; master_clk  ; 1.000        ; 0.330      ; 3.694      ;
; -2.366 ; counter_32bits:\gen_counter:38:Cx|count[0]  ; counter_32bits:\gen_counter:38:Cx|count[30]  ; master_clk   ; master_clk  ; 1.000        ; 0.330      ; 3.694      ;
; -2.365 ; counter_32bits:\gen_counter:97:Cx|count[0]  ; counter_32bits:\gen_counter:97:Cx|count[30]  ; master_clk   ; master_clk  ; 1.000        ; 0.331      ; 3.694      ;
; -2.365 ; counter_32bits:\gen_counter:122:Cx|count[0] ; counter_32bits:\gen_counter:122:Cx|count[30] ; master_clk   ; master_clk  ; 1.000        ; 0.331      ; 3.694      ;
; -2.365 ; counter_32bits:\gen_counter:41:Cx|count[0]  ; counter_32bits:\gen_counter:41:Cx|count[30]  ; master_clk   ; master_clk  ; 1.000        ; 0.331      ; 3.694      ;
; -2.364 ; counter_32bits:\gen_counter:81:Cx|count[0]  ; counter_32bits:\gen_counter:81:Cx|count[30]  ; master_clk   ; master_clk  ; 1.000        ; 0.335      ; 3.697      ;
; -2.364 ; counter_32bits:\gen_counter:107:Cx|count[0] ; counter_32bits:\gen_counter:107:Cx|count[30] ; master_clk   ; master_clk  ; 1.000        ; 0.335      ; 3.697      ;
; -2.364 ; counter_32bits:\gen_counter:53:Cx|count[0]  ; counter_32bits:\gen_counter:53:Cx|count[30]  ; master_clk   ; master_clk  ; 1.000        ; 0.335      ; 3.697      ;
; -2.364 ; counter_32bits:\gen_counter:54:Cx|count[0]  ; counter_32bits:\gen_counter:54:Cx|count[30]  ; master_clk   ; master_clk  ; 1.000        ; 0.335      ; 3.697      ;
; -2.364 ; counter_32bits:\gen_counter:48:Cx|count[0]  ; counter_32bits:\gen_counter:48:Cx|count[30]  ; master_clk   ; master_clk  ; 1.000        ; 0.334      ; 3.696      ;
; -2.364 ; counter_32bits:\gen_counter:112:Cx|count[0] ; counter_32bits:\gen_counter:112:Cx|count[31] ; master_clk   ; master_clk  ; 1.000        ; 0.333      ; 3.695      ;
; -2.364 ; counter_32bits:\gen_counter:12:Cx|count[0]  ; counter_32bits:\gen_counter:12:Cx|count[31]  ; master_clk   ; master_clk  ; 1.000        ; 0.331      ; 3.693      ;
; -2.364 ; counter_32bits:\gen_counter:42:Cx|count[0]  ; counter_32bits:\gen_counter:42:Cx|count[31]  ; master_clk   ; master_clk  ; 1.000        ; 0.323      ; 3.685      ;
; -2.364 ; counter_32bits:\gen_counter:36:Cx|count[0]  ; counter_32bits:\gen_counter:36:Cx|count[30]  ; master_clk   ; master_clk  ; 1.000        ; 0.332      ; 3.694      ;
; -2.363 ; counter_32bits:\gen_counter:86:Cx|count[0]  ; counter_32bits:\gen_counter:86:Cx|count[30]  ; master_clk   ; master_clk  ; 1.000        ; 0.335      ; 3.696      ;
; -2.363 ; counter_32bits:\gen_counter:79:Cx|count[0]  ; counter_32bits:\gen_counter:79:Cx|count[30]  ; master_clk   ; master_clk  ; 1.000        ; 0.335      ; 3.696      ;
; -2.363 ; counter_32bits:\gen_counter:121:Cx|count[0] ; counter_32bits:\gen_counter:121:Cx|count[31] ; master_clk   ; master_clk  ; 1.000        ; 0.330      ; 3.691      ;
; -2.363 ; counter_32bits:\gen_counter:78:Cx|count[0]  ; counter_32bits:\gen_counter:78:Cx|count[30]  ; master_clk   ; master_clk  ; 1.000        ; 0.333      ; 3.694      ;
; -2.363 ; counter_32bits:\gen_counter:61:Cx|count[0]  ; counter_32bits:\gen_counter:61:Cx|count[30]  ; master_clk   ; master_clk  ; 1.000        ; 0.334      ; 3.695      ;
; -2.362 ; counter_32bits:\gen_counter:81:Cx|count[0]  ; counter_32bits:\gen_counter:81:Cx|count[31]  ; master_clk   ; master_clk  ; 1.000        ; 0.335      ; 3.695      ;
; -2.362 ; counter_32bits:\gen_counter:107:Cx|count[0] ; counter_32bits:\gen_counter:107:Cx|count[31] ; master_clk   ; master_clk  ; 1.000        ; 0.335      ; 3.695      ;
; -2.362 ; counter_32bits:\gen_counter:54:Cx|count[0]  ; counter_32bits:\gen_counter:54:Cx|count[31]  ; master_clk   ; master_clk  ; 1.000        ; 0.335      ; 3.695      ;
; -2.362 ; counter_32bits:\gen_counter:53:Cx|count[0]  ; counter_32bits:\gen_counter:53:Cx|count[31]  ; master_clk   ; master_clk  ; 1.000        ; 0.335      ; 3.695      ;
; -2.362 ; counter_32bits:\gen_counter:94:Cx|count[0]  ; counter_32bits:\gen_counter:94:Cx|count[30]  ; master_clk   ; master_clk  ; 1.000        ; 0.336      ; 3.696      ;
; -2.362 ; counter_32bits:\gen_counter:92:Cx|count[0]  ; counter_32bits:\gen_counter:92:Cx|count[30]  ; master_clk   ; master_clk  ; 1.000        ; 0.337      ; 3.697      ;
+--------+---------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'master_clk'                                                                                                                                ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.384 ; halt~reg0                                   ; halt~reg0                                   ; master_clk   ; master_clk  ; 0.000        ; 0.099      ; 0.669      ;
; 0.400 ; counter_32bits:\gen_counter:56:Cx|count[0]  ; counter_32bits:\gen_counter:56:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.083      ; 0.669      ;
; 0.400 ; counter_32bits:\gen_counter:58:Cx|count[0]  ; counter_32bits:\gen_counter:58:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.083      ; 0.669      ;
; 0.401 ; counter_32bits:\gen_counter:80:Cx|count[0]  ; counter_32bits:\gen_counter:80:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; counter_32bits:\gen_counter:55:Cx|count[0]  ; counter_32bits:\gen_counter:55:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; counter_32bits:\gen_counter:48:Cx|count[0]  ; counter_32bits:\gen_counter:48:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; counter_32bits:\gen_counter:102:Cx|count[0] ; counter_32bits:\gen_counter:102:Cx|count[0] ; master_clk   ; master_clk  ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; counter_32bits:\gen_counter:98:Cx|count[0]  ; counter_32bits:\gen_counter:98:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; counter_32bits:\gen_counter:42:Cx|count[0]  ; counter_32bits:\gen_counter:42:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; counter_32bits:\gen_counter:41:Cx|count[0]  ; counter_32bits:\gen_counter:41:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; counter_32bits:\gen_counter:46:Cx|count[0]  ; counter_32bits:\gen_counter:46:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; counter_32bits:\gen_counter:45:Cx|count[0]  ; counter_32bits:\gen_counter:45:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; counter_32bits:\gen_counter:38:Cx|count[0]  ; counter_32bits:\gen_counter:38:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; counter_32bits:\gen_counter:35:Cx|count[0]  ; counter_32bits:\gen_counter:35:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; counter_32bits:\gen_counter:34:Cx|count[0]  ; counter_32bits:\gen_counter:34:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; counter_32bits:\gen_counter:57:Cx|count[0]  ; counter_32bits:\gen_counter:57:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; counter_32bits:\gen_counter:59:Cx|count[0]  ; counter_32bits:\gen_counter:59:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; counter_32bits:\gen_counter:60:Cx|count[0]  ; counter_32bits:\gen_counter:60:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; counter_32bits:\gen_counter:62:Cx|count[0]  ; counter_32bits:\gen_counter:62:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; counter_32bits:\gen_counter:61:Cx|count[0]  ; counter_32bits:\gen_counter:61:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; counter_32bits:\gen_counter:63:Cx|count[0]  ; counter_32bits:\gen_counter:63:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.082      ; 0.669      ;
; 0.402 ; counter_32bits:\gen_counter:90:Cx|count[0]  ; counter_32bits:\gen_counter:90:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; counter_32bits:\gen_counter:87:Cx|count[0]  ; counter_32bits:\gen_counter:87:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; counter_32bits:\gen_counter:84:Cx|count[0]  ; counter_32bits:\gen_counter:84:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; counter_32bits:\gen_counter:85:Cx|count[0]  ; counter_32bits:\gen_counter:85:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; counter_32bits:\gen_counter:86:Cx|count[0]  ; counter_32bits:\gen_counter:86:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; counter_32bits:\gen_counter:83:Cx|count[0]  ; counter_32bits:\gen_counter:83:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; counter_32bits:\gen_counter:81:Cx|count[0]  ; counter_32bits:\gen_counter:81:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; counter_32bits:\gen_counter:82:Cx|count[0]  ; counter_32bits:\gen_counter:82:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; counter_32bits:\gen_counter:21:Cx|count[0]  ; counter_32bits:\gen_counter:21:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; counter_32bits:\gen_counter:22:Cx|count[0]  ; counter_32bits:\gen_counter:22:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; counter_32bits:\gen_counter:19:Cx|count[0]  ; counter_32bits:\gen_counter:19:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; counter_32bits:\gen_counter:16:Cx|count[0]  ; counter_32bits:\gen_counter:16:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; counter_32bits:\gen_counter:17:Cx|count[0]  ; counter_32bits:\gen_counter:17:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; counter_32bits:\gen_counter:18:Cx|count[0]  ; counter_32bits:\gen_counter:18:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; counter_32bits:\gen_counter:105:Cx|count[0] ; counter_32bits:\gen_counter:105:Cx|count[0] ; master_clk   ; master_clk  ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; counter_32bits:\gen_counter:108:Cx|count[0] ; counter_32bits:\gen_counter:108:Cx|count[0] ; master_clk   ; master_clk  ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; counter_32bits:\gen_counter:110:Cx|count[0] ; counter_32bits:\gen_counter:110:Cx|count[0] ; master_clk   ; master_clk  ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; counter_32bits:\gen_counter:111:Cx|count[0] ; counter_32bits:\gen_counter:111:Cx|count[0] ; master_clk   ; master_clk  ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; counter_32bits:\gen_counter:52:Cx|count[0]  ; counter_32bits:\gen_counter:52:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; counter_32bits:\gen_counter:53:Cx|count[0]  ; counter_32bits:\gen_counter:53:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; counter_32bits:\gen_counter:54:Cx|count[0]  ; counter_32bits:\gen_counter:54:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; counter_32bits:\gen_counter:51:Cx|count[0]  ; counter_32bits:\gen_counter:51:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; counter_32bits:\gen_counter:49:Cx|count[0]  ; counter_32bits:\gen_counter:49:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; counter_32bits:\gen_counter:50:Cx|count[0]  ; counter_32bits:\gen_counter:50:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; counter_32bits:\gen_counter:78:Cx|count[0]  ; counter_32bits:\gen_counter:78:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; counter_32bits:\gen_counter:103:Cx|count[0] ; counter_32bits:\gen_counter:103:Cx|count[0] ; master_clk   ; master_clk  ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; counter_32bits:\gen_counter:100:Cx|count[0] ; counter_32bits:\gen_counter:100:Cx|count[0] ; master_clk   ; master_clk  ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; counter_32bits:\gen_counter:101:Cx|count[0] ; counter_32bits:\gen_counter:101:Cx|count[0] ; master_clk   ; master_clk  ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; counter_32bits:\gen_counter:99:Cx|count[0]  ; counter_32bits:\gen_counter:99:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; counter_32bits:\gen_counter:96:Cx|count[0]  ; counter_32bits:\gen_counter:96:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; counter_32bits:\gen_counter:97:Cx|count[0]  ; counter_32bits:\gen_counter:97:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; counter_32bits:\gen_counter:123:Cx|count[0] ; counter_32bits:\gen_counter:123:Cx|count[0] ; master_clk   ; master_clk  ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; counter_32bits:\gen_counter:120:Cx|count[0] ; counter_32bits:\gen_counter:120:Cx|count[0] ; master_clk   ; master_clk  ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; counter_32bits:\gen_counter:121:Cx|count[0] ; counter_32bits:\gen_counter:121:Cx|count[0] ; master_clk   ; master_clk  ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; counter_32bits:\gen_counter:124:Cx|count[0] ; counter_32bits:\gen_counter:124:Cx|count[0] ; master_clk   ; master_clk  ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; counter_32bits:\gen_counter:117:Cx|count[0] ; counter_32bits:\gen_counter:117:Cx|count[0] ; master_clk   ; master_clk  ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; counter_32bits:\gen_counter:115:Cx|count[0] ; counter_32bits:\gen_counter:115:Cx|count[0] ; master_clk   ; master_clk  ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; counter_32bits:\gen_counter:112:Cx|count[0] ; counter_32bits:\gen_counter:112:Cx|count[0] ; master_clk   ; master_clk  ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; counter_32bits:\gen_counter:114:Cx|count[0] ; counter_32bits:\gen_counter:114:Cx|count[0] ; master_clk   ; master_clk  ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; counter_32bits:\gen_counter:12:Cx|count[0]  ; counter_32bits:\gen_counter:12:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; counter_32bits:\gen_counter:4:Cx|count[0]   ; counter_32bits:\gen_counter:4:Cx|count[0]   ; master_clk   ; master_clk  ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; counter_32bits:\gen_counter:5:Cx|count[0]   ; counter_32bits:\gen_counter:5:Cx|count[0]   ; master_clk   ; master_clk  ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; counter_32bits:\gen_counter:6:Cx|count[0]   ; counter_32bits:\gen_counter:6:Cx|count[0]   ; master_clk   ; master_clk  ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; counter_32bits:\gen_counter:3:Cx|count[0]   ; counter_32bits:\gen_counter:3:Cx|count[0]   ; master_clk   ; master_clk  ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; counter_32bits:\gen_counter:0:Cx|count[0]   ; counter_32bits:\gen_counter:0:Cx|count[0]   ; master_clk   ; master_clk  ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; counter_32bits:\gen_counter:2:Cx|count[0]   ; counter_32bits:\gen_counter:2:Cx|count[0]   ; master_clk   ; master_clk  ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; counter_32bits:\gen_counter:43:Cx|count[0]  ; counter_32bits:\gen_counter:43:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; counter_32bits:\gen_counter:40:Cx|count[0]  ; counter_32bits:\gen_counter:40:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; counter_32bits:\gen_counter:47:Cx|count[0]  ; counter_32bits:\gen_counter:47:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; counter_32bits:\gen_counter:44:Cx|count[0]  ; counter_32bits:\gen_counter:44:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; counter_32bits:\gen_counter:39:Cx|count[0]  ; counter_32bits:\gen_counter:39:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; counter_32bits:\gen_counter:36:Cx|count[0]  ; counter_32bits:\gen_counter:36:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; counter_32bits:\gen_counter:37:Cx|count[0]  ; counter_32bits:\gen_counter:37:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; counter_32bits:\gen_counter:32:Cx|count[0]  ; counter_32bits:\gen_counter:32:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; counter_32bits:\gen_counter:33:Cx|count[0]  ; counter_32bits:\gen_counter:33:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.081      ; 0.669      ;
; 0.403 ; counter_32bits:\gen_counter:91:Cx|count[0]  ; counter_32bits:\gen_counter:91:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; counter_32bits:\gen_counter:88:Cx|count[0]  ; counter_32bits:\gen_counter:88:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; counter_32bits:\gen_counter:89:Cx|count[0]  ; counter_32bits:\gen_counter:89:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; counter_32bits:\gen_counter:94:Cx|count[0]  ; counter_32bits:\gen_counter:94:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; counter_32bits:\gen_counter:95:Cx|count[0]  ; counter_32bits:\gen_counter:95:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; counter_32bits:\gen_counter:92:Cx|count[0]  ; counter_32bits:\gen_counter:92:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; counter_32bits:\gen_counter:93:Cx|count[0]  ; counter_32bits:\gen_counter:93:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; counter_32bits:\gen_counter:26:Cx|count[0]  ; counter_32bits:\gen_counter:26:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; counter_32bits:\gen_counter:27:Cx|count[0]  ; counter_32bits:\gen_counter:27:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; counter_32bits:\gen_counter:24:Cx|count[0]  ; counter_32bits:\gen_counter:24:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; counter_32bits:\gen_counter:31:Cx|count[0]  ; counter_32bits:\gen_counter:31:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; counter_32bits:\gen_counter:23:Cx|count[0]  ; counter_32bits:\gen_counter:23:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; counter_32bits:\gen_counter:20:Cx|count[0]  ; counter_32bits:\gen_counter:20:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; counter_32bits:\gen_counter:72:Cx|count[0]  ; counter_32bits:\gen_counter:72:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; counter_32bits:\gen_counter:74:Cx|count[0]  ; counter_32bits:\gen_counter:74:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; counter_32bits:\gen_counter:73:Cx|count[0]  ; counter_32bits:\gen_counter:73:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; counter_32bits:\gen_counter:76:Cx|count[0]  ; counter_32bits:\gen_counter:76:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; counter_32bits:\gen_counter:77:Cx|count[0]  ; counter_32bits:\gen_counter:77:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; counter_32bits:\gen_counter:79:Cx|count[0]  ; counter_32bits:\gen_counter:79:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; counter_32bits:\gen_counter:71:Cx|count[0]  ; counter_32bits:\gen_counter:71:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; counter_32bits:\gen_counter:68:Cx|count[0]  ; counter_32bits:\gen_counter:68:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; counter_32bits:\gen_counter:69:Cx|count[0]  ; counter_32bits:\gen_counter:69:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; counter_32bits:\gen_counter:70:Cx|count[0]  ; counter_32bits:\gen_counter:70:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; counter_32bits:\gen_counter:67:Cx|count[0]  ; counter_32bits:\gen_counter:67:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.080      ; 0.669      ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 306.47 MHz ; 250.0 MHz       ; master_clk ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 0C Model Setup Summary  ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; master_clk ; -2.263 ; -5305.650     ;
+------------+--------+---------------+


+------------------------------------+
; Slow 1200mV 0C Model Hold Summary  ;
+------------+-------+---------------+
; Clock      ; Slack ; End Point TNS ;
+------------+-------+---------------+
; master_clk ; 0.337 ; 0.000         ;
+------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+------------+--------+----------------------------+
; Clock      ; Slack  ; End Point TNS              ;
+------------+--------+----------------------------+
; master_clk ; -3.000 ; -5267.645                  ;
+------------+--------+----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'master_clk'                                                                                                                                  ;
+--------+---------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.263 ; counter_32bits:\gen_counter:63:Cx|count[0]  ; counter_32bits:\gen_counter:63:Cx|count[28]  ; master_clk   ; master_clk  ; 1.000        ; -0.073     ; 3.189      ;
; -2.259 ; counter_32bits:\gen_counter:64:Cx|count[0]  ; counter_32bits:\gen_counter:64:Cx|count[28]  ; master_clk   ; master_clk  ; 1.000        ; -0.079     ; 3.179      ;
; -2.234 ; counter_32bits:\gen_counter:63:Cx|count[0]  ; counter_32bits:\gen_counter:63:Cx|count[29]  ; master_clk   ; master_clk  ; 1.000        ; -0.073     ; 3.160      ;
; -2.230 ; counter_32bits:\gen_counter:64:Cx|count[0]  ; counter_32bits:\gen_counter:64:Cx|count[29]  ; master_clk   ; master_clk  ; 1.000        ; -0.079     ; 3.150      ;
; -2.180 ; counter_32bits:\gen_counter:64:Cx|count[2]  ; counter_32bits:\gen_counter:64:Cx|count[29]  ; master_clk   ; master_clk  ; 1.000        ; -0.079     ; 3.100      ;
; -2.174 ; counter_32bits:\gen_counter:63:Cx|count[2]  ; counter_32bits:\gen_counter:63:Cx|count[29]  ; master_clk   ; master_clk  ; 1.000        ; -0.073     ; 3.100      ;
; -2.147 ; counter_32bits:\gen_counter:63:Cx|count[0]  ; counter_32bits:\gen_counter:63:Cx|count[26]  ; master_clk   ; master_clk  ; 1.000        ; -0.073     ; 3.073      ;
; -2.143 ; counter_32bits:\gen_counter:64:Cx|count[0]  ; counter_32bits:\gen_counter:64:Cx|count[26]  ; master_clk   ; master_clk  ; 1.000        ; -0.079     ; 3.063      ;
; -2.118 ; counter_32bits:\gen_counter:64:Cx|count[9]  ; halt~reg0                                    ; master_clk   ; master_clk  ; 1.000        ; 0.331      ; 3.448      ;
; -2.118 ; counter_32bits:\gen_counter:63:Cx|count[0]  ; counter_32bits:\gen_counter:63:Cx|count[27]  ; master_clk   ; master_clk  ; 1.000        ; -0.073     ; 3.044      ;
; -2.114 ; counter_32bits:\gen_counter:64:Cx|count[0]  ; counter_32bits:\gen_counter:64:Cx|count[27]  ; master_clk   ; master_clk  ; 1.000        ; -0.079     ; 3.034      ;
; -2.110 ; counter_32bits:\gen_counter:64:Cx|count[13] ; halt~reg0                                    ; master_clk   ; master_clk  ; 1.000        ; 0.331      ; 3.440      ;
; -2.102 ; counter_32bits:\gen_counter:64:Cx|count[10] ; halt~reg0                                    ; master_clk   ; master_clk  ; 1.000        ; 0.331      ; 3.432      ;
; -2.101 ; counter_32bits:\gen_counter:64:Cx|count[1]  ; counter_32bits:\gen_counter:64:Cx|count[29]  ; master_clk   ; master_clk  ; 1.000        ; -0.079     ; 3.021      ;
; -2.095 ; counter_32bits:\gen_counter:63:Cx|count[1]  ; counter_32bits:\gen_counter:63:Cx|count[29]  ; master_clk   ; master_clk  ; 1.000        ; -0.073     ; 3.021      ;
; -2.093 ; counter_32bits:\gen_counter:64:Cx|count[1]  ; halt~reg0                                    ; master_clk   ; master_clk  ; 1.000        ; 0.331      ; 3.423      ;
; -2.086 ; counter_32bits:\gen_counter:63:Cx|count[18] ; halt~reg0                                    ; master_clk   ; master_clk  ; 1.000        ; 0.304      ; 3.389      ;
; -2.084 ; counter_32bits:\gen_counter:64:Cx|count[1]  ; counter_32bits:\gen_counter:64:Cx|count[28]  ; master_clk   ; master_clk  ; 1.000        ; -0.079     ; 3.004      ;
; -2.084 ; counter_32bits:\gen_counter:64:Cx|count[29] ; halt~reg0                                    ; master_clk   ; master_clk  ; 1.000        ; 0.338      ; 3.421      ;
; -2.081 ; counter_32bits:\gen_counter:64:Cx|count[11] ; halt~reg0                                    ; master_clk   ; master_clk  ; 1.000        ; 0.331      ; 3.411      ;
; -2.080 ; counter_32bits:\gen_counter:64:Cx|count[28] ; halt~reg0                                    ; master_clk   ; master_clk  ; 1.000        ; 0.338      ; 3.417      ;
; -2.078 ; counter_32bits:\gen_counter:63:Cx|count[1]  ; counter_32bits:\gen_counter:63:Cx|count[28]  ; master_clk   ; master_clk  ; 1.000        ; -0.073     ; 3.004      ;
; -2.073 ; counter_32bits:\gen_counter:64:Cx|count[26] ; halt~reg0                                    ; master_clk   ; master_clk  ; 1.000        ; 0.338      ; 3.410      ;
; -2.071 ; counter_32bits:\gen_counter:64:Cx|count[17] ; halt~reg0                                    ; master_clk   ; master_clk  ; 1.000        ; 0.338      ; 3.408      ;
; -2.069 ; counter_32bits:\gen_counter:64:Cx|count[18] ; halt~reg0                                    ; master_clk   ; master_clk  ; 1.000        ; 0.338      ; 3.406      ;
; -2.066 ; counter_32bits:\gen_counter:64:Cx|count[3]  ; halt~reg0                                    ; master_clk   ; master_clk  ; 1.000        ; 0.331      ; 3.396      ;
; -2.064 ; counter_32bits:\gen_counter:64:Cx|count[6]  ; counter_32bits:\gen_counter:64:Cx|count[29]  ; master_clk   ; master_clk  ; 1.000        ; -0.079     ; 2.984      ;
; -2.064 ; counter_32bits:\gen_counter:64:Cx|count[2]  ; counter_32bits:\gen_counter:64:Cx|count[27]  ; master_clk   ; master_clk  ; 1.000        ; -0.079     ; 2.984      ;
; -2.058 ; counter_32bits:\gen_counter:63:Cx|count[2]  ; counter_32bits:\gen_counter:63:Cx|count[27]  ; master_clk   ; master_clk  ; 1.000        ; -0.073     ; 2.984      ;
; -2.055 ; counter_32bits:\gen_counter:64:Cx|count[23] ; halt~reg0                                    ; master_clk   ; master_clk  ; 1.000        ; 0.338      ; 3.392      ;
; -2.046 ; counter_32bits:\gen_counter:63:Cx|count[21] ; halt~reg0                                    ; master_clk   ; master_clk  ; 1.000        ; 0.304      ; 3.349      ;
; -2.045 ; counter_32bits:\gen_counter:64:Cx|count[4]  ; counter_32bits:\gen_counter:64:Cx|count[29]  ; master_clk   ; master_clk  ; 1.000        ; -0.079     ; 2.965      ;
; -2.041 ; counter_32bits:\gen_counter:64:Cx|count[25] ; halt~reg0                                    ; master_clk   ; master_clk  ; 1.000        ; 0.338      ; 3.378      ;
; -2.039 ; counter_32bits:\gen_counter:63:Cx|count[4]  ; counter_32bits:\gen_counter:63:Cx|count[29]  ; master_clk   ; master_clk  ; 1.000        ; -0.073     ; 2.965      ;
; -2.037 ; counter_32bits:\gen_counter:64:Cx|count[16] ; halt~reg0                                    ; master_clk   ; master_clk  ; 1.000        ; 0.338      ; 3.374      ;
; -2.035 ; counter_32bits:\gen_counter:64:Cx|count[2]  ; counter_32bits:\gen_counter:64:Cx|count[28]  ; master_clk   ; master_clk  ; 1.000        ; -0.079     ; 2.955      ;
; -2.031 ; counter_32bits:\gen_counter:77:Cx|count[0]  ; counter_32bits:\gen_counter:77:Cx|count[30]  ; master_clk   ; master_clk  ; 1.000        ; 0.303      ; 3.333      ;
; -2.031 ; counter_32bits:\gen_counter:63:Cx|count[0]  ; counter_32bits:\gen_counter:63:Cx|count[24]  ; master_clk   ; master_clk  ; 1.000        ; -0.073     ; 2.957      ;
; -2.030 ; counter_32bits:\gen_counter:127:Cx|count[0] ; counter_32bits:\gen_counter:127:Cx|count[30] ; master_clk   ; master_clk  ; 1.000        ; 0.304      ; 3.333      ;
; -2.029 ; counter_32bits:\gen_counter:63:Cx|count[2]  ; counter_32bits:\gen_counter:63:Cx|count[28]  ; master_clk   ; master_clk  ; 1.000        ; -0.073     ; 2.955      ;
; -2.028 ; counter_32bits:\gen_counter:72:Cx|count[0]  ; counter_32bits:\gen_counter:72:Cx|count[30]  ; master_clk   ; master_clk  ; 1.000        ; 0.309      ; 3.336      ;
; -2.027 ; counter_32bits:\gen_counter:64:Cx|count[0]  ; counter_32bits:\gen_counter:64:Cx|count[24]  ; master_clk   ; master_clk  ; 1.000        ; -0.079     ; 2.947      ;
; -2.027 ; counter_32bits:\gen_counter:124:Cx|count[0] ; counter_32bits:\gen_counter:124:Cx|count[30] ; master_clk   ; master_clk  ; 1.000        ; 0.310      ; 3.336      ;
; -2.027 ; counter_32bits:\gen_counter:64:Cx|count[21] ; halt~reg0                                    ; master_clk   ; master_clk  ; 1.000        ; 0.338      ; 3.364      ;
; -2.023 ; counter_32bits:\gen_counter:6:Cx|count[0]   ; counter_32bits:\gen_counter:6:Cx|count[30]   ; master_clk   ; master_clk  ; 1.000        ; 0.295      ; 3.317      ;
; -2.018 ; counter_32bits:\gen_counter:111:Cx|count[0] ; counter_32bits:\gen_counter:111:Cx|count[30] ; master_clk   ; master_clk  ; 1.000        ; 0.300      ; 3.317      ;
; -2.014 ; counter_32bits:\gen_counter:98:Cx|count[0]  ; counter_32bits:\gen_counter:98:Cx|count[30]  ; master_clk   ; master_clk  ; 1.000        ; 0.297      ; 3.310      ;
; -2.013 ; counter_32bits:\gen_counter:64:Cx|count[15] ; halt~reg0                                    ; master_clk   ; master_clk  ; 1.000        ; 0.331      ; 3.343      ;
; -2.013 ; counter_32bits:\gen_counter:35:Cx|count[0]  ; counter_32bits:\gen_counter:35:Cx|count[30]  ; master_clk   ; master_clk  ; 1.000        ; 0.295      ; 3.307      ;
; -2.011 ; counter_32bits:\gen_counter:34:Cx|count[0]  ; counter_32bits:\gen_counter:34:Cx|count[30]  ; master_clk   ; master_clk  ; 1.000        ; 0.297      ; 3.307      ;
; -2.009 ; counter_32bits:\gen_counter:116:Cx|count[0] ; counter_32bits:\gen_counter:116:Cx|count[30] ; master_clk   ; master_clk  ; 1.000        ; 0.299      ; 3.307      ;
; -2.008 ; counter_32bits:\gen_counter:77:Cx|count[0]  ; counter_32bits:\gen_counter:77:Cx|count[31]  ; master_clk   ; master_clk  ; 1.000        ; 0.303      ; 3.310      ;
; -2.007 ; counter_32bits:\gen_counter:71:Cx|count[0]  ; counter_32bits:\gen_counter:71:Cx|count[30]  ; master_clk   ; master_clk  ; 1.000        ; 0.303      ; 3.309      ;
; -2.007 ; counter_32bits:\gen_counter:110:Cx|count[0] ; counter_32bits:\gen_counter:110:Cx|count[30] ; master_clk   ; master_clk  ; 1.000        ; 0.301      ; 3.307      ;
; -2.007 ; counter_32bits:\gen_counter:127:Cx|count[0] ; counter_32bits:\gen_counter:127:Cx|count[31] ; master_clk   ; master_clk  ; 1.000        ; 0.304      ; 3.310      ;
; -2.007 ; counter_32bits:\gen_counter:4:Cx|count[0]   ; counter_32bits:\gen_counter:4:Cx|count[30]   ; master_clk   ; master_clk  ; 1.000        ; 0.304      ; 3.310      ;
; -2.007 ; counter_32bits:\gen_counter:60:Cx|count[0]  ; counter_32bits:\gen_counter:60:Cx|count[30]  ; master_clk   ; master_clk  ; 1.000        ; 0.304      ; 3.310      ;
; -2.006 ; counter_32bits:\gen_counter:69:Cx|count[0]  ; counter_32bits:\gen_counter:69:Cx|count[30]  ; master_clk   ; master_clk  ; 1.000        ; 0.302      ; 3.307      ;
; -2.006 ; counter_32bits:\gen_counter:41:Cx|count[0]  ; counter_32bits:\gen_counter:41:Cx|count[30]  ; master_clk   ; master_clk  ; 1.000        ; 0.302      ; 3.307      ;
; -2.005 ; counter_32bits:\gen_counter:72:Cx|count[0]  ; counter_32bits:\gen_counter:72:Cx|count[31]  ; master_clk   ; master_clk  ; 1.000        ; 0.309      ; 3.313      ;
; -2.005 ; counter_32bits:\gen_counter:18:Cx|count[0]  ; counter_32bits:\gen_counter:18:Cx|count[30]  ; master_clk   ; master_clk  ; 1.000        ; 0.311      ; 3.315      ;
; -2.005 ; counter_32bits:\gen_counter:65:Cx|count[0]  ; counter_32bits:\gen_counter:65:Cx|count[30]  ; master_clk   ; master_clk  ; 1.000        ; 0.303      ; 3.307      ;
; -2.005 ; counter_32bits:\gen_counter:7:Cx|count[0]   ; counter_32bits:\gen_counter:7:Cx|count[30]   ; master_clk   ; master_clk  ; 1.000        ; 0.308      ; 3.312      ;
; -2.004 ; counter_32bits:\gen_counter:124:Cx|count[0] ; counter_32bits:\gen_counter:124:Cx|count[31] ; master_clk   ; master_clk  ; 1.000        ; 0.310      ; 3.313      ;
; -2.004 ; counter_32bits:\gen_counter:122:Cx|count[0] ; counter_32bits:\gen_counter:122:Cx|count[30] ; master_clk   ; master_clk  ; 1.000        ; 0.304      ; 3.307      ;
; -2.004 ; counter_32bits:\gen_counter:112:Cx|count[0] ; counter_32bits:\gen_counter:112:Cx|count[30] ; master_clk   ; master_clk  ; 1.000        ; 0.307      ; 3.310      ;
; -2.004 ; counter_32bits:\gen_counter:113:Cx|count[0] ; counter_32bits:\gen_counter:113:Cx|count[30] ; master_clk   ; master_clk  ; 1.000        ; 0.310      ; 3.313      ;
; -2.004 ; counter_32bits:\gen_counter:12:Cx|count[0]  ; counter_32bits:\gen_counter:12:Cx|count[30]  ; master_clk   ; master_clk  ; 1.000        ; 0.306      ; 3.309      ;
; -2.004 ; counter_32bits:\gen_counter:38:Cx|count[0]  ; counter_32bits:\gen_counter:38:Cx|count[30]  ; master_clk   ; master_clk  ; 1.000        ; 0.304      ; 3.307      ;
; -2.003 ; counter_32bits:\gen_counter:53:Cx|count[0]  ; counter_32bits:\gen_counter:53:Cx|count[30]  ; master_clk   ; master_clk  ; 1.000        ; 0.308      ; 3.310      ;
; -2.003 ; counter_32bits:\gen_counter:54:Cx|count[0]  ; counter_32bits:\gen_counter:54:Cx|count[30]  ; master_clk   ; master_clk  ; 1.000        ; 0.308      ; 3.310      ;
; -2.003 ; counter_32bits:\gen_counter:48:Cx|count[0]  ; counter_32bits:\gen_counter:48:Cx|count[30]  ; master_clk   ; master_clk  ; 1.000        ; 0.307      ; 3.309      ;
; -2.003 ; counter_32bits:\gen_counter:97:Cx|count[0]  ; counter_32bits:\gen_counter:97:Cx|count[30]  ; master_clk   ; master_clk  ; 1.000        ; 0.305      ; 3.307      ;
; -2.003 ; counter_32bits:\gen_counter:0:Cx|count[0]   ; counter_32bits:\gen_counter:0:Cx|count[30]   ; master_clk   ; master_clk  ; 1.000        ; 0.305      ; 3.307      ;
; -2.002 ; counter_32bits:\gen_counter:52:Cx|count[0]  ; counter_32bits:\gen_counter:52:Cx|count[30]  ; master_clk   ; master_clk  ; 1.000        ; 0.306      ; 3.307      ;
; -2.002 ; counter_32bits:\gen_counter:61:Cx|count[0]  ; counter_32bits:\gen_counter:61:Cx|count[30]  ; master_clk   ; master_clk  ; 1.000        ; 0.307      ; 3.308      ;
; -2.002 ; counter_32bits:\gen_counter:63:Cx|count[0]  ; counter_32bits:\gen_counter:63:Cx|count[25]  ; master_clk   ; master_clk  ; 1.000        ; -0.073     ; 2.928      ;
; -2.001 ; counter_32bits:\gen_counter:81:Cx|count[0]  ; counter_32bits:\gen_counter:81:Cx|count[30]  ; master_clk   ; master_clk  ; 1.000        ; 0.310      ; 3.310      ;
; -2.001 ; counter_32bits:\gen_counter:107:Cx|count[0] ; counter_32bits:\gen_counter:107:Cx|count[30] ; master_clk   ; master_clk  ; 1.000        ; 0.310      ; 3.310      ;
; -2.001 ; counter_32bits:\gen_counter:78:Cx|count[0]  ; counter_32bits:\gen_counter:78:Cx|count[30]  ; master_clk   ; master_clk  ; 1.000        ; 0.307      ; 3.307      ;
; -2.001 ; counter_32bits:\gen_counter:45:Cx|count[0]  ; counter_32bits:\gen_counter:45:Cx|count[30]  ; master_clk   ; master_clk  ; 1.000        ; 0.307      ; 3.307      ;
; -2.000 ; counter_32bits:\gen_counter:94:Cx|count[0]  ; counter_32bits:\gen_counter:94:Cx|count[30]  ; master_clk   ; master_clk  ; 1.000        ; 0.310      ; 3.309      ;
; -2.000 ; counter_32bits:\gen_counter:86:Cx|count[0]  ; counter_32bits:\gen_counter:86:Cx|count[30]  ; master_clk   ; master_clk  ; 1.000        ; 0.310      ; 3.309      ;
; -2.000 ; counter_32bits:\gen_counter:79:Cx|count[0]  ; counter_32bits:\gen_counter:79:Cx|count[30]  ; master_clk   ; master_clk  ; 1.000        ; 0.310      ; 3.309      ;
; -2.000 ; counter_32bits:\gen_counter:55:Cx|count[0]  ; counter_32bits:\gen_counter:55:Cx|count[30]  ; master_clk   ; master_clk  ; 1.000        ; 0.308      ; 3.307      ;
; -2.000 ; counter_32bits:\gen_counter:42:Cx|count[0]  ; counter_32bits:\gen_counter:42:Cx|count[30]  ; master_clk   ; master_clk  ; 1.000        ; 0.296      ; 3.295      ;
; -2.000 ; counter_32bits:\gen_counter:36:Cx|count[0]  ; counter_32bits:\gen_counter:36:Cx|count[30]  ; master_clk   ; master_clk  ; 1.000        ; 0.308      ; 3.307      ;
; -2.000 ; counter_32bits:\gen_counter:63:Cx|count[0]  ; counter_32bits:\gen_counter:63:Cx|count[30]  ; master_clk   ; master_clk  ; 1.000        ; 0.306      ; 3.305      ;
; -1.999 ; counter_32bits:\gen_counter:92:Cx|count[0]  ; counter_32bits:\gen_counter:92:Cx|count[30]  ; master_clk   ; master_clk  ; 1.000        ; 0.312      ; 3.310      ;
; -1.999 ; counter_32bits:\gen_counter:17:Cx|count[0]  ; counter_32bits:\gen_counter:17:Cx|count[30]  ; master_clk   ; master_clk  ; 1.000        ; 0.309      ; 3.307      ;
; -1.999 ; counter_32bits:\gen_counter:49:Cx|count[0]  ; counter_32bits:\gen_counter:49:Cx|count[30]  ; master_clk   ; master_clk  ; 1.000        ; 0.309      ; 3.307      ;
; -1.999 ; counter_32bits:\gen_counter:58:Cx|count[0]  ; counter_32bits:\gen_counter:58:Cx|count[30]  ; master_clk   ; master_clk  ; 1.000        ; 0.307      ; 3.305      ;
; -1.998 ; counter_32bits:\gen_counter:91:Cx|count[0]  ; counter_32bits:\gen_counter:91:Cx|count[30]  ; master_clk   ; master_clk  ; 1.000        ; 0.310      ; 3.307      ;
; -1.998 ; counter_32bits:\gen_counter:84:Cx|count[0]  ; counter_32bits:\gen_counter:84:Cx|count[30]  ; master_clk   ; master_clk  ; 1.000        ; 0.310      ; 3.307      ;
; -1.998 ; counter_32bits:\gen_counter:70:Cx|count[0]  ; counter_32bits:\gen_counter:70:Cx|count[30]  ; master_clk   ; master_clk  ; 1.000        ; 0.310      ; 3.307      ;
; -1.998 ; counter_32bits:\gen_counter:109:Cx|count[0] ; counter_32bits:\gen_counter:109:Cx|count[30] ; master_clk   ; master_clk  ; 1.000        ; 0.310      ; 3.307      ;
; -1.998 ; counter_32bits:\gen_counter:64:Cx|count[0]  ; counter_32bits:\gen_counter:64:Cx|count[25]  ; master_clk   ; master_clk  ; 1.000        ; -0.079     ; 2.918      ;
; -1.998 ; counter_32bits:\gen_counter:108:Cx|count[0] ; counter_32bits:\gen_counter:108:Cx|count[30] ; master_clk   ; master_clk  ; 1.000        ; 0.303      ; 3.300      ;
; -1.998 ; counter_32bits:\gen_counter:5:Cx|count[0]   ; counter_32bits:\gen_counter:5:Cx|count[30]   ; master_clk   ; master_clk  ; 1.000        ; 0.295      ; 3.292      ;
; -1.997 ; counter_32bits:\gen_counter:90:Cx|count[0]  ; counter_32bits:\gen_counter:90:Cx|count[30]  ; master_clk   ; master_clk  ; 1.000        ; 0.311      ; 3.307      ;
+--------+---------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'master_clk'                                                                                                                                 ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.337 ; halt~reg0                                   ; halt~reg0                                   ; master_clk   ; master_clk  ; 0.000        ; 0.089      ; 0.597      ;
; 0.352 ; counter_32bits:\gen_counter:57:Cx|count[0]  ; counter_32bits:\gen_counter:57:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; counter_32bits:\gen_counter:59:Cx|count[0]  ; counter_32bits:\gen_counter:59:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.074      ; 0.597      ;
; 0.353 ; counter_32bits:\gen_counter:86:Cx|count[0]  ; counter_32bits:\gen_counter:86:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; counter_32bits:\gen_counter:83:Cx|count[0]  ; counter_32bits:\gen_counter:83:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; counter_32bits:\gen_counter:80:Cx|count[0]  ; counter_32bits:\gen_counter:80:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; counter_32bits:\gen_counter:81:Cx|count[0]  ; counter_32bits:\gen_counter:81:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; counter_32bits:\gen_counter:82:Cx|count[0]  ; counter_32bits:\gen_counter:82:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; counter_32bits:\gen_counter:21:Cx|count[0]  ; counter_32bits:\gen_counter:21:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; counter_32bits:\gen_counter:18:Cx|count[0]  ; counter_32bits:\gen_counter:18:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; counter_32bits:\gen_counter:55:Cx|count[0]  ; counter_32bits:\gen_counter:55:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; counter_32bits:\gen_counter:52:Cx|count[0]  ; counter_32bits:\gen_counter:52:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; counter_32bits:\gen_counter:53:Cx|count[0]  ; counter_32bits:\gen_counter:53:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; counter_32bits:\gen_counter:54:Cx|count[0]  ; counter_32bits:\gen_counter:54:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; counter_32bits:\gen_counter:51:Cx|count[0]  ; counter_32bits:\gen_counter:51:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; counter_32bits:\gen_counter:48:Cx|count[0]  ; counter_32bits:\gen_counter:48:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; counter_32bits:\gen_counter:50:Cx|count[0]  ; counter_32bits:\gen_counter:50:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; counter_32bits:\gen_counter:103:Cx|count[0] ; counter_32bits:\gen_counter:103:Cx|count[0] ; master_clk   ; master_clk  ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; counter_32bits:\gen_counter:100:Cx|count[0] ; counter_32bits:\gen_counter:100:Cx|count[0] ; master_clk   ; master_clk  ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; counter_32bits:\gen_counter:101:Cx|count[0] ; counter_32bits:\gen_counter:101:Cx|count[0] ; master_clk   ; master_clk  ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; counter_32bits:\gen_counter:102:Cx|count[0] ; counter_32bits:\gen_counter:102:Cx|count[0] ; master_clk   ; master_clk  ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; counter_32bits:\gen_counter:99:Cx|count[0]  ; counter_32bits:\gen_counter:99:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; counter_32bits:\gen_counter:97:Cx|count[0]  ; counter_32bits:\gen_counter:97:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; counter_32bits:\gen_counter:112:Cx|count[0] ; counter_32bits:\gen_counter:112:Cx|count[0] ; master_clk   ; master_clk  ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; counter_32bits:\gen_counter:5:Cx|count[0]   ; counter_32bits:\gen_counter:5:Cx|count[0]   ; master_clk   ; master_clk  ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; counter_32bits:\gen_counter:6:Cx|count[0]   ; counter_32bits:\gen_counter:6:Cx|count[0]   ; master_clk   ; master_clk  ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; counter_32bits:\gen_counter:42:Cx|count[0]  ; counter_32bits:\gen_counter:42:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; counter_32bits:\gen_counter:43:Cx|count[0]  ; counter_32bits:\gen_counter:43:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; counter_32bits:\gen_counter:40:Cx|count[0]  ; counter_32bits:\gen_counter:40:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; counter_32bits:\gen_counter:41:Cx|count[0]  ; counter_32bits:\gen_counter:41:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; counter_32bits:\gen_counter:46:Cx|count[0]  ; counter_32bits:\gen_counter:46:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; counter_32bits:\gen_counter:47:Cx|count[0]  ; counter_32bits:\gen_counter:47:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; counter_32bits:\gen_counter:45:Cx|count[0]  ; counter_32bits:\gen_counter:45:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; counter_32bits:\gen_counter:39:Cx|count[0]  ; counter_32bits:\gen_counter:39:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; counter_32bits:\gen_counter:37:Cx|count[0]  ; counter_32bits:\gen_counter:37:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; counter_32bits:\gen_counter:38:Cx|count[0]  ; counter_32bits:\gen_counter:38:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; counter_32bits:\gen_counter:35:Cx|count[0]  ; counter_32bits:\gen_counter:35:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; counter_32bits:\gen_counter:34:Cx|count[0]  ; counter_32bits:\gen_counter:34:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; counter_32bits:\gen_counter:56:Cx|count[0]  ; counter_32bits:\gen_counter:56:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; counter_32bits:\gen_counter:58:Cx|count[0]  ; counter_32bits:\gen_counter:58:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; counter_32bits:\gen_counter:60:Cx|count[0]  ; counter_32bits:\gen_counter:60:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; counter_32bits:\gen_counter:62:Cx|count[0]  ; counter_32bits:\gen_counter:62:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; counter_32bits:\gen_counter:61:Cx|count[0]  ; counter_32bits:\gen_counter:61:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; counter_32bits:\gen_counter:63:Cx|count[0]  ; counter_32bits:\gen_counter:63:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.073      ; 0.597      ;
; 0.354 ; counter_32bits:\gen_counter:90:Cx|count[0]  ; counter_32bits:\gen_counter:90:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; counter_32bits:\gen_counter:88:Cx|count[0]  ; counter_32bits:\gen_counter:88:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; counter_32bits:\gen_counter:89:Cx|count[0]  ; counter_32bits:\gen_counter:89:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; counter_32bits:\gen_counter:94:Cx|count[0]  ; counter_32bits:\gen_counter:94:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; counter_32bits:\gen_counter:95:Cx|count[0]  ; counter_32bits:\gen_counter:95:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; counter_32bits:\gen_counter:92:Cx|count[0]  ; counter_32bits:\gen_counter:92:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; counter_32bits:\gen_counter:93:Cx|count[0]  ; counter_32bits:\gen_counter:93:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; counter_32bits:\gen_counter:87:Cx|count[0]  ; counter_32bits:\gen_counter:87:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; counter_32bits:\gen_counter:84:Cx|count[0]  ; counter_32bits:\gen_counter:84:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; counter_32bits:\gen_counter:85:Cx|count[0]  ; counter_32bits:\gen_counter:85:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; counter_32bits:\gen_counter:20:Cx|count[0]  ; counter_32bits:\gen_counter:20:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; counter_32bits:\gen_counter:22:Cx|count[0]  ; counter_32bits:\gen_counter:22:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; counter_32bits:\gen_counter:19:Cx|count[0]  ; counter_32bits:\gen_counter:19:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; counter_32bits:\gen_counter:16:Cx|count[0]  ; counter_32bits:\gen_counter:16:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; counter_32bits:\gen_counter:17:Cx|count[0]  ; counter_32bits:\gen_counter:17:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; counter_32bits:\gen_counter:76:Cx|count[0]  ; counter_32bits:\gen_counter:76:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; counter_32bits:\gen_counter:79:Cx|count[0]  ; counter_32bits:\gen_counter:79:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; counter_32bits:\gen_counter:67:Cx|count[0]  ; counter_32bits:\gen_counter:67:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; counter_32bits:\gen_counter:66:Cx|count[0]  ; counter_32bits:\gen_counter:66:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; counter_32bits:\gen_counter:104:Cx|count[0] ; counter_32bits:\gen_counter:104:Cx|count[0] ; master_clk   ; master_clk  ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; counter_32bits:\gen_counter:106:Cx|count[0] ; counter_32bits:\gen_counter:106:Cx|count[0] ; master_clk   ; master_clk  ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; counter_32bits:\gen_counter:105:Cx|count[0] ; counter_32bits:\gen_counter:105:Cx|count[0] ; master_clk   ; master_clk  ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; counter_32bits:\gen_counter:107:Cx|count[0] ; counter_32bits:\gen_counter:107:Cx|count[0] ; master_clk   ; master_clk  ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; counter_32bits:\gen_counter:108:Cx|count[0] ; counter_32bits:\gen_counter:108:Cx|count[0] ; master_clk   ; master_clk  ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; counter_32bits:\gen_counter:110:Cx|count[0] ; counter_32bits:\gen_counter:110:Cx|count[0] ; master_clk   ; master_clk  ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; counter_32bits:\gen_counter:109:Cx|count[0] ; counter_32bits:\gen_counter:109:Cx|count[0] ; master_clk   ; master_clk  ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; counter_32bits:\gen_counter:111:Cx|count[0] ; counter_32bits:\gen_counter:111:Cx|count[0] ; master_clk   ; master_clk  ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; counter_32bits:\gen_counter:49:Cx|count[0]  ; counter_32bits:\gen_counter:49:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; counter_32bits:\gen_counter:78:Cx|count[0]  ; counter_32bits:\gen_counter:78:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; counter_32bits:\gen_counter:96:Cx|count[0]  ; counter_32bits:\gen_counter:96:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; counter_32bits:\gen_counter:98:Cx|count[0]  ; counter_32bits:\gen_counter:98:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; counter_32bits:\gen_counter:122:Cx|count[0] ; counter_32bits:\gen_counter:122:Cx|count[0] ; master_clk   ; master_clk  ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; counter_32bits:\gen_counter:123:Cx|count[0] ; counter_32bits:\gen_counter:123:Cx|count[0] ; master_clk   ; master_clk  ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; counter_32bits:\gen_counter:120:Cx|count[0] ; counter_32bits:\gen_counter:120:Cx|count[0] ; master_clk   ; master_clk  ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; counter_32bits:\gen_counter:121:Cx|count[0] ; counter_32bits:\gen_counter:121:Cx|count[0] ; master_clk   ; master_clk  ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; counter_32bits:\gen_counter:126:Cx|count[0] ; counter_32bits:\gen_counter:126:Cx|count[0] ; master_clk   ; master_clk  ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; counter_32bits:\gen_counter:127:Cx|count[0] ; counter_32bits:\gen_counter:127:Cx|count[0] ; master_clk   ; master_clk  ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; counter_32bits:\gen_counter:125:Cx|count[0] ; counter_32bits:\gen_counter:125:Cx|count[0] ; master_clk   ; master_clk  ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; counter_32bits:\gen_counter:117:Cx|count[0] ; counter_32bits:\gen_counter:117:Cx|count[0] ; master_clk   ; master_clk  ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; counter_32bits:\gen_counter:118:Cx|count[0] ; counter_32bits:\gen_counter:118:Cx|count[0] ; master_clk   ; master_clk  ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; counter_32bits:\gen_counter:115:Cx|count[0] ; counter_32bits:\gen_counter:115:Cx|count[0] ; master_clk   ; master_clk  ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; counter_32bits:\gen_counter:113:Cx|count[0] ; counter_32bits:\gen_counter:113:Cx|count[0] ; master_clk   ; master_clk  ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; counter_32bits:\gen_counter:114:Cx|count[0] ; counter_32bits:\gen_counter:114:Cx|count[0] ; master_clk   ; master_clk  ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; counter_32bits:\gen_counter:11:Cx|count[0]  ; counter_32bits:\gen_counter:11:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; counter_32bits:\gen_counter:15:Cx|count[0]  ; counter_32bits:\gen_counter:15:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; counter_32bits:\gen_counter:12:Cx|count[0]  ; counter_32bits:\gen_counter:12:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; counter_32bits:\gen_counter:7:Cx|count[0]   ; counter_32bits:\gen_counter:7:Cx|count[0]   ; master_clk   ; master_clk  ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; counter_32bits:\gen_counter:4:Cx|count[0]   ; counter_32bits:\gen_counter:4:Cx|count[0]   ; master_clk   ; master_clk  ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; counter_32bits:\gen_counter:3:Cx|count[0]   ; counter_32bits:\gen_counter:3:Cx|count[0]   ; master_clk   ; master_clk  ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; counter_32bits:\gen_counter:0:Cx|count[0]   ; counter_32bits:\gen_counter:0:Cx|count[0]   ; master_clk   ; master_clk  ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; counter_32bits:\gen_counter:2:Cx|count[0]   ; counter_32bits:\gen_counter:2:Cx|count[0]   ; master_clk   ; master_clk  ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; counter_32bits:\gen_counter:44:Cx|count[0]  ; counter_32bits:\gen_counter:44:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; counter_32bits:\gen_counter:36:Cx|count[0]  ; counter_32bits:\gen_counter:36:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; counter_32bits:\gen_counter:32:Cx|count[0]  ; counter_32bits:\gen_counter:32:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; counter_32bits:\gen_counter:33:Cx|count[0]  ; counter_32bits:\gen_counter:33:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.072      ; 0.597      ;
; 0.355 ; counter_32bits:\gen_counter:91:Cx|count[0]  ; counter_32bits:\gen_counter:91:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.071      ; 0.597      ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------+
; Fast 1200mV 0C Model Setup Summary  ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; master_clk ; -0.820 ; -1180.038     ;
+------------+--------+---------------+


+------------------------------------+
; Fast 1200mV 0C Model Hold Summary  ;
+------------+-------+---------------+
; Clock      ; Slack ; End Point TNS ;
+------------+-------+---------------+
; master_clk ; 0.173 ; 0.000         ;
+------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+------------+--------+----------------------------+
; Clock      ; Slack  ; End Point TNS              ;
+------------+--------+----------------------------+
; master_clk ; -3.000 ; -4401.655                  ;
+------------+--------+----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'master_clk'                                                                                                                                  ;
+--------+---------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.820 ; counter_32bits:\gen_counter:64:Cx|count[0]  ; counter_32bits:\gen_counter:64:Cx|count[29]  ; master_clk   ; master_clk  ; 1.000        ; -0.047     ; 1.760      ;
; -0.814 ; counter_32bits:\gen_counter:63:Cx|count[0]  ; counter_32bits:\gen_counter:63:Cx|count[29]  ; master_clk   ; master_clk  ; 1.000        ; -0.042     ; 1.759      ;
; -0.790 ; counter_32bits:\gen_counter:64:Cx|count[2]  ; counter_32bits:\gen_counter:64:Cx|count[29]  ; master_clk   ; master_clk  ; 1.000        ; -0.047     ; 1.730      ;
; -0.785 ; counter_32bits:\gen_counter:63:Cx|count[2]  ; counter_32bits:\gen_counter:63:Cx|count[29]  ; master_clk   ; master_clk  ; 1.000        ; -0.042     ; 1.730      ;
; -0.782 ; counter_32bits:\gen_counter:64:Cx|count[0]  ; counter_32bits:\gen_counter:64:Cx|count[28]  ; master_clk   ; master_clk  ; 1.000        ; -0.047     ; 1.722      ;
; -0.781 ; counter_32bits:\gen_counter:63:Cx|count[0]  ; counter_32bits:\gen_counter:63:Cx|count[28]  ; master_clk   ; master_clk  ; 1.000        ; -0.042     ; 1.726      ;
; -0.752 ; counter_32bits:\gen_counter:64:Cx|count[0]  ; counter_32bits:\gen_counter:64:Cx|count[27]  ; master_clk   ; master_clk  ; 1.000        ; -0.047     ; 1.692      ;
; -0.746 ; counter_32bits:\gen_counter:63:Cx|count[0]  ; counter_32bits:\gen_counter:63:Cx|count[27]  ; master_clk   ; master_clk  ; 1.000        ; -0.042     ; 1.691      ;
; -0.742 ; counter_32bits:\gen_counter:64:Cx|count[1]  ; counter_32bits:\gen_counter:64:Cx|count[29]  ; master_clk   ; master_clk  ; 1.000        ; -0.047     ; 1.682      ;
; -0.737 ; counter_32bits:\gen_counter:63:Cx|count[1]  ; counter_32bits:\gen_counter:63:Cx|count[29]  ; master_clk   ; master_clk  ; 1.000        ; -0.042     ; 1.682      ;
; -0.727 ; counter_32bits:\gen_counter:64:Cx|count[6]  ; counter_32bits:\gen_counter:64:Cx|count[29]  ; master_clk   ; master_clk  ; 1.000        ; -0.047     ; 1.667      ;
; -0.726 ; counter_32bits:\gen_counter:64:Cx|count[2]  ; counter_32bits:\gen_counter:64:Cx|count[28]  ; master_clk   ; master_clk  ; 1.000        ; -0.047     ; 1.666      ;
; -0.722 ; counter_32bits:\gen_counter:64:Cx|count[2]  ; counter_32bits:\gen_counter:64:Cx|count[27]  ; master_clk   ; master_clk  ; 1.000        ; -0.047     ; 1.662      ;
; -0.721 ; counter_32bits:\gen_counter:77:Cx|count[0]  ; counter_32bits:\gen_counter:77:Cx|count[31]  ; master_clk   ; master_clk  ; 1.000        ; 0.147      ; 1.855      ;
; -0.721 ; counter_32bits:\gen_counter:63:Cx|count[2]  ; counter_32bits:\gen_counter:63:Cx|count[28]  ; master_clk   ; master_clk  ; 1.000        ; -0.042     ; 1.666      ;
; -0.717 ; counter_32bits:\gen_counter:64:Cx|count[13] ; halt~reg0                                    ; master_clk   ; master_clk  ; 1.000        ; 0.176      ; 1.880      ;
; -0.717 ; counter_32bits:\gen_counter:124:Cx|count[0] ; counter_32bits:\gen_counter:124:Cx|count[31] ; master_clk   ; master_clk  ; 1.000        ; 0.153      ; 1.857      ;
; -0.717 ; counter_32bits:\gen_counter:63:Cx|count[2]  ; counter_32bits:\gen_counter:63:Cx|count[27]  ; master_clk   ; master_clk  ; 1.000        ; -0.042     ; 1.662      ;
; -0.716 ; counter_32bits:\gen_counter:72:Cx|count[0]  ; counter_32bits:\gen_counter:72:Cx|count[31]  ; master_clk   ; master_clk  ; 1.000        ; 0.154      ; 1.857      ;
; -0.716 ; counter_32bits:\gen_counter:127:Cx|count[0] ; counter_32bits:\gen_counter:127:Cx|count[31] ; master_clk   ; master_clk  ; 1.000        ; 0.152      ; 1.855      ;
; -0.715 ; counter_32bits:\gen_counter:64:Cx|count[10] ; halt~reg0                                    ; master_clk   ; master_clk  ; 1.000        ; 0.176      ; 1.878      ;
; -0.714 ; counter_32bits:\gen_counter:64:Cx|count[0]  ; counter_32bits:\gen_counter:64:Cx|count[26]  ; master_clk   ; master_clk  ; 1.000        ; -0.047     ; 1.654      ;
; -0.713 ; counter_32bits:\gen_counter:63:Cx|count[0]  ; counter_32bits:\gen_counter:63:Cx|count[26]  ; master_clk   ; master_clk  ; 1.000        ; -0.042     ; 1.658      ;
; -0.712 ; counter_32bits:\gen_counter:64:Cx|count[1]  ; counter_32bits:\gen_counter:64:Cx|count[28]  ; master_clk   ; master_clk  ; 1.000        ; -0.047     ; 1.652      ;
; -0.711 ; counter_32bits:\gen_counter:64:Cx|count[4]  ; counter_32bits:\gen_counter:64:Cx|count[29]  ; master_clk   ; master_clk  ; 1.000        ; -0.047     ; 1.651      ;
; -0.708 ; counter_32bits:\gen_counter:6:Cx|count[0]   ; counter_32bits:\gen_counter:6:Cx|count[31]   ; master_clk   ; master_clk  ; 1.000        ; 0.144      ; 1.839      ;
; -0.707 ; counter_32bits:\gen_counter:63:Cx|count[1]  ; counter_32bits:\gen_counter:63:Cx|count[28]  ; master_clk   ; master_clk  ; 1.000        ; -0.042     ; 1.652      ;
; -0.706 ; counter_32bits:\gen_counter:63:Cx|count[4]  ; counter_32bits:\gen_counter:63:Cx|count[29]  ; master_clk   ; master_clk  ; 1.000        ; -0.042     ; 1.651      ;
; -0.705 ; counter_32bits:\gen_counter:111:Cx|count[0] ; counter_32bits:\gen_counter:111:Cx|count[31] ; master_clk   ; master_clk  ; 1.000        ; 0.147      ; 1.839      ;
; -0.702 ; counter_32bits:\gen_counter:64:Cx|count[11] ; halt~reg0                                    ; master_clk   ; master_clk  ; 1.000        ; 0.176      ; 1.865      ;
; -0.700 ; counter_32bits:\gen_counter:98:Cx|count[0]  ; counter_32bits:\gen_counter:98:Cx|count[31]  ; master_clk   ; master_clk  ; 1.000        ; 0.145      ; 1.832      ;
; -0.699 ; counter_32bits:\gen_counter:64:Cx|count[9]  ; halt~reg0                                    ; master_clk   ; master_clk  ; 1.000        ; 0.176      ; 1.862      ;
; -0.698 ; counter_32bits:\gen_counter:108:Cx|count[0] ; counter_32bits:\gen_counter:108:Cx|count[31] ; master_clk   ; master_clk  ; 1.000        ; 0.146      ; 1.831      ;
; -0.698 ; counter_32bits:\gen_counter:34:Cx|count[0]  ; counter_32bits:\gen_counter:34:Cx|count[31]  ; master_clk   ; master_clk  ; 1.000        ; 0.144      ; 1.829      ;
; -0.697 ; counter_32bits:\gen_counter:71:Cx|count[0]  ; counter_32bits:\gen_counter:71:Cx|count[31]  ; master_clk   ; master_clk  ; 1.000        ; 0.147      ; 1.831      ;
; -0.697 ; counter_32bits:\gen_counter:116:Cx|count[0] ; counter_32bits:\gen_counter:116:Cx|count[31] ; master_clk   ; master_clk  ; 1.000        ; 0.145      ; 1.829      ;
; -0.697 ; counter_32bits:\gen_counter:7:Cx|count[0]   ; counter_32bits:\gen_counter:7:Cx|count[31]   ; master_clk   ; master_clk  ; 1.000        ; 0.150      ; 1.834      ;
; -0.697 ; counter_32bits:\gen_counter:35:Cx|count[0]  ; counter_32bits:\gen_counter:35:Cx|count[31]  ; master_clk   ; master_clk  ; 1.000        ; 0.145      ; 1.829      ;
; -0.696 ; counter_32bits:\gen_counter:113:Cx|count[0] ; counter_32bits:\gen_counter:113:Cx|count[31] ; master_clk   ; master_clk  ; 1.000        ; 0.152      ; 1.835      ;
; -0.696 ; counter_32bits:\gen_counter:42:Cx|count[0]  ; counter_32bits:\gen_counter:42:Cx|count[31]  ; master_clk   ; master_clk  ; 1.000        ; 0.145      ; 1.828      ;
; -0.695 ; counter_32bits:\gen_counter:69:Cx|count[0]  ; counter_32bits:\gen_counter:69:Cx|count[31]  ; master_clk   ; master_clk  ; 1.000        ; 0.147      ; 1.829      ;
; -0.695 ; counter_32bits:\gen_counter:65:Cx|count[0]  ; counter_32bits:\gen_counter:65:Cx|count[31]  ; master_clk   ; master_clk  ; 1.000        ; 0.147      ; 1.829      ;
; -0.695 ; counter_32bits:\gen_counter:110:Cx|count[0] ; counter_32bits:\gen_counter:110:Cx|count[31] ; master_clk   ; master_clk  ; 1.000        ; 0.147      ; 1.829      ;
; -0.695 ; counter_32bits:\gen_counter:4:Cx|count[0]   ; counter_32bits:\gen_counter:4:Cx|count[31]   ; master_clk   ; master_clk  ; 1.000        ; 0.150      ; 1.832      ;
; -0.694 ; counter_32bits:\gen_counter:64:Cx|count[0]  ; counter_32bits:\gen_counter:64:Cx|count[31]  ; master_clk   ; master_clk  ; 1.000        ; 0.147      ; 1.828      ;
; -0.694 ; counter_32bits:\gen_counter:103:Cx|count[0] ; counter_32bits:\gen_counter:103:Cx|count[31] ; master_clk   ; master_clk  ; 1.000        ; 0.144      ; 1.825      ;
; -0.694 ; counter_32bits:\gen_counter:119:Cx|count[0] ; counter_32bits:\gen_counter:119:Cx|count[31] ; master_clk   ; master_clk  ; 1.000        ; 0.145      ; 1.826      ;
; -0.694 ; counter_32bits:\gen_counter:5:Cx|count[0]   ; counter_32bits:\gen_counter:5:Cx|count[31]   ; master_clk   ; master_clk  ; 1.000        ; 0.145      ; 1.826      ;
; -0.693 ; counter_32bits:\gen_counter:18:Cx|count[0]  ; counter_32bits:\gen_counter:18:Cx|count[31]  ; master_clk   ; master_clk  ; 1.000        ; 0.156      ; 1.836      ;
; -0.693 ; counter_32bits:\gen_counter:112:Cx|count[0] ; counter_32bits:\gen_counter:112:Cx|count[31] ; master_clk   ; master_clk  ; 1.000        ; 0.152      ; 1.832      ;
; -0.693 ; counter_32bits:\gen_counter:36:Cx|count[0]  ; counter_32bits:\gen_counter:36:Cx|count[31]  ; master_clk   ; master_clk  ; 1.000        ; 0.149      ; 1.829      ;
; -0.693 ; counter_32bits:\gen_counter:60:Cx|count[0]  ; counter_32bits:\gen_counter:60:Cx|count[31]  ; master_clk   ; master_clk  ; 1.000        ; 0.152      ; 1.832      ;
; -0.692 ; counter_32bits:\gen_counter:53:Cx|count[0]  ; counter_32bits:\gen_counter:53:Cx|count[31]  ; master_clk   ; master_clk  ; 1.000        ; 0.153      ; 1.832      ;
; -0.692 ; counter_32bits:\gen_counter:64:Cx|count[1]  ; halt~reg0                                    ; master_clk   ; master_clk  ; 1.000        ; 0.176      ; 1.855      ;
; -0.692 ; counter_32bits:\gen_counter:121:Cx|count[0] ; counter_32bits:\gen_counter:121:Cx|count[31] ; master_clk   ; master_clk  ; 1.000        ; 0.153      ; 1.832      ;
; -0.692 ; counter_32bits:\gen_counter:12:Cx|count[0]  ; counter_32bits:\gen_counter:12:Cx|count[31]  ; master_clk   ; master_clk  ; 1.000        ; 0.152      ; 1.831      ;
; -0.692 ; counter_32bits:\gen_counter:40:Cx|count[0]  ; counter_32bits:\gen_counter:40:Cx|count[31]  ; master_clk   ; master_clk  ; 1.000        ; 0.145      ; 1.824      ;
; -0.692 ; counter_32bits:\gen_counter:32:Cx|count[0]  ; counter_32bits:\gen_counter:32:Cx|count[31]  ; master_clk   ; master_clk  ; 1.000        ; 0.150      ; 1.829      ;
; -0.691 ; counter_32bits:\gen_counter:107:Cx|count[0] ; counter_32bits:\gen_counter:107:Cx|count[31] ; master_clk   ; master_clk  ; 1.000        ; 0.154      ; 1.832      ;
; -0.691 ; counter_32bits:\gen_counter:54:Cx|count[0]  ; counter_32bits:\gen_counter:54:Cx|count[31]  ; master_clk   ; master_clk  ; 1.000        ; 0.154      ; 1.832      ;
; -0.691 ; counter_32bits:\gen_counter:97:Cx|count[0]  ; counter_32bits:\gen_counter:97:Cx|count[31]  ; master_clk   ; master_clk  ; 1.000        ; 0.151      ; 1.829      ;
; -0.691 ; counter_32bits:\gen_counter:115:Cx|count[0] ; counter_32bits:\gen_counter:115:Cx|count[31] ; master_clk   ; master_clk  ; 1.000        ; 0.152      ; 1.830      ;
; -0.691 ; counter_32bits:\gen_counter:13:Cx|count[0]  ; counter_32bits:\gen_counter:13:Cx|count[31]  ; master_clk   ; master_clk  ; 1.000        ; 0.149      ; 1.827      ;
; -0.691 ; counter_32bits:\gen_counter:3:Cx|count[0]   ; counter_32bits:\gen_counter:3:Cx|count[31]   ; master_clk   ; master_clk  ; 1.000        ; 0.149      ; 1.827      ;
; -0.691 ; counter_32bits:\gen_counter:41:Cx|count[0]  ; counter_32bits:\gen_counter:41:Cx|count[31]  ; master_clk   ; master_clk  ; 1.000        ; 0.151      ; 1.829      ;
; -0.691 ; counter_32bits:\gen_counter:44:Cx|count[0]  ; counter_32bits:\gen_counter:44:Cx|count[31]  ; master_clk   ; master_clk  ; 1.000        ; 0.152      ; 1.830      ;
; -0.691 ; counter_32bits:\gen_counter:38:Cx|count[0]  ; counter_32bits:\gen_counter:38:Cx|count[31]  ; master_clk   ; master_clk  ; 1.000        ; 0.151      ; 1.829      ;
; -0.690 ; counter_32bits:\gen_counter:100:Cx|count[0] ; counter_32bits:\gen_counter:100:Cx|count[31] ; master_clk   ; master_clk  ; 1.000        ; 0.152      ; 1.829      ;
; -0.690 ; counter_32bits:\gen_counter:122:Cx|count[0] ; counter_32bits:\gen_counter:122:Cx|count[31] ; master_clk   ; master_clk  ; 1.000        ; 0.152      ; 1.829      ;
; -0.690 ; counter_32bits:\gen_counter:11:Cx|count[0]  ; counter_32bits:\gen_counter:11:Cx|count[31]  ; master_clk   ; master_clk  ; 1.000        ; 0.151      ; 1.828      ;
; -0.690 ; counter_32bits:\gen_counter:15:Cx|count[0]  ; counter_32bits:\gen_counter:15:Cx|count[31]  ; master_clk   ; master_clk  ; 1.000        ; 0.151      ; 1.828      ;
; -0.690 ; counter_32bits:\gen_counter:0:Cx|count[0]   ; counter_32bits:\gen_counter:0:Cx|count[31]   ; master_clk   ; master_clk  ; 1.000        ; 0.152      ; 1.829      ;
; -0.690 ; counter_32bits:\gen_counter:47:Cx|count[0]  ; counter_32bits:\gen_counter:47:Cx|count[31]  ; master_clk   ; master_clk  ; 1.000        ; 0.151      ; 1.828      ;
; -0.690 ; counter_32bits:\gen_counter:45:Cx|count[0]  ; counter_32bits:\gen_counter:45:Cx|count[31]  ; master_clk   ; master_clk  ; 1.000        ; 0.152      ; 1.829      ;
; -0.690 ; counter_32bits:\gen_counter:61:Cx|count[0]  ; counter_32bits:\gen_counter:61:Cx|count[31]  ; master_clk   ; master_clk  ; 1.000        ; 0.153      ; 1.830      ;
; -0.689 ; counter_32bits:\gen_counter:81:Cx|count[0]  ; counter_32bits:\gen_counter:81:Cx|count[31]  ; master_clk   ; master_clk  ; 1.000        ; 0.156      ; 1.832      ;
; -0.689 ; counter_32bits:\gen_counter:79:Cx|count[0]  ; counter_32bits:\gen_counter:79:Cx|count[31]  ; master_clk   ; master_clk  ; 1.000        ; 0.155      ; 1.831      ;
; -0.689 ; counter_32bits:\gen_counter:55:Cx|count[0]  ; counter_32bits:\gen_counter:55:Cx|count[31]  ; master_clk   ; master_clk  ; 1.000        ; 0.153      ; 1.829      ;
; -0.689 ; counter_32bits:\gen_counter:52:Cx|count[0]  ; counter_32bits:\gen_counter:52:Cx|count[31]  ; master_clk   ; master_clk  ; 1.000        ; 0.153      ; 1.829      ;
; -0.689 ; counter_32bits:\gen_counter:48:Cx|count[0]  ; counter_32bits:\gen_counter:48:Cx|count[31]  ; master_clk   ; master_clk  ; 1.000        ; 0.155      ; 1.831      ;
; -0.689 ; counter_32bits:\gen_counter:78:Cx|count[0]  ; counter_32bits:\gen_counter:78:Cx|count[31]  ; master_clk   ; master_clk  ; 1.000        ; 0.153      ; 1.829      ;
; -0.689 ; counter_32bits:\gen_counter:99:Cx|count[0]  ; counter_32bits:\gen_counter:99:Cx|count[31]  ; master_clk   ; master_clk  ; 1.000        ; 0.152      ; 1.828      ;
; -0.689 ; counter_32bits:\gen_counter:114:Cx|count[0] ; counter_32bits:\gen_counter:114:Cx|count[31] ; master_clk   ; master_clk  ; 1.000        ; 0.152      ; 1.828      ;
; -0.689 ; counter_32bits:\gen_counter:14:Cx|count[0]  ; counter_32bits:\gen_counter:14:Cx|count[31]  ; master_clk   ; master_clk  ; 1.000        ; 0.150      ; 1.826      ;
; -0.689 ; counter_32bits:\gen_counter:1:Cx|count[0]   ; counter_32bits:\gen_counter:1:Cx|count[31]   ; master_clk   ; master_clk  ; 1.000        ; 0.151      ; 1.827      ;
; -0.688 ; counter_32bits:\gen_counter:94:Cx|count[0]  ; counter_32bits:\gen_counter:94:Cx|count[31]  ; master_clk   ; master_clk  ; 1.000        ; 0.156      ; 1.831      ;
; -0.688 ; counter_32bits:\gen_counter:92:Cx|count[0]  ; counter_32bits:\gen_counter:92:Cx|count[31]  ; master_clk   ; master_clk  ; 1.000        ; 0.157      ; 1.832      ;
; -0.688 ; counter_32bits:\gen_counter:86:Cx|count[0]  ; counter_32bits:\gen_counter:86:Cx|count[31]  ; master_clk   ; master_clk  ; 1.000        ; 0.156      ; 1.831      ;
; -0.688 ; counter_32bits:\gen_counter:26:Cx|count[0]  ; counter_32bits:\gen_counter:26:Cx|count[31]  ; master_clk   ; master_clk  ; 1.000        ; 0.157      ; 1.832      ;
; -0.688 ; counter_32bits:\gen_counter:17:Cx|count[0]  ; counter_32bits:\gen_counter:17:Cx|count[31]  ; master_clk   ; master_clk  ; 1.000        ; 0.154      ; 1.829      ;
; -0.688 ; counter_32bits:\gen_counter:68:Cx|count[0]  ; counter_32bits:\gen_counter:68:Cx|count[31]  ; master_clk   ; master_clk  ; 1.000        ; 0.154      ; 1.829      ;
; -0.688 ; counter_32bits:\gen_counter:109:Cx|count[0] ; counter_32bits:\gen_counter:109:Cx|count[31] ; master_clk   ; master_clk  ; 1.000        ; 0.154      ; 1.829      ;
; -0.688 ; counter_32bits:\gen_counter:49:Cx|count[0]  ; counter_32bits:\gen_counter:49:Cx|count[31]  ; master_clk   ; master_clk  ; 1.000        ; 0.154      ; 1.829      ;
; -0.688 ; counter_32bits:\gen_counter:96:Cx|count[0]  ; counter_32bits:\gen_counter:96:Cx|count[31]  ; master_clk   ; master_clk  ; 1.000        ; 0.151      ; 1.826      ;
; -0.688 ; counter_32bits:\gen_counter:10:Cx|count[0]  ; counter_32bits:\gen_counter:10:Cx|count[31]  ; master_clk   ; master_clk  ; 1.000        ; 0.150      ; 1.825      ;
; -0.688 ; counter_32bits:\gen_counter:8:Cx|count[0]   ; counter_32bits:\gen_counter:8:Cx|count[31]   ; master_clk   ; master_clk  ; 1.000        ; 0.150      ; 1.825      ;
; -0.688 ; counter_32bits:\gen_counter:9:Cx|count[0]   ; counter_32bits:\gen_counter:9:Cx|count[31]   ; master_clk   ; master_clk  ; 1.000        ; 0.150      ; 1.825      ;
; -0.688 ; counter_32bits:\gen_counter:2:Cx|count[0]   ; counter_32bits:\gen_counter:2:Cx|count[31]   ; master_clk   ; master_clk  ; 1.000        ; 0.150      ; 1.825      ;
; -0.688 ; counter_32bits:\gen_counter:37:Cx|count[0]  ; counter_32bits:\gen_counter:37:Cx|count[31]  ; master_clk   ; master_clk  ; 1.000        ; 0.152      ; 1.827      ;
; -0.688 ; counter_32bits:\gen_counter:33:Cx|count[0]  ; counter_32bits:\gen_counter:33:Cx|count[31]  ; master_clk   ; master_clk  ; 1.000        ; 0.151      ; 1.826      ;
+--------+---------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'master_clk'                                                                                                                                 ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.173 ; halt~reg0                                   ; halt~reg0                                   ; master_clk   ; master_clk  ; 0.000        ; 0.050      ; 0.307      ;
; 0.180 ; counter_32bits:\gen_counter:53:Cx|count[0]  ; counter_32bits:\gen_counter:53:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; counter_32bits:\gen_counter:50:Cx|count[0]  ; counter_32bits:\gen_counter:50:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; counter_32bits:\gen_counter:41:Cx|count[0]  ; counter_32bits:\gen_counter:41:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; counter_32bits:\gen_counter:47:Cx|count[0]  ; counter_32bits:\gen_counter:47:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; counter_32bits:\gen_counter:45:Cx|count[0]  ; counter_32bits:\gen_counter:45:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; counter_32bits:\gen_counter:34:Cx|count[0]  ; counter_32bits:\gen_counter:34:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; counter_32bits:\gen_counter:58:Cx|count[0]  ; counter_32bits:\gen_counter:58:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; counter_32bits:\gen_counter:57:Cx|count[0]  ; counter_32bits:\gen_counter:57:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.043      ; 0.307      ;
; 0.181 ; counter_32bits:\gen_counter:90:Cx|count[0]  ; counter_32bits:\gen_counter:90:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; counter_32bits:\gen_counter:92:Cx|count[0]  ; counter_32bits:\gen_counter:92:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; counter_32bits:\gen_counter:84:Cx|count[0]  ; counter_32bits:\gen_counter:84:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; counter_32bits:\gen_counter:85:Cx|count[0]  ; counter_32bits:\gen_counter:85:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; counter_32bits:\gen_counter:83:Cx|count[0]  ; counter_32bits:\gen_counter:83:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; counter_32bits:\gen_counter:80:Cx|count[0]  ; counter_32bits:\gen_counter:80:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; counter_32bits:\gen_counter:81:Cx|count[0]  ; counter_32bits:\gen_counter:81:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; counter_32bits:\gen_counter:82:Cx|count[0]  ; counter_32bits:\gen_counter:82:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; counter_32bits:\gen_counter:21:Cx|count[0]  ; counter_32bits:\gen_counter:21:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; counter_32bits:\gen_counter:22:Cx|count[0]  ; counter_32bits:\gen_counter:22:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; counter_32bits:\gen_counter:16:Cx|count[0]  ; counter_32bits:\gen_counter:16:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; counter_32bits:\gen_counter:18:Cx|count[0]  ; counter_32bits:\gen_counter:18:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; counter_32bits:\gen_counter:55:Cx|count[0]  ; counter_32bits:\gen_counter:55:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; counter_32bits:\gen_counter:52:Cx|count[0]  ; counter_32bits:\gen_counter:52:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; counter_32bits:\gen_counter:54:Cx|count[0]  ; counter_32bits:\gen_counter:54:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; counter_32bits:\gen_counter:51:Cx|count[0]  ; counter_32bits:\gen_counter:51:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; counter_32bits:\gen_counter:48:Cx|count[0]  ; counter_32bits:\gen_counter:48:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; counter_32bits:\gen_counter:49:Cx|count[0]  ; counter_32bits:\gen_counter:49:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; counter_32bits:\gen_counter:103:Cx|count[0] ; counter_32bits:\gen_counter:103:Cx|count[0] ; master_clk   ; master_clk  ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; counter_32bits:\gen_counter:100:Cx|count[0] ; counter_32bits:\gen_counter:100:Cx|count[0] ; master_clk   ; master_clk  ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; counter_32bits:\gen_counter:101:Cx|count[0] ; counter_32bits:\gen_counter:101:Cx|count[0] ; master_clk   ; master_clk  ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; counter_32bits:\gen_counter:102:Cx|count[0] ; counter_32bits:\gen_counter:102:Cx|count[0] ; master_clk   ; master_clk  ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; counter_32bits:\gen_counter:99:Cx|count[0]  ; counter_32bits:\gen_counter:99:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; counter_32bits:\gen_counter:96:Cx|count[0]  ; counter_32bits:\gen_counter:96:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; counter_32bits:\gen_counter:97:Cx|count[0]  ; counter_32bits:\gen_counter:97:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; counter_32bits:\gen_counter:98:Cx|count[0]  ; counter_32bits:\gen_counter:98:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; counter_32bits:\gen_counter:114:Cx|count[0] ; counter_32bits:\gen_counter:114:Cx|count[0] ; master_clk   ; master_clk  ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; counter_32bits:\gen_counter:5:Cx|count[0]   ; counter_32bits:\gen_counter:5:Cx|count[0]   ; master_clk   ; master_clk  ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; counter_32bits:\gen_counter:6:Cx|count[0]   ; counter_32bits:\gen_counter:6:Cx|count[0]   ; master_clk   ; master_clk  ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; counter_32bits:\gen_counter:42:Cx|count[0]  ; counter_32bits:\gen_counter:42:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; counter_32bits:\gen_counter:43:Cx|count[0]  ; counter_32bits:\gen_counter:43:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; counter_32bits:\gen_counter:40:Cx|count[0]  ; counter_32bits:\gen_counter:40:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; counter_32bits:\gen_counter:46:Cx|count[0]  ; counter_32bits:\gen_counter:46:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; counter_32bits:\gen_counter:44:Cx|count[0]  ; counter_32bits:\gen_counter:44:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; counter_32bits:\gen_counter:36:Cx|count[0]  ; counter_32bits:\gen_counter:36:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; counter_32bits:\gen_counter:37:Cx|count[0]  ; counter_32bits:\gen_counter:37:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; counter_32bits:\gen_counter:38:Cx|count[0]  ; counter_32bits:\gen_counter:38:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; counter_32bits:\gen_counter:35:Cx|count[0]  ; counter_32bits:\gen_counter:35:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; counter_32bits:\gen_counter:33:Cx|count[0]  ; counter_32bits:\gen_counter:33:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; counter_32bits:\gen_counter:56:Cx|count[0]  ; counter_32bits:\gen_counter:56:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; counter_32bits:\gen_counter:59:Cx|count[0]  ; counter_32bits:\gen_counter:59:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; counter_32bits:\gen_counter:60:Cx|count[0]  ; counter_32bits:\gen_counter:60:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; counter_32bits:\gen_counter:62:Cx|count[0]  ; counter_32bits:\gen_counter:62:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; counter_32bits:\gen_counter:61:Cx|count[0]  ; counter_32bits:\gen_counter:61:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; counter_32bits:\gen_counter:63:Cx|count[0]  ; counter_32bits:\gen_counter:63:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.042      ; 0.307      ;
; 0.182 ; counter_32bits:\gen_counter:91:Cx|count[0]  ; counter_32bits:\gen_counter:91:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; counter_32bits:\gen_counter:88:Cx|count[0]  ; counter_32bits:\gen_counter:88:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; counter_32bits:\gen_counter:94:Cx|count[0]  ; counter_32bits:\gen_counter:94:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; counter_32bits:\gen_counter:95:Cx|count[0]  ; counter_32bits:\gen_counter:95:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; counter_32bits:\gen_counter:93:Cx|count[0]  ; counter_32bits:\gen_counter:93:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; counter_32bits:\gen_counter:87:Cx|count[0]  ; counter_32bits:\gen_counter:87:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; counter_32bits:\gen_counter:86:Cx|count[0]  ; counter_32bits:\gen_counter:86:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; counter_32bits:\gen_counter:26:Cx|count[0]  ; counter_32bits:\gen_counter:26:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; counter_32bits:\gen_counter:31:Cx|count[0]  ; counter_32bits:\gen_counter:31:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; counter_32bits:\gen_counter:23:Cx|count[0]  ; counter_32bits:\gen_counter:23:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; counter_32bits:\gen_counter:20:Cx|count[0]  ; counter_32bits:\gen_counter:20:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; counter_32bits:\gen_counter:19:Cx|count[0]  ; counter_32bits:\gen_counter:19:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; counter_32bits:\gen_counter:17:Cx|count[0]  ; counter_32bits:\gen_counter:17:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; counter_32bits:\gen_counter:72:Cx|count[0]  ; counter_32bits:\gen_counter:72:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; counter_32bits:\gen_counter:74:Cx|count[0]  ; counter_32bits:\gen_counter:74:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; counter_32bits:\gen_counter:73:Cx|count[0]  ; counter_32bits:\gen_counter:73:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; counter_32bits:\gen_counter:76:Cx|count[0]  ; counter_32bits:\gen_counter:76:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; counter_32bits:\gen_counter:71:Cx|count[0]  ; counter_32bits:\gen_counter:71:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; counter_32bits:\gen_counter:68:Cx|count[0]  ; counter_32bits:\gen_counter:68:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; counter_32bits:\gen_counter:69:Cx|count[0]  ; counter_32bits:\gen_counter:69:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; counter_32bits:\gen_counter:67:Cx|count[0]  ; counter_32bits:\gen_counter:67:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; counter_32bits:\gen_counter:66:Cx|count[0]  ; counter_32bits:\gen_counter:66:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; counter_32bits:\gen_counter:104:Cx|count[0] ; counter_32bits:\gen_counter:104:Cx|count[0] ; master_clk   ; master_clk  ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; counter_32bits:\gen_counter:105:Cx|count[0] ; counter_32bits:\gen_counter:105:Cx|count[0] ; master_clk   ; master_clk  ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; counter_32bits:\gen_counter:107:Cx|count[0] ; counter_32bits:\gen_counter:107:Cx|count[0] ; master_clk   ; master_clk  ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; counter_32bits:\gen_counter:108:Cx|count[0] ; counter_32bits:\gen_counter:108:Cx|count[0] ; master_clk   ; master_clk  ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; counter_32bits:\gen_counter:110:Cx|count[0] ; counter_32bits:\gen_counter:110:Cx|count[0] ; master_clk   ; master_clk  ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; counter_32bits:\gen_counter:109:Cx|count[0] ; counter_32bits:\gen_counter:109:Cx|count[0] ; master_clk   ; master_clk  ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; counter_32bits:\gen_counter:111:Cx|count[0] ; counter_32bits:\gen_counter:111:Cx|count[0] ; master_clk   ; master_clk  ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; counter_32bits:\gen_counter:78:Cx|count[0]  ; counter_32bits:\gen_counter:78:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; counter_32bits:\gen_counter:122:Cx|count[0] ; counter_32bits:\gen_counter:122:Cx|count[0] ; master_clk   ; master_clk  ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; counter_32bits:\gen_counter:123:Cx|count[0] ; counter_32bits:\gen_counter:123:Cx|count[0] ; master_clk   ; master_clk  ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; counter_32bits:\gen_counter:120:Cx|count[0] ; counter_32bits:\gen_counter:120:Cx|count[0] ; master_clk   ; master_clk  ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; counter_32bits:\gen_counter:126:Cx|count[0] ; counter_32bits:\gen_counter:126:Cx|count[0] ; master_clk   ; master_clk  ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; counter_32bits:\gen_counter:127:Cx|count[0] ; counter_32bits:\gen_counter:127:Cx|count[0] ; master_clk   ; master_clk  ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; counter_32bits:\gen_counter:125:Cx|count[0] ; counter_32bits:\gen_counter:125:Cx|count[0] ; master_clk   ; master_clk  ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; counter_32bits:\gen_counter:119:Cx|count[0] ; counter_32bits:\gen_counter:119:Cx|count[0] ; master_clk   ; master_clk  ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; counter_32bits:\gen_counter:116:Cx|count[0] ; counter_32bits:\gen_counter:116:Cx|count[0] ; master_clk   ; master_clk  ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; counter_32bits:\gen_counter:117:Cx|count[0] ; counter_32bits:\gen_counter:117:Cx|count[0] ; master_clk   ; master_clk  ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; counter_32bits:\gen_counter:118:Cx|count[0] ; counter_32bits:\gen_counter:118:Cx|count[0] ; master_clk   ; master_clk  ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; counter_32bits:\gen_counter:115:Cx|count[0] ; counter_32bits:\gen_counter:115:Cx|count[0] ; master_clk   ; master_clk  ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; counter_32bits:\gen_counter:112:Cx|count[0] ; counter_32bits:\gen_counter:112:Cx|count[0] ; master_clk   ; master_clk  ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; counter_32bits:\gen_counter:113:Cx|count[0] ; counter_32bits:\gen_counter:113:Cx|count[0] ; master_clk   ; master_clk  ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; counter_32bits:\gen_counter:11:Cx|count[0]  ; counter_32bits:\gen_counter:11:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; counter_32bits:\gen_counter:15:Cx|count[0]  ; counter_32bits:\gen_counter:15:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; counter_32bits:\gen_counter:12:Cx|count[0]  ; counter_32bits:\gen_counter:12:Cx|count[0]  ; master_clk   ; master_clk  ; 0.000        ; 0.041      ; 0.307      ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.644    ; 0.173 ; N/A      ; N/A     ; -3.000              ;
;  master_clk      ; -2.644    ; 0.173 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -6410.71  ; 0.0   ; 0.0      ; 0.0     ; -5267.645           ;
;  master_clk      ; -6410.710 ; 0.000 ; N/A      ; N/A     ; -5267.645           ;
+------------------+-----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; out_sum[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_sum[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_sum[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_sum[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_sum[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_sum[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_sum[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_sum[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_sum[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_sum[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_sum[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_sum[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_sum[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_sum[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_sum[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_sum[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_sum[16]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_sum[17]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_sum[18]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_sum[19]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_sum[20]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_sum[21]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_sum[22]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_sum[23]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_sum[24]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_sum[25]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_sum[26]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_sum[27]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_sum[28]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_sum[29]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_sum[30]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_sum[31]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; halt          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; input[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[3]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[4]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[5]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[6]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[7]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[14]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mux_ctrl[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mux_ctrl[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mux_ctrl[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mux_ctrl[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mux_ctrl[4]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mux_ctrl[5]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mux_ctrl[6]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[9]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[15]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[13]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[12]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[11]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[8]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[10]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; master_clk              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; out_sum[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; out_sum[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; out_sum[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out_sum[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out_sum[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out_sum[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; out_sum[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out_sum[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; out_sum[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out_sum[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out_sum[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out_sum[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; out_sum[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out_sum[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; out_sum[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; out_sum[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out_sum[16]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; out_sum[17]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out_sum[18]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out_sum[19]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out_sum[20]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out_sum[21]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out_sum[22]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; out_sum[23]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out_sum[24]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out_sum[25]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out_sum[26]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; out_sum[27]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; out_sum[28]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out_sum[29]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; out_sum[30]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out_sum[31]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; halt          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; out_sum[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; out_sum[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; out_sum[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out_sum[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out_sum[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out_sum[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; out_sum[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out_sum[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; out_sum[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out_sum[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out_sum[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out_sum[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; out_sum[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out_sum[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; out_sum[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; out_sum[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out_sum[16]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; out_sum[17]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out_sum[18]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out_sum[19]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out_sum[20]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out_sum[21]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out_sum[22]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; out_sum[23]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out_sum[24]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out_sum[25]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out_sum[26]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; out_sum[27]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; out_sum[28]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out_sum[29]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; out_sum[30]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out_sum[31]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; halt          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; out_sum[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; out_sum[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; out_sum[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_sum[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_sum[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_sum[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; out_sum[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_sum[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; out_sum[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_sum[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_sum[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_sum[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; out_sum[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_sum[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; out_sum[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; out_sum[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_sum[16]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; out_sum[17]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_sum[18]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_sum[19]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_sum[20]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_sum[21]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_sum[22]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; out_sum[23]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_sum[24]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_sum[25]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_sum[26]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; out_sum[27]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; out_sum[28]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_sum[29]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; out_sum[30]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_sum[31]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; halt          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------+
; Setup Transfers                                                     ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; master_clk ; master_clk ; 67647    ; 0        ; 0        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Hold Transfers                                                      ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; master_clk ; master_clk ; 67647    ; 0        ; 0        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths Summary                     ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 0     ; 0     ;
; Unconstrained Input Ports       ; 14    ; 14    ;
; Unconstrained Input Port Paths  ; 28896 ; 28896 ;
; Unconstrained Output Ports      ; 33    ; 33    ;
; Unconstrained Output Port Paths ; 4321  ; 4321  ;
+---------------------------------+-------+-------+


+----------------------------------------------+
; Clock Status Summary                         ;
+------------+------------+------+-------------+
; Target     ; Clock      ; Type ; Status      ;
+------------+------------+------+-------------+
; master_clk ; master_clk ; Base ; Constrained ;
+------------+------------+------+-------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; input[8]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[9]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[10]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[11]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[12]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[13]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[15]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mux_ctrl[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mux_ctrl[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mux_ctrl[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mux_ctrl[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mux_ctrl[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mux_ctrl[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mux_ctrl[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; halt        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out_sum[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out_sum[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out_sum[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out_sum[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out_sum[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out_sum[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out_sum[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out_sum[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out_sum[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out_sum[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out_sum[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out_sum[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out_sum[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out_sum[13] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out_sum[14] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out_sum[15] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out_sum[16] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out_sum[17] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out_sum[18] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out_sum[19] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out_sum[20] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out_sum[21] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out_sum[22] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out_sum[23] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out_sum[24] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out_sum[25] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out_sum[26] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out_sum[27] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out_sum[28] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out_sum[29] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out_sum[30] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out_sum[31] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; input[8]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[9]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[10]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[11]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[12]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[13]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[15]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mux_ctrl[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mux_ctrl[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mux_ctrl[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mux_ctrl[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mux_ctrl[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mux_ctrl[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mux_ctrl[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; halt        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out_sum[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out_sum[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out_sum[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out_sum[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out_sum[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out_sum[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out_sum[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out_sum[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out_sum[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out_sum[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out_sum[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out_sum[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out_sum[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out_sum[13] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out_sum[14] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out_sum[15] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out_sum[16] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out_sum[17] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out_sum[18] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out_sum[19] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out_sum[20] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out_sum[21] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out_sum[22] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out_sum[23] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out_sum[24] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out_sum[25] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out_sum[26] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out_sum[27] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out_sum[28] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out_sum[29] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out_sum[30] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out_sum[31] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Wed Jun 15 13:33:24 2022
Info: Command: quartus_sta histogram_vhdl -c histogram_vhdl
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'histogram_vhdl.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name master_clk master_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.644
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.644           -6410.710 master_clk 
Info (332146): Worst-case hold slack is 0.384
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.384               0.000 master_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -5267.645 master_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.263
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.263           -5305.650 master_clk 
Info (332146): Worst-case hold slack is 0.337
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.337               0.000 master_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -5267.645 master_clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.820
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.820           -1180.038 master_clk 
Info (332146): Worst-case hold slack is 0.173
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.173               0.000 master_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -4401.655 master_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4917 megabytes
    Info: Processing ended: Wed Jun 15 13:33:45 2022
    Info: Elapsed time: 00:00:21
    Info: Total CPU time (on all processors): 00:00:06


