./cacheSim trace_inclusion.txt --mem-cyc 10 --bsize 4 --wr-alloc 1 --l1-size 8 --l1-assoc 2 --l1-cyc 1 --l2-size 6 --l2-assoc 0 --l2-cyc 4