# Tarefa06-fpga-accelerator

## Sobre o Projeto
Este projeto implementa um sistema embarcado que executa o modelo TensorFlow Lite Micro (TFLM) em uma FPGA ColorLight i9 utilizando um SoC LiteX com processador VexRiscv. O sistema realiza inferÃªncias periÃ³dicas do modelo "hello_world" e utiliza a saÃ­da para controlar LEDs, criando um efeito visual de barra progressiva.

## Objetivo
Desenvolver um acelerador hardware/software integrado que permita a execuÃ§Ã£o de modelos de machine learning em sistemas embarcados com FPGA, utilizando as ferramentas LiteX para sÃ­ntese e TensorFlow Lite Micro para inferÃªncia.

### Fluxo de dados
1. **Modelo ML** â†’ ConversÃ£o para TFLite â†’ Embedding em C
2. **SoC LiteX** â†’ Carrega firmware â†’ Inicializa TFLM
3. **InferÃªncia** â†’ ExecuÃ§Ã£o periÃ³dica â†’ SaÃ­da senoidal
4. **Controle** â†’ Mapeamento para LEDs â†’ Efeito visual

## Estrutura do projeto
```bash
Tarefa06-fpga-accelerator/
â”œâ”€â”€ ðŸ“ fpga/
â”‚   â””â”€â”€ ðŸ“ cores/
â”‚       â”œâ”€â”€  soc_color.py              # GeraÃ§Ã£o do SoC LiteX
â”‚       â”œâ”€â”€  Makefile                  # Build do firmware
â”‚       â”œâ”€â”€  main_fw.c                 # AplicaÃ§Ã£o principal
â”‚       â”œâ”€â”€  tflm_runtime.c/h          # Port TFLM para LiteX
â”‚       â”œâ”€â”€  model_blob.c              # Modelo embedded em C
â”‚       â”œâ”€â”€  linker.ld                 # Linker script
â”‚       â””â”€â”€  firmware.bin              # Firmware compilado
â”œâ”€â”€ ðŸ“ models/
â”‚   â”œâ”€â”€  model.keras                  # Modelo treinado
â”‚   â”œâ”€â”€  model.tflite                 # Modelo quantizado
â”‚   â””â”€â”€  model_no_quant.tflite        # Modelo nÃ£o quantizado
â”œâ”€â”€  hello_world_tflite_micro.ipynb   # Treinamento do modelo
â””â”€â”€  README.md
```

### Hardware
- **FPGA**: ColorLight i9 (revisÃ£o 7.2)
- **SoC**: LiteX com processador VexRiscv/PicoRV32
- **MemÃ³ria**: RAM interna do SoC
- **PerifÃ©ricos**: GPIO para controle de 8 LEDs

### Software
- **TensorFlow Lite Micro**: Runtime para microcontroladores
- **LiteX**: Framework para sÃ­ntese de SoC
- **OSS CAD Suite**: Ferramentas EDA open-source (Yosys, NextPNR)

### Build e execuÃ§Ã£o
1. Entrar no ambiente de desenvolvimento OSS-CAD-SUITE:
```bash
source [SEU-PATH]/oss-cad-suite/environment
```
2. Gerar/compilar o soc e o bitstream:
```bash
python3 fpga/cores/soc_color.py --board i9 --revision 7.2 --build --cpu-type=picorv32 --ecppack-compress
```
3. Entrar no diretÃ³rio:
```bash
cd fpga/cores
```
4. Rodar o comando:
```bash
make
```
4. Retornar ao diretÃ³rio anterior:
```bash
cd ..
```
6. Programar a FPGA:
```bash
sudo ~/[SEU-PATH]/oss-cad-suite/bin/openFPGALoader -v -b colorlight-i5 build/colorlight_i5/gateware/colorlight_i5.bit
```
7. Conectar via terminal serial (litex_term) e carregar o kernel:
```bash
litex_term /dev/ttyACM0 --kernel fpga/cores/firmware.bin
```
8. Se depois de rodar o comando acima e nÃ£o aperecer nada, aperta ENTER e apÃ³s aparecer litex> ou RUNTIME> Ã© preciso digitar reboot e apertar enter.
