# FullAdder

>完整项目开发过程：[一位全加器的verilog设计](https://mengze.top/一位全加器的verilog设计/)
