\documentclass[Aflevering]{subfiles}
\begin{document}

\section{Projektbeskrivelse}



\subsection{Arkitektur}



\subsection{Problematikker og deres løsninger}
Herunder beskrives nogle af de problemstillinger, som der er mødt i udviklingsprocessen.

\subsubsection{Forskellige clock-domæner}
For at læse fra ram-modulerne og sende dette ud gennem ST-bussen, bruges der to forskellige clock-domæner. 
Dette er en udfordring, omend let at overkomme, så medfører den komplikationer.
På udklip \ref{lst:clockDomain} ses, hvordan \code{data} overføres fra et clock-domæne til et andet.
\begin{lstlisting}[style=code-VHDL, label=lst:clockDomain, caption=Clock domæne]
signal data1 : std_logic_vector (dataSize-1 downto 0);
...
ramRead: process(ast_clk, reset_n)
begin
	...
	data1 <= data;				
	ast_source_data <= data1(23 downto 0);
	...
\end{lstlisting}



\subsubsection{SOPC-builder}
SOPC-builderen, der skal generere generere alle komponenterne, brokkede sig med følgende besked:
\\
\textit{Error (170012): Fitter requires 2103 LABs to implement the project, but the device contains only 2076 LABs}
\fxnote{Her mangler selve løsningen}




\subfile{test}

\end{document}