{"patent_id": "10-2023-0137090", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2025-0054293", "출원번호": "10-2023-0137090", "발명의 명칭": "컨트롤러, 컨트롤러의 구동 방법, 및 컨트롤러를 포함하는 표시 장치", "출원인": "삼성디스플레이 주식회사", "발명자": "배종만"}}
{"patent_id": "10-2023-0137090", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "제1 프레임 데이터 및 제1 수직 동기 패킷을 수신하는 수신 인터페이스; 및제1 프레임 요청 신호를 송신하는 송신 인터페이스를 포함하고,상기 수신 인터페이스가 상기 제1 프레임 데이터의 수신을 완료한 시점부터 상기 제1 수직 동기 패킷의 수신을시작하는 시점까지의 제1 기간이 제1 기준 기간보다 긴 경우, 상기 송신 인터페이스가 상기 제1 프레임 요청 신호를 송신하는,컨트롤러."}
{"patent_id": "10-2023-0137090", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1 항에 있어서,상기 제1 프레임 데이터 다음의 제2 프레임 데이터의 수신을 완료한 시점 이후에 상기 제1 프레임 요청 신호를송신하는,컨트롤러."}
{"patent_id": "10-2023-0137090", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제2 항에 있어서,상기 제1 프레임 데이터와 상기 제2 프레임 데이터는 서로 다른 영상 데이터들인,컨트롤러."}
{"patent_id": "10-2023-0137090", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제2 항에 있어서,상기 제1 프레임 요청 신호를 송신하는 경우, 제2 수직 동기 패킷을 수신하는,컨트롤러."}
{"patent_id": "10-2023-0137090", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제4 항에 있어서,상기 제2 수직 동기 패킷을 수신한 이후에 제3 프레임 데이터를 수신하고, 상기 제3 프레임 데이터와 상기 제2 프레임 데이터는 서로 동일한 영상 데이터들인,컨트롤러."}
{"patent_id": "10-2023-0137090", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제5 항에 있어서,상기 제3 프레임 데이터의 수신을 완료한 시점 이후에 제2 프레임 요청 신호를 송신하는,컨트롤러."}
{"patent_id": "10-2023-0137090", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제6 항에 있어서,상기 제2 프레임 데이터의 수신을 완료한 시점부터 상기 제2 수직 동기 패킷의 수신을 시작하는 시점까지의 제2공개특허 10-2025-0054293-3-기간은 상기 제1 기간보다 짧은,컨트롤러."}
{"patent_id": "10-2023-0137090", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제7 항에 있어서,상기 제3 프레임 데이터의 수신을 완료한 시점부터 제3 수직 동기 패킷의 수신을 시작하는 시점까지의 제3 기간은 상기 제2 기간과 동일한,컨트롤러."}
{"patent_id": "10-2023-0137090", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제1 항에 있어서,상기 제1 기간이 상기 제1 기준 기간보다 짧고 제2 기준 기간보다 긴 경우, 상기 수신 인터페이스가 복수의 프레임 데이터들을 더 수신하고, 상기 제1 기간이 상기 제1 기준 기간보다 짧고 상기 제2 기준 기간보다 긴 프레임들의 개수가 기준 프레임 개수와 일치하는 경우, 상기 복수의 프레임 데이터들 중 마지막인 제2 프레임 데이터의 수신을 완료한 시점 이후에상기 송신 인터페이스가 상기 제1 프레임 요청 신호를 송신하는,컨트롤러."}
{"patent_id": "10-2023-0137090", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제9 항에 있어서,상기 복수의 프레임 데이터들은 서로 다른 영상 데이터들인,컨트롤러."}
{"patent_id": "10-2023-0137090", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제9 항에 있어서,상기 제1 프레임 요청 신호를 송신하는 경우, 제2 수직 동기 패킷을 수신하는,컨트롤러."}
{"patent_id": "10-2023-0137090", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제11 항에 있어서,상기 제2 수직 동기 패킷을 수신한 이후에 제3 프레임 데이터를 수신하고, 상기 제3 프레임 데이터와 상기 제2 프레임 데이터는 서로 동일한 영상 데이터들인,컨트롤러."}
{"patent_id": "10-2023-0137090", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제12 항에 있어서,상기 제3 프레임 데이터의 송신을 완료한 시점 이후에 제2 프레임 요청 신호를 송신하는,컨트롤러."}
{"patent_id": "10-2023-0137090", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제13 항에 있어서,상기 제2 프레임 데이터의 수신을 완료한 시점부터 상기 제2 수직 동기 패킷의 수신을 시작하는 시점까지의 제2기간은 상기 제1 기간보다 짧은,공개특허 10-2025-0054293-4-컨트롤러."}
{"patent_id": "10-2023-0137090", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제14 항에 있어서,상기 제3 프레임 데이터의 수신을 완료한 시점부터 제3 수직 동기 패킷의 수신을 시작하는 시점까지의 제3 기간은 상기 제2 기간과 동일한,컨트롤러."}
{"patent_id": "10-2023-0137090", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제15 항에 있어서,상기 제1 기준 기간을 저장한 제1 레지스터;상기 제2 기준 기간을 저장한 제2 레지스터; 및프레임 요청 신호의 송신 횟수를 저장한 제3 레지스터를 더 포함하는,컨트롤러."}
{"patent_id": "10-2023-0137090", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제16 항에 있어서,상기 제1 프레임 요청 신호 및 상기 제2 프레임 요청 신호는 상기 제3 레지스터에 저장된 상기 송신 횟수에 기초하여 송신되고,상기 송신 횟수는 2 이상인,컨트롤러."}
{"patent_id": "10-2023-0137090", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제1 프레임 데이터를 수신하는 단계;제1 수직 동기 패킷을 수신하는 단계; 및상기 제1 프레임 데이터의 수신을 완료한 시점부터 상기 제1 수직 동기 패킷의 수신을 시작하는 시점까지의 제1기간이 제1 기준 기간보다 긴 경우, 제1 프레임 요청 신호를 송신하는 단계를 포함하는,컨트롤러의 구동 방법."}
{"patent_id": "10-2023-0137090", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제18 항에 있어서,상기 제1 프레임 데이터 다음의 제2 프레임 데이터의 수신을 완료한 시점 이후에 상기 제1 프레임 요청 신호를송신하는,컨트롤러의 구동 방법."}
{"patent_id": "10-2023-0137090", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제19 항에 있어서,상기 제1 프레임 데이터와 상기 제2 프레임 데이터는 서로 다른 영상 데이터들인,컨트롤러의 구동 방법."}
{"patent_id": "10-2023-0137090", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_21", "content": "제19 항에 있어서,공개특허 10-2025-0054293-5-상기 제1 프레임 요청 신호를 송신하는 경우, 제2 수직 동기 패킷을 수신하는,컨트롤러의 구동 방법."}
{"patent_id": "10-2023-0137090", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_22", "content": "제21 항에 있어서,상기 제2 수직 동기 패킷을 수신한 이후에 제3 프레임 데이터를 수신하고, 상기 제3 프레임 데이터와 상기 제2 프레임 데이터는 서로 동일한 영상 데이터들인,컨트롤러의 구동 방법."}
{"patent_id": "10-2023-0137090", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_23", "content": "제22 항에 있어서,상기 제3 프레임 데이터의 수신을 완료한 시점 이후에 제2 프레임 요청 신호를 송신하는,컨트롤러의 구동 방법."}
{"patent_id": "10-2023-0137090", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_24", "content": "제23 항에 있어서,상기 제2 프레임 데이터의 수신을 완료한 시점부터 상기 제2 수직 동기 패킷의 수신을 시작하는 시점까지의 제2기간은 상기 제1 기간보다 짧은,컨트롤러의 구동 방법."}
{"patent_id": "10-2023-0137090", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_25", "content": "제24 항에 있어서,상기 제3 프레임 데이터의 수신을 완료한 시점부터 제3 수직 동기 패킷의 수신을 시작하는 시점까지의 제3 기간은 상기 제2 기간과 동일한,컨트롤러의 구동 방법."}
{"patent_id": "10-2023-0137090", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_26", "content": "제18 항에 있어서,상기 제1 기간이 상기 제1 기준 기간보다 짧고 제2 기준 기간보다 긴 경우, 복수의 프레임 데이터들을 더 수신하고, 상기 제1 기간이 상기 제1 기준 기간보다 짧고 상기 제2 기준 기간보다 긴 프레임들의 개수가 기준 프레임 개수와 일치하는 경우, 상기 복수의 프레임 데이터들 중 마지막인 제2 프레임 데이터의 수신을 완료한 시점 이후에상기 제1 프레임 요청 신호를 송신하는,컨트롤러의 구동 방법."}
{"patent_id": "10-2023-0137090", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_27", "content": "제26 항에 있어서,상기 복수의 프레임 데이터들은 서로 다른 영상 데이터들인,컨트롤러의 구동 방법."}
{"patent_id": "10-2023-0137090", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_28", "content": "제26 항에 있어서,상기 제1 프레임 요청 신호를 송신하는 경우, 제2 수직 동기 패킷을 수신하는,공개특허 10-2025-0054293-6-컨트롤러의 구동 방법."}
{"patent_id": "10-2023-0137090", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_29", "content": "제28 항에 있어서,상기 제2 수직 동기 패킷을 수신한 이후에 제3 프레임 데이터를 수신하고, 상기 제3 프레임 데이터와 상기 제2 프레임 데이터는 서로 동일한 영상 데이터들인,컨트롤러의 구동 방법."}
{"patent_id": "10-2023-0137090", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_30", "content": "제29 항에 있어서,상기 제3 프레임 데이터의 송신을 완료한 시점 이후에 제2 프레임 요청 신호를 송신하는,컨트롤러의 구동 방법."}
{"patent_id": "10-2023-0137090", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_31", "content": "제30 항에 있어서,상기 제2 프레임 데이터의 수신을 완료한 시점부터 상기 제2 수직 동기 패킷의 수신을 시작하는 시점까지의 제2기간은 상기 제1 기간보다 짧은,컨트롤러의 구동 방법."}
{"patent_id": "10-2023-0137090", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_32", "content": "제31 항에 있어서,상기 제3 프레임 데이터의 수신을 완료한 시점부터 제3 수직 동기 패킷의 수신을 시작하는 시점까지의 제3 기간은 상기 제2 기간과 동일한,컨트롤러의 구동 방법."}
{"patent_id": "10-2023-0137090", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_33", "content": "제1 프레임 데이터 및 제1 수직 동기 패킷을 송신하는 프로세서;상기 제1 프레임 데이터에 대응하는 데이터 전압들을 생성하는 컨트롤러; 및상기 데이터 전압들에 기초하여 영상을 표시하는 화소부를 포함하고,상기 컨트롤러는, 상기 제1 프레임 데이터의 수신을 완료한 시점부터 상기 제1 수직 동기 패킷의 수신을 시작하는 시점까지의 제1 기간이 제1 기준 기간보다 긴 경우, 상기 프로세서로 제1 프레임 요청 신호를 송신하는,표시 장치."}
{"patent_id": "10-2023-0137090", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명의 컨트롤러는, 제1 프레임 데이터 및 제1 수직 동기 패킷을 수신하는 수신 인터페이스; 및 제1 프레임 요청 신호를 송신하는 송신 인터페이스를 포함하고, 상기 수신 인터페이스가 상기 제1 프레임 데이터의 수신을 완료한 시점부터 상기 제1 수직 동기 패킷의 수신을 시작하는 시점까지의 제1 기간이 제1 기준 기간보다 긴 경우, 상기 송신 인터페이스가 상기 제1 프레임 요청 신호를 송신한다."}
{"patent_id": "10-2023-0137090", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 프로세서 및 이를 포함하는 컨트롤러, 컨트롤러의 구동 방법, 및 컨트롤러를 포함하는 표시 장치에 관한 것이다."}
{"patent_id": "10-2023-0137090", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "정보화 기술이 발달함에 따라 사용자와 정보간의 연결매체인 표시 장치의 중요성이 부각되고 있다. 이에 부응하 여 액정 표시 장치(Liquid Crystal Display Device), 유기 발광 표시 장치(Organic Light Emitting Display Device) 등과 같은 표시 장치의 사용이 증가하고 있다.표시 장치는 필요에 따라서 고주파수로 영상을 표시할 수도 있고, 저주파수로 영상을 표시할 수 있다. 예를 들 어, 동영상을 표시할 때는 고주파수로 영상을 표시할 수 있고, 정지 영상을 표시하거나 대기 상태에서는 저주파 수로 영상을 표시할 수 있다. 고주파수의 표시 모드에서 저주파수의 표시 모드로 진입 시에 화소 내 구동 트랜지스터의 히스테리시스 (Hysteresis) 특성으로 인해서, 이전 영상의 잔상이 남아 바람직하지 않은 표시가 발생할 수 있다."}
{"patent_id": "10-2023-0137090", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "해결하고자 하는 기술적 과제는, 컨트롤러가 별도로 프레임 메모리를 구비하지 않더라도, 저주파수의 표시 모드 진입 시 잔상 예방이 가능한 컨트롤러, 컨트롤러의 구동 방법, 및 컨트롤러를 포함하는 표시 장치를 제공하는 데 있다."}
{"patent_id": "10-2023-0137090", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 발명의 한 실시예에 따른 컨트롤러는, 제1 프레임 데이터 및 제1 수직 동기 패킷을 수신하는 수신 인터페이 스; 및 제1 프레임 요청 신호를 송신하는 송신 인터페이스를 포함하고, 상기 수신 인터페이스가 상기 제1 프레 임 데이터의 수신을 완료한 시점부터 상기 제1 수직 동기 패킷의 수신을 시작하는 시점까지의 제1 기간이 제1 기준 기간보다 긴 경우, 상기 송신 인터페이스가 상기 제1 프레임 요청 신호를 송신한다. 상기 컨트롤러는, 상기 제1 프레임 데이터 다음의 제2 프레임 데이터의 수신을 완료한 시점 이후에 상기 제1 프 레임 요청 신호를 송신할 수 있다. 상기 제1 프레임 데이터와 상기 제2 프레임 데이터는 서로 다른 영상 데이터들일 수 있다. 상기 컨트롤러는, 상기 제1 프레임 요청 신호를 송신하는 경우, 제2 수직 동기 패킷을 수신할 수 있다. 상기 컨트롤러는, 상기 제2 수직 동기 패킷을 수신한 이후에 제3 프레임 데이터를 수신하고, 상기 제3 프레임 데이터와 상기 제2 프레임 데이터는 서로 동일한 영상 데이터들일 수 있다. 상기 컨트롤러는, 상기 제3 프레임 데이터의 수신을 완료한 시점 이후에 제2 프레임 요청 신호를 송신할 수 있 다. 상기 제2 프레임 데이터의 수신을 완료한 시점부터 상기 제2 수직 동기 패킷의 수신을 시작하는 시점까지의 제2 기간은 상기 제1 기간보다 짧을 수 있다. 상기 제3 프레임 데이터의 수신을 완료한 시점부터 제3 수직 동기 패킷의 수신을 시작하는 시점까지의 제3 기간 은 상기 제2 기간과 동일할 수 있다. 상기 컨트롤러는, 상기 제1 기간이 상기 제1 기준 기간보다 짧고 제2 기준 기간보다 긴 경우, 상기 수신 인터페 이스가 복수의 프레임 데이터들을 더 수신하고, 상기 제1 기간이 상기 제1 기준 기간보다 짧고 상기 제2 기준 기간보다 긴 프레임들의 개수가 기준 프레임 개수와 일치하는 경우, 상기 복수의 프레임 데이터들 중 마지막인 제2 프레임 데이터의 수신을 완료한 시점 이후에 상기 송신 인터페이스가 상기 제1 프레임 요청 신호를 송신할 수 있다. 상기 복수의 프레임 데이터들은 서로 다른 영상 데이터들일 수 있다. 상기 컨트롤러는, 상기 제1 프레임 요청 신호를 송신하는 경우, 제2 수직 동기 패킷을 수신할 수 있다. 상기 컨트롤러는, 상기 제2 수직 동기 패킷을 수신한 이후에 제3 프레임 데이터를 수신하고, 상기 제3 프레임 데이터와 상기 제2 프레임 데이터는 서로 동일한 영상 데이터들일 수 있다. 상기 컨트롤러는, 상기 제3 프레임 데이터의 송신을 완료한 시점 이후에 제2 프레임 요청 신호를 송신할 수 있 다. 상기 제2 프레임 데이터의 수신을 완료한 시점부터 상기 제2 수직 동기 패킷의 수신을 시작하는 시점까지의 제2 기간은 상기 제1 기간보다 짧을 수 있다. 상기 제3 프레임 데이터의 수신을 완료한 시점부터 제3 수직 동기 패킷의 수신을 시작하는 시점까지의 제3 기간 은 상기 제2 기간과 동일할 수 있다. 상기 컨트롤러는, 상기 제1 기준 기간을 저장한 제1 레지스터; 상기 제2 기준 기간을 저장한 제2 레지스터; 및 프레임 요청 신호의 송신 횟수를 저장한 제3 레지스터를 더 포함할 수 있다. 상기 제1 프레임 요청 신호 및 상기 제2 프레임 요청 신호는 상기 제3 레지스터에 저장된 상기 송신 횟수에 기 초하여 송신되고, 상기 송신 횟수는 2 이상일 수 있다. 본 발명의 한 실시예에 따른 컨트롤러의 구동 방법은, 제1 프레임 데이터를 수신하는 단계; 제1 수직 동기 패킷 을 수신하는 단계; 및 상기 제1 프레임 데이터의 수신을 완료한 시점부터 상기 제1 수직 동기 패킷의 수신을 시 작하는 시점까지의 제1 기간이 제1 기준 기간보다 긴 경우, 제1 프레임 요청 신호를 송신하는 단계를 포함할 수 있다. 상기 컨트롤러는, 상기 제1 프레임 데이터 다음의 제2 프레임 데이터의 수신을 완료한 시점 이후에 상기 제1 프 레임 요청 신호를 송신할 수 있다. 상기 제1 프레임 데이터와 상기 제2 프레임 데이터는 서로 다른 영상 데이터들일 수 있다. 상기 컨트롤러는, 상기 제1 프레임 요청 신호를 송신하는 경우, 제2 수직 동기 패킷을 수신할 수 있다. 상기 컨트롤러는, 상기 제2 수직 동기 패킷을 수신한 이후에 제3 프레임 데이터를 수신하고, 상기 제3 프레임 데이터와 상기 제2 프레임 데이터는 서로 동일한 영상 데이터들일 수 있다. 상기 컨트롤러는, 상기 제3 프레임 데이터의 수신을 완료한 시점 이후에 제2 프레임 요청 신호를 송신할 수 있 다. 상기 제2 프레임 데이터의 수신을 완료한 시점부터 상기 제2 수직 동기 패킷의 수신을 시작하는 시점까지의 제2 기간은 상기 제1 기간보다 짧을 수 있다. 상기 제3 프레임 데이터의 수신을 완료한 시점부터 제3 수직 동기 패킷의 수신을 시작하는 시점까지의 제3 기간 은 상기 제2 기간과 동일할 수 있다. 상기 컨트롤러는, 상기 제1 기간이 상기 제1 기준 기간보다 짧고 제2 기준 기간보다 긴 경우, 상기 수신 인터페 이스가 복수의 프레임 데이터들을 더 수신하고, 상기 제1 기간이 상기 제1 기준 기간보다 짧고 상기 제2 기준 기간보다 긴 프레임들의 개수가 기준 프레임 개수와 일치하는 경우, 상기 복수의 프레임 데이터들 중 마지막인 제2 프레임 데이터의 수신을 완료한 시점 이후에 상기 송신 인터페이스가 상기 제1 프레임 요청 신호를 송신할 수 있다. 상기 복수의 프레임 데이터들은 서로 다른 영상 데이터들일 수 있다. 상기 컨트롤러는, 상기 제1 프레임 요청 신호를 송신하는 경우, 제2 수직 동기 패킷을 수신할 수 있다. 상기 컨트롤러는, 상기 제2 수직 동기 패킷을 수신한 이후에 제3 프레임 데이터를 수신하고, 상기 제3 프레임 데이터와 상기 제2 프레임 데이터는 서로 동일한 영상 데이터들일 수 있다. 상기 컨트롤러는, 상기 제3 프레임 데이터의 송신을 완료한 시점 이후에 제2 프레임 요청 신호를 송신할 수 있 다. 상기 제2 프레임 데이터의 수신을 완료한 시점부터 상기 제2 수직 동기 패킷의 수신을 시작하는 시점까지의 제2 기간은 상기 제1 기간보다 짧을 수 있다. 상기 제3 프레임 데이터의 수신을 완료한 시점부터 제3 수직 동기 패킷의 수신을 시작하는 시점까지의 제3 기간 은 상기 제2 기간과 동일할 수 있다. 본 발명의 한 실시예에 따른 표시 장치는, 제1 프레임 데이터 및 제1 수직 동기 패킷을 송신하는 프로세서; 상 기 제1 프레임 데이터에 대응하는 데이터 전압들을 생성하는 컨트롤러; 및 상기 데이터 전압들에 기초하여 영상 을 표시하는 화소부를 포함하고, 상기 컨트롤러는, 상기 제1 프레임 데이터의 수신을 완료한 시점부터 상기 제1 수직 동기 패킷의 수신을 시작하는 시점까지의 제1 기간이 제1 기준 기간보다 긴 경우, 상기 프로세서로 제1 프 레임 요청 신호를 송신할 수 있다."}
{"patent_id": "10-2023-0137090", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명에 따른 컨트롤러, 컨트롤러의 구동 방법, 및 컨트롤러를 포함하는 표시 장치는, 컨트롤러가 별도로 프 레임 메모리를 구비하지 않더라도, 저주파수의 표시 모드 진입 시 잔상을 예방할 수 있다."}
{"patent_id": "10-2023-0137090", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다. 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다. 따라서 앞서 설명한 참조 부호는 다른 도면에 서도 사용할 수 있다. 또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드 시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 과장되게 나 타낼 수 있다. 또한, 설명에서 \"동일하다\"라고 표현한 것은, \"실질적으로 동일하다\"는 의미일 수 있다. 즉, 통상의 지식을 가 진 자가 동일하다고 납득할 수 있을 정도의 동일함일 수 있다. 그 외의 표현들도 \"실질적으로\"가 생략된 표현들 일 수 있다. 도 1a 및 도 1b는 본 발명의 한 실시예에 따른 표시 장치를 설명하기 위한 도면이다. 도 1a를 참조하면, 본 발명의 한 실시예에 따른 표시 장치는 메모리, 프로세서, 컨트롤러, 주사 구동부, 화소부, 및 발광 구동부를 포함할 수 있다. 프로세서는 송신 인터페이스 및 수신 인터페이스를 포함할 수 있다. 예를 들어, 송신 인터페이스 는 데이터(DATA), 데이터 클록(DCK), 및 싱크 신호(ESYNC)를 송신할 수 있다. 데이터(DATA)는 프레임 데이터들 및 수직 동기 패킷들(vertical synchronization packets)을 포함할 수 있다. 데이터(DATA)는 수평 동기 패킷들(horizontal synchronization packets)을 더 포함할 수도 있다. 프레임 데이 터는 영상 데이터일 수 있다. 수직 동기 패킷은 현재 프레임 데이터의 전송이 종료되고, 다음 프레임 데이터의 전송이 시작될 것임을 알리는 제어 패킷일 수 있다. 수평 동기 패킷은 영상을 구성하는 복수의 수평 라인들 중 현재 수평 라인의 전송이 종료되고, 다음 수평 라인의 전송이 시작될 것임을 알리는 제어 패킷일 수 있다. 한편, 수평 동기 패킷은 프레임 데이터가 전송되지 않는 시점에서도 지속적으로 제공될 수 있다. 데이터 클록(DCK)은 데이터(DATA)의 전송 단위를 알려주기 위한 클록 신호일 수 있다. 컨트롤러는 데이터 클록(DCK)에 기초하여 데이터(DATA)를 샘플링할 수 있다. 한편, 데이터 클록(DCK)은 데이터(DATA)에 임베디드 (embeded)될 수도 있다. 이러한 경우, 컨트롤러에서 클록 리커버리 회로를 이용하여 데이터(DATA)로부터 데 이터 클록(DCK)을 추출해낼 수도 있다. 이러한 경우, 프로세서는 데이터 클록(DCK)을 별도로 제공하지 않을 수도 있다. 싱크 신호(ESYNC)는 프로세서와 컨트롤러 간의 동기화를 위한 신호일 수 있다. 예를 들어, 싱크 신호 (ESYNC)의 주기는 수평 동기 패킷의 주기와 동일할 수 있다. 즉, 싱크 신호(ESYNC)의 주기는 1 수평 기간에 해 당할 수 있다. 동기화가 불필요하거나, 다른 동기화 신호가 있다면 싱크 신호(ESYNC)는 생략될 수도 있다. 수신 인터페이스는 프레임 요청 신호(TE)를 수신할 수 있다. 이러한 송신 인터페이스 및 수신 인터페 이스의 적어도 일부는 MIPI(Mobile Industry Processor Interface)에 의해서 정의된 규격을 가질 수 있다. 프로세서는 내부에 그래픽 프로세싱 유닛(Graphics Processing Unit)을 포함할 수 있다. 그래픽 프로세싱 유 닛은 영상에 대응하는 프레임 데이터(FDi)를 생성(또는, 렌더링)할 수 있다. 다른 실시예에서, 프로세서는 외부의 그래픽 프로세싱 유닛과 연결될 수도 있다. 프로세서는 AP(application processor) 또는 CPU(central processing unit)일 수 있다. 메모리는 프로세서 또는 그래픽 프로세싱 유닛에서 생성된 프레임 데이터(FDi)를 저장할 수 있다. 프레임 데이터(FDi)는 렌더링이 진행 중인 영상 데이터일 수 있다. 즉, 프레임 데이터(FDi)는 렌더링이 완료되지 않은 영상 데이터일 수 있다. 한편, 메모리는 프로세서의 요청에 따라서 미리 저장된 프레임 데이터(FDo)를 제 공할 수도 있다. 예를 들어, 프레임 데이터(FDo)는 프레임 데이터(FDi)보다 과거 시점의 영상 데이터로서, 렌더 링이 완료된 영상 데이터일 수 있다. 예를 들어, 프레임 데이터(FDi)가 N 번째 영상 데이터라면 프레임 데이터 (FDo)는 N-1 번째 영상 데이터일 수 있다. N은 1보다 큰 정수일 수 있다. 프레임 데이터는 각각의 화소에 대한 계조들을 포함할 수 있다. 예를 들어, 계조들은 제1 색상을 표현하기 위한 제1 색상 계조, 제2 색상을 표현하기 위한 제2 색상 계조, 제3 색상을 표현하기 위한 제3 색상 계조를 포함할 수 있다. 컨트롤러는 프로세서로부터 데이터(DATA), 데이터 클록(DCK), 및 싱크 신호(ESYNC)를 수신하고, 경우에 따라 프레임 요청 신호(TE)를 송신할 수 있다. 전술한 바와 같이, 실시예에 따라 데이터 클록(DCK) 및 싱크 신 호(ESYNC)의 구성은 생략될 수도 있다. 컨트롤러는 프레임 데이터 및 수직 동기 패킷을 수신하는 수신 인터페이스(11r) 및 프레임 요청 신호(TE)를 송신하는 송신 인터페이스(11t)를 포함할 수 있다. 프레임 요청 신호(TE)는 컨트롤러가 프로세서에게 프레임 데이터(FDo)를 요청하는 신호일 수 있다. 프로 세서는 프레임 요청 신호(TE)를 수신하면, 예정되었던 스케쥴을 취소하고, 프레임 데이터(FDo)를 제공할 수 있다. 프레임 데이터(FDo)는 메모리에 저장된 데이터 중 렌더링이 완료된 최신의 프레임 데이터일 수 있다. 프로세서는 프레임 요청 신호(TE)를 수신하면, 먼저 수직 동기 패킷을 제공하고, 뒤이어 프레임 데이터(FD o)를 제공할 수 있다. 예를 들어, 컨트롤러는 영상의 표시 주파수가 고주파수에서 저주파수로 하락함을 감지하면, 미리 정의된 기 준에 따라서 프레임 요청 신호(TE)를 송신할 수 있다. 프레임 요청 신호(TE)는 고주파수로 반복 송신될 수 있다. 이에 따라서, 프레임 데이터(FDo)에 대응하는 영상이 고주파수로 반복 표시될 수 있다. 따라서, 저주파수 로 영상을 표시하기 전에 고주파수로 영상을 반복 표시함으로써 히스테리시스 특성으로 인한 잔상 현상을 예방 할 수 있다. 표시 장치의 저주파수 구동 진입 시, 고주파수로 영상을 반복 표시하기 위해서 프레임들을 삽 입하는 기능을 프레임 삽입 기능(frame insertion function)이라고 할 수 있다. 도 1b를 참조하면, 컨트롤러는 프레임 삽입 기능에 대한 설정값들을 저장하기 위한 복수의 레지스터들 (REG1, REG2, REG3, REG4, ...)을 포함할 수 있다. 예를 들어, 제1 레지스터(REG1)는 모드 정보를 저장하고, 제2 레지스터(REG2)는 제1 기준 기간을 저장하고, 제3 레지스터(REG3)는 주파수 정보를 저장하고, 제4 레지스터 (REG4)는 프레임 요청 신호(TE)의 송신 횟수를 저장할 수 있다. 레지스터들(REG1, REG2, REG3, REG4, ...)에 대한 설명은 후술하는 도 4a 내지 도 5의 설명을 참조한다. 참고로, 도 6 등 다른 실시예에서 더 많은 레지스터 들이 추가될 수도 있다. 컨트롤러는 데이터 클록(DCK)에 기초하여 데이터(DATA)로부터 각각의 화소에 대한 계조들을 샘플링할 수 있다. 컨트롤러는 디지털 신호인 계조들을 아날로그 전압인 데이터 전압들로 변환할 수 있다. 또한, 컨트롤러는 데이터 전압들을 화소부에 기입하기 위한 제어 신호들을 생성하여 주사 구 동부 및 발광 구동부에 제공할 수 있다. 다만, 화소의 구조에 따라서 발광 구동부가 생략될 수도 있다. 컨트롤러는 데이터 전압들을 화소행 단위(또는, 수평 라인 단위)로 데이터 라인들(DL1~DLn)에 인가할 수 있 다. n은 0보다 큰 정수일 수 있다. 화소행은 동일한 주사 라인들 및 발광 라인에 연결된 서브 화소들을 의미할 수 있다. 주사 구동부는 컨트롤러로부터 클록 신호, 주사 시작 신호 등을 수신하여 주사 라인들(SL0, SL1, SL2, ..., SLm)에 제공할 주사 신호들을 생성할 수 있다. 예를 들어, 주사 구동부는 주사 라인들(SL1~SLm)에 순 차적으로 턴-온 레벨의 펄스를 갖는 주사 신호들을 제공할 수 있다. 예를 들어, 주사 구동부는 시프트 레지 스터(shift register) 형태로 구성될 수 있고, 클록 신호의 제어에 따라 턴-온 레벨의 펄스 형태인 주사 시작신호를 다음 스테이지 회로로 순차적으로 전달하는 방식으로 주사 신호들을 생성할 수 있다. m은 0보다 큰 정수 일 수 있다. 발광 구동부는 컨트롤러로부터 클록 신호, 발광 중지 신호 등을 수신하여 발광 라인들(EL1, EL2, EL3, ..., ELo)에 제공할 발광 신호들을 생성할 수 있다. 예를 들어, 발광 구동부는 발광 라인들(EL1~ELo)에 순 차적으로 턴-오프 레벨의 펄스를 갖는 발광 신호들을 제공할 수 있다. 예를 들어, 발광 구동부는 시프트 레 지스터 형태로 구성될 수 있고, 클록 신호의 제어에 따라 턴-오프 레벨의 펄스 형태인 발광 중지 신호를 다음 스테이지 회로로 순차적으로 전달하는 방식으로 발광 신호들을 생성할 수 있다. o는 0보다 큰 정수일 수 있다. 화소부는 화소들을 포함한다. 각각의 화소는 복수의 서브 화소들을 포함할 수 있다. 예를 들어, 하나의 화 소는 제1 색상으로 발광하는 제1 서브 화소, 제2 색상으로 발광하는 제2 서브 화소, 제3 색상으로 발광하는 제3 서브 화소를 포함할 수 있다. 실시예에 따라, 각각의 화소는 2 개의 서브 화소들만 포함하되, 인접한 화소와 서 브 화소들을 공유하여 영상을 표시할 수도 있다. 각각의 서브 화소(SPij)는 대응하는 데이터 라인, 주사 라인, 및 발광 라인에 연결될 수 있다. i 및 j는 각각 0 보다 큰 정수일 수 있다. 서브 화소(SPij)는 스캔 트랜지스터가 i 번째 주사 라인 및 j 번째 데이터 라인과 연 결된 서브 화소를 의미할 수 있다. 제1 색상, 제2 색상, 및 제3 색상은 서로 다른 색상일 수 있다. 예를 들어, 제1 색상은 적색, 녹색, 및 청색 중 한가지 색상일 수 있고, 제2 색상은 적색, 녹색, 및 청색 중 제1 색상이 아닌 한가지 색상일 수 있고, 제3 색상 은 적색, 녹색, 및 청색 중 제1 색상 및 제2 색상이 아닌 나머지 색상일 수 있다. 또한, 제1 내지 제3 색상들로 적색, 녹색, 및 청색 대신 마젠타(magenta), 시안(cyan), 및 옐로우(yellow)가 사용될 수도 있다. 다만, 본 실 시예에서는 설명의 편의를 위해 제1 색상은 적색, 제2 색상은 녹색, 제3 색상은 청색으로 가정한다. 화소부는 다이아몬드 펜타일(diamond PENTILETM), RGB-스트라이프(RGB-Stripe), S-스트라이프(S-stripe), 리얼 RGB(Real RGB), 일반 펜타일(normal PENTILETM) 등의 다양한 형태로 배치될 수 있다. 화소부의 서브 화소들은 제1 방향(DR1) 및 제1 방향(DR1)에 수직한 제2 방향(DR2)으로 배열된 것으로 가정 한다. 또한, 서브 화소들의 발광 방향은 제1 방향(DR1) 및 제2 방향(DR2)에 수직인 제3 방향(DR3)인 것으로 가 정한다. 도 2는 본 발명의 한 실시예에 따른 서브 화소를 설명하기 위한 도면이다. 도 2를 참조하면, 서브 화소(SPij)는 트랜지스터들(T1, T2, T3, T4, T5, T6, T7), 스토리지 커패시터(Cst), 및 발광 소자(LD)를 포함한다. 이하에서는 P형 트랜지스터로 구성된 회로를 예로 들어 설명한다. 하지만 당업자라면 게이트 단자에 인가되는 전압의 극성을 달리하여, N형 트랜지스터로 구성된 회로를 설계할 수 있을 것이다. 유사하게, 당업자라면 P형 트랜지스터 및 N형 트랜지스터의 조합으로 구성된 회로를 설계할 수 있을 것이다. P형 트랜지스터란 게이트 전 극과 소스 전극 간의 전압 차가 음의 방향으로 증가할 때 전류량이 증가하는 트랜지스터를 통칭한다. N형 트랜 지스터란 게이트 전극과 소스 전극 간의 전압 차가 양의 방향으로 증가할 때 전류량이 증가하는 트랜지스터를 통칭한다. 트랜지스터는 TFT(thin film transistor), FET(field effect transistor), BJT(bipolar junction transistor) 등 다양한 형태로 구성될 수 있다. 제1 트랜지스터(T1)는 게이트 전극이 제1 노드(N1)에 연결되고, 제1 전극이 제2 노드(N2)에 연결되고, 제2 전극 이 제3 노드(N3)에 연결될 수 있다. 제1 트랜지스터(T1)를 구동 트랜지스터로 명명할 수 있다. 제2 트랜지스터(T2)는 게이트 전극이 주사 라인(SLi1)에 연결되고, 제1 전극이 데이터 라인(DLj)에 연결되고, 제2 전극이 제2 노드(N2)에 연결될 수 있다. 제2 트랜지스터(T2)를 스캔 트랜지스터로 명명할 수 있다. 제3 트랜지스터(T3)는 게이트 전극이 주사 라인(SLi2)에 연결되고, 제1 전극이 제1 노드(N1)에 연결되고, 제2 전극이 제3 노드(N3)에 연결될 수 있다. 제3 트랜지스터(T3)를 다이오드 연결 트랜지스터로 명명할 수 있다. 제4 트랜지스터(T4)는 게이트 전극이 주사 라인(SLi3)에 연결되고, 제1 전극이 제1 노드(N1)에 연결되고, 제2 전극이 초기화 라인(INTL)에 연결될 수 있다. 제4 트랜지스터(T4)는 게이트 초기화 트랜지스터로 명명될 수 있 다. 제5 트랜지스터(T5)는 게이트 전극이 i 번째 발광 라인(ELi)에 연결되고, 제1 전극이 제1 전원 라인(ELVDDL)에 연결되고, 제2 전극이 제2 노드(N2)에 연결될 수 있다. 제5 트랜지스터(T5)는 발광 트랜지스터로 명명될 수 있 다. 다른 실시예에서, 제5 트랜지스터(T5)의 게이트 전극은 제6 트랜지스터(T6)의 게이트 전극과 연결된 발광 라인과 다른 발광 라인에 연결될 수도 있다. 제6 트랜지스터(T6)는 게이트 전극이 i 번째 발광 라인(ELi)에 연결되고, 제1 전극이 제3 노드(N3)에 연결되고, 제2 전극이 발광 소자(LD)의 애노드에 연결될 수 있다. 제6 트랜지스터(T6)는 발광 트랜지스터로 명명될 수 있 다. 다른 실시예에서, 제6 트랜지스터(T6)의 게이트 전극은 제5 트랜지스터(T5)의 게이트 전극과 연결된 발광 라인과 다른 발광 라인에 연결될 수도 있다. 제7 트랜지스터(T7)는 게이트 전극이 주사 라인(SLi4)에 연결되고, 제1 전극이 초기화 라인(INTL)에 연결되고, 제2 전극이 발광 소자(LD)의 애노드에 연결될 수 있다. 제7 트랜지스터(T7)는 발광 소자 초기화 트랜지스터로 명명될 수 있다. 스토리지 커패시터(Cst)의 제1 전극은 제1 전원 라인(ELVDDL)에 연결되고, 제2 전극은 제1 노드(N1)에 연결될 수 있다. 발광 소자(LD)는 애노드가 제6 트랜지스터(T6)의 제2 전극에 연결되고, 캐소드가 제2 전원 라인(ELVSSL)에 연결 될 수 있다. 발광 소자(LD)는 발광 다이오드일 수 있다. 발광 소자(LD)는 유기 발광 소자(organic light emitting diode), 무기 발광 소자(inorganic light emitting diode), 퀀텀 닷/웰 발광 소자(quantum dot/well light emitting diode) 등으로 구성될 수 있다. 본 실시예에서는 각 화소에 발광 소자(LD)가 하나만 구비되었으 나, 다른 실시예에서 각 화소에 복수의 발광 소자들이 구비될 수도 있다. 이때, 복수의 발광 소자들은 직렬, 병 렬, 직병렬 등으로 연결될 수 있다. 각 서브 화소(SPij)의 발광 소자(LD)는 제1 색상, 제2 색상, 및 제3 색상 중 하나로 발광할 수 있다. 제1 전원 라인(ELVDDL)에는 제1 전원 전압이 인가되고, 제2 전원 라인(ELVSSL)에는 제2 전원 전압이 인가되고, 초기화 라인(INTL)에는 초기화 전압이 인가될 수 있다. 예를 들어, 제1 전원 전압은 제2 전원 전압보다 클 수 있다. 예를 들어, 초기화 전압은 제2 전원 전압과 동일하거나 더 클 수 있다. 예를 들어, 초기화 전압은 출력 계조들에 대응하는 데이터 전압들 중 가장 작은 크기의 데이터 전압과 대응할 수 있다. 다른 예에서, 초기화 전 압의 크기는 색상 계조들에 대응하는 데이터 전압들의 크기들보다 작을 수 있다. 도 3은 도 2의 서브 화소의 예시적인 구동 방법을 설명하기 위한 도면이다. 이하에서는 설명의 편의를 위해서 주사 라인들(SLi1, SLi2, SLi4)이 i 번째 주사 라인(SLi)이고, 주사 라인 (SLi3)이 i-1 번째 주사 라인(SL(i-1))인 경우를 가정한다. 다만, 주사 라인들(SLi1, SLi2, SLi3, SLi4)은 실 시예들에 따라 연결 관계가 다양할 수 있다. 예를 들어, 주사 라인(SLi4)은 i-1 번째 주사 라인이거나, i+1 번 째 주사 라인일 수도 있다. 먼저, i 번째 발광 라인(ELi)에는 턴-오프 레벨(로직 하이 레벨, logic high level)의 발광 신호가 인가되고, 데이터 라인(DLj)에는 i-1 번째 서브 화소에 대한 데이터 전압(DATA(i-1)j)이 인가되고, 주사 라인(SLi3)에는 턴-온 레벨(로직 로우 레벨, logic low level)의 주사 신호가 인가된다. 로직 레벨의 하이/로우는 트랜지스터가 P형인지 N형인지에 따라서 달라질 수 있다. 이때, 주사 라인들(SLi1, SLi2)에는 턴-오프 레벨의 주사 신호가 인가되므로, 제2 트랜지스터(T2)는 턴-오프 상 태이고, i-1 번째 서브 화소에 대한 데이터 전압(DATA(i-1)j)이 i 번째 서브 화소(SPij)로 인입되는 것이 방지 된다. 이때, 제4 트랜지스터(T4)는 턴-온 상태가 되므로, 제1 노드(N1)가 초기화 라인(INTL)과 연결되어, 제1 노드 (N1)의 전압이 초기화된다. 발광 라인(ELi)에는 턴-오프 레벨의 발광 신호가 인가되므로, 트랜지스터들(T5, T 6)은 턴-오프 상태이고, 초기화 전압 인가 과정에 따른 불필요한 발광 소자(LD)의 발광이 방지된다. 다음으로, 데이터 라인(DLj)에는 i 번째 서브 화소(SPij)에 대한 데이터 전압(DATAij)이 인가되고, 주사 라인들 (SLi1, SLi2)에는 턴-온 레벨의 주사 신호가 인가된다. 이에 따라 트랜지스터들(T2, T1, T3)이 도통 상태가 되 며, 데이터 라인(DLj)과 제1 노드(N1)가 전기적으로 연결된다. 따라서, 데이터 전압(DATAij)에서 제1 트랜지스 터(T1)의 문턱 전압을 감한 보상 전압이 스토리지 커패시터(Cst)의 제2 전극(즉, 제1 노드(N1))에 인가되고, 스 토리지 커패시터(Cst)는 제1 전원 전압과 보상 전압의 차이에 해당하는 전압을 유지한다. 이러한 기간을 문턱 전압 보상 기간 또는 데이터 기입 기간이라고 명명할 수 있다. 또한, 주사 라인(SLi4)이 i 번째 주사 라인인 경우, 제7 트랜지스터(T7)는 턴-온 상태이므로, 발광 소자(LD)의 애노드와 초기화 라인(INTL)이 연결되고, 발광 소자(LD)는 초기화 전압과 제2 전원 전압의 전압 차이에 해당하 는 전하량으로 초기화된다. 이후, i 번째 발광 라인(ELi)에 턴-온 레벨의 발광 신호가 인가됨에 따라, 트랜지스터들(T5, T6)이 도통될 수 있다. 따라서, 제1 전원 라인(ELVDDL), 제5 트랜지스터(T5), 제1 트랜지스터(T1), 제6 트랜지스터(T6), 발광 소 자(LD), 및 제2 전원 라인(ELVSSL)을 연결하는 구동 전류 경로가 형성된다. 스토리지 커패시터(Cst)에 유지된 전압에 따라 제1 트랜지스터(T1)의 제1 전극과 제2 전극에 흐르는 구동 전류 량이 조절된다. 발광 소자(LD)는 구동 전류량에 대응하는 휘도로 발광한다. 발광 소자(LD)는 발광 라인(ELi)에 턴-오프 레벨의 발광 신호가 인가되기 전까지 발광한다. 발광 신호가 턴-온 레벨일 때, 해당 발광 신호를 수신하는 서브 화소들은 표시 상태일 수 있다. 따라서, 발광 신호가 턴-온 레벨인 기간을 발광 기간(EP)(또는, 발광 허용 기간)이라고 할 수 있다. 또한, 발광 신호가 턴-오 프 레벨일 때, 해당 발광 신호를 수신하는 서브 화소들은 비표시 상태일 수 있다. 따라서, 발광 신호가 턴-오프 레벨인 기간을 비발광 기간(NEP)(또는, 발광 불허용 기간)이라고 할 수 있다. 도 3에서 설명된 비발광 기간(NEP)은, 서브 화소(SPij)가 초기화 기간 및 데이터 기입 기간을 거치는 동안 원하 지 않는 휘도로 발광하는 것을 방지하기 위한 것이다. 서브 화소(SPij)에 기입된 데이터가 유지되는 동안(예를 들어, 한 프레임 기간) 한 번 이상의 비발광 기간(NE P)이 추가로 제공될 수 있다. 이는 서브 화소(SPij)의 발광 기간(EP)을 줄임으로써 저계조를 효과적으로 표현하 거나, 영상의 모션(motion)을 부드럽게 블러(blur)처리하기 위함일 수 있다. 도 4a 내지 도 5는 본 발명의 한 실시예에 따른 표시 장치의 구동 방법을 설명하기 위한 도면이다. 도 4a의 타임 라인을 참조하면, 프레임 데이터(FDi)의 렌더링 기간들, 프로세서에서 출력하는 데이터(DATA), 컨트롤러의 동작 클록(CYC), 컨트롤러에서 출력하는 프레임 요청 신호(TE)가 도시된다. 도 1b를 다시 참조하면, 도 4a의 실시예에서, 제1 레지스터(REG1)는 모드 정보로서 제1 모드를 가리키는 정보를 저장할 수 있다. 제2 레지스터(REG2)는 제1 기준 기간으로서 13'd31을 저장할 수 있다. 13'd31은 13비트 용량의 데이터에서 동작 클록(CYC)의 주기가 31 번 반복되는 점을 가리키는 데이터일 수 있다. 이때, 제1 기준 기간은 20Hz에 대응하는 기간으로서 대략 50ms일 수 있다. 제3 레지스터(REG3)는 주파수 정보로서 주파수(CHz)가 144Hz 임을 가리키는 정보를 저장할 수 있다. 제4 레지스터(REG4)는 프레임 요청 신호(TE)의 송신 횟수로서 3에 대응 하는 정보를 저장할 수 있다. 프레임 기간(t1a~t2a) 동안, 프로세서는 고주파수(AHz)로 영상을 표시하기 위해서 수직 동기 패킷(VSYNC) 및 프레임 데이터(FDo(N))를 순차적으로 송신할 수 있다. 한 프레임 기간은 수직 동기 패킷(VSYNC)의 전송 주기에 대응할 수 있다. 백 포치 기간(VBP, back porch period) 및 프론트 포치 기간(VFP, front porch period)은 특 정 패킷이 아니라, 수직 동기 패킷(VSYNC)의 전송 기간과 프레임 데이터(FDo(N))의 전송 기간 사이의 기간들을 가리킬 수 있다. 프론트 포치 기간(VFP)의 길이 및 백 포치 기간(VBP)의 길이는 미리 정의될 수 있다. 다른 실 시예에서는, 프로세서에서 백 포치 기간(VBP) 및 프론트 포치 기간(VFP)에 대응하는 패킷들을 송신할 수도 있다. 도 4a에서 고주파수(AHz)는 프로세서가 동작가능한 최대 주파수임을 가정하여 도시했다. 하지만 고주파수 (AHz)는 프로세서가 동작가능한 최대 주파수보다 작을 수도 있으며, 이때는 후술하는 연장 프론트 포치 기간 이 프론트 포치 기간(VFP) 및 수직 동기 패킷(VSYNC) 사이에 존재할 수 있다. 시점(t2a)부터 프로세서는 고주파수 표시 모드에서 저주파수 표시 모드로 진입한다고 가정한다. 예를 들어, 시점(t2a)부터 프로세서는 저주파수(BHz)로 영상을 생성 및 송신하다고 가정한다. 이때, 프로세서는 컨트 롤러에 주파수 변경을 알리는 추가 정보는 송신하지 않는다. 프로세서는 주파수에 따라서 영상의 렌더링 속도를 조절할 수 있다. 예를 들어, 저주파수(BHz)로 동작하는 기간(t2a~t5a) 동안 프레임 데이터(FDi(N+2))를 생성하는 속도는 고주파수(AHz)로 동작하는 기간(t1a~t2a) 동안 프레임 데이터(FDi(N+1))를 생성하는 속도보다 느릴 수 있다. 프레임 기간(t2a~t5a) 동안, 프로세서는 수직 동기 패킷(VSYNC) 및 프레임 데이터(FDo(N+1))를 순차적으로 송신할 수 있다. 프레임 데이터(FDo(N+1))는 프레임 데이터(FDi(N+1))와 동일한 영상 데이터일 수 있다. 이때, 컨트롤러는 제1 프레임 데이터(FD1)의 수신을 완료한 시점(t3a) 또는 프론트 포치 기간(VFP)의 종료 시점(t4a)부터 제1 수직 동기 패킷(VP1)의 수신을 시작하는 시점(t5a)까지의 제1 기간(t3a~t5a 또는 t4a~t5a)을 확인할 수 있다(S101). 도 4a의 예에서, 제1 프레임 데이터(FD1)는 프레임 데이터(FDo(N+1))일 수 있다. 프로세 서가 저주파수 동작 기간 중 프레임 데이터(FDi(N+2))를 생성하는 동안, 기간(t1a~t2a)에 생성된 이전 프레 임 데이터(FDo(N+1))가 컨트롤러에 송신되어 출력될 수 있다. 예를 들어, 컨트롤러는 연장 프론트 포치 기간(EVFP1) 동안 동작 클록(CYC)의 반복되는 주기를 카운트함으 로서, 연장 프론트 포치 기간(EVFP1)의 길이를 알 수 있다. 예를 들어, 동작 클록(CYC)은 싱크 신호(ESYNC)와 동기화된 신호이되, 싱크 신호(ESYNC)보다 긴 주기를 가질 수 있다. 예를 들어, 동작 클록(CYC)은 1 주기는 싱 크 신호(ESYNC)의 400 주기와 동일할 수 있다. 다음으로, 컨트롤러는 제1 기간(또는, 연장 프론트 포치 기간(EVFP1))이 제1 기준 기간보다 긴 지 여부를 판단할 수 있다(S102). 제1 기준 기간은 미리 정의될 수 있다. 예를 들어, 표시 주파수가 20 Hz인 경우의 제1 기간과 동일하도록 제1 기준 기간이 미리 정의될 수 있다. 예를 들어, 전술한 바와 같이, 제2 레지스터(REG2)는 제1 기준 기간으로서 13'd31을 저장할 수 있다. 13'd31은 13비트 용량의 데이터에서 동작 클록(CYC)의 주기가 31 번 반복되는 점을 가리키는 데이터일 수 있다. 따라서, 컨트롤러는 동작 클록(CYC)의 주기가 31 번보다 많은 횟수로 반복되는 경우, 제1 기간이 제1 기준 기간보다 길다고 판단할 수 있다. 제1 기준 기간은 표시 장치 가 저주파수(여기서는 20Hz 이하)로 구동되고 있는지를 확인하는 기준이 될 수 있다. 이하에서는, 설명의 편의를 위해서, 고주파수(AHz)의 범위는 40 Hz 보다 크고 144 Hz 이하임을 예로 든다. 저주 파수(BHz)의 범위는 20 Hz 이하임을 예로 든다. 후술하는 중주파수(DHz)는 20 Hz보다 크고 40 Hz 이하임을 예로 든다(도 6 참조). 따라서, 도 4a의 예시의 경우, 컨트롤러는 제1 기간(t3a~t5a 또는 t4a~t5a)이 제1 기준 기간보다 길다고 판단할 것이다. 이때, 컨트롤러는 프로세서로 프레임 요청 신호(TE)를 미리 정해진 횟수만큼 생성 및 송신할 수 있다 (S103). 예를 들어, 제4 레지스터(REG4)는 프레임 요청 신호(TE)의 송신 횟수로서 3에 대응하는 정보를 저장할 수 있다. 따라서, 도 4a에서는 프레임 요청 신호(TE)를 3 회(t6a, t8a, t10a) 송신하는 것으로 예를 들었다. 예를 들어, 컨트롤러는 제1 프레임 데이터(FD1) 다음의 제2 프레임 데이터(FD2)의 수신을 완료한 시점(t6a) 이후에 제1 프레임 요청 신호(TE1)를 송신할 수 있다. 제1 프레임 데이터(FDo(N+1))와 제2 프레임 데이터 (FDo(N+2))는 서로 다른 영상 데이터들일 수 있다. 예를 들어, 컨트롤러는 제2 프레임 데이터(FD2)의 수신 을 완료한 시점(t6a) 이후의 프론트 포치 기간(t6a~t7a) 동안 제1 프레임 요청 신호(TE1)를 송신할 수 있다. 즉, 컨트롤러는 제1 기간이 제1 기준 기간보다 크다고 판단한 경우, 프레임 삽입 기능(frame insertion function)이 적용되어야 하는 것으로 판단하여 다음 프레임에 제1 프레임 요청 신호(TE1)를 송신할 수 있다. 프로세서는 제1 프레임 요청 신호(TE1)를 수신하는 경우, 제2 수직 동기 패킷(VP2)을 송신할 수 있다. 제2 프레임 데이터(FD2)의 수신을 완료한 시점(t6a)부터 제2 수직 동기 패킷(VP2)의 수신을 시작하는 시점(t7 a)까지의 제2 기간(t6a~t7a)은 대응하는 제1 기간(t3a~t5a)보다 짧을 수 있다. 즉, 프레임 삽입 기능이 수행되 는 프레임 기간(t5a~t7a)의 주파수(CHz)는 저주파수(BHz)보다 클 수 있다. 주파수(CHz)는 프로세서가 동작가 능한 최대 주파수일 수 있다. 주파수(CHz)는 고주파수(AHz)의 범위의 최대 값일 수 있다. 이에 따라서, 프레임 데이터(FDo(N+2))에 대응하는 영상이 높은 주파수(CHz)로 반복 표시될 수 있다. 따라서, 시점(t11a) 이후 저주 파수(BHz)로 영상을 표시하기 전에 고주파수로 영상을 반복 표시함으로써 히스테리시스 특성으로 인한 잔상 현 상을 예방할 수 있다. 프로세서는 제2 수직 동기 패킷(VP2)을 송신한 이후에 제3 프레임 데이터(FD3)를 송신할 수 있다. 프로세서 에서는 아직 다음 프레임 데이터(FDi(N+3))의 렌더링이 완료되지 않았기 때문에, 제3 프레임 데이터 (FDo(N+2))와 제2 프레임 데이터(FDo(N+2))는 서로 동일한 영상 데이터들일 수 있다. 컨트롤러는 제3 프레임 데이터(FD3)의 수신을 완료한 시점(t8a) 이후에 제2 프레임 요청 신호(TE2)를 송신 할 수 있다. 제3 프레임 데이터(FD3)의 수신을 완료한 시점(t8a)부터 제3 수직 동기 패킷(VP3)의 수신을 시작하는 시점(t9 a)까지의 제3 기간(t8a~t9a)은 제2 기간(t6a~t7a)과 동일할 수 있다. 이후, 컨트롤러는 시점(t10a)에 프레임 요청 신호(TE3)를 한 번 더 송신할 수 있다. 프레임 요청 신호(TE) 의 송신 횟수는 미리 정해진 바에 따를 수 있다. 이에 따라, 본 실시예에서 프레임 삽입 기능은 기간(t5a~t11a) 동안 3 번(t5a~t7a, t7a~t9a, t9a~t11a) 반복하여 수행될 수 있다.컨트롤러는 프레임 데이터(FDo(N+2))의 수신을 완료한 시점(t12a)에 프레임 요청 신호(TE)를 송신하지 않을 수 있다. 이에 따라서 시점(t13a) 이후 연장 프론트 포치 기간(EVFP1)이 발생함으로써, 화소부는 저주파수 (BHz)로 영상을 표시할 수 있게 된다. 시점(t14a) 이후는 시점(t5a) 이후와 중복되므로, 추가 설명은 생략한다. 본 실시예는 레지스터들(REG1, REG2, REG3, REG4, ...)에 저장된 설정값들을 변경함으로써 다양하게 변형될 수 있다. 도 4b를 참조하면, 제3 레지스터(REG3)에서, 프레임 삽입 기능을 위한 주파수(C1Hz)가 기간(t1a~t2a)의 고주파 수(AHz)보다 작게 설정된 경우가 도시된다. 예를 들어, 고주파수(AHz)는 144Hz이고, 설정된 주파수(C1Hz)는 120Hz일 수 있다. 이러한 경우, 제2 프레임 데이터(FD2) 수신 이후, 프론트 포치 기간(VFP)과 제2 수직 동기 패 킷(VP2) 사이에 연장 프론트 포치 기간(EV11)이 발생할 수 있다. 이때, 제1 프레임 요청 신호(TE11)는 연장 프 론트 포치 기간(EV11) 중 발생할 수 있다. 제1 프레임 요청 신호(TE11)의 발생 타이밍에 따라, 삽입된 프레임 기간(t5a~t7a1)이 주파수(C1Hz)에 대응하도록 설정될 수 있다. 유사하게, 제2 프레임 요청 신호(TE21)는 연장 프론트 포치 기간(EV21) 중 발생할 수 있다. 제3 프레임 요청 신호(TE31)는 연장 프론트 포치 기간(EV31) 중 발 생할 수 있다. 도 4c를 참조하면, 제3 레지스터(REG3)에 설정된 주파수(CHz)는 고주파수(AHz)와 동일하게 설정될 수 있다. 다 만, 본 실시예에서는 제4 레지스터(REG4)에 프레임 요청 신호(TE)의 송신 횟수로서 2에 대응하는 정보가 저장된 것으로 가정한다. 따라서, 프레임 요청 신호들(TE1, TE2)이 2 회만 송신되는 것을 확인할 수 있다. 도 4d를 참조하면, 제3 레지스터(REG3)에 주파수(C1Hz)가 기간(t1a~t2a)의 고주파수(AHz)보다 작게 설정되고, 제4 레지스터(REG4)에 프레임 요청 신호(TE)의 송신 횟수로서 2에 대응하는 정보가 저장된 경우가 도시된다. 도 6 및 도 7은 본 발명의 추가 실시예에 따른 표시 장치의 구동 방법을 설명하기 위한 도면이다. 도 6의 타임 라인을 참조하면, 프레임 데이터(FDi)의 렌더링 기간들, 프로세서에서 출력하는 데이터(DATA), 컨트롤러의 동작 클록(CYC), 컨트롤러에서 출력하는 프레임 요청 신호(TE)가 도시된다. 도 1b를 다시 참조하면, 도 6의 실시예에서, 제1 레지스터(REG1)는 모드 정보로서 제2 모드를 가리키는 정보를 저장할 수 있다. 제2 레지스터(REG2)는 제1 기준 기간으로서 13'd31을 저장할 수 있다. 13'd31은 13비트 용량의 데이터에서 동작 클록(CYC)의 주기가 31 번 반복되는 점을 가리키는 데이터일 수 있다. 이때, 제1 기준 기간은 20Hz에 대응하는 기간으로서 대략 50ms일 수 있다. 제3 레지스터(REG3)는 주파수 정보로서 주파수(CHz)가 144Hz 임을 가리키는 정보를 저장할 수 있다. 제4 레지스터(REG4)는 프레임 요청 신호(TE)의 송신 횟수로서 3에 대응 하는 정보를 저장할 수 있다. 또한, 본 실시예에서 컨트롤러는 제5 레지스터 및 제6 레지스터를 더 포함할 수 있다. 제5 레지스터는 제2 기준 기간에 대한 정보를 저장할 수 있다. 예를 들어, 제2 기준 기간에 대한 정보는 13'd13일 수 있다. 13'd13 은 13비트 용량의 데이터에서 동작 클록(CYC)의 주기가 13 번 반복되는 점을 가리키는 데이터일 수 있다. 이때, 제2 기준 기간은 40Hz에 대응하는 기간으로서 대략 25ms일 수 있다. 제1 기준 기간 및 제2 기준 기간을 이용함 으로써, 제2 기준 기간은 표시 장치가 중주파수(DHz)(예를 들어, 20 Hz보다 크고 40 Hz 이하)로 구동되고 있는지를 확인하는 기준이 될 수 있다. 제6 레지스터는 기준 프레임 개수에 대한 정보를 저장할 수 있다. 예를 들어, 기준 프레임 개수에 대한 정보는 4'd3일 수 있다. 4'd3는 4비트 용량의 데이터에서 3 개 프레임을 가리키는 데이터일 수 있다. 프레임 기간(t1b~t2b) 동안, 프로세서는 고주파수(AHz)로 영상을 표시하기 위해서 수직 동기 패킷(VSYNC) 및 프레임 데이터(FDo(N))를 순차적으로 송신할 수 있다. 시점(t2b)부터 프로세서는 고주파수 표시 모드에서 중주파수 표시 모드로 진입한다고 가정한다. 예를 들어, 시점(t2b)부터 프로세서는 중주파수(DHz)로 영상을 생성 및 송신하다고 가정한다. 이때, 프로세서는 컨트 롤러에 주파수 변경을 알리는 추가 정보는 송신하지 않는다. 프로세서는 주파수에 따라서 영상의 렌더링 속도를 조절할 수 있다. 예를 들어, 중주파수(DHz)로 동작하는 기간(t2b~t5b) 동안 프레임 데이터(FDi(N+2))를 생성하는 속도는 고주파수(AHz)로 동작하는 기간(t1b~t2b) 동안 프레임 데이터(FDi(N+1))를 생성하는 속도보다 느릴 수 있다. 프레임 기간(t2b~t5b) 동안, 수직 동기 패킷(VSYNC) 및 프레임 데이터(FDo(N+1))를 순차적으로 송신할 수 있다. 프레임 데이터(FDo(N+1))는 프레임 데이터(FDi(N+1))과 동일한 영상 데이터일 수 있다.이때, 컨트롤러는 제1 프레임 데이터(FD1)의 수신을 완료한 시점(t3b) 또는 프론트 포치 기간의 종료 시점 (t4b)부터 제1 수직 동기 패킷(VP1)의 수신을 시작하는 시점(t5b)까지의 제1 기간(t3b~t5b 또는 t4b~t5b)을 확 인할 수 있다(S201). 도 6의 예에서, 제1 프레임 데이터(FD1)는 프레임 데이터(FDo(N+1))일 수 있다. 예를 들어, 컨트롤러는 연장 프론트 포치 기간(EVFP2) 동안 동작 클록(CYC)의 반복되는 주기를 카운트함으 로서, 연장 프론트 포치 기간(EVFP2)의 길이를 알 수 있다. 예를 들어, 동작 클록(CYC)은 싱크 신호(ESYNC)와 동기화된 신호이되, 싱크 신호(ESYNC)보다 긴 주기를 가질 수 있다. 예를 들어, 동작 클록(CYC)의 1 주기가 진 행되는 기간은 싱크 신호(ESYNC)의 400 주기가 반복되는 기간과 동일할 수 있다. 다음으로, 컨트롤러는 제1 기간(또는, 연장 프론트 포치 기간(EVFP2))이 제1 기준 기간보다 긴 지 여부를 판단할 수 있다(S202). 제1 기준 기간은 미리 정의될 수 있다. 예를 들어, 표시 주파수가 20 Hz인 경우의 제1 기간과 동일하도록 제1 기준 기간이 미리 정의될 수 있다. 전술한 바와 같이, 설명의 편의를 위해서, 중주파수(DHz)는 20 Hz보다 크고 40 Hz 이하임을 예로 든다. 따라서, 도 6의 예시의 경우, 컨트롤러는 연장 프론트 포치 기간(EVFP2)이 제1 기준 기간보다 짧다고 판단할 것이다. 이때, 컨트롤러는 제1 기간(또는, 연장 프론트 포치 기간(EVFP2))이 제2 기준 기간보다 긴 지 여부를 판단 할 수 있다(S204). 제2 기준 기간은 미리 정의될 수 있다. 예를 들어, 표시 주파수가 40 Hz인 경우의 제1 기간 과 동일하도록 제2 기준 기간이 미리 정의될 수 있다. 따라서, 도 6의 예시의 경우, 컨트롤러는 연장 프론 트 포치 기간(EVFP2)이 제2 기준 기간보다 길다고 판단할 것이다. 이때, 컨트롤러는 프레임 개수를 카운트할 수 있다(S205). 이 시점에서, 카운트 값은 1일 수 있다. 컨트롤 러는 카운트된 프레임 개수가 기준 프레임 개수와 일치하지 않는 경우 단계(S201)로 돌아가 전술한 과정을 반복 수행할 수 있다(S206). 기준 프레임 개수는 제6 레지스터에 미리 정의될 수 있다. 예를 들어, 기준 프레임 개수는 3으로 정의된 경우를 가정한다. 컨트롤러는 복수의 프레임 데이터들(FDo(N+2), FDo(N+3), FDo(N+4))을 더 수신할 수 있다. 제1 기간이 제1 기준 기간보다 짧고 제2 기준 기간보다 긴 프레임들(t2b~t5b, t5b~t6b, t6b~t7b)의 개수가 기준 개수와 일치하 는 경우(S206), 컨트롤러는 복수의 프레임 데이터들(FDo(N+2), FDo(N+3), FDo(N+4)) 중 마지막인 제2 프레 임 데이터(FD2)의 수신을 완료한 시점(t8b) 이후에 제1 프레임 요청 신호(TE1)를 송신할 수 있다. 이때, 컨트롤러는 프로세서로 프레임 요청 신호(TE)를 미리 정해진 횟수만큼 생성 및 송신할 수 있다 (S203). 도 6에서는 프레임 요청 신호(TE)를 3 회(t8b, t10b, t12b) 송신하는 것으로 예를 들었다. 예를 들어, 컨트롤러는 제2 프레임 데이터(FD2)의 수신을 완료한 시점(t8b) 이후에 제1 프레임 요청 신호 (TE1)를 송신할 수 있다. 제1 프레임 데이터(FDo(N+1))와 제2 프레임 데이터(FDo(N+4))는 서로 다른 영상 데이 터들일 수 있다. 예를 들어, 컨트롤러는 제2 프레임 데이터(FD2)의 수신을 완료한 시점(t8b) 이후의 프론트 포치 기간(t8b~t9b) 동안 제1 프레임 요청 신호(TE1)를 송신할 수 있다. 프로세서는 제1 프레임 요청 신호(TE1)를 수신하는 경우, 제2 수직 동기 패킷(VP2)을 송신할 수 있다. 제2 프레임 데이터(FD2)의 수신을 완료한 시점(t8b)부터 제2 수직 동기 패킷(VP2)의 수신을 시작하는 시점(t9 b)까지의 제2 기간(t8b~t9b)은 대응하는 제1 기간(t3b~t5b)보다 짧을 수 있다. 즉, 프레임 삽입 기능이 수행되 는 프레임 기간(t7b~t9b)의 주파수(CHz)는 중주파수(DHz)보다 클 수 있다. 주파수(CHz)는 프로세서가 동작가 능한 최대 주파수일 수 있다. 주파수(CHz)는 고주파수(AHz)의 범위의 최대 값일 수 있다. 이에 따라서, 프레임 데이터(FDo(N+4))에 대응하는 영상이 높은 주파수(CHz)로 반복 표시될 수 있다. 따라서, 시점(t13b) 이후 중주 파수(DHz)로 영상을 표시하기 전에 고주파수로 영상을 반복 표시함으로써 히스테리시스 특성으로 인한 잔상 현 상을 예방할 수 있다. 프로세서는 제2 수직 동기 패킷(VP2)을 송신한 이후에 제3 프레임 데이터(FD3)를 송신할 수 있다. 프로세서 에서는 아직 다음 프레임 데이터(FDi(N+5))의 렌더링이 완료되지 않았기 때문에, 제3 프레임 데이터 (FDo(N+4))와 제2 프레임 데이터(FDo(N+4))는 서로 동일한 영상 데이터들일 수 있다. 컨트롤러는 제3 프레임 데이터(FD3)의 수신을 완료한 시점(t10b) 이후에 제2 프레임 요청 신호(TE2)를 송신 할 수 있다. 제3 프레임 데이터(FD3)의 수신을 완료한 시점(t10b)부터 제3 수직 동기 패킷(VP3)의 수신을 시작하는 시점 (t11b)까지의 제3 기간(t10b~t11b)은 제2 기간(t8b~t9b)과 동일할 수 있다. 이후, 컨트롤러는 시점(t12b)에 프레임 요청 신호(TE3)를 한 번 더 송신할 수 있다. 프레임 요청 신호(TE) 의 송신 횟수는 미리 정해진 바에 따를 수 있다. 컨트롤러는 프레임 데이터(FDo(N+4))의 수신을 완료한 시점(t14b)에 프레임 요청 신호(TE)를 송신하지 않을 수 있다. 이에 따라서 시점(t15b) 이후 연장 프론트 포치 기간(EVFP2)이 발생함으로써, 화소부는 중주파수 (DHz)로 영상을 표시할 수 있게 된다. 시점(t15b) 이후는 시점(t4b) 이후와 중복되므로, 추가 설명은 생략한다. 도 8은 본 발명의 실시예들에 따른 전자 장치의 블럭도이다. 전자 장치는 운영체제 내에서 표시 모듈을 통해서 다양한 정보를 출력한다. 프로세서가 메모리 에 저장된 어플리케이션을 실행시키면, 표시 모듈은 표시 패널을 통해 어플리케이션 정보를 사 용자에게 제공한다. 프로세서는 입력 모듈 또는 센서 모듈을 통해 외부 입력을 획득하고, 외부 입력에 대응하는 어 플리케이션을 실행시킨다. 예를 들어, 사용자가 표시 패널에 표시된 카메라 아이콘을 선택한 경우, 프로세 서는 입력 센서(191-2)을 통해서 사용자 입력을 획득하고, 카메라 모듈을 활성화시킨다. 프로세서 는 카메라 모듈을 통해 획득한 촬영 이미지에 대응하는 영상 데이터를 표시 모듈에 전달한다. 표시 모듈은 촬영 이미지에 대응하는 이미지를 표시 패널 통해 표시할 수 있다. 또 다른 예로, 표시 모듈에서 개인 정보 인증이 실행되는 경우, 지문 센서(191-1)는 입력된 지문 정보를 입력 데이터로써 획득한다. 프로세서는 지문 센서(191-1)를 통해 획득한 입력 데이터를 메모리에 저 장된 인증 데이터와 비교하고, 비교 결과에 따라 어플리케이션을 실행한다. 표시 모듈은 어플리케이션의 로직에 따라 실행된 정보를 표시 패널을 통해 표시할 수 있다. 또 다른 예로, 표시 모듈에 표시된 음악 스트리밍 아이콘이 선택된 경우, 프로세서는 입력 센서(191- 2)를 통해서 사용자 입력을 획득하고, 메모리에 저장된 음악 스트리밍 어플리케이션을 활성화시킨다. 음악 스트리밍 어플리케이션에서 음악 실행 명령이 입력되면 프로세서는 음향 출력 모듈을 활성화시켜 음 악 실행 명령에 부합하는 음향 정보를 사용자에게 제공한다. 이상에서, 전자 장치의 동작을 간략히 설명하였다. 이하에서 전자 장치의 구성에 대해 상세히 설명한 다. 후술하는 전자 장치의 구성들 중 일부는 일체화되어 하나의 구성으로 제공될 수 있고, 하나의 구성이 2 이상의 구성으로 분리되어 제공될 수도 있다. 도 8을 참조하면, 전자 장치는 네트워크(예컨대, 근거리 무선 통신 네트워크 또는 원거리 무선 통신 네트 워크)를 통하여 외부 전자 장치와 통신할 수 있다. 일 실시예에 따르면, 전자 장치는 프로세서, 메모리, 입력 모듈, 표시 모듈, 전원 모듈, 내장형 모듈, 및 외장형 모듈을 포 함할 수 있다. 일 실시예에 따르면, 전자 장치는 상술한 구성요소들 중 적어도 하나가 생략되거나, 하나 이상의 다른 구성 요소가 추가될 수 있다. 일 실시예에 따르면, 상술한 구성요소들 중 일부의 구성요소(예컨대, 센서 모듈, 안테나 모듈, 또는 음향 출력 모듈)는 다른 하나의 구성요소(예컨대, 표시 모듈 )에 통합될 수 있다. 프로세서는, 소프트웨어를 실행하여 프로세서에 연결된 전자 장치의 적어도 하나의 다른 구성요 소(예컨대, 하드웨어 또는 소프트웨어 구성요소)를 제어할 수 있고, 다양한 데이터 처리 또는 연산을 수행할 수 있다. 프로세서 또는 메인 프로세서는 도 1a의 프로세서에 대응할 수 있다. 일 실시예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서는 다른 구성요소(예컨대, 입력 모듈, 센서 모듈 또는 통신 모듈)로부터 수신된 명령 또는 데이터를 휘발성 메모리에 저장하고, 휘발성 메모리 에 저장된 명령 또는 데이터를 처리하고, 결과 데이터는 비휘발성 메모리에 저장될 수 있다. 프로세서는 메인 프로세서와 보조 프로세서를 포함할 수 있다. 메인 프로세서는 중앙처리 장치(111-1, CPU: central processing unit) 또는 어플리케이션 프로세서(AP: application processor) 중 하나 이상을 포함할 수 있다. 메인 프로세서는 그래픽처리장치(111-2, GPU: graphic processing unit), 커뮤니 케이션 프로세서(CP: communication processor), 및 이미지 신호 프로세서(ISP: image signal processor) 중 어느 하나 이상을 더 포함할 수도 있다. 메인 프로세서는 신경망 처리 장치(111-3, NPU: neural processing unit)을 더 포함할 수도 있다. 신경망 처리 장치는 인공지능 모델의 처리에 특화된 프로세서로, 인 공지능 모델은 기계 학습을 통해 생성될 수 있다. 인공지능 모델은, 복수의 인공 신경망 레이어들을 포함할 수있다. 인공 신경망은 심층 신경망(DNN: deep neural network), CNN(convolutional neural network), RNN(recurrent neural network), RBM(restricted boltzmann machine), DBN(deep belief network), BRDNN(bidirectional recurrent deep neural network), 심층 Q-네트워크(deep Q-networks) 또는 상기 중 둘 이 상의 조합 중 하나일 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은 하드웨어 구조 이외에, 추가적 으로 또는 대체적으로, 소프트웨어 구조를 포함할 수 있다. 상술한 처리 장치(processing unit) 및 프로세서 중 적어도 두 개가 하나의 통합된 구성(예컨대, 단일 칩)으로 구현되거나, 각각이 독립된 구성(예컨대, 복수 개의 칩)으로 구현될 수 있다. 보조 프로세서는 컨트롤러(112-1)를 포함할 수 있다. 보조 프로세서 또는 컨트롤러(112-1)는 도 1a의 컨트롤러와 대응할 수 있다. 컨트롤러(112-1)는 인터페이스 변환 회로 및 타이밍 제어 회로를 포함할 수 있 다. 컨트롤러(112-1)는 메인 프로세서로부터 영상 신호를 수신하고, 표시 모듈과의 인터페이스 사양 에 맞도록 영상 신호의 데이터 포맷을 변환하여 영상 데이터를 출력한다. 컨트롤러(112-1)는 표시 모듈의 구동에 필요한 각종 제어 신호를 출력할 수 있다. 보조 프로세서는 데이터 변환회로(112-2), 감마 보정회로(112-3), 렌더링 회로(112-4) 등을 더 포함할 수 있다. 데이터 변환회로(112-2)는 컨트롤러(112-1)로부터 영상 데이터를 수신하고, 전자 장치의 특성 또는 사용자의 설정 등에 따라 원하는 휘도로 영상이 표시되도록 영상 데이터를 보상하거나, 소비 전력의 저감 또는 잔상 보상 등을 위해 영상 데이터를 변환할 수 있다. 감마 보정회로(112-3)는 전자 장치에 표시되는 영상 이 원하는 감마 특성을 갖도록 영상 데이터 또는 감마 기준 전압 등을 변환할 수 있다. 렌더링 회로(112-4)는 컨트롤러(112-1)로부터 영상 데이터를 수신하고, 전자 장치에 적용되는 표시 패널의 화소 배치 등을 고려하여 영상 데이터를 렌더링할 수 있다. 데이터 변환회로(112-2), 감마 보정회로(112-3), 렌더링 회로(112- 4) 중 적어도 하나는 다른 구성요소(예컨대, 메인 프로세서 또는 컨트롤러(112-1))에 통합될 수 있다. 데 이터 변환회로(112-2), 감마 보정회로(112-3), 렌더링 회로(112-4) 중 적어도 하나는 후술하는 데이터 드라이버 에 통합될 수도 있다. 메모리는 전자 장치의 적어도 하나의 구성 요소(예컨대, 프로세서 또는 센서 모듈)에 의해 사용되는 다양한 데이터 및, 이와 관련된 명령에 대한 입력 데이터 또는 출력 데이터를 저장할 수 있다. 메모리 는 도 1a의 메모리과 대응할 수 있다. 메모리는 휘발성 메모리 및 비휘발성 메모리 중 적어도 하나 이상을 포함할 수 있다. 입력 모듈은 전자 장치의 구성 요소(예컨대, 프로세서, 센서 모듈 또는 음향 출력 모듈 )에 사용될 명령 또는 데이터를 전자 장치의 외부(예컨대, 사용자 또는 외부의 전자 장치)로부 터 수신할 수 있다. 입력 모듈은 사용자로부터 명령 또는 데이터가 입력되는 제1 입력 모듈 및 외부 전자 장치로부 터 명령 또는 데이터가 입력되는 제2 입력 모듈을 포함할 수 있다. 제1 입력 모듈은 마이크, 마우스, 키보드, 키(예컨대, 버튼) 또는 펜(예컨대, 패시브 펜 또는 액티브 펜)을 포함할 수 있다. 제2 입력 모듈 은 외부 전자 장치와 유선 또는 무선으로 연결할 수 있는 지정된 프로토콜을 지원할 수 있다. 일 실시 예 에 따르면, 제2 입력 모듈은 HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 또는 오디오 인터페이스를 포함할 수 있다. 제2 입력 모듈은 외부 전자 장치와 물리적으로 연결시킬 수 있는 커넥터, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예컨대, 헤드폰 커넥터)를 포함할 수 있다. 표시 모듈은 사용자에게 시각적으로 정보를 제공한다. 표시 모듈은 표시 패널, 스캔 드라이버 , 및 데이터 드라이버를 포함할 수 있다. 표시 모듈은 표시 패널을 보호하기 위한 윈도우, 샤시, 브라켓을 더 포함할 수 있다. 표시 패널은 액정 표시 패널, 유기 발광 표시 패널, 또는 무기 발광 표시 패널을 포함할 수 있으며, 표시 패널의 종류는 특별히 제한되지 않는다. 표시 패널은 리지드 타입이거나, 롤링이 가능하거나 폴딩이 가능한 플렉서블 타입일수 있다. 표시 모듈은 표시 패널을 지지하는 서포터, 브라켓, 또는 방열부재 등을 더 포함할 수 있다. 표시 패널은 도 1a의 화소부에 대응할 수 있다. 스캔 드라이버는 구동칩으로써 표시 패널에 실장될 수 있다. 또한, 스캔 드라이버는 표시 패널 에 집적화될 수 있다. 스캔 드라이버는 도 1a의 주사 구동부에 대응할 수 있다. 예컨대, 스캔 드 라이버는 표시 패널에 내제화된 ASG(Amorphous Silicon TFT Gate driver circuit), LTPS(LowTemperature Polycrystalline Silicon) TFT Gate driver circuit 또는 OSG(Oxide Semiconductor TFT Gate driver circuit)을 포함할 수 있다. 스캔 드라이버는 컨트롤러(112-1)로부터 제어 신호를 수신하고, 제어 신호에 응답하여 표시 패널에 스캔 신호들을 출력한다. 표시 패널은 발광 드라이버를 더 포함할 수 있다. 발광 드라이버는 컨트롤러(112-1)로부터 수신한 제어 신 호에 응답하여 표시 패널에 발광 제어 신호를 출력한다. 발광 드라이버는 스캔 드라이버와 구별되어 형성되거나, 스캔 드라이버에 통합될 수 있다. 발광 드라이버는 도 1a의 발광 구동부에 대응할 수 있 다. 데이터 드라이버는 컨트롤러(112-1)로부터 제어 신호를 수신하고, 제어 신호에 응답하여 영상 데이터를 아 날로그 전압(예컨대, 데이터 전압)으로 변환한 후 표시 패널에 데이터 전압들을 출력한다. 데이터 드라이 버는 도 1a의 컨트롤러의 일부와 대응할 수 있다. 데이터 드라이버는 다른 구성요소(예컨대, 컨트롤러(112-1))에 통합될 수 있다. 상술한 컨트롤러(112-1)의 인터페이스 변환 회로 및 타이밍 제어 회로의 기능은 데이터 드라이버에 통합될 수도 있다. 표시 모듈은 발광 드라이버 및 전압 발생회로 등을 더 포함할 수 있다. 전압 발생회로는 표시 패널의 구동에 필요한 각종 전압들을 출력할 수 있다. 전원 모듈은 전자 장치의 구성 요소에 전력을 공급한다. 전원 모듈은 전원 전압을 충전하는 배 터리를 포함할 수 있다. 배터리는 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다. 전원 모듈은 PMIC(power management integrated circuit)를 포함할 수 있다. PMIC는 상술한 모 듈 및 후술하는 모듈 각각에 최적화된 전원을 공급한다. 전원 모듈은 배터리와 전기적으로 연결된 무선 전 력 송수신 부재를 포함할 수 있다. 무선 전력 송수신 부재는 코일 형태의 복수의 안테나 방사체를 포함할 수 있 다. 전자 장치는 내장형 모듈과 외장형 모듈을 더 포함할 수 있다. 내장형 모듈은 센서 모듈 , 안테나 모듈, 및 음향 출력 모듈을 포함할 수 있다. 외장형 모듈은 카메라 모듈, 라이트 모듈, 및 통신 모듈을 포함할 수 있다. 센서 모듈은 사용자의 신체에 의한 입력 또는 제1 입력 모듈 중 펜에 의한 입력을 감지하고, 상기 입 력에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 센서 모듈은 지문 센서(191-1), 입력 센서 (191-2), 및 디지타이저(191-3) 중 적어도 어느 하나 이상을 포함할 수 있다. 지문 센서(191-1)는 사용자의 지문에 대응하는 데이터 값을 생성할 수 있다. 지문 센서(191-1)는 광 방식 또는 정전 용량 방식의 지문 센서 중 어느 하나를 포함할 수 있다. 입력 센서(191-2)는 사용자의 신체에 의한 입력 또는 펜에 의한 입력의 좌표 정보에 대응하는 데이터 값을 생성 할 수 있다. 입력 센서(191-2)는 입력에 의한 정전용량 변화량을 데이터 값으로 생성한다. 입력 센서(191-2)는 패시브 펜에 의한 입력을 감지하거나, 액티브 펜과 데이터를 송수신할 수 있다. 입력 센서(191-2)는 혈압, 수분, 또는 체지방과 같은 생체 신호를 측정할 수도 있다. 예컨대, 사용자가 센서층 또는 센싱 패널에 신체 일부를 접촉하고 일정한 시간 동안 움직이지 않는 경우, 신체 일부에 의한 전기장 (electric field) 변화에 기초하여, 입력 센서(191-2)는 생체 신호를 감지하여 하여 사용자가 원하는 정보를 표 시 모듈로 출력할 수 있다. 디지타이저(191-3)는 펜에 의한 입력의 좌표 정보에 대응하는 데이터 값을 생성할 수 있다. 디지타이저(191- 3)는 입력에 의한 전자기 변화량을 데이터 값으로 생성한다. 디지타이저(191-3)는 패시브 펜에 의한 입력을 감 지하거나, 액티브 펜과 데이터를 송수신할 수 있다. 지문 센서(191-1), 입력 센서(191-2), 및 디지타이저(191-3) 중 적어도 하나는 연속공정을 통해 표시 패널 상에 형성된 센서층으로 구현될 수도 있다. 지문 센서(191-1), 입력 센서(191-2), 및 디지타이저(191-3)은 표시 패널의 상측에 배치될 수 있고, 지문 센서(191-1), 입력 센서(191-2), 및 디지타이저(191-3) 중 어느 하나, 예컨대 디지타이저(191-3)는 표시 패널의 하측에 배치될 수 있다. 지문 센서(191-1), 입력 센서(191-2), 및 디지타이저(191-3) 중 적어도 2 이상은 동일한 공정을 통해서 하나의 센싱 패널로 일체화되도록 형성될 수 있다. 하나의 센싱 패널로 일체화될 경우, 센싱 패널은 표시 패널과 표시 패널의 상측에 배치되는 윈도우 사이에 배치될 수 있다. 일 실시예에 따르면, 센싱 패널은 윈도우 상에 배치될 수도 있으며, 센싱 패널의 위치는 특별히 제한되지 않는다. 지문 센서(191-1), 입력 센서(191-2), 및 디지타이저(191-3) 중 적어도 하나는 표시 패널에 내장될 수 있 다. 즉, 표시 패널에 포함된 소자들(예를 들어, 발광 소자, 트랜지스터 등)을 형성하는 공정을 통해 지문 센서(191-1), 입력 센서(191-2), 및 디지타이저(191-3) 중 적어도 하나를 동시에 형성할 수 있다. 그밖에 센서 모듈은 전자 장치의 내부 상태 또는 외부 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 센서 모듈은 예를 들어 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센 서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서 를 더 포함할 수 있다. 안테나 모듈은 신호 또는 전력을 외부로 송신하거나 외부로부터 수신하기 위한 하나 이상의 안테나들을 포 함할 수 있다. 일 실시 예에 따르면, 통신 모듈은 통신 방식에 적합한 안테나를 통하여 신호를 외부 전자 장치로 송신하거나, 외부 전자 장치로부터 수신할 수 있다. 안테나 모듈의 안테나 패턴은 표시 모듈 의 하나의 구성(예컨대 표시 패널) 또는 입력 센서(191-2) 등에 일체화될 수도 있다. 음향 출력 모듈는 음향 신호를 전자 장치의 외부로 출력하기 위한 장치로서, 예를 들면, 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용되는 스피커와 전화 수신 전용으로 사용되는 리시버를 포함할 수 있다. 일 실시 예에 따르면, 리시버는 스피커와 일체 또는 별도로 형성될 수 있다. 음향 출력 모듈의 음향 출력 패턴은 표시 모듈에 일체화될 수도 있다. 카메라 모듈은 정지 영상 및 동영상을 촬영할 수 있다. 일 실시 예에 따르면, 카메라 모듈은 하나 이 상의 렌즈, 이미지 센서, 또는 이미지 시그널 프로세서를 포함할 수 있다. 카메라 모듈은 사용자의 유무, 사용자의 위치, 사용자의 시선 등을 측정할 수 있는 적외선 카메라를 더 포함할 수 있다. 라이트 모듈은 광을 제공할 수 있다. 라이트 모듈은 발광 다이오드 또는 제논 램프(xenon lamp)를 포 함할 수 있다. 라이트 모듈은 카메라 모듈과 연동하여 동작하거나 독립적으로 동작할 수 있다. 통신 모듈은 전자 장치와 외부 전자 장치 사이의 유선 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈은 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈과 같은 무선 통신 모듈과 LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈과 같은 유선 통신 모듈 중 어는 하나를 포함하거나 모두 포함할 수 있다. 통 신 모듈은 블루투스, WiFi direct 또는 IrDA(infrared data association) 같은 근거리 통신 네트워크 또 는 셀룰러 네트워크, 인터넷, 또는 컴퓨터 네트워크(예컨대, LAN 또는 WAN)와 같은 원거리 통신 네트워크를 통 하여 외부 전자 장치와 통신할 수 있다. 상술한 여러 종류의 통신 모듈은 하나의 칩으로 구현되거나 또는 각각 별도의 칩으로 구현될 수 있다. 입력 모듈, 센서 모듈, 카메라 모듈 등은 프로세서와 연동하여 표시 모듈의 동작을 제어하는데 활용될 수 있다. 프로세서는 입력 모듈로부터 수신된 입력 데이터에 근거하여, 표시 모듈, 음향 출력 모듈, 카메라 모듈, 또는 라이트 모듈에 명령 또는 데이터를 출력한다. 예컨대, 프로세서는 마우스 또 는 액티브 펜 등을 통해 인가된 입력 데이터에 대응하여 영상 데이터를 생성하여 표시 모듈에 출력하거나, 입력 데이터에 대응하여 명령 데이터를 생성하여 카메라 모듈 또는 라이트 모듈에 출력할 수 있다. 프로세서는 입력 모듈로부터 일정 시간동안 입력 데이터가 수신되지 않을 경우, 전자 장치의 동 작 모드를 저전력 모드 또는 슬립 모드(sleep mode)로 전환시켜 전자 장치에서 소비되는 전력을 저감시킬 수 있다. 프로세서는 센서 모듈로부터 수신된 센싱 데이터에 근거하여, 표시 모듈, 음향 출력 모듈, 카메라 모듈, 또는 라이트 모듈에 명령 또는 데이터를 출력한다. 예컨대, 프로세서는 지문 센서 (191-1)에 의해 인가된 인증 데이터를 메모리에 저장된 인증 데이터와 비교한 후, 비교 결과에 따라 어플 리케이션을 실행할 수 있다. 프로세서는 입력 센서(191-2) 또는 디지타이저(191-3)에 의해 감지된 센싱 데 이터에 근거하여 명령을 실행하거나 대응하는 영상 데이터를 표시 모듈에 출력할 수 있다. 센서 모듈(19 1)에 온도 센서가 포함되는 경우, 프로세서는 센서 모듈로부터 측정된 온도에 대한 온도 데이터를 수 신하고, 온도 데이터를 근거로 영상 데이터에 대한 휘도 보정 등을 더 실시할 수 있다. 프로세서는 카메라 모듈로부터 사용자의 유무, 사용자의 위치, 사용자의 시선 등에 대한 측정 데이터 를 수신할 수 있다. 프로세서는 측정 데이터를 근거로 영상 데이터에 대한 휘도 보정 등을 더 실시할 수 있다. 예컨대, 카메라 모듈로부터의 입력을 통해 사용자의 유무를 판단한 프로세서는 데이터 변환회 로(112-2) 또는 감마 보정회로(112-3)를 통해 휘도가 보정된 영상 데이터를 표시 모듈에 출력할 수 있다. 상기 구성 요소들 중 일부 구성 요소들은 주변 기기들간 통신 방식, 예컨대, 버스, GPIO(general purpose input/output), SPI(serial peripheral interface), MIPI(mobile industry processor interface), 또는 UPI(Ultra path interconnect) 링크를 통해 서로 연결되어 신호(예컨대, 명령 또는 데이터)를 상호간에 교환할 수 있다. 프로세서는 표시 모듈과 서로 약속된 인터페이스로 통신할 수 있으며, 예컨대, 상술한 통신 방식 중 어느 하나를 이용할 수 있고, 상술한 통신 방식에 제한되지 않는다. 본 문서에 개시된 다양한 실시 예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치 는, 예를 들면, 휴대용 통신 장치 (예컨대, 스마트 폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의 료 기기, 카메라, 웨어러블 장치, 또는 가전 장치 중 적어도 하나를 포함할 수 있다. 본 문서의 실시 예에 따른 전자 장치는 전술한 기기들에 한정되지 않는다. 지금까지 참조한 도면과 기재된 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하 여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범 위의 기술적 사상에 의해 정해져야 할 것이다."}
{"patent_id": "10-2023-0137090", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1a 및 도 1b는 본 발명의 한 실시예에 따른 표시 장치를 설명하기 위한 도면이다. 도 2는 본 발명의 한 실시예에 따른 서브 화소를 설명하기 위한 도면이다. 도 3은 도 2의 서브 화소의 예시적인 구동 방법을 설명하기 위한 도면이다. 도 4a 내지 도 5는 본 발명의 한 실시예에 따른 표시 장치의 구동 방법을 설명하기 위한 도면이다. 도 6 및 도 7은 본 발명의 추가 실시예에 따른 표시 장치의 구동 방법을 설명하기 위한 도면이다. 도 8은 본 발명의 실시예들에 따른 전자 장치의 블럭도이다."}
