TimeQuest Timing Analyzer report for pwm_module
Wed May 17 08:41:20 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'tc_clock_50'
 13. Slow Model Setup: '\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]'
 14. Slow Model Hold: '\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]'
 15. Slow Model Hold: 'tc_clock_50'
 16. Slow Model Recovery: 'tc_clock_50'
 17. Slow Model Removal: 'tc_clock_50'
 18. Slow Model Minimum Pulse Width: 'tc_clock_50'
 19. Slow Model Minimum Pulse Width: '\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Fast Model Setup Summary
 25. Fast Model Hold Summary
 26. Fast Model Recovery Summary
 27. Fast Model Removal Summary
 28. Fast Model Minimum Pulse Width Summary
 29. Fast Model Setup: 'tc_clock_50'
 30. Fast Model Setup: '\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]'
 31. Fast Model Hold: 'tc_clock_50'
 32. Fast Model Hold: '\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]'
 33. Fast Model Recovery: 'tc_clock_50'
 34. Fast Model Removal: 'tc_clock_50'
 35. Fast Model Minimum Pulse Width: 'tc_clock_50'
 36. Fast Model Minimum Pulse Width: '\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]'
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Multicorner Timing Analysis Summary
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Setup Transfers
 47. Hold Transfers
 48. Recovery Transfers
 49. Removal Transfers
 50. Report TCCS
 51. Report RSKM
 52. Unconstrained Paths
 53. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; pwm_module                                                        ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C15AF484C7                                                     ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------+
; SDC File List                                           ;
+---------------------+--------+--------------------------+
; SDC File Path       ; Status ; Read at                  ;
+---------------------+--------+--------------------------+
; sdc_constraints.sdc ; OK     ; Wed May 17 08:41:20 2023 ;
+---------------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                            ;
+-----------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-------------+-------------------------------------------------------+---------------------------------------------------------+
; Clock Name                                          ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master      ; Source                                                ; Targets                                                 ;
+-----------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-------------+-------------------------------------------------------+---------------------------------------------------------+
; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Generated ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; tc_clock_50 ; \b_gen_pll:i_altera_pll|altpll_component|pll|inclk[0] ; { \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] } ;
; tc_clock_50                                         ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;             ;                                                       ; { clock_50 }                                            ;
+-----------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-------------+-------------------------------------------------------+---------------------------------------------------------+


+-------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                   ;
+------------+-----------------+-----------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                          ; Note ;
+------------+-----------------+-----------------------------------------------------+------+
; 73.15 MHz  ; 73.15 MHz       ; tc_clock_50                                         ;      ;
; 302.66 MHz ; 302.66 MHz      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ;      ;
+------------+-----------------+-----------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                     ;
+-----------------------------------------------------+--------+---------------+
; Clock                                               ; Slack  ; End Point TNS ;
+-----------------------------------------------------+--------+---------------+
; tc_clock_50                                         ; 6.330  ; 0.000         ;
; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 16.696 ; 0.000         ;
+-----------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------+
; Slow Model Hold Summary                                                     ;
+-----------------------------------------------------+-------+---------------+
; Clock                                               ; Slack ; End Point TNS ;
+-----------------------------------------------------+-------+---------------+
; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.445 ; 0.000         ;
; tc_clock_50                                         ; 0.445 ; 0.000         ;
+-----------------------------------------------------+-------+---------------+


+--------------------------------------+
; Slow Model Recovery Summary          ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; tc_clock_50 ; 17.654 ; 0.000         ;
+-------------+--------+---------------+


+-------------------------------------+
; Slow Model Removal Summary          ;
+-------------+-------+---------------+
; Clock       ; Slack ; End Point TNS ;
+-------------+-------+---------------+
; tc_clock_50 ; 0.017 ; 0.000         ;
+-------------+-------+---------------+


+-----------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                      ;
+-----------------------------------------------------+-------+---------------+
; Clock                                               ; Slack ; End Point TNS ;
+-----------------------------------------------------+-------+---------------+
; tc_clock_50                                         ; 7.686 ; 0.000         ;
; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 8.889 ; 0.000         ;
+-----------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'tc_clock_50'                                                                                                                                                   ;
+--------+---------------------------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 6.330  ; serial_uart:i_serial_uart|tx                                  ; fpga_out_tx                        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -2.814     ; 2.856      ;
; 6.632  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[2]              ; hex2_n[2]                          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -2.675     ; 2.693      ;
; 6.632  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[3]~_Duplicate_1 ; hex2_n[3]                          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -2.675     ; 2.693      ;
; 6.636  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[5]              ; hex1_n[5]                          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -2.671     ; 2.693      ;
; 6.636  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[6]              ; hex1_n[6]                          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -2.671     ; 2.693      ;
; 6.643  ; serial_uart:i_serial_uart|received_error                      ; ledr[0]                            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -2.684     ; 2.673      ;
; 6.646  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[6]              ; hex2_n[6]                          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -2.681     ; 2.673      ;
; 6.649  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[4]              ; hex2_n[4]                          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -2.678     ; 2.673      ;
; 6.651  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[0]              ; hex1_n[0]                          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -2.656     ; 2.693      ;
; 6.651  ; pwm_ctrl:i_pwm_ctrl|led                                       ; ledg[0]                            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -2.666     ; 2.683      ;
; 6.657  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[1]              ; hex0_n[1]                          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -2.670     ; 2.673      ;
; 6.659  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[5]              ; hex2_n[5]                          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -2.678     ; 2.663      ;
; 6.661  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[4]              ; hex0_n[4]                          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -2.656     ; 2.683      ;
; 6.661  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[5]              ; hex0_n[5]                          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -2.656     ; 2.683      ;
; 6.661  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[6]              ; hex0_n[6]                          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -2.656     ; 2.683      ;
; 6.662  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[4]              ; hex1_n[4]                          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -2.665     ; 2.673      ;
; 6.663  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[2]              ; hex0_n[2]                          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -2.664     ; 2.673      ;
; 6.663  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[3]              ; hex0_n[3]                          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -2.664     ; 2.673      ;
; 6.672  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[3]              ; hex1_n[3]                          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -2.665     ; 2.663      ;
; 6.672  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[1]              ; hex2_n[1]                          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -2.675     ; 2.653      ;
; 6.676  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[3]              ; hex2_n[0]                          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -2.671     ; 2.653      ;
; 6.682  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[1]              ; hex1_n[1]                          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -2.665     ; 2.653      ;
; 6.682  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[2]              ; hex1_n[2]                          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -2.665     ; 2.653      ;
; 6.687  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[0]              ; hex0_n[0]                          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -2.670     ; 2.643      ;
; 8.942  ; key_n[2]                                                      ; key_ctrl:i_key_ctrl|key_down_r     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 2.864      ; 5.960      ;
; 9.164  ; key_n[3]                                                      ; key_ctrl:i_key_ctrl|key_up_r       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 2.864      ; 5.738      ;
; 9.170  ; fpga_in_rx                                                    ; serial_uart:i_serial_uart|rx_r     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 2.838      ; 5.706      ;
; 9.277  ; key_n[0]                                                      ; key_ctrl:i_key_ctrl|key_off_r      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 2.864      ; 5.625      ;
; 9.542  ; key_n[1]                                                      ; key_ctrl:i_key_ctrl|key_on_r       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 2.863      ; 5.359      ;
; 11.680 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 8.358      ;
; 11.680 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 8.358      ;
; 11.680 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[9]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 8.358      ;
; 11.680 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[10]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 8.358      ;
; 11.680 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[11]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 8.358      ;
; 11.680 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[12]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 8.358      ;
; 11.680 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[13]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 8.358      ;
; 11.686 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[3]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.001      ; 8.353      ;
; 11.686 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[4]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.001      ; 8.353      ;
; 11.686 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.001      ; 8.353      ;
; 11.686 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[2]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.001      ; 8.353      ;
; 11.748 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]                                 ; pwm_ctrl:i_pwm_ctrl|previous_dc[0] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.005      ; 8.295      ;
; 11.748 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]                                 ; pwm_ctrl:i_pwm_ctrl|previous_dc[1] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.005      ; 8.295      ;
; 11.748 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]                                 ; pwm_ctrl:i_pwm_ctrl|previous_dc[3] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.005      ; 8.295      ;
; 11.748 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]                                 ; pwm_ctrl:i_pwm_ctrl|previous_dc[2] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.005      ; 8.295      ;
; 11.800 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]                                 ; pwm_ctrl:i_pwm_ctrl|previous_dc[0] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.005      ; 8.243      ;
; 11.800 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]                                 ; pwm_ctrl:i_pwm_ctrl|previous_dc[1] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.005      ; 8.243      ;
; 11.800 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]                                 ; pwm_ctrl:i_pwm_ctrl|previous_dc[3] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.005      ; 8.243      ;
; 11.800 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]                                 ; pwm_ctrl:i_pwm_ctrl|previous_dc[2] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.005      ; 8.243      ;
; 11.810 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]                                 ; pwm_ctrl:i_pwm_ctrl|previous_dc[0] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.005      ; 8.233      ;
; 11.810 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]                                 ; pwm_ctrl:i_pwm_ctrl|previous_dc[1] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.005      ; 8.233      ;
; 11.810 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]                                 ; pwm_ctrl:i_pwm_ctrl|previous_dc[3] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.005      ; 8.233      ;
; 11.810 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]                                 ; pwm_ctrl:i_pwm_ctrl|previous_dc[2] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.005      ; 8.233      ;
; 11.892 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]                                 ; pwm_ctrl:i_pwm_ctrl|led            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.188     ; 7.831      ;
; 11.976 ; pwm_ctrl:i_pwm_ctrl|new_dc[3]                                 ; pwm_ctrl:i_pwm_ctrl|previous_dc[0] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.005      ; 8.067      ;
; 11.976 ; pwm_ctrl:i_pwm_ctrl|new_dc[3]                                 ; pwm_ctrl:i_pwm_ctrl|previous_dc[1] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.005      ; 8.067      ;
; 11.976 ; pwm_ctrl:i_pwm_ctrl|new_dc[3]                                 ; pwm_ctrl:i_pwm_ctrl|previous_dc[3] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.005      ; 8.067      ;
; 11.976 ; pwm_ctrl:i_pwm_ctrl|new_dc[3]                                 ; pwm_ctrl:i_pwm_ctrl|previous_dc[2] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.005      ; 8.067      ;
; 12.049 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]                                 ; pwm_ctrl:i_pwm_ctrl|previous_dc[5] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.001      ; 7.990      ;
; 12.049 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]                                 ; pwm_ctrl:i_pwm_ctrl|previous_dc[4] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.001      ; 7.990      ;
; 12.049 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]                                 ; pwm_ctrl:i_pwm_ctrl|previous_dc[6] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.001      ; 7.990      ;
; 12.101 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]                                 ; pwm_ctrl:i_pwm_ctrl|previous_dc[5] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.001      ; 7.938      ;
; 12.101 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]                                 ; pwm_ctrl:i_pwm_ctrl|previous_dc[4] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.001      ; 7.938      ;
; 12.101 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]                                 ; pwm_ctrl:i_pwm_ctrl|previous_dc[6] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.001      ; 7.938      ;
; 12.111 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]                                 ; pwm_ctrl:i_pwm_ctrl|previous_dc[5] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.001      ; 7.928      ;
; 12.111 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]                                 ; pwm_ctrl:i_pwm_ctrl|previous_dc[4] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.001      ; 7.928      ;
; 12.111 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]                                 ; pwm_ctrl:i_pwm_ctrl|previous_dc[6] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.001      ; 7.928      ;
; 12.133 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.006      ; 7.911      ;
; 12.133 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.006      ; 7.911      ;
; 12.133 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[9]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.006      ; 7.911      ;
; 12.133 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[10]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.006      ; 7.911      ;
; 12.133 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[11]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.006      ; 7.911      ;
; 12.133 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[12]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.006      ; 7.911      ;
; 12.133 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[13]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.006      ; 7.911      ;
; 12.139 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[3]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.007      ; 7.906      ;
; 12.139 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[4]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.007      ; 7.906      ;
; 12.139 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.007      ; 7.906      ;
; 12.139 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[2]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.007      ; 7.906      ;
; 12.185 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.006      ; 7.859      ;
; 12.185 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.006      ; 7.859      ;
; 12.185 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[9]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.006      ; 7.859      ;
; 12.185 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[10]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.006      ; 7.859      ;
; 12.185 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[11]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.006      ; 7.859      ;
; 12.185 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[12]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.006      ; 7.859      ;
; 12.185 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[13]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.006      ; 7.859      ;
; 12.191 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[3]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.007      ; 7.854      ;
; 12.191 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[4]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.007      ; 7.854      ;
; 12.191 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.007      ; 7.854      ;
; 12.191 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[2]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.007      ; 7.854      ;
; 12.195 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.006      ; 7.849      ;
; 12.195 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.006      ; 7.849      ;
; 12.195 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[9]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.006      ; 7.849      ;
; 12.195 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[10]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.006      ; 7.849      ;
; 12.195 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[11]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.006      ; 7.849      ;
; 12.195 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[12]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.006      ; 7.849      ;
; 12.195 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[13]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.006      ; 7.849      ;
; 12.201 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[3]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.007      ; 7.844      ;
; 12.201 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[4]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.007      ; 7.844      ;
; 12.201 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.007      ; 7.844      ;
; 12.201 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[2]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.007      ; 7.844      ;
; 12.213 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.001     ; 7.824      ;
+--------+---------------------------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: '\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]'                                                                                                                                                                                         ;
+--------+-------------------------------------------------+-------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock                                        ; Latch Clock                                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; 16.696 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 3.342      ;
; 16.696 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 3.342      ;
; 16.696 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 3.342      ;
; 16.696 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 3.342      ;
; 16.696 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 3.342      ;
; 16.696 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 3.342      ;
; 16.733 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 3.305      ;
; 16.733 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 3.305      ;
; 16.733 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 3.305      ;
; 16.733 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 3.305      ;
; 16.733 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 3.305      ;
; 16.733 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 3.305      ;
; 16.933 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 3.105      ;
; 16.933 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 3.105      ;
; 16.933 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 3.105      ;
; 16.933 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 3.105      ;
; 16.933 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 3.105      ;
; 16.933 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 3.105      ;
; 17.084 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.954      ;
; 17.084 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.954      ;
; 17.084 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.954      ;
; 17.084 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.954      ;
; 17.084 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.954      ;
; 17.084 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.954      ;
; 17.158 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.880      ;
; 17.195 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.843      ;
; 17.395 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.643      ;
; 17.546 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.492      ;
; 17.821 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.217      ;
; 17.821 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.217      ;
; 17.821 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.217      ;
; 17.821 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.217      ;
; 17.821 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.217      ;
; 17.821 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.217      ;
; 17.886 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.152      ;
; 17.923 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.115      ;
; 18.018 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.020      ;
; 18.018 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.020      ;
; 18.018 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.020      ;
; 18.018 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.020      ;
; 18.018 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.020      ;
; 18.018 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.020      ;
; 18.123 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.915      ;
; 18.183 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.855      ;
; 18.183 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.855      ;
; 18.183 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.855      ;
; 18.183 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.855      ;
; 18.183 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.855      ;
; 18.183 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.855      ;
; 18.274 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.764      ;
; 18.283 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.755      ;
; 18.293 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.745      ;
; 18.480 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.558      ;
; 18.490 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.548      ;
; 18.645 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.393      ;
; 18.654 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.384      ;
+--------+-------------------------------------------------+-------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: '\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]'                                                                                                                                                                                         ;
+-------+-------------------------------------------------+-------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock                                        ; Latch Clock                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; 0.445 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.631 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.917      ;
; 0.988 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.274      ;
; 0.992 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.278      ;
; 0.996 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.282      ;
; 1.026 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.312      ;
; 1.028 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.314      ;
; 1.030 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.316      ;
; 1.098 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.384      ;
; 1.107 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.393      ;
; 1.262 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.548      ;
; 1.272 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.558      ;
; 1.420 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.706      ;
; 1.424 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.710      ;
; 1.428 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.714      ;
; 1.459 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.745      ;
; 1.459 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.745      ;
; 1.459 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.745      ;
; 1.463 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.749      ;
; 1.469 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.755      ;
; 1.478 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.764      ;
; 1.500 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.786      ;
; 1.504 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.790      ;
; 1.508 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.794      ;
; 1.539 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.825      ;
; 1.539 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.825      ;
; 1.569 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.855      ;
; 1.569 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.855      ;
; 1.569 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.855      ;
; 1.569 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.855      ;
; 1.569 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.855      ;
; 1.580 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.866      ;
; 1.588 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.874      ;
; 1.619 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.905      ;
; 1.619 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.905      ;
; 1.629 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.915      ;
; 1.660 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.946      ;
; 1.668 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.954      ;
; 1.699 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.985      ;
; 1.734 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.020      ;
; 1.734 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.020      ;
; 1.734 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.020      ;
; 1.734 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.020      ;
; 1.748 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.034      ;
; 1.779 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.065      ;
; 1.866 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.152      ;
; 1.931 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.217      ;
; 1.931 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.217      ;
; 1.931 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.217      ;
; 2.206 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.492      ;
; 2.357 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.643      ;
; 2.557 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.843      ;
; 2.594 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.880      ;
; 2.668 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.954      ;
; 3.056 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 3.342      ;
; 3.056 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 3.342      ;
+-------+-------------------------------------------------+-------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'tc_clock_50'                                                                                                                                                                                                                                        ;
+-------+---------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                     ; To Node                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; serial_uart:i_serial_uart|rx_bit_no[2]                        ; serial_uart:i_serial_uart|rx_bit_no[2]                                                                                  ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|rx_bit_no[0]                        ; serial_uart:i_serial_uart|rx_bit_no[0]                                                                                  ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|rx_bit_no[1]                        ; serial_uart:i_serial_uart|rx_bit_no[1]                                                                                  ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|rx_state.s_rx_data                  ; serial_uart:i_serial_uart|rx_state.s_rx_data                                                                            ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|rx_state.s_stop_bit                 ; serial_uart:i_serial_uart|rx_state.s_stop_bit                                                                           ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|rx_state.s_idle                     ; serial_uart:i_serial_uart|rx_state.s_idle                                                                               ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|received_error~_Duplicate_1         ; serial_uart:i_serial_uart|received_error~_Duplicate_1                                                                   ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; key_ctrl:i_key_ctrl|key_in_states                             ; key_ctrl:i_key_ctrl|key_in_states                                                                                       ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; key_ctrl:i_key_ctrl|key_up_out                                ; key_ctrl:i_key_ctrl|key_up_out                                                                                          ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; key_ctrl:i_key_ctrl|key_off_out                               ; key_ctrl:i_key_ctrl|key_off_out                                                                                         ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|rx_byte_int[6]                      ; serial_uart:i_serial_uart|rx_byte_int[6]                                                                                ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|rx_byte_int[5]                      ; serial_uart:i_serial_uart|rx_byte_int[5]                                                                                ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|rx_byte_int[4]                      ; serial_uart:i_serial_uart|rx_byte_int[4]                                                                                ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|rx_byte_int[3]                      ; serial_uart:i_serial_uart|rx_byte_int[3]                                                                                ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|rx_byte_int[2]                      ; serial_uart:i_serial_uart|rx_byte_int[2]                                                                                ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|rx_byte_int[1]                      ; serial_uart:i_serial_uart|rx_byte_int[1]                                                                                ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|rx_byte_int[0]                      ; serial_uart:i_serial_uart|rx_byte_int[0]                                                                                ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_ctrl:i_serial_ctrl|serial_up_out                       ; serial_ctrl:i_serial_ctrl|serial_up_out                                                                                 ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_ctrl:i_serial_ctrl|serial_down_out                     ; serial_ctrl:i_serial_ctrl|serial_down_out                                                                               ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_ctrl:i_serial_ctrl|serial_on_out                       ; serial_ctrl:i_serial_ctrl|serial_on_out                                                                                 ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_ctrl:i_serial_ctrl|serial_off_out                      ; serial_ctrl:i_serial_ctrl|serial_off_out                                                                                ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; key_ctrl:i_key_ctrl|key_down_out                              ; key_ctrl:i_key_ctrl|key_down_out                                                                                        ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; key_ctrl:i_key_ctrl|key_on_out                                ; key_ctrl:i_key_ctrl|key_on_out                                                                                          ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_idle                          ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_idle                                                                                    ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; pwm_ctrl:i_pwm_ctrl|previous_dc[7]                            ; pwm_ctrl:i_pwm_ctrl|previous_dc[7]                                                                                      ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; pwm_ctrl:i_pwm_ctrl|update_dc                                 ; pwm_ctrl:i_pwm_ctrl|update_dc                                                                                           ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; pwm_ctrl:i_pwm_ctrl|update_dc_now                             ; pwm_ctrl:i_pwm_ctrl|update_dc_now                                                                                       ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_idle            ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_idle                                                                      ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dc_disp_ctrl:i_dc_disp_ctrl|transmit_valid_out                ; dc_disp_ctrl:i_dc_disp_ctrl|transmit_valid_out                                                                          ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|tx_bit_no[2]                        ; serial_uart:i_serial_uart|tx_bit_no[2]                                                                                  ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|tx_bit_no[1]                        ; serial_uart:i_serial_uart|tx_bit_no[1]                                                                                  ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|tx_bit_no[0]                        ; serial_uart:i_serial_uart|tx_bit_no[0]                                                                                  ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|tx_state.s_start_bit                ; serial_uart:i_serial_uart|tx_state.s_start_bit                                                                          ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|tx_state.s_tx_data                  ; serial_uart:i_serial_uart|tx_state.s_tx_data                                                                            ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|tx_state.s_stop_bit                 ; serial_uart:i_serial_uart|tx_state.s_stop_bit                                                                           ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[1]~_Duplicate_1 ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[1]~_Duplicate_1                                                           ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[3]                    ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[3]                                                                              ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[5]                    ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[5]                                                                              ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.612 ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[3]               ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[3]                                                                             ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 0.898      ;
; 0.615 ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[7]               ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[7]                                                                             ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 0.901      ;
; 0.616 ; serial_uart:i_serial_uart|rx_r                                ; serial_uart:i_serial_uart|rx_2r                                                                                         ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 0.902      ;
; 0.617 ; pwm_ctrl:i_pwm_ctrl|update_dc                                 ; pwm_ctrl:i_pwm_ctrl|update_dc_now                                                                                       ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 0.903      ;
; 0.618 ; serial_uart:i_serial_uart|tx_byte_saved[5]                    ; serial_uart:i_serial_uart|tx_byte_saved[4]                                                                              ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 0.904      ;
; 0.619 ; serial_uart:i_serial_uart|tx_byte_saved[2]                    ; serial_uart:i_serial_uart|tx_byte_saved[1]                                                                              ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 0.905      ;
; 0.620 ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[5]               ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[5]                                                                             ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 0.906      ;
; 0.620 ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[1]               ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[1]                                                                             ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 0.906      ;
; 0.628 ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[18]                         ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[18]                                                                                   ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 0.914      ;
; 0.629 ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[15]                            ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[15]                                                                                      ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 0.915      ;
; 0.640 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[18]                        ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[18]                                                                                  ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 0.926      ;
; 0.642 ; serial_uart:i_serial_uart|rx_bit_cnt[8]                       ; serial_uart:i_serial_uart|rx_bit_cnt[8]                                                                                 ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 0.928      ;
; 0.642 ; serial_uart:i_serial_uart|tx_state.s_stop_bit                 ; serial_uart:i_serial_uart|tx_bit_cnt_en                                                                                 ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 0.928      ;
; 0.647 ; serial_uart:i_serial_uart|rx_bit_cnt[8]                       ; serial_uart:i_serial_uart|rx_bit_cnt_half                                                                               ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 0.933      ;
; 0.648 ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[18]                         ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[18]                                                                                   ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 0.934      ;
; 0.663 ; serial_uart:i_serial_uart|tx_state.s_tx_data                  ; serial_uart:i_serial_uart|tx_bit_no[0]                                                                                  ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 0.949      ;
; 0.664 ; serial_uart:i_serial_uart|tx_state.s_tx_data                  ; serial_uart:i_serial_uart|tx_bit_no[2]                                                                                  ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 0.950      ;
; 0.668 ; serial_uart:i_serial_uart|rx_state.s_rx_data                  ; serial_uart:i_serial_uart|rx_bit_no[2]                                                                                  ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 0.954      ;
; 0.671 ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_0_in[1]                       ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[1]                                                                              ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 0.957      ;
; 0.671 ; serial_uart:i_serial_uart|rx_state.s_rx_data                  ; serial_uart:i_serial_uart|rx_state.s_stop_bit                                                                           ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 0.957      ;
; 0.672 ; serial_uart:i_serial_uart|rx_state.s_stop_bit                 ; serial_uart:i_serial_uart|rx_bit_no[1]                                                                                  ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 0.958      ;
; 0.673 ; serial_uart:i_serial_uart|rx_state.s_rx_data                  ; serial_uart:i_serial_uart|rx_bit_no[0]                                                                                  ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 0.959      ;
; 0.764 ; key_ctrl:i_key_ctrl|key_up_r                                  ; key_ctrl:i_key_ctrl|key_up_2r                                                                                           ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 1.050      ;
; 0.764 ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[6]               ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[6]                                                                             ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 1.050      ;
; 0.764 ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[2]               ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[2]                                                                             ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 1.050      ;
; 0.766 ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[4]               ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[4]                                                                             ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 1.052      ;
; 0.766 ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[0]               ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[0]                                                                             ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 1.052      ;
; 0.767 ; key_ctrl:i_key_ctrl|key_off_r                                 ; key_ctrl:i_key_ctrl|key_off_2r                                                                                          ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 1.053      ;
; 0.768 ; key_ctrl:i_key_ctrl|key_down_r                                ; key_ctrl:i_key_ctrl|key_down_2r                                                                                         ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 1.054      ;
; 0.791 ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[2]                   ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg2 ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.079      ; 1.120      ;
; 0.797 ; serial_uart:i_serial_uart|tx_bit_cnt[8]                       ; serial_uart:i_serial_uart|tx_bit_cnt_wrap                                                                               ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 1.083      ;
; 0.799 ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_idle            ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_hundreds                                                             ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 1.085      ;
; 0.802 ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[6]                   ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg6 ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.079      ; 1.131      ;
; 0.803 ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[7]                   ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg7 ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.079      ; 1.132      ;
; 0.803 ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[5]                   ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg5 ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.079      ; 1.132      ;
; 0.803 ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[1]                   ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg1 ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.079      ; 1.132      ;
; 0.804 ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[4]                   ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg4 ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.079      ; 1.133      ;
; 0.807 ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_down                          ; pwm_ctrl:i_pwm_ctrl|dc_cnt[4]                                                                                           ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 1.093      ;
; 0.807 ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_down                          ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]                                                                                           ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 1.093      ;
; 0.809 ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_down                          ; pwm_ctrl:i_pwm_ctrl|dc_cnt[2]                                                                                           ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 1.095      ;
; 0.809 ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[3]                   ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg3 ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.079      ; 1.138      ;
; 0.811 ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_down                          ; pwm_ctrl:i_pwm_ctrl|dc_cnt[3]                                                                                           ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 1.097      ;
; 0.815 ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_ones       ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[0]                                                                              ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 1.101      ;
; 0.817 ; serial_uart:i_serial_uart|rx_bit_cnt[7]                       ; serial_uart:i_serial_uart|rx_bit_cnt_half                                                                               ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 1.103      ;
; 0.818 ; serial_uart:i_serial_uart|rx_bit_cnt[7]                       ; serial_uart:i_serial_uart|rx_bit_cnt_wrap                                                                               ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 1.104      ;
; 0.818 ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_ones       ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_procent                                                              ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 1.104      ;
; 0.829 ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_1_in[3]                       ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[2]                                                                              ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 1.115      ;
; 0.846 ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[5]                    ; serial_uart:i_serial_uart|tx_byte_saved[5]                                                                              ; tc_clock_50  ; tc_clock_50 ; 0.000        ; -0.001     ; 1.131      ;
; 0.856 ; serial_uart:i_serial_uart|tx_bit_cnt_en                       ; serial_uart:i_serial_uart|tx_bit_cnt_wrap                                                                               ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 1.142      ;
; 0.867 ; pwm_ctrl:i_pwm_ctrl|new_dc[6]                                 ; pwm_ctrl:i_pwm_ctrl|previous_dc[6]                                                                                      ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.001      ; 1.154      ;
; 0.871 ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_hundreds   ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[4]                                                                              ; tc_clock_50  ; tc_clock_50 ; 0.000        ; -0.001     ; 1.156      ;
; 0.914 ; key_ctrl:i_key_ctrl|key_down_2r                               ; key_ctrl:i_key_ctrl|key_up_out                                                                                          ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 1.200      ;
; 0.952 ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_cr         ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_idle                                                                      ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 1.238      ;
; 0.960 ; serial_uart:i_serial_uart|tx_byte_saved[4]                    ; serial_uart:i_serial_uart|tx_byte_saved[3]                                                                              ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 1.246      ;
; 0.960 ; serial_uart:i_serial_uart|tx_byte_saved[1]                    ; serial_uart:i_serial_uart|tx_byte_saved[0]                                                                              ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 1.246      ;
; 0.964 ; serial_uart:i_serial_uart|tx_byte_saved[3]                    ; serial_uart:i_serial_uart|tx_byte_saved[2]                                                                              ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 1.250      ;
; 0.965 ; serial_uart:i_serial_uart|rx_state.s_idle                     ; serial_uart:i_serial_uart|rx_bit_cnt_en                                                                                 ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 1.251      ;
; 0.966 ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[9]                          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[9]                                                                                    ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 1.252      ;
; 0.966 ; serial_uart:i_serial_uart|rx_byte_int[6]                      ; serial_uart:i_serial_uart|received_data[6]                                                                              ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 1.252      ;
; 0.967 ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[9]                        ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[9]                                                                                  ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 1.253      ;
; 0.967 ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[9]                          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[9]                                                                                    ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 1.253      ;
; 0.967 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[9]                         ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[9]                                                                                   ; tc_clock_50  ; tc_clock_50 ; 0.000        ; 0.000      ; 1.253      ;
+-------+---------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'tc_clock_50'                                                                                                                                                                                                 ;
+--------+----------------------------------------------+---------------------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                                       ; Launch Clock                                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+---------------------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+
; 17.654 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_up_out                                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.782      ; 5.166      ;
; 17.654 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_off_out                               ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.782      ; 5.166      ;
; 17.654 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_down_out                              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.782      ; 5.166      ;
; 17.654 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_on_out                                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.782      ; 5.166      ;
; 17.707 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[0]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.768      ; 5.099      ;
; 17.707 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[1]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.768      ; 5.099      ;
; 17.707 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[2]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.768      ; 5.099      ;
; 17.707 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[3]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.768      ; 5.099      ;
; 17.707 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[4]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.768      ; 5.099      ;
; 17.707 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[5]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.768      ; 5.099      ;
; 17.707 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[6]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.768      ; 5.099      ;
; 17.707 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[7]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.768      ; 5.099      ;
; 17.707 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[8]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.768      ; 5.099      ;
; 17.707 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[9]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.768      ; 5.099      ;
; 17.707 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[10]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.768      ; 5.099      ;
; 17.707 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[11]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.768      ; 5.099      ;
; 17.707 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[12]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.768      ; 5.099      ;
; 17.707 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[13]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.768      ; 5.099      ;
; 17.707 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[14]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.768      ; 5.099      ;
; 17.707 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[15]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.768      ; 5.099      ;
; 17.767 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_ctrl:i_serial_ctrl|serial_up_out                       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.773      ; 5.044      ;
; 17.767 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_ctrl:i_serial_ctrl|serial_down_out                     ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.773      ; 5.044      ;
; 17.767 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_ctrl:i_serial_ctrl|serial_on_out                       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.773      ; 5.044      ;
; 17.767 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_ctrl:i_serial_ctrl|serial_off_out                      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.773      ; 5.044      ;
; 17.767 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_on                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.773      ; 5.044      ;
; 17.977 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[6]                                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.768      ; 4.829      ;
; 17.977 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[14]                                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.768      ; 4.829      ;
; 17.977 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[15]                                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.768      ; 4.829      ;
; 17.986 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[5]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.767      ; 4.819      ;
; 17.986 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[4]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.767      ; 4.819      ;
; 17.986 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[7]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.767      ; 4.819      ;
; 17.986 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[6]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.767      ; 4.819      ;
; 18.068 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_idle                          ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.773      ; 4.743      ;
; 18.068 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_up                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.773      ; 4.743      ;
; 18.068 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_down                          ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.773      ; 4.743      ;
; 18.068 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_off                           ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.773      ; 4.743      ;
; 18.068 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[3]                                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.773      ; 4.743      ;
; 18.068 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[4]                                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.773      ; 4.743      ;
; 18.068 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]                                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.773      ; 4.743      ;
; 18.068 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[2]                                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.773      ; 4.743      ;
; 18.308 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[0]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.771      ; 4.501      ;
; 18.308 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[1]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.771      ; 4.501      ;
; 18.308 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[3]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.771      ; 4.501      ;
; 18.308 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[2]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.771      ; 4.501      ;
; 18.320 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]                                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.772      ; 4.490      ;
; 18.320 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]                                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.772      ; 4.490      ;
; 18.320 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[9]                                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.772      ; 4.490      ;
; 18.320 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[10]                                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.772      ; 4.490      ;
; 18.320 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[11]                                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.772      ; 4.490      ;
; 18.320 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[12]                                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.772      ; 4.490      ;
; 18.320 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[13]                                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.772      ; 4.490      ;
; 18.594 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_idle            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.762      ; 4.206      ;
; 18.594 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_hundreds   ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.762      ; 4.206      ;
; 18.594 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_ones       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.762      ; 4.206      ;
; 18.594 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_procent    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.762      ; 4.206      ;
; 18.594 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_cr         ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.762      ; 4.206      ;
; 18.594 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|transmit_valid_out                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.762      ; 4.206      ;
; 18.610 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_tens       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.763      ; 4.191      ;
; 18.610 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[1]~_Duplicate_1 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.763      ; 4.191      ;
; 19.061 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[6]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.599      ; 3.449      ;
; 19.071 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[4]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.596      ; 3.436      ;
; 19.071 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[5]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.596      ; 3.436      ;
; 19.403 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[1]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.593      ; 3.101      ;
; 19.403 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[2]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.593      ; 3.101      ;
; 19.403 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[3]~_Duplicate_1 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.593      ; 3.101      ;
; 19.406 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[5]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.589      ; 3.094      ;
; 19.406 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[6]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.589      ; 3.094      ;
; 19.406 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[3]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.589      ; 3.094      ;
; 19.413 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[1]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.583      ; 3.081      ;
; 19.413 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[2]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.583      ; 3.081      ;
; 19.413 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[3]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.583      ; 3.081      ;
; 19.413 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[4]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.583      ; 3.081      ;
; 19.424 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[4]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.574      ; 3.061      ;
; 19.424 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[5]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.574      ; 3.061      ;
; 19.424 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[6]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.574      ; 3.061      ;
; 19.424 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[0]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.574      ; 3.061      ;
; 19.787 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[2]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.582      ; 2.706      ;
; 19.787 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[3]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.582      ; 2.706      ;
; 19.797 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[0]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.588      ; 2.702      ;
; 19.797 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[1]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.588      ; 2.702      ;
+--------+----------------------------------------------+---------------------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'tc_clock_50'                                                                                                                                                                                                 ;
+-------+----------------------------------------------+---------------------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                                       ; Launch Clock                                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+---------------------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+
; 0.017 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[0]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.588      ; 2.702      ;
; 0.017 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[1]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.588      ; 2.702      ;
; 0.027 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[2]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.582      ; 2.706      ;
; 0.027 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[3]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.582      ; 2.706      ;
; 0.390 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[4]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.574      ; 3.061      ;
; 0.390 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[5]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.574      ; 3.061      ;
; 0.390 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[6]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.574      ; 3.061      ;
; 0.390 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[0]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.574      ; 3.061      ;
; 0.401 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[1]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.583      ; 3.081      ;
; 0.401 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[2]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.583      ; 3.081      ;
; 0.401 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[3]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.583      ; 3.081      ;
; 0.401 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[4]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.583      ; 3.081      ;
; 0.408 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[5]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.589      ; 3.094      ;
; 0.408 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[6]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.589      ; 3.094      ;
; 0.408 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[3]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.589      ; 3.094      ;
; 0.411 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[1]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.593      ; 3.101      ;
; 0.411 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[2]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.593      ; 3.101      ;
; 0.411 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[3]~_Duplicate_1 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.593      ; 3.101      ;
; 0.743 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[4]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.596      ; 3.436      ;
; 0.743 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[5]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.596      ; 3.436      ;
; 0.753 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[6]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.599      ; 3.449      ;
; 1.142 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_tens       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.763      ; 4.191      ;
; 1.142 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[1]~_Duplicate_1 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.763      ; 4.191      ;
; 1.158 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_idle            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.762      ; 4.206      ;
; 1.158 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_hundreds   ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.762      ; 4.206      ;
; 1.158 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_ones       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.762      ; 4.206      ;
; 1.158 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_procent    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.762      ; 4.206      ;
; 1.158 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_cr         ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.762      ; 4.206      ;
; 1.158 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|transmit_valid_out                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.762      ; 4.206      ;
; 1.432 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]                                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.772      ; 4.490      ;
; 1.432 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]                                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.772      ; 4.490      ;
; 1.432 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[9]                                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.772      ; 4.490      ;
; 1.432 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[10]                                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.772      ; 4.490      ;
; 1.432 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[11]                                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.772      ; 4.490      ;
; 1.432 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[12]                                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.772      ; 4.490      ;
; 1.432 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[13]                                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.772      ; 4.490      ;
; 1.444 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[0]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.771      ; 4.501      ;
; 1.444 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[1]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.771      ; 4.501      ;
; 1.444 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[3]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.771      ; 4.501      ;
; 1.444 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[2]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.771      ; 4.501      ;
; 1.684 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_idle                          ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.773      ; 4.743      ;
; 1.684 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_up                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.773      ; 4.743      ;
; 1.684 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_down                          ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.773      ; 4.743      ;
; 1.684 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_off                           ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.773      ; 4.743      ;
; 1.684 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[3]                                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.773      ; 4.743      ;
; 1.684 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[4]                                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.773      ; 4.743      ;
; 1.684 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]                                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.773      ; 4.743      ;
; 1.684 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[2]                                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.773      ; 4.743      ;
; 1.766 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[5]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.767      ; 4.819      ;
; 1.766 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[4]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.767      ; 4.819      ;
; 1.766 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[7]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.767      ; 4.819      ;
; 1.766 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[6]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.767      ; 4.819      ;
; 1.775 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[6]                                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.768      ; 4.829      ;
; 1.775 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[14]                                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.768      ; 4.829      ;
; 1.775 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[15]                                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.768      ; 4.829      ;
; 1.985 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_ctrl:i_serial_ctrl|serial_up_out                       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.773      ; 5.044      ;
; 1.985 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_ctrl:i_serial_ctrl|serial_down_out                     ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.773      ; 5.044      ;
; 1.985 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_ctrl:i_serial_ctrl|serial_on_out                       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.773      ; 5.044      ;
; 1.985 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_ctrl:i_serial_ctrl|serial_off_out                      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.773      ; 5.044      ;
; 1.985 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_on                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.773      ; 5.044      ;
; 2.045 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[0]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.768      ; 5.099      ;
; 2.045 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[1]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.768      ; 5.099      ;
; 2.045 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[2]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.768      ; 5.099      ;
; 2.045 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[3]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.768      ; 5.099      ;
; 2.045 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[4]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.768      ; 5.099      ;
; 2.045 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[5]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.768      ; 5.099      ;
; 2.045 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[6]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.768      ; 5.099      ;
; 2.045 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[7]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.768      ; 5.099      ;
; 2.045 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[8]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.768      ; 5.099      ;
; 2.045 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[9]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.768      ; 5.099      ;
; 2.045 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[10]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.768      ; 5.099      ;
; 2.045 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[11]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.768      ; 5.099      ;
; 2.045 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[12]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.768      ; 5.099      ;
; 2.045 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[13]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.768      ; 5.099      ;
; 2.045 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[14]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.768      ; 5.099      ;
; 2.045 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[15]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.768      ; 5.099      ;
; 2.098 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_up_out                                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.782      ; 5.166      ;
; 2.098 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_off_out                               ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.782      ; 5.166      ;
; 2.098 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_down_out                              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.782      ; 5.166      ;
; 2.098 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_on_out                                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.782      ; 5.166      ;
+-------+----------------------------------------------+---------------------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'tc_clock_50'                                                                                                                                                                 ;
+-------+--------------+----------------+------------------+-------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                                                                                                                  ;
+-------+--------------+----------------+------------------+-------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; 7.686 ; 10.000       ; 2.314          ; High Pulse Width ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.686 ; 10.000       ; 2.314          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.686 ; 10.000       ; 2.314          ; High Pulse Width ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.686 ; 10.000       ; 2.314          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.686 ; 10.000       ; 2.314          ; High Pulse Width ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.686 ; 10.000       ; 2.314          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.686 ; 10.000       ; 2.314          ; High Pulse Width ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.686 ; 10.000       ; 2.314          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.686 ; 10.000       ; 2.314          ; High Pulse Width ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg4 ;
; 7.686 ; 10.000       ; 2.314          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg4 ;
; 7.686 ; 10.000       ; 2.314          ; High Pulse Width ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg5 ;
; 7.686 ; 10.000       ; 2.314          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg5 ;
; 7.686 ; 10.000       ; 2.314          ; High Pulse Width ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg6 ;
; 7.686 ; 10.000       ; 2.314          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg6 ;
; 7.686 ; 10.000       ; 2.314          ; High Pulse Width ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg7 ;
; 7.686 ; 10.000       ; 2.314          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg7 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[0]                                                                             ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[0]                                                                             ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[1]                                                                             ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[1]                                                                             ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[2]                                                                             ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[2]                                                                             ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[3]                                                                             ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[3]                                                                             ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[4]                                                                             ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[4]                                                                             ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[5]                                                                             ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[5]                                                                             ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[6]                                                                             ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[6]                                                                             ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[7]                                                                             ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[7]                                                                             ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_0_in[0]                                                                                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_0_in[0]                                                                                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_0_in[1]                                                                                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_0_in[1]                                                                                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_0_in[2]                                                                                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_0_in[2]                                                                                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_0_in[3]                                                                                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_0_in[3]                                                                                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_1_in[0]                                                                                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_1_in[0]                                                                                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_1_in[1]                                                                                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_1_in[1]                                                                                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_1_in[2]                                                                                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_1_in[2]                                                                                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_1_in[3]                                                                                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_1_in[3]                                                                                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_2_in[0]                                                                                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_2_in[0]                                                                                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_2_in[1]                                                                                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_2_in[1]                                                                                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[0]                                                                         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[0]                                                                         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[1]                                                                         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[1]                                                                         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[2]                                                                         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[2]                                                                         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[3]                                                                         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[3]                                                                         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[4]                                                                         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[4]                                                                         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[5]                                                                         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[5]                                                                         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[6]                                                                         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[6]                                                                         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[7]                                                                         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[7]                                                                         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[0]                                                                              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[0]                                                                              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[1]                                                                              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[1]                                                                              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[2]                                                                              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[2]                                                                              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[3]                                                                              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[3]                                                                              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[4]                                                                              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[4]                                                                              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[5]                                                                              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[5]                                                                              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_idle                                                                      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_idle                                                                      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_cr                                                                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_cr                                                                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_hundreds                                                             ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_hundreds                                                             ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_ones                                                                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_ones                                                                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_procent                                                              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_procent                                                              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_tens                                                                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_tens                                                                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[0]                                                                        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[0]                                                                        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[1]                                                                        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[1]                                                                        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[2]                                                                        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[2]                                                                        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[3]                                                                        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[3]                                                                        ;
+-------+--------------+----------------+------------------+-------------+------------+-------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: '\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]'                                                                                                          ;
+--------+--------------+----------------+------------------+-----------------------------------------------------+------------+-----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                               ; Clock Edge ; Target                                                          ;
+--------+--------------+----------------+------------------+-----------------------------------------------------+------------+-----------------------------------------------------------------+
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0]                 ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0]                 ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1]                 ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1]                 ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2]                 ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2]                 ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3]                 ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3]                 ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4]                 ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4]                 ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5]                 ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5]                 ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6]                 ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6]                 ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out                    ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out                    ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_altera_pll|altpll_component|_clk1~clkctrl|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_altera_pll|altpll_component|_clk1~clkctrl|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_altera_pll|altpll_component|_clk1~clkctrl|outclk   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_altera_pll|altpll_component|_clk1~clkctrl|outclk   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[0]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[0]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[1]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[1]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[2]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[2]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[3]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[3]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[4]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[4]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[5]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[5]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[6]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[6]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_out|clk                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_out|clk                           ;
+--------+--------------+----------------+------------------+-----------------------------------------------------+------------+-----------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+------------+-------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+-------------+-------+-------+------------+-----------------+
; fpga_in_rx ; tc_clock_50 ; 2.830 ; 2.830 ; Rise       ; tc_clock_50     ;
; key_n[*]   ; tc_clock_50 ; 3.058 ; 3.058 ; Rise       ; tc_clock_50     ;
;  key_n[0]  ; tc_clock_50 ; 2.723 ; 2.723 ; Rise       ; tc_clock_50     ;
;  key_n[1]  ; tc_clock_50 ; 2.458 ; 2.458 ; Rise       ; tc_clock_50     ;
;  key_n[2]  ; tc_clock_50 ; 3.058 ; 3.058 ; Rise       ; tc_clock_50     ;
;  key_n[3]  ; tc_clock_50 ; 2.836 ; 2.836 ; Rise       ; tc_clock_50     ;
+------------+-------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+------------+-------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+-------------+--------+--------+------------+-----------------+
; fpga_in_rx ; tc_clock_50 ; -2.582 ; -2.582 ; Rise       ; tc_clock_50     ;
; key_n[*]   ; tc_clock_50 ; -2.210 ; -2.210 ; Rise       ; tc_clock_50     ;
;  key_n[0]  ; tc_clock_50 ; -2.475 ; -2.475 ; Rise       ; tc_clock_50     ;
;  key_n[1]  ; tc_clock_50 ; -2.210 ; -2.210 ; Rise       ; tc_clock_50     ;
;  key_n[2]  ; tc_clock_50 ; -2.810 ; -2.810 ; Rise       ; tc_clock_50     ;
;  key_n[3]  ; tc_clock_50 ; -2.588 ; -2.588 ; Rise       ; tc_clock_50     ;
+------------+-------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+-------------+-------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+-------------+-------+-------+------------+-----------------+
; fpga_out_tx ; tc_clock_50 ; 5.670 ; 5.670 ; Rise       ; tc_clock_50     ;
; hex0_n[*]   ; tc_clock_50 ; 5.343 ; 5.343 ; Rise       ; tc_clock_50     ;
;  hex0_n[0]  ; tc_clock_50 ; 5.313 ; 5.313 ; Rise       ; tc_clock_50     ;
;  hex0_n[1]  ; tc_clock_50 ; 5.343 ; 5.343 ; Rise       ; tc_clock_50     ;
;  hex0_n[2]  ; tc_clock_50 ; 5.337 ; 5.337 ; Rise       ; tc_clock_50     ;
;  hex0_n[3]  ; tc_clock_50 ; 5.337 ; 5.337 ; Rise       ; tc_clock_50     ;
;  hex0_n[4]  ; tc_clock_50 ; 5.339 ; 5.339 ; Rise       ; tc_clock_50     ;
;  hex0_n[5]  ; tc_clock_50 ; 5.339 ; 5.339 ; Rise       ; tc_clock_50     ;
;  hex0_n[6]  ; tc_clock_50 ; 5.339 ; 5.339 ; Rise       ; tc_clock_50     ;
; hex1_n[*]   ; tc_clock_50 ; 5.364 ; 5.364 ; Rise       ; tc_clock_50     ;
;  hex1_n[0]  ; tc_clock_50 ; 5.349 ; 5.349 ; Rise       ; tc_clock_50     ;
;  hex1_n[1]  ; tc_clock_50 ; 5.318 ; 5.318 ; Rise       ; tc_clock_50     ;
;  hex1_n[2]  ; tc_clock_50 ; 5.318 ; 5.318 ; Rise       ; tc_clock_50     ;
;  hex1_n[3]  ; tc_clock_50 ; 5.328 ; 5.328 ; Rise       ; tc_clock_50     ;
;  hex1_n[4]  ; tc_clock_50 ; 5.338 ; 5.338 ; Rise       ; tc_clock_50     ;
;  hex1_n[5]  ; tc_clock_50 ; 5.364 ; 5.364 ; Rise       ; tc_clock_50     ;
;  hex1_n[6]  ; tc_clock_50 ; 5.364 ; 5.364 ; Rise       ; tc_clock_50     ;
; hex2_n[*]   ; tc_clock_50 ; 5.368 ; 5.368 ; Rise       ; tc_clock_50     ;
;  hex2_n[0]  ; tc_clock_50 ; 5.324 ; 5.324 ; Rise       ; tc_clock_50     ;
;  hex2_n[1]  ; tc_clock_50 ; 5.328 ; 5.328 ; Rise       ; tc_clock_50     ;
;  hex2_n[2]  ; tc_clock_50 ; 5.368 ; 5.368 ; Rise       ; tc_clock_50     ;
;  hex2_n[3]  ; tc_clock_50 ; 5.368 ; 5.368 ; Rise       ; tc_clock_50     ;
;  hex2_n[4]  ; tc_clock_50 ; 5.351 ; 5.351 ; Rise       ; tc_clock_50     ;
;  hex2_n[5]  ; tc_clock_50 ; 5.341 ; 5.341 ; Rise       ; tc_clock_50     ;
;  hex2_n[6]  ; tc_clock_50 ; 5.354 ; 5.354 ; Rise       ; tc_clock_50     ;
; ledg[*]     ; tc_clock_50 ; 5.349 ; 5.349 ; Rise       ; tc_clock_50     ;
;  ledg[0]    ; tc_clock_50 ; 5.349 ; 5.349 ; Rise       ; tc_clock_50     ;
; ledr[*]     ; tc_clock_50 ; 5.357 ; 5.357 ; Rise       ; tc_clock_50     ;
;  ledr[0]    ; tc_clock_50 ; 5.357 ; 5.357 ; Rise       ; tc_clock_50     ;
+-------------+-------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+-------------+-------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+-------------+-------+-------+------------+-----------------+
; fpga_out_tx ; tc_clock_50 ; 5.670 ; 5.670 ; Rise       ; tc_clock_50     ;
; hex0_n[*]   ; tc_clock_50 ; 5.313 ; 5.313 ; Rise       ; tc_clock_50     ;
;  hex0_n[0]  ; tc_clock_50 ; 5.313 ; 5.313 ; Rise       ; tc_clock_50     ;
;  hex0_n[1]  ; tc_clock_50 ; 5.343 ; 5.343 ; Rise       ; tc_clock_50     ;
;  hex0_n[2]  ; tc_clock_50 ; 5.337 ; 5.337 ; Rise       ; tc_clock_50     ;
;  hex0_n[3]  ; tc_clock_50 ; 5.337 ; 5.337 ; Rise       ; tc_clock_50     ;
;  hex0_n[4]  ; tc_clock_50 ; 5.339 ; 5.339 ; Rise       ; tc_clock_50     ;
;  hex0_n[5]  ; tc_clock_50 ; 5.339 ; 5.339 ; Rise       ; tc_clock_50     ;
;  hex0_n[6]  ; tc_clock_50 ; 5.339 ; 5.339 ; Rise       ; tc_clock_50     ;
; hex1_n[*]   ; tc_clock_50 ; 5.318 ; 5.318 ; Rise       ; tc_clock_50     ;
;  hex1_n[0]  ; tc_clock_50 ; 5.349 ; 5.349 ; Rise       ; tc_clock_50     ;
;  hex1_n[1]  ; tc_clock_50 ; 5.318 ; 5.318 ; Rise       ; tc_clock_50     ;
;  hex1_n[2]  ; tc_clock_50 ; 5.318 ; 5.318 ; Rise       ; tc_clock_50     ;
;  hex1_n[3]  ; tc_clock_50 ; 5.328 ; 5.328 ; Rise       ; tc_clock_50     ;
;  hex1_n[4]  ; tc_clock_50 ; 5.338 ; 5.338 ; Rise       ; tc_clock_50     ;
;  hex1_n[5]  ; tc_clock_50 ; 5.364 ; 5.364 ; Rise       ; tc_clock_50     ;
;  hex1_n[6]  ; tc_clock_50 ; 5.364 ; 5.364 ; Rise       ; tc_clock_50     ;
; hex2_n[*]   ; tc_clock_50 ; 5.324 ; 5.324 ; Rise       ; tc_clock_50     ;
;  hex2_n[0]  ; tc_clock_50 ; 5.324 ; 5.324 ; Rise       ; tc_clock_50     ;
;  hex2_n[1]  ; tc_clock_50 ; 5.328 ; 5.328 ; Rise       ; tc_clock_50     ;
;  hex2_n[2]  ; tc_clock_50 ; 5.368 ; 5.368 ; Rise       ; tc_clock_50     ;
;  hex2_n[3]  ; tc_clock_50 ; 5.368 ; 5.368 ; Rise       ; tc_clock_50     ;
;  hex2_n[4]  ; tc_clock_50 ; 5.351 ; 5.351 ; Rise       ; tc_clock_50     ;
;  hex2_n[5]  ; tc_clock_50 ; 5.341 ; 5.341 ; Rise       ; tc_clock_50     ;
;  hex2_n[6]  ; tc_clock_50 ; 5.354 ; 5.354 ; Rise       ; tc_clock_50     ;
; ledg[*]     ; tc_clock_50 ; 5.349 ; 5.349 ; Rise       ; tc_clock_50     ;
;  ledg[0]    ; tc_clock_50 ; 5.349 ; 5.349 ; Rise       ; tc_clock_50     ;
; ledr[*]     ; tc_clock_50 ; 5.357 ; 5.357 ; Rise       ; tc_clock_50     ;
;  ledr[0]    ; tc_clock_50 ; 5.357 ; 5.357 ; Rise       ; tc_clock_50     ;
+-------------+-------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                     ;
+-----------------------------------------------------+--------+---------------+
; Clock                                               ; Slack  ; End Point TNS ;
+-----------------------------------------------------+--------+---------------+
; tc_clock_50                                         ; 8.835  ; 0.000         ;
; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 18.687 ; 0.000         ;
+-----------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------+
; Fast Model Hold Summary                                                      ;
+-----------------------------------------------------+--------+---------------+
; Clock                                               ; Slack  ; End Point TNS ;
+-----------------------------------------------------+--------+---------------+
; tc_clock_50                                         ; -0.413 ; -8.933        ;
; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.215  ; 0.000         ;
+-----------------------------------------------------+--------+---------------+


+--------------------------------------+
; Fast Model Recovery Summary          ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; tc_clock_50 ; 19.868 ; 0.000         ;
+-------------+--------+---------------+


+--------------------------------------+
; Fast Model Removal Summary           ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; tc_clock_50 ; -0.676 ; -22.160       ;
+-------------+--------+---------------+


+-----------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                      ;
+-----------------------------------------------------+-------+---------------+
; Clock                                               ; Slack ; End Point TNS ;
+-----------------------------------------------------+-------+---------------+
; tc_clock_50                                         ; 8.077 ; 0.000         ;
; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 9.000 ; 0.000         ;
+-----------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'tc_clock_50'                                                                                                                                                   ;
+--------+---------------------------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 8.835  ; serial_uart:i_serial_uart|tx                                  ; fpga_out_tx                        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -1.738     ; 1.427      ;
; 8.996  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[2]              ; hex2_n[2]                          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -1.647     ; 1.357      ;
; 8.996  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[3]~_Duplicate_1 ; hex2_n[3]                          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -1.647     ; 1.357      ;
; 9.001  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[5]              ; hex1_n[5]                          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -1.642     ; 1.357      ;
; 9.001  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[6]              ; hex1_n[6]                          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -1.642     ; 1.357      ;
; 9.007  ; serial_uart:i_serial_uart|received_error                      ; ledr[0]                            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -1.656     ; 1.337      ;
; 9.011  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[6]              ; hex2_n[6]                          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -1.652     ; 1.337      ;
; 9.011  ; pwm_ctrl:i_pwm_ctrl|led                                       ; ledg[0]                            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -1.642     ; 1.347      ;
; 9.012  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[0]              ; hex1_n[0]                          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -1.631     ; 1.357      ;
; 9.013  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[4]              ; hex2_n[4]                          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -1.650     ; 1.337      ;
; 9.021  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[1]              ; hex0_n[1]                          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -1.642     ; 1.337      ;
; 9.022  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[4]              ; hex0_n[4]                          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -1.631     ; 1.347      ;
; 9.022  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[5]              ; hex0_n[5]                          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -1.631     ; 1.347      ;
; 9.022  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[6]              ; hex0_n[6]                          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -1.631     ; 1.347      ;
; 9.023  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[5]              ; hex2_n[5]                          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -1.650     ; 1.327      ;
; 9.026  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[2]              ; hex0_n[2]                          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -1.637     ; 1.337      ;
; 9.026  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[3]              ; hex0_n[3]                          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -1.637     ; 1.337      ;
; 9.026  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[4]              ; hex1_n[4]                          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -1.637     ; 1.337      ;
; 9.036  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[3]              ; hex1_n[3]                          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -1.637     ; 1.327      ;
; 9.036  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[1]              ; hex2_n[1]                          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -1.647     ; 1.317      ;
; 9.041  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[3]              ; hex2_n[0]                          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -1.642     ; 1.317      ;
; 9.046  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[1]              ; hex1_n[1]                          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -1.637     ; 1.317      ;
; 9.046  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[2]              ; hex1_n[2]                          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -1.637     ; 1.317      ;
; 9.051  ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[0]              ; hex0_n[0]                          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -1.642     ; 1.307      ;
; 10.764 ; key_n[2]                                                      ; key_ctrl:i_key_ctrl|key_down_r     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 1.799      ; 3.067      ;
; 10.838 ; key_n[3]                                                      ; key_ctrl:i_key_ctrl|key_up_r       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 1.799      ; 2.993      ;
; 10.900 ; fpga_in_rx                                                    ; serial_uart:i_serial_uart|rx_r     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 1.777      ; 2.909      ;
; 10.907 ; key_n[0]                                                      ; key_ctrl:i_key_ctrl|key_off_r      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 1.799      ; 2.924      ;
; 10.928 ; key_n[1]                                                      ; key_ctrl:i_key_ctrl|key_on_r       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 1.798      ; 2.902      ;
; 16.681 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]                                 ; pwm_ctrl:i_pwm_ctrl|led            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.149     ; 3.135      ;
; 16.788 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 3.244      ;
; 16.788 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 3.244      ;
; 16.788 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[9]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 3.244      ;
; 16.788 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[10]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 3.244      ;
; 16.788 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[11]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 3.244      ;
; 16.788 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[12]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 3.244      ;
; 16.788 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[13]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 3.244      ;
; 16.790 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[3]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.001      ; 3.243      ;
; 16.790 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[4]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.001      ; 3.243      ;
; 16.790 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.001      ; 3.243      ;
; 16.790 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[2]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.001      ; 3.243      ;
; 16.811 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]                                 ; pwm_ctrl:i_pwm_ctrl|previous_dc[0] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.005      ; 3.226      ;
; 16.811 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]                                 ; pwm_ctrl:i_pwm_ctrl|previous_dc[1] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.005      ; 3.226      ;
; 16.811 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]                                 ; pwm_ctrl:i_pwm_ctrl|previous_dc[3] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.005      ; 3.226      ;
; 16.811 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]                                 ; pwm_ctrl:i_pwm_ctrl|previous_dc[2] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.005      ; 3.226      ;
; 16.813 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]                                 ; pwm_ctrl:i_pwm_ctrl|previous_dc[0] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.005      ; 3.224      ;
; 16.813 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]                                 ; pwm_ctrl:i_pwm_ctrl|previous_dc[1] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.005      ; 3.224      ;
; 16.813 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]                                 ; pwm_ctrl:i_pwm_ctrl|previous_dc[3] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.005      ; 3.224      ;
; 16.813 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]                                 ; pwm_ctrl:i_pwm_ctrl|previous_dc[2] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.005      ; 3.224      ;
; 16.843 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]                                 ; pwm_ctrl:i_pwm_ctrl|previous_dc[0] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.005      ; 3.194      ;
; 16.843 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]                                 ; pwm_ctrl:i_pwm_ctrl|previous_dc[1] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.005      ; 3.194      ;
; 16.843 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]                                 ; pwm_ctrl:i_pwm_ctrl|previous_dc[3] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.005      ; 3.194      ;
; 16.843 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]                                 ; pwm_ctrl:i_pwm_ctrl|previous_dc[2] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.005      ; 3.194      ;
; 16.845 ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[0]                             ; pwm_ctrl:i_pwm_ctrl|led            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.146     ; 2.974      ;
; 16.881 ; pwm_ctrl:i_pwm_ctrl|new_dc[3]                                 ; pwm_ctrl:i_pwm_ctrl|previous_dc[0] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.005      ; 3.156      ;
; 16.881 ; pwm_ctrl:i_pwm_ctrl|new_dc[3]                                 ; pwm_ctrl:i_pwm_ctrl|previous_dc[1] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.005      ; 3.156      ;
; 16.881 ; pwm_ctrl:i_pwm_ctrl|new_dc[3]                                 ; pwm_ctrl:i_pwm_ctrl|previous_dc[3] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.005      ; 3.156      ;
; 16.881 ; pwm_ctrl:i_pwm_ctrl|new_dc[3]                                 ; pwm_ctrl:i_pwm_ctrl|previous_dc[2] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.005      ; 3.156      ;
; 16.883 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]                                 ; pwm_ctrl:i_pwm_ctrl|led            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.150     ; 2.932      ;
; 16.894 ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[1]                             ; pwm_ctrl:i_pwm_ctrl|led            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.146     ; 2.925      ;
; 16.896 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[11]                                ; pwm_ctrl:i_pwm_ctrl|led            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.149     ; 2.920      ;
; 16.908 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[12]                                ; pwm_ctrl:i_pwm_ctrl|led            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.149     ; 2.908      ;
; 16.914 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.006      ; 3.124      ;
; 16.914 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.006      ; 3.124      ;
; 16.914 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[9]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.006      ; 3.124      ;
; 16.914 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[10]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.006      ; 3.124      ;
; 16.914 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[11]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.006      ; 3.124      ;
; 16.914 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[12]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.006      ; 3.124      ;
; 16.914 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[13]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.006      ; 3.124      ;
; 16.916 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[3]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.007      ; 3.123      ;
; 16.916 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[4]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.007      ; 3.123      ;
; 16.916 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.007      ; 3.123      ;
; 16.916 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[2]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.007      ; 3.123      ;
; 16.916 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.006      ; 3.122      ;
; 16.916 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.006      ; 3.122      ;
; 16.916 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[9]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.006      ; 3.122      ;
; 16.916 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[10]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.006      ; 3.122      ;
; 16.916 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[11]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.006      ; 3.122      ;
; 16.916 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[12]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.006      ; 3.122      ;
; 16.916 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[13]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.006      ; 3.122      ;
; 16.918 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[3]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.007      ; 3.121      ;
; 16.918 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[4]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.007      ; 3.121      ;
; 16.918 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.007      ; 3.121      ;
; 16.918 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[2]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.007      ; 3.121      ;
; 16.922 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]                                 ; pwm_ctrl:i_pwm_ctrl|previous_dc[5] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.001      ; 3.111      ;
; 16.922 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]                                 ; pwm_ctrl:i_pwm_ctrl|previous_dc[4] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.001      ; 3.111      ;
; 16.922 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]                                 ; pwm_ctrl:i_pwm_ctrl|previous_dc[6] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.001      ; 3.111      ;
; 16.924 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]                                 ; pwm_ctrl:i_pwm_ctrl|previous_dc[5] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.001      ; 3.109      ;
; 16.924 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]                                 ; pwm_ctrl:i_pwm_ctrl|previous_dc[4] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.001      ; 3.109      ;
; 16.924 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]                                 ; pwm_ctrl:i_pwm_ctrl|previous_dc[6] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.001      ; 3.109      ;
; 16.945 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[2]                                 ; pwm_ctrl:i_pwm_ctrl|led            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.150     ; 2.870      ;
; 16.946 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.006      ; 3.092      ;
; 16.946 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.006      ; 3.092      ;
; 16.946 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[9]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.006      ; 3.092      ;
; 16.946 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[10]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.006      ; 3.092      ;
; 16.946 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[11]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.006      ; 3.092      ;
; 16.946 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[12]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.006      ; 3.092      ;
; 16.946 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[13]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.006      ; 3.092      ;
; 16.948 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[3]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.007      ; 3.091      ;
; 16.948 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]                                 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[4]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.007      ; 3.091      ;
+--------+---------------------------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: '\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]'                                                                                                                                                                                         ;
+--------+-------------------------------------------------+-------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock                                        ; Latch Clock                                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; 18.687 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.345      ;
; 18.687 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.345      ;
; 18.687 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.345      ;
; 18.687 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.345      ;
; 18.687 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.345      ;
; 18.687 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.345      ;
; 18.696 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.336      ;
; 18.696 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.336      ;
; 18.696 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.336      ;
; 18.696 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.336      ;
; 18.696 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.336      ;
; 18.696 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.336      ;
; 18.765 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.267      ;
; 18.765 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.267      ;
; 18.765 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.267      ;
; 18.765 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.267      ;
; 18.765 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.267      ;
; 18.765 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.267      ;
; 18.796 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.236      ;
; 18.796 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.236      ;
; 18.796 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.236      ;
; 18.796 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.236      ;
; 18.796 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.236      ;
; 18.796 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.236      ;
; 18.937 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.095      ;
; 18.946 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.086      ;
; 19.015 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.017      ;
; 19.046 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.986      ;
; 19.067 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.965      ;
; 19.067 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.965      ;
; 19.067 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.965      ;
; 19.067 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.965      ;
; 19.067 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.965      ;
; 19.067 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.965      ;
; 19.135 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.897      ;
; 19.135 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.897      ;
; 19.135 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.897      ;
; 19.135 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.897      ;
; 19.135 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.897      ;
; 19.135 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.897      ;
; 19.173 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.859      ;
; 19.173 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.859      ;
; 19.173 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.859      ;
; 19.173 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.859      ;
; 19.173 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.859      ;
; 19.173 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.859      ;
; 19.207 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.825      ;
; 19.216 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.816      ;
; 19.285 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.747      ;
; 19.316 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.716      ;
; 19.317 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.715      ;
; 19.344 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.688      ;
; 19.385 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.647      ;
; 19.411 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.621      ;
; 19.423 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.609      ;
; 19.450 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.582      ;
+--------+-------------------------------------------------+-------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'tc_clock_50'                                                                                                                                                                                  ;
+--------+----------------------------------------------+--------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                    ; Launch Clock                                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+--------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+
; -0.413 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.065      ; 1.804      ;
; -0.413 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.065      ; 1.804      ;
; -0.413 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.065      ; 1.804      ;
; -0.413 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.065      ; 1.804      ;
; -0.364 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_uart:i_serial_uart|reset_r          ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.072      ; 1.860      ;
; -0.359 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_0_in[2]    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.066      ; 1.859      ;
; -0.359 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_0_in[0]    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.066      ; 1.859      ;
; -0.359 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_0_in[1]    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.066      ; 1.859      ;
; -0.359 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_0_in[3]    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.066      ; 1.859      ;
; -0.242 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|update_dc              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.071      ; 1.981      ;
; -0.242 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|update_dc_now          ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.071      ; 1.981      ;
; -0.171 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.065      ; 2.046      ;
; -0.168 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_1_in[1]    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.065      ; 2.049      ;
; -0.168 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_1_in[3]    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.065      ; 2.049      ;
; -0.168 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_1_in[2]    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.065      ; 2.049      ;
; -0.168 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_1_in[0]    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.065      ; 2.049      ;
; -0.168 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.066      ; 2.050      ;
; -0.086 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[0]      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.084      ; 2.150      ;
; -0.086 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[1]      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.084      ; 2.150      ;
; -0.086 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[2]      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.084      ; 2.150      ;
; -0.086 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[3]      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.084      ; 2.150      ;
; -0.086 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[4]      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.084      ; 2.150      ;
; -0.086 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.084      ; 2.150      ;
; -0.086 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.084      ; 2.150      ;
; -0.086 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[7]      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.084      ; 2.150      ;
; -0.086 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[8]      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.084      ; 2.150      ;
; -0.084 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[0]       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.083      ; 2.151      ;
; -0.084 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[1]       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.083      ; 2.151      ;
; -0.084 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[2]       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.083      ; 2.151      ;
; -0.084 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[3]       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.083      ; 2.151      ;
; -0.084 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[4]       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.083      ; 2.151      ;
; -0.084 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[5]       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.083      ; 2.151      ;
; -0.084 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[6]       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.083      ; 2.151      ;
; -0.084 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[7]       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.083      ; 2.151      ;
; -0.084 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[8]       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.083      ; 2.151      ;
; -0.077 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[9]      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.084      ; 2.159      ;
; -0.077 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[10]     ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.084      ; 2.159      ;
; -0.077 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[11]     ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.084      ; 2.159      ;
; -0.077 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[12]     ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.084      ; 2.159      ;
; -0.077 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[13]     ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.084      ; 2.159      ;
; -0.077 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[14]     ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.084      ; 2.159      ;
; -0.077 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[15]     ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.084      ; 2.159      ;
; -0.077 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[16]     ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.084      ; 2.159      ;
; -0.077 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[18]     ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.084      ; 2.159      ;
; -0.077 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[17]     ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.084      ; 2.159      ;
; -0.076 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[9]       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.083      ; 2.159      ;
; -0.076 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[10]      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.083      ; 2.159      ;
; -0.076 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[11]      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.083      ; 2.159      ;
; -0.076 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[12]      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.083      ; 2.159      ;
; -0.076 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[13]      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.083      ; 2.159      ;
; -0.076 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[14]      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.083      ; 2.159      ;
; -0.076 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[15]      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.083      ; 2.159      ;
; -0.076 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[16]      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.083      ; 2.159      ;
; -0.076 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[18]      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.083      ; 2.159      ;
; -0.076 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[17]      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.083      ; 2.159      ;
; -0.074 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[9]     ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.083      ; 2.161      ;
; -0.074 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[10]    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.083      ; 2.161      ;
; -0.074 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[11]    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.083      ; 2.161      ;
; -0.074 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[12]    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.083      ; 2.161      ;
; -0.074 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[13]    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.083      ; 2.161      ;
; -0.074 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[14]    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.083      ; 2.161      ;
; -0.074 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[15]    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.083      ; 2.161      ;
; -0.074 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[16]    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.083      ; 2.161      ;
; -0.074 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[17]    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.083      ; 2.161      ;
; -0.074 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[18]    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.083      ; 2.161      ;
; -0.063 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_2_in[0]    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.066      ; 2.155      ;
; -0.063 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_2_in[1]    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.066      ; 2.155      ;
; -0.060 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_in_states          ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.084      ; 2.176      ;
; 0.000  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[9]       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.081      ; 2.233      ;
; 0.000  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[10]      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.081      ; 2.233      ;
; 0.000  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[11]      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.081      ; 2.233      ;
; 0.000  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[12]      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.081      ; 2.233      ;
; 0.000  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[13]      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.081      ; 2.233      ;
; 0.000  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[14]      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.081      ; 2.233      ;
; 0.000  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[15]      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.081      ; 2.233      ;
; 0.000  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[16]      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.081      ; 2.233      ;
; 0.000  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[17]      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.081      ; 2.233      ;
; 0.000  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[18]      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.081      ; 2.233      ;
; 0.021  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[0]     ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.083      ; 2.256      ;
; 0.021  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[1]     ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.083      ; 2.256      ;
; 0.021  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[2]     ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.083      ; 2.256      ;
; 0.021  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[3]     ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.083      ; 2.256      ;
; 0.021  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[5]     ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.083      ; 2.256      ;
; 0.021  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[6]     ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.083      ; 2.256      ;
; 0.021  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[7]     ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.083      ; 2.256      ;
; 0.021  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[8]     ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.083      ; 2.256      ;
; 0.021  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[4]     ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.083      ; 2.256      ;
; 0.027  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[0]       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.081      ; 2.260      ;
; 0.027  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[1]       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.081      ; 2.260      ;
; 0.027  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[2]       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.081      ; 2.260      ;
; 0.027  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[3]       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.081      ; 2.260      ;
; 0.027  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[4]       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.081      ; 2.260      ;
; 0.027  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[5]       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.081      ; 2.260      ;
; 0.027  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[6]       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.081      ; 2.260      ;
; 0.027  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[7]       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.081      ; 2.260      ;
; 0.027  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[8]       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.081      ; 2.260      ;
; 0.191  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|new_dc[1]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.070      ; 2.413      ;
; 0.191  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|new_dc[2]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.070      ; 2.413      ;
; 0.191  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|new_dc[3]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.070      ; 2.413      ;
; 0.191  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|new_dc[7]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.070      ; 2.413      ;
+--------+----------------------------------------------+--------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: '\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]'                                                                                                                                                                                         ;
+-------+-------------------------------------------------+-------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock                                        ; Latch Clock                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; 0.215 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.246 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.398      ;
; 0.369 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.523      ;
; 0.379 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.531      ;
; 0.380 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.532      ;
; 0.383 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.535      ;
; 0.430 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.582      ;
; 0.457 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.609      ;
; 0.469 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.621      ;
; 0.495 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.647      ;
; 0.507 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.659      ;
; 0.509 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.661      ;
; 0.514 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.666      ;
; 0.520 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.672      ;
; 0.520 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.672      ;
; 0.523 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.675      ;
; 0.536 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.688      ;
; 0.542 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.694      ;
; 0.544 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.696      ;
; 0.549 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.701      ;
; 0.555 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.707      ;
; 0.555 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.707      ;
; 0.563 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.715      ;
; 0.564 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.716      ;
; 0.577 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.729      ;
; 0.584 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.736      ;
; 0.590 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.742      ;
; 0.590 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.742      ;
; 0.595 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.747      ;
; 0.612 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.764      ;
; 0.619 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.771      ;
; 0.625 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.777      ;
; 0.654 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.806      ;
; 0.660 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.812      ;
; 0.673 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.825      ;
; 0.707 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.859      ;
; 0.707 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.859      ;
; 0.707 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.859      ;
; 0.707 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.859      ;
; 0.707 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.859      ;
; 0.745 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.897      ;
; 0.745 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.897      ;
; 0.745 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.897      ;
; 0.745 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.897      ;
; 0.813 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.965      ;
; 0.813 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.965      ;
; 0.813 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.965      ;
; 0.834 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.986      ;
; 0.865 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.017      ;
; 0.934 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.086      ;
; 0.943 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.095      ;
; 1.084 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.236      ;
; 1.193 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.345      ;
; 1.193 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.345      ;
+-------+-------------------------------------------------+-------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'tc_clock_50'                                                                                                                                                                                                 ;
+--------+----------------------------------------------+---------------------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                                       ; Launch Clock                                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+---------------------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+
; 19.868 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_up_out                                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.084      ; 2.248      ;
; 19.868 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_off_out                               ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.084      ; 2.248      ;
; 19.868 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_down_out                              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.084      ; 2.248      ;
; 19.868 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_on_out                                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.084      ; 2.248      ;
; 19.941 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_ctrl:i_serial_ctrl|serial_up_out                       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.077      ; 2.168      ;
; 19.941 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_ctrl:i_serial_ctrl|serial_down_out                     ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.077      ; 2.168      ;
; 19.941 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_ctrl:i_serial_ctrl|serial_on_out                       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.077      ; 2.168      ;
; 19.941 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_ctrl:i_serial_ctrl|serial_off_out                      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.077      ; 2.168      ;
; 19.941 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_on                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.077      ; 2.168      ;
; 19.960 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[0]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.073      ; 2.145      ;
; 19.960 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[1]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.073      ; 2.145      ;
; 19.960 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[2]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.073      ; 2.145      ;
; 19.960 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[3]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.073      ; 2.145      ;
; 19.960 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[4]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.073      ; 2.145      ;
; 19.960 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[5]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.073      ; 2.145      ;
; 19.960 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[6]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.073      ; 2.145      ;
; 19.960 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[7]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.073      ; 2.145      ;
; 19.960 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[8]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.073      ; 2.145      ;
; 19.960 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[9]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.073      ; 2.145      ;
; 19.960 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[10]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.073      ; 2.145      ;
; 19.960 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[11]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.073      ; 2.145      ;
; 19.960 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[12]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.073      ; 2.145      ;
; 19.960 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[13]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.073      ; 2.145      ;
; 19.960 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[14]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.073      ; 2.145      ;
; 19.960 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[15]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.073      ; 2.145      ;
; 20.055 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[6]                                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.072      ; 2.049      ;
; 20.055 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[14]                                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.072      ; 2.049      ;
; 20.055 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[15]                                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.072      ; 2.049      ;
; 20.061 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[5]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.071      ; 2.042      ;
; 20.061 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[4]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.071      ; 2.042      ;
; 20.061 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[7]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.071      ; 2.042      ;
; 20.061 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[6]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.071      ; 2.042      ;
; 20.081 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_idle                          ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.077      ; 2.028      ;
; 20.081 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_up                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.077      ; 2.028      ;
; 20.081 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_down                          ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.077      ; 2.028      ;
; 20.081 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_off                           ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.077      ; 2.028      ;
; 20.081 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[3]                                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.077      ; 2.028      ;
; 20.081 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[4]                                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.077      ; 2.028      ;
; 20.081 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]                                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.077      ; 2.028      ;
; 20.081 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[2]                                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.077      ; 2.028      ;
; 20.182 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[0]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.075      ; 1.925      ;
; 20.182 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[1]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.075      ; 1.925      ;
; 20.182 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[3]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.075      ; 1.925      ;
; 20.182 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[2]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.075      ; 1.925      ;
; 20.188 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]                                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.076      ; 1.920      ;
; 20.188 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]                                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.076      ; 1.920      ;
; 20.188 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[9]                                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.076      ; 1.920      ;
; 20.188 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[10]                                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.076      ; 1.920      ;
; 20.188 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[11]                                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.076      ; 1.920      ;
; 20.188 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[12]                                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.076      ; 1.920      ;
; 20.188 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[13]                                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.076      ; 1.920      ;
; 20.286 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[6]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 1.937      ; 1.616      ;
; 20.296 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[4]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 1.935      ; 1.604      ;
; 20.296 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[5]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 1.935      ; 1.604      ;
; 20.297 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_idle            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.065      ; 1.800      ;
; 20.297 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_hundreds   ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.065      ; 1.800      ;
; 20.297 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_ones       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.065      ; 1.800      ;
; 20.297 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_procent    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.065      ; 1.800      ;
; 20.297 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_cr         ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.065      ; 1.800      ;
; 20.297 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|transmit_valid_out                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.065      ; 1.800      ;
; 20.305 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_tens       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.066      ; 1.793      ;
; 20.305 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[1]~_Duplicate_1 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.066      ; 1.793      ;
; 20.419 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[1]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 1.932      ; 1.478      ;
; 20.419 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[2]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 1.932      ; 1.478      ;
; 20.419 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[3]~_Duplicate_1 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 1.932      ; 1.478      ;
; 20.421 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[5]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 1.927      ; 1.471      ;
; 20.421 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[6]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 1.927      ; 1.471      ;
; 20.421 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[3]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 1.927      ; 1.471      ;
; 20.427 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[1]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 1.922      ; 1.460      ;
; 20.427 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[2]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 1.922      ; 1.460      ;
; 20.427 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[3]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 1.922      ; 1.460      ;
; 20.427 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[4]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 1.922      ; 1.460      ;
; 20.437 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[4]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 1.916      ; 1.444      ;
; 20.437 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[5]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 1.916      ; 1.444      ;
; 20.437 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[6]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 1.916      ; 1.444      ;
; 20.437 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[0]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 1.916      ; 1.444      ;
; 20.581 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[2]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 1.922      ; 1.306      ;
; 20.581 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[3]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 1.922      ; 1.306      ;
; 20.590 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[0]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 1.927      ; 1.302      ;
; 20.590 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[1]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 1.927      ; 1.302      ;
+--------+----------------------------------------------+---------------------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'tc_clock_50'                                                                                                                                                                                                  ;
+--------+----------------------------------------------+---------------------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                                       ; Launch Clock                                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+---------------------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+
; -0.676 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[0]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 1.927      ; 1.302      ;
; -0.676 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[1]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 1.927      ; 1.302      ;
; -0.667 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[2]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 1.922      ; 1.306      ;
; -0.667 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[3]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 1.922      ; 1.306      ;
; -0.523 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[4]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 1.916      ; 1.444      ;
; -0.523 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[5]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 1.916      ; 1.444      ;
; -0.523 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[6]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 1.916      ; 1.444      ;
; -0.523 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[0]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 1.916      ; 1.444      ;
; -0.513 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[1]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 1.922      ; 1.460      ;
; -0.513 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[2]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 1.922      ; 1.460      ;
; -0.513 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[3]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 1.922      ; 1.460      ;
; -0.513 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[4]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 1.922      ; 1.460      ;
; -0.507 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[5]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 1.927      ; 1.471      ;
; -0.507 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[6]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 1.927      ; 1.471      ;
; -0.507 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[3]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 1.927      ; 1.471      ;
; -0.505 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[1]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 1.932      ; 1.478      ;
; -0.505 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[2]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 1.932      ; 1.478      ;
; -0.505 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[3]~_Duplicate_1 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 1.932      ; 1.478      ;
; -0.425 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_tens       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.066      ; 1.793      ;
; -0.425 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[1]~_Duplicate_1 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.066      ; 1.793      ;
; -0.417 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_idle            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.065      ; 1.800      ;
; -0.417 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_hundreds   ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.065      ; 1.800      ;
; -0.417 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_ones       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.065      ; 1.800      ;
; -0.417 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_procent    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.065      ; 1.800      ;
; -0.417 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_cr         ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.065      ; 1.800      ;
; -0.417 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|transmit_valid_out                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.065      ; 1.800      ;
; -0.382 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[4]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 1.935      ; 1.604      ;
; -0.382 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[5]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 1.935      ; 1.604      ;
; -0.372 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[6]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 1.937      ; 1.616      ;
; -0.308 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]                                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.076      ; 1.920      ;
; -0.308 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]                                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.076      ; 1.920      ;
; -0.308 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[9]                                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.076      ; 1.920      ;
; -0.308 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[10]                                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.076      ; 1.920      ;
; -0.308 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[11]                                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.076      ; 1.920      ;
; -0.308 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[12]                                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.076      ; 1.920      ;
; -0.308 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[13]                                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.076      ; 1.920      ;
; -0.302 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[0]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.075      ; 1.925      ;
; -0.302 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[1]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.075      ; 1.925      ;
; -0.302 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[3]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.075      ; 1.925      ;
; -0.302 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[2]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.075      ; 1.925      ;
; -0.201 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_idle                          ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.077      ; 2.028      ;
; -0.201 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_up                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.077      ; 2.028      ;
; -0.201 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_down                          ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.077      ; 2.028      ;
; -0.201 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_off                           ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.077      ; 2.028      ;
; -0.201 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[3]                                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.077      ; 2.028      ;
; -0.201 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[4]                                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.077      ; 2.028      ;
; -0.201 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]                                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.077      ; 2.028      ;
; -0.201 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[2]                                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.077      ; 2.028      ;
; -0.181 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[5]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.071      ; 2.042      ;
; -0.181 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[4]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.071      ; 2.042      ;
; -0.181 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[7]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.071      ; 2.042      ;
; -0.181 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[6]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.071      ; 2.042      ;
; -0.175 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[6]                                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.072      ; 2.049      ;
; -0.175 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[14]                                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.072      ; 2.049      ;
; -0.175 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[15]                                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.072      ; 2.049      ;
; -0.080 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[0]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.073      ; 2.145      ;
; -0.080 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[1]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.073      ; 2.145      ;
; -0.080 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[2]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.073      ; 2.145      ;
; -0.080 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[3]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.073      ; 2.145      ;
; -0.080 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[4]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.073      ; 2.145      ;
; -0.080 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[5]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.073      ; 2.145      ;
; -0.080 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[6]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.073      ; 2.145      ;
; -0.080 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[7]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.073      ; 2.145      ;
; -0.080 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[8]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.073      ; 2.145      ;
; -0.080 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[9]                             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.073      ; 2.145      ;
; -0.080 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[10]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.073      ; 2.145      ;
; -0.080 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[11]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.073      ; 2.145      ;
; -0.080 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[12]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.073      ; 2.145      ;
; -0.080 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[13]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.073      ; 2.145      ;
; -0.080 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[14]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.073      ; 2.145      ;
; -0.080 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[15]                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.073      ; 2.145      ;
; -0.061 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_ctrl:i_serial_ctrl|serial_up_out                       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.077      ; 2.168      ;
; -0.061 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_ctrl:i_serial_ctrl|serial_down_out                     ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.077      ; 2.168      ;
; -0.061 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_ctrl:i_serial_ctrl|serial_on_out                       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.077      ; 2.168      ;
; -0.061 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_ctrl:i_serial_ctrl|serial_off_out                      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.077      ; 2.168      ;
; -0.061 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_on                            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.077      ; 2.168      ;
; 0.012  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_up_out                                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.084      ; 2.248      ;
; 0.012  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_off_out                               ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.084      ; 2.248      ;
; 0.012  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_down_out                              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.084      ; 2.248      ;
; 0.012  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_on_out                                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.084      ; 2.248      ;
+--------+----------------------------------------------+---------------------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'tc_clock_50'                                                                                                                                                                 ;
+-------+--------------+----------------+------------------+-------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                                                                                                                  ;
+-------+--------------+----------------+------------------+-------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg0 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg0 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg1 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg1 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg2 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg2 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg3 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg3 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg4 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg4 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg5 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg5 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg6 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg6 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg7 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0~porta_address_reg7 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[0]                                                                             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[0]                                                                             ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[1]                                                                             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[1]                                                                             ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[2]                                                                             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[2]                                                                             ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[3]                                                                             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[3]                                                                             ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[4]                                                                             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[4]                                                                             ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[5]                                                                             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[5]                                                                             ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[6]                                                                             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[6]                                                                             ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[7]                                                                             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[7]                                                                             ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_0_in[0]                                                                                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_0_in[0]                                                                                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_0_in[1]                                                                                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_0_in[1]                                                                                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_0_in[2]                                                                                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_0_in[2]                                                                                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_0_in[3]                                                                                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_0_in[3]                                                                                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_1_in[0]                                                                                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_1_in[0]                                                                                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_1_in[1]                                                                                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_1_in[1]                                                                                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_1_in[2]                                                                                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_1_in[2]                                                                                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_1_in[3]                                                                                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_1_in[3]                                                                                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_2_in[0]                                                                                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_2_in[0]                                                                                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_2_in[1]                                                                                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_2_in[1]                                                                                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[0]                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[0]                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[1]                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[1]                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[2]                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[2]                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[3]                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[3]                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[4]                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[4]                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[5]                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[5]                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[6]                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[6]                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[7]                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[7]                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[0]                                                                              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[0]                                                                              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[1]                                                                              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[1]                                                                              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[2]                                                                              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[2]                                                                              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[3]                                                                              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[3]                                                                              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[4]                                                                              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[4]                                                                              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[5]                                                                              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[5]                                                                              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_idle                                                                      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_idle                                                                      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_cr                                                                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_cr                                                                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_hundreds                                                             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_hundreds                                                             ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_ones                                                                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_ones                                                                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_procent                                                              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_procent                                                              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_tens                                                                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_tens                                                                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[0]                                                                        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[0]                                                                        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[1]                                                                        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[1]                                                                        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[2]                                                                        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[2]                                                                        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[3]                                                                        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[3]                                                                        ;
+-------+--------------+----------------+------------------+-------------+------------+-------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: '\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]'                                                                                                          ;
+--------+--------------+----------------+------------------+-----------------------------------------------------+------------+-----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                               ; Clock Edge ; Target                                                          ;
+--------+--------------+----------------+------------------+-----------------------------------------------------+------------+-----------------------------------------------------------------+
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0]                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0]                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1]                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1]                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2]                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2]                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3]                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3]                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4]                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4]                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5]                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5]                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6]                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6]                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out                    ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out                    ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_altera_pll|altpll_component|_clk1~clkctrl|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_altera_pll|altpll_component|_clk1~clkctrl|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_altera_pll|altpll_component|_clk1~clkctrl|outclk   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_altera_pll|altpll_component|_clk1~clkctrl|outclk   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[0]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[0]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[1]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[1]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[2]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[2]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[3]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[3]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[4]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[4]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[5]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[5]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[6]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[6]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_out|clk                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_out|clk                           ;
+--------+--------------+----------------+------------------+-----------------------------------------------------+------------+-----------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+------------+-------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+-------------+-------+-------+------------+-----------------+
; fpga_in_rx ; tc_clock_50 ; 1.100 ; 1.100 ; Rise       ; tc_clock_50     ;
; key_n[*]   ; tc_clock_50 ; 1.236 ; 1.236 ; Rise       ; tc_clock_50     ;
;  key_n[0]  ; tc_clock_50 ; 1.093 ; 1.093 ; Rise       ; tc_clock_50     ;
;  key_n[1]  ; tc_clock_50 ; 1.072 ; 1.072 ; Rise       ; tc_clock_50     ;
;  key_n[2]  ; tc_clock_50 ; 1.236 ; 1.236 ; Rise       ; tc_clock_50     ;
;  key_n[3]  ; tc_clock_50 ; 1.162 ; 1.162 ; Rise       ; tc_clock_50     ;
+------------+-------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+------------+-------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+-------------+--------+--------+------------+-----------------+
; fpga_in_rx ; tc_clock_50 ; -0.980 ; -0.980 ; Rise       ; tc_clock_50     ;
; key_n[*]   ; tc_clock_50 ; -0.952 ; -0.952 ; Rise       ; tc_clock_50     ;
;  key_n[0]  ; tc_clock_50 ; -0.973 ; -0.973 ; Rise       ; tc_clock_50     ;
;  key_n[1]  ; tc_clock_50 ; -0.952 ; -0.952 ; Rise       ; tc_clock_50     ;
;  key_n[2]  ; tc_clock_50 ; -1.116 ; -1.116 ; Rise       ; tc_clock_50     ;
;  key_n[3]  ; tc_clock_50 ; -1.042 ; -1.042 ; Rise       ; tc_clock_50     ;
+------------+-------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+-------------+-------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+-------------+-------+-------+------------+-----------------+
; fpga_out_tx ; tc_clock_50 ; 3.165 ; 3.165 ; Rise       ; tc_clock_50     ;
; hex0_n[*]   ; tc_clock_50 ; 2.979 ; 2.979 ; Rise       ; tc_clock_50     ;
;  hex0_n[0]  ; tc_clock_50 ; 2.949 ; 2.949 ; Rise       ; tc_clock_50     ;
;  hex0_n[1]  ; tc_clock_50 ; 2.979 ; 2.979 ; Rise       ; tc_clock_50     ;
;  hex0_n[2]  ; tc_clock_50 ; 2.974 ; 2.974 ; Rise       ; tc_clock_50     ;
;  hex0_n[3]  ; tc_clock_50 ; 2.974 ; 2.974 ; Rise       ; tc_clock_50     ;
;  hex0_n[4]  ; tc_clock_50 ; 2.978 ; 2.978 ; Rise       ; tc_clock_50     ;
;  hex0_n[5]  ; tc_clock_50 ; 2.978 ; 2.978 ; Rise       ; tc_clock_50     ;
;  hex0_n[6]  ; tc_clock_50 ; 2.978 ; 2.978 ; Rise       ; tc_clock_50     ;
; hex1_n[*]   ; tc_clock_50 ; 2.999 ; 2.999 ; Rise       ; tc_clock_50     ;
;  hex1_n[0]  ; tc_clock_50 ; 2.988 ; 2.988 ; Rise       ; tc_clock_50     ;
;  hex1_n[1]  ; tc_clock_50 ; 2.954 ; 2.954 ; Rise       ; tc_clock_50     ;
;  hex1_n[2]  ; tc_clock_50 ; 2.954 ; 2.954 ; Rise       ; tc_clock_50     ;
;  hex1_n[3]  ; tc_clock_50 ; 2.964 ; 2.964 ; Rise       ; tc_clock_50     ;
;  hex1_n[4]  ; tc_clock_50 ; 2.974 ; 2.974 ; Rise       ; tc_clock_50     ;
;  hex1_n[5]  ; tc_clock_50 ; 2.999 ; 2.999 ; Rise       ; tc_clock_50     ;
;  hex1_n[6]  ; tc_clock_50 ; 2.999 ; 2.999 ; Rise       ; tc_clock_50     ;
; hex2_n[*]   ; tc_clock_50 ; 3.004 ; 3.004 ; Rise       ; tc_clock_50     ;
;  hex2_n[0]  ; tc_clock_50 ; 2.959 ; 2.959 ; Rise       ; tc_clock_50     ;
;  hex2_n[1]  ; tc_clock_50 ; 2.964 ; 2.964 ; Rise       ; tc_clock_50     ;
;  hex2_n[2]  ; tc_clock_50 ; 3.004 ; 3.004 ; Rise       ; tc_clock_50     ;
;  hex2_n[3]  ; tc_clock_50 ; 3.004 ; 3.004 ; Rise       ; tc_clock_50     ;
;  hex2_n[4]  ; tc_clock_50 ; 2.987 ; 2.987 ; Rise       ; tc_clock_50     ;
;  hex2_n[5]  ; tc_clock_50 ; 2.977 ; 2.977 ; Rise       ; tc_clock_50     ;
;  hex2_n[6]  ; tc_clock_50 ; 2.989 ; 2.989 ; Rise       ; tc_clock_50     ;
; ledg[*]     ; tc_clock_50 ; 2.989 ; 2.989 ; Rise       ; tc_clock_50     ;
;  ledg[0]    ; tc_clock_50 ; 2.989 ; 2.989 ; Rise       ; tc_clock_50     ;
; ledr[*]     ; tc_clock_50 ; 2.993 ; 2.993 ; Rise       ; tc_clock_50     ;
;  ledr[0]    ; tc_clock_50 ; 2.993 ; 2.993 ; Rise       ; tc_clock_50     ;
+-------------+-------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+-------------+-------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+-------------+-------+-------+------------+-----------------+
; fpga_out_tx ; tc_clock_50 ; 3.165 ; 3.165 ; Rise       ; tc_clock_50     ;
; hex0_n[*]   ; tc_clock_50 ; 2.949 ; 2.949 ; Rise       ; tc_clock_50     ;
;  hex0_n[0]  ; tc_clock_50 ; 2.949 ; 2.949 ; Rise       ; tc_clock_50     ;
;  hex0_n[1]  ; tc_clock_50 ; 2.979 ; 2.979 ; Rise       ; tc_clock_50     ;
;  hex0_n[2]  ; tc_clock_50 ; 2.974 ; 2.974 ; Rise       ; tc_clock_50     ;
;  hex0_n[3]  ; tc_clock_50 ; 2.974 ; 2.974 ; Rise       ; tc_clock_50     ;
;  hex0_n[4]  ; tc_clock_50 ; 2.978 ; 2.978 ; Rise       ; tc_clock_50     ;
;  hex0_n[5]  ; tc_clock_50 ; 2.978 ; 2.978 ; Rise       ; tc_clock_50     ;
;  hex0_n[6]  ; tc_clock_50 ; 2.978 ; 2.978 ; Rise       ; tc_clock_50     ;
; hex1_n[*]   ; tc_clock_50 ; 2.954 ; 2.954 ; Rise       ; tc_clock_50     ;
;  hex1_n[0]  ; tc_clock_50 ; 2.988 ; 2.988 ; Rise       ; tc_clock_50     ;
;  hex1_n[1]  ; tc_clock_50 ; 2.954 ; 2.954 ; Rise       ; tc_clock_50     ;
;  hex1_n[2]  ; tc_clock_50 ; 2.954 ; 2.954 ; Rise       ; tc_clock_50     ;
;  hex1_n[3]  ; tc_clock_50 ; 2.964 ; 2.964 ; Rise       ; tc_clock_50     ;
;  hex1_n[4]  ; tc_clock_50 ; 2.974 ; 2.974 ; Rise       ; tc_clock_50     ;
;  hex1_n[5]  ; tc_clock_50 ; 2.999 ; 2.999 ; Rise       ; tc_clock_50     ;
;  hex1_n[6]  ; tc_clock_50 ; 2.999 ; 2.999 ; Rise       ; tc_clock_50     ;
; hex2_n[*]   ; tc_clock_50 ; 2.959 ; 2.959 ; Rise       ; tc_clock_50     ;
;  hex2_n[0]  ; tc_clock_50 ; 2.959 ; 2.959 ; Rise       ; tc_clock_50     ;
;  hex2_n[1]  ; tc_clock_50 ; 2.964 ; 2.964 ; Rise       ; tc_clock_50     ;
;  hex2_n[2]  ; tc_clock_50 ; 3.004 ; 3.004 ; Rise       ; tc_clock_50     ;
;  hex2_n[3]  ; tc_clock_50 ; 3.004 ; 3.004 ; Rise       ; tc_clock_50     ;
;  hex2_n[4]  ; tc_clock_50 ; 2.987 ; 2.987 ; Rise       ; tc_clock_50     ;
;  hex2_n[5]  ; tc_clock_50 ; 2.977 ; 2.977 ; Rise       ; tc_clock_50     ;
;  hex2_n[6]  ; tc_clock_50 ; 2.989 ; 2.989 ; Rise       ; tc_clock_50     ;
; ledg[*]     ; tc_clock_50 ; 2.989 ; 2.989 ; Rise       ; tc_clock_50     ;
;  ledg[0]    ; tc_clock_50 ; 2.989 ; 2.989 ; Rise       ; tc_clock_50     ;
; ledr[*]     ; tc_clock_50 ; 2.993 ; 2.993 ; Rise       ; tc_clock_50     ;
;  ledr[0]    ; tc_clock_50 ; 2.993 ; 2.993 ; Rise       ; tc_clock_50     ;
+-------------+-------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                               ;
+------------------------------------------------------+--------+--------+----------+---------+---------------------+
; Clock                                                ; Setup  ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------------------------+--------+--------+----------+---------+---------------------+
; Worst-case Slack                                     ; 6.330  ; -0.413 ; 17.654   ; -0.676  ; 7.686               ;
;  \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 16.696 ; 0.215  ; N/A      ; N/A     ; 8.889               ;
;  tc_clock_50                                         ; 6.330  ; -0.413 ; 17.654   ; -0.676  ; 7.686               ;
; Design-wide TNS                                      ; 0.0    ; -8.933 ; 0.0      ; -22.16  ; 0.0                 ;
;  \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000  ; 0.000  ; N/A      ; N/A     ; 0.000               ;
;  tc_clock_50                                         ; 0.000  ; -8.933 ; 0.000    ; -22.160 ; 0.000               ;
+------------------------------------------------------+--------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+------------+-------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+-------------+-------+-------+------------+-----------------+
; fpga_in_rx ; tc_clock_50 ; 2.830 ; 2.830 ; Rise       ; tc_clock_50     ;
; key_n[*]   ; tc_clock_50 ; 3.058 ; 3.058 ; Rise       ; tc_clock_50     ;
;  key_n[0]  ; tc_clock_50 ; 2.723 ; 2.723 ; Rise       ; tc_clock_50     ;
;  key_n[1]  ; tc_clock_50 ; 2.458 ; 2.458 ; Rise       ; tc_clock_50     ;
;  key_n[2]  ; tc_clock_50 ; 3.058 ; 3.058 ; Rise       ; tc_clock_50     ;
;  key_n[3]  ; tc_clock_50 ; 2.836 ; 2.836 ; Rise       ; tc_clock_50     ;
+------------+-------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+------------+-------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+-------------+--------+--------+------------+-----------------+
; fpga_in_rx ; tc_clock_50 ; -0.980 ; -0.980 ; Rise       ; tc_clock_50     ;
; key_n[*]   ; tc_clock_50 ; -0.952 ; -0.952 ; Rise       ; tc_clock_50     ;
;  key_n[0]  ; tc_clock_50 ; -0.973 ; -0.973 ; Rise       ; tc_clock_50     ;
;  key_n[1]  ; tc_clock_50 ; -0.952 ; -0.952 ; Rise       ; tc_clock_50     ;
;  key_n[2]  ; tc_clock_50 ; -1.116 ; -1.116 ; Rise       ; tc_clock_50     ;
;  key_n[3]  ; tc_clock_50 ; -1.042 ; -1.042 ; Rise       ; tc_clock_50     ;
+------------+-------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+-------------+-------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+-------------+-------+-------+------------+-----------------+
; fpga_out_tx ; tc_clock_50 ; 5.670 ; 5.670 ; Rise       ; tc_clock_50     ;
; hex0_n[*]   ; tc_clock_50 ; 5.343 ; 5.343 ; Rise       ; tc_clock_50     ;
;  hex0_n[0]  ; tc_clock_50 ; 5.313 ; 5.313 ; Rise       ; tc_clock_50     ;
;  hex0_n[1]  ; tc_clock_50 ; 5.343 ; 5.343 ; Rise       ; tc_clock_50     ;
;  hex0_n[2]  ; tc_clock_50 ; 5.337 ; 5.337 ; Rise       ; tc_clock_50     ;
;  hex0_n[3]  ; tc_clock_50 ; 5.337 ; 5.337 ; Rise       ; tc_clock_50     ;
;  hex0_n[4]  ; tc_clock_50 ; 5.339 ; 5.339 ; Rise       ; tc_clock_50     ;
;  hex0_n[5]  ; tc_clock_50 ; 5.339 ; 5.339 ; Rise       ; tc_clock_50     ;
;  hex0_n[6]  ; tc_clock_50 ; 5.339 ; 5.339 ; Rise       ; tc_clock_50     ;
; hex1_n[*]   ; tc_clock_50 ; 5.364 ; 5.364 ; Rise       ; tc_clock_50     ;
;  hex1_n[0]  ; tc_clock_50 ; 5.349 ; 5.349 ; Rise       ; tc_clock_50     ;
;  hex1_n[1]  ; tc_clock_50 ; 5.318 ; 5.318 ; Rise       ; tc_clock_50     ;
;  hex1_n[2]  ; tc_clock_50 ; 5.318 ; 5.318 ; Rise       ; tc_clock_50     ;
;  hex1_n[3]  ; tc_clock_50 ; 5.328 ; 5.328 ; Rise       ; tc_clock_50     ;
;  hex1_n[4]  ; tc_clock_50 ; 5.338 ; 5.338 ; Rise       ; tc_clock_50     ;
;  hex1_n[5]  ; tc_clock_50 ; 5.364 ; 5.364 ; Rise       ; tc_clock_50     ;
;  hex1_n[6]  ; tc_clock_50 ; 5.364 ; 5.364 ; Rise       ; tc_clock_50     ;
; hex2_n[*]   ; tc_clock_50 ; 5.368 ; 5.368 ; Rise       ; tc_clock_50     ;
;  hex2_n[0]  ; tc_clock_50 ; 5.324 ; 5.324 ; Rise       ; tc_clock_50     ;
;  hex2_n[1]  ; tc_clock_50 ; 5.328 ; 5.328 ; Rise       ; tc_clock_50     ;
;  hex2_n[2]  ; tc_clock_50 ; 5.368 ; 5.368 ; Rise       ; tc_clock_50     ;
;  hex2_n[3]  ; tc_clock_50 ; 5.368 ; 5.368 ; Rise       ; tc_clock_50     ;
;  hex2_n[4]  ; tc_clock_50 ; 5.351 ; 5.351 ; Rise       ; tc_clock_50     ;
;  hex2_n[5]  ; tc_clock_50 ; 5.341 ; 5.341 ; Rise       ; tc_clock_50     ;
;  hex2_n[6]  ; tc_clock_50 ; 5.354 ; 5.354 ; Rise       ; tc_clock_50     ;
; ledg[*]     ; tc_clock_50 ; 5.349 ; 5.349 ; Rise       ; tc_clock_50     ;
;  ledg[0]    ; tc_clock_50 ; 5.349 ; 5.349 ; Rise       ; tc_clock_50     ;
; ledr[*]     ; tc_clock_50 ; 5.357 ; 5.357 ; Rise       ; tc_clock_50     ;
;  ledr[0]    ; tc_clock_50 ; 5.357 ; 5.357 ; Rise       ; tc_clock_50     ;
+-------------+-------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+-------------+-------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+-------------+-------+-------+------------+-----------------+
; fpga_out_tx ; tc_clock_50 ; 3.165 ; 3.165 ; Rise       ; tc_clock_50     ;
; hex0_n[*]   ; tc_clock_50 ; 2.949 ; 2.949 ; Rise       ; tc_clock_50     ;
;  hex0_n[0]  ; tc_clock_50 ; 2.949 ; 2.949 ; Rise       ; tc_clock_50     ;
;  hex0_n[1]  ; tc_clock_50 ; 2.979 ; 2.979 ; Rise       ; tc_clock_50     ;
;  hex0_n[2]  ; tc_clock_50 ; 2.974 ; 2.974 ; Rise       ; tc_clock_50     ;
;  hex0_n[3]  ; tc_clock_50 ; 2.974 ; 2.974 ; Rise       ; tc_clock_50     ;
;  hex0_n[4]  ; tc_clock_50 ; 2.978 ; 2.978 ; Rise       ; tc_clock_50     ;
;  hex0_n[5]  ; tc_clock_50 ; 2.978 ; 2.978 ; Rise       ; tc_clock_50     ;
;  hex0_n[6]  ; tc_clock_50 ; 2.978 ; 2.978 ; Rise       ; tc_clock_50     ;
; hex1_n[*]   ; tc_clock_50 ; 2.954 ; 2.954 ; Rise       ; tc_clock_50     ;
;  hex1_n[0]  ; tc_clock_50 ; 2.988 ; 2.988 ; Rise       ; tc_clock_50     ;
;  hex1_n[1]  ; tc_clock_50 ; 2.954 ; 2.954 ; Rise       ; tc_clock_50     ;
;  hex1_n[2]  ; tc_clock_50 ; 2.954 ; 2.954 ; Rise       ; tc_clock_50     ;
;  hex1_n[3]  ; tc_clock_50 ; 2.964 ; 2.964 ; Rise       ; tc_clock_50     ;
;  hex1_n[4]  ; tc_clock_50 ; 2.974 ; 2.974 ; Rise       ; tc_clock_50     ;
;  hex1_n[5]  ; tc_clock_50 ; 2.999 ; 2.999 ; Rise       ; tc_clock_50     ;
;  hex1_n[6]  ; tc_clock_50 ; 2.999 ; 2.999 ; Rise       ; tc_clock_50     ;
; hex2_n[*]   ; tc_clock_50 ; 2.959 ; 2.959 ; Rise       ; tc_clock_50     ;
;  hex2_n[0]  ; tc_clock_50 ; 2.959 ; 2.959 ; Rise       ; tc_clock_50     ;
;  hex2_n[1]  ; tc_clock_50 ; 2.964 ; 2.964 ; Rise       ; tc_clock_50     ;
;  hex2_n[2]  ; tc_clock_50 ; 3.004 ; 3.004 ; Rise       ; tc_clock_50     ;
;  hex2_n[3]  ; tc_clock_50 ; 3.004 ; 3.004 ; Rise       ; tc_clock_50     ;
;  hex2_n[4]  ; tc_clock_50 ; 2.987 ; 2.987 ; Rise       ; tc_clock_50     ;
;  hex2_n[5]  ; tc_clock_50 ; 2.977 ; 2.977 ; Rise       ; tc_clock_50     ;
;  hex2_n[6]  ; tc_clock_50 ; 2.989 ; 2.989 ; Rise       ; tc_clock_50     ;
; ledg[*]     ; tc_clock_50 ; 2.989 ; 2.989 ; Rise       ; tc_clock_50     ;
;  ledg[0]    ; tc_clock_50 ; 2.989 ; 2.989 ; Rise       ; tc_clock_50     ;
; ledr[*]     ; tc_clock_50 ; 2.993 ; 2.993 ; Rise       ; tc_clock_50     ;
;  ledr[0]    ; tc_clock_50 ; 2.993 ; 2.993 ; Rise       ; tc_clock_50     ;
+-------------+-------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                       ;
+-----------------------------------------------------+-----------------------------------------------------+----------+----------+----------+----------+
; From Clock                                          ; To Clock                                            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------+-----------------------------------------------------+----------+----------+----------+----------+
; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 84       ; 0        ; 0        ; 0        ;
; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50                                         ; 113      ; 0        ; 0        ; 0        ;
; tc_clock_50                                         ; tc_clock_50                                         ; 6454     ; 0        ; 0        ; 0        ;
+-----------------------------------------------------+-----------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                        ;
+-----------------------------------------------------+-----------------------------------------------------+----------+----------+----------+----------+
; From Clock                                          ; To Clock                                            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------+-----------------------------------------------------+----------+----------+----------+----------+
; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 84       ; 0        ; 0        ; 0        ;
; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50                                         ; 113      ; 0        ; 0        ; 0        ;
; tc_clock_50                                         ; tc_clock_50                                         ; 6454     ; 0        ; 0        ; 0        ;
+-----------------------------------------------------+-----------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                            ;
+-----------------------------------------------------+-------------+----------+----------+----------+----------+
; From Clock                                          ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------+-------------+----------+----------+----------+----------+
; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 80       ; 0        ; 0        ; 0        ;
+-----------------------------------------------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                             ;
+-----------------------------------------------------+-------------+----------+----------+----------+----------+
; From Clock                                          ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------+-------------+----------+----------+----------+----------+
; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 80       ; 0        ; 0        ; 0        ;
+-----------------------------------------------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed May 17 08:41:19 2023
Info: Command: quartus_sta pwm_module -c pwm_module
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'sdc_constraints.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {\b_gen_pll:i_altera_pll|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]} {\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]}
Warning (332070): Port "clock_50" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall input delay
Warning (332070): Port "clock_50" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise input delay
Warning (332070): Port "fpga_in_rx" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall input delay
Warning (332070): Port "fpga_in_rx" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise input delay
Warning (332070): Port "key_n[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall input delay
Warning (332070): Port "key_n[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise input delay
Warning (332070): Port "key_n[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall input delay
Warning (332070): Port "key_n[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise input delay
Warning (332070): Port "key_n[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall input delay
Warning (332070): Port "key_n[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise input delay
Warning (332070): Port "key_n[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall input delay
Warning (332070): Port "key_n[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise input delay
Warning (332070): Port "fpga_out_tx" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "fpga_out_tx" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex0_n[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex0_n[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex0_n[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex0_n[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex0_n[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex0_n[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex0_n[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex0_n[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex0_n[4]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex0_n[4]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex0_n[5]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex0_n[5]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex0_n[6]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex0_n[6]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex1_n[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex1_n[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex1_n[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex1_n[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex1_n[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex1_n[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex1_n[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex1_n[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex1_n[4]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex1_n[4]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex1_n[5]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex1_n[5]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex1_n[6]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex1_n[6]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex2_n[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex2_n[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex2_n[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex2_n[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex2_n[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex2_n[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex2_n[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex2_n[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex2_n[4]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex2_n[4]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex2_n[5]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex2_n[5]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex2_n[6]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex2_n[6]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledg[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledg[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledg[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledg[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledg[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledg[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledg[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledg[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledg[4]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledg[4]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledg[5]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledg[5]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledg[6]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledg[6]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledg[7]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledg[7]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledr[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledr[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledr[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledr[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledr[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledr[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledr[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledr[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledr[4]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledr[4]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledr[5]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledr[5]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledr[6]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledr[6]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledr[7]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledr[7]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledr[8]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledr[8]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledr[9]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledr[9]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "~LVDS91p/nCEO~" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "~LVDS91p/nCEO~" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 6.330
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     6.330         0.000 tc_clock_50 
    Info (332119):    16.696         0.000 \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] 
    Info (332119):     0.445         0.000 tc_clock_50 
Info (332146): Worst-case recovery slack is 17.654
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    17.654         0.000 tc_clock_50 
Info (332146): Worst-case removal slack is 0.017
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.017         0.000 tc_clock_50 
Info (332146): Worst-case minimum pulse width slack is 7.686
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.686         0.000 tc_clock_50 
    Info (332119):     8.889         0.000 \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 8.835
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     8.835         0.000 tc_clock_50 
    Info (332119):    18.687         0.000 \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] 
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case hold slack is -0.413
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.413        -8.933 tc_clock_50 
    Info (332119):     0.215         0.000 \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] 
Info (332146): Worst-case recovery slack is 19.868
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    19.868         0.000 tc_clock_50 
Info (332146): Worst-case removal slack is -0.676
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.676       -22.160 tc_clock_50 
Info (332146): Worst-case minimum pulse width slack is 8.077
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     8.077         0.000 tc_clock_50 
    Info (332119):     9.000         0.000 \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 96 warnings
    Info: Peak virtual memory: 4547 megabytes
    Info: Processing ended: Wed May 17 08:41:20 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


