Timing Analyzer report for Giraffe_ADC
Tue Sep 27 15:00:21 2022
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk_50M'
 14. Slow 1200mV 85C Model Setup: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'
 15. Slow 1200mV 85C Model Hold: 'clk_50M'
 16. Slow 1200mV 85C Model Hold: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'
 17. Slow 1200mV 85C Model Recovery: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'
 18. Slow 1200mV 85C Model Recovery: 'clk_50M'
 19. Slow 1200mV 85C Model Removal: 'clk_50M'
 20. Slow 1200mV 85C Model Removal: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'
 21. Slow 1200mV 85C Model Metastability Summary
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clk_50M'
 29. Slow 1200mV 0C Model Setup: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'
 30. Slow 1200mV 0C Model Hold: 'clk_50M'
 31. Slow 1200mV 0C Model Hold: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'
 32. Slow 1200mV 0C Model Recovery: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'
 33. Slow 1200mV 0C Model Recovery: 'clk_50M'
 34. Slow 1200mV 0C Model Removal: 'clk_50M'
 35. Slow 1200mV 0C Model Removal: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'
 36. Slow 1200mV 0C Model Metastability Summary
 37. Fast 1200mV 0C Model Setup Summary
 38. Fast 1200mV 0C Model Hold Summary
 39. Fast 1200mV 0C Model Recovery Summary
 40. Fast 1200mV 0C Model Removal Summary
 41. Fast 1200mV 0C Model Minimum Pulse Width Summary
 42. Fast 1200mV 0C Model Setup: 'clk_50M'
 43. Fast 1200mV 0C Model Setup: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'
 44. Fast 1200mV 0C Model Hold: 'clk_50M'
 45. Fast 1200mV 0C Model Hold: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'
 46. Fast 1200mV 0C Model Recovery: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'
 47. Fast 1200mV 0C Model Recovery: 'clk_50M'
 48. Fast 1200mV 0C Model Removal: 'clk_50M'
 49. Fast 1200mV 0C Model Removal: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'
 50. Fast 1200mV 0C Model Metastability Summary
 51. Multicorner Timing Analysis Summary
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Recovery Transfers
 60. Removal Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths Summary
 64. Clock Status Summary
 65. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                         ;
+-----------------------+---------------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                  ;
; Revision Name         ; Giraffe_ADC                                             ;
; Device Family         ; Cyclone IV E                                            ;
; Device Name           ; EP4CE115F29C7                                           ;
; Timing Models         ; Final                                                   ;
; Delay Model           ; Combined                                                ;
; Rise/Fall Delays      ; Enabled                                                 ;
+-----------------------+---------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.12        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   3.6%      ;
;     Processor 3            ;   1.0%      ;
;     Processor 4            ;   0.9%      ;
;     Processors 5-12        ;   0.8%      ;
+----------------------------+-------------+


+---------------------------------------------------------+
; SDC File List                                           ;
+---------------------+--------+--------------------------+
; SDC File Path       ; Status ; Read at                  ;
+---------------------+--------+--------------------------+
; Giraffe_ADC.out.sdc ; OK     ; Tue Sep 27 15:00:19 2022 ;
+---------------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                  ;
+------------------------------------------------------+-----------+------------+-----------+-------+-----------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+--------------------------------------------------------+----------------------------------------------------------+
; Clock Name                                           ; Type      ; Period     ; Frequency ; Rise  ; Fall      ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master  ; Source                                                 ; Targets                                                  ;
+------------------------------------------------------+-----------+------------+-----------+-------+-----------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+--------------------------------------------------------+----------------------------------------------------------+
; clk_50M                                              ; Base      ; 20.000     ; 50.0 MHz  ; 0.000 ; 10.000    ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                                        ; { clk_50M }                                              ;
; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 100000.000 ; 0.01 MHz  ; 0.000 ; 50000.000 ; 50.00      ; 5000      ; 1           ;       ;        ;           ;            ; false    ; clk_50M ; u_my_PLL|altpll_component|auto_generated|pll1|inclk[0] ; { u_my_PLL|altpll_component|auto_generated|pll1|clk[0] } ;
+------------------------------------------------------+-----------+------------+-----------+-------+-----------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+--------------------------------------------------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                         ;
+------------+-----------------+------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                           ; Note ;
+------------+-----------------+------------------------------------------------------+------+
; 74.01 MHz  ; 74.01 MHz       ; clk_50M                                              ;      ;
; 119.45 MHz ; 119.45 MHz      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ;      ;
+------------+-----------------+------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                          ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; clk_50M                                              ; 6.489 ; 0.000         ;
; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 9.238 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


+------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                           ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; clk_50M                                              ; 0.402 ; 0.000         ;
; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.403 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                                        ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 11.487 ; 0.000         ;
; clk_50M                                              ; 14.787 ; 0.000         ;
+------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                                        ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; clk_50M                                              ; 3.516 ; 0.000         ;
; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 6.641 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                                ;
+------------------------------------------------------+-----------+---------------+
; Clock                                                ; Slack     ; End Point TNS ;
+------------------------------------------------------+-----------+---------------+
; clk_50M                                              ; 9.629     ; 0.000         ;
; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 49999.711 ; 0.000         ;
+------------------------------------------------------+-----------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_50M'                                                                                                                                                                                                      ;
+--------+--------------------------+-------------------------------------------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                                                                                   ; Launch Clock                                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-------------------------------------------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+
; 6.489  ; cnt_received[15]         ; LED_cnt_send[15]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -3.052     ; 8.459      ;
; 6.702  ; cnt_received[10]         ; LED_cnt_send[10]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -3.052     ; 8.246      ;
; 6.782  ; cnt_received[17]         ; LED_cnt_send[17]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -3.054     ; 8.164      ;
; 7.106  ; cnt_received[9]          ; LED_cnt_send[9]                                                                           ; clk_50M                                              ; clk_50M     ; 20.000       ; -3.052     ; 7.842      ;
; 7.327  ; uart_tx:u_uart_tx|tx_reg ; tx2M                                                                                      ; clk_50M                                              ; clk_50M     ; 20.000       ; -3.072     ; 7.601      ;
; 7.650  ; cnt_received[6]          ; LED_cnt_send[6]                                                                           ; clk_50M                                              ; clk_50M     ; 20.000       ; -3.052     ; 7.298      ;
; 7.882  ; cnt_received[7]          ; LED_cnt_send[7]                                                                           ; clk_50M                                              ; clk_50M     ; 20.000       ; -3.052     ; 7.066      ;
; 8.286  ; cnt_received[4]          ; LED_cnt_send[4]                                                                           ; clk_50M                                              ; clk_50M     ; 20.000       ; -3.052     ; 6.662      ;
; 8.359  ; leds_received            ; LED_out[1]                                                                                ; clk_50M                                              ; clk_50M     ; 20.000       ; -3.059     ; 6.582      ;
; 8.440  ; calib_ena_FPGA           ; calib_ena_adc                                                                             ; clk_50M                                              ; clk_50M     ; 20.000       ; 0.000      ; 7.560      ;
; 8.505  ; cnt_received[13]         ; LED_cnt_send[13]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -3.052     ; 6.443      ;
; 8.556  ; cnt_received[5]          ; LED_cnt_send[5]                                                                           ; clk_50M                                              ; clk_50M     ; 20.000       ; -3.052     ; 6.392      ;
; 8.565  ; leds_uart                ; LED_out[2]                                                                                ; clk_50M                                              ; clk_50M     ; 20.000       ; -3.044     ; 6.391      ;
; 8.735  ; cnt_received[1]          ; LED_cnt_send[1]                                                                           ; clk_50M                                              ; clk_50M     ; 20.000       ; -3.052     ; 6.213      ;
; 9.061  ; cnt_received[14]         ; LED_cnt_send[14]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -3.052     ; 5.887      ;
; 9.447  ; cnt_received[0]          ; LED_cnt_send[0]                                                                           ; clk_50M                                              ; clk_50M     ; 20.000       ; -3.059     ; 5.494      ;
; 9.480  ; cnt_received[16]         ; LED_cnt_send[16]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -3.054     ; 5.466      ;
; 9.497  ; cnt_received[11]         ; LED_cnt_send[11]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -3.052     ; 5.451      ;
; 9.509  ; cnt_received[12]         ; LED_cnt_send[12]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -3.052     ; 5.439      ;
; 9.596  ; cnt_received[8]          ; LED_cnt_send[8]                                                                           ; clk_50M                                              ; clk_50M     ; 20.000       ; -3.052     ; 5.352      ;
; 9.726  ; cnt_received[3]          ; LED_cnt_send[3]                                                                           ; clk_50M                                              ; clk_50M     ; 20.000       ; -3.052     ; 5.222      ;
; 9.940  ; cnt_received[2]          ; LED_cnt_send[2]                                                                           ; clk_50M                                              ; clk_50M     ; 20.000       ; -3.052     ; 5.008      ;
; 10.329 ; adc_ena_reg              ; adc_ena                                                                                   ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; clk_50M     ; 20.000       ; -0.344     ; 7.327      ;
; 10.760 ; cnt_received[11]         ; uart_cnt_send[0]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.063     ; 9.195      ;
; 10.760 ; cnt_received[11]         ; my_memory_rtl_0_bypass[4]                                                                 ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.063     ; 9.195      ;
; 10.760 ; cnt_received[11]         ; my_memory_rtl_0_bypass[2]                                                                 ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.063     ; 9.195      ;
; 10.793 ; cnt_received[11]         ; uart_cnt_clk[16]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.063     ; 9.162      ;
; 10.793 ; cnt_received[11]         ; uart_cnt_clk[18]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.063     ; 9.162      ;
; 10.793 ; cnt_received[11]         ; uart_cnt_clk[17]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.063     ; 9.162      ;
; 10.793 ; cnt_received[11]         ; uart_cnt_clk[19]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.063     ; 9.162      ;
; 10.793 ; cnt_received[11]         ; uart_cnt_clk[23]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.063     ; 9.162      ;
; 10.793 ; cnt_received[11]         ; uart_cnt_clk[20]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.063     ; 9.162      ;
; 10.793 ; cnt_received[11]         ; uart_cnt_clk[21]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.063     ; 9.162      ;
; 10.793 ; cnt_received[11]         ; uart_cnt_clk[22]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.063     ; 9.162      ;
; 10.793 ; cnt_received[11]         ; uart_cnt_clk[28]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.063     ; 9.162      ;
; 10.793 ; cnt_received[11]         ; uart_cnt_clk[24]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.063     ; 9.162      ;
; 10.793 ; cnt_received[11]         ; uart_cnt_clk[25]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.063     ; 9.162      ;
; 10.793 ; cnt_received[11]         ; uart_cnt_clk[26]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.063     ; 9.162      ;
; 10.793 ; cnt_received[11]         ; uart_cnt_clk[27]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.063     ; 9.162      ;
; 10.793 ; cnt_received[11]         ; uart_cnt_clk[29]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.063     ; 9.162      ;
; 10.793 ; cnt_received[11]         ; uart_cnt_clk[30]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.063     ; 9.162      ;
; 10.793 ; cnt_received[11]         ; uart_cnt_clk[31]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.063     ; 9.162      ;
; 10.875 ; cnt_received[11]         ; uart_cnt_clk[0]                                                                           ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.063     ; 9.080      ;
; 10.875 ; cnt_received[11]         ; uart_cnt_clk[3]                                                                           ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.063     ; 9.080      ;
; 10.875 ; cnt_received[11]         ; uart_cnt_clk[4]                                                                           ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.063     ; 9.080      ;
; 10.875 ; cnt_received[11]         ; uart_cnt_clk[6]                                                                           ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.063     ; 9.080      ;
; 10.875 ; cnt_received[11]         ; uart_cnt_clk[10]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.063     ; 9.080      ;
; 11.036 ; cnt_received[11]         ; leds_uart                                                                                 ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.087     ; 8.895      ;
; 11.040 ; cnt_received[11]         ; uart_wdata_reg[4]                                                                         ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.064     ; 8.914      ;
; 11.040 ; cnt_received[11]         ; uart_wdata_reg[6]                                                                         ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.064     ; 8.914      ;
; 11.040 ; cnt_received[11]         ; uart_wdata_reg[7]                                                                         ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.064     ; 8.914      ;
; 11.040 ; cnt_received[11]         ; uart_wdata_reg[5]                                                                         ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.064     ; 8.914      ;
; 11.040 ; cnt_received[11]         ; uart_wdata_reg[0]                                                                         ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.064     ; 8.914      ;
; 11.040 ; cnt_received[11]         ; uart_wdata_reg[2]                                                                         ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.064     ; 8.914      ;
; 11.040 ; cnt_received[11]         ; uart_wdata_reg[3]                                                                         ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.064     ; 8.914      ;
; 11.040 ; cnt_received[11]         ; uart_wdata_reg[1]                                                                         ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.064     ; 8.914      ;
; 11.052 ; cnt_received[11]         ; my_memory_rtl_0_bypass[6]                                                                 ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.072     ; 8.894      ;
; 11.052 ; cnt_received[11]         ; my_memory_rtl_0_bypass[8]                                                                 ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.072     ; 8.894      ;
; 11.052 ; cnt_received[11]         ; my_memory_rtl_0_bypass[10]                                                                ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.072     ; 8.894      ;
; 11.052 ; cnt_received[11]         ; my_memory_rtl_0_bypass[12]                                                                ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.072     ; 8.894      ;
; 11.052 ; cnt_received[11]         ; my_memory_rtl_0_bypass[14]                                                                ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.072     ; 8.894      ;
; 11.052 ; cnt_received[11]         ; my_memory_rtl_0_bypass[16]                                                                ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.072     ; 8.894      ;
; 11.083 ; cnt_received[11]         ; uart_cnt_clk[12]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.064     ; 8.871      ;
; 11.084 ; cnt_received[11]         ; altsyncram:my_memory_rtl_0|altsyncram_jii1:auto_generated|ram_block1a0~portb_address_reg0 ; clk_50M                                              ; clk_50M     ; 20.000       ; 0.294      ; 9.268      ;
; 11.095 ; cnt_received[11]         ; uart_cnt_send[27]                                                                         ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.070     ; 8.853      ;
; 11.095 ; cnt_received[11]         ; uart_cnt_send[16]                                                                         ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.070     ; 8.853      ;
; 11.095 ; cnt_received[11]         ; uart_cnt_send[17]                                                                         ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.070     ; 8.853      ;
; 11.095 ; cnt_received[11]         ; uart_cnt_send[18]                                                                         ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.070     ; 8.853      ;
; 11.095 ; cnt_received[11]         ; uart_cnt_send[19]                                                                         ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.070     ; 8.853      ;
; 11.095 ; cnt_received[11]         ; uart_cnt_send[20]                                                                         ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.070     ; 8.853      ;
; 11.095 ; cnt_received[11]         ; uart_cnt_send[21]                                                                         ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.070     ; 8.853      ;
; 11.095 ; cnt_received[11]         ; uart_cnt_send[22]                                                                         ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.070     ; 8.853      ;
; 11.095 ; cnt_received[11]         ; uart_cnt_send[23]                                                                         ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.070     ; 8.853      ;
; 11.095 ; cnt_received[11]         ; uart_cnt_send[24]                                                                         ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.070     ; 8.853      ;
; 11.095 ; cnt_received[11]         ; uart_cnt_send[25]                                                                         ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.070     ; 8.853      ;
; 11.095 ; cnt_received[11]         ; uart_cnt_send[26]                                                                         ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.070     ; 8.853      ;
; 11.095 ; cnt_received[11]         ; uart_cnt_send[30]                                                                         ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.070     ; 8.853      ;
; 11.095 ; cnt_received[11]         ; uart_cnt_send[28]                                                                         ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.070     ; 8.853      ;
; 11.095 ; cnt_received[11]         ; uart_cnt_send[29]                                                                         ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.070     ; 8.853      ;
; 11.095 ; cnt_received[11]         ; uart_cnt_send[31]                                                                         ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.070     ; 8.853      ;
; 11.102 ; cnt_received[1]          ; uart_cnt_send[0]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.063     ; 8.853      ;
; 11.102 ; cnt_received[1]          ; my_memory_rtl_0_bypass[4]                                                                 ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.063     ; 8.853      ;
; 11.102 ; cnt_received[1]          ; my_memory_rtl_0_bypass[2]                                                                 ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.063     ; 8.853      ;
; 11.110 ; cnt_received[11]         ; uart_cnt_clk[1]                                                                           ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.063     ; 8.845      ;
; 11.110 ; cnt_received[11]         ; uart_cnt_clk[2]                                                                           ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.063     ; 8.845      ;
; 11.110 ; cnt_received[11]         ; uart_cnt_clk[5]                                                                           ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.063     ; 8.845      ;
; 11.110 ; cnt_received[11]         ; uart_cnt_clk[9]                                                                           ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.063     ; 8.845      ;
; 11.110 ; cnt_received[11]         ; uart_cnt_clk[7]                                                                           ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.063     ; 8.845      ;
; 11.110 ; cnt_received[11]         ; uart_cnt_clk[8]                                                                           ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.063     ; 8.845      ;
; 11.110 ; cnt_received[11]         ; uart_cnt_clk[11]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.063     ; 8.845      ;
; 11.110 ; cnt_received[11]         ; uart_cnt_clk[13]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.063     ; 8.845      ;
; 11.110 ; cnt_received[11]         ; uart_cnt_clk[14]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.063     ; 8.845      ;
; 11.110 ; cnt_received[11]         ; uart_cnt_clk[15]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.063     ; 8.845      ;
; 11.114 ; cnt_received[9]          ; uart_cnt_send[0]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.063     ; 8.841      ;
; 11.114 ; cnt_received[9]          ; my_memory_rtl_0_bypass[4]                                                                 ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.063     ; 8.841      ;
; 11.114 ; cnt_received[9]          ; my_memory_rtl_0_bypass[2]                                                                 ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.063     ; 8.841      ;
; 11.129 ; cnt_received[11]         ; altsyncram:my_memory_rtl_0|altsyncram_jii1:auto_generated|ram_block1a1~portb_address_reg0 ; clk_50M                                              ; clk_50M     ; 20.000       ; 0.296      ; 9.225      ;
; 11.135 ; cnt_received[1]          ; uart_cnt_clk[16]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.063     ; 8.820      ;
; 11.135 ; cnt_received[1]          ; uart_cnt_clk[18]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.063     ; 8.820      ;
; 11.135 ; cnt_received[1]          ; uart_cnt_clk[17]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.063     ; 8.820      ;
+--------+--------------------------+-------------------------------------------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'                                                                         ;
+-------+------------------+-------------------+--------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node           ; Launch Clock ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+-------------------+--------------+------------------------------------------------------+--------------+------------+------------+
; 9.238 ; cnt_received[11] ; cnt_ena[19]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.583      ;
; 9.238 ; cnt_received[11] ; cnt_ena[29]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.583      ;
; 9.238 ; cnt_received[11] ; cnt_ena[16]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.583      ;
; 9.238 ; cnt_received[11] ; cnt_ena[17]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.583      ;
; 9.238 ; cnt_received[11] ; cnt_ena[18]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.583      ;
; 9.238 ; cnt_received[11] ; cnt_ena[20]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.583      ;
; 9.238 ; cnt_received[11] ; cnt_ena[21]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.583      ;
; 9.238 ; cnt_received[11] ; cnt_ena[22]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.583      ;
; 9.238 ; cnt_received[11] ; cnt_ena[23]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.583      ;
; 9.238 ; cnt_received[11] ; cnt_ena[24]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.583      ;
; 9.238 ; cnt_received[11] ; cnt_ena[25]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.583      ;
; 9.238 ; cnt_received[11] ; cnt_ena[26]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.583      ;
; 9.238 ; cnt_received[11] ; cnt_ena[27]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.583      ;
; 9.238 ; cnt_received[11] ; cnt_ena[28]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.583      ;
; 9.238 ; cnt_received[11] ; cnt_ena[30]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.583      ;
; 9.238 ; cnt_received[11] ; cnt_ena[31]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.583      ;
; 9.413 ; cnt_received[11] ; adc_ena_reg       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.193     ; 7.412      ;
; 9.551 ; cnt_received[11] ; cnt_ena[1]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.198     ; 7.269      ;
; 9.551 ; cnt_received[11] ; cnt_ena[2]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.198     ; 7.269      ;
; 9.551 ; cnt_received[11] ; cnt_ena[3]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.198     ; 7.269      ;
; 9.551 ; cnt_received[11] ; cnt_ena[4]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.198     ; 7.269      ;
; 9.551 ; cnt_received[11] ; cnt_ena[5]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.198     ; 7.269      ;
; 9.551 ; cnt_received[11] ; cnt_ena[6]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.198     ; 7.269      ;
; 9.551 ; cnt_received[11] ; cnt_ena[7]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.198     ; 7.269      ;
; 9.551 ; cnt_received[11] ; cnt_ena[8]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.198     ; 7.269      ;
; 9.551 ; cnt_received[11] ; cnt_ena[9]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.198     ; 7.269      ;
; 9.551 ; cnt_received[11] ; cnt_ena[10]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.198     ; 7.269      ;
; 9.551 ; cnt_received[11] ; cnt_ena[11]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.198     ; 7.269      ;
; 9.551 ; cnt_received[11] ; cnt_ena[12]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.198     ; 7.269      ;
; 9.551 ; cnt_received[11] ; cnt_ena[13]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.198     ; 7.269      ;
; 9.551 ; cnt_received[11] ; cnt_ena[14]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.198     ; 7.269      ;
; 9.551 ; cnt_received[11] ; cnt_ena[15]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.198     ; 7.269      ;
; 9.551 ; cnt_received[1]  ; cnt_ena[19]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.270      ;
; 9.551 ; cnt_received[1]  ; cnt_ena[29]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.270      ;
; 9.551 ; cnt_received[1]  ; cnt_ena[16]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.270      ;
; 9.551 ; cnt_received[1]  ; cnt_ena[17]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.270      ;
; 9.551 ; cnt_received[1]  ; cnt_ena[18]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.270      ;
; 9.551 ; cnt_received[1]  ; cnt_ena[20]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.270      ;
; 9.551 ; cnt_received[1]  ; cnt_ena[21]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.270      ;
; 9.551 ; cnt_received[1]  ; cnt_ena[22]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.270      ;
; 9.551 ; cnt_received[1]  ; cnt_ena[23]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.270      ;
; 9.551 ; cnt_received[1]  ; cnt_ena[24]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.270      ;
; 9.551 ; cnt_received[1]  ; cnt_ena[25]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.270      ;
; 9.551 ; cnt_received[1]  ; cnt_ena[26]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.270      ;
; 9.551 ; cnt_received[1]  ; cnt_ena[27]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.270      ;
; 9.551 ; cnt_received[1]  ; cnt_ena[28]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.270      ;
; 9.551 ; cnt_received[1]  ; cnt_ena[30]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.270      ;
; 9.551 ; cnt_received[1]  ; cnt_ena[31]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.270      ;
; 9.592 ; cnt_received[9]  ; cnt_ena[19]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.229      ;
; 9.592 ; cnt_received[9]  ; cnt_ena[29]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.229      ;
; 9.592 ; cnt_received[9]  ; cnt_ena[16]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.229      ;
; 9.592 ; cnt_received[9]  ; cnt_ena[17]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.229      ;
; 9.592 ; cnt_received[9]  ; cnt_ena[18]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.229      ;
; 9.592 ; cnt_received[9]  ; cnt_ena[20]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.229      ;
; 9.592 ; cnt_received[9]  ; cnt_ena[21]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.229      ;
; 9.592 ; cnt_received[9]  ; cnt_ena[22]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.229      ;
; 9.592 ; cnt_received[9]  ; cnt_ena[23]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.229      ;
; 9.592 ; cnt_received[9]  ; cnt_ena[24]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.229      ;
; 9.592 ; cnt_received[9]  ; cnt_ena[25]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.229      ;
; 9.592 ; cnt_received[9]  ; cnt_ena[26]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.229      ;
; 9.592 ; cnt_received[9]  ; cnt_ena[27]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.229      ;
; 9.592 ; cnt_received[9]  ; cnt_ena[28]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.229      ;
; 9.592 ; cnt_received[9]  ; cnt_ena[30]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.229      ;
; 9.592 ; cnt_received[9]  ; cnt_ena[31]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.229      ;
; 9.672 ; cnt_received[11] ; cnt_ena[0]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.196     ; 7.150      ;
; 9.699 ; cnt_received[8]  ; cnt_ena[19]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.122      ;
; 9.699 ; cnt_received[8]  ; cnt_ena[29]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.122      ;
; 9.699 ; cnt_received[8]  ; cnt_ena[16]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.122      ;
; 9.699 ; cnt_received[8]  ; cnt_ena[17]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.122      ;
; 9.699 ; cnt_received[8]  ; cnt_ena[18]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.122      ;
; 9.699 ; cnt_received[8]  ; cnt_ena[20]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.122      ;
; 9.699 ; cnt_received[8]  ; cnt_ena[21]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.122      ;
; 9.699 ; cnt_received[8]  ; cnt_ena[22]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.122      ;
; 9.699 ; cnt_received[8]  ; cnt_ena[23]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.122      ;
; 9.699 ; cnt_received[8]  ; cnt_ena[24]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.122      ;
; 9.699 ; cnt_received[8]  ; cnt_ena[25]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.122      ;
; 9.699 ; cnt_received[8]  ; cnt_ena[26]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.122      ;
; 9.699 ; cnt_received[8]  ; cnt_ena[27]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.122      ;
; 9.699 ; cnt_received[8]  ; cnt_ena[28]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.122      ;
; 9.699 ; cnt_received[8]  ; cnt_ena[30]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.122      ;
; 9.699 ; cnt_received[8]  ; cnt_ena[31]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.122      ;
; 9.755 ; cnt_received[11] ; cnt_ena_period[2] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.198     ; 7.065      ;
; 9.755 ; cnt_received[11] ; cnt_ena_period[0] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.198     ; 7.065      ;
; 9.755 ; cnt_received[11] ; cnt_ena_period[4] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.198     ; 7.065      ;
; 9.755 ; cnt_received[11] ; cnt_ena_period[3] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.198     ; 7.065      ;
; 9.755 ; cnt_received[11] ; cnt_ena_period[7] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.198     ; 7.065      ;
; 9.755 ; cnt_received[11] ; cnt_ena_period[5] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.198     ; 7.065      ;
; 9.755 ; cnt_received[11] ; cnt_ena_period[6] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.198     ; 7.065      ;
; 9.755 ; cnt_received[11] ; cnt_ena_period[1] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.198     ; 7.065      ;
; 9.755 ; cnt_received[1]  ; adc_ena_reg       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.193     ; 7.070      ;
; 9.767 ; cnt_received[9]  ; adc_ena_reg       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.193     ; 7.058      ;
; 9.778 ; cnt_received[6]  ; cnt_ena[19]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.043      ;
; 9.778 ; cnt_received[6]  ; cnt_ena[29]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.043      ;
; 9.778 ; cnt_received[6]  ; cnt_ena[16]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.043      ;
; 9.778 ; cnt_received[6]  ; cnt_ena[17]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.043      ;
; 9.778 ; cnt_received[6]  ; cnt_ena[18]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.043      ;
; 9.778 ; cnt_received[6]  ; cnt_ena[20]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.043      ;
; 9.778 ; cnt_received[6]  ; cnt_ena[21]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.043      ;
; 9.778 ; cnt_received[6]  ; cnt_ena[22]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.043      ;
; 9.778 ; cnt_received[6]  ; cnt_ena[23]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.197     ; 7.043      ;
+-------+------------------+-------------------+--------------+------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_50M'                                                                                                                                                                    ;
+-------+--------------------------------+-------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; uart_tx:u_uart_tx|cnt_bit[0]   ; uart_tx:u_uart_tx|cnt_bit[0]                                                              ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:u_uart_tx|cnt_bit[1]   ; uart_tx:u_uart_tx|cnt_bit[1]                                                              ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:u_uart_tx|cnt_bit[3]   ; uart_tx:u_uart_tx|cnt_bit[3]                                                              ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:u_uart_tx|cs.IDLE      ; uart_tx:u_uart_tx|cs.IDLE                                                                 ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:u_uart_tx|cs.DATA      ; uart_tx:u_uart_tx|cs.DATA                                                                 ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:u_uart_tx|cs.START     ; uart_tx:u_uart_tx|cs.START                                                                ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.669      ;
; 0.403 ; uart_tx:u_uart_tx|wdata_reg[5] ; uart_tx:u_uart_tx|wdata_reg[5]                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:u_uart_tx|wdata_reg[4] ; uart_tx:u_uart_tx|wdata_reg[4]                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:u_uart_tx|wdata_reg[7] ; uart_tx:u_uart_tx|wdata_reg[7]                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:u_uart_tx|wdata_reg[6] ; uart_tx:u_uart_tx|wdata_reg[6]                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:u_uart_tx|wdata_reg[0] ; uart_tx:u_uart_tx|wdata_reg[0]                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:u_uart_tx|wdata_reg[1] ; uart_tx:u_uart_tx|wdata_reg[1]                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:u_uart_tx|wdata_reg[2] ; uart_tx:u_uart_tx|wdata_reg[2]                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:u_uart_tx|wdata_reg[3] ; uart_tx:u_uart_tx|wdata_reg[3]                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; leds_received                  ; leds_received                                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:u_uart_tx|cs.STOP      ; uart_tx:u_uart_tx|cs.STOP                                                                 ; clk_50M      ; clk_50M     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_wreq_reg                  ; uart_wreq_reg                                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; cs.HOLD                        ; cs.HOLD                                                                                   ; clk_50M      ; clk_50M     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; cnt_received[0]                ; cnt_received[0]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.080      ; 0.669      ;
; 0.404 ; leds_uart                      ; leds_uart                                                                                 ; clk_50M      ; clk_50M     ; 0.000        ; 0.079      ; 0.669      ;
; 0.408 ; uart_cnt_send[0]               ; uart_cnt_send[0]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.080      ; 0.674      ;
; 0.442 ; uart_cnt_send[0]               ; my_memory_rtl_0_bypass[2]                                                                 ; clk_50M      ; clk_50M     ; 0.000        ; 0.080      ; 0.708      ;
; 0.624 ; cnt_received[10]               ; altsyncram:my_memory_rtl_0|altsyncram_jii1:auto_generated|ram_block1a5~porta_address_reg0 ; clk_50M      ; clk_50M     ; 0.000        ; 0.446      ; 1.292      ;
; 0.636 ; cnt_received[3]                ; altsyncram:my_memory_rtl_0|altsyncram_jii1:auto_generated|ram_block1a5~porta_address_reg0 ; clk_50M      ; clk_50M     ; 0.000        ; 0.446      ; 1.304      ;
; 0.643 ; uart_cnt_send[2]               ; uart_cnt_send[2]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.080      ; 0.909      ;
; 0.643 ; uart_cnt_send[3]               ; uart_cnt_send[3]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.080      ; 0.909      ;
; 0.644 ; uart_cnt_send[4]               ; uart_cnt_send[4]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.080      ; 0.910      ;
; 0.654 ; uart_tx:u_uart_tx|cnt_clk[3]   ; uart_tx:u_uart_tx|cnt_clk[3]                                                              ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.921      ;
; 0.654 ; uart_tx:u_uart_tx|cnt_clk[5]   ; uart_tx:u_uart_tx|cnt_clk[5]                                                              ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.921      ;
; 0.654 ; uart_tx:u_uart_tx|cnt_clk[13]  ; uart_tx:u_uart_tx|cnt_clk[13]                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.921      ;
; 0.654 ; uart_tx:u_uart_tx|cnt_clk[15]  ; uart_tx:u_uart_tx|cnt_clk[15]                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.921      ;
; 0.655 ; uart_tx:u_uart_tx|cnt_clk[1]   ; uart_tx:u_uart_tx|cnt_clk[1]                                                              ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; uart_tx:u_uart_tx|cnt_clk[11]  ; uart_tx:u_uart_tx|cnt_clk[11]                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; uart_tx:u_uart_tx|cnt_clk[19]  ; uart_tx:u_uart_tx|cnt_clk[19]                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; uart_tx:u_uart_tx|cnt_clk[21]  ; uart_tx:u_uart_tx|cnt_clk[21]                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; uart_tx:u_uart_tx|cnt_clk[29]  ; uart_tx:u_uart_tx|cnt_clk[29]                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; uart_cnt_clk[5]                ; uart_cnt_clk[5]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.080      ; 0.921      ;
; 0.655 ; uart_cnt_clk[13]               ; uart_cnt_clk[13]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.080      ; 0.921      ;
; 0.655 ; uart_cnt_clk[15]               ; uart_cnt_clk[15]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.080      ; 0.921      ;
; 0.655 ; uart_cnt_clk[19]               ; uart_cnt_clk[19]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; uart_cnt_clk[21]               ; uart_cnt_clk[21]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; uart_cnt_clk[29]               ; uart_cnt_clk[29]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; uart_cnt_send[6]               ; uart_cnt_send[6]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.080      ; 0.921      ;
; 0.656 ; uart_tx:u_uart_tx|cnt_clk[17]  ; uart_tx:u_uart_tx|cnt_clk[17]                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; uart_tx:u_uart_tx|cnt_clk[27]  ; uart_tx:u_uart_tx|cnt_clk[27]                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; uart_cnt_clk[1]                ; uart_cnt_clk[1]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.080      ; 0.922      ;
; 0.656 ; uart_cnt_clk[11]               ; uart_cnt_clk[11]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.080      ; 0.922      ;
; 0.656 ; uart_cnt_clk[17]               ; uart_cnt_clk[17]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; uart_cnt_clk[27]               ; uart_cnt_clk[27]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; uart_cnt_send[22]              ; uart_cnt_send[22]                                                                         ; clk_50M      ; clk_50M     ; 0.000        ; 0.080      ; 0.922      ;
; 0.656 ; cnt_received[6]                ; cnt_received[6]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.080      ; 0.922      ;
; 0.656 ; cnt_received[22]               ; cnt_received[22]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.080      ; 0.922      ;
; 0.656 ; uart_tx:u_uart_tx|cs.START     ; uart_tx:u_uart_tx|cs.DATA                                                                 ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.923      ;
; 0.657 ; uart_tx:u_uart_tx|cnt_clk[9]   ; uart_tx:u_uart_tx|cnt_clk[9]                                                              ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; uart_tx:u_uart_tx|cnt_clk[6]   ; uart_tx:u_uart_tx|cnt_clk[6]                                                              ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; uart_tx:u_uart_tx|cnt_clk[7]   ; uart_tx:u_uart_tx|cnt_clk[7]                                                              ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; uart_tx:u_uart_tx|cnt_clk[22]  ; uart_tx:u_uart_tx|cnt_clk[22]                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; uart_tx:u_uart_tx|cnt_clk[31]  ; uart_tx:u_uart_tx|cnt_clk[31]                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; uart_cnt_clk[22]               ; uart_cnt_clk[22]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; uart_cnt_clk[31]               ; uart_cnt_clk[31]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; uart_cnt_send[14]              ; uart_cnt_send[14]                                                                         ; clk_50M      ; clk_50M     ; 0.000        ; 0.080      ; 0.923      ;
; 0.657 ; uart_cnt_send[5]               ; uart_cnt_send[5]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.080      ; 0.923      ;
; 0.657 ; uart_cnt_send[13]              ; uart_cnt_send[13]                                                                         ; clk_50M      ; clk_50M     ; 0.000        ; 0.080      ; 0.923      ;
; 0.657 ; uart_cnt_send[15]              ; uart_cnt_send[15]                                                                         ; clk_50M      ; clk_50M     ; 0.000        ; 0.080      ; 0.923      ;
; 0.657 ; uart_cnt_send[16]              ; uart_cnt_send[16]                                                                         ; clk_50M      ; clk_50M     ; 0.000        ; 0.080      ; 0.923      ;
; 0.657 ; cnt_received[2]                ; cnt_received[2]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.080      ; 0.923      ;
; 0.657 ; cnt_received[3]                ; cnt_received[3]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.080      ; 0.923      ;
; 0.657 ; cnt_received[5]                ; cnt_received[5]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.080      ; 0.923      ;
; 0.657 ; cnt_received[16]               ; cnt_received[16]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.080      ; 0.923      ;
; 0.658 ; uart_tx:u_uart_tx|cnt_clk[23]  ; uart_tx:u_uart_tx|cnt_clk[23]                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.925      ;
; 0.658 ; uart_tx:u_uart_tx|cnt_clk[25]  ; uart_tx:u_uart_tx|cnt_clk[25]                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.925      ;
; 0.658 ; uart_cnt_clk[9]                ; uart_cnt_clk[9]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; uart_cnt_clk[7]                ; uart_cnt_clk[7]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; uart_cnt_clk[23]               ; uart_cnt_clk[23]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.925      ;
; 0.658 ; uart_cnt_clk[25]               ; uart_cnt_clk[25]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.925      ;
; 0.658 ; uart_cnt_send[8]               ; uart_cnt_send[8]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; uart_cnt_send[10]              ; uart_cnt_send[10]                                                                         ; clk_50M      ; clk_50M     ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; uart_cnt_send[11]              ; uart_cnt_send[11]                                                                         ; clk_50M      ; clk_50M     ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; uart_cnt_send[12]              ; uart_cnt_send[12]                                                                         ; clk_50M      ; clk_50M     ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; uart_cnt_send[18]              ; uart_cnt_send[18]                                                                         ; clk_50M      ; clk_50M     ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; uart_cnt_send[19]              ; uart_cnt_send[19]                                                                         ; clk_50M      ; clk_50M     ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; uart_cnt_send[20]              ; uart_cnt_send[20]                                                                         ; clk_50M      ; clk_50M     ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; uart_cnt_send[21]              ; uart_cnt_send[21]                                                                         ; clk_50M      ; clk_50M     ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; uart_cnt_send[29]              ; uart_cnt_send[29]                                                                         ; clk_50M      ; clk_50M     ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; cnt_received[12]               ; cnt_received[12]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; cnt_received[4]                ; cnt_received[4]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; cnt_received[8]                ; cnt_received[8]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; cnt_received[10]               ; cnt_received[10]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; cnt_received[11]               ; cnt_received[11]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; cnt_received[18]               ; cnt_received[18]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; cnt_received[19]               ; cnt_received[19]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; cnt_received[20]               ; cnt_received[20]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; cnt_received[21]               ; cnt_received[21]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; cnt_received[29]               ; cnt_received[29]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.080      ; 0.924      ;
; 0.659 ; uart_tx:u_uart_tx|cnt_clk[14]  ; uart_tx:u_uart_tx|cnt_clk[14]                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.926      ;
; 0.659 ; uart_tx:u_uart_tx|cnt_clk[2]   ; uart_tx:u_uart_tx|cnt_clk[2]                                                              ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.926      ;
; 0.659 ; uart_tx:u_uart_tx|cnt_clk[16]  ; uart_tx:u_uart_tx|cnt_clk[16]                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.926      ;
; 0.659 ; uart_cnt_clk[16]               ; uart_cnt_clk[16]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.081      ; 0.926      ;
; 0.659 ; uart_cnt_send[27]              ; uart_cnt_send[27]                                                                         ; clk_50M      ; clk_50M     ; 0.000        ; 0.080      ; 0.925      ;
; 0.659 ; uart_cnt_send[24]              ; uart_cnt_send[24]                                                                         ; clk_50M      ; clk_50M     ; 0.000        ; 0.080      ; 0.925      ;
+-------+--------------------------------+-------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                   ;
+-------+-------------------+-------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 0.403 ; adc_ena_reg       ; adc_ena_reg       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; leds_ena          ; leds_ena          ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; cnt_ena[0]        ; cnt_ena[0]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.404 ; cnt_reset[0]      ; cnt_reset[0]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.669      ;
; 0.641 ; cnt_ena_period[5] ; cnt_ena_period[5] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.907      ;
; 0.642 ; cnt_ena_period[3] ; cnt_ena_period[3] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.908      ;
; 0.642 ; cnt_ena_period[7] ; cnt_ena_period[7] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.908      ;
; 0.646 ; cnt_ena_period[4] ; cnt_ena_period[4] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.912      ;
; 0.656 ; cnt_ena[22]       ; cnt_ena[22]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.922      ;
; 0.657 ; cnt_reset[22]     ; cnt_reset[22]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.922      ;
; 0.657 ; cnt_ena[2]        ; cnt_ena[2]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.923      ;
; 0.657 ; cnt_ena[13]       ; cnt_ena[13]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.923      ;
; 0.657 ; cnt_ena[14]       ; cnt_ena[14]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.923      ;
; 0.657 ; cnt_ena[15]       ; cnt_ena[15]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.923      ;
; 0.657 ; cnt_ena[16]       ; cnt_ena[16]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.923      ;
; 0.658 ; cnt_reset[3]      ; cnt_reset[3]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.923      ;
; 0.658 ; cnt_reset[2]      ; cnt_reset[2]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.923      ;
; 0.658 ; cnt_reset[13]     ; cnt_reset[13]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.923      ;
; 0.658 ; cnt_reset[14]     ; cnt_reset[14]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.923      ;
; 0.658 ; cnt_reset[15]     ; cnt_reset[15]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.923      ;
; 0.658 ; cnt_reset[16]     ; cnt_reset[16]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.923      ;
; 0.658 ; cnt_ena[19]       ; cnt_ena[19]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; cnt_ena[29]       ; cnt_ena[29]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; cnt_ena[8]        ; cnt_ena[8]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; cnt_ena[10]       ; cnt_ena[10]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; cnt_ena[11]       ; cnt_ena[11]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; cnt_ena[12]       ; cnt_ena[12]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; cnt_ena[18]       ; cnt_ena[18]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; cnt_ena[20]       ; cnt_ena[20]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; cnt_ena[21]       ; cnt_ena[21]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.924      ;
; 0.659 ; cnt_reset[4]      ; cnt_reset[4]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.924      ;
; 0.659 ; cnt_reset[10]     ; cnt_reset[10]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.924      ;
; 0.659 ; cnt_reset[11]     ; cnt_reset[11]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.924      ;
; 0.659 ; cnt_reset[12]     ; cnt_reset[12]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.924      ;
; 0.659 ; cnt_reset[18]     ; cnt_reset[18]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.924      ;
; 0.659 ; cnt_reset[19]     ; cnt_reset[19]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.924      ;
; 0.659 ; cnt_reset[20]     ; cnt_reset[20]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.924      ;
; 0.659 ; cnt_reset[21]     ; cnt_reset[21]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.924      ;
; 0.659 ; cnt_reset[29]     ; cnt_reset[29]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.924      ;
; 0.659 ; cnt_ena[24]       ; cnt_ena[24]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.925      ;
; 0.659 ; cnt_ena[26]       ; cnt_ena[26]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.925      ;
; 0.659 ; cnt_ena[27]       ; cnt_ena[27]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.925      ;
; 0.659 ; cnt_ena[28]       ; cnt_ena[28]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.925      ;
; 0.659 ; cnt_ena[30]       ; cnt_ena[30]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.925      ;
; 0.660 ; cnt_reset[24]     ; cnt_reset[24]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.925      ;
; 0.660 ; cnt_reset[26]     ; cnt_reset[26]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.925      ;
; 0.660 ; cnt_reset[27]     ; cnt_reset[27]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.925      ;
; 0.660 ; cnt_reset[28]     ; cnt_reset[28]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.925      ;
; 0.660 ; cnt_reset[30]     ; cnt_reset[30]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.925      ;
; 0.660 ; cnt_ena[17]       ; cnt_ena[17]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.926      ;
; 0.660 ; cnt_ena[31]       ; cnt_ena[31]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.926      ;
; 0.661 ; cnt_reset[31]     ; cnt_reset[31]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.926      ;
; 0.661 ; cnt_reset[17]     ; cnt_reset[17]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.926      ;
; 0.661 ; cnt_ena[7]        ; cnt_ena[7]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.927      ;
; 0.661 ; cnt_ena[9]        ; cnt_ena[9]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.927      ;
; 0.662 ; cnt_reset[9]      ; cnt_reset[9]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.927      ;
; 0.662 ; cnt_ena[23]       ; cnt_ena[23]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.928      ;
; 0.662 ; cnt_ena[25]       ; cnt_ena[25]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.928      ;
; 0.663 ; cnt_reset[23]     ; cnt_reset[23]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.928      ;
; 0.663 ; cnt_reset[25]     ; cnt_reset[25]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.928      ;
; 0.674 ; cnt_reset[1]      ; cnt_reset[1]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.939      ;
; 0.825 ; cnt_reset[0]      ; cnt_reset[1]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.092      ;
; 0.865 ; cnt_ena[1]        ; cnt_ena[1]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.131      ;
; 0.960 ; cnt_ena_period[3] ; cnt_ena_period[4] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.226      ;
; 0.972 ; cnt_ena_period[2] ; cnt_ena_period[3] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.238      ;
; 0.973 ; cnt_ena_period[4] ; cnt_ena_period[5] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.239      ;
; 0.974 ; cnt_ena[2]        ; cnt_ena[3]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.240      ;
; 0.974 ; cnt_ena[14]       ; cnt_ena[15]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.240      ;
; 0.974 ; cnt_ena[16]       ; cnt_ena[17]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.240      ;
; 0.974 ; cnt_ena[22]       ; cnt_ena[23]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.240      ;
; 0.975 ; cnt_ena[12]       ; cnt_ena[13]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.241      ;
; 0.975 ; cnt_reset[2]      ; cnt_reset[3]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.240      ;
; 0.975 ; cnt_reset[14]     ; cnt_reset[15]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.240      ;
; 0.975 ; cnt_ena[18]       ; cnt_ena[19]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.241      ;
; 0.975 ; cnt_ena[10]       ; cnt_ena[11]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.241      ;
; 0.975 ; cnt_ena[20]       ; cnt_ena[21]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.241      ;
; 0.975 ; cnt_reset[16]     ; cnt_reset[17]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.240      ;
; 0.975 ; cnt_ena[8]        ; cnt_ena[9]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.241      ;
; 0.975 ; cnt_reset[22]     ; cnt_reset[23]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.240      ;
; 0.976 ; cnt_reset[4]      ; cnt_reset[5]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.241      ;
; 0.976 ; cnt_reset[12]     ; cnt_reset[13]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.241      ;
; 0.976 ; cnt_ena[28]       ; cnt_ena[29]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.242      ;
; 0.976 ; cnt_reset[10]     ; cnt_reset[11]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.241      ;
; 0.976 ; cnt_reset[18]     ; cnt_reset[19]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.241      ;
; 0.976 ; cnt_reset[20]     ; cnt_reset[21]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.241      ;
; 0.976 ; cnt_ena[26]       ; cnt_ena[27]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.242      ;
; 0.976 ; cnt_ena[30]       ; cnt_ena[31]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.242      ;
; 0.976 ; cnt_ena[24]       ; cnt_ena[25]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.242      ;
; 0.977 ; cnt_reset[28]     ; cnt_reset[29]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.242      ;
; 0.977 ; cnt_reset[26]     ; cnt_reset[27]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.242      ;
; 0.977 ; cnt_reset[30]     ; cnt_reset[31]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.242      ;
; 0.977 ; cnt_reset[24]     ; cnt_reset[25]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.242      ;
; 0.977 ; cnt_ena_period[6] ; cnt_ena_period[7] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.243      ;
; 0.977 ; cnt_ena_period[2] ; cnt_ena_period[4] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.243      ;
; 0.983 ; cnt_ena[15]       ; cnt_ena[16]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.250      ;
; 0.984 ; cnt_ena[13]       ; cnt_ena[14]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.250      ;
; 0.984 ; cnt_reset[15]     ; cnt_reset[16]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.250      ;
; 0.985 ; cnt_ena[21]       ; cnt_ena[22]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.251      ;
; 0.985 ; cnt_reset[13]     ; cnt_reset[14]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.250      ;
; 0.985 ; cnt_ena[11]       ; cnt_ena[12]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.251      ;
+-------+-------------------+-------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'                                                                ;
+--------+-----------+-------------------+--------------+------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node           ; Launch Clock ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------+--------------+------------------------------------------------------+--------------+------------+------------+
; 11.487 ; nrst      ; cnt_reset[1]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.156     ; 6.375      ;
; 11.487 ; nrst      ; cnt_reset[2]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.156     ; 6.375      ;
; 11.487 ; nrst      ; cnt_reset[3]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.156     ; 6.375      ;
; 11.487 ; nrst      ; cnt_reset[4]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.156     ; 6.375      ;
; 11.487 ; nrst      ; cnt_reset[9]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.156     ; 6.375      ;
; 11.487 ; nrst      ; cnt_reset[5]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.156     ; 6.375      ;
; 11.487 ; nrst      ; cnt_reset[6]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.156     ; 6.375      ;
; 11.487 ; nrst      ; cnt_reset[7]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.156     ; 6.375      ;
; 11.487 ; nrst      ; cnt_reset[8]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.156     ; 6.375      ;
; 11.487 ; nrst      ; cnt_reset[10]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.156     ; 6.375      ;
; 11.487 ; nrst      ; cnt_reset[11]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.156     ; 6.375      ;
; 11.487 ; nrst      ; cnt_reset[12]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.156     ; 6.375      ;
; 11.487 ; nrst      ; cnt_reset[13]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.156     ; 6.375      ;
; 11.487 ; nrst      ; cnt_reset[14]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.156     ; 6.375      ;
; 11.487 ; nrst      ; cnt_reset[15]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.156     ; 6.375      ;
; 11.650 ; nrst      ; cnt_ena[19]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.145     ; 6.223      ;
; 11.650 ; nrst      ; cnt_ena[29]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.145     ; 6.223      ;
; 11.650 ; nrst      ; cnt_ena[16]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.145     ; 6.223      ;
; 11.650 ; nrst      ; cnt_ena[17]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.145     ; 6.223      ;
; 11.650 ; nrst      ; cnt_ena[18]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.145     ; 6.223      ;
; 11.650 ; nrst      ; cnt_ena[20]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.145     ; 6.223      ;
; 11.650 ; nrst      ; cnt_ena[21]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.145     ; 6.223      ;
; 11.650 ; nrst      ; cnt_ena[22]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.145     ; 6.223      ;
; 11.650 ; nrst      ; cnt_ena[23]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.145     ; 6.223      ;
; 11.650 ; nrst      ; cnt_ena[24]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.145     ; 6.223      ;
; 11.650 ; nrst      ; cnt_ena[25]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.145     ; 6.223      ;
; 11.650 ; nrst      ; cnt_ena[26]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.145     ; 6.223      ;
; 11.650 ; nrst      ; cnt_ena[27]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.145     ; 6.223      ;
; 11.650 ; nrst      ; cnt_ena[28]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.145     ; 6.223      ;
; 11.650 ; nrst      ; cnt_ena[30]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.145     ; 6.223      ;
; 11.650 ; nrst      ; cnt_ena[31]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.145     ; 6.223      ;
; 11.696 ; nrst      ; cnt_reset[0]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.158     ; 6.164      ;
; 11.696 ; nrst      ; leds_reset        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.158     ; 6.164      ;
; 11.696 ; nrst      ; nrst_reg          ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.158     ; 6.164      ;
; 11.824 ; nrst      ; adc_ena_reg       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.141     ; 6.053      ;
; 11.857 ; nrst      ; cnt_reset[31]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.155     ; 6.006      ;
; 11.857 ; nrst      ; cnt_reset[16]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.155     ; 6.006      ;
; 11.857 ; nrst      ; cnt_reset[17]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.155     ; 6.006      ;
; 11.857 ; nrst      ; cnt_reset[18]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.155     ; 6.006      ;
; 11.857 ; nrst      ; cnt_reset[19]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.155     ; 6.006      ;
; 11.857 ; nrst      ; cnt_reset[20]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.155     ; 6.006      ;
; 11.857 ; nrst      ; cnt_reset[21]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.155     ; 6.006      ;
; 11.857 ; nrst      ; cnt_reset[22]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.155     ; 6.006      ;
; 11.857 ; nrst      ; cnt_reset[23]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.155     ; 6.006      ;
; 11.857 ; nrst      ; cnt_reset[24]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.155     ; 6.006      ;
; 11.857 ; nrst      ; cnt_reset[25]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.155     ; 6.006      ;
; 11.857 ; nrst      ; cnt_reset[26]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.155     ; 6.006      ;
; 11.857 ; nrst      ; cnt_reset[27]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.155     ; 6.006      ;
; 11.857 ; nrst      ; cnt_reset[28]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.155     ; 6.006      ;
; 11.857 ; nrst      ; cnt_reset[29]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.155     ; 6.006      ;
; 11.857 ; nrst      ; cnt_reset[30]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.155     ; 6.006      ;
; 11.936 ; nrst      ; cnt_ena[1]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.146     ; 5.936      ;
; 11.936 ; nrst      ; cnt_ena[2]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.146     ; 5.936      ;
; 11.936 ; nrst      ; cnt_ena[3]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.146     ; 5.936      ;
; 11.936 ; nrst      ; cnt_ena[4]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.146     ; 5.936      ;
; 11.936 ; nrst      ; cnt_ena[5]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.146     ; 5.936      ;
; 11.936 ; nrst      ; cnt_ena[6]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.146     ; 5.936      ;
; 11.936 ; nrst      ; cnt_ena[7]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.146     ; 5.936      ;
; 11.936 ; nrst      ; cnt_ena[8]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.146     ; 5.936      ;
; 11.936 ; nrst      ; cnt_ena[9]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.146     ; 5.936      ;
; 11.936 ; nrst      ; cnt_ena[10]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.146     ; 5.936      ;
; 11.936 ; nrst      ; cnt_ena[11]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.146     ; 5.936      ;
; 11.936 ; nrst      ; cnt_ena[12]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.146     ; 5.936      ;
; 11.936 ; nrst      ; cnt_ena[13]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.146     ; 5.936      ;
; 11.936 ; nrst      ; cnt_ena[14]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.146     ; 5.936      ;
; 11.936 ; nrst      ; cnt_ena[15]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.146     ; 5.936      ;
; 12.088 ; nrst      ; cnt_ena_period[2] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.146     ; 5.784      ;
; 12.088 ; nrst      ; cnt_ena_period[0] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.146     ; 5.784      ;
; 12.088 ; nrst      ; cnt_ena_period[4] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.146     ; 5.784      ;
; 12.088 ; nrst      ; cnt_ena_period[3] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.146     ; 5.784      ;
; 12.088 ; nrst      ; cnt_ena_period[7] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.146     ; 5.784      ;
; 12.088 ; nrst      ; cnt_ena_period[5] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.146     ; 5.784      ;
; 12.088 ; nrst      ; cnt_ena_period[6] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.146     ; 5.784      ;
; 12.088 ; nrst      ; cnt_ena_period[1] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.146     ; 5.784      ;
; 12.091 ; nrst      ; cnt_ena[0]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.144     ; 5.783      ;
; 12.091 ; nrst      ; leds_ena          ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.144     ; 5.783      ;
+--------+-----------+-------------------+--------------+------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk_50M'                                                                                ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 14.787 ; nrst      ; cs.RESET                      ; clk_50M      ; clk_50M     ; 20.000       ; 2.933      ; 6.164      ;
; 14.787 ; nrst      ; cs.IDLE                       ; clk_50M      ; clk_50M     ; 20.000       ; 2.933      ; 6.164      ;
; 14.787 ; nrst      ; leds_uart                     ; clk_50M      ; clk_50M     ; 20.000       ; 2.933      ; 6.164      ;
; 14.891 ; nrst      ; uart_cnt_clk[1]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.957      ; 6.084      ;
; 14.891 ; nrst      ; uart_cnt_clk[2]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.957      ; 6.084      ;
; 14.891 ; nrst      ; uart_cnt_clk[5]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.957      ; 6.084      ;
; 14.891 ; nrst      ; uart_cnt_clk[9]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.957      ; 6.084      ;
; 14.891 ; nrst      ; uart_cnt_clk[7]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.957      ; 6.084      ;
; 14.891 ; nrst      ; uart_cnt_clk[8]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.957      ; 6.084      ;
; 14.891 ; nrst      ; uart_cnt_clk[11]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.957      ; 6.084      ;
; 14.891 ; nrst      ; uart_cnt_clk[13]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.957      ; 6.084      ;
; 14.891 ; nrst      ; uart_cnt_clk[14]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.957      ; 6.084      ;
; 14.891 ; nrst      ; uart_cnt_clk[15]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.957      ; 6.084      ;
; 14.915 ; nrst      ; cs.SAMPLE                     ; clk_50M      ; clk_50M     ; 20.000       ; 2.950      ; 6.053      ;
; 14.915 ; nrst      ; cs.SEND                       ; clk_50M      ; clk_50M     ; 20.000       ; 2.950      ; 6.053      ;
; 14.915 ; nrst      ; uart_wreq_reg                 ; clk_50M      ; clk_50M     ; 20.000       ; 2.950      ; 6.053      ;
; 14.915 ; nrst      ; cs.HOLD                       ; clk_50M      ; clk_50M     ; 20.000       ; 2.950      ; 6.053      ;
; 14.929 ; nrst      ; uart_cnt_clk[12]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.956      ; 6.045      ;
; 14.929 ; nrst      ; uart_wdata_reg[1]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.956      ; 6.045      ;
; 14.929 ; nrst      ; uart_wdata_reg[3]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.956      ; 6.045      ;
; 14.929 ; nrst      ; uart_wdata_reg[2]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.956      ; 6.045      ;
; 14.929 ; nrst      ; uart_wdata_reg[0]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.956      ; 6.045      ;
; 14.929 ; nrst      ; uart_wdata_reg[5]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.956      ; 6.045      ;
; 14.929 ; nrst      ; uart_wdata_reg[7]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.956      ; 6.045      ;
; 14.929 ; nrst      ; uart_wdata_reg[6]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.956      ; 6.045      ;
; 14.929 ; nrst      ; uart_wdata_reg[4]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.956      ; 6.045      ;
; 14.953 ; nrst      ; cnt_received[1]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.940      ; 6.005      ;
; 14.953 ; nrst      ; cnt_received[12]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.940      ; 6.005      ;
; 14.953 ; nrst      ; cnt_received[2]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.940      ; 6.005      ;
; 14.953 ; nrst      ; cnt_received[3]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.940      ; 6.005      ;
; 14.953 ; nrst      ; cnt_received[4]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.940      ; 6.005      ;
; 14.953 ; nrst      ; cnt_received[5]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.940      ; 6.005      ;
; 14.953 ; nrst      ; cnt_received[6]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.940      ; 6.005      ;
; 14.953 ; nrst      ; cnt_received[7]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.940      ; 6.005      ;
; 14.953 ; nrst      ; cnt_received[8]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.940      ; 6.005      ;
; 14.953 ; nrst      ; cnt_received[9]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.940      ; 6.005      ;
; 14.953 ; nrst      ; cnt_received[10]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.940      ; 6.005      ;
; 14.953 ; nrst      ; cnt_received[11]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.940      ; 6.005      ;
; 14.953 ; nrst      ; cnt_received[13]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.940      ; 6.005      ;
; 14.953 ; nrst      ; cnt_received[14]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.940      ; 6.005      ;
; 14.953 ; nrst      ; cnt_received[15]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.940      ; 6.005      ;
; 14.967 ; nrst      ; my_memory_rtl_0_bypass[6]     ; clk_50M      ; clk_50M     ; 20.000       ; 2.948      ; 5.999      ;
; 14.967 ; nrst      ; my_memory_rtl_0_bypass[8]     ; clk_50M      ; clk_50M     ; 20.000       ; 2.948      ; 5.999      ;
; 14.967 ; nrst      ; my_memory_rtl_0_bypass[10]    ; clk_50M      ; clk_50M     ; 20.000       ; 2.948      ; 5.999      ;
; 14.967 ; nrst      ; my_memory_rtl_0_bypass[12]    ; clk_50M      ; clk_50M     ; 20.000       ; 2.948      ; 5.999      ;
; 14.967 ; nrst      ; my_memory_rtl_0_bypass[14]    ; clk_50M      ; clk_50M     ; 20.000       ; 2.948      ; 5.999      ;
; 14.967 ; nrst      ; my_memory_rtl_0_bypass[16]    ; clk_50M      ; clk_50M     ; 20.000       ; 2.948      ; 5.999      ;
; 14.969 ; nrst      ; cnt_received[25]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.942      ; 5.991      ;
; 14.969 ; nrst      ; cnt_received[16]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.942      ; 5.991      ;
; 14.969 ; nrst      ; cnt_received[17]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.942      ; 5.991      ;
; 14.969 ; nrst      ; cnt_received[18]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.942      ; 5.991      ;
; 14.969 ; nrst      ; cnt_received[19]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.942      ; 5.991      ;
; 14.969 ; nrst      ; cnt_received[20]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.942      ; 5.991      ;
; 14.969 ; nrst      ; cnt_received[21]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.942      ; 5.991      ;
; 14.969 ; nrst      ; cnt_received[22]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.942      ; 5.991      ;
; 14.969 ; nrst      ; cnt_received[23]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.942      ; 5.991      ;
; 14.969 ; nrst      ; cnt_received[24]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.942      ; 5.991      ;
; 14.969 ; nrst      ; cnt_received[26]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.942      ; 5.991      ;
; 14.969 ; nrst      ; cnt_received[27]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.942      ; 5.991      ;
; 14.969 ; nrst      ; cnt_received[28]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.942      ; 5.991      ;
; 14.969 ; nrst      ; cnt_received[29]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.942      ; 5.991      ;
; 14.969 ; nrst      ; cnt_received[31]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.942      ; 5.991      ;
; 14.969 ; nrst      ; cnt_received[30]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.942      ; 5.991      ;
; 15.056 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[0]  ; clk_50M      ; clk_50M     ; 20.000       ; 2.961      ; 5.923      ;
; 15.056 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[1]  ; clk_50M      ; clk_50M     ; 20.000       ; 2.961      ; 5.923      ;
; 15.056 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[2]  ; clk_50M      ; clk_50M     ; 20.000       ; 2.961      ; 5.923      ;
; 15.056 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[3]  ; clk_50M      ; clk_50M     ; 20.000       ; 2.961      ; 5.923      ;
; 15.056 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[4]  ; clk_50M      ; clk_50M     ; 20.000       ; 2.961      ; 5.923      ;
; 15.056 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[5]  ; clk_50M      ; clk_50M     ; 20.000       ; 2.961      ; 5.923      ;
; 15.056 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[6]  ; clk_50M      ; clk_50M     ; 20.000       ; 2.961      ; 5.923      ;
; 15.056 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[7]  ; clk_50M      ; clk_50M     ; 20.000       ; 2.961      ; 5.923      ;
; 15.056 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[8]  ; clk_50M      ; clk_50M     ; 20.000       ; 2.961      ; 5.923      ;
; 15.056 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[10] ; clk_50M      ; clk_50M     ; 20.000       ; 2.961      ; 5.923      ;
; 15.056 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[11] ; clk_50M      ; clk_50M     ; 20.000       ; 2.961      ; 5.923      ;
; 15.056 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[12] ; clk_50M      ; clk_50M     ; 20.000       ; 2.961      ; 5.923      ;
; 15.056 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[13] ; clk_50M      ; clk_50M     ; 20.000       ; 2.961      ; 5.923      ;
; 15.056 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[14] ; clk_50M      ; clk_50M     ; 20.000       ; 2.961      ; 5.923      ;
; 15.056 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[15] ; clk_50M      ; clk_50M     ; 20.000       ; 2.961      ; 5.923      ;
; 15.056 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[9]  ; clk_50M      ; clk_50M     ; 20.000       ; 2.961      ; 5.923      ;
; 15.182 ; nrst      ; cnt_received[0]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.947      ; 5.783      ;
; 15.182 ; nrst      ; leds_received                 ; clk_50M      ; clk_50M     ; 20.000       ; 2.947      ; 5.783      ;
; 15.182 ; nrst      ; ack_unit_delay                ; clk_50M      ; clk_50M     ; 20.000       ; 2.947      ; 5.783      ;
; 15.222 ; nrst      ; my_memory_rtl_0_bypass[20]    ; clk_50M      ; clk_50M     ; 20.000       ; 2.948      ; 5.744      ;
; 15.222 ; nrst      ; my_memory_rtl_0_bypass[18]    ; clk_50M      ; clk_50M     ; 20.000       ; 2.948      ; 5.744      ;
; 15.222 ; nrst      ; my_memory_rtl_0_bypass[24]    ; clk_50M      ; clk_50M     ; 20.000       ; 2.948      ; 5.744      ;
; 15.222 ; nrst      ; my_memory_rtl_0_bypass[22]    ; clk_50M      ; clk_50M     ; 20.000       ; 2.948      ; 5.744      ;
; 15.222 ; nrst      ; my_memory~0                   ; clk_50M      ; clk_50M     ; 20.000       ; 2.948      ; 5.744      ;
; 15.224 ; nrst      ; uart_cnt_send[2]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.949      ; 5.743      ;
; 15.224 ; nrst      ; uart_cnt_send[3]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.949      ; 5.743      ;
; 15.224 ; nrst      ; uart_cnt_send[4]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.949      ; 5.743      ;
; 15.224 ; nrst      ; uart_cnt_send[5]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.949      ; 5.743      ;
; 15.224 ; nrst      ; uart_cnt_send[6]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.949      ; 5.743      ;
; 15.224 ; nrst      ; uart_cnt_send[7]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.949      ; 5.743      ;
; 15.224 ; nrst      ; uart_cnt_send[8]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.949      ; 5.743      ;
; 15.224 ; nrst      ; uart_cnt_send[9]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.949      ; 5.743      ;
; 15.224 ; nrst      ; uart_cnt_send[10]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.949      ; 5.743      ;
; 15.224 ; nrst      ; uart_cnt_send[11]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.949      ; 5.743      ;
; 15.224 ; nrst      ; uart_cnt_send[12]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.949      ; 5.743      ;
; 15.224 ; nrst      ; uart_cnt_send[13]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.949      ; 5.743      ;
; 15.224 ; nrst      ; uart_cnt_send[14]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.949      ; 5.743      ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk_50M'                                                                                ;
+-------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 3.516 ; nrst      ; uart_tx:u_uart_tx|cs.STOP     ; clk_50M      ; clk_50M     ; 0.000        ; 3.072      ; 4.774      ;
; 3.516 ; nrst      ; uart_tx:u_uart_tx|tx_reg      ; clk_50M      ; clk_50M     ; 0.000        ; 3.072      ; 4.774      ;
; 3.522 ; nrst      ; uart_cnt_clk[16]              ; clk_50M      ; clk_50M     ; 0.000        ; 3.070      ; 4.778      ;
; 3.522 ; nrst      ; uart_cnt_clk[18]              ; clk_50M      ; clk_50M     ; 0.000        ; 3.070      ; 4.778      ;
; 3.522 ; nrst      ; uart_cnt_clk[17]              ; clk_50M      ; clk_50M     ; 0.000        ; 3.070      ; 4.778      ;
; 3.522 ; nrst      ; uart_cnt_clk[19]              ; clk_50M      ; clk_50M     ; 0.000        ; 3.070      ; 4.778      ;
; 3.522 ; nrst      ; uart_cnt_clk[23]              ; clk_50M      ; clk_50M     ; 0.000        ; 3.070      ; 4.778      ;
; 3.522 ; nrst      ; uart_cnt_clk[20]              ; clk_50M      ; clk_50M     ; 0.000        ; 3.070      ; 4.778      ;
; 3.522 ; nrst      ; uart_cnt_clk[21]              ; clk_50M      ; clk_50M     ; 0.000        ; 3.070      ; 4.778      ;
; 3.522 ; nrst      ; uart_cnt_clk[22]              ; clk_50M      ; clk_50M     ; 0.000        ; 3.070      ; 4.778      ;
; 3.522 ; nrst      ; uart_cnt_clk[28]              ; clk_50M      ; clk_50M     ; 0.000        ; 3.070      ; 4.778      ;
; 3.522 ; nrst      ; uart_cnt_clk[24]              ; clk_50M      ; clk_50M     ; 0.000        ; 3.070      ; 4.778      ;
; 3.522 ; nrst      ; uart_cnt_clk[25]              ; clk_50M      ; clk_50M     ; 0.000        ; 3.070      ; 4.778      ;
; 3.522 ; nrst      ; uart_cnt_clk[26]              ; clk_50M      ; clk_50M     ; 0.000        ; 3.070      ; 4.778      ;
; 3.522 ; nrst      ; uart_cnt_clk[27]              ; clk_50M      ; clk_50M     ; 0.000        ; 3.070      ; 4.778      ;
; 3.522 ; nrst      ; uart_cnt_clk[29]              ; clk_50M      ; clk_50M     ; 0.000        ; 3.070      ; 4.778      ;
; 3.522 ; nrst      ; uart_cnt_clk[30]              ; clk_50M      ; clk_50M     ; 0.000        ; 3.070      ; 4.778      ;
; 3.522 ; nrst      ; uart_cnt_clk[31]              ; clk_50M      ; clk_50M     ; 0.000        ; 3.070      ; 4.778      ;
; 3.557 ; nrst      ; uart_cnt_send[0]              ; clk_50M      ; clk_50M     ; 0.000        ; 3.069      ; 4.812      ;
; 3.557 ; nrst      ; uart_cnt_send[16]             ; clk_50M      ; clk_50M     ; 0.000        ; 3.062      ; 4.805      ;
; 3.557 ; nrst      ; uart_cnt_send[17]             ; clk_50M      ; clk_50M     ; 0.000        ; 3.062      ; 4.805      ;
; 3.557 ; nrst      ; uart_cnt_send[18]             ; clk_50M      ; clk_50M     ; 0.000        ; 3.062      ; 4.805      ;
; 3.557 ; nrst      ; uart_cnt_send[19]             ; clk_50M      ; clk_50M     ; 0.000        ; 3.062      ; 4.805      ;
; 3.557 ; nrst      ; uart_cnt_send[20]             ; clk_50M      ; clk_50M     ; 0.000        ; 3.062      ; 4.805      ;
; 3.557 ; nrst      ; uart_cnt_send[21]             ; clk_50M      ; clk_50M     ; 0.000        ; 3.062      ; 4.805      ;
; 3.557 ; nrst      ; uart_cnt_send[22]             ; clk_50M      ; clk_50M     ; 0.000        ; 3.062      ; 4.805      ;
; 3.557 ; nrst      ; uart_cnt_send[23]             ; clk_50M      ; clk_50M     ; 0.000        ; 3.062      ; 4.805      ;
; 3.557 ; nrst      ; uart_cnt_send[24]             ; clk_50M      ; clk_50M     ; 0.000        ; 3.062      ; 4.805      ;
; 3.557 ; nrst      ; uart_cnt_send[25]             ; clk_50M      ; clk_50M     ; 0.000        ; 3.062      ; 4.805      ;
; 3.557 ; nrst      ; uart_cnt_send[26]             ; clk_50M      ; clk_50M     ; 0.000        ; 3.062      ; 4.805      ;
; 3.557 ; nrst      ; uart_cnt_send[27]             ; clk_50M      ; clk_50M     ; 0.000        ; 3.062      ; 4.805      ;
; 3.557 ; nrst      ; uart_cnt_send[28]             ; clk_50M      ; clk_50M     ; 0.000        ; 3.062      ; 4.805      ;
; 3.557 ; nrst      ; uart_cnt_send[29]             ; clk_50M      ; clk_50M     ; 0.000        ; 3.062      ; 4.805      ;
; 3.557 ; nrst      ; uart_cnt_send[30]             ; clk_50M      ; clk_50M     ; 0.000        ; 3.062      ; 4.805      ;
; 3.557 ; nrst      ; uart_cnt_send[31]             ; clk_50M      ; clk_50M     ; 0.000        ; 3.062      ; 4.805      ;
; 3.557 ; nrst      ; my_memory_rtl_0_bypass[4]     ; clk_50M      ; clk_50M     ; 0.000        ; 3.069      ; 4.812      ;
; 3.557 ; nrst      ; my_memory_rtl_0_bypass[2]     ; clk_50M      ; clk_50M     ; 0.000        ; 3.069      ; 4.812      ;
; 3.766 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[16] ; clk_50M      ; clk_50M     ; 0.000        ; 3.075      ; 5.027      ;
; 3.766 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[17] ; clk_50M      ; clk_50M     ; 0.000        ; 3.075      ; 5.027      ;
; 3.766 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[18] ; clk_50M      ; clk_50M     ; 0.000        ; 3.075      ; 5.027      ;
; 3.766 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[19] ; clk_50M      ; clk_50M     ; 0.000        ; 3.075      ; 5.027      ;
; 3.766 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[20] ; clk_50M      ; clk_50M     ; 0.000        ; 3.075      ; 5.027      ;
; 3.766 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[21] ; clk_50M      ; clk_50M     ; 0.000        ; 3.075      ; 5.027      ;
; 3.766 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[22] ; clk_50M      ; clk_50M     ; 0.000        ; 3.075      ; 5.027      ;
; 3.766 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[23] ; clk_50M      ; clk_50M     ; 0.000        ; 3.075      ; 5.027      ;
; 3.766 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[24] ; clk_50M      ; clk_50M     ; 0.000        ; 3.075      ; 5.027      ;
; 3.766 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[25] ; clk_50M      ; clk_50M     ; 0.000        ; 3.075      ; 5.027      ;
; 3.766 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[26] ; clk_50M      ; clk_50M     ; 0.000        ; 3.075      ; 5.027      ;
; 3.766 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[27] ; clk_50M      ; clk_50M     ; 0.000        ; 3.075      ; 5.027      ;
; 3.766 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[28] ; clk_50M      ; clk_50M     ; 0.000        ; 3.075      ; 5.027      ;
; 3.766 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[29] ; clk_50M      ; clk_50M     ; 0.000        ; 3.075      ; 5.027      ;
; 3.766 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[30] ; clk_50M      ; clk_50M     ; 0.000        ; 3.075      ; 5.027      ;
; 3.766 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[31] ; clk_50M      ; clk_50M     ; 0.000        ; 3.075      ; 5.027      ;
; 3.770 ; nrst      ; uart_tx:u_uart_tx|cnt_bit[0]  ; clk_50M      ; clk_50M     ; 0.000        ; 3.073      ; 5.029      ;
; 3.770 ; nrst      ; uart_tx:u_uart_tx|cnt_bit[1]  ; clk_50M      ; clk_50M     ; 0.000        ; 3.073      ; 5.029      ;
; 3.770 ; nrst      ; uart_tx:u_uart_tx|cs.IDLE     ; clk_50M      ; clk_50M     ; 0.000        ; 3.073      ; 5.029      ;
; 3.770 ; nrst      ; uart_tx:u_uart_tx|cnt_bit[2]  ; clk_50M      ; clk_50M     ; 0.000        ; 3.073      ; 5.029      ;
; 3.770 ; nrst      ; uart_tx:u_uart_tx|cnt_bit[3]  ; clk_50M      ; clk_50M     ; 0.000        ; 3.073      ; 5.029      ;
; 3.770 ; nrst      ; uart_tx:u_uart_tx|cs.START    ; clk_50M      ; clk_50M     ; 0.000        ; 3.073      ; 5.029      ;
; 3.770 ; nrst      ; uart_tx:u_uart_tx|cs.DATA     ; clk_50M      ; clk_50M     ; 0.000        ; 3.073      ; 5.029      ;
; 3.881 ; nrst      ; uart_cnt_clk[0]               ; clk_50M      ; clk_50M     ; 0.000        ; 3.070      ; 5.137      ;
; 3.881 ; nrst      ; uart_cnt_clk[3]               ; clk_50M      ; clk_50M     ; 0.000        ; 3.070      ; 5.137      ;
; 3.881 ; nrst      ; uart_cnt_clk[4]               ; clk_50M      ; clk_50M     ; 0.000        ; 3.070      ; 5.137      ;
; 3.881 ; nrst      ; uart_cnt_clk[6]               ; clk_50M      ; clk_50M     ; 0.000        ; 3.070      ; 5.137      ;
; 3.881 ; nrst      ; uart_cnt_clk[10]              ; clk_50M      ; clk_50M     ; 0.000        ; 3.070      ; 5.137      ;
; 3.884 ; nrst      ; uart_cnt_send[2]              ; clk_50M      ; clk_50M     ; 0.000        ; 3.061      ; 5.131      ;
; 3.884 ; nrst      ; uart_cnt_send[3]              ; clk_50M      ; clk_50M     ; 0.000        ; 3.061      ; 5.131      ;
; 3.884 ; nrst      ; uart_cnt_send[4]              ; clk_50M      ; clk_50M     ; 0.000        ; 3.061      ; 5.131      ;
; 3.884 ; nrst      ; uart_cnt_send[5]              ; clk_50M      ; clk_50M     ; 0.000        ; 3.061      ; 5.131      ;
; 3.884 ; nrst      ; uart_cnt_send[6]              ; clk_50M      ; clk_50M     ; 0.000        ; 3.061      ; 5.131      ;
; 3.884 ; nrst      ; uart_cnt_send[7]              ; clk_50M      ; clk_50M     ; 0.000        ; 3.061      ; 5.131      ;
; 3.884 ; nrst      ; uart_cnt_send[8]              ; clk_50M      ; clk_50M     ; 0.000        ; 3.061      ; 5.131      ;
; 3.884 ; nrst      ; uart_cnt_send[9]              ; clk_50M      ; clk_50M     ; 0.000        ; 3.061      ; 5.131      ;
; 3.884 ; nrst      ; uart_cnt_send[10]             ; clk_50M      ; clk_50M     ; 0.000        ; 3.061      ; 5.131      ;
; 3.884 ; nrst      ; uart_cnt_send[11]             ; clk_50M      ; clk_50M     ; 0.000        ; 3.061      ; 5.131      ;
; 3.884 ; nrst      ; uart_cnt_send[12]             ; clk_50M      ; clk_50M     ; 0.000        ; 3.061      ; 5.131      ;
; 3.884 ; nrst      ; uart_cnt_send[13]             ; clk_50M      ; clk_50M     ; 0.000        ; 3.061      ; 5.131      ;
; 3.884 ; nrst      ; uart_cnt_send[14]             ; clk_50M      ; clk_50M     ; 0.000        ; 3.061      ; 5.131      ;
; 3.884 ; nrst      ; uart_cnt_send[15]             ; clk_50M      ; clk_50M     ; 0.000        ; 3.061      ; 5.131      ;
; 3.884 ; nrst      ; uart_cnt_send[1]              ; clk_50M      ; clk_50M     ; 0.000        ; 3.061      ; 5.131      ;
; 3.884 ; nrst      ; my_memory_rtl_0_bypass[20]    ; clk_50M      ; clk_50M     ; 0.000        ; 3.060      ; 5.130      ;
; 3.884 ; nrst      ; my_memory_rtl_0_bypass[18]    ; clk_50M      ; clk_50M     ; 0.000        ; 3.060      ; 5.130      ;
; 3.884 ; nrst      ; my_memory_rtl_0_bypass[24]    ; clk_50M      ; clk_50M     ; 0.000        ; 3.060      ; 5.130      ;
; 3.884 ; nrst      ; my_memory_rtl_0_bypass[22]    ; clk_50M      ; clk_50M     ; 0.000        ; 3.060      ; 5.130      ;
; 3.884 ; nrst      ; my_memory~0                   ; clk_50M      ; clk_50M     ; 0.000        ; 3.060      ; 5.130      ;
; 3.923 ; nrst      ; cnt_received[0]               ; clk_50M      ; clk_50M     ; 0.000        ; 3.059      ; 5.168      ;
; 3.923 ; nrst      ; leds_received                 ; clk_50M      ; clk_50M     ; 0.000        ; 3.059      ; 5.168      ;
; 3.923 ; nrst      ; ack_unit_delay                ; clk_50M      ; clk_50M     ; 0.000        ; 3.059      ; 5.168      ;
; 4.077 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[0]  ; clk_50M      ; clk_50M     ; 0.000        ; 3.074      ; 5.337      ;
; 4.077 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[1]  ; clk_50M      ; clk_50M     ; 0.000        ; 3.074      ; 5.337      ;
; 4.077 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[2]  ; clk_50M      ; clk_50M     ; 0.000        ; 3.074      ; 5.337      ;
; 4.077 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[3]  ; clk_50M      ; clk_50M     ; 0.000        ; 3.074      ; 5.337      ;
; 4.077 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[4]  ; clk_50M      ; clk_50M     ; 0.000        ; 3.074      ; 5.337      ;
; 4.077 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[5]  ; clk_50M      ; clk_50M     ; 0.000        ; 3.074      ; 5.337      ;
; 4.077 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[6]  ; clk_50M      ; clk_50M     ; 0.000        ; 3.074      ; 5.337      ;
; 4.077 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[7]  ; clk_50M      ; clk_50M     ; 0.000        ; 3.074      ; 5.337      ;
; 4.077 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[8]  ; clk_50M      ; clk_50M     ; 0.000        ; 3.074      ; 5.337      ;
; 4.077 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[10] ; clk_50M      ; clk_50M     ; 0.000        ; 3.074      ; 5.337      ;
; 4.077 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[11] ; clk_50M      ; clk_50M     ; 0.000        ; 3.074      ; 5.337      ;
; 4.077 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[12] ; clk_50M      ; clk_50M     ; 0.000        ; 3.074      ; 5.337      ;
+-------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'                                                                ;
+-------+-----------+-------------------+--------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node           ; Launch Clock ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------+--------------+------------------------------------------------------+--------------+------------+------------+
; 6.641 ; nrst      ; cnt_ena[0]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.341      ; 5.168      ;
; 6.641 ; nrst      ; leds_ena          ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.341      ; 5.168      ;
; 6.643 ; nrst      ; cnt_ena_period[2] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.339      ; 5.168      ;
; 6.643 ; nrst      ; cnt_ena_period[0] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.339      ; 5.168      ;
; 6.643 ; nrst      ; cnt_ena_period[4] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.339      ; 5.168      ;
; 6.643 ; nrst      ; cnt_ena_period[3] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.339      ; 5.168      ;
; 6.643 ; nrst      ; cnt_ena_period[7] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.339      ; 5.168      ;
; 6.643 ; nrst      ; cnt_ena_period[5] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.339      ; 5.168      ;
; 6.643 ; nrst      ; cnt_ena_period[6] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.339      ; 5.168      ;
; 6.643 ; nrst      ; cnt_ena_period[1] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.339      ; 5.168      ;
; 6.806 ; nrst      ; cnt_ena[1]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.339      ; 5.331      ;
; 6.806 ; nrst      ; cnt_ena[2]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.339      ; 5.331      ;
; 6.806 ; nrst      ; cnt_ena[3]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.339      ; 5.331      ;
; 6.806 ; nrst      ; cnt_ena[4]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.339      ; 5.331      ;
; 6.806 ; nrst      ; cnt_ena[5]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.339      ; 5.331      ;
; 6.806 ; nrst      ; cnt_ena[6]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.339      ; 5.331      ;
; 6.806 ; nrst      ; cnt_ena[7]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.339      ; 5.331      ;
; 6.806 ; nrst      ; cnt_ena[8]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.339      ; 5.331      ;
; 6.806 ; nrst      ; cnt_ena[9]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.339      ; 5.331      ;
; 6.806 ; nrst      ; cnt_ena[10]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.339      ; 5.331      ;
; 6.806 ; nrst      ; cnt_ena[11]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.339      ; 5.331      ;
; 6.806 ; nrst      ; cnt_ena[12]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.339      ; 5.331      ;
; 6.806 ; nrst      ; cnt_ena[13]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.339      ; 5.331      ;
; 6.806 ; nrst      ; cnt_ena[14]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.339      ; 5.331      ;
; 6.806 ; nrst      ; cnt_ena[15]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.339      ; 5.331      ;
; 6.870 ; nrst      ; cnt_reset[31]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.329      ; 5.385      ;
; 6.870 ; nrst      ; cnt_reset[16]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.329      ; 5.385      ;
; 6.870 ; nrst      ; cnt_reset[17]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.329      ; 5.385      ;
; 6.870 ; nrst      ; cnt_reset[18]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.329      ; 5.385      ;
; 6.870 ; nrst      ; cnt_reset[19]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.329      ; 5.385      ;
; 6.870 ; nrst      ; cnt_reset[20]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.329      ; 5.385      ;
; 6.870 ; nrst      ; cnt_reset[21]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.329      ; 5.385      ;
; 6.870 ; nrst      ; cnt_reset[22]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.329      ; 5.385      ;
; 6.870 ; nrst      ; cnt_reset[23]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.329      ; 5.385      ;
; 6.870 ; nrst      ; cnt_reset[24]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.329      ; 5.385      ;
; 6.870 ; nrst      ; cnt_reset[25]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.329      ; 5.385      ;
; 6.870 ; nrst      ; cnt_reset[26]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.329      ; 5.385      ;
; 6.870 ; nrst      ; cnt_reset[27]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.329      ; 5.385      ;
; 6.870 ; nrst      ; cnt_reset[28]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.329      ; 5.385      ;
; 6.870 ; nrst      ; cnt_reset[29]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.329      ; 5.385      ;
; 6.870 ; nrst      ; cnt_reset[30]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.329      ; 5.385      ;
; 6.922 ; nrst      ; adc_ena_reg       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.344      ; 5.452      ;
; 6.995 ; nrst      ; cnt_reset[0]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.326      ; 5.507      ;
; 6.995 ; nrst      ; leds_reset        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.326      ; 5.507      ;
; 6.995 ; nrst      ; nrst_reg          ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.326      ; 5.507      ;
; 7.101 ; nrst      ; cnt_ena[19]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.340      ; 5.627      ;
; 7.101 ; nrst      ; cnt_ena[29]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.340      ; 5.627      ;
; 7.101 ; nrst      ; cnt_ena[16]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.340      ; 5.627      ;
; 7.101 ; nrst      ; cnt_ena[17]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.340      ; 5.627      ;
; 7.101 ; nrst      ; cnt_ena[18]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.340      ; 5.627      ;
; 7.101 ; nrst      ; cnt_ena[20]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.340      ; 5.627      ;
; 7.101 ; nrst      ; cnt_ena[21]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.340      ; 5.627      ;
; 7.101 ; nrst      ; cnt_ena[22]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.340      ; 5.627      ;
; 7.101 ; nrst      ; cnt_ena[23]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.340      ; 5.627      ;
; 7.101 ; nrst      ; cnt_ena[24]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.340      ; 5.627      ;
; 7.101 ; nrst      ; cnt_ena[25]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.340      ; 5.627      ;
; 7.101 ; nrst      ; cnt_ena[26]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.340      ; 5.627      ;
; 7.101 ; nrst      ; cnt_ena[27]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.340      ; 5.627      ;
; 7.101 ; nrst      ; cnt_ena[28]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.340      ; 5.627      ;
; 7.101 ; nrst      ; cnt_ena[30]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.340      ; 5.627      ;
; 7.101 ; nrst      ; cnt_ena[31]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.340      ; 5.627      ;
; 7.219 ; nrst      ; cnt_reset[1]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.328      ; 5.733      ;
; 7.219 ; nrst      ; cnt_reset[2]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.328      ; 5.733      ;
; 7.219 ; nrst      ; cnt_reset[3]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.328      ; 5.733      ;
; 7.219 ; nrst      ; cnt_reset[4]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.328      ; 5.733      ;
; 7.219 ; nrst      ; cnt_reset[9]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.328      ; 5.733      ;
; 7.219 ; nrst      ; cnt_reset[5]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.328      ; 5.733      ;
; 7.219 ; nrst      ; cnt_reset[6]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.328      ; 5.733      ;
; 7.219 ; nrst      ; cnt_reset[7]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.328      ; 5.733      ;
; 7.219 ; nrst      ; cnt_reset[8]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.328      ; 5.733      ;
; 7.219 ; nrst      ; cnt_reset[10]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.328      ; 5.733      ;
; 7.219 ; nrst      ; cnt_reset[11]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.328      ; 5.733      ;
; 7.219 ; nrst      ; cnt_reset[12]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.328      ; 5.733      ;
; 7.219 ; nrst      ; cnt_reset[13]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.328      ; 5.733      ;
; 7.219 ; nrst      ; cnt_reset[14]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.328      ; 5.733      ;
; 7.219 ; nrst      ; cnt_reset[15]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.328      ; 5.733      ;
+-------+-----------+-------------------+--------------+------------------------------------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                          ;
+------------+-----------------+------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                           ; Note ;
+------------+-----------------+------------------------------------------------------+------+
; 80.55 MHz  ; 80.55 MHz       ; clk_50M                                              ;      ;
; 129.08 MHz ; 129.08 MHz      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ;      ;
+------------+-----------------+------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                            ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; clk_50M                                              ; 7.586  ; 0.000         ;
; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.306 ; 0.000         ;
+------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                            ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; clk_50M                                              ; 0.354 ; 0.000         ;
; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.354 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                                         ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 12.367 ; 0.000         ;
; clk_50M                                              ; 15.254 ; 0.000         ;
+------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                                         ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; clk_50M                                              ; 3.313 ; 0.000         ;
; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 6.061 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                                 ;
+------------------------------------------------------+-----------+---------------+
; Clock                                                ; Slack     ; End Point TNS ;
+------------------------------------------------------+-----------+---------------+
; clk_50M                                              ; 9.647     ; 0.000         ;
; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 49999.710 ; 0.000         ;
+------------------------------------------------------+-----------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_50M'                                                                                                                                                                                                       ;
+--------+--------------------------+-------------------------------------------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                                                                                   ; Launch Clock                                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-------------------------------------------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+
; 7.586  ; cnt_received[10]         ; LED_cnt_send[10]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -2.771     ; 7.643      ;
; 7.661  ; cnt_received[17]         ; LED_cnt_send[17]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -2.772     ; 7.567      ;
; 7.699  ; cnt_received[15]         ; LED_cnt_send[15]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -2.771     ; 7.530      ;
; 8.238  ; cnt_received[9]          ; LED_cnt_send[9]                                                                           ; clk_50M                                              ; clk_50M     ; 20.000       ; -2.771     ; 6.991      ;
; 8.455  ; uart_tx:u_uart_tx|tx_reg ; tx2M                                                                                      ; clk_50M                                              ; clk_50M     ; 20.000       ; -2.788     ; 6.757      ;
; 8.480  ; cnt_received[6]          ; LED_cnt_send[6]                                                                           ; clk_50M                                              ; clk_50M     ; 20.000       ; -2.771     ; 6.749      ;
; 8.705  ; cnt_received[7]          ; LED_cnt_send[7]                                                                           ; clk_50M                                              ; clk_50M     ; 20.000       ; -2.771     ; 6.524      ;
; 9.106  ; cnt_received[4]          ; LED_cnt_send[4]                                                                           ; clk_50M                                              ; clk_50M     ; 20.000       ; -2.771     ; 6.123      ;
; 9.192  ; leds_received            ; LED_out[1]                                                                                ; clk_50M                                              ; clk_50M     ; 20.000       ; -2.777     ; 6.031      ;
; 9.346  ; calib_ena_FPGA           ; calib_ena_adc                                                                             ; clk_50M                                              ; clk_50M     ; 20.000       ; 0.000      ; 6.654      ;
; 9.366  ; leds_uart                ; LED_out[2]                                                                                ; clk_50M                                              ; clk_50M     ; 20.000       ; -2.759     ; 5.875      ;
; 9.368  ; cnt_received[5]          ; LED_cnt_send[5]                                                                           ; clk_50M                                              ; clk_50M     ; 20.000       ; -2.771     ; 5.861      ;
; 9.381  ; cnt_received[13]         ; LED_cnt_send[13]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -2.771     ; 5.848      ;
; 9.548  ; cnt_received[1]          ; LED_cnt_send[1]                                                                           ; clk_50M                                              ; clk_50M     ; 20.000       ; -2.771     ; 5.681      ;
; 9.977  ; cnt_received[14]         ; LED_cnt_send[14]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -2.771     ; 5.252      ;
; 10.313 ; cnt_received[0]          ; LED_cnt_send[0]                                                                           ; clk_50M                                              ; clk_50M     ; 20.000       ; -2.777     ; 4.910      ;
; 10.352 ; cnt_received[16]         ; LED_cnt_send[16]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -2.772     ; 4.876      ;
; 10.361 ; cnt_received[11]         ; LED_cnt_send[11]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -2.771     ; 4.868      ;
; 10.379 ; cnt_received[12]         ; LED_cnt_send[12]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -2.771     ; 4.850      ;
; 10.450 ; cnt_received[8]          ; LED_cnt_send[8]                                                                           ; clk_50M                                              ; clk_50M     ; 20.000       ; -2.771     ; 4.779      ;
; 10.511 ; cnt_received[3]          ; LED_cnt_send[3]                                                                           ; clk_50M                                              ; clk_50M     ; 20.000       ; -2.771     ; 4.718      ;
; 10.740 ; cnt_received[2]          ; LED_cnt_send[2]                                                                           ; clk_50M                                              ; clk_50M     ; 20.000       ; -2.771     ; 4.489      ;
; 10.856 ; adc_ena_reg              ; adc_ena                                                                                   ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; clk_50M     ; 20.000       ; -0.409     ; 6.735      ;
; 11.455 ; cnt_received[11]         ; uart_cnt_send[0]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.057     ; 8.507      ;
; 11.455 ; cnt_received[11]         ; my_memory_rtl_0_bypass[4]                                                                 ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.057     ; 8.507      ;
; 11.455 ; cnt_received[11]         ; my_memory_rtl_0_bypass[2]                                                                 ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.057     ; 8.507      ;
; 11.487 ; cnt_received[11]         ; uart_cnt_clk[16]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.057     ; 8.475      ;
; 11.487 ; cnt_received[11]         ; uart_cnt_clk[18]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.057     ; 8.475      ;
; 11.487 ; cnt_received[11]         ; uart_cnt_clk[17]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.057     ; 8.475      ;
; 11.487 ; cnt_received[11]         ; uart_cnt_clk[19]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.057     ; 8.475      ;
; 11.487 ; cnt_received[11]         ; uart_cnt_clk[23]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.057     ; 8.475      ;
; 11.487 ; cnt_received[11]         ; uart_cnt_clk[20]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.057     ; 8.475      ;
; 11.487 ; cnt_received[11]         ; uart_cnt_clk[21]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.057     ; 8.475      ;
; 11.487 ; cnt_received[11]         ; uart_cnt_clk[22]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.057     ; 8.475      ;
; 11.487 ; cnt_received[11]         ; uart_cnt_clk[28]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.057     ; 8.475      ;
; 11.487 ; cnt_received[11]         ; uart_cnt_clk[24]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.057     ; 8.475      ;
; 11.487 ; cnt_received[11]         ; uart_cnt_clk[25]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.057     ; 8.475      ;
; 11.487 ; cnt_received[11]         ; uart_cnt_clk[26]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.057     ; 8.475      ;
; 11.487 ; cnt_received[11]         ; uart_cnt_clk[27]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.057     ; 8.475      ;
; 11.487 ; cnt_received[11]         ; uart_cnt_clk[29]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.057     ; 8.475      ;
; 11.487 ; cnt_received[11]         ; uart_cnt_clk[30]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.057     ; 8.475      ;
; 11.487 ; cnt_received[11]         ; uart_cnt_clk[31]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.057     ; 8.475      ;
; 11.562 ; cnt_received[11]         ; uart_cnt_clk[0]                                                                           ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.057     ; 8.400      ;
; 11.562 ; cnt_received[11]         ; uart_cnt_clk[3]                                                                           ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.057     ; 8.400      ;
; 11.562 ; cnt_received[11]         ; uart_cnt_clk[4]                                                                           ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.057     ; 8.400      ;
; 11.562 ; cnt_received[11]         ; uart_cnt_clk[6]                                                                           ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.057     ; 8.400      ;
; 11.562 ; cnt_received[11]         ; uart_cnt_clk[10]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.057     ; 8.400      ;
; 11.658 ; leds_reset               ; LED_out[3]                                                                                ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; clk_50M     ; 20.000       ; -0.389     ; 5.953      ;
; 11.677 ; cnt_received[11]         ; leds_uart                                                                                 ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.083     ; 8.259      ;
; 11.716 ; cnt_received[11]         ; uart_wdata_reg[4]                                                                         ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.058     ; 8.245      ;
; 11.716 ; cnt_received[11]         ; uart_wdata_reg[6]                                                                         ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.058     ; 8.245      ;
; 11.716 ; cnt_received[11]         ; uart_wdata_reg[7]                                                                         ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.058     ; 8.245      ;
; 11.716 ; cnt_received[11]         ; uart_wdata_reg[5]                                                                         ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.058     ; 8.245      ;
; 11.716 ; cnt_received[11]         ; uart_wdata_reg[0]                                                                         ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.058     ; 8.245      ;
; 11.716 ; cnt_received[11]         ; uart_wdata_reg[2]                                                                         ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.058     ; 8.245      ;
; 11.716 ; cnt_received[11]         ; uart_wdata_reg[3]                                                                         ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.058     ; 8.245      ;
; 11.716 ; cnt_received[11]         ; uart_wdata_reg[1]                                                                         ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.058     ; 8.245      ;
; 11.727 ; cnt_received[11]         ; my_memory_rtl_0_bypass[6]                                                                 ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.064     ; 8.228      ;
; 11.727 ; cnt_received[11]         ; my_memory_rtl_0_bypass[8]                                                                 ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.064     ; 8.228      ;
; 11.727 ; cnt_received[11]         ; my_memory_rtl_0_bypass[10]                                                                ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.064     ; 8.228      ;
; 11.727 ; cnt_received[11]         ; my_memory_rtl_0_bypass[12]                                                                ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.064     ; 8.228      ;
; 11.727 ; cnt_received[11]         ; my_memory_rtl_0_bypass[14]                                                                ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.064     ; 8.228      ;
; 11.727 ; cnt_received[11]         ; my_memory_rtl_0_bypass[16]                                                                ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.064     ; 8.228      ;
; 11.739 ; cnt_received[11]         ; altsyncram:my_memory_rtl_0|altsyncram_jii1:auto_generated|ram_block1a0~portb_address_reg0 ; clk_50M                                              ; clk_50M     ; 20.000       ; 0.257      ; 8.568      ;
; 11.752 ; cnt_received[11]         ; uart_cnt_clk[12]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.058     ; 8.209      ;
; 11.763 ; cnt_received[11]         ; uart_cnt_send[27]                                                                         ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.064     ; 8.192      ;
; 11.763 ; cnt_received[11]         ; uart_cnt_send[16]                                                                         ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.064     ; 8.192      ;
; 11.763 ; cnt_received[11]         ; uart_cnt_send[17]                                                                         ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.064     ; 8.192      ;
; 11.763 ; cnt_received[11]         ; uart_cnt_send[18]                                                                         ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.064     ; 8.192      ;
; 11.763 ; cnt_received[11]         ; uart_cnt_send[19]                                                                         ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.064     ; 8.192      ;
; 11.763 ; cnt_received[11]         ; uart_cnt_send[20]                                                                         ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.064     ; 8.192      ;
; 11.763 ; cnt_received[11]         ; uart_cnt_send[21]                                                                         ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.064     ; 8.192      ;
; 11.763 ; cnt_received[11]         ; uart_cnt_send[22]                                                                         ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.064     ; 8.192      ;
; 11.763 ; cnt_received[11]         ; uart_cnt_send[23]                                                                         ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.064     ; 8.192      ;
; 11.763 ; cnt_received[11]         ; uart_cnt_send[24]                                                                         ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.064     ; 8.192      ;
; 11.763 ; cnt_received[11]         ; uart_cnt_send[25]                                                                         ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.064     ; 8.192      ;
; 11.763 ; cnt_received[11]         ; uart_cnt_send[26]                                                                         ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.064     ; 8.192      ;
; 11.763 ; cnt_received[11]         ; uart_cnt_send[30]                                                                         ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.064     ; 8.192      ;
; 11.763 ; cnt_received[11]         ; uart_cnt_send[28]                                                                         ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.064     ; 8.192      ;
; 11.763 ; cnt_received[11]         ; uart_cnt_send[29]                                                                         ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.064     ; 8.192      ;
; 11.763 ; cnt_received[11]         ; uart_cnt_send[31]                                                                         ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.064     ; 8.192      ;
; 11.764 ; cnt_received[1]          ; uart_cnt_send[0]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.057     ; 8.198      ;
; 11.764 ; cnt_received[1]          ; my_memory_rtl_0_bypass[4]                                                                 ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.057     ; 8.198      ;
; 11.764 ; cnt_received[1]          ; my_memory_rtl_0_bypass[2]                                                                 ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.057     ; 8.198      ;
; 11.765 ; cnt_received[9]          ; uart_cnt_send[0]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.057     ; 8.197      ;
; 11.765 ; cnt_received[9]          ; my_memory_rtl_0_bypass[4]                                                                 ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.057     ; 8.197      ;
; 11.765 ; cnt_received[9]          ; my_memory_rtl_0_bypass[2]                                                                 ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.057     ; 8.197      ;
; 11.778 ; cnt_received[11]         ; uart_cnt_clk[1]                                                                           ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.057     ; 8.184      ;
; 11.778 ; cnt_received[11]         ; uart_cnt_clk[2]                                                                           ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.057     ; 8.184      ;
; 11.778 ; cnt_received[11]         ; uart_cnt_clk[5]                                                                           ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.057     ; 8.184      ;
; 11.778 ; cnt_received[11]         ; uart_cnt_clk[9]                                                                           ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.057     ; 8.184      ;
; 11.778 ; cnt_received[11]         ; uart_cnt_clk[7]                                                                           ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.057     ; 8.184      ;
; 11.778 ; cnt_received[11]         ; uart_cnt_clk[8]                                                                           ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.057     ; 8.184      ;
; 11.778 ; cnt_received[11]         ; uart_cnt_clk[11]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.057     ; 8.184      ;
; 11.778 ; cnt_received[11]         ; uart_cnt_clk[13]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.057     ; 8.184      ;
; 11.778 ; cnt_received[11]         ; uart_cnt_clk[14]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.057     ; 8.184      ;
; 11.778 ; cnt_received[11]         ; uart_cnt_clk[15]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.057     ; 8.184      ;
; 11.785 ; cnt_received[11]         ; altsyncram:my_memory_rtl_0|altsyncram_jii1:auto_generated|ram_block1a1~portb_address_reg0 ; clk_50M                                              ; clk_50M     ; 20.000       ; 0.258      ; 8.523      ;
; 11.786 ; leds_ena                 ; LED_out[0]                                                                                ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; clk_50M     ; 20.000       ; -0.407     ; 5.807      ;
; 11.796 ; cnt_received[1]          ; uart_cnt_clk[16]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -0.057     ; 8.166      ;
+--------+--------------------------+-------------------------------------------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'                                                                           ;
+--------+------------------+-------------------+--------------+------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node           ; Launch Clock ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+-------------------+--------------+------------------------------------------------------+--------------+------------+------------+
; 10.306 ; cnt_received[11] ; cnt_ena[19]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.918      ;
; 10.306 ; cnt_received[11] ; cnt_ena[29]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.918      ;
; 10.306 ; cnt_received[11] ; cnt_ena[16]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.918      ;
; 10.306 ; cnt_received[11] ; cnt_ena[17]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.918      ;
; 10.306 ; cnt_received[11] ; cnt_ena[18]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.918      ;
; 10.306 ; cnt_received[11] ; cnt_ena[20]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.918      ;
; 10.306 ; cnt_received[11] ; cnt_ena[21]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.918      ;
; 10.306 ; cnt_received[11] ; cnt_ena[22]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.918      ;
; 10.306 ; cnt_received[11] ; cnt_ena[23]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.918      ;
; 10.306 ; cnt_received[11] ; cnt_ena[24]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.918      ;
; 10.306 ; cnt_received[11] ; cnt_ena[25]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.918      ;
; 10.306 ; cnt_received[11] ; cnt_ena[26]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.918      ;
; 10.306 ; cnt_received[11] ; cnt_ena[27]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.918      ;
; 10.306 ; cnt_received[11] ; cnt_ena[28]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.918      ;
; 10.306 ; cnt_received[11] ; cnt_ena[30]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.918      ;
; 10.306 ; cnt_received[11] ; cnt_ena[31]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.918      ;
; 10.485 ; cnt_received[11] ; adc_ena_reg       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.792     ; 6.742      ;
; 10.561 ; cnt_received[1]  ; cnt_ena[19]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.663      ;
; 10.561 ; cnt_received[1]  ; cnt_ena[29]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.663      ;
; 10.561 ; cnt_received[1]  ; cnt_ena[16]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.663      ;
; 10.561 ; cnt_received[1]  ; cnt_ena[17]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.663      ;
; 10.561 ; cnt_received[1]  ; cnt_ena[18]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.663      ;
; 10.561 ; cnt_received[1]  ; cnt_ena[20]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.663      ;
; 10.561 ; cnt_received[1]  ; cnt_ena[21]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.663      ;
; 10.561 ; cnt_received[1]  ; cnt_ena[22]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.663      ;
; 10.561 ; cnt_received[1]  ; cnt_ena[23]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.663      ;
; 10.561 ; cnt_received[1]  ; cnt_ena[24]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.663      ;
; 10.561 ; cnt_received[1]  ; cnt_ena[25]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.663      ;
; 10.561 ; cnt_received[1]  ; cnt_ena[26]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.663      ;
; 10.561 ; cnt_received[1]  ; cnt_ena[27]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.663      ;
; 10.561 ; cnt_received[1]  ; cnt_ena[28]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.663      ;
; 10.561 ; cnt_received[1]  ; cnt_ena[30]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.663      ;
; 10.561 ; cnt_received[1]  ; cnt_ena[31]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.663      ;
; 10.587 ; cnt_received[11] ; cnt_ena[1]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.796     ; 6.636      ;
; 10.587 ; cnt_received[11] ; cnt_ena[2]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.796     ; 6.636      ;
; 10.587 ; cnt_received[11] ; cnt_ena[3]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.796     ; 6.636      ;
; 10.587 ; cnt_received[11] ; cnt_ena[4]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.796     ; 6.636      ;
; 10.587 ; cnt_received[11] ; cnt_ena[5]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.796     ; 6.636      ;
; 10.587 ; cnt_received[11] ; cnt_ena[6]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.796     ; 6.636      ;
; 10.587 ; cnt_received[11] ; cnt_ena[7]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.796     ; 6.636      ;
; 10.587 ; cnt_received[11] ; cnt_ena[8]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.796     ; 6.636      ;
; 10.587 ; cnt_received[11] ; cnt_ena[9]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.796     ; 6.636      ;
; 10.587 ; cnt_received[11] ; cnt_ena[10]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.796     ; 6.636      ;
; 10.587 ; cnt_received[11] ; cnt_ena[11]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.796     ; 6.636      ;
; 10.587 ; cnt_received[11] ; cnt_ena[12]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.796     ; 6.636      ;
; 10.587 ; cnt_received[11] ; cnt_ena[13]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.796     ; 6.636      ;
; 10.587 ; cnt_received[11] ; cnt_ena[14]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.796     ; 6.636      ;
; 10.587 ; cnt_received[11] ; cnt_ena[15]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.796     ; 6.636      ;
; 10.614 ; cnt_received[9]  ; cnt_ena[19]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.610      ;
; 10.614 ; cnt_received[9]  ; cnt_ena[29]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.610      ;
; 10.614 ; cnt_received[9]  ; cnt_ena[16]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.610      ;
; 10.614 ; cnt_received[9]  ; cnt_ena[17]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.610      ;
; 10.614 ; cnt_received[9]  ; cnt_ena[18]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.610      ;
; 10.614 ; cnt_received[9]  ; cnt_ena[20]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.610      ;
; 10.614 ; cnt_received[9]  ; cnt_ena[21]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.610      ;
; 10.614 ; cnt_received[9]  ; cnt_ena[22]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.610      ;
; 10.614 ; cnt_received[9]  ; cnt_ena[23]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.610      ;
; 10.614 ; cnt_received[9]  ; cnt_ena[24]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.610      ;
; 10.614 ; cnt_received[9]  ; cnt_ena[25]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.610      ;
; 10.614 ; cnt_received[9]  ; cnt_ena[26]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.610      ;
; 10.614 ; cnt_received[9]  ; cnt_ena[27]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.610      ;
; 10.614 ; cnt_received[9]  ; cnt_ena[28]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.610      ;
; 10.614 ; cnt_received[9]  ; cnt_ena[30]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.610      ;
; 10.614 ; cnt_received[9]  ; cnt_ena[31]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.610      ;
; 10.708 ; cnt_received[8]  ; cnt_ena[19]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.516      ;
; 10.708 ; cnt_received[8]  ; cnt_ena[29]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.516      ;
; 10.708 ; cnt_received[8]  ; cnt_ena[16]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.516      ;
; 10.708 ; cnt_received[8]  ; cnt_ena[17]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.516      ;
; 10.708 ; cnt_received[8]  ; cnt_ena[18]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.516      ;
; 10.708 ; cnt_received[8]  ; cnt_ena[20]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.516      ;
; 10.708 ; cnt_received[8]  ; cnt_ena[21]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.516      ;
; 10.708 ; cnt_received[8]  ; cnt_ena[22]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.516      ;
; 10.708 ; cnt_received[8]  ; cnt_ena[23]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.516      ;
; 10.708 ; cnt_received[8]  ; cnt_ena[24]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.516      ;
; 10.708 ; cnt_received[8]  ; cnt_ena[25]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.516      ;
; 10.708 ; cnt_received[8]  ; cnt_ena[26]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.516      ;
; 10.708 ; cnt_received[8]  ; cnt_ena[27]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.516      ;
; 10.708 ; cnt_received[8]  ; cnt_ena[28]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.516      ;
; 10.708 ; cnt_received[8]  ; cnt_ena[30]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.516      ;
; 10.708 ; cnt_received[8]  ; cnt_ena[31]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.516      ;
; 10.713 ; cnt_received[11] ; cnt_ena[0]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.794     ; 6.512      ;
; 10.766 ; cnt_received[11] ; cnt_ena_period[2] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.458      ;
; 10.766 ; cnt_received[11] ; cnt_ena_period[0] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.458      ;
; 10.766 ; cnt_received[11] ; cnt_ena_period[4] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.458      ;
; 10.766 ; cnt_received[11] ; cnt_ena_period[3] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.458      ;
; 10.766 ; cnt_received[11] ; cnt_ena_period[7] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.458      ;
; 10.766 ; cnt_received[11] ; cnt_ena_period[5] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.458      ;
; 10.766 ; cnt_received[11] ; cnt_ena_period[6] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.458      ;
; 10.766 ; cnt_received[11] ; cnt_ena_period[1] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.458      ;
; 10.776 ; cnt_received[1]  ; adc_ena_reg       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.792     ; 6.451      ;
; 10.778 ; cnt_received[6]  ; cnt_ena[19]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.446      ;
; 10.778 ; cnt_received[6]  ; cnt_ena[29]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.446      ;
; 10.778 ; cnt_received[6]  ; cnt_ena[16]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.446      ;
; 10.778 ; cnt_received[6]  ; cnt_ena[17]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.446      ;
; 10.778 ; cnt_received[6]  ; cnt_ena[18]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.446      ;
; 10.778 ; cnt_received[6]  ; cnt_ena[20]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.446      ;
; 10.778 ; cnt_received[6]  ; cnt_ena[21]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.446      ;
; 10.778 ; cnt_received[6]  ; cnt_ena[22]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.446      ;
; 10.778 ; cnt_received[6]  ; cnt_ena[23]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.446      ;
; 10.778 ; cnt_received[6]  ; cnt_ena[24]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.795     ; 6.446      ;
+--------+------------------+-------------------+--------------+------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_50M'                                                                                                                                                                     ;
+-------+--------------------------------+-------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.354 ; uart_tx:u_uart_tx|wdata_reg[5] ; uart_tx:u_uart_tx|wdata_reg[5]                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:u_uart_tx|wdata_reg[4] ; uart_tx:u_uart_tx|wdata_reg[4]                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:u_uart_tx|wdata_reg[7] ; uart_tx:u_uart_tx|wdata_reg[7]                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:u_uart_tx|wdata_reg[6] ; uart_tx:u_uart_tx|wdata_reg[6]                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:u_uart_tx|wdata_reg[0] ; uart_tx:u_uart_tx|wdata_reg[0]                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:u_uart_tx|wdata_reg[1] ; uart_tx:u_uart_tx|wdata_reg[1]                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:u_uart_tx|wdata_reg[2] ; uart_tx:u_uart_tx|wdata_reg[2]                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:u_uart_tx|wdata_reg[3] ; uart_tx:u_uart_tx|wdata_reg[3]                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; leds_received                  ; leds_received                                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:u_uart_tx|cnt_bit[0]   ; uart_tx:u_uart_tx|cnt_bit[0]                                                              ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:u_uart_tx|cnt_bit[1]   ; uart_tx:u_uart_tx|cnt_bit[1]                                                              ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:u_uart_tx|cnt_bit[3]   ; uart_tx:u_uart_tx|cnt_bit[3]                                                              ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:u_uart_tx|cs.STOP      ; uart_tx:u_uart_tx|cs.STOP                                                                 ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:u_uart_tx|cs.IDLE      ; uart_tx:u_uart_tx|cs.IDLE                                                                 ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:u_uart_tx|cs.DATA      ; uart_tx:u_uart_tx|cs.DATA                                                                 ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:u_uart_tx|cs.START     ; uart_tx:u_uart_tx|cs.START                                                                ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_wreq_reg                  ; uart_wreq_reg                                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; cs.HOLD                        ; cs.HOLD                                                                                   ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; cnt_received[0]                ; cnt_received[0]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.597      ;
; 0.355 ; leds_uart                      ; leds_uart                                                                                 ; clk_50M      ; clk_50M     ; 0.000        ; 0.071      ; 0.597      ;
; 0.365 ; uart_cnt_send[0]               ; uart_cnt_send[0]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.608      ;
; 0.400 ; uart_cnt_send[0]               ; my_memory_rtl_0_bypass[2]                                                                 ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.643      ;
; 0.587 ; uart_cnt_send[3]               ; uart_cnt_send[3]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.830      ;
; 0.588 ; uart_cnt_send[2]               ; uart_cnt_send[2]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.831      ;
; 0.589 ; uart_cnt_send[4]               ; uart_cnt_send[4]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.832      ;
; 0.594 ; cnt_received[10]               ; altsyncram:my_memory_rtl_0|altsyncram_jii1:auto_generated|ram_block1a5~porta_address_reg0 ; clk_50M      ; clk_50M     ; 0.000        ; 0.399      ; 1.194      ;
; 0.598 ; uart_tx:u_uart_tx|cnt_clk[3]   ; uart_tx:u_uart_tx|cnt_clk[3]                                                              ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.841      ;
; 0.598 ; uart_tx:u_uart_tx|cnt_clk[13]  ; uart_tx:u_uart_tx|cnt_clk[13]                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.841      ;
; 0.598 ; uart_tx:u_uart_tx|cnt_clk[15]  ; uart_tx:u_uart_tx|cnt_clk[15]                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.841      ;
; 0.599 ; uart_tx:u_uart_tx|cnt_clk[5]   ; uart_tx:u_uart_tx|cnt_clk[5]                                                              ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; uart_tx:u_uart_tx|cnt_clk[11]  ; uart_tx:u_uart_tx|cnt_clk[11]                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; uart_tx:u_uart_tx|cnt_clk[19]  ; uart_tx:u_uart_tx|cnt_clk[19]                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; uart_tx:u_uart_tx|cnt_clk[21]  ; uart_tx:u_uart_tx|cnt_clk[21]                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; uart_tx:u_uart_tx|cnt_clk[29]  ; uart_tx:u_uart_tx|cnt_clk[29]                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; uart_cnt_clk[13]               ; uart_cnt_clk[13]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.071      ; 0.841      ;
; 0.599 ; uart_cnt_clk[15]               ; uart_cnt_clk[15]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.071      ; 0.841      ;
; 0.599 ; uart_cnt_clk[19]               ; uart_cnt_clk[19]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; uart_cnt_clk[21]               ; uart_cnt_clk[21]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; uart_cnt_clk[29]               ; uart_cnt_clk[29]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; uart_cnt_send[5]               ; uart_cnt_send[5]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; uart_cnt_send[6]               ; uart_cnt_send[6]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; uart_cnt_send[13]              ; uart_cnt_send[13]                                                                         ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; uart_cnt_send[15]              ; uart_cnt_send[15]                                                                         ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; cnt_received[3]                ; cnt_received[3]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; cnt_received[6]                ; cnt_received[6]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.842      ;
; 0.600 ; uart_tx:u_uart_tx|cnt_clk[6]   ; uart_tx:u_uart_tx|cnt_clk[6]                                                              ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; uart_tx:u_uart_tx|cnt_clk[27]  ; uart_tx:u_uart_tx|cnt_clk[27]                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; uart_tx:u_uart_tx|cnt_clk[31]  ; uart_tx:u_uart_tx|cnt_clk[31]                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; uart_cnt_clk[5]                ; uart_cnt_clk[5]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.071      ; 0.842      ;
; 0.600 ; uart_cnt_clk[11]               ; uart_cnt_clk[11]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.071      ; 0.842      ;
; 0.600 ; uart_cnt_clk[27]               ; uart_cnt_clk[27]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; uart_cnt_clk[31]               ; uart_cnt_clk[31]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; uart_cnt_send[11]              ; uart_cnt_send[11]                                                                         ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; uart_cnt_send[19]              ; uart_cnt_send[19]                                                                         ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; uart_cnt_send[21]              ; uart_cnt_send[21]                                                                         ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; uart_cnt_send[22]              ; uart_cnt_send[22]                                                                         ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; uart_cnt_send[29]              ; uart_cnt_send[29]                                                                         ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; cnt_received[5]                ; cnt_received[5]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; cnt_received[11]               ; cnt_received[11]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.843      ;
; 0.601 ; uart_tx:u_uart_tx|cnt_clk[1]   ; uart_tx:u_uart_tx|cnt_clk[1]                                                              ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; uart_tx:u_uart_tx|cnt_clk[17]  ; uart_tx:u_uart_tx|cnt_clk[17]                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; uart_tx:u_uart_tx|cnt_clk[22]  ; uart_tx:u_uart_tx|cnt_clk[22]                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; uart_cnt_clk[17]               ; uart_cnt_clk[17]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; uart_cnt_clk[22]               ; uart_cnt_clk[22]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; uart_cnt_send[14]              ; uart_cnt_send[14]                                                                         ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; uart_cnt_send[27]              ; uart_cnt_send[27]                                                                         ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; uart_cnt_send[16]              ; uart_cnt_send[16]                                                                         ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; uart_cnt_send[31]              ; uart_cnt_send[31]                                                                         ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; cnt_received[2]                ; cnt_received[2]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; cnt_received[19]               ; cnt_received[19]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.071      ; 0.843      ;
; 0.601 ; cnt_received[21]               ; cnt_received[21]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.071      ; 0.843      ;
; 0.601 ; cnt_received[22]               ; cnt_received[22]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.071      ; 0.843      ;
; 0.601 ; cnt_received[29]               ; cnt_received[29]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.071      ; 0.843      ;
; 0.602 ; uart_tx:u_uart_tx|cnt_clk[9]   ; uart_tx:u_uart_tx|cnt_clk[9]                                                              ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; uart_tx:u_uart_tx|cnt_clk[7]   ; uart_tx:u_uart_tx|cnt_clk[7]                                                              ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; uart_cnt_clk[1]                ; uart_cnt_clk[1]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.071      ; 0.844      ;
; 0.602 ; uart_cnt_send[8]               ; uart_cnt_send[8]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; uart_cnt_send[10]              ; uart_cnt_send[10]                                                                         ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; uart_cnt_send[12]              ; uart_cnt_send[12]                                                                         ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; uart_cnt_send[18]              ; uart_cnt_send[18]                                                                         ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; uart_cnt_send[20]              ; uart_cnt_send[20]                                                                         ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; uart_cnt_send[30]              ; uart_cnt_send[30]                                                                         ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; cnt_received[12]               ; cnt_received[12]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; cnt_received[4]                ; cnt_received[4]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; cnt_received[8]                ; cnt_received[8]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; cnt_received[10]               ; cnt_received[10]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; cnt_received[16]               ; cnt_received[16]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.071      ; 0.844      ;
; 0.602 ; cnt_received[27]               ; cnt_received[27]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.071      ; 0.844      ;
; 0.602 ; cnt_received[31]               ; cnt_received[31]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.071      ; 0.844      ;
; 0.603 ; uart_tx:u_uart_tx|cnt_clk[14]  ; uart_tx:u_uart_tx|cnt_clk[14]                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; uart_tx:u_uart_tx|cnt_clk[2]   ; uart_tx:u_uart_tx|cnt_clk[2]                                                              ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; uart_tx:u_uart_tx|cnt_clk[16]  ; uart_tx:u_uart_tx|cnt_clk[16]                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; uart_tx:u_uart_tx|cnt_clk[23]  ; uart_tx:u_uart_tx|cnt_clk[23]                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; uart_tx:u_uart_tx|cnt_clk[25]  ; uart_tx:u_uart_tx|cnt_clk[25]                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; uart_cnt_clk[9]                ; uart_cnt_clk[9]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.071      ; 0.845      ;
; 0.603 ; uart_cnt_clk[7]                ; uart_cnt_clk[7]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.071      ; 0.845      ;
; 0.603 ; uart_cnt_clk[16]               ; uart_cnt_clk[16]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; uart_cnt_clk[23]               ; uart_cnt_clk[23]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; uart_cnt_clk[25]               ; uart_cnt_clk[25]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; uart_cnt_send[17]              ; uart_cnt_send[17]                                                                         ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.846      ;
+-------+--------------------------------+-------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                    ;
+-------+-------------------+-------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 0.354 ; adc_ena_reg       ; adc_ena_reg       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; leds_ena          ; leds_ena          ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; cnt_ena[0]        ; cnt_ena[0]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.597      ;
; 0.356 ; cnt_reset[0]      ; cnt_reset[0]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.597      ;
; 0.586 ; cnt_ena_period[3] ; cnt_ena_period[3] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.828      ;
; 0.587 ; cnt_ena_period[7] ; cnt_ena_period[7] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.829      ;
; 0.587 ; cnt_ena_period[5] ; cnt_ena_period[5] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.829      ;
; 0.592 ; cnt_ena_period[4] ; cnt_ena_period[4] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.834      ;
; 0.599 ; cnt_ena[13]       ; cnt_ena[13]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; cnt_ena[15]       ; cnt_ena[15]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.842      ;
; 0.600 ; cnt_reset[3]      ; cnt_reset[3]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.842      ;
; 0.600 ; cnt_reset[13]     ; cnt_reset[13]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.842      ;
; 0.600 ; cnt_reset[15]     ; cnt_reset[15]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.842      ;
; 0.600 ; cnt_ena[19]       ; cnt_ena[19]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; cnt_ena[29]       ; cnt_ena[29]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; cnt_ena[11]       ; cnt_ena[11]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; cnt_ena[21]       ; cnt_ena[21]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; cnt_ena[22]       ; cnt_ena[22]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.843      ;
; 0.601 ; cnt_reset[11]     ; cnt_reset[11]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.843      ;
; 0.601 ; cnt_reset[19]     ; cnt_reset[19]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.843      ;
; 0.601 ; cnt_reset[21]     ; cnt_reset[21]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.843      ;
; 0.601 ; cnt_reset[22]     ; cnt_reset[22]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.843      ;
; 0.601 ; cnt_reset[29]     ; cnt_reset[29]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.843      ;
; 0.601 ; cnt_ena[2]        ; cnt_ena[2]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; cnt_ena[14]       ; cnt_ena[14]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; cnt_ena[16]       ; cnt_ena[16]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; cnt_ena[27]       ; cnt_ena[27]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; cnt_ena[31]       ; cnt_ena[31]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.844      ;
; 0.602 ; cnt_reset[2]      ; cnt_reset[2]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.844      ;
; 0.602 ; cnt_reset[31]     ; cnt_reset[31]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.844      ;
; 0.602 ; cnt_reset[14]     ; cnt_reset[14]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.844      ;
; 0.602 ; cnt_reset[16]     ; cnt_reset[16]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.844      ;
; 0.602 ; cnt_reset[27]     ; cnt_reset[27]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.844      ;
; 0.602 ; cnt_ena[8]        ; cnt_ena[8]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; cnt_ena[10]       ; cnt_ena[10]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; cnt_ena[12]       ; cnt_ena[12]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; cnt_ena[18]       ; cnt_ena[18]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; cnt_ena[20]       ; cnt_ena[20]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; cnt_ena[30]       ; cnt_ena[30]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.845      ;
; 0.603 ; cnt_reset[4]      ; cnt_reset[4]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.845      ;
; 0.603 ; cnt_reset[10]     ; cnt_reset[10]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.845      ;
; 0.603 ; cnt_reset[12]     ; cnt_reset[12]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.845      ;
; 0.603 ; cnt_reset[18]     ; cnt_reset[18]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.845      ;
; 0.603 ; cnt_reset[20]     ; cnt_reset[20]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.845      ;
; 0.603 ; cnt_reset[30]     ; cnt_reset[30]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.845      ;
; 0.603 ; cnt_ena[17]       ; cnt_ena[17]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; cnt_ena[24]       ; cnt_ena[24]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; cnt_ena[26]       ; cnt_ena[26]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; cnt_ena[28]       ; cnt_ena[28]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.846      ;
; 0.604 ; cnt_reset[17]     ; cnt_reset[17]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.846      ;
; 0.604 ; cnt_reset[24]     ; cnt_reset[24]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.846      ;
; 0.604 ; cnt_reset[26]     ; cnt_reset[26]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.846      ;
; 0.604 ; cnt_reset[28]     ; cnt_reset[28]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.846      ;
; 0.604 ; cnt_ena[7]        ; cnt_ena[7]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; cnt_ena[9]        ; cnt_ena[9]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.847      ;
; 0.605 ; cnt_reset[9]      ; cnt_reset[9]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.847      ;
; 0.605 ; cnt_ena[23]       ; cnt_ena[23]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.848      ;
; 0.605 ; cnt_ena[25]       ; cnt_ena[25]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.848      ;
; 0.606 ; cnt_reset[23]     ; cnt_reset[23]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.848      ;
; 0.606 ; cnt_reset[25]     ; cnt_reset[25]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.848      ;
; 0.619 ; cnt_reset[1]      ; cnt_reset[1]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.861      ;
; 0.761 ; cnt_reset[0]      ; cnt_reset[1]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.004      ;
; 0.788 ; cnt_ena[1]        ; cnt_ena[1]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.031      ;
; 0.872 ; cnt_ena_period[3] ; cnt_ena_period[4] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.114      ;
; 0.877 ; cnt_ena_period[2] ; cnt_ena_period[3] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.119      ;
; 0.880 ; cnt_ena_period[4] ; cnt_ena_period[5] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.122      ;
; 0.883 ; cnt_ena_period[6] ; cnt_ena_period[7] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.125      ;
; 0.886 ; cnt_ena[22]       ; cnt_ena[23]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.129      ;
; 0.886 ; cnt_ena[15]       ; cnt_ena[16]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.130      ;
; 0.887 ; cnt_reset[22]     ; cnt_reset[23]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.129      ;
; 0.887 ; cnt_ena[13]       ; cnt_ena[14]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.130      ;
; 0.887 ; cnt_reset[15]     ; cnt_reset[16]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.130      ;
; 0.888 ; cnt_ena[2]        ; cnt_ena[3]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.131      ;
; 0.888 ; cnt_ena[14]       ; cnt_ena[15]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.131      ;
; 0.888 ; cnt_ena[16]       ; cnt_ena[17]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.131      ;
; 0.888 ; cnt_ena[21]       ; cnt_ena[22]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.131      ;
; 0.888 ; cnt_reset[13]     ; cnt_reset[14]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.130      ;
; 0.888 ; cnt_ena[11]       ; cnt_ena[12]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.131      ;
; 0.888 ; cnt_ena[19]       ; cnt_ena[20]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.131      ;
; 0.888 ; cnt_ena[29]       ; cnt_ena[30]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.131      ;
; 0.888 ; cnt_reset[3]      ; cnt_reset[4]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.130      ;
; 0.888 ; cnt_ena_period[2] ; cnt_ena_period[4] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.130      ;
; 0.889 ; cnt_ena[12]       ; cnt_ena[13]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.132      ;
; 0.889 ; cnt_reset[2]      ; cnt_reset[3]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.131      ;
; 0.889 ; cnt_reset[14]     ; cnt_reset[15]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.131      ;
; 0.889 ; cnt_ena[18]       ; cnt_ena[19]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.132      ;
; 0.889 ; cnt_ena[10]       ; cnt_ena[11]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.132      ;
; 0.889 ; cnt_ena[20]       ; cnt_ena[21]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.132      ;
; 0.889 ; cnt_ena[30]       ; cnt_ena[31]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.132      ;
; 0.889 ; cnt_reset[16]     ; cnt_reset[17]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.131      ;
; 0.889 ; cnt_ena[8]        ; cnt_ena[9]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.132      ;
; 0.889 ; cnt_reset[21]     ; cnt_reset[22]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.131      ;
; 0.889 ; cnt_reset[11]     ; cnt_reset[12]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.131      ;
; 0.889 ; cnt_reset[19]     ; cnt_reset[20]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.131      ;
; 0.889 ; cnt_reset[29]     ; cnt_reset[30]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.131      ;
; 0.889 ; cnt_ena[27]       ; cnt_ena[28]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.132      ;
; 0.890 ; cnt_reset[4]      ; cnt_reset[5]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.132      ;
; 0.890 ; cnt_reset[12]     ; cnt_reset[13]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.132      ;
; 0.890 ; cnt_ena[28]       ; cnt_ena[29]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.133      ;
; 0.890 ; cnt_reset[10]     ; cnt_reset[11]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.132      ;
+-------+-------------------+-------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'                                                                 ;
+--------+-----------+-------------------+--------------+------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node           ; Launch Clock ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------+--------------+------------------------------------------------------+--------------+------------+------------+
; 12.367 ; nrst      ; cnt_reset[1]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.038     ; 5.614      ;
; 12.367 ; nrst      ; cnt_reset[2]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.038     ; 5.614      ;
; 12.367 ; nrst      ; cnt_reset[3]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.038     ; 5.614      ;
; 12.367 ; nrst      ; cnt_reset[4]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.038     ; 5.614      ;
; 12.367 ; nrst      ; cnt_reset[9]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.038     ; 5.614      ;
; 12.367 ; nrst      ; cnt_reset[5]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.038     ; 5.614      ;
; 12.367 ; nrst      ; cnt_reset[6]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.038     ; 5.614      ;
; 12.367 ; nrst      ; cnt_reset[7]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.038     ; 5.614      ;
; 12.367 ; nrst      ; cnt_reset[8]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.038     ; 5.614      ;
; 12.367 ; nrst      ; cnt_reset[10]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.038     ; 5.614      ;
; 12.367 ; nrst      ; cnt_reset[11]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.038     ; 5.614      ;
; 12.367 ; nrst      ; cnt_reset[12]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.038     ; 5.614      ;
; 12.367 ; nrst      ; cnt_reset[13]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.038     ; 5.614      ;
; 12.367 ; nrst      ; cnt_reset[14]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.038     ; 5.614      ;
; 12.367 ; nrst      ; cnt_reset[15]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.038     ; 5.614      ;
; 12.511 ; nrst      ; cnt_ena[19]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.024     ; 5.484      ;
; 12.511 ; nrst      ; cnt_ena[29]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.024     ; 5.484      ;
; 12.511 ; nrst      ; cnt_ena[16]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.024     ; 5.484      ;
; 12.511 ; nrst      ; cnt_ena[17]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.024     ; 5.484      ;
; 12.511 ; nrst      ; cnt_ena[18]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.024     ; 5.484      ;
; 12.511 ; nrst      ; cnt_ena[20]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.024     ; 5.484      ;
; 12.511 ; nrst      ; cnt_ena[21]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.024     ; 5.484      ;
; 12.511 ; nrst      ; cnt_ena[22]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.024     ; 5.484      ;
; 12.511 ; nrst      ; cnt_ena[23]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.024     ; 5.484      ;
; 12.511 ; nrst      ; cnt_ena[24]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.024     ; 5.484      ;
; 12.511 ; nrst      ; cnt_ena[25]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.024     ; 5.484      ;
; 12.511 ; nrst      ; cnt_ena[26]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.024     ; 5.484      ;
; 12.511 ; nrst      ; cnt_ena[27]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.024     ; 5.484      ;
; 12.511 ; nrst      ; cnt_ena[28]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.024     ; 5.484      ;
; 12.511 ; nrst      ; cnt_ena[30]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.024     ; 5.484      ;
; 12.511 ; nrst      ; cnt_ena[31]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.024     ; 5.484      ;
; 12.555 ; nrst      ; cnt_reset[0]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.039     ; 5.425      ;
; 12.555 ; nrst      ; leds_reset        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.039     ; 5.425      ;
; 12.555 ; nrst      ; nrst_reg          ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.039     ; 5.425      ;
; 12.671 ; nrst      ; adc_ena_reg       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.021     ; 5.327      ;
; 12.702 ; nrst      ; cnt_reset[31]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 5.280      ;
; 12.702 ; nrst      ; cnt_reset[16]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 5.280      ;
; 12.702 ; nrst      ; cnt_reset[17]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 5.280      ;
; 12.702 ; nrst      ; cnt_reset[18]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 5.280      ;
; 12.702 ; nrst      ; cnt_reset[19]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 5.280      ;
; 12.702 ; nrst      ; cnt_reset[20]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 5.280      ;
; 12.702 ; nrst      ; cnt_reset[21]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 5.280      ;
; 12.702 ; nrst      ; cnt_reset[22]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 5.280      ;
; 12.702 ; nrst      ; cnt_reset[23]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 5.280      ;
; 12.702 ; nrst      ; cnt_reset[24]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 5.280      ;
; 12.702 ; nrst      ; cnt_reset[25]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 5.280      ;
; 12.702 ; nrst      ; cnt_reset[26]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 5.280      ;
; 12.702 ; nrst      ; cnt_reset[27]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 5.280      ;
; 12.702 ; nrst      ; cnt_reset[28]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 5.280      ;
; 12.702 ; nrst      ; cnt_reset[29]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 5.280      ;
; 12.702 ; nrst      ; cnt_reset[30]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 5.280      ;
; 12.768 ; nrst      ; cnt_ena[1]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.025     ; 5.226      ;
; 12.768 ; nrst      ; cnt_ena[2]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.025     ; 5.226      ;
; 12.768 ; nrst      ; cnt_ena[3]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.025     ; 5.226      ;
; 12.768 ; nrst      ; cnt_ena[4]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.025     ; 5.226      ;
; 12.768 ; nrst      ; cnt_ena[5]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.025     ; 5.226      ;
; 12.768 ; nrst      ; cnt_ena[6]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.025     ; 5.226      ;
; 12.768 ; nrst      ; cnt_ena[7]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.025     ; 5.226      ;
; 12.768 ; nrst      ; cnt_ena[8]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.025     ; 5.226      ;
; 12.768 ; nrst      ; cnt_ena[9]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.025     ; 5.226      ;
; 12.768 ; nrst      ; cnt_ena[10]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.025     ; 5.226      ;
; 12.768 ; nrst      ; cnt_ena[11]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.025     ; 5.226      ;
; 12.768 ; nrst      ; cnt_ena[12]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.025     ; 5.226      ;
; 12.768 ; nrst      ; cnt_ena[13]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.025     ; 5.226      ;
; 12.768 ; nrst      ; cnt_ena[14]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.025     ; 5.226      ;
; 12.768 ; nrst      ; cnt_ena[15]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.025     ; 5.226      ;
; 12.901 ; nrst      ; cnt_ena_period[2] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.024     ; 5.094      ;
; 12.901 ; nrst      ; cnt_ena_period[0] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.024     ; 5.094      ;
; 12.901 ; nrst      ; cnt_ena_period[4] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.024     ; 5.094      ;
; 12.901 ; nrst      ; cnt_ena_period[3] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.024     ; 5.094      ;
; 12.901 ; nrst      ; cnt_ena_period[7] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.024     ; 5.094      ;
; 12.901 ; nrst      ; cnt_ena_period[5] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.024     ; 5.094      ;
; 12.901 ; nrst      ; cnt_ena_period[6] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.024     ; 5.094      ;
; 12.901 ; nrst      ; cnt_ena_period[1] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.024     ; 5.094      ;
; 12.902 ; nrst      ; cnt_ena[0]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.023     ; 5.094      ;
; 12.902 ; nrst      ; leds_ena          ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.023     ; 5.094      ;
+--------+-----------+-------------------+--------------+------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk_50M'                                                                                 ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 15.254 ; nrst      ; cs.RESET                      ; clk_50M      ; clk_50M     ; 20.000       ; 2.660      ; 5.425      ;
; 15.254 ; nrst      ; cs.IDLE                       ; clk_50M      ; clk_50M     ; 20.000       ; 2.660      ; 5.425      ;
; 15.254 ; nrst      ; leds_uart                     ; clk_50M      ; clk_50M     ; 20.000       ; 2.660      ; 5.425      ;
; 15.344 ; nrst      ; uart_cnt_clk[1]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.686      ; 5.361      ;
; 15.344 ; nrst      ; uart_cnt_clk[2]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.686      ; 5.361      ;
; 15.344 ; nrst      ; uart_cnt_clk[5]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.686      ; 5.361      ;
; 15.344 ; nrst      ; uart_cnt_clk[9]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.686      ; 5.361      ;
; 15.344 ; nrst      ; uart_cnt_clk[7]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.686      ; 5.361      ;
; 15.344 ; nrst      ; uart_cnt_clk[8]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.686      ; 5.361      ;
; 15.344 ; nrst      ; uart_cnt_clk[11]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.686      ; 5.361      ;
; 15.344 ; nrst      ; uart_cnt_clk[13]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.686      ; 5.361      ;
; 15.344 ; nrst      ; uart_cnt_clk[14]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.686      ; 5.361      ;
; 15.344 ; nrst      ; uart_cnt_clk[15]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.686      ; 5.361      ;
; 15.371 ; nrst      ; cs.SAMPLE                     ; clk_50M      ; clk_50M     ; 20.000       ; 2.679      ; 5.327      ;
; 15.371 ; nrst      ; cs.SEND                       ; clk_50M      ; clk_50M     ; 20.000       ; 2.679      ; 5.327      ;
; 15.371 ; nrst      ; uart_wreq_reg                 ; clk_50M      ; clk_50M     ; 20.000       ; 2.679      ; 5.327      ;
; 15.371 ; nrst      ; cs.HOLD                       ; clk_50M      ; clk_50M     ; 20.000       ; 2.679      ; 5.327      ;
; 15.376 ; nrst      ; uart_cnt_clk[12]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.685      ; 5.328      ;
; 15.376 ; nrst      ; uart_wdata_reg[1]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.685      ; 5.328      ;
; 15.376 ; nrst      ; uart_wdata_reg[3]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.685      ; 5.328      ;
; 15.376 ; nrst      ; uart_wdata_reg[2]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.685      ; 5.328      ;
; 15.376 ; nrst      ; uart_wdata_reg[0]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.685      ; 5.328      ;
; 15.376 ; nrst      ; uart_wdata_reg[5]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.685      ; 5.328      ;
; 15.376 ; nrst      ; uart_wdata_reg[7]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.685      ; 5.328      ;
; 15.376 ; nrst      ; uart_wdata_reg[6]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.685      ; 5.328      ;
; 15.376 ; nrst      ; uart_wdata_reg[4]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.685      ; 5.328      ;
; 15.402 ; nrst      ; cnt_received[1]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.671      ; 5.288      ;
; 15.402 ; nrst      ; cnt_received[12]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.671      ; 5.288      ;
; 15.402 ; nrst      ; cnt_received[2]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.671      ; 5.288      ;
; 15.402 ; nrst      ; cnt_received[3]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.671      ; 5.288      ;
; 15.402 ; nrst      ; cnt_received[4]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.671      ; 5.288      ;
; 15.402 ; nrst      ; cnt_received[5]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.671      ; 5.288      ;
; 15.402 ; nrst      ; cnt_received[6]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.671      ; 5.288      ;
; 15.402 ; nrst      ; cnt_received[7]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.671      ; 5.288      ;
; 15.402 ; nrst      ; cnt_received[8]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.671      ; 5.288      ;
; 15.402 ; nrst      ; cnt_received[9]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.671      ; 5.288      ;
; 15.402 ; nrst      ; cnt_received[10]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.671      ; 5.288      ;
; 15.402 ; nrst      ; cnt_received[11]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.671      ; 5.288      ;
; 15.402 ; nrst      ; cnt_received[13]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.671      ; 5.288      ;
; 15.402 ; nrst      ; cnt_received[14]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.671      ; 5.288      ;
; 15.402 ; nrst      ; cnt_received[15]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.671      ; 5.288      ;
; 15.415 ; nrst      ; my_memory_rtl_0_bypass[6]     ; clk_50M      ; clk_50M     ; 20.000       ; 2.679      ; 5.283      ;
; 15.415 ; nrst      ; my_memory_rtl_0_bypass[8]     ; clk_50M      ; clk_50M     ; 20.000       ; 2.679      ; 5.283      ;
; 15.415 ; nrst      ; my_memory_rtl_0_bypass[10]    ; clk_50M      ; clk_50M     ; 20.000       ; 2.679      ; 5.283      ;
; 15.415 ; nrst      ; my_memory_rtl_0_bypass[12]    ; clk_50M      ; clk_50M     ; 20.000       ; 2.679      ; 5.283      ;
; 15.415 ; nrst      ; my_memory_rtl_0_bypass[14]    ; clk_50M      ; clk_50M     ; 20.000       ; 2.679      ; 5.283      ;
; 15.415 ; nrst      ; my_memory_rtl_0_bypass[16]    ; clk_50M      ; clk_50M     ; 20.000       ; 2.679      ; 5.283      ;
; 15.418 ; nrst      ; cnt_received[25]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.673      ; 5.274      ;
; 15.418 ; nrst      ; cnt_received[16]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.673      ; 5.274      ;
; 15.418 ; nrst      ; cnt_received[17]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.673      ; 5.274      ;
; 15.418 ; nrst      ; cnt_received[18]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.673      ; 5.274      ;
; 15.418 ; nrst      ; cnt_received[19]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.673      ; 5.274      ;
; 15.418 ; nrst      ; cnt_received[20]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.673      ; 5.274      ;
; 15.418 ; nrst      ; cnt_received[21]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.673      ; 5.274      ;
; 15.418 ; nrst      ; cnt_received[22]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.673      ; 5.274      ;
; 15.418 ; nrst      ; cnt_received[23]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.673      ; 5.274      ;
; 15.418 ; nrst      ; cnt_received[24]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.673      ; 5.274      ;
; 15.418 ; nrst      ; cnt_received[26]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.673      ; 5.274      ;
; 15.418 ; nrst      ; cnt_received[27]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.673      ; 5.274      ;
; 15.418 ; nrst      ; cnt_received[28]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.673      ; 5.274      ;
; 15.418 ; nrst      ; cnt_received[29]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.673      ; 5.274      ;
; 15.418 ; nrst      ; cnt_received[31]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.673      ; 5.274      ;
; 15.418 ; nrst      ; cnt_received[30]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.673      ; 5.274      ;
; 15.494 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[0]  ; clk_50M      ; clk_50M     ; 20.000       ; 2.690      ; 5.215      ;
; 15.494 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[1]  ; clk_50M      ; clk_50M     ; 20.000       ; 2.690      ; 5.215      ;
; 15.494 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[2]  ; clk_50M      ; clk_50M     ; 20.000       ; 2.690      ; 5.215      ;
; 15.494 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[3]  ; clk_50M      ; clk_50M     ; 20.000       ; 2.690      ; 5.215      ;
; 15.494 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[4]  ; clk_50M      ; clk_50M     ; 20.000       ; 2.690      ; 5.215      ;
; 15.494 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[5]  ; clk_50M      ; clk_50M     ; 20.000       ; 2.690      ; 5.215      ;
; 15.494 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[6]  ; clk_50M      ; clk_50M     ; 20.000       ; 2.690      ; 5.215      ;
; 15.494 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[7]  ; clk_50M      ; clk_50M     ; 20.000       ; 2.690      ; 5.215      ;
; 15.494 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[8]  ; clk_50M      ; clk_50M     ; 20.000       ; 2.690      ; 5.215      ;
; 15.494 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[10] ; clk_50M      ; clk_50M     ; 20.000       ; 2.690      ; 5.215      ;
; 15.494 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[11] ; clk_50M      ; clk_50M     ; 20.000       ; 2.690      ; 5.215      ;
; 15.494 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[12] ; clk_50M      ; clk_50M     ; 20.000       ; 2.690      ; 5.215      ;
; 15.494 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[13] ; clk_50M      ; clk_50M     ; 20.000       ; 2.690      ; 5.215      ;
; 15.494 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[14] ; clk_50M      ; clk_50M     ; 20.000       ; 2.690      ; 5.215      ;
; 15.494 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[15] ; clk_50M      ; clk_50M     ; 20.000       ; 2.690      ; 5.215      ;
; 15.494 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[9]  ; clk_50M      ; clk_50M     ; 20.000       ; 2.690      ; 5.215      ;
; 15.602 ; nrst      ; cnt_received[0]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.677      ; 5.094      ;
; 15.602 ; nrst      ; leds_received                 ; clk_50M      ; clk_50M     ; 20.000       ; 2.677      ; 5.094      ;
; 15.602 ; nrst      ; ack_unit_delay                ; clk_50M      ; clk_50M     ; 20.000       ; 2.677      ; 5.094      ;
; 15.643 ; nrst      ; uart_cnt_send[2]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.678      ; 5.054      ;
; 15.643 ; nrst      ; uart_cnt_send[3]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.678      ; 5.054      ;
; 15.643 ; nrst      ; uart_cnt_send[4]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.678      ; 5.054      ;
; 15.643 ; nrst      ; uart_cnt_send[5]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.678      ; 5.054      ;
; 15.643 ; nrst      ; uart_cnt_send[6]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.678      ; 5.054      ;
; 15.643 ; nrst      ; uart_cnt_send[7]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.678      ; 5.054      ;
; 15.643 ; nrst      ; uart_cnt_send[8]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.678      ; 5.054      ;
; 15.643 ; nrst      ; uart_cnt_send[9]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.678      ; 5.054      ;
; 15.643 ; nrst      ; uart_cnt_send[10]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.678      ; 5.054      ;
; 15.643 ; nrst      ; uart_cnt_send[11]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.678      ; 5.054      ;
; 15.643 ; nrst      ; uart_cnt_send[12]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.678      ; 5.054      ;
; 15.643 ; nrst      ; uart_cnt_send[13]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.678      ; 5.054      ;
; 15.643 ; nrst      ; uart_cnt_send[14]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.678      ; 5.054      ;
; 15.643 ; nrst      ; uart_cnt_send[15]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.678      ; 5.054      ;
; 15.643 ; nrst      ; uart_cnt_send[1]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.678      ; 5.054      ;
; 15.643 ; nrst      ; my_memory_rtl_0_bypass[20]    ; clk_50M      ; clk_50M     ; 20.000       ; 2.678      ; 5.054      ;
; 15.643 ; nrst      ; my_memory_rtl_0_bypass[18]    ; clk_50M      ; clk_50M     ; 20.000       ; 2.678      ; 5.054      ;
; 15.643 ; nrst      ; my_memory_rtl_0_bypass[24]    ; clk_50M      ; clk_50M     ; 20.000       ; 2.678      ; 5.054      ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk_50M'                                                                                 ;
+-------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 3.313 ; nrst      ; uart_tx:u_uart_tx|cs.STOP     ; clk_50M      ; clk_50M     ; 0.000        ; 2.788      ; 4.272      ;
; 3.313 ; nrst      ; uart_tx:u_uart_tx|tx_reg      ; clk_50M      ; clk_50M     ; 0.000        ; 2.788      ; 4.272      ;
; 3.316 ; nrst      ; uart_cnt_clk[16]              ; clk_50M      ; clk_50M     ; 0.000        ; 2.786      ; 4.273      ;
; 3.316 ; nrst      ; uart_cnt_clk[18]              ; clk_50M      ; clk_50M     ; 0.000        ; 2.786      ; 4.273      ;
; 3.316 ; nrst      ; uart_cnt_clk[17]              ; clk_50M      ; clk_50M     ; 0.000        ; 2.786      ; 4.273      ;
; 3.316 ; nrst      ; uart_cnt_clk[19]              ; clk_50M      ; clk_50M     ; 0.000        ; 2.786      ; 4.273      ;
; 3.316 ; nrst      ; uart_cnt_clk[23]              ; clk_50M      ; clk_50M     ; 0.000        ; 2.786      ; 4.273      ;
; 3.316 ; nrst      ; uart_cnt_clk[20]              ; clk_50M      ; clk_50M     ; 0.000        ; 2.786      ; 4.273      ;
; 3.316 ; nrst      ; uart_cnt_clk[21]              ; clk_50M      ; clk_50M     ; 0.000        ; 2.786      ; 4.273      ;
; 3.316 ; nrst      ; uart_cnt_clk[22]              ; clk_50M      ; clk_50M     ; 0.000        ; 2.786      ; 4.273      ;
; 3.316 ; nrst      ; uart_cnt_clk[28]              ; clk_50M      ; clk_50M     ; 0.000        ; 2.786      ; 4.273      ;
; 3.316 ; nrst      ; uart_cnt_clk[24]              ; clk_50M      ; clk_50M     ; 0.000        ; 2.786      ; 4.273      ;
; 3.316 ; nrst      ; uart_cnt_clk[25]              ; clk_50M      ; clk_50M     ; 0.000        ; 2.786      ; 4.273      ;
; 3.316 ; nrst      ; uart_cnt_clk[26]              ; clk_50M      ; clk_50M     ; 0.000        ; 2.786      ; 4.273      ;
; 3.316 ; nrst      ; uart_cnt_clk[27]              ; clk_50M      ; clk_50M     ; 0.000        ; 2.786      ; 4.273      ;
; 3.316 ; nrst      ; uart_cnt_clk[29]              ; clk_50M      ; clk_50M     ; 0.000        ; 2.786      ; 4.273      ;
; 3.316 ; nrst      ; uart_cnt_clk[30]              ; clk_50M      ; clk_50M     ; 0.000        ; 2.786      ; 4.273      ;
; 3.316 ; nrst      ; uart_cnt_clk[31]              ; clk_50M      ; clk_50M     ; 0.000        ; 2.786      ; 4.273      ;
; 3.349 ; nrst      ; uart_cnt_send[0]              ; clk_50M      ; clk_50M     ; 0.000        ; 2.786      ; 4.306      ;
; 3.349 ; nrst      ; my_memory_rtl_0_bypass[4]     ; clk_50M      ; clk_50M     ; 0.000        ; 2.786      ; 4.306      ;
; 3.349 ; nrst      ; my_memory_rtl_0_bypass[2]     ; clk_50M      ; clk_50M     ; 0.000        ; 2.786      ; 4.306      ;
; 3.353 ; nrst      ; uart_cnt_send[16]             ; clk_50M      ; clk_50M     ; 0.000        ; 2.779      ; 4.303      ;
; 3.353 ; nrst      ; uart_cnt_send[17]             ; clk_50M      ; clk_50M     ; 0.000        ; 2.779      ; 4.303      ;
; 3.353 ; nrst      ; uart_cnt_send[18]             ; clk_50M      ; clk_50M     ; 0.000        ; 2.779      ; 4.303      ;
; 3.353 ; nrst      ; uart_cnt_send[19]             ; clk_50M      ; clk_50M     ; 0.000        ; 2.779      ; 4.303      ;
; 3.353 ; nrst      ; uart_cnt_send[20]             ; clk_50M      ; clk_50M     ; 0.000        ; 2.779      ; 4.303      ;
; 3.353 ; nrst      ; uart_cnt_send[21]             ; clk_50M      ; clk_50M     ; 0.000        ; 2.779      ; 4.303      ;
; 3.353 ; nrst      ; uart_cnt_send[22]             ; clk_50M      ; clk_50M     ; 0.000        ; 2.779      ; 4.303      ;
; 3.353 ; nrst      ; uart_cnt_send[23]             ; clk_50M      ; clk_50M     ; 0.000        ; 2.779      ; 4.303      ;
; 3.353 ; nrst      ; uart_cnt_send[24]             ; clk_50M      ; clk_50M     ; 0.000        ; 2.779      ; 4.303      ;
; 3.353 ; nrst      ; uart_cnt_send[25]             ; clk_50M      ; clk_50M     ; 0.000        ; 2.779      ; 4.303      ;
; 3.353 ; nrst      ; uart_cnt_send[26]             ; clk_50M      ; clk_50M     ; 0.000        ; 2.779      ; 4.303      ;
; 3.353 ; nrst      ; uart_cnt_send[27]             ; clk_50M      ; clk_50M     ; 0.000        ; 2.779      ; 4.303      ;
; 3.353 ; nrst      ; uart_cnt_send[28]             ; clk_50M      ; clk_50M     ; 0.000        ; 2.779      ; 4.303      ;
; 3.353 ; nrst      ; uart_cnt_send[29]             ; clk_50M      ; clk_50M     ; 0.000        ; 2.779      ; 4.303      ;
; 3.353 ; nrst      ; uart_cnt_send[30]             ; clk_50M      ; clk_50M     ; 0.000        ; 2.779      ; 4.303      ;
; 3.353 ; nrst      ; uart_cnt_send[31]             ; clk_50M      ; clk_50M     ; 0.000        ; 2.779      ; 4.303      ;
; 3.549 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[16] ; clk_50M      ; clk_50M     ; 0.000        ; 2.791      ; 4.511      ;
; 3.549 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[17] ; clk_50M      ; clk_50M     ; 0.000        ; 2.791      ; 4.511      ;
; 3.549 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[18] ; clk_50M      ; clk_50M     ; 0.000        ; 2.791      ; 4.511      ;
; 3.549 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[19] ; clk_50M      ; clk_50M     ; 0.000        ; 2.791      ; 4.511      ;
; 3.549 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[20] ; clk_50M      ; clk_50M     ; 0.000        ; 2.791      ; 4.511      ;
; 3.549 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[21] ; clk_50M      ; clk_50M     ; 0.000        ; 2.791      ; 4.511      ;
; 3.549 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[22] ; clk_50M      ; clk_50M     ; 0.000        ; 2.791      ; 4.511      ;
; 3.549 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[23] ; clk_50M      ; clk_50M     ; 0.000        ; 2.791      ; 4.511      ;
; 3.549 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[24] ; clk_50M      ; clk_50M     ; 0.000        ; 2.791      ; 4.511      ;
; 3.549 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[25] ; clk_50M      ; clk_50M     ; 0.000        ; 2.791      ; 4.511      ;
; 3.549 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[26] ; clk_50M      ; clk_50M     ; 0.000        ; 2.791      ; 4.511      ;
; 3.549 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[27] ; clk_50M      ; clk_50M     ; 0.000        ; 2.791      ; 4.511      ;
; 3.549 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[28] ; clk_50M      ; clk_50M     ; 0.000        ; 2.791      ; 4.511      ;
; 3.549 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[29] ; clk_50M      ; clk_50M     ; 0.000        ; 2.791      ; 4.511      ;
; 3.549 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[30] ; clk_50M      ; clk_50M     ; 0.000        ; 2.791      ; 4.511      ;
; 3.549 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[31] ; clk_50M      ; clk_50M     ; 0.000        ; 2.791      ; 4.511      ;
; 3.550 ; nrst      ; uart_tx:u_uart_tx|cnt_bit[0]  ; clk_50M      ; clk_50M     ; 0.000        ; 2.789      ; 4.510      ;
; 3.550 ; nrst      ; uart_tx:u_uart_tx|cnt_bit[1]  ; clk_50M      ; clk_50M     ; 0.000        ; 2.789      ; 4.510      ;
; 3.550 ; nrst      ; uart_tx:u_uart_tx|cs.IDLE     ; clk_50M      ; clk_50M     ; 0.000        ; 2.789      ; 4.510      ;
; 3.550 ; nrst      ; uart_tx:u_uart_tx|cnt_bit[2]  ; clk_50M      ; clk_50M     ; 0.000        ; 2.789      ; 4.510      ;
; 3.550 ; nrst      ; uart_tx:u_uart_tx|cnt_bit[3]  ; clk_50M      ; clk_50M     ; 0.000        ; 2.789      ; 4.510      ;
; 3.550 ; nrst      ; uart_tx:u_uart_tx|cs.START    ; clk_50M      ; clk_50M     ; 0.000        ; 2.789      ; 4.510      ;
; 3.550 ; nrst      ; uart_tx:u_uart_tx|cs.DATA     ; clk_50M      ; clk_50M     ; 0.000        ; 2.789      ; 4.510      ;
; 3.652 ; nrst      ; uart_cnt_clk[0]               ; clk_50M      ; clk_50M     ; 0.000        ; 2.786      ; 4.609      ;
; 3.652 ; nrst      ; uart_cnt_clk[3]               ; clk_50M      ; clk_50M     ; 0.000        ; 2.786      ; 4.609      ;
; 3.652 ; nrst      ; uart_cnt_clk[4]               ; clk_50M      ; clk_50M     ; 0.000        ; 2.786      ; 4.609      ;
; 3.652 ; nrst      ; uart_cnt_clk[6]               ; clk_50M      ; clk_50M     ; 0.000        ; 2.786      ; 4.609      ;
; 3.652 ; nrst      ; uart_cnt_clk[10]              ; clk_50M      ; clk_50M     ; 0.000        ; 2.786      ; 4.609      ;
; 3.656 ; nrst      ; uart_cnt_send[2]              ; clk_50M      ; clk_50M     ; 0.000        ; 2.778      ; 4.605      ;
; 3.656 ; nrst      ; uart_cnt_send[3]              ; clk_50M      ; clk_50M     ; 0.000        ; 2.778      ; 4.605      ;
; 3.656 ; nrst      ; uart_cnt_send[4]              ; clk_50M      ; clk_50M     ; 0.000        ; 2.778      ; 4.605      ;
; 3.656 ; nrst      ; uart_cnt_send[5]              ; clk_50M      ; clk_50M     ; 0.000        ; 2.778      ; 4.605      ;
; 3.656 ; nrst      ; uart_cnt_send[6]              ; clk_50M      ; clk_50M     ; 0.000        ; 2.778      ; 4.605      ;
; 3.656 ; nrst      ; uart_cnt_send[7]              ; clk_50M      ; clk_50M     ; 0.000        ; 2.778      ; 4.605      ;
; 3.656 ; nrst      ; uart_cnt_send[8]              ; clk_50M      ; clk_50M     ; 0.000        ; 2.778      ; 4.605      ;
; 3.656 ; nrst      ; uart_cnt_send[9]              ; clk_50M      ; clk_50M     ; 0.000        ; 2.778      ; 4.605      ;
; 3.656 ; nrst      ; uart_cnt_send[10]             ; clk_50M      ; clk_50M     ; 0.000        ; 2.778      ; 4.605      ;
; 3.656 ; nrst      ; uart_cnt_send[11]             ; clk_50M      ; clk_50M     ; 0.000        ; 2.778      ; 4.605      ;
; 3.656 ; nrst      ; uart_cnt_send[12]             ; clk_50M      ; clk_50M     ; 0.000        ; 2.778      ; 4.605      ;
; 3.656 ; nrst      ; uart_cnt_send[13]             ; clk_50M      ; clk_50M     ; 0.000        ; 2.778      ; 4.605      ;
; 3.656 ; nrst      ; uart_cnt_send[14]             ; clk_50M      ; clk_50M     ; 0.000        ; 2.778      ; 4.605      ;
; 3.656 ; nrst      ; uart_cnt_send[15]             ; clk_50M      ; clk_50M     ; 0.000        ; 2.778      ; 4.605      ;
; 3.656 ; nrst      ; uart_cnt_send[1]              ; clk_50M      ; clk_50M     ; 0.000        ; 2.778      ; 4.605      ;
; 3.656 ; nrst      ; my_memory_rtl_0_bypass[20]    ; clk_50M      ; clk_50M     ; 0.000        ; 2.777      ; 4.604      ;
; 3.656 ; nrst      ; my_memory_rtl_0_bypass[18]    ; clk_50M      ; clk_50M     ; 0.000        ; 2.777      ; 4.604      ;
; 3.656 ; nrst      ; my_memory_rtl_0_bypass[24]    ; clk_50M      ; clk_50M     ; 0.000        ; 2.777      ; 4.604      ;
; 3.656 ; nrst      ; my_memory_rtl_0_bypass[22]    ; clk_50M      ; clk_50M     ; 0.000        ; 2.777      ; 4.604      ;
; 3.656 ; nrst      ; my_memory~0                   ; clk_50M      ; clk_50M     ; 0.000        ; 2.777      ; 4.604      ;
; 3.691 ; nrst      ; cnt_received[0]               ; clk_50M      ; clk_50M     ; 0.000        ; 2.777      ; 4.639      ;
; 3.691 ; nrst      ; leds_received                 ; clk_50M      ; clk_50M     ; 0.000        ; 2.777      ; 4.639      ;
; 3.691 ; nrst      ; ack_unit_delay                ; clk_50M      ; clk_50M     ; 0.000        ; 2.777      ; 4.639      ;
; 3.835 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[0]  ; clk_50M      ; clk_50M     ; 0.000        ; 2.790      ; 4.796      ;
; 3.835 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[1]  ; clk_50M      ; clk_50M     ; 0.000        ; 2.790      ; 4.796      ;
; 3.835 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[2]  ; clk_50M      ; clk_50M     ; 0.000        ; 2.790      ; 4.796      ;
; 3.835 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[3]  ; clk_50M      ; clk_50M     ; 0.000        ; 2.790      ; 4.796      ;
; 3.835 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[4]  ; clk_50M      ; clk_50M     ; 0.000        ; 2.790      ; 4.796      ;
; 3.835 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[5]  ; clk_50M      ; clk_50M     ; 0.000        ; 2.790      ; 4.796      ;
; 3.835 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[6]  ; clk_50M      ; clk_50M     ; 0.000        ; 2.790      ; 4.796      ;
; 3.835 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[7]  ; clk_50M      ; clk_50M     ; 0.000        ; 2.790      ; 4.796      ;
; 3.835 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[8]  ; clk_50M      ; clk_50M     ; 0.000        ; 2.790      ; 4.796      ;
; 3.835 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[10] ; clk_50M      ; clk_50M     ; 0.000        ; 2.790      ; 4.796      ;
; 3.835 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[11] ; clk_50M      ; clk_50M     ; 0.000        ; 2.790      ; 4.796      ;
; 3.835 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[12] ; clk_50M      ; clk_50M     ; 0.000        ; 2.790      ; 4.796      ;
+-------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'                                                                 ;
+-------+-----------+-------------------+--------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node           ; Launch Clock ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------+--------------+------------------------------------------------------+--------------+------------+------------+
; 6.061 ; nrst      ; cnt_ena[0]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.407      ; 4.639      ;
; 6.061 ; nrst      ; leds_ena          ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.407      ; 4.639      ;
; 6.064 ; nrst      ; cnt_ena_period[2] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.405      ; 4.640      ;
; 6.064 ; nrst      ; cnt_ena_period[0] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.405      ; 4.640      ;
; 6.064 ; nrst      ; cnt_ena_period[4] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.405      ; 4.640      ;
; 6.064 ; nrst      ; cnt_ena_period[3] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.405      ; 4.640      ;
; 6.064 ; nrst      ; cnt_ena_period[7] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.405      ; 4.640      ;
; 6.064 ; nrst      ; cnt_ena_period[5] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.405      ; 4.640      ;
; 6.064 ; nrst      ; cnt_ena_period[6] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.405      ; 4.640      ;
; 6.064 ; nrst      ; cnt_ena_period[1] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.405      ; 4.640      ;
; 6.219 ; nrst      ; cnt_ena[1]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.405      ; 4.795      ;
; 6.219 ; nrst      ; cnt_ena[2]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.405      ; 4.795      ;
; 6.219 ; nrst      ; cnt_ena[3]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.405      ; 4.795      ;
; 6.219 ; nrst      ; cnt_ena[4]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.405      ; 4.795      ;
; 6.219 ; nrst      ; cnt_ena[5]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.405      ; 4.795      ;
; 6.219 ; nrst      ; cnt_ena[6]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.405      ; 4.795      ;
; 6.219 ; nrst      ; cnt_ena[7]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.405      ; 4.795      ;
; 6.219 ; nrst      ; cnt_ena[8]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.405      ; 4.795      ;
; 6.219 ; nrst      ; cnt_ena[9]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.405      ; 4.795      ;
; 6.219 ; nrst      ; cnt_ena[10]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.405      ; 4.795      ;
; 6.219 ; nrst      ; cnt_ena[11]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.405      ; 4.795      ;
; 6.219 ; nrst      ; cnt_ena[12]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.405      ; 4.795      ;
; 6.219 ; nrst      ; cnt_ena[13]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.405      ; 4.795      ;
; 6.219 ; nrst      ; cnt_ena[14]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.405      ; 4.795      ;
; 6.219 ; nrst      ; cnt_ena[15]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.405      ; 4.795      ;
; 6.273 ; nrst      ; cnt_reset[31]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.392      ; 4.836      ;
; 6.273 ; nrst      ; cnt_reset[16]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.392      ; 4.836      ;
; 6.273 ; nrst      ; cnt_reset[17]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.392      ; 4.836      ;
; 6.273 ; nrst      ; cnt_reset[18]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.392      ; 4.836      ;
; 6.273 ; nrst      ; cnt_reset[19]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.392      ; 4.836      ;
; 6.273 ; nrst      ; cnt_reset[20]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.392      ; 4.836      ;
; 6.273 ; nrst      ; cnt_reset[21]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.392      ; 4.836      ;
; 6.273 ; nrst      ; cnt_reset[22]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.392      ; 4.836      ;
; 6.273 ; nrst      ; cnt_reset[23]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.392      ; 4.836      ;
; 6.273 ; nrst      ; cnt_reset[24]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.392      ; 4.836      ;
; 6.273 ; nrst      ; cnt_reset[25]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.392      ; 4.836      ;
; 6.273 ; nrst      ; cnt_reset[26]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.392      ; 4.836      ;
; 6.273 ; nrst      ; cnt_reset[27]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.392      ; 4.836      ;
; 6.273 ; nrst      ; cnt_reset[28]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.392      ; 4.836      ;
; 6.273 ; nrst      ; cnt_reset[29]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.392      ; 4.836      ;
; 6.273 ; nrst      ; cnt_reset[30]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.392      ; 4.836      ;
; 6.314 ; nrst      ; adc_ena_reg       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.409      ; 4.894      ;
; 6.384 ; nrst      ; cnt_reset[0]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.389      ; 4.944      ;
; 6.384 ; nrst      ; leds_reset        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.389      ; 4.944      ;
; 6.384 ; nrst      ; nrst_reg          ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.389      ; 4.944      ;
; 6.495 ; nrst      ; cnt_ena[19]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.406      ; 5.072      ;
; 6.495 ; nrst      ; cnt_ena[29]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.406      ; 5.072      ;
; 6.495 ; nrst      ; cnt_ena[16]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.406      ; 5.072      ;
; 6.495 ; nrst      ; cnt_ena[17]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.406      ; 5.072      ;
; 6.495 ; nrst      ; cnt_ena[18]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.406      ; 5.072      ;
; 6.495 ; nrst      ; cnt_ena[20]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.406      ; 5.072      ;
; 6.495 ; nrst      ; cnt_ena[21]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.406      ; 5.072      ;
; 6.495 ; nrst      ; cnt_ena[22]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.406      ; 5.072      ;
; 6.495 ; nrst      ; cnt_ena[23]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.406      ; 5.072      ;
; 6.495 ; nrst      ; cnt_ena[24]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.406      ; 5.072      ;
; 6.495 ; nrst      ; cnt_ena[25]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.406      ; 5.072      ;
; 6.495 ; nrst      ; cnt_ena[26]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.406      ; 5.072      ;
; 6.495 ; nrst      ; cnt_ena[27]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.406      ; 5.072      ;
; 6.495 ; nrst      ; cnt_ena[28]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.406      ; 5.072      ;
; 6.495 ; nrst      ; cnt_ena[30]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.406      ; 5.072      ;
; 6.495 ; nrst      ; cnt_ena[31]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.406      ; 5.072      ;
; 6.595 ; nrst      ; cnt_reset[1]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.391      ; 5.157      ;
; 6.595 ; nrst      ; cnt_reset[2]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.391      ; 5.157      ;
; 6.595 ; nrst      ; cnt_reset[3]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.391      ; 5.157      ;
; 6.595 ; nrst      ; cnt_reset[4]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.391      ; 5.157      ;
; 6.595 ; nrst      ; cnt_reset[9]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.391      ; 5.157      ;
; 6.595 ; nrst      ; cnt_reset[5]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.391      ; 5.157      ;
; 6.595 ; nrst      ; cnt_reset[6]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.391      ; 5.157      ;
; 6.595 ; nrst      ; cnt_reset[7]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.391      ; 5.157      ;
; 6.595 ; nrst      ; cnt_reset[8]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.391      ; 5.157      ;
; 6.595 ; nrst      ; cnt_reset[10]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.391      ; 5.157      ;
; 6.595 ; nrst      ; cnt_reset[11]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.391      ; 5.157      ;
; 6.595 ; nrst      ; cnt_reset[12]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.391      ; 5.157      ;
; 6.595 ; nrst      ; cnt_reset[13]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.391      ; 5.157      ;
; 6.595 ; nrst      ; cnt_reset[14]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.391      ; 5.157      ;
; 6.595 ; nrst      ; cnt_reset[15]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.391      ; 5.157      ;
+-------+-----------+-------------------+--------------+------------------------------------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                            ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; clk_50M                                              ; 11.556 ; 0.000         ;
; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 13.538 ; 0.000         ;
+------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                            ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; clk_50M                                              ; 0.181 ; 0.000         ;
; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.182 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                                         ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 14.161 ; 0.000         ;
; clk_50M                                              ; 15.971 ; 0.000         ;
+------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                                         ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; clk_50M                                              ; 2.676 ; 0.000         ;
; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 4.390 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                                 ;
+------------------------------------------------------+-----------+---------------+
; Clock                                                ; Slack     ; End Point TNS ;
+------------------------------------------------------+-----------+---------------+
; clk_50M                                              ; 9.373     ; 0.000         ;
; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 49999.781 ; 0.000         ;
+------------------------------------------------------+-----------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_50M'                                                                                                                                                                                                       ;
+--------+--------------------------+-------------------------------------------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                                                                                   ; Launch Clock                                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-------------------------------------------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+
; 11.556 ; cnt_received[15]         ; LED_cnt_send[15]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -1.625     ; 4.819      ;
; 11.574 ; calib_ena_FPGA           ; calib_ena_adc                                                                             ; clk_50M                                              ; clk_50M     ; 20.000       ; 0.000      ; 4.426      ;
; 11.803 ; cnt_received[10]         ; LED_cnt_send[10]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -1.625     ; 4.572      ;
; 11.857 ; cnt_received[17]         ; LED_cnt_send[17]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -1.627     ; 4.516      ;
; 11.889 ; cnt_received[9]          ; LED_cnt_send[9]                                                                           ; clk_50M                                              ; clk_50M     ; 20.000       ; -1.625     ; 4.486      ;
; 12.015 ; uart_tx:u_uart_tx|tx_reg ; tx2M                                                                                      ; clk_50M                                              ; clk_50M     ; 20.000       ; -1.645     ; 4.340      ;
; 12.318 ; cnt_received[6]          ; LED_cnt_send[6]                                                                           ; clk_50M                                              ; clk_50M     ; 20.000       ; -1.625     ; 4.057      ;
; 12.451 ; cnt_received[7]          ; LED_cnt_send[7]                                                                           ; clk_50M                                              ; clk_50M     ; 20.000       ; -1.625     ; 3.924      ;
; 12.671 ; cnt_received[4]          ; LED_cnt_send[4]                                                                           ; clk_50M                                              ; clk_50M     ; 20.000       ; -1.625     ; 3.704      ;
; 12.713 ; leds_received            ; LED_out[1]                                                                                ; clk_50M                                              ; clk_50M     ; 20.000       ; -1.633     ; 3.654      ;
; 12.788 ; leds_uart                ; LED_out[2]                                                                                ; clk_50M                                              ; clk_50M     ; 20.000       ; -1.615     ; 3.597      ;
; 12.803 ; cnt_received[5]          ; LED_cnt_send[5]                                                                           ; clk_50M                                              ; clk_50M     ; 20.000       ; -1.625     ; 3.572      ;
; 12.805 ; cnt_received[13]         ; LED_cnt_send[13]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -1.625     ; 3.570      ;
; 12.903 ; cnt_received[1]          ; LED_cnt_send[1]                                                                           ; clk_50M                                              ; clk_50M     ; 20.000       ; -1.625     ; 3.472      ;
; 13.112 ; cnt_received[14]         ; LED_cnt_send[14]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -1.625     ; 3.263      ;
; 13.303 ; cnt_received[0]          ; LED_cnt_send[0]                                                                           ; clk_50M                                              ; clk_50M     ; 20.000       ; -1.633     ; 3.064      ;
; 13.359 ; cnt_received[11]         ; LED_cnt_send[11]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -1.625     ; 3.016      ;
; 13.369 ; cnt_received[16]         ; LED_cnt_send[16]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -1.627     ; 3.004      ;
; 13.371 ; cnt_received[12]         ; LED_cnt_send[12]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; -1.625     ; 3.004      ;
; 13.434 ; cnt_received[8]          ; LED_cnt_send[8]                                                                           ; clk_50M                                              ; clk_50M     ; 20.000       ; -1.625     ; 2.941      ;
; 13.505 ; cnt_received[3]          ; LED_cnt_send[3]                                                                           ; clk_50M                                              ; clk_50M     ; 20.000       ; -1.625     ; 2.870      ;
; 13.614 ; cnt_received[2]          ; LED_cnt_send[2]                                                                           ; clk_50M                                              ; clk_50M     ; 20.000       ; -1.625     ; 2.761      ;
; 13.764 ; adc_ena_reg              ; adc_ena                                                                                   ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; clk_50M     ; 20.000       ; -0.129     ; 4.107      ;
; 14.240 ; leds_reset               ; LED_out[3]                                                                                ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; clk_50M     ; 20.000       ; -0.109     ; 3.651      ;
; 14.336 ; leds_ena                 ; LED_out[0]                                                                                ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; clk_50M     ; 20.000       ; -0.127     ; 3.537      ;
; 14.450 ; adc_ack_sub              ; altsyncram:my_memory_rtl_0|altsyncram_jii1:auto_generated|ram_block1a1~porta_we_reg       ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.755      ; 5.334      ;
; 14.455 ; adc_ack_sub              ; altsyncram:my_memory_rtl_0|altsyncram_jii1:auto_generated|ram_block1a0~porta_we_reg       ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.754      ; 5.328      ;
; 14.483 ; adc_ack_sub              ; altsyncram:my_memory_rtl_0|altsyncram_jii1:auto_generated|ram_block1a4~porta_we_reg       ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.753      ; 5.299      ;
; 14.501 ; adc_ack                  ; altsyncram:my_memory_rtl_0|altsyncram_jii1:auto_generated|ram_block1a1~porta_we_reg       ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.755      ; 5.283      ;
; 14.506 ; adc_ack                  ; altsyncram:my_memory_rtl_0|altsyncram_jii1:auto_generated|ram_block1a0~porta_we_reg       ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.754      ; 5.277      ;
; 14.534 ; adc_ack                  ; altsyncram:my_memory_rtl_0|altsyncram_jii1:auto_generated|ram_block1a4~porta_we_reg       ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.753      ; 5.248      ;
; 14.537 ; nrst                     ; uart_cnt_send[0]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.581      ; 5.051      ;
; 14.537 ; nrst                     ; my_memory_rtl_0_bypass[4]                                                                 ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.581      ; 5.051      ;
; 14.537 ; nrst                     ; my_memory_rtl_0_bypass[2]                                                                 ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.581      ; 5.051      ;
; 14.566 ; nrst                     ; uart_cnt_clk[16]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.582      ; 5.023      ;
; 14.566 ; nrst                     ; uart_cnt_clk[18]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.582      ; 5.023      ;
; 14.566 ; nrst                     ; uart_cnt_clk[17]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.582      ; 5.023      ;
; 14.566 ; nrst                     ; uart_cnt_clk[19]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.582      ; 5.023      ;
; 14.566 ; nrst                     ; uart_cnt_clk[23]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.582      ; 5.023      ;
; 14.566 ; nrst                     ; uart_cnt_clk[20]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.582      ; 5.023      ;
; 14.566 ; nrst                     ; uart_cnt_clk[21]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.582      ; 5.023      ;
; 14.566 ; nrst                     ; uart_cnt_clk[22]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.582      ; 5.023      ;
; 14.566 ; nrst                     ; uart_cnt_clk[28]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.582      ; 5.023      ;
; 14.566 ; nrst                     ; uart_cnt_clk[24]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.582      ; 5.023      ;
; 14.566 ; nrst                     ; uart_cnt_clk[25]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.582      ; 5.023      ;
; 14.566 ; nrst                     ; uart_cnt_clk[26]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.582      ; 5.023      ;
; 14.566 ; nrst                     ; uart_cnt_clk[27]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.582      ; 5.023      ;
; 14.566 ; nrst                     ; uart_cnt_clk[29]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.582      ; 5.023      ;
; 14.566 ; nrst                     ; uart_cnt_clk[30]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.582      ; 5.023      ;
; 14.566 ; nrst                     ; uart_cnt_clk[31]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.582      ; 5.023      ;
; 14.583 ; nrst_reg                 ; rstn_adc                                                                                  ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; clk_50M     ; 20.000       ; -0.109     ; 3.308      ;
; 14.584 ; adc_ack_sub              ; my_memory~1                                                                               ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.579      ; 5.002      ;
; 14.584 ; adc_ack_sub              ; my_memory~4                                                                               ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.579      ; 5.002      ;
; 14.584 ; adc_ack_sub              ; my_memory~2                                                                               ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.579      ; 5.002      ;
; 14.584 ; adc_ack_sub              ; my_memory~3                                                                               ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.579      ; 5.002      ;
; 14.584 ; adc_ack_sub              ; my_memory~6                                                                               ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.579      ; 5.002      ;
; 14.584 ; adc_ack_sub              ; my_memory~8                                                                               ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.579      ; 5.002      ;
; 14.584 ; adc_ack_sub              ; my_memory~7                                                                               ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.579      ; 5.002      ;
; 14.584 ; adc_ack_sub              ; my_memory~5                                                                               ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.579      ; 5.002      ;
; 14.609 ; adc_ack_sub              ; altsyncram:my_memory_rtl_0|altsyncram_jii1:auto_generated|ram_block1a5~porta_we_reg       ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.751      ; 5.171      ;
; 14.617 ; nrst                     ; uart_cnt_clk[0]                                                                           ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.581      ; 4.971      ;
; 14.617 ; nrst                     ; uart_cnt_clk[3]                                                                           ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.581      ; 4.971      ;
; 14.617 ; nrst                     ; uart_cnt_clk[4]                                                                           ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.581      ; 4.971      ;
; 14.617 ; nrst                     ; uart_cnt_clk[6]                                                                           ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.581      ; 4.971      ;
; 14.617 ; nrst                     ; uart_cnt_clk[10]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.581      ; 4.971      ;
; 14.635 ; adc_ack                  ; my_memory~1                                                                               ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.579      ; 4.951      ;
; 14.635 ; adc_ack                  ; my_memory~4                                                                               ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.579      ; 4.951      ;
; 14.635 ; adc_ack                  ; my_memory~2                                                                               ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.579      ; 4.951      ;
; 14.635 ; adc_ack                  ; my_memory~3                                                                               ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.579      ; 4.951      ;
; 14.635 ; adc_ack                  ; my_memory~6                                                                               ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.579      ; 4.951      ;
; 14.635 ; adc_ack                  ; my_memory~8                                                                               ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.579      ; 4.951      ;
; 14.635 ; adc_ack                  ; my_memory~7                                                                               ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.579      ; 4.951      ;
; 14.635 ; adc_ack                  ; my_memory~5                                                                               ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.579      ; 4.951      ;
; 14.653 ; nrst                     ; altsyncram:my_memory_rtl_0|altsyncram_jii1:auto_generated|ram_block1a0~portb_address_reg0 ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.756      ; 5.132      ;
; 14.653 ; nrst                     ; leds_uart                                                                                 ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.554      ; 4.908      ;
; 14.660 ; adc_ack                  ; altsyncram:my_memory_rtl_0|altsyncram_jii1:auto_generated|ram_block1a5~porta_we_reg       ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.751      ; 5.120      ;
; 14.681 ; nrst                     ; altsyncram:my_memory_rtl_0|altsyncram_jii1:auto_generated|ram_block1a1~portb_address_reg0 ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.757      ; 5.105      ;
; 14.684 ; adc_ack_sub              ; cnt_received[1]                                                                           ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.564      ; 4.887      ;
; 14.684 ; adc_ack_sub              ; cnt_received[12]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.564      ; 4.887      ;
; 14.684 ; adc_ack_sub              ; cnt_received[2]                                                                           ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.564      ; 4.887      ;
; 14.684 ; adc_ack_sub              ; cnt_received[3]                                                                           ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.564      ; 4.887      ;
; 14.684 ; adc_ack_sub              ; cnt_received[4]                                                                           ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.564      ; 4.887      ;
; 14.684 ; adc_ack_sub              ; cnt_received[5]                                                                           ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.564      ; 4.887      ;
; 14.684 ; adc_ack_sub              ; cnt_received[6]                                                                           ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.564      ; 4.887      ;
; 14.684 ; adc_ack_sub              ; cnt_received[7]                                                                           ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.564      ; 4.887      ;
; 14.684 ; adc_ack_sub              ; cnt_received[8]                                                                           ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.564      ; 4.887      ;
; 14.684 ; adc_ack_sub              ; cnt_received[9]                                                                           ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.564      ; 4.887      ;
; 14.684 ; adc_ack_sub              ; cnt_received[10]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.564      ; 4.887      ;
; 14.684 ; adc_ack_sub              ; cnt_received[11]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.564      ; 4.887      ;
; 14.684 ; adc_ack_sub              ; cnt_received[13]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.564      ; 4.887      ;
; 14.684 ; adc_ack_sub              ; cnt_received[14]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.564      ; 4.887      ;
; 14.684 ; adc_ack_sub              ; cnt_received[15]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.564      ; 4.887      ;
; 14.691 ; nrst_reg                 ; cap_rstn                                                                                  ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; clk_50M     ; 20.000       ; -0.109     ; 3.200      ;
; 14.707 ; adc_ack_sub              ; cnt_received[25]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.566      ; 4.866      ;
; 14.707 ; adc_ack_sub              ; cnt_received[16]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.566      ; 4.866      ;
; 14.707 ; adc_ack_sub              ; cnt_received[17]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.566      ; 4.866      ;
; 14.707 ; adc_ack_sub              ; cnt_received[18]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.566      ; 4.866      ;
; 14.707 ; adc_ack_sub              ; cnt_received[19]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.566      ; 4.866      ;
; 14.707 ; adc_ack_sub              ; cnt_received[20]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.566      ; 4.866      ;
; 14.707 ; adc_ack_sub              ; cnt_received[21]                                                                          ; clk_50M                                              ; clk_50M     ; 20.000       ; 1.566      ; 4.866      ;
+--------+--------------------------+-------------------------------------------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'                                                                           ;
+--------+------------------+-------------------+--------------+------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node           ; Launch Clock ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+-------------------+--------------+------------------------------------------------------+--------------+------------+------------+
; 13.538 ; nrst             ; cnt_ena[19]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.131     ; 4.338      ;
; 13.538 ; nrst             ; cnt_ena[29]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.131     ; 4.338      ;
; 13.538 ; nrst             ; cnt_ena[16]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.131     ; 4.338      ;
; 13.538 ; nrst             ; cnt_ena[17]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.131     ; 4.338      ;
; 13.538 ; nrst             ; cnt_ena[18]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.131     ; 4.338      ;
; 13.538 ; nrst             ; cnt_ena[20]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.131     ; 4.338      ;
; 13.538 ; nrst             ; cnt_ena[21]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.131     ; 4.338      ;
; 13.538 ; nrst             ; cnt_ena[22]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.131     ; 4.338      ;
; 13.538 ; nrst             ; cnt_ena[23]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.131     ; 4.338      ;
; 13.538 ; nrst             ; cnt_ena[24]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.131     ; 4.338      ;
; 13.538 ; nrst             ; cnt_ena[25]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.131     ; 4.338      ;
; 13.538 ; nrst             ; cnt_ena[26]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.131     ; 4.338      ;
; 13.538 ; nrst             ; cnt_ena[27]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.131     ; 4.338      ;
; 13.538 ; nrst             ; cnt_ena[28]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.131     ; 4.338      ;
; 13.538 ; nrst             ; cnt_ena[30]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.131     ; 4.338      ;
; 13.538 ; nrst             ; cnt_ena[31]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.131     ; 4.338      ;
; 13.611 ; nrst             ; adc_ena_reg       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.128     ; 4.268      ;
; 13.671 ; nrst             ; cnt_reset[31]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.145     ; 4.191      ;
; 13.671 ; nrst             ; cnt_reset[16]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.145     ; 4.191      ;
; 13.671 ; nrst             ; cnt_reset[17]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.145     ; 4.191      ;
; 13.671 ; nrst             ; cnt_reset[18]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.145     ; 4.191      ;
; 13.671 ; nrst             ; cnt_reset[19]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.145     ; 4.191      ;
; 13.671 ; nrst             ; cnt_reset[20]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.145     ; 4.191      ;
; 13.671 ; nrst             ; cnt_reset[21]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.145     ; 4.191      ;
; 13.671 ; nrst             ; cnt_reset[22]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.145     ; 4.191      ;
; 13.671 ; nrst             ; cnt_reset[23]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.145     ; 4.191      ;
; 13.671 ; nrst             ; cnt_reset[24]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.145     ; 4.191      ;
; 13.671 ; nrst             ; cnt_reset[25]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.145     ; 4.191      ;
; 13.671 ; nrst             ; cnt_reset[26]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.145     ; 4.191      ;
; 13.671 ; nrst             ; cnt_reset[27]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.145     ; 4.191      ;
; 13.671 ; nrst             ; cnt_reset[28]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.145     ; 4.191      ;
; 13.671 ; nrst             ; cnt_reset[29]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.145     ; 4.191      ;
; 13.671 ; nrst             ; cnt_reset[30]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.145     ; 4.191      ;
; 13.712 ; nrst             ; cnt_ena[1]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.133     ; 4.162      ;
; 13.712 ; nrst             ; cnt_ena[2]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.133     ; 4.162      ;
; 13.712 ; nrst             ; cnt_ena[3]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.133     ; 4.162      ;
; 13.712 ; nrst             ; cnt_ena[4]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.133     ; 4.162      ;
; 13.712 ; nrst             ; cnt_ena[5]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.133     ; 4.162      ;
; 13.712 ; nrst             ; cnt_ena[6]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.133     ; 4.162      ;
; 13.712 ; nrst             ; cnt_ena[7]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.133     ; 4.162      ;
; 13.712 ; nrst             ; cnt_ena[8]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.133     ; 4.162      ;
; 13.712 ; nrst             ; cnt_ena[9]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.133     ; 4.162      ;
; 13.712 ; nrst             ; cnt_ena[10]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.133     ; 4.162      ;
; 13.712 ; nrst             ; cnt_ena[11]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.133     ; 4.162      ;
; 13.712 ; nrst             ; cnt_ena[12]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.133     ; 4.162      ;
; 13.712 ; nrst             ; cnt_ena[13]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.133     ; 4.162      ;
; 13.712 ; nrst             ; cnt_ena[14]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.133     ; 4.162      ;
; 13.712 ; nrst             ; cnt_ena[15]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.133     ; 4.162      ;
; 13.743 ; nrst             ; cnt_ena[0]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.130     ; 4.134      ;
; 13.822 ; nrst             ; cnt_ena_period[2] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.132     ; 4.053      ;
; 13.822 ; nrst             ; cnt_ena_period[0] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.132     ; 4.053      ;
; 13.822 ; nrst             ; cnt_ena_period[4] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.132     ; 4.053      ;
; 13.822 ; nrst             ; cnt_ena_period[3] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.132     ; 4.053      ;
; 13.822 ; nrst             ; cnt_ena_period[7] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.132     ; 4.053      ;
; 13.822 ; nrst             ; cnt_ena_period[5] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.132     ; 4.053      ;
; 13.822 ; nrst             ; cnt_ena_period[6] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.132     ; 4.053      ;
; 13.822 ; nrst             ; cnt_ena_period[1] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.132     ; 4.053      ;
; 13.854 ; nrst             ; cnt_reset[1]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.146     ; 4.007      ;
; 13.854 ; nrst             ; cnt_reset[2]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.146     ; 4.007      ;
; 13.854 ; nrst             ; cnt_reset[3]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.146     ; 4.007      ;
; 13.854 ; nrst             ; cnt_reset[4]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.146     ; 4.007      ;
; 13.854 ; nrst             ; cnt_reset[9]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.146     ; 4.007      ;
; 13.854 ; nrst             ; cnt_reset[5]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.146     ; 4.007      ;
; 13.854 ; nrst             ; cnt_reset[6]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.146     ; 4.007      ;
; 13.854 ; nrst             ; cnt_reset[7]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.146     ; 4.007      ;
; 13.854 ; nrst             ; cnt_reset[8]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.146     ; 4.007      ;
; 13.854 ; nrst             ; cnt_reset[10]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.146     ; 4.007      ;
; 13.854 ; nrst             ; cnt_reset[11]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.146     ; 4.007      ;
; 13.854 ; nrst             ; cnt_reset[12]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.146     ; 4.007      ;
; 13.854 ; nrst             ; cnt_reset[13]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.146     ; 4.007      ;
; 13.854 ; nrst             ; cnt_reset[14]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.146     ; 4.007      ;
; 13.854 ; nrst             ; cnt_reset[15]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.146     ; 4.007      ;
; 14.137 ; nrst             ; leds_reset        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.148     ; 3.722      ;
; 14.137 ; nrst             ; nrst_reg          ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.148     ; 3.722      ;
; 14.138 ; nrst             ; cnt_reset[0]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.148     ; 3.721      ;
; 14.388 ; nrst             ; leds_ena          ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.130     ; 3.489      ;
; 14.556 ; cnt_received[11] ; cnt_ena[19]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.756     ; 3.695      ;
; 14.556 ; cnt_received[11] ; cnt_ena[29]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.756     ; 3.695      ;
; 14.556 ; cnt_received[11] ; cnt_ena[16]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.756     ; 3.695      ;
; 14.556 ; cnt_received[11] ; cnt_ena[17]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.756     ; 3.695      ;
; 14.556 ; cnt_received[11] ; cnt_ena[18]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.756     ; 3.695      ;
; 14.556 ; cnt_received[11] ; cnt_ena[20]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.756     ; 3.695      ;
; 14.556 ; cnt_received[11] ; cnt_ena[21]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.756     ; 3.695      ;
; 14.556 ; cnt_received[11] ; cnt_ena[22]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.756     ; 3.695      ;
; 14.556 ; cnt_received[11] ; cnt_ena[23]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.756     ; 3.695      ;
; 14.556 ; cnt_received[11] ; cnt_ena[24]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.756     ; 3.695      ;
; 14.556 ; cnt_received[11] ; cnt_ena[25]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.756     ; 3.695      ;
; 14.556 ; cnt_received[11] ; cnt_ena[26]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.756     ; 3.695      ;
; 14.556 ; cnt_received[11] ; cnt_ena[27]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.756     ; 3.695      ;
; 14.556 ; cnt_received[11] ; cnt_ena[28]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.756     ; 3.695      ;
; 14.556 ; cnt_received[11] ; cnt_ena[30]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.756     ; 3.695      ;
; 14.556 ; cnt_received[11] ; cnt_ena[31]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.756     ; 3.695      ;
; 14.629 ; cnt_received[11] ; adc_ena_reg       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.753     ; 3.625      ;
; 14.730 ; cnt_received[11] ; cnt_ena[1]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.758     ; 3.519      ;
; 14.730 ; cnt_received[11] ; cnt_ena[2]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.758     ; 3.519      ;
; 14.730 ; cnt_received[11] ; cnt_ena[3]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.758     ; 3.519      ;
; 14.730 ; cnt_received[11] ; cnt_ena[4]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.758     ; 3.519      ;
; 14.730 ; cnt_received[11] ; cnt_ena[5]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.758     ; 3.519      ;
; 14.730 ; cnt_received[11] ; cnt_ena[6]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.758     ; 3.519      ;
; 14.730 ; cnt_received[11] ; cnt_ena[7]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.758     ; 3.519      ;
+--------+------------------+-------------------+--------------+------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_50M'                                                                                                                                                                     ;
+-------+--------------------------------+-------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.181 ; uart_tx:u_uart_tx|wdata_reg[4] ; uart_tx:u_uart_tx|wdata_reg[4]                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:u_uart_tx|wdata_reg[7] ; uart_tx:u_uart_tx|wdata_reg[7]                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:u_uart_tx|wdata_reg[6] ; uart_tx:u_uart_tx|wdata_reg[6]                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:u_uart_tx|cnt_bit[0]   ; uart_tx:u_uart_tx|cnt_bit[0]                                                              ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:u_uart_tx|cnt_bit[1]   ; uart_tx:u_uart_tx|cnt_bit[1]                                                              ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:u_uart_tx|cnt_bit[3]   ; uart_tx:u_uart_tx|cnt_bit[3]                                                              ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:u_uart_tx|cs.STOP      ; uart_tx:u_uart_tx|cs.STOP                                                                 ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:u_uart_tx|cs.IDLE      ; uart_tx:u_uart_tx|cs.IDLE                                                                 ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:u_uart_tx|cs.DATA      ; uart_tx:u_uart_tx|cs.DATA                                                                 ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:u_uart_tx|cs.START     ; uart_tx:u_uart_tx|cs.START                                                                ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.307      ;
; 0.182 ; uart_tx:u_uart_tx|wdata_reg[5] ; uart_tx:u_uart_tx|wdata_reg[5]                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:u_uart_tx|wdata_reg[0] ; uart_tx:u_uart_tx|wdata_reg[0]                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:u_uart_tx|wdata_reg[1] ; uart_tx:u_uart_tx|wdata_reg[1]                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:u_uart_tx|wdata_reg[2] ; uart_tx:u_uart_tx|wdata_reg[2]                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:u_uart_tx|wdata_reg[3] ; uart_tx:u_uart_tx|wdata_reg[3]                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; leds_uart                      ; leds_uart                                                                                 ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; leds_received                  ; leds_received                                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_wreq_reg                  ; uart_wreq_reg                                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; cs.HOLD                        ; cs.HOLD                                                                                   ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; cnt_received[0]                ; cnt_received[0]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.307      ;
; 0.188 ; uart_cnt_send[0]               ; uart_cnt_send[0]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.314      ;
; 0.203 ; uart_cnt_send[0]               ; my_memory_rtl_0_bypass[2]                                                                 ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.329      ;
; 0.273 ; cnt_received[3]                ; altsyncram:my_memory_rtl_0|altsyncram_jii1:auto_generated|ram_block1a5~porta_address_reg0 ; clk_50M      ; clk_50M     ; 0.000        ; 0.236      ; 0.613      ;
; 0.273 ; cnt_received[10]               ; altsyncram:my_memory_rtl_0|altsyncram_jii1:auto_generated|ram_block1a5~porta_address_reg0 ; clk_50M      ; clk_50M     ; 0.000        ; 0.236      ; 0.613      ;
; 0.281 ; cnt_received[5]                ; altsyncram:my_memory_rtl_0|altsyncram_jii1:auto_generated|ram_block1a5~porta_address_reg0 ; clk_50M      ; clk_50M     ; 0.000        ; 0.236      ; 0.621      ;
; 0.294 ; uart_cnt_send[2]               ; uart_cnt_send[2]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; uart_cnt_send[3]               ; uart_cnt_send[3]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; uart_cnt_send[4]               ; uart_cnt_send[4]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.419      ;
; 0.297 ; uart_cnt_clk[15]               ; uart_cnt_clk[15]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.423      ;
; 0.298 ; uart_tx:u_uart_tx|cnt_clk[15]  ; uart_tx:u_uart_tx|cnt_clk[15]                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.423      ;
; 0.298 ; uart_tx:u_uart_tx|cnt_clk[31]  ; uart_tx:u_uart_tx|cnt_clk[31]                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.424      ;
; 0.298 ; uart_cnt_clk[5]                ; uart_cnt_clk[5]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.424      ;
; 0.298 ; uart_cnt_clk[13]               ; uart_cnt_clk[13]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.424      ;
; 0.298 ; uart_tx:u_uart_tx|cs.START     ; uart_tx:u_uart_tx|cs.DATA                                                                 ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.424      ;
; 0.299 ; uart_tx:u_uart_tx|cnt_clk[3]   ; uart_tx:u_uart_tx|cnt_clk[3]                                                              ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.424      ;
; 0.299 ; uart_tx:u_uart_tx|cnt_clk[5]   ; uart_tx:u_uart_tx|cnt_clk[5]                                                              ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.424      ;
; 0.299 ; uart_tx:u_uart_tx|cnt_clk[13]  ; uart_tx:u_uart_tx|cnt_clk[13]                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.424      ;
; 0.299 ; uart_tx:u_uart_tx|cnt_clk[17]  ; uart_tx:u_uart_tx|cnt_clk[17]                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; uart_tx:u_uart_tx|cnt_clk[19]  ; uart_tx:u_uart_tx|cnt_clk[19]                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; uart_tx:u_uart_tx|cnt_clk[21]  ; uart_tx:u_uart_tx|cnt_clk[21]                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; uart_tx:u_uart_tx|cnt_clk[29]  ; uart_tx:u_uart_tx|cnt_clk[29]                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; uart_tx:u_uart_tx|cnt_clk[27]  ; uart_tx:u_uart_tx|cnt_clk[27]                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; uart_cnt_clk[1]                ; uart_cnt_clk[1]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; uart_cnt_clk[7]                ; uart_cnt_clk[7]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; uart_cnt_clk[11]               ; uart_cnt_clk[11]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; uart_cnt_clk[31]               ; uart_cnt_clk[31]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.424      ;
; 0.299 ; uart_cnt_send[1]               ; uart_cnt_send[1]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.424      ;
; 0.299 ; uart_cnt_send[6]               ; uart_cnt_send[6]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.424      ;
; 0.299 ; uart_cnt_send[15]              ; uart_cnt_send[15]                                                                         ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.424      ;
; 0.299 ; cnt_received[6]                ; cnt_received[6]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.424      ;
; 0.300 ; uart_tx:u_uart_tx|cnt_clk[1]   ; uart_tx:u_uart_tx|cnt_clk[1]                                                              ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; uart_tx:u_uart_tx|cnt_clk[6]   ; uart_tx:u_uart_tx|cnt_clk[6]                                                              ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; uart_tx:u_uart_tx|cnt_clk[7]   ; uart_tx:u_uart_tx|cnt_clk[7]                                                              ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; uart_tx:u_uart_tx|cnt_clk[11]  ; uart_tx:u_uart_tx|cnt_clk[11]                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; uart_tx:u_uart_tx|cnt_clk[16]  ; uart_tx:u_uart_tx|cnt_clk[16]                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; uart_tx:u_uart_tx|cnt_clk[22]  ; uart_tx:u_uart_tx|cnt_clk[22]                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; uart_tx:u_uart_tx|cnt_clk[23]  ; uart_tx:u_uart_tx|cnt_clk[23]                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; uart_tx:u_uart_tx|cnt_clk[25]  ; uart_tx:u_uart_tx|cnt_clk[25]                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; uart_cnt_clk[2]                ; uart_cnt_clk[2]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; uart_cnt_clk[9]                ; uart_cnt_clk[9]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; uart_cnt_clk[8]                ; uart_cnt_clk[8]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; uart_cnt_clk[14]               ; uart_cnt_clk[14]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; uart_cnt_clk[17]               ; uart_cnt_clk[17]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; uart_cnt_clk[19]               ; uart_cnt_clk[19]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; uart_cnt_clk[21]               ; uart_cnt_clk[21]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; uart_cnt_clk[27]               ; uart_cnt_clk[27]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; uart_cnt_clk[29]               ; uart_cnt_clk[29]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; uart_cnt_send[14]              ; uart_cnt_send[14]                                                                         ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; uart_cnt_send[5]               ; uart_cnt_send[5]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; uart_cnt_send[8]               ; uart_cnt_send[8]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; uart_cnt_send[13]              ; uart_cnt_send[13]                                                                         ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; uart_cnt_send[16]              ; uart_cnt_send[16]                                                                         ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; uart_cnt_send[22]              ; uart_cnt_send[22]                                                                         ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; uart_cnt_send[31]              ; uart_cnt_send[31]                                                                         ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; cnt_received[2]                ; cnt_received[2]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; cnt_received[3]                ; cnt_received[3]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; cnt_received[5]                ; cnt_received[5]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; cnt_received[8]                ; cnt_received[8]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; cnt_received[16]               ; cnt_received[16]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; cnt_received[22]               ; cnt_received[22]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; cnt_received[31]               ; cnt_received[31]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.425      ;
; 0.301 ; uart_tx:u_uart_tx|cnt_clk[9]   ; uart_tx:u_uart_tx|cnt_clk[9]                                                              ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; uart_tx:u_uart_tx|cnt_clk[14]  ; uart_tx:u_uart_tx|cnt_clk[14]                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; uart_tx:u_uart_tx|cnt_clk[2]   ; uart_tx:u_uart_tx|cnt_clk[2]                                                              ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; uart_tx:u_uart_tx|cnt_clk[8]   ; uart_tx:u_uart_tx|cnt_clk[8]                                                              ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; uart_tx:u_uart_tx|cnt_clk[20]  ; uart_tx:u_uart_tx|cnt_clk[20]                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; uart_tx:u_uart_tx|cnt_clk[18]  ; uart_tx:u_uart_tx|cnt_clk[18]                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; uart_tx:u_uart_tx|cnt_clk[24]  ; uart_tx:u_uart_tx|cnt_clk[24]                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; uart_tx:u_uart_tx|cnt_clk[30]  ; uart_tx:u_uart_tx|cnt_clk[30]                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; uart_cnt_clk[16]               ; uart_cnt_clk[16]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; uart_cnt_clk[23]               ; uart_cnt_clk[23]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; uart_cnt_clk[22]               ; uart_cnt_clk[22]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; uart_cnt_clk[25]               ; uart_cnt_clk[25]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; uart_cnt_send[7]               ; uart_cnt_send[7]                                                                          ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; uart_cnt_send[10]              ; uart_cnt_send[10]                                                                         ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; uart_cnt_send[11]              ; uart_cnt_send[11]                                                                         ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; uart_cnt_send[12]              ; uart_cnt_send[12]                                                                         ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; uart_cnt_send[27]              ; uart_cnt_send[27]                                                                         ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; uart_cnt_send[17]              ; uart_cnt_send[17]                                                                         ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; uart_cnt_send[18]              ; uart_cnt_send[18]                                                                         ; clk_50M      ; clk_50M     ; 0.000        ; 0.041      ; 0.426      ;
+-------+--------------------------------+-------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                    ;
+-------+-------------------+-------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 0.182 ; adc_ena_reg       ; adc_ena_reg       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; leds_ena          ; leds_ena          ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; cnt_reset[0]      ; cnt_reset[0]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; cnt_ena[0]        ; cnt_ena[0]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.307      ;
; 0.292 ; cnt_ena_period[7] ; cnt_ena_period[7] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.417      ;
; 0.293 ; cnt_ena_period[3] ; cnt_ena_period[3] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.418      ;
; 0.293 ; cnt_ena_period[5] ; cnt_ena_period[5] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.418      ;
; 0.295 ; cnt_ena_period[4] ; cnt_ena_period[4] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.420      ;
; 0.299 ; cnt_reset[15]     ; cnt_reset[15]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.424      ;
; 0.299 ; cnt_ena[15]       ; cnt_ena[15]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.424      ;
; 0.300 ; cnt_reset[3]      ; cnt_reset[3]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; cnt_reset[2]      ; cnt_reset[2]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; cnt_reset[31]     ; cnt_reset[31]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; cnt_reset[13]     ; cnt_reset[13]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; cnt_reset[14]     ; cnt_reset[14]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; cnt_reset[16]     ; cnt_reset[16]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; cnt_reset[22]     ; cnt_reset[22]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; cnt_ena[2]        ; cnt_ena[2]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; cnt_ena[8]        ; cnt_ena[8]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; cnt_ena[13]       ; cnt_ena[13]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; cnt_ena[14]       ; cnt_ena[14]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; cnt_ena[16]       ; cnt_ena[16]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; cnt_ena[22]       ; cnt_ena[22]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; cnt_ena[31]       ; cnt_ena[31]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.425      ;
; 0.301 ; cnt_reset[4]      ; cnt_reset[4]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; cnt_reset[10]     ; cnt_reset[10]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; cnt_reset[11]     ; cnt_reset[11]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; cnt_reset[12]     ; cnt_reset[12]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; cnt_reset[17]     ; cnt_reset[17]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; cnt_reset[18]     ; cnt_reset[18]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; cnt_reset[19]     ; cnt_reset[19]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; cnt_reset[20]     ; cnt_reset[20]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; cnt_reset[21]     ; cnt_reset[21]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; cnt_reset[24]     ; cnt_reset[24]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; cnt_reset[27]     ; cnt_reset[27]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; cnt_reset[29]     ; cnt_reset[29]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; cnt_reset[30]     ; cnt_reset[30]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; cnt_ena[19]       ; cnt_ena[19]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; cnt_ena[29]       ; cnt_ena[29]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; cnt_ena[7]        ; cnt_ena[7]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; cnt_ena[10]       ; cnt_ena[10]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; cnt_ena[11]       ; cnt_ena[11]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; cnt_ena[12]       ; cnt_ena[12]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; cnt_ena[17]       ; cnt_ena[17]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; cnt_ena[18]       ; cnt_ena[18]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; cnt_ena[20]       ; cnt_ena[20]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; cnt_ena[21]       ; cnt_ena[21]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; cnt_ena[24]       ; cnt_ena[24]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; cnt_ena[27]       ; cnt_ena[27]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; cnt_ena[30]       ; cnt_ena[30]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.426      ;
; 0.302 ; cnt_reset[9]      ; cnt_reset[9]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; cnt_reset[23]     ; cnt_reset[23]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; cnt_reset[25]     ; cnt_reset[25]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; cnt_reset[26]     ; cnt_reset[26]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; cnt_reset[28]     ; cnt_reset[28]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; cnt_ena[9]        ; cnt_ena[9]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; cnt_ena[23]       ; cnt_ena[23]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; cnt_ena[25]       ; cnt_ena[25]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; cnt_ena[26]       ; cnt_ena[26]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; cnt_ena[28]       ; cnt_ena[28]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.427      ;
; 0.306 ; cnt_reset[1]      ; cnt_reset[1]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.431      ;
; 0.366 ; cnt_reset[0]      ; cnt_reset[1]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.493      ;
; 0.383 ; cnt_ena[1]        ; cnt_ena[1]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.508      ;
; 0.442 ; cnt_ena_period[3] ; cnt_ena_period[4] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.567      ;
; 0.447 ; cnt_ena_period[2] ; cnt_ena_period[2] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.572      ;
; 0.448 ; cnt_ena_period[1] ; cnt_ena_period[1] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.573      ;
; 0.449 ; cnt_ena[2]        ; cnt_ena[3]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.574      ;
; 0.449 ; cnt_reset[14]     ; cnt_reset[15]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.574      ;
; 0.449 ; cnt_ena[14]       ; cnt_ena[15]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.574      ;
; 0.449 ; cnt_reset[2]      ; cnt_reset[3]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.574      ;
; 0.449 ; cnt_reset[16]     ; cnt_reset[17]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.574      ;
; 0.449 ; cnt_ena[16]       ; cnt_ena[17]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.574      ;
; 0.449 ; cnt_reset[22]     ; cnt_reset[23]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.574      ;
; 0.449 ; cnt_ena[8]        ; cnt_ena[9]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.574      ;
; 0.449 ; cnt_ena[22]       ; cnt_ena[23]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.574      ;
; 0.450 ; cnt_reset[4]      ; cnt_reset[5]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.575      ;
; 0.450 ; cnt_reset[30]     ; cnt_reset[31]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.575      ;
; 0.450 ; cnt_reset[12]     ; cnt_reset[13]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.575      ;
; 0.450 ; cnt_ena[12]       ; cnt_ena[13]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.575      ;
; 0.450 ; cnt_ena[30]       ; cnt_ena[31]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.575      ;
; 0.450 ; cnt_reset[10]     ; cnt_reset[11]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.575      ;
; 0.450 ; cnt_reset[18]     ; cnt_reset[19]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.575      ;
; 0.450 ; cnt_reset[20]     ; cnt_reset[21]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.575      ;
; 0.450 ; cnt_ena[18]       ; cnt_ena[19]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.575      ;
; 0.450 ; cnt_ena[10]       ; cnt_ena[11]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.575      ;
; 0.450 ; cnt_ena[20]       ; cnt_ena[21]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.575      ;
; 0.450 ; cnt_reset[24]     ; cnt_reset[25]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.575      ;
; 0.450 ; cnt_ena[24]       ; cnt_ena[25]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.575      ;
; 0.451 ; cnt_reset[26]     ; cnt_reset[27]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.576      ;
; 0.451 ; cnt_reset[28]     ; cnt_reset[29]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.576      ;
; 0.451 ; cnt_ena[28]       ; cnt_ena[29]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.576      ;
; 0.451 ; cnt_ena[26]       ; cnt_ena[27]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.576      ;
; 0.452 ; cnt_ena_period[6] ; cnt_ena_period[6] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.577      ;
; 0.452 ; cnt_ena_period[2] ; cnt_ena_period[3] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.577      ;
; 0.453 ; cnt_ena_period[4] ; cnt_ena_period[5] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.578      ;
; 0.455 ; cnt_ena[15]       ; cnt_ena[16]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.582      ;
; 0.455 ; cnt_ena_period[2] ; cnt_ena_period[4] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.580      ;
; 0.456 ; cnt_ena_period[6] ; cnt_ena_period[7] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.581      ;
; 0.456 ; cnt_reset[15]     ; cnt_reset[16]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.582      ;
; 0.458 ; cnt_reset[13]     ; cnt_reset[14]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.583      ;
+-------+-------------------+-------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'                                                                 ;
+--------+-----------+-------------------+--------------+------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node           ; Launch Clock ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------+--------------+------------------------------------------------------+--------------+------------+------------+
; 14.161 ; nrst      ; cnt_reset[1]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.146     ; 3.700      ;
; 14.161 ; nrst      ; cnt_reset[2]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.146     ; 3.700      ;
; 14.161 ; nrst      ; cnt_reset[3]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.146     ; 3.700      ;
; 14.161 ; nrst      ; cnt_reset[4]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.146     ; 3.700      ;
; 14.161 ; nrst      ; cnt_reset[9]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.146     ; 3.700      ;
; 14.161 ; nrst      ; cnt_reset[5]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.146     ; 3.700      ;
; 14.161 ; nrst      ; cnt_reset[6]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.146     ; 3.700      ;
; 14.161 ; nrst      ; cnt_reset[7]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.146     ; 3.700      ;
; 14.161 ; nrst      ; cnt_reset[8]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.146     ; 3.700      ;
; 14.161 ; nrst      ; cnt_reset[10]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.146     ; 3.700      ;
; 14.161 ; nrst      ; cnt_reset[11]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.146     ; 3.700      ;
; 14.161 ; nrst      ; cnt_reset[12]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.146     ; 3.700      ;
; 14.161 ; nrst      ; cnt_reset[13]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.146     ; 3.700      ;
; 14.161 ; nrst      ; cnt_reset[14]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.146     ; 3.700      ;
; 14.161 ; nrst      ; cnt_reset[15]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.146     ; 3.700      ;
; 14.241 ; nrst      ; cnt_ena[19]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.131     ; 3.635      ;
; 14.241 ; nrst      ; cnt_ena[29]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.131     ; 3.635      ;
; 14.241 ; nrst      ; cnt_ena[16]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.131     ; 3.635      ;
; 14.241 ; nrst      ; cnt_ena[17]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.131     ; 3.635      ;
; 14.241 ; nrst      ; cnt_ena[18]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.131     ; 3.635      ;
; 14.241 ; nrst      ; cnt_ena[20]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.131     ; 3.635      ;
; 14.241 ; nrst      ; cnt_ena[21]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.131     ; 3.635      ;
; 14.241 ; nrst      ; cnt_ena[22]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.131     ; 3.635      ;
; 14.241 ; nrst      ; cnt_ena[23]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.131     ; 3.635      ;
; 14.241 ; nrst      ; cnt_ena[24]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.131     ; 3.635      ;
; 14.241 ; nrst      ; cnt_ena[25]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.131     ; 3.635      ;
; 14.241 ; nrst      ; cnt_ena[26]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.131     ; 3.635      ;
; 14.241 ; nrst      ; cnt_ena[27]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.131     ; 3.635      ;
; 14.241 ; nrst      ; cnt_ena[28]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.131     ; 3.635      ;
; 14.241 ; nrst      ; cnt_ena[30]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.131     ; 3.635      ;
; 14.241 ; nrst      ; cnt_ena[31]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.131     ; 3.635      ;
; 14.269 ; nrst      ; cnt_reset[0]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.148     ; 3.590      ;
; 14.269 ; nrst      ; leds_reset        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.148     ; 3.590      ;
; 14.269 ; nrst      ; nrst_reg          ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.148     ; 3.590      ;
; 14.354 ; nrst      ; adc_ena_reg       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.128     ; 3.525      ;
; 14.367 ; nrst      ; cnt_reset[31]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.145     ; 3.495      ;
; 14.367 ; nrst      ; cnt_reset[16]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.145     ; 3.495      ;
; 14.367 ; nrst      ; cnt_reset[17]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.145     ; 3.495      ;
; 14.367 ; nrst      ; cnt_reset[18]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.145     ; 3.495      ;
; 14.367 ; nrst      ; cnt_reset[19]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.145     ; 3.495      ;
; 14.367 ; nrst      ; cnt_reset[20]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.145     ; 3.495      ;
; 14.367 ; nrst      ; cnt_reset[21]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.145     ; 3.495      ;
; 14.367 ; nrst      ; cnt_reset[22]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.145     ; 3.495      ;
; 14.367 ; nrst      ; cnt_reset[23]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.145     ; 3.495      ;
; 14.367 ; nrst      ; cnt_reset[24]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.145     ; 3.495      ;
; 14.367 ; nrst      ; cnt_reset[25]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.145     ; 3.495      ;
; 14.367 ; nrst      ; cnt_reset[26]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.145     ; 3.495      ;
; 14.367 ; nrst      ; cnt_reset[27]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.145     ; 3.495      ;
; 14.367 ; nrst      ; cnt_reset[28]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.145     ; 3.495      ;
; 14.367 ; nrst      ; cnt_reset[29]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.145     ; 3.495      ;
; 14.367 ; nrst      ; cnt_reset[30]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.145     ; 3.495      ;
; 14.398 ; nrst      ; cnt_ena[1]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.133     ; 3.476      ;
; 14.398 ; nrst      ; cnt_ena[2]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.133     ; 3.476      ;
; 14.398 ; nrst      ; cnt_ena[3]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.133     ; 3.476      ;
; 14.398 ; nrst      ; cnt_ena[4]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.133     ; 3.476      ;
; 14.398 ; nrst      ; cnt_ena[5]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.133     ; 3.476      ;
; 14.398 ; nrst      ; cnt_ena[6]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.133     ; 3.476      ;
; 14.398 ; nrst      ; cnt_ena[7]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.133     ; 3.476      ;
; 14.398 ; nrst      ; cnt_ena[8]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.133     ; 3.476      ;
; 14.398 ; nrst      ; cnt_ena[9]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.133     ; 3.476      ;
; 14.398 ; nrst      ; cnt_ena[10]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.133     ; 3.476      ;
; 14.398 ; nrst      ; cnt_ena[11]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.133     ; 3.476      ;
; 14.398 ; nrst      ; cnt_ena[12]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.133     ; 3.476      ;
; 14.398 ; nrst      ; cnt_ena[13]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.133     ; 3.476      ;
; 14.398 ; nrst      ; cnt_ena[14]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.133     ; 3.476      ;
; 14.398 ; nrst      ; cnt_ena[15]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.133     ; 3.476      ;
; 14.485 ; nrst      ; cnt_ena_period[2] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.132     ; 3.390      ;
; 14.485 ; nrst      ; cnt_ena_period[0] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.132     ; 3.390      ;
; 14.485 ; nrst      ; cnt_ena_period[4] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.132     ; 3.390      ;
; 14.485 ; nrst      ; cnt_ena_period[3] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.132     ; 3.390      ;
; 14.485 ; nrst      ; cnt_ena_period[7] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.132     ; 3.390      ;
; 14.485 ; nrst      ; cnt_ena_period[5] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.132     ; 3.390      ;
; 14.485 ; nrst      ; cnt_ena_period[6] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.132     ; 3.390      ;
; 14.485 ; nrst      ; cnt_ena_period[1] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.132     ; 3.390      ;
; 14.488 ; nrst      ; cnt_ena[0]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.130     ; 3.389      ;
; 14.488 ; nrst      ; leds_ena          ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.130     ; 3.389      ;
+--------+-----------+-------------------+--------------+------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk_50M'                                                                                 ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 15.971 ; nrst      ; cs.RESET                      ; clk_50M      ; clk_50M     ; 20.000       ; 1.554      ; 3.590      ;
; 15.971 ; nrst      ; cs.IDLE                       ; clk_50M      ; clk_50M     ; 20.000       ; 1.554      ; 3.590      ;
; 15.971 ; nrst      ; leds_uart                     ; clk_50M      ; clk_50M     ; 20.000       ; 1.554      ; 3.590      ;
; 16.023 ; nrst      ; uart_cnt_clk[1]               ; clk_50M      ; clk_50M     ; 20.000       ; 1.581      ; 3.565      ;
; 16.023 ; nrst      ; uart_cnt_clk[2]               ; clk_50M      ; clk_50M     ; 20.000       ; 1.581      ; 3.565      ;
; 16.023 ; nrst      ; uart_cnt_clk[5]               ; clk_50M      ; clk_50M     ; 20.000       ; 1.581      ; 3.565      ;
; 16.023 ; nrst      ; uart_cnt_clk[9]               ; clk_50M      ; clk_50M     ; 20.000       ; 1.581      ; 3.565      ;
; 16.023 ; nrst      ; uart_cnt_clk[7]               ; clk_50M      ; clk_50M     ; 20.000       ; 1.581      ; 3.565      ;
; 16.023 ; nrst      ; uart_cnt_clk[8]               ; clk_50M      ; clk_50M     ; 20.000       ; 1.581      ; 3.565      ;
; 16.023 ; nrst      ; uart_cnt_clk[11]              ; clk_50M      ; clk_50M     ; 20.000       ; 1.581      ; 3.565      ;
; 16.023 ; nrst      ; uart_cnt_clk[13]              ; clk_50M      ; clk_50M     ; 20.000       ; 1.581      ; 3.565      ;
; 16.023 ; nrst      ; uart_cnt_clk[14]              ; clk_50M      ; clk_50M     ; 20.000       ; 1.581      ; 3.565      ;
; 16.023 ; nrst      ; uart_cnt_clk[15]              ; clk_50M      ; clk_50M     ; 20.000       ; 1.581      ; 3.565      ;
; 16.047 ; nrst      ; uart_cnt_clk[12]              ; clk_50M      ; clk_50M     ; 20.000       ; 1.581      ; 3.541      ;
; 16.047 ; nrst      ; uart_wdata_reg[1]             ; clk_50M      ; clk_50M     ; 20.000       ; 1.581      ; 3.541      ;
; 16.047 ; nrst      ; uart_wdata_reg[3]             ; clk_50M      ; clk_50M     ; 20.000       ; 1.581      ; 3.541      ;
; 16.047 ; nrst      ; uart_wdata_reg[2]             ; clk_50M      ; clk_50M     ; 20.000       ; 1.581      ; 3.541      ;
; 16.047 ; nrst      ; uart_wdata_reg[0]             ; clk_50M      ; clk_50M     ; 20.000       ; 1.581      ; 3.541      ;
; 16.047 ; nrst      ; uart_wdata_reg[5]             ; clk_50M      ; clk_50M     ; 20.000       ; 1.581      ; 3.541      ;
; 16.047 ; nrst      ; uart_wdata_reg[7]             ; clk_50M      ; clk_50M     ; 20.000       ; 1.581      ; 3.541      ;
; 16.047 ; nrst      ; uart_wdata_reg[6]             ; clk_50M      ; clk_50M     ; 20.000       ; 1.581      ; 3.541      ;
; 16.047 ; nrst      ; uart_wdata_reg[4]             ; clk_50M      ; clk_50M     ; 20.000       ; 1.581      ; 3.541      ;
; 16.056 ; nrst      ; cs.SAMPLE                     ; clk_50M      ; clk_50M     ; 20.000       ; 1.574      ; 3.525      ;
; 16.056 ; nrst      ; cs.SEND                       ; clk_50M      ; clk_50M     ; 20.000       ; 1.574      ; 3.525      ;
; 16.056 ; nrst      ; uart_wreq_reg                 ; clk_50M      ; clk_50M     ; 20.000       ; 1.574      ; 3.525      ;
; 16.056 ; nrst      ; cs.HOLD                       ; clk_50M      ; clk_50M     ; 20.000       ; 1.574      ; 3.525      ;
; 16.060 ; nrst      ; cnt_received[1]               ; clk_50M      ; clk_50M     ; 20.000       ; 1.564      ; 3.511      ;
; 16.060 ; nrst      ; cnt_received[12]              ; clk_50M      ; clk_50M     ; 20.000       ; 1.564      ; 3.511      ;
; 16.060 ; nrst      ; cnt_received[2]               ; clk_50M      ; clk_50M     ; 20.000       ; 1.564      ; 3.511      ;
; 16.060 ; nrst      ; cnt_received[3]               ; clk_50M      ; clk_50M     ; 20.000       ; 1.564      ; 3.511      ;
; 16.060 ; nrst      ; cnt_received[4]               ; clk_50M      ; clk_50M     ; 20.000       ; 1.564      ; 3.511      ;
; 16.060 ; nrst      ; cnt_received[5]               ; clk_50M      ; clk_50M     ; 20.000       ; 1.564      ; 3.511      ;
; 16.060 ; nrst      ; cnt_received[6]               ; clk_50M      ; clk_50M     ; 20.000       ; 1.564      ; 3.511      ;
; 16.060 ; nrst      ; cnt_received[7]               ; clk_50M      ; clk_50M     ; 20.000       ; 1.564      ; 3.511      ;
; 16.060 ; nrst      ; cnt_received[8]               ; clk_50M      ; clk_50M     ; 20.000       ; 1.564      ; 3.511      ;
; 16.060 ; nrst      ; cnt_received[9]               ; clk_50M      ; clk_50M     ; 20.000       ; 1.564      ; 3.511      ;
; 16.060 ; nrst      ; cnt_received[10]              ; clk_50M      ; clk_50M     ; 20.000       ; 1.564      ; 3.511      ;
; 16.060 ; nrst      ; cnt_received[11]              ; clk_50M      ; clk_50M     ; 20.000       ; 1.564      ; 3.511      ;
; 16.060 ; nrst      ; cnt_received[13]              ; clk_50M      ; clk_50M     ; 20.000       ; 1.564      ; 3.511      ;
; 16.060 ; nrst      ; cnt_received[14]              ; clk_50M      ; clk_50M     ; 20.000       ; 1.564      ; 3.511      ;
; 16.060 ; nrst      ; cnt_received[15]              ; clk_50M      ; clk_50M     ; 20.000       ; 1.564      ; 3.511      ;
; 16.067 ; nrst      ; cnt_received[25]              ; clk_50M      ; clk_50M     ; 20.000       ; 1.566      ; 3.506      ;
; 16.067 ; nrst      ; cnt_received[16]              ; clk_50M      ; clk_50M     ; 20.000       ; 1.566      ; 3.506      ;
; 16.067 ; nrst      ; cnt_received[17]              ; clk_50M      ; clk_50M     ; 20.000       ; 1.566      ; 3.506      ;
; 16.067 ; nrst      ; cnt_received[18]              ; clk_50M      ; clk_50M     ; 20.000       ; 1.566      ; 3.506      ;
; 16.067 ; nrst      ; cnt_received[19]              ; clk_50M      ; clk_50M     ; 20.000       ; 1.566      ; 3.506      ;
; 16.067 ; nrst      ; cnt_received[20]              ; clk_50M      ; clk_50M     ; 20.000       ; 1.566      ; 3.506      ;
; 16.067 ; nrst      ; cnt_received[21]              ; clk_50M      ; clk_50M     ; 20.000       ; 1.566      ; 3.506      ;
; 16.067 ; nrst      ; cnt_received[22]              ; clk_50M      ; clk_50M     ; 20.000       ; 1.566      ; 3.506      ;
; 16.067 ; nrst      ; cnt_received[23]              ; clk_50M      ; clk_50M     ; 20.000       ; 1.566      ; 3.506      ;
; 16.067 ; nrst      ; cnt_received[24]              ; clk_50M      ; clk_50M     ; 20.000       ; 1.566      ; 3.506      ;
; 16.067 ; nrst      ; cnt_received[26]              ; clk_50M      ; clk_50M     ; 20.000       ; 1.566      ; 3.506      ;
; 16.067 ; nrst      ; cnt_received[27]              ; clk_50M      ; clk_50M     ; 20.000       ; 1.566      ; 3.506      ;
; 16.067 ; nrst      ; cnt_received[28]              ; clk_50M      ; clk_50M     ; 20.000       ; 1.566      ; 3.506      ;
; 16.067 ; nrst      ; cnt_received[29]              ; clk_50M      ; clk_50M     ; 20.000       ; 1.566      ; 3.506      ;
; 16.067 ; nrst      ; cnt_received[31]              ; clk_50M      ; clk_50M     ; 20.000       ; 1.566      ; 3.506      ;
; 16.067 ; nrst      ; cnt_received[30]              ; clk_50M      ; clk_50M     ; 20.000       ; 1.566      ; 3.506      ;
; 16.078 ; nrst      ; my_memory_rtl_0_bypass[6]     ; clk_50M      ; clk_50M     ; 20.000       ; 1.574      ; 3.503      ;
; 16.078 ; nrst      ; my_memory_rtl_0_bypass[8]     ; clk_50M      ; clk_50M     ; 20.000       ; 1.574      ; 3.503      ;
; 16.078 ; nrst      ; my_memory_rtl_0_bypass[10]    ; clk_50M      ; clk_50M     ; 20.000       ; 1.574      ; 3.503      ;
; 16.078 ; nrst      ; my_memory_rtl_0_bypass[12]    ; clk_50M      ; clk_50M     ; 20.000       ; 1.574      ; 3.503      ;
; 16.078 ; nrst      ; my_memory_rtl_0_bypass[14]    ; clk_50M      ; clk_50M     ; 20.000       ; 1.574      ; 3.503      ;
; 16.078 ; nrst      ; my_memory_rtl_0_bypass[16]    ; clk_50M      ; clk_50M     ; 20.000       ; 1.574      ; 3.503      ;
; 16.141 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[0]  ; clk_50M      ; clk_50M     ; 20.000       ; 1.584      ; 3.450      ;
; 16.141 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[1]  ; clk_50M      ; clk_50M     ; 20.000       ; 1.584      ; 3.450      ;
; 16.141 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[2]  ; clk_50M      ; clk_50M     ; 20.000       ; 1.584      ; 3.450      ;
; 16.141 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[3]  ; clk_50M      ; clk_50M     ; 20.000       ; 1.584      ; 3.450      ;
; 16.141 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[4]  ; clk_50M      ; clk_50M     ; 20.000       ; 1.584      ; 3.450      ;
; 16.141 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[5]  ; clk_50M      ; clk_50M     ; 20.000       ; 1.584      ; 3.450      ;
; 16.141 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[6]  ; clk_50M      ; clk_50M     ; 20.000       ; 1.584      ; 3.450      ;
; 16.141 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[7]  ; clk_50M      ; clk_50M     ; 20.000       ; 1.584      ; 3.450      ;
; 16.141 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[8]  ; clk_50M      ; clk_50M     ; 20.000       ; 1.584      ; 3.450      ;
; 16.141 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[10] ; clk_50M      ; clk_50M     ; 20.000       ; 1.584      ; 3.450      ;
; 16.141 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[11] ; clk_50M      ; clk_50M     ; 20.000       ; 1.584      ; 3.450      ;
; 16.141 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[12] ; clk_50M      ; clk_50M     ; 20.000       ; 1.584      ; 3.450      ;
; 16.141 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[13] ; clk_50M      ; clk_50M     ; 20.000       ; 1.584      ; 3.450      ;
; 16.141 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[14] ; clk_50M      ; clk_50M     ; 20.000       ; 1.584      ; 3.450      ;
; 16.141 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[15] ; clk_50M      ; clk_50M     ; 20.000       ; 1.584      ; 3.450      ;
; 16.141 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[9]  ; clk_50M      ; clk_50M     ; 20.000       ; 1.584      ; 3.450      ;
; 16.190 ; nrst      ; cnt_received[0]               ; clk_50M      ; clk_50M     ; 20.000       ; 1.572      ; 3.389      ;
; 16.190 ; nrst      ; leds_received                 ; clk_50M      ; clk_50M     ; 20.000       ; 1.572      ; 3.389      ;
; 16.190 ; nrst      ; ack_unit_delay                ; clk_50M      ; clk_50M     ; 20.000       ; 1.572      ; 3.389      ;
; 16.215 ; nrst      ; uart_cnt_send[2]              ; clk_50M      ; clk_50M     ; 20.000       ; 1.573      ; 3.365      ;
; 16.215 ; nrst      ; uart_cnt_send[3]              ; clk_50M      ; clk_50M     ; 20.000       ; 1.573      ; 3.365      ;
; 16.215 ; nrst      ; uart_cnt_send[4]              ; clk_50M      ; clk_50M     ; 20.000       ; 1.573      ; 3.365      ;
; 16.215 ; nrst      ; uart_cnt_send[5]              ; clk_50M      ; clk_50M     ; 20.000       ; 1.573      ; 3.365      ;
; 16.215 ; nrst      ; uart_cnt_send[6]              ; clk_50M      ; clk_50M     ; 20.000       ; 1.573      ; 3.365      ;
; 16.215 ; nrst      ; uart_cnt_send[7]              ; clk_50M      ; clk_50M     ; 20.000       ; 1.573      ; 3.365      ;
; 16.215 ; nrst      ; uart_cnt_send[8]              ; clk_50M      ; clk_50M     ; 20.000       ; 1.573      ; 3.365      ;
; 16.215 ; nrst      ; uart_cnt_send[9]              ; clk_50M      ; clk_50M     ; 20.000       ; 1.573      ; 3.365      ;
; 16.215 ; nrst      ; uart_cnt_send[10]             ; clk_50M      ; clk_50M     ; 20.000       ; 1.573      ; 3.365      ;
; 16.215 ; nrst      ; uart_cnt_send[11]             ; clk_50M      ; clk_50M     ; 20.000       ; 1.573      ; 3.365      ;
; 16.215 ; nrst      ; uart_cnt_send[12]             ; clk_50M      ; clk_50M     ; 20.000       ; 1.573      ; 3.365      ;
; 16.215 ; nrst      ; uart_cnt_send[13]             ; clk_50M      ; clk_50M     ; 20.000       ; 1.573      ; 3.365      ;
; 16.215 ; nrst      ; uart_cnt_send[14]             ; clk_50M      ; clk_50M     ; 20.000       ; 1.573      ; 3.365      ;
; 16.215 ; nrst      ; uart_cnt_send[15]             ; clk_50M      ; clk_50M     ; 20.000       ; 1.573      ; 3.365      ;
; 16.215 ; nrst      ; uart_cnt_send[1]              ; clk_50M      ; clk_50M     ; 20.000       ; 1.573      ; 3.365      ;
; 16.215 ; nrst      ; my_memory_rtl_0_bypass[20]    ; clk_50M      ; clk_50M     ; 20.000       ; 1.573      ; 3.365      ;
; 16.215 ; nrst      ; my_memory_rtl_0_bypass[18]    ; clk_50M      ; clk_50M     ; 20.000       ; 1.573      ; 3.365      ;
; 16.215 ; nrst      ; my_memory_rtl_0_bypass[24]    ; clk_50M      ; clk_50M     ; 20.000       ; 1.573      ; 3.365      ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk_50M'                                                                                 ;
+-------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 2.676 ; nrst      ; uart_tx:u_uart_tx|cs.STOP     ; clk_50M      ; clk_50M     ; 0.000        ; 1.645      ; 2.405      ;
; 2.676 ; nrst      ; uart_tx:u_uart_tx|tx_reg      ; clk_50M      ; clk_50M     ; 0.000        ; 1.645      ; 2.405      ;
; 2.678 ; nrst      ; uart_cnt_clk[16]              ; clk_50M      ; clk_50M     ; 0.000        ; 1.643      ; 2.405      ;
; 2.678 ; nrst      ; uart_cnt_clk[18]              ; clk_50M      ; clk_50M     ; 0.000        ; 1.643      ; 2.405      ;
; 2.678 ; nrst      ; uart_cnt_clk[17]              ; clk_50M      ; clk_50M     ; 0.000        ; 1.643      ; 2.405      ;
; 2.678 ; nrst      ; uart_cnt_clk[19]              ; clk_50M      ; clk_50M     ; 0.000        ; 1.643      ; 2.405      ;
; 2.678 ; nrst      ; uart_cnt_clk[23]              ; clk_50M      ; clk_50M     ; 0.000        ; 1.643      ; 2.405      ;
; 2.678 ; nrst      ; uart_cnt_clk[20]              ; clk_50M      ; clk_50M     ; 0.000        ; 1.643      ; 2.405      ;
; 2.678 ; nrst      ; uart_cnt_clk[21]              ; clk_50M      ; clk_50M     ; 0.000        ; 1.643      ; 2.405      ;
; 2.678 ; nrst      ; uart_cnt_clk[22]              ; clk_50M      ; clk_50M     ; 0.000        ; 1.643      ; 2.405      ;
; 2.678 ; nrst      ; uart_cnt_clk[28]              ; clk_50M      ; clk_50M     ; 0.000        ; 1.643      ; 2.405      ;
; 2.678 ; nrst      ; uart_cnt_clk[24]              ; clk_50M      ; clk_50M     ; 0.000        ; 1.643      ; 2.405      ;
; 2.678 ; nrst      ; uart_cnt_clk[25]              ; clk_50M      ; clk_50M     ; 0.000        ; 1.643      ; 2.405      ;
; 2.678 ; nrst      ; uart_cnt_clk[26]              ; clk_50M      ; clk_50M     ; 0.000        ; 1.643      ; 2.405      ;
; 2.678 ; nrst      ; uart_cnt_clk[27]              ; clk_50M      ; clk_50M     ; 0.000        ; 1.643      ; 2.405      ;
; 2.678 ; nrst      ; uart_cnt_clk[29]              ; clk_50M      ; clk_50M     ; 0.000        ; 1.643      ; 2.405      ;
; 2.678 ; nrst      ; uart_cnt_clk[30]              ; clk_50M      ; clk_50M     ; 0.000        ; 1.643      ; 2.405      ;
; 2.678 ; nrst      ; uart_cnt_clk[31]              ; clk_50M      ; clk_50M     ; 0.000        ; 1.643      ; 2.405      ;
; 2.691 ; nrst      ; uart_cnt_send[0]              ; clk_50M      ; clk_50M     ; 0.000        ; 1.643      ; 2.418      ;
; 2.691 ; nrst      ; my_memory_rtl_0_bypass[4]     ; clk_50M      ; clk_50M     ; 0.000        ; 1.643      ; 2.418      ;
; 2.691 ; nrst      ; my_memory_rtl_0_bypass[2]     ; clk_50M      ; clk_50M     ; 0.000        ; 1.643      ; 2.418      ;
; 2.704 ; nrst      ; uart_cnt_send[16]             ; clk_50M      ; clk_50M     ; 0.000        ; 1.635      ; 2.423      ;
; 2.704 ; nrst      ; uart_cnt_send[17]             ; clk_50M      ; clk_50M     ; 0.000        ; 1.635      ; 2.423      ;
; 2.704 ; nrst      ; uart_cnt_send[18]             ; clk_50M      ; clk_50M     ; 0.000        ; 1.635      ; 2.423      ;
; 2.704 ; nrst      ; uart_cnt_send[19]             ; clk_50M      ; clk_50M     ; 0.000        ; 1.635      ; 2.423      ;
; 2.704 ; nrst      ; uart_cnt_send[20]             ; clk_50M      ; clk_50M     ; 0.000        ; 1.635      ; 2.423      ;
; 2.704 ; nrst      ; uart_cnt_send[21]             ; clk_50M      ; clk_50M     ; 0.000        ; 1.635      ; 2.423      ;
; 2.704 ; nrst      ; uart_cnt_send[22]             ; clk_50M      ; clk_50M     ; 0.000        ; 1.635      ; 2.423      ;
; 2.704 ; nrst      ; uart_cnt_send[23]             ; clk_50M      ; clk_50M     ; 0.000        ; 1.635      ; 2.423      ;
; 2.704 ; nrst      ; uart_cnt_send[24]             ; clk_50M      ; clk_50M     ; 0.000        ; 1.635      ; 2.423      ;
; 2.704 ; nrst      ; uart_cnt_send[25]             ; clk_50M      ; clk_50M     ; 0.000        ; 1.635      ; 2.423      ;
; 2.704 ; nrst      ; uart_cnt_send[26]             ; clk_50M      ; clk_50M     ; 0.000        ; 1.635      ; 2.423      ;
; 2.704 ; nrst      ; uart_cnt_send[27]             ; clk_50M      ; clk_50M     ; 0.000        ; 1.635      ; 2.423      ;
; 2.704 ; nrst      ; uart_cnt_send[28]             ; clk_50M      ; clk_50M     ; 0.000        ; 1.635      ; 2.423      ;
; 2.704 ; nrst      ; uart_cnt_send[29]             ; clk_50M      ; clk_50M     ; 0.000        ; 1.635      ; 2.423      ;
; 2.704 ; nrst      ; uart_cnt_send[30]             ; clk_50M      ; clk_50M     ; 0.000        ; 1.635      ; 2.423      ;
; 2.704 ; nrst      ; uart_cnt_send[31]             ; clk_50M      ; clk_50M     ; 0.000        ; 1.635      ; 2.423      ;
; 2.789 ; nrst      ; uart_tx:u_uart_tx|cnt_bit[0]  ; clk_50M      ; clk_50M     ; 0.000        ; 1.645      ; 2.518      ;
; 2.789 ; nrst      ; uart_tx:u_uart_tx|cnt_bit[1]  ; clk_50M      ; clk_50M     ; 0.000        ; 1.645      ; 2.518      ;
; 2.789 ; nrst      ; uart_tx:u_uart_tx|cs.IDLE     ; clk_50M      ; clk_50M     ; 0.000        ; 1.645      ; 2.518      ;
; 2.789 ; nrst      ; uart_tx:u_uart_tx|cnt_bit[2]  ; clk_50M      ; clk_50M     ; 0.000        ; 1.645      ; 2.518      ;
; 2.789 ; nrst      ; uart_tx:u_uart_tx|cnt_bit[3]  ; clk_50M      ; clk_50M     ; 0.000        ; 1.645      ; 2.518      ;
; 2.789 ; nrst      ; uart_tx:u_uart_tx|cs.START    ; clk_50M      ; clk_50M     ; 0.000        ; 1.645      ; 2.518      ;
; 2.789 ; nrst      ; uart_tx:u_uart_tx|cs.DATA     ; clk_50M      ; clk_50M     ; 0.000        ; 1.645      ; 2.518      ;
; 2.791 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[16] ; clk_50M      ; clk_50M     ; 0.000        ; 1.646      ; 2.521      ;
; 2.791 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[17] ; clk_50M      ; clk_50M     ; 0.000        ; 1.646      ; 2.521      ;
; 2.791 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[18] ; clk_50M      ; clk_50M     ; 0.000        ; 1.646      ; 2.521      ;
; 2.791 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[19] ; clk_50M      ; clk_50M     ; 0.000        ; 1.646      ; 2.521      ;
; 2.791 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[20] ; clk_50M      ; clk_50M     ; 0.000        ; 1.646      ; 2.521      ;
; 2.791 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[21] ; clk_50M      ; clk_50M     ; 0.000        ; 1.646      ; 2.521      ;
; 2.791 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[22] ; clk_50M      ; clk_50M     ; 0.000        ; 1.646      ; 2.521      ;
; 2.791 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[23] ; clk_50M      ; clk_50M     ; 0.000        ; 1.646      ; 2.521      ;
; 2.791 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[24] ; clk_50M      ; clk_50M     ; 0.000        ; 1.646      ; 2.521      ;
; 2.791 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[25] ; clk_50M      ; clk_50M     ; 0.000        ; 1.646      ; 2.521      ;
; 2.791 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[26] ; clk_50M      ; clk_50M     ; 0.000        ; 1.646      ; 2.521      ;
; 2.791 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[27] ; clk_50M      ; clk_50M     ; 0.000        ; 1.646      ; 2.521      ;
; 2.791 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[28] ; clk_50M      ; clk_50M     ; 0.000        ; 1.646      ; 2.521      ;
; 2.791 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[29] ; clk_50M      ; clk_50M     ; 0.000        ; 1.646      ; 2.521      ;
; 2.791 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[30] ; clk_50M      ; clk_50M     ; 0.000        ; 1.646      ; 2.521      ;
; 2.791 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[31] ; clk_50M      ; clk_50M     ; 0.000        ; 1.646      ; 2.521      ;
; 2.850 ; nrst      ; uart_cnt_clk[0]               ; clk_50M      ; clk_50M     ; 0.000        ; 1.643      ; 2.577      ;
; 2.850 ; nrst      ; uart_cnt_clk[3]               ; clk_50M      ; clk_50M     ; 0.000        ; 1.643      ; 2.577      ;
; 2.850 ; nrst      ; uart_cnt_clk[4]               ; clk_50M      ; clk_50M     ; 0.000        ; 1.643      ; 2.577      ;
; 2.850 ; nrst      ; uart_cnt_clk[6]               ; clk_50M      ; clk_50M     ; 0.000        ; 1.643      ; 2.577      ;
; 2.850 ; nrst      ; uart_cnt_clk[10]              ; clk_50M      ; clk_50M     ; 0.000        ; 1.643      ; 2.577      ;
; 2.864 ; nrst      ; my_memory_rtl_0_bypass[20]    ; clk_50M      ; clk_50M     ; 0.000        ; 1.634      ; 2.582      ;
; 2.864 ; nrst      ; my_memory_rtl_0_bypass[18]    ; clk_50M      ; clk_50M     ; 0.000        ; 1.634      ; 2.582      ;
; 2.864 ; nrst      ; my_memory_rtl_0_bypass[24]    ; clk_50M      ; clk_50M     ; 0.000        ; 1.634      ; 2.582      ;
; 2.864 ; nrst      ; my_memory_rtl_0_bypass[22]    ; clk_50M      ; clk_50M     ; 0.000        ; 1.634      ; 2.582      ;
; 2.864 ; nrst      ; my_memory~0                   ; clk_50M      ; clk_50M     ; 0.000        ; 1.634      ; 2.582      ;
; 2.866 ; nrst      ; uart_cnt_send[2]              ; clk_50M      ; clk_50M     ; 0.000        ; 1.634      ; 2.584      ;
; 2.866 ; nrst      ; uart_cnt_send[3]              ; clk_50M      ; clk_50M     ; 0.000        ; 1.634      ; 2.584      ;
; 2.866 ; nrst      ; uart_cnt_send[4]              ; clk_50M      ; clk_50M     ; 0.000        ; 1.634      ; 2.584      ;
; 2.866 ; nrst      ; uart_cnt_send[5]              ; clk_50M      ; clk_50M     ; 0.000        ; 1.634      ; 2.584      ;
; 2.866 ; nrst      ; uart_cnt_send[6]              ; clk_50M      ; clk_50M     ; 0.000        ; 1.634      ; 2.584      ;
; 2.866 ; nrst      ; uart_cnt_send[7]              ; clk_50M      ; clk_50M     ; 0.000        ; 1.634      ; 2.584      ;
; 2.866 ; nrst      ; uart_cnt_send[8]              ; clk_50M      ; clk_50M     ; 0.000        ; 1.634      ; 2.584      ;
; 2.866 ; nrst      ; uart_cnt_send[9]              ; clk_50M      ; clk_50M     ; 0.000        ; 1.634      ; 2.584      ;
; 2.866 ; nrst      ; uart_cnt_send[10]             ; clk_50M      ; clk_50M     ; 0.000        ; 1.634      ; 2.584      ;
; 2.866 ; nrst      ; uart_cnt_send[11]             ; clk_50M      ; clk_50M     ; 0.000        ; 1.634      ; 2.584      ;
; 2.866 ; nrst      ; uart_cnt_send[12]             ; clk_50M      ; clk_50M     ; 0.000        ; 1.634      ; 2.584      ;
; 2.866 ; nrst      ; uart_cnt_send[13]             ; clk_50M      ; clk_50M     ; 0.000        ; 1.634      ; 2.584      ;
; 2.866 ; nrst      ; uart_cnt_send[14]             ; clk_50M      ; clk_50M     ; 0.000        ; 1.634      ; 2.584      ;
; 2.866 ; nrst      ; uart_cnt_send[15]             ; clk_50M      ; clk_50M     ; 0.000        ; 1.634      ; 2.584      ;
; 2.866 ; nrst      ; uart_cnt_send[1]              ; clk_50M      ; clk_50M     ; 0.000        ; 1.634      ; 2.584      ;
; 2.884 ; nrst      ; cnt_received[0]               ; clk_50M      ; clk_50M     ; 0.000        ; 1.633      ; 2.601      ;
; 2.884 ; nrst      ; leds_received                 ; clk_50M      ; clk_50M     ; 0.000        ; 1.633      ; 2.601      ;
; 2.884 ; nrst      ; ack_unit_delay                ; clk_50M      ; clk_50M     ; 0.000        ; 1.633      ; 2.601      ;
; 2.933 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[0]  ; clk_50M      ; clk_50M     ; 0.000        ; 1.645      ; 2.662      ;
; 2.933 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[1]  ; clk_50M      ; clk_50M     ; 0.000        ; 1.645      ; 2.662      ;
; 2.933 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[2]  ; clk_50M      ; clk_50M     ; 0.000        ; 1.645      ; 2.662      ;
; 2.933 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[3]  ; clk_50M      ; clk_50M     ; 0.000        ; 1.645      ; 2.662      ;
; 2.933 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[4]  ; clk_50M      ; clk_50M     ; 0.000        ; 1.645      ; 2.662      ;
; 2.933 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[5]  ; clk_50M      ; clk_50M     ; 0.000        ; 1.645      ; 2.662      ;
; 2.933 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[6]  ; clk_50M      ; clk_50M     ; 0.000        ; 1.645      ; 2.662      ;
; 2.933 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[7]  ; clk_50M      ; clk_50M     ; 0.000        ; 1.645      ; 2.662      ;
; 2.933 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[8]  ; clk_50M      ; clk_50M     ; 0.000        ; 1.645      ; 2.662      ;
; 2.933 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[10] ; clk_50M      ; clk_50M     ; 0.000        ; 1.645      ; 2.662      ;
; 2.933 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[11] ; clk_50M      ; clk_50M     ; 0.000        ; 1.645      ; 2.662      ;
; 2.933 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[12] ; clk_50M      ; clk_50M     ; 0.000        ; 1.645      ; 2.662      ;
+-------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'                                                                 ;
+-------+-----------+-------------------+--------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node           ; Launch Clock ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------+--------------+------------------------------------------------------+--------------+------------+------------+
; 4.390 ; nrst      ; cnt_ena[0]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.127      ; 2.601      ;
; 4.390 ; nrst      ; leds_ena          ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.127      ; 2.601      ;
; 4.393 ; nrst      ; cnt_ena_period[2] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.125      ; 2.602      ;
; 4.393 ; nrst      ; cnt_ena_period[0] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.125      ; 2.602      ;
; 4.393 ; nrst      ; cnt_ena_period[4] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.125      ; 2.602      ;
; 4.393 ; nrst      ; cnt_ena_period[3] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.125      ; 2.602      ;
; 4.393 ; nrst      ; cnt_ena_period[7] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.125      ; 2.602      ;
; 4.393 ; nrst      ; cnt_ena_period[5] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.125      ; 2.602      ;
; 4.393 ; nrst      ; cnt_ena_period[6] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.125      ; 2.602      ;
; 4.393 ; nrst      ; cnt_ena_period[1] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.125      ; 2.602      ;
; 4.474 ; nrst      ; cnt_ena[1]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.124      ; 2.682      ;
; 4.474 ; nrst      ; cnt_ena[2]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.124      ; 2.682      ;
; 4.474 ; nrst      ; cnt_ena[3]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.124      ; 2.682      ;
; 4.474 ; nrst      ; cnt_ena[4]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.124      ; 2.682      ;
; 4.474 ; nrst      ; cnt_ena[5]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.124      ; 2.682      ;
; 4.474 ; nrst      ; cnt_ena[6]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.124      ; 2.682      ;
; 4.474 ; nrst      ; cnt_ena[7]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.124      ; 2.682      ;
; 4.474 ; nrst      ; cnt_ena[8]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.124      ; 2.682      ;
; 4.474 ; nrst      ; cnt_ena[9]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.124      ; 2.682      ;
; 4.474 ; nrst      ; cnt_ena[10]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.124      ; 2.682      ;
; 4.474 ; nrst      ; cnt_ena[11]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.124      ; 2.682      ;
; 4.474 ; nrst      ; cnt_ena[12]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.124      ; 2.682      ;
; 4.474 ; nrst      ; cnt_ena[13]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.124      ; 2.682      ;
; 4.474 ; nrst      ; cnt_ena[14]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.124      ; 2.682      ;
; 4.474 ; nrst      ; cnt_ena[15]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.124      ; 2.682      ;
; 4.502 ; nrst      ; cnt_reset[31]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.112      ; 2.698      ;
; 4.502 ; nrst      ; cnt_reset[16]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.112      ; 2.698      ;
; 4.502 ; nrst      ; cnt_reset[17]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.112      ; 2.698      ;
; 4.502 ; nrst      ; cnt_reset[18]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.112      ; 2.698      ;
; 4.502 ; nrst      ; cnt_reset[19]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.112      ; 2.698      ;
; 4.502 ; nrst      ; cnt_reset[20]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.112      ; 2.698      ;
; 4.502 ; nrst      ; cnt_reset[21]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.112      ; 2.698      ;
; 4.502 ; nrst      ; cnt_reset[22]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.112      ; 2.698      ;
; 4.502 ; nrst      ; cnt_reset[23]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.112      ; 2.698      ;
; 4.502 ; nrst      ; cnt_reset[24]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.112      ; 2.698      ;
; 4.502 ; nrst      ; cnt_reset[25]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.112      ; 2.698      ;
; 4.502 ; nrst      ; cnt_reset[26]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.112      ; 2.698      ;
; 4.502 ; nrst      ; cnt_reset[27]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.112      ; 2.698      ;
; 4.502 ; nrst      ; cnt_reset[28]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.112      ; 2.698      ;
; 4.502 ; nrst      ; cnt_reset[29]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.112      ; 2.698      ;
; 4.502 ; nrst      ; cnt_reset[30]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.112      ; 2.698      ;
; 4.509 ; nrst      ; adc_ena_reg       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.129      ; 2.722      ;
; 4.571 ; nrst      ; cnt_reset[0]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.109      ; 2.764      ;
; 4.571 ; nrst      ; leds_reset        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.109      ; 2.764      ;
; 4.571 ; nrst      ; nrst_reg          ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.109      ; 2.764      ;
; 4.614 ; nrst      ; cnt_ena[19]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.126      ; 2.824      ;
; 4.614 ; nrst      ; cnt_ena[29]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.126      ; 2.824      ;
; 4.614 ; nrst      ; cnt_ena[16]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.126      ; 2.824      ;
; 4.614 ; nrst      ; cnt_ena[17]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.126      ; 2.824      ;
; 4.614 ; nrst      ; cnt_ena[18]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.126      ; 2.824      ;
; 4.614 ; nrst      ; cnt_ena[20]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.126      ; 2.824      ;
; 4.614 ; nrst      ; cnt_ena[21]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.126      ; 2.824      ;
; 4.614 ; nrst      ; cnt_ena[22]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.126      ; 2.824      ;
; 4.614 ; nrst      ; cnt_ena[23]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.126      ; 2.824      ;
; 4.614 ; nrst      ; cnt_ena[24]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.126      ; 2.824      ;
; 4.614 ; nrst      ; cnt_ena[25]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.126      ; 2.824      ;
; 4.614 ; nrst      ; cnt_ena[26]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.126      ; 2.824      ;
; 4.614 ; nrst      ; cnt_ena[27]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.126      ; 2.824      ;
; 4.614 ; nrst      ; cnt_ena[28]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.126      ; 2.824      ;
; 4.614 ; nrst      ; cnt_ena[30]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.126      ; 2.824      ;
; 4.614 ; nrst      ; cnt_ena[31]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.126      ; 2.824      ;
; 4.671 ; nrst      ; cnt_reset[1]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.111      ; 2.866      ;
; 4.671 ; nrst      ; cnt_reset[2]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.111      ; 2.866      ;
; 4.671 ; nrst      ; cnt_reset[3]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.111      ; 2.866      ;
; 4.671 ; nrst      ; cnt_reset[4]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.111      ; 2.866      ;
; 4.671 ; nrst      ; cnt_reset[9]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.111      ; 2.866      ;
; 4.671 ; nrst      ; cnt_reset[5]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.111      ; 2.866      ;
; 4.671 ; nrst      ; cnt_reset[6]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.111      ; 2.866      ;
; 4.671 ; nrst      ; cnt_reset[7]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.111      ; 2.866      ;
; 4.671 ; nrst      ; cnt_reset[8]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.111      ; 2.866      ;
; 4.671 ; nrst      ; cnt_reset[10]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.111      ; 2.866      ;
; 4.671 ; nrst      ; cnt_reset[11]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.111      ; 2.866      ;
; 4.671 ; nrst      ; cnt_reset[12]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.111      ; 2.866      ;
; 4.671 ; nrst      ; cnt_reset[13]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.111      ; 2.866      ;
; 4.671 ; nrst      ; cnt_reset[14]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.111      ; 2.866      ;
; 4.671 ; nrst      ; cnt_reset[15]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.111      ; 2.866      ;
+-------+-----------+-------------------+--------------+------------------------------------------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                              ;
+-------------------------------------------------------+-------+-------+----------+---------+---------------------+
; Clock                                                 ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack                                      ; 6.489 ; 0.181 ; 11.487   ; 2.676   ; 9.373               ;
;  clk_50M                                              ; 6.489 ; 0.181 ; 14.787   ; 2.676   ; 9.373               ;
;  u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 9.238 ; 0.182 ; 11.487   ; 4.390   ; 49999.710           ;
; Design-wide TNS                                       ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk_50M                                              ; 0.000 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+-------------------------------------------------------+-------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                  ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LED_out[0]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_out[1]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_out[2]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_out[3]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_cnt_send[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_cnt_send[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_cnt_send[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_cnt_send[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_cnt_send[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_cnt_send[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_cnt_send[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_cnt_send[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_cnt_send[8]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_cnt_send[9]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_cnt_send[10]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_cnt_send[11]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_cnt_send[12]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_cnt_send[13]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_cnt_send[14]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_cnt_send[15]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_cnt_send[16]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_cnt_send[17]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tx2M                 ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rstn_adc             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; clk_adc              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; calib_ena_adc        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adc_ena              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cap_rstn             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cap_comp_ena         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cap_wena             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cap_rena             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cap_sh_vin           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cap_position[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cap_position[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cap_position[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cap_position[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cap_position[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cap_coefficent_in[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cap_coefficent_in[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cap_coefficent_in[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cap_read_ack         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; calib_ena_FPGA          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; nrst                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adc_ack                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adc_ack_sub             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_50M                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dout_adc[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dout_adc[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dout_adc[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dout_adc[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dout_adc[5]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dout_adc[4]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                  ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED_out[0]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; LED_out[1]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; LED_out[2]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; LED_out[3]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.35 V              ; -0.00467 V          ; 0.149 V                              ; 0.032 V                              ; 1.4e-09 s                   ; 1.8e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.35 V             ; -0.00467 V         ; 0.149 V                             ; 0.032 V                             ; 1.4e-09 s                  ; 1.8e-09 s                  ; Yes                       ; Yes                       ;
; LED_cnt_send[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.35 V              ; -0.00467 V          ; 0.149 V                              ; 0.032 V                              ; 1.4e-09 s                   ; 1.8e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.35 V             ; -0.00467 V         ; 0.149 V                             ; 0.032 V                             ; 1.4e-09 s                  ; 1.8e-09 s                  ; Yes                       ; Yes                       ;
; LED_cnt_send[16]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[17]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; tx2M                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.35 V              ; -0.00467 V          ; 0.149 V                              ; 0.032 V                              ; 1.4e-09 s                   ; 1.8e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.35 V             ; -0.00467 V         ; 0.149 V                             ; 0.032 V                             ; 1.4e-09 s                  ; 1.8e-09 s                  ; Yes                       ; Yes                       ;
; rstn_adc             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; clk_adc              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; calib_ena_adc        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; adc_ena              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; cap_rstn             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; cap_comp_ena         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; cap_wena             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; cap_rena             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; cap_sh_vin           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; cap_position[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; cap_position[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; cap_position[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; cap_position[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; cap_position[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; cap_coefficent_in[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; cap_coefficent_in[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; cap_coefficent_in[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; cap_read_ack         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                  ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED_out[0]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; LED_out[1]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; LED_out[2]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; LED_out[3]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.34 V              ; -0.0032 V           ; 0.107 V                              ; 0.046 V                              ; 1.64e-09 s                  ; 2.19e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.34 V             ; -0.0032 V          ; 0.107 V                             ; 0.046 V                             ; 1.64e-09 s                 ; 2.19e-09 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.34 V              ; -0.0032 V           ; 0.107 V                              ; 0.046 V                              ; 1.64e-09 s                  ; 2.19e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.34 V             ; -0.0032 V          ; 0.107 V                             ; 0.046 V                             ; 1.64e-09 s                 ; 2.19e-09 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[16]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[17]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; tx2M                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.34 V              ; -0.0032 V           ; 0.107 V                              ; 0.046 V                              ; 1.64e-09 s                  ; 2.19e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.34 V             ; -0.0032 V          ; 0.107 V                             ; 0.046 V                             ; 1.64e-09 s                 ; 2.19e-09 s                 ; Yes                       ; Yes                       ;
; rstn_adc             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; clk_adc              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; calib_ena_adc        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; adc_ena              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; cap_rstn             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; cap_comp_ena         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; cap_wena             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; cap_rena             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; cap_sh_vin           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; cap_position[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; cap_position[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; cap_position[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; cap_position[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; cap_position[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; cap_coefficent_in[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; cap_coefficent_in[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; cap_coefficent_in[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; cap_read_ack         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                  ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED_out[0]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; LED_out[1]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; LED_out[2]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; LED_out[3]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; LED_cnt_send[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; LED_cnt_send[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; LED_cnt_send[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; LED_cnt_send[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; LED_cnt_send[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; LED_cnt_send[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; LED_cnt_send[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; LED_cnt_send[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; LED_cnt_send[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; LED_cnt_send[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 2.67 V              ; -0.0134 V           ; 0.251 V                              ; 0.115 V                              ; 1e-09 s                     ; 1.45e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 2.67 V             ; -0.0134 V          ; 0.251 V                             ; 0.115 V                             ; 1e-09 s                    ; 1.45e-09 s                 ; No                        ; Yes                       ;
; LED_cnt_send[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; LED_cnt_send[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; LED_cnt_send[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; LED_cnt_send[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; LED_cnt_send[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; LED_cnt_send[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 2.67 V              ; -0.0134 V           ; 0.251 V                              ; 0.115 V                              ; 1e-09 s                     ; 1.45e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 2.67 V             ; -0.0134 V          ; 0.251 V                             ; 0.115 V                             ; 1e-09 s                    ; 1.45e-09 s                 ; No                        ; Yes                       ;
; LED_cnt_send[16]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; LED_cnt_send[17]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; tx2M                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 2.67 V              ; -0.0134 V           ; 0.251 V                              ; 0.115 V                              ; 1e-09 s                     ; 1.45e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 2.67 V             ; -0.0134 V          ; 0.251 V                             ; 0.115 V                             ; 1e-09 s                    ; 1.45e-09 s                 ; No                        ; Yes                       ;
; rstn_adc             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; clk_adc              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; calib_ena_adc        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; adc_ena              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; cap_rstn             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; cap_comp_ena         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; cap_wena             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; cap_rena             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; cap_sh_vin           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; cap_position[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; cap_position[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; cap_position[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; cap_position[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; cap_position[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; cap_coefficent_in[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; cap_coefficent_in[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; cap_coefficent_in[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; cap_read_ack         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                         ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                           ; To Clock                                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
; clk_50M                                              ; clk_50M                                              ; 17932    ; 0        ; 0        ; 0        ;
; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; clk_50M                                              ; 6022     ; 1        ; 0        ; 0        ;
; clk_50M                                              ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 1607     ; 0        ; 0        ; 0        ;
; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 7140     ; 0        ; 0        ; 0        ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                          ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                           ; To Clock                                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
; clk_50M                                              ; clk_50M                                              ; 17932    ; 0        ; 0        ; 0        ;
; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; clk_50M                                              ; 6022     ; 1        ; 0        ; 0        ;
; clk_50M                                              ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 1607     ; 0        ; 0        ; 0        ;
; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 7140     ; 0        ; 0        ; 0        ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                            ;
+------------+------------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------------------------------------------------+----------+----------+----------+----------+
; clk_50M    ; clk_50M                                              ; 167      ; 0        ; 0        ; 0        ;
; clk_50M    ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 76       ; 0        ; 0        ; 0        ;
+------------+------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                             ;
+------------+------------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------------------------------------------------+----------+----------+----------+----------+
; clk_50M    ; clk_50M                                              ; 167      ; 0        ; 0        ; 0        ;
; clk_50M    ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 76       ; 0        ; 0        ; 0        ;
+------------+------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                                                  ;
+------------------------------------------------------+------------------------------------------------------+-----------+-------------+
; Target                                               ; Clock                                                ; Type      ; Status      ;
+------------------------------------------------------+------------------------------------------------------+-----------+-------------+
; clk_50M                                              ; clk_50M                                              ; Base      ; Constrained ;
; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; Generated ; Constrained ;
+------------------------------------------------------+------------------------------------------------------+-----------+-------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition
    Info: Processing started: Tue Sep 27 15:00:18 2022
Info: Command: quartus_sta Giraffe_ADC -c Giraffe_ADC
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'Giraffe_ADC.out.sdc'
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clk_50M (Rise) to clk_50M (Rise) (setup and hold)
    Critical Warning (332169): From u_my_PLL|altpll_component|auto_generated|pll1|clk[0] (Rise) to clk_50M (Rise) (setup and hold)
    Critical Warning (332169): From u_my_PLL|altpll_component|auto_generated|pll1|clk[0] (Fall) to clk_50M (Rise) (setup and hold)
    Critical Warning (332169): From clk_50M (Rise) to u_my_PLL|altpll_component|auto_generated|pll1|clk[0] (Rise) (setup and hold)
    Critical Warning (332169): From u_my_PLL|altpll_component|auto_generated|pll1|clk[0] (Rise) to u_my_PLL|altpll_component|auto_generated|pll1|clk[0] (Rise) (setup and hold)
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 6.489
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     6.489               0.000 clk_50M 
    Info (332119):     9.238               0.000 u_my_PLL|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.402               0.000 clk_50M 
    Info (332119):     0.403               0.000 u_my_PLL|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case recovery slack is 11.487
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    11.487               0.000 u_my_PLL|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    14.787               0.000 clk_50M 
Info (332146): Worst-case removal slack is 3.516
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.516               0.000 clk_50M 
    Info (332119):     6.641               0.000 u_my_PLL|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 9.629
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.629               0.000 clk_50M 
    Info (332119): 49999.711               0.000 u_my_PLL|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clk_50M (Rise) to clk_50M (Rise) (setup and hold)
    Critical Warning (332169): From u_my_PLL|altpll_component|auto_generated|pll1|clk[0] (Rise) to clk_50M (Rise) (setup and hold)
    Critical Warning (332169): From u_my_PLL|altpll_component|auto_generated|pll1|clk[0] (Fall) to clk_50M (Rise) (setup and hold)
    Critical Warning (332169): From clk_50M (Rise) to u_my_PLL|altpll_component|auto_generated|pll1|clk[0] (Rise) (setup and hold)
    Critical Warning (332169): From u_my_PLL|altpll_component|auto_generated|pll1|clk[0] (Rise) to u_my_PLL|altpll_component|auto_generated|pll1|clk[0] (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 7.586
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     7.586               0.000 clk_50M 
    Info (332119):    10.306               0.000 u_my_PLL|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.354
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.354               0.000 clk_50M 
    Info (332119):     0.354               0.000 u_my_PLL|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case recovery slack is 12.367
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    12.367               0.000 u_my_PLL|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    15.254               0.000 clk_50M 
Info (332146): Worst-case removal slack is 3.313
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.313               0.000 clk_50M 
    Info (332119):     6.061               0.000 u_my_PLL|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 9.647
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.647               0.000 clk_50M 
    Info (332119): 49999.710               0.000 u_my_PLL|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clk_50M (Rise) to clk_50M (Rise) (setup and hold)
    Critical Warning (332169): From u_my_PLL|altpll_component|auto_generated|pll1|clk[0] (Rise) to clk_50M (Rise) (setup and hold)
    Critical Warning (332169): From u_my_PLL|altpll_component|auto_generated|pll1|clk[0] (Fall) to clk_50M (Rise) (setup and hold)
    Critical Warning (332169): From clk_50M (Rise) to u_my_PLL|altpll_component|auto_generated|pll1|clk[0] (Rise) (setup and hold)
    Critical Warning (332169): From u_my_PLL|altpll_component|auto_generated|pll1|clk[0] (Rise) to u_my_PLL|altpll_component|auto_generated|pll1|clk[0] (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 11.556
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    11.556               0.000 clk_50M 
    Info (332119):    13.538               0.000 u_my_PLL|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.181
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.181               0.000 clk_50M 
    Info (332119):     0.182               0.000 u_my_PLL|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case recovery slack is 14.161
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    14.161               0.000 u_my_PLL|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    15.971               0.000 clk_50M 
Info (332146): Worst-case removal slack is 2.676
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.676               0.000 clk_50M 
    Info (332119):     4.390               0.000 u_my_PLL|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 9.373
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.373               0.000 clk_50M 
    Info (332119): 49999.781               0.000 u_my_PLL|altpll_component|auto_generated|pll1|clk[0] 
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 18 warnings
    Info: Peak virtual memory: 4942 megabytes
    Info: Processing ended: Tue Sep 27 15:00:21 2022
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


