# 3.3 半导体随机存储器

- SRAM 和 DRAM
- SRAM 的工作原理 Static RAM
  - 存储元，是存储器的基本构件
  - 存取速度快，但集成度低，功耗大，一般用来组成高速缓冲存储器
  - 存储信息：触发器
  - 特点：不是破坏性读出，不需要刷新，同时送行列地址，运行速度快，集成度低，发热量（功耗）大，存储成本高
  - 主要用途：一般用来组成高速缓冲存储器
- DRAM 的工作原理 Dynamic RAM - 存储信息：电容 - 刷新周期（通常取 2ms），刷新和行地址有关 - 集中刷新 - 有「死时间」，或称访存「死区」 - ![](https://gitee.com/jackylee3362/typora-pic/raw/master/img/20210525133732.png) - 例如存取周期为 5us，以 128x128 矩阵为例，因为刷新只与行地址有关，所以「死区」是多少？「死时间率」是多少?→ 死区=0.5us x 128 = 64us
  死时间率 = 128/4000=3.2% - 分散刷新 - ![](https://gitee.com/jackylee3362/typora-pic/raw/master/img/20210525133734.png) - 存取周期为 0.5us+0.5us=1us，前者是正常的存取周期，后者的 0.5us 用来刷新，实际上不需要这么频繁地刷新 - 没有死区，但是加长了系统的存取周期，降低了整机的速度 - 异步刷新 - ![](https://gitee.com/jackylee3362/typora-pic/raw/master/img/20210525133737.png) - 前两种的结合，可以缩短「死时间」，又能充分利用刷新间隔为 2ms 的特点 - 比如以 128x128 为例，将 2ms 分成 128 份，每份 15.6us，每个间隔内刷新一行，每行每隔 2ms 刷新一次 - 如果将刷新安排在指令译码阶段（这个阶段 CPU 不访问存储器，不会出现“死区”，从根本上提高了整机的工作效率。 - 特点：是破坏性读出，需要刷新，分两次送行列地址，运行速度慢，集成度高，发热量（功耗）小，存储成本低 - 主要用途：主机内存
- 存储器芯片的内部结构
  - 存储体
  - 地址译码器
  - I/O 控制电路
  - 片选控制信号
  - 读/写控制信号
  - 半导体存储芯片的基本结构
    - ![](https://gitee.com/jackylee3362/typora-pic/raw/master/img/20210531210143.png)
    - CS——Chip select：芯片选择信号
    - CE——Chip Enable：芯片使能信号
    - 先片选再使能芯片才工作，片选只是选择了芯片但没有使能信号也是不工作的
    - ![](https://gitee.com/jackylee3362/typora-pic/raw/master/img/20210525182452.png)
- 存储器的读、写周期
  - RAM 的读周期
  - RAM 的写周期
- ~半导体芯片的译码驱动方式
  - 线选法：以 16×1 字节 存储芯片为例
    - ![](https://gitee.com/jackylee3362/typora-pic/raw/master/img/20210525133704.png)
    - 特点：一根字选择线可直接选中一个存储单元的各位。结构简单，但只适用于容量不大的存储芯片
  - 重合法 以 1K×1 位 存储芯片为例
    - ![](https://gitee.com/jackylee3362/typora-pic/raw/master/img/20210525133706.png)
    - 被选单元由 X 和 Y 两个方向的地址决定，故称为重合法

## 习题

- 1 某一 SRAM 芯片，其容量为 1024x8 位，除了电源和接地端外，该芯片的引脚的最小数目为?→21 根
  10 条地址线+8 条数据线+1 片选线+2 读写控制线（读控制是 RD，写控制为 WE）
  注意：读写控制线也可以为 1 根
- 5 动态 RAM 采用哪种刷新方式时不存在「死时间」?→ 分散刷新
- 7 半导体 RAM 是易失性 RAM 吗？→ 是的，SRAM 和 DRAM 都是，区别是 DRAM 需要动态刷新
- 9 某一 DRAM 芯片，采用地址复用技术，其容量为 1024x8 位，除电源线和接地端外，该芯片的引脚数最少是（读写控制线为 2 根）?→17 根
  5 条地址线+8 条数据线+行通选、列通选以及读写控制线 4 条（片通选用行通选替代）
- 10【2014】某容量为 256MB 的存储器由若干 4M×8 的 DRAM 芯片构成，该 DRAM 芯片的地址引脚+数据引脚是 →19，4M 的芯片需要 22 根地址线，但是由于使用了地址复用技术，只需要 11 根，11+8=19
- 11【2010】ROM 需要刷新吗？ROM 是随机访问方式吗?→ 不需要，是的
- 【2012】关于闪存，以下说法正确的是
  A. 信息可读可写，并且读、写速度一样快
  B. 存储单元由 MOS 管组成，是一种半导体存储器
  C. 掉电后信息不丢失，是一种非易失性存储器
  D. 采用随机访问方式，可替代计算机外部存储器
  ?→B.C.D.，
  闪存是 ROM 的一种，写入时必须先擦除原有数据，因此写速度比读速度慢不少（硬件常识）
  闪存是一种非易失性存储器，它采用随机访问方式
  现在常见的 SSD 固态硬盘是由 Flash 芯片组成
- 17 一次完整的刷新过程只需要占用一个存储周期，这是动态半导体存储器的特点吗？→ 是的，p103 页解答
- 18【2015】下列存储器中，在工作期间需要周期性刷新的是
  A SRAM
  B SDRAM
  C ROM
  D FLASH→B SDRAM
- 综合题 2 一个 1Kx4 位的 DRAM（动态 RAM）芯片，且存储周期为 0.1us，
  A. 其内部排列结构是多少？每行的刷新周期是多少？
  B. 若采用集中刷新，则对该存储芯片刷新一遍需要多少时间，死时间率是多少？
  C. 若采用分散刷新，存取周期变为多少？
  D. 若采用异步刷新，刷新信号周期应该取多少 → 答案
  A. 1K × 4 = 64 × 64，每行的刷新周期是 2 ms
  B. 集中刷新：需在 2 ms 内集中 64 个存取周期刷新 64 行，即在 2ms 内集中 6.4us 刷新，
  死时间率 = 6.4us/2ms = 0.32%
  C. 分散刷新：0.1 us + 0.1 us = 0.2 us
  D. 异步刷新：2 ms / 64 = 31.5 us ≈ 31 us
