<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a100tcsg324-1" LaunchTime="1691667874">
  <File Type="PA-TCL" Name="uart_top.tcl"/>
  <File Type="REPORTS-TCL" Name="uart_top_reports.tcl"/>
  <File Type="RDS-RDS" Name="uart_top.vds"/>
  <File Type="RDS-UTIL" Name="uart_top_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="uart_top_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="uart_top.dcp"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/UART PRO/baudratesel.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../UART PRO/baudratesel.vhd"/>
        <Attr Name="ImportTime" Val="1689764205"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/UART PRO/uart_rx.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../UART PRO/uart_rx.vhd"/>
        <Attr Name="ImportTime" Val="1689765954"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/UART PRO/uart_tx.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../UART PRO/uart_tx.vhd"/>
        <Attr Name="ImportTime" Val="1689765953"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/UART PRO/uart_top.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../UART PRO/uart_top.vhd"/>
        <Attr Name="ImportTime" Val="1689765909"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="uart_top"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/UART_TOP/Nexys-4-DDR-Master.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/Nexys-4-DDR-Master.xdc"/>
        <Attr Name="ImportTime" Val="1689764595"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TargetConstrsFile" Val="$PSRCDIR/constrs_1/imports/UART_TOP/Nexys-4-DDR-Master.xdc"/>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2019"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="clk_wiz_0"/>
</GenRun>
