<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 17:55:34.5534</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2021.02.19</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-7027922</applicationNumber><claimCount>33</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>디코딩된 픽처 버퍼 관리를 위한 동적 범위 조정 파라미터들 및 동적 범위의 시그널링</inventionTitle><inventionTitleEng>SIGNALING OF DYNAMIC RANGE ADJUSTMENT PARAMETERS FOR DECODED PICTURE BUFFER MANAGEMENT AND DYNAMIC RANGE</inventionTitleEng><openDate>2022.10.12</openDate><openNumber>10-2022-0137913</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.02.01</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2022.08.11</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2014.01.01)</ipcDate><ipcNumber>H04N 19/70</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2014.01.01)</ipcDate><ipcNumber>H04N 19/98</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2014.01.01)</ipcDate><ipcNumber>H04N 19/43</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2014.01.01)</ipcDate><ipcNumber>H04N 19/172</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2014.01.01)</ipcDate><ipcNumber>H04N 19/186</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2014.01.01)</ipcDate><ipcNumber>H04N 19/85</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2014.01.01)</ipcDate><ipcNumber>H04N 19/423</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 예시의 디바이스는 비디오 데이터를 저장하도록 구성된 메모리 및 회로부로 구현되고 메모리에 통신가능하게 커플링된 하나 이상의 프로세서를 포함한다. 하나 이상의 프로세서들은, 비디오 데이터의 제 1 픽처에 대한 제 1 동적 범위 조정 (DRA) 적응 파라미터 세트 (APS) 를 결정하고, 제 1 DRA APS ID 를 제 1 DRA APS 에 배정하도록 구성된다. 하나 이상의 프로세서들은, 비디오 데이터의 제 2 픽처에 대한 제 2 DRA APS 를 결정하고, 제 2 DRA APS ID 를 제 2 DRA APS 에 배정하도록 구성된다. 하나 이상의 프로세서들은, 제 1 DRA APS ID 및 제 2 DRA APS ID 가 동일한 경우, 제 1 DRA APS 에 따라 제 2 픽처를 프로세싱하도록 구성된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2021.08.26</internationOpenDate><internationOpenNumber>WO2021168275</internationOpenNumber><internationalApplicationDate>2021.02.19</internationalApplicationDate><internationalApplicationNumber>PCT/US2021/018811</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 비디오 데이터를 인코딩하는 방법으로서,비디오 데이터의 제 1 픽처에 대한 제 1 동적 범위 조정 (dynamic range adjustment; DRA) 적응 파라미터 세트 (adaptation parameter set; APS) 를 결정하는 단계;제 1 DRA APS ID 를 상기 제 1 DRA APS 에 배정하는 단계;상기 비디오 데이터의 제 2 픽처에 대한 제 2 DRA APS 를 결정하는 단계;제 2 DRA APS ID 를 상기 제 2 DRA APS 에 배정하는 단계;비트스트림에서, 상기 제 1 DRA APS 를 시그널링하는 단계; 상기 제 1 DRA APS 에 따라 상기 제 1 픽처를 프로세싱하는 단계;상기 제 1 DRA APS ID 가 상기 제 2 DRA APS ID 와 동일한지의 여부를 결정하는 단계; 상기 제 1 DRA APS ID 가 상기 제 2 DRA APS ID 와 동일하면, 상기 제 1 DRA APS 에 따라 상기 제 2 픽처를 프로세싱하는 단계; 및상기 제 1 DRA APS ID 가 상기 제 2 DRA APS ID 와 동일하지 않으면, 상기 비트스트림에서, 상기 제 2 DRA APS 를 시그널링하고 상기 제 2 DRA APS 에 따라 상기 제 2 픽처를 프로세싱하는 단계를 포함하는, 비디오 데이터를 인코딩하는 방법.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,DRA APS 에서의 비트들의 수를 N 으로 제한하는 단계를 더 포함하고, N 은 정수인, 비디오 데이터를 인코딩하는 방법.</claim></claimInfo><claimInfo><claim>3. 제 1 항에 있어서,상기 비트스트림에서, 상기 제 1 DRA APS ID 를 시그널링하는 단계; 및 상기 비트스트림에서, 상기 제 2 DRA APS ID 를 시그널링하는 단계를 더 포함하는, 비디오 데이터를 인코딩하는 방법.</claim></claimInfo><claimInfo><claim>4. 제 1 항에 있어서,상기 제 1 DRA APS 가 상기 제 2 DRA APS 와 동일하지 않을 때 제 2 DRA APS ID 의 값을 제 1 DRA APS ID 의 값과 동일하게 배정하는 것을 금지하는 단계를 더 포함하는, 비디오 데이터를 인코딩하는 방법.</claim></claimInfo><claimInfo><claim>5. 제 4 항에 있어서,상기 제 2 DRA APS ID 의 값을 제 1 DRA APS ID 의 값과 동일하게 배정하는 것을 금지하는 단계는 상기 제 1 DRA APS ID 의 값과는 상이한 값을 상기 제 2 DRA APS ID 에 배정하는 단계를 포함하는, 비디오 데이터를 인코딩하는 방법.</claim></claimInfo><claimInfo><claim>6. 제 1 항에 있어서,상기 제 1 DRA APS ID 가 상기 제 2 DRA APS ID 와 동일할 때 상기 비트스트림에서 상기 제 2 DRA APS 를 시그널링하는 것을 억제하는 단계를 더 포함하는, 비디오 데이터를 인코딩하는 방법. </claim></claimInfo><claimInfo><claim>7. 제 1 항에 있어서, 상기 제 1 DRA APS 는 APS 버퍼에서의 저장을 위해 비디오 디코더에 시그널링되는, 비디오 데이터를 인코딩하는 방법.</claim></claimInfo><claimInfo><claim>8. 제 7 항에 있어서, 상기 APS 버퍼는 정적 사이즈인, 비디오 데이터를 인코딩하는 방법.</claim></claimInfo><claimInfo><claim>9. 제 8 항에 있어서, 상기 APS 버퍼는 32 개의 엔트리들을 저장하도록 구성되는, 비디오 데이터를 인코딩하는 방법.</claim></claimInfo><claimInfo><claim>10. 비디오 데이터를 인코딩하는 디바이스로서,상기 비디오 데이터를 저장하도록 구성된 메모리; 및회로부로 구현되고 상기 메모리에 통신적으로 커플링된 하나 이상의 프로세서들을 포함하고,상기 하나 이상의 프로세서들은: 상기 비디오 데이터의 제 1 픽처에 대한 제 1 동적 범위 조정 (DRA) 적응 파라미터 세트 (APS) 를 결정하고; 제 1 DRA APS ID 를 상기 제 1 DRA APS 에 배정하고; 상기 비디오 데이터의 제 2 픽처에 대한 제 2 DRA APS 를 결정하고; 제 2 DRA APS ID 를 상기 제 2 DRA APS 에 배정하고; 비트스트림에서, 상기 제 1 DRA APS 를 시그널링하고;  상기 제 1 DRA APS 에 따라 상기 제 1 픽처를 프로세싱하고; 상기 제 1 DRA APS ID 가 상기 제 2 DRA APS ID 와 동일한지의 여부를 결정하고;  상기 제 1 DRA APS ID 가 상기 제 2 DRA APS ID 와 동일하면, 상기 제 1 DRA APS 에 따라 상기 제 2 픽처를 프로세싱하고; 그리고 상기 제 1 DRA APS ID 가 상기 제 2 DRA APS ID 와 동일하지 않으면, 상기 비트스트림에서, 상기 제 2 DRA APS 를 시그널링하고, 상기 제 2 DRA APS 에 따라 상기 제 2 픽처를 프로세싱하도록 구성되는, 비디오 데이터를 인코딩하는 디바이스.</claim></claimInfo><claimInfo><claim>11. 제 10 항에 있어서, 상기 하나 이상의 프로세서들은 또한 DRA APS 에서의 비트들의 수를 N 으로 제한하도록 구성되고, N 은 정수인, 비디오 데이터를 인코딩하는 디바이스.</claim></claimInfo><claimInfo><claim>12. 제 10 항에 있어서, 상기 하나 이상의 프로세서들은 또한:상기 비트스트림에서, 상기 제 1 DRA APS ID 를 시그널링하고; 그리고 상기 비트스트림에서, 상기 제 2 DRA APS ID 를 시그널링하도록 구성되는, 비디오 데이터를 인코딩하는 디바이스.</claim></claimInfo><claimInfo><claim>13. 제 10 항에 있어서, 상기 하나 이상의 프로세서들은 또한:상기 제 1 DRA APS 가 상기 제 2 DRA APS 와 동일하지 않을 때 제 2 DRA APS ID 의 값을 제 1 DRA APS ID 의 값과 동일하게 배정하는 것을 금지하도록 구성되는, 비디오 데이터를 인코딩하는 디바이스.</claim></claimInfo><claimInfo><claim>14. 제 13 항에 있어서, 상기 제 2 DRA APS ID 의 값을 상기 제 1 DRA APS ID 의 값과 동일하게 배정하는 것을 금지하는 부분으로서, 상기 하나 이상의 프로세서들은 상기 제 1 DRA APS ID 의 값과는 상이한 값을 상기 제 2 DRA APS ID 에 배정하도록 구성되는, 비디오 데이터를 인코딩하는 디바이스.</claim></claimInfo><claimInfo><claim>15. 제 10 항에 있어서, 상기 하나 이상의 프로세서들은 또한:상기 제 1 DRA APS ID 가 상기 제 2 DRA APS ID 와 동일할 때 상기 비트스트림에서 상기 제 2 DRA APS 를 시그널링하는 것을 억제하도록 구성되는, 비디오 데이터를 인코딩하는 디바이스. </claim></claimInfo><claimInfo><claim>16. 제 10 항에 있어서, 상기 제 1 DRA APS 는 APS 버퍼에서의 저장을 위해 비디오 디코더에 시그널링되는, 비디오 데이터를 인코딩하는 디바이스.</claim></claimInfo><claimInfo><claim>17. 제 16 항에 있어서, 상기 APS 버퍼는 정적 사이즈인, 비디오 데이터를 인코딩하는 디바이스.</claim></claimInfo><claimInfo><claim>18. 제 17 항에 있어서, 상기 APS 버퍼는 32 개의 엔트리들을 저장하도록 구성되는, 비디오 데이터를 인코딩하는 디바이스.</claim></claimInfo><claimInfo><claim>19. 제 10 항에 있어서,비디오 데이터를 캡처하도록 구성된 카메라를 더 포함하는, 비디오 데이터를 인코딩하는 디바이스.</claim></claimInfo><claimInfo><claim>20. 명령들을 저장한 비일시적 컴퓨터 판독가능 저장 매체로서,상기 명령들은 실행될 때 하나 이상의 프로세서들로 하여금: 비디오 데이터의 제 1 픽처에 대한 제 1 동적 범위 조정 (DRA) 적응 파라미터 세트 (APS) 를 결정하게 하고; 제 1 DRA APS ID 를 상기 제 1 DRA APS 에 배정하게 하고; 상기 비디오 데이터의 제 2 픽처에 대한 제 2 DRA APS 를 결정하게 하고; 제 2 DRA APS ID 를 상기 제 2 DRA APS 에 배정하게 하고; 비트스트림에서, 상기 제 1 DRA APS 를 시그널링하게 하고;  상기 제 1 DRA APS 에 따라 상기 제 1 픽처를 프로세싱하게 하고; 상기 제 1 DRA APS ID 가 상기 제 2 DRA APS ID 와 동일한지의 여부를 결정하게 하고;  제 1 DRA APS ID 가 제 2 DRA APS ID 와 동일하면, 제 1 DRA APS 에 따라 제 2 픽처를 프로세싱하게 하고; 그리고 상기 제 1 DRA APS ID 가 상기 제 2 DRA APS ID 와 동일하지 않으면, 상기 비트스트림에서, 상기 제 2 DRA APS 를 시그널링하고, 상기 제 2 DRA APS 에 따라 상기 제 2 픽처를 프로세싱하게 하는, 비일시적 컴퓨터 판독가능 저장 매체.</claim></claimInfo><claimInfo><claim>21. 비디오 데이터를 디코딩하는 방법으로서,상기 비디오 데이터의 제 1 픽처에 대한 제 1 동적 범위 조정 (DRA) 적응 파라미터 세트 (APS) 식별자 (ID) 를 결정하는 단계;상기 제 1 픽처에 대한 DRA APS 를 결정하는 단계;APS 버퍼에 상기 DRA APS 를 저장하는 단계;상기 비디오 데이터의 제 2 픽처에 대한 제 2 DRA APS ID 를 결정하는 단계; 상기 제 2 DRA APS ID 가 상기 제 1 DRA APS ID 와 동일한 것에 기초하여, 저장된 상기 DRA APS 를 상이한 데이터로 중복기록하는 것을 방지하는 단계; 및 상기 저장된 DRA APS 에 따라 상기 제 1 픽처 및 상기 제 2 픽처를 프로세싱하는 단계를 포함하는, 비디오 데이터를 디코딩하는 방법.</claim></claimInfo><claimInfo><claim>22. 제 21 항에 있어서, 상기 저장된 DRA APS 를 상이한 데이터로 중복기록하는 것을 방지하는 단계는, 저장된 DRA APS 를 중복기록하는 것을 금지하는 단계를 포함하는, 비디오 데이터를 디코딩하는 방법.</claim></claimInfo><claimInfo><claim>23. 제 21 항에 있어서, 상기 저장된 DRA APS 를 상이한 데이터로 중복기록하는 것을 방지하는 단계는 상기 저장된 DRA APS 를 동일한 DRA APS 로 중복기록하는 단계를 포함하는, 비디오 데이터를 디코딩하는 방법.</claim></claimInfo><claimInfo><claim>24. 제 21 항에 있어서, 제 1 픽처 및 제 2 픽처를 프로세싱하는 단계는 DRA 조정된 제 1 픽처 및 DRA 조정된 제 2 픽처를 생성하고, 상기 방법은:상기 DRA 조정된 제 1 픽처 및 상기 DRA 조정된 제 2 픽처를 출력하는 단계를 더 포함하는, 비디오 데이터를 디코딩하는 방법. </claim></claimInfo><claimInfo><claim>25. 제 21 항에 있어서, 상기 APS 버퍼는 정적 사이즈인, 비디오 데이터를 디코딩하는 방법.</claim></claimInfo><claimInfo><claim>26. 제 25 항에 있어서, 상기 APS 버퍼는 32 개의 엔트리들을 저장하도록 구성되는, 비디오 데이터를 디코딩하는 방법.</claim></claimInfo><claimInfo><claim>27. 비디오 데이터를 디코딩하기 위한 디바이스로서,상기 비디오 데이터를 저장하도록 구성된 메모리; 및회로부로 구현되고 상기 메모리에 통신가능하게 커플링된 하나 이상의 프로세서들을 포함하고,상기 하나 이상의 프로세서들은, 비디오 데이터의 제 1 픽처에 대한 제 1 동적 범위 조정 (DRA) 적응 파라미터 세트 (APS) 식별자 (ID) 를 결정하고; 상기 제 1 픽처에 대한 DRA APS 를 결정하고; APS 버퍼에 상기 DRA APS 를 저장하고; 비디오 데이터의 제 2 픽처에 대한 제 2 DRA APS ID 를 결정하고;  상기 제 2 DRA APS ID 가 상기 제 1 DRA APS ID 와 동일한 것에 기초하여, 저장된 상기 DRA APS 를 상이한 데이터로 중복기록하는 것을 방지하고; 그리고  상기 저장된 DRA APS 에 따라 상기 제 1 픽처 및 상기 제 2 픽처를 프로세싱하도록 구성되는, 비디오 데이터를 디코딩하기 위한 디바이스.</claim></claimInfo><claimInfo><claim>28. 제 27 항에 있어서,상기 저장된 DRA APS 를 상이한 데이터로 중복기록하는 것을 방지하는 부분으로서, 상기 하나 이상의 프로세서들은 저장된 DRA APS 를 중복기록하는 것을 금지하도록 구성되는, 비디오 데이터를 디코딩하기 위한 디바이스.</claim></claimInfo><claimInfo><claim>29. 제 27 항에 있어서, 상기 저장된 DRA APS 를 상이한 데이터로 중복기록하는 것을 방지하는 부분으로서, 상기 하나 이상의 프로세서들은 저장된 DRA APS 를 동일한 DRA APS 로 중복기록하도록 구성되는, 비디오 데이터를 디코딩하기 위한 디바이스.</claim></claimInfo><claimInfo><claim>30. 제 27 항에 있어서, 제 1 픽처 및 제 2 픽처를 프로세싱하는 것은 DRA 조정된 제 1 픽처 및 DRA 조정된 제 2 픽처를 생성하고, 상기 하나 이상의 프로세서들은 또한:상기 DRA 조정된 제 1 픽처 및 상기 DRA 조정된 제 2 픽처를 출력하도록 구성되는, 비디오 데이터를 디코딩하기 위한 디바이스. </claim></claimInfo><claimInfo><claim>31. 제 27 항에 있어서, 상기 APS 버퍼는 정적 사이즈인, 비디오 데이터를 디코딩하기 위한 디바이스.</claim></claimInfo><claimInfo><claim>32. 제 31 항에 있어서, 상기 APS 버퍼는 32 개의 엔트리들을 저장하도록 구성되는, 비디오 데이터를 디코딩하기 위한 디바이스.</claim></claimInfo><claimInfo><claim>33. 명령들을 저장한 비일시적 컴퓨터 판독가능 저장 매체로서,상기 명령들은 실행될 때 하나 이상의 프로세서들로 하여금: 비디오 데이터의 제 1 픽처에 대한 제 1 동적 범위 조정 (DRA) 적응 파라미터 세트 (APS) 식별자 (ID) 를 결정하게 하고; 상기 제 1 픽처에 대한 DRA APS 를 결정하게 하고; APS 버퍼에 상기 DRA APS 를 저장하게 하고; 비디오 데이터의 제 2 픽처에 대한 제 2 DRA APS ID 를 결정하게 하고;  상기 제 2 DRA APS ID 가 상기 제 1 DRA APS ID 와 동일한 것에 기초하여, 저장된 상기 DRA APS 를 상이한 데이터로 중복기록하는 것을 방지하게 하고; 그리고  상기 저장된 DRA APS 에 따라 상기 제 1 픽처 및 상기 제 2 픽처를 프로세싱하게 하는, 비일시적 컴퓨터 판독가능 저장 매체.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 *****-**** 캘리포니아주 샌 디에고 모어하우스 드라이브 ****</address><code>519980804600</code><country>미국</country><engName>Qualcomm Incorporated</engName><name>퀄컴 인코포레이티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 *****-**** 캘리...</address><code> </code><country> </country><engName>RUSANOVSKYY, DMYTRO</engName><name>루사노브스키 드미트로</name></inventorInfo><inventorInfo><address>미국 *****-**** 캘리...</address><code> </code><country> </country><engName>RAMASUBRAMONIAN, ADARSH KRISHNAN</engName><name>라마수브라모니안 아다르쉬 크리쉬난</name></inventorInfo><inventorInfo><address>미국 *****-**** 캘리...</address><code> </code><country> </country><engName>KARCZEWICZ, MARTA</engName><name>카르체비츠 마르타</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 **길 **(역삼동, 케이피빌딩)</address><code>920011000013</code><country>대한민국</country><engName>Koreana Patent Firm</engName><name>특허법인코리아나</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2020.02.21</priorityApplicationDate><priorityApplicationNumber>62/980,062</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2021.02.18</priorityApplicationDate><priorityApplicationNumber>17/179,145</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2022.08.11</receiptDate><receiptNumber>1-1-2022-0842459-11</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2022.09.22</receiptDate><receiptNumber>1-5-2022-0140845-48</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2024.02.01</receiptDate><receiptNumber>1-1-2024-0131494-91</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사유예신청]결정 보류신청서·심사유예신청서</documentName><receiptDate>2024.02.01</receiptDate><receiptNumber>1-1-2024-0131495-36</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020227027922.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c939fba00578b867a392d8fa5e44b33066c6e49a662b234497a68742bb912c669a8844f257aefc2abb514d057f78c365ea8a0918ebf52ab964d</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf8eb99f7292cd0423aa33d98a14afab0f6e6df52bdf684e28184055559dc0ae21ee72c0f36a7890645888e7ed69954cd7b5f5899685f52385</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>