TimeQuest Timing Analyzer report for lab3_SL
Thu Sep 25 20:39:03 2014
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'clk_sm:subClk|loop_clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Hold: 'clk_sm:subClk|loop_clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_sm:subClk|loop_clk'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'clk'
 30. Slow 1200mV 0C Model Setup: 'clk_sm:subClk|loop_clk'
 31. Slow 1200mV 0C Model Hold: 'clk'
 32. Slow 1200mV 0C Model Hold: 'clk_sm:subClk|loop_clk'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_sm:subClk|loop_clk'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Report
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'clk'
 46. Fast 1200mV 0C Model Setup: 'clk_sm:subClk|loop_clk'
 47. Fast 1200mV 0C Model Hold: 'clk'
 48. Fast 1200mV 0C Model Hold: 'clk_sm:subClk|loop_clk'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_sm:subClk|loop_clk'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Report
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Slow Corner Signal Integrity Metrics
 64. Fast Corner Signal Integrity Metrics
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; lab3_SL                                            ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C5E144C8                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                         ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; Clock Name             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                    ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; clk                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                    ;
; clk_sm:subClk|loop_clk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_sm:subClk|loop_clk } ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+


+--------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                           ;
+------------+-----------------+------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name             ; Note ;
+------------+-----------------+------------------------+------+
; 230.57 MHz ; 230.57 MHz      ; clk                    ;      ;
; 306.94 MHz ; 306.94 MHz      ; clk_sm:subClk|loop_clk ;      ;
+------------+-----------------+------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary             ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk                    ; -3.337 ; -103.661      ;
; clk_sm:subClk|loop_clk ; -2.258 ; -22.209       ;
+------------------------+--------+---------------+


+------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary             ;
+------------------------+-------+---------------+
; Clock                  ; Slack ; End Point TNS ;
+------------------------+-------+---------------+
; clk                    ; 0.147 ; 0.000         ;
; clk_sm:subClk|loop_clk ; 0.452 ; 0.000         ;
+------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+------------------------+--------+-----------------+
; Clock                  ; Slack  ; End Point TNS   ;
+------------------------+--------+-----------------+
; clk                    ; -3.000 ; -59.506         ;
; clk_sm:subClk|loop_clk ; -1.487 ; -17.844         ;
+------------------------+--------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                               ;
+--------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.337 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.256      ;
; -3.337 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.256      ;
; -3.337 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.256      ;
; -3.337 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.256      ;
; -3.312 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk          ; clk         ; 1.000        ; -0.576     ; 3.737      ;
; -3.312 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk          ; clk         ; 1.000        ; -0.576     ; 3.737      ;
; -3.312 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk          ; clk         ; 1.000        ; -0.576     ; 3.737      ;
; -3.312 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk          ; clk         ; 1.000        ; -0.576     ; 3.737      ;
; -3.288 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk          ; clk         ; 1.000        ; -0.576     ; 3.713      ;
; -3.288 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk          ; clk         ; 1.000        ; -0.576     ; 3.713      ;
; -3.288 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk          ; clk         ; 1.000        ; -0.576     ; 3.713      ;
; -3.288 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk          ; clk         ; 1.000        ; -0.576     ; 3.713      ;
; -3.209 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk          ; clk         ; 1.000        ; -0.576     ; 3.634      ;
; -3.209 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk          ; clk         ; 1.000        ; -0.576     ; 3.634      ;
; -3.209 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk          ; clk         ; 1.000        ; -0.576     ; 3.634      ;
; -3.209 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk          ; clk         ; 1.000        ; -0.576     ; 3.634      ;
; -3.139 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk          ; clk         ; 1.000        ; -0.576     ; 3.564      ;
; -3.139 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk          ; clk         ; 1.000        ; -0.576     ; 3.564      ;
; -3.139 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk          ; clk         ; 1.000        ; -0.576     ; 3.564      ;
; -3.139 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk          ; clk         ; 1.000        ; -0.576     ; 3.564      ;
; -3.131 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk          ; clk         ; 1.000        ; -0.576     ; 3.556      ;
; -3.131 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk          ; clk         ; 1.000        ; -0.576     ; 3.556      ;
; -3.131 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk          ; clk         ; 1.000        ; -0.576     ; 3.556      ;
; -3.131 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk          ; clk         ; 1.000        ; -0.576     ; 3.556      ;
; -3.126 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.045      ;
; -3.126 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.045      ;
; -3.126 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.045      ;
; -3.126 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.045      ;
; -3.055 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk          ; clk         ; 1.000        ; -0.576     ; 3.480      ;
; -3.055 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk          ; clk         ; 1.000        ; -0.576     ; 3.480      ;
; -3.055 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk          ; clk         ; 1.000        ; -0.576     ; 3.480      ;
; -3.055 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk          ; clk         ; 1.000        ; -0.576     ; 3.480      ;
; -3.008 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.927      ;
; -3.008 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.927      ;
; -3.008 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.927      ;
; -3.008 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.927      ;
; -3.007 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.926      ;
; -3.007 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.926      ;
; -3.007 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.926      ;
; -3.007 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.926      ;
; -2.982 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.902      ;
; -2.982 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.902      ;
; -2.982 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.902      ;
; -2.982 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.902      ;
; -2.980 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.900      ;
; -2.980 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.900      ;
; -2.980 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.900      ;
; -2.980 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.900      ;
; -2.939 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.858      ;
; -2.939 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.858      ;
; -2.939 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.858      ;
; -2.939 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.858      ;
; -2.927 ; clk_sm:subClk|counter[7]                                ; clk_sm:subClk|loop_clk                                  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.848      ;
; -2.863 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; clk          ; clk         ; 1.000        ; 0.392      ; 4.256      ;
; -2.863 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; clk          ; clk         ; 1.000        ; 0.392      ; 4.256      ;
; -2.863 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; clk          ; clk         ; 1.000        ; 0.392      ; 4.256      ;
; -2.863 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; clk          ; clk         ; 1.000        ; 0.392      ; 4.256      ;
; -2.863 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; clk          ; clk         ; 1.000        ; 0.392      ; 4.256      ;
; -2.863 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; clk          ; clk         ; 1.000        ; 0.392      ; 4.256      ;
; -2.858 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.778      ;
; -2.858 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.778      ;
; -2.858 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.778      ;
; -2.858 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.778      ;
; -2.838 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; clk          ; clk         ; 1.000        ; -0.102     ; 3.737      ;
; -2.838 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; clk          ; clk         ; 1.000        ; -0.102     ; 3.737      ;
; -2.838 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; clk          ; clk         ; 1.000        ; -0.102     ; 3.737      ;
; -2.838 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; clk          ; clk         ; 1.000        ; -0.102     ; 3.737      ;
; -2.838 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; clk          ; clk         ; 1.000        ; -0.102     ; 3.737      ;
; -2.838 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; clk          ; clk         ; 1.000        ; -0.102     ; 3.737      ;
; -2.821 ; clk_sm:subClk|counter[14]                               ; clk_sm:subClk|loop_clk                                  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.742      ;
; -2.814 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; clk          ; clk         ; 1.000        ; -0.102     ; 3.713      ;
; -2.814 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; clk          ; clk         ; 1.000        ; -0.102     ; 3.713      ;
; -2.814 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; clk          ; clk         ; 1.000        ; -0.102     ; 3.713      ;
; -2.814 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; clk          ; clk         ; 1.000        ; -0.102     ; 3.713      ;
; -2.814 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; clk          ; clk         ; 1.000        ; -0.102     ; 3.713      ;
; -2.814 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; clk          ; clk         ; 1.000        ; -0.102     ; 3.713      ;
; -2.791 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.710      ;
; -2.791 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.710      ;
; -2.791 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.710      ;
; -2.791 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.710      ;
; -2.781 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.700      ;
; -2.781 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.700      ;
; -2.781 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.700      ;
; -2.781 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.700      ;
; -2.770 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.690      ;
; -2.770 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.690      ;
; -2.770 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.690      ;
; -2.770 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.690      ;
; -2.752 ; clk_sm:subClk|counter[4]                                ; clk_sm:subClk|loop_clk                                  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.673      ;
; -2.735 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; clk          ; clk         ; 1.000        ; -0.102     ; 3.634      ;
; -2.735 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; clk          ; clk         ; 1.000        ; -0.102     ; 3.634      ;
; -2.735 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; clk          ; clk         ; 1.000        ; -0.102     ; 3.634      ;
; -2.735 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; clk          ; clk         ; 1.000        ; -0.102     ; 3.634      ;
; -2.735 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; clk          ; clk         ; 1.000        ; -0.102     ; 3.634      ;
; -2.735 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; clk          ; clk         ; 1.000        ; -0.102     ; 3.634      ;
; -2.705 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.624      ;
; -2.705 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.624      ;
; -2.705 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.624      ;
; -2.705 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.624      ;
; -2.705 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.624      ;
+--------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_sm:subClk|loop_clk'                                                                                                                      ;
+--------+-----------------------------------------+------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                      ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+------------------------------+------------------------+------------------------+--------------+------------+------------+
; -2.258 ; row_sm:row|state[2]                     ; record_sm:memory|lastlast[3] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.082     ; 3.177      ;
; -2.258 ; row_sm:row|state[2]                     ; record_sm:memory|lastlast[2] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.082     ; 3.177      ;
; -2.258 ; row_sm:row|state[2]                     ; record_sm:memory|lastlast[1] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.082     ; 3.177      ;
; -2.258 ; row_sm:row|state[2]                     ; record_sm:memory|lastlast[0] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.082     ; 3.177      ;
; -2.258 ; row_sm:row|state[1]                     ; record_sm:memory|lastlast[3] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.082     ; 3.177      ;
; -2.258 ; row_sm:row|state[1]                     ; record_sm:memory|lastlast[2] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.082     ; 3.177      ;
; -2.258 ; row_sm:row|state[1]                     ; record_sm:memory|lastlast[1] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.082     ; 3.177      ;
; -2.258 ; row_sm:row|state[1]                     ; record_sm:memory|lastlast[0] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.082     ; 3.177      ;
; -2.250 ; row_sm:row|state[2]                     ; record_sm:memory|last[3]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.083     ; 3.168      ;
; -2.250 ; row_sm:row|state[2]                     ; record_sm:memory|last[1]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.083     ; 3.168      ;
; -2.250 ; row_sm:row|state[2]                     ; record_sm:memory|last[2]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.083     ; 3.168      ;
; -2.250 ; row_sm:row|state[2]                     ; record_sm:memory|last[0]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.083     ; 3.168      ;
; -2.250 ; row_sm:row|state[1]                     ; record_sm:memory|last[3]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.083     ; 3.168      ;
; -2.250 ; row_sm:row|state[1]                     ; record_sm:memory|last[1]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.083     ; 3.168      ;
; -2.250 ; row_sm:row|state[1]                     ; record_sm:memory|last[2]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.083     ; 3.168      ;
; -2.250 ; row_sm:row|state[1]                     ; record_sm:memory|last[0]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.083     ; 3.168      ;
; -2.036 ; row_sm:row|state[0]                     ; record_sm:memory|lastlast[3] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 2.956      ;
; -2.036 ; row_sm:row|state[0]                     ; record_sm:memory|lastlast[2] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 2.956      ;
; -2.036 ; row_sm:row|state[0]                     ; record_sm:memory|lastlast[1] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 2.956      ;
; -2.036 ; row_sm:row|state[0]                     ; record_sm:memory|lastlast[0] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 2.956      ;
; -2.028 ; row_sm:row|state[0]                     ; record_sm:memory|last[3]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.082     ; 2.947      ;
; -2.028 ; row_sm:row|state[0]                     ; record_sm:memory|last[1]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.082     ; 2.947      ;
; -2.028 ; row_sm:row|state[0]                     ; record_sm:memory|last[2]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.082     ; 2.947      ;
; -2.028 ; row_sm:row|state[0]                     ; record_sm:memory|last[0]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.082     ; 2.947      ;
; -2.021 ; row_sm:row|state[3]                     ; record_sm:memory|lastlast[3] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.082     ; 2.940      ;
; -2.021 ; row_sm:row|state[3]                     ; record_sm:memory|lastlast[2] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.082     ; 2.940      ;
; -2.021 ; row_sm:row|state[3]                     ; record_sm:memory|lastlast[1] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.082     ; 2.940      ;
; -2.021 ; row_sm:row|state[3]                     ; record_sm:memory|lastlast[0] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.082     ; 2.940      ;
; -2.013 ; row_sm:row|state[3]                     ; record_sm:memory|last[3]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.083     ; 2.931      ;
; -2.013 ; row_sm:row|state[3]                     ; record_sm:memory|last[1]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.083     ; 2.931      ;
; -2.013 ; row_sm:row|state[3]                     ; record_sm:memory|last[2]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.083     ; 2.931      ;
; -2.013 ; row_sm:row|state[3]                     ; record_sm:memory|last[0]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.083     ; 2.931      ;
; -1.464 ; row_sm:row|state[1]                     ; row_sm:row|state[0]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.083     ; 2.382      ;
; -1.083 ; row_sm:row|state[1]                     ; row_sm:row|state[3]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.082     ; 2.002      ;
; -0.994 ; row_sm:row|state[2]                     ; row_sm:row|state[3]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.082     ; 1.913      ;
; -0.865 ; row_sm:row|state[0]                     ; row_sm:row|state[3]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 1.785      ;
; -0.850 ; row_sm:row|state[1]                     ; row_sm:row|state[2]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.082     ; 1.769      ;
; -0.844 ; row_sm:row|state[3]                     ; row_sm:row|state[3]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.082     ; 1.763      ;
; -0.829 ; row_sm:row|state[3]                     ; row_sm:row|state[2]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.082     ; 1.748      ;
; -0.820 ; row_sm:row|state[3]                     ; row_sm:row|state[0]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.083     ; 1.738      ;
; -0.780 ; row_sm:row|state[2]                     ; row_sm:row|state[1]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.082     ; 1.699      ;
; -0.767 ; row_sm:row|state[1]                     ; row_sm:row|state[1]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.082     ; 1.686      ;
; -0.654 ; record_sm:memory|last[3]                ; record_sm:memory|lastlast[3] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 1.574      ;
; -0.631 ; row_sm:row|state[3]                     ; row_sm:row|state[1]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.082     ; 1.550      ;
; -0.630 ; row_sm:row|state[0]                     ; row_sm:row|state[1]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 1.550      ;
; -0.623 ; record_sm:memory|last[1]                ; record_sm:memory|lastlast[1] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 1.543      ;
; -0.604 ; record_sm:memory|last[2]                ; record_sm:memory|lastlast[2] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 1.524      ;
; -0.582 ; record_sm:memory|last[0]                ; record_sm:memory|lastlast[0] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 1.502      ;
; -0.249 ; row_sm:row|state[2]                     ; row_sm:row|state[0]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.083     ; 1.167      ;
; -0.211 ; row_sm:row|state[0]                     ; row_sm:row|state[2]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 1.131      ;
; -0.146 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[0] ; clk                    ; clk_sm:subClk|loop_clk ; 1.000        ; 1.017      ; 2.154      ;
; -0.146 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[1] ; clk                    ; clk_sm:subClk|loop_clk ; 1.000        ; 1.017      ; 2.154      ;
; -0.146 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[2] ; clk                    ; clk_sm:subClk|loop_clk ; 1.000        ; 1.017      ; 2.154      ;
; -0.146 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[3] ; clk                    ; clk_sm:subClk|loop_clk ; 1.000        ; 1.017      ; 2.154      ;
; -0.138 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[0]     ; clk                    ; clk_sm:subClk|loop_clk ; 1.000        ; 1.016      ; 2.145      ;
; -0.138 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[1]     ; clk                    ; clk_sm:subClk|loop_clk ; 1.000        ; 1.016      ; 2.145      ;
; -0.138 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[2]     ; clk                    ; clk_sm:subClk|loop_clk ; 1.000        ; 1.016      ; 2.145      ;
; -0.138 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[3]     ; clk                    ; clk_sm:subClk|loop_clk ; 1.000        ; 1.016      ; 2.145      ;
; 0.061  ; row_sm:row|state[0]                     ; row_sm:row|state[0]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.082     ; 0.858      ;
; 0.061  ; row_sm:row|state[2]                     ; row_sm:row|state[2]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.082     ; 0.858      ;
+--------+-----------------------------------------+------------------------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                         ;
+-------+---------------------------------------------------------+---------------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; 0.147 ; clk_sm:subClk|loop_clk                                  ; clk_sm:subClk|loop_clk                                  ; clk_sm:subClk|loop_clk ; clk         ; 0.000        ; 2.712      ; 3.362      ;
; 0.452 ; seven_seg_displays:seven_seg|multiplexer:m1|on1         ; seven_seg_displays:seven_seg|multiplexer:m1|on1         ; clk                    ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.492 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk                    ; clk         ; 0.000        ; 0.081      ; 0.785      ;
; 0.515 ; clk_sm:subClk|loop_clk                                  ; clk_sm:subClk|loop_clk                                  ; clk_sm:subClk|loop_clk ; clk         ; -0.500       ; 2.712      ; 3.230      ;
; 0.606 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.394      ;
; 0.606 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.394      ;
; 0.612 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.400      ;
; 0.621 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.409      ;
; 0.727 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; clk                    ; clk         ; 0.000        ; 0.102      ; 1.041      ;
; 0.729 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; clk                    ; clk         ; 0.000        ; 0.102      ; 1.043      ;
; 0.735 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.523      ;
; 0.740 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; clk                    ; clk         ; 0.000        ; 0.102      ; 1.054      ;
; 0.741 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; clk                    ; clk         ; 0.000        ; 0.102      ; 1.055      ;
; 0.741 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; clk                    ; clk         ; 0.000        ; 0.102      ; 1.055      ;
; 0.742 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; clk                    ; clk         ; 0.000        ; 0.102      ; 1.056      ;
; 0.744 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; clk                    ; clk         ; 0.000        ; 0.082      ; 1.038      ;
; 0.744 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.532      ;
; 0.745 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; clk                    ; clk         ; 0.000        ; 0.082      ; 1.039      ;
; 0.745 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; clk                    ; clk         ; 0.000        ; 0.082      ; 1.039      ;
; 0.745 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; clk                    ; clk         ; 0.000        ; 0.082      ; 1.039      ;
; 0.745 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; clk                    ; clk         ; 0.000        ; 0.082      ; 1.039      ;
; 0.745 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; clk                    ; clk         ; 0.000        ; 0.082      ; 1.039      ;
; 0.746 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; clk                    ; clk         ; 0.000        ; 0.082      ; 1.040      ;
; 0.746 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.534      ;
; 0.747 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.752 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.540      ;
; 0.752 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.540      ;
; 0.757 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.050      ;
; 0.760 ; clk_sm:subClk|counter[3]                                ; clk_sm:subClk|counter[3]                                ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; clk_sm:subClk|counter[11]                               ; clk_sm:subClk|counter[11]                               ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; clk_sm:subClk|counter[13]                               ; clk_sm:subClk|counter[13]                               ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.053      ;
; 0.761 ; clk_sm:subClk|counter[1]                                ; clk_sm:subClk|counter[1]                                ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; clk_sm:subClk|counter[5]                                ; clk_sm:subClk|counter[5]                                ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.549      ;
; 0.761 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.549      ;
; 0.762 ; clk_sm:subClk|counter[15]                               ; clk_sm:subClk|counter[15]                               ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; clk                    ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; clk_sm:subClk|counter[2]                                ; clk_sm:subClk|counter[2]                                ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; clk_sm:subClk|counter[6]                                ; clk_sm:subClk|counter[6]                                ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; clk_sm:subClk|counter[7]                                ; clk_sm:subClk|counter[7]                                ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; clk_sm:subClk|counter[9]                                ; clk_sm:subClk|counter[9]                                ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; clk_sm:subClk|counter[4]                                ; clk_sm:subClk|counter[4]                                ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; clk_sm:subClk|counter[12]                               ; clk_sm:subClk|counter[12]                               ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; clk_sm:subClk|counter[14]                               ; clk_sm:subClk|counter[14]                               ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; clk_sm:subClk|counter[10]                               ; clk_sm:subClk|counter[10]                               ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; clk_sm:subClk|counter[8]                                ; clk_sm:subClk|counter[8]                                ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.771 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; clk                    ; clk         ; 0.000        ; 0.082      ; 1.065      ;
; 0.785 ; clk_sm:subClk|counter[0]                                ; clk_sm:subClk|counter[0]                                ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.078      ;
; 0.875 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.663      ;
; 0.876 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.664      ;
; 0.884 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.672      ;
; 0.885 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.673      ;
; 0.892 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.680      ;
; 0.892 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.680      ;
; 0.901 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.689      ;
; 0.901 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.689      ;
; 0.901 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.689      ;
; 1.016 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.804      ;
; 1.016 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.804      ;
; 1.024 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.812      ;
; 1.025 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.813      ;
; 1.025 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.813      ;
; 1.032 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.820      ;
; 1.041 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.829      ;
; 1.041 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.829      ;
; 1.041 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.829      ;
; 1.050 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.838      ;
; 1.059 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; clk                    ; clk         ; 0.000        ; 0.576      ; 1.847      ;
; 1.094 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; clk                    ; clk         ; 0.000        ; 0.102      ; 1.408      ;
; 1.095 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; clk                    ; clk         ; 0.000        ; 0.102      ; 1.409      ;
; 1.097 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; clk                    ; clk         ; 0.000        ; 0.102      ; 1.411      ;
; 1.098 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; clk                    ; clk         ; 0.000        ; 0.082      ; 1.392      ;
; 1.099 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; clk                    ; clk         ; 0.000        ; 0.082      ; 1.393      ;
; 1.099 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; clk                    ; clk         ; 0.000        ; 0.082      ; 1.393      ;
; 1.100 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; clk                    ; clk         ; 0.000        ; 0.082      ; 1.394      ;
; 1.103 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; clk                    ; clk         ; 0.000        ; 0.102      ; 1.417      ;
; 1.106 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; clk                    ; clk         ; 0.000        ; 0.082      ; 1.400      ;
; 1.106 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; clk                    ; clk         ; 0.000        ; 0.082      ; 1.400      ;
; 1.109 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; clk                    ; clk         ; 0.000        ; 0.082      ; 1.403      ;
; 1.111 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.404      ;
; 1.111 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; clk                    ; clk         ; 0.000        ; 0.102      ; 1.425      ;
; 1.112 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; clk                    ; clk         ; 0.000        ; 0.102      ; 1.426      ;
; 1.115 ; clk_sm:subClk|counter[1]                                ; clk_sm:subClk|counter[2]                                ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.408      ;
; 1.115 ; clk_sm:subClk|counter[3]                                ; clk_sm:subClk|counter[4]                                ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.408      ;
; 1.115 ; clk_sm:subClk|counter[11]                               ; clk_sm:subClk|counter[12]                               ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.408      ;
; 1.115 ; clk_sm:subClk|counter[13]                               ; clk_sm:subClk|counter[14]                               ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.408      ;
; 1.115 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; clk                    ; clk         ; 0.000        ; 0.082      ; 1.409      ;
; 1.115 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; clk                    ; clk         ; 0.000        ; 0.082      ; 1.409      ;
; 1.116 ; clk_sm:subClk|counter[5]                                ; clk_sm:subClk|counter[6]                                ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.117 ; clk_sm:subClk|counter[9]                                ; clk_sm:subClk|counter[10]                               ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; clk_sm:subClk|counter[7]                                ; clk_sm:subClk|counter[8]                                ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.118 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; clk                    ; clk         ; 0.000        ; 0.082      ; 1.412      ;
; 1.123 ; clk_sm:subClk|counter[0]                                ; clk_sm:subClk|counter[1]                                ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.416      ;
; 1.124 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; clk                    ; clk         ; 0.000        ; 0.082      ; 1.418      ;
; 1.124 ; clk_sm:subClk|counter[2]                                ; clk_sm:subClk|counter[3]                                ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.417      ;
; 1.124 ; clk_sm:subClk|counter[6]                                ; clk_sm:subClk|counter[7]                                ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.417      ;
; 1.125 ; clk_sm:subClk|counter[12]                               ; clk_sm:subClk|counter[13]                               ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; clk_sm:subClk|counter[4]                                ; clk_sm:subClk|counter[5]                                ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; clk_sm:subClk|counter[14]                               ; clk_sm:subClk|counter[15]                               ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.418      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_sm:subClk|loop_clk'                                                                                                                      ;
+-------+-----------------------------------------+------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                      ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.452 ; row_sm:row|state[0]                     ; row_sm:row|state[0]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.082      ; 0.746      ;
; 0.464 ; row_sm:row|state[2]                     ; row_sm:row|state[2]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.082      ; 0.758      ;
; 0.538 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[0]     ; clk                    ; clk_sm:subClk|loop_clk ; 0.000        ; 1.293      ; 2.073      ;
; 0.538 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[1]     ; clk                    ; clk_sm:subClk|loop_clk ; 0.000        ; 1.293      ; 2.073      ;
; 0.538 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[2]     ; clk                    ; clk_sm:subClk|loop_clk ; 0.000        ; 1.293      ; 2.073      ;
; 0.538 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[3]     ; clk                    ; clk_sm:subClk|loop_clk ; 0.000        ; 1.293      ; 2.073      ;
; 0.543 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[0] ; clk                    ; clk_sm:subClk|loop_clk ; 0.000        ; 1.294      ; 2.079      ;
; 0.543 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[1] ; clk                    ; clk_sm:subClk|loop_clk ; 0.000        ; 1.294      ; 2.079      ;
; 0.543 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[2] ; clk                    ; clk_sm:subClk|loop_clk ; 0.000        ; 1.294      ; 2.079      ;
; 0.543 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[3] ; clk                    ; clk_sm:subClk|loop_clk ; 0.000        ; 1.294      ; 2.079      ;
; 0.747 ; row_sm:row|state[0]                     ; row_sm:row|state[2]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.083      ; 1.042      ;
; 0.789 ; row_sm:row|state[2]                     ; row_sm:row|state[0]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.081      ; 1.082      ;
; 0.917 ; row_sm:row|state[0]                     ; record_sm:memory|last[0]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.082      ; 1.211      ;
; 0.935 ; row_sm:row|state[0]                     ; record_sm:memory|last[2]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.082      ; 1.229      ;
; 1.098 ; row_sm:row|state[3]                     ; row_sm:row|state[1]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.082      ; 1.392      ;
; 1.128 ; record_sm:memory|last[0]                ; record_sm:memory|lastlast[0] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.083      ; 1.423      ;
; 1.148 ; record_sm:memory|last[2]                ; record_sm:memory|lastlast[2] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.083      ; 1.443      ;
; 1.159 ; record_sm:memory|last[1]                ; record_sm:memory|lastlast[1] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.083      ; 1.454      ;
; 1.160 ; row_sm:row|state[0]                     ; row_sm:row|state[1]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.083      ; 1.455      ;
; 1.183 ; record_sm:memory|last[3]                ; record_sm:memory|lastlast[3] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.083      ; 1.478      ;
; 1.238 ; row_sm:row|state[2]                     ; row_sm:row|state[1]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.082      ; 1.532      ;
; 1.239 ; row_sm:row|state[1]                     ; row_sm:row|state[1]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.082      ; 1.533      ;
; 1.240 ; row_sm:row|state[0]                     ; record_sm:memory|last[3]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.082      ; 1.534      ;
; 1.245 ; row_sm:row|state[3]                     ; row_sm:row|state[3]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.082      ; 1.539      ;
; 1.248 ; row_sm:row|state[0]                     ; record_sm:memory|last[1]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.082      ; 1.542      ;
; 1.250 ; row_sm:row|state[3]                     ; row_sm:row|state[0]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.081      ; 1.543      ;
; 1.304 ; row_sm:row|state[0]                     ; row_sm:row|state[3]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.083      ; 1.599      ;
; 1.341 ; row_sm:row|state[3]                     ; row_sm:row|state[2]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.082      ; 1.635      ;
; 1.345 ; row_sm:row|state[2]                     ; record_sm:memory|last[1]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.081      ; 1.638      ;
; 1.351 ; row_sm:row|state[1]                     ; row_sm:row|state[2]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.082      ; 1.645      ;
; 1.471 ; row_sm:row|state[1]                     ; row_sm:row|state[3]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.082      ; 1.765      ;
; 1.479 ; row_sm:row|state[3]                     ; record_sm:memory|last[0]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.081      ; 1.772      ;
; 1.490 ; row_sm:row|state[3]                     ; record_sm:memory|last[2]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.081      ; 1.783      ;
; 1.519 ; row_sm:row|state[2]                     ; row_sm:row|state[3]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.082      ; 1.813      ;
; 1.537 ; row_sm:row|state[1]                     ; record_sm:memory|last[2]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.081      ; 1.830      ;
; 1.619 ; row_sm:row|state[1]                     ; record_sm:memory|last[0]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.081      ; 1.912      ;
; 1.623 ; row_sm:row|state[3]                     ; record_sm:memory|last[3]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.081      ; 1.916      ;
; 1.654 ; row_sm:row|state[3]                     ; record_sm:memory|last[1]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.081      ; 1.947      ;
; 1.723 ; row_sm:row|state[2]                     ; record_sm:memory|last[0]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.081      ; 2.016      ;
; 1.746 ; row_sm:row|state[2]                     ; record_sm:memory|last[2]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.081      ; 2.039      ;
; 1.757 ; row_sm:row|state[1]                     ; row_sm:row|state[0]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.081      ; 2.050      ;
; 1.795 ; row_sm:row|state[1]                     ; record_sm:memory|last[1]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.081      ; 2.088      ;
; 1.849 ; row_sm:row|state[1]                     ; record_sm:memory|last[3]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.081      ; 2.142      ;
; 1.903 ; row_sm:row|state[2]                     ; record_sm:memory|last[3]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.081      ; 2.196      ;
; 2.560 ; row_sm:row|state[3]                     ; record_sm:memory|lastlast[3] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.082      ; 2.854      ;
; 2.560 ; row_sm:row|state[3]                     ; record_sm:memory|lastlast[2] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.082      ; 2.854      ;
; 2.560 ; row_sm:row|state[3]                     ; record_sm:memory|lastlast[1] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.082      ; 2.854      ;
; 2.560 ; row_sm:row|state[3]                     ; record_sm:memory|lastlast[0] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.082      ; 2.854      ;
; 2.615 ; row_sm:row|state[0]                     ; record_sm:memory|lastlast[3] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.083      ; 2.910      ;
; 2.615 ; row_sm:row|state[0]                     ; record_sm:memory|lastlast[2] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.083      ; 2.910      ;
; 2.615 ; row_sm:row|state[0]                     ; record_sm:memory|lastlast[1] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.083      ; 2.910      ;
; 2.615 ; row_sm:row|state[0]                     ; record_sm:memory|lastlast[0] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.083      ; 2.910      ;
; 2.702 ; row_sm:row|state[2]                     ; record_sm:memory|lastlast[3] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.082      ; 2.996      ;
; 2.702 ; row_sm:row|state[1]                     ; record_sm:memory|lastlast[3] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.082      ; 2.996      ;
; 2.702 ; row_sm:row|state[2]                     ; record_sm:memory|lastlast[2] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.082      ; 2.996      ;
; 2.702 ; row_sm:row|state[1]                     ; record_sm:memory|lastlast[2] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.082      ; 2.996      ;
; 2.702 ; row_sm:row|state[2]                     ; record_sm:memory|lastlast[1] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.082      ; 2.996      ;
; 2.702 ; row_sm:row|state[1]                     ; record_sm:memory|lastlast[1] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.082      ; 2.996      ;
; 2.702 ; row_sm:row|state[2]                     ; record_sm:memory|lastlast[0] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.082      ; 2.996      ;
; 2.702 ; row_sm:row|state[1]                     ; record_sm:memory|lastlast[0] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.082      ; 2.996      ;
+-------+-----------------------------------------+------------------------------+------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[0]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[10]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[11]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[12]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[13]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[14]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[15]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[1]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[2]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[3]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[4]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[5]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[6]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[7]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[8]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[9]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|loop_clk                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; record_pressed:recordPressed|wasPressed                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|on1         ;
; 0.280  ; 0.500        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ;
; 0.280  ; 0.500        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ;
; 0.280  ; 0.500        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ;
; 0.280  ; 0.500        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ;
; 0.280  ; 0.500        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ;
; 0.280  ; 0.500        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; record_pressed:recordPressed|wasPressed                 ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|on1         ;
; 0.292  ; 0.512        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[0]                                ;
; 0.292  ; 0.512        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[10]                               ;
; 0.292  ; 0.512        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[11]                               ;
; 0.292  ; 0.512        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[12]                               ;
; 0.292  ; 0.512        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[13]                               ;
; 0.292  ; 0.512        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[14]                               ;
; 0.292  ; 0.512        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[15]                               ;
; 0.292  ; 0.512        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[1]                                ;
; 0.292  ; 0.512        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[2]                                ;
; 0.292  ; 0.512        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[3]                                ;
; 0.292  ; 0.512        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[4]                                ;
; 0.292  ; 0.512        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[5]                                ;
; 0.292  ; 0.512        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[6]                                ;
; 0.292  ; 0.512        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[7]                                ;
; 0.292  ; 0.512        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[8]                                ;
; 0.292  ; 0.512        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[9]                                ;
; 0.292  ; 0.512        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|loop_clk                                  ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[0]                                ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[10]                               ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[11]                               ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[12]                               ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[13]                               ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[14]                               ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[15]                               ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[1]                                ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[2]                                ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[3]                                ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[4]                                ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[5]                                ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[6]                                ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[7]                                ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[8]                                ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[9]                                ;
; 0.299  ; 0.487        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|loop_clk                                  ;
; 0.301  ; 0.489        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; record_pressed:recordPressed|wasPressed                 ;
; 0.301  ; 0.489        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ;
; 0.301  ; 0.489        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ;
; 0.301  ; 0.489        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ;
; 0.301  ; 0.489        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ;
; 0.301  ; 0.489        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_sm:subClk|loop_clk'                                                                ;
+--------+--------------+----------------+------------------+------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+------------------------+------------+----------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[0]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[1]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[2]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[3]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[0]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[3]              ;
; 0.168  ; 0.388        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[1]              ;
; 0.168  ; 0.388        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[2]              ;
; 0.168  ; 0.388        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[3]              ;
; 0.169  ; 0.389        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[0]         ;
; 0.169  ; 0.389        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[1]         ;
; 0.169  ; 0.389        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[2]         ;
; 0.169  ; 0.389        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[3]         ;
; 0.169  ; 0.389        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[0]     ;
; 0.169  ; 0.389        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[1]     ;
; 0.169  ; 0.389        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[2]     ;
; 0.169  ; 0.389        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[3]     ;
; 0.169  ; 0.389        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[0]              ;
; 0.416  ; 0.416        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; subClk|loop_clk~clkctrl|inclk[0] ;
; 0.416  ; 0.416        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; subClk|loop_clk~clkctrl|outclk   ;
; 0.420  ; 0.608        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[0]         ;
; 0.420  ; 0.608        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[1]         ;
; 0.420  ; 0.608        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[2]         ;
; 0.420  ; 0.608        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[3]         ;
; 0.420  ; 0.608        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[0]     ;
; 0.420  ; 0.608        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[1]     ;
; 0.420  ; 0.608        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[2]     ;
; 0.420  ; 0.608        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[3]     ;
; 0.420  ; 0.608        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[0]              ;
; 0.420  ; 0.608        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[1]              ;
; 0.420  ; 0.608        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[2]              ;
; 0.420  ; 0.608        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[3]              ;
; 0.437  ; 0.437        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row|state[1]|clk                 ;
; 0.437  ; 0.437        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row|state[2]|clk                 ;
; 0.437  ; 0.437        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row|state[3]|clk                 ;
; 0.438  ; 0.438        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[0]|clk               ;
; 0.438  ; 0.438        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[1]|clk               ;
; 0.438  ; 0.438        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[2]|clk               ;
; 0.438  ; 0.438        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[3]|clk               ;
; 0.438  ; 0.438        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[0]|clk           ;
; 0.438  ; 0.438        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[1]|clk           ;
; 0.438  ; 0.438        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[2]|clk           ;
; 0.438  ; 0.438        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[3]|clk           ;
; 0.438  ; 0.438        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row|state[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; subClk|loop_clk|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; subClk|loop_clk|q                ;
; 0.560  ; 0.560        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[0]|clk               ;
; 0.560  ; 0.560        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[1]|clk               ;
; 0.560  ; 0.560        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[2]|clk               ;
; 0.560  ; 0.560        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[3]|clk               ;
; 0.560  ; 0.560        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[0]|clk           ;
; 0.560  ; 0.560        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[1]|clk           ;
; 0.560  ; 0.560        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[2]|clk           ;
; 0.560  ; 0.560        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[3]|clk           ;
; 0.560  ; 0.560        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row|state[0]|clk                 ;
; 0.560  ; 0.560        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row|state[1]|clk                 ;
; 0.560  ; 0.560        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row|state[2]|clk                 ;
; 0.560  ; 0.560        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row|state[3]|clk                 ;
; 0.581  ; 0.581        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; subClk|loop_clk~clkctrl|inclk[0] ;
; 0.581  ; 0.581        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; subClk|loop_clk~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+------------------------+------------+----------------------------------+


+-------------------------------------------------------------------------------------------+
; Setup Times                                                                               ;
+-----------+------------------------+--------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+-------+------------+------------------------+
; col[*]    ; clk                    ; 3.450  ; 3.681 ; Rise       ; clk                    ;
;  col[0]   ; clk                    ; 2.420  ; 2.688 ; Rise       ; clk                    ;
;  col[1]   ; clk                    ; 3.222  ; 3.505 ; Rise       ; clk                    ;
;  col[2]   ; clk                    ; 3.108  ; 3.389 ; Rise       ; clk                    ;
;  col[3]   ; clk                    ; 3.450  ; 3.681 ; Rise       ; clk                    ;
; reset     ; clk                    ; 0.759  ; 0.990 ; Rise       ; clk                    ;
; col[*]    ; clk_sm:subClk|loop_clk ; 3.807  ; 3.965 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[0]   ; clk_sm:subClk|loop_clk ; 2.730  ; 2.822 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[1]   ; clk_sm:subClk|loop_clk ; 3.807  ; 3.965 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[2]   ; clk_sm:subClk|loop_clk ; 3.736  ; 3.858 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[3]   ; clk_sm:subClk|loop_clk ; 3.595  ; 3.749 ; Rise       ; clk_sm:subClk|loop_clk ;
; reset     ; clk_sm:subClk|loop_clk ; -0.181 ; 0.063 ; Rise       ; clk_sm:subClk|loop_clk ;
+-----------+------------------------+--------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; col[*]    ; clk                    ; -1.939 ; -2.185 ; Rise       ; clk                    ;
;  col[0]   ; clk                    ; -1.939 ; -2.185 ; Rise       ; clk                    ;
;  col[1]   ; clk                    ; -2.634 ; -2.907 ; Rise       ; clk                    ;
;  col[2]   ; clk                    ; -2.596 ; -2.857 ; Rise       ; clk                    ;
;  col[3]   ; clk                    ; -2.857 ; -3.078 ; Rise       ; clk                    ;
; reset     ; clk                    ; 0.286  ; 0.051  ; Rise       ; clk                    ;
; col[*]    ; clk_sm:subClk|loop_clk ; -0.632 ; -0.822 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[0]   ; clk_sm:subClk|loop_clk ; -1.175 ; -1.442 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[1]   ; clk_sm:subClk|loop_clk ; -0.728 ; -0.967 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[2]   ; clk_sm:subClk|loop_clk ; -1.063 ; -1.308 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[3]   ; clk_sm:subClk|loop_clk ; -0.632 ; -0.822 ; Rise       ; clk_sm:subClk|loop_clk ;
; reset     ; clk_sm:subClk|loop_clk ; 1.071  ; 0.852  ; Rise       ; clk_sm:subClk|loop_clk ;
+-----------+------------------------+--------+--------+------------+------------------------+


+-------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                     ;
+-----------+------------------------+--------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+-------+------------+------------------------+
; seg[*]    ; clk                    ; 8.282  ; 8.030 ; Rise       ; clk                    ;
;  seg[0]   ; clk                    ; 8.265  ; 8.009 ; Rise       ; clk                    ;
;  seg[1]   ; clk                    ; 7.965  ; 7.834 ; Rise       ; clk                    ;
;  seg[2]   ; clk                    ; 8.020  ; 7.824 ; Rise       ; clk                    ;
;  seg[3]   ; clk                    ; 7.760  ; 7.594 ; Rise       ; clk                    ;
;  seg[4]   ; clk                    ; 7.722  ; 7.575 ; Rise       ; clk                    ;
;  seg[5]   ; clk                    ; 8.282  ; 8.030 ; Rise       ; clk                    ;
;  seg[6]   ; clk                    ; 7.803  ; 7.933 ; Rise       ; clk                    ;
; seg[*]    ; clk_sm:subClk|loop_clk ; 10.050 ; 9.795 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[0]   ; clk_sm:subClk|loop_clk ; 10.035 ; 9.783 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[1]   ; clk_sm:subClk|loop_clk ; 9.735  ; 9.602 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[2]   ; clk_sm:subClk|loop_clk ; 9.788  ; 9.586 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[3]   ; clk_sm:subClk|loop_clk ; 9.530  ; 9.367 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[4]   ; clk_sm:subClk|loop_clk ; 9.492  ; 9.349 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[5]   ; clk_sm:subClk|loop_clk ; 10.050 ; 9.795 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[6]   ; clk_sm:subClk|loop_clk ; 9.571  ; 9.706 ; Rise       ; clk_sm:subClk|loop_clk ;
+-----------+------------------------+--------+-------+------------+------------------------+


+------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                            ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; seg[*]    ; clk                    ; 7.141 ; 7.003 ; Rise       ; clk                    ;
;  seg[0]   ; clk                    ; 7.663 ; 7.421 ; Rise       ; clk                    ;
;  seg[1]   ; clk                    ; 7.431 ; 7.237 ; Rise       ; clk                    ;
;  seg[2]   ; clk                    ; 7.435 ; 7.249 ; Rise       ; clk                    ;
;  seg[3]   ; clk                    ; 7.175 ; 7.023 ; Rise       ; clk                    ;
;  seg[4]   ; clk                    ; 7.141 ; 7.003 ; Rise       ; clk                    ;
;  seg[5]   ; clk                    ; 7.680 ; 7.441 ; Rise       ; clk                    ;
;  seg[6]   ; clk                    ; 7.227 ; 7.399 ; Rise       ; clk                    ;
; seg[*]    ; clk_sm:subClk|loop_clk ; 7.980 ; 7.841 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[0]   ; clk_sm:subClk|loop_clk ; 8.502 ; 8.259 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[1]   ; clk_sm:subClk|loop_clk ; 8.270 ; 8.075 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[2]   ; clk_sm:subClk|loop_clk ; 8.273 ; 8.088 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[3]   ; clk_sm:subClk|loop_clk ; 8.014 ; 7.861 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[4]   ; clk_sm:subClk|loop_clk ; 7.980 ; 7.841 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[5]   ; clk_sm:subClk|loop_clk ; 8.519 ; 8.279 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[6]   ; clk_sm:subClk|loop_clk ; 8.066 ; 8.237 ; Rise       ; clk_sm:subClk|loop_clk ;
+-----------+------------------------+-------+-------+------------+------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                            ;
+------------+-----------------+------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name             ; Note ;
+------------+-----------------+------------------------+------+
; 244.98 MHz ; 244.98 MHz      ; clk                    ;      ;
; 331.02 MHz ; 331.02 MHz      ; clk_sm:subClk|loop_clk ;      ;
+------------+-----------------+------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary              ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk                    ; -3.082 ; -94.079       ;
; clk_sm:subClk|loop_clk ; -2.021 ; -19.769       ;
+------------------------+--------+---------------+


+------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary              ;
+------------------------+-------+---------------+
; Clock                  ; Slack ; End Point TNS ;
+------------------------+-------+---------------+
; clk                    ; 0.150 ; 0.000         ;
; clk_sm:subClk|loop_clk ; 0.401 ; 0.000         ;
+------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+------------------------+--------+----------------+
; Clock                  ; Slack  ; End Point TNS  ;
+------------------------+--------+----------------+
; clk                    ; -3.000 ; -59.506        ;
; clk_sm:subClk|loop_clk ; -1.487 ; -17.844        ;
+------------------------+--------+----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                ;
+--------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.082 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk          ; clk         ; 1.000        ; -0.075     ; 4.009      ;
; -3.082 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk          ; clk         ; 1.000        ; -0.075     ; 4.009      ;
; -3.082 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk          ; clk         ; 1.000        ; -0.075     ; 4.009      ;
; -3.082 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk          ; clk         ; 1.000        ; -0.075     ; 4.009      ;
; -3.080 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk          ; clk         ; 1.000        ; -0.545     ; 3.537      ;
; -3.080 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk          ; clk         ; 1.000        ; -0.545     ; 3.537      ;
; -3.080 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk          ; clk         ; 1.000        ; -0.545     ; 3.537      ;
; -3.080 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk          ; clk         ; 1.000        ; -0.545     ; 3.537      ;
; -3.048 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk          ; clk         ; 1.000        ; -0.545     ; 3.505      ;
; -3.048 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk          ; clk         ; 1.000        ; -0.545     ; 3.505      ;
; -3.048 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk          ; clk         ; 1.000        ; -0.545     ; 3.505      ;
; -3.048 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk          ; clk         ; 1.000        ; -0.545     ; 3.505      ;
; -2.975 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk          ; clk         ; 1.000        ; -0.545     ; 3.432      ;
; -2.975 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk          ; clk         ; 1.000        ; -0.545     ; 3.432      ;
; -2.975 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk          ; clk         ; 1.000        ; -0.545     ; 3.432      ;
; -2.975 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk          ; clk         ; 1.000        ; -0.545     ; 3.432      ;
; -2.874 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.801      ;
; -2.874 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.801      ;
; -2.874 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.801      ;
; -2.874 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.801      ;
; -2.844 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk          ; clk         ; 1.000        ; -0.545     ; 3.301      ;
; -2.844 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk          ; clk         ; 1.000        ; -0.545     ; 3.301      ;
; -2.844 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk          ; clk         ; 1.000        ; -0.545     ; 3.301      ;
; -2.844 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk          ; clk         ; 1.000        ; -0.545     ; 3.301      ;
; -2.840 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk          ; clk         ; 1.000        ; -0.545     ; 3.297      ;
; -2.840 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk          ; clk         ; 1.000        ; -0.545     ; 3.297      ;
; -2.840 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk          ; clk         ; 1.000        ; -0.545     ; 3.297      ;
; -2.840 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk          ; clk         ; 1.000        ; -0.545     ; 3.297      ;
; -2.830 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk          ; clk         ; 1.000        ; -0.545     ; 3.287      ;
; -2.830 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk          ; clk         ; 1.000        ; -0.545     ; 3.287      ;
; -2.830 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk          ; clk         ; 1.000        ; -0.545     ; 3.287      ;
; -2.830 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk          ; clk         ; 1.000        ; -0.545     ; 3.287      ;
; -2.748 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.675      ;
; -2.748 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.675      ;
; -2.748 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.675      ;
; -2.748 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.675      ;
; -2.748 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.675      ;
; -2.748 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.675      ;
; -2.748 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.675      ;
; -2.748 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.675      ;
; -2.699 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.626      ;
; -2.699 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.626      ;
; -2.699 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.626      ;
; -2.699 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.626      ;
; -2.681 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.609      ;
; -2.681 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.609      ;
; -2.681 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.609      ;
; -2.681 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.609      ;
; -2.673 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.601      ;
; -2.673 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.601      ;
; -2.673 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.601      ;
; -2.673 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.601      ;
; -2.667 ; clk_sm:subClk|counter[7]                                ; clk_sm:subClk|loop_clk                                  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.597      ;
; -2.629 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; clk          ; clk         ; 1.000        ; 0.378      ; 4.009      ;
; -2.629 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; clk          ; clk         ; 1.000        ; 0.378      ; 4.009      ;
; -2.629 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; clk          ; clk         ; 1.000        ; 0.378      ; 4.009      ;
; -2.629 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; clk          ; clk         ; 1.000        ; 0.378      ; 4.009      ;
; -2.629 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; clk          ; clk         ; 1.000        ; 0.378      ; 4.009      ;
; -2.629 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; clk          ; clk         ; 1.000        ; 0.378      ; 4.009      ;
; -2.627 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.537      ;
; -2.627 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; clk          ; clk         ; 1.000        ; -0.092     ; 3.537      ;
; -2.627 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.537      ;
; -2.627 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.537      ;
; -2.627 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.537      ;
; -2.627 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.537      ;
; -2.595 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.505      ;
; -2.595 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; clk          ; clk         ; 1.000        ; -0.092     ; 3.505      ;
; -2.595 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.505      ;
; -2.595 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.505      ;
; -2.595 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.505      ;
; -2.595 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.505      ;
; -2.579 ; clk_sm:subClk|counter[14]                               ; clk_sm:subClk|loop_clk                                  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.509      ;
; -2.563 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.490      ;
; -2.563 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.490      ;
; -2.563 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.490      ;
; -2.563 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.490      ;
; -2.558 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.486      ;
; -2.558 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.486      ;
; -2.558 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.486      ;
; -2.558 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.486      ;
; -2.532 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.459      ;
; -2.532 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.459      ;
; -2.532 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.459      ;
; -2.532 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.459      ;
; -2.522 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.432      ;
; -2.522 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; clk          ; clk         ; 1.000        ; -0.092     ; 3.432      ;
; -2.522 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.432      ;
; -2.522 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.432      ;
; -2.522 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.432      ;
; -2.522 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.432      ;
; -2.508 ; clk_sm:subClk|counter[4]                                ; clk_sm:subClk|loop_clk                                  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.438      ;
; -2.492 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.420      ;
; -2.492 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.420      ;
; -2.492 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.420      ;
; -2.492 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.420      ;
; -2.461 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; clk          ; clk         ; 1.000        ; -0.074     ; 3.389      ;
; -2.461 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; clk          ; clk         ; 1.000        ; -0.074     ; 3.389      ;
; -2.461 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; clk          ; clk         ; 1.000        ; -0.074     ; 3.389      ;
; -2.461 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.074     ; 3.389      ;
; -2.461 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; clk          ; clk         ; 1.000        ; -0.074     ; 3.389      ;
+--------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_sm:subClk|loop_clk'                                                                                                                       ;
+--------+-----------------------------------------+------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                      ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+------------------------------+------------------------+------------------------+--------------+------------+------------+
; -2.021 ; row_sm:row|state[2]                     ; record_sm:memory|lastlast[3] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.950      ;
; -2.021 ; row_sm:row|state[2]                     ; record_sm:memory|lastlast[2] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.950      ;
; -2.021 ; row_sm:row|state[2]                     ; record_sm:memory|lastlast[1] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.950      ;
; -2.021 ; row_sm:row|state[2]                     ; record_sm:memory|lastlast[0] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.950      ;
; -2.020 ; row_sm:row|state[1]                     ; record_sm:memory|lastlast[3] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.949      ;
; -2.020 ; row_sm:row|state[1]                     ; record_sm:memory|lastlast[2] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.949      ;
; -2.020 ; row_sm:row|state[1]                     ; record_sm:memory|lastlast[1] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.949      ;
; -2.020 ; row_sm:row|state[1]                     ; record_sm:memory|lastlast[0] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.949      ;
; -2.014 ; row_sm:row|state[2]                     ; record_sm:memory|last[3]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.074     ; 2.942      ;
; -2.014 ; row_sm:row|state[2]                     ; record_sm:memory|last[1]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.074     ; 2.942      ;
; -2.014 ; row_sm:row|state[2]                     ; record_sm:memory|last[2]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.074     ; 2.942      ;
; -2.014 ; row_sm:row|state[2]                     ; record_sm:memory|last[0]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.074     ; 2.942      ;
; -2.013 ; row_sm:row|state[1]                     ; record_sm:memory|last[3]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.074     ; 2.941      ;
; -2.013 ; row_sm:row|state[1]                     ; record_sm:memory|last[1]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.074     ; 2.941      ;
; -2.013 ; row_sm:row|state[1]                     ; record_sm:memory|last[2]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.074     ; 2.941      ;
; -2.013 ; row_sm:row|state[1]                     ; record_sm:memory|last[0]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.074     ; 2.941      ;
; -1.848 ; row_sm:row|state[0]                     ; record_sm:memory|lastlast[3] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.778      ;
; -1.848 ; row_sm:row|state[0]                     ; record_sm:memory|lastlast[2] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.778      ;
; -1.848 ; row_sm:row|state[0]                     ; record_sm:memory|lastlast[1] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.778      ;
; -1.848 ; row_sm:row|state[0]                     ; record_sm:memory|lastlast[0] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.778      ;
; -1.841 ; row_sm:row|state[0]                     ; record_sm:memory|last[3]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.770      ;
; -1.841 ; row_sm:row|state[0]                     ; record_sm:memory|last[1]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.770      ;
; -1.841 ; row_sm:row|state[0]                     ; record_sm:memory|last[2]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.770      ;
; -1.841 ; row_sm:row|state[0]                     ; record_sm:memory|last[0]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.770      ;
; -1.818 ; row_sm:row|state[3]                     ; record_sm:memory|lastlast[3] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.747      ;
; -1.818 ; row_sm:row|state[3]                     ; record_sm:memory|lastlast[2] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.747      ;
; -1.818 ; row_sm:row|state[3]                     ; record_sm:memory|lastlast[1] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.747      ;
; -1.818 ; row_sm:row|state[3]                     ; record_sm:memory|lastlast[0] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 2.747      ;
; -1.811 ; row_sm:row|state[3]                     ; record_sm:memory|last[3]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.074     ; 2.739      ;
; -1.811 ; row_sm:row|state[3]                     ; record_sm:memory|last[1]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.074     ; 2.739      ;
; -1.811 ; row_sm:row|state[3]                     ; record_sm:memory|last[2]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.074     ; 2.739      ;
; -1.811 ; row_sm:row|state[3]                     ; record_sm:memory|last[0]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.074     ; 2.739      ;
; -1.346 ; row_sm:row|state[1]                     ; row_sm:row|state[0]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.074     ; 2.274      ;
; -0.917 ; row_sm:row|state[1]                     ; row_sm:row|state[3]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 1.846      ;
; -0.857 ; row_sm:row|state[2]                     ; row_sm:row|state[3]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 1.786      ;
; -0.746 ; row_sm:row|state[1]                     ; row_sm:row|state[2]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 1.675      ;
; -0.726 ; row_sm:row|state[3]                     ; row_sm:row|state[0]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.074     ; 1.654      ;
; -0.725 ; row_sm:row|state[0]                     ; row_sm:row|state[3]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 1.655      ;
; -0.721 ; row_sm:row|state[3]                     ; row_sm:row|state[2]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 1.650      ;
; -0.714 ; row_sm:row|state[3]                     ; row_sm:row|state[3]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 1.643      ;
; -0.620 ; row_sm:row|state[2]                     ; row_sm:row|state[1]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 1.549      ;
; -0.611 ; row_sm:row|state[1]                     ; row_sm:row|state[1]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 1.540      ;
; -0.572 ; record_sm:memory|last[3]                ; record_sm:memory|lastlast[3] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 1.502      ;
; -0.542 ; record_sm:memory|last[1]                ; record_sm:memory|lastlast[1] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 1.472      ;
; -0.529 ; row_sm:row|state[0]                     ; row_sm:row|state[1]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 1.459      ;
; -0.516 ; record_sm:memory|last[2]                ; record_sm:memory|lastlast[2] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 1.446      ;
; -0.496 ; record_sm:memory|last[0]                ; record_sm:memory|lastlast[0] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 1.426      ;
; -0.496 ; row_sm:row|state[3]                     ; row_sm:row|state[1]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 1.425      ;
; -0.159 ; row_sm:row|state[2]                     ; row_sm:row|state[0]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.074     ; 1.087      ;
; -0.102 ; row_sm:row|state[0]                     ; row_sm:row|state[2]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 1.032      ;
; -0.077 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[0] ; clk                    ; clk_sm:subClk|loop_clk ; 1.000        ; 0.944      ; 2.013      ;
; -0.077 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[1] ; clk                    ; clk_sm:subClk|loop_clk ; 1.000        ; 0.944      ; 2.013      ;
; -0.077 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[2] ; clk                    ; clk_sm:subClk|loop_clk ; 1.000        ; 0.944      ; 2.013      ;
; -0.077 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[3] ; clk                    ; clk_sm:subClk|loop_clk ; 1.000        ; 0.944      ; 2.013      ;
; -0.070 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[0]     ; clk                    ; clk_sm:subClk|loop_clk ; 1.000        ; 0.943      ; 2.005      ;
; -0.070 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[1]     ; clk                    ; clk_sm:subClk|loop_clk ; 1.000        ; 0.943      ; 2.005      ;
; -0.070 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[2]     ; clk                    ; clk_sm:subClk|loop_clk ; 1.000        ; 0.943      ; 2.005      ;
; -0.070 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[3]     ; clk                    ; clk_sm:subClk|loop_clk ; 1.000        ; 0.943      ; 2.005      ;
; 0.159  ; row_sm:row|state[0]                     ; row_sm:row|state[0]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 0.770      ;
; 0.159  ; row_sm:row|state[2]                     ; row_sm:row|state[2]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.073     ; 0.770      ;
+--------+-----------------------------------------+------------------------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                          ;
+-------+---------------------------------------------------------+---------------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; 0.150 ; clk_sm:subClk|loop_clk                                  ; clk_sm:subClk|loop_clk                                  ; clk_sm:subClk|loop_clk ; clk         ; 0.000        ; 2.519      ; 3.134      ;
; 0.400 ; seven_seg_displays:seven_seg|multiplexer:m1|on1         ; seven_seg_displays:seven_seg|multiplexer:m1|on1         ; clk                    ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.418 ; clk_sm:subClk|loop_clk                                  ; clk_sm:subClk|loop_clk                                  ; clk_sm:subClk|loop_clk ; clk         ; -0.500       ; 2.519      ; 2.902      ;
; 0.455 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk                    ; clk         ; 0.000        ; 0.074      ; 0.724      ;
; 0.541 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.280      ;
; 0.544 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; clk                    ; clk         ; 0.000        ; 0.545      ; 1.284      ;
; 0.547 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; clk                    ; clk         ; 0.000        ; 0.545      ; 1.287      ;
; 0.556 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.295      ;
; 0.644 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.383      ;
; 0.663 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.402      ;
; 0.664 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.403      ;
; 0.669 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; clk                    ; clk         ; 0.000        ; 0.545      ; 1.409      ;
; 0.669 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.408      ;
; 0.675 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; clk                    ; clk         ; 0.000        ; 0.092      ; 0.962      ;
; 0.678 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.417      ;
; 0.679 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.418      ;
; 0.680 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; clk                    ; clk         ; 0.000        ; 0.092      ; 0.967      ;
; 0.687 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; clk                    ; clk         ; 0.000        ; 0.092      ; 0.974      ;
; 0.688 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; clk                    ; clk         ; 0.000        ; 0.092      ; 0.975      ;
; 0.688 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; clk                    ; clk         ; 0.000        ; 0.092      ; 0.975      ;
; 0.691 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; clk                    ; clk         ; 0.000        ; 0.092      ; 0.978      ;
; 0.692 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; clk                    ; clk         ; 0.000        ; 0.074      ; 0.961      ;
; 0.692 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; clk                    ; clk         ; 0.000        ; 0.074      ; 0.961      ;
; 0.693 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; clk                    ; clk         ; 0.000        ; 0.074      ; 0.962      ;
; 0.693 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; clk                    ; clk         ; 0.000        ; 0.074      ; 0.962      ;
; 0.693 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; clk                    ; clk         ; 0.000        ; 0.074      ; 0.962      ;
; 0.693 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; clk                    ; clk         ; 0.000        ; 0.074      ; 0.962      ;
; 0.693 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk                    ; clk         ; 0.000        ; 0.074      ; 0.962      ;
; 0.694 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk                    ; clk         ; 0.000        ; 0.074      ; 0.963      ;
; 0.695 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; clk                    ; clk         ; 0.000        ; 0.074      ; 0.964      ;
; 0.704 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk                    ; clk         ; 0.000        ; 0.074      ; 0.973      ;
; 0.706 ; clk_sm:subClk|counter[3]                                ; clk_sm:subClk|counter[3]                                ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; clk_sm:subClk|counter[13]                               ; clk_sm:subClk|counter[13]                               ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.707 ; clk_sm:subClk|counter[15]                               ; clk_sm:subClk|counter[15]                               ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; clk_sm:subClk|counter[1]                                ; clk_sm:subClk|counter[1]                                ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; clk_sm:subClk|counter[5]                                ; clk_sm:subClk|counter[5]                                ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; clk_sm:subClk|counter[11]                               ; clk_sm:subClk|counter[11]                               ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.709 ; clk_sm:subClk|counter[6]                                ; clk_sm:subClk|counter[6]                                ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; clk                    ; clk         ; 0.000        ; 0.074      ; 0.979      ;
; 0.710 ; clk_sm:subClk|counter[7]                                ; clk_sm:subClk|counter[7]                                ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; clk_sm:subClk|counter[9]                                ; clk_sm:subClk|counter[9]                                ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.977      ;
; 0.711 ; clk_sm:subClk|counter[2]                                ; clk_sm:subClk|counter[2]                                ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; clk_sm:subClk|counter[14]                               ; clk_sm:subClk|counter[14]                               ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.712 ; clk_sm:subClk|counter[4]                                ; clk_sm:subClk|counter[4]                                ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; clk_sm:subClk|counter[12]                               ; clk_sm:subClk|counter[12]                               ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.713 ; clk_sm:subClk|counter[10]                               ; clk_sm:subClk|counter[10]                               ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.980      ;
; 0.713 ; clk_sm:subClk|counter[8]                                ; clk_sm:subClk|counter[8]                                ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.980      ;
; 0.721 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; clk                    ; clk         ; 0.000        ; 0.074      ; 0.990      ;
; 0.734 ; clk_sm:subClk|counter[0]                                ; clk_sm:subClk|counter[0]                                ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.001      ;
; 0.764 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.503      ;
; 0.766 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.505      ;
; 0.786 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.525      ;
; 0.786 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.525      ;
; 0.790 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.529      ;
; 0.791 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.530      ;
; 0.800 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.539      ;
; 0.801 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.540      ;
; 0.801 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.540      ;
; 0.886 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.625      ;
; 0.889 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.628      ;
; 0.908 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.647      ;
; 0.912 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.651      ;
; 0.913 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.652      ;
; 0.915 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.654      ;
; 0.922 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.661      ;
; 0.923 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.662      ;
; 0.923 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.662      ;
; 0.923 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.662      ;
; 0.940 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.679      ;
; 1.007 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; clk                    ; clk         ; 0.000        ; 0.092      ; 1.294      ;
; 1.009 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; clk                    ; clk         ; 0.000        ; 0.092      ; 1.296      ;
; 1.010 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.749      ;
; 1.011 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; clk                    ; clk         ; 0.000        ; 0.092      ; 1.298      ;
; 1.011 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; clk                    ; clk         ; 0.000        ; 0.544      ; 1.750      ;
; 1.012 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; clk                    ; clk         ; 0.000        ; 0.092      ; 1.299      ;
; 1.012 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; clk                    ; clk         ; 0.000        ; 0.074      ; 1.281      ;
; 1.012 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; clk                    ; clk         ; 0.000        ; 0.074      ; 1.281      ;
; 1.016 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; clk                    ; clk         ; 0.000        ; 0.074      ; 1.285      ;
; 1.016 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; clk                    ; clk         ; 0.000        ; 0.074      ; 1.285      ;
; 1.017 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; clk                    ; clk         ; 0.000        ; 0.074      ; 1.286      ;
; 1.017 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; clk                    ; clk         ; 0.000        ; 0.074      ; 1.286      ;
; 1.019 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; clk                    ; clk         ; 0.000        ; 0.074      ; 1.288      ;
; 1.022 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; clk                    ; clk         ; 0.000        ; 0.092      ; 1.309      ;
; 1.025 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; clk                    ; clk         ; 0.000        ; 0.092      ; 1.312      ;
; 1.026 ; clk_sm:subClk|counter[0]                                ; clk_sm:subClk|counter[1]                                ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.293      ;
; 1.027 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; clk                    ; clk         ; 0.000        ; 0.074      ; 1.296      ;
; 1.027 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; clk                    ; clk         ; 0.000        ; 0.074      ; 1.296      ;
; 1.027 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; clk                    ; clk         ; 0.000        ; 0.074      ; 1.296      ;
; 1.028 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk                    ; clk         ; 0.000        ; 0.074      ; 1.297      ;
; 1.028 ; clk_sm:subClk|counter[2]                                ; clk_sm:subClk|counter[3]                                ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; clk_sm:subClk|counter[13]                               ; clk_sm:subClk|counter[14]                               ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; clk_sm:subClk|counter[3]                                ; clk_sm:subClk|counter[4]                                ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; clk_sm:subClk|counter[6]                                ; clk_sm:subClk|counter[7]                                ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.029 ; clk_sm:subClk|counter[12]                               ; clk_sm:subClk|counter[13]                               ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; clk_sm:subClk|counter[14]                               ; clk_sm:subClk|counter[15]                               ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; clk_sm:subClk|counter[4]                                ; clk_sm:subClk|counter[5]                                ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; clk_sm:subClk|counter[5]                                ; clk_sm:subClk|counter[6]                                ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; clk_sm:subClk|counter[11]                               ; clk_sm:subClk|counter[12]                               ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.030 ; clk_sm:subClk|counter[10]                               ; clk_sm:subClk|counter[11]                               ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; clk_sm:subClk|counter[8]                                ; clk_sm:subClk|counter[9]                                ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.297      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_sm:subClk|loop_clk'                                                                                                                       ;
+-------+-----------------------------------------+------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                      ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.401 ; row_sm:row|state[0]                     ; row_sm:row|state[0]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.073      ; 0.669      ;
; 0.416 ; row_sm:row|state[2]                     ; row_sm:row|state[2]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.073      ; 0.684      ;
; 0.482 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[0]     ; clk                    ; clk_sm:subClk|loop_clk ; 0.000        ; 1.194      ; 1.901      ;
; 0.482 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[1]     ; clk                    ; clk_sm:subClk|loop_clk ; 0.000        ; 1.194      ; 1.901      ;
; 0.482 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[2]     ; clk                    ; clk_sm:subClk|loop_clk ; 0.000        ; 1.194      ; 1.901      ;
; 0.482 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[3]     ; clk                    ; clk_sm:subClk|loop_clk ; 0.000        ; 1.194      ; 1.901      ;
; 0.491 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[0] ; clk                    ; clk_sm:subClk|loop_clk ; 0.000        ; 1.196      ; 1.912      ;
; 0.491 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[1] ; clk                    ; clk_sm:subClk|loop_clk ; 0.000        ; 1.196      ; 1.912      ;
; 0.491 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[2] ; clk                    ; clk_sm:subClk|loop_clk ; 0.000        ; 1.196      ; 1.912      ;
; 0.491 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[3] ; clk                    ; clk_sm:subClk|loop_clk ; 0.000        ; 1.196      ; 1.912      ;
; 0.705 ; row_sm:row|state[0]                     ; row_sm:row|state[2]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.074      ; 0.974      ;
; 0.706 ; row_sm:row|state[2]                     ; row_sm:row|state[0]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 0.973      ;
; 0.839 ; row_sm:row|state[0]                     ; record_sm:memory|last[0]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.073      ; 1.107      ;
; 0.855 ; row_sm:row|state[0]                     ; record_sm:memory|last[2]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.073      ; 1.123      ;
; 1.005 ; row_sm:row|state[3]                     ; row_sm:row|state[1]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.073      ; 1.273      ;
; 1.017 ; record_sm:memory|last[0]                ; record_sm:memory|lastlast[0] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.075      ; 1.287      ;
; 1.036 ; row_sm:row|state[0]                     ; row_sm:row|state[1]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.074      ; 1.305      ;
; 1.038 ; record_sm:memory|last[2]                ; record_sm:memory|lastlast[2] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.075      ; 1.308      ;
; 1.045 ; record_sm:memory|last[1]                ; record_sm:memory|lastlast[1] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.075      ; 1.315      ;
; 1.067 ; record_sm:memory|last[3]                ; record_sm:memory|lastlast[3] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.075      ; 1.337      ;
; 1.112 ; row_sm:row|state[3]                     ; row_sm:row|state[0]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.379      ;
; 1.124 ; row_sm:row|state[0]                     ; record_sm:memory|last[3]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.073      ; 1.392      ;
; 1.133 ; row_sm:row|state[3]                     ; row_sm:row|state[3]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.073      ; 1.401      ;
; 1.136 ; row_sm:row|state[0]                     ; record_sm:memory|last[1]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.073      ; 1.404      ;
; 1.141 ; row_sm:row|state[2]                     ; row_sm:row|state[1]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.073      ; 1.409      ;
; 1.141 ; row_sm:row|state[1]                     ; row_sm:row|state[1]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.073      ; 1.409      ;
; 1.193 ; row_sm:row|state[3]                     ; row_sm:row|state[2]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.073      ; 1.461      ;
; 1.201 ; row_sm:row|state[0]                     ; row_sm:row|state[3]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.074      ; 1.470      ;
; 1.206 ; row_sm:row|state[1]                     ; row_sm:row|state[2]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.073      ; 1.474      ;
; 1.243 ; row_sm:row|state[2]                     ; record_sm:memory|last[1]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.510      ;
; 1.344 ; row_sm:row|state[1]                     ; row_sm:row|state[3]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.073      ; 1.612      ;
; 1.365 ; row_sm:row|state[2]                     ; row_sm:row|state[3]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.073      ; 1.633      ;
; 1.372 ; row_sm:row|state[3]                     ; record_sm:memory|last[0]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.639      ;
; 1.402 ; row_sm:row|state[3]                     ; record_sm:memory|last[2]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.669      ;
; 1.413 ; row_sm:row|state[1]                     ; record_sm:memory|last[2]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.680      ;
; 1.468 ; row_sm:row|state[1]                     ; record_sm:memory|last[0]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.735      ;
; 1.471 ; row_sm:row|state[3]                     ; record_sm:memory|last[3]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.738      ;
; 1.496 ; row_sm:row|state[3]                     ; record_sm:memory|last[1]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.763      ;
; 1.548 ; row_sm:row|state[2]                     ; record_sm:memory|last[0]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.815      ;
; 1.560 ; row_sm:row|state[1]                     ; row_sm:row|state[0]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.827      ;
; 1.561 ; row_sm:row|state[2]                     ; record_sm:memory|last[2]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.828      ;
; 1.632 ; row_sm:row|state[1]                     ; record_sm:memory|last[1]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.899      ;
; 1.682 ; row_sm:row|state[1]                     ; record_sm:memory|last[3]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.949      ;
; 1.703 ; row_sm:row|state[2]                     ; record_sm:memory|last[3]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.970      ;
; 2.348 ; row_sm:row|state[3]                     ; record_sm:memory|lastlast[3] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.074      ; 2.617      ;
; 2.348 ; row_sm:row|state[3]                     ; record_sm:memory|lastlast[2] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.074      ; 2.617      ;
; 2.348 ; row_sm:row|state[3]                     ; record_sm:memory|lastlast[1] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.074      ; 2.617      ;
; 2.348 ; row_sm:row|state[3]                     ; record_sm:memory|lastlast[0] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.074      ; 2.617      ;
; 2.382 ; row_sm:row|state[0]                     ; record_sm:memory|lastlast[3] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.075      ; 2.652      ;
; 2.382 ; row_sm:row|state[0]                     ; record_sm:memory|lastlast[2] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.075      ; 2.652      ;
; 2.382 ; row_sm:row|state[0]                     ; record_sm:memory|lastlast[1] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.075      ; 2.652      ;
; 2.382 ; row_sm:row|state[0]                     ; record_sm:memory|lastlast[0] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.075      ; 2.652      ;
; 2.486 ; row_sm:row|state[1]                     ; record_sm:memory|lastlast[3] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.074      ; 2.755      ;
; 2.486 ; row_sm:row|state[1]                     ; record_sm:memory|lastlast[2] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.074      ; 2.755      ;
; 2.486 ; row_sm:row|state[1]                     ; record_sm:memory|lastlast[1] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.074      ; 2.755      ;
; 2.486 ; row_sm:row|state[1]                     ; record_sm:memory|lastlast[0] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.074      ; 2.755      ;
; 2.487 ; row_sm:row|state[2]                     ; record_sm:memory|lastlast[3] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.074      ; 2.756      ;
; 2.487 ; row_sm:row|state[2]                     ; record_sm:memory|lastlast[2] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.074      ; 2.756      ;
; 2.487 ; row_sm:row|state[2]                     ; record_sm:memory|lastlast[1] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.074      ; 2.756      ;
; 2.487 ; row_sm:row|state[2]                     ; record_sm:memory|lastlast[0] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.074      ; 2.756      ;
+-------+-----------------------------------------+------------------------------+------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[0]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[10]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[11]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[12]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[13]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[14]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[15]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[1]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[2]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[3]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[4]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[5]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[6]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[7]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[8]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[9]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|loop_clk                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; record_pressed:recordPressed|wasPressed                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|on1         ;
; 0.254  ; 0.470        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ;
; 0.254  ; 0.470        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ;
; 0.254  ; 0.470        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ;
; 0.254  ; 0.470        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ;
; 0.254  ; 0.470        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ;
; 0.254  ; 0.470        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|loop_clk                                  ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[0]                                ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[10]                               ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[11]                               ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[12]                               ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[13]                               ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[14]                               ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[15]                               ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[1]                                ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[2]                                ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[3]                                ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[4]                                ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[5]                                ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[6]                                ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[7]                                ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[8]                                ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[9]                                ;
; 0.297  ; 0.513        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ;
; 0.297  ; 0.513        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ;
; 0.297  ; 0.513        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ;
; 0.297  ; 0.513        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; record_pressed:recordPressed|wasPressed                 ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|on1         ;
; 0.300  ; 0.516        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ;
; 0.300  ; 0.484        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ;
; 0.300  ; 0.484        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ;
; 0.300  ; 0.484        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ;
; 0.300  ; 0.484        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ;
; 0.300  ; 0.516        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ;
; 0.300  ; 0.516        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ;
; 0.300  ; 0.516        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ;
; 0.300  ; 0.516        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ;
; 0.300  ; 0.516        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ;
; 0.300  ; 0.516        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ;
; 0.300  ; 0.516        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ;
; 0.300  ; 0.516        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ;
; 0.300  ; 0.516        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|on1         ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; record_pressed:recordPressed|wasPressed                 ;
; 0.302  ; 0.518        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[0]                                ;
; 0.302  ; 0.518        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[10]                               ;
; 0.302  ; 0.518        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[11]                               ;
; 0.302  ; 0.518        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[12]                               ;
; 0.302  ; 0.518        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[13]                               ;
; 0.302  ; 0.518        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[14]                               ;
; 0.302  ; 0.518        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[15]                               ;
; 0.302  ; 0.518        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[1]                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_sm:subClk|loop_clk'                                                                 ;
+--------+--------------+----------------+------------------+------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+------------------------+------------+----------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[0]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[1]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[2]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[3]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[0]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[3]              ;
; 0.102  ; 0.318        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[0]     ;
; 0.102  ; 0.318        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[1]     ;
; 0.102  ; 0.318        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[2]     ;
; 0.102  ; 0.318        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[3]     ;
; 0.102  ; 0.318        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[1]              ;
; 0.102  ; 0.318        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[2]              ;
; 0.102  ; 0.318        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[3]              ;
; 0.103  ; 0.319        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[0]         ;
; 0.103  ; 0.319        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[1]         ;
; 0.103  ; 0.319        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[2]         ;
; 0.103  ; 0.319        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[3]         ;
; 0.103  ; 0.319        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[0]              ;
; 0.349  ; 0.349        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; subClk|loop_clk~clkctrl|inclk[0] ;
; 0.349  ; 0.349        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; subClk|loop_clk~clkctrl|outclk   ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[0]|clk           ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[1]|clk           ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[2]|clk           ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[3]|clk           ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row|state[1]|clk                 ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row|state[2]|clk                 ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row|state[3]|clk                 ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[0]|clk               ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[1]|clk               ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[2]|clk               ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[3]|clk               ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row|state[0]|clk                 ;
; 0.489  ; 0.673        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[0]     ;
; 0.489  ; 0.673        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[1]     ;
; 0.489  ; 0.673        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[2]     ;
; 0.489  ; 0.673        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[3]     ;
; 0.490  ; 0.674        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[0]         ;
; 0.490  ; 0.674        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[1]         ;
; 0.490  ; 0.674        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[2]         ;
; 0.490  ; 0.674        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[3]         ;
; 0.490  ; 0.674        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[0]              ;
; 0.490  ; 0.674        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[1]              ;
; 0.490  ; 0.674        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[2]              ;
; 0.490  ; 0.674        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[3]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; subClk|loop_clk|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; subClk|loop_clk|q                ;
; 0.622  ; 0.622        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[0]|clk           ;
; 0.622  ; 0.622        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[1]|clk           ;
; 0.622  ; 0.622        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[2]|clk           ;
; 0.622  ; 0.622        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[3]|clk           ;
; 0.623  ; 0.623        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[0]|clk               ;
; 0.623  ; 0.623        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[1]|clk               ;
; 0.623  ; 0.623        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[2]|clk               ;
; 0.623  ; 0.623        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[3]|clk               ;
; 0.623  ; 0.623        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row|state[0]|clk                 ;
; 0.623  ; 0.623        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row|state[1]|clk                 ;
; 0.623  ; 0.623        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row|state[2]|clk                 ;
; 0.623  ; 0.623        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row|state[3]|clk                 ;
; 0.645  ; 0.645        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; subClk|loop_clk~clkctrl|inclk[0] ;
; 0.645  ; 0.645        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; subClk|loop_clk~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+------------------------+------------+----------------------------------+


+-------------------------------------------------------------------------------------------+
; Setup Times                                                                               ;
+-----------+------------------------+--------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+-------+------------+------------------------+
; col[*]    ; clk                    ; 3.087  ; 3.217 ; Rise       ; clk                    ;
;  col[0]   ; clk                    ; 2.160  ; 2.270 ; Rise       ; clk                    ;
;  col[1]   ; clk                    ; 2.850  ; 3.058 ; Rise       ; clk                    ;
;  col[2]   ; clk                    ; 2.752  ; 2.963 ; Rise       ; clk                    ;
;  col[3]   ; clk                    ; 3.087  ; 3.217 ; Rise       ; clk                    ;
; reset     ; clk                    ; 0.701  ; 1.054 ; Rise       ; clk                    ;
; col[*]    ; clk_sm:subClk|loop_clk ; 3.557  ; 3.482 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[0]   ; clk_sm:subClk|loop_clk ; 2.530  ; 2.350 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[1]   ; clk_sm:subClk|loop_clk ; 3.557  ; 3.482 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[2]   ; clk_sm:subClk|loop_clk ; 3.503  ; 3.386 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[3]   ; clk_sm:subClk|loop_clk ; 3.254  ; 3.273 ; Rise       ; clk_sm:subClk|loop_clk ;
; reset     ; clk_sm:subClk|loop_clk ; -0.201 ; 0.231 ; Rise       ; clk_sm:subClk|loop_clk ;
+-----------+------------------------+--------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; col[*]    ; clk                    ; -1.728 ; -1.828 ; Rise       ; clk                    ;
;  col[0]   ; clk                    ; -1.728 ; -1.828 ; Rise       ; clk                    ;
;  col[1]   ; clk                    ; -2.320 ; -2.528 ; Rise       ; clk                    ;
;  col[2]   ; clk                    ; -2.293 ; -2.491 ; Rise       ; clk                    ;
;  col[3]   ; clk                    ; -2.551 ; -2.680 ; Rise       ; clk                    ;
; reset     ; clk                    ; 0.270  ; -0.091 ; Rise       ; clk                    ;
; col[*]    ; clk_sm:subClk|loop_clk ; -0.518 ; -0.568 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[0]   ; clk_sm:subClk|loop_clk ; -1.022 ; -1.126 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[1]   ; clk_sm:subClk|loop_clk ; -0.588 ; -0.705 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[2]   ; clk_sm:subClk|loop_clk ; -0.923 ; -1.004 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[3]   ; clk_sm:subClk|loop_clk ; -0.518 ; -0.568 ; Rise       ; clk_sm:subClk|loop_clk ;
; reset     ; clk_sm:subClk|loop_clk ; 0.981  ; 0.643  ; Rise       ; clk_sm:subClk|loop_clk ;
+-----------+------------------------+--------+--------+------------+------------------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; seg[*]    ; clk                    ; 7.905 ; 7.634 ; Rise       ; clk                    ;
;  seg[0]   ; clk                    ; 7.892 ; 7.577 ; Rise       ; clk                    ;
;  seg[1]   ; clk                    ; 7.635 ; 7.396 ; Rise       ; clk                    ;
;  seg[2]   ; clk                    ; 7.659 ; 7.422 ; Rise       ; clk                    ;
;  seg[3]   ; clk                    ; 7.382 ; 7.215 ; Rise       ; clk                    ;
;  seg[4]   ; clk                    ; 7.347 ; 7.195 ; Rise       ; clk                    ;
;  seg[5]   ; clk                    ; 7.905 ; 7.601 ; Rise       ; clk                    ;
;  seg[6]   ; clk                    ; 7.359 ; 7.634 ; Rise       ; clk                    ;
; seg[*]    ; clk_sm:subClk|loop_clk ; 9.587 ; 9.320 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[0]   ; clk_sm:subClk|loop_clk ; 9.554 ; 9.266 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[1]   ; clk_sm:subClk|loop_clk ; 9.314 ; 9.032 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[2]   ; clk_sm:subClk|loop_clk ; 9.342 ; 9.084 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[3]   ; clk_sm:subClk|loop_clk ; 9.053 ; 8.904 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[4]   ; clk_sm:subClk|loop_clk ; 9.009 ; 8.884 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[5]   ; clk_sm:subClk|loop_clk ; 9.587 ; 9.284 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[6]   ; clk_sm:subClk|loop_clk ; 9.013 ; 9.320 ; Rise       ; clk_sm:subClk|loop_clk ;
+-----------+------------------------+-------+-------+------------+------------------------+


+------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                            ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; seg[*]    ; clk                    ; 6.825 ; 6.613 ; Rise       ; clk                    ;
;  seg[0]   ; clk                    ; 7.328 ; 6.982 ; Rise       ; clk                    ;
;  seg[1]   ; clk                    ; 7.094 ; 6.821 ; Rise       ; clk                    ;
;  seg[2]   ; clk                    ; 7.100 ; 6.859 ; Rise       ; clk                    ;
;  seg[3]   ; clk                    ; 6.836 ; 6.632 ; Rise       ; clk                    ;
;  seg[4]   ; clk                    ; 6.825 ; 6.613 ; Rise       ; clk                    ;
;  seg[5]   ; clk                    ; 7.359 ; 7.000 ; Rise       ; clk                    ;
;  seg[6]   ; clk                    ; 6.831 ; 7.078 ; Rise       ; clk                    ;
; seg[*]    ; clk_sm:subClk|loop_clk ; 7.600 ; 7.391 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[0]   ; clk_sm:subClk|loop_clk ; 8.106 ; 7.760 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[1]   ; clk_sm:subClk|loop_clk ; 7.872 ; 7.599 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[2]   ; clk_sm:subClk|loop_clk ; 7.878 ; 7.634 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[3]   ; clk_sm:subClk|loop_clk ; 7.614 ; 7.410 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[4]   ; clk_sm:subClk|loop_clk ; 7.600 ; 7.391 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[5]   ; clk_sm:subClk|loop_clk ; 8.134 ; 7.778 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[6]   ; clk_sm:subClk|loop_clk ; 7.606 ; 7.856 ; Rise       ; clk_sm:subClk|loop_clk ;
+-----------+------------------------+-------+-------+------------+------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary              ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk                    ; -0.828 ; -20.915       ;
; clk_sm:subClk|loop_clk ; -0.387 ; -3.129        ;
+------------------------+--------+---------------+


+-------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary               ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk                    ; -0.098 ; -0.098        ;
; clk_sm:subClk|loop_clk ; 0.186  ; 0.000         ;
+------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+------------------------+--------+----------------+
; Clock                  ; Slack  ; End Point TNS  ;
+------------------------+--------+----------------+
; clk                    ; -3.000 ; -43.448        ;
; clk_sm:subClk|loop_clk ; -1.000 ; -12.000        ;
+------------------------+--------+----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                ;
+--------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.828 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.777      ;
; -0.828 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.777      ;
; -0.828 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.777      ;
; -0.828 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.777      ;
; -0.815 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk          ; clk         ; 1.000        ; -0.238     ; 1.564      ;
; -0.815 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk          ; clk         ; 1.000        ; -0.238     ; 1.564      ;
; -0.815 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk          ; clk         ; 1.000        ; -0.238     ; 1.564      ;
; -0.815 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk          ; clk         ; 1.000        ; -0.238     ; 1.564      ;
; -0.814 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk          ; clk         ; 1.000        ; -0.238     ; 1.563      ;
; -0.814 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk          ; clk         ; 1.000        ; -0.238     ; 1.563      ;
; -0.814 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk          ; clk         ; 1.000        ; -0.238     ; 1.563      ;
; -0.814 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk          ; clk         ; 1.000        ; -0.238     ; 1.563      ;
; -0.776 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk          ; clk         ; 1.000        ; -0.238     ; 1.525      ;
; -0.776 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk          ; clk         ; 1.000        ; -0.238     ; 1.525      ;
; -0.776 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk          ; clk         ; 1.000        ; -0.238     ; 1.525      ;
; -0.776 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk          ; clk         ; 1.000        ; -0.238     ; 1.525      ;
; -0.771 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.720      ;
; -0.771 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.720      ;
; -0.771 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.720      ;
; -0.771 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.720      ;
; -0.734 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk          ; clk         ; 1.000        ; -0.238     ; 1.483      ;
; -0.734 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk          ; clk         ; 1.000        ; -0.238     ; 1.483      ;
; -0.734 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk          ; clk         ; 1.000        ; -0.238     ; 1.483      ;
; -0.734 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk          ; clk         ; 1.000        ; -0.238     ; 1.483      ;
; -0.733 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk          ; clk         ; 1.000        ; -0.238     ; 1.482      ;
; -0.733 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk          ; clk         ; 1.000        ; -0.238     ; 1.482      ;
; -0.733 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk          ; clk         ; 1.000        ; -0.238     ; 1.482      ;
; -0.733 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk          ; clk         ; 1.000        ; -0.238     ; 1.482      ;
; -0.688 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk          ; clk         ; 1.000        ; -0.238     ; 1.437      ;
; -0.688 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk          ; clk         ; 1.000        ; -0.238     ; 1.437      ;
; -0.688 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk          ; clk         ; 1.000        ; -0.238     ; 1.437      ;
; -0.688 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk          ; clk         ; 1.000        ; -0.238     ; 1.437      ;
; -0.686 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.636      ;
; -0.686 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.636      ;
; -0.686 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.636      ;
; -0.686 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.636      ;
; -0.685 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.635      ;
; -0.685 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.635      ;
; -0.685 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.635      ;
; -0.685 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.635      ;
; -0.681 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.630      ;
; -0.681 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.630      ;
; -0.681 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.630      ;
; -0.681 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.630      ;
; -0.676 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.625      ;
; -0.676 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.625      ;
; -0.676 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.625      ;
; -0.676 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.625      ;
; -0.675 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.624      ;
; -0.675 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.624      ;
; -0.675 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.624      ;
; -0.675 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.624      ;
; -0.642 ; clk_sm:subClk|counter[7]                                ; clk_sm:subClk|loop_clk                                  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.593      ;
; -0.642 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.592      ;
; -0.642 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.592      ;
; -0.642 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.592      ;
; -0.642 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.592      ;
; -0.635 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; clk          ; clk         ; 1.000        ; 0.155      ; 1.777      ;
; -0.635 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.777      ;
; -0.635 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; clk          ; clk         ; 1.000        ; 0.155      ; 1.777      ;
; -0.635 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; clk          ; clk         ; 1.000        ; 0.155      ; 1.777      ;
; -0.635 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; clk          ; clk         ; 1.000        ; 0.155      ; 1.777      ;
; -0.635 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; clk          ; clk         ; 1.000        ; 0.155      ; 1.777      ;
; -0.622 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; clk          ; clk         ; 1.000        ; -0.045     ; 1.564      ;
; -0.622 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; clk          ; clk         ; 1.000        ; -0.045     ; 1.564      ;
; -0.622 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; clk          ; clk         ; 1.000        ; -0.045     ; 1.564      ;
; -0.622 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; clk          ; clk         ; 1.000        ; -0.045     ; 1.564      ;
; -0.622 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; clk          ; clk         ; 1.000        ; -0.045     ; 1.564      ;
; -0.622 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; clk          ; clk         ; 1.000        ; -0.045     ; 1.564      ;
; -0.621 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; clk          ; clk         ; 1.000        ; -0.045     ; 1.563      ;
; -0.621 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; clk          ; clk         ; 1.000        ; -0.045     ; 1.563      ;
; -0.621 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; clk          ; clk         ; 1.000        ; -0.045     ; 1.563      ;
; -0.621 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; clk          ; clk         ; 1.000        ; -0.045     ; 1.563      ;
; -0.621 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; clk          ; clk         ; 1.000        ; -0.045     ; 1.563      ;
; -0.621 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; clk          ; clk         ; 1.000        ; -0.045     ; 1.563      ;
; -0.607 ; clk_sm:subClk|counter[14]                               ; clk_sm:subClk|loop_clk                                  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.558      ;
; -0.603 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.552      ;
; -0.603 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.552      ;
; -0.603 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.552      ;
; -0.603 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.552      ;
; -0.584 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.534      ;
; -0.584 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.534      ;
; -0.584 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.534      ;
; -0.584 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.534      ;
; -0.583 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; clk          ; clk         ; 1.000        ; -0.045     ; 1.525      ;
; -0.583 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; clk          ; clk         ; 1.000        ; -0.045     ; 1.525      ;
; -0.583 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; clk          ; clk         ; 1.000        ; -0.045     ; 1.525      ;
; -0.583 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; clk          ; clk         ; 1.000        ; -0.045     ; 1.525      ;
; -0.583 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; clk          ; clk         ; 1.000        ; -0.045     ; 1.525      ;
; -0.583 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; clk          ; clk         ; 1.000        ; -0.045     ; 1.525      ;
; -0.579 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.528      ;
; -0.579 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.528      ;
; -0.579 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.528      ;
; -0.579 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.528      ;
; -0.578 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; clk          ; clk         ; 1.000        ; 0.155      ; 1.720      ;
; -0.578 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.720      ;
; -0.578 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; clk          ; clk         ; 1.000        ; 0.155      ; 1.720      ;
; -0.578 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; clk          ; clk         ; 1.000        ; 0.155      ; 1.720      ;
; -0.578 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; clk          ; clk         ; 1.000        ; 0.155      ; 1.720      ;
; -0.578 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; clk          ; clk         ; 1.000        ; 0.155      ; 1.720      ;
+--------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_sm:subClk|loop_clk'                                                                                                                       ;
+--------+-----------------------------------------+------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                      ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+------------------------------+------------------------+------------------------+--------------+------------+------------+
; -0.387 ; row_sm:row|state[2]                     ; record_sm:memory|lastlast[3] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.338      ;
; -0.387 ; row_sm:row|state[2]                     ; record_sm:memory|lastlast[2] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.338      ;
; -0.387 ; row_sm:row|state[2]                     ; record_sm:memory|lastlast[1] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.338      ;
; -0.387 ; row_sm:row|state[2]                     ; record_sm:memory|lastlast[0] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.338      ;
; -0.383 ; row_sm:row|state[2]                     ; record_sm:memory|last[3]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.037     ; 1.333      ;
; -0.383 ; row_sm:row|state[2]                     ; record_sm:memory|last[1]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.037     ; 1.333      ;
; -0.383 ; row_sm:row|state[2]                     ; record_sm:memory|last[2]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.037     ; 1.333      ;
; -0.383 ; row_sm:row|state[2]                     ; record_sm:memory|last[0]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.037     ; 1.333      ;
; -0.380 ; row_sm:row|state[1]                     ; record_sm:memory|lastlast[3] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.331      ;
; -0.380 ; row_sm:row|state[1]                     ; record_sm:memory|lastlast[2] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.331      ;
; -0.380 ; row_sm:row|state[1]                     ; record_sm:memory|lastlast[1] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.331      ;
; -0.380 ; row_sm:row|state[1]                     ; record_sm:memory|lastlast[0] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.331      ;
; -0.376 ; row_sm:row|state[1]                     ; record_sm:memory|last[3]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.037     ; 1.326      ;
; -0.376 ; row_sm:row|state[1]                     ; record_sm:memory|last[1]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.037     ; 1.326      ;
; -0.376 ; row_sm:row|state[1]                     ; record_sm:memory|last[2]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.037     ; 1.326      ;
; -0.376 ; row_sm:row|state[1]                     ; record_sm:memory|last[0]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.037     ; 1.326      ;
; -0.303 ; row_sm:row|state[3]                     ; record_sm:memory|lastlast[3] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.254      ;
; -0.303 ; row_sm:row|state[3]                     ; record_sm:memory|lastlast[2] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.254      ;
; -0.303 ; row_sm:row|state[3]                     ; record_sm:memory|lastlast[1] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.254      ;
; -0.303 ; row_sm:row|state[3]                     ; record_sm:memory|lastlast[0] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.254      ;
; -0.299 ; row_sm:row|state[0]                     ; record_sm:memory|lastlast[3] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.250      ;
; -0.299 ; row_sm:row|state[0]                     ; record_sm:memory|lastlast[2] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.250      ;
; -0.299 ; row_sm:row|state[0]                     ; record_sm:memory|lastlast[1] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.250      ;
; -0.299 ; row_sm:row|state[0]                     ; record_sm:memory|lastlast[0] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.250      ;
; -0.299 ; row_sm:row|state[3]                     ; record_sm:memory|last[3]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.037     ; 1.249      ;
; -0.299 ; row_sm:row|state[3]                     ; record_sm:memory|last[1]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.037     ; 1.249      ;
; -0.299 ; row_sm:row|state[3]                     ; record_sm:memory|last[2]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.037     ; 1.249      ;
; -0.299 ; row_sm:row|state[3]                     ; record_sm:memory|last[0]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.037     ; 1.249      ;
; -0.295 ; row_sm:row|state[0]                     ; record_sm:memory|last[3]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.037     ; 1.245      ;
; -0.295 ; row_sm:row|state[0]                     ; record_sm:memory|last[1]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.037     ; 1.245      ;
; -0.295 ; row_sm:row|state[0]                     ; record_sm:memory|last[2]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.037     ; 1.245      ;
; -0.295 ; row_sm:row|state[0]                     ; record_sm:memory|last[0]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.037     ; 1.245      ;
; -0.049 ; row_sm:row|state[1]                     ; row_sm:row|state[0]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.037     ; 0.999      ;
; 0.122  ; row_sm:row|state[2]                     ; row_sm:row|state[3]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.037     ; 0.828      ;
; 0.132  ; row_sm:row|state[1]                     ; row_sm:row|state[3]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.037     ; 0.818      ;
; 0.186  ; row_sm:row|state[3]                     ; row_sm:row|state[0]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.037     ; 0.764      ;
; 0.193  ; row_sm:row|state[1]                     ; row_sm:row|state[2]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.037     ; 0.757      ;
; 0.197  ; row_sm:row|state[3]                     ; row_sm:row|state[2]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.037     ; 0.753      ;
; 0.227  ; row_sm:row|state[0]                     ; row_sm:row|state[3]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.037     ; 0.723      ;
; 0.242  ; row_sm:row|state[2]                     ; row_sm:row|state[1]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.037     ; 0.708      ;
; 0.250  ; row_sm:row|state[1]                     ; row_sm:row|state[1]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.037     ; 0.700      ;
; 0.252  ; row_sm:row|state[3]                     ; row_sm:row|state[3]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.037     ; 0.698      ;
; 0.282  ; row_sm:row|state[0]                     ; row_sm:row|state[1]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.037     ; 0.668      ;
; 0.292  ; record_sm:memory|last[3]                ; record_sm:memory|lastlast[3] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.659      ;
; 0.309  ; record_sm:memory|last[1]                ; record_sm:memory|lastlast[1] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.642      ;
; 0.310  ; record_sm:memory|last[2]                ; record_sm:memory|lastlast[2] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.641      ;
; 0.317  ; row_sm:row|state[3]                     ; row_sm:row|state[1]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.037     ; 0.633      ;
; 0.322  ; record_sm:memory|last[0]                ; record_sm:memory|lastlast[0] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.629      ;
; 0.443  ; row_sm:row|state[2]                     ; row_sm:row|state[0]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.037     ; 0.507      ;
; 0.466  ; row_sm:row|state[0]                     ; row_sm:row|state[2]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.037     ; 0.484      ;
; 0.531  ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[0] ; clk                    ; clk_sm:subClk|loop_clk ; 1.000        ; 0.425      ; 0.871      ;
; 0.531  ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[1] ; clk                    ; clk_sm:subClk|loop_clk ; 1.000        ; 0.425      ; 0.871      ;
; 0.531  ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[2] ; clk                    ; clk_sm:subClk|loop_clk ; 1.000        ; 0.425      ; 0.871      ;
; 0.531  ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[3] ; clk                    ; clk_sm:subClk|loop_clk ; 1.000        ; 0.425      ; 0.871      ;
; 0.534  ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[0]     ; clk                    ; clk_sm:subClk|loop_clk ; 1.000        ; 0.424      ; 0.867      ;
; 0.534  ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[1]     ; clk                    ; clk_sm:subClk|loop_clk ; 1.000        ; 0.424      ; 0.867      ;
; 0.534  ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[2]     ; clk                    ; clk_sm:subClk|loop_clk ; 1.000        ; 0.424      ; 0.867      ;
; 0.534  ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[3]     ; clk                    ; clk_sm:subClk|loop_clk ; 1.000        ; 0.424      ; 0.867      ;
; 0.591  ; row_sm:row|state[0]                     ; row_sm:row|state[0]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.037     ; 0.359      ;
; 0.591  ; row_sm:row|state[2]                     ; row_sm:row|state[2]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.037     ; 0.359      ;
+--------+-----------------------------------------+------------------------------+------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                           ;
+--------+---------------------------------------------------------+---------------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                 ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+---------------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; -0.098 ; clk_sm:subClk|loop_clk                                  ; clk_sm:subClk|loop_clk                                  ; clk_sm:subClk|loop_clk ; clk         ; 0.000        ; 1.230      ; 1.351      ;
; 0.186  ; seven_seg_displays:seven_seg|multiplexer:m1|on1         ; seven_seg_displays:seven_seg|multiplexer:m1|on1         ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.197  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.318      ;
; 0.246  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; clk                    ; clk         ; 0.000        ; 0.238      ; 0.568      ;
; 0.247  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; clk                    ; clk         ; 0.000        ; 0.238      ; 0.569      ;
; 0.255  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; clk                    ; clk         ; 0.000        ; 0.237      ; 0.576      ;
; 0.258  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; clk                    ; clk         ; 0.000        ; 0.237      ; 0.579      ;
; 0.290  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; clk                    ; clk         ; 0.000        ; 0.045      ; 0.419      ;
; 0.292  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; clk                    ; clk         ; 0.000        ; 0.045      ; 0.421      ;
; 0.296  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; clk                    ; clk         ; 0.000        ; 0.045      ; 0.425      ;
; 0.297  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.297  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.297  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.297  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.297  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.297  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; clk                    ; clk         ; 0.000        ; 0.045      ; 0.426      ;
; 0.297  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; clk                    ; clk         ; 0.000        ; 0.045      ; 0.426      ;
; 0.297  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; clk                    ; clk         ; 0.000        ; 0.045      ; 0.426      ;
; 0.298  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.299  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.303  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.304  ; clk_sm:subClk|counter[15]                               ; clk_sm:subClk|counter[15]                               ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304  ; clk_sm:subClk|counter[13]                               ; clk_sm:subClk|counter[13]                               ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.305  ; clk_sm:subClk|counter[1]                                ; clk_sm:subClk|counter[1]                                ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; clk_sm:subClk|counter[3]                                ; clk_sm:subClk|counter[3]                                ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; clk_sm:subClk|counter[5]                                ; clk_sm:subClk|counter[5]                                ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; clk_sm:subClk|counter[11]                               ; clk_sm:subClk|counter[11]                               ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; clk_sm:subClk|counter[2]                                ; clk_sm:subClk|counter[2]                                ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; clk_sm:subClk|counter[6]                                ; clk_sm:subClk|counter[6]                                ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; clk_sm:subClk|counter[7]                                ; clk_sm:subClk|counter[7]                                ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; clk_sm:subClk|counter[9]                                ; clk_sm:subClk|counter[9]                                ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307  ; clk_sm:subClk|counter[4]                                ; clk_sm:subClk|counter[4]                                ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; clk_sm:subClk|counter[8]                                ; clk_sm:subClk|counter[8]                                ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; clk_sm:subClk|counter[12]                               ; clk_sm:subClk|counter[12]                               ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; clk_sm:subClk|counter[14]                               ; clk_sm:subClk|counter[14]                               ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.308  ; clk_sm:subClk|counter[10]                               ; clk_sm:subClk|counter[10]                               ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.309  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; clk                    ; clk         ; 0.000        ; 0.237      ; 0.630      ;
; 0.310  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.431      ;
; 0.312  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; clk                    ; clk         ; 0.000        ; 0.237      ; 0.633      ;
; 0.313  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; clk                    ; clk         ; 0.000        ; 0.238      ; 0.635      ;
; 0.317  ; clk_sm:subClk|counter[0]                                ; clk_sm:subClk|counter[0]                                ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.437      ;
; 0.321  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; clk                    ; clk         ; 0.000        ; 0.237      ; 0.642      ;
; 0.321  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; clk                    ; clk         ; 0.000        ; 0.237      ; 0.642      ;
; 0.324  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; clk                    ; clk         ; 0.000        ; 0.237      ; 0.645      ;
; 0.324  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; clk                    ; clk         ; 0.000        ; 0.237      ; 0.645      ;
; 0.375  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; clk                    ; clk         ; 0.000        ; 0.237      ; 0.696      ;
; 0.375  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; clk                    ; clk         ; 0.000        ; 0.237      ; 0.696      ;
; 0.378  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; clk                    ; clk         ; 0.000        ; 0.237      ; 0.699      ;
; 0.378  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; clk                    ; clk         ; 0.000        ; 0.237      ; 0.699      ;
; 0.387  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; clk                    ; clk         ; 0.000        ; 0.237      ; 0.708      ;
; 0.388  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; clk                    ; clk         ; 0.000        ; 0.237      ; 0.709      ;
; 0.390  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; clk                    ; clk         ; 0.000        ; 0.237      ; 0.711      ;
; 0.390  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; clk                    ; clk         ; 0.000        ; 0.237      ; 0.711      ;
; 0.391  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; clk                    ; clk         ; 0.000        ; 0.237      ; 0.712      ;
; 0.441  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; clk                    ; clk         ; 0.000        ; 0.237      ; 0.762      ;
; 0.442  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; clk                    ; clk         ; 0.000        ; 0.237      ; 0.763      ;
; 0.444  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; clk                    ; clk         ; 0.000        ; 0.237      ; 0.765      ;
; 0.444  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; clk                    ; clk         ; 0.000        ; 0.237      ; 0.765      ;
; 0.445  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; clk                    ; clk         ; 0.000        ; 0.045      ; 0.574      ;
; 0.445  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; clk                    ; clk         ; 0.000        ; 0.237      ; 0.766      ;
; 0.446  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.567      ;
; 0.446  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.567      ;
; 0.446  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.567      ;
; 0.446  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; clk                    ; clk         ; 0.000        ; 0.045      ; 0.575      ;
; 0.447  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.568      ;
; 0.451  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; clk                    ; clk         ; 0.000        ; 0.045      ; 0.580      ;
; 0.452  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.453  ; clk_sm:subClk|counter[13]                               ; clk_sm:subClk|counter[14]                               ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.573      ;
; 0.454  ; clk_sm:subClk|counter[1]                                ; clk_sm:subClk|counter[2]                                ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; clk_sm:subClk|counter[5]                                ; clk_sm:subClk|counter[6]                                ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; clk_sm:subClk|counter[3]                                ; clk_sm:subClk|counter[4]                                ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; clk_sm:subClk|counter[11]                               ; clk_sm:subClk|counter[12]                               ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; clk                    ; clk         ; 0.000        ; 0.237      ; 0.775      ;
; 0.455  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.576      ;
; 0.455  ; clk_sm:subClk|counter[7]                                ; clk_sm:subClk|counter[8]                                ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455  ; clk_sm:subClk|counter[9]                                ; clk_sm:subClk|counter[10]                               ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; clk                    ; clk         ; 0.000        ; 0.045      ; 0.584      ;
; 0.456  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.456  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; clk                    ; clk         ; 0.000        ; 0.237      ; 0.777      ;
; 0.456  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; clk                    ; clk         ; 0.000        ; 0.237      ; 0.777      ;
; 0.457  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.457  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; clk                    ; clk         ; 0.000        ; 0.237      ; 0.778      ;
; 0.458  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; clk                    ; clk         ; 0.000        ; 0.045      ; 0.587      ;
; 0.458  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; clk                    ; clk         ; 0.000        ; 0.045      ; 0.587      ;
; 0.458  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.579      ;
; 0.459  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.580      ;
; 0.460  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.581      ;
; 0.462  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; clk                    ; clk         ; 0.000        ; 0.237      ; 0.783      ;
; 0.464  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.585      ;
; 0.464  ; clk_sm:subClk|counter[0]                                ; clk_sm:subClk|counter[1]                                ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.464  ; clk_sm:subClk|counter[2]                                ; clk_sm:subClk|counter[3]                                ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.464  ; clk_sm:subClk|counter[6]                                ; clk_sm:subClk|counter[7]                                ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.465  ; clk_sm:subClk|counter[14]                               ; clk_sm:subClk|counter[15]                               ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465  ; clk_sm:subClk|counter[12]                               ; clk_sm:subClk|counter[13]                               ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465  ; clk_sm:subClk|counter[4]                                ; clk_sm:subClk|counter[5]                                ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465  ; clk_sm:subClk|counter[8]                                ; clk_sm:subClk|counter[9]                                ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; clk                    ; clk         ; 0.000        ; 0.237      ; 0.786      ;
+--------+---------------------------------------------------------+---------------------------------------------------------+------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_sm:subClk|loop_clk'                                                                                                                       ;
+-------+-----------------------------------------+------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                      ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.186 ; row_sm:row|state[0]                     ; row_sm:row|state[0]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; row_sm:row|state[2]                     ; row_sm:row|state[2]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.037      ; 0.314      ;
; 0.216 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[0]     ; clk                    ; clk_sm:subClk|loop_clk ; 0.000        ; 0.549      ; 0.879      ;
; 0.216 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[1]     ; clk                    ; clk_sm:subClk|loop_clk ; 0.000        ; 0.549      ; 0.879      ;
; 0.216 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[2]     ; clk                    ; clk_sm:subClk|loop_clk ; 0.000        ; 0.549      ; 0.879      ;
; 0.216 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[3]     ; clk                    ; clk_sm:subClk|loop_clk ; 0.000        ; 0.549      ; 0.879      ;
; 0.220 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[0] ; clk                    ; clk_sm:subClk|loop_clk ; 0.000        ; 0.550      ; 0.884      ;
; 0.220 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[1] ; clk                    ; clk_sm:subClk|loop_clk ; 0.000        ; 0.550      ; 0.884      ;
; 0.220 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[2] ; clk                    ; clk_sm:subClk|loop_clk ; 0.000        ; 0.550      ; 0.884      ;
; 0.220 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[3] ; clk                    ; clk_sm:subClk|loop_clk ; 0.000        ; 0.550      ; 0.884      ;
; 0.295 ; row_sm:row|state[0]                     ; row_sm:row|state[2]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.037      ; 0.416      ;
; 0.307 ; row_sm:row|state[2]                     ; row_sm:row|state[0]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.037      ; 0.428      ;
; 0.389 ; row_sm:row|state[0]                     ; record_sm:memory|last[0]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.037      ; 0.510      ;
; 0.395 ; row_sm:row|state[0]                     ; record_sm:memory|last[2]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.037      ; 0.516      ;
; 0.434 ; record_sm:memory|last[0]                ; record_sm:memory|lastlast[0] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.038      ; 0.556      ;
; 0.445 ; record_sm:memory|last[2]                ; record_sm:memory|lastlast[2] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.038      ; 0.567      ;
; 0.445 ; record_sm:memory|last[1]                ; record_sm:memory|lastlast[1] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.038      ; 0.567      ;
; 0.452 ; row_sm:row|state[0]                     ; row_sm:row|state[1]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.037      ; 0.573      ;
; 0.453 ; record_sm:memory|last[3]                ; record_sm:memory|lastlast[3] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.038      ; 0.575      ;
; 0.465 ; row_sm:row|state[3]                     ; row_sm:row|state[1]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.037      ; 0.586      ;
; 0.498 ; row_sm:row|state[0]                     ; record_sm:memory|last[3]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.037      ; 0.619      ;
; 0.505 ; row_sm:row|state[3]                     ; row_sm:row|state[0]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.037      ; 0.626      ;
; 0.517 ; row_sm:row|state[1]                     ; row_sm:row|state[1]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.037      ; 0.638      ;
; 0.519 ; row_sm:row|state[2]                     ; row_sm:row|state[1]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.037      ; 0.640      ;
; 0.531 ; row_sm:row|state[0]                     ; record_sm:memory|last[1]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.037      ; 0.652      ;
; 0.532 ; row_sm:row|state[3]                     ; row_sm:row|state[3]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.037      ; 0.653      ;
; 0.538 ; row_sm:row|state[3]                     ; row_sm:row|state[2]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.037      ; 0.659      ;
; 0.539 ; row_sm:row|state[1]                     ; row_sm:row|state[2]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.037      ; 0.660      ;
; 0.541 ; row_sm:row|state[0]                     ; row_sm:row|state[3]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.037      ; 0.662      ;
; 0.548 ; row_sm:row|state[2]                     ; record_sm:memory|last[1]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.037      ; 0.669      ;
; 0.593 ; row_sm:row|state[2]                     ; row_sm:row|state[3]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.037      ; 0.714      ;
; 0.599 ; row_sm:row|state[3]                     ; record_sm:memory|last[0]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.037      ; 0.720      ;
; 0.608 ; row_sm:row|state[3]                     ; record_sm:memory|last[2]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.037      ; 0.729      ;
; 0.626 ; row_sm:row|state[1]                     ; row_sm:row|state[3]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.037      ; 0.747      ;
; 0.638 ; row_sm:row|state[1]                     ; record_sm:memory|last[2]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.037      ; 0.759      ;
; 0.649 ; row_sm:row|state[1]                     ; record_sm:memory|last[0]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.037      ; 0.770      ;
; 0.697 ; row_sm:row|state[2]                     ; record_sm:memory|last[2]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.037      ; 0.818      ;
; 0.698 ; row_sm:row|state[3]                     ; record_sm:memory|last[3]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.037      ; 0.819      ;
; 0.705 ; row_sm:row|state[2]                     ; record_sm:memory|last[0]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.037      ; 0.826      ;
; 0.710 ; row_sm:row|state[3]                     ; record_sm:memory|last[1]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.037      ; 0.831      ;
; 0.727 ; row_sm:row|state[1]                     ; row_sm:row|state[0]          ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.037      ; 0.848      ;
; 0.747 ; row_sm:row|state[2]                     ; record_sm:memory|last[3]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.037      ; 0.868      ;
; 0.748 ; row_sm:row|state[1]                     ; record_sm:memory|last[1]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.037      ; 0.869      ;
; 0.767 ; row_sm:row|state[1]                     ; record_sm:memory|last[3]     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.037      ; 0.888      ;
; 1.050 ; row_sm:row|state[0]                     ; record_sm:memory|lastlast[3] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.038      ; 1.172      ;
; 1.050 ; row_sm:row|state[0]                     ; record_sm:memory|lastlast[2] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.038      ; 1.172      ;
; 1.050 ; row_sm:row|state[0]                     ; record_sm:memory|lastlast[1] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.038      ; 1.172      ;
; 1.050 ; row_sm:row|state[0]                     ; record_sm:memory|lastlast[0] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.038      ; 1.172      ;
; 1.051 ; row_sm:row|state[3]                     ; record_sm:memory|lastlast[3] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.038      ; 1.173      ;
; 1.051 ; row_sm:row|state[3]                     ; record_sm:memory|lastlast[2] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.038      ; 1.173      ;
; 1.051 ; row_sm:row|state[3]                     ; record_sm:memory|lastlast[1] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.038      ; 1.173      ;
; 1.051 ; row_sm:row|state[3]                     ; record_sm:memory|lastlast[0] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.038      ; 1.173      ;
; 1.126 ; row_sm:row|state[1]                     ; record_sm:memory|lastlast[3] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.038      ; 1.248      ;
; 1.126 ; row_sm:row|state[1]                     ; record_sm:memory|lastlast[2] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.038      ; 1.248      ;
; 1.126 ; row_sm:row|state[1]                     ; record_sm:memory|lastlast[1] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.038      ; 1.248      ;
; 1.126 ; row_sm:row|state[1]                     ; record_sm:memory|lastlast[0] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.038      ; 1.248      ;
; 1.129 ; row_sm:row|state[2]                     ; record_sm:memory|lastlast[3] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.038      ; 1.251      ;
; 1.129 ; row_sm:row|state[2]                     ; record_sm:memory|lastlast[2] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.038      ; 1.251      ;
; 1.129 ; row_sm:row|state[2]                     ; record_sm:memory|lastlast[1] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.038      ; 1.251      ;
; 1.129 ; row_sm:row|state[2]                     ; record_sm:memory|lastlast[0] ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.038      ; 1.251      ;
+-------+-----------------------------------------+------------------------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                         ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[0]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[10]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[11]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[12]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[13]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[14]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[15]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[1]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[2]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[3]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[4]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[5]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[6]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[7]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[8]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[9]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|loop_clk                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; record_pressed:recordPressed|wasPressed                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|on1         ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[0]                                ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[10]                               ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[11]                               ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[12]                               ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[13]                               ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[14]                               ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[15]                               ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[1]                                ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[2]                                ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[3]                                ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[4]                                ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[5]                                ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[6]                                ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[7]                                ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[8]                                ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[9]                                ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|loop_clk                                  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; record_pressed:recordPressed|wasPressed                 ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|on1         ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; seven_seg|m1|counter[10]|clk                            ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; seven_seg|m1|counter[11]|clk                            ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; seven_seg|m1|counter[12]|clk                            ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; seven_seg|m1|counter[14]|clk                            ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; seven_seg|m1|counter[16]|clk                            ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; seven_seg|m1|counter[9]|clk                             ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; recordPressed|wasPressed|clk                            ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; seven_seg|m1|counter[0]|clk                             ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; seven_seg|m1|counter[13]|clk                            ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; seven_seg|m1|counter[15]|clk                            ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; seven_seg|m1|counter[17]|clk                            ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; seven_seg|m1|counter[18]|clk                            ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; seven_seg|m1|counter[1]|clk                             ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; seven_seg|m1|counter[2]|clk                             ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; seven_seg|m1|counter[3]|clk                             ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; seven_seg|m1|counter[4]|clk                             ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; seven_seg|m1|counter[5]|clk                             ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; seven_seg|m1|counter[6]|clk                             ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; seven_seg|m1|counter[7]|clk                             ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; seven_seg|m1|counter[8]|clk                             ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; seven_seg|m1|on1|clk                                    ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; subClk|counter[0]|clk                                   ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; subClk|counter[10]|clk                                  ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_sm:subClk|loop_clk'                                                                 ;
+--------+--------------+----------------+------------------+------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+------------------------+------------+----------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[3]              ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[1]              ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[2]              ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[3]              ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[0]         ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[1]         ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[2]         ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[3]         ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[0]     ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[1]     ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[2]     ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[3]     ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[0]              ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row|state[1]|clk                 ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row|state[2]|clk                 ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row|state[3]|clk                 ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[0]|clk               ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[1]|clk               ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[2]|clk               ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[3]|clk               ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[0]|clk           ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[1]|clk           ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[2]|clk           ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[3]|clk           ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row|state[0]|clk                 ;
; 0.393  ; 0.609        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[0]         ;
; 0.393  ; 0.609        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[1]         ;
; 0.393  ; 0.609        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[2]         ;
; 0.393  ; 0.609        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[3]         ;
; 0.393  ; 0.609        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[0]     ;
; 0.393  ; 0.609        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[1]     ;
; 0.393  ; 0.609        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[2]     ;
; 0.393  ; 0.609        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[3]     ;
; 0.393  ; 0.609        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[0]              ;
; 0.394  ; 0.610        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[1]              ;
; 0.394  ; 0.610        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[2]              ;
; 0.394  ; 0.610        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[3]              ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; subClk|loop_clk~clkctrl|inclk[0] ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; subClk|loop_clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; subClk|loop_clk|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; subClk|loop_clk|q                ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; subClk|loop_clk~clkctrl|inclk[0] ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; subClk|loop_clk~clkctrl|outclk   ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[0]|clk               ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[1]|clk               ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[2]|clk               ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[3]|clk               ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[0]|clk           ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[1]|clk           ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[2]|clk           ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[3]|clk           ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row|state[0]|clk                 ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row|state[1]|clk                 ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row|state[2]|clk                 ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row|state[3]|clk                 ;
+--------+--------------+----------------+------------------+------------------------+------------+----------------------------------+


+-------------------------------------------------------------------------------------------+
; Setup Times                                                                               ;
+-----------+------------------------+--------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+-------+------------+------------------------+
; col[*]    ; clk                    ; 1.547  ; 2.101 ; Rise       ; clk                    ;
;  col[0]   ; clk                    ; 1.133  ; 1.751 ; Rise       ; clk                    ;
;  col[1]   ; clk                    ; 1.492  ; 2.043 ; Rise       ; clk                    ;
;  col[2]   ; clk                    ; 1.450  ; 1.990 ; Rise       ; clk                    ;
;  col[3]   ; clk                    ; 1.547  ; 2.101 ; Rise       ; clk                    ;
; reset     ; clk                    ; 0.363  ; 0.639 ; Rise       ; clk                    ;
; col[*]    ; clk_sm:subClk|loop_clk ; 1.637  ; 2.293 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[0]   ; clk_sm:subClk|loop_clk ; 1.192  ; 1.844 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[1]   ; clk_sm:subClk|loop_clk ; 1.637  ; 2.293 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[2]   ; clk_sm:subClk|loop_clk ; 1.607  ; 2.250 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[3]   ; clk_sm:subClk|loop_clk ; 1.580  ; 2.147 ; Rise       ; clk_sm:subClk|loop_clk ;
; reset     ; clk_sm:subClk|loop_clk ; -0.023 ; 0.226 ; Rise       ; clk_sm:subClk|loop_clk ;
+-----------+------------------------+--------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; col[*]    ; clk                    ; -0.925 ; -1.526 ; Rise       ; clk                    ;
;  col[0]   ; clk                    ; -0.925 ; -1.526 ; Rise       ; clk                    ;
;  col[1]   ; clk                    ; -1.242 ; -1.780 ; Rise       ; clk                    ;
;  col[2]   ; clk                    ; -1.229 ; -1.755 ; Rise       ; clk                    ;
;  col[3]   ; clk                    ; -1.292 ; -1.836 ; Rise       ; clk                    ;
; reset     ; clk                    ; 0.086  ; -0.216 ; Rise       ; clk                    ;
; col[*]    ; clk_sm:subClk|loop_clk ; -0.337 ; -0.909 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[0]   ; clk_sm:subClk|loop_clk ; -0.591 ; -1.207 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[1]   ; clk_sm:subClk|loop_clk ; -0.404 ; -0.987 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[2]   ; clk_sm:subClk|loop_clk ; -0.535 ; -1.155 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[3]   ; clk_sm:subClk|loop_clk ; -0.337 ; -0.909 ; Rise       ; clk_sm:subClk|loop_clk ;
; reset     ; clk_sm:subClk|loop_clk ; 0.443  ; 0.147  ; Rise       ; clk_sm:subClk|loop_clk ;
+-----------+------------------------+--------+--------+------------+------------------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; seg[*]    ; clk                    ; 3.835 ; 3.873 ; Rise       ; clk                    ;
;  seg[0]   ; clk                    ; 3.831 ; 3.873 ; Rise       ; clk                    ;
;  seg[1]   ; clk                    ; 3.723 ; 3.790 ; Rise       ; clk                    ;
;  seg[2]   ; clk                    ; 3.754 ; 3.789 ; Rise       ; clk                    ;
;  seg[3]   ; clk                    ; 3.643 ; 3.665 ; Rise       ; clk                    ;
;  seg[4]   ; clk                    ; 3.629 ; 3.658 ; Rise       ; clk                    ;
;  seg[5]   ; clk                    ; 3.835 ; 3.870 ; Rise       ; clk                    ;
;  seg[6]   ; clk                    ; 3.756 ; 3.711 ; Rise       ; clk                    ;
; seg[*]    ; clk_sm:subClk|loop_clk ; 4.607 ; 4.645 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[0]   ; clk_sm:subClk|loop_clk ; 4.599 ; 4.645 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[1]   ; clk_sm:subClk|loop_clk ; 4.491 ; 4.558 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[2]   ; clk_sm:subClk|loop_clk ; 4.526 ; 4.561 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[3]   ; clk_sm:subClk|loop_clk ; 4.411 ; 4.437 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[4]   ; clk_sm:subClk|loop_clk ; 4.397 ; 4.430 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[5]   ; clk_sm:subClk|loop_clk ; 4.607 ; 4.638 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[6]   ; clk_sm:subClk|loop_clk ; 4.527 ; 4.479 ; Rise       ; clk_sm:subClk|loop_clk ;
+-----------+------------------------+-------+-------+------------+------------------------+


+------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                            ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; seg[*]    ; clk                    ; 3.299 ; 3.355 ; Rise       ; clk                    ;
;  seg[0]   ; clk                    ; 3.491 ; 3.557 ; Rise       ; clk                    ;
;  seg[1]   ; clk                    ; 3.413 ; 3.462 ; Rise       ; clk                    ;
;  seg[2]   ; clk                    ; 3.450 ; 3.474 ; Rise       ; clk                    ;
;  seg[3]   ; clk                    ; 3.310 ; 3.355 ; Rise       ; clk                    ;
;  seg[4]   ; clk                    ; 3.299 ; 3.365 ; Rise       ; clk                    ;
;  seg[5]   ; clk                    ; 3.497 ; 3.575 ; Rise       ; clk                    ;
;  seg[6]   ; clk                    ; 3.444 ; 3.429 ; Rise       ; clk                    ;
; seg[*]    ; clk_sm:subClk|loop_clk ; 3.675 ; 3.731 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[0]   ; clk_sm:subClk|loop_clk ; 3.867 ; 3.933 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[1]   ; clk_sm:subClk|loop_clk ; 3.789 ; 3.838 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[2]   ; clk_sm:subClk|loop_clk ; 3.830 ; 3.850 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[3]   ; clk_sm:subClk|loop_clk ; 3.686 ; 3.731 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[4]   ; clk_sm:subClk|loop_clk ; 3.675 ; 3.745 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[5]   ; clk_sm:subClk|loop_clk ; 3.873 ; 3.955 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[6]   ; clk_sm:subClk|loop_clk ; 3.820 ; 3.809 ; Rise       ; clk_sm:subClk|loop_clk ;
+-----------+------------------------+-------+-------+------------+------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                    ;
+-------------------------+----------+--------+----------+---------+---------------------+
; Clock                   ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack        ; -3.337   ; -0.098 ; N/A      ; N/A     ; -3.000              ;
;  clk                    ; -3.337   ; -0.098 ; N/A      ; N/A     ; -3.000              ;
;  clk_sm:subClk|loop_clk ; -2.258   ; 0.186  ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS         ; -125.87  ; -0.098 ; 0.0      ; 0.0     ; -77.35              ;
;  clk                    ; -103.661 ; -0.098 ; N/A      ; N/A     ; -59.506             ;
;  clk_sm:subClk|loop_clk ; -22.209  ; 0.000  ; N/A      ; N/A     ; -17.844             ;
+-------------------------+----------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------+
; Setup Times                                                                               ;
+-----------+------------------------+--------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+-------+------------+------------------------+
; col[*]    ; clk                    ; 3.450  ; 3.681 ; Rise       ; clk                    ;
;  col[0]   ; clk                    ; 2.420  ; 2.688 ; Rise       ; clk                    ;
;  col[1]   ; clk                    ; 3.222  ; 3.505 ; Rise       ; clk                    ;
;  col[2]   ; clk                    ; 3.108  ; 3.389 ; Rise       ; clk                    ;
;  col[3]   ; clk                    ; 3.450  ; 3.681 ; Rise       ; clk                    ;
; reset     ; clk                    ; 0.759  ; 1.054 ; Rise       ; clk                    ;
; col[*]    ; clk_sm:subClk|loop_clk ; 3.807  ; 3.965 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[0]   ; clk_sm:subClk|loop_clk ; 2.730  ; 2.822 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[1]   ; clk_sm:subClk|loop_clk ; 3.807  ; 3.965 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[2]   ; clk_sm:subClk|loop_clk ; 3.736  ; 3.858 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[3]   ; clk_sm:subClk|loop_clk ; 3.595  ; 3.749 ; Rise       ; clk_sm:subClk|loop_clk ;
; reset     ; clk_sm:subClk|loop_clk ; -0.023 ; 0.231 ; Rise       ; clk_sm:subClk|loop_clk ;
+-----------+------------------------+--------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; col[*]    ; clk                    ; -0.925 ; -1.526 ; Rise       ; clk                    ;
;  col[0]   ; clk                    ; -0.925 ; -1.526 ; Rise       ; clk                    ;
;  col[1]   ; clk                    ; -1.242 ; -1.780 ; Rise       ; clk                    ;
;  col[2]   ; clk                    ; -1.229 ; -1.755 ; Rise       ; clk                    ;
;  col[3]   ; clk                    ; -1.292 ; -1.836 ; Rise       ; clk                    ;
; reset     ; clk                    ; 0.286  ; 0.051  ; Rise       ; clk                    ;
; col[*]    ; clk_sm:subClk|loop_clk ; -0.337 ; -0.568 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[0]   ; clk_sm:subClk|loop_clk ; -0.591 ; -1.126 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[1]   ; clk_sm:subClk|loop_clk ; -0.404 ; -0.705 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[2]   ; clk_sm:subClk|loop_clk ; -0.535 ; -1.004 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[3]   ; clk_sm:subClk|loop_clk ; -0.337 ; -0.568 ; Rise       ; clk_sm:subClk|loop_clk ;
; reset     ; clk_sm:subClk|loop_clk ; 1.071  ; 0.852  ; Rise       ; clk_sm:subClk|loop_clk ;
+-----------+------------------------+--------+--------+------------+------------------------+


+-------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                     ;
+-----------+------------------------+--------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+-------+------------+------------------------+
; seg[*]    ; clk                    ; 8.282  ; 8.030 ; Rise       ; clk                    ;
;  seg[0]   ; clk                    ; 8.265  ; 8.009 ; Rise       ; clk                    ;
;  seg[1]   ; clk                    ; 7.965  ; 7.834 ; Rise       ; clk                    ;
;  seg[2]   ; clk                    ; 8.020  ; 7.824 ; Rise       ; clk                    ;
;  seg[3]   ; clk                    ; 7.760  ; 7.594 ; Rise       ; clk                    ;
;  seg[4]   ; clk                    ; 7.722  ; 7.575 ; Rise       ; clk                    ;
;  seg[5]   ; clk                    ; 8.282  ; 8.030 ; Rise       ; clk                    ;
;  seg[6]   ; clk                    ; 7.803  ; 7.933 ; Rise       ; clk                    ;
; seg[*]    ; clk_sm:subClk|loop_clk ; 10.050 ; 9.795 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[0]   ; clk_sm:subClk|loop_clk ; 10.035 ; 9.783 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[1]   ; clk_sm:subClk|loop_clk ; 9.735  ; 9.602 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[2]   ; clk_sm:subClk|loop_clk ; 9.788  ; 9.586 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[3]   ; clk_sm:subClk|loop_clk ; 9.530  ; 9.367 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[4]   ; clk_sm:subClk|loop_clk ; 9.492  ; 9.349 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[5]   ; clk_sm:subClk|loop_clk ; 10.050 ; 9.795 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[6]   ; clk_sm:subClk|loop_clk ; 9.571  ; 9.706 ; Rise       ; clk_sm:subClk|loop_clk ;
+-----------+------------------------+--------+-------+------------+------------------------+


+------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                            ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; seg[*]    ; clk                    ; 3.299 ; 3.355 ; Rise       ; clk                    ;
;  seg[0]   ; clk                    ; 3.491 ; 3.557 ; Rise       ; clk                    ;
;  seg[1]   ; clk                    ; 3.413 ; 3.462 ; Rise       ; clk                    ;
;  seg[2]   ; clk                    ; 3.450 ; 3.474 ; Rise       ; clk                    ;
;  seg[3]   ; clk                    ; 3.310 ; 3.355 ; Rise       ; clk                    ;
;  seg[4]   ; clk                    ; 3.299 ; 3.365 ; Rise       ; clk                    ;
;  seg[5]   ; clk                    ; 3.497 ; 3.575 ; Rise       ; clk                    ;
;  seg[6]   ; clk                    ; 3.444 ; 3.429 ; Rise       ; clk                    ;
; seg[*]    ; clk_sm:subClk|loop_clk ; 3.675 ; 3.731 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[0]   ; clk_sm:subClk|loop_clk ; 3.867 ; 3.933 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[1]   ; clk_sm:subClk|loop_clk ; 3.789 ; 3.838 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[2]   ; clk_sm:subClk|loop_clk ; 3.830 ; 3.850 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[3]   ; clk_sm:subClk|loop_clk ; 3.686 ; 3.731 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[4]   ; clk_sm:subClk|loop_clk ; 3.675 ; 3.745 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[5]   ; clk_sm:subClk|loop_clk ; 3.873 ; 3.955 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[6]   ; clk_sm:subClk|loop_clk ; 3.820 ; 3.809 ; Rise       ; clk_sm:subClk|loop_clk ;
+-----------+------------------------+-------+-------+------------+------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; seg[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; on1                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; on2                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; col[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; col[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; col[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; col[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; seg[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.35 V              ; -0.00711 V          ; 0.126 V                              ; 0.012 V                              ; 4.7e-10 s                   ; 4.63e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.35 V             ; -0.00711 V         ; 0.126 V                             ; 0.012 V                             ; 4.7e-10 s                  ; 4.63e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-07 V                   ; 2.35 V              ; -0.00333 V          ; 0.096 V                              ; 0.006 V                              ; 4.5e-10 s                   ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-07 V                  ; 2.35 V             ; -0.00333 V         ; 0.096 V                             ; 0.006 V                             ; 4.5e-10 s                  ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-07 V                   ; 2.34 V              ; -0.00699 V          ; 0.108 V                              ; 0.027 V                              ; 6.58e-10 s                  ; 8.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-07 V                  ; 2.34 V             ; -0.00699 V         ; 0.108 V                             ; 0.027 V                             ; 6.58e-10 s                 ; 8.2e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; seg[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0121 V           ; 0.274 V                              ; 0.034 V                              ; 3.18e-10 s                  ; 4.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0121 V          ; 0.274 V                             ; 0.034 V                             ; 3.18e-10 s                 ; 4.96e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------+
; Setup Transfers                                                                             ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; clk                    ; clk                    ; 999      ; 0        ; 0        ; 0        ;
; clk_sm:subClk|loop_clk ; clk                    ; 5        ; 1        ; 0        ; 0        ;
; clk                    ; clk_sm:subClk|loop_clk ; 8        ; 0        ; 0        ; 0        ;
; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 96       ; 0        ; 0        ; 0        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------+
; Hold Transfers                                                                              ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; clk                    ; clk                    ; 999      ; 0        ; 0        ; 0        ;
; clk_sm:subClk|loop_clk ; clk                    ; 5        ; 1        ; 0        ; 0        ;
; clk                    ; clk_sm:subClk|loop_clk ; 8        ; 0        ; 0        ; 0        ;
; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 96       ; 0        ; 0        ; 0        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 86    ; 86   ;
; Unconstrained Output Ports      ; 7     ; 7    ;
; Unconstrained Output Port Paths ; 63    ; 63   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Thu Sep 25 20:38:59 2014
Info: Command: quartus_sta lab3_SL -c lab3_SL
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'lab3_SL.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_sm:subClk|loop_clk clk_sm:subClk|loop_clk
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.337
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.337            -103.661 clk 
    Info (332119):    -2.258             -22.209 clk_sm:subClk|loop_clk 
Info (332146): Worst-case hold slack is 0.147
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.147               0.000 clk 
    Info (332119):     0.452               0.000 clk_sm:subClk|loop_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -59.506 clk 
    Info (332119):    -1.487             -17.844 clk_sm:subClk|loop_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.082
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.082             -94.079 clk 
    Info (332119):    -2.021             -19.769 clk_sm:subClk|loop_clk 
Info (332146): Worst-case hold slack is 0.150
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.150               0.000 clk 
    Info (332119):     0.401               0.000 clk_sm:subClk|loop_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -59.506 clk 
    Info (332119):    -1.487             -17.844 clk_sm:subClk|loop_clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.828
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.828             -20.915 clk 
    Info (332119):    -0.387              -3.129 clk_sm:subClk|loop_clk 
Info (332146): Worst-case hold slack is -0.098
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.098              -0.098 clk 
    Info (332119):     0.186               0.000 clk_sm:subClk|loop_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -43.448 clk 
    Info (332119):    -1.000             -12.000 clk_sm:subClk|loop_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 461 megabytes
    Info: Processing ended: Thu Sep 25 20:39:03 2014
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


