//-----------------------------------
//-- Entrada: se√±al de reloj
//-- Salida: contador de 26 bits
//-----------------------------------
module contador(input clk, output [25:0] data);
wire clk;
    
//-- La salida es un registro de 26 bits, inicializado a 0
reg [25:0] data = 0;
    
//-- Sensible al flanco de subida
always @(posedge clk) begin
  //-- Incrementar el registro
  
  begin
  if (data==4'b1001)
    data = 4'b0000;
  else
    data <= data + 1;
  end  
end
endmodule