TimeQuest Timing Analyzer report for MDT90P01
Sat May 12 15:38:04 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'c0'
 12. Slow Model Hold: 'c0'
 13. Slow Model Minimum Pulse Width: 'c0'
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Fast Model Setup Summary
 17. Fast Model Hold Summary
 18. Fast Model Recovery Summary
 19. Fast Model Removal Summary
 20. Fast Model Minimum Pulse Width Summary
 21. Fast Model Setup: 'c0'
 22. Fast Model Hold: 'c0'
 23. Fast Model Minimum Pulse Width: 'c0'
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Multicorner Timing Analysis Summary
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Setup Transfers
 30. Hold Transfers
 31. Report TCCS
 32. Report RSKM
 33. Unconstrained Paths
 34. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; MDT90P01                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; c0         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { c0 }  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 188.39 MHz ; 188.39 MHz      ; c0         ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; c0    ; -2.711 ; -80.163       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; c0    ; 0.445 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; c0    ; -1.631 ; -51.733               ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'c0'                                                                                                                                                 ;
+--------+------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.711 ; Program_Counter:pc_inst|pc_int[0]        ; Program_Counter:pc_inst|pc_int[6]            ; c0           ; c0          ; 1.000        ; 0.000      ; 3.749      ;
; -2.682 ; Program_Counter:pc_inst|pc_int[4]        ; Program_Counter:pc_inst|pc_int[6]            ; c0           ; c0          ; 1.000        ; 0.000      ; 3.720      ;
; -2.681 ; Program_Counter:pc_inst|pc_int[1]        ; Program_Counter:pc_inst|pc_int[6]            ; c0           ; c0          ; 1.000        ; 0.000      ; 3.719      ;
; -2.551 ; Program_Counter:pc_inst|pc_int[1]        ; Program_Counter:pc_inst|pc_int[2]            ; c0           ; c0          ; 1.000        ; 0.000      ; 3.589      ;
; -2.544 ; Program_Counter:pc_inst|pc_int[2]        ; Program_Counter:pc_inst|pc_int[6]            ; c0           ; c0          ; 1.000        ; 0.000      ; 3.582      ;
; -2.513 ; Program_Counter:pc_inst|pc_int[0]        ; Program_Counter:pc_inst|pc_int[2]            ; c0           ; c0          ; 1.000        ; 0.000      ; 3.551      ;
; -2.495 ; Instruction_Decoder:dec_inst|bit_pos[0]  ; RAM_Memory:ram_inst|pc_skip                  ; c0           ; c0          ; 1.000        ; 0.005      ; 3.538      ;
; -2.495 ; Program_Counter:pc_inst|pc_int[1]        ; Program_Counter:pc_inst|pc_int[1]            ; c0           ; c0          ; 1.000        ; 0.000      ; 3.533      ;
; -2.475 ; Program_Counter:pc_inst|pc_int[3]        ; Program_Counter:pc_inst|pc_int[6]            ; c0           ; c0          ; 1.000        ; 0.000      ; 3.513      ;
; -2.331 ; RAM_Memory:ram_inst|reg_array[15][0]     ; RAM_Memory:ram_inst|pc_skip                  ; c0           ; c0          ; 1.000        ; 0.000      ; 3.369      ;
; -2.312 ; Program_Counter:pc_inst|pc_int[0]        ; Program_Counter:pc_inst|pc_int[8]            ; c0           ; c0          ; 1.000        ; 0.000      ; 3.350      ;
; -2.306 ; Program_Counter:pc_inst|pc_int[5]        ; Program_Counter:pc_inst|pc_int[6]            ; c0           ; c0          ; 1.000        ; 0.000      ; 3.344      ;
; -2.269 ; Program_Counter:pc_inst|pc_int[0]        ; Program_Counter:pc_inst|pc_int[1]            ; c0           ; c0          ; 1.000        ; 0.000      ; 3.307      ;
; -2.245 ; Program_Counter:pc_inst|pc_int[0]        ; Program_Counter:pc_inst|pc_int[0]            ; c0           ; c0          ; 1.000        ; 0.000      ; 3.283      ;
; -2.234 ; Program_Counter:pc_inst|pc_int[1]        ; Program_Counter:pc_inst|pc_int[8]            ; c0           ; c0          ; 1.000        ; 0.000      ; 3.272      ;
; -2.233 ; RAM_Memory:ram_inst|reg_array[8][1]      ; RAM_Memory:ram_inst|pc_skip                  ; c0           ; c0          ; 1.000        ; 0.000      ; 3.271      ;
; -2.232 ; Program_Counter:pc_inst|pc_int[0]        ; Program_Counter:pc_inst|pc_int[7]            ; c0           ; c0          ; 1.000        ; 0.000      ; 3.270      ;
; -2.213 ; Program_Counter:pc_inst|pc_int[0]        ; Program_Counter:pc_inst|pc_int[5]            ; c0           ; c0          ; 1.000        ; 0.000      ; 3.251      ;
; -2.154 ; Pipeline_State:pipe_inst|state_mem[1]    ; Instruction_Decoder:dec_inst|reg_addr[3]     ; c0           ; c0          ; 0.500        ; -0.004     ; 2.688      ;
; -2.154 ; Pipeline_State:pipe_inst|state_mem[1]    ; Instruction_Decoder:dec_inst|reg_addr[0]     ; c0           ; c0          ; 0.500        ; -0.004     ; 2.688      ;
; -2.154 ; Pipeline_State:pipe_inst|state_mem[1]    ; Instruction_Decoder:dec_inst|reg_write_en    ; c0           ; c0          ; 0.500        ; -0.004     ; 2.688      ;
; -2.154 ; Pipeline_State:pipe_inst|state_mem[1]    ; Instruction_Decoder:dec_inst|bit_set         ; c0           ; c0          ; 0.500        ; -0.004     ; 2.688      ;
; -2.154 ; Pipeline_State:pipe_inst|state_mem[1]    ; Instruction_Decoder:dec_inst|bit_pos[0]      ; c0           ; c0          ; 0.500        ; -0.004     ; 2.688      ;
; -2.154 ; Pipeline_State:pipe_inst|state_mem[1]    ; Instruction_Decoder:dec_inst|bit_clear       ; c0           ; c0          ; 0.500        ; -0.004     ; 2.688      ;
; -2.154 ; Pipeline_State:pipe_inst|state_mem[1]    ; Instruction_Decoder:dec_inst|reg_read_en     ; c0           ; c0          ; 0.500        ; -0.004     ; 2.688      ;
; -2.154 ; Pipeline_State:pipe_inst|state_mem[1]    ; Instruction_Decoder:dec_inst|bit_skip_clear  ; c0           ; c0          ; 0.500        ; -0.004     ; 2.688      ;
; -2.154 ; Pipeline_State:pipe_inst|state_mem[1]    ; Instruction_Decoder:dec_inst|write_w         ; c0           ; c0          ; 0.500        ; -0.004     ; 2.688      ;
; -2.154 ; Pipeline_State:pipe_inst|state_mem[1]    ; Instruction_Decoder:dec_inst|immediate[0]    ; c0           ; c0          ; 0.500        ; -0.004     ; 2.688      ;
; -2.154 ; Program_Counter:pc_inst|pc_int[1]        ; Program_Counter:pc_inst|pc_int[7]            ; c0           ; c0          ; 1.000        ; 0.000      ; 3.192      ;
; -2.152 ; Program_Counter:pc_inst|pc_int[6]        ; Program_Counter:pc_inst|pc_int[6]            ; c0           ; c0          ; 1.000        ; 0.000      ; 3.190      ;
; -2.135 ; Program_Counter:pc_inst|pc_int[1]        ; Program_Counter:pc_inst|pc_int[5]            ; c0           ; c0          ; 1.000        ; 0.000      ; 3.173      ;
; -2.105 ; Pipeline_State:pipe_inst|state_mem[0]    ; Instruction_Decoder:dec_inst|reg_addr[3]     ; c0           ; c0          ; 0.500        ; -0.004     ; 2.639      ;
; -2.105 ; Pipeline_State:pipe_inst|state_mem[0]    ; Instruction_Decoder:dec_inst|reg_addr[0]     ; c0           ; c0          ; 0.500        ; -0.004     ; 2.639      ;
; -2.105 ; Pipeline_State:pipe_inst|state_mem[0]    ; Instruction_Decoder:dec_inst|reg_write_en    ; c0           ; c0          ; 0.500        ; -0.004     ; 2.639      ;
; -2.105 ; Pipeline_State:pipe_inst|state_mem[0]    ; Instruction_Decoder:dec_inst|bit_set         ; c0           ; c0          ; 0.500        ; -0.004     ; 2.639      ;
; -2.105 ; Pipeline_State:pipe_inst|state_mem[0]    ; Instruction_Decoder:dec_inst|bit_pos[0]      ; c0           ; c0          ; 0.500        ; -0.004     ; 2.639      ;
; -2.105 ; Pipeline_State:pipe_inst|state_mem[0]    ; Instruction_Decoder:dec_inst|bit_clear       ; c0           ; c0          ; 0.500        ; -0.004     ; 2.639      ;
; -2.105 ; Pipeline_State:pipe_inst|state_mem[0]    ; Instruction_Decoder:dec_inst|reg_read_en     ; c0           ; c0          ; 0.500        ; -0.004     ; 2.639      ;
; -2.105 ; Pipeline_State:pipe_inst|state_mem[0]    ; Instruction_Decoder:dec_inst|bit_skip_clear  ; c0           ; c0          ; 0.500        ; -0.004     ; 2.639      ;
; -2.105 ; Pipeline_State:pipe_inst|state_mem[0]    ; Instruction_Decoder:dec_inst|write_w         ; c0           ; c0          ; 0.500        ; -0.004     ; 2.639      ;
; -2.105 ; Pipeline_State:pipe_inst|state_mem[0]    ; Instruction_Decoder:dec_inst|immediate[0]    ; c0           ; c0          ; 0.500        ; -0.004     ; 2.639      ;
; -2.104 ; Program_Counter:pc_inst|pc_int[2]        ; Program_Counter:pc_inst|pc_int[8]            ; c0           ; c0          ; 1.000        ; 0.000      ; 3.142      ;
; -2.098 ; Program_Counter:pc_inst|pc_int[4]        ; Program_Counter:pc_inst|pc_int[8]            ; c0           ; c0          ; 1.000        ; 0.000      ; 3.136      ;
; -2.084 ; Pipeline_State:pipe_inst|state_mem[1]    ; Instruction_Memory:instr_inst|instruction[1] ; c0           ; c0          ; 0.500        ; -0.001     ; 2.621      ;
; -2.084 ; Pipeline_State:pipe_inst|state_mem[1]    ; Instruction_Memory:instr_inst|instruction[9] ; c0           ; c0          ; 0.500        ; -0.001     ; 2.621      ;
; -2.084 ; Pipeline_State:pipe_inst|state_mem[1]    ; Instruction_Memory:instr_inst|instruction[8] ; c0           ; c0          ; 0.500        ; -0.001     ; 2.621      ;
; -2.084 ; Pipeline_State:pipe_inst|state_mem[1]    ; Instruction_Memory:instr_inst|instruction[5] ; c0           ; c0          ; 0.500        ; -0.001     ; 2.621      ;
; -2.084 ; Pipeline_State:pipe_inst|state_mem[1]    ; Instruction_Memory:instr_inst|instruction[7] ; c0           ; c0          ; 0.500        ; -0.001     ; 2.621      ;
; -2.062 ; Program_Counter:pc_inst|pc_int[2]        ; Program_Counter:pc_inst|pc_int[2]            ; c0           ; c0          ; 1.000        ; 0.000      ; 3.100      ;
; -2.050 ; RAM_Memory:ram_inst|reg_array[15][1]     ; RAM_Memory:ram_inst|pc_skip                  ; c0           ; c0          ; 1.000        ; 0.000      ; 3.088      ;
; -2.032 ; Pipeline_State:pipe_inst|state_mem[2]    ; Instruction_Memory:instr_inst|instruction[1] ; c0           ; c0          ; 0.500        ; -0.001     ; 2.569      ;
; -2.032 ; Pipeline_State:pipe_inst|state_mem[2]    ; Instruction_Memory:instr_inst|instruction[9] ; c0           ; c0          ; 0.500        ; -0.001     ; 2.569      ;
; -2.032 ; Pipeline_State:pipe_inst|state_mem[2]    ; Instruction_Memory:instr_inst|instruction[8] ; c0           ; c0          ; 0.500        ; -0.001     ; 2.569      ;
; -2.032 ; Pipeline_State:pipe_inst|state_mem[2]    ; Instruction_Memory:instr_inst|instruction[5] ; c0           ; c0          ; 0.500        ; -0.001     ; 2.569      ;
; -2.032 ; Pipeline_State:pipe_inst|state_mem[2]    ; Instruction_Memory:instr_inst|instruction[7] ; c0           ; c0          ; 0.500        ; -0.001     ; 2.569      ;
; -2.024 ; Program_Counter:pc_inst|pc_int[2]        ; Program_Counter:pc_inst|pc_int[7]            ; c0           ; c0          ; 1.000        ; 0.000      ; 3.062      ;
; -2.018 ; Program_Counter:pc_inst|pc_int[4]        ; Program_Counter:pc_inst|pc_int[7]            ; c0           ; c0          ; 1.000        ; 0.000      ; 3.056      ;
; -2.005 ; Program_Counter:pc_inst|pc_int[2]        ; Program_Counter:pc_inst|pc_int[5]            ; c0           ; c0          ; 1.000        ; 0.000      ; 3.043      ;
; -1.999 ; Program_Counter:pc_inst|pc_int[4]        ; Program_Counter:pc_inst|pc_int[5]            ; c0           ; c0          ; 1.000        ; 0.000      ; 3.037      ;
; -1.995 ; Pipeline_State:pipe_inst|state_mem[0]    ; RAM_Memory:ram_inst|reg_array[0][1]          ; c0           ; c0          ; 0.500        ; 0.001      ; 2.534      ;
; -1.992 ; Pipeline_State:pipe_inst|state_mem[0]    ; RAM_Memory:ram_inst|reg_array[0][0]          ; c0           ; c0          ; 0.500        ; 0.001      ; 2.531      ;
; -1.990 ; Program_Counter:pc_inst|pc_int[0]        ; Program_Counter:pc_inst|pc_int[4]            ; c0           ; c0          ; 1.000        ; 0.000      ; 3.028      ;
; -1.984 ; Pipeline_State:pipe_inst|state_mem[0]    ; RAM_Memory:ram_inst|reg_array[15][1]         ; c0           ; c0          ; 0.500        ; 0.001      ; 2.523      ;
; -1.983 ; Pipeline_State:pipe_inst|state_mem[0]    ; RAM_Memory:ram_inst|reg_array[7][1]          ; c0           ; c0          ; 0.500        ; 0.001      ; 2.522      ;
; -1.980 ; Pipeline_State:pipe_inst|state_mem[0]    ; RAM_Memory:ram_inst|reg_array[7][0]          ; c0           ; c0          ; 0.500        ; 0.001      ; 2.519      ;
; -1.979 ; Pipeline_State:pipe_inst|state_mem[0]    ; RAM_Memory:ram_inst|reg_array[15][0]         ; c0           ; c0          ; 0.500        ; 0.001      ; 2.518      ;
; -1.968 ; Pipeline_State:pipe_inst|state_mem[0]    ; RAM_Memory:ram_inst|reg_array[8][0]          ; c0           ; c0          ; 0.500        ; 0.001      ; 2.507      ;
; -1.965 ; Pipeline_State:pipe_inst|state_mem[0]    ; RAM_Memory:ram_inst|reg_array[8][1]          ; c0           ; c0          ; 0.500        ; 0.001      ; 2.504      ;
; -1.951 ; Pipeline_State:pipe_inst|state_mem[0]    ; RAM_Memory:ram_inst|pc_skip                  ; c0           ; c0          ; 0.500        ; 0.001      ; 2.490      ;
; -1.951 ; Program_Counter:pc_inst|pc_int[3]        ; Program_Counter:pc_inst|pc_int[8]            ; c0           ; c0          ; 1.000        ; 0.000      ; 2.989      ;
; -1.942 ; Instruction_Decoder:dec_inst|reg_addr[3] ; RAM_Memory:ram_inst|pc_skip                  ; c0           ; c0          ; 1.000        ; 0.005      ; 2.985      ;
; -1.938 ; RAM_Memory:ram_inst|reg_array[7][0]      ; RAM_Memory:ram_inst|pc_skip                  ; c0           ; c0          ; 1.000        ; 0.000      ; 2.976      ;
; -1.928 ; Instruction_Decoder:dec_inst|bit_clear   ; RAM_Memory:ram_inst|reg_array[7][0]          ; c0           ; c0          ; 1.000        ; 0.005      ; 2.971      ;
; -1.927 ; Instruction_Decoder:dec_inst|bit_clear   ; RAM_Memory:ram_inst|reg_array[15][0]         ; c0           ; c0          ; 1.000        ; 0.005      ; 2.970      ;
; -1.912 ; Program_Counter:pc_inst|pc_int[1]        ; Program_Counter:pc_inst|pc_int[4]            ; c0           ; c0          ; 1.000        ; 0.000      ; 2.950      ;
; -1.910 ; Program_Counter:pc_inst|pc_int[0]        ; Program_Counter:pc_inst|pc_int[3]            ; c0           ; c0          ; 1.000        ; 0.000      ; 2.948      ;
; -1.876 ; RAM_Memory:ram_inst|reg_array[8][0]      ; RAM_Memory:ram_inst|pc_skip                  ; c0           ; c0          ; 1.000        ; 0.000      ; 2.914      ;
; -1.871 ; Program_Counter:pc_inst|pc_int[3]        ; Program_Counter:pc_inst|pc_int[7]            ; c0           ; c0          ; 1.000        ; 0.000      ; 2.909      ;
; -1.866 ; Pipeline_State:pipe_inst|state_mem[1]    ; Program_Counter:pc_inst|pc_int[1]            ; c0           ; c0          ; 0.500        ; -0.001     ; 2.403      ;
; -1.866 ; Pipeline_State:pipe_inst|state_mem[1]    ; Program_Counter:pc_inst|pc_int[0]            ; c0           ; c0          ; 0.500        ; -0.001     ; 2.403      ;
; -1.866 ; Pipeline_State:pipe_inst|state_mem[1]    ; Program_Counter:pc_inst|pc_int[2]            ; c0           ; c0          ; 0.500        ; -0.001     ; 2.403      ;
; -1.866 ; Pipeline_State:pipe_inst|state_mem[1]    ; Program_Counter:pc_inst|pc_int[3]            ; c0           ; c0          ; 0.500        ; -0.001     ; 2.403      ;
; -1.866 ; Pipeline_State:pipe_inst|state_mem[1]    ; Program_Counter:pc_inst|pc_int[4]            ; c0           ; c0          ; 0.500        ; -0.001     ; 2.403      ;
; -1.866 ; Pipeline_State:pipe_inst|state_mem[1]    ; Program_Counter:pc_inst|pc_int[5]            ; c0           ; c0          ; 0.500        ; -0.001     ; 2.403      ;
; -1.866 ; Pipeline_State:pipe_inst|state_mem[1]    ; Program_Counter:pc_inst|pc_int[6]            ; c0           ; c0          ; 0.500        ; -0.001     ; 2.403      ;
; -1.866 ; Pipeline_State:pipe_inst|state_mem[1]    ; Program_Counter:pc_inst|pc_int[7]            ; c0           ; c0          ; 0.500        ; -0.001     ; 2.403      ;
; -1.866 ; Pipeline_State:pipe_inst|state_mem[1]    ; Program_Counter:pc_inst|pc_int[8]            ; c0           ; c0          ; 0.500        ; -0.001     ; 2.403      ;
; -1.863 ; Instruction_Decoder:dec_inst|reg_addr[0] ; RAM_Memory:ram_inst|pc_skip                  ; c0           ; c0          ; 1.000        ; 0.005      ; 2.906      ;
; -1.861 ; Instruction_Decoder:dec_inst|bit_clear   ; RAM_Memory:ram_inst|reg_array[15][1]         ; c0           ; c0          ; 1.000        ; 0.005      ; 2.904      ;
; -1.860 ; Instruction_Decoder:dec_inst|bit_clear   ; RAM_Memory:ram_inst|reg_array[7][1]          ; c0           ; c0          ; 1.000        ; 0.005      ; 2.903      ;
; -1.852 ; Program_Counter:pc_inst|pc_int[3]        ; Program_Counter:pc_inst|pc_int[5]            ; c0           ; c0          ; 1.000        ; 0.000      ; 2.890      ;
; -1.841 ; Pipeline_State:pipe_inst|state_mem[2]    ; Program_Counter:pc_inst|pc_int[1]            ; c0           ; c0          ; 0.500        ; -0.001     ; 2.378      ;
; -1.841 ; Pipeline_State:pipe_inst|state_mem[2]    ; Program_Counter:pc_inst|pc_int[0]            ; c0           ; c0          ; 0.500        ; -0.001     ; 2.378      ;
; -1.841 ; Pipeline_State:pipe_inst|state_mem[2]    ; Program_Counter:pc_inst|pc_int[2]            ; c0           ; c0          ; 0.500        ; -0.001     ; 2.378      ;
; -1.841 ; Pipeline_State:pipe_inst|state_mem[2]    ; Program_Counter:pc_inst|pc_int[3]            ; c0           ; c0          ; 0.500        ; -0.001     ; 2.378      ;
; -1.841 ; Pipeline_State:pipe_inst|state_mem[2]    ; Program_Counter:pc_inst|pc_int[4]            ; c0           ; c0          ; 0.500        ; -0.001     ; 2.378      ;
; -1.841 ; Pipeline_State:pipe_inst|state_mem[2]    ; Program_Counter:pc_inst|pc_int[5]            ; c0           ; c0          ; 0.500        ; -0.001     ; 2.378      ;
; -1.841 ; Pipeline_State:pipe_inst|state_mem[2]    ; Program_Counter:pc_inst|pc_int[6]            ; c0           ; c0          ; 0.500        ; -0.001     ; 2.378      ;
; -1.841 ; Pipeline_State:pipe_inst|state_mem[2]    ; Program_Counter:pc_inst|pc_int[7]            ; c0           ; c0          ; 0.500        ; -0.001     ; 2.378      ;
; -1.841 ; Pipeline_State:pipe_inst|state_mem[2]    ; Program_Counter:pc_inst|pc_int[8]            ; c0           ; c0          ; 0.500        ; -0.001     ; 2.378      ;
+--------+------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'c0'                                                                                                                                                     ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; Pipeline_State:pipe_inst|state_mem[2]        ; Pipeline_State:pipe_inst|state_mem[2]        ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Pipeline_State:pipe_inst|state_mem[0]        ; Pipeline_State:pipe_inst|state_mem[0]        ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Pipeline_State:pipe_inst|state_mem[1]        ; Pipeline_State:pipe_inst|state_mem[1]        ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[0][0]          ; RAM_Memory:ram_inst|reg_array[0][0]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[0][1]          ; RAM_Memory:ram_inst|reg_array[0][1]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[8][0]          ; RAM_Memory:ram_inst|reg_array[8][0]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[8][1]          ; RAM_Memory:ram_inst|reg_array[8][1]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[15][1]         ; RAM_Memory:ram_inst|reg_array[15][1]         ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[15][0]         ; RAM_Memory:ram_inst|reg_array[15][0]         ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[7][1]          ; RAM_Memory:ram_inst|reg_array[7][1]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[7][0]          ; RAM_Memory:ram_inst|reg_array[7][0]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Instruction_Decoder:dec_inst|is_ret~reg0     ; Instruction_Decoder:dec_inst|is_ret~reg0     ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.656 ; Pipeline_State:pipe_inst|state_mem[0]        ; Pipeline_State:pipe_inst|state_mem[1]        ; c0           ; c0          ; 0.000        ; 0.000      ; 0.942      ;
; 0.672 ; Pipeline_State:pipe_inst|state_mem[1]        ; Pipeline_State:pipe_inst|state_mem[2]        ; c0           ; c0          ; 0.000        ; 0.000      ; 0.958      ;
; 0.677 ; Pipeline_State:pipe_inst|state_mem[1]        ; Pipeline_State:pipe_inst|state_mem[0]        ; c0           ; c0          ; 0.000        ; 0.000      ; 0.963      ;
; 0.783 ; Program_Counter:pc_inst|pc_int[1]            ; Instruction_Memory:instr_inst|instruction[8] ; c0           ; c0          ; 0.000        ; 0.000      ; 1.069      ;
; 0.966 ; Pipeline_State:pipe_inst|state_mem[2]        ; Pipeline_State:pipe_inst|state_mem[1]        ; c0           ; c0          ; 0.000        ; 0.000      ; 1.252      ;
; 1.003 ; Pipeline_State:pipe_inst|state_mem[0]        ; Pipeline_State:pipe_inst|state_mem[2]        ; c0           ; c0          ; 0.000        ; 0.000      ; 1.289      ;
; 1.007 ; Pipeline_State:pipe_inst|state_mem[2]        ; Pipeline_State:pipe_inst|state_mem[0]        ; c0           ; c0          ; 0.000        ; 0.000      ; 1.293      ;
; 1.168 ; Instruction_Memory:instr_inst|instruction[5] ; Instruction_Decoder:dec_inst|bit_pos[0]      ; c0           ; c0          ; 0.000        ; -0.003     ; 1.451      ;
; 1.170 ; Instruction_Memory:instr_inst|instruction[1] ; Instruction_Decoder:dec_inst|immediate[0]    ; c0           ; c0          ; 0.000        ; -0.003     ; 1.453      ;
; 1.199 ; Instruction_Memory:instr_inst|instruction[7] ; Instruction_Decoder:dec_inst|reg_write_en    ; c0           ; c0          ; 0.000        ; -0.003     ; 1.482      ;
; 1.200 ; Instruction_Memory:instr_inst|instruction[7] ; Instruction_Decoder:dec_inst|bit_skip_clear  ; c0           ; c0          ; 0.000        ; -0.003     ; 1.483      ;
; 1.204 ; Instruction_Memory:instr_inst|instruction[7] ; Instruction_Decoder:dec_inst|bit_set         ; c0           ; c0          ; 0.000        ; -0.003     ; 1.487      ;
; 1.204 ; Instruction_Memory:instr_inst|instruction[7] ; Instruction_Decoder:dec_inst|reg_read_en     ; c0           ; c0          ; 0.000        ; -0.003     ; 1.487      ;
; 1.208 ; Instruction_Memory:instr_inst|instruction[7] ; Instruction_Decoder:dec_inst|bit_clear       ; c0           ; c0          ; 0.000        ; -0.003     ; 1.491      ;
; 1.255 ; Program_Counter:pc_inst|pc_int[8]            ; Program_Counter:pc_inst|pc_int[8]            ; c0           ; c0          ; 0.000        ; 0.000      ; 1.541      ;
; 1.274 ; Instruction_Memory:instr_inst|instruction[8] ; Instruction_Decoder:dec_inst|immediate[0]    ; c0           ; c0          ; 0.000        ; -0.003     ; 1.557      ;
; 1.290 ; Program_Counter:pc_inst|pc_int[0]            ; Instruction_Memory:instr_inst|instruction[7] ; c0           ; c0          ; 0.000        ; 0.000      ; 1.576      ;
; 1.302 ; Instruction_Decoder:dec_inst|immediate[0]    ; W_Reg:wreg_inst|w_content[0]                 ; c0           ; c0          ; 0.000        ; 0.004      ; 1.592      ;
; 1.302 ; Instruction_Decoder:dec_inst|immediate[0]    ; W_Reg:wreg_inst|w_content[3]                 ; c0           ; c0          ; 0.000        ; 0.004      ; 1.592      ;
; 1.303 ; Instruction_Decoder:dec_inst|immediate[0]    ; W_Reg:wreg_inst|w_content[1]                 ; c0           ; c0          ; 0.000        ; 0.004      ; 1.593      ;
; 1.306 ; Instruction_Decoder:dec_inst|immediate[0]    ; W_Reg:wreg_inst|w_content[2]                 ; c0           ; c0          ; 0.000        ; 0.004      ; 1.596      ;
; 1.319 ; Instruction_Decoder:dec_inst|reg_read_en     ; RAM_Memory:ram_inst|pc_skip                  ; c0           ; c0          ; 0.000        ; 0.005      ; 1.610      ;
; 1.326 ; Instruction_Decoder:dec_inst|is_ret~reg0     ; Program_Counter:pc_inst|pc_int[4]            ; c0           ; c0          ; 0.000        ; 0.003      ; 1.615      ;
; 1.340 ; Instruction_Memory:instr_inst|instruction[9] ; Instruction_Decoder:dec_inst|bit_pos[0]      ; c0           ; c0          ; 0.000        ; -0.003     ; 1.623      ;
; 1.340 ; Instruction_Memory:instr_inst|instruction[9] ; Instruction_Decoder:dec_inst|reg_write_en    ; c0           ; c0          ; 0.000        ; -0.003     ; 1.623      ;
; 1.341 ; Instruction_Memory:instr_inst|instruction[9] ; Instruction_Decoder:dec_inst|reg_read_en     ; c0           ; c0          ; 0.000        ; -0.003     ; 1.624      ;
; 1.342 ; Instruction_Memory:instr_inst|instruction[9] ; Instruction_Decoder:dec_inst|bit_skip_clear  ; c0           ; c0          ; 0.000        ; -0.003     ; 1.625      ;
; 1.344 ; Instruction_Memory:instr_inst|instruction[9] ; Instruction_Decoder:dec_inst|bit_set         ; c0           ; c0          ; 0.000        ; -0.003     ; 1.627      ;
; 1.348 ; Instruction_Memory:instr_inst|instruction[9] ; Instruction_Decoder:dec_inst|bit_clear       ; c0           ; c0          ; 0.000        ; -0.003     ; 1.631      ;
; 1.416 ; Instruction_Memory:instr_inst|instruction[8] ; Instruction_Decoder:dec_inst|bit_skip_clear  ; c0           ; c0          ; 0.000        ; -0.003     ; 1.699      ;
; 1.422 ; RAM_Memory:ram_inst|pc_skip                  ; Program_Counter:pc_inst|pc_int[5]            ; c0           ; c0          ; 0.000        ; -0.002     ; 1.706      ;
; 1.441 ; Program_Counter:pc_inst|pc_int[0]            ; Instruction_Memory:instr_inst|instruction[8] ; c0           ; c0          ; 0.000        ; 0.000      ; 1.727      ;
; 1.445 ; Instruction_Memory:instr_inst|instruction[9] ; Instruction_Decoder:dec_inst|immediate[0]    ; c0           ; c0          ; 0.000        ; -0.003     ; 1.728      ;
; 1.445 ; Instruction_Memory:instr_inst|instruction[8] ; Instruction_Decoder:dec_inst|bit_clear       ; c0           ; c0          ; 0.000        ; -0.003     ; 1.728      ;
; 1.453 ; Instruction_Decoder:dec_inst|bit_skip_clear  ; RAM_Memory:ram_inst|pc_skip                  ; c0           ; c0          ; 0.000        ; 0.005      ; 1.744      ;
; 1.467 ; Instruction_Decoder:dec_inst|reg_write_en    ; RAM_Memory:ram_inst|pc_skip                  ; c0           ; c0          ; 0.000        ; 0.005      ; 1.758      ;
; 1.474 ; Instruction_Decoder:dec_inst|is_ret~reg0     ; Program_Counter:pc_inst|pc_int[5]            ; c0           ; c0          ; 0.000        ; 0.003      ; 1.763      ;
; 1.478 ; Instruction_Decoder:dec_inst|is_ret~reg0     ; Program_Counter:pc_inst|pc_int[3]            ; c0           ; c0          ; 0.000        ; 0.003      ; 1.767      ;
; 1.479 ; Instruction_Decoder:dec_inst|is_ret~reg0     ; Program_Counter:pc_inst|pc_int[8]            ; c0           ; c0          ; 0.000        ; 0.003      ; 1.768      ;
; 1.480 ; Instruction_Decoder:dec_inst|is_ret~reg0     ; Program_Counter:pc_inst|pc_int[7]            ; c0           ; c0          ; 0.000        ; 0.003      ; 1.769      ;
; 1.508 ; Instruction_Memory:instr_inst|instruction[8] ; Instruction_Decoder:dec_inst|bit_set         ; c0           ; c0          ; 0.000        ; -0.003     ; 1.791      ;
; 1.537 ; Instruction_Decoder:dec_inst|bit_set         ; RAM_Memory:ram_inst|reg_array[15][0]         ; c0           ; c0          ; 0.000        ; 0.005      ; 1.828      ;
; 1.538 ; Instruction_Decoder:dec_inst|bit_set         ; RAM_Memory:ram_inst|reg_array[0][0]          ; c0           ; c0          ; 0.000        ; 0.005      ; 1.829      ;
; 1.539 ; Instruction_Decoder:dec_inst|bit_set         ; RAM_Memory:ram_inst|reg_array[8][0]          ; c0           ; c0          ; 0.000        ; 0.005      ; 1.830      ;
; 1.539 ; Instruction_Decoder:dec_inst|bit_set         ; RAM_Memory:ram_inst|reg_array[7][0]          ; c0           ; c0          ; 0.000        ; 0.005      ; 1.830      ;
; 1.541 ; Instruction_Decoder:dec_inst|bit_set         ; RAM_Memory:ram_inst|reg_array[7][1]          ; c0           ; c0          ; 0.000        ; 0.005      ; 1.832      ;
; 1.542 ; Instruction_Decoder:dec_inst|bit_set         ; RAM_Memory:ram_inst|reg_array[15][1]         ; c0           ; c0          ; 0.000        ; 0.005      ; 1.833      ;
; 1.560 ; Instruction_Decoder:dec_inst|write_w         ; W_Reg:wreg_inst|w_content[0]                 ; c0           ; c0          ; 0.000        ; 0.004      ; 1.850      ;
; 1.560 ; Instruction_Decoder:dec_inst|write_w         ; W_Reg:wreg_inst|w_content[1]                 ; c0           ; c0          ; 0.000        ; 0.004      ; 1.850      ;
; 1.560 ; Instruction_Decoder:dec_inst|write_w         ; W_Reg:wreg_inst|w_content[2]                 ; c0           ; c0          ; 0.000        ; 0.004      ; 1.850      ;
; 1.560 ; Instruction_Decoder:dec_inst|write_w         ; W_Reg:wreg_inst|w_content[3]                 ; c0           ; c0          ; 0.000        ; 0.004      ; 1.850      ;
; 1.561 ; Instruction_Memory:instr_inst|instruction[5] ; Instruction_Decoder:dec_inst|is_ret~reg0     ; c0           ; c0          ; 0.000        ; -0.003     ; 1.844      ;
; 1.562 ; Instruction_Memory:instr_inst|instruction[7] ; Instruction_Decoder:dec_inst|immediate[0]    ; c0           ; c0          ; 0.000        ; -0.003     ; 1.845      ;
; 1.585 ; RAM_Memory:ram_inst|reg_array[0][0]          ; RAM_Memory:ram_inst|pc_skip                  ; c0           ; c0          ; 0.000        ; 0.000      ; 1.871      ;
; 1.590 ; Instruction_Decoder:dec_inst|bit_set         ; RAM_Memory:ram_inst|reg_array[0][1]          ; c0           ; c0          ; 0.000        ; 0.005      ; 1.881      ;
; 1.591 ; Instruction_Decoder:dec_inst|bit_set         ; RAM_Memory:ram_inst|reg_array[8][1]          ; c0           ; c0          ; 0.000        ; 0.005      ; 1.882      ;
; 1.595 ; Instruction_Decoder:dec_inst|reg_addr[3]     ; RAM_Memory:ram_inst|reg_array[7][1]          ; c0           ; c0          ; 0.000        ; 0.005      ; 1.886      ;
; 1.597 ; Instruction_Decoder:dec_inst|reg_addr[3]     ; RAM_Memory:ram_inst|reg_array[15][1]         ; c0           ; c0          ; 0.000        ; 0.005      ; 1.888      ;
; 1.599 ; Instruction_Decoder:dec_inst|reg_addr[3]     ; RAM_Memory:ram_inst|reg_array[7][0]          ; c0           ; c0          ; 0.000        ; 0.005      ; 1.890      ;
; 1.602 ; Instruction_Decoder:dec_inst|reg_addr[3]     ; RAM_Memory:ram_inst|reg_array[15][0]         ; c0           ; c0          ; 0.000        ; 0.005      ; 1.893      ;
; 1.604 ; Program_Counter:pc_inst|pc_int[3]            ; Program_Counter:pc_inst|pc_int[3]            ; c0           ; c0          ; 0.000        ; 0.000      ; 1.890      ;
; 1.678 ; Instruction_Memory:instr_inst|instruction[7] ; Instruction_Decoder:dec_inst|write_w         ; c0           ; c0          ; 0.000        ; -0.003     ; 1.961      ;
; 1.772 ; Instruction_Decoder:dec_inst|is_ret~reg0     ; Program_Counter:pc_inst|pc_int[0]            ; c0           ; c0          ; 0.000        ; 0.003      ; 2.061      ;
; 1.786 ; Program_Counter:pc_inst|pc_int[5]            ; Program_Counter:pc_inst|pc_int[5]            ; c0           ; c0          ; 0.000        ; 0.000      ; 2.072      ;
; 1.793 ; Instruction_Memory:instr_inst|instruction[1] ; Instruction_Decoder:dec_inst|reg_addr[3]     ; c0           ; c0          ; 0.000        ; -0.003     ; 2.076      ;
; 1.795 ; Instruction_Memory:instr_inst|instruction[1] ; Instruction_Decoder:dec_inst|reg_addr[0]     ; c0           ; c0          ; 0.000        ; -0.003     ; 2.078      ;
; 1.818 ; Instruction_Memory:instr_inst|instruction[9] ; Instruction_Decoder:dec_inst|write_w         ; c0           ; c0          ; 0.000        ; -0.003     ; 2.101      ;
; 1.829 ; Instruction_Decoder:dec_inst|reg_addr[3]     ; RAM_Memory:ram_inst|reg_array[8][1]          ; c0           ; c0          ; 0.000        ; 0.005      ; 2.120      ;
; 1.832 ; Instruction_Decoder:dec_inst|reg_addr[3]     ; RAM_Memory:ram_inst|reg_array[8][0]          ; c0           ; c0          ; 0.000        ; 0.005      ; 2.123      ;
; 1.839 ; Program_Counter:pc_inst|pc_int[7]            ; Program_Counter:pc_inst|pc_int[7]            ; c0           ; c0          ; 0.000        ; 0.000      ; 2.125      ;
; 1.855 ; RAM_Memory:ram_inst|pc_skip                  ; Program_Counter:pc_inst|pc_int[7]            ; c0           ; c0          ; 0.000        ; -0.002     ; 2.139      ;
; 1.856 ; RAM_Memory:ram_inst|pc_skip                  ; Program_Counter:pc_inst|pc_int[8]            ; c0           ; c0          ; 0.000        ; -0.002     ; 2.140      ;
; 1.856 ; RAM_Memory:ram_inst|pc_skip                  ; Program_Counter:pc_inst|pc_int[3]            ; c0           ; c0          ; 0.000        ; -0.002     ; 2.140      ;
; 1.859 ; Instruction_Decoder:dec_inst|reg_addr[3]     ; RAM_Memory:ram_inst|reg_array[0][0]          ; c0           ; c0          ; 0.000        ; 0.005      ; 2.150      ;
; 1.862 ; Instruction_Decoder:dec_inst|reg_addr[3]     ; RAM_Memory:ram_inst|reg_array[0][1]          ; c0           ; c0          ; 0.000        ; 0.005      ; 2.153      ;
; 1.862 ; RAM_Memory:ram_inst|pc_skip                  ; Program_Counter:pc_inst|pc_int[4]            ; c0           ; c0          ; 0.000        ; -0.002     ; 2.146      ;
; 1.877 ; Instruction_Memory:instr_inst|instruction[8] ; Instruction_Decoder:dec_inst|write_w         ; c0           ; c0          ; 0.000        ; -0.003     ; 2.160      ;
; 1.897 ; Instruction_Decoder:dec_inst|reg_addr[0]     ; RAM_Memory:ram_inst|reg_array[8][1]          ; c0           ; c0          ; 0.000        ; 0.005      ; 2.188      ;
; 1.900 ; Instruction_Decoder:dec_inst|reg_addr[0]     ; RAM_Memory:ram_inst|reg_array[8][0]          ; c0           ; c0          ; 0.000        ; 0.005      ; 2.191      ;
; 1.917 ; RAM_Memory:ram_inst|reg_array[0][1]          ; RAM_Memory:ram_inst|pc_skip                  ; c0           ; c0          ; 0.000        ; 0.000      ; 2.203      ;
; 1.920 ; Instruction_Decoder:dec_inst|reg_addr[0]     ; RAM_Memory:ram_inst|reg_array[0][0]          ; c0           ; c0          ; 0.000        ; 0.005      ; 2.211      ;
; 1.923 ; Instruction_Decoder:dec_inst|reg_addr[0]     ; RAM_Memory:ram_inst|reg_array[0][1]          ; c0           ; c0          ; 0.000        ; 0.005      ; 2.214      ;
; 1.964 ; Instruction_Decoder:dec_inst|bit_pos[0]      ; RAM_Memory:ram_inst|reg_array[0][1]          ; c0           ; c0          ; 0.000        ; 0.005      ; 2.255      ;
; 1.964 ; Instruction_Memory:instr_inst|instruction[9] ; Instruction_Decoder:dec_inst|reg_addr[3]     ; c0           ; c0          ; 0.000        ; -0.003     ; 2.247      ;
; 1.965 ; Instruction_Decoder:dec_inst|bit_pos[0]      ; RAM_Memory:ram_inst|reg_array[8][1]          ; c0           ; c0          ; 0.000        ; 0.005      ; 2.256      ;
; 1.966 ; Instruction_Memory:instr_inst|instruction[9] ; Instruction_Decoder:dec_inst|reg_addr[0]     ; c0           ; c0          ; 0.000        ; -0.003     ; 2.249      ;
; 1.976 ; Instruction_Decoder:dec_inst|reg_addr[0]     ; RAM_Memory:ram_inst|reg_array[15][0]         ; c0           ; c0          ; 0.000        ; 0.005      ; 2.267      ;
; 1.977 ; Instruction_Decoder:dec_inst|reg_addr[0]     ; RAM_Memory:ram_inst|reg_array[7][0]          ; c0           ; c0          ; 0.000        ; 0.005      ; 2.268      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'c0'                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; c0    ; Rise       ; c0                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|bit_clear       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|bit_clear       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|bit_pos[0]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|bit_pos[0]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|bit_set         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|bit_set         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|bit_skip_clear  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|bit_skip_clear  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|immediate[0]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|immediate[0]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|is_ret~reg0     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|is_ret~reg0     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_addr[0]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_addr[0]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_addr[3]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_addr[3]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_read_en     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_read_en     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_write_en    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_write_en    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|write_w         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|write_w         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[7] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[7] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[8] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[8] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[9] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[9] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[0]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[0]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[1]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[1]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[2]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[2]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[0]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[0]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[1]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[1]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[2]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[2]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[3]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[3]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[4]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[4]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[5]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[5]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[6]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[6]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[7]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[7]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[8]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[8]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|pc_skip                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|pc_skip                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][0]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][0]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][1]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][1]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[15][0]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[15][0]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[15][1]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[15][1]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[7][0]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[7][0]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[7][1]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[7][1]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[8][0]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[8][0]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[8][1]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[8][1]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; W_Reg:wreg_inst|w_content[0]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; W_Reg:wreg_inst|w_content[0]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; W_Reg:wreg_inst|w_content[1]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; W_Reg:wreg_inst|w_content[1]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; W_Reg:wreg_inst|w_content[2]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; W_Reg:wreg_inst|w_content[2]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; W_Reg:wreg_inst|w_content[3]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; W_Reg:wreg_inst|w_content[3]                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; c0    ; Rise       ; c0|combout                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; c0    ; Rise       ; c0|combout                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; c0    ; Rise       ; c0~clkctrl|inclk[0]                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; c0    ; Rise       ; c0~clkctrl|inclk[0]                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; c0    ; Rise       ; c0~clkctrl|outclk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; c0    ; Rise       ; c0~clkctrl|outclk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; c0    ; Rise       ; dec_inst|bit_clear|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; c0    ; Rise       ; dec_inst|bit_clear|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; c0    ; Rise       ; dec_inst|bit_pos[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; c0    ; Rise       ; dec_inst|bit_pos[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; c0    ; Rise       ; dec_inst|bit_set|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; c0    ; Rise       ; dec_inst|bit_set|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; c0    ; Rise       ; dec_inst|bit_skip_clear|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; c0    ; Rise       ; dec_inst|bit_skip_clear|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; c0    ; Rise       ; dec_inst|immediate[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; c0    ; Rise       ; dec_inst|immediate[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; c0    ; Rise       ; dec_inst|is_ret~reg0|clk                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; state[*]         ; c0         ; 7.125 ; 7.125 ; Rise       ; c0              ;
;  state[0]        ; c0         ; 7.054 ; 7.054 ; Rise       ; c0              ;
;  state[1]        ; c0         ; 7.067 ; 7.067 ; Rise       ; c0              ;
;  state[2]        ; c0         ; 7.125 ; 7.125 ; Rise       ; c0              ;
; bit_clear        ; c0         ; 6.981 ; 6.981 ; Fall       ; c0              ;
; bit_pos[*]       ; c0         ; 7.175 ; 7.175 ; Fall       ; c0              ;
;  bit_pos[0]      ; c0         ; 7.175 ; 7.175 ; Fall       ; c0              ;
; bit_set          ; c0         ; 7.015 ; 7.015 ; Fall       ; c0              ;
; bit_skip_clear   ; c0         ; 7.425 ; 7.425 ; Fall       ; c0              ;
; bit_test         ; c0         ; 7.185 ; 7.185 ; Fall       ; c0              ;
; immediate[*]     ; c0         ; 7.530 ; 7.530 ; Fall       ; c0              ;
;  immediate[0]    ; c0         ; 7.520 ; 7.520 ; Fall       ; c0              ;
;  immediate[1]    ; c0         ; 7.520 ; 7.520 ; Fall       ; c0              ;
;  immediate[2]    ; c0         ; 7.530 ; 7.530 ; Fall       ; c0              ;
;  immediate[3]    ; c0         ; 7.520 ; 7.520 ; Fall       ; c0              ;
; instruction[*]   ; c0         ; 7.554 ; 7.554 ; Fall       ; c0              ;
;  instruction[0]  ; c0         ; 7.534 ; 7.534 ; Fall       ; c0              ;
;  instruction[1]  ; c0         ; 7.554 ; 7.554 ; Fall       ; c0              ;
;  instruction[2]  ; c0         ; 7.252 ; 7.252 ; Fall       ; c0              ;
;  instruction[3]  ; c0         ; 7.232 ; 7.232 ; Fall       ; c0              ;
;  instruction[5]  ; c0         ; 7.148 ; 7.148 ; Fall       ; c0              ;
;  instruction[7]  ; c0         ; 7.348 ; 7.348 ; Fall       ; c0              ;
;  instruction[8]  ; c0         ; 7.198 ; 7.198 ; Fall       ; c0              ;
;  instruction[9]  ; c0         ; 7.171 ; 7.171 ; Fall       ; c0              ;
;  instruction[10] ; c0         ; 7.191 ; 7.191 ; Fall       ; c0              ;
; is_ret           ; c0         ; 6.836 ; 6.836 ; Fall       ; c0              ;
; pc[*]            ; c0         ; 7.346 ; 7.346 ; Fall       ; c0              ;
;  pc[0]           ; c0         ; 7.245 ; 7.245 ; Fall       ; c0              ;
;  pc[1]           ; c0         ; 7.165 ; 7.165 ; Fall       ; c0              ;
;  pc[2]           ; c0         ; 7.167 ; 7.167 ; Fall       ; c0              ;
;  pc[3]           ; c0         ; 6.994 ; 6.994 ; Fall       ; c0              ;
;  pc[4]           ; c0         ; 6.985 ; 6.985 ; Fall       ; c0              ;
;  pc[5]           ; c0         ; 7.178 ; 7.178 ; Fall       ; c0              ;
;  pc[6]           ; c0         ; 7.346 ; 7.346 ; Fall       ; c0              ;
;  pc[7]           ; c0         ; 7.216 ; 7.216 ; Fall       ; c0              ;
;  pc[8]           ; c0         ; 7.170 ; 7.170 ; Fall       ; c0              ;
; pc_skip          ; c0         ; 7.099 ; 7.099 ; Fall       ; c0              ;
; place_immediate  ; c0         ; 7.192 ; 7.192 ; Fall       ; c0              ;
; ram_top[*]       ; c0         ; 7.449 ; 7.449 ; Fall       ; c0              ;
;  ram_top[0]      ; c0         ; 7.449 ; 7.449 ; Fall       ; c0              ;
;  ram_top[1]      ; c0         ; 6.948 ; 6.948 ; Fall       ; c0              ;
; reg_addr[*]      ; c0         ; 7.766 ; 7.766 ; Fall       ; c0              ;
;  reg_addr[0]     ; c0         ; 7.766 ; 7.766 ; Fall       ; c0              ;
;  reg_addr[1]     ; c0         ; 7.766 ; 7.766 ; Fall       ; c0              ;
;  reg_addr[2]     ; c0         ; 7.761 ; 7.761 ; Fall       ; c0              ;
;  reg_addr[3]     ; c0         ; 6.991 ; 6.991 ; Fall       ; c0              ;
; reg_read_en      ; c0         ; 7.185 ; 7.185 ; Fall       ; c0              ;
; reg_write_en     ; c0         ; 6.983 ; 6.983 ; Fall       ; c0              ;
; w_reg_top[*]     ; c0         ; 7.229 ; 7.229 ; Fall       ; c0              ;
;  w_reg_top[0]    ; c0         ; 7.229 ; 7.229 ; Fall       ; c0              ;
;  w_reg_top[1]    ; c0         ; 6.961 ; 6.961 ; Fall       ; c0              ;
;  w_reg_top[2]    ; c0         ; 6.971 ; 6.971 ; Fall       ; c0              ;
;  w_reg_top[3]    ; c0         ; 6.947 ; 6.947 ; Fall       ; c0              ;
; write_w          ; c0         ; 7.182 ; 7.182 ; Fall       ; c0              ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; state[*]         ; c0         ; 7.054 ; 7.054 ; Rise       ; c0              ;
;  state[0]        ; c0         ; 7.054 ; 7.054 ; Rise       ; c0              ;
;  state[1]        ; c0         ; 7.067 ; 7.067 ; Rise       ; c0              ;
;  state[2]        ; c0         ; 7.125 ; 7.125 ; Rise       ; c0              ;
; bit_clear        ; c0         ; 6.981 ; 6.981 ; Fall       ; c0              ;
; bit_pos[*]       ; c0         ; 7.175 ; 7.175 ; Fall       ; c0              ;
;  bit_pos[0]      ; c0         ; 7.175 ; 7.175 ; Fall       ; c0              ;
; bit_set          ; c0         ; 7.015 ; 7.015 ; Fall       ; c0              ;
; bit_skip_clear   ; c0         ; 7.425 ; 7.425 ; Fall       ; c0              ;
; bit_test         ; c0         ; 7.185 ; 7.185 ; Fall       ; c0              ;
; immediate[*]     ; c0         ; 7.520 ; 7.520 ; Fall       ; c0              ;
;  immediate[0]    ; c0         ; 7.520 ; 7.520 ; Fall       ; c0              ;
;  immediate[1]    ; c0         ; 7.520 ; 7.520 ; Fall       ; c0              ;
;  immediate[2]    ; c0         ; 7.530 ; 7.530 ; Fall       ; c0              ;
;  immediate[3]    ; c0         ; 7.520 ; 7.520 ; Fall       ; c0              ;
; instruction[*]   ; c0         ; 7.148 ; 7.148 ; Fall       ; c0              ;
;  instruction[0]  ; c0         ; 7.534 ; 7.534 ; Fall       ; c0              ;
;  instruction[1]  ; c0         ; 7.554 ; 7.554 ; Fall       ; c0              ;
;  instruction[2]  ; c0         ; 7.252 ; 7.252 ; Fall       ; c0              ;
;  instruction[3]  ; c0         ; 7.232 ; 7.232 ; Fall       ; c0              ;
;  instruction[5]  ; c0         ; 7.148 ; 7.148 ; Fall       ; c0              ;
;  instruction[7]  ; c0         ; 7.348 ; 7.348 ; Fall       ; c0              ;
;  instruction[8]  ; c0         ; 7.198 ; 7.198 ; Fall       ; c0              ;
;  instruction[9]  ; c0         ; 7.171 ; 7.171 ; Fall       ; c0              ;
;  instruction[10] ; c0         ; 7.191 ; 7.191 ; Fall       ; c0              ;
; is_ret           ; c0         ; 6.836 ; 6.836 ; Fall       ; c0              ;
; pc[*]            ; c0         ; 6.985 ; 6.985 ; Fall       ; c0              ;
;  pc[0]           ; c0         ; 7.245 ; 7.245 ; Fall       ; c0              ;
;  pc[1]           ; c0         ; 7.165 ; 7.165 ; Fall       ; c0              ;
;  pc[2]           ; c0         ; 7.167 ; 7.167 ; Fall       ; c0              ;
;  pc[3]           ; c0         ; 6.994 ; 6.994 ; Fall       ; c0              ;
;  pc[4]           ; c0         ; 6.985 ; 6.985 ; Fall       ; c0              ;
;  pc[5]           ; c0         ; 7.178 ; 7.178 ; Fall       ; c0              ;
;  pc[6]           ; c0         ; 7.346 ; 7.346 ; Fall       ; c0              ;
;  pc[7]           ; c0         ; 7.216 ; 7.216 ; Fall       ; c0              ;
;  pc[8]           ; c0         ; 7.170 ; 7.170 ; Fall       ; c0              ;
; pc_skip          ; c0         ; 7.099 ; 7.099 ; Fall       ; c0              ;
; place_immediate  ; c0         ; 7.192 ; 7.192 ; Fall       ; c0              ;
; ram_top[*]       ; c0         ; 6.948 ; 6.948 ; Fall       ; c0              ;
;  ram_top[0]      ; c0         ; 7.449 ; 7.449 ; Fall       ; c0              ;
;  ram_top[1]      ; c0         ; 6.948 ; 6.948 ; Fall       ; c0              ;
; reg_addr[*]      ; c0         ; 6.991 ; 6.991 ; Fall       ; c0              ;
;  reg_addr[0]     ; c0         ; 7.766 ; 7.766 ; Fall       ; c0              ;
;  reg_addr[1]     ; c0         ; 7.766 ; 7.766 ; Fall       ; c0              ;
;  reg_addr[2]     ; c0         ; 7.761 ; 7.761 ; Fall       ; c0              ;
;  reg_addr[3]     ; c0         ; 6.991 ; 6.991 ; Fall       ; c0              ;
; reg_read_en      ; c0         ; 7.185 ; 7.185 ; Fall       ; c0              ;
; reg_write_en     ; c0         ; 6.983 ; 6.983 ; Fall       ; c0              ;
; w_reg_top[*]     ; c0         ; 6.947 ; 6.947 ; Fall       ; c0              ;
;  w_reg_top[0]    ; c0         ; 7.229 ; 7.229 ; Fall       ; c0              ;
;  w_reg_top[1]    ; c0         ; 6.961 ; 6.961 ; Fall       ; c0              ;
;  w_reg_top[2]    ; c0         ; 6.971 ; 6.971 ; Fall       ; c0              ;
;  w_reg_top[3]    ; c0         ; 6.947 ; 6.947 ; Fall       ; c0              ;
; write_w          ; c0         ; 7.182 ; 7.182 ; Fall       ; c0              ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; c0    ; -0.614 ; -20.093       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; c0    ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; c0    ; -1.380 ; -42.380               ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'c0'                                                                                                                                              ;
+--------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.614 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Decoder:dec_inst|reg_addr[3]     ; c0           ; c0          ; 0.500        ; -0.004     ; 1.142      ;
; -0.614 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Decoder:dec_inst|reg_addr[0]     ; c0           ; c0          ; 0.500        ; -0.004     ; 1.142      ;
; -0.614 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Decoder:dec_inst|reg_write_en    ; c0           ; c0          ; 0.500        ; -0.004     ; 1.142      ;
; -0.614 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Decoder:dec_inst|bit_set         ; c0           ; c0          ; 0.500        ; -0.004     ; 1.142      ;
; -0.614 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Decoder:dec_inst|bit_pos[0]      ; c0           ; c0          ; 0.500        ; -0.004     ; 1.142      ;
; -0.614 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Decoder:dec_inst|bit_clear       ; c0           ; c0          ; 0.500        ; -0.004     ; 1.142      ;
; -0.614 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Decoder:dec_inst|reg_read_en     ; c0           ; c0          ; 0.500        ; -0.004     ; 1.142      ;
; -0.614 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Decoder:dec_inst|bit_skip_clear  ; c0           ; c0          ; 0.500        ; -0.004     ; 1.142      ;
; -0.614 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Decoder:dec_inst|write_w         ; c0           ; c0          ; 0.500        ; -0.004     ; 1.142      ;
; -0.614 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Decoder:dec_inst|immediate[0]    ; c0           ; c0          ; 0.500        ; -0.004     ; 1.142      ;
; -0.604 ; Pipeline_State:pipe_inst|state_mem[1] ; Instruction_Decoder:dec_inst|reg_addr[3]     ; c0           ; c0          ; 0.500        ; -0.004     ; 1.132      ;
; -0.604 ; Pipeline_State:pipe_inst|state_mem[1] ; Instruction_Decoder:dec_inst|reg_addr[0]     ; c0           ; c0          ; 0.500        ; -0.004     ; 1.132      ;
; -0.604 ; Pipeline_State:pipe_inst|state_mem[1] ; Instruction_Decoder:dec_inst|reg_write_en    ; c0           ; c0          ; 0.500        ; -0.004     ; 1.132      ;
; -0.604 ; Pipeline_State:pipe_inst|state_mem[1] ; Instruction_Decoder:dec_inst|bit_set         ; c0           ; c0          ; 0.500        ; -0.004     ; 1.132      ;
; -0.604 ; Pipeline_State:pipe_inst|state_mem[1] ; Instruction_Decoder:dec_inst|bit_pos[0]      ; c0           ; c0          ; 0.500        ; -0.004     ; 1.132      ;
; -0.604 ; Pipeline_State:pipe_inst|state_mem[1] ; Instruction_Decoder:dec_inst|bit_clear       ; c0           ; c0          ; 0.500        ; -0.004     ; 1.132      ;
; -0.604 ; Pipeline_State:pipe_inst|state_mem[1] ; Instruction_Decoder:dec_inst|reg_read_en     ; c0           ; c0          ; 0.500        ; -0.004     ; 1.132      ;
; -0.604 ; Pipeline_State:pipe_inst|state_mem[1] ; Instruction_Decoder:dec_inst|bit_skip_clear  ; c0           ; c0          ; 0.500        ; -0.004     ; 1.132      ;
; -0.604 ; Pipeline_State:pipe_inst|state_mem[1] ; Instruction_Decoder:dec_inst|write_w         ; c0           ; c0          ; 0.500        ; -0.004     ; 1.132      ;
; -0.604 ; Pipeline_State:pipe_inst|state_mem[1] ; Instruction_Decoder:dec_inst|immediate[0]    ; c0           ; c0          ; 0.500        ; -0.004     ; 1.132      ;
; -0.601 ; Pipeline_State:pipe_inst|state_mem[1] ; Instruction_Memory:instr_inst|instruction[1] ; c0           ; c0          ; 0.500        ; -0.001     ; 1.132      ;
; -0.601 ; Pipeline_State:pipe_inst|state_mem[1] ; Instruction_Memory:instr_inst|instruction[9] ; c0           ; c0          ; 0.500        ; -0.001     ; 1.132      ;
; -0.601 ; Pipeline_State:pipe_inst|state_mem[1] ; Instruction_Memory:instr_inst|instruction[8] ; c0           ; c0          ; 0.500        ; -0.001     ; 1.132      ;
; -0.601 ; Pipeline_State:pipe_inst|state_mem[1] ; Instruction_Memory:instr_inst|instruction[5] ; c0           ; c0          ; 0.500        ; -0.001     ; 1.132      ;
; -0.601 ; Pipeline_State:pipe_inst|state_mem[1] ; Instruction_Memory:instr_inst|instruction[7] ; c0           ; c0          ; 0.500        ; -0.001     ; 1.132      ;
; -0.588 ; Pipeline_State:pipe_inst|state_mem[2] ; Instruction_Memory:instr_inst|instruction[1] ; c0           ; c0          ; 0.500        ; -0.001     ; 1.119      ;
; -0.588 ; Pipeline_State:pipe_inst|state_mem[2] ; Instruction_Memory:instr_inst|instruction[9] ; c0           ; c0          ; 0.500        ; -0.001     ; 1.119      ;
; -0.588 ; Pipeline_State:pipe_inst|state_mem[2] ; Instruction_Memory:instr_inst|instruction[8] ; c0           ; c0          ; 0.500        ; -0.001     ; 1.119      ;
; -0.588 ; Pipeline_State:pipe_inst|state_mem[2] ; Instruction_Memory:instr_inst|instruction[5] ; c0           ; c0          ; 0.500        ; -0.001     ; 1.119      ;
; -0.588 ; Pipeline_State:pipe_inst|state_mem[2] ; Instruction_Memory:instr_inst|instruction[7] ; c0           ; c0          ; 0.500        ; -0.001     ; 1.119      ;
; -0.537 ; Pipeline_State:pipe_inst|state_mem[0] ; RAM_Memory:ram_inst|pc_skip                  ; c0           ; c0          ; 0.500        ; 0.000      ; 1.069      ;
; -0.531 ; Pipeline_State:pipe_inst|state_mem[1] ; Program_Counter:pc_inst|pc_int[1]            ; c0           ; c0          ; 0.500        ; -0.001     ; 1.062      ;
; -0.531 ; Pipeline_State:pipe_inst|state_mem[1] ; Program_Counter:pc_inst|pc_int[0]            ; c0           ; c0          ; 0.500        ; -0.001     ; 1.062      ;
; -0.531 ; Pipeline_State:pipe_inst|state_mem[1] ; Program_Counter:pc_inst|pc_int[2]            ; c0           ; c0          ; 0.500        ; -0.001     ; 1.062      ;
; -0.531 ; Pipeline_State:pipe_inst|state_mem[1] ; Program_Counter:pc_inst|pc_int[3]            ; c0           ; c0          ; 0.500        ; -0.001     ; 1.062      ;
; -0.531 ; Pipeline_State:pipe_inst|state_mem[1] ; Program_Counter:pc_inst|pc_int[4]            ; c0           ; c0          ; 0.500        ; -0.001     ; 1.062      ;
; -0.531 ; Pipeline_State:pipe_inst|state_mem[1] ; Program_Counter:pc_inst|pc_int[5]            ; c0           ; c0          ; 0.500        ; -0.001     ; 1.062      ;
; -0.531 ; Pipeline_State:pipe_inst|state_mem[1] ; Program_Counter:pc_inst|pc_int[6]            ; c0           ; c0          ; 0.500        ; -0.001     ; 1.062      ;
; -0.531 ; Pipeline_State:pipe_inst|state_mem[1] ; Program_Counter:pc_inst|pc_int[7]            ; c0           ; c0          ; 0.500        ; -0.001     ; 1.062      ;
; -0.531 ; Pipeline_State:pipe_inst|state_mem[1] ; Program_Counter:pc_inst|pc_int[8]            ; c0           ; c0          ; 0.500        ; -0.001     ; 1.062      ;
; -0.516 ; Pipeline_State:pipe_inst|state_mem[2] ; Program_Counter:pc_inst|pc_int[1]            ; c0           ; c0          ; 0.500        ; -0.001     ; 1.047      ;
; -0.516 ; Pipeline_State:pipe_inst|state_mem[2] ; Program_Counter:pc_inst|pc_int[0]            ; c0           ; c0          ; 0.500        ; -0.001     ; 1.047      ;
; -0.516 ; Pipeline_State:pipe_inst|state_mem[2] ; Program_Counter:pc_inst|pc_int[2]            ; c0           ; c0          ; 0.500        ; -0.001     ; 1.047      ;
; -0.516 ; Pipeline_State:pipe_inst|state_mem[2] ; Program_Counter:pc_inst|pc_int[3]            ; c0           ; c0          ; 0.500        ; -0.001     ; 1.047      ;
; -0.516 ; Pipeline_State:pipe_inst|state_mem[2] ; Program_Counter:pc_inst|pc_int[4]            ; c0           ; c0          ; 0.500        ; -0.001     ; 1.047      ;
; -0.516 ; Pipeline_State:pipe_inst|state_mem[2] ; Program_Counter:pc_inst|pc_int[5]            ; c0           ; c0          ; 0.500        ; -0.001     ; 1.047      ;
; -0.516 ; Pipeline_State:pipe_inst|state_mem[2] ; Program_Counter:pc_inst|pc_int[6]            ; c0           ; c0          ; 0.500        ; -0.001     ; 1.047      ;
; -0.516 ; Pipeline_State:pipe_inst|state_mem[2] ; Program_Counter:pc_inst|pc_int[7]            ; c0           ; c0          ; 0.500        ; -0.001     ; 1.047      ;
; -0.516 ; Pipeline_State:pipe_inst|state_mem[2] ; Program_Counter:pc_inst|pc_int[8]            ; c0           ; c0          ; 0.500        ; -0.001     ; 1.047      ;
; -0.492 ; Pipeline_State:pipe_inst|state_mem[2] ; Instruction_Decoder:dec_inst|reg_addr[3]     ; c0           ; c0          ; 0.500        ; -0.004     ; 1.020      ;
; -0.492 ; Pipeline_State:pipe_inst|state_mem[2] ; Instruction_Decoder:dec_inst|reg_addr[0]     ; c0           ; c0          ; 0.500        ; -0.004     ; 1.020      ;
; -0.492 ; Pipeline_State:pipe_inst|state_mem[2] ; Instruction_Decoder:dec_inst|reg_write_en    ; c0           ; c0          ; 0.500        ; -0.004     ; 1.020      ;
; -0.492 ; Pipeline_State:pipe_inst|state_mem[2] ; Instruction_Decoder:dec_inst|bit_set         ; c0           ; c0          ; 0.500        ; -0.004     ; 1.020      ;
; -0.492 ; Pipeline_State:pipe_inst|state_mem[2] ; Instruction_Decoder:dec_inst|bit_pos[0]      ; c0           ; c0          ; 0.500        ; -0.004     ; 1.020      ;
; -0.492 ; Pipeline_State:pipe_inst|state_mem[2] ; Instruction_Decoder:dec_inst|bit_clear       ; c0           ; c0          ; 0.500        ; -0.004     ; 1.020      ;
; -0.492 ; Pipeline_State:pipe_inst|state_mem[2] ; Instruction_Decoder:dec_inst|reg_read_en     ; c0           ; c0          ; 0.500        ; -0.004     ; 1.020      ;
; -0.492 ; Pipeline_State:pipe_inst|state_mem[2] ; Instruction_Decoder:dec_inst|bit_skip_clear  ; c0           ; c0          ; 0.500        ; -0.004     ; 1.020      ;
; -0.492 ; Pipeline_State:pipe_inst|state_mem[2] ; Instruction_Decoder:dec_inst|write_w         ; c0           ; c0          ; 0.500        ; -0.004     ; 1.020      ;
; -0.492 ; Pipeline_State:pipe_inst|state_mem[2] ; Instruction_Decoder:dec_inst|immediate[0]    ; c0           ; c0          ; 0.500        ; -0.004     ; 1.020      ;
; -0.471 ; Pipeline_State:pipe_inst|state_mem[2] ; RAM_Memory:ram_inst|pc_skip                  ; c0           ; c0          ; 0.500        ; 0.000      ; 1.003      ;
; -0.468 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Memory:instr_inst|instruction[1] ; c0           ; c0          ; 0.500        ; -0.001     ; 0.999      ;
; -0.468 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Memory:instr_inst|instruction[9] ; c0           ; c0          ; 0.500        ; -0.001     ; 0.999      ;
; -0.468 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Memory:instr_inst|instruction[8] ; c0           ; c0          ; 0.500        ; -0.001     ; 0.999      ;
; -0.468 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Memory:instr_inst|instruction[5] ; c0           ; c0          ; 0.500        ; -0.001     ; 0.999      ;
; -0.468 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Memory:instr_inst|instruction[7] ; c0           ; c0          ; 0.500        ; -0.001     ; 0.999      ;
; -0.463 ; Program_Counter:pc_inst|pc_int[0]     ; Program_Counter:pc_inst|pc_int[6]            ; c0           ; c0          ; 1.000        ; 0.000      ; 1.495      ;
; -0.451 ; Pipeline_State:pipe_inst|state_mem[0] ; RAM_Memory:ram_inst|reg_array[0][1]          ; c0           ; c0          ; 0.500        ; 0.000      ; 0.983      ;
; -0.449 ; Pipeline_State:pipe_inst|state_mem[0] ; RAM_Memory:ram_inst|reg_array[0][0]          ; c0           ; c0          ; 0.500        ; 0.000      ; 0.981      ;
; -0.445 ; Pipeline_State:pipe_inst|state_mem[0] ; RAM_Memory:ram_inst|reg_array[15][1]         ; c0           ; c0          ; 0.500        ; 0.000      ; 0.977      ;
; -0.444 ; Pipeline_State:pipe_inst|state_mem[0] ; RAM_Memory:ram_inst|reg_array[7][1]          ; c0           ; c0          ; 0.500        ; 0.000      ; 0.976      ;
; -0.441 ; Pipeline_State:pipe_inst|state_mem[0] ; RAM_Memory:ram_inst|reg_array[7][0]          ; c0           ; c0          ; 0.500        ; 0.000      ; 0.973      ;
; -0.440 ; Pipeline_State:pipe_inst|state_mem[0] ; RAM_Memory:ram_inst|reg_array[15][0]         ; c0           ; c0          ; 0.500        ; 0.000      ; 0.972      ;
; -0.438 ; Pipeline_State:pipe_inst|state_mem[0] ; W_Reg:wreg_inst|w_content[0]                 ; c0           ; c0          ; 0.500        ; 0.000      ; 0.970      ;
; -0.438 ; Pipeline_State:pipe_inst|state_mem[0] ; W_Reg:wreg_inst|w_content[1]                 ; c0           ; c0          ; 0.500        ; 0.000      ; 0.970      ;
; -0.438 ; Pipeline_State:pipe_inst|state_mem[0] ; W_Reg:wreg_inst|w_content[2]                 ; c0           ; c0          ; 0.500        ; 0.000      ; 0.970      ;
; -0.438 ; Pipeline_State:pipe_inst|state_mem[0] ; W_Reg:wreg_inst|w_content[3]                 ; c0           ; c0          ; 0.500        ; 0.000      ; 0.970      ;
; -0.433 ; Pipeline_State:pipe_inst|state_mem[0] ; RAM_Memory:ram_inst|reg_array[8][0]          ; c0           ; c0          ; 0.500        ; 0.000      ; 0.965      ;
; -0.431 ; Pipeline_State:pipe_inst|state_mem[0] ; RAM_Memory:ram_inst|reg_array[8][1]          ; c0           ; c0          ; 0.500        ; 0.000      ; 0.963      ;
; -0.429 ; Pipeline_State:pipe_inst|state_mem[1] ; RAM_Memory:ram_inst|pc_skip                  ; c0           ; c0          ; 0.500        ; 0.000      ; 0.961      ;
; -0.428 ; Program_Counter:pc_inst|pc_int[1]     ; Program_Counter:pc_inst|pc_int[6]            ; c0           ; c0          ; 1.000        ; 0.000      ; 1.460      ;
; -0.395 ; Pipeline_State:pipe_inst|state_mem[2] ; W_Reg:wreg_inst|w_content[0]                 ; c0           ; c0          ; 0.500        ; 0.000      ; 0.927      ;
; -0.395 ; Pipeline_State:pipe_inst|state_mem[2] ; W_Reg:wreg_inst|w_content[1]                 ; c0           ; c0          ; 0.500        ; 0.000      ; 0.927      ;
; -0.395 ; Pipeline_State:pipe_inst|state_mem[2] ; W_Reg:wreg_inst|w_content[2]                 ; c0           ; c0          ; 0.500        ; 0.000      ; 0.927      ;
; -0.395 ; Pipeline_State:pipe_inst|state_mem[2] ; W_Reg:wreg_inst|w_content[3]                 ; c0           ; c0          ; 0.500        ; 0.000      ; 0.927      ;
; -0.390 ; Pipeline_State:pipe_inst|state_mem[0] ; Program_Counter:pc_inst|pc_int[1]            ; c0           ; c0          ; 0.500        ; -0.001     ; 0.921      ;
; -0.390 ; Pipeline_State:pipe_inst|state_mem[0] ; Program_Counter:pc_inst|pc_int[0]            ; c0           ; c0          ; 0.500        ; -0.001     ; 0.921      ;
; -0.390 ; Pipeline_State:pipe_inst|state_mem[0] ; Program_Counter:pc_inst|pc_int[2]            ; c0           ; c0          ; 0.500        ; -0.001     ; 0.921      ;
; -0.390 ; Pipeline_State:pipe_inst|state_mem[0] ; Program_Counter:pc_inst|pc_int[3]            ; c0           ; c0          ; 0.500        ; -0.001     ; 0.921      ;
; -0.390 ; Pipeline_State:pipe_inst|state_mem[0] ; Program_Counter:pc_inst|pc_int[4]            ; c0           ; c0          ; 0.500        ; -0.001     ; 0.921      ;
; -0.390 ; Pipeline_State:pipe_inst|state_mem[0] ; Program_Counter:pc_inst|pc_int[5]            ; c0           ; c0          ; 0.500        ; -0.001     ; 0.921      ;
; -0.390 ; Pipeline_State:pipe_inst|state_mem[0] ; Program_Counter:pc_inst|pc_int[6]            ; c0           ; c0          ; 0.500        ; -0.001     ; 0.921      ;
; -0.390 ; Pipeline_State:pipe_inst|state_mem[0] ; Program_Counter:pc_inst|pc_int[7]            ; c0           ; c0          ; 0.500        ; -0.001     ; 0.921      ;
; -0.390 ; Pipeline_State:pipe_inst|state_mem[0] ; Program_Counter:pc_inst|pc_int[8]            ; c0           ; c0          ; 0.500        ; -0.001     ; 0.921      ;
; -0.388 ; Program_Counter:pc_inst|pc_int[4]     ; Program_Counter:pc_inst|pc_int[6]            ; c0           ; c0          ; 1.000        ; 0.000      ; 1.420      ;
; -0.385 ; Pipeline_State:pipe_inst|state_mem[2] ; RAM_Memory:ram_inst|reg_array[0][1]          ; c0           ; c0          ; 0.500        ; 0.000      ; 0.917      ;
; -0.383 ; Pipeline_State:pipe_inst|state_mem[2] ; RAM_Memory:ram_inst|reg_array[0][0]          ; c0           ; c0          ; 0.500        ; 0.000      ; 0.915      ;
; -0.379 ; Pipeline_State:pipe_inst|state_mem[2] ; RAM_Memory:ram_inst|reg_array[15][1]         ; c0           ; c0          ; 0.500        ; 0.000      ; 0.911      ;
; -0.378 ; Pipeline_State:pipe_inst|state_mem[2] ; RAM_Memory:ram_inst|reg_array[7][1]          ; c0           ; c0          ; 0.500        ; 0.000      ; 0.910      ;
; -0.375 ; Pipeline_State:pipe_inst|state_mem[2] ; RAM_Memory:ram_inst|reg_array[7][0]          ; c0           ; c0          ; 0.500        ; 0.000      ; 0.907      ;
; -0.374 ; Pipeline_State:pipe_inst|state_mem[2] ; RAM_Memory:ram_inst|reg_array[15][0]         ; c0           ; c0          ; 0.500        ; 0.000      ; 0.906      ;
+--------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'c0'                                                                                                                                                     ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; Pipeline_State:pipe_inst|state_mem[2]        ; Pipeline_State:pipe_inst|state_mem[2]        ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Pipeline_State:pipe_inst|state_mem[0]        ; Pipeline_State:pipe_inst|state_mem[0]        ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Pipeline_State:pipe_inst|state_mem[1]        ; Pipeline_State:pipe_inst|state_mem[1]        ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[0][0]          ; RAM_Memory:ram_inst|reg_array[0][0]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[0][1]          ; RAM_Memory:ram_inst|reg_array[0][1]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[8][0]          ; RAM_Memory:ram_inst|reg_array[8][0]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[8][1]          ; RAM_Memory:ram_inst|reg_array[8][1]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[15][1]         ; RAM_Memory:ram_inst|reg_array[15][1]         ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[15][0]         ; RAM_Memory:ram_inst|reg_array[15][0]         ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[7][1]          ; RAM_Memory:ram_inst|reg_array[7][1]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[7][0]          ; RAM_Memory:ram_inst|reg_array[7][0]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Instruction_Decoder:dec_inst|is_ret~reg0     ; Instruction_Decoder:dec_inst|is_ret~reg0     ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.257 ; Pipeline_State:pipe_inst|state_mem[0]        ; Pipeline_State:pipe_inst|state_mem[1]        ; c0           ; c0          ; 0.000        ; 0.000      ; 0.409      ;
; 0.262 ; Pipeline_State:pipe_inst|state_mem[1]        ; Pipeline_State:pipe_inst|state_mem[2]        ; c0           ; c0          ; 0.000        ; 0.000      ; 0.414      ;
; 0.267 ; Pipeline_State:pipe_inst|state_mem[1]        ; Pipeline_State:pipe_inst|state_mem[0]        ; c0           ; c0          ; 0.000        ; 0.000      ; 0.419      ;
; 0.294 ; Program_Counter:pc_inst|pc_int[1]            ; Instruction_Memory:instr_inst|instruction[8] ; c0           ; c0          ; 0.000        ; 0.000      ; 0.446      ;
; 0.375 ; Pipeline_State:pipe_inst|state_mem[2]        ; Pipeline_State:pipe_inst|state_mem[1]        ; c0           ; c0          ; 0.000        ; 0.000      ; 0.527      ;
; 0.378 ; Pipeline_State:pipe_inst|state_mem[2]        ; Pipeline_State:pipe_inst|state_mem[0]        ; c0           ; c0          ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; Pipeline_State:pipe_inst|state_mem[0]        ; Pipeline_State:pipe_inst|state_mem[2]        ; c0           ; c0          ; 0.000        ; 0.000      ; 0.531      ;
; 0.446 ; Instruction_Memory:instr_inst|instruction[5] ; Instruction_Decoder:dec_inst|bit_pos[0]      ; c0           ; c0          ; 0.000        ; -0.003     ; 0.595      ;
; 0.449 ; Instruction_Memory:instr_inst|instruction[1] ; Instruction_Decoder:dec_inst|immediate[0]    ; c0           ; c0          ; 0.000        ; -0.003     ; 0.598      ;
; 0.460 ; Program_Counter:pc_inst|pc_int[8]            ; Program_Counter:pc_inst|pc_int[8]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.612      ;
; 0.461 ; Instruction_Memory:instr_inst|instruction[7] ; Instruction_Decoder:dec_inst|reg_write_en    ; c0           ; c0          ; 0.000        ; -0.003     ; 0.610      ;
; 0.461 ; Instruction_Memory:instr_inst|instruction[7] ; Instruction_Decoder:dec_inst|bit_skip_clear  ; c0           ; c0          ; 0.000        ; -0.003     ; 0.610      ;
; 0.468 ; Instruction_Memory:instr_inst|instruction[7] ; Instruction_Decoder:dec_inst|bit_set         ; c0           ; c0          ; 0.000        ; -0.003     ; 0.617      ;
; 0.468 ; Instruction_Memory:instr_inst|instruction[7] ; Instruction_Decoder:dec_inst|reg_read_en     ; c0           ; c0          ; 0.000        ; -0.003     ; 0.617      ;
; 0.472 ; Instruction_Memory:instr_inst|instruction[7] ; Instruction_Decoder:dec_inst|bit_clear       ; c0           ; c0          ; 0.000        ; -0.003     ; 0.621      ;
; 0.475 ; Instruction_Memory:instr_inst|instruction[8] ; Instruction_Decoder:dec_inst|immediate[0]    ; c0           ; c0          ; 0.000        ; -0.003     ; 0.624      ;
; 0.499 ; Instruction_Decoder:dec_inst|is_ret~reg0     ; Program_Counter:pc_inst|pc_int[4]            ; c0           ; c0          ; 0.000        ; 0.003      ; 0.654      ;
; 0.519 ; Program_Counter:pc_inst|pc_int[0]            ; Instruction_Memory:instr_inst|instruction[7] ; c0           ; c0          ; 0.000        ; 0.000      ; 0.671      ;
; 0.522 ; Instruction_Decoder:dec_inst|reg_read_en     ; RAM_Memory:ram_inst|pc_skip                  ; c0           ; c0          ; 0.000        ; 0.004      ; 0.678      ;
; 0.527 ; Instruction_Decoder:dec_inst|immediate[0]    ; W_Reg:wreg_inst|w_content[0]                 ; c0           ; c0          ; 0.000        ; 0.004      ; 0.683      ;
; 0.528 ; Instruction_Decoder:dec_inst|immediate[0]    ; W_Reg:wreg_inst|w_content[3]                 ; c0           ; c0          ; 0.000        ; 0.004      ; 0.684      ;
; 0.529 ; Instruction_Decoder:dec_inst|immediate[0]    ; W_Reg:wreg_inst|w_content[1]                 ; c0           ; c0          ; 0.000        ; 0.004      ; 0.685      ;
; 0.532 ; Instruction_Decoder:dec_inst|immediate[0]    ; W_Reg:wreg_inst|w_content[2]                 ; c0           ; c0          ; 0.000        ; 0.004      ; 0.688      ;
; 0.537 ; Instruction_Decoder:dec_inst|bit_skip_clear  ; RAM_Memory:ram_inst|pc_skip                  ; c0           ; c0          ; 0.000        ; 0.004      ; 0.693      ;
; 0.541 ; Instruction_Memory:instr_inst|instruction[9] ; Instruction_Decoder:dec_inst|bit_skip_clear  ; c0           ; c0          ; 0.000        ; -0.003     ; 0.690      ;
; 0.543 ; Instruction_Memory:instr_inst|instruction[9] ; Instruction_Decoder:dec_inst|reg_write_en    ; c0           ; c0          ; 0.000        ; -0.003     ; 0.692      ;
; 0.545 ; Instruction_Memory:instr_inst|instruction[9] ; Instruction_Decoder:dec_inst|bit_pos[0]      ; c0           ; c0          ; 0.000        ; -0.003     ; 0.694      ;
; 0.545 ; Instruction_Memory:instr_inst|instruction[9] ; Instruction_Decoder:dec_inst|reg_read_en     ; c0           ; c0          ; 0.000        ; -0.003     ; 0.694      ;
; 0.546 ; RAM_Memory:ram_inst|pc_skip                  ; Program_Counter:pc_inst|pc_int[5]            ; c0           ; c0          ; 0.000        ; -0.001     ; 0.697      ;
; 0.547 ; Instruction_Memory:instr_inst|instruction[9] ; Instruction_Decoder:dec_inst|bit_set         ; c0           ; c0          ; 0.000        ; -0.003     ; 0.696      ;
; 0.551 ; Instruction_Memory:instr_inst|instruction[9] ; Instruction_Decoder:dec_inst|bit_clear       ; c0           ; c0          ; 0.000        ; -0.003     ; 0.700      ;
; 0.561 ; Program_Counter:pc_inst|pc_int[0]            ; Instruction_Memory:instr_inst|instruction[8] ; c0           ; c0          ; 0.000        ; 0.000      ; 0.713      ;
; 0.564 ; Instruction_Memory:instr_inst|instruction[8] ; Instruction_Decoder:dec_inst|bit_clear       ; c0           ; c0          ; 0.000        ; -0.003     ; 0.713      ;
; 0.565 ; Instruction_Memory:instr_inst|instruction[8] ; Instruction_Decoder:dec_inst|bit_skip_clear  ; c0           ; c0          ; 0.000        ; -0.003     ; 0.714      ;
; 0.568 ; Instruction_Memory:instr_inst|instruction[8] ; Instruction_Decoder:dec_inst|bit_set         ; c0           ; c0          ; 0.000        ; -0.003     ; 0.717      ;
; 0.575 ; Instruction_Decoder:dec_inst|reg_write_en    ; RAM_Memory:ram_inst|pc_skip                  ; c0           ; c0          ; 0.000        ; 0.004      ; 0.731      ;
; 0.577 ; Instruction_Decoder:dec_inst|is_ret~reg0     ; Program_Counter:pc_inst|pc_int[5]            ; c0           ; c0          ; 0.000        ; 0.003      ; 0.732      ;
; 0.580 ; Program_Counter:pc_inst|pc_int[3]            ; Program_Counter:pc_inst|pc_int[3]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.732      ;
; 0.581 ; Instruction_Decoder:dec_inst|is_ret~reg0     ; Program_Counter:pc_inst|pc_int[3]            ; c0           ; c0          ; 0.000        ; 0.003      ; 0.736      ;
; 0.582 ; Instruction_Decoder:dec_inst|is_ret~reg0     ; Program_Counter:pc_inst|pc_int[7]            ; c0           ; c0          ; 0.000        ; 0.003      ; 0.737      ;
; 0.582 ; Instruction_Decoder:dec_inst|is_ret~reg0     ; Program_Counter:pc_inst|pc_int[8]            ; c0           ; c0          ; 0.000        ; 0.003      ; 0.737      ;
; 0.584 ; RAM_Memory:ram_inst|reg_array[0][0]          ; RAM_Memory:ram_inst|pc_skip                  ; c0           ; c0          ; 0.000        ; 0.000      ; 0.736      ;
; 0.586 ; Instruction_Memory:instr_inst|instruction[5] ; Instruction_Decoder:dec_inst|is_ret~reg0     ; c0           ; c0          ; 0.000        ; -0.003     ; 0.735      ;
; 0.590 ; Instruction_Decoder:dec_inst|bit_set         ; RAM_Memory:ram_inst|reg_array[0][1]          ; c0           ; c0          ; 0.000        ; 0.004      ; 0.746      ;
; 0.591 ; Instruction_Decoder:dec_inst|bit_set         ; RAM_Memory:ram_inst|reg_array[8][1]          ; c0           ; c0          ; 0.000        ; 0.004      ; 0.747      ;
; 0.593 ; Instruction_Decoder:dec_inst|bit_set         ; RAM_Memory:ram_inst|reg_array[15][0]         ; c0           ; c0          ; 0.000        ; 0.004      ; 0.749      ;
; 0.594 ; Instruction_Decoder:dec_inst|bit_set         ; RAM_Memory:ram_inst|reg_array[0][0]          ; c0           ; c0          ; 0.000        ; 0.004      ; 0.750      ;
; 0.594 ; Instruction_Decoder:dec_inst|bit_set         ; RAM_Memory:ram_inst|reg_array[8][0]          ; c0           ; c0          ; 0.000        ; 0.004      ; 0.750      ;
; 0.596 ; Instruction_Memory:instr_inst|instruction[9] ; Instruction_Decoder:dec_inst|immediate[0]    ; c0           ; c0          ; 0.000        ; -0.003     ; 0.745      ;
; 0.597 ; Instruction_Decoder:dec_inst|bit_set         ; RAM_Memory:ram_inst|reg_array[15][1]         ; c0           ; c0          ; 0.000        ; 0.004      ; 0.753      ;
; 0.597 ; Instruction_Decoder:dec_inst|bit_set         ; RAM_Memory:ram_inst|reg_array[7][0]          ; c0           ; c0          ; 0.000        ; 0.004      ; 0.753      ;
; 0.598 ; Instruction_Decoder:dec_inst|reg_addr[3]     ; RAM_Memory:ram_inst|reg_array[15][1]         ; c0           ; c0          ; 0.000        ; 0.004      ; 0.754      ;
; 0.599 ; Instruction_Decoder:dec_inst|reg_addr[3]     ; RAM_Memory:ram_inst|reg_array[7][1]          ; c0           ; c0          ; 0.000        ; 0.004      ; 0.755      ;
; 0.599 ; Instruction_Decoder:dec_inst|bit_set         ; RAM_Memory:ram_inst|reg_array[7][1]          ; c0           ; c0          ; 0.000        ; 0.004      ; 0.755      ;
; 0.601 ; Instruction_Decoder:dec_inst|reg_addr[3]     ; RAM_Memory:ram_inst|reg_array[7][0]          ; c0           ; c0          ; 0.000        ; 0.004      ; 0.757      ;
; 0.602 ; Instruction_Decoder:dec_inst|reg_addr[3]     ; RAM_Memory:ram_inst|reg_array[15][0]         ; c0           ; c0          ; 0.000        ; 0.004      ; 0.758      ;
; 0.608 ; Instruction_Memory:instr_inst|instruction[7] ; Instruction_Decoder:dec_inst|immediate[0]    ; c0           ; c0          ; 0.000        ; -0.003     ; 0.757      ;
; 0.636 ; Instruction_Memory:instr_inst|instruction[7] ; Instruction_Decoder:dec_inst|write_w         ; c0           ; c0          ; 0.000        ; -0.003     ; 0.785      ;
; 0.649 ; Program_Counter:pc_inst|pc_int[5]            ; Program_Counter:pc_inst|pc_int[5]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.801      ;
; 0.658 ; Instruction_Decoder:dec_inst|write_w         ; W_Reg:wreg_inst|w_content[0]                 ; c0           ; c0          ; 0.000        ; 0.004      ; 0.814      ;
; 0.658 ; Instruction_Decoder:dec_inst|write_w         ; W_Reg:wreg_inst|w_content[1]                 ; c0           ; c0          ; 0.000        ; 0.004      ; 0.814      ;
; 0.658 ; Instruction_Decoder:dec_inst|write_w         ; W_Reg:wreg_inst|w_content[2]                 ; c0           ; c0          ; 0.000        ; 0.004      ; 0.814      ;
; 0.658 ; Instruction_Decoder:dec_inst|write_w         ; W_Reg:wreg_inst|w_content[3]                 ; c0           ; c0          ; 0.000        ; 0.004      ; 0.814      ;
; 0.662 ; Program_Counter:pc_inst|pc_int[7]            ; Program_Counter:pc_inst|pc_int[7]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.814      ;
; 0.687 ; Instruction_Memory:instr_inst|instruction[9] ; Instruction_Decoder:dec_inst|write_w         ; c0           ; c0          ; 0.000        ; -0.003     ; 0.836      ;
; 0.692 ; RAM_Memory:ram_inst|reg_array[0][1]          ; RAM_Memory:ram_inst|pc_skip                  ; c0           ; c0          ; 0.000        ; 0.000      ; 0.844      ;
; 0.694 ; RAM_Memory:ram_inst|pc_skip                  ; Program_Counter:pc_inst|pc_int[4]            ; c0           ; c0          ; 0.000        ; -0.001     ; 0.845      ;
; 0.694 ; RAM_Memory:ram_inst|pc_skip                  ; Program_Counter:pc_inst|pc_int[3]            ; c0           ; c0          ; 0.000        ; -0.001     ; 0.845      ;
; 0.695 ; RAM_Memory:ram_inst|pc_skip                  ; Program_Counter:pc_inst|pc_int[8]            ; c0           ; c0          ; 0.000        ; -0.001     ; 0.846      ;
; 0.695 ; RAM_Memory:ram_inst|pc_skip                  ; Program_Counter:pc_inst|pc_int[7]            ; c0           ; c0          ; 0.000        ; -0.001     ; 0.846      ;
; 0.698 ; Instruction_Decoder:dec_inst|is_ret~reg0     ; Program_Counter:pc_inst|pc_int[0]            ; c0           ; c0          ; 0.000        ; 0.003      ; 0.853      ;
; 0.703 ; Instruction_Memory:instr_inst|instruction[1] ; Instruction_Decoder:dec_inst|reg_addr[3]     ; c0           ; c0          ; 0.000        ; -0.003     ; 0.852      ;
; 0.704 ; Instruction_Decoder:dec_inst|reg_addr[3]     ; RAM_Memory:ram_inst|reg_array[0][0]          ; c0           ; c0          ; 0.000        ; 0.004      ; 0.860      ;
; 0.705 ; Instruction_Memory:instr_inst|instruction[1] ; Instruction_Decoder:dec_inst|reg_addr[0]     ; c0           ; c0          ; 0.000        ; -0.003     ; 0.854      ;
; 0.706 ; Instruction_Decoder:dec_inst|reg_addr[3]     ; RAM_Memory:ram_inst|reg_array[0][1]          ; c0           ; c0          ; 0.000        ; 0.004      ; 0.862      ;
; 0.710 ; Program_Counter:pc_inst|pc_int[2]            ; Program_Counter:pc_inst|pc_int[3]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.862      ;
; 0.711 ; Instruction_Decoder:dec_inst|reg_addr[3]     ; RAM_Memory:ram_inst|reg_array[8][1]          ; c0           ; c0          ; 0.000        ; 0.004      ; 0.867      ;
; 0.713 ; Instruction_Decoder:dec_inst|reg_addr[3]     ; RAM_Memory:ram_inst|reg_array[8][0]          ; c0           ; c0          ; 0.000        ; 0.004      ; 0.869      ;
; 0.715 ; Instruction_Decoder:dec_inst|bit_pos[0]      ; RAM_Memory:ram_inst|reg_array[0][1]          ; c0           ; c0          ; 0.000        ; 0.004      ; 0.871      ;
; 0.715 ; Program_Counter:pc_inst|pc_int[7]            ; Program_Counter:pc_inst|pc_int[8]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.867      ;
; 0.716 ; Instruction_Decoder:dec_inst|bit_pos[0]      ; RAM_Memory:ram_inst|reg_array[8][1]          ; c0           ; c0          ; 0.000        ; 0.004      ; 0.872      ;
; 0.724 ; Instruction_Memory:instr_inst|instruction[8] ; Instruction_Decoder:dec_inst|write_w         ; c0           ; c0          ; 0.000        ; -0.003     ; 0.873      ;
; 0.734 ; Instruction_Decoder:dec_inst|reg_addr[0]     ; RAM_Memory:ram_inst|reg_array[8][1]          ; c0           ; c0          ; 0.000        ; 0.004      ; 0.890      ;
; 0.736 ; Instruction_Decoder:dec_inst|reg_addr[0]     ; RAM_Memory:ram_inst|reg_array[8][0]          ; c0           ; c0          ; 0.000        ; 0.004      ; 0.892      ;
; 0.745 ; Instruction_Decoder:dec_inst|reg_addr[0]     ; RAM_Memory:ram_inst|reg_array[15][0]         ; c0           ; c0          ; 0.000        ; 0.004      ; 0.901      ;
; 0.746 ; Instruction_Decoder:dec_inst|reg_addr[0]     ; RAM_Memory:ram_inst|reg_array[7][0]          ; c0           ; c0          ; 0.000        ; 0.004      ; 0.902      ;
; 0.749 ; Instruction_Decoder:dec_inst|reg_addr[0]     ; RAM_Memory:ram_inst|reg_array[7][1]          ; c0           ; c0          ; 0.000        ; 0.004      ; 0.905      ;
; 0.749 ; Instruction_Decoder:dec_inst|reg_write_en    ; RAM_Memory:ram_inst|reg_array[8][1]          ; c0           ; c0          ; 0.000        ; 0.004      ; 0.905      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'c0'                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; c0    ; Rise       ; c0                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|bit_clear       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|bit_clear       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|bit_pos[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|bit_pos[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|bit_set         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|bit_set         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|bit_skip_clear  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|bit_skip_clear  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|immediate[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|immediate[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|is_ret~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|is_ret~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_addr[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_addr[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_addr[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_addr[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_read_en     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_read_en     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_write_en    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_write_en    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|write_w         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|write_w         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[4]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[4]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[5]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[5]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[6]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[6]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[7]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[7]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[8]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[8]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|pc_skip                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|pc_skip                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[15][0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[15][0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[15][1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[15][1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[7][0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[7][0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[7][1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[7][1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[8][0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[8][0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[8][1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[8][1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; W_Reg:wreg_inst|w_content[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; W_Reg:wreg_inst|w_content[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; W_Reg:wreg_inst|w_content[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; W_Reg:wreg_inst|w_content[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; W_Reg:wreg_inst|w_content[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; W_Reg:wreg_inst|w_content[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; W_Reg:wreg_inst|w_content[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; W_Reg:wreg_inst|w_content[3]                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; c0    ; Rise       ; c0|combout                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; c0    ; Rise       ; c0|combout                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; c0    ; Rise       ; c0~clkctrl|inclk[0]                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; c0    ; Rise       ; c0~clkctrl|inclk[0]                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; c0    ; Rise       ; c0~clkctrl|outclk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; c0    ; Rise       ; c0~clkctrl|outclk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; c0    ; Rise       ; dec_inst|bit_clear|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; c0    ; Rise       ; dec_inst|bit_clear|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; c0    ; Rise       ; dec_inst|bit_pos[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; c0    ; Rise       ; dec_inst|bit_pos[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; c0    ; Rise       ; dec_inst|bit_set|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; c0    ; Rise       ; dec_inst|bit_set|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; c0    ; Rise       ; dec_inst|bit_skip_clear|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; c0    ; Rise       ; dec_inst|bit_skip_clear|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; c0    ; Rise       ; dec_inst|immediate[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; c0    ; Rise       ; dec_inst|immediate[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; c0    ; Rise       ; dec_inst|is_ret~reg0|clk                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; state[*]         ; c0         ; 3.823 ; 3.823 ; Rise       ; c0              ;
;  state[0]        ; c0         ; 3.764 ; 3.764 ; Rise       ; c0              ;
;  state[1]        ; c0         ; 3.776 ; 3.776 ; Rise       ; c0              ;
;  state[2]        ; c0         ; 3.823 ; 3.823 ; Rise       ; c0              ;
; bit_clear        ; c0         ; 3.831 ; 3.831 ; Fall       ; c0              ;
; bit_pos[*]       ; c0         ; 3.838 ; 3.838 ; Fall       ; c0              ;
;  bit_pos[0]      ; c0         ; 3.838 ; 3.838 ; Fall       ; c0              ;
; bit_set          ; c0         ; 3.848 ; 3.848 ; Fall       ; c0              ;
; bit_skip_clear   ; c0         ; 3.920 ; 3.920 ; Fall       ; c0              ;
; bit_test         ; c0         ; 3.850 ; 3.850 ; Fall       ; c0              ;
; immediate[*]     ; c0         ; 4.029 ; 4.029 ; Fall       ; c0              ;
;  immediate[0]    ; c0         ; 4.019 ; 4.019 ; Fall       ; c0              ;
;  immediate[1]    ; c0         ; 4.021 ; 4.021 ; Fall       ; c0              ;
;  immediate[2]    ; c0         ; 4.029 ; 4.029 ; Fall       ; c0              ;
;  immediate[3]    ; c0         ; 4.019 ; 4.019 ; Fall       ; c0              ;
; instruction[*]   ; c0         ; 3.994 ; 3.994 ; Fall       ; c0              ;
;  instruction[0]  ; c0         ; 3.974 ; 3.974 ; Fall       ; c0              ;
;  instruction[1]  ; c0         ; 3.994 ; 3.994 ; Fall       ; c0              ;
;  instruction[2]  ; c0         ; 3.890 ; 3.890 ; Fall       ; c0              ;
;  instruction[3]  ; c0         ; 3.870 ; 3.870 ; Fall       ; c0              ;
;  instruction[5]  ; c0         ; 3.808 ; 3.808 ; Fall       ; c0              ;
;  instruction[7]  ; c0         ; 3.960 ; 3.960 ; Fall       ; c0              ;
;  instruction[8]  ; c0         ; 3.854 ; 3.854 ; Fall       ; c0              ;
;  instruction[9]  ; c0         ; 3.827 ; 3.827 ; Fall       ; c0              ;
;  instruction[10] ; c0         ; 3.847 ; 3.847 ; Fall       ; c0              ;
; is_ret           ; c0         ; 3.713 ; 3.713 ; Fall       ; c0              ;
; pc[*]            ; c0         ; 3.959 ; 3.959 ; Fall       ; c0              ;
;  pc[0]           ; c0         ; 3.923 ; 3.923 ; Fall       ; c0              ;
;  pc[1]           ; c0         ; 3.819 ; 3.819 ; Fall       ; c0              ;
;  pc[2]           ; c0         ; 3.822 ; 3.822 ; Fall       ; c0              ;
;  pc[3]           ; c0         ; 3.839 ; 3.839 ; Fall       ; c0              ;
;  pc[4]           ; c0         ; 3.829 ; 3.829 ; Fall       ; c0              ;
;  pc[5]           ; c0         ; 3.830 ; 3.830 ; Fall       ; c0              ;
;  pc[6]           ; c0         ; 3.959 ; 3.959 ; Fall       ; c0              ;
;  pc[7]           ; c0         ; 3.856 ; 3.856 ; Fall       ; c0              ;
;  pc[8]           ; c0         ; 3.826 ; 3.826 ; Fall       ; c0              ;
; pc_skip          ; c0         ; 3.801 ; 3.801 ; Fall       ; c0              ;
; place_immediate  ; c0         ; 3.857 ; 3.857 ; Fall       ; c0              ;
; ram_top[*]       ; c0         ; 3.943 ; 3.943 ; Fall       ; c0              ;
;  ram_top[0]      ; c0         ; 3.943 ; 3.943 ; Fall       ; c0              ;
;  ram_top[1]      ; c0         ; 3.796 ; 3.796 ; Fall       ; c0              ;
; reg_addr[*]      ; c0         ; 4.100 ; 4.100 ; Fall       ; c0              ;
;  reg_addr[0]     ; c0         ; 4.100 ; 4.100 ; Fall       ; c0              ;
;  reg_addr[1]     ; c0         ; 4.100 ; 4.100 ; Fall       ; c0              ;
;  reg_addr[2]     ; c0         ; 4.095 ; 4.095 ; Fall       ; c0              ;
;  reg_addr[3]     ; c0         ; 3.841 ; 3.841 ; Fall       ; c0              ;
; reg_read_en      ; c0         ; 3.850 ; 3.850 ; Fall       ; c0              ;
; reg_write_en     ; c0         ; 3.835 ; 3.835 ; Fall       ; c0              ;
; w_reg_top[*]     ; c0         ; 3.911 ; 3.911 ; Fall       ; c0              ;
;  w_reg_top[0]    ; c0         ; 3.911 ; 3.911 ; Fall       ; c0              ;
;  w_reg_top[1]    ; c0         ; 3.815 ; 3.815 ; Fall       ; c0              ;
;  w_reg_top[2]    ; c0         ; 3.825 ; 3.825 ; Fall       ; c0              ;
;  w_reg_top[3]    ; c0         ; 3.803 ; 3.803 ; Fall       ; c0              ;
; write_w          ; c0         ; 3.847 ; 3.847 ; Fall       ; c0              ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; state[*]         ; c0         ; 3.764 ; 3.764 ; Rise       ; c0              ;
;  state[0]        ; c0         ; 3.764 ; 3.764 ; Rise       ; c0              ;
;  state[1]        ; c0         ; 3.776 ; 3.776 ; Rise       ; c0              ;
;  state[2]        ; c0         ; 3.823 ; 3.823 ; Rise       ; c0              ;
; bit_clear        ; c0         ; 3.831 ; 3.831 ; Fall       ; c0              ;
; bit_pos[*]       ; c0         ; 3.838 ; 3.838 ; Fall       ; c0              ;
;  bit_pos[0]      ; c0         ; 3.838 ; 3.838 ; Fall       ; c0              ;
; bit_set          ; c0         ; 3.848 ; 3.848 ; Fall       ; c0              ;
; bit_skip_clear   ; c0         ; 3.920 ; 3.920 ; Fall       ; c0              ;
; bit_test         ; c0         ; 3.850 ; 3.850 ; Fall       ; c0              ;
; immediate[*]     ; c0         ; 4.019 ; 4.019 ; Fall       ; c0              ;
;  immediate[0]    ; c0         ; 4.019 ; 4.019 ; Fall       ; c0              ;
;  immediate[1]    ; c0         ; 4.021 ; 4.021 ; Fall       ; c0              ;
;  immediate[2]    ; c0         ; 4.029 ; 4.029 ; Fall       ; c0              ;
;  immediate[3]    ; c0         ; 4.019 ; 4.019 ; Fall       ; c0              ;
; instruction[*]   ; c0         ; 3.808 ; 3.808 ; Fall       ; c0              ;
;  instruction[0]  ; c0         ; 3.974 ; 3.974 ; Fall       ; c0              ;
;  instruction[1]  ; c0         ; 3.994 ; 3.994 ; Fall       ; c0              ;
;  instruction[2]  ; c0         ; 3.890 ; 3.890 ; Fall       ; c0              ;
;  instruction[3]  ; c0         ; 3.870 ; 3.870 ; Fall       ; c0              ;
;  instruction[5]  ; c0         ; 3.808 ; 3.808 ; Fall       ; c0              ;
;  instruction[7]  ; c0         ; 3.960 ; 3.960 ; Fall       ; c0              ;
;  instruction[8]  ; c0         ; 3.854 ; 3.854 ; Fall       ; c0              ;
;  instruction[9]  ; c0         ; 3.827 ; 3.827 ; Fall       ; c0              ;
;  instruction[10] ; c0         ; 3.847 ; 3.847 ; Fall       ; c0              ;
; is_ret           ; c0         ; 3.713 ; 3.713 ; Fall       ; c0              ;
; pc[*]            ; c0         ; 3.819 ; 3.819 ; Fall       ; c0              ;
;  pc[0]           ; c0         ; 3.923 ; 3.923 ; Fall       ; c0              ;
;  pc[1]           ; c0         ; 3.819 ; 3.819 ; Fall       ; c0              ;
;  pc[2]           ; c0         ; 3.822 ; 3.822 ; Fall       ; c0              ;
;  pc[3]           ; c0         ; 3.839 ; 3.839 ; Fall       ; c0              ;
;  pc[4]           ; c0         ; 3.829 ; 3.829 ; Fall       ; c0              ;
;  pc[5]           ; c0         ; 3.830 ; 3.830 ; Fall       ; c0              ;
;  pc[6]           ; c0         ; 3.959 ; 3.959 ; Fall       ; c0              ;
;  pc[7]           ; c0         ; 3.856 ; 3.856 ; Fall       ; c0              ;
;  pc[8]           ; c0         ; 3.826 ; 3.826 ; Fall       ; c0              ;
; pc_skip          ; c0         ; 3.801 ; 3.801 ; Fall       ; c0              ;
; place_immediate  ; c0         ; 3.857 ; 3.857 ; Fall       ; c0              ;
; ram_top[*]       ; c0         ; 3.796 ; 3.796 ; Fall       ; c0              ;
;  ram_top[0]      ; c0         ; 3.943 ; 3.943 ; Fall       ; c0              ;
;  ram_top[1]      ; c0         ; 3.796 ; 3.796 ; Fall       ; c0              ;
; reg_addr[*]      ; c0         ; 3.841 ; 3.841 ; Fall       ; c0              ;
;  reg_addr[0]     ; c0         ; 4.100 ; 4.100 ; Fall       ; c0              ;
;  reg_addr[1]     ; c0         ; 4.100 ; 4.100 ; Fall       ; c0              ;
;  reg_addr[2]     ; c0         ; 4.095 ; 4.095 ; Fall       ; c0              ;
;  reg_addr[3]     ; c0         ; 3.841 ; 3.841 ; Fall       ; c0              ;
; reg_read_en      ; c0         ; 3.850 ; 3.850 ; Fall       ; c0              ;
; reg_write_en     ; c0         ; 3.835 ; 3.835 ; Fall       ; c0              ;
; w_reg_top[*]     ; c0         ; 3.803 ; 3.803 ; Fall       ; c0              ;
;  w_reg_top[0]    ; c0         ; 3.911 ; 3.911 ; Fall       ; c0              ;
;  w_reg_top[1]    ; c0         ; 3.815 ; 3.815 ; Fall       ; c0              ;
;  w_reg_top[2]    ; c0         ; 3.825 ; 3.825 ; Fall       ; c0              ;
;  w_reg_top[3]    ; c0         ; 3.803 ; 3.803 ; Fall       ; c0              ;
; write_w          ; c0         ; 3.847 ; 3.847 ; Fall       ; c0              ;
+------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.711  ; 0.215 ; N/A      ; N/A     ; -1.631              ;
;  c0              ; -2.711  ; 0.215 ; N/A      ; N/A     ; -1.631              ;
; Design-wide TNS  ; -80.163 ; 0.0   ; 0.0      ; 0.0     ; -51.733             ;
;  c0              ; -80.163 ; 0.000 ; N/A      ; N/A     ; -51.733             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; state[*]         ; c0         ; 7.125 ; 7.125 ; Rise       ; c0              ;
;  state[0]        ; c0         ; 7.054 ; 7.054 ; Rise       ; c0              ;
;  state[1]        ; c0         ; 7.067 ; 7.067 ; Rise       ; c0              ;
;  state[2]        ; c0         ; 7.125 ; 7.125 ; Rise       ; c0              ;
; bit_clear        ; c0         ; 6.981 ; 6.981 ; Fall       ; c0              ;
; bit_pos[*]       ; c0         ; 7.175 ; 7.175 ; Fall       ; c0              ;
;  bit_pos[0]      ; c0         ; 7.175 ; 7.175 ; Fall       ; c0              ;
; bit_set          ; c0         ; 7.015 ; 7.015 ; Fall       ; c0              ;
; bit_skip_clear   ; c0         ; 7.425 ; 7.425 ; Fall       ; c0              ;
; bit_test         ; c0         ; 7.185 ; 7.185 ; Fall       ; c0              ;
; immediate[*]     ; c0         ; 7.530 ; 7.530 ; Fall       ; c0              ;
;  immediate[0]    ; c0         ; 7.520 ; 7.520 ; Fall       ; c0              ;
;  immediate[1]    ; c0         ; 7.520 ; 7.520 ; Fall       ; c0              ;
;  immediate[2]    ; c0         ; 7.530 ; 7.530 ; Fall       ; c0              ;
;  immediate[3]    ; c0         ; 7.520 ; 7.520 ; Fall       ; c0              ;
; instruction[*]   ; c0         ; 7.554 ; 7.554 ; Fall       ; c0              ;
;  instruction[0]  ; c0         ; 7.534 ; 7.534 ; Fall       ; c0              ;
;  instruction[1]  ; c0         ; 7.554 ; 7.554 ; Fall       ; c0              ;
;  instruction[2]  ; c0         ; 7.252 ; 7.252 ; Fall       ; c0              ;
;  instruction[3]  ; c0         ; 7.232 ; 7.232 ; Fall       ; c0              ;
;  instruction[5]  ; c0         ; 7.148 ; 7.148 ; Fall       ; c0              ;
;  instruction[7]  ; c0         ; 7.348 ; 7.348 ; Fall       ; c0              ;
;  instruction[8]  ; c0         ; 7.198 ; 7.198 ; Fall       ; c0              ;
;  instruction[9]  ; c0         ; 7.171 ; 7.171 ; Fall       ; c0              ;
;  instruction[10] ; c0         ; 7.191 ; 7.191 ; Fall       ; c0              ;
; is_ret           ; c0         ; 6.836 ; 6.836 ; Fall       ; c0              ;
; pc[*]            ; c0         ; 7.346 ; 7.346 ; Fall       ; c0              ;
;  pc[0]           ; c0         ; 7.245 ; 7.245 ; Fall       ; c0              ;
;  pc[1]           ; c0         ; 7.165 ; 7.165 ; Fall       ; c0              ;
;  pc[2]           ; c0         ; 7.167 ; 7.167 ; Fall       ; c0              ;
;  pc[3]           ; c0         ; 6.994 ; 6.994 ; Fall       ; c0              ;
;  pc[4]           ; c0         ; 6.985 ; 6.985 ; Fall       ; c0              ;
;  pc[5]           ; c0         ; 7.178 ; 7.178 ; Fall       ; c0              ;
;  pc[6]           ; c0         ; 7.346 ; 7.346 ; Fall       ; c0              ;
;  pc[7]           ; c0         ; 7.216 ; 7.216 ; Fall       ; c0              ;
;  pc[8]           ; c0         ; 7.170 ; 7.170 ; Fall       ; c0              ;
; pc_skip          ; c0         ; 7.099 ; 7.099 ; Fall       ; c0              ;
; place_immediate  ; c0         ; 7.192 ; 7.192 ; Fall       ; c0              ;
; ram_top[*]       ; c0         ; 7.449 ; 7.449 ; Fall       ; c0              ;
;  ram_top[0]      ; c0         ; 7.449 ; 7.449 ; Fall       ; c0              ;
;  ram_top[1]      ; c0         ; 6.948 ; 6.948 ; Fall       ; c0              ;
; reg_addr[*]      ; c0         ; 7.766 ; 7.766 ; Fall       ; c0              ;
;  reg_addr[0]     ; c0         ; 7.766 ; 7.766 ; Fall       ; c0              ;
;  reg_addr[1]     ; c0         ; 7.766 ; 7.766 ; Fall       ; c0              ;
;  reg_addr[2]     ; c0         ; 7.761 ; 7.761 ; Fall       ; c0              ;
;  reg_addr[3]     ; c0         ; 6.991 ; 6.991 ; Fall       ; c0              ;
; reg_read_en      ; c0         ; 7.185 ; 7.185 ; Fall       ; c0              ;
; reg_write_en     ; c0         ; 6.983 ; 6.983 ; Fall       ; c0              ;
; w_reg_top[*]     ; c0         ; 7.229 ; 7.229 ; Fall       ; c0              ;
;  w_reg_top[0]    ; c0         ; 7.229 ; 7.229 ; Fall       ; c0              ;
;  w_reg_top[1]    ; c0         ; 6.961 ; 6.961 ; Fall       ; c0              ;
;  w_reg_top[2]    ; c0         ; 6.971 ; 6.971 ; Fall       ; c0              ;
;  w_reg_top[3]    ; c0         ; 6.947 ; 6.947 ; Fall       ; c0              ;
; write_w          ; c0         ; 7.182 ; 7.182 ; Fall       ; c0              ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; state[*]         ; c0         ; 3.764 ; 3.764 ; Rise       ; c0              ;
;  state[0]        ; c0         ; 3.764 ; 3.764 ; Rise       ; c0              ;
;  state[1]        ; c0         ; 3.776 ; 3.776 ; Rise       ; c0              ;
;  state[2]        ; c0         ; 3.823 ; 3.823 ; Rise       ; c0              ;
; bit_clear        ; c0         ; 3.831 ; 3.831 ; Fall       ; c0              ;
; bit_pos[*]       ; c0         ; 3.838 ; 3.838 ; Fall       ; c0              ;
;  bit_pos[0]      ; c0         ; 3.838 ; 3.838 ; Fall       ; c0              ;
; bit_set          ; c0         ; 3.848 ; 3.848 ; Fall       ; c0              ;
; bit_skip_clear   ; c0         ; 3.920 ; 3.920 ; Fall       ; c0              ;
; bit_test         ; c0         ; 3.850 ; 3.850 ; Fall       ; c0              ;
; immediate[*]     ; c0         ; 4.019 ; 4.019 ; Fall       ; c0              ;
;  immediate[0]    ; c0         ; 4.019 ; 4.019 ; Fall       ; c0              ;
;  immediate[1]    ; c0         ; 4.021 ; 4.021 ; Fall       ; c0              ;
;  immediate[2]    ; c0         ; 4.029 ; 4.029 ; Fall       ; c0              ;
;  immediate[3]    ; c0         ; 4.019 ; 4.019 ; Fall       ; c0              ;
; instruction[*]   ; c0         ; 3.808 ; 3.808 ; Fall       ; c0              ;
;  instruction[0]  ; c0         ; 3.974 ; 3.974 ; Fall       ; c0              ;
;  instruction[1]  ; c0         ; 3.994 ; 3.994 ; Fall       ; c0              ;
;  instruction[2]  ; c0         ; 3.890 ; 3.890 ; Fall       ; c0              ;
;  instruction[3]  ; c0         ; 3.870 ; 3.870 ; Fall       ; c0              ;
;  instruction[5]  ; c0         ; 3.808 ; 3.808 ; Fall       ; c0              ;
;  instruction[7]  ; c0         ; 3.960 ; 3.960 ; Fall       ; c0              ;
;  instruction[8]  ; c0         ; 3.854 ; 3.854 ; Fall       ; c0              ;
;  instruction[9]  ; c0         ; 3.827 ; 3.827 ; Fall       ; c0              ;
;  instruction[10] ; c0         ; 3.847 ; 3.847 ; Fall       ; c0              ;
; is_ret           ; c0         ; 3.713 ; 3.713 ; Fall       ; c0              ;
; pc[*]            ; c0         ; 3.819 ; 3.819 ; Fall       ; c0              ;
;  pc[0]           ; c0         ; 3.923 ; 3.923 ; Fall       ; c0              ;
;  pc[1]           ; c0         ; 3.819 ; 3.819 ; Fall       ; c0              ;
;  pc[2]           ; c0         ; 3.822 ; 3.822 ; Fall       ; c0              ;
;  pc[3]           ; c0         ; 3.839 ; 3.839 ; Fall       ; c0              ;
;  pc[4]           ; c0         ; 3.829 ; 3.829 ; Fall       ; c0              ;
;  pc[5]           ; c0         ; 3.830 ; 3.830 ; Fall       ; c0              ;
;  pc[6]           ; c0         ; 3.959 ; 3.959 ; Fall       ; c0              ;
;  pc[7]           ; c0         ; 3.856 ; 3.856 ; Fall       ; c0              ;
;  pc[8]           ; c0         ; 3.826 ; 3.826 ; Fall       ; c0              ;
; pc_skip          ; c0         ; 3.801 ; 3.801 ; Fall       ; c0              ;
; place_immediate  ; c0         ; 3.857 ; 3.857 ; Fall       ; c0              ;
; ram_top[*]       ; c0         ; 3.796 ; 3.796 ; Fall       ; c0              ;
;  ram_top[0]      ; c0         ; 3.943 ; 3.943 ; Fall       ; c0              ;
;  ram_top[1]      ; c0         ; 3.796 ; 3.796 ; Fall       ; c0              ;
; reg_addr[*]      ; c0         ; 3.841 ; 3.841 ; Fall       ; c0              ;
;  reg_addr[0]     ; c0         ; 4.100 ; 4.100 ; Fall       ; c0              ;
;  reg_addr[1]     ; c0         ; 4.100 ; 4.100 ; Fall       ; c0              ;
;  reg_addr[2]     ; c0         ; 4.095 ; 4.095 ; Fall       ; c0              ;
;  reg_addr[3]     ; c0         ; 3.841 ; 3.841 ; Fall       ; c0              ;
; reg_read_en      ; c0         ; 3.850 ; 3.850 ; Fall       ; c0              ;
; reg_write_en     ; c0         ; 3.835 ; 3.835 ; Fall       ; c0              ;
; w_reg_top[*]     ; c0         ; 3.803 ; 3.803 ; Fall       ; c0              ;
;  w_reg_top[0]    ; c0         ; 3.911 ; 3.911 ; Fall       ; c0              ;
;  w_reg_top[1]    ; c0         ; 3.815 ; 3.815 ; Fall       ; c0              ;
;  w_reg_top[2]    ; c0         ; 3.825 ; 3.825 ; Fall       ; c0              ;
;  w_reg_top[3]    ; c0         ; 3.803 ; 3.803 ; Fall       ; c0              ;
; write_w          ; c0         ; 3.847 ; 3.847 ; Fall       ; c0              ;
+------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; c0         ; c0       ; 9        ; 0        ; 114      ; 233      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; c0         ; c0       ; 9        ; 0        ; 114      ; 233      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 46    ; 46   ;
; Unconstrained Output Port Paths ; 46    ; 46   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat May 12 15:38:04 2018
Info: Command: quartus_sta MDT90P01 -c MDT90P01
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MDT90P01.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name c0 c0
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.711
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.711       -80.163 c0 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 c0 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631       -51.733 c0 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.614
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.614       -20.093 c0 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 c0 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -42.380 c0 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 462 megabytes
    Info: Processing ended: Sat May 12 15:38:04 2018
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


