//
// Generated by NVIDIA NVVM Compiler
//
// Compiler Build ID: CL-30300941
// Cuda compilation tools, release 11.4, V11.4.120
// Based on NVVM 7.0.1
//

.version 7.4
.target sm_52
.address_size 64

	// .globl	julia

.visible .entry julia(
	.param .u64 julia_param_0,
	.param .u64 julia_param_1,
	.param .u64 julia_param_2
)
{
	.reg .pred 	%p<7>;
	.reg .b16 	%rs<5>;
	.reg .b32 	%r<12>;
	.reg .f64 	%fd<26>;
	.reg .b64 	%rd<13>;


	ld.param.u64 	%rd4, [julia_param_0];
	ld.param.u64 	%rd5, [julia_param_1];
	ld.param.u64 	%rd3, [julia_param_2];
	mov.u32 	%r6, %ntid.x;
	mov.u32 	%r7, %ctaid.x;
	mov.u32 	%r8, %tid.x;
	mad.lo.s32 	%r1, %r7, %r6, %r8;
	cvta.to.global.u64 	%rd6, %rd4;
	ld.global.f64 	%fd15, [%rd6];
	cvt.rzi.u32.f64 	%r9, %fd15;
	add.s64 	%rd1, %rd6, 8;
	add.s64 	%rd2, %rd6, 16;
	shl.b32 	%r10, %r1, 1;
	cvta.to.global.u64 	%rd7, %rd5;
	mul.wide.u32 	%rd8, %r10, 8;
	add.s64 	%rd9, %rd7, %rd8;
	and.b32  	%r2, %r9, 65535;
	setp.eq.s32 	%p1, %r2, 0;
	mov.u32 	%r11, 0;
	ld.global.f64 	%fd25, [%rd9];
	mul.f64 	%fd23, %fd25, %fd25;
	ld.global.f64 	%fd24, [%rd9+8];
	mul.f64 	%fd22, %fd24, %fd24;
	add.f64 	%fd16, %fd23, %fd22;
	setp.geu.f64 	%p2, %fd16, 0d4010000000000000;
	or.pred  	%p3, %p1, %p2;
	@%p3 bra 	$L__BB0_3;

	ld.global.f64 	%fd5, [%rd1];
	ld.global.f64 	%fd6, [%rd2];
	mov.u16 	%rs4, 0;

$L__BB0_2:
	add.f64 	%fd17, %fd25, %fd25;
	fma.rn.f64 	%fd24, %fd17, %fd24, %fd6;
	sub.f64 	%fd18, %fd23, %fd22;
	add.f64 	%fd25, %fd5, %fd18;
	add.s16 	%rs4, %rs4, 1;
	cvt.u32.u16 	%r11, %rs4;
	setp.gt.u32 	%p4, %r2, %r11;
	mul.f64 	%fd19, %fd25, %fd25;
	mul.f64 	%fd20, %fd24, %fd24;
	add.f64 	%fd21, %fd19, %fd20;
	setp.lt.f64 	%p5, %fd21, 0d4010000000000000;
	selp.f64 	%fd23, %fd19, %fd23, %p4;
	selp.f64 	%fd22, %fd20, %fd22, %p4;
	and.pred  	%p6, %p4, %p5;
	@%p6 bra 	$L__BB0_2;

$L__BB0_3:
	cvta.to.global.u64 	%rd10, %rd3;
	mul.wide.u32 	%rd11, %r1, 4;
	add.s64 	%rd12, %rd10, %rd11;
	st.global.u32 	[%rd12], %r11;
	ret;

}

