<?xml version="1.0" encoding="UTF-8"?>
<rss version="2.0">
	<channel>
		<title><![CDATA[Latest posts for the topic "Intel Core vi kiến trúc hai nhân chung đệm"]]></title>
		<link>http://www.hvaonline.net/hvaonline/posts/list/26.html</link>
		<description><![CDATA[Latest messages posted in the topic "Intel Core vi kiến trúc hai nhân chung đệm"]]></description>
		<generator>JForum - http://www.jforum.net</generator>
			<item>
				<title>Intel Core vi kiến trúc hai nhân chung đệm</title>
				<description><![CDATA[ Tại diễn đàn IDF đầu năm 2006, Intel tập trung giới thiệu một vi kiến trúc hai nhân mới cho nền kiến trúc IA-32 32bit (cùng tồn tại với kiến trúc EPIC, IXA) với những khẳng định lạc quan về sự cải thiện hiệu năng, hiệu suất xử lý nhìn trên quan điểm tương quan năng lượng. Vi kiến trúc mới mang tên giản dị là Intel Core.

Điểm lại các vi kiến trúc hai nhân đang dùng, chúng ta nhận thấy điểm chung trong cách hiện thực là tích hợp hai nhân vi xử lý đơn nhân trước đây vào một chip với sự độc lập khá rõ về bộ đệm xử lý và tách biệt quá trình thực thi vi lệnh. Vi kiến trúc Core đã cải tiến điều này bằng cách thiết kế một bộ đệm cấp 2 (L2 cache) chung cho cả hai nhân, đồng thời vận dụng có cải tiến những điểm mạnh của hai vi kiến trúc NetBurst và Mobile để đạt đồng thời hai yếu tố quan trọng là tăng hiệu năng xử lý và giảm mức tiêu thụ điện năng. Vi kiến trúc Core chiến lược này sẽ đồng thời được Intel triển khai trên cả ba dòng điện toán di động, để bàn và máy chủ; nhưng trong lộ trình giới thiệu sản phẩm, bộ vi xử lý tên mã Merom dành cho máy tính xách tay sẽ được ưu tiên giới thiệu trước.

So với vi kiến trúc Intel hai nhân hiện tại, năm cải tiến quan trọng trong vi kiến trúc Core là Mở Rộng Thực Thi Động (Wide Dynamic Execution), Quản Lý Điện Năng Thông Minh (Intelligent Power Capability), Đệm Thông Minh Tiên Tiến (Advanced Smart Cache), Truy Xuất Bộ Nhớ Thông Minh (Smart Memory Access) và Tăng Tốc Phương Tiện Số Tiên Tiến (Advanced Digital Media Boost).

<b>Wide Dynamic Execution</b>

Thực thi động là sự kết hợp của nhiều kỹ thuật (phân tích luồng dữ liệu, thực thi suy đoán, thực thi phi thứ tự,...) đã được Intel hiện thực trong vi kiến trúc P6 gồm bộ xử lý Pentium Pro, Pentium II, Pentium III. Trong vi kiến trúc NetBurst sau đó, Intel đưa ra cơ chế Thực Thi Động Tiên Tiến (Advanced Dynamic Execution) thiết kế sâu hơn, tiên đoán xa hơn và cải tiến giải thuật tiên đoán nhánh lệnh để giảm bớt trường hợp tiên đoán sai. Trong kiến trúc Core, hàng lệnh thực thi được thiết kế dài hơn (14 khâu) giúp tiên đoán nhánh lệnh chính xác hơn và có đến 4 hàng lệnh thực thi cùng lúc (Intel Mobile và NetBurst trước đây chỉ thực thi được cùng lúc ba hàng lệnh).

Một tính năng khác cũng góp phần rút ngắn thời gian thực thi lệnh là macrofusion. Trong quá trình giải mã lệnh, một số cặp vi lệnh thông dụng (như lệnh compare (so sánh) đi kèm lệnh jump (nhảy) có điều kiện) sẽ được macrofusion ghép thành một vi lệnh mới. Bộ Luận Lý Tóan Học (Arithmetic Logic Unit-ALU) trong vi kiến trúc Core được thiết kế để thực thi các lệnh kết hợp theo cơ chế macrofusion trong một xung nhịp, giúp rút ngắn đáng kể thời gian thực thi (so với khi chưa kết hợp) và cũng đồng nghĩa giảm năng lượng.

Trong Intel Core, bạn cũng bắt gặp lại kỹ thuật tiết kiệm năng lượng thời gian micro-op fusion từng được dùng trong bộ xử lý Pentium M. Thông thường, một lệnh thực thi (macro-op) thường được chẻ nhỏ thành nhiều vi lệnh (micro-op) trước khi chuyển vào hàng lệnh thực thi của bộ vi xử lý. Kỹ thuật micro-op giúp tối giản một số vi lệnh trong hàng chờ. Trong vi kiến trúc Core, số trường hợp tinh giản vi lệnh được mở rộng hơn nhờ hàng lệnh được thiết kế 14 khâu (dài hơn trước).
<br>
			<div align="center" class="limitview"><img src='http://www.pcworld.com.vn/pcworld/info/misc/2006/5/A0605_CN_124a.gif' border="0" onload="maxImg(this, 500px);" /></div>
Mỗi nhân có thể xử lý đồng thời 4 hàng lệnh.

Intelligent Power Capability

Một trong những yếu tố đánh giá hiệu quả hệ thống điện toán hiện tại là chỉ số hiệu năng/điện năng tiêu thụ. Điều này có nghĩa chúng ta chỉ cần giảm lượng điện năng tiêu thụ là đã tăng độ hiệu quả hệ thống. Bên cạnh các cải tiến nâng cao hiệu năng xử lý, Intel Core đồng thời thiết kế Intel Intelligent Power Capability để tiết kiệm điện năng.

Công nghệ hiện tại đã cho phép Intel thiết kế cơ chế tắt mở cổng luận lý theo yêu cầu. Nhờ vậy, vi kiến trúc Core có khả năng tắt một hệ thống con trong bộ vi xử lý khi không cần dùng đến để tiết kiệm điện năng; nhưng vẫn đảm bảo kích hoạt ngay khi cần để không ảnh hưởng đến tốc độ chung của bộ vi xử lý. Bên cạnh đó, nhiều tuyến bus và vùng dữ liệu cũng đã được thiết kế tách biệt để có thể vẫn đảm bảo truyền tải dữ liệu ở mức điện áp thấp trong một số trạng thái.
<br>
			<div align="center" class="limitview"><img src='http://www.pcworld.com.vn/pcworld/info/misc/2006/5/A0605_CN_124b.gif' border="0" onload="maxImg(this, 500px);" /></div>
Advanced Smart Cache

Khác với cách hiện thực thông thường, Intel thiết kế trong vi kiến trúc Core một bộ đệm L2 dùng chung cho cả hai nhân vi xử lý để nâng cao hiệu năng, tăng phần hiệu quả truy xuất dữ liệu. Đơn giản một điều, khi hai nhân thực thi cần sử dụng một dữ liệu giống nhau thì có thể lưu tại một nơi trong vùng đệm L2 dùng chung chứ không cần phải lưu thành hai bản tại hai vùng đệm L2 riêng như trước đây. Điều này giúp tiết kiệm tài nguyên, rút ngắn thời gian chuyển dữ liệu qua lại hai bộ đệm.

Công nghệ này còn cho phép phân chia động dung lượng vùng đệm theo nhu cầu từng nhân. Khi nhân thứ nhất không cần dùng đến bộ đệm thì toàn bộ vùng đệm L2 dùng chung có thể được chia hết cho nhân thứ hai; và ngược lại. Điều này giúp tăng hiệu quả sử dụng bộ đệm, tránh được trường hợp thiếu bộ đệm, đồng thời tận dụng hiệu quả tốc độ đáp ứng cao của đệm L2.

Smart Memory Access

Công nghệ Intel Smart Memory Access có hai kỹ thuật quan trọng là nạp trước dữ liệu (memory disambiguation) và bộ nạp lệnh tiên tiến (advanced prefetcher). Kỹ thuật nạp trước dữ liệu có giải thuật đặc biệt để định giá được những lệnh load (nạp dữ liệu) không lệ thuộc và có thể thực thi vượt trước lệnh store (lưu dữ liệu). Điều này thực thi đúng tinh thần xử lý song song và đạt đến mức độ lệnh thực thi vi lệnh nên hỗ trợ rất đắc lực cho môi trường đa nhiệm, xử lý song song. Trong một số trường hợp phép nạp "vượt đèn" không đúng, Intel cũng đã tích hợp cơ chế cho phép phát hiện điểm tranh chấp, nhanh chóng nạp lại dữ liệu đúng và thực thi lại lệnh.

Bên cạnh, Intel Smart Memory Access cũng có bộ nạp lệnh (prefetcher) tiên tiến không chỉ làm nhiệm vụ nạp dữ liệu vào bộ nhớ mà còn chuyển dữ liệu sẵn sàng tại vùng đệm để tận dụng được tốc độ truy xuất cao của vùng đệm. Vi kiến trúc Core tích hợp hai cấp L1 và hai cấp L2 với nhiệm vụ đặt dữ liệu của những lệnh thực thi chưa tức thời lên vùng đệm L1 và chuẩn bị sẵn sàng dữ liệu thực thi tức thời trên vùng đệm L2.
<br>
			<div align="center" class="limitview"><img src='http://www.pcworld.com.vn/pcworld/info/misc/2006/5/A0605_CN_126a.gif' border="0" onload="maxImg(this, 500px);" /></div>
Vi kiến trúc Intel Core xử lý lệnh SIMD 128bit trong một xung nhịp.

Advanced Digital Media Boost

Tăng tốc thực thi lệnh Streaming SIMD Extension (SSE), vi kiến trúc Core trang bị công nghệ Intel Advanced Digital Media Boost hỗ trợ xử lý các phép toán SIMD 128bit. Trước đây, bộ vi xử lý chỉ hỗ trợ các phép toán độ dài 64bit nên một lệnh SIMD 128bit buộc phải chia đôi và xử lý trong hai xung. Công nghệ Intel Advanced Digital Media Boost trong vi kiến trúc Core chỉ xử lý trong một xung nên rút ngắn gấp đôi thời gian xử lý dữ liệu của các ứng dụng video, âm thanh, đồ họa, và dạng dữ liệu dùng tập lệnh SSE, SSE2. SSE3. Khả năng tính toán dấu chấm động và số nguyên 128 bit cũng giúp nâng độ chính xác trong các ứng dụng đặc thù như xử lý hình ảnh, video, giọng nói, mã hóa, tài chính, kỹ thuật và khoa học.

Lộ trình sản phẩm

 
	<br>
			<div align="center" class="limitview"><img src='http://www.pcworld.com.vn/pcworld/info/misc/2006/5/A0605_CN_126b.gif' border="0" onload="maxImg(this, 500px);" /></div>
Đệm L2 dùng chung giúp tăng tốc độ truy xuất, giảm thời gian dịch chuyển dữ liệu.

Dựa trên vi kiến trúc Core, Intel đã vạch ra lộ trình sản phẩm sắp tới cho cả ba dòng điện toán di động, để bàn và máy chủ với sự kết hợp chặt chẽ giữa bộ vi xử lý và nền tảng hệ thống. Tiếp tục xu hướng bộ xử lý đa nhân, Intel dự kiến sẽ tung ra mẫu 4 nhân vào đầu năm 2007.

Cụ thể, bộ vi xử lý di động mã Merom cho máy tính xách tay được tung ra thế giới trong quí 2 chạy được trên nền tảng Napa hiện tại và cả nền tảng Santa Rosa (sẽ tung ra trong quí 1/2007). Bộ vi xử lý máy tính để bàn cho văn phòng mã Conroe sẽ chính thức có mặt tại thị trường thế giới vào quí 3 cùng nền tảng Averill (giới thiệu giữa năm nay). Nền tảng máy tính để bàn gia đình Bridge Creek (giữa năm nay) có thể thay đổi bộ xử lý mã Conroe sang Kentsfield vào quí 1/2007. Hai bộ xử lý mã Conroe và Kentsfield của máy tính cá nhân cũng sẽ được dùng chung cho nền tảng máy trạm/máy chủ một bộ xử lý Kaylo và Wyloway (quí 3). Trong lúc, bộ xử lý mã Woodcrest (quí 3) và Clovertown (quí 1/2007) sẽ được tung ra trên nền tảng Bensley và Glidewell (cùng quí 2) dành cho máy chủ hai bộ xử lý. Đến năm 2007, vi kiến trúc Core sẽ xuất hiện trong bộ xử lý Tigerton chạy trên nền tảng máy chủ đa bộ xử lý Caneland.

Intel Việt Nam cho biết dòng bộ vi xử lý hai nhân trên vi kiến trúc Core sẽ có mặt tại Việt Nam vào khoảng quí 3 năm nay với phiên bản tiên phong dành cho máy tính xách tay (tên mã Merom), kế tiếp có thể là phiên bản cho PC (mã Conroe).Theo Intel, bộ xử lý trên vi kiến trúc Intel Core đã cải thiện rõ rệt hiệu năng và giảm đáng kể điện năng tiêu thụ so với bộ xử lý Intel trên vi kiến trúc thế hệ trước. Cụ thể, Conroe tăng hơn 40% hiệu năng, giảm hơn 40% điện năng tiêu thụ; Woodcrest tăng hơn 80% hiệu năng, giảm hơn 35% điện năng. Thế hệ máy tính xách tay Intel Core Duo mới dùng bộ xử lý Merom sẽ tăng hơn 20% hiệu năng.

Duy Khánh]]></description>
				<guid isPermaLink="true">http://www.hvaonline.net/hvaonline/posts/list/660.html#2310</guid>
				<link>http://www.hvaonline.net/hvaonline/posts/list/660.html#2310</link>
				<pubDate><![CDATA[Thu, 29 Jun 2006 19:32:53]]> GMT</pubDate>
				<author><![CDATA[ BigballVN]]></author>
			</item>
	</channel>
</rss>
