# SPI UVM Coverage Documentation

![Coverage Architecture](https://i.imgur.com/mQ5TlqE.png)

## ğŸ“Œ VisÃ£o Geral
O componente `spi_coverage` implementa a cobertura funcional para o ambiente de verificaÃ§Ã£o SPI, garantindo que todos os cenÃ¡rios crÃ­ticos sejam testados.

## ğŸ§© Recursos Principais
- âœ… Cobertura de modos Master/Slave
- âœ… AnÃ¡lise de configuraÃ§Ãµes de clock
- âœ… VerificaÃ§Ã£o de padrÃµes de dados
- âœ… Cobertura cruzada modo/dados
- âœ… DetecÃ§Ã£o de condiÃ§Ãµes de erro
- âœ… AnÃ¡lise de temporizaÃ§Ã£o

## âš™ï¸ Estrutura de Cobertura
```mermaid
pie title Tipos de Cobertura
    "Modo OperaÃ§Ã£o" : 25
    "Config. Clock" : 15
    "PadrÃµes Dados" : 30
    "Cruzadas" : 20
    "TemporizaÃ§Ã£o" : 10
```
## ğŸ“‹ Tabela de Coverpoints
| Coverpoint               | Bins                                  | DescriÃ§Ã£o | 
|----------------------|-----------------------------------------|-----------|
|`cp_mode` |	Master, Slave |	Modo de operaÃ§Ã£o | 
|`cp_clock_div` | 	Low/Mid/High | Divisor de clock | 
|`cp_data` | 	00, FF, 01-7F, 80-FE | 	Dados transmitidos | 
|`cp_data_transfer` | 	00, FF, 01-7F, 80-FE | 	Dados recebidos | 
|`cross_mode_data` | 	CombinaÃ§Ãµes modo x dados | 	Cobertura cruzada | 
|`cp_duration` | 	Short/Medium/Long | 	DuraÃ§Ã£o das transaÃ§Ãµes | 
|`cp_errors` | 	Timeout, Invalid Register | 	CondiÃ§Ãµes de erro | 

## ğŸ’¡ Exemplo de Uso
```systemverilog
// No ambiente
function void spi_env::connect_phase(uvm_phase phase);
    agent.analysis_port.connect(coverage.analysis_export);
endfunction

// Resetar cobertura durante teste
task my_test::run_phase(uvm_phase phase);
    coverage.reset();
    // ... resto do teste ...
endtask
```
## ğŸ“ˆ RelatÃ³rio de Exemplo
```log
COVERAGE REPORT:

CP_MODE:
    Master: 45 hits
    Slave:  55 hits
    
CP_DATA:
    00:     10 hits
    FF:     12 hits
    01-7F: 38 hits
    80-FE: 40 hits
    
CROSS_MODE_DATA:
    Master x 00:  5 hits
    Master x FF:  7 hits
    Slave x 00:   5 hits
    // ...
    
Total Coverage: 92.5%
```
## ğŸ›  IntegraÃ§Ã£o AvanÃ§ada
### Adicionar Novos Coverpoints
```systemverilog
covergroup extended_cg;
    // Novo coverpoint para paridade
    cp_parity: coverpoint tr.parity {
        bins even = {0};
        bins odd = {1};
    }
endgroup
```
### ConfiguraÃ§Ã£o de Thresholds
```systemverilog
// No teste
initial begin
    uvm_top.set_coverage_level(UVM_FULL);
    spi_cg.set_inst_name("SPI_Coverage");
    spi_cg.set_weight(50); // Prioridade relativa
end
```
