TimeQuest Timing Analyzer report for DE2_70_VGA_NEW
Mon Jun 24 04:42:45 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'iCLK_50'
 12. Slow Model Setup: 'clock_25:vga_clock|pixel_reg'
 13. Slow Model Hold: 'iCLK_50'
 14. Slow Model Hold: 'clock_25:vga_clock|pixel_reg'
 15. Slow Model Recovery: 'clock_25:vga_clock|pixel_reg'
 16. Slow Model Recovery: 'iCLK_50'
 17. Slow Model Removal: 'clock_25:vga_clock|pixel_reg'
 18. Slow Model Removal: 'iCLK_50'
 19. Slow Model Minimum Pulse Width: 'iCLK_50'
 20. Slow Model Minimum Pulse Width: 'clock_25:vga_clock|pixel_reg'
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'iCLK_50'
 29. Fast Model Setup: 'clock_25:vga_clock|pixel_reg'
 30. Fast Model Hold: 'iCLK_50'
 31. Fast Model Hold: 'clock_25:vga_clock|pixel_reg'
 32. Fast Model Recovery: 'clock_25:vga_clock|pixel_reg'
 33. Fast Model Recovery: 'iCLK_50'
 34. Fast Model Removal: 'clock_25:vga_clock|pixel_reg'
 35. Fast Model Removal: 'iCLK_50'
 36. Fast Model Minimum Pulse Width: 'iCLK_50'
 37. Fast Model Minimum Pulse Width: 'clock_25:vga_clock|pixel_reg'
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Multicorner Timing Analysis Summary
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Setup Transfers
 44. Hold Transfers
 45. Recovery Transfers
 46. Removal Transfers
 47. Report TCCS
 48. Report RSKM
 49. Unconstrained Paths
 50. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; DE2_70_VGA_NEW                                                     ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C70F896C6                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                     ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; Clock Name                   ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                          ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; clock_25:vga_clock|pixel_reg ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_25:vga_clock|pixel_reg } ;
; iCLK_50                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { iCLK_50 }                      ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+


+--------------------------------------------------------------------+
; Slow Model Fmax Summary                                            ;
+------------+-----------------+------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                   ; Note ;
+------------+-----------------+------------------------------+------+
; 278.4 MHz  ; 278.4 MHz       ; iCLK_50                      ;      ;
; 310.46 MHz ; 310.46 MHz      ; clock_25:vga_clock|pixel_reg ;      ;
+------------+-----------------+------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------+
; Slow Model Setup Summary                              ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; iCLK_50                      ; -2.592 ; -47.409       ;
; clock_25:vga_clock|pixel_reg ; -2.221 ; -95.400       ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow Model Hold Summary                               ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; iCLK_50                      ; -2.723 ; -2.723        ;
; clock_25:vga_clock|pixel_reg ; 0.801  ; 0.000         ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow Model Recovery Summary                           ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clock_25:vga_clock|pixel_reg ; -0.276 ; -7.217        ;
; iCLK_50                      ; -0.269 ; -0.269        ;
+------------------------------+--------+---------------+


+------------------------------------------------------+
; Slow Model Removal Summary                           ;
+------------------------------+-------+---------------+
; Clock                        ; Slack ; End Point TNS ;
+------------------------------+-------+---------------+
; clock_25:vga_clock|pixel_reg ; 0.633 ; 0.000         ;
; iCLK_50                      ; 1.039 ; 0.000         ;
+------------------------------+-------+---------------+


+-------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; iCLK_50                      ; -1.380 ; -23.380       ;
; clock_25:vga_clock|pixel_reg ; -0.500 ; -53.000       ;
+------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'iCLK_50'                                                                                                                          ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -2.592 ; Reset_Delay:rst_delay|counter[13] ; Reset_Delay:rst_delay|counter[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.628      ;
; -2.592 ; Reset_Delay:rst_delay|counter[13] ; Reset_Delay:rst_delay|counter[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.628      ;
; -2.592 ; Reset_Delay:rst_delay|counter[13] ; Reset_Delay:rst_delay|counter[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.628      ;
; -2.592 ; Reset_Delay:rst_delay|counter[13] ; Reset_Delay:rst_delay|counter[19] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.628      ;
; -2.592 ; Reset_Delay:rst_delay|counter[13] ; Reset_Delay:rst_delay|counter[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.628      ;
; -2.592 ; Reset_Delay:rst_delay|counter[13] ; Reset_Delay:rst_delay|counter[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.628      ;
; -2.592 ; Reset_Delay:rst_delay|counter[13] ; Reset_Delay:rst_delay|counter[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.628      ;
; -2.592 ; Reset_Delay:rst_delay|counter[13] ; Reset_Delay:rst_delay|counter[15] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.628      ;
; -2.567 ; Reset_Delay:rst_delay|counter[10] ; Reset_Delay:rst_delay|counter[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 3.600      ;
; -2.567 ; Reset_Delay:rst_delay|counter[10] ; Reset_Delay:rst_delay|counter[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 3.600      ;
; -2.567 ; Reset_Delay:rst_delay|counter[10] ; Reset_Delay:rst_delay|counter[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 3.600      ;
; -2.567 ; Reset_Delay:rst_delay|counter[10] ; Reset_Delay:rst_delay|counter[19] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 3.600      ;
; -2.567 ; Reset_Delay:rst_delay|counter[10] ; Reset_Delay:rst_delay|counter[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 3.600      ;
; -2.567 ; Reset_Delay:rst_delay|counter[10] ; Reset_Delay:rst_delay|counter[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 3.600      ;
; -2.567 ; Reset_Delay:rst_delay|counter[10] ; Reset_Delay:rst_delay|counter[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 3.600      ;
; -2.567 ; Reset_Delay:rst_delay|counter[10] ; Reset_Delay:rst_delay|counter[15] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 3.600      ;
; -2.561 ; Reset_Delay:rst_delay|counter[12] ; Reset_Delay:rst_delay|counter[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.597      ;
; -2.561 ; Reset_Delay:rst_delay|counter[12] ; Reset_Delay:rst_delay|counter[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.597      ;
; -2.561 ; Reset_Delay:rst_delay|counter[12] ; Reset_Delay:rst_delay|counter[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.597      ;
; -2.561 ; Reset_Delay:rst_delay|counter[12] ; Reset_Delay:rst_delay|counter[19] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.597      ;
; -2.561 ; Reset_Delay:rst_delay|counter[12] ; Reset_Delay:rst_delay|counter[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.597      ;
; -2.561 ; Reset_Delay:rst_delay|counter[12] ; Reset_Delay:rst_delay|counter[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.597      ;
; -2.561 ; Reset_Delay:rst_delay|counter[12] ; Reset_Delay:rst_delay|counter[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.597      ;
; -2.561 ; Reset_Delay:rst_delay|counter[12] ; Reset_Delay:rst_delay|counter[15] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.597      ;
; -2.446 ; Reset_Delay:rst_delay|counter[14] ; Reset_Delay:rst_delay|counter[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.482      ;
; -2.446 ; Reset_Delay:rst_delay|counter[14] ; Reset_Delay:rst_delay|counter[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.482      ;
; -2.446 ; Reset_Delay:rst_delay|counter[14] ; Reset_Delay:rst_delay|counter[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.482      ;
; -2.446 ; Reset_Delay:rst_delay|counter[14] ; Reset_Delay:rst_delay|counter[19] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.482      ;
; -2.446 ; Reset_Delay:rst_delay|counter[14] ; Reset_Delay:rst_delay|counter[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.482      ;
; -2.446 ; Reset_Delay:rst_delay|counter[14] ; Reset_Delay:rst_delay|counter[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.482      ;
; -2.446 ; Reset_Delay:rst_delay|counter[14] ; Reset_Delay:rst_delay|counter[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.482      ;
; -2.446 ; Reset_Delay:rst_delay|counter[14] ; Reset_Delay:rst_delay|counter[15] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.482      ;
; -2.428 ; Reset_Delay:rst_delay|counter[0]  ; Reset_Delay:rst_delay|counter[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 3.461      ;
; -2.428 ; Reset_Delay:rst_delay|counter[0]  ; Reset_Delay:rst_delay|counter[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 3.461      ;
; -2.428 ; Reset_Delay:rst_delay|counter[0]  ; Reset_Delay:rst_delay|counter[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 3.461      ;
; -2.428 ; Reset_Delay:rst_delay|counter[0]  ; Reset_Delay:rst_delay|counter[19] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 3.461      ;
; -2.428 ; Reset_Delay:rst_delay|counter[0]  ; Reset_Delay:rst_delay|counter[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 3.461      ;
; -2.428 ; Reset_Delay:rst_delay|counter[0]  ; Reset_Delay:rst_delay|counter[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 3.461      ;
; -2.428 ; Reset_Delay:rst_delay|counter[0]  ; Reset_Delay:rst_delay|counter[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 3.461      ;
; -2.428 ; Reset_Delay:rst_delay|counter[0]  ; Reset_Delay:rst_delay|counter[15] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 3.461      ;
; -2.388 ; Reset_Delay:rst_delay|counter[1]  ; Reset_Delay:rst_delay|counter[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 3.421      ;
; -2.388 ; Reset_Delay:rst_delay|counter[1]  ; Reset_Delay:rst_delay|counter[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 3.421      ;
; -2.388 ; Reset_Delay:rst_delay|counter[1]  ; Reset_Delay:rst_delay|counter[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 3.421      ;
; -2.388 ; Reset_Delay:rst_delay|counter[1]  ; Reset_Delay:rst_delay|counter[19] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 3.421      ;
; -2.388 ; Reset_Delay:rst_delay|counter[1]  ; Reset_Delay:rst_delay|counter[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 3.421      ;
; -2.388 ; Reset_Delay:rst_delay|counter[1]  ; Reset_Delay:rst_delay|counter[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 3.421      ;
; -2.388 ; Reset_Delay:rst_delay|counter[1]  ; Reset_Delay:rst_delay|counter[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 3.421      ;
; -2.388 ; Reset_Delay:rst_delay|counter[1]  ; Reset_Delay:rst_delay|counter[15] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 3.421      ;
; -2.371 ; Reset_Delay:rst_delay|counter[9]  ; Reset_Delay:rst_delay|counter[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 3.404      ;
; -2.371 ; Reset_Delay:rst_delay|counter[9]  ; Reset_Delay:rst_delay|counter[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 3.404      ;
; -2.371 ; Reset_Delay:rst_delay|counter[9]  ; Reset_Delay:rst_delay|counter[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 3.404      ;
; -2.371 ; Reset_Delay:rst_delay|counter[9]  ; Reset_Delay:rst_delay|counter[19] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 3.404      ;
; -2.371 ; Reset_Delay:rst_delay|counter[9]  ; Reset_Delay:rst_delay|counter[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 3.404      ;
; -2.371 ; Reset_Delay:rst_delay|counter[9]  ; Reset_Delay:rst_delay|counter[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 3.404      ;
; -2.371 ; Reset_Delay:rst_delay|counter[9]  ; Reset_Delay:rst_delay|counter[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 3.404      ;
; -2.371 ; Reset_Delay:rst_delay|counter[9]  ; Reset_Delay:rst_delay|counter[15] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 3.404      ;
; -2.325 ; Reset_Delay:rst_delay|counter[18] ; Reset_Delay:rst_delay|counter[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.361      ;
; -2.325 ; Reset_Delay:rst_delay|counter[18] ; Reset_Delay:rst_delay|counter[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.361      ;
; -2.325 ; Reset_Delay:rst_delay|counter[18] ; Reset_Delay:rst_delay|counter[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.361      ;
; -2.325 ; Reset_Delay:rst_delay|counter[18] ; Reset_Delay:rst_delay|counter[19] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.361      ;
; -2.325 ; Reset_Delay:rst_delay|counter[18] ; Reset_Delay:rst_delay|counter[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.361      ;
; -2.325 ; Reset_Delay:rst_delay|counter[18] ; Reset_Delay:rst_delay|counter[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.361      ;
; -2.325 ; Reset_Delay:rst_delay|counter[18] ; Reset_Delay:rst_delay|counter[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.361      ;
; -2.325 ; Reset_Delay:rst_delay|counter[18] ; Reset_Delay:rst_delay|counter[15] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.361      ;
; -2.312 ; Reset_Delay:rst_delay|counter[15] ; Reset_Delay:rst_delay|counter[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.348      ;
; -2.312 ; Reset_Delay:rst_delay|counter[15] ; Reset_Delay:rst_delay|counter[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.348      ;
; -2.312 ; Reset_Delay:rst_delay|counter[15] ; Reset_Delay:rst_delay|counter[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.348      ;
; -2.312 ; Reset_Delay:rst_delay|counter[15] ; Reset_Delay:rst_delay|counter[19] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.348      ;
; -2.312 ; Reset_Delay:rst_delay|counter[15] ; Reset_Delay:rst_delay|counter[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.348      ;
; -2.312 ; Reset_Delay:rst_delay|counter[15] ; Reset_Delay:rst_delay|counter[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.348      ;
; -2.312 ; Reset_Delay:rst_delay|counter[15] ; Reset_Delay:rst_delay|counter[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.348      ;
; -2.312 ; Reset_Delay:rst_delay|counter[15] ; Reset_Delay:rst_delay|counter[15] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.348      ;
; -2.292 ; Reset_Delay:rst_delay|counter[19] ; Reset_Delay:rst_delay|counter[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.328      ;
; -2.292 ; Reset_Delay:rst_delay|counter[19] ; Reset_Delay:rst_delay|counter[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.328      ;
; -2.292 ; Reset_Delay:rst_delay|counter[19] ; Reset_Delay:rst_delay|counter[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.328      ;
; -2.292 ; Reset_Delay:rst_delay|counter[19] ; Reset_Delay:rst_delay|counter[19] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.328      ;
; -2.292 ; Reset_Delay:rst_delay|counter[19] ; Reset_Delay:rst_delay|counter[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.328      ;
; -2.292 ; Reset_Delay:rst_delay|counter[19] ; Reset_Delay:rst_delay|counter[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.328      ;
; -2.292 ; Reset_Delay:rst_delay|counter[19] ; Reset_Delay:rst_delay|counter[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.328      ;
; -2.292 ; Reset_Delay:rst_delay|counter[19] ; Reset_Delay:rst_delay|counter[15] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.328      ;
; -2.288 ; Reset_Delay:rst_delay|counter[2]  ; Reset_Delay:rst_delay|counter[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 3.321      ;
; -2.288 ; Reset_Delay:rst_delay|counter[2]  ; Reset_Delay:rst_delay|counter[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 3.321      ;
; -2.288 ; Reset_Delay:rst_delay|counter[2]  ; Reset_Delay:rst_delay|counter[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 3.321      ;
; -2.288 ; Reset_Delay:rst_delay|counter[2]  ; Reset_Delay:rst_delay|counter[19] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 3.321      ;
; -2.288 ; Reset_Delay:rst_delay|counter[2]  ; Reset_Delay:rst_delay|counter[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 3.321      ;
; -2.288 ; Reset_Delay:rst_delay|counter[2]  ; Reset_Delay:rst_delay|counter[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 3.321      ;
; -2.288 ; Reset_Delay:rst_delay|counter[2]  ; Reset_Delay:rst_delay|counter[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 3.321      ;
; -2.288 ; Reset_Delay:rst_delay|counter[2]  ; Reset_Delay:rst_delay|counter[15] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 3.321      ;
; -2.279 ; Reset_Delay:rst_delay|counter[4]  ; Reset_Delay:rst_delay|counter[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 3.312      ;
; -2.279 ; Reset_Delay:rst_delay|counter[4]  ; Reset_Delay:rst_delay|counter[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 3.312      ;
; -2.279 ; Reset_Delay:rst_delay|counter[4]  ; Reset_Delay:rst_delay|counter[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 3.312      ;
; -2.279 ; Reset_Delay:rst_delay|counter[4]  ; Reset_Delay:rst_delay|counter[19] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 3.312      ;
; -2.279 ; Reset_Delay:rst_delay|counter[4]  ; Reset_Delay:rst_delay|counter[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 3.312      ;
; -2.279 ; Reset_Delay:rst_delay|counter[4]  ; Reset_Delay:rst_delay|counter[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 3.312      ;
; -2.279 ; Reset_Delay:rst_delay|counter[4]  ; Reset_Delay:rst_delay|counter[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 3.312      ;
; -2.279 ; Reset_Delay:rst_delay|counter[4]  ; Reset_Delay:rst_delay|counter[15] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 3.312      ;
; -2.267 ; Reset_Delay:rst_delay|counter[0]  ; Reset_Delay:rst_delay|counter[11] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.303      ;
; -2.243 ; Reset_Delay:rst_delay|counter[5]  ; Reset_Delay:rst_delay|counter[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 3.276      ;
; -2.243 ; Reset_Delay:rst_delay|counter[5]  ; Reset_Delay:rst_delay|counter[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 3.276      ;
; -2.243 ; Reset_Delay:rst_delay|counter[5]  ; Reset_Delay:rst_delay|counter[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 3.276      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_25:vga_clock|pixel_reg'                                                                                                                                                  ;
+--------+-----------------------------------------+-----------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -2.221 ; VGA_Controller:controller|oCurrent_Y[5] ; VGA_Controller:controller|R_final[1]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.007     ; 3.250      ;
; -2.221 ; VGA_Controller:controller|oCurrent_Y[5] ; VGA_Controller:controller|G_final[2]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.007     ; 3.250      ;
; -2.221 ; VGA_Controller:controller|oCurrent_Y[5] ; VGA_Controller:controller|B_final[0]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.007     ; 3.250      ;
; -2.220 ; VGA_Controller:controller|oCurrent_Y[5] ; VGA_Controller:controller|G_final[0]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.007     ; 3.249      ;
; -2.220 ; VGA_Controller:controller|oCurrent_Y[5] ; VGA_Controller:controller|B_final[3]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.007     ; 3.249      ;
; -2.218 ; VGA_Controller:controller|oCurrent_Y[5] ; VGA_Controller:controller|R_final[2]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.007     ; 3.247      ;
; -2.218 ; VGA_Controller:controller|oCurrent_Y[5] ; VGA_Controller:controller|G_final[3]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.007     ; 3.247      ;
; -2.218 ; VGA_Controller:controller|oCurrent_Y[5] ; VGA_Controller:controller|B_final[1]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.007     ; 3.247      ;
; -2.218 ; VGA_Controller:controller|oCurrent_Y[5] ; VGA_Controller:controller|B_final[2]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.007     ; 3.247      ;
; -2.217 ; VGA_Controller:controller|oCurrent_Y[5] ; VGA_Controller:controller|R_final[0]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.007     ; 3.246      ;
; -2.217 ; VGA_Controller:controller|oCurrent_Y[5] ; VGA_Controller:controller|G_final[1]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.007     ; 3.246      ;
; -2.189 ; VGA_Controller:controller|oCurrent_Y[7] ; VGA_Controller:controller|R_final[1]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.007     ; 3.218      ;
; -2.189 ; VGA_Controller:controller|oCurrent_Y[7] ; VGA_Controller:controller|G_final[2]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.007     ; 3.218      ;
; -2.189 ; VGA_Controller:controller|oCurrent_Y[7] ; VGA_Controller:controller|B_final[0]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.007     ; 3.218      ;
; -2.188 ; VGA_Controller:controller|oCurrent_Y[7] ; VGA_Controller:controller|G_final[0]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.007     ; 3.217      ;
; -2.188 ; VGA_Controller:controller|oCurrent_Y[7] ; VGA_Controller:controller|B_final[3]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.007     ; 3.217      ;
; -2.186 ; VGA_Controller:controller|oCurrent_Y[7] ; VGA_Controller:controller|R_final[2]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.007     ; 3.215      ;
; -2.186 ; VGA_Controller:controller|oCurrent_Y[7] ; VGA_Controller:controller|G_final[3]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.007     ; 3.215      ;
; -2.186 ; VGA_Controller:controller|oCurrent_Y[7] ; VGA_Controller:controller|B_final[1]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.007     ; 3.215      ;
; -2.186 ; VGA_Controller:controller|oCurrent_Y[7] ; VGA_Controller:controller|B_final[2]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.007     ; 3.215      ;
; -2.185 ; VGA_Controller:controller|oCurrent_Y[7] ; VGA_Controller:controller|R_final[0]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.007     ; 3.214      ;
; -2.185 ; VGA_Controller:controller|oCurrent_Y[7] ; VGA_Controller:controller|G_final[1]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.007     ; 3.214      ;
; -2.142 ; VGA_Controller:controller|oCurrent_Y[8] ; VGA_Controller:controller|B_final[4]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.005     ; 3.173      ;
; -2.126 ; VGA_Controller:controller|oCurrent_X[9] ; VGA_Controller:controller|R_final[1]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.004     ; 3.158      ;
; -2.126 ; VGA_Controller:controller|oCurrent_X[9] ; VGA_Controller:controller|G_final[2]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.004     ; 3.158      ;
; -2.126 ; VGA_Controller:controller|oCurrent_X[9] ; VGA_Controller:controller|B_final[0]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.004     ; 3.158      ;
; -2.125 ; VGA_Controller:controller|oCurrent_Y[8] ; VGA_Controller:controller|B_final[5]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.004     ; 3.157      ;
; -2.125 ; VGA_Controller:controller|oCurrent_X[9] ; VGA_Controller:controller|G_final[0]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.004     ; 3.157      ;
; -2.125 ; VGA_Controller:controller|oCurrent_X[9] ; VGA_Controller:controller|B_final[3]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.004     ; 3.157      ;
; -2.123 ; VGA_Controller:controller|oCurrent_X[9] ; VGA_Controller:controller|R_final[2]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.004     ; 3.155      ;
; -2.123 ; VGA_Controller:controller|oCurrent_X[9] ; VGA_Controller:controller|G_final[3]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.004     ; 3.155      ;
; -2.123 ; VGA_Controller:controller|oCurrent_X[9] ; VGA_Controller:controller|B_final[1]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.004     ; 3.155      ;
; -2.123 ; VGA_Controller:controller|oCurrent_X[9] ; VGA_Controller:controller|B_final[2]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.004     ; 3.155      ;
; -2.122 ; VGA_Controller:controller|oCurrent_X[9] ; VGA_Controller:controller|R_final[0]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.004     ; 3.154      ;
; -2.122 ; VGA_Controller:controller|oCurrent_X[9] ; VGA_Controller:controller|G_final[1]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.004     ; 3.154      ;
; -2.096 ; VGA_Controller:controller|oCurrent_Y[7] ; VGA_Controller:controller|B_final[4]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.005     ; 3.127      ;
; -2.079 ; VGA_Controller:controller|oCurrent_Y[7] ; VGA_Controller:controller|B_final[5]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.004     ; 3.111      ;
; -2.067 ; VGA_Controller:controller|oCurrent_Y[8] ; VGA_Controller:controller|R_final[1]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.007     ; 3.096      ;
; -2.067 ; VGA_Controller:controller|oCurrent_Y[8] ; VGA_Controller:controller|G_final[2]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.007     ; 3.096      ;
; -2.067 ; VGA_Controller:controller|oCurrent_Y[8] ; VGA_Controller:controller|B_final[0]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.007     ; 3.096      ;
; -2.066 ; VGA_Controller:controller|oCurrent_Y[8] ; VGA_Controller:controller|G_final[0]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.007     ; 3.095      ;
; -2.066 ; VGA_Controller:controller|oCurrent_Y[8] ; VGA_Controller:controller|B_final[3]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.007     ; 3.095      ;
; -2.064 ; VGA_Controller:controller|oCurrent_Y[8] ; VGA_Controller:controller|R_final[6]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.005     ; 3.095      ;
; -2.064 ; VGA_Controller:controller|oCurrent_Y[8] ; VGA_Controller:controller|R_final[2]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.007     ; 3.093      ;
; -2.064 ; VGA_Controller:controller|oCurrent_Y[8] ; VGA_Controller:controller|G_final[3]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.007     ; 3.093      ;
; -2.064 ; VGA_Controller:controller|oCurrent_Y[8] ; VGA_Controller:controller|B_final[1]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.007     ; 3.093      ;
; -2.064 ; VGA_Controller:controller|oCurrent_Y[8] ; VGA_Controller:controller|B_final[2]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.007     ; 3.093      ;
; -2.063 ; VGA_Controller:controller|oCurrent_Y[8] ; VGA_Controller:controller|R_final[0]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.007     ; 3.092      ;
; -2.063 ; VGA_Controller:controller|oCurrent_Y[8] ; VGA_Controller:controller|G_final[1]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.007     ; 3.092      ;
; -2.062 ; VGA_Controller:controller|oCurrent_Y[8] ; VGA_Controller:controller|R_final[7]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.005     ; 3.093      ;
; -2.062 ; VGA_Controller:controller|oCurrent_Y[8] ; VGA_Controller:controller|G_final[6]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.005     ; 3.093      ;
; -2.061 ; VGA_Controller:controller|oCurrent_Y[8] ; VGA_Controller:controller|R_final[9]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.005     ; 3.092      ;
; -2.061 ; VGA_Controller:controller|oCurrent_Y[8] ; VGA_Controller:controller|G_final[5]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.005     ; 3.092      ;
; -2.061 ; VGA_Controller:controller|oCurrent_Y[8] ; VGA_Controller:controller|G_final[8]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.005     ; 3.092      ;
; -2.060 ; VGA_Controller:controller|oCurrent_Y[8] ; VGA_Controller:controller|R_final[8]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.005     ; 3.091      ;
; -2.060 ; VGA_Controller:controller|oCurrent_Y[8] ; VGA_Controller:controller|G_final[7]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.005     ; 3.091      ;
; -2.027 ; VGA_Controller:controller|oCurrent_X[8] ; VGA_Controller:controller|oCurrent_Y[3] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.003      ; 3.066      ;
; -2.027 ; VGA_Controller:controller|oCurrent_X[8] ; VGA_Controller:controller|oCurrent_Y[4] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.003      ; 3.066      ;
; -2.027 ; VGA_Controller:controller|oCurrent_X[8] ; VGA_Controller:controller|oCurrent_Y[1] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.003      ; 3.066      ;
; -2.027 ; VGA_Controller:controller|oCurrent_X[8] ; VGA_Controller:controller|oCurrent_Y[5] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.003      ; 3.066      ;
; -2.027 ; VGA_Controller:controller|oCurrent_X[8] ; VGA_Controller:controller|oCurrent_Y[7] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.003      ; 3.066      ;
; -2.027 ; VGA_Controller:controller|oCurrent_X[8] ; VGA_Controller:controller|oCurrent_Y[8] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.003      ; 3.066      ;
; -2.027 ; VGA_Controller:controller|oCurrent_X[8] ; VGA_Controller:controller|oCurrent_Y[2] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.003      ; 3.066      ;
; -2.027 ; VGA_Controller:controller|oCurrent_X[8] ; VGA_Controller:controller|oCurrent_Y[0] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.003      ; 3.066      ;
; -2.027 ; VGA_Controller:controller|oCurrent_X[8] ; VGA_Controller:controller|oCurrent_Y[6] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.003      ; 3.066      ;
; -2.025 ; VGA_Controller:controller|oCurrent_X[8] ; VGA_Controller:controller|R_final[1]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.004     ; 3.057      ;
; -2.025 ; VGA_Controller:controller|oCurrent_X[8] ; VGA_Controller:controller|G_final[2]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.004     ; 3.057      ;
; -2.025 ; VGA_Controller:controller|oCurrent_X[8] ; VGA_Controller:controller|B_final[0]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.004     ; 3.057      ;
; -2.024 ; VGA_Controller:controller|oCurrent_X[8] ; VGA_Controller:controller|G_final[0]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.004     ; 3.056      ;
; -2.024 ; VGA_Controller:controller|oCurrent_X[8] ; VGA_Controller:controller|B_final[3]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.004     ; 3.056      ;
; -2.022 ; VGA_Controller:controller|oCurrent_X[8] ; VGA_Controller:controller|R_final[2]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.004     ; 3.054      ;
; -2.022 ; VGA_Controller:controller|oCurrent_X[8] ; VGA_Controller:controller|G_final[3]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.004     ; 3.054      ;
; -2.022 ; VGA_Controller:controller|oCurrent_X[8] ; VGA_Controller:controller|B_final[1]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.004     ; 3.054      ;
; -2.022 ; VGA_Controller:controller|oCurrent_X[8] ; VGA_Controller:controller|B_final[2]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.004     ; 3.054      ;
; -2.021 ; VGA_Controller:controller|oCurrent_X[8] ; VGA_Controller:controller|R_final[0]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.004     ; 3.053      ;
; -2.021 ; VGA_Controller:controller|oCurrent_X[8] ; VGA_Controller:controller|G_final[1]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.004     ; 3.053      ;
; -2.018 ; VGA_Controller:controller|oCurrent_Y[7] ; VGA_Controller:controller|R_final[6]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.005     ; 3.049      ;
; -2.016 ; VGA_Controller:controller|oCurrent_Y[7] ; VGA_Controller:controller|R_final[7]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.005     ; 3.047      ;
; -2.016 ; VGA_Controller:controller|oCurrent_Y[7] ; VGA_Controller:controller|G_final[6]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.005     ; 3.047      ;
; -2.015 ; VGA_Controller:controller|oCurrent_Y[7] ; VGA_Controller:controller|R_final[9]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.005     ; 3.046      ;
; -2.015 ; VGA_Controller:controller|oCurrent_Y[7] ; VGA_Controller:controller|G_final[5]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.005     ; 3.046      ;
; -2.015 ; VGA_Controller:controller|oCurrent_Y[7] ; VGA_Controller:controller|G_final[8]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.005     ; 3.046      ;
; -2.014 ; VGA_Controller:controller|oCurrent_Y[7] ; VGA_Controller:controller|R_final[8]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.005     ; 3.045      ;
; -2.014 ; VGA_Controller:controller|oCurrent_Y[7] ; VGA_Controller:controller|G_final[7]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.005     ; 3.045      ;
; -1.984 ; VGA_Controller:controller|oCurrent_Y[6] ; VGA_Controller:controller|B_final[4]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.005     ; 3.015      ;
; -1.983 ; VGA_Controller:controller|oCurrent_X[7] ; VGA_Controller:controller|R_final[1]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.004     ; 3.015      ;
; -1.983 ; VGA_Controller:controller|oCurrent_X[7] ; VGA_Controller:controller|G_final[2]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.004     ; 3.015      ;
; -1.983 ; VGA_Controller:controller|oCurrent_X[7] ; VGA_Controller:controller|B_final[0]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.004     ; 3.015      ;
; -1.982 ; VGA_Controller:controller|oCurrent_X[7] ; VGA_Controller:controller|G_final[0]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.004     ; 3.014      ;
; -1.982 ; VGA_Controller:controller|oCurrent_X[7] ; VGA_Controller:controller|B_final[3]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.004     ; 3.014      ;
; -1.980 ; VGA_Controller:controller|oCurrent_Y[5] ; VGA_Controller:controller|B_final[8]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.004     ; 3.012      ;
; -1.980 ; VGA_Controller:controller|oCurrent_X[7] ; VGA_Controller:controller|R_final[2]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.004     ; 3.012      ;
; -1.980 ; VGA_Controller:controller|oCurrent_X[7] ; VGA_Controller:controller|G_final[3]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.004     ; 3.012      ;
; -1.980 ; VGA_Controller:controller|oCurrent_X[7] ; VGA_Controller:controller|B_final[1]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.004     ; 3.012      ;
; -1.980 ; VGA_Controller:controller|oCurrent_X[7] ; VGA_Controller:controller|B_final[2]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.004     ; 3.012      ;
; -1.979 ; VGA_Controller:controller|oCurrent_Y[5] ; VGA_Controller:controller|B_final[9]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.004     ; 3.011      ;
; -1.979 ; VGA_Controller:controller|oCurrent_X[7] ; VGA_Controller:controller|R_final[0]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.004     ; 3.011      ;
; -1.979 ; VGA_Controller:controller|oCurrent_X[7] ; VGA_Controller:controller|G_final[1]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.004     ; 3.011      ;
; -1.974 ; VGA_Controller:controller|oCurrent_Y[5] ; VGA_Controller:controller|B_final[5]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.004     ; 3.006      ;
; -1.967 ; VGA_Controller:controller|oCurrent_Y[6] ; VGA_Controller:controller|B_final[5]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.004     ; 2.999      ;
+--------+-----------------------------------------+-----------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'iCLK_50'                                                                                                                                           ;
+--------+-----------------------------------+-----------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+------------------------------+-------------+--------------+------------+------------+
; -2.723 ; clock_25:vga_clock|pixel_reg      ; clock_25:vga_clock|pixel_reg      ; clock_25:vga_clock|pixel_reg ; iCLK_50     ; 0.000        ; 2.864      ; 0.657      ;
; -2.223 ; clock_25:vga_clock|pixel_reg      ; clock_25:vga_clock|pixel_reg      ; clock_25:vga_clock|pixel_reg ; iCLK_50     ; -0.500       ; 2.864      ; 0.657      ;
; 0.391  ; Reset_Delay:rst_delay|counter[0]  ; Reset_Delay:rst_delay|counter[0]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.657      ;
; 0.522  ; Reset_Delay:rst_delay|counter[19] ; Reset_Delay:rst_delay|counter[19] ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.788      ;
; 0.802  ; Reset_Delay:rst_delay|counter[1]  ; Reset_Delay:rst_delay|counter[1]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.068      ;
; 0.806  ; Reset_Delay:rst_delay|counter[17] ; Reset_Delay:rst_delay|counter[17] ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.809  ; Reset_Delay:rst_delay|counter[3]  ; Reset_Delay:rst_delay|counter[3]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.075      ;
; 0.809  ; Reset_Delay:rst_delay|counter[5]  ; Reset_Delay:rst_delay|counter[5]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.075      ;
; 0.814  ; Reset_Delay:rst_delay|counter[7]  ; Reset_Delay:rst_delay|counter[7]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.080      ;
; 0.814  ; Reset_Delay:rst_delay|counter[8]  ; Reset_Delay:rst_delay|counter[8]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.080      ;
; 0.814  ; Reset_Delay:rst_delay|counter[9]  ; Reset_Delay:rst_delay|counter[9]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.080      ;
; 0.830  ; Reset_Delay:rst_delay|counter[18] ; Reset_Delay:rst_delay|counter[18] ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.096      ;
; 0.838  ; Reset_Delay:rst_delay|counter[16] ; Reset_Delay:rst_delay|counter[16] ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.841  ; Reset_Delay:rst_delay|counter[0]  ; Reset_Delay:rst_delay|counter[1]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.107      ;
; 0.844  ; Reset_Delay:rst_delay|counter[2]  ; Reset_Delay:rst_delay|counter[2]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.110      ;
; 0.845  ; Reset_Delay:rst_delay|counter[4]  ; Reset_Delay:rst_delay|counter[4]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.111      ;
; 0.846  ; Reset_Delay:rst_delay|counter[6]  ; Reset_Delay:rst_delay|counter[6]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.112      ;
; 0.978  ; Reset_Delay:rst_delay|counter[12] ; Reset_Delay:rst_delay|counter[12] ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.244      ;
; 0.980  ; Reset_Delay:rst_delay|counter[15] ; Reset_Delay:rst_delay|counter[15] ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.246      ;
; 0.983  ; Reset_Delay:rst_delay|counter[13] ; Reset_Delay:rst_delay|counter[13] ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.249      ;
; 1.011  ; Reset_Delay:rst_delay|counter[14] ; Reset_Delay:rst_delay|counter[14] ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.277      ;
; 1.192  ; Reset_Delay:rst_delay|counter[3]  ; Reset_Delay:rst_delay|counter[4]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.458      ;
; 1.192  ; Reset_Delay:rst_delay|counter[5]  ; Reset_Delay:rst_delay|counter[6]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.458      ;
; 1.197  ; Reset_Delay:rst_delay|counter[7]  ; Reset_Delay:rst_delay|counter[8]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.463      ;
; 1.197  ; Reset_Delay:rst_delay|counter[8]  ; Reset_Delay:rst_delay|counter[9]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.463      ;
; 1.216  ; Reset_Delay:rst_delay|counter[18] ; Reset_Delay:rst_delay|counter[19] ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.482      ;
; 1.224  ; Reset_Delay:rst_delay|counter[16] ; Reset_Delay:rst_delay|counter[17] ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.490      ;
; 1.230  ; Reset_Delay:rst_delay|counter[2]  ; Reset_Delay:rst_delay|counter[3]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.496      ;
; 1.231  ; Reset_Delay:rst_delay|counter[4]  ; Reset_Delay:rst_delay|counter[5]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.497      ;
; 1.232  ; Reset_Delay:rst_delay|counter[6]  ; Reset_Delay:rst_delay|counter[7]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.498      ;
; 1.263  ; Reset_Delay:rst_delay|counter[3]  ; Reset_Delay:rst_delay|counter[5]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.529      ;
; 1.263  ; Reset_Delay:rst_delay|counter[5]  ; Reset_Delay:rst_delay|counter[7]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.529      ;
; 1.268  ; Reset_Delay:rst_delay|counter[7]  ; Reset_Delay:rst_delay|counter[9]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.534      ;
; 1.277  ; Reset_Delay:rst_delay|counter[1]  ; Reset_Delay:rst_delay|counter[2]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.543      ;
; 1.281  ; Reset_Delay:rst_delay|counter[17] ; Reset_Delay:rst_delay|counter[18] ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.547      ;
; 1.301  ; Reset_Delay:rst_delay|counter[2]  ; Reset_Delay:rst_delay|counter[4]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.567      ;
; 1.302  ; Reset_Delay:rst_delay|counter[4]  ; Reset_Delay:rst_delay|counter[6]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.568      ;
; 1.303  ; Reset_Delay:rst_delay|counter[6]  ; Reset_Delay:rst_delay|counter[8]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.569      ;
; 1.318  ; Reset_Delay:rst_delay|counter[0]  ; Reset_Delay:rst_delay|counter[2]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.584      ;
; 1.334  ; Reset_Delay:rst_delay|counter[3]  ; Reset_Delay:rst_delay|counter[6]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.600      ;
; 1.334  ; Reset_Delay:rst_delay|counter[5]  ; Reset_Delay:rst_delay|counter[8]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.600      ;
; 1.348  ; Reset_Delay:rst_delay|counter[1]  ; Reset_Delay:rst_delay|counter[3]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.614      ;
; 1.352  ; Reset_Delay:rst_delay|counter[17] ; Reset_Delay:rst_delay|counter[19] ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.618      ;
; 1.361  ; Reset_Delay:rst_delay|counter[12] ; Reset_Delay:rst_delay|counter[13] ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.627      ;
; 1.363  ; Reset_Delay:rst_delay|counter[15] ; Reset_Delay:rst_delay|counter[16] ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.629      ;
; 1.366  ; Reset_Delay:rst_delay|counter[13] ; Reset_Delay:rst_delay|counter[14] ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.632      ;
; 1.372  ; Reset_Delay:rst_delay|counter[2]  ; Reset_Delay:rst_delay|counter[5]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.638      ;
; 1.373  ; Reset_Delay:rst_delay|counter[4]  ; Reset_Delay:rst_delay|counter[7]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.639      ;
; 1.374  ; Reset_Delay:rst_delay|counter[6]  ; Reset_Delay:rst_delay|counter[9]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.640      ;
; 1.383  ; Reset_Delay:rst_delay|counter[16] ; Reset_Delay:rst_delay|counter[18] ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.649      ;
; 1.389  ; Reset_Delay:rst_delay|counter[0]  ; Reset_Delay:rst_delay|counter[3]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.655      ;
; 1.397  ; Reset_Delay:rst_delay|counter[14] ; Reset_Delay:rst_delay|counter[15] ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.663      ;
; 1.405  ; Reset_Delay:rst_delay|counter[3]  ; Reset_Delay:rst_delay|counter[7]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.671      ;
; 1.405  ; Reset_Delay:rst_delay|counter[5]  ; Reset_Delay:rst_delay|counter[9]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.671      ;
; 1.419  ; Reset_Delay:rst_delay|counter[1]  ; Reset_Delay:rst_delay|counter[4]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.685      ;
; 1.432  ; Reset_Delay:rst_delay|counter[12] ; Reset_Delay:rst_delay|counter[14] ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.698      ;
; 1.434  ; Reset_Delay:rst_delay|counter[9]  ; Reset_Delay:rst_delay|counter[12] ; iCLK_50                      ; iCLK_50     ; 0.000        ; -0.003     ; 1.697      ;
; 1.434  ; Reset_Delay:rst_delay|counter[15] ; Reset_Delay:rst_delay|counter[17] ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.700      ;
; 1.437  ; Reset_Delay:rst_delay|counter[13] ; Reset_Delay:rst_delay|counter[15] ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.703      ;
; 1.443  ; Reset_Delay:rst_delay|counter[2]  ; Reset_Delay:rst_delay|counter[6]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.709      ;
; 1.444  ; Reset_Delay:rst_delay|counter[4]  ; Reset_Delay:rst_delay|counter[8]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.710      ;
; 1.453  ; Reset_Delay:rst_delay|counter[11] ; Reset_Delay:rst_delay|counter[0]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.719      ;
; 1.454  ; Reset_Delay:rst_delay|counter[16] ; Reset_Delay:rst_delay|counter[19] ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.720      ;
; 1.460  ; Reset_Delay:rst_delay|counter[0]  ; Reset_Delay:rst_delay|counter[4]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.726      ;
; 1.468  ; Reset_Delay:rst_delay|counter[14] ; Reset_Delay:rst_delay|counter[16] ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.734      ;
; 1.476  ; Reset_Delay:rst_delay|counter[3]  ; Reset_Delay:rst_delay|counter[8]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.742      ;
; 1.480  ; Reset_Delay:rst_delay|counter[7]  ; Reset_Delay:rst_delay|counter[0]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.746      ;
; 1.488  ; Reset_Delay:rst_delay|counter[8]  ; Reset_Delay:rst_delay|counter[12] ; iCLK_50                      ; iCLK_50     ; 0.000        ; -0.003     ; 1.751      ;
; 1.490  ; Reset_Delay:rst_delay|counter[1]  ; Reset_Delay:rst_delay|counter[5]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.756      ;
; 1.503  ; Reset_Delay:rst_delay|counter[12] ; Reset_Delay:rst_delay|counter[15] ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.769      ;
; 1.505  ; Reset_Delay:rst_delay|counter[9]  ; Reset_Delay:rst_delay|counter[13] ; iCLK_50                      ; iCLK_50     ; 0.000        ; -0.003     ; 1.768      ;
; 1.508  ; Reset_Delay:rst_delay|counter[13] ; Reset_Delay:rst_delay|counter[16] ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.774      ;
; 1.514  ; Reset_Delay:rst_delay|counter[2]  ; Reset_Delay:rst_delay|counter[7]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.780      ;
; 1.515  ; Reset_Delay:rst_delay|counter[4]  ; Reset_Delay:rst_delay|counter[9]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.781      ;
; 1.531  ; Reset_Delay:rst_delay|counter[0]  ; Reset_Delay:rst_delay|counter[5]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.797      ;
; 1.539  ; Reset_Delay:rst_delay|counter[14] ; Reset_Delay:rst_delay|counter[17] ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.805      ;
; 1.547  ; Reset_Delay:rst_delay|counter[3]  ; Reset_Delay:rst_delay|counter[9]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.813      ;
; 1.559  ; Reset_Delay:rst_delay|counter[7]  ; Reset_Delay:rst_delay|counter[12] ; iCLK_50                      ; iCLK_50     ; 0.000        ; -0.003     ; 1.822      ;
; 1.559  ; Reset_Delay:rst_delay|counter[8]  ; Reset_Delay:rst_delay|counter[13] ; iCLK_50                      ; iCLK_50     ; 0.000        ; -0.003     ; 1.822      ;
; 1.561  ; Reset_Delay:rst_delay|counter[1]  ; Reset_Delay:rst_delay|counter[6]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.827      ;
; 1.574  ; Reset_Delay:rst_delay|counter[12] ; Reset_Delay:rst_delay|counter[16] ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.840      ;
; 1.576  ; Reset_Delay:rst_delay|counter[9]  ; Reset_Delay:rst_delay|counter[14] ; iCLK_50                      ; iCLK_50     ; 0.000        ; -0.003     ; 1.839      ;
; 1.579  ; Reset_Delay:rst_delay|counter[13] ; Reset_Delay:rst_delay|counter[17] ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.845      ;
; 1.585  ; Reset_Delay:rst_delay|counter[2]  ; Reset_Delay:rst_delay|counter[8]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.851      ;
; 1.593  ; Reset_Delay:rst_delay|counter[15] ; Reset_Delay:rst_delay|counter[18] ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.859      ;
; 1.602  ; Reset_Delay:rst_delay|counter[0]  ; Reset_Delay:rst_delay|counter[6]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.868      ;
; 1.605  ; Reset_Delay:rst_delay|counter[8]  ; Reset_Delay:rst_delay|counter[0]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.871      ;
; 1.613  ; Reset_Delay:rst_delay|counter[6]  ; Reset_Delay:rst_delay|counter[0]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.879      ;
; 1.630  ; Reset_Delay:rst_delay|counter[7]  ; Reset_Delay:rst_delay|counter[13] ; iCLK_50                      ; iCLK_50     ; 0.000        ; -0.003     ; 1.893      ;
; 1.630  ; Reset_Delay:rst_delay|counter[8]  ; Reset_Delay:rst_delay|counter[14] ; iCLK_50                      ; iCLK_50     ; 0.000        ; -0.003     ; 1.893      ;
; 1.632  ; Reset_Delay:rst_delay|counter[1]  ; Reset_Delay:rst_delay|counter[7]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.898      ;
; 1.633  ; Reset_Delay:rst_delay|counter[3]  ; Reset_Delay:rst_delay|counter[0]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.899      ;
; 1.645  ; Reset_Delay:rst_delay|counter[12] ; Reset_Delay:rst_delay|counter[17] ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.911      ;
; 1.647  ; Reset_Delay:rst_delay|counter[9]  ; Reset_Delay:rst_delay|counter[15] ; iCLK_50                      ; iCLK_50     ; 0.000        ; -0.003     ; 1.910      ;
; 1.656  ; Reset_Delay:rst_delay|counter[2]  ; Reset_Delay:rst_delay|counter[9]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.922      ;
; 1.664  ; Reset_Delay:rst_delay|counter[15] ; Reset_Delay:rst_delay|counter[19] ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.930      ;
; 1.665  ; Reset_Delay:rst_delay|counter[6]  ; Reset_Delay:rst_delay|counter[12] ; iCLK_50                      ; iCLK_50     ; 0.000        ; -0.003     ; 1.928      ;
; 1.673  ; Reset_Delay:rst_delay|counter[0]  ; Reset_Delay:rst_delay|counter[7]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.939      ;
; 1.675  ; Reset_Delay:rst_delay|counter[16] ; Reset_Delay:rst_delay|counter[0]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.003      ; 1.944      ;
; 1.696  ; Reset_Delay:rst_delay|counter[5]  ; Reset_Delay:rst_delay|counter[12] ; iCLK_50                      ; iCLK_50     ; 0.000        ; -0.003     ; 1.959      ;
+--------+-----------------------------------+-----------------------------------+------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_25:vga_clock|pixel_reg'                                                                                                                                                  ;
+-------+-----------------------------------------+-----------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.801 ; VGA_Controller:controller|oCurrent_X[4] ; VGA_Controller:controller|oCurrent_X[4] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.067      ;
; 0.801 ; VGA_Controller:controller|oCurrent_Y[1] ; VGA_Controller:controller|oCurrent_Y[1] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.067      ;
; 0.802 ; VGA_Controller:controller|oCurrent_X[6] ; VGA_Controller:controller|oCurrent_X[6] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.068      ;
; 0.817 ; VGA_Controller:controller|oCurrent_Y[7] ; VGA_Controller:controller|oCurrent_Y[7] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.083      ;
; 0.818 ; VGA_Controller:controller|oCurrent_X[2] ; VGA_Controller:controller|oCurrent_X[2] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.084      ;
; 0.820 ; VGA_Controller:controller|oCurrent_Y[4] ; VGA_Controller:controller|oCurrent_Y[4] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.086      ;
; 0.844 ; VGA_Controller:controller|oCurrent_X[3] ; VGA_Controller:controller|oCurrent_X[3] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.110      ;
; 0.845 ; VGA_Controller:controller|oCurrent_X[1] ; VGA_Controller:controller|oCurrent_X[1] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.111      ;
; 0.845 ; VGA_Controller:controller|oCurrent_Y[8] ; VGA_Controller:controller|oCurrent_Y[8] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.111      ;
; 0.846 ; VGA_Controller:controller|oCurrent_X[0] ; VGA_Controller:controller|oCurrent_X[0] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.112      ;
; 0.848 ; VGA_Controller:controller|oCurrent_Y[5] ; VGA_Controller:controller|oCurrent_Y[5] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.114      ;
; 0.848 ; VGA_Controller:controller|oCurrent_Y[6] ; VGA_Controller:controller|oCurrent_Y[6] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.114      ;
; 0.853 ; VGA_Controller:controller|oCurrent_X[7] ; VGA_Controller:controller|oCurrent_X[7] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.119      ;
; 0.966 ; VGA_Controller:controller|oCurrent_Y[0] ; VGA_Controller:controller|G_final[4]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; -0.002     ; 1.230      ;
; 0.978 ; VGA_Controller:controller|oCurrent_Y[5] ; VGA_Controller:controller|G_final[9]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; -0.002     ; 1.242      ;
; 1.021 ; VGA_Controller:controller|oCurrent_X[7] ; VGA_Controller:controller|B_final[5]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; -0.001     ; 1.286      ;
; 1.059 ; VGA_Controller:controller|oCurrent_X[8] ; VGA_Controller:controller|oVGA_H_SYNC   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; -0.002     ; 1.323      ;
; 1.108 ; VGA_Controller:controller|oCurrent_X[6] ; VGA_Controller:controller|B_final[4]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; -0.002     ; 1.372      ;
; 1.169 ; VGA_Controller:controller|oCurrent_X[1] ; VGA_Controller:controller|R_final[5]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.001      ; 1.436      ;
; 1.182 ; VGA_Controller:controller|oCurrent_Y[9] ; VGA_Controller:controller|oVGA_BLANK    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; -0.002     ; 1.446      ;
; 1.185 ; VGA_Controller:controller|oCurrent_X[6] ; VGA_Controller:controller|oCurrent_X[7] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.451      ;
; 1.192 ; VGA_Controller:controller|oCurrent_X[0] ; VGA_Controller:controller|R_final[4]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.001      ; 1.459      ;
; 1.201 ; VGA_Controller:controller|oCurrent_Y[3] ; VGA_Controller:controller|oCurrent_Y[4] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.467      ;
; 1.203 ; VGA_Controller:controller|oCurrent_Y[4] ; VGA_Controller:controller|oCurrent_Y[5] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.469      ;
; 1.204 ; VGA_Controller:controller|oCurrent_Y[0] ; VGA_Controller:controller|oCurrent_Y[1] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.470      ;
; 1.212 ; VGA_Controller:controller|oCurrent_Y[0] ; VGA_Controller:controller|oCurrent_Y[0] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.478      ;
; 1.218 ; VGA_Controller:controller|oCurrent_X[3] ; VGA_Controller:controller|R_final[7]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; -0.002     ; 1.482      ;
; 1.219 ; VGA_Controller:controller|oCurrent_X[8] ; VGA_Controller:controller|oCurrent_X[8] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.485      ;
; 1.222 ; VGA_Controller:controller|oCurrent_X[9] ; VGA_Controller:controller|oCurrent_X[9] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.488      ;
; 1.225 ; VGA_Controller:controller|oCurrent_Y[3] ; VGA_Controller:controller|oCurrent_Y[3] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.491      ;
; 1.225 ; VGA_Controller:controller|oCurrent_Y[3] ; VGA_Controller:controller|G_final[7]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; -0.005     ; 1.486      ;
; 1.230 ; VGA_Controller:controller|oCurrent_X[3] ; VGA_Controller:controller|oCurrent_X[4] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.496      ;
; 1.231 ; VGA_Controller:controller|oCurrent_X[1] ; VGA_Controller:controller|oCurrent_X[2] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.497      ;
; 1.232 ; VGA_Controller:controller|oCurrent_Y[9] ; VGA_Controller:controller|oVGA_V_SYNC   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; -0.002     ; 1.496      ;
; 1.232 ; VGA_Controller:controller|oCurrent_X[0] ; VGA_Controller:controller|oCurrent_X[1] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.498      ;
; 1.233 ; VGA_Controller:controller|oCurrent_Y[1] ; VGA_Controller:controller|G_final[5]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; -0.005     ; 1.494      ;
; 1.233 ; VGA_Controller:controller|oCurrent_X[7] ; VGA_Controller:controller|oVGA_H_SYNC   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; -0.002     ; 1.497      ;
; 1.234 ; VGA_Controller:controller|oCurrent_Y[6] ; VGA_Controller:controller|oCurrent_Y[7] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.500      ;
; 1.234 ; VGA_Controller:controller|oCurrent_Y[5] ; VGA_Controller:controller|oCurrent_Y[6] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.500      ;
; 1.236 ; VGA_Controller:controller|oCurrent_X[4] ; VGA_Controller:controller|R_final[8]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; -0.002     ; 1.500      ;
; 1.255 ; VGA_Controller:controller|oCurrent_X[4] ; VGA_Controller:controller|oCurrent_X[6] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.521      ;
; 1.259 ; VGA_Controller:controller|oCurrent_Y[2] ; VGA_Controller:controller|oCurrent_Y[4] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.525      ;
; 1.260 ; VGA_Controller:controller|oCurrent_Y[2] ; VGA_Controller:controller|G_final[6]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; -0.005     ; 1.521      ;
; 1.263 ; VGA_Controller:controller|oCurrent_Y[2] ; VGA_Controller:controller|oVGA_V_SYNC   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; -0.005     ; 1.524      ;
; 1.265 ; VGA_Controller:controller|oCurrent_X[2] ; VGA_Controller:controller|R_final[6]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; -0.002     ; 1.529      ;
; 1.272 ; VGA_Controller:controller|oCurrent_Y[3] ; VGA_Controller:controller|oCurrent_Y[5] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.538      ;
; 1.274 ; VGA_Controller:controller|oCurrent_Y[4] ; VGA_Controller:controller|oCurrent_Y[6] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.540      ;
; 1.292 ; VGA_Controller:controller|oCurrent_Y[7] ; VGA_Controller:controller|oCurrent_Y[8] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.558      ;
; 1.293 ; VGA_Controller:controller|oCurrent_X[2] ; VGA_Controller:controller|oCurrent_X[3] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.559      ;
; 1.303 ; VGA_Controller:controller|oCurrent_X[0] ; VGA_Controller:controller|oCurrent_X[2] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.569      ;
; 1.305 ; VGA_Controller:controller|oCurrent_Y[5] ; VGA_Controller:controller|oCurrent_Y[7] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.571      ;
; 1.310 ; VGA_Controller:controller|oCurrent_X[9] ; VGA_Controller:controller|oVGA_H_SYNC   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; -0.002     ; 1.574      ;
; 1.326 ; VGA_Controller:controller|oCurrent_X[4] ; VGA_Controller:controller|oCurrent_X[7] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.592      ;
; 1.326 ; VGA_Controller:controller|oCurrent_Y[1] ; VGA_Controller:controller|oCurrent_Y[4] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.592      ;
; 1.330 ; VGA_Controller:controller|oCurrent_Y[2] ; VGA_Controller:controller|oCurrent_Y[5] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.596      ;
; 1.343 ; VGA_Controller:controller|oCurrent_Y[3] ; VGA_Controller:controller|oCurrent_Y[6] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.609      ;
; 1.345 ; VGA_Controller:controller|oCurrent_Y[4] ; VGA_Controller:controller|oCurrent_Y[7] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.611      ;
; 1.346 ; VGA_Controller:controller|oCurrent_X[4] ; VGA_Controller:controller|oVGA_H_SYNC   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; -0.002     ; 1.610      ;
; 1.364 ; VGA_Controller:controller|oCurrent_X[2] ; VGA_Controller:controller|oCurrent_X[4] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.630      ;
; 1.368 ; VGA_Controller:controller|oCurrent_X[5] ; VGA_Controller:controller|oCurrent_X[6] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.001      ; 1.635      ;
; 1.372 ; VGA_Controller:controller|oCurrent_X[3] ; VGA_Controller:controller|oCurrent_X[6] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.638      ;
; 1.387 ; VGA_Controller:controller|oCurrent_Y[2] ; VGA_Controller:controller|oCurrent_Y[2] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.653      ;
; 1.390 ; VGA_Controller:controller|oCurrent_X[1] ; VGA_Controller:controller|oCurrent_X[3] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.656      ;
; 1.393 ; VGA_Controller:controller|oCurrent_Y[6] ; VGA_Controller:controller|oCurrent_Y[8] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.659      ;
; 1.397 ; VGA_Controller:controller|oCurrent_Y[1] ; VGA_Controller:controller|oCurrent_Y[5] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.663      ;
; 1.401 ; VGA_Controller:controller|oCurrent_Y[2] ; VGA_Controller:controller|oCurrent_Y[6] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.667      ;
; 1.414 ; VGA_Controller:controller|oCurrent_Y[3] ; VGA_Controller:controller|oCurrent_Y[7] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.680      ;
; 1.417 ; VGA_Controller:controller|oCurrent_Y[0] ; VGA_Controller:controller|oCurrent_Y[4] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.683      ;
; 1.439 ; VGA_Controller:controller|oCurrent_X[5] ; VGA_Controller:controller|oCurrent_X[7] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.001      ; 1.706      ;
; 1.443 ; VGA_Controller:controller|oCurrent_X[3] ; VGA_Controller:controller|oCurrent_X[7] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.709      ;
; 1.460 ; VGA_Controller:controller|oCurrent_Y[4] ; VGA_Controller:controller|G_final[8]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; -0.005     ; 1.721      ;
; 1.461 ; VGA_Controller:controller|oCurrent_X[1] ; VGA_Controller:controller|oCurrent_X[4] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.727      ;
; 1.462 ; VGA_Controller:controller|oCurrent_X[0] ; VGA_Controller:controller|oCurrent_X[3] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.728      ;
; 1.464 ; VGA_Controller:controller|oCurrent_Y[5] ; VGA_Controller:controller|oCurrent_Y[8] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.730      ;
; 1.468 ; VGA_Controller:controller|oCurrent_Y[1] ; VGA_Controller:controller|oCurrent_Y[6] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.734      ;
; 1.472 ; VGA_Controller:controller|oCurrent_Y[2] ; VGA_Controller:controller|oCurrent_Y[7] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.738      ;
; 1.488 ; VGA_Controller:controller|oCurrent_Y[0] ; VGA_Controller:controller|oCurrent_Y[5] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.754      ;
; 1.504 ; VGA_Controller:controller|oCurrent_Y[4] ; VGA_Controller:controller|oCurrent_Y[8] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.770      ;
; 1.506 ; VGA_Controller:controller|oCurrent_X[2] ; VGA_Controller:controller|oCurrent_X[6] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.772      ;
; 1.507 ; VGA_Controller:controller|oVGA_BLANK    ; VGA_Controller:controller|B_final[7]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.001      ; 1.774      ;
; 1.519 ; VGA_Controller:controller|oCurrent_Y[6] ; VGA_Controller:controller|oVGA_V_SYNC   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; -0.005     ; 1.780      ;
; 1.533 ; VGA_Controller:controller|oCurrent_X[0] ; VGA_Controller:controller|oCurrent_X[4] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.799      ;
; 1.539 ; VGA_Controller:controller|oCurrent_Y[1] ; VGA_Controller:controller|oCurrent_Y[7] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.805      ;
; 1.555 ; VGA_Controller:controller|oCurrent_X[5] ; VGA_Controller:controller|R_final[9]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; -0.001     ; 1.820      ;
; 1.559 ; VGA_Controller:controller|oCurrent_Y[0] ; VGA_Controller:controller|oCurrent_Y[6] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.825      ;
; 1.573 ; VGA_Controller:controller|oCurrent_Y[3] ; VGA_Controller:controller|oCurrent_Y[8] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.839      ;
; 1.574 ; VGA_Controller:controller|oCurrent_Y[5] ; VGA_Controller:controller|oCurrent_Y[9] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; -0.003     ; 1.837      ;
; 1.574 ; VGA_Controller:controller|oCurrent_Y[3] ; VGA_Controller:controller|oVGA_V_SYNC   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; -0.005     ; 1.835      ;
; 1.577 ; VGA_Controller:controller|oCurrent_X[2] ; VGA_Controller:controller|oCurrent_X[7] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.843      ;
; 1.594 ; VGA_Controller:controller|oVGA_BLANK    ; VGA_Controller:controller|R_final[3]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; -0.002     ; 1.858      ;
; 1.595 ; VGA_Controller:controller|oCurrent_Y[2] ; VGA_Controller:controller|oCurrent_Y[3] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.861      ;
; 1.600 ; VGA_Controller:controller|oCurrent_X[7] ; VGA_Controller:controller|oCurrent_X[5] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; -0.001     ; 1.865      ;
; 1.602 ; VGA_Controller:controller|oCurrent_X[8] ; VGA_Controller:controller|oCurrent_X[9] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.868      ;
; 1.603 ; VGA_Controller:controller|oCurrent_X[1] ; VGA_Controller:controller|oCurrent_X[6] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.869      ;
; 1.607 ; VGA_Controller:controller|oCurrent_Y[5] ; VGA_Controller:controller|oCurrent_Y[0] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.873      ;
; 1.607 ; VGA_Controller:controller|oCurrent_Y[5] ; VGA_Controller:controller|oCurrent_Y[3] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.873      ;
; 1.608 ; VGA_Controller:controller|oCurrent_Y[5] ; VGA_Controller:controller|oCurrent_Y[2] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.874      ;
; 1.630 ; VGA_Controller:controller|oCurrent_Y[0] ; VGA_Controller:controller|oCurrent_Y[7] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.896      ;
; 1.631 ; VGA_Controller:controller|oVGA_BLANK    ; VGA_Controller:controller|R_final[9]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.897      ;
; 1.631 ; VGA_Controller:controller|oCurrent_Y[2] ; VGA_Controller:controller|oCurrent_Y[8] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.897      ;
+-------+-----------------------------------------+-----------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clock_25:vga_clock|pixel_reg'                                                                                                                    ;
+--------+------------------------------+-----------------------------------------+--------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                                 ; Launch Clock ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------------+--------------+------------------------------+--------------+------------+------------+
; -0.276 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|R_final[4]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.409      ; 1.721      ;
; -0.276 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|R_final[5]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.409      ; 1.721      ;
; -0.276 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|G_final[4]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.409      ; 1.721      ;
; -0.276 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|G_final[9]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.409      ; 1.721      ;
; -0.275 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_Y[3] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.411      ; 1.722      ;
; -0.275 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_Y[4] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.411      ; 1.722      ;
; -0.275 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_Y[1] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.411      ; 1.722      ;
; -0.275 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_Y[5] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.411      ; 1.722      ;
; -0.275 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_Y[7] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.411      ; 1.722      ;
; -0.275 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_Y[8] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.411      ; 1.722      ;
; -0.275 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_Y[2] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.411      ; 1.722      ;
; -0.275 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_Y[0] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.411      ; 1.722      ;
; -0.275 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_Y[6] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.411      ; 1.722      ;
; -0.269 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_X[0] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.408      ; 1.713      ;
; -0.269 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_X[1] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.408      ; 1.713      ;
; -0.269 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_X[2] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.408      ; 1.713      ;
; -0.269 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_X[3] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.408      ; 1.713      ;
; -0.269 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_X[4] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.408      ; 1.713      ;
; -0.269 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_X[6] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.408      ; 1.713      ;
; -0.269 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_X[7] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.408      ; 1.713      ;
; -0.269 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_X[8] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.408      ; 1.713      ;
; -0.269 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_X[9] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.408      ; 1.713      ;
; -0.269 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_Y[9] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.408      ; 1.713      ;
; -0.054 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_X[5] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.407      ; 1.497      ;
; -0.054 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|B_final[5]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.407      ; 1.497      ;
; -0.054 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|B_final[6]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.407      ; 1.497      ;
; -0.054 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|B_final[7]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.407      ; 1.497      ;
; -0.054 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|B_final[8]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.407      ; 1.497      ;
; -0.054 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|B_final[9]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.407      ; 1.497      ;
; -0.052 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|R_final[0]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.404      ; 1.492      ;
; -0.052 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|R_final[1]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.404      ; 1.492      ;
; -0.052 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|R_final[2]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.404      ; 1.492      ;
; -0.052 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|R_final[3]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.404      ; 1.492      ;
; -0.052 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|G_final[0]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.404      ; 1.492      ;
; -0.052 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|G_final[1]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.404      ; 1.492      ;
; -0.052 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|G_final[2]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.404      ; 1.492      ;
; -0.052 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|G_final[3]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.404      ; 1.492      ;
; -0.052 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|B_final[0]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.404      ; 1.492      ;
; -0.052 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|B_final[1]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.404      ; 1.492      ;
; -0.052 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|B_final[2]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.404      ; 1.492      ;
; -0.052 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|B_final[3]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.404      ; 1.492      ;
; 0.137  ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oVGA_H_SYNC   ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.406      ; 1.305      ;
; 0.137  ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oVGA_V_SYNC   ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.406      ; 1.305      ;
; 0.137  ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oVGA_BLANK    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.406      ; 1.305      ;
; 0.137  ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|R_final[6]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.406      ; 1.305      ;
; 0.137  ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|R_final[7]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.406      ; 1.305      ;
; 0.137  ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|R_final[8]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.406      ; 1.305      ;
; 0.137  ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|R_final[9]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.406      ; 1.305      ;
; 0.137  ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|G_final[5]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.406      ; 1.305      ;
; 0.137  ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|G_final[6]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.406      ; 1.305      ;
; 0.137  ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|G_final[7]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.406      ; 1.305      ;
; 0.137  ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|G_final[8]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.406      ; 1.305      ;
; 0.137  ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|B_final[4]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.406      ; 1.305      ;
+--------+------------------------------+-----------------------------------------+--------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'iCLK_50'                                                                                                             ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -0.269 ; Reset_Delay:rst_delay|oRESET ; clock_25:vga_clock|pixel_reg ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.305      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clock_25:vga_clock|pixel_reg'                                                                                                                    ;
+-------+------------------------------+-----------------------------------------+--------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                                 ; Launch Clock ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------------+--------------+------------------------------+--------------+------------+------------+
; 0.633 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oVGA_H_SYNC   ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.406      ; 1.305      ;
; 0.633 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oVGA_V_SYNC   ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.406      ; 1.305      ;
; 0.633 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oVGA_BLANK    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.406      ; 1.305      ;
; 0.633 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|R_final[6]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.406      ; 1.305      ;
; 0.633 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|R_final[7]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.406      ; 1.305      ;
; 0.633 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|R_final[8]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.406      ; 1.305      ;
; 0.633 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|R_final[9]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.406      ; 1.305      ;
; 0.633 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|G_final[5]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.406      ; 1.305      ;
; 0.633 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|G_final[6]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.406      ; 1.305      ;
; 0.633 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|G_final[7]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.406      ; 1.305      ;
; 0.633 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|G_final[8]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.406      ; 1.305      ;
; 0.633 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|B_final[4]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.406      ; 1.305      ;
; 0.822 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|R_final[0]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.404      ; 1.492      ;
; 0.822 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|R_final[1]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.404      ; 1.492      ;
; 0.822 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|R_final[2]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.404      ; 1.492      ;
; 0.822 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|R_final[3]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.404      ; 1.492      ;
; 0.822 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|G_final[0]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.404      ; 1.492      ;
; 0.822 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|G_final[1]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.404      ; 1.492      ;
; 0.822 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|G_final[2]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.404      ; 1.492      ;
; 0.822 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|G_final[3]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.404      ; 1.492      ;
; 0.822 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|B_final[0]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.404      ; 1.492      ;
; 0.822 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|B_final[1]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.404      ; 1.492      ;
; 0.822 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|B_final[2]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.404      ; 1.492      ;
; 0.822 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|B_final[3]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.404      ; 1.492      ;
; 0.824 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_X[5] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.407      ; 1.497      ;
; 0.824 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|B_final[5]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.407      ; 1.497      ;
; 0.824 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|B_final[6]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.407      ; 1.497      ;
; 0.824 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|B_final[7]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.407      ; 1.497      ;
; 0.824 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|B_final[8]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.407      ; 1.497      ;
; 0.824 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|B_final[9]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.407      ; 1.497      ;
; 1.039 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_X[0] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.408      ; 1.713      ;
; 1.039 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_X[1] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.408      ; 1.713      ;
; 1.039 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_X[2] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.408      ; 1.713      ;
; 1.039 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_X[3] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.408      ; 1.713      ;
; 1.039 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_X[4] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.408      ; 1.713      ;
; 1.039 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_X[6] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.408      ; 1.713      ;
; 1.039 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_X[7] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.408      ; 1.713      ;
; 1.039 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_X[8] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.408      ; 1.713      ;
; 1.039 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_X[9] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.408      ; 1.713      ;
; 1.039 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_Y[9] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.408      ; 1.713      ;
; 1.045 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_Y[3] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.411      ; 1.722      ;
; 1.045 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_Y[4] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.411      ; 1.722      ;
; 1.045 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_Y[1] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.411      ; 1.722      ;
; 1.045 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_Y[5] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.411      ; 1.722      ;
; 1.045 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_Y[7] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.411      ; 1.722      ;
; 1.045 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_Y[8] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.411      ; 1.722      ;
; 1.045 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_Y[2] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.411      ; 1.722      ;
; 1.045 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_Y[0] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.411      ; 1.722      ;
; 1.045 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_Y[6] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.411      ; 1.722      ;
; 1.046 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|R_final[4]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.409      ; 1.721      ;
; 1.046 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|R_final[5]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.409      ; 1.721      ;
; 1.046 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|G_final[4]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.409      ; 1.721      ;
; 1.046 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|G_final[9]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.409      ; 1.721      ;
+-------+------------------------------+-----------------------------------------+--------------+------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'iCLK_50'                                                                                                             ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 1.039 ; Reset_Delay:rst_delay|oRESET ; clock_25:vga_clock|pixel_reg ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.305      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'iCLK_50'                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; iCLK_50 ; Rise       ; iCLK_50                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|oRESET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|oRESET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clock_25:vga_clock|pixel_reg      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clock_25:vga_clock|pixel_reg      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; iCLK_50|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; iCLK_50|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; iCLK_50~clkctrl|inclk[0]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; iCLK_50~clkctrl|inclk[0]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; iCLK_50~clkctrl|outclk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; iCLK_50~clkctrl|outclk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; rst_delay|counter[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; rst_delay|counter[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; rst_delay|counter[10]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; rst_delay|counter[10]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; rst_delay|counter[11]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; rst_delay|counter[11]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; rst_delay|counter[12]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; rst_delay|counter[12]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; rst_delay|counter[13]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; rst_delay|counter[13]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; rst_delay|counter[14]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; rst_delay|counter[14]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; rst_delay|counter[15]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; rst_delay|counter[15]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; rst_delay|counter[16]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; rst_delay|counter[16]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; rst_delay|counter[17]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; rst_delay|counter[17]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; rst_delay|counter[18]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; rst_delay|counter[18]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; rst_delay|counter[19]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; rst_delay|counter[19]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; rst_delay|counter[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; rst_delay|counter[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; rst_delay|counter[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; rst_delay|counter[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; rst_delay|counter[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; rst_delay|counter[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; rst_delay|counter[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; rst_delay|counter[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; rst_delay|counter[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; rst_delay|counter[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; rst_delay|counter[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; rst_delay|counter[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; rst_delay|counter[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; rst_delay|counter[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; rst_delay|counter[8]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; rst_delay|counter[8]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; rst_delay|counter[9]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; rst_delay|counter[9]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; rst_delay|oRESET|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; rst_delay|oRESET|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; vga_clock|pixel_reg|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; vga_clock|pixel_reg|clk           ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_25:vga_clock|pixel_reg'                                                                                  ;
+--------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|B_final[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|B_final[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|B_final[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|B_final[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|B_final[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|B_final[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|B_final[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|B_final[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|B_final[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|B_final[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|B_final[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|B_final[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|B_final[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|B_final[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|B_final[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|B_final[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|B_final[8]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|B_final[8]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|B_final[9]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|B_final[9]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|G_final[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|G_final[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|G_final[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|G_final[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|G_final[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|G_final[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|G_final[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|G_final[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|G_final[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|G_final[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|G_final[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|G_final[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|G_final[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|G_final[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|G_final[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|G_final[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|G_final[8]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|G_final[8]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|G_final[9]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|G_final[9]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|R_final[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|R_final[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|R_final[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|R_final[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|R_final[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|R_final[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|R_final[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|R_final[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|R_final[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|R_final[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|R_final[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|R_final[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|R_final[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|R_final[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|R_final[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|R_final[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|R_final[8]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|R_final[8]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|R_final[9]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|R_final[9]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_X[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_X[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_X[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_X[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_X[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_X[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_X[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_X[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_X[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_X[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_X[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_X[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_X[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_X[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_X[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_X[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_X[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_X[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_X[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_X[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_Y[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_Y[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_Y[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_Y[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_Y[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_Y[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_Y[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_Y[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_Y[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_Y[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_Y[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_Y[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_Y[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_Y[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_Y[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_Y[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_Y[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_Y[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_Y[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_Y[9] ;
+--------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                   ;
+--------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port    ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+--------------+------------------------------+-------+-------+------------+------------------------------+
; oVGA_B[*]    ; clock_25:vga_clock|pixel_reg ; 7.451 ; 7.451 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_B[0]   ; clock_25:vga_clock|pixel_reg ; 7.430 ; 7.430 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_B[1]   ; clock_25:vga_clock|pixel_reg ; 7.431 ; 7.431 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_B[2]   ; clock_25:vga_clock|pixel_reg ; 6.969 ; 6.969 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_B[3]   ; clock_25:vga_clock|pixel_reg ; 6.970 ; 6.970 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_B[4]   ; clock_25:vga_clock|pixel_reg ; 6.959 ; 6.959 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_B[5]   ; clock_25:vga_clock|pixel_reg ; 7.209 ; 7.209 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_B[6]   ; clock_25:vga_clock|pixel_reg ; 6.987 ; 6.987 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_B[7]   ; clock_25:vga_clock|pixel_reg ; 6.981 ; 6.981 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_B[8]   ; clock_25:vga_clock|pixel_reg ; 7.451 ; 7.451 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_B[9]   ; clock_25:vga_clock|pixel_reg ; 7.429 ; 7.429 ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_BLANK_N ; clock_25:vga_clock|pixel_reg ; 7.693 ; 7.693 ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_CLOCK   ; clock_25:vga_clock|pixel_reg ; 4.846 ;       ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_G[*]    ; clock_25:vga_clock|pixel_reg ; 8.906 ; 8.906 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_G[0]   ; clock_25:vga_clock|pixel_reg ; 8.906 ; 8.906 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_G[1]   ; clock_25:vga_clock|pixel_reg ; 8.838 ; 8.838 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_G[2]   ; clock_25:vga_clock|pixel_reg ; 8.634 ; 8.634 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_G[3]   ; clock_25:vga_clock|pixel_reg ; 8.154 ; 8.154 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_G[4]   ; clock_25:vga_clock|pixel_reg ; 8.828 ; 8.828 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_G[5]   ; clock_25:vga_clock|pixel_reg ; 7.725 ; 7.725 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_G[6]   ; clock_25:vga_clock|pixel_reg ; 8.140 ; 8.140 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_G[7]   ; clock_25:vga_clock|pixel_reg ; 8.133 ; 8.133 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_G[8]   ; clock_25:vga_clock|pixel_reg ; 7.909 ; 7.909 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_G[9]   ; clock_25:vga_clock|pixel_reg ; 8.154 ; 8.154 ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_HS      ; clock_25:vga_clock|pixel_reg ; 8.090 ; 8.090 ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_R[*]    ; clock_25:vga_clock|pixel_reg ; 8.622 ; 8.622 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_R[0]   ; clock_25:vga_clock|pixel_reg ; 8.142 ; 8.142 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_R[1]   ; clock_25:vga_clock|pixel_reg ; 8.587 ; 8.587 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_R[2]   ; clock_25:vga_clock|pixel_reg ; 8.538 ; 8.538 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_R[3]   ; clock_25:vga_clock|pixel_reg ; 8.124 ; 8.124 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_R[4]   ; clock_25:vga_clock|pixel_reg ; 8.622 ; 8.622 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_R[5]   ; clock_25:vga_clock|pixel_reg ; 8.612 ; 8.612 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_R[6]   ; clock_25:vga_clock|pixel_reg ; 7.894 ; 7.894 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_R[7]   ; clock_25:vga_clock|pixel_reg ; 7.648 ; 7.648 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_R[8]   ; clock_25:vga_clock|pixel_reg ; 7.712 ; 7.712 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_R[9]   ; clock_25:vga_clock|pixel_reg ; 8.363 ; 8.363 ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_VS      ; clock_25:vga_clock|pixel_reg ; 7.865 ; 7.865 ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_CLOCK   ; clock_25:vga_clock|pixel_reg ;       ; 4.846 ; Fall       ; clock_25:vga_clock|pixel_reg ;
+--------------+------------------------------+-------+-------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                           ;
+--------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port    ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+--------------+------------------------------+-------+-------+------------+------------------------------+
; oVGA_B[*]    ; clock_25:vga_clock|pixel_reg ; 6.959 ; 6.959 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_B[0]   ; clock_25:vga_clock|pixel_reg ; 7.430 ; 7.430 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_B[1]   ; clock_25:vga_clock|pixel_reg ; 7.431 ; 7.431 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_B[2]   ; clock_25:vga_clock|pixel_reg ; 6.969 ; 6.969 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_B[3]   ; clock_25:vga_clock|pixel_reg ; 6.970 ; 6.970 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_B[4]   ; clock_25:vga_clock|pixel_reg ; 6.959 ; 6.959 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_B[5]   ; clock_25:vga_clock|pixel_reg ; 7.209 ; 7.209 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_B[6]   ; clock_25:vga_clock|pixel_reg ; 6.987 ; 6.987 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_B[7]   ; clock_25:vga_clock|pixel_reg ; 6.981 ; 6.981 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_B[8]   ; clock_25:vga_clock|pixel_reg ; 7.451 ; 7.451 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_B[9]   ; clock_25:vga_clock|pixel_reg ; 7.429 ; 7.429 ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_BLANK_N ; clock_25:vga_clock|pixel_reg ; 7.693 ; 7.693 ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_CLOCK   ; clock_25:vga_clock|pixel_reg ; 4.846 ;       ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_G[*]    ; clock_25:vga_clock|pixel_reg ; 7.725 ; 7.725 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_G[0]   ; clock_25:vga_clock|pixel_reg ; 8.906 ; 8.906 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_G[1]   ; clock_25:vga_clock|pixel_reg ; 8.838 ; 8.838 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_G[2]   ; clock_25:vga_clock|pixel_reg ; 8.634 ; 8.634 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_G[3]   ; clock_25:vga_clock|pixel_reg ; 8.154 ; 8.154 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_G[4]   ; clock_25:vga_clock|pixel_reg ; 8.828 ; 8.828 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_G[5]   ; clock_25:vga_clock|pixel_reg ; 7.725 ; 7.725 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_G[6]   ; clock_25:vga_clock|pixel_reg ; 8.140 ; 8.140 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_G[7]   ; clock_25:vga_clock|pixel_reg ; 8.133 ; 8.133 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_G[8]   ; clock_25:vga_clock|pixel_reg ; 7.909 ; 7.909 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_G[9]   ; clock_25:vga_clock|pixel_reg ; 8.154 ; 8.154 ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_HS      ; clock_25:vga_clock|pixel_reg ; 8.090 ; 8.090 ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_R[*]    ; clock_25:vga_clock|pixel_reg ; 7.648 ; 7.648 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_R[0]   ; clock_25:vga_clock|pixel_reg ; 8.142 ; 8.142 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_R[1]   ; clock_25:vga_clock|pixel_reg ; 8.587 ; 8.587 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_R[2]   ; clock_25:vga_clock|pixel_reg ; 8.538 ; 8.538 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_R[3]   ; clock_25:vga_clock|pixel_reg ; 8.124 ; 8.124 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_R[4]   ; clock_25:vga_clock|pixel_reg ; 8.622 ; 8.622 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_R[5]   ; clock_25:vga_clock|pixel_reg ; 8.612 ; 8.612 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_R[6]   ; clock_25:vga_clock|pixel_reg ; 7.894 ; 7.894 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_R[7]   ; clock_25:vga_clock|pixel_reg ; 7.648 ; 7.648 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_R[8]   ; clock_25:vga_clock|pixel_reg ; 7.712 ; 7.712 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_R[9]   ; clock_25:vga_clock|pixel_reg ; 8.363 ; 8.363 ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_VS      ; clock_25:vga_clock|pixel_reg ; 7.865 ; 7.865 ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_CLOCK   ; clock_25:vga_clock|pixel_reg ;       ; 4.846 ; Fall       ; clock_25:vga_clock|pixel_reg ;
+--------------+------------------------------+-------+-------+------------+------------------------------+


+-------------------------------------------------------+
; Fast Model Setup Summary                              ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; iCLK_50                      ; -0.709 ; -11.551       ;
; clock_25:vga_clock|pixel_reg ; -0.469 ; -16.925       ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Fast Model Hold Summary                               ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; iCLK_50                      ; -1.709 ; -1.709        ;
; clock_25:vga_clock|pixel_reg ; 0.358  ; 0.000         ;
+------------------------------+--------+---------------+


+------------------------------------------------------+
; Fast Model Recovery Summary                          ;
+------------------------------+-------+---------------+
; Clock                        ; Slack ; End Point TNS ;
+------------------------------+-------+---------------+
; clock_25:vga_clock|pixel_reg ; 0.235 ; 0.000         ;
; iCLK_50                      ; 0.296 ; 0.000         ;
+------------------------------+-------+---------------+


+------------------------------------------------------+
; Fast Model Removal Summary                           ;
+------------------------------+-------+---------------+
; Clock                        ; Slack ; End Point TNS ;
+------------------------------+-------+---------------+
; clock_25:vga_clock|pixel_reg ; 0.461 ; 0.000         ;
; iCLK_50                      ; 0.584 ; 0.000         ;
+------------------------------+-------+---------------+


+-------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; iCLK_50                      ; -1.380 ; -23.380       ;
; clock_25:vga_clock|pixel_reg ; -0.500 ; -53.000       ;
+------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'iCLK_50'                                                                                                                          ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.709 ; Reset_Delay:rst_delay|counter[10] ; Reset_Delay:rst_delay|counter[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 1.738      ;
; -0.709 ; Reset_Delay:rst_delay|counter[10] ; Reset_Delay:rst_delay|counter[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 1.738      ;
; -0.709 ; Reset_Delay:rst_delay|counter[10] ; Reset_Delay:rst_delay|counter[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 1.738      ;
; -0.709 ; Reset_Delay:rst_delay|counter[10] ; Reset_Delay:rst_delay|counter[19] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 1.738      ;
; -0.709 ; Reset_Delay:rst_delay|counter[10] ; Reset_Delay:rst_delay|counter[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 1.738      ;
; -0.709 ; Reset_Delay:rst_delay|counter[10] ; Reset_Delay:rst_delay|counter[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 1.738      ;
; -0.709 ; Reset_Delay:rst_delay|counter[10] ; Reset_Delay:rst_delay|counter[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 1.738      ;
; -0.709 ; Reset_Delay:rst_delay|counter[10] ; Reset_Delay:rst_delay|counter[15] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 1.738      ;
; -0.704 ; Reset_Delay:rst_delay|counter[13] ; Reset_Delay:rst_delay|counter[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.736      ;
; -0.704 ; Reset_Delay:rst_delay|counter[13] ; Reset_Delay:rst_delay|counter[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.736      ;
; -0.704 ; Reset_Delay:rst_delay|counter[13] ; Reset_Delay:rst_delay|counter[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.736      ;
; -0.704 ; Reset_Delay:rst_delay|counter[13] ; Reset_Delay:rst_delay|counter[19] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.736      ;
; -0.704 ; Reset_Delay:rst_delay|counter[13] ; Reset_Delay:rst_delay|counter[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.736      ;
; -0.704 ; Reset_Delay:rst_delay|counter[13] ; Reset_Delay:rst_delay|counter[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.736      ;
; -0.704 ; Reset_Delay:rst_delay|counter[13] ; Reset_Delay:rst_delay|counter[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.736      ;
; -0.704 ; Reset_Delay:rst_delay|counter[13] ; Reset_Delay:rst_delay|counter[15] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.736      ;
; -0.692 ; Reset_Delay:rst_delay|counter[12] ; Reset_Delay:rst_delay|counter[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.724      ;
; -0.692 ; Reset_Delay:rst_delay|counter[12] ; Reset_Delay:rst_delay|counter[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.724      ;
; -0.692 ; Reset_Delay:rst_delay|counter[12] ; Reset_Delay:rst_delay|counter[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.724      ;
; -0.692 ; Reset_Delay:rst_delay|counter[12] ; Reset_Delay:rst_delay|counter[19] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.724      ;
; -0.692 ; Reset_Delay:rst_delay|counter[12] ; Reset_Delay:rst_delay|counter[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.724      ;
; -0.692 ; Reset_Delay:rst_delay|counter[12] ; Reset_Delay:rst_delay|counter[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.724      ;
; -0.692 ; Reset_Delay:rst_delay|counter[12] ; Reset_Delay:rst_delay|counter[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.724      ;
; -0.692 ; Reset_Delay:rst_delay|counter[12] ; Reset_Delay:rst_delay|counter[15] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.724      ;
; -0.649 ; Reset_Delay:rst_delay|counter[0]  ; Reset_Delay:rst_delay|counter[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 1.678      ;
; -0.649 ; Reset_Delay:rst_delay|counter[0]  ; Reset_Delay:rst_delay|counter[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 1.678      ;
; -0.649 ; Reset_Delay:rst_delay|counter[0]  ; Reset_Delay:rst_delay|counter[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 1.678      ;
; -0.649 ; Reset_Delay:rst_delay|counter[0]  ; Reset_Delay:rst_delay|counter[19] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 1.678      ;
; -0.649 ; Reset_Delay:rst_delay|counter[0]  ; Reset_Delay:rst_delay|counter[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 1.678      ;
; -0.649 ; Reset_Delay:rst_delay|counter[0]  ; Reset_Delay:rst_delay|counter[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 1.678      ;
; -0.649 ; Reset_Delay:rst_delay|counter[0]  ; Reset_Delay:rst_delay|counter[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 1.678      ;
; -0.649 ; Reset_Delay:rst_delay|counter[0]  ; Reset_Delay:rst_delay|counter[15] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 1.678      ;
; -0.644 ; Reset_Delay:rst_delay|counter[14] ; Reset_Delay:rst_delay|counter[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.676      ;
; -0.644 ; Reset_Delay:rst_delay|counter[14] ; Reset_Delay:rst_delay|counter[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.676      ;
; -0.644 ; Reset_Delay:rst_delay|counter[14] ; Reset_Delay:rst_delay|counter[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.676      ;
; -0.644 ; Reset_Delay:rst_delay|counter[14] ; Reset_Delay:rst_delay|counter[19] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.676      ;
; -0.644 ; Reset_Delay:rst_delay|counter[14] ; Reset_Delay:rst_delay|counter[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.676      ;
; -0.644 ; Reset_Delay:rst_delay|counter[14] ; Reset_Delay:rst_delay|counter[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.676      ;
; -0.644 ; Reset_Delay:rst_delay|counter[14] ; Reset_Delay:rst_delay|counter[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.676      ;
; -0.644 ; Reset_Delay:rst_delay|counter[14] ; Reset_Delay:rst_delay|counter[15] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.676      ;
; -0.632 ; Reset_Delay:rst_delay|counter[1]  ; Reset_Delay:rst_delay|counter[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 1.661      ;
; -0.632 ; Reset_Delay:rst_delay|counter[1]  ; Reset_Delay:rst_delay|counter[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 1.661      ;
; -0.632 ; Reset_Delay:rst_delay|counter[1]  ; Reset_Delay:rst_delay|counter[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 1.661      ;
; -0.632 ; Reset_Delay:rst_delay|counter[1]  ; Reset_Delay:rst_delay|counter[19] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 1.661      ;
; -0.632 ; Reset_Delay:rst_delay|counter[1]  ; Reset_Delay:rst_delay|counter[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 1.661      ;
; -0.632 ; Reset_Delay:rst_delay|counter[1]  ; Reset_Delay:rst_delay|counter[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 1.661      ;
; -0.632 ; Reset_Delay:rst_delay|counter[1]  ; Reset_Delay:rst_delay|counter[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 1.661      ;
; -0.632 ; Reset_Delay:rst_delay|counter[1]  ; Reset_Delay:rst_delay|counter[15] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 1.661      ;
; -0.628 ; Reset_Delay:rst_delay|counter[9]  ; Reset_Delay:rst_delay|counter[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 1.657      ;
; -0.628 ; Reset_Delay:rst_delay|counter[9]  ; Reset_Delay:rst_delay|counter[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 1.657      ;
; -0.628 ; Reset_Delay:rst_delay|counter[9]  ; Reset_Delay:rst_delay|counter[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 1.657      ;
; -0.628 ; Reset_Delay:rst_delay|counter[9]  ; Reset_Delay:rst_delay|counter[19] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 1.657      ;
; -0.628 ; Reset_Delay:rst_delay|counter[9]  ; Reset_Delay:rst_delay|counter[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 1.657      ;
; -0.628 ; Reset_Delay:rst_delay|counter[9]  ; Reset_Delay:rst_delay|counter[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 1.657      ;
; -0.628 ; Reset_Delay:rst_delay|counter[9]  ; Reset_Delay:rst_delay|counter[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 1.657      ;
; -0.628 ; Reset_Delay:rst_delay|counter[9]  ; Reset_Delay:rst_delay|counter[15] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 1.657      ;
; -0.596 ; Reset_Delay:rst_delay|counter[2]  ; Reset_Delay:rst_delay|counter[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 1.625      ;
; -0.596 ; Reset_Delay:rst_delay|counter[2]  ; Reset_Delay:rst_delay|counter[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 1.625      ;
; -0.596 ; Reset_Delay:rst_delay|counter[2]  ; Reset_Delay:rst_delay|counter[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 1.625      ;
; -0.596 ; Reset_Delay:rst_delay|counter[2]  ; Reset_Delay:rst_delay|counter[19] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 1.625      ;
; -0.596 ; Reset_Delay:rst_delay|counter[2]  ; Reset_Delay:rst_delay|counter[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 1.625      ;
; -0.596 ; Reset_Delay:rst_delay|counter[2]  ; Reset_Delay:rst_delay|counter[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 1.625      ;
; -0.596 ; Reset_Delay:rst_delay|counter[2]  ; Reset_Delay:rst_delay|counter[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 1.625      ;
; -0.596 ; Reset_Delay:rst_delay|counter[2]  ; Reset_Delay:rst_delay|counter[15] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 1.625      ;
; -0.590 ; Reset_Delay:rst_delay|counter[4]  ; Reset_Delay:rst_delay|counter[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 1.619      ;
; -0.590 ; Reset_Delay:rst_delay|counter[4]  ; Reset_Delay:rst_delay|counter[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 1.619      ;
; -0.590 ; Reset_Delay:rst_delay|counter[4]  ; Reset_Delay:rst_delay|counter[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 1.619      ;
; -0.590 ; Reset_Delay:rst_delay|counter[4]  ; Reset_Delay:rst_delay|counter[19] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 1.619      ;
; -0.590 ; Reset_Delay:rst_delay|counter[4]  ; Reset_Delay:rst_delay|counter[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 1.619      ;
; -0.590 ; Reset_Delay:rst_delay|counter[4]  ; Reset_Delay:rst_delay|counter[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 1.619      ;
; -0.590 ; Reset_Delay:rst_delay|counter[4]  ; Reset_Delay:rst_delay|counter[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 1.619      ;
; -0.590 ; Reset_Delay:rst_delay|counter[4]  ; Reset_Delay:rst_delay|counter[15] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 1.619      ;
; -0.573 ; Reset_Delay:rst_delay|counter[5]  ; Reset_Delay:rst_delay|counter[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 1.602      ;
; -0.573 ; Reset_Delay:rst_delay|counter[5]  ; Reset_Delay:rst_delay|counter[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 1.602      ;
; -0.573 ; Reset_Delay:rst_delay|counter[5]  ; Reset_Delay:rst_delay|counter[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 1.602      ;
; -0.573 ; Reset_Delay:rst_delay|counter[5]  ; Reset_Delay:rst_delay|counter[19] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 1.602      ;
; -0.573 ; Reset_Delay:rst_delay|counter[5]  ; Reset_Delay:rst_delay|counter[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 1.602      ;
; -0.573 ; Reset_Delay:rst_delay|counter[5]  ; Reset_Delay:rst_delay|counter[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 1.602      ;
; -0.573 ; Reset_Delay:rst_delay|counter[5]  ; Reset_Delay:rst_delay|counter[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 1.602      ;
; -0.573 ; Reset_Delay:rst_delay|counter[5]  ; Reset_Delay:rst_delay|counter[15] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.003     ; 1.602      ;
; -0.568 ; Reset_Delay:rst_delay|counter[18] ; Reset_Delay:rst_delay|counter[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.600      ;
; -0.568 ; Reset_Delay:rst_delay|counter[18] ; Reset_Delay:rst_delay|counter[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.600      ;
; -0.568 ; Reset_Delay:rst_delay|counter[18] ; Reset_Delay:rst_delay|counter[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.600      ;
; -0.568 ; Reset_Delay:rst_delay|counter[18] ; Reset_Delay:rst_delay|counter[19] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.600      ;
; -0.568 ; Reset_Delay:rst_delay|counter[18] ; Reset_Delay:rst_delay|counter[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.600      ;
; -0.568 ; Reset_Delay:rst_delay|counter[18] ; Reset_Delay:rst_delay|counter[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.600      ;
; -0.568 ; Reset_Delay:rst_delay|counter[18] ; Reset_Delay:rst_delay|counter[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.600      ;
; -0.568 ; Reset_Delay:rst_delay|counter[18] ; Reset_Delay:rst_delay|counter[15] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.600      ;
; -0.568 ; Reset_Delay:rst_delay|counter[15] ; Reset_Delay:rst_delay|counter[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.600      ;
; -0.568 ; Reset_Delay:rst_delay|counter[15] ; Reset_Delay:rst_delay|counter[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.600      ;
; -0.568 ; Reset_Delay:rst_delay|counter[15] ; Reset_Delay:rst_delay|counter[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.600      ;
; -0.568 ; Reset_Delay:rst_delay|counter[15] ; Reset_Delay:rst_delay|counter[19] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.600      ;
; -0.568 ; Reset_Delay:rst_delay|counter[15] ; Reset_Delay:rst_delay|counter[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.600      ;
; -0.568 ; Reset_Delay:rst_delay|counter[15] ; Reset_Delay:rst_delay|counter[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.600      ;
; -0.568 ; Reset_Delay:rst_delay|counter[15] ; Reset_Delay:rst_delay|counter[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.600      ;
; -0.568 ; Reset_Delay:rst_delay|counter[15] ; Reset_Delay:rst_delay|counter[15] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.600      ;
; -0.554 ; Reset_Delay:rst_delay|counter[19] ; Reset_Delay:rst_delay|counter[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.586      ;
; -0.554 ; Reset_Delay:rst_delay|counter[19] ; Reset_Delay:rst_delay|counter[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.586      ;
; -0.554 ; Reset_Delay:rst_delay|counter[19] ; Reset_Delay:rst_delay|counter[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.586      ;
; -0.554 ; Reset_Delay:rst_delay|counter[19] ; Reset_Delay:rst_delay|counter[19] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.586      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_25:vga_clock|pixel_reg'                                                                                                                                                  ;
+--------+-----------------------------------------+-----------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.469 ; VGA_Controller:controller|oCurrent_Y[5] ; VGA_Controller:controller|R_final[1]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.007     ; 1.494      ;
; -0.469 ; VGA_Controller:controller|oCurrent_Y[5] ; VGA_Controller:controller|G_final[2]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.007     ; 1.494      ;
; -0.469 ; VGA_Controller:controller|oCurrent_Y[5] ; VGA_Controller:controller|B_final[0]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.007     ; 1.494      ;
; -0.468 ; VGA_Controller:controller|oCurrent_Y[5] ; VGA_Controller:controller|G_final[0]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.007     ; 1.493      ;
; -0.468 ; VGA_Controller:controller|oCurrent_Y[5] ; VGA_Controller:controller|B_final[3]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.007     ; 1.493      ;
; -0.467 ; VGA_Controller:controller|oCurrent_Y[5] ; VGA_Controller:controller|R_final[2]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.007     ; 1.492      ;
; -0.467 ; VGA_Controller:controller|oCurrent_Y[5] ; VGA_Controller:controller|G_final[3]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.007     ; 1.492      ;
; -0.467 ; VGA_Controller:controller|oCurrent_Y[5] ; VGA_Controller:controller|B_final[1]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.007     ; 1.492      ;
; -0.467 ; VGA_Controller:controller|oCurrent_Y[5] ; VGA_Controller:controller|B_final[2]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.007     ; 1.492      ;
; -0.466 ; VGA_Controller:controller|oCurrent_Y[5] ; VGA_Controller:controller|R_final[0]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.007     ; 1.491      ;
; -0.466 ; VGA_Controller:controller|oCurrent_Y[5] ; VGA_Controller:controller|G_final[1]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.007     ; 1.491      ;
; -0.455 ; VGA_Controller:controller|oCurrent_Y[7] ; VGA_Controller:controller|R_final[1]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.007     ; 1.480      ;
; -0.455 ; VGA_Controller:controller|oCurrent_Y[7] ; VGA_Controller:controller|G_final[2]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.007     ; 1.480      ;
; -0.455 ; VGA_Controller:controller|oCurrent_Y[7] ; VGA_Controller:controller|B_final[0]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.007     ; 1.480      ;
; -0.454 ; VGA_Controller:controller|oCurrent_Y[7] ; VGA_Controller:controller|G_final[0]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.007     ; 1.479      ;
; -0.454 ; VGA_Controller:controller|oCurrent_Y[7] ; VGA_Controller:controller|B_final[3]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.007     ; 1.479      ;
; -0.453 ; VGA_Controller:controller|oCurrent_Y[7] ; VGA_Controller:controller|R_final[2]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.007     ; 1.478      ;
; -0.453 ; VGA_Controller:controller|oCurrent_Y[7] ; VGA_Controller:controller|G_final[3]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.007     ; 1.478      ;
; -0.453 ; VGA_Controller:controller|oCurrent_Y[7] ; VGA_Controller:controller|B_final[1]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.007     ; 1.478      ;
; -0.453 ; VGA_Controller:controller|oCurrent_Y[7] ; VGA_Controller:controller|B_final[2]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.007     ; 1.478      ;
; -0.452 ; VGA_Controller:controller|oCurrent_Y[7] ; VGA_Controller:controller|R_final[0]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.007     ; 1.477      ;
; -0.452 ; VGA_Controller:controller|oCurrent_Y[7] ; VGA_Controller:controller|G_final[1]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.007     ; 1.477      ;
; -0.448 ; VGA_Controller:controller|oCurrent_X[8] ; VGA_Controller:controller|oCurrent_Y[3] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.002      ; 1.482      ;
; -0.448 ; VGA_Controller:controller|oCurrent_X[8] ; VGA_Controller:controller|oCurrent_Y[4] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.002      ; 1.482      ;
; -0.448 ; VGA_Controller:controller|oCurrent_X[8] ; VGA_Controller:controller|oCurrent_Y[1] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.002      ; 1.482      ;
; -0.448 ; VGA_Controller:controller|oCurrent_X[8] ; VGA_Controller:controller|oCurrent_Y[5] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.002      ; 1.482      ;
; -0.448 ; VGA_Controller:controller|oCurrent_X[8] ; VGA_Controller:controller|oCurrent_Y[7] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.002      ; 1.482      ;
; -0.448 ; VGA_Controller:controller|oCurrent_X[8] ; VGA_Controller:controller|oCurrent_Y[8] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.002      ; 1.482      ;
; -0.448 ; VGA_Controller:controller|oCurrent_X[8] ; VGA_Controller:controller|oCurrent_Y[2] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.002      ; 1.482      ;
; -0.448 ; VGA_Controller:controller|oCurrent_X[8] ; VGA_Controller:controller|oCurrent_Y[0] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.002      ; 1.482      ;
; -0.448 ; VGA_Controller:controller|oCurrent_X[8] ; VGA_Controller:controller|oCurrent_Y[6] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.002      ; 1.482      ;
; -0.418 ; VGA_Controller:controller|oCurrent_X[9] ; VGA_Controller:controller|R_final[1]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.005     ; 1.445      ;
; -0.418 ; VGA_Controller:controller|oCurrent_X[9] ; VGA_Controller:controller|G_final[2]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.005     ; 1.445      ;
; -0.418 ; VGA_Controller:controller|oCurrent_X[9] ; VGA_Controller:controller|B_final[0]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.005     ; 1.445      ;
; -0.417 ; VGA_Controller:controller|oCurrent_X[9] ; VGA_Controller:controller|G_final[0]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.005     ; 1.444      ;
; -0.417 ; VGA_Controller:controller|oCurrent_X[9] ; VGA_Controller:controller|B_final[3]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.005     ; 1.444      ;
; -0.416 ; VGA_Controller:controller|oCurrent_X[9] ; VGA_Controller:controller|R_final[2]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.005     ; 1.443      ;
; -0.416 ; VGA_Controller:controller|oCurrent_X[9] ; VGA_Controller:controller|G_final[3]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.005     ; 1.443      ;
; -0.416 ; VGA_Controller:controller|oCurrent_X[9] ; VGA_Controller:controller|B_final[1]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.005     ; 1.443      ;
; -0.416 ; VGA_Controller:controller|oCurrent_X[9] ; VGA_Controller:controller|B_final[2]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.005     ; 1.443      ;
; -0.415 ; VGA_Controller:controller|oCurrent_X[9] ; VGA_Controller:controller|R_final[0]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.005     ; 1.442      ;
; -0.415 ; VGA_Controller:controller|oCurrent_X[9] ; VGA_Controller:controller|G_final[1]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.005     ; 1.442      ;
; -0.413 ; VGA_Controller:controller|oCurrent_Y[8] ; VGA_Controller:controller|B_final[4]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.006     ; 1.439      ;
; -0.405 ; VGA_Controller:controller|oCurrent_Y[7] ; VGA_Controller:controller|B_final[4]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.006     ; 1.431      ;
; -0.404 ; VGA_Controller:controller|oCurrent_Y[8] ; VGA_Controller:controller|B_final[5]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.004     ; 1.432      ;
; -0.402 ; VGA_Controller:controller|oCurrent_Y[8] ; VGA_Controller:controller|R_final[1]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.007     ; 1.427      ;
; -0.402 ; VGA_Controller:controller|oCurrent_Y[8] ; VGA_Controller:controller|G_final[2]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.007     ; 1.427      ;
; -0.402 ; VGA_Controller:controller|oCurrent_Y[8] ; VGA_Controller:controller|B_final[0]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.007     ; 1.427      ;
; -0.401 ; VGA_Controller:controller|oCurrent_Y[8] ; VGA_Controller:controller|G_final[0]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.007     ; 1.426      ;
; -0.401 ; VGA_Controller:controller|oCurrent_Y[8] ; VGA_Controller:controller|B_final[3]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.007     ; 1.426      ;
; -0.400 ; VGA_Controller:controller|oCurrent_Y[8] ; VGA_Controller:controller|R_final[2]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.007     ; 1.425      ;
; -0.400 ; VGA_Controller:controller|oCurrent_Y[8] ; VGA_Controller:controller|G_final[3]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.007     ; 1.425      ;
; -0.400 ; VGA_Controller:controller|oCurrent_Y[8] ; VGA_Controller:controller|B_final[1]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.007     ; 1.425      ;
; -0.400 ; VGA_Controller:controller|oCurrent_Y[8] ; VGA_Controller:controller|B_final[2]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.007     ; 1.425      ;
; -0.399 ; VGA_Controller:controller|oCurrent_Y[8] ; VGA_Controller:controller|R_final[0]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.007     ; 1.424      ;
; -0.399 ; VGA_Controller:controller|oCurrent_Y[8] ; VGA_Controller:controller|G_final[1]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.007     ; 1.424      ;
; -0.396 ; VGA_Controller:controller|oCurrent_X[9] ; VGA_Controller:controller|oCurrent_Y[3] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.002      ; 1.430      ;
; -0.396 ; VGA_Controller:controller|oCurrent_X[9] ; VGA_Controller:controller|oCurrent_Y[4] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.002      ; 1.430      ;
; -0.396 ; VGA_Controller:controller|oCurrent_X[9] ; VGA_Controller:controller|oCurrent_Y[1] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.002      ; 1.430      ;
; -0.396 ; VGA_Controller:controller|oCurrent_X[9] ; VGA_Controller:controller|oCurrent_Y[5] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.002      ; 1.430      ;
; -0.396 ; VGA_Controller:controller|oCurrent_X[9] ; VGA_Controller:controller|oCurrent_Y[7] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.002      ; 1.430      ;
; -0.396 ; VGA_Controller:controller|oCurrent_X[9] ; VGA_Controller:controller|oCurrent_Y[8] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.002      ; 1.430      ;
; -0.396 ; VGA_Controller:controller|oCurrent_X[9] ; VGA_Controller:controller|oCurrent_Y[2] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.002      ; 1.430      ;
; -0.396 ; VGA_Controller:controller|oCurrent_X[9] ; VGA_Controller:controller|oCurrent_Y[0] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.002      ; 1.430      ;
; -0.396 ; VGA_Controller:controller|oCurrent_X[9] ; VGA_Controller:controller|oCurrent_Y[6] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.002      ; 1.430      ;
; -0.396 ; VGA_Controller:controller|oCurrent_Y[7] ; VGA_Controller:controller|B_final[5]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.004     ; 1.424      ;
; -0.387 ; VGA_Controller:controller|oCurrent_Y[8] ; VGA_Controller:controller|R_final[6]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.006     ; 1.413      ;
; -0.387 ; VGA_Controller:controller|oCurrent_Y[8] ; VGA_Controller:controller|G_final[5]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.006     ; 1.413      ;
; -0.387 ; VGA_Controller:controller|oCurrent_Y[8] ; VGA_Controller:controller|G_final[8]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.006     ; 1.413      ;
; -0.386 ; VGA_Controller:controller|oCurrent_Y[8] ; VGA_Controller:controller|R_final[8]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.006     ; 1.412      ;
; -0.385 ; VGA_Controller:controller|oCurrent_Y[8] ; VGA_Controller:controller|R_final[7]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.006     ; 1.411      ;
; -0.385 ; VGA_Controller:controller|oCurrent_Y[8] ; VGA_Controller:controller|R_final[9]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.006     ; 1.411      ;
; -0.385 ; VGA_Controller:controller|oCurrent_Y[8] ; VGA_Controller:controller|G_final[6]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.006     ; 1.411      ;
; -0.385 ; VGA_Controller:controller|oCurrent_Y[8] ; VGA_Controller:controller|G_final[7]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.006     ; 1.411      ;
; -0.379 ; VGA_Controller:controller|oCurrent_Y[7] ; VGA_Controller:controller|R_final[6]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.006     ; 1.405      ;
; -0.379 ; VGA_Controller:controller|oCurrent_Y[7] ; VGA_Controller:controller|G_final[5]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.006     ; 1.405      ;
; -0.379 ; VGA_Controller:controller|oCurrent_Y[7] ; VGA_Controller:controller|G_final[8]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.006     ; 1.405      ;
; -0.378 ; VGA_Controller:controller|oCurrent_Y[7] ; VGA_Controller:controller|R_final[8]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.006     ; 1.404      ;
; -0.377 ; VGA_Controller:controller|oCurrent_Y[7] ; VGA_Controller:controller|R_final[7]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.006     ; 1.403      ;
; -0.377 ; VGA_Controller:controller|oCurrent_Y[7] ; VGA_Controller:controller|R_final[9]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.006     ; 1.403      ;
; -0.377 ; VGA_Controller:controller|oCurrent_Y[7] ; VGA_Controller:controller|G_final[6]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.006     ; 1.403      ;
; -0.377 ; VGA_Controller:controller|oCurrent_Y[7] ; VGA_Controller:controller|G_final[7]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.006     ; 1.403      ;
; -0.375 ; VGA_Controller:controller|oCurrent_X[0] ; VGA_Controller:controller|oCurrent_Y[3] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.002      ; 1.409      ;
; -0.375 ; VGA_Controller:controller|oCurrent_X[0] ; VGA_Controller:controller|oCurrent_Y[4] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.002      ; 1.409      ;
; -0.375 ; VGA_Controller:controller|oCurrent_X[0] ; VGA_Controller:controller|oCurrent_Y[1] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.002      ; 1.409      ;
; -0.375 ; VGA_Controller:controller|oCurrent_X[0] ; VGA_Controller:controller|oCurrent_Y[5] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.002      ; 1.409      ;
; -0.375 ; VGA_Controller:controller|oCurrent_X[0] ; VGA_Controller:controller|oCurrent_Y[7] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.002      ; 1.409      ;
; -0.375 ; VGA_Controller:controller|oCurrent_X[0] ; VGA_Controller:controller|oCurrent_Y[8] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.002      ; 1.409      ;
; -0.375 ; VGA_Controller:controller|oCurrent_X[0] ; VGA_Controller:controller|oCurrent_Y[2] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.002      ; 1.409      ;
; -0.375 ; VGA_Controller:controller|oCurrent_X[0] ; VGA_Controller:controller|oCurrent_Y[0] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.002      ; 1.409      ;
; -0.375 ; VGA_Controller:controller|oCurrent_X[0] ; VGA_Controller:controller|oCurrent_Y[6] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.002      ; 1.409      ;
; -0.370 ; VGA_Controller:controller|oCurrent_X[8] ; VGA_Controller:controller|R_final[1]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.005     ; 1.397      ;
; -0.370 ; VGA_Controller:controller|oCurrent_X[8] ; VGA_Controller:controller|G_final[2]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.005     ; 1.397      ;
; -0.370 ; VGA_Controller:controller|oCurrent_X[8] ; VGA_Controller:controller|B_final[0]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.005     ; 1.397      ;
; -0.369 ; VGA_Controller:controller|oCurrent_X[8] ; VGA_Controller:controller|G_final[0]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.005     ; 1.396      ;
; -0.369 ; VGA_Controller:controller|oCurrent_X[8] ; VGA_Controller:controller|B_final[3]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.005     ; 1.396      ;
; -0.368 ; VGA_Controller:controller|oCurrent_X[8] ; VGA_Controller:controller|R_final[2]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.005     ; 1.395      ;
; -0.368 ; VGA_Controller:controller|oCurrent_X[8] ; VGA_Controller:controller|G_final[3]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.005     ; 1.395      ;
; -0.368 ; VGA_Controller:controller|oCurrent_X[8] ; VGA_Controller:controller|B_final[1]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.005     ; 1.395      ;
; -0.368 ; VGA_Controller:controller|oCurrent_X[8] ; VGA_Controller:controller|B_final[2]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.005     ; 1.395      ;
+--------+-----------------------------------------+-----------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'iCLK_50'                                                                                                                                           ;
+--------+-----------------------------------+-----------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+------------------------------+-------------+--------------+------------+------------+
; -1.709 ; clock_25:vga_clock|pixel_reg      ; clock_25:vga_clock|pixel_reg      ; clock_25:vga_clock|pixel_reg ; iCLK_50     ; 0.000        ; 1.783      ; 0.367      ;
; -1.209 ; clock_25:vga_clock|pixel_reg      ; clock_25:vga_clock|pixel_reg      ; clock_25:vga_clock|pixel_reg ; iCLK_50     ; -0.500       ; 1.783      ; 0.367      ;
; 0.215  ; Reset_Delay:rst_delay|counter[0]  ; Reset_Delay:rst_delay|counter[0]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.367      ;
; 0.240  ; Reset_Delay:rst_delay|counter[19] ; Reset_Delay:rst_delay|counter[19] ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.392      ;
; 0.363  ; Reset_Delay:rst_delay|counter[17] ; Reset_Delay:rst_delay|counter[17] ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.515      ;
; 0.364  ; Reset_Delay:rst_delay|counter[1]  ; Reset_Delay:rst_delay|counter[1]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.516      ;
; 0.364  ; Reset_Delay:rst_delay|counter[3]  ; Reset_Delay:rst_delay|counter[3]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.516      ;
; 0.364  ; Reset_Delay:rst_delay|counter[5]  ; Reset_Delay:rst_delay|counter[5]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.516      ;
; 0.367  ; Reset_Delay:rst_delay|counter[7]  ; Reset_Delay:rst_delay|counter[7]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; Reset_Delay:rst_delay|counter[8]  ; Reset_Delay:rst_delay|counter[8]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; Reset_Delay:rst_delay|counter[9]  ; Reset_Delay:rst_delay|counter[9]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.519      ;
; 0.368  ; Reset_Delay:rst_delay|counter[18] ; Reset_Delay:rst_delay|counter[18] ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.520      ;
; 0.373  ; Reset_Delay:rst_delay|counter[16] ; Reset_Delay:rst_delay|counter[16] ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.525      ;
; 0.376  ; Reset_Delay:rst_delay|counter[0]  ; Reset_Delay:rst_delay|counter[1]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.528      ;
; 0.377  ; Reset_Delay:rst_delay|counter[2]  ; Reset_Delay:rst_delay|counter[2]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.529      ;
; 0.377  ; Reset_Delay:rst_delay|counter[4]  ; Reset_Delay:rst_delay|counter[4]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.529      ;
; 0.378  ; Reset_Delay:rst_delay|counter[6]  ; Reset_Delay:rst_delay|counter[6]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.530      ;
; 0.436  ; Reset_Delay:rst_delay|counter[12] ; Reset_Delay:rst_delay|counter[12] ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.588      ;
; 0.440  ; Reset_Delay:rst_delay|counter[13] ; Reset_Delay:rst_delay|counter[13] ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.592      ;
; 0.440  ; Reset_Delay:rst_delay|counter[15] ; Reset_Delay:rst_delay|counter[15] ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.592      ;
; 0.448  ; Reset_Delay:rst_delay|counter[14] ; Reset_Delay:rst_delay|counter[14] ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.600      ;
; 0.502  ; Reset_Delay:rst_delay|counter[3]  ; Reset_Delay:rst_delay|counter[4]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.654      ;
; 0.502  ; Reset_Delay:rst_delay|counter[5]  ; Reset_Delay:rst_delay|counter[6]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.654      ;
; 0.505  ; Reset_Delay:rst_delay|counter[7]  ; Reset_Delay:rst_delay|counter[8]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.657      ;
; 0.505  ; Reset_Delay:rst_delay|counter[8]  ; Reset_Delay:rst_delay|counter[9]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.657      ;
; 0.508  ; Reset_Delay:rst_delay|counter[18] ; Reset_Delay:rst_delay|counter[19] ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.660      ;
; 0.513  ; Reset_Delay:rst_delay|counter[16] ; Reset_Delay:rst_delay|counter[17] ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.665      ;
; 0.517  ; Reset_Delay:rst_delay|counter[2]  ; Reset_Delay:rst_delay|counter[3]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.669      ;
; 0.517  ; Reset_Delay:rst_delay|counter[4]  ; Reset_Delay:rst_delay|counter[5]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.669      ;
; 0.518  ; Reset_Delay:rst_delay|counter[6]  ; Reset_Delay:rst_delay|counter[7]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.670      ;
; 0.537  ; Reset_Delay:rst_delay|counter[3]  ; Reset_Delay:rst_delay|counter[5]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.689      ;
; 0.537  ; Reset_Delay:rst_delay|counter[5]  ; Reset_Delay:rst_delay|counter[7]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.689      ;
; 0.540  ; Reset_Delay:rst_delay|counter[7]  ; Reset_Delay:rst_delay|counter[9]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.692      ;
; 0.552  ; Reset_Delay:rst_delay|counter[2]  ; Reset_Delay:rst_delay|counter[4]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.704      ;
; 0.552  ; Reset_Delay:rst_delay|counter[4]  ; Reset_Delay:rst_delay|counter[6]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.704      ;
; 0.553  ; Reset_Delay:rst_delay|counter[6]  ; Reset_Delay:rst_delay|counter[8]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.705      ;
; 0.554  ; Reset_Delay:rst_delay|counter[1]  ; Reset_Delay:rst_delay|counter[2]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.706      ;
; 0.556  ; Reset_Delay:rst_delay|counter[17] ; Reset_Delay:rst_delay|counter[18] ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.708      ;
; 0.570  ; Reset_Delay:rst_delay|counter[0]  ; Reset_Delay:rst_delay|counter[2]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.722      ;
; 0.572  ; Reset_Delay:rst_delay|counter[3]  ; Reset_Delay:rst_delay|counter[6]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.724      ;
; 0.572  ; Reset_Delay:rst_delay|counter[5]  ; Reset_Delay:rst_delay|counter[8]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.724      ;
; 0.574  ; Reset_Delay:rst_delay|counter[12] ; Reset_Delay:rst_delay|counter[13] ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.726      ;
; 0.578  ; Reset_Delay:rst_delay|counter[15] ; Reset_Delay:rst_delay|counter[16] ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.730      ;
; 0.578  ; Reset_Delay:rst_delay|counter[13] ; Reset_Delay:rst_delay|counter[14] ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.730      ;
; 0.587  ; Reset_Delay:rst_delay|counter[2]  ; Reset_Delay:rst_delay|counter[5]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.739      ;
; 0.587  ; Reset_Delay:rst_delay|counter[4]  ; Reset_Delay:rst_delay|counter[7]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.739      ;
; 0.588  ; Reset_Delay:rst_delay|counter[14] ; Reset_Delay:rst_delay|counter[15] ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.740      ;
; 0.588  ; Reset_Delay:rst_delay|counter[6]  ; Reset_Delay:rst_delay|counter[9]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.740      ;
; 0.589  ; Reset_Delay:rst_delay|counter[1]  ; Reset_Delay:rst_delay|counter[3]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.741      ;
; 0.591  ; Reset_Delay:rst_delay|counter[17] ; Reset_Delay:rst_delay|counter[19] ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.743      ;
; 0.605  ; Reset_Delay:rst_delay|counter[0]  ; Reset_Delay:rst_delay|counter[3]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.757      ;
; 0.607  ; Reset_Delay:rst_delay|counter[16] ; Reset_Delay:rst_delay|counter[18] ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.759      ;
; 0.607  ; Reset_Delay:rst_delay|counter[3]  ; Reset_Delay:rst_delay|counter[7]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.759      ;
; 0.607  ; Reset_Delay:rst_delay|counter[5]  ; Reset_Delay:rst_delay|counter[9]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.759      ;
; 0.609  ; Reset_Delay:rst_delay|counter[12] ; Reset_Delay:rst_delay|counter[14] ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.761      ;
; 0.613  ; Reset_Delay:rst_delay|counter[15] ; Reset_Delay:rst_delay|counter[17] ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.765      ;
; 0.613  ; Reset_Delay:rst_delay|counter[13] ; Reset_Delay:rst_delay|counter[15] ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.765      ;
; 0.622  ; Reset_Delay:rst_delay|counter[2]  ; Reset_Delay:rst_delay|counter[6]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.774      ;
; 0.622  ; Reset_Delay:rst_delay|counter[4]  ; Reset_Delay:rst_delay|counter[8]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.774      ;
; 0.623  ; Reset_Delay:rst_delay|counter[14] ; Reset_Delay:rst_delay|counter[16] ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.775      ;
; 0.624  ; Reset_Delay:rst_delay|counter[1]  ; Reset_Delay:rst_delay|counter[4]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.776      ;
; 0.625  ; Reset_Delay:rst_delay|counter[9]  ; Reset_Delay:rst_delay|counter[12] ; iCLK_50                      ; iCLK_50     ; 0.000        ; -0.003     ; 0.774      ;
; 0.640  ; Reset_Delay:rst_delay|counter[0]  ; Reset_Delay:rst_delay|counter[4]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.792      ;
; 0.642  ; Reset_Delay:rst_delay|counter[16] ; Reset_Delay:rst_delay|counter[19] ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.794      ;
; 0.642  ; Reset_Delay:rst_delay|counter[3]  ; Reset_Delay:rst_delay|counter[8]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.794      ;
; 0.644  ; Reset_Delay:rst_delay|counter[12] ; Reset_Delay:rst_delay|counter[15] ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.796      ;
; 0.648  ; Reset_Delay:rst_delay|counter[13] ; Reset_Delay:rst_delay|counter[16] ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.800      ;
; 0.657  ; Reset_Delay:rst_delay|counter[2]  ; Reset_Delay:rst_delay|counter[7]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.809      ;
; 0.657  ; Reset_Delay:rst_delay|counter[4]  ; Reset_Delay:rst_delay|counter[9]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.809      ;
; 0.658  ; Reset_Delay:rst_delay|counter[14] ; Reset_Delay:rst_delay|counter[17] ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.810      ;
; 0.659  ; Reset_Delay:rst_delay|counter[1]  ; Reset_Delay:rst_delay|counter[5]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.811      ;
; 0.660  ; Reset_Delay:rst_delay|counter[9]  ; Reset_Delay:rst_delay|counter[13] ; iCLK_50                      ; iCLK_50     ; 0.000        ; -0.003     ; 0.809      ;
; 0.665  ; Reset_Delay:rst_delay|counter[7]  ; Reset_Delay:rst_delay|counter[0]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.817      ;
; 0.665  ; Reset_Delay:rst_delay|counter[8]  ; Reset_Delay:rst_delay|counter[12] ; iCLK_50                      ; iCLK_50     ; 0.000        ; -0.003     ; 0.814      ;
; 0.675  ; Reset_Delay:rst_delay|counter[0]  ; Reset_Delay:rst_delay|counter[5]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.827      ;
; 0.677  ; Reset_Delay:rst_delay|counter[3]  ; Reset_Delay:rst_delay|counter[9]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.829      ;
; 0.679  ; Reset_Delay:rst_delay|counter[12] ; Reset_Delay:rst_delay|counter[16] ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.831      ;
; 0.681  ; Reset_Delay:rst_delay|counter[11] ; Reset_Delay:rst_delay|counter[0]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.833      ;
; 0.683  ; Reset_Delay:rst_delay|counter[13] ; Reset_Delay:rst_delay|counter[17] ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.835      ;
; 0.692  ; Reset_Delay:rst_delay|counter[2]  ; Reset_Delay:rst_delay|counter[8]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.844      ;
; 0.694  ; Reset_Delay:rst_delay|counter[1]  ; Reset_Delay:rst_delay|counter[6]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.846      ;
; 0.695  ; Reset_Delay:rst_delay|counter[9]  ; Reset_Delay:rst_delay|counter[14] ; iCLK_50                      ; iCLK_50     ; 0.000        ; -0.003     ; 0.844      ;
; 0.700  ; Reset_Delay:rst_delay|counter[8]  ; Reset_Delay:rst_delay|counter[13] ; iCLK_50                      ; iCLK_50     ; 0.000        ; -0.003     ; 0.849      ;
; 0.700  ; Reset_Delay:rst_delay|counter[7]  ; Reset_Delay:rst_delay|counter[12] ; iCLK_50                      ; iCLK_50     ; 0.000        ; -0.003     ; 0.849      ;
; 0.707  ; Reset_Delay:rst_delay|counter[15] ; Reset_Delay:rst_delay|counter[18] ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.859      ;
; 0.710  ; Reset_Delay:rst_delay|counter[0]  ; Reset_Delay:rst_delay|counter[6]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.862      ;
; 0.714  ; Reset_Delay:rst_delay|counter[12] ; Reset_Delay:rst_delay|counter[17] ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.866      ;
; 0.720  ; Reset_Delay:rst_delay|counter[8]  ; Reset_Delay:rst_delay|counter[0]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.872      ;
; 0.727  ; Reset_Delay:rst_delay|counter[2]  ; Reset_Delay:rst_delay|counter[9]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.879      ;
; 0.729  ; Reset_Delay:rst_delay|counter[1]  ; Reset_Delay:rst_delay|counter[7]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.881      ;
; 0.730  ; Reset_Delay:rst_delay|counter[9]  ; Reset_Delay:rst_delay|counter[15] ; iCLK_50                      ; iCLK_50     ; 0.000        ; -0.003     ; 0.879      ;
; 0.730  ; Reset_Delay:rst_delay|counter[3]  ; Reset_Delay:rst_delay|counter[0]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.882      ;
; 0.735  ; Reset_Delay:rst_delay|counter[8]  ; Reset_Delay:rst_delay|counter[14] ; iCLK_50                      ; iCLK_50     ; 0.000        ; -0.003     ; 0.884      ;
; 0.735  ; Reset_Delay:rst_delay|counter[7]  ; Reset_Delay:rst_delay|counter[13] ; iCLK_50                      ; iCLK_50     ; 0.000        ; -0.003     ; 0.884      ;
; 0.738  ; Reset_Delay:rst_delay|counter[16] ; Reset_Delay:rst_delay|counter[0]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.003      ; 0.893      ;
; 0.742  ; Reset_Delay:rst_delay|counter[15] ; Reset_Delay:rst_delay|counter[19] ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.894      ;
; 0.742  ; Reset_Delay:rst_delay|counter[6]  ; Reset_Delay:rst_delay|counter[0]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.894      ;
; 0.743  ; Reset_Delay:rst_delay|counter[10] ; Reset_Delay:rst_delay|counter[12] ; iCLK_50                      ; iCLK_50     ; 0.000        ; -0.003     ; 0.892      ;
; 0.745  ; Reset_Delay:rst_delay|counter[0]  ; Reset_Delay:rst_delay|counter[7]  ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.897      ;
; 0.748  ; Reset_Delay:rst_delay|counter[6]  ; Reset_Delay:rst_delay|counter[12] ; iCLK_50                      ; iCLK_50     ; 0.000        ; -0.003     ; 0.897      ;
+--------+-----------------------------------+-----------------------------------+------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_25:vga_clock|pixel_reg'                                                                                                                                                  ;
+-------+-----------------------------------------+-----------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.358 ; VGA_Controller:controller|oCurrent_X[4] ; VGA_Controller:controller|oCurrent_X[4] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; VGA_Controller:controller|oCurrent_X[6] ; VGA_Controller:controller|oCurrent_X[6] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; VGA_Controller:controller|oCurrent_Y[1] ; VGA_Controller:controller|oCurrent_Y[1] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.510      ;
; 0.367 ; VGA_Controller:controller|oCurrent_X[2] ; VGA_Controller:controller|oCurrent_X[2] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; VGA_Controller:controller|oCurrent_Y[7] ; VGA_Controller:controller|oCurrent_Y[7] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.519      ;
; 0.370 ; VGA_Controller:controller|oCurrent_Y[4] ; VGA_Controller:controller|oCurrent_Y[4] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.522      ;
; 0.374 ; VGA_Controller:controller|oCurrent_X[3] ; VGA_Controller:controller|oCurrent_X[3] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; VGA_Controller:controller|oCurrent_Y[8] ; VGA_Controller:controller|oCurrent_Y[8] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.526      ;
; 0.376 ; VGA_Controller:controller|oCurrent_X[0] ; VGA_Controller:controller|oCurrent_X[0] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; VGA_Controller:controller|oCurrent_X[1] ; VGA_Controller:controller|oCurrent_X[1] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; VGA_Controller:controller|oCurrent_Y[5] ; VGA_Controller:controller|oCurrent_Y[5] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; VGA_Controller:controller|oCurrent_Y[6] ; VGA_Controller:controller|oCurrent_Y[6] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; VGA_Controller:controller|oCurrent_X[7] ; VGA_Controller:controller|oCurrent_X[7] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.531      ;
; 0.446 ; VGA_Controller:controller|oCurrent_Y[0] ; VGA_Controller:controller|G_final[4]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; -0.001     ; 0.597      ;
; 0.455 ; VGA_Controller:controller|oCurrent_Y[5] ; VGA_Controller:controller|G_final[9]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; -0.001     ; 0.606      ;
; 0.465 ; VGA_Controller:controller|oCurrent_X[7] ; VGA_Controller:controller|B_final[5]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; -0.002     ; 0.615      ;
; 0.487 ; VGA_Controller:controller|oCurrent_X[8] ; VGA_Controller:controller|oVGA_H_SYNC   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; -0.004     ; 0.635      ;
; 0.496 ; VGA_Controller:controller|oCurrent_X[6] ; VGA_Controller:controller|oCurrent_X[7] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.648      ;
; 0.499 ; VGA_Controller:controller|oCurrent_X[6] ; VGA_Controller:controller|B_final[4]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; -0.004     ; 0.647      ;
; 0.507 ; VGA_Controller:controller|oCurrent_Y[0] ; VGA_Controller:controller|oCurrent_Y[1] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.659      ;
; 0.508 ; VGA_Controller:controller|oCurrent_Y[3] ; VGA_Controller:controller|oCurrent_Y[4] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.660      ;
; 0.508 ; VGA_Controller:controller|oCurrent_Y[4] ; VGA_Controller:controller|oCurrent_Y[5] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.660      ;
; 0.514 ; VGA_Controller:controller|oCurrent_X[3] ; VGA_Controller:controller|oCurrent_X[4] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.666      ;
; 0.516 ; VGA_Controller:controller|oCurrent_X[1] ; VGA_Controller:controller|oCurrent_X[2] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; VGA_Controller:controller|oCurrent_X[0] ; VGA_Controller:controller|oCurrent_X[1] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.668      ;
; 0.517 ; VGA_Controller:controller|oCurrent_Y[5] ; VGA_Controller:controller|oCurrent_Y[6] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.669      ;
; 0.518 ; VGA_Controller:controller|oCurrent_Y[6] ; VGA_Controller:controller|oCurrent_Y[7] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.670      ;
; 0.531 ; VGA_Controller:controller|oCurrent_Y[0] ; VGA_Controller:controller|oCurrent_Y[0] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; VGA_Controller:controller|oCurrent_X[4] ; VGA_Controller:controller|oCurrent_X[6] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.683      ;
; 0.534 ; VGA_Controller:controller|oCurrent_Y[2] ; VGA_Controller:controller|oCurrent_Y[4] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.686      ;
; 0.535 ; VGA_Controller:controller|oCurrent_X[1] ; VGA_Controller:controller|R_final[5]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.001      ; 0.688      ;
; 0.536 ; VGA_Controller:controller|oCurrent_X[8] ; VGA_Controller:controller|oCurrent_X[8] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.688      ;
; 0.537 ; VGA_Controller:controller|oCurrent_X[9] ; VGA_Controller:controller|oCurrent_X[9] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.689      ;
; 0.543 ; VGA_Controller:controller|oCurrent_Y[3] ; VGA_Controller:controller|oCurrent_Y[3] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.695      ;
; 0.543 ; VGA_Controller:controller|oCurrent_Y[3] ; VGA_Controller:controller|oCurrent_Y[5] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.695      ;
; 0.543 ; VGA_Controller:controller|oCurrent_Y[4] ; VGA_Controller:controller|oCurrent_Y[6] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.695      ;
; 0.548 ; VGA_Controller:controller|oCurrent_X[0] ; VGA_Controller:controller|R_final[4]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.001      ; 0.701      ;
; 0.550 ; VGA_Controller:controller|oCurrent_X[3] ; VGA_Controller:controller|R_final[7]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; -0.004     ; 0.698      ;
; 0.551 ; VGA_Controller:controller|oCurrent_X[0] ; VGA_Controller:controller|oCurrent_X[2] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.703      ;
; 0.552 ; VGA_Controller:controller|oCurrent_Y[5] ; VGA_Controller:controller|oCurrent_Y[7] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.704      ;
; 0.555 ; VGA_Controller:controller|oCurrent_Y[3] ; VGA_Controller:controller|G_final[7]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; -0.006     ; 0.701      ;
; 0.555 ; VGA_Controller:controller|oCurrent_X[7] ; VGA_Controller:controller|oVGA_H_SYNC   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; -0.004     ; 0.703      ;
; 0.556 ; VGA_Controller:controller|oCurrent_Y[9] ; VGA_Controller:controller|oVGA_V_SYNC   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; -0.004     ; 0.704      ;
; 0.556 ; VGA_Controller:controller|oCurrent_Y[9] ; VGA_Controller:controller|oVGA_BLANK    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; -0.004     ; 0.704      ;
; 0.559 ; VGA_Controller:controller|oCurrent_X[4] ; VGA_Controller:controller|R_final[8]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; -0.004     ; 0.707      ;
; 0.560 ; VGA_Controller:controller|oCurrent_X[2] ; VGA_Controller:controller|oCurrent_X[3] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.712      ;
; 0.560 ; VGA_Controller:controller|oCurrent_Y[7] ; VGA_Controller:controller|oCurrent_Y[8] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.712      ;
; 0.561 ; VGA_Controller:controller|oCurrent_Y[1] ; VGA_Controller:controller|G_final[5]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; -0.006     ; 0.707      ;
; 0.566 ; VGA_Controller:controller|oCurrent_Y[2] ; VGA_Controller:controller|G_final[6]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; -0.006     ; 0.712      ;
; 0.566 ; VGA_Controller:controller|oCurrent_X[4] ; VGA_Controller:controller|oCurrent_X[7] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; VGA_Controller:controller|oCurrent_Y[1] ; VGA_Controller:controller|oCurrent_Y[4] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.718      ;
; 0.569 ; VGA_Controller:controller|oCurrent_Y[2] ; VGA_Controller:controller|oCurrent_Y[5] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.721      ;
; 0.569 ; VGA_Controller:controller|oCurrent_Y[2] ; VGA_Controller:controller|oVGA_V_SYNC   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; -0.006     ; 0.715      ;
; 0.577 ; VGA_Controller:controller|oCurrent_X[5] ; VGA_Controller:controller|oCurrent_X[6] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.002      ; 0.731      ;
; 0.578 ; VGA_Controller:controller|oCurrent_Y[3] ; VGA_Controller:controller|oCurrent_Y[6] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.730      ;
; 0.578 ; VGA_Controller:controller|oCurrent_Y[4] ; VGA_Controller:controller|oCurrent_Y[7] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.730      ;
; 0.584 ; VGA_Controller:controller|oCurrent_X[3] ; VGA_Controller:controller|oCurrent_X[6] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.736      ;
; 0.592 ; VGA_Controller:controller|oCurrent_X[9] ; VGA_Controller:controller|oVGA_H_SYNC   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; -0.004     ; 0.740      ;
; 0.593 ; VGA_Controller:controller|oCurrent_X[2] ; VGA_Controller:controller|R_final[6]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; -0.004     ; 0.741      ;
; 0.595 ; VGA_Controller:controller|oCurrent_X[2] ; VGA_Controller:controller|oCurrent_X[4] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.747      ;
; 0.597 ; VGA_Controller:controller|oCurrent_X[4] ; VGA_Controller:controller|oVGA_H_SYNC   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; -0.004     ; 0.745      ;
; 0.601 ; VGA_Controller:controller|oCurrent_Y[1] ; VGA_Controller:controller|oCurrent_Y[5] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.753      ;
; 0.604 ; VGA_Controller:controller|oCurrent_Y[2] ; VGA_Controller:controller|oCurrent_Y[6] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.756      ;
; 0.609 ; VGA_Controller:controller|oCurrent_Y[2] ; VGA_Controller:controller|oCurrent_Y[2] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.761      ;
; 0.610 ; VGA_Controller:controller|oCurrent_X[1] ; VGA_Controller:controller|oCurrent_X[3] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.762      ;
; 0.612 ; VGA_Controller:controller|oCurrent_Y[6] ; VGA_Controller:controller|oCurrent_Y[8] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.764      ;
; 0.612 ; VGA_Controller:controller|oCurrent_X[5] ; VGA_Controller:controller|oCurrent_X[7] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.002      ; 0.766      ;
; 0.612 ; VGA_Controller:controller|oCurrent_Y[0] ; VGA_Controller:controller|oCurrent_Y[4] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.764      ;
; 0.613 ; VGA_Controller:controller|oCurrent_Y[3] ; VGA_Controller:controller|oCurrent_Y[7] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.765      ;
; 0.619 ; VGA_Controller:controller|oCurrent_X[3] ; VGA_Controller:controller|oCurrent_X[7] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.771      ;
; 0.636 ; VGA_Controller:controller|oCurrent_Y[1] ; VGA_Controller:controller|oCurrent_Y[6] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.788      ;
; 0.639 ; VGA_Controller:controller|oCurrent_Y[2] ; VGA_Controller:controller|oCurrent_Y[7] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.791      ;
; 0.645 ; VGA_Controller:controller|oCurrent_X[1] ; VGA_Controller:controller|oCurrent_X[4] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.797      ;
; 0.645 ; VGA_Controller:controller|oCurrent_X[0] ; VGA_Controller:controller|oCurrent_X[3] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.797      ;
; 0.646 ; VGA_Controller:controller|oCurrent_Y[5] ; VGA_Controller:controller|oCurrent_Y[8] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.798      ;
; 0.647 ; VGA_Controller:controller|oCurrent_Y[0] ; VGA_Controller:controller|oCurrent_Y[5] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.799      ;
; 0.660 ; VGA_Controller:controller|oCurrent_Y[4] ; VGA_Controller:controller|G_final[8]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; -0.006     ; 0.806      ;
; 0.665 ; VGA_Controller:controller|oCurrent_X[2] ; VGA_Controller:controller|oCurrent_X[6] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.817      ;
; 0.671 ; VGA_Controller:controller|oCurrent_Y[1] ; VGA_Controller:controller|oCurrent_Y[7] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.823      ;
; 0.672 ; VGA_Controller:controller|oVGA_BLANK    ; VGA_Controller:controller|B_final[7]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.002      ; 0.826      ;
; 0.672 ; VGA_Controller:controller|oCurrent_Y[2] ; VGA_Controller:controller|oCurrent_Y[3] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.824      ;
; 0.672 ; VGA_Controller:controller|oCurrent_Y[4] ; VGA_Controller:controller|oCurrent_Y[8] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.824      ;
; 0.674 ; VGA_Controller:controller|oCurrent_X[8] ; VGA_Controller:controller|oCurrent_X[9] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.826      ;
; 0.675 ; VGA_Controller:controller|oCurrent_Y[5] ; VGA_Controller:controller|oCurrent_Y[9] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; -0.002     ; 0.825      ;
; 0.678 ; VGA_Controller:controller|oCurrent_Y[6] ; VGA_Controller:controller|oVGA_V_SYNC   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; -0.006     ; 0.824      ;
; 0.680 ; VGA_Controller:controller|oCurrent_X[0] ; VGA_Controller:controller|oCurrent_X[4] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.832      ;
; 0.682 ; VGA_Controller:controller|oCurrent_Y[0] ; VGA_Controller:controller|oCurrent_Y[6] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.834      ;
; 0.683 ; VGA_Controller:controller|oCurrent_X[7] ; VGA_Controller:controller|oCurrent_X[8] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.835      ;
; 0.695 ; VGA_Controller:controller|oCurrent_X[6] ; VGA_Controller:controller|oCurrent_X[8] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.847      ;
; 0.697 ; VGA_Controller:controller|oCurrent_Y[5] ; VGA_Controller:controller|oCurrent_Y[0] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.849      ;
; 0.697 ; VGA_Controller:controller|oCurrent_Y[5] ; VGA_Controller:controller|oCurrent_Y[3] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.849      ;
; 0.697 ; VGA_Controller:controller|oCurrent_Y[5] ; VGA_Controller:controller|oCurrent_Y[2] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.849      ;
; 0.700 ; VGA_Controller:controller|oCurrent_X[2] ; VGA_Controller:controller|oCurrent_X[7] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.852      ;
; 0.704 ; VGA_Controller:controller|oCurrent_Y[1] ; VGA_Controller:controller|oCurrent_Y[3] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.856      ;
; 0.706 ; VGA_Controller:controller|oCurrent_X[7] ; VGA_Controller:controller|oVGA_BLANK    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; -0.004     ; 0.854      ;
; 0.707 ; VGA_Controller:controller|oCurrent_Y[3] ; VGA_Controller:controller|oCurrent_Y[8] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.859      ;
; 0.712 ; VGA_Controller:controller|oCurrent_X[5] ; VGA_Controller:controller|R_final[9]    ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; -0.002     ; 0.862      ;
; 0.715 ; VGA_Controller:controller|oCurrent_X[1] ; VGA_Controller:controller|oCurrent_X[6] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.867      ;
; 0.717 ; VGA_Controller:controller|oCurrent_Y[0] ; VGA_Controller:controller|oCurrent_Y[7] ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.869      ;
; 0.718 ; VGA_Controller:controller|oCurrent_Y[3] ; VGA_Controller:controller|oVGA_V_SYNC   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; -0.006     ; 0.864      ;
+-------+-----------------------------------------+-----------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clock_25:vga_clock|pixel_reg'                                                                                                                   ;
+-------+------------------------------+-----------------------------------------+--------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                                 ; Launch Clock ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------------+--------------+------------------------------+--------------+------------+------------+
; 0.235 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_Y[3] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.129      ; 0.926      ;
; 0.235 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_Y[4] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.129      ; 0.926      ;
; 0.235 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_Y[1] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.129      ; 0.926      ;
; 0.235 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_Y[5] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.129      ; 0.926      ;
; 0.235 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_Y[7] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.129      ; 0.926      ;
; 0.235 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_Y[8] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.129      ; 0.926      ;
; 0.235 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_Y[2] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.129      ; 0.926      ;
; 0.235 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_Y[0] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.129      ; 0.926      ;
; 0.235 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_Y[6] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.129      ; 0.926      ;
; 0.235 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|R_final[4]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.128      ; 0.925      ;
; 0.235 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|R_final[5]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.128      ; 0.925      ;
; 0.235 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|G_final[4]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.128      ; 0.925      ;
; 0.235 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|G_final[9]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.128      ; 0.925      ;
; 0.240 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_X[0] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.127      ; 0.919      ;
; 0.240 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_X[1] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.127      ; 0.919      ;
; 0.240 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_X[2] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.127      ; 0.919      ;
; 0.240 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_X[3] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.127      ; 0.919      ;
; 0.240 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_X[4] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.127      ; 0.919      ;
; 0.240 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_X[6] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.127      ; 0.919      ;
; 0.240 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_X[7] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.127      ; 0.919      ;
; 0.240 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_X[8] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.127      ; 0.919      ;
; 0.240 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_X[9] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.127      ; 0.919      ;
; 0.240 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_Y[9] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.127      ; 0.919      ;
; 0.333 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_X[5] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.125      ; 0.824      ;
; 0.333 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|B_final[5]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.125      ; 0.824      ;
; 0.333 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|B_final[6]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.125      ; 0.824      ;
; 0.333 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|B_final[7]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.125      ; 0.824      ;
; 0.333 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|B_final[8]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.125      ; 0.824      ;
; 0.333 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|B_final[9]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.125      ; 0.824      ;
; 0.334 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|R_final[0]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.122      ; 0.820      ;
; 0.334 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|R_final[1]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.122      ; 0.820      ;
; 0.334 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|R_final[2]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.122      ; 0.820      ;
; 0.334 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|R_final[3]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.122      ; 0.820      ;
; 0.334 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|G_final[0]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.122      ; 0.820      ;
; 0.334 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|G_final[1]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.122      ; 0.820      ;
; 0.334 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|G_final[2]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.122      ; 0.820      ;
; 0.334 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|G_final[3]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.122      ; 0.820      ;
; 0.334 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|B_final[0]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.122      ; 0.820      ;
; 0.334 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|B_final[1]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.122      ; 0.820      ;
; 0.334 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|B_final[2]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.122      ; 0.820      ;
; 0.334 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|B_final[3]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.122      ; 0.820      ;
; 0.419 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oVGA_H_SYNC   ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.123      ; 0.736      ;
; 0.419 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oVGA_V_SYNC   ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.123      ; 0.736      ;
; 0.419 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oVGA_BLANK    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.123      ; 0.736      ;
; 0.419 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|R_final[6]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.123      ; 0.736      ;
; 0.419 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|R_final[7]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.123      ; 0.736      ;
; 0.419 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|R_final[8]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.123      ; 0.736      ;
; 0.419 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|R_final[9]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.123      ; 0.736      ;
; 0.419 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|G_final[5]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.123      ; 0.736      ;
; 0.419 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|G_final[6]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.123      ; 0.736      ;
; 0.419 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|G_final[7]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.123      ; 0.736      ;
; 0.419 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|G_final[8]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.123      ; 0.736      ;
; 0.419 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|B_final[4]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.123      ; 0.736      ;
+-------+------------------------------+-----------------------------------------+--------------+------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'iCLK_50'                                                                                                            ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.296 ; Reset_Delay:rst_delay|oRESET ; clock_25:vga_clock|pixel_reg ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 0.736      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clock_25:vga_clock|pixel_reg'                                                                                                                    ;
+-------+------------------------------+-----------------------------------------+--------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                                 ; Launch Clock ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------------+--------------+------------------------------+--------------+------------+------------+
; 0.461 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oVGA_H_SYNC   ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.123      ; 0.736      ;
; 0.461 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oVGA_V_SYNC   ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.123      ; 0.736      ;
; 0.461 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oVGA_BLANK    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.123      ; 0.736      ;
; 0.461 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|R_final[6]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.123      ; 0.736      ;
; 0.461 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|R_final[7]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.123      ; 0.736      ;
; 0.461 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|R_final[8]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.123      ; 0.736      ;
; 0.461 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|R_final[9]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.123      ; 0.736      ;
; 0.461 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|G_final[5]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.123      ; 0.736      ;
; 0.461 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|G_final[6]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.123      ; 0.736      ;
; 0.461 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|G_final[7]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.123      ; 0.736      ;
; 0.461 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|G_final[8]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.123      ; 0.736      ;
; 0.461 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|B_final[4]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.123      ; 0.736      ;
; 0.546 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|R_final[0]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.122      ; 0.820      ;
; 0.546 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|R_final[1]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.122      ; 0.820      ;
; 0.546 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|R_final[2]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.122      ; 0.820      ;
; 0.546 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|R_final[3]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.122      ; 0.820      ;
; 0.546 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|G_final[0]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.122      ; 0.820      ;
; 0.546 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|G_final[1]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.122      ; 0.820      ;
; 0.546 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|G_final[2]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.122      ; 0.820      ;
; 0.546 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|G_final[3]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.122      ; 0.820      ;
; 0.546 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|B_final[0]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.122      ; 0.820      ;
; 0.546 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|B_final[1]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.122      ; 0.820      ;
; 0.546 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|B_final[2]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.122      ; 0.820      ;
; 0.546 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|B_final[3]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.122      ; 0.820      ;
; 0.547 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_X[5] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.125      ; 0.824      ;
; 0.547 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|B_final[5]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.125      ; 0.824      ;
; 0.547 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|B_final[6]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.125      ; 0.824      ;
; 0.547 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|B_final[7]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.125      ; 0.824      ;
; 0.547 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|B_final[8]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.125      ; 0.824      ;
; 0.547 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|B_final[9]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.125      ; 0.824      ;
; 0.640 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_X[0] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.127      ; 0.919      ;
; 0.640 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_X[1] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.127      ; 0.919      ;
; 0.640 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_X[2] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.127      ; 0.919      ;
; 0.640 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_X[3] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.127      ; 0.919      ;
; 0.640 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_X[4] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.127      ; 0.919      ;
; 0.640 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_X[6] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.127      ; 0.919      ;
; 0.640 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_X[7] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.127      ; 0.919      ;
; 0.640 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_X[8] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.127      ; 0.919      ;
; 0.640 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_X[9] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.127      ; 0.919      ;
; 0.640 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_Y[9] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.127      ; 0.919      ;
; 0.645 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_Y[3] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.129      ; 0.926      ;
; 0.645 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_Y[4] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.129      ; 0.926      ;
; 0.645 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_Y[1] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.129      ; 0.926      ;
; 0.645 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_Y[5] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.129      ; 0.926      ;
; 0.645 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_Y[7] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.129      ; 0.926      ;
; 0.645 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_Y[8] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.129      ; 0.926      ;
; 0.645 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_Y[2] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.129      ; 0.926      ;
; 0.645 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_Y[0] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.129      ; 0.926      ;
; 0.645 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|oCurrent_Y[6] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.129      ; 0.926      ;
; 0.645 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|R_final[4]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.128      ; 0.925      ;
; 0.645 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|R_final[5]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.128      ; 0.925      ;
; 0.645 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|G_final[4]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.128      ; 0.925      ;
; 0.645 ; Reset_Delay:rst_delay|oRESET ; VGA_Controller:controller|G_final[9]    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.128      ; 0.925      ;
+-------+------------------------------+-----------------------------------------+--------------+------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'iCLK_50'                                                                                                             ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.584 ; Reset_Delay:rst_delay|oRESET ; clock_25:vga_clock|pixel_reg ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.736      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'iCLK_50'                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; iCLK_50 ; Rise       ; iCLK_50                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|counter[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|oRESET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:rst_delay|oRESET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clock_25:vga_clock|pixel_reg      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clock_25:vga_clock|pixel_reg      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; iCLK_50|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; iCLK_50|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; iCLK_50~clkctrl|inclk[0]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; iCLK_50~clkctrl|inclk[0]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; iCLK_50~clkctrl|outclk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; iCLK_50~clkctrl|outclk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; rst_delay|counter[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; rst_delay|counter[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; rst_delay|counter[10]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; rst_delay|counter[10]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; rst_delay|counter[11]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; rst_delay|counter[11]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; rst_delay|counter[12]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; rst_delay|counter[12]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; rst_delay|counter[13]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; rst_delay|counter[13]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; rst_delay|counter[14]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; rst_delay|counter[14]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; rst_delay|counter[15]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; rst_delay|counter[15]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; rst_delay|counter[16]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; rst_delay|counter[16]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; rst_delay|counter[17]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; rst_delay|counter[17]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; rst_delay|counter[18]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; rst_delay|counter[18]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; rst_delay|counter[19]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; rst_delay|counter[19]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; rst_delay|counter[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; rst_delay|counter[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; rst_delay|counter[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; rst_delay|counter[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; rst_delay|counter[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; rst_delay|counter[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; rst_delay|counter[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; rst_delay|counter[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; rst_delay|counter[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; rst_delay|counter[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; rst_delay|counter[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; rst_delay|counter[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; rst_delay|counter[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; rst_delay|counter[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; rst_delay|counter[8]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; rst_delay|counter[8]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; rst_delay|counter[9]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; rst_delay|counter[9]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; rst_delay|oRESET|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; rst_delay|oRESET|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; vga_clock|pixel_reg|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; vga_clock|pixel_reg|clk           ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_25:vga_clock|pixel_reg'                                                                                  ;
+--------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|B_final[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|B_final[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|B_final[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|B_final[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|B_final[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|B_final[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|B_final[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|B_final[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|B_final[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|B_final[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|B_final[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|B_final[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|B_final[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|B_final[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|B_final[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|B_final[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|B_final[8]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|B_final[8]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|B_final[9]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|B_final[9]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|G_final[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|G_final[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|G_final[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|G_final[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|G_final[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|G_final[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|G_final[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|G_final[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|G_final[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|G_final[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|G_final[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|G_final[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|G_final[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|G_final[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|G_final[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|G_final[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|G_final[8]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|G_final[8]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|G_final[9]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|G_final[9]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|R_final[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|R_final[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|R_final[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|R_final[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|R_final[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|R_final[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|R_final[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|R_final[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|R_final[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|R_final[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|R_final[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|R_final[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|R_final[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|R_final[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|R_final[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|R_final[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|R_final[8]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|R_final[8]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|R_final[9]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|R_final[9]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_X[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_X[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_X[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_X[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_X[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_X[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_X[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_X[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_X[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_X[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_X[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_X[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_X[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_X[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_X[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_X[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_X[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_X[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_X[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_X[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_Y[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_Y[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_Y[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_Y[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_Y[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_Y[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_Y[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_Y[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_Y[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_Y[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_Y[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_Y[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_Y[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_Y[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_Y[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_Y[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_Y[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_Y[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_Y[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:controller|oCurrent_Y[9] ;
+--------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                   ;
+--------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port    ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+--------------+------------------------------+-------+-------+------------+------------------------------+
; oVGA_B[*]    ; clock_25:vga_clock|pixel_reg ; 4.129 ; 4.129 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_B[0]   ; clock_25:vga_clock|pixel_reg ; 4.114 ; 4.114 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_B[1]   ; clock_25:vga_clock|pixel_reg ; 4.115 ; 4.115 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_B[2]   ; clock_25:vga_clock|pixel_reg ; 3.906 ; 3.906 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_B[3]   ; clock_25:vga_clock|pixel_reg ; 3.907 ; 3.907 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_B[4]   ; clock_25:vga_clock|pixel_reg ; 3.897 ; 3.897 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_B[5]   ; clock_25:vga_clock|pixel_reg ; 4.016 ; 4.016 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_B[6]   ; clock_25:vga_clock|pixel_reg ; 3.924 ; 3.924 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_B[7]   ; clock_25:vga_clock|pixel_reg ; 3.920 ; 3.920 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_B[8]   ; clock_25:vga_clock|pixel_reg ; 4.129 ; 4.129 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_B[9]   ; clock_25:vga_clock|pixel_reg ; 4.115 ; 4.115 ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_BLANK_N ; clock_25:vga_clock|pixel_reg ; 4.237 ; 4.237 ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_CLOCK   ; clock_25:vga_clock|pixel_reg ; 2.523 ;       ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_G[*]    ; clock_25:vga_clock|pixel_reg ; 4.805 ; 4.805 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_G[0]   ; clock_25:vga_clock|pixel_reg ; 4.805 ; 4.805 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_G[1]   ; clock_25:vga_clock|pixel_reg ; 4.802 ; 4.802 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_G[2]   ; clock_25:vga_clock|pixel_reg ; 4.675 ; 4.675 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_G[3]   ; clock_25:vga_clock|pixel_reg ; 4.481 ; 4.481 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_G[4]   ; clock_25:vga_clock|pixel_reg ; 4.749 ; 4.749 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_G[5]   ; clock_25:vga_clock|pixel_reg ; 4.302 ; 4.302 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_G[6]   ; clock_25:vga_clock|pixel_reg ; 4.434 ; 4.434 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_G[7]   ; clock_25:vga_clock|pixel_reg ; 4.431 ; 4.431 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_G[8]   ; clock_25:vga_clock|pixel_reg ; 4.336 ; 4.336 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_G[9]   ; clock_25:vga_clock|pixel_reg ; 4.452 ; 4.452 ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_HS      ; clock_25:vga_clock|pixel_reg ; 4.392 ; 4.392 ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_R[*]    ; clock_25:vga_clock|pixel_reg ; 4.648 ; 4.648 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_R[0]   ; clock_25:vga_clock|pixel_reg ; 4.477 ; 4.477 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_R[1]   ; clock_25:vga_clock|pixel_reg ; 4.632 ; 4.632 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_R[2]   ; clock_25:vga_clock|pixel_reg ; 4.599 ; 4.599 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_R[3]   ; clock_25:vga_clock|pixel_reg ; 4.426 ; 4.426 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_R[4]   ; clock_25:vga_clock|pixel_reg ; 4.648 ; 4.648 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_R[5]   ; clock_25:vga_clock|pixel_reg ; 4.647 ; 4.647 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_R[6]   ; clock_25:vga_clock|pixel_reg ; 4.352 ; 4.352 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_R[7]   ; clock_25:vga_clock|pixel_reg ; 4.206 ; 4.206 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_R[8]   ; clock_25:vga_clock|pixel_reg ; 4.275 ; 4.275 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_R[9]   ; clock_25:vga_clock|pixel_reg ; 4.523 ; 4.523 ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_VS      ; clock_25:vga_clock|pixel_reg ; 4.295 ; 4.295 ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_CLOCK   ; clock_25:vga_clock|pixel_reg ;       ; 2.523 ; Fall       ; clock_25:vga_clock|pixel_reg ;
+--------------+------------------------------+-------+-------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                           ;
+--------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port    ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+--------------+------------------------------+-------+-------+------------+------------------------------+
; oVGA_B[*]    ; clock_25:vga_clock|pixel_reg ; 3.897 ; 3.897 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_B[0]   ; clock_25:vga_clock|pixel_reg ; 4.114 ; 4.114 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_B[1]   ; clock_25:vga_clock|pixel_reg ; 4.115 ; 4.115 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_B[2]   ; clock_25:vga_clock|pixel_reg ; 3.906 ; 3.906 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_B[3]   ; clock_25:vga_clock|pixel_reg ; 3.907 ; 3.907 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_B[4]   ; clock_25:vga_clock|pixel_reg ; 3.897 ; 3.897 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_B[5]   ; clock_25:vga_clock|pixel_reg ; 4.016 ; 4.016 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_B[6]   ; clock_25:vga_clock|pixel_reg ; 3.924 ; 3.924 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_B[7]   ; clock_25:vga_clock|pixel_reg ; 3.920 ; 3.920 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_B[8]   ; clock_25:vga_clock|pixel_reg ; 4.129 ; 4.129 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_B[9]   ; clock_25:vga_clock|pixel_reg ; 4.115 ; 4.115 ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_BLANK_N ; clock_25:vga_clock|pixel_reg ; 4.237 ; 4.237 ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_CLOCK   ; clock_25:vga_clock|pixel_reg ; 2.523 ;       ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_G[*]    ; clock_25:vga_clock|pixel_reg ; 4.302 ; 4.302 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_G[0]   ; clock_25:vga_clock|pixel_reg ; 4.805 ; 4.805 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_G[1]   ; clock_25:vga_clock|pixel_reg ; 4.802 ; 4.802 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_G[2]   ; clock_25:vga_clock|pixel_reg ; 4.675 ; 4.675 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_G[3]   ; clock_25:vga_clock|pixel_reg ; 4.481 ; 4.481 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_G[4]   ; clock_25:vga_clock|pixel_reg ; 4.749 ; 4.749 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_G[5]   ; clock_25:vga_clock|pixel_reg ; 4.302 ; 4.302 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_G[6]   ; clock_25:vga_clock|pixel_reg ; 4.434 ; 4.434 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_G[7]   ; clock_25:vga_clock|pixel_reg ; 4.431 ; 4.431 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_G[8]   ; clock_25:vga_clock|pixel_reg ; 4.336 ; 4.336 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_G[9]   ; clock_25:vga_clock|pixel_reg ; 4.452 ; 4.452 ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_HS      ; clock_25:vga_clock|pixel_reg ; 4.392 ; 4.392 ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_R[*]    ; clock_25:vga_clock|pixel_reg ; 4.206 ; 4.206 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_R[0]   ; clock_25:vga_clock|pixel_reg ; 4.477 ; 4.477 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_R[1]   ; clock_25:vga_clock|pixel_reg ; 4.632 ; 4.632 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_R[2]   ; clock_25:vga_clock|pixel_reg ; 4.599 ; 4.599 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_R[3]   ; clock_25:vga_clock|pixel_reg ; 4.426 ; 4.426 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_R[4]   ; clock_25:vga_clock|pixel_reg ; 4.648 ; 4.648 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_R[5]   ; clock_25:vga_clock|pixel_reg ; 4.647 ; 4.647 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_R[6]   ; clock_25:vga_clock|pixel_reg ; 4.352 ; 4.352 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_R[7]   ; clock_25:vga_clock|pixel_reg ; 4.206 ; 4.206 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_R[8]   ; clock_25:vga_clock|pixel_reg ; 4.275 ; 4.275 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_R[9]   ; clock_25:vga_clock|pixel_reg ; 4.523 ; 4.523 ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_VS      ; clock_25:vga_clock|pixel_reg ; 4.295 ; 4.295 ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_CLOCK   ; clock_25:vga_clock|pixel_reg ;       ; 2.523 ; Fall       ; clock_25:vga_clock|pixel_reg ;
+--------------+------------------------------+-------+-------+------------+------------------------------+


+----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                          ;
+-------------------------------+----------+--------+----------+---------+---------------------+
; Clock                         ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack              ; -2.592   ; -2.723 ; -0.276   ; 0.461   ; -1.380              ;
;  clock_25:vga_clock|pixel_reg ; -2.221   ; 0.358  ; -0.276   ; 0.461   ; -0.500              ;
;  iCLK_50                      ; -2.592   ; -2.723 ; -0.269   ; 0.584   ; -1.380              ;
; Design-wide TNS               ; -142.809 ; -2.723 ; -7.486   ; 0.0     ; -76.38              ;
;  clock_25:vga_clock|pixel_reg ; -95.400  ; 0.000  ; -7.217   ; 0.000   ; -53.000             ;
;  iCLK_50                      ; -47.409  ; -2.723 ; -0.269   ; 0.000   ; -23.380             ;
+-------------------------------+----------+--------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                   ;
+--------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port    ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+--------------+------------------------------+-------+-------+------------+------------------------------+
; oVGA_B[*]    ; clock_25:vga_clock|pixel_reg ; 7.451 ; 7.451 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_B[0]   ; clock_25:vga_clock|pixel_reg ; 7.430 ; 7.430 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_B[1]   ; clock_25:vga_clock|pixel_reg ; 7.431 ; 7.431 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_B[2]   ; clock_25:vga_clock|pixel_reg ; 6.969 ; 6.969 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_B[3]   ; clock_25:vga_clock|pixel_reg ; 6.970 ; 6.970 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_B[4]   ; clock_25:vga_clock|pixel_reg ; 6.959 ; 6.959 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_B[5]   ; clock_25:vga_clock|pixel_reg ; 7.209 ; 7.209 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_B[6]   ; clock_25:vga_clock|pixel_reg ; 6.987 ; 6.987 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_B[7]   ; clock_25:vga_clock|pixel_reg ; 6.981 ; 6.981 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_B[8]   ; clock_25:vga_clock|pixel_reg ; 7.451 ; 7.451 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_B[9]   ; clock_25:vga_clock|pixel_reg ; 7.429 ; 7.429 ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_BLANK_N ; clock_25:vga_clock|pixel_reg ; 7.693 ; 7.693 ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_CLOCK   ; clock_25:vga_clock|pixel_reg ; 4.846 ;       ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_G[*]    ; clock_25:vga_clock|pixel_reg ; 8.906 ; 8.906 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_G[0]   ; clock_25:vga_clock|pixel_reg ; 8.906 ; 8.906 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_G[1]   ; clock_25:vga_clock|pixel_reg ; 8.838 ; 8.838 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_G[2]   ; clock_25:vga_clock|pixel_reg ; 8.634 ; 8.634 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_G[3]   ; clock_25:vga_clock|pixel_reg ; 8.154 ; 8.154 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_G[4]   ; clock_25:vga_clock|pixel_reg ; 8.828 ; 8.828 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_G[5]   ; clock_25:vga_clock|pixel_reg ; 7.725 ; 7.725 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_G[6]   ; clock_25:vga_clock|pixel_reg ; 8.140 ; 8.140 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_G[7]   ; clock_25:vga_clock|pixel_reg ; 8.133 ; 8.133 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_G[8]   ; clock_25:vga_clock|pixel_reg ; 7.909 ; 7.909 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_G[9]   ; clock_25:vga_clock|pixel_reg ; 8.154 ; 8.154 ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_HS      ; clock_25:vga_clock|pixel_reg ; 8.090 ; 8.090 ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_R[*]    ; clock_25:vga_clock|pixel_reg ; 8.622 ; 8.622 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_R[0]   ; clock_25:vga_clock|pixel_reg ; 8.142 ; 8.142 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_R[1]   ; clock_25:vga_clock|pixel_reg ; 8.587 ; 8.587 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_R[2]   ; clock_25:vga_clock|pixel_reg ; 8.538 ; 8.538 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_R[3]   ; clock_25:vga_clock|pixel_reg ; 8.124 ; 8.124 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_R[4]   ; clock_25:vga_clock|pixel_reg ; 8.622 ; 8.622 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_R[5]   ; clock_25:vga_clock|pixel_reg ; 8.612 ; 8.612 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_R[6]   ; clock_25:vga_clock|pixel_reg ; 7.894 ; 7.894 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_R[7]   ; clock_25:vga_clock|pixel_reg ; 7.648 ; 7.648 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_R[8]   ; clock_25:vga_clock|pixel_reg ; 7.712 ; 7.712 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_R[9]   ; clock_25:vga_clock|pixel_reg ; 8.363 ; 8.363 ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_VS      ; clock_25:vga_clock|pixel_reg ; 7.865 ; 7.865 ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_CLOCK   ; clock_25:vga_clock|pixel_reg ;       ; 4.846 ; Fall       ; clock_25:vga_clock|pixel_reg ;
+--------------+------------------------------+-------+-------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                           ;
+--------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port    ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+--------------+------------------------------+-------+-------+------------+------------------------------+
; oVGA_B[*]    ; clock_25:vga_clock|pixel_reg ; 3.897 ; 3.897 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_B[0]   ; clock_25:vga_clock|pixel_reg ; 4.114 ; 4.114 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_B[1]   ; clock_25:vga_clock|pixel_reg ; 4.115 ; 4.115 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_B[2]   ; clock_25:vga_clock|pixel_reg ; 3.906 ; 3.906 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_B[3]   ; clock_25:vga_clock|pixel_reg ; 3.907 ; 3.907 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_B[4]   ; clock_25:vga_clock|pixel_reg ; 3.897 ; 3.897 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_B[5]   ; clock_25:vga_clock|pixel_reg ; 4.016 ; 4.016 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_B[6]   ; clock_25:vga_clock|pixel_reg ; 3.924 ; 3.924 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_B[7]   ; clock_25:vga_clock|pixel_reg ; 3.920 ; 3.920 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_B[8]   ; clock_25:vga_clock|pixel_reg ; 4.129 ; 4.129 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_B[9]   ; clock_25:vga_clock|pixel_reg ; 4.115 ; 4.115 ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_BLANK_N ; clock_25:vga_clock|pixel_reg ; 4.237 ; 4.237 ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_CLOCK   ; clock_25:vga_clock|pixel_reg ; 2.523 ;       ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_G[*]    ; clock_25:vga_clock|pixel_reg ; 4.302 ; 4.302 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_G[0]   ; clock_25:vga_clock|pixel_reg ; 4.805 ; 4.805 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_G[1]   ; clock_25:vga_clock|pixel_reg ; 4.802 ; 4.802 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_G[2]   ; clock_25:vga_clock|pixel_reg ; 4.675 ; 4.675 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_G[3]   ; clock_25:vga_clock|pixel_reg ; 4.481 ; 4.481 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_G[4]   ; clock_25:vga_clock|pixel_reg ; 4.749 ; 4.749 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_G[5]   ; clock_25:vga_clock|pixel_reg ; 4.302 ; 4.302 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_G[6]   ; clock_25:vga_clock|pixel_reg ; 4.434 ; 4.434 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_G[7]   ; clock_25:vga_clock|pixel_reg ; 4.431 ; 4.431 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_G[8]   ; clock_25:vga_clock|pixel_reg ; 4.336 ; 4.336 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_G[9]   ; clock_25:vga_clock|pixel_reg ; 4.452 ; 4.452 ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_HS      ; clock_25:vga_clock|pixel_reg ; 4.392 ; 4.392 ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_R[*]    ; clock_25:vga_clock|pixel_reg ; 4.206 ; 4.206 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_R[0]   ; clock_25:vga_clock|pixel_reg ; 4.477 ; 4.477 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_R[1]   ; clock_25:vga_clock|pixel_reg ; 4.632 ; 4.632 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_R[2]   ; clock_25:vga_clock|pixel_reg ; 4.599 ; 4.599 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_R[3]   ; clock_25:vga_clock|pixel_reg ; 4.426 ; 4.426 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_R[4]   ; clock_25:vga_clock|pixel_reg ; 4.648 ; 4.648 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_R[5]   ; clock_25:vga_clock|pixel_reg ; 4.647 ; 4.647 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_R[6]   ; clock_25:vga_clock|pixel_reg ; 4.352 ; 4.352 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_R[7]   ; clock_25:vga_clock|pixel_reg ; 4.206 ; 4.206 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_R[8]   ; clock_25:vga_clock|pixel_reg ; 4.275 ; 4.275 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_R[9]   ; clock_25:vga_clock|pixel_reg ; 4.523 ; 4.523 ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_VS      ; clock_25:vga_clock|pixel_reg ; 4.295 ; 4.295 ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_CLOCK   ; clock_25:vga_clock|pixel_reg ;       ; 2.523 ; Fall       ; clock_25:vga_clock|pixel_reg ;
+--------------+------------------------------+-------+-------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                         ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1125     ; 0        ; 0        ; 0        ;
; clock_25:vga_clock|pixel_reg ; iCLK_50                      ; 1        ; 1        ; 0        ; 0        ;
; iCLK_50                      ; iCLK_50                      ; 630      ; 0        ; 0        ; 0        ;
+------------------------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                          ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1125     ; 0        ; 0        ; 0        ;
; clock_25:vga_clock|pixel_reg ; iCLK_50                      ; 1        ; 1        ; 0        ; 0        ;
; iCLK_50                      ; iCLK_50                      ; 630      ; 0        ; 0        ; 0        ;
+------------------------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------+
; Recovery Transfers                                                                    ;
+------------+------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------------------------+----------+----------+----------+----------+
; iCLK_50    ; clock_25:vga_clock|pixel_reg ; 53       ; 0        ; 0        ; 0        ;
; iCLK_50    ; iCLK_50                      ; 1        ; 0        ; 0        ; 0        ;
+------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------+
; Removal Transfers                                                                     ;
+------------+------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------------------------+----------+----------+----------+----------+
; iCLK_50    ; clock_25:vga_clock|pixel_reg ; 53       ; 0        ; 0        ; 0        ;
; iCLK_50    ; iCLK_50                      ; 1        ; 0        ; 0        ; 0        ;
+------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 34    ; 34   ;
; Unconstrained Output Port Paths ; 34    ; 34   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Mon Jun 24 04:42:44 2024
Info: Command: quartus_sta DE2_70_VGA_NEW -c DE2_70_VGA_NEW
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DE2_70_VGA_NEW.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_25:vga_clock|pixel_reg clock_25:vga_clock|pixel_reg
    Info (332105): create_clock -period 1.000 -name iCLK_50 iCLK_50
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.592
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.592       -47.409 iCLK_50 
    Info (332119):    -2.221       -95.400 clock_25:vga_clock|pixel_reg 
Info (332146): Worst-case hold slack is -2.723
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.723        -2.723 iCLK_50 
    Info (332119):     0.801         0.000 clock_25:vga_clock|pixel_reg 
Info (332146): Worst-case recovery slack is -0.276
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.276        -7.217 clock_25:vga_clock|pixel_reg 
    Info (332119):    -0.269        -0.269 iCLK_50 
Info (332146): Worst-case removal slack is 0.633
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.633         0.000 clock_25:vga_clock|pixel_reg 
    Info (332119):     1.039         0.000 iCLK_50 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -23.380 iCLK_50 
    Info (332119):    -0.500       -53.000 clock_25:vga_clock|pixel_reg 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.709
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.709       -11.551 iCLK_50 
    Info (332119):    -0.469       -16.925 clock_25:vga_clock|pixel_reg 
Info (332146): Worst-case hold slack is -1.709
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.709        -1.709 iCLK_50 
    Info (332119):     0.358         0.000 clock_25:vga_clock|pixel_reg 
Info (332146): Worst-case recovery slack is 0.235
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.235         0.000 clock_25:vga_clock|pixel_reg 
    Info (332119):     0.296         0.000 iCLK_50 
Info (332146): Worst-case removal slack is 0.461
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.461         0.000 clock_25:vga_clock|pixel_reg 
    Info (332119):     0.584         0.000 iCLK_50 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -23.380 iCLK_50 
    Info (332119):    -0.500       -53.000 clock_25:vga_clock|pixel_reg 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4569 megabytes
    Info: Processing ended: Mon Jun 24 04:42:45 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


