- 提出年份: 2012
- 主要发布者: IEEE
- 特点:
    SystemVerilog 2012 引入了大量新特性，重点增强了设计语言的灵活性以及设计和验证的协同能力。

- 主要新增特性:
    - 支持接口中的随机约束 (Randomization in Interfaces): 允许在接口中定义随机约束，更灵活地生成随机测试。
    - 浅拷贝和深拷贝 (Shallow and Deep Copying): 增强了类对象的复制机制，使得类之间的数据传递更加清晰。
    - 改进的时序控制 (Timing Control): 提供了更强大的时序控制特性。
    - 模式匹配 (Pattern Matching): 增加了对位模式匹配的支持，简化了复杂硬件逻辑的编写。
    - 编译时间常量表达式 (Compile-time Constants): 支持在编译时进行常量表达式计算，优化设计性能。