3	 d:/rtl_fpga/verilog/aula36_wallace/wallace_estrutural.v
3	 d:/rtl_fpga/verilog/aula36_wallace/wallace_estrutural.v
3	 d:/rtl_fpga/verilog/aula36_wallace/wallace_estrutural.v
3	 d:/rtl_fpga/verilog/aula36_wallace/wallace_estrutural.v
3	 d:/rtl_fpga/verilog/aula36_wallace/wallace_estrutural.v
3	 d:/rtl_fpga/verilog/aula36_wallace/wallace_estrutural.v
3	 d:/rtl_fpga/verilog/aula36_wallace/wallace_estrutural.v
3	 d:/rtl_fpga/verilog/aula36_wallace/wallace_estrutural.v
3	 d:/rtl_fpga/verilog/aula36_wallace/wallace_estrutural.v
3	 d:/rtl_fpga/verilog/aula36_wallace/wallace_estrutural.v
3	 d:/rtl_fpga/verilog/aula36_wallace/wallace_estrutural.v
3	 d:/rtl_fpga/verilog/aula36_wallace/wallace_estrutural.v
3	 d:/rtl_fpga/verilog/aula36_wallace/wallace_estrutural.v
3	 d:/rtl_fpga/verilog/aula36_wallace/wallace_estrutural.v
3	 d:/rtl_fpga/verilog/aula36_wallace/wallace_estrutural.v
3	 d:/rtl_fpga/verilog/aula36_wallace/wallace_estrutural.v
3	 d:/rtl_fpga/verilog/aula36_wallace/wallace_estrutural.v
3	 d:/rtl_fpga/verilog/aula36_wallace/wallace_estrutural.v
3	 d:/rtl_fpga/verilog/aula36_wallace/wallace_estrutural.v
3	 d:/rtl_fpga/verilog/aula36_wallace/wallace_estrutural.v
3	 d:/rtl_fpga/verilog/aula36_wallace/wallace_estrutural.v
3	 d:/rtl_fpga/verilog/aula36_wallace/wallace_estrutural.v
3	 d:/rtl_fpga/verilog/aula36_wallace/wallace_estrutural.v
3	 d:/rtl_fpga/verilog/aula36_wallace/wallace_estrutural.v
3	 d:/rtl_fpga/verilog/aula36_wallace/wallace_estrutural.v
3	 d:/rtl_fpga/verilog/aula36_wallace/wallace_estrutural.v
3	 d:/rtl_fpga/verilog/aula36_wallace/wallace_estrutural.v
3	 d:/rtl_fpga/verilog/aula36_wallace/wallace_estrutural.v
3	 d:/rtl_fpga/verilog/aula36_wallace/wallace_estrutural.v
3	 d:/rtl_fpga/verilog/aula36_wallace/wallace_estrutural.v
4	 d:/rtl_fpga/verilog/aula36_wallace/full_adder_wallace.v
3	 d:/rtl_fpga/verilog/aula36_wallace/wallace_estrutural.v
3	 d:/rtl_fpga/verilog/aula36_wallace/wallace_estrutural.v
3	 d:/rtl_fpga/verilog/aula36_wallace/wallace_estrutural.v
3	 d:/rtl_fpga/verilog/aula36_wallace/wallace_estrutural.v
3	 d:/rtl_fpga/verilog/aula36_wallace/wallace_estrutural.v
3	 d:/rtl_fpga/verilog/aula36_wallace/wallace_estrutural.v
3	 d:/rtl_fpga/verilog/aula36_wallace/wallace_estrutural.v
3	 d:/rtl_fpga/verilog/aula36_wallace/wallace_estrutural.v
3	 d:/rtl_fpga/verilog/aula36_wallace/wallace_estrutural.v
3	 d:/rtl_fpga/verilog/aula36_wallace/wallace_estrutural.v
3	 d:/rtl_fpga/verilog/aula36_wallace/wallace_estrutural.v
3	 d:/rtl_fpga/verilog/aula36_wallace/wallace_estrutural.v
3	 d:/rtl_fpga/verilog/aula36_wallace/wallace_estrutural.v
3	 d:/rtl_fpga/verilog/aula36_wallace/wallace_estrutural.v
4	 d:/rtl_fpga/verilog/aula36_wallace/full_adder_wallace.v
4	 d:/rtl_fpga/verilog/aula36_wallace/full_adder_wallace.v
3	 d:/rtl_fpga/verilog/aula36_wallace/wallace_estrutural.v
3	 d:/rtl_fpga/verilog/aula36_wallace/wallace_estrutural.v
