Fitter report for keyboarToVGA
Sat Nov 16 09:25:29 2019
Quartus II 32-bit Version 12.1 Build 177 11/07/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+------------------------------------+------------------------------------------+
; Fitter Status                      ; Successful - Sat Nov 16 09:25:29 2019    ;
; Quartus II 32-bit Version          ; 12.1 Build 177 11/07/2012 SJ Web Edition ;
; Revision Name                      ; keyboarToVGA                             ;
; Top-level Entity Name              ; mainController                           ;
; Family                             ; Cyclone III                              ;
; Device                             ; EP3C16F484C6                             ;
; Timing Models                      ; Final                                    ;
; Total logic elements               ; 5,498 / 15,408 ( 36 % )                  ;
;     Total combinational functions  ; 5,278 / 15,408 ( 34 % )                  ;
;     Dedicated logic registers      ; 1,261 / 15,408 ( 8 % )                   ;
; Total registers                    ; 1261                                     ;
; Total pins                         ; 39 / 347 ( 11 % )                        ;
; Total virtual pins                 ; 0                                        ;
; Total memory bits                  ; 0 / 516,096 ( 0 % )                      ;
; Embedded Multiplier 9-bit elements ; 0 / 112 ( 0 % )                          ;
; Total PLLs                         ; 0 / 4 ( 0 % )                            ;
+------------------------------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16F484C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                           ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 4.34        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;  32.4%      ;
;     5-8 processors         ;   8.8%      ;
+----------------------------+-------------+


+-----------------------------------------+
; I/O Assignment Warnings                 ;
+----------------+------------------------+
; Pin Name       ; Reason                 ;
+----------------+------------------------+
; clk_25mhz_out  ; Missing drive strength ;
; blank_out      ; Missing drive strength ;
; csync_out      ; Missing drive strength ;
; red_out[0]     ; Missing drive strength ;
; red_out[1]     ; Missing drive strength ;
; red_out[2]     ; Missing drive strength ;
; red_out[3]     ; Missing drive strength ;
; red_out[4]     ; Missing drive strength ;
; red_out[5]     ; Missing drive strength ;
; red_out[6]     ; Missing drive strength ;
; red_out[7]     ; Missing drive strength ;
; red_out[8]     ; Missing drive strength ;
; red_out[9]     ; Missing drive strength ;
; green_out[0]   ; Missing drive strength ;
; green_out[1]   ; Missing drive strength ;
; green_out[2]   ; Missing drive strength ;
; green_out[3]   ; Missing drive strength ;
; green_out[4]   ; Missing drive strength ;
; green_out[5]   ; Missing drive strength ;
; green_out[6]   ; Missing drive strength ;
; green_out[7]   ; Missing drive strength ;
; green_out[8]   ; Missing drive strength ;
; green_out[9]   ; Missing drive strength ;
; blue_out[0]    ; Missing drive strength ;
; blue_out[1]    ; Missing drive strength ;
; blue_out[2]    ; Missing drive strength ;
; blue_out[3]    ; Missing drive strength ;
; blue_out[4]    ; Missing drive strength ;
; blue_out[5]    ; Missing drive strength ;
; blue_out[6]    ; Missing drive strength ;
; blue_out[7]    ; Missing drive strength ;
; blue_out[8]    ; Missing drive strength ;
; blue_out[9]    ; Missing drive strength ;
; horiz_sync_out ; Missing drive strength ;
; vert_sync_out  ; Missing drive strength ;
+----------------+------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 6631 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 6631 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 6621    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/K4tr1n4/Desktop/LH2k19-2/Trab/tetriseAlteraVHDL-master/keyboardToVga/keyboarToVGA.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 5,498 / 15,408 ( 36 % ) ;
;     -- Combinational with no register       ; 4237                    ;
;     -- Register only                        ; 220                     ;
;     -- Combinational with a register        ; 1041                    ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 3704                    ;
;     -- 3 input functions                    ; 1263                    ;
;     -- <=2 input functions                  ; 311                     ;
;     -- Register only                        ; 220                     ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 5214                    ;
;     -- arithmetic mode                      ; 64                      ;
;                                             ;                         ;
; Total registers*                            ; 1,261 / 17,068 ( 7 % )  ;
;     -- Dedicated logic registers            ; 1,261 / 15,408 ( 8 % )  ;
;     -- I/O registers                        ; 0 / 1,660 ( 0 % )       ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 372 / 963 ( 39 % )      ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 39 / 347 ( 11 % )       ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )          ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )           ;
;                                             ;                         ;
; Global signals                              ; 3                       ;
; M9Ks                                        ; 0 / 56 ( 0 % )          ;
; Total block memory bits                     ; 0 / 516,096 ( 0 % )     ;
; Total block memory implementation bits      ; 0 / 516,096 ( 0 % )     ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )         ;
; PLLs                                        ; 0 / 4 ( 0 % )           ;
; Global clocks                               ; 3 / 20 ( 15 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 15% / 15% / 15%         ;
; Peak interconnect usage (total/H/V)         ; 52% / 50% / 53%         ;
; Maximum fan-out                             ; 1240                    ;
; Highest non-global fan-out                  ; 538                     ;
; Total fan-out                               ; 25393                   ;
; Average fan-out                             ; 3.71                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 5498 / 15408 ( 36 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 4237                  ; 0                              ;
;     -- Register only                        ; 220                   ; 0                              ;
;     -- Combinational with a register        ; 1041                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 3704                  ; 0                              ;
;     -- 3 input functions                    ; 1263                  ; 0                              ;
;     -- <=2 input functions                  ; 311                   ; 0                              ;
;     -- Register only                        ; 220                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 5214                  ; 0                              ;
;     -- arithmetic mode                      ; 64                    ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 1261                  ; 0                              ;
;     -- Dedicated logic registers            ; 1261 / 15408 ( 8 % )  ; 0 / 15408 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 372 / 963 ( 39 % )    ; 0 / 963 ( 0 % )                ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 39                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )       ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 3 / 24 ( 12 % )       ; 0 / 24 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 25388                 ; 5                              ;
;     -- Registered Connections               ; 9230                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 4                     ; 0                              ;
;     -- Output Ports                         ; 35                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                     ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk_50mhz ; G2    ; 1        ; 0            ; 14           ; 0            ; 1209                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; kbclk     ; AA12  ; 4        ; 21           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; kbdata    ; AB12  ; 4        ; 21           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; rst       ; G1    ; 1        ; 0            ; 14           ; 7            ; 1255                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; blank_out      ; M21   ; 5        ; 41           ; 14           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; blue_out[0]    ; N18   ; 5        ; 41           ; 13           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; blue_out[1]    ; M20   ; 5        ; 41           ; 14           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; blue_out[2]    ; M19   ; 5        ; 41           ; 14           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; blue_out[3]    ; M22   ; 5        ; 41           ; 13           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; blue_out[4]    ; N19   ; 5        ; 41           ; 12           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; blue_out[5]    ; P21   ; 5        ; 41           ; 12           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; blue_out[6]    ; R21   ; 5        ; 41           ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; blue_out[7]    ; N17   ; 5        ; 41           ; 12           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; blue_out[8]    ; N20   ; 5        ; 41           ; 12           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; blue_out[9]    ; N21   ; 5        ; 41           ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; clk_25mhz_out  ; H11   ; 8        ; 19           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; csync_out      ; F14   ; 7        ; 37           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; green_out[0]   ; L22   ; 6        ; 41           ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; green_out[1]   ; L21   ; 6        ; 41           ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; green_out[2]   ; L15   ; 6        ; 41           ; 17           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; green_out[3]   ; K19   ; 6        ; 41           ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; green_out[4]   ; K15   ; 6        ; 41           ; 18           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; green_out[5]   ; J22   ; 6        ; 41           ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; green_out[6]   ; J15   ; 6        ; 41           ; 19           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; green_out[7]   ; K21   ; 6        ; 41           ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; green_out[8]   ; K16   ; 6        ; 41           ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; green_out[9]   ; J16   ; 6        ; 41           ; 20           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; horiz_sync_out ; L16   ; 6        ; 41           ; 17           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; red_out[0]     ; AB16  ; 4        ; 28           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; red_out[1]     ; V13   ; 4        ; 30           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; red_out[2]     ; R22   ; 5        ; 41           ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; red_out[3]     ; W14   ; 4        ; 30           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; red_out[4]     ; R18   ; 5        ; 41           ; 9            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; red_out[5]     ; M16   ; 5        ; 41           ; 14           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; red_out[6]     ; N16   ; 5        ; 41           ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; red_out[7]     ; R19   ; 5        ; 41           ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; red_out[8]     ; P22   ; 5        ; 41           ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; red_out[9]     ; P20   ; 5        ; 41           ; 10           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; vert_sync_out  ; N22   ; 5        ; 41           ; 13           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; D1       ; DIFFIO_L4n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; DIFFIO_R21n, DEV_OE         ; Use as regular IO        ; vert_sync_out           ; Dual Purpose Pin          ;
; N21      ; DIFFIO_R21p, DEV_CLRn       ; Use as regular IO        ; blue_out[9]             ; Dual Purpose Pin          ;
; M18      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; L22      ; DIFFIO_R17n, INIT_DONE      ; Use as regular IO        ; green_out[0]            ; Dual Purpose Pin          ;
; L21      ; DIFFIO_R17p, CRC_ERROR      ; Use as regular IO        ; green_out[1]            ; Dual Purpose Pin          ;
; K22      ; DIFFIO_R16n, nCEO           ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; K21      ; DIFFIO_R16p, CLKUSR         ; Use as regular IO        ; green_out[7]            ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 6 / 33 ( 18 % )  ; 3.3V          ; --           ;
; 2        ; 0 / 48 ( 0 % )   ; 3.3V          ; --           ;
; 3        ; 0 / 46 ( 0 % )   ; 3.3V          ; --           ;
; 4        ; 5 / 41 ( 12 % )  ; 3.3V          ; --           ;
; 5        ; 19 / 46 ( 41 % ) ; 3.3V          ; --           ;
; 6        ; 12 / 43 ( 28 % ) ; 3.3V          ; --           ;
; 7        ; 1 / 47 ( 2 % )   ; 3.3V          ; --           ;
; 8        ; 1 / 43 ( 2 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 350        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 345        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 336        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 334        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 332        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 328        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 326        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 312        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 307        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 298        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 296        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 291        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 290        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA3      ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 136        ; 4        ; kbclk                                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA13     ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 140        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 149        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 151        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 169        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 178        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 137        ; 4        ; kbdata                                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB13     ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 150        ; 4        ; red_out[0]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB17     ; 152        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 162        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B3       ; 355        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 351        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 346        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 337        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 335        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 333        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 329        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 327        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 315        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 313        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 308        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 299        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 297        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 292        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 289        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 269        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 268        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 358        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 340        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 267        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 266        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 357        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 325        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 317        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 316        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 311        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 301        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 294        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 255        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 347        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 348        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 318        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 302        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ; 306        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F14      ; 279        ; 7        ; csync_out                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F15      ; 276        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 272        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 251        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 250        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 39         ; 1        ; rst                                                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G2       ; 38         ; 1        ; clk_50mhz                                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 353        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 342        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 341        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 331        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 305        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G13      ; 295        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 278        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 277        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 273        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 264        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G22      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ; 343        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 323        ; 8        ; clk_25mhz_out                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H12      ; 304        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 303        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 288        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 287        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 259        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 265        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 254        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 253        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 246        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 245        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; green_out[6]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J16      ; 243        ; 6        ; green_out[9]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J17      ; 258        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 249        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 241        ; 6        ; green_out[5]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; green_out[4]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K16      ; 244        ; 6        ; green_out[8]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K17      ; 247        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K18      ; 248        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 237        ; 6        ; green_out[3]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; green_out[7]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K22      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; green_out[2]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L16      ; 232        ; 6        ; horiz_sync_out                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; green_out[1]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L22      ; 234        ; 6        ; green_out[0]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M1       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M6       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 65         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ; 222        ; 5        ; red_out[5]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; blue_out[2]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M20      ; 220        ; 5        ; blue_out[1]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M21      ; 219        ; 5        ; blank_out                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M22      ; 218        ; 5        ; blue_out[3]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 64         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 196        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 205        ; 5        ; red_out[6]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N17      ; 214        ; 5        ; blue_out[7]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N18      ; 215        ; 5        ; blue_out[0]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N19      ; 213        ; 5        ; blue_out[4]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N20      ; 212        ; 5        ; blue_out[8]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N21      ; 217        ; 5        ; blue_out[9]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N22      ; 216        ; 5        ; vert_sync_out                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P1       ; 53         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 63         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 192        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 193        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 197        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; red_out[9]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P21      ; 211        ; 5        ; blue_out[5]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P22      ; 210        ; 5        ; red_out[8]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 55         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R9       ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R18      ; 203        ; 5        ; red_out[4]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R19      ; 204        ; 5        ; red_out[7]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R20      ; 200        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 207        ; 5        ; blue_out[6]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R22      ; 206        ; 5        ; red_out[2]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 161        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 187        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 202        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 201        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 61         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 113        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 142        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 154        ; 4        ; red_out[1]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V14      ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 158        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 198        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 155        ; 4        ; red_out[3]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W15      ; 159        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 191        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 185        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                     ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------+--------------+
; Compilation Hierarchy Node                     ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                       ; Library Name ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------+--------------+
; |mainController                                ; 5498 (5335) ; 1261 (1144)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 39   ; 0            ; 4237 (4192)  ; 220 (192)         ; 1041 (959)       ; |mainController                                           ;              ;
;    |binaryToDeccimal:u_binaryToDeccimal_level| ; 34 (34)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 28 (28)          ; |mainController|binaryToDeccimal:u_binaryToDeccimal_level ;              ;
;    |binaryToDeccimal:u_binaryToDeccimal_score| ; 23 (23)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 22 (22)          ; |mainController|binaryToDeccimal:u_binaryToDeccimal_score ;              ;
;    |keyPS2controller:u_keyPS2controller|       ; 57 (57)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 25 (25)           ; 21 (21)          ; |mainController|keyPS2controller:u_keyPS2controller       ;              ;
;    |vga_controller:u_vga_sync|                 ; 51 (51)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 3 (3)             ; 21 (21)          ; |mainController|vga_controller:u_vga_sync                 ;              ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                            ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; clk_25mhz_out  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; blank_out      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csync_out      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; red_out[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; red_out[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; red_out[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; red_out[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; red_out[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; red_out[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; red_out[6]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; red_out[7]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; red_out[8]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; red_out[9]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; green_out[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; green_out[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; green_out[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; green_out[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; green_out[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; green_out[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; green_out[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; green_out[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; green_out[8]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; green_out[9]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; blue_out[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; blue_out[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; blue_out[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; blue_out[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; blue_out[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; blue_out[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; blue_out[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; blue_out[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; blue_out[8]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; blue_out[9]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; horiz_sync_out ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vert_sync_out  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk_50mhz      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rst            ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; kbclk          ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; kbdata         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; clk_50mhz           ;                   ;         ;
; rst                 ;                   ;         ;
; kbclk               ;                   ;         ;
; kbdata              ;                   ;         ;
+---------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                   ;
+--------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                   ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Selector3~0                                            ; LCCOMB_X28_Y10_N18 ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; binaryToDeccimal:u_binaryToDeccimal_level|Selector11~1 ; LCCOMB_X29_Y13_N14 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; binaryToDeccimal:u_binaryToDeccimal_level|state_q.op   ; FF_X29_Y13_N23     ; 47      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; binaryToDeccimal:u_binaryToDeccimal_score|Selector27~0 ; LCCOMB_X29_Y13_N16 ; 43      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; clk_50mhz                                              ; PIN_G2             ; 1209    ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; cloked_position_x~0                                    ; LCCOMB_X23_Y16_N18 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; collisionR_reg~0                                       ; LCCOMB_X27_Y10_N20 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fsm_AddObject_Run                                      ; LCCOMB_X19_Y11_N28 ; 428     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fsm_NewObject~0                                        ; LCCOMB_X14_Y14_N2  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; go_next~0                                              ; LCCOMB_X28_Y10_N20 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; keyPS2controller:u_keyPS2controller|bautrate~0         ; LCCOMB_X27_Y6_N8   ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; keyPS2controller:u_keyPS2controller|data_save_reg[2]~0 ; LCCOMB_X27_Y6_N28  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; keyPS2controller:u_keyPS2controller|run_shift~1        ; LCCOMB_X27_Y6_N14  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; line_reg~5                                             ; LCCOMB_X16_Y12_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; matrix_reg[10][1]~38                                   ; LCCOMB_X15_Y6_N14  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; matrix_reg[11][0]~22                                   ; LCCOMB_X20_Y5_N26  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; matrix_reg[12][7]~43                                   ; LCCOMB_X20_Y6_N10  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; matrix_reg[13][13]~31                                  ; LCCOMB_X17_Y10_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; matrix_reg[14][0]~41                                   ; LCCOMB_X16_Y6_N28  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; matrix_reg[15][5]~16                                   ; LCCOMB_X17_Y6_N14  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; matrix_reg[16][1]~48                                   ; LCCOMB_X14_Y14_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; matrix_reg[17][0]~26                                   ; LCCOMB_X16_Y16_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; matrix_reg[18][8]~36                                   ; LCCOMB_X20_Y15_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; matrix_reg[19][6]~15                                   ; LCCOMB_X16_Y17_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; matrix_reg[1][1]~33                                    ; LCCOMB_X12_Y9_N22  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; matrix_reg[20][9]~46                                   ; LCCOMB_X12_Y14_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; matrix_reg[21][5]~24                                   ; LCCOMB_X16_Y21_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; matrix_reg[22][1]~35                                   ; LCCOMB_X16_Y21_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; matrix_reg[23][0]~12                                   ; LCCOMB_X20_Y21_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; matrix_reg[24][10]~44                                  ; LCCOMB_X16_Y20_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; matrix_reg[25][3]~25                                   ; LCCOMB_X15_Y13_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; matrix_reg[26][9]~13                                   ; LCCOMB_X16_Y9_N26  ; 67      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; matrix_reg[26][9]~34                                   ; LCCOMB_X19_Y19_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; matrix_reg[27][1]~14                                   ; LCCOMB_X17_Y18_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; matrix_reg[28][2]~42                                   ; LCCOMB_X16_Y15_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; matrix_reg[29][1]~27                                   ; LCCOMB_X16_Y15_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; matrix_reg[2][7]~40                                    ; LCCOMB_X12_Y9_N26  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; matrix_reg[3][1]~23                                    ; LCCOMB_X12_Y9_N2   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; matrix_reg[4][15]~47                                   ; LCCOMB_X9_Y12_N6   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; matrix_reg[5][1]~30                                    ; LCCOMB_X12_Y9_N0   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; matrix_reg[6][15]~37                                   ; LCCOMB_X17_Y10_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; matrix_reg[7][7]~17                                    ; LCCOMB_X17_Y11_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; matrix_reg[8][2]~45                                    ; LCCOMB_X17_Y9_N8   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; matrix_reg[9][9]~32                                    ; LCCOMB_X15_Y8_N2   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; object_reg[0][2]~11                                    ; LCCOMB_X28_Y10_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; position_y_reg[2]~0                                    ; LCCOMB_X14_Y12_N24 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; randum_sel_next[1]~7                                   ; LCCOMB_X27_Y10_N22 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rst                                                    ; PIN_G1             ; 1240    ; Async. clear, Latch enable ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; state_reg.AddMatrix                                    ; FF_X27_Y10_N27     ; 513     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; state_reg.idleClear                                    ; FF_X26_Y8_N21      ; 524     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; vga_controller:u_vga_sync|Equal0~2                     ; LCCOMB_X29_Y15_N30 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga_controller:u_vga_sync|clkdiv                       ; FF_X19_Y28_N15     ; 52      ; Clock                      ; yes    ; Global Clock         ; GCLK14           ; --                        ;
+--------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                              ;
+----------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                             ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk_50mhz                        ; PIN_G2         ; 1209    ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; rst                              ; PIN_G1         ; 1240    ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; vga_controller:u_vga_sync|clkdiv ; FF_X19_Y28_N15 ; 52      ; 30                                   ; Global Clock         ; GCLK14           ; --                        ;
+----------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                    ;
+----------------------------------------------------------+---------+
; Name                                                     ; Fan-Out ;
+----------------------------------------------------------+---------+
; coln_reg[0]~head_lut                                     ; 538     ;
; state_reg.idleClear                                      ; 524     ;
; state_reg.AddMatrix                                      ; 513     ;
; matrix_display_next~1                                    ; 512     ;
; state_reg.CollusionDetected                              ; 477     ;
; fsm_AddObject_Run                                        ; 428     ;
; vga_controller:u_vga_sync|vc[0]                          ; 419     ;
; line_reg[4]~head_lut                                     ; 399     ;
; vga_controller:u_vga_sync|hc[0]                          ; 382     ;
; matrix_display_next~2                                    ; 353     ;
; rom_addr[6]~11                                           ; 300     ;
; rom_addr[4]~33                                           ; 287     ;
; vga_controller:u_vga_sync|hc[2]                          ; 283     ;
; rom_addr[5]~43                                           ; 281     ;
; rom_addr[7]~22                                           ; 198     ;
; rom_addr[8]~13                                           ; 193     ;
; rom_addr[10]~4                                           ; 187     ;
; vga_controller:u_vga_sync|hc[1]                          ; 169     ;
; state_reg.GameOverFin                                    ; 167     ;
; state_reg.StartGameDebut                                 ; 164     ;
; rom_addrkey[6]~3                                         ; 156     ;
; vga_controller:u_vga_sync|vc[3]                          ; 154     ;
; rom_addrkey[5]~1                                         ; 141     ;
; rom_addrkey[4]~0                                         ; 141     ;
; vga_controller:u_vga_sync|vc[2]                          ; 141     ;
; vga_controller:u_vga_sync|vc[4]                          ; 118     ;
; state_reg.EndAddObject                                   ; 117     ;
; state_reg.BeginAddObject                                 ; 116     ;
; vga_controller:u_vga_sync|vc[7]                          ; 111     ;
; vga_controller:u_vga_sync|vc[5]                          ; 109     ;
; vga_controller:u_vga_sync|hc[7]                          ; 104     ;
; vga_controller:u_vga_sync|vc[6]                          ; 101     ;
; Add7~2                                                   ; 97      ;
; Add7~1                                                   ; 97      ;
; rom_addrkey[8]~2                                         ; 84      ;
; rom_addrkey[7]~5                                         ; 83      ;
; coln_reg[1]~head_lut                                     ; 80      ;
; vga_controller:u_vga_sync|vc[1]                          ; 79      ;
; coln_reg[3]~head_lut                                     ; 78      ;
; line_reg[1]~head_lut                                     ; 76      ;
; line_reg[3]~head_lut                                     ; 74      ;
; line_reg[2]~head_lut                                     ; 71      ;
; Add10~0                                                  ; 69      ;
; coln_reg[2]~head_lut                                     ; 69      ;
; rom_addr_dy_key~10                                       ; 69      ;
; Add10~1                                                  ; 68      ;
; line_reg[0]~head_lut                                     ; 68      ;
; matrix_reg[26][9]~13                                     ; 67      ;
; rom_addr[5]~42                                           ; 63      ;
; rom_addr[5]~40                                           ; 63      ;
; rom_addrkey[10]~4                                        ; 56      ;
; Add7~0                                                   ; 55      ;
; vga_controller:u_vga_sync|hc[6]                          ; 51      ;
; binaryToDeccimal:u_binaryToDeccimal_level|state_q.op     ; 47      ;
; binaryToDeccimal:u_binaryToDeccimal_score|Selector27~0   ; 43      ;
; vga_controller:u_vga_sync|hc[5]                          ; 41      ;
; Mux3~0                                                   ; 38      ;
; vga_controller:u_vga_sync|hc[4]                          ; 38      ;
; Mux4~0                                                   ; 34      ;
; state_reg.RemoveFullLine                                 ; 33      ;
; rom_addr[6]~10                                           ; 32      ;
; vga_controller:u_vga_sync|hc[3]                          ; 32      ;
; matrix_display_next~477                                  ; 31      ;
; Decoder0~21                                              ; 31      ;
; Decoder0~1                                               ; 29      ;
; Equal29~9                                                ; 29      ;
; matrix_display_next~368                                  ; 28      ;
; matrix_display_next~381                                  ; 27      ;
; Decoder0~12                                              ; 27      ;
; matrix_display_next~511                                  ; 26      ;
; Decoder0~25                                              ; 26      ;
; Decoder0~19                                              ; 26      ;
; rom_addr[6]~24                                           ; 26      ;
; Decoder0~13                                              ; 25      ;
; Mux5~0                                                   ; 25      ;
; matrix_display_next~486                                  ; 24      ;
; matrix_display_next~335                                  ; 24      ;
; Decoder0~17                                              ; 24      ;
; Decoder0~15                                              ; 24      ;
; rom_addr[10]~2                                           ; 24      ;
; matrix_display_next~340                                  ; 23      ;
; Decoder0~26                                              ; 23      ;
; Decoder0~23                                              ; 23      ;
; matrix_display_next~3                                    ; 23      ;
; Decoder0~24                                              ; 22      ;
; Decoder0~5                                               ; 22      ;
; rom_addr[7]~17                                           ; 22      ;
; matrix_display_next~163                                  ; 21      ;
; matrix_display_next~14                                   ; 21      ;
; Decoder0~0                                               ; 21      ;
; matrix_display_next~55                                   ; 20      ;
; Decoder0~8                                               ; 20      ;
; Decoder0~4                                               ; 20      ;
; rom_addr[7]~45                                           ; 20      ;
; Decoder1~7                                               ; 19      ;
; matrix_display_next~166                                  ; 19      ;
; Decoder1~2                                               ; 19      ;
; rom_addr[10]~0                                           ; 19      ;
; kb_ack                                                   ; 17      ;
; matrix_display_next~520                                  ; 17      ;
; matrix_display_next~238                                  ; 17      ;
; Mux2~0                                                   ; 17      ;
; matrix_reg[16][1]~48                                     ; 16      ;
; matrix_reg[4][15]~47                                     ; 16      ;
; matrix_reg[20][9]~46                                     ; 16      ;
; matrix_reg[8][2]~45                                      ; 16      ;
; matrix_reg[24][10]~44                                    ; 16      ;
; matrix_reg[12][7]~43                                     ; 16      ;
; matrix_reg[28][2]~42                                     ; 16      ;
; matrix_reg[14][0]~41                                     ; 16      ;
; matrix_reg[2][7]~40                                      ; 16      ;
; matrix_reg[10][1]~38                                     ; 16      ;
; matrix_reg[6][15]~37                                     ; 16      ;
; matrix_reg[18][8]~36                                     ; 16      ;
; matrix_reg[22][1]~35                                     ; 16      ;
; matrix_reg[26][9]~34                                     ; 16      ;
; matrix_reg[1][1]~33                                      ; 16      ;
; matrix_reg[9][9]~32                                      ; 16      ;
; matrix_reg[13][13]~31                                    ; 16      ;
; matrix_reg[5][1]~30                                      ; 16      ;
; matrix_reg[29][1]~27                                     ; 16      ;
; matrix_reg[17][0]~26                                     ; 16      ;
; matrix_reg[25][3]~25                                     ; 16      ;
; matrix_reg[21][5]~24                                     ; 16      ;
; matrix_reg[3][1]~23                                      ; 16      ;
; matrix_reg[11][0]~22                                     ; 16      ;
; matrix_reg[7][7]~17                                      ; 16      ;
; matrix_reg[15][5]~16                                     ; 16      ;
; matrix_reg[19][6]~15                                     ; 16      ;
; matrix_reg[27][1]~14                                     ; 16      ;
; matrix_reg[23][0]~12                                     ; 16      ;
; keyPS2controller:u_keyPS2controller|data_save_reg[2]~0   ; 16      ;
; Decoder1~15                                              ; 16      ;
; Decoder1~6                                               ; 16      ;
; Mux1~0                                                   ; 16      ;
; rst~input                                                ; 15      ;
; state_reg.WaitNextFrameNew                               ; 15      ;
; vga_controller:u_vga_sync|vc[9]                          ; 15      ;
; matrix_display_next~230                                  ; 14      ;
; Decoder1~5                                               ; 14      ;
; matrix_display_next~65                                   ; 14      ;
; Decoder0~10                                              ; 14      ;
; Decoder1~3                                               ; 13      ;
; vga_controller:u_vga_sync|Equal0~2                       ; 13      ;
; keyPS2controller:u_keyPS2controller|bautrate~0           ; 12      ;
; Decoder1~4                                               ; 12      ;
; Decoder0~11                                              ; 12      ;
; Decoder1~1                                               ; 12      ;
; fsm_NewObject~0                                          ; 12      ;
; pixel_txt~123                                            ; 12      ;
; pixel_txt~160                                            ; 11      ;
; Decoder1~9                                               ; 10      ;
; Decoder1~0                                               ; 10      ;
; position_y_reg[0]                                        ; 10      ;
; position_y_reg[1]                                        ; 10      ;
; keyPS2controller:u_keyPS2controller|Equal2~2             ; 10      ;
; process_1~11                                             ; 10      ;
; process_1~2                                              ; 10      ;
; rom_addr[4]~31                                           ; 10      ;
; rom_addr[4]~27                                           ; 10      ;
; process_1~1                                              ; 10      ;
; rom_addr_dy_key~9                                        ; 10      ;
; rom_addr_dy_key~1                                        ; 10      ;
; go_next~0                                                ; 9       ;
; Decoder1~13                                              ; 9       ;
; Decoder1~8                                               ; 9       ;
; Decoder0~18                                              ; 9       ;
; position_x_reg[1]                                        ; 9       ;
; pixel_txt~129                                            ; 9       ;
; rom_addr[4]~46                                           ; 9       ;
; Equal29~2                                                ; 9       ;
; keyPS2controller:u_keyPS2controller|run_shift~1          ; 8       ;
; line_reg~5                                               ; 8       ;
; object_reg[0][2]~11                                      ; 8       ;
; Selector3~0                                              ; 8       ;
; Decoder0~40                                              ; 8       ;
; Decoder0~39                                              ; 8       ;
; Decoder0~32                                              ; 8       ;
; Decoder0~14                                              ; 8       ;
; Decoder0~7                                               ; 8       ;
; position_x_reg[2]                                        ; 8       ;
; position_x_reg[0]                                        ; 8       ;
; rom_addr_dy~1                                            ; 8       ;
; vga_controller:u_vga_sync|hc[8]                          ; 8       ;
; Decoder0~41                                              ; 7       ;
; Decoder0~35                                              ; 7       ;
; Decoder1~14                                              ; 7       ;
; Decoder0~31                                              ; 7       ;
; Decoder0~20                                              ; 7       ;
; Decoder0~9                                               ; 7       ;
; position_x_reg[3]                                        ; 7       ;
; Mux10~0                                                  ; 7       ;
; randum_sel[1]                                            ; 7       ;
; pixel_txt_key~97                                         ; 7       ;
; position_y_reg[2]                                        ; 6       ;
; Decoder0~38                                              ; 6       ;
; Decoder0~34                                              ; 6       ;
; Decoder0~33                                              ; 6       ;
; Decoder1~11                                              ; 6       ;
; Decoder0~30                                              ; 6       ;
; Decoder0~28                                              ; 6       ;
; Decoder0~6                                               ; 6       ;
; position_x_reg[4]                                        ; 6       ;
; pixel_txt~80                                             ; 6       ;
; randum_sel[0]                                            ; 6       ;
; randum_sel[2]                                            ; 6       ;
; Mux0~0                                                   ; 6       ;
; vga_controller:u_vga_sync|vc[8]                          ; 6       ;
; binaryToDeccimal:u_binaryToDeccimal_level|iteration_q[0] ; 6       ;
; cloked_position_x~0                                      ; 5       ;
; position_y_reg[3]                                        ; 5       ;
; Decoder0~36                                              ; 5       ;
; Decoder1~10                                              ; 5       ;
; Decoder0~3                                               ; 5       ;
; matrix_reg[0][6]                                         ; 5       ;
; matrix_reg[0][7]                                         ; 5       ;
; matrix_reg[0][0]                                         ; 5       ;
; matrix_reg[0][1]                                         ; 5       ;
; matrix_reg[0][2]                                         ; 5       ;
; matrix_reg[0][3]                                         ; 5       ;
; matrix_reg[0][4]                                         ; 5       ;
; matrix_reg[0][5]                                         ; 5       ;
; matrix_reg[0][14]                                        ; 5       ;
; matrix_reg[0][15]                                        ; 5       ;
; matrix_reg[0][8]                                         ; 5       ;
; matrix_reg[0][9]                                         ; 5       ;
; matrix_reg[0][10]                                        ; 5       ;
; matrix_reg[0][11]                                        ; 5       ;
; matrix_reg[0][12]                                        ; 5       ;
; matrix_reg[0][13]                                        ; 5       ;
; pixel_txt~265                                            ; 5       ;
; pixel_txt~174                                            ; 5       ;
; pixel_txt~91                                             ; 5       ;
; binaryToDeccimal:u_binaryToDeccimal_score|decimal0_q[0]  ; 5       ;
; binaryToDeccimal:u_binaryToDeccimal_level|decimal0_q[0]  ; 5       ;
; vga_controller:u_vga_sync|Equal1~0                       ; 5       ;
; vga_controller:u_vga_sync|blank_proc~1                   ; 5       ;
; vga_controller:u_vga_sync|hc[9]                          ; 5       ;
; matrix_reg[16][6]                                        ; 5       ;
; matrix_reg[16][7]                                        ; 5       ;
; matrix_reg[16][0]                                        ; 5       ;
; matrix_reg[16][1]                                        ; 5       ;
; matrix_reg[16][2]                                        ; 5       ;
; matrix_reg[16][3]                                        ; 5       ;
; matrix_reg[16][4]                                        ; 5       ;
; matrix_reg[16][5]                                        ; 5       ;
; matrix_reg[16][14]                                       ; 5       ;
; matrix_reg[16][15]                                       ; 5       ;
; matrix_reg[16][8]                                        ; 5       ;
; matrix_reg[16][9]                                        ; 5       ;
; matrix_reg[16][10]                                       ; 5       ;
; matrix_reg[16][11]                                       ; 5       ;
; matrix_reg[16][12]                                       ; 5       ;
; matrix_reg[16][13]                                       ; 5       ;
; matrix_reg[20][14]                                       ; 5       ;
; matrix_reg[20][15]                                       ; 5       ;
; matrix_reg[20][2]                                        ; 5       ;
; matrix_reg[20][3]                                        ; 5       ;
; matrix_reg[20][10]                                       ; 5       ;
; matrix_reg[20][11]                                       ; 5       ;
; matrix_reg[20][6]                                        ; 5       ;
; matrix_reg[20][7]                                        ; 5       ;
; matrix_reg[4][12]                                        ; 5       ;
; matrix_reg[4][13]                                        ; 5       ;
; matrix_reg[4][0]                                         ; 5       ;
; matrix_reg[4][1]                                         ; 5       ;
; matrix_reg[4][8]                                         ; 5       ;
; matrix_reg[4][9]                                         ; 5       ;
; matrix_reg[4][4]                                         ; 5       ;
; matrix_reg[4][5]                                         ; 5       ;
; matrix_reg[4][14]                                        ; 5       ;
; matrix_reg[4][15]                                        ; 5       ;
; matrix_reg[4][2]                                         ; 5       ;
; matrix_reg[4][3]                                         ; 5       ;
; matrix_reg[4][10]                                        ; 5       ;
; matrix_reg[4][11]                                        ; 5       ;
; matrix_reg[4][6]                                         ; 5       ;
; matrix_reg[4][7]                                         ; 5       ;
; matrix_reg[20][12]                                       ; 5       ;
; matrix_reg[20][13]                                       ; 5       ;
; matrix_reg[20][0]                                        ; 5       ;
; matrix_reg[20][1]                                        ; 5       ;
; matrix_reg[20][8]                                        ; 5       ;
; matrix_reg[20][9]                                        ; 5       ;
; matrix_reg[20][4]                                        ; 5       ;
; matrix_reg[20][5]                                        ; 5       ;
; matrix_reg[24][14]                                       ; 5       ;
; matrix_reg[24][15]                                       ; 5       ;
; matrix_reg[24][4]                                        ; 5       ;
; matrix_reg[24][5]                                        ; 5       ;
; matrix_reg[24][6]                                        ; 5       ;
; matrix_reg[24][7]                                        ; 5       ;
; matrix_reg[24][12]                                       ; 5       ;
; matrix_reg[24][13]                                       ; 5       ;
; matrix_reg[8][10]                                        ; 5       ;
; matrix_reg[8][11]                                        ; 5       ;
; matrix_reg[8][0]                                         ; 5       ;
; matrix_reg[8][1]                                         ; 5       ;
; matrix_reg[8][2]                                         ; 5       ;
; matrix_reg[8][3]                                         ; 5       ;
; matrix_reg[8][8]                                         ; 5       ;
; matrix_reg[8][9]                                         ; 5       ;
; matrix_reg[8][14]                                        ; 5       ;
; matrix_reg[8][15]                                        ; 5       ;
; matrix_reg[8][4]                                         ; 5       ;
; matrix_reg[8][5]                                         ; 5       ;
; matrix_reg[8][6]                                         ; 5       ;
; matrix_reg[8][7]                                         ; 5       ;
; matrix_reg[8][12]                                        ; 5       ;
; matrix_reg[8][13]                                        ; 5       ;
; matrix_reg[24][10]                                       ; 5       ;
; matrix_reg[24][11]                                       ; 5       ;
; matrix_reg[24][0]                                        ; 5       ;
; matrix_reg[24][1]                                        ; 5       ;
; matrix_reg[24][2]                                        ; 5       ;
; matrix_reg[24][3]                                        ; 5       ;
; matrix_reg[24][8]                                        ; 5       ;
; matrix_reg[24][9]                                        ; 5       ;
; matrix_reg[28][14]                                       ; 5       ;
; matrix_reg[28][15]                                       ; 5       ;
; matrix_reg[28][4]                                        ; 5       ;
; matrix_reg[28][5]                                        ; 5       ;
; matrix_reg[28][6]                                        ; 5       ;
; matrix_reg[28][7]                                        ; 5       ;
; matrix_reg[28][12]                                       ; 5       ;
; matrix_reg[28][13]                                       ; 5       ;
; matrix_reg[12][10]                                       ; 5       ;
; matrix_reg[12][11]                                       ; 5       ;
; matrix_reg[12][0]                                        ; 5       ;
; matrix_reg[12][1]                                        ; 5       ;
; matrix_reg[12][8]                                        ; 5       ;
; matrix_reg[12][9]                                        ; 5       ;
; matrix_reg[12][2]                                        ; 5       ;
; matrix_reg[12][3]                                        ; 5       ;
; matrix_reg[12][14]                                       ; 5       ;
; matrix_reg[12][15]                                       ; 5       ;
; matrix_reg[12][4]                                        ; 5       ;
; matrix_reg[12][5]                                        ; 5       ;
; matrix_reg[12][12]                                       ; 5       ;
; matrix_reg[12][13]                                       ; 5       ;
; matrix_reg[12][6]                                        ; 5       ;
; matrix_reg[12][7]                                        ; 5       ;
; matrix_reg[28][10]                                       ; 5       ;
; matrix_reg[28][11]                                       ; 5       ;
; matrix_reg[28][0]                                        ; 5       ;
; matrix_reg[28][1]                                        ; 5       ;
; matrix_reg[28][8]                                        ; 5       ;
; matrix_reg[28][9]                                        ; 5       ;
; matrix_reg[28][2]                                        ; 5       ;
; matrix_reg[28][3]                                        ; 5       ;
; matrix_reg[18][14]                                       ; 5       ;
; matrix_reg[18][15]                                       ; 5       ;
; matrix_reg[18][2]                                        ; 5       ;
; matrix_reg[18][3]                                        ; 5       ;
; matrix_reg[18][10]                                       ; 5       ;
; matrix_reg[18][11]                                       ; 5       ;
; matrix_reg[18][6]                                        ; 5       ;
; matrix_reg[18][7]                                        ; 5       ;
; matrix_reg[22][14]                                       ; 5       ;
; matrix_reg[22][15]                                       ; 5       ;
; matrix_reg[22][2]                                        ; 5       ;
; matrix_reg[22][3]                                        ; 5       ;
; matrix_reg[22][10]                                       ; 5       ;
; matrix_reg[22][11]                                       ; 5       ;
; matrix_reg[22][6]                                        ; 5       ;
; matrix_reg[22][7]                                        ; 5       ;
; matrix_reg[26][14]                                       ; 5       ;
; matrix_reg[26][15]                                       ; 5       ;
; matrix_reg[26][2]                                        ; 5       ;
; matrix_reg[26][3]                                        ; 5       ;
; matrix_reg[26][6]                                        ; 5       ;
; matrix_reg[26][7]                                        ; 5       ;
; matrix_reg[26][10]                                       ; 5       ;
; matrix_reg[26][11]                                       ; 5       ;
; matrix_reg[14][12]                                       ; 5       ;
; matrix_reg[14][13]                                       ; 5       ;
; matrix_reg[14][0]                                        ; 5       ;
; matrix_reg[14][1]                                        ; 5       ;
; matrix_reg[14][8]                                        ; 5       ;
; matrix_reg[14][9]                                        ; 5       ;
; matrix_reg[14][4]                                        ; 5       ;
; matrix_reg[14][5]                                        ; 5       ;
; matrix_reg[2][12]                                        ; 5       ;
; matrix_reg[2][13]                                        ; 5       ;
; matrix_reg[2][0]                                         ; 5       ;
; matrix_reg[2][1]                                         ; 5       ;
; matrix_reg[2][8]                                         ; 5       ;
; matrix_reg[2][9]                                         ; 5       ;
; matrix_reg[2][4]                                         ; 5       ;
; matrix_reg[2][5]                                         ; 5       ;
; matrix_reg[6][12]                                        ; 5       ;
; matrix_reg[6][13]                                        ; 5       ;
; matrix_reg[6][0]                                         ; 5       ;
; matrix_reg[6][1]                                         ; 5       ;
; matrix_reg[6][8]                                         ; 5       ;
; matrix_reg[6][9]                                         ; 5       ;
; matrix_reg[6][4]                                         ; 5       ;
; matrix_reg[6][5]                                         ; 5       ;
; matrix_reg[10][12]                                       ; 5       ;
; matrix_reg[10][13]                                       ; 5       ;
; matrix_reg[10][0]                                        ; 5       ;
; matrix_reg[10][1]                                        ; 5       ;
; matrix_reg[10][8]                                        ; 5       ;
; matrix_reg[10][9]                                        ; 5       ;
; matrix_reg[10][4]                                        ; 5       ;
; matrix_reg[10][5]                                        ; 5       ;
; matrix_reg[14][14]                                       ; 5       ;
; matrix_reg[14][15]                                       ; 5       ;
; matrix_reg[14][2]                                        ; 5       ;
; matrix_reg[14][3]                                        ; 5       ;
; matrix_reg[14][10]                                       ; 5       ;
; matrix_reg[14][11]                                       ; 5       ;
; matrix_reg[14][6]                                        ; 5       ;
; matrix_reg[14][7]                                        ; 5       ;
; matrix_reg[2][14]                                        ; 5       ;
; matrix_reg[2][15]                                        ; 5       ;
; matrix_reg[2][2]                                         ; 5       ;
; matrix_reg[2][3]                                         ; 5       ;
; matrix_reg[2][10]                                        ; 5       ;
; matrix_reg[2][11]                                        ; 5       ;
; matrix_reg[2][6]                                         ; 5       ;
; matrix_reg[2][7]                                         ; 5       ;
; matrix_reg[10][14]                                       ; 5       ;
; matrix_reg[10][15]                                       ; 5       ;
; matrix_reg[10][2]                                        ; 5       ;
; matrix_reg[10][3]                                        ; 5       ;
; matrix_reg[10][10]                                       ; 5       ;
; matrix_reg[10][11]                                       ; 5       ;
; matrix_reg[10][6]                                        ; 5       ;
; matrix_reg[10][7]                                        ; 5       ;
; matrix_reg[6][14]                                        ; 5       ;
; matrix_reg[6][15]                                        ; 5       ;
; matrix_reg[6][2]                                         ; 5       ;
; matrix_reg[6][3]                                         ; 5       ;
; matrix_reg[6][6]                                         ; 5       ;
; matrix_reg[6][7]                                         ; 5       ;
; matrix_reg[6][10]                                        ; 5       ;
; matrix_reg[6][11]                                        ; 5       ;
; matrix_reg[18][12]                                       ; 5       ;
; matrix_reg[18][13]                                       ; 5       ;
; matrix_reg[26][12]                                       ; 5       ;
; matrix_reg[26][13]                                       ; 5       ;
; matrix_reg[22][12]                                       ; 5       ;
; matrix_reg[22][13]                                       ; 5       ;
; matrix_reg[18][0]                                        ; 5       ;
; matrix_reg[18][1]                                        ; 5       ;
; matrix_reg[22][0]                                        ; 5       ;
; matrix_reg[22][1]                                        ; 5       ;
; matrix_reg[26][0]                                        ; 5       ;
; matrix_reg[26][1]                                        ; 5       ;
; matrix_reg[18][4]                                        ; 5       ;
; matrix_reg[18][5]                                        ; 5       ;
; matrix_reg[26][4]                                        ; 5       ;
; matrix_reg[26][5]                                        ; 5       ;
; matrix_reg[22][4]                                        ; 5       ;
; matrix_reg[22][5]                                        ; 5       ;
; matrix_reg[18][8]                                        ; 5       ;
; matrix_reg[18][9]                                        ; 5       ;
; matrix_reg[22][8]                                        ; 5       ;
; matrix_reg[22][9]                                        ; 5       ;
; matrix_reg[26][8]                                        ; 5       ;
; matrix_reg[26][9]                                        ; 5       ;
; matrix_reg[25][12]                                       ; 5       ;
; matrix_reg[25][13]                                       ; 5       ;
; matrix_reg[25][14]                                       ; 5       ;
; matrix_reg[25][15]                                       ; 5       ;
; matrix_reg[21][10]                                       ; 5       ;
; matrix_reg[21][11]                                       ; 5       ;
; matrix_reg[17][8]                                        ; 5       ;
; matrix_reg[17][9]                                        ; 5       ;
; matrix_reg[17][10]                                       ; 5       ;
; matrix_reg[17][11]                                       ; 5       ;
; matrix_reg[21][8]                                        ; 5       ;
; matrix_reg[21][9]                                        ; 5       ;
; matrix_reg[21][14]                                       ; 5       ;
; matrix_reg[21][15]                                       ; 5       ;
; matrix_reg[17][12]                                       ; 5       ;
; matrix_reg[17][13]                                       ; 5       ;
; matrix_reg[17][14]                                       ; 5       ;
; matrix_reg[17][15]                                       ; 5       ;
; matrix_reg[21][12]                                       ; 5       ;
; matrix_reg[21][13]                                       ; 5       ;
; matrix_reg[25][8]                                        ; 5       ;
; matrix_reg[25][9]                                        ; 5       ;
; matrix_reg[25][10]                                       ; 5       ;
; matrix_reg[25][11]                                       ; 5       ;
; matrix_reg[13][6]                                        ; 5       ;
; matrix_reg[13][7]                                        ; 5       ;
; matrix_reg[9][4]                                         ; 5       ;
; matrix_reg[9][5]                                         ; 5       ;
; matrix_reg[13][4]                                        ; 5       ;
; matrix_reg[13][5]                                        ; 5       ;
; matrix_reg[9][6]                                         ; 5       ;
; matrix_reg[9][7]                                         ; 5       ;
; matrix_reg[5][2]                                         ; 5       ;
; matrix_reg[5][3]                                         ; 5       ;
; matrix_reg[1][0]                                         ; 5       ;
; matrix_reg[1][1]                                         ; 5       ;
; matrix_reg[5][0]                                         ; 5       ;
; matrix_reg[5][1]                                         ; 5       ;
; matrix_reg[1][2]                                         ; 5       ;
; matrix_reg[1][3]                                         ; 5       ;
; matrix_reg[5][6]                                         ; 5       ;
; matrix_reg[5][7]                                         ; 5       ;
; matrix_reg[1][4]                                         ; 5       ;
; matrix_reg[1][5]                                         ; 5       ;
; matrix_reg[5][4]                                         ; 5       ;
; matrix_reg[5][5]                                         ; 5       ;
; matrix_reg[1][6]                                         ; 5       ;
; matrix_reg[1][7]                                         ; 5       ;
; matrix_reg[13][2]                                        ; 5       ;
; matrix_reg[13][3]                                        ; 5       ;
; matrix_reg[9][0]                                         ; 5       ;
; matrix_reg[9][1]                                         ; 5       ;
; matrix_reg[13][0]                                        ; 5       ;
; matrix_reg[13][1]                                        ; 5       ;
; matrix_reg[9][2]                                         ; 5       ;
; matrix_reg[9][3]                                         ; 5       ;
; matrix_reg[13][14]                                       ; 5       ;
; matrix_reg[13][15]                                       ; 5       ;
; matrix_reg[5][12]                                        ; 5       ;
; matrix_reg[5][13]                                        ; 5       ;
; matrix_reg[5][14]                                        ; 5       ;
; matrix_reg[5][15]                                        ; 5       ;
; matrix_reg[13][12]                                       ; 5       ;
; matrix_reg[13][13]                                       ; 5       ;
; matrix_reg[9][10]                                        ; 5       ;
; matrix_reg[9][11]                                        ; 5       ;
; matrix_reg[1][8]                                         ; 5       ;
; matrix_reg[1][9]                                         ; 5       ;
; matrix_reg[9][8]                                         ; 5       ;
; matrix_reg[9][9]                                         ; 5       ;
; matrix_reg[1][10]                                        ; 5       ;
; matrix_reg[1][11]                                        ; 5       ;
; matrix_reg[9][14]                                        ; 5       ;
; matrix_reg[9][15]                                        ; 5       ;
; matrix_reg[1][12]                                        ; 5       ;
; matrix_reg[1][13]                                        ; 5       ;
; matrix_reg[1][14]                                        ; 5       ;
; matrix_reg[1][15]                                        ; 5       ;
; matrix_reg[9][12]                                        ; 5       ;
; matrix_reg[9][13]                                        ; 5       ;
; matrix_reg[13][10]                                       ; 5       ;
; matrix_reg[13][11]                                       ; 5       ;
; matrix_reg[5][8]                                         ; 5       ;
; matrix_reg[5][9]                                         ; 5       ;
; matrix_reg[13][8]                                        ; 5       ;
; matrix_reg[13][9]                                        ; 5       ;
; matrix_reg[5][10]                                        ; 5       ;
; matrix_reg[5][11]                                        ; 5       ;
; matrix_reg[17][6]                                        ; 5       ;
; matrix_reg[17][7]                                        ; 5       ;
; matrix_reg[17][0]                                        ; 5       ;
; matrix_reg[17][1]                                        ; 5       ;
; matrix_reg[17][4]                                        ; 5       ;
; matrix_reg[17][5]                                        ; 5       ;
; matrix_reg[17][2]                                        ; 5       ;
; matrix_reg[17][3]                                        ; 5       ;
; matrix_reg[25][6]                                        ; 5       ;
; matrix_reg[25][7]                                        ; 5       ;
; matrix_reg[25][0]                                        ; 5       ;
; matrix_reg[25][1]                                        ; 5       ;
; matrix_reg[25][4]                                        ; 5       ;
; matrix_reg[25][5]                                        ; 5       ;
; matrix_reg[25][2]                                        ; 5       ;
; matrix_reg[25][3]                                        ; 5       ;
; matrix_reg[21][6]                                        ; 5       ;
; matrix_reg[21][7]                                        ; 5       ;
; matrix_reg[21][0]                                        ; 5       ;
; matrix_reg[21][1]                                        ; 5       ;
; matrix_reg[21][4]                                        ; 5       ;
; matrix_reg[21][5]                                        ; 5       ;
; matrix_reg[21][2]                                        ; 5       ;
; matrix_reg[21][3]                                        ; 5       ;
; matrix_reg[19][14]                                       ; 5       ;
; matrix_reg[19][15]                                       ; 5       ;
; matrix_reg[27][14]                                       ; 5       ;
; matrix_reg[27][15]                                       ; 5       ;
; matrix_reg[23][14]                                       ; 5       ;
; matrix_reg[23][15]                                       ; 5       ;
; matrix_reg[19][4]                                        ; 5       ;
; matrix_reg[19][5]                                        ; 5       ;
; matrix_reg[27][4]                                        ; 5       ;
; matrix_reg[27][5]                                        ; 5       ;
; matrix_reg[23][4]                                        ; 5       ;
; matrix_reg[23][5]                                        ; 5       ;
; matrix_reg[19][12]                                       ; 5       ;
; matrix_reg[19][13]                                       ; 5       ;
; matrix_reg[27][12]                                       ; 5       ;
; matrix_reg[27][13]                                       ; 5       ;
; matrix_reg[23][12]                                       ; 5       ;
; matrix_reg[23][13]                                       ; 5       ;
; matrix_reg[19][6]                                        ; 5       ;
; matrix_reg[19][7]                                        ; 5       ;
; matrix_reg[23][6]                                        ; 5       ;
; matrix_reg[23][7]                                        ; 5       ;
; matrix_reg[27][6]                                        ; 5       ;
; matrix_reg[27][7]                                        ; 5       ;
; matrix_reg[15][10]                                       ; 5       ;
; matrix_reg[15][11]                                       ; 5       ;
; matrix_reg[15][0]                                        ; 5       ;
; matrix_reg[15][1]                                        ; 5       ;
; matrix_reg[15][2]                                        ; 5       ;
; matrix_reg[15][3]                                        ; 5       ;
; matrix_reg[15][8]                                        ; 5       ;
; matrix_reg[15][9]                                        ; 5       ;
; matrix_reg[3][10]                                        ; 5       ;
; matrix_reg[3][11]                                        ; 5       ;
; matrix_reg[3][0]                                         ; 5       ;
; matrix_reg[3][1]                                         ; 5       ;
; matrix_reg[3][2]                                         ; 5       ;
; matrix_reg[3][3]                                         ; 5       ;
; matrix_reg[3][8]                                         ; 5       ;
; matrix_reg[3][9]                                         ; 5       ;
; matrix_reg[7][10]                                        ; 5       ;
; matrix_reg[7][11]                                        ; 5       ;
; matrix_reg[7][0]                                         ; 5       ;
; matrix_reg[7][1]                                         ; 5       ;
; matrix_reg[7][2]                                         ; 5       ;
; matrix_reg[7][3]                                         ; 5       ;
; matrix_reg[7][8]                                         ; 5       ;
; matrix_reg[7][9]                                         ; 5       ;
; matrix_reg[11][10]                                       ; 5       ;
; matrix_reg[11][11]                                       ; 5       ;
; matrix_reg[11][0]                                        ; 5       ;
; matrix_reg[11][1]                                        ; 5       ;
; matrix_reg[11][2]                                        ; 5       ;
; matrix_reg[11][3]                                        ; 5       ;
; matrix_reg[11][8]                                        ; 5       ;
; matrix_reg[11][9]                                        ; 5       ;
; matrix_reg[15][14]                                       ; 5       ;
; matrix_reg[15][15]                                       ; 5       ;
; matrix_reg[7][6]                                         ; 5       ;
; matrix_reg[7][7]                                         ; 5       ;
; matrix_reg[7][14]                                        ; 5       ;
; matrix_reg[7][15]                                        ; 5       ;
; matrix_reg[15][6]                                        ; 5       ;
; matrix_reg[15][7]                                        ; 5       ;
; matrix_reg[11][12]                                       ; 5       ;
; matrix_reg[11][13]                                       ; 5       ;
; matrix_reg[3][4]                                         ; 5       ;
; matrix_reg[3][5]                                         ; 5       ;
; matrix_reg[3][12]                                        ; 5       ;
; matrix_reg[3][13]                                        ; 5       ;
; matrix_reg[11][4]                                        ; 5       ;
; matrix_reg[11][5]                                        ; 5       ;
; matrix_reg[11][14]                                       ; 5       ;
; matrix_reg[11][15]                                       ; 5       ;
; matrix_reg[3][6]                                         ; 5       ;
; matrix_reg[3][7]                                         ; 5       ;
; matrix_reg[3][14]                                        ; 5       ;
; matrix_reg[3][15]                                        ; 5       ;
; matrix_reg[11][6]                                        ; 5       ;
; matrix_reg[11][7]                                        ; 5       ;
; matrix_reg[15][12]                                       ; 5       ;
; matrix_reg[15][13]                                       ; 5       ;
; matrix_reg[7][4]                                         ; 5       ;
; matrix_reg[7][5]                                         ; 5       ;
; matrix_reg[7][12]                                        ; 5       ;
; matrix_reg[7][13]                                        ; 5       ;
; matrix_reg[15][4]                                        ; 5       ;
; matrix_reg[15][5]                                        ; 5       ;
; matrix_reg[19][10]                                       ; 5       ;
; matrix_reg[19][11]                                       ; 5       ;
; matrix_reg[19][0]                                        ; 5       ;
; matrix_reg[19][1]                                        ; 5       ;
; matrix_reg[19][2]                                        ; 5       ;
; matrix_reg[19][3]                                        ; 5       ;
; matrix_reg[19][8]                                        ; 5       ;
; matrix_reg[19][9]                                        ; 5       ;
; matrix_reg[27][10]                                       ; 5       ;
; matrix_reg[27][11]                                       ; 5       ;
; matrix_reg[27][0]                                        ; 5       ;
; matrix_reg[27][1]                                        ; 5       ;
; matrix_reg[27][2]                                        ; 5       ;
; matrix_reg[27][3]                                        ; 5       ;
; matrix_reg[27][8]                                        ; 5       ;
; matrix_reg[27][9]                                        ; 5       ;
; matrix_reg[23][10]                                       ; 5       ;
; matrix_reg[23][11]                                       ; 5       ;
; matrix_reg[23][0]                                        ; 5       ;
; matrix_reg[23][1]                                        ; 5       ;
; matrix_reg[23][8]                                        ; 5       ;
; matrix_reg[23][9]                                        ; 5       ;
; matrix_reg[23][2]                                        ; 5       ;
; matrix_reg[23][3]                                        ; 5       ;
; binaryToDeccimal:u_binaryToDeccimal_level|decimal0_q[1]  ; 5       ;
; binaryToDeccimal:u_binaryToDeccimal_score|decimal0_q[1]  ; 5       ;
; binaryToDeccimal:u_binaryToDeccimal_level|decimal0_q[3]  ; 5       ;
; binaryToDeccimal:u_binaryToDeccimal_score|decimal0_q[3]  ; 5       ;
; binaryToDeccimal:u_binaryToDeccimal_score|decimal0_q[2]  ; 5       ;
; binaryToDeccimal:u_binaryToDeccimal_level|decimal0_q[2]  ; 5       ;
; obj_move_left~0                                          ; 4       ;
; binaryToDeccimal:u_binaryToDeccimal_level|iteration_q[1] ; 4       ;
; position_y_reg[2]~0                                      ; 4       ;
; cloked_position_y~0                                      ; 4       ;
; Equal30~4                                                ; 4       ;
; keyPS2controller:u_keyPS2controller|data_save_reg[3]     ; 4       ;
; keyPS2controller:u_keyPS2controller|Equal1~2             ; 4       ;
; keyPS2controller:u_keyPS2controller|kbclk_reg            ; 4       ;
; Equal60~4                                                ; 4       ;
; binaryToDeccimal:u_binaryToDeccimal_level|state_q.idle   ; 4       ;
; go_next                                                  ; 4       ;
; go_reg                                                   ; 4       ;
; Decoder0~37                                              ; 4       ;
; Decoder0~27                                              ; 4       ;
; Decoder0~2                                               ; 4       ;
; Mux101~6                                                 ; 4       ;
; Mux170~0                                                 ; 4       ;
; Mux171~0                                                 ; 4       ;
; Mux169~0                                                 ; 4       ;
; Mux168~0                                                 ; 4       ;
; Mux173~0                                                 ; 4       ;
; collision_reg                                            ; 4       ;
; state_reg.DetectCollusion                                ; 4       ;
; pixel_txt~181                                            ; 4       ;
; pixel_txt~120                                            ; 4       ;
; Mux8~0                                                   ; 4       ;
; rom_addr[10]~3                                           ; 4       ;
; count_1hz_reg[8]                                         ; 4       ;
; count_1hz_reg[10]                                        ; 4       ;
; count_1hz_reg[12]                                        ; 4       ;
; count_1hz_reg[20]                                        ; 4       ;
; count_1hz_reg[19]                                        ; 4       ;
; count_1hz_reg[23]                                        ; 4       ;
; count_1hz_reg[25]                                        ; 4       ;
; count_1hz_reg[26]                                        ; 4       ;
; vga_controller:u_vga_sync|Equal1~1                       ; 4       ;
; matrix_reg[29][14]                                       ; 4       ;
; matrix_reg[29][15]                                       ; 4       ;
; matrix_reg[29][12]                                       ; 4       ;
; matrix_reg[29][13]                                       ; 4       ;
; matrix_reg[29][10]                                       ; 4       ;
; matrix_reg[29][11]                                       ; 4       ;
; matrix_reg[29][8]                                        ; 4       ;
; matrix_reg[29][9]                                        ; 4       ;
; matrix_reg[29][6]                                        ; 4       ;
; matrix_reg[29][7]                                        ; 4       ;
; matrix_reg[29][0]                                        ; 4       ;
; matrix_reg[29][1]                                        ; 4       ;
; matrix_reg[29][4]                                        ; 4       ;
; matrix_reg[29][5]                                        ; 4       ;
; matrix_reg[29][2]                                        ; 4       ;
; matrix_reg[29][3]                                        ; 4       ;
; count_score_reg[3]                                       ; 4       ;
; count_score_reg[4]                                       ; 4       ;
; count_score_reg[5]                                       ; 4       ;
; count_score_reg[6]                                       ; 4       ;
; count_score_reg[7]                                       ; 4       ;
; binaryToDeccimal:u_binaryToDeccimal_score|decimal1_q[1]  ; 4       ;
; binaryToDeccimal:u_binaryToDeccimal_level|decimal1_q[1]  ; 4       ;
; binaryToDeccimal:u_binaryToDeccimal_score|decimal1_q[0]  ; 4       ;
; binaryToDeccimal:u_binaryToDeccimal_level|decimal1_q[0]  ; 4       ;
; binaryToDeccimal:u_binaryToDeccimal_level|decimal1_q[3]  ; 4       ;
; binaryToDeccimal:u_binaryToDeccimal_score|decimal1_q[3]  ; 4       ;
; binaryToDeccimal:u_binaryToDeccimal_score|decimal1_q[2]  ; 4       ;
; binaryToDeccimal:u_binaryToDeccimal_level|decimal1_q[2]  ; 4       ;
; matrix_display_reg[20][7]                                ; 4       ;
; matrix_display_reg[23][7]                                ; 4       ;
; matrix_display_reg[27][11]                               ; 4       ;
; matrix_display_reg[18][11]                               ; 4       ;
; matrix_display_reg[26][11]                               ; 4       ;
; matrix_display_reg[16][3]                                ; 4       ;
; matrix_display_reg[16][11]                               ; 4       ;
; matrix_display_reg[24][11]                               ; 4       ;
; matrix_display_reg[20][11]                               ; 4       ;
; matrix_display_reg[19][7]                                ; 4       ;
; matrix_display_reg[16][7]                                ; 4       ;
; matrix_display_reg[17][7]                                ; 4       ;
; matrix_display_reg[18][7]                                ; 4       ;
; matrix_display_reg[27][7]                                ; 4       ;
; matrix_display_reg[18][4]                                ; 4       ;
; matrix_display_reg[27][12]                               ; 4       ;
; matrix_display_reg[26][12]                               ; 4       ;
; matrix_display_reg[16][8]                                ; 4       ;
; matrix_display_reg[23][8]                                ; 4       ;
; matrix_display_reg[27][8]                                ; 4       ;
; matrix_display_reg[16][4]                                ; 4       ;
; matrix_display_reg[16][12]                               ; 4       ;
; matrix_display_reg[20][12]                               ; 4       ;
; matrix_display_reg[17][4]                                ; 4       ;
; matrix_display_reg[27][5]                                ; 4       ;
; matrix_display_reg[23][13]                               ; 4       ;
; matrix_display_reg[23][5]                                ; 4       ;
; matrix_display_reg[25][5]                                ; 4       ;
; matrix_display_reg[25][13]                               ; 4       ;
; matrix_display_reg[18][9]                                ; 4       ;
; matrix_display_reg[20][9]                                ; 4       ;
; matrix_display_reg[26][9]                                ; 4       ;
; matrix_display_reg[24][1]                                ; 4       ;
; matrix_display_reg[26][1]                                ; 4       ;
; matrix_display_reg[24][9]                                ; 4       ;
; matrix_display_reg[23][1]                                ; 4       ;
; matrix_display_reg[23][9]                                ; 4       ;
; matrix_display_reg[25][9]                                ; 4       ;
; matrix_display_reg[25][1]                                ; 4       ;
; matrix_display_reg[17][9]                                ; 4       ;
; matrix_display_reg[27][1]                                ; 4       ;
; matrix_display_reg[19][9]                                ; 4       ;
; matrix_display_reg[16][13]                               ; 4       ;
; matrix_display_reg[20][13]                               ; 4       ;
; matrix_display_reg[24][13]                               ; 4       ;
; matrix_display_reg[25][14]                               ; 4       ;
; matrix_display_reg[27][14]                               ; 4       ;
; matrix_display_reg[23][14]                               ; 4       ;
; matrix_display_reg[16][2]                                ; 4       ;
; matrix_display_reg[20][2]                                ; 4       ;
; matrix_display_reg[18][2]                                ; 4       ;
; matrix_display_reg[24][2]                                ; 4       ;
; matrix_display_reg[26][2]                                ; 4       ;
; matrix_display_reg[17][2]                                ; 4       ;
; matrix_display_reg[19][2]                                ; 4       ;
; matrix_display_reg[23][10]                               ; 4       ;
; matrix_display_reg[18][10]                               ; 4       ;
; matrix_display_reg[20][10]                               ; 4       ;
; matrix_display_reg[25][10]                               ; 4       ;
; matrix_display_reg[19][6]                                ; 4       ;
; matrix_display_reg[17][6]                                ; 4       ;
; matrix_display_reg[18][6]                                ; 4       ;
; matrix_display_reg[24][6]                                ; 4       ;
; matrix_display_reg[26][6]                                ; 4       ;
; matrix_display_reg[20][6]                                ; 4       ;
; matrix_display_reg[14][15]                               ; 4       ;
; matrix_display_reg[3][3]                                 ; 4       ;
; matrix_display_reg[3][11]                                ; 4       ;
; matrix_display_reg[4][11]                                ; 4       ;
; matrix_display_reg[0][3]                                 ; 4       ;
; matrix_display_reg[0][11]                                ; 4       ;
; matrix_display_reg[2][3]                                 ; 4       ;
; matrix_display_reg[5][11]                                ; 4       ;
; matrix_display_reg[1][11]                                ; 4       ;
; matrix_display_reg[10][11]                               ; 4       ;
; matrix_display_reg[11][11]                               ; 4       ;
; matrix_display_reg[8][3]                                 ; 4       ;
; matrix_display_reg[9][3]                                 ; 4       ;
; matrix_display_reg[13][11]                               ; 4       ;
; matrix_display_reg[8][11]                                ; 4       ;
; matrix_display_reg[2][4]                                 ; 4       ;
; matrix_display_reg[3][4]                                 ; 4       ;
; matrix_display_reg[2][12]                                ; 4       ;
; matrix_display_reg[6][12]                                ; 4       ;
; matrix_display_reg[10][12]                               ; 4       ;
; matrix_display_reg[13][0]                                ; 4       ;
; matrix_display_reg[12][0]                                ; 4       ;
; matrix_display_reg[0][8]                                 ; 4       ;
; matrix_display_reg[14][0]                                ; 4       ;
; matrix_display_reg[10][0]                                ; 4       ;
; matrix_display_reg[0][4]                                 ; 4       ;
; matrix_display_reg[0][12]                                ; 4       ;
; matrix_display_reg[8][12]                                ; 4       ;
; matrix_display_reg[5][4]                                 ; 4       ;
; matrix_display_reg[9][4]                                 ; 4       ;
; matrix_display_reg[5][13]                                ; 4       ;
; matrix_display_reg[13][13]                               ; 4       ;
; matrix_display_reg[14][5]                                ; 4       ;
; matrix_display_reg[12][5]                                ; 4       ;
; matrix_display_reg[4][13]                                ; 4       ;
; matrix_display_reg[12][13]                               ; 4       ;
; matrix_display_reg[5][5]                                 ; 4       ;
; matrix_display_reg[13][5]                                ; 4       ;
; matrix_display_reg[3][1]                                 ; 4       ;
; matrix_display_reg[0][1]                                 ; 4       ;
; matrix_display_reg[2][1]                                 ; 4       ;
; matrix_display_reg[1][1]                                 ; 4       ;
; matrix_display_reg[3][9]                                 ; 4       ;
; matrix_display_reg[0][9]                                 ; 4       ;
; matrix_display_reg[11][1]                                ; 4       ;
; matrix_display_reg[10][1]                                ; 4       ;
; matrix_display_reg[9][1]                                 ; 4       ;
; matrix_display_reg[14][9]                                ; 4       ;
; matrix_display_reg[13][1]                                ; 4       ;
; matrix_display_reg[12][1]                                ; 4       ;
; matrix_display_reg[6][1]                                 ; 4       ;
; matrix_display_reg[14][1]                                ; 4       ;
; matrix_display_reg[13][9]                                ; 4       ;
; matrix_display_reg[4][9]                                 ; 4       ;
; matrix_display_reg[5][9]                                 ; 4       ;
; matrix_display_reg[12][9]                                ; 4       ;
; matrix_display_reg[11][13]                               ; 4       ;
; matrix_display_reg[10][5]                                ; 4       ;
; matrix_display_reg[0][5]                                 ; 4       ;
; matrix_display_reg[0][13]                                ; 4       ;
; matrix_display_reg[3][13]                                ; 4       ;
; matrix_display_reg[2][5]                                 ; 4       ;
; matrix_display_reg[3][5]                                 ; 4       ;
; matrix_display_reg[9][13]                                ; 4       ;
; matrix_display_reg[9][14]                                ; 4       ;
; matrix_display_reg[13][14]                               ; 4       ;
; matrix_display_reg[5][6]                                 ; 4       ;
; matrix_display_reg[14][10]                               ; 4       ;
; matrix_display_reg[8][10]                                ; 4       ;
; matrix_display_reg[10][10]                               ; 4       ;
; matrix_display_reg[0][2]                                 ; 4       ;
; matrix_display_reg[4][2]                                 ; 4       ;
; matrix_display_reg[6][10]                                ; 4       ;
; matrix_display_reg[0][10]                                ; 4       ;
; matrix_display_reg[2][10]                                ; 4       ;
; matrix_display_reg[8][2]                                 ; 4       ;
; matrix_display_reg[12][2]                                ; 4       ;
; matrix_display_reg[10][2]                                ; 4       ;
; matrix_display_reg[13][10]                               ; 4       ;
; matrix_display_reg[1][2]                                 ; 4       ;
; matrix_display_reg[9][2]                                 ; 4       ;
; matrix_display_reg[11][10]                               ; 4       ;
; matrix_display_reg[5][2]                                 ; 4       ;
; matrix_display_reg[13][2]                                ; 4       ;
; matrix_display_reg[14][14]                               ; 4       ;
; matrix_display_reg[14][6]                                ; 4       ;
; matrix_display_reg[0][14]                                ; 4       ;
; matrix_display_reg[2][6]                                 ; 4       ;
; matrix_display_reg[10][14]                               ; 4       ;
; matrix_display_reg[8][14]                                ; 4       ;
; matrix_display_reg[4][6]                                 ; 4       ;
; matrix_display_reg[6][6]                                 ; 4       ;
; object_reg[1][2]~latch                                   ; 3       ;
; object_reg[1][1]~latch                                   ; 3       ;
; object_reg[0][1]~latch                                   ; 3       ;
; object_reg[2][1]~latch                                   ; 3       ;
; object_reg[2][2]~latch                                   ; 3       ;
; object_reg[0][2]~latch                                   ; 3       ;
; line_reg[1]~latch                                        ; 3       ;
; coln_reg[2]~latch                                        ; 3       ;
; line_reg[4]~latch                                        ; 3       ;
; line_reg[3]~latch                                        ; 3       ;
; line_reg[2]~latch                                        ; 3       ;
; coln_reg[3]~latch                                        ; 3       ;
; coln_reg[1]~latch                                        ; 3       ;
; coln_reg[0]~latch                                        ; 3       ;
; line_reg[0]~latch                                        ; 3       ;
; keyPS2controller:u_keyPS2controller|state_reg.b_start    ; 3       ;
; keyPS2controller:u_keyPS2controller|state_reg.idle       ; 3       ;
; binaryToDeccimal:u_binaryToDeccimal_level|Selector11~1   ; 3       ;
; Mux172~0                                                 ; 3       ;
; obj_move_left~1                                          ; 3       ;
; coln_reg~5                                               ; 3       ;
; binaryToDeccimal:u_binaryToDeccimal_level|iteration_q[2] ; 3       ;
; binaryToDeccimal:u_binaryToDeccimal_score|Selector27~1   ; 3       ;
; matrix_reg[23][0]~11                                     ; 3       ;
; matrix_reg[26][9]~10                                     ; 3       ;
; matrix_reg[1][1]~9                                       ; 3       ;
; Equal56~4                                                ; 3       ;
; matrix_reg[4][15]~8                                      ; 3       ;
; Equal54~4                                                ; 3       ;
; Equal53~4                                                ; 3       ;
; matrix_reg[7][7]~7                                       ; 3       ;
; Equal51~4                                                ; 3       ;
; Equal50~4                                                ; 3       ;
; matrix_reg[10][1]~6                                      ; 3       ;
; Equal48~4                                                ; 3       ;
; Equal47~4                                                ; 3       ;
; matrix_reg[13][13]~5                                     ; 3       ;
; Equal45~4                                                ; 3       ;
; Equal44~4                                                ; 3       ;
; matrix_reg[16][1]~4                                      ; 3       ;
; Equal42~4                                                ; 3       ;
; Equal41~4                                                ; 3       ;
; matrix_reg[19][6]~3                                      ; 3       ;
; Equal39~4                                                ; 3       ;
; Equal38~4                                                ; 3       ;
; Equal37~4                                                ; 3       ;
; Equal35~4                                                ; 3       ;
; Equal34~4                                                ; 3       ;
; Equal32~4                                                ; 3       ;
; Equal31~4                                                ; 3       ;
; randum_sel_next[1]~7                                     ; 3       ;
; state_reg.idle                                           ; 3       ;
; keyPS2controller:u_keyPS2controller|data_save_reg[5]     ; 3       ;
; keyPS2controller:u_keyPS2controller|data_save_reg[2]     ; 3       ;
; keyPS2controller:u_keyPS2controller|filter_reg[1]        ; 3       ;
; keyPS2controller:u_keyPS2controller|filter_reg[2]        ; 3       ;
; keyPS2controller:u_keyPS2controller|filter_reg[3]        ; 3       ;
; keyPS2controller:u_keyPS2controller|filter_reg[4]        ; 3       ;
; keyPS2controller:u_keyPS2controller|filter_reg[5]        ; 3       ;
; keyPS2controller:u_keyPS2controller|filter_reg[6]        ; 3       ;
; keyPS2controller:u_keyPS2controller|filter_reg[7]        ; 3       ;
; keyPS2controller:u_keyPS2controller|state_reg.b_stop     ; 3       ;
; keyPS2controller:u_keyPS2controller|data_save_reg[4]     ; 3       ;
; state_reg.WaitNextFrame                                  ; 3       ;
; fsm_AddObject_Ack                                        ; 3       ;
; Decoder0~29                                              ; 3       ;
; matrix_reg[30][15]                                       ; 3       ;
; matrix_reg[30][14]                                       ; 3       ;
; matrix_reg[30][3]                                        ; 3       ;
; matrix_reg[30][2]                                        ; 3       ;
; matrix_reg[30][7]                                        ; 3       ;
; matrix_reg[30][6]                                        ; 3       ;
; matrix_reg[30][11]                                       ; 3       ;
; matrix_reg[30][10]                                       ; 3       ;
; matrix_reg[30][13]                                       ; 3       ;
; matrix_reg[30][12]                                       ; 3       ;
; matrix_reg[30][1]                                        ; 3       ;
; matrix_reg[30][0]                                        ; 3       ;
; matrix_reg[30][5]                                        ; 3       ;
; matrix_reg[30][4]                                        ; 3       ;
; matrix_reg[30][9]                                        ; 3       ;
; matrix_reg[30][8]                                        ; 3       ;
; matrix_reg[31][14]                                       ; 3       ;
; matrix_reg[31][15]                                       ; 3       ;
; matrix_reg[31][4]                                        ; 3       ;
; matrix_reg[31][5]                                        ; 3       ;
+----------------------------------------------------------+---------+


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 8,434 / 47,787 ( 18 % ) ;
; C16 interconnects           ; 99 / 1,804 ( 5 % )      ;
; C4 interconnects            ; 4,793 / 31,272 ( 15 % ) ;
; Direct links                ; 693 / 47,787 ( 1 % )    ;
; Global clocks               ; 3 / 20 ( 15 % )         ;
; Local interconnects         ; 4,108 / 15,408 ( 27 % ) ;
; R24 interconnects           ; 175 / 1,775 ( 10 % )    ;
; R4 interconnects            ; 5,955 / 41,310 ( 14 % ) ;
+-----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 14.78) ; Number of LABs  (Total = 372) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 3                             ;
; 2                                           ; 3                             ;
; 3                                           ; 5                             ;
; 4                                           ; 1                             ;
; 5                                           ; 0                             ;
; 6                                           ; 3                             ;
; 7                                           ; 5                             ;
; 8                                           ; 1                             ;
; 9                                           ; 2                             ;
; 10                                          ; 5                             ;
; 11                                          ; 4                             ;
; 12                                          ; 10                            ;
; 13                                          ; 9                             ;
; 14                                          ; 21                            ;
; 15                                          ; 34                            ;
; 16                                          ; 266                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.01) ; Number of LABs  (Total = 372) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 226                           ;
; 1 Clock                            ; 233                           ;
; 1 Clock enable                     ; 68                            ;
; 1 Sync. clear                      ; 74                            ;
; 1 Sync. load                       ; 114                           ;
; 2 Clock enables                    ; 30                            ;
; 2 Clocks                           ; 3                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 18.15) ; Number of LABs  (Total = 372) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 3                             ;
; 2                                            ; 2                             ;
; 3                                            ; 6                             ;
; 4                                            ; 1                             ;
; 5                                            ; 0                             ;
; 6                                            ; 1                             ;
; 7                                            ; 1                             ;
; 8                                            ; 2                             ;
; 9                                            ; 2                             ;
; 10                                           ; 2                             ;
; 11                                           ; 4                             ;
; 12                                           ; 4                             ;
; 13                                           ; 5                             ;
; 14                                           ; 7                             ;
; 15                                           ; 17                            ;
; 16                                           ; 99                            ;
; 17                                           ; 13                            ;
; 18                                           ; 29                            ;
; 19                                           ; 14                            ;
; 20                                           ; 51                            ;
; 21                                           ; 33                            ;
; 22                                           ; 20                            ;
; 23                                           ; 17                            ;
; 24                                           ; 10                            ;
; 25                                           ; 11                            ;
; 26                                           ; 6                             ;
; 27                                           ; 6                             ;
; 28                                           ; 3                             ;
; 29                                           ; 1                             ;
; 30                                           ; 1                             ;
; 31                                           ; 0                             ;
; 32                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 6.57) ; Number of LABs  (Total = 372) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 34                            ;
; 2                                               ; 30                            ;
; 3                                               ; 40                            ;
; 4                                               ; 39                            ;
; 5                                               ; 35                            ;
; 6                                               ; 32                            ;
; 7                                               ; 33                            ;
; 8                                               ; 25                            ;
; 9                                               ; 16                            ;
; 10                                              ; 19                            ;
; 11                                              ; 13                            ;
; 12                                              ; 8                             ;
; 13                                              ; 14                            ;
; 14                                              ; 12                            ;
; 15                                              ; 7                             ;
; 16                                              ; 13                            ;
; 17                                              ; 1                             ;
; 18                                              ; 0                             ;
; 19                                              ; 0                             ;
; 20                                              ; 0                             ;
; 21                                              ; 0                             ;
; 22                                              ; 0                             ;
; 23                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 21.40) ; Number of LABs  (Total = 372) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 1                             ;
; 3                                            ; 2                             ;
; 4                                            ; 3                             ;
; 5                                            ; 2                             ;
; 6                                            ; 4                             ;
; 7                                            ; 5                             ;
; 8                                            ; 4                             ;
; 9                                            ; 7                             ;
; 10                                           ; 11                            ;
; 11                                           ; 10                            ;
; 12                                           ; 9                             ;
; 13                                           ; 11                            ;
; 14                                           ; 16                            ;
; 15                                           ; 16                            ;
; 16                                           ; 6                             ;
; 17                                           ; 12                            ;
; 18                                           ; 10                            ;
; 19                                           ; 6                             ;
; 20                                           ; 13                            ;
; 21                                           ; 14                            ;
; 22                                           ; 20                            ;
; 23                                           ; 20                            ;
; 24                                           ; 15                            ;
; 25                                           ; 19                            ;
; 26                                           ; 18                            ;
; 27                                           ; 22                            ;
; 28                                           ; 23                            ;
; 29                                           ; 18                            ;
; 30                                           ; 17                            ;
; 31                                           ; 13                            ;
; 32                                           ; 11                            ;
; 33                                           ; 9                             ;
; 34                                           ; 5                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 24    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 39        ; 0            ; 0            ; 39        ; 39        ; 0            ; 0            ; 0            ; 0            ; 4            ; 0            ; 0            ; 4            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 39        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 39           ; 39           ; 39           ; 39           ; 39           ; 0         ; 39           ; 39           ; 0         ; 0         ; 39           ; 39           ; 39           ; 39           ; 35           ; 39           ; 39           ; 35           ; 39           ; 39           ; 39           ; 39           ; 39           ; 39           ; 39           ; 39           ; 39           ; 0         ; 39           ; 39           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; clk_25mhz_out      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; blank_out          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csync_out          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; red_out[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; red_out[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; red_out[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; red_out[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; red_out[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; red_out[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; red_out[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; red_out[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; red_out[8]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; red_out[9]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; green_out[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; green_out[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; green_out[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; green_out[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; green_out[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; green_out[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; green_out[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; green_out[7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; green_out[8]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; green_out[9]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; blue_out[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; blue_out[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; blue_out[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; blue_out[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; blue_out[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; blue_out[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; blue_out[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; blue_out[7]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; blue_out[8]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; blue_out[9]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; horiz_sync_out     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vert_sync_out      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_50mhz          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; kbclk              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; kbdata             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; rst,clk_50mhz   ; clk_50mhz            ; 31.5              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-----------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                           ;
+----------------------------------+----------------------------------+-------------------+
; Source Register                  ; Destination Register             ; Delay Added in ns ;
+----------------------------------+----------------------------------+-------------------+
; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 2.059             ;
; rst                              ; object_reg[2][1]~_emulated       ; 1.349             ;
; object_reg[1][2]~latch           ; object_reg[2][1]~_emulated       ; 1.349             ;
; randum_sel[1]                    ; object_reg[2][1]~_emulated       ; 1.349             ;
; randum_sel[0]                    ; object_reg[2][1]~_emulated       ; 1.349             ;
; randum_sel[2]                    ; object_reg[2][1]~_emulated       ; 1.349             ;
; object_reg[1][2]~_emulated       ; object_reg[2][1]~_emulated       ; 1.349             ;
; rst                              ; object_reg[1][2]~_emulated       ; 1.340             ;
; object_reg[0][1]~latch           ; object_reg[1][2]~_emulated       ; 1.340             ;
; object_reg[0][1]~_emulated       ; object_reg[1][2]~_emulated       ; 1.340             ;
; rst                              ; coln_reg[2]~_emulated            ; 1.295             ;
; coln_reg[0]~latch                ; coln_reg[2]~_emulated            ; 1.295             ;
; coln_reg[1]~latch                ; coln_reg[2]~_emulated            ; 1.295             ;
; position_y_reg[0]                ; coln_reg[2]~_emulated            ; 1.295             ;
; coln_reg[0]~_emulated            ; coln_reg[2]~_emulated            ; 1.295             ;
; coln_reg[1]~_emulated            ; coln_reg[2]~_emulated            ; 1.295             ;
; coln_reg[2]~_emulated            ; coln_reg[2]~_emulated            ; 1.295             ;
; rst                              ; object_reg[1][0]                 ; 1.266             ;
; rst                              ; object_reg[2][0]                 ; 1.266             ;
; object_reg[2][1]~latch           ; object_reg[1][0]                 ; 1.266             ;
; object_reg[2][2]~latch           ; object_reg[2][0]                 ; 1.266             ;
; randum_sel[1]                    ; object_reg[1][0]                 ; 1.266             ;
; randum_sel[1]                    ; object_reg[2][0]                 ; 1.266             ;
; randum_sel[0]                    ; object_reg[1][0]                 ; 1.266             ;
; randum_sel[0]                    ; object_reg[2][0]                 ; 1.266             ;
; randum_sel[2]                    ; object_reg[2][0]                 ; 1.266             ;
; object_reg[2][1]~_emulated       ; object_reg[1][0]                 ; 1.266             ;
; object_reg[2][2]~_emulated       ; object_reg[2][0]                 ; 1.266             ;
; rst                              ; object_reg[2][2]~_emulated       ; 1.058             ;
; object_reg[0][2]~latch           ; object_reg[2][2]~_emulated       ; 1.058             ;
; object_reg[0][2]~_emulated       ; object_reg[2][2]~_emulated       ; 1.058             ;
; coln_reg[3]~latch                ; coln_reg[1]~_emulated            ; 0.852             ;
; coln_reg[3]~_emulated            ; coln_reg[1]~_emulated            ; 0.852             ;
; coln_reg[1]~latch                ; state_reg.DetectCollusion        ; 0.774             ;
; coln_reg[1]~_emulated            ; state_reg.DetectCollusion        ; 0.774             ;
; coln_reg[1]~latch                ; state_reg.EndAddObject           ; 0.670             ;
; coln_reg[1]~_emulated            ; state_reg.EndAddObject           ; 0.670             ;
; coln_reg[3]~_emulated            ; coln_reg[3]~_emulated            ; 0.658             ;
; coln_reg[1]~latch                ; coln_reg[0]~_emulated            ; 0.606             ;
; coln_reg[1]~_emulated            ; coln_reg[0]~_emulated            ; 0.606             ;
; coln_reg[0]~latch                ; coln_reg[1]~_emulated            ; 0.594             ;
; position_y_reg[0]                ; coln_reg[1]~_emulated            ; 0.594             ;
; coln_reg[0]~_emulated            ; coln_reg[1]~_emulated            ; 0.594             ;
; position_y_reg[1]                ; coln_reg[1]~_emulated            ; 0.594             ;
; position_x_reg[0]                ; collision_reg                    ; 0.530             ;
; line_reg[0]~_emulated            ; collision_reg                    ; 0.530             ;
; line_reg[0]~latch                ; collision_reg                    ; 0.530             ;
; position_y_reg[3]                ; coln_reg[1]~_emulated            ; 0.525             ;
; coln_reg[3]~latch                ; coln_reg[2]~_emulated            ; 0.514             ;
; coln_reg[3]~_emulated            ; coln_reg[2]~_emulated            ; 0.514             ;
; position_x_reg[0]                ; matrix_display_reg[28][11]       ; 0.498             ;
; position_x_reg[0]                ; matrix_display_reg[29][11]       ; 0.498             ;
; position_x_reg[0]                ; matrix_display_reg[28][3]        ; 0.498             ;
; position_x_reg[0]                ; matrix_display_reg[29][3]        ; 0.498             ;
; position_x_reg[0]                ; matrix_display_reg[7][4]         ; 0.498             ;
; line_reg[0]~_emulated            ; matrix_display_reg[28][11]       ; 0.498             ;
; line_reg[0]~_emulated            ; matrix_display_reg[29][11]       ; 0.498             ;
; line_reg[0]~_emulated            ; matrix_display_reg[28][3]        ; 0.498             ;
; line_reg[0]~_emulated            ; matrix_display_reg[29][3]        ; 0.498             ;
; line_reg[0]~_emulated            ; matrix_display_reg[7][4]         ; 0.498             ;
; line_reg[0]~latch                ; matrix_display_reg[28][11]       ; 0.498             ;
; line_reg[0]~latch                ; matrix_display_reg[29][11]       ; 0.498             ;
; line_reg[0]~latch                ; matrix_display_reg[28][3]        ; 0.498             ;
; line_reg[0]~latch                ; matrix_display_reg[29][3]        ; 0.498             ;
; line_reg[0]~latch                ; matrix_display_reg[7][4]         ; 0.498             ;
; coln_reg[3]~latch                ; state_reg.DetectCollusion        ; 0.496             ;
; coln_reg[3]~_emulated            ; state_reg.DetectCollusion        ; 0.496             ;
; position_x_reg[0]                ; matrix_display_reg[4][14]        ; 0.475             ;
; position_x_reg[0]                ; matrix_display_reg[31][1]        ; 0.475             ;
; position_x_reg[0]                ; matrix_display_reg[2][13]        ; 0.475             ;
; position_x_reg[0]                ; matrix_display_reg[0][14]        ; 0.475             ;
; position_x_reg[0]                ; matrix_display_reg[1][14]        ; 0.475             ;
; position_x_reg[0]                ; matrix_display_reg[2][14]        ; 0.475             ;
; position_x_reg[0]                ; matrix_display_reg[0][11]        ; 0.475             ;
; position_x_reg[0]                ; matrix_display_reg[1][11]        ; 0.475             ;
; position_x_reg[0]                ; matrix_display_reg[2][11]        ; 0.475             ;
; position_x_reg[0]                ; matrix_display_reg[0][15]        ; 0.475             ;
; position_x_reg[0]                ; matrix_display_reg[1][15]        ; 0.475             ;
; position_x_reg[0]                ; matrix_display_reg[2][15]        ; 0.475             ;
; position_x_reg[0]                ; matrix_display_reg[1][3]         ; 0.475             ;
; position_x_reg[0]                ; matrix_display_reg[2][3]         ; 0.475             ;
; position_x_reg[0]                ; matrix_display_reg[1][7]         ; 0.475             ;
; position_x_reg[0]                ; matrix_display_reg[2][7]         ; 0.475             ;
; position_x_reg[0]                ; matrix_display_reg[5][12]        ; 0.475             ;
; position_x_reg[0]                ; matrix_display_reg[6][12]        ; 0.475             ;
; position_x_reg[0]                ; matrix_display_reg[7][12]        ; 0.475             ;
; position_x_reg[0]                ; matrix_display_reg[8][12]        ; 0.475             ;
; position_x_reg[0]                ; matrix_display_reg[9][12]        ; 0.475             ;
; position_x_reg[0]                ; matrix_display_reg[10][12]       ; 0.475             ;
; position_x_reg[0]                ; matrix_display_reg[11][12]       ; 0.475             ;
; position_x_reg[0]                ; matrix_display_reg[12][12]       ; 0.475             ;
; position_x_reg[0]                ; matrix_display_reg[13][12]       ; 0.475             ;
; position_x_reg[0]                ; matrix_display_reg[14][12]       ; 0.475             ;
; position_x_reg[0]                ; matrix_display_reg[15][12]       ; 0.475             ;
; position_x_reg[0]                ; matrix_display_reg[16][12]       ; 0.475             ;
; position_x_reg[0]                ; matrix_display_reg[17][12]       ; 0.475             ;
; position_x_reg[0]                ; matrix_display_reg[18][12]       ; 0.475             ;
; position_x_reg[0]                ; matrix_display_reg[19][12]       ; 0.475             ;
; position_x_reg[0]                ; matrix_display_reg[3][13]        ; 0.475             ;
; position_x_reg[0]                ; matrix_display_reg[4][13]        ; 0.475             ;
+----------------------------------+----------------------------------+-------------------+
Note: This table only shows the top 100 paths that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 12.1 Build 177 11/07/2012 SJ Web Edition
    Info: Processing started: Sat Nov 16 09:24:20 2019
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off keyboarToVGA -c keyboarToVGA
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (119006): Selected device EP3C16F484C6 for design "keyboarToVGA"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C40F484C6 is compatible
    Info (176445): Device EP3C55F484C6 is compatible
    Info (176445): Device EP3C80F484C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 39 pins of 39 total pins
    Info (169086): Pin clk_25mhz_out not assigned to an exact location on the device
    Info (169086): Pin blank_out not assigned to an exact location on the device
    Info (169086): Pin csync_out not assigned to an exact location on the device
    Info (169086): Pin red_out[0] not assigned to an exact location on the device
    Info (169086): Pin red_out[1] not assigned to an exact location on the device
    Info (169086): Pin red_out[2] not assigned to an exact location on the device
    Info (169086): Pin red_out[3] not assigned to an exact location on the device
    Info (169086): Pin red_out[4] not assigned to an exact location on the device
    Info (169086): Pin red_out[5] not assigned to an exact location on the device
    Info (169086): Pin red_out[6] not assigned to an exact location on the device
    Info (169086): Pin red_out[7] not assigned to an exact location on the device
    Info (169086): Pin red_out[8] not assigned to an exact location on the device
    Info (169086): Pin red_out[9] not assigned to an exact location on the device
    Info (169086): Pin green_out[0] not assigned to an exact location on the device
    Info (169086): Pin green_out[1] not assigned to an exact location on the device
    Info (169086): Pin green_out[2] not assigned to an exact location on the device
    Info (169086): Pin green_out[3] not assigned to an exact location on the device
    Info (169086): Pin green_out[4] not assigned to an exact location on the device
    Info (169086): Pin green_out[5] not assigned to an exact location on the device
    Info (169086): Pin green_out[6] not assigned to an exact location on the device
    Info (169086): Pin green_out[7] not assigned to an exact location on the device
    Info (169086): Pin green_out[8] not assigned to an exact location on the device
    Info (169086): Pin green_out[9] not assigned to an exact location on the device
    Info (169086): Pin blue_out[0] not assigned to an exact location on the device
    Info (169086): Pin blue_out[1] not assigned to an exact location on the device
    Info (169086): Pin blue_out[2] not assigned to an exact location on the device
    Info (169086): Pin blue_out[3] not assigned to an exact location on the device
    Info (169086): Pin blue_out[4] not assigned to an exact location on the device
    Info (169086): Pin blue_out[5] not assigned to an exact location on the device
    Info (169086): Pin blue_out[6] not assigned to an exact location on the device
    Info (169086): Pin blue_out[7] not assigned to an exact location on the device
    Info (169086): Pin blue_out[8] not assigned to an exact location on the device
    Info (169086): Pin blue_out[9] not assigned to an exact location on the device
    Info (169086): Pin horiz_sync_out not assigned to an exact location on the device
    Info (169086): Pin vert_sync_out not assigned to an exact location on the device
    Info (169086): Pin clk_50mhz not assigned to an exact location on the device
    Info (169086): Pin rst not assigned to an exact location on the device
    Info (169086): Pin kbclk not assigned to an exact location on the device
    Info (169086): Pin kbdata not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 15 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'keyboarToVGA.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk_50mhz~input (placed in PIN G2 (CLK0, DIFFCLK_0p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node rst~input (placed in PIN G1 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node line_reg[0]~head_lut
        Info (176357): Destination node coln_reg[0]~head_lut
        Info (176357): Destination node coln_reg[1]~head_lut
        Info (176357): Destination node coln_reg[3]~head_lut
        Info (176357): Destination node line_reg[2]~head_lut
        Info (176357): Destination node line_reg[3]~head_lut
        Info (176357): Destination node line_reg[4]~head_lut
        Info (176357): Destination node coln_reg[2]~head_lut
        Info (176357): Destination node line_reg[1]~head_lut
        Info (176357): Destination node object_reg[0][2]~head_lut
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node vga_controller:u_vga_sync|clkdiv 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node vga_controller:u_vga_sync|clkdiv~0
        Info (176357): Destination node clk_25mhz_out~output
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 37 (unused VREF, 3.3V VCCIO, 2 input, 35 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 6 total pin(s) used --  27 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  41 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  42 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  47 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:06
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:03
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:17
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 12% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 44% of the available device resources in the region that extends from location X10_Y10 to location X20_Y19
Info (170194): Fitter routing operations ending: elapsed time is 00:00:28
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:06
Warning (169177): 4 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone III Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin clk_50mhz uses I/O standard 3.3-V LVTTL at G2
    Info (169178): Pin rst uses I/O standard 3.3-V LVTTL at G1
    Info (169178): Pin kbclk uses I/O standard 3.3-V LVTTL at AA12
    Info (169178): Pin kbdata uses I/O standard 3.3-V LVTTL at AB12
Info (144001): Generated suppressed messages file C:/Users/K4tr1n4/Desktop/LH2k19-2/Trab/tetriseAlteraVHDL-master/keyboardToVga/keyboarToVGA.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 629 megabytes
    Info: Processing ended: Sat Nov 16 09:25:31 2019
    Info: Elapsed time: 00:01:11
    Info: Total CPU time (on all processors): 00:01:43


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/K4tr1n4/Desktop/LH2k19-2/Trab/tetriseAlteraVHDL-master/keyboardToVga/keyboarToVGA.fit.smsg.


