AMD_IS_APU,VAR_0
CG_CLKPIN_CNTL_2__FORCE_BIF_REFCLK_EN_MASK,VAR_1
CG_CLKPIN_CNTL__BCLK_AS_XCLK_MASK,VAR_2
MISC_CLK_CTRL__DEEP_SLEEP_CLK_SEL_MASK,VAR_3
MISC_CLK_CTRL__DEEP_SLEEP_CLK_SEL__SHIFT,VAR_4
MISC_CLK_CTRL__ZCLK_SEL_MASK,VAR_5
MISC_CLK_CTRL__ZCLK_SEL__SHIFT,VAR_6
MPLL_BYPASSCLK_SEL__MPLL_CLKOUT_SEL_MASK,VAR_7
MPLL_BYPASSCLK_SEL__MPLL_CLKOUT_SEL__SHIFT,VAR_8
PB0_PIF_PWRDOWN_0__PLL_POWER_STATE_IN_OFF_0_MASK,VAR_9
PB0_PIF_PWRDOWN_0__PLL_POWER_STATE_IN_OFF_0__SHIFT,VAR_10
PB0_PIF_PWRDOWN_0__PLL_POWER_STATE_IN_TXS2_0_MASK,VAR_11
PB0_PIF_PWRDOWN_0__PLL_POWER_STATE_IN_TXS2_0__SHIFT,VAR_12
PB0_PIF_PWRDOWN_1__PLL_POWER_STATE_IN_OFF_1_MASK,VAR_13
PB0_PIF_PWRDOWN_1__PLL_POWER_STATE_IN_OFF_1__SHIFT,VAR_14
PB0_PIF_PWRDOWN_1__PLL_POWER_STATE_IN_TXS2_1_MASK,VAR_15
PB0_PIF_PWRDOWN_1__PLL_POWER_STATE_IN_TXS2_1__SHIFT,VAR_16
PB1_PIF_PWRDOWN_0__PLL_POWER_STATE_IN_OFF_0_MASK,VAR_17
PB1_PIF_PWRDOWN_0__PLL_POWER_STATE_IN_OFF_0__SHIFT,VAR_18
PB1_PIF_PWRDOWN_0__PLL_POWER_STATE_IN_TXS2_0_MASK,VAR_19
PB1_PIF_PWRDOWN_0__PLL_POWER_STATE_IN_TXS2_0__SHIFT,VAR_20
PB1_PIF_PWRDOWN_1__PLL_POWER_STATE_IN_OFF_1_MASK,VAR_21
PB1_PIF_PWRDOWN_1__PLL_POWER_STATE_IN_OFF_1__SHIFT,VAR_22
PB1_PIF_PWRDOWN_1__PLL_POWER_STATE_IN_TXS2_1_MASK,VAR_23
PB1_PIF_PWRDOWN_1__PLL_POWER_STATE_IN_TXS2_1__SHIFT,VAR_24
PCIE_CNTL2__MST_MEM_LS_EN_MASK,VAR_25
PCIE_CNTL2__REPLAY_MEM_LS_EN_MASK,VAR_26
PCIE_CNTL2__SLV_MEM_LS_EN_MASK,VAR_27
PCIE_LC_CNTL2__LC_ALLOW_PDWN_IN_L1_MASK,VAR_28
PCIE_LC_CNTL2__LC_ALLOW_PDWN_IN_L23_MASK,VAR_29
PCIE_LC_CNTL3__LC_GO_TO_RECOVERY_MASK,VAR_30
PCIE_LC_CNTL__LC_L0S_INACTIVITY_MASK,VAR_31
PCIE_LC_CNTL__LC_L0S_INACTIVITY__SHIFT,VAR_32
PCIE_LC_CNTL__LC_L1_INACTIVITY_MASK,VAR_33
PCIE_LC_CNTL__LC_L1_INACTIVITY__SHIFT,VAR_34
PCIE_LC_CNTL__LC_PMI_TO_L1_DIS_MASK,VAR_35
PCIE_LC_LINK_WIDTH_CNTL__LC_DYN_LANES_PWR_STATE_MASK,VAR_36
PCIE_LC_LINK_WIDTH_CNTL__LC_DYN_LANES_PWR_STATE__SHIFT,VAR_37
PCIE_LC_N_FTS_CNTL__LC_N_FTS_MASK,VAR_38
PCIE_LC_N_FTS_CNTL__LC_XMIT_N_FTS_MASK,VAR_39
PCIE_LC_N_FTS_CNTL__LC_XMIT_N_FTS_OVERRIDE_EN_MASK,VAR_40
PCIE_LC_N_FTS_CNTL__LC_XMIT_N_FTS__SHIFT,VAR_41
PCIE_LC_STATUS1__LC_REVERSE_RCVR_MASK,VAR_42
PCIE_LC_STATUS1__LC_REVERSE_XMIT_MASK,VAR_43
PCIE_P_CNTL__P_IGNORE_EDB_ERR_MASK,VAR_44
PCI_EXP_LNKCAP,VAR_45
PCI_EXP_LNKCAP_CLKPM,VAR_46
RREG32_PCIE,FUNC_0
RREG32_SMC,FUNC_1
THM_CLK_CNTL__CMON_CLK_SEL_MASK,VAR_47
THM_CLK_CNTL__CMON_CLK_SEL__SHIFT,VAR_48
THM_CLK_CNTL__TMON_CLK_SEL_MASK,VAR_49
THM_CLK_CNTL__TMON_CLK_SEL__SHIFT,VAR_50
WREG32_PCIE,FUNC_2
WREG32_SMC,FUNC_3
amdgpu_aspm,VAR_51
ixCG_CLKPIN_CNTL,VAR_52
ixCG_CLKPIN_CNTL_2,VAR_53
ixMISC_CLK_CTRL,VAR_54
ixMPLL_BYPASSCLK_SEL,VAR_55
ixPB0_PIF_PWRDOWN_0,VAR_56
ixPB0_PIF_PWRDOWN_1,VAR_57
ixPB1_PIF_PWRDOWN_0,VAR_58
ixPB1_PIF_PWRDOWN_1,VAR_59
ixPCIE_CNTL2,VAR_60
ixPCIE_LC_CNTL,VAR_61
ixPCIE_LC_CNTL2,VAR_62
ixPCIE_LC_CNTL3,VAR_63
ixPCIE_LC_LINK_WIDTH_CNTL,VAR_64
ixPCIE_LC_N_FTS_CNTL,VAR_65
ixPCIE_LC_STATUS1,VAR_66
ixPCIE_P_CNTL,VAR_67
ixTHM_CLK_CNTL,VAR_68
pci_is_root_bus,FUNC_4
pcie_capability_read_dword,FUNC_5
cik_program_aspm,FUNC_6
adev,VAR_69
data,VAR_70
orig,VAR_71
disable_l0s,VAR_72
disable_l1,VAR_73
disable_plloff_in_l1,VAR_74
disable_clkreq,VAR_75
clk_req_support,VAR_76
root,VAR_77
lnkcap,VAR_78
