
LEKTOR_MIKROCONTROLLER.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  00800100  00000236  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         000001c2  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000004  00800100  00800100  00000236  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  00000236  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00000268  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000080  00000000  00000000  000002a8  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00000a46  00000000  00000000  00000328  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 00000875  00000000  00000000  00000d6e  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   0000055c  00000000  00000000  000015e3  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  00000118  00000000  00000000  00001b40  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    00000456  00000000  00000000  00001c58  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    000002c5  00000000  00000000  000020ae  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000050  00000000  00000000  00002373  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	33 c0       	rjmp	.+102    	; 0x68 <__ctors_end>
   2:	00 00       	nop
   4:	67 c0       	rjmp	.+206    	; 0xd4 <__vector_1>
   6:	00 00       	nop
   8:	4a c0       	rjmp	.+148    	; 0x9e <__bad_interrupt>
   a:	00 00       	nop
   c:	48 c0       	rjmp	.+144    	; 0x9e <__bad_interrupt>
   e:	00 00       	nop
  10:	46 c0       	rjmp	.+140    	; 0x9e <__bad_interrupt>
  12:	00 00       	nop
  14:	44 c0       	rjmp	.+136    	; 0x9e <__bad_interrupt>
  16:	00 00       	nop
  18:	42 c0       	rjmp	.+132    	; 0x9e <__bad_interrupt>
  1a:	00 00       	nop
  1c:	40 c0       	rjmp	.+128    	; 0x9e <__bad_interrupt>
  1e:	00 00       	nop
  20:	3e c0       	rjmp	.+124    	; 0x9e <__bad_interrupt>
  22:	00 00       	nop
  24:	3c c0       	rjmp	.+120    	; 0x9e <__bad_interrupt>
  26:	00 00       	nop
  28:	3a c0       	rjmp	.+116    	; 0x9e <__bad_interrupt>
  2a:	00 00       	nop
  2c:	38 c0       	rjmp	.+112    	; 0x9e <__bad_interrupt>
  2e:	00 00       	nop
  30:	36 c0       	rjmp	.+108    	; 0x9e <__bad_interrupt>
  32:	00 00       	nop
  34:	8c c0       	rjmp	.+280    	; 0x14e <__vector_13>
  36:	00 00       	nop
  38:	32 c0       	rjmp	.+100    	; 0x9e <__bad_interrupt>
  3a:	00 00       	nop
  3c:	30 c0       	rjmp	.+96     	; 0x9e <__bad_interrupt>
  3e:	00 00       	nop
  40:	2e c0       	rjmp	.+92     	; 0x9e <__bad_interrupt>
  42:	00 00       	nop
  44:	2c c0       	rjmp	.+88     	; 0x9e <__bad_interrupt>
  46:	00 00       	nop
  48:	2a c0       	rjmp	.+84     	; 0x9e <__bad_interrupt>
  4a:	00 00       	nop
  4c:	28 c0       	rjmp	.+80     	; 0x9e <__bad_interrupt>
  4e:	00 00       	nop
  50:	26 c0       	rjmp	.+76     	; 0x9e <__bad_interrupt>
  52:	00 00       	nop
  54:	24 c0       	rjmp	.+72     	; 0x9e <__bad_interrupt>
  56:	00 00       	nop
  58:	22 c0       	rjmp	.+68     	; 0x9e <__bad_interrupt>
  5a:	00 00       	nop
  5c:	20 c0       	rjmp	.+64     	; 0x9e <__bad_interrupt>
  5e:	00 00       	nop
  60:	1e c0       	rjmp	.+60     	; 0x9e <__bad_interrupt>
  62:	00 00       	nop
  64:	1c c0       	rjmp	.+56     	; 0x9e <__bad_interrupt>
	...

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61

00000074 <__do_copy_data>:
  74:	11 e0       	ldi	r17, 0x01	; 1
  76:	a0 e0       	ldi	r26, 0x00	; 0
  78:	b1 e0       	ldi	r27, 0x01	; 1
  7a:	e2 ec       	ldi	r30, 0xC2	; 194
  7c:	f1 e0       	ldi	r31, 0x01	; 1
  7e:	02 c0       	rjmp	.+4      	; 0x84 <__do_copy_data+0x10>
  80:	05 90       	lpm	r0, Z+
  82:	0d 92       	st	X+, r0
  84:	a0 30       	cpi	r26, 0x00	; 0
  86:	b1 07       	cpc	r27, r17
  88:	d9 f7       	brne	.-10     	; 0x80 <__do_copy_data+0xc>

0000008a <__do_clear_bss>:
  8a:	21 e0       	ldi	r18, 0x01	; 1
  8c:	a0 e0       	ldi	r26, 0x00	; 0
  8e:	b1 e0       	ldi	r27, 0x01	; 1
  90:	01 c0       	rjmp	.+2      	; 0x94 <.do_clear_bss_start>

00000092 <.do_clear_bss_loop>:
  92:	1d 92       	st	X+, r1

00000094 <.do_clear_bss_start>:
  94:	a4 30       	cpi	r26, 0x04	; 4
  96:	b2 07       	cpc	r27, r18
  98:	e1 f7       	brne	.-8      	; 0x92 <.do_clear_bss_loop>
  9a:	02 d0       	rcall	.+4      	; 0xa0 <main>
  9c:	90 c0       	rjmp	.+288    	; 0x1be <_exit>

0000009e <__bad_interrupt>:
  9e:	b0 cf       	rjmp	.-160    	; 0x0 <__vectors>

000000a0 <main>:

	
	//------------------------------------//
	//			 interrupt test			  //
	//------------------------------------//
	DDRD &= ~(1 << DDD0);
  a0:	50 98       	cbi	0x0a, 0	; 10
	// PD2 (PCINT0 pin) is now an input
	PORTD |= (1 << PORTD0);
  a2:	58 9a       	sbi	0x0b, 0	; 11
	// PD2 is now an input with pull-up enabled
	//EICRA |= (1 << ISC11) | (1 << ISC10);   // set INT0 to trigger on ANY logic change
	EICRA = 0b00000011;
  a4:	83 e0       	ldi	r24, 0x03	; 3
  a6:	80 93 69 00 	sts	0x0069, r24	; 0x800069 <__TEXT_REGION_LENGTH__+0x7e0069>
	EIMSK |= (1 << INT0);
  aa:	e8 9a       	sbi	0x1d, 0	; 29
	//------------------------------------//

	DDRC |= (1 << 0);
  ac:	38 9a       	sbi	0x07, 0	; 7

	//Initializing
	UCSR0B = 0;
  ae:	10 92 c1 00 	sts	0x00C1, r1	; 0x8000c1 <__TEXT_REGION_LENGTH__+0x7e00c1>
	DDRB |= (1 << PINNR);			//OUTPUT 
  b2:	20 9a       	sbi	0x04, 0	; 4

	// Global interrupt enable
	sei();
  b4:	78 94       	sei

	while(1)
	{
		//ZEROCROSS TEST
		PORTC |= 1 << 0;
  b6:	40 9a       	sbi	0x08, 0	; 8
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
  b8:	8f e9       	ldi	r24, 0x9F	; 159
  ba:	9f e0       	ldi	r25, 0x0F	; 15
  bc:	01 97       	sbiw	r24, 0x01	; 1
  be:	f1 f7       	brne	.-4      	; 0xbc <main+0x1c>
  c0:	00 c0       	rjmp	.+0      	; 0xc2 <main+0x22>
  c2:	00 00       	nop
		_delay_ms(1);
		PORTC &= ~(1 << 0);
  c4:	40 98       	cbi	0x08, 0	; 8
  c6:	8f e9       	ldi	r24, 0x9F	; 159
  c8:	9f e0       	ldi	r25, 0x0F	; 15
  ca:	01 97       	sbiw	r24, 0x01	; 1
  cc:	f1 f7       	brne	.-4      	; 0xca <main+0x2a>
  ce:	00 c0       	rjmp	.+0      	; 0xd0 <main+0x30>
  d0:	00 00       	nop
  d2:	f1 cf       	rjmp	.-30     	; 0xb6 <main+0x16>

000000d4 <__vector_1>:
	}
}

// Interrupt service routine for INT0 (Er INT3 for Atmega 2560)
ISR (INT0_vect)
{
  d4:	1f 92       	push	r1
  d6:	0f 92       	push	r0
  d8:	0f b6       	in	r0, 0x3f	; 63
  da:	0f 92       	push	r0
  dc:	11 24       	eor	r1, r1
  de:	2f 93       	push	r18
  e0:	3f 93       	push	r19
  e2:	4f 93       	push	r20
  e4:	5f 93       	push	r21
  e6:	6f 93       	push	r22
  e8:	7f 93       	push	r23
  ea:	8f 93       	push	r24
  ec:	9f 93       	push	r25
  ee:	af 93       	push	r26
  f0:	bf 93       	push	r27
  f2:	ef 93       	push	r30
  f4:	ff 93       	push	r31
	//if (index == 2)
	//{
		//sendCharSW('c');
		//index = 0;
	//}
	sendCharSW('a');
  f6:	81 e6       	ldi	r24, 0x61	; 97
  f8:	11 d0       	rcall	.+34     	; 0x11c <sendCharSW>
	
  fa:	ff 91       	pop	r31
  fc:	ef 91       	pop	r30
  fe:	bf 91       	pop	r27
 100:	af 91       	pop	r26
 102:	9f 91       	pop	r25
 104:	8f 91       	pop	r24
 106:	7f 91       	pop	r23
 108:	6f 91       	pop	r22
 10a:	5f 91       	pop	r21
 10c:	4f 91       	pop	r20
 10e:	3f 91       	pop	r19
 110:	2f 91       	pop	r18
 112:	0f 90       	pop	r0
 114:	0f be       	out	0x3f, r0	; 63
 116:	0f 90       	pop	r0
 118:	1f 90       	pop	r1
 11a:	18 95       	reti

0000011c <sendCharSW>:
{
	// Main-loop: Toggle LED7 hvert sekund
	unsigned char i;
	unsigned char x = Tegn;
	// Start bit
	PORT &= ~(1<<PINNR);
 11c:	28 98       	cbi	0x05, 0	; 5
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 11e:	2a e2       	ldi	r18, 0x2A	; 42
 120:	2a 95       	dec	r18
 122:	f1 f7       	brne	.-4      	; 0x120 <sendCharSW+0x4>
 124:	00 c0       	rjmp	.+0      	; 0x126 <sendCharSW+0xa>
 126:	98 e0       	ldi	r25, 0x08	; 8
	_delay_us(NO_us);
	// 8 data bits (LSB first)
	for (i = 0; i<8; i++)
	{
		if(x & 0b00000001)
 128:	80 ff       	sbrs	r24, 0
 12a:	02 c0       	rjmp	.+4      	; 0x130 <sendCharSW+0x14>
		PORT |= (1<<PINNR);
 12c:	28 9a       	sbi	0x05, 0	; 5
 12e:	01 c0       	rjmp	.+2      	; 0x132 <sendCharSW+0x16>
		else
		PORT &= ~(1<<PINNR);
 130:	28 98       	cbi	0x05, 0	; 5
 132:	2a e2       	ldi	r18, 0x2A	; 42
 134:	2a 95       	dec	r18
 136:	f1 f7       	brne	.-4      	; 0x134 <sendCharSW+0x18>
 138:	00 c0       	rjmp	.+0      	; 0x13a <sendCharSW+0x1e>
		_delay_us(NO_us);
		x = x>>1;
 13a:	86 95       	lsr	r24
 13c:	91 50       	subi	r25, 0x01	; 1
	unsigned char x = Tegn;
	// Start bit
	PORT &= ~(1<<PINNR);
	_delay_us(NO_us);
	// 8 data bits (LSB first)
	for (i = 0; i<8; i++)
 13e:	a1 f7       	brne	.-24     	; 0x128 <sendCharSW+0xc>
		else
		PORT &= ~(1<<PINNR);
		_delay_us(NO_us);
		x = x>>1;
	}
	PORT |= (1<<PINNR);
 140:	28 9a       	sbi	0x05, 0	; 5
 142:	8a e2       	ldi	r24, 0x2A	; 42
 144:	8a 95       	dec	r24
 146:	f1 f7       	brne	.-4      	; 0x144 <sendCharSW+0x28>
 148:	00 c0       	rjmp	.+0      	; 0x14a <sendCharSW+0x2e>
	_delay_us(NO_us);
	//Test ###DUNNO what the stopbit is###
	PORT &= ~(1<<PINNR);
 14a:	28 98       	cbi	0x05, 0	; 5
 14c:	08 95       	ret

0000014e <__vector_13>:
	  TCNT1 = (0xFFFF-15625);
	  TIMSK1 |= 0b00000001;
}

 ISR(TIMER1_OVF_vect)
 {
 14e:	1f 92       	push	r1
 150:	0f 92       	push	r0
 152:	0f b6       	in	r0, 0x3f	; 63
 154:	0f 92       	push	r0
 156:	11 24       	eor	r1, r1
 158:	2f 93       	push	r18
 15a:	8f 93       	push	r24
 15c:	9f 93       	push	r25
 15e:	ef 93       	push	r30
 160:	ff 93       	push	r31
	 // Tæller ctr_ op hvert sekund.
	 ctr_++;
 162:	80 91 02 01 	lds	r24, 0x0102	; 0x800102 <ctr_>
 166:	90 91 03 01 	lds	r25, 0x0103	; 0x800103 <ctr_+0x1>
 16a:	01 96       	adiw	r24, 0x01	; 1
 16c:	90 93 03 01 	sts	0x0103, r25	; 0x800103 <ctr_+0x1>
 170:	80 93 02 01 	sts	0x0102, r24	; 0x800102 <ctr_>
	 //sætter tcnt1 til krævet værdi for 1s delay
	 TCNT1 = (0xFFFF-15625);
 174:	86 ef       	ldi	r24, 0xF6	; 246
 176:	92 ec       	ldi	r25, 0xC2	; 194
 178:	90 93 85 00 	sts	0x0085, r25	; 0x800085 <__TEXT_REGION_LENGTH__+0x7e0085>
 17c:	80 93 84 00 	sts	0x0084, r24	; 0x800084 <__TEXT_REGION_LENGTH__+0x7e0084>

	 if (ctr_ == 1800) //overflow 1 gang i sekundet
 180:	80 91 02 01 	lds	r24, 0x0102	; 0x800102 <ctr_>
 184:	90 91 03 01 	lds	r25, 0x0103	; 0x800103 <ctr_+0x1>
 188:	88 30       	cpi	r24, 0x08	; 8
 18a:	97 40       	sbci	r25, 0x07	; 7
 18c:	71 f4       	brne	.+28     	; 0x1aa <__vector_13+0x5c>
	 {
		timerStatus_ = '1';
 18e:	81 e3       	ldi	r24, 0x31	; 49
 190:	90 e0       	ldi	r25, 0x00	; 0
 192:	90 93 01 01 	sts	0x0101, r25	; 0x800101 <__data_end+0x1>
 196:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__data_end>
		ctr_ = 0;
 19a:	10 92 03 01 	sts	0x0103, r1	; 0x800103 <ctr_+0x1>
 19e:	10 92 02 01 	sts	0x0102, r1	; 0x800102 <ctr_>
		TIMSK1 &= 0;
 1a2:	ef e6       	ldi	r30, 0x6F	; 111
 1a4:	f0 e0       	ldi	r31, 0x00	; 0
 1a6:	80 81       	ld	r24, Z
 1a8:	10 82       	st	Z, r1
	 }
 1aa:	ff 91       	pop	r31
 1ac:	ef 91       	pop	r30
 1ae:	9f 91       	pop	r25
 1b0:	8f 91       	pop	r24
 1b2:	2f 91       	pop	r18
 1b4:	0f 90       	pop	r0
 1b6:	0f be       	out	0x3f, r0	; 63
 1b8:	0f 90       	pop	r0
 1ba:	1f 90       	pop	r1
 1bc:	18 95       	reti

000001be <_exit>:
 1be:	f8 94       	cli

000001c0 <__stop_program>:
 1c0:	ff cf       	rjmp	.-2      	; 0x1c0 <__stop_program>
