        In: {r_data[7:0]}                  VHDL   

