## üîπ **Desafio 2 ‚Äî Compress√£o sem perdas para imagens t√©rmicas**

### **Resumo t√©cnico**

Compress√£o sem perdas (lossless) envolve transformar os dados de imagem em uma representa√ß√£o compactada que possa ser revertida integralmente.  
Para imagens t√©rmicas (normalmente 14‚Äì16 bits/pixel, monocrom√°ticas), os algoritmos t√≠picos s√£o **Run-Length Encoding (RLE)**, **Huffman**, ou **Predictive Coding** simples.

### **Principais etapas**

- Estudo do algoritmo de compress√£o mais apropriado (pode-se usar RLE + Huffman);

- Defini√ß√£o da arquitetura sequencial/pipeline;

- Implementa√ß√£o de blocos combinacionais e FSMs em Verilog;

- Integra√ß√£o com interface de mem√≥ria e entrada de dados de imagem t√©rmica;

- Valida√ß√£o funcional e testes de taxa de compress√£o.

### **Grau de dificuldade:** **6 / 10**

### **Risco de prazo (4 meses):** **moderado**

### **Motivo:**

Apesar de envolver conceitos matem√°ticos de compress√£o, os algoritmos s√£o bem documentados e implement√°veis com arquitetura sequencial, sem necessidade de throughput muito alto (n√£o necessariamente tempo real). Pode ser validado com imagens armazenadas, sem fluxo cont√≠nuo.

## ‚úÖ **Recomenda√ß√£o final**

O **Desafio 2 ‚Äî Compress√£o sem perdas para imagens t√©rmicas** √© o **mais adequado** para execu√ß√£o dentro do prazo de **4 meses (‚âà 320 horas)**, com um equil√≠brio razo√°vel entre:

- complexidade t√©cnica (n√≠vel intermedi√°rio);

- viabilidade pr√°tica em FPGA com Verilog;

- possibilidade de valida√ß√£o realista (sem necessidade de alta taxa de quadros);

- bom aprendizado em design digital e otimiza√ß√£o de l√≥gica sequencial.

---

## üí° **Proposta de cronograma (exemplo)**

| M√™s   | Etapa                        | Atividades principais                                                                                                |
| ----- | ---------------------------- | -------------------------------------------------------------------------------------------------------------------- |
| **1** | **Pesquisa e planejamento**  | Estudo de algoritmos de compress√£o (RLE, Huffman, LZ), an√°lise de imagens t√©rmicas, defini√ß√£o da arquitetura do core |
| **2** | **Modelagem e prototipagem** | Implementa√ß√£o em Python/MATLAB para valida√ß√£o te√≥rica + desenho do pipeline l√≥gico                                   |
| **3** | **Implementa√ß√£o em Verilog** | Codifica√ß√£o do core, FSM de controle, interfaces, simula√ß√£o funcional                                                |
| **4** | **Integra√ß√£o e valida√ß√£o**   | Testes com imagens reais, medi√ß√£o de taxa de compress√£o, desempenho e consumo de recursos                            |

# Plano completo de execu√ß√£o em FPGA (Verilog)** para o **Desafio 2 ‚Äì Compress√£o sem perdas para imagens t√©rmicas**, considerando:

- **Dura√ß√£o:** 4 meses (‚âà 16 semanas)

- **Carga di√°ria:** 4 h/dia, de segunda a sexta (‚âà 80 h/m√™s, total ‚âà 320 h)

- **Objetivo final:** Core funcional em FPGA capaz de comprimir e descomprimir imagens t√©rmicas sem perdas, com testes de desempenho e valida√ß√£o experimental.

---

## üß© **Vis√£o geral t√©cnica**

### **Escopo do core**

- Implementa√ß√£o de compress√£o **sem perdas** para imagens t√©rmicas monocrom√°ticas (12 a 16 bits/pixel).

- Algoritmo-alvo: **RLE (Run-Length Encoding)** com poss√≠vel extens√£o para **Huffman**.

- Opera√ß√£o em **fluxo sequencial** (n√£o √© necess√°rio tempo real).

- Interface simples de entrada e sa√≠da (por exemplo: AXI-Stream, FIFO ou barramento local).

### **Principais blocos**

1. **Pr√©-processamento e leitura de pixels**

2. **Detec√ß√£o de repeti√ß√µes (RLE Encoder)**

3. **Codifica√ß√£o Huffman (opcional)**

4. **Armazenamento tempor√°rio / buffer**

5. **Controle FSM principal**

6. **M√≥dulo de descompress√£o (Decoder)**

7. **Testbench e valida√ß√£o com imagens reais**

---

## üìÖ **Cronograma detalhado (16 semanas)**

| **M√™s / Semana**                                   | **Etapa / Entregas**                              | **Atividades principais**                                                                                                             | **Resultados esperados**                 |
| -------------------------------------------------- | ------------------------------------------------- | ------------------------------------------------------------------------------------------------------------------------------------- | ---------------------------------------- |
| **M√™s 1 ‚Äì Pesquisa e especifica√ß√£o (Semanas 1‚Äì4)** |                                                   |                                                                                                                                       |                                          |
| Semana 1                                           | **Estudo da base te√≥rica**                        | - Estudar algoritmos lossless (RLE, Huffman, LZW) - Levantar requisitos das imagens t√©rmicas (bit depth, resolu√ß√£o, formato de dados) | Documento t√©cnico de refer√™ncia          |
| Semana 2                                           | **An√°lise de complexidade e arquitetura inicial** | - Escolher algoritmo-base (RLE) - Definir formato de dados, fluxo e interfaces                                                        | Especifica√ß√£o funcional e fluxograma     |
| Semana 3                                           | **Prototipagem em alto n√≠vel (Python/MATLAB)**    | - Implementar RLE/Huffman e medir taxas de compress√£o em imagens reais                                                                | Resultados te√≥ricos e par√¢metros alvo    |
| Semana 4                                           | **Defini√ß√£o da arquitetura em FPGA**              | - Desenhar diagrama de blocos - Definir tamanho de buffers, FSMs e interconex√µes                                                      | Arquitetura final e plano de verifica√ß√£o |

---

| **M√™s 2 ‚Äì Implementa√ß√£o em Verilog (Semanas 5‚Äì8)** | | | |  
| Semana 5 | **Desenvolvimento do m√≥dulo de leitura** | - M√≥dulo de entrada (stream ou FIFO) - Convers√£o de dados de imagem em palavras de pixel | Bloco de leitura testado em simula√ß√£o |  
| Semana 6 | **Implementa√ß√£o do RLE Encoder** | - FSM de detec√ß√£o de repeti√ß√µes e escrita de pares (valor, contagem) - Valida√ß√£o unit√°ria em simula√ß√£o | Core RLE funcional |  
| Semana 7 | **Implementa√ß√£o do Huffman Encoder (opcional)** | - Codifica√ß√£o simb√≥lica e gera√ß√£o de c√≥digo bin√°rio vari√°vel - Testes em vetor reduzido | Bloco Huffman validado |  
| Semana 8 | **Integra√ß√£o Encoder completo** | - Integra√ß√£o leitura + compress√£o - Verifica√ß√£o de sincronismo e controle FSM principal | Pipeline de compress√£o integrado |

---

| **M√™s 3 ‚Äì Valida√ß√£o e otimiza√ß√£o (Semanas 9‚Äì12)** | | | |  
| Semana 9 | **Implementa√ß√£o do Decoder (descompress√£o)** | - FSM inversa para reconstruir a imagem - Teste de reversibilidade bit a bit | Core decoder funcional |  
| Semana 10 | **Simula√ß√£o fim a fim** | - Compress√£o ‚Üí Descompress√£o ‚Üí Compara√ß√£o de pixels | Valida√ß√£o 100 % sem perdas |  
| Semana 11 | **Avalia√ß√£o de desempenho** | - Medi√ß√£o de throughput, uso de LUTs/FFs, tempo de clock | Relat√≥rio t√©cnico de desempenho |  
| Semana 12 | **Otimiza√ß√µes** | - Ajuste de pipeline, redu√ß√£o de lat√™ncia - Melhoria de controle de buffer e FSM | Core otimizado e est√°vel |

---

| **M√™s 4 ‚Äì Integra√ß√£o em hardware e testes f√≠sicos (Semanas 13‚Äì16)** | | | |  
| Semana 13 | **S√≠ntese e implementa√ß√£o no kit FPGA** | - Escolha e configura√ß√£o do kit (Zynq, Cyclone, Artix etc.) - Gera√ß√£o de bitstream | Core sintetizado e programado |  
| Semana 14 | **Montagem do setup de teste** | - Integra√ß√£o com mem√≥ria local / interface USB / UART - Prepara√ß√£o de ambiente com equipe Invent Vision | Sistema pronto para valida√ß√£o |  
| Semana 15 | **Testes reais com imagens t√©rmicas** | - Envio de imagens reais e coleta de resultados - Compara√ß√£o com compress√£o via software | Relat√≥rio de valida√ß√£o experimental |  
| Semana 16 | **Documenta√ß√£o e entrega final** | - Documentar arquitetura, FSMs, c√≥digos e resultados | Relat√≥rio final + c√≥digo Verilog revisado |

---

## ‚öôÔ∏è **Ferramentas e recursos recomendados**

| Tipo                        | Op√ß√£o sugerida                                                          |
| --------------------------- | ----------------------------------------------------------------------- |
| **FPGA**                    | Intel Cyclone V ou Xilinx Artix-7 (com interface de mem√≥ria acess√≠vel)  |
| **Linguagem HDL**           | Verilog 2001                                                            |
| **Ambiente de simula√ß√£o**   | ModelSim / Vivado Simulator / Questa                                    |
| **S√≠ntese e place & route** | Quartus Prime / Vivado                                                  |
| **Testbench**               | Verifica√ß√£o automatizada com `$fopen`, `$fread`, `$fwrite` para imagens |
| **Ferramentas auxiliares**  | Python + NumPy para gerar vetores de teste e validar resultados         |

---

## üîç **Crit√©rios de sucesso**

1. **Compress√£o sem perdas comprovada** (imagem reconstru√≠da id√™ntica bit a bit).

2. **Taxa de compress√£o ‚â• 1.5√ó** para imagens t√©rmicas t√≠picas.

3. **Clock operacional ‚â• 50 MHz** com pipeline est√°vel.

4. **Relat√≥rio t√©cnico** completo: arquitetura, recursos usados, desempenho, valida√ß√£o.

---
