
<html>
<head>
  <meta http-equiv="Content-Type" content="text/html;charset=utf-8"/>
  <title>Questa Coverage Report</title>
  <link rel="StyleSheet" media="screen" href="../css/hdl2html.css"/>
</head>
<body id="hdl2html">
  <tt>
<pre>
<a name="1"><q-n>     1  </q-n></a><q-w>interface</q-w> AXI_Interface (<q-w>input</q-w> ACLK, <q-w>input</q-w> ARESETn);
<a name="2"><q-n>     2  </q-n></a>
<a name="3"><q-n>     3  </q-n></a> 
<a name="4"><q-n>     4  </q-n></a>
<a name="5"><q-n>     5  </q-n></a>   <q-m>// Write address channel signals</q-m>
<a name="6"><q-n>     6  </q-n></a>   <q-m>//logic   [3:0]   AWID;</q-m>
<a name="7"><q-n>     7  </q-n></a>   <q-w>logic</q-w>   [31:0]  AWADDR;
<a name="8"><q-n>     8  </q-n></a>   <q-m>// logic   [3:0]   AWLEN;</q-m>
<a name="9"><q-n>     9  </q-n></a>   <q-m>// logic   [2:0]   AWSIZE;</q-m>
<a name="10"><q-n>     10  </q-n></a>   <q-m>// logic   [1:0]   AWBURST;</q-m>
<a name="11"><q-n>     11  </q-n></a>   <q-m>// logic   [1:0]   AWLOCK;</q-m>
<a name="12"><q-n>     12  </q-n></a>   <q-m>// logic   [3:0]   AWCACHE; </q-m>
<a name="13"><q-n>     13  </q-n></a>   <q-m>// logic   [2:0]   AWPROT;</q-m>
<a name="14"><q-n>     14  </q-n></a>   <q-m>//logic           AWQOS;</q-m>
<a name="15"><q-n>     15  </q-n></a>   <q-m>//logic           AWREGION;</q-m>
<a name="16"><q-n>     16  </q-n></a>   <q-m>//logic           AWUSER;</q-m>
<a name="17"><q-n>     17  </q-n></a>   <q-w>logic</q-w>           AWVALID;
<a name="18"><q-n>     18  </q-n></a>   <q-w>logic</q-w>           AWREADY;
<a name="19"><q-n>     19  </q-n></a>
<a name="20"><q-n>     20  </q-n></a>   <q-m>// Write data channel signals</q-m>
<a name="21"><q-n>     21  </q-n></a>   <q-m>// logic   [3:0]   WID;</q-m>
<a name="22"><q-n>     22  </q-n></a>   <q-w>logic</q-w>   [31:0]  WDATA;
<a name="23"><q-n>     23  </q-n></a>   <q-w>logic</q-w>   [3:0]   WSTRB;
<a name="24"><q-n>     24  </q-n></a>   <q-m>// logic           WLAST;</q-m>
<a name="25"><q-n>     25  </q-n></a>   <q-m>//logic           WUSER;</q-m>
<a name="26"><q-n>     26  </q-n></a>   <q-w>logic</q-w>           WVALID;
<a name="27"><q-n>     27  </q-n></a>   <q-w>logic</q-w>           WREADY;
<a name="28"><q-n>     28  </q-n></a>
<a name="29"><q-n>     29  </q-n></a>   <q-m>// Write response channel signals</q-m>
<a name="30"><q-n>     30  </q-n></a>   <q-m>// logic   [3:0]   BID;</q-m>
<a name="31"><q-n>     31  </q-n></a>   <q-w>logic</q-w>   [1:0]   BRESP;
<a name="32"><q-n>     32  </q-n></a>   <q-m>//logic           BUSER;</q-m>
<a name="33"><q-n>     33  </q-n></a>   <q-w>logic</q-w>           BVALID;
<a name="34"><q-n>     34  </q-n></a>   <q-w>logic</q-w>           BREADY;
<a name="35"><q-n>     35  </q-n></a>
<a name="36"><q-n>     36  </q-n></a>   <q-m>// Read address channel signals</q-m>
<a name="37"><q-n>     37  </q-n></a>   <q-m>//logic   [3:0]   ARID;</q-m>
<a name="38"><q-n>     38  </q-n></a>   <q-w>logic</q-w>   [31:0]  ARADDR;
<a name="39"><q-n>     39  </q-n></a>   <q-m>//logic   [3:0]   ARLEN;</q-m>
<a name="40"><q-n>     40  </q-n></a>   <q-m>//logic   [2:0]   ARSIZE;</q-m>
<a name="41"><q-n>     41  </q-n></a>   <q-m>//logic   [1:0]   ARBURST;</q-m>
<a name="42"><q-n>     42  </q-n></a>   <q-m>//logic   [1:0]   ARLOCK;</q-m>
<a name="43"><q-n>     43  </q-n></a>   <q-m>// logic   [3:0]   ARCACHE; </q-m>
<a name="44"><q-n>     44  </q-n></a>   <q-m>// logic   [2:0]   ARPROT;</q-m>
<a name="45"><q-n>     45  </q-n></a>   <q-m>//logic           ARQOS;</q-m>
<a name="46"><q-n>     46  </q-n></a>   <q-m>//logic           ARREGION;</q-m>
<a name="47"><q-n>     47  </q-n></a>   <q-m>//logic           ARUSER;</q-m>
<a name="48"><q-n>     48  </q-n></a>   <q-w>logic</q-w>           ARVALID;
<a name="49"><q-n>     49  </q-n></a>   <q-w>logic</q-w>           ARREADY;
<a name="50"><q-n>     50  </q-n></a>
<a name="51"><q-n>     51  </q-n></a>   <q-m>// Read data channel signals</q-m>
<a name="52"><q-n>     52  </q-n></a>   <q-m>//logic   [3:0]   RID;</q-m>
<a name="53"><q-n>     53  </q-n></a>   <q-w>logic</q-w>   [31:0]  RDATA;
<a name="54"><q-n>     54  </q-n></a>   <q-w>logic</q-w>   [1:0]   RRESP;
<a name="55"><q-n>     55  </q-n></a>   <q-m>//logic           RLAST;</q-m>
<a name="56"><q-n>     56  </q-n></a>   <q-m>//logic           RUSER;</q-m>
<a name="57"><q-n>     57  </q-n></a>   <q-w>logic</q-w>           RVALID;
<a name="58"><q-n>     58  </q-n></a>   <q-w>logic</q-w>           RREADY;
<a name="59"><q-n>     59  </q-n></a>
<a name="60"><q-n>     60  </q-n></a>
<a name="61"><q-n>     61  </q-n></a><q-w>endinterface</q-w> : AXI_Interface
</pre>
</tt>

  
</body>
</html>
