# 第七次理论作业

22305053 陶汉林

## 一、乘法器（VIVADO实现）

### 1. 设计思路

该次的乘法器使用移动乘数法来实现。实现的具体思路如下图所示。

> 此处图片已丢失，请尽可能只依靠源代码理解其思想。

具体到Verilog代码中，因为要制作输入输出模块，因此我分成了主体部分ALU，将显示模块拆分出去，形成了单独的模块xianshi与LED。为了保证显示频率，还需要制作一个时钟分频模块CLK_div。

我的设想是：设计一个乘法器，输入阶段能随意改变两个寄存器（都是十六位）的值，点击开始按钮之后用两个灯，分别表示是否运算完成，与是否溢出。溢出的设计是：最终结果是十六位值，只要判断十七位及以上的值是不是0，若出现一个1，那说明发生了溢出。

### 2. 实现代码

#### 2.1 ALU模块

```verilog
module ALU(
    input CLK,
    input enter,
    input [15:0] InputNum,
    input start,
    input reset,
    input left,
    input right,
    output reg [15:0] data,
    output reg out,
    output reg finish,
    output reg realstart,
    output reg name
    );
    
    reg[15:0] cnt;
    reg [15:0] in1;
    reg [15:0] in2;
    reg tem;
    reg [31:0] res;
        
        initial begin
            in1 = 1234;
            in2 = 234;
            realstart=0;
            out = 0;
            finish = 0;
            res = 0;
            cnt = 0;
            tem=0;
            name=0;
        end
        
        
        
        
        
        
        always@(posedge CLK) begin
        
        if(start==1) realstart=1;
        
         if(left==1 && tem==0) begin
                       name=name-1;
                       if(name>=2) name=1;
                       tem<=1;
                   end
                   else if(right==1 && tem==0) begin
                       name=name+1;
                       if(name>=2) name=0;
                       tem<=1;
                   end
                   else if(left==0 && right==0 && tem==1) tem=0;
        
        
            if(enter==1 && name==0 && realstart==0 && finish==0) in1<=InputNum;
            if(enter==1 && name==1 && realstart==0 && finish==0) in2<=InputNum;
            
            if(reset==1)begin
                realstart=0;
                out = 0;
                finish = 0;
                res = 0;
                cnt = 0;
                name=0;
                in1=0;
                in2=0;
            end
            
            
            
            if(cnt!=16 && realstart == 1)begin
                res = res<<1;
                if(in2[15:15]==1)begin
                    res = res + in1;
                end
                in2 = in2<<1;
                cnt = cnt+1;
                if(res[31:16]>0) out=1;
            end
            
            if(cnt>=16 && realstart==1)finish=1;
            
            if(finish==1) data<=res[15:0];
            if(finish==0 && name == 0) data <= in1;
            if(finish==0 && name == 1) data <= in2;
            
            
        end
        
endmodule
```

#### 2.2 xianshi模块

```verilog
module xianshi(
    input realstart,
    input finish,
    input CLK,
    input [15:0] Data,
    output reg [3:0] seg,
    output reg [6:0] a_to_g
    );
    
    reg [3:0] temp;
    reg [7:0] x;
    
    initial begin
        temp=0;
        x=0;
    end
    
    always@(posedge CLK) begin
        case (temp)
                0: begin x = Data/4096; seg = 4'b0111; end
                1: begin x = Data/256%16; seg = 4'b1011; end
                2: begin x = Data/16%16; seg = 4'b1101; end
                3: begin x = Data%16; seg = 4'b1110; end
        endcase
        temp = temp + 1;
        if (temp == 4)
            temp = 0;
    end
    
    always@(*) begin
        if(realstart==1&&finish==0) a_to_g = 7'b1111111;
        else begin
            case (x)
                0: a_to_g = 7'b0000001;
                1: a_to_g = 7'b1001111;
                2: a_to_g = 7'b0010010;
                3: a_to_g = 7'b0000110;
                4: a_to_g = 7'b1001100;
                5: a_to_g = 7'b0100100;
                6: a_to_g = 7'b0100000;
                7: a_to_g = 7'b0001111;
                8: a_to_g = 7'b0000000;
                9: a_to_g = 7'b0000100;
                'hA: a_to_g = 7'b0001000;
                'hB: a_to_g = 7'b1100000;
                'hC: a_to_g = 7'b0110001;
                'hD: a_to_g = 7'b1000010;
                'hE: a_to_g = 7'b0110000;
                'hF: a_to_g = 7'b0111000;
                default: a_to_g = 7'b0000001;
            endcase
        end
    end
endmodule
```

#### 2.3 LED模块

```verilog
module LED(
    input realstart,
    input CLK,
    input name,
    input finish,
    output reg [1:0] LED10,
    output reg LEDfinish
    );
    
    initial begin
        LEDfinish=0;
    end
    
    always@(posedge CLK)begin
        if(finish==0 && realstart==1) LED10=2'b00;
        else begin
            case(name)
                0:LED10=10'b10;
                1:LED10=10'b01;
            endcase
        end
        if(finish==1) begin
            LEDfinish=1;
            LED10=2'b00;
        end
        else LEDfinish=0;
    end
    
endmodule
```

#### 2.4 CLK_div模块

```Verilog
module CLK_div #(parameter N = 99)(
    input CLK_in,
    output CLK_out
    );
    
    reg [31:0]counter = 0;
    reg out = 0;
    
    always@(posedge CLK_in) begin
        if (counter == N-1) begin
            counter <= 0;
        end
        else begin
            counter <= counter + 1;
        end
    end
    
    always@(posedge CLK_in) begin
        if (counter == N-1) begin
            out <= !out;
        end
    end
    
    assign CLK_out = out;
endmodule
```

#### 2.5 Top顶层文件

```Verilog
module Top(
    input CLK,
    input left,
    input right,
    input enter,
    input reset,
    input start,
    input [15:0]InputNum,
    output [1:0] LED10,
    output LEDfinish,
    output [3:0] seg,
    output [6:0] a_to_g,
    output out
    );
    
    wire CLKout;
    wire finish;
    wire realstart;
    wire [15:0]curnum;
    wire regnum;
    
    CLK_div CLK_div_1(
            .CLK_in(CLK),
            .CLK_out(CLKout)
        );
    
    xianshi xianshi_1(
                .CLK(CLKout),
                .Data(curnum),
                .seg(seg),
                .a_to_g(a_to_g),
                .realstart(realstart),
                .finish(finish)
                );
    
    LED LED_1(
                        .CLK(CLKout),
                        .name(regnum),
                        .finish(finish),
                        .LED10(LED10),
                        .realstart(realstart),
                        .LEDfinish(LEDfinish)
                        );
     
     ALU ALU_1(
               .CLK(CLKout),
               .enter(enter),
               .InputNum(InputNum),
               .start(start),
               .reset(reset),
               .left(left),
               .right(right),
               .data(curnum),
               .out(out),
               .finish(finish),
               .realstart(realstart),
               .name(regnum)
           );
endmodule
```

### 3. 综合

综合完成之后，需要将对应的接口与程序中建立起联系。

下图是接口与程序的对应图示。

> 此处图片已丢失，因此不放出主要内容。

### 4. 烧写

> 此处图片已丢失，因此不放出主要内容。

## 二、音乐程序（8086实现）

### 1. 设计思路

音乐程序发声原理是调整个人计算机内蜂鸣器的频率，使蜂鸣器发出不同音调的声音。不同的频率与不同的时长可以存进一个数组内，在8086里是存进一个dw的data中。

播放完之后我还打印了我的学号与网名，表示播放结束。

### 2.源代码

```assembly
stack segment para stack 'stack'
	db 32 dup(?)
stack ends

data segment
freq1	dw 330,10,294,10,262,10,294,10,330,10,330,10
		dw 330,20,294,10,294,10,294,20,330,10,392,10
		dw 392,20,330,10,294,10,262,10,294,10,330,10
		dw 330,10,330,10,262,10,294,10,294,10,330,10
		dw 294,10,262,40,0
str1	db '22305053 SoliTa.',0dh,0ah,'$'

data ends

code segment
	assume cs:code,ds:data,ss:stack
begin:
	mov ax,data
	mov ds,ax
	mov al,0b6h
	out 43h,al
	lea di,freq1
next:
	mov ax,34deh
	mov dx,0012h
	mov bx,[di]
	cmp bx,0
	jz done
	div bx
	out 42h,al
	mov al,ah
	out 42h,al
	in al,61h
	mov ah,al
	or al,3
	out 61h,al
	inc di
	inc di
	mov bx,[di]
	call delay
	inc di
	inc di
	mov al,ah
	out 61h,al
	call delay2
	jmp next
done:
	mov ax,data
	mov ds,ax
	lea dx,str1
	mov ah,9h
	int 21h
	mov ah,4ch
	int 21h

delay proc
	push ax
again1:
	mov cx,10000
again:
	in al,61h
	and al,10h
	cmp al,ah
	je again
	mov ah,al
	loop again
	dec bl
	jnz again1
	pop ax
	ret
delay endp

delay2 proc
	mov cx,10000
repeat:
	in al,61h
	and al,10h
	cmp al,ah
	je repeat
	mov ah,al
	loop repeat
	ret
delay2 endp
code ends

	end begin
```

### 3. 运行

将程序写好之后，在DosBox中编译与链接，看看运行效果。

> 此处图片已丢矢。

正式运行时，可以听到计算机发出了一段美妙的音乐，然后打印出了对应的学号与名字。
