TimeQuest Timing Analyzer report for Uni_Projektas
Wed Apr 19 14:46:10 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'CLK'
 13. Slow Model Hold: 'CLK'
 14. Slow Model Minimum Pulse Width: 'CLK'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Output Enable Times
 20. Minimum Output Enable Times
 21. Output Disable Times
 22. Minimum Output Disable Times
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'CLK'
 29. Fast Model Hold: 'CLK'
 30. Fast Model Minimum Pulse Width: 'CLK'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Output Enable Times
 36. Minimum Output Enable Times
 37. Output Disable Times
 38. Minimum Output Disable Times
 39. Multicorner Timing Analysis Summary
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths
 49. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Uni_Projektas                                                     ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------+
; SDC File List                                         ;
+-------------------+--------+--------------------------+
; SDC File Path     ; Status ; Read at                  ;
+-------------------+--------+--------------------------+
; Uni_Projektas.sdc ; OK     ; Wed Apr 19 14:46:10 2023 ;
+-------------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 129.74 MHz ; 129.74 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; 12.292 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.499 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; CLK   ; 8.758 ; 0.000                  ;
+-------+-------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                    ;
+--------+------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 12.292 ; counter[4]       ; MRAM_D[0]~en             ; CLK          ; CLK         ; 20.000       ; -0.009     ; 7.739      ;
; 12.577 ; counter[0]       ; MRAM_D[0]~en             ; CLK          ; CLK         ; 20.000       ; -0.009     ; 7.454      ;
; 12.618 ; counter[1]       ; MRAM_D[0]~en             ; CLK          ; CLK         ; 20.000       ; -0.009     ; 7.413      ;
; 12.693 ; counter[2]       ; Equal5~0_OTERM23_OTERM45 ; CLK          ; CLK         ; 20.000       ; -0.002     ; 7.345      ;
; 12.824 ; Equal1~2_OTERM21 ; MRAM_D[0]~en             ; CLK          ; CLK         ; 20.000       ; -0.007     ; 7.209      ;
; 12.829 ; counter[4]       ; MRAM_A[15]~reg0          ; CLK          ; CLK         ; 20.000       ; -0.006     ; 7.205      ;
; 12.830 ; counter[4]       ; MRAM_A[9]~reg0           ; CLK          ; CLK         ; 20.000       ; -0.006     ; 7.204      ;
; 12.830 ; counter[4]       ; MRAM_A[11]~reg0          ; CLK          ; CLK         ; 20.000       ; -0.006     ; 7.204      ;
; 12.831 ; counter[4]       ; MRAM_A[0]~reg0           ; CLK          ; CLK         ; 20.000       ; -0.006     ; 7.203      ;
; 12.831 ; counter[4]       ; MRAM_A[5]~reg0           ; CLK          ; CLK         ; 20.000       ; -0.006     ; 7.203      ;
; 12.832 ; counter[4]       ; MRAM_A[10]~reg0          ; CLK          ; CLK         ; 20.000       ; -0.006     ; 7.202      ;
; 12.832 ; counter[4]       ; MRAM_A[13]~reg0          ; CLK          ; CLK         ; 20.000       ; -0.006     ; 7.202      ;
; 12.833 ; counter[2]       ; MRAM_D[0]~en             ; CLK          ; CLK         ; 20.000       ; -0.009     ; 7.198      ;
; 12.834 ; counter[4]       ; MRAM_A[1]~reg0           ; CLK          ; CLK         ; 20.000       ; -0.006     ; 7.200      ;
; 12.834 ; counter[4]       ; MRAM_A[12]~reg0          ; CLK          ; CLK         ; 20.000       ; -0.006     ; 7.200      ;
; 12.835 ; counter[4]       ; MRAM_A[3]~reg0           ; CLK          ; CLK         ; 20.000       ; -0.006     ; 7.199      ;
; 12.835 ; counter[4]       ; MRAM_A[6]~reg0           ; CLK          ; CLK         ; 20.000       ; -0.006     ; 7.199      ;
; 12.835 ; counter[4]       ; MRAM_A[14]~reg0          ; CLK          ; CLK         ; 20.000       ; -0.006     ; 7.199      ;
; 12.836 ; counter[4]       ; MRAM_A[4]~reg0           ; CLK          ; CLK         ; 20.000       ; -0.006     ; 7.198      ;
; 12.836 ; counter[4]       ; MRAM_A[8]~reg0           ; CLK          ; CLK         ; 20.000       ; -0.006     ; 7.198      ;
; 12.839 ; counter[4]       ; MRAM_A[2]~reg0           ; CLK          ; CLK         ; 20.000       ; -0.006     ; 7.195      ;
; 12.857 ; counter[0]       ; Equal5~0_OTERM23_OTERM45 ; CLK          ; CLK         ; 20.000       ; -0.002     ; 7.181      ;
; 12.935 ; counter[1]       ; Equal5~0_OTERM23_OTERM45 ; CLK          ; CLK         ; 20.000       ; -0.002     ; 7.103      ;
; 12.972 ; counter[4]       ; MRAM_D[1]~en             ; CLK          ; CLK         ; 20.000       ; -0.006     ; 7.062      ;
; 12.972 ; counter[4]       ; MRAM_D[2]~en             ; CLK          ; CLK         ; 20.000       ; -0.006     ; 7.062      ;
; 12.972 ; counter[4]       ; MRAM_D[3]~en             ; CLK          ; CLK         ; 20.000       ; -0.006     ; 7.062      ;
; 12.972 ; counter[4]       ; MRAM_D[4]~en             ; CLK          ; CLK         ; 20.000       ; -0.006     ; 7.062      ;
; 12.972 ; counter[4]       ; MRAM_D[5]~en             ; CLK          ; CLK         ; 20.000       ; -0.006     ; 7.062      ;
; 12.972 ; counter[4]       ; MRAM_D[6]~en             ; CLK          ; CLK         ; 20.000       ; -0.006     ; 7.062      ;
; 12.972 ; counter[4]       ; MRAM_D[7]~en             ; CLK          ; CLK         ; 20.000       ; -0.006     ; 7.062      ;
; 12.972 ; counter[4]       ; MRAM_D[8]~en             ; CLK          ; CLK         ; 20.000       ; -0.006     ; 7.062      ;
; 12.972 ; counter[4]       ; MRAM_D[9]~en             ; CLK          ; CLK         ; 20.000       ; -0.006     ; 7.062      ;
; 12.972 ; counter[4]       ; MRAM_D[10]~en            ; CLK          ; CLK         ; 20.000       ; -0.006     ; 7.062      ;
; 12.972 ; counter[4]       ; MRAM_D[11]~en            ; CLK          ; CLK         ; 20.000       ; -0.006     ; 7.062      ;
; 12.972 ; counter[4]       ; MRAM_D[12]~en            ; CLK          ; CLK         ; 20.000       ; -0.006     ; 7.062      ;
; 12.972 ; counter[4]       ; MRAM_D[13]~en            ; CLK          ; CLK         ; 20.000       ; -0.006     ; 7.062      ;
; 12.972 ; counter[4]       ; MRAM_D[14]~en            ; CLK          ; CLK         ; 20.000       ; -0.006     ; 7.062      ;
; 12.972 ; counter[4]       ; MRAM_D[15]~en            ; CLK          ; CLK         ; 20.000       ; -0.006     ; 7.062      ;
; 13.017 ; counter[4]       ; MRAM_A[7]~reg0           ; CLK          ; CLK         ; 20.000       ; -0.006     ; 7.017      ;
; 13.082 ; counter[5]       ; MRAM_D[0]~en             ; CLK          ; CLK         ; 20.000       ; -0.009     ; 6.949      ;
; 13.085 ; counter[4]       ; MRAM_OUTPUT_EN~reg0      ; CLK          ; CLK         ; 20.000       ; -0.002     ; 6.953      ;
; 13.102 ; counter[12]      ; MRAM_D[0]~en             ; CLK          ; CLK         ; 20.000       ; -0.007     ; 6.931      ;
; 13.114 ; counter[0]       ; MRAM_A[15]~reg0          ; CLK          ; CLK         ; 20.000       ; -0.006     ; 6.920      ;
; 13.115 ; counter[0]       ; MRAM_A[9]~reg0           ; CLK          ; CLK         ; 20.000       ; -0.006     ; 6.919      ;
; 13.115 ; counter[0]       ; MRAM_A[11]~reg0          ; CLK          ; CLK         ; 20.000       ; -0.006     ; 6.919      ;
; 13.116 ; counter[0]       ; MRAM_A[0]~reg0           ; CLK          ; CLK         ; 20.000       ; -0.006     ; 6.918      ;
; 13.116 ; counter[0]       ; MRAM_A[5]~reg0           ; CLK          ; CLK         ; 20.000       ; -0.006     ; 6.918      ;
; 13.117 ; counter[0]       ; MRAM_A[10]~reg0          ; CLK          ; CLK         ; 20.000       ; -0.006     ; 6.917      ;
; 13.117 ; counter[0]       ; MRAM_A[13]~reg0          ; CLK          ; CLK         ; 20.000       ; -0.006     ; 6.917      ;
; 13.119 ; counter[0]       ; MRAM_A[1]~reg0           ; CLK          ; CLK         ; 20.000       ; -0.006     ; 6.915      ;
; 13.119 ; counter[0]       ; MRAM_A[12]~reg0          ; CLK          ; CLK         ; 20.000       ; -0.006     ; 6.915      ;
; 13.120 ; counter[0]       ; MRAM_A[3]~reg0           ; CLK          ; CLK         ; 20.000       ; -0.006     ; 6.914      ;
; 13.120 ; counter[0]       ; MRAM_A[6]~reg0           ; CLK          ; CLK         ; 20.000       ; -0.006     ; 6.914      ;
; 13.120 ; counter[0]       ; MRAM_A[14]~reg0          ; CLK          ; CLK         ; 20.000       ; -0.006     ; 6.914      ;
; 13.121 ; counter[0]       ; MRAM_A[4]~reg0           ; CLK          ; CLK         ; 20.000       ; -0.006     ; 6.913      ;
; 13.121 ; counter[0]       ; MRAM_A[8]~reg0           ; CLK          ; CLK         ; 20.000       ; -0.006     ; 6.913      ;
; 13.124 ; counter[0]       ; MRAM_A[2]~reg0           ; CLK          ; CLK         ; 20.000       ; -0.006     ; 6.910      ;
; 13.155 ; counter[1]       ; MRAM_A[15]~reg0          ; CLK          ; CLK         ; 20.000       ; -0.006     ; 6.879      ;
; 13.156 ; counter[1]       ; MRAM_A[9]~reg0           ; CLK          ; CLK         ; 20.000       ; -0.006     ; 6.878      ;
; 13.156 ; counter[1]       ; MRAM_A[11]~reg0          ; CLK          ; CLK         ; 20.000       ; -0.006     ; 6.878      ;
; 13.157 ; counter[1]       ; MRAM_A[0]~reg0           ; CLK          ; CLK         ; 20.000       ; -0.006     ; 6.877      ;
; 13.157 ; counter[1]       ; MRAM_A[5]~reg0           ; CLK          ; CLK         ; 20.000       ; -0.006     ; 6.877      ;
; 13.158 ; counter[1]       ; MRAM_A[10]~reg0          ; CLK          ; CLK         ; 20.000       ; -0.006     ; 6.876      ;
; 13.158 ; counter[1]       ; MRAM_A[13]~reg0          ; CLK          ; CLK         ; 20.000       ; -0.006     ; 6.876      ;
; 13.160 ; counter[1]       ; MRAM_A[1]~reg0           ; CLK          ; CLK         ; 20.000       ; -0.006     ; 6.874      ;
; 13.160 ; counter[1]       ; MRAM_A[12]~reg0          ; CLK          ; CLK         ; 20.000       ; -0.006     ; 6.874      ;
; 13.161 ; counter[1]       ; MRAM_A[3]~reg0           ; CLK          ; CLK         ; 20.000       ; -0.006     ; 6.873      ;
; 13.161 ; counter[1]       ; MRAM_A[6]~reg0           ; CLK          ; CLK         ; 20.000       ; -0.006     ; 6.873      ;
; 13.161 ; counter[1]       ; MRAM_A[14]~reg0          ; CLK          ; CLK         ; 20.000       ; -0.006     ; 6.873      ;
; 13.162 ; counter[1]       ; MRAM_A[4]~reg0           ; CLK          ; CLK         ; 20.000       ; -0.006     ; 6.872      ;
; 13.162 ; counter[1]       ; MRAM_A[8]~reg0           ; CLK          ; CLK         ; 20.000       ; -0.006     ; 6.872      ;
; 13.165 ; counter[1]       ; MRAM_A[2]~reg0           ; CLK          ; CLK         ; 20.000       ; -0.006     ; 6.869      ;
; 13.257 ; counter[0]       ; MRAM_D[1]~en             ; CLK          ; CLK         ; 20.000       ; -0.006     ; 6.777      ;
; 13.257 ; counter[0]       ; MRAM_D[2]~en             ; CLK          ; CLK         ; 20.000       ; -0.006     ; 6.777      ;
; 13.257 ; counter[0]       ; MRAM_D[3]~en             ; CLK          ; CLK         ; 20.000       ; -0.006     ; 6.777      ;
; 13.257 ; counter[0]       ; MRAM_D[4]~en             ; CLK          ; CLK         ; 20.000       ; -0.006     ; 6.777      ;
; 13.257 ; counter[0]       ; MRAM_D[5]~en             ; CLK          ; CLK         ; 20.000       ; -0.006     ; 6.777      ;
; 13.257 ; counter[0]       ; MRAM_D[6]~en             ; CLK          ; CLK         ; 20.000       ; -0.006     ; 6.777      ;
; 13.257 ; counter[0]       ; MRAM_D[7]~en             ; CLK          ; CLK         ; 20.000       ; -0.006     ; 6.777      ;
; 13.257 ; counter[0]       ; MRAM_D[8]~en             ; CLK          ; CLK         ; 20.000       ; -0.006     ; 6.777      ;
; 13.257 ; counter[0]       ; MRAM_D[9]~en             ; CLK          ; CLK         ; 20.000       ; -0.006     ; 6.777      ;
; 13.257 ; counter[0]       ; MRAM_D[10]~en            ; CLK          ; CLK         ; 20.000       ; -0.006     ; 6.777      ;
; 13.257 ; counter[0]       ; MRAM_D[11]~en            ; CLK          ; CLK         ; 20.000       ; -0.006     ; 6.777      ;
; 13.257 ; counter[0]       ; MRAM_D[12]~en            ; CLK          ; CLK         ; 20.000       ; -0.006     ; 6.777      ;
; 13.257 ; counter[0]       ; MRAM_D[13]~en            ; CLK          ; CLK         ; 20.000       ; -0.006     ; 6.777      ;
; 13.257 ; counter[0]       ; MRAM_D[14]~en            ; CLK          ; CLK         ; 20.000       ; -0.006     ; 6.777      ;
; 13.257 ; counter[0]       ; MRAM_D[15]~en            ; CLK          ; CLK         ; 20.000       ; -0.006     ; 6.777      ;
; 13.298 ; counter[1]       ; MRAM_D[1]~en             ; CLK          ; CLK         ; 20.000       ; -0.006     ; 6.736      ;
; 13.298 ; counter[1]       ; MRAM_D[2]~en             ; CLK          ; CLK         ; 20.000       ; -0.006     ; 6.736      ;
; 13.298 ; counter[1]       ; MRAM_D[3]~en             ; CLK          ; CLK         ; 20.000       ; -0.006     ; 6.736      ;
; 13.298 ; counter[1]       ; MRAM_D[4]~en             ; CLK          ; CLK         ; 20.000       ; -0.006     ; 6.736      ;
; 13.298 ; counter[1]       ; MRAM_D[5]~en             ; CLK          ; CLK         ; 20.000       ; -0.006     ; 6.736      ;
; 13.298 ; counter[1]       ; MRAM_D[6]~en             ; CLK          ; CLK         ; 20.000       ; -0.006     ; 6.736      ;
; 13.298 ; counter[1]       ; MRAM_D[7]~en             ; CLK          ; CLK         ; 20.000       ; -0.006     ; 6.736      ;
; 13.298 ; counter[1]       ; MRAM_D[8]~en             ; CLK          ; CLK         ; 20.000       ; -0.006     ; 6.736      ;
; 13.298 ; counter[1]       ; MRAM_D[9]~en             ; CLK          ; CLK         ; 20.000       ; -0.006     ; 6.736      ;
; 13.298 ; counter[1]       ; MRAM_D[10]~en            ; CLK          ; CLK         ; 20.000       ; -0.006     ; 6.736      ;
; 13.298 ; counter[1]       ; MRAM_D[11]~en            ; CLK          ; CLK         ; 20.000       ; -0.006     ; 6.736      ;
; 13.298 ; counter[1]       ; MRAM_D[12]~en            ; CLK          ; CLK         ; 20.000       ; -0.006     ; 6.736      ;
; 13.298 ; counter[1]       ; MRAM_D[13]~en            ; CLK          ; CLK         ; 20.000       ; -0.006     ; 6.736      ;
+--------+------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                            ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; counter[4]               ; counter[4]               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; counter[0]               ; counter[0]               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; counter[1]               ; counter[1]               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Equal5~0_OTERM23_OTERM49 ; Equal5~0_OTERM23_OTERM49 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MRAM_EN~reg0             ; MRAM_EN~reg0             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MRAM_OUTPUT_EN~reg0      ; MRAM_OUTPUT_EN~reg0      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MRAM_WRITE_EN~reg0       ; MRAM_WRITE_EN~reg0       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MRAM_LOWER_EN~reg0       ; MRAM_LOWER_EN~reg0       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MRAM_A[0]~reg0           ; MRAM_A[0]~reg0           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MRAM_A[1]~reg0           ; MRAM_A[1]~reg0           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MRAM_A[2]~reg0           ; MRAM_A[2]~reg0           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MRAM_A[3]~reg0           ; MRAM_A[3]~reg0           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MRAM_A[4]~reg0           ; MRAM_A[4]~reg0           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MRAM_A[5]~reg0           ; MRAM_A[5]~reg0           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MRAM_A[6]~reg0           ; MRAM_A[6]~reg0           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MRAM_A[7]~reg0           ; MRAM_A[7]~reg0           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MRAM_A[8]~reg0           ; MRAM_A[8]~reg0           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MRAM_A[9]~reg0           ; MRAM_A[9]~reg0           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MRAM_A[10]~reg0          ; MRAM_A[10]~reg0          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MRAM_A[11]~reg0          ; MRAM_A[11]~reg0          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MRAM_A[12]~reg0          ; MRAM_A[12]~reg0          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MRAM_A[13]~reg0          ; MRAM_A[13]~reg0          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MRAM_A[14]~reg0          ; MRAM_A[14]~reg0          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MRAM_A[15]~reg0          ; MRAM_A[15]~reg0          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.750 ; Equal5~0_OTERM23_OTERM45 ; Equal5~0_OTERM23_OTERM49 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.056      ;
; 1.135 ; Equal5~0_OTERM23_OTERM47 ; Equal5~0_OTERM23_OTERM49 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.441      ;
; 1.158 ; counter[10]              ; counter[10]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.464      ;
; 1.168 ; counter[3]               ; counter[3]               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.474      ;
; 1.169 ; counter[7]               ; counter[7]               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.475      ;
; 1.169 ; counter[8]               ; counter[8]               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.475      ;
; 1.213 ; got_data[7]              ; MRAM_A[7]~reg0           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.519      ;
; 1.388 ; got_data[15]             ; MRAM_A[15]~reg0          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.694      ;
; 1.391 ; got_data[0]              ; MRAM_A[0]~reg0           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.697      ;
; 1.413 ; counter[0]               ; counter[1]               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.719      ;
; 1.466 ; got_data[12]             ; MRAM_A[12]~reg0          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.772      ;
; 1.466 ; got_data[13]             ; MRAM_A[13]~reg0          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.772      ;
; 1.469 ; got_data[6]              ; MRAM_A[6]~reg0           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.775      ;
; 1.469 ; got_data[8]              ; MRAM_A[8]~reg0           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.775      ;
; 1.470 ; counter[11]              ; counter[11]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.776      ;
; 1.470 ; counter[13]              ; counter[13]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.776      ;
; 1.470 ; counter[15]              ; counter[15]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.776      ;
; 1.474 ; got_data[1]              ; MRAM_A[1]~reg0           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.780      ;
; 1.474 ; got_data[10]             ; MRAM_A[10]~reg0          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.780      ;
; 1.476 ; got_data[2]              ; MRAM_A[2]~reg0           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.782      ;
; 1.476 ; got_data[9]              ; MRAM_A[9]~reg0           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.782      ;
; 1.477 ; got_data[11]             ; MRAM_A[11]~reg0          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.783      ;
; 1.479 ; counter[18]              ; counter[18]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.785      ;
; 1.517 ; got_data[4]              ; MRAM_A[4]~reg0           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.823      ;
; 1.518 ; got_data[5]              ; MRAM_A[5]~reg0           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.824      ;
; 1.520 ; counter[19]              ; counter[19]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.826      ;
; 1.525 ; got_data[14]             ; MRAM_A[14]~reg0          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.831      ;
; 1.530 ; got_data[3]              ; MRAM_A[3]~reg0           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.836      ;
; 1.637 ; counter[10]              ; counter[11]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.943      ;
; 1.648 ; counter[7]               ; counter[8]               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.954      ;
; 1.703 ; counter[6]               ; counter[7]               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.009      ;
; 1.733 ; counter[5]               ; counter[7]               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.039      ;
; 1.753 ; counter[5]               ; counter[5]               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.059      ;
; 1.754 ; counter[17]              ; counter[18]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.060      ;
; 1.789 ; counter[6]               ; counter[8]               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.095      ;
; 1.800 ; counter[9]               ; counter[9]               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.106      ;
; 1.807 ; counter[9]               ; counter[10]              ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.111      ;
; 1.809 ; counter[10]              ; counter[13]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.115      ;
; 1.819 ; counter[5]               ; counter[8]               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.125      ;
; 1.825 ; counter[8]               ; counter[10]              ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.129      ;
; 1.840 ; counter[17]              ; counter[19]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.146      ;
; 1.893 ; counter[9]               ; counter[11]              ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.197      ;
; 1.896 ; counter[17]              ; counter[17]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.202      ;
; 1.905 ; counter[3]               ; counter[7]               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.211      ;
; 1.911 ; counter[7]               ; counter[10]              ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.215      ;
; 1.911 ; counter[8]               ; counter[11]              ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.215      ;
; 1.920 ; Equal0~6_OTERM25         ; Equal5~0_OTERM23_OTERM47 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.226      ;
; 1.958 ; counter[18]              ; counter[19]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.264      ;
; 1.959 ; counter[14]              ; counter[15]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.265      ;
; 1.967 ; counter[12]              ; counter[13]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.273      ;
; 1.981 ; counter[10]              ; counter[15]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.287      ;
; 1.991 ; counter[3]               ; counter[8]               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.297      ;
; 1.997 ; counter[7]               ; counter[11]              ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.301      ;
; 2.035 ; counter[11]              ; counter[13]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.341      ;
; 2.035 ; counter[13]              ; counter[15]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.341      ;
; 2.052 ; counter[6]               ; counter[10]              ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.356      ;
; 2.065 ; counter[9]               ; counter[13]              ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.369      ;
; 2.082 ; counter[5]               ; counter[10]              ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.386      ;
; 2.083 ; counter[8]               ; counter[13]              ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.387      ;
; 2.093 ; counter[6]               ; counter[6]               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.399      ;
; 2.113 ; counter[17]              ; Equal5~0_OTERM23_OTERM47 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.419      ;
; 2.127 ; counter[4]               ; counter[7]               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.433      ;
; 2.138 ; counter[6]               ; counter[11]              ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.442      ;
; 2.139 ; counter[12]              ; counter[15]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.445      ;
; 2.150 ; counter[1]               ; counter[3]               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.456      ;
; 2.168 ; counter[5]               ; counter[11]              ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.472      ;
; 2.169 ; counter[7]               ; counter[13]              ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.473      ;
; 2.207 ; counter[11]              ; counter[15]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.513      ;
; 2.209 ; counter[14]              ; counter[14]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.515      ;
; 2.213 ; counter[4]               ; counter[8]               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.519      ;
; 2.225 ; counter[15]              ; counter[18]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.531      ;
; 2.226 ; counter[8]               ; counter[9]               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.532      ;
; 2.228 ; counter[0]               ; counter[3]               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.534      ;
; 2.237 ; counter[9]               ; counter[15]              ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.541      ;
; 2.254 ; counter[3]               ; counter[10]              ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.558      ;
; 2.255 ; counter[8]               ; counter[15]              ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.559      ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                    ;
+-------+--------------+----------------+------------------+-------+------------+--------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                   ;
+-------+--------------+----------------+------------------+-------+------------+--------------------------+
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; Equal0~2_OTERM17         ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; Equal0~2_OTERM17         ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; Equal0~5_OTERM33         ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; Equal0~5_OTERM33         ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; Equal0~6_OTERM25         ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; Equal0~6_OTERM25         ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; Equal1~2_OTERM21         ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; Equal1~2_OTERM21         ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; Equal5~0_OTERM23_OTERM45 ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; Equal5~0_OTERM23_OTERM45 ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; Equal5~0_OTERM23_OTERM47 ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; Equal5~0_OTERM23_OTERM47 ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; Equal5~0_OTERM23_OTERM49 ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; Equal5~0_OTERM23_OTERM49 ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; Equal5~1_OTERM31         ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; Equal5~1_OTERM31         ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; Equal8~0_OTERM29         ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; Equal8~0_OTERM29         ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_A[0]~reg0           ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_A[0]~reg0           ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_A[10]~reg0          ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_A[10]~reg0          ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_A[11]~reg0          ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_A[11]~reg0          ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_A[12]~reg0          ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_A[12]~reg0          ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_A[13]~reg0          ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_A[13]~reg0          ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_A[14]~reg0          ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_A[14]~reg0          ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_A[15]~reg0          ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_A[15]~reg0          ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_A[1]~reg0           ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_A[1]~reg0           ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_A[2]~reg0           ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_A[2]~reg0           ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_A[3]~reg0           ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_A[3]~reg0           ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_A[4]~reg0           ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_A[4]~reg0           ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_A[5]~reg0           ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_A[5]~reg0           ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_A[6]~reg0           ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_A[6]~reg0           ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_A[7]~reg0           ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_A[7]~reg0           ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_A[8]~reg0           ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_A[8]~reg0           ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_A[9]~reg0           ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_A[9]~reg0           ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_D[0]~en             ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_D[0]~en             ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_D[10]~en            ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_D[10]~en            ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_D[11]~en            ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_D[11]~en            ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_D[12]~en            ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_D[12]~en            ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_D[13]~en            ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_D[13]~en            ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_D[14]~en            ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_D[14]~en            ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_D[15]~en            ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_D[15]~en            ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_D[1]~en             ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_D[1]~en             ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_D[2]~en             ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_D[2]~en             ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_D[3]~en             ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_D[3]~en             ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_D[4]~en             ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_D[4]~en             ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_D[5]~en             ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_D[5]~en             ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_D[6]~en             ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_D[6]~en             ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_D[7]~en             ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_D[7]~en             ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_D[8]~en             ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_D[8]~en             ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_D[9]~en             ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_D[9]~en             ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_EN~reg0             ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_EN~reg0             ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_LOWER_EN~reg0       ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_LOWER_EN~reg0       ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_OUTPUT_EN~reg0      ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_OUTPUT_EN~reg0      ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_WRITE_EN~reg0       ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_WRITE_EN~reg0       ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; counter[0]               ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; counter[0]               ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; counter[10]              ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; counter[10]              ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; counter[11]              ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; counter[11]              ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; counter[12]              ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; counter[12]              ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; counter[13]              ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; counter[13]              ;
+-------+--------------+----------------+------------------+-------+------------+--------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; MRAM_D[*]   ; CLK        ; 5.480 ; 5.480 ; Rise       ; CLK             ;
;  MRAM_D[0]  ; CLK        ; 4.922 ; 4.922 ; Rise       ; CLK             ;
;  MRAM_D[1]  ; CLK        ; 4.923 ; 4.923 ; Rise       ; CLK             ;
;  MRAM_D[2]  ; CLK        ; 4.921 ; 4.921 ; Rise       ; CLK             ;
;  MRAM_D[3]  ; CLK        ; 5.324 ; 5.324 ; Rise       ; CLK             ;
;  MRAM_D[4]  ; CLK        ; 5.225 ; 5.225 ; Rise       ; CLK             ;
;  MRAM_D[5]  ; CLK        ; 5.234 ; 5.234 ; Rise       ; CLK             ;
;  MRAM_D[6]  ; CLK        ; 5.266 ; 5.266 ; Rise       ; CLK             ;
;  MRAM_D[7]  ; CLK        ; 5.386 ; 5.386 ; Rise       ; CLK             ;
;  MRAM_D[8]  ; CLK        ; 5.460 ; 5.460 ; Rise       ; CLK             ;
;  MRAM_D[9]  ; CLK        ; 5.480 ; 5.480 ; Rise       ; CLK             ;
;  MRAM_D[10] ; CLK        ; 4.155 ; 4.155 ; Rise       ; CLK             ;
;  MRAM_D[11] ; CLK        ; 4.126 ; 4.126 ; Rise       ; CLK             ;
;  MRAM_D[12] ; CLK        ; 4.160 ; 4.160 ; Rise       ; CLK             ;
;  MRAM_D[13] ; CLK        ; 4.061 ; 4.061 ; Rise       ; CLK             ;
;  MRAM_D[14] ; CLK        ; 4.273 ; 4.273 ; Rise       ; CLK             ;
;  MRAM_D[15] ; CLK        ; 4.114 ; 4.114 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; MRAM_D[*]   ; CLK        ; -3.795 ; -3.795 ; Rise       ; CLK             ;
;  MRAM_D[0]  ; CLK        ; -4.656 ; -4.656 ; Rise       ; CLK             ;
;  MRAM_D[1]  ; CLK        ; -4.657 ; -4.657 ; Rise       ; CLK             ;
;  MRAM_D[2]  ; CLK        ; -4.655 ; -4.655 ; Rise       ; CLK             ;
;  MRAM_D[3]  ; CLK        ; -5.058 ; -5.058 ; Rise       ; CLK             ;
;  MRAM_D[4]  ; CLK        ; -4.959 ; -4.959 ; Rise       ; CLK             ;
;  MRAM_D[5]  ; CLK        ; -4.968 ; -4.968 ; Rise       ; CLK             ;
;  MRAM_D[6]  ; CLK        ; -5.000 ; -5.000 ; Rise       ; CLK             ;
;  MRAM_D[7]  ; CLK        ; -5.120 ; -5.120 ; Rise       ; CLK             ;
;  MRAM_D[8]  ; CLK        ; -5.194 ; -5.194 ; Rise       ; CLK             ;
;  MRAM_D[9]  ; CLK        ; -5.214 ; -5.214 ; Rise       ; CLK             ;
;  MRAM_D[10] ; CLK        ; -3.889 ; -3.889 ; Rise       ; CLK             ;
;  MRAM_D[11] ; CLK        ; -3.860 ; -3.860 ; Rise       ; CLK             ;
;  MRAM_D[12] ; CLK        ; -3.894 ; -3.894 ; Rise       ; CLK             ;
;  MRAM_D[13] ; CLK        ; -3.795 ; -3.795 ; Rise       ; CLK             ;
;  MRAM_D[14] ; CLK        ; -4.007 ; -4.007 ; Rise       ; CLK             ;
;  MRAM_D[15] ; CLK        ; -3.848 ; -3.848 ; Rise       ; CLK             ;
+-------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; MRAM_A[*]      ; CLK        ; 9.841 ; 9.841 ; Rise       ; CLK             ;
;  MRAM_A[0]     ; CLK        ; 7.306 ; 7.306 ; Rise       ; CLK             ;
;  MRAM_A[1]     ; CLK        ; 7.302 ; 7.302 ; Rise       ; CLK             ;
;  MRAM_A[2]     ; CLK        ; 7.302 ; 7.302 ; Rise       ; CLK             ;
;  MRAM_A[3]     ; CLK        ; 7.306 ; 7.306 ; Rise       ; CLK             ;
;  MRAM_A[4]     ; CLK        ; 7.689 ; 7.689 ; Rise       ; CLK             ;
;  MRAM_A[5]     ; CLK        ; 9.611 ; 9.611 ; Rise       ; CLK             ;
;  MRAM_A[6]     ; CLK        ; 9.319 ; 9.319 ; Rise       ; CLK             ;
;  MRAM_A[7]     ; CLK        ; 9.317 ; 9.317 ; Rise       ; CLK             ;
;  MRAM_A[8]     ; CLK        ; 9.339 ; 9.339 ; Rise       ; CLK             ;
;  MRAM_A[9]     ; CLK        ; 9.326 ; 9.326 ; Rise       ; CLK             ;
;  MRAM_A[10]    ; CLK        ; 9.455 ; 9.455 ; Rise       ; CLK             ;
;  MRAM_A[11]    ; CLK        ; 9.841 ; 9.841 ; Rise       ; CLK             ;
;  MRAM_A[12]    ; CLK        ; 9.300 ; 9.300 ; Rise       ; CLK             ;
;  MRAM_A[13]    ; CLK        ; 9.317 ; 9.317 ; Rise       ; CLK             ;
;  MRAM_A[14]    ; CLK        ; 9.775 ; 9.775 ; Rise       ; CLK             ;
;  MRAM_A[15]    ; CLK        ; 7.499 ; 7.499 ; Rise       ; CLK             ;
; MRAM_D[*]      ; CLK        ; 9.668 ; 9.668 ; Rise       ; CLK             ;
;  MRAM_D[0]     ; CLK        ; 7.297 ; 7.297 ; Rise       ; CLK             ;
;  MRAM_D[1]     ; CLK        ; 7.686 ; 7.686 ; Rise       ; CLK             ;
;  MRAM_D[2]     ; CLK        ; 7.689 ; 7.689 ; Rise       ; CLK             ;
;  MRAM_D[3]     ; CLK        ; 8.025 ; 8.025 ; Rise       ; CLK             ;
;  MRAM_D[8]     ; CLK        ; 9.668 ; 9.668 ; Rise       ; CLK             ;
;  MRAM_D[9]     ; CLK        ; 9.462 ; 9.462 ; Rise       ; CLK             ;
;  MRAM_D[10]    ; CLK        ; 7.571 ; 7.571 ; Rise       ; CLK             ;
;  MRAM_D[11]    ; CLK        ; 7.541 ; 7.541 ; Rise       ; CLK             ;
;  MRAM_D[12]    ; CLK        ; 7.564 ; 7.564 ; Rise       ; CLK             ;
;  MRAM_D[13]    ; CLK        ; 7.165 ; 7.165 ; Rise       ; CLK             ;
;  MRAM_D[14]    ; CLK        ; 7.554 ; 7.554 ; Rise       ; CLK             ;
;  MRAM_D[15]    ; CLK        ; 7.566 ; 7.566 ; Rise       ; CLK             ;
; MRAM_EN        ; CLK        ; 7.671 ; 7.671 ; Rise       ; CLK             ;
; MRAM_LOWER_EN  ; CLK        ; 7.759 ; 7.759 ; Rise       ; CLK             ;
; MRAM_OUTPUT_EN ; CLK        ; 7.104 ; 7.104 ; Rise       ; CLK             ;
; MRAM_UPPER_EN  ; CLK        ; 7.759 ; 7.759 ; Rise       ; CLK             ;
; MRAM_WRITE_EN  ; CLK        ; 8.788 ; 8.788 ; Rise       ; CLK             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; MRAM_A[*]      ; CLK        ; 7.302 ; 7.302 ; Rise       ; CLK             ;
;  MRAM_A[0]     ; CLK        ; 7.306 ; 7.306 ; Rise       ; CLK             ;
;  MRAM_A[1]     ; CLK        ; 7.302 ; 7.302 ; Rise       ; CLK             ;
;  MRAM_A[2]     ; CLK        ; 7.302 ; 7.302 ; Rise       ; CLK             ;
;  MRAM_A[3]     ; CLK        ; 7.306 ; 7.306 ; Rise       ; CLK             ;
;  MRAM_A[4]     ; CLK        ; 7.689 ; 7.689 ; Rise       ; CLK             ;
;  MRAM_A[5]     ; CLK        ; 9.611 ; 9.611 ; Rise       ; CLK             ;
;  MRAM_A[6]     ; CLK        ; 9.319 ; 9.319 ; Rise       ; CLK             ;
;  MRAM_A[7]     ; CLK        ; 9.317 ; 9.317 ; Rise       ; CLK             ;
;  MRAM_A[8]     ; CLK        ; 9.339 ; 9.339 ; Rise       ; CLK             ;
;  MRAM_A[9]     ; CLK        ; 9.326 ; 9.326 ; Rise       ; CLK             ;
;  MRAM_A[10]    ; CLK        ; 9.455 ; 9.455 ; Rise       ; CLK             ;
;  MRAM_A[11]    ; CLK        ; 9.841 ; 9.841 ; Rise       ; CLK             ;
;  MRAM_A[12]    ; CLK        ; 9.300 ; 9.300 ; Rise       ; CLK             ;
;  MRAM_A[13]    ; CLK        ; 9.317 ; 9.317 ; Rise       ; CLK             ;
;  MRAM_A[14]    ; CLK        ; 9.775 ; 9.775 ; Rise       ; CLK             ;
;  MRAM_A[15]    ; CLK        ; 7.499 ; 7.499 ; Rise       ; CLK             ;
; MRAM_D[*]      ; CLK        ; 7.165 ; 7.165 ; Rise       ; CLK             ;
;  MRAM_D[0]     ; CLK        ; 7.297 ; 7.297 ; Rise       ; CLK             ;
;  MRAM_D[1]     ; CLK        ; 7.686 ; 7.686 ; Rise       ; CLK             ;
;  MRAM_D[2]     ; CLK        ; 7.689 ; 7.689 ; Rise       ; CLK             ;
;  MRAM_D[3]     ; CLK        ; 8.025 ; 8.025 ; Rise       ; CLK             ;
;  MRAM_D[8]     ; CLK        ; 9.668 ; 9.668 ; Rise       ; CLK             ;
;  MRAM_D[9]     ; CLK        ; 9.462 ; 9.462 ; Rise       ; CLK             ;
;  MRAM_D[10]    ; CLK        ; 7.571 ; 7.571 ; Rise       ; CLK             ;
;  MRAM_D[11]    ; CLK        ; 7.541 ; 7.541 ; Rise       ; CLK             ;
;  MRAM_D[12]    ; CLK        ; 7.564 ; 7.564 ; Rise       ; CLK             ;
;  MRAM_D[13]    ; CLK        ; 7.165 ; 7.165 ; Rise       ; CLK             ;
;  MRAM_D[14]    ; CLK        ; 7.554 ; 7.554 ; Rise       ; CLK             ;
;  MRAM_D[15]    ; CLK        ; 7.566 ; 7.566 ; Rise       ; CLK             ;
; MRAM_EN        ; CLK        ; 7.671 ; 7.671 ; Rise       ; CLK             ;
; MRAM_LOWER_EN  ; CLK        ; 7.759 ; 7.759 ; Rise       ; CLK             ;
; MRAM_OUTPUT_EN ; CLK        ; 7.104 ; 7.104 ; Rise       ; CLK             ;
; MRAM_UPPER_EN  ; CLK        ; 7.759 ; 7.759 ; Rise       ; CLK             ;
; MRAM_WRITE_EN  ; CLK        ; 8.788 ; 8.788 ; Rise       ; CLK             ;
+----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+------------+------------+-------+------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+------------+------------+-------+------+------------+-----------------+
; MRAM_D[*]  ; CLK        ; 7.965 ;      ; Rise       ; CLK             ;
;  MRAM_D[4] ; CLK        ; 7.965 ;      ; Rise       ; CLK             ;
;  MRAM_D[5] ; CLK        ; 8.341 ;      ; Rise       ; CLK             ;
;  MRAM_D[6] ; CLK        ; 8.753 ;      ; Rise       ; CLK             ;
;  MRAM_D[7] ; CLK        ; 8.795 ;      ; Rise       ; CLK             ;
+------------+------------+-------+------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+------------+------------+-------+------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+------------+------------+-------+------+------------+-----------------+
; MRAM_D[*]  ; CLK        ; 7.965 ;      ; Rise       ; CLK             ;
;  MRAM_D[4] ; CLK        ; 7.965 ;      ; Rise       ; CLK             ;
;  MRAM_D[5] ; CLK        ; 8.341 ;      ; Rise       ; CLK             ;
;  MRAM_D[6] ; CLK        ; 8.753 ;      ; Rise       ; CLK             ;
;  MRAM_D[7] ; CLK        ; 8.795 ;      ; Rise       ; CLK             ;
+------------+------------+-------+------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Output Disable Times                                                           ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; MRAM_D[*]  ; CLK        ; 7.965     ;           ; Rise       ; CLK             ;
;  MRAM_D[4] ; CLK        ; 7.965     ;           ; Rise       ; CLK             ;
;  MRAM_D[5] ; CLK        ; 8.341     ;           ; Rise       ; CLK             ;
;  MRAM_D[6] ; CLK        ; 8.753     ;           ; Rise       ; CLK             ;
;  MRAM_D[7] ; CLK        ; 8.795     ;           ; Rise       ; CLK             ;
+------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                   ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; MRAM_D[*]  ; CLK        ; 7.965     ;           ; Rise       ; CLK             ;
;  MRAM_D[4] ; CLK        ; 7.965     ;           ; Rise       ; CLK             ;
;  MRAM_D[5] ; CLK        ; 8.341     ;           ; Rise       ; CLK             ;
;  MRAM_D[6] ; CLK        ; 8.753     ;           ; Rise       ; CLK             ;
;  MRAM_D[7] ; CLK        ; 8.795     ;           ; Rise       ; CLK             ;
+------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; 17.527 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; CLK   ; 9.000 ; 0.000                  ;
+-------+-------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                    ;
+--------+------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 17.527 ; counter[4]       ; MRAM_D[0]~en             ; CLK          ; CLK         ; 20.000       ; -0.012     ; 2.493      ;
; 17.588 ; counter[1]       ; MRAM_D[0]~en             ; CLK          ; CLK         ; 20.000       ; -0.012     ; 2.432      ;
; 17.594 ; counter[2]       ; Equal5~0_OTERM23_OTERM45 ; CLK          ; CLK         ; 20.000       ; -0.003     ; 2.435      ;
; 17.609 ; counter[0]       ; MRAM_D[0]~en             ; CLK          ; CLK         ; 20.000       ; -0.012     ; 2.411      ;
; 17.612 ; counter[0]       ; Equal5~0_OTERM23_OTERM45 ; CLK          ; CLK         ; 20.000       ; -0.003     ; 2.417      ;
; 17.636 ; counter[1]       ; Equal5~0_OTERM23_OTERM45 ; CLK          ; CLK         ; 20.000       ; -0.003     ; 2.393      ;
; 17.656 ; Equal1~2_OTERM21 ; MRAM_D[0]~en             ; CLK          ; CLK         ; 20.000       ; -0.009     ; 2.367      ;
; 17.681 ; counter[2]       ; MRAM_D[0]~en             ; CLK          ; CLK         ; 20.000       ; -0.012     ; 2.339      ;
; 17.732 ; counter[4]       ; MRAM_D[1]~en             ; CLK          ; CLK         ; 20.000       ; -0.008     ; 2.292      ;
; 17.732 ; counter[4]       ; MRAM_D[2]~en             ; CLK          ; CLK         ; 20.000       ; -0.008     ; 2.292      ;
; 17.732 ; counter[4]       ; MRAM_D[3]~en             ; CLK          ; CLK         ; 20.000       ; -0.008     ; 2.292      ;
; 17.732 ; counter[4]       ; MRAM_D[4]~en             ; CLK          ; CLK         ; 20.000       ; -0.008     ; 2.292      ;
; 17.732 ; counter[4]       ; MRAM_D[5]~en             ; CLK          ; CLK         ; 20.000       ; -0.008     ; 2.292      ;
; 17.732 ; counter[4]       ; MRAM_D[6]~en             ; CLK          ; CLK         ; 20.000       ; -0.008     ; 2.292      ;
; 17.732 ; counter[4]       ; MRAM_D[7]~en             ; CLK          ; CLK         ; 20.000       ; -0.008     ; 2.292      ;
; 17.732 ; counter[4]       ; MRAM_D[8]~en             ; CLK          ; CLK         ; 20.000       ; -0.008     ; 2.292      ;
; 17.732 ; counter[4]       ; MRAM_D[9]~en             ; CLK          ; CLK         ; 20.000       ; -0.008     ; 2.292      ;
; 17.732 ; counter[4]       ; MRAM_D[10]~en            ; CLK          ; CLK         ; 20.000       ; -0.008     ; 2.292      ;
; 17.732 ; counter[4]       ; MRAM_D[11]~en            ; CLK          ; CLK         ; 20.000       ; -0.008     ; 2.292      ;
; 17.732 ; counter[4]       ; MRAM_D[12]~en            ; CLK          ; CLK         ; 20.000       ; -0.008     ; 2.292      ;
; 17.732 ; counter[4]       ; MRAM_D[13]~en            ; CLK          ; CLK         ; 20.000       ; -0.008     ; 2.292      ;
; 17.732 ; counter[4]       ; MRAM_D[14]~en            ; CLK          ; CLK         ; 20.000       ; -0.008     ; 2.292      ;
; 17.732 ; counter[4]       ; MRAM_D[15]~en            ; CLK          ; CLK         ; 20.000       ; -0.008     ; 2.292      ;
; 17.733 ; counter[5]       ; MRAM_D[0]~en             ; CLK          ; CLK         ; 20.000       ; -0.012     ; 2.287      ;
; 17.747 ; counter[4]       ; MRAM_A[9]~reg0           ; CLK          ; CLK         ; 20.000       ; -0.007     ; 2.278      ;
; 17.747 ; counter[4]       ; MRAM_A[11]~reg0          ; CLK          ; CLK         ; 20.000       ; -0.007     ; 2.278      ;
; 17.747 ; counter[4]       ; MRAM_A[15]~reg0          ; CLK          ; CLK         ; 20.000       ; -0.007     ; 2.278      ;
; 17.748 ; counter[4]       ; MRAM_A[0]~reg0           ; CLK          ; CLK         ; 20.000       ; -0.007     ; 2.277      ;
; 17.748 ; counter[4]       ; MRAM_A[5]~reg0           ; CLK          ; CLK         ; 20.000       ; -0.007     ; 2.277      ;
; 17.750 ; counter[4]       ; MRAM_A[10]~reg0          ; CLK          ; CLK         ; 20.000       ; -0.007     ; 2.275      ;
; 17.750 ; counter[4]       ; MRAM_A[13]~reg0          ; CLK          ; CLK         ; 20.000       ; -0.007     ; 2.275      ;
; 17.751 ; counter[4]       ; MRAM_A[1]~reg0           ; CLK          ; CLK         ; 20.000       ; -0.007     ; 2.274      ;
; 17.751 ; counter[4]       ; MRAM_A[12]~reg0          ; CLK          ; CLK         ; 20.000       ; -0.007     ; 2.274      ;
; 17.752 ; counter[4]       ; MRAM_A[3]~reg0           ; CLK          ; CLK         ; 20.000       ; -0.007     ; 2.273      ;
; 17.752 ; counter[4]       ; MRAM_A[4]~reg0           ; CLK          ; CLK         ; 20.000       ; -0.007     ; 2.273      ;
; 17.752 ; counter[4]       ; MRAM_A[6]~reg0           ; CLK          ; CLK         ; 20.000       ; -0.007     ; 2.273      ;
; 17.752 ; counter[4]       ; MRAM_A[8]~reg0           ; CLK          ; CLK         ; 20.000       ; -0.007     ; 2.273      ;
; 17.752 ; counter[4]       ; MRAM_A[14]~reg0          ; CLK          ; CLK         ; 20.000       ; -0.007     ; 2.273      ;
; 17.754 ; counter[4]       ; MRAM_A[2]~reg0           ; CLK          ; CLK         ; 20.000       ; -0.007     ; 2.271      ;
; 17.758 ; counter[12]      ; MRAM_D[0]~en             ; CLK          ; CLK         ; 20.000       ; -0.009     ; 2.265      ;
; 17.793 ; counter[1]       ; MRAM_D[1]~en             ; CLK          ; CLK         ; 20.000       ; -0.008     ; 2.231      ;
; 17.793 ; counter[1]       ; MRAM_D[2]~en             ; CLK          ; CLK         ; 20.000       ; -0.008     ; 2.231      ;
; 17.793 ; counter[1]       ; MRAM_D[3]~en             ; CLK          ; CLK         ; 20.000       ; -0.008     ; 2.231      ;
; 17.793 ; counter[1]       ; MRAM_D[4]~en             ; CLK          ; CLK         ; 20.000       ; -0.008     ; 2.231      ;
; 17.793 ; counter[1]       ; MRAM_D[5]~en             ; CLK          ; CLK         ; 20.000       ; -0.008     ; 2.231      ;
; 17.793 ; counter[1]       ; MRAM_D[6]~en             ; CLK          ; CLK         ; 20.000       ; -0.008     ; 2.231      ;
; 17.793 ; counter[1]       ; MRAM_D[7]~en             ; CLK          ; CLK         ; 20.000       ; -0.008     ; 2.231      ;
; 17.793 ; counter[1]       ; MRAM_D[8]~en             ; CLK          ; CLK         ; 20.000       ; -0.008     ; 2.231      ;
; 17.793 ; counter[1]       ; MRAM_D[9]~en             ; CLK          ; CLK         ; 20.000       ; -0.008     ; 2.231      ;
; 17.793 ; counter[1]       ; MRAM_D[10]~en            ; CLK          ; CLK         ; 20.000       ; -0.008     ; 2.231      ;
; 17.793 ; counter[1]       ; MRAM_D[11]~en            ; CLK          ; CLK         ; 20.000       ; -0.008     ; 2.231      ;
; 17.793 ; counter[1]       ; MRAM_D[12]~en            ; CLK          ; CLK         ; 20.000       ; -0.008     ; 2.231      ;
; 17.793 ; counter[1]       ; MRAM_D[13]~en            ; CLK          ; CLK         ; 20.000       ; -0.008     ; 2.231      ;
; 17.793 ; counter[1]       ; MRAM_D[14]~en            ; CLK          ; CLK         ; 20.000       ; -0.008     ; 2.231      ;
; 17.793 ; counter[1]       ; MRAM_D[15]~en            ; CLK          ; CLK         ; 20.000       ; -0.008     ; 2.231      ;
; 17.794 ; counter[4]       ; Equal5~0_OTERM23_OTERM45 ; CLK          ; CLK         ; 20.000       ; -0.003     ; 2.235      ;
; 17.808 ; counter[1]       ; MRAM_A[9]~reg0           ; CLK          ; CLK         ; 20.000       ; -0.007     ; 2.217      ;
; 17.808 ; counter[1]       ; MRAM_A[11]~reg0          ; CLK          ; CLK         ; 20.000       ; -0.007     ; 2.217      ;
; 17.808 ; counter[1]       ; MRAM_A[15]~reg0          ; CLK          ; CLK         ; 20.000       ; -0.007     ; 2.217      ;
; 17.809 ; counter[1]       ; MRAM_A[0]~reg0           ; CLK          ; CLK         ; 20.000       ; -0.007     ; 2.216      ;
; 17.809 ; counter[1]       ; MRAM_A[5]~reg0           ; CLK          ; CLK         ; 20.000       ; -0.007     ; 2.216      ;
; 17.811 ; counter[1]       ; MRAM_A[10]~reg0          ; CLK          ; CLK         ; 20.000       ; -0.007     ; 2.214      ;
; 17.811 ; counter[1]       ; MRAM_A[13]~reg0          ; CLK          ; CLK         ; 20.000       ; -0.007     ; 2.214      ;
; 17.812 ; counter[1]       ; MRAM_A[1]~reg0           ; CLK          ; CLK         ; 20.000       ; -0.007     ; 2.213      ;
; 17.812 ; counter[1]       ; MRAM_A[12]~reg0          ; CLK          ; CLK         ; 20.000       ; -0.007     ; 2.213      ;
; 17.813 ; counter[1]       ; MRAM_A[3]~reg0           ; CLK          ; CLK         ; 20.000       ; -0.007     ; 2.212      ;
; 17.813 ; counter[1]       ; MRAM_A[4]~reg0           ; CLK          ; CLK         ; 20.000       ; -0.007     ; 2.212      ;
; 17.813 ; counter[1]       ; MRAM_A[6]~reg0           ; CLK          ; CLK         ; 20.000       ; -0.007     ; 2.212      ;
; 17.813 ; counter[1]       ; MRAM_A[8]~reg0           ; CLK          ; CLK         ; 20.000       ; -0.007     ; 2.212      ;
; 17.813 ; counter[1]       ; MRAM_A[14]~reg0          ; CLK          ; CLK         ; 20.000       ; -0.007     ; 2.212      ;
; 17.814 ; counter[0]       ; MRAM_D[1]~en             ; CLK          ; CLK         ; 20.000       ; -0.008     ; 2.210      ;
; 17.814 ; counter[0]       ; MRAM_D[2]~en             ; CLK          ; CLK         ; 20.000       ; -0.008     ; 2.210      ;
; 17.814 ; counter[0]       ; MRAM_D[3]~en             ; CLK          ; CLK         ; 20.000       ; -0.008     ; 2.210      ;
; 17.814 ; counter[0]       ; MRAM_D[4]~en             ; CLK          ; CLK         ; 20.000       ; -0.008     ; 2.210      ;
; 17.814 ; counter[0]       ; MRAM_D[5]~en             ; CLK          ; CLK         ; 20.000       ; -0.008     ; 2.210      ;
; 17.814 ; counter[0]       ; MRAM_D[6]~en             ; CLK          ; CLK         ; 20.000       ; -0.008     ; 2.210      ;
; 17.814 ; counter[0]       ; MRAM_D[7]~en             ; CLK          ; CLK         ; 20.000       ; -0.008     ; 2.210      ;
; 17.814 ; counter[0]       ; MRAM_D[8]~en             ; CLK          ; CLK         ; 20.000       ; -0.008     ; 2.210      ;
; 17.814 ; counter[0]       ; MRAM_D[9]~en             ; CLK          ; CLK         ; 20.000       ; -0.008     ; 2.210      ;
; 17.814 ; counter[0]       ; MRAM_D[10]~en            ; CLK          ; CLK         ; 20.000       ; -0.008     ; 2.210      ;
; 17.814 ; counter[0]       ; MRAM_D[11]~en            ; CLK          ; CLK         ; 20.000       ; -0.008     ; 2.210      ;
; 17.814 ; counter[0]       ; MRAM_D[12]~en            ; CLK          ; CLK         ; 20.000       ; -0.008     ; 2.210      ;
; 17.814 ; counter[0]       ; MRAM_D[13]~en            ; CLK          ; CLK         ; 20.000       ; -0.008     ; 2.210      ;
; 17.814 ; counter[0]       ; MRAM_D[14]~en            ; CLK          ; CLK         ; 20.000       ; -0.008     ; 2.210      ;
; 17.814 ; counter[0]       ; MRAM_D[15]~en            ; CLK          ; CLK         ; 20.000       ; -0.008     ; 2.210      ;
; 17.815 ; counter[1]       ; MRAM_A[2]~reg0           ; CLK          ; CLK         ; 20.000       ; -0.007     ; 2.210      ;
; 17.829 ; counter[0]       ; MRAM_A[9]~reg0           ; CLK          ; CLK         ; 20.000       ; -0.007     ; 2.196      ;
; 17.829 ; counter[0]       ; MRAM_A[11]~reg0          ; CLK          ; CLK         ; 20.000       ; -0.007     ; 2.196      ;
; 17.829 ; counter[0]       ; MRAM_A[15]~reg0          ; CLK          ; CLK         ; 20.000       ; -0.007     ; 2.196      ;
; 17.830 ; counter[0]       ; MRAM_A[0]~reg0           ; CLK          ; CLK         ; 20.000       ; -0.007     ; 2.195      ;
; 17.830 ; counter[0]       ; MRAM_A[5]~reg0           ; CLK          ; CLK         ; 20.000       ; -0.007     ; 2.195      ;
; 17.832 ; counter[0]       ; MRAM_A[10]~reg0          ; CLK          ; CLK         ; 20.000       ; -0.007     ; 2.193      ;
; 17.832 ; counter[0]       ; MRAM_A[13]~reg0          ; CLK          ; CLK         ; 20.000       ; -0.007     ; 2.193      ;
; 17.833 ; counter[0]       ; MRAM_A[1]~reg0           ; CLK          ; CLK         ; 20.000       ; -0.007     ; 2.192      ;
; 17.833 ; counter[0]       ; MRAM_A[12]~reg0          ; CLK          ; CLK         ; 20.000       ; -0.007     ; 2.192      ;
; 17.834 ; counter[0]       ; MRAM_A[3]~reg0           ; CLK          ; CLK         ; 20.000       ; -0.007     ; 2.191      ;
; 17.834 ; counter[0]       ; MRAM_A[4]~reg0           ; CLK          ; CLK         ; 20.000       ; -0.007     ; 2.191      ;
; 17.834 ; counter[0]       ; MRAM_A[6]~reg0           ; CLK          ; CLK         ; 20.000       ; -0.007     ; 2.191      ;
; 17.834 ; counter[0]       ; MRAM_A[8]~reg0           ; CLK          ; CLK         ; 20.000       ; -0.007     ; 2.191      ;
; 17.834 ; counter[0]       ; MRAM_A[14]~reg0          ; CLK          ; CLK         ; 20.000       ; -0.007     ; 2.191      ;
+--------+------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                            ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; counter[4]               ; counter[4]               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; counter[0]               ; counter[0]               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; counter[1]               ; counter[1]               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Equal5~0_OTERM23_OTERM49 ; Equal5~0_OTERM23_OTERM49 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MRAM_EN~reg0             ; MRAM_EN~reg0             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MRAM_OUTPUT_EN~reg0      ; MRAM_OUTPUT_EN~reg0      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MRAM_WRITE_EN~reg0       ; MRAM_WRITE_EN~reg0       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MRAM_LOWER_EN~reg0       ; MRAM_LOWER_EN~reg0       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MRAM_A[0]~reg0           ; MRAM_A[0]~reg0           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MRAM_A[1]~reg0           ; MRAM_A[1]~reg0           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MRAM_A[2]~reg0           ; MRAM_A[2]~reg0           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MRAM_A[3]~reg0           ; MRAM_A[3]~reg0           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MRAM_A[4]~reg0           ; MRAM_A[4]~reg0           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MRAM_A[5]~reg0           ; MRAM_A[5]~reg0           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MRAM_A[6]~reg0           ; MRAM_A[6]~reg0           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MRAM_A[7]~reg0           ; MRAM_A[7]~reg0           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MRAM_A[8]~reg0           ; MRAM_A[8]~reg0           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MRAM_A[9]~reg0           ; MRAM_A[9]~reg0           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MRAM_A[10]~reg0          ; MRAM_A[10]~reg0          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MRAM_A[11]~reg0          ; MRAM_A[11]~reg0          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MRAM_A[12]~reg0          ; MRAM_A[12]~reg0          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MRAM_A[13]~reg0          ; MRAM_A[13]~reg0          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MRAM_A[14]~reg0          ; MRAM_A[14]~reg0          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MRAM_A[15]~reg0          ; MRAM_A[15]~reg0          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.244 ; Equal5~0_OTERM23_OTERM45 ; Equal5~0_OTERM23_OTERM49 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.396      ;
; 0.353 ; counter[10]              ; counter[10]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.505      ;
; 0.357 ; counter[3]               ; counter[3]               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; Equal5~0_OTERM23_OTERM47 ; Equal5~0_OTERM23_OTERM49 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; counter[7]               ; counter[7]               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; counter[8]               ; counter[8]               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.511      ;
; 0.367 ; got_data[7]              ; MRAM_A[7]~reg0           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.519      ;
; 0.431 ; counter[0]               ; counter[1]               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.583      ;
; 0.432 ; got_data[15]             ; MRAM_A[15]~reg0          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.584      ;
; 0.433 ; got_data[0]              ; MRAM_A[0]~reg0           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.585      ;
; 0.438 ; got_data[12]             ; MRAM_A[12]~reg0          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.590      ;
; 0.438 ; got_data[13]             ; MRAM_A[13]~reg0          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.590      ;
; 0.439 ; got_data[6]              ; MRAM_A[6]~reg0           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.591      ;
; 0.440 ; got_data[8]              ; MRAM_A[8]~reg0           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.592      ;
; 0.441 ; counter[11]              ; counter[11]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.593      ;
; 0.441 ; counter[13]              ; counter[13]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.593      ;
; 0.441 ; counter[15]              ; counter[15]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.593      ;
; 0.442 ; got_data[1]              ; MRAM_A[1]~reg0           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.594      ;
; 0.443 ; counter[18]              ; counter[18]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.595      ;
; 0.443 ; got_data[10]             ; MRAM_A[10]~reg0          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.595      ;
; 0.443 ; got_data[11]             ; MRAM_A[11]~reg0          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.595      ;
; 0.444 ; got_data[2]              ; MRAM_A[2]~reg0           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.596      ;
; 0.444 ; got_data[9]              ; MRAM_A[9]~reg0           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.596      ;
; 0.450 ; counter[19]              ; counter[19]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.602      ;
; 0.450 ; got_data[4]              ; MRAM_A[4]~reg0           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.602      ;
; 0.451 ; got_data[5]              ; MRAM_A[5]~reg0           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.603      ;
; 0.454 ; got_data[14]             ; MRAM_A[14]~reg0          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.606      ;
; 0.458 ; got_data[3]              ; MRAM_A[3]~reg0           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.610      ;
; 0.491 ; counter[10]              ; counter[11]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.643      ;
; 0.497 ; counter[7]               ; counter[8]               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.649      ;
; 0.511 ; counter[6]               ; counter[7]               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.663      ;
; 0.529 ; counter[5]               ; counter[5]               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.681      ;
; 0.531 ; counter[5]               ; counter[7]               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.683      ;
; 0.538 ; counter[9]               ; counter[9]               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.690      ;
; 0.546 ; counter[6]               ; counter[8]               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.698      ;
; 0.551 ; counter[17]              ; counter[18]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.703      ;
; 0.558 ; counter[9]               ; counter[10]              ; CLK          ; CLK         ; 0.000        ; -0.003     ; 0.707      ;
; 0.561 ; counter[10]              ; counter[13]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.713      ;
; 0.566 ; counter[5]               ; counter[8]               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.718      ;
; 0.581 ; counter[18]              ; counter[19]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.733      ;
; 0.584 ; counter[14]              ; counter[15]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.736      ;
; 0.586 ; counter[17]              ; counter[19]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.738      ;
; 0.587 ; counter[8]               ; counter[10]              ; CLK          ; CLK         ; 0.000        ; -0.003     ; 0.736      ;
; 0.589 ; counter[12]              ; counter[13]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.741      ;
; 0.593 ; counter[9]               ; counter[11]              ; CLK          ; CLK         ; 0.000        ; -0.003     ; 0.742      ;
; 0.600 ; counter[3]               ; counter[7]               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.752      ;
; 0.612 ; counter[17]              ; counter[17]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.764      ;
; 0.614 ; counter[11]              ; counter[13]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.766      ;
; 0.614 ; counter[13]              ; counter[15]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.766      ;
; 0.618 ; counter[6]               ; counter[6]               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.770      ;
; 0.620 ; Equal0~6_OTERM25         ; Equal5~0_OTERM23_OTERM47 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.772      ;
; 0.622 ; counter[7]               ; counter[10]              ; CLK          ; CLK         ; 0.000        ; -0.003     ; 0.771      ;
; 0.622 ; counter[8]               ; counter[11]              ; CLK          ; CLK         ; 0.000        ; -0.003     ; 0.771      ;
; 0.631 ; counter[10]              ; counter[15]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.783      ;
; 0.635 ; counter[3]               ; counter[8]               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.787      ;
; 0.650 ; counter[4]               ; counter[7]               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.802      ;
; 0.657 ; counter[7]               ; counter[11]              ; CLK          ; CLK         ; 0.000        ; -0.003     ; 0.806      ;
; 0.659 ; counter[12]              ; counter[15]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.811      ;
; 0.663 ; counter[9]               ; counter[13]              ; CLK          ; CLK         ; 0.000        ; -0.003     ; 0.812      ;
; 0.665 ; counter[8]               ; counter[9]               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.817      ;
; 0.668 ; counter[1]               ; counter[3]               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.820      ;
; 0.671 ; counter[6]               ; counter[10]              ; CLK          ; CLK         ; 0.000        ; -0.003     ; 0.820      ;
; 0.684 ; counter[11]              ; counter[15]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.836      ;
; 0.685 ; counter[4]               ; counter[8]               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.837      ;
; 0.691 ; counter[5]               ; counter[10]              ; CLK          ; CLK         ; 0.000        ; -0.003     ; 0.840      ;
; 0.692 ; counter[8]               ; counter[13]              ; CLK          ; CLK         ; 0.000        ; -0.003     ; 0.841      ;
; 0.692 ; counter[0]               ; counter[3]               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.844      ;
; 0.699 ; counter[14]              ; counter[14]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.851      ;
; 0.700 ; counter[7]               ; counter[9]               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.852      ;
; 0.701 ; counter[3]               ; counter[5]               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.853      ;
; 0.706 ; counter[6]               ; counter[11]              ; CLK          ; CLK         ; 0.000        ; -0.003     ; 0.855      ;
; 0.708 ; counter[15]              ; counter[18]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.860      ;
; 0.710 ; counter[2]               ; counter[3]               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.862      ;
; 0.720 ; counter[1]               ; MRAM_D[2]~en             ; CLK          ; CLK         ; 0.000        ; -0.008     ; 0.864      ;
; 0.726 ; counter[5]               ; counter[11]              ; CLK          ; CLK         ; 0.000        ; -0.003     ; 0.875      ;
; 0.727 ; counter[7]               ; counter[13]              ; CLK          ; CLK         ; 0.000        ; -0.003     ; 0.876      ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                    ;
+-------+--------------+----------------+------------------+-------+------------+--------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                   ;
+-------+--------------+----------------+------------------+-------+------------+--------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Equal0~2_OTERM17         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Equal0~2_OTERM17         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Equal0~5_OTERM33         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Equal0~5_OTERM33         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Equal0~6_OTERM25         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Equal0~6_OTERM25         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Equal1~2_OTERM21         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Equal1~2_OTERM21         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Equal5~0_OTERM23_OTERM45 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Equal5~0_OTERM23_OTERM45 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Equal5~0_OTERM23_OTERM47 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Equal5~0_OTERM23_OTERM47 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Equal5~0_OTERM23_OTERM49 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Equal5~0_OTERM23_OTERM49 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Equal5~1_OTERM31         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Equal5~1_OTERM31         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Equal8~0_OTERM29         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Equal8~0_OTERM29         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_A[0]~reg0           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_A[0]~reg0           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_A[10]~reg0          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_A[10]~reg0          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_A[11]~reg0          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_A[11]~reg0          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_A[12]~reg0          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_A[12]~reg0          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_A[13]~reg0          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_A[13]~reg0          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_A[14]~reg0          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_A[14]~reg0          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_A[15]~reg0          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_A[15]~reg0          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_A[1]~reg0           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_A[1]~reg0           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_A[2]~reg0           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_A[2]~reg0           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_A[3]~reg0           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_A[3]~reg0           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_A[4]~reg0           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_A[4]~reg0           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_A[5]~reg0           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_A[5]~reg0           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_A[6]~reg0           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_A[6]~reg0           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_A[7]~reg0           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_A[7]~reg0           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_A[8]~reg0           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_A[8]~reg0           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_A[9]~reg0           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_A[9]~reg0           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_D[0]~en             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_D[0]~en             ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_D[10]~en            ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_D[10]~en            ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_D[11]~en            ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_D[11]~en            ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_D[12]~en            ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_D[12]~en            ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_D[13]~en            ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_D[13]~en            ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_D[14]~en            ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_D[14]~en            ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_D[15]~en            ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_D[15]~en            ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_D[1]~en             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_D[1]~en             ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_D[2]~en             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_D[2]~en             ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_D[3]~en             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_D[3]~en             ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_D[4]~en             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_D[4]~en             ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_D[5]~en             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_D[5]~en             ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_D[6]~en             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_D[6]~en             ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_D[7]~en             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_D[7]~en             ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_D[8]~en             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_D[8]~en             ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_D[9]~en             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_D[9]~en             ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_EN~reg0             ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_EN~reg0             ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_LOWER_EN~reg0       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_LOWER_EN~reg0       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_OUTPUT_EN~reg0      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_OUTPUT_EN~reg0      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_WRITE_EN~reg0       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_WRITE_EN~reg0       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; counter[0]               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; counter[0]               ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; counter[10]              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; counter[10]              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; counter[11]              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; counter[11]              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; counter[12]              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; counter[12]              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; counter[13]              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; counter[13]              ;
+-------+--------------+----------------+------------------+-------+------------+--------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; MRAM_D[*]   ; CLK        ; 2.466 ; 2.466 ; Rise       ; CLK             ;
;  MRAM_D[0]  ; CLK        ; 2.172 ; 2.172 ; Rise       ; CLK             ;
;  MRAM_D[1]  ; CLK        ; 2.170 ; 2.170 ; Rise       ; CLK             ;
;  MRAM_D[2]  ; CLK        ; 2.172 ; 2.172 ; Rise       ; CLK             ;
;  MRAM_D[3]  ; CLK        ; 2.362 ; 2.362 ; Rise       ; CLK             ;
;  MRAM_D[4]  ; CLK        ; 2.303 ; 2.303 ; Rise       ; CLK             ;
;  MRAM_D[5]  ; CLK        ; 2.346 ; 2.346 ; Rise       ; CLK             ;
;  MRAM_D[6]  ; CLK        ; 2.330 ; 2.330 ; Rise       ; CLK             ;
;  MRAM_D[7]  ; CLK        ; 2.444 ; 2.444 ; Rise       ; CLK             ;
;  MRAM_D[8]  ; CLK        ; 2.462 ; 2.462 ; Rise       ; CLK             ;
;  MRAM_D[9]  ; CLK        ; 2.466 ; 2.466 ; Rise       ; CLK             ;
;  MRAM_D[10] ; CLK        ; 1.961 ; 1.961 ; Rise       ; CLK             ;
;  MRAM_D[11] ; CLK        ; 1.940 ; 1.940 ; Rise       ; CLK             ;
;  MRAM_D[12] ; CLK        ; 1.965 ; 1.965 ; Rise       ; CLK             ;
;  MRAM_D[13] ; CLK        ; 1.907 ; 1.907 ; Rise       ; CLK             ;
;  MRAM_D[14] ; CLK        ; 2.024 ; 2.024 ; Rise       ; CLK             ;
;  MRAM_D[15] ; CLK        ; 1.924 ; 1.924 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; MRAM_D[*]   ; CLK        ; -1.787 ; -1.787 ; Rise       ; CLK             ;
;  MRAM_D[0]  ; CLK        ; -2.052 ; -2.052 ; Rise       ; CLK             ;
;  MRAM_D[1]  ; CLK        ; -2.050 ; -2.050 ; Rise       ; CLK             ;
;  MRAM_D[2]  ; CLK        ; -2.052 ; -2.052 ; Rise       ; CLK             ;
;  MRAM_D[3]  ; CLK        ; -2.242 ; -2.242 ; Rise       ; CLK             ;
;  MRAM_D[4]  ; CLK        ; -2.183 ; -2.183 ; Rise       ; CLK             ;
;  MRAM_D[5]  ; CLK        ; -2.226 ; -2.226 ; Rise       ; CLK             ;
;  MRAM_D[6]  ; CLK        ; -2.210 ; -2.210 ; Rise       ; CLK             ;
;  MRAM_D[7]  ; CLK        ; -2.324 ; -2.324 ; Rise       ; CLK             ;
;  MRAM_D[8]  ; CLK        ; -2.342 ; -2.342 ; Rise       ; CLK             ;
;  MRAM_D[9]  ; CLK        ; -2.346 ; -2.346 ; Rise       ; CLK             ;
;  MRAM_D[10] ; CLK        ; -1.841 ; -1.841 ; Rise       ; CLK             ;
;  MRAM_D[11] ; CLK        ; -1.820 ; -1.820 ; Rise       ; CLK             ;
;  MRAM_D[12] ; CLK        ; -1.845 ; -1.845 ; Rise       ; CLK             ;
;  MRAM_D[13] ; CLK        ; -1.787 ; -1.787 ; Rise       ; CLK             ;
;  MRAM_D[14] ; CLK        ; -1.904 ; -1.904 ; Rise       ; CLK             ;
;  MRAM_D[15] ; CLK        ; -1.804 ; -1.804 ; Rise       ; CLK             ;
+-------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; MRAM_A[*]      ; CLK        ; 4.193 ; 4.193 ; Rise       ; CLK             ;
;  MRAM_A[0]     ; CLK        ; 3.484 ; 3.484 ; Rise       ; CLK             ;
;  MRAM_A[1]     ; CLK        ; 3.482 ; 3.482 ; Rise       ; CLK             ;
;  MRAM_A[2]     ; CLK        ; 3.483 ; 3.483 ; Rise       ; CLK             ;
;  MRAM_A[3]     ; CLK        ; 3.484 ; 3.484 ; Rise       ; CLK             ;
;  MRAM_A[4]     ; CLK        ; 3.606 ; 3.606 ; Rise       ; CLK             ;
;  MRAM_A[5]     ; CLK        ; 4.189 ; 4.189 ; Rise       ; CLK             ;
;  MRAM_A[6]     ; CLK        ; 4.119 ; 4.119 ; Rise       ; CLK             ;
;  MRAM_A[7]     ; CLK        ; 4.125 ; 4.125 ; Rise       ; CLK             ;
;  MRAM_A[8]     ; CLK        ; 4.128 ; 4.128 ; Rise       ; CLK             ;
;  MRAM_A[9]     ; CLK        ; 4.133 ; 4.133 ; Rise       ; CLK             ;
;  MRAM_A[10]    ; CLK        ; 4.139 ; 4.139 ; Rise       ; CLK             ;
;  MRAM_A[11]    ; CLK        ; 4.193 ; 4.193 ; Rise       ; CLK             ;
;  MRAM_A[12]    ; CLK        ; 3.999 ; 3.999 ; Rise       ; CLK             ;
;  MRAM_A[13]    ; CLK        ; 4.082 ; 4.082 ; Rise       ; CLK             ;
;  MRAM_A[14]    ; CLK        ; 4.171 ; 4.171 ; Rise       ; CLK             ;
;  MRAM_A[15]    ; CLK        ; 3.453 ; 3.453 ; Rise       ; CLK             ;
; MRAM_D[*]      ; CLK        ; 4.225 ; 4.225 ; Rise       ; CLK             ;
;  MRAM_D[0]     ; CLK        ; 3.477 ; 3.477 ; Rise       ; CLK             ;
;  MRAM_D[1]     ; CLK        ; 3.602 ; 3.602 ; Rise       ; CLK             ;
;  MRAM_D[2]     ; CLK        ; 3.606 ; 3.606 ; Rise       ; CLK             ;
;  MRAM_D[3]     ; CLK        ; 3.696 ; 3.696 ; Rise       ; CLK             ;
;  MRAM_D[8]     ; CLK        ; 4.225 ; 4.225 ; Rise       ; CLK             ;
;  MRAM_D[9]     ; CLK        ; 4.132 ; 4.132 ; Rise       ; CLK             ;
;  MRAM_D[10]    ; CLK        ; 3.494 ; 3.494 ; Rise       ; CLK             ;
;  MRAM_D[11]    ; CLK        ; 3.473 ; 3.473 ; Rise       ; CLK             ;
;  MRAM_D[12]    ; CLK        ; 3.491 ; 3.491 ; Rise       ; CLK             ;
;  MRAM_D[13]    ; CLK        ; 3.358 ; 3.358 ; Rise       ; CLK             ;
;  MRAM_D[14]    ; CLK        ; 3.479 ; 3.479 ; Rise       ; CLK             ;
;  MRAM_D[15]    ; CLK        ; 3.477 ; 3.477 ; Rise       ; CLK             ;
; MRAM_EN        ; CLK        ; 3.592 ; 3.592 ; Rise       ; CLK             ;
; MRAM_LOWER_EN  ; CLK        ; 3.615 ; 3.615 ; Rise       ; CLK             ;
; MRAM_OUTPUT_EN ; CLK        ; 3.326 ; 3.326 ; Rise       ; CLK             ;
; MRAM_UPPER_EN  ; CLK        ; 3.615 ; 3.615 ; Rise       ; CLK             ;
; MRAM_WRITE_EN  ; CLK        ; 3.943 ; 3.943 ; Rise       ; CLK             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; MRAM_A[*]      ; CLK        ; 3.453 ; 3.453 ; Rise       ; CLK             ;
;  MRAM_A[0]     ; CLK        ; 3.484 ; 3.484 ; Rise       ; CLK             ;
;  MRAM_A[1]     ; CLK        ; 3.482 ; 3.482 ; Rise       ; CLK             ;
;  MRAM_A[2]     ; CLK        ; 3.483 ; 3.483 ; Rise       ; CLK             ;
;  MRAM_A[3]     ; CLK        ; 3.484 ; 3.484 ; Rise       ; CLK             ;
;  MRAM_A[4]     ; CLK        ; 3.606 ; 3.606 ; Rise       ; CLK             ;
;  MRAM_A[5]     ; CLK        ; 4.189 ; 4.189 ; Rise       ; CLK             ;
;  MRAM_A[6]     ; CLK        ; 4.119 ; 4.119 ; Rise       ; CLK             ;
;  MRAM_A[7]     ; CLK        ; 4.125 ; 4.125 ; Rise       ; CLK             ;
;  MRAM_A[8]     ; CLK        ; 4.128 ; 4.128 ; Rise       ; CLK             ;
;  MRAM_A[9]     ; CLK        ; 4.133 ; 4.133 ; Rise       ; CLK             ;
;  MRAM_A[10]    ; CLK        ; 4.139 ; 4.139 ; Rise       ; CLK             ;
;  MRAM_A[11]    ; CLK        ; 4.193 ; 4.193 ; Rise       ; CLK             ;
;  MRAM_A[12]    ; CLK        ; 3.999 ; 3.999 ; Rise       ; CLK             ;
;  MRAM_A[13]    ; CLK        ; 4.082 ; 4.082 ; Rise       ; CLK             ;
;  MRAM_A[14]    ; CLK        ; 4.171 ; 4.171 ; Rise       ; CLK             ;
;  MRAM_A[15]    ; CLK        ; 3.453 ; 3.453 ; Rise       ; CLK             ;
; MRAM_D[*]      ; CLK        ; 3.358 ; 3.358 ; Rise       ; CLK             ;
;  MRAM_D[0]     ; CLK        ; 3.477 ; 3.477 ; Rise       ; CLK             ;
;  MRAM_D[1]     ; CLK        ; 3.602 ; 3.602 ; Rise       ; CLK             ;
;  MRAM_D[2]     ; CLK        ; 3.606 ; 3.606 ; Rise       ; CLK             ;
;  MRAM_D[3]     ; CLK        ; 3.696 ; 3.696 ; Rise       ; CLK             ;
;  MRAM_D[8]     ; CLK        ; 4.225 ; 4.225 ; Rise       ; CLK             ;
;  MRAM_D[9]     ; CLK        ; 4.132 ; 4.132 ; Rise       ; CLK             ;
;  MRAM_D[10]    ; CLK        ; 3.494 ; 3.494 ; Rise       ; CLK             ;
;  MRAM_D[11]    ; CLK        ; 3.473 ; 3.473 ; Rise       ; CLK             ;
;  MRAM_D[12]    ; CLK        ; 3.491 ; 3.491 ; Rise       ; CLK             ;
;  MRAM_D[13]    ; CLK        ; 3.358 ; 3.358 ; Rise       ; CLK             ;
;  MRAM_D[14]    ; CLK        ; 3.479 ; 3.479 ; Rise       ; CLK             ;
;  MRAM_D[15]    ; CLK        ; 3.477 ; 3.477 ; Rise       ; CLK             ;
; MRAM_EN        ; CLK        ; 3.592 ; 3.592 ; Rise       ; CLK             ;
; MRAM_LOWER_EN  ; CLK        ; 3.615 ; 3.615 ; Rise       ; CLK             ;
; MRAM_OUTPUT_EN ; CLK        ; 3.326 ; 3.326 ; Rise       ; CLK             ;
; MRAM_UPPER_EN  ; CLK        ; 3.615 ; 3.615 ; Rise       ; CLK             ;
; MRAM_WRITE_EN  ; CLK        ; 3.943 ; 3.943 ; Rise       ; CLK             ;
+----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+------------+------------+-------+------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+------------+------------+-------+------+------------+-----------------+
; MRAM_D[*]  ; CLK        ; 3.670 ;      ; Rise       ; CLK             ;
;  MRAM_D[4] ; CLK        ; 3.670 ;      ; Rise       ; CLK             ;
;  MRAM_D[5] ; CLK        ; 3.787 ;      ; Rise       ; CLK             ;
;  MRAM_D[6] ; CLK        ; 3.932 ;      ; Rise       ; CLK             ;
;  MRAM_D[7] ; CLK        ; 3.955 ;      ; Rise       ; CLK             ;
+------------+------------+-------+------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+------------+------------+-------+------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+------------+------------+-------+------+------------+-----------------+
; MRAM_D[*]  ; CLK        ; 3.670 ;      ; Rise       ; CLK             ;
;  MRAM_D[4] ; CLK        ; 3.670 ;      ; Rise       ; CLK             ;
;  MRAM_D[5] ; CLK        ; 3.787 ;      ; Rise       ; CLK             ;
;  MRAM_D[6] ; CLK        ; 3.932 ;      ; Rise       ; CLK             ;
;  MRAM_D[7] ; CLK        ; 3.955 ;      ; Rise       ; CLK             ;
+------------+------------+-------+------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Output Disable Times                                                           ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; MRAM_D[*]  ; CLK        ; 3.670     ;           ; Rise       ; CLK             ;
;  MRAM_D[4] ; CLK        ; 3.670     ;           ; Rise       ; CLK             ;
;  MRAM_D[5] ; CLK        ; 3.787     ;           ; Rise       ; CLK             ;
;  MRAM_D[6] ; CLK        ; 3.932     ;           ; Rise       ; CLK             ;
;  MRAM_D[7] ; CLK        ; 3.955     ;           ; Rise       ; CLK             ;
+------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                   ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; MRAM_D[*]  ; CLK        ; 3.670     ;           ; Rise       ; CLK             ;
;  MRAM_D[4] ; CLK        ; 3.670     ;           ; Rise       ; CLK             ;
;  MRAM_D[5] ; CLK        ; 3.787     ;           ; Rise       ; CLK             ;
;  MRAM_D[6] ; CLK        ; 3.932     ;           ; Rise       ; CLK             ;
;  MRAM_D[7] ; CLK        ; 3.955     ;           ; Rise       ; CLK             ;
+------------+------------+-----------+-----------+------------+-----------------+


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 12.292 ; 0.215 ; N/A      ; N/A     ; 8.758               ;
;  CLK             ; 12.292 ; 0.215 ; N/A      ; N/A     ; 8.758               ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLK             ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; MRAM_D[*]   ; CLK        ; 5.480 ; 5.480 ; Rise       ; CLK             ;
;  MRAM_D[0]  ; CLK        ; 4.922 ; 4.922 ; Rise       ; CLK             ;
;  MRAM_D[1]  ; CLK        ; 4.923 ; 4.923 ; Rise       ; CLK             ;
;  MRAM_D[2]  ; CLK        ; 4.921 ; 4.921 ; Rise       ; CLK             ;
;  MRAM_D[3]  ; CLK        ; 5.324 ; 5.324 ; Rise       ; CLK             ;
;  MRAM_D[4]  ; CLK        ; 5.225 ; 5.225 ; Rise       ; CLK             ;
;  MRAM_D[5]  ; CLK        ; 5.234 ; 5.234 ; Rise       ; CLK             ;
;  MRAM_D[6]  ; CLK        ; 5.266 ; 5.266 ; Rise       ; CLK             ;
;  MRAM_D[7]  ; CLK        ; 5.386 ; 5.386 ; Rise       ; CLK             ;
;  MRAM_D[8]  ; CLK        ; 5.460 ; 5.460 ; Rise       ; CLK             ;
;  MRAM_D[9]  ; CLK        ; 5.480 ; 5.480 ; Rise       ; CLK             ;
;  MRAM_D[10] ; CLK        ; 4.155 ; 4.155 ; Rise       ; CLK             ;
;  MRAM_D[11] ; CLK        ; 4.126 ; 4.126 ; Rise       ; CLK             ;
;  MRAM_D[12] ; CLK        ; 4.160 ; 4.160 ; Rise       ; CLK             ;
;  MRAM_D[13] ; CLK        ; 4.061 ; 4.061 ; Rise       ; CLK             ;
;  MRAM_D[14] ; CLK        ; 4.273 ; 4.273 ; Rise       ; CLK             ;
;  MRAM_D[15] ; CLK        ; 4.114 ; 4.114 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; MRAM_D[*]   ; CLK        ; -1.787 ; -1.787 ; Rise       ; CLK             ;
;  MRAM_D[0]  ; CLK        ; -2.052 ; -2.052 ; Rise       ; CLK             ;
;  MRAM_D[1]  ; CLK        ; -2.050 ; -2.050 ; Rise       ; CLK             ;
;  MRAM_D[2]  ; CLK        ; -2.052 ; -2.052 ; Rise       ; CLK             ;
;  MRAM_D[3]  ; CLK        ; -2.242 ; -2.242 ; Rise       ; CLK             ;
;  MRAM_D[4]  ; CLK        ; -2.183 ; -2.183 ; Rise       ; CLK             ;
;  MRAM_D[5]  ; CLK        ; -2.226 ; -2.226 ; Rise       ; CLK             ;
;  MRAM_D[6]  ; CLK        ; -2.210 ; -2.210 ; Rise       ; CLK             ;
;  MRAM_D[7]  ; CLK        ; -2.324 ; -2.324 ; Rise       ; CLK             ;
;  MRAM_D[8]  ; CLK        ; -2.342 ; -2.342 ; Rise       ; CLK             ;
;  MRAM_D[9]  ; CLK        ; -2.346 ; -2.346 ; Rise       ; CLK             ;
;  MRAM_D[10] ; CLK        ; -1.841 ; -1.841 ; Rise       ; CLK             ;
;  MRAM_D[11] ; CLK        ; -1.820 ; -1.820 ; Rise       ; CLK             ;
;  MRAM_D[12] ; CLK        ; -1.845 ; -1.845 ; Rise       ; CLK             ;
;  MRAM_D[13] ; CLK        ; -1.787 ; -1.787 ; Rise       ; CLK             ;
;  MRAM_D[14] ; CLK        ; -1.904 ; -1.904 ; Rise       ; CLK             ;
;  MRAM_D[15] ; CLK        ; -1.804 ; -1.804 ; Rise       ; CLK             ;
+-------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; MRAM_A[*]      ; CLK        ; 9.841 ; 9.841 ; Rise       ; CLK             ;
;  MRAM_A[0]     ; CLK        ; 7.306 ; 7.306 ; Rise       ; CLK             ;
;  MRAM_A[1]     ; CLK        ; 7.302 ; 7.302 ; Rise       ; CLK             ;
;  MRAM_A[2]     ; CLK        ; 7.302 ; 7.302 ; Rise       ; CLK             ;
;  MRAM_A[3]     ; CLK        ; 7.306 ; 7.306 ; Rise       ; CLK             ;
;  MRAM_A[4]     ; CLK        ; 7.689 ; 7.689 ; Rise       ; CLK             ;
;  MRAM_A[5]     ; CLK        ; 9.611 ; 9.611 ; Rise       ; CLK             ;
;  MRAM_A[6]     ; CLK        ; 9.319 ; 9.319 ; Rise       ; CLK             ;
;  MRAM_A[7]     ; CLK        ; 9.317 ; 9.317 ; Rise       ; CLK             ;
;  MRAM_A[8]     ; CLK        ; 9.339 ; 9.339 ; Rise       ; CLK             ;
;  MRAM_A[9]     ; CLK        ; 9.326 ; 9.326 ; Rise       ; CLK             ;
;  MRAM_A[10]    ; CLK        ; 9.455 ; 9.455 ; Rise       ; CLK             ;
;  MRAM_A[11]    ; CLK        ; 9.841 ; 9.841 ; Rise       ; CLK             ;
;  MRAM_A[12]    ; CLK        ; 9.300 ; 9.300 ; Rise       ; CLK             ;
;  MRAM_A[13]    ; CLK        ; 9.317 ; 9.317 ; Rise       ; CLK             ;
;  MRAM_A[14]    ; CLK        ; 9.775 ; 9.775 ; Rise       ; CLK             ;
;  MRAM_A[15]    ; CLK        ; 7.499 ; 7.499 ; Rise       ; CLK             ;
; MRAM_D[*]      ; CLK        ; 9.668 ; 9.668 ; Rise       ; CLK             ;
;  MRAM_D[0]     ; CLK        ; 7.297 ; 7.297 ; Rise       ; CLK             ;
;  MRAM_D[1]     ; CLK        ; 7.686 ; 7.686 ; Rise       ; CLK             ;
;  MRAM_D[2]     ; CLK        ; 7.689 ; 7.689 ; Rise       ; CLK             ;
;  MRAM_D[3]     ; CLK        ; 8.025 ; 8.025 ; Rise       ; CLK             ;
;  MRAM_D[8]     ; CLK        ; 9.668 ; 9.668 ; Rise       ; CLK             ;
;  MRAM_D[9]     ; CLK        ; 9.462 ; 9.462 ; Rise       ; CLK             ;
;  MRAM_D[10]    ; CLK        ; 7.571 ; 7.571 ; Rise       ; CLK             ;
;  MRAM_D[11]    ; CLK        ; 7.541 ; 7.541 ; Rise       ; CLK             ;
;  MRAM_D[12]    ; CLK        ; 7.564 ; 7.564 ; Rise       ; CLK             ;
;  MRAM_D[13]    ; CLK        ; 7.165 ; 7.165 ; Rise       ; CLK             ;
;  MRAM_D[14]    ; CLK        ; 7.554 ; 7.554 ; Rise       ; CLK             ;
;  MRAM_D[15]    ; CLK        ; 7.566 ; 7.566 ; Rise       ; CLK             ;
; MRAM_EN        ; CLK        ; 7.671 ; 7.671 ; Rise       ; CLK             ;
; MRAM_LOWER_EN  ; CLK        ; 7.759 ; 7.759 ; Rise       ; CLK             ;
; MRAM_OUTPUT_EN ; CLK        ; 7.104 ; 7.104 ; Rise       ; CLK             ;
; MRAM_UPPER_EN  ; CLK        ; 7.759 ; 7.759 ; Rise       ; CLK             ;
; MRAM_WRITE_EN  ; CLK        ; 8.788 ; 8.788 ; Rise       ; CLK             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; MRAM_A[*]      ; CLK        ; 3.453 ; 3.453 ; Rise       ; CLK             ;
;  MRAM_A[0]     ; CLK        ; 3.484 ; 3.484 ; Rise       ; CLK             ;
;  MRAM_A[1]     ; CLK        ; 3.482 ; 3.482 ; Rise       ; CLK             ;
;  MRAM_A[2]     ; CLK        ; 3.483 ; 3.483 ; Rise       ; CLK             ;
;  MRAM_A[3]     ; CLK        ; 3.484 ; 3.484 ; Rise       ; CLK             ;
;  MRAM_A[4]     ; CLK        ; 3.606 ; 3.606 ; Rise       ; CLK             ;
;  MRAM_A[5]     ; CLK        ; 4.189 ; 4.189 ; Rise       ; CLK             ;
;  MRAM_A[6]     ; CLK        ; 4.119 ; 4.119 ; Rise       ; CLK             ;
;  MRAM_A[7]     ; CLK        ; 4.125 ; 4.125 ; Rise       ; CLK             ;
;  MRAM_A[8]     ; CLK        ; 4.128 ; 4.128 ; Rise       ; CLK             ;
;  MRAM_A[9]     ; CLK        ; 4.133 ; 4.133 ; Rise       ; CLK             ;
;  MRAM_A[10]    ; CLK        ; 4.139 ; 4.139 ; Rise       ; CLK             ;
;  MRAM_A[11]    ; CLK        ; 4.193 ; 4.193 ; Rise       ; CLK             ;
;  MRAM_A[12]    ; CLK        ; 3.999 ; 3.999 ; Rise       ; CLK             ;
;  MRAM_A[13]    ; CLK        ; 4.082 ; 4.082 ; Rise       ; CLK             ;
;  MRAM_A[14]    ; CLK        ; 4.171 ; 4.171 ; Rise       ; CLK             ;
;  MRAM_A[15]    ; CLK        ; 3.453 ; 3.453 ; Rise       ; CLK             ;
; MRAM_D[*]      ; CLK        ; 3.358 ; 3.358 ; Rise       ; CLK             ;
;  MRAM_D[0]     ; CLK        ; 3.477 ; 3.477 ; Rise       ; CLK             ;
;  MRAM_D[1]     ; CLK        ; 3.602 ; 3.602 ; Rise       ; CLK             ;
;  MRAM_D[2]     ; CLK        ; 3.606 ; 3.606 ; Rise       ; CLK             ;
;  MRAM_D[3]     ; CLK        ; 3.696 ; 3.696 ; Rise       ; CLK             ;
;  MRAM_D[8]     ; CLK        ; 4.225 ; 4.225 ; Rise       ; CLK             ;
;  MRAM_D[9]     ; CLK        ; 4.132 ; 4.132 ; Rise       ; CLK             ;
;  MRAM_D[10]    ; CLK        ; 3.494 ; 3.494 ; Rise       ; CLK             ;
;  MRAM_D[11]    ; CLK        ; 3.473 ; 3.473 ; Rise       ; CLK             ;
;  MRAM_D[12]    ; CLK        ; 3.491 ; 3.491 ; Rise       ; CLK             ;
;  MRAM_D[13]    ; CLK        ; 3.358 ; 3.358 ; Rise       ; CLK             ;
;  MRAM_D[14]    ; CLK        ; 3.479 ; 3.479 ; Rise       ; CLK             ;
;  MRAM_D[15]    ; CLK        ; 3.477 ; 3.477 ; Rise       ; CLK             ;
; MRAM_EN        ; CLK        ; 3.592 ; 3.592 ; Rise       ; CLK             ;
; MRAM_LOWER_EN  ; CLK        ; 3.615 ; 3.615 ; Rise       ; CLK             ;
; MRAM_OUTPUT_EN ; CLK        ; 3.326 ; 3.326 ; Rise       ; CLK             ;
; MRAM_UPPER_EN  ; CLK        ; 3.615 ; 3.615 ; Rise       ; CLK             ;
; MRAM_WRITE_EN  ; CLK        ; 3.943 ; 3.943 ; Rise       ; CLK             ;
+----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 4798     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 4798     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 16    ; 16   ;
; Unconstrained Input Port Paths  ; 16    ; 16   ;
; Unconstrained Output Ports      ; 37    ; 37   ;
; Unconstrained Output Port Paths ; 37    ; 37   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Apr 19 14:46:10 2023
Info: Command: quartus_sta Uni_Projektas -c Uni_Projektas
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'Uni_Projektas.sdc'
Warning (332174): Ignored filter at Uni_Projektas.sdc(2): ADC_DCLKA could not be matched with a port
Warning (332049): Ignored create_clock at Uni_Projektas.sdc(2): Argument <targets> is an empty collection
    Info (332050): create_clock -name ADC_DCLKA -period 20.000 [get_ports {ADC_DCLKA}]
Warning (332174): Ignored filter at Uni_Projektas.sdc(3): ADC_CLK could not be matched with a port
Warning (332049): Ignored create_clock at Uni_Projektas.sdc(3): Argument <targets> is an empty collection
    Info (332050): create_clock -name ADC_CLK -period 20.000 [get_ports {ADC_CLK}]
Warning (332174): Ignored filter at Uni_Projektas.sdc(4): UART_Controller_1|uart_clk_divider|clock_out could not be matched with a net
Warning (332049): Ignored create_clock at Uni_Projektas.sdc(4): Argument <targets> is an empty collection
    Info (332050): create_clock -name UART_CLK -period 8680.5 [get_nets {UART_Controller_1|uart_clk_divider|clock_out}]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 12.292
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    12.292         0.000 CLK 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 8.758
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     8.758         0.000 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 17.527
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    17.527         0.000 CLK 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.000         0.000 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 4549 megabytes
    Info: Processing ended: Wed Apr 19 14:46:10 2023
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


