#设计/giHEVC/nz//nzH/nz./nz265/nz硬件/gi视频/gi编码器/n难点/gi
设计/gihevc/gi//nzh/nz./nz265/nz硬件/gi视频编码/gi器/ng的/ude1和/cc其他/rzv复杂/a的/ude1数字信号/nz处理/vn相比/vi，/w视频/gi编码标准/n本身/rz并不/d复杂/a，/w在/p制定/gi标准/gi时候/n已经/d考虑到/v可实现/nz性/ng问题/gi。/w但/c视频编码/gi有/vyou其/rz自身/rr的/ude1特点/n，/w主要/b特点/n在于/v单位/n时间/gi需要/v处理/vn的/ude1数据量/n十分/d庞大/a，/w尤其/d是/vshi编码/gi画面/n越来越/d大/a的/ude1情况下/nz。/w以/p1080/nzp/nz@/nz30/nzfps/nz为/p例/n，/w即使/c每个/r像素点/nz分配/gi2/nz个/q时钟/gi的/ude1运算/gi时间/gi，/w也/d要/v超过/v100/nzmhz/nz的/ude1系统/gi时钟/gi才能/n实现/gi实时/n编码/gi，/w而/cc在/p2/nz个/q时钟/gi内/f，/w要/v完成/v一个/mq像素/gi包括/v亮度/n和/cc色度/n的/ude1所有/b编码/gi运算/gi，/w这/rzv就/d给/p硬件/gi编码/gi器/ng的/ude1系统设计/gi提出/v了/ule很大/d的/ude1挑战/gi。/w而/cc区别于/v以往/t的/ude1视频/gi编码标准/n如/vh/nz./nz264/nz等/udeng，/whevc/gi//nzh/nz./nz265/nz在/p算法/gi的/ude1灵活度/nz方面/n要/v大大/d加强/v了/ule，/w最/d典型/n的/ude1是/vshi摒弃/v了/ule以往/t以/p16/nz×/w16/nz固定/a编码/gi块/q大小/n的/ude1做法/n，/w而是/c采用/v了/ule更为/d灵活/a的/ude1编码/gi块/q结构/gi，/w这种/r灵活/a的/ude1结构/gi也/d带来/v了/ule编码器/n性能/gi的/ude1差异化/nz，/w一般来说/vl硬件/gi编码器/n会/v对/p编码/gi工具集/n进行/vn一定/b的/ude1取舍/vn和/cc优化/gi，/w如何/ryv在/p保证/v性能/gi不受/v大/a的/ude1影响/gi的/ude1情况下/nz减少/v硬件资源/l占用/v和/cc系统/gi运行时钟/nz，/w成为/v硬件/gi编码/gi器/ng的/ude1一大/n挑战/gi，/w也/d是/vshi一大/n难点/gi所在/n。/w另外/c，/whevc/gi//nzh/nz./nz265/nz编码/gi摒弃/v了/ule对/pcavlc/nz的/ude1支持/v，/w而/cc只有/ccabac/nz一种/nz码流/nz编码方式/nz。/wcabac/nz的/ude1硬件/gi实现/gi一直/d是/vshi视频编码/gi的/ude1难点/gi所在/n，/wh/nz./nz265/nz也/d不/d例外/vi，/wcabac/nz比较/gi难以/d并行/vn化/v运算/gi，/w需要/v很/d多/a的/ude1硬件设计/gi技巧/gi和/cc方法/gi，/w通常/dcabac/nz部分/n也/d成为/v制约/vn整个/b硬件/gi编码/gi器/ng速度/n性能/gi的/ude1瓶颈/gi所在/n，/w虽然/c，/wh/nz./nz265/nz支持/v多/a个/qcabac/nz模块/gi并行计算/gi，/w但/c同样/d也/d会/v引起/v系统设计/gi的/ude1复杂性/gi以及/cc硬件资源/l增加/v等/udeng问题/gi，/w需要/v综合/vn进行/vn考虑/v。/w