
<!DOCTYPE html>
<html>
<head>
<style>
body {

}
p {
font-size: 14px;
}</style>
<h3>../src/lowrisc_ip_spi_device_0.1/rtl/spi_device_reg_top.sv Cov: 100% </h3>
<pre style="margin:0; padding:0 ">   1: // Copyright lowRISC contributors.</pre>
<pre style="margin:0; padding:0 ">   2: // Licensed under the Apache License, Version 2.0, see LICENSE for details.</pre>
<pre style="margin:0; padding:0 ">   3: // SPDX-License-Identifier: Apache-2.0</pre>
<pre style="margin:0; padding:0 ">   4: //</pre>
<pre style="margin:0; padding:0 ">   5: // Register Top module auto-generated by `reggen`</pre>
<pre style="margin:0; padding:0 ">   6: </pre>
<pre style="margin:0; padding:0 ">   7: `include "prim_assert.sv"</pre>
<pre style="margin:0; padding:0 ">   8: </pre>
<pre style="margin:0; padding:0 ">   9: module spi_device_reg_top (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  10:   input clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  11:   input rst_ni,</pre>
<pre style="margin:0; padding:0 ">  12: </pre>
<pre style="margin:0; padding:0 ">  13:   // Below Regster interface can be changed</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  14:   input  tlul_pkg::tl_h2d_t tl_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  15:   output tlul_pkg::tl_d2h_t tl_o,</pre>
<pre style="margin:0; padding:0 ">  16: </pre>
<pre style="margin:0; padding:0 ">  17:   // Output port for window</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  18:   output tlul_pkg::tl_h2d_t tl_win_o  [1],</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  19:   input  tlul_pkg::tl_d2h_t tl_win_i  [1],</pre>
<pre style="margin:0; padding:0 ">  20: </pre>
<pre style="margin:0; padding:0 ">  21:   // To HW</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  22:   output spi_device_reg_pkg::spi_device_reg2hw_t reg2hw, // Write</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  23:   input  spi_device_reg_pkg::spi_device_hw2reg_t hw2reg, // Read</pre>
<pre style="margin:0; padding:0 ">  24: </pre>
<pre style="margin:0; padding:0 ">  25:   // Config</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  26:   input devmode_i // If 1, explicit error return for unmapped register access</pre>
<pre style="margin:0; padding:0 ">  27: );</pre>
<pre style="margin:0; padding:0 ">  28: </pre>
<pre style="margin:0; padding:0 ">  29:   import spi_device_reg_pkg::* ;</pre>
<pre style="margin:0; padding:0 ">  30: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  31:   localparam int AW = 12;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  32:   localparam int DW = 32;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  33:   localparam int DBW = DW/8;                    // Byte Width</pre>
<pre style="margin:0; padding:0 ">  34: </pre>
<pre style="margin:0; padding:0 ">  35:   // register signals</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  36:   logic           reg_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  37:   logic           reg_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  38:   logic [AW-1:0]  reg_addr;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  39:   logic [DW-1:0]  reg_wdata;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  40:   logic [DBW-1:0] reg_be;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  41:   logic [DW-1:0]  reg_rdata;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  42:   logic           reg_error;</pre>
<pre style="margin:0; padding:0 ">  43: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  44:   logic          addrmiss, wr_err;</pre>
<pre style="margin:0; padding:0 ">  45: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  46:   logic [DW-1:0] reg_rdata_next;</pre>
<pre style="margin:0; padding:0 ">  47: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  48:   tlul_pkg::tl_h2d_t tl_reg_h2d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  49:   tlul_pkg::tl_d2h_t tl_reg_d2h;</pre>
<pre style="margin:0; padding:0 ">  50: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  51:   tlul_pkg::tl_h2d_t tl_socket_h2d [2];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  52:   tlul_pkg::tl_d2h_t tl_socket_d2h [2];</pre>
<pre style="margin:0; padding:0 ">  53: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  54:   logic [1:0] reg_steer;</pre>
<pre style="margin:0; padding:0 ">  55: </pre>
<pre style="margin:0; padding:0 ">  56:   // socket_1n connection</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  57:   assign tl_reg_h2d = tl_socket_h2d[1];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  58:   assign tl_socket_d2h[1] = tl_reg_d2h;</pre>
<pre style="margin:0; padding:0 ">  59: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  60:   assign tl_win_o[0] = tl_socket_h2d[0];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  61:   assign tl_socket_d2h[0] = tl_win_i[0];</pre>
<pre style="margin:0; padding:0 ">  62: </pre>
<pre style="margin:0; padding:0 ">  63:   // Create Socket_1n</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  64:   tlul_socket_1n #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  65:     .N          (2),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  66:     .HReqPass   (1'b1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  67:     .HRspPass   (1'b1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  68:     .DReqPass   ({2{1'b1}}),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  69:     .DRspPass   ({2{1'b1}}),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  70:     .HReqDepth  (4'h0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  71:     .HRspDepth  (4'h0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  72:     .DReqDepth  ({2{4'h0}}),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  73:     .DRspDepth  ({2{4'h0}})</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  74:   ) u_socket (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  75:     .clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  76:     .rst_ni,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  77:     .tl_h_i (tl_i),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  78:     .tl_h_o (tl_o),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  79:     .tl_d_o (tl_socket_h2d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  80:     .tl_d_i (tl_socket_d2h),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  81:     .dev_select (reg_steer)</pre>
<pre style="margin:0; padding:0 ">  82:   );</pre>
<pre style="margin:0; padding:0 ">  83: </pre>
<pre style="margin:0; padding:0 ">  84:   // Create steering logic</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  85:   always_comb begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  86:     reg_steer = 1;       // Default set to register</pre>
<pre style="margin:0; padding:0 ">  87: </pre>
<pre style="margin:0; padding:0 ">  88:     // TODO: Can below codes be unique case () inside ?</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  89:     if (tl_i.a_address[AW-1:0] >= 2048) begin</pre>
<pre style="margin:0; padding:0 ">  90:       // Exceed or meet the address range. Removed the comparison of limit addr 'h 1000</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  91:       reg_steer = 0;</pre>
<pre style="margin:0; padding:0 ">  92:     end</pre>
<pre style="margin:0; padding:0 ">  93:   end</pre>
<pre style="margin:0; padding:0 ">  94: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  95:   tlul_adapter_reg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  96:     .RegAw(AW),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  97:     .RegDw(DW)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  98:   ) u_reg_if (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  99:     .clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 100:     .rst_ni,</pre>
<pre style="margin:0; padding:0 "> 101: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 102:     .tl_i (tl_reg_h2d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 103:     .tl_o (tl_reg_d2h),</pre>
<pre style="margin:0; padding:0 "> 104: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 105:     .we_o    (reg_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 106:     .re_o    (reg_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 107:     .addr_o  (reg_addr),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 108:     .wdata_o (reg_wdata),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 109:     .be_o    (reg_be),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 110:     .rdata_i (reg_rdata),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 111:     .error_i (reg_error)</pre>
<pre style="margin:0; padding:0 "> 112:   );</pre>
<pre style="margin:0; padding:0 "> 113: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 114:   assign reg_rdata = reg_rdata_next ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 115:   assign reg_error = (devmode_i & addrmiss) | wr_err ;</pre>
<pre style="margin:0; padding:0 "> 116: </pre>
<pre style="margin:0; padding:0 "> 117:   // Define SW related signals</pre>
<pre style="margin:0; padding:0 "> 118:   // Format: <reg>_<field>_{wd|we|qs}</pre>
<pre style="margin:0; padding:0 "> 119:   //        or <reg>_{wd|we|qs} if field == 1 or 0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 120:   logic intr_state_rxf_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 121:   logic intr_state_rxf_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 122:   logic intr_state_rxf_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 123:   logic intr_state_rxlvl_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 124:   logic intr_state_rxlvl_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 125:   logic intr_state_rxlvl_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 126:   logic intr_state_txlvl_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 127:   logic intr_state_txlvl_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 128:   logic intr_state_txlvl_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 129:   logic intr_state_rxerr_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 130:   logic intr_state_rxerr_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 131:   logic intr_state_rxerr_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 132:   logic intr_state_rxoverflow_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 133:   logic intr_state_rxoverflow_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 134:   logic intr_state_rxoverflow_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 135:   logic intr_state_txunderflow_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 136:   logic intr_state_txunderflow_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 137:   logic intr_state_txunderflow_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 138:   logic intr_enable_rxf_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 139:   logic intr_enable_rxf_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 140:   logic intr_enable_rxf_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 141:   logic intr_enable_rxlvl_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 142:   logic intr_enable_rxlvl_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 143:   logic intr_enable_rxlvl_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 144:   logic intr_enable_txlvl_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 145:   logic intr_enable_txlvl_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 146:   logic intr_enable_txlvl_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 147:   logic intr_enable_rxerr_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 148:   logic intr_enable_rxerr_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 149:   logic intr_enable_rxerr_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 150:   logic intr_enable_rxoverflow_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 151:   logic intr_enable_rxoverflow_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 152:   logic intr_enable_rxoverflow_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 153:   logic intr_enable_txunderflow_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 154:   logic intr_enable_txunderflow_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 155:   logic intr_enable_txunderflow_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 156:   logic intr_test_rxf_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 157:   logic intr_test_rxf_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 158:   logic intr_test_rxlvl_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 159:   logic intr_test_rxlvl_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 160:   logic intr_test_txlvl_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 161:   logic intr_test_txlvl_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 162:   logic intr_test_rxerr_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 163:   logic intr_test_rxerr_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 164:   logic intr_test_rxoverflow_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 165:   logic intr_test_rxoverflow_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 166:   logic intr_test_txunderflow_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 167:   logic intr_test_txunderflow_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 168:   logic control_abort_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 169:   logic control_abort_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 170:   logic control_abort_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 171:   logic [1:0] control_mode_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 172:   logic [1:0] control_mode_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 173:   logic control_mode_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 174:   logic control_rst_txfifo_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 175:   logic control_rst_txfifo_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 176:   logic control_rst_txfifo_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 177:   logic control_rst_rxfifo_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 178:   logic control_rst_rxfifo_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 179:   logic control_rst_rxfifo_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 180:   logic cfg_cpol_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 181:   logic cfg_cpol_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 182:   logic cfg_cpol_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 183:   logic cfg_cpha_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 184:   logic cfg_cpha_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 185:   logic cfg_cpha_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 186:   logic cfg_tx_order_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 187:   logic cfg_tx_order_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 188:   logic cfg_tx_order_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 189:   logic cfg_rx_order_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 190:   logic cfg_rx_order_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 191:   logic cfg_rx_order_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 192:   logic [7:0] cfg_timer_v_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 193:   logic [7:0] cfg_timer_v_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 194:   logic cfg_timer_v_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 195:   logic [15:0] fifo_level_rxlvl_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 196:   logic [15:0] fifo_level_rxlvl_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 197:   logic fifo_level_rxlvl_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 198:   logic [15:0] fifo_level_txlvl_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 199:   logic [15:0] fifo_level_txlvl_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 200:   logic fifo_level_txlvl_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 201:   logic [7:0] async_fifo_level_rxlvl_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 202:   logic async_fifo_level_rxlvl_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 203:   logic [7:0] async_fifo_level_txlvl_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 204:   logic async_fifo_level_txlvl_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 205:   logic status_rxf_full_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 206:   logic status_rxf_full_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 207:   logic status_rxf_empty_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 208:   logic status_rxf_empty_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 209:   logic status_txf_full_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 210:   logic status_txf_full_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 211:   logic status_txf_empty_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 212:   logic status_txf_empty_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 213:   logic status_abort_done_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 214:   logic status_abort_done_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 215:   logic status_csb_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 216:   logic status_csb_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 217:   logic [15:0] rxf_ptr_rptr_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 218:   logic [15:0] rxf_ptr_rptr_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 219:   logic rxf_ptr_rptr_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 220:   logic [15:0] rxf_ptr_wptr_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 221:   logic [15:0] txf_ptr_rptr_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 222:   logic [15:0] txf_ptr_wptr_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 223:   logic [15:0] txf_ptr_wptr_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 224:   logic txf_ptr_wptr_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 225:   logic [15:0] rxf_addr_base_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 226:   logic [15:0] rxf_addr_base_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 227:   logic rxf_addr_base_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 228:   logic [15:0] rxf_addr_limit_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 229:   logic [15:0] rxf_addr_limit_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 230:   logic rxf_addr_limit_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 231:   logic [15:0] txf_addr_base_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 232:   logic [15:0] txf_addr_base_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 233:   logic txf_addr_base_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 234:   logic [15:0] txf_addr_limit_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 235:   logic [15:0] txf_addr_limit_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 236:   logic txf_addr_limit_we;</pre>
<pre style="margin:0; padding:0 "> 237: </pre>
<pre style="margin:0; padding:0 "> 238:   // Register instances</pre>
<pre style="margin:0; padding:0 "> 239:   // R[intr_state]: V(False)</pre>
<pre style="margin:0; padding:0 "> 240: </pre>
<pre style="margin:0; padding:0 "> 241:   //   F[rxf]: 0:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 242:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 243:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 244:     .SWACCESS("W1C"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 245:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 246:   ) u_intr_state_rxf (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 247:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 248:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 249: </pre>
<pre style="margin:0; padding:0 "> 250:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 251:     .we     (intr_state_rxf_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 252:     .wd     (intr_state_rxf_wd),</pre>
<pre style="margin:0; padding:0 "> 253: </pre>
<pre style="margin:0; padding:0 "> 254:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 255:     .de     (hw2reg.intr_state.rxf.de),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 256:     .d      (hw2reg.intr_state.rxf.d ),</pre>
<pre style="margin:0; padding:0 "> 257: </pre>
<pre style="margin:0; padding:0 "> 258:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 259:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 260:     .q      (reg2hw.intr_state.rxf.q ),</pre>
<pre style="margin:0; padding:0 "> 261: </pre>
<pre style="margin:0; padding:0 "> 262:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 263:     .qs     (intr_state_rxf_qs)</pre>
<pre style="margin:0; padding:0 "> 264:   );</pre>
<pre style="margin:0; padding:0 "> 265: </pre>
<pre style="margin:0; padding:0 "> 266: </pre>
<pre style="margin:0; padding:0 "> 267:   //   F[rxlvl]: 1:1</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 268:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 269:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 270:     .SWACCESS("W1C"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 271:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 272:   ) u_intr_state_rxlvl (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 273:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 274:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 275: </pre>
<pre style="margin:0; padding:0 "> 276:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 277:     .we     (intr_state_rxlvl_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 278:     .wd     (intr_state_rxlvl_wd),</pre>
<pre style="margin:0; padding:0 "> 279: </pre>
<pre style="margin:0; padding:0 "> 280:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 281:     .de     (hw2reg.intr_state.rxlvl.de),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 282:     .d      (hw2reg.intr_state.rxlvl.d ),</pre>
<pre style="margin:0; padding:0 "> 283: </pre>
<pre style="margin:0; padding:0 "> 284:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 285:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 286:     .q      (reg2hw.intr_state.rxlvl.q ),</pre>
<pre style="margin:0; padding:0 "> 287: </pre>
<pre style="margin:0; padding:0 "> 288:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 289:     .qs     (intr_state_rxlvl_qs)</pre>
<pre style="margin:0; padding:0 "> 290:   );</pre>
<pre style="margin:0; padding:0 "> 291: </pre>
<pre style="margin:0; padding:0 "> 292: </pre>
<pre style="margin:0; padding:0 "> 293:   //   F[txlvl]: 2:2</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 294:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 295:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 296:     .SWACCESS("W1C"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 297:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 298:   ) u_intr_state_txlvl (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 299:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 300:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 301: </pre>
<pre style="margin:0; padding:0 "> 302:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 303:     .we     (intr_state_txlvl_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 304:     .wd     (intr_state_txlvl_wd),</pre>
<pre style="margin:0; padding:0 "> 305: </pre>
<pre style="margin:0; padding:0 "> 306:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 307:     .de     (hw2reg.intr_state.txlvl.de),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 308:     .d      (hw2reg.intr_state.txlvl.d ),</pre>
<pre style="margin:0; padding:0 "> 309: </pre>
<pre style="margin:0; padding:0 "> 310:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 311:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 312:     .q      (reg2hw.intr_state.txlvl.q ),</pre>
<pre style="margin:0; padding:0 "> 313: </pre>
<pre style="margin:0; padding:0 "> 314:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 315:     .qs     (intr_state_txlvl_qs)</pre>
<pre style="margin:0; padding:0 "> 316:   );</pre>
<pre style="margin:0; padding:0 "> 317: </pre>
<pre style="margin:0; padding:0 "> 318: </pre>
<pre style="margin:0; padding:0 "> 319:   //   F[rxerr]: 3:3</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 320:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 321:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 322:     .SWACCESS("W1C"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 323:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 324:   ) u_intr_state_rxerr (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 325:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 326:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 327: </pre>
<pre style="margin:0; padding:0 "> 328:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 329:     .we     (intr_state_rxerr_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 330:     .wd     (intr_state_rxerr_wd),</pre>
<pre style="margin:0; padding:0 "> 331: </pre>
<pre style="margin:0; padding:0 "> 332:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 333:     .de     (hw2reg.intr_state.rxerr.de),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 334:     .d      (hw2reg.intr_state.rxerr.d ),</pre>
<pre style="margin:0; padding:0 "> 335: </pre>
<pre style="margin:0; padding:0 "> 336:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 337:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 338:     .q      (reg2hw.intr_state.rxerr.q ),</pre>
<pre style="margin:0; padding:0 "> 339: </pre>
<pre style="margin:0; padding:0 "> 340:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 341:     .qs     (intr_state_rxerr_qs)</pre>
<pre style="margin:0; padding:0 "> 342:   );</pre>
<pre style="margin:0; padding:0 "> 343: </pre>
<pre style="margin:0; padding:0 "> 344: </pre>
<pre style="margin:0; padding:0 "> 345:   //   F[rxoverflow]: 4:4</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 346:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 347:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 348:     .SWACCESS("W1C"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 349:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 350:   ) u_intr_state_rxoverflow (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 351:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 352:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 353: </pre>
<pre style="margin:0; padding:0 "> 354:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 355:     .we     (intr_state_rxoverflow_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 356:     .wd     (intr_state_rxoverflow_wd),</pre>
<pre style="margin:0; padding:0 "> 357: </pre>
<pre style="margin:0; padding:0 "> 358:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 359:     .de     (hw2reg.intr_state.rxoverflow.de),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 360:     .d      (hw2reg.intr_state.rxoverflow.d ),</pre>
<pre style="margin:0; padding:0 "> 361: </pre>
<pre style="margin:0; padding:0 "> 362:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 363:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 364:     .q      (reg2hw.intr_state.rxoverflow.q ),</pre>
<pre style="margin:0; padding:0 "> 365: </pre>
<pre style="margin:0; padding:0 "> 366:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 367:     .qs     (intr_state_rxoverflow_qs)</pre>
<pre style="margin:0; padding:0 "> 368:   );</pre>
<pre style="margin:0; padding:0 "> 369: </pre>
<pre style="margin:0; padding:0 "> 370: </pre>
<pre style="margin:0; padding:0 "> 371:   //   F[txunderflow]: 5:5</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 372:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 373:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 374:     .SWACCESS("W1C"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 375:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 376:   ) u_intr_state_txunderflow (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 377:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 378:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 379: </pre>
<pre style="margin:0; padding:0 "> 380:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 381:     .we     (intr_state_txunderflow_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 382:     .wd     (intr_state_txunderflow_wd),</pre>
<pre style="margin:0; padding:0 "> 383: </pre>
<pre style="margin:0; padding:0 "> 384:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 385:     .de     (hw2reg.intr_state.txunderflow.de),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 386:     .d      (hw2reg.intr_state.txunderflow.d ),</pre>
<pre style="margin:0; padding:0 "> 387: </pre>
<pre style="margin:0; padding:0 "> 388:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 389:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 390:     .q      (reg2hw.intr_state.txunderflow.q ),</pre>
<pre style="margin:0; padding:0 "> 391: </pre>
<pre style="margin:0; padding:0 "> 392:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 393:     .qs     (intr_state_txunderflow_qs)</pre>
<pre style="margin:0; padding:0 "> 394:   );</pre>
<pre style="margin:0; padding:0 "> 395: </pre>
<pre style="margin:0; padding:0 "> 396: </pre>
<pre style="margin:0; padding:0 "> 397:   // R[intr_enable]: V(False)</pre>
<pre style="margin:0; padding:0 "> 398: </pre>
<pre style="margin:0; padding:0 "> 399:   //   F[rxf]: 0:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 400:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 401:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 402:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 403:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 404:   ) u_intr_enable_rxf (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 405:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 406:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 407: </pre>
<pre style="margin:0; padding:0 "> 408:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 409:     .we     (intr_enable_rxf_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 410:     .wd     (intr_enable_rxf_wd),</pre>
<pre style="margin:0; padding:0 "> 411: </pre>
<pre style="margin:0; padding:0 "> 412:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 413:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 414:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 415: </pre>
<pre style="margin:0; padding:0 "> 416:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 417:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 418:     .q      (reg2hw.intr_enable.rxf.q ),</pre>
<pre style="margin:0; padding:0 "> 419: </pre>
<pre style="margin:0; padding:0 "> 420:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 421:     .qs     (intr_enable_rxf_qs)</pre>
<pre style="margin:0; padding:0 "> 422:   );</pre>
<pre style="margin:0; padding:0 "> 423: </pre>
<pre style="margin:0; padding:0 "> 424: </pre>
<pre style="margin:0; padding:0 "> 425:   //   F[rxlvl]: 1:1</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 426:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 427:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 428:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 429:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 430:   ) u_intr_enable_rxlvl (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 431:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 432:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 433: </pre>
<pre style="margin:0; padding:0 "> 434:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 435:     .we     (intr_enable_rxlvl_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 436:     .wd     (intr_enable_rxlvl_wd),</pre>
<pre style="margin:0; padding:0 "> 437: </pre>
<pre style="margin:0; padding:0 "> 438:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 439:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 440:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 441: </pre>
<pre style="margin:0; padding:0 "> 442:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 443:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 444:     .q      (reg2hw.intr_enable.rxlvl.q ),</pre>
<pre style="margin:0; padding:0 "> 445: </pre>
<pre style="margin:0; padding:0 "> 446:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 447:     .qs     (intr_enable_rxlvl_qs)</pre>
<pre style="margin:0; padding:0 "> 448:   );</pre>
<pre style="margin:0; padding:0 "> 449: </pre>
<pre style="margin:0; padding:0 "> 450: </pre>
<pre style="margin:0; padding:0 "> 451:   //   F[txlvl]: 2:2</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 452:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 453:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 454:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 455:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 456:   ) u_intr_enable_txlvl (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 457:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 458:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 459: </pre>
<pre style="margin:0; padding:0 "> 460:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 461:     .we     (intr_enable_txlvl_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 462:     .wd     (intr_enable_txlvl_wd),</pre>
<pre style="margin:0; padding:0 "> 463: </pre>
<pre style="margin:0; padding:0 "> 464:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 465:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 466:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 467: </pre>
<pre style="margin:0; padding:0 "> 468:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 469:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 470:     .q      (reg2hw.intr_enable.txlvl.q ),</pre>
<pre style="margin:0; padding:0 "> 471: </pre>
<pre style="margin:0; padding:0 "> 472:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 473:     .qs     (intr_enable_txlvl_qs)</pre>
<pre style="margin:0; padding:0 "> 474:   );</pre>
<pre style="margin:0; padding:0 "> 475: </pre>
<pre style="margin:0; padding:0 "> 476: </pre>
<pre style="margin:0; padding:0 "> 477:   //   F[rxerr]: 3:3</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 478:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 479:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 480:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 481:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 482:   ) u_intr_enable_rxerr (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 483:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 484:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 485: </pre>
<pre style="margin:0; padding:0 "> 486:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 487:     .we     (intr_enable_rxerr_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 488:     .wd     (intr_enable_rxerr_wd),</pre>
<pre style="margin:0; padding:0 "> 489: </pre>
<pre style="margin:0; padding:0 "> 490:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 491:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 492:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 493: </pre>
<pre style="margin:0; padding:0 "> 494:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 495:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 496:     .q      (reg2hw.intr_enable.rxerr.q ),</pre>
<pre style="margin:0; padding:0 "> 497: </pre>
<pre style="margin:0; padding:0 "> 498:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 499:     .qs     (intr_enable_rxerr_qs)</pre>
<pre style="margin:0; padding:0 "> 500:   );</pre>
<pre style="margin:0; padding:0 "> 501: </pre>
<pre style="margin:0; padding:0 "> 502: </pre>
<pre style="margin:0; padding:0 "> 503:   //   F[rxoverflow]: 4:4</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 504:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 505:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 506:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 507:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 508:   ) u_intr_enable_rxoverflow (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 509:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 510:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 511: </pre>
<pre style="margin:0; padding:0 "> 512:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 513:     .we     (intr_enable_rxoverflow_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 514:     .wd     (intr_enable_rxoverflow_wd),</pre>
<pre style="margin:0; padding:0 "> 515: </pre>
<pre style="margin:0; padding:0 "> 516:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 517:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 518:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 519: </pre>
<pre style="margin:0; padding:0 "> 520:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 521:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 522:     .q      (reg2hw.intr_enable.rxoverflow.q ),</pre>
<pre style="margin:0; padding:0 "> 523: </pre>
<pre style="margin:0; padding:0 "> 524:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 525:     .qs     (intr_enable_rxoverflow_qs)</pre>
<pre style="margin:0; padding:0 "> 526:   );</pre>
<pre style="margin:0; padding:0 "> 527: </pre>
<pre style="margin:0; padding:0 "> 528: </pre>
<pre style="margin:0; padding:0 "> 529:   //   F[txunderflow]: 5:5</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 530:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 531:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 532:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 533:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 534:   ) u_intr_enable_txunderflow (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 535:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 536:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 537: </pre>
<pre style="margin:0; padding:0 "> 538:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 539:     .we     (intr_enable_txunderflow_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 540:     .wd     (intr_enable_txunderflow_wd),</pre>
<pre style="margin:0; padding:0 "> 541: </pre>
<pre style="margin:0; padding:0 "> 542:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 543:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 544:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 545: </pre>
<pre style="margin:0; padding:0 "> 546:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 547:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 548:     .q      (reg2hw.intr_enable.txunderflow.q ),</pre>
<pre style="margin:0; padding:0 "> 549: </pre>
<pre style="margin:0; padding:0 "> 550:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 551:     .qs     (intr_enable_txunderflow_qs)</pre>
<pre style="margin:0; padding:0 "> 552:   );</pre>
<pre style="margin:0; padding:0 "> 553: </pre>
<pre style="margin:0; padding:0 "> 554: </pre>
<pre style="margin:0; padding:0 "> 555:   // R[intr_test]: V(True)</pre>
<pre style="margin:0; padding:0 "> 556: </pre>
<pre style="margin:0; padding:0 "> 557:   //   F[rxf]: 0:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 558:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 559:     .DW    (1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 560:   ) u_intr_test_rxf (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 561:     .re     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 562:     .we     (intr_test_rxf_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 563:     .wd     (intr_test_rxf_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 564:     .d      ('0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 565:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 566:     .qe     (reg2hw.intr_test.rxf.qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 567:     .q      (reg2hw.intr_test.rxf.q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 568:     .qs     ()</pre>
<pre style="margin:0; padding:0 "> 569:   );</pre>
<pre style="margin:0; padding:0 "> 570: </pre>
<pre style="margin:0; padding:0 "> 571: </pre>
<pre style="margin:0; padding:0 "> 572:   //   F[rxlvl]: 1:1</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 573:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 574:     .DW    (1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 575:   ) u_intr_test_rxlvl (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 576:     .re     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 577:     .we     (intr_test_rxlvl_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 578:     .wd     (intr_test_rxlvl_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 579:     .d      ('0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 580:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 581:     .qe     (reg2hw.intr_test.rxlvl.qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 582:     .q      (reg2hw.intr_test.rxlvl.q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 583:     .qs     ()</pre>
<pre style="margin:0; padding:0 "> 584:   );</pre>
<pre style="margin:0; padding:0 "> 585: </pre>
<pre style="margin:0; padding:0 "> 586: </pre>
<pre style="margin:0; padding:0 "> 587:   //   F[txlvl]: 2:2</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 588:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 589:     .DW    (1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 590:   ) u_intr_test_txlvl (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 591:     .re     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 592:     .we     (intr_test_txlvl_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 593:     .wd     (intr_test_txlvl_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 594:     .d      ('0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 595:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 596:     .qe     (reg2hw.intr_test.txlvl.qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 597:     .q      (reg2hw.intr_test.txlvl.q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 598:     .qs     ()</pre>
<pre style="margin:0; padding:0 "> 599:   );</pre>
<pre style="margin:0; padding:0 "> 600: </pre>
<pre style="margin:0; padding:0 "> 601: </pre>
<pre style="margin:0; padding:0 "> 602:   //   F[rxerr]: 3:3</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 603:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 604:     .DW    (1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 605:   ) u_intr_test_rxerr (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 606:     .re     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 607:     .we     (intr_test_rxerr_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 608:     .wd     (intr_test_rxerr_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 609:     .d      ('0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 610:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 611:     .qe     (reg2hw.intr_test.rxerr.qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 612:     .q      (reg2hw.intr_test.rxerr.q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 613:     .qs     ()</pre>
<pre style="margin:0; padding:0 "> 614:   );</pre>
<pre style="margin:0; padding:0 "> 615: </pre>
<pre style="margin:0; padding:0 "> 616: </pre>
<pre style="margin:0; padding:0 "> 617:   //   F[rxoverflow]: 4:4</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 618:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 619:     .DW    (1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 620:   ) u_intr_test_rxoverflow (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 621:     .re     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 622:     .we     (intr_test_rxoverflow_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 623:     .wd     (intr_test_rxoverflow_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 624:     .d      ('0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 625:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 626:     .qe     (reg2hw.intr_test.rxoverflow.qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 627:     .q      (reg2hw.intr_test.rxoverflow.q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 628:     .qs     ()</pre>
<pre style="margin:0; padding:0 "> 629:   );</pre>
<pre style="margin:0; padding:0 "> 630: </pre>
<pre style="margin:0; padding:0 "> 631: </pre>
<pre style="margin:0; padding:0 "> 632:   //   F[txunderflow]: 5:5</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 633:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 634:     .DW    (1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 635:   ) u_intr_test_txunderflow (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 636:     .re     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 637:     .we     (intr_test_txunderflow_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 638:     .wd     (intr_test_txunderflow_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 639:     .d      ('0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 640:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 641:     .qe     (reg2hw.intr_test.txunderflow.qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 642:     .q      (reg2hw.intr_test.txunderflow.q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 643:     .qs     ()</pre>
<pre style="margin:0; padding:0 "> 644:   );</pre>
<pre style="margin:0; padding:0 "> 645: </pre>
<pre style="margin:0; padding:0 "> 646: </pre>
<pre style="margin:0; padding:0 "> 647:   // R[control]: V(False)</pre>
<pre style="margin:0; padding:0 "> 648: </pre>
<pre style="margin:0; padding:0 "> 649:   //   F[abort]: 0:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 650:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 651:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 652:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 653:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 654:   ) u_control_abort (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 655:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 656:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 657: </pre>
<pre style="margin:0; padding:0 "> 658:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 659:     .we     (control_abort_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 660:     .wd     (control_abort_wd),</pre>
<pre style="margin:0; padding:0 "> 661: </pre>
<pre style="margin:0; padding:0 "> 662:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 663:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 664:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 665: </pre>
<pre style="margin:0; padding:0 "> 666:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 667:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 668:     .q      (reg2hw.control.abort.q ),</pre>
<pre style="margin:0; padding:0 "> 669: </pre>
<pre style="margin:0; padding:0 "> 670:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 671:     .qs     (control_abort_qs)</pre>
<pre style="margin:0; padding:0 "> 672:   );</pre>
<pre style="margin:0; padding:0 "> 673: </pre>
<pre style="margin:0; padding:0 "> 674: </pre>
<pre style="margin:0; padding:0 "> 675:   //   F[mode]: 5:4</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 676:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 677:     .DW      (2),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 678:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 679:     .RESVAL  (2'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 680:   ) u_control_mode (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 681:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 682:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 683: </pre>
<pre style="margin:0; padding:0 "> 684:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 685:     .we     (control_mode_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 686:     .wd     (control_mode_wd),</pre>
<pre style="margin:0; padding:0 "> 687: </pre>
<pre style="margin:0; padding:0 "> 688:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 689:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 690:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 691: </pre>
<pre style="margin:0; padding:0 "> 692:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 693:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 694:     .q      (reg2hw.control.mode.q ),</pre>
<pre style="margin:0; padding:0 "> 695: </pre>
<pre style="margin:0; padding:0 "> 696:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 697:     .qs     (control_mode_qs)</pre>
<pre style="margin:0; padding:0 "> 698:   );</pre>
<pre style="margin:0; padding:0 "> 699: </pre>
<pre style="margin:0; padding:0 "> 700: </pre>
<pre style="margin:0; padding:0 "> 701:   //   F[rst_txfifo]: 16:16</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 702:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 703:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 704:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 705:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 706:   ) u_control_rst_txfifo (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 707:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 708:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 709: </pre>
<pre style="margin:0; padding:0 "> 710:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 711:     .we     (control_rst_txfifo_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 712:     .wd     (control_rst_txfifo_wd),</pre>
<pre style="margin:0; padding:0 "> 713: </pre>
<pre style="margin:0; padding:0 "> 714:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 715:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 716:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 717: </pre>
<pre style="margin:0; padding:0 "> 718:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 719:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 720:     .q      (reg2hw.control.rst_txfifo.q ),</pre>
<pre style="margin:0; padding:0 "> 721: </pre>
<pre style="margin:0; padding:0 "> 722:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 723:     .qs     (control_rst_txfifo_qs)</pre>
<pre style="margin:0; padding:0 "> 724:   );</pre>
<pre style="margin:0; padding:0 "> 725: </pre>
<pre style="margin:0; padding:0 "> 726: </pre>
<pre style="margin:0; padding:0 "> 727:   //   F[rst_rxfifo]: 17:17</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 728:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 729:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 730:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 731:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 732:   ) u_control_rst_rxfifo (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 733:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 734:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 735: </pre>
<pre style="margin:0; padding:0 "> 736:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 737:     .we     (control_rst_rxfifo_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 738:     .wd     (control_rst_rxfifo_wd),</pre>
<pre style="margin:0; padding:0 "> 739: </pre>
<pre style="margin:0; padding:0 "> 740:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 741:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 742:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 743: </pre>
<pre style="margin:0; padding:0 "> 744:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 745:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 746:     .q      (reg2hw.control.rst_rxfifo.q ),</pre>
<pre style="margin:0; padding:0 "> 747: </pre>
<pre style="margin:0; padding:0 "> 748:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 749:     .qs     (control_rst_rxfifo_qs)</pre>
<pre style="margin:0; padding:0 "> 750:   );</pre>
<pre style="margin:0; padding:0 "> 751: </pre>
<pre style="margin:0; padding:0 "> 752: </pre>
<pre style="margin:0; padding:0 "> 753:   // R[cfg]: V(False)</pre>
<pre style="margin:0; padding:0 "> 754: </pre>
<pre style="margin:0; padding:0 "> 755:   //   F[cpol]: 0:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 756:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 757:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 758:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 759:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 760:   ) u_cfg_cpol (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 761:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 762:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 763: </pre>
<pre style="margin:0; padding:0 "> 764:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 765:     .we     (cfg_cpol_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 766:     .wd     (cfg_cpol_wd),</pre>
<pre style="margin:0; padding:0 "> 767: </pre>
<pre style="margin:0; padding:0 "> 768:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 769:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 770:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 771: </pre>
<pre style="margin:0; padding:0 "> 772:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 773:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 774:     .q      (reg2hw.cfg.cpol.q ),</pre>
<pre style="margin:0; padding:0 "> 775: </pre>
<pre style="margin:0; padding:0 "> 776:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 777:     .qs     (cfg_cpol_qs)</pre>
<pre style="margin:0; padding:0 "> 778:   );</pre>
<pre style="margin:0; padding:0 "> 779: </pre>
<pre style="margin:0; padding:0 "> 780: </pre>
<pre style="margin:0; padding:0 "> 781:   //   F[cpha]: 1:1</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 782:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 783:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 784:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 785:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 786:   ) u_cfg_cpha (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 787:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 788:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 789: </pre>
<pre style="margin:0; padding:0 "> 790:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 791:     .we     (cfg_cpha_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 792:     .wd     (cfg_cpha_wd),</pre>
<pre style="margin:0; padding:0 "> 793: </pre>
<pre style="margin:0; padding:0 "> 794:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 795:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 796:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 797: </pre>
<pre style="margin:0; padding:0 "> 798:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 799:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 800:     .q      (reg2hw.cfg.cpha.q ),</pre>
<pre style="margin:0; padding:0 "> 801: </pre>
<pre style="margin:0; padding:0 "> 802:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 803:     .qs     (cfg_cpha_qs)</pre>
<pre style="margin:0; padding:0 "> 804:   );</pre>
<pre style="margin:0; padding:0 "> 805: </pre>
<pre style="margin:0; padding:0 "> 806: </pre>
<pre style="margin:0; padding:0 "> 807:   //   F[tx_order]: 2:2</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 808:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 809:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 810:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 811:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 812:   ) u_cfg_tx_order (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 813:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 814:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 815: </pre>
<pre style="margin:0; padding:0 "> 816:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 817:     .we     (cfg_tx_order_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 818:     .wd     (cfg_tx_order_wd),</pre>
<pre style="margin:0; padding:0 "> 819: </pre>
<pre style="margin:0; padding:0 "> 820:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 821:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 822:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 823: </pre>
<pre style="margin:0; padding:0 "> 824:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 825:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 826:     .q      (reg2hw.cfg.tx_order.q ),</pre>
<pre style="margin:0; padding:0 "> 827: </pre>
<pre style="margin:0; padding:0 "> 828:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 829:     .qs     (cfg_tx_order_qs)</pre>
<pre style="margin:0; padding:0 "> 830:   );</pre>
<pre style="margin:0; padding:0 "> 831: </pre>
<pre style="margin:0; padding:0 "> 832: </pre>
<pre style="margin:0; padding:0 "> 833:   //   F[rx_order]: 3:3</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 834:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 835:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 836:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 837:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 838:   ) u_cfg_rx_order (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 839:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 840:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 841: </pre>
<pre style="margin:0; padding:0 "> 842:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 843:     .we     (cfg_rx_order_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 844:     .wd     (cfg_rx_order_wd),</pre>
<pre style="margin:0; padding:0 "> 845: </pre>
<pre style="margin:0; padding:0 "> 846:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 847:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 848:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 849: </pre>
<pre style="margin:0; padding:0 "> 850:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 851:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 852:     .q      (reg2hw.cfg.rx_order.q ),</pre>
<pre style="margin:0; padding:0 "> 853: </pre>
<pre style="margin:0; padding:0 "> 854:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 855:     .qs     (cfg_rx_order_qs)</pre>
<pre style="margin:0; padding:0 "> 856:   );</pre>
<pre style="margin:0; padding:0 "> 857: </pre>
<pre style="margin:0; padding:0 "> 858: </pre>
<pre style="margin:0; padding:0 "> 859:   //   F[timer_v]: 15:8</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 860:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 861:     .DW      (8),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 862:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 863:     .RESVAL  (8'h7f)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 864:   ) u_cfg_timer_v (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 865:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 866:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 867: </pre>
<pre style="margin:0; padding:0 "> 868:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 869:     .we     (cfg_timer_v_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 870:     .wd     (cfg_timer_v_wd),</pre>
<pre style="margin:0; padding:0 "> 871: </pre>
<pre style="margin:0; padding:0 "> 872:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 873:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 874:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 875: </pre>
<pre style="margin:0; padding:0 "> 876:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 877:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 878:     .q      (reg2hw.cfg.timer_v.q ),</pre>
<pre style="margin:0; padding:0 "> 879: </pre>
<pre style="margin:0; padding:0 "> 880:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 881:     .qs     (cfg_timer_v_qs)</pre>
<pre style="margin:0; padding:0 "> 882:   );</pre>
<pre style="margin:0; padding:0 "> 883: </pre>
<pre style="margin:0; padding:0 "> 884: </pre>
<pre style="margin:0; padding:0 "> 885:   // R[fifo_level]: V(False)</pre>
<pre style="margin:0; padding:0 "> 886: </pre>
<pre style="margin:0; padding:0 "> 887:   //   F[rxlvl]: 15:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 888:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 889:     .DW      (16),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 890:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 891:     .RESVAL  (16'h80)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 892:   ) u_fifo_level_rxlvl (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 893:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 894:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 895: </pre>
<pre style="margin:0; padding:0 "> 896:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 897:     .we     (fifo_level_rxlvl_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 898:     .wd     (fifo_level_rxlvl_wd),</pre>
<pre style="margin:0; padding:0 "> 899: </pre>
<pre style="margin:0; padding:0 "> 900:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 901:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 902:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 903: </pre>
<pre style="margin:0; padding:0 "> 904:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 905:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 906:     .q      (reg2hw.fifo_level.rxlvl.q ),</pre>
<pre style="margin:0; padding:0 "> 907: </pre>
<pre style="margin:0; padding:0 "> 908:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 909:     .qs     (fifo_level_rxlvl_qs)</pre>
<pre style="margin:0; padding:0 "> 910:   );</pre>
<pre style="margin:0; padding:0 "> 911: </pre>
<pre style="margin:0; padding:0 "> 912: </pre>
<pre style="margin:0; padding:0 "> 913:   //   F[txlvl]: 31:16</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 914:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 915:     .DW      (16),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 916:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 917:     .RESVAL  (16'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 918:   ) u_fifo_level_txlvl (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 919:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 920:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 921: </pre>
<pre style="margin:0; padding:0 "> 922:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 923:     .we     (fifo_level_txlvl_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 924:     .wd     (fifo_level_txlvl_wd),</pre>
<pre style="margin:0; padding:0 "> 925: </pre>
<pre style="margin:0; padding:0 "> 926:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 927:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 928:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 929: </pre>
<pre style="margin:0; padding:0 "> 930:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 931:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 932:     .q      (reg2hw.fifo_level.txlvl.q ),</pre>
<pre style="margin:0; padding:0 "> 933: </pre>
<pre style="margin:0; padding:0 "> 934:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 935:     .qs     (fifo_level_txlvl_qs)</pre>
<pre style="margin:0; padding:0 "> 936:   );</pre>
<pre style="margin:0; padding:0 "> 937: </pre>
<pre style="margin:0; padding:0 "> 938: </pre>
<pre style="margin:0; padding:0 "> 939:   // R[async_fifo_level]: V(True)</pre>
<pre style="margin:0; padding:0 "> 940: </pre>
<pre style="margin:0; padding:0 "> 941:   //   F[rxlvl]: 7:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 942:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 943:     .DW    (8)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 944:   ) u_async_fifo_level_rxlvl (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 945:     .re     (async_fifo_level_rxlvl_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 946:     .we     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 947:     .wd     ('0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 948:     .d      (hw2reg.async_fifo_level.rxlvl.d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 949:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 950:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 951:     .q      (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 952:     .qs     (async_fifo_level_rxlvl_qs)</pre>
<pre style="margin:0; padding:0 "> 953:   );</pre>
<pre style="margin:0; padding:0 "> 954: </pre>
<pre style="margin:0; padding:0 "> 955: </pre>
<pre style="margin:0; padding:0 "> 956:   //   F[txlvl]: 23:16</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 957:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 958:     .DW    (8)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 959:   ) u_async_fifo_level_txlvl (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 960:     .re     (async_fifo_level_txlvl_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 961:     .we     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 962:     .wd     ('0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 963:     .d      (hw2reg.async_fifo_level.txlvl.d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 964:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 965:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 966:     .q      (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 967:     .qs     (async_fifo_level_txlvl_qs)</pre>
<pre style="margin:0; padding:0 "> 968:   );</pre>
<pre style="margin:0; padding:0 "> 969: </pre>
<pre style="margin:0; padding:0 "> 970: </pre>
<pre style="margin:0; padding:0 "> 971:   // R[status]: V(True)</pre>
<pre style="margin:0; padding:0 "> 972: </pre>
<pre style="margin:0; padding:0 "> 973:   //   F[rxf_full]: 0:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 974:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 975:     .DW    (1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 976:   ) u_status_rxf_full (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 977:     .re     (status_rxf_full_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 978:     .we     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 979:     .wd     ('0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 980:     .d      (hw2reg.status.rxf_full.d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 981:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 982:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 983:     .q      (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 984:     .qs     (status_rxf_full_qs)</pre>
<pre style="margin:0; padding:0 "> 985:   );</pre>
<pre style="margin:0; padding:0 "> 986: </pre>
<pre style="margin:0; padding:0 "> 987: </pre>
<pre style="margin:0; padding:0 "> 988:   //   F[rxf_empty]: 1:1</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 989:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 990:     .DW    (1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 991:   ) u_status_rxf_empty (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 992:     .re     (status_rxf_empty_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 993:     .we     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 994:     .wd     ('0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 995:     .d      (hw2reg.status.rxf_empty.d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 996:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 997:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 998:     .q      (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 999:     .qs     (status_rxf_empty_qs)</pre>
<pre style="margin:0; padding:0 ">1000:   );</pre>
<pre style="margin:0; padding:0 ">1001: </pre>
<pre style="margin:0; padding:0 ">1002: </pre>
<pre style="margin:0; padding:0 ">1003:   //   F[txf_full]: 2:2</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1004:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1005:     .DW    (1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1006:   ) u_status_txf_full (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1007:     .re     (status_txf_full_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1008:     .we     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1009:     .wd     ('0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1010:     .d      (hw2reg.status.txf_full.d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1011:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1012:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1013:     .q      (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1014:     .qs     (status_txf_full_qs)</pre>
<pre style="margin:0; padding:0 ">1015:   );</pre>
<pre style="margin:0; padding:0 ">1016: </pre>
<pre style="margin:0; padding:0 ">1017: </pre>
<pre style="margin:0; padding:0 ">1018:   //   F[txf_empty]: 3:3</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1019:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1020:     .DW    (1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1021:   ) u_status_txf_empty (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1022:     .re     (status_txf_empty_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1023:     .we     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1024:     .wd     ('0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1025:     .d      (hw2reg.status.txf_empty.d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1026:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1027:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1028:     .q      (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1029:     .qs     (status_txf_empty_qs)</pre>
<pre style="margin:0; padding:0 ">1030:   );</pre>
<pre style="margin:0; padding:0 ">1031: </pre>
<pre style="margin:0; padding:0 ">1032: </pre>
<pre style="margin:0; padding:0 ">1033:   //   F[abort_done]: 4:4</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1034:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1035:     .DW    (1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1036:   ) u_status_abort_done (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1037:     .re     (status_abort_done_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1038:     .we     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1039:     .wd     ('0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1040:     .d      (hw2reg.status.abort_done.d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1041:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1042:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1043:     .q      (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1044:     .qs     (status_abort_done_qs)</pre>
<pre style="margin:0; padding:0 ">1045:   );</pre>
<pre style="margin:0; padding:0 ">1046: </pre>
<pre style="margin:0; padding:0 ">1047: </pre>
<pre style="margin:0; padding:0 ">1048:   //   F[csb]: 5:5</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1049:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1050:     .DW    (1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1051:   ) u_status_csb (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1052:     .re     (status_csb_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1053:     .we     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1054:     .wd     ('0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1055:     .d      (hw2reg.status.csb.d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1056:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1057:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1058:     .q      (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1059:     .qs     (status_csb_qs)</pre>
<pre style="margin:0; padding:0 ">1060:   );</pre>
<pre style="margin:0; padding:0 ">1061: </pre>
<pre style="margin:0; padding:0 ">1062: </pre>
<pre style="margin:0; padding:0 ">1063:   // R[rxf_ptr]: V(False)</pre>
<pre style="margin:0; padding:0 ">1064: </pre>
<pre style="margin:0; padding:0 ">1065:   //   F[rptr]: 15:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1066:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1067:     .DW      (16),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1068:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1069:     .RESVAL  (16'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1070:   ) u_rxf_ptr_rptr (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1071:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1072:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1073: </pre>
<pre style="margin:0; padding:0 ">1074:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1075:     .we     (rxf_ptr_rptr_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1076:     .wd     (rxf_ptr_rptr_wd),</pre>
<pre style="margin:0; padding:0 ">1077: </pre>
<pre style="margin:0; padding:0 ">1078:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1079:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1080:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1081: </pre>
<pre style="margin:0; padding:0 ">1082:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1083:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1084:     .q      (reg2hw.rxf_ptr.rptr.q ),</pre>
<pre style="margin:0; padding:0 ">1085: </pre>
<pre style="margin:0; padding:0 ">1086:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1087:     .qs     (rxf_ptr_rptr_qs)</pre>
<pre style="margin:0; padding:0 ">1088:   );</pre>
<pre style="margin:0; padding:0 ">1089: </pre>
<pre style="margin:0; padding:0 ">1090: </pre>
<pre style="margin:0; padding:0 ">1091:   //   F[wptr]: 31:16</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1092:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1093:     .DW      (16),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1094:     .SWACCESS("RO"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1095:     .RESVAL  (16'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1096:   ) u_rxf_ptr_wptr (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1097:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1098:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1099: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1100:     .we     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1101:     .wd     ('0  ),</pre>
<pre style="margin:0; padding:0 ">1102: </pre>
<pre style="margin:0; padding:0 ">1103:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1104:     .de     (hw2reg.rxf_ptr.wptr.de),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1105:     .d      (hw2reg.rxf_ptr.wptr.d ),</pre>
<pre style="margin:0; padding:0 ">1106: </pre>
<pre style="margin:0; padding:0 ">1107:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1108:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1109:     .q      (),</pre>
<pre style="margin:0; padding:0 ">1110: </pre>
<pre style="margin:0; padding:0 ">1111:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1112:     .qs     (rxf_ptr_wptr_qs)</pre>
<pre style="margin:0; padding:0 ">1113:   );</pre>
<pre style="margin:0; padding:0 ">1114: </pre>
<pre style="margin:0; padding:0 ">1115: </pre>
<pre style="margin:0; padding:0 ">1116:   // R[txf_ptr]: V(False)</pre>
<pre style="margin:0; padding:0 ">1117: </pre>
<pre style="margin:0; padding:0 ">1118:   //   F[rptr]: 15:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1119:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1120:     .DW      (16),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1121:     .SWACCESS("RO"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1122:     .RESVAL  (16'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1123:   ) u_txf_ptr_rptr (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1124:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1125:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1126: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1127:     .we     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1128:     .wd     ('0  ),</pre>
<pre style="margin:0; padding:0 ">1129: </pre>
<pre style="margin:0; padding:0 ">1130:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1131:     .de     (hw2reg.txf_ptr.rptr.de),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1132:     .d      (hw2reg.txf_ptr.rptr.d ),</pre>
<pre style="margin:0; padding:0 ">1133: </pre>
<pre style="margin:0; padding:0 ">1134:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1135:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1136:     .q      (),</pre>
<pre style="margin:0; padding:0 ">1137: </pre>
<pre style="margin:0; padding:0 ">1138:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1139:     .qs     (txf_ptr_rptr_qs)</pre>
<pre style="margin:0; padding:0 ">1140:   );</pre>
<pre style="margin:0; padding:0 ">1141: </pre>
<pre style="margin:0; padding:0 ">1142: </pre>
<pre style="margin:0; padding:0 ">1143:   //   F[wptr]: 31:16</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1144:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1145:     .DW      (16),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1146:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1147:     .RESVAL  (16'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1148:   ) u_txf_ptr_wptr (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1149:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1150:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1151: </pre>
<pre style="margin:0; padding:0 ">1152:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1153:     .we     (txf_ptr_wptr_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1154:     .wd     (txf_ptr_wptr_wd),</pre>
<pre style="margin:0; padding:0 ">1155: </pre>
<pre style="margin:0; padding:0 ">1156:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1157:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1158:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1159: </pre>
<pre style="margin:0; padding:0 ">1160:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1161:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1162:     .q      (reg2hw.txf_ptr.wptr.q ),</pre>
<pre style="margin:0; padding:0 ">1163: </pre>
<pre style="margin:0; padding:0 ">1164:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1165:     .qs     (txf_ptr_wptr_qs)</pre>
<pre style="margin:0; padding:0 ">1166:   );</pre>
<pre style="margin:0; padding:0 ">1167: </pre>
<pre style="margin:0; padding:0 ">1168: </pre>
<pre style="margin:0; padding:0 ">1169:   // R[rxf_addr]: V(False)</pre>
<pre style="margin:0; padding:0 ">1170: </pre>
<pre style="margin:0; padding:0 ">1171:   //   F[base]: 15:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1172:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1173:     .DW      (16),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1174:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1175:     .RESVAL  (16'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1176:   ) u_rxf_addr_base (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1177:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1178:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1179: </pre>
<pre style="margin:0; padding:0 ">1180:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1181:     .we     (rxf_addr_base_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1182:     .wd     (rxf_addr_base_wd),</pre>
<pre style="margin:0; padding:0 ">1183: </pre>
<pre style="margin:0; padding:0 ">1184:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1185:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1186:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1187: </pre>
<pre style="margin:0; padding:0 ">1188:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1189:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1190:     .q      (reg2hw.rxf_addr.base.q ),</pre>
<pre style="margin:0; padding:0 ">1191: </pre>
<pre style="margin:0; padding:0 ">1192:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1193:     .qs     (rxf_addr_base_qs)</pre>
<pre style="margin:0; padding:0 ">1194:   );</pre>
<pre style="margin:0; padding:0 ">1195: </pre>
<pre style="margin:0; padding:0 ">1196: </pre>
<pre style="margin:0; padding:0 ">1197:   //   F[limit]: 31:16</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1198:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1199:     .DW      (16),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1200:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1201:     .RESVAL  (16'h1fc)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1202:   ) u_rxf_addr_limit (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1203:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1204:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1205: </pre>
<pre style="margin:0; padding:0 ">1206:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1207:     .we     (rxf_addr_limit_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1208:     .wd     (rxf_addr_limit_wd),</pre>
<pre style="margin:0; padding:0 ">1209: </pre>
<pre style="margin:0; padding:0 ">1210:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1211:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1212:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1213: </pre>
<pre style="margin:0; padding:0 ">1214:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1215:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1216:     .q      (reg2hw.rxf_addr.limit.q ),</pre>
<pre style="margin:0; padding:0 ">1217: </pre>
<pre style="margin:0; padding:0 ">1218:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1219:     .qs     (rxf_addr_limit_qs)</pre>
<pre style="margin:0; padding:0 ">1220:   );</pre>
<pre style="margin:0; padding:0 ">1221: </pre>
<pre style="margin:0; padding:0 ">1222: </pre>
<pre style="margin:0; padding:0 ">1223:   // R[txf_addr]: V(False)</pre>
<pre style="margin:0; padding:0 ">1224: </pre>
<pre style="margin:0; padding:0 ">1225:   //   F[base]: 15:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1226:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1227:     .DW      (16),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1228:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1229:     .RESVAL  (16'h200)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1230:   ) u_txf_addr_base (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1231:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1232:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1233: </pre>
<pre style="margin:0; padding:0 ">1234:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1235:     .we     (txf_addr_base_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1236:     .wd     (txf_addr_base_wd),</pre>
<pre style="margin:0; padding:0 ">1237: </pre>
<pre style="margin:0; padding:0 ">1238:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1239:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1240:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1241: </pre>
<pre style="margin:0; padding:0 ">1242:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1243:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1244:     .q      (reg2hw.txf_addr.base.q ),</pre>
<pre style="margin:0; padding:0 ">1245: </pre>
<pre style="margin:0; padding:0 ">1246:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1247:     .qs     (txf_addr_base_qs)</pre>
<pre style="margin:0; padding:0 ">1248:   );</pre>
<pre style="margin:0; padding:0 ">1249: </pre>
<pre style="margin:0; padding:0 ">1250: </pre>
<pre style="margin:0; padding:0 ">1251:   //   F[limit]: 31:16</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1252:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1253:     .DW      (16),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1254:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1255:     .RESVAL  (16'h3fc)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1256:   ) u_txf_addr_limit (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1257:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1258:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1259: </pre>
<pre style="margin:0; padding:0 ">1260:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1261:     .we     (txf_addr_limit_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1262:     .wd     (txf_addr_limit_wd),</pre>
<pre style="margin:0; padding:0 ">1263: </pre>
<pre style="margin:0; padding:0 ">1264:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1265:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1266:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1267: </pre>
<pre style="margin:0; padding:0 ">1268:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1269:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1270:     .q      (reg2hw.txf_addr.limit.q ),</pre>
<pre style="margin:0; padding:0 ">1271: </pre>
<pre style="margin:0; padding:0 ">1272:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1273:     .qs     (txf_addr_limit_qs)</pre>
<pre style="margin:0; padding:0 ">1274:   );</pre>
<pre style="margin:0; padding:0 ">1275: </pre>
<pre style="margin:0; padding:0 ">1276: </pre>
<pre style="margin:0; padding:0 ">1277: </pre>
<pre style="margin:0; padding:0 ">1278: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1279:   logic [11:0] addr_hit;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1280:   always_comb begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1281:     addr_hit = '0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1282:     addr_hit[ 0] = (reg_addr == SPI_DEVICE_INTR_STATE_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1283:     addr_hit[ 1] = (reg_addr == SPI_DEVICE_INTR_ENABLE_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1284:     addr_hit[ 2] = (reg_addr == SPI_DEVICE_INTR_TEST_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1285:     addr_hit[ 3] = (reg_addr == SPI_DEVICE_CONTROL_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1286:     addr_hit[ 4] = (reg_addr == SPI_DEVICE_CFG_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1287:     addr_hit[ 5] = (reg_addr == SPI_DEVICE_FIFO_LEVEL_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1288:     addr_hit[ 6] = (reg_addr == SPI_DEVICE_ASYNC_FIFO_LEVEL_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1289:     addr_hit[ 7] = (reg_addr == SPI_DEVICE_STATUS_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1290:     addr_hit[ 8] = (reg_addr == SPI_DEVICE_RXF_PTR_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1291:     addr_hit[ 9] = (reg_addr == SPI_DEVICE_TXF_PTR_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1292:     addr_hit[10] = (reg_addr == SPI_DEVICE_RXF_ADDR_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1293:     addr_hit[11] = (reg_addr == SPI_DEVICE_TXF_ADDR_OFFSET);</pre>
<pre style="margin:0; padding:0 ">1294:   end</pre>
<pre style="margin:0; padding:0 ">1295: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1296:   assign addrmiss = (reg_re || reg_we) ? ~|addr_hit : 1'b0 ;</pre>
<pre style="margin:0; padding:0 ">1297: </pre>
<pre style="margin:0; padding:0 ">1298:   // Check sub-word write is permitted</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1299:   always_comb begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1300:     wr_err = 1'b0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1301:     if (addr_hit[ 0] && reg_we && (SPI_DEVICE_PERMIT[ 0] != (SPI_DEVICE_PERMIT[ 0] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1302:     if (addr_hit[ 1] && reg_we && (SPI_DEVICE_PERMIT[ 1] != (SPI_DEVICE_PERMIT[ 1] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1303:     if (addr_hit[ 2] && reg_we && (SPI_DEVICE_PERMIT[ 2] != (SPI_DEVICE_PERMIT[ 2] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1304:     if (addr_hit[ 3] && reg_we && (SPI_DEVICE_PERMIT[ 3] != (SPI_DEVICE_PERMIT[ 3] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1305:     if (addr_hit[ 4] && reg_we && (SPI_DEVICE_PERMIT[ 4] != (SPI_DEVICE_PERMIT[ 4] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1306:     if (addr_hit[ 5] && reg_we && (SPI_DEVICE_PERMIT[ 5] != (SPI_DEVICE_PERMIT[ 5] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1307:     if (addr_hit[ 6] && reg_we && (SPI_DEVICE_PERMIT[ 6] != (SPI_DEVICE_PERMIT[ 6] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1308:     if (addr_hit[ 7] && reg_we && (SPI_DEVICE_PERMIT[ 7] != (SPI_DEVICE_PERMIT[ 7] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1309:     if (addr_hit[ 8] && reg_we && (SPI_DEVICE_PERMIT[ 8] != (SPI_DEVICE_PERMIT[ 8] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1310:     if (addr_hit[ 9] && reg_we && (SPI_DEVICE_PERMIT[ 9] != (SPI_DEVICE_PERMIT[ 9] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1311:     if (addr_hit[10] && reg_we && (SPI_DEVICE_PERMIT[10] != (SPI_DEVICE_PERMIT[10] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1312:     if (addr_hit[11] && reg_we && (SPI_DEVICE_PERMIT[11] != (SPI_DEVICE_PERMIT[11] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="margin:0; padding:0 ">1313:   end</pre>
<pre style="margin:0; padding:0 ">1314: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1315:   assign intr_state_rxf_we = addr_hit[0] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1316:   assign intr_state_rxf_wd = reg_wdata[0];</pre>
<pre style="margin:0; padding:0 ">1317: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1318:   assign intr_state_rxlvl_we = addr_hit[0] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1319:   assign intr_state_rxlvl_wd = reg_wdata[1];</pre>
<pre style="margin:0; padding:0 ">1320: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1321:   assign intr_state_txlvl_we = addr_hit[0] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1322:   assign intr_state_txlvl_wd = reg_wdata[2];</pre>
<pre style="margin:0; padding:0 ">1323: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1324:   assign intr_state_rxerr_we = addr_hit[0] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1325:   assign intr_state_rxerr_wd = reg_wdata[3];</pre>
<pre style="margin:0; padding:0 ">1326: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1327:   assign intr_state_rxoverflow_we = addr_hit[0] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1328:   assign intr_state_rxoverflow_wd = reg_wdata[4];</pre>
<pre style="margin:0; padding:0 ">1329: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1330:   assign intr_state_txunderflow_we = addr_hit[0] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1331:   assign intr_state_txunderflow_wd = reg_wdata[5];</pre>
<pre style="margin:0; padding:0 ">1332: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1333:   assign intr_enable_rxf_we = addr_hit[1] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1334:   assign intr_enable_rxf_wd = reg_wdata[0];</pre>
<pre style="margin:0; padding:0 ">1335: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1336:   assign intr_enable_rxlvl_we = addr_hit[1] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1337:   assign intr_enable_rxlvl_wd = reg_wdata[1];</pre>
<pre style="margin:0; padding:0 ">1338: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1339:   assign intr_enable_txlvl_we = addr_hit[1] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1340:   assign intr_enable_txlvl_wd = reg_wdata[2];</pre>
<pre style="margin:0; padding:0 ">1341: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1342:   assign intr_enable_rxerr_we = addr_hit[1] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1343:   assign intr_enable_rxerr_wd = reg_wdata[3];</pre>
<pre style="margin:0; padding:0 ">1344: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1345:   assign intr_enable_rxoverflow_we = addr_hit[1] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1346:   assign intr_enable_rxoverflow_wd = reg_wdata[4];</pre>
<pre style="margin:0; padding:0 ">1347: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1348:   assign intr_enable_txunderflow_we = addr_hit[1] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1349:   assign intr_enable_txunderflow_wd = reg_wdata[5];</pre>
<pre style="margin:0; padding:0 ">1350: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1351:   assign intr_test_rxf_we = addr_hit[2] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1352:   assign intr_test_rxf_wd = reg_wdata[0];</pre>
<pre style="margin:0; padding:0 ">1353: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1354:   assign intr_test_rxlvl_we = addr_hit[2] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1355:   assign intr_test_rxlvl_wd = reg_wdata[1];</pre>
<pre style="margin:0; padding:0 ">1356: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1357:   assign intr_test_txlvl_we = addr_hit[2] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1358:   assign intr_test_txlvl_wd = reg_wdata[2];</pre>
<pre style="margin:0; padding:0 ">1359: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1360:   assign intr_test_rxerr_we = addr_hit[2] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1361:   assign intr_test_rxerr_wd = reg_wdata[3];</pre>
<pre style="margin:0; padding:0 ">1362: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1363:   assign intr_test_rxoverflow_we = addr_hit[2] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1364:   assign intr_test_rxoverflow_wd = reg_wdata[4];</pre>
<pre style="margin:0; padding:0 ">1365: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1366:   assign intr_test_txunderflow_we = addr_hit[2] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1367:   assign intr_test_txunderflow_wd = reg_wdata[5];</pre>
<pre style="margin:0; padding:0 ">1368: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1369:   assign control_abort_we = addr_hit[3] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1370:   assign control_abort_wd = reg_wdata[0];</pre>
<pre style="margin:0; padding:0 ">1371: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1372:   assign control_mode_we = addr_hit[3] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1373:   assign control_mode_wd = reg_wdata[5:4];</pre>
<pre style="margin:0; padding:0 ">1374: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1375:   assign control_rst_txfifo_we = addr_hit[3] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1376:   assign control_rst_txfifo_wd = reg_wdata[16];</pre>
<pre style="margin:0; padding:0 ">1377: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1378:   assign control_rst_rxfifo_we = addr_hit[3] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1379:   assign control_rst_rxfifo_wd = reg_wdata[17];</pre>
<pre style="margin:0; padding:0 ">1380: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1381:   assign cfg_cpol_we = addr_hit[4] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1382:   assign cfg_cpol_wd = reg_wdata[0];</pre>
<pre style="margin:0; padding:0 ">1383: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1384:   assign cfg_cpha_we = addr_hit[4] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1385:   assign cfg_cpha_wd = reg_wdata[1];</pre>
<pre style="margin:0; padding:0 ">1386: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1387:   assign cfg_tx_order_we = addr_hit[4] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1388:   assign cfg_tx_order_wd = reg_wdata[2];</pre>
<pre style="margin:0; padding:0 ">1389: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1390:   assign cfg_rx_order_we = addr_hit[4] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1391:   assign cfg_rx_order_wd = reg_wdata[3];</pre>
<pre style="margin:0; padding:0 ">1392: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1393:   assign cfg_timer_v_we = addr_hit[4] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1394:   assign cfg_timer_v_wd = reg_wdata[15:8];</pre>
<pre style="margin:0; padding:0 ">1395: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1396:   assign fifo_level_rxlvl_we = addr_hit[5] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1397:   assign fifo_level_rxlvl_wd = reg_wdata[15:0];</pre>
<pre style="margin:0; padding:0 ">1398: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1399:   assign fifo_level_txlvl_we = addr_hit[5] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1400:   assign fifo_level_txlvl_wd = reg_wdata[31:16];</pre>
<pre style="margin:0; padding:0 ">1401: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1402:   assign async_fifo_level_rxlvl_re = addr_hit[6] && reg_re;</pre>
<pre style="margin:0; padding:0 ">1403: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1404:   assign async_fifo_level_txlvl_re = addr_hit[6] && reg_re;</pre>
<pre style="margin:0; padding:0 ">1405: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1406:   assign status_rxf_full_re = addr_hit[7] && reg_re;</pre>
<pre style="margin:0; padding:0 ">1407: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1408:   assign status_rxf_empty_re = addr_hit[7] && reg_re;</pre>
<pre style="margin:0; padding:0 ">1409: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1410:   assign status_txf_full_re = addr_hit[7] && reg_re;</pre>
<pre style="margin:0; padding:0 ">1411: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1412:   assign status_txf_empty_re = addr_hit[7] && reg_re;</pre>
<pre style="margin:0; padding:0 ">1413: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1414:   assign status_abort_done_re = addr_hit[7] && reg_re;</pre>
<pre style="margin:0; padding:0 ">1415: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1416:   assign status_csb_re = addr_hit[7] && reg_re;</pre>
<pre style="margin:0; padding:0 ">1417: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1418:   assign rxf_ptr_rptr_we = addr_hit[8] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1419:   assign rxf_ptr_rptr_wd = reg_wdata[15:0];</pre>
<pre style="margin:0; padding:0 ">1420: </pre>
<pre style="margin:0; padding:0 ">1421: </pre>
<pre style="margin:0; padding:0 ">1422: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1423:   assign txf_ptr_wptr_we = addr_hit[9] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1424:   assign txf_ptr_wptr_wd = reg_wdata[31:16];</pre>
<pre style="margin:0; padding:0 ">1425: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1426:   assign rxf_addr_base_we = addr_hit[10] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1427:   assign rxf_addr_base_wd = reg_wdata[15:0];</pre>
<pre style="margin:0; padding:0 ">1428: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1429:   assign rxf_addr_limit_we = addr_hit[10] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1430:   assign rxf_addr_limit_wd = reg_wdata[31:16];</pre>
<pre style="margin:0; padding:0 ">1431: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1432:   assign txf_addr_base_we = addr_hit[11] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1433:   assign txf_addr_base_wd = reg_wdata[15:0];</pre>
<pre style="margin:0; padding:0 ">1434: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1435:   assign txf_addr_limit_we = addr_hit[11] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1436:   assign txf_addr_limit_wd = reg_wdata[31:16];</pre>
<pre style="margin:0; padding:0 ">1437: </pre>
<pre style="margin:0; padding:0 ">1438:   // Read data return</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1439:   always_comb begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1440:     reg_rdata_next = '0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1441:     unique case (1'b1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1442:       addr_hit[0]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1443:         reg_rdata_next[0] = intr_state_rxf_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1444:         reg_rdata_next[1] = intr_state_rxlvl_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1445:         reg_rdata_next[2] = intr_state_txlvl_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1446:         reg_rdata_next[3] = intr_state_rxerr_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1447:         reg_rdata_next[4] = intr_state_rxoverflow_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1448:         reg_rdata_next[5] = intr_state_txunderflow_qs;</pre>
<pre style="margin:0; padding:0 ">1449:       end</pre>
<pre style="margin:0; padding:0 ">1450: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1451:       addr_hit[1]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1452:         reg_rdata_next[0] = intr_enable_rxf_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1453:         reg_rdata_next[1] = intr_enable_rxlvl_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1454:         reg_rdata_next[2] = intr_enable_txlvl_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1455:         reg_rdata_next[3] = intr_enable_rxerr_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1456:         reg_rdata_next[4] = intr_enable_rxoverflow_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1457:         reg_rdata_next[5] = intr_enable_txunderflow_qs;</pre>
<pre style="margin:0; padding:0 ">1458:       end</pre>
<pre style="margin:0; padding:0 ">1459: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1460:       addr_hit[2]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1461:         reg_rdata_next[0] = '0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1462:         reg_rdata_next[1] = '0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1463:         reg_rdata_next[2] = '0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1464:         reg_rdata_next[3] = '0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1465:         reg_rdata_next[4] = '0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1466:         reg_rdata_next[5] = '0;</pre>
<pre style="margin:0; padding:0 ">1467:       end</pre>
<pre style="margin:0; padding:0 ">1468: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1469:       addr_hit[3]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1470:         reg_rdata_next[0] = control_abort_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1471:         reg_rdata_next[5:4] = control_mode_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1472:         reg_rdata_next[16] = control_rst_txfifo_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1473:         reg_rdata_next[17] = control_rst_rxfifo_qs;</pre>
<pre style="margin:0; padding:0 ">1474:       end</pre>
<pre style="margin:0; padding:0 ">1475: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1476:       addr_hit[4]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1477:         reg_rdata_next[0] = cfg_cpol_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1478:         reg_rdata_next[1] = cfg_cpha_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1479:         reg_rdata_next[2] = cfg_tx_order_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1480:         reg_rdata_next[3] = cfg_rx_order_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1481:         reg_rdata_next[15:8] = cfg_timer_v_qs;</pre>
<pre style="margin:0; padding:0 ">1482:       end</pre>
<pre style="margin:0; padding:0 ">1483: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1484:       addr_hit[5]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1485:         reg_rdata_next[15:0] = fifo_level_rxlvl_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1486:         reg_rdata_next[31:16] = fifo_level_txlvl_qs;</pre>
<pre style="margin:0; padding:0 ">1487:       end</pre>
<pre style="margin:0; padding:0 ">1488: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1489:       addr_hit[6]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1490:         reg_rdata_next[7:0] = async_fifo_level_rxlvl_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1491:         reg_rdata_next[23:16] = async_fifo_level_txlvl_qs;</pre>
<pre style="margin:0; padding:0 ">1492:       end</pre>
<pre style="margin:0; padding:0 ">1493: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1494:       addr_hit[7]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1495:         reg_rdata_next[0] = status_rxf_full_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1496:         reg_rdata_next[1] = status_rxf_empty_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1497:         reg_rdata_next[2] = status_txf_full_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1498:         reg_rdata_next[3] = status_txf_empty_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1499:         reg_rdata_next[4] = status_abort_done_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1500:         reg_rdata_next[5] = status_csb_qs;</pre>
<pre style="margin:0; padding:0 ">1501:       end</pre>
<pre style="margin:0; padding:0 ">1502: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1503:       addr_hit[8]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1504:         reg_rdata_next[15:0] = rxf_ptr_rptr_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1505:         reg_rdata_next[31:16] = rxf_ptr_wptr_qs;</pre>
<pre style="margin:0; padding:0 ">1506:       end</pre>
<pre style="margin:0; padding:0 ">1507: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1508:       addr_hit[9]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1509:         reg_rdata_next[15:0] = txf_ptr_rptr_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1510:         reg_rdata_next[31:16] = txf_ptr_wptr_qs;</pre>
<pre style="margin:0; padding:0 ">1511:       end</pre>
<pre style="margin:0; padding:0 ">1512: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1513:       addr_hit[10]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1514:         reg_rdata_next[15:0] = rxf_addr_base_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1515:         reg_rdata_next[31:16] = rxf_addr_limit_qs;</pre>
<pre style="margin:0; padding:0 ">1516:       end</pre>
<pre style="margin:0; padding:0 ">1517: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1518:       addr_hit[11]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1519:         reg_rdata_next[15:0] = txf_addr_base_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1520:         reg_rdata_next[31:16] = txf_addr_limit_qs;</pre>
<pre style="margin:0; padding:0 ">1521:       end</pre>
<pre style="margin:0; padding:0 ">1522: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1523:       default: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1524:         reg_rdata_next = '1;</pre>
<pre style="margin:0; padding:0 ">1525:       end</pre>
<pre style="margin:0; padding:0 ">1526:     endcase</pre>
<pre style="margin:0; padding:0 ">1527:   end</pre>
<pre style="margin:0; padding:0 ">1528: </pre>
<pre style="margin:0; padding:0 ">1529:   // Assertions for Register Interface</pre>
<pre style="margin:0; padding:0 ">1530:   `ASSERT_PULSE(wePulse, reg_we)</pre>
<pre style="margin:0; padding:0 ">1531:   `ASSERT_PULSE(rePulse, reg_re)</pre>
<pre style="margin:0; padding:0 ">1532: </pre>
<pre style="margin:0; padding:0 ">1533:   `ASSERT(reAfterRv, $rose(reg_re || reg_we) |=> tl_o.d_valid)</pre>
<pre style="margin:0; padding:0 ">1534: </pre>
<pre style="margin:0; padding:0 ">1535:   `ASSERT(en2addrHit, (reg_we || reg_re) |-> $onehot0(addr_hit))</pre>
<pre style="margin:0; padding:0 ">1536: </pre>
<pre style="margin:0; padding:0 ">1537:   // this is formulated as an assumption such that the FPV testbenches do disprove this</pre>
<pre style="margin:0; padding:0 ">1538:   // property by mistake</pre>
<pre style="margin:0; padding:0 ">1539:   `ASSUME(reqParity, tl_reg_h2d.a_valid |-> tl_reg_h2d.a_user.parity_en == 1'b0)</pre>
<pre style="margin:0; padding:0 ">1540: </pre>
<pre style="margin:0; padding:0 ">1541: endmodule</pre>
<pre style="margin:0; padding:0 ">1542: </pre>
</body>
</html>
