# FPGA芯片测试系统架构

## 信号流
PC → UART/USB → FPGA → 协议解析 → 数据缓冲 → 测试向量生成 → DUT
↑                    ↓                    ↓
└── 结果分析 ← 时钟管理 ← 控制状态机

## 主要模块说明
- **TestSystem_Top**: 系统顶层模块
- **Clock_Manager**: 时钟生成与管理（系统时钟/DUT时钟/ADC时钟）
- **Test_Pattern_Gen**: 产生多种测试模式（并行/串行/混合）
- **Result_Analyzer**: 实时统计分析（误码率/延迟/吞吐量）
- **Frame_Parser**: 支持CRC32校验的协议解析
- **Test_FSM**: 测试流程状态机（单次/连续/压力测试）

## 测试模式
1. 基本功能测试
   - 并行加载模式（8位/16位/32位）
   - 右移/左移串行测试
2. 性能测试
   - 最大时钟频率扫描
   - 时序裕量测量
3. 可靠性测试
   - 长时间连续运行
   - 边界条件测试
