TimeQuest Timing Analyzer report for spi_dac
Sat Mar 19 19:53:14 2022
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'divisor_reloj:cp2|clkout'
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'divisor_reloj:cp2|clkout'
 15. Slow 1200mV 85C Model Hold: 'clk'
 16. Slow 1200mV 85C Model Recovery: 'divisor_reloj:cp2|clkout'
 17. Slow 1200mV 85C Model Removal: 'divisor_reloj:cp2|clkout'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'divisor_reloj:cp2|clkout'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Slow 1200mV 85C Model Metastability Report
 25. Slow 1200mV 0C Model Fmax Summary
 26. Slow 1200mV 0C Model Setup Summary
 27. Slow 1200mV 0C Model Hold Summary
 28. Slow 1200mV 0C Model Recovery Summary
 29. Slow 1200mV 0C Model Removal Summary
 30. Slow 1200mV 0C Model Minimum Pulse Width Summary
 31. Slow 1200mV 0C Model Setup: 'divisor_reloj:cp2|clkout'
 32. Slow 1200mV 0C Model Setup: 'clk'
 33. Slow 1200mV 0C Model Hold: 'divisor_reloj:cp2|clkout'
 34. Slow 1200mV 0C Model Hold: 'clk'
 35. Slow 1200mV 0C Model Recovery: 'divisor_reloj:cp2|clkout'
 36. Slow 1200mV 0C Model Removal: 'divisor_reloj:cp2|clkout'
 37. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'divisor_reloj:cp2|clkout'
 39. Setup Times
 40. Hold Times
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Slow 1200mV 0C Model Metastability Report
 44. Fast 1200mV 0C Model Setup Summary
 45. Fast 1200mV 0C Model Hold Summary
 46. Fast 1200mV 0C Model Recovery Summary
 47. Fast 1200mV 0C Model Removal Summary
 48. Fast 1200mV 0C Model Minimum Pulse Width Summary
 49. Fast 1200mV 0C Model Setup: 'divisor_reloj:cp2|clkout'
 50. Fast 1200mV 0C Model Setup: 'clk'
 51. Fast 1200mV 0C Model Hold: 'divisor_reloj:cp2|clkout'
 52. Fast 1200mV 0C Model Hold: 'clk'
 53. Fast 1200mV 0C Model Recovery: 'divisor_reloj:cp2|clkout'
 54. Fast 1200mV 0C Model Removal: 'divisor_reloj:cp2|clkout'
 55. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 56. Fast 1200mV 0C Model Minimum Pulse Width: 'divisor_reloj:cp2|clkout'
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Fast 1200mV 0C Model Metastability Report
 62. Multicorner Timing Analysis Summary
 63. Setup Times
 64. Hold Times
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Board Trace Model Assignments
 68. Input Transition Times
 69. Slow Corner Signal Integrity Metrics
 70. Fast Corner Signal Integrity Metrics
 71. Setup Transfers
 72. Hold Transfers
 73. Recovery Transfers
 74. Removal Transfers
 75. Report TCCS
 76. Report RSKM
 77. Unconstrained Paths
 78. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; spi_dac                                            ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                             ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; Clock Name               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                      ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; clk                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                      ;
; divisor_reloj:cp2|clkout ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { divisor_reloj:cp2|clkout } ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                      ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note                                                          ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
; 276.85 MHz ; 276.85 MHz      ; divisor_reloj:cp2|clkout ;                                                               ;
; 928.51 MHz ; 250.0 MHz       ; clk                      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary               ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; divisor_reloj:cp2|clkout ; -1.306 ; -23.217       ;
; clk                      ; -0.077 ; -0.210        ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary               ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; divisor_reloj:cp2|clkout ; 0.358 ; 0.000         ;
; clk                      ; 0.359 ; 0.000         ;
+--------------------------+-------+---------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary            ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; divisor_reloj:cp2|clkout ; -0.950 ; -4.134        ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary            ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; divisor_reloj:cp2|clkout ; 1.339 ; 0.000         ;
+--------------------------+-------+---------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; clk                      ; -3.000 ; -7.000        ;
; divisor_reloj:cp2|clkout ; -1.000 ; -24.000       ;
+--------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'divisor_reloj:cp2|clkout'                                                                                                       ;
+--------+---------------------------+---------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -1.306 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[3]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.007      ; 1.808      ;
; -1.306 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[4]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.007      ; 1.808      ;
; -1.306 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[5]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.007      ; 1.808      ;
; -1.306 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[6]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.007      ; 1.808      ;
; -1.306 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[7]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.007      ; 1.808      ;
; -1.306 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[8]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.007      ; 1.808      ;
; -1.306 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[9]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.007      ; 1.808      ;
; -1.306 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[10]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.007      ; 1.808      ;
; -1.306 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[11]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.007      ; 1.808      ;
; -1.306 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[12]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.007      ; 1.808      ;
; -1.306 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[13]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.007      ; 1.808      ;
; -1.306 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[14]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.007      ; 1.808      ;
; -1.306 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[15]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.007      ; 1.808      ;
; -1.147 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[3]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.007      ; 1.649      ;
; -1.147 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[4]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.007      ; 1.649      ;
; -1.147 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[5]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.007      ; 1.649      ;
; -1.147 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[6]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.007      ; 1.649      ;
; -1.147 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[7]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.007      ; 1.649      ;
; -1.147 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[8]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.007      ; 1.649      ;
; -1.147 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[9]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.007      ; 1.649      ;
; -1.147 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[10]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.007      ; 1.649      ;
; -1.147 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[11]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.007      ; 1.649      ;
; -1.147 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[12]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.007      ; 1.649      ;
; -1.147 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[13]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.007      ; 1.649      ;
; -1.147 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[14]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.007      ; 1.649      ;
; -1.147 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[15]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.007      ; 1.649      ;
; -1.074 ; contador:cp4|Q[3]         ; uc_spi_out:cp5|est.e0     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; -0.130     ; 1.439      ;
; -1.067 ; contador:cp4|Q[3]         ; uc_spi_out:cp5|est.e2     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; -0.130     ; 1.432      ;
; -0.938 ; contador:cp4|Q[1]         ; uc_spi_out:cp5|est.e0     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; -0.130     ; 1.303      ;
; -0.931 ; contador:cp4|Q[1]         ; uc_spi_out:cp5|est.e2     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; -0.130     ; 1.296      ;
; -0.904 ; contador:cp4|Q[0]         ; uc_spi_out:cp5|est.e0     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; -0.131     ; 1.268      ;
; -0.897 ; contador:cp4|Q[0]         ; uc_spi_out:cp5|est.e2     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; -0.131     ; 1.261      ;
; -0.853 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[2]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.007      ; 1.355      ;
; -0.712 ; contador:cp4|Q[0]         ; contador:cp4|Q[4]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.062     ; 1.645      ;
; -0.679 ; contador:cp4|Q[2]         ; uc_spi_out:cp5|est.e0     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; -0.130     ; 1.044      ;
; -0.672 ; contador:cp4|Q[2]         ; uc_spi_out:cp5|est.e2     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; -0.130     ; 1.037      ;
; -0.640 ; uc_spi_out:cp5|est.e2     ; contador:cp4|Q[1]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.007      ; 1.142      ;
; -0.640 ; uc_spi_out:cp5|est.e2     ; contador:cp4|Q[2]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.007      ; 1.142      ;
; -0.640 ; uc_spi_out:cp5|est.e2     ; contador:cp4|Q[3]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.007      ; 1.142      ;
; -0.640 ; uc_spi_out:cp5|est.e2     ; contador:cp4|Q[4]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.007      ; 1.142      ;
; -0.622 ; contador:cp4|Q[0]         ; contador:cp4|Q[3]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.062     ; 1.555      ;
; -0.621 ; contador:cp4|Q[4]         ; uc_spi_out:cp5|est.e0     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; -0.130     ; 0.986      ;
; -0.599 ; contador:cp4|Q[4]         ; uc_spi_out:cp5|est.e2     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; -0.130     ; 0.964      ;
; -0.596 ; contador:cp4|Q[0]         ; contador:cp4|Q[2]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.062     ; 1.529      ;
; -0.596 ; contador:cp4|Q[3]         ; contador:cp4|Q[4]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.061     ; 1.530      ;
; -0.576 ; contador:cp4|Q[2]         ; contador:cp4|Q[3]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.061     ; 1.510      ;
; -0.572 ; contador:cp4|Q[1]         ; contador:cp4|Q[4]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.061     ; 1.506      ;
; -0.570 ; contador:cp4|Q[2]         ; contador:cp4|Q[4]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.061     ; 1.504      ;
; -0.541 ; impulso_ini:cp3|estado.e1 ; uc_spi_out:cp5|est.e0     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.060     ; 1.476      ;
; -0.495 ; contador:cp4|Q[1]         ; contador:cp4|Q[3]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.061     ; 1.429      ;
; -0.456 ; contador:cp4|Q[1]         ; contador:cp4|Q[2]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.061     ; 1.390      ;
; -0.403 ; uc_spi_out:cp5|est.e2     ; contador:cp4|Q[0]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.007      ; 0.905      ;
; -0.402 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[2]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.007      ; 0.904      ;
; -0.207 ; uc_spi_out:cp5|est.e0     ; uc_spi_out:cp5|est.e0     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.060     ; 1.142      ;
; -0.196 ; contador:cp4|Q[3]         ; contador:cp4|Q[3]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.061     ; 1.130      ;
; -0.192 ; contador:cp4|Q[0]         ; contador:cp4|Q[1]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.062     ; 1.125      ;
; -0.136 ; impulso_ini:cp3|estado.e1 ; uc_spi_out:cp5|est.e1     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.060     ; 1.071      ;
; -0.113 ; contador:cp4|Q[4]         ; contador:cp4|Q[4]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.061     ; 1.047      ;
; -0.074 ; impulso_ini:cp3|estado.e1 ; impulso_ini:cp3|estado.e0 ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.060     ; 1.009      ;
; -0.070 ; uc_spi_out:cp5|est.e2     ; uc_spi_out:cp5|est.e0     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.060     ; 1.005      ;
; -0.063 ; contador:cp4|Q[1]         ; contador:cp4|Q[1]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.061     ; 0.997      ;
; -0.060 ; reg_des:cp1|Q[3]          ; reg_des:cp1|Q[4]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.062     ; 0.993      ;
; -0.060 ; reg_des:cp1|Q[7]          ; reg_des:cp1|Q[8]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.062     ; 0.993      ;
; -0.059 ; reg_des:cp1|Q[5]          ; reg_des:cp1|Q[6]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.062     ; 0.992      ;
; -0.056 ; reg_des:cp1|Q[11]         ; reg_des:cp1|Q[12]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.062     ; 0.989      ;
; -0.055 ; reg_des:cp1|Q[2]          ; reg_des:cp1|Q[3]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.062     ; 0.988      ;
; -0.055 ; reg_des:cp1|Q[4]          ; reg_des:cp1|Q[5]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.062     ; 0.988      ;
; -0.055 ; reg_des:cp1|Q[13]         ; reg_des:cp1|Q[14]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.062     ; 0.988      ;
; -0.054 ; reg_des:cp1|Q[10]         ; reg_des:cp1|Q[11]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.062     ; 0.987      ;
; -0.052 ; reg_des:cp1|Q[6]          ; reg_des:cp1|Q[7]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.062     ; 0.985      ;
; -0.052 ; reg_des:cp1|Q[12]         ; reg_des:cp1|Q[13]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.062     ; 0.985      ;
; -0.050 ; uc_spi_out:cp5|est.e1     ; uc_spi_out:cp5|est.e2     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.060     ; 0.985      ;
; -0.041 ; reg_des:cp1|Q[9]          ; reg_des:cp1|Q[10]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.062     ; 0.974      ;
; -0.040 ; contador:cp4|Q[2]         ; contador:cp4|Q[2]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.061     ; 0.974      ;
; 0.104  ; reg_des:cp1|Q[8]          ; reg_des:cp1|Q[9]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.062     ; 0.829      ;
; 0.107  ; reg_des:cp1|Q[14]         ; reg_des:cp1|Q[15]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.062     ; 0.826      ;
; 0.214  ; uc_spi_out:cp5|est.e0     ; uc_spi_out:cp5|est.e1     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.060     ; 0.721      ;
; 0.245  ; impulso_ini:cp3|estado.e0 ; impulso_ini:cp3|estado.e1 ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.060     ; 0.690      ;
; 0.274  ; contador:cp4|Q[0]         ; contador:cp4|Q[0]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.062     ; 0.659      ;
; 0.296  ; reg_des:cp1|Q[2]          ; reg_des:cp1|Q[2]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.062     ; 0.637      ;
; 0.298  ; uc_spi_out:cp5|est.e2     ; uc_spi_out:cp5|est.e2     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.060     ; 0.637      ;
+--------+---------------------------+---------------------------+--------------------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                           ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -0.077 ; divisor_reloj:cp2|contador[2] ; divisor_reloj:cp2|contador[1] ; clk          ; clk         ; 1.000        ; -0.061     ; 1.011      ;
; -0.073 ; divisor_reloj:cp2|contador[1] ; divisor_reloj:cp2|contador[2] ; clk          ; clk         ; 1.000        ; -0.061     ; 1.007      ;
; -0.060 ; divisor_reloj:cp2|contador[1] ; divisor_reloj:cp2|clkout      ; clk          ; clk         ; 1.000        ; -0.061     ; 0.994      ;
; 0.095  ; divisor_reloj:cp2|contador[2] ; divisor_reloj:cp2|contador[0] ; clk          ; clk         ; 1.000        ; -0.061     ; 0.839      ;
; 0.112  ; divisor_reloj:cp2|contador[2] ; divisor_reloj:cp2|clkout      ; clk          ; clk         ; 1.000        ; -0.061     ; 0.822      ;
; 0.224  ; divisor_reloj:cp2|contador[0] ; divisor_reloj:cp2|contador[1] ; clk          ; clk         ; 1.000        ; -0.061     ; 0.710      ;
; 0.225  ; divisor_reloj:cp2|contador[0] ; divisor_reloj:cp2|clkout      ; clk          ; clk         ; 1.000        ; -0.061     ; 0.709      ;
; 0.226  ; divisor_reloj:cp2|contador[0] ; divisor_reloj:cp2|contador[2] ; clk          ; clk         ; 1.000        ; -0.061     ; 0.708      ;
; 0.275  ; divisor_reloj:cp2|contador[2] ; divisor_reloj:cp2|contador[2] ; clk          ; clk         ; 1.000        ; -0.061     ; 0.659      ;
; 0.275  ; divisor_reloj:cp2|contador[1] ; divisor_reloj:cp2|contador[1] ; clk          ; clk         ; 1.000        ; -0.061     ; 0.659      ;
; 0.275  ; divisor_reloj:cp2|contador[0] ; divisor_reloj:cp2|contador[0] ; clk          ; clk         ; 1.000        ; -0.061     ; 0.659      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'divisor_reloj:cp2|clkout'                                                                                                       ;
+-------+---------------------------+---------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.358 ; contador:cp4|Q[0]         ; contador:cp4|Q[0]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; reg_des:cp1|Q[2]          ; reg_des:cp1|Q[2]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.577      ;
; 0.360 ; uc_spi_out:cp5|est.e2     ; uc_spi_out:cp5|est.e2     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.060      ; 0.577      ;
; 0.373 ; impulso_ini:cp3|estado.e0 ; impulso_ini:cp3|estado.e1 ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.060      ; 0.590      ;
; 0.393 ; uc_spi_out:cp5|est.e0     ; uc_spi_out:cp5|est.e1     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.060      ; 0.610      ;
; 0.481 ; reg_des:cp1|Q[8]          ; reg_des:cp1|Q[9]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.700      ;
; 0.481 ; reg_des:cp1|Q[14]         ; reg_des:cp1|Q[15]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.700      ;
; 0.552 ; reg_des:cp1|Q[12]         ; reg_des:cp1|Q[13]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.771      ;
; 0.555 ; uc_spi_out:cp5|est.e1     ; uc_spi_out:cp5|est.e2     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.060      ; 0.772      ;
; 0.555 ; reg_des:cp1|Q[11]         ; reg_des:cp1|Q[12]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.774      ;
; 0.555 ; reg_des:cp1|Q[13]         ; reg_des:cp1|Q[14]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.774      ;
; 0.561 ; contador:cp4|Q[2]         ; contador:cp4|Q[2]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.061      ; 0.779      ;
; 0.566 ; reg_des:cp1|Q[9]          ; reg_des:cp1|Q[10]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.785      ;
; 0.573 ; contador:cp4|Q[1]         ; contador:cp4|Q[1]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.061      ; 0.791      ;
; 0.590 ; reg_des:cp1|Q[5]          ; reg_des:cp1|Q[6]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.809      ;
; 0.590 ; reg_des:cp1|Q[7]          ; reg_des:cp1|Q[8]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.809      ;
; 0.591 ; reg_des:cp1|Q[3]          ; reg_des:cp1|Q[4]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.810      ;
; 0.591 ; reg_des:cp1|Q[6]          ; reg_des:cp1|Q[7]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.810      ;
; 0.592 ; contador:cp4|Q[4]         ; contador:cp4|Q[4]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.061      ; 0.810      ;
; 0.592 ; reg_des:cp1|Q[2]          ; reg_des:cp1|Q[3]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.811      ;
; 0.592 ; reg_des:cp1|Q[10]         ; reg_des:cp1|Q[11]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.811      ;
; 0.593 ; reg_des:cp1|Q[4]          ; reg_des:cp1|Q[5]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.812      ;
; 0.615 ; impulso_ini:cp3|estado.e1 ; impulso_ini:cp3|estado.e0 ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.060      ; 0.832      ;
; 0.653 ; uc_spi_out:cp5|est.e2     ; uc_spi_out:cp5|est.e0     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.060      ; 0.870      ;
; 0.655 ; impulso_ini:cp3|estado.e1 ; uc_spi_out:cp5|est.e1     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.060      ; 0.872      ;
; 0.698 ; contador:cp4|Q[3]         ; contador:cp4|Q[3]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.061      ; 0.916      ;
; 0.711 ; contador:cp4|Q[0]         ; contador:cp4|Q[1]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.061      ; 0.929      ;
; 0.799 ; uc_spi_out:cp5|est.e0     ; uc_spi_out:cp5|est.e0     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.060      ; 1.016      ;
; 0.835 ; contador:cp4|Q[2]         ; contador:cp4|Q[3]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.061      ; 1.053      ;
; 0.851 ; contador:cp4|Q[1]         ; contador:cp4|Q[2]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.061      ; 1.069      ;
; 0.853 ; contador:cp4|Q[1]         ; contador:cp4|Q[3]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.061      ; 1.071      ;
; 0.945 ; contador:cp4|Q[2]         ; contador:cp4|Q[4]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.061      ; 1.163      ;
; 0.963 ; contador:cp4|Q[1]         ; contador:cp4|Q[4]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.061      ; 1.181      ;
; 0.985 ; contador:cp4|Q[0]         ; contador:cp4|Q[2]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.061      ; 1.203      ;
; 0.986 ; contador:cp4|Q[3]         ; contador:cp4|Q[4]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.061      ; 1.204      ;
; 0.987 ; contador:cp4|Q[0]         ; contador:cp4|Q[3]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.061      ; 1.205      ;
; 0.994 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[2]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.131      ; 0.802      ;
; 0.995 ; uc_spi_out:cp5|est.e2     ; contador:cp4|Q[0]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.131      ; 0.803      ;
; 1.077 ; impulso_ini:cp3|estado.e1 ; uc_spi_out:cp5|est.e0     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.060      ; 1.294      ;
; 1.097 ; contador:cp4|Q[0]         ; contador:cp4|Q[4]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.061      ; 1.315      ;
; 1.118 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[12]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.131      ; 0.926      ;
; 1.118 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[13]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.131      ; 0.926      ;
; 1.121 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[14]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.131      ; 0.929      ;
; 1.158 ; contador:cp4|Q[4]         ; uc_spi_out:cp5|est.e2     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; -0.007     ; 0.828      ;
; 1.177 ; contador:cp4|Q[4]         ; uc_spi_out:cp5|est.e0     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; -0.007     ; 0.847      ;
; 1.198 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[3]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.131      ; 1.006      ;
; 1.198 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[11]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.131      ; 1.006      ;
; 1.199 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[9]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.131      ; 1.007      ;
; 1.199 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[15]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.131      ; 1.007      ;
; 1.200 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[4]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.131      ; 1.008      ;
; 1.200 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[5]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.131      ; 1.008      ;
; 1.200 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[6]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.131      ; 1.008      ;
; 1.200 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[7]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.131      ; 1.008      ;
; 1.200 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[8]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.131      ; 1.008      ;
; 1.211 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[10]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.131      ; 1.019      ;
; 1.269 ; contador:cp4|Q[2]         ; uc_spi_out:cp5|est.e2     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; -0.007     ; 0.939      ;
; 1.277 ; contador:cp4|Q[2]         ; uc_spi_out:cp5|est.e0     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; -0.007     ; 0.947      ;
; 1.360 ; uc_spi_out:cp5|est.e2     ; contador:cp4|Q[1]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.130      ; 1.167      ;
; 1.360 ; uc_spi_out:cp5|est.e2     ; contador:cp4|Q[2]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.130      ; 1.167      ;
; 1.360 ; uc_spi_out:cp5|est.e2     ; contador:cp4|Q[3]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.130      ; 1.167      ;
; 1.360 ; uc_spi_out:cp5|est.e2     ; contador:cp4|Q[4]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.130      ; 1.167      ;
; 1.386 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[2]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.131      ; 1.194      ;
; 1.509 ; contador:cp4|Q[0]         ; uc_spi_out:cp5|est.e2     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; -0.007     ; 1.179      ;
; 1.517 ; contador:cp4|Q[0]         ; uc_spi_out:cp5|est.e0     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; -0.007     ; 1.187      ;
; 1.533 ; contador:cp4|Q[1]         ; uc_spi_out:cp5|est.e2     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; -0.007     ; 1.203      ;
; 1.541 ; contador:cp4|Q[1]         ; uc_spi_out:cp5|est.e0     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; -0.007     ; 1.211      ;
; 1.672 ; contador:cp4|Q[3]         ; uc_spi_out:cp5|est.e2     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; -0.007     ; 1.342      ;
; 1.680 ; contador:cp4|Q[3]         ; uc_spi_out:cp5|est.e0     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; -0.007     ; 1.350      ;
; 1.838 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[3]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.131      ; 1.646      ;
; 1.838 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[4]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.131      ; 1.646      ;
; 1.838 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[5]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.131      ; 1.646      ;
; 1.838 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[6]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.131      ; 1.646      ;
; 1.838 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[7]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.131      ; 1.646      ;
; 1.838 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[8]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.131      ; 1.646      ;
; 1.838 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[9]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.131      ; 1.646      ;
; 1.838 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[10]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.131      ; 1.646      ;
; 1.838 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[11]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.131      ; 1.646      ;
; 1.838 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[12]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.131      ; 1.646      ;
; 1.838 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[13]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.131      ; 1.646      ;
; 1.838 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[14]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.131      ; 1.646      ;
; 1.838 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[15]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.131      ; 1.646      ;
+-------+---------------------------+---------------------------+--------------------------+--------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                           ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.359 ; divisor_reloj:cp2|contador[1] ; divisor_reloj:cp2|contador[1] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; divisor_reloj:cp2|contador[2] ; divisor_reloj:cp2|contador[2] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.362 ; divisor_reloj:cp2|contador[0] ; divisor_reloj:cp2|contador[0] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.580      ;
; 0.385 ; divisor_reloj:cp2|contador[0] ; divisor_reloj:cp2|contador[1] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.603      ;
; 0.385 ; divisor_reloj:cp2|contador[0] ; divisor_reloj:cp2|contador[2] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.603      ;
; 0.389 ; divisor_reloj:cp2|contador[0] ; divisor_reloj:cp2|clkout      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.607      ;
; 0.501 ; divisor_reloj:cp2|contador[2] ; divisor_reloj:cp2|clkout      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.719      ;
; 0.524 ; divisor_reloj:cp2|contador[2] ; divisor_reloj:cp2|contador[0] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.742      ;
; 0.582 ; divisor_reloj:cp2|contador[1] ; divisor_reloj:cp2|contador[2] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.800      ;
; 0.600 ; divisor_reloj:cp2|contador[2] ; divisor_reloj:cp2|contador[1] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.818      ;
; 0.645 ; divisor_reloj:cp2|contador[1] ; divisor_reloj:cp2|clkout      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.863      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'divisor_reloj:cp2|clkout'                                                                                            ;
+--------+---------------------------+-------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node           ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-------------------+--------------------------+--------------------------+--------------+------------+------------+
; -0.950 ; impulso_ini:cp3|estado.e1 ; contador:cp4|Q[0] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.007      ; 1.452      ;
; -0.796 ; impulso_ini:cp3|estado.e1 ; contador:cp4|Q[1] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.007      ; 1.298      ;
; -0.796 ; impulso_ini:cp3|estado.e1 ; contador:cp4|Q[2] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.007      ; 1.298      ;
; -0.796 ; impulso_ini:cp3|estado.e1 ; contador:cp4|Q[3] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.007      ; 1.298      ;
; -0.796 ; impulso_ini:cp3|estado.e1 ; contador:cp4|Q[4] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.007      ; 1.298      ;
+--------+---------------------------+-------------------+--------------------------+--------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'divisor_reloj:cp2|clkout'                                                                                            ;
+-------+---------------------------+-------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node           ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+-------------------+--------------------------+--------------------------+--------------+------------+------------+
; 1.339 ; impulso_ini:cp3|estado.e1 ; contador:cp4|Q[1] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.130      ; 1.146      ;
; 1.339 ; impulso_ini:cp3|estado.e1 ; contador:cp4|Q[2] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.130      ; 1.146      ;
; 1.339 ; impulso_ini:cp3|estado.e1 ; contador:cp4|Q[3] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.130      ; 1.146      ;
; 1.339 ; impulso_ini:cp3|estado.e1 ; contador:cp4|Q[4] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.130      ; 1.146      ;
; 1.506 ; impulso_ini:cp3|estado.e1 ; contador:cp4|Q[0] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.131      ; 1.314      ;
+-------+---------------------------+-------------------+--------------------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                               ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|clkout      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[2] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|clkout      ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[0] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[1] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[2] ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                   ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|clkout|clk                ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[0]|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[1]|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[2]|clk           ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]     ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk       ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|clkout      ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[0] ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[1] ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[2] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                   ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]     ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk       ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|clkout|clk                ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[0]|clk           ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[1]|clk           ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[2]|clk           ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                   ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'divisor_reloj:cp2|clkout'                                                           ;
+--------+--------------+----------------+------------------+--------------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------------------------+------------+-----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Fall       ; contador:cp4|Q[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Fall       ; contador:cp4|Q[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Fall       ; contador:cp4|Q[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Fall       ; contador:cp4|Q[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Fall       ; contador:cp4|Q[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Rise       ; impulso_ini:cp3|estado.e0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Rise       ; impulso_ini:cp3|estado.e1   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Rise       ; uc_spi_out:cp5|est.e0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Rise       ; uc_spi_out:cp5|est.e1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Rise       ; uc_spi_out:cp5|est.e2       ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Fall       ; contador:cp4|Q[0]           ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Fall       ; contador:cp4|Q[1]           ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Fall       ; contador:cp4|Q[2]           ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Fall       ; contador:cp4|Q[3]           ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Fall       ; contador:cp4|Q[4]           ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[10]           ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[11]           ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[12]           ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[13]           ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[14]           ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[15]           ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[2]            ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[3]            ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[4]            ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[5]            ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[6]            ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[7]            ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[8]            ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[9]            ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; impulso_ini:cp3|estado.e0   ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; impulso_ini:cp3|estado.e1   ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; uc_spi_out:cp5|est.e0       ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; uc_spi_out:cp5|est.e1       ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; uc_spi_out:cp5|est.e2       ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Rise       ; impulso_ini:cp3|estado.e0   ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Rise       ; impulso_ini:cp3|estado.e1   ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Rise       ; uc_spi_out:cp5|est.e0       ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Rise       ; uc_spi_out:cp5|est.e1       ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Rise       ; uc_spi_out:cp5|est.e2       ;
; 0.371  ; 0.555        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Fall       ; contador:cp4|Q[0]           ;
; 0.371  ; 0.555        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Fall       ; contador:cp4|Q[1]           ;
; 0.371  ; 0.555        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Fall       ; contador:cp4|Q[2]           ;
; 0.371  ; 0.555        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Fall       ; contador:cp4|Q[3]           ;
; 0.371  ; 0.555        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Fall       ; contador:cp4|Q[4]           ;
; 0.371  ; 0.555        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[10]           ;
; 0.371  ; 0.555        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[11]           ;
; 0.371  ; 0.555        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[12]           ;
; 0.371  ; 0.555        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[13]           ;
; 0.371  ; 0.555        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[14]           ;
; 0.371  ; 0.555        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[15]           ;
; 0.371  ; 0.555        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[2]            ;
; 0.371  ; 0.555        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[3]            ;
; 0.371  ; 0.555        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[4]            ;
; 0.371  ; 0.555        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[5]            ;
; 0.371  ; 0.555        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[6]            ;
; 0.371  ; 0.555        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[7]            ;
; 0.371  ; 0.555        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[8]            ;
; 0.371  ; 0.555        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[9]            ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp1|Q[10]|clk               ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp1|Q[11]|clk               ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp1|Q[12]|clk               ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp1|Q[13]|clk               ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp1|Q[14]|clk               ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp1|Q[15]|clk               ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp1|Q[2]|clk                ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp1|Q[3]|clk                ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp1|Q[4]|clk                ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp1|Q[5]|clk                ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp1|Q[6]|clk                ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp1|Q[7]|clk                ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp1|Q[8]|clk                ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp1|Q[9]|clk                ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp3|estado.e0|clk           ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp3|estado.e1|clk           ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp4|Q[0]|clk                ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp4|Q[1]|clk                ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp4|Q[2]|clk                ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp4|Q[3]|clk                ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp4|Q[4]|clk                ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp5|est.e0|clk              ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp5|est.e1|clk              ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp5|est.e2|clk              ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp2|clkout~clkctrl|inclk[0] ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp2|clkout~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Rise       ; cp2|clkout|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp2|clkout|q                ;
+--------+--------------+----------------+------------------+--------------------------+------------+-----------------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; sc        ; divisor_reloj:cp2|clkout ; 2.258 ; 2.664 ; Rise       ; divisor_reloj:cp2|clkout ;
; din[*]    ; divisor_reloj:cp2|clkout ; 2.040 ; 2.498 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[0]   ; divisor_reloj:cp2|clkout ; 1.748 ; 2.148 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[1]   ; divisor_reloj:cp2|clkout ; 2.038 ; 2.492 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[2]   ; divisor_reloj:cp2|clkout ; 1.776 ; 2.227 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[3]   ; divisor_reloj:cp2|clkout ; 1.781 ; 2.222 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[4]   ; divisor_reloj:cp2|clkout ; 2.040 ; 2.498 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[5]   ; divisor_reloj:cp2|clkout ; 1.473 ; 1.903 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[6]   ; divisor_reloj:cp2|clkout ; 1.765 ; 2.213 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[7]   ; divisor_reloj:cp2|clkout ; 1.925 ; 2.406 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[8]   ; divisor_reloj:cp2|clkout ; 1.741 ; 2.205 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[9]   ; divisor_reloj:cp2|clkout ; 1.811 ; 2.262 ; Fall       ; divisor_reloj:cp2|clkout ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+------------------------------------------------------------------------------------------------+
; Hold Times                                                                                     ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; sc        ; divisor_reloj:cp2|clkout ; -1.563 ; -1.973 ; Rise       ; divisor_reloj:cp2|clkout ;
; din[*]    ; divisor_reloj:cp2|clkout ; -1.098 ; -1.506 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[0]   ; divisor_reloj:cp2|clkout ; -1.374 ; -1.762 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[1]   ; divisor_reloj:cp2|clkout ; -1.639 ; -2.072 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[2]   ; divisor_reloj:cp2|clkout ; -1.388 ; -1.816 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[3]   ; divisor_reloj:cp2|clkout ; -1.393 ; -1.812 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[4]   ; divisor_reloj:cp2|clkout ; -1.641 ; -2.077 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[5]   ; divisor_reloj:cp2|clkout ; -1.098 ; -1.506 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[6]   ; divisor_reloj:cp2|clkout ; -1.377 ; -1.804 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[7]   ; divisor_reloj:cp2|clkout ; -1.482 ; -1.931 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[8]   ; divisor_reloj:cp2|clkout ; -1.353 ; -1.795 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[9]   ; divisor_reloj:cp2|clkout ; -1.423 ; -1.852 ; Fall       ; divisor_reloj:cp2|clkout ;
+-----------+--------------------------+--------+--------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; cs        ; divisor_reloj:cp2|clkout ; 8.374 ; 8.557 ; Rise       ; divisor_reloj:cp2|clkout ;
; sck       ; divisor_reloj:cp2|clkout ; 7.226 ; 7.381 ; Rise       ; divisor_reloj:cp2|clkout ;
; sdo       ; divisor_reloj:cp2|clkout ; 6.673 ; 6.765 ; Rise       ; divisor_reloj:cp2|clkout ;
; cs        ; divisor_reloj:cp2|clkout ; 9.076 ; 9.168 ; Fall       ; divisor_reloj:cp2|clkout ;
; eoc       ; divisor_reloj:cp2|clkout ; 6.471 ; 6.392 ; Fall       ; divisor_reloj:cp2|clkout ;
; sck       ; divisor_reloj:cp2|clkout ; 7.786 ; 7.840 ; Fall       ; divisor_reloj:cp2|clkout ;
; sdo       ; divisor_reloj:cp2|clkout ; 7.066 ; 7.178 ; Fall       ; divisor_reloj:cp2|clkout ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; cs        ; divisor_reloj:cp2|clkout ; 7.853 ; 7.852 ; Rise       ; divisor_reloj:cp2|clkout ;
; sck       ; divisor_reloj:cp2|clkout ; 5.438 ; 7.102 ; Rise       ; divisor_reloj:cp2|clkout ;
; sdo       ; divisor_reloj:cp2|clkout ; 6.479 ; 6.567 ; Rise       ; divisor_reloj:cp2|clkout ;
; cs        ; divisor_reloj:cp2|clkout ; 7.967 ; 8.141 ; Fall       ; divisor_reloj:cp2|clkout ;
; eoc       ; divisor_reloj:cp2|clkout ; 5.659 ; 5.715 ; Fall       ; divisor_reloj:cp2|clkout ;
; sck       ; divisor_reloj:cp2|clkout ; 7.001 ; 5.543 ; Fall       ; divisor_reloj:cp2|clkout ;
; sdo       ; divisor_reloj:cp2|clkout ; 6.839 ; 6.936 ; Fall       ; divisor_reloj:cp2|clkout ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                       ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note                                                          ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
; 304.69 MHz ; 304.69 MHz      ; divisor_reloj:cp2|clkout ;                                                               ;
; 1039.5 MHz ; 250.0 MHz       ; clk                      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; divisor_reloj:cp2|clkout ; -1.141 ; -19.880       ;
; clk                      ; 0.038  ; 0.000         ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; divisor_reloj:cp2|clkout ; 0.311 ; 0.000         ;
; clk                      ; 0.313 ; 0.000         ;
+--------------------------+-------+---------------+


+---------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary             ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; divisor_reloj:cp2|clkout ; -0.810 ; -3.550        ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary             ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; divisor_reloj:cp2|clkout ; 1.263 ; 0.000         ;
+--------------------------+-------+---------------+


+---------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary  ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; clk                      ; -3.000 ; -7.000        ;
; divisor_reloj:cp2|clkout ; -1.000 ; -24.000       ;
+--------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'divisor_reloj:cp2|clkout'                                                                                                        ;
+--------+---------------------------+---------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -1.141 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[3]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; -0.011     ; 1.625      ;
; -1.141 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[4]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; -0.011     ; 1.625      ;
; -1.141 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[5]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; -0.011     ; 1.625      ;
; -1.141 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[6]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; -0.011     ; 1.625      ;
; -1.141 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[7]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; -0.011     ; 1.625      ;
; -1.141 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[8]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; -0.011     ; 1.625      ;
; -1.141 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[9]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; -0.011     ; 1.625      ;
; -1.141 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[10]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; -0.011     ; 1.625      ;
; -1.141 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[11]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; -0.011     ; 1.625      ;
; -1.141 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[12]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; -0.011     ; 1.625      ;
; -1.141 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[13]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; -0.011     ; 1.625      ;
; -1.141 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[14]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; -0.011     ; 1.625      ;
; -1.141 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[15]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; -0.011     ; 1.625      ;
; -0.999 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[3]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; -0.011     ; 1.483      ;
; -0.999 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[4]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; -0.011     ; 1.483      ;
; -0.999 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[5]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; -0.011     ; 1.483      ;
; -0.999 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[6]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; -0.011     ; 1.483      ;
; -0.999 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[7]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; -0.011     ; 1.483      ;
; -0.999 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[8]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; -0.011     ; 1.483      ;
; -0.999 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[9]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; -0.011     ; 1.483      ;
; -0.999 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[10]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; -0.011     ; 1.483      ;
; -0.999 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[11]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; -0.011     ; 1.483      ;
; -0.999 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[12]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; -0.011     ; 1.483      ;
; -0.999 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[13]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; -0.011     ; 1.483      ;
; -0.999 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[14]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; -0.011     ; 1.483      ;
; -0.999 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[15]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; -0.011     ; 1.483      ;
; -0.888 ; contador:cp4|Q[3]         ; uc_spi_out:cp5|est.e0     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; -0.102     ; 1.281      ;
; -0.879 ; contador:cp4|Q[3]         ; uc_spi_out:cp5|est.e2     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; -0.102     ; 1.272      ;
; -0.769 ; contador:cp4|Q[1]         ; uc_spi_out:cp5|est.e0     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; -0.102     ; 1.162      ;
; -0.762 ; contador:cp4|Q[1]         ; uc_spi_out:cp5|est.e2     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; -0.102     ; 1.155      ;
; -0.746 ; contador:cp4|Q[0]         ; uc_spi_out:cp5|est.e0     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; -0.102     ; 1.139      ;
; -0.739 ; contador:cp4|Q[0]         ; uc_spi_out:cp5|est.e2     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; -0.102     ; 1.132      ;
; -0.733 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[2]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; -0.011     ; 1.217      ;
; -0.552 ; uc_spi_out:cp5|est.e2     ; contador:cp4|Q[1]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; -0.012     ; 1.035      ;
; -0.552 ; uc_spi_out:cp5|est.e2     ; contador:cp4|Q[2]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; -0.012     ; 1.035      ;
; -0.552 ; uc_spi_out:cp5|est.e2     ; contador:cp4|Q[3]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; -0.012     ; 1.035      ;
; -0.552 ; uc_spi_out:cp5|est.e2     ; contador:cp4|Q[4]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; -0.012     ; 1.035      ;
; -0.542 ; contador:cp4|Q[2]         ; uc_spi_out:cp5|est.e0     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; -0.102     ; 0.935      ;
; -0.535 ; contador:cp4|Q[2]         ; uc_spi_out:cp5|est.e2     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; -0.102     ; 0.928      ;
; -0.534 ; contador:cp4|Q[0]         ; contador:cp4|Q[4]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.054     ; 1.475      ;
; -0.486 ; contador:cp4|Q[4]         ; uc_spi_out:cp5|est.e0     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; -0.102     ; 0.879      ;
; -0.468 ; contador:cp4|Q[4]         ; uc_spi_out:cp5|est.e2     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; -0.102     ; 0.861      ;
; -0.444 ; contador:cp4|Q[0]         ; contador:cp4|Q[3]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.054     ; 1.385      ;
; -0.434 ; contador:cp4|Q[0]         ; contador:cp4|Q[2]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.054     ; 1.375      ;
; -0.432 ; contador:cp4|Q[3]         ; contador:cp4|Q[4]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.054     ; 1.373      ;
; -0.399 ; contador:cp4|Q[2]         ; contador:cp4|Q[3]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.054     ; 1.340      ;
; -0.396 ; contador:cp4|Q[1]         ; contador:cp4|Q[4]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.054     ; 1.337      ;
; -0.381 ; contador:cp4|Q[2]         ; contador:cp4|Q[4]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.054     ; 1.322      ;
; -0.380 ; impulso_ini:cp3|estado.e1 ; uc_spi_out:cp5|est.e0     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.056     ; 1.319      ;
; -0.331 ; contador:cp4|Q[1]         ; contador:cp4|Q[3]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.054     ; 1.272      ;
; -0.325 ; uc_spi_out:cp5|est.e2     ; contador:cp4|Q[0]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; -0.011     ; 0.809      ;
; -0.324 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[2]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; -0.011     ; 0.808      ;
; -0.296 ; contador:cp4|Q[1]         ; contador:cp4|Q[2]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.054     ; 1.237      ;
; -0.082 ; uc_spi_out:cp5|est.e0     ; uc_spi_out:cp5|est.e0     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.056     ; 1.021      ;
; -0.058 ; contador:cp4|Q[3]         ; contador:cp4|Q[3]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.054     ; 0.999      ;
; -0.056 ; contador:cp4|Q[0]         ; contador:cp4|Q[1]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.054     ; 0.997      ;
; -0.014 ; impulso_ini:cp3|estado.e1 ; uc_spi_out:cp5|est.e1     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.056     ; 0.953      ;
; 0.013  ; contador:cp4|Q[4]         ; contador:cp4|Q[4]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.054     ; 0.928      ;
; 0.043  ; impulso_ini:cp3|estado.e1 ; impulso_ini:cp3|estado.e0 ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.056     ; 0.896      ;
; 0.043  ; uc_spi_out:cp5|est.e2     ; uc_spi_out:cp5|est.e0     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.056     ; 0.896      ;
; 0.057  ; contador:cp4|Q[1]         ; contador:cp4|Q[1]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.054     ; 0.884      ;
; 0.061  ; reg_des:cp1|Q[3]          ; reg_des:cp1|Q[4]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.053     ; 0.881      ;
; 0.062  ; reg_des:cp1|Q[5]          ; reg_des:cp1|Q[6]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.053     ; 0.880      ;
; 0.062  ; reg_des:cp1|Q[7]          ; reg_des:cp1|Q[8]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.053     ; 0.880      ;
; 0.066  ; uc_spi_out:cp5|est.e1     ; uc_spi_out:cp5|est.e2     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.056     ; 0.873      ;
; 0.066  ; reg_des:cp1|Q[4]          ; reg_des:cp1|Q[5]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.053     ; 0.876      ;
; 0.066  ; reg_des:cp1|Q[11]         ; reg_des:cp1|Q[12]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.053     ; 0.876      ;
; 0.066  ; reg_des:cp1|Q[13]         ; reg_des:cp1|Q[14]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.053     ; 0.876      ;
; 0.067  ; reg_des:cp1|Q[2]          ; reg_des:cp1|Q[3]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.053     ; 0.875      ;
; 0.067  ; reg_des:cp1|Q[10]         ; reg_des:cp1|Q[11]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.053     ; 0.875      ;
; 0.069  ; reg_des:cp1|Q[6]          ; reg_des:cp1|Q[7]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.053     ; 0.873      ;
; 0.069  ; contador:cp4|Q[2]         ; contador:cp4|Q[2]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.054     ; 0.872      ;
; 0.070  ; reg_des:cp1|Q[12]         ; reg_des:cp1|Q[13]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.053     ; 0.872      ;
; 0.079  ; reg_des:cp1|Q[9]          ; reg_des:cp1|Q[10]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.053     ; 0.863      ;
; 0.201  ; reg_des:cp1|Q[8]          ; reg_des:cp1|Q[9]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.053     ; 0.741      ;
; 0.205  ; reg_des:cp1|Q[14]         ; reg_des:cp1|Q[15]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.053     ; 0.737      ;
; 0.292  ; uc_spi_out:cp5|est.e0     ; uc_spi_out:cp5|est.e1     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.056     ; 0.647      ;
; 0.319  ; impulso_ini:cp3|estado.e0 ; impulso_ini:cp3|estado.e1 ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.056     ; 0.620      ;
; 0.359  ; contador:cp4|Q[0]         ; contador:cp4|Q[0]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.053     ; 0.583      ;
; 0.377  ; uc_spi_out:cp5|est.e2     ; uc_spi_out:cp5|est.e2     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.056     ; 0.562      ;
; 0.380  ; reg_des:cp1|Q[2]          ; reg_des:cp1|Q[2]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.053     ; 0.562      ;
+--------+---------------------------+---------------------------+--------------------------+--------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                           ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.038 ; divisor_reloj:cp2|contador[2] ; divisor_reloj:cp2|contador[1] ; clk          ; clk         ; 1.000        ; -0.054     ; 0.903      ;
; 0.046 ; divisor_reloj:cp2|contador[1] ; divisor_reloj:cp2|contador[2] ; clk          ; clk         ; 1.000        ; -0.054     ; 0.895      ;
; 0.052 ; divisor_reloj:cp2|contador[1] ; divisor_reloj:cp2|clkout      ; clk          ; clk         ; 1.000        ; -0.054     ; 0.889      ;
; 0.191 ; divisor_reloj:cp2|contador[2] ; divisor_reloj:cp2|contador[0] ; clk          ; clk         ; 1.000        ; -0.054     ; 0.750      ;
; 0.198 ; divisor_reloj:cp2|contador[2] ; divisor_reloj:cp2|clkout      ; clk          ; clk         ; 1.000        ; -0.054     ; 0.743      ;
; 0.304 ; divisor_reloj:cp2|contador[0] ; divisor_reloj:cp2|contador[1] ; clk          ; clk         ; 1.000        ; -0.054     ; 0.637      ;
; 0.306 ; divisor_reloj:cp2|contador[0] ; divisor_reloj:cp2|contador[2] ; clk          ; clk         ; 1.000        ; -0.054     ; 0.635      ;
; 0.313 ; divisor_reloj:cp2|contador[0] ; divisor_reloj:cp2|clkout      ; clk          ; clk         ; 1.000        ; -0.054     ; 0.628      ;
; 0.358 ; divisor_reloj:cp2|contador[2] ; divisor_reloj:cp2|contador[2] ; clk          ; clk         ; 1.000        ; -0.054     ; 0.583      ;
; 0.358 ; divisor_reloj:cp2|contador[1] ; divisor_reloj:cp2|contador[1] ; clk          ; clk         ; 1.000        ; -0.054     ; 0.583      ;
; 0.358 ; divisor_reloj:cp2|contador[0] ; divisor_reloj:cp2|contador[0] ; clk          ; clk         ; 1.000        ; -0.054     ; 0.583      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'divisor_reloj:cp2|clkout'                                                                                                        ;
+-------+---------------------------+---------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.311 ; uc_spi_out:cp5|est.e2     ; uc_spi_out:cp5|est.e2     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.056      ; 0.511      ;
; 0.314 ; contador:cp4|Q[0]         ; contador:cp4|Q[0]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.053      ; 0.511      ;
; 0.314 ; reg_des:cp1|Q[2]          ; reg_des:cp1|Q[2]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.053      ; 0.511      ;
; 0.329 ; impulso_ini:cp3|estado.e0 ; impulso_ini:cp3|estado.e1 ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.056      ; 0.529      ;
; 0.348 ; uc_spi_out:cp5|est.e0     ; uc_spi_out:cp5|est.e1     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.056      ; 0.548      ;
; 0.436 ; reg_des:cp1|Q[8]          ; reg_des:cp1|Q[9]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.053      ; 0.633      ;
; 0.436 ; reg_des:cp1|Q[14]         ; reg_des:cp1|Q[15]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.053      ; 0.633      ;
; 0.497 ; uc_spi_out:cp5|est.e1     ; uc_spi_out:cp5|est.e2     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.056      ; 0.697      ;
; 0.498 ; reg_des:cp1|Q[12]         ; reg_des:cp1|Q[13]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.053      ; 0.695      ;
; 0.501 ; reg_des:cp1|Q[11]         ; reg_des:cp1|Q[12]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.053      ; 0.698      ;
; 0.502 ; reg_des:cp1|Q[13]         ; reg_des:cp1|Q[14]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.053      ; 0.699      ;
; 0.505 ; contador:cp4|Q[2]         ; contador:cp4|Q[2]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.703      ;
; 0.512 ; reg_des:cp1|Q[9]          ; reg_des:cp1|Q[10]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.053      ; 0.709      ;
; 0.516 ; contador:cp4|Q[1]         ; contador:cp4|Q[1]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.714      ;
; 0.529 ; contador:cp4|Q[4]         ; contador:cp4|Q[4]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.727      ;
; 0.531 ; reg_des:cp1|Q[5]          ; reg_des:cp1|Q[6]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.053      ; 0.728      ;
; 0.531 ; reg_des:cp1|Q[7]          ; reg_des:cp1|Q[8]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.053      ; 0.728      ;
; 0.532 ; reg_des:cp1|Q[3]          ; reg_des:cp1|Q[4]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.053      ; 0.729      ;
; 0.533 ; reg_des:cp1|Q[6]          ; reg_des:cp1|Q[7]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.053      ; 0.730      ;
; 0.534 ; reg_des:cp1|Q[2]          ; reg_des:cp1|Q[3]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.053      ; 0.731      ;
; 0.534 ; reg_des:cp1|Q[10]         ; reg_des:cp1|Q[11]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.053      ; 0.731      ;
; 0.535 ; reg_des:cp1|Q[4]          ; reg_des:cp1|Q[5]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.053      ; 0.732      ;
; 0.550 ; impulso_ini:cp3|estado.e1 ; impulso_ini:cp3|estado.e0 ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.056      ; 0.750      ;
; 0.576 ; uc_spi_out:cp5|est.e2     ; uc_spi_out:cp5|est.e0     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.056      ; 0.776      ;
; 0.584 ; impulso_ini:cp3|estado.e1 ; uc_spi_out:cp5|est.e1     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.056      ; 0.784      ;
; 0.636 ; contador:cp4|Q[3]         ; contador:cp4|Q[3]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.834      ;
; 0.653 ; contador:cp4|Q[0]         ; contador:cp4|Q[1]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.053      ; 0.850      ;
; 0.720 ; uc_spi_out:cp5|est.e0     ; uc_spi_out:cp5|est.e0     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.056      ; 0.920      ;
; 0.750 ; contador:cp4|Q[2]         ; contador:cp4|Q[3]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.948      ;
; 0.755 ; contador:cp4|Q[1]         ; contador:cp4|Q[2]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.953      ;
; 0.762 ; contador:cp4|Q[1]         ; contador:cp4|Q[3]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.960      ;
; 0.839 ; contador:cp4|Q[2]         ; contador:cp4|Q[4]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 1.037      ;
; 0.851 ; contador:cp4|Q[1]         ; contador:cp4|Q[4]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 1.049      ;
; 0.885 ; contador:cp4|Q[3]         ; contador:cp4|Q[4]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 1.083      ;
; 0.888 ; contador:cp4|Q[0]         ; contador:cp4|Q[2]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.053      ; 1.085      ;
; 0.895 ; contador:cp4|Q[0]         ; contador:cp4|Q[3]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.053      ; 1.092      ;
; 0.966 ; uc_spi_out:cp5|est.e2     ; contador:cp4|Q[0]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.102      ; 0.732      ;
; 0.966 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[2]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.102      ; 0.732      ;
; 0.971 ; impulso_ini:cp3|estado.e1 ; uc_spi_out:cp5|est.e0     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.056      ; 1.171      ;
; 0.984 ; contador:cp4|Q[0]         ; contador:cp4|Q[4]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.053      ; 1.181      ;
; 1.066 ; contador:cp4|Q[4]         ; uc_spi_out:cp5|est.e2     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.012      ; 0.742      ;
; 1.075 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[12]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.102      ; 0.841      ;
; 1.075 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[13]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.102      ; 0.841      ;
; 1.078 ; contador:cp4|Q[4]         ; uc_spi_out:cp5|est.e0     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.012      ; 0.754      ;
; 1.079 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[14]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.102      ; 0.845      ;
; 1.145 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[9]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.102      ; 0.911      ;
; 1.157 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[3]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.102      ; 0.923      ;
; 1.157 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[4]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.102      ; 0.923      ;
; 1.157 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[6]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.102      ; 0.923      ;
; 1.157 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[7]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.102      ; 0.923      ;
; 1.158 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[5]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.102      ; 0.924      ;
; 1.158 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[8]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.102      ; 0.924      ;
; 1.158 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[10]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.102      ; 0.924      ;
; 1.158 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[11]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.102      ; 0.924      ;
; 1.158 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[15]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.102      ; 0.924      ;
; 1.169 ; contador:cp4|Q[2]         ; uc_spi_out:cp5|est.e2     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.012      ; 0.845      ;
; 1.179 ; contador:cp4|Q[2]         ; uc_spi_out:cp5|est.e0     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.012      ; 0.855      ;
; 1.285 ; uc_spi_out:cp5|est.e2     ; contador:cp4|Q[1]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.102      ; 1.051      ;
; 1.285 ; uc_spi_out:cp5|est.e2     ; contador:cp4|Q[2]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.102      ; 1.051      ;
; 1.285 ; uc_spi_out:cp5|est.e2     ; contador:cp4|Q[3]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.102      ; 1.051      ;
; 1.285 ; uc_spi_out:cp5|est.e2     ; contador:cp4|Q[4]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.102      ; 1.051      ;
; 1.312 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[2]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.102      ; 1.078      ;
; 1.396 ; contador:cp4|Q[0]         ; uc_spi_out:cp5|est.e2     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.011      ; 1.071      ;
; 1.405 ; contador:cp4|Q[1]         ; uc_spi_out:cp5|est.e2     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.012      ; 1.081      ;
; 1.406 ; contador:cp4|Q[0]         ; uc_spi_out:cp5|est.e0     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.011      ; 1.081      ;
; 1.415 ; contador:cp4|Q[1]         ; uc_spi_out:cp5|est.e0     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.012      ; 1.091      ;
; 1.533 ; contador:cp4|Q[3]         ; uc_spi_out:cp5|est.e2     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.012      ; 1.209      ;
; 1.541 ; contador:cp4|Q[3]         ; uc_spi_out:cp5|est.e0     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.012      ; 1.217      ;
; 1.735 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[3]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.102      ; 1.501      ;
; 1.735 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[4]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.102      ; 1.501      ;
; 1.735 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[5]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.102      ; 1.501      ;
; 1.735 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[6]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.102      ; 1.501      ;
; 1.735 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[7]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.102      ; 1.501      ;
; 1.735 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[8]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.102      ; 1.501      ;
; 1.735 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[9]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.102      ; 1.501      ;
; 1.735 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[10]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.102      ; 1.501      ;
; 1.735 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[11]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.102      ; 1.501      ;
; 1.735 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[12]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.102      ; 1.501      ;
; 1.735 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[13]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.102      ; 1.501      ;
; 1.735 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[14]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.102      ; 1.501      ;
; 1.735 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[15]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.102      ; 1.501      ;
+-------+---------------------------+---------------------------+--------------------------+--------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                            ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.313 ; divisor_reloj:cp2|contador[1] ; divisor_reloj:cp2|contador[1] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; divisor_reloj:cp2|contador[2] ; divisor_reloj:cp2|contador[2] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.321 ; divisor_reloj:cp2|contador[0] ; divisor_reloj:cp2|contador[0] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.519      ;
; 0.343 ; divisor_reloj:cp2|contador[0] ; divisor_reloj:cp2|contador[1] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.541      ;
; 0.343 ; divisor_reloj:cp2|contador[0] ; divisor_reloj:cp2|contador[2] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.541      ;
; 0.353 ; divisor_reloj:cp2|contador[0] ; divisor_reloj:cp2|clkout      ; clk          ; clk         ; 0.000        ; 0.054      ; 0.551      ;
; 0.446 ; divisor_reloj:cp2|contador[2] ; divisor_reloj:cp2|clkout      ; clk          ; clk         ; 0.000        ; 0.054      ; 0.644      ;
; 0.473 ; divisor_reloj:cp2|contador[2] ; divisor_reloj:cp2|contador[0] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.671      ;
; 0.522 ; divisor_reloj:cp2|contador[1] ; divisor_reloj:cp2|contador[2] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.720      ;
; 0.537 ; divisor_reloj:cp2|contador[2] ; divisor_reloj:cp2|contador[1] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.735      ;
; 0.576 ; divisor_reloj:cp2|contador[1] ; divisor_reloj:cp2|clkout      ; clk          ; clk         ; 0.000        ; 0.054      ; 0.774      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'divisor_reloj:cp2|clkout'                                                                                             ;
+--------+---------------------------+-------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node           ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-------------------+--------------------------+--------------------------+--------------+------------+------------+
; -0.810 ; impulso_ini:cp3|estado.e1 ; contador:cp4|Q[0] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; -0.011     ; 1.294      ;
; -0.685 ; impulso_ini:cp3|estado.e1 ; contador:cp4|Q[1] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; -0.012     ; 1.168      ;
; -0.685 ; impulso_ini:cp3|estado.e1 ; contador:cp4|Q[2] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; -0.012     ; 1.168      ;
; -0.685 ; impulso_ini:cp3|estado.e1 ; contador:cp4|Q[3] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; -0.012     ; 1.168      ;
; -0.685 ; impulso_ini:cp3|estado.e1 ; contador:cp4|Q[4] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; -0.012     ; 1.168      ;
+--------+---------------------------+-------------------+--------------------------+--------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'divisor_reloj:cp2|clkout'                                                                                             ;
+-------+---------------------------+-------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node           ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+-------------------+--------------------------+--------------------------+--------------+------------+------------+
; 1.263 ; impulso_ini:cp3|estado.e1 ; contador:cp4|Q[1] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.102      ; 1.029      ;
; 1.263 ; impulso_ini:cp3|estado.e1 ; contador:cp4|Q[2] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.102      ; 1.029      ;
; 1.263 ; impulso_ini:cp3|estado.e1 ; contador:cp4|Q[3] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.102      ; 1.029      ;
; 1.263 ; impulso_ini:cp3|estado.e1 ; contador:cp4|Q[4] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.102      ; 1.029      ;
; 1.414 ; impulso_ini:cp3|estado.e1 ; contador:cp4|Q[0] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.102      ; 1.180      ;
+-------+---------------------------+-------------------+--------------------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|clkout      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[2] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|clkout      ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[0] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[1] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[2] ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                   ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|clkout|clk                ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[0]|clk           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[1]|clk           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[2]|clk           ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]     ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk       ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|clkout      ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[0] ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[1] ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[2] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                   ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]     ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk       ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|clkout|clk                ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[0]|clk           ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[1]|clk           ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[2]|clk           ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                   ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'divisor_reloj:cp2|clkout'                                                            ;
+--------+--------------+----------------+------------------+--------------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------------------------+------------+-----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Fall       ; contador:cp4|Q[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Fall       ; contador:cp4|Q[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Fall       ; contador:cp4|Q[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Fall       ; contador:cp4|Q[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Fall       ; contador:cp4|Q[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Rise       ; impulso_ini:cp3|estado.e0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Rise       ; impulso_ini:cp3|estado.e1   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Rise       ; uc_spi_out:cp5|est.e0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Rise       ; uc_spi_out:cp5|est.e1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Rise       ; uc_spi_out:cp5|est.e2       ;
; 0.252  ; 0.468        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Fall       ; contador:cp4|Q[0]           ;
; 0.252  ; 0.468        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Fall       ; contador:cp4|Q[1]           ;
; 0.252  ; 0.468        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Fall       ; contador:cp4|Q[2]           ;
; 0.252  ; 0.468        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Fall       ; contador:cp4|Q[3]           ;
; 0.252  ; 0.468        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Fall       ; contador:cp4|Q[4]           ;
; 0.252  ; 0.468        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[10]           ;
; 0.252  ; 0.468        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[11]           ;
; 0.252  ; 0.468        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[12]           ;
; 0.252  ; 0.468        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[13]           ;
; 0.252  ; 0.468        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[14]           ;
; 0.252  ; 0.468        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[15]           ;
; 0.252  ; 0.468        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[2]            ;
; 0.252  ; 0.468        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[3]            ;
; 0.252  ; 0.468        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[4]            ;
; 0.252  ; 0.468        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[5]            ;
; 0.252  ; 0.468        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[6]            ;
; 0.252  ; 0.468        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[7]            ;
; 0.252  ; 0.468        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[8]            ;
; 0.252  ; 0.468        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[9]            ;
; 0.293  ; 0.477        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; impulso_ini:cp3|estado.e0   ;
; 0.293  ; 0.477        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; impulso_ini:cp3|estado.e1   ;
; 0.293  ; 0.477        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; uc_spi_out:cp5|est.e0       ;
; 0.293  ; 0.477        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; uc_spi_out:cp5|est.e1       ;
; 0.293  ; 0.477        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; uc_spi_out:cp5|est.e2       ;
; 0.305  ; 0.521        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Rise       ; impulso_ini:cp3|estado.e0   ;
; 0.305  ; 0.521        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Rise       ; impulso_ini:cp3|estado.e1   ;
; 0.305  ; 0.521        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Rise       ; uc_spi_out:cp5|est.e0       ;
; 0.305  ; 0.521        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Rise       ; uc_spi_out:cp5|est.e1       ;
; 0.305  ; 0.521        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Rise       ; uc_spi_out:cp5|est.e2       ;
; 0.347  ; 0.531        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Fall       ; contador:cp4|Q[1]           ;
; 0.347  ; 0.531        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Fall       ; contador:cp4|Q[2]           ;
; 0.347  ; 0.531        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Fall       ; contador:cp4|Q[3]           ;
; 0.347  ; 0.531        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Fall       ; contador:cp4|Q[4]           ;
; 0.348  ; 0.532        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Fall       ; contador:cp4|Q[0]           ;
; 0.348  ; 0.532        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[10]           ;
; 0.348  ; 0.532        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[11]           ;
; 0.348  ; 0.532        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[12]           ;
; 0.348  ; 0.532        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[13]           ;
; 0.348  ; 0.532        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[14]           ;
; 0.348  ; 0.532        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[15]           ;
; 0.348  ; 0.532        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[2]            ;
; 0.348  ; 0.532        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[3]            ;
; 0.348  ; 0.532        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[4]            ;
; 0.348  ; 0.532        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[5]            ;
; 0.348  ; 0.532        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[6]            ;
; 0.348  ; 0.532        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[7]            ;
; 0.348  ; 0.532        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[8]            ;
; 0.348  ; 0.532        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[9]            ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp1|Q[10]|clk               ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp1|Q[11]|clk               ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp1|Q[12]|clk               ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp1|Q[13]|clk               ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp1|Q[14]|clk               ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp1|Q[15]|clk               ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp1|Q[2]|clk                ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp1|Q[3]|clk                ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp1|Q[4]|clk                ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp1|Q[5]|clk                ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp1|Q[6]|clk                ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp1|Q[7]|clk                ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp1|Q[8]|clk                ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp1|Q[9]|clk                ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp3|estado.e0|clk           ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp3|estado.e1|clk           ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp4|Q[0]|clk                ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp4|Q[1]|clk                ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp4|Q[2]|clk                ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp4|Q[3]|clk                ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp4|Q[4]|clk                ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp5|est.e0|clk              ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp5|est.e1|clk              ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp5|est.e2|clk              ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp2|clkout~clkctrl|inclk[0] ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp2|clkout~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Rise       ; cp2|clkout|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp2|clkout|q                ;
+--------+--------------+----------------+------------------+--------------------------+------------+-----------------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; sc        ; divisor_reloj:cp2|clkout ; 2.010 ; 2.345 ; Rise       ; divisor_reloj:cp2|clkout ;
; din[*]    ; divisor_reloj:cp2|clkout ; 1.842 ; 2.215 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[0]   ; divisor_reloj:cp2|clkout ; 1.569 ; 1.914 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[1]   ; divisor_reloj:cp2|clkout ; 1.836 ; 2.215 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[2]   ; divisor_reloj:cp2|clkout ; 1.590 ; 1.965 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[3]   ; divisor_reloj:cp2|clkout ; 1.597 ; 1.966 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[4]   ; divisor_reloj:cp2|clkout ; 1.842 ; 2.198 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[5]   ; divisor_reloj:cp2|clkout ; 1.315 ; 1.680 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[6]   ; divisor_reloj:cp2|clkout ; 1.579 ; 1.952 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[7]   ; divisor_reloj:cp2|clkout ; 1.722 ; 2.116 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[8]   ; divisor_reloj:cp2|clkout ; 1.562 ; 1.945 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[9]   ; divisor_reloj:cp2|clkout ; 1.626 ; 2.001 ; Fall       ; divisor_reloj:cp2|clkout ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+------------------------------------------------------------------------------------------------+
; Hold Times                                                                                     ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; sc        ; divisor_reloj:cp2|clkout ; -1.391 ; -1.735 ; Rise       ; divisor_reloj:cp2|clkout ;
; din[*]    ; divisor_reloj:cp2|clkout ; -0.985 ; -1.334 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[0]   ; divisor_reloj:cp2|clkout ; -1.241 ; -1.576 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[1]   ; divisor_reloj:cp2|clkout ; -1.486 ; -1.848 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[2]   ; divisor_reloj:cp2|clkout ; -1.250 ; -1.608 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[3]   ; divisor_reloj:cp2|clkout ; -1.257 ; -1.609 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[4]   ; divisor_reloj:cp2|clkout ; -1.492 ; -1.832 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[5]   ; divisor_reloj:cp2|clkout ; -0.985 ; -1.334 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[6]   ; divisor_reloj:cp2|clkout ; -1.240 ; -1.595 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[7]   ; divisor_reloj:cp2|clkout ; -1.335 ; -1.701 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[8]   ; divisor_reloj:cp2|clkout ; -1.222 ; -1.588 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[9]   ; divisor_reloj:cp2|clkout ; -1.287 ; -1.644 ; Fall       ; divisor_reloj:cp2|clkout ;
+-----------+--------------------------+--------+--------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; cs        ; divisor_reloj:cp2|clkout ; 7.837 ; 7.836 ; Rise       ; divisor_reloj:cp2|clkout ;
; sck       ; divisor_reloj:cp2|clkout ; 6.757 ; 6.806 ; Rise       ; divisor_reloj:cp2|clkout ;
; sdo       ; divisor_reloj:cp2|clkout ; 6.256 ; 6.266 ; Rise       ; divisor_reloj:cp2|clkout ;
; cs        ; divisor_reloj:cp2|clkout ; 8.426 ; 8.380 ; Fall       ; divisor_reloj:cp2|clkout ;
; eoc       ; divisor_reloj:cp2|clkout ; 6.027 ; 5.936 ; Fall       ; divisor_reloj:cp2|clkout ;
; sck       ; divisor_reloj:cp2|clkout ; 7.257 ; 7.199 ; Fall       ; divisor_reloj:cp2|clkout ;
; sdo       ; divisor_reloj:cp2|clkout ; 6.601 ; 6.614 ; Fall       ; divisor_reloj:cp2|clkout ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; cs        ; divisor_reloj:cp2|clkout ; 7.348 ; 7.216 ; Rise       ; divisor_reloj:cp2|clkout ;
; sck       ; divisor_reloj:cp2|clkout ; 5.184 ; 6.556 ; Rise       ; divisor_reloj:cp2|clkout ;
; sdo       ; divisor_reloj:cp2|clkout ; 6.081 ; 6.089 ; Rise       ; divisor_reloj:cp2|clkout ;
; cs        ; divisor_reloj:cp2|clkout ; 7.439 ; 7.456 ; Fall       ; divisor_reloj:cp2|clkout ;
; eoc       ; divisor_reloj:cp2|clkout ; 5.310 ; 5.322 ; Fall       ; divisor_reloj:cp2|clkout ;
; sck       ; divisor_reloj:cp2|clkout ; 6.540 ; 5.154 ; Fall       ; divisor_reloj:cp2|clkout ;
; sdo       ; divisor_reloj:cp2|clkout ; 6.397 ; 6.400 ; Fall       ; divisor_reloj:cp2|clkout ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; divisor_reloj:cp2|clkout ; -0.490 ; -7.877        ;
; clk                      ; 0.394  ; 0.000         ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; divisor_reloj:cp2|clkout ; 0.186 ; 0.000         ;
; clk                      ; 0.188 ; 0.000         ;
+--------------------------+-------+---------------+


+---------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary             ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; divisor_reloj:cp2|clkout ; -0.312 ; -1.196        ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary             ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; divisor_reloj:cp2|clkout ; 0.944 ; 0.000         ;
+--------------------------+-------+---------------+


+---------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary  ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; clk                      ; -3.000 ; -7.224        ;
; divisor_reloj:cp2|clkout ; -1.000 ; -24.000       ;
+--------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'divisor_reloj:cp2|clkout'                                                                                                        ;
+--------+---------------------------+---------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -0.490 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[3]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.019      ; 0.996      ;
; -0.490 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[4]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.019      ; 0.996      ;
; -0.490 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[5]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.019      ; 0.996      ;
; -0.490 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[6]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.019      ; 0.996      ;
; -0.490 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[7]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.019      ; 0.996      ;
; -0.490 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[8]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.019      ; 0.996      ;
; -0.490 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[9]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.019      ; 0.996      ;
; -0.490 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[10]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.019      ; 0.996      ;
; -0.490 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[11]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.019      ; 0.996      ;
; -0.490 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[12]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.019      ; 0.996      ;
; -0.490 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[13]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.019      ; 0.996      ;
; -0.490 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[14]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.019      ; 0.996      ;
; -0.490 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[15]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.019      ; 0.996      ;
; -0.405 ; contador:cp4|Q[3]         ; uc_spi_out:cp5|est.e0     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; -0.094     ; 0.798      ;
; -0.404 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[3]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.019      ; 0.910      ;
; -0.404 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[4]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.019      ; 0.910      ;
; -0.404 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[5]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.019      ; 0.910      ;
; -0.404 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[6]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.019      ; 0.910      ;
; -0.404 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[7]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.019      ; 0.910      ;
; -0.404 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[8]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.019      ; 0.910      ;
; -0.404 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[9]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.019      ; 0.910      ;
; -0.404 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[10]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.019      ; 0.910      ;
; -0.404 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[11]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.019      ; 0.910      ;
; -0.404 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[12]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.019      ; 0.910      ;
; -0.404 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[13]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.019      ; 0.910      ;
; -0.404 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[14]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.019      ; 0.910      ;
; -0.404 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[15]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.019      ; 0.910      ;
; -0.398 ; contador:cp4|Q[3]         ; uc_spi_out:cp5|est.e2     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; -0.094     ; 0.791      ;
; -0.322 ; contador:cp4|Q[1]         ; uc_spi_out:cp5|est.e0     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; -0.094     ; 0.715      ;
; -0.315 ; contador:cp4|Q[1]         ; uc_spi_out:cp5|est.e2     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; -0.094     ; 0.708      ;
; -0.301 ; contador:cp4|Q[0]         ; uc_spi_out:cp5|est.e0     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; -0.094     ; 0.694      ;
; -0.294 ; contador:cp4|Q[0]         ; uc_spi_out:cp5|est.e2     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; -0.094     ; 0.687      ;
; -0.232 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[2]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.019      ; 0.738      ;
; -0.174 ; contador:cp4|Q[2]         ; uc_spi_out:cp5|est.e0     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; -0.094     ; 0.567      ;
; -0.167 ; contador:cp4|Q[2]         ; uc_spi_out:cp5|est.e2     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; -0.094     ; 0.560      ;
; -0.151 ; contador:cp4|Q[4]         ; uc_spi_out:cp5|est.e0     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; -0.094     ; 0.544      ;
; -0.140 ; contador:cp4|Q[4]         ; uc_spi_out:cp5|est.e2     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; -0.094     ; 0.533      ;
; -0.118 ; uc_spi_out:cp5|est.e2     ; contador:cp4|Q[1]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.018      ; 0.623      ;
; -0.118 ; uc_spi_out:cp5|est.e2     ; contador:cp4|Q[2]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.018      ; 0.623      ;
; -0.118 ; uc_spi_out:cp5|est.e2     ; contador:cp4|Q[3]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.018      ; 0.623      ;
; -0.118 ; uc_spi_out:cp5|est.e2     ; contador:cp4|Q[4]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.018      ; 0.623      ;
; 0.005  ; uc_spi_out:cp5|est.e2     ; contador:cp4|Q[0]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.019      ; 0.501      ;
; 0.009  ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[2]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.019      ; 0.497      ;
; 0.061  ; contador:cp4|Q[0]         ; contador:cp4|Q[4]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.038     ; 0.888      ;
; 0.091  ; contador:cp4|Q[0]         ; contador:cp4|Q[3]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.038     ; 0.858      ;
; 0.114  ; contador:cp4|Q[2]         ; contador:cp4|Q[4]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.038     ; 0.835      ;
; 0.118  ; contador:cp4|Q[2]         ; contador:cp4|Q[3]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.038     ; 0.831      ;
; 0.127  ; contador:cp4|Q[3]         ; contador:cp4|Q[4]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.038     ; 0.822      ;
; 0.129  ; contador:cp4|Q[0]         ; contador:cp4|Q[2]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.038     ; 0.820      ;
; 0.131  ; contador:cp4|Q[1]         ; contador:cp4|Q[4]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.038     ; 0.818      ;
; 0.139  ; impulso_ini:cp3|estado.e1 ; uc_spi_out:cp5|est.e0     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.036     ; 0.812      ;
; 0.167  ; contador:cp4|Q[1]         ; contador:cp4|Q[3]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.038     ; 0.782      ;
; 0.199  ; contador:cp4|Q[1]         ; contador:cp4|Q[2]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.038     ; 0.750      ;
; 0.325  ; contador:cp4|Q[3]         ; contador:cp4|Q[3]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.038     ; 0.624      ;
; 0.326  ; contador:cp4|Q[0]         ; contador:cp4|Q[1]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.038     ; 0.623      ;
; 0.335  ; uc_spi_out:cp5|est.e0     ; uc_spi_out:cp5|est.e0     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.036     ; 0.616      ;
; 0.363  ; impulso_ini:cp3|estado.e1 ; uc_spi_out:cp5|est.e1     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.036     ; 0.588      ;
; 0.376  ; contador:cp4|Q[4]         ; contador:cp4|Q[4]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.038     ; 0.573      ;
; 0.394  ; impulso_ini:cp3|estado.e1 ; impulso_ini:cp3|estado.e0 ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.036     ; 0.557      ;
; 0.395  ; uc_spi_out:cp5|est.e2     ; uc_spi_out:cp5|est.e0     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.036     ; 0.556      ;
; 0.403  ; contador:cp4|Q[1]         ; contador:cp4|Q[1]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.038     ; 0.546      ;
; 0.406  ; reg_des:cp1|Q[3]          ; reg_des:cp1|Q[4]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.037     ; 0.544      ;
; 0.407  ; reg_des:cp1|Q[4]          ; reg_des:cp1|Q[5]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.037     ; 0.543      ;
; 0.407  ; reg_des:cp1|Q[5]          ; reg_des:cp1|Q[6]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.037     ; 0.543      ;
; 0.407  ; reg_des:cp1|Q[7]          ; reg_des:cp1|Q[8]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.037     ; 0.543      ;
; 0.407  ; reg_des:cp1|Q[11]         ; reg_des:cp1|Q[12]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.037     ; 0.543      ;
; 0.407  ; reg_des:cp1|Q[13]         ; reg_des:cp1|Q[14]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.037     ; 0.543      ;
; 0.409  ; reg_des:cp1|Q[2]          ; reg_des:cp1|Q[3]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.037     ; 0.541      ;
; 0.409  ; reg_des:cp1|Q[10]         ; reg_des:cp1|Q[11]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.037     ; 0.541      ;
; 0.410  ; reg_des:cp1|Q[6]          ; reg_des:cp1|Q[7]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.037     ; 0.540      ;
; 0.411  ; uc_spi_out:cp5|est.e1     ; uc_spi_out:cp5|est.e2     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.036     ; 0.540      ;
; 0.411  ; reg_des:cp1|Q[12]         ; reg_des:cp1|Q[13]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.037     ; 0.539      ;
; 0.411  ; contador:cp4|Q[2]         ; contador:cp4|Q[2]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.038     ; 0.538      ;
; 0.420  ; reg_des:cp1|Q[9]          ; reg_des:cp1|Q[10]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.037     ; 0.530      ;
; 0.501  ; reg_des:cp1|Q[8]          ; reg_des:cp1|Q[9]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.037     ; 0.449      ;
; 0.504  ; reg_des:cp1|Q[14]         ; reg_des:cp1|Q[15]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.037     ; 0.446      ;
; 0.565  ; uc_spi_out:cp5|est.e0     ; uc_spi_out:cp5|est.e1     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.036     ; 0.386      ;
; 0.583  ; impulso_ini:cp3|estado.e0 ; impulso_ini:cp3|estado.e1 ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.036     ; 0.368      ;
; 0.591  ; contador:cp4|Q[0]         ; contador:cp4|Q[0]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.037     ; 0.359      ;
; 0.600  ; reg_des:cp1|Q[2]          ; reg_des:cp1|Q[2]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.037     ; 0.350      ;
; 0.601  ; uc_spi_out:cp5|est.e2     ; uc_spi_out:cp5|est.e2     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.036     ; 0.350      ;
+--------+---------------------------+---------------------------+--------------------------+--------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                           ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.394 ; divisor_reloj:cp2|contador[2] ; divisor_reloj:cp2|contador[1] ; clk          ; clk         ; 1.000        ; -0.035     ; 0.558      ;
; 0.399 ; divisor_reloj:cp2|contador[1] ; divisor_reloj:cp2|contador[2] ; clk          ; clk         ; 1.000        ; -0.035     ; 0.553      ;
; 0.406 ; divisor_reloj:cp2|contador[1] ; divisor_reloj:cp2|clkout      ; clk          ; clk         ; 1.000        ; -0.035     ; 0.546      ;
; 0.496 ; divisor_reloj:cp2|contador[2] ; divisor_reloj:cp2|contador[0] ; clk          ; clk         ; 1.000        ; -0.035     ; 0.456      ;
; 0.513 ; divisor_reloj:cp2|contador[2] ; divisor_reloj:cp2|clkout      ; clk          ; clk         ; 1.000        ; -0.035     ; 0.439      ;
; 0.567 ; divisor_reloj:cp2|contador[0] ; divisor_reloj:cp2|contador[1] ; clk          ; clk         ; 1.000        ; -0.035     ; 0.385      ;
; 0.569 ; divisor_reloj:cp2|contador[0] ; divisor_reloj:cp2|clkout      ; clk          ; clk         ; 1.000        ; -0.035     ; 0.383      ;
; 0.570 ; divisor_reloj:cp2|contador[0] ; divisor_reloj:cp2|contador[2] ; clk          ; clk         ; 1.000        ; -0.035     ; 0.382      ;
; 0.593 ; divisor_reloj:cp2|contador[2] ; divisor_reloj:cp2|contador[2] ; clk          ; clk         ; 1.000        ; -0.035     ; 0.359      ;
; 0.593 ; divisor_reloj:cp2|contador[1] ; divisor_reloj:cp2|contador[1] ; clk          ; clk         ; 1.000        ; -0.035     ; 0.359      ;
; 0.593 ; divisor_reloj:cp2|contador[0] ; divisor_reloj:cp2|contador[0] ; clk          ; clk         ; 1.000        ; -0.035     ; 0.359      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'divisor_reloj:cp2|clkout'                                                                                                        ;
+-------+---------------------------+---------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.186 ; contador:cp4|Q[0]         ; contador:cp4|Q[0]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; reg_des:cp1|Q[2]          ; reg_des:cp1|Q[2]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; uc_spi_out:cp5|est.e2     ; uc_spi_out:cp5|est.e2     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.036      ; 0.307      ;
; 0.198 ; impulso_ini:cp3|estado.e0 ; impulso_ini:cp3|estado.e1 ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.036      ; 0.318      ;
; 0.210 ; uc_spi_out:cp5|est.e0     ; uc_spi_out:cp5|est.e1     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.036      ; 0.330      ;
; 0.253 ; reg_des:cp1|Q[14]         ; reg_des:cp1|Q[15]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.374      ;
; 0.255 ; reg_des:cp1|Q[8]          ; reg_des:cp1|Q[9]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.376      ;
; 0.293 ; reg_des:cp1|Q[12]         ; reg_des:cp1|Q[13]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.414      ;
; 0.295 ; uc_spi_out:cp5|est.e1     ; uc_spi_out:cp5|est.e2     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.036      ; 0.415      ;
; 0.296 ; reg_des:cp1|Q[11]         ; reg_des:cp1|Q[12]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.417      ;
; 0.296 ; reg_des:cp1|Q[13]         ; reg_des:cp1|Q[14]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.417      ;
; 0.297 ; contador:cp4|Q[2]         ; contador:cp4|Q[2]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.038      ; 0.419      ;
; 0.300 ; reg_des:cp1|Q[9]          ; reg_des:cp1|Q[10]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.421      ;
; 0.303 ; contador:cp4|Q[1]         ; contador:cp4|Q[1]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.038      ; 0.425      ;
; 0.314 ; reg_des:cp1|Q[6]          ; reg_des:cp1|Q[7]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.435      ;
; 0.315 ; reg_des:cp1|Q[2]          ; reg_des:cp1|Q[3]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.436      ;
; 0.315 ; reg_des:cp1|Q[10]         ; reg_des:cp1|Q[11]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.436      ;
; 0.316 ; contador:cp4|Q[4]         ; contador:cp4|Q[4]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.038      ; 0.438      ;
; 0.316 ; reg_des:cp1|Q[3]          ; reg_des:cp1|Q[4]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.437      ;
; 0.317 ; reg_des:cp1|Q[5]          ; reg_des:cp1|Q[6]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.438      ;
; 0.317 ; reg_des:cp1|Q[7]          ; reg_des:cp1|Q[8]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.438      ;
; 0.318 ; reg_des:cp1|Q[4]          ; reg_des:cp1|Q[5]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.439      ;
; 0.332 ; impulso_ini:cp3|estado.e1 ; impulso_ini:cp3|estado.e0 ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.036      ; 0.452      ;
; 0.353 ; uc_spi_out:cp5|est.e2     ; uc_spi_out:cp5|est.e0     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.036      ; 0.473      ;
; 0.354 ; impulso_ini:cp3|estado.e1 ; uc_spi_out:cp5|est.e1     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.036      ; 0.474      ;
; 0.365 ; contador:cp4|Q[3]         ; contador:cp4|Q[3]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.038      ; 0.487      ;
; 0.371 ; contador:cp4|Q[0]         ; contador:cp4|Q[1]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.492      ;
; 0.431 ; uc_spi_out:cp5|est.e0     ; uc_spi_out:cp5|est.e0     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.036      ; 0.551      ;
; 0.446 ; contador:cp4|Q[2]         ; contador:cp4|Q[3]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.038      ; 0.568      ;
; 0.456 ; contador:cp4|Q[1]         ; contador:cp4|Q[2]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.038      ; 0.578      ;
; 0.459 ; contador:cp4|Q[1]         ; contador:cp4|Q[3]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.038      ; 0.581      ;
; 0.509 ; contador:cp4|Q[2]         ; contador:cp4|Q[4]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.038      ; 0.631      ;
; 0.522 ; contador:cp4|Q[1]         ; contador:cp4|Q[4]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.038      ; 0.644      ;
; 0.523 ; contador:cp4|Q[0]         ; contador:cp4|Q[2]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.644      ;
; 0.523 ; contador:cp4|Q[3]         ; contador:cp4|Q[4]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.038      ; 0.645      ;
; 0.526 ; contador:cp4|Q[0]         ; contador:cp4|Q[3]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.647      ;
; 0.582 ; impulso_ini:cp3|estado.e1 ; uc_spi_out:cp5|est.e0     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.036      ; 0.702      ;
; 0.589 ; contador:cp4|Q[0]         ; contador:cp4|Q[4]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.710      ;
; 0.726 ; uc_spi_out:cp5|est.e2     ; contador:cp4|Q[0]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.094      ; 0.424      ;
; 0.729 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[2]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.094      ; 0.427      ;
; 0.795 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[12]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.094      ; 0.493      ;
; 0.795 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[13]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.094      ; 0.493      ;
; 0.797 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[14]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.094      ; 0.495      ;
; 0.827 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[6]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.094      ; 0.525      ;
; 0.828 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[5]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.094      ; 0.526      ;
; 0.828 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[11]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.094      ; 0.526      ;
; 0.829 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[4]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.094      ; 0.527      ;
; 0.829 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[7]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.094      ; 0.527      ;
; 0.829 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[8]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.094      ; 0.527      ;
; 0.831 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[3]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.094      ; 0.529      ;
; 0.831 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[15]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.094      ; 0.529      ;
; 0.844 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[9]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.094      ; 0.542      ;
; 0.850 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[10]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.094      ; 0.548      ;
; 0.865 ; contador:cp4|Q[4]         ; uc_spi_out:cp5|est.e2     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; -0.018     ; 0.451      ;
; 0.872 ; contador:cp4|Q[4]         ; uc_spi_out:cp5|est.e0     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; -0.018     ; 0.458      ;
; 0.926 ; contador:cp4|Q[2]         ; uc_spi_out:cp5|est.e2     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; -0.018     ; 0.512      ;
; 0.933 ; contador:cp4|Q[2]         ; uc_spi_out:cp5|est.e0     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; -0.018     ; 0.519      ;
; 0.935 ; uc_spi_out:cp5|est.e2     ; contador:cp4|Q[1]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.094      ; 0.633      ;
; 0.935 ; uc_spi_out:cp5|est.e2     ; contador:cp4|Q[2]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.094      ; 0.633      ;
; 0.935 ; uc_spi_out:cp5|est.e2     ; contador:cp4|Q[3]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.094      ; 0.633      ;
; 0.935 ; uc_spi_out:cp5|est.e2     ; contador:cp4|Q[4]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.094      ; 0.633      ;
; 0.942 ; impulso_ini:cp3|estado.e1 ; reg_des:cp1|Q[2]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.094      ; 0.640      ;
; 1.049 ; contador:cp4|Q[0]         ; uc_spi_out:cp5|est.e2     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; -0.019     ; 0.634      ;
; 1.056 ; contador:cp4|Q[0]         ; uc_spi_out:cp5|est.e0     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; -0.019     ; 0.641      ;
; 1.064 ; contador:cp4|Q[1]         ; uc_spi_out:cp5|est.e2     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; -0.018     ; 0.650      ;
; 1.071 ; contador:cp4|Q[1]         ; uc_spi_out:cp5|est.e0     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; -0.018     ; 0.657      ;
; 1.133 ; contador:cp4|Q[3]         ; uc_spi_out:cp5|est.e2     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; -0.018     ; 0.719      ;
; 1.140 ; contador:cp4|Q[3]         ; uc_spi_out:cp5|est.e0     ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; -0.018     ; 0.726      ;
; 1.179 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[3]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.094      ; 0.877      ;
; 1.179 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[4]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.094      ; 0.877      ;
; 1.179 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[5]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.094      ; 0.877      ;
; 1.179 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[6]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.094      ; 0.877      ;
; 1.179 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[7]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.094      ; 0.877      ;
; 1.179 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[8]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.094      ; 0.877      ;
; 1.179 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[9]          ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.094      ; 0.877      ;
; 1.179 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[10]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.094      ; 0.877      ;
; 1.179 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[11]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.094      ; 0.877      ;
; 1.179 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[12]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.094      ; 0.877      ;
; 1.179 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[13]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.094      ; 0.877      ;
; 1.179 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[14]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.094      ; 0.877      ;
; 1.179 ; uc_spi_out:cp5|est.e2     ; reg_des:cp1|Q[15]         ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.094      ; 0.877      ;
+-------+---------------------------+---------------------------+--------------------------+--------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                            ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.188 ; divisor_reloj:cp2|contador[1] ; divisor_reloj:cp2|contador[1] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; divisor_reloj:cp2|contador[2] ; divisor_reloj:cp2|contador[2] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.195 ; divisor_reloj:cp2|contador[0] ; divisor_reloj:cp2|contador[0] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.314      ;
; 0.202 ; divisor_reloj:cp2|contador[0] ; divisor_reloj:cp2|clkout      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.321      ;
; 0.202 ; divisor_reloj:cp2|contador[0] ; divisor_reloj:cp2|contador[2] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.321      ;
; 0.205 ; divisor_reloj:cp2|contador[0] ; divisor_reloj:cp2|contador[1] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.324      ;
; 0.269 ; divisor_reloj:cp2|contador[2] ; divisor_reloj:cp2|clkout      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.388      ;
; 0.276 ; divisor_reloj:cp2|contador[2] ; divisor_reloj:cp2|contador[0] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.395      ;
; 0.313 ; divisor_reloj:cp2|contador[1] ; divisor_reloj:cp2|contador[2] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.432      ;
; 0.324 ; divisor_reloj:cp2|contador[2] ; divisor_reloj:cp2|contador[1] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.443      ;
; 0.345 ; divisor_reloj:cp2|contador[1] ; divisor_reloj:cp2|clkout      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.464      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'divisor_reloj:cp2|clkout'                                                                                             ;
+--------+---------------------------+-------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node           ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-------------------+--------------------------+--------------------------+--------------+------------+------------+
; -0.312 ; impulso_ini:cp3|estado.e1 ; contador:cp4|Q[0] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.019      ; 0.818      ;
; -0.221 ; impulso_ini:cp3|estado.e1 ; contador:cp4|Q[1] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.018      ; 0.726      ;
; -0.221 ; impulso_ini:cp3|estado.e1 ; contador:cp4|Q[2] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.018      ; 0.726      ;
; -0.221 ; impulso_ini:cp3|estado.e1 ; contador:cp4|Q[3] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.018      ; 0.726      ;
; -0.221 ; impulso_ini:cp3|estado.e1 ; contador:cp4|Q[4] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0.500        ; 0.018      ; 0.726      ;
+--------+---------------------------+-------------------+--------------------------+--------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'divisor_reloj:cp2|clkout'                                                                                             ;
+-------+---------------------------+-------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node           ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+-------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.944 ; impulso_ini:cp3|estado.e1 ; contador:cp4|Q[1] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.094      ; 0.642      ;
; 0.944 ; impulso_ini:cp3|estado.e1 ; contador:cp4|Q[2] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.094      ; 0.642      ;
; 0.944 ; impulso_ini:cp3|estado.e1 ; contador:cp4|Q[3] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.094      ; 0.642      ;
; 0.944 ; impulso_ini:cp3|estado.e1 ; contador:cp4|Q[4] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.094      ; 0.642      ;
; 1.026 ; impulso_ini:cp3|estado.e1 ; contador:cp4|Q[0] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; -0.500       ; 0.094      ; 0.724      ;
+-------+---------------------------+-------------------+--------------------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|clkout      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[2] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|clkout      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[0] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[1] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[2] ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                   ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|clkout|clk                ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[0]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[1]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[2]|clk           ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]     ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                   ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|clkout      ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[0] ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[1] ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[2] ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]     ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk       ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|clkout|clk                ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[0]|clk           ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[1]|clk           ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[2]|clk           ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                   ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'divisor_reloj:cp2|clkout'                                                            ;
+--------+--------------+----------------+------------------+--------------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------------------------+------------+-----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Fall       ; contador:cp4|Q[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Fall       ; contador:cp4|Q[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Fall       ; contador:cp4|Q[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Fall       ; contador:cp4|Q[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Fall       ; contador:cp4|Q[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Rise       ; impulso_ini:cp3|estado.e0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Rise       ; impulso_ini:cp3|estado.e1   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Rise       ; uc_spi_out:cp5|est.e0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Rise       ; uc_spi_out:cp5|est.e1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_reloj:cp2|clkout ; Rise       ; uc_spi_out:cp5|est.e2       ;
; 0.235  ; 0.451        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Fall       ; contador:cp4|Q[0]           ;
; 0.235  ; 0.451        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Fall       ; contador:cp4|Q[1]           ;
; 0.235  ; 0.451        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Fall       ; contador:cp4|Q[2]           ;
; 0.235  ; 0.451        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Fall       ; contador:cp4|Q[3]           ;
; 0.235  ; 0.451        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Fall       ; contador:cp4|Q[4]           ;
; 0.235  ; 0.451        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[10]           ;
; 0.235  ; 0.451        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[11]           ;
; 0.235  ; 0.451        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[12]           ;
; 0.235  ; 0.451        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[13]           ;
; 0.235  ; 0.451        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[14]           ;
; 0.235  ; 0.451        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[15]           ;
; 0.235  ; 0.451        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[2]            ;
; 0.235  ; 0.451        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[3]            ;
; 0.235  ; 0.451        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[4]            ;
; 0.235  ; 0.451        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[5]            ;
; 0.235  ; 0.451        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[6]            ;
; 0.235  ; 0.451        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[7]            ;
; 0.235  ; 0.451        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[8]            ;
; 0.235  ; 0.451        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[9]            ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; impulso_ini:cp3|estado.e0   ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; impulso_ini:cp3|estado.e1   ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; uc_spi_out:cp5|est.e0       ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; uc_spi_out:cp5|est.e1       ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; uc_spi_out:cp5|est.e2       ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Rise       ; impulso_ini:cp3|estado.e0   ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Rise       ; impulso_ini:cp3|estado.e1   ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Rise       ; uc_spi_out:cp5|est.e0       ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Rise       ; uc_spi_out:cp5|est.e1       ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Rise       ; uc_spi_out:cp5|est.e2       ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Fall       ; contador:cp4|Q[0]           ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Fall       ; contador:cp4|Q[1]           ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Fall       ; contador:cp4|Q[2]           ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Fall       ; contador:cp4|Q[3]           ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Fall       ; contador:cp4|Q[4]           ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[10]           ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[11]           ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[12]           ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[13]           ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[14]           ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[15]           ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[2]            ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[3]            ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[4]            ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[5]            ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[6]            ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[7]            ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[8]            ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Fall       ; reg_des:cp1|Q[9]            ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp1|Q[10]|clk               ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp1|Q[11]|clk               ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp1|Q[12]|clk               ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp1|Q[13]|clk               ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp1|Q[14]|clk               ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp1|Q[15]|clk               ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp1|Q[2]|clk                ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp1|Q[3]|clk                ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp1|Q[4]|clk                ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp1|Q[5]|clk                ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp1|Q[6]|clk                ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp1|Q[7]|clk                ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp1|Q[8]|clk                ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp1|Q[9]|clk                ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp3|estado.e0|clk           ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp3|estado.e1|clk           ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp4|Q[0]|clk                ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp4|Q[1]|clk                ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp4|Q[2]|clk                ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp4|Q[3]|clk                ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp4|Q[4]|clk                ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp5|est.e0|clk              ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp5|est.e1|clk              ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp5|est.e2|clk              ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp2|clkout~clkctrl|inclk[0] ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp2|clkout~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisor_reloj:cp2|clkout ; Rise       ; cp2|clkout|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisor_reloj:cp2|clkout ; Rise       ; cp2|clkout|q                ;
+--------+--------------+----------------+------------------+--------------------------+------------+-----------------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; sc        ; divisor_reloj:cp2|clkout ; 1.250 ; 1.836 ; Rise       ; divisor_reloj:cp2|clkout ;
; din[*]    ; divisor_reloj:cp2|clkout ; 1.140 ; 1.732 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[0]   ; divisor_reloj:cp2|clkout ; 0.949 ; 1.501 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[1]   ; divisor_reloj:cp2|clkout ; 1.140 ; 1.732 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[2]   ; divisor_reloj:cp2|clkout ; 0.976 ; 1.551 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[3]   ; divisor_reloj:cp2|clkout ; 0.963 ; 1.548 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[4]   ; divisor_reloj:cp2|clkout ; 1.118 ; 1.729 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[5]   ; divisor_reloj:cp2|clkout ; 0.787 ; 1.350 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[6]   ; divisor_reloj:cp2|clkout ; 0.969 ; 1.542 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[7]   ; divisor_reloj:cp2|clkout ; 1.054 ; 1.655 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[8]   ; divisor_reloj:cp2|clkout ; 0.967 ; 1.545 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[9]   ; divisor_reloj:cp2|clkout ; 1.018 ; 1.591 ; Fall       ; divisor_reloj:cp2|clkout ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+------------------------------------------------------------------------------------------------+
; Hold Times                                                                                     ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; sc        ; divisor_reloj:cp2|clkout ; -0.863 ; -1.438 ; Rise       ; divisor_reloj:cp2|clkout ;
; din[*]    ; divisor_reloj:cp2|clkout ; -0.574 ; -1.124 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[0]   ; divisor_reloj:cp2|clkout ; -0.734 ; -1.281 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[1]   ; divisor_reloj:cp2|clkout ; -0.913 ; -1.490 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[2]   ; divisor_reloj:cp2|clkout ; -0.756 ; -1.317 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[3]   ; divisor_reloj:cp2|clkout ; -0.744 ; -1.314 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[4]   ; divisor_reloj:cp2|clkout ; -0.892 ; -1.488 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[5]   ; divisor_reloj:cp2|clkout ; -0.574 ; -1.124 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[6]   ; divisor_reloj:cp2|clkout ; -0.749 ; -1.308 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[7]   ; divisor_reloj:cp2|clkout ; -0.802 ; -1.387 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[8]   ; divisor_reloj:cp2|clkout ; -0.747 ; -1.311 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[9]   ; divisor_reloj:cp2|clkout ; -0.798 ; -1.357 ; Fall       ; divisor_reloj:cp2|clkout ;
+-----------+--------------------------+--------+--------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; cs        ; divisor_reloj:cp2|clkout ; 4.950 ; 5.246 ; Rise       ; divisor_reloj:cp2|clkout ;
; sck       ; divisor_reloj:cp2|clkout ; 4.250 ; 4.474 ; Rise       ; divisor_reloj:cp2|clkout ;
; sdo       ; divisor_reloj:cp2|clkout ; 3.937 ; 4.129 ; Rise       ; divisor_reloj:cp2|clkout ;
; cs        ; divisor_reloj:cp2|clkout ; 5.372 ; 5.585 ; Fall       ; divisor_reloj:cp2|clkout ;
; eoc       ; divisor_reloj:cp2|clkout ; 3.868 ; 3.857 ; Fall       ; divisor_reloj:cp2|clkout ;
; sck       ; divisor_reloj:cp2|clkout ; 4.564 ; 4.748 ; Fall       ; divisor_reloj:cp2|clkout ;
; sdo       ; divisor_reloj:cp2|clkout ; 4.166 ; 4.386 ; Fall       ; divisor_reloj:cp2|clkout ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; cs        ; divisor_reloj:cp2|clkout ; 4.660 ; 4.831 ; Rise       ; divisor_reloj:cp2|clkout ;
; sck       ; divisor_reloj:cp2|clkout ; 3.200 ; 4.313 ; Rise       ; divisor_reloj:cp2|clkout ;
; sdo       ; divisor_reloj:cp2|clkout ; 3.825 ; 4.011 ; Rise       ; divisor_reloj:cp2|clkout ;
; cs        ; divisor_reloj:cp2|clkout ; 4.742 ; 5.007 ; Fall       ; divisor_reloj:cp2|clkout ;
; eoc       ; divisor_reloj:cp2|clkout ; 3.412 ; 3.492 ; Fall       ; divisor_reloj:cp2|clkout ;
; sck       ; divisor_reloj:cp2|clkout ; 4.134 ; 3.433 ; Fall       ; divisor_reloj:cp2|clkout ;
; sdo       ; divisor_reloj:cp2|clkout ; 4.038 ; 4.241 ; Fall       ; divisor_reloj:cp2|clkout ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                    ;
+---------------------------+---------+-------+----------+---------+---------------------+
; Clock                     ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack          ; -1.306  ; 0.186 ; -0.950   ; 0.944   ; -3.000              ;
;  clk                      ; -0.077  ; 0.188 ; N/A      ; N/A     ; -3.000              ;
;  divisor_reloj:cp2|clkout ; -1.306  ; 0.186 ; -0.950   ; 0.944   ; -1.000              ;
; Design-wide TNS           ; -23.427 ; 0.0   ; -4.134   ; 0.0     ; -31.224             ;
;  clk                      ; -0.210  ; 0.000 ; N/A      ; N/A     ; -7.224              ;
;  divisor_reloj:cp2|clkout ; -23.217 ; 0.000 ; -4.134   ; 0.000   ; -24.000             ;
+---------------------------+---------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; sc        ; divisor_reloj:cp2|clkout ; 2.258 ; 2.664 ; Rise       ; divisor_reloj:cp2|clkout ;
; din[*]    ; divisor_reloj:cp2|clkout ; 2.040 ; 2.498 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[0]   ; divisor_reloj:cp2|clkout ; 1.748 ; 2.148 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[1]   ; divisor_reloj:cp2|clkout ; 2.038 ; 2.492 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[2]   ; divisor_reloj:cp2|clkout ; 1.776 ; 2.227 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[3]   ; divisor_reloj:cp2|clkout ; 1.781 ; 2.222 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[4]   ; divisor_reloj:cp2|clkout ; 2.040 ; 2.498 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[5]   ; divisor_reloj:cp2|clkout ; 1.473 ; 1.903 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[6]   ; divisor_reloj:cp2|clkout ; 1.765 ; 2.213 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[7]   ; divisor_reloj:cp2|clkout ; 1.925 ; 2.406 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[8]   ; divisor_reloj:cp2|clkout ; 1.741 ; 2.205 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[9]   ; divisor_reloj:cp2|clkout ; 1.811 ; 2.262 ; Fall       ; divisor_reloj:cp2|clkout ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+------------------------------------------------------------------------------------------------+
; Hold Times                                                                                     ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; sc        ; divisor_reloj:cp2|clkout ; -0.863 ; -1.438 ; Rise       ; divisor_reloj:cp2|clkout ;
; din[*]    ; divisor_reloj:cp2|clkout ; -0.574 ; -1.124 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[0]   ; divisor_reloj:cp2|clkout ; -0.734 ; -1.281 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[1]   ; divisor_reloj:cp2|clkout ; -0.913 ; -1.490 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[2]   ; divisor_reloj:cp2|clkout ; -0.756 ; -1.317 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[3]   ; divisor_reloj:cp2|clkout ; -0.744 ; -1.314 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[4]   ; divisor_reloj:cp2|clkout ; -0.892 ; -1.488 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[5]   ; divisor_reloj:cp2|clkout ; -0.574 ; -1.124 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[6]   ; divisor_reloj:cp2|clkout ; -0.749 ; -1.308 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[7]   ; divisor_reloj:cp2|clkout ; -0.802 ; -1.387 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[8]   ; divisor_reloj:cp2|clkout ; -0.747 ; -1.311 ; Fall       ; divisor_reloj:cp2|clkout ;
;  din[9]   ; divisor_reloj:cp2|clkout ; -0.798 ; -1.357 ; Fall       ; divisor_reloj:cp2|clkout ;
+-----------+--------------------------+--------+--------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; cs        ; divisor_reloj:cp2|clkout ; 8.374 ; 8.557 ; Rise       ; divisor_reloj:cp2|clkout ;
; sck       ; divisor_reloj:cp2|clkout ; 7.226 ; 7.381 ; Rise       ; divisor_reloj:cp2|clkout ;
; sdo       ; divisor_reloj:cp2|clkout ; 6.673 ; 6.765 ; Rise       ; divisor_reloj:cp2|clkout ;
; cs        ; divisor_reloj:cp2|clkout ; 9.076 ; 9.168 ; Fall       ; divisor_reloj:cp2|clkout ;
; eoc       ; divisor_reloj:cp2|clkout ; 6.471 ; 6.392 ; Fall       ; divisor_reloj:cp2|clkout ;
; sck       ; divisor_reloj:cp2|clkout ; 7.786 ; 7.840 ; Fall       ; divisor_reloj:cp2|clkout ;
; sdo       ; divisor_reloj:cp2|clkout ; 7.066 ; 7.178 ; Fall       ; divisor_reloj:cp2|clkout ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; cs        ; divisor_reloj:cp2|clkout ; 4.660 ; 4.831 ; Rise       ; divisor_reloj:cp2|clkout ;
; sck       ; divisor_reloj:cp2|clkout ; 3.200 ; 4.313 ; Rise       ; divisor_reloj:cp2|clkout ;
; sdo       ; divisor_reloj:cp2|clkout ; 3.825 ; 4.011 ; Rise       ; divisor_reloj:cp2|clkout ;
; cs        ; divisor_reloj:cp2|clkout ; 4.742 ; 5.007 ; Fall       ; divisor_reloj:cp2|clkout ;
; eoc       ; divisor_reloj:cp2|clkout ; 3.412 ; 3.492 ; Fall       ; divisor_reloj:cp2|clkout ;
; sck       ; divisor_reloj:cp2|clkout ; 4.134 ; 3.433 ; Fall       ; divisor_reloj:cp2|clkout ;
; sdo       ; divisor_reloj:cp2|clkout ; 4.038 ; 4.241 ; Fall       ; divisor_reloj:cp2|clkout ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; sdo           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; eoc           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sck           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cs            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sc                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; din[9]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; din[8]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; din[7]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; din[6]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; din[5]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; din[4]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; din[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; din[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; din[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; din[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sdo           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; eoc           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; sck           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; cs            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sdo           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; eoc           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; sck           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; cs            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                 ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; clk                      ; clk                      ; 11       ; 0        ; 0        ; 0        ;
; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 9        ; 10       ; 46       ; 29       ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                  ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; clk                      ; clk                      ; 11       ; 0        ; 0        ; 0        ;
; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 9        ; 10       ; 46       ; 29       ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                              ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0        ; 0        ; 5        ; 0        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                               ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 0        ; 0        ; 5        ; 0        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 35    ; 35   ;
; Unconstrained Output Ports      ; 4     ; 4    ;
; Unconstrained Output Port Paths ; 21    ; 21   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Sat Mar 19 19:53:12 2022
Info: Command: quartus_sta spi_dac -c spi_dac
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'spi_dac.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name divisor_reloj:cp2|clkout divisor_reloj:cp2|clkout
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.306
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.306       -23.217 divisor_reloj:cp2|clkout 
    Info (332119):    -0.077        -0.210 clk 
Info (332146): Worst-case hold slack is 0.358
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.358         0.000 divisor_reloj:cp2|clkout 
    Info (332119):     0.359         0.000 clk 
Info (332146): Worst-case recovery slack is -0.950
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.950        -4.134 divisor_reloj:cp2|clkout 
Info (332146): Worst-case removal slack is 1.339
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.339         0.000 divisor_reloj:cp2|clkout 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000        -7.000 clk 
    Info (332119):    -1.000       -24.000 divisor_reloj:cp2|clkout 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.141
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.141       -19.880 divisor_reloj:cp2|clkout 
    Info (332119):     0.038         0.000 clk 
Info (332146): Worst-case hold slack is 0.311
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.311         0.000 divisor_reloj:cp2|clkout 
    Info (332119):     0.313         0.000 clk 
Info (332146): Worst-case recovery slack is -0.810
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.810        -3.550 divisor_reloj:cp2|clkout 
Info (332146): Worst-case removal slack is 1.263
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.263         0.000 divisor_reloj:cp2|clkout 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000        -7.000 clk 
    Info (332119):    -1.000       -24.000 divisor_reloj:cp2|clkout 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.490
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.490        -7.877 divisor_reloj:cp2|clkout 
    Info (332119):     0.394         0.000 clk 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.186         0.000 divisor_reloj:cp2|clkout 
    Info (332119):     0.188         0.000 clk 
Info (332146): Worst-case recovery slack is -0.312
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.312        -1.196 divisor_reloj:cp2|clkout 
Info (332146): Worst-case removal slack is 0.944
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.944         0.000 divisor_reloj:cp2|clkout 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000        -7.224 clk 
    Info (332119):    -1.000       -24.000 divisor_reloj:cp2|clkout 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4586 megabytes
    Info: Processing ended: Sat Mar 19 19:53:14 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


