标题title
一种半导体封装打线结构
摘要abst
本发明提供一种半导体封装打线结构，该打线结构包括导线架和芯片，该芯片包括源级焊区、栅极焊区和漏极焊区；导线架包括芯片焊垫、源级引脚、栅极引脚和漏极引脚；其中，芯片焊垫与漏极引脚整合焊接；芯片的漏极焊区与芯片焊垫相连接；栅极焊区与栅极引脚相连接；源级焊区与源级引脚相连接，在源级焊区与源级引脚连接时，采用铝带进行打线连接；在源级焊区与源级引脚打线以外的区域设置若干条额外打线；该若干条额外打线用于平衡芯片内部打线的不均匀，使封装结构的打线更均匀。采用本发明中的封装打线结构，可以有效地降低芯片表面上的最大电流密度，进而能降低芯片的导通电阻；其该结构在工艺实现上也较为容易，不会增加额外的工艺流程。
权利要求书clms
1.一种半导体封装打线结构，其特征在于，所述打线结构包括导线架和芯片；所述芯片包括源级焊区、栅极焊区和漏极焊区，所述源级焊区、所述栅极焊区和所述漏极焊区之间绝缘隔离；所述导线架包括芯片焊垫、源级引脚、栅极引脚和漏极引脚；所述芯片焊垫与所述漏极引脚整合焊接；所述芯片的漏极焊区与所述芯片焊垫相连接；所述栅极焊区与所述栅极引脚相连接；所述源级焊区与所述源级引脚相连接，在所述源级焊区与所述源级引脚连接时，采用铝带进行打线连接；其中，在所述源级焊区与所述源级引脚打线以外的区域设置若干条额外打线；所述若干条额外打线用于使封装结构的打线更均匀。2.根据权利要求1中所述的半导体封装打线结构，其特征在于，所述额外打线的数量和形状根据芯片内部晶胞分布情况以及所述源级焊区和所述源级引脚打线以外的区域情况而定。3.根据权利要求2中所述的半导体封装打线结构，其特征在于，所述额外打线的数量和形状为以下情形之一：单点、单面、两点或者两点以上、两面或者两面以上。4.根据权利要求2中所述的半导体封装打线结构，其特征在于，所述额外打线的方向与所述芯片内部晶胞垂直。5.根据权利要求1中所述的半导体封装打线结构，其特征在于，所述额外打线的材质为以下金属其中之一：金、银、铜或者铝。6.根据权利要求1中所述的半导体封装打线结构，其特征在于，所述额外打线不与所述导线架相连接。7.根据权利要求1中所述的半导体封装打线结构，其特征在于，所述芯片的漏极焊区与所述芯片焊垫相连接时，采用导电胶或者金属键合连接。8.根据权利要求1中所述的半导体封装打线结构，其特征在于，所述导线架具有第一表面和与所述第一表面相对的第二表面，所述第一表面上形成有下沉的凹槽，所述下沉的凹槽的底部铺设有导电层，形成芯片焊垫，所述漏极焊区与所述芯片焊垫连接。9.根据权利要求1中所述的半导体封装打线结构，其特征在于，所述导线架的材质为铜、铝、镍或者其他电与热的良导体。10.根据权利要求1中所述的半导体封装打线结构，其特征在于，在所述源级焊区与所述源级引脚连接时，采用铝带进行打线连接；所述铝带的宽度和厚度根据芯片所需要承受的电流大小而定，当芯片需要承载大电流时，铝带的宽度和厚度增加。
说明书desc
技术领域本发明涉及半导体技术，更具体地，涉及一种半导体封装打线结构。背景技术金属-氧化物半导体场效应晶体管，简称为金氧半场效应晶体管被广泛地应用于电力装置的开关组件，例如电源供应器、整流器或者低压马达控制器等。现有的MOSFET多采用垂直结构的设计，例如沟槽型MOSFET，以提升组件密度。在沟槽型MOSFET的封装结构中，源级和栅极位于芯片正面，在芯片背面或者内部设置金属层作为芯片的漏极。在功率MOSFET的工作过程中，导通时的导通电阻造成的导电损耗，占据了其功率损耗的大部分，因此，需要尽可能地降低功率MOSFET的导通电阻来降低功率损耗，进而延长功率MOSFET的使用寿命。目前常见的降低导通电阻的方法是在晶圆制造时加厚芯片表面的镀铝层厚度或者在封装工艺焊线制程中加多焊线的数量来将其导通电阻将至最低。但是，在实际应用中，在封装工艺焊线制程中加多焊线的数量来降低电阻时，往往会因为源级引脚打线区域过小，芯片源级区域无法实现更多的打线，导致器件阻值无法下降。因此，亟需一种半导体封装打线结构，其能不受源级引脚打线区域大小的限制，使得打线分布更加均匀，进而降低器件阻值。发明内容为了解决上述技术问题，本发明提供一种半导体封装结构，其能不受源级引脚打线区域大小的限制，并能与现行的打线工艺流程相兼容，使得打线分布更加均匀，进而降低器件阻值。本发明提供一种半导体封装打线结构，其特征在于，所述打线结构包括导线架和芯片；所述芯片包括源级焊区、栅极焊区和漏极焊区，所述源级焊区、所述栅极焊区和所述漏极焊区之间绝缘隔离；所述导线架包括芯片焊垫、源级引脚、栅极引脚和漏极引脚；所述芯片焊垫与所述漏极引脚整合焊接；所述芯片的漏极焊区与所述芯片焊垫相连接；所述栅极焊区与所述栅极引脚相连接；所述源级焊区与所述源级引脚相连接，在所述源级焊区与所述源级引脚连接时，采用铝带进行打线连接；其中，在所述源级焊区与所述源级引脚打线以外的区域设置若干条额外打线；所述若干条额外打线用于使封装结构的打线更均匀。采用本发明中提供的半导体封装打线结构，具有如下优势：通过在源级焊区与源级引脚打线以外的区域上设置额外打线，可以使得封装结构的打线分布更为均匀，有效地降低了芯片表面上的最大电流密度，进而能降低芯片的导通电阻；在设置额外打线时，其工艺流程不需要额外新增，与现行的打线工艺可以兼容，设置额外打线的工艺实现较为容易；芯片的源级焊区与源级引脚连接时，选择铝带进行连接，铝带具有更大的接触面积，可以进一步地降低芯片的导通电阻和热阻，延长功率芯片的使用寿命。优选地，所述额外打线的数量和形状根据芯片内部晶胞分布情况以及所述源级焊区和所述源级引脚打线以外的区域情况而定。优选地，所述额外打线的数量和形状为以下情形之一：单点、单面、两点或者两点以上、两面或者两面以上。优选地，所述额外打线的方向与所述芯片内部晶胞垂直。当设置的额外打线的方向与芯片内部晶胞垂直时，电流路径上的源级焊区的长度将会减小，进而减小封装的阻值。优选地，所述额外打线的材质为以下金属其中之一：金、银、铜或者铝。优选地，所述额外打线不与所述导线架相连接。优选地，所述芯片的漏极焊区与所述芯片焊垫相连接时，采用导电胶或者金属键合连接。优选地，所述导线架具有第一表面和与所述第一表面相对的第二表面，所述第一表面上形成有下沉的凹槽，所述下沉的凹槽的底部铺设有导电层，形成芯片焊垫，所述漏极焊区与所述芯片焊垫连接。此时，外露的第二表面可以作为导热路径，用于散热。优选地，所述导线架的材质为铜、铝、镍或者其他电与热的良导体。优选地，在所述源级焊区与所述源级引脚连接时，采用铝带进行打线连接；所述铝带的宽度和厚度根据芯片所需要承受的电流大小而定，当芯片需要承载大电流时，铝带的宽度和厚度增加。通过增加铝带的宽度和厚度，可以减小芯片承载大电流时的导通电阻和热阻。附图说明图1为本发明中提供的半导体封装打线结构封装的芯片的示意图。图2为图1中芯片主动区域的示意图。图3为本发明中提供的半导体封装打线结构的示意图。图4为本发明中模拟计算所采用的封装结构的模型。附图标记说明101导线架；102漏极引脚；103栅极引脚；104源级引脚；105栅极连接线；106铝带；107额外打线；108晶胞。具体实施方式以下配合图式及本发明的较佳实施例，进一步阐述本发明为达成预定发明目的所采取的技术手段。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。应当理解，本申请文件中的包含、包括、具有均为开式的，表示包括但不限于。说明书中所述的序数词第一、第二等只是为了描述的清楚，而不是为了限制元件、部件或组件等的顺序，即，描述为第一元件、部件和组件以及第二元件、部件和组件也可以表述为第二元件、部件和组件以及第一元件、部件和组件。本发明可以各种形式呈现，以下将描述其中一些示例。图1示出本发明中提供的半导体封装打线结构封装的芯片的示意图。如图1中所示，该芯片具有一个图案化的主动区域，源级焊区和栅极焊区，源级焊区和栅极焊区在该芯片的正面，漏极焊区在芯片的背面，源级焊区、栅极焊区和漏极焊区之间均绝缘隔离。图2示出了图1中芯片主动区域的示意图以及单个晶胞的示意图。该芯片主动区域中包含8个功率MOSFET，若打线区域为图中的β区域，则打线区域可以覆盖到该芯片中的每个功率MOSFET，较为均匀，此时，电流将会平均分配到β区域；若打线区域只包含图中的右侧部分，即图中的α区域，此时，打线区域主要覆盖了右侧的4个功率MOSFET，其分布不均匀，此时，电流将会聚集在α区域。若假设单一晶胞的阻值为R，若打线位置分布不均匀，即图中所示的打线区域为α区域，此时，整体器件的阻值将会等效为R/4；若打线位置分布较为均匀，即图中所示的打线区域为β区域，则整体器件的阻值将会等效为R/8。根据以上分析可知，打线位置的分布将会影响到器件阻值，当打线位置均匀分布时，器件的阻值将会显著降低。图3示出本发明中提供的半导体封装打线结构的示意图。如图3中所示，本发明中提供的半导体封装打线结构包括一个导线架101和芯片。导线架101包括芯片焊垫、漏极引脚102、源级引脚104和栅极引脚103。其中，芯片焊垫与漏极引脚102整合焊接，功率芯片的漏极焊区通过导电胶或焊锡连接于芯片焊垫上。芯片的源级焊区与源级引脚104相连接，芯片的栅极焊区与栅极引脚103相连接。在图3中的实施例中，导线架101具有第一表面和与其相对的第二表面，其中，第一表面上形成有下沉的凹槽，在该下沉凹槽的底部铺设有导电层，形成芯片焊垫。功率芯片背面贴装到该下沉凹槽的底部，功率芯片背面的漏极焊区与该芯片焊垫通过导电胶或者金属键合连接，导线架101外露的第二表面可以提供散热路径。导线架101的材质可以选择铜、铝、镍或者其他电与热的良导体，并由金属电镀或其他常见的制造方法制成，在此不进行限制。芯片的源级焊区与源级引脚104连接时，可以选择铝带106进行连接。相比于传统的采用金线或者铜线作为源级引线连接芯片的源级焊区与源级引脚104，采用铝带106进行连接时，其接触面积更大，将可以进一步地降低芯片的导通电阻，在相同的电压电流输出条件下，可以降低功率芯片的导通损耗，此外，因为铝带106的面积将远大于传统的金线或者铜线，因此铝带106可以有效地将功率芯片工作时产生的热量通过铝带传导出去，从而减低功率芯片的热阻，有利于降低功率芯片工作时的温度，提升功率芯片的使用寿命。其中，铝带106的宽度和厚度根据功率芯片所需要承受的电流大小进行设计，当功率芯片需要承载更大的电流时，应当相应地增加铝带的宽度和厚度用于减小导通电阻和热阻。在本发明中，并不对铝带的宽度和厚度进行限定，只要其能达到相应的导通效果即可。芯片的栅极焊区与栅极引脚103连接时，栅极连接线105可以选择铝带或者铝线进行连接。在此不进行限制。在本发明中，为了解决功率芯片封装打线分布不均匀的问题，在源级焊区上设置有若干条不与导线架连接的额外打线107，该若干条额外打线107设置于源级焊区与源级引脚打线以外的区域，用于使封装结构打线更为均匀，即为芯片提供了额外的电流路径。该额外打线107可以为单点、单面，两点或者两点以上，两面或者两面以上，额外打线107的数量和形状根据芯片内部晶胞分布情况以及源级焊区与源级引脚打线以外的区域情况而定。首先，应在源级焊区与源级引脚打线以外的区域设置尽可能多的额外打线，用于使得打线更为均匀，进而使得电流密度分布更为均匀，从而减小芯片的导通电阻；其次，在进行额外打线的方向选择时，应尽可能垂直于芯片内部晶胞，用于减少电流路径上的源级焊区的长度，进而减小封装的阻值，若芯片内部单一晶胞的方向为X方向，则额外打线的方向优选Y方向，若芯片内部单一晶胞的方向为Y方向，则额外打线的方向优选X方向。在本发明中，额外打线107可以为金、铜、铝等任意材质的金属，在此不进行限制。在进行该额外打线的设置时，其工艺流程不需要额外新增，与现行的打线工艺可以兼容，因此，设置额外打线的工艺实现较为容易。如表1中所示，我们通过模拟计算比较了在源级焊区与源级引脚打线以外的区域上不设置额外打线以及设置不同方向和数量的打线的芯片表面最大电流密度。图4中显示了本发明中模拟计算所采用的封装结构的模型，与图3中类似，半导体封装打线结构包括一个导线架101和芯片。导线架101包括芯片焊垫、漏极引脚102、源级引脚104和栅极引脚103，其中，芯片焊垫与漏极引脚102整合焊接，功率芯片的漏极焊区通过导电胶或焊锡连接于芯片焊垫上，芯片的源级焊区与源级引脚104通过铝带106相连接，芯片的栅极焊区与栅极引脚103通过栅极连接线105相连接。在进行模拟时，在图中的A处输入电流，输入电流的大小为1A，因为设置了额外打线，则额外打线可以提供单一晶胞额外的电流路径，其电流路径为A→铝带→源级焊区→额外打线→晶胞→B。因此，通过设置额外打线将会增加额外的电流路径，降低芯片表面的最大电流密度。从表1中可以看出，当不设置额外打线时，芯片表面上的最大电流密度最大，当设置了不同数量的额外打线时，芯片表面上的最大电流密度均能降低，且设置的额外打线的数量越多，芯片表面上的最大电流密度降低幅度越大。由图4中可以看出，芯片内部的晶胞108沿Y方向分布，图4中的额外打线107为X方向。通过在源级焊区与源级引脚打线以外的区域上设置额外打线可以将芯片表面上的最大电流密度降低至原始设计的80%。因此，通过表1中的数据可以看出，在源级焊区与源级引脚打线以外的区域上设置额外打线可以有效地降低芯片表面上的最大电流密度，进而能降低芯片的导通阻值。并且，通过对比相同数量的额外打线，在X方向设置的额外打线在降低芯片表面上的最大电流密度时效果更好。即在进行额外打线的方向选择时，应尽可能垂直于芯片内部晶胞。以额外打线平行于芯片内部晶胞和额外打线垂直于芯片内部额外晶胞进行比较，当额外打线平行于芯片内部晶胞时，电流的路径为：A→铝带→源级焊区1→额外打线→晶胞→B；当额外打线垂直于芯片内部晶胞时，电流的路径为：A→铝带→源级焊区2→额外打线→晶胞→B。此时，电流路径上的源级焊区1的长度将会大于源级焊区2的长度，较长的源级焊区长度将会增加封装的阻值。因此，在进行额外打线的方向选择时，应尽可能垂直于芯片内部晶胞，用于减少电流路径上的源级焊区的长度，进而减小封装的阻值。采用本发明中的半导体封装打线结构具有如下优点：通过在源级焊区与源级引脚打线以外的区域上设置额外打线，可以使得封装结构的打线分布更为均匀，有效地降低了芯片表面上的最大电流密度，进而能降低芯片的导通电阻；在设置额外打线时，其工艺流程不需要额外新增，与现行的打线工艺可以兼容，设置额外打线的工艺实现较为容易；芯片的源级焊区与源级引脚连接时，选择铝带进行连接，铝带具有更大的接触面积，可以进一步地降低芯片的导通电阻和热阻，延长功率芯片的使用寿命。以上所述仅是本发明的优选实施例而已，并非对本发明做任何形式上的限制，虽然本发明已以优选实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案的范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本实用发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
