// vi:syntax=verilog
// Config 0, tag array way 2
//
// Only first 129 locations are initialized , address 128 has all F's
// 8192 (13b address) by 14 bit (tag)
@0000 0002
      0006
      000a
      000e
      0012
      0016
      001a
      001e
      0022
      0026
      002a
      002e
      0032
      0036
      003a
      003e
      0042
      0046
      004a
      004e
      0052
      0056
      005a
      005e
      0062
      0066
      006a
      006e
      0072
      0076
      007a
      007e
      0082
      0086
      008a
      008e
      0092
      0096
      009a
      009e
      00a2
      00a6
      00aa
      00ae
      00b2
      00b6
      00ba
      00be
      00c2
      00c6
      00ca
      00ce
      00d2
      00d6
      00da
      00de
      00e2
      00e6
      00ea
      00ee
      00f2
      00f6
      00fa
      00fe
      0102
      0106
      010a
      010e
      0112
      0116
      011a
      011e
      0122
      0126
      012a
      012e
      0132
      0136
      013a
      013e
      0142
      0146
      014a
      014e
      0152
      0156
      015a
      015e
      0162
      0166
      016a
      016e
      0172
      0176
      017a
      017e
      0182
      0186
      018a
      018e
      0192
      0196
      019a
      019e
      01a2
      01a6
      01aa
      01ae
      01b2
      01b6
      01ba
      01be
      01c2
      01c6
      01ca
      01ce
      01d2
      01d6
      01da
      01de
      01e2
      01e6
      01ea
      01ee
      01f2
      01f6
      01fa
      01fe
      3FFF