Fitter report for webServerFlashFinal
Wed Apr 10 16:05:30 2013
Quartus II Version 10.1 Build 197 01/19/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Output Pin Default Load For Reported TCO
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter RAM Summary
 28. Fitter DSP Block Usage Summary
 29. DSP Block Details
 30. Interconnect Usage Summary
 31. LAB Logic Elements
 32. LAB-wide Signals
 33. LAB Signals Sourced
 34. LAB Signals Sourced Out
 35. LAB Distinct Inputs
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Estimated Delay Added for Hold Timing Summary
 39. Estimated Delay Added for Hold Timing Details
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------+
; Fitter Summary                                                                     ;
+------------------------------------+-----------------------------------------------+
; Fitter Status                      ; Successful - Wed Apr 10 16:05:30 2013         ;
; Quartus II Version                 ; 10.1 Build 197 01/19/2011 SP 1 SJ Web Edition ;
; Revision Name                      ; webServerFlashFinal                           ;
; Top-level Entity Name              ; webServer                                     ;
; Family                             ; Cyclone II                                    ;
; Device                             ; EP2C35F672C6                                  ;
; Timing Models                      ; Final                                         ;
; Total logic elements               ; 7,339 / 33,216 ( 22 % )                       ;
;     Total combinational functions  ; 6,509 / 33,216 ( 20 % )                       ;
;     Dedicated logic registers      ; 4,323 / 33,216 ( 13 % )                       ;
; Total registers                    ; 4494                                          ;
; Total pins                         ; 215 / 475 ( 45 % )                            ;
; Total virtual pins                 ; 0                                             ;
; Total memory bits                  ; 282,880 / 483,840 ( 58 % )                    ;
; Embedded Multiplier 9-bit elements ; 4 / 70 ( 6 % )                                ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                ;
+------------------------------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                              ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Stop After Congestion Map Generation                                       ; Off                            ; Off                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.75        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;   7.7%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                          ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                   ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src1[0]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src1[0]                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|A_mul_src1[0]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src1[1]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src1[1]                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|A_mul_src1[1]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src1[2]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src1[2]                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|A_mul_src1[2]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src1[3]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src1[3]                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|A_mul_src1[3]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src1[4]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src1[4]                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|A_mul_src1[4]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src1[5]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src1[5]                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|A_mul_src1[5]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src1[6]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src1[6]                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|A_mul_src1[6]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src1[7]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src1[7]                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|A_mul_src1[7]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src1[8]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src1[8]                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|A_mul_src1[8]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src1[9]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src1[9]                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|A_mul_src1[9]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src1[10]                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src1[10]                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|A_mul_src1[10]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src1[11]                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src1[11]                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|A_mul_src1[11]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src1[12]                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src1[12]                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|A_mul_src1[12]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src1[13]                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src1[13]                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|A_mul_src1[13]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src1[14]                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src1[14]                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|A_mul_src1[14]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src1[15]                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src1[15]                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|A_mul_src1[15]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src1[16]                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src1[17]                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src1[18]                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src1[19]                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src1[20]                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src1[21]                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src1[22]                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src1[23]                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src1[24]                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src1[25]                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src1[26]                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src1[27]                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src1[28]                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src1[29]                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src1[30]                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src1[31]                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src2[0]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src2[0]                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|A_mul_src2[0]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src2[0]~_Duplicate_1                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src2[1]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src2[1]                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|A_mul_src2[1]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src2[1]~_Duplicate_1                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src2[2]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src2[2]                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|A_mul_src2[2]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src2[2]~_Duplicate_1                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src2[3]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src2[3]                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|A_mul_src2[3]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src2[3]~_Duplicate_1                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src2[4]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src2[4]                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|A_mul_src2[4]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src2[4]~_Duplicate_1                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src2[5]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src2[5]                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|A_mul_src2[5]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src2[5]~_Duplicate_1                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src2[6]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src2[6]                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|A_mul_src2[6]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src2[6]~_Duplicate_1                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src2[7]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src2[7]                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|A_mul_src2[7]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src2[7]~_Duplicate_1                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src2[8]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src2[8]                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|A_mul_src2[8]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src2[8]~_Duplicate_1                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src2[9]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src2[9]                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|A_mul_src2[9]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src2[9]~_Duplicate_1                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src2[10]                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src2[10]                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|A_mul_src2[10]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src2[10]~_Duplicate_1                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src2[11]                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src2[11]                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|A_mul_src2[11]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src2[11]~_Duplicate_1                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src2[12]                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src2[12]                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|A_mul_src2[12]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src2[12]~_Duplicate_1                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src2[13]                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src2[13]                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|A_mul_src2[13]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src2[13]~_Duplicate_1                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src2[14]                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src2[14]                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|A_mul_src2[14]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src2[14]~_Duplicate_1                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src2[15]                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src2[15]                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|A_mul_src2[15]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_src2[15]~_Duplicate_1                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|D_bht_data[0]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|cpu_bht_module:cpu_bht|altsyncram:the_altsyncram|altsyncram_pkf1:auto_generated|q_b[0]                                            ; PORTBDATAOUT     ;                       ;
; niosII_system:NIOSII|cpu:the_cpu|D_bht_data[1]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; niosII_system:NIOSII|cpu:the_cpu|cpu_bht_module:cpu_bht|altsyncram:the_altsyncram|altsyncram_pkf1:auto_generated|q_b[1]                                            ; PORTBDATAOUT     ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|m_addr[0]                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[0]                                                                                                                                                       ; DATAIN           ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|m_addr[1]                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[1]                                                                                                                                                       ; DATAIN           ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|m_addr[2]                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[2]                                                                                                                                                       ; DATAIN           ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|m_addr[3]                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[3]                                                                                                                                                       ; DATAIN           ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|m_addr[4]                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[4]                                                                                                                                                       ; DATAIN           ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|m_addr[5]                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[5]                                                                                                                                                       ; DATAIN           ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|m_addr[6]                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[6]                                                                                                                                                       ; DATAIN           ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|m_addr[7]                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[7]                                                                                                                                                       ; DATAIN           ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|m_addr[8]                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[8]                                                                                                                                                       ; DATAIN           ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|m_addr[9]                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[9]                                                                                                                                                       ; DATAIN           ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|m_addr[10]                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[10]                                                                                                                                                      ; DATAIN           ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|m_addr[11]                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[11]                                                                                                                                                      ; DATAIN           ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|m_bank[0]                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_BA_0                                                                                                                                                          ; DATAIN           ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|m_bank[1]                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_BA_1                                                                                                                                                          ; DATAIN           ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|m_cmd[0]                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_WE_N                                                                                                                                                          ; DATAIN           ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|m_cmd[0]                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; niosII_system:NIOSII|sdram:the_sdram|m_cmd[0]~_Duplicate_1                                                                                                         ; REGOUT           ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|m_cmd[0]                                                                                                 ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                    ;                  ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|m_cmd[1]                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_CAS_N                                                                                                                                                         ; DATAIN           ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|m_cmd[1]                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; niosII_system:NIOSII|sdram:the_sdram|m_cmd[1]~_Duplicate_1                                                                                                         ; REGOUT           ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|m_cmd[1]                                                                                                 ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                    ;                  ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|m_cmd[2]                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_RAS_N                                                                                                                                                         ; DATAIN           ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|m_cmd[2]                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; niosII_system:NIOSII|sdram:the_sdram|m_cmd[2]~_Duplicate_1                                                                                                         ; REGOUT           ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|m_cmd[2]                                                                                                 ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                    ;                  ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|m_cmd[3]                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_CS_N                                                                                                                                                          ; DATAIN           ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|m_cmd[3]                                                                                                 ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                    ;                  ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|m_data[0]                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[0]                                                                                                                                                         ; DATAIN           ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|m_data[0]                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; niosII_system:NIOSII|sdram:the_sdram|m_data[0]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|m_data[1]                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[1]                                                                                                                                                         ; DATAIN           ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|m_data[1]                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; niosII_system:NIOSII|sdram:the_sdram|m_data[1]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|m_data[2]                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[2]                                                                                                                                                         ; DATAIN           ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|m_data[2]                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; niosII_system:NIOSII|sdram:the_sdram|m_data[2]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|m_data[3]                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[3]                                                                                                                                                         ; DATAIN           ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|m_data[3]                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; niosII_system:NIOSII|sdram:the_sdram|m_data[3]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|m_data[4]                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[4]                                                                                                                                                         ; DATAIN           ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|m_data[4]                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; niosII_system:NIOSII|sdram:the_sdram|m_data[4]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|m_data[5]                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[5]                                                                                                                                                         ; DATAIN           ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|m_data[5]                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; niosII_system:NIOSII|sdram:the_sdram|m_data[5]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|m_data[6]                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[6]                                                                                                                                                         ; DATAIN           ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|m_data[6]                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; niosII_system:NIOSII|sdram:the_sdram|m_data[6]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|m_data[7]                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[7]                                                                                                                                                         ; DATAIN           ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|m_data[7]                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; niosII_system:NIOSII|sdram:the_sdram|m_data[7]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|m_data[8]                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[8]                                                                                                                                                         ; DATAIN           ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|m_data[8]                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; niosII_system:NIOSII|sdram:the_sdram|m_data[8]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|m_data[9]                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[9]                                                                                                                                                         ; DATAIN           ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|m_data[9]                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; niosII_system:NIOSII|sdram:the_sdram|m_data[9]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|m_data[10]                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[10]                                                                                                                                                        ; DATAIN           ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|m_data[10]                                                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; niosII_system:NIOSII|sdram:the_sdram|m_data[10]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|m_data[11]                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[11]                                                                                                                                                        ; DATAIN           ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|m_data[11]                                                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; niosII_system:NIOSII|sdram:the_sdram|m_data[11]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|m_data[12]                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[12]                                                                                                                                                        ; DATAIN           ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|m_data[12]                                                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; niosII_system:NIOSII|sdram:the_sdram|m_data[12]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|m_data[13]                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[13]                                                                                                                                                        ; DATAIN           ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|m_data[13]                                                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; niosII_system:NIOSII|sdram:the_sdram|m_data[13]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|m_data[14]                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[14]                                                                                                                                                        ; DATAIN           ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|m_data[14]                                                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; niosII_system:NIOSII|sdram:the_sdram|m_data[14]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|m_data[15]                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[15]                                                                                                                                                        ; DATAIN           ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|m_data[15]                                                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; niosII_system:NIOSII|sdram:the_sdram|m_data[15]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|m_dqm[0]                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_LDQM                                                                                                                                                          ; DATAIN           ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|m_dqm[1]                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_UDQM                                                                                                                                                          ; DATAIN           ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|za_data[0]                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[0]                                                                                                                                                         ; COMBOUT          ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|za_data[1]                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[1]                                                                                                                                                         ; COMBOUT          ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|za_data[2]                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[2]                                                                                                                                                         ; COMBOUT          ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|za_data[3]                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[3]                                                                                                                                                         ; COMBOUT          ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|za_data[4]                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[4]                                                                                                                                                         ; COMBOUT          ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|za_data[5]                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[5]                                                                                                                                                         ; COMBOUT          ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|za_data[6]                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[6]                                                                                                                                                         ; COMBOUT          ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|za_data[7]                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[7]                                                                                                                                                         ; COMBOUT          ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|za_data[8]                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[8]                                                                                                                                                         ; COMBOUT          ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|za_data[9]                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[9]                                                                                                                                                         ; COMBOUT          ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|za_data[10]                                                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[10]                                                                                                                                                        ; COMBOUT          ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|za_data[11]                                                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[11]                                                                                                                                                        ; COMBOUT          ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|za_data[12]                                                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[12]                                                                                                                                                        ; COMBOUT          ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|za_data[13]                                                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[13]                                                                                                                                                        ; COMBOUT          ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|za_data[14]                                                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[14]                                                                                                                                                        ; COMBOUT          ;                       ;
; niosII_system:NIOSII|sdram:the_sdram|za_data[15]                                                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[15]                                                                                                                                                        ; COMBOUT          ;                       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_ext_flash[0]                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_ADDR[0]                                                                                                                                                         ; DATAIN           ;                       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_ext_flash[1]                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_ADDR[1]                                                                                                                                                         ; DATAIN           ;                       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_ext_flash[2]                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_ADDR[2]                                                                                                                                                         ; DATAIN           ;                       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_ext_flash[3]                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_ADDR[3]                                                                                                                                                         ; DATAIN           ;                       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_ext_flash[4]                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_ADDR[4]                                                                                                                                                         ; DATAIN           ;                       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_ext_flash[5]                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_ADDR[5]                                                                                                                                                         ; DATAIN           ;                       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_ext_flash[6]                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_ADDR[6]                                                                                                                                                         ; DATAIN           ;                       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_ext_flash[7]                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_ADDR[7]                                                                                                                                                         ; DATAIN           ;                       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_ext_flash[8]                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_ADDR[8]                                                                                                                                                         ; DATAIN           ;                       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_ext_flash[9]                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_ADDR[9]                                                                                                                                                         ; DATAIN           ;                       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_ext_flash[10]                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_ADDR[10]                                                                                                                                                        ; DATAIN           ;                       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_ext_flash[11]                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_ADDR[11]                                                                                                                                                        ; DATAIN           ;                       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_ext_flash[12]                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_ADDR[12]                                                                                                                                                        ; DATAIN           ;                       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_ext_flash[13]                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_ADDR[13]                                                                                                                                                        ; DATAIN           ;                       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_ext_flash[14]                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_ADDR[14]                                                                                                                                                        ; DATAIN           ;                       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_ext_flash[15]                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_ADDR[15]                                                                                                                                                        ; DATAIN           ;                       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_ext_flash[16]                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_ADDR[16]                                                                                                                                                        ; DATAIN           ;                       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_ext_flash[17]                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_ADDR[17]                                                                                                                                                        ; DATAIN           ;                       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_ext_flash[18]                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_ADDR[18]                                                                                                                                                        ; DATAIN           ;                       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_ext_flash[19]                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_ADDR[19]                                                                                                                                                        ; DATAIN           ;                       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_ext_flash[20]                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_ADDR[20]                                                                                                                                                        ; DATAIN           ;                       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_ext_flash[21]                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_ADDR[21]                                                                                                                                                        ; DATAIN           ;                       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; FL_DQ[0]                                                                                                                                                           ; OE               ;                       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_1                                   ; REGOUT           ;                       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_1              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; FL_DQ[1]                                                                                                                                                           ; OE               ;                       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_1              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_2                                   ; REGOUT           ;                       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_2              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; FL_DQ[2]                                                                                                                                                           ; OE               ;                       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_2              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_3                                   ; REGOUT           ;                       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_3              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; FL_DQ[3]                                                                                                                                                           ; OE               ;                       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_3              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_4                                   ; REGOUT           ;                       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_4              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; FL_DQ[4]                                                                                                                                                           ; OE               ;                       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_4              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_5                                   ; REGOUT           ;                       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_5              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; FL_DQ[5]                                                                                                                                                           ; OE               ;                       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_5              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_6                                   ; REGOUT           ;                       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_6              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; FL_DQ[6]                                                                                                                                                           ; OE               ;                       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_6              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_7                                   ; REGOUT           ;                       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_7              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; FL_DQ[7]                                                                                                                                                           ; OE               ;                       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_ext_flash[0] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_DQ[0]                                                                                                                                                           ; DATAIN           ;                       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_ext_flash[1] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_DQ[1]                                                                                                                                                           ; DATAIN           ;                       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_ext_flash[2] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_DQ[2]                                                                                                                                                           ; DATAIN           ;                       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_ext_flash[3] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_DQ[3]                                                                                                                                                           ; DATAIN           ;                       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_ext_flash[4] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_DQ[4]                                                                                                                                                           ; DATAIN           ;                       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_ext_flash[5] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_DQ[5]                                                                                                                                                           ; DATAIN           ;                       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_ext_flash[6] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_DQ[6]                                                                                                                                                           ; DATAIN           ;                       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_ext_flash[7] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_DQ[7]                                                                                                                                                           ; DATAIN           ;                       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_ext_flash[0]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; FL_DQ[0]                                                                                                                                                           ; COMBOUT          ;                       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_ext_flash[1]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; FL_DQ[1]                                                                                                                                                           ; COMBOUT          ;                       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_ext_flash[2]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; FL_DQ[2]                                                                                                                                                           ; COMBOUT          ;                       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_ext_flash[3]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; FL_DQ[3]                                                                                                                                                           ; COMBOUT          ;                       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_ext_flash[4]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; FL_DQ[4]                                                                                                                                                           ; COMBOUT          ;                       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_ext_flash[5]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; FL_DQ[5]                                                                                                                                                           ; COMBOUT          ;                       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_ext_flash[6]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; FL_DQ[6]                                                                                                                                                           ; COMBOUT          ;                       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_ext_flash[7]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; FL_DQ[7]                                                                                                                                                           ; COMBOUT          ;                       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|read_n_to_the_ext_flash                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_OE_N                                                                                                                                                            ; DATAIN           ;                       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|read_n_to_the_ext_flash                       ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                    ;                  ;                       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|select_n_to_the_ext_flash                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_CE_N                                                                                                                                                            ; DATAIN           ;                       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|select_n_to_the_ext_flash                     ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                    ;                  ;                       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|write_n_to_the_ext_flash                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FL_WE_N                                                                                                                                                            ; DATAIN           ;                       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|write_n_to_the_ext_flash                      ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                    ;                  ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|d1_in_a_write_cycle                                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[0]                                                                                                                                                         ; OE               ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|d1_in_a_write_cycle                                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|d1_in_a_write_cycle~_Duplicate_1                                                             ; REGOUT           ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|d1_in_a_write_cycle~_Duplicate_1                                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[1]                                                                                                                                                         ; OE               ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|d1_in_a_write_cycle~_Duplicate_1                                        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|d1_in_a_write_cycle~_Duplicate_2                                                             ; REGOUT           ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|d1_in_a_write_cycle~_Duplicate_2                                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[2]                                                                                                                                                         ; OE               ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|d1_in_a_write_cycle~_Duplicate_2                                        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|d1_in_a_write_cycle~_Duplicate_3                                                             ; REGOUT           ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|d1_in_a_write_cycle~_Duplicate_3                                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[3]                                                                                                                                                         ; OE               ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|d1_in_a_write_cycle~_Duplicate_3                                        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|d1_in_a_write_cycle~_Duplicate_4                                                             ; REGOUT           ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|d1_in_a_write_cycle~_Duplicate_4                                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[4]                                                                                                                                                         ; OE               ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|d1_in_a_write_cycle~_Duplicate_4                                        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|d1_in_a_write_cycle~_Duplicate_5                                                             ; REGOUT           ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|d1_in_a_write_cycle~_Duplicate_5                                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[5]                                                                                                                                                         ; OE               ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|d1_in_a_write_cycle~_Duplicate_5                                        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|d1_in_a_write_cycle~_Duplicate_6                                                             ; REGOUT           ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|d1_in_a_write_cycle~_Duplicate_6                                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[6]                                                                                                                                                         ; OE               ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|d1_in_a_write_cycle~_Duplicate_6                                        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|d1_in_a_write_cycle~_Duplicate_7                                                             ; REGOUT           ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|d1_in_a_write_cycle~_Duplicate_7                                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[7]                                                                                                                                                         ; OE               ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|d1_in_a_write_cycle~_Duplicate_7                                        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|d1_in_a_write_cycle~_Duplicate_8                                                             ; REGOUT           ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|d1_in_a_write_cycle~_Duplicate_8                                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[8]                                                                                                                                                         ; OE               ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|d1_in_a_write_cycle~_Duplicate_8                                        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|d1_in_a_write_cycle~_Duplicate_9                                                             ; REGOUT           ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|d1_in_a_write_cycle~_Duplicate_9                                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[9]                                                                                                                                                         ; OE               ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|d1_in_a_write_cycle~_Duplicate_9                                        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|d1_in_a_write_cycle~_Duplicate_10                                                            ; REGOUT           ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|d1_in_a_write_cycle~_Duplicate_10                                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[10]                                                                                                                                                        ; OE               ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|d1_in_a_write_cycle~_Duplicate_10                                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|d1_in_a_write_cycle~_Duplicate_11                                                            ; REGOUT           ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|d1_in_a_write_cycle~_Duplicate_11                                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[11]                                                                                                                                                        ; OE               ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|d1_in_a_write_cycle~_Duplicate_11                                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|d1_in_a_write_cycle~_Duplicate_12                                                            ; REGOUT           ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|d1_in_a_write_cycle~_Duplicate_12                                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[12]                                                                                                                                                        ; OE               ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|d1_in_a_write_cycle~_Duplicate_12                                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|d1_in_a_write_cycle~_Duplicate_13                                                            ; REGOUT           ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|d1_in_a_write_cycle~_Duplicate_13                                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[13]                                                                                                                                                        ; OE               ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|d1_in_a_write_cycle~_Duplicate_13                                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|d1_in_a_write_cycle~_Duplicate_14                                                            ; REGOUT           ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|d1_in_a_write_cycle~_Duplicate_14                                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[14]                                                                                                                                                        ; OE               ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|d1_in_a_write_cycle~_Duplicate_14                                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|d1_in_a_write_cycle~_Duplicate_15                                                            ; REGOUT           ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|d1_in_a_write_cycle~_Duplicate_15                                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[15]                                                                                                                                                        ; OE               ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|d1_outgoing_sram_IF_0_tsb_data[0]                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[0]                                                                                                                                                         ; DATAIN           ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|d1_outgoing_sram_IF_0_tsb_data[1]                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[1]                                                                                                                                                         ; DATAIN           ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|d1_outgoing_sram_IF_0_tsb_data[2]                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[2]                                                                                                                                                         ; DATAIN           ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|d1_outgoing_sram_IF_0_tsb_data[3]                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[3]                                                                                                                                                         ; DATAIN           ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|d1_outgoing_sram_IF_0_tsb_data[4]                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[4]                                                                                                                                                         ; DATAIN           ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|d1_outgoing_sram_IF_0_tsb_data[5]                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[5]                                                                                                                                                         ; DATAIN           ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|d1_outgoing_sram_IF_0_tsb_data[6]                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[6]                                                                                                                                                         ; DATAIN           ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|d1_outgoing_sram_IF_0_tsb_data[7]                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[7]                                                                                                                                                         ; DATAIN           ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|d1_outgoing_sram_IF_0_tsb_data[8]                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[8]                                                                                                                                                         ; DATAIN           ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|d1_outgoing_sram_IF_0_tsb_data[9]                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[9]                                                                                                                                                         ; DATAIN           ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|d1_outgoing_sram_IF_0_tsb_data[10]                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[10]                                                                                                                                                        ; DATAIN           ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|d1_outgoing_sram_IF_0_tsb_data[11]                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[11]                                                                                                                                                        ; DATAIN           ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|d1_outgoing_sram_IF_0_tsb_data[12]                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[12]                                                                                                                                                        ; DATAIN           ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|d1_outgoing_sram_IF_0_tsb_data[13]                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[13]                                                                                                                                                        ; DATAIN           ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|d1_outgoing_sram_IF_0_tsb_data[14]                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[14]                                                                                                                                                        ; DATAIN           ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|d1_outgoing_sram_IF_0_tsb_data[15]                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[15]                                                                                                                                                        ; DATAIN           ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|incoming_sram_IF_0_tsb_data[0]                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[0]                                                                                                                                                         ; COMBOUT          ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|incoming_sram_IF_0_tsb_data[1]                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[1]                                                                                                                                                         ; COMBOUT          ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|incoming_sram_IF_0_tsb_data[2]                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[2]                                                                                                                                                         ; COMBOUT          ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|incoming_sram_IF_0_tsb_data[3]                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[3]                                                                                                                                                         ; COMBOUT          ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|incoming_sram_IF_0_tsb_data[4]                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[4]                                                                                                                                                         ; COMBOUT          ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|incoming_sram_IF_0_tsb_data[5]                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[5]                                                                                                                                                         ; COMBOUT          ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|incoming_sram_IF_0_tsb_data[6]                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[6]                                                                                                                                                         ; COMBOUT          ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|incoming_sram_IF_0_tsb_data[7]                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[7]                                                                                                                                                         ; COMBOUT          ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|incoming_sram_IF_0_tsb_data[8]                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[8]                                                                                                                                                         ; COMBOUT          ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|incoming_sram_IF_0_tsb_data[9]                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[9]                                                                                                                                                         ; COMBOUT          ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|incoming_sram_IF_0_tsb_data[10]                                         ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[10]                                                                                                                                                        ; COMBOUT          ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|incoming_sram_IF_0_tsb_data[11]                                         ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[11]                                                                                                                                                        ; COMBOUT          ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|incoming_sram_IF_0_tsb_data[12]                                         ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[12]                                                                                                                                                        ; COMBOUT          ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|incoming_sram_IF_0_tsb_data[13]                                         ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[13]                                                                                                                                                        ; COMBOUT          ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|incoming_sram_IF_0_tsb_data[14]                                         ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[14]                                                                                                                                                        ; COMBOUT          ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|incoming_sram_IF_0_tsb_data[15]                                         ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[15]                                                                                                                                                        ; COMBOUT          ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|sram_IF_0_tsb_address[1]                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_ADDR[1]                                                                                                                                                       ; DATAIN           ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|sram_IF_0_tsb_address[2]                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_ADDR[2]                                                                                                                                                       ; DATAIN           ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|sram_IF_0_tsb_address[3]                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_ADDR[3]                                                                                                                                                       ; DATAIN           ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|sram_IF_0_tsb_address[4]                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_ADDR[4]                                                                                                                                                       ; DATAIN           ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|sram_IF_0_tsb_address[5]                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_ADDR[5]                                                                                                                                                       ; DATAIN           ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|sram_IF_0_tsb_address[6]                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_ADDR[6]                                                                                                                                                       ; DATAIN           ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|sram_IF_0_tsb_address[7]                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_ADDR[7]                                                                                                                                                       ; DATAIN           ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|sram_IF_0_tsb_address[8]                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_ADDR[8]                                                                                                                                                       ; DATAIN           ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|sram_IF_0_tsb_address[9]                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_ADDR[9]                                                                                                                                                       ; DATAIN           ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|sram_IF_0_tsb_address[10]                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_ADDR[10]                                                                                                                                                      ; DATAIN           ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|sram_IF_0_tsb_address[11]                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_ADDR[11]                                                                                                                                                      ; DATAIN           ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|sram_IF_0_tsb_address[12]                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_ADDR[12]                                                                                                                                                      ; DATAIN           ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|sram_IF_0_tsb_address[13]                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_ADDR[13]                                                                                                                                                      ; DATAIN           ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|sram_IF_0_tsb_address[14]                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_ADDR[14]                                                                                                                                                      ; DATAIN           ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|sram_IF_0_tsb_address[15]                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_ADDR[15]                                                                                                                                                      ; DATAIN           ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|sram_IF_0_tsb_address[16]                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_ADDR[16]                                                                                                                                                      ; DATAIN           ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|sram_IF_0_tsb_address[17]                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_ADDR[17]                                                                                                                                                      ; DATAIN           ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|sram_IF_0_tsb_byteenable_n[0]                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_LB_N                                                                                                                                                          ; DATAIN           ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|sram_IF_0_tsb_byteenable_n[0]                                           ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                    ;                  ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|sram_IF_0_tsb_byteenable_n[1]                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_UB_N                                                                                                                                                          ; DATAIN           ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|sram_IF_0_tsb_byteenable_n[1]                                           ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                    ;                  ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|sram_IF_0_tsb_chipselect_n                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_CE_N                                                                                                                                                          ; DATAIN           ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|sram_IF_0_tsb_chipselect_n                                              ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                    ;                  ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|sram_IF_0_tsb_outputenable_n                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_OE_N                                                                                                                                                          ; DATAIN           ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|sram_IF_0_tsb_outputenable_n                                            ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                    ;                  ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|sram_IF_0_tsb_write_n                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_WE_N                                                                                                                                                          ; DATAIN           ;                       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|sram_IF_0_tsb_write_n                                                   ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                    ;                  ;                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                            ;
+----------------------+-----------------------------+--------------+-------------------------------+---------------+----------------------------+
; Name                 ; Ignored Entity              ; Ignored From ; Ignored To                    ; Ignored Value ; Ignored Source             ;
+----------------------+-----------------------------+--------------+-------------------------------+---------------+----------------------------+
; Location             ;                             ;              ; AUD_ADCDAT                    ; PIN_B5        ; QSF Assignment             ;
; Location             ;                             ;              ; AUD_ADCLRCK                   ; PIN_C5        ; QSF Assignment             ;
; Location             ;                             ;              ; AUD_BCLK                      ; PIN_B4        ; QSF Assignment             ;
; Location             ;                             ;              ; AUD_DACDAT                    ; PIN_A4        ; QSF Assignment             ;
; Location             ;                             ;              ; AUD_DACLRCK                   ; PIN_C6        ; QSF Assignment             ;
; Location             ;                             ;              ; AUD_XCK                       ; PIN_A5        ; QSF Assignment             ;
; Location             ;                             ;              ; CLOCK_27                      ; PIN_D13       ; QSF Assignment             ;
; Location             ;                             ;              ; EXT_CLOCK                     ; PIN_P26       ; QSF Assignment             ;
; Location             ;                             ;              ; GPIO_1[0]                     ; PIN_K25       ; QSF Assignment             ;
; Location             ;                             ;              ; GPIO_1[10]                    ; PIN_N24       ; QSF Assignment             ;
; Location             ;                             ;              ; GPIO_1[11]                    ; PIN_P24       ; QSF Assignment             ;
; Location             ;                             ;              ; GPIO_1[12]                    ; PIN_R25       ; QSF Assignment             ;
; Location             ;                             ;              ; GPIO_1[13]                    ; PIN_R24       ; QSF Assignment             ;
; Location             ;                             ;              ; GPIO_1[14]                    ; PIN_R20       ; QSF Assignment             ;
; Location             ;                             ;              ; GPIO_1[15]                    ; PIN_T22       ; QSF Assignment             ;
; Location             ;                             ;              ; GPIO_1[16]                    ; PIN_T23       ; QSF Assignment             ;
; Location             ;                             ;              ; GPIO_1[17]                    ; PIN_T24       ; QSF Assignment             ;
; Location             ;                             ;              ; GPIO_1[18]                    ; PIN_T25       ; QSF Assignment             ;
; Location             ;                             ;              ; GPIO_1[19]                    ; PIN_T18       ; QSF Assignment             ;
; Location             ;                             ;              ; GPIO_1[1]                     ; PIN_K26       ; QSF Assignment             ;
; Location             ;                             ;              ; GPIO_1[20]                    ; PIN_T21       ; QSF Assignment             ;
; Location             ;                             ;              ; GPIO_1[21]                    ; PIN_T20       ; QSF Assignment             ;
; Location             ;                             ;              ; GPIO_1[22]                    ; PIN_U26       ; QSF Assignment             ;
; Location             ;                             ;              ; GPIO_1[23]                    ; PIN_U25       ; QSF Assignment             ;
; Location             ;                             ;              ; GPIO_1[24]                    ; PIN_U23       ; QSF Assignment             ;
; Location             ;                             ;              ; GPIO_1[25]                    ; PIN_U24       ; QSF Assignment             ;
; Location             ;                             ;              ; GPIO_1[26]                    ; PIN_R19       ; QSF Assignment             ;
; Location             ;                             ;              ; GPIO_1[27]                    ; PIN_T19       ; QSF Assignment             ;
; Location             ;                             ;              ; GPIO_1[28]                    ; PIN_U20       ; QSF Assignment             ;
; Location             ;                             ;              ; GPIO_1[29]                    ; PIN_U21       ; QSF Assignment             ;
; Location             ;                             ;              ; GPIO_1[2]                     ; PIN_M22       ; QSF Assignment             ;
; Location             ;                             ;              ; GPIO_1[30]                    ; PIN_V26       ; QSF Assignment             ;
; Location             ;                             ;              ; GPIO_1[31]                    ; PIN_V25       ; QSF Assignment             ;
; Location             ;                             ;              ; GPIO_1[32]                    ; PIN_V24       ; QSF Assignment             ;
; Location             ;                             ;              ; GPIO_1[33]                    ; PIN_V23       ; QSF Assignment             ;
; Location             ;                             ;              ; GPIO_1[34]                    ; PIN_W25       ; QSF Assignment             ;
; Location             ;                             ;              ; GPIO_1[35]                    ; PIN_W23       ; QSF Assignment             ;
; Location             ;                             ;              ; GPIO_1[3]                     ; PIN_M23       ; QSF Assignment             ;
; Location             ;                             ;              ; GPIO_1[4]                     ; PIN_M19       ; QSF Assignment             ;
; Location             ;                             ;              ; GPIO_1[5]                     ; PIN_M20       ; QSF Assignment             ;
; Location             ;                             ;              ; GPIO_1[6]                     ; PIN_N20       ; QSF Assignment             ;
; Location             ;                             ;              ; GPIO_1[7]                     ; PIN_M21       ; QSF Assignment             ;
; Location             ;                             ;              ; GPIO_1[8]                     ; PIN_M24       ; QSF Assignment             ;
; Location             ;                             ;              ; GPIO_1[9]                     ; PIN_M25       ; QSF Assignment             ;
; Location             ;                             ;              ; HEX2[0]                       ; PIN_AB23      ; QSF Assignment             ;
; Location             ;                             ;              ; HEX2[1]                       ; PIN_V22       ; QSF Assignment             ;
; Location             ;                             ;              ; HEX2[2]                       ; PIN_AC25      ; QSF Assignment             ;
; Location             ;                             ;              ; HEX2[3]                       ; PIN_AC26      ; QSF Assignment             ;
; Location             ;                             ;              ; HEX2[4]                       ; PIN_AB26      ; QSF Assignment             ;
; Location             ;                             ;              ; HEX2[5]                       ; PIN_AB25      ; QSF Assignment             ;
; Location             ;                             ;              ; HEX2[6]                       ; PIN_Y24       ; QSF Assignment             ;
; Location             ;                             ;              ; HEX3[0]                       ; PIN_Y23       ; QSF Assignment             ;
; Location             ;                             ;              ; HEX3[1]                       ; PIN_AA25      ; QSF Assignment             ;
; Location             ;                             ;              ; HEX3[2]                       ; PIN_AA26      ; QSF Assignment             ;
; Location             ;                             ;              ; HEX3[3]                       ; PIN_Y26       ; QSF Assignment             ;
; Location             ;                             ;              ; HEX3[4]                       ; PIN_Y25       ; QSF Assignment             ;
; Location             ;                             ;              ; HEX3[5]                       ; PIN_U22       ; QSF Assignment             ;
; Location             ;                             ;              ; HEX3[6]                       ; PIN_W24       ; QSF Assignment             ;
; Location             ;                             ;              ; HEX4[0]                       ; PIN_U9        ; QSF Assignment             ;
; Location             ;                             ;              ; HEX4[1]                       ; PIN_U1        ; QSF Assignment             ;
; Location             ;                             ;              ; HEX4[2]                       ; PIN_U2        ; QSF Assignment             ;
; Location             ;                             ;              ; HEX4[3]                       ; PIN_T4        ; QSF Assignment             ;
; Location             ;                             ;              ; HEX4[4]                       ; PIN_R7        ; QSF Assignment             ;
; Location             ;                             ;              ; HEX4[5]                       ; PIN_R6        ; QSF Assignment             ;
; Location             ;                             ;              ; HEX4[6]                       ; PIN_T3        ; QSF Assignment             ;
; Location             ;                             ;              ; HEX5[0]                       ; PIN_T2        ; QSF Assignment             ;
; Location             ;                             ;              ; HEX5[1]                       ; PIN_P6        ; QSF Assignment             ;
; Location             ;                             ;              ; HEX5[2]                       ; PIN_P7        ; QSF Assignment             ;
; Location             ;                             ;              ; HEX5[3]                       ; PIN_T9        ; QSF Assignment             ;
; Location             ;                             ;              ; HEX5[4]                       ; PIN_R5        ; QSF Assignment             ;
; Location             ;                             ;              ; HEX5[5]                       ; PIN_R4        ; QSF Assignment             ;
; Location             ;                             ;              ; HEX5[6]                       ; PIN_R3        ; QSF Assignment             ;
; Location             ;                             ;              ; HEX6[0]                       ; PIN_R2        ; QSF Assignment             ;
; Location             ;                             ;              ; HEX6[1]                       ; PIN_P4        ; QSF Assignment             ;
; Location             ;                             ;              ; HEX6[2]                       ; PIN_P3        ; QSF Assignment             ;
; Location             ;                             ;              ; HEX6[3]                       ; PIN_M2        ; QSF Assignment             ;
; Location             ;                             ;              ; HEX6[4]                       ; PIN_M3        ; QSF Assignment             ;
; Location             ;                             ;              ; HEX6[5]                       ; PIN_M5        ; QSF Assignment             ;
; Location             ;                             ;              ; HEX6[6]                       ; PIN_M4        ; QSF Assignment             ;
; Location             ;                             ;              ; HEX7[0]                       ; PIN_L3        ; QSF Assignment             ;
; Location             ;                             ;              ; HEX7[1]                       ; PIN_L2        ; QSF Assignment             ;
; Location             ;                             ;              ; HEX7[2]                       ; PIN_L9        ; QSF Assignment             ;
; Location             ;                             ;              ; HEX7[3]                       ; PIN_L6        ; QSF Assignment             ;
; Location             ;                             ;              ; HEX7[4]                       ; PIN_L7        ; QSF Assignment             ;
; Location             ;                             ;              ; HEX7[5]                       ; PIN_P9        ; QSF Assignment             ;
; Location             ;                             ;              ; HEX7[6]                       ; PIN_N9        ; QSF Assignment             ;
; Location             ;                             ;              ; I2C_SCLK                      ; PIN_A6        ; QSF Assignment             ;
; Location             ;                             ;              ; I2C_SDAT                      ; PIN_B6        ; QSF Assignment             ;
; Location             ;                             ;              ; IRDA_RXD                      ; PIN_AE25      ; QSF Assignment             ;
; Location             ;                             ;              ; IRDA_TXD                      ; PIN_AE24      ; QSF Assignment             ;
; Location             ;                             ;              ; KEY[1]                        ; PIN_N23       ; QSF Assignment             ;
; Location             ;                             ;              ; KEY[2]                        ; PIN_P23       ; QSF Assignment             ;
; Location             ;                             ;              ; KEY[3]                        ; PIN_W26       ; QSF Assignment             ;
; Location             ;                             ;              ; LEDG[8]                       ; PIN_Y12       ; QSF Assignment             ;
; Location             ;                             ;              ; LEDR[0]                       ; PIN_AE23      ; QSF Assignment             ;
; Location             ;                             ;              ; LEDR[10]                      ; PIN_AA13      ; QSF Assignment             ;
; Location             ;                             ;              ; LEDR[11]                      ; PIN_AC14      ; QSF Assignment             ;
; Location             ;                             ;              ; LEDR[12]                      ; PIN_AD15      ; QSF Assignment             ;
; Location             ;                             ;              ; LEDR[13]                      ; PIN_AE15      ; QSF Assignment             ;
; Location             ;                             ;              ; LEDR[14]                      ; PIN_AF13      ; QSF Assignment             ;
; Location             ;                             ;              ; LEDR[15]                      ; PIN_AE13      ; QSF Assignment             ;
; Location             ;                             ;              ; LEDR[16]                      ; PIN_AE12      ; QSF Assignment             ;
; Location             ;                             ;              ; LEDR[17]                      ; PIN_AD12      ; QSF Assignment             ;
; Location             ;                             ;              ; LEDR[1]                       ; PIN_AF23      ; QSF Assignment             ;
; Location             ;                             ;              ; LEDR[2]                       ; PIN_AB21      ; QSF Assignment             ;
; Location             ;                             ;              ; LEDR[3]                       ; PIN_AC22      ; QSF Assignment             ;
; Location             ;                             ;              ; LEDR[4]                       ; PIN_AD22      ; QSF Assignment             ;
; Location             ;                             ;              ; LEDR[5]                       ; PIN_AD23      ; QSF Assignment             ;
; Location             ;                             ;              ; LEDR[6]                       ; PIN_AD21      ; QSF Assignment             ;
; Location             ;                             ;              ; LEDR[7]                       ; PIN_AC21      ; QSF Assignment             ;
; Location             ;                             ;              ; LEDR[8]                       ; PIN_AA14      ; QSF Assignment             ;
; Location             ;                             ;              ; LEDR[9]                       ; PIN_Y13       ; QSF Assignment             ;
; Location             ;                             ;              ; OTG_ADDR[0]                   ; PIN_K7        ; QSF Assignment             ;
; Location             ;                             ;              ; OTG_ADDR[1]                   ; PIN_F2        ; QSF Assignment             ;
; Location             ;                             ;              ; OTG_CS_N                      ; PIN_F1        ; QSF Assignment             ;
; Location             ;                             ;              ; OTG_DACK0_N                   ; PIN_C2        ; QSF Assignment             ;
; Location             ;                             ;              ; OTG_DACK1_N                   ; PIN_B2        ; QSF Assignment             ;
; Location             ;                             ;              ; OTG_DATA[0]                   ; PIN_F4        ; QSF Assignment             ;
; Location             ;                             ;              ; OTG_DATA[10]                  ; PIN_K6        ; QSF Assignment             ;
; Location             ;                             ;              ; OTG_DATA[11]                  ; PIN_K5        ; QSF Assignment             ;
; Location             ;                             ;              ; OTG_DATA[12]                  ; PIN_G4        ; QSF Assignment             ;
; Location             ;                             ;              ; OTG_DATA[13]                  ; PIN_G3        ; QSF Assignment             ;
; Location             ;                             ;              ; OTG_DATA[14]                  ; PIN_J6        ; QSF Assignment             ;
; Location             ;                             ;              ; OTG_DATA[15]                  ; PIN_K8        ; QSF Assignment             ;
; Location             ;                             ;              ; OTG_DATA[1]                   ; PIN_D2        ; QSF Assignment             ;
; Location             ;                             ;              ; OTG_DATA[2]                   ; PIN_D1        ; QSF Assignment             ;
; Location             ;                             ;              ; OTG_DATA[3]                   ; PIN_F7        ; QSF Assignment             ;
; Location             ;                             ;              ; OTG_DATA[4]                   ; PIN_J5        ; QSF Assignment             ;
; Location             ;                             ;              ; OTG_DATA[5]                   ; PIN_J8        ; QSF Assignment             ;
; Location             ;                             ;              ; OTG_DATA[6]                   ; PIN_J7        ; QSF Assignment             ;
; Location             ;                             ;              ; OTG_DATA[7]                   ; PIN_H6        ; QSF Assignment             ;
; Location             ;                             ;              ; OTG_DATA[8]                   ; PIN_E2        ; QSF Assignment             ;
; Location             ;                             ;              ; OTG_DATA[9]                   ; PIN_E1        ; QSF Assignment             ;
; Location             ;                             ;              ; OTG_DREQ0                     ; PIN_F6        ; QSF Assignment             ;
; Location             ;                             ;              ; OTG_DREQ1                     ; PIN_E5        ; QSF Assignment             ;
; Location             ;                             ;              ; OTG_FSPEED                    ; PIN_F3        ; QSF Assignment             ;
; Location             ;                             ;              ; OTG_INT0                      ; PIN_B3        ; QSF Assignment             ;
; Location             ;                             ;              ; OTG_INT1                      ; PIN_C3        ; QSF Assignment             ;
; Location             ;                             ;              ; OTG_LSPEED                    ; PIN_G6        ; QSF Assignment             ;
; Location             ;                             ;              ; OTG_RD_N                      ; PIN_G2        ; QSF Assignment             ;
; Location             ;                             ;              ; OTG_RST_N                     ; PIN_G5        ; QSF Assignment             ;
; Location             ;                             ;              ; OTG_WR_N                      ; PIN_G1        ; QSF Assignment             ;
; Location             ;                             ;              ; PS2_CLK                       ; PIN_D26       ; QSF Assignment             ;
; Location             ;                             ;              ; PS2_DAT                       ; PIN_C24       ; QSF Assignment             ;
; Location             ;                             ;              ; SD_CLK                        ; PIN_AD25      ; QSF Assignment             ;
; Location             ;                             ;              ; SD_CMD                        ; PIN_Y21       ; QSF Assignment             ;
; Location             ;                             ;              ; SD_DAT                        ; PIN_AD24      ; QSF Assignment             ;
; Location             ;                             ;              ; SD_DAT3                       ; PIN_AC23      ; QSF Assignment             ;
; Location             ;                             ;              ; SW[10]                        ; PIN_N1        ; QSF Assignment             ;
; Location             ;                             ;              ; SW[11]                        ; PIN_P1        ; QSF Assignment             ;
; Location             ;                             ;              ; SW[12]                        ; PIN_P2        ; QSF Assignment             ;
; Location             ;                             ;              ; SW[13]                        ; PIN_T7        ; QSF Assignment             ;
; Location             ;                             ;              ; SW[14]                        ; PIN_U3        ; QSF Assignment             ;
; Location             ;                             ;              ; SW[15]                        ; PIN_U4        ; QSF Assignment             ;
; Location             ;                             ;              ; SW[16]                        ; PIN_V1        ; QSF Assignment             ;
; Location             ;                             ;              ; SW[17]                        ; PIN_V2        ; QSF Assignment             ;
; Location             ;                             ;              ; SW[8]                         ; PIN_B13       ; QSF Assignment             ;
; Location             ;                             ;              ; SW[9]                         ; PIN_A13       ; QSF Assignment             ;
; Location             ;                             ;              ; TCK                           ; PIN_D14       ; QSF Assignment             ;
; Location             ;                             ;              ; TCS                           ; PIN_A14       ; QSF Assignment             ;
; Location             ;                             ;              ; TDI                           ; PIN_B14       ; QSF Assignment             ;
; Location             ;                             ;              ; TDO                           ; PIN_F14       ; QSF Assignment             ;
; Location             ;                             ;              ; TD_DATA[0]                    ; PIN_J9        ; QSF Assignment             ;
; Location             ;                             ;              ; TD_DATA[1]                    ; PIN_E8        ; QSF Assignment             ;
; Location             ;                             ;              ; TD_DATA[2]                    ; PIN_H8        ; QSF Assignment             ;
; Location             ;                             ;              ; TD_DATA[3]                    ; PIN_H10       ; QSF Assignment             ;
; Location             ;                             ;              ; TD_DATA[4]                    ; PIN_G9        ; QSF Assignment             ;
; Location             ;                             ;              ; TD_DATA[5]                    ; PIN_F9        ; QSF Assignment             ;
; Location             ;                             ;              ; TD_DATA[6]                    ; PIN_D7        ; QSF Assignment             ;
; Location             ;                             ;              ; TD_DATA[7]                    ; PIN_C7        ; QSF Assignment             ;
; Location             ;                             ;              ; TD_HS                         ; PIN_D5        ; QSF Assignment             ;
; Location             ;                             ;              ; TD_RESET                      ; PIN_C4        ; QSF Assignment             ;
; Location             ;                             ;              ; TD_VS                         ; PIN_K9        ; QSF Assignment             ;
; Location             ;                             ;              ; UART_RXD                      ; PIN_C25       ; QSF Assignment             ;
; Location             ;                             ;              ; UART_TXD                      ; PIN_B25       ; QSF Assignment             ;
; Location             ;                             ;              ; VGA_BLANK                     ; PIN_D6        ; QSF Assignment             ;
; Location             ;                             ;              ; VGA_B[0]                      ; PIN_J13       ; QSF Assignment             ;
; Location             ;                             ;              ; VGA_B[1]                      ; PIN_J14       ; QSF Assignment             ;
; Location             ;                             ;              ; VGA_B[2]                      ; PIN_F12       ; QSF Assignment             ;
; Location             ;                             ;              ; VGA_B[3]                      ; PIN_G12       ; QSF Assignment             ;
; Location             ;                             ;              ; VGA_B[4]                      ; PIN_J10       ; QSF Assignment             ;
; Location             ;                             ;              ; VGA_B[5]                      ; PIN_J11       ; QSF Assignment             ;
; Location             ;                             ;              ; VGA_B[6]                      ; PIN_C11       ; QSF Assignment             ;
; Location             ;                             ;              ; VGA_B[7]                      ; PIN_B11       ; QSF Assignment             ;
; Location             ;                             ;              ; VGA_B[8]                      ; PIN_C12       ; QSF Assignment             ;
; Location             ;                             ;              ; VGA_B[9]                      ; PIN_B12       ; QSF Assignment             ;
; Location             ;                             ;              ; VGA_CLK                       ; PIN_B8        ; QSF Assignment             ;
; Location             ;                             ;              ; VGA_G[0]                      ; PIN_B9        ; QSF Assignment             ;
; Location             ;                             ;              ; VGA_G[1]                      ; PIN_A9        ; QSF Assignment             ;
; Location             ;                             ;              ; VGA_G[2]                      ; PIN_C10       ; QSF Assignment             ;
; Location             ;                             ;              ; VGA_G[3]                      ; PIN_D10       ; QSF Assignment             ;
; Location             ;                             ;              ; VGA_G[4]                      ; PIN_B10       ; QSF Assignment             ;
; Location             ;                             ;              ; VGA_G[5]                      ; PIN_A10       ; QSF Assignment             ;
; Location             ;                             ;              ; VGA_G[6]                      ; PIN_G11       ; QSF Assignment             ;
; Location             ;                             ;              ; VGA_G[7]                      ; PIN_D11       ; QSF Assignment             ;
; Location             ;                             ;              ; VGA_G[8]                      ; PIN_E12       ; QSF Assignment             ;
; Location             ;                             ;              ; VGA_G[9]                      ; PIN_D12       ; QSF Assignment             ;
; Location             ;                             ;              ; VGA_HS                        ; PIN_A7        ; QSF Assignment             ;
; Location             ;                             ;              ; VGA_R[0]                      ; PIN_C8        ; QSF Assignment             ;
; Location             ;                             ;              ; VGA_R[1]                      ; PIN_F10       ; QSF Assignment             ;
; Location             ;                             ;              ; VGA_R[2]                      ; PIN_G10       ; QSF Assignment             ;
; Location             ;                             ;              ; VGA_R[3]                      ; PIN_D9        ; QSF Assignment             ;
; Location             ;                             ;              ; VGA_R[4]                      ; PIN_C9        ; QSF Assignment             ;
; Location             ;                             ;              ; VGA_R[5]                      ; PIN_A8        ; QSF Assignment             ;
; Location             ;                             ;              ; VGA_R[6]                      ; PIN_H11       ; QSF Assignment             ;
; Location             ;                             ;              ; VGA_R[7]                      ; PIN_H12       ; QSF Assignment             ;
; Location             ;                             ;              ; VGA_R[8]                      ; PIN_F11       ; QSF Assignment             ;
; Location             ;                             ;              ; VGA_R[9]                      ; PIN_E10       ; QSF Assignment             ;
; Location             ;                             ;              ; VGA_SYNC                      ; PIN_B7        ; QSF Assignment             ;
; Location             ;                             ;              ; VGA_VS                        ; PIN_D8        ; QSF Assignment             ;
; Fast Output Register ; tsb_avalon_slave_arbitrator ;              ; sram_IF_0_tsb_address[0]      ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register ; tsb_avalon_slave_arbitrator ;              ; sram_IF_0_tsb_address[0]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register ; tsb_avalon_slave_arbitrator ;              ; sram_IF_0_tsb_address[18]     ; ON            ; Compiler or HDL Assignment ;
+----------------------+-----------------------------+--------------+-------------------------------+---------------+----------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 11337 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 11337 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 11130   ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 200     ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 7       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /afs/ualberta.ca/home/t/h/thohn/ECE492/webServerFlashFinal/webServerFlashFinal.pin.


+-------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                           ;
+---------------------------------------------+---------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                     ;
+---------------------------------------------+---------------------------------------------------------------------------+
; Total logic elements                        ; 7,339 / 33,216 ( 22 % )                                                   ;
;     -- Combinational with no register       ; 3016                                                                      ;
;     -- Register only                        ; 830                                                                       ;
;     -- Combinational with a register        ; 3493                                                                      ;
;                                             ;                                                                           ;
; Logic element usage by number of LUT inputs ;                                                                           ;
;     -- 4 input functions                    ; 3274                                                                      ;
;     -- 3 input functions                    ; 2221                                                                      ;
;     -- <=2 input functions                  ; 1014                                                                      ;
;     -- Register only                        ; 830                                                                       ;
;                                             ;                                                                           ;
; Logic elements by mode                      ;                                                                           ;
;     -- normal mode                          ; 5947                                                                      ;
;     -- arithmetic mode                      ; 562                                                                       ;
;                                             ;                                                                           ;
; Total registers*                            ; 4,494 / 34,593 ( 13 % )                                                   ;
;     -- Dedicated logic registers            ; 4,323 / 33,216 ( 13 % )                                                   ;
;     -- I/O registers                        ; 171 / 1,377 ( 12 % )                                                      ;
;                                             ;                                                                           ;
; Total LABs:  partially or completely used   ; 658 / 2,076 ( 32 % )                                                      ;
; User inserted logic elements                ; 0                                                                         ;
; Virtual pins                                ; 0                                                                         ;
; I/O pins                                    ; 215 / 475 ( 45 % )                                                        ;
;     -- Clock pins                           ; 6 / 8 ( 75 % )                                                            ;
; Global signals                              ; 9                                                                         ;
; M4Ks                                        ; 75 / 105 ( 71 % )                                                         ;
; Total block memory bits                     ; 282,880 / 483,840 ( 58 % )                                                ;
; Total block memory implementation bits      ; 345,600 / 483,840 ( 71 % )                                                ;
; Embedded Multiplier 9-bit elements          ; 4 / 70 ( 6 % )                                                            ;
; PLLs                                        ; 1 / 4 ( 25 % )                                                            ;
; Global clocks                               ; 9 / 16 ( 56 % )                                                           ;
; JTAGs                                       ; 1 / 1 ( 100 % )                                                           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                                             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                                             ;
; Average interconnect usage (total/H/V)      ; 13% / 13% / 13%                                                           ;
; Peak interconnect usage (total/H/V)         ; 51% / 53% / 52%                                                           ;
; Maximum fan-out node                        ; niosII_system:NIOSII|altpll_inst:the_altpll_inst|altpll:sd1|_clk1~clkctrl ;
; Maximum fan-out                             ; 4372                                                                      ;
; Highest non-global fan-out signal           ; niosII_system:NIOSII|cpu:the_cpu|A_stall~0                                ;
; Highest non-global fan-out                  ; 738                                                                       ;
; Total fan-out                               ; 41180                                                                     ;
; Average fan-out                             ; 3.51                                                                      ;
+---------------------------------------------+---------------------------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                  ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                   ; Low                            ;
;                                             ;                       ;                       ;                                ;
; Total logic elements                        ; 7209 / 33216 ( 21 % ) ; 130 / 33216 ( < 1 % ) ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 2962                  ; 54                    ; 0                              ;
;     -- Register only                        ; 822                   ; 8                     ; 0                              ;
;     -- Combinational with a register        ; 3425                  ; 68                    ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                       ;                                ;
;     -- 4 input functions                    ; 3222                  ; 52                    ; 0                              ;
;     -- 3 input functions                    ; 2176                  ; 45                    ; 0                              ;
;     -- <=2 input functions                  ; 989                   ; 25                    ; 0                              ;
;     -- Register only                        ; 822                   ; 8                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Logic elements by mode                      ;                       ;                       ;                                ;
;     -- normal mode                          ; 5829                  ; 118                   ; 0                              ;
;     -- arithmetic mode                      ; 558                   ; 4                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Total registers                             ; 4418                  ; 76                    ; 0                              ;
;     -- Dedicated logic registers            ; 4247 / 33216 ( 12 % ) ; 76 / 33216 ( < 1 % )  ; 0 / 33216 ( 0 % )              ;
;     -- I/O registers                        ; 171                   ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Total LABs:  partially or completely used   ; 646 / 2076 ( 31 % )   ; 13 / 2076 ( < 1 % )   ; 0 / 2076 ( 0 % )               ;
;                                             ;                       ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                     ; 0                              ;
; I/O pins                                    ; 215                   ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 4 / 70 ( 5 % )        ; 0 / 70 ( 0 % )        ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 282880                ; 0                     ; 0                              ;
; Total RAM block bits                        ; 345600                ; 0                     ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; M4K                                         ; 75 / 105 ( 71 % )     ; 0 / 105 ( 0 % )       ; 0 / 105 ( 0 % )                ;
; Clock control block                         ; 5 / 20 ( 25 % )       ; 2 / 20 ( 10 % )       ; 3 / 20 ( 15 % )                ;
;                                             ;                       ;                       ;                                ;
; Connections                                 ;                       ;                       ;                                ;
;     -- Input Connections                    ; 4638                  ; 118                   ; 2                              ;
;     -- Registered Input Connections         ; 4349                  ; 84                    ; 0                              ;
;     -- Output Connections                   ; 211                   ; 172                   ; 4375                           ;
;     -- Registered Output Connections        ; 5                     ; 135                   ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Internal Connections                        ;                       ;                       ;                                ;
;     -- Total Connections                    ; 40779                 ; 834                   ; 4380                           ;
;     -- Registered Connections               ; 18197                 ; 519                   ; 0                              ;
;                                             ;                       ;                       ;                                ;
; External Connections                        ;                       ;                       ;                                ;
;     -- Top                                  ; 184                   ; 288                   ; 4377                           ;
;     -- sld_hub:auto_hub                     ; 288                   ; 2                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 4377                  ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Partition Interface                         ;                       ;                       ;                                ;
;     -- Input Ports                          ; 51                    ; 22                    ; 2                              ;
;     -- Output Ports                         ; 111                   ; 39                    ; 8                              ;
;     -- Bidir Ports                          ; 100                   ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Registered Ports                            ;                       ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 3                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 29                    ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Port Connectivity                           ;                       ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 9                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 1                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 25                    ; 4                              ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                     ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CLOCK_50 ; N2    ; 2        ; 0            ; 18           ; 0           ; 2                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ENET_INT ; B21   ; 4        ; 59           ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[0]   ; G26   ; 5        ; 65           ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[0]    ; N25   ; 5        ; 65           ; 19           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[1]    ; N26   ; 5        ; 65           ; 19           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[2]    ; P25   ; 6        ; 65           ; 19           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[3]    ; AE14  ; 7        ; 33           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[4]    ; AF14  ; 7        ; 33           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[5]    ; AD13  ; 8        ; 33           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[6]    ; AC13  ; 8        ; 33           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[7]    ; C13   ; 3        ; 31           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                 ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; DRAM_ADDR[0]  ; T6    ; 1        ; 0            ; 11           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[10] ; Y1    ; 1        ; 0            ; 9            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[11] ; V5    ; 1        ; 0            ; 8            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[1]  ; V4    ; 1        ; 0            ; 11           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[2]  ; V3    ; 1        ; 0            ; 11           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[3]  ; W2    ; 1        ; 0            ; 10           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[4]  ; W1    ; 1        ; 0            ; 10           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[5]  ; U6    ; 1        ; 0            ; 10           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[6]  ; U7    ; 1        ; 0            ; 10           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[7]  ; U5    ; 1        ; 0            ; 9            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[8]  ; W4    ; 1        ; 0            ; 9            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[9]  ; W3    ; 1        ; 0            ; 9            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_BA_0     ; AE2   ; 1        ; 0            ; 3            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_BA_1     ; AE3   ; 1        ; 0            ; 3            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CAS_N    ; AB3   ; 1        ; 0            ; 3            ; 2           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CKE      ; AA6   ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CLK      ; AA7   ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CS_N     ; AC3   ; 1        ; 0            ; 2            ; 0           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_LDQM     ; AD2   ; 1        ; 0            ; 4            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_RAS_N    ; AB4   ; 1        ; 0            ; 3            ; 3           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_UDQM     ; Y5    ; 1        ; 0            ; 4            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_WE_N     ; AD3   ; 1        ; 0            ; 4            ; 3           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ENET_CLK      ; B24   ; 5        ; 65           ; 32           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ENET_CMD      ; A21   ; 4        ; 59           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ENET_CS_N     ; A23   ; 4        ; 61           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ENET_RD_N     ; A22   ; 4        ; 61           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ENET_RST_N    ; B23   ; 4        ; 61           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ENET_WR_N     ; B22   ; 4        ; 61           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[0]    ; AC18  ; 7        ; 48           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[10]   ; AE17  ; 7        ; 44           ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[11]   ; AF17  ; 7        ; 44           ; 0            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[12]   ; W16   ; 7        ; 42           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[13]   ; W15   ; 7        ; 42           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[14]   ; AC16  ; 7        ; 42           ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[15]   ; AD16  ; 7        ; 42           ; 0            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[16]   ; AE16  ; 7        ; 40           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[17]   ; AC15  ; 7        ; 40           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[18]   ; AB15  ; 7        ; 40           ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[19]   ; AA15  ; 7        ; 40           ; 0            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[1]    ; AB18  ; 7        ; 48           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[20]   ; Y15   ; 7        ; 37           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[21]   ; Y14   ; 7        ; 37           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[2]    ; AE19  ; 7        ; 48           ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[3]    ; AF19  ; 7        ; 48           ; 0            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[4]    ; AE18  ; 7        ; 46           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[5]    ; AF18  ; 7        ; 46           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[6]    ; Y16   ; 7        ; 46           ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[7]    ; AA16  ; 7        ; 46           ; 0            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[8]    ; AD17  ; 7        ; 44           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[9]    ; AC17  ; 7        ; 44           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_CE_N       ; V17   ; 7        ; 50           ; 0            ; 2           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_OE_N       ; W17   ; 7        ; 50           ; 0            ; 3           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_RST_N      ; AA18  ; 7        ; 50           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_WE_N       ; AA17  ; 7        ; 50           ; 0            ; 1           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[0]       ; AF10  ; 8        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[1]       ; AB12  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[2]       ; AC12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[3]       ; AD11  ; 8        ; 27           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[4]       ; AE11  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[5]       ; V14   ; 8        ; 27           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[6]       ; V13   ; 8        ; 27           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[0]       ; V20   ; 6        ; 65           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[1]       ; V21   ; 6        ; 65           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[2]       ; W21   ; 6        ; 65           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[3]       ; Y22   ; 6        ; 65           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[4]       ; AA24  ; 6        ; 65           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[5]       ; AA23  ; 6        ; 65           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[6]       ; AB24  ; 6        ; 65           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_BLON      ; K2    ; 2        ; 0            ; 25           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_EN        ; K3    ; 2        ; 0            ; 26           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_ON        ; L4    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_RS        ; K1    ; 2        ; 0            ; 25           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_RW        ; K4    ; 2        ; 0            ; 26           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[0]       ; AE22  ; 7        ; 59           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[1]       ; AF22  ; 7        ; 59           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[2]       ; W19   ; 7        ; 59           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[3]       ; V18   ; 7        ; 59           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[4]       ; U18   ; 7        ; 57           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[5]       ; U17   ; 7        ; 57           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[6]       ; AA20  ; 7        ; 57           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[7]       ; Y18   ; 7        ; 57           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[0]  ; AE4   ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[10] ; V10   ; 8        ; 5            ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[11] ; V9    ; 8        ; 5            ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[12] ; AC7   ; 8        ; 7            ; 0            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[13] ; W8    ; 8        ; 7            ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[14] ; W10   ; 8        ; 7            ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[15] ; Y10   ; 8        ; 7            ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[16] ; AB8   ; 8        ; 9            ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[17] ; AC8   ; 8        ; 9            ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[1]  ; AF4   ; 8        ; 1            ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[2]  ; AC5   ; 8        ; 1            ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[3]  ; AC6   ; 8        ; 1            ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[4]  ; AD4   ; 8        ; 3            ; 0            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[5]  ; AD5   ; 8        ; 3            ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[6]  ; AE5   ; 8        ; 3            ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[7]  ; AF5   ; 8        ; 3            ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[8]  ; AD6   ; 8        ; 5            ; 0            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[9]  ; AD7   ; 8        ; 5            ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_CE_N     ; AC11  ; 8        ; 22           ; 0            ; 0           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_LB_N     ; AE9   ; 8        ; 20           ; 0            ; 0           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_OE_N     ; AD10  ; 8        ; 22           ; 0            ; 1           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_UB_N     ; AF9   ; 8        ; 22           ; 0            ; 2           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_WE_N     ; AE10  ; 8        ; 24           ; 0            ; 3           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+---------------------------------------------------------------------------------------------------------------------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                                                                                                            ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+---------------------------------------------------------------------------------------------------------------------------------+---------------------+
; DRAM_DQ[0]    ; V6    ; 1        ; 0            ; 8            ; 1           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; niosII_system:NIOSII|sdram:the_sdram|oe                                                                                         ; -                   ;
; DRAM_DQ[10]   ; AB1   ; 1        ; 0            ; 6            ; 3           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; niosII_system:NIOSII|sdram:the_sdram|oe                                                                                         ; -                   ;
; DRAM_DQ[11]   ; AA4   ; 1        ; 0            ; 5            ; 0           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; niosII_system:NIOSII|sdram:the_sdram|oe                                                                                         ; -                   ;
; DRAM_DQ[12]   ; AA3   ; 1        ; 0            ; 5            ; 1           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; niosII_system:NIOSII|sdram:the_sdram|oe                                                                                         ; -                   ;
; DRAM_DQ[13]   ; AC2   ; 1        ; 0            ; 5            ; 2           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; niosII_system:NIOSII|sdram:the_sdram|oe                                                                                         ; -                   ;
; DRAM_DQ[14]   ; AC1   ; 1        ; 0            ; 5            ; 3           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; niosII_system:NIOSII|sdram:the_sdram|oe                                                                                         ; -                   ;
; DRAM_DQ[15]   ; AA5   ; 1        ; 0            ; 4            ; 0           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; niosII_system:NIOSII|sdram:the_sdram|oe                                                                                         ; -                   ;
; DRAM_DQ[1]    ; AA2   ; 1        ; 0            ; 8            ; 2           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; niosII_system:NIOSII|sdram:the_sdram|oe                                                                                         ; -                   ;
; DRAM_DQ[2]    ; AA1   ; 1        ; 0            ; 8            ; 3           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; niosII_system:NIOSII|sdram:the_sdram|oe                                                                                         ; -                   ;
; DRAM_DQ[3]    ; Y3    ; 1        ; 0            ; 7            ; 0           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; niosII_system:NIOSII|sdram:the_sdram|oe                                                                                         ; -                   ;
; DRAM_DQ[4]    ; Y4    ; 1        ; 0            ; 7            ; 1           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; niosII_system:NIOSII|sdram:the_sdram|oe                                                                                         ; -                   ;
; DRAM_DQ[5]    ; R8    ; 1        ; 0            ; 7            ; 2           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; niosII_system:NIOSII|sdram:the_sdram|oe                                                                                         ; -                   ;
; DRAM_DQ[6]    ; T8    ; 1        ; 0            ; 7            ; 3           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; niosII_system:NIOSII|sdram:the_sdram|oe                                                                                         ; -                   ;
; DRAM_DQ[7]    ; V7    ; 1        ; 0            ; 6            ; 0           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; niosII_system:NIOSII|sdram:the_sdram|oe                                                                                         ; -                   ;
; DRAM_DQ[8]    ; W6    ; 1        ; 0            ; 6            ; 1           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; niosII_system:NIOSII|sdram:the_sdram|oe                                                                                         ; -                   ;
; DRAM_DQ[9]    ; AB2   ; 1        ; 0            ; 6            ; 2           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; niosII_system:NIOSII|sdram:the_sdram|oe                                                                                         ; -                   ;
; ENET_DATA[0]  ; D17   ; 4        ; 46           ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; niosII_system:NIOSII|niosII_system_burst_16:the_niosII_system_burst_16|reg_downstream_write                                     ; -                   ;
; ENET_DATA[10] ; C19   ; 4        ; 53           ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; niosII_system:NIOSII|niosII_system_burst_16:the_niosII_system_burst_16|reg_downstream_write                                     ; -                   ;
; ENET_DATA[11] ; D19   ; 4        ; 53           ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; niosII_system:NIOSII|niosII_system_burst_16:the_niosII_system_burst_16|reg_downstream_write                                     ; -                   ;
; ENET_DATA[12] ; B19   ; 4        ; 53           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; niosII_system:NIOSII|niosII_system_burst_16:the_niosII_system_burst_16|reg_downstream_write                                     ; -                   ;
; ENET_DATA[13] ; A19   ; 4        ; 53           ; 36           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; niosII_system:NIOSII|niosII_system_burst_16:the_niosII_system_burst_16|reg_downstream_write                                     ; -                   ;
; ENET_DATA[14] ; E18   ; 4        ; 50           ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; niosII_system:NIOSII|niosII_system_burst_16:the_niosII_system_burst_16|reg_downstream_write                                     ; -                   ;
; ENET_DATA[15] ; D18   ; 4        ; 50           ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; niosII_system:NIOSII|niosII_system_burst_16:the_niosII_system_burst_16|reg_downstream_write                                     ; -                   ;
; ENET_DATA[1]  ; C17   ; 4        ; 46           ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; niosII_system:NIOSII|niosII_system_burst_16:the_niosII_system_burst_16|reg_downstream_write                                     ; -                   ;
; ENET_DATA[2]  ; B18   ; 4        ; 46           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; niosII_system:NIOSII|niosII_system_burst_16:the_niosII_system_burst_16|reg_downstream_write                                     ; -                   ;
; ENET_DATA[3]  ; A18   ; 4        ; 46           ; 36           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; niosII_system:NIOSII|niosII_system_burst_16:the_niosII_system_burst_16|reg_downstream_write                                     ; -                   ;
; ENET_DATA[4]  ; B17   ; 4        ; 42           ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; niosII_system:NIOSII|niosII_system_burst_16:the_niosII_system_burst_16|reg_downstream_write                                     ; -                   ;
; ENET_DATA[5]  ; A17   ; 4        ; 42           ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; niosII_system:NIOSII|niosII_system_burst_16:the_niosII_system_burst_16|reg_downstream_write                                     ; -                   ;
; ENET_DATA[6]  ; B16   ; 4        ; 37           ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; niosII_system:NIOSII|niosII_system_burst_16:the_niosII_system_burst_16|reg_downstream_write                                     ; -                   ;
; ENET_DATA[7]  ; B15   ; 4        ; 37           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; niosII_system:NIOSII|niosII_system_burst_16:the_niosII_system_burst_16|reg_downstream_write                                     ; -                   ;
; ENET_DATA[8]  ; B20   ; 4        ; 55           ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; niosII_system:NIOSII|niosII_system_burst_16:the_niosII_system_burst_16|reg_downstream_write                                     ; -                   ;
; ENET_DATA[9]  ; A20   ; 4        ; 55           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; niosII_system:NIOSII|niosII_system_burst_16:the_niosII_system_burst_16|reg_downstream_write                                     ; -                   ;
; FL_DQ[0]      ; AD19  ; 7        ; 53           ; 0            ; 3           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|ext_flash_s1_in_a_write_cycle~0 ; -                   ;
; FL_DQ[1]      ; AC19  ; 7        ; 53           ; 0            ; 2           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|ext_flash_s1_in_a_write_cycle~0 ; -                   ;
; FL_DQ[2]      ; AF20  ; 7        ; 53           ; 0            ; 1           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|ext_flash_s1_in_a_write_cycle~0 ; -                   ;
; FL_DQ[3]      ; AE20  ; 7        ; 53           ; 0            ; 0           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|ext_flash_s1_in_a_write_cycle~0 ; -                   ;
; FL_DQ[4]      ; AB20  ; 7        ; 55           ; 0            ; 3           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|ext_flash_s1_in_a_write_cycle~0 ; -                   ;
; FL_DQ[5]      ; AC20  ; 7        ; 55           ; 0            ; 2           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|ext_flash_s1_in_a_write_cycle~0 ; -                   ;
; FL_DQ[6]      ; AF21  ; 7        ; 55           ; 0            ; 1           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|ext_flash_s1_in_a_write_cycle~0 ; -                   ;
; FL_DQ[7]      ; AE21  ; 7        ; 55           ; 0            ; 0           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|ext_flash_s1_in_a_write_cycle~0 ; -                   ;
; GPIO_0[0]     ; D25   ; 5        ; 65           ; 31           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                               ; -                   ;
; GPIO_0[10]    ; N18   ; 5        ; 65           ; 29           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                               ; -                   ;
; GPIO_0[11]    ; P18   ; 5        ; 65           ; 29           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                               ; -                   ;
; GPIO_0[12]    ; G23   ; 5        ; 65           ; 28           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                               ; -                   ;
; GPIO_0[13]    ; G24   ; 5        ; 65           ; 28           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                               ; -                   ;
; GPIO_0[14]    ; K22   ; 5        ; 65           ; 28           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                               ; -                   ;
; GPIO_0[15]    ; G25   ; 5        ; 65           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                               ; -                   ;
; GPIO_0[16]    ; H23   ; 5        ; 65           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                               ; -                   ;
; GPIO_0[17]    ; H24   ; 5        ; 65           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                               ; -                   ;
; GPIO_0[18]    ; J23   ; 5        ; 65           ; 26           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                               ; -                   ;
; GPIO_0[19]    ; J24   ; 5        ; 65           ; 26           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                               ; -                   ;
; GPIO_0[1]     ; J22   ; 5        ; 65           ; 31           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                               ; -                   ;
; GPIO_0[20]    ; H25   ; 5        ; 65           ; 26           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                               ; -                   ;
; GPIO_0[21]    ; H26   ; 5        ; 65           ; 26           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                               ; -                   ;
; GPIO_0[22]    ; H19   ; 5        ; 65           ; 26           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                               ; -                   ;
; GPIO_0[23]    ; K18   ; 5        ; 65           ; 25           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                               ; -                   ;
; GPIO_0[24]    ; K19   ; 5        ; 65           ; 25           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                               ; -                   ;
; GPIO_0[25]    ; K21   ; 5        ; 65           ; 25           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                               ; -                   ;
; GPIO_0[26]    ; K23   ; 5        ; 65           ; 25           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                               ; -                   ;
; GPIO_0[27]    ; K24   ; 5        ; 65           ; 25           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                               ; -                   ;
; GPIO_0[28]    ; L21   ; 5        ; 65           ; 24           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                               ; -                   ;
; GPIO_0[29]    ; L20   ; 5        ; 65           ; 24           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                               ; -                   ;
; GPIO_0[2]     ; E26   ; 5        ; 65           ; 31           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                               ; -                   ;
; GPIO_0[30]    ; J25   ; 5        ; 65           ; 24           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                               ; -                   ;
; GPIO_0[31]    ; J26   ; 5        ; 65           ; 24           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                               ; -                   ;
; GPIO_0[32]    ; L23   ; 5        ; 65           ; 23           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                               ; -                   ;
; GPIO_0[33]    ; L24   ; 5        ; 65           ; 23           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                               ; -                   ;
; GPIO_0[34]    ; L25   ; 5        ; 65           ; 23           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                               ; -                   ;
; GPIO_0[35]    ; L19   ; 5        ; 65           ; 23           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                               ; -                   ;
; GPIO_0[3]     ; E25   ; 5        ; 65           ; 31           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                               ; -                   ;
; GPIO_0[4]     ; F24   ; 5        ; 65           ; 30           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                               ; -                   ;
; GPIO_0[5]     ; F23   ; 5        ; 65           ; 30           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                               ; -                   ;
; GPIO_0[6]     ; J21   ; 5        ; 65           ; 30           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                               ; -                   ;
; GPIO_0[7]     ; J20   ; 5        ; 65           ; 30           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                               ; -                   ;
; GPIO_0[8]     ; F25   ; 5        ; 65           ; 29           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                               ; -                   ;
; GPIO_0[9]     ; F26   ; 5        ; 65           ; 29           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                               ; -                   ;
; LCD_DATA[0]   ; J1    ; 2        ; 0            ; 26           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; niosII_system:NIOSII|niosII_system_burst_7:the_niosII_system_burst_7|reg_downstream_nativeaddress[0] (inverted)                 ; -                   ;
; LCD_DATA[1]   ; J2    ; 2        ; 0            ; 26           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; niosII_system:NIOSII|niosII_system_burst_7:the_niosII_system_burst_7|reg_downstream_nativeaddress[0] (inverted)                 ; -                   ;
; LCD_DATA[2]   ; H1    ; 2        ; 0            ; 27           ; 4           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; niosII_system:NIOSII|niosII_system_burst_7:the_niosII_system_burst_7|reg_downstream_nativeaddress[0] (inverted)                 ; -                   ;
; LCD_DATA[3]   ; H2    ; 2        ; 0            ; 27           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; niosII_system:NIOSII|niosII_system_burst_7:the_niosII_system_burst_7|reg_downstream_nativeaddress[0] (inverted)                 ; -                   ;
; LCD_DATA[4]   ; J4    ; 2        ; 0            ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; niosII_system:NIOSII|niosII_system_burst_7:the_niosII_system_burst_7|reg_downstream_nativeaddress[0] (inverted)                 ; -                   ;
; LCD_DATA[5]   ; J3    ; 2        ; 0            ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; niosII_system:NIOSII|niosII_system_burst_7:the_niosII_system_burst_7|reg_downstream_nativeaddress[0] (inverted)                 ; -                   ;
; LCD_DATA[6]   ; H4    ; 2        ; 0            ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; niosII_system:NIOSII|niosII_system_burst_7:the_niosII_system_burst_7|reg_downstream_nativeaddress[0] (inverted)                 ; -                   ;
; LCD_DATA[7]   ; H3    ; 2        ; 0            ; 28           ; 4           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; niosII_system:NIOSII|niosII_system_burst_7:the_niosII_system_burst_7|reg_downstream_nativeaddress[0] (inverted)                 ; -                   ;
; SRAM_DQ[0]    ; AD8   ; 8        ; 9            ; 0            ; 0           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|p1_sram_IF_0_tsb_write_n~0                                ; -                   ;
; SRAM_DQ[10]   ; AE8   ; 8        ; 18           ; 0            ; 3           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|p1_sram_IF_0_tsb_write_n~0                                ; -                   ;
; SRAM_DQ[11]   ; AF8   ; 8        ; 18           ; 0            ; 2           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|p1_sram_IF_0_tsb_write_n~0                                ; -                   ;
; SRAM_DQ[12]   ; W11   ; 8        ; 18           ; 0            ; 1           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|p1_sram_IF_0_tsb_write_n~0                                ; -                   ;
; SRAM_DQ[13]   ; W12   ; 8        ; 18           ; 0            ; 0           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|p1_sram_IF_0_tsb_write_n~0                                ; -                   ;
; SRAM_DQ[14]   ; AC9   ; 8        ; 20           ; 0            ; 2           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|p1_sram_IF_0_tsb_write_n~0                                ; -                   ;
; SRAM_DQ[15]   ; AC10  ; 8        ; 20           ; 0            ; 1           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|p1_sram_IF_0_tsb_write_n~0                                ; -                   ;
; SRAM_DQ[1]    ; AE6   ; 8        ; 11           ; 0            ; 2           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|p1_sram_IF_0_tsb_write_n~0                                ; -                   ;
; SRAM_DQ[2]    ; AF6   ; 8        ; 11           ; 0            ; 1           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|p1_sram_IF_0_tsb_write_n~0                                ; -                   ;
; SRAM_DQ[3]    ; AA9   ; 8        ; 11           ; 0            ; 0           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|p1_sram_IF_0_tsb_write_n~0                                ; -                   ;
; SRAM_DQ[4]    ; AA10  ; 8        ; 14           ; 0            ; 2           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|p1_sram_IF_0_tsb_write_n~0                                ; -                   ;
; SRAM_DQ[5]    ; AB10  ; 8        ; 14           ; 0            ; 1           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|p1_sram_IF_0_tsb_write_n~0                                ; -                   ;
; SRAM_DQ[6]    ; AA11  ; 8        ; 14           ; 0            ; 0           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|p1_sram_IF_0_tsb_write_n~0                                ; -                   ;
; SRAM_DQ[7]    ; Y11   ; 8        ; 16           ; 0            ; 2           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|p1_sram_IF_0_tsb_write_n~0                                ; -                   ;
; SRAM_DQ[8]    ; AE7   ; 8        ; 16           ; 0            ; 1           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|p1_sram_IF_0_tsb_write_n~0                                ; -                   ;
; SRAM_DQ[9]    ; AF7   ; 8        ; 16           ; 0            ; 0           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|p1_sram_IF_0_tsb_write_n~0                                ; -                   ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+---------------------------------------------------------------------------------------------------------------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 38 / 64 ( 59 % ) ; 3.3V          ; --           ;
; 2        ; 16 / 59 ( 27 % ) ; 3.3V          ; --           ;
; 3        ; 1 / 56 ( 2 % )   ; 3.3V          ; --           ;
; 4        ; 22 / 58 ( 38 % ) ; 3.3V          ; --           ;
; 5        ; 40 / 65 ( 62 % ) ; 3.3V          ; --           ;
; 6        ; 9 / 59 ( 15 % )  ; 3.3V          ; --           ;
; 7        ; 44 / 58 ( 76 % ) ; 3.3V          ; --           ;
; 8        ; 48 / 56 ( 86 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 457        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 451        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 447        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A14      ; 427        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; ENET_DATA[5]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 406        ; 4        ; ENET_DATA[3]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 394        ; 4        ; ENET_DATA[13]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 390        ; 4        ; ENET_DATA[9]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A21      ; 382        ; 4        ; ENET_CMD                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A22      ; 379        ; 4        ; ENET_RD_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A23      ; 378        ; 4        ; ENET_CS_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; DRAM_DQ[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA2      ; 106        ; 1        ; DRAM_DQ[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA3      ; 117        ; 1        ; DRAM_DQ[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 116        ; 1        ; DRAM_DQ[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA5      ; 120        ; 1        ; DRAM_DQ[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 130        ; 1        ; DRAM_CKE                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 129        ; 1        ; DRAM_CLK                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; SRAM_DQ[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 153        ; 8        ; SRAM_DQ[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ; 155        ; 8        ; SRAM_DQ[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA12     ; 179        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 194        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 197        ; 7        ; FL_ADDR[19]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 209        ; 7        ; FL_ADDR[7]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 219        ; 7        ; FL_WE_N                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ; 220        ; 7        ; FL_RST_N                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; LEDG[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; HEX1[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 255        ; 6        ; HEX1[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 266        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 267        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ; 115        ; 1        ; DRAM_DQ[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 114        ; 1        ; DRAM_DQ[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 126        ; 1        ; DRAM_CAS_N                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB4      ; 127        ; 1        ; DRAM_RAS_N                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; SRAM_ADDR[16]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; SRAM_DQ[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; HEX0[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; FL_ADDR[18]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; FL_ADDR[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; FL_DQ[4]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ; 242        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB24     ; 257        ; 6        ; HEX1[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 263        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB26     ; 262        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC1      ; 119        ; 1        ; DRAM_DQ[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 118        ; 1        ; DRAM_DQ[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 128        ; 1        ; DRAM_CS_N                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; SRAM_ADDR[2]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC6      ; 134        ; 8        ; SRAM_ADDR[3]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC7      ; 143        ; 8        ; SRAM_ADDR[12]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC8      ; 148        ; 8        ; SRAM_ADDR[17]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC9      ; 163        ; 8        ; SRAM_DQ[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC10     ; 164        ; 8        ; SRAM_DQ[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC11     ; 168        ; 8        ; SRAM_CE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC12     ; 172        ; 8        ; HEX0[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ; 185        ; 8        ; SW[6]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC14     ; 191        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC15     ; 199        ; 7        ; FL_ADDR[17]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC16     ; 202        ; 7        ; FL_ADDR[14]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC17     ; 207        ; 7        ; FL_ADDR[9]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC18     ; 216        ; 7        ; FL_ADDR[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC19     ; 222        ; 7        ; FL_DQ[1]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC20     ; 226        ; 7        ; FL_DQ[5]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC21     ; 237        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ; 241        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC23     ; 245        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 261        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; DRAM_LDQM                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD3      ; 123        ; 1        ; DRAM_WE_N                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD4      ; 135        ; 8        ; SRAM_ADDR[4]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD5      ; 136        ; 8        ; SRAM_ADDR[5]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD6      ; 139        ; 8        ; SRAM_ADDR[8]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD7      ; 140        ; 8        ; SRAM_ADDR[9]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD8      ; 149        ; 8        ; SRAM_DQ[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; SRAM_OE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD11     ; 173        ; 8        ; HEX0[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 181        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD13     ; 186        ; 8        ; SW[5]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD16     ; 201        ; 7        ; FL_ADDR[15]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD17     ; 208        ; 7        ; FL_ADDR[8]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; FL_DQ[0]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 240        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ; 239        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD24     ; 249        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; DRAM_BA_0                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE3      ; 125        ; 1        ; DRAM_BA_1                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE4      ; 131        ; 8        ; SRAM_ADDR[0]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE5      ; 137        ; 8        ; SRAM_ADDR[6]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE6      ; 150        ; 8        ; SRAM_DQ[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE7      ; 157        ; 8        ; SRAM_DQ[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE8      ; 159        ; 8        ; SRAM_DQ[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE9      ; 165        ; 8        ; SRAM_LB_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE10     ; 169        ; 8        ; SRAM_WE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE11     ; 174        ; 8        ; HEX0[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 182        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE13     ; 183        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE14     ; 188        ; 7        ; SW[3]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE15     ; 189        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE16     ; 200        ; 7        ; FL_ADDR[16]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE17     ; 206        ; 7        ; FL_ADDR[10]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE18     ; 212        ; 7        ; FL_ADDR[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE19     ; 214        ; 7        ; FL_ADDR[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE20     ; 224        ; 7        ; FL_DQ[3]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE21     ; 228        ; 7        ; FL_DQ[7]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE22     ; 236        ; 7        ; LEDG[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE23     ; 244        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; SRAM_ADDR[1]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF5      ; 138        ; 8        ; SRAM_ADDR[7]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF6      ; 151        ; 8        ; SRAM_DQ[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF7      ; 158        ; 8        ; SRAM_DQ[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF8      ; 160        ; 8        ; SRAM_DQ[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF9      ; 166        ; 8        ; SRAM_UB_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF10     ; 170        ; 8        ; HEX0[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF14     ; 187        ; 7        ; SW[4]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; FL_ADDR[11]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF18     ; 211        ; 7        ; FL_ADDR[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF19     ; 213        ; 7        ; FL_ADDR[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF20     ; 223        ; 7        ; FL_DQ[2]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF21     ; 227        ; 7        ; FL_DQ[6]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF22     ; 235        ; 7        ; LEDG[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF23     ; 243        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 458        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 452        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 448        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 435        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 433        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 429        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B14      ; 428        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 420        ; 4        ; ENET_DATA[7]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 419        ; 4        ; ENET_DATA[6]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 411        ; 4        ; ENET_DATA[4]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 405        ; 4        ; ENET_DATA[2]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 393        ; 4        ; ENET_DATA[12]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 389        ; 4        ; ENET_DATA[8]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B21      ; 381        ; 4        ; ENET_INT                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B22      ; 380        ; 4        ; ENET_WR_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B23      ; 377        ; 4        ; ENET_RST_N                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B24      ; 363        ; 5        ; ENET_CLK                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B25      ; 362        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 459        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 450        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 436        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 434        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 431        ; 3        ; SW[7]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 418        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 404        ; 4        ; ENET_DATA[1]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; ENET_DATA[10]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 469        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 460        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 449        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 445        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 443        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 432        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 426        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 417        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ; 403        ; 4        ; ENET_DATA[0]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ; 396        ; 4        ; ENET_DATA[15]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D19      ; 392        ; 4        ; ENET_DATA[11]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ; 387        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; GPIO_0[0]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D26      ; 359        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; ENET_DATA[14]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; GPIO_0[3]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E26      ; 356        ; 5        ; GPIO_0[2]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 454        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 440        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 423        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 425        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 409        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; GPIO_0[5]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F24      ; 354        ; 5        ; GPIO_0[4]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F25      ; 350        ; 5        ; GPIO_0[8]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F26      ; 349        ; 5        ; GPIO_0[9]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 446        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 439        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 422        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 424        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; GPIO_0[12]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G24      ; 345        ; 5        ; GPIO_0[13]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G25      ; 343        ; 5        ; GPIO_0[15]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G26      ; 342        ; 5        ; KEY[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 37         ; 2        ; LCD_DATA[2]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 36         ; 2        ; LCD_DATA[3]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 32         ; 2        ; LCD_DATA[7]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H4       ; 33         ; 2        ; LCD_DATA[6]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 455        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; GPIO_0[22]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; GPIO_0[16]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H24      ; 340        ; 5        ; GPIO_0[17]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H25      ; 337        ; 5        ; GPIO_0[20]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H26      ; 336        ; 5        ; GPIO_0[21]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 39         ; 2        ; LCD_DATA[0]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 38         ; 2        ; LCD_DATA[1]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 34         ; 2        ; LCD_DATA[5]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 35         ; 2        ; LCD_DATA[4]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J6       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J11      ; 437        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ; 441        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; GPIO_0[7]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J21      ; 352        ; 5        ; GPIO_0[6]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 357        ; 5        ; GPIO_0[1]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J23      ; 339        ; 5        ; GPIO_0[18]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J24      ; 338        ; 5        ; GPIO_0[19]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J25      ; 327        ; 5        ; GPIO_0[30]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J26      ; 326        ; 5        ; GPIO_0[31]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 42         ; 2        ; LCD_RS                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 43         ; 2        ; LCD_BLON                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ; 41         ; 2        ; LCD_EN                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K4       ; 40         ; 2        ; LCD_RW                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K5       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; GPIO_0[23]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K19      ; 333        ; 5        ; GPIO_0[24]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; GPIO_0[25]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K22      ; 344        ; 5        ; GPIO_0[14]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K23      ; 331        ; 5        ; GPIO_0[26]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K24      ; 330        ; 5        ; GPIO_0[27]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K25      ; 321        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 320        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 51         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 44         ; 2        ; LCD_ON                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 47         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 59         ; 2        ; altera_reserved_tms                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L9       ; 49         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ; 52         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; GPIO_0[35]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L20      ; 328        ; 5        ; GPIO_0[29]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L21      ; 329        ; 5        ; GPIO_0[28]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; GPIO_0[32]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L24      ; 324        ; 5        ; GPIO_0[33]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L25      ; 323        ; 5        ; GPIO_0[34]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 55         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 53         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 54         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 58         ; 2        ; altera_reserved_tck                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M7       ; 60         ; 2        ; altera_reserved_tdo                      ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M8       ; 57         ; 2        ; altera_reserved_tdi                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 316        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 319        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 318        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 313        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 312        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N2       ; 64         ; 2        ; CLOCK_50                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; GPIO_0[10]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N24      ; 310        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 309        ; 5        ; SW[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ; 308        ; 5        ; SW[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 68         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P2       ; 67         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; GPIO_0[11]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P24      ; 304        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 307        ; 6        ; SW[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 82         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 110        ; 1        ; DRAM_DQ[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 303        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 83         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; DRAM_ADDR[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T7       ; 92         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ; 111        ; 1        ; DRAM_DQ[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T9       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T10      ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 296        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 295        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 292        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 84         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 88         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 89         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 100        ; 1        ; DRAM_ADDR[7]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U6       ; 98         ; 1        ; DRAM_ADDR[5]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 99         ; 1        ; DRAM_ADDR[6]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U10      ; 87         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; LEDG[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U18      ; 232        ; 7        ; LEDG[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U23      ; 284        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 91         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 95         ; 1        ; DRAM_ADDR[2]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 94         ; 1        ; DRAM_ADDR[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 104        ; 1        ; DRAM_ADDR[11]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V6       ; 105        ; 1        ; DRAM_DQ[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V7       ; 112        ; 1        ; DRAM_DQ[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; SRAM_ADDR[11]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V10      ; 141        ; 8        ; SRAM_ADDR[10]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V11      ; 177        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; HEX0[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 175        ; 8        ; HEX0[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; FL_CE_N                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V18      ; 233        ; 7        ; LEDG[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; HEX1[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 252        ; 6        ; HEX1[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 259        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V23      ; 275        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; DRAM_ADDR[4]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 96         ; 1        ; DRAM_ADDR[3]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 102        ; 1        ; DRAM_ADDR[9]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 101        ; 1        ; DRAM_ADDR[8]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; DRAM_DQ[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; SRAM_ADDR[13]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; SRAM_ADDR[14]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W11      ; 161        ; 8        ; SRAM_DQ[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W12      ; 162        ; 8        ; SRAM_DQ[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; FL_ADDR[13]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W16      ; 204        ; 7        ; FL_ADDR[12]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W17      ; 217        ; 7        ; FL_OE_N                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; LEDG[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; HEX1[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W25      ; 273        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 103        ; 1        ; DRAM_ADDR[10]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; DRAM_DQ[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 109        ; 1        ; DRAM_DQ[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 121        ; 1        ; DRAM_UDQM                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; SRAM_ADDR[15]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ; 156        ; 8        ; SRAM_DQ[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y12      ; 180        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y13      ; 193        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 195        ; 7        ; FL_ADDR[21]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y15      ; 196        ; 7        ; FL_ADDR[20]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y16      ; 210        ; 7        ; FL_ADDR[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; LEDG[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; HEX1[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 265        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y24      ; 264        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y25      ; 269        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 268        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                        ;
+----------------------------------+-----------------------------------------------------------------+
; Name                             ; niosII_system:NIOSII|altpll_inst:the_altpll_inst|altpll:sd1|pll ;
+----------------------------------+-----------------------------------------------------------------+
; SDC pin name                     ; NIOSII|the_altpll_inst|sd1|pll                                  ;
; PLL mode                         ; Normal                                                          ;
; Compensate clock                 ; clock1                                                          ;
; Compensated input/output pins    ; --                                                              ;
; Self reset on gated loss of lock ; Off                                                             ;
; Gate lock counter                ; --                                                              ;
; Input frequency 0                ; 50.0 MHz                                                        ;
; Input frequency 1                ; --                                                              ;
; Nominal PFD frequency            ; 50.0 MHz                                                        ;
; Nominal VCO frequency            ; 500.0 MHz                                                       ;
; VCO post scale                   ; --                                                              ;
; VCO multiply                     ; --                                                              ;
; VCO divide                       ; --                                                              ;
; Freq min lock                    ; 50.0 MHz                                                        ;
; Freq max lock                    ; 100.0 MHz                                                       ;
; M VCO Tap                        ; 4                                                               ;
; M Initial                        ; 2                                                               ;
; M value                          ; 10                                                              ;
; N value                          ; 1                                                               ;
; Preserve PLL counter order       ; Off                                                             ;
; PLL location                     ; PLL_1                                                           ;
; Inclk0 signal                    ; CLOCK_50                                                        ;
; Inclk1 signal                    ; --                                                              ;
; Inclk0 signal type               ; Dedicated Pin                                                   ;
; Inclk1 signal type               ; --                                                              ;
+----------------------------------+-----------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                          ;
+-------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------+---------+---------------+------------+---------+---------+---------------------------------------+
; Name                                                              ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift     ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                          ;
+-------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------+---------+---------------+------------+---------+---------+---------------------------------------+
; niosII_system:NIOSII|altpll_inst:the_altpll_inst|altpll:sd1|_clk0 ; clock0       ; 2    ; 1   ; 100.0 MHz        ; -108 (-3000 ps) ; 50/50      ; C2      ; 5             ; 3/2 Odd    ; 1       ; 0       ; NIOSII|the_altpll_inst|sd1|pll|clk[0] ;
; niosII_system:NIOSII|altpll_inst:the_altpll_inst|altpll:sd1|_clk1 ; clock1       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)        ; 50/50      ; C0      ; 5             ; 3/2 Odd    ; 2       ; 4       ; NIOSII|the_altpll_inst|sd1|pll|clk[1] ;
; niosII_system:NIOSII|altpll_inst:the_altpll_inst|altpll:sd1|_clk2 ; clock2       ; 1    ; 2   ; 25.0 MHz         ; 0 (0 ps)        ; 50/50      ; C1      ; 20            ; 10/10 Even ; 2       ; 4       ; NIOSII|the_altpll_inst|sd1|pll|clk[2] ;
+-------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------+---------+---------------+------------+---------+---------+---------------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                                                      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                 ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |webServer                                                                                                                                                      ; 7339 (2)    ; 4323 (0)                  ; 171 (171)     ; 282880      ; 75   ; 4            ; 0       ; 2         ; 215  ; 0            ; 3016 (2)     ; 830 (0)           ; 3493 (0)         ; |webServer                                                                                                                                                                                                                                                          ;              ;
;    |niosII_system:NIOSII|                                                                                                                                       ; 7207 (0)    ; 4247 (0)                  ; 0 (0)         ; 282880      ; 75   ; 4            ; 0       ; 2         ; 0    ; 0            ; 2960 (0)     ; 822 (0)           ; 3425 (1)         ; |webServer|niosII_system:NIOSII                                                                                                                                                                                                                                     ;              ;
;       |altpll_inst:the_altpll_inst|                                                                                                                             ; 8 (5)       ; 5 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 5 (5)            ; |webServer|niosII_system:NIOSII|altpll_inst:the_altpll_inst                                                                                                                                                                                                         ;              ;
;          |altpll:sd1|                                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|altpll_inst:the_altpll_inst|altpll:sd1                                                                                                                                                                                              ;              ;
;          |altpll_inst_stdsync_sv6:stdsync2|                                                                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|altpll_inst:the_altpll_inst|altpll_inst_stdsync_sv6:stdsync2                                                                                                                                                                        ;              ;
;             |altpll_inst_dffpipe_l2c:dffpipe3|                                                                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|altpll_inst:the_altpll_inst|altpll_inst_stdsync_sv6:stdsync2|altpll_inst_dffpipe_l2c:dffpipe3                                                                                                                                       ;              ;
;       |cpu:the_cpu|                                                                                                                                             ; 2479 (2194) ; 1569 (1383)               ; 0 (0)         ; 150784      ; 41   ; 4            ; 0       ; 2         ; 0    ; 0            ; 910 (811)    ; 298 (255)         ; 1271 (1128)      ; |webServer|niosII_system:NIOSII|cpu:the_cpu                                                                                                                                                                                                                         ;              ;
;          |cpu_bht_module:cpu_bht|                                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|cpu:the_cpu|cpu_bht_module:cpu_bht                                                                                                                                                                                                  ;              ;
;             |altsyncram:the_altsyncram|                                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|cpu:the_cpu|cpu_bht_module:cpu_bht|altsyncram:the_altsyncram                                                                                                                                                                        ;              ;
;                |altsyncram_pkf1:auto_generated|                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|cpu:the_cpu|cpu_bht_module:cpu_bht|altsyncram:the_altsyncram|altsyncram_pkf1:auto_generated                                                                                                                                         ;              ;
;          |cpu_dc_data_module:cpu_dc_data|                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|cpu:the_cpu|cpu_dc_data_module:cpu_dc_data                                                                                                                                                                                          ;              ;
;             |altsyncram:the_altsyncram|                                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|cpu:the_cpu|cpu_dc_data_module:cpu_dc_data|altsyncram:the_altsyncram                                                                                                                                                                ;              ;
;                |altsyncram_0ff1:auto_generated|                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|cpu:the_cpu|cpu_dc_data_module:cpu_dc_data|altsyncram:the_altsyncram|altsyncram_0ff1:auto_generated                                                                                                                                 ;              ;
;          |cpu_dc_tag_module:cpu_dc_tag|                                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3584        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|cpu:the_cpu|cpu_dc_tag_module:cpu_dc_tag                                                                                                                                                                                            ;              ;
;             |altsyncram:the_altsyncram|                                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3584        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|cpu:the_cpu|cpu_dc_tag_module:cpu_dc_tag|altsyncram:the_altsyncram                                                                                                                                                                  ;              ;
;                |altsyncram_pcf1:auto_generated|                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3584        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|cpu:the_cpu|cpu_dc_tag_module:cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_pcf1:auto_generated                                                                                                                                   ;              ;
;          |cpu_dc_victim_module:cpu_dc_victim|                                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|cpu:the_cpu|cpu_dc_victim_module:cpu_dc_victim                                                                                                                                                                                      ;              ;
;             |altsyncram:the_altsyncram|                                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|cpu:the_cpu|cpu_dc_victim_module:cpu_dc_victim|altsyncram:the_altsyncram                                                                                                                                                            ;              ;
;                |altsyncram_9vc1:auto_generated|                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|cpu:the_cpu|cpu_dc_victim_module:cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_9vc1:auto_generated                                                                                                                             ;              ;
;          |cpu_ic_data_module:cpu_ic_data|                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data                                                                                                                                                                                          ;              ;
;             |altsyncram:the_altsyncram|                                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram                                                                                                                                                                ;              ;
;                |altsyncram_afd1:auto_generated|                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_afd1:auto_generated                                                                                                                                 ;              ;
;          |cpu_ic_tag_module:cpu_ic_tag|                                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5120        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag                                                                                                                                                                                            ;              ;
;             |altsyncram:the_altsyncram|                                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5120        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                  ;              ;
;                |altsyncram_21g1:auto_generated|                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5120        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_21g1:auto_generated                                                                                                                                   ;              ;
;          |cpu_mult_cell:the_cpu_mult_cell|                                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell                                                                                                                                                                                         ;              ;
;             |altmult_add:the_altmult_add_part_1|                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1                                                                                                                                                      ;              ;
;                |mult_add_4cr2:auto_generated|                                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated                                                                                                                         ;              ;
;                   |ded_mult_2o81:ded_mult1|                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1                                                                                                 ;              ;
;             |altmult_add:the_altmult_add_part_2|                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2                                                                                                                                                      ;              ;
;                |mult_add_6cr2:auto_generated|                                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated                                                                                                                         ;              ;
;                   |ded_mult_2o81:ded_mult1|                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1                                                                                                 ;              ;
;          |cpu_nios2_oci:the_cpu_nios2_oci|                                                                                                                      ; 275 (26)    ; 186 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (26)      ; 43 (0)            ; 143 (0)          ; |webServer|niosII_system:NIOSII|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci                                                                                                                                                                                         ;              ;
;             |cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|                                                                                   ; 141 (0)     ; 95 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 43 (0)            ; 52 (0)           ; |webServer|niosII_system:NIOSII|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper                                                                                                                         ;              ;
;                |cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|                                                                                  ; 49 (45)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 39 (37)           ; 10 (8)           ; |webServer|niosII_system:NIOSII|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk                                                           ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                                                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |webServer|niosII_system:NIOSII|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer2      ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                                                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |webServer|niosII_system:NIOSII|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3      ;              ;
;                |cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|                                                                                        ; 90 (86)     ; 46 (42)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (44)      ; 4 (2)             ; 42 (42)          ; |webServer|niosII_system:NIOSII|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck                                                                 ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                                                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |webServer|niosII_system:NIOSII|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1            ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |webServer|niosII_system:NIOSII|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer             ;              ;
;                |sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|                                                                                               ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |webServer|niosII_system:NIOSII|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy                                                                        ;              ;
;             |cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|                                                                                                     ; 13 (13)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (8)            ; |webServer|niosII_system:NIOSII|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg                                                                                                                                           ;              ;
;             |cpu_nios2_oci_break:the_cpu_nios2_oci_break|                                                                                                       ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |webServer|niosII_system:NIOSII|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break                                                                                                                                             ;              ;
;             |cpu_nios2_oci_debug:the_cpu_nios2_oci_debug|                                                                                                       ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |webServer|niosII_system:NIOSII|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_debug:the_cpu_nios2_oci_debug                                                                                                                                             ;              ;
;             |cpu_nios2_ocimem:the_cpu_nios2_ocimem|                                                                                                             ; 56 (56)     ; 44 (44)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 44 (44)          ; |webServer|niosII_system:NIOSII|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem                                                                                                                                                   ;              ;
;                |cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component                                                                        ;              ;
;                   |altsyncram:the_altsyncram|                                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram                                              ;              ;
;                      |altsyncram_t072:auto_generated|                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_t072:auto_generated               ;              ;
;          |cpu_register_bank_a_module:cpu_register_bank_a|                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a                                                                                                                                                                          ;              ;
;             |altsyncram:the_altsyncram|                                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                ;              ;
;                |altsyncram_p2f1:auto_generated|                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_p2f1:auto_generated                                                                                                                 ;              ;
;          |cpu_register_bank_b_module:cpu_register_bank_b|                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b                                                                                                                                                                          ;              ;
;             |altsyncram:the_altsyncram|                                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                ;              ;
;                |altsyncram_q2f1:auto_generated|                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_q2f1:auto_generated                                                                                                                 ;              ;
;          |cpu_test_bench:the_cpu_test_bench|                                                                                                                    ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|cpu:the_cpu|cpu_test_bench:the_cpu_test_bench                                                                                                                                                                                       ;              ;
;       |cpu_data_master_arbitrator:the_cpu_data_master|                                                                                                          ; 306 (306)   ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 157 (157)    ; 0 (0)             ; 149 (149)        ; |webServer|niosII_system:NIOSII|cpu_data_master_arbitrator:the_cpu_data_master                                                                                                                                                                                      ;              ;
;       |cpu_instruction_master_arbitrator:the_cpu_instruction_master|                                                                                            ; 149 (149)   ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (73)      ; 0 (0)             ; 76 (76)          ; |webServer|niosII_system:NIOSII|cpu_instruction_master_arbitrator:the_cpu_instruction_master                                                                                                                                                                        ;              ;
;       |cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|                                                                                              ; 78 (78)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 56 (56)          ; |webServer|niosII_system:NIOSII|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module                                                                                                                                                                          ;              ;
;       |dm9000a_inst_avalon_slave_0_arbitrator:the_dm9000a_inst_avalon_slave_0|                                                                                  ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |webServer|niosII_system:NIOSII|dm9000a_inst_avalon_slave_0_arbitrator:the_dm9000a_inst_avalon_slave_0                                                                                                                                                              ;              ;
;       |high_res_timer:the_high_res_timer|                                                                                                                       ; 149 (149)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 23 (23)           ; 100 (100)        ; |webServer|niosII_system:NIOSII|high_res_timer:the_high_res_timer                                                                                                                                                                                                   ;              ;
;       |high_res_timer_s1_arbitrator:the_high_res_timer_s1|                                                                                                      ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |webServer|niosII_system:NIOSII|high_res_timer_s1_arbitrator:the_high_res_timer_s1                                                                                                                                                                                  ;              ;
;       |jtag_uart:the_jtag_uart|                                                                                                                                 ; 155 (38)    ; 107 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (14)      ; 19 (2)            ; 99 (21)          ; |webServer|niosII_system:NIOSII|jtag_uart:the_jtag_uart                                                                                                                                                                                                             ;              ;
;          |alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|                                                                                                        ; 68 (68)     ; 54 (54)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 17 (17)           ; 38 (38)          ; |webServer|niosII_system:NIOSII|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic                                                                                                                                                               ;              ;
;          |jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|                                                                                                            ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |webServer|niosII_system:NIOSII|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r                                                                                                                                                                   ;              ;
;             |scfifo:rfifo|                                                                                                                                      ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |webServer|niosII_system:NIOSII|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                      ;              ;
;                |scfifo_1n21:auto_generated|                                                                                                                     ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |webServer|niosII_system:NIOSII|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated                                                                                                                           ;              ;
;                   |a_dpfifo_8t21:dpfifo|                                                                                                                        ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |webServer|niosII_system:NIOSII|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo                                                                                                      ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                                                                  ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |webServer|niosII_system:NIOSII|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state                                                                              ;              ;
;                         |cntr_rj7:count_usedw|                                                                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |webServer|niosII_system:NIOSII|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw                                                         ;              ;
;                      |cntr_fjb:rd_ptr_count|                                                                                                                    ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |webServer|niosII_system:NIOSII|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count                                                                                ;              ;
;                      |cntr_fjb:wr_ptr|                                                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |webServer|niosII_system:NIOSII|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr                                                                                      ;              ;
;                      |dpram_5h21:FIFOram|                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram                                                                                   ;              ;
;                         |altsyncram_9tl1:altsyncram2|                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2                                                       ;              ;
;          |jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|                                                                                                            ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |webServer|niosII_system:NIOSII|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w                                                                                                                                                                   ;              ;
;             |scfifo:wfifo|                                                                                                                                      ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |webServer|niosII_system:NIOSII|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                      ;              ;
;                |scfifo_1n21:auto_generated|                                                                                                                     ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |webServer|niosII_system:NIOSII|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated                                                                                                                           ;              ;
;                   |a_dpfifo_8t21:dpfifo|                                                                                                                        ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |webServer|niosII_system:NIOSII|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo                                                                                                      ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                                                                  ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |webServer|niosII_system:NIOSII|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state                                                                              ;              ;
;                         |cntr_rj7:count_usedw|                                                                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |webServer|niosII_system:NIOSII|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw                                                         ;              ;
;                      |cntr_fjb:rd_ptr_count|                                                                                                                    ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |webServer|niosII_system:NIOSII|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count                                                                                ;              ;
;                      |cntr_fjb:wr_ptr|                                                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |webServer|niosII_system:NIOSII|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr                                                                                      ;              ;
;                      |dpram_5h21:FIFOram|                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram                                                                                   ;              ;
;                         |altsyncram_9tl1:altsyncram2|                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2                                                       ;              ;
;       |jtag_uart_avalon_jtag_slave_arbitrator:the_jtag_uart_avalon_jtag_slave|                                                                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |webServer|niosII_system:NIOSII|jtag_uart_avalon_jtag_slave_arbitrator:the_jtag_uart_avalon_jtag_slave                                                                                                                                                              ;              ;
;       |lcd_display:the_lcd_display|                                                                                                                             ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|lcd_display:the_lcd_display                                                                                                                                                                                                         ;              ;
;       |lcd_display_control_slave_arbitrator:the_lcd_display_control_slave|                                                                                      ; 25 (25)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 9 (9)            ; |webServer|niosII_system:NIOSII|lcd_display_control_slave_arbitrator:the_lcd_display_control_slave                                                                                                                                                                  ;              ;
;       |led_pio:the_led_pio|                                                                                                                                     ; 17 (17)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 9 (9)            ; |webServer|niosII_system:NIOSII|led_pio:the_led_pio                                                                                                                                                                                                                 ;              ;
;       |led_pio_s1_arbitrator:the_led_pio_s1|                                                                                                                    ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |webServer|niosII_system:NIOSII|led_pio_s1_arbitrator:the_led_pio_s1                                                                                                                                                                                                ;              ;
;       |memory:the_memory|                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|memory:the_memory                                                                                                                                                                                                                   ;              ;
;          |altsyncram:the_altsyncram|                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|memory:the_memory|altsyncram:the_altsyncram                                                                                                                                                                                         ;              ;
;             |altsyncram_87b1:auto_generated|                                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|memory:the_memory|altsyncram:the_altsyncram|altsyncram_87b1:auto_generated                                                                                                                                                          ;              ;
;       |memory_s1_arbitrator:the_memory_s1|                                                                                                                      ; 85 (85)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 57 (57)          ; |webServer|niosII_system:NIOSII|memory_s1_arbitrator:the_memory_s1                                                                                                                                                                                                  ;              ;
;       |niosII_system_burst_0:the_niosII_system_burst_0|                                                                                                         ; 56 (56)     ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 9 (9)             ; 29 (29)          ; |webServer|niosII_system:NIOSII|niosII_system_burst_0:the_niosII_system_burst_0                                                                                                                                                                                     ;              ;
;       |niosII_system_burst_0_downstream_arbitrator:the_niosII_system_burst_0_downstream|                                                                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|niosII_system_burst_0_downstream_arbitrator:the_niosII_system_burst_0_downstream                                                                                                                                                    ;              ;
;       |niosII_system_burst_0_upstream_arbitrator:the_niosII_system_burst_0_upstream|                                                                            ; 41 (17)     ; 19 (5)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (10)      ; 0 (0)             ; 20 (7)           ; |webServer|niosII_system:NIOSII|niosII_system_burst_0_upstream_arbitrator:the_niosII_system_burst_0_upstream                                                                                                                                                        ;              ;
;          |burstcount_fifo_for_niosII_system_burst_0_upstream_module:burstcount_fifo_for_niosII_system_burst_0_upstream|                                         ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |webServer|niosII_system:NIOSII|niosII_system_burst_0_upstream_arbitrator:the_niosII_system_burst_0_upstream|burstcount_fifo_for_niosII_system_burst_0_upstream_module:burstcount_fifo_for_niosII_system_burst_0_upstream                                           ;              ;
;          |rdv_fifo_for_cpu_instruction_master_to_niosII_system_burst_0_upstream_module:rdv_fifo_for_cpu_instruction_master_to_niosII_system_burst_0_upstream|   ; 17 (17)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 8 (8)            ; |webServer|niosII_system:NIOSII|niosII_system_burst_0_upstream_arbitrator:the_niosII_system_burst_0_upstream|rdv_fifo_for_cpu_instruction_master_to_niosII_system_burst_0_upstream_module:rdv_fifo_for_cpu_instruction_master_to_niosII_system_burst_0_upstream     ;              ;
;       |niosII_system_burst_10:the_niosII_system_burst_10|                                                                                                       ; 88 (88)     ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 39 (39)           ; 27 (27)          ; |webServer|niosII_system:NIOSII|niosII_system_burst_10:the_niosII_system_burst_10                                                                                                                                                                                   ;              ;
;       |niosII_system_burst_10_downstream_arbitrator:the_niosII_system_burst_10_downstream|                                                                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|niosII_system_burst_10_downstream_arbitrator:the_niosII_system_burst_10_downstream                                                                                                                                                  ;              ;
;       |niosII_system_burst_10_upstream_arbitrator:the_niosII_system_burst_10_upstream|                                                                          ; 110 (21)    ; 57 (6)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (14)      ; 0 (0)             ; 57 (7)           ; |webServer|niosII_system:NIOSII|niosII_system_burst_10_upstream_arbitrator:the_niosII_system_burst_10_upstream                                                                                                                                                      ;              ;
;          |burstcount_fifo_for_niosII_system_burst_10_upstream_module:burstcount_fifo_for_niosII_system_burst_10_upstream|                                       ; 38 (38)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 27 (27)          ; |webServer|niosII_system:NIOSII|niosII_system_burst_10_upstream_arbitrator:the_niosII_system_burst_10_upstream|burstcount_fifo_for_niosII_system_burst_10_upstream_module:burstcount_fifo_for_niosII_system_burst_10_upstream                                       ;              ;
;          |rdv_fifo_for_cpu_instruction_master_to_niosII_system_burst_10_upstream_module:rdv_fifo_for_cpu_instruction_master_to_niosII_system_burst_10_upstream| ; 52 (52)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 24 (24)          ; |webServer|niosII_system:NIOSII|niosII_system_burst_10_upstream_arbitrator:the_niosII_system_burst_10_upstream|rdv_fifo_for_cpu_instruction_master_to_niosII_system_burst_10_upstream_module:rdv_fifo_for_cpu_instruction_master_to_niosII_system_burst_10_upstream ;              ;
;       |niosII_system_burst_11:the_niosII_system_burst_11|                                                                                                       ; 145 (145)   ; 96 (96)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (49)      ; 37 (37)           ; 59 (59)          ; |webServer|niosII_system:NIOSII|niosII_system_burst_11:the_niosII_system_burst_11                                                                                                                                                                                   ;              ;
;       |niosII_system_burst_11_downstream_arbitrator:the_niosII_system_burst_11_downstream|                                                                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|niosII_system_burst_11_downstream_arbitrator:the_niosII_system_burst_11_downstream                                                                                                                                                  ;              ;
;       |niosII_system_burst_11_upstream_arbitrator:the_niosII_system_burst_11_upstream|                                                                          ; 116 (27)    ; 57 (6)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (16)      ; 0 (0)             ; 61 (11)          ; |webServer|niosII_system:NIOSII|niosII_system_burst_11_upstream_arbitrator:the_niosII_system_burst_11_upstream                                                                                                                                                      ;              ;
;          |burstcount_fifo_for_niosII_system_burst_11_upstream_module:burstcount_fifo_for_niosII_system_burst_11_upstream|                                       ; 38 (38)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 27 (27)          ; |webServer|niosII_system:NIOSII|niosII_system_burst_11_upstream_arbitrator:the_niosII_system_burst_11_upstream|burstcount_fifo_for_niosII_system_burst_11_upstream_module:burstcount_fifo_for_niosII_system_burst_11_upstream                                       ;              ;
;          |rdv_fifo_for_cpu_data_master_to_niosII_system_burst_11_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_11_upstream|               ; 53 (53)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 25 (25)          ; |webServer|niosII_system:NIOSII|niosII_system_burst_11_upstream_arbitrator:the_niosII_system_burst_11_upstream|rdv_fifo_for_cpu_data_master_to_niosII_system_burst_11_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_11_upstream               ;              ;
;       |niosII_system_burst_12:the_niosII_system_burst_12|                                                                                                       ; 94 (94)     ; 68 (68)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 20 (20)           ; 48 (48)          ; |webServer|niosII_system:NIOSII|niosII_system_burst_12:the_niosII_system_burst_12                                                                                                                                                                                   ;              ;
;       |niosII_system_burst_12_downstream_arbitrator:the_niosII_system_burst_12_downstream|                                                                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|niosII_system_burst_12_downstream_arbitrator:the_niosII_system_burst_12_downstream                                                                                                                                                  ;              ;
;       |niosII_system_burst_12_upstream_arbitrator:the_niosII_system_burst_12_upstream|                                                                          ; 68 (23)     ; 32 (7)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (13)      ; 1 (0)             ; 34 (10)          ; |webServer|niosII_system:NIOSII|niosII_system_burst_12_upstream_arbitrator:the_niosII_system_burst_12_upstream                                                                                                                                                      ;              ;
;          |burstcount_fifo_for_niosII_system_burst_12_upstream_module:burstcount_fifo_for_niosII_system_burst_12_upstream|                                       ; 17 (17)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 11 (11)          ; |webServer|niosII_system:NIOSII|niosII_system_burst_12_upstream_arbitrator:the_niosII_system_burst_12_upstream|burstcount_fifo_for_niosII_system_burst_12_upstream_module:burstcount_fifo_for_niosII_system_burst_12_upstream                                       ;              ;
;          |rdv_fifo_for_cpu_instruction_master_to_niosII_system_burst_12_upstream_module:rdv_fifo_for_cpu_instruction_master_to_niosII_system_burst_12_upstream| ; 28 (28)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 13 (13)          ; |webServer|niosII_system:NIOSII|niosII_system_burst_12_upstream_arbitrator:the_niosII_system_burst_12_upstream|rdv_fifo_for_cpu_instruction_master_to_niosII_system_burst_12_upstream_module:rdv_fifo_for_cpu_instruction_master_to_niosII_system_burst_12_upstream ;              ;
;       |niosII_system_burst_13:the_niosII_system_burst_13|                                                                                                       ; 140 (140)   ; 89 (89)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (48)      ; 23 (23)           ; 69 (69)          ; |webServer|niosII_system:NIOSII|niosII_system_burst_13:the_niosII_system_burst_13                                                                                                                                                                                   ;              ;
;       |niosII_system_burst_13_downstream_arbitrator:the_niosII_system_burst_13_downstream|                                                                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|niosII_system_burst_13_downstream_arbitrator:the_niosII_system_burst_13_downstream                                                                                                                                                  ;              ;
;       |niosII_system_burst_13_upstream_arbitrator:the_niosII_system_burst_13_upstream|                                                                          ; 76 (31)     ; 32 (7)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (19)      ; 0 (0)             ; 35 (12)          ; |webServer|niosII_system:NIOSII|niosII_system_burst_13_upstream_arbitrator:the_niosII_system_burst_13_upstream                                                                                                                                                      ;              ;
;          |burstcount_fifo_for_niosII_system_burst_13_upstream_module:burstcount_fifo_for_niosII_system_burst_13_upstream|                                       ; 18 (18)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 12 (12)          ; |webServer|niosII_system:NIOSII|niosII_system_burst_13_upstream_arbitrator:the_niosII_system_burst_13_upstream|burstcount_fifo_for_niosII_system_burst_13_upstream_module:burstcount_fifo_for_niosII_system_burst_13_upstream                                       ;              ;
;          |rdv_fifo_for_cpu_data_master_to_niosII_system_burst_13_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_13_upstream|               ; 29 (29)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 13 (13)          ; |webServer|niosII_system:NIOSII|niosII_system_burst_13_upstream_arbitrator:the_niosII_system_burst_13_upstream|rdv_fifo_for_cpu_data_master_to_niosII_system_burst_13_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_13_upstream               ;              ;
;       |niosII_system_burst_14:the_niosII_system_burst_14|                                                                                                       ; 44 (44)     ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 17 (17)           ; 23 (23)          ; |webServer|niosII_system:NIOSII|niosII_system_burst_14:the_niosII_system_burst_14                                                                                                                                                                                   ;              ;
;       |niosII_system_burst_14_downstream_arbitrator:the_niosII_system_burst_14_downstream|                                                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|niosII_system_burst_14_downstream_arbitrator:the_niosII_system_burst_14_downstream                                                                                                                                                  ;              ;
;       |niosII_system_burst_14_upstream_arbitrator:the_niosII_system_burst_14_upstream|                                                                          ; 46 (21)     ; 19 (5)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (14)      ; 0 (0)             ; 19 (7)           ; |webServer|niosII_system:NIOSII|niosII_system_burst_14_upstream_arbitrator:the_niosII_system_burst_14_upstream                                                                                                                                                      ;              ;
;          |burstcount_fifo_for_niosII_system_burst_14_upstream_module:burstcount_fifo_for_niosII_system_burst_14_upstream|                                       ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |webServer|niosII_system:NIOSII|niosII_system_burst_14_upstream_arbitrator:the_niosII_system_burst_14_upstream|burstcount_fifo_for_niosII_system_burst_14_upstream_module:burstcount_fifo_for_niosII_system_burst_14_upstream                                       ;              ;
;          |rdv_fifo_for_cpu_data_master_to_niosII_system_burst_14_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_14_upstream|               ; 19 (19)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 8 (8)            ; |webServer|niosII_system:NIOSII|niosII_system_burst_14_upstream_arbitrator:the_niosII_system_burst_14_upstream|rdv_fifo_for_cpu_data_master_to_niosII_system_burst_14_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_14_upstream               ;              ;
;       |niosII_system_burst_15:the_niosII_system_burst_15|                                                                                                       ; 45 (45)     ; 41 (41)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 32 (32)           ; 9 (9)            ; |webServer|niosII_system:NIOSII|niosII_system_burst_15:the_niosII_system_burst_15                                                                                                                                                                                   ;              ;
;       |niosII_system_burst_15_downstream_arbitrator:the_niosII_system_burst_15_downstream|                                                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|niosII_system_burst_15_downstream_arbitrator:the_niosII_system_burst_15_downstream                                                                                                                                                  ;              ;
;       |niosII_system_burst_15_upstream_arbitrator:the_niosII_system_burst_15_upstream|                                                                          ; 48 (21)     ; 19 (5)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (15)      ; 0 (0)             ; 19 (7)           ; |webServer|niosII_system:NIOSII|niosII_system_burst_15_upstream_arbitrator:the_niosII_system_burst_15_upstream                                                                                                                                                      ;              ;
;          |burstcount_fifo_for_niosII_system_burst_15_upstream_module:burstcount_fifo_for_niosII_system_burst_15_upstream|                                       ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |webServer|niosII_system:NIOSII|niosII_system_burst_15_upstream_arbitrator:the_niosII_system_burst_15_upstream|burstcount_fifo_for_niosII_system_burst_15_upstream_module:burstcount_fifo_for_niosII_system_burst_15_upstream                                       ;              ;
;          |rdv_fifo_for_cpu_data_master_to_niosII_system_burst_15_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_15_upstream|               ; 20 (20)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 8 (8)            ; |webServer|niosII_system:NIOSII|niosII_system_burst_15_upstream_arbitrator:the_niosII_system_burst_15_upstream|rdv_fifo_for_cpu_data_master_to_niosII_system_burst_15_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_15_upstream               ;              ;
;       |niosII_system_burst_16:the_niosII_system_burst_16|                                                                                                       ; 43 (43)     ; 39 (39)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 17 (17)           ; 22 (22)          ; |webServer|niosII_system:NIOSII|niosII_system_burst_16:the_niosII_system_burst_16                                                                                                                                                                                   ;              ;
;       |niosII_system_burst_16_downstream_arbitrator:the_niosII_system_burst_16_downstream|                                                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|niosII_system_burst_16_downstream_arbitrator:the_niosII_system_burst_16_downstream                                                                                                                                                  ;              ;
;       |niosII_system_burst_16_upstream_arbitrator:the_niosII_system_burst_16_upstream|                                                                          ; 45 (20)     ; 19 (5)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (15)      ; 0 (0)             ; 19 (7)           ; |webServer|niosII_system:NIOSII|niosII_system_burst_16_upstream_arbitrator:the_niosII_system_burst_16_upstream                                                                                                                                                      ;              ;
;          |burstcount_fifo_for_niosII_system_burst_16_upstream_module:burstcount_fifo_for_niosII_system_burst_16_upstream|                                       ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |webServer|niosII_system:NIOSII|niosII_system_burst_16_upstream_arbitrator:the_niosII_system_burst_16_upstream|burstcount_fifo_for_niosII_system_burst_16_upstream_module:burstcount_fifo_for_niosII_system_burst_16_upstream                                       ;              ;
;          |rdv_fifo_for_cpu_data_master_to_niosII_system_burst_16_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_16_upstream|               ; 17 (17)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 8 (8)            ; |webServer|niosII_system:NIOSII|niosII_system_burst_16_upstream_arbitrator:the_niosII_system_burst_16_upstream|rdv_fifo_for_cpu_data_master_to_niosII_system_burst_16_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_16_upstream               ;              ;
;       |niosII_system_burst_17:the_niosII_system_burst_17|                                                                                                       ; 33 (33)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 10 (10)           ; 19 (19)          ; |webServer|niosII_system:NIOSII|niosII_system_burst_17:the_niosII_system_burst_17                                                                                                                                                                                   ;              ;
;       |niosII_system_burst_17_downstream_arbitrator:the_niosII_system_burst_17_downstream|                                                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|niosII_system_burst_17_downstream_arbitrator:the_niosII_system_burst_17_downstream                                                                                                                                                  ;              ;
;       |niosII_system_burst_17_upstream_arbitrator:the_niosII_system_burst_17_upstream|                                                                          ; 47 (24)     ; 19 (5)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (17)      ; 0 (0)             ; 19 (7)           ; |webServer|niosII_system:NIOSII|niosII_system_burst_17_upstream_arbitrator:the_niosII_system_burst_17_upstream                                                                                                                                                      ;              ;
;          |burstcount_fifo_for_niosII_system_burst_17_upstream_module:burstcount_fifo_for_niosII_system_burst_17_upstream|                                       ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |webServer|niosII_system:NIOSII|niosII_system_burst_17_upstream_arbitrator:the_niosII_system_burst_17_upstream|burstcount_fifo_for_niosII_system_burst_17_upstream_module:burstcount_fifo_for_niosII_system_burst_17_upstream                                       ;              ;
;          |rdv_fifo_for_cpu_data_master_to_niosII_system_burst_17_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_17_upstream|               ; 17 (17)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 8 (8)            ; |webServer|niosII_system:NIOSII|niosII_system_burst_17_upstream_arbitrator:the_niosII_system_burst_17_upstream|rdv_fifo_for_cpu_data_master_to_niosII_system_burst_17_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_17_upstream               ;              ;
;       |niosII_system_burst_18:the_niosII_system_burst_18|                                                                                                       ; 33 (33)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 20 (20)           ; 9 (9)            ; |webServer|niosII_system:NIOSII|niosII_system_burst_18:the_niosII_system_burst_18                                                                                                                                                                                   ;              ;
;       |niosII_system_burst_18_downstream_arbitrator:the_niosII_system_burst_18_downstream|                                                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|niosII_system_burst_18_downstream_arbitrator:the_niosII_system_burst_18_downstream                                                                                                                                                  ;              ;
;       |niosII_system_burst_18_upstream_arbitrator:the_niosII_system_burst_18_upstream|                                                                          ; 45 (21)     ; 19 (5)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (15)      ; 0 (0)             ; 19 (7)           ; |webServer|niosII_system:NIOSII|niosII_system_burst_18_upstream_arbitrator:the_niosII_system_burst_18_upstream                                                                                                                                                      ;              ;
;          |burstcount_fifo_for_niosII_system_burst_18_upstream_module:burstcount_fifo_for_niosII_system_burst_18_upstream|                                       ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |webServer|niosII_system:NIOSII|niosII_system_burst_18_upstream_arbitrator:the_niosII_system_burst_18_upstream|burstcount_fifo_for_niosII_system_burst_18_upstream_module:burstcount_fifo_for_niosII_system_burst_18_upstream                                       ;              ;
;          |rdv_fifo_for_cpu_data_master_to_niosII_system_burst_18_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_18_upstream|               ; 17 (17)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 8 (8)            ; |webServer|niosII_system:NIOSII|niosII_system_burst_18_upstream_arbitrator:the_niosII_system_burst_18_upstream|rdv_fifo_for_cpu_data_master_to_niosII_system_burst_18_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_18_upstream               ;              ;
;       |niosII_system_burst_19:the_niosII_system_burst_19|                                                                                                       ; 79 (79)     ; 56 (56)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 16 (16)           ; 41 (41)          ; |webServer|niosII_system:NIOSII|niosII_system_burst_19:the_niosII_system_burst_19                                                                                                                                                                                   ;              ;
;       |niosII_system_burst_19_downstream_arbitrator:the_niosII_system_burst_19_downstream|                                                                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|niosII_system_burst_19_downstream_arbitrator:the_niosII_system_burst_19_downstream                                                                                                                                                  ;              ;
;       |niosII_system_burst_19_upstream_arbitrator:the_niosII_system_burst_19_upstream|                                                                          ; 68 (22)     ; 31 (6)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (13)      ; 1 (0)             ; 33 (9)           ; |webServer|niosII_system:NIOSII|niosII_system_burst_19_upstream_arbitrator:the_niosII_system_burst_19_upstream                                                                                                                                                      ;              ;
;          |burstcount_fifo_for_niosII_system_burst_19_upstream_module:burstcount_fifo_for_niosII_system_burst_19_upstream|                                       ; 18 (18)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 11 (11)          ; |webServer|niosII_system:NIOSII|niosII_system_burst_19_upstream_arbitrator:the_niosII_system_burst_19_upstream|burstcount_fifo_for_niosII_system_burst_19_upstream_module:burstcount_fifo_for_niosII_system_burst_19_upstream                                       ;              ;
;          |rdv_fifo_for_cpu_instruction_master_to_niosII_system_burst_19_upstream_module:rdv_fifo_for_cpu_instruction_master_to_niosII_system_burst_19_upstream| ; 28 (28)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 13 (13)          ; |webServer|niosII_system:NIOSII|niosII_system_burst_19_upstream_arbitrator:the_niosII_system_burst_19_upstream|rdv_fifo_for_cpu_instruction_master_to_niosII_system_burst_19_upstream_module:rdv_fifo_for_cpu_instruction_master_to_niosII_system_burst_19_upstream ;              ;
;       |niosII_system_burst_1:the_niosII_system_burst_1|                                                                                                         ; 129 (129)   ; 88 (88)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (41)      ; 9 (9)             ; 79 (79)          ; |webServer|niosII_system:NIOSII|niosII_system_burst_1:the_niosII_system_burst_1                                                                                                                                                                                     ;              ;
;       |niosII_system_burst_1_downstream_arbitrator:the_niosII_system_burst_1_downstream|                                                                        ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|niosII_system_burst_1_downstream_arbitrator:the_niosII_system_burst_1_downstream                                                                                                                                                    ;              ;
;       |niosII_system_burst_1_upstream_arbitrator:the_niosII_system_burst_1_upstream|                                                                            ; 50 (26)     ; 19 (5)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (12)      ; 0 (0)             ; 26 (14)          ; |webServer|niosII_system:NIOSII|niosII_system_burst_1_upstream_arbitrator:the_niosII_system_burst_1_upstream                                                                                                                                                        ;              ;
;          |burstcount_fifo_for_niosII_system_burst_1_upstream_module:burstcount_fifo_for_niosII_system_burst_1_upstream|                                         ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |webServer|niosII_system:NIOSII|niosII_system_burst_1_upstream_arbitrator:the_niosII_system_burst_1_upstream|burstcount_fifo_for_niosII_system_burst_1_upstream_module:burstcount_fifo_for_niosII_system_burst_1_upstream                                           ;              ;
;          |rdv_fifo_for_cpu_data_master_to_niosII_system_burst_1_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_1_upstream|                 ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 8 (8)            ; |webServer|niosII_system:NIOSII|niosII_system_burst_1_upstream_arbitrator:the_niosII_system_burst_1_upstream|rdv_fifo_for_cpu_data_master_to_niosII_system_burst_1_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_1_upstream                   ;              ;
;       |niosII_system_burst_20:the_niosII_system_burst_20|                                                                                                       ; 136 (136)   ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (50)      ; 17 (17)           ; 69 (69)          ; |webServer|niosII_system:NIOSII|niosII_system_burst_20:the_niosII_system_burst_20                                                                                                                                                                                   ;              ;
;       |niosII_system_burst_20_downstream_arbitrator:the_niosII_system_burst_20_downstream|                                                                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|niosII_system_burst_20_downstream_arbitrator:the_niosII_system_burst_20_downstream                                                                                                                                                  ;              ;
;       |niosII_system_burst_20_upstream_arbitrator:the_niosII_system_burst_20_upstream|                                                                          ; 74 (29)     ; 31 (6)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (18)      ; 0 (0)             ; 36 (13)          ; |webServer|niosII_system:NIOSII|niosII_system_burst_20_upstream_arbitrator:the_niosII_system_burst_20_upstream                                                                                                                                                      ;              ;
;          |burstcount_fifo_for_niosII_system_burst_20_upstream_module:burstcount_fifo_for_niosII_system_burst_20_upstream|                                       ; 17 (17)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 12 (12)          ; |webServer|niosII_system:NIOSII|niosII_system_burst_20_upstream_arbitrator:the_niosII_system_burst_20_upstream|burstcount_fifo_for_niosII_system_burst_20_upstream_module:burstcount_fifo_for_niosII_system_burst_20_upstream                                       ;              ;
;          |rdv_fifo_for_cpu_data_master_to_niosII_system_burst_20_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_20_upstream|               ; 28 (28)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 13 (13)          ; |webServer|niosII_system:NIOSII|niosII_system_burst_20_upstream_arbitrator:the_niosII_system_burst_20_upstream|rdv_fifo_for_cpu_data_master_to_niosII_system_burst_20_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_20_upstream               ;              ;
;       |niosII_system_burst_21:the_niosII_system_burst_21|                                                                                                       ; 71 (71)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 4 (4)             ; 27 (27)          ; |webServer|niosII_system:NIOSII|niosII_system_burst_21:the_niosII_system_burst_21                                                                                                                                                                                   ;              ;
;       |niosII_system_burst_21_downstream_arbitrator:the_niosII_system_burst_21_downstream|                                                                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |webServer|niosII_system:NIOSII|niosII_system_burst_21_downstream_arbitrator:the_niosII_system_burst_21_downstream                                                                                                                                                  ;              ;
;       |niosII_system_burst_21_upstream_arbitrator:the_niosII_system_burst_21_upstream|                                                                          ; 50 (26)     ; 19 (5)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (17)      ; 0 (0)             ; 21 (9)           ; |webServer|niosII_system:NIOSII|niosII_system_burst_21_upstream_arbitrator:the_niosII_system_burst_21_upstream                                                                                                                                                      ;              ;
;          |burstcount_fifo_for_niosII_system_burst_21_upstream_module:burstcount_fifo_for_niosII_system_burst_21_upstream|                                       ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |webServer|niosII_system:NIOSII|niosII_system_burst_21_upstream_arbitrator:the_niosII_system_burst_21_upstream|burstcount_fifo_for_niosII_system_burst_21_upstream_module:burstcount_fifo_for_niosII_system_burst_21_upstream                                       ;              ;
;          |rdv_fifo_for_cpu_data_master_to_niosII_system_burst_21_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_21_upstream|               ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 8 (8)            ; |webServer|niosII_system:NIOSII|niosII_system_burst_21_upstream_arbitrator:the_niosII_system_burst_21_upstream|rdv_fifo_for_cpu_data_master_to_niosII_system_burst_21_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_21_upstream               ;              ;
;       |niosII_system_burst_2:the_niosII_system_burst_2|                                                                                                         ; 62 (62)     ; 44 (44)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 12 (12)           ; 32 (32)          ; |webServer|niosII_system:NIOSII|niosII_system_burst_2:the_niosII_system_burst_2                                                                                                                                                                                     ;              ;
;       |niosII_system_burst_2_downstream_arbitrator:the_niosII_system_burst_2_downstream|                                                                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|niosII_system_burst_2_downstream_arbitrator:the_niosII_system_burst_2_downstream                                                                                                                                                    ;              ;
;       |niosII_system_burst_2_upstream_arbitrator:the_niosII_system_burst_2_upstream|                                                                            ; 52 (20)     ; 24 (5)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (10)      ; 0 (0)             ; 28 (10)          ; |webServer|niosII_system:NIOSII|niosII_system_burst_2_upstream_arbitrator:the_niosII_system_burst_2_upstream                                                                                                                                                        ;              ;
;          |burstcount_fifo_for_niosII_system_burst_2_upstream_module:burstcount_fifo_for_niosII_system_burst_2_upstream|                                         ; 13 (13)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 9 (9)            ; |webServer|niosII_system:NIOSII|niosII_system_burst_2_upstream_arbitrator:the_niosII_system_burst_2_upstream|burstcount_fifo_for_niosII_system_burst_2_upstream_module:burstcount_fifo_for_niosII_system_burst_2_upstream                                           ;              ;
;          |rdv_fifo_for_cpu_instruction_master_to_niosII_system_burst_2_upstream_module:rdv_fifo_for_cpu_instruction_master_to_niosII_system_burst_2_upstream|   ; 20 (20)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 10 (10)          ; |webServer|niosII_system:NIOSII|niosII_system_burst_2_upstream_arbitrator:the_niosII_system_burst_2_upstream|rdv_fifo_for_cpu_instruction_master_to_niosII_system_burst_2_upstream_module:rdv_fifo_for_cpu_instruction_master_to_niosII_system_burst_2_upstream     ;              ;
;       |niosII_system_burst_3:the_niosII_system_burst_3|                                                                                                         ; 133 (133)   ; 93 (93)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 13 (13)           ; 80 (80)          ; |webServer|niosII_system:NIOSII|niosII_system_burst_3:the_niosII_system_burst_3                                                                                                                                                                                     ;              ;
;       |niosII_system_burst_3_downstream_arbitrator:the_niosII_system_burst_3_downstream|                                                                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |webServer|niosII_system:NIOSII|niosII_system_burst_3_downstream_arbitrator:the_niosII_system_burst_3_downstream                                                                                                                                                    ;              ;
;       |niosII_system_burst_3_upstream_arbitrator:the_niosII_system_burst_3_upstream|                                                                            ; 62 (31)     ; 24 (5)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (18)      ; 0 (0)             ; 30 (13)          ; |webServer|niosII_system:NIOSII|niosII_system_burst_3_upstream_arbitrator:the_niosII_system_burst_3_upstream                                                                                                                                                        ;              ;
;          |burstcount_fifo_for_niosII_system_burst_3_upstream_module:burstcount_fifo_for_niosII_system_burst_3_upstream|                                         ; 13 (13)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 9 (9)            ; |webServer|niosII_system:NIOSII|niosII_system_burst_3_upstream_arbitrator:the_niosII_system_burst_3_upstream|burstcount_fifo_for_niosII_system_burst_3_upstream_module:burstcount_fifo_for_niosII_system_burst_3_upstream                                           ;              ;
;          |rdv_fifo_for_cpu_data_master_to_niosII_system_burst_3_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_3_upstream|                 ; 20 (20)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 10 (10)          ; |webServer|niosII_system:NIOSII|niosII_system_burst_3_upstream_arbitrator:the_niosII_system_burst_3_upstream|rdv_fifo_for_cpu_data_master_to_niosII_system_burst_3_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_3_upstream                   ;              ;
;       |niosII_system_burst_4:the_niosII_system_burst_4|                                                                                                         ; 11 (11)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 6 (6)            ; |webServer|niosII_system:NIOSII|niosII_system_burst_4:the_niosII_system_burst_4                                                                                                                                                                                     ;              ;
;       |niosII_system_burst_4_downstream_arbitrator:the_niosII_system_burst_4_downstream|                                                                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|niosII_system_burst_4_downstream_arbitrator:the_niosII_system_burst_4_downstream                                                                                                                                                    ;              ;
;       |niosII_system_burst_4_upstream_arbitrator:the_niosII_system_burst_4_upstream|                                                                            ; 46 (23)     ; 19 (5)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (16)      ; 0 (0)             ; 19 (7)           ; |webServer|niosII_system:NIOSII|niosII_system_burst_4_upstream_arbitrator:the_niosII_system_burst_4_upstream                                                                                                                                                        ;              ;
;          |burstcount_fifo_for_niosII_system_burst_4_upstream_module:burstcount_fifo_for_niosII_system_burst_4_upstream|                                         ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |webServer|niosII_system:NIOSII|niosII_system_burst_4_upstream_arbitrator:the_niosII_system_burst_4_upstream|burstcount_fifo_for_niosII_system_burst_4_upstream_module:burstcount_fifo_for_niosII_system_burst_4_upstream                                           ;              ;
;          |rdv_fifo_for_cpu_data_master_to_niosII_system_burst_4_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_4_upstream|                 ; 17 (17)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 8 (8)            ; |webServer|niosII_system:NIOSII|niosII_system_burst_4_upstream_arbitrator:the_niosII_system_burst_4_upstream|rdv_fifo_for_cpu_data_master_to_niosII_system_burst_4_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_4_upstream                   ;              ;
;       |niosII_system_burst_5:the_niosII_system_burst_5|                                                                                                         ; 45 (45)     ; 41 (41)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 16 (16)           ; 25 (25)          ; |webServer|niosII_system:NIOSII|niosII_system_burst_5:the_niosII_system_burst_5                                                                                                                                                                                     ;              ;
;       |niosII_system_burst_5_downstream_arbitrator:the_niosII_system_burst_5_downstream|                                                                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|niosII_system_burst_5_downstream_arbitrator:the_niosII_system_burst_5_downstream                                                                                                                                                    ;              ;
;       |niosII_system_burst_5_upstream_arbitrator:the_niosII_system_burst_5_upstream|                                                                            ; 45 (22)     ; 19 (5)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (15)      ; 0 (0)             ; 19 (7)           ; |webServer|niosII_system:NIOSII|niosII_system_burst_5_upstream_arbitrator:the_niosII_system_burst_5_upstream                                                                                                                                                        ;              ;
;          |burstcount_fifo_for_niosII_system_burst_5_upstream_module:burstcount_fifo_for_niosII_system_burst_5_upstream|                                         ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |webServer|niosII_system:NIOSII|niosII_system_burst_5_upstream_arbitrator:the_niosII_system_burst_5_upstream|burstcount_fifo_for_niosII_system_burst_5_upstream_module:burstcount_fifo_for_niosII_system_burst_5_upstream                                           ;              ;
;          |rdv_fifo_for_cpu_data_master_to_niosII_system_burst_5_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_5_upstream|                 ; 17 (17)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 8 (8)            ; |webServer|niosII_system:NIOSII|niosII_system_burst_5_upstream_arbitrator:the_niosII_system_burst_5_upstream|rdv_fifo_for_cpu_data_master_to_niosII_system_burst_5_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_5_upstream                   ;              ;
;       |niosII_system_burst_6:the_niosII_system_burst_6|                                                                                                         ; 43 (43)     ; 39 (39)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 13 (13)           ; 26 (26)          ; |webServer|niosII_system:NIOSII|niosII_system_burst_6:the_niosII_system_burst_6                                                                                                                                                                                     ;              ;
;       |niosII_system_burst_6_downstream_arbitrator:the_niosII_system_burst_6_downstream|                                                                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|niosII_system_burst_6_downstream_arbitrator:the_niosII_system_burst_6_downstream                                                                                                                                                    ;              ;
;       |niosII_system_burst_6_upstream_arbitrator:the_niosII_system_burst_6_upstream|                                                                            ; 47 (23)     ; 19 (5)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (17)      ; 0 (0)             ; 19 (7)           ; |webServer|niosII_system:NIOSII|niosII_system_burst_6_upstream_arbitrator:the_niosII_system_burst_6_upstream                                                                                                                                                        ;              ;
;          |burstcount_fifo_for_niosII_system_burst_6_upstream_module:burstcount_fifo_for_niosII_system_burst_6_upstream|                                         ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |webServer|niosII_system:NIOSII|niosII_system_burst_6_upstream_arbitrator:the_niosII_system_burst_6_upstream|burstcount_fifo_for_niosII_system_burst_6_upstream_module:burstcount_fifo_for_niosII_system_burst_6_upstream                                           ;              ;
;          |rdv_fifo_for_cpu_data_master_to_niosII_system_burst_6_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_6_upstream|                 ; 17 (17)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 8 (8)            ; |webServer|niosII_system:NIOSII|niosII_system_burst_6_upstream_arbitrator:the_niosII_system_burst_6_upstream|rdv_fifo_for_cpu_data_master_to_niosII_system_burst_6_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_6_upstream                   ;              ;
;       |niosII_system_burst_7:the_niosII_system_burst_7|                                                                                                         ; 31 (31)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 10 (10)           ; 15 (15)          ; |webServer|niosII_system:NIOSII|niosII_system_burst_7:the_niosII_system_burst_7                                                                                                                                                                                     ;              ;
;       |niosII_system_burst_7_upstream_arbitrator:the_niosII_system_burst_7_upstream|                                                                            ; 47 (22)     ; 19 (5)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (16)      ; 0 (0)             ; 20 (8)           ; |webServer|niosII_system:NIOSII|niosII_system_burst_7_upstream_arbitrator:the_niosII_system_burst_7_upstream                                                                                                                                                        ;              ;
;          |burstcount_fifo_for_niosII_system_burst_7_upstream_module:burstcount_fifo_for_niosII_system_burst_7_upstream|                                         ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |webServer|niosII_system:NIOSII|niosII_system_burst_7_upstream_arbitrator:the_niosII_system_burst_7_upstream|burstcount_fifo_for_niosII_system_burst_7_upstream_module:burstcount_fifo_for_niosII_system_burst_7_upstream                                           ;              ;
;          |rdv_fifo_for_cpu_data_master_to_niosII_system_burst_7_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_7_upstream|                 ; 17 (17)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 8 (8)            ; |webServer|niosII_system:NIOSII|niosII_system_burst_7_upstream_arbitrator:the_niosII_system_burst_7_upstream|rdv_fifo_for_cpu_data_master_to_niosII_system_burst_7_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_7_upstream                   ;              ;
;       |niosII_system_burst_8:the_niosII_system_burst_8|                                                                                                         ; 29 (29)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 9 (9)             ; 16 (16)          ; |webServer|niosII_system:NIOSII|niosII_system_burst_8:the_niosII_system_burst_8                                                                                                                                                                                     ;              ;
;       |niosII_system_burst_8_downstream_arbitrator:the_niosII_system_burst_8_downstream|                                                                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|niosII_system_burst_8_downstream_arbitrator:the_niosII_system_burst_8_downstream                                                                                                                                                    ;              ;
;       |niosII_system_burst_8_upstream_arbitrator:the_niosII_system_burst_8_upstream|                                                                            ; 54 (31)     ; 19 (5)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (23)      ; 0 (0)             ; 20 (8)           ; |webServer|niosII_system:NIOSII|niosII_system_burst_8_upstream_arbitrator:the_niosII_system_burst_8_upstream                                                                                                                                                        ;              ;
;          |burstcount_fifo_for_niosII_system_burst_8_upstream_module:burstcount_fifo_for_niosII_system_burst_8_upstream|                                         ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |webServer|niosII_system:NIOSII|niosII_system_burst_8_upstream_arbitrator:the_niosII_system_burst_8_upstream|burstcount_fifo_for_niosII_system_burst_8_upstream_module:burstcount_fifo_for_niosII_system_burst_8_upstream                                           ;              ;
;          |rdv_fifo_for_cpu_data_master_to_niosII_system_burst_8_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_8_upstream|                 ; 17 (17)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 8 (8)            ; |webServer|niosII_system:NIOSII|niosII_system_burst_8_upstream_arbitrator:the_niosII_system_burst_8_upstream|rdv_fifo_for_cpu_data_master_to_niosII_system_burst_8_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_8_upstream                   ;              ;
;       |niosII_system_burst_9:the_niosII_system_burst_9|                                                                                                         ; 19 (19)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 2 (2)             ; 13 (13)          ; |webServer|niosII_system:NIOSII|niosII_system_burst_9:the_niosII_system_burst_9                                                                                                                                                                                     ;              ;
;       |niosII_system_burst_9_downstream_arbitrator:the_niosII_system_burst_9_downstream|                                                                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|niosII_system_burst_9_downstream_arbitrator:the_niosII_system_burst_9_downstream                                                                                                                                                    ;              ;
;       |niosII_system_burst_9_upstream_arbitrator:the_niosII_system_burst_9_upstream|                                                                            ; 48 (23)     ; 19 (5)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (18)      ; 0 (0)             ; 19 (7)           ; |webServer|niosII_system:NIOSII|niosII_system_burst_9_upstream_arbitrator:the_niosII_system_burst_9_upstream                                                                                                                                                        ;              ;
;          |burstcount_fifo_for_niosII_system_burst_9_upstream_module:burstcount_fifo_for_niosII_system_burst_9_upstream|                                         ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |webServer|niosII_system:NIOSII|niosII_system_burst_9_upstream_arbitrator:the_niosII_system_burst_9_upstream|burstcount_fifo_for_niosII_system_burst_9_upstream_module:burstcount_fifo_for_niosII_system_burst_9_upstream                                           ;              ;
;          |rdv_fifo_for_cpu_data_master_to_niosII_system_burst_9_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_9_upstream|                 ; 17 (17)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 8 (8)            ; |webServer|niosII_system:NIOSII|niosII_system_burst_9_upstream_arbitrator:the_niosII_system_burst_9_upstream|rdv_fifo_for_cpu_data_master_to_niosII_system_burst_9_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_9_upstream                   ;              ;
;       |niosII_system_clock_0:the_niosII_system_clock_0|                                                                                                         ; 42 (12)     ; 34 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 14 (7)            ; 20 (5)           ; |webServer|niosII_system:NIOSII|niosII_system_clock_0:the_niosII_system_clock_0                                                                                                                                                                                     ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer1|                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |webServer|niosII_system:NIOSII|niosII_system_clock_0:the_niosII_system_clock_0|altera_std_synchronizer:the_altera_std_synchronizer1                                                                                                                                ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer2|                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|niosII_system_clock_0:the_niosII_system_clock_0|altera_std_synchronizer:the_altera_std_synchronizer2                                                                                                                                ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer3|                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|niosII_system_clock_0:the_niosII_system_clock_0|altera_std_synchronizer:the_altera_std_synchronizer3                                                                                                                                ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer|                                                                                                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |webServer|niosII_system:NIOSII|niosII_system_clock_0:the_niosII_system_clock_0|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                 ;              ;
;          |niosII_system_clock_0_edge_to_pulse:read_done_edge_to_pulse|                                                                                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |webServer|niosII_system:NIOSII|niosII_system_clock_0:the_niosII_system_clock_0|niosII_system_clock_0_edge_to_pulse:read_done_edge_to_pulse                                                                                                                         ;              ;
;          |niosII_system_clock_0_edge_to_pulse:read_request_edge_to_pulse|                                                                                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |webServer|niosII_system:NIOSII|niosII_system_clock_0:the_niosII_system_clock_0|niosII_system_clock_0_edge_to_pulse:read_request_edge_to_pulse                                                                                                                      ;              ;
;          |niosII_system_clock_0_edge_to_pulse:write_done_edge_to_pulse|                                                                                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |webServer|niosII_system:NIOSII|niosII_system_clock_0:the_niosII_system_clock_0|niosII_system_clock_0_edge_to_pulse:write_done_edge_to_pulse                                                                                                                        ;              ;
;          |niosII_system_clock_0_edge_to_pulse:write_request_edge_to_pulse|                                                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|niosII_system_clock_0:the_niosII_system_clock_0|niosII_system_clock_0_edge_to_pulse:write_request_edge_to_pulse                                                                                                                     ;              ;
;          |niosII_system_clock_0_master_FSM:master_FSM|                                                                                                          ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |webServer|niosII_system:NIOSII|niosII_system_clock_0:the_niosII_system_clock_0|niosII_system_clock_0_master_FSM:master_FSM                                                                                                                                         ;              ;
;          |niosII_system_clock_0_slave_FSM:slave_FSM|                                                                                                            ; 16 (16)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 9 (9)            ; |webServer|niosII_system:NIOSII|niosII_system_clock_0:the_niosII_system_clock_0|niosII_system_clock_0_slave_FSM:slave_FSM                                                                                                                                           ;              ;
;       |niosII_system_reset_altpll_inst_c1_out_domain_synch_module:niosII_system_reset_altpll_inst_c1_out_domain_synch|                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |webServer|niosII_system:NIOSII|niosII_system_reset_altpll_inst_c1_out_domain_synch_module:niosII_system_reset_altpll_inst_c1_out_domain_synch                                                                                                                      ;              ;
;       |niosII_system_reset_clk_0_domain_synch_module:niosII_system_reset_clk_0_domain_synch|                                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |webServer|niosII_system:NIOSII|niosII_system_reset_clk_0_domain_synch_module:niosII_system_reset_clk_0_domain_synch                                                                                                                                                ;              ;
;       |sdram:the_sdram|                                                                                                                                         ; 489 (397)   ; 203 (117)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 285 (279)    ; 43 (2)            ; 161 (77)         ; |webServer|niosII_system:NIOSII|sdram:the_sdram                                                                                                                                                                                                                     ;              ;
;          |sdram_input_efifo_module:the_sdram_input_efifo_module|                                                                                                ; 133 (133)   ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 41 (41)           ; 86 (86)          ; |webServer|niosII_system:NIOSII|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module                                                                                                                                                               ;              ;
;       |sdram_s1_arbitrator:the_sdram_s1|                                                                                                                        ; 134 (82)    ; 45 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (25)      ; 2 (0)             ; 86 (57)          ; |webServer|niosII_system:NIOSII|sdram_s1_arbitrator:the_sdram_s1                                                                                                                                                                                                    ;              ;
;          |rdv_fifo_for_niosII_system_burst_10_downstream_to_sdram_s1_module:rdv_fifo_for_niosII_system_burst_10_downstream_to_sdram_s1|                         ; 26 (26)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 18 (18)          ; |webServer|niosII_system:NIOSII|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_niosII_system_burst_10_downstream_to_sdram_s1_module:rdv_fifo_for_niosII_system_burst_10_downstream_to_sdram_s1                                                                       ;              ;
;          |rdv_fifo_for_niosII_system_burst_11_downstream_to_sdram_s1_module:rdv_fifo_for_niosII_system_burst_11_downstream_to_sdram_s1|                         ; 26 (26)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 1 (1)             ; 11 (11)          ; |webServer|niosII_system:NIOSII|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_niosII_system_burst_11_downstream_to_sdram_s1_module:rdv_fifo_for_niosII_system_burst_11_downstream_to_sdram_s1                                                                       ;              ;
;       |seven_seg_pio:the_seven_seg_pio|                                                                                                                         ; 33 (33)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 17 (17)          ; |webServer|niosII_system:NIOSII|seven_seg_pio:the_seven_seg_pio                                                                                                                                                                                                     ;              ;
;       |seven_seg_pio_s1_arbitrator:the_seven_seg_pio_s1|                                                                                                        ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |webServer|niosII_system:NIOSII|seven_seg_pio_s1_arbitrator:the_seven_seg_pio_s1                                                                                                                                                                                    ;              ;
;       |switch:the_switch|                                                                                                                                       ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |webServer|niosII_system:NIOSII|switch:the_switch                                                                                                                                                                                                                   ;              ;
;       |switch_s1_arbitrator:the_switch_s1|                                                                                                                      ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |webServer|niosII_system:NIOSII|switch_s1_arbitrator:the_switch_s1                                                                                                                                                                                                  ;              ;
;       |sys_clk_timer:the_sys_clk_timer|                                                                                                                         ; 151 (151)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 21 (21)           ; 102 (102)        ; |webServer|niosII_system:NIOSII|sys_clk_timer:the_sys_clk_timer                                                                                                                                                                                                     ;              ;
;       |sys_clk_timer_s1_arbitrator:the_sys_clk_timer_s1|                                                                                                        ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |webServer|niosII_system:NIOSII|sys_clk_timer_s1_arbitrator:the_sys_clk_timer_s1                                                                                                                                                                                    ;              ;
;       |sysid_control_slave_arbitrator:the_sysid_control_slave|                                                                                                  ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |webServer|niosII_system:NIOSII|sysid_control_slave_arbitrator:the_sysid_control_slave                                                                                                                                                                              ;              ;
;       |tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|                                                                              ; 97 (97)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (51)      ; 0 (0)             ; 46 (46)          ; |webServer|niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave                                                                                                                                                          ;              ;
;       |tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|                                                                                                        ; 86 (86)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (45)      ; 0 (0)             ; 41 (41)          ; |webServer|niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave                                                                                                                                                                                    ;              ;
;       |uart_0:the_uart_0|                                                                                                                                       ; 142 (0)     ; 98 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (0)       ; 13 (0)            ; 88 (0)           ; |webServer|niosII_system:NIOSII|uart_0:the_uart_0                                                                                                                                                                                                                   ;              ;
;          |uart_0_regs:the_uart_0_regs|                                                                                                                          ; 47 (47)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 9 (9)             ; 30 (30)          ; |webServer|niosII_system:NIOSII|uart_0:the_uart_0|uart_0_regs:the_uart_0_regs                                                                                                                                                                                       ;              ;
;          |uart_0_rx:the_uart_0_rx|                                                                                                                              ; 62 (60)     ; 40 (38)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 4 (2)             ; 36 (36)          ; |webServer|niosII_system:NIOSII|uart_0:the_uart_0|uart_0_rx:the_uart_0_rx                                                                                                                                                                                           ;              ;
;             |altera_std_synchronizer:the_altera_std_synchronizer|                                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|uart_0:the_uart_0|uart_0_rx:the_uart_0_rx|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                       ;              ;
;          |uart_0_tx:the_uart_0_tx|                                                                                                                              ; 40 (40)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 29 (29)          ; |webServer|niosII_system:NIOSII|uart_0:the_uart_0|uart_0_tx:the_uart_0_tx                                                                                                                                                                                           ;              ;
;       |uart_0_s1_arbitrator:the_uart_0_s1|                                                                                                                      ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |webServer|niosII_system:NIOSII|uart_0_s1_arbitrator:the_uart_0_s1                                                                                                                                                                                                  ;              ;
;       |uart_1:the_uart_1|                                                                                                                                       ; 142 (0)     ; 98 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (0)       ; 13 (0)            ; 88 (0)           ; |webServer|niosII_system:NIOSII|uart_1:the_uart_1                                                                                                                                                                                                                   ;              ;
;          |uart_1_regs:the_uart_1_regs|                                                                                                                          ; 47 (47)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 9 (9)             ; 30 (30)          ; |webServer|niosII_system:NIOSII|uart_1:the_uart_1|uart_1_regs:the_uart_1_regs                                                                                                                                                                                       ;              ;
;          |uart_1_rx:the_uart_1_rx|                                                                                                                              ; 62 (60)     ; 40 (38)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 4 (2)             ; 36 (36)          ; |webServer|niosII_system:NIOSII|uart_1:the_uart_1|uart_1_rx:the_uart_1_rx                                                                                                                                                                                           ;              ;
;             |altera_std_synchronizer:the_altera_std_synchronizer|                                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |webServer|niosII_system:NIOSII|uart_1:the_uart_1|uart_1_rx:the_uart_1_rx|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                       ;              ;
;          |uart_1_tx:the_uart_1_tx|                                                                                                                              ; 40 (40)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 29 (29)          ; |webServer|niosII_system:NIOSII|uart_1:the_uart_1|uart_1_tx:the_uart_1_tx                                                                                                                                                                                           ;              ;
;       |uart_1_s1_arbitrator:the_uart_1_s1|                                                                                                                      ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |webServer|niosII_system:NIOSII|uart_1_s1_arbitrator:the_uart_1_s1                                                                                                                                                                                                  ;              ;
;    |sld_hub:auto_hub|                                                                                                                                           ; 130 (86)    ; 76 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (38)      ; 8 (8)             ; 68 (43)          ; |webServer|sld_hub:auto_hub                                                                                                                                                                                                                                         ;              ;
;       |sld_rom_sr:hub_info_reg|                                                                                                                                 ; 24 (24)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 9 (9)            ; |webServer|sld_hub:auto_hub|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                 ;              ;
;       |sld_shadow_jsm:shadow_jsm|                                                                                                                               ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |webServer|sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                               ;              ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                          ;
+---------------+----------+---------------+---------------+-----------------------+-----------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO       ;
+---------------+----------+---------------+---------------+-----------------------+-----------+
; GPIO_0[0]     ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_0[2]     ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_0[4]     ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_0[6]     ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_0[8]     ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_0[9]     ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_0[10]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_0[11]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_0[12]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_0[13]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_0[14]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_0[15]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_0[16]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_0[17]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_0[18]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_0[19]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_0[20]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_0[21]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_0[22]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_0[23]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_0[24]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_0[25]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_0[26]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_0[27]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_0[28]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_0[29]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_0[30]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_0[31]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_0[32]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_0[33]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_0[34]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_0[35]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; SRAM_DQ[0]    ; Bidir    ; --            ; (0) 287 ps    ; (0) 0 ps              ; (0) 86 ps ;
; SRAM_DQ[1]    ; Bidir    ; --            ; (0) 287 ps    ; (0) 0 ps              ; (0) 86 ps ;
; SRAM_DQ[2]    ; Bidir    ; --            ; (0) 287 ps    ; (0) 0 ps              ; (0) 86 ps ;
; SRAM_DQ[3]    ; Bidir    ; --            ; (0) 287 ps    ; (0) 0 ps              ; (0) 86 ps ;
; SRAM_DQ[4]    ; Bidir    ; --            ; (0) 287 ps    ; (0) 0 ps              ; (0) 86 ps ;
; SRAM_DQ[5]    ; Bidir    ; --            ; (0) 287 ps    ; (0) 0 ps              ; (0) 86 ps ;
; SRAM_DQ[6]    ; Bidir    ; --            ; (0) 287 ps    ; (0) 0 ps              ; (0) 86 ps ;
; SRAM_DQ[7]    ; Bidir    ; --            ; (0) 287 ps    ; (0) 0 ps              ; (0) 86 ps ;
; SRAM_DQ[8]    ; Bidir    ; --            ; (0) 287 ps    ; (0) 0 ps              ; (0) 86 ps ;
; SRAM_DQ[9]    ; Bidir    ; --            ; (0) 287 ps    ; (0) 0 ps              ; (0) 86 ps ;
; SRAM_DQ[10]   ; Bidir    ; --            ; (0) 287 ps    ; (0) 0 ps              ; (0) 86 ps ;
; SRAM_DQ[11]   ; Bidir    ; --            ; (0) 287 ps    ; (0) 0 ps              ; (0) 86 ps ;
; SRAM_DQ[12]   ; Bidir    ; --            ; (0) 287 ps    ; (0) 0 ps              ; (0) 86 ps ;
; SRAM_DQ[13]   ; Bidir    ; --            ; (0) 287 ps    ; (0) 0 ps              ; (0) 86 ps ;
; SRAM_DQ[14]   ; Bidir    ; --            ; (0) 287 ps    ; (0) 0 ps              ; (0) 86 ps ;
; SRAM_DQ[15]   ; Bidir    ; --            ; (0) 287 ps    ; (0) 0 ps              ; (0) 86 ps ;
; ENET_DATA[0]  ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; ENET_DATA[1]  ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; ENET_DATA[2]  ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; ENET_DATA[3]  ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; ENET_DATA[4]  ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; ENET_DATA[5]  ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; ENET_DATA[6]  ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; ENET_DATA[7]  ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; ENET_DATA[8]  ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; ENET_DATA[9]  ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; ENET_DATA[10] ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; ENET_DATA[11] ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; ENET_DATA[12] ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; ENET_DATA[13] ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; ENET_DATA[14] ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; ENET_DATA[15] ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; LCD_DATA[0]   ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; LCD_DATA[1]   ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; LCD_DATA[2]   ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; LCD_DATA[3]   ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; LCD_DATA[4]   ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; LCD_DATA[5]   ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; LCD_DATA[6]   ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; LCD_DATA[7]   ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; DRAM_DQ[0]    ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; DRAM_DQ[1]    ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; DRAM_DQ[2]    ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; DRAM_DQ[3]    ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; DRAM_DQ[4]    ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; DRAM_DQ[5]    ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; DRAM_DQ[6]    ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; DRAM_DQ[7]    ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; DRAM_DQ[8]    ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; DRAM_DQ[9]    ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; DRAM_DQ[10]   ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; DRAM_DQ[11]   ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; DRAM_DQ[12]   ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; DRAM_DQ[13]   ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; DRAM_DQ[14]   ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; DRAM_DQ[15]   ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; GPIO_0[1]     ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; GPIO_0[3]     ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_0[5]     ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; GPIO_0[7]     ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; FL_DQ[0]      ; Bidir    ; --            ; (0) 287 ps    ; (0) 0 ps              ; (0) 86 ps ;
; FL_DQ[1]      ; Bidir    ; --            ; (0) 287 ps    ; (0) 0 ps              ; (0) 86 ps ;
; FL_DQ[2]      ; Bidir    ; --            ; (0) 287 ps    ; (0) 0 ps              ; (0) 86 ps ;
; FL_DQ[3]      ; Bidir    ; --            ; (0) 287 ps    ; (0) 0 ps              ; (0) 86 ps ;
; FL_DQ[4]      ; Bidir    ; --            ; (0) 287 ps    ; (0) 0 ps              ; (0) 86 ps ;
; FL_DQ[5]      ; Bidir    ; --            ; (0) 287 ps    ; (0) 0 ps              ; (0) 86 ps ;
; FL_DQ[6]      ; Bidir    ; --            ; (0) 287 ps    ; (0) 0 ps              ; (0) 86 ps ;
; FL_DQ[7]      ; Bidir    ; --            ; (0) 287 ps    ; (0) 0 ps              ; (0) 86 ps ;
; SRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; SRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; SRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; SRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; SRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; SRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; SRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; SRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; SRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; SRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; SRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; SRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; SRAM_ADDR[13] ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; SRAM_ADDR[14] ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; SRAM_ADDR[15] ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; SRAM_ADDR[16] ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; SRAM_ADDR[17] ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; SRAM_WE_N     ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; SRAM_OE_N     ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; SRAM_UB_N     ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; SRAM_LB_N     ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; SRAM_CE_N     ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; ENET_CMD      ; Output   ; --            ; --            ; --                    ; --        ;
; ENET_CS_N     ; Output   ; --            ; --            ; --                    ; --        ;
; ENET_RD_N     ; Output   ; --            ; --            ; --                    ; --        ;
; ENET_RST_N    ; Output   ; --            ; --            ; --                    ; --        ;
; ENET_WR_N     ; Output   ; --            ; --            ; --                    ; --        ;
; ENET_CLK      ; Output   ; --            ; --            ; --                    ; --        ;
; LCD_ON        ; Output   ; --            ; --            ; --                    ; --        ;
; LCD_BLON      ; Output   ; --            ; --            ; --                    ; --        ;
; LCD_EN        ; Output   ; --            ; --            ; --                    ; --        ;
; LCD_RS        ; Output   ; --            ; --            ; --                    ; --        ;
; LCD_RW        ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[2]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[3]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[4]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[5]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[6]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[7]       ; Output   ; --            ; --            ; --                    ; --        ;
; DRAM_CLK      ; Output   ; --            ; --            ; --                    ; --        ;
; DRAM_CKE      ; Output   ; --            ; --            ; --                    ; --        ;
; DRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_BA_1     ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_BA_0     ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_CS_N     ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_CAS_N    ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_RAS_N    ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_WE_N     ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_UDQM     ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_LDQM     ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; HEX0[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX0[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX0[2]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX0[3]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX0[4]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX0[5]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX0[6]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX1[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX1[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX1[2]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX1[3]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX1[4]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX1[5]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX1[6]       ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[0]    ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; FL_ADDR[1]    ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; FL_ADDR[2]    ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; FL_ADDR[3]    ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; FL_ADDR[4]    ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; FL_ADDR[5]    ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; FL_ADDR[6]    ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; FL_ADDR[7]    ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; FL_ADDR[8]    ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; FL_ADDR[9]    ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; FL_ADDR[10]   ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; FL_ADDR[11]   ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; FL_ADDR[12]   ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; FL_ADDR[13]   ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; FL_ADDR[14]   ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; FL_ADDR[15]   ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; FL_ADDR[16]   ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; FL_ADDR[17]   ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; FL_ADDR[18]   ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; FL_ADDR[19]   ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; FL_ADDR[20]   ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; FL_ADDR[21]   ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; FL_OE_N       ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; FL_CE_N       ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; FL_WE_N       ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; FL_RST_N      ; Output   ; --            ; --            ; --                    ; --        ;
; KEY[0]        ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; CLOCK_50      ; Input    ; --            ; --            ; --                    ; --        ;
; ENET_INT      ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; SW[2]         ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; SW[1]         ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; SW[0]         ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; SW[7]         ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --        ;
; SW[6]         ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --        ;
; SW[5]         ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --        ;
; SW[4]         ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --        ;
; SW[3]         ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --        ;
+---------------+----------+---------------+---------------+-----------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                     ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; GPIO_0[0]                                                                                                                               ;                   ;         ;
; GPIO_0[2]                                                                                                                               ;                   ;         ;
; GPIO_0[4]                                                                                                                               ;                   ;         ;
; GPIO_0[6]                                                                                                                               ;                   ;         ;
; GPIO_0[8]                                                                                                                               ;                   ;         ;
; GPIO_0[9]                                                                                                                               ;                   ;         ;
; GPIO_0[10]                                                                                                                              ;                   ;         ;
; GPIO_0[11]                                                                                                                              ;                   ;         ;
; GPIO_0[12]                                                                                                                              ;                   ;         ;
; GPIO_0[13]                                                                                                                              ;                   ;         ;
; GPIO_0[14]                                                                                                                              ;                   ;         ;
; GPIO_0[15]                                                                                                                              ;                   ;         ;
; GPIO_0[16]                                                                                                                              ;                   ;         ;
; GPIO_0[17]                                                                                                                              ;                   ;         ;
; GPIO_0[18]                                                                                                                              ;                   ;         ;
; GPIO_0[19]                                                                                                                              ;                   ;         ;
; GPIO_0[20]                                                                                                                              ;                   ;         ;
; GPIO_0[21]                                                                                                                              ;                   ;         ;
; GPIO_0[22]                                                                                                                              ;                   ;         ;
; GPIO_0[23]                                                                                                                              ;                   ;         ;
; GPIO_0[24]                                                                                                                              ;                   ;         ;
; GPIO_0[25]                                                                                                                              ;                   ;         ;
; GPIO_0[26]                                                                                                                              ;                   ;         ;
; GPIO_0[27]                                                                                                                              ;                   ;         ;
; GPIO_0[28]                                                                                                                              ;                   ;         ;
; GPIO_0[29]                                                                                                                              ;                   ;         ;
; GPIO_0[30]                                                                                                                              ;                   ;         ;
; GPIO_0[31]                                                                                                                              ;                   ;         ;
; GPIO_0[32]                                                                                                                              ;                   ;         ;
; GPIO_0[33]                                                                                                                              ;                   ;         ;
; GPIO_0[34]                                                                                                                              ;                   ;         ;
; GPIO_0[35]                                                                                                                              ;                   ;         ;
; SRAM_DQ[0]                                                                                                                              ;                   ;         ;
; SRAM_DQ[1]                                                                                                                              ;                   ;         ;
; SRAM_DQ[2]                                                                                                                              ;                   ;         ;
; SRAM_DQ[3]                                                                                                                              ;                   ;         ;
; SRAM_DQ[4]                                                                                                                              ;                   ;         ;
; SRAM_DQ[5]                                                                                                                              ;                   ;         ;
; SRAM_DQ[6]                                                                                                                              ;                   ;         ;
; SRAM_DQ[7]                                                                                                                              ;                   ;         ;
; SRAM_DQ[8]                                                                                                                              ;                   ;         ;
; SRAM_DQ[9]                                                                                                                              ;                   ;         ;
; SRAM_DQ[10]                                                                                                                             ;                   ;         ;
; SRAM_DQ[11]                                                                                                                             ;                   ;         ;
; SRAM_DQ[12]                                                                                                                             ;                   ;         ;
; SRAM_DQ[13]                                                                                                                             ;                   ;         ;
; SRAM_DQ[14]                                                                                                                             ;                   ;         ;
; SRAM_DQ[15]                                                                                                                             ;                   ;         ;
; ENET_DATA[0]                                                                                                                            ;                   ;         ;
;      - niosII_system:NIOSII|niosII_system_burst_16:the_niosII_system_burst_16|upstream_readdata[0]                                      ; 0                 ; 6       ;
; ENET_DATA[1]                                                                                                                            ;                   ;         ;
;      - niosII_system:NIOSII|niosII_system_burst_16:the_niosII_system_burst_16|upstream_readdata[1]                                      ; 1                 ; 6       ;
; ENET_DATA[2]                                                                                                                            ;                   ;         ;
;      - niosII_system:NIOSII|niosII_system_burst_16:the_niosII_system_burst_16|upstream_readdata[2]                                      ; 1                 ; 6       ;
; ENET_DATA[3]                                                                                                                            ;                   ;         ;
;      - niosII_system:NIOSII|niosII_system_burst_16:the_niosII_system_burst_16|upstream_readdata[3]                                      ; 1                 ; 6       ;
; ENET_DATA[4]                                                                                                                            ;                   ;         ;
;      - niosII_system:NIOSII|niosII_system_burst_16:the_niosII_system_burst_16|upstream_readdata[4]                                      ; 0                 ; 6       ;
; ENET_DATA[5]                                                                                                                            ;                   ;         ;
;      - niosII_system:NIOSII|niosII_system_burst_16:the_niosII_system_burst_16|upstream_readdata[5]                                      ; 0                 ; 6       ;
; ENET_DATA[6]                                                                                                                            ;                   ;         ;
;      - niosII_system:NIOSII|niosII_system_burst_16:the_niosII_system_burst_16|upstream_readdata[6]                                      ; 0                 ; 6       ;
; ENET_DATA[7]                                                                                                                            ;                   ;         ;
;      - niosII_system:NIOSII|niosII_system_burst_16:the_niosII_system_burst_16|upstream_readdata[7]                                      ; 0                 ; 6       ;
; ENET_DATA[8]                                                                                                                            ;                   ;         ;
;      - niosII_system:NIOSII|niosII_system_burst_16:the_niosII_system_burst_16|upstream_readdata[8]                                      ; 0                 ; 6       ;
; ENET_DATA[9]                                                                                                                            ;                   ;         ;
;      - niosII_system:NIOSII|niosII_system_burst_16:the_niosII_system_burst_16|upstream_readdata[9]                                      ; 0                 ; 6       ;
; ENET_DATA[10]                                                                                                                           ;                   ;         ;
;      - niosII_system:NIOSII|niosII_system_burst_16:the_niosII_system_burst_16|upstream_readdata[10]                                     ; 1                 ; 6       ;
; ENET_DATA[11]                                                                                                                           ;                   ;         ;
;      - niosII_system:NIOSII|niosII_system_burst_16:the_niosII_system_burst_16|upstream_readdata[11]                                     ; 1                 ; 6       ;
; ENET_DATA[12]                                                                                                                           ;                   ;         ;
;      - niosII_system:NIOSII|niosII_system_burst_16:the_niosII_system_burst_16|upstream_readdata[12]                                     ; 1                 ; 6       ;
; ENET_DATA[13]                                                                                                                           ;                   ;         ;
;      - niosII_system:NIOSII|niosII_system_burst_16:the_niosII_system_burst_16|upstream_readdata[13]                                     ; 0                 ; 6       ;
; ENET_DATA[14]                                                                                                                           ;                   ;         ;
;      - niosII_system:NIOSII|niosII_system_burst_16:the_niosII_system_burst_16|upstream_readdata[14]                                     ; 0                 ; 6       ;
; ENET_DATA[15]                                                                                                                           ;                   ;         ;
;      - niosII_system:NIOSII|niosII_system_burst_16:the_niosII_system_burst_16|upstream_readdata[15]                                     ; 1                 ; 6       ;
; LCD_DATA[0]                                                                                                                             ;                   ;         ;
;      - niosII_system:NIOSII|niosII_system_burst_7:the_niosII_system_burst_7|upstream_readdata[0]                                        ; 1                 ; 6       ;
; LCD_DATA[1]                                                                                                                             ;                   ;         ;
;      - niosII_system:NIOSII|niosII_system_burst_7:the_niosII_system_burst_7|upstream_readdata[1]                                        ; 0                 ; 6       ;
; LCD_DATA[2]                                                                                                                             ;                   ;         ;
;      - niosII_system:NIOSII|niosII_system_burst_7:the_niosII_system_burst_7|upstream_readdata[2]                                        ; 1                 ; 6       ;
; LCD_DATA[3]                                                                                                                             ;                   ;         ;
;      - niosII_system:NIOSII|niosII_system_burst_7:the_niosII_system_burst_7|upstream_readdata[3]                                        ; 0                 ; 6       ;
; LCD_DATA[4]                                                                                                                             ;                   ;         ;
;      - niosII_system:NIOSII|niosII_system_burst_7:the_niosII_system_burst_7|upstream_readdata[4]                                        ; 0                 ; 6       ;
; LCD_DATA[5]                                                                                                                             ;                   ;         ;
;      - niosII_system:NIOSII|niosII_system_burst_7:the_niosII_system_burst_7|upstream_readdata[5]                                        ; 1                 ; 6       ;
; LCD_DATA[6]                                                                                                                             ;                   ;         ;
;      - niosII_system:NIOSII|niosII_system_burst_7:the_niosII_system_burst_7|upstream_readdata[6]                                        ; 0                 ; 6       ;
; LCD_DATA[7]                                                                                                                             ;                   ;         ;
;      - niosII_system:NIOSII|niosII_system_burst_7:the_niosII_system_burst_7|upstream_readdata[7]                                        ; 1                 ; 6       ;
; DRAM_DQ[0]                                                                                                                              ;                   ;         ;
; DRAM_DQ[1]                                                                                                                              ;                   ;         ;
; DRAM_DQ[2]                                                                                                                              ;                   ;         ;
; DRAM_DQ[3]                                                                                                                              ;                   ;         ;
; DRAM_DQ[4]                                                                                                                              ;                   ;         ;
; DRAM_DQ[5]                                                                                                                              ;                   ;         ;
; DRAM_DQ[6]                                                                                                                              ;                   ;         ;
; DRAM_DQ[7]                                                                                                                              ;                   ;         ;
; DRAM_DQ[8]                                                                                                                              ;                   ;         ;
; DRAM_DQ[9]                                                                                                                              ;                   ;         ;
; DRAM_DQ[10]                                                                                                                             ;                   ;         ;
; DRAM_DQ[11]                                                                                                                             ;                   ;         ;
; DRAM_DQ[12]                                                                                                                             ;                   ;         ;
; DRAM_DQ[13]                                                                                                                             ;                   ;         ;
; DRAM_DQ[14]                                                                                                                             ;                   ;         ;
; DRAM_DQ[15]                                                                                                                             ;                   ;         ;
; GPIO_0[1]                                                                                                                               ;                   ;         ;
;      - niosII_system:NIOSII|uart_0:the_uart_0|uart_0_rx:the_uart_0_rx|altera_std_synchronizer:the_altera_std_synchronizer|din_s1~feeder ; 0                 ; 6       ;
; GPIO_0[3]                                                                                                                               ;                   ;         ;
; GPIO_0[5]                                                                                                                               ;                   ;         ;
;      - niosII_system:NIOSII|uart_1:the_uart_1|uart_1_rx:the_uart_1_rx|altera_std_synchronizer:the_altera_std_synchronizer|din_s1~feeder ; 1                 ; 6       ;
; GPIO_0[7]                                                                                                                               ;                   ;         ;
; FL_DQ[0]                                                                                                                                ;                   ;         ;
; FL_DQ[1]                                                                                                                                ;                   ;         ;
; FL_DQ[2]                                                                                                                                ;                   ;         ;
; FL_DQ[3]                                                                                                                                ;                   ;         ;
; FL_DQ[4]                                                                                                                                ;                   ;         ;
; FL_DQ[5]                                                                                                                                ;                   ;         ;
; FL_DQ[6]                                                                                                                                ;                   ;         ;
; FL_DQ[7]                                                                                                                                ;                   ;         ;
; KEY[0]                                                                                                                                  ;                   ;         ;
;      - niosII_system:NIOSII|reset_n_sources~0                                                                                           ; 1                 ; 6       ;
; CLOCK_50                                                                                                                                ;                   ;         ;
; ENET_INT                                                                                                                                ;                   ;         ;
;      - niosII_system:NIOSII|cpu:the_cpu|A_ipending_reg_irq3_nxt~0                                                                       ; 1                 ; 6       ;
; SW[2]                                                                                                                                   ;                   ;         ;
; SW[1]                                                                                                                                   ;                   ;         ;
; SW[0]                                                                                                                                   ;                   ;         ;
; SW[7]                                                                                                                                   ;                   ;         ;
; SW[6]                                                                                                                                   ;                   ;         ;
; SW[5]                                                                                                                                   ;                   ;         ;
; SW[4]                                                                                                                                   ;                   ;         ;
; SW[3]                                                                                                                                   ;                   ;         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                         ; Location           ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                                                                                     ; PIN_N2             ; 24      ; Clock                                              ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; CLOCK_50                                                                                                                                                                                                                                                                     ; PIN_N2             ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                 ; JTAG_X1_Y19_N0     ; 158     ; Clock                                              ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                 ; JTAG_X1_Y19_N0     ; 22      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|altpll_inst:the_altpll_inst|altpll:sd1|_clk1                                                                                                                                                                                                            ; PLL_1              ; 4327    ; Clock                                              ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; niosII_system:NIOSII|altpll_inst:the_altpll_inst|prev_reset                                                                                                                                                                                                                  ; LCFF_X20_Y21_N1    ; 2       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|cpu:the_cpu|A_dc_rd_data_cnt[0]~0                                                                                                                                                                                                                       ; LCCOMB_X30_Y24_N26 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|cpu:the_cpu|A_dc_rd_data_cnt[0]~1                                                                                                                                                                                                                       ; LCCOMB_X32_Y24_N28 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|cpu:the_cpu|A_dc_wb_en                                                                                                                                                                                                                                  ; LCCOMB_X27_Y24_N22 ; 4       ; Clock enable, Read enable                          ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|cpu:the_cpu|A_dc_wb_update_av_writedata                                                                                                                                                                                                                 ; LCCOMB_X28_Y24_N28 ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|cpu:the_cpu|A_dc_wb_wr_want_dmaster                                                                                                                                                                                                                     ; LCCOMB_X28_Y24_N12 ; 20      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|cpu:the_cpu|A_dc_wr_data_cnt[1]~2                                                                                                                                                                                                                       ; LCCOMB_X28_Y24_N14 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|cpu:the_cpu|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                  ; LCFF_X31_Y24_N5    ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|cpu:the_cpu|A_dc_xfer_wr_active                                                                                                                                                                                                                         ; LCFF_X33_Y23_N29   ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|cpu:the_cpu|A_ienable_reg_irq0~0                                                                                                                                                                                                                        ; LCCOMB_X37_Y18_N20 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|cpu:the_cpu|A_ld_align_byte1_fill                                                                                                                                                                                                                       ; LCFF_X35_Y19_N29   ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|cpu:the_cpu|A_ld_align_sh8                                                                                                                                                                                                                              ; LCFF_X37_Y18_N23   ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_stall_d3                                                                                                                                                                                                                              ; LCFF_X42_Y23_N31   ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|cpu:the_cpu|A_slow_inst_result_en~0                                                                                                                                                                                                                     ; LCCOMB_X32_Y24_N26 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|cpu:the_cpu|A_stall~0                                                                                                                                                                                                                                   ; LCCOMB_X35_Y22_N22 ; 738     ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|cpu:the_cpu|A_wr_dst_reg_from_M                                                                                                                                                                                                                         ; LCFF_X46_Y19_N1    ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|cpu:the_cpu|Add6~5                                                                                                                                                                                                                                      ; LCCOMB_X42_Y26_N12 ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|cpu:the_cpu|D_ctrl_src2_choose_imm~1                                                                                                                                                                                                                    ; LCCOMB_X48_Y24_N16 ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|cpu:the_cpu|D_ic_fill_starting~1                                                                                                                                                                                                                        ; LCCOMB_X48_Y21_N26 ; 29      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|cpu:the_cpu|D_src1_hazard_E                                                                                                                                                                                                                             ; LCCOMB_X41_Y21_N22 ; 13      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|cpu:the_cpu|E_hbreak_req                                                                                                                                                                                                                                ; LCCOMB_X40_Y18_N22 ; 27      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|cpu:the_cpu|E_iw[0]                                                                                                                                                                                                                                     ; LCFF_X37_Y19_N11   ; 19      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|cpu:the_cpu|E_iw[4]                                                                                                                                                                                                                                     ; LCFF_X37_Y19_N3    ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|cpu:the_cpu|F_stall                                                                                                                                                                                                                                     ; LCCOMB_X45_Y20_N22 ; 174     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|cpu:the_cpu|M_bht_wr_en_unfiltered                                                                                                                                                                                                                      ; LCCOMB_X48_Y20_N12 ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|cpu:the_cpu|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                ; LCCOMB_X48_Y20_N4  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|cpu:the_cpu|M_ctrl_rdctl_inst                                                                                                                                                                                                                           ; LCFF_X38_Y18_N9    ; 32      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|cpu:the_cpu|M_pipe_flush                                                                                                                                                                                                                                ; LCFF_X44_Y19_N19   ; 52      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|cpu:the_cpu|M_rot_rn[3]                                                                                                                                                                                                                                 ; LCFF_X42_Y26_N17   ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jxuir                                                                         ; LCFF_X23_Y15_N13   ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_a                                                          ; LCCOMB_X25_Y12_N26 ; 15      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_a~0                                                        ; LCCOMB_X25_Y12_N6  ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_b                                                          ; LCCOMB_X23_Y12_N18 ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_no_action_break_a~0                                                      ; LCCOMB_X23_Y12_N0  ; 64      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|update_jdo_strobe                                                             ; LCFF_X23_Y15_N11   ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|internal_sr[17]~83                                                                  ; LCCOMB_X24_Y12_N20 ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|internal_sr[37]~85                                                                  ; LCCOMB_X24_Y12_N6  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|internal_sr[7]~12                                                                   ; LCCOMB_X22_Y14_N4  ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|virtual_state_sdr~0                                                                        ; LCCOMB_X22_Y14_N16 ; 38      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|virtual_state_uir~0                                                                        ; LCCOMB_X23_Y15_N2  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                                               ; LCCOMB_X31_Y18_N30 ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonWr                                                                                                                                                                 ; LCFF_X25_Y12_N29   ; 3       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|internal_MonDReg[0]~16                                                                                                                                                ; LCCOMB_X25_Y12_N24 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|module_input6~3                                                                                                                                                       ; LCCOMB_X27_Y16_N18 ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|cpu:the_cpu|dc_data_wr_port_en                                                                                                                                                                                                                          ; LCCOMB_X32_Y24_N20 ; 16      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|cpu:the_cpu|dc_tag_wr_port_en                                                                                                                                                                                                                           ; LCCOMB_X30_Y23_N22 ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|cpu:the_cpu|i_readdatavalid_d1                                                                                                                                                                                                                          ; LCFF_X32_Y11_N9    ; 19      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|cpu:the_cpu|ic_fill_dp_offset_en~0                                                                                                                                                                                                                      ; LCCOMB_X50_Y18_N20 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|cpu:the_cpu|ic_fill_valid_bits_en                                                                                                                                                                                                                       ; LCCOMB_X50_Y18_N0  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|cpu:the_cpu|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                                                                 ; LCCOMB_X48_Y21_N8  ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|cpu:the_cpu|ic_tag_wraddress[0]~6                                                                                                                                                                                                                       ; LCCOMB_X48_Y21_N14 ; 8       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|cpu:the_cpu|ic_tag_wren                                                                                                                                                                                                                                 ; LCCOMB_X50_Y17_N24 ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|cpu:the_cpu|internal_d_writedata[30]~33                                                                                                                                                                                                                 ; LCCOMB_X28_Y24_N24 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|cpu:the_cpu|process_140~0                                                                                                                                                                                                                               ; LCCOMB_X35_Y22_N26 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|cpu_data_master_arbitrator:the_cpu_data_master|internal_cpu_data_master_dbs_address[0]                                                                                                                                                                  ; LCFF_X21_Y14_N19   ; 12      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|cpu_data_master_arbitrator:the_cpu_data_master|process_2~0                                                                                                                                                                                              ; LCCOMB_X33_Y16_N0  ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|cpu_data_master_arbitrator:the_cpu_data_master|process_5~0                                                                                                                                                                                              ; LCCOMB_X33_Y16_N2  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|cpu_data_master_arbitrator:the_cpu_data_master|process_6~0                                                                                                                                                                                              ; LCCOMB_X33_Y16_N30 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|cpu_data_master_arbitrator:the_cpu_data_master|process_7~1                                                                                                                                                                                              ; LCCOMB_X33_Y16_N20 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|cpu_instruction_master_arbitrator:the_cpu_instruction_master|process_2~0                                                                                                                                                                                ; LCCOMB_X30_Y17_N22 ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|cpu_instruction_master_arbitrator:the_cpu_instruction_master|process_5~0                                                                                                                                                                                ; LCCOMB_X32_Y11_N12 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|cpu_instruction_master_arbitrator:the_cpu_instruction_master|process_6~0                                                                                                                                                                                ; LCCOMB_X36_Y15_N22 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|cpu_instruction_master_arbitrator:the_cpu_instruction_master|process_7~0                                                                                                                                                                                ; LCCOMB_X32_Y11_N6  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_arb_winner~0                                                                                                                                                           ; LCCOMB_X28_Y15_N2  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|end_xfer_arb_share_counter_term_cpu_jtag_debug_module~1                                                                                                                                      ; LCCOMB_X28_Y17_N10 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|high_res_timer:the_high_res_timer|control_wr_strobe                                                                                                                                                                                                     ; LCCOMB_X48_Y18_N6  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|high_res_timer:the_high_res_timer|period_h_wr_strobe                                                                                                                                                                                                    ; LCCOMB_X48_Y18_N20 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|high_res_timer:the_high_res_timer|period_l_wr_strobe                                                                                                                                                                                                    ; LCCOMB_X48_Y18_N26 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|high_res_timer:the_high_res_timer|process_0~0                                                                                                                                                                                                           ; LCCOMB_X49_Y16_N18 ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|high_res_timer:the_high_res_timer|process_0~1                                                                                                                                                                                                           ; LCCOMB_X49_Y16_N14 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|high_res_timer:the_high_res_timer|snap_strobe~0                                                                                                                                                                                                         ; LCCOMB_X48_Y18_N30 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                                           ; LCCOMB_X16_Y18_N10 ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|read_write~0                                                                                                                                                                      ; LCCOMB_X17_Y17_N24 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                     ; LCCOMB_X17_Y17_N16 ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                   ; LCCOMB_X17_Y17_N28 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|jtag_uart:the_jtag_uart|fifo_rd~0                                                                                                                                                                                                                       ; LCCOMB_X22_Y16_N12 ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|jtag_uart:the_jtag_uart|fifo_wr                                                                                                                                                                                                                         ; LCFF_X22_Y16_N9    ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|jtag_uart:the_jtag_uart|ien_AF~0                                                                                                                                                                                                                        ; LCCOMB_X22_Y16_N20 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~2                                                                                              ; LCCOMB_X21_Y18_N30 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                              ; LCCOMB_X22_Y18_N4  ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|jtag_uart:the_jtag_uart|r_val~0                                                                                                                                                                                                                         ; LCCOMB_X22_Y18_N8  ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|jtag_uart:the_jtag_uart|read_0                                                                                                                                                                                                                          ; LCFF_X22_Y16_N23   ; 17      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|jtag_uart:the_jtag_uart|wr_rfifo                                                                                                                                                                                                                        ; LCCOMB_X19_Y18_N2  ; 12      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|lcd_display_control_slave_arbitrator:the_lcd_display_control_slave|lcd_display_control_slave_end_xfer~0                                                                                                                                                 ; LCCOMB_X25_Y21_N0  ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|led_pio:the_led_pio|process_0~0                                                                                                                                                                                                                         ; LCCOMB_X35_Y9_N10  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|memory_s1_arbitrator:the_memory_s1|end_xfer_arb_share_counter_term_memory_s1~0                                                                                                                                                                          ; LCCOMB_X27_Y7_N14  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|memory_s1_arbitrator:the_memory_s1|memory_s1_arb_winner~0                                                                                                                                                                                               ; LCCOMB_X27_Y7_N8   ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|memory_s1_arbitrator:the_memory_s1|memory_s1_write~0                                                                                                                                                                                                    ; LCCOMB_X27_Y8_N28  ; 33      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_0:the_niosII_system_burst_0|data_counter[0]~0                                                                                                                                                                                       ; LCCOMB_X29_Y16_N18 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_0:the_niosII_system_burst_0|process_15~0                                                                                                                                                                                            ; LCCOMB_X29_Y16_N4  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_0:the_niosII_system_burst_0|read_address_offset[2]~0                                                                                                                                                                                ; LCCOMB_X28_Y16_N4  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_0:the_niosII_system_burst_0|state_idle                                                                                                                                                                                              ; LCFF_X29_Y16_N9    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_0:the_niosII_system_burst_0|transactions_remaining_reg[2]~0                                                                                                                                                                         ; LCCOMB_X28_Y16_N22 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_0_downstream_arbitrator:the_niosII_system_burst_0_downstream|r_0~1                                                                                                                                                                  ; LCCOMB_X31_Y19_N24 ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_0_upstream_arbitrator:the_niosII_system_burst_0_upstream|burstcount_fifo_for_niosII_system_burst_0_upstream_module:burstcount_fifo_for_niosII_system_burst_0_upstream|process_0~0                                                   ; LCCOMB_X28_Y12_N22 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_0_upstream_arbitrator:the_niosII_system_burst_0_upstream|burstcount_fifo_for_niosII_system_burst_0_upstream_module:burstcount_fifo_for_niosII_system_burst_0_upstream|process_2~0                                                   ; LCCOMB_X28_Y12_N24 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_0_upstream_arbitrator:the_niosII_system_burst_0_upstream|process_3~0                                                                                                                                                                ; LCCOMB_X27_Y12_N28 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_0_upstream_arbitrator:the_niosII_system_burst_0_upstream|rdv_fifo_for_cpu_instruction_master_to_niosII_system_burst_0_upstream_module:rdv_fifo_for_cpu_instruction_master_to_niosII_system_burst_0_upstream|process_1~0             ; LCCOMB_X28_Y12_N20 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_0_upstream_arbitrator:the_niosII_system_burst_0_upstream|rdv_fifo_for_cpu_instruction_master_to_niosII_system_burst_0_upstream_module:rdv_fifo_for_cpu_instruction_master_to_niosII_system_burst_0_upstream|process_5~0             ; LCCOMB_X28_Y12_N14 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_10:the_niosII_system_burst_10|data_counter[0]~2                                                                                                                                                                                     ; LCCOMB_X17_Y10_N14 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_10:the_niosII_system_burst_10|process_15~0                                                                                                                                                                                          ; LCCOMB_X17_Y12_N14 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_10:the_niosII_system_burst_10|read_address_offset[2]~6                                                                                                                                                                              ; LCCOMB_X17_Y12_N28 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_10:the_niosII_system_burst_10|state_idle                                                                                                                                                                                            ; LCFF_X18_Y12_N1    ; 34      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_10:the_niosII_system_burst_10|transactions_remaining_reg[2]~0                                                                                                                                                                       ; LCCOMB_X17_Y12_N18 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_10_downstream_arbitrator:the_niosII_system_burst_10_downstream|r_3~1                                                                                                                                                                ; LCCOMB_X16_Y13_N22 ; 28      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_10_upstream_arbitrator:the_niosII_system_burst_10_upstream|burstcount_fifo_for_niosII_system_burst_10_upstream_module:burstcount_fifo_for_niosII_system_burst_10_upstream|process_0~0                                               ; LCCOMB_X18_Y11_N28 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_10_upstream_arbitrator:the_niosII_system_burst_10_upstream|burstcount_fifo_for_niosII_system_burst_10_upstream_module:burstcount_fifo_for_niosII_system_burst_10_upstream|process_10~0                                              ; LCCOMB_X17_Y9_N18  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_10_upstream_arbitrator:the_niosII_system_burst_10_upstream|burstcount_fifo_for_niosII_system_burst_10_upstream_module:burstcount_fifo_for_niosII_system_burst_10_upstream|process_12~0                                              ; LCCOMB_X17_Y9_N0   ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_10_upstream_arbitrator:the_niosII_system_burst_10_upstream|burstcount_fifo_for_niosII_system_burst_10_upstream_module:burstcount_fifo_for_niosII_system_burst_10_upstream|process_14~0                                              ; LCCOMB_X17_Y9_N30  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_10_upstream_arbitrator:the_niosII_system_burst_10_upstream|burstcount_fifo_for_niosII_system_burst_10_upstream_module:burstcount_fifo_for_niosII_system_burst_10_upstream|process_16~0                                              ; LCCOMB_X18_Y9_N10  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_10_upstream_arbitrator:the_niosII_system_burst_10_upstream|burstcount_fifo_for_niosII_system_burst_10_upstream_module:burstcount_fifo_for_niosII_system_burst_10_upstream|process_1~0                                               ; LCCOMB_X18_Y9_N0   ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_10_upstream_arbitrator:the_niosII_system_burst_10_upstream|burstcount_fifo_for_niosII_system_burst_10_upstream_module:burstcount_fifo_for_niosII_system_burst_10_upstream|process_2~0                                               ; LCCOMB_X18_Y11_N14 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_10_upstream_arbitrator:the_niosII_system_burst_10_upstream|burstcount_fifo_for_niosII_system_burst_10_upstream_module:burstcount_fifo_for_niosII_system_burst_10_upstream|process_4~0                                               ; LCCOMB_X17_Y9_N22  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_10_upstream_arbitrator:the_niosII_system_burst_10_upstream|burstcount_fifo_for_niosII_system_burst_10_upstream_module:burstcount_fifo_for_niosII_system_burst_10_upstream|process_6~0                                               ; LCCOMB_X18_Y9_N18  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_10_upstream_arbitrator:the_niosII_system_burst_10_upstream|burstcount_fifo_for_niosII_system_burst_10_upstream_module:burstcount_fifo_for_niosII_system_burst_10_upstream|process_8~0                                               ; LCCOMB_X17_Y9_N6   ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_10_upstream_arbitrator:the_niosII_system_burst_10_upstream|process_3~0                                                                                                                                                              ; LCCOMB_X17_Y11_N18 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_10_upstream_arbitrator:the_niosII_system_burst_10_upstream|rdv_fifo_for_cpu_instruction_master_to_niosII_system_burst_10_upstream_module:rdv_fifo_for_cpu_instruction_master_to_niosII_system_burst_10_upstream|process_19~0        ; LCCOMB_X15_Y11_N20 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_10_upstream_arbitrator:the_niosII_system_burst_10_upstream|rdv_fifo_for_cpu_instruction_master_to_niosII_system_burst_10_upstream_module:rdv_fifo_for_cpu_instruction_master_to_niosII_system_burst_10_upstream|process_1~1         ; LCCOMB_X16_Y11_N16 ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_10_upstream_arbitrator:the_niosII_system_burst_10_upstream|rdv_fifo_for_cpu_instruction_master_to_niosII_system_burst_10_upstream_module:rdv_fifo_for_cpu_instruction_master_to_niosII_system_burst_10_upstream|updated_one_count~0 ; LCCOMB_X18_Y11_N12 ; 49      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_11:the_niosII_system_burst_11|data_counter[1]~0                                                                                                                                                                                     ; LCCOMB_X19_Y20_N8  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_11:the_niosII_system_burst_11|enable_state_change~0                                                                                                                                                                                 ; LCCOMB_X18_Y20_N24 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_11:the_niosII_system_burst_11|pending_register_enable                                                                                                                                                                               ; LCCOMB_X19_Y20_N18 ; 28      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_11:the_niosII_system_burst_11|read_address_offset[3]~12                                                                                                                                                                             ; LCCOMB_X18_Y20_N30 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_11:the_niosII_system_burst_11|transactions_remaining_reg[2]~9                                                                                                                                                                       ; LCCOMB_X17_Y20_N4  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_11:the_niosII_system_burst_11|transactions_remaining~2                                                                                                                                                                              ; LCCOMB_X17_Y19_N4  ; 12      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_11:the_niosII_system_burst_11|write_address_offset[2]~14                                                                                                                                                                            ; LCCOMB_X16_Y16_N26 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_11:the_niosII_system_burst_11|write_address_offset~15                                                                                                                                                                               ; LCCOMB_X17_Y19_N30 ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_11_downstream_arbitrator:the_niosII_system_burst_11_downstream|r_3~1                                                                                                                                                                ; LCCOMB_X16_Y13_N10 ; 53      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_11_upstream_arbitrator:the_niosII_system_burst_11_upstream|burstcount_fifo_for_niosII_system_burst_11_upstream_module:burstcount_fifo_for_niosII_system_burst_11_upstream|process_0~0                                               ; LCCOMB_X17_Y21_N22 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_11_upstream_arbitrator:the_niosII_system_burst_11_upstream|burstcount_fifo_for_niosII_system_burst_11_upstream_module:burstcount_fifo_for_niosII_system_burst_11_upstream|process_10~0                                              ; LCCOMB_X16_Y21_N12 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_11_upstream_arbitrator:the_niosII_system_burst_11_upstream|burstcount_fifo_for_niosII_system_burst_11_upstream_module:burstcount_fifo_for_niosII_system_burst_11_upstream|process_12~0                                              ; LCCOMB_X16_Y21_N2  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_11_upstream_arbitrator:the_niosII_system_burst_11_upstream|burstcount_fifo_for_niosII_system_burst_11_upstream_module:burstcount_fifo_for_niosII_system_burst_11_upstream|process_14~0                                              ; LCCOMB_X17_Y21_N24 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_11_upstream_arbitrator:the_niosII_system_burst_11_upstream|burstcount_fifo_for_niosII_system_burst_11_upstream_module:burstcount_fifo_for_niosII_system_burst_11_upstream|process_16~0                                              ; LCCOMB_X17_Y21_N8  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_11_upstream_arbitrator:the_niosII_system_burst_11_upstream|burstcount_fifo_for_niosII_system_burst_11_upstream_module:burstcount_fifo_for_niosII_system_burst_11_upstream|process_1~0                                               ; LCCOMB_X17_Y21_N14 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_11_upstream_arbitrator:the_niosII_system_burst_11_upstream|burstcount_fifo_for_niosII_system_burst_11_upstream_module:burstcount_fifo_for_niosII_system_burst_11_upstream|process_2~0                                               ; LCCOMB_X16_Y21_N6  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_11_upstream_arbitrator:the_niosII_system_burst_11_upstream|burstcount_fifo_for_niosII_system_burst_11_upstream_module:burstcount_fifo_for_niosII_system_burst_11_upstream|process_4~0                                               ; LCCOMB_X16_Y21_N16 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_11_upstream_arbitrator:the_niosII_system_burst_11_upstream|burstcount_fifo_for_niosII_system_burst_11_upstream_module:burstcount_fifo_for_niosII_system_burst_11_upstream|process_6~0                                               ; LCCOMB_X16_Y21_N18 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_11_upstream_arbitrator:the_niosII_system_burst_11_upstream|burstcount_fifo_for_niosII_system_burst_11_upstream_module:burstcount_fifo_for_niosII_system_burst_11_upstream|process_8~0                                               ; LCCOMB_X16_Y21_N14 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_11_upstream_arbitrator:the_niosII_system_burst_11_upstream|module_input23~1                                                                                                                                                         ; LCCOMB_X17_Y19_N12 ; 26      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_11_upstream_arbitrator:the_niosII_system_burst_11_upstream|process_3~0                                                                                                                                                              ; LCCOMB_X17_Y22_N4  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_11_upstream_arbitrator:the_niosII_system_burst_11_upstream|rdv_fifo_for_cpu_data_master_to_niosII_system_burst_11_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_11_upstream|process_19~0                      ; LCCOMB_X16_Y22_N30 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_11_upstream_arbitrator:the_niosII_system_burst_11_upstream|rdv_fifo_for_cpu_data_master_to_niosII_system_burst_11_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_11_upstream|process_1~0                       ; LCCOMB_X15_Y22_N26 ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_12:the_niosII_system_burst_12|data_counter[2]~0                                                                                                                                                                                     ; LCCOMB_X37_Y9_N14  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_12:the_niosII_system_burst_12|process_15~0                                                                                                                                                                                          ; LCCOMB_X38_Y9_N10  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_12:the_niosII_system_burst_12|read_address_offset[0]~7                                                                                                                                                                              ; LCCOMB_X38_Y9_N12  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_12:the_niosII_system_burst_12|state_idle                                                                                                                                                                                            ; LCFF_X38_Y9_N17    ; 27      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_12:the_niosII_system_burst_12|transactions_remaining_reg[3]~0                                                                                                                                                                       ; LCCOMB_X38_Y9_N20  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_12_downstream_arbitrator:the_niosII_system_burst_12_downstream|r_3~1                                                                                                                                                                ; LCCOMB_X43_Y7_N6   ; 30      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_12_upstream_arbitrator:the_niosII_system_burst_12_upstream|burstcount_fifo_for_niosII_system_burst_12_upstream_module:burstcount_fifo_for_niosII_system_burst_12_upstream|process_0~0                                               ; LCCOMB_X44_Y10_N22 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_12_upstream_arbitrator:the_niosII_system_burst_12_upstream|burstcount_fifo_for_niosII_system_burst_12_upstream_module:burstcount_fifo_for_niosII_system_burst_12_upstream|process_1~0                                               ; LCCOMB_X44_Y10_N0  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_12_upstream_arbitrator:the_niosII_system_burst_12_upstream|burstcount_fifo_for_niosII_system_burst_12_upstream_module:burstcount_fifo_for_niosII_system_burst_12_upstream|process_2~0                                               ; LCCOMB_X44_Y10_N10 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_12_upstream_arbitrator:the_niosII_system_burst_12_upstream|burstcount_fifo_for_niosII_system_burst_12_upstream_module:burstcount_fifo_for_niosII_system_burst_12_upstream|process_4~0                                               ; LCCOMB_X44_Y10_N20 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_12_upstream_arbitrator:the_niosII_system_burst_12_upstream|burstcount_fifo_for_niosII_system_burst_12_upstream_module:burstcount_fifo_for_niosII_system_burst_12_upstream|process_6~0                                               ; LCCOMB_X44_Y10_N6  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_12_upstream_arbitrator:the_niosII_system_burst_12_upstream|process_3~0                                                                                                                                                              ; LCCOMB_X42_Y10_N30 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_12_upstream_arbitrator:the_niosII_system_burst_12_upstream|rdv_fifo_for_cpu_instruction_master_to_niosII_system_burst_12_upstream_module:rdv_fifo_for_cpu_instruction_master_to_niosII_system_burst_12_upstream|process_1~0         ; LCCOMB_X42_Y9_N4   ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_12_upstream_arbitrator:the_niosII_system_burst_12_upstream|rdv_fifo_for_cpu_instruction_master_to_niosII_system_burst_12_upstream_module:rdv_fifo_for_cpu_instruction_master_to_niosII_system_burst_12_upstream|process_9~0         ; LCCOMB_X42_Y9_N10  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_12_upstream_arbitrator:the_niosII_system_burst_12_upstream|rdv_fifo_for_cpu_instruction_master_to_niosII_system_burst_12_upstream_module:rdv_fifo_for_cpu_instruction_master_to_niosII_system_burst_12_upstream|updated_one_count~0 ; LCCOMB_X41_Y9_N18  ; 48      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_13:the_niosII_system_burst_13|data_counter[2]~0                                                                                                                                                                                     ; LCCOMB_X38_Y7_N30  ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_13:the_niosII_system_burst_13|enable_state_change~0                                                                                                                                                                                 ; LCCOMB_X36_Y7_N4   ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_13:the_niosII_system_burst_13|pending_register_enable                                                                                                                                                                               ; LCCOMB_X33_Y9_N26  ; 25      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_13:the_niosII_system_burst_13|read_address_offset[1]~7                                                                                                                                                                              ; LCCOMB_X37_Y7_N18  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_13:the_niosII_system_burst_13|transactions_remaining_reg[1]~18                                                                                                                                                                      ; LCCOMB_X35_Y7_N20  ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_13:the_niosII_system_burst_13|transactions_remaining~0                                                                                                                                                                              ; LCCOMB_X35_Y7_N24  ; 15      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_13:the_niosII_system_burst_13|write_address_offset[3]~8                                                                                                                                                                             ; LCCOMB_X35_Y7_N16  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_13:the_niosII_system_burst_13|write_address_offset~5                                                                                                                                                                                ; LCCOMB_X35_Y7_N30  ; 7       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_13_downstream_arbitrator:the_niosII_system_burst_13_downstream|r_3~1                                                                                                                                                                ; LCCOMB_X43_Y7_N4   ; 46      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_13_upstream_arbitrator:the_niosII_system_burst_13_upstream|burstcount_fifo_for_niosII_system_burst_13_upstream_module:burstcount_fifo_for_niosII_system_burst_13_upstream|process_0~0                                               ; LCCOMB_X19_Y10_N22 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_13_upstream_arbitrator:the_niosII_system_burst_13_upstream|burstcount_fifo_for_niosII_system_burst_13_upstream_module:burstcount_fifo_for_niosII_system_burst_13_upstream|process_1~0                                               ; LCCOMB_X19_Y10_N6  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_13_upstream_arbitrator:the_niosII_system_burst_13_upstream|burstcount_fifo_for_niosII_system_burst_13_upstream_module:burstcount_fifo_for_niosII_system_burst_13_upstream|process_2~0                                               ; LCCOMB_X19_Y10_N12 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_13_upstream_arbitrator:the_niosII_system_burst_13_upstream|burstcount_fifo_for_niosII_system_burst_13_upstream_module:burstcount_fifo_for_niosII_system_burst_13_upstream|process_4~0                                               ; LCCOMB_X19_Y10_N0  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_13_upstream_arbitrator:the_niosII_system_burst_13_upstream|burstcount_fifo_for_niosII_system_burst_13_upstream_module:burstcount_fifo_for_niosII_system_burst_13_upstream|process_6~0                                               ; LCCOMB_X19_Y10_N24 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_13_upstream_arbitrator:the_niosII_system_burst_13_upstream|module_input35~0                                                                                                                                                         ; LCCOMB_X34_Y9_N16  ; 32      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_13_upstream_arbitrator:the_niosII_system_burst_13_upstream|process_3~0                                                                                                                                                              ; LCCOMB_X20_Y10_N14 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_13_upstream_arbitrator:the_niosII_system_burst_13_upstream|rdv_fifo_for_cpu_data_master_to_niosII_system_burst_13_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_13_upstream|process_1~0                       ; LCCOMB_X34_Y9_N4   ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_13_upstream_arbitrator:the_niosII_system_burst_13_upstream|rdv_fifo_for_cpu_data_master_to_niosII_system_burst_13_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_13_upstream|process_9~0                       ; LCCOMB_X20_Y10_N10 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_14_downstream_arbitrator:the_niosII_system_burst_14_downstream|r_3~0                                                                                                                                                                ; LCCOMB_X42_Y16_N12 ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_14_upstream_arbitrator:the_niosII_system_burst_14_upstream|burstcount_fifo_for_niosII_system_burst_14_upstream_module:burstcount_fifo_for_niosII_system_burst_14_upstream|process_0~0                                               ; LCCOMB_X43_Y27_N4  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_14_upstream_arbitrator:the_niosII_system_burst_14_upstream|burstcount_fifo_for_niosII_system_burst_14_upstream_module:burstcount_fifo_for_niosII_system_burst_14_upstream|process_2~0                                               ; LCCOMB_X43_Y27_N26 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_14_upstream_arbitrator:the_niosII_system_burst_14_upstream|process_3~0                                                                                                                                                              ; LCCOMB_X45_Y27_N14 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_14_upstream_arbitrator:the_niosII_system_burst_14_upstream|rdv_fifo_for_cpu_data_master_to_niosII_system_burst_14_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_14_upstream|process_1~0                       ; LCCOMB_X46_Y27_N26 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_14_upstream_arbitrator:the_niosII_system_burst_14_upstream|rdv_fifo_for_cpu_data_master_to_niosII_system_burst_14_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_14_upstream|process_5~0                       ; LCCOMB_X46_Y27_N14 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_15_downstream_arbitrator:the_niosII_system_burst_15_downstream|r_0~0                                                                                                                                                                ; LCCOMB_X32_Y18_N18 ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_15_upstream_arbitrator:the_niosII_system_burst_15_upstream|burstcount_fifo_for_niosII_system_burst_15_upstream_module:burstcount_fifo_for_niosII_system_burst_15_upstream|process_0~0                                               ; LCCOMB_X45_Y15_N6  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_15_upstream_arbitrator:the_niosII_system_burst_15_upstream|burstcount_fifo_for_niosII_system_burst_15_upstream_module:burstcount_fifo_for_niosII_system_burst_15_upstream|process_2~0                                               ; LCCOMB_X45_Y15_N12 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_15_upstream_arbitrator:the_niosII_system_burst_15_upstream|process_3~0                                                                                                                                                              ; LCCOMB_X45_Y15_N16 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_15_upstream_arbitrator:the_niosII_system_burst_15_upstream|rdv_fifo_for_cpu_data_master_to_niosII_system_burst_15_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_15_upstream|process_1~0                       ; LCCOMB_X45_Y15_N14 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_15_upstream_arbitrator:the_niosII_system_burst_15_upstream|rdv_fifo_for_cpu_data_master_to_niosII_system_burst_15_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_15_upstream|process_5~0                       ; LCCOMB_X45_Y15_N4  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_16:the_niosII_system_burst_16|reg_downstream_write                                                                                                                                                                                  ; LCFF_X41_Y28_N27   ; 18      ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_16_downstream_arbitrator:the_niosII_system_burst_16_downstream|r_0~0                                                                                                                                                                ; LCCOMB_X41_Y28_N24 ; 22      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_16_upstream_arbitrator:the_niosII_system_burst_16_upstream|burstcount_fifo_for_niosII_system_burst_16_upstream_module:burstcount_fifo_for_niosII_system_burst_16_upstream|process_0~0                                               ; LCCOMB_X37_Y12_N30 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_16_upstream_arbitrator:the_niosII_system_burst_16_upstream|burstcount_fifo_for_niosII_system_burst_16_upstream_module:burstcount_fifo_for_niosII_system_burst_16_upstream|process_2~0                                               ; LCCOMB_X37_Y12_N26 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_16_upstream_arbitrator:the_niosII_system_burst_16_upstream|process_3~0                                                                                                                                                              ; LCCOMB_X36_Y12_N2  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_16_upstream_arbitrator:the_niosII_system_burst_16_upstream|rdv_fifo_for_cpu_data_master_to_niosII_system_burst_16_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_16_upstream|process_1~0                       ; LCCOMB_X37_Y12_N4  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_16_upstream_arbitrator:the_niosII_system_burst_16_upstream|rdv_fifo_for_cpu_data_master_to_niosII_system_burst_16_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_16_upstream|process_5~0                       ; LCCOMB_X36_Y12_N0  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_17_downstream_arbitrator:the_niosII_system_burst_17_downstream|r_3~0                                                                                                                                                                ; LCCOMB_X46_Y11_N12 ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_17_upstream_arbitrator:the_niosII_system_burst_17_upstream|burstcount_fifo_for_niosII_system_burst_17_upstream_module:burstcount_fifo_for_niosII_system_burst_17_upstream|process_0~0                                               ; LCCOMB_X35_Y14_N4  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_17_upstream_arbitrator:the_niosII_system_burst_17_upstream|burstcount_fifo_for_niosII_system_burst_17_upstream_module:burstcount_fifo_for_niosII_system_burst_17_upstream|process_2~0                                               ; LCCOMB_X35_Y14_N26 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_17_upstream_arbitrator:the_niosII_system_burst_17_upstream|process_3~0                                                                                                                                                              ; LCCOMB_X34_Y14_N0  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_17_upstream_arbitrator:the_niosII_system_burst_17_upstream|rdv_fifo_for_cpu_data_master_to_niosII_system_burst_17_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_17_upstream|process_1~0                       ; LCCOMB_X34_Y14_N20 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_17_upstream_arbitrator:the_niosII_system_burst_17_upstream|rdv_fifo_for_cpu_data_master_to_niosII_system_burst_17_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_17_upstream|process_5~0                       ; LCCOMB_X34_Y14_N4  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_18_downstream_arbitrator:the_niosII_system_burst_18_downstream|r_3~0                                                                                                                                                                ; LCCOMB_X22_Y21_N12 ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_18_upstream_arbitrator:the_niosII_system_burst_18_upstream|burstcount_fifo_for_niosII_system_burst_18_upstream_module:burstcount_fifo_for_niosII_system_burst_18_upstream|process_0~0                                               ; LCCOMB_X19_Y25_N22 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_18_upstream_arbitrator:the_niosII_system_burst_18_upstream|burstcount_fifo_for_niosII_system_burst_18_upstream_module:burstcount_fifo_for_niosII_system_burst_18_upstream|process_2~0                                               ; LCCOMB_X19_Y25_N12 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_18_upstream_arbitrator:the_niosII_system_burst_18_upstream|process_3~0                                                                                                                                                              ; LCCOMB_X19_Y25_N0  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_18_upstream_arbitrator:the_niosII_system_burst_18_upstream|rdv_fifo_for_cpu_data_master_to_niosII_system_burst_18_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_18_upstream|process_1~0                       ; LCCOMB_X19_Y25_N14 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_18_upstream_arbitrator:the_niosII_system_burst_18_upstream|rdv_fifo_for_cpu_data_master_to_niosII_system_burst_18_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_18_upstream|process_5~0                       ; LCCOMB_X19_Y25_N4  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_19:the_niosII_system_burst_19|data_counter[0]~0                                                                                                                                                                                     ; LCCOMB_X20_Y8_N16  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_19:the_niosII_system_burst_19|process_15~0                                                                                                                                                                                          ; LCCOMB_X18_Y8_N4   ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_19:the_niosII_system_burst_19|read_address_offset[1]~6                                                                                                                                                                              ; LCCOMB_X20_Y8_N0   ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_19:the_niosII_system_burst_19|state_idle                                                                                                                                                                                            ; LCFF_X17_Y8_N1     ; 30      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_19:the_niosII_system_burst_19|transactions_remaining_reg[0]~2                                                                                                                                                                       ; LCCOMB_X19_Y8_N6   ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_19_downstream_arbitrator:the_niosII_system_burst_19_downstream|r_3~1                                                                                                                                                                ; LCCOMB_X23_Y9_N18  ; 22      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_19_upstream_arbitrator:the_niosII_system_burst_19_upstream|burstcount_fifo_for_niosII_system_burst_19_upstream_module:burstcount_fifo_for_niosII_system_burst_19_upstream|process_0~0                                               ; LCCOMB_X30_Y10_N26 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_19_upstream_arbitrator:the_niosII_system_burst_19_upstream|burstcount_fifo_for_niosII_system_burst_19_upstream_module:burstcount_fifo_for_niosII_system_burst_19_upstream|process_1~0                                               ; LCCOMB_X30_Y10_N12 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_19_upstream_arbitrator:the_niosII_system_burst_19_upstream|burstcount_fifo_for_niosII_system_burst_19_upstream_module:burstcount_fifo_for_niosII_system_burst_19_upstream|process_2~0                                               ; LCCOMB_X30_Y10_N6  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_19_upstream_arbitrator:the_niosII_system_burst_19_upstream|burstcount_fifo_for_niosII_system_burst_19_upstream_module:burstcount_fifo_for_niosII_system_burst_19_upstream|process_4~0                                               ; LCCOMB_X30_Y10_N16 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_19_upstream_arbitrator:the_niosII_system_burst_19_upstream|burstcount_fifo_for_niosII_system_burst_19_upstream_module:burstcount_fifo_for_niosII_system_burst_19_upstream|process_6~0                                               ; LCCOMB_X30_Y10_N24 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_19_upstream_arbitrator:the_niosII_system_burst_19_upstream|process_3~0                                                                                                                                                              ; LCCOMB_X31_Y10_N6  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_19_upstream_arbitrator:the_niosII_system_burst_19_upstream|rdv_fifo_for_cpu_instruction_master_to_niosII_system_burst_19_upstream_module:rdv_fifo_for_cpu_instruction_master_to_niosII_system_burst_19_upstream|process_1~0         ; LCCOMB_X32_Y10_N2  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_19_upstream_arbitrator:the_niosII_system_burst_19_upstream|rdv_fifo_for_cpu_instruction_master_to_niosII_system_burst_19_upstream_module:rdv_fifo_for_cpu_instruction_master_to_niosII_system_burst_19_upstream|process_9~0         ; LCCOMB_X31_Y10_N12 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_19_upstream_arbitrator:the_niosII_system_burst_19_upstream|rdv_fifo_for_cpu_instruction_master_to_niosII_system_burst_19_upstream_module:rdv_fifo_for_cpu_instruction_master_to_niosII_system_burst_19_upstream|updated_one_count~0 ; LCCOMB_X32_Y10_N24 ; 38      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_1:the_niosII_system_burst_1|data_counter[3]~0                                                                                                                                                                                       ; LCCOMB_X27_Y20_N30 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_1:the_niosII_system_burst_1|enable_state_change~0                                                                                                                                                                                   ; LCCOMB_X28_Y18_N4  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_1:the_niosII_system_burst_1|pending_register_enable                                                                                                                                                                                 ; LCCOMB_X29_Y19_N30 ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_1:the_niosII_system_burst_1|read_address_offset[2]~0                                                                                                                                                                                ; LCCOMB_X28_Y18_N22 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_1:the_niosII_system_burst_1|transactions_remaining_reg[0]~9                                                                                                                                                                         ; LCCOMB_X28_Y18_N8  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_1:the_niosII_system_burst_1|transactions_remaining~0                                                                                                                                                                                ; LCCOMB_X29_Y19_N16 ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_1:the_niosII_system_burst_1|write_address_offset[1]~1                                                                                                                                                                               ; LCCOMB_X28_Y18_N0  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_1_downstream_arbitrator:the_niosII_system_burst_1_downstream|r_0~1                                                                                                                                                                  ; LCCOMB_X28_Y15_N6  ; 60      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_1_upstream_arbitrator:the_niosII_system_burst_1_upstream|burstcount_fifo_for_niosII_system_burst_1_upstream_module:burstcount_fifo_for_niosII_system_burst_1_upstream|process_0~0                                                   ; LCCOMB_X28_Y22_N14 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_1_upstream_arbitrator:the_niosII_system_burst_1_upstream|burstcount_fifo_for_niosII_system_burst_1_upstream_module:burstcount_fifo_for_niosII_system_burst_1_upstream|process_2~0                                                   ; LCCOMB_X28_Y22_N4  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_1_upstream_arbitrator:the_niosII_system_burst_1_upstream|process_3~0                                                                                                                                                                ; LCCOMB_X27_Y20_N26 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_1_upstream_arbitrator:the_niosII_system_burst_1_upstream|rdv_fifo_for_cpu_data_master_to_niosII_system_burst_1_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_1_upstream|process_1~0                           ; LCCOMB_X28_Y22_N22 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_1_upstream_arbitrator:the_niosII_system_burst_1_upstream|rdv_fifo_for_cpu_data_master_to_niosII_system_burst_1_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_1_upstream|process_5~0                           ; LCCOMB_X28_Y22_N18 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_20:the_niosII_system_burst_20|data_counter[1]~0                                                                                                                                                                                     ; LCCOMB_X21_Y13_N0  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_20:the_niosII_system_burst_20|enable_state_change~0                                                                                                                                                                                 ; LCCOMB_X22_Y11_N28 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_20:the_niosII_system_burst_20|pending_register_enable                                                                                                                                                                               ; LCCOMB_X21_Y13_N4  ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_20:the_niosII_system_burst_20|read_address_offset[0]~6                                                                                                                                                                              ; LCCOMB_X21_Y11_N12 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_20:the_niosII_system_burst_20|transactions_remaining_reg[2]~10                                                                                                                                                                      ; LCCOMB_X21_Y13_N14 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_20:the_niosII_system_burst_20|transactions_remaining~2                                                                                                                                                                              ; LCCOMB_X20_Y12_N16 ; 14      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_20:the_niosII_system_burst_20|upstream_read_run                                                                                                                                                                                     ; LCCOMB_X20_Y12_N12 ; 17      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_20:the_niosII_system_burst_20|write_address_offset[0]~7                                                                                                                                                                             ; LCCOMB_X21_Y13_N8  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_20:the_niosII_system_burst_20|write_address_offset~6                                                                                                                                                                                ; LCCOMB_X21_Y13_N6  ; 6       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_20_downstream_arbitrator:the_niosII_system_burst_20_downstream|r_3~1                                                                                                                                                                ; LCCOMB_X23_Y9_N22  ; 47      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_20_upstream_arbitrator:the_niosII_system_burst_20_upstream|burstcount_fifo_for_niosII_system_burst_20_upstream_module:burstcount_fifo_for_niosII_system_burst_20_upstream|process_0~0                                               ; LCCOMB_X20_Y15_N30 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_20_upstream_arbitrator:the_niosII_system_burst_20_upstream|burstcount_fifo_for_niosII_system_burst_20_upstream_module:burstcount_fifo_for_niosII_system_burst_20_upstream|process_1~0                                               ; LCCOMB_X20_Y15_N14 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_20_upstream_arbitrator:the_niosII_system_burst_20_upstream|burstcount_fifo_for_niosII_system_burst_20_upstream_module:burstcount_fifo_for_niosII_system_burst_20_upstream|process_2~0                                               ; LCCOMB_X20_Y15_N26 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_20_upstream_arbitrator:the_niosII_system_burst_20_upstream|burstcount_fifo_for_niosII_system_burst_20_upstream_module:burstcount_fifo_for_niosII_system_burst_20_upstream|process_4~0                                               ; LCCOMB_X20_Y15_N10 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_20_upstream_arbitrator:the_niosII_system_burst_20_upstream|burstcount_fifo_for_niosII_system_burst_20_upstream_module:burstcount_fifo_for_niosII_system_burst_20_upstream|process_6~0                                               ; LCCOMB_X20_Y15_N16 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_20_upstream_arbitrator:the_niosII_system_burst_20_upstream|process_3~0                                                                                                                                                              ; LCCOMB_X20_Y16_N14 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_20_upstream_arbitrator:the_niosII_system_burst_20_upstream|rdv_fifo_for_cpu_data_master_to_niosII_system_burst_20_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_20_upstream|process_1~0                       ; LCCOMB_X20_Y15_N6  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_20_upstream_arbitrator:the_niosII_system_burst_20_upstream|rdv_fifo_for_cpu_data_master_to_niosII_system_burst_20_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_20_upstream|process_9~2                       ; LCCOMB_X21_Y15_N30 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_21:the_niosII_system_burst_21|data_counter[3]~0                                                                                                                                                                                     ; LCCOMB_X19_Y23_N0  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_21:the_niosII_system_burst_21|enable_state_change~0                                                                                                                                                                                 ; LCCOMB_X19_Y23_N10 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_21:the_niosII_system_burst_21|pending_register_enable                                                                                                                                                                               ; LCCOMB_X20_Y23_N20 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_21:the_niosII_system_burst_21|read_address_offset[2]~0                                                                                                                                                                              ; LCCOMB_X19_Y23_N30 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_21:the_niosII_system_burst_21|transactions_remaining_reg[0]~9                                                                                                                                                                       ; LCCOMB_X20_Y23_N4  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_21:the_niosII_system_burst_21|transactions_remaining~0                                                                                                                                                                              ; LCCOMB_X20_Y23_N10 ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_21:the_niosII_system_burst_21|write_address_offset[2]~1                                                                                                                                                                             ; LCCOMB_X19_Y23_N20 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_21_downstream_arbitrator:the_niosII_system_burst_21_downstream|r_3~1                                                                                                                                                                ; LCCOMB_X21_Y22_N20 ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_21_upstream_arbitrator:the_niosII_system_burst_21_upstream|burstcount_fifo_for_niosII_system_burst_21_upstream_module:burstcount_fifo_for_niosII_system_burst_21_upstream|process_0~2                                               ; LCCOMB_X22_Y23_N14 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_21_upstream_arbitrator:the_niosII_system_burst_21_upstream|burstcount_fifo_for_niosII_system_burst_21_upstream_module:burstcount_fifo_for_niosII_system_burst_21_upstream|process_2~0                                               ; LCCOMB_X22_Y23_N4  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_21_upstream_arbitrator:the_niosII_system_burst_21_upstream|process_3~0                                                                                                                                                              ; LCCOMB_X22_Y23_N10 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_21_upstream_arbitrator:the_niosII_system_burst_21_upstream|rdv_fifo_for_cpu_data_master_to_niosII_system_burst_21_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_21_upstream|process_1~0                       ; LCCOMB_X25_Y23_N30 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_21_upstream_arbitrator:the_niosII_system_burst_21_upstream|rdv_fifo_for_cpu_data_master_to_niosII_system_burst_21_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_21_upstream|process_5~0                       ; LCCOMB_X22_Y23_N16 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_2:the_niosII_system_burst_2|data_counter[1]~0                                                                                                                                                                                       ; LCCOMB_X28_Y8_N0   ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_2:the_niosII_system_burst_2|process_15~0                                                                                                                                                                                            ; LCCOMB_X27_Y7_N16  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_2:the_niosII_system_burst_2|read_address_offset[1]~0                                                                                                                                                                                ; LCCOMB_X24_Y8_N22  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_2:the_niosII_system_burst_2|state_idle                                                                                                                                                                                              ; LCFF_X22_Y7_N1     ; 36      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_2:the_niosII_system_burst_2|transactions_remaining_reg[1]~0                                                                                                                                                                         ; LCCOMB_X28_Y8_N6   ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_2_downstream_arbitrator:the_niosII_system_burst_2_downstream|r_0~0                                                                                                                                                                  ; LCCOMB_X27_Y8_N26  ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_2_upstream_arbitrator:the_niosII_system_burst_2_upstream|burstcount_fifo_for_niosII_system_burst_2_upstream_module:burstcount_fifo_for_niosII_system_burst_2_upstream|process_0~0                                                   ; LCCOMB_X23_Y8_N14  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_2_upstream_arbitrator:the_niosII_system_burst_2_upstream|burstcount_fifo_for_niosII_system_burst_2_upstream_module:burstcount_fifo_for_niosII_system_burst_2_upstream|process_1~2                                                   ; LCCOMB_X23_Y8_N30  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_2_upstream_arbitrator:the_niosII_system_burst_2_upstream|burstcount_fifo_for_niosII_system_burst_2_upstream_module:burstcount_fifo_for_niosII_system_burst_2_upstream|process_2~0                                                   ; LCCOMB_X23_Y8_N20  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_2_upstream_arbitrator:the_niosII_system_burst_2_upstream|burstcount_fifo_for_niosII_system_burst_2_upstream_module:burstcount_fifo_for_niosII_system_burst_2_upstream|process_4~2                                                   ; LCCOMB_X23_Y8_N12  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_2_upstream_arbitrator:the_niosII_system_burst_2_upstream|process_3~0                                                                                                                                                                ; LCCOMB_X23_Y8_N16  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_2_upstream_arbitrator:the_niosII_system_burst_2_upstream|rdv_fifo_for_cpu_instruction_master_to_niosII_system_burst_2_upstream_module:rdv_fifo_for_cpu_instruction_master_to_niosII_system_burst_2_upstream|process_1~0             ; LCCOMB_X21_Y7_N24  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_2_upstream_arbitrator:the_niosII_system_burst_2_upstream|rdv_fifo_for_cpu_instruction_master_to_niosII_system_burst_2_upstream_module:rdv_fifo_for_cpu_instruction_master_to_niosII_system_burst_2_upstream|process_7~0             ; LCCOMB_X21_Y7_N4   ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_3:the_niosII_system_burst_3|data_counter[0]~0                                                                                                                                                                                       ; LCCOMB_X31_Y11_N16 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_3:the_niosII_system_burst_3|enable_state_change~0                                                                                                                                                                                   ; LCCOMB_X30_Y9_N12  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_3:the_niosII_system_burst_3|pending_register_enable                                                                                                                                                                                 ; LCCOMB_X30_Y11_N8  ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_3:the_niosII_system_burst_3|read_address_offset[0]~0                                                                                                                                                                                ; LCCOMB_X31_Y9_N18  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_3:the_niosII_system_burst_3|transactions_remaining_reg[0]~7                                                                                                                                                                         ; LCCOMB_X30_Y7_N12  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_3:the_niosII_system_burst_3|transactions_remaining~0                                                                                                                                                                                ; LCCOMB_X30_Y11_N2  ; 12      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_3:the_niosII_system_burst_3|write_address_offset[2]~1                                                                                                                                                                               ; LCCOMB_X31_Y9_N16  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_3_downstream_arbitrator:the_niosII_system_burst_3_downstream|r_0~1                                                                                                                                                                  ; LCCOMB_X27_Y8_N4   ; 62      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_3_upstream_arbitrator:the_niosII_system_burst_3_upstream|burstcount_fifo_for_niosII_system_burst_3_upstream_module:burstcount_fifo_for_niosII_system_burst_3_upstream|process_0~0                                                   ; LCCOMB_X31_Y27_N14 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_3_upstream_arbitrator:the_niosII_system_burst_3_upstream|burstcount_fifo_for_niosII_system_burst_3_upstream_module:burstcount_fifo_for_niosII_system_burst_3_upstream|process_1~0                                                   ; LCCOMB_X31_Y27_N2  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_3_upstream_arbitrator:the_niosII_system_burst_3_upstream|burstcount_fifo_for_niosII_system_burst_3_upstream_module:burstcount_fifo_for_niosII_system_burst_3_upstream|process_2~0                                                   ; LCCOMB_X31_Y27_N20 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_3_upstream_arbitrator:the_niosII_system_burst_3_upstream|burstcount_fifo_for_niosII_system_burst_3_upstream_module:burstcount_fifo_for_niosII_system_burst_3_upstream|process_4~0                                                   ; LCCOMB_X31_Y27_N22 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_3_upstream_arbitrator:the_niosII_system_burst_3_upstream|process_3~0                                                                                                                                                                ; LCCOMB_X30_Y27_N20 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_3_upstream_arbitrator:the_niosII_system_burst_3_upstream|rdv_fifo_for_cpu_data_master_to_niosII_system_burst_3_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_3_upstream|process_1~0                           ; LCCOMB_X31_Y9_N4   ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_3_upstream_arbitrator:the_niosII_system_burst_3_upstream|rdv_fifo_for_cpu_data_master_to_niosII_system_burst_3_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_3_upstream|process_7~0                           ; LCCOMB_X31_Y9_N0   ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_4_downstream_arbitrator:the_niosII_system_burst_4_downstream|r_3~0                                                                                                                                                                  ; LCCOMB_X33_Y18_N10 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_4_upstream_arbitrator:the_niosII_system_burst_4_upstream|burstcount_fifo_for_niosII_system_burst_4_upstream_module:burstcount_fifo_for_niosII_system_burst_4_upstream|process_0~0                                                   ; LCCOMB_X24_Y7_N20  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_4_upstream_arbitrator:the_niosII_system_burst_4_upstream|burstcount_fifo_for_niosII_system_burst_4_upstream_module:burstcount_fifo_for_niosII_system_burst_4_upstream|process_2~0                                                   ; LCCOMB_X24_Y7_N26  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_4_upstream_arbitrator:the_niosII_system_burst_4_upstream|process_3~0                                                                                                                                                                ; LCCOMB_X23_Y7_N6   ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_4_upstream_arbitrator:the_niosII_system_burst_4_upstream|rdv_fifo_for_cpu_data_master_to_niosII_system_burst_4_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_4_upstream|process_1~0                           ; LCCOMB_X28_Y11_N12 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_4_upstream_arbitrator:the_niosII_system_burst_4_upstream|rdv_fifo_for_cpu_data_master_to_niosII_system_burst_4_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_4_upstream|process_5~0                           ; LCCOMB_X23_Y7_N10  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_5_downstream_arbitrator:the_niosII_system_burst_5_downstream|r_3~0                                                                                                                                                                  ; LCCOMB_X38_Y15_N18 ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_5_upstream_arbitrator:the_niosII_system_burst_5_upstream|burstcount_fifo_for_niosII_system_burst_5_upstream_module:burstcount_fifo_for_niosII_system_burst_5_upstream|process_0~0                                                   ; LCCOMB_X40_Y15_N14 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_5_upstream_arbitrator:the_niosII_system_burst_5_upstream|burstcount_fifo_for_niosII_system_burst_5_upstream_module:burstcount_fifo_for_niosII_system_burst_5_upstream|process_2~0                                                   ; LCCOMB_X41_Y14_N22 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_5_upstream_arbitrator:the_niosII_system_burst_5_upstream|process_3~0                                                                                                                                                                ; LCCOMB_X41_Y14_N12 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_5_upstream_arbitrator:the_niosII_system_burst_5_upstream|rdv_fifo_for_cpu_data_master_to_niosII_system_burst_5_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_5_upstream|process_1~0                           ; LCCOMB_X41_Y14_N26 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_5_upstream_arbitrator:the_niosII_system_burst_5_upstream|rdv_fifo_for_cpu_data_master_to_niosII_system_burst_5_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_5_upstream|process_5~0                           ; LCCOMB_X41_Y14_N14 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_6_downstream_arbitrator:the_niosII_system_burst_6_downstream|r_0~0                                                                                                                                                                  ; LCCOMB_X21_Y16_N16 ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_6_upstream_arbitrator:the_niosII_system_burst_6_upstream|burstcount_fifo_for_niosII_system_burst_6_upstream_module:burstcount_fifo_for_niosII_system_burst_6_upstream|process_0~0                                                   ; LCCOMB_X45_Y13_N6  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_6_upstream_arbitrator:the_niosII_system_burst_6_upstream|burstcount_fifo_for_niosII_system_burst_6_upstream_module:burstcount_fifo_for_niosII_system_burst_6_upstream|process_2~0                                                   ; LCCOMB_X45_Y13_N4  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_6_upstream_arbitrator:the_niosII_system_burst_6_upstream|process_3~0                                                                                                                                                                ; LCCOMB_X44_Y13_N8  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_6_upstream_arbitrator:the_niosII_system_burst_6_upstream|rdv_fifo_for_cpu_data_master_to_niosII_system_burst_6_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_6_upstream|process_1~0                           ; LCCOMB_X45_Y13_N22 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_6_upstream_arbitrator:the_niosII_system_burst_6_upstream|rdv_fifo_for_cpu_data_master_to_niosII_system_burst_6_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_6_upstream|process_5~0                           ; LCCOMB_X45_Y13_N2  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_7:the_niosII_system_burst_7|reg_downstream_nativeaddress[0]                                                                                                                                                                         ; LCFF_X21_Y27_N11   ; 9       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_7_upstream_arbitrator:the_niosII_system_burst_7_upstream|burstcount_fifo_for_niosII_system_burst_7_upstream_module:burstcount_fifo_for_niosII_system_burst_7_upstream|process_0~0                                                   ; LCCOMB_X29_Y26_N24 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_7_upstream_arbitrator:the_niosII_system_burst_7_upstream|burstcount_fifo_for_niosII_system_burst_7_upstream_module:burstcount_fifo_for_niosII_system_burst_7_upstream|process_2~0                                                   ; LCCOMB_X29_Y26_N4  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_7_upstream_arbitrator:the_niosII_system_burst_7_upstream|process_3~0                                                                                                                                                                ; LCCOMB_X29_Y22_N14 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_7_upstream_arbitrator:the_niosII_system_burst_7_upstream|rdv_fifo_for_cpu_data_master_to_niosII_system_burst_7_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_7_upstream|process_1~0                           ; LCCOMB_X29_Y26_N14 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_7_upstream_arbitrator:the_niosII_system_burst_7_upstream|rdv_fifo_for_cpu_data_master_to_niosII_system_burst_7_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_7_upstream|process_5~0                           ; LCCOMB_X29_Y22_N6  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_8_downstream_arbitrator:the_niosII_system_burst_8_downstream|r_0~0                                                                                                                                                                  ; LCCOMB_X34_Y10_N22 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_8_upstream_arbitrator:the_niosII_system_burst_8_upstream|burstcount_fifo_for_niosII_system_burst_8_upstream_module:burstcount_fifo_for_niosII_system_burst_8_upstream|process_0~0                                                   ; LCCOMB_X34_Y13_N14 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_8_upstream_arbitrator:the_niosII_system_burst_8_upstream|burstcount_fifo_for_niosII_system_burst_8_upstream_module:burstcount_fifo_for_niosII_system_burst_8_upstream|process_2~0                                                   ; LCCOMB_X34_Y13_N4  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_8_upstream_arbitrator:the_niosII_system_burst_8_upstream|process_3~0                                                                                                                                                                ; LCCOMB_X33_Y13_N14 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_8_upstream_arbitrator:the_niosII_system_burst_8_upstream|rdv_fifo_for_cpu_data_master_to_niosII_system_burst_8_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_8_upstream|process_1~0                           ; LCCOMB_X34_Y13_N30 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_8_upstream_arbitrator:the_niosII_system_burst_8_upstream|rdv_fifo_for_cpu_data_master_to_niosII_system_burst_8_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_8_upstream|process_5~0                           ; LCCOMB_X34_Y13_N2  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_9_downstream_arbitrator:the_niosII_system_burst_9_downstream|r_3~0                                                                                                                                                                  ; LCCOMB_X33_Y11_N10 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_9_upstream_arbitrator:the_niosII_system_burst_9_upstream|burstcount_fifo_for_niosII_system_burst_9_upstream_module:burstcount_fifo_for_niosII_system_burst_9_upstream|process_0~0                                                   ; LCCOMB_X36_Y10_N22 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_9_upstream_arbitrator:the_niosII_system_burst_9_upstream|burstcount_fifo_for_niosII_system_burst_9_upstream_module:burstcount_fifo_for_niosII_system_burst_9_upstream|process_2~0                                                   ; LCCOMB_X36_Y10_N26 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_9_upstream_arbitrator:the_niosII_system_burst_9_upstream|process_3~0                                                                                                                                                                ; LCCOMB_X36_Y11_N8  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_9_upstream_arbitrator:the_niosII_system_burst_9_upstream|rdv_fifo_for_cpu_data_master_to_niosII_system_burst_9_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_9_upstream|process_1~0                           ; LCCOMB_X36_Y10_N4  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_burst_9_upstream_arbitrator:the_niosII_system_burst_9_upstream|rdv_fifo_for_cpu_data_master_to_niosII_system_burst_9_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_9_upstream|process_5~0                           ; LCCOMB_X36_Y11_N18 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_clock_0:the_niosII_system_clock_0|niosII_system_clock_0_master_FSM:master_FSM|internal_master_read1                                                                                                                                       ; LCFF_X20_Y21_N11   ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|niosII_system_reset_altpll_inst_c1_out_domain_synch_module:niosII_system_reset_altpll_inst_c1_out_domain_synch|data_out                                                                                                                                 ; LCFF_X8_Y9_N17     ; 3992    ; Async. clear                                       ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; niosII_system:NIOSII|niosII_system_reset_clk_0_domain_synch_module:niosII_system_reset_clk_0_domain_synch|data_out                                                                                                                                                           ; LCFF_X64_Y19_N1    ; 22      ; Async. clear                                       ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; niosII_system:NIOSII|reset_n_sources~0                                                                                                                                                                                                                                       ; LCCOMB_X28_Y15_N24 ; 4       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; niosII_system:NIOSII|sdram:the_sdram|Mux14~0                                                                                                                                                                                                                                 ; LCCOMB_X7_Y11_N16  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|sdram:the_sdram|Mux17~4                                                                                                                                                                                                                                 ; LCCOMB_X9_Y11_N18  ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|sdram:the_sdram|active_addr[0]~3                                                                                                                                                                                                                        ; LCCOMB_X8_Y9_N4    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|sdram:the_sdram|active_rnw~4                                                                                                                                                                                                                            ; LCCOMB_X9_Y9_N4    ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|sdram:the_sdram|f_select                                                                                                                                                                                                                                ; LCCOMB_X9_Y10_N2   ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|sdram:the_sdram|i_cmd[2]~0                                                                                                                                                                                                                              ; LCCOMB_X7_Y11_N10  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|sdram:the_sdram|i_refs[0]~0                                                                                                                                                                                                                             ; LCCOMB_X6_Y11_N30  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|sdram:the_sdram|i_state[1]                                                                                                                                                                                                                              ; LCFF_X7_Y11_N7     ; 21      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|sdram:the_sdram|m_addr[3]~7                                                                                                                                                                                                                             ; LCCOMB_X3_Y9_N18   ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|sdram:the_sdram|m_addr[4]~10                                                                                                                                                                                                                            ; LCCOMB_X3_Y9_N0    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|sdram:the_sdram|m_count[0]~8                                                                                                                                                                                                                            ; LCCOMB_X5_Y10_N30  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|sdram:the_sdram|m_dqm[0]~1                                                                                                                                                                                                                              ; LCCOMB_X4_Y9_N26   ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|sdram:the_sdram|m_state[6]                                                                                                                                                                                                                              ; LCFF_X8_Y11_N1     ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|sdram:the_sdram|m_state[7]                                                                                                                                                                                                                              ; LCFF_X5_Y9_N1      ; 36      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|sdram:the_sdram|oe                                                                                                                                                                                                                                      ; LCFF_X7_Y9_N23     ; 16      ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entry_0[18]~2                                                                                                                                                                     ; LCCOMB_X9_Y10_N22  ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entry_1[18]~2                                                                                                                                                                     ; LCCOMB_X16_Y10_N4  ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|sdram_s1_arbitrator:the_sdram_s1|end_xfer_arb_share_counter_term_sdram_s1~0                                                                                                                                                                             ; LCCOMB_X16_Y12_N2  ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_niosII_system_burst_10_downstream_to_sdram_s1_module:rdv_fifo_for_niosII_system_burst_10_downstream_to_sdram_s1|process_1~0                                                                               ; LCCOMB_X17_Y14_N16 ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_niosII_system_burst_11_downstream_to_sdram_s1_module:rdv_fifo_for_niosII_system_burst_11_downstream_to_sdram_s1|process_0~0                                                                               ; LCCOMB_X17_Y14_N2  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_niosII_system_burst_11_downstream_to_sdram_s1_module:rdv_fifo_for_niosII_system_burst_11_downstream_to_sdram_s1|process_10~0                                                                              ; LCCOMB_X17_Y14_N22 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_niosII_system_burst_11_downstream_to_sdram_s1_module:rdv_fifo_for_niosII_system_burst_11_downstream_to_sdram_s1|process_12~0                                                                              ; LCCOMB_X17_Y14_N20 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_niosII_system_burst_11_downstream_to_sdram_s1_module:rdv_fifo_for_niosII_system_burst_11_downstream_to_sdram_s1|process_15~0                                                                              ; LCCOMB_X17_Y14_N10 ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_niosII_system_burst_11_downstream_to_sdram_s1_module:rdv_fifo_for_niosII_system_burst_11_downstream_to_sdram_s1|process_2~0                                                                               ; LCCOMB_X17_Y14_N14 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_niosII_system_burst_11_downstream_to_sdram_s1_module:rdv_fifo_for_niosII_system_burst_11_downstream_to_sdram_s1|process_4~0                                                                               ; LCCOMB_X17_Y14_N26 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_niosII_system_burst_11_downstream_to_sdram_s1_module:rdv_fifo_for_niosII_system_burst_11_downstream_to_sdram_s1|process_6~0                                                                               ; LCCOMB_X17_Y14_N6  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_niosII_system_burst_11_downstream_to_sdram_s1_module:rdv_fifo_for_niosII_system_burst_11_downstream_to_sdram_s1|process_8~0                                                                               ; LCCOMB_X17_Y14_N18 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_arb_winner~2                                                                                                                                                                                                  ; LCCOMB_X16_Y15_N14 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|seven_seg_pio:the_seven_seg_pio|process_0~0                                                                                                                                                                                                             ; LCCOMB_X42_Y16_N4  ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|sys_clk_timer:the_sys_clk_timer|control_wr_strobe                                                                                                                                                                                                       ; LCCOMB_X40_Y11_N24 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|sys_clk_timer:the_sys_clk_timer|period_h_wr_strobe                                                                                                                                                                                                      ; LCCOMB_X40_Y12_N14 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|sys_clk_timer:the_sys_clk_timer|period_l_wr_strobe                                                                                                                                                                                                      ; LCCOMB_X40_Y12_N12 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|sys_clk_timer:the_sys_clk_timer|process_0~0                                                                                                                                                                                                             ; LCCOMB_X43_Y11_N2  ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|sys_clk_timer:the_sys_clk_timer|process_0~1                                                                                                                                                                                                             ; LCCOMB_X43_Y11_N4  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|sys_clk_timer:the_sys_clk_timer|snap_strobe~0                                                                                                                                                                                                           ; LCCOMB_X41_Y13_N30 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|end_xfer_arb_share_counter_term_tri_state_bridge_avalon_slave~2                                                                                                              ; LCCOMB_X44_Y7_N2   ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|ext_flash_s1_in_a_write_cycle~0                                                                                                                                              ; LCCOMB_X44_Y7_N18  ; 13      ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|tri_state_bridge_avalon_slave_arb_winner~0                                                                                                                                   ; LCCOMB_X40_Y8_N6   ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|end_xfer_arb_share_counter_term_tsb_avalon_slave~1                                                                                                                                                     ; LCCOMB_X19_Y11_N4  ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|p1_sram_IF_0_tsb_write_n~0                                                                                                                                                                             ; LCCOMB_X22_Y10_N16 ; 18      ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|tsb_avalon_slave_arb_winner~0                                                                                                                                                                          ; LCCOMB_X23_Y10_N10 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|uart_0:the_uart_0|uart_0_regs:the_uart_0_regs|control_wr_strobe                                                                                                                                                                                         ; LCCOMB_X48_Y9_N2   ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|uart_0:the_uart_0|uart_0_regs:the_uart_0_regs|tx_wr_strobe                                                                                                                                                                                              ; LCCOMB_X46_Y11_N16 ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|uart_0:the_uart_0|uart_0_rx:the_uart_0_rx|got_new_char                                                                                                                                                                                                  ; LCCOMB_X49_Y9_N10  ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|uart_0:the_uart_0|uart_0_rx:the_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[7]~0                                                                                                                                                      ; LCCOMB_X49_Y9_N22  ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|uart_0:the_uart_0|uart_0_tx:the_uart_0_tx|process_4~0                                                                                                                                                                                                   ; LCCOMB_X45_Y4_N30  ; 12      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|uart_0:the_uart_0|uart_0_tx:the_uart_0_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_in[0]~1                                                                                                                                               ; LCCOMB_X46_Y10_N28 ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|uart_1:the_uart_1|uart_1_regs:the_uart_1_regs|control_wr_strobe                                                                                                                                                                                         ; LCCOMB_X23_Y20_N10 ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|uart_1:the_uart_1|uart_1_regs:the_uart_1_regs|tx_wr_strobe                                                                                                                                                                                              ; LCCOMB_X22_Y21_N10 ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|uart_1:the_uart_1|uart_1_rx:the_uart_1_rx|got_new_char                                                                                                                                                                                                  ; LCCOMB_X24_Y20_N6  ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|uart_1:the_uart_1|uart_1_rx:the_uart_1_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[6]~0                                                                                                                                                      ; LCCOMB_X24_Y20_N4  ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|uart_1:the_uart_1|uart_1_tx:the_uart_1_tx|process_4~0                                                                                                                                                                                                   ; LCCOMB_X30_Y12_N20 ; 12      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; niosII_system:NIOSII|uart_1:the_uart_1|uart_1_tx:the_uart_1_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_in[1]~1                                                                                                                                               ; LCCOMB_X23_Y17_N20 ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|clr_reg                                                                                                                                                                                                                                                     ; LCFF_X11_Y15_N17   ; 67      ; Async. clear                                       ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; sld_hub:auto_hub|irf_reg[1][0]~5                                                                                                                                                                                                                                             ; LCCOMB_X12_Y16_N22 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[2][0]~12                                                                                                                                                                                                                                            ; LCCOMB_X12_Y16_N4  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irsr_reg[2]~17                                                                                                                                                                                                                                              ; LCCOMB_X14_Y15_N4  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|node_ena~3                                                                                                                                                                                                                                                  ; LCCOMB_X11_Y16_N8  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[1][0]~2                                                                                                                                                                                                                                      ; LCCOMB_X11_Y17_N22 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[2][0]~9                                                                                                                                                                                                                                      ; LCCOMB_X12_Y16_N30 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~7                                                                                                                                                                                                                        ; LCCOMB_X11_Y17_N26 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~10                                                                                                                                                                                                                  ; LCCOMB_X11_Y17_N18 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~19                                                                                                                                                                                                                  ; LCCOMB_X10_Y15_N4  ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                          ; LCFF_X11_Y16_N29   ; 12      ; Async. clear                                       ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                         ; LCFF_X10_Y16_N27   ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                          ; LCFF_X11_Y16_N17   ; 35      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                          ; LCFF_X11_Y17_N1    ; 42      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                          ; LCFF_X11_Y16_N3    ; 11      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                                                   ; LCCOMB_X11_Y16_N26 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                                                                                         ; LCFF_X9_Y16_N9     ; 29      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                                         ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                     ; PIN_N2             ; 24      ; Global Clock         ; GCLK0            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                 ; JTAG_X1_Y19_N0     ; 158     ; Global Clock         ; GCLK11           ; --                        ;
; niosII_system:NIOSII|altpll_inst:the_altpll_inst|altpll:sd1|_clk1                                                                            ; PLL_1              ; 4327    ; Global Clock         ; GCLK3            ; --                        ;
; niosII_system:NIOSII|altpll_inst:the_altpll_inst|altpll:sd1|_clk2                                                                            ; PLL_1              ; 1       ; Global Clock         ; GCLK2            ; --                        ;
; niosII_system:NIOSII|niosII_system_reset_altpll_inst_c1_out_domain_synch_module:niosII_system_reset_altpll_inst_c1_out_domain_synch|data_out ; LCFF_X8_Y9_N17     ; 3992    ; Global Clock         ; GCLK8            ; --                        ;
; niosII_system:NIOSII|niosII_system_reset_clk_0_domain_synch_module:niosII_system_reset_clk_0_domain_synch|data_out                           ; LCFF_X64_Y19_N1    ; 22      ; Global Clock         ; GCLK7            ; --                        ;
; niosII_system:NIOSII|reset_n_sources~0                                                                                                       ; LCCOMB_X28_Y15_N24 ; 4       ; Global Clock         ; GCLK12           ; --                        ;
; sld_hub:auto_hub|clr_reg                                                                                                                     ; LCFF_X11_Y15_N17   ; 67      ; Global Clock         ; GCLK15           ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                          ; LCFF_X11_Y16_N29   ; 12      ; Global Clock         ; GCLK1            ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                          ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                           ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; niosII_system:NIOSII|cpu:the_cpu|A_stall~0                                                                                                                                                                                                                                     ; 738     ;
; niosII_system:NIOSII|cpu:the_cpu|F_stall                                                                                                                                                                                                                                       ; 175     ;
; niosII_system:NIOSII|cpu:the_cpu|internal_d_read                                                                                                                                                                                                                               ; 105     ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_stall                                                                                                                                                                                                                                   ; 73      ;
; niosII_system:NIOSII|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|niosII_system_burst_0_downstream_granted_cpu_jtag_debug_module~0                                                                                                                               ; 72      ;
; niosII_system:NIOSII|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_no_action_break_a~0                                                        ; 64      ;
; niosII_system:NIOSII|niosII_system_burst_3_downstream_arbitrator:the_niosII_system_burst_3_downstream|r_0~1                                                                                                                                                                    ; 62      ;
; niosII_system:NIOSII|sdram_s1_arbitrator:the_sdram_s1|internal_niosII_system_burst_10_downstream_granted_sdram_s1~0                                                                                                                                                            ; 61      ;
; niosII_system:NIOSII|niosII_system_burst_1_downstream_arbitrator:the_niosII_system_burst_1_downstream|r_0~1                                                                                                                                                                    ; 60      ;
; niosII_system:NIOSII|sdram:the_sdram|m_state[1]                                                                                                                                                                                                                                ; 59      ;
; niosII_system:NIOSII|sdram:the_sdram|m_state[0]                                                                                                                                                                                                                                ; 57      ;
; niosII_system:NIOSII|cpu:the_cpu|A_dc_fill_active                                                                                                                                                                                                                              ; 55      ;
; niosII_system:NIOSII|niosII_system_burst_11_downstream_arbitrator:the_niosII_system_burst_11_downstream|r_3~1                                                                                                                                                                  ; 53      ;
; niosII_system:NIOSII|cpu:the_cpu|E_ctrl_cmp                                                                                                                                                                                                                                    ; 53      ;
; niosII_system:NIOSII|cpu:the_cpu|M_pipe_flush                                                                                                                                                                                                                                  ; 52      ;
; niosII_system:NIOSII|cpu:the_cpu|d_burstcount[0]                                                                                                                                                                                                                               ; 52      ;
; niosII_system:NIOSII|sdram:the_sdram|za_valid                                                                                                                                                                                                                                  ; 52      ;
; niosII_system:NIOSII|niosII_system_burst_10_upstream_arbitrator:the_niosII_system_burst_10_upstream|rdv_fifo_for_cpu_instruction_master_to_niosII_system_burst_10_upstream_module:rdv_fifo_for_cpu_instruction_master_to_niosII_system_burst_10_upstream|updated_one_count~0   ; 49      ;
; niosII_system:NIOSII|cpu:the_cpu|E_src1[14]~2                                                                                                                                                                                                                                  ; 48      ;
; niosII_system:NIOSII|cpu:the_cpu|E_src1[14]~1                                                                                                                                                                                                                                  ; 48      ;
; niosII_system:NIOSII|cpu:the_cpu|D_src2_reg[27]~13                                                                                                                                                                                                                             ; 48      ;
; niosII_system:NIOSII|cpu:the_cpu|D_src2_reg[27]~12                                                                                                                                                                                                                             ; 48      ;
; niosII_system:NIOSII|niosII_system_burst_12_upstream_arbitrator:the_niosII_system_burst_12_upstream|rdv_fifo_for_cpu_instruction_master_to_niosII_system_burst_12_upstream_module:rdv_fifo_for_cpu_instruction_master_to_niosII_system_burst_12_upstream|updated_one_count~0   ; 48      ;
; niosII_system:NIOSII|sdram:the_sdram|m_state[8]                                                                                                                                                                                                                                ; 48      ;
; niosII_system:NIOSII|niosII_system_burst_20_downstream_arbitrator:the_niosII_system_burst_20_downstream|r_3~1                                                                                                                                                                  ; 47      ;
; niosII_system:NIOSII|niosII_system_burst_13_downstream_arbitrator:the_niosII_system_burst_13_downstream|r_3~1                                                                                                                                                                  ; 46      ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|niosII_system_burst_19_downstream_granted_sram_IF_0_tsb~0                                                                                                                                                ; 44      ;
; sld_hub:auto_hub|irf_reg[1][1]                                                                                                                                                                                                                                                 ; 43      ;
; niosII_system:NIOSII|niosII_system_burst_11_upstream_arbitrator:the_niosII_system_burst_11_upstream|rdv_fifo_for_cpu_data_master_to_niosII_system_burst_11_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_11_upstream|updated_one_count~1                 ; 43      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                            ; 42      ;
; niosII_system:NIOSII|cpu:the_cpu|A_dc_valid_st_bypass_hit                                                                                                                                                                                                                      ; 42      ;
; niosII_system:NIOSII|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|rd_address                                                                                                                                                                          ; 42      ;
; niosII_system:NIOSII|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entry_0[18]~2                                                                                                                                                                       ; 41      ;
; niosII_system:NIOSII|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entry_1[18]~2                                                                                                                                                                       ; 41      ;
; niosII_system:NIOSII|cpu:the_cpu|A_en_d1                                                                                                                                                                                                                                       ; 41      ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|niosII_system_burst_12_downstream_read_data_valid_ext_flash_s1_shift_register[1]                                                                                               ; 41      ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|niosII_system_burst_20_downstream_read_data_valid_sram_IF_0_tsb_shift_register[1]                                                                                                                        ; 41      ;
; niosII_system:NIOSII|cpu:the_cpu|A_ctrl_mul_lsw                                                                                                                                                                                                                                ; 40      ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|niosII_system_burst_13_downstream_read_data_valid_ext_flash_s1_shift_register[1]                                                                                               ; 40      ;
; niosII_system:NIOSII|cpu:the_cpu|A_mem_bypass_pending                                                                                                                                                                                                                          ; 40      ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|niosII_system_burst_12_downstream_granted_ext_flash_s1~0                                                                                                                       ; 40      ;
; niosII_system:NIOSII|niosII_system_burst_10_upstream_arbitrator:the_niosII_system_burst_10_upstream|internal_cpu_instruction_master_granted_niosII_system_burst_10_upstream~1                                                                                                  ; 39      ;
; niosII_system:NIOSII|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|update_jdo_strobe                                                               ; 39      ;
; niosII_system:NIOSII|niosII_system_burst_2:the_niosII_system_burst_2|reg_downstream_read                                                                                                                                                                                       ; 39      ;
; niosII_system:NIOSII|cpu:the_cpu|F_iw[2]~39                                                                                                                                                                                                                                    ; 38      ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|niosII_system_burst_19_downstream_read_data_valid_sram_IF_0_tsb_shift_register[1]                                                                                                                        ; 38      ;
; niosII_system:NIOSII|memory_s1_arbitrator:the_memory_s1|niosII_system_burst_2_downstream_read_data_valid_memory_s1_shift_register                                                                                                                                              ; 38      ;
; niosII_system:NIOSII|niosII_system_burst_10_upstream_arbitrator:the_niosII_system_burst_10_upstream|rdv_fifo_for_cpu_instruction_master_to_niosII_system_burst_10_upstream_module:rdv_fifo_for_cpu_instruction_master_to_niosII_system_burst_10_upstream|updated_one_count~1   ; 38      ;
; niosII_system:NIOSII|niosII_system_burst_19_upstream_arbitrator:the_niosII_system_burst_19_upstream|rdv_fifo_for_cpu_instruction_master_to_niosII_system_burst_19_upstream_module:rdv_fifo_for_cpu_instruction_master_to_niosII_system_burst_19_upstream|updated_one_count~0   ; 38      ;
; niosII_system:NIOSII|memory_s1_arbitrator:the_memory_s1|niosII_system_burst_3_downstream_read_data_valid_memory_s1_shift_register                                                                                                                                              ; 38      ;
; niosII_system:NIOSII|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|virtual_state_sdr~0                                                                          ; 38      ;
; niosII_system:NIOSII|memory_s1_arbitrator:the_memory_s1|niosII_system_burst_2_downstream_granted_memory_s1~0                                                                                                                                                                   ; 37      ;
; niosII_system:NIOSII|sdram:the_sdram|m_state[4]                                                                                                                                                                                                                                ; 37      ;
; niosII_system:NIOSII|cpu:the_cpu|internal_d_write                                                                                                                                                                                                                              ; 37      ;
; niosII_system:NIOSII|cpu:the_cpu|d_address_line_field[1]                                                                                                                                                                                                                       ; 37      ;
; ~GND                                                                                                                                                                                                                                                                           ; 36      ;
; niosII_system:NIOSII|niosII_system_burst_2:the_niosII_system_burst_2|state_idle                                                                                                                                                                                                ; 36      ;
; niosII_system:NIOSII|cpu:the_cpu|d_burstcount[3]                                                                                                                                                                                                                               ; 36      ;
; niosII_system:NIOSII|sdram:the_sdram|m_state[7]                                                                                                                                                                                                                                ; 36      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                            ; 35      ;
; niosII_system:NIOSII|cpu:the_cpu|F_pc[20]~1                                                                                                                                                                                                                                    ; 35      ;
; niosII_system:NIOSII|sdram:the_sdram|m_state[2]                                                                                                                                                                                                                                ; 35      ;
; niosII_system:NIOSII|cpu:the_cpu|F_pc[20]~0                                                                                                                                                                                                                                    ; 34      ;
; niosII_system:NIOSII|niosII_system_burst_10:the_niosII_system_burst_10|state_idle                                                                                                                                                                                              ; 34      ;
; niosII_system:NIOSII|cpu:the_cpu|E_iw[4]                                                                                                                                                                                                                                       ; 34      ;
; niosII_system:NIOSII|sdram:the_sdram|m_state[3]                                                                                                                                                                                                                                ; 34      ;
; niosII_system:NIOSII|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_address[8]~4                                                                                                                                                             ; 33      ;
; niosII_system:NIOSII|cpu:the_cpu|D_ctrl_src2_choose_imm~1                                                                                                                                                                                                                      ; 33      ;
; niosII_system:NIOSII|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_b                                                            ; 33      ;
; niosII_system:NIOSII|memory_s1_arbitrator:the_memory_s1|memory_s1_write~0                                                                                                                                                                                                      ; 33      ;
; niosII_system:NIOSII|cpu:the_cpu|E_logic_op[0]                                                                                                                                                                                                                                 ; 33      ;
; niosII_system:NIOSII|cpu:the_cpu|E_ctrl_logic                                                                                                                                                                                                                                  ; 33      ;
; niosII_system:NIOSII|sdram:the_sdram|active_rnw~4                                                                                                                                                                                                                              ; 33      ;
; niosII_system:NIOSII|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonAReg[10]                                                                                                                                                             ; 33      ;
; niosII_system:NIOSII|sys_clk_timer:the_sys_clk_timer|snap_strobe~0                                                                                                                                                                                                             ; 32      ;
; niosII_system:NIOSII|high_res_timer:the_high_res_timer|snap_strobe~0                                                                                                                                                                                                           ; 32      ;
; niosII_system:NIOSII|high_res_timer:the_high_res_timer|process_0~1                                                                                                                                                                                                             ; 32      ;
; niosII_system:NIOSII|high_res_timer:the_high_res_timer|process_0~0                                                                                                                                                                                                             ; 32      ;
; niosII_system:NIOSII|sys_clk_timer:the_sys_clk_timer|process_0~1                                                                                                                                                                                                               ; 32      ;
; niosII_system:NIOSII|sys_clk_timer:the_sys_clk_timer|process_0~0                                                                                                                                                                                                               ; 32      ;
; niosII_system:NIOSII|memory_s1_arbitrator:the_memory_s1|memory_s1_address[11]~12                                                                                                                                                                                               ; 32      ;
; niosII_system:NIOSII|memory_s1_arbitrator:the_memory_s1|memory_s1_address[10]~11                                                                                                                                                                                               ; 32      ;
; niosII_system:NIOSII|memory_s1_arbitrator:the_memory_s1|memory_s1_address[9]~10                                                                                                                                                                                                ; 32      ;
; niosII_system:NIOSII|memory_s1_arbitrator:the_memory_s1|memory_s1_address[8]~9                                                                                                                                                                                                 ; 32      ;
; niosII_system:NIOSII|memory_s1_arbitrator:the_memory_s1|memory_s1_address[7]~8                                                                                                                                                                                                 ; 32      ;
; niosII_system:NIOSII|memory_s1_arbitrator:the_memory_s1|memory_s1_address[6]~7                                                                                                                                                                                                 ; 32      ;
; niosII_system:NIOSII|memory_s1_arbitrator:the_memory_s1|memory_s1_address[5]~6                                                                                                                                                                                                 ; 32      ;
; niosII_system:NIOSII|memory_s1_arbitrator:the_memory_s1|memory_s1_address[4]~5                                                                                                                                                                                                 ; 32      ;
; niosII_system:NIOSII|memory_s1_arbitrator:the_memory_s1|memory_s1_address[3]~4                                                                                                                                                                                                 ; 32      ;
; niosII_system:NIOSII|memory_s1_arbitrator:the_memory_s1|memory_s1_address[2]~3                                                                                                                                                                                                 ; 32      ;
; niosII_system:NIOSII|memory_s1_arbitrator:the_memory_s1|memory_s1_address[1]~2                                                                                                                                                                                                 ; 32      ;
; niosII_system:NIOSII|memory_s1_arbitrator:the_memory_s1|memory_s1_address[0]~1                                                                                                                                                                                                 ; 32      ;
; niosII_system:NIOSII|cpu:the_cpu|M_rot_rn[3]                                                                                                                                                                                                                                   ; 32      ;
; niosII_system:NIOSII|cpu:the_cpu|M_rot_rn[2]                                                                                                                                                                                                                                   ; 32      ;
; niosII_system:NIOSII|cpu:the_cpu|M_rot_rn[4]                                                                                                                                                                                                                                   ; 32      ;
; niosII_system:NIOSII|cpu:the_cpu|A_dc_xfer_rd_data_offset_match                                                                                                                                                                                                                ; 32      ;
; niosII_system:NIOSII|cpu:the_cpu|A_mul_stall_d3                                                                                                                                                                                                                                ; 32      ;
; niosII_system:NIOSII|cpu:the_cpu|A_slow_inst_result_en~0                                                                                                                                                                                                                       ; 32      ;
; niosII_system:NIOSII|cpu:the_cpu|M_ctrl_rdctl_inst                                                                                                                                                                                                                             ; 32      ;
; niosII_system:NIOSII|cpu:the_cpu|M_ctrl_mem                                                                                                                                                                                                                                    ; 32      ;
; niosII_system:NIOSII|cpu:the_cpu|A_rot_fill_bit                                                                                                                                                                                                                                ; 32      ;
; niosII_system:NIOSII|niosII_system_burst_0:the_niosII_system_burst_0|state_idle                                                                                                                                                                                                ; 32      ;
; niosII_system:NIOSII|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|internal_MonDReg[0]~16                                                                                                                                                  ; 32      ;
; niosII_system:NIOSII|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|internal_jdo1[36]                                                               ; 32      ;
; niosII_system:NIOSII|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|internal_jdo1[37]                                                               ; 32      ;
; niosII_system:NIOSII|cpu:the_cpu|internal_d_writedata[30]~33                                                                                                                                                                                                                   ; 32      ;
; niosII_system:NIOSII|cpu:the_cpu|A_dc_wb_update_av_writedata                                                                                                                                                                                                                   ; 32      ;
; niosII_system:NIOSII|cpu:the_cpu|E_logic_op[1]                                                                                                                                                                                                                                 ; 32      ;
; niosII_system:NIOSII|cpu:the_cpu|internal_i_read                                                                                                                                                                                                                               ; 32      ;
; niosII_system:NIOSII|niosII_system_burst_13_upstream_arbitrator:the_niosII_system_burst_13_upstream|module_input35~0                                                                                                                                                           ; 32      ;
; niosII_system:NIOSII|cpu:the_cpu|Add6~5                                                                                                                                                                                                                                        ; 32      ;
; niosII_system:NIOSII|cpu:the_cpu|Add6~3                                                                                                                                                                                                                                        ; 32      ;
; niosII_system:NIOSII|cpu:the_cpu|D_iw[5]                                                                                                                                                                                                                                       ; 31      ;
; niosII_system:NIOSII|niosII_system_burst_11_upstream_arbitrator:the_niosII_system_burst_11_upstream|niosII_system_burst_11_upstream_this_cycle_is_the_last_burst~1                                                                                                             ; 31      ;
; niosII_system:NIOSII|sdram:the_sdram|m_state[6]                                                                                                                                                                                                                                ; 31      ;
; niosII_system:NIOSII|cpu:the_cpu|D_iw[12]                                                                                                                                                                                                                                      ; 30      ;
; niosII_system:NIOSII|cpu:the_cpu|D_iw[2]                                                                                                                                                                                                                                       ; 30      ;
; niosII_system:NIOSII|niosII_system_burst_2_upstream_arbitrator:the_niosII_system_burst_2_upstream|internal_cpu_instruction_master_granted_niosII_system_burst_2_upstream~0                                                                                                     ; 30      ;
; niosII_system:NIOSII|niosII_system_burst_0_upstream_arbitrator:the_niosII_system_burst_0_upstream|internal_cpu_instruction_master_granted_niosII_system_burst_0_upstream~0                                                                                                     ; 30      ;
; niosII_system:NIOSII|niosII_system_burst_19:the_niosII_system_burst_19|state_idle                                                                                                                                                                                              ; 30      ;
; niosII_system:NIOSII|niosII_system_burst_12_downstream_arbitrator:the_niosII_system_burst_12_downstream|r_3~1                                                                                                                                                                  ; 30      ;
; niosII_system:NIOSII|niosII_system_burst_6:the_niosII_system_burst_6|upstream_readdatavalid                                                                                                                                                                                    ; 30      ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                                                                                           ; 29      ;
; niosII_system:NIOSII|cpu:the_cpu|D_ic_fill_starting~1                                                                                                                                                                                                                          ; 29      ;
; niosII_system:NIOSII|cpu:the_cpu|E_ctrl_alu_subtract                                                                                                                                                                                                                           ; 29      ;
; niosII_system:NIOSII|sdram:the_sdram|m_state[5]                                                                                                                                                                                                                                ; 29      ;
; niosII_system:NIOSII|cpu:the_cpu|A_wr_data_unfiltered[21]~51                                                                                                                                                                                                                   ; 28      ;
; niosII_system:NIOSII|cpu:the_cpu|A_wr_data_unfiltered[21]~35                                                                                                                                                                                                                   ; 28      ;
; niosII_system:NIOSII|niosII_system_burst_10_upstream_arbitrator:the_niosII_system_burst_10_upstream|niosII_system_burst_10_upstream_this_cycle_is_the_last_burst~1                                                                                                             ; 28      ;
; niosII_system:NIOSII|niosII_system_burst_10_downstream_arbitrator:the_niosII_system_burst_10_downstream|r_3~1                                                                                                                                                                  ; 28      ;
; niosII_system:NIOSII|niosII_system_burst_11:the_niosII_system_burst_11|pending_register_enable                                                                                                                                                                                 ; 28      ;
; sld_hub:auto_hub|irf_reg[1][0]                                                                                                                                                                                                                                                 ; 27      ;
; niosII_system:NIOSII|cpu:the_cpu|D_src2_hazard_E                                                                                                                                                                                                                               ; 27      ;
; niosII_system:NIOSII|niosII_system_burst_12:the_niosII_system_burst_12|state_idle                                                                                                                                                                                              ; 27      ;
; niosII_system:NIOSII|cpu:the_cpu|E_hbreak_req                                                                                                                                                                                                                                  ; 27      ;
; niosII_system:NIOSII|sdram:the_sdram|refresh_request                                                                                                                                                                                                                           ; 27      ;
; niosII_system:NIOSII|cpu_instruction_master_arbitrator:the_cpu_instruction_master|cpu_instruction_master_readdata[16]~2                                                                                                                                                        ; 26      ;
; niosII_system:NIOSII|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata~19                                                                                                                                                                                ; 26      ;
; niosII_system:NIOSII|cpu:the_cpu|A_WE_StdLogicVector~2                                                                                                                                                                                                                         ; 26      ;
; niosII_system:NIOSII|niosII_system_burst_11_upstream_arbitrator:the_niosII_system_burst_11_upstream|module_input23~1                                                                                                                                                           ; 26      ;
; niosII_system:NIOSII|niosII_system_burst_3_upstream_arbitrator:the_niosII_system_burst_3_upstream|module_input95~0                                                                                                                                                             ; 26      ;
; niosII_system:NIOSII|sdram:the_sdram|Mux40~2                                                                                                                                                                                                                                   ; 26      ;
; niosII_system:NIOSII|cpu:the_cpu|d_address_offset_field[2]                                                                                                                                                                                                                     ; 26      ;
; niosII_system:NIOSII|cpu:the_cpu|D_ctrl_a_not_src                                                                                                                                                                                                                              ; 25      ;
; niosII_system:NIOSII|cpu:the_cpu|A_ld_align_sh16                                                                                                                                                                                                                               ; 25      ;
; niosII_system:NIOSII|niosII_system_burst_13:the_niosII_system_burst_13|pending_register_enable                                                                                                                                                                                 ; 25      ;
; niosII_system:NIOSII|niosII_system_burst_20_upstream_arbitrator:the_niosII_system_burst_20_upstream|internal_cpu_data_master_granted_niosII_system_burst_20_upstream                                                                                                           ; 25      ;
; niosII_system:NIOSII|cpu:the_cpu|D_bht_data[1]                                                                                                                                                                                                                                 ; 25      ;
; niosII_system:NIOSII|niosII_system_burst_19_upstream_arbitrator:the_niosII_system_burst_19_upstream|niosII_system_burst_19_upstream_this_cycle_is_the_last_burst~12                                                                                                            ; 24      ;
; niosII_system:NIOSII|niosII_system_burst_15:the_niosII_system_burst_15|reg_downstream_nativeaddress[1]                                                                                                                                                                         ; 24      ;
; niosII_system:NIOSII|niosII_system_burst_15:the_niosII_system_burst_15|reg_downstream_nativeaddress[2]                                                                                                                                                                         ; 24      ;
; niosII_system:NIOSII|niosII_system_burst_5:the_niosII_system_burst_5|reg_downstream_nativeaddress[1]                                                                                                                                                                           ; 24      ;
; niosII_system:NIOSII|niosII_system_burst_5:the_niosII_system_burst_5|reg_downstream_nativeaddress[2]                                                                                                                                                                           ; 24      ;
; niosII_system:NIOSII|cpu:the_cpu|E_ctrl_exception                                                                                                                                                                                                                              ; 24      ;
; niosII_system:NIOSII|cpu:the_cpu|E_ctrl_crst                                                                                                                                                                                                                                   ; 24      ;
; niosII_system:NIOSII|cpu:the_cpu|E_ctrl_break                                                                                                                                                                                                                                  ; 24      ;
; niosII_system:NIOSII|cpu:the_cpu|E_valid_jmp_indirect                                                                                                                                                                                                                          ; 24      ;
; niosII_system:NIOSII|cpu:the_cpu|A_data_ram_ld_align_fill_bit                                                                                                                                                                                                                  ; 24      ;
; niosII_system:NIOSII|cpu:the_cpu|E_ctrl_br_cond_nxt~1                                                                                                                                                                                                                          ; 24      ;
; niosII_system:NIOSII|cpu:the_cpu|ic_fill_line[6]                                                                                                                                                                                                                               ; 24      ;
; niosII_system:NIOSII|niosII_system_burst_5_downstream_arbitrator:the_niosII_system_burst_5_downstream|r_3~0                                                                                                                                                                    ; 24      ;
; niosII_system:NIOSII|niosII_system_burst_15_downstream_arbitrator:the_niosII_system_burst_15_downstream|r_0~0                                                                                                                                                                  ; 24      ;
; niosII_system:NIOSII|cpu_data_master_arbitrator:the_cpu_data_master|internal_cpu_data_master_dbs_address[1]                                                                                                                                                                    ; 24      ;
; niosII_system:NIOSII|niosII_system_burst_15:the_niosII_system_burst_15|reg_downstream_nativeaddress[0]                                                                                                                                                                         ; 23      ;
; niosII_system:NIOSII|niosII_system_burst_5:the_niosII_system_burst_5|reg_downstream_nativeaddress[0]                                                                                                                                                                           ; 23      ;
; niosII_system:NIOSII|cpu:the_cpu|E_ctrl_jmp_indirect                                                                                                                                                                                                                           ; 23      ;
; niosII_system:NIOSII|niosII_system_burst_2_upstream_arbitrator:the_niosII_system_burst_2_upstream|rdv_fifo_for_cpu_instruction_master_to_niosII_system_burst_2_upstream_module:rdv_fifo_for_cpu_instruction_master_to_niosII_system_burst_2_upstream|updated_one_count~0       ; 23      ;
; niosII_system:NIOSII|cpu:the_cpu|ic_fill_line[7]                                                                                                                                                                                                                               ; 23      ;
; niosII_system:NIOSII|cpu:the_cpu|ic_fill_line[5]                                                                                                                                                                                                                               ; 23      ;
; niosII_system:NIOSII|cpu:the_cpu|ic_fill_line[4]                                                                                                                                                                                                                               ; 23      ;
; niosII_system:NIOSII|cpu:the_cpu|ic_fill_line[3]                                                                                                                                                                                                                               ; 23      ;
; niosII_system:NIOSII|cpu:the_cpu|ic_fill_line[2]                                                                                                                                                                                                                               ; 23      ;
; niosII_system:NIOSII|cpu:the_cpu|ic_fill_line[1]                                                                                                                                                                                                                               ; 23      ;
; niosII_system:NIOSII|cpu:the_cpu|ic_fill_line[0]                                                                                                                                                                                                                               ; 23      ;
; niosII_system:NIOSII|niosII_system_burst_20:the_niosII_system_burst_20|pending_register_enable                                                                                                                                                                                 ; 23      ;
; niosII_system:NIOSII|niosII_system_burst_14_downstream_arbitrator:the_niosII_system_burst_14_downstream|r_3~0                                                                                                                                                                  ; 23      ;
; niosII_system:NIOSII|niosII_system_burst_20:the_niosII_system_burst_20|state_idle                                                                                                                                                                                              ; 23      ;
; niosII_system:NIOSII|sdram:the_sdram|init_done                                                                                                                                                                                                                                 ; 23      ;
; niosII_system:NIOSII|cpu:the_cpu|d_address_line_field[0]                                                                                                                                                                                                                       ; 23      ;
; sld_hub:auto_hub|hub_mode_reg[1]                                                                                                                                                                                                                                               ; 22      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                   ; 22      ;
; niosII_system:NIOSII|niosII_system_burst_19_downstream_arbitrator:the_niosII_system_burst_19_downstream|r_3~1                                                                                                                                                                  ; 22      ;
; niosII_system:NIOSII|niosII_system_burst_20:the_niosII_system_burst_20|pending_register_enable~0                                                                                                                                                                               ; 22      ;
; niosII_system:NIOSII|niosII_system_burst_16_downstream_arbitrator:the_niosII_system_burst_16_downstream|r_0~0                                                                                                                                                                  ; 22      ;
; niosII_system:NIOSII|cpu:the_cpu|E_regnum_a_cmp_D                                                                                                                                                                                                                              ; 22      ;
; niosII_system:NIOSII|cpu:the_cpu|D_iw[14]                                                                                                                                                                                                                                      ; 21      ;
; niosII_system:NIOSII|cpu:the_cpu|D_iw[13]                                                                                                                                                                                                                                      ; 21      ;
; niosII_system:NIOSII|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_niosII_system_burst_10_downstream_to_sdram_s1_module:rdv_fifo_for_niosII_system_burst_10_downstream_to_sdram_s1|stage_0                                                                                     ; 21      ;
; niosII_system:NIOSII|cpu:the_cpu|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                    ; 21      ;
; niosII_system:NIOSII|sdram:the_sdram|i_state[1]                                                                                                                                                                                                                                ; 21      ;
; niosII_system:NIOSII|sdram:the_sdram|i_state[2]                                                                                                                                                                                                                                ; 21      ;
; niosII_system:NIOSII|sdram_s1_arbitrator:the_sdram_s1|internal_niosII_system_burst_11_downstream_granted_sdram_s1~0                                                                                                                                                            ; 21      ;
; niosII_system:NIOSII|niosII_system_burst_15:the_niosII_system_burst_15|upstream_readdatavalid                                                                                                                                                                                  ; 21      ;
; niosII_system:NIOSII|niosII_system_burst_14:the_niosII_system_burst_14|upstream_readdatavalid                                                                                                                                                                                  ; 21      ;
; niosII_system:NIOSII|niosII_system_burst_11_upstream_arbitrator:the_niosII_system_burst_11_upstream|niosII_system_burst_11_upstream_load_fifo                                                                                                                                  ; 21      ;
; niosII_system:NIOSII|niosII_system_burst_17_downstream_arbitrator:the_niosII_system_burst_17_downstream|r_3~0                                                                                                                                                                  ; 21      ;
; niosII_system:NIOSII|niosII_system_burst_18_downstream_arbitrator:the_niosII_system_burst_18_downstream|r_3~0                                                                                                                                                                  ; 21      ;
; niosII_system:NIOSII|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                       ; 21      ;
; niosII_system:NIOSII|cpu:the_cpu|E_ctrl_shift_rot_right                                                                                                                                                                                                                        ; 20      ;
; niosII_system:NIOSII|cpu:the_cpu|ic_fill_dp_offset[0]                                                                                                                                                                                                                          ; 20      ;
; niosII_system:NIOSII|cpu:the_cpu|D_iw[16]                                                                                                                                                                                                                                      ; 20      ;
; niosII_system:NIOSII|niosII_system_burst_3:the_niosII_system_burst_3|pending_register_enable                                                                                                                                                                                   ; 20      ;
; niosII_system:NIOSII|niosII_system_burst_16:the_niosII_system_burst_16|upstream_readdatavalid                                                                                                                                                                                  ; 20      ;
; niosII_system:NIOSII|cpu:the_cpu|A_dc_wb_wr_want_dmaster                                                                                                                                                                                                                       ; 20      ;
; niosII_system:NIOSII|cpu:the_cpu|d_address_tag_field_nxt~0                                                                                                                                                                                                                     ; 20      ;
; niosII_system:NIOSII|niosII_system_burst_5:the_niosII_system_burst_5|upstream_readdatavalid                                                                                                                                                                                    ; 20      ;
; niosII_system:NIOSII|niosII_system_burst_1_upstream_arbitrator:the_niosII_system_burst_1_upstream|internal_cpu_data_master_qualified_request_niosII_system_burst_1_upstream~0                                                                                                  ; 20      ;
; niosII_system:NIOSII|cpu:the_cpu|d_address_line_field[2]                                                                                                                                                                                                                       ; 20      ;
; niosII_system:NIOSII|cpu:the_cpu|A_WE_StdLogicVector~104                                                                                                                                                                                                                       ; 19      ;
; niosII_system:NIOSII|cpu:the_cpu|A_WE_StdLogicVector~100                                                                                                                                                                                                                       ; 19      ;
; niosII_system:NIOSII|cpu:the_cpu|A_WE_StdLogicVector~96                                                                                                                                                                                                                        ; 19      ;
; niosII_system:NIOSII|cpu:the_cpu|A_WE_StdLogicVector~92                                                                                                                                                                                                                        ; 19      ;
; niosII_system:NIOSII|cpu:the_cpu|A_WE_StdLogicVector~88                                                                                                                                                                                                                        ; 19      ;
; niosII_system:NIOSII|cpu:the_cpu|A_WE_StdLogicVector~84                                                                                                                                                                                                                        ; 19      ;
; niosII_system:NIOSII|cpu:the_cpu|A_WE_StdLogicVector~80                                                                                                                                                                                                                        ; 19      ;
; niosII_system:NIOSII|cpu:the_cpu|A_WE_StdLogicVector~76                                                                                                                                                                                                                        ; 19      ;
; niosII_system:NIOSII|cpu:the_cpu|i_readdatavalid_d1                                                                                                                                                                                                                            ; 19      ;
; niosII_system:NIOSII|niosII_system_burst_19_upstream_arbitrator:the_niosII_system_burst_19_upstream|niosII_system_burst_19_upstream_load_fifo                                                                                                                                  ; 19      ;
; niosII_system:NIOSII|cpu:the_cpu|D_iw[15]                                                                                                                                                                                                                                      ; 19      ;
; niosII_system:NIOSII|cpu:the_cpu|D_iw[11]                                                                                                                                                                                                                                      ; 19      ;
; niosII_system:NIOSII|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_niosII_system_burst_10_downstream_to_sdram_s1_module:rdv_fifo_for_niosII_system_burst_10_downstream_to_sdram_s1|fifo_contains_ones_n                                                                        ; 19      ;
; niosII_system:NIOSII|cpu:the_cpu|E_iw[0]                                                                                                                                                                                                                                       ; 19      ;
; niosII_system:NIOSII|niosII_system_burst_19_upstream_arbitrator:the_niosII_system_burst_19_upstream|internal_cpu_instruction_master_requests_niosII_system_burst_19_upstream~1                                                                                                 ; 19      ;
; niosII_system:NIOSII|niosII_system_burst_11:the_niosII_system_burst_11|state_idle                                                                                                                                                                                              ; 19      ;
; niosII_system:NIOSII|niosII_system_burst_1_upstream_arbitrator:the_niosII_system_burst_1_upstream|cpu_data_master_requests_niosII_system_burst_1_upstream~0                                                                                                                    ; 19      ;
; niosII_system:NIOSII|cpu:the_cpu|d_address_offset_field[1]                                                                                                                                                                                                                     ; 19      ;
; niosII_system:NIOSII|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|internal_sr[17]~83                                                                    ; 18      ;
; niosII_system:NIOSII|cpu_instruction_master_arbitrator:the_cpu_instruction_master|process_2~0                                                                                                                                                                                  ; 18      ;
; niosII_system:NIOSII|cpu:the_cpu|ic_fill_dp_offset[1]                                                                                                                                                                                                                          ; 18      ;
; niosII_system:NIOSII|cpu:the_cpu|A_ctrl_ld_signed                                                                                                                                                                                                                              ; 18      ;
; niosII_system:NIOSII|niosII_system_burst_10_upstream_arbitrator:the_niosII_system_burst_10_upstream|niosII_system_burst_10_upstream_load_fifo                                                                                                                                  ; 18      ;
; niosII_system:NIOSII|niosII_system_burst_12_upstream_arbitrator:the_niosII_system_burst_12_upstream|internal_cpu_instruction_master_granted_niosII_system_burst_12_upstream~1                                                                                                  ; 18      ;
; niosII_system:NIOSII|cpu:the_cpu|E_alu_result[17]~4                                                                                                                                                                                                                            ; 18      ;
; niosII_system:NIOSII|niosII_system_burst_2_downstream_arbitrator:the_niosII_system_burst_2_downstream|r_0~0                                                                                                                                                                    ; 18      ;
; niosII_system:NIOSII|niosII_system_burst_19_upstream_arbitrator:the_niosII_system_burst_19_upstream|internal_cpu_instruction_master_qualified_request_niosII_system_burst_19_upstream~1                                                                                        ; 18      ;
; niosII_system:NIOSII|niosII_system_burst_20_upstream_arbitrator:the_niosII_system_burst_20_upstream|niosII_system_burst_20_upstream_this_cycle_is_the_last_burst~1                                                                                                             ; 18      ;
; niosII_system:NIOSII|cpu:the_cpu|M_valid_from_E                                                                                                                                                                                                                                ; 18      ;
; niosII_system:NIOSII|niosII_system_burst_13_upstream_arbitrator:the_niosII_system_burst_13_upstream|internal_cpu_data_master_qualified_request_niosII_system_burst_13_upstream~2                                                                                               ; 18      ;
; niosII_system:NIOSII|niosII_system_burst_20_upstream_arbitrator:the_niosII_system_burst_20_upstream|niosII_system_burst_20_upstream_in_a_read_cycle~0                                                                                                                          ; 18      ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|p1_sram_IF_0_tsb_write_n~0                                                                                                                                                                               ; 18      ;
; niosII_system:NIOSII|niosII_system_burst_16:the_niosII_system_burst_16|reg_downstream_write                                                                                                                                                                                    ; 18      ;
; niosII_system:NIOSII|niosII_system_burst_1:the_niosII_system_burst_1|pending_register_enable                                                                                                                                                                                   ; 17      ;
; niosII_system:NIOSII|jtag_uart:the_jtag_uart|read_0                                                                                                                                                                                                                            ; 17      ;
; niosII_system:NIOSII|cpu:the_cpu|A_WE_StdLogicVector~140                                                                                                                                                                                                                       ; 17      ;
; niosII_system:NIOSII|cpu:the_cpu|A_WE_StdLogicVector~136                                                                                                                                                                                                                       ; 17      ;
; niosII_system:NIOSII|cpu:the_cpu|A_WE_StdLogicVector~132                                                                                                                                                                                                                       ; 17      ;
; niosII_system:NIOSII|cpu:the_cpu|A_slow_ld_data_sign_bit~2                                                                                                                                                                                                                     ; 17      ;
; niosII_system:NIOSII|niosII_system_burst_12_upstream_arbitrator:the_niosII_system_burst_12_upstream|niosII_system_burst_12_upstream_this_cycle_is_the_last_burst~2                                                                                                             ; 17      ;
; niosII_system:NIOSII|cpu:the_cpu|ic_fill_dp_offset[2]                                                                                                                                                                                                                          ; 17      ;
; niosII_system:NIOSII|niosII_system_burst_18:the_niosII_system_burst_18|reg_downstream_nativeaddress[0]                                                                                                                                                                         ; 17      ;
; niosII_system:NIOSII|niosII_system_burst_17:the_niosII_system_burst_17|reg_downstream_nativeaddress[0]                                                                                                                                                                         ; 17      ;
; niosII_system:NIOSII|cpu:the_cpu|D_iw[21]                                                                                                                                                                                                                                      ; 17      ;
; niosII_system:NIOSII|cpu:the_cpu|A_ld_align_byte2_byte3_fill                                                                                                                                                                                                                   ; 17      ;
; niosII_system:NIOSII|cpu:the_cpu|D_ctrl_hi_imm16~0                                                                                                                                                                                                                             ; 17      ;
; niosII_system:NIOSII|sdram:the_sdram|m_data[0]~0                                                                                                                                                                                                                               ; 17      ;
; niosII_system:NIOSII|niosII_system_burst_0_downstream_arbitrator:the_niosII_system_burst_0_downstream|r_0~1                                                                                                                                                                    ; 17      ;
; niosII_system:NIOSII|niosII_system_burst_1_upstream_arbitrator:the_niosII_system_burst_1_upstream|module_input11~0                                                                                                                                                             ; 17      ;
; niosII_system:NIOSII|sdram:the_sdram|i_state[0]                                                                                                                                                                                                                                ; 17      ;
; niosII_system:NIOSII|niosII_system_burst_1_upstream_arbitrator:the_niosII_system_burst_1_upstream|niosII_system_burst_1_upstream_this_cycle_is_the_last_burst~1                                                                                                                ; 17      ;
; niosII_system:NIOSII|niosII_system_burst_17_upstream_arbitrator:the_niosII_system_burst_17_upstream|niosII_system_burst_17_upstream_this_cycle_is_the_last_burst~1                                                                                                             ; 17      ;
; niosII_system:NIOSII|niosII_system_burst_20:the_niosII_system_burst_20|upstream_read_run                                                                                                                                                                                       ; 17      ;
; niosII_system:NIOSII|niosII_system_burst_14:the_niosII_system_burst_14|reg_downstream_nativeaddress[0]                                                                                                                                                                         ; 17      ;
; niosII_system:NIOSII|niosII_system_burst_14:the_niosII_system_burst_14|reg_downstream_nativeaddress[1]                                                                                                                                                                         ; 17      ;
; niosII_system:NIOSII|cpu:the_cpu|d_address_offset_field[0]                                                                                                                                                                                                                     ; 17      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                                   ; 16      ;
; niosII_system:NIOSII|niosII_system_burst_11_upstream_arbitrator:the_niosII_system_burst_11_upstream|internal_cpu_data_master_granted_niosII_system_burst_11_upstream~5                                                                                                         ; 16      ;
; niosII_system:NIOSII|uart_1:the_uart_1|uart_1_rx:the_uart_1_rx|altera_std_synchronizer:the_altera_std_synchronizer|dreg[0]                                                                                                                                                     ; 16      ;
; niosII_system:NIOSII|uart_0:the_uart_0|uart_0_rx:the_uart_0_rx|altera_std_synchronizer:the_altera_std_synchronizer|dreg[0]                                                                                                                                                     ; 16      ;
; niosII_system:NIOSII|high_res_timer:the_high_res_timer|period_h_wr_strobe                                                                                                                                                                                                      ; 16      ;
; niosII_system:NIOSII|high_res_timer:the_high_res_timer|period_l_wr_strobe                                                                                                                                                                                                      ; 16      ;
; niosII_system:NIOSII|sys_clk_timer:the_sys_clk_timer|period_h_wr_strobe                                                                                                                                                                                                        ; 16      ;
; niosII_system:NIOSII|sys_clk_timer:the_sys_clk_timer|period_l_wr_strobe                                                                                                                                                                                                        ; 16      ;
; niosII_system:NIOSII|sys_clk_timer:the_sys_clk_timer|Equal6~2                                                                                                                                                                                                                  ; 16      ;
; niosII_system:NIOSII|sys_clk_timer:the_sys_clk_timer|Equal6~1                                                                                                                                                                                                                  ; 16      ;
; niosII_system:NIOSII|sys_clk_timer:the_sys_clk_timer|Equal6~0                                                                                                                                                                                                                  ; 16      ;
; niosII_system:NIOSII|high_res_timer:the_high_res_timer|Equal6~2                                                                                                                                                                                                                ; 16      ;
; niosII_system:NIOSII|high_res_timer:the_high_res_timer|Equal6~1                                                                                                                                                                                                                ; 16      ;
; niosII_system:NIOSII|high_res_timer:the_high_res_timer|Equal6~0                                                                                                                                                                                                                ; 16      ;
; niosII_system:NIOSII|cpu_data_master_arbitrator:the_cpu_data_master|process_2~0                                                                                                                                                                                                ; 16      ;
; niosII_system:NIOSII|cpu:the_cpu|dc_data_rd_port_addr[10]~21                                                                                                                                                                                                                   ; 16      ;
; niosII_system:NIOSII|cpu:the_cpu|dc_data_rd_port_addr[9]~19                                                                                                                                                                                                                    ; 16      ;
; niosII_system:NIOSII|cpu:the_cpu|dc_data_rd_port_addr[8]~17                                                                                                                                                                                                                    ; 16      ;
; niosII_system:NIOSII|cpu:the_cpu|dc_data_rd_port_addr[7]~15                                                                                                                                                                                                                    ; 16      ;
; niosII_system:NIOSII|cpu:the_cpu|dc_data_rd_port_addr[6]~13                                                                                                                                                                                                                    ; 16      ;
; niosII_system:NIOSII|cpu:the_cpu|dc_data_rd_port_addr[5]~11                                                                                                                                                                                                                    ; 16      ;
; niosII_system:NIOSII|cpu:the_cpu|dc_data_rd_port_addr[4]~9                                                                                                                                                                                                                     ; 16      ;
; niosII_system:NIOSII|cpu:the_cpu|dc_data_rd_port_addr[3]~7                                                                                                                                                                                                                     ; 16      ;
; niosII_system:NIOSII|cpu:the_cpu|dc_data_rd_port_addr[2]~5                                                                                                                                                                                                                     ; 16      ;
; niosII_system:NIOSII|cpu:the_cpu|dc_data_rd_port_addr[1]~3                                                                                                                                                                                                                     ; 16      ;
; niosII_system:NIOSII|cpu:the_cpu|dc_data_rd_port_addr[0]~1                                                                                                                                                                                                                     ; 16      ;
; niosII_system:NIOSII|cpu:the_cpu|dc_data_wr_port_addr[10]~13                                                                                                                                                                                                                   ; 16      ;
; niosII_system:NIOSII|cpu:the_cpu|dc_data_wr_port_addr[9]~12                                                                                                                                                                                                                    ; 16      ;
; niosII_system:NIOSII|cpu:the_cpu|dc_data_wr_port_addr[8]~11                                                                                                                                                                                                                    ; 16      ;
; niosII_system:NIOSII|cpu:the_cpu|dc_data_wr_port_addr[7]~10                                                                                                                                                                                                                    ; 16      ;
; niosII_system:NIOSII|cpu:the_cpu|dc_data_wr_port_addr[6]~9                                                                                                                                                                                                                     ; 16      ;
; niosII_system:NIOSII|cpu:the_cpu|dc_data_wr_port_addr[5]~8                                                                                                                                                                                                                     ; 16      ;
; niosII_system:NIOSII|cpu:the_cpu|dc_data_wr_port_addr[4]~7                                                                                                                                                                                                                     ; 16      ;
; niosII_system:NIOSII|cpu:the_cpu|dc_data_wr_port_addr[3]~6                                                                                                                                                                                                                     ; 16      ;
; niosII_system:NIOSII|cpu:the_cpu|dc_data_wr_port_addr[2]~5                                                                                                                                                                                                                     ; 16      ;
; niosII_system:NIOSII|cpu:the_cpu|dc_data_wr_port_addr[1]~3                                                                                                                                                                                                                     ; 16      ;
; niosII_system:NIOSII|cpu:the_cpu|dc_data_wr_port_addr[0]~1                                                                                                                                                                                                                     ; 16      ;
; niosII_system:NIOSII|cpu:the_cpu|dc_data_wr_port_en                                                                                                                                                                                                                            ; 16      ;
; niosII_system:NIOSII|niosII_system_burst_18:the_niosII_system_burst_18|reg_downstream_nativeaddress[2]                                                                                                                                                                         ; 16      ;
; niosII_system:NIOSII|niosII_system_burst_18:the_niosII_system_burst_18|reg_downstream_nativeaddress[1]                                                                                                                                                                         ; 16      ;
; niosII_system:NIOSII|niosII_system_burst_17:the_niosII_system_burst_17|reg_downstream_nativeaddress[2]                                                                                                                                                                         ; 16      ;
; niosII_system:NIOSII|niosII_system_burst_17:the_niosII_system_burst_17|reg_downstream_nativeaddress[1]                                                                                                                                                                         ; 16      ;
; niosII_system:NIOSII|jtag_uart:the_jtag_uart|fifo_wr                                                                                                                                                                                                                           ; 16      ;
; niosII_system:NIOSII|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|internal_sr[17]~16                                                                    ; 16      ;
; niosII_system:NIOSII|cpu:the_cpu|D_ctrl_hi_imm16~1                                                                                                                                                                                                                             ; 16      ;
; niosII_system:NIOSII|cpu:the_cpu|A_wr_data_unfiltered[9]~34                                                                                                                                                                                                                    ; 16      ;
; niosII_system:NIOSII|cpu:the_cpu|A_dc_fill_starting_d1                                                                                                                                                                                                                         ; 16      ;
; niosII_system:NIOSII|cpu:the_cpu|D_iw[3]                                                                                                                                                                                                                                       ; 16      ;
; niosII_system:NIOSII|niosII_system_burst_0_upstream_arbitrator:the_niosII_system_burst_0_upstream|rdv_fifo_for_cpu_instruction_master_to_niosII_system_burst_0_upstream_module:rdv_fifo_for_cpu_instruction_master_to_niosII_system_burst_0_upstream|updated_one_count~2       ; 16      ;
; niosII_system:NIOSII|niosII_system_burst_0_upstream_arbitrator:the_niosII_system_burst_0_upstream|niosII_system_burst_0_upstream_this_cycle_is_the_last_burst~1                                                                                                                ; 16      ;
; niosII_system:NIOSII|sdram:the_sdram|m_data[0]~1                                                                                                                                                                                                                               ; 16      ;
; niosII_system:NIOSII|sdram_s1_arbitrator:the_sdram_s1|module_input137~0                                                                                                                                                                                                        ; 16      ;
; niosII_system:NIOSII|niosII_system_burst_21_upstream_arbitrator:the_niosII_system_burst_21_upstream|module_input89~0                                                                                                                                                           ; 16      ;
; niosII_system:NIOSII|sdram:the_sdram|oe                                                                                                                                                                                                                                        ; 16      ;
; niosII_system:NIOSII|niosII_system_burst_16_upstream_arbitrator:the_niosII_system_burst_16_upstream|niosII_system_burst_16_upstream_this_cycle_is_the_last_burst~1                                                                                                             ; 16      ;
; niosII_system:NIOSII|niosII_system_burst_14_upstream_arbitrator:the_niosII_system_burst_14_upstream|niosII_system_burst_14_upstream_this_cycle_is_the_last_burst~1                                                                                                             ; 16      ;
; niosII_system:NIOSII|niosII_system_burst_18:the_niosII_system_burst_18|upstream_readdatavalid                                                                                                                                                                                  ; 16      ;
; niosII_system:NIOSII|niosII_system_burst_5_upstream_arbitrator:the_niosII_system_burst_5_upstream|niosII_system_burst_5_upstream_this_cycle_is_the_last_burst~1                                                                                                                ; 16      ;
; niosII_system:NIOSII|niosII_system_burst_9_upstream_arbitrator:the_niosII_system_burst_9_upstream|niosII_system_burst_9_upstream_this_cycle_is_the_last_burst~1                                                                                                                ; 16      ;
; niosII_system:NIOSII|niosII_system_burst_7_upstream_arbitrator:the_niosII_system_burst_7_upstream|niosII_system_burst_7_upstream_this_cycle_is_the_last_burst~1                                                                                                                ; 16      ;
; niosII_system:NIOSII|niosII_system_burst_8_downstream_arbitrator:the_niosII_system_burst_8_downstream|r_0~0                                                                                                                                                                    ; 16      ;
; niosII_system:NIOSII|niosII_system_burst_21_upstream_arbitrator:the_niosII_system_burst_21_upstream|internal_cpu_data_master_qualified_request_niosII_system_burst_21_upstream~3                                                                                               ; 16      ;
; niosII_system:NIOSII|niosII_system_burst_15_upstream_arbitrator:the_niosII_system_burst_15_upstream|internal_cpu_data_master_granted_niosII_system_burst_15_upstream~1                                                                                                         ; 16      ;
; niosII_system:NIOSII|seven_seg_pio:the_seven_seg_pio|process_0~0                                                                                                                                                                                                               ; 16      ;
; niosII_system:NIOSII|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|Equal1~0                                                                                                                                                                            ; 16      ;
; niosII_system:NIOSII|niosII_system_burst_0:the_niosII_system_burst_0|reg_downstream_address[10]                                                                                                                                                                                ; 15      ;
; niosII_system:NIOSII|cpu:the_cpu|D_src2[30]~0                                                                                                                                                                                                                                  ; 15      ;
; niosII_system:NIOSII|cpu:the_cpu|Equal59~1                                                                                                                                                                                                                                     ; 15      ;
; niosII_system:NIOSII|cpu:the_cpu|D_ctrl_b_is_dst                                                                                                                                                                                                                               ; 15      ;
; niosII_system:NIOSII|cpu:the_cpu|D_iw[0]                                                                                                                                                                                                                                       ; 15      ;
; niosII_system:NIOSII|cpu:the_cpu|D_iw[4]                                                                                                                                                                                                                                       ; 15      ;
; niosII_system:NIOSII|niosII_system_burst_13:the_niosII_system_burst_13|transactions_remaining~0                                                                                                                                                                                ; 15      ;
; niosII_system:NIOSII|niosII_system_burst_21_downstream_arbitrator:the_niosII_system_burst_21_downstream|r_3~1                                                                                                                                                                  ; 15      ;
; niosII_system:NIOSII|cpu:the_cpu|E_iw[2]                                                                                                                                                                                                                                       ; 15      ;
; niosII_system:NIOSII|cpu:the_cpu|E_iw[1]                                                                                                                                                                                                                                       ; 15      ;
; niosII_system:NIOSII|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_a                                                            ; 15      ;
; niosII_system:NIOSII|niosII_system_burst_15_upstream_arbitrator:the_niosII_system_burst_15_upstream|niosII_system_burst_15_upstream_this_cycle_is_the_last_burst~1                                                                                                             ; 15      ;
; niosII_system:NIOSII|niosII_system_burst_18_upstream_arbitrator:the_niosII_system_burst_18_upstream|niosII_system_burst_18_upstream_this_cycle_is_the_last_burst~1                                                                                                             ; 15      ;
; niosII_system:NIOSII|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_niosII_system_burst_11_downstream_to_sdram_s1_module:rdv_fifo_for_niosII_system_burst_11_downstream_to_sdram_s1|stage_0                                                                                     ; 15      ;
; niosII_system:NIOSII|niosII_system_burst_8_upstream_arbitrator:the_niosII_system_burst_8_upstream|niosII_system_burst_8_upstream_this_cycle_is_the_last_burst~1                                                                                                                ; 15      ;
; niosII_system:NIOSII|niosII_system_burst_4_upstream_arbitrator:the_niosII_system_burst_4_upstream|niosII_system_burst_4_upstream_this_cycle_is_the_last_burst~1                                                                                                                ; 15      ;
; niosII_system:NIOSII|niosII_system_burst_6_upstream_arbitrator:the_niosII_system_burst_6_upstream|niosII_system_burst_6_upstream_this_cycle_is_the_last_burst~1                                                                                                                ; 15      ;
; niosII_system:NIOSII|niosII_system_burst_18_upstream_arbitrator:the_niosII_system_burst_18_upstream|internal_cpu_data_master_granted_niosII_system_burst_18_upstream                                                                                                           ; 15      ;
; niosII_system:NIOSII|niosII_system_burst_6_downstream_arbitrator:the_niosII_system_burst_6_downstream|r_0~0                                                                                                                                                                    ; 15      ;
; niosII_system:NIOSII|niosII_system_burst_13_upstream_arbitrator:the_niosII_system_burst_13_upstream|cpu_data_master_requests_niosII_system_burst_13_upstream                                                                                                                   ; 15      ;
; niosII_system:NIOSII|niosII_system_burst_21:the_niosII_system_burst_21|state_idle                                                                                                                                                                                              ; 15      ;
; niosII_system:NIOSII|niosII_system_burst_21_upstream_arbitrator:the_niosII_system_burst_21_upstream|cpu_data_master_requests_niosII_system_burst_21_upstream~1                                                                                                                 ; 15      ;
; niosII_system:NIOSII|niosII_system_burst_11_upstream_arbitrator:the_niosII_system_burst_11_upstream|internal_cpu_data_master_qualified_request_niosII_system_burst_11_upstream~1                                                                                               ; 15      ;
; niosII_system:NIOSII|niosII_system_burst_3_upstream_arbitrator:the_niosII_system_burst_3_upstream|internal_cpu_data_master_qualified_request_niosII_system_burst_3_upstream~3                                                                                                  ; 15      ;
; niosII_system:NIOSII|niosII_system_burst_3_upstream_arbitrator:the_niosII_system_burst_3_upstream|cpu_data_master_requests_niosII_system_burst_3_upstream~1                                                                                                                    ; 15      ;
; niosII_system:NIOSII|niosII_system_burst_1:the_niosII_system_burst_1|reg_downstream_address[10]                                                                                                                                                                                ; 15      ;
; niosII_system:NIOSII|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entries[1]                                                                                                                                                                          ; 15      ;
; niosII_system:NIOSII|uart_1:the_uart_1|uart_1_rx:the_uart_1_rx|delayed_unxsync_rxdxx1                                                                                                                                                                                          ; 14      ;
; niosII_system:NIOSII|uart_0:the_uart_0|uart_0_rx:the_uart_0_rx|delayed_unxsync_rxdxx1                                                                                                                                                                                          ; 14      ;
; niosII_system:NIOSII|cpu:the_cpu|A_dc_xfer_rd_addr_active                                                                                                                                                                                                                      ; 14      ;
; niosII_system:NIOSII|niosII_system_burst_2_upstream_arbitrator:the_niosII_system_burst_2_upstream|niosII_system_burst_2_upstream_this_cycle_is_the_last_burst~1                                                                                                                ; 14      ;
; niosII_system:NIOSII|niosII_system_burst_10_upstream_arbitrator:the_niosII_system_burst_10_upstream|niosII_system_burst_10_upstream_move_on_to_next_transaction                                                                                                                ; 14      ;
; niosII_system:NIOSII|cpu:the_cpu|D_ic_fill_starting_d1                                                                                                                                                                                                                         ; 14      ;
; niosII_system:NIOSII|cpu:the_cpu|E_ctrl_retaddr                                                                                                                                                                                                                                ; 14      ;
; niosII_system:NIOSII|niosII_system_burst_20:the_niosII_system_burst_20|transactions_remaining~2                                                                                                                                                                                ; 14      ;
; niosII_system:NIOSII|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|internal_sr[7]~12                                                                     ; 14      ;
; niosII_system:NIOSII|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_a~0                                                          ; 14      ;
; niosII_system:NIOSII|niosII_system_burst_14_upstream_arbitrator:the_niosII_system_burst_14_upstream|niosII_system_burst_14_upstream_load_fifo                                                                                                                                  ; 14      ;
; niosII_system:NIOSII|niosII_system_burst_8:the_niosII_system_burst_8|upstream_readdatavalid                                                                                                                                                                                    ; 14      ;
; niosII_system:NIOSII|niosII_system_burst_17:the_niosII_system_burst_17|upstream_readdatavalid                                                                                                                                                                                  ; 14      ;
; niosII_system:NIOSII|niosII_system_burst_4:the_niosII_system_burst_4|upstream_readdatavalid                                                                                                                                                                                    ; 14      ;
; niosII_system:NIOSII|niosII_system_burst_13:the_niosII_system_burst_13|downstream_read                                                                                                                                                                                         ; 14      ;
; niosII_system:NIOSII|niosII_system_burst_11:the_niosII_system_burst_11|downstream_read                                                                                                                                                                                         ; 14      ;
; niosII_system:NIOSII|niosII_system_burst_1:the_niosII_system_burst_1|state_idle                                                                                                                                                                                                ; 14      ;
; niosII_system:NIOSII|cpu:the_cpu|A_dc_wb_active                                                                                                                                                                                                                                ; 14      ;
; niosII_system:NIOSII|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entries[0]                                                                                                                                                                          ; 14      ;
; niosII_system:NIOSII|niosII_system_burst_7_upstream_arbitrator:the_niosII_system_burst_7_upstream|internal_cpu_data_master_granted_niosII_system_burst_7_upstream                                                                                                              ; 14      ;
; niosII_system:NIOSII|lcd_display_control_slave_arbitrator:the_lcd_display_control_slave|lcd_display_control_slave_end_xfer~0                                                                                                                                                   ; 14      ;
; niosII_system:NIOSII|niosII_system_burst_11_upstream_arbitrator:the_niosII_system_burst_11_upstream|niosII_system_burst_11_upstream_read~4                                                                                                                                     ; 13      ;
; niosII_system:NIOSII|uart_1:the_uart_1|uart_1_rx:the_uart_1_rx|Equal0~3                                                                                                                                                                                                        ; 13      ;
; niosII_system:NIOSII|uart_0:the_uart_0|uart_0_rx:the_uart_0_rx|Equal0~3                                                                                                                                                                                                        ; 13      ;
; niosII_system:NIOSII|uart_1:the_uart_1|uart_1_tx:the_uart_1_tx|do_load_shifter                                                                                                                                                                                                 ; 13      ;
; niosII_system:NIOSII|uart_0:the_uart_0|uart_0_tx:the_uart_0_tx|do_load_shifter                                                                                                                                                                                                 ; 13      ;
; niosII_system:NIOSII|jtag_uart:the_jtag_uart|wr_rfifo                                                                                                                                                                                                                          ; 13      ;
; niosII_system:NIOSII|cpu:the_cpu|D_src2_imm[30]~13                                                                                                                                                                                                                             ; 13      ;
; niosII_system:NIOSII|cpu:the_cpu|D_src1_hazard_E                                                                                                                                                                                                                               ; 13      ;
; niosII_system:NIOSII|cpu:the_cpu|D_iw[1]                                                                                                                                                                                                                                       ; 13      ;
; niosII_system:NIOSII|niosII_system_burst_0_upstream_arbitrator:the_niosII_system_burst_0_upstream|niosII_system_burst_0_upstream_load_fifo                                                                                                                                     ; 13      ;
; niosII_system:NIOSII|niosII_system_burst_13_upstream_arbitrator:the_niosII_system_burst_13_upstream|niosII_system_burst_13_upstream_this_cycle_is_the_last_burst~2                                                                                                             ; 13      ;
; niosII_system:NIOSII|niosII_system_burst_16_upstream_arbitrator:the_niosII_system_burst_16_upstream|niosII_system_burst_16_upstream_load_fifo                                                                                                                                  ; 13      ;
; niosII_system:NIOSII|cpu:the_cpu|M_alu_result[5]                                                                                                                                                                                                                               ; 13      ;
; niosII_system:NIOSII|niosII_system_burst_15_upstream_arbitrator:the_niosII_system_burst_15_upstream|niosII_system_burst_15_upstream_load_fifo                                                                                                                                  ; 13      ;
; niosII_system:NIOSII|niosII_system_burst_18_upstream_arbitrator:the_niosII_system_burst_18_upstream|niosII_system_burst_18_upstream_load_fifo                                                                                                                                  ; 13      ;
; niosII_system:NIOSII|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_niosII_system_burst_11_downstream_to_sdram_s1_module:rdv_fifo_for_niosII_system_burst_11_downstream_to_sdram_s1|fifo_contains_ones_n                                                                        ; 13      ;
; niosII_system:NIOSII|niosII_system_burst_8_upstream_arbitrator:the_niosII_system_burst_8_upstream|niosII_system_burst_8_upstream_load_fifo                                                                                                                                     ; 13      ;
; niosII_system:NIOSII|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|niosII_system_burst_1_downstream_granted_cpu_jtag_debug_module~1                                                                                                                               ; 13      ;
; niosII_system:NIOSII|niosII_system_burst_1_upstream_arbitrator:the_niosII_system_burst_1_upstream|niosII_system_burst_1_upstream_load_fifo                                                                                                                                     ; 13      ;
; niosII_system:NIOSII|niosII_system_burst_17_upstream_arbitrator:the_niosII_system_burst_17_upstream|niosII_system_burst_17_upstream_load_fifo                                                                                                                                  ; 13      ;
; niosII_system:NIOSII|niosII_system_burst_5_upstream_arbitrator:the_niosII_system_burst_5_upstream|niosII_system_burst_5_upstream_load_fifo                                                                                                                                     ; 13      ;
; niosII_system:NIOSII|niosII_system_burst_4_upstream_arbitrator:the_niosII_system_burst_4_upstream|niosII_system_burst_4_upstream_load_fifo                                                                                                                                     ; 13      ;
; niosII_system:NIOSII|niosII_system_burst_9:the_niosII_system_burst_9|upstream_readdatavalid                                                                                                                                                                                    ; 13      ;
; niosII_system:NIOSII|niosII_system_burst_9_upstream_arbitrator:the_niosII_system_burst_9_upstream|niosII_system_burst_9_upstream_load_fifo                                                                                                                                     ; 13      ;
; niosII_system:NIOSII|niosII_system_burst_7:the_niosII_system_burst_7|upstream_readdatavalid                                                                                                                                                                                    ; 13      ;
; niosII_system:NIOSII|niosII_system_burst_7_upstream_arbitrator:the_niosII_system_burst_7_upstream|niosII_system_burst_7_upstream_load_fifo                                                                                                                                     ; 13      ;
; niosII_system:NIOSII|niosII_system_burst_6_upstream_arbitrator:the_niosII_system_burst_6_upstream|niosII_system_burst_6_upstream_load_fifo                                                                                                                                     ; 13      ;
; niosII_system:NIOSII|niosII_system_burst_11_upstream_arbitrator:the_niosII_system_burst_11_upstream|internal_cpu_data_master_granted_niosII_system_burst_11_upstream~4                                                                                                         ; 13      ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|ext_flash_s1_in_a_write_cycle~0                                                                                                                                                ; 13      ;
; niosII_system:NIOSII|sdram:the_sdram|Mux17~4                                                                                                                                                                                                                                   ; 13      ;
; niosII_system:NIOSII|lcd_display_control_slave_arbitrator:the_lcd_display_control_slave|d1_reasons_to_wait                                                                                                                                                                     ; 13      ;
; niosII_system:NIOSII|cpu:the_cpu|E_src2[3]                                                                                                                                                                                                                                     ; 13      ;
; niosII_system:NIOSII|cpu:the_cpu|E_src2[4]                                                                                                                                                                                                                                     ; 13      ;
; niosII_system:NIOSII|cpu:the_cpu|E_src2[0]                                                                                                                                                                                                                                     ; 13      ;
; niosII_system:NIOSII|cpu:the_cpu|E_src2[1]                                                                                                                                                                                                                                     ; 13      ;
; niosII_system:NIOSII|cpu:the_cpu|E_src2[2]                                                                                                                                                                                                                                     ; 13      ;
; niosII_system:NIOSII|cpu:the_cpu|internal_d_writedata[1]                                                                                                                                                                                                                       ; 13      ;
; niosII_system:NIOSII|cpu:the_cpu|internal_d_writedata[0]                                                                                                                                                                                                                       ; 13      ;
; sld_hub:auto_hub|irsr_reg[6]                                                                                                                                                                                                                                                   ; 12      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                           ; 12      ;
; niosII_system:NIOSII|uart_1:the_uart_1|uart_1_tx:the_uart_1_tx|process_4~0                                                                                                                                                                                                     ; 12      ;
; niosII_system:NIOSII|uart_0:the_uart_0|uart_0_tx:the_uart_0_tx|process_4~0                                                                                                                                                                                                     ; 12      ;
; niosII_system:NIOSII|memory_s1_arbitrator:the_memory_s1|memory_s1_address[0]~0                                                                                                                                                                                                 ; 12      ;
; niosII_system:NIOSII|cpu:the_cpu|A_wr_data_unfiltered[5]~1                                                                                                                                                                                                                     ; 12      ;
; niosII_system:NIOSII|cpu:the_cpu|A_wr_data_unfiltered[5]~0                                                                                                                                                                                                                     ; 12      ;
; niosII_system:NIOSII|niosII_system_burst_12_upstream_arbitrator:the_niosII_system_burst_12_upstream|niosII_system_burst_12_upstream_move_on_to_next_transaction~0                                                                                                              ; 12      ;
; niosII_system:NIOSII|niosII_system_burst_3_upstream_arbitrator:the_niosII_system_burst_3_upstream|niosII_system_burst_3_upstream_this_cycle_is_the_last_burst~1                                                                                                                ; 12      ;
; niosII_system:NIOSII|niosII_system_burst_11:the_niosII_system_burst_11|transactions_remaining~2                                                                                                                                                                                ; 12      ;
; niosII_system:NIOSII|memory_s1_arbitrator:the_memory_s1|niosII_system_burst_3_downstream_qualified_request_memory_s1~0                                                                                                                                                         ; 12      ;
; niosII_system:NIOSII|memory_s1_arbitrator:the_memory_s1|niosII_system_burst_2_downstream_qualified_request_memory_s1~0                                                                                                                                                         ; 12      ;
; niosII_system:NIOSII|niosII_system_burst_3:the_niosII_system_burst_3|transactions_remaining~0                                                                                                                                                                                  ; 12      ;
; niosII_system:NIOSII|cpu:the_cpu|E_iw[3]                                                                                                                                                                                                                                       ; 12      ;
; niosII_system:NIOSII|cpu:the_cpu|M_alu_result[7]                                                                                                                                                                                                                               ; 12      ;
; niosII_system:NIOSII|cpu:the_cpu|M_alu_result[6]                                                                                                                                                                                                                               ; 12      ;
; niosII_system:NIOSII|cpu:the_cpu|M_alu_result[8]                                                                                                                                                                                                                               ; 12      ;
; niosII_system:NIOSII|cpu:the_cpu|M_alu_result[9]                                                                                                                                                                                                                               ; 12      ;
; niosII_system:NIOSII|cpu:the_cpu|M_alu_result[10]                                                                                                                                                                                                                              ; 12      ;
; niosII_system:NIOSII|cpu:the_cpu|M_alu_result[11]                                                                                                                                                                                                                              ; 12      ;
; niosII_system:NIOSII|cpu:the_cpu|M_alu_result[12]                                                                                                                                                                                                                              ; 12      ;
; niosII_system:NIOSII|niosII_system_burst_13_upstream_arbitrator:the_niosII_system_burst_13_upstream|niosII_system_burst_13_upstream_move_on_to_next_transaction~0                                                                                                              ; 12      ;
; niosII_system:NIOSII|niosII_system_burst_21_upstream_arbitrator:the_niosII_system_burst_21_upstream|rdv_fifo_for_cpu_data_master_to_niosII_system_burst_21_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_21_upstream|updated_one_count~0                 ; 12      ;
; niosII_system:NIOSII|cpu_data_master_arbitrator:the_cpu_data_master|internal_cpu_data_master_dbs_address[0]                                                                                                                                                                    ; 12      ;
; niosII_system:NIOSII|niosII_system_clock_0:the_niosII_system_clock_0|niosII_system_clock_0_slave_FSM:slave_FSM|slave_state[1]                                                                                                                                                  ; 12      ;
; niosII_system:NIOSII|niosII_system_burst_21:the_niosII_system_burst_21|downstream_read                                                                                                                                                                                         ; 12      ;
; niosII_system:NIOSII|niosII_system_burst_1:the_niosII_system_burst_1|downstream_read                                                                                                                                                                                           ; 12      ;
; niosII_system:NIOSII|niosII_system_burst_3:the_niosII_system_burst_3|downstream_read                                                                                                                                                                                           ; 12      ;
; niosII_system:NIOSII|niosII_system_burst_3:the_niosII_system_burst_3|pending_register_enable~1                                                                                                                                                                                 ; 12      ;
; niosII_system:NIOSII|cpu:the_cpu|internal_d_writedata[7]                                                                                                                                                                                                                       ; 12      ;
; niosII_system:NIOSII|cpu:the_cpu|internal_d_writedata[6]                                                                                                                                                                                                                       ; 12      ;
; niosII_system:NIOSII|cpu:the_cpu|internal_d_writedata[5]                                                                                                                                                                                                                       ; 12      ;
; niosII_system:NIOSII|cpu:the_cpu|internal_d_writedata[4]                                                                                                                                                                                                                       ; 12      ;
; niosII_system:NIOSII|cpu:the_cpu|internal_d_writedata[3]                                                                                                                                                                                                                       ; 12      ;
; niosII_system:NIOSII|cpu:the_cpu|internal_d_writedata[2]                                                                                                                                                                                                                       ; 12      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                            ; 11      ;
; niosII_system:NIOSII|uart_1:the_uart_1|uart_1_rx:the_uart_1_rx|do_start_rx                                                                                                                                                                                                     ; 11      ;
; niosII_system:NIOSII|uart_0:the_uart_0|uart_0_rx:the_uart_0_rx|do_start_rx                                                                                                                                                                                                     ; 11      ;
; niosII_system:NIOSII|jtag_uart:the_jtag_uart|r_val~0                                                                                                                                                                                                                           ; 11      ;
; niosII_system:NIOSII|cpu:the_cpu|D_iw[8]                                                                                                                                                                                                                                       ; 11      ;
; niosII_system:NIOSII|cpu:the_cpu|A_ctrl_shift_rot                                                                                                                                                                                                                              ; 11      ;
; niosII_system:NIOSII|niosII_system_burst_1:the_niosII_system_burst_1|transactions_remaining~0                                                                                                                                                                                  ; 11      ;
; niosII_system:NIOSII|cpu:the_cpu|E_iw[5]                                                                                                                                                                                                                                       ; 11      ;
; niosII_system:NIOSII|sdram:the_sdram|Equal0~4                                                                                                                                                                                                                                  ; 11      ;
; niosII_system:NIOSII|niosII_system_burst_15_upstream_arbitrator:the_niosII_system_burst_15_upstream|module_input47~0                                                                                                                                                           ; 11      ;
; niosII_system:NIOSII|niosII_system_burst_18_upstream_arbitrator:the_niosII_system_burst_18_upstream|module_input65~0                                                                                                                                                           ; 11      ;
; niosII_system:NIOSII|niosII_system_burst_17_upstream_arbitrator:the_niosII_system_burst_17_upstream|module_input59~0                                                                                                                                                           ; 11      ;
; niosII_system:NIOSII|niosII_system_burst_5_upstream_arbitrator:the_niosII_system_burst_5_upstream|module_input107~0                                                                                                                                                            ; 11      ;
; niosII_system:NIOSII|niosII_system_burst_4_upstream_arbitrator:the_niosII_system_burst_4_upstream|module_input101~0                                                                                                                                                            ; 11      ;
; niosII_system:NIOSII|niosII_system_burst_9_upstream_arbitrator:the_niosII_system_burst_9_upstream|internal_cpu_data_master_granted_niosII_system_burst_9_upstream                                                                                                              ; 11      ;
; niosII_system:NIOSII|niosII_system_burst_11:the_niosII_system_burst_11|downstream_write~1                                                                                                                                                                                      ; 11      ;
; niosII_system:NIOSII|niosII_system_burst_3:the_niosII_system_burst_3|downstream_write_reg                                                                                                                                                                                      ; 11      ;
; niosII_system:NIOSII|niosII_system_burst_20:the_niosII_system_burst_20|downstream_read                                                                                                                                                                                         ; 11      ;
; niosII_system:NIOSII|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|count[9]                                                                                                                                                                            ; 11      ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|tri_state_bridge_avalon_slave_begins_xfer~0                                                                                                                                    ; 11      ;
; niosII_system:NIOSII|niosII_system_burst_16_upstream_arbitrator:the_niosII_system_burst_16_upstream|internal_cpu_data_master_granted_niosII_system_burst_16_upstream                                                                                                           ; 11      ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|niosII_system_burst_20_downstream_granted_sram_IF_0_tsb~0                                                                                                                                                ; 11      ;
; sld_hub:auto_hub|irf_reg[2][0]                                                                                                                                                                                                                                                 ; 10      ;
; sld_hub:auto_hub|irsr_reg[1]                                                                                                                                                                                                                                                   ; 10      ;
; sld_hub:auto_hub|irsr_reg[2]                                                                                                                                                                                                                                                   ; 10      ;
; sld_hub:auto_hub|irsr_reg[0]                                                                                                                                                                                                                                                   ; 10      ;
; niosII_system:NIOSII|cpu_data_master_arbitrator:the_cpu_data_master|pre_dbs_count_enable~6                                                                                                                                                                                     ; 10      ;
; niosII_system:NIOSII|niosII_system_burst_0_upstream_arbitrator:the_niosII_system_burst_0_upstream|rdv_fifo_for_cpu_instruction_master_to_niosII_system_burst_0_upstream_module:rdv_fifo_for_cpu_instruction_master_to_niosII_system_burst_0_upstream|updated_one_count~3       ; 10      ;
; niosII_system:NIOSII|uart_1:the_uart_1|uart_1_rx:the_uart_1_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[6]~0                                                                                                                                                        ; 10      ;
; niosII_system:NIOSII|uart_0:the_uart_0|uart_0_rx:the_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[7]~0                                                                                                                                                        ; 10      ;
; niosII_system:NIOSII|uart_1:the_uart_1|uart_1_rx:the_uart_1_rx|got_new_char                                                                                                                                                                                                    ; 10      ;
; niosII_system:NIOSII|uart_0:the_uart_0|uart_0_rx:the_uart_0_rx|got_new_char                                                                                                                                                                                                    ; 10      ;
; niosII_system:NIOSII|uart_1:the_uart_1|uart_1_regs:the_uart_1_regs|tx_wr_strobe                                                                                                                                                                                                ; 10      ;
; niosII_system:NIOSII|uart_0:the_uart_0|uart_0_regs:the_uart_0_regs|tx_wr_strobe                                                                                                                                                                                                ; 10      ;
; niosII_system:NIOSII|cpu:the_cpu|ic_fill_dp_offset_nxt[2]~2                                                                                                                                                                                                                    ; 10      ;
; niosII_system:NIOSII|cpu:the_cpu|ic_fill_dp_offset_nxt[1]~0                                                                                                                                                                                                                    ; 10      ;
; niosII_system:NIOSII|uart_1:the_uart_1|uart_1_regs:the_uart_1_regs|control_wr_strobe                                                                                                                                                                                           ; 10      ;
; niosII_system:NIOSII|uart_0:the_uart_0|uart_0_regs:the_uart_0_regs|control_wr_strobe                                                                                                                                                                                           ; 10      ;
; niosII_system:NIOSII|cpu:the_cpu|A_ld_align_sh8                                                                                                                                                                                                                                ; 10      ;
; niosII_system:NIOSII|niosII_system_burst_2_upstream_arbitrator:the_niosII_system_burst_2_upstream|niosII_system_burst_2_upstream_move_on_to_next_transaction~0                                                                                                                 ; 10      ;
; niosII_system:NIOSII|niosII_system_burst_12_upstream_arbitrator:the_niosII_system_burst_12_upstream|niosII_system_burst_12_upstream_load_fifo                                                                                                                                  ; 10      ;
; niosII_system:NIOSII|jtag_uart:the_jtag_uart|fifo_rd~0                                                                                                                                                                                                                         ; 10      ;
; niosII_system:NIOSII|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_niosII_system_burst_11_downstream_to_sdram_s1_module:rdv_fifo_for_niosII_system_burst_11_downstream_to_sdram_s1|process_15~0                                                                                ; 10      ;
; niosII_system:NIOSII|niosII_system_burst_11_upstream_arbitrator:the_niosII_system_burst_11_upstream|niosII_system_burst_11_upstream_burstcount[3]~1                                                                                                                            ; 10      ;
; niosII_system:NIOSII|niosII_system_burst_11_upstream_arbitrator:the_niosII_system_burst_11_upstream|niosII_system_burst_11_upstream_burstcount[0]~0                                                                                                                            ; 10      ;
; niosII_system:NIOSII|niosII_system_burst_1_upstream_arbitrator:the_niosII_system_burst_1_upstream|rdv_fifo_for_cpu_data_master_to_niosII_system_burst_1_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_1_upstream|updated_one_count~2                     ; 10      ;
; niosII_system:NIOSII|niosII_system_burst_21:the_niosII_system_burst_21|transactions_remaining~0                                                                                                                                                                                ; 10      ;
; niosII_system:NIOSII|niosII_system_burst_1:the_niosII_system_burst_1|downstream_burstcount~2                                                                                                                                                                                   ; 10      ;
; niosII_system:NIOSII|memory_s1_arbitrator:the_memory_s1|niosII_system_burst_2_downstream_granted_memory_s1~1                                                                                                                                                                   ; 10      ;
; niosII_system:NIOSII|niosII_system_burst_3:the_niosII_system_burst_3|downstream_burstcount~2                                                                                                                                                                                   ; 10      ;
; niosII_system:NIOSII|cpu:the_cpu|hbreak_enabled                                                                                                                                                                                                                                ; 10      ;
; niosII_system:NIOSII|cpu:the_cpu|M_alu_result[4]                                                                                                                                                                                                                               ; 10      ;
; niosII_system:NIOSII|cpu:the_cpu|M_alu_result[3]                                                                                                                                                                                                                               ; 10      ;
; niosII_system:NIOSII|niosII_system_burst_3_upstream_arbitrator:the_niosII_system_burst_3_upstream|niosII_system_burst_3_upstream_move_on_to_next_transaction~0                                                                                                                 ; 10      ;
; niosII_system:NIOSII|niosII_system_burst_20_upstream_arbitrator:the_niosII_system_burst_20_upstream|niosII_system_burst_20_upstream_move_on_to_next_transaction~0                                                                                                              ; 10      ;
; niosII_system:NIOSII|niosII_system_burst_20_upstream_arbitrator:the_niosII_system_burst_20_upstream|niosII_system_burst_20_upstream_load_fifo                                                                                                                                  ; 10      ;
; niosII_system:NIOSII|cpu_data_master_arbitrator:the_cpu_data_master|r_0~7                                                                                                                                                                                                      ; 10      ;
; niosII_system:NIOSII|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_run~22                                                                                                                                                                                     ; 10      ;
; niosII_system:NIOSII|niosII_system_burst_13:the_niosII_system_burst_13|state_idle                                                                                                                                                                                              ; 10      ;
; niosII_system:NIOSII|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_run~6                                                                                                                                                                                      ; 10      ;
; niosII_system:NIOSII|niosII_system_burst_1_upstream_arbitrator:the_niosII_system_burst_1_upstream|niosII_system_burst_1_upstream_in_a_read_cycle~0                                                                                                                             ; 10      ;
; niosII_system:NIOSII|niosII_system_burst_1:the_niosII_system_burst_1|downstream_write_reg                                                                                                                                                                                      ; 10      ;
; niosII_system:NIOSII|cpu:the_cpu|M_alu_result[2]                                                                                                                                                                                                                               ; 10      ;
; niosII_system:NIOSII|niosII_system_burst_20:the_niosII_system_burst_20|downstream_write~1                                                                                                                                                                                      ; 10      ;
; niosII_system:NIOSII|sdram:the_sdram|m_next[1]                                                                                                                                                                                                                                 ; 10      ;
; niosII_system:NIOSII|sdram:the_sdram|m_addr[3]~7                                                                                                                                                                                                                               ; 10      ;
; niosII_system:NIOSII|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonAReg[3]                                                                                                                                                              ; 10      ;
; niosII_system:NIOSII|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonAReg[4]                                                                                                                                                              ; 10      ;
; niosII_system:NIOSII|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonAReg[2]                                                                                                                                                              ; 10      ;
; sld_hub:auto_hub|irsr_reg[5]                                                                                                                                                                                                                                                   ; 9       ;
; niosII_system:NIOSII|cpu:the_cpu|ic_tag_clr_valid_bits_nxt                                                                                                                                                                                                                     ; 9       ;
; niosII_system:NIOSII|cpu:the_cpu|A_dc_valid_st_bypass_hit_wr_en                                                                                                                                                                                                                ; 9       ;
; niosII_system:NIOSII|niosII_system_burst_10_upstream_arbitrator:the_niosII_system_burst_10_upstream|rdv_fifo_for_cpu_instruction_master_to_niosII_system_burst_10_upstream_module:rdv_fifo_for_cpu_instruction_master_to_niosII_system_burst_10_upstream|process_1~1           ; 9       ;
; niosII_system:NIOSII|niosII_system_burst_10_upstream_arbitrator:the_niosII_system_burst_10_upstream|module_input14~0                                                                                                                                                           ; 9       ;
; niosII_system:NIOSII|cpu:the_cpu|ic_fill_dp_offset_nxt[0]~3                                                                                                                                                                                                                    ; 9       ;
; niosII_system:NIOSII|uart_1:the_uart_1|uart_1_tx:the_uart_1_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_in[1]~1                                                                                                                                                 ; 9       ;
; niosII_system:NIOSII|uart_0:the_uart_0|uart_0_tx:the_uart_0_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_in[0]~1                                                                                                                                                 ; 9       ;
; niosII_system:NIOSII|cpu:the_cpu|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                                                                   ; 9       ;
; niosII_system:NIOSII|niosII_system_burst_11_upstream_arbitrator:the_niosII_system_burst_11_upstream|module_input20~0                                                                                                                                                           ; 9       ;
; niosII_system:NIOSII|niosII_system_burst_11_upstream_arbitrator:the_niosII_system_burst_11_upstream|rdv_fifo_for_cpu_data_master_to_niosII_system_burst_11_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_11_upstream|process_1~0                         ; 9       ;
; niosII_system:NIOSII|niosII_system_burst_11_upstream_arbitrator:the_niosII_system_burst_11_upstream|rdv_fifo_for_cpu_data_master_to_niosII_system_burst_11_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_11_upstream|p8_full_8~0                         ; 9       ;
; niosII_system:NIOSII|cpu:the_cpu|A_ld_align_byte1_fill                                                                                                                                                                                                                         ; 9       ;
; niosII_system:NIOSII|cpu:the_cpu|M_alu_result[0]                                                                                                                                                                                                                               ; 9       ;
; niosII_system:NIOSII|niosII_system_burst_2_upstream_arbitrator:the_niosII_system_burst_2_upstream|niosII_system_burst_2_upstream_load_fifo                                                                                                                                     ; 9       ;
; niosII_system:NIOSII|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                                             ; 9       ;
; niosII_system:NIOSII|niosII_system_burst_16_upstream_arbitrator:the_niosII_system_burst_16_upstream|module_input53~0                                                                                                                                                           ; 9       ;
; niosII_system:NIOSII|niosII_system_burst_14_upstream_arbitrator:the_niosII_system_burst_14_upstream|module_input41~0                                                                                                                                                           ; 9       ;
; niosII_system:NIOSII|niosII_system_burst_8_upstream_arbitrator:the_niosII_system_burst_8_upstream|module_input125~0                                                                                                                                                            ; 9       ;
; niosII_system:NIOSII|niosII_system_burst_9_upstream_arbitrator:the_niosII_system_burst_9_upstream|module_input131~0                                                                                                                                                            ; 9       ;
; niosII_system:NIOSII|niosII_system_burst_7_upstream_arbitrator:the_niosII_system_burst_7_upstream|module_input119~0                                                                                                                                                            ; 9       ;
; niosII_system:NIOSII|niosII_system_burst_6_upstream_arbitrator:the_niosII_system_burst_6_upstream|module_input113~0                                                                                                                                                            ; 9       ;
; niosII_system:NIOSII|cpu:the_cpu|d_readdatavalid_d1                                                                                                                                                                                                                            ; 9       ;
; niosII_system:NIOSII|niosII_system_burst_19_upstream_arbitrator:the_niosII_system_burst_19_upstream|internal_cpu_instruction_master_granted_niosII_system_burst_19_upstream~0                                                                                                  ; 9       ;
; niosII_system:NIOSII|niosII_system_burst_13_upstream_arbitrator:the_niosII_system_burst_13_upstream|niosII_system_burst_13_upstream_load_fifo                                                                                                                                  ; 9       ;
; niosII_system:NIOSII|niosII_system_burst_21_upstream_arbitrator:the_niosII_system_burst_21_upstream|niosII_system_burst_21_upstream_this_cycle_is_the_last_burst~1                                                                                                             ; 9       ;
; niosII_system:NIOSII|niosII_system_burst_21_upstream_arbitrator:the_niosII_system_burst_21_upstream|niosII_system_burst_21_upstream_load_fifo                                                                                                                                  ; 9       ;
; niosII_system:NIOSII|niosII_system_burst_17_upstream_arbitrator:the_niosII_system_burst_17_upstream|internal_cpu_data_master_granted_niosII_system_burst_17_upstream                                                                                                           ; 9       ;
; niosII_system:NIOSII|niosII_system_burst_13:the_niosII_system_burst_13|current_upstream_read                                                                                                                                                                                   ; 9       ;
; niosII_system:NIOSII|niosII_system_burst_8_upstream_arbitrator:the_niosII_system_burst_8_upstream|internal_cpu_data_master_qualified_request_niosII_system_burst_8_upstream~1                                                                                                  ; 9       ;
; niosII_system:NIOSII|niosII_system_burst_5_upstream_arbitrator:the_niosII_system_burst_5_upstream|internal_cpu_data_master_qualified_request_niosII_system_burst_5_upstream~0                                                                                                  ; 9       ;
; niosII_system:NIOSII|niosII_system_burst_4_upstream_arbitrator:the_niosII_system_burst_4_upstream|internal_cpu_data_master_qualified_request_niosII_system_burst_4_upstream~0                                                                                                  ; 9       ;
; niosII_system:NIOSII|niosII_system_burst_21_upstream_arbitrator:the_niosII_system_burst_21_upstream|niosII_system_burst_21_upstream_in_a_read_cycle~0                                                                                                                          ; 9       ;
; niosII_system:NIOSII|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|niosII_system_burst_1_downstream_qualified_request_cpu_jtag_debug_module~0                                                                                                                     ; 9       ;
; niosII_system:NIOSII|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|niosII_system_burst_0_downstream_qualified_request_cpu_jtag_debug_module~0                                                                                                                     ; 9       ;
; niosII_system:NIOSII|niosII_system_burst_1:the_niosII_system_burst_1|pending_register_enable~2                                                                                                                                                                                 ; 9       ;
; niosII_system:NIOSII|cpu:the_cpu|d_burstcount_nxt[3]                                                                                                                                                                                                                           ; 9       ;
; niosII_system:NIOSII|cpu:the_cpu|A_dc_want_fill                                                                                                                                                                                                                                ; 9       ;
; niosII_system:NIOSII|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|state                                                                                                                                                                               ; 9       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|niosII_system_burst_13_downstream_granted_ext_flash_s1~0                                                                                                                       ; 9       ;
; niosII_system:NIOSII|sdram:the_sdram|f_select                                                                                                                                                                                                                                  ; 9       ;
; niosII_system:NIOSII|sdram:the_sdram|m_addr[3]~1                                                                                                                                                                                                                               ; 9       ;
; niosII_system:NIOSII|sdram:the_sdram|m_addr[3]~0                                                                                                                                                                                                                               ; 9       ;
; niosII_system:NIOSII|niosII_system_burst_8:the_niosII_system_burst_8|reg_downstream_nativeaddress[0]                                                                                                                                                                           ; 9       ;
; niosII_system:NIOSII|niosII_system_burst_8:the_niosII_system_burst_8|reg_downstream_nativeaddress[1]                                                                                                                                                                           ; 9       ;
; niosII_system:NIOSII|niosII_system_burst_8_upstream_arbitrator:the_niosII_system_burst_8_upstream|cpu_data_master_requests_niosII_system_burst_8_upstream~2                                                                                                                    ; 9       ;
; niosII_system:NIOSII|niosII_system_burst_18_upstream_arbitrator:the_niosII_system_burst_18_upstream|rdv_fifo_for_cpu_data_master_to_niosII_system_burst_18_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_18_upstream|fifo_contains_ones_n                ; 9       ;
; niosII_system:NIOSII|niosII_system_burst_11_upstream_arbitrator:the_niosII_system_burst_11_upstream|rdv_fifo_for_cpu_data_master_to_niosII_system_burst_11_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_11_upstream|fifo_contains_ones_n                ; 9       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|niosII_system_burst_20_downstream_qualified_request_sram_IF_0_tsb~0                                                                                                                                      ; 9       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|niosII_system_burst_19_downstream_qualified_request_sram_IF_0_tsb~0                                                                                                                                      ; 9       ;
; niosII_system:NIOSII|niosII_system_burst_7:the_niosII_system_burst_7|reg_downstream_nativeaddress[0]                                                                                                                                                                           ; 9       ;
; niosII_system:NIOSII|cpu:the_cpu|internal_d_writedata[9]                                                                                                                                                                                                                       ; 9       ;
; niosII_system:NIOSII|cpu:the_cpu|internal_d_writedata[8]                                                                                                                                                                                                                       ; 9       ;
; niosII_system:NIOSII|cpu:the_cpu|d_address_tag_field[10]                                                                                                                                                                                                                       ; 9       ;
; niosII_system:NIOSII|cpu:the_cpu|d_address_tag_field[11]                                                                                                                                                                                                                       ; 9       ;
; ~QIC_CREATED_GND~I                                                                                                                                                                                                                                                             ; 8       ;
; sld_hub:auto_hub|irsr_reg[4]                                                                                                                                                                                                                                                   ; 8       ;
; sld_hub:auto_hub|node_ena[1]~reg0                                                                                                                                                                                                                                              ; 8       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                                                       ; 8       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_ext_flash[7]                                                                                                                                     ; 8       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_ext_flash[6]                                                                                                                                     ; 8       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_ext_flash[5]                                                                                                                                     ; 8       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_ext_flash[4]                                                                                                                                     ; 8       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_ext_flash[3]                                                                                                                                     ; 8       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_ext_flash[2]                                                                                                                                     ; 8       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_ext_flash[1]                                                                                                                                     ; 8       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_ext_flash[0]                                                                                                                                     ; 8       ;
; niosII_system:NIOSII|niosII_system_burst_9:the_niosII_system_burst_9|reg_downstream_nativeaddress[0]                                                                                                                                                                           ; 8       ;
; niosII_system:NIOSII|niosII_system_burst_9:the_niosII_system_burst_9|reg_downstream_nativeaddress[1]                                                                                                                                                                           ; 8       ;
; niosII_system:NIOSII|uart_1:the_uart_1|uart_1_regs:the_uart_1_regs|Equal3~0                                                                                                                                                                                                    ; 8       ;
; niosII_system:NIOSII|uart_1:the_uart_1|uart_1_regs:the_uart_1_regs|Equal0~0                                                                                                                                                                                                    ; 8       ;
; niosII_system:NIOSII|uart_0:the_uart_0|uart_0_regs:the_uart_0_regs|Equal3~0                                                                                                                                                                                                    ; 8       ;
; niosII_system:NIOSII|uart_0:the_uart_0|uart_0_regs:the_uart_0_regs|Equal0~0                                                                                                                                                                                                    ; 8       ;
; niosII_system:NIOSII|cpu_instruction_master_arbitrator:the_cpu_instruction_master|process_7~0                                                                                                                                                                                  ; 8       ;
; niosII_system:NIOSII|cpu_instruction_master_arbitrator:the_cpu_instruction_master|process_5~0                                                                                                                                                                                  ; 8       ;
; niosII_system:NIOSII|cpu_instruction_master_arbitrator:the_cpu_instruction_master|process_6~0                                                                                                                                                                                  ; 8       ;
; niosII_system:NIOSII|memory_s1_arbitrator:the_memory_s1|memory_s1_byteenable[3]~7                                                                                                                                                                                              ; 8       ;
; niosII_system:NIOSII|memory_s1_arbitrator:the_memory_s1|memory_s1_byteenable[1]~5                                                                                                                                                                                              ; 8       ;
; niosII_system:NIOSII|cpu_data_master_arbitrator:the_cpu_data_master|process_6~0                                                                                                                                                                                                ; 8       ;
; niosII_system:NIOSII|memory_s1_arbitrator:the_memory_s1|memory_s1_byteenable[2]~3                                                                                                                                                                                              ; 8       ;
; niosII_system:NIOSII|cpu_data_master_arbitrator:the_cpu_data_master|process_7~1                                                                                                                                                                                                ; 8       ;
; niosII_system:NIOSII|memory_s1_arbitrator:the_memory_s1|memory_s1_byteenable[0]~1                                                                                                                                                                                              ; 8       ;
; niosII_system:NIOSII|niosII_system_burst_2:the_niosII_system_burst_2|reg_downstream_byteenable[3]                                                                                                                                                                              ; 8       ;
; niosII_system:NIOSII|cpu_data_master_arbitrator:the_cpu_data_master|process_5~0                                                                                                                                                                                                ; 8       ;
; niosII_system:NIOSII|cpu:the_cpu|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                  ; 8       ;
; niosII_system:NIOSII|niosII_system_burst_10_upstream_arbitrator:the_niosII_system_burst_10_upstream|burstcount_fifo_for_niosII_system_burst_10_upstream_module:burstcount_fifo_for_niosII_system_burst_10_upstream|process_1~0                                                 ; 8       ;
; niosII_system:NIOSII|niosII_system_burst_10_upstream_arbitrator:the_niosII_system_burst_10_upstream|burstcount_fifo_for_niosII_system_burst_10_upstream_module:burstcount_fifo_for_niosII_system_burst_10_upstream|p8_full_8~0                                                 ; 8       ;
; niosII_system:NIOSII|cpu:the_cpu|ic_fill_valid_bits_en                                                                                                                                                                                                                         ; 8       ;
; niosII_system:NIOSII|cpu:the_cpu|ic_tag_wraddress[0]~6                                                                                                                                                                                                                         ; 8       ;
; niosII_system:NIOSII|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|read_write~0                                                                                                                                                                        ; 8       ;
; niosII_system:NIOSII|niosII_system_burst_19_upstream_arbitrator:the_niosII_system_burst_19_upstream|burstcount_fifo_for_niosII_system_burst_19_upstream_module:burstcount_fifo_for_niosII_system_burst_19_upstream|full_0                                                      ; 8       ;
; niosII_system:NIOSII|niosII_system_burst_11_upstream_arbitrator:the_niosII_system_burst_11_upstream|burstcount_fifo_for_niosII_system_burst_11_upstream_module:burstcount_fifo_for_niosII_system_burst_11_upstream|process_1~0                                                 ; 8       ;
; niosII_system:NIOSII|niosII_system_burst_11_upstream_arbitrator:the_niosII_system_burst_11_upstream|burstcount_fifo_for_niosII_system_burst_11_upstream_module:burstcount_fifo_for_niosII_system_burst_11_upstream|p8_full_8~0                                                 ; 8       ;
; niosII_system:NIOSII|cpu:the_cpu|A_rot_pass2                                                                                                                                                                                                                                   ; 8       ;
; niosII_system:NIOSII|cpu:the_cpu|A_rot_sel_fill2                                                                                                                                                                                                                               ; 8       ;
; niosII_system:NIOSII|cpu:the_cpu|A_rot_pass3                                                                                                                                                                                                                                   ; 8       ;
; niosII_system:NIOSII|cpu:the_cpu|A_rot_sel_fill3                                                                                                                                                                                                                               ; 8       ;
; niosII_system:NIOSII|cpu:the_cpu|A_rot_pass1                                                                                                                                                                                                                                   ; 8       ;
; niosII_system:NIOSII|cpu:the_cpu|A_rot_sel_fill1                                                                                                                                                                                                                               ; 8       ;
; niosII_system:NIOSII|cpu:the_cpu|A_slow_ld_data_fill_bit                                                                                                                                                                                                                       ; 8       ;
; niosII_system:NIOSII|cpu:the_cpu|A_rot_pass0                                                                                                                                                                                                                                   ; 8       ;
; niosII_system:NIOSII|cpu:the_cpu|A_rot_sel_fill0                                                                                                                                                                                                                               ; 8       ;
; niosII_system:NIOSII|niosII_system_burst_2_upstream_arbitrator:the_niosII_system_burst_2_upstream|burstcount_fifo_for_niosII_system_burst_2_upstream_module:burstcount_fifo_for_niosII_system_burst_2_upstream|full_0                                                          ; 8       ;
; niosII_system:NIOSII|niosII_system_burst_10_upstream_arbitrator:the_niosII_system_burst_10_upstream|burstcount_fifo_for_niosII_system_burst_10_upstream_module:burstcount_fifo_for_niosII_system_burst_10_upstream|full_0                                                      ; 8       ;
; niosII_system:NIOSII|cpu:the_cpu|dc_tag_wr_port_addr~0                                                                                                                                                                                                                         ; 8       ;
; niosII_system:NIOSII|niosII_system_burst_12_upstream_arbitrator:the_niosII_system_burst_12_upstream|niosII_system_burst_12_upstream_current_burst[0]                                                                                                                           ; 8       ;
; niosII_system:NIOSII|cpu:the_cpu|Equal191~1                                                                                                                                                                                                                                    ; 8       ;
; niosII_system:NIOSII|niosII_system_burst_13_upstream_arbitrator:the_niosII_system_burst_13_upstream|burstcount_fifo_for_niosII_system_burst_13_upstream_module:burstcount_fifo_for_niosII_system_burst_13_upstream|full_0                                                      ; 8       ;
; niosII_system:NIOSII|niosII_system_burst_11_upstream_arbitrator:the_niosII_system_burst_11_upstream|burstcount_fifo_for_niosII_system_burst_11_upstream_module:burstcount_fifo_for_niosII_system_burst_11_upstream|full_0                                                      ; 8       ;
; niosII_system:NIOSII|cpu:the_cpu|E_src1[13]                                                                                                                                                                                                                                    ; 8       ;
; niosII_system:NIOSII|cpu:the_cpu|E_src1[14]                                                                                                                                                                                                                                    ; 8       ;
; niosII_system:NIOSII|cpu:the_cpu|E_src1[15]                                                                                                                                                                                                                                    ; 8       ;
; niosII_system:NIOSII|cpu:the_cpu|E_src1[16]                                                                                                                                                                                                                                    ; 8       ;
; niosII_system:NIOSII|cpu:the_cpu|E_src1[17]                                                                                                                                                                                                                                    ; 8       ;
; niosII_system:NIOSII|cpu:the_cpu|E_src1[18]                                                                                                                                                                                                                                    ; 8       ;
; niosII_system:NIOSII|cpu:the_cpu|E_src1[19]                                                                                                                                                                                                                                    ; 8       ;
; niosII_system:NIOSII|cpu:the_cpu|E_src1[20]                                                                                                                                                                                                                                    ; 8       ;
; niosII_system:NIOSII|cpu:the_cpu|E_src1[21]                                                                                                                                                                                                                                    ; 8       ;
; niosII_system:NIOSII|cpu:the_cpu|E_src1[22]                                                                                                                                                                                                                                    ; 8       ;
; niosII_system:NIOSII|cpu:the_cpu|E_src1[23]                                                                                                                                                                                                                                    ; 8       ;
; niosII_system:NIOSII|cpu:the_cpu|E_src1[24]                                                                                                                                                                                                                                    ; 8       ;
; niosII_system:NIOSII|niosII_system_burst_21:the_niosII_system_burst_21|downstream_burstcount~2                                                                                                                                                                                 ; 8       ;
; niosII_system:NIOSII|niosII_system_burst_1:the_niosII_system_burst_1|downstream_arbitrationshare[3]~0                                                                                                                                                                          ; 8       ;
; niosII_system:NIOSII|memory_s1_arbitrator:the_memory_s1|niosII_system_burst_3_downstream_granted_memory_s1~0                                                                                                                                                                   ; 8       ;
; niosII_system:NIOSII|niosII_system_burst_3:the_niosII_system_burst_3|downstream_write~0                                                                                                                                                                                        ; 8       ;
; niosII_system:NIOSII|cpu:the_cpu|E_src1[12]                                                                                                                                                                                                                                    ; 8       ;
; niosII_system:NIOSII|cpu:the_cpu|E_src1[11]                                                                                                                                                                                                                                    ; 8       ;
; niosII_system:NIOSII|cpu:the_cpu|E_src1[8]                                                                                                                                                                                                                                     ; 8       ;
; niosII_system:NIOSII|cpu:the_cpu|E_src1[9]                                                                                                                                                                                                                                     ; 8       ;
; niosII_system:NIOSII|cpu:the_cpu|E_src1[10]                                                                                                                                                                                                                                    ; 8       ;
; niosII_system:NIOSII|cpu:the_cpu|E_src1[3]                                                                                                                                                                                                                                     ; 8       ;
; niosII_system:NIOSII|cpu:the_cpu|E_src1[4]                                                                                                                                                                                                                                     ; 8       ;
; niosII_system:NIOSII|cpu:the_cpu|E_src1[5]                                                                                                                                                                                                                                     ; 8       ;
; niosII_system:NIOSII|cpu:the_cpu|E_src1[6]                                                                                                                                                                                                                                     ; 8       ;
; niosII_system:NIOSII|cpu:the_cpu|E_src1[7]                                                                                                                                                                                                                                     ; 8       ;
; niosII_system:NIOSII|cpu:the_cpu|E_src1[2]                                                                                                                                                                                                                                     ; 8       ;
; niosII_system:NIOSII|cpu:the_cpu|ic_fill_tag[2]                                                                                                                                                                                                                                ; 8       ;
; niosII_system:NIOSII|cpu:the_cpu|ic_fill_tag[1]                                                                                                                                                                                                                                ; 8       ;
; niosII_system:NIOSII|sdram:the_sdram|active_addr[0]~3                                                                                                                                                                                                                          ; 8       ;
; niosII_system:NIOSII|niosII_system_burst_8_upstream_arbitrator:the_niosII_system_burst_8_upstream|cpu_data_master_requests_niosII_system_burst_8_upstream~7                                                                                                                    ; 8       ;
; niosII_system:NIOSII|cpu:the_cpu|A_dc_wr_data_cnt[3]                                                                                                                                                                                                                           ; 8       ;
; niosII_system:NIOSII|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_begintransfer~0                                                                                                                                                          ; 8       ;
; niosII_system:NIOSII|niosII_system_burst_3_upstream_arbitrator:the_niosII_system_burst_3_upstream|niosII_system_burst_3_upstream_load_fifo                                                                                                                                     ; 8       ;
; niosII_system:NIOSII|niosII_system_burst_14_upstream_arbitrator:the_niosII_system_burst_14_upstream|rdv_fifo_for_cpu_data_master_to_niosII_system_burst_14_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_14_upstream|updated_one_count~2                 ; 8       ;
; niosII_system:NIOSII|cpu:the_cpu|process_140~0                                                                                                                                                                                                                                 ; 8       ;
; niosII_system:NIOSII|niosII_system_burst_13_upstream_arbitrator:the_niosII_system_burst_13_upstream|niosII_system_burst_13_upstream_write~0                                                                                                                                    ; 8       ;
; niosII_system:NIOSII|niosII_system_burst_5_upstream_arbitrator:the_niosII_system_burst_5_upstream|cpu_data_master_requests_niosII_system_burst_5_upstream                                                                                                                      ; 8       ;
; niosII_system:NIOSII|niosII_system_burst_6_upstream_arbitrator:the_niosII_system_burst_6_upstream|cpu_data_master_requests_niosII_system_burst_6_upstream                                                                                                                      ; 8       ;
; niosII_system:NIOSII|niosII_system_clock_0:the_niosII_system_clock_0|niosII_system_clock_0_slave_FSM:slave_FSM|slave_state[2]                                                                                                                                                  ; 8       ;
; niosII_system:NIOSII|memory_s1_arbitrator:the_memory_s1|memory_s1_arb_addend[1]                                                                                                                                                                                                ; 8       ;
; niosII_system:NIOSII|sdram:the_sdram|m_next[4]                                                                                                                                                                                                                                 ; 8       ;
; niosII_system:NIOSII|led_pio:the_led_pio|process_0~0                                                                                                                                                                                                                           ; 8       ;
; niosII_system:NIOSII|cpu:the_cpu|internal_d_byteenable[0]                                                                                                                                                                                                                      ; 8       ;
; niosII_system:NIOSII|niosII_system_burst_16_upstream_arbitrator:the_niosII_system_burst_16_upstream|niosII_system_burst_16_upstream_in_a_read_cycle                                                                                                                            ; 8       ;
; niosII_system:NIOSII|niosII_system_burst_8_upstream_arbitrator:the_niosII_system_burst_8_upstream|rdv_fifo_for_cpu_data_master_to_niosII_system_burst_8_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_8_upstream|fifo_contains_ones_n                    ; 8       ;
; niosII_system:NIOSII|niosII_system_burst_21_upstream_arbitrator:the_niosII_system_burst_21_upstream|rdv_fifo_for_cpu_data_master_to_niosII_system_burst_21_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_21_upstream|fifo_contains_ones_n                ; 8       ;
; niosII_system:NIOSII|niosII_system_burst_7:the_niosII_system_burst_7|reg_downstream_write                                                                                                                                                                                      ; 8       ;
; niosII_system:NIOSII|cpu:the_cpu|E_regnum_b_cmp_D                                                                                                                                                                                                                              ; 8       ;
; niosII_system:NIOSII|cpu:the_cpu|internal_d_writedata[10]                                                                                                                                                                                                                      ; 8       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                                                       ; 7       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                                                       ; 7       ;
; niosII_system:NIOSII|niosII_system_burst_9_upstream_arbitrator:the_niosII_system_burst_9_upstream|cpu_data_master_requests_niosII_system_burst_9_upstream~5                                                                                                                    ; 7       ;
; niosII_system:NIOSII|uart_1:the_uart_1|uart_1_regs:the_uart_1_regs|Equal2~0                                                                                                                                                                                                    ; 7       ;
; niosII_system:NIOSII|uart_0:the_uart_0|uart_0_regs:the_uart_0_regs|Equal2~0                                                                                                                                                                                                    ; 7       ;
; niosII_system:NIOSII|uart_1:the_uart_1|uart_1_rx:the_uart_1_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[0]                                                                                                                                                          ; 7       ;
; niosII_system:NIOSII|uart_0:the_uart_0|uart_0_rx:the_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[0]                                                                                                                                                          ; 7       ;
; niosII_system:NIOSII|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                                                 ; 7       ;
; niosII_system:NIOSII|niosII_system_burst_12_upstream_arbitrator:the_niosII_system_burst_12_upstream|module_input26~0                                                                                                                                                           ; 7       ;
; niosII_system:NIOSII|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                             ; 7       ;
; niosII_system:NIOSII|cpu:the_cpu|A_dc_xfer_rd_addr_offset[0]                                                                                                                                                                                                                   ; 7       ;
; niosII_system:NIOSII|niosII_system_burst_12_upstream_arbitrator:the_niosII_system_burst_12_upstream|burstcount_fifo_for_niosII_system_burst_12_upstream_module:burstcount_fifo_for_niosII_system_burst_12_upstream|full_0                                                      ; 7       ;
; niosII_system:NIOSII|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_address[0]~8                                                                                                                                                             ; 7       ;
; niosII_system:NIOSII|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_niosII_system_burst_10_downstream_to_sdram_s1_module:rdv_fifo_for_niosII_system_burst_10_downstream_to_sdram_s1|process_1~0                                                                                 ; 7       ;
; niosII_system:NIOSII|niosII_system_burst_20_upstream_arbitrator:the_niosII_system_burst_20_upstream|module_input80~0                                                                                                                                                           ; 7       ;
; niosII_system:NIOSII|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_dbs_rdv_counter[1]                                                                                                                                                                         ; 7       ;
; niosII_system:NIOSII|cpu:the_cpu|D_iw[7]                                                                                                                                                                                                                                       ; 7       ;
; niosII_system:NIOSII|cpu:the_cpu|M_alu_result[1]                                                                                                                                                                                                                               ; 7       ;
; niosII_system:NIOSII|niosII_system_burst_2_upstream_arbitrator:the_niosII_system_burst_2_upstream|niosII_system_burst_2_upstream_current_burst[0]                                                                                                                              ; 7       ;
; niosII_system:NIOSII|niosII_system_burst_10_upstream_arbitrator:the_niosII_system_burst_10_upstream|niosII_system_burst_10_upstream_current_burst[0]                                                                                                                           ; 7       ;
; niosII_system:NIOSII|niosII_system_burst_3_upstream_arbitrator:the_niosII_system_burst_3_upstream|burstcount_fifo_for_niosII_system_burst_3_upstream_module:burstcount_fifo_for_niosII_system_burst_3_upstream|full_0                                                          ; 7       ;
; niosII_system:NIOSII|niosII_system_burst_20_upstream_arbitrator:the_niosII_system_burst_20_upstream|burstcount_fifo_for_niosII_system_burst_20_upstream_module:burstcount_fifo_for_niosII_system_burst_20_upstream|full_0                                                      ; 7       ;
; niosII_system:NIOSII|niosII_system_burst_13:the_niosII_system_burst_13|write_address_offset~5                                                                                                                                                                                  ; 7       ;
; niosII_system:NIOSII|niosII_system_burst_13:the_niosII_system_burst_13|Equal0~5                                                                                                                                                                                                ; 7       ;
; niosII_system:NIOSII|sdram_s1_arbitrator:the_sdram_s1|Add0~6                                                                                                                                                                                                                   ; 7       ;
; niosII_system:NIOSII|niosII_system_burst_11:the_niosII_system_burst_11|Equal0~2                                                                                                                                                                                                ; 7       ;
; niosII_system:NIOSII|niosII_system_burst_11:the_niosII_system_burst_11|downstream_arbitrationshare[4]~0                                                                                                                                                                        ; 7       ;
; niosII_system:NIOSII|niosII_system_burst_21:the_niosII_system_burst_21|downstream_write~1                                                                                                                                                                                      ; 7       ;
; niosII_system:NIOSII|niosII_system_burst_3:the_niosII_system_burst_3|downstream_arbitrationshare[3]~1                                                                                                                                                                          ; 7       ;
; niosII_system:NIOSII|cpu:the_cpu|ic_fill_tag[0]                                                                                                                                                                                                                                ; 7       ;
; niosII_system:NIOSII|cpu:the_cpu|ic_fill_initial_offset[2]                                                                                                                                                                                                                     ; 7       ;
; niosII_system:NIOSII|cpu:the_cpu|ic_fill_initial_offset[1]                                                                                                                                                                                                                     ; 7       ;
; niosII_system:NIOSII|cpu:the_cpu|ic_fill_initial_offset[0]                                                                                                                                                                                                                     ; 7       ;
; niosII_system:NIOSII|niosII_system_burst_20:the_niosII_system_burst_20|downstream_arbitrationshare[4]~0                                                                                                                                                                        ; 7       ;
; niosII_system:NIOSII|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                             ; 7       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|end_xfer_arb_share_counter_term_tri_state_bridge_avalon_slave~2                                                                                                                ; 7       ;
; niosII_system:NIOSII|niosII_system_burst_12:the_niosII_system_burst_12|registered_upstream_read                                                                                                                                                                                ; 7       ;
; niosII_system:NIOSII|sdram:the_sdram|m_next~1                                                                                                                                                                                                                                  ; 7       ;
; niosII_system:NIOSII|sdram:the_sdram|module_input~0                                                                                                                                                                                                                            ; 7       ;
; niosII_system:NIOSII|cpu:the_cpu|M_alu_result[16]                                                                                                                                                                                                                              ; 7       ;
; niosII_system:NIOSII|cpu:the_cpu|M_alu_result[13]                                                                                                                                                                                                                              ; 7       ;
; niosII_system:NIOSII|cpu:the_cpu|M_alu_result[14]                                                                                                                                                                                                                              ; 7       ;
; niosII_system:NIOSII|cpu:the_cpu|M_alu_result[15]                                                                                                                                                                                                                              ; 7       ;
; niosII_system:NIOSII|cpu:the_cpu|M_alu_result[17]                                                                                                                                                                                                                              ; 7       ;
; niosII_system:NIOSII|cpu:the_cpu|M_alu_result[18]                                                                                                                                                                                                                              ; 7       ;
; niosII_system:NIOSII|cpu:the_cpu|M_alu_result[19]                                                                                                                                                                                                                              ; 7       ;
; niosII_system:NIOSII|cpu:the_cpu|M_alu_result[20]                                                                                                                                                                                                                              ; 7       ;
; niosII_system:NIOSII|cpu:the_cpu|M_alu_result[21]                                                                                                                                                                                                                              ; 7       ;
; niosII_system:NIOSII|cpu:the_cpu|M_alu_result[22]                                                                                                                                                                                                                              ; 7       ;
; niosII_system:NIOSII|cpu:the_cpu|M_alu_result[23]                                                                                                                                                                                                                              ; 7       ;
; niosII_system:NIOSII|cpu:the_cpu|M_alu_result[24]                                                                                                                                                                                                                              ; 7       ;
; niosII_system:NIOSII|niosII_system_burst_15_upstream_arbitrator:the_niosII_system_burst_15_upstream|niosII_system_burst_15_upstream_current_burst[0]                                                                                                                           ; 7       ;
; niosII_system:NIOSII|niosII_system_burst_13_upstream_arbitrator:the_niosII_system_burst_13_upstream|niosII_system_burst_13_upstream_current_burst[0]                                                                                                                           ; 7       ;
; niosII_system:NIOSII|niosII_system_burst_14_upstream_arbitrator:the_niosII_system_burst_14_upstream|niosII_system_burst_14_upstream_current_burst[0]                                                                                                                           ; 7       ;
; niosII_system:NIOSII|niosII_system_burst_14_upstream_arbitrator:the_niosII_system_burst_14_upstream|niosII_system_burst_14_upstream_read                                                                                                                                       ; 7       ;
; niosII_system:NIOSII|niosII_system_burst_18_upstream_arbitrator:the_niosII_system_burst_18_upstream|niosII_system_burst_18_upstream_current_burst[0]                                                                                                                           ; 7       ;
; niosII_system:NIOSII|niosII_system_burst_8_upstream_arbitrator:the_niosII_system_burst_8_upstream|niosII_system_burst_8_upstream_current_burst[0]                                                                                                                              ; 7       ;
; niosII_system:NIOSII|niosII_system_burst_3_upstream_arbitrator:the_niosII_system_burst_3_upstream|niosII_system_burst_3_upstream_current_burst[0]                                                                                                                              ; 7       ;
; niosII_system:NIOSII|niosII_system_burst_4_upstream_arbitrator:the_niosII_system_burst_4_upstream|niosII_system_burst_4_upstream_current_burst[0]                                                                                                                              ; 7       ;
; niosII_system:NIOSII|niosII_system_burst_9_upstream_arbitrator:the_niosII_system_burst_9_upstream|niosII_system_burst_9_upstream_read                                                                                                                                          ; 7       ;
; niosII_system:NIOSII|niosII_system_burst_6_upstream_arbitrator:the_niosII_system_burst_6_upstream|niosII_system_burst_6_upstream_read                                                                                                                                          ; 7       ;
; niosII_system:NIOSII|niosII_system_burst_6_upstream_arbitrator:the_niosII_system_burst_6_upstream|niosII_system_burst_6_upstream_current_burst[0]                                                                                                                              ; 7       ;
; niosII_system:NIOSII|niosII_system_burst_13:the_niosII_system_burst_13|downstream_write_reg                                                                                                                                                                                    ; 7       ;
; niosII_system:NIOSII|niosII_system_burst_8:the_niosII_system_burst_8|upstream_waitrequest                                                                                                                                                                                      ; 7       ;
; niosII_system:NIOSII|niosII_system_burst_16:the_niosII_system_burst_16|upstream_waitrequest                                                                                                                                                                                    ; 7       ;
; niosII_system:NIOSII|niosII_system_burst_6:the_niosII_system_burst_6|upstream_waitrequest                                                                                                                                                                                      ; 7       ;
; niosII_system:NIOSII|jtag_uart:the_jtag_uart|internal_av_waitrequest                                                                                                                                                                                                           ; 7       ;
; niosII_system:NIOSII|niosII_system_burst_6_upstream_arbitrator:the_niosII_system_burst_6_upstream|internal_cpu_data_master_qualified_request_niosII_system_burst_6_upstream~1                                                                                                  ; 7       ;
; niosII_system:NIOSII|niosII_system_burst_14:the_niosII_system_burst_14|upstream_waitrequest                                                                                                                                                                                    ; 7       ;
; niosII_system:NIOSII|niosII_system_burst_9:the_niosII_system_burst_9|upstream_waitrequest                                                                                                                                                                                      ; 7       ;
; niosII_system:NIOSII|sdram_s1_arbitrator:the_sdram_s1|niosII_system_burst_11_downstream_qualified_request_sdram_s1~0                                                                                                                                                           ; 7       ;
; niosII_system:NIOSII|sdram_s1_arbitrator:the_sdram_s1|niosII_system_burst_10_downstream_qualified_request_sdram_s1~0                                                                                                                                                           ; 7       ;
; niosII_system:NIOSII|niosII_system_burst_11:the_niosII_system_burst_11|registered_upstream_read                                                                                                                                                                                ; 7       ;
; niosII_system:NIOSII|niosII_system_burst_11:the_niosII_system_burst_11|downstream_write_reg                                                                                                                                                                                    ; 7       ;
; niosII_system:NIOSII|niosII_system_clock_0:the_niosII_system_clock_0|niosII_system_clock_0_slave_FSM:slave_FSM|slave_state[0]                                                                                                                                                  ; 7       ;
; niosII_system:NIOSII|niosII_system_burst_21:the_niosII_system_burst_21|reg_downstream_read                                                                                                                                                                                     ; 7       ;
; niosII_system:NIOSII|niosII_system_burst_21:the_niosII_system_burst_21|downstream_write_reg                                                                                                                                                                                    ; 7       ;
; niosII_system:NIOSII|niosII_system_burst_20_upstream_arbitrator:the_niosII_system_burst_20_upstream|niosII_system_burst_20_upstream_write~0                                                                                                                                    ; 7       ;
; niosII_system:NIOSII|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_arb_addend[1]                                                                                                                                                            ; 7       ;
; niosII_system:NIOSII|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_arb_addend[0]                                                                                                                                                            ; 7       ;
; niosII_system:NIOSII|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_slavearbiterlockenable                                                                                                                                                   ; 7       ;
; niosII_system:NIOSII|niosII_system_burst_1:the_niosII_system_burst_1|reg_downstream_read                                                                                                                                                                                       ; 7       ;
; niosII_system:NIOSII|niosII_system_burst_1:the_niosII_system_burst_1|current_upstream_read                                                                                                                                                                                     ; 7       ;
; niosII_system:NIOSII|niosII_system_burst_3:the_niosII_system_burst_3|state_idle                                                                                                                                                                                                ; 7       ;
; niosII_system:NIOSII|memory_s1_arbitrator:the_memory_s1|memory_s1_slavearbiterlockenable                                                                                                                                                                                       ; 7       ;
; niosII_system:NIOSII|niosII_system_burst_7:the_niosII_system_burst_7|upstream_waitrequest                                                                                                                                                                                      ; 7       ;
; niosII_system:NIOSII|cpu:the_cpu|A_dc_fill_starting~0                                                                                                                                                                                                                          ; 7       ;
; niosII_system:NIOSII|cpu:the_cpu|A_dc_wb_rd_data_first                                                                                                                                                                                                                         ; 7       ;
; niosII_system:NIOSII|cpu:the_cpu|A_valid                                                                                                                                                                                                                                       ; 7       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|Add0~11                                                                                                                                                                                                  ; 7       ;
; niosII_system:NIOSII|niosII_system_burst_20:the_niosII_system_burst_20|downstream_write_reg                                                                                                                                                                                    ; 7       ;
; niosII_system:NIOSII|niosII_system_burst_20_upstream_arbitrator:the_niosII_system_burst_20_upstream|internal_cpu_data_master_qualified_request_niosII_system_burst_20_upstream~1                                                                                               ; 7       ;
; niosII_system:NIOSII|niosII_system_burst_20:the_niosII_system_burst_20|registered_upstream_read                                                                                                                                                                                ; 7       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|p1_select_n_to_the_ext_flash~0                                                                                                                                                 ; 7       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|tri_state_bridge_avalon_slave_slavearbiterlockenable                                                                                                                           ; 7       ;
; niosII_system:NIOSII|sdram:the_sdram|Mux17~11                                                                                                                                                                                                                                  ; 7       ;
; niosII_system:NIOSII|sdram:the_sdram|m_next[7]                                                                                                                                                                                                                                 ; 7       ;
; niosII_system:NIOSII|sdram:the_sdram|m_addr[3]~4                                                                                                                                                                                                                               ; 7       ;
; niosII_system:NIOSII|sdram:the_sdram|i_addr[11]                                                                                                                                                                                                                                ; 7       ;
; niosII_system:NIOSII|sdram:the_sdram|pending~11                                                                                                                                                                                                                                ; 7       ;
; niosII_system:NIOSII|sdram:the_sdram|pending~6                                                                                                                                                                                                                                 ; 7       ;
; niosII_system:NIOSII|lcd_display_control_slave_arbitrator:the_lcd_display_control_slave|Equal0~1                                                                                                                                                                               ; 7       ;
; niosII_system:NIOSII|niosII_system_burst_8_upstream_arbitrator:the_niosII_system_burst_8_upstream|cpu_data_master_requests_niosII_system_burst_8_upstream~4                                                                                                                    ; 7       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|tsb_avalon_slave_arb_addend[0]                                                                                                                                                                           ; 7       ;
; niosII_system:NIOSII|niosII_system_burst_20:the_niosII_system_burst_20|reg_downstream_read                                                                                                                                                                                     ; 7       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|tsb_avalon_slave_arb_addend[1]                                                                                                                                                                           ; 7       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|tsb_avalon_slave_slavearbiterlockenable                                                                                                                                                                  ; 7       ;
; niosII_system:NIOSII|niosII_system_burst_7:the_niosII_system_burst_7|reg_downstream_read                                                                                                                                                                                       ; 7       ;
; niosII_system:NIOSII|cpu:the_cpu|internal_d_writedata[15]                                                                                                                                                                                                                      ; 7       ;
; niosII_system:NIOSII|cpu:the_cpu|internal_d_writedata[14]                                                                                                                                                                                                                      ; 7       ;
; niosII_system:NIOSII|cpu:the_cpu|internal_d_writedata[13]                                                                                                                                                                                                                      ; 7       ;
; niosII_system:NIOSII|cpu:the_cpu|internal_d_writedata[12]                                                                                                                                                                                                                      ; 7       ;
; niosII_system:NIOSII|cpu:the_cpu|internal_d_writedata[11]                                                                                                                                                                                                                      ; 7       ;
; niosII_system:NIOSII|cpu:the_cpu|d_address_line_field[6]                                                                                                                                                                                                                       ; 7       ;
; niosII_system:NIOSII|cpu:the_cpu|d_address_line_field[7]                                                                                                                                                                                                                       ; 7       ;
; sld_hub:auto_hub|irsr_reg[3]                                                                                                                                                                                                                                                   ; 6       ;
; niosII_system:NIOSII|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~2                                                                                                ; 6       ;
; niosII_system:NIOSII|sdram:the_sdram|pending                                                                                                                                                                                                                                   ; 6       ;
; niosII_system:NIOSII|cpu:the_cpu|E_ctrl_shift_rot_left                                                                                                                                                                                                                         ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_15:the_niosII_system_burst_15|reg_downstream_write                                                                                                                                                                                    ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_5:the_niosII_system_burst_5|reg_downstream_write                                                                                                                                                                                      ; 6       ;
; niosII_system:NIOSII|cpu:the_cpu|A_ienable_reg_irq0~0                                                                                                                                                                                                                          ; 6       ;
; niosII_system:NIOSII|uart_1:the_uart_1|uart_1_tx:the_uart_1_tx|internal_tx_ready                                                                                                                                                                                               ; 6       ;
; niosII_system:NIOSII|uart_0:the_uart_0|uart_0_tx:the_uart_0_tx|internal_tx_ready                                                                                                                                                                                               ; 6       ;
; niosII_system:NIOSII|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_4:the_niosII_system_burst_4|upstream_readdata[30]                                                                                                                                                                                     ; 6       ;
; niosII_system:NIOSII|cpu_instruction_master_arbitrator:the_cpu_instruction_master|cpu_instruction_master_dbs_rdv_counter[0]                                                                                                                                                    ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_0:the_niosII_system_burst_0|registered_upstream_read                                                                                                                                                                                  ; 6       ;
; niosII_system:NIOSII|cpu:the_cpu|A_dc_xfer_rd_addr_offset[1]                                                                                                                                                                                                                   ; 6       ;
; niosII_system:NIOSII|cpu:the_cpu|D_dst_regnum[3]~4                                                                                                                                                                                                                             ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_12_upstream_arbitrator:the_niosII_system_burst_12_upstream|process_3~0                                                                                                                                                                ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_0_upstream_arbitrator:the_niosII_system_burst_0_upstream|burstcount_fifo_for_niosII_system_burst_0_upstream_module:burstcount_fifo_for_niosII_system_burst_0_upstream|full_0                                                          ; 6       ;
; niosII_system:NIOSII|cpu:the_cpu|clr_break_line                                                                                                                                                                                                                                ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_19_upstream_arbitrator:the_niosII_system_burst_19_upstream|niosII_system_burst_19_upstream_current_burst[0]                                                                                                                           ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_13:the_niosII_system_burst_13|transactions_remaining_reg[1]~18                                                                                                                                                                        ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_13:the_niosII_system_burst_13|data_counter[2]~0                                                                                                                                                                                       ; 6       ;
; niosII_system:NIOSII|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[29]~3                                                                                                                                                                             ; 6       ;
; niosII_system:NIOSII|cpu:the_cpu|D_issue                                                                                                                                                                                                                                       ; 6       ;
; niosII_system:NIOSII|cpu:the_cpu|D_iw[6]                                                                                                                                                                                                                                       ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_10_upstream_arbitrator:the_niosII_system_burst_10_upstream|rdv_fifo_for_cpu_instruction_master_to_niosII_system_burst_10_upstream_module:rdv_fifo_for_cpu_instruction_master_to_niosII_system_burst_10_upstream|process_19~0          ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_10_upstream_arbitrator:the_niosII_system_burst_10_upstream|rdv_fifo_for_cpu_instruction_master_to_niosII_system_burst_10_upstream_module:rdv_fifo_for_cpu_instruction_master_to_niosII_system_burst_10_upstream|A_WE_StdLogicVector~0 ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_2_upstream_arbitrator:the_niosII_system_burst_2_upstream|internal_cpu_instruction_master_requests_niosII_system_burst_2_upstream~1                                                                                                    ; 6       ;
; niosII_system:NIOSII|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|t_ena~reg0                                                                                                                                                                          ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_10:the_niosII_system_burst_10|registered_upstream_read                                                                                                                                                                                ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_16_upstream_arbitrator:the_niosII_system_burst_16_upstream|burstcount_fifo_for_niosII_system_burst_16_upstream_module:burstcount_fifo_for_niosII_system_burst_16_upstream|full_0                                                      ; 6       ;
; niosII_system:NIOSII|niosII_system_clock_0:the_niosII_system_clock_0|niosII_system_clock_0_master_FSM:master_FSM|internal_master_read1                                                                                                                                         ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_15_upstream_arbitrator:the_niosII_system_burst_15_upstream|burstcount_fifo_for_niosII_system_burst_15_upstream_module:burstcount_fifo_for_niosII_system_burst_15_upstream|full_0                                                      ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_13_upstream_arbitrator:the_niosII_system_burst_13_upstream|process_3~0                                                                                                                                                                ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_14_upstream_arbitrator:the_niosII_system_burst_14_upstream|burstcount_fifo_for_niosII_system_burst_14_upstream_module:burstcount_fifo_for_niosII_system_burst_14_upstream|full_0                                                      ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_18_upstream_arbitrator:the_niosII_system_burst_18_upstream|burstcount_fifo_for_niosII_system_burst_18_upstream_module:burstcount_fifo_for_niosII_system_burst_18_upstream|full_0                                                      ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_8_upstream_arbitrator:the_niosII_system_burst_8_upstream|burstcount_fifo_for_niosII_system_burst_8_upstream_module:burstcount_fifo_for_niosII_system_burst_8_upstream|full_0                                                          ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_21_upstream_arbitrator:the_niosII_system_burst_21_upstream|burstcount_fifo_for_niosII_system_burst_21_upstream_module:burstcount_fifo_for_niosII_system_burst_21_upstream|full_0                                                      ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_21_upstream_arbitrator:the_niosII_system_burst_21_upstream|niosII_system_burst_21_upstream_move_on_to_next_transaction~0                                                                                                              ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_1_upstream_arbitrator:the_niosII_system_burst_1_upstream|burstcount_fifo_for_niosII_system_burst_1_upstream_module:burstcount_fifo_for_niosII_system_burst_1_upstream|full_0                                                          ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_17_upstream_arbitrator:the_niosII_system_burst_17_upstream|burstcount_fifo_for_niosII_system_burst_17_upstream_module:burstcount_fifo_for_niosII_system_burst_17_upstream|full_0                                                      ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_5_upstream_arbitrator:the_niosII_system_burst_5_upstream|burstcount_fifo_for_niosII_system_burst_5_upstream_module:burstcount_fifo_for_niosII_system_burst_5_upstream|full_0                                                          ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_4_upstream_arbitrator:the_niosII_system_burst_4_upstream|burstcount_fifo_for_niosII_system_burst_4_upstream_module:burstcount_fifo_for_niosII_system_burst_4_upstream|full_0                                                          ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_9_upstream_arbitrator:the_niosII_system_burst_9_upstream|burstcount_fifo_for_niosII_system_burst_9_upstream_module:burstcount_fifo_for_niosII_system_burst_9_upstream|full_0                                                          ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_7_upstream_arbitrator:the_niosII_system_burst_7_upstream|burstcount_fifo_for_niosII_system_burst_7_upstream_module:burstcount_fifo_for_niosII_system_burst_7_upstream|full_0                                                          ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_6_upstream_arbitrator:the_niosII_system_burst_6_upstream|burstcount_fifo_for_niosII_system_burst_6_upstream_module:burstcount_fifo_for_niosII_system_burst_6_upstream|full_0                                                          ; 6       ;
; niosII_system:NIOSII|cpu:the_cpu|E_src1[25]                                                                                                                                                                                                                                    ; 6       ;
; niosII_system:NIOSII|cpu:the_cpu|E_src1[26]                                                                                                                                                                                                                                    ; 6       ;
; niosII_system:NIOSII|cpu:the_cpu|E_src1[27]                                                                                                                                                                                                                                    ; 6       ;
; niosII_system:NIOSII|cpu:the_cpu|E_src1[28]                                                                                                                                                                                                                                    ; 6       ;
; niosII_system:NIOSII|cpu:the_cpu|E_src1[29]                                                                                                                                                                                                                                    ; 6       ;
; niosII_system:NIOSII|cpu:the_cpu|E_src1[30]                                                                                                                                                                                                                                    ; 6       ;
; niosII_system:NIOSII|cpu:the_cpu|E_src1[31]                                                                                                                                                                                                                                    ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_6_upstream_arbitrator:the_niosII_system_burst_6_upstream|internal_cpu_data_master_granted_niosII_system_burst_6_upstream                                                                                                              ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_13:the_niosII_system_burst_13|downstream_arbitrationshare[2]~1                                                                                                                                                                        ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_13:the_niosII_system_burst_13|downstream_arbitrationshare[5]~0                                                                                                                                                                        ; 6       ;
; niosII_system:NIOSII|sdram_s1_arbitrator:the_sdram_s1|end_xfer_arb_share_counter_term_sdram_s1~0                                                                                                                                                                               ; 6       ;
; niosII_system:NIOSII|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_arb_share_counter_next_value[0]~0                                                                                                                                                                               ; 6       ;
; niosII_system:NIOSII|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_arbitration_holdoff_internal~0                                                                                                                                                                                  ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_21:the_niosII_system_burst_21|downstream_arbitrationshare[3]~0                                                                                                                                                                        ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_21:the_niosII_system_burst_21|pending_register_enable                                                                                                                                                                                 ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_1:the_niosII_system_burst_1|downstream_arbitrationshare[0]~1                                                                                                                                                                          ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_1_upstream_arbitrator:the_niosII_system_burst_1_upstream|niosII_system_burst_1_upstream_write                                                                                                                                         ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_3:the_niosII_system_burst_3|downstream_arbitrationshare[0]~0                                                                                                                                                                          ; 6       ;
; niosII_system:NIOSII|cpu:the_cpu|av_wr_data_transfer~0                                                                                                                                                                                                                         ; 6       ;
; niosII_system:NIOSII|cpu:the_cpu|latched_oci_tb_hbreak_req                                                                                                                                                                                                                     ; 6       ;
; niosII_system:NIOSII|cpu:the_cpu|E_src1[1]                                                                                                                                                                                                                                     ; 6       ;
; niosII_system:NIOSII|cpu:the_cpu|ic_fill_tag[4]                                                                                                                                                                                                                                ; 6       ;
; niosII_system:NIOSII|cpu:the_cpu|ic_fill_tag[3]                                                                                                                                                                                                                                ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_20:the_niosII_system_burst_20|write_address_offset~6                                                                                                                                                                                  ; 6       ;
; niosII_system:NIOSII|cpu:the_cpu|ic_fill_tag[7]                                                                                                                                                                                                                                ; 6       ;
; niosII_system:NIOSII|cpu:the_cpu|ic_fill_tag[8]                                                                                                                                                                                                                                ; 6       ;
; niosII_system:NIOSII|cpu:the_cpu|ic_fill_tag[6]                                                                                                                                                                                                                                ; 6       ;
; niosII_system:NIOSII|cpu:the_cpu|ic_fill_tag[10]                                                                                                                                                                                                                               ; 6       ;
; niosII_system:NIOSII|cpu:the_cpu|ic_fill_tag[11]                                                                                                                                                                                                                               ; 6       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|tri_state_bridge_avalon_slave_arb_winner~0                                                                                                                                     ; 6       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|Add1~7                                                                                                                                                                         ; 6       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|tri_state_bridge_avalon_slave_firsttransfer~0                                                                                                                                  ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_14_upstream_arbitrator:the_niosII_system_burst_14_upstream|internal_cpu_data_master_granted_niosII_system_burst_14_upstream                                                                                                           ; 6       ;
; niosII_system:NIOSII|sdram:the_sdram|Mux40~4                                                                                                                                                                                                                                   ; 6       ;
; niosII_system:NIOSII|sdram:the_sdram|LessThan1~0                                                                                                                                                                                                                               ; 6       ;
; niosII_system:NIOSII|sdram:the_sdram|m_count[2]                                                                                                                                                                                                                                ; 6       ;
; niosII_system:NIOSII|sdram:the_sdram|pending~12                                                                                                                                                                                                                                ; 6       ;
; niosII_system:NIOSII|sdram:the_sdram|Mux44~0                                                                                                                                                                                                                                   ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_16_upstream_arbitrator:the_niosII_system_burst_16_upstream|niosII_system_burst_16_upstream_current_burst[0]                                                                                                                           ; 6       ;
; niosII_system:NIOSII|niosII_system_clock_0:the_niosII_system_clock_0|niosII_system_clock_0_master_FSM:master_FSM|internal_master_write1                                                                                                                                        ; 6       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mem_baddr[7]                                                                                                                                                                                                                                ; 6       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mem_baddr[6]                                                                                                                                                                                                                                ; 6       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mem_baddr[8]                                                                                                                                                                                                                                ; 6       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mem_baddr[9]                                                                                                                                                                                                                                ; 6       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mem_baddr[10]                                                                                                                                                                                                                               ; 6       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mem_baddr[11]                                                                                                                                                                                                                               ; 6       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mem_baddr[12]                                                                                                                                                                                                                               ; 6       ;
; niosII_system:NIOSII|cpu:the_cpu|A_mem_baddr[5]                                                                                                                                                                                                                                ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_11_upstream_arbitrator:the_niosII_system_burst_11_upstream|rdv_fifo_for_cpu_data_master_to_niosII_system_burst_11_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_11_upstream|process_19~0                        ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_11_upstream_arbitrator:the_niosII_system_burst_11_upstream|rdv_fifo_for_cpu_data_master_to_niosII_system_burst_11_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_11_upstream|A_WE_StdLogicVector~0               ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_11_upstream_arbitrator:the_niosII_system_burst_11_upstream|niosII_system_burst_11_upstream_current_burst[0]                                                                                                                           ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_8_upstream_arbitrator:the_niosII_system_burst_8_upstream|niosII_system_burst_8_upstream_in_a_read_cycle                                                                                                                               ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_17_upstream_arbitrator:the_niosII_system_burst_17_upstream|niosII_system_burst_17_upstream_current_burst[0]                                                                                                                           ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_5_upstream_arbitrator:the_niosII_system_burst_5_upstream|niosII_system_burst_5_upstream_current_burst[0]                                                                                                                              ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_9_upstream_arbitrator:the_niosII_system_burst_9_upstream|niosII_system_burst_9_upstream_current_burst[0]                                                                                                                              ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_7_upstream_arbitrator:the_niosII_system_burst_7_upstream|niosII_system_burst_7_upstream_current_burst[0]                                                                                                                              ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_20_upstream_arbitrator:the_niosII_system_burst_20_upstream|niosII_system_burst_20_upstream_current_burst[0]                                                                                                                           ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_8:the_niosII_system_burst_8|transactions_remaining[0]                                                                                                                                                                                 ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_6:the_niosII_system_burst_6|transactions_remaining[0]                                                                                                                                                                                 ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_14:the_niosII_system_burst_14|transactions_remaining[0]                                                                                                                                                                               ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_14_upstream_arbitrator:the_niosII_system_burst_14_upstream|internal_cpu_data_master_qualified_request_niosII_system_burst_14_upstream~0                                                                                               ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_9_downstream_arbitrator:the_niosII_system_burst_9_downstream|r_3~0                                                                                                                                                                    ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_9:the_niosII_system_burst_9|transactions_remaining[0]                                                                                                                                                                                 ; 6       ;
; niosII_system:NIOSII|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_arb_addend[0]                                                                                                                                                                                                   ; 6       ;
; niosII_system:NIOSII|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_arb_addend[1]                                                                                                                                                                                                   ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_11:the_niosII_system_burst_11|reg_downstream_read                                                                                                                                                                                     ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_21_upstream_arbitrator:the_niosII_system_burst_21_upstream|niosII_system_burst_21_upstream_write                                                                                                                                      ; 6       ;
; niosII_system:NIOSII|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|last_cycle_niosII_system_burst_0_downstream_granted_slave_cpu_jtag_debug_module                                                                                                                ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_3_upstream_arbitrator:the_niosII_system_burst_3_upstream|niosII_system_burst_3_upstream_write                                                                                                                                         ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_3:the_niosII_system_burst_3|registered_upstream_read                                                                                                                                                                                  ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_15:the_niosII_system_burst_15|upstream_waitrequest                                                                                                                                                                                    ; 6       ;
; niosII_system:NIOSII|cpu:the_cpu|A_dc_wb_wr_active                                                                                                                                                                                                                             ; 6       ;
; niosII_system:NIOSII|cpu:the_cpu|internal_d_byteenable[2]                                                                                                                                                                                                                      ; 6       ;
; niosII_system:NIOSII|cpu:the_cpu|internal_d_byteenable[1]                                                                                                                                                                                                                      ; 6       ;
; niosII_system:NIOSII|cpu:the_cpu|internal_d_byteenable[3]                                                                                                                                                                                                                      ; 6       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|end_xfer_arb_share_counter_term_tsb_avalon_slave~1                                                                                                                                                       ; 6       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|tsb_avalon_slave_arb_winner~0                                                                                                                                                                            ; 6       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|tsb_avalon_slave_arb_share_counter_next_value[0]~0                                                                                                                                                       ; 6       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|tsb_avalon_slave_firsttransfer~0                                                                                                                                                                         ; 6       ;
; niosII_system:NIOSII|tsb_avalon_slave_arbitrator:the_tsb_avalon_slave|tsb_avalon_slave_begins_xfer~0                                                                                                                                                                           ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_20_upstream_arbitrator:the_niosII_system_burst_20_upstream|cpu_data_master_requests_niosII_system_burst_20_upstream                                                                                                                   ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_20_upstream_arbitrator:the_niosII_system_burst_20_upstream|internal_cpu_data_master_qualified_request_niosII_system_burst_20_upstream~0                                                                                               ; 6       ;
; niosII_system:NIOSII|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|virtual_state_cdr                                                                            ; 6       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|end_xfer_arb_share_counter_term_tri_state_bridge_avalon_slave~0                                                                                                                ; 6       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|tri_state_bridge_avalon_slave_arb_addend[0]                                                                                                                                    ; 6       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|niosII_system_burst_13_downstream_qualified_request_ext_flash_s1~0                                                                                                             ; 6       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|tri_state_bridge_avalon_slave_arb_addend[1]                                                                                                                                    ; 6       ;
; niosII_system:NIOSII|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|niosII_system_burst_12_downstream_qualified_request_ext_flash_s1~0                                                                                                             ; 6       ;
; niosII_system:NIOSII|sdram:the_sdram|m_next[0]                                                                                                                                                                                                                                 ; 6       ;
; niosII_system:NIOSII|sdram:the_sdram|f_pop                                                                                                                                                                                                                                     ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_7_upstream_arbitrator:the_niosII_system_burst_7_upstream|niosII_system_burst_7_upstream_read                                                                                                                                          ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_17_upstream_arbitrator:the_niosII_system_burst_17_upstream|internal_cpu_data_master_qualified_request_niosII_system_burst_17_upstream~0                                                                                               ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_16:the_niosII_system_burst_16|transactions_remaining[0]                                                                                                                                                                               ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_4_upstream_arbitrator:the_niosII_system_burst_4_upstream|cpu_data_master_requests_niosII_system_burst_4_upstream~0                                                                                                                    ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_9_upstream_arbitrator:the_niosII_system_burst_9_upstream|cpu_data_master_requests_niosII_system_burst_9_upstream~4                                                                                                                    ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_18_upstream_arbitrator:the_niosII_system_burst_18_upstream|internal_cpu_data_master_qualified_request_niosII_system_burst_18_upstream~1                                                                                               ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_1_upstream_arbitrator:the_niosII_system_burst_1_upstream|rdv_fifo_for_cpu_data_master_to_niosII_system_burst_1_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_1_upstream|fifo_contains_ones_n                    ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_17_upstream_arbitrator:the_niosII_system_burst_17_upstream|rdv_fifo_for_cpu_data_master_to_niosII_system_burst_17_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_17_upstream|fifo_contains_ones_n                ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_9_upstream_arbitrator:the_niosII_system_burst_9_upstream|rdv_fifo_for_cpu_data_master_to_niosII_system_burst_9_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_9_upstream|fifo_contains_ones_n                    ; 6       ;
; niosII_system:NIOSII|niosII_system_burst_7_upstream_arbitrator:the_niosII_system_burst_7_upstream|rdv_fifo_for_cpu_data_master_to_niosII_system_burst_7_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_7_upstream|fifo_contains_ones_n                    ; 6       ;
; niosII_system:NIOSII|niosII_system_reset_altpll_inst_c1_out_domain_synch_module:niosII_system_reset_altpll_inst_c1_out_domain_synch|data_out                                                                                                                                   ; 6       ;
; niosII_system:NIOSII|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_afd1:auto_generated|q_b[31]                                                                                                                                               ; 6       ;
; niosII_system:NIOSII|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_afd1:auto_generated|q_b[30]                                                                                                                                               ; 6       ;
; niosII_system:NIOSII|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_afd1:auto_generated|q_b[29]                                                                                                                                               ; 6       ;
; niosII_system:NIOSII|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_afd1:auto_generated|q_b[28]                                                                                                                                               ; 6       ;
; niosII_system:NIOSII|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_afd1:auto_generated|q_b[27]                                                                                                                                               ; 6       ;
; niosII_system:NIOSII|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_afd1:auto_generated|q_b[26]                                                                                                                                               ; 6       ;
; niosII_system:NIOSII|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_afd1:auto_generated|q_b[25]                                                                                                                                               ; 6       ;
; niosII_system:NIOSII|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_afd1:auto_generated|q_b[24]                                                                                                                                               ; 6       ;
; niosII_system:NIOSII|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_afd1:auto_generated|q_b[23]                                                                                                                                               ; 6       ;
; niosII_system:NIOSII|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_afd1:auto_generated|q_b[22]                                                                                                                                               ; 6       ;
; niosII_system:NIOSII|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_afd1:auto_generated|q_b[1]                                                                                                                                                ; 6       ;
; niosII_system:NIOSII|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[0]                                                                     ; 6       ;
; niosII_system:NIOSII|cpu:the_cpu|E_src1[0]                                                                                                                                                                                                                                     ; 6       ;
; niosII_system:NIOSII|cpu:the_cpu|d_address_line_field[3]                                                                                                                                                                                                                       ; 6       ;
; niosII_system:NIOSII|cpu:the_cpu|d_address_line_field[4]                                                                                                                                                                                                                       ; 6       ;
; niosII_system:NIOSII|cpu:the_cpu|d_address_line_field[5]                                                                                                                                                                                                                       ; 6       ;
; niosII_system:NIOSII|cpu:the_cpu|d_address_tag_field[3]                                                                                                                                                                                                                        ; 6       ;
; niosII_system:NIOSII|cpu:the_cpu|d_address_tag_field[1]                                                                                                                                                                                                                        ; 6       ;
; niosII_system:NIOSII|cpu:the_cpu|d_address_tag_field[2]                                                                                                                                                                                                                        ; 6       ;
; niosII_system:NIOSII|cpu:the_cpu|d_address_tag_field[9]                                                                                                                                                                                                                        ; 6       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~19                                                                                                                                                                                                                    ; 5       ;
; sld_hub:auto_hub|irsr_reg[2]~17                                                                                                                                                                                                                                                ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~10                                                                                                                                                                                                                    ; 5       ;
; sld_hub:auto_hub|shadow_irf_reg[2][0]~9                                                                                                                                                                                                                                        ; 5       ;
; sld_hub:auto_hub|shadow_irf_reg[1][0]~2                                                                                                                                                                                                                                        ; 5       ;
; sld_hub:auto_hub|irsr_reg[2]~7                                                                                                                                                                                                                                                 ; 5       ;
; sld_hub:auto_hub|irf_reg[2][0]~12                                                                                                                                                                                                                                              ; 5       ;
; sld_hub:auto_hub|irf_reg[1][0]~5                                                                                                                                                                                                                                               ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                                                       ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                                                                       ; 5       ;
; niosII_system:NIOSII|niosII_system_burst_11:the_niosII_system_burst_11|write_address_offset~15                                                                                                                                                                                 ; 5       ;
; niosII_system:NIOSII|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_niosII_system_burst_10_downstream_to_sdram_s1_module:rdv_fifo_for_niosII_system_burst_10_downstream_to_sdram_s1|updated_one_count~2                                                                         ; 5       ;
; niosII_system:NIOSII|niosII_system_burst_20_upstream_arbitrator:the_niosII_system_burst_20_upstream|rdv_fifo_for_cpu_data_master_to_niosII_system_burst_20_upstream_module:rdv_fifo_for_cpu_data_master_to_niosII_system_burst_20_upstream|process_9~2                         ; 5       ;
; niosII_system:NIOSII|niosII_system_burst_10_upstream_arbitrator:the_niosII_system_burst_10_upstream|burstcount_fifo_for_niosII_system_burst_10_upstream_module:burstcount_fifo_for_niosII_system_burst_10_upstream|full_7                                                      ; 5       ;
; niosII_system:NIOSII|niosII_system_burst_10_upstream_arbitrator:the_niosII_system_burst_10_upstream|burstcount_fifo_for_niosII_system_burst_10_upstream_module:burstcount_fifo_for_niosII_system_burst_10_upstream|full_6                                                      ; 5       ;
; niosII_system:NIOSII|niosII_system_burst_11_upstream_arbitrator:the_niosII_system_burst_11_upstream|burstcount_fifo_for_niosII_system_burst_11_upstream_module:burstcount_fifo_for_niosII_system_burst_11_upstream|full_7                                                      ; 5       ;
; niosII_system:NIOSII|niosII_system_burst_10_upstream_arbitrator:the_niosII_system_burst_10_upstream|burstcount_fifo_for_niosII_system_burst_10_upstream_module:burstcount_fifo_for_niosII_system_burst_10_upstream|full_5                                                      ; 5       ;
; niosII_system:NIOSII|niosII_system_burst_11_upstream_arbitrator:the_niosII_system_burst_11_upstream|burstcount_fifo_for_niosII_system_burst_11_upstream_module:burstcount_fifo_for_niosII_system_burst_11_upstream|full_6                                                      ; 5       ;
; niosII_system:NIOSII|niosII_system_burst_10_upstream_arbitrator:the_niosII_system_burst_10_upstream|burstcount_fifo_for_niosII_system_burst_10_upstream_module:burstcount_fifo_for_niosII_system_burst_10_upstream|full_4                                                      ; 5       ;
; niosII_system:NIOSII|niosII_system_burst_11_upstream_arbitrator:the_niosII_system_burst_11_upstream|burstcount_fifo_for_niosII_system_burst_11_upstream_module:burstcount_fifo_for_niosII_system_burst_11_upstream|full_5                                                      ; 5       ;
; niosII_system:NIOSII|niosII_system_burst_10_upstream_arbitrator:the_niosII_system_burst_10_upstream|burstcount_fifo_for_niosII_system_burst_10_upstream_module:burstcount_fifo_for_niosII_system_burst_10_upstream|full_3                                                      ; 5       ;
; niosII_system:NIOSII|niosII_system_burst_19_upstream_arbitrator:the_niosII_system_burst_19_upstream|burstcount_fifo_for_niosII_system_burst_19_upstream_module:burstcount_fifo_for_niosII_system_burst_19_upstream|full_2                                                      ; 5       ;
; niosII_system:NIOSII|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_niosII_system_burst_10_downstream_to_sdram_s1_module:rdv_fifo_for_niosII_system_burst_10_downstream_to_sdram_s1|full_5                                                                                      ; 5       ;
; niosII_system:NIOSII|niosII_system_burst_11_upstream_arbitrator:the_niosII_system_burst_11_upstream|burstcount_fifo_for_niosII_system_burst_11_upstream_module:burstcount_fifo_for_niosII_system_burst_11_upstream|full_4                                                      ; 5       ;
; niosII_system:NIOSII|cpu:the_cpu|D_control_reg_rddata_muxed[2]~0                                                                                                                                                                                                               ; 5       ;
; niosII_system:NIOSII|high_res_timer:the_high_res_timer|control_wr_strobe                                                                                                                                                                                                       ; 5       ;
; niosII_system:NIOSII|sys_clk_timer:the_sys_clk_timer|control_wr_strobe                                                                                                                                                                                                         ; 5       ;
; niosII_system:NIOSII|niosII_system_burst_12_upstream_arbitrator:the_niosII_system_burst_12_upstream|burstcount_fifo_for_niosII_system_burst_12_upstream_module:burstcount_fifo_for_niosII_system_burst_12_upstream|full_2                                                      ; 5       ;
; niosII_system:NIOSII|niosII_system_burst_10_upstream_arbitrator:the_niosII_system_burst_10_upstream|burstcount_fifo_for_niosII_system_burst_10_upstream_module:burstcount_fifo_for_niosII_system_burst_10_upstream|full_2                                                      ; 5       ;
; niosII_system:NIOSII|niosII_system_burst_19_upstream_arbitrator:the_niosII_system_burst_19_upstream|burstcount_fifo_for_niosII_system_burst_19_upstream_module:burstcount_fifo_for_niosII_system_burst_19_upstream|full_1                                                      ; 5       ;
; niosII_system:NIOSII|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_niosII_system_burst_10_downstream_to_sdram_s1_module:rdv_fifo_for_niosII_system_burst_10_downstream_to_sdram_s1|full_4                                                                                      ; 5       ;
; niosII_system:NIOSII|niosII_system_burst_11_upstream_arbitrator:the_niosII_system_burst_11_upstream|burstcount_fifo_for_niosII_system_burst_11_upstream_module:burstcount_fifo_for_niosII_system_burst_11_upstream|full_3                                                      ; 5       ;
; niosII_system:NIOSII|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[21]~15                                                                                                                                                                            ; 5       ;
; niosII_system:NIOSII|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[5]~4                                                                                                                                                                              ; 5       ;
; niosII_system:NIOSII|cpu:the_cpu|M_iw[6]                                                                                                                                                                                                                                       ; 5       ;
; niosII_system:NIOSII|niosII_system_burst_2_upstream_arbitrator:the_niosII_system_burst_2_upstream|burstcount_fifo_for_niosII_system_burst_2_upstream_module:burstcount_fifo_for_niosII_system_burst_2_upstream|full_1                                                          ; 5       ;
; niosII_system:NIOSII|niosII_system_burst_12_upstream_arbitrator:the_niosII_system_burst_12_upstream|burstcount_fifo_for_niosII_system_burst_12_upstream_module:burstcount_fifo_for_niosII_system_burst_12_upstream|full_1                                                      ; 5       ;
; niosII_system:NIOSII|niosII_system_burst_10_upstream_arbitrator:the_niosII_system_burst_10_upstream|burstcount_fifo_for_niosII_system_burst_10_upstream_module:burstcount_fifo_for_niosII_system_burst_10_upstream|full_1                                                      ; 5       ;
; niosII_system:NIOSII|niosII_system_burst_0_upstream_arbitrator:the_niosII_system_burst_0_upstream|burstcount_fifo_for_niosII_system_burst_0_upstream_module:burstcount_fifo_for_niosII_system_burst_0_upstream|full_1                                                          ; 5       ;
; niosII_system:NIOSII|niosII_system_burst_12:the_niosII_system_burst_12|data_counter[2]~0                                                                                                                                                                                       ; 5       ;
; niosII_system:NIOSII|niosII_system_burst_19_upstream_arbitrator:the_niosII_system_burst_19_upstream|process_3~0                                                                                                                                                                ; 5       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                  ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                             ; Location                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; niosII_system:NIOSII|cpu:the_cpu|cpu_bht_module:cpu_bht|altsyncram:the_altsyncram|altsyncram_pkf1:auto_generated|ALTSYNCRAM                                                                                                                           ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; cpu_bht_ram.mif                 ; M4K_X52_Y20                                                                                                                                                                                                                                                                                                                                                                                                   ;
; niosII_system:NIOSII|cpu:the_cpu|cpu_dc_data_module:cpu_dc_data|altsyncram:the_altsyncram|altsyncram_0ff1:auto_generated|ALTSYNCRAM                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 16   ; None                            ; M4K_X13_Y24, M4K_X52_Y26, M4K_X13_Y23, M4K_X52_Y24, M4K_X26_Y26, M4K_X13_Y26, M4K_X52_Y27, M4K_X52_Y22, M4K_X26_Y27, M4K_X13_Y22, M4K_X52_Y23, M4K_X52_Y25, M4K_X26_Y25, M4K_X13_Y25, M4K_X26_Y24, M4K_X52_Y21                                                                                                                                                                                                ;
; niosII_system:NIOSII|cpu:the_cpu|cpu_dc_tag_module:cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_pcf1:auto_generated|ALTSYNCRAM                                                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 14           ; 256          ; 14           ; yes                    ; no                      ; yes                    ; no                      ; 3584   ; 256                         ; 14                          ; 256                         ; 14                          ; 3584                ; 1    ; cpu_dc_tag_ram.mif              ; M4K_X26_Y23                                                                                                                                                                                                                                                                                                                                                                                                   ;
; niosII_system:NIOSII|cpu:the_cpu|cpu_dc_victim_module:cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_9vc1:auto_generated|ALTSYNCRAM                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 256    ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None                            ; M4K_X26_Y21                                                                                                                                                                                                                                                                                                                                                                                                   ;
; niosII_system:NIOSII|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_afd1:auto_generated|ALTSYNCRAM                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 16   ; None                            ; M4K_X52_Y19, M4K_X13_Y16, M4K_X26_Y13, M4K_X13_Y20, M4K_X52_Y13, M4K_X52_Y12, M4K_X26_Y19, M4K_X52_Y14, M4K_X26_Y16, M4K_X52_Y16, M4K_X52_Y15, M4K_X13_Y18, M4K_X52_Y11, M4K_X13_Y19, M4K_X26_Y12, M4K_X26_Y17                                                                                                                                                                                                ;
; niosII_system:NIOSII|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_21g1:auto_generated|ALTSYNCRAM                                                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 20           ; 256          ; 20           ; yes                    ; no                      ; yes                    ; no                      ; 5120   ; 256                         ; 20                          ; 256                         ; 20                          ; 5120                ; 2    ; cpu_ic_tag_ram.mif              ; M4K_X52_Y18, M4K_X52_Y17                                                                                                                                                                                                                                                                                                                                                                                      ;
; niosII_system:NIOSII|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_t072:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; Dual Clocks  ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192   ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; cpu_ociram_default_contents.mif ; M4K_X26_Y14, M4K_X26_Y15                                                                                                                                                                                                                                                                                                                                                                                      ;
; niosII_system:NIOSII|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_p2f1:auto_generated|ALTSYNCRAM                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; cpu_rf_ram_a.mif                ; M4K_X26_Y20                                                                                                                                                                                                                                                                                                                                                                                                   ;
; niosII_system:NIOSII|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_q2f1:auto_generated|ALTSYNCRAM                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; cpu_rf_ram_b.mif                ; M4K_X26_Y22                                                                                                                                                                                                                                                                                                                                                                                                   ;
; niosII_system:NIOSII|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2|ALTSYNCRAM                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                            ; M4K_X26_Y18                                                                                                                                                                                                                                                                                                                                                                                                   ;
; niosII_system:NIOSII|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2|ALTSYNCRAM                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                            ; M4K_X13_Y17                                                                                                                                                                                                                                                                                                                                                                                                   ;
; niosII_system:NIOSII|memory:the_memory|altsyncram:the_altsyncram|altsyncram_87b1:auto_generated|ALTSYNCRAM                                                                                                                                            ; AUTO ; Single Port      ; Single Clock ; 4096         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 131072 ; 4096                        ; 32                          ; --                          ; --                          ; 131072              ; 32   ; memory.hex                      ; M4K_X52_Y28, M4K_X26_Y7, M4K_X13_Y11, M4K_X13_Y9, M4K_X13_Y5, M4K_X52_Y29, M4K_X26_Y11, M4K_X13_Y7, M4K_X52_Y8, M4K_X13_Y14, M4K_X13_Y27, M4K_X13_Y4, M4K_X52_Y5, M4K_X13_Y12, M4K_X26_Y29, M4K_X13_Y8, M4K_X13_Y13, M4K_X13_Y6, M4K_X13_Y15, M4K_X26_Y8, M4K_X52_Y7, M4K_X26_Y6, M4K_X26_Y10, M4K_X26_Y9, M4K_X13_Y21, M4K_X52_Y10, M4K_X13_Y10, M4K_X26_Y4, M4K_X52_Y9, M4K_X52_Y6, M4K_X26_Y28, M4K_X26_Y5 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 70                ;
; Simple Multipliers (18-bit)           ; 2           ; 1                   ; 35                ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 35                ;
; Embedded Multiplier 9-bit elements    ; 4           ; 2                   ; 70                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 2           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                  ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y24_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X39_Y24_N0 ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
; niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y23_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    niosII_system:NIOSII|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X39_Y23_N0 ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------------+
; Interconnect Usage Summary                            ;
+----------------------------+--------------------------+
; Interconnect Resource Type ; Usage                    ;
+----------------------------+--------------------------+
; Block interconnects        ; 12,510 / 94,460 ( 13 % ) ;
; C16 interconnects          ; 307 / 3,315 ( 9 % )      ;
; C4 interconnects           ; 7,478 / 60,840 ( 12 % )  ;
; Direct links               ; 1,909 / 94,460 ( 2 % )   ;
; Global clocks              ; 9 / 16 ( 56 % )          ;
; Local interconnects        ; 3,573 / 33,216 ( 11 % )  ;
; R24 interconnects          ; 433 / 3,091 ( 14 % )     ;
; R4 interconnects           ; 10,065 / 81,294 ( 12 % ) ;
+----------------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 11.15) ; Number of LABs  (Total = 658) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 86                            ;
; 2                                           ; 25                            ;
; 3                                           ; 17                            ;
; 4                                           ; 39                            ;
; 5                                           ; 18                            ;
; 6                                           ; 14                            ;
; 7                                           ; 16                            ;
; 8                                           ; 13                            ;
; 9                                           ; 12                            ;
; 10                                          ; 11                            ;
; 11                                          ; 2                             ;
; 12                                          ; 9                             ;
; 13                                          ; 13                            ;
; 14                                          ; 15                            ;
; 15                                          ; 9                             ;
; 16                                          ; 359                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.52) ; Number of LABs  (Total = 658) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 569                           ;
; 1 Clock                            ; 600                           ;
; 1 Clock enable                     ; 275                           ;
; 1 Sync. clear                      ; 27                            ;
; 1 Sync. load                       ; 62                            ;
; 2 Async. clears                    ; 5                             ;
; 2 Clock enables                    ; 115                           ;
; 2 Clocks                           ; 8                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 17.33) ; Number of LABs  (Total = 658) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 33                            ;
; 2                                            ; 62                            ;
; 3                                            ; 5                             ;
; 4                                            ; 23                            ;
; 5                                            ; 4                             ;
; 6                                            ; 7                             ;
; 7                                            ; 4                             ;
; 8                                            ; 32                            ;
; 9                                            ; 10                            ;
; 10                                           ; 13                            ;
; 11                                           ; 1                             ;
; 12                                           ; 19                            ;
; 13                                           ; 8                             ;
; 14                                           ; 5                             ;
; 15                                           ; 5                             ;
; 16                                           ; 17                            ;
; 17                                           ; 15                            ;
; 18                                           ; 19                            ;
; 19                                           ; 21                            ;
; 20                                           ; 51                            ;
; 21                                           ; 29                            ;
; 22                                           ; 32                            ;
; 23                                           ; 34                            ;
; 24                                           ; 28                            ;
; 25                                           ; 32                            ;
; 26                                           ; 36                            ;
; 27                                           ; 30                            ;
; 28                                           ; 23                            ;
; 29                                           ; 16                            ;
; 30                                           ; 11                            ;
; 31                                           ; 11                            ;
; 32                                           ; 22                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.26) ; Number of LABs  (Total = 658) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 99                            ;
; 2                                               ; 44                            ;
; 3                                               ; 24                            ;
; 4                                               ; 40                            ;
; 5                                               ; 33                            ;
; 6                                               ; 33                            ;
; 7                                               ; 30                            ;
; 8                                               ; 40                            ;
; 9                                               ; 50                            ;
; 10                                              ; 39                            ;
; 11                                              ; 32                            ;
; 12                                              ; 33                            ;
; 13                                              ; 33                            ;
; 14                                              ; 31                            ;
; 15                                              ; 21                            ;
; 16                                              ; 40                            ;
; 17                                              ; 10                            ;
; 18                                              ; 7                             ;
; 19                                              ; 4                             ;
; 20                                              ; 4                             ;
; 21                                              ; 0                             ;
; 22                                              ; 3                             ;
; 23                                              ; 1                             ;
; 24                                              ; 2                             ;
; 25                                              ; 3                             ;
; 26                                              ; 1                             ;
; 27                                              ; 0                             ;
; 28                                              ; 0                             ;
; 29                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 16.29) ; Number of LABs  (Total = 658) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 5                             ;
; 3                                            ; 36                            ;
; 4                                            ; 45                            ;
; 5                                            ; 36                            ;
; 6                                            ; 20                            ;
; 7                                            ; 15                            ;
; 8                                            ; 13                            ;
; 9                                            ; 29                            ;
; 10                                           ; 27                            ;
; 11                                           ; 17                            ;
; 12                                           ; 19                            ;
; 13                                           ; 22                            ;
; 14                                           ; 19                            ;
; 15                                           ; 17                            ;
; 16                                           ; 16                            ;
; 17                                           ; 20                            ;
; 18                                           ; 22                            ;
; 19                                           ; 24                            ;
; 20                                           ; 22                            ;
; 21                                           ; 21                            ;
; 22                                           ; 19                            ;
; 23                                           ; 22                            ;
; 24                                           ; 19                            ;
; 25                                           ; 9                             ;
; 26                                           ; 17                            ;
; 27                                           ; 20                            ;
; 28                                           ; 11                            ;
; 29                                           ; 7                             ;
; 30                                           ; 37                            ;
; 31                                           ; 17                            ;
; 32                                           ; 30                            ;
; 33                                           ; 3                             ;
; 34                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details              ;
+-----------------+----------------------+-------------------+
; Source Register ; Destination Register ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 10.1 Build 197 01/19/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Apr 10 16:05:02 2013
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off webServerFlashFinal -c webServerFlashFinal
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Info: Selected device EP2C35F672C6 for design "webServerFlashFinal"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Implemented PLL "niosII_system:NIOSII|altpll_inst:the_altpll_inst|altpll:sd1|pll" as Cyclone II PLL type
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of -108 degrees (-3000 ps) for niosII_system:NIOSII|altpll_inst:the_altpll_inst|altpll:sd1|_clk0 port
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for niosII_system:NIOSII|altpll_inst:the_altpll_inst|altpll:sd1|_clk1 port
    Info: Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for niosII_system:NIOSII|altpll_inst:the_altpll_inst|altpll:sd1|_clk2 port
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C50F672C6 is compatible
    Info: Device EP2C70F672C6 is compatible
Info: Fitter converted 3 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location E3
    Info: Pin ~nCSO~ is reserved at location D3
    Info: Pin ~LVDS150p/nCEO~ is reserved at location AE24
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Info: Evaluating HDL-embedded SDC commands
    Info: Entity alt_jtag_atlantic
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_write}] -to [get_registers {*|alt_jtag_atlantic:*|read_write1*}] 
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info: Entity altera_std_synchronizer
        Info: set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info: Entity sld_hub
        Info: create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info: set_clock_groups -asynchronous -group {altera_reserved_tck}
Info: Reading SDC File: 'cpu.sdc'
Info: Reading SDC File: '/opt/altera/10.1sp1/ip/altera/sopc_builder_ip/altera_avalon_clock_adapter/altera_avalon_clock_adapter.sdc'
Warning: Node: CLOCK_50 was determined to be a clock but was found without an associated clock assignment.
Warning: PLL cross checking found inconsistent PLL clock settings:
    Warning: Node: NIOSII|the_altpll_inst|sd1|pll|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning: Node: NIOSII|the_altpll_inst|sd1|pll|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning: Node: NIOSII|the_altpll_inst|sd1|pll|clk[2] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info: Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info: Found 1 clocks
    Info:   Period   Clock Name
    Info: ======== ============
    Info:  100.000 altera_reserved_tck
Info: Automatically promoted node CLOCK_50 (placed in PIN N2 (CLK0, LVDSCLK0p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G0
Info: Automatically promoted node niosII_system:NIOSII|altpll_inst:the_altpll_inst|altpll:sd1|_clk0 (placed in counter C2 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_X0_Y1_N1
Info: Automatically promoted node niosII_system:NIOSII|altpll_inst:the_altpll_inst|altpll:sd1|_clk1 (placed in counter C0 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info: Automatically promoted node niosII_system:NIOSII|altpll_inst:the_altpll_inst|altpll:sd1|_clk2 (placed in counter C1 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info: Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node niosII_system:NIOSII|niosII_system_reset_altpll_inst_c1_out_domain_synch_module:niosII_system_reset_altpll_inst_c1_out_domain_synch|data_out 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node niosII_system:NIOSII|sdram:the_sdram|active_rnw~1
        Info: Destination node niosII_system:NIOSII|sdram:the_sdram|active_cs_n~1
        Info: Destination node niosII_system:NIOSII|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_debug:the_cpu_nios2_oci_debug|jtag_break~1
        Info: Destination node niosII_system:NIOSII|sdram:the_sdram|i_refs[0]~0
        Info: Destination node niosII_system:NIOSII|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_debug:the_cpu_nios2_oci_debug|internal_resetlatch~0
        Info: Destination node ENET_RST_N
Info: Automatically promoted node sld_hub:auto_hub|clr_reg 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_hub:auto_hub|clr_reg~_wirecell
Info: Automatically promoted node niosII_system:NIOSII|niosII_system_reset_clk_0_domain_synch_module:niosII_system_reset_clk_0_domain_synch|data_out 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state~0
        Info: Destination node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state~1
        Info: Destination node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell
Info: Automatically promoted node niosII_system:NIOSII|reset_n_sources~0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Starting register packing
Warning: Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info: Finished register packing
    Extra Info: Packed 2 registers into blocks of type EC
    Extra Info: Packed 171 registers into blocks of type I/O
    Extra Info: Packed 64 registers into blocks of type Embedded multiplier block
    Extra Info: Created 73 register duplicates
Warning: PLL "niosII_system:NIOSII|altpll_inst:the_altpll_inst|altpll:sd1|pll" output port clk[2] feeds output pin "ENET_CLK" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: Ignored locations or region assignments to the following nodes
    Warning: Node "AUD_ADCDAT" is assigned to location or region, but does not exist in design
    Warning: Node "AUD_ADCLRCK" is assigned to location or region, but does not exist in design
    Warning: Node "AUD_BCLK" is assigned to location or region, but does not exist in design
    Warning: Node "AUD_DACDAT" is assigned to location or region, but does not exist in design
    Warning: Node "AUD_DACLRCK" is assigned to location or region, but does not exist in design
    Warning: Node "AUD_XCK" is assigned to location or region, but does not exist in design
    Warning: Node "CLOCK_27" is assigned to location or region, but does not exist in design
    Warning: Node "EXT_CLOCK" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[0]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[10]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[11]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[12]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[13]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[14]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[15]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[16]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[17]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[18]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[19]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[1]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[20]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[21]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[22]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[23]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[24]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[25]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[26]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[27]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[28]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[29]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[2]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[30]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[31]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[32]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[33]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[34]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[35]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[3]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[4]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[5]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[6]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[7]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[8]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[9]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX2[0]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX2[1]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX2[2]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX2[3]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX2[4]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX2[5]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX2[6]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX3[0]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX3[1]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX3[2]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX3[3]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX3[4]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX3[5]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX3[6]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX4[0]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX4[1]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX4[2]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX4[3]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX4[4]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX4[5]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX4[6]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX5[0]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX5[1]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX5[2]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX5[3]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX5[4]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX5[5]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX5[6]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX6[0]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX6[1]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX6[2]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX6[3]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX6[4]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX6[5]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX6[6]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX7[0]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX7[1]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX7[2]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX7[3]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX7[4]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX7[5]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX7[6]" is assigned to location or region, but does not exist in design
    Warning: Node "I2C_SCLK" is assigned to location or region, but does not exist in design
    Warning: Node "I2C_SDAT" is assigned to location or region, but does not exist in design
    Warning: Node "IRDA_RXD" is assigned to location or region, but does not exist in design
    Warning: Node "IRDA_TXD" is assigned to location or region, but does not exist in design
    Warning: Node "KEY[1]" is assigned to location or region, but does not exist in design
    Warning: Node "KEY[2]" is assigned to location or region, but does not exist in design
    Warning: Node "KEY[3]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDG[8]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDR[0]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDR[10]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDR[11]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDR[12]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDR[13]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDR[14]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDR[15]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDR[16]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDR[17]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDR[1]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDR[2]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDR[3]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDR[4]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDR[5]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDR[6]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDR[7]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDR[8]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDR[9]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_CS_N" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DACK0_N" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DACK1_N" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DATA[0]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DATA[10]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DATA[11]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DATA[12]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DATA[13]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DATA[14]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DATA[15]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DATA[1]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DATA[2]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DATA[3]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DATA[4]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DATA[5]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DATA[6]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DATA[7]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DATA[8]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DATA[9]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DREQ0" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DREQ1" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_FSPEED" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_INT0" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_INT1" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_LSPEED" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_RD_N" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_RST_N" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_WR_N" is assigned to location or region, but does not exist in design
    Warning: Node "PS2_CLK" is assigned to location or region, but does not exist in design
    Warning: Node "PS2_DAT" is assigned to location or region, but does not exist in design
    Warning: Node "SD_CLK" is assigned to location or region, but does not exist in design
    Warning: Node "SD_CMD" is assigned to location or region, but does not exist in design
    Warning: Node "SD_DAT" is assigned to location or region, but does not exist in design
    Warning: Node "SD_DAT3" is assigned to location or region, but does not exist in design
    Warning: Node "SW[10]" is assigned to location or region, but does not exist in design
    Warning: Node "SW[11]" is assigned to location or region, but does not exist in design
    Warning: Node "SW[12]" is assigned to location or region, but does not exist in design
    Warning: Node "SW[13]" is assigned to location or region, but does not exist in design
    Warning: Node "SW[14]" is assigned to location or region, but does not exist in design
    Warning: Node "SW[15]" is assigned to location or region, but does not exist in design
    Warning: Node "SW[16]" is assigned to location or region, but does not exist in design
    Warning: Node "SW[17]" is assigned to location or region, but does not exist in design
    Warning: Node "SW[8]" is assigned to location or region, but does not exist in design
    Warning: Node "SW[9]" is assigned to location or region, but does not exist in design
    Warning: Node "TCK" is assigned to location or region, but does not exist in design
    Warning: Node "TCS" is assigned to location or region, but does not exist in design
    Warning: Node "TDI" is assigned to location or region, but does not exist in design
    Warning: Node "TDO" is assigned to location or region, but does not exist in design
    Warning: Node "TD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning: Node "TD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning: Node "TD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning: Node "TD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning: Node "TD_DATA[4]" is assigned to location or region, but does not exist in design
    Warning: Node "TD_DATA[5]" is assigned to location or region, but does not exist in design
    Warning: Node "TD_DATA[6]" is assigned to location or region, but does not exist in design
    Warning: Node "TD_DATA[7]" is assigned to location or region, but does not exist in design
    Warning: Node "TD_HS" is assigned to location or region, but does not exist in design
    Warning: Node "TD_RESET" is assigned to location or region, but does not exist in design
    Warning: Node "TD_VS" is assigned to location or region, but does not exist in design
    Warning: Node "UART_RXD" is assigned to location or region, but does not exist in design
    Warning: Node "UART_TXD" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_BLANK" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_B[0]" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_B[1]" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_B[2]" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_B[3]" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_B[4]" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_B[5]" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_B[6]" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_B[7]" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_B[8]" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_B[9]" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_CLK" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_G[0]" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_G[1]" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_G[2]" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_G[3]" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_G[4]" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_G[5]" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_G[6]" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_G[7]" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_G[8]" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_G[9]" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_HS" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_R[0]" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_R[1]" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_R[2]" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_R[3]" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_R[4]" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_R[5]" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_R[6]" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_R[7]" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_R[8]" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_R[9]" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_SYNC" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_VS" is assigned to location or region, but does not exist in design
Info: Fitter preparation operations ending: elapsed time is 00:00:09
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:03
Info: Fitter routing operations beginning
Info: Router estimated average interconnect usage is 12% of the available device resources
    Info: Router estimated peak interconnect usage is 46% of the available device resources in the region that extends from location X33_Y12 to location X43_Y23
Info: Fitter routing operations ending: elapsed time is 00:00:03
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Warning: Found 204 output pins without output pin load capacitance assignment
    Info: Pin "GPIO_0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[32]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[33]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[34]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[35]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_UB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_LB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_CMD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_RD_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_RST_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_WR_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_ON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_BLON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_EN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_RS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_RW" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_CKE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_BA_1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_BA_0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_CAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_RAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_UDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_LDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_RST_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning: Following 36 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info: Pin GPIO_0[0] has a permanently disabled output enable
    Info: Pin GPIO_0[2] has a permanently disabled output enable
    Info: Pin GPIO_0[4] has a permanently disabled output enable
    Info: Pin GPIO_0[6] has a permanently disabled output enable
    Info: Pin GPIO_0[8] has a permanently disabled output enable
    Info: Pin GPIO_0[9] has a permanently disabled output enable
    Info: Pin GPIO_0[10] has a permanently disabled output enable
    Info: Pin GPIO_0[11] has a permanently disabled output enable
    Info: Pin GPIO_0[12] has a permanently disabled output enable
    Info: Pin GPIO_0[13] has a permanently disabled output enable
    Info: Pin GPIO_0[14] has a permanently disabled output enable
    Info: Pin GPIO_0[15] has a permanently disabled output enable
    Info: Pin GPIO_0[16] has a permanently disabled output enable
    Info: Pin GPIO_0[17] has a permanently disabled output enable
    Info: Pin GPIO_0[18] has a permanently disabled output enable
    Info: Pin GPIO_0[19] has a permanently disabled output enable
    Info: Pin GPIO_0[20] has a permanently disabled output enable
    Info: Pin GPIO_0[21] has a permanently disabled output enable
    Info: Pin GPIO_0[22] has a permanently disabled output enable
    Info: Pin GPIO_0[23] has a permanently disabled output enable
    Info: Pin GPIO_0[24] has a permanently disabled output enable
    Info: Pin GPIO_0[25] has a permanently disabled output enable
    Info: Pin GPIO_0[26] has a permanently disabled output enable
    Info: Pin GPIO_0[27] has a permanently disabled output enable
    Info: Pin GPIO_0[28] has a permanently disabled output enable
    Info: Pin GPIO_0[29] has a permanently disabled output enable
    Info: Pin GPIO_0[30] has a permanently disabled output enable
    Info: Pin GPIO_0[31] has a permanently disabled output enable
    Info: Pin GPIO_0[32] has a permanently disabled output enable
    Info: Pin GPIO_0[33] has a permanently disabled output enable
    Info: Pin GPIO_0[34] has a permanently disabled output enable
    Info: Pin GPIO_0[35] has a permanently disabled output enable
    Info: Pin GPIO_0[1] has a permanently disabled output enable
    Info: Pin GPIO_0[3] has a permanently enabled output enable
    Info: Pin GPIO_0[5] has a permanently disabled output enable
    Info: Pin GPIO_0[7] has a permanently enabled output enable
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Generated suppressed messages file /afs/ualberta.ca/home/t/h/thohn/ECE492/webServerFlashFinal/webServerFlashFinal.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 222 warnings
    Info: Peak virtual memory: 445 megabytes
    Info: Processing ended: Wed Apr 10 16:05:35 2013
    Info: Elapsed time: 00:00:33
    Info: Total CPU time (on all processors): 00:00:34


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /afs/ualberta.ca/home/t/h/thohn/ECE492/webServerFlashFinal/webServerFlashFinal.fit.smsg.


