TimeQuest Timing Analyzer report for processor
Mon Apr 22 17:08:20 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'Clock'
 12. Slow Model Setup: 'Step.01'
 13. Slow Model Setup: 'Step.00'
 14. Slow Model Hold: 'Step.01'
 15. Slow Model Hold: 'Clock'
 16. Slow Model Hold: 'Step.00'
 17. Slow Model Minimum Pulse Width: 'Clock'
 18. Slow Model Minimum Pulse Width: 'Step.00'
 19. Slow Model Minimum Pulse Width: 'Step.01'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Fast Model Setup Summary
 25. Fast Model Hold Summary
 26. Fast Model Recovery Summary
 27. Fast Model Removal Summary
 28. Fast Model Minimum Pulse Width Summary
 29. Fast Model Setup: 'Clock'
 30. Fast Model Setup: 'Step.01'
 31. Fast Model Setup: 'Step.00'
 32. Fast Model Hold: 'Step.01'
 33. Fast Model Hold: 'Clock'
 34. Fast Model Hold: 'Step.00'
 35. Fast Model Minimum Pulse Width: 'Clock'
 36. Fast Model Minimum Pulse Width: 'Step.00'
 37. Fast Model Minimum Pulse Width: 'Step.01'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Multicorner Timing Analysis Summary
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; processor                                                         ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock }   ;
; Step.00    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Step.00 } ;
; Step.01    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Step.01 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+---------------------------------------------------------------------+
; Slow Model Fmax Summary                                             ;
+------------+-----------------+------------+-------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                    ;
+------------+-----------------+------------+-------------------------+
; 175.25 MHz ; 175.25 MHz      ; Clock      ;                         ;
; 384.32 MHz ; 237.87 MHz      ; Step.01    ; limit due to hold check ;
+------------+-----------------+------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------+
; Slow Model Setup Summary         ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; Clock   ; -6.261 ; -964.958      ;
; Step.01 ; -4.209 ; -39.746       ;
; Step.00 ; -2.851 ; -10.589       ;
+---------+--------+---------------+


+----------------------------------+
; Slow Model Hold Summary          ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; Step.01 ; -2.102 ; -11.178       ;
; Clock   ; -2.014 ; -2.451        ;
; Step.00 ; -1.969 ; -4.313        ;
+---------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; Clock   ; -1.380 ; -194.380            ;
; Step.00 ; 0.500  ; 0.000               ;
; Step.01 ; 0.500  ; 0.000               ;
+---------+--------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock'                                                                                                                         ;
+--------+-------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.261 ; ReadAddressRF1[0] ; registerFile:rf|PC_reg7:PC|Q[4]                ; Step.01      ; Clock       ; 0.500        ; -0.817     ; 5.980      ;
; -6.184 ; ReadAddressRF1[1] ; register16bits:regALU|Q[12]                    ; Step.01      ; Clock       ; 0.500        ; -0.044     ; 6.676      ;
; -6.155 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register2|Q[4]  ; Step.01      ; Clock       ; 0.500        ; -0.860     ; 5.831      ;
; -6.155 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register3|Q[4]  ; Step.01      ; Clock       ; 0.500        ; -0.860     ; 5.831      ;
; -6.142 ; ReadAddressRF1[1] ; registerFile:rf|PC_reg7:PC|Q[7]                ; Step.01      ; Clock       ; 0.500        ; -0.816     ; 5.862      ;
; -6.138 ; ReadAddressRF1[0] ; register16bits:RegDout|Q[4]                    ; Step.01      ; Clock       ; 0.500        ; -0.817     ; 5.857      ;
; -6.125 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register6|Q[4]  ; Step.01      ; Clock       ; 0.500        ; -0.852     ; 5.809      ;
; -6.076 ; ReadAddressRF1[1] ; registerFile:rf|register16bits:register7|Q[7]  ; Step.01      ; Clock       ; 0.500        ; -0.822     ; 5.790      ;
; -6.073 ; ReadAddressRF1[1] ; registerFile:rf|register16bits:register5|Q[7]  ; Step.01      ; Clock       ; 0.500        ; -0.822     ; 5.787      ;
; -6.062 ; ReadAddressRF1[1] ; register16bits:regALU|Q[15]                    ; Step.01      ; Clock       ; 0.500        ; -0.044     ; 6.554      ;
; -6.048 ; ReadAddressRF1[0] ; register16bits:regALU|Q[12]                    ; Step.01      ; Clock       ; 0.500        ; -0.045     ; 6.539      ;
; -6.039 ; ReadAddressRF1[1] ; registerFile:rf|PC_reg7:PC|Q[3]                ; Step.01      ; Clock       ; 0.500        ; -0.816     ; 5.759      ;
; -6.022 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register4|Q[4]  ; Step.01      ; Clock       ; 0.500        ; -0.860     ; 5.698      ;
; -6.019 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register1|Q[4]  ; Step.01      ; Clock       ; 0.500        ; -0.860     ; 5.695      ;
; -6.010 ; ReadAddressRF1[0] ; registerFile:rf|PC_reg7:PC|Q[3]                ; Step.01      ; Clock       ; 0.500        ; -0.817     ; 5.729      ;
; -6.004 ; ReadAddressRF1[1] ; registerFile:rf|PC_reg7:PC|Q[4]                ; Step.01      ; Clock       ; 0.500        ; -0.816     ; 5.724      ;
; -5.967 ; ReadAddressRF1[1] ; registerFile:rf|register16bits:register3|Q[3]  ; Step.01      ; Clock       ; 0.500        ; -0.859     ; 5.644      ;
; -5.965 ; ReadAddressRF1[1] ; registerFile:rf|register16bits:register2|Q[3]  ; Step.01      ; Clock       ; 0.500        ; -0.859     ; 5.642      ;
; -5.962 ; ReadAddressRF1[1] ; register16bits:RegDout|Q[7]                    ; Step.01      ; Clock       ; 0.500        ; -0.816     ; 5.682      ;
; -5.954 ; ReadAddressRF1[1] ; register16bits:regALU|Q[10]                    ; Step.01      ; Clock       ; 0.500        ; 0.046      ; 6.536      ;
; -5.948 ; ReadAddressRF1[1] ; register16bits:regALU|Q[13]                    ; Step.01      ; Clock       ; 0.500        ; -0.044     ; 6.440      ;
; -5.947 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register4|Q[14] ; Step.01      ; Clock       ; 0.500        ; -0.816     ; 5.667      ;
; -5.938 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register3|Q[3]  ; Step.01      ; Clock       ; 0.500        ; -0.860     ; 5.614      ;
; -5.936 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register2|Q[3]  ; Step.01      ; Clock       ; 0.500        ; -0.860     ; 5.612      ;
; -5.926 ; ReadAddressRF1[0] ; register16bits:regALU|Q[15]                    ; Step.01      ; Clock       ; 0.500        ; -0.045     ; 6.417      ;
; -5.925 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register6|Q[15] ; Step.01      ; Clock       ; 0.500        ; -0.841     ; 5.620      ;
; -5.925 ; ReadAddressRF1[1] ; register16bits:regALU|Q[14]                    ; Step.01      ; Clock       ; 0.500        ; -0.044     ; 6.417      ;
; -5.924 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register4|Q[8]  ; Step.01      ; Clock       ; 0.500        ; -0.870     ; 5.590      ;
; -5.922 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register5|Q[15] ; Step.01      ; Clock       ; 0.500        ; -0.841     ; 5.617      ;
; -5.919 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register7|Q[15] ; Step.01      ; Clock       ; 0.500        ; -0.841     ; 5.614      ;
; -5.907 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register3|Q[15] ; Step.01      ; Clock       ; 0.500        ; -0.816     ; 5.627      ;
; -5.907 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register4|Q[15] ; Step.01      ; Clock       ; 0.500        ; -0.816     ; 5.627      ;
; -5.904 ; ReadAddressRF1[1] ; registerFile:rf|register16bits:register4|Q[3]  ; Step.01      ; Clock       ; 0.500        ; -0.830     ; 5.610      ;
; -5.898 ; ReadAddressRF1[1] ; registerFile:rf|register16bits:register2|Q[4]  ; Step.01      ; Clock       ; 0.500        ; -0.859     ; 5.575      ;
; -5.898 ; ReadAddressRF1[1] ; registerFile:rf|register16bits:register3|Q[4]  ; Step.01      ; Clock       ; 0.500        ; -0.859     ; 5.575      ;
; -5.896 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register6|Q[9]  ; Step.01      ; Clock       ; 0.500        ; -0.852     ; 5.580      ;
; -5.886 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register5|Q[9]  ; Step.01      ; Clock       ; 0.500        ; -0.845     ; 5.577      ;
; -5.881 ; ReadAddressRF1[1] ; register16bits:RegDout|Q[4]                    ; Step.01      ; Clock       ; 0.500        ; -0.816     ; 5.601      ;
; -5.875 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register4|Q[3]  ; Step.01      ; Clock       ; 0.500        ; -0.831     ; 5.580      ;
; -5.869 ; ReadAddressRF1[1] ; registerFile:rf|register16bits:register1|Q[5]  ; Step.01      ; Clock       ; 0.500        ; -0.869     ; 5.536      ;
; -5.868 ; ReadAddressRF1[1] ; registerFile:rf|register16bits:register6|Q[4]  ; Step.01      ; Clock       ; 0.500        ; -0.851     ; 5.553      ;
; -5.867 ; ReadAddressRF1[1] ; registerFile:rf|register16bits:register4|Q[7]  ; Step.01      ; Clock       ; 0.500        ; -0.869     ; 5.534      ;
; -5.863 ; ReadAddressRF1[1] ; registerFile:rf|register16bits:register4|Q[5]  ; Step.01      ; Clock       ; 0.500        ; -0.869     ; 5.530      ;
; -5.863 ; ReadAddressRF1[1] ; registerFile:rf|register16bits:register3|Q[7]  ; Step.01      ; Clock       ; 0.500        ; -0.859     ; 5.540      ;
; -5.855 ; ReadAddressRF1[0] ; registerFile:rf|PC_reg7:PC|Q[9]                ; Step.01      ; Clock       ; 0.500        ; -0.817     ; 5.574      ;
; -5.853 ; ReadAddressRF1[1] ; register16bits:regALU|Q[11]                    ; Step.01      ; Clock       ; 0.500        ; 0.046      ; 6.435      ;
; -5.852 ; ReadAddressRF1[1] ; registerFile:rf|register16bits:register2|Q[5]  ; Step.01      ; Clock       ; 0.500        ; -0.840     ; 5.548      ;
; -5.852 ; ReadAddressRF1[1] ; registerFile:rf|register16bits:register3|Q[5]  ; Step.01      ; Clock       ; 0.500        ; -0.840     ; 5.548      ;
; -5.845 ; ReadAddressRF1[1] ; registerFile:rf|register16bits:register4|Q[14] ; Step.01      ; Clock       ; 0.500        ; -0.815     ; 5.566      ;
; -5.835 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register5|Q[8]  ; Step.01      ; Clock       ; 0.500        ; -0.823     ; 5.548      ;
; -5.834 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register7|Q[8]  ; Step.01      ; Clock       ; 0.500        ; -0.823     ; 5.547      ;
; -5.830 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register5|Q[4]  ; Step.01      ; Clock       ; 0.500        ; -0.845     ; 5.521      ;
; -5.828 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register7|Q[4]  ; Step.01      ; Clock       ; 0.500        ; -0.845     ; 5.519      ;
; -5.827 ; ReadAddressRF1[0] ; registerFile:rf|PC_reg7:PC|Q[0]                ; Step.01      ; Clock       ; 0.500        ; -0.817     ; 5.546      ;
; -5.812 ; ReadAddressRF1[0] ; register16bits:regALU|Q[13]                    ; Step.01      ; Clock       ; 0.500        ; -0.045     ; 6.303      ;
; -5.807 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register7|Q[9]  ; Step.01      ; Clock       ; 0.500        ; -0.845     ; 5.498      ;
; -5.800 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register3|Q[14] ; Step.01      ; Clock       ; 0.500        ; -0.816     ; 5.520      ;
; -5.795 ; ReadAddressRF1[1] ; registerFile:rf|PC_reg7:PC|Q[5]                ; Step.01      ; Clock       ; 0.500        ; -0.816     ; 5.515      ;
; -5.789 ; ReadAddressRF1[0] ; register16bits:regALU|Q[14]                    ; Step.01      ; Clock       ; 0.500        ; -0.045     ; 6.280      ;
; -5.785 ; ReadAddressRF1[0] ; register16bits:regALU|Q[10]                    ; Step.01      ; Clock       ; 0.500        ; 0.045      ; 6.366      ;
; -5.765 ; ReadAddressRF1[1] ; registerFile:rf|register16bits:register4|Q[4]  ; Step.01      ; Clock       ; 0.500        ; -0.859     ; 5.442      ;
; -5.762 ; ReadAddressRF1[1] ; registerFile:rf|register16bits:register1|Q[4]  ; Step.01      ; Clock       ; 0.500        ; -0.859     ; 5.439      ;
; -5.760 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register2|Q[2]  ; Step.01      ; Clock       ; 0.500        ; -0.860     ; 5.436      ;
; -5.757 ; ReadAddressRF1[1] ; register16bits:regALU|Q[6]                     ; Step.01      ; Clock       ; 0.500        ; -0.023     ; 6.270      ;
; -5.757 ; ReadAddressRF1[0] ; registerFile:rf|PC_reg7:PC|Q[7]                ; Step.01      ; Clock       ; 0.500        ; -0.817     ; 5.476      ;
; -5.756 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register3|Q[2]  ; Step.01      ; Clock       ; 0.500        ; -0.860     ; 5.432      ;
; -5.753 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register1|Q[2]  ; Step.01      ; Clock       ; 0.500        ; -0.860     ; 5.429      ;
; -5.744 ; ReadAddressRF1[1] ; registerFile:rf|register16bits:register2|Q[7]  ; Step.01      ; Clock       ; 0.500        ; -0.869     ; 5.411      ;
; -5.742 ; ReadAddressRF1[1] ; registerFile:rf|register16bits:register1|Q[7]  ; Step.01      ; Clock       ; 0.500        ; -0.869     ; 5.409      ;
; -5.718 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register1|Q[14] ; Step.01      ; Clock       ; 0.500        ; -0.817     ; 5.437      ;
; -5.717 ; ReadAddressRF1[0] ; registerFile:rf|PC_reg7:PC|Q[2]                ; Step.01      ; Clock       ; 0.500        ; -0.817     ; 5.436      ;
; -5.714 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register2|Q[14] ; Step.01      ; Clock       ; 0.500        ; -0.817     ; 5.433      ;
; -5.713 ; ReadAddressRF1[0] ; register16bits:RegDout|Q[8]                    ; Step.01      ; Clock       ; 0.500        ; -0.817     ; 5.432      ;
; -5.708 ; ReadAddressRF1[1] ; register16bits:regALU|Q[9]                     ; Step.01      ; Clock       ; 0.500        ; 0.046      ; 6.290      ;
; -5.703 ; ReadAddressRF1[1] ; registerFile:rf|register16bits:register6|Q[7]  ; Step.01      ; Clock       ; 0.500        ; -0.851     ; 5.388      ;
; -5.700 ; ReadAddressRF1[0] ; registerFile:rf|PC_reg7:PC|Q[14]               ; Step.01      ; Clock       ; 0.500        ; -0.817     ; 5.419      ;
; -5.698 ; ReadAddressRF1[1] ; registerFile:rf|register16bits:register3|Q[14] ; Step.01      ; Clock       ; 0.500        ; -0.815     ; 5.419      ;
; -5.691 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register7|Q[7]  ; Step.01      ; Clock       ; 0.500        ; -0.823     ; 5.404      ;
; -5.688 ; ReadAddressRF1[1] ; register16bits:RegDout|Q[3]                    ; Step.01      ; Clock       ; 0.500        ; -0.823     ; 5.401      ;
; -5.688 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register5|Q[7]  ; Step.01      ; Clock       ; 0.500        ; -0.823     ; 5.401      ;
; -5.684 ; ReadAddressRF1[0] ; register16bits:regALU|Q[11]                    ; Step.01      ; Clock       ; 0.500        ; 0.045      ; 6.265      ;
; -5.675 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register3|Q[8]  ; Step.01      ; Clock       ; 0.500        ; -0.841     ; 5.370      ;
; -5.674 ; ReadAddressRF1[1] ; registerFile:rf|register16bits:register2|Q[2]  ; Step.01      ; Clock       ; 0.500        ; -0.859     ; 5.351      ;
; -5.673 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register2|Q[8]  ; Step.01      ; Clock       ; 0.500        ; -0.841     ; 5.368      ;
; -5.670 ; ReadAddressRF1[1] ; registerFile:rf|register16bits:register3|Q[2]  ; Step.01      ; Clock       ; 0.500        ; -0.859     ; 5.347      ;
; -5.667 ; ReadAddressRF1[1] ; registerFile:rf|register16bits:register1|Q[2]  ; Step.01      ; Clock       ; 0.500        ; -0.859     ; 5.344      ;
; -5.665 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register1|Q[15] ; Step.01      ; Clock       ; 0.500        ; -0.817     ; 5.384      ;
; -5.662 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register2|Q[15] ; Step.01      ; Clock       ; 0.500        ; -0.817     ; 5.381      ;
; -5.659 ; ReadAddressRF1[0] ; register16bits:RegDout|Q[3]                    ; Step.01      ; Clock       ; 0.500        ; -0.824     ; 5.371      ;
; -5.655 ; ReadAddressRF1[1] ; registerFile:rf|register16bits:register6|Q[9]  ; Step.01      ; Clock       ; 0.500        ; -0.851     ; 5.340      ;
; -5.652 ; ReadAddressRF1[0] ; registerFile:rf|PC_reg7:PC|Q[15]               ; Step.01      ; Clock       ; 0.500        ; -0.817     ; 5.371      ;
; -5.651 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register5|Q[14] ; Step.01      ; Clock       ; 0.500        ; -0.841     ; 5.346      ;
; -5.651 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register7|Q[14] ; Step.01      ; Clock       ; 0.500        ; -0.841     ; 5.346      ;
; -5.645 ; ReadAddressRF1[1] ; registerFile:rf|register16bits:register5|Q[9]  ; Step.01      ; Clock       ; 0.500        ; -0.844     ; 5.337      ;
; -5.643 ; ReadAddressRF1[1] ; register16bits:regALU|Q[8]                     ; Step.01      ; Clock       ; 0.500        ; 0.046      ; 6.225      ;
; -5.637 ; ReadAddressRF1[0] ; registerFile:rf|PC_reg7:PC|Q[8]                ; Step.01      ; Clock       ; 0.500        ; -0.817     ; 5.356      ;
; -5.635 ; ReadAddressRF1[1] ; registerFile:rf|register16bits:register6|Q[15] ; Step.01      ; Clock       ; 0.500        ; -0.840     ; 5.331      ;
; -5.632 ; ReadAddressRF1[1] ; registerFile:rf|register16bits:register5|Q[15] ; Step.01      ; Clock       ; 0.500        ; -0.840     ; 5.328      ;
; -5.631 ; ReadAddressRF1[1] ; registerFile:rf|PC_reg7:PC|Q[2]                ; Step.01      ; Clock       ; 0.500        ; -0.816     ; 5.351      ;
; -5.629 ; ReadAddressRF1[1] ; registerFile:rf|register16bits:register7|Q[15] ; Step.01      ; Clock       ; 0.500        ; -0.840     ; 5.325      ;
+--------+-------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Step.01'                                                                                                                    ;
+--------+-------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -4.209 ; register16bits:RegInstruction|Q[14] ; ReadAddressRF2[1]         ; Clock        ; Step.01     ; 1.000        ; -0.141     ; 4.226      ;
; -4.022 ; register16bits:RegInstruction|Q[14] ; ReadAddressRF2[0]         ; Clock        ; Step.01     ; 1.000        ; -0.134     ; 4.005      ;
; -3.968 ; register16bits:RegInstruction|Q[14] ; ReadAddressRF2[2]         ; Clock        ; Step.01     ; 1.000        ; -0.131     ; 4.143      ;
; -3.939 ; register16bits:RegInstruction|Q[12] ; ReadAddressRF2[1]         ; Clock        ; Step.01     ; 1.000        ; -0.141     ; 3.956      ;
; -3.752 ; register16bits:RegInstruction|Q[12] ; ReadAddressRF2[0]         ; Clock        ; Step.01     ; 1.000        ; -0.134     ; 3.735      ;
; -3.698 ; register16bits:RegInstruction|Q[12] ; ReadAddressRF2[2]         ; Clock        ; Step.01     ; 1.000        ; -0.131     ; 3.873      ;
; -3.691 ; register16bits:RegInstruction|Q[15] ; ReadAddressRF2[1]         ; Clock        ; Step.01     ; 1.000        ; -0.141     ; 3.708      ;
; -3.621 ; register16bits:RegInstruction|Q[13] ; controlMux[0]             ; Clock        ; Step.01     ; 1.000        ; -1.636     ; 2.027      ;
; -3.571 ; register16bits:RegInstruction|Q[13] ; ReadAddressRF2[1]         ; Clock        ; Step.01     ; 1.000        ; -0.141     ; 3.588      ;
; -3.571 ; register16bits:RegInstruction|Q[14] ; controlMux[0]             ; Clock        ; Step.01     ; 1.000        ; -1.636     ; 1.977      ;
; -3.504 ; register16bits:RegInstruction|Q[15] ; ReadAddressRF2[0]         ; Clock        ; Step.01     ; 1.000        ; -0.134     ; 3.487      ;
; -3.450 ; register16bits:RegInstruction|Q[15] ; ReadAddressRF2[2]         ; Clock        ; Step.01     ; 1.000        ; -0.131     ; 3.625      ;
; -3.356 ; register16bits:RegInstruction|Q[13] ; incr_pc                   ; Clock        ; Step.01     ; 1.000        ; 0.042      ; 3.452      ;
; -3.347 ; register16bits:RegInstruction|Q[13] ; ReadAddressRF2[0]         ; Clock        ; Step.01     ; 1.000        ; -0.134     ; 3.330      ;
; -3.328 ; register16bits:RegInstruction|Q[12] ; controlMux[0]             ; Clock        ; Step.01     ; 1.000        ; -1.636     ; 1.734      ;
; -3.303 ; Step.10                             ; controlMux[1]             ; Clock        ; Step.01     ; 1.000        ; -0.261     ; 3.173      ;
; -3.293 ; register16bits:RegInstruction|Q[13] ; ReadAddressRF2[2]         ; Clock        ; Step.01     ; 1.000        ; -0.131     ; 3.468      ;
; -3.231 ; Step.10                             ; controlMux[0]             ; Clock        ; Step.01     ; 1.000        ; -1.692     ; 1.581      ;
; -3.169 ; register16bits:RegInstruction|Q[14] ; controlMux[1]             ; Clock        ; Step.01     ; 1.000        ; -0.205     ; 3.095      ;
; -3.097 ; register16bits:RegInstruction|Q[15] ; incr_pc                   ; Clock        ; Step.01     ; 1.000        ; 0.042      ; 3.193      ;
; -3.034 ; Step.11                             ; ReadAddressRF2[1]         ; Clock        ; Step.01     ; 1.000        ; -0.133     ; 3.059      ;
; -2.947 ; register16bits:RegInstruction|Q[12] ; ReadAddressRF1[1]         ; Clock        ; Step.01     ; 0.500        ; -0.004     ; 2.050      ;
; -2.808 ; register16bits:RegInstruction|Q[14] ; ReadAddressRF1[1]         ; Clock        ; Step.01     ; 0.500        ; -0.004     ; 1.911      ;
; -2.755 ; register16bits:RegInstruction|Q[12] ; ReadAddressRF1[0]         ; Clock        ; Step.01     ; 0.500        ; -0.003     ; 2.053      ;
; -2.746 ; register16bits:RegInstruction|Q[12] ; incr_pc                   ; Clock        ; Step.01     ; 1.000        ; 0.042      ; 2.842      ;
; -2.703 ; register16bits:RegInstruction|Q[15] ; ReadAddressRF1[1]         ; Clock        ; Step.01     ; 0.500        ; -0.004     ; 1.806      ;
; -2.692 ; register16bits:RegInstruction|Q[13] ; ReadAddressRF1[1]         ; Clock        ; Step.01     ; 0.500        ; -0.004     ; 1.795      ;
; -2.616 ; register16bits:RegInstruction|Q[14] ; ReadAddressRF1[0]         ; Clock        ; Step.01     ; 0.500        ; -0.003     ; 1.914      ;
; -2.511 ; register16bits:RegInstruction|Q[15] ; ReadAddressRF1[0]         ; Clock        ; Step.01     ; 0.500        ; -0.003     ; 1.809      ;
; -2.500 ; register16bits:RegInstruction|Q[13] ; ReadAddressRF1[0]         ; Clock        ; Step.01     ; 0.500        ; -0.003     ; 1.798      ;
; -2.495 ; register16bits:RegInstruction|Q[12] ; ReadAddressRF1[2]         ; Clock        ; Step.01     ; 0.500        ; -0.002     ; 2.048      ;
; -2.371 ; register16bits:RegInstruction|Q[12] ; controlMux[1]             ; Clock        ; Step.01     ; 1.000        ; -0.205     ; 2.297      ;
; -2.356 ; register16bits:RegInstruction|Q[14] ; ReadAddressRF1[2]         ; Clock        ; Step.01     ; 0.500        ; -0.002     ; 1.909      ;
; -2.306 ; Step.10                             ; writeEnableRegisterFile   ; Clock        ; Step.01     ; 1.000        ; -0.436     ; 2.197      ;
; -2.273 ; Step.11                             ; ReadAddressRF2[2]         ; Clock        ; Step.01     ; 1.000        ; -0.123     ; 2.456      ;
; -2.265 ; register16bits:RegInstruction|Q[15] ; controlMux[1]             ; Clock        ; Step.01     ; 1.000        ; -0.205     ; 2.191      ;
; -2.251 ; register16bits:RegInstruction|Q[15] ; ReadAddressRF1[2]         ; Clock        ; Step.01     ; 0.500        ; -0.002     ; 1.804      ;
; -2.240 ; register16bits:RegInstruction|Q[13] ; ReadAddressRF1[2]         ; Clock        ; Step.01     ; 0.500        ; -0.002     ; 1.793      ;
; -2.162 ; register16bits:RegInstruction|Q[7]  ; ReadAddressRF1[1]         ; Clock        ; Step.01     ; 0.500        ; 0.844      ; 2.113      ;
; -2.128 ; register16bits:RegInstruction|Q[14] ; incr_pc                   ; Clock        ; Step.01     ; 1.000        ; 0.042      ; 2.224      ;
; -2.099 ; register16bits:RegInstruction|Q[6]  ; ReadAddressRF1[0]         ; Clock        ; Step.01     ; 0.500        ; 0.845      ; 2.245      ;
; -2.022 ; Step.11                             ; ReadAddressRF2[0]         ; Clock        ; Step.01     ; 1.000        ; -0.126     ; 2.013      ;
; -1.904 ; register16bits:RegInstruction|Q[12] ; controlAlu[0]             ; Clock        ; Step.01     ; 0.500        ; 0.126      ; 1.812      ;
; -1.839 ; register16bits:RegInstruction|Q[8]  ; ReadAddressRF2[2]         ; Clock        ; Step.01     ; 1.000        ; 0.724      ; 2.869      ;
; -1.768 ; register16bits:RegInstruction|Q[10] ; ReadAddressRF1[1]         ; Clock        ; Step.01     ; 0.500        ; 0.844      ; 1.719      ;
; -1.700 ; Step.11                             ; writeEnableRegAddress     ; Clock        ; Step.01     ; 1.000        ; -0.192     ; 1.686      ;
; -1.601 ; register16bits:RegInstruction|Q[13] ; controlAlu[1]             ; Clock        ; Step.01     ; 0.500        ; 0.411      ; 1.384      ;
; -1.559 ; Step.10                             ; writeEnableRegDout        ; Clock        ; Step.01     ; 0.500        ; 0.027      ; 1.157      ;
; -1.373 ; register16bits:RegInstruction|Q[7]  ; ReadAddressRF2[1]         ; Clock        ; Step.01     ; 1.000        ; 0.707      ; 2.238      ;
; -1.009 ; register16bits:RegInstruction|Q[8]  ; ReadAddressRF1[2]         ; Clock        ; Step.01     ; 0.500        ; 0.853      ; 1.417      ;
; -0.979 ; register16bits:RegInstruction|Q[4]  ; ReadAddressRF2[1]         ; Clock        ; Step.01     ; 1.000        ; 0.707      ; 1.844      ;
; -0.975 ; register16bits:RegInstruction|Q[6]  ; ReadAddressRF2[0]         ; Clock        ; Step.01     ; 1.000        ; 0.714      ; 1.806      ;
; -0.814 ; register16bits:RegInstruction|Q[9]  ; ReadAddressRF1[0]         ; Clock        ; Step.01     ; 0.500        ; 0.852      ; 0.967      ;
; -0.801 ; Step.01                             ; ReadAddressRF2[1]         ; Step.01      ; Step.01     ; 0.500        ; 3.360      ; 4.069      ;
; -0.614 ; Step.01                             ; ReadAddressRF2[0]         ; Step.01      ; Step.01     ; 0.500        ; 3.367      ; 3.848      ;
; -0.560 ; Step.01                             ; ReadAddressRF2[2]         ; Step.01      ; Step.01     ; 0.500        ; 3.370      ; 3.986      ;
; -0.557 ; register16bits:RegInstruction|Q[11] ; ReadAddressRF1[2]         ; Clock        ; Step.01     ; 0.500        ; 0.853      ; 0.965      ;
; -0.420 ; Step.01                             ; controlMux[0]             ; Step.01      ; Step.01     ; 0.500        ; 1.865      ; 2.077      ;
; -0.301 ; Step.01                             ; ReadAddressRF2[1]         ; Step.01      ; Step.01     ; 1.000        ; 3.360      ; 4.069      ;
; -0.271 ; register16bits:RegInstruction|Q[3]  ; ReadAddressRF2[0]         ; Clock        ; Step.01     ; 1.000        ; 0.714      ; 1.102      ;
; -0.217 ; register16bits:RegInstruction|Q[5]  ; ReadAddressRF2[2]         ; Clock        ; Step.01     ; 1.000        ; 0.717      ; 1.240      ;
; -0.114 ; Step.01                             ; ReadAddressRF2[0]         ; Step.01      ; Step.01     ; 1.000        ; 3.367      ; 3.848      ;
; -0.060 ; Step.01                             ; ReadAddressRF2[2]         ; Step.01      ; Step.01     ; 1.000        ; 3.370      ; 3.986      ;
; 0.080  ; Step.01                             ; controlMux[0]             ; Step.01      ; Step.01     ; 1.000        ; 1.865      ; 2.077      ;
; 0.129  ; Step.01                             ; incr_pc                   ; Step.01      ; Step.01     ; 0.500        ; 3.543      ; 3.218      ;
; 0.145  ; Step.01                             ; controlMux[1]             ; Step.01      ; Step.01     ; 0.500        ; 3.296      ; 3.032      ;
; 0.607  ; Step.01                             ; ReadAddressRF1[0]         ; Step.01      ; Step.01     ; 0.500        ; 3.498      ; 2.442      ;
; 0.629  ; Step.01                             ; incr_pc                   ; Step.01      ; Step.01     ; 1.000        ; 3.543      ; 3.218      ;
; 0.645  ; Step.01                             ; controlMux[1]             ; Step.01      ; Step.01     ; 1.000        ; 3.296      ; 3.032      ;
; 0.648  ; Step.01                             ; writeEnableRegAddress     ; Step.01      ; Step.01     ; 0.500        ; 3.301      ; 2.581      ;
; 0.859  ; Step.01                             ; ReadAddressRF1[2]         ; Step.01      ; Step.01     ; 0.500        ; 3.499      ; 2.445      ;
; 1.089  ; Step.00                             ; controlMux[1]             ; Step.00      ; Step.01     ; 0.500        ; 3.296      ; 2.088      ;
; 1.107  ; Step.01                             ; ReadAddressRF1[0]         ; Step.01      ; Step.01     ; 1.000        ; 3.498      ; 2.442      ;
; 1.148  ; Step.01                             ; writeEnableRegAddress     ; Step.01      ; Step.01     ; 1.000        ; 3.301      ; 2.581      ;
; 1.209  ; Step.01                             ; ReadAddressRF1[1]         ; Step.01      ; Step.01     ; 0.500        ; 3.497      ; 1.645      ;
; 1.359  ; Step.01                             ; ReadAddressRF1[2]         ; Step.01      ; Step.01     ; 1.000        ; 3.499      ; 2.445      ;
; 1.571  ; Step.00                             ; writeEnableRegInstruction ; Step.00      ; Step.01     ; 0.500        ; 3.423      ; 1.764      ;
; 1.589  ; Step.00                             ; controlMux[1]             ; Step.00      ; Step.01     ; 1.000        ; 3.296      ; 2.088      ;
; 1.645  ; Step.00                             ; incr_pc                   ; Step.00      ; Step.01     ; 0.500        ; 3.543      ; 1.702      ;
; 1.709  ; Step.01                             ; ReadAddressRF1[1]         ; Step.01      ; Step.01     ; 1.000        ; 3.497      ; 1.645      ;
; 2.071  ; Step.00                             ; writeEnableRegInstruction ; Step.00      ; Step.01     ; 1.000        ; 3.423      ; 1.764      ;
; 2.145  ; Step.00                             ; incr_pc                   ; Step.00      ; Step.01     ; 1.000        ; 3.543      ; 1.702      ;
+--------+-------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Step.00'                                                                                                            ;
+--------+-------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -2.851 ; Step.10                             ; writeEnableRegALU ; Clock        ; Step.00     ; 0.500        ; -1.480     ; 1.035      ;
; -2.580 ; register16bits:RegInstruction|Q[12] ; ReadAddressRF1[1] ; Clock        ; Step.00     ; 1.000        ; -0.137     ; 2.050      ;
; -2.441 ; register16bits:RegInstruction|Q[14] ; ReadAddressRF1[1] ; Clock        ; Step.00     ; 1.000        ; -0.137     ; 1.911      ;
; -2.388 ; register16bits:RegInstruction|Q[12] ; ReadAddressRF1[0] ; Clock        ; Step.00     ; 1.000        ; -0.136     ; 2.053      ;
; -2.336 ; register16bits:RegInstruction|Q[15] ; ReadAddressRF1[1] ; Clock        ; Step.00     ; 1.000        ; -0.137     ; 1.806      ;
; -2.325 ; register16bits:RegInstruction|Q[13] ; ReadAddressRF1[1] ; Clock        ; Step.00     ; 1.000        ; -0.137     ; 1.795      ;
; -2.249 ; register16bits:RegInstruction|Q[14] ; ReadAddressRF1[0] ; Clock        ; Step.00     ; 1.000        ; -0.136     ; 1.914      ;
; -2.144 ; register16bits:RegInstruction|Q[15] ; ReadAddressRF1[0] ; Clock        ; Step.00     ; 1.000        ; -0.136     ; 1.809      ;
; -2.133 ; register16bits:RegInstruction|Q[13] ; ReadAddressRF1[0] ; Clock        ; Step.00     ; 1.000        ; -0.136     ; 1.798      ;
; -2.128 ; register16bits:RegInstruction|Q[12] ; ReadAddressRF1[2] ; Clock        ; Step.00     ; 1.000        ; -0.135     ; 2.048      ;
; -1.989 ; register16bits:RegInstruction|Q[14] ; ReadAddressRF1[2] ; Clock        ; Step.00     ; 1.000        ; -0.135     ; 1.909      ;
; -1.884 ; register16bits:RegInstruction|Q[15] ; ReadAddressRF1[2] ; Clock        ; Step.00     ; 1.000        ; -0.135     ; 1.804      ;
; -1.873 ; register16bits:RegInstruction|Q[13] ; ReadAddressRF1[2] ; Clock        ; Step.00     ; 1.000        ; -0.135     ; 1.793      ;
; -1.795 ; register16bits:RegInstruction|Q[7]  ; ReadAddressRF1[1] ; Clock        ; Step.00     ; 1.000        ; 0.711      ; 2.113      ;
; -1.732 ; register16bits:RegInstruction|Q[6]  ; ReadAddressRF1[0] ; Clock        ; Step.00     ; 1.000        ; 0.712      ; 2.245      ;
; -1.401 ; register16bits:RegInstruction|Q[10] ; ReadAddressRF1[1] ; Clock        ; Step.00     ; 1.000        ; 0.711      ; 1.719      ;
; -0.642 ; Step.11                             ; W$latch           ; Clock        ; Step.00     ; 1.000        ; 0.021      ; 0.718      ;
; -0.642 ; register16bits:RegInstruction|Q[8]  ; ReadAddressRF1[2] ; Clock        ; Step.00     ; 1.000        ; 0.720      ; 1.417      ;
; -0.447 ; register16bits:RegInstruction|Q[9]  ; ReadAddressRF1[0] ; Clock        ; Step.00     ; 1.000        ; 0.719      ; 0.967      ;
; -0.190 ; register16bits:RegInstruction|Q[11] ; ReadAddressRF1[2] ; Clock        ; Step.00     ; 1.000        ; 0.720      ; 0.965      ;
; 0.474  ; Step.01                             ; ReadAddressRF1[0] ; Step.01      ; Step.00     ; 0.500        ; 3.365      ; 2.442      ;
; 0.726  ; Step.01                             ; ReadAddressRF1[2] ; Step.01      ; Step.00     ; 0.500        ; 3.366      ; 2.445      ;
; 0.974  ; Step.01                             ; ReadAddressRF1[0] ; Step.01      ; Step.00     ; 1.000        ; 3.365      ; 2.442      ;
; 1.076  ; Step.01                             ; ReadAddressRF1[1] ; Step.01      ; Step.00     ; 0.500        ; 3.364      ; 1.645      ;
; 1.226  ; Step.01                             ; ReadAddressRF1[2] ; Step.01      ; Step.00     ; 1.000        ; 3.366      ; 2.445      ;
; 1.576  ; Step.01                             ; ReadAddressRF1[1] ; Step.01      ; Step.00     ; 1.000        ; 3.364      ; 1.645      ;
+--------+-------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Step.01'                                                                                                                     ;
+--------+-------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -2.102 ; Step.01                             ; ReadAddressRF1[1]         ; Step.01      ; Step.01     ; 0.000        ; 3.497      ; 1.645      ;
; -2.091 ; Step.00                             ; incr_pc                   ; Step.00      ; Step.01     ; 0.000        ; 3.543      ; 1.702      ;
; -1.909 ; Step.00                             ; writeEnableRegInstruction ; Step.00      ; Step.01     ; 0.000        ; 3.423      ; 1.764      ;
; -1.602 ; Step.01                             ; ReadAddressRF1[1]         ; Step.01      ; Step.01     ; -0.500       ; 3.497      ; 1.645      ;
; -1.591 ; Step.00                             ; incr_pc                   ; Step.00      ; Step.01     ; -0.500       ; 3.543      ; 1.702      ;
; -1.458 ; Step.00                             ; controlMux[1]             ; Step.00      ; Step.01     ; 0.000        ; 3.296      ; 2.088      ;
; -1.409 ; Step.00                             ; writeEnableRegInstruction ; Step.00      ; Step.01     ; -0.500       ; 3.423      ; 1.764      ;
; -1.306 ; Step.01                             ; ReadAddressRF1[0]         ; Step.01      ; Step.01     ; 0.000        ; 3.498      ; 2.442      ;
; -1.304 ; Step.01                             ; ReadAddressRF1[2]         ; Step.01      ; Step.01     ; 0.000        ; 3.499      ; 2.445      ;
; -0.970 ; Step.01                             ; writeEnableRegAddress     ; Step.01      ; Step.01     ; 0.000        ; 3.301      ; 2.581      ;
; -0.958 ; Step.00                             ; controlMux[1]             ; Step.00      ; Step.01     ; -0.500       ; 3.296      ; 2.088      ;
; -0.806 ; Step.01                             ; ReadAddressRF1[0]         ; Step.01      ; Step.01     ; -0.500       ; 3.498      ; 2.442      ;
; -0.804 ; Step.01                             ; ReadAddressRF1[2]         ; Step.01      ; Step.01     ; -0.500       ; 3.499      ; 2.445      ;
; -0.575 ; Step.01                             ; incr_pc                   ; Step.01      ; Step.01     ; 0.000        ; 3.543      ; 3.218      ;
; -0.514 ; Step.01                             ; controlMux[1]             ; Step.01      ; Step.01     ; 0.000        ; 3.296      ; 3.032      ;
; -0.470 ; Step.01                             ; writeEnableRegAddress     ; Step.01      ; Step.01     ; -0.500       ; 3.301      ; 2.581      ;
; -0.075 ; Step.01                             ; incr_pc                   ; Step.01      ; Step.01     ; -0.500       ; 3.543      ; 3.218      ;
; -0.038 ; Step.01                             ; controlMux[0]             ; Step.01      ; Step.01     ; 0.000        ; 1.865      ; 2.077      ;
; -0.014 ; Step.01                             ; controlMux[1]             ; Step.01      ; Step.01     ; -0.500       ; 3.296      ; 3.032      ;
; 0.231  ; Step.01                             ; ReadAddressRF2[0]         ; Step.01      ; Step.01     ; 0.000        ; 3.367      ; 3.848      ;
; 0.366  ; Step.01                             ; ReadAddressRF2[2]         ; Step.01      ; Step.01     ; 0.000        ; 3.370      ; 3.986      ;
; 0.388  ; register16bits:RegInstruction|Q[3]  ; ReadAddressRF2[0]         ; Clock        ; Step.01     ; 0.000        ; 0.714      ; 1.102      ;
; 0.459  ; Step.01                             ; ReadAddressRF2[1]         ; Step.01      ; Step.01     ; 0.000        ; 3.360      ; 4.069      ;
; 0.462  ; Step.01                             ; controlMux[0]             ; Step.01      ; Step.01     ; -0.500       ; 1.865      ; 2.077      ;
; 0.523  ; register16bits:RegInstruction|Q[5]  ; ReadAddressRF2[2]         ; Clock        ; Step.01     ; 0.000        ; 0.717      ; 1.240      ;
; 0.612  ; register16bits:RegInstruction|Q[11] ; ReadAddressRF1[2]         ; Clock        ; Step.01     ; -0.500       ; 0.853      ; 0.965      ;
; 0.615  ; register16bits:RegInstruction|Q[9]  ; ReadAddressRF1[0]         ; Clock        ; Step.01     ; -0.500       ; 0.852      ; 0.967      ;
; 0.731  ; Step.01                             ; ReadAddressRF2[0]         ; Step.01      ; Step.01     ; -0.500       ; 3.367      ; 3.848      ;
; 0.866  ; Step.01                             ; ReadAddressRF2[2]         ; Step.01      ; Step.01     ; -0.500       ; 3.370      ; 3.986      ;
; 0.959  ; Step.01                             ; ReadAddressRF2[1]         ; Step.01      ; Step.01     ; -0.500       ; 3.360      ; 4.069      ;
; 1.064  ; register16bits:RegInstruction|Q[8]  ; ReadAddressRF1[2]         ; Clock        ; Step.01     ; -0.500       ; 0.853      ; 1.417      ;
; 1.092  ; register16bits:RegInstruction|Q[6]  ; ReadAddressRF2[0]         ; Clock        ; Step.01     ; 0.000        ; 0.714      ; 1.806      ;
; 1.137  ; register16bits:RegInstruction|Q[4]  ; ReadAddressRF2[1]         ; Clock        ; Step.01     ; 0.000        ; 0.707      ; 1.844      ;
; 1.375  ; register16bits:RegInstruction|Q[10] ; ReadAddressRF1[1]         ; Clock        ; Step.01     ; -0.500       ; 0.844      ; 1.719      ;
; 1.473  ; register16bits:RegInstruction|Q[13] ; controlAlu[1]             ; Clock        ; Step.01     ; -0.500       ; 0.411      ; 1.384      ;
; 1.531  ; register16bits:RegInstruction|Q[7]  ; ReadAddressRF2[1]         ; Clock        ; Step.01     ; 0.000        ; 0.707      ; 2.238      ;
; 1.630  ; Step.10                             ; writeEnableRegDout        ; Clock        ; Step.01     ; -0.500       ; 0.027      ; 1.157      ;
; 1.769  ; register16bits:RegInstruction|Q[7]  ; ReadAddressRF1[1]         ; Clock        ; Step.01     ; -0.500       ; 0.844      ; 2.113      ;
; 1.878  ; Step.11                             ; writeEnableRegAddress     ; Clock        ; Step.01     ; 0.000        ; -0.192     ; 1.686      ;
; 1.900  ; register16bits:RegInstruction|Q[6]  ; ReadAddressRF1[0]         ; Clock        ; Step.01     ; -0.500       ; 0.845      ; 2.245      ;
; 2.139  ; Step.11                             ; ReadAddressRF2[0]         ; Clock        ; Step.01     ; 0.000        ; -0.126     ; 2.013      ;
; 2.145  ; register16bits:RegInstruction|Q[8]  ; ReadAddressRF2[2]         ; Clock        ; Step.01     ; 0.000        ; 0.724      ; 2.869      ;
; 2.182  ; register16bits:RegInstruction|Q[14] ; incr_pc                   ; Clock        ; Step.01     ; 0.000        ; 0.042      ; 2.224      ;
; 2.186  ; register16bits:RegInstruction|Q[12] ; controlAlu[0]             ; Clock        ; Step.01     ; -0.500       ; 0.126      ; 1.812      ;
; 2.295  ; register16bits:RegInstruction|Q[13] ; ReadAddressRF1[2]         ; Clock        ; Step.01     ; -0.500       ; -0.002     ; 1.793      ;
; 2.299  ; register16bits:RegInstruction|Q[13] ; ReadAddressRF1[1]         ; Clock        ; Step.01     ; -0.500       ; -0.004     ; 1.795      ;
; 2.301  ; register16bits:RegInstruction|Q[13] ; ReadAddressRF1[0]         ; Clock        ; Step.01     ; -0.500       ; -0.003     ; 1.798      ;
; 2.306  ; register16bits:RegInstruction|Q[15] ; ReadAddressRF1[2]         ; Clock        ; Step.01     ; -0.500       ; -0.002     ; 1.804      ;
; 2.310  ; register16bits:RegInstruction|Q[15] ; ReadAddressRF1[1]         ; Clock        ; Step.01     ; -0.500       ; -0.004     ; 1.806      ;
; 2.312  ; register16bits:RegInstruction|Q[15] ; ReadAddressRF1[0]         ; Clock        ; Step.01     ; -0.500       ; -0.003     ; 1.809      ;
; 2.396  ; register16bits:RegInstruction|Q[15] ; controlMux[1]             ; Clock        ; Step.01     ; 0.000        ; -0.205     ; 2.191      ;
; 2.411  ; register16bits:RegInstruction|Q[14] ; ReadAddressRF1[2]         ; Clock        ; Step.01     ; -0.500       ; -0.002     ; 1.909      ;
; 2.415  ; register16bits:RegInstruction|Q[14] ; ReadAddressRF1[1]         ; Clock        ; Step.01     ; -0.500       ; -0.004     ; 1.911      ;
; 2.417  ; register16bits:RegInstruction|Q[14] ; ReadAddressRF1[0]         ; Clock        ; Step.01     ; -0.500       ; -0.003     ; 1.914      ;
; 2.502  ; register16bits:RegInstruction|Q[12] ; controlMux[1]             ; Clock        ; Step.01     ; 0.000        ; -0.205     ; 2.297      ;
; 2.550  ; register16bits:RegInstruction|Q[12] ; ReadAddressRF1[2]         ; Clock        ; Step.01     ; -0.500       ; -0.002     ; 2.048      ;
; 2.554  ; register16bits:RegInstruction|Q[12] ; ReadAddressRF1[1]         ; Clock        ; Step.01     ; -0.500       ; -0.004     ; 2.050      ;
; 2.556  ; register16bits:RegInstruction|Q[12] ; ReadAddressRF1[0]         ; Clock        ; Step.01     ; -0.500       ; -0.003     ; 2.053      ;
; 2.579  ; Step.11                             ; ReadAddressRF2[2]         ; Clock        ; Step.01     ; 0.000        ; -0.123     ; 2.456      ;
; 2.633  ; Step.10                             ; writeEnableRegisterFile   ; Clock        ; Step.01     ; 0.000        ; -0.436     ; 2.197      ;
; 2.800  ; register16bits:RegInstruction|Q[12] ; incr_pc                   ; Clock        ; Step.01     ; 0.000        ; 0.042      ; 2.842      ;
; 2.948  ; register16bits:RegInstruction|Q[14] ; controlMux[1]             ; Clock        ; Step.01     ; 0.000        ; -0.205     ; 2.743      ;
; 3.109  ; register16bits:RegInstruction|Q[13] ; ReadAddressRF2[2]         ; Clock        ; Step.01     ; 0.000        ; -0.131     ; 2.978      ;
; 3.151  ; register16bits:RegInstruction|Q[15] ; incr_pc                   ; Clock        ; Step.01     ; 0.000        ; 0.042      ; 3.193      ;
; 3.192  ; Step.11                             ; ReadAddressRF2[1]         ; Clock        ; Step.01     ; 0.000        ; -0.133     ; 3.059      ;
; 3.256  ; register16bits:RegInstruction|Q[12] ; controlMux[0]             ; Clock        ; Step.01     ; 0.000        ; -1.636     ; 1.620      ;
; 3.273  ; Step.10                             ; controlMux[0]             ; Clock        ; Step.01     ; 0.000        ; -1.692     ; 1.581      ;
; 3.284  ; register16bits:RegInstruction|Q[13] ; ReadAddressRF2[0]         ; Clock        ; Step.01     ; 0.000        ; -0.134     ; 3.150      ;
; 3.350  ; register16bits:RegInstruction|Q[14] ; controlMux[0]             ; Clock        ; Step.01     ; 0.000        ; -1.636     ; 1.714      ;
; 3.410  ; register16bits:RegInstruction|Q[13] ; incr_pc                   ; Clock        ; Step.01     ; 0.000        ; 0.042      ; 3.452      ;
; 3.434  ; Step.10                             ; controlMux[1]             ; Clock        ; Step.01     ; 0.000        ; -0.261     ; 3.173      ;
; 3.621  ; register16bits:RegInstruction|Q[15] ; ReadAddressRF2[0]         ; Clock        ; Step.01     ; 0.000        ; -0.134     ; 3.487      ;
; 3.663  ; register16bits:RegInstruction|Q[13] ; controlMux[0]             ; Clock        ; Step.01     ; 0.000        ; -1.636     ; 2.027      ;
; 3.692  ; register16bits:RegInstruction|Q[13] ; ReadAddressRF2[1]         ; Clock        ; Step.01     ; 0.000        ; -0.141     ; 3.551      ;
; 3.756  ; register16bits:RegInstruction|Q[15] ; ReadAddressRF2[2]         ; Clock        ; Step.01     ; 0.000        ; -0.131     ; 3.625      ;
; 3.849  ; register16bits:RegInstruction|Q[15] ; ReadAddressRF2[1]         ; Clock        ; Step.01     ; 0.000        ; -0.141     ; 3.708      ;
; 3.869  ; register16bits:RegInstruction|Q[12] ; ReadAddressRF2[0]         ; Clock        ; Step.01     ; 0.000        ; -0.134     ; 3.735      ;
; 4.004  ; register16bits:RegInstruction|Q[12] ; ReadAddressRF2[2]         ; Clock        ; Step.01     ; 0.000        ; -0.131     ; 3.873      ;
; 4.097  ; register16bits:RegInstruction|Q[12] ; ReadAddressRF2[1]         ; Clock        ; Step.01     ; 0.000        ; -0.141     ; 3.956      ;
; 4.139  ; register16bits:RegInstruction|Q[14] ; ReadAddressRF2[0]         ; Clock        ; Step.01     ; 0.000        ; -0.134     ; 4.005      ;
; 4.274  ; register16bits:RegInstruction|Q[14] ; ReadAddressRF2[2]         ; Clock        ; Step.01     ; 0.000        ; -0.131     ; 4.143      ;
; 4.367  ; register16bits:RegInstruction|Q[14] ; ReadAddressRF2[1]         ; Clock        ; Step.01     ; 0.000        ; -0.141     ; 4.226      ;
+--------+-------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock'                                                                                                                                                     ;
+--------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.014 ; Step.01                                       ; Step.10                                       ; Step.01      ; Clock       ; 0.000        ; 3.557      ; 2.059      ;
; -1.514 ; Step.01                                       ; Step.10                                       ; Step.01      ; Clock       ; -0.500       ; 3.557      ; 2.059      ;
; -0.437 ; Step.00                                       ; Step.01                                       ; Step.00      ; Clock       ; 0.000        ; 2.648      ; 2.727      ;
; 0.063  ; Step.00                                       ; Step.01                                       ; Step.00      ; Clock       ; -0.500       ; 2.648      ; 2.727      ;
; 0.173  ; writeEnableRegALU                             ; register16bits:regALU|Q[2]                    ; Step.00      ; Clock       ; -0.500       ; 1.427      ; 1.366      ;
; 0.502  ; writeEnableRegALU                             ; register16bits:regALU|Q[12]                   ; Step.00      ; Clock       ; -0.500       ; 1.376      ; 1.644      ;
; 0.502  ; writeEnableRegALU                             ; register16bits:regALU|Q[13]                   ; Step.00      ; Clock       ; -0.500       ; 1.376      ; 1.644      ;
; 0.502  ; writeEnableRegALU                             ; register16bits:regALU|Q[14]                   ; Step.00      ; Clock       ; -0.500       ; 1.376      ; 1.644      ;
; 0.502  ; writeEnableRegALU                             ; register16bits:regALU|Q[15]                   ; Step.00      ; Clock       ; -0.500       ; 1.376      ; 1.644      ;
; 0.531  ; registerFile:rf|PC_reg7:PC|Q[15]              ; registerFile:rf|PC_reg7:PC|Q[15]              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.797      ;
; 0.539  ; writeEnableRegALU                             ; register16bits:regALU|Q[0]                    ; Step.00      ; Clock       ; -0.500       ; 1.466      ; 1.771      ;
; 0.539  ; writeEnableRegALU                             ; register16bits:regALU|Q[1]                    ; Step.00      ; Clock       ; -0.500       ; 1.466      ; 1.771      ;
; 0.539  ; writeEnableRegALU                             ; register16bits:regALU|Q[8]                    ; Step.00      ; Clock       ; -0.500       ; 1.466      ; 1.771      ;
; 0.539  ; writeEnableRegALU                             ; register16bits:regALU|Q[9]                    ; Step.00      ; Clock       ; -0.500       ; 1.466      ; 1.771      ;
; 0.539  ; writeEnableRegALU                             ; register16bits:regALU|Q[10]                   ; Step.00      ; Clock       ; -0.500       ; 1.466      ; 1.771      ;
; 0.539  ; writeEnableRegALU                             ; register16bits:regALU|Q[11]                   ; Step.00      ; Clock       ; -0.500       ; 1.466      ; 1.771      ;
; 0.552  ; controlMux[0]                                 ; register16bits_i:RegAddress|Q[5]              ; Step.01      ; Clock       ; 0.000        ; 0.810      ; 1.628      ;
; 0.594  ; controlMux[0]                                 ; register16bits_i:RegAddress|Q[6]              ; Step.01      ; Clock       ; 0.000        ; 0.810      ; 1.670      ;
; 0.694  ; writeEnableRegALU                             ; register16bits:regALU|Q[3]                    ; Step.00      ; Clock       ; -0.500       ; 1.490      ; 1.950      ;
; 0.694  ; writeEnableRegALU                             ; register16bits:regALU|Q[4]                    ; Step.00      ; Clock       ; -0.500       ; 1.490      ; 1.950      ;
; 0.694  ; writeEnableRegALU                             ; register16bits:regALU|Q[7]                    ; Step.00      ; Clock       ; -0.500       ; 1.490      ; 1.950      ;
; 0.703  ; writeEnableRegALU                             ; register16bits:regALU|Q[5]                    ; Step.00      ; Clock       ; -0.500       ; 1.397      ; 1.866      ;
; 0.703  ; writeEnableRegALU                             ; register16bits:regALU|Q[6]                    ; Step.00      ; Clock       ; -0.500       ; 1.397      ; 1.866      ;
; 0.723  ; controlMux[0]                                 ; register16bits_i:RegAddress|Q[9]              ; Step.01      ; Clock       ; 0.000        ; 0.792      ; 1.781      ;
; 0.757  ; registerFile:rf|register16bits:register3|Q[3] ; register16bits:regALU|Q[3]                    ; Clock        ; Clock       ; 0.000        ; 0.929      ; 1.952      ;
; 0.783  ; controlMux[0]                                 ; register16bits_i:RegAddress|Q[15]             ; Step.01      ; Clock       ; 0.000        ; 0.810      ; 1.859      ;
; 0.795  ; registerFile:rf|PC_reg7:PC|Q[0]               ; registerFile:rf|PC_reg7:PC|Q[0]               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.061      ;
; 0.806  ; registerFile:rf|PC_reg7:PC|Q[2]               ; registerFile:rf|PC_reg7:PC|Q[2]               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; registerFile:rf|PC_reg7:PC|Q[7]               ; registerFile:rf|PC_reg7:PC|Q[7]               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; registerFile:rf|PC_reg7:PC|Q[11]              ; registerFile:rf|PC_reg7:PC|Q[11]              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; registerFile:rf|PC_reg7:PC|Q[13]              ; registerFile:rf|PC_reg7:PC|Q[13]              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.813  ; registerFile:rf|PC_reg7:PC|Q[1]               ; registerFile:rf|PC_reg7:PC|Q[1]               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.079      ;
; 0.814  ; registerFile:rf|PC_reg7:PC|Q[4]               ; registerFile:rf|PC_reg7:PC|Q[4]               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.080      ;
; 0.814  ; registerFile:rf|PC_reg7:PC|Q[9]               ; registerFile:rf|PC_reg7:PC|Q[9]               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.080      ;
; 0.814  ; registerFile:rf|PC_reg7:PC|Q[14]              ; registerFile:rf|PC_reg7:PC|Q[14]              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.080      ;
; 0.838  ; registerFile:rf|PC_reg7:PC|Q[3]               ; registerFile:rf|PC_reg7:PC|Q[3]               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; registerFile:rf|PC_reg7:PC|Q[10]              ; registerFile:rf|PC_reg7:PC|Q[10]              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; registerFile:rf|PC_reg7:PC|Q[12]              ; registerFile:rf|PC_reg7:PC|Q[12]              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.104      ;
; 0.839  ; registerFile:rf|PC_reg7:PC|Q[5]               ; registerFile:rf|PC_reg7:PC|Q[5]               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; registerFile:rf|PC_reg7:PC|Q[6]               ; registerFile:rf|PC_reg7:PC|Q[6]               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.105      ;
; 0.846  ; registerFile:rf|PC_reg7:PC|Q[8]               ; registerFile:rf|PC_reg7:PC|Q[8]               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.112      ;
; 0.926  ; registerFile:rf|register16bits:register3|Q[4] ; register16bits:regALU|Q[4]                    ; Clock        ; Clock       ; 0.000        ; 0.929      ; 2.121      ;
; 0.937  ; registerFile:rf|register16bits:register3|Q[2] ; register16bits:regALU|Q[2]                    ; Clock        ; Clock       ; 0.000        ; 0.866      ; 2.069      ;
; 0.944  ; registerFile:rf|register16bits:register4|Q[3] ; register16bits:regALU|Q[3]                    ; Clock        ; Clock       ; 0.000        ; 0.900      ; 2.110      ;
; 0.950  ; registerFile:rf|register16bits:register3|Q[6] ; register16bits:regALU|Q[6]                    ; Clock        ; Clock       ; 0.000        ; 0.836      ; 2.052      ;
; 0.956  ; controlMux[0]                                 ; register16bits_i:RegAddress|Q[8]              ; Step.01      ; Clock       ; 0.000        ; 0.817      ; 2.039      ;
; 0.962  ; controlMux[0]                                 ; register16bits_i:RegAddress|Q[13]             ; Step.01      ; Clock       ; 0.000        ; 0.817      ; 2.045      ;
; 0.965  ; controlMux[0]                                 ; register16bits_i:RegAddress|Q[11]             ; Step.01      ; Clock       ; 0.000        ; 0.817      ; 2.048      ;
; 0.973  ; registerFile:rf|register16bits:register6|Q[2] ; register16bits:regALU|Q[2]                    ; Clock        ; Clock       ; 0.000        ; 0.838      ; 2.077      ;
; 1.039  ; Step.10                                       ; Step.11                                       ; Clock        ; Clock       ; 0.000        ; -0.064     ; 1.241      ;
; 1.060  ; controlAlu[0]                                 ; register16bits:regALU|Q[13]                   ; Step.01      ; Clock       ; -0.500       ; -0.174     ; 0.652      ;
; 1.122  ; controlMux[0]                                 ; register16bits_i:RegAddress|Q[14]             ; Step.01      ; Clock       ; 0.000        ; 0.792      ; 2.180      ;
; 1.135  ; registerFile:rf|register16bits:register4|Q[2] ; register16bits:regALU|Q[2]                    ; Clock        ; Clock       ; 0.000        ; 0.837      ; 2.238      ;
; 1.146  ; registerFile:rf|register16bits:register3|Q[7] ; register16bits:regALU|Q[7]                    ; Clock        ; Clock       ; 0.000        ; 0.929      ; 2.341      ;
; 1.178  ; registerFile:rf|PC_reg7:PC|Q[0]               ; registerFile:rf|PC_reg7:PC|Q[1]               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.444      ;
; 1.189  ; registerFile:rf|PC_reg7:PC|Q[13]              ; registerFile:rf|PC_reg7:PC|Q[14]              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; registerFile:rf|PC_reg7:PC|Q[2]               ; registerFile:rf|PC_reg7:PC|Q[3]               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; registerFile:rf|PC_reg7:PC|Q[11]              ; registerFile:rf|PC_reg7:PC|Q[12]              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.455      ;
; 1.192  ; controlMux[0]                                 ; register16bits_i:RegAddress|Q[3]              ; Step.01      ; Clock       ; 0.000        ; 0.781      ; 2.239      ;
; 1.192  ; controlMux[0]                                 ; register16bits_i:RegAddress|Q[7]              ; Step.01      ; Clock       ; 0.000        ; 0.788      ; 2.246      ;
; 1.196  ; registerFile:rf|PC_reg7:PC|Q[1]               ; registerFile:rf|PC_reg7:PC|Q[2]               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.462      ;
; 1.197  ; registerFile:rf|PC_reg7:PC|Q[14]              ; registerFile:rf|PC_reg7:PC|Q[15]              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.463      ;
; 1.197  ; registerFile:rf|PC_reg7:PC|Q[9]               ; registerFile:rf|PC_reg7:PC|Q[10]              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.463      ;
; 1.197  ; registerFile:rf|PC_reg7:PC|Q[4]               ; registerFile:rf|PC_reg7:PC|Q[5]               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.463      ;
; 1.200  ; controlMux[0]                                 ; registerFile:rf|register16bits:register6|Q[5] ; Step.01      ; Clock       ; 0.000        ; 0.781      ; 2.247      ;
; 1.204  ; controlAlu[0]                                 ; register16bits:regALU|Q[14]                   ; Step.01      ; Clock       ; -0.500       ; -0.174     ; 0.796      ;
; 1.206  ; controlAlu[0]                                 ; register16bits:regALU|Q[15]                   ; Step.01      ; Clock       ; -0.500       ; -0.174     ; 0.798      ;
; 1.224  ; registerFile:rf|PC_reg7:PC|Q[10]              ; registerFile:rf|PC_reg7:PC|Q[11]              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.490      ;
; 1.224  ; registerFile:rf|PC_reg7:PC|Q[12]              ; registerFile:rf|PC_reg7:PC|Q[13]              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.490      ;
; 1.224  ; registerFile:rf|PC_reg7:PC|Q[3]               ; registerFile:rf|PC_reg7:PC|Q[4]               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.490      ;
; 1.225  ; registerFile:rf|PC_reg7:PC|Q[6]               ; registerFile:rf|PC_reg7:PC|Q[7]               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.491      ;
; 1.225  ; registerFile:rf|PC_reg7:PC|Q[5]               ; registerFile:rf|PC_reg7:PC|Q[6]               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.491      ;
; 1.225  ; controlAlu[1]                                 ; register16bits:regALU|Q[15]                   ; Step.01      ; Clock       ; -0.500       ; -0.459     ; 0.532      ;
; 1.230  ; controlAlu[1]                                 ; register16bits:regALU|Q[14]                   ; Step.01      ; Clock       ; -0.500       ; -0.459     ; 0.537      ;
; 1.232  ; registerFile:rf|PC_reg7:PC|Q[8]               ; registerFile:rf|PC_reg7:PC|Q[9]               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.498      ;
; 1.249  ; registerFile:rf|PC_reg7:PC|Q[0]               ; registerFile:rf|PC_reg7:PC|Q[2]               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.515      ;
; 1.252  ; registerFile:rf|register16bits:register4|Q[5] ; register16bits:regALU|Q[5]                    ; Clock        ; Clock       ; 0.000        ; 0.846      ; 2.364      ;
; 1.260  ; registerFile:rf|PC_reg7:PC|Q[13]              ; registerFile:rf|PC_reg7:PC|Q[15]              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; registerFile:rf|PC_reg7:PC|Q[11]              ; registerFile:rf|PC_reg7:PC|Q[13]              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; registerFile:rf|PC_reg7:PC|Q[2]               ; registerFile:rf|PC_reg7:PC|Q[4]               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.526      ;
; 1.262  ; registerFile:rf|register16bits:register7|Q[6] ; register16bits:regALU|Q[6]                    ; Clock        ; Clock       ; 0.000        ; 0.799      ; 2.327      ;
; 1.267  ; registerFile:rf|PC_reg7:PC|Q[1]               ; registerFile:rf|PC_reg7:PC|Q[3]               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.533      ;
; 1.268  ; registerFile:rf|PC_reg7:PC|Q[9]               ; registerFile:rf|PC_reg7:PC|Q[11]              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.534      ;
; 1.268  ; registerFile:rf|PC_reg7:PC|Q[4]               ; registerFile:rf|PC_reg7:PC|Q[6]               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.534      ;
; 1.276  ; registerFile:rf|register16bits:register6|Q[6] ; register16bits:regALU|Q[6]                    ; Clock        ; Clock       ; 0.000        ; 0.828      ; 2.370      ;
; 1.281  ; registerFile:rf|PC_reg7:PC|Q[7]               ; registerFile:rf|PC_reg7:PC|Q[8]               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.547      ;
; 1.287  ; controlMux[0]                                 ; register16bits:RegDout|Q[1]                   ; Step.01      ; Clock       ; 0.000        ; 0.801      ; 2.354      ;
; 1.295  ; registerFile:rf|PC_reg7:PC|Q[12]              ; registerFile:rf|PC_reg7:PC|Q[14]              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.561      ;
; 1.295  ; registerFile:rf|PC_reg7:PC|Q[10]              ; registerFile:rf|PC_reg7:PC|Q[12]              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.561      ;
; 1.295  ; registerFile:rf|PC_reg7:PC|Q[3]               ; registerFile:rf|PC_reg7:PC|Q[5]               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.561      ;
; 1.296  ; registerFile:rf|PC_reg7:PC|Q[5]               ; registerFile:rf|PC_reg7:PC|Q[7]               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.562      ;
; 1.297  ; writeEnableRegAddress                         ; register16bits_i:RegAddress|Q[3]              ; Step.01      ; Clock       ; 0.000        ; -0.655     ; 0.908      ;
; 1.303  ; registerFile:rf|PC_reg7:PC|Q[8]               ; registerFile:rf|PC_reg7:PC|Q[10]              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.569      ;
; 1.320  ; registerFile:rf|PC_reg7:PC|Q[0]               ; registerFile:rf|PC_reg7:PC|Q[3]               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.586      ;
; 1.331  ; registerFile:rf|PC_reg7:PC|Q[11]              ; registerFile:rf|PC_reg7:PC|Q[14]              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.597      ;
; 1.331  ; registerFile:rf|PC_reg7:PC|Q[2]               ; registerFile:rf|PC_reg7:PC|Q[5]               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.597      ;
; 1.337  ; registerFile:rf|PC_reg7:PC|Q[2]               ; register16bits:regALU|Q[2]                    ; Clock        ; Clock       ; 0.000        ; 0.823      ; 2.426      ;
; 1.338  ; registerFile:rf|PC_reg7:PC|Q[1]               ; registerFile:rf|PC_reg7:PC|Q[4]               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.604      ;
; 1.339  ; registerFile:rf|PC_reg7:PC|Q[9]               ; registerFile:rf|PC_reg7:PC|Q[12]              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.605      ;
; 1.339  ; registerFile:rf|PC_reg7:PC|Q[4]               ; registerFile:rf|PC_reg7:PC|Q[7]               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.605      ;
+--------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Step.00'                                                                                                             ;
+--------+-------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -1.969 ; Step.01                             ; ReadAddressRF1[1] ; Step.01      ; Step.00     ; 0.000        ; 3.364      ; 1.645      ;
; -1.469 ; Step.01                             ; ReadAddressRF1[1] ; Step.01      ; Step.00     ; -0.500       ; 3.364      ; 1.645      ;
; -1.173 ; Step.01                             ; ReadAddressRF1[0] ; Step.01      ; Step.00     ; 0.000        ; 3.365      ; 2.442      ;
; -1.171 ; Step.01                             ; ReadAddressRF1[2] ; Step.01      ; Step.00     ; 0.000        ; 3.366      ; 2.445      ;
; -0.673 ; Step.01                             ; ReadAddressRF1[0] ; Step.01      ; Step.00     ; -0.500       ; 3.365      ; 2.442      ;
; -0.671 ; Step.01                             ; ReadAddressRF1[2] ; Step.01      ; Step.00     ; -0.500       ; 3.366      ; 2.445      ;
; 0.245  ; register16bits:RegInstruction|Q[11] ; ReadAddressRF1[2] ; Clock        ; Step.00     ; 0.000        ; 0.720      ; 0.965      ;
; 0.248  ; register16bits:RegInstruction|Q[9]  ; ReadAddressRF1[0] ; Clock        ; Step.00     ; 0.000        ; 0.719      ; 0.967      ;
; 0.697  ; Step.11                             ; W$latch           ; Clock        ; Step.00     ; 0.000        ; 0.021      ; 0.718      ;
; 0.697  ; register16bits:RegInstruction|Q[8]  ; ReadAddressRF1[2] ; Clock        ; Step.00     ; 0.000        ; 0.720      ; 1.417      ;
; 1.008  ; register16bits:RegInstruction|Q[10] ; ReadAddressRF1[1] ; Clock        ; Step.00     ; 0.000        ; 0.711      ; 1.719      ;
; 1.402  ; register16bits:RegInstruction|Q[7]  ; ReadAddressRF1[1] ; Clock        ; Step.00     ; 0.000        ; 0.711      ; 2.113      ;
; 1.533  ; register16bits:RegInstruction|Q[6]  ; ReadAddressRF1[0] ; Clock        ; Step.00     ; 0.000        ; 0.712      ; 2.245      ;
; 1.928  ; register16bits:RegInstruction|Q[13] ; ReadAddressRF1[2] ; Clock        ; Step.00     ; 0.000        ; -0.135     ; 1.793      ;
; 1.932  ; register16bits:RegInstruction|Q[13] ; ReadAddressRF1[1] ; Clock        ; Step.00     ; 0.000        ; -0.137     ; 1.795      ;
; 1.934  ; register16bits:RegInstruction|Q[13] ; ReadAddressRF1[0] ; Clock        ; Step.00     ; 0.000        ; -0.136     ; 1.798      ;
; 1.939  ; register16bits:RegInstruction|Q[15] ; ReadAddressRF1[2] ; Clock        ; Step.00     ; 0.000        ; -0.135     ; 1.804      ;
; 1.943  ; register16bits:RegInstruction|Q[15] ; ReadAddressRF1[1] ; Clock        ; Step.00     ; 0.000        ; -0.137     ; 1.806      ;
; 1.945  ; register16bits:RegInstruction|Q[15] ; ReadAddressRF1[0] ; Clock        ; Step.00     ; 0.000        ; -0.136     ; 1.809      ;
; 2.044  ; register16bits:RegInstruction|Q[14] ; ReadAddressRF1[2] ; Clock        ; Step.00     ; 0.000        ; -0.135     ; 1.909      ;
; 2.048  ; register16bits:RegInstruction|Q[14] ; ReadAddressRF1[1] ; Clock        ; Step.00     ; 0.000        ; -0.137     ; 1.911      ;
; 2.050  ; register16bits:RegInstruction|Q[14] ; ReadAddressRF1[0] ; Clock        ; Step.00     ; 0.000        ; -0.136     ; 1.914      ;
; 2.183  ; register16bits:RegInstruction|Q[12] ; ReadAddressRF1[2] ; Clock        ; Step.00     ; 0.000        ; -0.135     ; 2.048      ;
; 2.187  ; register16bits:RegInstruction|Q[12] ; ReadAddressRF1[1] ; Clock        ; Step.00     ; 0.000        ; -0.137     ; 2.050      ;
; 2.189  ; register16bits:RegInstruction|Q[12] ; ReadAddressRF1[0] ; Clock        ; Step.00     ; 0.000        ; -0.136     ; 2.053      ;
; 3.015  ; Step.10                             ; writeEnableRegALU ; Clock        ; Step.00     ; -0.500       ; -1.480     ; 1.035      ;
+--------+-------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock'                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Clock ; Rise       ; Clock                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; Step.00                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; Step.00                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; Step.01                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; Step.01                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; Step.10                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; Step.10                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; Step.11                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; Step.11                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:RegDout|Q[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:RegDout|Q[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:RegDout|Q[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:RegDout|Q[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:RegDout|Q[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:RegDout|Q[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:RegDout|Q[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:RegDout|Q[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:RegDout|Q[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:RegDout|Q[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:RegDout|Q[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:RegDout|Q[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:RegDout|Q[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:RegDout|Q[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:RegDout|Q[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:RegDout|Q[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:RegDout|Q[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:RegDout|Q[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:RegDout|Q[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:RegDout|Q[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:RegDout|Q[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:RegDout|Q[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:RegDout|Q[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:RegDout|Q[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:RegDout|Q[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:RegDout|Q[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:RegDout|Q[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:RegDout|Q[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:RegDout|Q[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:RegDout|Q[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:RegDout|Q[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:RegDout|Q[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:RegInstruction|Q[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:RegInstruction|Q[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:RegInstruction|Q[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:RegInstruction|Q[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:RegInstruction|Q[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:RegInstruction|Q[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:RegInstruction|Q[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:RegInstruction|Q[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:RegInstruction|Q[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:RegInstruction|Q[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:RegInstruction|Q[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:RegInstruction|Q[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:RegInstruction|Q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:RegInstruction|Q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:RegInstruction|Q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:RegInstruction|Q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:RegInstruction|Q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:RegInstruction|Q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:RegInstruction|Q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:RegInstruction|Q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:RegInstruction|Q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:RegInstruction|Q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:RegInstruction|Q[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:RegInstruction|Q[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:RegInstruction|Q[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:RegInstruction|Q[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:regALU|Q[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:regALU|Q[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:regALU|Q[10]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:regALU|Q[10]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:regALU|Q[11]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:regALU|Q[11]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:regALU|Q[12]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:regALU|Q[12]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:regALU|Q[13]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:regALU|Q[13]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:regALU|Q[14]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:regALU|Q[14]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:regALU|Q[15]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:regALU|Q[15]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:regALU|Q[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:regALU|Q[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:regALU|Q[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:regALU|Q[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:regALU|Q[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:regALU|Q[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:regALU|Q[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:regALU|Q[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:regALU|Q[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:regALU|Q[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:regALU|Q[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:regALU|Q[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:regALU|Q[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:regALU|Q[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:regALU|Q[8]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:regALU|Q[8]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:regALU|Q[9]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:regALU|Q[9]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits_i:RegAddress|Q[0]    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Step.00'                                                                      ;
+-------+--------------+----------------+------------------+---------+------------+------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                       ;
+-------+--------------+----------------+------------------+---------+------------+------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.00 ; Rise       ; ReadAddressRF1[0]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.00 ; Rise       ; ReadAddressRF1[0]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.00 ; Fall       ; ReadAddressRF1[0]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.00 ; Fall       ; ReadAddressRF1[0]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.00 ; Rise       ; ReadAddressRF1[1]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.00 ; Rise       ; ReadAddressRF1[1]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.00 ; Fall       ; ReadAddressRF1[1]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.00 ; Fall       ; ReadAddressRF1[1]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.00 ; Rise       ; ReadAddressRF1[2]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.00 ; Rise       ; ReadAddressRF1[2]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.00 ; Fall       ; ReadAddressRF1[2]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.00 ; Fall       ; ReadAddressRF1[2]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.00 ; Fall       ; Selector19~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.00 ; Fall       ; Selector19~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.00 ; Fall       ; Selector19~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.00 ; Fall       ; Selector19~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.00 ; Fall       ; Selector19~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.00 ; Fall       ; Selector19~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.00 ; Rise       ; Selector19~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.00 ; Rise       ; Selector19~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.00 ; Fall       ; Selector1~0|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.00 ; Fall       ; Selector1~0|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.00 ; Rise       ; Selector1~0|dataa            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.00 ; Rise       ; Selector1~0|dataa            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.00 ; Fall       ; Selector5~1|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.00 ; Fall       ; Selector5~1|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.00 ; Rise       ; Selector5~1|dataa            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.00 ; Rise       ; Selector5~1|dataa            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.00 ; Rise       ; Step.00|regout               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.00 ; Rise       ; Step.00|regout               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.00 ; Rise       ; W$latch                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.00 ; Rise       ; W$latch                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.00 ; Fall       ; W$latch|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.00 ; Fall       ; W$latch|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.00 ; Fall       ; writeEnableRegALU            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.00 ; Fall       ; writeEnableRegALU            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.00 ; Fall       ; writeEnableRegALU|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.00 ; Fall       ; writeEnableRegALU|datad      ;
+-------+--------------+----------------+------------------+---------+------------+------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Step.01'                                                                         ;
+-------+--------------+----------------+------------------+---------+------------+---------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                          ;
+-------+--------------+----------------+------------------+---------+------------+---------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Fall       ; ReadAddressRF1[0]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Fall       ; ReadAddressRF1[0]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Rise       ; ReadAddressRF1[0]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Rise       ; ReadAddressRF1[0]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Fall       ; ReadAddressRF1[1]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Fall       ; ReadAddressRF1[1]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Rise       ; ReadAddressRF1[1]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Rise       ; ReadAddressRF1[1]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Fall       ; ReadAddressRF1[2]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Fall       ; ReadAddressRF1[2]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Rise       ; ReadAddressRF1[2]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Rise       ; ReadAddressRF1[2]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Rise       ; ReadAddressRF2[0]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Rise       ; ReadAddressRF2[0]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Fall       ; ReadAddressRF2[0]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Fall       ; ReadAddressRF2[0]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Rise       ; ReadAddressRF2[1]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Rise       ; ReadAddressRF2[1]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Fall       ; ReadAddressRF2[1]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Fall       ; ReadAddressRF2[1]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Rise       ; ReadAddressRF2[2]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Rise       ; ReadAddressRF2[2]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Fall       ; ReadAddressRF2[2]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Fall       ; ReadAddressRF2[2]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Rise       ; Selector11~0|combout            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Rise       ; Selector11~0|combout            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Rise       ; Selector11~0|datab              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Rise       ; Selector11~0|datab              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Fall       ; Selector13~0clkctrl|inclk[0]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Fall       ; Selector13~0clkctrl|inclk[0]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Fall       ; Selector13~0clkctrl|outclk      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Fall       ; Selector13~0clkctrl|outclk      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Fall       ; Selector13~0|combout            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Fall       ; Selector13~0|combout            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Rise       ; Selector13~0|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Rise       ; Selector13~0|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Rise       ; Selector19~0clkctrl|inclk[0]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Rise       ; Selector19~0clkctrl|inclk[0]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Rise       ; Selector19~0clkctrl|outclk      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Rise       ; Selector19~0clkctrl|outclk      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Rise       ; Selector19~0|combout            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Rise       ; Selector19~0|combout            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Rise       ; Selector19~0|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Rise       ; Selector19~0|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Fall       ; Selector29~2|combout            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Fall       ; Selector29~2|combout            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Rise       ; Selector29~2|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Rise       ; Selector29~2|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Fall       ; Selector33~2|combout            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Fall       ; Selector33~2|combout            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Rise       ; Selector33~2|datab              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Rise       ; Selector33~2|datab              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Fall       ; Selector35~1|combout            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Fall       ; Selector35~1|combout            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Fall       ; Selector35~1|dataa              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Fall       ; Selector35~1|dataa              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Rise       ; Selector3~0|combout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Rise       ; Selector3~0|combout             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Rise       ; Selector3~0|datab               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Rise       ; Selector3~0|datab               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Fall       ; Selector7~0|combout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Fall       ; Selector7~0|combout             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Rise       ; Selector7~0|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Rise       ; Selector7~0|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Fall       ; Selector9~0|combout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Fall       ; Selector9~0|combout             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Rise       ; Selector9~0|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Rise       ; Selector9~0|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Fall       ; Selector9~1|combout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Fall       ; Selector9~1|combout             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Fall       ; Selector9~1|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Fall       ; Selector9~1|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Rise       ; Step.01|regout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Rise       ; Step.01|regout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Fall       ; controlAlu[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Fall       ; controlAlu[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Rise       ; controlAlu[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Rise       ; controlAlu[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Fall       ; controlAlu[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Fall       ; controlAlu[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Rise       ; controlAlu[1]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Rise       ; controlAlu[1]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Rise       ; controlAlu[1]~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Rise       ; controlAlu[1]~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Rise       ; controlAlu[1]~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Rise       ; controlAlu[1]~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Rise       ; controlAlu[1]~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Rise       ; controlAlu[1]~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Rise       ; controlAlu[1]~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Rise       ; controlAlu[1]~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Rise       ; controlMux[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Rise       ; controlMux[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Fall       ; controlMux[0]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Fall       ; controlMux[0]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Rise       ; controlMux[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Rise       ; controlMux[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Fall       ; controlMux[1]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Fall       ; controlMux[1]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Rise       ; incr_pc                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Rise       ; incr_pc                         ;
+-------+--------------+----------------+------------------+---------+------------+---------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; DataIn[*]   ; Clock      ; 6.611 ; 6.611 ; Rise       ; Clock           ;
;  DataIn[0]  ; Clock      ; 1.513 ; 1.513 ; Rise       ; Clock           ;
;  DataIn[1]  ; Clock      ; 2.327 ; 2.327 ; Rise       ; Clock           ;
;  DataIn[2]  ; Clock      ; 5.689 ; 5.689 ; Rise       ; Clock           ;
;  DataIn[3]  ; Clock      ; 6.611 ; 6.611 ; Rise       ; Clock           ;
;  DataIn[4]  ; Clock      ; 5.315 ; 5.315 ; Rise       ; Clock           ;
;  DataIn[5]  ; Clock      ; 6.081 ; 6.081 ; Rise       ; Clock           ;
;  DataIn[6]  ; Clock      ; 5.262 ; 5.262 ; Rise       ; Clock           ;
;  DataIn[7]  ; Clock      ; 5.551 ; 5.551 ; Rise       ; Clock           ;
;  DataIn[8]  ; Clock      ; 6.415 ; 6.415 ; Rise       ; Clock           ;
;  DataIn[9]  ; Clock      ; 5.958 ; 5.958 ; Rise       ; Clock           ;
;  DataIn[10] ; Clock      ; 5.140 ; 5.140 ; Rise       ; Clock           ;
;  DataIn[11] ; Clock      ; 5.520 ; 5.520 ; Rise       ; Clock           ;
;  DataIn[12] ; Clock      ; 5.842 ; 5.842 ; Rise       ; Clock           ;
;  DataIn[13] ; Clock      ; 5.822 ; 5.822 ; Rise       ; Clock           ;
;  DataIn[14] ; Clock      ; 5.526 ; 5.526 ; Rise       ; Clock           ;
;  DataIn[15] ; Clock      ; 6.195 ; 6.195 ; Rise       ; Clock           ;
; Reset       ; Clock      ; 5.441 ; 5.441 ; Rise       ; Clock           ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; DataIn[*]   ; Clock      ; 0.218  ; 0.218  ; Rise       ; Clock           ;
;  DataIn[0]  ; Clock      ; 0.218  ; 0.218  ; Rise       ; Clock           ;
;  DataIn[1]  ; Clock      ; -0.824 ; -0.824 ; Rise       ; Clock           ;
;  DataIn[2]  ; Clock      ; -4.113 ; -4.113 ; Rise       ; Clock           ;
;  DataIn[3]  ; Clock      ; -4.188 ; -4.188 ; Rise       ; Clock           ;
;  DataIn[4]  ; Clock      ; -3.887 ; -3.887 ; Rise       ; Clock           ;
;  DataIn[5]  ; Clock      ; -3.933 ; -3.933 ; Rise       ; Clock           ;
;  DataIn[6]  ; Clock      ; -3.453 ; -3.453 ; Rise       ; Clock           ;
;  DataIn[7]  ; Clock      ; -3.419 ; -3.419 ; Rise       ; Clock           ;
;  DataIn[8]  ; Clock      ; -4.020 ; -4.020 ; Rise       ; Clock           ;
;  DataIn[9]  ; Clock      ; -4.192 ; -4.192 ; Rise       ; Clock           ;
;  DataIn[10] ; Clock      ; -3.842 ; -3.842 ; Rise       ; Clock           ;
;  DataIn[11] ; Clock      ; -3.716 ; -3.716 ; Rise       ; Clock           ;
;  DataIn[12] ; Clock      ; -3.649 ; -3.649 ; Rise       ; Clock           ;
;  DataIn[13] ; Clock      ; -2.615 ; -2.615 ; Rise       ; Clock           ;
;  DataIn[14] ; Clock      ; -3.425 ; -3.425 ; Rise       ; Clock           ;
;  DataIn[15] ; Clock      ; -3.594 ; -3.594 ; Rise       ; Clock           ;
; Reset       ; Clock      ; -2.414 ; -2.414 ; Rise       ; Clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; Daddress[*]   ; Clock      ; 8.267 ; 8.267 ; Rise       ; Clock           ;
;  Daddress[0]  ; Clock      ; 7.151 ; 7.151 ; Rise       ; Clock           ;
;  Daddress[1]  ; Clock      ; 6.711 ; 6.711 ; Rise       ; Clock           ;
;  Daddress[2]  ; Clock      ; 7.459 ; 7.459 ; Rise       ; Clock           ;
;  Daddress[3]  ; Clock      ; 7.604 ; 7.604 ; Rise       ; Clock           ;
;  Daddress[4]  ; Clock      ; 7.308 ; 7.308 ; Rise       ; Clock           ;
;  Daddress[5]  ; Clock      ; 8.267 ; 8.267 ; Rise       ; Clock           ;
;  Daddress[6]  ; Clock      ; 7.217 ; 7.217 ; Rise       ; Clock           ;
;  Daddress[7]  ; Clock      ; 7.556 ; 7.556 ; Rise       ; Clock           ;
;  Daddress[8]  ; Clock      ; 7.000 ; 7.000 ; Rise       ; Clock           ;
;  Daddress[9]  ; Clock      ; 7.445 ; 7.445 ; Rise       ; Clock           ;
;  Daddress[10] ; Clock      ; 6.909 ; 6.909 ; Rise       ; Clock           ;
;  Daddress[11] ; Clock      ; 7.297 ; 7.297 ; Rise       ; Clock           ;
;  Daddress[12] ; Clock      ; 7.122 ; 7.122 ; Rise       ; Clock           ;
;  Daddress[13] ; Clock      ; 7.161 ; 7.161 ; Rise       ; Clock           ;
;  Daddress[14] ; Clock      ; 7.391 ; 7.391 ; Rise       ; Clock           ;
;  Daddress[15] ; Clock      ; 6.963 ; 6.963 ; Rise       ; Clock           ;
; Dout[*]       ; Clock      ; 7.605 ; 7.605 ; Rise       ; Clock           ;
;  Dout[0]      ; Clock      ; 6.773 ; 6.773 ; Rise       ; Clock           ;
;  Dout[1]      ; Clock      ; 7.428 ; 7.428 ; Rise       ; Clock           ;
;  Dout[2]      ; Clock      ; 7.409 ; 7.409 ; Rise       ; Clock           ;
;  Dout[3]      ; Clock      ; 7.161 ; 7.161 ; Rise       ; Clock           ;
;  Dout[4]      ; Clock      ; 7.209 ; 7.209 ; Rise       ; Clock           ;
;  Dout[5]      ; Clock      ; 7.376 ; 7.376 ; Rise       ; Clock           ;
;  Dout[6]      ; Clock      ; 7.170 ; 7.170 ; Rise       ; Clock           ;
;  Dout[7]      ; Clock      ; 6.929 ; 6.929 ; Rise       ; Clock           ;
;  Dout[8]      ; Clock      ; 7.125 ; 7.125 ; Rise       ; Clock           ;
;  Dout[9]      ; Clock      ; 7.605 ; 7.605 ; Rise       ; Clock           ;
;  Dout[10]     ; Clock      ; 7.205 ; 7.205 ; Rise       ; Clock           ;
;  Dout[11]     ; Clock      ; 6.643 ; 6.643 ; Rise       ; Clock           ;
;  Dout[12]     ; Clock      ; 7.276 ; 7.276 ; Rise       ; Clock           ;
;  Dout[13]     ; Clock      ; 6.659 ; 6.659 ; Rise       ; Clock           ;
;  Dout[14]     ; Clock      ; 7.174 ; 7.174 ; Rise       ; Clock           ;
;  Dout[15]     ; Clock      ; 6.761 ; 6.761 ; Rise       ; Clock           ;
; W             ; Step.00    ; 7.920 ; 7.920 ; Rise       ; Step.00         ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; Daddress[*]   ; Clock      ; 6.711 ; 6.711 ; Rise       ; Clock           ;
;  Daddress[0]  ; Clock      ; 7.151 ; 7.151 ; Rise       ; Clock           ;
;  Daddress[1]  ; Clock      ; 6.711 ; 6.711 ; Rise       ; Clock           ;
;  Daddress[2]  ; Clock      ; 7.459 ; 7.459 ; Rise       ; Clock           ;
;  Daddress[3]  ; Clock      ; 7.604 ; 7.604 ; Rise       ; Clock           ;
;  Daddress[4]  ; Clock      ; 7.308 ; 7.308 ; Rise       ; Clock           ;
;  Daddress[5]  ; Clock      ; 8.267 ; 8.267 ; Rise       ; Clock           ;
;  Daddress[6]  ; Clock      ; 7.217 ; 7.217 ; Rise       ; Clock           ;
;  Daddress[7]  ; Clock      ; 7.556 ; 7.556 ; Rise       ; Clock           ;
;  Daddress[8]  ; Clock      ; 7.000 ; 7.000 ; Rise       ; Clock           ;
;  Daddress[9]  ; Clock      ; 7.445 ; 7.445 ; Rise       ; Clock           ;
;  Daddress[10] ; Clock      ; 6.909 ; 6.909 ; Rise       ; Clock           ;
;  Daddress[11] ; Clock      ; 7.297 ; 7.297 ; Rise       ; Clock           ;
;  Daddress[12] ; Clock      ; 7.122 ; 7.122 ; Rise       ; Clock           ;
;  Daddress[13] ; Clock      ; 7.161 ; 7.161 ; Rise       ; Clock           ;
;  Daddress[14] ; Clock      ; 7.391 ; 7.391 ; Rise       ; Clock           ;
;  Daddress[15] ; Clock      ; 6.963 ; 6.963 ; Rise       ; Clock           ;
; Dout[*]       ; Clock      ; 6.643 ; 6.643 ; Rise       ; Clock           ;
;  Dout[0]      ; Clock      ; 6.773 ; 6.773 ; Rise       ; Clock           ;
;  Dout[1]      ; Clock      ; 7.428 ; 7.428 ; Rise       ; Clock           ;
;  Dout[2]      ; Clock      ; 7.409 ; 7.409 ; Rise       ; Clock           ;
;  Dout[3]      ; Clock      ; 7.161 ; 7.161 ; Rise       ; Clock           ;
;  Dout[4]      ; Clock      ; 7.209 ; 7.209 ; Rise       ; Clock           ;
;  Dout[5]      ; Clock      ; 7.376 ; 7.376 ; Rise       ; Clock           ;
;  Dout[6]      ; Clock      ; 7.170 ; 7.170 ; Rise       ; Clock           ;
;  Dout[7]      ; Clock      ; 6.929 ; 6.929 ; Rise       ; Clock           ;
;  Dout[8]      ; Clock      ; 7.125 ; 7.125 ; Rise       ; Clock           ;
;  Dout[9]      ; Clock      ; 7.605 ; 7.605 ; Rise       ; Clock           ;
;  Dout[10]     ; Clock      ; 7.205 ; 7.205 ; Rise       ; Clock           ;
;  Dout[11]     ; Clock      ; 6.643 ; 6.643 ; Rise       ; Clock           ;
;  Dout[12]     ; Clock      ; 7.276 ; 7.276 ; Rise       ; Clock           ;
;  Dout[13]     ; Clock      ; 6.659 ; 6.659 ; Rise       ; Clock           ;
;  Dout[14]     ; Clock      ; 7.174 ; 7.174 ; Rise       ; Clock           ;
;  Dout[15]     ; Clock      ; 6.761 ; 6.761 ; Rise       ; Clock           ;
; W             ; Step.00    ; 7.920 ; 7.920 ; Rise       ; Step.00         ;
+---------------+------------+-------+-------+------------+-----------------+


+----------------------------------+
; Fast Model Setup Summary         ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; Clock   ; -2.417 ; -345.487      ;
; Step.01 ; -1.382 ; -13.934       ;
; Step.00 ; -1.364 ; -3.096        ;
+---------+--------+---------------+


+----------------------------------+
; Fast Model Hold Summary          ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; Step.01 ; -1.222 ; -6.234        ;
; Clock   ; -1.216 ; -2.677        ;
; Step.00 ; -1.184 ; -2.803        ;
+---------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; Clock   ; -1.380 ; -194.380            ;
; Step.00 ; 0.500  ; 0.000               ;
; Step.01 ; 0.500  ; 0.000               ;
+---------+--------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock'                                                                                                                         ;
+--------+-------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.417 ; ReadAddressRF1[1] ; register16bits:regALU|Q[12]                    ; Step.01      ; Clock       ; 0.500        ; 0.031      ; 2.980      ;
; -2.393 ; ReadAddressRF1[1] ; register16bits:regALU|Q[15]                    ; Step.01      ; Clock       ; 0.500        ; 0.031      ; 2.956      ;
; -2.365 ; ReadAddressRF1[0] ; registerFile:rf|PC_reg7:PC|Q[4]                ; Step.01      ; Clock       ; 0.500        ; -0.185     ; 2.712      ;
; -2.345 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register2|Q[4]  ; Step.01      ; Clock       ; 0.500        ; -0.223     ; 2.654      ;
; -2.345 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register3|Q[4]  ; Step.01      ; Clock       ; 0.500        ; -0.223     ; 2.654      ;
; -2.345 ; ReadAddressRF1[1] ; registerFile:rf|PC_reg7:PC|Q[7]                ; Step.01      ; Clock       ; 0.500        ; -0.185     ; 2.692      ;
; -2.332 ; ReadAddressRF1[1] ; register16bits:regALU|Q[13]                    ; Step.01      ; Clock       ; 0.500        ; 0.031      ; 2.895      ;
; -2.318 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register6|Q[4]  ; Step.01      ; Clock       ; 0.500        ; -0.215     ; 2.635      ;
; -2.318 ; ReadAddressRF1[1] ; register16bits:regALU|Q[14]                    ; Step.01      ; Clock       ; 0.500        ; 0.031      ; 2.881      ;
; -2.315 ; ReadAddressRF1[0] ; register16bits:regALU|Q[12]                    ; Step.01      ; Clock       ; 0.500        ; 0.031      ; 2.878      ;
; -2.309 ; ReadAddressRF1[1] ; register16bits:regALU|Q[10]                    ; Step.01      ; Clock       ; 0.500        ; 0.084      ; 2.925      ;
; -2.292 ; ReadAddressRF1[1] ; registerFile:rf|register16bits:register7|Q[7]  ; Step.01      ; Clock       ; 0.500        ; -0.191     ; 2.633      ;
; -2.291 ; ReadAddressRF1[0] ; register16bits:regALU|Q[15]                    ; Step.01      ; Clock       ; 0.500        ; 0.031      ; 2.854      ;
; -2.289 ; ReadAddressRF1[1] ; registerFile:rf|register16bits:register5|Q[7]  ; Step.01      ; Clock       ; 0.500        ; -0.191     ; 2.630      ;
; -2.288 ; ReadAddressRF1[0] ; register16bits:RegDout|Q[4]                    ; Step.01      ; Clock       ; 0.500        ; -0.185     ; 2.635      ;
; -2.273 ; ReadAddressRF1[1] ; registerFile:rf|register16bits:register3|Q[3]  ; Step.01      ; Clock       ; 0.500        ; -0.223     ; 2.582      ;
; -2.271 ; ReadAddressRF1[1] ; registerFile:rf|register16bits:register2|Q[3]  ; Step.01      ; Clock       ; 0.500        ; -0.223     ; 2.580      ;
; -2.265 ; ReadAddressRF1[1] ; register16bits:regALU|Q[11]                    ; Step.01      ; Clock       ; 0.500        ; 0.084      ; 2.881      ;
; -2.264 ; ReadAddressRF1[1] ; registerFile:rf|PC_reg7:PC|Q[3]                ; Step.01      ; Clock       ; 0.500        ; -0.185     ; 2.611      ;
; -2.263 ; ReadAddressRF1[1] ; registerFile:rf|register16bits:register1|Q[5]  ; Step.01      ; Clock       ; 0.500        ; -0.232     ; 2.563      ;
; -2.262 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register4|Q[4]  ; Step.01      ; Clock       ; 0.500        ; -0.223     ; 2.571      ;
; -2.258 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register1|Q[4]  ; Step.01      ; Clock       ; 0.500        ; -0.223     ; 2.567      ;
; -2.257 ; ReadAddressRF1[1] ; registerFile:rf|register16bits:register4|Q[5]  ; Step.01      ; Clock       ; 0.500        ; -0.232     ; 2.557      ;
; -2.255 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register3|Q[3]  ; Step.01      ; Clock       ; 0.500        ; -0.223     ; 2.564      ;
; -2.253 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register2|Q[3]  ; Step.01      ; Clock       ; 0.500        ; -0.223     ; 2.562      ;
; -2.252 ; ReadAddressRF1[1] ; registerFile:rf|PC_reg7:PC|Q[4]                ; Step.01      ; Clock       ; 0.500        ; -0.185     ; 2.599      ;
; -2.246 ; ReadAddressRF1[0] ; registerFile:rf|PC_reg7:PC|Q[3]                ; Step.01      ; Clock       ; 0.500        ; -0.185     ; 2.593      ;
; -2.245 ; ReadAddressRF1[1] ; register16bits:RegDout|Q[7]                    ; Step.01      ; Clock       ; 0.500        ; -0.185     ; 2.592      ;
; -2.244 ; ReadAddressRF1[1] ; registerFile:rf|register16bits:register2|Q[5]  ; Step.01      ; Clock       ; 0.500        ; -0.208     ; 2.568      ;
; -2.244 ; ReadAddressRF1[1] ; registerFile:rf|register16bits:register3|Q[5]  ; Step.01      ; Clock       ; 0.500        ; -0.208     ; 2.568      ;
; -2.234 ; ReadAddressRF1[1] ; registerFile:rf|register16bits:register4|Q[7]  ; Step.01      ; Clock       ; 0.500        ; -0.232     ; 2.534      ;
; -2.232 ; ReadAddressRF1[1] ; registerFile:rf|register16bits:register2|Q[4]  ; Step.01      ; Clock       ; 0.500        ; -0.223     ; 2.541      ;
; -2.232 ; ReadAddressRF1[1] ; registerFile:rf|register16bits:register3|Q[4]  ; Step.01      ; Clock       ; 0.500        ; -0.223     ; 2.541      ;
; -2.230 ; ReadAddressRF1[0] ; register16bits:regALU|Q[13]                    ; Step.01      ; Clock       ; 0.500        ; 0.031      ; 2.793      ;
; -2.218 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register4|Q[8]  ; Step.01      ; Clock       ; 0.500        ; -0.232     ; 2.518      ;
; -2.217 ; ReadAddressRF1[1] ; registerFile:rf|register16bits:register4|Q[3]  ; Step.01      ; Clock       ; 0.500        ; -0.199     ; 2.550      ;
; -2.216 ; ReadAddressRF1[0] ; register16bits:regALU|Q[14]                    ; Step.01      ; Clock       ; 0.500        ; 0.031      ; 2.779      ;
; -2.211 ; ReadAddressRF1[1] ; registerFile:rf|register16bits:register3|Q[7]  ; Step.01      ; Clock       ; 0.500        ; -0.223     ; 2.520      ;
; -2.207 ; ReadAddressRF1[0] ; register16bits:regALU|Q[10]                    ; Step.01      ; Clock       ; 0.500        ; 0.084      ; 2.823      ;
; -2.205 ; ReadAddressRF1[1] ; registerFile:rf|register16bits:register6|Q[4]  ; Step.01      ; Clock       ; 0.500        ; -0.215     ; 2.522      ;
; -2.202 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register6|Q[9]  ; Step.01      ; Clock       ; 0.500        ; -0.215     ; 2.519      ;
; -2.200 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register5|Q[9]  ; Step.01      ; Clock       ; 0.500        ; -0.209     ; 2.523      ;
; -2.199 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register4|Q[3]  ; Step.01      ; Clock       ; 0.500        ; -0.199     ; 2.532      ;
; -2.195 ; ReadAddressRF1[1] ; registerFile:rf|PC_reg7:PC|Q[5]                ; Step.01      ; Clock       ; 0.500        ; -0.185     ; 2.542      ;
; -2.194 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register4|Q[14] ; Step.01      ; Clock       ; 0.500        ; -0.185     ; 2.541      ;
; -2.194 ; ReadAddressRF1[1] ; register16bits:regALU|Q[9]                     ; Step.01      ; Clock       ; 0.500        ; 0.084      ; 2.810      ;
; -2.189 ; ReadAddressRF1[1] ; register16bits:regALU|Q[6]                     ; Step.01      ; Clock       ; 0.500        ; 0.045      ; 2.766      ;
; -2.185 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register5|Q[15] ; Step.01      ; Clock       ; 0.500        ; -0.208     ; 2.509      ;
; -2.185 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register6|Q[15] ; Step.01      ; Clock       ; 0.500        ; -0.208     ; 2.509      ;
; -2.184 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register7|Q[15] ; Step.01      ; Clock       ; 0.500        ; -0.208     ; 2.508      ;
; -2.183 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register5|Q[4]  ; Step.01      ; Clock       ; 0.500        ; -0.209     ; 2.506      ;
; -2.182 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register7|Q[4]  ; Step.01      ; Clock       ; 0.500        ; -0.209     ; 2.505      ;
; -2.175 ; ReadAddressRF1[1] ; register16bits:RegDout|Q[4]                    ; Step.01      ; Clock       ; 0.500        ; -0.185     ; 2.522      ;
; -2.171 ; ReadAddressRF1[0] ; registerFile:rf|PC_reg7:PC|Q[9]                ; Step.01      ; Clock       ; 0.500        ; -0.185     ; 2.518      ;
; -2.166 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register4|Q[15] ; Step.01      ; Clock       ; 0.500        ; -0.185     ; 2.513      ;
; -2.164 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register3|Q[15] ; Step.01      ; Clock       ; 0.500        ; -0.185     ; 2.511      ;
; -2.164 ; ReadAddressRF1[1] ; register16bits:regALU|Q[8]                     ; Step.01      ; Clock       ; 0.500        ; 0.084      ; 2.780      ;
; -2.163 ; ReadAddressRF1[0] ; register16bits:regALU|Q[11]                    ; Step.01      ; Clock       ; 0.500        ; 0.084      ; 2.779      ;
; -2.154 ; ReadAddressRF1[1] ; registerFile:rf|register16bits:register4|Q[14] ; Step.01      ; Clock       ; 0.500        ; -0.185     ; 2.501      ;
; -2.150 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register7|Q[9]  ; Step.01      ; Clock       ; 0.500        ; -0.209     ; 2.473      ;
; -2.149 ; ReadAddressRF1[1] ; registerFile:rf|register16bits:register4|Q[4]  ; Step.01      ; Clock       ; 0.500        ; -0.223     ; 2.458      ;
; -2.145 ; ReadAddressRF1[0] ; registerFile:rf|PC_reg7:PC|Q[7]                ; Step.01      ; Clock       ; 0.500        ; -0.185     ; 2.492      ;
; -2.145 ; ReadAddressRF1[1] ; registerFile:rf|register16bits:register1|Q[4]  ; Step.01      ; Clock       ; 0.500        ; -0.223     ; 2.454      ;
; -2.144 ; ReadAddressRF1[1] ; registerFile:rf|register16bits:register2|Q[7]  ; Step.01      ; Clock       ; 0.500        ; -0.232     ; 2.444      ;
; -2.142 ; ReadAddressRF1[1] ; registerFile:rf|register16bits:register1|Q[7]  ; Step.01      ; Clock       ; 0.500        ; -0.232     ; 2.442      ;
; -2.140 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register5|Q[8]  ; Step.01      ; Clock       ; 0.500        ; -0.191     ; 2.481      ;
; -2.139 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register7|Q[8]  ; Step.01      ; Clock       ; 0.500        ; -0.191     ; 2.480      ;
; -2.114 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register1|Q[5]  ; Step.01      ; Clock       ; 0.500        ; -0.232     ; 2.414      ;
; -2.108 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register4|Q[5]  ; Step.01      ; Clock       ; 0.500        ; -0.232     ; 2.408      ;
; -2.105 ; ReadAddressRF1[1] ; registerFile:rf|register16bits:register6|Q[7]  ; Step.01      ; Clock       ; 0.500        ; -0.215     ; 2.422      ;
; -2.104 ; ReadAddressRF1[0] ; registerFile:rf|PC_reg7:PC|Q[0]                ; Step.01      ; Clock       ; 0.500        ; -0.185     ; 2.451      ;
; -2.102 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register3|Q[14] ; Step.01      ; Clock       ; 0.500        ; -0.185     ; 2.449      ;
; -2.095 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register2|Q[5]  ; Step.01      ; Clock       ; 0.500        ; -0.208     ; 2.419      ;
; -2.095 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register3|Q[5]  ; Step.01      ; Clock       ; 0.500        ; -0.208     ; 2.419      ;
; -2.094 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register1|Q[14] ; Step.01      ; Clock       ; 0.500        ; -0.185     ; 2.441      ;
; -2.093 ; ReadAddressRF1[1] ; registerFile:rf|register16bits:register5|Q[3]  ; Step.01      ; Clock       ; 0.500        ; -0.191     ; 2.434      ;
; -2.092 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register3|Q[8]  ; Step.01      ; Clock       ; 0.500        ; -0.208     ; 2.416      ;
; -2.092 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register7|Q[7]  ; Step.01      ; Clock       ; 0.500        ; -0.191     ; 2.433      ;
; -2.092 ; ReadAddressRF1[0] ; register16bits:regALU|Q[9]                     ; Step.01      ; Clock       ; 0.500        ; 0.084      ; 2.708      ;
; -2.090 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register2|Q[14] ; Step.01      ; Clock       ; 0.500        ; -0.185     ; 2.437      ;
; -2.089 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register2|Q[8]  ; Step.01      ; Clock       ; 0.500        ; -0.208     ; 2.413      ;
; -2.089 ; ReadAddressRF1[1] ; register16bits:RegDout|Q[3]                    ; Step.01      ; Clock       ; 0.500        ; -0.191     ; 2.430      ;
; -2.089 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register5|Q[7]  ; Step.01      ; Clock       ; 0.500        ; -0.191     ; 2.430      ;
; -2.089 ; ReadAddressRF1[1] ; registerFile:rf|register16bits:register4|Q[8]  ; Step.01      ; Clock       ; 0.500        ; -0.232     ; 2.389      ;
; -2.087 ; ReadAddressRF1[1] ; registerFile:rf|register16bits:register7|Q[3]  ; Step.01      ; Clock       ; 0.500        ; -0.191     ; 2.428      ;
; -2.087 ; ReadAddressRF1[0] ; register16bits:regALU|Q[6]                     ; Step.01      ; Clock       ; 0.500        ; 0.045      ; 2.664      ;
; -2.084 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register4|Q[9]  ; Step.01      ; Clock       ; 0.500        ; -0.232     ; 2.384      ;
; -2.084 ; ReadAddressRF1[0] ; register16bits:regALU|Q[1]                     ; Step.01      ; Clock       ; 0.500        ; 0.084      ; 2.700      ;
; -2.084 ; ReadAddressRF1[1] ; registerFile:rf|register16bits:register6|Q[9]  ; Step.01      ; Clock       ; 0.500        ; -0.215     ; 2.401      ;
; -2.083 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register1|Q[9]  ; Step.01      ; Clock       ; 0.500        ; -0.232     ; 2.383      ;
; -2.082 ; ReadAddressRF1[1] ; registerFile:rf|register16bits:register5|Q[9]  ; Step.01      ; Clock       ; 0.500        ; -0.209     ; 2.405      ;
; -2.081 ; ReadAddressRF1[1] ; registerFile:rf|register16bits:register2|Q[2]  ; Step.01      ; Clock       ; 0.500        ; -0.223     ; 2.390      ;
; -2.080 ; ReadAddressRF1[0] ; registerFile:rf|PC_reg7:PC|Q[14]               ; Step.01      ; Clock       ; 0.500        ; -0.185     ; 2.427      ;
; -2.079 ; ReadAddressRF1[1] ; registerFile:rf|register16bits:register3|Q[6]  ; Step.01      ; Clock       ; 0.500        ; -0.223     ; 2.388      ;
; -2.077 ; ReadAddressRF1[1] ; registerFile:rf|register16bits:register3|Q[2]  ; Step.01      ; Clock       ; 0.500        ; -0.223     ; 2.386      ;
; -2.076 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register2|Q[2]  ; Step.01      ; Clock       ; 0.500        ; -0.223     ; 2.385      ;
; -2.075 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register5|Q[3]  ; Step.01      ; Clock       ; 0.500        ; -0.191     ; 2.416      ;
; -2.074 ; ReadAddressRF1[1] ; registerFile:rf|register16bits:register1|Q[2]  ; Step.01      ; Clock       ; 0.500        ; -0.223     ; 2.383      ;
; -2.072 ; ReadAddressRF1[0] ; registerFile:rf|register16bits:register3|Q[2]  ; Step.01      ; Clock       ; 0.500        ; -0.223     ; 2.381      ;
; -2.071 ; ReadAddressRF1[0] ; register16bits:RegDout|Q[3]                    ; Step.01      ; Clock       ; 0.500        ; -0.191     ; 2.412      ;
+--------+-------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Step.01'                                                                                                                    ;
+--------+-------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -1.382 ; register16bits:RegInstruction|Q[14] ; ReadAddressRF2[1]         ; Clock        ; Step.01     ; 1.000        ; -0.115     ; 1.918      ;
; -1.345 ; register16bits:RegInstruction|Q[13] ; controlMux[0]             ; Clock        ; Step.01     ; 1.000        ; -1.042     ; 0.908      ;
; -1.343 ; register16bits:RegInstruction|Q[14] ; controlMux[0]             ; Clock        ; Step.01     ; 1.000        ; -1.042     ; 0.906      ;
; -1.265 ; register16bits:RegInstruction|Q[14] ; ReadAddressRF2[0]         ; Clock        ; Step.01     ; 1.000        ; -0.112     ; 1.788      ;
; -1.262 ; register16bits:RegInstruction|Q[13] ; incr_pc                   ; Clock        ; Step.01     ; 1.000        ; -0.316     ; 1.557      ;
; -1.258 ; register16bits:RegInstruction|Q[12] ; ReadAddressRF2[1]         ; Clock        ; Step.01     ; 1.000        ; -0.115     ; 1.794      ;
; -1.242 ; register16bits:RegInstruction|Q[14] ; ReadAddressRF2[2]         ; Clock        ; Step.01     ; 1.000        ; -0.110     ; 1.853      ;
; -1.230 ; Step.10                             ; controlMux[1]             ; Clock        ; Step.01     ; 1.000        ; -0.448     ; 1.425      ;
; -1.226 ; register16bits:RegInstruction|Q[12] ; controlMux[0]             ; Clock        ; Step.01     ; 1.000        ; -1.042     ; 0.789      ;
; -1.191 ; Step.10                             ; controlMux[0]             ; Clock        ; Step.01     ; 1.000        ; -1.070     ; 0.726      ;
; -1.188 ; register16bits:RegInstruction|Q[14] ; controlMux[1]             ; Clock        ; Step.01     ; 1.000        ; -0.420     ; 1.411      ;
; -1.152 ; register16bits:RegInstruction|Q[13] ; ReadAddressRF2[1]         ; Clock        ; Step.01     ; 1.000        ; -0.115     ; 1.688      ;
; -1.141 ; register16bits:RegInstruction|Q[12] ; ReadAddressRF2[0]         ; Clock        ; Step.01     ; 1.000        ; -0.112     ; 1.664      ;
; -1.139 ; register16bits:RegInstruction|Q[15] ; ReadAddressRF2[1]         ; Clock        ; Step.01     ; 1.000        ; -0.115     ; 1.675      ;
; -1.139 ; register16bits:RegInstruction|Q[15] ; incr_pc                   ; Clock        ; Step.01     ; 1.000        ; -0.316     ; 1.434      ;
; -1.118 ; register16bits:RegInstruction|Q[12] ; ReadAddressRF2[2]         ; Clock        ; Step.01     ; 1.000        ; -0.110     ; 1.729      ;
; -1.111 ; register16bits:RegInstruction|Q[12] ; ReadAddressRF1[1]         ; Clock        ; Step.01     ; 0.500        ; -0.064     ; 0.955      ;
; -1.051 ; register16bits:RegInstruction|Q[14] ; ReadAddressRF1[1]         ; Clock        ; Step.01     ; 0.500        ; -0.064     ; 0.895      ;
; -1.026 ; register16bits:RegInstruction|Q[12] ; ReadAddressRF1[0]         ; Clock        ; Step.01     ; 0.500        ; -0.064     ; 0.959      ;
; -1.022 ; register16bits:RegInstruction|Q[15] ; ReadAddressRF2[0]         ; Clock        ; Step.01     ; 1.000        ; -0.112     ; 1.545      ;
; -1.005 ; register16bits:RegInstruction|Q[12] ; incr_pc                   ; Clock        ; Step.01     ; 1.000        ; -0.316     ; 1.300      ;
; -0.999 ; register16bits:RegInstruction|Q[15] ; ReadAddressRF2[2]         ; Clock        ; Step.01     ; 1.000        ; -0.110     ; 1.610      ;
; -0.989 ; register16bits:RegInstruction|Q[13] ; ReadAddressRF1[1]         ; Clock        ; Step.01     ; 0.500        ; -0.064     ; 0.833      ;
; -0.983 ; register16bits:RegInstruction|Q[13] ; ReadAddressRF2[0]         ; Clock        ; Step.01     ; 1.000        ; -0.112     ; 1.506      ;
; -0.980 ; register16bits:RegInstruction|Q[15] ; ReadAddressRF1[1]         ; Clock        ; Step.01     ; 0.500        ; -0.064     ; 0.824      ;
; -0.966 ; register16bits:RegInstruction|Q[14] ; ReadAddressRF1[0]         ; Clock        ; Step.01     ; 0.500        ; -0.064     ; 0.899      ;
; -0.960 ; register16bits:RegInstruction|Q[13] ; ReadAddressRF2[2]         ; Clock        ; Step.01     ; 1.000        ; -0.110     ; 1.571      ;
; -0.906 ; register16bits:RegInstruction|Q[12] ; ReadAddressRF1[2]         ; Clock        ; Step.01     ; 0.500        ; -0.063     ; 0.954      ;
; -0.904 ; register16bits:RegInstruction|Q[13] ; ReadAddressRF1[0]         ; Clock        ; Step.01     ; 0.500        ; -0.064     ; 0.837      ;
; -0.895 ; register16bits:RegInstruction|Q[15] ; ReadAddressRF1[0]         ; Clock        ; Step.01     ; 0.500        ; -0.064     ; 0.828      ;
; -0.875 ; Step.11                             ; ReadAddressRF2[1]         ; Clock        ; Step.01     ; 1.000        ; -0.117     ; 1.409      ;
; -0.853 ; register16bits:RegInstruction|Q[7]  ; ReadAddressRF1[1]         ; Clock        ; Step.01     ; 0.500        ; 0.209      ; 0.970      ;
; -0.846 ; register16bits:RegInstruction|Q[14] ; ReadAddressRF1[2]         ; Clock        ; Step.01     ; 0.500        ; -0.063     ; 0.894      ;
; -0.845 ; register16bits:RegInstruction|Q[6]  ; ReadAddressRF1[0]         ; Clock        ; Step.01     ; 0.500        ; 0.209      ; 1.051      ;
; -0.822 ; register16bits:RegInstruction|Q[12] ; controlMux[1]             ; Clock        ; Step.01     ; 1.000        ; -0.420     ; 1.045      ;
; -0.797 ; Step.10                             ; writeEnableRegisterFile   ; Clock        ; Step.01     ; 1.000        ; -0.525     ; 1.001      ;
; -0.784 ; register16bits:RegInstruction|Q[13] ; ReadAddressRF1[2]         ; Clock        ; Step.01     ; 0.500        ; -0.063     ; 0.832      ;
; -0.775 ; register16bits:RegInstruction|Q[15] ; ReadAddressRF1[2]         ; Clock        ; Step.01     ; 0.500        ; -0.063     ; 0.823      ;
; -0.771 ; register16bits:RegInstruction|Q[15] ; controlMux[1]             ; Clock        ; Step.01     ; 1.000        ; -0.420     ; 0.994      ;
; -0.747 ; Step.10                             ; writeEnableRegDout        ; Clock        ; Step.01     ; 0.500        ; -0.298     ; 0.555      ;
; -0.716 ; register16bits:RegInstruction|Q[14] ; incr_pc                   ; Clock        ; Step.01     ; 1.000        ; -0.316     ; 1.011      ;
; -0.668 ; register16bits:RegInstruction|Q[10] ; ReadAddressRF1[1]         ; Clock        ; Step.01     ; 0.500        ; 0.209      ; 0.785      ;
; -0.623 ; register16bits:RegInstruction|Q[12] ; controlAlu[0]             ; Clock        ; Step.01     ; 0.500        ; 0.038      ; 0.866      ;
; -0.519 ; Step.11                             ; writeEnableRegAddress     ; Clock        ; Step.01     ; 1.000        ; -0.395     ; 0.776      ;
; -0.511 ; Step.11                             ; ReadAddressRF2[2]         ; Clock        ; Step.01     ; 1.000        ; -0.112     ; 1.120      ;
; -0.479 ; register16bits:RegInstruction|Q[13] ; controlAlu[1]             ; Clock        ; Step.01     ; 0.500        ; 0.168      ; 0.656      ;
; -0.409 ; register16bits:RegInstruction|Q[8]  ; ReadAddressRF2[2]         ; Clock        ; Step.01     ; 1.000        ; 0.169      ; 1.299      ;
; -0.408 ; Step.11                             ; ReadAddressRF2[0]         ; Clock        ; Step.01     ; 1.000        ; -0.114     ; 0.929      ;
; -0.321 ; register16bits:RegInstruction|Q[8]  ; ReadAddressRF1[2]         ; Clock        ; Step.01     ; 0.500        ; 0.216      ; 0.648      ;
; -0.278 ; register16bits:RegInstruction|Q[9]  ; ReadAddressRF1[0]         ; Clock        ; Step.01     ; 0.500        ; 0.215      ; 0.490      ;
; -0.255 ; register16bits:RegInstruction|Q[7]  ; ReadAddressRF2[1]         ; Clock        ; Step.01     ; 1.000        ; 0.158      ; 1.064      ;
; -0.161 ; register16bits:RegInstruction|Q[11] ; ReadAddressRF1[2]         ; Clock        ; Step.01     ; 0.500        ; 0.216      ; 0.488      ;
; -0.090 ; register16bits:RegInstruction|Q[4]  ; ReadAddressRF2[1]         ; Clock        ; Step.01     ; 1.000        ; 0.158      ; 0.899      ;
; -0.043 ; register16bits:RegInstruction|Q[6]  ; ReadAddressRF2[0]         ; Clock        ; Step.01     ; 1.000        ; 0.161      ; 0.839      ;
; 0.149  ; Step.01                             ; controlMux[0]             ; Step.01      ; Step.01     ; 0.500        ; 0.863      ; 0.960      ;
; 0.221  ; Step.01                             ; ReadAddressRF2[1]         ; Step.01      ; Step.01     ; 0.500        ; 1.790      ; 1.861      ;
; 0.250  ; register16bits:RegInstruction|Q[3]  ; ReadAddressRF2[0]         ; Clock        ; Step.01     ; 1.000        ; 0.161      ; 0.546      ;
; 0.274  ; register16bits:RegInstruction|Q[5]  ; ReadAddressRF2[2]         ; Clock        ; Step.01     ; 1.000        ; 0.163      ; 0.610      ;
; 0.335  ; Step.01                             ; incr_pc                   ; Step.01      ; Step.01     ; 0.500        ; 1.589      ; 1.506      ;
; 0.338  ; Step.01                             ; ReadAddressRF2[0]         ; Step.01      ; Step.01     ; 0.500        ; 1.793      ; 1.731      ;
; 0.361  ; Step.01                             ; ReadAddressRF2[2]         ; Step.01      ; Step.01     ; 0.500        ; 1.795      ; 1.796      ;
; 0.369  ; Step.01                             ; controlMux[1]             ; Step.01      ; Step.01     ; 0.500        ; 1.485      ; 1.400      ;
; 0.617  ; Step.01                             ; writeEnableRegAddress     ; Step.01      ; Step.01     ; 0.500        ; 1.512      ; 1.188      ;
; 0.649  ; Step.01                             ; controlMux[0]             ; Step.01      ; Step.01     ; 1.000        ; 0.863      ; 0.960      ;
; 0.721  ; Step.01                             ; ReadAddressRF2[1]         ; Step.01      ; Step.01     ; 1.000        ; 1.790      ; 1.861      ;
; 0.817  ; Step.00                             ; controlMux[1]             ; Step.00      ; Step.01     ; 0.500        ; 1.485      ; 0.952      ;
; 0.835  ; Step.01                             ; incr_pc                   ; Step.01      ; Step.01     ; 1.000        ; 1.589      ; 1.506      ;
; 0.838  ; Step.01                             ; ReadAddressRF2[0]         ; Step.01      ; Step.01     ; 1.000        ; 1.793      ; 1.731      ;
; 0.845  ; Step.01                             ; ReadAddressRF1[0]         ; Step.01      ; Step.01     ; 0.500        ; 1.841      ; 1.134      ;
; 0.861  ; Step.01                             ; ReadAddressRF2[2]         ; Step.01      ; Step.01     ; 1.000        ; 1.795      ; 1.796      ;
; 0.869  ; Step.01                             ; controlMux[1]             ; Step.01      ; Step.01     ; 1.000        ; 1.485      ; 1.400      ;
; 0.949  ; Step.00                             ; writeEnableRegInstruction ; Step.00      ; Step.01     ; 0.500        ; 1.510      ; 0.850      ;
; 0.958  ; Step.01                             ; ReadAddressRF1[2]         ; Step.01      ; Step.01     ; 0.500        ; 1.842      ; 1.136      ;
; 1.031  ; Step.00                             ; incr_pc                   ; Step.00      ; Step.01     ; 0.500        ; 1.589      ; 0.810      ;
; 1.117  ; Step.01                             ; writeEnableRegAddress     ; Step.01      ; Step.01     ; 1.000        ; 1.512      ; 1.188      ;
; 1.130  ; Step.01                             ; ReadAddressRF1[1]         ; Step.01      ; Step.01     ; 0.500        ; 1.841      ; 0.760      ;
; 1.317  ; Step.00                             ; controlMux[1]             ; Step.00      ; Step.01     ; 1.000        ; 1.485      ; 0.952      ;
; 1.345  ; Step.01                             ; ReadAddressRF1[0]         ; Step.01      ; Step.01     ; 1.000        ; 1.841      ; 1.134      ;
; 1.449  ; Step.00                             ; writeEnableRegInstruction ; Step.00      ; Step.01     ; 1.000        ; 1.510      ; 0.850      ;
; 1.458  ; Step.01                             ; ReadAddressRF1[2]         ; Step.01      ; Step.01     ; 1.000        ; 1.842      ; 1.136      ;
; 1.531  ; Step.00                             ; incr_pc                   ; Step.00      ; Step.01     ; 1.000        ; 1.589      ; 0.810      ;
; 1.630  ; Step.01                             ; ReadAddressRF1[1]         ; Step.01      ; Step.01     ; 1.000        ; 1.841      ; 0.760      ;
+--------+-------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Step.00'                                                                                                            ;
+--------+-------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -1.364 ; Step.10                             ; writeEnableRegALU ; Clock        ; Step.00     ; 0.500        ; -1.024     ; 0.489      ;
; -0.649 ; register16bits:RegInstruction|Q[12] ; ReadAddressRF1[1] ; Clock        ; Step.00     ; 1.000        ; -0.102     ; 0.955      ;
; -0.589 ; register16bits:RegInstruction|Q[14] ; ReadAddressRF1[1] ; Clock        ; Step.00     ; 1.000        ; -0.102     ; 0.895      ;
; -0.564 ; register16bits:RegInstruction|Q[12] ; ReadAddressRF1[0] ; Clock        ; Step.00     ; 1.000        ; -0.102     ; 0.959      ;
; -0.527 ; register16bits:RegInstruction|Q[13] ; ReadAddressRF1[1] ; Clock        ; Step.00     ; 1.000        ; -0.102     ; 0.833      ;
; -0.518 ; register16bits:RegInstruction|Q[15] ; ReadAddressRF1[1] ; Clock        ; Step.00     ; 1.000        ; -0.102     ; 0.824      ;
; -0.504 ; register16bits:RegInstruction|Q[14] ; ReadAddressRF1[0] ; Clock        ; Step.00     ; 1.000        ; -0.102     ; 0.899      ;
; -0.444 ; register16bits:RegInstruction|Q[12] ; ReadAddressRF1[2] ; Clock        ; Step.00     ; 1.000        ; -0.101     ; 0.954      ;
; -0.442 ; register16bits:RegInstruction|Q[13] ; ReadAddressRF1[0] ; Clock        ; Step.00     ; 1.000        ; -0.102     ; 0.837      ;
; -0.433 ; register16bits:RegInstruction|Q[15] ; ReadAddressRF1[0] ; Clock        ; Step.00     ; 1.000        ; -0.102     ; 0.828      ;
; -0.391 ; register16bits:RegInstruction|Q[7]  ; ReadAddressRF1[1] ; Clock        ; Step.00     ; 1.000        ; 0.171      ; 0.970      ;
; -0.384 ; register16bits:RegInstruction|Q[14] ; ReadAddressRF1[2] ; Clock        ; Step.00     ; 1.000        ; -0.101     ; 0.894      ;
; -0.383 ; register16bits:RegInstruction|Q[6]  ; ReadAddressRF1[0] ; Clock        ; Step.00     ; 1.000        ; 0.171      ; 1.051      ;
; -0.322 ; register16bits:RegInstruction|Q[13] ; ReadAddressRF1[2] ; Clock        ; Step.00     ; 1.000        ; -0.101     ; 0.832      ;
; -0.313 ; register16bits:RegInstruction|Q[15] ; ReadAddressRF1[2] ; Clock        ; Step.00     ; 1.000        ; -0.101     ; 0.823      ;
; -0.206 ; register16bits:RegInstruction|Q[10] ; ReadAddressRF1[1] ; Clock        ; Step.00     ; 1.000        ; 0.171      ; 0.785      ;
; -0.075 ; Step.11                             ; W$latch           ; Clock        ; Step.00     ; 1.000        ; -0.331     ; 0.355      ;
; 0.141  ; register16bits:RegInstruction|Q[8]  ; ReadAddressRF1[2] ; Clock        ; Step.00     ; 1.000        ; 0.178      ; 0.648      ;
; 0.184  ; register16bits:RegInstruction|Q[9]  ; ReadAddressRF1[0] ; Clock        ; Step.00     ; 1.000        ; 0.177      ; 0.490      ;
; 0.301  ; register16bits:RegInstruction|Q[11] ; ReadAddressRF1[2] ; Clock        ; Step.00     ; 1.000        ; 0.178      ; 0.488      ;
; 0.807  ; Step.01                             ; ReadAddressRF1[0] ; Step.01      ; Step.00     ; 0.500        ; 1.803      ; 1.134      ;
; 0.920  ; Step.01                             ; ReadAddressRF1[2] ; Step.01      ; Step.00     ; 0.500        ; 1.804      ; 1.136      ;
; 1.092  ; Step.01                             ; ReadAddressRF1[1] ; Step.01      ; Step.00     ; 0.500        ; 1.803      ; 0.760      ;
; 1.307  ; Step.01                             ; ReadAddressRF1[0] ; Step.01      ; Step.00     ; 1.000        ; 1.803      ; 1.134      ;
; 1.420  ; Step.01                             ; ReadAddressRF1[2] ; Step.01      ; Step.00     ; 1.000        ; 1.804      ; 1.136      ;
; 1.592  ; Step.01                             ; ReadAddressRF1[1] ; Step.01      ; Step.00     ; 1.000        ; 1.803      ; 0.760      ;
+--------+-------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Step.01'                                                                                                                     ;
+--------+-------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -1.222 ; Step.01                             ; ReadAddressRF1[1]         ; Step.01      ; Step.01     ; 0.000        ; 1.841      ; 0.760      ;
; -0.920 ; Step.00                             ; incr_pc                   ; Step.00      ; Step.01     ; 0.000        ; 1.589      ; 0.810      ;
; -0.848 ; Step.01                             ; ReadAddressRF1[0]         ; Step.01      ; Step.01     ; 0.000        ; 1.841      ; 1.134      ;
; -0.847 ; Step.01                             ; ReadAddressRF1[2]         ; Step.01      ; Step.01     ; 0.000        ; 1.842      ; 1.136      ;
; -0.801 ; Step.00                             ; writeEnableRegInstruction ; Step.00      ; Step.01     ; 0.000        ; 1.510      ; 0.850      ;
; -0.722 ; Step.01                             ; ReadAddressRF1[1]         ; Step.01      ; Step.01     ; -0.500       ; 1.841      ; 0.760      ;
; -0.674 ; Step.00                             ; controlMux[1]             ; Step.00      ; Step.01     ; 0.000        ; 1.485      ; 0.952      ;
; -0.465 ; Step.01                             ; writeEnableRegAddress     ; Step.01      ; Step.01     ; 0.000        ; 1.512      ; 1.188      ;
; -0.420 ; Step.00                             ; incr_pc                   ; Step.00      ; Step.01     ; -0.500       ; 1.589      ; 0.810      ;
; -0.348 ; Step.01                             ; ReadAddressRF1[0]         ; Step.01      ; Step.01     ; -0.500       ; 1.841      ; 1.134      ;
; -0.347 ; Step.01                             ; ReadAddressRF1[2]         ; Step.01      ; Step.01     ; -0.500       ; 1.842      ; 1.136      ;
; -0.301 ; Step.00                             ; writeEnableRegInstruction ; Step.00      ; Step.01     ; -0.500       ; 1.510      ; 0.850      ;
; -0.226 ; Step.01                             ; controlMux[1]             ; Step.01      ; Step.01     ; 0.000        ; 1.485      ; 1.400      ;
; -0.224 ; Step.01                             ; incr_pc                   ; Step.01      ; Step.01     ; 0.000        ; 1.589      ; 1.506      ;
; -0.203 ; Step.01                             ; ReadAddressRF2[0]         ; Step.01      ; Step.01     ; 0.000        ; 1.793      ; 1.731      ;
; -0.174 ; Step.00                             ; controlMux[1]             ; Step.00      ; Step.01     ; -0.500       ; 1.485      ; 0.952      ;
; -0.140 ; Step.01                             ; ReadAddressRF2[2]         ; Step.01      ; Step.01     ; 0.000        ; 1.795      ; 1.796      ;
; -0.070 ; Step.01                             ; ReadAddressRF2[1]         ; Step.01      ; Step.01     ; 0.000        ; 1.790      ; 1.861      ;
; -0.044 ; Step.01                             ; controlMux[0]             ; Step.01      ; Step.01     ; 0.000        ; 0.863      ; 0.960      ;
; 0.035  ; Step.01                             ; writeEnableRegAddress     ; Step.01      ; Step.01     ; -0.500       ; 1.512      ; 1.188      ;
; 0.274  ; Step.01                             ; controlMux[1]             ; Step.01      ; Step.01     ; -0.500       ; 1.485      ; 1.400      ;
; 0.276  ; Step.01                             ; incr_pc                   ; Step.01      ; Step.01     ; -0.500       ; 1.589      ; 1.506      ;
; 0.297  ; Step.01                             ; ReadAddressRF2[0]         ; Step.01      ; Step.01     ; -0.500       ; 1.793      ; 1.731      ;
; 0.360  ; Step.01                             ; ReadAddressRF2[2]         ; Step.01      ; Step.01     ; -0.500       ; 1.795      ; 1.796      ;
; 0.385  ; register16bits:RegInstruction|Q[3]  ; ReadAddressRF2[0]         ; Clock        ; Step.01     ; 0.000        ; 0.161      ; 0.546      ;
; 0.430  ; Step.01                             ; ReadAddressRF2[1]         ; Step.01      ; Step.01     ; -0.500       ; 1.790      ; 1.861      ;
; 0.447  ; register16bits:RegInstruction|Q[5]  ; ReadAddressRF2[2]         ; Clock        ; Step.01     ; 0.000        ; 0.163      ; 0.610      ;
; 0.456  ; Step.01                             ; controlMux[0]             ; Step.01      ; Step.01     ; -0.500       ; 0.863      ; 0.960      ;
; 0.678  ; register16bits:RegInstruction|Q[6]  ; ReadAddressRF2[0]         ; Clock        ; Step.01     ; 0.000        ; 0.161      ; 0.839      ;
; 0.741  ; register16bits:RegInstruction|Q[4]  ; ReadAddressRF2[1]         ; Clock        ; Step.01     ; 0.000        ; 0.158      ; 0.899      ;
; 0.772  ; register16bits:RegInstruction|Q[11] ; ReadAddressRF1[2]         ; Clock        ; Step.01     ; -0.500       ; 0.216      ; 0.488      ;
; 0.775  ; register16bits:RegInstruction|Q[9]  ; ReadAddressRF1[0]         ; Clock        ; Step.01     ; -0.500       ; 0.215      ; 0.490      ;
; 0.906  ; register16bits:RegInstruction|Q[7]  ; ReadAddressRF2[1]         ; Clock        ; Step.01     ; 0.000        ; 0.158      ; 1.064      ;
; 0.932  ; register16bits:RegInstruction|Q[8]  ; ReadAddressRF1[2]         ; Clock        ; Step.01     ; -0.500       ; 0.216      ; 0.648      ;
; 0.988  ; register16bits:RegInstruction|Q[13] ; controlAlu[1]             ; Clock        ; Step.01     ; -0.500       ; 0.168      ; 0.656      ;
; 1.043  ; Step.11                             ; ReadAddressRF2[0]         ; Clock        ; Step.01     ; 0.000        ; -0.114     ; 0.929      ;
; 1.076  ; register16bits:RegInstruction|Q[10] ; ReadAddressRF1[1]         ; Clock        ; Step.01     ; -0.500       ; 0.209      ; 0.785      ;
; 1.130  ; register16bits:RegInstruction|Q[8]  ; ReadAddressRF2[2]         ; Clock        ; Step.01     ; 0.000        ; 0.169      ; 1.299      ;
; 1.171  ; Step.11                             ; writeEnableRegAddress     ; Clock        ; Step.01     ; 0.000        ; -0.395     ; 0.776      ;
; 1.232  ; Step.11                             ; ReadAddressRF2[2]         ; Clock        ; Step.01     ; 0.000        ; -0.112     ; 1.120      ;
; 1.261  ; register16bits:RegInstruction|Q[7]  ; ReadAddressRF1[1]         ; Clock        ; Step.01     ; -0.500       ; 0.209      ; 0.970      ;
; 1.327  ; register16bits:RegInstruction|Q[14] ; incr_pc                   ; Clock        ; Step.01     ; 0.000        ; -0.316     ; 1.011      ;
; 1.328  ; register16bits:RegInstruction|Q[12] ; controlAlu[0]             ; Clock        ; Step.01     ; -0.500       ; 0.038      ; 0.866      ;
; 1.342  ; register16bits:RegInstruction|Q[6]  ; ReadAddressRF1[0]         ; Clock        ; Step.01     ; -0.500       ; 0.209      ; 1.051      ;
; 1.353  ; Step.10                             ; writeEnableRegDout        ; Clock        ; Step.01     ; -0.500       ; -0.298     ; 0.555      ;
; 1.386  ; register16bits:RegInstruction|Q[15] ; ReadAddressRF1[2]         ; Clock        ; Step.01     ; -0.500       ; -0.063     ; 0.823      ;
; 1.388  ; register16bits:RegInstruction|Q[15] ; ReadAddressRF1[1]         ; Clock        ; Step.01     ; -0.500       ; -0.064     ; 0.824      ;
; 1.392  ; register16bits:RegInstruction|Q[15] ; ReadAddressRF1[0]         ; Clock        ; Step.01     ; -0.500       ; -0.064     ; 0.828      ;
; 1.395  ; register16bits:RegInstruction|Q[13] ; ReadAddressRF1[2]         ; Clock        ; Step.01     ; -0.500       ; -0.063     ; 0.832      ;
; 1.397  ; register16bits:RegInstruction|Q[13] ; ReadAddressRF1[1]         ; Clock        ; Step.01     ; -0.500       ; -0.064     ; 0.833      ;
; 1.401  ; register16bits:RegInstruction|Q[13] ; ReadAddressRF1[0]         ; Clock        ; Step.01     ; -0.500       ; -0.064     ; 0.837      ;
; 1.414  ; register16bits:RegInstruction|Q[15] ; controlMux[1]             ; Clock        ; Step.01     ; 0.000        ; -0.420     ; 0.994      ;
; 1.457  ; register16bits:RegInstruction|Q[14] ; ReadAddressRF1[2]         ; Clock        ; Step.01     ; -0.500       ; -0.063     ; 0.894      ;
; 1.459  ; register16bits:RegInstruction|Q[14] ; ReadAddressRF1[1]         ; Clock        ; Step.01     ; -0.500       ; -0.064     ; 0.895      ;
; 1.463  ; register16bits:RegInstruction|Q[14] ; ReadAddressRF1[0]         ; Clock        ; Step.01     ; -0.500       ; -0.064     ; 0.899      ;
; 1.465  ; register16bits:RegInstruction|Q[12] ; controlMux[1]             ; Clock        ; Step.01     ; 0.000        ; -0.420     ; 1.045      ;
; 1.503  ; register16bits:RegInstruction|Q[13] ; ReadAddressRF2[2]         ; Clock        ; Step.01     ; 0.000        ; -0.110     ; 1.393      ;
; 1.517  ; register16bits:RegInstruction|Q[12] ; ReadAddressRF1[2]         ; Clock        ; Step.01     ; -0.500       ; -0.063     ; 0.954      ;
; 1.519  ; register16bits:RegInstruction|Q[12] ; ReadAddressRF1[1]         ; Clock        ; Step.01     ; -0.500       ; -0.064     ; 0.955      ;
; 1.523  ; register16bits:RegInstruction|Q[12] ; ReadAddressRF1[0]         ; Clock        ; Step.01     ; -0.500       ; -0.064     ; 0.959      ;
; 1.526  ; Step.10                             ; writeEnableRegisterFile   ; Clock        ; Step.01     ; 0.000        ; -0.525     ; 1.001      ;
; 1.526  ; Step.11                             ; ReadAddressRF2[1]         ; Clock        ; Step.01     ; 0.000        ; -0.117     ; 1.409      ;
; 1.570  ; register16bits:RegInstruction|Q[13] ; ReadAddressRF2[0]         ; Clock        ; Step.01     ; 0.000        ; -0.112     ; 1.458      ;
; 1.616  ; register16bits:RegInstruction|Q[12] ; incr_pc                   ; Clock        ; Step.01     ; 0.000        ; -0.316     ; 1.300      ;
; 1.657  ; register16bits:RegInstruction|Q[15] ; ReadAddressRF2[0]         ; Clock        ; Step.01     ; 0.000        ; -0.112     ; 1.545      ;
; 1.666  ; register16bits:RegInstruction|Q[14] ; controlMux[1]             ; Clock        ; Step.01     ; 0.000        ; -0.420     ; 1.246      ;
; 1.720  ; register16bits:RegInstruction|Q[15] ; ReadAddressRF2[2]         ; Clock        ; Step.01     ; 0.000        ; -0.110     ; 1.610      ;
; 1.750  ; register16bits:RegInstruction|Q[15] ; incr_pc                   ; Clock        ; Step.01     ; 0.000        ; -0.316     ; 1.434      ;
; 1.751  ; register16bits:RegInstruction|Q[13] ; ReadAddressRF2[1]         ; Clock        ; Step.01     ; 0.000        ; -0.115     ; 1.636      ;
; 1.776  ; register16bits:RegInstruction|Q[12] ; ReadAddressRF2[0]         ; Clock        ; Step.01     ; 0.000        ; -0.112     ; 1.664      ;
; 1.790  ; register16bits:RegInstruction|Q[15] ; ReadAddressRF2[1]         ; Clock        ; Step.01     ; 0.000        ; -0.115     ; 1.675      ;
; 1.796  ; Step.10                             ; controlMux[0]             ; Clock        ; Step.01     ; 0.000        ; -1.070     ; 0.726      ;
; 1.799  ; register16bits:RegInstruction|Q[12] ; controlMux[0]             ; Clock        ; Step.01     ; 0.000        ; -1.042     ; 0.757      ;
; 1.833  ; register16bits:RegInstruction|Q[14] ; controlMux[0]             ; Clock        ; Step.01     ; 0.000        ; -1.042     ; 0.791      ;
; 1.839  ; register16bits:RegInstruction|Q[12] ; ReadAddressRF2[2]         ; Clock        ; Step.01     ; 0.000        ; -0.110     ; 1.729      ;
; 1.873  ; register16bits:RegInstruction|Q[13] ; incr_pc                   ; Clock        ; Step.01     ; 0.000        ; -0.316     ; 1.557      ;
; 1.873  ; Step.10                             ; controlMux[1]             ; Clock        ; Step.01     ; 0.000        ; -0.448     ; 1.425      ;
; 1.900  ; register16bits:RegInstruction|Q[14] ; ReadAddressRF2[0]         ; Clock        ; Step.01     ; 0.000        ; -0.112     ; 1.788      ;
; 1.909  ; register16bits:RegInstruction|Q[12] ; ReadAddressRF2[1]         ; Clock        ; Step.01     ; 0.000        ; -0.115     ; 1.794      ;
; 1.950  ; register16bits:RegInstruction|Q[13] ; controlMux[0]             ; Clock        ; Step.01     ; 0.000        ; -1.042     ; 0.908      ;
; 1.963  ; register16bits:RegInstruction|Q[14] ; ReadAddressRF2[2]         ; Clock        ; Step.01     ; 0.000        ; -0.110     ; 1.853      ;
; 2.033  ; register16bits:RegInstruction|Q[14] ; ReadAddressRF2[1]         ; Clock        ; Step.01     ; 0.000        ; -0.115     ; 1.918      ;
+--------+-------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock'                                                                                                                                         ;
+--------+----------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.216 ; Step.01                          ; Step.10                                        ; Step.01      ; Clock       ; 0.000        ; 1.933      ; 1.010      ;
; -0.716 ; Step.01                          ; Step.10                                        ; Step.01      ; Clock       ; -0.500       ; 1.933      ; 1.010      ;
; -0.656 ; Step.00                          ; Step.01                                        ; Step.00      ; Clock       ; 0.000        ; 1.627      ; 1.264      ;
; -0.242 ; controlMux[0]                    ; register16bits_i:RegAddress|Q[5]               ; Step.01      ; Clock       ; 0.000        ; 0.787      ; 0.697      ;
; -0.210 ; controlMux[0]                    ; register16bits_i:RegAddress|Q[6]               ; Step.01      ; Clock       ; 0.000        ; 0.787      ; 0.729      ;
; -0.156 ; Step.00                          ; Step.01                                        ; Step.00      ; Clock       ; -0.500       ; 1.627      ; 1.264      ;
; -0.136 ; controlMux[0]                    ; register16bits_i:RegAddress|Q[15]              ; Step.01      ; Clock       ; 0.000        ; 0.787      ; 0.803      ;
; -0.127 ; controlMux[0]                    ; register16bits_i:RegAddress|Q[9]               ; Step.01      ; Clock       ; 0.000        ; 0.770      ; 0.795      ;
; -0.037 ; controlMux[0]                    ; register16bits_i:RegAddress|Q[13]              ; Step.01      ; Clock       ; 0.000        ; 0.793      ; 0.908      ;
; -0.030 ; controlMux[0]                    ; register16bits_i:RegAddress|Q[8]               ; Step.01      ; Clock       ; 0.000        ; 0.793      ; 0.915      ;
; -0.023 ; controlMux[0]                    ; register16bits_i:RegAddress|Q[11]              ; Step.01      ; Clock       ; 0.000        ; 0.793      ; 0.922      ;
; 0.040  ; controlMux[0]                    ; register16bits_i:RegAddress|Q[14]              ; Step.01      ; Clock       ; 0.000        ; 0.770      ; 0.962      ;
; 0.050  ; writeEnableRegALU                ; register16bits:regALU|Q[2]                     ; Step.00      ; Clock       ; -0.500       ; 0.990      ; 0.692      ;
; 0.052  ; controlMux[0]                    ; registerFile:rf|register16bits:register6|Q[5]  ; Step.01      ; Clock       ; 0.000        ; 0.763      ; 0.967      ;
; 0.115  ; controlMux[0]                    ; register16bits_i:RegAddress|Q[3]               ; Step.01      ; Clock       ; 0.000        ; 0.763      ; 1.030      ;
; 0.117  ; controlMux[0]                    ; register16bits:RegDout|Q[15]                   ; Step.01      ; Clock       ; 0.000        ; 0.787      ; 1.056      ;
; 0.122  ; controlMux[0]                    ; register16bits_i:RegAddress|Q[7]               ; Step.01      ; Clock       ; 0.000        ; 0.769      ; 1.043      ;
; 0.151  ; controlMux[0]                    ; register16bits:RegDout|Q[1]                    ; Step.01      ; Clock       ; 0.000        ; 0.779      ; 1.082      ;
; 0.182  ; controlMux[0]                    ; register16bits:RegDout|Q[6]                    ; Step.01      ; Clock       ; 0.000        ; 0.787      ; 1.121      ;
; 0.186  ; controlMux[0]                    ; register16bits:RegDout|Q[5]                    ; Step.01      ; Clock       ; 0.000        ; 0.787      ; 1.125      ;
; 0.194  ; controlMux[0]                    ; register16bits_i:RegAddress|Q[12]              ; Step.01      ; Clock       ; 0.000        ; 0.770      ; 1.116      ;
; 0.195  ; writeEnableRegALU                ; register16bits:regALU|Q[0]                     ; Step.00      ; Clock       ; -0.500       ; 1.016      ; 0.863      ;
; 0.195  ; writeEnableRegALU                ; register16bits:regALU|Q[1]                     ; Step.00      ; Clock       ; -0.500       ; 1.016      ; 0.863      ;
; 0.195  ; writeEnableRegALU                ; register16bits:regALU|Q[8]                     ; Step.00      ; Clock       ; -0.500       ; 1.016      ; 0.863      ;
; 0.195  ; writeEnableRegALU                ; register16bits:regALU|Q[9]                     ; Step.00      ; Clock       ; -0.500       ; 1.016      ; 0.863      ;
; 0.195  ; writeEnableRegALU                ; register16bits:regALU|Q[10]                    ; Step.00      ; Clock       ; -0.500       ; 1.016      ; 0.863      ;
; 0.195  ; writeEnableRegALU                ; register16bits:regALU|Q[11]                    ; Step.00      ; Clock       ; -0.500       ; 1.016      ; 0.863      ;
; 0.201  ; writeEnableRegALU                ; register16bits:regALU|Q[12]                    ; Step.00      ; Clock       ; -0.500       ; 0.963      ; 0.816      ;
; 0.201  ; writeEnableRegALU                ; register16bits:regALU|Q[13]                    ; Step.00      ; Clock       ; -0.500       ; 0.963      ; 0.816      ;
; 0.201  ; writeEnableRegALU                ; register16bits:regALU|Q[14]                    ; Step.00      ; Clock       ; -0.500       ; 0.963      ; 0.816      ;
; 0.201  ; writeEnableRegALU                ; register16bits:regALU|Q[15]                    ; Step.00      ; Clock       ; -0.500       ; 0.963      ; 0.816      ;
; 0.210  ; controlMux[0]                    ; registerFile:rf|register16bits:register6|Q[14] ; Step.01      ; Clock       ; 0.000        ; 0.770      ; 1.132      ;
; 0.215  ; writeEnableRegInstruction        ; register16bits:RegInstruction|Q[6]             ; Step.01      ; Clock       ; 0.000        ; 0.122      ; 0.489      ;
; 0.215  ; writeEnableRegInstruction        ; register16bits:RegInstruction|Q[10]            ; Step.01      ; Clock       ; 0.000        ; 0.122      ; 0.489      ;
; 0.215  ; writeEnableRegInstruction        ; register16bits:RegInstruction|Q[3]             ; Step.01      ; Clock       ; 0.000        ; 0.122      ; 0.489      ;
; 0.215  ; writeEnableRegInstruction        ; register16bits:RegInstruction|Q[7]             ; Step.01      ; Clock       ; 0.000        ; 0.122      ; 0.489      ;
; 0.215  ; writeEnableRegInstruction        ; register16bits:RegInstruction|Q[4]             ; Step.01      ; Clock       ; 0.000        ; 0.122      ; 0.489      ;
; 0.215  ; writeEnableRegInstruction        ; register16bits:RegInstruction|Q[5]             ; Step.01      ; Clock       ; 0.000        ; 0.122      ; 0.489      ;
; 0.216  ; controlMux[0]                    ; registerFile:rf|register16bits:register6|Q[13] ; Step.01      ; Clock       ; 0.000        ; 0.793      ; 1.161      ;
; 0.217  ; writeEnableRegAddress            ; register16bits_i:RegAddress|Q[3]               ; Step.01      ; Clock       ; 0.000        ; 0.114      ; 0.483      ;
; 0.228  ; controlMux[0]                    ; register16bits:RegDout|Q[9]                    ; Step.01      ; Clock       ; 0.000        ; 0.770      ; 1.150      ;
; 0.232  ; controlMux[0]                    ; registerFile:rf|register16bits:register6|Q[11] ; Step.01      ; Clock       ; 0.000        ; 0.793      ; 1.177      ;
; 0.243  ; registerFile:rf|PC_reg7:PC|Q[15] ; registerFile:rf|PC_reg7:PC|Q[15]               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.270  ; controlMux[0]                    ; registerFile:rf|register16bits:register2|Q[9]  ; Step.01      ; Clock       ; 0.000        ; 0.746      ; 1.168      ;
; 0.276  ; controlMux[0]                    ; registerFile:rf|register16bits:register7|Q[6]  ; Step.01      ; Clock       ; 0.000        ; 0.787      ; 1.215      ;
; 0.278  ; controlMux[0]                    ; registerFile:rf|register16bits:register5|Q[6]  ; Step.01      ; Clock       ; 0.000        ; 0.787      ; 1.217      ;
; 0.281  ; controlMux[0]                    ; registerFile:rf|register16bits:register6|Q[3]  ; Step.01      ; Clock       ; 0.000        ; 0.763      ; 1.196      ;
; 0.281  ; writeEnableRegALU                ; register16bits:regALU|Q[3]                     ; Step.00      ; Clock       ; -0.500       ; 1.030      ; 0.963      ;
; 0.281  ; writeEnableRegALU                ; register16bits:regALU|Q[4]                     ; Step.00      ; Clock       ; -0.500       ; 1.030      ; 0.963      ;
; 0.281  ; writeEnableRegALU                ; register16bits:regALU|Q[7]                     ; Step.00      ; Clock       ; -0.500       ; 1.030      ; 0.963      ;
; 0.284  ; writeEnableRegALU                ; register16bits:regALU|Q[5]                     ; Step.00      ; Clock       ; -0.500       ; 0.977      ; 0.913      ;
; 0.284  ; writeEnableRegALU                ; register16bits:regALU|Q[6]                     ; Step.00      ; Clock       ; -0.500       ; 0.977      ; 0.913      ;
; 0.288  ; controlMux[0]                    ; registerFile:rf|register16bits:register7|Q[5]  ; Step.01      ; Clock       ; 0.000        ; 0.787      ; 1.227      ;
; 0.288  ; controlMux[0]                    ; registerFile:rf|register16bits:register6|Q[6]  ; Step.01      ; Clock       ; 0.000        ; 0.763      ; 1.203      ;
; 0.289  ; controlMux[0]                    ; registerFile:rf|register16bits:register5|Q[5]  ; Step.01      ; Clock       ; 0.000        ; 0.787      ; 1.228      ;
; 0.292  ; controlMux[0]                    ; register16bits:RegDout|Q[14]                   ; Step.01      ; Clock       ; 0.000        ; 0.770      ; 1.214      ;
; 0.292  ; writeEnableRegAddress            ; register16bits_i:RegAddress|Q[5]               ; Step.01      ; Clock       ; 0.000        ; 0.138      ; 0.582      ;
; 0.292  ; writeEnableRegAddress            ; register16bits_i:RegAddress|Q[6]               ; Step.01      ; Clock       ; 0.000        ; 0.138      ; 0.582      ;
; 0.311  ; controlMux[0]                    ; registerFile:rf|register16bits:register2|Q[6]  ; Step.01      ; Clock       ; 0.000        ; 0.755      ; 1.218      ;
; 0.314  ; controlMux[0]                    ; registerFile:rf|register16bits:register6|Q[1]  ; Step.01      ; Clock       ; 0.000        ; 0.779      ; 1.245      ;
; 0.322  ; controlMux[0]                    ; registerFile:rf|register16bits:register3|Q[9]  ; Step.01      ; Clock       ; 0.000        ; 0.770      ; 1.244      ;
; 0.332  ; controlMux[1]                    ; register16bits_i:RegAddress|Q[2]               ; Step.01      ; Clock       ; 0.000        ; 0.165      ; 0.649      ;
; 0.334  ; controlMux[0]                    ; registerFile:rf|register16bits:register4|Q[6]  ; Step.01      ; Clock       ; 0.000        ; 0.746      ; 1.232      ;
; 0.335  ; controlMux[0]                    ; registerFile:rf|register16bits:register1|Q[6]  ; Step.01      ; Clock       ; 0.000        ; 0.746      ; 1.233      ;
; 0.336  ; controlMux[0]                    ; registerFile:rf|register16bits:register6|Q[8]  ; Step.01      ; Clock       ; 0.000        ; 0.793      ; 1.281      ;
; 0.336  ; controlMux[0]                    ; registerFile:rf|PC_reg7:PC|Q[15]               ; Step.01      ; Clock       ; 0.000        ; 0.793      ; 1.281      ;
; 0.345  ; controlMux[0]                    ; registerFile:rf|register16bits:register2|Q[15] ; Step.01      ; Clock       ; 0.000        ; 0.793      ; 1.290      ;
; 0.345  ; controlMux[0]                    ; register16bits_i:RegAddress|Q[2]               ; Step.01      ; Clock       ; 0.000        ; 0.787      ; 1.284      ;
; 0.347  ; controlMux[0]                    ; registerFile:rf|register16bits:register1|Q[15] ; Step.01      ; Clock       ; 0.000        ; 0.793      ; 1.292      ;
; 0.355  ; registerFile:rf|PC_reg7:PC|Q[0]  ; registerFile:rf|PC_reg7:PC|Q[0]                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.507      ;
; 0.360  ; registerFile:rf|PC_reg7:PC|Q[2]  ; registerFile:rf|PC_reg7:PC|Q[2]                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; registerFile:rf|PC_reg7:PC|Q[11] ; registerFile:rf|PC_reg7:PC|Q[11]               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; registerFile:rf|PC_reg7:PC|Q[7]  ; registerFile:rf|PC_reg7:PC|Q[7]                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; registerFile:rf|PC_reg7:PC|Q[13] ; registerFile:rf|PC_reg7:PC|Q[13]               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.362  ; registerFile:rf|PC_reg7:PC|Q[1]  ; registerFile:rf|PC_reg7:PC|Q[1]                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.514      ;
; 0.363  ; registerFile:rf|PC_reg7:PC|Q[9]  ; registerFile:rf|PC_reg7:PC|Q[9]                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.515      ;
; 0.364  ; registerFile:rf|PC_reg7:PC|Q[4]  ; registerFile:rf|PC_reg7:PC|Q[4]                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.516      ;
; 0.364  ; registerFile:rf|PC_reg7:PC|Q[14] ; registerFile:rf|PC_reg7:PC|Q[14]               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.516      ;
; 0.364  ; controlMux[0]                    ; registerFile:rf|register16bits:register1|Q[9]  ; Step.01      ; Clock       ; 0.000        ; 0.746      ; 1.262      ;
; 0.364  ; controlMux[0]                    ; registerFile:rf|register16bits:register6|Q[12] ; Step.01      ; Clock       ; 0.000        ; 0.770      ; 1.286      ;
; 0.364  ; controlMux[0]                    ; register16bits_i:RegAddress|Q[4]               ; Step.01      ; Clock       ; 0.000        ; 0.769      ; 1.285      ;
; 0.365  ; controlMux[0]                    ; registerFile:rf|register16bits:register4|Q[9]  ; Step.01      ; Clock       ; 0.000        ; 0.746      ; 1.263      ;
; 0.371  ; registerFile:rf|PC_reg7:PC|Q[3]  ; registerFile:rf|PC_reg7:PC|Q[3]                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; registerFile:rf|PC_reg7:PC|Q[10] ; registerFile:rf|PC_reg7:PC|Q[10]               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; registerFile:rf|PC_reg7:PC|Q[5]  ; registerFile:rf|PC_reg7:PC|Q[5]                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; registerFile:rf|PC_reg7:PC|Q[6]  ; registerFile:rf|PC_reg7:PC|Q[6]                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; registerFile:rf|PC_reg7:PC|Q[12] ; registerFile:rf|PC_reg7:PC|Q[12]               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.524      ;
; 0.374  ; registerFile:rf|PC_reg7:PC|Q[8]  ; registerFile:rf|PC_reg7:PC|Q[8]                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.526      ;
; 0.414  ; controlMux[0]                    ; registerFile:rf|PC_reg7:PC|Q[5]                ; Step.01      ; Clock       ; 0.000        ; 0.793      ; 1.359      ;
; 0.429  ; controlMux[0]                    ; registerFile:rf|register16bits:register3|Q[13] ; Step.01      ; Clock       ; 0.000        ; 0.793      ; 1.374      ;
; 0.429  ; controlMux[0]                    ; register16bits:RegDout|Q[13]                   ; Step.01      ; Clock       ; 0.000        ; 0.793      ; 1.374      ;
; 0.431  ; writeEnableRegInstruction        ; register16bits:RegInstruction|Q[9]             ; Step.01      ; Clock       ; 0.000        ; 0.116      ; 0.699      ;
; 0.431  ; writeEnableRegInstruction        ; register16bits:RegInstruction|Q[11]            ; Step.01      ; Clock       ; 0.000        ; 0.116      ; 0.699      ;
; 0.431  ; writeEnableRegInstruction        ; register16bits:RegInstruction|Q[8]             ; Step.01      ; Clock       ; 0.000        ; 0.116      ; 0.699      ;
; 0.431  ; controlMux[0]                    ; registerFile:rf|register16bits:register7|Q[9]  ; Step.01      ; Clock       ; 0.000        ; 0.769      ; 1.352      ;
; 0.432  ; controlMux[0]                    ; registerFile:rf|register16bits:register1|Q[13] ; Step.01      ; Clock       ; 0.000        ; 0.793      ; 1.377      ;
; 0.433  ; controlMux[0]                    ; registerFile:rf|register16bits:register4|Q[13] ; Step.01      ; Clock       ; 0.000        ; 0.793      ; 1.378      ;
; 0.434  ; controlMux[0]                    ; registerFile:rf|PC_reg7:PC|Q[13]               ; Step.01      ; Clock       ; 0.000        ; 0.793      ; 1.379      ;
; 0.434  ; controlMux[0]                    ; registerFile:rf|register16bits:register2|Q[13] ; Step.01      ; Clock       ; 0.000        ; 0.793      ; 1.379      ;
; 0.437  ; writeEnableRegAddress            ; register16bits_i:RegAddress|Q[4]               ; Step.01      ; Clock       ; 0.000        ; 0.120      ; 0.709      ;
+--------+----------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Step.00'                                                                                                             ;
+--------+-------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -1.184 ; Step.01                             ; ReadAddressRF1[1] ; Step.01      ; Step.00     ; 0.000        ; 1.803      ; 0.760      ;
; -0.810 ; Step.01                             ; ReadAddressRF1[0] ; Step.01      ; Step.00     ; 0.000        ; 1.803      ; 1.134      ;
; -0.809 ; Step.01                             ; ReadAddressRF1[2] ; Step.01      ; Step.00     ; 0.000        ; 1.804      ; 1.136      ;
; -0.684 ; Step.01                             ; ReadAddressRF1[1] ; Step.01      ; Step.00     ; -0.500       ; 1.803      ; 0.760      ;
; -0.310 ; Step.01                             ; ReadAddressRF1[0] ; Step.01      ; Step.00     ; -0.500       ; 1.803      ; 1.134      ;
; -0.309 ; Step.01                             ; ReadAddressRF1[2] ; Step.01      ; Step.00     ; -0.500       ; 1.804      ; 1.136      ;
; 0.310  ; register16bits:RegInstruction|Q[11] ; ReadAddressRF1[2] ; Clock        ; Step.00     ; 0.000        ; 0.178      ; 0.488      ;
; 0.313  ; register16bits:RegInstruction|Q[9]  ; ReadAddressRF1[0] ; Clock        ; Step.00     ; 0.000        ; 0.177      ; 0.490      ;
; 0.470  ; register16bits:RegInstruction|Q[8]  ; ReadAddressRF1[2] ; Clock        ; Step.00     ; 0.000        ; 0.178      ; 0.648      ;
; 0.614  ; register16bits:RegInstruction|Q[10] ; ReadAddressRF1[1] ; Clock        ; Step.00     ; 0.000        ; 0.171      ; 0.785      ;
; 0.686  ; Step.11                             ; W$latch           ; Clock        ; Step.00     ; 0.000        ; -0.331     ; 0.355      ;
; 0.799  ; register16bits:RegInstruction|Q[7]  ; ReadAddressRF1[1] ; Clock        ; Step.00     ; 0.000        ; 0.171      ; 0.970      ;
; 0.880  ; register16bits:RegInstruction|Q[6]  ; ReadAddressRF1[0] ; Clock        ; Step.00     ; 0.000        ; 0.171      ; 1.051      ;
; 0.924  ; register16bits:RegInstruction|Q[15] ; ReadAddressRF1[2] ; Clock        ; Step.00     ; 0.000        ; -0.101     ; 0.823      ;
; 0.926  ; register16bits:RegInstruction|Q[15] ; ReadAddressRF1[1] ; Clock        ; Step.00     ; 0.000        ; -0.102     ; 0.824      ;
; 0.930  ; register16bits:RegInstruction|Q[15] ; ReadAddressRF1[0] ; Clock        ; Step.00     ; 0.000        ; -0.102     ; 0.828      ;
; 0.933  ; register16bits:RegInstruction|Q[13] ; ReadAddressRF1[2] ; Clock        ; Step.00     ; 0.000        ; -0.101     ; 0.832      ;
; 0.935  ; register16bits:RegInstruction|Q[13] ; ReadAddressRF1[1] ; Clock        ; Step.00     ; 0.000        ; -0.102     ; 0.833      ;
; 0.939  ; register16bits:RegInstruction|Q[13] ; ReadAddressRF1[0] ; Clock        ; Step.00     ; 0.000        ; -0.102     ; 0.837      ;
; 0.995  ; register16bits:RegInstruction|Q[14] ; ReadAddressRF1[2] ; Clock        ; Step.00     ; 0.000        ; -0.101     ; 0.894      ;
; 0.997  ; register16bits:RegInstruction|Q[14] ; ReadAddressRF1[1] ; Clock        ; Step.00     ; 0.000        ; -0.102     ; 0.895      ;
; 1.001  ; register16bits:RegInstruction|Q[14] ; ReadAddressRF1[0] ; Clock        ; Step.00     ; 0.000        ; -0.102     ; 0.899      ;
; 1.055  ; register16bits:RegInstruction|Q[12] ; ReadAddressRF1[2] ; Clock        ; Step.00     ; 0.000        ; -0.101     ; 0.954      ;
; 1.057  ; register16bits:RegInstruction|Q[12] ; ReadAddressRF1[1] ; Clock        ; Step.00     ; 0.000        ; -0.102     ; 0.955      ;
; 1.061  ; register16bits:RegInstruction|Q[12] ; ReadAddressRF1[0] ; Clock        ; Step.00     ; 0.000        ; -0.102     ; 0.959      ;
; 2.013  ; Step.10                             ; writeEnableRegALU ; Clock        ; Step.00     ; -0.500       ; -1.024     ; 0.489      ;
+--------+-------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock'                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Clock ; Rise       ; Clock                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; Step.00                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; Step.00                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; Step.01                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; Step.01                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; Step.10                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; Step.10                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; Step.11                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; Step.11                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:RegDout|Q[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:RegDout|Q[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:RegDout|Q[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:RegDout|Q[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:RegDout|Q[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:RegDout|Q[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:RegDout|Q[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:RegDout|Q[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:RegDout|Q[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:RegDout|Q[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:RegDout|Q[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:RegDout|Q[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:RegDout|Q[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:RegDout|Q[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:RegDout|Q[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:RegDout|Q[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:RegDout|Q[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:RegDout|Q[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:RegDout|Q[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:RegDout|Q[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:RegDout|Q[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:RegDout|Q[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:RegDout|Q[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:RegDout|Q[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:RegDout|Q[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:RegDout|Q[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:RegDout|Q[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:RegDout|Q[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:RegDout|Q[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:RegDout|Q[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:RegDout|Q[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:RegDout|Q[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:RegInstruction|Q[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:RegInstruction|Q[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:RegInstruction|Q[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:RegInstruction|Q[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:RegInstruction|Q[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:RegInstruction|Q[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:RegInstruction|Q[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:RegInstruction|Q[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:RegInstruction|Q[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:RegInstruction|Q[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:RegInstruction|Q[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:RegInstruction|Q[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:RegInstruction|Q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:RegInstruction|Q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:RegInstruction|Q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:RegInstruction|Q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:RegInstruction|Q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:RegInstruction|Q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:RegInstruction|Q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:RegInstruction|Q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:RegInstruction|Q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:RegInstruction|Q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:RegInstruction|Q[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:RegInstruction|Q[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:RegInstruction|Q[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:RegInstruction|Q[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:regALU|Q[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:regALU|Q[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:regALU|Q[10]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:regALU|Q[10]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:regALU|Q[11]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:regALU|Q[11]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:regALU|Q[12]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:regALU|Q[12]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:regALU|Q[13]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:regALU|Q[13]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:regALU|Q[14]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:regALU|Q[14]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:regALU|Q[15]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:regALU|Q[15]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:regALU|Q[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:regALU|Q[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:regALU|Q[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:regALU|Q[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:regALU|Q[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:regALU|Q[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:regALU|Q[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:regALU|Q[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:regALU|Q[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:regALU|Q[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:regALU|Q[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:regALU|Q[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:regALU|Q[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:regALU|Q[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:regALU|Q[8]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:regALU|Q[8]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits:regALU|Q[9]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; register16bits:regALU|Q[9]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; register16bits_i:RegAddress|Q[0]    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Step.00'                                                                      ;
+-------+--------------+----------------+------------------+---------+------------+------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                       ;
+-------+--------------+----------------+------------------+---------+------------+------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.00 ; Rise       ; ReadAddressRF1[0]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.00 ; Rise       ; ReadAddressRF1[0]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.00 ; Fall       ; ReadAddressRF1[0]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.00 ; Fall       ; ReadAddressRF1[0]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.00 ; Rise       ; ReadAddressRF1[1]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.00 ; Rise       ; ReadAddressRF1[1]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.00 ; Fall       ; ReadAddressRF1[1]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.00 ; Fall       ; ReadAddressRF1[1]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.00 ; Rise       ; ReadAddressRF1[2]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.00 ; Rise       ; ReadAddressRF1[2]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.00 ; Fall       ; ReadAddressRF1[2]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.00 ; Fall       ; ReadAddressRF1[2]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.00 ; Fall       ; Selector19~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.00 ; Fall       ; Selector19~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.00 ; Fall       ; Selector19~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.00 ; Fall       ; Selector19~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.00 ; Fall       ; Selector19~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.00 ; Fall       ; Selector19~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.00 ; Rise       ; Selector19~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.00 ; Rise       ; Selector19~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.00 ; Fall       ; Selector1~0|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.00 ; Fall       ; Selector1~0|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.00 ; Rise       ; Selector1~0|dataa            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.00 ; Rise       ; Selector1~0|dataa            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.00 ; Fall       ; Selector5~1|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.00 ; Fall       ; Selector5~1|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.00 ; Rise       ; Selector5~1|dataa            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.00 ; Rise       ; Selector5~1|dataa            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.00 ; Rise       ; Step.00|regout               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.00 ; Rise       ; Step.00|regout               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.00 ; Rise       ; W$latch                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.00 ; Rise       ; W$latch                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.00 ; Fall       ; W$latch|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.00 ; Fall       ; W$latch|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.00 ; Fall       ; writeEnableRegALU            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.00 ; Fall       ; writeEnableRegALU            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.00 ; Fall       ; writeEnableRegALU|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.00 ; Fall       ; writeEnableRegALU|datad      ;
+-------+--------------+----------------+------------------+---------+------------+------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Step.01'                                                                         ;
+-------+--------------+----------------+------------------+---------+------------+---------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                          ;
+-------+--------------+----------------+------------------+---------+------------+---------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Fall       ; ReadAddressRF1[0]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Fall       ; ReadAddressRF1[0]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Rise       ; ReadAddressRF1[0]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Rise       ; ReadAddressRF1[0]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Fall       ; ReadAddressRF1[1]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Fall       ; ReadAddressRF1[1]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Rise       ; ReadAddressRF1[1]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Rise       ; ReadAddressRF1[1]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Fall       ; ReadAddressRF1[2]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Fall       ; ReadAddressRF1[2]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Rise       ; ReadAddressRF1[2]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Rise       ; ReadAddressRF1[2]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Rise       ; ReadAddressRF2[0]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Rise       ; ReadAddressRF2[0]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Fall       ; ReadAddressRF2[0]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Fall       ; ReadAddressRF2[0]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Rise       ; ReadAddressRF2[1]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Rise       ; ReadAddressRF2[1]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Fall       ; ReadAddressRF2[1]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Fall       ; ReadAddressRF2[1]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Rise       ; ReadAddressRF2[2]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Rise       ; ReadAddressRF2[2]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Fall       ; ReadAddressRF2[2]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Fall       ; ReadAddressRF2[2]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Rise       ; Selector11~0|combout            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Rise       ; Selector11~0|combout            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Rise       ; Selector11~0|datab              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Rise       ; Selector11~0|datab              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Fall       ; Selector13~0clkctrl|inclk[0]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Fall       ; Selector13~0clkctrl|inclk[0]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Fall       ; Selector13~0clkctrl|outclk      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Fall       ; Selector13~0clkctrl|outclk      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Fall       ; Selector13~0|combout            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Fall       ; Selector13~0|combout            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Rise       ; Selector13~0|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Rise       ; Selector13~0|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Rise       ; Selector19~0clkctrl|inclk[0]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Rise       ; Selector19~0clkctrl|inclk[0]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Rise       ; Selector19~0clkctrl|outclk      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Rise       ; Selector19~0clkctrl|outclk      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Rise       ; Selector19~0|combout            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Rise       ; Selector19~0|combout            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Rise       ; Selector19~0|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Rise       ; Selector19~0|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Fall       ; Selector29~2|combout            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Fall       ; Selector29~2|combout            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Rise       ; Selector29~2|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Rise       ; Selector29~2|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Fall       ; Selector33~2|combout            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Fall       ; Selector33~2|combout            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Rise       ; Selector33~2|datab              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Rise       ; Selector33~2|datab              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Fall       ; Selector35~1|combout            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Fall       ; Selector35~1|combout            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Fall       ; Selector35~1|dataa              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Fall       ; Selector35~1|dataa              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Rise       ; Selector3~0|combout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Rise       ; Selector3~0|combout             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Rise       ; Selector3~0|datab               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Rise       ; Selector3~0|datab               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Fall       ; Selector7~0|combout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Fall       ; Selector7~0|combout             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Rise       ; Selector7~0|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Rise       ; Selector7~0|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Fall       ; Selector9~0|combout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Fall       ; Selector9~0|combout             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Rise       ; Selector9~0|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Rise       ; Selector9~0|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Fall       ; Selector9~1|combout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Fall       ; Selector9~1|combout             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Fall       ; Selector9~1|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Fall       ; Selector9~1|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Rise       ; Step.01|regout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Rise       ; Step.01|regout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Fall       ; controlAlu[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Fall       ; controlAlu[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Rise       ; controlAlu[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Rise       ; controlAlu[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Fall       ; controlAlu[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Fall       ; controlAlu[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Rise       ; controlAlu[1]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Rise       ; controlAlu[1]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Rise       ; controlAlu[1]~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Rise       ; controlAlu[1]~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Rise       ; controlAlu[1]~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Rise       ; controlAlu[1]~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Rise       ; controlAlu[1]~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Rise       ; controlAlu[1]~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Rise       ; controlAlu[1]~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Rise       ; controlAlu[1]~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Rise       ; controlMux[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Rise       ; controlMux[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Fall       ; controlMux[0]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Fall       ; controlMux[0]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Rise       ; controlMux[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Rise       ; controlMux[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Fall       ; controlMux[1]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Fall       ; controlMux[1]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Step.01 ; Rise       ; incr_pc                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Step.01 ; Rise       ; incr_pc                         ;
+-------+--------------+----------------+------------------+---------+------------+---------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; DataIn[*]   ; Clock      ; 3.295 ; 3.295 ; Rise       ; Clock           ;
;  DataIn[0]  ; Clock      ; 0.346 ; 0.346 ; Rise       ; Clock           ;
;  DataIn[1]  ; Clock      ; 0.733 ; 0.733 ; Rise       ; Clock           ;
;  DataIn[2]  ; Clock      ; 2.940 ; 2.940 ; Rise       ; Clock           ;
;  DataIn[3]  ; Clock      ; 3.260 ; 3.260 ; Rise       ; Clock           ;
;  DataIn[4]  ; Clock      ; 2.695 ; 2.695 ; Rise       ; Clock           ;
;  DataIn[5]  ; Clock      ; 3.137 ; 3.137 ; Rise       ; Clock           ;
;  DataIn[6]  ; Clock      ; 2.771 ; 2.771 ; Rise       ; Clock           ;
;  DataIn[7]  ; Clock      ; 2.843 ; 2.843 ; Rise       ; Clock           ;
;  DataIn[8]  ; Clock      ; 3.295 ; 3.295 ; Rise       ; Clock           ;
;  DataIn[9]  ; Clock      ; 3.021 ; 3.021 ; Rise       ; Clock           ;
;  DataIn[10] ; Clock      ; 2.605 ; 2.605 ; Rise       ; Clock           ;
;  DataIn[11] ; Clock      ; 2.842 ; 2.842 ; Rise       ; Clock           ;
;  DataIn[12] ; Clock      ; 3.008 ; 3.008 ; Rise       ; Clock           ;
;  DataIn[13] ; Clock      ; 2.960 ; 2.960 ; Rise       ; Clock           ;
;  DataIn[14] ; Clock      ; 2.867 ; 2.867 ; Rise       ; Clock           ;
;  DataIn[15] ; Clock      ; 3.152 ; 3.152 ; Rise       ; Clock           ;
; Reset       ; Clock      ; 2.785 ; 2.785 ; Rise       ; Clock           ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; DataIn[*]   ; Clock      ; 0.455  ; 0.455  ; Rise       ; Clock           ;
;  DataIn[0]  ; Clock      ; 0.455  ; 0.455  ; Rise       ; Clock           ;
;  DataIn[1]  ; Clock      ; -0.012 ; -0.012 ; Rise       ; Clock           ;
;  DataIn[2]  ; Clock      ; -2.180 ; -2.180 ; Rise       ; Clock           ;
;  DataIn[3]  ; Clock      ; -2.208 ; -2.208 ; Rise       ; Clock           ;
;  DataIn[4]  ; Clock      ; -2.032 ; -2.032 ; Rise       ; Clock           ;
;  DataIn[5]  ; Clock      ; -2.106 ; -2.106 ; Rise       ; Clock           ;
;  DataIn[6]  ; Clock      ; -1.877 ; -1.877 ; Rise       ; Clock           ;
;  DataIn[7]  ; Clock      ; -1.868 ; -1.868 ; Rise       ; Clock           ;
;  DataIn[8]  ; Clock      ; -2.159 ; -2.159 ; Rise       ; Clock           ;
;  DataIn[9]  ; Clock      ; -2.268 ; -2.268 ; Rise       ; Clock           ;
;  DataIn[10] ; Clock      ; -2.004 ; -2.004 ; Rise       ; Clock           ;
;  DataIn[11] ; Clock      ; -2.013 ; -2.013 ; Rise       ; Clock           ;
;  DataIn[12] ; Clock      ; -2.129 ; -2.129 ; Rise       ; Clock           ;
;  DataIn[13] ; Clock      ; -1.616 ; -1.616 ; Rise       ; Clock           ;
;  DataIn[14] ; Clock      ; -2.042 ; -2.042 ; Rise       ; Clock           ;
;  DataIn[15] ; Clock      ; -2.106 ; -2.106 ; Rise       ; Clock           ;
; Reset       ; Clock      ; -1.507 ; -1.507 ; Rise       ; Clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; Daddress[*]   ; Clock      ; 4.663 ; 4.663 ; Rise       ; Clock           ;
;  Daddress[0]  ; Clock      ; 4.000 ; 4.000 ; Rise       ; Clock           ;
;  Daddress[1]  ; Clock      ; 3.816 ; 3.816 ; Rise       ; Clock           ;
;  Daddress[2]  ; Clock      ; 4.152 ; 4.152 ; Rise       ; Clock           ;
;  Daddress[3]  ; Clock      ; 4.237 ; 4.237 ; Rise       ; Clock           ;
;  Daddress[4]  ; Clock      ; 4.100 ; 4.100 ; Rise       ; Clock           ;
;  Daddress[5]  ; Clock      ; 4.663 ; 4.663 ; Rise       ; Clock           ;
;  Daddress[6]  ; Clock      ; 4.052 ; 4.052 ; Rise       ; Clock           ;
;  Daddress[7]  ; Clock      ; 4.212 ; 4.212 ; Rise       ; Clock           ;
;  Daddress[8]  ; Clock      ; 3.954 ; 3.954 ; Rise       ; Clock           ;
;  Daddress[9]  ; Clock      ; 4.146 ; 4.146 ; Rise       ; Clock           ;
;  Daddress[10] ; Clock      ; 3.896 ; 3.896 ; Rise       ; Clock           ;
;  Daddress[11] ; Clock      ; 4.084 ; 4.084 ; Rise       ; Clock           ;
;  Daddress[12] ; Clock      ; 3.990 ; 3.990 ; Rise       ; Clock           ;
;  Daddress[13] ; Clock      ; 4.010 ; 4.010 ; Rise       ; Clock           ;
;  Daddress[14] ; Clock      ; 4.103 ; 4.103 ; Rise       ; Clock           ;
;  Daddress[15] ; Clock      ; 3.934 ; 3.934 ; Rise       ; Clock           ;
; Dout[*]       ; Clock      ; 4.196 ; 4.196 ; Rise       ; Clock           ;
;  Dout[0]      ; Clock      ; 3.860 ; 3.860 ; Rise       ; Clock           ;
;  Dout[1]      ; Clock      ; 4.145 ; 4.145 ; Rise       ; Clock           ;
;  Dout[2]      ; Clock      ; 4.155 ; 4.155 ; Rise       ; Clock           ;
;  Dout[3]      ; Clock      ; 4.022 ; 4.022 ; Rise       ; Clock           ;
;  Dout[4]      ; Clock      ; 4.050 ; 4.050 ; Rise       ; Clock           ;
;  Dout[5]      ; Clock      ; 4.110 ; 4.110 ; Rise       ; Clock           ;
;  Dout[6]      ; Clock      ; 4.027 ; 4.027 ; Rise       ; Clock           ;
;  Dout[7]      ; Clock      ; 3.917 ; 3.917 ; Rise       ; Clock           ;
;  Dout[8]      ; Clock      ; 3.991 ; 3.991 ; Rise       ; Clock           ;
;  Dout[9]      ; Clock      ; 4.196 ; 4.196 ; Rise       ; Clock           ;
;  Dout[10]     ; Clock      ; 4.050 ; 4.050 ; Rise       ; Clock           ;
;  Dout[11]     ; Clock      ; 3.763 ; 3.763 ; Rise       ; Clock           ;
;  Dout[12]     ; Clock      ; 4.064 ; 4.064 ; Rise       ; Clock           ;
;  Dout[13]     ; Clock      ; 3.776 ; 3.776 ; Rise       ; Clock           ;
;  Dout[14]     ; Clock      ; 4.014 ; 4.014 ; Rise       ; Clock           ;
;  Dout[15]     ; Clock      ; 3.852 ; 3.852 ; Rise       ; Clock           ;
; W             ; Step.00    ; 3.861 ; 3.861 ; Rise       ; Step.00         ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; Daddress[*]   ; Clock      ; 3.816 ; 3.816 ; Rise       ; Clock           ;
;  Daddress[0]  ; Clock      ; 4.000 ; 4.000 ; Rise       ; Clock           ;
;  Daddress[1]  ; Clock      ; 3.816 ; 3.816 ; Rise       ; Clock           ;
;  Daddress[2]  ; Clock      ; 4.152 ; 4.152 ; Rise       ; Clock           ;
;  Daddress[3]  ; Clock      ; 4.237 ; 4.237 ; Rise       ; Clock           ;
;  Daddress[4]  ; Clock      ; 4.100 ; 4.100 ; Rise       ; Clock           ;
;  Daddress[5]  ; Clock      ; 4.663 ; 4.663 ; Rise       ; Clock           ;
;  Daddress[6]  ; Clock      ; 4.052 ; 4.052 ; Rise       ; Clock           ;
;  Daddress[7]  ; Clock      ; 4.212 ; 4.212 ; Rise       ; Clock           ;
;  Daddress[8]  ; Clock      ; 3.954 ; 3.954 ; Rise       ; Clock           ;
;  Daddress[9]  ; Clock      ; 4.146 ; 4.146 ; Rise       ; Clock           ;
;  Daddress[10] ; Clock      ; 3.896 ; 3.896 ; Rise       ; Clock           ;
;  Daddress[11] ; Clock      ; 4.084 ; 4.084 ; Rise       ; Clock           ;
;  Daddress[12] ; Clock      ; 3.990 ; 3.990 ; Rise       ; Clock           ;
;  Daddress[13] ; Clock      ; 4.010 ; 4.010 ; Rise       ; Clock           ;
;  Daddress[14] ; Clock      ; 4.103 ; 4.103 ; Rise       ; Clock           ;
;  Daddress[15] ; Clock      ; 3.934 ; 3.934 ; Rise       ; Clock           ;
; Dout[*]       ; Clock      ; 3.763 ; 3.763 ; Rise       ; Clock           ;
;  Dout[0]      ; Clock      ; 3.860 ; 3.860 ; Rise       ; Clock           ;
;  Dout[1]      ; Clock      ; 4.145 ; 4.145 ; Rise       ; Clock           ;
;  Dout[2]      ; Clock      ; 4.155 ; 4.155 ; Rise       ; Clock           ;
;  Dout[3]      ; Clock      ; 4.022 ; 4.022 ; Rise       ; Clock           ;
;  Dout[4]      ; Clock      ; 4.050 ; 4.050 ; Rise       ; Clock           ;
;  Dout[5]      ; Clock      ; 4.110 ; 4.110 ; Rise       ; Clock           ;
;  Dout[6]      ; Clock      ; 4.027 ; 4.027 ; Rise       ; Clock           ;
;  Dout[7]      ; Clock      ; 3.917 ; 3.917 ; Rise       ; Clock           ;
;  Dout[8]      ; Clock      ; 3.991 ; 3.991 ; Rise       ; Clock           ;
;  Dout[9]      ; Clock      ; 4.196 ; 4.196 ; Rise       ; Clock           ;
;  Dout[10]     ; Clock      ; 4.050 ; 4.050 ; Rise       ; Clock           ;
;  Dout[11]     ; Clock      ; 3.763 ; 3.763 ; Rise       ; Clock           ;
;  Dout[12]     ; Clock      ; 4.064 ; 4.064 ; Rise       ; Clock           ;
;  Dout[13]     ; Clock      ; 3.776 ; 3.776 ; Rise       ; Clock           ;
;  Dout[14]     ; Clock      ; 4.014 ; 4.014 ; Rise       ; Clock           ;
;  Dout[15]     ; Clock      ; 3.852 ; 3.852 ; Rise       ; Clock           ;
; W             ; Step.00    ; 3.861 ; 3.861 ; Rise       ; Step.00         ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+------------------+-----------+---------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack ; -6.261    ; -2.102  ; N/A      ; N/A     ; -1.380              ;
;  Clock           ; -6.261    ; -2.014  ; N/A      ; N/A     ; -1.380              ;
;  Step.00         ; -2.851    ; -1.969  ; N/A      ; N/A     ; 0.500               ;
;  Step.01         ; -4.209    ; -2.102  ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS  ; -1015.293 ; -17.942 ; 0.0      ; 0.0     ; -194.38             ;
;  Clock           ; -964.958  ; -2.677  ; N/A      ; N/A     ; -194.380            ;
;  Step.00         ; -10.589   ; -4.313  ; N/A      ; N/A     ; 0.000               ;
;  Step.01         ; -39.746   ; -11.178 ; N/A      ; N/A     ; 0.000               ;
+------------------+-----------+---------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; DataIn[*]   ; Clock      ; 6.611 ; 6.611 ; Rise       ; Clock           ;
;  DataIn[0]  ; Clock      ; 1.513 ; 1.513 ; Rise       ; Clock           ;
;  DataIn[1]  ; Clock      ; 2.327 ; 2.327 ; Rise       ; Clock           ;
;  DataIn[2]  ; Clock      ; 5.689 ; 5.689 ; Rise       ; Clock           ;
;  DataIn[3]  ; Clock      ; 6.611 ; 6.611 ; Rise       ; Clock           ;
;  DataIn[4]  ; Clock      ; 5.315 ; 5.315 ; Rise       ; Clock           ;
;  DataIn[5]  ; Clock      ; 6.081 ; 6.081 ; Rise       ; Clock           ;
;  DataIn[6]  ; Clock      ; 5.262 ; 5.262 ; Rise       ; Clock           ;
;  DataIn[7]  ; Clock      ; 5.551 ; 5.551 ; Rise       ; Clock           ;
;  DataIn[8]  ; Clock      ; 6.415 ; 6.415 ; Rise       ; Clock           ;
;  DataIn[9]  ; Clock      ; 5.958 ; 5.958 ; Rise       ; Clock           ;
;  DataIn[10] ; Clock      ; 5.140 ; 5.140 ; Rise       ; Clock           ;
;  DataIn[11] ; Clock      ; 5.520 ; 5.520 ; Rise       ; Clock           ;
;  DataIn[12] ; Clock      ; 5.842 ; 5.842 ; Rise       ; Clock           ;
;  DataIn[13] ; Clock      ; 5.822 ; 5.822 ; Rise       ; Clock           ;
;  DataIn[14] ; Clock      ; 5.526 ; 5.526 ; Rise       ; Clock           ;
;  DataIn[15] ; Clock      ; 6.195 ; 6.195 ; Rise       ; Clock           ;
; Reset       ; Clock      ; 5.441 ; 5.441 ; Rise       ; Clock           ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; DataIn[*]   ; Clock      ; 0.455  ; 0.455  ; Rise       ; Clock           ;
;  DataIn[0]  ; Clock      ; 0.455  ; 0.455  ; Rise       ; Clock           ;
;  DataIn[1]  ; Clock      ; -0.012 ; -0.012 ; Rise       ; Clock           ;
;  DataIn[2]  ; Clock      ; -2.180 ; -2.180 ; Rise       ; Clock           ;
;  DataIn[3]  ; Clock      ; -2.208 ; -2.208 ; Rise       ; Clock           ;
;  DataIn[4]  ; Clock      ; -2.032 ; -2.032 ; Rise       ; Clock           ;
;  DataIn[5]  ; Clock      ; -2.106 ; -2.106 ; Rise       ; Clock           ;
;  DataIn[6]  ; Clock      ; -1.877 ; -1.877 ; Rise       ; Clock           ;
;  DataIn[7]  ; Clock      ; -1.868 ; -1.868 ; Rise       ; Clock           ;
;  DataIn[8]  ; Clock      ; -2.159 ; -2.159 ; Rise       ; Clock           ;
;  DataIn[9]  ; Clock      ; -2.268 ; -2.268 ; Rise       ; Clock           ;
;  DataIn[10] ; Clock      ; -2.004 ; -2.004 ; Rise       ; Clock           ;
;  DataIn[11] ; Clock      ; -2.013 ; -2.013 ; Rise       ; Clock           ;
;  DataIn[12] ; Clock      ; -2.129 ; -2.129 ; Rise       ; Clock           ;
;  DataIn[13] ; Clock      ; -1.616 ; -1.616 ; Rise       ; Clock           ;
;  DataIn[14] ; Clock      ; -2.042 ; -2.042 ; Rise       ; Clock           ;
;  DataIn[15] ; Clock      ; -2.106 ; -2.106 ; Rise       ; Clock           ;
; Reset       ; Clock      ; -1.507 ; -1.507 ; Rise       ; Clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; Daddress[*]   ; Clock      ; 8.267 ; 8.267 ; Rise       ; Clock           ;
;  Daddress[0]  ; Clock      ; 7.151 ; 7.151 ; Rise       ; Clock           ;
;  Daddress[1]  ; Clock      ; 6.711 ; 6.711 ; Rise       ; Clock           ;
;  Daddress[2]  ; Clock      ; 7.459 ; 7.459 ; Rise       ; Clock           ;
;  Daddress[3]  ; Clock      ; 7.604 ; 7.604 ; Rise       ; Clock           ;
;  Daddress[4]  ; Clock      ; 7.308 ; 7.308 ; Rise       ; Clock           ;
;  Daddress[5]  ; Clock      ; 8.267 ; 8.267 ; Rise       ; Clock           ;
;  Daddress[6]  ; Clock      ; 7.217 ; 7.217 ; Rise       ; Clock           ;
;  Daddress[7]  ; Clock      ; 7.556 ; 7.556 ; Rise       ; Clock           ;
;  Daddress[8]  ; Clock      ; 7.000 ; 7.000 ; Rise       ; Clock           ;
;  Daddress[9]  ; Clock      ; 7.445 ; 7.445 ; Rise       ; Clock           ;
;  Daddress[10] ; Clock      ; 6.909 ; 6.909 ; Rise       ; Clock           ;
;  Daddress[11] ; Clock      ; 7.297 ; 7.297 ; Rise       ; Clock           ;
;  Daddress[12] ; Clock      ; 7.122 ; 7.122 ; Rise       ; Clock           ;
;  Daddress[13] ; Clock      ; 7.161 ; 7.161 ; Rise       ; Clock           ;
;  Daddress[14] ; Clock      ; 7.391 ; 7.391 ; Rise       ; Clock           ;
;  Daddress[15] ; Clock      ; 6.963 ; 6.963 ; Rise       ; Clock           ;
; Dout[*]       ; Clock      ; 7.605 ; 7.605 ; Rise       ; Clock           ;
;  Dout[0]      ; Clock      ; 6.773 ; 6.773 ; Rise       ; Clock           ;
;  Dout[1]      ; Clock      ; 7.428 ; 7.428 ; Rise       ; Clock           ;
;  Dout[2]      ; Clock      ; 7.409 ; 7.409 ; Rise       ; Clock           ;
;  Dout[3]      ; Clock      ; 7.161 ; 7.161 ; Rise       ; Clock           ;
;  Dout[4]      ; Clock      ; 7.209 ; 7.209 ; Rise       ; Clock           ;
;  Dout[5]      ; Clock      ; 7.376 ; 7.376 ; Rise       ; Clock           ;
;  Dout[6]      ; Clock      ; 7.170 ; 7.170 ; Rise       ; Clock           ;
;  Dout[7]      ; Clock      ; 6.929 ; 6.929 ; Rise       ; Clock           ;
;  Dout[8]      ; Clock      ; 7.125 ; 7.125 ; Rise       ; Clock           ;
;  Dout[9]      ; Clock      ; 7.605 ; 7.605 ; Rise       ; Clock           ;
;  Dout[10]     ; Clock      ; 7.205 ; 7.205 ; Rise       ; Clock           ;
;  Dout[11]     ; Clock      ; 6.643 ; 6.643 ; Rise       ; Clock           ;
;  Dout[12]     ; Clock      ; 7.276 ; 7.276 ; Rise       ; Clock           ;
;  Dout[13]     ; Clock      ; 6.659 ; 6.659 ; Rise       ; Clock           ;
;  Dout[14]     ; Clock      ; 7.174 ; 7.174 ; Rise       ; Clock           ;
;  Dout[15]     ; Clock      ; 6.761 ; 6.761 ; Rise       ; Clock           ;
; W             ; Step.00    ; 7.920 ; 7.920 ; Rise       ; Step.00         ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; Daddress[*]   ; Clock      ; 3.816 ; 3.816 ; Rise       ; Clock           ;
;  Daddress[0]  ; Clock      ; 4.000 ; 4.000 ; Rise       ; Clock           ;
;  Daddress[1]  ; Clock      ; 3.816 ; 3.816 ; Rise       ; Clock           ;
;  Daddress[2]  ; Clock      ; 4.152 ; 4.152 ; Rise       ; Clock           ;
;  Daddress[3]  ; Clock      ; 4.237 ; 4.237 ; Rise       ; Clock           ;
;  Daddress[4]  ; Clock      ; 4.100 ; 4.100 ; Rise       ; Clock           ;
;  Daddress[5]  ; Clock      ; 4.663 ; 4.663 ; Rise       ; Clock           ;
;  Daddress[6]  ; Clock      ; 4.052 ; 4.052 ; Rise       ; Clock           ;
;  Daddress[7]  ; Clock      ; 4.212 ; 4.212 ; Rise       ; Clock           ;
;  Daddress[8]  ; Clock      ; 3.954 ; 3.954 ; Rise       ; Clock           ;
;  Daddress[9]  ; Clock      ; 4.146 ; 4.146 ; Rise       ; Clock           ;
;  Daddress[10] ; Clock      ; 3.896 ; 3.896 ; Rise       ; Clock           ;
;  Daddress[11] ; Clock      ; 4.084 ; 4.084 ; Rise       ; Clock           ;
;  Daddress[12] ; Clock      ; 3.990 ; 3.990 ; Rise       ; Clock           ;
;  Daddress[13] ; Clock      ; 4.010 ; 4.010 ; Rise       ; Clock           ;
;  Daddress[14] ; Clock      ; 4.103 ; 4.103 ; Rise       ; Clock           ;
;  Daddress[15] ; Clock      ; 3.934 ; 3.934 ; Rise       ; Clock           ;
; Dout[*]       ; Clock      ; 3.763 ; 3.763 ; Rise       ; Clock           ;
;  Dout[0]      ; Clock      ; 3.860 ; 3.860 ; Rise       ; Clock           ;
;  Dout[1]      ; Clock      ; 4.145 ; 4.145 ; Rise       ; Clock           ;
;  Dout[2]      ; Clock      ; 4.155 ; 4.155 ; Rise       ; Clock           ;
;  Dout[3]      ; Clock      ; 4.022 ; 4.022 ; Rise       ; Clock           ;
;  Dout[4]      ; Clock      ; 4.050 ; 4.050 ; Rise       ; Clock           ;
;  Dout[5]      ; Clock      ; 4.110 ; 4.110 ; Rise       ; Clock           ;
;  Dout[6]      ; Clock      ; 4.027 ; 4.027 ; Rise       ; Clock           ;
;  Dout[7]      ; Clock      ; 3.917 ; 3.917 ; Rise       ; Clock           ;
;  Dout[8]      ; Clock      ; 3.991 ; 3.991 ; Rise       ; Clock           ;
;  Dout[9]      ; Clock      ; 4.196 ; 4.196 ; Rise       ; Clock           ;
;  Dout[10]     ; Clock      ; 4.050 ; 4.050 ; Rise       ; Clock           ;
;  Dout[11]     ; Clock      ; 3.763 ; 3.763 ; Rise       ; Clock           ;
;  Dout[12]     ; Clock      ; 4.064 ; 4.064 ; Rise       ; Clock           ;
;  Dout[13]     ; Clock      ; 3.776 ; 3.776 ; Rise       ; Clock           ;
;  Dout[14]     ; Clock      ; 4.014 ; 4.014 ; Rise       ; Clock           ;
;  Dout[15]     ; Clock      ; 3.852 ; 3.852 ; Rise       ; Clock           ;
; W             ; Step.00    ; 3.861 ; 3.861 ; Rise       ; Step.00         ;
+---------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 5930     ; 0        ; 0        ; 0        ;
; Step.00    ; Clock    ; 2276     ; 17       ; 0        ; 0        ;
; Step.01    ; Clock    ; 2945     ; 2343     ; 0        ; 0        ;
; Clock      ; Step.00  ; 19       ; 0        ; 1        ; 0        ;
; Step.01    ; Step.00  ; 3        ; 3        ; 0        ; 0        ;
; Clock      ; Step.01  ; 41       ; 0        ; 21       ; 0        ;
; Step.00    ; Step.01  ; 3        ; 3        ; 0        ; 0        ;
; Step.01    ; Step.01  ; 7        ; 7        ; 3        ; 3        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 5930     ; 0        ; 0        ; 0        ;
; Step.00    ; Clock    ; 2276     ; 17       ; 0        ; 0        ;
; Step.01    ; Clock    ; 2945     ; 2343     ; 0        ; 0        ;
; Clock      ; Step.00  ; 19       ; 0        ; 1        ; 0        ;
; Step.01    ; Step.00  ; 3        ; 3        ; 0        ; 0        ;
; Clock      ; Step.01  ; 41       ; 0        ; 21       ; 0        ;
; Step.00    ; Step.01  ; 3        ; 3        ; 0        ; 0        ;
; Step.01    ; Step.01  ; 7        ; 7        ; 3        ; 3        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 177   ; 177  ;
; Unconstrained Output Ports      ; 33    ; 33   ;
; Unconstrained Output Port Paths ; 33    ; 33   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Apr 22 17:08:18 2019
Info: Command: quartus_sta PipelineProcessor -c processor
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 17 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'processor.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clock Clock
    Info (332105): create_clock -period 1.000 -name Step.01 Step.01
    Info (332105): create_clock -period 1.000 -name Step.00 Step.00
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: Selector35~1  from: dataa  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.261
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.261      -964.958 Clock 
    Info (332119):    -4.209       -39.746 Step.01 
    Info (332119):    -2.851       -10.589 Step.00 
Info (332146): Worst-case hold slack is -2.102
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.102       -11.178 Step.01 
    Info (332119):    -2.014        -2.451 Clock 
    Info (332119):    -1.969        -4.313 Step.00 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -194.380 Clock 
    Info (332119):     0.500         0.000 Step.00 
    Info (332119):     0.500         0.000 Step.01 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: Selector35~1  from: dataa  to: combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.417
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.417      -345.487 Clock 
    Info (332119):    -1.382       -13.934 Step.01 
    Info (332119):    -1.364        -3.096 Step.00 
Info (332146): Worst-case hold slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222        -6.234 Step.01 
    Info (332119):    -1.216        -2.677 Clock 
    Info (332119):    -1.184        -2.803 Step.00 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -194.380 Clock 
    Info (332119):     0.500         0.000 Step.00 
    Info (332119):     0.500         0.000 Step.01 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4565 megabytes
    Info: Processing ended: Mon Apr 22 17:08:20 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


