Partition Merge report for Minilab0
Fri Feb  6 16:52:58 2026
Quartus Prime Version 25.1std.0 Build 1129 10/21/2025 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Connections to In-System Debugging Instance "auto_signaltap_0"
  5. Partition Merge Partition Statistics
  6. Partition Merge Partition Pin Processing
  7. Partition Merge Resource Usage Summary
  8. Partition Merge RAM Summary
  9. Partition Merge DSP Block Usage Summary
 10. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2025  Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Altera and sold by Altera or its authorized distributors.  Please
refer to the Altera Software License Subscription Agreements 
on the Quartus Prime software download page.



+-----------------------------------------------------------------------------------+
; Partition Merge Summary                                                           ;
+---------------------------------+-------------------------------------------------+
; Partition Merge Status          ; Successful - Fri Feb  6 16:52:58 2026           ;
; Quartus Prime Version           ; 25.1std.0 Build 1129 10/21/2025 SC Lite Edition ;
; Revision Name                   ; Minilab0                                        ;
; Top-level Entity Name           ; Minilab0                                        ;
; Family                          ; Cyclone V                                       ;
; Logic utilization (in ALMs)     ; N/A                                             ;
; Total registers                 ; 1959                                            ;
; Total pins                      ; 70                                              ;
; Total virtual pins              ; 0                                               ;
; Total block memory bits         ; 1,920                                           ;
; Total DSP Blocks                ; 8                                               ;
; Total HSSI RX PCSs              ; 0                                               ;
; Total HSSI PMA RX Deserializers ; 0                                               ;
; Total HSSI TX PCSs              ; 0                                               ;
; Total HSSI PMA TX Serializers   ; 0                                               ;
; Total PLLs                      ; 0                                               ;
; Total DLLs                      ; 0                                               ;
+---------------------------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Source File            ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "auto_signaltap_0"                                                                                        ;
+-----------------------+--------------+-----------+--------------------------------+-------------------+-------------------------------------+---------+
; Name                  ; Type         ; Status    ; Partition Name                 ; Netlist Type Used ; Actual Connection                   ; Details ;
+-----------------------+--------------+-----------+--------------------------------+-------------------+-------------------------------------+---------+
; CLOCK_50~inputCLKENA0 ; post-fitting ; connected ; Top                            ; post-synthesis    ; CLOCK_50                            ; N/A     ;
; KEY[0]~input          ; post-fitting ; connected ; Top                            ; post-synthesis    ; KEY[0]                              ; N/A     ;
; KEY[0]~input          ; post-fitting ; connected ; Top                            ; post-synthesis    ; KEY[0]                              ; N/A     ;
; SW[0]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; SW[0]                               ; N/A     ;
; SW[0]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; SW[0]                               ; N/A     ;
; SW[1]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; SW[1]                               ; N/A     ;
; SW[1]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; SW[1]                               ; N/A     ;
; SW[2]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; SW[2]                               ; N/A     ;
; SW[2]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; SW[2]                               ; N/A     ;
; SW[3]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; SW[3]                               ; N/A     ;
; SW[3]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; SW[3]                               ; N/A     ;
; auto_signaltap_0|gnd  ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|gnd  ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|gnd  ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|gnd  ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|gnd  ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|gnd  ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|gnd  ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|gnd  ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|gnd  ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|gnd  ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|gnd  ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|gnd  ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|gnd  ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|gnd  ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|gnd  ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|gnd  ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|vcc  ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc  ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc  ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc  ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc  ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc  ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc  ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc  ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc  ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc  ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc  ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc  ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc  ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc  ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc  ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc  ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; state                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; state                               ; N/A     ;
; state                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; state                               ; N/A     ;
+-----------------------+--------------+-----------+--------------------------------+-------------------+-------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                                                     ;
+---------------------------------------------+-------+------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top   ; sld_hub:auto_hub ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+-------+------------------+--------------------------------+--------------------------------+
; Estimate of Logic utilization (ALMs needed) ; 901   ; 62               ; 210                            ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Combinational ALUT usage for logic          ; 815   ; 90               ; 216                            ; 0                              ;
;     -- 7 input functions                    ; 72    ; 1                ; 0                              ; 0                              ;
;     -- 6 input functions                    ; 274   ; 13               ; 61                             ; 0                              ;
;     -- 5 input functions                    ; 46    ; 24               ; 31                             ; 0                              ;
;     -- 4 input functions                    ; 29    ; 15               ; 23                             ; 0                              ;
;     -- <=3 input functions                  ; 394   ; 37               ; 101                            ; 0                              ;
; Memory ALUT usage                           ; 0     ; 0                ; 0                              ; 0                              ;
;     -- 64-address deep                      ; 0     ; 0                ; 0                              ; 0                              ;
;     -- 32-address deep                      ; 0     ; 0                ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Dedicated logic registers                   ; 1527  ; 90               ; 342                            ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
;                                             ;       ;                  ;                                ;                                ;
; I/O pins                                    ; 70    ; 0                ; 0                              ; 0                              ;
; I/O registers                               ; 0     ; 0                ; 0                              ; 0                              ;
; Total block memory bits                     ; 1152  ; 0                ; 768                            ; 0                              ;
; Total block memory implementation bits      ; 0     ; 0                ; 0                              ; 0                              ;
; JTAG                                        ; 0     ; 0                ; 0                              ; 1                              ;
; DSP block                                   ; 8     ; 0                ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Connections                                 ;       ;                  ;                                ;                                ;
;     -- Input Connections                    ; 0     ; 133              ; 616                            ; 1                              ;
;     -- Registered Input Connections         ; 0     ; 109              ; 373                            ; 0                              ;
;     -- Output Connections                   ; 166   ; 223              ; 34                             ; 327                            ;
;     -- Registered Output Connections        ; 2     ; 223              ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Internal Connections                        ;       ;                  ;                                ;                                ;
;     -- Total Connections                    ; 10024 ; 865              ; 2227                           ; 336                            ;
;     -- Registered Connections               ; 4426  ; 689              ; 1244                           ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; External Connections                        ;       ;                  ;                                ;                                ;
;     -- Top                                  ; 0     ; 0                ; 166                            ; 0                              ;
;     -- sld_hub:auto_hub                     ; 0     ; 20               ; 214                            ; 122                            ;
;     -- sld_signaltap:auto_signaltap_0       ; 166   ; 214              ; 64                             ; 206                            ;
;     -- hard_block:auto_generated_inst       ; 0     ; 122              ; 206                            ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Partition Interface                         ;       ;                  ;                                ;                                ;
;     -- Input Ports                          ; 21    ; 45               ; 87                             ; 4                              ;
;     -- Output Ports                         ; 53    ; 62               ; 27                             ; 9                              ;
;     -- Bidir Ports                          ; 0     ; 0                ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Registered Ports                            ;       ;                  ;                                ;                                ;
;     -- Registered Input Ports               ; 0     ; 13               ; 17                             ; 0                              ;
;     -- Registered Output Ports              ; 0     ; 29               ; 13                             ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Port Connectivity                           ;       ;                  ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0     ; 0                ; 16                             ; 0                              ;
;     -- Output Ports driven by GND           ; 0     ; 28               ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0     ; 0                ; 16                             ; 0                              ;
;     -- Output Ports driven by VCC           ; 0     ; 0                ; 1                              ; 0                              ;
;     -- Input Ports with no Source           ; 0     ; 25               ; 10                             ; 0                              ;
;     -- Output Ports with no Source          ; 0     ; 0                ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0     ; 30               ; 24                             ; 0                              ;
;     -- Output Ports with no Fanout          ; 0     ; 29               ; 15                             ; 0                              ;
+---------------------------------------------+-------+------------------+--------------------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+----------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                               ;
+-----------------------------------+-----------+---------------+----------+-------------+
; Name                              ; Partition ; Type          ; Location ; Status      ;
+-----------------------------------+-----------+---------------+----------+-------------+
; CLOCK2_50                         ; Top       ; Input Port    ; n/a      ;             ;
;     -- CLOCK2_50                  ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- CLOCK2_50~input            ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; CLOCK3_50                         ; Top       ; Input Port    ; n/a      ;             ;
;     -- CLOCK3_50                  ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- CLOCK3_50~input            ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; CLOCK4_50                         ; Top       ; Input Port    ; n/a      ;             ;
;     -- CLOCK4_50                  ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- CLOCK4_50~input            ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; CLOCK_50                          ; Top       ; Input Port    ; n/a      ;             ;
;     -- CLOCK_50                   ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- CLOCK_50~input             ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX0[0]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX0[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX0[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX0[1]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX0[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX0[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX0[2]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX0[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX0[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX0[3]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX0[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX0[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX0[4]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX0[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX0[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX0[5]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX0[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX0[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX0[6]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX0[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX0[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX1[0]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX1[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX1[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX1[1]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX1[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX1[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX1[2]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX1[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX1[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX1[3]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX1[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX1[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX1[4]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX1[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX1[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX1[5]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX1[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX1[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX1[6]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX1[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX1[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX2[0]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX2[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX2[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX2[1]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX2[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX2[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX2[2]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX2[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX2[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX2[3]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX2[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX2[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX2[4]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX2[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX2[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX2[5]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX2[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX2[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX2[6]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX2[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX2[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX3[0]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX3[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX3[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX3[1]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX3[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX3[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX3[2]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX3[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX3[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX3[3]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX3[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX3[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX3[4]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX3[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX3[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX3[5]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX3[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX3[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX3[6]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX3[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX3[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX4[0]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX4[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX4[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX4[1]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX4[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX4[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX4[2]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX4[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX4[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX4[3]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX4[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX4[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX4[4]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX4[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX4[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX4[5]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX4[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX4[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX4[6]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX4[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX4[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX5[0]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX5[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX5[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX5[1]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX5[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX5[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX5[2]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX5[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX5[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX5[3]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX5[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX5[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX5[4]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX5[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX5[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX5[5]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX5[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX5[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX5[6]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX5[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX5[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; KEY[0]                            ; Top       ; Input Port    ; n/a      ;             ;
;     -- KEY[0]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- KEY[0]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; KEY[1]                            ; Top       ; Input Port    ; n/a      ;             ;
;     -- KEY[1]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- KEY[1]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; KEY[2]                            ; Top       ; Input Port    ; n/a      ;             ;
;     -- KEY[2]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- KEY[2]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; KEY[3]                            ; Top       ; Input Port    ; n/a      ;             ;
;     -- KEY[3]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- KEY[3]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDR[0]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDR[1]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDR[2]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDR[3]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDR[4]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDR[5]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDR[6]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDR[7]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[7]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[7]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDR[8]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[8]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[8]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDR[9]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[9]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[9]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; SW[0]                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[0]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[0]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; SW[1]                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[1]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[1]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; SW[2]                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[2]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[2]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; SW[3]                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[3]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[3]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; SW[4]                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[4]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[4]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; SW[5]                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[5]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[5]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; SW[6]                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[6]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[6]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; SW[7]                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[7]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[7]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; SW[8]                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[8]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[8]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; SW[9]                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[9]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[9]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; altera_reserved_tck               ; Top       ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tck        ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tck~input  ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; altera_reserved_tdi               ; Top       ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tdi        ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tdi~input  ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; altera_reserved_tdo               ; Top       ; Output Port   ; n/a      ;             ;
;     -- altera_reserved_tdo        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- altera_reserved_tdo~output ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; altera_reserved_tms               ; Top       ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tms        ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tms~input  ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
+-----------------------------------+-----------+---------------+----------+-------------+


+--------------------------------------------------------------+
; Partition Merge Resource Usage Summary                       ;
+---------------------------------------------+----------------+
; Resource                                    ; Usage          ;
+---------------------------------------------+----------------+
; Estimate of Logic utilization (ALMs needed) ; 1208           ;
;                                             ;                ;
; Combinational ALUT usage for logic          ; 1121           ;
;     -- 7 input functions                    ; 73             ;
;     -- 6 input functions                    ; 348            ;
;     -- 5 input functions                    ; 101            ;
;     -- 4 input functions                    ; 67             ;
;     -- <=3 input functions                  ; 532            ;
;                                             ;                ;
; Dedicated logic registers                   ; 1959           ;
;                                             ;                ;
; I/O pins                                    ; 70             ;
; Total MLAB memory bits                      ; 0              ;
; Total block memory bits                     ; 1920           ;
;                                             ;                ;
; Total DSP Blocks                            ; 8              ;
;                                             ;                ;
; Maximum fan-out node                        ; CLOCK_50~input ;
; Maximum fan-out                             ; 1817           ;
; Total fan-out                               ; 12709          ;
; Average fan-out                             ; 3.76           ;
+---------------------------------------------+----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------+---------------+
; Name                                                                                                                                                                                                  ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size ; MIF           ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------+---------------+
; fetch:iFetch|mem_wrapper:mw|rom:memory|altsyncram:altsyncram_component|altsyncram_tdg1:auto_generated|ALTSYNCRAM                                                                                      ; AUTO ; ROM              ; 9            ; 64           ; --           ; --           ; 576  ; input_mem.mif ;
; mat_mult:iMult|FIFO:fifo_gen[0].input_fifo|altsyncram:MEM_rtl_0|altsyncram_dco1:auto_generated|ALTSYNCRAM                                                                                             ; AUTO ; Simple Dual Port ; 8            ; 8            ; 8            ; 8            ; 64   ; None          ;
; mat_mult:iMult|FIFO:fifo_gen[1].input_fifo|altsyncram:MEM_rtl_0|altsyncram_dco1:auto_generated|ALTSYNCRAM                                                                                             ; AUTO ; Simple Dual Port ; 8            ; 8            ; 8            ; 8            ; 64   ; None          ;
; mat_mult:iMult|FIFO:fifo_gen[2].input_fifo|altsyncram:MEM_rtl_0|altsyncram_dco1:auto_generated|ALTSYNCRAM                                                                                             ; AUTO ; Simple Dual Port ; 8            ; 8            ; 8            ; 8            ; 64   ; None          ;
; mat_mult:iMult|FIFO:fifo_gen[3].input_fifo|altsyncram:MEM_rtl_0|altsyncram_dco1:auto_generated|ALTSYNCRAM                                                                                             ; AUTO ; Simple Dual Port ; 8            ; 8            ; 8            ; 8            ; 64   ; None          ;
; mat_mult:iMult|FIFO:fifo_gen[4].input_fifo|altsyncram:MEM_rtl_0|altsyncram_dco1:auto_generated|ALTSYNCRAM                                                                                             ; AUTO ; Simple Dual Port ; 8            ; 8            ; 8            ; 8            ; 64   ; None          ;
; mat_mult:iMult|FIFO:fifo_gen[5].input_fifo|altsyncram:MEM_rtl_0|altsyncram_dco1:auto_generated|ALTSYNCRAM                                                                                             ; AUTO ; Simple Dual Port ; 8            ; 8            ; 8            ; 8            ; 64   ; None          ;
; mat_mult:iMult|FIFO:fifo_gen[6].input_fifo|altsyncram:MEM_rtl_0|altsyncram_dco1:auto_generated|ALTSYNCRAM                                                                                             ; AUTO ; Simple Dual Port ; 8            ; 8            ; 8            ; 8            ; 64   ; None          ;
; mat_mult:iMult|FIFO:fifo_gen[7].input_fifo|altsyncram:MEM_rtl_0|altsyncram_dco1:auto_generated|ALTSYNCRAM                                                                                             ; AUTO ; Simple Dual Port ; 8            ; 8            ; 8            ; 8            ; 64   ; None          ;
; mat_mult:iMult|FIFO:input_fifo|altsyncram:MEM_rtl_0|altsyncram_dco1:auto_generated|ALTSYNCRAM                                                                                                         ; AUTO ; Simple Dual Port ; 8            ; 8            ; 8            ; 8            ; 64   ; None          ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i884:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 128          ; 6            ; 128          ; 6            ; 768  ; None          ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------+---------------+


+-----------------------------------------------+
; Partition Merge DSP Block Usage Summary       ;
+---------------------------------+-------------+
; Statistic                       ; Number Used ;
+---------------------------------+-------------+
; Independent 9x9                 ; 8           ;
; Total number of DSP blocks      ; 8           ;
;                                 ;             ;
; Fixed Point Unsigned Multiplier ; 8           ;
+---------------------------------+-------------+


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Partition Merge
    Info: Version 25.1std.0 Build 1129 10/21/2025 SC Lite Edition
    Info: Processing started: Fri Feb  6 16:52:56 2026
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off Minilab0 -c Minilab0 --merge=on
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35007): Using synthesis netlist for partition "sld_signaltap:auto_signaltap_0"
Info (35024): Successfully connected in-system debug instance "auto_signaltap_0" to all 45 required data inputs, trigger inputs, acquisition clocks, and dynamic pins
Info (35002): Resolved and merged 3 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 9 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Critical Warning (138067): Current license file does not support incremental compilation. The Quartus Prime software removes all the user-specified design partitions in the design automatically.
Warning (21074): Design contains 12 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "CLOCK2_50" File: C:/Users/tyler_hyposvu/UW/ECE554/minilab1/Tools/SystemBuilder/CodeGenerated/DE1_SOC/Minilab0/Minilab0.sv Line: 9
    Warning (15610): No output dependent on input pin "CLOCK3_50" File: C:/Users/tyler_hyposvu/UW/ECE554/minilab1/Tools/SystemBuilder/CodeGenerated/DE1_SOC/Minilab0/Minilab0.sv Line: 10
    Warning (15610): No output dependent on input pin "CLOCK4_50" File: C:/Users/tyler_hyposvu/UW/ECE554/minilab1/Tools/SystemBuilder/CodeGenerated/DE1_SOC/Minilab0/Minilab0.sv Line: 11
    Warning (15610): No output dependent on input pin "KEY[1]" File: C:/Users/tyler_hyposvu/UW/ECE554/minilab1/Tools/SystemBuilder/CodeGenerated/DE1_SOC/Minilab0/Minilab0.sv Line: 26
    Warning (15610): No output dependent on input pin "KEY[2]" File: C:/Users/tyler_hyposvu/UW/ECE554/minilab1/Tools/SystemBuilder/CodeGenerated/DE1_SOC/Minilab0/Minilab0.sv Line: 26
    Warning (15610): No output dependent on input pin "KEY[3]" File: C:/Users/tyler_hyposvu/UW/ECE554/minilab1/Tools/SystemBuilder/CodeGenerated/DE1_SOC/Minilab0/Minilab0.sv Line: 26
    Warning (15610): No output dependent on input pin "SW[4]" File: C:/Users/tyler_hyposvu/UW/ECE554/minilab1/Tools/SystemBuilder/CodeGenerated/DE1_SOC/Minilab0/Minilab0.sv Line: 30
    Warning (15610): No output dependent on input pin "SW[5]" File: C:/Users/tyler_hyposvu/UW/ECE554/minilab1/Tools/SystemBuilder/CodeGenerated/DE1_SOC/Minilab0/Minilab0.sv Line: 30
    Warning (15610): No output dependent on input pin "SW[6]" File: C:/Users/tyler_hyposvu/UW/ECE554/minilab1/Tools/SystemBuilder/CodeGenerated/DE1_SOC/Minilab0/Minilab0.sv Line: 30
    Warning (15610): No output dependent on input pin "SW[7]" File: C:/Users/tyler_hyposvu/UW/ECE554/minilab1/Tools/SystemBuilder/CodeGenerated/DE1_SOC/Minilab0/Minilab0.sv Line: 30
    Warning (15610): No output dependent on input pin "SW[8]" File: C:/Users/tyler_hyposvu/UW/ECE554/minilab1/Tools/SystemBuilder/CodeGenerated/DE1_SOC/Minilab0/Minilab0.sv Line: 30
    Warning (15610): No output dependent on input pin "SW[9]" File: C:/Users/tyler_hyposvu/UW/ECE554/minilab1/Tools/SystemBuilder/CodeGenerated/DE1_SOC/Minilab0/Minilab0.sv Line: 30
Info (21057): Implemented 2679 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 21 input pins
    Info (21059): Implemented 53 output pins
    Info (21061): Implemented 2454 logic cells
    Info (21064): Implemented 142 RAM segments
    Info (21062): Implemented 8 DSP elements
Info: Quartus Prime Partition Merge was successful. 0 errors, 15 warnings
    Info: Peak virtual memory: 4791 megabytes
    Info: Processing ended: Fri Feb  6 16:52:58 2026
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


