Single cycle RISC-V

Code style: https://github.com/lowRISC/style-guides/blob/master/VerilogCodingStyle.md#verilogsystemverilog-conventions

Không sài '-', comparison operator, shift operator

Ngoại vi: (memory mapping)
    + Thêm vào trên địa chỉ của button.

Memory: 
    + using SDRAM hoặc SRAM (data memory).

Signal: 
    + o_insn_vld (instruction valid signal): check out instruction. 

Control unit: 
    + signal độc lập và phụ thuộc