/* Copyright (C) 2016 Texas Instruments Incorporated - http://www.ti.com/ 
 * Redistribution and use in source and binary forms, with or without 
 * modification, are permitted provided that the following conditions 
 * are met:
 * 	* Redistributions of source code must retain the above copyright 
 * 	  notice, this list of conditions and the following disclaimer.
 * 	* Redistributions in binary form must reproduce the above copyright
 * 	  notice, this list of conditions and the following disclaimer in the 
 * 	  documentation and/or other materials provided with the   
 * 	  distribution.
 * 	* Neither the name of Texas Instruments Incorporated nor the names of
 * 	  its contributors may be used to endorse or promote products derived
 * 	  from this software without specific prior written permission.
 * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS 
 * "AS IS" AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT 
 * LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR
 * A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT 
 * OWNER OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, 
 * SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT 
 * LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE,
 * DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY
 * THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT 
 * (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE 
 * OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
 */
 //  This version was revised by José R. García.

#include <stdint.h>
#include <limits.h>
#include <pru_cfg.h>
#include <sys_pwmss.h>
#include <pru_intc.h>
#include <rsc_types.h>
#include <pru_virtqueue.h>
#include <pru_rpmsg.h>
#include "resource_table_1.h"

// Número de PIDs
#define NPID	2			// actualmente 2 PIDs.

// Estructura de datos del PID compartida - asegurar que ambas estructuras coinciden con PRU 0.
struct pid_data {
	// Sintoniación PID.
	short Kp, Ki;
	
	// Controles PID.
	int setpoint;
	float input;
	float int_err;
	short output;
	short min_output, max_output;
};							// Estas estructuras son compartidas entre las PRUs,
							// y así se forma la comunicación entre ambas.

struct cycles_data {
	float sumX, sumX2, loops;
	short min, med, max, var;
};
												
// Estructura del bloque de memoria compartida.
struct shared_mem {
	volatile char init_flag;
	volatile int control;				// 1 -> automático; 0 -> manual.
	volatile int numc;
	volatile float tc;
	volatile struct cycles_data cycles;
	volatile struct pid_data pid[NPID];
};


// Establecimiento de la memoria compartida.
#pragma DATA_SECTION(share_buff, ".share_buff")    // Asigna el espacio de memoria de la
                                                   // sección ".share_buff" al símbolo share_buff
volatile far struct shared_mem share_buff;         // Se define el símbolo shared_buff como una instancia de la estructura
                                                   // shared_mem, tipo volatile y far ( 16 bits superiores de la memoria)

// Estructura de datos RPMsg.
struct rpmsg_unit {
    char cmd;                  // Comando. Es el primer byte del buffer RPMsg.
    int msg;     	     // Mensaje (Dato numérico de sintonización PID ó de parámetro). Son los bytes siguientes con el valor numerico, si lo hubiera.
				// Modificado, antes era unsigned int msg;
};

// Registros GPIO de las PRU.
// Se define el registro R30 interno de la PRU de tipo volatile.
// Escribir en el registro R30 controla los pines GPO.
volatile register uint32_t __R30;

// Se define el registro R31 interno de la PRU de tipo volatile.
// El registro R31 sirve como interfaz con los pines dedicados a entradas de propósito general de la
// PRU (GPI) y el controlador de interrupciones de la PRU (INTC). Leer el registro R31 devuelve
// el estado de los pines GPI e INTC (bits 30 y 31) vía PRU Real-Time Status Interface.
// Escribir en el registro R31 genera interrupciones - ver las especificaciones del dispositivo TRM para más información.
volatile register uint32_t __R31;

// Configuración de los modulos PWMSS.
// Definición de registro Non-CT. Registro externo de la PRU (Clock Module Peripheral Registers).
// Este registro CM_PER_EPWMSS1_CLKCTRL activa el reloj del modulo PWMSS1. 100 MHz max.
#define CM_PER_EPWMSS1_CLKCTRL (*((volatile unsigned int *)0x44E000CC))
// Este registro CM_PER_EPWMSS0_CLKCTRL activa el reloj del modulo PWMSS0. 100 MHz max.
#define CM_PER_EPWMSS0_CLKCTRL (*((volatile unsigned int *)0x44E000D4))
// Este registro CM_PER_EPWMSS2_CLKCTRL activa el reloj del modulo PWMSS2. 100 MHz max.
#define CM_PER_EPWMSS2_CLKCTRL (*((volatile unsigned int *)0x44E000D8))

// Este registro activa los contadores Time Clock para cada PWMSS.
#define pwmss_ctrl (*((volatile unsigned int *)0x44E10664))	// Desde la PRU no hay privilegios para editar este registro de control.


// Configuración del Módulo eCAP PWM.
// Parámetro del periodo para la generación PWM.
#define PERIOD_CYCLES       4095                 // T + 1 ; T = 4095; ciclos de un periódo = 4096 decimal. A 100 MHz.

// Configuración del módulo eQEP.

// Parámetros del Encoder de Cuadratura.
#define TICKS_PER_REV       1336 
#define SAMPLES_PER_SEC     250
#define SEC_PER_MIN         60

// Configuración RPMsg.

// La Interrupción Host-1 establece el bit 31 en el registro R31.
#define HOST_INT            ((uint32_t) 1 << 31) 

/* Los eventos de sistema de PRU-ICSS usados para RPMsg son definidos en el device
 * tree de Linux.
 * PRU0 usa system event 16 (hacia ARM) y 17 (desde ARM)
 * PRU1 usa system event 18 (hacia ARM) y 19 (desde ARM)
 */
#define TO_ARM_HOST 18
#define FROM_ARM_HOST 19

/*
 * El nombre 'rpmsg-pru' corresponde al driver rmpsg_pru encontrado
 * en linux-x.y.z/drivers/rpmsg/rpmsg_pru.c
 */
#define CHAN_NAME           "rpmsg-pru"

#define CHAN_DESC           "Channel 30"
#define CHAN_PORT           30

#define CHAN_DESC_2         "Channel 31"
#define CHAN_PORT_2         31

// Declaración de funciones, prototipo.
void init_eqep();                            // Inicialización del módulo eQEP, y relojes de PWMSS.
void init_epwm();                             // Inicialización del módulo ePWM.
void init_rpmsg(struct pru_rpmsg_transport* transport);   // Inicialización del bloque RPMsg.
void rpmsg_interrupt(struct pru_rpmsg_transport *transport, uint8_t *payload,
        uint16_t src, uint16_t dst, uint16_t len);    // Comprobación de las interrupciones generadas por ARM.
void rpmsg_isr(struct pru_rpmsg_transport *transport, uint8_t *payload,
        uint16_t src, uint16_t dst);                  // Servicio de la interrupción.
void int_to_payload(uint8_t *payload, int data);      // Entero a dato de comunicación.
unsigned int payload_to_int(uint8_t *payload);        // Dato de comunicación a entero.

/*
 * Usado para estar seguro que los drivers de Linux están preparados para la comunicación RPMsg
 * Encontrado en linux-x.y.z/include/uapi/linux/virtio_config.h
 */
#define VIRTIO_CONFIG_S_DRIVER_OK	4

/* Buffer RPMsg, global para reducir el tamaño de pila */
uint8_t payload[RPMSG_BUF_SIZE];

												   
/*
 * main.c
 */
void main(void) {
	
	/* Variables RPMsg */
	struct pru_rpmsg_transport transport;
	uint16_t src, dst, len;
	
	// Permite el acceso al puerto OCP master por la PRU y así la PRU puede acceder a memorias externas.
	CT_CFG.SYSCFG_bit.STANDBY_INIT = 0;
	
	// Inicializa el funcionamiento de los periféricos (habilitar reloj, habilitar TBCLKEN, y configuracion).
	init_eqep();
	init_epwm();
	
	// Inicializa RPMsg.
	init_rpmsg(&transport);
	
	// Establece init flag para indicar el comienzo del PID.
	share_buff.init_flag = 1;
	
	while (1) {
		
		// Obtiene los mensajes del espacio de usuario.
		rpmsg_interrupt(&transport, payload, dst, src, len);
		
	}
}

/*
 * Inicializa eQEP
 */
void init_eqep() {
	
	// eQEP PWMSS1.
	
	// Habilita la generación de la señal de reloj PWMSS1.
	while (!(CM_PER_EPWMSS1_CLKCTRL & 0x2))
		CM_PER_EPWMSS1_CLKCTRL |= 0x2;
	
	PWMSS1.SYSCONFIG |= 0x28;
	
	PWMSS1.CLKCONFIG |= 0x8;	
	
	// Establece valores por defecto en modo de cuadratura.
	PWMSS1.EQEP_QDECCTL = 0x00;
	
	/* Activa temporizador de unidad
	* Activa bloqueo de captura en el tiempo de espera de la unidad
	* Activa el contador de posición de cuadratura
	* Activa la carga de software del contador de posición
	* Resetea el contador de posición en el evento de tiempo de unidad para medir RPM.
	*/
	PWMSS1.EQEP_QEPCTL = 0x308E;
	
	// Establece preescalares para el timer de captura EQEP y UPEVNT.
	// Nota: La unidad de captura EQEP debe estar deshabilitada antes de cambiar los preescalares.
	PWMSS1.EQEP_QCAPCTL = 0x0070;
	
	// Habilita captura EQEP.
	PWMSS1.EQEP_QCAPCTL |= 0x8000;
	
	// Habilita la interrupción del tiempo de espera de la unidad.
	PWMSS1.EQEP_QEINT |= 0x0800;
	
	// Borra el conteo del encoder.
	PWMSS1.EQEP_QPOSCNT_bit.QPOSCNT = 0x00000000;
	
	// Establece el máximo conteo del encoder.
	PWMSS1.EQEP_QPOSMAX_bit.QPOSMAX = UINT_MAX;
	
	// Borra el timer.
	PWMSS1.EQEP_QUTMR_bit.QUTMR = 0x00000000;
	
	// Establece el periodo de conteo del timer de la unidad.
	// QUPRD = Period * 100MHz.
	PWMSS1.EQEP_QUPRD_bit.QUPRD = 0x00061A80;	// Nuevo valor (1s/250); Antiguo (~1s/12) @ 100MHz
	
	// Borra todos los bits de interrupción.
	PWMSS1.EQEP_QCLR = 0xFFFF;
	
	// eQEP PWMSS2.
	
	// Habilita la generación de la señal de reloj PWMSS2.
	while (!(CM_PER_EPWMSS2_CLKCTRL & 0x2))
		CM_PER_EPWMSS2_CLKCTRL |= 0x2;
	
	PWMSS2.SYSCONFIG |= 0x28;
	
	PWMSS2.CLKCONFIG |= 0x8;
	
	// Establece valores por defecto en modo de cuadratura.
	PWMSS2.EQEP_QDECCTL = 0x00;
	
	/* Activa temporizador de unidad
	* Activa bloqueo de captura en el tiempo de espera de la unidad
	* Activa el contador de posición de cuadratura
	* Activa la carga de software del contador de posición
	* Resetea el contador de posición en el evento de tiempo de unidad para medir RPM.
	*/
	PWMSS2.EQEP_QEPCTL = 0x308E;
	
	// Establece preescalares para el timer de captura EQEP y UPEVNT.
	// Nota: La unidad de captura EQEP debe estar deshabilitada antes de cambiar los preescalares.
	PWMSS2.EQEP_QCAPCTL = 0x0070;
	
	// Habilita captura EQEP.
	PWMSS2.EQEP_QCAPCTL |= 0x8000;
	
	// Habilita la interrupción del tiempo de espera de la unidad.
	PWMSS2.EQEP_QEINT |= 0x0800;
	
	// Borra el conteo del encoder.
	PWMSS2.EQEP_QPOSCNT_bit.QPOSCNT = 0x00000000;
	
	// Establece el máximo conteo del encoder.
	PWMSS2.EQEP_QPOSMAX_bit.QPOSMAX = UINT_MAX;
	
	// Borra el timer.
	PWMSS2.EQEP_QUTMR_bit.QUTMR = 0x00000000;
	
	// Establece el periodo de conteo del timer de la unidad.
	// QUPRD = Period * 100MHz.
	PWMSS2.EQEP_QUPRD_bit.QUPRD = 0x00061A80;	// Nuevo valor (~1s/250); Antiguo (~1s/12) @ 100MHz
	
	// Borra todos los bits de interrupción.
	PWMSS2.EQEP_QCLR = 0xFFFF;
}

/*
 * Inicia ePWM
 */
void init_epwm() {
	
	// PWMSS1 ePWM. (2 salidas)
	
	// Habilita la generación de la señal de reloj PWMSS1.
	while (!(CM_PER_EPWMSS1_CLKCTRL & 0x2))
		CM_PER_EPWMSS1_CLKCTRL |= 0x2;
	
	PWMSS1.SYSCONFIG |= 0x28;
	
	PWMSS1.CLKCONFIG |= 0x40;
	
	PWMSS1.EPWM_TBPRD = PERIOD_CYCLES;		// Periodo del ciclo PWM.
	PWMSS1.EPWM_TBPHS = 0;				// Registro de fase de TB a 0.
	PWMSS1.EPWM_TBCNT = 0;				// Contador de TB a cero.
	PWMSS1.EPWM_TBCTL = 0x030;			// Up_count, shadow mode, phase disabled, TBCLK = SYSCLK.
	PWMSS1.EPWM_CMPA = 0;
	PWMSS1.EPWM_CMPB =  0;
	PWMSS1.EPWM_CMPCTL = 0x000;			// Load on CTR = 0, shadow mode.
	PWMSS1.EPWM_AQCTLA = 0x012;			// Set on CNT = 0, Clear on CNT = CMPA.
	PWMSS1.EPWM_AQCTLB = 0x102;			// Set on CNT = 0, Clear on CNT = CMPB.
	
	// PWMSS2 ePWM. (2 salidas)
	
	while (!(CM_PER_EPWMSS2_CLKCTRL & 0x2))
		CM_PER_EPWMSS2_CLKCTRL |= 0x2;
	
	PWMSS2.SYSCONFIG |= 0x28;
	
	PWMSS2.CLKCONFIG |= 0x40;
	
	PWMSS2.EPWM_TBPRD = PERIOD_CYCLES;		// Periodo del ciclo PWM.
	PWMSS2.EPWM_TBPHS = 0;				// Registro de fase de TB a 0.
	PWMSS2.EPWM_TBCNT = 0;				// Contador de TB a cero.
	PWMSS2.EPWM_TBCTL = 0x030;			// Up_count, shadow mode, phase disabled, TBCLK = SYSCLK.
	PWMSS2.EPWM_CMPA = 0;
	PWMSS2.EPWM_CMPB =  0;
	PWMSS2.EPWM_CMPCTL = 0x000;			// Load on CTR = 0, shadow mode.
	PWMSS2.EPWM_AQCTLA = 0x012;			// Set on CNT = 0, Clear on CNT = CMPA.
	PWMSS2.EPWM_AQCTLB = 0x102;			// Set on CNT = 0, Clear on CNT = CMPB.
	
}


/*
 * inicializacion rpmsg
 * Ulilizando eventos del sistema en vez de mailboxes.
 */
void init_rpmsg(struct pru_rpmsg_transport* transport) {
	
	volatile uint8_t *status;

	// Borra el estado de los eventos del sistema de PRU-ICSS que usará ARM para hacer el "kick".
	CT_INTC.SICR_bit.STS_CLR_IDX = FROM_ARM_HOST;

	// Comprobación de que los drivers de Linux están preparados para la comunicación RPMsg.
	status = &resourceTable.rpmsg_vdev.status;
	while (!(*status & VIRTIO_CONFIG_S_DRIVER_OK));
	
	// Inicializa la estructura de transporte RPMsg.
	pru_rpmsg_init(transport, &resourceTable.rpmsg_vring0, &resourceTable.rpmsg_vring1, TO_ARM_HOST, FROM_ARM_HOST);
	
	// Crea los canales RPMsg entre la PRU y el espacio de usuario ARM usando la estructura de transporte.
	while (pru_rpmsg_channel(RPMSG_NS_CREATE, transport, CHAN_NAME, CHAN_DESC, CHAN_PORT) != PRU_RPMSG_SUCCESS);
	//while (pru_rpmsg_channel(RPMSG_NS_CREATE, transport, CHAN_NAME, CHAN_DESC_2, CHAN_PORT_2) != PRU_RPMSG_SUCCESS);
	// No se necesitan dos canales. Se utilizará sólo el canal 30.
}

/*
 * rpmsg_interrupt
 */
void rpmsg_interrupt(struct pru_rpmsg_transport *transport, uint8_t *payload,
        uint16_t src, uint16_t dst, uint16_t len) {
	
	// Comprueba el bit 31 del registro R31 para ver si ARM ha mensajeado.
	if(__R31 & HOST_INT){
		
		// Borra el estado de eventos.
		CT_INTC.SICR_bit.STS_CLR_IDX = FROM_ARM_HOST;
		
		// Recibe todos los mensajes disponibles, múltiples mensajes pueden ser enviados por vez.
		// Recibe los mensajes.
		if(pru_rpmsg_receive(transport, &src, &dst, payload, &len) == PRU_RPMSG_SUCCESS){
			// Servicio de la interrupción.
			rpmsg_isr(transport, payload, src, dst);
		}
	}
}

/*
 * rpmsg_isr
 */
void rpmsg_isr(struct pru_rpmsg_transport *transport, uint8_t *payload,
        uint16_t src, uint16_t dst) {
	
	struct rpmsg_unit* rpunit;
	
	rpunit = (struct rpmsg_unit *) payload;		// Puntero al buffer de comando y datos, ambos vienen 
							// correlativos en la dirección del puntero payload
							// Se inicializa el puntero de la estructura struct rpmsg_unit con los valores del puntero payload del buffer.
							// El primer byte contiene el puntero al dato del comando, este dato es un char con el código equivalente 
							// al comando.
							// Le siguen los bytes de los punteros del dato numerico del parámetro a cambiar, que es entero y 
							// se cargan en rpunit->msg.

	
	char reenvio = 'n';
	
	// Comprueba comando
	switch(rpunit->cmd) {
		
		// Cambio de modo.
		case (0x00):
			share_buff.control = rpunit->msg;
			break;

		// Comandos del PID 1.
		// Establece setpoint.
		case (0x01):
			share_buff.pid[0].setpoint = rpunit->msg;
			break;
		// Establece Kp.
		case (0x02):
			share_buff.pid[0].Kp = rpunit->msg;
			break;
		// Establece Ki.
		case (0x03):
			share_buff.pid[0].Ki = rpunit->msg;
			break;
		// Establecer salida PWM.
		case (0x04):
			if (share_buff.control == 0){
				share_buff.pid[0].output = rpunit->msg;
			}
			break;
		// Leer encoder RPM.
		case (0x05):
			rpunit->msg = share_buff.pid[0].input;
			reenvio = 's';
			break;
		// Leer salida PWM.
		case (0x06):
			rpunit->msg = share_buff.pid[0].output;
			reenvio = 's';
			break;
		
		// Comandos del PID 2.
		// Establece setpoint.	
		case (0x07):
			share_buff.pid[1].setpoint = rpunit->msg;
			break;
		// Establece Kp.
		case (0x08):
			share_buff.pid[1].Kp = rpunit->msg;
			break;
		// Establece Ki.
		case (0x09):
			share_buff.pid[1].Ki = rpunit->msg;
			break;
		// Establecer salida PWM.
		case (0x0A):
			if (share_buff.control == 0){
				share_buff.pid[1].output = rpunit->msg;
			}
			break;
		// Leer encoder RPM.
		case (0x0B):
			rpunit->msg = share_buff.pid[1].input;
			reenvio = 's';
			break;
		// Leer salida PWM.
		case (0x0C):
			rpunit->msg = share_buff.pid[1].output;
			reenvio = 's';
			break;
		
		// Comandos del conteo de ciclos.
		
		// Establece Tc.
		case (0x20):
			share_buff.numc = rpunit->msg;
			share_buff.tc = (float)share_buff.numc * 5e-9;
			break;
		// Leer número medio de ciclos del PID.
		case (0x21):
			rpunit->msg = share_buff.cycles.med;
			reenvio = 's';
			break;
		// Leer varianza de ciclos del PID.
		case (0x22):
			rpunit->msg = share_buff.cycles.var;
			reenvio = 's';
			break;
		// Leer número maximo de ciclos del PID.
		case (0x23):
			rpunit->msg = share_buff.cycles.max;
			reenvio = 's';
			break;
		// Leer número mínimo de ciclos del PID.
		case (0x24):
			rpunit->msg = share_buff.cycles.min;
			reenvio = 's';
			break;
		// Resetea suma, media, varianza y loops para calcularlo de nuevo a partir de ese momento.
		case (0x25):
			if (rpunit->msg == 1) {
				share_buff.cycles.loops = 0;
				share_buff.cycles.med = 0;
				share_buff.cycles.var = 0;
				share_buff.cycles.sumX = 0;
				share_buff.cycles.sumX2 = 0;
			}
			break;
	}
	// Envío de mensaje de vuelta al host.
	if (reenvio != 'n') {
		pru_rpmsg_send(transport, dst, src, &rpunit->msg, 4);
	}
	
}

