TimeQuest Timing Analyzer report for RISC15
Thu Oct 22 11:55:22 2015
Quartus II 32-bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'controller:__controller|CZ_en'
 12. Setup: 'clk'
 13. Setup: 'controller:__controller|ALU_op'
 14. Hold: 'clk'
 15. Hold: 'controller:__controller|CZ_en'
 16. Hold: 'controller:__controller|ALU_op'
 17. Minimum Pulse Width: 'clk'
 18. Minimum Pulse Width: 'controller:__controller|ALU_op'
 19. Minimum Pulse Width: 'controller:__controller|CZ_en'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Setup Transfers
 25. Hold Transfers
 26. Report TCCS
 27. Report RSKM
 28. Unconstrained Paths
 29. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; RISC15                                             ;
; Device Family      ; MAX V                                              ;
; Device Name        ; 5M1270ZT144I5                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Slow Model                                         ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                         ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+
; Clock Name                     ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                            ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+
; clk                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                            ;
; controller:__controller|ALU_op ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { controller:__controller|ALU_op } ;
; controller:__controller|CZ_en  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { controller:__controller|CZ_en }  ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+


+------------------------------------------------+
; Fmax Summary                                   ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 46.9 MHz ; 46.9 MHz        ; clk        ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------+
; Setup Summary                                            ;
+--------------------------------+---------+---------------+
; Clock                          ; Slack   ; End Point TNS ;
+--------------------------------+---------+---------------+
; controller:__controller|CZ_en  ; -22.302 ; -24.944       ;
; clk                            ; -20.321 ; -11832.084    ;
; controller:__controller|ALU_op ; -19.662 ; -19.662       ;
+--------------------------------+---------+---------------+


+---------------------------------------------------------+
; Hold Summary                                            ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clk                            ; -2.546 ; -7.682        ;
; controller:__controller|CZ_en  ; -1.368 ; -1.368        ;
; controller:__controller|ALU_op ; 8.030  ; 0.000         ;
+--------------------------------+--------+---------------+


--------------------
; Recovery Summary ;
--------------------
No paths to report.


-------------------
; Removal Summary ;
-------------------
No paths to report.


+---------------------------------------------------------+
; Minimum Pulse Width Summary                             ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clk                            ; -2.289 ; -2.289        ;
; controller:__controller|ALU_op ; 0.500  ; 0.000         ;
; controller:__controller|CZ_en  ; 0.500  ; 0.000         ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'controller:__controller|CZ_en'                                                                                                                                                     ;
+---------+------------------------------------------------------+-----------------------------------+--------------+-------------------------------+--------------+------------+------------+
; Slack   ; From Node                                            ; To Node                           ; Launch Clock ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------------------+-----------------------------------+--------------+-------------------------------+--------------+------------+------------+
; -22.302 ; controller:__controller|counter[1]                   ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 23.241     ;
; -22.222 ; controller:__controller|Mux5_RF_read2[0]             ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 23.161     ;
; -21.989 ; controller:__controller|counter[0]                   ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 22.928     ;
; -21.902 ; datapath:__datapath|reg16:__IR|out[9]                ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 22.841     ;
; -21.778 ; controller:__controller|Mux5_RF_read2[1]             ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 22.717     ;
; -21.572 ; datapath:__datapath|reg16:__IR|out[10]               ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 22.511     ;
; -21.399 ; datapath:__datapath|reg16_file:__RF|reg16:r0|out[0]  ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 22.338     ;
; -21.334 ; datapath:__datapath|reg16_file:__RF|reg16:r4|out[1]  ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 22.273     ;
; -21.292 ; datapath:__datapath|reg16_file:__RF|reg16:r0|out[3]  ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 22.231     ;
; -21.096 ; controller:__controller|counter[2]                   ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 22.035     ;
; -20.757 ; datapath:__datapath|reg16:__IR|out[6]                ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 21.696     ;
; -20.679 ; controller:__controller|Mux2_alu_A[2]                ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 21.618     ;
; -20.614 ; datapath:__datapath|reg16_file:__RF|reg16:r3|out[3]  ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 21.553     ;
; -20.587 ; datapath:__datapath|reg16_file:__RF|reg16:r6|out[3]  ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 21.526     ;
; -20.516 ; datapath:__datapath|reg16_file:__RF|reg16:r4|out[5]  ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 21.455     ;
; -20.486 ; datapath:__datapath|reg16_file:__RF|reg16:r4|out[3]  ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 21.425     ;
; -20.299 ; datapath:__datapath|reg16_file:__RF|reg16:r6|out[0]  ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 21.238     ;
; -20.294 ; datapath:__datapath|reg16_file:__RF|reg16:r0|out[12] ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 21.233     ;
; -20.125 ; datapath:__datapath|reg16:__IR|out[7]                ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 21.064     ;
; -20.120 ; datapath:__datapath|reg16_file:__RF|reg16:r4|out[11] ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 21.059     ;
; -20.013 ; datapath:__datapath|reg16_file:__RF|reg16:r1|out[3]  ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 20.952     ;
; -20.006 ; datapath:__datapath|reg16_file:__RF|reg16:r4|out[0]  ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 20.945     ;
; -19.998 ; datapath:__datapath|reg16_file:__RF|reg16:r0|out[6]  ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 20.937     ;
; -19.992 ; datapath:__datapath|reg16_file:__RF|reg16:r7|out[1]  ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 20.931     ;
; -19.824 ; datapath:__datapath|reg16_file:__RF|reg16:r4|out[13] ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 20.763     ;
; -19.751 ; datapath:__datapath|reg16:__IR|out[11]               ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 20.690     ;
; -19.715 ; datapath:__datapath|reg16_file:__RF|reg16:r2|out[1]  ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 20.654     ;
; -19.661 ; datapath:__datapath|reg16:__IR|out[8]                ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 20.600     ;
; -19.647 ; controller:__controller|Mux2_alu_A[1]                ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 20.586     ;
; -19.616 ; datapath:__datapath|reg16_file:__RF|reg16:r1|out[12] ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 20.555     ;
; -19.596 ; datapath:__datapath|reg16_file:__RF|reg16:r6|out[12] ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 20.535     ;
; -19.580 ; datapath:__datapath|reg16_file:__RF|reg16:r7|out[2]  ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 20.519     ;
; -19.512 ; datapath:__datapath|reg16_file:__RF|reg16:r0|out[9]  ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 20.451     ;
; -19.409 ; controller:__controller|Mux1_alu_B[0]                ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 20.348     ;
; -19.399 ; datapath:__datapath|reg16_file:__RF|reg16:r0|out[7]  ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 20.338     ;
; -19.313 ; datapath:__datapath|reg16:__IR|out[4]                ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 20.252     ;
; -19.258 ; datapath:__datapath|reg16_file:__RF|reg16:r4|out[2]  ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 20.197     ;
; -19.144 ; datapath:__datapath|reg16_file:__RF|reg16:r0|out[4]  ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 20.083     ;
; -19.141 ; datapath:__datapath|reg16_file:__RF|reg16:r1|out[10] ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 20.080     ;
; -19.052 ; datapath:__datapath|reg16_file:__RF|reg16:r0|out[11] ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 19.991     ;
; -19.051 ; datapath:__datapath|reg16_file:__RF|reg16:r3|out[8]  ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 19.990     ;
; -19.013 ; controller:__controller|Mux2_alu_A[0]                ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 19.952     ;
; -18.994 ; datapath:__datapath|reg16_file:__RF|reg16:r4|out[6]  ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 19.933     ;
; -18.930 ; datapath:__datapath|reg16_file:__RF|reg16:r3|out[0]  ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 19.869     ;
; -18.870 ; datapath:__datapath|reg16_file:__RF|reg16:r4|out[12] ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 19.809     ;
; -18.778 ; datapath:__datapath|reg16_file:__RF|reg16:r7|out[3]  ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 19.717     ;
; -18.705 ; datapath:__datapath|reg16:__IR|out[2]                ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 19.644     ;
; -18.696 ; datapath:__datapath|reg16:__IR|out[1]                ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 19.635     ;
; -18.679 ; datapath:__datapath|reg16_file:__RF|reg16:r0|out[8]  ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 19.618     ;
; -18.659 ; datapath:__datapath|reg16_file:__RF|reg16:r7|out[0]  ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 19.598     ;
; -18.644 ; datapath:__datapath|reg16_file:__RF|reg16:r4|out[10] ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 19.583     ;
; -18.596 ; datapath:__datapath|reg16_file:__RF|reg16:r6|out[2]  ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 19.535     ;
; -18.562 ; datapath:__datapath|reg16_file:__RF|reg16:r4|out[8]  ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 19.501     ;
; -18.531 ; datapath:__datapath|reg16_file:__RF|reg16:r6|out[1]  ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 19.470     ;
; -18.464 ; controller:__controller|Mux1_alu_B[2]                ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 19.403     ;
; -18.457 ; datapath:__datapath|reg16_file:__RF|reg16:r5|out[0]  ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 19.396     ;
; -18.438 ; datapath:__datapath|reg16_file:__RF|reg16:r2|out[6]  ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 19.377     ;
; -18.424 ; datapath:__datapath|reg16_file:__RF|reg16:r1|out[13] ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 19.363     ;
; -18.339 ; datapath:__datapath|reg16_file:__RF|reg16:r1|out[6]  ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 19.278     ;
; -18.275 ; datapath:__datapath|reg16_file:__RF|reg16:r3|out[7]  ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 19.214     ;
; -18.229 ; datapath:__datapath|reg16_file:__RF|reg16:r3|out[2]  ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 19.168     ;
; -18.204 ; datapath:__datapath|reg16_file:__RF|reg16:r1|out[7]  ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 19.143     ;
; -18.188 ; datapath:__datapath|reg16_file:__RF|reg16:r0|out[15] ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 19.127     ;
; -18.181 ; datapath:__datapath|reg16_file:__RF|reg16:r6|out[13] ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 19.120     ;
; -18.148 ; datapath:__datapath|reg16_file:__RF|reg16:r4|out[7]  ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 19.087     ;
; -18.144 ; datapath:__datapath|reg16_file:__RF|reg16:r0|out[1]  ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 19.083     ;
; -18.130 ; datapath:__datapath|reg16_file:__RF|reg16:r6|out[5]  ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 19.069     ;
; -18.078 ; datapath:__datapath|reg16_file:__RF|reg16:r1|out[4]  ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 19.017     ;
; -18.008 ; datapath:__datapath|reg16_file:__RF|reg16:r3|out[12] ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 18.947     ;
; -17.990 ; datapath:__datapath|reg16_file:__RF|reg16:r6|out[10] ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 18.929     ;
; -17.980 ; datapath:__datapath|reg16_file:__RF|reg16:r1|out[11] ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 18.919     ;
; -17.980 ; datapath:__datapath|reg16_file:__RF|reg16:r3|out[9]  ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 18.919     ;
; -17.965 ; datapath:__datapath|reg16_file:__RF|reg16:r1|out[9]  ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 18.904     ;
; -17.869 ; datapath:__datapath|reg16_file:__RF|reg16:r4|out[9]  ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 18.808     ;
; -17.831 ; datapath:__datapath|reg16_file:__RF|reg16:r0|out[10] ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 18.770     ;
; -17.828 ; datapath:__datapath|reg16_file:__RF|reg16:r3|out[1]  ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 18.767     ;
; -17.800 ; datapath:__datapath|reg16_file:__RF|reg16:r0|out[2]  ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 18.739     ;
; -17.779 ; datapath:__datapath|reg16_file:__RF|reg16:r4|out[4]  ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 18.718     ;
; -17.697 ; datapath:__datapath|reg16_file:__RF|reg16:r6|out[11] ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 18.636     ;
; -17.675 ; datapath:__datapath|reg16_file:__RF|reg16:r7|out[6]  ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 18.614     ;
; -17.639 ; datapath:__datapath|reg16_file:__RF|reg16:r2|out[0]  ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 18.578     ;
; -17.638 ; controller:__controller|Mux1_alu_B[1]                ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 18.577     ;
; -17.626 ; datapath:__datapath|reg16_file:__RF|reg16:r1|out[14] ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 18.565     ;
; -17.589 ; datapath:__datapath|reg16_file:__RF|reg16:r1|out[0]  ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 18.528     ;
; -17.526 ; datapath:__datapath|reg16_file:__RF|reg16:r6|out[8]  ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 18.465     ;
; -17.488 ; datapath:__datapath|reg16:__IR|out[5]                ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 18.427     ;
; -17.476 ; datapath:__datapath|reg16_file:__RF|reg16:r0|out[5]  ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 18.415     ;
; -17.473 ; datapath:__datapath|reg16_file:__RF|reg16:r1|out[8]  ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 18.412     ;
; -17.443 ; datapath:__datapath|reg16_file:__RF|reg16:r6|out[6]  ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 18.382     ;
; -17.371 ; datapath:__datapath|reg16_file:__RF|reg16:r6|out[14] ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 18.310     ;
; -17.305 ; datapath:__datapath|reg16_file:__RF|reg16:r7|out[11] ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 18.244     ;
; -17.301 ; datapath:__datapath|reg16_file:__RF|reg16:r1|out[2]  ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 18.240     ;
; -17.219 ; datapath:__datapath|reg16_file:__RF|reg16:r1|out[1]  ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 18.158     ;
; -17.156 ; datapath:__datapath|reg16_file:__RF|reg16:r5|out[1]  ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 18.095     ;
; -17.041 ; datapath:__datapath|reg16_file:__RF|reg16:r5|out[6]  ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 17.980     ;
; -17.013 ; datapath:__datapath|reg16_file:__RF|reg16:r0|out[13] ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 17.952     ;
; -16.999 ; datapath:__datapath|reg16:__tmpA|out[8]              ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 17.938     ;
; -16.971 ; datapath:__datapath|reg16_file:__RF|reg16:r7|out[5]  ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 17.910     ;
; -16.968 ; datapath:__datapath|reg16_file:__RF|reg16:r1|out[5]  ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 17.907     ;
; -16.951 ; datapath:__datapath|reg16_file:__RF|reg16:r4|out[14] ; datapath:__datapath|CZ_reg:__CZ|Z ; clk          ; controller:__controller|CZ_en ; 0.500        ; 2.583      ; 17.890     ;
+---------+------------------------------------------------------+-----------------------------------+--------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'clk'                                                                                                                                                                    ;
+---------+------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                            ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -20.321 ; datapath:__datapath|reg16:__IR|out[9]                ; controller:__controller|StateID[1]       ; clk          ; clk         ; 1.000        ; 0.000      ; 20.988     ;
; -20.319 ; datapath:__datapath|reg16:__IR|out[9]                ; memory:__mem|mem[12][1]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 20.986     ;
; -20.317 ; datapath:__datapath|reg16:__IR|out[9]                ; memory:__mem|mem[14][1]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 20.984     ;
; -20.274 ; datapath:__datapath|reg16:__IR|out[9]                ; memory:__mem|mem[24][1]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 20.941     ;
; -20.179 ; datapath:__datapath|reg16:__IR|out[9]                ; memory:__mem|mem[25][1]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 20.846     ;
; -20.146 ; datapath:__datapath|reg16:__IR|out[9]                ; memory:__mem|mem[16][1]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 20.813     ;
; -20.141 ; datapath:__datapath|reg16:__IR|out[9]                ; controller:__controller|StateID[4]       ; clk          ; clk         ; 1.000        ; 0.000      ; 20.808     ;
; -20.013 ; controller:__controller|counter[1]                   ; controller:__controller|StateID[1]       ; clk          ; clk         ; 1.000        ; 0.000      ; 20.680     ;
; -19.989 ; datapath:__datapath|reg16:__IR|out[10]               ; memory:__mem|mem[12][1]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 20.656     ;
; -19.987 ; datapath:__datapath|reg16:__IR|out[10]               ; memory:__mem|mem[14][1]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 20.654     ;
; -19.944 ; datapath:__datapath|reg16:__IR|out[10]               ; memory:__mem|mem[24][1]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 20.611     ;
; -19.927 ; controller:__controller|Mux5_RF_read2[0]             ; controller:__controller|StateID[1]       ; clk          ; clk         ; 1.000        ; 0.000      ; 20.594     ;
; -19.905 ; datapath:__datapath|reg16:__IR|out[9]                ; memory:__mem|mem[29][1]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 20.572     ;
; -19.849 ; datapath:__datapath|reg16:__IR|out[10]               ; memory:__mem|mem[25][1]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 20.516     ;
; -19.833 ; controller:__controller|counter[1]                   ; controller:__controller|StateID[4]       ; clk          ; clk         ; 1.000        ; 0.000      ; 20.500     ;
; -19.816 ; datapath:__datapath|reg16:__IR|out[10]               ; memory:__mem|mem[16][1]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 20.483     ;
; -19.803 ; datapath:__datapath|reg16:__IR|out[9]                ; memory:__mem|mem[28][1]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 20.470     ;
; -19.800 ; datapath:__datapath|reg16:__IR|out[9]                ; memory:__mem|mem[20][1]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 20.467     ;
; -19.768 ; datapath:__datapath|reg16:__IR|out[9]                ; memory:__mem|mem[13][1]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 20.435     ;
; -19.754 ; datapath:__datapath|reg16:__IR|out[9]                ; memory:__mem|mem[15][1]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 20.421     ;
; -19.751 ; datapath:__datapath|reg16_file:__RF|reg16:r4|out[1]  ; memory:__mem|mem[12][1]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 20.418     ;
; -19.749 ; datapath:__datapath|reg16_file:__RF|reg16:r4|out[1]  ; memory:__mem|mem[14][1]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 20.416     ;
; -19.747 ; controller:__controller|Mux5_RF_read2[0]             ; controller:__controller|StateID[4]       ; clk          ; clk         ; 1.000        ; 0.000      ; 20.414     ;
; -19.730 ; datapath:__datapath|reg16:__IR|out[10]               ; controller:__controller|StateID[1]       ; clk          ; clk         ; 1.000        ; 0.000      ; 20.397     ;
; -19.706 ; datapath:__datapath|reg16_file:__RF|reg16:r4|out[1]  ; memory:__mem|mem[24][1]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 20.373     ;
; -19.703 ; controller:__controller|counter[1]                   ; datapath:__datapath|T1reg16:__T1|out[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 20.370     ;
; -19.694 ; controller:__controller|counter[0]                   ; controller:__controller|StateID[1]       ; clk          ; clk         ; 1.000        ; 0.000      ; 20.361     ;
; -19.645 ; datapath:__datapath|reg16:__IR|out[9]                ; controller:__controller|StateID[3]       ; clk          ; clk         ; 1.000        ; 0.000      ; 20.312     ;
; -19.629 ; datapath:__datapath|reg16_file:__RF|reg16:r0|out[3]  ; controller:__controller|StateID[1]       ; clk          ; clk         ; 1.000        ; 0.000      ; 20.296     ;
; -19.623 ; controller:__controller|Mux5_RF_read2[0]             ; datapath:__datapath|T1reg16:__T1|out[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 20.290     ;
; -19.616 ; datapath:__datapath|reg16:__IR|out[9]                ; memory:__mem|mem[23][1]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 20.283     ;
; -19.611 ; datapath:__datapath|reg16_file:__RF|reg16:r4|out[1]  ; memory:__mem|mem[25][1]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 20.278     ;
; -19.578 ; datapath:__datapath|reg16_file:__RF|reg16:r4|out[1]  ; memory:__mem|mem[16][1]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 20.245     ;
; -19.575 ; datapath:__datapath|reg16:__IR|out[10]               ; memory:__mem|mem[29][1]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 20.242     ;
; -19.550 ; datapath:__datapath|reg16:__IR|out[10]               ; controller:__controller|StateID[4]       ; clk          ; clk         ; 1.000        ; 0.000      ; 20.217     ;
; -19.522 ; datapath:__datapath|reg16:__IR|out[9]                ; controller:__controller|StateID[0]       ; clk          ; clk         ; 1.000        ; 0.000      ; 20.189     ;
; -19.514 ; controller:__controller|counter[0]                   ; controller:__controller|StateID[4]       ; clk          ; clk         ; 1.000        ; 0.000      ; 20.181     ;
; -19.483 ; controller:__controller|Mux5_RF_read2[1]             ; controller:__controller|StateID[1]       ; clk          ; clk         ; 1.000        ; 0.000      ; 20.150     ;
; -19.480 ; controller:__controller|Mux2_alu_A[2]                ; controller:__controller|StateID[1]       ; clk          ; clk         ; 1.000        ; 0.000      ; 20.147     ;
; -19.473 ; datapath:__datapath|reg16:__IR|out[10]               ; memory:__mem|mem[28][1]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 20.140     ;
; -19.470 ; datapath:__datapath|reg16:__IR|out[10]               ; memory:__mem|mem[20][1]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 20.137     ;
; -19.449 ; datapath:__datapath|reg16_file:__RF|reg16:r0|out[3]  ; controller:__controller|StateID[4]       ; clk          ; clk         ; 1.000        ; 0.000      ; 20.116     ;
; -19.438 ; datapath:__datapath|reg16:__IR|out[10]               ; memory:__mem|mem[13][1]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 20.105     ;
; -19.432 ; datapath:__datapath|reg16_file:__RF|reg16:r0|out[12] ; controller:__controller|StateID[1]       ; clk          ; clk         ; 1.000        ; 0.000      ; 20.099     ;
; -19.424 ; datapath:__datapath|reg16:__IR|out[10]               ; memory:__mem|mem[15][1]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 20.091     ;
; -19.390 ; controller:__controller|counter[0]                   ; datapath:__datapath|T1reg16:__T1|out[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 20.057     ;
; -19.368 ; controller:__controller|counter[1]                   ; memory:__mem|mem[12][1]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 20.035     ;
; -19.366 ; controller:__controller|counter[1]                   ; memory:__mem|mem[14][1]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 20.033     ;
; -19.357 ; controller:__controller|counter[1]                   ; datapath:__datapath|T1reg16:__T1|out[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 20.024     ;
; -19.337 ; datapath:__datapath|reg16_file:__RF|reg16:r4|out[1]  ; memory:__mem|mem[29][1]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 20.004     ;
; -19.337 ; controller:__controller|counter[1]                   ; controller:__controller|StateID[3]       ; clk          ; clk         ; 1.000        ; 0.000      ; 20.004     ;
; -19.323 ; controller:__controller|counter[1]                   ; memory:__mem|mem[24][1]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 19.990     ;
; -19.312 ; controller:__controller|Mux5_RF_read2[0]             ; memory:__mem|mem[12][1]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 19.979     ;
; -19.311 ; controller:__controller|counter[1]                   ; datapath:__datapath|T1reg16:__T1|out[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 19.978     ;
; -19.310 ; controller:__controller|Mux5_RF_read2[0]             ; memory:__mem|mem[14][1]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 19.977     ;
; -19.305 ; controller:__controller|counter[1]                   ; memory:__mem|mem[23][14]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 19.972     ;
; -19.303 ; controller:__controller|Mux5_RF_read2[1]             ; controller:__controller|StateID[4]       ; clk          ; clk         ; 1.000        ; 0.000      ; 19.970     ;
; -19.303 ; datapath:__datapath|reg16:__IR|out[9]                ; datapath:__datapath|T1reg16:__T1|out[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 19.970     ;
; -19.300 ; controller:__controller|Mux2_alu_A[2]                ; controller:__controller|StateID[4]       ; clk          ; clk         ; 1.000        ; 0.000      ; 19.967     ;
; -19.291 ; datapath:__datapath|reg16_file:__RF|reg16:r0|out[15] ; controller:__controller|StateID[1]       ; clk          ; clk         ; 1.000        ; 0.000      ; 19.958     ;
; -19.286 ; datapath:__datapath|reg16:__IR|out[10]               ; memory:__mem|mem[23][1]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 19.953     ;
; -19.277 ; controller:__controller|Mux5_RF_read2[0]             ; datapath:__datapath|T1reg16:__T1|out[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 19.944     ;
; -19.267 ; controller:__controller|Mux5_RF_read2[0]             ; memory:__mem|mem[24][1]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 19.934     ;
; -19.252 ; datapath:__datapath|reg16_file:__RF|reg16:r0|out[12] ; controller:__controller|StateID[4]       ; clk          ; clk         ; 1.000        ; 0.000      ; 19.919     ;
; -19.251 ; controller:__controller|Mux5_RF_read2[0]             ; controller:__controller|StateID[3]       ; clk          ; clk         ; 1.000        ; 0.000      ; 19.918     ;
; -19.235 ; datapath:__datapath|reg16_file:__RF|reg16:r4|out[1]  ; memory:__mem|mem[28][1]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 19.902     ;
; -19.232 ; datapath:__datapath|reg16_file:__RF|reg16:r4|out[1]  ; memory:__mem|mem[20][1]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 19.899     ;
; -19.231 ; controller:__controller|Mux5_RF_read2[0]             ; datapath:__datapath|T1reg16:__T1|out[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 19.898     ;
; -19.228 ; controller:__controller|counter[1]                   ; memory:__mem|mem[25][1]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 19.895     ;
; -19.214 ; controller:__controller|counter[1]                   ; controller:__controller|StateID[0]       ; clk          ; clk         ; 1.000        ; 0.000      ; 19.881     ;
; -19.200 ; datapath:__datapath|reg16_file:__RF|reg16:r4|out[1]  ; memory:__mem|mem[13][1]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 19.867     ;
; -19.195 ; controller:__controller|counter[1]                   ; memory:__mem|mem[16][1]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 19.862     ;
; -19.186 ; datapath:__datapath|reg16_file:__RF|reg16:r4|out[1]  ; memory:__mem|mem[15][1]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 19.853     ;
; -19.182 ; datapath:__datapath|reg16:__IR|out[11]               ; controller:__controller|StateID[1]       ; clk          ; clk         ; 1.000        ; 0.000      ; 19.849     ;
; -19.179 ; controller:__controller|Mux5_RF_read2[1]             ; datapath:__datapath|T1reg16:__T1|out[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 19.846     ;
; -19.172 ; controller:__controller|Mux5_RF_read2[0]             ; memory:__mem|mem[25][1]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 19.839     ;
; -19.139 ; controller:__controller|Mux5_RF_read2[0]             ; memory:__mem|mem[16][1]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 19.806     ;
; -19.128 ; controller:__controller|Mux5_RF_read2[0]             ; controller:__controller|StateID[0]       ; clk          ; clk         ; 1.000        ; 0.000      ; 19.795     ;
; -19.111 ; datapath:__datapath|reg16_file:__RF|reg16:r0|out[15] ; controller:__controller|StateID[4]       ; clk          ; clk         ; 1.000        ; 0.000      ; 19.778     ;
; -19.079 ; controller:__controller|counter[0]                   ; memory:__mem|mem[12][1]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 19.746     ;
; -19.077 ; controller:__controller|counter[0]                   ; memory:__mem|mem[14][1]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 19.744     ;
; -19.073 ; datapath:__datapath|reg16_file:__RF|reg16:r0|out[7]  ; controller:__controller|StateID[1]       ; clk          ; clk         ; 1.000        ; 0.000      ; 19.740     ;
; -19.054 ; datapath:__datapath|reg16:__IR|out[10]               ; controller:__controller|StateID[3]       ; clk          ; clk         ; 1.000        ; 0.000      ; 19.721     ;
; -19.048 ; datapath:__datapath|reg16_file:__RF|reg16:r4|out[1]  ; memory:__mem|mem[23][1]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 19.715     ;
; -19.044 ; controller:__controller|counter[0]                   ; datapath:__datapath|T1reg16:__T1|out[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 19.711     ;
; -19.042 ; datapath:__datapath|reg16:__IR|out[9]                ; memory:__mem|mem[11][1]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 19.709     ;
; -19.034 ; controller:__controller|counter[0]                   ; memory:__mem|mem[24][1]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 19.701     ;
; -19.031 ; datapath:__datapath|reg16:__IR|out[9]                ; memory:__mem|mem[10][1]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 19.698     ;
; -19.018 ; controller:__controller|counter[0]                   ; controller:__controller|StateID[3]       ; clk          ; clk         ; 1.000        ; 0.000      ; 19.685     ;
; -19.002 ; datapath:__datapath|reg16:__IR|out[11]               ; controller:__controller|StateID[4]       ; clk          ; clk         ; 1.000        ; 0.000      ; 19.669     ;
; -18.998 ; controller:__controller|counter[0]                   ; datapath:__datapath|T1reg16:__T1|out[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 19.665     ;
; -18.973 ; datapath:__datapath|reg16:__IR|out[10]               ; datapath:__datapath|T1reg16:__T1|out[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 19.640     ;
; -18.968 ; controller:__controller|counter[1]                   ; datapath:__datapath|T1reg16:__T1|out[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 19.635     ;
; -18.957 ; datapath:__datapath|reg16:__IR|out[9]                ; datapath:__datapath|T1reg16:__T1|out[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 19.624     ;
; -18.954 ; controller:__controller|counter[1]                   ; memory:__mem|mem[29][1]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 19.621     ;
; -18.953 ; datapath:__datapath|reg16_file:__RF|reg16:r0|out[3]  ; controller:__controller|StateID[3]       ; clk          ; clk         ; 1.000        ; 0.000      ; 19.620     ;
; -18.951 ; datapath:__datapath|reg16_file:__RF|reg16:r3|out[3]  ; controller:__controller|StateID[1]       ; clk          ; clk         ; 1.000        ; 0.000      ; 19.618     ;
; -18.939 ; controller:__controller|counter[0]                   ; memory:__mem|mem[25][1]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 19.606     ;
; -18.931 ; datapath:__datapath|reg16:__IR|out[10]               ; controller:__controller|StateID[0]       ; clk          ; clk         ; 1.000        ; 0.000      ; 19.598     ;
; -18.930 ; datapath:__datapath|reg16_file:__RF|reg16:r6|out[0]  ; controller:__controller|StateID[1]       ; clk          ; clk         ; 1.000        ; 0.000      ; 19.597     ;
+---------+------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'controller:__controller|ALU_op'                                                                                                                                                                                      ;
+---------+------------------------------------------------------+--------------------------------------------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack   ; From Node                                            ; To Node                                                            ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------------------+--------------------------------------------------------------------+--------------+--------------------------------+--------------+------------+------------+
; -19.662 ; datapath:__datapath|reg16:__IR|out[9]                ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 16.877     ;
; -19.644 ; controller:__controller|Mux5_RF_read2[0]             ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 16.859     ;
; -19.449 ; controller:__controller|counter[1]                   ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 16.664     ;
; -19.411 ; controller:__controller|counter[0]                   ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 16.626     ;
; -19.332 ; datapath:__datapath|reg16:__IR|out[10]               ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 16.547     ;
; -19.200 ; controller:__controller|Mux5_RF_read2[1]             ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 16.415     ;
; -19.094 ; datapath:__datapath|reg16_file:__RF|reg16:r4|out[1]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 16.309     ;
; -18.544 ; datapath:__datapath|reg16_file:__RF|reg16:r0|out[3]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 15.759     ;
; -18.322 ; datapath:__datapath|reg16_file:__RF|reg16:r4|out[5]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 15.537     ;
; -18.219 ; datapath:__datapath|reg16_file:__RF|reg16:r0|out[6]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 15.434     ;
; -18.179 ; datapath:__datapath|reg16:__IR|out[6]                ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 15.394     ;
; -18.016 ; datapath:__datapath|reg16_file:__RF|reg16:r0|out[0]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 15.231     ;
; -17.873 ; datapath:__datapath|reg16_file:__RF|reg16:r4|out[11] ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 15.088     ;
; -17.866 ; datapath:__datapath|reg16_file:__RF|reg16:r3|out[3]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 15.081     ;
; -17.839 ; datapath:__datapath|reg16_file:__RF|reg16:r6|out[3]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 15.054     ;
; -17.752 ; datapath:__datapath|reg16_file:__RF|reg16:r7|out[1]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 14.967     ;
; -17.738 ; datapath:__datapath|reg16_file:__RF|reg16:r4|out[3]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 14.953     ;
; -17.713 ; controller:__controller|counter[2]                   ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 14.928     ;
; -17.488 ; datapath:__datapath|reg16_file:__RF|reg16:r6|out[0]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 14.703     ;
; -17.468 ; datapath:__datapath|reg16_file:__RF|reg16:r2|out[1]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 14.683     ;
; -17.449 ; datapath:__datapath|reg16_file:__RF|reg16:r0|out[4]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 14.664     ;
; -17.435 ; controller:__controller|Mux1_alu_B[0]                ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 14.650     ;
; -17.419 ; datapath:__datapath|reg16_file:__RF|reg16:r7|out[2]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 14.634     ;
; -17.394 ; controller:__controller|Mux2_alu_A[2]                ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 14.609     ;
; -17.346 ; datapath:__datapath|reg16_file:__RF|reg16:r0|out[12] ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 14.561     ;
; -17.329 ; datapath:__datapath|reg16_file:__RF|reg16:r1|out[12] ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 14.544     ;
; -17.309 ; datapath:__datapath|reg16_file:__RF|reg16:r6|out[12] ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 14.524     ;
; -17.272 ; datapath:__datapath|reg16:__IR|out[7]                ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 14.487     ;
; -17.265 ; datapath:__datapath|reg16_file:__RF|reg16:r1|out[3]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 14.480     ;
; -17.215 ; datapath:__datapath|reg16_file:__RF|reg16:r4|out[6]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 14.430     ;
; -17.192 ; datapath:__datapath|reg16:__IR|out[11]               ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 14.407     ;
; -17.097 ; datapath:__datapath|reg16_file:__RF|reg16:r4|out[2]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 14.312     ;
; -17.083 ; datapath:__datapath|reg16_file:__RF|reg16:r0|out[7]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 14.298     ;
; -17.066 ; datapath:__datapath|reg16:__IR|out[4]                ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 14.281     ;
; -17.065 ; datapath:__datapath|reg16_file:__RF|reg16:r0|out[9]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 14.280     ;
; -17.041 ; datapath:__datapath|reg16_file:__RF|reg16:r2|out[6]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 14.256     ;
; -16.977 ; datapath:__datapath|reg16_file:__RF|reg16:r4|out[10] ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 14.192     ;
; -16.942 ; datapath:__datapath|reg16_file:__RF|reg16:r1|out[6]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 14.157     ;
; -16.805 ; datapath:__datapath|reg16_file:__RF|reg16:r0|out[11] ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 14.020     ;
; -16.781 ; datapath:__datapath|reg16_file:__RF|reg16:r0|out[15] ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 13.996     ;
; -16.721 ; controller:__controller|Mux2_alu_A[0]                ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 13.936     ;
; -16.623 ; datapath:__datapath|reg16_file:__RF|reg16:r4|out[0]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 13.838     ;
; -16.544 ; datapath:__datapath|reg16:__IR|out[2]                ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 13.759     ;
; -16.500 ; datapath:__datapath|reg16_file:__RF|reg16:r4|out[13] ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 13.715     ;
; -16.490 ; controller:__controller|Mux1_alu_B[2]                ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 13.705     ;
; -16.383 ; datapath:__datapath|reg16_file:__RF|reg16:r1|out[4]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 13.598     ;
; -16.373 ; controller:__controller|Mux2_alu_A[1]                ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 13.588     ;
; -16.309 ; datapath:__datapath|reg16_file:__RF|reg16:r1|out[10] ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 13.524     ;
; -16.291 ; datapath:__datapath|reg16_file:__RF|reg16:r6|out[1]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 13.506     ;
; -16.273 ; datapath:__datapath|reg16:__IR|out[8]                ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 13.488     ;
; -16.164 ; datapath:__datapath|reg16_file:__RF|reg16:r0|out[10] ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 13.379     ;
; -16.096 ; datapath:__datapath|reg16_file:__RF|reg16:r1|out[14] ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 13.311     ;
; -16.084 ; datapath:__datapath|reg16_file:__RF|reg16:r4|out[4]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 13.299     ;
; -16.068 ; datapath:__datapath|reg16_file:__RF|reg16:r3|out[2]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 13.283     ;
; -16.046 ; datapath:__datapath|reg16_file:__RF|reg16:r6|out[6]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 13.261     ;
; -16.030 ; datapath:__datapath|reg16_file:__RF|reg16:r7|out[3]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 13.245     ;
; -16.006 ; datapath:__datapath|reg16_file:__RF|reg16:r1|out[13] ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 13.221     ;
; -15.959 ; datapath:__datapath|reg16_file:__RF|reg16:r3|out[7]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 13.174     ;
; -15.936 ; datapath:__datapath|reg16_file:__RF|reg16:r6|out[5]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 13.151     ;
; -15.922 ; datapath:__datapath|reg16_file:__RF|reg16:r4|out[12] ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 13.137     ;
; -15.904 ; datapath:__datapath|reg16_file:__RF|reg16:r0|out[1]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 13.119     ;
; -15.896 ; datapath:__datapath|reg16_file:__RF|reg16:r7|out[6]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 13.111     ;
; -15.888 ; datapath:__datapath|reg16_file:__RF|reg16:r1|out[7]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 13.103     ;
; -15.887 ; datapath:__datapath|reg16_file:__RF|reg16:r6|out[2]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 13.102     ;
; -15.841 ; datapath:__datapath|reg16_file:__RF|reg16:r6|out[14] ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 13.056     ;
; -15.832 ; datapath:__datapath|reg16_file:__RF|reg16:r4|out[7]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 13.047     ;
; -15.761 ; datapath:__datapath|reg16_file:__RF|reg16:r4|out[14] ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 12.976     ;
; -15.733 ; datapath:__datapath|reg16_file:__RF|reg16:r1|out[11] ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 12.948     ;
; -15.664 ; controller:__controller|Mux1_alu_B[1]                ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 12.879     ;
; -15.663 ; datapath:__datapath|reg16_file:__RF|reg16:r3|out[8]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 12.878     ;
; -15.646 ; datapath:__datapath|reg16_file:__RF|reg16:r5|out[0]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 12.861     ;
; -15.644 ; datapath:__datapath|reg16_file:__RF|reg16:r5|out[6]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 12.859     ;
; -15.639 ; datapath:__datapath|reg16_file:__RF|reg16:r0|out[2]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 12.854     ;
; -15.588 ; datapath:__datapath|reg16_file:__RF|reg16:r3|out[1]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 12.803     ;
; -15.564 ; datapath:__datapath|reg16:__IR|out[5]                ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 12.779     ;
; -15.547 ; datapath:__datapath|reg16_file:__RF|reg16:r3|out[0]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 12.762     ;
; -15.533 ; datapath:__datapath|reg16_file:__RF|reg16:r3|out[9]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 12.748     ;
; -15.518 ; datapath:__datapath|reg16_file:__RF|reg16:r1|out[9]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 12.733     ;
; -15.486 ; datapath:__datapath|reg16_file:__RF|reg16:r3|out[14] ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 12.701     ;
; -15.450 ; datapath:__datapath|reg16_file:__RF|reg16:r6|out[11] ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 12.665     ;
; -15.422 ; datapath:__datapath|reg16_file:__RF|reg16:r4|out[9]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 12.637     ;
; -15.345 ; datapath:__datapath|reg16_file:__RF|reg16:r6|out[10] ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 12.560     ;
; -15.308 ; datapath:__datapath|reg16:__IR|out[1]                ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 12.523     ;
; -15.301 ; datapath:__datapath|reg16_file:__RF|reg16:r1|out[15] ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 12.516     ;
; -15.291 ; datapath:__datapath|reg16_file:__RF|reg16:r0|out[8]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 12.506     ;
; -15.282 ; datapath:__datapath|reg16_file:__RF|reg16:r0|out[5]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 12.497     ;
; -15.276 ; datapath:__datapath|reg16_file:__RF|reg16:r7|out[0]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 12.491     ;
; -15.174 ; datapath:__datapath|reg16_file:__RF|reg16:r4|out[8]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 12.389     ;
; -15.138 ; datapath:__datapath|reg16_file:__RF|reg16:r1|out[2]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 12.353     ;
; -15.060 ; datapath:__datapath|reg16_file:__RF|reg16:r3|out[12] ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 12.275     ;
; -15.058 ; datapath:__datapath|reg16_file:__RF|reg16:r7|out[11] ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 12.273     ;
; -15.019 ; datapath:__datapath|reg16_file:__RF|reg16:r6|out[15] ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 12.234     ;
; -15.013 ; datapath:__datapath|reg16_file:__RF|reg16:r5|out[11] ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 12.228     ;
; -15.009 ; datapath:__datapath|reg16:__IR|out[3]                ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 12.224     ;
; -14.993 ; datapath:__datapath|reg16_file:__RF|reg16:r3|out[4]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 12.208     ;
; -14.972 ; datapath:__datapath|reg16_file:__RF|reg16:r1|out[1]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 12.187     ;
; -14.921 ; datapath:__datapath|reg16_file:__RF|reg16:r3|out[6]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 12.136     ;
; -14.916 ; datapath:__datapath|reg16_file:__RF|reg16:r5|out[1]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 12.131     ;
; -14.879 ; datapath:__datapath|reg16_file:__RF|reg16:r6|out[4]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 12.094     ;
; -14.857 ; datapath:__datapath|reg16_file:__RF|reg16:r6|out[13] ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; 0.500        ; -0.858     ; 12.072     ;
+---------+------------------------------------------------------+--------------------------------------------------------------------+--------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clk'                                                                                                                                                                                                  ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -2.546 ; controller:__controller|CZ_en                        ; controller:__controller|CZ_en                        ; controller:__controller|CZ_en  ; clk         ; 0.000        ; 3.819      ; 1.870      ;
; -2.046 ; controller:__controller|CZ_en                        ; controller:__controller|CZ_en                        ; controller:__controller|CZ_en  ; clk         ; -0.500       ; 3.819      ; 1.870      ;
; -1.304 ; controller:__controller|ALU_op                       ; datapath:__datapath|T1reg16:__T1|out[8]              ; controller:__controller|ALU_op ; clk         ; 0.000        ; 3.819      ; 3.112      ;
; -1.199 ; controller:__controller|ALU_op                       ; datapath:__datapath|T1reg16:__T1|out[3]              ; controller:__controller|ALU_op ; clk         ; 0.000        ; 3.819      ; 3.217      ;
; -1.019 ; controller:__controller|ALU_op                       ; datapath:__datapath|T1reg16:__T1|out[2]              ; controller:__controller|ALU_op ; clk         ; 0.000        ; 3.819      ; 3.397      ;
; -1.010 ; controller:__controller|ALU_op                       ; datapath:__datapath|T1reg16:__T1|out[7]              ; controller:__controller|ALU_op ; clk         ; 0.000        ; 3.819      ; 3.406      ;
; -0.804 ; controller:__controller|ALU_op                       ; datapath:__datapath|T1reg16:__T1|out[8]              ; controller:__controller|ALU_op ; clk         ; -0.500       ; 3.819      ; 3.112      ;
; -0.699 ; controller:__controller|ALU_op                       ; datapath:__datapath|T1reg16:__T1|out[3]              ; controller:__controller|ALU_op ; clk         ; -0.500       ; 3.819      ; 3.217      ;
; -0.604 ; controller:__controller|ALU_op                       ; datapath:__datapath|T1reg16:__T1|out[13]             ; controller:__controller|ALU_op ; clk         ; 0.000        ; 3.819      ; 3.812      ;
; -0.519 ; controller:__controller|ALU_op                       ; datapath:__datapath|T1reg16:__T1|out[2]              ; controller:__controller|ALU_op ; clk         ; -0.500       ; 3.819      ; 3.397      ;
; -0.510 ; controller:__controller|ALU_op                       ; datapath:__datapath|T1reg16:__T1|out[7]              ; controller:__controller|ALU_op ; clk         ; -0.500       ; 3.819      ; 3.406      ;
; -0.104 ; controller:__controller|ALU_op                       ; datapath:__datapath|T1reg16:__T1|out[13]             ; controller:__controller|ALU_op ; clk         ; -0.500       ; 3.819      ; 3.812      ;
; 0.019  ; controller:__controller|ALU_op                       ; datapath:__datapath|T1reg16:__T1|out[4]              ; controller:__controller|ALU_op ; clk         ; 0.000        ; 3.819      ; 4.435      ;
; 0.325  ; controller:__controller|ALU_op                       ; datapath:__datapath|T1reg16:__T1|out[5]              ; controller:__controller|ALU_op ; clk         ; 0.000        ; 3.819      ; 4.741      ;
; 0.435  ; controller:__controller|ALU_op                       ; datapath:__datapath|T1reg16:__T1|out[0]              ; controller:__controller|ALU_op ; clk         ; 0.000        ; 3.819      ; 4.851      ;
; 0.519  ; controller:__controller|ALU_op                       ; datapath:__datapath|T1reg16:__T1|out[4]              ; controller:__controller|ALU_op ; clk         ; -0.500       ; 3.819      ; 4.435      ;
; 0.552  ; controller:__controller|ALU_op                       ; controller:__controller|ALU_op                       ; controller:__controller|ALU_op ; clk         ; 0.000        ; 3.819      ; 4.968      ;
; 0.569  ; controller:__controller|ALU_op                       ; datapath:__datapath|T1reg16:__T1|out[11]             ; controller:__controller|ALU_op ; clk         ; 0.000        ; 3.819      ; 4.985      ;
; 0.596  ; controller:__controller|ALU_op                       ; datapath:__datapath|T1reg16:__T1|out[15]             ; controller:__controller|ALU_op ; clk         ; 0.000        ; 3.819      ; 5.012      ;
; 0.685  ; controller:__controller|ALU_op                       ; datapath:__datapath|T1reg16:__T1|out[14]             ; controller:__controller|ALU_op ; clk         ; 0.000        ; 3.819      ; 5.101      ;
; 0.705  ; controller:__controller|ALU_op                       ; datapath:__datapath|T1reg16:__T1|out[9]              ; controller:__controller|ALU_op ; clk         ; 0.000        ; 3.819      ; 5.121      ;
; 0.823  ; controller:__controller|ALU_op                       ; datapath:__datapath|T1reg16:__T1|out[10]             ; controller:__controller|ALU_op ; clk         ; 0.000        ; 3.819      ; 5.239      ;
; 0.825  ; controller:__controller|ALU_op                       ; datapath:__datapath|T1reg16:__T1|out[5]              ; controller:__controller|ALU_op ; clk         ; -0.500       ; 3.819      ; 4.741      ;
; 0.870  ; controller:__controller|ALU_op                       ; datapath:__datapath|T1reg16:__T1|out[12]             ; controller:__controller|ALU_op ; clk         ; 0.000        ; 3.819      ; 5.286      ;
; 0.935  ; controller:__controller|ALU_op                       ; datapath:__datapath|T1reg16:__T1|out[0]              ; controller:__controller|ALU_op ; clk         ; -0.500       ; 3.819      ; 4.851      ;
; 1.052  ; controller:__controller|ALU_op                       ; controller:__controller|ALU_op                       ; controller:__controller|ALU_op ; clk         ; -0.500       ; 3.819      ; 4.968      ;
; 1.069  ; controller:__controller|ALU_op                       ; datapath:__datapath|T1reg16:__T1|out[11]             ; controller:__controller|ALU_op ; clk         ; -0.500       ; 3.819      ; 4.985      ;
; 1.078  ; controller:__controller|StateID[2]                   ; controller:__controller|StateID[2]                   ; clk                            ; clk         ; 0.000        ; 0.000      ; 1.299      ;
; 1.078  ; controller:__controller|wIR                          ; controller:__controller|wIR                          ; clk                            ; clk         ; 0.000        ; 0.000      ; 1.299      ;
; 1.078  ; controller:__controller|Mux6_RF_dataIn               ; controller:__controller|Mux6_RF_dataIn               ; clk                            ; clk         ; 0.000        ; 0.000      ; 1.299      ;
; 1.078  ; controller:__controller|T1write                      ; controller:__controller|T1write                      ; clk                            ; clk         ; 0.000        ; 0.000      ; 1.299      ;
; 1.078  ; controller:__controller|Mux4_RF_wadd[2]              ; controller:__controller|Mux4_RF_wadd[2]              ; clk                            ; clk         ; 0.000        ; 0.000      ; 1.299      ;
; 1.096  ; controller:__controller|ALU_op                       ; datapath:__datapath|T1reg16:__T1|out[15]             ; controller:__controller|ALU_op ; clk         ; -0.500       ; 3.819      ; 5.012      ;
; 1.185  ; controller:__controller|ALU_op                       ; datapath:__datapath|T1reg16:__T1|out[14]             ; controller:__controller|ALU_op ; clk         ; -0.500       ; 3.819      ; 5.101      ;
; 1.205  ; controller:__controller|ALU_op                       ; datapath:__datapath|T1reg16:__T1|out[9]              ; controller:__controller|ALU_op ; clk         ; -0.500       ; 3.819      ; 5.121      ;
; 1.323  ; controller:__controller|ALU_op                       ; datapath:__datapath|T1reg16:__T1|out[10]             ; controller:__controller|ALU_op ; clk         ; -0.500       ; 3.819      ; 5.239      ;
; 1.370  ; controller:__controller|ALU_op                       ; datapath:__datapath|T1reg16:__T1|out[12]             ; controller:__controller|ALU_op ; clk         ; -0.500       ; 3.819      ; 5.286      ;
; 1.408  ; controller:__controller|ALU_op                       ; datapath:__datapath|T1reg16:__T1|out[1]              ; controller:__controller|ALU_op ; clk         ; 0.000        ; 3.819      ; 5.824      ;
; 1.684  ; controller:__controller|Mux9_memDataIn               ; controller:__controller|Mux9_memDataIn               ; clk                            ; clk         ; 0.000        ; 0.000      ; 1.905      ;
; 1.693  ; controller:__controller|ALU_op                       ; datapath:__datapath|T1reg16:__T1|out[6]              ; controller:__controller|ALU_op ; clk         ; 0.000        ; 3.819      ; 6.109      ;
; 1.696  ; controller:__controller|Mux5_RF_read2[0]             ; controller:__controller|Mux5_RF_read2[0]             ; clk                            ; clk         ; 0.000        ; 0.000      ; 1.917      ;
; 1.703  ; controller:__controller|counter[2]                   ; controller:__controller|counter[2]                   ; clk                            ; clk         ; 0.000        ; 0.000      ; 1.924      ;
; 1.908  ; controller:__controller|ALU_op                       ; datapath:__datapath|T1reg16:__T1|out[1]              ; controller:__controller|ALU_op ; clk         ; -0.500       ; 3.819      ; 5.824      ;
; 2.170  ; controller:__controller|StateID[2]                   ; controller:__controller|StateID[1]                   ; clk                            ; clk         ; 0.000        ; 0.000      ; 2.391      ;
; 2.193  ; controller:__controller|ALU_op                       ; datapath:__datapath|T1reg16:__T1|out[6]              ; controller:__controller|ALU_op ; clk         ; -0.500       ; 3.819      ; 6.109      ;
; 2.232  ; controller:__controller|wAtmp                        ; controller:__controller|wAtmp                        ; clk                            ; clk         ; 0.000        ; 0.000      ; 2.453      ;
; 2.241  ; controller:__controller|counter[0]                   ; controller:__controller|counter[0]                   ; clk                            ; clk         ; 0.000        ; 0.000      ; 2.462      ;
; 2.338  ; controller:__controller|counter[1]                   ; controller:__controller|counter[1]                   ; clk                            ; clk         ; 0.000        ; 0.000      ; 2.559      ;
; 2.356  ; controller:__controller|counter[1]                   ; controller:__controller|counter[2]                   ; clk                            ; clk         ; 0.000        ; 0.000      ; 2.577      ;
; 2.453  ; memory:__mem|out[11]                                 ; datapath:__datapath|reg16:__IR|out[11]               ; clk                            ; clk         ; 0.000        ; 0.000      ; 2.674      ;
; 2.516  ; memory:__mem|out[6]                                  ; datapath:__datapath|reg16:__IR|out[6]                ; clk                            ; clk         ; 0.000        ; 0.000      ; 2.737      ;
; 2.703  ; controller:__controller|StateID[5]                   ; controller:__controller|StateID[5]                   ; clk                            ; clk         ; 0.000        ; 0.000      ; 2.924      ;
; 2.755  ; controller:__controller|StateID[0]                   ; controller:__controller|StateID[5]                   ; clk                            ; clk         ; 0.000        ; 0.000      ; 2.976      ;
; 2.899  ; datapath:__datapath|reg16:__IR|out[11]               ; datapath:__datapath|reg16:__tmpA|out[1]              ; clk                            ; clk         ; 0.000        ; 0.000      ; 3.120      ;
; 2.944  ; controller:__controller|StateID[0]                   ; controller:__controller|StateID[0]                   ; clk                            ; clk         ; 0.000        ; 0.000      ; 3.165      ;
; 2.966  ; memory:__mem|out[15]                                 ; datapath:__datapath|reg16:__IR|out[15]               ; clk                            ; clk         ; 0.000        ; 0.000      ; 3.187      ;
; 2.981  ; controller:__controller|StateID[2]                   ; controller:__controller|StateID[3]                   ; clk                            ; clk         ; 0.000        ; 0.000      ; 3.202      ;
; 3.022  ; datapath:__datapath|reg16_file:__RF|reg16:r7|out[6]  ; memory:__mem|mem[18][6]                              ; clk                            ; clk         ; 0.000        ; 0.000      ; 3.243      ;
; 3.123  ; controller:__controller|StateID[2]                   ; controller:__controller|StateID[4]                   ; clk                            ; clk         ; 0.000        ; 0.000      ; 3.344      ;
; 3.169  ; controller:__controller|StateID[1]                   ; controller:__controller|Mux1_alu_B[2]                ; clk                            ; clk         ; 0.000        ; 0.000      ; 3.390      ;
; 3.170  ; datapath:__datapath|reg16_file:__RF|reg16:r5|out[3]  ; datapath:__datapath|reg16:__tmpA|out[3]              ; clk                            ; clk         ; 0.000        ; 0.000      ; 3.391      ;
; 3.266  ; memory:__mem|out[10]                                 ; datapath:__datapath|reg16:__IR|out[10]               ; clk                            ; clk         ; 0.000        ; 0.000      ; 3.487      ;
; 3.404  ; datapath:__datapath|reg16_file:__RF|reg16:r2|out[1]  ; datapath:__datapath|reg16:__tmpA|out[1]              ; clk                            ; clk         ; 0.000        ; 0.000      ; 3.625      ;
; 3.417  ; controller:__controller|wAtmp                        ; datapath:__datapath|reg16:__tmpA|out[9]              ; clk                            ; clk         ; 0.000        ; 0.000      ; 3.638      ;
; 3.417  ; controller:__controller|wAtmp                        ; datapath:__datapath|reg16:__tmpA|out[13]             ; clk                            ; clk         ; 0.000        ; 0.000      ; 3.638      ;
; 3.417  ; controller:__controller|wAtmp                        ; datapath:__datapath|reg16:__tmpA|out[2]              ; clk                            ; clk         ; 0.000        ; 0.000      ; 3.638      ;
; 3.440  ; memory:__mem|out[4]                                  ; datapath:__datapath|reg16_file:__RF|reg16:r1|out[4]  ; clk                            ; clk         ; 0.000        ; 0.000      ; 3.661      ;
; 3.442  ; memory:__mem|out[4]                                  ; datapath:__datapath|reg16_file:__RF|reg16:r0|out[4]  ; clk                            ; clk         ; 0.000        ; 0.000      ; 3.663      ;
; 3.445  ; controller:__controller|StateID[3]                   ; controller:__controller|Mux1_alu_B[2]                ; clk                            ; clk         ; 0.000        ; 0.000      ; 3.666      ;
; 3.447  ; controller:__controller|StateID[1]                   ; controller:__controller|StateID[4]                   ; clk                            ; clk         ; 0.000        ; 0.000      ; 3.668      ;
; 3.463  ; datapath:__datapath|reg16_file:__RF|reg16:r2|out[14] ; datapath:__datapath|reg16:__tmpA|out[14]             ; clk                            ; clk         ; 0.000        ; 0.000      ; 3.684      ;
; 3.487  ; memory:__mem|out[5]                                  ; datapath:__datapath|reg16_file:__RF|reg16:r1|out[5]  ; clk                            ; clk         ; 0.000        ; 0.000      ; 3.708      ;
; 3.487  ; memory:__mem|out[5]                                  ; datapath:__datapath|reg16_file:__RF|reg16:r0|out[5]  ; clk                            ; clk         ; 0.000        ; 0.000      ; 3.708      ;
; 3.494  ; controller:__controller|StateID[3]                   ; controller:__controller|StateID[5]                   ; clk                            ; clk         ; 0.000        ; 0.000      ; 3.715      ;
; 3.505  ; controller:__controller|StateID[5]                   ; controller:__controller|Mux6_RF_dataIn               ; clk                            ; clk         ; 0.000        ; 0.000      ; 3.726      ;
; 3.521  ; datapath:__datapath|reg16_file:__RF|reg16:r2|out[6]  ; datapath:__datapath|reg16:__tmpA|out[6]              ; clk                            ; clk         ; 0.000        ; 0.000      ; 3.742      ;
; 3.542  ; memory:__mem|out[14]                                 ; datapath:__datapath|reg16_file:__RF|reg16:r2|out[14] ; clk                            ; clk         ; 0.000        ; 0.000      ; 3.763      ;
; 3.543  ; memory:__mem|out[14]                                 ; datapath:__datapath|reg16_file:__RF|reg16:r5|out[14] ; clk                            ; clk         ; 0.000        ; 0.000      ; 3.764      ;
; 3.610  ; controller:__controller|StateID[3]                   ; controller:__controller|StateID[3]                   ; clk                            ; clk         ; 0.000        ; 0.000      ; 3.831      ;
; 3.679  ; controller:__controller|StateID[3]                   ; controller:__controller|Mux2_alu_A[0]                ; clk                            ; clk         ; 0.000        ; 0.000      ; 3.900      ;
; 3.689  ; controller:__controller|StateID[4]                   ; controller:__controller|Mux3_RF_wen[0]               ; clk                            ; clk         ; 0.000        ; 0.000      ; 3.910      ;
; 3.696  ; controller:__controller|StateID[4]                   ; controller:__controller|Mux2_alu_A[0]                ; clk                            ; clk         ; 0.000        ; 0.000      ; 3.917      ;
; 3.697  ; controller:__controller|StateID[4]                   ; controller:__controller|Mux3_RF_wen[1]               ; clk                            ; clk         ; 0.000        ; 0.000      ; 3.918      ;
; 3.706  ; datapath:__datapath|reg16_file:__RF|reg16:r2|out[3]  ; datapath:__datapath|reg16:__tmpA|out[3]              ; clk                            ; clk         ; 0.000        ; 0.000      ; 3.927      ;
; 3.738  ; datapath:__datapath|reg16_file:__RF|reg16:r7|out[13] ; memory:__mem|mem[17][13]                             ; clk                            ; clk         ; 0.000        ; 0.000      ; 3.959      ;
; 3.777  ; controller:__controller|StateID[2]                   ; controller:__controller|Mux1_alu_B[1]                ; clk                            ; clk         ; 0.000        ; 0.000      ; 3.998      ;
; 3.785  ; memory:__mem|mem[23][13]                             ; memory:__mem|out[13]                                 ; clk                            ; clk         ; 0.000        ; 0.000      ; 4.006      ;
; 3.793  ; controller:__controller|StateID[5]                   ; controller:__controller|StateID[0]                   ; clk                            ; clk         ; 0.000        ; 0.000      ; 4.014      ;
; 3.797  ; controller:__controller|StateID[1]                   ; controller:__controller|Mux1_alu_B[1]                ; clk                            ; clk         ; 0.000        ; 0.000      ; 4.018      ;
; 3.816  ; controller:__controller|StateID[4]                   ; controller:__controller|StateID[5]                   ; clk                            ; clk         ; 0.000        ; 0.000      ; 4.037      ;
; 3.839  ; datapath:__datapath|reg16_file:__RF|reg16:r7|out[14] ; memory:__mem|mem[18][14]                             ; clk                            ; clk         ; 0.000        ; 0.000      ; 4.060      ;
; 3.858  ; datapath:__datapath|reg16_file:__RF|reg16:r5|out[6]  ; datapath:__datapath|reg16:__tmpA|out[6]              ; clk                            ; clk         ; 0.000        ; 0.000      ; 4.079      ;
; 3.896  ; controller:__controller|wIR                          ; datapath:__datapath|reg16:__IR|out[2]                ; clk                            ; clk         ; 0.000        ; 0.000      ; 4.117      ;
; 3.906  ; memory:__mem|out[14]                                 ; datapath:__datapath|reg16:__IR|out[14]               ; clk                            ; clk         ; 0.000        ; 0.000      ; 4.127      ;
; 3.918  ; controller:__controller|StateID[2]                   ; controller:__controller|StateID[0]                   ; clk                            ; clk         ; 0.000        ; 0.000      ; 4.139      ;
; 3.987  ; datapath:__datapath|T1reg16:__T1|out[14]             ; datapath:__datapath|reg16_file:__RF|reg16:r2|out[14] ; clk                            ; clk         ; 0.000        ; 0.000      ; 4.208      ;
; 3.988  ; datapath:__datapath|T1reg16:__T1|out[14]             ; datapath:__datapath|reg16_file:__RF|reg16:r5|out[14] ; clk                            ; clk         ; 0.000        ; 0.000      ; 4.209      ;
; 4.029  ; datapath:__datapath|reg16_file:__RF|reg16:r5|out[8]  ; datapath:__datapath|reg16:__tmpA|out[8]              ; clk                            ; clk         ; 0.000        ; 0.000      ; 4.250      ;
; 4.049  ; controller:__controller|StateID[3]                   ; controller:__controller|Mux1_alu_B[1]                ; clk                            ; clk         ; 0.000        ; 0.000      ; 4.270      ;
; 4.059  ; controller:__controller|StateID[5]                   ; controller:__controller|T1write                      ; clk                            ; clk         ; 0.000        ; 0.000      ; 4.280      ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'controller:__controller|CZ_en'                                                                                                                                                                                     ;
+--------+--------------------------------------------------------------------+-----------------------------------+--------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                          ; To Node                           ; Launch Clock                   ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------+-----------------------------------+--------------------------------+-------------------------------+--------------+------------+------------+
; -1.368 ; controller:__controller|ALU_op                                     ; datapath:__datapath|CZ_reg:__CZ|Z ; controller:__controller|ALU_op ; controller:__controller|CZ_en ; 0.000        ; 6.402      ; 5.410      ;
; -0.868 ; controller:__controller|ALU_op                                     ; datapath:__datapath|CZ_reg:__CZ|Z ; controller:__controller|ALU_op ; controller:__controller|CZ_en ; -0.500       ; 6.402      ; 5.410      ;
; 1.493  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; datapath:__datapath|CZ_reg:__CZ|C ; controller:__controller|ALU_op ; controller:__controller|CZ_en ; 0.000        ; 3.436      ; 4.929      ;
; 5.982  ; datapath:__datapath|reg16:__tmpA|out[1]                            ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 8.065      ;
; 6.002  ; datapath:__datapath|reg16_file:__RF|reg16:r7|out[11]               ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 8.085      ;
; 6.297  ; datapath:__datapath|reg16_file:__RF|reg16:r3|out[9]                ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 8.380      ;
; 6.553  ; datapath:__datapath|reg16_file:__RF|reg16:r2|out[13]               ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 8.636      ;
; 6.712  ; datapath:__datapath|reg16_file:__RF|reg16:r7|out[7]                ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 8.795      ;
; 6.912  ; datapath:__datapath|reg16:__tmpA|out[5]                            ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 8.995      ;
; 7.074  ; datapath:__datapath|reg16:__tmpA|out[2]                            ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 9.157      ;
; 7.146  ; datapath:__datapath|reg16_file:__RF|reg16:r7|out[10]               ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 9.229      ;
; 7.147  ; datapath:__datapath|reg16_file:__RF|reg16:r5|out[8]                ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 9.230      ;
; 7.330  ; datapath:__datapath|reg16_file:__RF|reg16:r7|out[2]                ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 9.413      ;
; 7.482  ; datapath:__datapath|reg16_file:__RF|reg16:r7|out[13]               ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 9.565      ;
; 7.514  ; datapath:__datapath|reg16_file:__RF|reg16:r3|out[11]               ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 9.597      ;
; 7.565  ; datapath:__datapath|reg16_file:__RF|reg16:r7|out[8]                ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 9.648      ;
; 7.578  ; datapath:__datapath|reg16:__tmpA|out[7]                            ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 9.661      ;
; 7.613  ; datapath:__datapath|reg16_file:__RF|reg16:r3|out[13]               ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 9.696      ;
; 7.649  ; datapath:__datapath|reg16:__tmpA|out[4]                            ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 9.732      ;
; 7.683  ; datapath:__datapath|reg16:__IR|out[1]                              ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 9.766      ;
; 7.695  ; datapath:__datapath|reg16_file:__RF|reg16:r3|out[2]                ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 9.778      ;
; 7.798  ; datapath:__datapath|reg16_file:__RF|reg16:r2|out[9]                ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 9.881      ;
; 7.830  ; datapath:__datapath|reg16_file:__RF|reg16:r3|out[10]               ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 9.913      ;
; 7.876  ; datapath:__datapath|reg16_file:__RF|reg16:r3|out[5]                ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 9.959      ;
; 7.928  ; datapath:__datapath|reg16_file:__RF|reg16:r5|out[7]                ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 10.011     ;
; 7.968  ; datapath:__datapath|reg16_file:__RF|reg16:r3|out[7]                ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 10.051     ;
; 8.019  ; datapath:__datapath|reg16_file:__RF|reg16:r3|out[3]                ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 10.102     ;
; 8.019  ; datapath:__datapath|reg16_file:__RF|reg16:r7|out[15]               ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 10.102     ;
; 8.108  ; datapath:__datapath|reg16_file:__RF|reg16:r7|out[1]                ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 10.191     ;
; 8.114  ; datapath:__datapath|reg16_file:__RF|reg16:r5|out[10]               ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 10.197     ;
; 8.219  ; datapath:__datapath|reg16_file:__RF|reg16:r3|out[8]                ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 10.302     ;
; 8.227  ; datapath:__datapath|reg16_file:__RF|reg16:r5|out[15]               ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 10.310     ;
; 8.236  ; datapath:__datapath|reg16_file:__RF|reg16:r5|out[13]               ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 10.319     ;
; 8.262  ; datapath:__datapath|reg16_file:__RF|reg16:r7|out[9]                ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 10.345     ;
; 8.265  ; datapath:__datapath|reg16:__tmpA|out[3]                            ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 10.348     ;
; 8.290  ; datapath:__datapath|reg16:__tmpA|out[9]                            ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 10.373     ;
; 8.389  ; datapath:__datapath|reg16_file:__RF|reg16:r7|out[3]                ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 10.472     ;
; 8.408  ; datapath:__datapath|reg16_file:__RF|reg16:r7|out[14]               ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 10.491     ;
; 8.425  ; datapath:__datapath|reg16:__tmpA|out[15]                           ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 10.508     ;
; 8.465  ; datapath:__datapath|reg16_file:__RF|reg16:r3|out[1]                ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 10.548     ;
; 8.471  ; datapath:__datapath|reg16_file:__RF|reg16:r3|out[6]                ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 10.554     ;
; 8.486  ; controller:__controller|Mux1_alu_B[1]                              ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 10.569     ;
; 8.503  ; datapath:__datapath|reg16:__IR|out[8]                              ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 10.586     ;
; 8.508  ; datapath:__datapath|reg16:__tmpA|out[13]                           ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 10.591     ;
; 8.513  ; datapath:__datapath|reg16:__IR|out[11]                             ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 10.596     ;
; 8.553  ; datapath:__datapath|reg16_file:__RF|reg16:r2|out[11]               ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 10.636     ;
; 8.578  ; controller:__controller|Mux2_alu_A[0]                              ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 10.661     ;
; 8.613  ; datapath:__datapath|reg16_file:__RF|reg16:r4|out[1]                ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 10.696     ;
; 8.623  ; datapath:__datapath|reg16_file:__RF|reg16:r2|out[15]               ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 10.706     ;
; 8.789  ; datapath:__datapath|reg16_file:__RF|reg16:r2|out[14]               ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 10.872     ;
; 8.805  ; datapath:__datapath|reg16:__IR|out[0]                              ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 10.888     ;
; 8.843  ; datapath:__datapath|reg16_file:__RF|reg16:r3|out[15]               ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 10.926     ;
; 8.847  ; datapath:__datapath|reg16_file:__RF|reg16:r4|out[13]               ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 10.930     ;
; 8.927  ; datapath:__datapath|reg16_file:__RF|reg16:r2|out[5]                ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 11.010     ;
; 9.018  ; datapath:__datapath|reg16_file:__RF|reg16:r2|out[1]                ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 11.101     ;
; 9.096  ; datapath:__datapath|reg16_file:__RF|reg16:r2|out[8]                ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 11.179     ;
; 9.146  ; datapath:__datapath|reg16_file:__RF|reg16:r7|out[6]                ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 11.229     ;
; 9.180  ; datapath:__datapath|reg16_file:__RF|reg16:r0|out[9]                ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 11.263     ;
; 9.180  ; datapath:__datapath|reg16_file:__RF|reg16:r2|out[7]                ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 11.263     ;
; 9.236  ; datapath:__datapath|reg16_file:__RF|reg16:r7|out[4]                ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 11.319     ;
; 9.311  ; datapath:__datapath|reg16_file:__RF|reg16:r3|out[4]                ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 11.394     ;
; 9.312  ; controller:__controller|Mux1_alu_B[2]                              ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 11.395     ;
; 9.352  ; datapath:__datapath|reg16_file:__RF|reg16:r4|out[7]                ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 11.435     ;
; 9.355  ; datapath:__datapath|reg16:__tmpA|out[6]                            ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 11.438     ;
; 9.362  ; datapath:__datapath|reg16_file:__RF|reg16:r1|out[13]               ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 11.445     ;
; 9.434  ; datapath:__datapath|reg16:__tmpA|out[10]                           ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 11.517     ;
; 9.446  ; datapath:__datapath|reg16_file:__RF|reg16:r4|out[11]               ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 11.529     ;
; 9.469  ; datapath:__datapath|reg16_file:__RF|reg16:r7|out[5]                ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 11.552     ;
; 9.474  ; datapath:__datapath|reg16_file:__RF|reg16:r3|out[0]                ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 11.557     ;
; 9.496  ; datapath:__datapath|reg16:__IR|out[3]                              ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 11.579     ;
; 9.504  ; datapath:__datapath|reg16:__tmpA|out[14]                           ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 11.587     ;
; 9.514  ; controller:__controller|Mux2_alu_A[1]                              ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 11.597     ;
; 9.554  ; datapath:__datapath|reg16_file:__RF|reg16:r5|out[11]               ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 11.637     ;
; 9.556  ; controller:__controller|counter[1]                                 ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 11.639     ;
; 9.571  ; datapath:__datapath|reg16_file:__RF|reg16:r5|out[14]               ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 11.654     ;
; 9.596  ; datapath:__datapath|reg16_file:__RF|reg16:r7|out[12]               ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 11.679     ;
; 9.596  ; controller:__controller|Mux1_alu_B[0]                              ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 11.679     ;
; 9.624  ; datapath:__datapath|reg16_file:__RF|reg16:r4|out[9]                ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 11.707     ;
; 9.654  ; datapath:__datapath|reg16:__IR|out[4]                              ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 11.737     ;
; 9.679  ; datapath:__datapath|reg16_file:__RF|reg16:r4|out[8]                ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 11.762     ;
; 9.695  ; datapath:__datapath|reg16_file:__RF|reg16:r2|out[10]               ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 11.778     ;
; 9.703  ; datapath:__datapath|reg16_file:__RF|reg16:r2|out[6]                ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 11.786     ;
; 9.764  ; controller:__controller|Mux2_alu_A[2]                              ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 11.847     ;
; 9.764  ; controller:__controller|Mux5_RF_read2[0]                           ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 11.847     ;
; 9.810  ; datapath:__datapath|reg16_file:__RF|reg16:r5|out[4]                ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 11.893     ;
; 9.843  ; datapath:__datapath|reg16_file:__RF|reg16:r4|out[10]               ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 11.926     ;
; 9.876  ; datapath:__datapath|reg16_file:__RF|reg16:r3|out[14]               ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 11.959     ;
; 9.976  ; datapath:__datapath|reg16_file:__RF|reg16:r3|out[12]               ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 12.059     ;
; 9.988  ; datapath:__datapath|reg16:__tmpA|out[8]                            ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 12.071     ;
; 9.990  ; datapath:__datapath|reg16_file:__RF|reg16:r5|out[12]               ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 12.073     ;
; 10.019 ; datapath:__datapath|reg16_file:__RF|reg16:r0|out[10]               ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 12.102     ;
; 10.024 ; datapath:__datapath|reg16_file:__RF|reg16:r6|out[7]                ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 12.107     ;
; 10.040 ; datapath:__datapath|reg16_file:__RF|reg16:r5|out[6]                ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 12.123     ;
; 10.062 ; controller:__controller|Mux5_RF_read2[1]                           ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 12.145     ;
; 10.091 ; datapath:__datapath|reg16:__IR|out[10]                             ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 12.174     ;
; 10.099 ; datapath:__datapath|reg16_file:__RF|reg16:r5|out[2]                ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 12.182     ;
; 10.157 ; datapath:__datapath|reg16_file:__RF|reg16:r0|out[8]                ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 12.240     ;
; 10.194 ; datapath:__datapath|reg16_file:__RF|reg16:r0|out[7]                ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 12.277     ;
; 10.196 ; datapath:__datapath|reg16_file:__RF|reg16:r2|out[2]                ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 12.279     ;
; 10.209 ; datapath:__datapath|reg16_file:__RF|reg16:r5|out[9]                ; datapath:__datapath|CZ_reg:__CZ|Z ; clk                            ; controller:__controller|CZ_en ; -0.500       ; 2.583      ; 12.292     ;
+--------+--------------------------------------------------------------------+-----------------------------------+--------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'controller:__controller|ALU_op'                                                                                                                                                                                      ;
+--------+------------------------------------------------------+--------------------------------------------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                                            ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+--------------------------------------------------------------------+--------------+--------------------------------+--------------+------------+------------+
; 8.030  ; datapath:__datapath|reg16_file:__RF|reg16:r5|out[15] ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 6.672      ;
; 8.044  ; datapath:__datapath|reg16:__tmpA|out[5]              ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 6.686      ;
; 8.084  ; datapath:__datapath|reg16_file:__RF|reg16:r7|out[14] ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 6.726      ;
; 8.162  ; datapath:__datapath|reg16_file:__RF|reg16:r3|out[9]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 6.804      ;
; 8.168  ; datapath:__datapath|reg16:__tmpA|out[1]              ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 6.810      ;
; 8.225  ; datapath:__datapath|reg16_file:__RF|reg16:r7|out[7]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 6.867      ;
; 8.227  ; datapath:__datapath|reg16_file:__RF|reg16:r2|out[13] ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 6.869      ;
; 8.228  ; datapath:__datapath|reg16:__tmpA|out[15]             ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 6.870      ;
; 8.285  ; datapath:__datapath|reg16:__tmpA|out[3]              ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 6.927      ;
; 8.426  ; datapath:__datapath|reg16_file:__RF|reg16:r2|out[15] ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 7.068      ;
; 8.492  ; datapath:__datapath|reg16_file:__RF|reg16:r7|out[8]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 7.134      ;
; 8.538  ; datapath:__datapath|reg16_file:__RF|reg16:r7|out[2]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 7.180      ;
; 8.574  ; datapath:__datapath|reg16:__tmpA|out[2]              ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 7.216      ;
; 8.632  ; datapath:__datapath|reg16:__tmpA|out[4]              ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 7.274      ;
; 8.650  ; datapath:__datapath|reg16_file:__RF|reg16:r3|out[3]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 7.292      ;
; 8.657  ; datapath:__datapath|reg16_file:__RF|reg16:r7|out[15] ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 7.299      ;
; 8.802  ; datapath:__datapath|reg16_file:__RF|reg16:r7|out[10] ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 7.444      ;
; 8.824  ; datapath:__datapath|reg16_file:__RF|reg16:r7|out[11] ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 7.466      ;
; 8.843  ; datapath:__datapath|reg16:__tmpA|out[9]              ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 7.485      ;
; 8.860  ; datapath:__datapath|reg16_file:__RF|reg16:r2|out[14] ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 7.502      ;
; 8.903  ; datapath:__datapath|reg16_file:__RF|reg16:r3|out[2]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 7.545      ;
; 9.020  ; datapath:__datapath|reg16_file:__RF|reg16:r7|out[3]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 7.662      ;
; 9.086  ; datapath:__datapath|reg16:__IR|out[0]                ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 7.728      ;
; 9.146  ; datapath:__datapath|reg16_file:__RF|reg16:r3|out[8]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 7.788      ;
; 9.287  ; datapath:__datapath|reg16_file:__RF|reg16:r3|out[13] ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 7.929      ;
; 9.292  ; datapath:__datapath|reg16_file:__RF|reg16:r7|out[13] ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 7.934      ;
; 9.294  ; datapath:__datapath|reg16_file:__RF|reg16:r5|out[8]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 7.936      ;
; 9.343  ; datapath:__datapath|reg16_file:__RF|reg16:r3|out[0]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 7.985      ;
; 9.401  ; datapath:__datapath|reg16_file:__RF|reg16:r5|out[12] ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 8.043      ;
; 9.412  ; datapath:__datapath|reg16_file:__RF|reg16:r3|out[5]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 8.054      ;
; 9.441  ; datapath:__datapath|reg16_file:__RF|reg16:r5|out[7]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 8.083      ;
; 9.474  ; datapath:__datapath|reg16_file:__RF|reg16:r3|out[15] ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 8.116      ;
; 9.481  ; datapath:__datapath|reg16_file:__RF|reg16:r3|out[7]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 8.123      ;
; 9.486  ; datapath:__datapath|reg16_file:__RF|reg16:r3|out[10] ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 8.128      ;
; 9.516  ; datapath:__datapath|reg16:__IR|out[3]                ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 8.158      ;
; 9.552  ; datapath:__datapath|reg16_file:__RF|reg16:r3|out[14] ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 8.194      ;
; 9.575  ; datapath:__datapath|reg16:__tmpA|out[14]             ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 8.217      ;
; 9.639  ; datapath:__datapath|reg16_file:__RF|reg16:r7|out[4]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 8.281      ;
; 9.642  ; datapath:__datapath|reg16_file:__RF|reg16:r5|out[14] ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 8.284      ;
; 9.649  ; controller:__controller|Mux1_alu_B[1]                ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 8.291      ;
; 9.663  ; datapath:__datapath|reg16_file:__RF|reg16:r2|out[9]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 8.305      ;
; 9.714  ; datapath:__datapath|reg16_file:__RF|reg16:r3|out[4]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 8.356      ;
; 9.854  ; datapath:__datapath|reg16_file:__RF|reg16:r5|out[10] ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 8.496      ;
; 9.869  ; datapath:__datapath|reg16:__IR|out[1]                ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 8.511      ;
; 9.897  ; datapath:__datapath|reg16_file:__RF|reg16:r7|out[1]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 8.539      ;
; 9.910  ; datapath:__datapath|reg16_file:__RF|reg16:r5|out[13] ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 8.552      ;
; 10.057 ; datapath:__datapath|reg16:__IR|out[4]                ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 8.699      ;
; 10.127 ; datapath:__datapath|reg16_file:__RF|reg16:r7|out[9]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 8.769      ;
; 10.182 ; datapath:__datapath|reg16:__tmpA|out[13]             ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 8.824      ;
; 10.254 ; datapath:__datapath|reg16_file:__RF|reg16:r3|out[1]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 8.896      ;
; 10.264 ; datapath:__datapath|reg16_file:__RF|reg16:r7|out[12] ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 8.906      ;
; 10.277 ; datapath:__datapath|reg16_file:__RF|reg16:r3|out[6]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 8.919      ;
; 10.315 ; controller:__controller|Mux2_alu_A[1]                ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 8.957      ;
; 10.336 ; datapath:__datapath|reg16_file:__RF|reg16:r3|out[11] ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 8.978      ;
; 10.402 ; datapath:__datapath|reg16_file:__RF|reg16:r4|out[1]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 9.044      ;
; 10.444 ; datapath:__datapath|reg16_file:__RF|reg16:r2|out[5]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 9.086      ;
; 10.453 ; datapath:__datapath|reg16:__IR|out[8]                ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 9.095      ;
; 10.518 ; datapath:__datapath|reg16:__tmpA|out[7]              ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 9.160      ;
; 10.606 ; datapath:__datapath|reg16_file:__RF|reg16:r4|out[8]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 9.248      ;
; 10.620 ; datapath:__datapath|reg16:__tmpA|out[12]             ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 9.262      ;
; 10.640 ; datapath:__datapath|reg16_file:__RF|reg16:r2|out[0]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 9.282      ;
; 10.644 ; datapath:__datapath|reg16_file:__RF|reg16:r3|out[12] ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 9.286      ;
; 10.657 ; datapath:__datapath|reg16_file:__RF|reg16:r4|out[13] ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 9.299      ;
; 10.675 ; datapath:__datapath|reg16:__tmpA|out[0]              ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 9.317      ;
; 10.693 ; datapath:__datapath|reg16_file:__RF|reg16:r2|out[7]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 9.335      ;
; 10.699 ; datapath:__datapath|reg16:__IR|out[11]               ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 9.341      ;
; 10.705 ; controller:__controller|Mux1_alu_B[2]                ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 9.347      ;
; 10.725 ; controller:__controller|Mux2_alu_A[0]                ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 9.367      ;
; 10.762 ; datapath:__datapath|reg16_file:__RF|reg16:r5|out[9]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 9.404      ;
; 10.773 ; datapath:__datapath|reg16_file:__RF|reg16:r5|out[11] ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 9.415      ;
; 10.793 ; datapath:__datapath|reg16_file:__RF|reg16:r5|out[4]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 9.435      ;
; 10.836 ; datapath:__datapath|reg16_file:__RF|reg16:r5|out[0]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 9.478      ;
; 10.850 ; datapath:__datapath|reg16:__tmpA|out[6]              ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 9.492      ;
; 10.865 ; datapath:__datapath|reg16_file:__RF|reg16:r4|out[7]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 9.507      ;
; 10.942 ; controller:__controller|Mux1_alu_B[0]                ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 9.584      ;
; 10.952 ; datapath:__datapath|reg16_file:__RF|reg16:r7|out[6]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 9.594      ;
; 10.958 ; datapath:__datapath|reg16_file:__RF|reg16:r6|out[3]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 9.600      ;
; 11.005 ; datapath:__datapath|reg16_file:__RF|reg16:r7|out[5]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 9.647      ;
; 11.007 ; datapath:__datapath|reg16:__IR|out[10]               ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 9.649      ;
; 11.036 ; datapath:__datapath|reg16_file:__RF|reg16:r1|out[13] ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 9.678      ;
; 11.045 ; datapath:__datapath|reg16_file:__RF|reg16:r0|out[9]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 9.687      ;
; 11.084 ; datapath:__datapath|reg16_file:__RF|reg16:r0|out[8]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 9.726      ;
; 11.148 ; datapath:__datapath|reg16_file:__RF|reg16:r6|out[15] ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 9.790      ;
; 11.174 ; datapath:__datapath|reg16:__tmpA|out[10]             ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 9.816      ;
; 11.193 ; datapath:__datapath|reg16_file:__RF|reg16:r2|out[4]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 9.835      ;
; 11.198 ; datapath:__datapath|reg16_file:__RF|reg16:r2|out[6]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 9.840      ;
; 11.204 ; datapath:__datapath|reg16_file:__RF|reg16:r2|out[1]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 9.846      ;
; 11.243 ; datapath:__datapath|reg16_file:__RF|reg16:r2|out[8]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 9.885      ;
; 11.277 ; datapath:__datapath|reg16_file:__RF|reg16:r2|out[12] ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 9.919      ;
; 11.296 ; datapath:__datapath|reg16_file:__RF|reg16:r4|out[14] ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 9.938      ;
; 11.307 ; datapath:__datapath|reg16_file:__RF|reg16:r5|out[2]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 9.949      ;
; 11.325 ; datapath:__datapath|reg16_file:__RF|reg16:r4|out[15] ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 9.967      ;
; 11.345 ; controller:__controller|counter[1]                   ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 9.987      ;
; 11.375 ; datapath:__datapath|reg16_file:__RF|reg16:r2|out[11] ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 10.017     ;
; 11.392 ; datapath:__datapath|reg16:__IR|out[5]                ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 10.034     ;
; 11.435 ; datapath:__datapath|reg16_file:__RF|reg16:r2|out[10] ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 10.077     ;
; 11.470 ; datapath:__datapath|reg16_file:__RF|reg16:r1|out[3]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 10.112     ;
; 11.489 ; datapath:__datapath|reg16_file:__RF|reg16:r4|out[9]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 10.131     ;
; 11.499 ; datapath:__datapath|reg16_file:__RF|reg16:r4|out[10] ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 10.141     ;
; 11.535 ; datapath:__datapath|reg16_file:__RF|reg16:r5|out[6]  ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ; clk          ; controller:__controller|ALU_op ; -0.500       ; -0.858     ; 10.177     ;
+--------+------------------------------------------------------+--------------------------------------------------------------------+--------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'clk'                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; clk   ; Rise       ; clk                                      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Fall       ; controller:__controller|ALU_op           ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Fall       ; controller:__controller|ALU_op           ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Fall       ; controller:__controller|CZ_en            ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Fall       ; controller:__controller|CZ_en            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Fall       ; controller:__controller|Mux1_alu_B[0]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Fall       ; controller:__controller|Mux1_alu_B[0]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Fall       ; controller:__controller|Mux1_alu_B[1]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Fall       ; controller:__controller|Mux1_alu_B[1]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Fall       ; controller:__controller|Mux1_alu_B[2]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Fall       ; controller:__controller|Mux1_alu_B[2]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Fall       ; controller:__controller|Mux2_alu_A[0]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Fall       ; controller:__controller|Mux2_alu_A[0]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Fall       ; controller:__controller|Mux2_alu_A[1]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Fall       ; controller:__controller|Mux2_alu_A[1]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Fall       ; controller:__controller|Mux2_alu_A[2]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Fall       ; controller:__controller|Mux2_alu_A[2]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Fall       ; controller:__controller|Mux3_RF_wen[0]   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Fall       ; controller:__controller|Mux3_RF_wen[0]   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Fall       ; controller:__controller|Mux3_RF_wen[1]   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Fall       ; controller:__controller|Mux3_RF_wen[1]   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Fall       ; controller:__controller|Mux4_RF_wadd[0]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Fall       ; controller:__controller|Mux4_RF_wadd[0]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Fall       ; controller:__controller|Mux4_RF_wadd[1]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Fall       ; controller:__controller|Mux4_RF_wadd[1]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Fall       ; controller:__controller|Mux4_RF_wadd[2]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Fall       ; controller:__controller|Mux4_RF_wadd[2]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Fall       ; controller:__controller|Mux5_RF_read2[0] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Fall       ; controller:__controller|Mux5_RF_read2[0] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Fall       ; controller:__controller|Mux5_RF_read2[1] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Fall       ; controller:__controller|Mux5_RF_read2[1] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Fall       ; controller:__controller|Mux6_RF_dataIn   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Fall       ; controller:__controller|Mux6_RF_dataIn   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Fall       ; controller:__controller|Mux9_memDataIn   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Fall       ; controller:__controller|Mux9_memDataIn   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Fall       ; controller:__controller|StateID[0]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Fall       ; controller:__controller|StateID[0]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Fall       ; controller:__controller|StateID[1]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Fall       ; controller:__controller|StateID[1]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Fall       ; controller:__controller|StateID[2]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Fall       ; controller:__controller|StateID[2]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Fall       ; controller:__controller|StateID[3]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Fall       ; controller:__controller|StateID[3]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Fall       ; controller:__controller|StateID[4]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Fall       ; controller:__controller|StateID[4]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Fall       ; controller:__controller|StateID[5]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Fall       ; controller:__controller|StateID[5]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Fall       ; controller:__controller|T1write          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Fall       ; controller:__controller|T1write          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Fall       ; controller:__controller|counter[0]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Fall       ; controller:__controller|counter[0]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Fall       ; controller:__controller|counter[1]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Fall       ; controller:__controller|counter[1]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Fall       ; controller:__controller|counter[2]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Fall       ; controller:__controller|counter[2]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Fall       ; controller:__controller|wAtmp            ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Fall       ; controller:__controller|wAtmp            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Fall       ; controller:__controller|wIR              ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Fall       ; controller:__controller|wIR              ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Fall       ; datapath:__datapath|T1reg16:__T1|out[0]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Fall       ; datapath:__datapath|T1reg16:__T1|out[0]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Fall       ; datapath:__datapath|T1reg16:__T1|out[10] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Fall       ; datapath:__datapath|T1reg16:__T1|out[10] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Fall       ; datapath:__datapath|T1reg16:__T1|out[11] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Fall       ; datapath:__datapath|T1reg16:__T1|out[11] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Fall       ; datapath:__datapath|T1reg16:__T1|out[12] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Fall       ; datapath:__datapath|T1reg16:__T1|out[12] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Fall       ; datapath:__datapath|T1reg16:__T1|out[13] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Fall       ; datapath:__datapath|T1reg16:__T1|out[13] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Fall       ; datapath:__datapath|T1reg16:__T1|out[14] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Fall       ; datapath:__datapath|T1reg16:__T1|out[14] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Fall       ; datapath:__datapath|T1reg16:__T1|out[15] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Fall       ; datapath:__datapath|T1reg16:__T1|out[15] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Fall       ; datapath:__datapath|T1reg16:__T1|out[1]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Fall       ; datapath:__datapath|T1reg16:__T1|out[1]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Fall       ; datapath:__datapath|T1reg16:__T1|out[2]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Fall       ; datapath:__datapath|T1reg16:__T1|out[2]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Fall       ; datapath:__datapath|T1reg16:__T1|out[3]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Fall       ; datapath:__datapath|T1reg16:__T1|out[3]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Fall       ; datapath:__datapath|T1reg16:__T1|out[4]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Fall       ; datapath:__datapath|T1reg16:__T1|out[4]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Fall       ; datapath:__datapath|T1reg16:__T1|out[5]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Fall       ; datapath:__datapath|T1reg16:__T1|out[5]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Fall       ; datapath:__datapath|T1reg16:__T1|out[6]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Fall       ; datapath:__datapath|T1reg16:__T1|out[6]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Fall       ; datapath:__datapath|T1reg16:__T1|out[7]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Fall       ; datapath:__datapath|T1reg16:__T1|out[7]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Fall       ; datapath:__datapath|T1reg16:__T1|out[8]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Fall       ; datapath:__datapath|T1reg16:__T1|out[8]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Fall       ; datapath:__datapath|T1reg16:__T1|out[9]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Fall       ; datapath:__datapath|T1reg16:__T1|out[9]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Fall       ; datapath:__datapath|reg16:__IR|out[0]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Fall       ; datapath:__datapath|reg16:__IR|out[0]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Fall       ; datapath:__datapath|reg16:__IR|out[10]   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Fall       ; datapath:__datapath|reg16:__IR|out[10]   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Fall       ; datapath:__datapath|reg16:__IR|out[11]   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Fall       ; datapath:__datapath|reg16:__IR|out[11]   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Fall       ; datapath:__datapath|reg16:__IR|out[12]   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Fall       ; datapath:__datapath|reg16:__IR|out[12]   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Fall       ; datapath:__datapath|reg16:__IR|out[13]   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'controller:__controller|ALU_op'                                                                                                                       ;
+-------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                                             ;
+-------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:__controller|ALU_op ; Rise       ; __controller|ALU_op|regout                                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:__controller|ALU_op ; Rise       ; __controller|ALU_op|regout                                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:__controller|ALU_op ; Rise       ; __datapath|__alu|__carry_gen|tmp_carry|datab                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:__controller|ALU_op ; Rise       ; __datapath|__alu|__carry_gen|tmp_carry|datab                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:__controller|ALU_op ; Rise       ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:__controller|ALU_op ; Rise       ; datapath:__datapath|alu:__alu|carry_generate:__carry_gen|tmp_carry ;
+-------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'controller:__controller|CZ_en'                                                                                      ;
+-------+--------------+----------------+------------------+-------------------------------+------------+-----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                            ;
+-------+--------------+----------------+------------------+-------------------------------+------------+-----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:__controller|CZ_en ; Rise       ; __controller|CZ_en|regout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:__controller|CZ_en ; Rise       ; __controller|CZ_en|regout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:__controller|CZ_en ; Rise       ; __datapath|__CZ|C|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:__controller|CZ_en ; Rise       ; __datapath|__CZ|C|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:__controller|CZ_en ; Rise       ; __datapath|__CZ|Z|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:__controller|CZ_en ; Rise       ; __datapath|__CZ|Z|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:__controller|CZ_en ; Rise       ; datapath:__datapath|CZ_reg:__CZ|C ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:__controller|CZ_en ; Rise       ; datapath:__datapath|CZ_reg:__CZ|C ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:__controller|CZ_en ; Rise       ; datapath:__datapath|CZ_reg:__CZ|Z ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:__controller|CZ_en ; Rise       ; datapath:__datapath|CZ_reg:__CZ|Z ;
+-------+--------------+----------------+------------------+-------------------------------+------------+-----------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; proc_rst  ; clk        ; 10.779 ; 10.779 ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; proc_rst  ; clk        ; -3.501 ; -3.501 ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; StateID[*]  ; clk        ; 9.850 ; 9.850 ; Fall       ; clk             ;
;  StateID[0] ; clk        ; 9.850 ; 9.850 ; Fall       ; clk             ;
;  StateID[1] ; clk        ; 9.318 ; 9.318 ; Fall       ; clk             ;
;  StateID[2] ; clk        ; 9.435 ; 9.435 ; Fall       ; clk             ;
;  StateID[3] ; clk        ; 9.215 ; 9.215 ; Fall       ; clk             ;
;  StateID[4] ; clk        ; 9.305 ; 9.305 ; Fall       ; clk             ;
;  StateID[5] ; clk        ; 8.782 ; 8.782 ; Fall       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; StateID[*]  ; clk        ; 8.782 ; 8.782 ; Fall       ; clk             ;
;  StateID[0] ; clk        ; 9.850 ; 9.850 ; Fall       ; clk             ;
;  StateID[1] ; clk        ; 9.318 ; 9.318 ; Fall       ; clk             ;
;  StateID[2] ; clk        ; 9.435 ; 9.435 ; Fall       ; clk             ;
;  StateID[3] ; clk        ; 9.215 ; 9.215 ; Fall       ; clk             ;
;  StateID[4] ; clk        ; 9.305 ; 9.305 ; Fall       ; clk             ;
;  StateID[5] ; clk        ; 8.782 ; 8.782 ; Fall       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                             ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; clk                            ; clk                            ; 0        ; 0        ; 0        ; 60674    ;
; controller:__controller|ALU_op ; clk                            ; 0        ; 0        ; 18       ; 18       ;
; controller:__controller|CZ_en  ; clk                            ; 0        ; 0        ; 257      ; 1        ;
; clk                            ; controller:__controller|ALU_op ; 0        ; 1834     ; 0        ; 0        ;
; clk                            ; controller:__controller|CZ_en  ; 0        ; 16719    ; 0        ; 0        ;
; controller:__controller|ALU_op ; controller:__controller|CZ_en  ; 17       ; 16       ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                              ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; clk                            ; clk                            ; 0        ; 0        ; 0        ; 60674    ;
; controller:__controller|ALU_op ; clk                            ; 0        ; 0        ; 18       ; 18       ;
; controller:__controller|CZ_en  ; clk                            ; 0        ; 0        ; 257      ; 1        ;
; clk                            ; controller:__controller|ALU_op ; 0        ; 1834     ; 0        ; 0        ;
; clk                            ; controller:__controller|CZ_en  ; 0        ; 16719    ; 0        ; 0        ;
; controller:__controller|ALU_op ; controller:__controller|CZ_en  ; 17       ; 16       ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 93    ; 93   ;
; Unconstrained Output Ports      ; 6     ; 6    ;
; Unconstrained Output Port Paths ; 6     ; 6    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Thu Oct 22 11:55:17 2015
Info: Command: quartus_sta RISC15 -c RISC15
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Warning (335093): TimeQuest Timing Analyzer is analyzing 3 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'RISC15.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name controller:__controller|CZ_en controller:__controller|CZ_en
    Info (332105): create_clock -period 1.000 -name controller:__controller|ALU_op controller:__controller|ALU_op
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -22.302
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -22.302             -24.944 controller:__controller|CZ_en 
    Info (332119):   -20.321          -11832.084 clk 
    Info (332119):   -19.662             -19.662 controller:__controller|ALU_op 
Info (332146): Worst-case hold slack is -2.546
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.546              -7.682 clk 
    Info (332119):    -1.368              -1.368 controller:__controller|CZ_en 
    Info (332119):     8.030               0.000 controller:__controller|ALU_op 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.289
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.289              -2.289 clk 
    Info (332119):     0.500               0.000 controller:__controller|ALU_op 
    Info (332119):     0.500               0.000 controller:__controller|CZ_en 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 330 megabytes
    Info: Processing ended: Thu Oct 22 11:55:22 2015
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:05


