TimeQuest Timing Analyzer report for triggerJK1
Thu May 11 14:01:05 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Setup: 'trigger_module:U1|CLK1'
 14. Slow 1200mV 85C Model Hold: 'CLK'
 15. Slow 1200mV 85C Model Hold: 'trigger_module:U1|CLK1'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'trigger_module:U1|CLK1'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'CLK'
 30. Slow 1200mV 0C Model Setup: 'trigger_module:U1|CLK1'
 31. Slow 1200mV 0C Model Hold: 'CLK'
 32. Slow 1200mV 0C Model Hold: 'trigger_module:U1|CLK1'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'trigger_module:U1|CLK1'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Report
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'CLK'
 46. Fast 1200mV 0C Model Setup: 'trigger_module:U1|CLK1'
 47. Fast 1200mV 0C Model Hold: 'CLK'
 48. Fast 1200mV 0C Model Hold: 'trigger_module:U1|CLK1'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'trigger_module:U1|CLK1'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Report
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Signal Integrity Metrics (Slow 1200mv 0c Model)
 64. Signal Integrity Metrics (Slow 1200mv 85c Model)
 65. Signal Integrity Metrics (Fast 1200mv 0c Model)
 66. Setup Transfers
 67. Hold Transfers
 68. Report TCCS
 69. Report RSKM
 70. Unconstrained Paths
 71. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; triggerJK1                                                         ;
; Device Family      ; Cyclone IV E                                                       ;
; Device Name        ; EP4CE6F17C8                                                        ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Enabled                                                            ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                         ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; Clock Name             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                    ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; CLK                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                    ;
; trigger_module:U1|CLK1 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { trigger_module:U1|CLK1 } ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                    ;
+------------+-----------------+------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name             ; Note                                                          ;
+------------+-----------------+------------------------+---------------------------------------------------------------+
; 257.6 MHz  ; 250.0 MHz       ; CLK                    ; limit due to minimum period restriction (max I/O toggle rate) ;
; 637.76 MHz ; 402.09 MHz      ; trigger_module:U1|CLK1 ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary             ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; CLK                    ; -2.882 ; -40.438       ;
; trigger_module:U1|CLK1 ; -0.568 ; -2.324        ;
+------------------------+--------+---------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary              ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; CLK                    ; -0.014 ; -0.014        ;
; trigger_module:U1|CLK1 ; 0.519  ; 0.000         ;
+------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+------------------------+--------+-----------------+
; Clock                  ; Slack  ; End Point TNS   ;
+------------------------+--------+-----------------+
; CLK                    ; -3.000 ; -35.714         ;
; trigger_module:U1|CLK1 ; -1.487 ; -11.896         ;
+------------------------+--------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                       ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -2.882 ; trigger_module:U1|Count[5]  ; trigger_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.077     ; 3.806      ;
; -2.873 ; trigger_module:U1|Count[4]  ; trigger_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.077     ; 3.797      ;
; -2.872 ; trigger_module:U1|Count[0]  ; trigger_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.077     ; 3.796      ;
; -2.858 ; trigger_module:U1|Count[2]  ; trigger_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.077     ; 3.782      ;
; -2.788 ; trigger_module:U1|Count[8]  ; trigger_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.077     ; 3.712      ;
; -2.755 ; trigger_module:U1|Count[7]  ; trigger_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.077     ; 3.679      ;
; -2.746 ; trigger_module:U1|Count[1]  ; trigger_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.077     ; 3.670      ;
; -2.642 ; trigger_module:U1|Count[0]  ; trigger_module:U1|Count[17] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 3.566      ;
; -2.620 ; trigger_module:U1|Count[6]  ; trigger_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.077     ; 3.544      ;
; -2.602 ; trigger_module:U1|Count[1]  ; trigger_module:U1|Count[17] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 3.526      ;
; -2.597 ; trigger_module:U1|Count[3]  ; trigger_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.077     ; 3.521      ;
; -2.531 ; trigger_module:U1|Count[11] ; trigger_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.451      ;
; -2.524 ; trigger_module:U1|Count[4]  ; trigger_module:U1|Count[8]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.444      ;
; -2.524 ; trigger_module:U1|Count[4]  ; trigger_module:U1|Count[6]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.444      ;
; -2.520 ; trigger_module:U1|Count[5]  ; trigger_module:U1|Count[8]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.440      ;
; -2.520 ; trigger_module:U1|Count[5]  ; trigger_module:U1|Count[6]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.440      ;
; -2.503 ; trigger_module:U1|Count[0]  ; trigger_module:U1|Count[8]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.423      ;
; -2.503 ; trigger_module:U1|Count[0]  ; trigger_module:U1|Count[6]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.423      ;
; -2.502 ; trigger_module:U1|Count[9]  ; trigger_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.077     ; 3.426      ;
; -2.502 ; trigger_module:U1|Count[2]  ; trigger_module:U1|Count[8]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.422      ;
; -2.502 ; trigger_module:U1|Count[2]  ; trigger_module:U1|Count[6]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.422      ;
; -2.499 ; trigger_module:U1|Count[2]  ; trigger_module:U1|Count[17] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 3.423      ;
; -2.468 ; trigger_module:U1|Count[1]  ; trigger_module:U1|Count[16] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 3.392      ;
; -2.454 ; trigger_module:U1|Count[3]  ; trigger_module:U1|Count[17] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 3.378      ;
; -2.441 ; trigger_module:U1|Count[8]  ; trigger_module:U1|Count[8]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.361      ;
; -2.441 ; trigger_module:U1|Count[8]  ; trigger_module:U1|Count[6]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.361      ;
; -2.433 ; trigger_module:U1|Count[13] ; trigger_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.353      ;
; -2.424 ; trigger_module:U1|Count[12] ; trigger_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.344      ;
; -2.417 ; trigger_module:U1|Count[1]  ; trigger_module:U1|Count[10] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 3.341      ;
; -2.408 ; trigger_module:U1|Count[7]  ; trigger_module:U1|Count[8]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.328      ;
; -2.408 ; trigger_module:U1|Count[7]  ; trigger_module:U1|Count[6]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.328      ;
; -2.395 ; trigger_module:U1|Count[1]  ; trigger_module:U1|Count[8]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.315      ;
; -2.395 ; trigger_module:U1|Count[1]  ; trigger_module:U1|Count[6]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.315      ;
; -2.379 ; trigger_module:U1|Count[0]  ; trigger_module:U1|Count[16] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 3.303      ;
; -2.352 ; trigger_module:U1|Count[4]  ; trigger_module:U1|Count[17] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 3.276      ;
; -2.344 ; trigger_module:U1|Count[1]  ; trigger_module:U1|Count[20] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 3.268      ;
; -2.329 ; trigger_module:U1|Count[10] ; trigger_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.249      ;
; -2.328 ; trigger_module:U1|Count[0]  ; trigger_module:U1|Count[10] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 3.252      ;
; -2.320 ; trigger_module:U1|Count[3]  ; trigger_module:U1|Count[16] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 3.244      ;
; -2.308 ; trigger_module:U1|Count[5]  ; trigger_module:U1|Count[17] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 3.232      ;
; -2.273 ; trigger_module:U1|Count[6]  ; trigger_module:U1|Count[8]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.193      ;
; -2.273 ; trigger_module:U1|Count[6]  ; trigger_module:U1|Count[6]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.193      ;
; -2.269 ; trigger_module:U1|Count[3]  ; trigger_module:U1|Count[10] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 3.193      ;
; -2.255 ; trigger_module:U1|Count[0]  ; trigger_module:U1|Count[20] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 3.179      ;
; -2.250 ; trigger_module:U1|Count[3]  ; trigger_module:U1|Count[8]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.170      ;
; -2.250 ; trigger_module:U1|Count[3]  ; trigger_module:U1|Count[6]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.170      ;
; -2.242 ; trigger_module:U1|Count[5]  ; trigger_module:U1|Count[11] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 3.166      ;
; -2.241 ; trigger_module:U1|Count[5]  ; trigger_module:U1|Count[16] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 3.165      ;
; -2.233 ; trigger_module:U1|Count[4]  ; trigger_module:U1|Count[11] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 3.157      ;
; -2.232 ; trigger_module:U1|Count[0]  ; trigger_module:U1|Count[11] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 3.156      ;
; -2.232 ; trigger_module:U1|Count[4]  ; trigger_module:U1|Count[16] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 3.156      ;
; -2.225 ; trigger_module:U1|Count[2]  ; trigger_module:U1|Count[16] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 3.149      ;
; -2.222 ; trigger_module:U1|Count[0]  ; trigger_module:U1|Count[19] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 3.146      ;
; -2.222 ; trigger_module:U1|Count[14] ; trigger_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.142      ;
; -2.218 ; trigger_module:U1|Count[2]  ; trigger_module:U1|Count[11] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 3.142      ;
; -2.205 ; trigger_module:U1|Count[10] ; trigger_module:U1|Count[17] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.125      ;
; -2.205 ; trigger_module:U1|Count[6]  ; trigger_module:U1|Count[17] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 3.129      ;
; -2.198 ; trigger_module:U1|Count[1]  ; trigger_module:U1|Count[18] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 3.122      ;
; -2.196 ; trigger_module:U1|Count[3]  ; trigger_module:U1|Count[20] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 3.120      ;
; -2.184 ; trigger_module:U1|Count[11] ; trigger_module:U1|Count[8]  ; CLK          ; CLK         ; 1.000        ; -0.085     ; 3.100      ;
; -2.184 ; trigger_module:U1|Count[11] ; trigger_module:U1|Count[6]  ; CLK          ; CLK         ; 1.000        ; -0.085     ; 3.100      ;
; -2.174 ; trigger_module:U1|Count[2]  ; trigger_module:U1|Count[10] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 3.098      ;
; -2.171 ; trigger_module:U1|Count[8]  ; trigger_module:U1|Count[17] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 3.095      ;
; -2.168 ; trigger_module:U1|Count[1]  ; trigger_module:U1|Count[19] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 3.092      ;
; -2.158 ; trigger_module:U1|Count[7]  ; trigger_module:U1|Count[17] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 3.082      ;
; -2.155 ; trigger_module:U1|Count[9]  ; trigger_module:U1|Count[8]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.075      ;
; -2.155 ; trigger_module:U1|Count[9]  ; trigger_module:U1|Count[6]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.075      ;
; -2.122 ; trigger_module:U1|Count[5]  ; trigger_module:U1|Count[10] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 3.046      ;
; -2.109 ; trigger_module:U1|Count[0]  ; trigger_module:U1|Count[18] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 3.033      ;
; -2.106 ; trigger_module:U1|Count[1]  ; trigger_module:U1|Count[11] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 3.030      ;
; -2.101 ; trigger_module:U1|Count[2]  ; trigger_module:U1|Count[20] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 3.025      ;
; -2.099 ; trigger_module:U1|Count[4]  ; trigger_module:U1|Count[10] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 3.023      ;
; -2.089 ; trigger_module:U1|Count[15] ; trigger_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.009      ;
; -2.089 ; trigger_module:U1|Count[8]  ; trigger_module:U1|Count[11] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 3.013      ;
; -2.089 ; trigger_module:U1|Count[8]  ; trigger_module:U1|Count[16] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 3.013      ;
; -2.086 ; trigger_module:U1|Count[13] ; trigger_module:U1|Count[8]  ; CLK          ; CLK         ; 1.000        ; -0.085     ; 3.002      ;
; -2.086 ; trigger_module:U1|Count[13] ; trigger_module:U1|Count[6]  ; CLK          ; CLK         ; 1.000        ; -0.085     ; 3.002      ;
; -2.079 ; trigger_module:U1|Count[2]  ; trigger_module:U1|Count[19] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 3.003      ;
; -2.077 ; trigger_module:U1|Count[12] ; trigger_module:U1|Count[8]  ; CLK          ; CLK         ; 1.000        ; -0.085     ; 2.993      ;
; -2.077 ; trigger_module:U1|Count[12] ; trigger_module:U1|Count[6]  ; CLK          ; CLK         ; 1.000        ; -0.085     ; 2.993      ;
; -2.056 ; trigger_module:U1|Count[7]  ; trigger_module:U1|Count[11] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 2.980      ;
; -2.056 ; trigger_module:U1|Count[7]  ; trigger_module:U1|Count[16] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 2.980      ;
; -2.050 ; trigger_module:U1|Count[3]  ; trigger_module:U1|Count[18] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 2.974      ;
; -2.049 ; trigger_module:U1|Count[5]  ; trigger_module:U1|Count[20] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 2.973      ;
; -2.044 ; trigger_module:U1|Count[16] ; trigger_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.964      ;
; -2.033 ; trigger_module:U1|Count[18] ; trigger_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.953      ;
; -2.027 ; trigger_module:U1|Count[9]  ; trigger_module:U1|Count[17] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 2.951      ;
; -2.020 ; trigger_module:U1|Count[3]  ; trigger_module:U1|Count[19] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 2.944      ;
; -2.002 ; trigger_module:U1|Count[8]  ; trigger_module:U1|Count[10] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 2.926      ;
; -1.982 ; trigger_module:U1|Count[10] ; trigger_module:U1|Count[8]  ; CLK          ; CLK         ; 1.000        ; -0.085     ; 2.898      ;
; -1.982 ; trigger_module:U1|Count[10] ; trigger_module:U1|Count[6]  ; CLK          ; CLK         ; 1.000        ; -0.085     ; 2.898      ;
; -1.973 ; trigger_module:U1|Count[7]  ; trigger_module:U1|Count[10] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 2.897      ;
; -1.955 ; trigger_module:U1|Count[2]  ; trigger_module:U1|Count[18] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 2.879      ;
; -1.954 ; trigger_module:U1|Count[4]  ; trigger_module:U1|Count[20] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 2.878      ;
; -1.939 ; trigger_module:U1|Count[6]  ; trigger_module:U1|Count[16] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 2.863      ;
; -1.932 ; trigger_module:U1|Count[4]  ; trigger_module:U1|Count[19] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 2.856      ;
; -1.930 ; trigger_module:U1|Count[0]  ; trigger_module:U1|Count[15] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 2.854      ;
; -1.923 ; trigger_module:U1|Count[3]  ; trigger_module:U1|Count[11] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 2.847      ;
; -1.921 ; trigger_module:U1|Count[6]  ; trigger_module:U1|Count[11] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 2.845      ;
; -1.914 ; trigger_module:U1|Count[11] ; trigger_module:U1|Count[17] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.834      ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'trigger_module:U1|CLK1'                                                                                                   ;
+--------+--------------------------+--------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+------------------------+------------------------+--------------+------------+------------+
; -0.568 ; trigger_module:U1|Q_n[0] ; trigger_module:U1|Q[0]   ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 1.000        ; -0.080     ; 1.489      ;
; -0.568 ; trigger_module:U1|Q_n[2] ; trigger_module:U1|Q[2]   ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 1.000        ; -0.080     ; 1.489      ;
; -0.567 ; trigger_module:U1|Q_n[1] ; trigger_module:U1|Q[1]   ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 1.000        ; -0.080     ; 1.488      ;
; -0.567 ; trigger_module:U1|Q_n[3] ; trigger_module:U1|Q[3]   ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 1.000        ; -0.080     ; 1.488      ;
; -0.396 ; trigger_module:U1|Q[1]   ; trigger_module:U1|Q[1]   ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 1.000        ; -0.080     ; 1.317      ;
; -0.395 ; trigger_module:U1|Q[2]   ; trigger_module:U1|Q[2]   ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 1.000        ; -0.080     ; 1.316      ;
; -0.392 ; trigger_module:U1|Q[0]   ; trigger_module:U1|Q[0]   ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 1.000        ; -0.080     ; 1.313      ;
; -0.391 ; trigger_module:U1|Q[3]   ; trigger_module:U1|Q[3]   ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 1.000        ; -0.080     ; 1.312      ;
; -0.014 ; trigger_module:U1|Q[0]   ; trigger_module:U1|Q_n[0] ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 1.000        ; -0.080     ; 0.935      ;
; -0.014 ; trigger_module:U1|Q[3]   ; trigger_module:U1|Q_n[3] ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 1.000        ; -0.080     ; 0.935      ;
; -0.013 ; trigger_module:U1|Q[1]   ; trigger_module:U1|Q_n[1] ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 1.000        ; -0.080     ; 0.934      ;
; -0.013 ; trigger_module:U1|Q[2]   ; trigger_module:U1|Q_n[2] ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 1.000        ; -0.080     ; 0.934      ;
+--------+--------------------------+--------------------------+------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                  ;
+--------+-----------------------------+-----------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+------------------------+-------------+--------------+------------+------------+
; -0.014 ; trigger_module:U1|CLK1      ; trigger_module:U1|CLK1      ; trigger_module:U1|CLK1 ; CLK         ; 0.000        ; 2.602      ; 3.091      ;
; 0.341  ; trigger_module:U1|CLK1      ; trigger_module:U1|CLK1      ; trigger_module:U1|CLK1 ; CLK         ; -0.500       ; 2.602      ; 2.946      ;
; 0.558  ; trigger_module:U1|Count[20] ; trigger_module:U1|Count[20] ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 0.851      ;
; 0.574  ; trigger_module:U1|Count[20] ; trigger_module:U1|Count[17] ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 0.867      ;
; 0.742  ; trigger_module:U1|Count[7]  ; trigger_module:U1|Count[7]  ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.035      ;
; 0.743  ; trigger_module:U1|Count[5]  ; trigger_module:U1|Count[5]  ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.036      ;
; 0.743  ; trigger_module:U1|Count[13] ; trigger_module:U1|Count[13] ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.036      ;
; 0.744  ; trigger_module:U1|Count[15] ; trigger_module:U1|Count[15] ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.037      ;
; 0.746  ; trigger_module:U1|Count[1]  ; trigger_module:U1|Count[1]  ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.039      ;
; 0.746  ; trigger_module:U1|Count[3]  ; trigger_module:U1|Count[3]  ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.039      ;
; 0.746  ; trigger_module:U1|Count[12] ; trigger_module:U1|Count[12] ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.039      ;
; 0.747  ; trigger_module:U1|Count[2]  ; trigger_module:U1|Count[2]  ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747  ; trigger_module:U1|Count[4]  ; trigger_module:U1|Count[4]  ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747  ; trigger_module:U1|Count[14] ; trigger_module:U1|Count[14] ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.040      ;
; 0.760  ; trigger_module:U1|Count[9]  ; trigger_module:U1|Count[9]  ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.053      ;
; 0.763  ; trigger_module:U1|Count[0]  ; trigger_module:U1|Count[0]  ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.056      ;
; 0.764  ; trigger_module:U1|Count[19] ; trigger_module:U1|Count[19] ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.766  ; trigger_module:U1|Count[18] ; trigger_module:U1|Count[18] ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.059      ;
; 0.817  ; trigger_module:U1|Count[20] ; trigger_module:U1|Count[11] ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.110      ;
; 0.817  ; trigger_module:U1|Count[20] ; trigger_module:U1|Count[16] ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.110      ;
; 1.045  ; trigger_module:U1|Count[20] ; trigger_module:U1|Count[10] ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.338      ;
; 1.098  ; trigger_module:U1|Count[13] ; trigger_module:U1|Count[14] ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.391      ;
; 1.100  ; trigger_module:U1|Count[1]  ; trigger_module:U1|Count[2]  ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.393      ;
; 1.100  ; trigger_module:U1|Count[3]  ; trigger_module:U1|Count[4]  ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.393      ;
; 1.107  ; trigger_module:U1|Count[12] ; trigger_module:U1|Count[13] ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.400      ;
; 1.107  ; trigger_module:U1|Count[0]  ; trigger_module:U1|Count[1]  ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.400      ;
; 1.108  ; trigger_module:U1|Count[6]  ; trigger_module:U1|Count[7]  ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.401      ;
; 1.108  ; trigger_module:U1|Count[4]  ; trigger_module:U1|Count[5]  ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.401      ;
; 1.108  ; trigger_module:U1|Count[14] ; trigger_module:U1|Count[15] ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.401      ;
; 1.108  ; trigger_module:U1|Count[2]  ; trigger_module:U1|Count[3]  ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.401      ;
; 1.116  ; trigger_module:U1|Count[12] ; trigger_module:U1|Count[14] ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.409      ;
; 1.116  ; trigger_module:U1|Count[0]  ; trigger_module:U1|Count[2]  ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.409      ;
; 1.117  ; trigger_module:U1|Count[2]  ; trigger_module:U1|Count[4]  ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.410      ;
; 1.118  ; trigger_module:U1|Count[19] ; trigger_module:U1|Count[20] ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.411      ;
; 1.118  ; trigger_module:U1|Count[11] ; trigger_module:U1|Count[12] ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.411      ;
; 1.118  ; trigger_module:U1|Count[17] ; trigger_module:U1|Count[18] ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.411      ;
; 1.127  ; trigger_module:U1|Count[8]  ; trigger_module:U1|Count[9]  ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.420      ;
; 1.127  ; trigger_module:U1|Count[18] ; trigger_module:U1|Count[19] ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.420      ;
; 1.136  ; trigger_module:U1|Count[18] ; trigger_module:U1|Count[20] ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.429      ;
; 1.136  ; trigger_module:U1|Count[16] ; trigger_module:U1|Count[18] ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.429      ;
; 1.163  ; trigger_module:U1|Count[11] ; trigger_module:U1|Count[11] ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.456      ;
; 1.165  ; trigger_module:U1|Count[16] ; trigger_module:U1|Count[16] ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.458      ;
; 1.228  ; trigger_module:U1|Count[7]  ; trigger_module:U1|Count[9]  ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.521      ;
; 1.229  ; trigger_module:U1|Count[5]  ; trigger_module:U1|Count[7]  ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.522      ;
; 1.229  ; trigger_module:U1|Count[13] ; trigger_module:U1|Count[15] ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.522      ;
; 1.231  ; trigger_module:U1|Count[3]  ; trigger_module:U1|Count[5]  ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.524      ;
; 1.231  ; trigger_module:U1|Count[1]  ; trigger_module:U1|Count[3]  ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.524      ;
; 1.239  ; trigger_module:U1|Count[15] ; trigger_module:U1|Count[18] ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.532      ;
; 1.240  ; trigger_module:U1|Count[1]  ; trigger_module:U1|Count[4]  ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.533      ;
; 1.247  ; trigger_module:U1|Count[12] ; trigger_module:U1|Count[15] ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.540      ;
; 1.247  ; trigger_module:U1|Count[0]  ; trigger_module:U1|Count[3]  ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.540      ;
; 1.248  ; trigger_module:U1|Count[6]  ; trigger_module:U1|Count[9]  ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.541      ;
; 1.248  ; trigger_module:U1|Count[4]  ; trigger_module:U1|Count[7]  ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.541      ;
; 1.248  ; trigger_module:U1|Count[2]  ; trigger_module:U1|Count[5]  ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.541      ;
; 1.249  ; trigger_module:U1|Count[11] ; trigger_module:U1|Count[13] ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.542      ;
; 1.249  ; trigger_module:U1|Count[17] ; trigger_module:U1|Count[19] ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.542      ;
; 1.251  ; trigger_module:U1|Count[9]  ; trigger_module:U1|Count[12] ; CLK                    ; CLK         ; 0.000        ; 0.085      ; 1.548      ;
; 1.256  ; trigger_module:U1|Count[0]  ; trigger_module:U1|Count[4]  ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.549      ;
; 1.257  ; trigger_module:U1|Count[14] ; trigger_module:U1|Count[18] ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.550      ;
; 1.258  ; trigger_module:U1|Count[11] ; trigger_module:U1|Count[14] ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.551      ;
; 1.258  ; trigger_module:U1|Count[17] ; trigger_module:U1|Count[20] ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.551      ;
; 1.267  ; trigger_module:U1|Count[16] ; trigger_module:U1|Count[19] ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.560      ;
; 1.272  ; trigger_module:U1|Count[8]  ; trigger_module:U1|Count[12] ; CLK                    ; CLK         ; 0.000        ; 0.085      ; 1.569      ;
; 1.276  ; trigger_module:U1|Count[16] ; trigger_module:U1|Count[20] ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.569      ;
; 1.302  ; trigger_module:U1|Count[17] ; trigger_module:U1|Count[17] ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.595      ;
; 1.332  ; trigger_module:U1|Count[20] ; trigger_module:U1|Count[8]  ; CLK                    ; CLK         ; 0.000        ; 0.077      ; 1.621      ;
; 1.332  ; trigger_module:U1|Count[20] ; trigger_module:U1|Count[6]  ; CLK                    ; CLK         ; 0.000        ; 0.077      ; 1.621      ;
; 1.369  ; trigger_module:U1|Count[5]  ; trigger_module:U1|Count[9]  ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.662      ;
; 1.370  ; trigger_module:U1|Count[15] ; trigger_module:U1|Count[19] ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.663      ;
; 1.371  ; trigger_module:U1|Count[3]  ; trigger_module:U1|Count[7]  ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.664      ;
; 1.371  ; trigger_module:U1|Count[1]  ; trigger_module:U1|Count[5]  ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.664      ;
; 1.373  ; trigger_module:U1|Count[7]  ; trigger_module:U1|Count[12] ; CLK                    ; CLK         ; 0.000        ; 0.085      ; 1.670      ;
; 1.378  ; trigger_module:U1|Count[13] ; trigger_module:U1|Count[18] ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.671      ;
; 1.379  ; trigger_module:U1|Count[15] ; trigger_module:U1|Count[20] ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.672      ;
; 1.382  ; trigger_module:U1|Count[9]  ; trigger_module:U1|Count[13] ; CLK                    ; CLK         ; 0.000        ; 0.085      ; 1.679      ;
; 1.385  ; trigger_module:U1|Count[6]  ; trigger_module:U1|Count[6]  ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.678      ;
; 1.387  ; trigger_module:U1|Count[0]  ; trigger_module:U1|Count[5]  ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.680      ;
; 1.388  ; trigger_module:U1|Count[4]  ; trigger_module:U1|Count[9]  ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.681      ;
; 1.388  ; trigger_module:U1|Count[14] ; trigger_module:U1|Count[19] ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.681      ;
; 1.388  ; trigger_module:U1|Count[2]  ; trigger_module:U1|Count[7]  ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.681      ;
; 1.389  ; trigger_module:U1|Count[11] ; trigger_module:U1|Count[15] ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.682      ;
; 1.391  ; trigger_module:U1|Count[9]  ; trigger_module:U1|Count[14] ; CLK                    ; CLK         ; 0.000        ; 0.085      ; 1.688      ;
; 1.392  ; trigger_module:U1|Count[10] ; trigger_module:U1|Count[12] ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.685      ;
; 1.393  ; trigger_module:U1|Count[6]  ; trigger_module:U1|Count[12] ; CLK                    ; CLK         ; 0.000        ; 0.085      ; 1.690      ;
; 1.396  ; trigger_module:U1|Count[12] ; trigger_module:U1|Count[18] ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.689      ;
; 1.397  ; trigger_module:U1|Count[14] ; trigger_module:U1|Count[20] ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.690      ;
; 1.403  ; trigger_module:U1|Count[8]  ; trigger_module:U1|Count[13] ; CLK                    ; CLK         ; 0.000        ; 0.085      ; 1.700      ;
; 1.405  ; trigger_module:U1|Count[8]  ; trigger_module:U1|Count[8]  ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.698      ;
; 1.412  ; trigger_module:U1|Count[8]  ; trigger_module:U1|Count[14] ; CLK                    ; CLK         ; 0.000        ; 0.085      ; 1.709      ;
; 1.414  ; trigger_module:U1|Count[19] ; trigger_module:U1|Count[10] ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.707      ;
; 1.462  ; trigger_module:U1|Count[19] ; trigger_module:U1|Count[11] ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.755      ;
; 1.462  ; trigger_module:U1|Count[19] ; trigger_module:U1|Count[16] ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.755      ;
; 1.477  ; trigger_module:U1|Count[10] ; trigger_module:U1|Count[13] ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.770      ;
; 1.498  ; trigger_module:U1|Count[15] ; trigger_module:U1|Count[16] ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.791      ;
; 1.504  ; trigger_module:U1|Count[7]  ; trigger_module:U1|Count[13] ; CLK                    ; CLK         ; 0.000        ; 0.085      ; 1.801      ;
; 1.509  ; trigger_module:U1|Count[13] ; trigger_module:U1|Count[19] ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.802      ;
; 1.511  ; trigger_module:U1|Count[3]  ; trigger_module:U1|Count[9]  ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.804      ;
; 1.511  ; trigger_module:U1|Count[1]  ; trigger_module:U1|Count[7]  ; CLK                    ; CLK         ; 0.000        ; 0.081      ; 1.804      ;
; 1.513  ; trigger_module:U1|Count[7]  ; trigger_module:U1|Count[14] ; CLK                    ; CLK         ; 0.000        ; 0.085      ; 1.810      ;
; 1.514  ; trigger_module:U1|Count[5]  ; trigger_module:U1|Count[12] ; CLK                    ; CLK         ; 0.000        ; 0.085      ; 1.811      ;
+--------+-----------------------------+-----------------------------+------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'trigger_module:U1|CLK1'                                                                                                   ;
+-------+--------------------------+--------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.519 ; trigger_module:U1|Q[2]   ; trigger_module:U1|Q_n[2] ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 0.000        ; 0.080      ; 0.811      ;
; 0.520 ; trigger_module:U1|Q[0]   ; trigger_module:U1|Q_n[0] ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 0.000        ; 0.080      ; 0.812      ;
; 0.520 ; trigger_module:U1|Q[1]   ; trigger_module:U1|Q_n[1] ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 0.000        ; 0.080      ; 0.812      ;
; 0.520 ; trigger_module:U1|Q[3]   ; trigger_module:U1|Q_n[3] ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 0.000        ; 0.080      ; 0.812      ;
; 0.932 ; trigger_module:U1|Q[0]   ; trigger_module:U1|Q[0]   ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 0.000        ; 0.080      ; 1.224      ;
; 0.932 ; trigger_module:U1|Q[3]   ; trigger_module:U1|Q[3]   ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 0.000        ; 0.080      ; 1.224      ;
; 0.935 ; trigger_module:U1|Q[2]   ; trigger_module:U1|Q[2]   ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 0.000        ; 0.080      ; 1.227      ;
; 0.936 ; trigger_module:U1|Q[1]   ; trigger_module:U1|Q[1]   ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 0.000        ; 0.080      ; 1.228      ;
; 1.067 ; trigger_module:U1|Q_n[3] ; trigger_module:U1|Q[3]   ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 0.000        ; 0.080      ; 1.359      ;
; 1.067 ; trigger_module:U1|Q_n[2] ; trigger_module:U1|Q[2]   ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 0.000        ; 0.080      ; 1.359      ;
; 1.067 ; trigger_module:U1|Q_n[1] ; trigger_module:U1|Q[1]   ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 0.000        ; 0.080      ; 1.359      ;
; 1.068 ; trigger_module:U1|Q_n[0] ; trigger_module:U1|Q[0]   ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 0.000        ; 0.080      ; 1.360      ;
+-------+--------------------------+--------------------------+------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                             ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; trigger_module:U1|CLK1      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; trigger_module:U1|Count[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; trigger_module:U1|Count[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; trigger_module:U1|Count[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; trigger_module:U1|Count[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; trigger_module:U1|Count[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; trigger_module:U1|Count[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; trigger_module:U1|Count[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; trigger_module:U1|Count[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; trigger_module:U1|Count[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; trigger_module:U1|Count[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; trigger_module:U1|Count[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; trigger_module:U1|Count[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; trigger_module:U1|Count[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; trigger_module:U1|Count[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; trigger_module:U1|Count[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; trigger_module:U1|Count[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; trigger_module:U1|Count[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; trigger_module:U1|Count[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; trigger_module:U1|Count[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; trigger_module:U1|Count[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; trigger_module:U1|Count[9]  ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; trigger_module:U1|CLK1      ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; trigger_module:U1|Count[10] ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; trigger_module:U1|Count[11] ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; trigger_module:U1|Count[12] ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; trigger_module:U1|Count[13] ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; trigger_module:U1|Count[14] ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; trigger_module:U1|Count[15] ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; trigger_module:U1|Count[16] ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; trigger_module:U1|Count[17] ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; trigger_module:U1|Count[18] ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; trigger_module:U1|Count[19] ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; trigger_module:U1|Count[20] ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; trigger_module:U1|Count[0]  ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; trigger_module:U1|Count[1]  ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; trigger_module:U1|Count[2]  ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; trigger_module:U1|Count[3]  ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; trigger_module:U1|Count[4]  ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; trigger_module:U1|Count[5]  ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; trigger_module:U1|Count[6]  ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; trigger_module:U1|Count[7]  ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; trigger_module:U1|Count[8]  ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; trigger_module:U1|Count[9]  ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; trigger_module:U1|Count[0]  ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; trigger_module:U1|Count[1]  ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; trigger_module:U1|Count[2]  ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; trigger_module:U1|Count[3]  ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; trigger_module:U1|Count[4]  ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; trigger_module:U1|Count[5]  ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; trigger_module:U1|Count[6]  ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; trigger_module:U1|Count[7]  ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; trigger_module:U1|Count[8]  ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; trigger_module:U1|Count[9]  ;
; 0.307  ; 0.495        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; trigger_module:U1|CLK1      ;
; 0.307  ; 0.495        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; trigger_module:U1|Count[10] ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; trigger_module:U1|Count[11] ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; trigger_module:U1|Count[12] ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; trigger_module:U1|Count[13] ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; trigger_module:U1|Count[14] ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; trigger_module:U1|Count[15] ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; trigger_module:U1|Count[16] ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; trigger_module:U1|Count[17] ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; trigger_module:U1|Count[18] ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; trigger_module:U1|Count[19] ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; trigger_module:U1|Count[20] ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count[0]|clk             ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count[1]|clk             ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count[2]|clk             ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count[3]|clk             ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count[4]|clk             ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count[5]|clk             ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count[6]|clk             ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count[7]|clk             ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count[8]|clk             ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count[9]|clk             ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|CLK1|clk                 ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count[10]|clk            ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count[11]|clk            ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count[12]|clk            ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count[13]|clk            ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count[14]|clk            ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count[15]|clk            ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count[16]|clk            ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count[17]|clk            ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count[18]|clk            ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count[19]|clk            ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count[20]|clk            ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                 ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]   ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i                 ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]   ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|outclk     ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|o                 ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; U1|CLK1|clk                 ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; U1|Count[10]|clk            ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; U1|Count[11]|clk            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'trigger_module:U1|CLK1'                                                        ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q_n[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q_n[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q_n[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q_n[3] ;
; 0.205  ; 0.425        ; 0.220          ; High Pulse Width ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q[0]   ;
; 0.205  ; 0.425        ; 0.220          ; High Pulse Width ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q[1]   ;
; 0.205  ; 0.425        ; 0.220          ; High Pulse Width ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q[2]   ;
; 0.205  ; 0.425        ; 0.220          ; High Pulse Width ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q[3]   ;
; 0.205  ; 0.425        ; 0.220          ; High Pulse Width ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q_n[0] ;
; 0.205  ; 0.425        ; 0.220          ; High Pulse Width ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q_n[1] ;
; 0.205  ; 0.425        ; 0.220          ; High Pulse Width ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q_n[2] ;
; 0.205  ; 0.425        ; 0.220          ; High Pulse Width ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q_n[3] ;
; 0.385  ; 0.573        ; 0.188          ; Low Pulse Width  ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q[0]   ;
; 0.385  ; 0.573        ; 0.188          ; Low Pulse Width  ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q[1]   ;
; 0.385  ; 0.573        ; 0.188          ; Low Pulse Width  ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q[2]   ;
; 0.385  ; 0.573        ; 0.188          ; Low Pulse Width  ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q[3]   ;
; 0.385  ; 0.573        ; 0.188          ; Low Pulse Width  ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q_n[0] ;
; 0.385  ; 0.573        ; 0.188          ; Low Pulse Width  ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q_n[1] ;
; 0.385  ; 0.573        ; 0.188          ; Low Pulse Width  ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q_n[2] ;
; 0.385  ; 0.573        ; 0.188          ; Low Pulse Width  ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q_n[3] ;
; 0.450  ; 0.450        ; 0.000          ; High Pulse Width ; trigger_module:U1|CLK1 ; Rise       ; U1|CLK1~clkctrl|inclk[0] ;
; 0.450  ; 0.450        ; 0.000          ; High Pulse Width ; trigger_module:U1|CLK1 ; Rise       ; U1|CLK1~clkctrl|outclk   ;
; 0.474  ; 0.474        ; 0.000          ; High Pulse Width ; trigger_module:U1|CLK1 ; Rise       ; U1|Q[0]|clk              ;
; 0.474  ; 0.474        ; 0.000          ; High Pulse Width ; trigger_module:U1|CLK1 ; Rise       ; U1|Q[1]|clk              ;
; 0.474  ; 0.474        ; 0.000          ; High Pulse Width ; trigger_module:U1|CLK1 ; Rise       ; U1|Q[2]|clk              ;
; 0.474  ; 0.474        ; 0.000          ; High Pulse Width ; trigger_module:U1|CLK1 ; Rise       ; U1|Q[3]|clk              ;
; 0.474  ; 0.474        ; 0.000          ; High Pulse Width ; trigger_module:U1|CLK1 ; Rise       ; U1|Q_n[0]|clk            ;
; 0.474  ; 0.474        ; 0.000          ; High Pulse Width ; trigger_module:U1|CLK1 ; Rise       ; U1|Q_n[1]|clk            ;
; 0.474  ; 0.474        ; 0.000          ; High Pulse Width ; trigger_module:U1|CLK1 ; Rise       ; U1|Q_n[2]|clk            ;
; 0.474  ; 0.474        ; 0.000          ; High Pulse Width ; trigger_module:U1|CLK1 ; Rise       ; U1|Q_n[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; trigger_module:U1|CLK1 ; Rise       ; U1|CLK1|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; trigger_module:U1|CLK1 ; Rise       ; U1|CLK1|q                ;
; 0.525  ; 0.525        ; 0.000          ; Low Pulse Width  ; trigger_module:U1|CLK1 ; Rise       ; U1|Q[0]|clk              ;
; 0.525  ; 0.525        ; 0.000          ; Low Pulse Width  ; trigger_module:U1|CLK1 ; Rise       ; U1|Q[1]|clk              ;
; 0.525  ; 0.525        ; 0.000          ; Low Pulse Width  ; trigger_module:U1|CLK1 ; Rise       ; U1|Q[2]|clk              ;
; 0.525  ; 0.525        ; 0.000          ; Low Pulse Width  ; trigger_module:U1|CLK1 ; Rise       ; U1|Q[3]|clk              ;
; 0.525  ; 0.525        ; 0.000          ; Low Pulse Width  ; trigger_module:U1|CLK1 ; Rise       ; U1|Q_n[0]|clk            ;
; 0.525  ; 0.525        ; 0.000          ; Low Pulse Width  ; trigger_module:U1|CLK1 ; Rise       ; U1|Q_n[1]|clk            ;
; 0.525  ; 0.525        ; 0.000          ; Low Pulse Width  ; trigger_module:U1|CLK1 ; Rise       ; U1|Q_n[2]|clk            ;
; 0.525  ; 0.525        ; 0.000          ; Low Pulse Width  ; trigger_module:U1|CLK1 ; Rise       ; U1|Q_n[3]|clk            ;
; 0.547  ; 0.547        ; 0.000          ; Low Pulse Width  ; trigger_module:U1|CLK1 ; Rise       ; U1|CLK1~clkctrl|inclk[0] ;
; 0.547  ; 0.547        ; 0.000          ; Low Pulse Width  ; trigger_module:U1|CLK1 ; Rise       ; U1|CLK1~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Clrn      ; trigger_module:U1|CLK1 ; 1.838 ; 2.130 ; Rise       ; trigger_module:U1|CLK1 ;
; Setn      ; trigger_module:U1|CLK1 ; 1.953 ; 2.197 ; Rise       ; trigger_module:U1|CLK1 ;
; Sw_In[*]  ; trigger_module:U1|CLK1 ; 2.678 ; 2.878 ; Rise       ; trigger_module:U1|CLK1 ;
;  Sw_In[0] ; trigger_module:U1|CLK1 ; 2.258 ; 2.535 ; Rise       ; trigger_module:U1|CLK1 ;
;  Sw_In[1] ; trigger_module:U1|CLK1 ; 2.225 ; 2.510 ; Rise       ; trigger_module:U1|CLK1 ;
;  Sw_In[2] ; trigger_module:U1|CLK1 ; 2.241 ; 2.514 ; Rise       ; trigger_module:U1|CLK1 ;
;  Sw_In[3] ; trigger_module:U1|CLK1 ; 2.251 ; 2.530 ; Rise       ; trigger_module:U1|CLK1 ;
;  Sw_In[4] ; trigger_module:U1|CLK1 ; 2.492 ; 2.703 ; Rise       ; trigger_module:U1|CLK1 ;
;  Sw_In[5] ; trigger_module:U1|CLK1 ; 2.678 ; 2.878 ; Rise       ; trigger_module:U1|CLK1 ;
;  Sw_In[6] ; trigger_module:U1|CLK1 ; 2.305 ; 2.522 ; Rise       ; trigger_module:U1|CLK1 ;
;  Sw_In[7] ; trigger_module:U1|CLK1 ; 2.607 ; 2.841 ; Rise       ; trigger_module:U1|CLK1 ;
+-----------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Clrn      ; trigger_module:U1|CLK1 ; -1.318 ; -1.583 ; Rise       ; trigger_module:U1|CLK1 ;
; Setn      ; trigger_module:U1|CLK1 ; -1.336 ; -1.565 ; Rise       ; trigger_module:U1|CLK1 ;
; Sw_In[*]  ; trigger_module:U1|CLK1 ; -1.667 ; -1.920 ; Rise       ; trigger_module:U1|CLK1 ;
;  Sw_In[0] ; trigger_module:U1|CLK1 ; -1.701 ; -1.952 ; Rise       ; trigger_module:U1|CLK1 ;
;  Sw_In[1] ; trigger_module:U1|CLK1 ; -1.667 ; -1.940 ; Rise       ; trigger_module:U1|CLK1 ;
;  Sw_In[2] ; trigger_module:U1|CLK1 ; -1.681 ; -1.945 ; Rise       ; trigger_module:U1|CLK1 ;
;  Sw_In[3] ; trigger_module:U1|CLK1 ; -1.695 ; -1.947 ; Rise       ; trigger_module:U1|CLK1 ;
;  Sw_In[4] ; trigger_module:U1|CLK1 ; -1.889 ; -2.090 ; Rise       ; trigger_module:U1|CLK1 ;
;  Sw_In[5] ; trigger_module:U1|CLK1 ; -2.068 ; -2.264 ; Rise       ; trigger_module:U1|CLK1 ;
;  Sw_In[6] ; trigger_module:U1|CLK1 ; -1.710 ; -1.920 ; Rise       ; trigger_module:U1|CLK1 ;
;  Sw_In[7] ; trigger_module:U1|CLK1 ; -1.997 ; -2.221 ; Rise       ; trigger_module:U1|CLK1 ;
+-----------+------------------------+--------+--------+------------+------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+-------------+------------------------+--------+--------+------------+------------------------+
; Data Port   ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-------------+------------------------+--------+--------+------------+------------------------+
; LED_Out[*]  ; trigger_module:U1|CLK1 ; 10.901 ; 10.671 ; Rise       ; trigger_module:U1|CLK1 ;
;  LED_Out[0] ; trigger_module:U1|CLK1 ; 8.840  ; 8.798  ; Rise       ; trigger_module:U1|CLK1 ;
;  LED_Out[1] ; trigger_module:U1|CLK1 ; 10.440 ; 10.165 ; Rise       ; trigger_module:U1|CLK1 ;
;  LED_Out[2] ; trigger_module:U1|CLK1 ; 9.597  ; 9.405  ; Rise       ; trigger_module:U1|CLK1 ;
;  LED_Out[3] ; trigger_module:U1|CLK1 ; 8.676  ; 8.567  ; Rise       ; trigger_module:U1|CLK1 ;
;  LED_Out[4] ; trigger_module:U1|CLK1 ; 10.236 ; 9.895  ; Rise       ; trigger_module:U1|CLK1 ;
;  LED_Out[5] ; trigger_module:U1|CLK1 ; 10.336 ; 10.258 ; Rise       ; trigger_module:U1|CLK1 ;
;  LED_Out[6] ; trigger_module:U1|CLK1 ; 10.086 ; 9.783  ; Rise       ; trigger_module:U1|CLK1 ;
;  LED_Out[7] ; trigger_module:U1|CLK1 ; 10.901 ; 10.671 ; Rise       ; trigger_module:U1|CLK1 ;
+-------------+------------------------+--------+--------+------------+------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+-------------+------------------------+--------+--------+------------+------------------------+
; Data Port   ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-------------+------------------------+--------+--------+------------+------------------------+
; LED_Out[*]  ; trigger_module:U1|CLK1 ; 8.338  ; 8.232  ; Rise       ; trigger_module:U1|CLK1 ;
;  LED_Out[0] ; trigger_module:U1|CLK1 ; 8.497  ; 8.454  ; Rise       ; trigger_module:U1|CLK1 ;
;  LED_Out[1] ; trigger_module:U1|CLK1 ; 10.033 ; 9.767  ; Rise       ; trigger_module:U1|CLK1 ;
;  LED_Out[2] ; trigger_module:U1|CLK1 ; 9.223  ; 9.037  ; Rise       ; trigger_module:U1|CLK1 ;
;  LED_Out[3] ; trigger_module:U1|CLK1 ; 8.338  ; 8.232  ; Rise       ; trigger_module:U1|CLK1 ;
;  LED_Out[4] ; trigger_module:U1|CLK1 ; 9.837  ; 9.508  ; Rise       ; trigger_module:U1|CLK1 ;
;  LED_Out[5] ; trigger_module:U1|CLK1 ; 9.932  ; 9.855  ; Rise       ; trigger_module:U1|CLK1 ;
;  LED_Out[6] ; trigger_module:U1|CLK1 ; 9.694  ; 9.400  ; Rise       ; trigger_module:U1|CLK1 ;
;  LED_Out[7] ; trigger_module:U1|CLK1 ; 10.474 ; 10.252 ; Rise       ; trigger_module:U1|CLK1 ;
+-------------+------------------------+--------+--------+------------+------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                     ;
+------------+-----------------+------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name             ; Note                                                          ;
+------------+-----------------+------------------------+---------------------------------------------------------------+
; 274.73 MHz ; 250.0 MHz       ; CLK                    ; limit due to minimum period restriction (max I/O toggle rate) ;
; 705.72 MHz ; 402.09 MHz      ; trigger_module:U1|CLK1 ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary              ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; CLK                    ; -2.640 ; -34.653       ;
; trigger_module:U1|CLK1 ; -0.417 ; -1.663        ;
+------------------------+--------+---------------+


+------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary              ;
+------------------------+-------+---------------+
; Clock                  ; Slack ; End Point TNS ;
+------------------------+-------+---------------+
; CLK                    ; 0.094 ; 0.000         ;
; trigger_module:U1|CLK1 ; 0.478 ; 0.000         ;
+------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+------------------------+--------+----------------+
; Clock                  ; Slack  ; End Point TNS  ;
+------------------------+--------+----------------+
; CLK                    ; -3.000 ; -35.714        ;
; trigger_module:U1|CLK1 ; -1.487 ; -11.896        ;
+------------------------+--------+----------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                        ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -2.640 ; trigger_module:U1|Count[4]  ; trigger_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.570      ;
; -2.636 ; trigger_module:U1|Count[5]  ; trigger_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.566      ;
; -2.615 ; trigger_module:U1|Count[2]  ; trigger_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.545      ;
; -2.612 ; trigger_module:U1|Count[0]  ; trigger_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.542      ;
; -2.585 ; trigger_module:U1|Count[8]  ; trigger_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.515      ;
; -2.520 ; trigger_module:U1|Count[7]  ; trigger_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.450      ;
; -2.516 ; trigger_module:U1|Count[1]  ; trigger_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.446      ;
; -2.393 ; trigger_module:U1|Count[6]  ; trigger_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.323      ;
; -2.384 ; trigger_module:U1|Count[3]  ; trigger_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.314      ;
; -2.344 ; trigger_module:U1|Count[4]  ; trigger_module:U1|Count[8]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.273      ;
; -2.344 ; trigger_module:U1|Count[4]  ; trigger_module:U1|Count[6]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.273      ;
; -2.340 ; trigger_module:U1|Count[5]  ; trigger_module:U1|Count[8]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.269      ;
; -2.340 ; trigger_module:U1|Count[5]  ; trigger_module:U1|Count[6]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.269      ;
; -2.326 ; trigger_module:U1|Count[11] ; trigger_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.255      ;
; -2.319 ; trigger_module:U1|Count[2]  ; trigger_module:U1|Count[8]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.248      ;
; -2.319 ; trigger_module:U1|Count[2]  ; trigger_module:U1|Count[6]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.248      ;
; -2.316 ; trigger_module:U1|Count[0]  ; trigger_module:U1|Count[8]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.245      ;
; -2.316 ; trigger_module:U1|Count[0]  ; trigger_module:U1|Count[6]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.245      ;
; -2.289 ; trigger_module:U1|Count[8]  ; trigger_module:U1|Count[8]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.218      ;
; -2.289 ; trigger_module:U1|Count[8]  ; trigger_module:U1|Count[6]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.218      ;
; -2.283 ; trigger_module:U1|Count[0]  ; trigger_module:U1|Count[17] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.213      ;
; -2.250 ; trigger_module:U1|Count[9]  ; trigger_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.180      ;
; -2.224 ; trigger_module:U1|Count[7]  ; trigger_module:U1|Count[8]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.153      ;
; -2.224 ; trigger_module:U1|Count[7]  ; trigger_module:U1|Count[6]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.153      ;
; -2.220 ; trigger_module:U1|Count[1]  ; trigger_module:U1|Count[8]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.149      ;
; -2.220 ; trigger_module:U1|Count[1]  ; trigger_module:U1|Count[6]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.149      ;
; -2.198 ; trigger_module:U1|Count[1]  ; trigger_module:U1|Count[17] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.128      ;
; -2.162 ; trigger_module:U1|Count[13] ; trigger_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.091      ;
; -2.161 ; trigger_module:U1|Count[2]  ; trigger_module:U1|Count[17] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.091      ;
; -2.155 ; trigger_module:U1|Count[12] ; trigger_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.084      ;
; -2.119 ; trigger_module:U1|Count[10] ; trigger_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.048      ;
; -2.110 ; trigger_module:U1|Count[1]  ; trigger_module:U1|Count[10] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.040      ;
; -2.105 ; trigger_module:U1|Count[1]  ; trigger_module:U1|Count[16] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.035      ;
; -2.097 ; trigger_module:U1|Count[6]  ; trigger_module:U1|Count[8]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.026      ;
; -2.097 ; trigger_module:U1|Count[6]  ; trigger_module:U1|Count[6]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.026      ;
; -2.088 ; trigger_module:U1|Count[3]  ; trigger_module:U1|Count[8]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.017      ;
; -2.088 ; trigger_module:U1|Count[3]  ; trigger_module:U1|Count[6]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.017      ;
; -2.071 ; trigger_module:U1|Count[3]  ; trigger_module:U1|Count[17] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.001      ;
; -2.066 ; trigger_module:U1|Count[4]  ; trigger_module:U1|Count[17] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.996      ;
; -2.062 ; trigger_module:U1|Count[5]  ; trigger_module:U1|Count[17] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.992      ;
; -2.030 ; trigger_module:U1|Count[11] ; trigger_module:U1|Count[8]  ; CLK          ; CLK         ; 1.000        ; -0.074     ; 2.958      ;
; -2.030 ; trigger_module:U1|Count[11] ; trigger_module:U1|Count[6]  ; CLK          ; CLK         ; 1.000        ; -0.074     ; 2.958      ;
; -2.029 ; trigger_module:U1|Count[0]  ; trigger_module:U1|Count[10] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.959      ;
; -2.024 ; trigger_module:U1|Count[0]  ; trigger_module:U1|Count[16] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.954      ;
; -2.011 ; trigger_module:U1|Count[8]  ; trigger_module:U1|Count[17] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.941      ;
; -1.994 ; trigger_module:U1|Count[4]  ; trigger_module:U1|Count[11] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.924      ;
; -1.994 ; trigger_module:U1|Count[4]  ; trigger_module:U1|Count[16] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.924      ;
; -1.990 ; trigger_module:U1|Count[5]  ; trigger_module:U1|Count[11] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.920      ;
; -1.990 ; trigger_module:U1|Count[5]  ; trigger_module:U1|Count[16] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.920      ;
; -1.984 ; trigger_module:U1|Count[14] ; trigger_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.913      ;
; -1.983 ; trigger_module:U1|Count[3]  ; trigger_module:U1|Count[10] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.913      ;
; -1.978 ; trigger_module:U1|Count[3]  ; trigger_module:U1|Count[16] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.908      ;
; -1.969 ; trigger_module:U1|Count[2]  ; trigger_module:U1|Count[11] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.899      ;
; -1.969 ; trigger_module:U1|Count[2]  ; trigger_module:U1|Count[16] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.899      ;
; -1.966 ; trigger_module:U1|Count[0]  ; trigger_module:U1|Count[11] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.896      ;
; -1.962 ; trigger_module:U1|Count[1]  ; trigger_module:U1|Count[20] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.892      ;
; -1.954 ; trigger_module:U1|Count[9]  ; trigger_module:U1|Count[8]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.883      ;
; -1.954 ; trigger_module:U1|Count[9]  ; trigger_module:U1|Count[6]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.883      ;
; -1.946 ; trigger_module:U1|Count[7]  ; trigger_module:U1|Count[17] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.876      ;
; -1.944 ; trigger_module:U1|Count[10] ; trigger_module:U1|Count[17] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.873      ;
; -1.939 ; trigger_module:U1|Count[8]  ; trigger_module:U1|Count[11] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.869      ;
; -1.939 ; trigger_module:U1|Count[8]  ; trigger_module:U1|Count[16] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.869      ;
; -1.920 ; trigger_module:U1|Count[4]  ; trigger_module:U1|Count[10] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.850      ;
; -1.916 ; trigger_module:U1|Count[5]  ; trigger_module:U1|Count[10] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.846      ;
; -1.904 ; trigger_module:U1|Count[6]  ; trigger_module:U1|Count[17] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.834      ;
; -1.895 ; trigger_module:U1|Count[2]  ; trigger_module:U1|Count[10] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.825      ;
; -1.881 ; trigger_module:U1|Count[0]  ; trigger_module:U1|Count[20] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.811      ;
; -1.877 ; trigger_module:U1|Count[0]  ; trigger_module:U1|Count[19] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.807      ;
; -1.874 ; trigger_module:U1|Count[7]  ; trigger_module:U1|Count[11] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.804      ;
; -1.874 ; trigger_module:U1|Count[7]  ; trigger_module:U1|Count[16] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.804      ;
; -1.870 ; trigger_module:U1|Count[1]  ; trigger_module:U1|Count[11] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.800      ;
; -1.866 ; trigger_module:U1|Count[13] ; trigger_module:U1|Count[8]  ; CLK          ; CLK         ; 1.000        ; -0.074     ; 2.794      ;
; -1.866 ; trigger_module:U1|Count[13] ; trigger_module:U1|Count[6]  ; CLK          ; CLK         ; 1.000        ; -0.074     ; 2.794      ;
; -1.865 ; trigger_module:U1|Count[8]  ; trigger_module:U1|Count[10] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.795      ;
; -1.861 ; trigger_module:U1|Count[15] ; trigger_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.790      ;
; -1.859 ; trigger_module:U1|Count[12] ; trigger_module:U1|Count[8]  ; CLK          ; CLK         ; 1.000        ; -0.074     ; 2.787      ;
; -1.859 ; trigger_module:U1|Count[12] ; trigger_module:U1|Count[6]  ; CLK          ; CLK         ; 1.000        ; -0.074     ; 2.787      ;
; -1.836 ; trigger_module:U1|Count[1]  ; trigger_module:U1|Count[18] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.766      ;
; -1.835 ; trigger_module:U1|Count[3]  ; trigger_module:U1|Count[20] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.765      ;
; -1.825 ; trigger_module:U1|Count[16] ; trigger_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.754      ;
; -1.823 ; trigger_module:U1|Count[10] ; trigger_module:U1|Count[8]  ; CLK          ; CLK         ; 1.000        ; -0.074     ; 2.751      ;
; -1.823 ; trigger_module:U1|Count[10] ; trigger_module:U1|Count[6]  ; CLK          ; CLK         ; 1.000        ; -0.074     ; 2.751      ;
; -1.800 ; trigger_module:U1|Count[7]  ; trigger_module:U1|Count[10] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.730      ;
; -1.797 ; trigger_module:U1|Count[18] ; trigger_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.726      ;
; -1.797 ; trigger_module:U1|Count[1]  ; trigger_module:U1|Count[19] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.727      ;
; -1.755 ; trigger_module:U1|Count[2]  ; trigger_module:U1|Count[19] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.685      ;
; -1.755 ; trigger_module:U1|Count[0]  ; trigger_module:U1|Count[18] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.685      ;
; -1.752 ; trigger_module:U1|Count[11] ; trigger_module:U1|Count[17] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.681      ;
; -1.747 ; trigger_module:U1|Count[6]  ; trigger_module:U1|Count[11] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.677      ;
; -1.747 ; trigger_module:U1|Count[6]  ; trigger_module:U1|Count[16] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.677      ;
; -1.747 ; trigger_module:U1|Count[2]  ; trigger_module:U1|Count[20] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.677      ;
; -1.738 ; trigger_module:U1|Count[3]  ; trigger_module:U1|Count[11] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.668      ;
; -1.709 ; trigger_module:U1|Count[3]  ; trigger_module:U1|Count[18] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.639      ;
; -1.707 ; trigger_module:U1|Count[5]  ; trigger_module:U1|Count[20] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.637      ;
; -1.701 ; trigger_module:U1|Count[9]  ; trigger_module:U1|Count[17] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.631      ;
; -1.688 ; trigger_module:U1|Count[14] ; trigger_module:U1|Count[8]  ; CLK          ; CLK         ; 1.000        ; -0.074     ; 2.616      ;
; -1.688 ; trigger_module:U1|Count[14] ; trigger_module:U1|Count[6]  ; CLK          ; CLK         ; 1.000        ; -0.074     ; 2.616      ;
; -1.680 ; trigger_module:U1|Count[11] ; trigger_module:U1|Count[11] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.609      ;
; -1.680 ; trigger_module:U1|Count[11] ; trigger_module:U1|Count[16] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.609      ;
; -1.673 ; trigger_module:U1|Count[6]  ; trigger_module:U1|Count[10] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.603      ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'trigger_module:U1|CLK1'                                                                                                    ;
+--------+--------------------------+--------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+------------------------+------------------------+--------------+------------+------------+
; -0.417 ; trigger_module:U1|Q_n[0] ; trigger_module:U1|Q[0]   ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 1.000        ; -0.072     ; 1.347      ;
; -0.416 ; trigger_module:U1|Q_n[2] ; trigger_module:U1|Q[2]   ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 1.000        ; -0.072     ; 1.346      ;
; -0.415 ; trigger_module:U1|Q_n[1] ; trigger_module:U1|Q[1]   ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 1.000        ; -0.072     ; 1.345      ;
; -0.415 ; trigger_module:U1|Q_n[3] ; trigger_module:U1|Q[3]   ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 1.000        ; -0.072     ; 1.345      ;
; -0.271 ; trigger_module:U1|Q[1]   ; trigger_module:U1|Q[1]   ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 1.000        ; -0.072     ; 1.201      ;
; -0.270 ; trigger_module:U1|Q[2]   ; trigger_module:U1|Q[2]   ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 1.000        ; -0.072     ; 1.200      ;
; -0.267 ; trigger_module:U1|Q[0]   ; trigger_module:U1|Q[0]   ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 1.000        ; -0.072     ; 1.197      ;
; -0.266 ; trigger_module:U1|Q[3]   ; trigger_module:U1|Q[3]   ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 1.000        ; -0.072     ; 1.196      ;
; 0.080  ; trigger_module:U1|Q[3]   ; trigger_module:U1|Q_n[3] ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 1.000        ; -0.072     ; 0.850      ;
; 0.081  ; trigger_module:U1|Q[0]   ; trigger_module:U1|Q_n[0] ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 1.000        ; -0.072     ; 0.849      ;
; 0.081  ; trigger_module:U1|Q[1]   ; trigger_module:U1|Q_n[1] ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 1.000        ; -0.072     ; 0.849      ;
; 0.081  ; trigger_module:U1|Q[2]   ; trigger_module:U1|Q_n[2] ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 1.000        ; -0.072     ; 0.849      ;
+--------+--------------------------+--------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                  ;
+-------+-----------------------------+-----------------------------+------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+------------------------+-------------+--------------+------------+------------+
; 0.094 ; trigger_module:U1|CLK1      ; trigger_module:U1|CLK1      ; trigger_module:U1|CLK1 ; CLK         ; 0.000        ; 2.391      ; 2.950      ;
; 0.279 ; trigger_module:U1|CLK1      ; trigger_module:U1|CLK1      ; trigger_module:U1|CLK1 ; CLK         ; -0.500       ; 2.391      ; 2.635      ;
; 0.515 ; trigger_module:U1|Count[20] ; trigger_module:U1|Count[20] ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 0.783      ;
; 0.537 ; trigger_module:U1|Count[20] ; trigger_module:U1|Count[17] ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 0.805      ;
; 0.689 ; trigger_module:U1|Count[7]  ; trigger_module:U1|Count[7]  ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 0.957      ;
; 0.690 ; trigger_module:U1|Count[15] ; trigger_module:U1|Count[15] ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 0.958      ;
; 0.691 ; trigger_module:U1|Count[5]  ; trigger_module:U1|Count[5]  ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 0.959      ;
; 0.691 ; trigger_module:U1|Count[13] ; trigger_module:U1|Count[13] ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 0.959      ;
; 0.693 ; trigger_module:U1|Count[3]  ; trigger_module:U1|Count[3]  ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 0.961      ;
; 0.694 ; trigger_module:U1|Count[1]  ; trigger_module:U1|Count[1]  ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 0.962      ;
; 0.696 ; trigger_module:U1|Count[12] ; trigger_module:U1|Count[12] ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 0.964      ;
; 0.696 ; trigger_module:U1|Count[14] ; trigger_module:U1|Count[14] ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 0.964      ;
; 0.697 ; trigger_module:U1|Count[2]  ; trigger_module:U1|Count[2]  ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 0.965      ;
; 0.697 ; trigger_module:U1|Count[4]  ; trigger_module:U1|Count[4]  ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 0.965      ;
; 0.704 ; trigger_module:U1|Count[9]  ; trigger_module:U1|Count[9]  ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 0.972      ;
; 0.709 ; trigger_module:U1|Count[19] ; trigger_module:U1|Count[19] ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 0.977      ;
; 0.712 ; trigger_module:U1|Count[18] ; trigger_module:U1|Count[18] ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 0.980      ;
; 0.715 ; trigger_module:U1|Count[0]  ; trigger_module:U1|Count[0]  ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 0.983      ;
; 0.759 ; trigger_module:U1|Count[20] ; trigger_module:U1|Count[11] ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.027      ;
; 0.759 ; trigger_module:U1|Count[20] ; trigger_module:U1|Count[16] ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.027      ;
; 0.935 ; trigger_module:U1|Count[20] ; trigger_module:U1|Count[10] ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.203      ;
; 1.012 ; trigger_module:U1|Count[6]  ; trigger_module:U1|Count[7]  ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.280      ;
; 1.013 ; trigger_module:U1|Count[13] ; trigger_module:U1|Count[14] ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.281      ;
; 1.013 ; trigger_module:U1|Count[0]  ; trigger_module:U1|Count[1]  ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.281      ;
; 1.015 ; trigger_module:U1|Count[12] ; trigger_module:U1|Count[13] ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.283      ;
; 1.015 ; trigger_module:U1|Count[14] ; trigger_module:U1|Count[15] ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.283      ;
; 1.016 ; trigger_module:U1|Count[4]  ; trigger_module:U1|Count[5]  ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.284      ;
; 1.016 ; trigger_module:U1|Count[2]  ; trigger_module:U1|Count[3]  ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.284      ;
; 1.017 ; trigger_module:U1|Count[3]  ; trigger_module:U1|Count[4]  ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.285      ;
; 1.018 ; trigger_module:U1|Count[1]  ; trigger_module:U1|Count[2]  ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.286      ;
; 1.028 ; trigger_module:U1|Count[8]  ; trigger_module:U1|Count[9]  ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; trigger_module:U1|Count[0]  ; trigger_module:U1|Count[2]  ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.296      ;
; 1.029 ; trigger_module:U1|Count[11] ; trigger_module:U1|Count[12] ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; trigger_module:U1|Count[17] ; trigger_module:U1|Count[18] ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.297      ;
; 1.030 ; trigger_module:U1|Count[18] ; trigger_module:U1|Count[19] ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.298      ;
; 1.030 ; trigger_module:U1|Count[12] ; trigger_module:U1|Count[14] ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.298      ;
; 1.031 ; trigger_module:U1|Count[2]  ; trigger_module:U1|Count[4]  ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.299      ;
; 1.033 ; trigger_module:U1|Count[19] ; trigger_module:U1|Count[20] ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.301      ;
; 1.046 ; trigger_module:U1|Count[16] ; trigger_module:U1|Count[18] ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.314      ;
; 1.046 ; trigger_module:U1|Count[18] ; trigger_module:U1|Count[20] ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.314      ;
; 1.073 ; trigger_module:U1|Count[11] ; trigger_module:U1|Count[11] ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.341      ;
; 1.076 ; trigger_module:U1|Count[16] ; trigger_module:U1|Count[16] ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.344      ;
; 1.106 ; trigger_module:U1|Count[7]  ; trigger_module:U1|Count[9]  ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.374      ;
; 1.110 ; trigger_module:U1|Count[13] ; trigger_module:U1|Count[15] ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.378      ;
; 1.110 ; trigger_module:U1|Count[5]  ; trigger_module:U1|Count[7]  ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.378      ;
; 1.114 ; trigger_module:U1|Count[3]  ; trigger_module:U1|Count[5]  ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.382      ;
; 1.115 ; trigger_module:U1|Count[1]  ; trigger_module:U1|Count[3]  ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.383      ;
; 1.122 ; trigger_module:U1|Count[17] ; trigger_module:U1|Count[19] ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.390      ;
; 1.123 ; trigger_module:U1|Count[11] ; trigger_module:U1|Count[13] ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.391      ;
; 1.134 ; trigger_module:U1|Count[15] ; trigger_module:U1|Count[18] ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.402      ;
; 1.134 ; trigger_module:U1|Count[6]  ; trigger_module:U1|Count[9]  ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.402      ;
; 1.135 ; trigger_module:U1|Count[0]  ; trigger_module:U1|Count[3]  ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.403      ;
; 1.137 ; trigger_module:U1|Count[12] ; trigger_module:U1|Count[15] ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.405      ;
; 1.138 ; trigger_module:U1|Count[4]  ; trigger_module:U1|Count[7]  ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.406      ;
; 1.138 ; trigger_module:U1|Count[2]  ; trigger_module:U1|Count[5]  ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.406      ;
; 1.140 ; trigger_module:U1|Count[1]  ; trigger_module:U1|Count[4]  ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.408      ;
; 1.147 ; trigger_module:U1|Count[9]  ; trigger_module:U1|Count[12] ; CLK                    ; CLK         ; 0.000        ; 0.074      ; 1.416      ;
; 1.150 ; trigger_module:U1|Count[0]  ; trigger_module:U1|Count[4]  ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.418      ;
; 1.151 ; trigger_module:U1|Count[11] ; trigger_module:U1|Count[14] ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.419      ;
; 1.151 ; trigger_module:U1|Count[17] ; trigger_module:U1|Count[20] ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.419      ;
; 1.152 ; trigger_module:U1|Count[16] ; trigger_module:U1|Count[19] ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.420      ;
; 1.152 ; trigger_module:U1|Count[14] ; trigger_module:U1|Count[18] ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.420      ;
; 1.164 ; trigger_module:U1|Count[8]  ; trigger_module:U1|Count[12] ; CLK                    ; CLK         ; 0.000        ; 0.074      ; 1.433      ;
; 1.168 ; trigger_module:U1|Count[16] ; trigger_module:U1|Count[20] ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.436      ;
; 1.211 ; trigger_module:U1|Count[20] ; trigger_module:U1|Count[8]  ; CLK                    ; CLK         ; 0.000        ; 0.072      ; 1.478      ;
; 1.211 ; trigger_module:U1|Count[20] ; trigger_module:U1|Count[6]  ; CLK                    ; CLK         ; 0.000        ; 0.072      ; 1.478      ;
; 1.215 ; trigger_module:U1|Count[17] ; trigger_module:U1|Count[17] ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.483      ;
; 1.230 ; trigger_module:U1|Count[15] ; trigger_module:U1|Count[19] ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.498      ;
; 1.232 ; trigger_module:U1|Count[5]  ; trigger_module:U1|Count[9]  ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.500      ;
; 1.236 ; trigger_module:U1|Count[3]  ; trigger_module:U1|Count[7]  ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.504      ;
; 1.237 ; trigger_module:U1|Count[1]  ; trigger_module:U1|Count[5]  ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.505      ;
; 1.240 ; trigger_module:U1|Count[9]  ; trigger_module:U1|Count[13] ; CLK                    ; CLK         ; 0.000        ; 0.074      ; 1.509      ;
; 1.245 ; trigger_module:U1|Count[11] ; trigger_module:U1|Count[15] ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.513      ;
; 1.254 ; trigger_module:U1|Count[7]  ; trigger_module:U1|Count[12] ; CLK                    ; CLK         ; 0.000        ; 0.074      ; 1.523      ;
; 1.256 ; trigger_module:U1|Count[15] ; trigger_module:U1|Count[20] ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.524      ;
; 1.257 ; trigger_module:U1|Count[13] ; trigger_module:U1|Count[18] ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.525      ;
; 1.257 ; trigger_module:U1|Count[0]  ; trigger_module:U1|Count[5]  ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.525      ;
; 1.259 ; trigger_module:U1|Count[14] ; trigger_module:U1|Count[19] ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.527      ;
; 1.260 ; trigger_module:U1|Count[4]  ; trigger_module:U1|Count[9]  ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.528      ;
; 1.260 ; trigger_module:U1|Count[2]  ; trigger_module:U1|Count[7]  ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.528      ;
; 1.269 ; trigger_module:U1|Count[9]  ; trigger_module:U1|Count[14] ; CLK                    ; CLK         ; 0.000        ; 0.074      ; 1.538      ;
; 1.270 ; trigger_module:U1|Count[6]  ; trigger_module:U1|Count[12] ; CLK                    ; CLK         ; 0.000        ; 0.074      ; 1.539      ;
; 1.271 ; trigger_module:U1|Count[8]  ; trigger_module:U1|Count[13] ; CLK                    ; CLK         ; 0.000        ; 0.074      ; 1.540      ;
; 1.274 ; trigger_module:U1|Count[14] ; trigger_module:U1|Count[20] ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.542      ;
; 1.274 ; trigger_module:U1|Count[12] ; trigger_module:U1|Count[18] ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.542      ;
; 1.286 ; trigger_module:U1|Count[8]  ; trigger_module:U1|Count[14] ; CLK                    ; CLK         ; 0.000        ; 0.074      ; 1.555      ;
; 1.291 ; trigger_module:U1|Count[6]  ; trigger_module:U1|Count[6]  ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.559      ;
; 1.300 ; trigger_module:U1|Count[19] ; trigger_module:U1|Count[10] ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.568      ;
; 1.303 ; trigger_module:U1|Count[10] ; trigger_module:U1|Count[12] ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.571      ;
; 1.308 ; trigger_module:U1|Count[8]  ; trigger_module:U1|Count[8]  ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.576      ;
; 1.318 ; trigger_module:U1|Count[10] ; trigger_module:U1|Count[13] ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.586      ;
; 1.349 ; trigger_module:U1|Count[7]  ; trigger_module:U1|Count[13] ; CLK                    ; CLK         ; 0.000        ; 0.074      ; 1.618      ;
; 1.353 ; trigger_module:U1|Count[19] ; trigger_module:U1|Count[11] ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.621      ;
; 1.353 ; trigger_module:U1|Count[19] ; trigger_module:U1|Count[16] ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.621      ;
; 1.354 ; trigger_module:U1|Count[13] ; trigger_module:U1|Count[19] ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.622      ;
; 1.358 ; trigger_module:U1|Count[3]  ; trigger_module:U1|Count[9]  ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.626      ;
; 1.359 ; trigger_module:U1|Count[1]  ; trigger_module:U1|Count[7]  ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.627      ;
; 1.362 ; trigger_module:U1|Count[9]  ; trigger_module:U1|Count[15] ; CLK                    ; CLK         ; 0.000        ; 0.074      ; 1.631      ;
; 1.370 ; trigger_module:U1|Count[15] ; trigger_module:U1|Count[16] ; CLK                    ; CLK         ; 0.000        ; 0.073      ; 1.638      ;
; 1.376 ; trigger_module:U1|Count[7]  ; trigger_module:U1|Count[14] ; CLK                    ; CLK         ; 0.000        ; 0.074      ; 1.645      ;
+-------+-----------------------------+-----------------------------+------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'trigger_module:U1|CLK1'                                                                                                    ;
+-------+--------------------------+--------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.478 ; trigger_module:U1|Q[1]   ; trigger_module:U1|Q_n[1] ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 0.000        ; 0.072      ; 0.745      ;
; 0.478 ; trigger_module:U1|Q[2]   ; trigger_module:U1|Q_n[2] ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 0.000        ; 0.072      ; 0.745      ;
; 0.479 ; trigger_module:U1|Q[0]   ; trigger_module:U1|Q_n[0] ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 0.000        ; 0.072      ; 0.746      ;
; 0.479 ; trigger_module:U1|Q[3]   ; trigger_module:U1|Q_n[3] ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 0.000        ; 0.072      ; 0.746      ;
; 0.851 ; trigger_module:U1|Q[0]   ; trigger_module:U1|Q[0]   ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 0.000        ; 0.072      ; 1.118      ;
; 0.851 ; trigger_module:U1|Q[3]   ; trigger_module:U1|Q[3]   ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 0.000        ; 0.072      ; 1.118      ;
; 0.855 ; trigger_module:U1|Q[2]   ; trigger_module:U1|Q[2]   ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 0.000        ; 0.072      ; 1.122      ;
; 0.856 ; trigger_module:U1|Q[1]   ; trigger_module:U1|Q[1]   ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 0.000        ; 0.072      ; 1.123      ;
; 1.000 ; trigger_module:U1|Q_n[3] ; trigger_module:U1|Q[3]   ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 0.000        ; 0.072      ; 1.267      ;
; 1.000 ; trigger_module:U1|Q_n[2] ; trigger_module:U1|Q[2]   ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 0.000        ; 0.072      ; 1.267      ;
; 1.001 ; trigger_module:U1|Q_n[0] ; trigger_module:U1|Q[0]   ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 0.000        ; 0.072      ; 1.268      ;
; 1.001 ; trigger_module:U1|Q_n[1] ; trigger_module:U1|Q[1]   ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 0.000        ; 0.072      ; 1.268      ;
+-------+--------------------------+--------------------------+------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; trigger_module:U1|CLK1      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; trigger_module:U1|Count[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; trigger_module:U1|Count[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; trigger_module:U1|Count[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; trigger_module:U1|Count[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; trigger_module:U1|Count[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; trigger_module:U1|Count[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; trigger_module:U1|Count[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; trigger_module:U1|Count[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; trigger_module:U1|Count[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; trigger_module:U1|Count[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; trigger_module:U1|Count[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; trigger_module:U1|Count[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; trigger_module:U1|Count[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; trigger_module:U1|Count[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; trigger_module:U1|Count[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; trigger_module:U1|Count[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; trigger_module:U1|Count[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; trigger_module:U1|Count[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; trigger_module:U1|Count[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; trigger_module:U1|Count[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; trigger_module:U1|Count[9]  ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; trigger_module:U1|Count[0]  ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; trigger_module:U1|Count[11] ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; trigger_module:U1|Count[12] ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; trigger_module:U1|Count[13] ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; trigger_module:U1|Count[14] ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; trigger_module:U1|Count[15] ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; trigger_module:U1|Count[16] ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; trigger_module:U1|Count[17] ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; trigger_module:U1|Count[18] ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; trigger_module:U1|Count[19] ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; trigger_module:U1|Count[1]  ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; trigger_module:U1|Count[20] ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; trigger_module:U1|Count[2]  ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; trigger_module:U1|Count[3]  ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; trigger_module:U1|Count[4]  ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; trigger_module:U1|Count[5]  ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; trigger_module:U1|Count[6]  ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; trigger_module:U1|Count[7]  ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; trigger_module:U1|Count[8]  ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; trigger_module:U1|Count[9]  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; trigger_module:U1|CLK1      ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; trigger_module:U1|Count[10] ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; trigger_module:U1|CLK1      ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; trigger_module:U1|Count[0]  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; trigger_module:U1|Count[10] ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; trigger_module:U1|Count[11] ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; trigger_module:U1|Count[12] ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; trigger_module:U1|Count[13] ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; trigger_module:U1|Count[14] ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; trigger_module:U1|Count[15] ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; trigger_module:U1|Count[16] ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; trigger_module:U1|Count[17] ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; trigger_module:U1|Count[18] ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; trigger_module:U1|Count[19] ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; trigger_module:U1|Count[1]  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; trigger_module:U1|Count[20] ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; trigger_module:U1|Count[2]  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; trigger_module:U1|Count[3]  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; trigger_module:U1|Count[4]  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; trigger_module:U1|Count[5]  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; trigger_module:U1|Count[6]  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; trigger_module:U1|Count[7]  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; trigger_module:U1|Count[8]  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; trigger_module:U1|Count[9]  ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|CLK1|clk                 ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count[10]|clk            ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count[0]|clk             ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count[11]|clk            ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count[12]|clk            ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count[13]|clk            ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count[14]|clk            ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count[15]|clk            ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count[16]|clk            ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count[17]|clk            ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count[18]|clk            ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count[19]|clk            ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count[1]|clk             ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count[20]|clk            ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count[2]|clk             ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count[3]|clk             ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count[4]|clk             ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count[5]|clk             ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count[6]|clk             ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count[7]|clk             ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count[8]|clk             ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count[9]|clk             ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                 ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]   ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i                 ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]   ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|outclk     ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|o                 ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; U1|CLK1|clk                 ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; U1|Count[0]|clk             ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; U1|Count[10]|clk            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'trigger_module:U1|CLK1'                                                         ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q_n[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q_n[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q_n[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q_n[3] ;
; 0.144  ; 0.360        ; 0.216          ; High Pulse Width ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q[0]   ;
; 0.144  ; 0.360        ; 0.216          ; High Pulse Width ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q[1]   ;
; 0.144  ; 0.360        ; 0.216          ; High Pulse Width ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q[2]   ;
; 0.144  ; 0.360        ; 0.216          ; High Pulse Width ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q[3]   ;
; 0.144  ; 0.360        ; 0.216          ; High Pulse Width ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q_n[0] ;
; 0.144  ; 0.360        ; 0.216          ; High Pulse Width ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q_n[1] ;
; 0.144  ; 0.360        ; 0.216          ; High Pulse Width ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q_n[2] ;
; 0.144  ; 0.360        ; 0.216          ; High Pulse Width ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q_n[3] ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; trigger_module:U1|CLK1 ; Rise       ; U1|CLK1~clkctrl|inclk[0] ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; trigger_module:U1|CLK1 ; Rise       ; U1|CLK1~clkctrl|outclk   ;
; 0.414  ; 0.414        ; 0.000          ; High Pulse Width ; trigger_module:U1|CLK1 ; Rise       ; U1|Q[0]|clk              ;
; 0.414  ; 0.414        ; 0.000          ; High Pulse Width ; trigger_module:U1|CLK1 ; Rise       ; U1|Q[1]|clk              ;
; 0.414  ; 0.414        ; 0.000          ; High Pulse Width ; trigger_module:U1|CLK1 ; Rise       ; U1|Q[2]|clk              ;
; 0.414  ; 0.414        ; 0.000          ; High Pulse Width ; trigger_module:U1|CLK1 ; Rise       ; U1|Q[3]|clk              ;
; 0.414  ; 0.414        ; 0.000          ; High Pulse Width ; trigger_module:U1|CLK1 ; Rise       ; U1|Q_n[0]|clk            ;
; 0.414  ; 0.414        ; 0.000          ; High Pulse Width ; trigger_module:U1|CLK1 ; Rise       ; U1|Q_n[1]|clk            ;
; 0.414  ; 0.414        ; 0.000          ; High Pulse Width ; trigger_module:U1|CLK1 ; Rise       ; U1|Q_n[2]|clk            ;
; 0.414  ; 0.414        ; 0.000          ; High Pulse Width ; trigger_module:U1|CLK1 ; Rise       ; U1|Q_n[3]|clk            ;
; 0.449  ; 0.633        ; 0.184          ; Low Pulse Width  ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q[0]   ;
; 0.449  ; 0.633        ; 0.184          ; Low Pulse Width  ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q[1]   ;
; 0.449  ; 0.633        ; 0.184          ; Low Pulse Width  ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q[2]   ;
; 0.449  ; 0.633        ; 0.184          ; Low Pulse Width  ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q[3]   ;
; 0.449  ; 0.633        ; 0.184          ; Low Pulse Width  ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q_n[0] ;
; 0.449  ; 0.633        ; 0.184          ; Low Pulse Width  ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q_n[1] ;
; 0.449  ; 0.633        ; 0.184          ; Low Pulse Width  ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q_n[2] ;
; 0.449  ; 0.633        ; 0.184          ; Low Pulse Width  ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q_n[3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; trigger_module:U1|CLK1 ; Rise       ; U1|CLK1|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; trigger_module:U1|CLK1 ; Rise       ; U1|CLK1|q                ;
; 0.582  ; 0.582        ; 0.000          ; Low Pulse Width  ; trigger_module:U1|CLK1 ; Rise       ; U1|Q[0]|clk              ;
; 0.582  ; 0.582        ; 0.000          ; Low Pulse Width  ; trigger_module:U1|CLK1 ; Rise       ; U1|Q[1]|clk              ;
; 0.582  ; 0.582        ; 0.000          ; Low Pulse Width  ; trigger_module:U1|CLK1 ; Rise       ; U1|Q[2]|clk              ;
; 0.582  ; 0.582        ; 0.000          ; Low Pulse Width  ; trigger_module:U1|CLK1 ; Rise       ; U1|Q[3]|clk              ;
; 0.582  ; 0.582        ; 0.000          ; Low Pulse Width  ; trigger_module:U1|CLK1 ; Rise       ; U1|Q_n[0]|clk            ;
; 0.582  ; 0.582        ; 0.000          ; Low Pulse Width  ; trigger_module:U1|CLK1 ; Rise       ; U1|Q_n[1]|clk            ;
; 0.582  ; 0.582        ; 0.000          ; Low Pulse Width  ; trigger_module:U1|CLK1 ; Rise       ; U1|Q_n[2]|clk            ;
; 0.582  ; 0.582        ; 0.000          ; Low Pulse Width  ; trigger_module:U1|CLK1 ; Rise       ; U1|Q_n[3]|clk            ;
; 0.605  ; 0.605        ; 0.000          ; Low Pulse Width  ; trigger_module:U1|CLK1 ; Rise       ; U1|CLK1~clkctrl|inclk[0] ;
; 0.605  ; 0.605        ; 0.000          ; Low Pulse Width  ; trigger_module:U1|CLK1 ; Rise       ; U1|CLK1~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Clrn      ; trigger_module:U1|CLK1 ; 1.602 ; 1.729 ; Rise       ; trigger_module:U1|CLK1 ;
; Setn      ; trigger_module:U1|CLK1 ; 1.695 ; 1.788 ; Rise       ; trigger_module:U1|CLK1 ;
; Sw_In[*]  ; trigger_module:U1|CLK1 ; 2.399 ; 2.406 ; Rise       ; trigger_module:U1|CLK1 ;
;  Sw_In[0] ; trigger_module:U1|CLK1 ; 1.965 ; 2.119 ; Rise       ; trigger_module:U1|CLK1 ;
;  Sw_In[1] ; trigger_module:U1|CLK1 ; 1.931 ; 2.099 ; Rise       ; trigger_module:U1|CLK1 ;
;  Sw_In[2] ; trigger_module:U1|CLK1 ; 1.950 ; 2.100 ; Rise       ; trigger_module:U1|CLK1 ;
;  Sw_In[3] ; trigger_module:U1|CLK1 ; 1.958 ; 2.112 ; Rise       ; trigger_module:U1|CLK1 ;
;  Sw_In[4] ; trigger_module:U1|CLK1 ; 2.226 ; 2.240 ; Rise       ; trigger_module:U1|CLK1 ;
;  Sw_In[5] ; trigger_module:U1|CLK1 ; 2.399 ; 2.406 ; Rise       ; trigger_module:U1|CLK1 ;
;  Sw_In[6] ; trigger_module:U1|CLK1 ; 2.046 ; 2.081 ; Rise       ; trigger_module:U1|CLK1 ;
;  Sw_In[7] ; trigger_module:U1|CLK1 ; 2.331 ; 2.369 ; Rise       ; trigger_module:U1|CLK1 ;
+-----------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Clrn      ; trigger_module:U1|CLK1 ; -1.129 ; -1.240 ; Rise       ; trigger_module:U1|CLK1 ;
; Setn      ; trigger_module:U1|CLK1 ; -1.142 ; -1.223 ; Rise       ; trigger_module:U1|CLK1 ;
; Sw_In[*]  ; trigger_module:U1|CLK1 ; -1.436 ; -1.540 ; Rise       ; trigger_module:U1|CLK1 ;
;  Sw_In[0] ; trigger_module:U1|CLK1 ; -1.471 ; -1.598 ; Rise       ; trigger_module:U1|CLK1 ;
;  Sw_In[1] ; trigger_module:U1|CLK1 ; -1.436 ; -1.588 ; Rise       ; trigger_module:U1|CLK1 ;
;  Sw_In[2] ; trigger_module:U1|CLK1 ; -1.454 ; -1.587 ; Rise       ; trigger_module:U1|CLK1 ;
;  Sw_In[3] ; trigger_module:U1|CLK1 ; -1.465 ; -1.592 ; Rise       ; trigger_module:U1|CLK1 ;
;  Sw_In[4] ; trigger_module:U1|CLK1 ; -1.672 ; -1.690 ; Rise       ; trigger_module:U1|CLK1 ;
;  Sw_In[5] ; trigger_module:U1|CLK1 ; -1.839 ; -1.853 ; Rise       ; trigger_module:U1|CLK1 ;
;  Sw_In[6] ; trigger_module:U1|CLK1 ; -1.500 ; -1.540 ; Rise       ; trigger_module:U1|CLK1 ;
;  Sw_In[7] ; trigger_module:U1|CLK1 ; -1.770 ; -1.813 ; Rise       ; trigger_module:U1|CLK1 ;
+-----------+------------------------+--------+--------+------------+------------------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+-------------+------------------------+--------+-------+------------+------------------------+
; Data Port   ; Clock Port             ; Rise   ; Fall  ; Clock Edge ; Clock Reference        ;
+-------------+------------------------+--------+-------+------------+------------------------+
; LED_Out[*]  ; trigger_module:U1|CLK1 ; 10.159 ; 9.626 ; Rise       ; trigger_module:U1|CLK1 ;
;  LED_Out[0] ; trigger_module:U1|CLK1 ; 8.153  ; 7.942 ; Rise       ; trigger_module:U1|CLK1 ;
;  LED_Out[1] ; trigger_module:U1|CLK1 ; 9.732  ; 9.162 ; Rise       ; trigger_module:U1|CLK1 ;
;  LED_Out[2] ; trigger_module:U1|CLK1 ; 8.916  ; 8.469 ; Rise       ; trigger_module:U1|CLK1 ;
;  LED_Out[3] ; trigger_module:U1|CLK1 ; 8.010  ; 7.744 ; Rise       ; trigger_module:U1|CLK1 ;
;  LED_Out[4] ; trigger_module:U1|CLK1 ; 9.536  ; 8.924 ; Rise       ; trigger_module:U1|CLK1 ;
;  LED_Out[5] ; trigger_module:U1|CLK1 ; 9.624  ; 9.234 ; Rise       ; trigger_module:U1|CLK1 ;
;  LED_Out[6] ; trigger_module:U1|CLK1 ; 9.370  ; 8.837 ; Rise       ; trigger_module:U1|CLK1 ;
;  LED_Out[7] ; trigger_module:U1|CLK1 ; 10.159 ; 9.626 ; Rise       ; trigger_module:U1|CLK1 ;
+-------------+------------------------+--------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-------------+------------------------+-------+-------+------------+------------------------+
; Data Port   ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-------------+------------------------+-------+-------+------------+------------------------+
; LED_Out[*]  ; trigger_module:U1|CLK1 ; 7.677 ; 7.420 ; Rise       ; trigger_module:U1|CLK1 ;
;  LED_Out[0] ; trigger_module:U1|CLK1 ; 7.815 ; 7.611 ; Rise       ; trigger_module:U1|CLK1 ;
;  LED_Out[1] ; trigger_module:U1|CLK1 ; 9.331 ; 8.782 ; Rise       ; trigger_module:U1|CLK1 ;
;  LED_Out[2] ; trigger_module:U1|CLK1 ; 8.548 ; 8.117 ; Rise       ; trigger_module:U1|CLK1 ;
;  LED_Out[3] ; trigger_module:U1|CLK1 ; 7.677 ; 7.420 ; Rise       ; trigger_module:U1|CLK1 ;
;  LED_Out[4] ; trigger_module:U1|CLK1 ; 9.143 ; 8.554 ; Rise       ; trigger_module:U1|CLK1 ;
;  LED_Out[5] ; trigger_module:U1|CLK1 ; 9.227 ; 8.851 ; Rise       ; trigger_module:U1|CLK1 ;
;  LED_Out[6] ; trigger_module:U1|CLK1 ; 8.984 ; 8.471 ; Rise       ; trigger_module:U1|CLK1 ;
;  LED_Out[7] ; trigger_module:U1|CLK1 ; 9.740 ; 9.227 ; Rise       ; trigger_module:U1|CLK1 ;
+-------------+------------------------+-------+-------+------------+------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary              ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; CLK                    ; -0.736 ; -6.458        ;
; trigger_module:U1|CLK1 ; 0.319  ; 0.000         ;
+------------------------+--------+---------------+


+-------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary               ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; CLK                    ; -0.189 ; -0.189        ;
; trigger_module:U1|CLK1 ; 0.214  ; 0.000         ;
+------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+------------------------+--------+----------------+
; Clock                  ; Slack  ; End Point TNS  ;
+------------------------+--------+----------------+
; CLK                    ; -3.000 ; -26.442        ;
; trigger_module:U1|CLK1 ; -1.000 ; -8.000         ;
+------------------------+--------+----------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                        ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -0.736 ; trigger_module:U1|Count[0]  ; trigger_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.687      ;
; -0.735 ; trigger_module:U1|Count[5]  ; trigger_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.686      ;
; -0.735 ; trigger_module:U1|Count[2]  ; trigger_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.686      ;
; -0.733 ; trigger_module:U1|Count[4]  ; trigger_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.684      ;
; -0.672 ; trigger_module:U1|Count[1]  ; trigger_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.623      ;
; -0.641 ; trigger_module:U1|Count[8]  ; trigger_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.592      ;
; -0.604 ; trigger_module:U1|Count[1]  ; trigger_module:U1|Count[17] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.555      ;
; -0.600 ; trigger_module:U1|Count[3]  ; trigger_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.551      ;
; -0.594 ; trigger_module:U1|Count[0]  ; trigger_module:U1|Count[8]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.545      ;
; -0.594 ; trigger_module:U1|Count[0]  ; trigger_module:U1|Count[6]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.545      ;
; -0.593 ; trigger_module:U1|Count[5]  ; trigger_module:U1|Count[8]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.544      ;
; -0.593 ; trigger_module:U1|Count[2]  ; trigger_module:U1|Count[8]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.544      ;
; -0.593 ; trigger_module:U1|Count[5]  ; trigger_module:U1|Count[6]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.544      ;
; -0.593 ; trigger_module:U1|Count[2]  ; trigger_module:U1|Count[6]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.544      ;
; -0.591 ; trigger_module:U1|Count[4]  ; trigger_module:U1|Count[8]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.542      ;
; -0.591 ; trigger_module:U1|Count[4]  ; trigger_module:U1|Count[6]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.542      ;
; -0.589 ; trigger_module:U1|Count[0]  ; trigger_module:U1|Count[17] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.540      ;
; -0.587 ; trigger_module:U1|Count[7]  ; trigger_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.538      ;
; -0.535 ; trigger_module:U1|Count[11] ; trigger_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.486      ;
; -0.535 ; trigger_module:U1|Count[3]  ; trigger_module:U1|Count[17] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.486      ;
; -0.530 ; trigger_module:U1|Count[1]  ; trigger_module:U1|Count[8]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.481      ;
; -0.530 ; trigger_module:U1|Count[1]  ; trigger_module:U1|Count[6]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.481      ;
; -0.528 ; trigger_module:U1|Count[6]  ; trigger_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.479      ;
; -0.527 ; trigger_module:U1|Count[1]  ; trigger_module:U1|Count[16] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.478      ;
; -0.520 ; trigger_module:U1|Count[2]  ; trigger_module:U1|Count[17] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.471      ;
; -0.499 ; trigger_module:U1|Count[8]  ; trigger_module:U1|Count[8]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.450      ;
; -0.499 ; trigger_module:U1|Count[8]  ; trigger_module:U1|Count[6]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.450      ;
; -0.491 ; trigger_module:U1|Count[1]  ; trigger_module:U1|Count[20] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.442      ;
; -0.486 ; trigger_module:U1|Count[1]  ; trigger_module:U1|Count[10] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.437      ;
; -0.481 ; trigger_module:U1|Count[5]  ; trigger_module:U1|Count[17] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.432      ;
; -0.479 ; trigger_module:U1|Count[4]  ; trigger_module:U1|Count[17] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.430      ;
; -0.478 ; trigger_module:U1|Count[0]  ; trigger_module:U1|Count[16] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.429      ;
; -0.465 ; trigger_module:U1|Count[10] ; trigger_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.416      ;
; -0.465 ; trigger_module:U1|Count[9]  ; trigger_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.416      ;
; -0.458 ; trigger_module:U1|Count[3]  ; trigger_module:U1|Count[8]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.409      ;
; -0.458 ; trigger_module:U1|Count[3]  ; trigger_module:U1|Count[6]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.409      ;
; -0.458 ; trigger_module:U1|Count[3]  ; trigger_module:U1|Count[16] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.409      ;
; -0.453 ; trigger_module:U1|Count[13] ; trigger_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.404      ;
; -0.453 ; trigger_module:U1|Count[12] ; trigger_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.404      ;
; -0.450 ; trigger_module:U1|Count[0]  ; trigger_module:U1|Count[11] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.401      ;
; -0.449 ; trigger_module:U1|Count[5]  ; trigger_module:U1|Count[11] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.400      ;
; -0.449 ; trigger_module:U1|Count[2]  ; trigger_module:U1|Count[11] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.400      ;
; -0.448 ; trigger_module:U1|Count[5]  ; trigger_module:U1|Count[16] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.399      ;
; -0.448 ; trigger_module:U1|Count[2]  ; trigger_module:U1|Count[16] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.399      ;
; -0.447 ; trigger_module:U1|Count[4]  ; trigger_module:U1|Count[11] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.398      ;
; -0.446 ; trigger_module:U1|Count[4]  ; trigger_module:U1|Count[16] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.397      ;
; -0.445 ; trigger_module:U1|Count[7]  ; trigger_module:U1|Count[8]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.396      ;
; -0.445 ; trigger_module:U1|Count[7]  ; trigger_module:U1|Count[6]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.396      ;
; -0.442 ; trigger_module:U1|Count[0]  ; trigger_module:U1|Count[20] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.393      ;
; -0.437 ; trigger_module:U1|Count[0]  ; trigger_module:U1|Count[10] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.388      ;
; -0.427 ; trigger_module:U1|Count[1]  ; trigger_module:U1|Count[19] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.378      ;
; -0.423 ; trigger_module:U1|Count[1]  ; trigger_module:U1|Count[18] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.374      ;
; -0.422 ; trigger_module:U1|Count[3]  ; trigger_module:U1|Count[20] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.373      ;
; -0.417 ; trigger_module:U1|Count[3]  ; trigger_module:U1|Count[10] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.368      ;
; -0.412 ; trigger_module:U1|Count[0]  ; trigger_module:U1|Count[19] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.363      ;
; -0.396 ; trigger_module:U1|Count[7]  ; trigger_module:U1|Count[17] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.347      ;
; -0.393 ; trigger_module:U1|Count[11] ; trigger_module:U1|Count[8]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.344      ;
; -0.393 ; trigger_module:U1|Count[11] ; trigger_module:U1|Count[6]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.344      ;
; -0.391 ; trigger_module:U1|Count[5]  ; trigger_module:U1|Count[10] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.342      ;
; -0.391 ; trigger_module:U1|Count[2]  ; trigger_module:U1|Count[10] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.342      ;
; -0.389 ; trigger_module:U1|Count[4]  ; trigger_module:U1|Count[10] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.340      ;
; -0.387 ; trigger_module:U1|Count[8]  ; trigger_module:U1|Count[17] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.338      ;
; -0.386 ; trigger_module:U1|Count[6]  ; trigger_module:U1|Count[8]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.337      ;
; -0.386 ; trigger_module:U1|Count[6]  ; trigger_module:U1|Count[6]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.337      ;
; -0.386 ; trigger_module:U1|Count[1]  ; trigger_module:U1|Count[11] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.337      ;
; -0.385 ; trigger_module:U1|Count[6]  ; trigger_module:U1|Count[17] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.336      ;
; -0.375 ; trigger_module:U1|Count[2]  ; trigger_module:U1|Count[20] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.326      ;
; -0.374 ; trigger_module:U1|Count[0]  ; trigger_module:U1|Count[18] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.325      ;
; -0.365 ; trigger_module:U1|Count[14] ; trigger_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.316      ;
; -0.358 ; trigger_module:U1|Count[3]  ; trigger_module:U1|Count[19] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.309      ;
; -0.355 ; trigger_module:U1|Count[8]  ; trigger_module:U1|Count[11] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.306      ;
; -0.354 ; trigger_module:U1|Count[8]  ; trigger_module:U1|Count[16] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.305      ;
; -0.354 ; trigger_module:U1|Count[3]  ; trigger_module:U1|Count[18] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.305      ;
; -0.351 ; trigger_module:U1|Count[5]  ; trigger_module:U1|Count[20] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.302      ;
; -0.345 ; trigger_module:U1|Count[10] ; trigger_module:U1|Count[17] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.296      ;
; -0.343 ; trigger_module:U1|Count[2]  ; trigger_module:U1|Count[19] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.294      ;
; -0.333 ; trigger_module:U1|Count[9]  ; trigger_module:U1|Count[17] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.284      ;
; -0.323 ; trigger_module:U1|Count[10] ; trigger_module:U1|Count[8]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.274      ;
; -0.323 ; trigger_module:U1|Count[10] ; trigger_module:U1|Count[6]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.274      ;
; -0.319 ; trigger_module:U1|Count[7]  ; trigger_module:U1|Count[16] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.270      ;
; -0.315 ; trigger_module:U1|Count[9]  ; trigger_module:U1|Count[8]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.266      ;
; -0.315 ; trigger_module:U1|Count[9]  ; trigger_module:U1|Count[6]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.266      ;
; -0.314 ; trigger_module:U1|Count[3]  ; trigger_module:U1|Count[11] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.265      ;
; -0.313 ; trigger_module:U1|Count[18] ; trigger_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.264      ;
; -0.311 ; trigger_module:U1|Count[16] ; trigger_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.262      ;
; -0.311 ; trigger_module:U1|Count[13] ; trigger_module:U1|Count[8]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.262      ;
; -0.311 ; trigger_module:U1|Count[13] ; trigger_module:U1|Count[6]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.262      ;
; -0.311 ; trigger_module:U1|Count[12] ; trigger_module:U1|Count[8]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.262      ;
; -0.311 ; trigger_module:U1|Count[12] ; trigger_module:U1|Count[6]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.262      ;
; -0.308 ; trigger_module:U1|Count[15] ; trigger_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.259      ;
; -0.307 ; trigger_module:U1|Count[2]  ; trigger_module:U1|Count[18] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.258      ;
; -0.306 ; trigger_module:U1|Count[4]  ; trigger_module:U1|Count[20] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.257      ;
; -0.301 ; trigger_module:U1|Count[7]  ; trigger_module:U1|Count[11] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.252      ;
; -0.297 ; trigger_module:U1|Count[8]  ; trigger_module:U1|Count[10] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.248      ;
; -0.291 ; trigger_module:U1|Count[1]  ; trigger_module:U1|Count[15] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.242      ;
; -0.287 ; trigger_module:U1|Count[1]  ; trigger_module:U1|Count[14] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.238      ;
; -0.287 ; trigger_module:U1|Count[5]  ; trigger_module:U1|Count[19] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.238      ;
; -0.283 ; trigger_module:U1|Count[7]  ; trigger_module:U1|Count[20] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.234      ;
; -0.283 ; trigger_module:U1|Count[5]  ; trigger_module:U1|Count[18] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.234      ;
; -0.281 ; trigger_module:U1|Count[11] ; trigger_module:U1|Count[17] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.232      ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'trigger_module:U1|CLK1'                                                                                                   ;
+-------+--------------------------+--------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.319 ; trigger_module:U1|Q_n[3] ; trigger_module:U1|Q[3]   ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 1.000        ; -0.036     ; 0.632      ;
; 0.320 ; trigger_module:U1|Q_n[0] ; trigger_module:U1|Q[0]   ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 1.000        ; -0.036     ; 0.631      ;
; 0.321 ; trigger_module:U1|Q_n[2] ; trigger_module:U1|Q[2]   ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 1.000        ; -0.036     ; 0.630      ;
; 0.322 ; trigger_module:U1|Q_n[1] ; trigger_module:U1|Q[1]   ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 1.000        ; -0.036     ; 0.629      ;
; 0.388 ; trigger_module:U1|Q[1]   ; trigger_module:U1|Q[1]   ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 1.000        ; -0.036     ; 0.563      ;
; 0.390 ; trigger_module:U1|Q[2]   ; trigger_module:U1|Q[2]   ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 1.000        ; -0.036     ; 0.561      ;
; 0.391 ; trigger_module:U1|Q[3]   ; trigger_module:U1|Q[3]   ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 1.000        ; -0.036     ; 0.560      ;
; 0.391 ; trigger_module:U1|Q[0]   ; trigger_module:U1|Q[0]   ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 1.000        ; -0.036     ; 0.560      ;
; 0.562 ; trigger_module:U1|Q[0]   ; trigger_module:U1|Q_n[0] ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 1.000        ; -0.036     ; 0.389      ;
; 0.562 ; trigger_module:U1|Q[3]   ; trigger_module:U1|Q_n[3] ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 1.000        ; -0.036     ; 0.389      ;
; 0.563 ; trigger_module:U1|Q[1]   ; trigger_module:U1|Q_n[1] ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 1.000        ; -0.036     ; 0.388      ;
; 0.563 ; trigger_module:U1|Q[2]   ; trigger_module:U1|Q_n[2] ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 1.000        ; -0.036     ; 0.388      ;
+-------+--------------------------+--------------------------+------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                   ;
+--------+-----------------------------+-----------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+------------------------+-------------+--------------+------------+------------+
; -0.189 ; trigger_module:U1|CLK1      ; trigger_module:U1|CLK1      ; trigger_module:U1|CLK1 ; CLK         ; 0.000        ; 1.180      ; 1.210      ;
; 0.230  ; trigger_module:U1|Count[20] ; trigger_module:U1|Count[20] ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.350      ;
; 0.230  ; trigger_module:U1|Count[20] ; trigger_module:U1|Count[17] ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.350      ;
; 0.297  ; trigger_module:U1|Count[7]  ; trigger_module:U1|Count[7]  ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.417      ;
; 0.297  ; trigger_module:U1|Count[15] ; trigger_module:U1|Count[15] ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.417      ;
; 0.298  ; trigger_module:U1|Count[3]  ; trigger_module:U1|Count[3]  ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298  ; trigger_module:U1|Count[5]  ; trigger_module:U1|Count[5]  ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298  ; trigger_module:U1|Count[13] ; trigger_module:U1|Count[13] ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.418      ;
; 0.299  ; trigger_module:U1|Count[1]  ; trigger_module:U1|Count[1]  ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299  ; trigger_module:U1|Count[12] ; trigger_module:U1|Count[12] ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.419      ;
; 0.300  ; trigger_module:U1|Count[2]  ; trigger_module:U1|Count[2]  ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300  ; trigger_module:U1|Count[4]  ; trigger_module:U1|Count[4]  ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300  ; trigger_module:U1|Count[14] ; trigger_module:U1|Count[14] ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.420      ;
; 0.303  ; trigger_module:U1|Count[9]  ; trigger_module:U1|Count[9]  ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.423      ;
; 0.307  ; trigger_module:U1|Count[18] ; trigger_module:U1|Count[18] ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; trigger_module:U1|Count[19] ; trigger_module:U1|Count[19] ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.427      ;
; 0.308  ; trigger_module:U1|Count[0]  ; trigger_module:U1|Count[0]  ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.428      ;
; 0.333  ; trigger_module:U1|Count[20] ; trigger_module:U1|Count[11] ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.453      ;
; 0.333  ; trigger_module:U1|Count[20] ; trigger_module:U1|Count[16] ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.453      ;
; 0.402  ; trigger_module:U1|Count[20] ; trigger_module:U1|Count[10] ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.522      ;
; 0.446  ; trigger_module:U1|CLK1      ; trigger_module:U1|CLK1      ; trigger_module:U1|CLK1 ; CLK         ; -0.500       ; 1.180      ; 1.345      ;
; 0.447  ; trigger_module:U1|Count[3]  ; trigger_module:U1|Count[4]  ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.567      ;
; 0.447  ; trigger_module:U1|Count[13] ; trigger_module:U1|Count[14] ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.567      ;
; 0.448  ; trigger_module:U1|Count[1]  ; trigger_module:U1|Count[2]  ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.568      ;
; 0.456  ; trigger_module:U1|Count[19] ; trigger_module:U1|Count[20] ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.576      ;
; 0.456  ; trigger_module:U1|Count[11] ; trigger_module:U1|Count[12] ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.576      ;
; 0.456  ; trigger_module:U1|Count[17] ; trigger_module:U1|Count[18] ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.576      ;
; 0.457  ; trigger_module:U1|Count[6]  ; trigger_module:U1|Count[7]  ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.577      ;
; 0.457  ; trigger_module:U1|Count[12] ; trigger_module:U1|Count[13] ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.577      ;
; 0.457  ; trigger_module:U1|Count[0]  ; trigger_module:U1|Count[1]  ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.577      ;
; 0.458  ; trigger_module:U1|Count[14] ; trigger_module:U1|Count[15] ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.578      ;
; 0.458  ; trigger_module:U1|Count[2]  ; trigger_module:U1|Count[3]  ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.578      ;
; 0.458  ; trigger_module:U1|Count[4]  ; trigger_module:U1|Count[5]  ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.578      ;
; 0.460  ; trigger_module:U1|Count[12] ; trigger_module:U1|Count[14] ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.580      ;
; 0.460  ; trigger_module:U1|Count[0]  ; trigger_module:U1|Count[2]  ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.580      ;
; 0.461  ; trigger_module:U1|Count[11] ; trigger_module:U1|Count[11] ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.581      ;
; 0.461  ; trigger_module:U1|Count[16] ; trigger_module:U1|Count[16] ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.581      ;
; 0.461  ; trigger_module:U1|Count[2]  ; trigger_module:U1|Count[4]  ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.581      ;
; 0.465  ; trigger_module:U1|Count[18] ; trigger_module:U1|Count[19] ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.585      ;
; 0.466  ; trigger_module:U1|Count[8]  ; trigger_module:U1|Count[9]  ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.586      ;
; 0.468  ; trigger_module:U1|Count[18] ; trigger_module:U1|Count[20] ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.588      ;
; 0.469  ; trigger_module:U1|Count[16] ; trigger_module:U1|Count[18] ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.589      ;
; 0.509  ; trigger_module:U1|Count[7]  ; trigger_module:U1|Count[9]  ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.629      ;
; 0.510  ; trigger_module:U1|Count[5]  ; trigger_module:U1|Count[7]  ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.630      ;
; 0.510  ; trigger_module:U1|Count[13] ; trigger_module:U1|Count[15] ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.630      ;
; 0.510  ; trigger_module:U1|Count[3]  ; trigger_module:U1|Count[5]  ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.630      ;
; 0.511  ; trigger_module:U1|Count[1]  ; trigger_module:U1|Count[3]  ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.631      ;
; 0.512  ; trigger_module:U1|Count[15] ; trigger_module:U1|Count[18] ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.632      ;
; 0.514  ; trigger_module:U1|Count[1]  ; trigger_module:U1|Count[4]  ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.634      ;
; 0.518  ; trigger_module:U1|Count[9]  ; trigger_module:U1|Count[12] ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.638      ;
; 0.519  ; trigger_module:U1|Count[17] ; trigger_module:U1|Count[17] ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.639      ;
; 0.519  ; trigger_module:U1|Count[11] ; trigger_module:U1|Count[13] ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.639      ;
; 0.519  ; trigger_module:U1|Count[17] ; trigger_module:U1|Count[19] ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.639      ;
; 0.522  ; trigger_module:U1|Count[11] ; trigger_module:U1|Count[14] ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.642      ;
; 0.522  ; trigger_module:U1|Count[17] ; trigger_module:U1|Count[20] ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.642      ;
; 0.523  ; trigger_module:U1|Count[6]  ; trigger_module:U1|Count[9]  ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.643      ;
; 0.523  ; trigger_module:U1|Count[12] ; trigger_module:U1|Count[15] ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.643      ;
; 0.523  ; trigger_module:U1|Count[0]  ; trigger_module:U1|Count[3]  ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.643      ;
; 0.524  ; trigger_module:U1|Count[4]  ; trigger_module:U1|Count[7]  ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.644      ;
; 0.524  ; trigger_module:U1|Count[2]  ; trigger_module:U1|Count[5]  ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.644      ;
; 0.526  ; trigger_module:U1|Count[0]  ; trigger_module:U1|Count[4]  ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.646      ;
; 0.527  ; trigger_module:U1|Count[14] ; trigger_module:U1|Count[18] ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.647      ;
; 0.530  ; trigger_module:U1|Count[20] ; trigger_module:U1|Count[8]  ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.650      ;
; 0.530  ; trigger_module:U1|Count[20] ; trigger_module:U1|Count[6]  ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.650      ;
; 0.532  ; trigger_module:U1|Count[16] ; trigger_module:U1|Count[19] ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.652      ;
; 0.535  ; trigger_module:U1|Count[8]  ; trigger_module:U1|Count[12] ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.655      ;
; 0.535  ; trigger_module:U1|Count[16] ; trigger_module:U1|Count[20] ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.655      ;
; 0.553  ; trigger_module:U1|Count[10] ; trigger_module:U1|Count[12] ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.673      ;
; 0.554  ; trigger_module:U1|Count[6]  ; trigger_module:U1|Count[6]  ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.674      ;
; 0.563  ; trigger_module:U1|Count[8]  ; trigger_module:U1|Count[8]  ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.683      ;
; 0.575  ; trigger_module:U1|Count[15] ; trigger_module:U1|Count[19] ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.695      ;
; 0.576  ; trigger_module:U1|Count[5]  ; trigger_module:U1|Count[9]  ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.696      ;
; 0.576  ; trigger_module:U1|Count[3]  ; trigger_module:U1|Count[7]  ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.696      ;
; 0.577  ; trigger_module:U1|Count[1]  ; trigger_module:U1|Count[5]  ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.697      ;
; 0.578  ; trigger_module:U1|Count[7]  ; trigger_module:U1|Count[12] ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.698      ;
; 0.578  ; trigger_module:U1|Count[15] ; trigger_module:U1|Count[20] ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.698      ;
; 0.579  ; trigger_module:U1|Count[13] ; trigger_module:U1|Count[18] ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.699      ;
; 0.581  ; trigger_module:U1|Count[9]  ; trigger_module:U1|Count[13] ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.701      ;
; 0.584  ; trigger_module:U1|Count[9]  ; trigger_module:U1|Count[14] ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.704      ;
; 0.585  ; trigger_module:U1|Count[19] ; trigger_module:U1|Count[10] ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.705      ;
; 0.585  ; trigger_module:U1|Count[11] ; trigger_module:U1|Count[15] ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.705      ;
; 0.589  ; trigger_module:U1|Count[0]  ; trigger_module:U1|Count[5]  ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.709      ;
; 0.590  ; trigger_module:U1|Count[14] ; trigger_module:U1|Count[19] ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.710      ;
; 0.590  ; trigger_module:U1|Count[4]  ; trigger_module:U1|Count[9]  ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.710      ;
; 0.590  ; trigger_module:U1|Count[2]  ; trigger_module:U1|Count[7]  ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.710      ;
; 0.592  ; trigger_module:U1|Count[6]  ; trigger_module:U1|Count[12] ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.712      ;
; 0.592  ; trigger_module:U1|Count[12] ; trigger_module:U1|Count[18] ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.712      ;
; 0.593  ; trigger_module:U1|Count[14] ; trigger_module:U1|Count[20] ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.713      ;
; 0.598  ; trigger_module:U1|Count[8]  ; trigger_module:U1|Count[13] ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.718      ;
; 0.599  ; trigger_module:U1|Count[15] ; trigger_module:U1|Count[16] ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.719      ;
; 0.601  ; trigger_module:U1|Count[8]  ; trigger_module:U1|Count[14] ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.721      ;
; 0.604  ; trigger_module:U1|Count[19] ; trigger_module:U1|Count[11] ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.724      ;
; 0.605  ; trigger_module:U1|Count[19] ; trigger_module:U1|Count[16] ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.725      ;
; 0.614  ; trigger_module:U1|Count[14] ; trigger_module:U1|Count[16] ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.734      ;
; 0.616  ; trigger_module:U1|Count[10] ; trigger_module:U1|Count[13] ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.736      ;
; 0.619  ; trigger_module:U1|Count[10] ; trigger_module:U1|Count[14] ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.739      ;
; 0.625  ; trigger_module:U1|Count[17] ; trigger_module:U1|Count[10] ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.745      ;
; 0.641  ; trigger_module:U1|Count[7]  ; trigger_module:U1|Count[13] ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.761      ;
; 0.642  ; trigger_module:U1|Count[13] ; trigger_module:U1|Count[19] ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.762      ;
; 0.642  ; trigger_module:U1|Count[3]  ; trigger_module:U1|Count[9]  ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 0.762      ;
+--------+-----------------------------+-----------------------------+------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'trigger_module:U1|CLK1'                                                                                                    ;
+-------+--------------------------+--------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.214 ; trigger_module:U1|Q[1]   ; trigger_module:U1|Q_n[1] ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 0.000        ; 0.036      ; 0.334      ;
; 0.214 ; trigger_module:U1|Q[2]   ; trigger_module:U1|Q_n[2] ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 0.000        ; 0.036      ; 0.334      ;
; 0.215 ; trigger_module:U1|Q[0]   ; trigger_module:U1|Q_n[0] ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 0.000        ; 0.036      ; 0.335      ;
; 0.215 ; trigger_module:U1|Q[3]   ; trigger_module:U1|Q_n[3] ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 0.000        ; 0.036      ; 0.335      ;
; 0.360 ; trigger_module:U1|Q[0]   ; trigger_module:U1|Q[0]   ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 0.000        ; 0.036      ; 0.480      ;
; 0.360 ; trigger_module:U1|Q[3]   ; trigger_module:U1|Q[3]   ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 0.000        ; 0.036      ; 0.480      ;
; 0.361 ; trigger_module:U1|Q[2]   ; trigger_module:U1|Q[2]   ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 0.000        ; 0.036      ; 0.481      ;
; 0.363 ; trigger_module:U1|Q[1]   ; trigger_module:U1|Q[1]   ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 0.000        ; 0.036      ; 0.483      ;
; 0.417 ; trigger_module:U1|Q_n[2] ; trigger_module:U1|Q[2]   ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 0.000        ; 0.036      ; 0.537      ;
; 0.418 ; trigger_module:U1|Q_n[0] ; trigger_module:U1|Q[0]   ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 0.000        ; 0.036      ; 0.538      ;
; 0.418 ; trigger_module:U1|Q_n[3] ; trigger_module:U1|Q[3]   ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 0.000        ; 0.036      ; 0.538      ;
; 0.418 ; trigger_module:U1|Q_n[1] ; trigger_module:U1|Q[1]   ; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 0.000        ; 0.036      ; 0.538      ;
+-------+--------------------------+--------------------------+------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; trigger_module:U1|CLK1      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; trigger_module:U1|Count[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; trigger_module:U1|Count[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; trigger_module:U1|Count[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; trigger_module:U1|Count[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; trigger_module:U1|Count[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; trigger_module:U1|Count[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; trigger_module:U1|Count[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; trigger_module:U1|Count[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; trigger_module:U1|Count[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; trigger_module:U1|Count[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; trigger_module:U1|Count[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; trigger_module:U1|Count[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; trigger_module:U1|Count[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; trigger_module:U1|Count[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; trigger_module:U1|Count[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; trigger_module:U1|Count[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; trigger_module:U1|Count[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; trigger_module:U1|Count[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; trigger_module:U1|Count[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; trigger_module:U1|Count[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; trigger_module:U1|Count[9]  ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; trigger_module:U1|CLK1      ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; trigger_module:U1|Count[10] ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; trigger_module:U1|Count[11] ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; trigger_module:U1|Count[12] ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; trigger_module:U1|Count[13] ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; trigger_module:U1|Count[14] ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; trigger_module:U1|Count[15] ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; trigger_module:U1|Count[16] ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; trigger_module:U1|Count[17] ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; trigger_module:U1|Count[18] ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; trigger_module:U1|Count[19] ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; trigger_module:U1|Count[20] ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; trigger_module:U1|Count[0]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; trigger_module:U1|Count[1]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; trigger_module:U1|Count[2]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; trigger_module:U1|Count[3]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; trigger_module:U1|Count[4]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; trigger_module:U1|Count[5]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; trigger_module:U1|Count[6]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; trigger_module:U1|Count[7]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; trigger_module:U1|Count[8]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; trigger_module:U1|Count[9]  ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|CLK1|clk                 ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count[10]|clk            ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count[11]|clk            ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count[12]|clk            ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count[13]|clk            ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count[14]|clk            ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count[15]|clk            ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count[16]|clk            ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count[17]|clk            ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count[18]|clk            ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count[19]|clk            ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count[20]|clk            ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count[0]|clk             ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count[1]|clk             ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count[2]|clk             ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count[3]|clk             ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count[4]|clk             ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count[5]|clk             ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count[6]|clk             ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count[7]|clk             ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count[8]|clk             ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|Count[9]|clk             ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                 ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]   ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i                 ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; trigger_module:U1|CLK1      ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; trigger_module:U1|Count[0]  ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; trigger_module:U1|Count[10] ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; trigger_module:U1|Count[11] ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; trigger_module:U1|Count[12] ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; trigger_module:U1|Count[13] ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; trigger_module:U1|Count[14] ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; trigger_module:U1|Count[15] ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; trigger_module:U1|Count[16] ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; trigger_module:U1|Count[17] ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; trigger_module:U1|Count[18] ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; trigger_module:U1|Count[19] ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; trigger_module:U1|Count[1]  ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; trigger_module:U1|Count[20] ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; trigger_module:U1|Count[2]  ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; trigger_module:U1|Count[3]  ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; trigger_module:U1|Count[4]  ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; trigger_module:U1|Count[5]  ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; trigger_module:U1|Count[6]  ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; trigger_module:U1|Count[7]  ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; trigger_module:U1|Count[8]  ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; trigger_module:U1|Count[9]  ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]   ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|outclk     ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|o                 ;
; 0.884  ; 0.884        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; U1|CLK1|clk                 ;
; 0.884  ; 0.884        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; U1|Count[0]|clk             ;
; 0.884  ; 0.884        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; U1|Count[10]|clk            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'trigger_module:U1|CLK1'                                                         ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q_n[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q_n[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q_n[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q_n[3] ;
; 0.246  ; 0.430        ; 0.184          ; Low Pulse Width  ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q[0]   ;
; 0.246  ; 0.430        ; 0.184          ; Low Pulse Width  ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q[1]   ;
; 0.246  ; 0.430        ; 0.184          ; Low Pulse Width  ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q[2]   ;
; 0.246  ; 0.430        ; 0.184          ; Low Pulse Width  ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q[3]   ;
; 0.246  ; 0.430        ; 0.184          ; Low Pulse Width  ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q_n[0] ;
; 0.246  ; 0.430        ; 0.184          ; Low Pulse Width  ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q_n[1] ;
; 0.246  ; 0.430        ; 0.184          ; Low Pulse Width  ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q_n[2] ;
; 0.246  ; 0.430        ; 0.184          ; Low Pulse Width  ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q_n[3] ;
; 0.349  ; 0.565        ; 0.216          ; High Pulse Width ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q[0]   ;
; 0.349  ; 0.565        ; 0.216          ; High Pulse Width ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q[1]   ;
; 0.349  ; 0.565        ; 0.216          ; High Pulse Width ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q[2]   ;
; 0.349  ; 0.565        ; 0.216          ; High Pulse Width ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q[3]   ;
; 0.349  ; 0.565        ; 0.216          ; High Pulse Width ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q_n[0] ;
; 0.349  ; 0.565        ; 0.216          ; High Pulse Width ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q_n[1] ;
; 0.349  ; 0.565        ; 0.216          ; High Pulse Width ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q_n[2] ;
; 0.349  ; 0.565        ; 0.216          ; High Pulse Width ; trigger_module:U1|CLK1 ; Rise       ; trigger_module:U1|Q_n[3] ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; trigger_module:U1|CLK1 ; Rise       ; U1|Q[0]|clk              ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; trigger_module:U1|CLK1 ; Rise       ; U1|Q[1]|clk              ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; trigger_module:U1|CLK1 ; Rise       ; U1|Q[2]|clk              ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; trigger_module:U1|CLK1 ; Rise       ; U1|Q[3]|clk              ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; trigger_module:U1|CLK1 ; Rise       ; U1|Q_n[0]|clk            ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; trigger_module:U1|CLK1 ; Rise       ; U1|Q_n[1]|clk            ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; trigger_module:U1|CLK1 ; Rise       ; U1|Q_n[2]|clk            ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; trigger_module:U1|CLK1 ; Rise       ; U1|Q_n[3]|clk            ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; trigger_module:U1|CLK1 ; Rise       ; U1|CLK1~clkctrl|inclk[0] ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; trigger_module:U1|CLK1 ; Rise       ; U1|CLK1~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; trigger_module:U1|CLK1 ; Rise       ; U1|CLK1|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; trigger_module:U1|CLK1 ; Rise       ; U1|CLK1|q                ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; trigger_module:U1|CLK1 ; Rise       ; U1|CLK1~clkctrl|inclk[0] ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; trigger_module:U1|CLK1 ; Rise       ; U1|CLK1~clkctrl|outclk   ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; trigger_module:U1|CLK1 ; Rise       ; U1|Q[0]|clk              ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; trigger_module:U1|CLK1 ; Rise       ; U1|Q[1]|clk              ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; trigger_module:U1|CLK1 ; Rise       ; U1|Q[2]|clk              ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; trigger_module:U1|CLK1 ; Rise       ; U1|Q[3]|clk              ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; trigger_module:U1|CLK1 ; Rise       ; U1|Q_n[0]|clk            ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; trigger_module:U1|CLK1 ; Rise       ; U1|Q_n[1]|clk            ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; trigger_module:U1|CLK1 ; Rise       ; U1|Q_n[2]|clk            ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; trigger_module:U1|CLK1 ; Rise       ; U1|Q_n[3]|clk            ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Clrn      ; trigger_module:U1|CLK1 ; 0.879 ; 1.493 ; Rise       ; trigger_module:U1|CLK1 ;
; Setn      ; trigger_module:U1|CLK1 ; 0.942 ; 1.519 ; Rise       ; trigger_module:U1|CLK1 ;
; Sw_In[*]  ; trigger_module:U1|CLK1 ; 1.225 ; 1.852 ; Rise       ; trigger_module:U1|CLK1 ;
;  Sw_In[0] ; trigger_module:U1|CLK1 ; 1.086 ; 1.655 ; Rise       ; trigger_module:U1|CLK1 ;
;  Sw_In[1] ; trigger_module:U1|CLK1 ; 1.081 ; 1.646 ; Rise       ; trigger_module:U1|CLK1 ;
;  Sw_In[2] ; trigger_module:U1|CLK1 ; 1.077 ; 1.644 ; Rise       ; trigger_module:U1|CLK1 ;
;  Sw_In[3] ; trigger_module:U1|CLK1 ; 1.076 ; 1.646 ; Rise       ; trigger_module:U1|CLK1 ;
;  Sw_In[4] ; trigger_module:U1|CLK1 ; 1.141 ; 1.749 ; Rise       ; trigger_module:U1|CLK1 ;
;  Sw_In[5] ; trigger_module:U1|CLK1 ; 1.225 ; 1.852 ; Rise       ; trigger_module:U1|CLK1 ;
;  Sw_In[6] ; trigger_module:U1|CLK1 ; 1.050 ; 1.658 ; Rise       ; trigger_module:U1|CLK1 ;
;  Sw_In[7] ; trigger_module:U1|CLK1 ; 1.182 ; 1.815 ; Rise       ; trigger_module:U1|CLK1 ;
+-----------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Clrn      ; trigger_module:U1|CLK1 ; -0.651 ; -1.248 ; Rise       ; trigger_module:U1|CLK1 ;
; Setn      ; trigger_module:U1|CLK1 ; -0.665 ; -1.233 ; Rise       ; trigger_module:U1|CLK1 ;
; Sw_In[*]  ; trigger_module:U1|CLK1 ; -0.793 ; -1.386 ; Rise       ; trigger_module:U1|CLK1 ;
;  Sw_In[0] ; trigger_module:U1|CLK1 ; -0.838 ; -1.395 ; Rise       ; trigger_module:U1|CLK1 ;
;  Sw_In[1] ; trigger_module:U1|CLK1 ; -0.833 ; -1.395 ; Rise       ; trigger_module:U1|CLK1 ;
;  Sw_In[2] ; trigger_module:U1|CLK1 ; -0.828 ; -1.391 ; Rise       ; trigger_module:U1|CLK1 ;
;  Sw_In[3] ; trigger_module:U1|CLK1 ; -0.830 ; -1.386 ; Rise       ; trigger_module:U1|CLK1 ;
;  Sw_In[4] ; trigger_module:U1|CLK1 ; -0.881 ; -1.481 ; Rise       ; trigger_module:U1|CLK1 ;
;  Sw_In[5] ; trigger_module:U1|CLK1 ; -0.963 ; -1.582 ; Rise       ; trigger_module:U1|CLK1 ;
;  Sw_In[6] ; trigger_module:U1|CLK1 ; -0.793 ; -1.395 ; Rise       ; trigger_module:U1|CLK1 ;
;  Sw_In[7] ; trigger_module:U1|CLK1 ; -0.919 ; -1.544 ; Rise       ; trigger_module:U1|CLK1 ;
+-----------+------------------------+--------+--------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-------------+------------------------+-------+-------+------------+------------------------+
; Data Port   ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-------------+------------------------+-------+-------+------------+------------------------+
; LED_Out[*]  ; trigger_module:U1|CLK1 ; 4.933 ; 5.219 ; Rise       ; trigger_module:U1|CLK1 ;
;  LED_Out[0] ; trigger_module:U1|CLK1 ; 4.057 ; 4.232 ; Rise       ; trigger_module:U1|CLK1 ;
;  LED_Out[1] ; trigger_module:U1|CLK1 ; 4.697 ; 4.946 ; Rise       ; trigger_module:U1|CLK1 ;
;  LED_Out[2] ; trigger_module:U1|CLK1 ; 4.336 ; 4.527 ; Rise       ; trigger_module:U1|CLK1 ;
;  LED_Out[3] ; trigger_module:U1|CLK1 ; 3.964 ; 4.118 ; Rise       ; trigger_module:U1|CLK1 ;
;  LED_Out[4] ; trigger_module:U1|CLK1 ; 4.580 ; 4.794 ; Rise       ; trigger_module:U1|CLK1 ;
;  LED_Out[5] ; trigger_module:U1|CLK1 ; 4.682 ; 4.953 ; Rise       ; trigger_module:U1|CLK1 ;
;  LED_Out[6] ; trigger_module:U1|CLK1 ; 4.558 ; 4.774 ; Rise       ; trigger_module:U1|CLK1 ;
;  LED_Out[7] ; trigger_module:U1|CLK1 ; 4.933 ; 5.219 ; Rise       ; trigger_module:U1|CLK1 ;
+-------------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-------------+------------------------+-------+-------+------------+------------------------+
; Data Port   ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-------------+------------------------+-------+-------+------------+------------------------+
; LED_Out[*]  ; trigger_module:U1|CLK1 ; 3.818 ; 3.966 ; Rise       ; trigger_module:U1|CLK1 ;
;  LED_Out[0] ; trigger_module:U1|CLK1 ; 3.908 ; 4.076 ; Rise       ; trigger_module:U1|CLK1 ;
;  LED_Out[1] ; trigger_module:U1|CLK1 ; 4.523 ; 4.762 ; Rise       ; trigger_module:U1|CLK1 ;
;  LED_Out[2] ; trigger_module:U1|CLK1 ; 4.176 ; 4.359 ; Rise       ; trigger_module:U1|CLK1 ;
;  LED_Out[3] ; trigger_module:U1|CLK1 ; 3.818 ; 3.966 ; Rise       ; trigger_module:U1|CLK1 ;
;  LED_Out[4] ; trigger_module:U1|CLK1 ; 4.411 ; 4.615 ; Rise       ; trigger_module:U1|CLK1 ;
;  LED_Out[5] ; trigger_module:U1|CLK1 ; 4.507 ; 4.767 ; Rise       ; trigger_module:U1|CLK1 ;
;  LED_Out[6] ; trigger_module:U1|CLK1 ; 4.390 ; 4.597 ; Rise       ; trigger_module:U1|CLK1 ;
;  LED_Out[7] ; trigger_module:U1|CLK1 ; 4.748 ; 5.023 ; Rise       ; trigger_module:U1|CLK1 ;
+-------------+------------------------+-------+-------+------------+------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                   ;
+-------------------------+---------+--------+----------+---------+---------------------+
; Clock                   ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack        ; -2.882  ; -0.189 ; N/A      ; N/A     ; -3.000              ;
;  CLK                    ; -2.882  ; -0.189 ; N/A      ; N/A     ; -3.000              ;
;  trigger_module:U1|CLK1 ; -0.568  ; 0.214  ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS         ; -42.762 ; -0.189 ; 0.0      ; 0.0     ; -47.61              ;
;  CLK                    ; -40.438 ; -0.189 ; N/A      ; N/A     ; -35.714             ;
;  trigger_module:U1|CLK1 ; -2.324  ; 0.000  ; N/A      ; N/A     ; -11.896             ;
+-------------------------+---------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Clrn      ; trigger_module:U1|CLK1 ; 1.838 ; 2.130 ; Rise       ; trigger_module:U1|CLK1 ;
; Setn      ; trigger_module:U1|CLK1 ; 1.953 ; 2.197 ; Rise       ; trigger_module:U1|CLK1 ;
; Sw_In[*]  ; trigger_module:U1|CLK1 ; 2.678 ; 2.878 ; Rise       ; trigger_module:U1|CLK1 ;
;  Sw_In[0] ; trigger_module:U1|CLK1 ; 2.258 ; 2.535 ; Rise       ; trigger_module:U1|CLK1 ;
;  Sw_In[1] ; trigger_module:U1|CLK1 ; 2.225 ; 2.510 ; Rise       ; trigger_module:U1|CLK1 ;
;  Sw_In[2] ; trigger_module:U1|CLK1 ; 2.241 ; 2.514 ; Rise       ; trigger_module:U1|CLK1 ;
;  Sw_In[3] ; trigger_module:U1|CLK1 ; 2.251 ; 2.530 ; Rise       ; trigger_module:U1|CLK1 ;
;  Sw_In[4] ; trigger_module:U1|CLK1 ; 2.492 ; 2.703 ; Rise       ; trigger_module:U1|CLK1 ;
;  Sw_In[5] ; trigger_module:U1|CLK1 ; 2.678 ; 2.878 ; Rise       ; trigger_module:U1|CLK1 ;
;  Sw_In[6] ; trigger_module:U1|CLK1 ; 2.305 ; 2.522 ; Rise       ; trigger_module:U1|CLK1 ;
;  Sw_In[7] ; trigger_module:U1|CLK1 ; 2.607 ; 2.841 ; Rise       ; trigger_module:U1|CLK1 ;
+-----------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Clrn      ; trigger_module:U1|CLK1 ; -0.651 ; -1.240 ; Rise       ; trigger_module:U1|CLK1 ;
; Setn      ; trigger_module:U1|CLK1 ; -0.665 ; -1.223 ; Rise       ; trigger_module:U1|CLK1 ;
; Sw_In[*]  ; trigger_module:U1|CLK1 ; -0.793 ; -1.386 ; Rise       ; trigger_module:U1|CLK1 ;
;  Sw_In[0] ; trigger_module:U1|CLK1 ; -0.838 ; -1.395 ; Rise       ; trigger_module:U1|CLK1 ;
;  Sw_In[1] ; trigger_module:U1|CLK1 ; -0.833 ; -1.395 ; Rise       ; trigger_module:U1|CLK1 ;
;  Sw_In[2] ; trigger_module:U1|CLK1 ; -0.828 ; -1.391 ; Rise       ; trigger_module:U1|CLK1 ;
;  Sw_In[3] ; trigger_module:U1|CLK1 ; -0.830 ; -1.386 ; Rise       ; trigger_module:U1|CLK1 ;
;  Sw_In[4] ; trigger_module:U1|CLK1 ; -0.881 ; -1.481 ; Rise       ; trigger_module:U1|CLK1 ;
;  Sw_In[5] ; trigger_module:U1|CLK1 ; -0.963 ; -1.582 ; Rise       ; trigger_module:U1|CLK1 ;
;  Sw_In[6] ; trigger_module:U1|CLK1 ; -0.793 ; -1.395 ; Rise       ; trigger_module:U1|CLK1 ;
;  Sw_In[7] ; trigger_module:U1|CLK1 ; -0.919 ; -1.544 ; Rise       ; trigger_module:U1|CLK1 ;
+-----------+------------------------+--------+--------+------------+------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+-------------+------------------------+--------+--------+------------+------------------------+
; Data Port   ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-------------+------------------------+--------+--------+------------+------------------------+
; LED_Out[*]  ; trigger_module:U1|CLK1 ; 10.901 ; 10.671 ; Rise       ; trigger_module:U1|CLK1 ;
;  LED_Out[0] ; trigger_module:U1|CLK1 ; 8.840  ; 8.798  ; Rise       ; trigger_module:U1|CLK1 ;
;  LED_Out[1] ; trigger_module:U1|CLK1 ; 10.440 ; 10.165 ; Rise       ; trigger_module:U1|CLK1 ;
;  LED_Out[2] ; trigger_module:U1|CLK1 ; 9.597  ; 9.405  ; Rise       ; trigger_module:U1|CLK1 ;
;  LED_Out[3] ; trigger_module:U1|CLK1 ; 8.676  ; 8.567  ; Rise       ; trigger_module:U1|CLK1 ;
;  LED_Out[4] ; trigger_module:U1|CLK1 ; 10.236 ; 9.895  ; Rise       ; trigger_module:U1|CLK1 ;
;  LED_Out[5] ; trigger_module:U1|CLK1 ; 10.336 ; 10.258 ; Rise       ; trigger_module:U1|CLK1 ;
;  LED_Out[6] ; trigger_module:U1|CLK1 ; 10.086 ; 9.783  ; Rise       ; trigger_module:U1|CLK1 ;
;  LED_Out[7] ; trigger_module:U1|CLK1 ; 10.901 ; 10.671 ; Rise       ; trigger_module:U1|CLK1 ;
+-------------+------------------------+--------+--------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-------------+------------------------+-------+-------+------------+------------------------+
; Data Port   ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-------------+------------------------+-------+-------+------------+------------------------+
; LED_Out[*]  ; trigger_module:U1|CLK1 ; 3.818 ; 3.966 ; Rise       ; trigger_module:U1|CLK1 ;
;  LED_Out[0] ; trigger_module:U1|CLK1 ; 3.908 ; 4.076 ; Rise       ; trigger_module:U1|CLK1 ;
;  LED_Out[1] ; trigger_module:U1|CLK1 ; 4.523 ; 4.762 ; Rise       ; trigger_module:U1|CLK1 ;
;  LED_Out[2] ; trigger_module:U1|CLK1 ; 4.176 ; 4.359 ; Rise       ; trigger_module:U1|CLK1 ;
;  LED_Out[3] ; trigger_module:U1|CLK1 ; 3.818 ; 3.966 ; Rise       ; trigger_module:U1|CLK1 ;
;  LED_Out[4] ; trigger_module:U1|CLK1 ; 4.411 ; 4.615 ; Rise       ; trigger_module:U1|CLK1 ;
;  LED_Out[5] ; trigger_module:U1|CLK1 ; 4.507 ; 4.767 ; Rise       ; trigger_module:U1|CLK1 ;
;  LED_Out[6] ; trigger_module:U1|CLK1 ; 4.390 ; 4.597 ; Rise       ; trigger_module:U1|CLK1 ;
;  LED_Out[7] ; trigger_module:U1|CLK1 ; 4.748 ; 5.023 ; Rise       ; trigger_module:U1|CLK1 ;
+-------------+------------------------+-------+-------+------------+------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LED_Out[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_Out[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_Out[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_Out[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_Out[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_Out[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_Out[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_Out[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; Clrn                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Setn                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Sw_In[4]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Sw_In[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Sw_In[5]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Sw_In[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Sw_In[6]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Sw_In[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Sw_In[7]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Sw_In[3]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED_Out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED_Out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED_Out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED_Out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED_Out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED_Out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED_Out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED_Out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED_Out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED_Out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED_Out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED_Out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED_Out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED_Out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED_Out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED_Out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED_Out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED_Out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED_Out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED_Out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED_Out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED_Out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED_Out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED_Out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------+
; Setup Transfers                                                                             ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; CLK                    ; CLK                    ; 378      ; 0        ; 0        ; 0        ;
; trigger_module:U1|CLK1 ; CLK                    ; 1        ; 1        ; 0        ; 0        ;
; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 12       ; 0        ; 0        ; 0        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------+
; Hold Transfers                                                                              ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; CLK                    ; CLK                    ; 378      ; 0        ; 0        ; 0        ;
; trigger_module:U1|CLK1 ; CLK                    ; 1        ; 1        ; 0        ; 0        ;
; trigger_module:U1|CLK1 ; trigger_module:U1|CLK1 ; 12       ; 0        ; 0        ; 0        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 16    ; 16   ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Thu May 11 14:01:01 2017
Info: Command: quartus_sta triggerJK1 -c triggerJK1
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'triggerJK1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name trigger_module:U1|CLK1 trigger_module:U1|CLK1
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.882
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.882       -40.438 CLK 
    Info (332119):    -0.568        -2.324 trigger_module:U1|CLK1 
Info (332146): Worst-case hold slack is -0.014
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.014        -0.014 CLK 
    Info (332119):     0.519         0.000 trigger_module:U1|CLK1 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -35.714 CLK 
    Info (332119):    -1.487       -11.896 trigger_module:U1|CLK1 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.640
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.640       -34.653 CLK 
    Info (332119):    -0.417        -1.663 trigger_module:U1|CLK1 
Info (332146): Worst-case hold slack is 0.094
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.094         0.000 CLK 
    Info (332119):     0.478         0.000 trigger_module:U1|CLK1 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -35.714 CLK 
    Info (332119):    -1.487       -11.896 trigger_module:U1|CLK1 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.736
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.736        -6.458 CLK 
    Info (332119):     0.319         0.000 trigger_module:U1|CLK1 
Info (332146): Worst-case hold slack is -0.189
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.189        -0.189 CLK 
    Info (332119):     0.214         0.000 trigger_module:U1|CLK1 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -26.442 CLK 
    Info (332119):    -1.000        -8.000 trigger_module:U1|CLK1 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 499 megabytes
    Info: Processing ended: Thu May 11 14:01:05 2017
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:02


