Timing Analyzer report for bus
Fri Sep 03 17:15:49 2021
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'bus_clk'
 13. Slow 1200mV 85C Model Hold: 'bus_clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'bus_clk'
 22. Slow 1200mV 0C Model Hold: 'bus_clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'bus_clk'
 30. Fast 1200mV 0C Model Hold: 'bus_clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; bus                                                 ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.03        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.9%      ;
;     Processors 3-4         ;   0.6%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; bus_clk    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { bus_clk } ;
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 217.72 MHz ; 217.72 MHz      ; bus_clk    ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+---------+--------+------------------+
; Clock   ; Slack  ; End Point TNS    ;
+---------+--------+------------------+
; bus_clk ; -3.593 ; -262.821         ;
+---------+--------+------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; bus_clk ; 0.385 ; 0.000            ;
+---------+-------+------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------+--------+--------------------------------+
; Clock   ; Slack  ; End Point TNS                  ;
+---------+--------+--------------------------------+
; bus_clk ; -3.000 ; -146.920                       ;
; clk     ; -3.000 ; -4.285                         ;
+---------+--------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'bus_clk'                                                                                                                                                                                 ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                          ; To Node                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.593 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[4]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[17] ; bus_clk      ; bus_clk     ; 1.000        ; -0.083     ; 4.508      ;
; -3.593 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[4]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[24] ; bus_clk      ; bus_clk     ; 1.000        ; -0.083     ; 4.508      ;
; -3.593 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[4]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; bus_clk      ; bus_clk     ; 1.000        ; -0.083     ; 4.508      ;
; -3.593 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[4]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; bus_clk      ; bus_clk     ; 1.000        ; -0.083     ; 4.508      ;
; -3.593 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[4]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[26] ; bus_clk      ; bus_clk     ; 1.000        ; -0.083     ; 4.508      ;
; -3.593 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[4]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[30] ; bus_clk      ; bus_clk     ; 1.000        ; -0.083     ; 4.508      ;
; -3.593 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[4]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[28] ; bus_clk      ; bus_clk     ; 1.000        ; -0.083     ; 4.508      ;
; -3.593 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[4]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[29] ; bus_clk      ; bus_clk     ; 1.000        ; -0.083     ; 4.508      ;
; -3.558 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[17] ; bus_clk      ; bus_clk     ; 1.000        ; -0.515     ; 4.041      ;
; -3.558 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[24] ; bus_clk      ; bus_clk     ; 1.000        ; -0.515     ; 4.041      ;
; -3.558 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; bus_clk      ; bus_clk     ; 1.000        ; -0.515     ; 4.041      ;
; -3.558 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; bus_clk      ; bus_clk     ; 1.000        ; -0.515     ; 4.041      ;
; -3.558 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[26] ; bus_clk      ; bus_clk     ; 1.000        ; -0.515     ; 4.041      ;
; -3.558 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[30] ; bus_clk      ; bus_clk     ; 1.000        ; -0.515     ; 4.041      ;
; -3.558 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[28] ; bus_clk      ; bus_clk     ; 1.000        ; -0.515     ; 4.041      ;
; -3.558 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[29] ; bus_clk      ; bus_clk     ; 1.000        ; -0.515     ; 4.041      ;
; -3.498 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[17] ; bus_clk      ; bus_clk     ; 1.000        ; -0.081     ; 4.415      ;
; -3.498 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[24] ; bus_clk      ; bus_clk     ; 1.000        ; -0.081     ; 4.415      ;
; -3.498 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; bus_clk      ; bus_clk     ; 1.000        ; -0.081     ; 4.415      ;
; -3.498 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; bus_clk      ; bus_clk     ; 1.000        ; -0.081     ; 4.415      ;
; -3.498 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[26] ; bus_clk      ; bus_clk     ; 1.000        ; -0.081     ; 4.415      ;
; -3.498 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[30] ; bus_clk      ; bus_clk     ; 1.000        ; -0.081     ; 4.415      ;
; -3.498 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[28] ; bus_clk      ; bus_clk     ; 1.000        ; -0.081     ; 4.415      ;
; -3.498 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[29] ; bus_clk      ; bus_clk     ; 1.000        ; -0.081     ; 4.415      ;
; -3.488 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[20] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[17] ; bus_clk      ; bus_clk     ; 1.000        ; -0.515     ; 3.971      ;
; -3.488 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[20] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[24] ; bus_clk      ; bus_clk     ; 1.000        ; -0.515     ; 3.971      ;
; -3.488 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[20] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; bus_clk      ; bus_clk     ; 1.000        ; -0.515     ; 3.971      ;
; -3.488 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[20] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; bus_clk      ; bus_clk     ; 1.000        ; -0.515     ; 3.971      ;
; -3.488 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[20] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[26] ; bus_clk      ; bus_clk     ; 1.000        ; -0.515     ; 3.971      ;
; -3.488 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[20] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[30] ; bus_clk      ; bus_clk     ; 1.000        ; -0.515     ; 3.971      ;
; -3.488 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[20] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[28] ; bus_clk      ; bus_clk     ; 1.000        ; -0.515     ; 3.971      ;
; -3.488 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[20] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[29] ; bus_clk      ; bus_clk     ; 1.000        ; -0.515     ; 3.971      ;
; -3.484 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[5]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[17] ; bus_clk      ; bus_clk     ; 1.000        ; -0.083     ; 4.399      ;
; -3.484 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[5]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[24] ; bus_clk      ; bus_clk     ; 1.000        ; -0.083     ; 4.399      ;
; -3.484 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[5]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; bus_clk      ; bus_clk     ; 1.000        ; -0.083     ; 4.399      ;
; -3.484 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[5]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; bus_clk      ; bus_clk     ; 1.000        ; -0.083     ; 4.399      ;
; -3.484 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[5]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[26] ; bus_clk      ; bus_clk     ; 1.000        ; -0.083     ; 4.399      ;
; -3.484 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[5]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[30] ; bus_clk      ; bus_clk     ; 1.000        ; -0.083     ; 4.399      ;
; -3.484 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[5]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[28] ; bus_clk      ; bus_clk     ; 1.000        ; -0.083     ; 4.399      ;
; -3.484 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[5]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[29] ; bus_clk      ; bus_clk     ; 1.000        ; -0.083     ; 4.399      ;
; -3.484 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[26] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[17] ; bus_clk      ; bus_clk     ; 1.000        ; -0.081     ; 4.401      ;
; -3.484 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[26] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[24] ; bus_clk      ; bus_clk     ; 1.000        ; -0.081     ; 4.401      ;
; -3.484 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[26] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; bus_clk      ; bus_clk     ; 1.000        ; -0.081     ; 4.401      ;
; -3.484 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[26] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; bus_clk      ; bus_clk     ; 1.000        ; -0.081     ; 4.401      ;
; -3.484 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[26] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[26] ; bus_clk      ; bus_clk     ; 1.000        ; -0.081     ; 4.401      ;
; -3.484 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[26] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[30] ; bus_clk      ; bus_clk     ; 1.000        ; -0.081     ; 4.401      ;
; -3.484 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[26] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[28] ; bus_clk      ; bus_clk     ; 1.000        ; -0.081     ; 4.401      ;
; -3.484 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[26] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[29] ; bus_clk      ; bus_clk     ; 1.000        ; -0.081     ; 4.401      ;
; -3.479 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[16] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[17] ; bus_clk      ; bus_clk     ; 1.000        ; -0.515     ; 3.962      ;
; -3.479 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[16] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[24] ; bus_clk      ; bus_clk     ; 1.000        ; -0.515     ; 3.962      ;
; -3.479 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[16] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; bus_clk      ; bus_clk     ; 1.000        ; -0.515     ; 3.962      ;
; -3.479 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[16] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; bus_clk      ; bus_clk     ; 1.000        ; -0.515     ; 3.962      ;
; -3.479 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[16] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[26] ; bus_clk      ; bus_clk     ; 1.000        ; -0.515     ; 3.962      ;
; -3.479 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[16] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[30] ; bus_clk      ; bus_clk     ; 1.000        ; -0.515     ; 3.962      ;
; -3.479 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[16] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[28] ; bus_clk      ; bus_clk     ; 1.000        ; -0.515     ; 3.962      ;
; -3.479 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[16] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[29] ; bus_clk      ; bus_clk     ; 1.000        ; -0.515     ; 3.962      ;
; -3.440 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[31] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[17] ; bus_clk      ; bus_clk     ; 1.000        ; -0.515     ; 3.923      ;
; -3.440 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[31] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[24] ; bus_clk      ; bus_clk     ; 1.000        ; -0.515     ; 3.923      ;
; -3.440 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[31] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; bus_clk      ; bus_clk     ; 1.000        ; -0.515     ; 3.923      ;
; -3.440 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[31] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; bus_clk      ; bus_clk     ; 1.000        ; -0.515     ; 3.923      ;
; -3.440 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[31] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[26] ; bus_clk      ; bus_clk     ; 1.000        ; -0.515     ; 3.923      ;
; -3.440 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[31] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[30] ; bus_clk      ; bus_clk     ; 1.000        ; -0.515     ; 3.923      ;
; -3.440 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[31] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[28] ; bus_clk      ; bus_clk     ; 1.000        ; -0.515     ; 3.923      ;
; -3.440 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[31] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[29] ; bus_clk      ; bus_clk     ; 1.000        ; -0.515     ; 3.923      ;
; -3.439 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[17] ; bus_clk      ; bus_clk     ; 1.000        ; -0.081     ; 4.356      ;
; -3.439 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[24] ; bus_clk      ; bus_clk     ; 1.000        ; -0.081     ; 4.356      ;
; -3.439 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; bus_clk      ; bus_clk     ; 1.000        ; -0.081     ; 4.356      ;
; -3.439 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; bus_clk      ; bus_clk     ; 1.000        ; -0.081     ; 4.356      ;
; -3.439 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[26] ; bus_clk      ; bus_clk     ; 1.000        ; -0.081     ; 4.356      ;
; -3.439 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[30] ; bus_clk      ; bus_clk     ; 1.000        ; -0.081     ; 4.356      ;
; -3.439 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[28] ; bus_clk      ; bus_clk     ; 1.000        ; -0.081     ; 4.356      ;
; -3.439 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[29] ; bus_clk      ; bus_clk     ; 1.000        ; -0.081     ; 4.356      ;
; -3.427 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[19] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[17] ; bus_clk      ; bus_clk     ; 1.000        ; -0.515     ; 3.910      ;
; -3.427 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[19] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[24] ; bus_clk      ; bus_clk     ; 1.000        ; -0.515     ; 3.910      ;
; -3.427 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[19] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; bus_clk      ; bus_clk     ; 1.000        ; -0.515     ; 3.910      ;
; -3.427 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[19] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; bus_clk      ; bus_clk     ; 1.000        ; -0.515     ; 3.910      ;
; -3.427 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[19] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[26] ; bus_clk      ; bus_clk     ; 1.000        ; -0.515     ; 3.910      ;
; -3.427 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[19] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[30] ; bus_clk      ; bus_clk     ; 1.000        ; -0.515     ; 3.910      ;
; -3.427 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[19] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[28] ; bus_clk      ; bus_clk     ; 1.000        ; -0.515     ; 3.910      ;
; -3.427 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[19] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[29] ; bus_clk      ; bus_clk     ; 1.000        ; -0.515     ; 3.910      ;
; -3.424 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[23] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[17] ; bus_clk      ; bus_clk     ; 1.000        ; -0.515     ; 3.907      ;
; -3.424 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[23] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[24] ; bus_clk      ; bus_clk     ; 1.000        ; -0.515     ; 3.907      ;
; -3.424 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[23] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; bus_clk      ; bus_clk     ; 1.000        ; -0.515     ; 3.907      ;
; -3.424 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[23] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; bus_clk      ; bus_clk     ; 1.000        ; -0.515     ; 3.907      ;
; -3.424 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[23] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[26] ; bus_clk      ; bus_clk     ; 1.000        ; -0.515     ; 3.907      ;
; -3.424 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[23] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[30] ; bus_clk      ; bus_clk     ; 1.000        ; -0.515     ; 3.907      ;
; -3.424 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[23] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[28] ; bus_clk      ; bus_clk     ; 1.000        ; -0.515     ; 3.907      ;
; -3.424 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[23] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[29] ; bus_clk      ; bus_clk     ; 1.000        ; -0.515     ; 3.907      ;
; -3.342 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[0]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[17] ; bus_clk      ; bus_clk     ; 1.000        ; -0.083     ; 4.257      ;
; -3.342 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[0]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[24] ; bus_clk      ; bus_clk     ; 1.000        ; -0.083     ; 4.257      ;
; -3.342 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[0]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; bus_clk      ; bus_clk     ; 1.000        ; -0.083     ; 4.257      ;
; -3.342 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[0]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; bus_clk      ; bus_clk     ; 1.000        ; -0.083     ; 4.257      ;
; -3.342 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[0]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[26] ; bus_clk      ; bus_clk     ; 1.000        ; -0.083     ; 4.257      ;
; -3.342 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[0]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[30] ; bus_clk      ; bus_clk     ; 1.000        ; -0.083     ; 4.257      ;
; -3.342 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[0]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[28] ; bus_clk      ; bus_clk     ; 1.000        ; -0.083     ; 4.257      ;
; -3.342 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[0]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[29] ; bus_clk      ; bus_clk     ; 1.000        ; -0.083     ; 4.257      ;
; -3.332 ; slave_port:SLAVE_PORT|burst[3]                                     ; slave_port:SLAVE_PORT|state.VALID                                  ; bus_clk      ; bus_clk     ; 1.000        ; 0.339      ; 4.669      ;
; -3.331 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[4]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[4]  ; bus_clk      ; bus_clk     ; 1.000        ; -0.081     ; 4.248      ;
; -3.331 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[4]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[0]  ; bus_clk      ; bus_clk     ; 1.000        ; -0.081     ; 4.248      ;
; -3.331 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[4]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[1]  ; bus_clk      ; bus_clk     ; 1.000        ; -0.081     ; 4.248      ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'bus_clk'                                                                                                                                                                                                                         ;
+-------+----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                              ; To Node                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.385 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_BUS                 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_BUS                 ; bus_clk      ; bus_clk     ; 0.000        ; 0.098      ; 0.669      ;
; 0.386 ; slave_port:SLAVE_PORT|state.VALID                                                      ; slave_port:SLAVE_PORT|state.VALID                                                      ; bus_clk      ; bus_clk     ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; slave_port:SLAVE_PORT|state.BURST_END                                                  ; slave_port:SLAVE_PORT|state.BURST_END                                                  ; bus_clk      ; bus_clk     ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; slave_port:SLAVE_PORT|burst[0]                                                         ; slave_port:SLAVE_PORT|burst[0]                                                         ; bus_clk      ; bus_clk     ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; slave_port:SLAVE_PORT|burst[9]                                                         ; slave_port:SLAVE_PORT|burst[9]                                                         ; bus_clk      ; bus_clk     ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; slave_port:SLAVE_PORT|burst[10]                                                        ; slave_port:SLAVE_PORT|burst[10]                                                        ; bus_clk      ; bus_clk     ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; slave_port:SLAVE_PORT|burst[11]                                                        ; slave_port:SLAVE_PORT|burst[11]                                                        ; bus_clk      ; bus_clk     ; 0.000        ; 0.097      ; 0.669      ;
; 0.402 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|write_en                       ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|write_en                       ; bus_clk      ; bus_clk     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_ADDR            ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_ADDR            ; bus_clk      ; bus_clk     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_BURST_ADDR      ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_BURST_ADDR      ; bus_clk      ; bus_clk     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; slave_port:SLAVE_PORT|counterReg[2]                                                    ; slave_port:SLAVE_PORT|counterReg[2]                                                    ; bus_clk      ; bus_clk     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; slave_port:SLAVE_PORT|counterReg[1]                                                    ; slave_port:SLAVE_PORT|counterReg[1]                                                    ; bus_clk      ; bus_clk     ; 0.000        ; 0.081      ; 0.669      ;
; 0.403 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_ARBITOR             ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_ARBITOR             ; bus_clk      ; bus_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_SELECT          ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_SELECT          ; bus_clk      ; bus_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_BURST_ADDR_DATA ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_BURST_ADDR_DATA ; bus_clk      ; bus_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_HANDSHAKE           ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_HANDSHAKE           ; bus_clk      ; bus_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_APPROVAL            ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_APPROVAL            ; bus_clk      ; bus_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_state.1101                      ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_state.1101                      ; bus_clk      ; bus_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[3]                      ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[3]                      ; bus_clk      ; bus_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[1]                      ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[1]                      ; bus_clk      ; bus_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[2]                      ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[2]                      ; bus_clk      ; bus_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_idle                            ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_idle                            ; bus_clk      ; bus_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; slave_port:SLAVE_PORT|burst[2]                                                         ; slave_port:SLAVE_PORT|burst[2]                                                         ; bus_clk      ; bus_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; slave_port:SLAVE_PORT|burst[3]                                                         ; slave_port:SLAVE_PORT|burst[3]                                                         ; bus_clk      ; bus_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; slave_port:SLAVE_PORT|burst[8]                                                         ; slave_port:SLAVE_PORT|burst[8]                                                         ; bus_clk      ; bus_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; slave_port:SLAVE_PORT|burst[1]                                                         ; slave_port:SLAVE_PORT|burst[1]                                                         ; bus_clk      ; bus_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; slave_port:SLAVE_PORT|burst[4]                                                         ; slave_port:SLAVE_PORT|burst[4]                                                         ; bus_clk      ; bus_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; slave_port:SLAVE_PORT|burst[6]                                                         ; slave_port:SLAVE_PORT|burst[6]                                                         ; bus_clk      ; bus_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; slave_port:SLAVE_PORT|burst[12]                                                        ; slave_port:SLAVE_PORT|burst[12]                                                        ; bus_clk      ; bus_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; slave_port:SLAVE_PORT|burst[5]                                                         ; slave_port:SLAVE_PORT|burst[5]                                                         ; bus_clk      ; bus_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; slave_port:SLAVE_PORT|burst[7]                                                         ; slave_port:SLAVE_PORT|burst[7]                                                         ; bus_clk      ; bus_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_state.ADDR_RECIEVE              ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_state.ADDR_RECIEVE              ; bus_clk      ; bus_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[3]                      ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[3]                      ; bus_clk      ; bus_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[1]                      ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[1]                      ; bus_clk      ; bus_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_state.DATA_RECIEVE              ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_state.DATA_RECIEVE              ; bus_clk      ; bus_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_state.DATA_TRANSMIT           ; slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_state.DATA_TRANSMIT           ; bus_clk      ; bus_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[3]                    ; slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[3]                    ; bus_clk      ; bus_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[2]                    ; slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[2]                    ; bus_clk      ; bus_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[1]                    ; slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[1]                    ; bus_clk      ; bus_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[0]                    ; slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[0]                    ; bus_clk      ; bus_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; slave_port:SLAVE_PORT|state.001                                                        ; slave_port:SLAVE_PORT|state.001                                                        ; bus_clk      ; bus_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.407 ; slave_port:SLAVE_PORT|counterReg[0]                                                    ; slave_port:SLAVE_PORT|counterReg[0]                                                    ; bus_clk      ; bus_clk     ; 0.000        ; 0.081      ; 0.674      ;
; 0.408 ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[0]                      ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[0]                      ; bus_clk      ; bus_clk     ; 0.000        ; 0.080      ; 0.674      ;
; 0.408 ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[0]                      ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[0]                      ; bus_clk      ; bus_clk     ; 0.000        ; 0.080      ; 0.674      ;
; 0.428 ; slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[2]                    ; slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[3]                    ; bus_clk      ; bus_clk     ; 0.000        ; 0.080      ; 0.694      ;
; 0.451 ; slave_port:SLAVE_PORT|burst_bit_counter[4]                                             ; slave_port:SLAVE_PORT|burst_bit_counter[4]                                             ; bus_clk      ; bus_clk     ; 0.000        ; 0.080      ; 0.717      ;
; 0.454 ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_idle                            ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1                         ; bus_clk      ; bus_clk     ; 0.000        ; 0.080      ; 0.720      ;
; 0.456 ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_idle                            ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|read_en_in1                          ; bus_clk      ; bus_clk     ; 0.000        ; 0.080      ; 0.722      ;
; 0.460 ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[0]                      ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[1]                      ; bus_clk      ; bus_clk     ; 0.000        ; 0.080      ; 0.726      ;
; 0.539 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[17]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[18]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.515      ; 1.240      ;
; 0.540 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[15]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[16]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.513      ; 1.239      ;
; 0.549 ; slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_state.IDLE                    ; slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_idle                          ; bus_clk      ; bus_clk     ; 0.000        ; 0.080      ; 0.815      ;
; 0.554 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[30]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[31]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.515      ; 1.255      ;
; 0.559 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[14]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[16]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.513      ; 1.258      ;
; 0.565 ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_state.1101                      ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_idle                            ; bus_clk      ; bus_clk     ; 0.000        ; 0.080      ; 0.831      ;
; 0.620 ; slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_state.DATA_TRANSMIT           ; slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[1]                    ; bus_clk      ; bus_clk     ; 0.000        ; 0.080      ; 0.886      ;
; 0.621 ; slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_state.DATA_TRANSMIT           ; slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[0]                    ; bus_clk      ; bus_clk     ; 0.000        ; 0.080      ; 0.887      ;
; 0.623 ; slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_state.DATA_TRANSMIT           ; slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|slave_tx_done                      ; bus_clk      ; bus_clk     ; 0.000        ; 0.080      ; 0.889      ;
; 0.638 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[19]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[19]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.098      ; 0.922      ;
; 0.638 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[21]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[21]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.098      ; 0.922      ;
; 0.640 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.098      ; 0.924      ;
; 0.640 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[31]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[31]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.098      ; 0.924      ;
; 0.641 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[23]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[23]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.098      ; 0.925      ;
; 0.642 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[16]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[16]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.098      ; 0.926      ;
; 0.643 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[20]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[20]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.098      ; 0.927      ;
; 0.643 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[18]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[18]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.098      ; 0.927      ;
; 0.654 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[3]                      ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[3]                      ; bus_clk      ; bus_clk     ; 0.000        ; 0.081      ; 0.921      ;
; 0.654 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[5]                      ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[5]                      ; bus_clk      ; bus_clk     ; 0.000        ; 0.081      ; 0.921      ;
; 0.654 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[13]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[13]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.081      ; 0.921      ;
; 0.654 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[15]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[15]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.081      ; 0.921      ;
; 0.654 ; slave_port:SLAVE_PORT|counterReg[1]                                                    ; slave_port:SLAVE_PORT|counterReg[2]                                                    ; bus_clk      ; bus_clk     ; 0.000        ; 0.081      ; 0.921      ;
; 0.655 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[1]                      ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[1]                      ; bus_clk      ; bus_clk     ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[11]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[11]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[29]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[29]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.081      ; 0.922      ;
; 0.656 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[17]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[17]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.081      ; 0.923      ;
; 0.657 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[6]                      ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[6]                      ; bus_clk      ; bus_clk     ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[7]                      ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[7]                      ; bus_clk      ; bus_clk     ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[9]                      ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[9]                      ; bus_clk      ; bus_clk     ; 0.000        ; 0.081      ; 0.924      ;
; 0.658 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.081      ; 0.925      ;
; 0.659 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[2]                      ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[2]                      ; bus_clk      ; bus_clk     ; 0.000        ; 0.081      ; 0.926      ;
; 0.659 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[14]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[14]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.081      ; 0.926      ;
; 0.660 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[4]                      ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[4]                      ; bus_clk      ; bus_clk     ; 0.000        ; 0.081      ; 0.927      ;
; 0.660 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[8]                      ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[8]                      ; bus_clk      ; bus_clk     ; 0.000        ; 0.081      ; 0.927      ;
; 0.660 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[10]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[10]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.081      ; 0.927      ;
; 0.660 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[12]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[12]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.081      ; 0.927      ;
; 0.660 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[29]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[31]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.515      ; 1.361      ;
; 0.660 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[17]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[19]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.515      ; 1.361      ;
; 0.661 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[24]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[24]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.081      ; 0.928      ;
; 0.661 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[26]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[26]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.081      ; 0.928      ;
; 0.661 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[30]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[30]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.081      ; 0.928      ;
; 0.661 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[28]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[28]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.081      ; 0.928      ;
; 0.661 ; slave_port:SLAVE_PORT|counterReg[0]                                                    ; slave_port:SLAVE_PORT|counterReg[1]                                                    ; bus_clk      ; bus_clk     ; 0.000        ; 0.081      ; 0.928      ;
; 0.662 ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|burst_counter[10]                    ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|burst_counter[10]                    ; bus_clk      ; bus_clk     ; 0.000        ; 0.080      ; 0.928      ;
; 0.664 ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|burst_counter[9]                     ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|burst_counter[9]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.080      ; 0.930      ;
; 0.665 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[17]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[20]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.515      ; 1.366      ;
; 0.665 ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|burst_counter[3]                     ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|burst_counter[3]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.080      ; 0.931      ;
; 0.665 ; slave_port:SLAVE_PORT|counterReg[0]                                                    ; slave_port:SLAVE_PORT|counterReg[2]                                                    ; bus_clk      ; bus_clk     ; 0.000        ; 0.081      ; 0.932      ;
; 0.666 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[15]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[18]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.513      ; 1.365      ;
; 0.666 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[13]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[16]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.513      ; 1.365      ;
+-------+----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 239.29 MHz ; 239.29 MHz      ; bus_clk    ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; bus_clk ; -3.179 ; -230.568        ;
+---------+--------+-----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; bus_clk ; 0.338 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; bus_clk ; -3.000 ; -146.920                      ;
; clk     ; -3.000 ; -4.285                        ;
+---------+--------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'bus_clk'                                                                                                                                                                                  ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                          ; To Node                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.179 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[4]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[17] ; bus_clk      ; bus_clk     ; 1.000        ; -0.073     ; 4.105      ;
; -3.179 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[4]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[24] ; bus_clk      ; bus_clk     ; 1.000        ; -0.073     ; 4.105      ;
; -3.179 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[4]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; bus_clk      ; bus_clk     ; 1.000        ; -0.073     ; 4.105      ;
; -3.179 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[4]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; bus_clk      ; bus_clk     ; 1.000        ; -0.073     ; 4.105      ;
; -3.179 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[4]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[26] ; bus_clk      ; bus_clk     ; 1.000        ; -0.073     ; 4.105      ;
; -3.179 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[4]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[30] ; bus_clk      ; bus_clk     ; 1.000        ; -0.073     ; 4.105      ;
; -3.179 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[4]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[28] ; bus_clk      ; bus_clk     ; 1.000        ; -0.073     ; 4.105      ;
; -3.179 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[4]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[29] ; bus_clk      ; bus_clk     ; 1.000        ; -0.073     ; 4.105      ;
; -3.166 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[17] ; bus_clk      ; bus_clk     ; 1.000        ; -0.470     ; 3.695      ;
; -3.166 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[24] ; bus_clk      ; bus_clk     ; 1.000        ; -0.470     ; 3.695      ;
; -3.166 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; bus_clk      ; bus_clk     ; 1.000        ; -0.470     ; 3.695      ;
; -3.166 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; bus_clk      ; bus_clk     ; 1.000        ; -0.470     ; 3.695      ;
; -3.166 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[26] ; bus_clk      ; bus_clk     ; 1.000        ; -0.470     ; 3.695      ;
; -3.166 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[30] ; bus_clk      ; bus_clk     ; 1.000        ; -0.470     ; 3.695      ;
; -3.166 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[28] ; bus_clk      ; bus_clk     ; 1.000        ; -0.470     ; 3.695      ;
; -3.166 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[29] ; bus_clk      ; bus_clk     ; 1.000        ; -0.470     ; 3.695      ;
; -3.112 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[31] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[17] ; bus_clk      ; bus_clk     ; 1.000        ; -0.470     ; 3.641      ;
; -3.112 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[31] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[24] ; bus_clk      ; bus_clk     ; 1.000        ; -0.470     ; 3.641      ;
; -3.112 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[31] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; bus_clk      ; bus_clk     ; 1.000        ; -0.470     ; 3.641      ;
; -3.112 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[31] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; bus_clk      ; bus_clk     ; 1.000        ; -0.470     ; 3.641      ;
; -3.112 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[31] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[26] ; bus_clk      ; bus_clk     ; 1.000        ; -0.470     ; 3.641      ;
; -3.112 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[31] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[30] ; bus_clk      ; bus_clk     ; 1.000        ; -0.470     ; 3.641      ;
; -3.112 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[31] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[28] ; bus_clk      ; bus_clk     ; 1.000        ; -0.470     ; 3.641      ;
; -3.112 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[31] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[29] ; bus_clk      ; bus_clk     ; 1.000        ; -0.470     ; 3.641      ;
; -3.098 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[17] ; bus_clk      ; bus_clk     ; 1.000        ; -0.072     ; 4.025      ;
; -3.098 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[24] ; bus_clk      ; bus_clk     ; 1.000        ; -0.072     ; 4.025      ;
; -3.098 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; bus_clk      ; bus_clk     ; 1.000        ; -0.072     ; 4.025      ;
; -3.098 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; bus_clk      ; bus_clk     ; 1.000        ; -0.072     ; 4.025      ;
; -3.098 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[26] ; bus_clk      ; bus_clk     ; 1.000        ; -0.072     ; 4.025      ;
; -3.098 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[30] ; bus_clk      ; bus_clk     ; 1.000        ; -0.072     ; 4.025      ;
; -3.098 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[28] ; bus_clk      ; bus_clk     ; 1.000        ; -0.072     ; 4.025      ;
; -3.098 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[29] ; bus_clk      ; bus_clk     ; 1.000        ; -0.072     ; 4.025      ;
; -3.091 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[20] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[17] ; bus_clk      ; bus_clk     ; 1.000        ; -0.470     ; 3.620      ;
; -3.091 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[20] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[24] ; bus_clk      ; bus_clk     ; 1.000        ; -0.470     ; 3.620      ;
; -3.091 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[20] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; bus_clk      ; bus_clk     ; 1.000        ; -0.470     ; 3.620      ;
; -3.091 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[20] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; bus_clk      ; bus_clk     ; 1.000        ; -0.470     ; 3.620      ;
; -3.091 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[20] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[26] ; bus_clk      ; bus_clk     ; 1.000        ; -0.470     ; 3.620      ;
; -3.091 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[20] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[30] ; bus_clk      ; bus_clk     ; 1.000        ; -0.470     ; 3.620      ;
; -3.091 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[20] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[28] ; bus_clk      ; bus_clk     ; 1.000        ; -0.470     ; 3.620      ;
; -3.091 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[20] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[29] ; bus_clk      ; bus_clk     ; 1.000        ; -0.470     ; 3.620      ;
; -3.085 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[26] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[17] ; bus_clk      ; bus_clk     ; 1.000        ; -0.072     ; 4.012      ;
; -3.085 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[26] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[24] ; bus_clk      ; bus_clk     ; 1.000        ; -0.072     ; 4.012      ;
; -3.085 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[26] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; bus_clk      ; bus_clk     ; 1.000        ; -0.072     ; 4.012      ;
; -3.085 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[26] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; bus_clk      ; bus_clk     ; 1.000        ; -0.072     ; 4.012      ;
; -3.085 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[26] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[26] ; bus_clk      ; bus_clk     ; 1.000        ; -0.072     ; 4.012      ;
; -3.085 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[26] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[30] ; bus_clk      ; bus_clk     ; 1.000        ; -0.072     ; 4.012      ;
; -3.085 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[26] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[28] ; bus_clk      ; bus_clk     ; 1.000        ; -0.072     ; 4.012      ;
; -3.085 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[26] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[29] ; bus_clk      ; bus_clk     ; 1.000        ; -0.072     ; 4.012      ;
; -3.084 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[16] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[17] ; bus_clk      ; bus_clk     ; 1.000        ; -0.470     ; 3.613      ;
; -3.084 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[16] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[24] ; bus_clk      ; bus_clk     ; 1.000        ; -0.470     ; 3.613      ;
; -3.084 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[16] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; bus_clk      ; bus_clk     ; 1.000        ; -0.470     ; 3.613      ;
; -3.084 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[16] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; bus_clk      ; bus_clk     ; 1.000        ; -0.470     ; 3.613      ;
; -3.084 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[16] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[26] ; bus_clk      ; bus_clk     ; 1.000        ; -0.470     ; 3.613      ;
; -3.084 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[16] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[30] ; bus_clk      ; bus_clk     ; 1.000        ; -0.470     ; 3.613      ;
; -3.084 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[16] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[28] ; bus_clk      ; bus_clk     ; 1.000        ; -0.470     ; 3.613      ;
; -3.084 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[16] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[29] ; bus_clk      ; bus_clk     ; 1.000        ; -0.470     ; 3.613      ;
; -3.083 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[5]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[17] ; bus_clk      ; bus_clk     ; 1.000        ; -0.073     ; 4.009      ;
; -3.083 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[5]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[24] ; bus_clk      ; bus_clk     ; 1.000        ; -0.073     ; 4.009      ;
; -3.083 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[5]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; bus_clk      ; bus_clk     ; 1.000        ; -0.073     ; 4.009      ;
; -3.083 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[5]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; bus_clk      ; bus_clk     ; 1.000        ; -0.073     ; 4.009      ;
; -3.083 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[5]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[26] ; bus_clk      ; bus_clk     ; 1.000        ; -0.073     ; 4.009      ;
; -3.083 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[5]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[30] ; bus_clk      ; bus_clk     ; 1.000        ; -0.073     ; 4.009      ;
; -3.083 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[5]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[28] ; bus_clk      ; bus_clk     ; 1.000        ; -0.073     ; 4.009      ;
; -3.083 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[5]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[29] ; bus_clk      ; bus_clk     ; 1.000        ; -0.073     ; 4.009      ;
; -3.047 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[17] ; bus_clk      ; bus_clk     ; 1.000        ; -0.072     ; 3.974      ;
; -3.047 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[24] ; bus_clk      ; bus_clk     ; 1.000        ; -0.072     ; 3.974      ;
; -3.047 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; bus_clk      ; bus_clk     ; 1.000        ; -0.072     ; 3.974      ;
; -3.047 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; bus_clk      ; bus_clk     ; 1.000        ; -0.072     ; 3.974      ;
; -3.047 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[26] ; bus_clk      ; bus_clk     ; 1.000        ; -0.072     ; 3.974      ;
; -3.047 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[30] ; bus_clk      ; bus_clk     ; 1.000        ; -0.072     ; 3.974      ;
; -3.047 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[28] ; bus_clk      ; bus_clk     ; 1.000        ; -0.072     ; 3.974      ;
; -3.047 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[29] ; bus_clk      ; bus_clk     ; 1.000        ; -0.072     ; 3.974      ;
; -3.045 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[19] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[17] ; bus_clk      ; bus_clk     ; 1.000        ; -0.470     ; 3.574      ;
; -3.045 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[19] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[24] ; bus_clk      ; bus_clk     ; 1.000        ; -0.470     ; 3.574      ;
; -3.045 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[19] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; bus_clk      ; bus_clk     ; 1.000        ; -0.470     ; 3.574      ;
; -3.045 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[19] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; bus_clk      ; bus_clk     ; 1.000        ; -0.470     ; 3.574      ;
; -3.045 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[19] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[26] ; bus_clk      ; bus_clk     ; 1.000        ; -0.470     ; 3.574      ;
; -3.045 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[19] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[30] ; bus_clk      ; bus_clk     ; 1.000        ; -0.470     ; 3.574      ;
; -3.045 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[19] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[28] ; bus_clk      ; bus_clk     ; 1.000        ; -0.470     ; 3.574      ;
; -3.045 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[19] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[29] ; bus_clk      ; bus_clk     ; 1.000        ; -0.470     ; 3.574      ;
; -3.043 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[23] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[17] ; bus_clk      ; bus_clk     ; 1.000        ; -0.470     ; 3.572      ;
; -3.043 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[23] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[24] ; bus_clk      ; bus_clk     ; 1.000        ; -0.470     ; 3.572      ;
; -3.043 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[23] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; bus_clk      ; bus_clk     ; 1.000        ; -0.470     ; 3.572      ;
; -3.043 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[23] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; bus_clk      ; bus_clk     ; 1.000        ; -0.470     ; 3.572      ;
; -3.043 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[23] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[26] ; bus_clk      ; bus_clk     ; 1.000        ; -0.470     ; 3.572      ;
; -3.043 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[23] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[30] ; bus_clk      ; bus_clk     ; 1.000        ; -0.470     ; 3.572      ;
; -3.043 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[23] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[28] ; bus_clk      ; bus_clk     ; 1.000        ; -0.470     ; 3.572      ;
; -3.043 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[23] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[29] ; bus_clk      ; bus_clk     ; 1.000        ; -0.470     ; 3.572      ;
; -2.960 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[0]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[17] ; bus_clk      ; bus_clk     ; 1.000        ; -0.073     ; 3.886      ;
; -2.960 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[0]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[24] ; bus_clk      ; bus_clk     ; 1.000        ; -0.073     ; 3.886      ;
; -2.960 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[0]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; bus_clk      ; bus_clk     ; 1.000        ; -0.073     ; 3.886      ;
; -2.960 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[0]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; bus_clk      ; bus_clk     ; 1.000        ; -0.073     ; 3.886      ;
; -2.960 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[0]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[26] ; bus_clk      ; bus_clk     ; 1.000        ; -0.073     ; 3.886      ;
; -2.960 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[0]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[30] ; bus_clk      ; bus_clk     ; 1.000        ; -0.073     ; 3.886      ;
; -2.960 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[0]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[28] ; bus_clk      ; bus_clk     ; 1.000        ; -0.073     ; 3.886      ;
; -2.960 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[0]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[29] ; bus_clk      ; bus_clk     ; 1.000        ; -0.073     ; 3.886      ;
; -2.946 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[8]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[17] ; bus_clk      ; bus_clk     ; 1.000        ; -0.073     ; 3.872      ;
; -2.946 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[8]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[24] ; bus_clk      ; bus_clk     ; 1.000        ; -0.073     ; 3.872      ;
; -2.946 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[8]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; bus_clk      ; bus_clk     ; 1.000        ; -0.073     ; 3.872      ;
; -2.946 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[8]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; bus_clk      ; bus_clk     ; 1.000        ; -0.073     ; 3.872      ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'bus_clk'                                                                                                                                                                                                                          ;
+-------+----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                              ; To Node                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.338 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_BUS                 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_BUS                 ; bus_clk      ; bus_clk     ; 0.000        ; 0.088      ; 0.597      ;
; 0.339 ; slave_port:SLAVE_PORT|state.VALID                                                      ; slave_port:SLAVE_PORT|state.VALID                                                      ; bus_clk      ; bus_clk     ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; slave_port:SLAVE_PORT|state.BURST_END                                                  ; slave_port:SLAVE_PORT|state.BURST_END                                                  ; bus_clk      ; bus_clk     ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; slave_port:SLAVE_PORT|burst[0]                                                         ; slave_port:SLAVE_PORT|burst[0]                                                         ; bus_clk      ; bus_clk     ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; slave_port:SLAVE_PORT|burst[9]                                                         ; slave_port:SLAVE_PORT|burst[9]                                                         ; bus_clk      ; bus_clk     ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; slave_port:SLAVE_PORT|burst[10]                                                        ; slave_port:SLAVE_PORT|burst[10]                                                        ; bus_clk      ; bus_clk     ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; slave_port:SLAVE_PORT|burst[11]                                                        ; slave_port:SLAVE_PORT|burst[11]                                                        ; bus_clk      ; bus_clk     ; 0.000        ; 0.087      ; 0.597      ;
; 0.354 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|write_en                       ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|write_en                       ; bus_clk      ; bus_clk     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_ADDR            ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_ADDR            ; bus_clk      ; bus_clk     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_ARBITOR             ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_ARBITOR             ; bus_clk      ; bus_clk     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_SELECT          ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_SELECT          ; bus_clk      ; bus_clk     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_BURST_ADDR_DATA ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_BURST_ADDR_DATA ; bus_clk      ; bus_clk     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_BURST_ADDR      ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_BURST_ADDR      ; bus_clk      ; bus_clk     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_HANDSHAKE           ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_HANDSHAKE           ; bus_clk      ; bus_clk     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_APPROVAL            ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_APPROVAL            ; bus_clk      ; bus_clk     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[1]                      ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[1]                      ; bus_clk      ; bus_clk     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; slave_port:SLAVE_PORT|burst[2]                                                         ; slave_port:SLAVE_PORT|burst[2]                                                         ; bus_clk      ; bus_clk     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; slave_port:SLAVE_PORT|burst[3]                                                         ; slave_port:SLAVE_PORT|burst[3]                                                         ; bus_clk      ; bus_clk     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; slave_port:SLAVE_PORT|burst[1]                                                         ; slave_port:SLAVE_PORT|burst[1]                                                         ; bus_clk      ; bus_clk     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; slave_port:SLAVE_PORT|burst[4]                                                         ; slave_port:SLAVE_PORT|burst[4]                                                         ; bus_clk      ; bus_clk     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; slave_port:SLAVE_PORT|burst[6]                                                         ; slave_port:SLAVE_PORT|burst[6]                                                         ; bus_clk      ; bus_clk     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; slave_port:SLAVE_PORT|burst[12]                                                        ; slave_port:SLAVE_PORT|burst[12]                                                        ; bus_clk      ; bus_clk     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; slave_port:SLAVE_PORT|burst[5]                                                         ; slave_port:SLAVE_PORT|burst[5]                                                         ; bus_clk      ; bus_clk     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; slave_port:SLAVE_PORT|state.001                                                        ; slave_port:SLAVE_PORT|state.001                                                        ; bus_clk      ; bus_clk     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; slave_port:SLAVE_PORT|counterReg[2]                                                    ; slave_port:SLAVE_PORT|counterReg[2]                                                    ; bus_clk      ; bus_clk     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; slave_port:SLAVE_PORT|counterReg[1]                                                    ; slave_port:SLAVE_PORT|counterReg[1]                                                    ; bus_clk      ; bus_clk     ; 0.000        ; 0.072      ; 0.597      ;
; 0.355 ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_state.1101                      ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_state.1101                      ; bus_clk      ; bus_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[3]                      ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[3]                      ; bus_clk      ; bus_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[2]                      ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[2]                      ; bus_clk      ; bus_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_idle                            ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_idle                            ; bus_clk      ; bus_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; slave_port:SLAVE_PORT|burst[8]                                                         ; slave_port:SLAVE_PORT|burst[8]                                                         ; bus_clk      ; bus_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; slave_port:SLAVE_PORT|burst[7]                                                         ; slave_port:SLAVE_PORT|burst[7]                                                         ; bus_clk      ; bus_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_state.ADDR_RECIEVE              ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_state.ADDR_RECIEVE              ; bus_clk      ; bus_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[3]                      ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[3]                      ; bus_clk      ; bus_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[1]                      ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[1]                      ; bus_clk      ; bus_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_state.DATA_RECIEVE              ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_state.DATA_RECIEVE              ; bus_clk      ; bus_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_state.DATA_TRANSMIT           ; slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_state.DATA_TRANSMIT           ; bus_clk      ; bus_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[3]                    ; slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[3]                    ; bus_clk      ; bus_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[2]                    ; slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[2]                    ; bus_clk      ; bus_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[1]                    ; slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[1]                    ; bus_clk      ; bus_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[0]                    ; slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[0]                    ; bus_clk      ; bus_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.365 ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[0]                      ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[0]                      ; bus_clk      ; bus_clk     ; 0.000        ; 0.072      ; 0.608      ;
; 0.365 ; slave_port:SLAVE_PORT|counterReg[0]                                                    ; slave_port:SLAVE_PORT|counterReg[0]                                                    ; bus_clk      ; bus_clk     ; 0.000        ; 0.072      ; 0.608      ;
; 0.366 ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[0]                      ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[0]                      ; bus_clk      ; bus_clk     ; 0.000        ; 0.071      ; 0.608      ;
; 0.388 ; slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[2]                    ; slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[3]                    ; bus_clk      ; bus_clk     ; 0.000        ; 0.071      ; 0.630      ;
; 0.410 ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_idle                            ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1                         ; bus_clk      ; bus_clk     ; 0.000        ; 0.071      ; 0.652      ;
; 0.412 ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_idle                            ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|read_en_in1                          ; bus_clk      ; bus_clk     ; 0.000        ; 0.071      ; 0.654      ;
; 0.412 ; slave_port:SLAVE_PORT|burst_bit_counter[4]                                             ; slave_port:SLAVE_PORT|burst_bit_counter[4]                                             ; bus_clk      ; bus_clk     ; 0.000        ; 0.071      ; 0.654      ;
; 0.418 ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[0]                      ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[1]                      ; bus_clk      ; bus_clk     ; 0.000        ; 0.071      ; 0.660      ;
; 0.487 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[15]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[16]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.469      ; 1.127      ;
; 0.490 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[17]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[18]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.470      ; 1.131      ;
; 0.494 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[30]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[31]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.470      ; 1.135      ;
; 0.498 ; slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_state.IDLE                    ; slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_idle                          ; bus_clk      ; bus_clk     ; 0.000        ; 0.071      ; 0.740      ;
; 0.505 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[14]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[16]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.469      ; 1.145      ;
; 0.512 ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_state.1101                      ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_idle                            ; bus_clk      ; bus_clk     ; 0.000        ; 0.071      ; 0.754      ;
; 0.572 ; slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_state.DATA_TRANSMIT           ; slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[1]                    ; bus_clk      ; bus_clk     ; 0.000        ; 0.071      ; 0.814      ;
; 0.573 ; slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_state.DATA_TRANSMIT           ; slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[0]                    ; bus_clk      ; bus_clk     ; 0.000        ; 0.071      ; 0.815      ;
; 0.580 ; slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_state.DATA_TRANSMIT           ; slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|slave_tx_done                      ; bus_clk      ; bus_clk     ; 0.000        ; 0.071      ; 0.822      ;
; 0.583 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[19]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[19]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.088      ; 0.842      ;
; 0.583 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[21]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[21]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.088      ; 0.842      ;
; 0.584 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[31]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[31]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.088      ; 0.843      ;
; 0.585 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.088      ; 0.844      ;
; 0.586 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[29]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[31]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.470      ; 1.227      ;
; 0.587 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[23]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[23]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.088      ; 0.846      ;
; 0.587 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[16]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[16]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.088      ; 0.846      ;
; 0.588 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[20]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[20]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.088      ; 0.847      ;
; 0.588 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[18]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[18]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.088      ; 0.847      ;
; 0.589 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[17]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[19]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.470      ; 1.230      ;
; 0.597 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[15]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[18]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.469      ; 1.237      ;
; 0.597 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[13]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[16]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.469      ; 1.237      ;
; 0.598 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[3]                      ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[3]                      ; bus_clk      ; bus_clk     ; 0.000        ; 0.072      ; 0.841      ;
; 0.598 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[13]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[13]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.072      ; 0.841      ;
; 0.598 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[15]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[15]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.072      ; 0.841      ;
; 0.598 ; slave_port:SLAVE_PORT|counterReg[1]                                                    ; slave_port:SLAVE_PORT|counterReg[2]                                                    ; bus_clk      ; bus_clk     ; 0.000        ; 0.072      ; 0.841      ;
; 0.599 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[5]                      ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[5]                      ; bus_clk      ; bus_clk     ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[11]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[11]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[29]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[29]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.072      ; 0.842      ;
; 0.600 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[6]                      ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[6]                      ; bus_clk      ; bus_clk     ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[17]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[20]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.470      ; 1.241      ;
; 0.601 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[1]                      ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[1]                      ; bus_clk      ; bus_clk     ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[17]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[17]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.072      ; 0.844      ;
; 0.602 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[7]                      ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[7]                      ; bus_clk      ; bus_clk     ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[9]                      ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[9]                      ; bus_clk      ; bus_clk     ; 0.000        ; 0.072      ; 0.845      ;
; 0.603 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[2]                      ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[2]                      ; bus_clk      ; bus_clk     ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[14]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[14]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.072      ; 0.846      ;
; 0.604 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[4]                      ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[4]                      ; bus_clk      ; bus_clk     ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[8]                      ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[8]                      ; bus_clk      ; bus_clk     ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[10]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[10]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[12]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[12]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[30]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[30]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; slave_port:SLAVE_PORT|counterReg[0]                                                    ; slave_port:SLAVE_PORT|counterReg[1]                                                    ; bus_clk      ; bus_clk     ; 0.000        ; 0.072      ; 0.847      ;
; 0.605 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[24]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[24]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.072      ; 0.848      ;
; 0.605 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[26]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[26]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.072      ; 0.848      ;
; 0.605 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[28]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[28]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.072      ; 0.848      ;
; 0.605 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[28]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[31]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.470      ; 1.246      ;
; 0.606 ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|burst_counter[10]                    ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|burst_counter[10]                    ; bus_clk      ; bus_clk     ; 0.000        ; 0.071      ; 0.848      ;
; 0.607 ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|burst_counter[9]                     ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|burst_counter[9]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.071      ; 0.849      ;
; 0.607 ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|burst_counter[3]                     ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|burst_counter[3]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.071      ; 0.849      ;
+-------+----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; bus_clk ; -1.211 ; -72.398         ;
+---------+--------+-----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; bus_clk ; 0.174 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; bus_clk ; -3.000 ; -122.321                      ;
; clk     ; -3.000 ; -4.097                        ;
+---------+--------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'bus_clk'                                                                                                                                                                                  ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                          ; To Node                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.211 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[4]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[17] ; bus_clk      ; bus_clk     ; 1.000        ; -0.043     ; 2.155      ;
; -1.211 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[4]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[24] ; bus_clk      ; bus_clk     ; 1.000        ; -0.043     ; 2.155      ;
; -1.211 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[4]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; bus_clk      ; bus_clk     ; 1.000        ; -0.043     ; 2.155      ;
; -1.211 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[4]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; bus_clk      ; bus_clk     ; 1.000        ; -0.043     ; 2.155      ;
; -1.211 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[4]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[26] ; bus_clk      ; bus_clk     ; 1.000        ; -0.043     ; 2.155      ;
; -1.211 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[4]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[30] ; bus_clk      ; bus_clk     ; 1.000        ; -0.043     ; 2.155      ;
; -1.211 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[4]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[28] ; bus_clk      ; bus_clk     ; 1.000        ; -0.043     ; 2.155      ;
; -1.211 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[4]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[29] ; bus_clk      ; bus_clk     ; 1.000        ; -0.043     ; 2.155      ;
; -1.191 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[17] ; bus_clk      ; bus_clk     ; 1.000        ; -0.246     ; 1.932      ;
; -1.191 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[24] ; bus_clk      ; bus_clk     ; 1.000        ; -0.246     ; 1.932      ;
; -1.191 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; bus_clk      ; bus_clk     ; 1.000        ; -0.246     ; 1.932      ;
; -1.191 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; bus_clk      ; bus_clk     ; 1.000        ; -0.246     ; 1.932      ;
; -1.191 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[26] ; bus_clk      ; bus_clk     ; 1.000        ; -0.246     ; 1.932      ;
; -1.191 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[30] ; bus_clk      ; bus_clk     ; 1.000        ; -0.246     ; 1.932      ;
; -1.191 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[28] ; bus_clk      ; bus_clk     ; 1.000        ; -0.246     ; 1.932      ;
; -1.191 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[29] ; bus_clk      ; bus_clk     ; 1.000        ; -0.246     ; 1.932      ;
; -1.188 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[31] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[17] ; bus_clk      ; bus_clk     ; 1.000        ; -0.246     ; 1.929      ;
; -1.188 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[31] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[24] ; bus_clk      ; bus_clk     ; 1.000        ; -0.246     ; 1.929      ;
; -1.188 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[31] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; bus_clk      ; bus_clk     ; 1.000        ; -0.246     ; 1.929      ;
; -1.188 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[31] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; bus_clk      ; bus_clk     ; 1.000        ; -0.246     ; 1.929      ;
; -1.188 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[31] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[26] ; bus_clk      ; bus_clk     ; 1.000        ; -0.246     ; 1.929      ;
; -1.188 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[31] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[30] ; bus_clk      ; bus_clk     ; 1.000        ; -0.246     ; 1.929      ;
; -1.188 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[31] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[28] ; bus_clk      ; bus_clk     ; 1.000        ; -0.246     ; 1.929      ;
; -1.188 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[31] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[29] ; bus_clk      ; bus_clk     ; 1.000        ; -0.246     ; 1.929      ;
; -1.179 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[17] ; bus_clk      ; bus_clk     ; 1.000        ; -0.042     ; 2.124      ;
; -1.179 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[24] ; bus_clk      ; bus_clk     ; 1.000        ; -0.042     ; 2.124      ;
; -1.179 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; bus_clk      ; bus_clk     ; 1.000        ; -0.042     ; 2.124      ;
; -1.179 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; bus_clk      ; bus_clk     ; 1.000        ; -0.042     ; 2.124      ;
; -1.179 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[26] ; bus_clk      ; bus_clk     ; 1.000        ; -0.042     ; 2.124      ;
; -1.179 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[30] ; bus_clk      ; bus_clk     ; 1.000        ; -0.042     ; 2.124      ;
; -1.179 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[28] ; bus_clk      ; bus_clk     ; 1.000        ; -0.042     ; 2.124      ;
; -1.179 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[29] ; bus_clk      ; bus_clk     ; 1.000        ; -0.042     ; 2.124      ;
; -1.176 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[20] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[17] ; bus_clk      ; bus_clk     ; 1.000        ; -0.246     ; 1.917      ;
; -1.176 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[20] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[24] ; bus_clk      ; bus_clk     ; 1.000        ; -0.246     ; 1.917      ;
; -1.176 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[20] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; bus_clk      ; bus_clk     ; 1.000        ; -0.246     ; 1.917      ;
; -1.176 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[20] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; bus_clk      ; bus_clk     ; 1.000        ; -0.246     ; 1.917      ;
; -1.176 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[20] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[26] ; bus_clk      ; bus_clk     ; 1.000        ; -0.246     ; 1.917      ;
; -1.176 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[20] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[30] ; bus_clk      ; bus_clk     ; 1.000        ; -0.246     ; 1.917      ;
; -1.176 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[20] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[28] ; bus_clk      ; bus_clk     ; 1.000        ; -0.246     ; 1.917      ;
; -1.176 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[20] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[29] ; bus_clk      ; bus_clk     ; 1.000        ; -0.246     ; 1.917      ;
; -1.167 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[26] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[17] ; bus_clk      ; bus_clk     ; 1.000        ; -0.042     ; 2.112      ;
; -1.167 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[26] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[24] ; bus_clk      ; bus_clk     ; 1.000        ; -0.042     ; 2.112      ;
; -1.167 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[26] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; bus_clk      ; bus_clk     ; 1.000        ; -0.042     ; 2.112      ;
; -1.167 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[26] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; bus_clk      ; bus_clk     ; 1.000        ; -0.042     ; 2.112      ;
; -1.167 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[26] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[26] ; bus_clk      ; bus_clk     ; 1.000        ; -0.042     ; 2.112      ;
; -1.167 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[26] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[30] ; bus_clk      ; bus_clk     ; 1.000        ; -0.042     ; 2.112      ;
; -1.167 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[26] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[28] ; bus_clk      ; bus_clk     ; 1.000        ; -0.042     ; 2.112      ;
; -1.167 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[26] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[29] ; bus_clk      ; bus_clk     ; 1.000        ; -0.042     ; 2.112      ;
; -1.152 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[5]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[17] ; bus_clk      ; bus_clk     ; 1.000        ; -0.043     ; 2.096      ;
; -1.152 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[5]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[24] ; bus_clk      ; bus_clk     ; 1.000        ; -0.043     ; 2.096      ;
; -1.152 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[5]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; bus_clk      ; bus_clk     ; 1.000        ; -0.043     ; 2.096      ;
; -1.152 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[5]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; bus_clk      ; bus_clk     ; 1.000        ; -0.043     ; 2.096      ;
; -1.152 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[5]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[26] ; bus_clk      ; bus_clk     ; 1.000        ; -0.043     ; 2.096      ;
; -1.152 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[5]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[30] ; bus_clk      ; bus_clk     ; 1.000        ; -0.043     ; 2.096      ;
; -1.152 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[5]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[28] ; bus_clk      ; bus_clk     ; 1.000        ; -0.043     ; 2.096      ;
; -1.152 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[5]  ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[29] ; bus_clk      ; bus_clk     ; 1.000        ; -0.043     ; 2.096      ;
; -1.147 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[16] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[17] ; bus_clk      ; bus_clk     ; 1.000        ; -0.246     ; 1.888      ;
; -1.147 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[16] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[24] ; bus_clk      ; bus_clk     ; 1.000        ; -0.246     ; 1.888      ;
; -1.147 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[16] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; bus_clk      ; bus_clk     ; 1.000        ; -0.246     ; 1.888      ;
; -1.147 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[16] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; bus_clk      ; bus_clk     ; 1.000        ; -0.246     ; 1.888      ;
; -1.147 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[16] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[26] ; bus_clk      ; bus_clk     ; 1.000        ; -0.246     ; 1.888      ;
; -1.147 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[16] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[30] ; bus_clk      ; bus_clk     ; 1.000        ; -0.246     ; 1.888      ;
; -1.147 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[16] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[28] ; bus_clk      ; bus_clk     ; 1.000        ; -0.246     ; 1.888      ;
; -1.147 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[16] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[29] ; bus_clk      ; bus_clk     ; 1.000        ; -0.246     ; 1.888      ;
; -1.144 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[17] ; bus_clk      ; bus_clk     ; 1.000        ; -0.042     ; 2.089      ;
; -1.144 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[24] ; bus_clk      ; bus_clk     ; 1.000        ; -0.042     ; 2.089      ;
; -1.144 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; bus_clk      ; bus_clk     ; 1.000        ; -0.042     ; 2.089      ;
; -1.144 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; bus_clk      ; bus_clk     ; 1.000        ; -0.042     ; 2.089      ;
; -1.144 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[26] ; bus_clk      ; bus_clk     ; 1.000        ; -0.042     ; 2.089      ;
; -1.144 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[30] ; bus_clk      ; bus_clk     ; 1.000        ; -0.042     ; 2.089      ;
; -1.144 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[28] ; bus_clk      ; bus_clk     ; 1.000        ; -0.042     ; 2.089      ;
; -1.144 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[29] ; bus_clk      ; bus_clk     ; 1.000        ; -0.042     ; 2.089      ;
; -1.133 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[19] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[17] ; bus_clk      ; bus_clk     ; 1.000        ; -0.246     ; 1.874      ;
; -1.133 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[19] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[24] ; bus_clk      ; bus_clk     ; 1.000        ; -0.246     ; 1.874      ;
; -1.133 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[19] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; bus_clk      ; bus_clk     ; 1.000        ; -0.246     ; 1.874      ;
; -1.133 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[19] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; bus_clk      ; bus_clk     ; 1.000        ; -0.246     ; 1.874      ;
; -1.133 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[19] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[26] ; bus_clk      ; bus_clk     ; 1.000        ; -0.246     ; 1.874      ;
; -1.133 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[19] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[30] ; bus_clk      ; bus_clk     ; 1.000        ; -0.246     ; 1.874      ;
; -1.133 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[19] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[28] ; bus_clk      ; bus_clk     ; 1.000        ; -0.246     ; 1.874      ;
; -1.133 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[19] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[29] ; bus_clk      ; bus_clk     ; 1.000        ; -0.246     ; 1.874      ;
; -1.131 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[23] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[17] ; bus_clk      ; bus_clk     ; 1.000        ; -0.246     ; 1.872      ;
; -1.131 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[23] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[24] ; bus_clk      ; bus_clk     ; 1.000        ; -0.246     ; 1.872      ;
; -1.131 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[23] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; bus_clk      ; bus_clk     ; 1.000        ; -0.246     ; 1.872      ;
; -1.131 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[23] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; bus_clk      ; bus_clk     ; 1.000        ; -0.246     ; 1.872      ;
; -1.131 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[23] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[26] ; bus_clk      ; bus_clk     ; 1.000        ; -0.246     ; 1.872      ;
; -1.131 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[23] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[30] ; bus_clk      ; bus_clk     ; 1.000        ; -0.246     ; 1.872      ;
; -1.131 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[23] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[28] ; bus_clk      ; bus_clk     ; 1.000        ; -0.246     ; 1.872      ;
; -1.131 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[23] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[29] ; bus_clk      ; bus_clk     ; 1.000        ; -0.246     ; 1.872      ;
; -1.126 ; slave_port:SLAVE_PORT|burst[3]                                     ; slave_port:SLAVE_PORT|state.VALID                                  ; bus_clk      ; bus_clk     ; 1.000        ; 0.158      ; 2.271      ;
; -1.104 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[28] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[17] ; bus_clk      ; bus_clk     ; 1.000        ; -0.042     ; 2.049      ;
; -1.104 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[28] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[24] ; bus_clk      ; bus_clk     ; 1.000        ; -0.042     ; 2.049      ;
; -1.104 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[28] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; bus_clk      ; bus_clk     ; 1.000        ; -0.042     ; 2.049      ;
; -1.104 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[28] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; bus_clk      ; bus_clk     ; 1.000        ; -0.042     ; 2.049      ;
; -1.104 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[28] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[26] ; bus_clk      ; bus_clk     ; 1.000        ; -0.042     ; 2.049      ;
; -1.104 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[28] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[30] ; bus_clk      ; bus_clk     ; 1.000        ; -0.042     ; 2.049      ;
; -1.104 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[28] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[28] ; bus_clk      ; bus_clk     ; 1.000        ; -0.042     ; 2.049      ;
; -1.104 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[28] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[29] ; bus_clk      ; bus_clk     ; 1.000        ; -0.042     ; 2.049      ;
; -1.098 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[29] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[17] ; bus_clk      ; bus_clk     ; 1.000        ; -0.042     ; 2.043      ;
; -1.098 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[29] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[24] ; bus_clk      ; bus_clk     ; 1.000        ; -0.042     ; 2.043      ;
; -1.098 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[29] ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; bus_clk      ; bus_clk     ; 1.000        ; -0.042     ; 2.043      ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'bus_clk'                                                                                                                                                                                                                          ;
+-------+----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                              ; To Node                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.174 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_BUS                 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_BUS                 ; bus_clk      ; bus_clk     ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave_port:SLAVE_PORT|state.VALID                                                      ; slave_port:SLAVE_PORT|state.VALID                                                      ; bus_clk      ; bus_clk     ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave_port:SLAVE_PORT|state.BURST_END                                                  ; slave_port:SLAVE_PORT|state.BURST_END                                                  ; bus_clk      ; bus_clk     ; 0.000        ; 0.049      ; 0.307      ;
; 0.175 ; slave_port:SLAVE_PORT|burst[0]                                                         ; slave_port:SLAVE_PORT|burst[0]                                                         ; bus_clk      ; bus_clk     ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; slave_port:SLAVE_PORT|burst[9]                                                         ; slave_port:SLAVE_PORT|burst[9]                                                         ; bus_clk      ; bus_clk     ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; slave_port:SLAVE_PORT|burst[10]                                                        ; slave_port:SLAVE_PORT|burst[10]                                                        ; bus_clk      ; bus_clk     ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; slave_port:SLAVE_PORT|burst[11]                                                        ; slave_port:SLAVE_PORT|burst[11]                                                        ; bus_clk      ; bus_clk     ; 0.000        ; 0.048      ; 0.307      ;
; 0.181 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|write_en                       ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|write_en                       ; bus_clk      ; bus_clk     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_ADDR            ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_ADDR            ; bus_clk      ; bus_clk     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_ARBITOR             ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_ARBITOR             ; bus_clk      ; bus_clk     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_SELECT          ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_SELECT          ; bus_clk      ; bus_clk     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_BURST_ADDR_DATA ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_BURST_ADDR_DATA ; bus_clk      ; bus_clk     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_BURST_ADDR      ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_BURST_ADDR      ; bus_clk      ; bus_clk     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_HANDSHAKE           ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_HANDSHAKE           ; bus_clk      ; bus_clk     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_APPROVAL            ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_APPROVAL            ; bus_clk      ; bus_clk     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; slave_port:SLAVE_PORT|counterReg[2]                                                    ; slave_port:SLAVE_PORT|counterReg[2]                                                    ; bus_clk      ; bus_clk     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; slave_port:SLAVE_PORT|counterReg[1]                                                    ; slave_port:SLAVE_PORT|counterReg[1]                                                    ; bus_clk      ; bus_clk     ; 0.000        ; 0.042      ; 0.307      ;
; 0.182 ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_state.1101                      ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_state.1101                      ; bus_clk      ; bus_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[3]                      ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[3]                      ; bus_clk      ; bus_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[1]                      ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[1]                      ; bus_clk      ; bus_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[2]                      ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[2]                      ; bus_clk      ; bus_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_idle                            ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_idle                            ; bus_clk      ; bus_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; slave_port:SLAVE_PORT|burst[2]                                                         ; slave_port:SLAVE_PORT|burst[2]                                                         ; bus_clk      ; bus_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; slave_port:SLAVE_PORT|burst[3]                                                         ; slave_port:SLAVE_PORT|burst[3]                                                         ; bus_clk      ; bus_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; slave_port:SLAVE_PORT|burst[8]                                                         ; slave_port:SLAVE_PORT|burst[8]                                                         ; bus_clk      ; bus_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; slave_port:SLAVE_PORT|burst[1]                                                         ; slave_port:SLAVE_PORT|burst[1]                                                         ; bus_clk      ; bus_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; slave_port:SLAVE_PORT|burst[4]                                                         ; slave_port:SLAVE_PORT|burst[4]                                                         ; bus_clk      ; bus_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; slave_port:SLAVE_PORT|burst[6]                                                         ; slave_port:SLAVE_PORT|burst[6]                                                         ; bus_clk      ; bus_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; slave_port:SLAVE_PORT|burst[12]                                                        ; slave_port:SLAVE_PORT|burst[12]                                                        ; bus_clk      ; bus_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; slave_port:SLAVE_PORT|burst[5]                                                         ; slave_port:SLAVE_PORT|burst[5]                                                         ; bus_clk      ; bus_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; slave_port:SLAVE_PORT|burst[7]                                                         ; slave_port:SLAVE_PORT|burst[7]                                                         ; bus_clk      ; bus_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_state.ADDR_RECIEVE              ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_state.ADDR_RECIEVE              ; bus_clk      ; bus_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[3]                      ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[3]                      ; bus_clk      ; bus_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[1]                      ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[1]                      ; bus_clk      ; bus_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_state.DATA_RECIEVE              ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_state.DATA_RECIEVE              ; bus_clk      ; bus_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_state.DATA_TRANSMIT           ; slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_state.DATA_TRANSMIT           ; bus_clk      ; bus_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[3]                    ; slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[3]                    ; bus_clk      ; bus_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[2]                    ; slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[2]                    ; bus_clk      ; bus_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[1]                    ; slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[1]                    ; bus_clk      ; bus_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[0]                    ; slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[0]                    ; bus_clk      ; bus_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; slave_port:SLAVE_PORT|state.001                                                        ; slave_port:SLAVE_PORT|state.001                                                        ; bus_clk      ; bus_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.188 ; slave_port:SLAVE_PORT|counterReg[0]                                                    ; slave_port:SLAVE_PORT|counterReg[0]                                                    ; bus_clk      ; bus_clk     ; 0.000        ; 0.042      ; 0.314      ;
; 0.189 ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[0]                      ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[0]                      ; bus_clk      ; bus_clk     ; 0.000        ; 0.041      ; 0.314      ;
; 0.189 ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[0]                      ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[0]                      ; bus_clk      ; bus_clk     ; 0.000        ; 0.041      ; 0.314      ;
; 0.193 ; slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[2]                    ; slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[3]                    ; bus_clk      ; bus_clk     ; 0.000        ; 0.041      ; 0.318      ;
; 0.207 ; slave_port:SLAVE_PORT|burst_bit_counter[4]                                             ; slave_port:SLAVE_PORT|burst_bit_counter[4]                                             ; bus_clk      ; bus_clk     ; 0.000        ; 0.041      ; 0.332      ;
; 0.209 ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_idle                            ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1                         ; bus_clk      ; bus_clk     ; 0.000        ; 0.041      ; 0.334      ;
; 0.212 ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_idle                            ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|read_en_in1                          ; bus_clk      ; bus_clk     ; 0.000        ; 0.041      ; 0.337      ;
; 0.212 ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[0]                      ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[1]                      ; bus_clk      ; bus_clk     ; 0.000        ; 0.041      ; 0.337      ;
; 0.244 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[17]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[18]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.246      ; 0.574      ;
; 0.244 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[15]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[16]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.244      ; 0.572      ;
; 0.251 ; slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_state.IDLE                    ; slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_idle                          ; bus_clk      ; bus_clk     ; 0.000        ; 0.041      ; 0.376      ;
; 0.255 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[30]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[31]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.246      ; 0.585      ;
; 0.258 ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_state.1101                      ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_idle                            ; bus_clk      ; bus_clk     ; 0.000        ; 0.041      ; 0.383      ;
; 0.259 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[14]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[16]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.244      ; 0.587      ;
; 0.272 ; slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_state.DATA_TRANSMIT           ; slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|slave_tx_done                      ; bus_clk      ; bus_clk     ; 0.000        ; 0.041      ; 0.397      ;
; 0.278 ; slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_state.DATA_TRANSMIT           ; slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[1]                    ; bus_clk      ; bus_clk     ; 0.000        ; 0.041      ; 0.403      ;
; 0.278 ; slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_state.DATA_TRANSMIT           ; slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[0]                    ; bus_clk      ; bus_clk     ; 0.000        ; 0.041      ; 0.403      ;
; 0.290 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[31]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[31]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.050      ; 0.424      ;
; 0.291 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[19]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[19]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.050      ; 0.425      ;
; 0.291 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[21]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[21]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.050      ; 0.425      ;
; 0.292 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[23]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[23]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.050      ; 0.426      ;
; 0.292 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.050      ; 0.426      ;
; 0.292 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[16]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[16]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.050      ; 0.426      ;
; 0.293 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[20]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[20]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.050      ; 0.427      ;
; 0.293 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[18]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[18]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.050      ; 0.427      ;
; 0.298 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[15]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[15]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.041      ; 0.423      ;
; 0.299 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[3]                      ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[3]                      ; bus_clk      ; bus_clk     ; 0.000        ; 0.041      ; 0.424      ;
; 0.299 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[5]                      ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[5]                      ; bus_clk      ; bus_clk     ; 0.000        ; 0.041      ; 0.424      ;
; 0.299 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[13]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[13]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.041      ; 0.424      ;
; 0.299 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[17]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[17]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[29]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[29]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.042      ; 0.425      ;
; 0.300 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[1]                      ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[1]                      ; bus_clk      ; bus_clk     ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[6]                      ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[6]                      ; bus_clk      ; bus_clk     ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[7]                      ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[7]                      ; bus_clk      ; bus_clk     ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[11]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[11]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; slave_port:SLAVE_PORT|counterReg[1]                                                    ; slave_port:SLAVE_PORT|counterReg[2]                                                    ; bus_clk      ; bus_clk     ; 0.000        ; 0.042      ; 0.426      ;
; 0.301 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[2]                      ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[2]                      ; bus_clk      ; bus_clk     ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[8]                      ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[8]                      ; bus_clk      ; bus_clk     ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[9]                      ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[9]                      ; bus_clk      ; bus_clk     ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[14]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[14]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[24]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[24]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[30]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[30]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.042      ; 0.427      ;
; 0.302 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[4]                      ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[4]                      ; bus_clk      ; bus_clk     ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[10]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[10]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[12]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[12]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[26]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[26]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.042      ; 0.428      ;
; 0.302 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[28]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[28]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.042      ; 0.428      ;
; 0.303 ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|burst_counter[10]                    ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|burst_counter[10]                    ; bus_clk      ; bus_clk     ; 0.000        ; 0.041      ; 0.428      ;
; 0.303 ; slave_port:SLAVE_PORT|counterReg[0]                                                    ; slave_port:SLAVE_PORT|counterReg[1]                                                    ; bus_clk      ; bus_clk     ; 0.000        ; 0.042      ; 0.429      ;
; 0.304 ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|burst_counter[3]                     ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|burst_counter[3]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.041      ; 0.429      ;
; 0.305 ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|burst_counter[7]                     ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|burst_counter[7]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.041      ; 0.430      ;
; 0.305 ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|burst_counter[9]                     ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|burst_counter[9]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.041      ; 0.430      ;
; 0.305 ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|burst_counter[11]                    ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|burst_counter[11]                    ; bus_clk      ; bus_clk     ; 0.000        ; 0.041      ; 0.430      ;
; 0.306 ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|burst_counter[5]                     ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|burst_counter[5]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.041      ; 0.431      ;
; 0.306 ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|burst_counter[4]                     ; slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|burst_counter[4]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.041      ; 0.431      ;
; 0.307 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[29]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[31]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.246      ; 0.637      ;
; 0.307 ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[17]                     ; master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[19]                     ; bus_clk      ; bus_clk     ; 0.000        ; 0.246      ; 0.637      ;
+-------+----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.593   ; 0.174 ; N/A      ; N/A     ; -3.000              ;
;  bus_clk         ; -3.593   ; 0.174 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; N/A      ; N/A   ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -262.821 ; 0.0   ; 0.0      ; 0.0     ; -151.205            ;
;  bus_clk         ; -262.821 ; 0.000 ; N/A      ; N/A     ; -146.920            ;
;  clk             ; N/A      ; N/A   ; N/A      ; N/A     ; -4.285              ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; u_tx_data          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_approval_request ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_tx_slave_select  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_trans_done       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_tx_address       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_tx_data          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_tx_burst_num     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_master_valid     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_master_ready     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_write_en         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_read_en          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s_slave_valid      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s_slave_ready      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s_tx_data          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s_split_en         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; m_rx_data               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; s_rx_address            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; s_rx_data               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; u_rx_data               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; m_slave_valid           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; m_bus_busy              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; m_approval_grant        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; m_arbitor_busy          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; bus_clk                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; s_slave_delay[4]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; s_slave_delay[5]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; s_slave_delay[3]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; s_slave_delay[2]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; s_slave_delay[1]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; s_slave_delay[0]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; s_master_ready          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; s_master_valid          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; s_write_en              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; m_slave_ready           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; s_read_en               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; s_rx_burst              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; u_tx_data          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; m_approval_request ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; m_tx_slave_select  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; m_trans_done       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; m_tx_address       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; m_tx_data          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; m_tx_burst_num     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; m_master_valid     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; m_master_ready     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; m_write_en         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; m_read_en          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; s_slave_valid      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; s_slave_ready      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; s_tx_data          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; s_split_en         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; u_tx_data          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; m_approval_request ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; m_tx_slave_select  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; m_trans_done       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; m_tx_address       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; m_tx_data          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; m_tx_burst_num     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; m_master_valid     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; m_master_ready     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; m_write_en         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; m_read_en          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; s_slave_valid      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; s_slave_ready      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; s_tx_data          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; s_split_en         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; u_tx_data          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; m_approval_request ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; m_tx_slave_select  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; m_trans_done       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; m_tx_address       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; m_tx_data          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; m_tx_burst_num     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; m_master_valid     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; m_master_ready     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; m_write_en         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; m_read_en          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; s_slave_valid      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; s_slave_ready      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; s_tx_data          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; s_split_en         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; bus_clk    ; bus_clk  ; 3221     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; bus_clk    ; bus_clk  ; 3221     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 16    ; 16   ;
; Unconstrained Input Port Paths  ; 347   ; 347  ;
; Unconstrained Output Ports      ; 7     ; 7    ;
; Unconstrained Output Port Paths ; 9     ; 9    ;
+---------------------------------+-------+------+


+----------------------------------------+
; Clock Status Summary                   ;
+---------+---------+------+-------------+
; Target  ; Clock   ; Type ; Status      ;
+---------+---------+------+-------------+
; bus_clk ; bus_clk ; Base ; Constrained ;
; clk     ; clk     ; Base ; Constrained ;
+---------+---------+------+-------------+


+---------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                               ;
+------------------+--------------------------------------------------------------------------------------+
; Input Port       ; Comment                                                                              ;
+------------------+--------------------------------------------------------------------------------------+
; m_approval_grant ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_arbitor_busy   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_bus_busy       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_slave_ready    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset            ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_master_ready   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_master_valid   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_read_en        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_rx_burst       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_slave_delay[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_slave_delay[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_slave_delay[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_slave_delay[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_slave_delay[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_slave_delay[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_write_en       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                                 ;
+--------------------+---------------------------------------------------------------------------------------+
; Output Port        ; Comment                                                                               ;
+--------------------+---------------------------------------------------------------------------------------+
; m_approval_request ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_master_valid     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_write_en         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_slave_ready      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_slave_valid      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_split_en         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; u_tx_data          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                               ;
+------------------+--------------------------------------------------------------------------------------+
; Input Port       ; Comment                                                                              ;
+------------------+--------------------------------------------------------------------------------------+
; m_approval_grant ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_arbitor_busy   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_bus_busy       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_slave_ready    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset            ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_master_ready   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_master_valid   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_read_en        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_rx_burst       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_slave_delay[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_slave_delay[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_slave_delay[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_slave_delay[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_slave_delay[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_slave_delay[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_write_en       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                                 ;
+--------------------+---------------------------------------------------------------------------------------+
; Output Port        ; Comment                                                                               ;
+--------------------+---------------------------------------------------------------------------------------+
; m_approval_request ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_master_valid     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_write_en         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_slave_ready      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_slave_valid      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_split_en         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; u_tx_data          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Fri Sep 03 17:15:47 2021
Info: Command: quartus_sta bus -c bus
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'bus.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name bus_clk bus_clk
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.593
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.593            -262.821 bus_clk 
Info (332146): Worst-case hold slack is 0.385
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.385               0.000 bus_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -146.920 bus_clk 
    Info (332119):    -3.000              -4.285 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.179            -230.568 bus_clk 
Info (332146): Worst-case hold slack is 0.338
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.338               0.000 bus_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -146.920 bus_clk 
    Info (332119):    -3.000              -4.285 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.211
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.211             -72.398 bus_clk 
Info (332146): Worst-case hold slack is 0.174
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.174               0.000 bus_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -122.321 bus_clk 
    Info (332119):    -3.000              -4.097 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4840 megabytes
    Info: Processing ended: Fri Sep 03 17:15:49 2021
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


