

================================================================
== Vitis HLS Report for 'dense_latency_ap_fixed_8_2_5_3_0_ap_fixed_16_4_5_3_0_config2_s'
================================================================
* Date:           Wed Jul 19 12:29:59 2023

* Version:        2021.1 (Build 3247384 on Thu Jun 10 19:36:07 MDT 2021)
* Project:        myproject_prj
* Solution:       solution1 (Vivado IP Flow Target)
* Product family: zynq
* Target device:  xc7z007s-clg225-2


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+---------+----------+------------+
    |  Clock |  Target | Estimated| Uncertainty|
    +--------+---------+----------+------------+
    |ap_clk  |  5.00 ns|  3.810 ns|     0.62 ns|
    +--------+---------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+-----------+-----------+-----+-----+---------+
    |  Latency (cycles) |   Latency (absolute)  |  Interval | Pipeline|
    |   min   |   max   |    min    |    max    | min | max |   Type  |
    +---------+---------+-----------+-----------+-----+-----+---------+
    |        3|        3|  15.000 ns|  15.000 ns|    1|    1|      yes|
    +---------+---------+-----------+-----------+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        N/A



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+----+-------+-------+-----+
|       Name      | BRAM_18K| DSP|   FF  |  LUT  | URAM|
+-----------------+---------+----+-------+-------+-----+
|DSP              |        -|   -|      -|      -|    -|
|Expression       |        -|   -|      0|   1131|    -|
|FIFO             |        -|   -|      -|      -|    -|
|Instance         |        -|  25|      0|      0|    -|
|Memory           |        -|   -|      -|      -|    -|
|Multiplexer      |        -|   -|      -|     65|    -|
|Register         |        -|   -|   1171|      -|    -|
+-----------------+---------+----+-------+-------+-----+
|Total            |        0|  25|   1171|   1196|    0|
+-----------------+---------+----+-------+-------+-----+
|Available        |      100|  66|  28800|  14400|    0|
+-----------------+---------+----+-------+-------+-----+
|Utilization (%)  |        0|  37|      4|      8|    0|
+-----------------+---------+----+-------+-------+-----+

+ Detail: 
    * Instance: 
    +-----------------------+-------------------+---------+----+---+----+-----+
    |        Instance       |       Module      | BRAM_18K| DSP| FF| LUT| URAM|
    +-----------------------+-------------------+---------+----+---+----+-----+
    |mul_8s_5ns_13_1_0_U13  |mul_8s_5ns_13_1_0  |        0|   1|  0|   0|    0|
    |mul_8s_6ns_14_1_0_U8   |mul_8s_6ns_14_1_0  |        0|   1|  0|   0|    0|
    |mul_8s_6ns_14_1_0_U9   |mul_8s_6ns_14_1_0  |        0|   1|  0|   0|    0|
    |mul_8s_6ns_14_1_0_U10  |mul_8s_6ns_14_1_0  |        0|   1|  0|   0|    0|
    |mul_8s_6ns_14_1_0_U24  |mul_8s_6ns_14_1_0  |        0|   1|  0|   0|    0|
    |mul_8s_6ns_14_1_0_U25  |mul_8s_6ns_14_1_0  |        0|   1|  0|   0|    0|
    |mul_8s_6s_14_1_0_U4    |mul_8s_6s_14_1_0   |        0|   1|  0|   0|    0|
    |mul_8s_6s_14_1_0_U5    |mul_8s_6s_14_1_0   |        0|   1|  0|   0|    0|
    |mul_8s_7ns_15_1_0_U1   |mul_8s_7ns_15_1_0  |        0|   1|  0|   0|    0|
    |mul_8s_7ns_15_1_0_U2   |mul_8s_7ns_15_1_0  |        0|   1|  0|   0|    0|
    |mul_8s_7ns_15_1_0_U6   |mul_8s_7ns_15_1_0  |        0|   1|  0|   0|    0|
    |mul_8s_7ns_15_1_0_U11  |mul_8s_7ns_15_1_0  |        0|   1|  0|   0|    0|
    |mul_8s_7ns_15_1_0_U16  |mul_8s_7ns_15_1_0  |        0|   1|  0|   0|    0|
    |mul_8s_7ns_15_1_0_U19  |mul_8s_7ns_15_1_0  |        0|   1|  0|   0|    0|
    |mul_8s_7ns_15_1_0_U20  |mul_8s_7ns_15_1_0  |        0|   1|  0|   0|    0|
    |mul_8s_7ns_15_1_0_U21  |mul_8s_7ns_15_1_0  |        0|   1|  0|   0|    0|
    |mul_8s_7ns_15_1_0_U23  |mul_8s_7ns_15_1_0  |        0|   1|  0|   0|    0|
    |mul_8s_7s_15_1_0_U7    |mul_8s_7s_15_1_0   |        0|   1|  0|   0|    0|
    |mul_8s_7s_15_1_0_U12   |mul_8s_7s_15_1_0   |        0|   1|  0|   0|    0|
    |mul_8s_7s_15_1_0_U15   |mul_8s_7s_15_1_0   |        0|   1|  0|   0|    0|
    |mul_8s_8ns_16_1_0_U14  |mul_8s_8ns_16_1_0  |        0|   1|  0|   0|    0|
    |mul_8s_8ns_16_1_0_U22  |mul_8s_8ns_16_1_0  |        0|   1|  0|   0|    0|
    |mul_8s_8s_16_1_0_U3    |mul_8s_8s_16_1_0   |        0|   1|  0|   0|    0|
    |mul_8s_8s_16_1_0_U17   |mul_8s_8s_16_1_0   |        0|   1|  0|   0|    0|
    |mul_8s_8s_16_1_0_U18   |mul_8s_8s_16_1_0   |        0|   1|  0|   0|    0|
    +-----------------------+-------------------+---------+----+---+----+-----+
    |Total                  |                   |        0|  25|  0|   0|    0|
    +-----------------------+-------------------+---------+----+---+----+-----+

    * DSP: 
    N/A

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +--------------------------+----------+----+---+----+------------+------------+
    |       Variable Name      | Operation| DSP| FF| LUT| Bitwidth P0| Bitwidth P1|
    +--------------------------+----------+----+---+----+------------+------------+
    |add_ln1171_1_fu_5593_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln1171_fu_5376_p2     |         +|   0|  0|  12|          12|          12|
    |add_ln712_10_fu_6248_p2   |         +|   0|  0|  16|          16|          16|
    |add_ln712_11_fu_6407_p2   |         +|   0|  0|  15|          16|          16|
    |add_ln712_12_fu_6040_p2   |         +|   0|  0|  15|          15|          15|
    |add_ln712_13_fu_6046_p2   |         +|   0|  0|  15|          15|          15|
    |add_ln712_14_fu_6052_p2   |         +|   0|  0|  15|          15|          12|
    |add_ln712_15_fu_6260_p2   |         +|   0|  0|  15|          16|          16|
    |add_ln712_16_fu_6266_p2   |         +|   0|  0|  15|          16|          16|
    |add_ln712_17_fu_6412_p2   |         +|   0|  0|  15|          16|          16|
    |add_ln712_18_fu_6272_p2   |         +|   0|  0|  16|          16|          16|
    |add_ln712_19_fu_6058_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln712_20_fu_6281_p2   |         +|   0|  0|  15|          15|          15|
    |add_ln712_21_fu_6420_p2   |         +|   0|  0|  15|          16|          16|
    |add_ln712_22_fu_6064_p2   |         +|   0|  0|  15|          15|          15|
    |add_ln712_23_fu_6290_p2   |         +|   0|  0|  15|          16|          16|
    |add_ln712_24_fu_6070_p2   |         +|   0|  0|  11|          11|          11|
    |add_ln712_25_fu_6080_p2   |         +|   0|  0|  16|          16|          16|
    |add_ln712_26_fu_6296_p2   |         +|   0|  0|  15|          16|          16|
    |add_ln712_27_fu_6425_p2   |         +|   0|  0|  15|          16|          16|
    |add_ln712_28_fu_6301_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln712_29_fu_6307_p2   |         +|   0|  0|  15|          15|          15|
    |add_ln712_30_fu_6313_p2   |         +|   0|  0|  15|          15|          15|
    |add_ln712_31_fu_6436_p2   |         +|   0|  0|  15|          16|          16|
    |add_ln712_32_fu_6086_p2   |         +|   0|  0|  15|          15|          15|
    |add_ln712_33_fu_6322_p2   |         +|   0|  0|  15|          16|          16|
    |add_ln712_34_fu_6092_p2   |         +|   0|  0|  14|          14|          10|
    |add_ln712_35_fu_6102_p2   |         +|   0|  0|  15|          15|          15|
    |add_ln712_36_fu_6331_p2   |         +|   0|  0|  15|          16|          16|
    |add_ln712_37_fu_6442_p2   |         +|   0|  0|  15|          16|          16|
    |add_ln712_38_fu_6337_p2   |         +|   0|  0|  15|          15|          15|
    |add_ln712_39_fu_6108_p2   |         +|   0|  0|  13|          13|          13|
    |add_ln712_40_fu_6346_p2   |         +|   0|  0|  16|          16|          16|
    |add_ln712_41_fu_6450_p2   |         +|   0|  0|  15|          16|          16|
    |add_ln712_42_fu_6114_p2   |         +|   0|  0|  15|          15|          15|
    |add_ln712_43_fu_6120_p2   |         +|   0|  0|  15|          15|          15|
    |add_ln712_44_fu_6126_p2   |         +|   0|  0|  10|          10|          10|
    |add_ln712_45_fu_6136_p2   |         +|   0|  0|  12|          12|          12|
    |add_ln712_46_fu_6358_p2   |         +|   0|  0|  16|          16|          16|
    |add_ln712_47_fu_6455_p2   |         +|   0|  0|  15|          16|          16|
    |add_ln712_48_fu_6142_p2   |         +|   0|  0|  13|          13|          13|
    |add_ln712_49_fu_6148_p2   |         +|   0|  0|  13|          13|          13|
    |add_ln712_50_fu_6370_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln712_51_fu_6380_p2   |         +|   0|  0|  15|          15|          15|
    |add_ln712_52_fu_6154_p2   |         +|   0|  0|  15|          13|          13|
    |add_ln712_53_fu_6160_p2   |         +|   0|  0|  15|          13|          13|
    |add_ln712_54_fu_6166_p2   |         +|   0|  0|  13|          13|           7|
    |add_ln712_55_fu_6392_p2   |         +|   0|  0|  15|          15|          15|
    |add_ln712_56_fu_6398_p2   |         +|   0|  0|  15|          15|          15|
    |add_ln712_57_fu_6466_p2   |         +|   0|  0|  16|          16|          16|
    |add_ln712_9_fu_6238_p2    |         +|   0|  0|  14|          14|          14|
    |add_ln712_fu_6232_p2      |         +|   0|  0|  15|          15|          15|
    |sub_ln1171_10_fu_5758_p2  |         -|   0|  0|  11|           1|          11|
    |sub_ln1171_11_fu_5810_p2  |         -|   0|  0|  14|           1|          14|
    |sub_ln1171_12_fu_4832_p2  |         -|   0|  0|  15|           1|          13|
    |sub_ln1171_13_fu_4850_p2  |         -|   0|  0|  15|          13|          13|
    |sub_ln1171_14_fu_4920_p2  |         -|   0|  0|  15|           1|          13|
    |sub_ln1171_15_fu_4930_p2  |         -|   0|  0|  15|          13|          13|
    |sub_ln1171_16_fu_4970_p2  |         -|   0|  0|  12|          12|          12|
    |sub_ln1171_17_fu_5902_p2  |         -|   0|  0|  13|          13|          13|
    |sub_ln1171_18_fu_5042_p2  |         -|   0|  0|  15|           1|          14|
    |sub_ln1171_19_fu_5048_p2  |         -|   0|  0|  15|          14|          14|
    |sub_ln1171_20_fu_5076_p2  |         -|   0|  0|  15|           1|          12|
    |sub_ln1171_21_fu_5082_p2  |         -|   0|  0|  15|          12|          12|
    |sub_ln1171_22_fu_5135_p2  |         -|   0|  0|  14|           1|          14|
    |sub_ln1171_23_fu_5141_p2  |         -|   0|  0|  14|          14|          14|
    |sub_ln1171_24_fu_5189_p2  |         -|   0|  0|  14|          14|          14|
    |sub_ln1171_25_fu_5989_p2  |         -|   0|  0|  12|          12|          12|
    |sub_ln1171_26_fu_5543_p2  |         -|   0|  0|  12|          12|          12|
    |sub_ln1171_27_fu_4892_p2  |         -|   0|  0|  11|          11|          11|
    |sub_ln1171_28_fu_6020_p2  |         -|   0|  0|  13|          13|          13|
    |sub_ln1171_3_fu_5419_p2   |         -|   0|  0|  15|          13|          13|
    |sub_ln1171_4_fu_5456_p2   |         -|   0|  0|  13|          13|          13|
    |sub_ln1171_5_fu_5658_p2   |         -|   0|  0|  14|          14|          14|
    |sub_ln1171_6_fu_5685_p2   |         -|   0|  0|  14|          14|          14|
    |sub_ln1171_7_fu_5705_p2   |         -|   0|  0|  15|           1|          14|
    |sub_ln1171_8_fu_5711_p2   |         -|   0|  0|  15|          14|          14|
    |sub_ln1171_9_fu_5738_p2   |         -|   0|  0|  13|           1|          13|
    |sub_ln1171_fu_5413_p2     |         -|   0|  0|  15|           1|          13|
    +--------------------------+----------+----+---+----+------------+------------+
    |Total                     |          |   0|  0|1131|         998|        1106|
    +--------------------------+----------+----+---+----+------------+------------+

    * Multiplexer: 
    +-------------+----+-----------+-----+-----------+
    |     Name    | LUT| Input Size| Bits| Total Bits|
    +-------------+----+-----------+-----+-----------+
    |ap_return_0  |  13|          3|   16|         48|
    |ap_return_1  |  13|          3|   16|         48|
    |ap_return_2  |  13|          3|   16|         48|
    |ap_return_3  |  13|          3|   16|         48|
    |ap_return_4  |  13|          3|   16|         48|
    +-------------+----+-----------+-----+-----------+
    |Total        |  65|         15|   80|        240|
    +-------------+----+-----------+-----+-----------+

    * Register: 
    +---------------------------------------+----+----+-----+-----------+
    |                  Name                 | FF | LUT| Bits| Const Bits|
    +---------------------------------------+----+----+-----+-----------+
    |add_ln712_10_reg_6834                  |  16|   0|   16|          0|
    |add_ln712_13_reg_6759                  |  15|   0|   15|          0|
    |add_ln712_14_reg_6764                  |  15|   0|   15|          0|
    |add_ln712_16_reg_6839                  |  16|   0|   16|          0|
    |add_ln712_18_reg_6844                  |  16|   0|   16|          0|
    |add_ln712_19_reg_6769                  |  12|   0|   14|          2|
    |add_ln712_20_reg_6849                  |  15|   0|   15|          0|
    |add_ln712_22_reg_6774                  |  15|   0|   15|          0|
    |add_ln712_25_reg_6779                  |  16|   0|   16|          0|
    |add_ln712_26_reg_6854                  |  16|   0|   16|          0|
    |add_ln712_28_reg_6859                  |  14|   0|   14|          0|
    |add_ln712_30_reg_6864                  |  15|   0|   15|          0|
    |add_ln712_32_reg_6784                  |  15|   0|   15|          0|
    |add_ln712_35_reg_6789                  |  15|   0|   15|          0|
    |add_ln712_36_reg_6869                  |  16|   0|   16|          0|
    |add_ln712_38_reg_6874                  |  15|   0|   15|          0|
    |add_ln712_39_reg_6794                  |  12|   0|   13|          1|
    |add_ln712_40_reg_6879                  |  16|   0|   16|          0|
    |add_ln712_43_reg_6799                  |  15|   0|   15|          0|
    |add_ln712_45_reg_6804                  |  12|   0|   12|          0|
    |add_ln712_46_reg_6884                  |  16|   0|   16|          0|
    |add_ln712_48_reg_6809                  |  13|   0|   13|          0|
    |add_ln712_49_reg_6814                  |  13|   0|   13|          0|
    |add_ln712_51_reg_6889                  |  15|   0|   15|          0|
    |add_ln712_53_reg_6819                  |  13|   0|   13|          0|
    |add_ln712_54_reg_6824                  |  13|   0|   13|          0|
    |add_ln712_56_reg_6894                  |  15|   0|   15|          0|
    |add_ln712_reg_6829                     |  15|   0|   15|          0|
    |ap_ce_reg                              |   1|   0|    1|          0|
    |ap_return_0_int_reg                    |  16|   0|   16|          0|
    |ap_return_1_int_reg                    |  16|   0|   16|          0|
    |ap_return_2_int_reg                    |  16|   0|   16|          0|
    |ap_return_3_int_reg                    |  16|   0|   16|          0|
    |ap_return_4_int_reg                    |  16|   0|   16|          0|
    |p_read_int_reg                         |  80|   0|   80|          0|
    |trunc_ln38_1_reg_6512                  |   8|   0|    8|          0|
    |trunc_ln38_2_reg_6521                  |   8|   0|    8|          0|
    |trunc_ln38_3_reg_6528                  |   8|   0|    8|          0|
    |trunc_ln38_4_reg_6537                  |   8|   0|    8|          0|
    |trunc_ln38_5_reg_6550                  |   8|   0|    8|          0|
    |trunc_ln38_6_reg_6570                  |   8|   0|    8|          0|
    |trunc_ln38_9_reg_6646                  |   8|   0|    8|          0|
    |trunc_ln38_reg_6502                    |   8|   0|    8|          0|
    |trunc_ln717_10_reg_6714                |  13|   0|   13|          0|
    |trunc_ln717_11_reg_6719                |  13|   0|   13|          0|
    |trunc_ln717_12_reg_6724                |  13|   0|   13|          0|
    |trunc_ln717_13_reg_6729                |  12|   0|   13|          1|
    |trunc_ln717_15_reg_6734                |  13|   0|   13|          0|
    |trunc_ln717_18_reg_6739                |  13|   0|   13|          0|
    |trunc_ln717_1_reg_6704                 |  14|   0|   14|          0|
    |trunc_ln717_20_reg_6744                |  14|   0|   14|          0|
    |trunc_ln717_21_reg_6545                |  12|   0|   12|          0|
    |trunc_ln717_22_reg_6555                |  10|   0|   10|          0|
    |trunc_ln717_23_reg_6749                |  14|   0|   14|          0|
    |trunc_ln717_24_reg_6754                |  14|   0|   14|          0|
    |trunc_ln717_25_reg_6560                |  11|   0|   12|          1|
    |trunc_ln717_26_reg_6565                |  11|   0|   11|          0|
    |trunc_ln717_27_reg_6576                |  14|   0|   14|          0|
    |trunc_ln717_29_reg_6581                |  14|   0|   14|          0|
    |trunc_ln717_30_reg_6586                |  13|   0|   13|          0|
    |trunc_ln717_31_reg_6591                |  11|   0|   11|          0|
    |trunc_ln717_32_reg_6596                |  13|   0|   13|          0|
    |trunc_ln717_33_reg_6601                |  14|   0|   14|          0|
    |trunc_ln717_34_reg_6606                |  14|   0|   14|          0|
    |trunc_ln717_35_reg_6611                |  12|   0|   13|          1|
    |trunc_ln717_36_reg_6616                |  12|   0|   12|          0|
    |trunc_ln717_37_reg_6621                |  15|   0|   15|          0|
    |trunc_ln717_37_reg_6621_pp0_iter1_reg  |  15|   0|   15|          0|
    |trunc_ln717_38_reg_6626                |  15|   0|   15|          0|
    |trunc_ln717_39_reg_6631                |  13|   0|   13|          0|
    |trunc_ln717_3_reg_6709                 |  15|   0|   15|          0|
    |trunc_ln717_40_reg_6636                |  14|   0|   14|          0|
    |trunc_ln717_41_reg_6641                |  14|   0|   14|          0|
    |trunc_ln717_41_reg_6641_pp0_iter1_reg  |  14|   0|   14|          0|
    |trunc_ln717_42_reg_6654                |  14|   0|   14|          0|
    |trunc_ln717_43_reg_6659                |   7|   0|    7|          0|
    |trunc_ln717_44_reg_6664                |  13|   0|   13|          0|
    |trunc_ln717_4_reg_6679                 |  12|   0|   12|          0|
    |trunc_ln717_5_reg_6684                 |  13|   0|   13|          0|
    |trunc_ln717_7_reg_6689                 |  14|   0|   14|          0|
    |trunc_ln717_8_reg_6694                 |  15|   0|   15|          0|
    |trunc_ln717_9_reg_6699                 |  13|   0|   13|          0|
    |trunc_ln717_s_reg_6674                 |  15|   0|   15|          0|
    |trunc_ln7_reg_6669                     |  11|   0|   11|          0|
    +---------------------------------------+----+----+-----+-----------+
    |Total                                  |1171|   0| 1177|          6|
    +---------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-------------+-----+-----+------------+---------------------------------------------------------------------------+--------------+
|  RTL Ports  | Dir | Bits|  Protocol  |                               Source Object                               |    C Type    |
+-------------+-----+-----+------------+---------------------------------------------------------------------------+--------------+
|ap_clk       |   in|    1|  ap_ctrl_hs|  dense_latency<ap_fixed<8, 2, 5, 3, 0>, ap_fixed<16, 4, 5, 3, 0>, config2>|  return value|
|ap_rst       |   in|    1|  ap_ctrl_hs|  dense_latency<ap_fixed<8, 2, 5, 3, 0>, ap_fixed<16, 4, 5, 3, 0>, config2>|  return value|
|ap_return_0  |  out|   16|  ap_ctrl_hs|  dense_latency<ap_fixed<8, 2, 5, 3, 0>, ap_fixed<16, 4, 5, 3, 0>, config2>|  return value|
|ap_return_1  |  out|   16|  ap_ctrl_hs|  dense_latency<ap_fixed<8, 2, 5, 3, 0>, ap_fixed<16, 4, 5, 3, 0>, config2>|  return value|
|ap_return_2  |  out|   16|  ap_ctrl_hs|  dense_latency<ap_fixed<8, 2, 5, 3, 0>, ap_fixed<16, 4, 5, 3, 0>, config2>|  return value|
|ap_return_3  |  out|   16|  ap_ctrl_hs|  dense_latency<ap_fixed<8, 2, 5, 3, 0>, ap_fixed<16, 4, 5, 3, 0>, config2>|  return value|
|ap_return_4  |  out|   16|  ap_ctrl_hs|  dense_latency<ap_fixed<8, 2, 5, 3, 0>, ap_fixed<16, 4, 5, 3, 0>, config2>|  return value|
|ap_ce        |   in|    1|  ap_ctrl_hs|  dense_latency<ap_fixed<8, 2, 5, 3, 0>, ap_fixed<16, 4, 5, 3, 0>, config2>|  return value|
|p_read       |   in|   80|     ap_none|                                                                     p_read|        scalar|
+-------------+-----+-----+------------+---------------------------------------------------------------------------+--------------+

