# 반도체 8대 공정  
수많은 반도체 공정은 크게 8가지로 분류, 이를 **반도체 8대 공정**이라고 부름  

## 전공정  
### FEOL
1. 웨이퍼 제조 공정  
반도체를 만들 때 땅 역할을 하는 기판(substrate), 즉 웨이퍼(wafer)를 만드는 공정  
2. 산화 공정  
웨이퍼 위에 반도체 소자를 만드는 공정  
3. 포토 공정  
웨이퍼 위에 반도체 소자를 만드는 공정  
4. 에칭 공정  
웨이퍼 위에 반도체 소자를 만드는 공정  
5. 증착 및 이온 주입 공정  
웨이퍼 위에 반도체 소자를 만드는 공정  

특히 **포토 공정**, **에칭 공정**, **증착 및 이온 주입 공정**은 반도체를 제작하는 단계에서 필요한 만큼 계속 반복  
**산화 공정**, **포토 공정**, **에칭 공정**, **증착 및 이온 주입 공정** 과정은 반도체 제조 공정의 앞부분에 해당된다는 의미로 FEOL(Front End Of Line)이라고 함  

### BEOL  
6. 금속 배선 공정  
웨이퍼에 반도체 소자가 다 만들어지면 이 소자들을 전선으로 연결해 주는 공정  

반도체 제조 공정의 뒷부분에 해당하는 금속 배선 공정은 BEOL(Back End Of Line)이라고 함  

## 후공정
7. 테스트 공정  
웨이퍼에 만들어진 반도체가 제대로 동작하는지 확인하는 공정  
8. 패키지 공정  
칩을 자르고 전기적인 연결을 만든 다음, 외장재를 씌워 완제품으로 포장하는 공정  

## 웨이퍼 제조 공정(wafering)  
웨이퍼 제조 공정은 IDM이나 파운드리 기업의 반도체 제조 시설에서 이뤄지지 않음  
반도체 웨이퍼만을 전문적으로 생산하는 업체들이 따로 있음  
웨이퍼 전문 회사들이 생산한 웨이퍼를 IDM이나 파운드리 기업이 구입해 사용  

### 웨이퍼의 재료, 실리콘  
웨이퍼를 만드는 데 필요한 재료는 반도체 물질인데, 그중에서도 실리콘을 가장 많이 사용  
실리콘을 사용하는 이유  
* 값이 싸고 쉽게 구할 수 있음  
* 원하는 영역에만 전기가 흐를 수 있도록 조절하기 쉬움  
* 안정된 구조의 절연 산화막을 형성할 수 있음  
* 녹는점이 높아 고온의 반도체 공정에 사용 가능  

### 실리콘 원자들을 규칙적으로 배열하기  
1. 금속 급 실리콘, MGS(Metallurgical Grade Silicon)  
1,800도 정도의 높은 온도에서 모래로부터 나온 이산화규소와 탄소를 반응시켜 순도 99%짜리 MGS 만듦  
2. 전자 소자 급 실리콘, EGS(Electronic Grade Silicon)  
웨이퍼의 재료로 쓰기에는 아직 불순물이 많음  
2차 정제 과정을 거쳐 순도 99.999999999%짜리 EGS 만듦  
3. 단결정질 상태  
EGS의 실리콘 원자 배열이 고르지 않다는 문제가 있음  
EGS는 미세한 단결정질(crystalline) 조각들이 서로 다르게 뭉쳐져 있는 상태인 다결정질(polycrystalline) 상태인데 반도체마다 동일한 특성을 갖게 하기 위해서는 단결정질 상태로 만들어야 함  

#### 다결정질 실리콘을 단결정질 실리콘으로 만드는 방법은 초크랄스키법(CZ법)이 대표적  
1. EGS 덩어리들과 붕소, 인, 비소 등의 도핑 원료를 함께 넣고 약 1,500도 이상의 온도로 가열해 액체로 만듦  
2. 실리콘 결정의 씨앗 역할을 하는 시드(seed)를 줄 끝에 매달아 액체 상태의 실리콘 표면에 콕 찍어 접촉  
3. 시드를 회전시키면서 천천히 위로 끌어올리면 액체 실리콘이 시드를 따라 천천히 굳어지며 단결정질 실리콘 덩어리 잉곳(ingot)이 길게 만들어짐  

#### 실리콘 잉곳을 만드는 과정  
1. 시드를 액체 실리콘 표면에 접촉시키는 찍기(dipping)  
2. 잉곳의 품질을 결정하는 잉곳 목 뽑아내기(necking)  
3. 원하는 직경까지 몸집을 불리는 어깨 만들기(shouldering)  
4. 원하는 직경을 유지하면서 성장시키는 몸통 성장(body growth)  
5. 성장을 마무리하는 꼬리 만들기(tailing)

잉곳의 상품성을 결정하는 단계인 '어깨 만들기'와 '몸통 성장'에서 웨이퍼의 직경이 결정됨  

### 실리콘 잉곳을 잘라서 실리콘 원판으로 만들기  
1. 직경이 균일하지 않아 상품성이 없는 목, 어깨, 꼬리를 제거하는 트리밍(trimming)  
2. 원통을 얇게 썰어서 원판의 형태로 만드는 쏘잉(sawing)  
다이아몬드 가루가 붙어있는 쇠줄인 와이어를 톱으로 사용하는데 손실되는 실리콘을 적게하기 위해 최대한 얇은 와이어를 사용하는 것이 관건  

### 실리콘 원판을 실리콘 웨이퍼로 만들기  
성장할 땐 결함 없는 단결정이었던 실리콘 잉곳의 몸통은 소잉 공정을 거치면서 실리콘 원판 표면의 결정성이 손상되는 '**결정 결함**'이 발생  
가장자리 부분은 결정 결함이 많은 직각의 모양을 갖게되어 가장자리에 가해지는 작은 충격에도 쉽게 깨질 수 있음  
1. 실리콘 원판 가장자리를 둥글게 만들어주는 엣지 라운딩(edge rounding)  
실리콘 원판이 깨질 확률을 낮춤  
2. 울퉁불퉁한 표면을 고르게 갈아주는 래핑(lapping)  
표면을 물리적으로 갈아내는 과정에서 결정 결함이 발생하기 때문에 손상된 결정이 여전히 표면에 남아 있음  
3. 표면의 손상된 결정을 화학적 방식으로 녹여서 제거하는 에칭(etching)  
물리적으로 표면의 단차를 제거하여 표면의 결정 결함 부위는 거의 다 사라짐  
원자 단위로 보면 아직도 표면이 울퉁불퉁함  
4. 원판 표면을 원자 단위에서 평탄하게 만들어주는 폴리싱(polishing)  
화학적 반응과 물리적 제거를 동시에 활용해 결정 결함을 만들지 않으면서 더 정밀하게 표면의 단차를 없앰  

제작된 실리콘 웨이퍼를 연마 웨이퍼(polished wafer)라고 함  
성능과 정밀도에 많은 영향을 미치기 때문에 실리콘 웨이퍼 포면을 평평하게 만드는 과정이 매우 중요  

### 실리콘 웨이퍼의 발전 방향  
웨이퍼 면적이 넓을수록 하나의 웨이퍼에서 만들 수 있는 반도체 제품 개수가 늘어나 실리콘 웨이퍼는 면적을 넓히는 방향으로 발전  
직경이 커질수록 웨이퍼의 두께가 두꺼워짐  
실리콘 웨이퍼의 직경에 따른 두께는 표준화되어 있음  
반도체 시장에서는 300 mm 실리콘 웨이퍼가 주축  
450 mm 실리콘 웨이퍼는 급격히 진행된 선폭 미세화로 300 mm 웨이퍼 내에서도 충분한 수의 실리콘 칩을 제작할 수 있기 때문에 사용되지 않음  
더 좋은 품질을 가진 실리콘 웨이퍼  
* 에피 웨이퍼(epitaxial wafer)  
연마 웨이퍼 표면에 실리콘 단결정층을 한 번 더 쌓아서 만든 웨이퍼  
연마 웨이퍼에 비해 결정 결함이 적어 반도체 불량률이 낮고 단결정층 두께를 유연하게 조절하여 다양한 용도에 맞춤 제작이 가능  
* SOI 웨이퍼(Silicon-On-Lnsulator wafer)  
두 개의 실리콘 층 사이에 산화막이 샌드위치처럼 끼어들어 있는 구조로 반도체 소자의 소비 전력과 발열을 낮출 수 있음  

## 산화 공정(oxidation)  
완성된 실리콘 웨이퍼가 반도체 제조 시설에 전달되면, 웨이퍼 위에 반도체 소자를 만든 공정 시작  
### 전기를 차단하는 완벽한 방법, 산화막  
산화란 어떠한 물질이 산소와 화학적으로 반응해 산소 화합물을 만드는 현상  
실리콘이 산소와 만나면 산화 반응에 의해 이산화규소가 만들어짐  
이산화규소는 산화막을 만드는 데 활용  
전류가 올바른 회로로만 흐를 수 있도록 반도체 소자 내에서, 또 반도체 소자 간에 차단벽을 세움  
차단벽의 역할을 하는 것이 바로 산화막  
이산화규소를 활용해 산화막을 만드는 공정을 산화 공정이라고 함  
산화 공정을 위한 세 가지 준비물  
1. 실리콘 원자  
실리콘 원자는 웨이퍼에서 얻을 수 있음  
2. 산소 원자  
산소 원자는 기체 형태로 웨이퍼에 공급  
3. 열 에너지  
실리콘 원자와 산소 원자가 반응하도록 고온의 환경 필요  

### 다양한 곳에서 쓰이는 이산화규소  
이산화규소는 절연층으로써 다양한 곳에 활용  
* STI  
하나의 반도체 안에는 수많은 MOSFET 소자가 들어가는데 **MOSFET 소자 간 절연**을 위한 STI(Shallow Trench Isolation) 라고 불리는 이산화규소 절연막이 필요  
* ILD  
웨이퍼 포면에는 반도체 소자들이 빼곡하게 채워져 있어 표면에 전선을 배치하면 제대로 동작하지 않을 수 있기 때문에 전선을 새로운 층으로 만들어 반도체 소자 위쪽으로 쌓는 배선층 필요  
**첫 번째 배선층과 웨이퍼 표면을 절연**하고 **소자의 전극 간의 절연**을 위한 이산화규소 절연막인 ILD(Inter-Layer Dieletric) 필요  
* IMD  
배선층 사이에 절연을 해주는 이산화규소 절연막인 IMD(Inter-Metal Dielectric)  

### 산화 방식의 종류(건식 산화와 습식 산화)  
실리콘 웨이퍼를 산화시킬 때 산소 원자를 공급하는 방식은 산소 기체만을 사용하는 **건식 산화**(dry oxidation)와 산소 기체와 수증기(H<sub>2</sub>O)를 함께 사용하는 **습식 산화**(wet oxidation) 방식으로 나뉨  
* 건식 산화  
습식 산화보다 산화막 성장 속도 느림  
산화막 성장 속도가 느린 만큼 이산화규소의 밀도가 높게 형성되어 절연 특성이 뛰어남  
얇은 두께를 유지하면서 좋은 절연 특성을 가져야 할 때 사용  
* 습식 산화  
건식 산화보다 산화막 성장 속도 빠름  
산화막 성장 속도가 빠른 만큼 이산화규소가 성기게 형성되어 절연 특성이 떨어짐  
두꺼운 두께의 산화막을 빠르게 형성해 두께와 절연 특성을 모두 취해야 할 때 사용  

## 포토 공정(photolithography)  
### 포토 공정이란 무엇일까?  
웨이퍼 위에 반도체를 만들 때에 밑그림이 필요  
수많은 3차원 구조물인 트랜지스터를 적절하게 금속 선으로 연결해 회로를 구성해야 하나의 반도체가 완성되는데, 어느 부분을 깍아내고 쌓아줄지, 회로 구성을 어떻게 할지 웨이퍼에 밑그림(회로도)를 그리는 작업이 포토 공정  
카메라의 원리를 이용해 큰 회로도를 작은 사이즈로 웨이퍼에 옮김  

### 포토 공정에 필요한 준비물  
**웨이퍼**, **감광층**, **노광 장비**, **포토마스크**와 같은 네 가지 구성 요소 필요  
#### 웨이퍼와 감광액(PR, Photoresist)  
웨이퍼는 필름의 역할  
필름에 빛에 반응하는 감광제가 발라져 있듯이 웨이퍼에도 빛에 반응하는 **감광층**을 만들어줘야 함  
감광액은 감광제(빛에 반응), 폴리머 수지(부착력, 에칭 저항력), 첨가제 등의 여러 화학물질들이 섞여 있는 용액  
감광액을 웨이퍼에 바르고 추가적인 처리를 하면 웨이퍼는 빛을 기록할 수 있는 상태가 됨  
#### 노광 장비  
카메라의 역할을 하는 노광 장비  
노광 장비 안에는 빛을 모으고 초점을 조절하며, 영역의 크기를 축소하기 위한 렌즈들이 있음  
핵심적인 두 개의 영역인 **광원**과 **광학계**  
* 광원  
광원은 노광 장비에서 사용하는 빛  
빛의 파장이 짧을수록 더 미세한 회로르 웨이퍼에 전사(transfer)할 수 있음  
짧은 파장을 갖는 극자외선(EUV, Exreme Ultra-Violet) 대역의 빛을 사용  
* 광학계(optical system)  
렌즈가 여러 개 모여 있는 시스템  
#### 포토마스크  
포토마스크에는 회로도가 그려져 있음  
노광 장비로 포토마스크에 있는 회로도를 웨이퍼에 작은 사이즈로 전사  
포토마스크를 만들 때 필요한 재료는 **블랭크 마스크**와 **펠리클**  
* 블랭크 마스크(blank mask)  
포토마스크를 만들기 위한 도화지  
포토마스크의 토대가 되는 기판(보통 쿼츠 글래스)에 빛을 차단하는 차광막이 코팅  
전자빔(electron beam) 노광 공정을 이용해 블랭크 마스크에 회로 패턴을 새기면 포토마스크가 완성  
* 펠리클(pellicle)  
차광막에 펠리클이라 불리는 투명한 오염 방지막을 씌움  

포토마스크는 **투과식**과 **반사식**이 있음  
* 투과식  
빛이 잘 투과하는 쿼츠 글래스에 및을 잘 막는 차광막(주로 크로뮴(Cr))으로 회로 패턴을 그려 넣음  
차광막이 있는 부분은 빛이 투과하지 못하고, 차광막이 없이 투명한 부분만 빛이 투과하여 감광층에 도달  
* 반사식  
EUV 광원은 빛 에너지가 너무 강해 물질에 쉽게 흡수되기 때문에 다른 방식의 포토마스크 필요  
퀴츠 글래스 전면에 EUV를 반사시키는 반사막이 코팅되어 있고, 그 위에 흡수체가 위치해 있음  
아래에서 위로 빛을 쏘면 흡수체에 닿은 빛은 그대로 흡수가 되고, 반사막에 닿은 빛은 반사되어 웨이어에 전사  

### 포토 공정 진행 과정  
포토 공정에는 웨이퍼 세정 -> 표면 준비(HMDS) -> **감광층(PR) 코팅** -> 소프트 베이크 -> **노광** -> 포스트 베이크 -> **현상** -> 하드 베이크와 같은 8개의 세부 단계가 있음  
#### 감광층 코팅  
웨이퍼가 빛을 기록할 수 있도록 감광층을 코팅  
감광층은 코팅 전 깨끗해야 하며, 스핀 코팅 공정을 통해 감광층이 웨이퍼 전면에 균일한 두께로 코팅  
감광액은 양성과 음성 두 가지로 나뉨  

#### 노광 과정  
노광 장비로 포토마스크에 빛을 쏴 줌  
포토마스크에 있는 회로 패턴이 노광 장비의 렌즈를 통과하면서 더 작은 사이즈로 축소되어 감광층이 코팅된 웨이퍼에 전사하는 과정을 반복하여 웨이퍼에 미세한 회로 패턴을 원하는 만큼 새김  
웨이퍼에 회로 패턴을 전사하는 노광 방법은 광학계와 마스크의 위치 구성에 따라 **접촉 노광법**, **근접 노광법**, **투사 노광법**으로 나뉨  
* 접촉 노광법(contact exposure)  
웨이퍼에 포토마스크를 붙여서 노광  
포토마스크와 감광층 사이에 여유 공간이 없기 때문에 **빛의 회절이나 간섭과 같은 현상이 최소화**  
**작업이 간단**하면서도 **노광 품질이 좋은** 방법  
포토마스크가 웨이퍼의 감광층에 **직접 닿아 오염**될 수 있다는 단점  

* 근접 노광법(proximity exposure)  
포토마스크와 감광층이 코팅된 웨이퍼 사이 **간격을 살짝 띄워** 포토마스크의 오염을 줄이는 방식  
포토마스크와 웨이퍼 사이 공간이 생기면서 **빛의 회절**이 일어나 차광막을 통과한 빛이 웨이퍼에 그대로 전사되지 않고 조금 더 넓게 전사되는 문제  

* 투사 노광법(projection exposure)  
포토마스크와 감광층을 코팅한 웨이퍼 **사이 공간에 렌즈를 배치**해 가장 높은 해상도로 회로 패턴을 전사  
렌즈를 통해 포토마스크에 그려져 있는 패턴을 축소해서 웨이퍼로 전사  
더 작게 회로도를 새겨 넣는 것이 가능  

EUV 포토 공정은 **투사 노광법**으로 진행
1. 광원으로 부터 나온 EUV는 오목한 반사경에서 반사될 때마다 비치는 면적이 점차 축소  
2. 반사된 EUV가 포토마스크에 입사되면 포토마스크에 새겨진 패턴 정보를 갖게됨  
3. 패턴 정보가 웨이퍼 위의 감광층으로 전사되면서 노광이 이루어짐  

#### 현상 과정  
노광 후 현상 과정까지 거치고 나면 포토마스크에 그려진 큰 회로 패턴이 웨이퍼 위에 작은 크기로 나타남  
현상할 때 감광층이 남는 모습은 감광액의 종류(양성, 음성)에 따라 두 가지로 나뉨  
* 양성 감광층(positive PR)  
노광 부위의 감광층이 현상 용액에 씻겨 나가고 노광되지 않은 부분의 감광층만 남는 경우  
* 음성 감광층(negative PR)  
노광되지 않은 부위의 감광층이 현상 용액에 씻겨 나나고 노광 부위의 감광층만 남는 경우  

현장에서는 주로 양성 감광층을 사용  

## 에칭 공정(etching)  
### 필요 없는 부분을 제거하는 에칭(식각) 공정  
필요 없는 부분을 깍아내는 공정을 에칭 공정, 다른 말로 식각 공정이라고 함  
깍아낼 부분과 깍아내지 않을 부분은 감광층을 통해 쉽게 구분 가능  
원하는 물질을 정확하게 깍아내기 위해 제거할 물질과 화학 반응을 일으키는 물질인 에천트(etchant)를 활용해 에칭 공정을 진행  
에천트로 어떤 물질을 쓰느냐에 따라 **습식 에칭**과 **건식 에칭**으로 나눌 수 있음  

### 습식 에칭(wet etching)  
습식 에칭은 제거하고자 하는 물질과 화학적 반응을 일으키는 **용액** 또는 **용액의 증기**를 에천트로 활용하여 제거할 부분과 용액을 맞닿게 해 화학적으로 제거  
* 용액  
액체 형태의 에천트 용액이 담겨 있는 배스(bath)에 웨이퍼를 집어넣었다가 정해진 시간이 지난 후 꺼내서 표면에 남아 있는 에천트를 씻어냄  
* 용액의 증기  
기체 형태의 에천트 증기가 주입된 챔버(chamber)에 웨이퍼를 넣어 에칭 공정을 진행한 후 꺼내서 클리닝  

#### 장점  
습식 에칭은 비용 대비 에칭 **속도가 빠름**  
제거하지 않을 영역은 에천트와 반응하지 않고 제거할 영역만 에천트와 반응하기 때문에 원하는 물질만 선택적으로 제거할 수 있는 정도인 **선택비가 높음**  

#### 단점  
에천트가 반응하는 시간에 따라 제거되는 물질의 양 차이가 발생하여 하나의 웨이퍼 내에서 또는 여러 웨이퍼 간에 에칭되는 양이 달라질수 있어 **공정의 정확도가 낮음**  
에천트로 사용되는 화학 물질로 인해 웨이퍼가 오염될 가능성이 높아 **웨이퍼 오염 문제에 취약**함  
모든 방향에 대해 동일한 속도로 에칭되는 등방성(isotropic)을 갖기에 감광층의 아랫부분 일부까지 제거가 되어 **원하는 부분만 정확하게 에칭하기 어려움**  

메세 공정에서는 습식 에칭을 잘 사용하지 않고, 특정 막 전체를 제거할 때에 주로 사용  

### 건식 에칭(dry etching)  
건식 에칭은 에칭하고자 하는 물질과 화학적 반응을 일으키는 가스, 에너지가 큰 이온, 플라즈마(기체의 원자핵이 양이온과 전자로 분리된 매우 불안정한 상태) 등을 에천트로 이용  
**화학적 반응**만으로 진행되기보다는 **물리적 반응** 혹은 **물리 화학적 반응**이 주로 활용  
* 화학적 건식 에칭  
제거하고자 하는 물질과 화학적으로 반응하는 기체로 플라즈마를 형성해 에칭  
일반적으로 반응성이 좋은 할로겐 원소를 가진 에천트 가스를 사용  
화학적 건식 에칭은 습식 에칭처럼 화학적인 반응에 기초하기 때문에 **등방성 에칭**의 특성을 따르며 **선택비가 높음**  
* 물리적 건식 에칭  
플라즈마의 양이온이 물질 표면에 **물리적으로 충돌**하면서 제거하고자 하는 물질의 결합을 강제로 끊고, 파편으로 뜯어내는 방법  
제거하지 않으려는 물질까지 같이 뜯어질 수 있어 **에칭 선택비가 낮음**  
비등방성 특징 덕분에 **원하는 모양대로 에칭**하는데 적합함  
* 물리 화학적 건식 에칭  
물리적 방식과 화학적 방식을 함께 사용하는 에칭  
원하는 곳을 **정확하게 제거**할 수 있는 물리적 에칭의 장점  
*8높은 선택비**, **제거할 부분의 손상이 비교적 적다**는 화학적 에칭의 장점  

#### 장점  
방향에 따라 에칭 속도가 다른 비등방성(anisotropic) 에칭 특성을 갖기 때문에 어떤 방향은 적게, 어떤 방향은 많이 에칭되도록 설계할 수 있음  

#### 단점  
습식 에칭에 비해 한 번에 **많은 양을 처리하기 어려움**  
**단위 시간 당 처리량(throughput)이 작음**  
원하는 물질만 선택적으로 제거하기 쉽지 않음(**선택비가 낮음**)  

미세한 회로를 새기는 데 적합함  
최근에는 건식 에칭을 더 많이 사용  

### 에칭 공정의 발전 방향  
제거할 물질을 원하는 모양으로 정확하고 균일하게 깍아내야 반도체 소자로써 동작할 수 있음  
소자들이 점점 작아지고 있어 에칭 난이도가 올라감  
3D 적층형 반도체의 경우 수직으로 매우 가늘고 깊은 구멍을 뚫어야 하는데 기술적인 난이도 매우 높음  
**정밀함** 뿐만 아니라 대량 생산을 위한 **속도도 빨라**야 함  
높은 선택비로 원하는 물질만을 빠르게 제거하되 남아있는 물질 표면에 물리적인 손상을 최소화 해야함  
최근에는 두께를 조절한다는 개념을 넘어 하나의 원자 층을 한 꺼풀씩 벗겨내듯 에칭하는 원자 층 에칭 공정(ALE, Atomic Layer Etching)이 연구 중에 있음  

## 증착 공정(deposition) 및 이온 주입 공정(ion implantation)  
### 증착 공정  

#### 증착 공정이란?  
증착 공정은 물질을 얇은 필름(film)의 형태로 만들어 원하는 위치에 씌우는 것, 다른 말로는 박막(thin film) 공정  
공정이 진행될수록 절연막이 계속 필요한데 웨이퍼에서 실리콘 원자를 공급받기 어려운 위치가 생김  
반도체 소자가 만들어진 후 산화 공정을 진행하면, 높은 온도와 산화 반응으로 인해 반도체 소자와 금속 배선들의 특성이 열화되는 문제가 있음  
따라서, 산화 공정으로 형성하는 이산화규소 절연막 대신 증착 공정을 활용해 절연막을 만듦  
증착 공정은 증착하려는 물질의 재료를 모두 기체나 순수한 고체 상태로 공급하기 때문에 표면의 상태와 무관하게 원하는 필름을 형성할 수 있음  
산화 공정에 비해서 공정 온도가 낮아 더 많은 상황에 활용할 수 있음  
박막은 용도에 따라 두께가 다르며, 사용 목적과 역할에 따라 다양한 증착 물질이 있음(금속 도선을 형성할 때는 금속 박막을, 절연이 필요할 때에는 절연막을 증착)  
증착 공정에서는 박막을 얇게 형성하는 것과 이 박막을 웨이퍼 전체 면적에 최대한 균일하게 입히는 것이 중요  

```
증착
L PVD(Physical Vapor Deposition)
  L 플라즈마 에너지 - 스퍼터링
  L 열 에너지(증발법)
    L 열 증발법
    L 전자빔 증발법
L CVD(Chemical Vapor Deposition)
  L 플라즈마 에너지
    L PECVD
    L HDPCVD
  L 열 에너지(열 CVD)
    L APCVD
    L LPCVD
  L ALD(Atomic Layer Deposition)
    L 열 ALD(열 에너지)
    L PEALD(플라즈마 ALD)
```
#### 물리적 증착(PVD, Physical Vapor Deposition)  
PVD는 **물리적인 에너지**를 이용해 박막을 형성하는 방법으로 화학적 반응 없이 진행되는 증착 공정  
물리적인 에너지인 운동 에너지, 열 에너지, 전기 에너지 등을 활용해 재료 물질을 웨이퍼 위로 이동시켜 얇게 씌움  
박막에 이물질이 들어가는 것을 방지하기 위해 모두 진공 상태에서 진행  
* 스퍼터링(sputtering) 공정  
플라즈마 에너지를 이용해 박막 재료를 잘게 쪼갠 후, 이 파편들을 웨이퍼 표면으로 떨어뜨려 박막을 형성  
* 증발 공정  
박막 재료에 열 에너지를 가해 증기 상태로 만들어 코팅하는 방법  
히팅 코일이나 발열체로 열을 가할 경우 **열 증발 공정**, 전자빔과 같이 큰 전기 에너지를 이용해 가열할 경우 **전자빔 증발 공정**  
PVD 공정에서 사용하는 기체 상태의 파편이나 증기는 운동 에너지를 가져 직진하려는 성질을 띄는데, 단차가 있는 3D 구조가 등장하면서 PVD 공정을 통해 물질을 표면에 **균일하게 코팅**하는 데 어려움을 겪음(단차 피복성(step coverage)이 좋지 않음)  
최신 반도체 공정에서는 금속 재료 증착 외에는 거의 활용하지 않음  
단위 시간당 처리량이 작아 활용도가 더 낮아짐  

#### 화학적 증착(CVD, Chemical Vapor Deposition)  
CVD는 재료들을 가스 상태로 진공 챔버에 주입하고 열이나 플라즈마 에너지를 가하여 웨이퍼 표면에 박막을 증착하는 방법  
CVD는 목표 물질이 되기 전 상태의 화학 물질인 전구체(precursor)와 웨이퍼에 형성되는 최종 박막 물질이 서로 다름  
전구체 가스가 도달할 수 있는 곳이라면 어디든지 필름을 씌울 수 있고 단차 피복성도 PVD 대비 매우 우수  
CVD는 주로 사용되는 증착 공정이며, 더 복잡한 구조에 더 균일한 두께의 박막을 더 빠른 시간에 형성하는 방향으로 기술 발전  
기술 발전에 영향을 미치는 요소는 **원재료 물질의 종류**, **에너지를 가하는 방법**, **압력을 조절하는 방법** 등이 있음  
CVD의 기본 원리  
1. 화학 반응에 활용되는 전구체 가스가 진공 챔버로 확산  
2. 확산된 전구체는 웨이퍼 표면에 흡착  
3. 표면에 흡착된 전구체가 화학 반응을 일으키며 웨이퍼 전체에 필름을 형성  
4. 반응하고 남은 부산물들이 표면으로부터 떨어져 나옴  
5. 부산물들이 진공 챔버 바깥으로 확산되며 완전히 제거  

다양한 기술로 구분
* 열 CVD(Thermal CVD)  
화학 반응에 필요한 에너지를 열로 공급  
  * APCVD(Atmospheric Pressure CVD)  
  대기압 수준에서 진행  
  * LPCVD(Low Pressure CVD)  
  대기압 보다 낮은 수준에서 진행  
* 플라즈마 CVD(plasma CVD)  
화학 반응에 필요한 에너지를 플라즈마로 공급  
  * 저밀도 플라즈마 CVD(PECVD, Plasma Enhanced CVD)  
  LPCVD보다 저압에서 진행  
  * 고밀도 플라즈마 CVD(HDPCVD, High Density Plasma CVD)  
  PECVD보다 저압에서 진행  

고품질의 필름을 형성하기 위해서는 최대한 압력을 낮추는 것이 좋지만, 압력이 낮아질수록 공정 온도가 높아져 반도체 소자의 동작 특성이 달라지거나, 금속 도선이 녹는 문제가 생길 수 있음  
플라즈마 CVD는 플라즈마를 이용해 온도를 크게 높이지 않으면서도 큰 에너지를 가할 수 있어 저온에서도 고품질의 박막을 빠르게 증착할 수 있지만 플라즈마 생성을 위해서는 낮은 압력의 환경이 필요  
HDPCVD가 주로 사용되고 있음  
CVD 공정 역시 단차 피복성 측면에서 한계를 맞음  

#### 원자 단위 필름을 증착한다 - ALD(Atomic Layer Deposition)의 등장  
CVD가 박막 증착에 쓰이는 모든 전구체를 동시에 공급하는 반면, ALD는 전구체를 하나씩 차례로 공급하여 박막 물질이 한 회(사이클)에 한 층씩 쌓이도록 진행  
한 층이 얇게 형성된 후에는 표면에 더 이상 전구체가 흡착되지 않도록 제어가 가능해 원자 혹은 분자 단위의 층을 하나씩 형성할 수 있어 박막의 두께를 정밀하게 조절할 수 있음  
CVD에 비해 증착 속도가 느려 두꺼운 박막을 증착하는 데 한계가 있음  

### 증착 공정의 발전 방향  
* 박막의 두께는 더 얇아져야 함  
* 복잡한 3D 구조에서도 균일한 두께를 유지해야함  
  * 단차 피복성이 가장 뛰어난 공정 순서 ALD -> CVD -> PVD  
  AVD와 CVD는 PVD에 비해 파티클 결함이나 오염에 취약  
* 다른 소자가 열화 되지 않도록 저온에서 공정이 진행돼야 함  
  * 공정 온도가 높은 순서 CVD -> ALD -> PVD  

공정 속도가 빠른 순서 PVD == CVD >>>> ALD  
ALD 공정을 고도화하기 위해서는 저온 공정이 가능한 다양한 물질(배선용 금속 재료, 절연 재료 등)에 대한 전구체가 개발되어야 함  
한 사이클에 소요되는 시간을 단축시킬 수 있는 장비와 공정의 개발 역시 중요함  
기존 재료의 한계를 뛰어넘기 위해 새로운 재료를 개발하는 방향으로 끊임없이 발전해야 함  

### 이온 주입 공정  
#### 이온 주입 공정이란?  
웨이퍼에 이온을 주입하는 공정  
이온 주입 공정에서 뜻하는 이온은 도펀트 원소의 이온  
붕소, 인, 비소 등의 도펀트 이온을 실리콘 웨이퍼에 주입해 전기가 통하는 P형 혹은 N형 반도체로 만드는 공정이 이온 주입 공정  
도펀트 가스에 전기 에너지를 가해 주입할 이온을 만들고, 이 이온을 다시 전기 에너지로 가속시켜 실리콘 웨이퍼 표면 안쪽으로 들어가도록 하는 원리  
이온 주입 공정에서 중요한 것은 원하는 양의 도펀트 이온을 필요한 영역에만 정확이 주입하는 것  
이를 위해 이온을 가속하는 데 사용하는 전압과 이온 빔 전류를 조절하고, 표면의 산화막을 이용해 이온이 들어가지 말아야 할 영역을 구분  
1. 가속된 이온들은 실리콘 원자 사이의 결합을 끊거나 격자 사이의 틈을 비집고 들어가 웨이퍼 표면 내부에 안착  
2. 주입된 원자들이 웨이퍼 내에서 실리콘 원자들과 공유 결합을 잘 형성할 수 있도록 이온 주입된 실리콘 웨이퍼를 400 ~ 1,000도 온도에 노출  
3. 열처리(thermal annealing) 또는 급속 열처리(RTA, Rapid Thermal Annealing) 과정을 거치면 실리콘 웨이퍼의 도핑이 완료  

#### 이온 주입 공정의 발전 방향  
반도체 소자의 크기가 점점 작아지고 있기 때문에 이온 주입 과정에서 발생하는 물리적인 결정의 손상이 반도체 소자에 더 큰 영향을 미침  
소자가 작아져 공정 온도에 민감한 만큼 열처리 과정에서도 문제가 생길 수 있음  
이온 주입 과정에서 피할 수 없는 물리적인 손상을 최소화할 수 있는 공정을 설계하거나 이를 대체할 수 있는 공정의 개발 필요  

## 금속 배선 공정(metalization)  
### 금속 배선 공정이란?  
웨이퍼 위의 반도체 소자들이 제대로 동작할 수 있도록 전선으로 연결해 주는 과정이 금속 배선 공정  
일반 전선으로 nm 단위의 작은 반도체들을 연결하는 것은 불가능하기 때문에 금속으로 된 회로선을 깔아 소자와 소자 사이, 소자와 외부 사이를 전기적으로 연결  
금속 배선에는 **콘택트**와 **언터커넥션**이 있음  
* 콘택트(contact): 실리콘 표면과 맞닿는 ILD 내에 위치한 부분  
* 인터커넥션(interconnection): IMD에 위치에 있는 금속 영역  

### 어떤 금속이 적합할까?  
활용할 금속은 크게 다섯 가지를 기준으로 평가  
1. 전기 저항이 작은가?  
전기 저항이 크면 소비 전력이 커지고, 열이 발생해 동작 오류가 생길 수 있음  
2. 무착성이 좋은가?  
부착성이 나빠 금속 필름이 쉽게 벗겨지면 원하는 모양대로 도선을 형성하기 어려움  
3. 열적, 화학적 안정성이 높은가?  
안정성이 낮으면 고온 공정, 물리적, 화학적으로 손상될 수 있음  
4. 배선 패턴을 쉽게 만들 수 있는가?  
금속 제료의 에칭이 어렵거나 내구성이 약하다면 적합하지 않음  
5. 가격이 저렴한가?  
재료의 가격이 비싸 공정 비용이 높아지면 사용하기 어려움  

### 알루미늄 VS 구리  
#### 알루미늄(Al)  
알루미늄이 맞닿은 실리콘 층을 뚫고 들어가는 **스파이킹**(spiking)으로 PN 접합이 끊어짐  
전류의 흐름에 의해 알루미늄 원자가 제자리를 이탈하는 일렉트로마이그레이션(electromigration)이 자주 발생  
#### 구리(Cu)  
알루미늄보다 낮은 저항과 높은 녹는점  
알루미늄보다 일렉트로마이그레이션 덜 발생  
알루미늄보다 스파이킹 현상이 더 심하게 발생하여 전도성이 있는 **확산 방지막**을 코팅해야해 공정 과정이 추가됨  
알루미늄에 비해 에칭이 어려움  

단점을 극복하기 위한 상감 기법(damascene)  
1. 전기가 통하면서 동시에 구리의 스파이킹을 막을 수 있는 확산 방지막(barrier metal) 층을 코팅  
2. 구리를 전기 도금 법으로 채워 넣음  
3. 평탄화(CMP) 공정을 통해 필요 없는 구리를 갈아냄  

### 금속 배선 공정의 발전 방향  
반도체 소자가 작아지면 금속 도선이 급격하게 가늘어짐  
새로운 배선 소재의 개발이 필요함  

## 테스트 공정(test)
웨이퍼를 반도체 완제품으로 만드는 과정인 후공정  
호공정에서는 개별 실리콘 칩 단위로 공정을 진행  
후공정 파트는 만들어진 반도체가 정상적으로 작동하는지 검사하는 **테스트 공정**과 실리콘 칩을 완제품으로 만드는 **패키지 공정**으로 구분  
테스트와 패키지를 전문적으로 하는 OSAT 기업이 주로 맡아서 함  

### 테스트 공정이란?  
공정이 완료된 **웨이퍼 상태에서 첫 테스트를 진행**하고, 패키지가 끝난 **완제품 반도체 칩 상태에서 한 번 더 테스트를 진행**  
테스트 공정을 잘 하면 불량칩을 패키지하는 비용 지출을 막아 비용을 절감할 수 있음  
문제의 원인을 분석하고 가능한 경우 수리를 진행해 불량률이 줄어듦  

### 전공정 후 테스트  
웨이퍼 상태에서 진행하는 테스트는 네 단계로 이루어짐  
1. 전기적 특성 및 웨이퍼 번인(burn-in) 테스트  
전기적 특성 테스트: 회로 또는 테스트용 소자에 전기 신호를 입력해 특성을 확인  
번인 테스트: 높은 온도, 높은 전압에서 발생할 수 있는 불량을 미리 찾아냄  
2. 고온/저온 테스트  
한계 온도에서 정상적으로 동작하는지를 검사  
3. 수선 및 최종 테스트  
수선 가능한 불량품을 레이저나 전기 신호를 이용해 수리  
4. 잉킹(inking)  
최종 불량으로 판정된 실리콘 칩들이 패키지 공정으로 넘어가지 않도록 조치  

### 패키지 후 테스트  
패키지 공정은 웨이퍼 위에 만들어진 반도체들을 실리콘 칩 단위로 쪼개서 완제품 형태로 가공하는 공정  
웨이퍼 단계에서 테스트를 통과했다 하더라도, 패키지 과정에서 불량이 발생할 수 있기 때문에 제품 출하 전 다시 한번 테스트 진행  
패키지 후 진행되는 테스트는 세 단계로 이루어짐  
1. 전기적 특성 및 번인 테스트  
2. 메인 테스트(main test)  
상온, 저온, 사용자가 요구한 환경 조건에서 각각 전기적 특성 검사  
JEDEC의 국제 반도체 표준을 만족하는지 검사  
3. 최종 테스트  
고온의 환경에서의 반도체 칩의 전기적 특성과 기능 검사  
양품 표면에 일련의 코드를 레이저로 인쇄  

### 자동 테스트 장비(ATE: Automatic Test Equipment)  
ATE는 반도체 웨이퍼 혹은 반도체 칩의 전기적 특성을 측정하고 분석하는 장비  
ATE가 분석하고자 하는 시료의 종류(웨이퍼, 반도체 칩), 소자의 종류(메모리, CIS 등)에 따라 ATE 장치와 검사를 위한 전기적 신호의 종류 등이 달라짐  
여러 분석 데이터를 동시다발적으로 처리  
테스트 공정은 **웨이퍼용 ATE**와 **반도체 칩용 ATE**로 나뉨  
#### 웨이퍼용 ATE  
**웨이퍼 프로브**(wafer prober) 장비와 **프로브 카드**(probe card)가 필요  
프로브 카드는 웨이퍼에 만들어진 전기적 접점 패턴에 맞춰 수많은 바늘이 달려 있는 인쇄회로기판(PCB: Printed Circuit Board)  
ATE는 프로브 카드의 바늘을 통해 웨이퍼의 접점과 전기 신호를 주고받으며 검사 진행  
검사를 통해 웨이퍼 내에 만들어진 반도체 칩의 불량 지도, 수선 가능 여부 판별  

#### 반도체 칩용 ATE  
패키지가 끝난 칩들을 분류하는 핸들러(handler) 장비 필요  
반도체 완제품의 접점들과 전기적 접촉을 통해 반도체 칩의 선능을 평가한 후, 핸들러로 성능에 따라 분류  

### 테스트 공정의 발전 방향  
테스트 공정은 빠른 속도가 관건  
테스트 속도를 높이는 방법 두 가지  
1. ATE의 동작 속도와 동시 처리 가능한 능력을 높임  
2. 테스트 공정을 효율적으로 설계  
측정과 번인을 한 번에 할 수 있는 TDBI(Test Buring Burn-In)과 같은 복합적인 장비  

## 패키지 공정(package)  
패키지 공정은 반도체 성능을 결정하는데 굉장이 중요한 역할  
패키지의 역할 세 가지  
1. 전기적인 통로 연결  
실리콘 칩과 메인보드 사이를 연결해 줄 매개체인 패키지 기판  
패키지 기판으로는 리드 프레임(lead frame) 또는 인쇄 회로 기판(PCB) 사용  
실리콘 칩을 메인보드로 연결하는 과정  
   1. 웨이퍼에서 절단한 실리콘 칩을 패키지 기판 위로 올림  
   2. 금선(gold wire)를 사용해 실리콘 칩과 패키지 기판의 전기적인 연결 통로를 만듦  

   전기적인 통로가 효율적이지 않아 전기 신호가 늦게 전달된다면, 그 성능을 온전히 발휘할 수가 없음  
2. 실리콘 칩의 보호  
외부 충격과 온도나 습도와 같은 외부 환경으로부터 칩을 보호  
3. 효과적인 열 방출  
효과적으로 열이 방출되게끔 완제품의 형태를 설계  

### 패키지 세부 공정  
```
패키지
L 본딩 기술
  L 다이 부착 + 와이어 본딩
  L 범핑 + 플립칩 본딩
L 봉지 기술
  L 밀봉
  L 몰딩
L 실장 기술
  L 삽입 실장
  L 표면 실장
L 패키지 규모
  L FIWLP(Fan-In Wafer-Level-Packaging)
  L FOWLP(Fan-Out WLP)
  L FOPLP(Fan-Out Panel Level Package)
L 추가 기술
  L MCP(Multi-Chip Package)
  L PoP(Package-on-Package)
```
피키지 공정  
1. 백그라인딩(back grinding)  
웨이퍼의 두께를 얇게 만듦  
백그라인딩 공정 과정  
   1. 앞면에 접착제를 이용해 테이프를 부착  
   2. 1차 그라인딩  
   3. 2차 그라인딩  
   4. CMP 공정  
2. 다이싱(dicing)  
웨이퍼를 낱개의 실리콘 칩으로 자름  
웨이퍼에 만들어진 각각의 실리콘 칩을 다이라고 부르고, 다이와 다이 사이의 간격을 스크라이브 라인이라고 함  
다이싱 공정의 발전  
   1. 스크라이브 다이싱(scribe dicing)  
   웨이퍼에 흠집을 냄
   2. 브레이크 다이싱(break dicing)  
   스크라이브 라인을 따라 절취선을 새긴 후 힘을 가해 깨트림  
   3. 블레이드 다이싱(blade dicing)  
   다이아몬드 블레이드로 스크라이브 라인을 따라 실리콘 칩을 잘라냄  
   4. DBG(Dicing Before Frinding)  
   블레이드가 지나간 자리의 실리콘 칩들의 손상 문제를 해결하기 위해 백그라인딩과 다이싱의 순서를 바꾸어 진행  
   5. 레이저 다이싱(laser dicing)  
   스크라이브 라인이 두꺼워지면 웨이퍼 위에 실리콘 칩을 만들 면적이 줄어드는 커프 손실(kerf loss)을 최소화  
   6. 스텔스 다이싱(stealth dicing)  
   레이저로 웨이퍼 내부의 에너지를 가해 절단  
   7. 플라즈마 다이싱(plasma dicing)  
   건식 플라즈마 에칭 공정을 활용  
   모든 칩을 한 번에 절단할 수 있음  
   외부 요인에 의한 불량 발생히 현저히 줄어듦  
3. 본딩(bonding)  
실리콘 칩을 패키지 기판에 얹고 전기적으로 연결  
본딩 공정의 발전  
   1. 다이 부착(die attach) + 와이어 본딩(wire bonding)  
   2. 범핑(bumping) + 플립칩 본딩(flip-chip bonding)  
  실리콘 칩의 단자에 납이나 금을 이용해 범프(bump)를 형성하고 실리콘 칩을 뒤집어 패키지 기판에 부착  
  전기 신호의 이동 경로가 짧고 연결되는 단자가 많으므로 속도가 빠름  
  범프가 접착제의 역할을 수행하므로 별도의 접착제가 필요하지 않음  
   3. 실리콘 관통 전극(TSV, Through Silicon Via)  

4. 봉지(encapsulation)  
실리콘 칩과 전기적인 연결부를 보호하기 위해 포장재를 감쌈  
실리콘 칩을 외부 환경으로부터 보호하고, 열을 효율적으로 방출하는 목적  
   1. 밀봉  
   세라믹이나 금속으로 뚜껑을 만들어 실리콘 칩이 부착된 패키지 기판 위에 씌움  
   2. 몰딩  
   액화시킨 EMC(Epoxy Molding Compound)로 실리콘 칩을 둘러싸서 굳힘  
   반도체를 보호하고, 열을 잘 방출하며, 효율적인 공정  
   밀봉 방식보다 가격이 저렴하고 일체감이 좋음  
   EMC의 열팽창 계수가 실리콘과 동일하도록 설계  

5. 실장 기술(mount technology)  
완제품을 메인보드에 연결  
   1. 삽입 실장(through hole mount)  
   반도체 칩의 다리를 메인보드에 뚫린 구명에 통과시킨 후 납땜  
   2. 표면 실장(surface mount)
   메인보드에 구멍을 뚫지 않고 메인보드에 있는 접촉 단자에 반도체 칩의 다리나 접촉 패드를 맞닿게 하여 납땜  
   실장에 사용되는 공간이 적고, 입출력 단자 수를 극대화  

   실장 기술은 입출력 단자 수를 늘리는 방향으로 발전  
   1. DIP(Dual Inline Package)  
   삽입 실장 방식이라 다리가 김  
   다리 간격이 넓음  
   2. SOP(Small Outline Package)  
   표면 실장 방식이라 다리가 짧음  
   다리 간격이 DIP의 절반으로 줆  
   3. QFP(Quad Flat Package)  
   표면 실장 방식이라 다리가 짧음  
   네 변에 다리를 배치하고 간격이 좁음  

   더 많은 입출력 단자를 만들기 위해 패키지 기판 아랫면에 단차를 배치  
   1. PGA(Pin Grid Array)  
   삽일 실장을 통해 칩 아래쪽 면에 핀을 격자 형태로 배치
   2. LGA(Land Grid Array)  
   표면 실장으로 핀 대신 금속 면인 랜드(land)를 배치  
   3. BGA(Ball Grid Array)  
   표면 실장을 통해 칩 아래면에 솔더볼(solder ball)을 배치  
   소형화에 적합  

### 공정 규모에 따른 구분  
1. FIWLP  
   웨이퍼 상태에서 먼저 패키지를 한 후, 그 다음 다이싱
   처음부터 끝까지 한 덩어리의 웨이퍼 상태로 진행되기 때문에 공정의 연결성이 좋음  
   새로운 장비를 도입하지 않고 웨이퍼를 다루는 기존의 공정 장비들을 그대로 활용할 수 있음  
   불량인 칩들도 같이 패키지 되므로 공정에서 비용 손실이 발생  
   실리콘 칩의 면적 안에서만 입출력 단자를 형성할 수 있어 입출력 단자 수를 늘리는 데에 한계가 있음  
2. FOWLP  
   칩의 면적보다 더 큰 면적으로 연결 단자를 형성할 수 있음  
   다이싱을 끝낸 뒤 양품인 실리콘 칩을 별도로 선별하여 캐리어 기판에 일정 간격을 두고 재배치하고 실리콘 칩의 면적보다 더 넓은 면적에 입출력 단자를 형성할 수 있는 재분배층(RDL, Re-Distribution Layer) 만듦  
   양품만을 선별하기 때문에 비용 손실을 줄일 수 있음  
   입출력 단자 수를 원하는 만큼 늘릴 수 있음  
3. FOPLP  
   사각형 모양의 캐리어 기판을 이용해 칩을 패키지  
   더 많은 수의 칩을 한 번에 패키지할 수 있음  
   사각형 패널용 공정 장비들을 따로 구비  
   사각형 모서리 쪽 공정 균일도가 떨어짐  

### 패키지 공정의 발전 방향  
1. MCP  
   개별 실리콘 칩을 쌓아 올린 후 하나의 패키지로 만듦  
   두 칩이 한 덩어리로 연결되어 있어 차지하는 공간을 줄일 수 있음  
2. PoP  
   칩 단위로 만든 여러 개의 패키지를 쌓아 올림  
   패키지 된 칩을 메인보드에 따로 연결할 때보다 차지하는 공간을 줄일 수 있음  
   둘 사이를 오가는 전선 길이가 짧아져 속도가 빨라짐  

## 공정 중요도의 변화  