
typedef unsigned long size_t;
typedef long intptr_t; typedef unsigned long uintptr_t;
typedef long scalar_t__;

typedef int bool;
 int CLEAR_PERI_REG_MASK (int ,int) ;
 int DPORT_CLEAR_PERI_REG_MASK (int ,int ) ;
 int DPORT_I2S0_CLK_EN ;
 int DPORT_I2S0_RST ;
 int DPORT_PERIP_CLK_EN_REG ;
 int DPORT_PERIP_RST_EN_REG ;
 int DPORT_SET_PERI_REG_MASK (int ,int ) ;
 int I2S_CAMERA_EN ;
 int I2S_CONF2_REG (int ) ;
 int I2S_CONF_REG (int ) ;
 int I2S_DATA_ENABLE ;
 int I2S_DATA_ENABLE_TEST_EN ;
 int I2S_LCD_EN ;
 int I2S_RX_RESET ;
 int I2S_RX_START ;
 int PERIPH_I2S0_MODULE ;
 int RTC_CNTL_DTEST_RTC ;
 int RTC_CNTL_DTEST_RTC_S ;
 int RTC_CNTL_ENT_RTC ;
 int RTC_CNTL_TEST_MUX_REG ;
 int SENS_FORCE_XPD_SAR ;
 int SENS_FORCE_XPD_SAR_S ;
 int SENS_SAR1_DIG_FORCE ;
 int SENS_SAR2_DIG_FORCE ;
 int SENS_SAR2_EN_TEST ;
 int SENS_SAR_MEAS1_MUX_REG ;
 int SENS_SAR_MEAS2_CTRL1_REG ;
 int SENS_SAR_MEAS_WAIT2_REG ;
 int SENS_SAR_POWER_XPD_SAR_REG ;
 int SENS_SAR_READ_CTRL2_REG ;
 int SENS_SAR_READ_CTRL_REG ;
 int SENS_SAR_START_FORCE_REG ;
 int SET_PERI_REG_BITS (int ,int ,int,int ) ;
 int SET_PERI_REG_MASK (int ,int) ;
 int SYSCON_SARADC_CTRL_REG ;
 int SYSCON_SARADC_DATA_TO_I2S ;
 int SYSCON_SARADC_FSM_REG ;
 int SYSCON_SARADC_SAR2_MUX ;
 int SYSCON_SARADC_SAR_SEL ;
 int SYSCON_SARADC_START_WAIT ;
 int SYSCON_SARADC_START_WAIT_S ;
 int periph_module_disable (int ) ;
 int periph_module_reset (int ) ;

void bootloader_random_disable(void)
{


    CLEAR_PERI_REG_MASK(I2S_CONF_REG(0), I2S_RX_START);
    SET_PERI_REG_MASK(I2S_CONF_REG(0), I2S_RX_RESET);
    CLEAR_PERI_REG_MASK(I2S_CONF_REG(0), I2S_RX_RESET);
    CLEAR_PERI_REG_MASK(I2S_CONF2_REG(0), I2S_CAMERA_EN);
    CLEAR_PERI_REG_MASK(I2S_CONF2_REG(0), I2S_LCD_EN);
    CLEAR_PERI_REG_MASK(I2S_CONF2_REG(0), I2S_DATA_ENABLE_TEST_EN);
    CLEAR_PERI_REG_MASK(I2S_CONF2_REG(0), I2S_DATA_ENABLE);





    periph_module_disable(PERIPH_I2S0_MODULE);
    periph_module_reset(PERIPH_I2S0_MODULE);



    CLEAR_PERI_REG_MASK(RTC_CNTL_TEST_MUX_REG, RTC_CNTL_ENT_RTC);
    SET_PERI_REG_BITS(RTC_CNTL_TEST_MUX_REG, RTC_CNTL_DTEST_RTC, 0, RTC_CNTL_DTEST_RTC_S);
}
