[深度解析芯片设计、制造、封装测试的全流程及各环节世界顶尖厂商技术说明 - 知乎 (zhihu.com)](https://zhuanlan.zhihu.com/p/228757435)


| ![[../20-IC设计流程/attachments/Pasted image 20230322000437.png]] | ![[../20-IC设计流程/attachments/Pasted image 20230322000543.png]]   |
| ------------------------------------ | --- |
|                                      |     |


一颗芯片，性能的60%取决于架构师，**在国内好的架构师不超过三位数**，**极好的架构师不超过两位数**，架构师是**芯片灵魂的缔造者**，是**食物链的最顶端**，是牛逼闪闪的存在  



**设计工程师**根据**算法工程师**经过反复模拟仿真选择的算法，将抽象描述或定点 C 转换成 RTL, 在设计过程中需要反复仿真、综合，以确定设计功能的正确性，跟设计能达到的 PPA. 除了 RTL, 设计工程师还需要根据设计目标编写 SDC 和 power intent, 并做对应的质量检查  
  
从集成开始，由脑力劳作进入体力劳作，对比盖房子，就是从设计师到泥瓦工。集成工程师，要把芯片所用的所有模块相互连接起来，指导思想是架构工程师确定的，各个 IP 如何连接是各 IP 的 owner 确定的，集成工程师只要保证不多连、不少连、不乱连即可，据说当前也没有什么有效的集成工具，常用到的是 emac。

验证在数字芯片设计中占很大比例，近些年在设计复杂度的推动下验证方法学跟验证手段在不断更新，从 OVM 到 UVM, 从 Dynamic verification 到 Static verification, 从 FPGA 到 Emulator, 所有革新目的可概括为：快速、完备、易调试。验证涉及到许多方面，验证工程师一方面要对相关协议算法有足够了解，根据架构、算法工程师设定的目标设计仿真向量；另一方面要对设计本身足够了解，以提高验证效率，缩短验证时间。**验证工程师需要掌握许多技术，需要使用许多工具**
语言：各种脚本语言之外，C/C++, SystemVerilog, [[../12-Verilog/Verilog]]；
协议：各种接口协议，各种通信协议，各种总线协议；
工具：动态仿真工具，静态仿真工具，FPGA, Emulator；

  ![[../20-IC设计流程/attachments/Pasted image 20230322000759.png]]
  


## 1、IC 设计分类
首先对 IC 设计的分类做个介绍，如图  所示。

![[../20-IC设计流程/attachments/Pasted image 20230321235121.png]]

如图 所示，IC 设计可以粗分为数字 IC 设计和射频/模拟 IC 设计；数字 IC 设计又可分为 ASIC 设计和 FPGA/CPLD 设计；此外还有一部分 IC 设计采用数模混合设计，如：SOC 设计和数模混合信号 IC 设计。

关于数字 IC 中的 ASIC 与 FPGA/CPLD 的区别：

- ASIC（Application Specific Integrated Circuit，专用集成电路）：需制作掩模，设计时间长，硬件不能升级；芯片面积小，性能可以得到较好的优化；适合芯片需求量大的场合：片量用于平摊昂贵的光罩掩模制版费，降低单片生产成本。
- FPGA/CPLD（Field Programmable Gate Array，现场可编程门阵列 / Complex Programmable Logic Device，复杂可编程逻辑器件）：不需要后端设计/制作掩模，可编程；开发门槛较低，设计时间较短，可方便和快速地升级优化硬件；芯片面积大，性能不够优化；适合芯片需求量小的场合：不用支付昂贵的光罩掩模制版费。作为数字 ASIC 设计流程中的必要步骤：ASIC 设计中前端设计的 FPGA 原型验证（HDL 功能验证）。

模拟/射频 IC：处理模拟信号，规模远不如数字 IC，放大器（ RF 放大器、中放、运放、功放）；比较器；振荡器；混频器；模拟 PLL；稳压稳流源等

数模混合信号 IC： ADC、DAC；某些 Driver；电源管理；等等

SOC：System on Chip（系统集成电路，片上系统）




