EESchema Schematic File Version 4
EELAYER 30 0
EELAYER END
$Descr A4 11693 8268
encoding utf-8
Sheet 1 5
Title "TFG: GUÍA PRÁCTICA PARA EL DISEÑO DE SoCs:  Zynq-7000"
Date ""
Rev ""
Comp "UAH"
Comment1 ""
Comment2 ""
Comment3 ""
Comment4 ""
$EndDescr
$Sheet
S 2200 5050 1500 950 
U 60F62AB7
F0 "alimentaciones" 50
F1 "alimentaciones.sch" 50
$EndSheet
$Sheet
S 4150 5050 1500 950 
U 61276DF5
F0 "memoria RAM " 50
F1 "memoria_RAM.sch" 50
$EndSheet
$Sheet
S 6050 5050 1500 950 
U 61276E02
F0 "entradas y salidas" 50
F1 "entradas_salidas.sch" 50
$EndSheet
$Sheet
S 7900 5050 1500 950 
U 61276E2A
F0 "referencias y MIO" 50
F1 "referencias_MIO.sch" 50
$EndSheet
Text Notes 1050 6450 0    118  ~ 0
https://github.com/DRubioG/Guia-practica-para-el-dise-o-de-SoCs/tree/main/esquematico_Zynq_7000
Text Notes 1300 1150 0    197  ~ 39
TFG:GUÍA PRÁCTICA PARA EL DISEÑO DE SoCs
Text Notes 1400 3000 0    118  ~ 0
COMPONENTES:\n- XC7Z010-CLG400 (SoC)\n- TPS563201 x4\n- MT41K256M16 (MEMORIA RAM) x2\n- FT2232H (JTAG)\n- SD CONNECTOR\n- S25FL128S\n- ASE - 33.333MHz\n- 93C46\n
$EndSCHEMATC
