TimeQuest Timing Analyzer report for MIPS_Pipeline
Wed Dec 04 21:30:48 2024
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock'
 13. Slow 1200mV 85C Model Hold: 'clock'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clock'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clock'
 27. Slow 1200mV 0C Model Hold: 'clock'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clock'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clock'
 40. Fast 1200mV 0C Model Hold: 'clock'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clock'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Slow Corner Signal Integrity Metrics
 55. Fast Corner Signal Integrity Metrics
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; MIPS_Pipeline                                      ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C5F256C6                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 22     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 163.83 MHz ; 163.83 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clock ; -5.104 ; -926.057           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 0.320 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clock ; -3.000 ; -297.224                         ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                                                                           ;
+--------+---------------------------------------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                             ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -5.104 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[1][2]              ; clock        ; clock       ; 1.000        ; -0.381     ; 5.718      ;
; -4.921 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[1][6]              ; clock        ; clock       ; 1.000        ; -0.381     ; 5.535      ;
; -4.839 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[1][4]              ; clock        ; clock       ; 1.000        ; -0.381     ; 5.453      ;
; -4.793 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[1][3]              ; clock        ; clock       ; 1.000        ; -0.381     ; 5.407      ;
; -4.780 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[0][2]              ; clock        ; clock       ; 1.000        ; -0.059     ; 5.716      ;
; -4.777 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[2][2]              ; clock        ; clock       ; 1.000        ; -0.033     ; 5.739      ;
; -4.758 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[2][5]              ; clock        ; clock       ; 1.000        ; -0.033     ; 5.720      ;
; -4.677 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[3][5]              ; clock        ; clock       ; 1.000        ; -0.049     ; 5.623      ;
; -4.670 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[12][2]             ; clock        ; clock       ; 1.000        ; -0.024     ; 5.641      ;
; -4.642 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[13][2]             ; clock        ; clock       ; 1.000        ; 0.004      ; 5.641      ;
; -4.637 ; InID_EX[3]                                                                            ; R1ID_EX[1]              ; clock        ; clock       ; 1.000        ; -0.463     ; 5.169      ;
; -4.621 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[2][3]              ; clock        ; clock       ; 1.000        ; -0.014     ; 5.602      ;
; -4.620 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[12][3]             ; clock        ; clock       ; 1.000        ; -0.018     ; 5.597      ;
; -4.617 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[14][3]             ; clock        ; clock       ; 1.000        ; -0.020     ; 5.592      ;
; -4.577 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[13][4]             ; clock        ; clock       ; 1.000        ; -0.037     ; 5.535      ;
; -4.572 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[15][5]             ; clock        ; clock       ; 1.000        ; -0.011     ; 5.556      ;
; -4.541 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[15][4]             ; clock        ; clock       ; 1.000        ; -0.011     ; 5.525      ;
; -4.523 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[8][2]              ; clock        ; clock       ; 1.000        ; -0.032     ; 5.486      ;
; -4.522 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[7][2]              ; clock        ; clock       ; 1.000        ; -0.016     ; 5.501      ;
; -4.515 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[10][2]             ; clock        ; clock       ; 1.000        ; -0.044     ; 5.466      ;
; -4.514 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[10][3]             ; clock        ; clock       ; 1.000        ; -0.044     ; 5.465      ;
; -4.514 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[8][5]              ; clock        ; clock       ; 1.000        ; -0.032     ; 5.477      ;
; -4.512 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[12][6]             ; clock        ; clock       ; 1.000        ; -0.024     ; 5.483      ;
; -4.496 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[7][3]              ; clock        ; clock       ; 1.000        ; -0.016     ; 5.475      ;
; -4.496 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[4][5]              ; clock        ; clock       ; 1.000        ; -0.047     ; 5.444      ;
; -4.495 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[9][2]              ; clock        ; clock       ; 1.000        ; -0.006     ; 5.484      ;
; -4.487 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[9][5]              ; clock        ; clock       ; 1.000        ; -0.006     ; 5.476      ;
; -4.486 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[13][6]             ; clock        ; clock       ; 1.000        ; 0.004      ; 5.485      ;
; -4.485 ; regs[12][0]                                                                           ; R1ID_EX[0]              ; clock        ; clock       ; 1.000        ; -0.445     ; 5.035      ;
; -4.475 ; regs[0][1]                                                                            ; R0ID_EX[1]              ; clock        ; clock       ; 1.000        ; -0.316     ; 4.962      ;
; -4.475 ; mem_d_rtl_0_bypass[7]                                                                 ; regs[1][6]              ; clock        ; clock       ; 1.000        ; -0.083     ; 5.387      ;
; -4.470 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[6][3]              ; clock        ; clock       ; 1.000        ; 0.012      ; 5.477      ;
; -4.470 ; mem_d_rtl_0_bypass[6]                                                                 ; regs[1][6]              ; clock        ; clock       ; 1.000        ; -0.083     ; 5.382      ;
; -4.469 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[0][5]              ; clock        ; clock       ; 1.000        ; -0.015     ; 5.449      ;
; -4.468 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[0][6]              ; clock        ; clock       ; 1.000        ; -0.059     ; 5.404      ;
; -4.466 ; regs[0][7]                                                                            ; R1ID_EX[7]              ; clock        ; clock       ; 1.000        ; -0.412     ; 5.049      ;
; -4.461 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[15][6]             ; clock        ; clock       ; 1.000        ; -0.011     ; 5.445      ;
; -4.459 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[1][0]              ; clock        ; clock       ; 1.000        ; -0.381     ; 5.073      ;
; -4.455 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[12][5]             ; clock        ; clock       ; 1.000        ; -0.024     ; 5.426      ;
; -4.454 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[8][3]              ; clock        ; clock       ; 1.000        ; -0.049     ; 5.400      ;
; -4.453 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[9][1]              ; clock        ; clock       ; 1.000        ; -0.006     ; 5.442      ;
; -4.446 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[9][3]              ; clock        ; clock       ; 1.000        ; -0.006     ; 5.435      ;
; -4.430 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[13][5]             ; clock        ; clock       ; 1.000        ; 0.004      ; 5.429      ;
; -4.427 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[0][3]              ; clock        ; clock       ; 1.000        ; -0.020     ; 5.402      ;
; -4.427 ; InID_EX[0]                                                                            ; R1ID_EX[0]              ; clock        ; clock       ; 1.000        ; -0.450     ; 4.972      ;
; -4.426 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[2][1]              ; clock        ; clock       ; 1.000        ; -0.014     ; 5.407      ;
; -4.420 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[0][4]              ; clock        ; clock       ; 1.000        ; -0.059     ; 5.356      ;
; -4.416 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[15][3]             ; clock        ; clock       ; 1.000        ; -0.011     ; 5.400      ;
; -4.388 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[5][3]              ; clock        ; clock       ; 1.000        ; -0.062     ; 5.321      ;
; -4.383 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[15][2]             ; clock        ; clock       ; 1.000        ; -0.035     ; 5.343      ;
; -4.375 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[5][5]              ; clock        ; clock       ; 1.000        ; -0.071     ; 5.299      ;
; -4.374 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[3][2]              ; clock        ; clock       ; 1.000        ; -0.049     ; 5.320      ;
; -4.373 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[4][2]              ; clock        ; clock       ; 1.000        ; -0.038     ; 5.330      ;
; -4.365 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[2][6]              ; clock        ; clock       ; 1.000        ; -0.028     ; 5.332      ;
; -4.358 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[13][3]             ; clock        ; clock       ; 1.000        ; -0.035     ; 5.318      ;
; -4.357 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[5][2]              ; clock        ; clock       ; 1.000        ; -0.012     ; 5.340      ;
; -4.357 ; R0ID_EX[2]~_Duplicate_1                                                               ; InIF_ID[9]              ; clock        ; clock       ; 1.000        ; 0.311      ; 5.663      ;
; -4.356 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[8][6]              ; clock        ; clock       ; 1.000        ; -0.032     ; 5.319      ;
; -4.355 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[14][2]             ; clock        ; clock       ; 1.000        ; -0.009     ; 5.341      ;
; -4.355 ; regs[0][3]                                                                            ; R0ID_EX[3]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.453     ; 4.897      ;
; -4.348 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[1][5]              ; clock        ; clock       ; 1.000        ; -0.045     ; 5.298      ;
; -4.337 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[14][5]             ; clock        ; clock       ; 1.000        ; -0.020     ; 5.312      ;
; -4.337 ; mem_d_rtl_0_bypass[3]                                                                 ; regs[1][6]              ; clock        ; clock       ; 1.000        ; -0.083     ; 5.249      ;
; -4.334 ; mem_d_rtl_0_bypass[2]                                                                 ; regs[1][6]              ; clock        ; clock       ; 1.000        ; -0.083     ; 5.246      ;
; -4.332 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[9][6]              ; clock        ; clock       ; 1.000        ; -0.006     ; 5.321      ;
; -4.325 ; regs[10][6]                                                                           ; R1ID_EX[6]              ; clock        ; clock       ; 1.000        ; -0.457     ; 4.863      ;
; -4.320 ; regs[14][3]                                                                           ; R0ID_EX[3]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.453     ; 4.862      ;
; -4.319 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[5][4]              ; clock        ; clock       ; 1.000        ; -0.015     ; 5.299      ;
; -4.316 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[8][4]              ; clock        ; clock       ; 1.000        ; -0.032     ; 5.279      ;
; -4.300 ; R0ID_EX[2]~_Duplicate_1                                                               ; InIF_ID[10]             ; clock        ; clock       ; 1.000        ; -0.052     ; 5.243      ;
; -4.299 ; R0ID_EX[2]~_Duplicate_1                                                               ; InIF_ID[2]              ; clock        ; clock       ; 1.000        ; -0.052     ; 5.242      ;
; -4.294 ; R0ID_EX[3]~_Duplicate_1                                                               ; InIF_ID[9]              ; clock        ; clock       ; 1.000        ; 0.311      ; 5.600      ;
; -4.286 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[9][4]              ; clock        ; clock       ; 1.000        ; -0.006     ; 5.275      ;
; -4.282 ; InID_EX[3]                                                                            ; R1ID_EX[5]              ; clock        ; clock       ; 1.000        ; -0.463     ; 4.814      ;
; -4.275 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[8][7]              ; clock        ; clock       ; 1.000        ; -0.032     ; 5.238      ;
; -4.269 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[4][1]              ; clock        ; clock       ; 1.000        ; -0.047     ; 5.217      ;
; -4.266 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[7][6]              ; clock        ; clock       ; 1.000        ; -0.039     ; 5.222      ;
; -4.264 ; regs[0][1]                                                                            ; R0ID_EX[1]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.454     ; 4.805      ;
; -4.257 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[4][4]              ; clock        ; clock       ; 1.000        ; -0.047     ; 5.205      ;
; -4.248 ; InID_EX[5]                                                                            ; R0ID_EX[3]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.076     ; 5.167      ;
; -4.239 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[9][7]              ; clock        ; clock       ; 1.000        ; -0.006     ; 5.228      ;
; -4.238 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[12][1]             ; clock        ; clock       ; 1.000        ; -0.018     ; 5.215      ;
; -4.237 ; R0ID_EX[3]~_Duplicate_1                                                               ; InIF_ID[10]             ; clock        ; clock       ; 1.000        ; -0.052     ; 5.180      ;
; -4.236 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[12][4]             ; clock        ; clock       ; 1.000        ; -0.018     ; 5.213      ;
; -4.236 ; R0ID_EX[3]~_Duplicate_1                                                               ; InIF_ID[2]              ; clock        ; clock       ; 1.000        ; -0.052     ; 5.179      ;
; -4.234 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[10][6]             ; clock        ; clock       ; 1.000        ; -0.013     ; 5.216      ;
; -4.229 ; mem_d_rtl_0_bypass[5]                                                                 ; regs[1][6]              ; clock        ; clock       ; 1.000        ; -0.083     ; 5.141      ;
; -4.228 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[14][7]             ; clock        ; clock       ; 1.000        ; -0.395     ; 4.828      ;
; -4.227 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[6][5]              ; clock        ; clock       ; 1.000        ; -0.039     ; 5.183      ;
; -4.214 ; regs[0][7]                                                                            ; R0ID_EX[7]              ; clock        ; clock       ; 1.000        ; -0.275     ; 4.742      ;
; -4.213 ; InID_EX[2]                                                                            ; R1ID_EX[3]              ; clock        ; clock       ; 1.000        ; -0.085     ; 5.123      ;
; -4.208 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[2][7]              ; clock        ; clock       ; 1.000        ; -0.014     ; 5.189      ;
; -4.204 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[7][7]              ; clock        ; clock       ; 1.000        ; -0.016     ; 5.183      ;
; -4.204 ; mem_d_rtl_0_bypass[8]                                                                 ; regs[1][6]              ; clock        ; clock       ; 1.000        ; -0.083     ; 5.116      ;
; -4.203 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[3][6]              ; clock        ; clock       ; 1.000        ; -0.049     ; 5.149      ;
; -4.197 ; InID_EX[0]                                                                            ; R1ID_EX[4]              ; clock        ; clock       ; 1.000        ; -0.463     ; 4.729      ;
; -4.196 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[11][5]             ; clock        ; clock       ; 1.000        ; -0.012     ; 5.179      ;
; -4.191 ; R0ID_EX[2]~_Duplicate_1                                                               ; InIF_ID[0]              ; clock        ; clock       ; 1.000        ; 0.311      ; 5.497      ;
; -4.191 ; R0ID_EX[2]~_Duplicate_1                                                               ; InIF_ID[13]             ; clock        ; clock       ; 1.000        ; 0.311      ; 5.497      ;
; -4.189 ; R0ID_EX[2]~_Duplicate_1                                                               ; InIF_ID[3]              ; clock        ; clock       ; 1.000        ; 0.311      ; 5.495      ;
+--------+---------------------------------------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                                                                           ;
+-------+-------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.320 ; InMEM_WB[4]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.404      ; 0.911      ;
; 0.342 ; InMEM_WB[11]            ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.404      ; 0.933      ;
; 0.357 ; R0ID_EX[4]~_Duplicate_1 ; R0ID_EX[4]~_Duplicate_1                                                               ; clock        ; clock       ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; R0ID_EX[7]~_Duplicate_1 ; R0ID_EX[7]~_Duplicate_1                                                               ; clock        ; clock       ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; R0ID_EX[0]~_Duplicate_1 ; R0ID_EX[0]~_Duplicate_1                                                               ; clock        ; clock       ; 0.000        ; 0.063      ; 0.577      ;
; 0.372 ; RwID_EX[3]              ; RwEX_MEM[3]                                                                           ; clock        ; clock       ; 0.000        ; 0.064      ; 0.593      ;
; 0.373 ; InIF_ID[2]              ; InID_EX[2]                                                                            ; clock        ; clock       ; 0.000        ; 0.064      ; 0.594      ;
; 0.398 ; InMEM_WB[1]             ; mem_d_rtl_0_bypass[3]                                                                 ; clock        ; clock       ; 0.000        ; 0.064      ; 0.619      ;
; 0.399 ; InMEM_WB[2]             ; mem_d_rtl_0_bypass[5]                                                                 ; clock        ; clock       ; 0.000        ; 0.064      ; 0.620      ;
; 0.420 ; InEX_MEM[13]            ; InMEM_WB[13]                                                                          ; clock        ; clock       ; 0.000        ; 0.063      ; 0.640      ;
; 0.425 ; InMEM_WB[11]            ; mem_d_rtl_0_bypass[15]                                                                ; clock        ; clock       ; 0.000        ; 0.063      ; 0.645      ;
; 0.425 ; InEX_MEM[12]            ; InMEM_WB[12]                                                                          ; clock        ; clock       ; 0.000        ; 0.063      ; 0.645      ;
; 0.427 ; InMEM_WB[11]            ; mem_d_rtl_0_bypass[13]                                                                ; clock        ; clock       ; 0.000        ; 0.063      ; 0.647      ;
; 0.508 ; RwID_EX[0]              ; RwEX_MEM[0]                                                                           ; clock        ; clock       ; 0.000        ; 0.063      ; 0.728      ;
; 0.513 ; InMEM_WB[3]             ; mem_d_rtl_0_bypass[7]                                                                 ; clock        ; clock       ; 0.000        ; 0.064      ; 0.734      ;
; 0.515 ; InEX_MEM[10]            ; InMEM_WB[10]                                                                          ; clock        ; clock       ; 0.000        ; 0.064      ; 0.736      ;
; 0.525 ; PC[2]                   ; InIF_ID[12]                                                                           ; clock        ; clock       ; 0.000        ; 0.063      ; 0.745      ;
; 0.534 ; InMEM_WB[0]             ; mem_d_rtl_0_bypass[1]                                                                 ; clock        ; clock       ; 0.000        ; 0.064      ; 0.755      ;
; 0.535 ; InIF_ID[9]              ; InID_EX[9]                                                                            ; clock        ; clock       ; 0.000        ; 0.079      ; 0.771      ;
; 0.539 ; InIF_ID[3]              ; InID_EX[3]                                                                            ; clock        ; clock       ; 0.000        ; 0.079      ; 0.775      ;
; 0.539 ; InIF_ID[0]              ; InID_EX[0]                                                                            ; clock        ; clock       ; 0.000        ; 0.079      ; 0.775      ;
; 0.540 ; InEX_MEM[14]            ; InMEM_WB[14]                                                                          ; clock        ; clock       ; 0.000        ; 0.064      ; 0.761      ;
; 0.544 ; InMEM_WB[4]             ; mem_d_rtl_0_bypass[9]                                                                 ; clock        ; clock       ; 0.000        ; 0.063      ; 0.764      ;
; 0.546 ; InID_EX[13]             ; InEX_MEM[13]                                                                          ; clock        ; clock       ; 0.000        ; 0.064      ; 0.767      ;
; 0.551 ; InIF_ID[8]              ; InID_EX[8]                                                                            ; clock        ; clock       ; 0.000        ; 0.064      ; 0.772      ;
; 0.552 ; InIF_ID[6]              ; InID_EX[6]                                                                            ; clock        ; clock       ; 0.000        ; 0.064      ; 0.773      ;
; 0.553 ; InIF_ID[4]              ; InID_EX[4]                                                                            ; clock        ; clock       ; 0.000        ; 0.064      ; 0.774      ;
; 0.569 ; PC[3]                   ; PC[3]                                                                                 ; clock        ; clock       ; 0.000        ; 0.063      ; 0.789      ;
; 0.571 ; InID_EX[4]              ; InEX_MEM[4]                                                                           ; clock        ; clock       ; 0.000        ; 0.064      ; 0.792      ;
; 0.577 ; PC[5]                   ; PC[5]                                                                                 ; clock        ; clock       ; 0.000        ; 0.063      ; 0.797      ;
; 0.578 ; PC[6]                   ; PC[6]                                                                                 ; clock        ; clock       ; 0.000        ; 0.063      ; 0.798      ;
; 0.580 ; InID_EX[8]              ; InEX_MEM[8]                                                                           ; clock        ; clock       ; 0.000        ; 0.064      ; 0.801      ;
; 0.580 ; InEX_MEM[4]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.382      ; 1.149      ;
; 0.581 ; PC[7]                   ; PC[7]                                                                                 ; clock        ; clock       ; 0.000        ; 0.063      ; 0.801      ;
; 0.590 ; PC[1]                   ; PC[1]                                                                                 ; clock        ; clock       ; 0.000        ; 0.063      ; 0.810      ;
; 0.597 ; PC[2]                   ; PC[2]                                                                                 ; clock        ; clock       ; 0.000        ; 0.063      ; 0.817      ;
; 0.599 ; PC[0]                   ; PC[0]                                                                                 ; clock        ; clock       ; 0.000        ; 0.063      ; 0.819      ;
; 0.611 ; R0ID_EX[6]~_Duplicate_1 ; ulaEX_MEM[6]                                                                          ; clock        ; clock       ; 0.000        ; 0.403      ; 1.171      ;
; 0.623 ; InMEM_WB[1]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.372      ; 1.182      ;
; 0.636 ; R0ID_EX[5]~_Duplicate_1 ; ulaEX_MEM[5]                                                                          ; clock        ; clock       ; 0.000        ; 0.403      ; 1.196      ;
; 0.640 ; RwEX_MEM[3]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.389      ; 1.216      ;
; 0.642 ; InIF_ID[10]             ; InID_EX[10]                                                                           ; clock        ; clock       ; 0.000        ; 0.065      ; 0.864      ;
; 0.647 ; InMEM_WB[0]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.372      ; 1.206      ;
; 0.651 ; InMEM_WB[2]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.372      ; 1.210      ;
; 0.672 ; InMEM_WB[15]            ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.391      ; 1.250      ;
; 0.682 ; InEX_MEM[2]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.395      ; 1.264      ;
; 0.689 ; InEX_MEM[5]             ; InMEM_WB[15]                                                                          ; clock        ; clock       ; 0.000        ; 0.064      ; 0.910      ;
; 0.689 ; InEX_MEM[1]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.395      ; 1.271      ;
; 0.709 ; InID_EX[12]             ; InEX_MEM[12]                                                                          ; clock        ; clock       ; 0.000        ; 0.064      ; 0.930      ;
; 0.714 ; InID_EX[14]             ; InEX_MEM[14]                                                                          ; clock        ; clock       ; 0.000        ; 0.055      ; 0.926      ;
; 0.724 ; InIF_ID[1]              ; InID_EX[1]                                                                            ; clock        ; clock       ; 0.000        ; 0.065      ; 0.946      ;
; 0.740 ; RwEX_MEM[2]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.390      ; 1.317      ;
; 0.745 ; PC[6]                   ; InIF_ID[12]                                                                           ; clock        ; clock       ; 0.000        ; 0.063      ; 0.965      ;
; 0.748 ; RwID_EX[5]              ; RwEX_MEM[5]                                                                           ; clock        ; clock       ; 0.000        ; 0.055      ; 0.960      ;
; 0.754 ; RwEX_MEM[0]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.390      ; 1.331      ;
; 0.790 ; InEX_MEM[5]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.392      ; 1.369      ;
; 0.791 ; mem_d_rtl_0_bypass[27]  ; regs[7][5]                                                                            ; clock        ; clock       ; 0.000        ; 0.055      ; 1.003      ;
; 0.791 ; mem_d_rtl_0_bypass[31]  ; regs[1][7]                                                                            ; clock        ; clock       ; 0.000        ; 0.063      ; 1.011      ;
; 0.817 ; mem_d_rtl_0_bypass[25]  ; regs[7][4]                                                                            ; clock        ; clock       ; 0.000        ; 0.055      ; 1.029      ;
; 0.818 ; mem_d_rtl_0_bypass[19]  ; regs[7][1]                                                                            ; clock        ; clock       ; 0.000        ; 0.055      ; 1.030      ;
; 0.819 ; PC[1]                   ; InIF_ID[13]                                                                           ; clock        ; clock       ; 0.000        ; 0.454      ; 1.430      ;
; 0.823 ; PC[1]                   ; InIF_ID[14]                                                                           ; clock        ; clock       ; 0.000        ; 0.454      ; 1.434      ;
; 0.840 ; InMEM_WB[3]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.372      ; 1.399      ;
; 0.843 ; PC[3]                   ; PC[4]                                                                                 ; clock        ; clock       ; 0.000        ; 0.063      ; 1.063      ;
; 0.848 ; R0ID_EX[7]~_Duplicate_1 ; ulaEX_MEM[7]                                                                          ; clock        ; clock       ; 0.000        ; 0.403      ; 1.408      ;
; 0.852 ; PC[5]                   ; PC[6]                                                                                 ; clock        ; clock       ; 0.000        ; 0.063      ; 1.072      ;
; 0.856 ; R0ID_EX[4]~_Duplicate_1 ; ulaEX_MEM[5]                                                                          ; clock        ; clock       ; 0.000        ; 0.403      ; 1.416      ;
; 0.857 ; RwEX_MEM[7]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.398      ; 1.442      ;
; 0.862 ; PC[1]                   ; PC[2]                                                                                 ; clock        ; clock       ; 0.000        ; 0.063      ; 1.082      ;
; 0.866 ; PC[6]                   ; PC[7]                                                                                 ; clock        ; clock       ; 0.000        ; 0.063      ; 1.086      ;
; 0.872 ; mem_d_rtl_0_bypass[31]  ; regs[15][7]                                                                           ; clock        ; clock       ; 0.000        ; 0.449      ; 1.478      ;
; 0.872 ; PC[0]                   ; InIF_ID[13]                                                                           ; clock        ; clock       ; 0.000        ; 0.454      ; 1.483      ;
; 0.872 ; PC[0]                   ; InIF_ID[14]                                                                           ; clock        ; clock       ; 0.000        ; 0.454      ; 1.483      ;
; 0.876 ; R0ID_EX[3]~_Duplicate_1 ; ulaEX_MEM[5]                                                                          ; clock        ; clock       ; 0.000        ; 0.403      ; 1.436      ;
; 0.877 ; PC[0]                   ; PC[1]                                                                                 ; clock        ; clock       ; 0.000        ; 0.063      ; 1.097      ;
; 0.879 ; PC[0]                   ; PC[2]                                                                                 ; clock        ; clock       ; 0.000        ; 0.063      ; 1.099      ;
; 0.885 ; R0ID_EX[6]~_Duplicate_1 ; ulaEX_MEM[7]                                                                          ; clock        ; clock       ; 0.000        ; 0.403      ; 1.445      ;
; 0.886 ; PC[2]                   ; PC[3]                                                                                 ; clock        ; clock       ; 0.000        ; 0.063      ; 1.106      ;
; 0.888 ; PC[2]                   ; PC[4]                                                                                 ; clock        ; clock       ; 0.000        ; 0.063      ; 1.108      ;
; 0.895 ; PC[0]                   ; InIF_ID[1]                                                                            ; clock        ; clock       ; 0.000        ; 0.076      ; 1.128      ;
; 0.902 ; RwEX_MEM[5]             ; mem_d_rtl_0_bypass[27]                                                                ; clock        ; clock       ; 0.000        ; 0.458      ; 1.517      ;
; 0.904 ; RwEX_MEM[3]             ; mem_d_rtl_0_bypass[23]                                                                ; clock        ; clock       ; 0.000        ; 0.448      ; 1.509      ;
; 0.906 ; R1ID_EX[7]              ; ulaEX_MEM[7]                                                                          ; clock        ; clock       ; 0.000        ; 0.413      ; 1.476      ;
; 0.909 ; RwEX_MEM[6]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.398      ; 1.494      ;
; 0.911 ; mem_d_rtl_0_bypass[31]  ; regs[0][7]                                                                            ; clock        ; clock       ; 0.000        ; 0.399      ; 1.467      ;
; 0.920 ; R0ID_EX[4]~_Duplicate_1 ; ulaEX_MEM[4]                                                                          ; clock        ; clock       ; 0.000        ; 0.065      ; 1.142      ;
; 0.921 ; InEX_MEM[9]             ; InMEM_WB[9]                                                                           ; clock        ; clock       ; 0.000        ; 0.077      ; 1.155      ;
; 0.923 ; R0ID_EX[3]~_Duplicate_1 ; ulaEX_MEM[3]                                                                          ; clock        ; clock       ; 0.000        ; 0.065      ; 1.145      ;
; 0.924 ; RwEX_MEM[5]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.399      ; 1.510      ;
; 0.925 ; R0ID_EX[5]~_Duplicate_1 ; ulaEX_MEM[6]                                                                          ; clock        ; clock       ; 0.000        ; 0.403      ; 1.485      ;
; 0.927 ; R0ID_EX[5]~_Duplicate_1 ; ulaEX_MEM[7]                                                                          ; clock        ; clock       ; 0.000        ; 0.403      ; 1.487      ;
; 0.931 ; RwEX_MEM[3]             ; mem_d~21                                                                              ; clock        ; clock       ; 0.000        ; 0.421      ; 1.509      ;
; 0.931 ; RwEX_MEM[5]             ; mem_d~23                                                                              ; clock        ; clock       ; 0.000        ; 0.431      ; 1.519      ;
; 0.933 ; InEX_MEM[6]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.394      ; 1.514      ;
; 0.935 ; R0ID_EX[7]~_Duplicate_1 ; R0ID_EX[7]                                                                            ; clock        ; clock       ; 0.000        ; 0.245      ; 1.003      ;
; 0.944 ; InEX_MEM[8]             ; InMEM_WB[8]                                                                           ; clock        ; clock       ; 0.000        ; 0.077      ; 1.178      ;
; 0.945 ; PC[3]                   ; InIF_ID[9]                                                                            ; clock        ; clock       ; 0.000        ; 0.454      ; 1.556      ;
; 0.952 ; RwID_EX[7]              ; RwEX_MEM[7]                                                                           ; clock        ; clock       ; 0.000        ; 0.054      ; 1.163      ;
; 0.953 ; PC[3]                   ; PC[5]                                                                                 ; clock        ; clock       ; 0.000        ; 0.063      ; 1.173      ;
; 0.953 ; RwEX_MEM[0]             ; mem_d~18                                                                              ; clock        ; clock       ; 0.000        ; 0.068      ; 1.178      ;
+-------+-------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock'                                                                                                               ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                                                                                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock ; Rise       ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock ; Rise       ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock ; Rise       ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock ; Rise       ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.941 ; 1.000        ; 2.941          ; Min Period ; clock ; Rise       ; R0ID_EX[0]                                                                            ;
; -1.941 ; 1.000        ; 2.941          ; Min Period ; clock ; Rise       ; R0ID_EX[1]                                                                            ;
; -1.941 ; 1.000        ; 2.941          ; Min Period ; clock ; Rise       ; R0ID_EX[2]                                                                            ;
; -1.941 ; 1.000        ; 2.941          ; Min Period ; clock ; Rise       ; R0ID_EX[3]                                                                            ;
; -1.941 ; 1.000        ; 2.941          ; Min Period ; clock ; Rise       ; R0ID_EX[4]                                                                            ;
; -1.941 ; 1.000        ; 2.941          ; Min Period ; clock ; Rise       ; R0ID_EX[5]                                                                            ;
; -1.941 ; 1.000        ; 2.941          ; Min Period ; clock ; Rise       ; R0ID_EX[6]                                                                            ;
; -1.941 ; 1.000        ; 2.941          ; Min Period ; clock ; Rise       ; R0ID_EX[7]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[0]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[10]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[12]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[13]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[14]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[1]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[2]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[3]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[4]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[5]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[6]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[8]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[9]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[0]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[10]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[12]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[13]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[14]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[1]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[2]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[3]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[4]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[5]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[6]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[8]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[9]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[0]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[10]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[12]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[13]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[14]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[1]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[2]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[3]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[4]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[5]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[6]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[8]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[9]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[0]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[10]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[11]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[12]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[13]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[14]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[15]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[1]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[2]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[3]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[4]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[8]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[9]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[0]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[1]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[2]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[3]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[4]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[5]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[6]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[7]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R0ID_EX[0]~_Duplicate_1                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R0ID_EX[1]~_Duplicate_1                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R0ID_EX[2]~_Duplicate_1                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R0ID_EX[3]~_Duplicate_1                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R0ID_EX[4]~_Duplicate_1                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R0ID_EX[5]~_Duplicate_1                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R0ID_EX[6]~_Duplicate_1                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R0ID_EX[7]~_Duplicate_1                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R1ID_EX[0]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R1ID_EX[1]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R1ID_EX[2]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R1ID_EX[3]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R1ID_EX[4]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R1ID_EX[5]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R1ID_EX[6]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R1ID_EX[7]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RwEX_MEM[0]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RwEX_MEM[1]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RwEX_MEM[2]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RwEX_MEM[3]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RwEX_MEM[4]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RwEX_MEM[5]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RwEX_MEM[6]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RwEX_MEM[7]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RwID_EX[0]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RwID_EX[1]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RwID_EX[2]                                                                            ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clock      ; 1.288 ; 1.431 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clock      ; -0.321 ; -0.498 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; R0_out[*]  ; clock      ; 6.270 ; 6.432 ; Rise       ; clock           ;
;  R0_out[0] ; clock      ; 5.720 ; 5.769 ; Rise       ; clock           ;
;  R0_out[1] ; clock      ; 5.895 ; 5.963 ; Rise       ; clock           ;
;  R0_out[2] ; clock      ; 6.270 ; 6.432 ; Rise       ; clock           ;
;  R0_out[3] ; clock      ; 5.442 ; 5.500 ; Rise       ; clock           ;
;  R0_out[4] ; clock      ; 5.504 ; 5.548 ; Rise       ; clock           ;
;  R0_out[5] ; clock      ; 5.808 ; 5.824 ; Rise       ; clock           ;
;  R0_out[6] ; clock      ; 6.250 ; 6.304 ; Rise       ; clock           ;
;  R0_out[7] ; clock      ; 5.427 ; 5.488 ; Rise       ; clock           ;
; R1_out[*]  ; clock      ; 6.016 ; 6.071 ; Rise       ; clock           ;
;  R1_out[0] ; clock      ; 5.890 ; 5.923 ; Rise       ; clock           ;
;  R1_out[1] ; clock      ; 5.423 ; 5.440 ; Rise       ; clock           ;
;  R1_out[2] ; clock      ; 5.522 ; 5.573 ; Rise       ; clock           ;
;  R1_out[3] ; clock      ; 5.702 ; 5.751 ; Rise       ; clock           ;
;  R1_out[4] ; clock      ; 5.381 ; 5.399 ; Rise       ; clock           ;
;  R1_out[5] ; clock      ; 6.016 ; 6.071 ; Rise       ; clock           ;
;  R1_out[6] ; clock      ; 5.925 ; 5.970 ; Rise       ; clock           ;
;  R1_out[7] ; clock      ; 5.893 ; 5.952 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; R0_out[*]  ; clock      ; 5.307 ; 5.365 ; Rise       ; clock           ;
;  R0_out[0] ; clock      ; 5.589 ; 5.635 ; Rise       ; clock           ;
;  R0_out[1] ; clock      ; 5.756 ; 5.821 ; Rise       ; clock           ;
;  R0_out[2] ; clock      ; 6.116 ; 6.270 ; Rise       ; clock           ;
;  R0_out[3] ; clock      ; 5.322 ; 5.376 ; Rise       ; clock           ;
;  R0_out[4] ; clock      ; 5.382 ; 5.423 ; Rise       ; clock           ;
;  R0_out[5] ; clock      ; 5.672 ; 5.687 ; Rise       ; clock           ;
;  R0_out[6] ; clock      ; 6.099 ; 6.150 ; Rise       ; clock           ;
;  R0_out[7] ; clock      ; 5.307 ; 5.365 ; Rise       ; clock           ;
; R1_out[*]  ; clock      ; 5.264 ; 5.280 ; Rise       ; clock           ;
;  R1_out[0] ; clock      ; 5.755 ; 5.786 ; Rise       ; clock           ;
;  R1_out[1] ; clock      ; 5.306 ; 5.322 ; Rise       ; clock           ;
;  R1_out[2] ; clock      ; 5.401 ; 5.451 ; Rise       ; clock           ;
;  R1_out[3] ; clock      ; 5.571 ; 5.618 ; Rise       ; clock           ;
;  R1_out[4] ; clock      ; 5.264 ; 5.280 ; Rise       ; clock           ;
;  R1_out[5] ; clock      ; 5.873 ; 5.925 ; Rise       ; clock           ;
;  R1_out[6] ; clock      ; 5.786 ; 5.828 ; Rise       ; clock           ;
;  R1_out[7] ; clock      ; 5.754 ; 5.810 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 180.67 MHz ; 180.67 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -4.535 ; -808.989          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.311 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -297.224                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                                                                            ;
+--------+---------------------------------------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                             ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -4.535 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[1][2]              ; clock        ; clock       ; 1.000        ; -0.340     ; 5.190      ;
; -4.369 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[1][6]              ; clock        ; clock       ; 1.000        ; -0.340     ; 5.024      ;
; -4.307 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[1][4]              ; clock        ; clock       ; 1.000        ; -0.340     ; 4.962      ;
; -4.269 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[1][3]              ; clock        ; clock       ; 1.000        ; -0.340     ; 4.924      ;
; -4.244 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[0][2]              ; clock        ; clock       ; 1.000        ; -0.048     ; 5.191      ;
; -4.225 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[2][2]              ; clock        ; clock       ; 1.000        ; -0.023     ; 5.197      ;
; -4.173 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[2][5]              ; clock        ; clock       ; 1.000        ; -0.023     ; 5.145      ;
; -4.159 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[12][2]             ; clock        ; clock       ; 1.000        ; -0.015     ; 5.139      ;
; -4.133 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[13][2]             ; clock        ; clock       ; 1.000        ; 0.012      ; 5.140      ;
; -4.118 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[2][3]              ; clock        ; clock       ; 1.000        ; -0.006     ; 5.107      ;
; -4.113 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[3][5]              ; clock        ; clock       ; 1.000        ; -0.038     ; 5.070      ;
; -4.110 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[14][3]             ; clock        ; clock       ; 1.000        ; -0.010     ; 5.095      ;
; -4.103 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[12][3]             ; clock        ; clock       ; 1.000        ; -0.008     ; 5.090      ;
; -4.075 ; InID_EX[3]                                                                            ; R1ID_EX[1]              ; clock        ; clock       ; 1.000        ; -0.422     ; 4.648      ;
; -4.041 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[13][4]             ; clock        ; clock       ; 1.000        ; -0.027     ; 5.009      ;
; -4.036 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[7][2]              ; clock        ; clock       ; 1.000        ; -0.007     ; 5.024      ;
; -4.026 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[10][3]             ; clock        ; clock       ; 1.000        ; -0.034     ; 4.987      ;
; -4.022 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[15][5]             ; clock        ; clock       ; 1.000        ; -0.002     ; 5.015      ;
; -4.008 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[7][3]              ; clock        ; clock       ; 1.000        ; -0.007     ; 4.996      ;
; -3.996 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[12][6]             ; clock        ; clock       ; 1.000        ; -0.015     ; 4.976      ;
; -3.993 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[15][4]             ; clock        ; clock       ; 1.000        ; -0.002     ; 4.986      ;
; -3.989 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[8][2]              ; clock        ; clock       ; 1.000        ; -0.024     ; 4.960      ;
; -3.984 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[10][2]             ; clock        ; clock       ; 1.000        ; -0.034     ; 4.945      ;
; -3.980 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[6][3]              ; clock        ; clock       ; 1.000        ; 0.020      ; 4.995      ;
; -3.969 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[13][6]             ; clock        ; clock       ; 1.000        ; 0.012      ; 4.976      ;
; -3.964 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[9][2]              ; clock        ; clock       ; 1.000        ; 0.001      ; 4.960      ;
; -3.951 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[4][5]              ; clock        ; clock       ; 1.000        ; -0.037     ; 4.909      ;
; -3.949 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[9][3]              ; clock        ; clock       ; 1.000        ; 0.001      ; 4.945      ;
; -3.946 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[0][6]              ; clock        ; clock       ; 1.000        ; -0.048     ; 4.893      ;
; -3.937 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[8][5]              ; clock        ; clock       ; 1.000        ; -0.024     ; 4.908      ;
; -3.936 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[8][3]              ; clock        ; clock       ; 1.000        ; -0.039     ; 4.892      ;
; -3.933 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[2][1]              ; clock        ; clock       ; 1.000        ; -0.006     ; 4.922      ;
; -3.932 ; regs[12][0]                                                                           ; R1ID_EX[0]              ; clock        ; clock       ; 1.000        ; -0.407     ; 4.520      ;
; -3.931 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[15][6]             ; clock        ; clock       ; 1.000        ; -0.002     ; 4.924      ;
; -3.928 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[9][1]              ; clock        ; clock       ; 1.000        ; 0.001      ; 4.924      ;
; -3.922 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[1][0]              ; clock        ; clock       ; 1.000        ; -0.340     ; 4.577      ;
; -3.917 ; regs[0][1]                                                                            ; R0ID_EX[1]              ; clock        ; clock       ; 1.000        ; -0.293     ; 4.443      ;
; -3.911 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[9][5]              ; clock        ; clock       ; 1.000        ; 0.001      ; 4.907      ;
; -3.910 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[0][3]              ; clock        ; clock       ; 1.000        ; -0.010     ; 4.895      ;
; -3.909 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[15][3]             ; clock        ; clock       ; 1.000        ; -0.002     ; 4.902      ;
; -3.908 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[12][5]             ; clock        ; clock       ; 1.000        ; -0.015     ; 4.888      ;
; -3.907 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[0][4]              ; clock        ; clock       ; 1.000        ; -0.048     ; 4.854      ;
; -3.898 ; mem_d_rtl_0_bypass[7]                                                                 ; regs[1][6]              ; clock        ; clock       ; 1.000        ; -0.075     ; 4.818      ;
; -3.896 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[0][5]              ; clock        ; clock       ; 1.000        ; -0.008     ; 4.883      ;
; -3.891 ; mem_d_rtl_0_bypass[6]                                                                 ; regs[1][6]              ; clock        ; clock       ; 1.000        ; -0.075     ; 4.811      ;
; -3.890 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[5][3]              ; clock        ; clock       ; 1.000        ; -0.046     ; 4.839      ;
; -3.880 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[4][2]              ; clock        ; clock       ; 1.000        ; -0.028     ; 4.847      ;
; -3.879 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[5][2]              ; clock        ; clock       ; 1.000        ; -0.003     ; 4.871      ;
; -3.879 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[13][5]             ; clock        ; clock       ; 1.000        ; 0.012      ; 4.886      ;
; -3.875 ; InID_EX[0]                                                                            ; R1ID_EX[0]              ; clock        ; clock       ; 1.000        ; -0.413     ; 4.457      ;
; -3.868 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[2][6]              ; clock        ; clock       ; 1.000        ; -0.017     ; 4.846      ;
; -3.867 ; regs[0][7]                                                                            ; R1ID_EX[7]              ; clock        ; clock       ; 1.000        ; -0.374     ; 4.488      ;
; -3.864 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[13][3]             ; clock        ; clock       ; 1.000        ; -0.021     ; 4.838      ;
; -3.861 ; regs[0][3]                                                                            ; R0ID_EX[3]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.412     ; 4.444      ;
; -3.859 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[3][2]              ; clock        ; clock       ; 1.000        ; -0.038     ; 4.816      ;
; -3.859 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[15][2]             ; clock        ; clock       ; 1.000        ; -0.024     ; 4.830      ;
; -3.838 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[5][5]              ; clock        ; clock       ; 1.000        ; -0.055     ; 4.778      ;
; -3.835 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[14][2]             ; clock        ; clock       ; 1.000        ; 0.001      ; 4.831      ;
; -3.821 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[5][4]              ; clock        ; clock       ; 1.000        ; -0.007     ; 4.809      ;
; -3.819 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[8][6]              ; clock        ; clock       ; 1.000        ; -0.024     ; 4.790      ;
; -3.813 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[1][5]              ; clock        ; clock       ; 1.000        ; -0.030     ; 4.778      ;
; -3.795 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[9][6]              ; clock        ; clock       ; 1.000        ; 0.001      ; 4.791      ;
; -3.792 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[8][4]              ; clock        ; clock       ; 1.000        ; -0.024     ; 4.763      ;
; -3.791 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[14][5]             ; clock        ; clock       ; 1.000        ; -0.010     ; 4.776      ;
; -3.788 ; regs[10][6]                                                                           ; R1ID_EX[6]              ; clock        ; clock       ; 1.000        ; -0.419     ; 4.364      ;
; -3.784 ; R0ID_EX[2]~_Duplicate_1                                                               ; InIF_ID[9]              ; clock        ; clock       ; 1.000        ; 0.287      ; 5.066      ;
; -3.780 ; mem_d_rtl_0_bypass[2]                                                                 ; regs[1][6]              ; clock        ; clock       ; 1.000        ; -0.075     ; 4.700      ;
; -3.778 ; regs[14][3]                                                                           ; R0ID_EX[3]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.413     ; 4.360      ;
; -3.776 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[8][7]              ; clock        ; clock       ; 1.000        ; -0.024     ; 4.747      ;
; -3.772 ; mem_d_rtl_0_bypass[3]                                                                 ; regs[1][6]              ; clock        ; clock       ; 1.000        ; -0.075     ; 4.692      ;
; -3.770 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[4][1]              ; clock        ; clock       ; 1.000        ; -0.037     ; 4.728      ;
; -3.768 ; R0ID_EX[3]~_Duplicate_1                                                               ; InIF_ID[9]              ; clock        ; clock       ; 1.000        ; 0.287      ; 5.050      ;
; -3.766 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[7][6]              ; clock        ; clock       ; 1.000        ; -0.029     ; 4.732      ;
; -3.764 ; R0ID_EX[2]~_Duplicate_1                                                               ; InIF_ID[2]              ; clock        ; clock       ; 1.000        ; -0.048     ; 4.711      ;
; -3.763 ; R0ID_EX[2]~_Duplicate_1                                                               ; InIF_ID[10]             ; clock        ; clock       ; 1.000        ; -0.048     ; 4.710      ;
; -3.753 ; InID_EX[3]                                                                            ; R1ID_EX[5]              ; clock        ; clock       ; 1.000        ; -0.422     ; 4.326      ;
; -3.748 ; R0ID_EX[3]~_Duplicate_1                                                               ; InIF_ID[2]              ; clock        ; clock       ; 1.000        ; -0.048     ; 4.695      ;
; -3.747 ; R0ID_EX[3]~_Duplicate_1                                                               ; InIF_ID[10]             ; clock        ; clock       ; 1.000        ; -0.048     ; 4.694      ;
; -3.746 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[9][4]              ; clock        ; clock       ; 1.000        ; 0.001      ; 4.742      ;
; -3.745 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[4][4]              ; clock        ; clock       ; 1.000        ; -0.037     ; 4.703      ;
; -3.741 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[12][1]             ; clock        ; clock       ; 1.000        ; -0.008     ; 4.728      ;
; -3.739 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[12][4]             ; clock        ; clock       ; 1.000        ; -0.008     ; 4.726      ;
; -3.726 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[6][5]              ; clock        ; clock       ; 1.000        ; -0.028     ; 4.693      ;
; -3.726 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[9][7]              ; clock        ; clock       ; 1.000        ; 0.001      ; 4.722      ;
; -3.724 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[2][7]              ; clock        ; clock       ; 1.000        ; -0.006     ; 4.713      ;
; -3.724 ; regs[0][7]                                                                            ; R0ID_EX[7]              ; clock        ; clock       ; 1.000        ; -0.254     ; 4.289      ;
; -3.719 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[10][6]             ; clock        ; clock       ; 1.000        ; -0.004     ; 4.710      ;
; -3.714 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[14][7]             ; clock        ; clock       ; 1.000        ; -0.353     ; 4.356      ;
; -3.708 ; InID_EX[5]                                                                            ; R0ID_EX[3]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.068     ; 4.635      ;
; -3.705 ; regs[14][6]                                                                           ; R0ID_EX[6]              ; clock        ; clock       ; 1.000        ; -0.294     ; 4.230      ;
; -3.702 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[3][6]              ; clock        ; clock       ; 1.000        ; -0.038     ; 4.659      ;
; -3.701 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[11][5]             ; clock        ; clock       ; 1.000        ; -0.003     ; 4.693      ;
; -3.701 ; regs[0][1]                                                                            ; R0ID_EX[1]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.413     ; 4.283      ;
; -3.690 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[6][2]              ; clock        ; clock       ; 1.000        ; -0.028     ; 4.657      ;
; -3.687 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[11][1]             ; clock        ; clock       ; 1.000        ; -0.035     ; 4.647      ;
; -3.685 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[6][1]              ; clock        ; clock       ; 1.000        ; -0.028     ; 4.652      ;
; -3.683 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[7][7]              ; clock        ; clock       ; 1.000        ; -0.007     ; 4.671      ;
; -3.679 ; mem_d_rtl_0_bypass[5]                                                                 ; regs[1][6]              ; clock        ; clock       ; 1.000        ; -0.075     ; 4.599      ;
; -3.678 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[11][7]             ; clock        ; clock       ; 1.000        ; -0.038     ; 4.635      ;
; -3.675 ; regs[10][2]                                                                           ; R1ID_EX[2]              ; clock        ; clock       ; 1.000        ; -0.385     ; 4.285      ;
+--------+---------------------------------------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                                                                            ;
+-------+-------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.311 ; R0ID_EX[4]~_Duplicate_1 ; R0ID_EX[4]~_Duplicate_1                                                               ; clock        ; clock       ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; R0ID_EX[7]~_Duplicate_1 ; R0ID_EX[7]~_Duplicate_1                                                               ; clock        ; clock       ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; R0ID_EX[0]~_Duplicate_1 ; R0ID_EX[0]~_Duplicate_1                                                               ; clock        ; clock       ; 0.000        ; 0.056      ; 0.511      ;
; 0.319 ; InMEM_WB[4]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.362      ; 0.850      ;
; 0.337 ; InMEM_WB[11]            ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.362      ; 0.868      ;
; 0.338 ; InIF_ID[2]              ; InID_EX[2]                                                                            ; clock        ; clock       ; 0.000        ; 0.057      ; 0.539      ;
; 0.338 ; RwID_EX[3]              ; RwEX_MEM[3]                                                                           ; clock        ; clock       ; 0.000        ; 0.057      ; 0.539      ;
; 0.360 ; InMEM_WB[1]             ; mem_d_rtl_0_bypass[3]                                                                 ; clock        ; clock       ; 0.000        ; 0.058      ; 0.562      ;
; 0.360 ; InMEM_WB[2]             ; mem_d_rtl_0_bypass[5]                                                                 ; clock        ; clock       ; 0.000        ; 0.058      ; 0.562      ;
; 0.381 ; InEX_MEM[13]            ; InMEM_WB[13]                                                                          ; clock        ; clock       ; 0.000        ; 0.056      ; 0.581      ;
; 0.382 ; InEX_MEM[12]            ; InMEM_WB[12]                                                                          ; clock        ; clock       ; 0.000        ; 0.056      ; 0.582      ;
; 0.384 ; InMEM_WB[11]            ; mem_d_rtl_0_bypass[15]                                                                ; clock        ; clock       ; 0.000        ; 0.056      ; 0.584      ;
; 0.386 ; InMEM_WB[11]            ; mem_d_rtl_0_bypass[13]                                                                ; clock        ; clock       ; 0.000        ; 0.056      ; 0.586      ;
; 0.464 ; InEX_MEM[10]            ; InMEM_WB[10]                                                                          ; clock        ; clock       ; 0.000        ; 0.057      ; 0.665      ;
; 0.471 ; RwID_EX[0]              ; RwEX_MEM[0]                                                                           ; clock        ; clock       ; 0.000        ; 0.056      ; 0.671      ;
; 0.472 ; PC[2]                   ; InIF_ID[12]                                                                           ; clock        ; clock       ; 0.000        ; 0.056      ; 0.672      ;
; 0.475 ; InMEM_WB[3]             ; mem_d_rtl_0_bypass[7]                                                                 ; clock        ; clock       ; 0.000        ; 0.058      ; 0.677      ;
; 0.480 ; InIF_ID[9]              ; InID_EX[9]                                                                            ; clock        ; clock       ; 0.000        ; 0.070      ; 0.694      ;
; 0.480 ; InMEM_WB[0]             ; mem_d_rtl_0_bypass[1]                                                                 ; clock        ; clock       ; 0.000        ; 0.058      ; 0.682      ;
; 0.485 ; InIF_ID[3]              ; InID_EX[3]                                                                            ; clock        ; clock       ; 0.000        ; 0.070      ; 0.699      ;
; 0.485 ; InIF_ID[0]              ; InID_EX[0]                                                                            ; clock        ; clock       ; 0.000        ; 0.070      ; 0.699      ;
; 0.491 ; InMEM_WB[4]             ; mem_d_rtl_0_bypass[9]                                                                 ; clock        ; clock       ; 0.000        ; 0.056      ; 0.691      ;
; 0.496 ; InIF_ID[8]              ; InID_EX[8]                                                                            ; clock        ; clock       ; 0.000        ; 0.056      ; 0.696      ;
; 0.498 ; InIF_ID[4]              ; InID_EX[4]                                                                            ; clock        ; clock       ; 0.000        ; 0.056      ; 0.698      ;
; 0.498 ; InIF_ID[6]              ; InID_EX[6]                                                                            ; clock        ; clock       ; 0.000        ; 0.056      ; 0.698      ;
; 0.502 ; InID_EX[13]             ; InEX_MEM[13]                                                                          ; clock        ; clock       ; 0.000        ; 0.056      ; 0.702      ;
; 0.502 ; InEX_MEM[14]            ; InMEM_WB[14]                                                                          ; clock        ; clock       ; 0.000        ; 0.056      ; 0.702      ;
; 0.511 ; PC[3]                   ; PC[3]                                                                                 ; clock        ; clock       ; 0.000        ; 0.056      ; 0.711      ;
; 0.513 ; InID_EX[4]              ; InEX_MEM[4]                                                                           ; clock        ; clock       ; 0.000        ; 0.056      ; 0.713      ;
; 0.519 ; PC[5]                   ; PC[5]                                                                                 ; clock        ; clock       ; 0.000        ; 0.056      ; 0.719      ;
; 0.519 ; PC[6]                   ; PC[6]                                                                                 ; clock        ; clock       ; 0.000        ; 0.056      ; 0.719      ;
; 0.521 ; PC[7]                   ; PC[7]                                                                                 ; clock        ; clock       ; 0.000        ; 0.056      ; 0.721      ;
; 0.521 ; InID_EX[8]              ; InEX_MEM[8]                                                                           ; clock        ; clock       ; 0.000        ; 0.056      ; 0.721      ;
; 0.531 ; PC[1]                   ; PC[1]                                                                                 ; clock        ; clock       ; 0.000        ; 0.056      ; 0.731      ;
; 0.536 ; PC[2]                   ; PC[2]                                                                                 ; clock        ; clock       ; 0.000        ; 0.056      ; 0.736      ;
; 0.540 ; PC[0]                   ; PC[0]                                                                                 ; clock        ; clock       ; 0.000        ; 0.056      ; 0.740      ;
; 0.543 ; InEX_MEM[4]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.343      ; 1.055      ;
; 0.555 ; R0ID_EX[6]~_Duplicate_1 ; ulaEX_MEM[6]                                                                          ; clock        ; clock       ; 0.000        ; 0.371      ; 1.070      ;
; 0.579 ; R0ID_EX[5]~_Duplicate_1 ; ulaEX_MEM[5]                                                                          ; clock        ; clock       ; 0.000        ; 0.371      ; 1.094      ;
; 0.592 ; InIF_ID[10]             ; InID_EX[10]                                                                           ; clock        ; clock       ; 0.000        ; 0.057      ; 0.793      ;
; 0.592 ; InMEM_WB[1]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.331      ; 1.092      ;
; 0.607 ; RwEX_MEM[3]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.348      ; 1.124      ;
; 0.613 ; InMEM_WB[0]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.331      ; 1.113      ;
; 0.615 ; InMEM_WB[2]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.331      ; 1.115      ;
; 0.629 ; InEX_MEM[5]             ; InMEM_WB[15]                                                                          ; clock        ; clock       ; 0.000        ; 0.056      ; 0.829      ;
; 0.635 ; InMEM_WB[15]            ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.352      ; 1.156      ;
; 0.648 ; InID_EX[14]             ; InEX_MEM[14]                                                                          ; clock        ; clock       ; 0.000        ; 0.048      ; 0.840      ;
; 0.650 ; InID_EX[12]             ; InEX_MEM[12]                                                                          ; clock        ; clock       ; 0.000        ; 0.056      ; 0.850      ;
; 0.651 ; InEX_MEM[2]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.353      ; 1.173      ;
; 0.659 ; InEX_MEM[1]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.353      ; 1.181      ;
; 0.663 ; InIF_ID[1]              ; InID_EX[1]                                                                            ; clock        ; clock       ; 0.000        ; 0.057      ; 0.864      ;
; 0.670 ; PC[6]                   ; InIF_ID[12]                                                                           ; clock        ; clock       ; 0.000        ; 0.056      ; 0.870      ;
; 0.684 ; RwID_EX[5]              ; RwEX_MEM[5]                                                                           ; clock        ; clock       ; 0.000        ; 0.048      ; 0.876      ;
; 0.694 ; mem_d_rtl_0_bypass[27]  ; regs[7][5]                                                                            ; clock        ; clock       ; 0.000        ; 0.048      ; 0.886      ;
; 0.696 ; mem_d_rtl_0_bypass[31]  ; regs[1][7]                                                                            ; clock        ; clock       ; 0.000        ; 0.056      ; 0.896      ;
; 0.706 ; RwEX_MEM[2]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.348      ; 1.223      ;
; 0.716 ; mem_d_rtl_0_bypass[25]  ; regs[7][4]                                                                            ; clock        ; clock       ; 0.000        ; 0.048      ; 0.908      ;
; 0.719 ; mem_d_rtl_0_bypass[19]  ; regs[7][1]                                                                            ; clock        ; clock       ; 0.000        ; 0.048      ; 0.911      ;
; 0.719 ; RwEX_MEM[0]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.348      ; 1.236      ;
; 0.751 ; InEX_MEM[5]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.352      ; 1.272      ;
; 0.752 ; PC[1]                   ; InIF_ID[13]                                                                           ; clock        ; clock       ; 0.000        ; 0.414      ; 1.310      ;
; 0.754 ; PC[3]                   ; PC[4]                                                                                 ; clock        ; clock       ; 0.000        ; 0.056      ; 0.954      ;
; 0.756 ; PC[1]                   ; InIF_ID[14]                                                                           ; clock        ; clock       ; 0.000        ; 0.414      ; 1.314      ;
; 0.763 ; PC[5]                   ; PC[6]                                                                                 ; clock        ; clock       ; 0.000        ; 0.056      ; 0.963      ;
; 0.765 ; mem_d_rtl_0_bypass[31]  ; regs[15][7]                                                                           ; clock        ; clock       ; 0.000        ; 0.409      ; 1.318      ;
; 0.768 ; PC[6]                   ; PC[7]                                                                                 ; clock        ; clock       ; 0.000        ; 0.056      ; 0.968      ;
; 0.770 ; R0ID_EX[7]~_Duplicate_1 ; ulaEX_MEM[7]                                                                          ; clock        ; clock       ; 0.000        ; 0.371      ; 1.285      ;
; 0.771 ; R0ID_EX[4]~_Duplicate_1 ; ulaEX_MEM[5]                                                                          ; clock        ; clock       ; 0.000        ; 0.371      ; 1.286      ;
; 0.774 ; PC[1]                   ; PC[2]                                                                                 ; clock        ; clock       ; 0.000        ; 0.056      ; 0.974      ;
; 0.779 ; PC[0]                   ; PC[1]                                                                                 ; clock        ; clock       ; 0.000        ; 0.056      ; 0.979      ;
; 0.786 ; PC[0]                   ; PC[2]                                                                                 ; clock        ; clock       ; 0.000        ; 0.056      ; 0.986      ;
; 0.787 ; PC[2]                   ; PC[3]                                                                                 ; clock        ; clock       ; 0.000        ; 0.056      ; 0.987      ;
; 0.787 ; R0ID_EX[3]~_Duplicate_1 ; ulaEX_MEM[5]                                                                          ; clock        ; clock       ; 0.000        ; 0.371      ; 1.302      ;
; 0.793 ; PC[0]                   ; InIF_ID[13]                                                                           ; clock        ; clock       ; 0.000        ; 0.414      ; 1.351      ;
; 0.793 ; PC[0]                   ; InIF_ID[14]                                                                           ; clock        ; clock       ; 0.000        ; 0.414      ; 1.351      ;
; 0.794 ; PC[2]                   ; PC[4]                                                                                 ; clock        ; clock       ; 0.000        ; 0.056      ; 0.994      ;
; 0.795 ; InMEM_WB[3]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.331      ; 1.295      ;
; 0.798 ; R0ID_EX[6]~_Duplicate_1 ; ulaEX_MEM[7]                                                                          ; clock        ; clock       ; 0.000        ; 0.371      ; 1.313      ;
; 0.811 ; RwEX_MEM[7]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.356      ; 1.336      ;
; 0.816 ; PC[0]                   ; InIF_ID[1]                                                                            ; clock        ; clock       ; 0.000        ; 0.066      ; 1.026      ;
; 0.818 ; R0ID_EX[5]~_Duplicate_1 ; ulaEX_MEM[6]                                                                          ; clock        ; clock       ; 0.000        ; 0.371      ; 1.333      ;
; 0.824 ; mem_d_rtl_0_bypass[31]  ; regs[0][7]                                                                            ; clock        ; clock       ; 0.000        ; 0.361      ; 1.329      ;
; 0.829 ; R1ID_EX[7]              ; ulaEX_MEM[7]                                                                          ; clock        ; clock       ; 0.000        ; 0.380      ; 1.353      ;
; 0.832 ; RwEX_MEM[3]             ; mem_d_rtl_0_bypass[23]                                                                ; clock        ; clock       ; 0.000        ; 0.408      ; 1.384      ;
; 0.837 ; R0ID_EX[5]~_Duplicate_1 ; ulaEX_MEM[7]                                                                          ; clock        ; clock       ; 0.000        ; 0.371      ; 1.352      ;
; 0.841 ; R0ID_EX[4]~_Duplicate_1 ; ulaEX_MEM[4]                                                                          ; clock        ; clock       ; 0.000        ; 0.058      ; 1.043      ;
; 0.841 ; RwEX_MEM[5]             ; mem_d_rtl_0_bypass[27]                                                                ; clock        ; clock       ; 0.000        ; 0.417      ; 1.402      ;
; 0.842 ; R0ID_EX[7]~_Duplicate_1 ; R0ID_EX[7]                                                                            ; clock        ; clock       ; 0.000        ; 0.215      ; 0.896      ;
; 0.843 ; R0ID_EX[3]~_Duplicate_1 ; ulaEX_MEM[3]                                                                          ; clock        ; clock       ; 0.000        ; 0.058      ; 1.045      ;
; 0.843 ; PC[3]                   ; PC[5]                                                                                 ; clock        ; clock       ; 0.000        ; 0.056      ; 1.043      ;
; 0.844 ; InEX_MEM[9]             ; InMEM_WB[9]                                                                           ; clock        ; clock       ; 0.000        ; 0.070      ; 1.058      ;
; 0.848 ; R0ID_EX[4]~_Duplicate_1 ; ulaEX_MEM[6]                                                                          ; clock        ; clock       ; 0.000        ; 0.371      ; 1.363      ;
; 0.850 ; PC[3]                   ; PC[6]                                                                                 ; clock        ; clock       ; 0.000        ; 0.056      ; 1.050      ;
; 0.852 ; PC[5]                   ; PC[7]                                                                                 ; clock        ; clock       ; 0.000        ; 0.056      ; 1.052      ;
; 0.857 ; RwEX_MEM[3]             ; mem_d~21                                                                              ; clock        ; clock       ; 0.000        ; 0.382      ; 1.383      ;
; 0.861 ; RwEX_MEM[6]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.356      ; 1.386      ;
; 0.863 ; PC[0]                   ; InIF_ID[0]                                                                            ; clock        ; clock       ; 0.000        ; 0.414      ; 1.421      ;
; 0.863 ; PC[1]                   ; PC[3]                                                                                 ; clock        ; clock       ; 0.000        ; 0.056      ; 1.063      ;
; 0.864 ; InEX_MEM[8]             ; InMEM_WB[8]                                                                           ; clock        ; clock       ; 0.000        ; 0.070      ; 1.078      ;
; 0.865 ; mem_d_rtl_0_bypass[23]  ; regs[11][3]                                                                           ; clock        ; clock       ; 0.000        ; 0.042      ; 1.051      ;
+-------+-------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock'                                                                                                                ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                                                                                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock ; Rise       ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock ; Rise       ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock ; Rise       ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock ; Rise       ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.941 ; 1.000        ; 2.941          ; Min Period ; clock ; Rise       ; R0ID_EX[0]                                                                            ;
; -1.941 ; 1.000        ; 2.941          ; Min Period ; clock ; Rise       ; R0ID_EX[1]                                                                            ;
; -1.941 ; 1.000        ; 2.941          ; Min Period ; clock ; Rise       ; R0ID_EX[2]                                                                            ;
; -1.941 ; 1.000        ; 2.941          ; Min Period ; clock ; Rise       ; R0ID_EX[3]                                                                            ;
; -1.941 ; 1.000        ; 2.941          ; Min Period ; clock ; Rise       ; R0ID_EX[4]                                                                            ;
; -1.941 ; 1.000        ; 2.941          ; Min Period ; clock ; Rise       ; R0ID_EX[5]                                                                            ;
; -1.941 ; 1.000        ; 2.941          ; Min Period ; clock ; Rise       ; R0ID_EX[6]                                                                            ;
; -1.941 ; 1.000        ; 2.941          ; Min Period ; clock ; Rise       ; R0ID_EX[7]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[0]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[10]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[12]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[13]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[14]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[1]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[2]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[3]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[4]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[5]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[6]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[8]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[9]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[0]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[10]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[12]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[13]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[14]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[1]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[2]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[3]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[4]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[5]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[6]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[8]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[9]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[0]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[10]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[12]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[13]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[14]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[1]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[2]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[3]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[4]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[5]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[6]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[8]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[9]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[0]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[10]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[11]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[12]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[13]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[14]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[15]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[1]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[2]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[3]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[4]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[8]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[9]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[0]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[1]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[2]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[3]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[4]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[5]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[6]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[7]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R0ID_EX[0]~_Duplicate_1                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R0ID_EX[1]~_Duplicate_1                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R0ID_EX[2]~_Duplicate_1                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R0ID_EX[3]~_Duplicate_1                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R0ID_EX[4]~_Duplicate_1                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R0ID_EX[5]~_Duplicate_1                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R0ID_EX[6]~_Duplicate_1                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R0ID_EX[7]~_Duplicate_1                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R1ID_EX[0]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R1ID_EX[1]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R1ID_EX[2]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R1ID_EX[3]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R1ID_EX[4]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R1ID_EX[5]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R1ID_EX[6]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R1ID_EX[7]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RwEX_MEM[0]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RwEX_MEM[1]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RwEX_MEM[2]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RwEX_MEM[3]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RwEX_MEM[4]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RwEX_MEM[5]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RwEX_MEM[6]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RwEX_MEM[7]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RwID_EX[0]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RwID_EX[1]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RwID_EX[2]                                                                            ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clock      ; 1.189 ; 1.382 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clock      ; -0.324 ; -0.543 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; R0_out[*]  ; clock      ; 5.928 ; 6.039 ; Rise       ; clock           ;
;  R0_out[0] ; clock      ; 5.423 ; 5.416 ; Rise       ; clock           ;
;  R0_out[1] ; clock      ; 5.583 ; 5.607 ; Rise       ; clock           ;
;  R0_out[2] ; clock      ; 5.928 ; 6.039 ; Rise       ; clock           ;
;  R0_out[3] ; clock      ; 5.162 ; 5.159 ; Rise       ; clock           ;
;  R0_out[4] ; clock      ; 5.214 ; 5.240 ; Rise       ; clock           ;
;  R0_out[5] ; clock      ; 5.503 ; 5.479 ; Rise       ; clock           ;
;  R0_out[6] ; clock      ; 5.921 ; 5.889 ; Rise       ; clock           ;
;  R0_out[7] ; clock      ; 5.146 ; 5.148 ; Rise       ; clock           ;
; R1_out[*]  ; clock      ; 5.695 ; 5.674 ; Rise       ; clock           ;
;  R1_out[0] ; clock      ; 5.584 ; 5.546 ; Rise       ; clock           ;
;  R1_out[1] ; clock      ; 5.147 ; 5.133 ; Rise       ; clock           ;
;  R1_out[2] ; clock      ; 5.237 ; 5.238 ; Rise       ; clock           ;
;  R1_out[3] ; clock      ; 5.404 ; 5.397 ; Rise       ; clock           ;
;  R1_out[4] ; clock      ; 5.108 ; 5.129 ; Rise       ; clock           ;
;  R1_out[5] ; clock      ; 5.695 ; 5.674 ; Rise       ; clock           ;
;  R1_out[6] ; clock      ; 5.610 ; 5.598 ; Rise       ; clock           ;
;  R1_out[7] ; clock      ; 5.578 ; 5.571 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; R0_out[*]  ; clock      ; 5.038 ; 5.040 ; Rise       ; clock           ;
;  R0_out[0] ; clock      ; 5.305 ; 5.297 ; Rise       ; clock           ;
;  R0_out[1] ; clock      ; 5.458 ; 5.480 ; Rise       ; clock           ;
;  R0_out[2] ; clock      ; 5.788 ; 5.894 ; Rise       ; clock           ;
;  R0_out[3] ; clock      ; 5.054 ; 5.051 ; Rise       ; clock           ;
;  R0_out[4] ; clock      ; 5.105 ; 5.129 ; Rise       ; clock           ;
;  R0_out[5] ; clock      ; 5.380 ; 5.357 ; Rise       ; clock           ;
;  R0_out[6] ; clock      ; 5.784 ; 5.752 ; Rise       ; clock           ;
;  R0_out[7] ; clock      ; 5.038 ; 5.040 ; Rise       ; clock           ;
; R1_out[*]  ; clock      ; 5.002 ; 5.022 ; Rise       ; clock           ;
;  R1_out[0] ; clock      ; 5.463 ; 5.425 ; Rise       ; clock           ;
;  R1_out[1] ; clock      ; 5.042 ; 5.028 ; Rise       ; clock           ;
;  R1_out[2] ; clock      ; 5.129 ; 5.130 ; Rise       ; clock           ;
;  R1_out[3] ; clock      ; 5.287 ; 5.279 ; Rise       ; clock           ;
;  R1_out[4] ; clock      ; 5.002 ; 5.022 ; Rise       ; clock           ;
;  R1_out[5] ; clock      ; 5.567 ; 5.545 ; Rise       ; clock           ;
;  R1_out[6] ; clock      ; 5.484 ; 5.472 ; Rise       ; clock           ;
;  R1_out[7] ; clock      ; 5.453 ; 5.446 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -2.352 ; -400.415          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.157 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -306.283                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                                                                            ;
+--------+---------------------------------------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                             ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -2.352 ; regs[12][0]                                                                           ; R1ID_EX[0]              ; clock        ; clock       ; 1.000        ; -0.243     ; 3.096      ;
; -2.329 ; InID_EX[3]                                                                            ; R1ID_EX[1]              ; clock        ; clock       ; 1.000        ; -0.259     ; 3.057      ;
; -2.277 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[1][2]              ; clock        ; clock       ; 1.000        ; -0.225     ; 3.039      ;
; -2.202 ; R0ID_EX[2]~_Duplicate_1                                                               ; InIF_ID[9]              ; clock        ; clock       ; 1.000        ; 0.172      ; 3.361      ;
; -2.195 ; InID_EX[0]                                                                            ; R1ID_EX[0]              ; clock        ; clock       ; 1.000        ; -0.252     ; 2.930      ;
; -2.178 ; R0ID_EX[3]~_Duplicate_1                                                               ; InIF_ID[9]              ; clock        ; clock       ; 1.000        ; 0.171      ; 3.336      ;
; -2.174 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[1][6]              ; clock        ; clock       ; 1.000        ; -0.225     ; 2.936      ;
; -2.173 ; regs[0][1]                                                                            ; R0ID_EX[1]              ; clock        ; clock       ; 1.000        ; -0.164     ; 2.881      ;
; -2.169 ; mem_d_rtl_0_bypass[7]                                                                 ; regs[1][6]              ; clock        ; clock       ; 1.000        ; -0.054     ; 3.102      ;
; -2.168 ; regs[0][7]                                                                            ; R1ID_EX[7]              ; clock        ; clock       ; 1.000        ; -0.225     ; 2.930      ;
; -2.168 ; mem_d_rtl_0_bypass[6]                                                                 ; regs[1][6]              ; clock        ; clock       ; 1.000        ; -0.054     ; 3.101      ;
; -2.153 ; regs[0][3]                                                                            ; R0ID_EX[3]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.252     ; 2.888      ;
; -2.121 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[1][4]              ; clock        ; clock       ; 1.000        ; -0.225     ; 2.883      ;
; -2.115 ; R0ID_EX[2]~_Duplicate_1                                                               ; InIF_ID[2]              ; clock        ; clock       ; 1.000        ; -0.027     ; 3.075      ;
; -2.115 ; R0ID_EX[2]~_Duplicate_1                                                               ; InIF_ID[10]             ; clock        ; clock       ; 1.000        ; -0.027     ; 3.075      ;
; -2.112 ; regs[14][3]                                                                           ; R0ID_EX[3]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.252     ; 2.847      ;
; -2.102 ; R0ID_EX[2]~_Duplicate_1                                                               ; InIF_ID[0]              ; clock        ; clock       ; 1.000        ; 0.172      ; 3.261      ;
; -2.102 ; R0ID_EX[2]~_Duplicate_1                                                               ; InIF_ID[13]             ; clock        ; clock       ; 1.000        ; 0.172      ; 3.261      ;
; -2.101 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[0][2]              ; clock        ; clock       ; 1.000        ; -0.050     ; 3.038      ;
; -2.101 ; R0ID_EX[2]~_Duplicate_1                                                               ; InIF_ID[3]              ; clock        ; clock       ; 1.000        ; 0.172      ; 3.260      ;
; -2.100 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[2][2]              ; clock        ; clock       ; 1.000        ; -0.033     ; 3.054      ;
; -2.100 ; regs[10][6]                                                                           ; R1ID_EX[6]              ; clock        ; clock       ; 1.000        ; -0.258     ; 2.829      ;
; -2.098 ; InID_EX[5]                                                                            ; R0ID_EX[3]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.043     ; 3.042      ;
; -2.098 ; mem_d_rtl_0_bypass[2]                                                                 ; regs[1][6]              ; clock        ; clock       ; 1.000        ; -0.054     ; 3.031      ;
; -2.096 ; R0ID_EX[2]~_Duplicate_1                                                               ; InIF_ID[14]             ; clock        ; clock       ; 1.000        ; 0.172      ; 3.255      ;
; -2.096 ; mem_d_rtl_0_bypass[3]                                                                 ; regs[1][6]              ; clock        ; clock       ; 1.000        ; -0.054     ; 3.029      ;
; -2.094 ; regs[14][6]                                                                           ; R0ID_EX[6]              ; clock        ; clock       ; 1.000        ; -0.164     ; 2.802      ;
; -2.091 ; R0ID_EX[3]~_Duplicate_1                                                               ; InIF_ID[2]              ; clock        ; clock       ; 1.000        ; -0.028     ; 3.050      ;
; -2.091 ; R0ID_EX[3]~_Duplicate_1                                                               ; InIF_ID[10]             ; clock        ; clock       ; 1.000        ; -0.028     ; 3.050      ;
; -2.089 ; InID_EX[3]                                                                            ; R1ID_EX[5]              ; clock        ; clock       ; 1.000        ; -0.259     ; 2.817      ;
; -2.084 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[2][5]              ; clock        ; clock       ; 1.000        ; -0.033     ; 3.038      ;
; -2.078 ; R0ID_EX[3]~_Duplicate_1                                                               ; InIF_ID[0]              ; clock        ; clock       ; 1.000        ; 0.171      ; 3.236      ;
; -2.078 ; R0ID_EX[3]~_Duplicate_1                                                               ; InIF_ID[13]             ; clock        ; clock       ; 1.000        ; 0.171      ; 3.236      ;
; -2.077 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[1][3]              ; clock        ; clock       ; 1.000        ; -0.225     ; 2.839      ;
; -2.077 ; R0ID_EX[3]~_Duplicate_1                                                               ; InIF_ID[3]              ; clock        ; clock       ; 1.000        ; 0.171      ; 3.235      ;
; -2.072 ; R0ID_EX[3]~_Duplicate_1                                                               ; InIF_ID[14]             ; clock        ; clock       ; 1.000        ; 0.171      ; 3.230      ;
; -2.068 ; InID_EX[2]                                                                            ; R1ID_EX[3]              ; clock        ; clock       ; 1.000        ; -0.052     ; 3.003      ;
; -2.065 ; regs[14][6]                                                                           ; R0ID_EX[6]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.252     ; 2.800      ;
; -2.049 ; R0ID_EX[0]~_Duplicate_1                                                               ; InIF_ID[9]              ; clock        ; clock       ; 1.000        ; 0.171      ; 3.207      ;
; -2.034 ; regs[0][1]                                                                            ; R0ID_EX[1]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.253     ; 2.768      ;
; -2.033 ; regs[0][6]                                                                            ; R1ID_EX[6]              ; clock        ; clock       ; 1.000        ; -0.226     ; 2.794      ;
; -2.033 ; mem_d_rtl_0_bypass[5]                                                                 ; regs[1][6]              ; clock        ; clock       ; 1.000        ; -0.054     ; 2.966      ;
; -2.030 ; RwEX_MEM[2]                                                                           ; InIF_ID[9]              ; clock        ; clock       ; 1.000        ; 0.162      ; 3.179      ;
; -2.029 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[3][5]              ; clock        ; clock       ; 1.000        ; -0.041     ; 2.975      ;
; -2.029 ; R0ID_EX[5]~_Duplicate_1                                                               ; InIF_ID[9]              ; clock        ; clock       ; 1.000        ; 0.171      ; 3.187      ;
; -2.029 ; InID_EX[2]                                                                            ; R1ID_EX[1]              ; clock        ; clock       ; 1.000        ; -0.052     ; 2.964      ;
; -2.020 ; mem_d_rtl_0_bypass[8]                                                                 ; regs[1][6]              ; clock        ; clock       ; 1.000        ; -0.054     ; 2.953      ;
; -2.019 ; regs[0][7]                                                                            ; R0ID_EX[7]              ; clock        ; clock       ; 1.000        ; -0.138     ; 2.753      ;
; -2.016 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[12][2]             ; clock        ; clock       ; 1.000        ; -0.033     ; 2.970      ;
; -2.009 ; R0ID_EX[2]~_Duplicate_1                                                               ; InIF_ID[1]              ; clock        ; clock       ; 1.000        ; -0.027     ; 2.969      ;
; -2.009 ; R0ID_EX[2]~_Duplicate_1                                                               ; InIF_ID[5]              ; clock        ; clock       ; 1.000        ; -0.027     ; 2.969      ;
; -2.009 ; InID_EX[0]                                                                            ; R1ID_EX[4]              ; clock        ; clock       ; 1.000        ; -0.259     ; 2.737      ;
; -2.006 ; RwEX_MEM[3]                                                                           ; InIF_ID[9]              ; clock        ; clock       ; 1.000        ; 0.162      ; 3.155      ;
; -2.005 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[14][3]             ; clock        ; clock       ; 1.000        ; -0.025     ; 2.967      ;
; -2.002 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[13][2]             ; clock        ; clock       ; 1.000        ; -0.019     ; 2.970      ;
; -1.995 ; regs[10][2]                                                                           ; R1ID_EX[2]              ; clock        ; clock       ; 1.000        ; -0.238     ; 2.744      ;
; -1.994 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[15][5]             ; clock        ; clock       ; 1.000        ; -0.022     ; 2.959      ;
; -1.994 ; InID_EX[3]                                                                            ; R1ID_EX[7]              ; clock        ; clock       ; 1.000        ; -0.259     ; 2.722      ;
; -1.991 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[2][3]              ; clock        ; clock       ; 1.000        ; -0.020     ; 2.958      ;
; -1.985 ; R0ID_EX[3]~_Duplicate_1                                                               ; InIF_ID[1]              ; clock        ; clock       ; 1.000        ; -0.028     ; 2.944      ;
; -1.985 ; R0ID_EX[3]~_Duplicate_1                                                               ; InIF_ID[5]              ; clock        ; clock       ; 1.000        ; -0.028     ; 2.944      ;
; -1.982 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[12][3]             ; clock        ; clock       ; 1.000        ; -0.023     ; 2.946      ;
; -1.982 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[13][4]             ; clock        ; clock       ; 1.000        ; -0.036     ; 2.933      ;
; -1.980 ; regs[0][3]                                                                            ; R0ID_EX[3]              ; clock        ; clock       ; 1.000        ; -0.164     ; 2.688      ;
; -1.979 ; InID_EX[4]                                                                            ; R0ID_EX[3]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.046     ; 2.920      ;
; -1.976 ; InID_EX[0]                                                                            ; R1ID_EX[2]              ; clock        ; clock       ; 1.000        ; -0.249     ; 2.714      ;
; -1.974 ; R0ID_EX[2]~_Duplicate_1                                                               ; InIF_ID[8]              ; clock        ; clock       ; 1.000        ; -0.026     ; 2.935      ;
; -1.973 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[15][4]             ; clock        ; clock       ; 1.000        ; -0.022     ; 2.938      ;
; -1.971 ; R0ID_EX[2]~_Duplicate_1                                                               ; InIF_ID[4]              ; clock        ; clock       ; 1.000        ; -0.026     ; 2.932      ;
; -1.969 ; R0ID_EX[2]~_Duplicate_1                                                               ; InIF_ID[6]              ; clock        ; clock       ; 1.000        ; -0.026     ; 2.930      ;
; -1.964 ; regs[2][2]                                                                            ; R1ID_EX[2]              ; clock        ; clock       ; 1.000        ; -0.241     ; 2.710      ;
; -1.962 ; R0ID_EX[0]~_Duplicate_1                                                               ; InIF_ID[2]              ; clock        ; clock       ; 1.000        ; -0.028     ; 2.921      ;
; -1.962 ; R0ID_EX[0]~_Duplicate_1                                                               ; InIF_ID[10]             ; clock        ; clock       ; 1.000        ; -0.028     ; 2.921      ;
; -1.961 ; mem_d_rtl_0_bypass[14]                                                                ; regs[1][6]              ; clock        ; clock       ; 1.000        ; -0.023     ; 2.925      ;
; -1.959 ; mem_d_rtl_0_bypass[1]                                                                 ; regs[1][6]              ; clock        ; clock       ; 1.000        ; -0.054     ; 2.892      ;
; -1.958 ; mem_d_rtl_0_bypass[15]                                                                ; regs[1][6]              ; clock        ; clock       ; 1.000        ; -0.023     ; 2.922      ;
; -1.957 ; regs[14][4]                                                                           ; R0ID_EX[4]              ; clock        ; clock       ; 1.000        ; -0.164     ; 2.665      ;
; -1.956 ; InID_EX[9]                                                                            ; RwID_EX[0]              ; clock        ; clock       ; 1.000        ; -0.243     ; 2.700      ;
; -1.950 ; R0ID_EX[3]~_Duplicate_1                                                               ; InIF_ID[8]              ; clock        ; clock       ; 1.000        ; -0.027     ; 2.910      ;
; -1.949 ; R0ID_EX[0]~_Duplicate_1                                                               ; InIF_ID[0]              ; clock        ; clock       ; 1.000        ; 0.171      ; 3.107      ;
; -1.949 ; R0ID_EX[0]~_Duplicate_1                                                               ; InIF_ID[13]             ; clock        ; clock       ; 1.000        ; 0.171      ; 3.107      ;
; -1.948 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[10][2]             ; clock        ; clock       ; 1.000        ; -0.036     ; 2.899      ;
; -1.948 ; R0ID_EX[0]~_Duplicate_1                                                               ; InIF_ID[3]              ; clock        ; clock       ; 1.000        ; 0.171      ; 3.106      ;
; -1.947 ; R0ID_EX[3]~_Duplicate_1                                                               ; InIF_ID[4]              ; clock        ; clock       ; 1.000        ; -0.027     ; 2.907      ;
; -1.946 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[7][2]              ; clock        ; clock       ; 1.000        ; -0.022     ; 2.911      ;
; -1.946 ; mem_d_rtl_0_bypass[4]                                                                 ; regs[1][6]              ; clock        ; clock       ; 1.000        ; -0.054     ; 2.879      ;
; -1.945 ; R0ID_EX[3]~_Duplicate_1                                                               ; InIF_ID[6]              ; clock        ; clock       ; 1.000        ; -0.027     ; 2.905      ;
; -1.944 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[0][6]              ; clock        ; clock       ; 1.000        ; -0.050     ; 2.881      ;
; -1.944 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[8][2]              ; clock        ; clock       ; 1.000        ; -0.030     ; 2.901      ;
; -1.943 ; RwEX_MEM[2]                                                                           ; InIF_ID[2]              ; clock        ; clock       ; 1.000        ; -0.037     ; 2.893      ;
; -1.943 ; RwEX_MEM[2]                                                                           ; InIF_ID[10]             ; clock        ; clock       ; 1.000        ; -0.037     ; 2.893      ;
; -1.943 ; R0ID_EX[0]~_Duplicate_1                                                               ; InIF_ID[14]             ; clock        ; clock       ; 1.000        ; 0.171      ; 3.101      ;
; -1.942 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[10][3]             ; clock        ; clock       ; 1.000        ; -0.036     ; 2.893      ;
; -1.942 ; R0ID_EX[5]~_Duplicate_1                                                               ; InIF_ID[2]              ; clock        ; clock       ; 1.000        ; -0.028     ; 2.901      ;
; -1.942 ; R0ID_EX[5]~_Duplicate_1                                                               ; InIF_ID[10]             ; clock        ; clock       ; 1.000        ; -0.028     ; 2.901      ;
; -1.939 ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; regs[15][6]             ; clock        ; clock       ; 1.000        ; -0.022     ; 2.904      ;
; -1.939 ; regs[5][5]                                                                            ; RwID_EX[5]              ; clock        ; clock       ; 1.000        ; -0.212     ; 2.714      ;
; -1.939 ; regs[14][3]                                                                           ; R0ID_EX[3]              ; clock        ; clock       ; 1.000        ; -0.164     ; 2.647      ;
; -1.939 ; mem_d_rtl_0_bypass[7]                                                                 ; regs[0][6]              ; clock        ; clock       ; 1.000        ; 0.121      ; 3.047      ;
; -1.938 ; mem_d_rtl_0_bypass[6]                                                                 ; regs[0][6]              ; clock        ; clock       ; 1.000        ; 0.121      ; 3.046      ;
+--------+---------------------------------------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                                                                            ;
+-------+-------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.157 ; InMEM_WB[4]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.236      ; 0.497      ;
; 0.172 ; InMEM_WB[11]            ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.236      ; 0.512      ;
; 0.187 ; R0ID_EX[4]~_Duplicate_1 ; R0ID_EX[4]~_Duplicate_1                                                               ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; R0ID_EX[7]~_Duplicate_1 ; R0ID_EX[7]~_Duplicate_1                                                               ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; R0ID_EX[0]~_Duplicate_1 ; R0ID_EX[0]~_Duplicate_1                                                               ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; InIF_ID[2]              ; InID_EX[2]                                                                            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; RwID_EX[3]              ; RwEX_MEM[3]                                                                           ; clock        ; clock       ; 0.000        ; 0.036      ; 0.314      ;
; 0.208 ; InMEM_WB[2]             ; mem_d_rtl_0_bypass[5]                                                                 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.329      ;
; 0.209 ; InMEM_WB[1]             ; mem_d_rtl_0_bypass[3]                                                                 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.330      ;
; 0.224 ; InEX_MEM[13]            ; InMEM_WB[13]                                                                          ; clock        ; clock       ; 0.000        ; 0.036      ; 0.344      ;
; 0.225 ; InMEM_WB[11]            ; mem_d_rtl_0_bypass[13]                                                                ; clock        ; clock       ; 0.000        ; 0.036      ; 0.345      ;
; 0.225 ; InMEM_WB[11]            ; mem_d_rtl_0_bypass[15]                                                                ; clock        ; clock       ; 0.000        ; 0.036      ; 0.345      ;
; 0.227 ; InEX_MEM[12]            ; InMEM_WB[12]                                                                          ; clock        ; clock       ; 0.000        ; 0.036      ; 0.347      ;
; 0.260 ; RwID_EX[0]              ; RwEX_MEM[0]                                                                           ; clock        ; clock       ; 0.000        ; 0.036      ; 0.380      ;
; 0.263 ; InMEM_WB[3]             ; mem_d_rtl_0_bypass[7]                                                                 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.384      ;
; 0.266 ; InEX_MEM[10]            ; InMEM_WB[10]                                                                          ; clock        ; clock       ; 0.000        ; 0.037      ; 0.387      ;
; 0.278 ; InMEM_WB[0]             ; mem_d_rtl_0_bypass[1]                                                                 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.399      ;
; 0.279 ; InID_EX[13]             ; InEX_MEM[13]                                                                          ; clock        ; clock       ; 0.000        ; 0.037      ; 0.400      ;
; 0.281 ; InEX_MEM[14]            ; InMEM_WB[14]                                                                          ; clock        ; clock       ; 0.000        ; 0.037      ; 0.402      ;
; 0.282 ; PC[2]                   ; InIF_ID[12]                                                                           ; clock        ; clock       ; 0.000        ; 0.036      ; 0.402      ;
; 0.285 ; InIF_ID[9]              ; InID_EX[9]                                                                            ; clock        ; clock       ; 0.000        ; 0.045      ; 0.414      ;
; 0.286 ; InMEM_WB[4]             ; mem_d_rtl_0_bypass[9]                                                                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.406      ;
; 0.288 ; InIF_ID[0]              ; InID_EX[0]                                                                            ; clock        ; clock       ; 0.000        ; 0.045      ; 0.417      ;
; 0.289 ; InIF_ID[3]              ; InID_EX[3]                                                                            ; clock        ; clock       ; 0.000        ; 0.045      ; 0.418      ;
; 0.293 ; InIF_ID[8]              ; InID_EX[8]                                                                            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.414      ;
; 0.294 ; InIF_ID[4]              ; InID_EX[4]                                                                            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; InIF_ID[6]              ; InID_EX[6]                                                                            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.415      ;
; 0.297 ; InEX_MEM[4]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.223      ; 0.624      ;
; 0.305 ; InID_EX[4]              ; InEX_MEM[4]                                                                           ; clock        ; clock       ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; PC[3]                   ; PC[3]                                                                                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.426      ;
; 0.310 ; PC[5]                   ; PC[5]                                                                                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.430      ;
; 0.310 ; PC[6]                   ; PC[6]                                                                                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.430      ;
; 0.311 ; PC[7]                   ; PC[7]                                                                                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; InID_EX[8]              ; InEX_MEM[8]                                                                           ; clock        ; clock       ; 0.000        ; 0.037      ; 0.432      ;
; 0.311 ; R0ID_EX[6]~_Duplicate_1 ; ulaEX_MEM[6]                                                                          ; clock        ; clock       ; 0.000        ; 0.224      ; 0.619      ;
; 0.318 ; PC[1]                   ; PC[1]                                                                                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.438      ;
; 0.322 ; PC[2]                   ; PC[2]                                                                                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.442      ;
; 0.323 ; PC[0]                   ; PC[0]                                                                                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.443      ;
; 0.326 ; R0ID_EX[5]~_Duplicate_1 ; ulaEX_MEM[5]                                                                          ; clock        ; clock       ; 0.000        ; 0.224      ; 0.634      ;
; 0.332 ; InIF_ID[10]             ; InID_EX[10]                                                                           ; clock        ; clock       ; 0.000        ; 0.038      ; 0.454      ;
; 0.341 ; RwEX_MEM[3]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.223      ; 0.668      ;
; 0.343 ; InMEM_WB[0]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.214      ; 0.661      ;
; 0.344 ; InMEM_WB[1]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.214      ; 0.662      ;
; 0.356 ; InEX_MEM[5]             ; InMEM_WB[15]                                                                          ; clock        ; clock       ; 0.000        ; 0.037      ; 0.477      ;
; 0.356 ; InMEM_WB[2]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.214      ; 0.674      ;
; 0.368 ; InMEM_WB[15]            ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.230      ; 0.702      ;
; 0.372 ; InID_EX[12]             ; InEX_MEM[12]                                                                          ; clock        ; clock       ; 0.000        ; 0.037      ; 0.493      ;
; 0.377 ; InIF_ID[1]              ; InID_EX[1]                                                                            ; clock        ; clock       ; 0.000        ; 0.038      ; 0.499      ;
; 0.390 ; InID_EX[14]             ; InEX_MEM[14]                                                                          ; clock        ; clock       ; 0.000        ; 0.028      ; 0.502      ;
; 0.390 ; InEX_MEM[2]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.233      ; 0.727      ;
; 0.393 ; InEX_MEM[1]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.233      ; 0.730      ;
; 0.397 ; RwID_EX[5]              ; RwEX_MEM[5]                                                                           ; clock        ; clock       ; 0.000        ; 0.027      ; 0.508      ;
; 0.405 ; PC[6]                   ; InIF_ID[12]                                                                           ; clock        ; clock       ; 0.000        ; 0.036      ; 0.525      ;
; 0.408 ; mem_d_rtl_0_bypass[27]  ; regs[7][5]                                                                            ; clock        ; clock       ; 0.000        ; 0.034      ; 0.526      ;
; 0.411 ; mem_d_rtl_0_bypass[31]  ; regs[1][7]                                                                            ; clock        ; clock       ; 0.000        ; 0.036      ; 0.531      ;
; 0.420 ; mem_d_rtl_0_bypass[19]  ; regs[7][1]                                                                            ; clock        ; clock       ; 0.000        ; 0.034      ; 0.538      ;
; 0.421 ; mem_d_rtl_0_bypass[25]  ; regs[7][4]                                                                            ; clock        ; clock       ; 0.000        ; 0.034      ; 0.539      ;
; 0.438 ; InEX_MEM[5]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.233      ; 0.775      ;
; 0.438 ; RwEX_MEM[2]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.224      ; 0.766      ;
; 0.440 ; RwEX_MEM[0]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.224      ; 0.768      ;
; 0.445 ; mem_d_rtl_0_bypass[31]  ; regs[15][7]                                                                           ; clock        ; clock       ; 0.000        ; 0.248      ; 0.777      ;
; 0.451 ; R0ID_EX[7]~_Duplicate_1 ; ulaEX_MEM[7]                                                                          ; clock        ; clock       ; 0.000        ; 0.224      ; 0.759      ;
; 0.453 ; R0ID_EX[4]~_Duplicate_1 ; ulaEX_MEM[5]                                                                          ; clock        ; clock       ; 0.000        ; 0.224      ; 0.761      ;
; 0.454 ; PC[3]                   ; PC[4]                                                                                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.574      ;
; 0.458 ; InMEM_WB[3]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.214      ; 0.776      ;
; 0.459 ; PC[5]                   ; PC[6]                                                                                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.579      ;
; 0.459 ; R0ID_EX[6]~_Duplicate_1 ; ulaEX_MEM[7]                                                                          ; clock        ; clock       ; 0.000        ; 0.224      ; 0.767      ;
; 0.459 ; RwEX_MEM[7]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.232      ; 0.795      ;
; 0.460 ; PC[0]                   ; InIF_ID[13]                                                                           ; clock        ; clock       ; 0.000        ; 0.250      ; 0.794      ;
; 0.460 ; PC[0]                   ; InIF_ID[14]                                                                           ; clock        ; clock       ; 0.000        ; 0.250      ; 0.794      ;
; 0.460 ; PC[1]                   ; InIF_ID[13]                                                                           ; clock        ; clock       ; 0.000        ; 0.250      ; 0.794      ;
; 0.462 ; PC[1]                   ; InIF_ID[14]                                                                           ; clock        ; clock       ; 0.000        ; 0.250      ; 0.796      ;
; 0.464 ; PC[0]                   ; InIF_ID[1]                                                                            ; clock        ; clock       ; 0.000        ; 0.043      ; 0.591      ;
; 0.466 ; mem_d_rtl_0_bypass[31]  ; regs[0][7]                                                                            ; clock        ; clock       ; 0.000        ; 0.219      ; 0.769      ;
; 0.466 ; PC[1]                   ; PC[2]                                                                                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.586      ;
; 0.467 ; R0ID_EX[3]~_Duplicate_1 ; ulaEX_MEM[5]                                                                          ; clock        ; clock       ; 0.000        ; 0.224      ; 0.775      ;
; 0.468 ; PC[6]                   ; PC[7]                                                                                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.588      ;
; 0.476 ; PC[0]                   ; PC[1]                                                                                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.596      ;
; 0.479 ; PC[0]                   ; PC[2]                                                                                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.599      ;
; 0.480 ; InEX_MEM[9]             ; InMEM_WB[9]                                                                           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.609      ;
; 0.481 ; PC[2]                   ; PC[3]                                                                                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.601      ;
; 0.484 ; PC[2]                   ; PC[4]                                                                                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.604      ;
; 0.485 ; R0ID_EX[5]~_Duplicate_1 ; ulaEX_MEM[6]                                                                          ; clock        ; clock       ; 0.000        ; 0.224      ; 0.793      ;
; 0.488 ; R0ID_EX[5]~_Duplicate_1 ; ulaEX_MEM[7]                                                                          ; clock        ; clock       ; 0.000        ; 0.224      ; 0.796      ;
; 0.488 ; RwEX_MEM[3]             ; mem_d_rtl_0_bypass[23]                                                                ; clock        ; clock       ; 0.000        ; 0.246      ; 0.818      ;
; 0.488 ; RwEX_MEM[6]             ; altsyncram:mem_d_rtl_0|altsyncram_aom1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.232      ; 0.824      ;
; 0.489 ; InEX_MEM[8]             ; InMEM_WB[8]                                                                           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.618      ;
; 0.490 ; R0ID_EX[3]~_Duplicate_1 ; ulaEX_MEM[3]                                                                          ; clock        ; clock       ; 0.000        ; 0.039      ; 0.613      ;
; 0.490 ; R0ID_EX[4]~_Duplicate_1 ; ulaEX_MEM[4]                                                                          ; clock        ; clock       ; 0.000        ; 0.039      ; 0.613      ;
; 0.491 ; R1ID_EX[7]              ; ulaEX_MEM[7]                                                                          ; clock        ; clock       ; 0.000        ; 0.231      ; 0.806      ;
; 0.494 ; PC[0]                   ; InIF_ID[0]                                                                            ; clock        ; clock       ; 0.000        ; 0.250      ; 0.828      ;
; 0.501 ; RwEX_MEM[3]             ; mem_d~21                                                                              ; clock        ; clock       ; 0.000        ; 0.232      ; 0.817      ;
; 0.502 ; RwID_EX[7]              ; RwEX_MEM[7]                                                                           ; clock        ; clock       ; 0.000        ; 0.027      ; 0.613      ;
; 0.508 ; InEX_MEM[6]             ; mem_d_rtl_0_bypass[14]                                                                ; clock        ; clock       ; 0.000        ; 0.029      ; 0.621      ;
; 0.508 ; R0ID_EX[7]~_Duplicate_1 ; R0ID_EX[7]                                                                            ; clock        ; clock       ; 0.000        ; 0.149      ; 0.534      ;
; 0.509 ; InEX_MEM[6]             ; InMEM_WB[11]                                                                          ; clock        ; clock       ; 0.000        ; 0.029      ; 0.622      ;
; 0.509 ; InEX_MEM[6]             ; mem_d_rtl_0_bypass[16]                                                                ; clock        ; clock       ; 0.000        ; 0.029      ; 0.622      ;
; 0.509 ; R0ID_EX[5]~_Duplicate_1 ; R0ID_EX[5]~_Duplicate_1                                                               ; clock        ; clock       ; 0.000        ; 0.036      ; 0.629      ;
; 0.512 ; mem_d_rtl_0_bypass[23]  ; regs[11][3]                                                                           ; clock        ; clock       ; 0.000        ; 0.030      ; 0.626      ;
; 0.516 ; R0ID_EX[4]~_Duplicate_1 ; ulaEX_MEM[6]                                                                          ; clock        ; clock       ; 0.000        ; 0.224      ; 0.824      ;
+-------+-------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock'                                                  ;
+--------+--------------+----------------+------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------+-------+------------+-------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[10]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[12]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[13]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[14]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[8]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InEX_MEM[9]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[10]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[12]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[13]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[14]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InID_EX[9]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[10]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[12]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[13]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[14]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InIF_ID[9]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[10]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[11]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[12]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[13]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[14]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[15]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[8]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InMEM_WB[9]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[2]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[3]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[4]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[5]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[6]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[7]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R0ID_EX[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R0ID_EX[0]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R0ID_EX[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R0ID_EX[1]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R0ID_EX[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R0ID_EX[2]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R0ID_EX[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R0ID_EX[3]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R0ID_EX[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R0ID_EX[4]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R0ID_EX[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R0ID_EX[5]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R0ID_EX[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R0ID_EX[6]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R0ID_EX[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R0ID_EX[7]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R1ID_EX[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R1ID_EX[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R1ID_EX[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R1ID_EX[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R1ID_EX[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R1ID_EX[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R1ID_EX[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; R1ID_EX[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RwEX_MEM[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RwEX_MEM[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RwEX_MEM[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RwEX_MEM[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RwEX_MEM[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RwEX_MEM[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RwEX_MEM[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RwEX_MEM[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RwID_EX[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RwID_EX[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RwID_EX[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RwID_EX[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RwID_EX[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RwID_EX[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RwID_EX[6]              ;
+--------+--------------+----------------+------------+-------+------------+-------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clock      ; 0.773 ; 1.030 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clock      ; -0.240 ; -0.522 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; R0_out[*]  ; clock      ; 3.787 ; 4.005 ; Rise       ; clock           ;
;  R0_out[0] ; clock      ; 3.363 ; 3.481 ; Rise       ; clock           ;
;  R0_out[1] ; clock      ; 3.479 ; 3.627 ; Rise       ; clock           ;
;  R0_out[2] ; clock      ; 3.787 ; 4.005 ; Rise       ; clock           ;
;  R0_out[3] ; clock      ; 3.211 ; 3.308 ; Rise       ; clock           ;
;  R0_out[4] ; clock      ; 3.248 ; 3.362 ; Rise       ; clock           ;
;  R0_out[5] ; clock      ; 3.400 ; 3.509 ; Rise       ; clock           ;
;  R0_out[6] ; clock      ; 3.670 ; 3.835 ; Rise       ; clock           ;
;  R0_out[7] ; clock      ; 3.205 ; 3.299 ; Rise       ; clock           ;
; R1_out[*]  ; clock      ; 3.549 ; 3.671 ; Rise       ; clock           ;
;  R1_out[0] ; clock      ; 3.448 ; 3.589 ; Rise       ; clock           ;
;  R1_out[1] ; clock      ; 3.175 ; 3.276 ; Rise       ; clock           ;
;  R1_out[2] ; clock      ; 3.251 ; 3.372 ; Rise       ; clock           ;
;  R1_out[3] ; clock      ; 3.351 ; 3.467 ; Rise       ; clock           ;
;  R1_out[4] ; clock      ; 3.189 ; 3.298 ; Rise       ; clock           ;
;  R1_out[5] ; clock      ; 3.549 ; 3.671 ; Rise       ; clock           ;
;  R1_out[6] ; clock      ; 3.483 ; 3.610 ; Rise       ; clock           ;
;  R1_out[7] ; clock      ; 3.447 ; 3.593 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; R0_out[*]  ; clock      ; 3.135 ; 3.227 ; Rise       ; clock           ;
;  R0_out[0] ; clock      ; 3.287 ; 3.401 ; Rise       ; clock           ;
;  R0_out[1] ; clock      ; 3.399 ; 3.542 ; Rise       ; clock           ;
;  R0_out[2] ; clock      ; 3.695 ; 3.904 ; Rise       ; clock           ;
;  R0_out[3] ; clock      ; 3.142 ; 3.234 ; Rise       ; clock           ;
;  R0_out[4] ; clock      ; 3.178 ; 3.287 ; Rise       ; clock           ;
;  R0_out[5] ; clock      ; 3.322 ; 3.427 ; Rise       ; clock           ;
;  R0_out[6] ; clock      ; 3.584 ; 3.742 ; Rise       ; clock           ;
;  R0_out[7] ; clock      ; 3.135 ; 3.227 ; Rise       ; clock           ;
; R1_out[*]  ; clock      ; 3.108 ; 3.207 ; Rise       ; clock           ;
;  R1_out[0] ; clock      ; 3.371 ; 3.508 ; Rise       ; clock           ;
;  R1_out[1] ; clock      ; 3.108 ; 3.207 ; Rise       ; clock           ;
;  R1_out[2] ; clock      ; 3.181 ; 3.299 ; Rise       ; clock           ;
;  R1_out[3] ; clock      ; 3.276 ; 3.388 ; Rise       ; clock           ;
;  R1_out[4] ; clock      ; 3.120 ; 3.226 ; Rise       ; clock           ;
;  R1_out[5] ; clock      ; 3.466 ; 3.584 ; Rise       ; clock           ;
;  R1_out[6] ; clock      ; 3.403 ; 3.525 ; Rise       ; clock           ;
;  R1_out[7] ; clock      ; 3.368 ; 3.508 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -5.104   ; 0.157 ; N/A      ; N/A     ; -3.000              ;
;  clock           ; -5.104   ; 0.157 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -926.057 ; 0.0   ; 0.0      ; 0.0     ; -306.283            ;
;  clock           ; -926.057 ; 0.000 ; N/A      ; N/A     ; -306.283            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clock      ; 1.288 ; 1.431 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clock      ; -0.240 ; -0.498 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; R0_out[*]  ; clock      ; 6.270 ; 6.432 ; Rise       ; clock           ;
;  R0_out[0] ; clock      ; 5.720 ; 5.769 ; Rise       ; clock           ;
;  R0_out[1] ; clock      ; 5.895 ; 5.963 ; Rise       ; clock           ;
;  R0_out[2] ; clock      ; 6.270 ; 6.432 ; Rise       ; clock           ;
;  R0_out[3] ; clock      ; 5.442 ; 5.500 ; Rise       ; clock           ;
;  R0_out[4] ; clock      ; 5.504 ; 5.548 ; Rise       ; clock           ;
;  R0_out[5] ; clock      ; 5.808 ; 5.824 ; Rise       ; clock           ;
;  R0_out[6] ; clock      ; 6.250 ; 6.304 ; Rise       ; clock           ;
;  R0_out[7] ; clock      ; 5.427 ; 5.488 ; Rise       ; clock           ;
; R1_out[*]  ; clock      ; 6.016 ; 6.071 ; Rise       ; clock           ;
;  R1_out[0] ; clock      ; 5.890 ; 5.923 ; Rise       ; clock           ;
;  R1_out[1] ; clock      ; 5.423 ; 5.440 ; Rise       ; clock           ;
;  R1_out[2] ; clock      ; 5.522 ; 5.573 ; Rise       ; clock           ;
;  R1_out[3] ; clock      ; 5.702 ; 5.751 ; Rise       ; clock           ;
;  R1_out[4] ; clock      ; 5.381 ; 5.399 ; Rise       ; clock           ;
;  R1_out[5] ; clock      ; 6.016 ; 6.071 ; Rise       ; clock           ;
;  R1_out[6] ; clock      ; 5.925 ; 5.970 ; Rise       ; clock           ;
;  R1_out[7] ; clock      ; 5.893 ; 5.952 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; R0_out[*]  ; clock      ; 3.135 ; 3.227 ; Rise       ; clock           ;
;  R0_out[0] ; clock      ; 3.287 ; 3.401 ; Rise       ; clock           ;
;  R0_out[1] ; clock      ; 3.399 ; 3.542 ; Rise       ; clock           ;
;  R0_out[2] ; clock      ; 3.695 ; 3.904 ; Rise       ; clock           ;
;  R0_out[3] ; clock      ; 3.142 ; 3.234 ; Rise       ; clock           ;
;  R0_out[4] ; clock      ; 3.178 ; 3.287 ; Rise       ; clock           ;
;  R0_out[5] ; clock      ; 3.322 ; 3.427 ; Rise       ; clock           ;
;  R0_out[6] ; clock      ; 3.584 ; 3.742 ; Rise       ; clock           ;
;  R0_out[7] ; clock      ; 3.135 ; 3.227 ; Rise       ; clock           ;
; R1_out[*]  ; clock      ; 3.108 ; 3.207 ; Rise       ; clock           ;
;  R1_out[0] ; clock      ; 3.371 ; 3.508 ; Rise       ; clock           ;
;  R1_out[1] ; clock      ; 3.108 ; 3.207 ; Rise       ; clock           ;
;  R1_out[2] ; clock      ; 3.181 ; 3.299 ; Rise       ; clock           ;
;  R1_out[3] ; clock      ; 3.276 ; 3.388 ; Rise       ; clock           ;
;  R1_out[4] ; clock      ; 3.120 ; 3.226 ; Rise       ; clock           ;
;  R1_out[5] ; clock      ; 3.466 ; 3.584 ; Rise       ; clock           ;
;  R1_out[6] ; clock      ; 3.403 ; 3.525 ; Rise       ; clock           ;
;  R1_out[7] ; clock      ; 3.368 ; 3.508 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; R0_out[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R0_out[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R0_out[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R0_out[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R0_out[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R0_out[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R0_out[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R0_out[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1_out[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1_out[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1_out[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1_out[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1_out[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1_out[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1_out[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1_out[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; R0_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.36 V              ; -0.00477 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-10 s                   ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.36 V             ; -0.00477 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-10 s                  ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.36 V              ; -0.0222 V           ; 0.073 V                              ; 0.035 V                              ; 3.97e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.36 V             ; -0.0222 V          ; 0.073 V                             ; 0.035 V                             ; 3.97e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00597 V          ; 0.081 V                              ; 0.031 V                              ; 5.3e-10 s                   ; 7.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00597 V         ; 0.081 V                             ; 0.031 V                             ; 5.3e-10 s                  ; 7.56e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; R0_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; R1_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; R1_out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; R1_out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0121 V           ; 0.274 V                              ; 0.034 V                              ; 3.18e-10 s                  ; 4.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0121 V          ; 0.274 V                             ; 0.034 V                             ; 3.18e-10 s                 ; 4.96e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 8874     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 8874     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 255   ; 255  ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 16    ; 16   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Wed Dec 04 21:30:46 2024
Info: Command: quartus_sta MIPS_Pipeline -c MIPS_Pipeline
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MIPS_Pipeline.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.104
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.104      -926.057 clock 
Info (332146): Worst-case hold slack is 0.320
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.320         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -297.224 clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.535
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.535      -808.989 clock 
Info (332146): Worst-case hold slack is 0.311
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.311         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -297.224 clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.352
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.352      -400.415 clock 
Info (332146): Worst-case hold slack is 0.157
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.157         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -306.283 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4595 megabytes
    Info: Processing ended: Wed Dec 04 21:30:48 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


