{"patent_id": "10-2022-0117116", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2024-0038376", "출원번호": "10-2022-0117116", "발명의 명칭": "반도체 소자", "출원인": "한국과학기술원", "발명자": "양희준"}}
{"patent_id": "10-2022-0117116", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "기판 상의 상변화 물질층;상기 상변화 물질층 상에 배치되어 상기 상변화 물질층 내 전하의 축적을 유도하는 게이트 전극; 및상기 상변화 물질층 상에서 게이트 전극을 사이에 두고 서로 이격되는 한 쌍의 소스/드레인 전극들을 포함하되,상기 상변화 물질층은 상기 게이트 전극에 전압이 인가됨에 따라 상기 전하의 축적에 의해 결정 구조가 변하는상변화 영역을 포함하는 반도체 소자."}
{"patent_id": "10-2022-0117116", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1항에 있어서,상기 상변화 물질층은 Mo1-xWxTe2을 포함하는 반도체 소자."}
{"patent_id": "10-2022-0117116", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 2항에 있어서,Mo1-xWxTe2에서 x는 0.05 이상, 0.15 이하인 반도체 소자."}
{"patent_id": "10-2022-0117116", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 1항에 있어서,상기 상변화 물질층은 상기 기판 상에 적층된 복수의 층으로 구성되고,상기 상변화 영역은 상기 복수의 층 중 최상층을 포함하는 반도체 소자."}
{"patent_id": "10-2022-0117116", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 1항에 있어서,상기 전하는 전자인 반도체 소자."}
{"patent_id": "10-2022-0117116", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제 1항에 있어서,상기 상변화 물질층의 두께는 2nm 이하인 반도체 소자."}
{"patent_id": "10-2022-0117116", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제 1항에 있어서,상기 게이트 전극은 상기 상변화 영역 상에 배치되는 반도체 소자."}
{"patent_id": "10-2022-0117116", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제 1항에 있어서,상기 상변화 영역은 상기 한 쌍의 소스/드레인 전극들 상으로 연장되는 반도체 소자."}
{"patent_id": "10-2022-0117116", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제 1항에 있어서,공개특허 10-2024-0038376-3-상기 상변화 영역의 폭은 상기 게이트 전극의 폭보다 큰 반도체 소자."}
{"patent_id": "10-2022-0117116", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제 1항에 있어서,상기 게이트 전극에 전압이 인가됨에 따라 상기 상변화 영역이 육방정계 구조에서 단사정계 구조로 변하는 반도체 소자."}
{"patent_id": "10-2022-0117116", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제 10항에 있어서,상기 게이트 전극에 전압이 제거되어도 상기 상변화 영역은 단사정계 구조를 유지하는 반도체 소자."}
{"patent_id": "10-2022-0117116", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제 1항에 있어서,상기 상변화 영역은 단사정계 구조를 가지고,상기 한 쌍의 소스/드레인 전극들은 상기 상변화 영역에 의해 서로 전기적으로 연결되는 반도체 소자."}
{"patent_id": "10-2022-0117116", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제 1항에 있어서,상기 한 쌍의 소스/드레인 전극들은 상기 상변화 영역에 접하고,상기 상변화 영역은 상기 한 쌍의 소스/드레인 전극들과 접하는 영역에서 단사정계 구조를 가지는 반도체 소자."}
{"patent_id": "10-2022-0117116", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제 1항에 있어서,상기 상변화 영역은 육방정계 구조를 가지고,상기 한 쌍의 소스/드레인 전극들은 서로 전기적으로 절연되는 반도체 소자."}
{"patent_id": "10-2022-0117116", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "기판 상의 상변화 물질층;상기 상변화 물질층 상에 배치되는 게이트 전극; 및상기 상변화 물질층 상에서 게이트 전극을 사이에 두고 서로 이격되는 한 쌍의 소스/드레인 전극들을 포함하되,상기 상변화 물질층은 단사정계 구조를 가지는 상변화 영역 및 육방정계 구조를 가지는 베이스 영역을 포함하는반도체 소자."}
{"patent_id": "10-2022-0117116", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제 15항에 있어서,상기 상변화 물질층은 Mo1-xWxTe2을 포함하는 반도체 소자."}
{"patent_id": "10-2022-0117116", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제 16항에 있어서,Mo1-xWxTe2에서 x는 0.05 이상, 0.15 이하인 반도체 소자."}
{"patent_id": "10-2022-0117116", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제 15항에 있어서,공개특허 10-2024-0038376-4-상기 한 쌍의 소스/드레인 전극들은 상기 상변화 영역 상에 배치되는 반도체 소자."}
{"patent_id": "10-2022-0117116", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제 15항에 있어서,상기 상변화 영역은 상기 게이트 전극과 베이스 영역의 사이에 개재되는 반도체 소자."}
{"patent_id": "10-2022-0117116", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제 15항에 있어서,상기 상변화 영역의 폭은 상기 게이트 전극의 폭보다 큰 반도체 소자."}
{"patent_id": "10-2022-0117116", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "반도체 소자는, 기판 상의 상변화 물질층; 상기 상변화 물질층 상에 배치되어 상기 상변화 물질층 내 전하의 축 적을 유도하는 게이트 전극; 및 상기 상변화 물질층 상에서 게이트 전극을 사이에 두고 서로 이격되는 한 쌍의 소스/드레인 전극들을 포함한다. 상기 상변화 물질층은 상기 게이트 전극에 전압이 인가됨에 따라 상기 전하의 축적에 의해 결정 구조가 변하는 상변화 영역을 포함한다."}
{"patent_id": "10-2022-0117116", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 반도체 소자에 관한 것으로, 상세하게는 상변화 물질층을 포함하는 반도체 소자에 관한 것이다."}
{"patent_id": "10-2022-0117116", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "현대 산업이 고도로 발전함에 따라, 반도체 소자의 고집적화 경향이 심화되고 있다. 특히 인공지능(AI), 머신러 닝과 같은 분야에 있어 인-메모리 컴퓨팅(in-memory computing)이 가능한 반도체 소자가 요구되며, 이를 위해 저전력으로 빠른 데이터 처리가 가능한 고집적 반도체 소자의 개발이 더욱 필요하다. 이러한 요구에 맞춰, 모트 전이(Mott transition) 및 비정질-결정형 전이 등과 같이 상변화를 활용한 반도체 소자에 관한 연구가 지속적으 로 이루어져 왔으나, 상변화 반도체 소자의 산업적 상용화를 위한 추가적인 연구 개발이 필요한 상황이다."}
{"patent_id": "10-2022-0117116", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명이 이루고자 하는 일 기술적 과제는 데이터의 저장 및 연산이 모두 가능한 반도체 소자를 제공하는데 있 다. 본 발명이 이루고자 하는 다른 기술적 과제는 전기적 특성이 향상된 반도체 소자를 제공하는데 있다. 본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 해당 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다."}
{"patent_id": "10-2022-0117116", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 발명에 따른 반도체 소자는, 기판 상의 상변화 물질층; 상기 상변화 물질층 상에 배치되어 상기 상변화 물질 층 내 전하의 축적을 유도하는 게이트 전극; 및 상기 상변화 물질층 상에서 게이트 전극을 사이에 두고 서로 이 격되는 한 쌍의 소스/드레인 전극들을 포함할 수 있다. 상기 상변화 물질층은 상기 게이트 전극에 전압이 인가 됨에 따라 상기 전하의 축적에 의해 결정 구조가 변하는 상변화 영역을 포함할 수 있다. 본 발명에 따른 반도체 소자는, 기판 상의 상변화 물질층; 상기 상변화 물질층 상에 배치되는 게이트 전극, 상 기 상변화 물질층 상에서 게이트 전극을 사이에 두고 서로 이격되는 한 쌍의 소스/드레인 전극들을 포함할 수 있다. 상기 상변화 물질층은 단사정계 구조를 가지는 상변화 영역 및 육방정계 구조를 가지는 베이스 영역을 포 함할 수 있다."}
{"patent_id": "10-2022-0117116", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명의 개념에 따르면, 본 발명의 반도체 소자 내 게이트 전극에 인가되는 전압을 제어함으로써 채널 영역 내 전하의 축적이 유도되고, 전하의 축적을 통해 채널 영역의 결정 구조가 변화하게 된다. 채널 영역의 결정 구 조의 변화로 인해 채널 영역의 전기 전도도가 변화하게 되고, 변화된 결정 구조는 게이트 전극 내 전압이 제거 되더라도 유지될 수 있다. 이를 통해, 본 발명의 개념에 따른 반도체 소자는 데이터의 저장 및 연산을 모두 수행할 수 있다. 또한, 채널 영역과 소스/드레인 전극들 사이의 컨택 저항을 개선함으로써, 반도체 소자의 전기적 특성이 향상될 수 있다."}
{"patent_id": "10-2022-0117116", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 본 발명의 실시예들에 따른 반도체 소자 및 그 특징에 관하여 상세히 설명하기로 한다. 도 1은 본 발명의 실시예들에 따른 반도체 소자를 나타내는 단면도이다. 도 1을 참조하면, 반도체 소자가 제공될 수 있다. 반도체 소자는 데이터를 저장하거나 데이터의 처리 및 연산을 수행할 수 있다. 일 예로, 반도체 소자는 데이터의 저장 및 연산을 모두 수행할 수 있는 멤트랜지스터일 수 있 다. 다만, 본 발명의 개념은 이에 제한되지 않는다. 반도체 소자는 기판, 상변화 물질층(PL), 게이트 전극(GE), 및 한 쌍의 소스/드레인 전극들(SD1, SD2)을 포함할 수 있다. 기판은 반도체 기판, 일 예로 실리콘 기판, 게르마늄 기판, 또는 실리콘-게르마늄 기판 또는 이들의 가능한 조합 중 적어도 하나를 포함할 수 있다. 기판은 다층 구조의 기판일 수 있다. 일 예로, 기판은 차례로 적층된 반도체 기판 및 절연 기판을 포함할 수 있다. 다만, 본 발명의 개념은 이에 제한되지 않는다. 상변화 물질층(PL)이 기판 상에 제공될 수 있다. 상변화 물질층(PL)은 기판의 적어도 일부를 덮을 수 있다. 본 발명의 개념에 따른 반도체 소자 내에서, 상변화 물질층(PL)은 일종의 채널 영역으로써 기능할 수 있 다. 상변화 물질층(PL)은 상변화 영역(PLa) 및 베이스 영역(PLb)을 포함할 수 있다. 상변화 영역(PLa)은 후술하 는 게이트 전극(GE)에 의해 결정 구조가 변하는 상변화 물질층(PL)의 일 영역일 수 있다. 상변화 영역(PLa)은 후술하는 게이트 전극(GE)에 인접할 수 있다. 베이스 영역(PLb)은 상변화 영역(PLa) 외의 상변화 물질층(PL)의 다른 일 영역일 수 있다. 상변화 영역(PLa)은 후술하는 게이트 전극(GE)과 베이스 영역(PLb)의 사이에 개재될 수 있다. 일 예로, 상변화 물질층(PL)의 전 영역은 상변화 영역(PLa)일 수 있다. 다시 말해, 상변화 물질층(P L)의 전 영역이 후술하는 게이트 전극(GE)에 의해 결정 구조가 변할 수 있고, 베이스 영역(PLb)은 제공되지 않 을 수 있다. 다만, 본 발명은 이에 제한되지 않는다. 상변화 물질층(PL)은 다형성의 특징을 가지는 물질을 포함할 수 있다. 예를 들어, 상변화 물질층(PL)은 Mo1- xWxTe2(이 때, 0<x<1)을 포함할 수 있다. 상변화 물질층(PL) 내 Mo1-xWxTe2의 x값은 각 영역 별로 서로 다를 수 있다. Mo1-xWxTe2는 x값(다시 말해, Mo 및 W의 함량비) 및 다른 외부 조건들에 따라 다양한 결정 구조를 가질 수 있다. 일 예로, Mo1-xWxTe2는 x값 및 내부 전하 밀도에 따라 다양한 결정 구조를 가질 수 있다. 이에 따라, Mo1- xWxTe2의 x값 및 내부 전하 밀도를 제어함으로써 채널 영역의 결정 구조가 제어될 수 있고, 결정 구조의 변화에따라 채널 영역의 특성이 조절될 수 있다. 일 예로, 상변화 물질층(PL) 내 적어도 일부의 영역에서 Mo1-xWxTe2의 x값은 0.05 이상, 0.15 이하일수 있다. 이 때, 상기 영역 내에서 전자 밀도 ne=1x1014cm-2를 기준으로 Mo1- xWxTe2의 결정 구조가 변화할 수 있다. 일 예로, 상변화 물질층(PL)은 육방정계 구조(hexagonal structure, 이하 2H 구조)를 가질 수 있다. 다른 예로, 상변화 물질층(PL)은 단사정계 구조(monoclinic structure, 이하 1T' 구조)를 가질 수 있다. 또 다른 예로, 상 변화 물질층(PL)은 2H 구조 및 1T' 구조를 동시에 가질 수 있다. 다만, 본 발명의 개념은 이에 제한되지 않는다. 상변화 물질층(PL) 내 결정 구조는(예를 들어, 상변화 영역(PLa) 내 결정 구조는) 후술하는 게이트 전 극(GE)에 의해 가역적으로 변할 수 있다. 상변화 물질층(PL)은 기판 상에서 복수의 층으로 적층된 물질 층일 수 있다. 상변화 영역(PLa)은 상변화 물질층(PL)의 복수의 층 중 최상층을 포함할 수 있다. 본 명세서에서, 상변화 물질층(PL) 중 최상층은 후술하는 게이트 전극(GE)에 가장 인접하는 물질 층을 의미할 수 있다. 복수의 층 중 최상층의 결정 구조는 후술하는 게 이트 전극(GE)에 의해 2H 구조 또는 1T' 구조로 변할 수 있다. 일 예로, 상변화 물질층(PL)의 적층 방향에 대한 두께는 2nm 이하일 수 있다. 상변화 물질층(PL)의 얇은 두께로 인해, 반도체 소자의 동작 시 에너지의 소모가 최소화될 수 있다. 게이트 절연패턴이 상변화 물질층(PL)과 후술하는 게이트 전극(GE)의 사이에 개재될 수 있다. 게이트 절연 패턴은 상변화 물질층(PL) 및 게이트 전극(GE)을 서로 이격시킬 수 있다. 게이트 절연패턴은 상변화 물질층(PL) 및 게이트 전극(GE)을 서로 절연시킬 수 있다. 게이트 절연패턴은, 일 예로, 실리콘 산화물, 실리콘 산화질화물 또는 고유전 물질 또는 이들의 가능한 조 합 중 적어도 하나를 포함할 수 있다. 고유전 물질은, 실리콘 산화물보다 유전상수가 높은 고유전율 물질을 포 함할 수 있다. 일 예로, 고유전율 물질은, 하프늄 산화물, 하프늄 실리콘 산화물, 하프늄 지르코늄 산화물, 하 프늄 탄탈 산화물, 란탄 산화물, 지르코늄 산화물, 지르코늄 실리콘 산화물, 탄탈 산화물, 티타늄 산화물, 바륨 스트론튬 티타늄 산화물, 바륨 티타늄 산화물, 스트론튬 티타늄 산화물, 리튬 산화물, 알루미늄 산화물, 납 스 칸듐 탄탈 산화물, 또는 납 아연 니오브산염 또는 이들의 가능한 조합 중 적어도 하나를 포함할 수 있다. 게이 트 절연패턴은, 다른 예로, 이온-젤(Ion-gel)을 포함할 수 있다. 이온-젤은 양이온 및 음이온을 포함할 수 있고, 이온 전도성을 가질 수 있다. 게이트 전극(GE)이 상변화 물질층(PL) 상에 배치될 수 있다. 게이트 전극(GE)은 상변화 물질층(PL)의 상변화 영 역(PLa) 상에 배치될 수 있다. 일 예로, 도 1에 도시된 바와 같이, 상변화 물질층(PL)이 평면 형태로 제공될 수 있고, 게이트 전극(GE)은 상변화 물질층(PL)의 상면 상에 배치될 수 있다. 다른 예로, 도시되지 않았지만, 상변 화 물질층(PL)은 리세스 영역을 포함할 수 있고, 게이트 전극(GE)은 리세스 영역 내에서 상변화 물질층(PL) 상 에 배치될 수 있다. 또 다른 예로, 도시되지 않았지만, 상변화 물질층(PL)의 일부가 위를 향해 돌출될 수 있고, 게이트 전극(GE)은 상변화 물질층(PL)의 돌출된 영역의 전면 상에 배치될 수 있다. 다만, 이는 예시적인 것에 불과하며, 본 발명의 개념은 이에 제한되지 않고, 게이트 전극(GE) 및 상변화 물질층(PL)의 형태는 다양하게 변 형될 수 있다. 게이트 전극(GE)은 상변화 물질층(PL) 내 적어도 일부의 영역에서 상변화 물질층(PL)의 결정 구조를 변화시킬 수 있다. 보다 자세하게는, 게이트 전극(GE)에 전압이 인가됨에 따라 상변화 물질층(PL)의 상변화 영역(PLa) 내 에서 전하(예를 들어, 전자)의 축적이 유도될 수 있고, 전하가 축적됨에 따라 상변화 영역(PLa)의 결정 구조가 변할 수 있다. 이 때, 게이트 전극(GE) 및 상변화 물질층(PL)은 게이트 절연패턴에 의해 서로 절연될 수 있고, 이로 인해, 게이트 전극(GE)에 전압이 인가되더라도, 전류의 흐름 없이 상변화 영역(PLa) 내에서 전하가 축적될 수 있다. 일 예로, 상변화 영역(PLa)의 결정 구조는 전하의 축적에 따라 2H 구조 또는 1T' 구조로 변할 수 있다. 보다 자 세하게는, 상변화 영역(PLa)이 2H 구조를 가질 때 게이트 전극(GE) 내 임계 전압 이상의 양의 전압이 인가되는 경우(즉, 상변화 영역(PLa) 내 일정 수준 이상의 전자가 축적되는 경우), 상변화 영역(PLa)의 결정 구조는 1T' 구조로 변할 수 있다. 이후, 게이트 전극(GE) 내 전압이 제거되더라도(다시 말해, 전압이 0V가 되더라도), 상변 화 영역(PLa)은 1T' 구조를 유지할 수 있다. 이와 반대로, 상변화 영역(PLa)이 1T' 구조를 가질 때 게이트 전극 (GE) 내 임계 전압보다 낮은 음의 전압이 인가되는 경우, 상변화 영역(PLa)의 결정 구조는 2H 구조로 변할 수 있다. 이후, 게이트 전극(GE) 내 전압이 제거되더라도, 상변화 영역(PLa)은 2H 구조를 유지할 수 있다.게이트 전극(GE)의 전압에 의해 상변화 영역(PLa)의 결정 구조가 변하는 동안, 베이스 영역(PLb)의 결정 구조는 유지될 수 있다. 일 예로, 게이트 전극(GE)의 전압이 변하더라도 베이스 영역(PLb)의 결정 구조는 2H 구조로 유 지될 수 있다. 다른 예로, 게이트 전극(GE)의 전압이 변하더라도 베이스 영역(PLb)의 결정 구조는 1T' 구조로 유지될 수 있다. 이에 따라, 상변화 영역(PLa)은 전압의 변화에 따라 베이스 영역(PLb)과 동일한 결정 구조 또 는 다른 결정 구조를 가질 수 있다. 일 예로, 상변화 영역(PLa) 및 베이스 영역(PLb)은 모두 2H 구조를 가질 수 있다. 다른 예로, 상변화 영역(PLa)은 1T' 구조를 가질 수 있고, 베이스 영역(PLb)은 2H 구조를 가질 수 있다. 상변화 영역(PLa)의 결정 구조가 2H 구조인 경우, 상변화 영역(PLa)의 물질은 반도체의 성질을 가질 수 있다. 상변화 영역(PLa)의 결정 구조가 1T' 구조인 경우, 상변화 영역(PLa)의 물질은 금속과 같은 수준의 높은 전기 전도성을 가질 수 있다. 이에 따라, 게이트 전극(GE)에 인가되는 전압을 제어함으로써, 상변화 영역(PLa) 내 전 기 전도성이 조절될 수 있다. 상변화 영역(PLa)의 폭(W1)은 게이트 전극(GE2)의 폭보다 클 수 있다. 이 때, 폭은 후술하는 한 쌍의 소스/드레 인 전극들(SD1, SD2)이 서로 이격된 방향을 따라 측정한 폭일 수 있다. 게이트 전극(GE)은, 예를 들어, 도핑된 반도체(ex, 도핑된 실리콘 등), 금속(ex, 텅스텐, 구리, 알루미늄, 금, 크롬 등), 도전성 금속질화물(ex, 질화티타늄, 질화탄탈늄 등) 또는 전이금속(ex, 티타늄, 탄탈늄 등) 또는 이 들의 가능한 조합 중 적어도 하나를 포함할 수 있다. 한 쌍의 소스/드레인 전극들(SD1, SD2)이 상변화 물질층(PL) 상에 배치될 수 있다. 한 쌍의 소스/드레인 전극들 (SD1, SD2)은 제1 소스/드레인 전극(SD1) 및 제2 소스/드레인 전극(SD2)을 포함할 수 있다. 한 쌍의 소스/드레 인 전극들(SD1, SD2)은 게이트 전극(GE)을 사이에 두고 서로 이격될 수 있다. 한 쌍의 소스/드레인 전극들(SD1, SD2)은 상변화 물질층(PL) 중 상변화 영역(PLa) 상에 배치될 수 있다. 상변화 영역(PLa)은 한 쌍의 소스/드레인 전극들(SD1, SD2) 상으로(예를 들어, 한 쌍의 소스/드레인 전극들(SD1, SD2) 의 하면들 상으로) 연장될 수 있다. 일 예로, 한 쌍의 소스/드레인 전극들(SD1, SD2)은 상변화 영역(PLa)에 접 할 수 있다. 한 쌍의 소스/드레인 전극들(SD1, SD2)은 상변화 영역(PLa)에 의해 서로 전기적으로 연결 또는 절연될 수 있다. 일 예로, 상변화 영역(PLa)이 1T' 구조를 가지는 경우, 한 쌍의 소스/드레인 전극들(SD1, SD2)은 상변화 영역 (PLa)에 의해 서로 전기적으로 연결될 수 있다. 이 경우, 상변화 영역(PLa)이 한 쌍의 소스/드레인 전극들(SD1, SD2) 상으로(예를 들어, 한 쌍의 소스/드레인 전극들(SD1, SD2)의 하면들 상으로) 연장될 수 있고, 상변화 영역 (PLa)은 한 쌍의 소스/드레인 전극들(SD1, SD2)과 접하는 영역에서 1T' 구조를 가질 수 있다. 높은 전기 전도도 를 가지는 1T' 구조의 특성으로 인해, 한 쌍의 소스/드레인 전극들(SD1, SD2)과 상변화 영역(PLa) 사이(다시 말 해, 한 쌍의 소스/드레인 전극들(SD1, SD2)과 채널 영역 사이)의 컨택 저항이 감소할 수 있다. 그 결과, 반도체 소자의 전기적 특성이 향상될 수 있다. 다른 예로, 상변화 영역(PLa)이 2H 구조를 가지는 경우, 한 쌍의 소스/ 드레인 전극들(SD1, SD2)은 상변화 영역(PLa)에 의해 서로 전기적으로 절연될 수 있다. 본 발명의 개념에 따르면, 게이트 전극(GE)에 인가되는 전압을 제어함으로써 채널 영역 내(예를 들어, 상변화 영역(PLa) 내) 전하의 축적이 유도되고, 전하의 축적을 통해 채널 영역의 결정 구조가 변화하게 된다. 채널 영 역의 결정 구조의 변화로 인해 채널 영역의 전기 전도도가 변화하게 되고, 변화된 결정 구조는 게이트 전극(GE) 내 전압이 제거되더라도 유지될 수 있다. 이를 통해, 본 발명의 개념에 따른 반도체 소자는 데이터의 저장 및 연산을 모두 수행할 수 있다. 도 2a 내지 도 2c는 도 1의 P1에 대응하는 도면들로, 게이트 전극 내 전압 인가 사이클에 따른 상변화 물질층의 결정 구조 변화를 나타내는 확대도들이다. 도 2a 내지 도 2c를 참조하면, 제1 전압(VG1)이 게이트 전극(GE)에 반복적으로 인가됨으로써, 상변화 영역(PLa) 내 전하가 축적될 수 있다. 일정한 전압 범위 내에서 제1 전압(VG1)의 값의 증감이 반복되도록 제어할 수 있으 며, 본 명세서에서는 전압 값 변화의 최소 반복 주기를 1 사이클(cycle)로 정의한다. 일 예로, 후술하는 도 7a 내지 도 7c에 도시된 바와 같이, 제1 전압(VG1)은 제1 구간(S1), 제2 구간(S2), 제3 구간(S3) 및 제4 구간(S 4)을 따라 증감을 반복할 수 있고, 제1 내지 제4 구간들(S1, S2, S3, S4)은 제1 전압(VG1)의 1 사이클을 구성할 수 있다. 이 때, 축적된 전하는 전자일 수 있다. 게이트 전극(GE)에서 제1 전압(VG1) 사이클의 반복 이후, 임계 값 이상의 제1 전압(VG1)이 인가되는 경우, 상변 화 영역(PLa)의 적어도 일부의 결정 구조는 전자의 축적으로 인해 변할 수 있다. 일 예로, 제1 전압(VG1) 사이 클의 반복 이후, 임계 값 이상의 제1 전압(VG1)이 인가됨에 따라, 상변화 영역(PLa)의 적어도 일부의 결정 구조 가 2H 구조에서 1T' 구조로 변할 수 있다. 이 때, 1T' 구조로 변한 상변화 영역(PLa)의 일 영역을 제1 영역 (PLa_1)으로 정의할 수 있고, 2H 구조를 유지하는 상변화 영역(PLa)의 나머지 영역을 제2 영역(PLa_2)으로 정의 할 수 있다. 제1 전압(VG1)이 반복적으로 인가될수록, 제1 영역(PLa_1)의 범위가 확장될 수 있다. 보다 자세하게는, 도 2a를 참조하면, 게이트 전극(GE)에 제1 전압(VG1)이 X 사이클만큼 인가된 이후, 임계 값 이상의 제1 전압(VG1)을 인가했을 때, 1T' 구조를 가지는 제1 영역(PLa_1) 및 2H 구조를 가지는 제2 영역 (PLa_2)이 제공될 수 있다. 제1 소스/드레인 전극(SD1)은 제1 영역(PLa_1)과 이격될 수 있고, 제2 영역(PLa_2) 상에 제공될 수 있다. 일 예로, 제1 영역(PLa_1)은 게이트 전극(GE)과 수직적으로 중첩할 수 있다. 도 2b를 참조하면, 게이트 전극(GE)에 제1 전압(VG1)이 Y 사이클만큼 인가된 이후(Y>X), 임계 값 이상의 제1 전 압(VG1)을 인가했을 때, 1T' 구조를 가지는 제1 영역(PLa_1) 및 2H 구조를 가지는 제2 영역(PLa_2)이 제공될 수 있다. 이 때, 도 2a에 비해 제1 영역(PLa_1)이 제1 소스/드레인 전극(SD1)에 가까워질 수 있다. 다시 말해, 제1 전압(VG1)의 사이클이 더 반복됨에 따라, 제1 영역(PLa_1)이 제1 소스/드레인 전극(SD1)에 인접한 영역까지 더 확장될 수 있다. 이에 따라, 제2 영역(PLa_2)은 더 축소될 수 있다. 도 2c를 참조하면, 게이트 전극(GE)에 제1 전압(VG1)이 Z 사이클만큼 인가된 이후(Z>Y), 임계 값 이상의 제1 전 압(VG1)을 인가했을 때, 상변화 영역(PLa)의 전 영역이 제1 영역(PLa_1)으로 이루어질 수 있다. 다시 말해, 상 변화 영역(PLa)의 전 영역의 결정 구조가 1T' 구조일 수 있다. 이에 따라, 제1 소스/드레인 전극(SD1)은 제1 영 역(PLa_1) 상에(다시 말해, 1T' 구조의 상변화 영역(PLa) 상에) 배치될 수 있다. 결과적으로, 제1 전압(VG1)의 반복적인 인가를 통해 1T' 구조의 상변화 영역(PLa)이 제1 소스/드레인 전극(SD1)과 전기적으로 연결될 수 있고, 상변화 영역(PLa)과 제1 소스/드레인 전극(SD1) 사이의 컨택 저항이 개선될 수 있다. 이후 본 명세서에서는, 도 2a 내지 도 2c에 도시된 바와 같이, 상변화 영역(PLa) 내에서 상변화가 일어나는 제1 영역(PLa_1)이 확장될 수 있도록, 제1 전압(VG1)을 복수 회의 사이클로 인가하는 행위를 포밍 프로세스(forming process)라 지칭한다. 도 3은 Mo1-xWxTe2에서 결정 구조 및 전자 밀도 별 W 함량에 따른 격자 구조 에너지를 나타낸 그래프이다. 도 3을 참조하면, 각 전자 밀도에서 1T' 구조의 Mo1-xWxTe2가 가지는 격자 구조 에너지에서 2H 구조의 Mo1- xWxTe2가 가지는 격자 구조 에너지를 뺀 값이 그래프에 도시되었다. 본 명세서에서, 격자 구조 에너지는 원자들 이 결정 구조를 형성하기 위해 가지는 단위 유닛 당 에너지로 정의될 수 있다. 결정 구조 별 W 함량에 따른 격 자 구조 에너지는 0K 온도를 기준으로 제1 원리 밀도범함수이론(first-principles density functional theory) 계산에 의해 수행되었다. 전자가 도핑되지 않은 경우, 1T' 구조의 격자 구조 에너지는, x가 0 내지 0.15인 구간에서 2H 구조의 격자 구조 에너지보다 크다. 다시 말해, 전자가 도핑되지 않은 1T' 구조는 x가 0 내지 0.15일 때 2H 구조보다 불안정한 상 태를 가지게 된다. 전자 밀도 ne=9x1013cm-2로 도핑된 경우, 1T' 구조의 격자 구조 에너지는, x가 0 내지 약 0.13인 구간에서 2H 구 조의 격자 구조 에너지보다 높고, x가 약 0.13보다 큰 구간에서 2H 구조의 격자 구조 에너지보다 낮다. 다시 말 해, 전자 밀도 ne=9x1013cm-2로 도핑된 1T' 구조는, x가 0 내지 약 0.13일 때 2H 구조보다 불안정한 상태를 가지 고, x가 약 0.13보다 클 때는 2H 구조보다 안정한 상태를 가진다. 전자 밀도 ne=2x1014cm-2로 도핑된 경우, 1T' 구조의 격자 구조 에너지는, x가 0 내지 약 0.04인 구간에서 2H 구 조의 격자 구조 에너지보다 높고, x가 약 0.04보다 큰 구간에서 2H 구조의 격자 구조 에너지보다 낮다. 다시 말 해, 전자 밀도 ne=2x1014cm-2로 도핑된 1T' 구조는 x가 0 내지 약 0.04일 때 2H 구조보다 불안정한 상태를 가지 고, x가 약 0.04보다 클 때는 2H 구조보다 안정한 상태를 가진다.결과적으로, 전자 밀도 및 W 함량을 조절함으로써, 안정된 Mo1-xWxTe2의 도 4는 Mo1-xWxTe2에서 전자 밀도 및 W 함량에 따른 결정 구조를 나타내는 그래프이다. 도 4를 참조하면, x 값이 증가할수록, Mo1-xWxTe2는 낮은 전자 밀도에서 1T' 구조를 가질 수 있다. 일 예로, w=0.09일 때, 전자 밀도 ne=1x1014cm-2를 기준으로 Mo1-xWxTe2는 2H 구조 또는 1T' 구조를 가질 수 있다. 도 5는 실험예 1에 따른 반도체 소자를 개략적으로 나타낸 도면이다. 이하에서, 본 발명의 일 실시예를 구현한 실험예 1을 통해, 본 발명의 개념에 따른 반도체 소자 및 그 특징에 관하여 더욱 상세히 설명한다. (실험예 1) 도 5를 참조하면, 반도체 기판 및 반도체 기판 상의 유전체 기판을 포함하는 기판이 준비 되었다. 반도체 기판은 실리콘 기판이고, 유전체 기판은 실리콘 산화물 기판이다. 기판 상에 상 변화 영역(PLa) 및 베이스 영역(PLb)을 포함하는 상변화 물질층(PL)이 형성되었다. 상변화 물질층(PL)은 Mo0.91W0.09Te2을 복수의 층으로 구성하였다. 게이트 전극(GE) 및 한 쌍의 소스/드레인 전극들(SD1, SD2)이 상변화 물질층(PL) 상에 배치되었다. 게이트 전극(GE) 및 한 쌍의 소스/드레인 전극들(SD1, SD2)은 크롬 및 금의 다층 구조로 구성되었다. 이온-젤이 게이트 전극(GE)과 상변화 물질층(PL)의 사이에 형성되었다. 이온-젤 은 N, N-diethyl-N- (2-methoxyethyl)-N-methylammonium bis-(trifluoromethylsulfonyl)-imide (DEMETFSI)을 포함한다. 패시베이션막이 한 쌍의 소스/드레인 전극들(SD1, SD2)을 덮고, 한 쌍의 소스/드레인 전극들 (SD1, SD2)이 이온-젤로부터 이격되도록 하였다. 패시베이션막은 PMMC(polymethyl methacrylate)로 구성되었다. 상변화 물질층(PL) 내 전하의 축적을 유도하기 위해, 게이트 전극(GE)에 제1 전압(VG1)을 인가해주었다. 실험에 따라 반도체 기판에 대해 제2 전극(GE2)을 인가함으로써 상변화 물질층(PL) 하부에서의 전하의 축적도 유 도하였다. 도 6은 실험예 1의 게이트 전극 내 인가 전압에 따른 상변화 물질층에서의 라만 스펙트럼을 나타내는 그래프이 다. 도 6을 참조하면, 포밍 프로세스의 완료 이후, 제1 전압(VG1)이 0V 내지 5V로 인가되었을 때 상변화 물질층(P L)의 라만 스펙트럼이 도시되어 있다. 제1 전압(VG1)이 0V 내지 2V로 인가되는 경우 2H 구조에 해당하는 시프트 값이 확인되지만, 1T' 구조에 해당하는 시프트 값은 확인되지 않는다. 제1 전압(VG1)이 3V 내지 5V로 인가되는 경우 2H 구조 및 1T' 구조에 해당하는 시프트 값이 확인된다. 이를 통해, 포밍 프로세스의 완료 이후, 상변화 물질층(PL)의 적어도 일부(예를 들어, 상변화 영역(PLa)의 제1 영역(PLa_1))가 게이트 전극(GE)에 인가되는 전 압에 따라 2H 구조에서 1T' 구조로 변한다는 것이 확인된다. 도 7a 내지 도 7c는 실험예 1의 게이트 전극 내 전압 인가 사이클에 따른 전류의 이력 곡선을 나타내는 그래프 이다. 도 7a 내지 도 7c를 참조하면, 제1 전압(VG1)의 사이클 횟수에 따라, 한 쌍의 소스/드레인 전극(SD1, SD2)과 상 변화 물질층(PL) 사이의 전류 이력 곡선이 달라짐을 확인할 수 있다. 이 때, 측정된 전류 값은 한 쌍의 소스/드 레인 전극(SD1, SD2) 사이에 전압을 인가함으로써 발생된 전류 값이고, 제1 전압(VG1)의 변화와 무관하게 한 쌍 의 소스/드레인 전극(SD1, SD2)에는 일정한 전압이 인가되었다. 제1 전압(VG1)은 제1 구간(S1), 제2 구간(S2), 제3 구간(S3) 및 제4 구간(S4)을 따라 증감을 반복하였고, 제1 전압(VG1)의 1 사이클은 제1 내지 제4 구간들 (S1, S2, S3, S4)로 이루어졌다. 제1 구간(S1)은 0V에서 양의 전압으로 제1 전압(VG1)의 절댓값이 증가하는 구 간이다. 제2 구간(S2)은 양의 전압에서 0V로 제1 전압(VG1)의 절댓값이 감소하는 구간이다. 제3 구간(S3)은 0V 에서 음의 전압으로 제1 전압(VG1)의 절댓값이 증가하는 구간이다. 제4 구간(S4)은 음의 전압에서 0V로 제1 전압(VG1)의 절댓값이 감소하는 구간이다. 도 7a를 참조하면, 제1 전압(VG1)의 첫번째 사이클이 진행되는 경우, 제1 전압(VG1)의 절댓값이 증가할수록 전 류가 증가하고(S1, S3), 제1 전압(VG1)의 절댓값이 감소할수록 전류가 감소한다(S2, S4). 제1 및 제2 구간들 (S1, S2)에서 동일한 제1 전압(VG1)에 따른 전류 값이 서로 유사하고, 제3 및 제4 구간들(S3, S4)에서 동일한 제1 전압(VG1)에 따른 전류 값이 서로 유사하게 나타난다. 이는 첫번째 사이클이 진행되는 경우(다시 말해, 포 밍 프로세스가 진행되지 않은 경우), 제1 전압(VG1)이 증가함에 따라 전하의 축적이 유도되어 전류가 증가하지 만, 상변화로 인한 전기 전도도의 변화는 없기 때문이다. 도 7b를 참조하면, 제1 전압(VG1)의 열번째 사이클이 진행되는 경우, 제1 및 제2 구간들(S1, S2)에서 동일한 제 1 전압(VG1)에 따른 전류 값이 서로 다르게 나타난다. 이는 제1 구간(S1)에서 전압 값이 증가함에 따라 상변화 영역(PLa)의 일부가 결정 구조가 2H 구조에서 1T' 구조로 변하였고, 이후 제2 구간(S2)에서 전압 값이 감소하더 라도 1T' 구조가 유지되기 때문이다. 최종적으로 전압 값이 0V까지 감소되어도, 상변화 영역(PLa)은 1T' 구조를 포함하게 된다. 이로 인해, 동일한 제1 전압(VG1) 값이 제공되더라도, 제1 구간(S1)보다 제2 구간(S2)에서 전류 값이 높게 나타난다. 이 때, 제1 구간(S1)은 임계 전압(Vc)을 전후로 A 구간(S1a) 및 B 구간(S1b)으로 나뉠 수 있다. 임계 전압(Vc) 은 제1 구간(S1) 내에서 제1 전압(VG1)이 증가함에 따라 전류 값이 급격하게 상승하는 순간의 전압 값으로 정의 된다. 상변화 영역(PLa)은 임계 전압(Vc)보다 낮은 전압의 A 구간(S1a)에서 2H 구조를 가지고, B 구간(S1b)에서 전압이 점점 증가할수록 1T' 구조로 점점 변하게 된다. 이로 인해, B 구간(S1b)에서는 전자의 축적뿐 아니라 상 변화로 인한 전기 전도도의 증가가 반영되고, 그 결과, A 구간(S1a)에 비해 B 구간(S1b)에서 상대적으로 급격한 전류 증가가 나타난다. 이후, 제3 및 제4 구간들(S3, S4)이 진행되면서, 상변화 영역(PLa) 내 전자 밀도가 감소하고, 이로 인해, 상변 화 영역(PLa) 내 1T' 구조들은 다시 2H 구조로 변하게 된다. 이 때, 제1 구간(S1)에서 전자의 축적으로 인해 상 변화 영역(PLa)의 결정 구조가 2H 구조에서 1T' 구조로 변하는 것과 달리, 음의 전압이 인가되어 정공이 축적되 더라도 2H 구조의 상변화 영역(PLa)은 1T' 구조로 변하지는 않는다. 이로 인해, 제3 및 제4 구간들(S3, S3)에서 동일한 제1 전압(VG1)에 따른 전류 값이 서로 유사하게 나타난다. 도 7c를 참조하면, 제1 전압(VG1)의 스무번째 사이클이 진행되는 경우, 도 7b와 마찬가지로 제1 및 제2 구간들 (S1, S2)에서 동일한 제1 전압(VG1)에 따른 전류 값이 서로 다르게 나타난다. 다만, A 구간(S1a) 및 B 구간 (S1b)에서 제1 전압(VG1)에 따른 전류 증가의 기울기 차이가, 도 7b에 비해 더욱 급격하게 나타난다. 또한, 제2 구간(S2)에서 제1 전압(VG1)이 0V임에도 불구하고, 전류 값이 일반적인 금속과 유사한 10-6A 수준을 유지한다. 이는, 도 7b에 비해 더 많은 사이클을 진행함으로써(즉, 포밍 프로세스가 진행됨으로써), 상변화 영역(PLa) 내 더 넓은 영역에서 1T' 구조로의 상변화가 진행되기 때문이다. 이로 인해, 도 7c의 B 구간(S1b)과 도 7b의 B 구 간(S1b)을 비교했을 때, 같은 제1 전압(VG1) 값에서 도 7c의 전류 값이 더 크게 나타나게 된다. 또한 제2 구간 (S2)에서 제1 전압(VG1)이 0V일 때도, 1T' 구조의 전기 전도도로 인해 높은 전류 값을 나타낸다. 추가적으로 사 이클을 반복함에 따라, 제1 영역(PLa_1)이 확장됨으로써 상변화 영역(PLa)과 제1 소스/드레인 전극(SD1) 사이의 컨택 저항이 낮아져 전류 값이 증가할 수 있다. 도 8은 실험예 1의 제1 및 제2 전압들에 따른 전류의 이력 곡선을 나타내는 그래프이다. 도 8을 참조하면, 포밍 프로세스의 완료 이후, 제1 및 제2 전압들(VG1, VG2)에 따른 전류의 이력 곡선이 나타난 다. 제2 전압(VG2)은 반도체 기판에 인가하는 일종의 백 게이트(back gate) 전압이다. 제2 전압(VG2)이 0V 에서 60V까지 증가함에 따라, 제1 전압(VG1)의 임계 전압(Vc)이 감소하는 경향이 나타난다. 이를 활용해, 제2 전압(VG2) 값을 조절함으로써 상변화가 발생하는 임계 전압(Vc) 값을 필요한 수준으로 조절할 수 있다. 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니며, 본 발명의 요지를 벗어 나지 않는 범위 내에서 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 청구범위는 다른 실시 상태도 포 함하는 것으로 해석되어야 할 것이다. 부호의 설명100, 300: 기판 SD1, SD2: 소스/드레인 전극 GE: 게이트 전극 PL: 상변화 물질층 PLa: 상변화 영역 PLb: 베이스 영역"}
{"patent_id": "10-2022-0117116", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 발명의 실시예들에 따른 반도체 소자를 나타내는 단면도이다. 도 2a 내지 도 2c는 도 1의 P1에 대응하는 도면들로, 게이트 전극 내 전압 인가 사이클에 따른 상변화 물질층의 결정 구조 변화를 나타내는 확대도들이다. 도 3은 Mo1-xWxTe2에서 결정 구조 및 전자 밀도 별 W 함량에 따른 격자 구조 에너지를 나타낸 그래프이다. 도 4는 Mo1-xWxTe2에서 전자 밀도 및 W 함량에 따른 결정 구조를 나타내는 그래프이다. 도 5는 실험예 1에 따른 반도체 소자를 개략적으로 나타낸 도면이다. 도 6은 실험예 1의 게이트 전극 내 인가 전압에 따른 상변화 물질층에서의 라만 스펙트럼을 나타내는 그래프이 다. 도 7a 내지 도 7c는 실험예 1의 게이트 전극 내 전압 인가 사이클에 따른 전류의 이력 곡선을 나타내는 그래프 이다. 도 8은 실험예 1의 제1 및 제2 전압들에 따른 전류의 이력 곡선을 나타내는 그래프이다."}
