## 硬件部分

硬件部分实现使用 Verilog、SystemVerilog 等硬件描述语言实现基于 RISC-V 指令集(version20191213)的五级流水线CPU架构。

整体系统架构：
![alt text](image.png)

在能正常执行指令的情况下实现下列功能的优化和添加：

  功能实现包括：
  - 流水线 CPU 中的停顿（stall）和转发（forwarding）处理

    stall指的是流水线CPU在运行过程中在出现寄存器赋值不及时或相互冲突时，通过让后续指令暂停执行直到前方指令执行结束来使得后续指令正常运行的一种方法。本项目中由于指令之间是顺序执行，故只存在RAW（读后写），即后继指令需要读取一个寄存器的值，而前驱指令尚未将结果写回该寄存器。

    本项目中采用
  - 特权指令处理（CSR 寄存器流水线）
    
  - 基于分支历史表（BHT）和分支目标缓冲区（BTB）的动态分支预测
    
  - 二路组相连缓存（Cache）
    
  - 内存管理单元（MMU），实现虚实地址翻译和访问权限控制
    