## ๐ง ุฃููุงู: ูุนูู ุฅูู Multi-Cycle MIPS Processorุ

ุงููุนุงูุฌ (Processor) ุงููู ุจูููุฐ ุชุนูููุงุช MIPS ุจูุนุฏูู ุจุนุฏุฉ ูุฑุงุญู ุฃุณุงุณูุฉ:

![image](https://github.com/user-attachments/assets/d7eecd76-cd12-444d-89e1-c8e01b78d043)

1. **Instruction Fetch (IF)** โ ุฌูุจ ุงูุชุนูููุฉ ูู ุงูุฐุงูุฑุฉ.
2. **Instruction Decode (ID)** โ ูู ุดูุฑุฉ ุงูุชุนูููุฉ ูุชุฌููุฒ ุงูุจูุงูุงุช.
3. **Execute (EX)** โ ุชูููุฐ ุงูุนูููุฉ (ุฒู ุฌูุนุ ุทุฑุญุ ููุงุฑูุฉ).
4. **Memory Access (MEM)** โ ูุฑุงุกุฉ ุฃู ูุชุงุจุฉ ูู ุงูุฐุงูุฑุฉ.
5. **Write Back (WB)** โ ูุชุงุจุฉ ุงููุงุชุฌ ูู ุงูุฑูุฌุณุชุฑ.

ูู **Multi-Cycle Processor**ุ ูู ุฎุทูุฉ ูู ุฏูู ุจุชุชููุฐ ูู **ุฏูุฑุฉ ุณุงุนุฉ (Clock Cycle) ูุฎุชููุฉ**ุ ูุด ูู ููุณ ุงูุฏูุฑุฉ. ุฏู ุจูุฏู ุงููุนุงูุฌ ูุฑููุฉ ุฃูุชุฑ ููููู ุงููุฏุฑ ููุงุฑูุฉ ุจู Single-Cycle.

---

## ๐งฉ ุซุงููุงู: ุงููุนุงูุฌ ุฏู ุจูุชููู ูู ุฅููุ (ุฃุฌุฒุงุก ุฑุฆูุณูุฉ)

- **Registers File** โ ููุงู ุชุฎุฒูู ุงูุจูุงูุงุช ุงููุคูุชุฉ (ุงูุฑูุฌุณุชุฑุงุช).
- **ALU** โ ูุญุฏุฉ ุงูุญุณุงุจ ูุงูููุทู.
- **Shifter** โ ูุญุฏุฉ ุงูุฅุฒุงุญุฉ (Shift left / right).
- **Sign Extension** โ ุชุญููู ุงูุฃุฑูุงู ุงูุตุบูุฑุฉ (16-bit) ูู 32-bit ูุน ุงูุญูุงุธ ุนูู ุงูุฅุดุงุฑุฉ.
- **MUX (Multiplexer)** โ ูุฎุชุงุฑ ูุง ุจูู ูุฏุฎูุงุช ูุฎุชููุฉ ุญุณุจ ุฅุดุงุฑุฉ ุชุญูู.
- **Memory** โ ุฐุงูุฑุฉ ุงูุชุนูููุงุช ู ุงูุจูุงูุงุช.
- **Control Unit** โ ูุญุฏุฉ ุงูุชุญููุ ุชุญุฏุฏ ุฅุดุงุฑุงุช ุงูุชุญูู ูู ูู Cycle.
- **Program Counter (PC)** โ ูุนุฏ ูุคุดุฑ ููุชุนูููุงุช.

---

## ๐ฏ ุซุงูุซุงู: ุฏูุฑู (Person 2) โ ุฅูู ุงูุฃุฌุฒุงุก ุงููู ูุณุคููุฉ ุนููุงุ

### 1. **ALU (Arithmetic Logic Unit)**

- ูุณุคููุฉ ุนู ุชูููุฐ ุงูุนูููุงุช ุงูุญุณุงุจูุฉ (ุฌูุนุ ุทุฑุญุ and, orุ ููุงุฑูุฉุ ...).
- ุจูุฌูููุง ูุฏุฎููู ูุชููุฐ ุงูุนูููุฉ ุญุณุจ `ALU Control`.

ูุงุฒู ุชุชุนููู:
- ุฅุฒุงู ุชุจูู ALU ูู VHDL ุฃู ุฃู ูุบุฉ ูุตู ุนุชุงุฏูุฉ.
- ุงูุนูููุงุช ุงููู ูุงุฒู ุชุฏุนูููุง ุญุณุจ ISA ุจุชุงุนุฉ MIPS (ูุซูุงู: add, sub, and, or, slt, ...).
- ุฅุฒุงู ุชุฑุณูููุง ุจุงุณุชุฎุฏุงู ูุฎุทุท ุจูุงุจุงุช ููุทููุฉ.

---

### 2. **Shifter**

- ุจุชููู ุงูุจูุงูุงุช ูููู ุฃู ูุณุงุฑ (logical shift ุฃู arithmetic shift).
- ูููุฉ ูู ุจุนุถ ุชุนูููุงุช MIPS ุฒู `sll`ุ `srl`.

ูุงุฒู ุชุชุนููู:
- ุงููุฑู ุจูู ุฃููุงุน ุงูุดูุชุงุช.
- ุฅุฒุงู ุชุนููู ูุญุฏุฉ ุฅุฒุงุญุฉ parameterized ูู VHDL ุฃู ุจูุงุจุงุช ููุทููุฉ.

---

### 3. **Sign Extension**

- ููุง ุงูุชุนูููุฉ ูููู ูููุง Immediate (ุนุฏุฏ 16-bit)ุ ูุงุฒู ููุฏู ูู 32-bit ูุน ุงูุญูุงุธ ุนูู ุงูุฅุดุงุฑุฉ.
- ูุซุงู: `addi $t1, $t2, -3` โ ุงูู -3 ููุง 16 ุจุชุ ููุฏูุง ูู 32 ุจุช.

ูุงุฒู ุชุชุนููู:
- ุฅุฒุงู ุชุนููู Extend ูู 16-bit ูุบุงูุฉ 32-bit ูุน ุงูุญูุงุธ ุนูู ุงูุฅุดุงุฑุฉ.
- ุจุชุณุชุฎุฏู ุบุงูุจุงู ุงูุจุช ุฑูู 15 (ุฃุนูู ุจุช ูู ุงูุฑูู) ุนุดุงู ูุนุฑู ุฅุฐุง ูุงู ููุฌุจ ููุง ุณุงูุจ.

---

### 4. **MUX (Multiplexer)**

- ุจูุณุชุฎุฏู ูุงุฎุชูุงุฑ ูุฏุฎู ูู ูุฏุฎููู ุฃู ุฃูุชุฑ ุจูุงุกู ุนูู ุฅุดุงุฑุฉ ุชุญูู.
- ูุซุงู: ALU ุชุงุฎุฏ ุงููุฏุฎู ุงูุชุงูู ูู register ููุง immediateุ ููุง ูุญุชุงุฌ MUX.

ูุงุฒู ุชุชุนููู:
- ููุฑุฉ ุงูู MUX ูุฃููุงุนูุง (2-to-1, 4-to-1).
- ุฅุฒุงู ุชูุชุจููุง ุจูุบุฉ VHDL ุฃู ุชุฑุณูููุง ุจุงูุจูุงุจุงุช.

---

## ๐ ูุญุชุงุฌ ุชุชุนูู ุฅูู ุนุดุงู ุชููุฐู ุดุบูู ูููุณุ

### ูุงุฒู ุชูููู ูุงููุฉ:
1. **ูุนูุงุฑูุฉ MIPS ISA** โ ูุฎุตูุตุงู ุงูุชุนูููุงุช ุงููู ุชุณุชุฎุฏู ALUุ Shifterุ Immediate.
2. **Digital Design Basics** โ ุจูุงุจุงุช ููุทููุฉุ multiplexersุ addersุ shifters.
3. **VHDL ุฃู Verilog** โ ูู ูุชุนููู ุงูุชุตููู ุนููู ุนูู FPGA ุฃู ุชุญูููู.
4. **Data Path Design** โ ุฅุฒุงู ุงูุฃุฌุฒุงุก ุฏู ุชุชูุตู ุจุจุนุถ ุฏุงุฎู ุงููุนุงูุฌ.

---

## ๐ ูุตุงุฏุฑ ูููู ุชุจุฏุฃู ูููุง:

- ูุชุงุจ: *Computer Organization and Design* by Patterson & Hennessy.
- ููุฑุณุงุช ุนูู YouTube:
  - Neso Academy โ ุดุฑุญ ุงูู MIPS ูุงูู datapath ููุชุงุฒ.
  - Coursera: "Digital Systems: From Logic Gates to Processors".
- ููุงูุน:
  - https://www.coursera.org/learn/computer-organization
  - https://www.geeksforgeeks.org/computer-organization-and-architecture/

---

ุงููุฑู ุจูู **Single-Cycle** ู **Multi-Cycle** ุจูููู ูู ุทุฑููุฉ ุชูููุฐ ุงูุชุนูููุงุช ุฏุงุฎู ุงููุนุงูุฌุ ูุฏู ุจูุฃุซุฑ ุนูู ุงูุฃุฏุงุกุ ุงูููุงุกุฉุ ูุชุนููุฏ ุงูุชุตููู. ุฎูููู ุฃูุถุญูู ุจุดูู ูุจุณุท:

![image](https://github.com/user-attachments/assets/d657e66f-8c97-4776-815a-c63fddc791bb)

---

## ๐ ุฃููุงู: Single-Cycle Processor

### โ ุงูููุฑุฉ:
- ูู ุชุนูููุฉ (Instruction) ุจุชุชููุฐ **ูู ุฏูุฑุฉ ุณุงุนุฉ ูุงุญุฏุฉ (1 Clock Cycle)**.
- ุงูุฏูุฑุฉ ุฏู ูุงุฒู ุชููู **ุทูููุฉ ุจูุง ููู ุงูููุงูุฉ** ุนุดุงู ุชุฎููุต ุฃุตุนุจ ุชุนูููุฉ.

### ๐ ูุซุงู:
ูู ุนูุฏู ุชุนูููุฉ `lw` (load word) ุจุชุญุชุงุฌ:
- ุฌูุจ ุชุนูููุฉ
- ูู ุงูุดูุฑุฉ
- ุญุณุงุจ ุนููุงู
- ูุฑุงุกุฉ ูู ุงูุฐุงูุฑุฉ
- ูุชุงุจุฉ ูู register

ูู ุฏู ูุงุฒู ูุชู ูู **ููุณ ุฏูุฑุฉ ุงูุณุงุนุฉ**. ุจุงูุชุงููุ ุจุงูู ุงูุชุนูููุงุช (ุฒู `add`) ุงููู ุฃุณูู ูุชุถุทุฑ ุชุณุชูู ููุณ ุงูููุชุ ูุฏู ุจูุจูู **ูุฏุฑ ุฒููู**.

### โด๏ธ ุงููููุฒุงุช:
- ุจุณูุท ูู ุงูุชุตููู.
- ูู ุชุนูููุฉ ุชุงุฎุฏ ููุณ ุงูููุช.

### โ ุงูุนููุจ:
- ุงูุฏูุฑุฉ ูุงุฒู ุชููู ุทูููุฉ ุฌุฏูุง ูุงุณุชูุนุงุจ ุฃุตุนุจ ุชุนูููุฉ โ ุฏู ุจูุจุทูุฃ ุจุงูู ุงูุชุนูููุงุช.
- ุบูุฑ ูุนุงู ูู ุญูุซ ุงูุณุฑุนุฉ ูุงูุทุงูุฉ.

---

## โ๏ธ ุซุงููุงู: Multi-Cycle Processor

### โ ุงูููุฑุฉ:
- ูู ุชุนูููุฉ ุจุชุชูุณู ุฅูู **ูุฑุงุญู (ูุซู IF, ID, EX, MEM, WB)**.
- ูู ูุฑุญูุฉ ุชุงุฎุฏ **ุฏูุฑุฉ ูุงุญุฏุฉ ููุท**.
- ููู ุชุนูููุฉ ูููู ุชุงุฎุฏ **3 ุฅูู 5 ุฏูุฑุงุช** ุญุณุจ ุชุนููุฏูุงุ ูุด ูููุง ูุชุณุงููุฉ.

### ๐ ูุซุงู:
- `add` โ ุชุงุฎุฏ 4 ุฏูุฑุงุช (IF โ ID โ EX โ WB)
- `lw` โ ุชุงุฎุฏ 5 ุฏูุฑุงุช (IF โ ID โ EX โ MEM โ WB)

ูุนูู ุงููุนุงูุฌ ุจูููู ุงูุชุนูููุฉ ุนูู ูุฑุงุญูุ ูุฏู ูุฎูู ูู ุฏูุฑุฉ ูุตูุฑุฉ ููุญุฏุฏุฉ.

### โด๏ธ ุงููููุฒุงุช:
- ุฃูุชุฑ ููุงุกุฉ (ูููุด ูุฏุฑ).
- ูู ูุฑุญูุฉ ุจุณูุทุฉ ูุณุฑูุนุฉ.
- ูููู ุฅุนุงุฏุฉ ุงุณุชุฎุฏุงู ูุญุฏุงุช ุฒู ุงูู ALU ูู ุฃูุชุฑ ูู ูุฑุญูุฉ.

### โ ุงูุนููุจ:
- ุงูุชุตููู ุฃุนูุฏ.
- ูุญุชุงุฌ ูุญุฏุฉ ุชุญูู ูุชูุฏูุฉ (Finite State Machine) ูุชูููุฏ ุฅุดุงุฑุงุช ุงูุชุญูู ุงูููุงุณุจุฉ ููู Cycle.

---

## ๐ ููุงุฑูุฉ ุณุฑูุนุฉ:

| ุงูููุงุฑูุฉ            | Single-Cycle               | Multi-Cycle                  |
|---------------------|----------------------------|------------------------------|
| ุนุฏุฏ ุงูุฏูุฑุงุช ููู ุชุนูููุฉ | 1                          | 3 ุฅูู 5 (ุญุณุจ ุงูุชุนูููุฉ)      |
| ุทูู ุฏูุฑุฉ ุงูุณุงุนุฉ       | ุทููู ุฌุฏูุง                  | ูุตูุฑ                         |
| ุงูุฃุฏุงุก               | ุฃุจุทุฃ ูุณุจููุง (ุจุณุจุจ ุงููุฏุฑ)    | ุฃุณุฑุน (ุฃููุฃ)                  |
| ุงูุชุนููุฏ ูู ุงูุชุตููู    | ุจุณูุท                        | ุฃุนูุฏ                        |
| ุงุณุชุฎุฏุงู ุงููุญุฏุงุช      | ุบูุฑ ูุดุชุฑู                   | ูุดุชุฑู (ุชูููุฑ ูู ุงููุงุฑุฏููุฑ)   |

---

## ๐ก ุงูุฎูุงุตุฉ:
- **Single-Cycle** ููุงุณุจ ููุชุตูููุงุช ุงูุชุนููููุฉ ุฃู ุงูุจุณูุทุฉ.
- **Multi-Cycle** ุฃูุซุฑ ูุงูุนูุฉ ููุนุงููุฉุ ูููุณุชุฎุฏู ูู ุงููุนุงูุฌุงุช ุงููุนููุฉ ุบุงูุจูุง.

---
