---
title: "CPU（中央处理器）"
create_date: 2021-11-09 08:00:00 +0800
date: 2022-05-07 08:00:00 +0800
tags: computer-science hardware
comment: false
show_author_profile: true
show_subscribe: false
---

- CPU（central processing unit、中央处理单元）
  - arithmetic unit（运算器）
    - ALU（Arithmetic and Logic Unit、算术逻辑单元）
      - arithmetic unit（算术单元）
        - half adder（半加器）
        - full adder（全加器）
        - 8-bit ripple carry adder（8 位行波进位加法器）
        - carry look ahead adder（超前进位加法器）
      - logic unit（逻辑单元）
    - AC（累加寄存器）
    - DR（数据缓冲寄存器）
    - PSW（状态条件寄存器）
  - control unit（控制器）
    - IR（指令寄存器）
    - PC（程序计数器）
    - AR（地址寄存器）
    - ID（指令译码器）
  - register（寄存器）
  - CPU cache（CPU 高速缓存）
    - locality（局部性原理）
      - temporal locality（时间局部性原理）
      - spatial locality（空间局部性原理）
    - cache line、cache block（缓存块）
    - L1 Cache（一级缓存）
      - I-Cache（指令缓存）
      - D-Cache（数据缓存）
    - L2 Cache（二级缓存）
    - L3 Cache（三级缓存）
    - cache hit（缓存命中）
    - cache miss（缓存未命中）
    - cache hit rate（缓存命中率）
    - cache coherence（缓存一致性）
      - write through（写直达）
      - write back（写回）
    - 多核心缓存一致性
      - wreite propagation（写传播）
        - bus snooping（总线嗅探）
      - transaction serialization（事务串形化）
        - MESI 协议
- program（程序）
  - CPU 执行时间
    - number of machine cycle（机器周期数）
      - number of instruction（指令数）
      - CPI（cycles per instruction、指令平均时钟周期数）
    - clock cycle（时钟周期）
- instruction（指令）
- instruction cycle（指令周期）
  - IF（instruction fetch、取指令）
  - ID（instruction decode、指令译码）
  - EX（execute、执行指令）
- machine cycle（机器周期）
- clock（时钟）
  - clock rate（时钟频率）
  - clock cycle（时钟周期）
  - overclocking（超频）
  - underclocking（降频）
  - dynamic frequency scaling（动态频率调整）
- instruction pipeline（指令流水线）
  - dependencies（依赖性）
  - dynamically reorder（动态排序）
  - out-of-order execution（乱序执行）
  - branch prediction（分支预测）
  - speculative execution（推测执行）
- superscalar processors（超标量处理器）
- multi-core processors（多核处理器）
- multiple independent CPU（多个独立 CPU）

### CPU

CPU 是计算机的核心，负责执行程序。

运算器和控制器组成 CPU 的核心部分。其他部分还有寄存器、CPU Cache（CPU 高速缓存）、总线等。

CPU 的强大之处在于 programmable（可编程的），如果写入不同的指令，就会执行不同的任务。

### 运算器

运算器执行所有的算数和逻辑运算并进行逻辑测试，如与、或、非等。

运算器由 ALU（算术逻辑单元）、AC（累加寄存器）、DR（数据缓冲寄存器）、PSW（状态条件寄存器） 等组成。

- ALU：对数据的算数和逻辑运算。
- AC：运算结果或者源操作数的存放区。
- DR：暂时存放内存的指令或数据。
- PSW：保存指令运行结果的条件码，如溢出标志。

#### ALU

ALU 由算术单元和逻辑单元组成。

ALU 一般都会支持的 8 个操作：

- add（加法）
- add with carry（带进位的加法）
- subtract（减法）
- subtract with borrow（带借位的减法）
- negate（取消）
- increment（增量、+1）
- decrement（减量、-1）
- pass through（数字无改变通过）

简单的 ALU 没有乘法和除法，乘法就是多次加法。高级的 ALU 有专门做乘法的算术单元。

ALU 需要三个输入：两个数据，一个操作代码。操作代码用于指示 ALU 做什么操作。

ALU 有多个输出：一个数据输出；多个 flag（标志）输出。

ALU 的标志输出有很多。OVERFLOW（溢出标志）、ZERO（零测试电路）、NEGATIVE（负标志），这三个是普遍使用的。

- 加法器的进位输出连接到溢出标志，如果溢出标志输出 true，表示有溢出。
- 计算 A-B 时，如果零测试电路输出 true，表示 A 和 B 相等。
- 计算 A-B 时，如果负标志输出 true，表示 A 小于 B。

#### 算术单元

算术单元负责对数据的算数。

- 半加器：实现 1 + 1 以内的加法。
- 全加器：处理超过 1 + 1 的运算。
- 8 位行波进位加法器：处理两个 8 bit 的二进制数的加法运算。
- 超前进位加法器）：现代计算机的加法器，电路不同，速度更快。

#### 逻辑单元

逻辑单元负责判断，由大量的逻辑门组成。

### 控制器

控制器控制整个 CPU 的工作。

控制器由 IR（指令寄存器）、PC（程序计数器）、AR（地址寄存器）、ID（指令译码器） 等组成。

- IR：暂存 CPU 执行指令。
- PC：存放指令执行地址。
- AR：保存当前 CPU 所访问的内存地址。
- ID：分析指令操作码。

### CPU 高速缓存

CPU 高速缓存：在 CPU 里放一块内存用来暂存数据。

依据局部性原理，高速缓存从 RAM 拿数据时，一次拿一个缓存块大小的数据而不是一个数据。

在 Linux 中，/sys/devices/system/cpu/cpu0/cache/index0/coherency_line_size 可以查看 L1 缓存块的大小。

#### 一级缓存

一级缓存可分为指令缓存和数据缓存。

每个 CPU 核心都有属于自己的 L1。

在 Linux 中：

- /sys/devices/system/cpu/cpu0/cache/index0/size 可以查看 L1 数据缓存的大小
- /sys/devices/system/cpu/cpu0/cache/index1/size 可以查看 L1 指令缓存的大小

#### 二级缓存

每个 CPU 核心都有属于自己的 L2。

在 Linux 中，/sys/devices/system/cpu/cpu0/cache/index2/size 可以查看 L2 的大小。

#### 三级缓存

L3 高速缓存通常是多个 CPU 核心共用。

在 Linux 中，/sys/devices/system/cpu/cpu0/cache/index3/size 可以查看 L3 的大小。

#### 缓存命中率

- 数据缓存的命中率：尽量顺序访问数据。
- 指令缓存的命中率：尽量访问有序的数据（让分支预测更准确）。
- 多核 CPU 缓存命中率：把计算密集型程序的线程绑定在某个 CPU 核心上。对于多核心 CPU，线程可能在不同 CPU 核心来回切换，这对属于每个核心的 L1 和 L2 不利，但是对 L3 没影响。

在 Linux 中，提供了 sched_setaffinity，来实现将线程绑定到某个 CPU 核心这一功能。

#### 缓存一致性

缓存一致性有两个解决方案：写直达、写回。

写直达：当发生写操作时，把数据同时写入缓存和内存。

CPU 写入前先判断缓存里有没有数据。如果缓存里有，就先更新到缓存，再写入内存。如果缓存里没有，就直接更新到内存。

写回：当发生写操作时，新的数据只被写入到缓存块里，只有当修改过的缓存块被替换时，才需要写到内存中。

如果发生写操作时，数据已经在缓存里，则把数据更新到缓存，同时标记缓存里的这个缓存块为 Dirty（脏）的。这个脏的标记代表这个时候，缓存里面的这个缓存块的数据和内存是不一致的。

如果发生写操作时，要写入数据的缓存块里存放的是别的内存地址的数据，就要检查这个缓存块有没有被标记为脏的。

- 如果是脏的话，就要把这个缓存块里的数据写回到内存，然后再把当前要写入的数据，先从内存读入到缓存里，然后把数据写入到缓存块，最后把它标记为脏的。
- 如果不是脏的话，就直接将数据写入到这个缓存块里，然后把这个缓存块标记为脏的。

#### 多核心缓存一致性

多核心 CPU 的每个核心都有自己的 L1 和 L2。写直达和写回方案，只能解决单核心的问题。

要解决多核心的问题，需要做到下面两点：

- 写传播：某个核心里的缓存更新时，必须传播到其他核心。用于解决下面的情况 1。
- 事务串形化：某个核心里对数据的操作顺序，在其他核心看起来必须是一样的。用于解决下面的情况 2。

<div style="text-align: center; margin: 5px auto">
<img src="/image/computer-science/hardware/wreite_propagation.drawio.png">
</div>

<div style="text-align: center; margin: 5px auto">
<img src="/image/computer-science/hardware/transaction_serialization.drawio.png">
</div>

总线嗅探：当某个核心更新了缓存，要把该事件广播到其他核心。核心需要每时每刻监听总线上的一切活动，不管别的核心的缓存是否缓存相同的数据，都需要发出一个广播事件。

总线嗅探并不能保证事务串形化。要实现事务串形化，需要做到下面两点：

- CPU 核心对于缓存中数据的操作，需要同步给其他 CPU 核心。
- 引入锁的概念，如果两个 CPU 核心里有相同数据的缓存，那么只有拿到了锁，才能进行对应的数据更新。

##### MESI 协议

基于总线嗅探机制实现了事务串形化，同时利用状态机机制降低了总线带宽压力。

MESI 是 4 个单词的缩写：Modified（已修改）、Exclusive（独占）、Shared（共享）、Invalidated（已失效）。

- 已修改状态就是前面提到的脏标记，代表缓存块上的数据已经被更新，但还没有写到内存。
- 已失效状态表示的是这个缓存块里的数据已经失效了，不可以读取该状态的数据。
- 独占和共享状态都代表缓存块里的数据是干净的，和内存里面的数据是一致性的。

- 独占状态的时候，数据只存储在一个 CPU 核心的缓存里，而其他 CPU 核心的缓存没有该数据。这个时候，不存在缓存一致性的问题。所以可以直接自由地写入，而且不需要通知其他 CPU 核心。
- 在独占状态下的数据，如果有其他核心从内存读取了相同的数据到各自的缓存，那么这个时候，独占状态下的数据就会变成共享状态。
- 共享状态代表着相同的数据在多个 CPU 核心的缓存里都有，所以当要更新缓存里面的数据的时候，不能直接修改，而是要先向所有的其他 CPU 核心广播一个请求，要求先把其他核心的缓存中对应的缓存块标记为已失效状态，然后再更新当前缓存里面的数据。

<div style="text-align: center; margin: 5px auto">
<img src="/image/computer-science/hardware/cache_mesi.drawio.png">
</div>

### 程序

$程序的 CPU 执行时间 = 程序的机器周期数 \times 时钟周期$

$程序的机器周期数 = 程序的指令数 \times 指令平均时钟周期数$

### 指令

程序由一系列操作组成，这些操作就叫指令。

指令指示计算机要做什么。如：算数加法、算数减法、去内存中读、写数据等。

指令由 operation code（操作代码）和数据来源（内存地址、寄存器 ID 等）组成。

指令和数据都可以以二进制的形式存储在内存里。

### 指令周期

指令周期：CPU 执行一条指令所需的时间。

先假设一个简单的 CPU 和一个简单的 RAM：

- 算术逻辑单元
- 控制单元
- 两个 8 位寄存器（A、B）：临时存储数据
- 指令地址寄存器：存储当前指令的内存地址
- 指令寄存器：存储当前指令
- 指令表（instruction set、指令集）

假设指令是 8 位的，前四位存储操作代码，后四位存储内存地址或寄存器。一共有四个操作：

- 读取内存数据放入寄存器 A
- 读取内存数据放入寄存器 B
- 将寄存器 B 的数据加入寄存器 A
- 将寄存器 A 的数据存入内存

控制单元由一堆逻辑门构成，用途就是判断指令的操作码是指令表上的哪一个。

假设 RAM 有 16 个位置，每个位置可以放 8 bit 的数据。

#### 一条指令的执行过程

执行一条指令的过程：取指令、指令译码、执行指令。

初始化时，所有的寄存器都初始化为 0；RAM 中存入一段程序，假设地址从 0 开始。

取指令阶段，负责拿到指令。CPU 将指令地址寄存器连接到 RAM，寄存器的值为 0，因此 RAM 返回地址 0 上的数据。返回的数据会被复制到指令寄存器里。

指令译码阶段，搞清楚指令要干什么。CPU 用控制单元判断指令寄存器里的指令的操作码是哪一个。

假设译码的结果为：操作码：读取内存数据放入寄存器 A；地址：9。

执行阶段，执行译码的结果。从 RAM 地址 9 的位置取出操作数，放到寄存器 A 里。

执行完成后，关闭所有电路，指令地址寄存器 +1，本次指令流程结束。

CPU 会根据指令周期的不同阶段区分取指令还是取操作数。

#### 一个操作的执行过程

假设整个操作流程是两个数字相加。

第一步、从 RAM 取数据放到寄存器 A。

第二步、从 RAM 取数据放到寄存器 B。

第三步、将寄存器 A 和寄存器 B 中的数字相加后放入寄存器 A。这时控制单元会将两个数据和加法指令交给 ALU，进行算术逻辑运算。但是运算后的结果不能直接放到寄存器 A 里去，因为在电路没有断开时，寄存器 A 里的数据会持续输入到 ALU 中。所以控制单元或用一个自己的寄存器暂时保存结果，然后关闭 ALU，最后把结果放入寄存器 A。

第四步、将寄存器 A 中的数据存入 RAM。

### 机器周期

机器周期（又叫 CPU 周期）：CPU 完成一个基本操作所需的时间。

一条指令的执行过程划分为若干个阶段，每一阶段完成一个基本操作。

### 时钟

时钟负责管理 CPU 的工作节奏。时钟以精确的时间间隔触发脉冲信号，控制单元会用这个信号推进 CPU 的内部操作。节奏不能太快，因为电的传输需要时间。

- 时钟频率，单位是 Hz（hertz、赫兹），10Hz 代表时钟 1 秒触发脉冲信号 10 次。
- 时钟周期（又叫振荡周期）：每一次脉冲信号高低电平的转换就是一个周期，时钟频率的倒数。
- 时钟频率越高，时钟周期越短，CPU 工作速度越快。

- 超频可以提升 CPU 的工作效率，但是会产生散热问题或因为跟不上时钟频率产生乱码。
- 降频可以省电，CPU 不需要时刻保持全速工作。

### 指令流水线

指令流水线：把一条指令的操作分成多个小步骤，每个步骤由专门的电路完成。再使用 parallelize （平行）处理的方式提高指令的执行效率。

- 高级 CPU 会动态排序有依赖关系的指令，然后乱序执行（和原来的顺序相比）。
- 高级 CPU 会使用分支预测技术，提前把指令放入流水线。

### 其他提升性能的方法

- 超标量处理器：一个时钟周期完成多个指令。
- 多核处理器：一个 CPU 有多个内核，可同时处理多个指令流。
- 多个独立 CPU：多个独立 CPU 同时工作。

### 参考

- Crash Course Computer Science（计算机科学速成课）
  - [bilibili](https://www.bilibili.com/video/BV1EW411u7th)
  - [CrashCourse 字幕组](https://github.com/1c7/crash-course-computer-science-chinese)
  - [Youtube 原视频](https://www.youtube.com/playlist?list=PL8dPuuaLjXtNlUrzyH5r6jN9ulI)
- [小林coding](https://xiaolincoding.com/)
  - [图解系统](https://xiaolincoding.com/os/)