DP_REG0__ITXA_OVERRIDE_PG_MASK 0x7fc
#define UNIPHY_TMDP_REG0__ITXA_OVERRIDE_PG__SHIFT 0x2
#define UNIPHY_TMDP_REG0__ITXA_OVERRIDE_NG_MASK 0xff800
#define UNIPHY_TMDP_REG0__ITXA_OVERRIDE_NG__SHIFT 0xb
#define UNIPHY_TMDP_REG0__ITXA_TPC_SEL_MASK 0x100000
#define UNIPHY_TMDP_REG0__ITXA_TPC_SEL__SHIFT 0x14
#define UNIPHY_TMDP_REG0__ITXA_PCALEN_MASK 0x200000
#define UNIPHY_TMDP_REG0__ITXA_PCALEN__SHIFT 0x15
#define UNIPHY_TMDP_REG0__ITXA_DPPC_PWN_MASK 0x400000
#define UNIPHY_TMDP_REG0__ITXA_DPPC_PWN__SHIFT 0x16
#define UNIPHY_TMDP_REG0__ITXA_OVERRIDE_EN_MASK 0x800000
#define UNIPHY_TMDP_REG0__ITXA_OVERRIDE_EN__SHIFT 0x17
#define UNIPHY_TMDP_REG0__ITXA_TPC_CNTL_MASK 0x3000000
#define UNIPHY_TMDP_REG0__ITXA_TPC_CNTL__SHIFT 0x18
#define UNIPHY_TMDP_REG0__ITXA_VSCALEN_MASK 0x4000000
#define UNIPHY_TMDP_REG0__ITXA_VSCALEN__SHIFT 0x1a
#define UNIPHY_TMDP_REG0__ITXA_IOCNTL_TSTSEL_MASK 0x78000000
#define UNIPHY_TMDP_REG0__ITXA_IOCNTL_TSTSEL__SHIFT 0x1b
#define UNIPHY_TMDP_REG0__ITXA_IMPVSCALEN_MASK 0x80000000
#define UNIPHY_TMDP_REG0__ITXA_IMPVSCALEN__SHIFT 0x1f
#define UNIPHY_TMDP_REG1__ITXA_BIAS_ICC_TST_MASK 0x1f
#define UNIPHY_TMDP_REG1__ITXA_BIAS_ICC_TST__SHIFT 0x0
#define UNIPHY_TMDP_REG1__ITXA_BIAS_IPLL100_ADJ_MASK 0x1e0
#define UNIPHY_TMDP_REG1__ITXA_BIAS_IPLL100_ADJ__SHIFT 0x5
#define UNIPHY_TMDP_REG1__ITXA_BIAS_IPLL50_ADJ_MASK 0x1e00
#define UNIPHY_TMDP_REG1__ITXA_BIAS_IPLL50_ADJ__SHIFT 0x9
#define UNIPHY_TMDP_REG1__ITXA_BIAS_ICC_ADJ_MASK 0x1e000
#define UNIPHY_TMDP_REG1__ITXA_BIAS_ICC_ADJ__SHIFT 0xd
#define UNIPHY_TMDP_REG1__ITXA_BIAS_ICC_PDN_MASK 0x20000
#define UNIPHY_TMDP_REG1__ITXA_BIAS_ICC_PDN__SHIFT 0x11
#define UNIPHY_TMDP_REG1__ITXA_IOCNTL_MASK 0xffc0000
#define UNIPHY_TMDP_REG1__ITXA_IOCNTL__SHIFT 0x12
#define UNIPHY_TMDP_REG1__ITXA_BIAS_PLLREFSEL_MASK 0x10000000
#define UNIPHY_TMDP_REG1__ITXA_BIAS_PLLREFSEL__SHIFT 0x1c
#define UNIPHY_TMDP_REG1__ITX_EDPSEL_MASK 0xe0000000
#define UNIPHY_TMDP_REG1__ITX_EDPSEL__SHIFT 0x1d
#define UNIPHY_TMDP_REG2__ITXA_IMPCALN_PDN_MASK 0x1
#define UNIPHY_TMDP_REG2__ITXA_IMPCALN_PDN__SHIFT 0x0
#define UNIPHY_TMDP_REG2__ITXA_IMPCALN_OFFSET_EN_MASK 0x2
#define UNIPHY_TMDP_REG2__ITXA_IMPCALN_OFFSET_EN__SHIFT 0x1
#define UNIPHY_TMDP_REG2__ITXA_IMPCALN_OFFSET_MASK 0x3c
#define UNIPHY_TMDP_REG2__ITXA_IMPCALN_OFFSET__SHIFT 0x2
#define UNIPHY_TMDP_REG2__ITXA_IMPCALN_OVERRIDE_EN_MASK 0x40
#define UNIPHY_TMDP_REG2__ITXA_IMPCALN_OVERRIDE_EN__SHIFT 0x6
#define UNIPHY_TMDP_REG2__ITXA_IMPCALN_OVERRIDE_MASK 0x3f80
#define UNIPHY_TMDP_REG2__ITXA_IMPCALN_OVERRIDE__SHIFT 0x7
#define UNIPHY_TMDP_REG2__ITXA_IMPCALN_SET_MASK 0x4000
#define UNIPHY_TMDP_REG2__ITXA_IMPCALN_SET__SHIFT 0xe
#define UNIPHY_TMDP_REG2__ITXA_IMPCALP_PDN_MASK 0x10000
#define UNIPHY_TMDP_REG2__ITXA_IMPCALP_PDN__SHIFT 0x10
#define UNIPHY_TMDP_REG2__ITXA_IMPCALP_OFFSET_EN_MASK 0x20000
#define UNIPHY_TMDP_REG2__ITXA_IMPCALP_OFFSET_EN__SHIFT 0x11
#define UNIPHY_TMDP_REG2__ITXA_IMPCALP_OFFSET_MASK 0x3c0000
#define UNIPHY_TMDP_REG2__ITXA_IMPCALP_OFFSET__SHIFT 0x12
#define UNIPHY_TMDP_REG2__ITXA_IMPCALP_OVERRIDE_EN_MASK 0x400000
#define UNIPHY_TMDP_REG2__ITXA_IMPCALP_OVERRIDE_EN__SHIFT 0x16
#define UNIPHY_TMDP_REG2__ITXA_IMPCALP_OVERRIDE_MASK 0x3f800000
#define UNIPHY_TMDP_REG2__ITXA_IMPCALP_OVERRIDE__SHIFT 0x17
#define UNIPHY_TMDP_REG2__ITXA_IMPCALP_SET_MASK 0x40000000
#define UNIPHY_TMDP_REG2__ITXA_IMPCALP_SET__SHIFT 0x1e
#define UNIPHY_TMDP_REG3__ITXA_IMPCALVS_PDN_MASK 0x1
#define UNIPHY_TMDP_REG3__ITXA_IMPCALVS_PDN__SHIFT 0x0
#define UNIPHY_TMDP_REG3__ITXA_IMPCALVS_OFFSET_EN_MASK 0x2
#define UNIPHY_TMDP_REG3__ITXA_IMPCALVS_OFFSET_EN__SHIFT 0x1
#define UNIPHY_TMDP_REG3__ITXA_IMPCALVS_OFFSET_MASK 0x3c
#define UNIPHY_TMDP_REG3__ITXA_IMPCALVS_OFFSET__SHIFT 0x2
#define UNIPHY_TMDP_REG3__ITXA_IMPCALVS_OVERRIDE_EN_MASK 0x40
#define UNIPHY_TMDP_REG3__ITXA_IMPCALVS_OVERRIDE_EN__SHIFT 0x6
#define UNIPHY_TMDP_REG3__ITXA_IMPCALVS_OVERRIDE_MASK 0x3f80
#define UNIPHY_TMDP_REG3__ITXA_IMPCALVS_OVERRIDE__SHIFT 0x7
#define UNIPHY_TMDP_REG3__ITXA_IMPCALVS_SET_MASK 0x4000
#define UNIPHY_TMDP_REG3__ITXA_IMPCALVS_SET__SHIFT 0xe
#define UNIPHY_TMDP_REG3__ITXA_PREM_ADJ_MASK 0xf8000
#define UNIPHY_TMDP_REG3__ITXA_PREM_ADJ__SHIFT 0xf
#define UNIPHY_TMDP_REG3__OTXA_RES_NCAL_MASK 0x1f00000
#define UNIPHY_TMDP_REG3__OTXA_RES_NCAL__SHIFT 0x14
#define UNIPHY_TMDP_REG3__OTXA_RES_PCAL_MASK 0x3e000000
#define UNIPHY_TMDP_REG3__OTXA_RES_PCAL__SHIFT 0x19
#define UNIPHY_TMDP_REG4__RESERVED_MASK 0x3fffff
#define UNIPHY_TMDP_REG4__RESERVED__SHIFT 0x0
#define UNIPHY_TMDP_REG4__OTXA_IOCNTL_NF_