//-------------------------------------------------------------------------------------------------
//  -- 版权所有者   : 中国大恒（集团）有限公司北京图像视觉技术分公司, 2010 -2015.
//  -- 保密级别     ：绝密.
//  -- 部门         : 硬件部，FPGA工作组
//  -- 模块名       : harness
//  -- 设计者       : 邢海涛
//-------------------------------------------------------------------------------------------------
//
//  -- 版本记录 :
//
//  -- 作者         :| 修改日期				:|  修改说明
//-------------------------------------------------------------------------------------------------
//  -- 邢海涛       :| 2015/3/9 17:18:50	:|  初始版本
//-------------------------------------------------------------------------------------------------
//
//  -- 模块描述     :
//              1)  : ... ...
//
//              2)  : ... ...
//
//              3)  : ... ...
//
//-------------------------------------------------------------------------------------------------
//仿真单位/精度
`timescale 1ns/1ps
//-------------------------------------------------------------------------------------------------
`define		TESTCASE	testcase_1
module harness ();

	//	ref signals
	//	===============================================================================================
	//	--ref parameter
	//	===============================================================================================
	parameter	FIFO_WIDTH	= `TESTCASE.FIFO_WIDTH		;
	parameter	FIFO_DEPTH	= `TESTCASE.FIFO_DEPTH		;

	//	===============================================================================================
	//	--ref signal
	//	===============================================================================================
	//	-------------------------------------------------------------------------------------
	//	输入
	//	-------------------------------------------------------------------------------------
	wire							reset		;
	wire							clk			;
	wire	[FIFO_WIDTH-1:0]		iv_din		;
	wire							i_wr		;
	wire							i_rd		;

	//	-------------------------------------------------------------------------------------
	//	输出
	//	-------------------------------------------------------------------------------------
	wire							o_full		;
	wire							o_half_full	;
	wire							o_empty		;
	wire	[FIFO_WIDTH-1:0]		ov_dout		;

	//	-------------------------------------------------------------------------------------
	//	交互
	//	-------------------------------------------------------------------------------------



	//	ref ARCHITECTURE

	//	-------------------------------------------------------------------------------------
	//	引入输入信号
	//	-------------------------------------------------------------------------------------
	assign	clk						= `TESTCASE.clk		;
	assign	reset					= `TESTCASE.reset		;
	assign	iv_din					= `TESTCASE.iv_din	;
	assign	i_wr					= `TESTCASE.i_wr	;
	assign	i_rd					= `TESTCASE.i_rd	;


	//	-------------------------------------------------------------------------------------
	//	例化 dut 模型
	//	-------------------------------------------------------------------------------------
	sync_fifo_srl # (
	.FIFO_WIDTH		(FIFO_WIDTH	),
	.FIFO_DEPTH		(FIFO_DEPTH	)
	)
	sync_fifo_srl_inst (
	.reset			(reset			),
	.clk			(clk			),
	.iv_din			(iv_din			),
	.i_wr			(i_wr			),
	.o_full			(o_full			),
	.o_half_full	(o_half_full	),
	.i_rd			(i_rd			),
	.ov_dout		(ov_dout		),
	.o_empty		(o_empty		)
	);




	//generate vcd file
	//initial begin
	//$dumpfile("test.vcd");
	//$dumpvars(1,top_frame_buffer_inst);
	//end

	//for lattice simulation
	//GSR   GSR_INST (.GSR (1'b1)); //< global reset sig>
	//PUR   PUR_INST (.PUR (1'b1)); //<powerup reset sig>



endmodule
