Fitter report for vgaHdmi
Mon Nov 20 13:07:18 2023
Quartus Prime Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Fitter Resource Usage Summary
 11. Input Pins
 12. Output Pins
 13. Bidir Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Fitter DSP Block Usage Summary
 25. DSP Block Details
 26. I/O Rules Summary
 27. I/O Rules Details
 28. I/O Rules Matrix
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+---------------------------------+------------------------------------------------+
; Fitter Status                   ; Failed - Mon Nov 20 13:07:18 2023              ;
; Quartus Prime Version           ; 22.1std.2 Build 922 07/20/2023 SC Lite Edition ;
; Revision Name                   ; vgaHdmi                                        ;
; Top-level Entity Name           ; TopModule                                      ;
; Family                          ; Cyclone V                                      ;
; Device                          ; 5CSEBA6U23I7                                   ;
; Timing Models                   ; Final                                          ;
; Logic utilization (in ALMs)     ; 11,392 / 41,910 ( 27 % )                       ;
; Total registers                 ; 6332                                           ;
; Total pins                      ; 39 / 314 ( 12 % )                              ;
; Total virtual pins              ; 0                                              ;
; Total block memory bits         ; 8,134,656 / 5,662,720 ( 144 % )                ;
; Total RAM Blocks                ; 0 / 553 ( 0 % )                                ;
; Total DSP Blocks                ; 8 / 112 ( 7 % )                                ;
; Total HSSI RX PCSs              ; 0                                              ;
; Total HSSI PMA RX Deserializers ; 0                                              ;
; Total HSSI TX PCSs              ; 0                                              ;
; Total HSSI PMA TX Serializers   ; 0                                              ;
; Total PLLs                      ; 1 / 6 ( 17 % )                                 ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                  ;
+---------------------------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSEBA6U23I7                          ;                                       ;
; Maximum processors allowed for parallel compilation                ; 1                                     ;                                       ;
; Minimum Core Junction Temperature                                  ; -40                                   ;                                       ;
; Maximum Core Junction Temperature                                  ; 100                                   ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                       ;
+--------------------------------------------------------------------------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+
; Node                                                                                 ; Action  ; Operation ; Reason                     ; Node Port ; Node Port Name ; Destination Node ; Destination Port ; Destination Port Name ;
+--------------------------------------------------------------------------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+
; clock50~inputCLKENA0                                                                 ; Created ; Placement ; Fitter Periphery Placement ;           ;                ;                  ;                  ;                       ;
; pll_25:pll_25|pll_25_0002:pll_25_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 ; Created ; Placement ; Fitter Periphery Placement ;           ;                ;                  ;                  ;                       ;
; reset_n~inputCLKENA0                                                                 ; Created ; Placement ; Fitter Periphery Placement ;           ;                ;                  ;                  ;                       ;
+--------------------------------------------------------------------------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                    ;
+----------+----------------+--------------+------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+------------+---------------+----------------+
; Location ;                ;              ; switchB    ; PIN_W21       ; QSF Assignment ;
; Location ;                ;              ; switchG    ; PIN_W24       ; QSF Assignment ;
; Location ;                ;              ; switchR    ; PIN_Y24       ; QSF Assignment ;
+----------+----------------+--------------+------------+---------------+----------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 25042 ) ; 0.00 % ( 0 / 25042 )       ; 0.00 % ( 0 / 25042 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 25042 ) ; 0.00 % ( 0 / 25042 )       ; 0.00 % ( 0 / 25042 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 25031 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 11 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+----------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                ;
+-------------------------------------------------------------+------------------------+-------+
; Resource                                                    ; Usage                  ; %     ;
+-------------------------------------------------------------+------------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 11,392 / 41,910        ; 27 %  ;
; ALMs needed [=A-B+C]                                        ; 11,392                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 11,392 / 41,910        ; 27 %  ;
;         [a] ALMs used for LUT logic and registers           ; 573                    ;       ;
;         [b] ALMs used for LUT logic                         ; 8,226                  ;       ;
;         [c] ALMs used for registers                         ; 2,593                  ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                      ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 0 / 41,910             ; 0 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 0 / 41,910             ; 0 %   ;
;         [a] Due to location constrained logic               ; 0                      ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                      ;       ;
;         [c] Due to LAB input limits                         ; 0                      ;       ;
;         [d] Due to virtual I/Os                             ; 0                      ;       ;
;                                                             ;                        ;       ;
; Difficulty packing design                                   ; No fit                 ;       ;
;                                                             ;                        ;       ;
; Total LABs:  partially or completely used                   ; 1,194 / 4,191          ; 28 %  ;
;     -- Logic LABs                                           ; 1,194                  ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                      ;       ;
;                                                             ;                        ;       ;
; Combinational ALUT usage for logic                          ; 17,592                 ;       ;
;     -- 7 input functions                                    ; 135                    ;       ;
;     -- 6 input functions                                    ; 5,400                  ;       ;
;     -- 5 input functions                                    ; 5,133                  ;       ;
;     -- 4 input functions                                    ; 4,206                  ;       ;
;     -- <=3 input functions                                  ; 2,718                  ;       ;
; Combinational ALUT usage for route-throughs                 ; 0                      ;       ;
;                                                             ;                        ;       ;
; Dedicated logic registers                                   ; 6,332                  ;       ;
;     -- By type:                                             ;                        ;       ;
;         -- Primary logic registers                          ; 6,332 / 83,820         ; 8 %   ;
;         -- Secondary logic registers                        ; 0 / 83,820             ; 0 %   ;
;     -- By function:                                         ;                        ;       ;
;         -- Design implementation registers                  ; 6,332                  ;       ;
;         -- Routing optimization registers                   ; 0                      ;       ;
;                                                             ;                        ;       ;
; Virtual pins                                                ; 0                      ;       ;
; I/O pins                                                    ; 39 / 314               ; 12 %  ;
;     -- Clock pins                                           ; 2 / 8                  ; 25 %  ;
;     -- Dedicated input pins                                 ; 0 / 21                 ; 0 %   ;
;                                                             ;                        ;       ;
; Hard processor system peripheral utilization                ;                        ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )          ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )          ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )          ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )          ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )          ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )          ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )          ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )          ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )          ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )          ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )          ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )          ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )          ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )          ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )          ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )          ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )          ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )          ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )          ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )          ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )          ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )          ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )          ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )          ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )          ;       ;
;                                                             ;                        ;       ;
; M10K blocks                                                 ; 993 / 553              ; 180 % ;
; Total MLAB memory bits                                      ; 0                      ;       ;
; Total block memory bits                                     ; 8,134,656 / 5,662,720  ; 144 % ;
; Total block memory implementation bits                      ; 10,168,320 / 5,662,720 ; 180 % ;
;                                                             ;                        ;       ;
; Total DSP Blocks                                            ; 8 / 112                ; 7 %   ;
;                                                             ;                        ;       ;
; Fractional PLLs                                             ; 1 / 6                  ; 17 %  ;
; Global signals                                              ; 3                      ;       ;
;     -- Global clocks                                        ; 3 / 16                 ; 19 %  ;
;     -- Quadrant clocks                                      ; 0 / 66                 ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                 ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100                ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100                ; 0 %   ;
; JTAGs                                                       ; 0 / 1                  ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                  ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                  ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                  ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                  ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                  ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 1                  ; 0 %   ;
; Maximum fan-out                                             ; 7231                   ;       ;
; Highest non-global fan-out                                  ; 648                    ;       ;
; Total fan-out                                               ; 129648                 ;       ;
; Average fan-out                                             ; 5.18                   ;       ;
+-------------------------------------------------------------+------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                 ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; HDMI_TX_INT ; AF11  ; 3B       ; 34           ; 0            ; 40           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; clock50     ; V11   ; 3B       ; 32           ; 0            ; 0            ; 7232                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; reset_n     ; AH17  ; 4A       ; 64           ; 0            ; 34           ; 6182                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; switch      ; W20   ; 5B       ; 89           ; 23           ; 20           ; 156                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; HDMI_I2C_SCL  ; U10   ; 3A       ; 6            ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_I2S0     ; T13   ; 3B       ; 36           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_LRCLK    ; T11   ; 3B       ; 28           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_MCLK     ; U11   ; 3B       ; 28           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_SCLK     ; T12   ; 3B       ; 36           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_CLK   ; AG5   ; 3B       ; 38           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_DE    ; AD19  ; 4A       ; 66           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[0]  ; AD12  ; 3B       ; 38           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[10] ; AE9   ; 3B       ; 26           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[11] ; AB4   ; 3A       ; 4            ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[12] ; AE7   ; 3B       ; 28           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[13] ; AF6   ; 3B       ; 32           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[14] ; AF8   ; 3B       ; 28           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[15] ; AF5   ; 3B       ; 32           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[16] ; AE4   ; 3B       ; 26           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[17] ; AH2   ; 3B       ; 36           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[18] ; AH4   ; 3B       ; 38           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[19] ; AH5   ; 3B       ; 40           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[1]  ; AE12  ; 3B       ; 38           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[20] ; AH6   ; 3B       ; 40           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[21] ; AG6   ; 3B       ; 34           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[22] ; AF9   ; 3B       ; 30           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[23] ; AE8   ; 3B       ; 30           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[2]  ; W8    ; 3A       ; 2            ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[3]  ; Y8    ; 3A       ; 2            ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[4]  ; AD11  ; 3B       ; 30           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[5]  ; AD10  ; 3B       ; 26           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[6]  ; AE11  ; 3B       ; 30           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[7]  ; Y5    ; 3A       ; 2            ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[8]  ; AF10  ; 3B       ; 34           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[9]  ; Y4    ; 3A       ; 2            ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_HS    ; T8    ; 3A       ; 4            ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_VS    ; V13   ; 4A       ; 60           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; READY         ; W15   ; 5A       ; 89           ; 8            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------------------------------------------------------------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group                                                                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------------------------------------------------------------------------+
; HDMI_I2C_SDA ; AA4   ; 3A       ; 4            ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|SDAO (inverted) ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; 3A       ; 8 / 16 ( 50 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 26 / 32 ( 81 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 3 / 68 ( 4 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 1 / 16 ( 6 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 1 / 7 ( 14 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 44 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 6 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A4       ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A11      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A23      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A24      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A25      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A26      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A27      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ; 59         ; 3A             ; HDMI_I2C_SDA                    ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA5      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA6      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA8      ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA12     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA13     ; 144        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA15     ; 160        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 170        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 213        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA21     ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA23     ; 226        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA24     ; 224        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA25     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA26     ; 255        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA27     ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA28     ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ; 57         ; 3A             ; HDMI_TX_D[11]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB5      ; 46         ; 3A             ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB23     ; 222        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB25     ; 259        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 253        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB28     ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC5      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC6      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC7      ; 44         ; 3A             ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC8      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC21     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 202        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ; 220        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC25     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC26     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD5      ; 67         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AD8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD9      ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD10     ; 103        ; 3B             ; HDMI_TX_D[5]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD11     ; 111        ; 3B             ; HDMI_TX_D[4]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD12     ; 125        ; 3B             ; HDMI_TX_D[0]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD15     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 159        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 165        ; 4A             ; HDMI_TX_DE                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD20     ; 173        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD23     ; 186        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD24     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AD25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD26     ; 218        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD27     ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD28     ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ; 102        ; 3B             ; HDMI_TX_D[16]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE5      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AE6      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE7      ; 107        ; 3B             ; HDMI_TX_D[12]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE8      ; 110        ; 3B             ; HDMI_TX_D[23]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE9      ; 101        ; 3B             ; HDMI_TX_D[10]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE11     ; 109        ; 3B             ; HDMI_TX_D[6]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE12     ; 127        ; 3B             ; HDMI_TX_D[1]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE14     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE15     ; 141        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE17     ; 157        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE19     ; 167        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ; 175        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 184        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 199        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ; 216        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE26     ; 214        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE27     ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 100        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 115        ; 3B             ; HDMI_TX_D[15]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF6      ; 113        ; 3B             ; HDMI_TX_D[13]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF7      ; 118        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF8      ; 105        ; 3B             ; HDMI_TX_D[14]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF9      ; 108        ; 3B             ; HDMI_TX_D[22]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ; 117        ; 3B             ; HDMI_TX_D[8]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF11     ; 119        ; 3B             ; HDMI_TX_INT                     ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF12     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 133        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF15     ; 143        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF17     ; 151        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF18     ; 166        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF20     ; 179        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 181        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ; 183        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF23     ; 189        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF25     ; 207        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 212        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF27     ; 211        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF28     ; 209        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG4      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 126        ; 3B             ; HDMI_TX_CLK                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG6      ; 116        ; 3B             ; HDMI_TX_D[21]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG8      ; 134        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ; 139        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG10     ; 142        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 147        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG13     ; 135        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ; 155        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG15     ; 158        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 149        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG18     ; 171        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ; 174        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG20     ; 177        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 182        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG23     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ; 195        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG25     ; 205        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 198        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG28     ; 206        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH2      ; 121        ; 3B             ; HDMI_TX_D[17]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH3      ; 123        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 124        ; 3B             ; HDMI_TX_D[18]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH5      ; 129        ; 3B             ; HDMI_TX_D[19]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH6      ; 131        ; 3B             ; HDMI_TX_D[20]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH7      ; 132        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 137        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 140        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH11     ; 145        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH12     ; 150        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 153        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 156        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH16     ; 161        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH17     ; 163        ; 4A             ; reset_n                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH18     ; 169        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 172        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH21     ; 185        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH22     ; 188        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 190        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 193        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH26     ; 201        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH27     ; 204        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B6       ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B8       ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B10      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B11      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B14      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B16      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B23      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B24      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B26      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C12      ; 460        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C21      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C22      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C23      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C24      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C25      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C26      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C28      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D7       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; D8       ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D9       ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ; 476        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D17      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D23      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D25      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D26      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D27      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E6       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E8       ; 463        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E11      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E13      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E14      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E15      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E18      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E25      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E26      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E28      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F5       ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F23      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F25      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F26      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F28      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G5       ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G23      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G25      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H9       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H16      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H19      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H23      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H25      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H28      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J8       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J10      ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J12      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J16      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J17      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J20      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J21      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K10      ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K18      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K19      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K26      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L21      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L25      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L28      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P26      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R21      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R24      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R26      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T8       ; 56         ; 3A             ; HDMI_TX_HS                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ; 106        ; 3B             ; HDMI_LRCLK                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T12      ; 120        ; 3B             ; HDMI_SCLK                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T13      ; 122        ; 3B             ; HDMI_I2S0                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T16      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T17      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T24      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T28      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U8       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ; 58         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U10      ; 62         ; 3A             ; HDMI_I2C_SCL                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U11      ; 104        ; 3B             ; HDMI_MCLK                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U13      ; 136        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U14      ; 138        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U15      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U16      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U21      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ; 114        ; 3B             ; clock50                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V12      ; 130        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V13      ; 152        ; 4A             ; HDMI_TX_VS                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ; 227        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V16      ; 225        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V17      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V18      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V19      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V20      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V24      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V25      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V27      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 54         ; 3A             ; HDMI_TX_D[2]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W9       ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W10      ; 48         ; 3A             ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W11      ; 112        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W12      ; 128        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W13      ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ; 154        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W15      ; 223        ; 5A             ; READY                           ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W17      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W20      ; 254        ; 5B             ; switch                          ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 252        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W24      ; 258        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W25      ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W26      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 53         ; 3A             ; HDMI_TX_D[9]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y5       ; 55         ; 3A             ; HDMI_TX_D[7]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y8       ; 52         ; 3A             ; HDMI_TX_D[3]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y9       ; 42         ; 3A             ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; Y10      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; Y11      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ; 146        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ; 162        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 221        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y17      ; 217        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y18      ; 219        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y19      ; 215        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y24      ; 256        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------+
; I/O Assignment Warnings                       ;
+---------------+-------------------------------+
; Pin Name      ; Reason                        ;
+---------------+-------------------------------+
; HDMI_TX_VS    ; Incomplete set of assignments ;
; HDMI_TX_HS    ; Incomplete set of assignments ;
; HDMI_TX_DE    ; Incomplete set of assignments ;
; HDMI_TX_D[0]  ; Incomplete set of assignments ;
; HDMI_TX_D[1]  ; Incomplete set of assignments ;
; HDMI_TX_D[2]  ; Incomplete set of assignments ;
; HDMI_TX_D[3]  ; Incomplete set of assignments ;
; HDMI_TX_D[4]  ; Incomplete set of assignments ;
; HDMI_TX_D[5]  ; Incomplete set of assignments ;
; HDMI_TX_D[6]  ; Incomplete set of assignments ;
; HDMI_TX_D[7]  ; Incomplete set of assignments ;
; HDMI_TX_D[8]  ; Incomplete set of assignments ;
; HDMI_TX_D[9]  ; Incomplete set of assignments ;
; HDMI_TX_D[10] ; Incomplete set of assignments ;
; HDMI_TX_D[11] ; Incomplete set of assignments ;
; HDMI_TX_D[12] ; Incomplete set of assignments ;
; HDMI_TX_D[13] ; Incomplete set of assignments ;
; HDMI_TX_D[14] ; Incomplete set of assignments ;
; HDMI_TX_D[15] ; Incomplete set of assignments ;
; HDMI_TX_D[16] ; Incomplete set of assignments ;
; HDMI_TX_D[17] ; Incomplete set of assignments ;
; HDMI_TX_D[18] ; Incomplete set of assignments ;
; HDMI_TX_D[19] ; Incomplete set of assignments ;
; HDMI_TX_D[20] ; Incomplete set of assignments ;
; HDMI_TX_D[21] ; Incomplete set of assignments ;
; HDMI_TX_D[22] ; Incomplete set of assignments ;
; HDMI_TX_D[23] ; Incomplete set of assignments ;
; HDMI_TX_CLK   ; Incomplete set of assignments ;
; HDMI_I2C_SCL  ; Incomplete set of assignments ;
; READY         ; Incomplete set of assignments ;
; HDMI_I2S0     ; Incomplete set of assignments ;
; HDMI_MCLK     ; Incomplete set of assignments ;
; HDMI_LRCLK    ; Incomplete set of assignments ;
; HDMI_SCLK     ; Incomplete set of assignments ;
; HDMI_I2C_SDA  ; Incomplete set of assignments ;
; clock50       ; Incomplete set of assignments ;
; reset_n       ; Incomplete set of assignments ;
; switch        ; Incomplete set of assignments ;
; HDMI_TX_INT   ; Incomplete set of assignments ;
+---------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-----------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------+
; Compilation Hierarchy Node                          ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                ; Entity Name                    ; Library Name ;
+-----------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------+
; |TopModule                                          ; 10816.1 (9.2)        ; 11392.1 (10.3)                   ; 576.0 (1.1)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17592 (25)          ; 6332 (0)                  ; 0 (0)         ; 8134656           ; 8          ; 39   ; 0            ; |TopModule                                                                                                                                                         ; TopModule                      ; work         ;
;    |I2C_HDMI_Config:I2C_HDMI_Config|                ; 52.2 (25.4)          ; 53.1 (25.7)                      ; 0.9 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 100 (49)            ; 71 (43)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|I2C_HDMI_Config:I2C_HDMI_Config                                                                                                                         ; I2C_HDMI_Config                ; work         ;
;       |I2C_Controller:u0|                           ; 26.7 (0.0)           ; 27.4 (0.0)                       ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 51 (0)              ; 28 (0)                    ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0                                                                                                       ; I2C_Controller                 ; work         ;
;          |I2C_WRITE_WDATA:wrd|                      ; 26.7 (26.7)          ; 27.4 (27.4)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 51 (51)             ; 28 (28)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd                                                                                   ; I2C_WRITE_WDATA                ; work         ;
;    |MT_FSM:FSM|                                     ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|MT_FSM:FSM                                                                                                                                              ; MT_FSM                         ; work         ;
;       |Register_N_vP:regn|                          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|MT_FSM:FSM|Register_N_vP:regn                                                                                                                           ; Register_N_vP                  ; work         ;
;    |RAM_1p_8g_20a_128b:RAM|                         ; 892.2 (13.3)         ; 924.6 (13.5)                     ; 32.4 (0.2)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1882 (23)           ; 47 (0)                    ; 0 (0)         ; 8126464           ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM                                                                                                                                  ; RAM_1p_8g_20a_128b             ; work         ;
;       |Address_offset_16_byte:AO|                   ; 102.4 (3.6)          ; 112.4 (4.0)                      ; 10.0 (0.4)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 250 (8)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|Address_offset_16_byte:AO                                                                                                        ; Address_offset_16_byte         ; work         ;
;          |Adder_with_carry_in_N:add0|               ; 6.5 (6.5)            ; 7.2 (7.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|Address_offset_16_byte:AO|Adder_with_carry_in_N:add0                                                                             ; Adder_with_carry_in_N          ; work         ;
;          |Adder_with_carry_in_N:add1|               ; 6.5 (6.5)            ; 7.2 (7.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|Address_offset_16_byte:AO|Adder_with_carry_in_N:add1                                                                             ; Adder_with_carry_in_N          ; work         ;
;          |Adder_with_carry_in_N:add10|              ; 6.5 (6.5)            ; 7.2 (7.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|Address_offset_16_byte:AO|Adder_with_carry_in_N:add10                                                                            ; Adder_with_carry_in_N          ; work         ;
;          |Adder_with_carry_in_N:add11|              ; 6.5 (6.5)            ; 7.2 (7.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|Address_offset_16_byte:AO|Adder_with_carry_in_N:add11                                                                            ; Adder_with_carry_in_N          ; work         ;
;          |Adder_with_carry_in_N:add12|              ; 6.5 (6.5)            ; 7.2 (7.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|Address_offset_16_byte:AO|Adder_with_carry_in_N:add12                                                                            ; Adder_with_carry_in_N          ; work         ;
;          |Adder_with_carry_in_N:add13|              ; 6.5 (6.5)            ; 7.2 (7.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|Address_offset_16_byte:AO|Adder_with_carry_in_N:add13                                                                            ; Adder_with_carry_in_N          ; work         ;
;          |Adder_with_carry_in_N:add14|              ; 6.7 (6.7)            ; 7.3 (7.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|Address_offset_16_byte:AO|Adder_with_carry_in_N:add14                                                                            ; Adder_with_carry_in_N          ; work         ;
;          |Adder_with_carry_in_N:add2|               ; 6.5 (6.5)            ; 7.2 (7.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|Address_offset_16_byte:AO|Adder_with_carry_in_N:add2                                                                             ; Adder_with_carry_in_N          ; work         ;
;          |Adder_with_carry_in_N:add3|               ; 6.5 (6.5)            ; 7.2 (7.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|Address_offset_16_byte:AO|Adder_with_carry_in_N:add3                                                                             ; Adder_with_carry_in_N          ; work         ;
;          |Adder_with_carry_in_N:add4|               ; 6.5 (6.5)            ; 7.2 (7.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|Address_offset_16_byte:AO|Adder_with_carry_in_N:add4                                                                             ; Adder_with_carry_in_N          ; work         ;
;          |Adder_with_carry_in_N:add5|               ; 6.5 (6.5)            ; 7.2 (7.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|Address_offset_16_byte:AO|Adder_with_carry_in_N:add5                                                                             ; Adder_with_carry_in_N          ; work         ;
;          |Adder_with_carry_in_N:add6|               ; 6.5 (6.5)            ; 7.2 (7.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|Address_offset_16_byte:AO|Adder_with_carry_in_N:add6                                                                             ; Adder_with_carry_in_N          ; work         ;
;          |Adder_with_carry_in_N:add7|               ; 6.5 (6.5)            ; 7.2 (7.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|Address_offset_16_byte:AO|Adder_with_carry_in_N:add7                                                                             ; Adder_with_carry_in_N          ; work         ;
;          |Adder_with_carry_in_N:add8|               ; 6.4 (6.4)            ; 7.1 (7.1)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|Address_offset_16_byte:AO|Adder_with_carry_in_N:add8                                                                             ; Adder_with_carry_in_N          ; work         ;
;          |Adder_with_carry_in_N:add9|               ; 6.5 (6.5)            ; 7.2 (7.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|Address_offset_16_byte:AO|Adder_with_carry_in_N:add9                                                                             ; Adder_with_carry_in_N          ; work         ;
;          |Decoder_N:dec|                            ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|Address_offset_16_byte:AO|Decoder_N:dec                                                                                          ; Decoder_N                      ; work         ;
;       |Circular_shifter_left_byte_N:cslb|           ; 243.3 (243.3)        ; 246.8 (246.8)                    ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 496 (496)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|Circular_shifter_left_byte_N:cslb                                                                                                ; Circular_shifter_left_byte_N   ; work         ;
;       |Circular_shifter_right_byte_N:csrb|          ; 233.5 (233.5)        ; 234.3 (234.3)                    ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 497 (497)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|Circular_shifter_right_byte_N:csrb                                                                                               ; Circular_shifter_right_byte_N  ; work         ;
;       |RAM_1p_8w_16a_8b_from_file:sub_RAM_0|        ; 19.8 (0.0)           ; 21.0 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 3 (0)                     ; 0 (0)         ; 524288            ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_0                                                                                             ; RAM_1p_8w_16a_8b_from_file     ; work         ;
;          |altsyncram:altsyncram_component|          ; 19.8 (0.0)           ; 21.0 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 3 (0)                     ; 0 (0)         ; 524288            ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_0|altsyncram:altsyncram_component                                                             ; altsyncram                     ; work         ;
;             |altsyncram_ff12:auto_generated|        ; 19.8 (0.8)           ; 21.0 (0.8)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 3 (3)                     ; 0 (0)         ; 524288            ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_0|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated                              ; altsyncram_ff12                ; work         ;
;                |decode_61a:rden_decode|             ; 2.3 (2.3)            ; 2.5 (2.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_0|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode       ; decode_61a                     ; work         ;
;                |decode_dla:decode3|                 ; 5.0 (5.0)            ; 5.5 (5.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_0|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3           ; decode_dla                     ; work         ;
;                |mux_tfb:mux2|                       ; 11.8 (11.8)          ; 12.2 (12.2)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_0|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|mux_tfb:mux2                 ; mux_tfb                        ; work         ;
;       |RAM_1p_8w_16a_8b_from_file:sub_RAM_1|        ; 19.7 (0.0)           ; 20.8 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 3 (0)                     ; 0 (0)         ; 524288            ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_1                                                                                             ; RAM_1p_8w_16a_8b_from_file     ; work         ;
;          |altsyncram:altsyncram_component|          ; 19.7 (0.0)           ; 20.8 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 3 (0)                     ; 0 (0)         ; 524288            ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_1|altsyncram:altsyncram_component                                                             ; altsyncram                     ; work         ;
;             |altsyncram_ff12:auto_generated|        ; 19.7 (0.8)           ; 20.8 (0.8)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 3 (3)                     ; 0 (0)         ; 524288            ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_1|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated                              ; altsyncram_ff12                ; work         ;
;                |decode_61a:rden_decode|             ; 2.3 (2.3)            ; 2.5 (2.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_1|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode       ; decode_61a                     ; work         ;
;                |decode_dla:decode3|                 ; 5.0 (5.0)            ; 5.5 (5.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_1|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3           ; decode_dla                     ; work         ;
;                |mux_tfb:mux2|                       ; 11.6 (11.6)          ; 12.0 (12.0)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_1|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|mux_tfb:mux2                 ; mux_tfb                        ; work         ;
;       |RAM_1p_8w_16a_8b_from_file:sub_RAM_10|       ; 19.7 (0.0)           ; 20.8 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 3 (0)                     ; 0 (0)         ; 524288            ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_10                                                                                            ; RAM_1p_8w_16a_8b_from_file     ; work         ;
;          |altsyncram:altsyncram_component|          ; 19.7 (0.0)           ; 20.8 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 3 (0)                     ; 0 (0)         ; 524288            ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_10|altsyncram:altsyncram_component                                                            ; altsyncram                     ; work         ;
;             |altsyncram_ff12:auto_generated|        ; 19.7 (0.8)           ; 20.8 (0.8)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 3 (3)                     ; 0 (0)         ; 524288            ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_10|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated                             ; altsyncram_ff12                ; work         ;
;                |decode_61a:rden_decode|             ; 2.3 (2.3)            ; 2.5 (2.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_10|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode      ; decode_61a                     ; work         ;
;                |decode_dla:decode3|                 ; 5.0 (5.0)            ; 5.5 (5.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_10|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3          ; decode_dla                     ; work         ;
;                |mux_tfb:mux2|                       ; 11.6 (11.6)          ; 12.0 (12.0)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_10|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|mux_tfb:mux2                ; mux_tfb                        ; work         ;
;       |RAM_1p_8w_16a_8b_from_file:sub_RAM_11|       ; 18.7 (0.0)           ; 19.8 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 3 (0)                     ; 0 (0)         ; 524288            ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_11                                                                                            ; RAM_1p_8w_16a_8b_from_file     ; work         ;
;          |altsyncram:altsyncram_component|          ; 18.7 (0.0)           ; 19.8 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 3 (0)                     ; 0 (0)         ; 524288            ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_11|altsyncram:altsyncram_component                                                            ; altsyncram                     ; work         ;
;             |altsyncram_ff12:auto_generated|        ; 18.7 (0.8)           ; 19.8 (0.8)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 3 (3)                     ; 0 (0)         ; 524288            ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_11|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated                             ; altsyncram_ff12                ; work         ;
;                |decode_61a:rden_decode|             ; 2.3 (2.3)            ; 2.5 (2.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_11|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode      ; decode_61a                     ; work         ;
;                |decode_dla:decode3|                 ; 4.0 (4.0)            ; 4.5 (4.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_11|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3          ; decode_dla                     ; work         ;
;                |mux_tfb:mux2|                       ; 11.6 (11.6)          ; 12.0 (12.0)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_11|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|mux_tfb:mux2                ; mux_tfb                        ; work         ;
;       |RAM_1p_8w_16a_8b_from_file:sub_RAM_12|       ; 19.2 (0.0)           ; 20.3 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 3 (0)                     ; 0 (0)         ; 524288            ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_12                                                                                            ; RAM_1p_8w_16a_8b_from_file     ; work         ;
;          |altsyncram:altsyncram_component|          ; 19.2 (0.0)           ; 20.3 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 3 (0)                     ; 0 (0)         ; 524288            ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_12|altsyncram:altsyncram_component                                                            ; altsyncram                     ; work         ;
;             |altsyncram_ff12:auto_generated|        ; 19.2 (0.8)           ; 20.3 (0.8)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 3 (3)                     ; 0 (0)         ; 524288            ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_12|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated                             ; altsyncram_ff12                ; work         ;
;                |decode_61a:rden_decode|             ; 2.3 (2.3)            ; 2.5 (2.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_12|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode      ; decode_61a                     ; work         ;
;                |decode_dla:decode3|                 ; 4.5 (4.5)            ; 5.0 (5.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_12|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3          ; decode_dla                     ; work         ;
;                |mux_tfb:mux2|                       ; 11.6 (11.6)          ; 12.0 (12.0)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_12|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|mux_tfb:mux2                ; mux_tfb                        ; work         ;
;       |RAM_1p_8w_16a_8b_from_file:sub_RAM_13|       ; 19.7 (0.0)           ; 20.8 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 3 (0)                     ; 0 (0)         ; 524288            ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_13                                                                                            ; RAM_1p_8w_16a_8b_from_file     ; work         ;
;          |altsyncram:altsyncram_component|          ; 19.7 (0.0)           ; 20.8 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 3 (0)                     ; 0 (0)         ; 524288            ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_13|altsyncram:altsyncram_component                                                            ; altsyncram                     ; work         ;
;             |altsyncram_ff12:auto_generated|        ; 19.7 (0.8)           ; 20.8 (0.8)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 3 (3)                     ; 0 (0)         ; 524288            ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_13|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated                             ; altsyncram_ff12                ; work         ;
;                |decode_61a:rden_decode|             ; 2.3 (2.3)            ; 2.5 (2.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_13|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode      ; decode_61a                     ; work         ;
;                |decode_dla:decode3|                 ; 5.0 (5.0)            ; 5.5 (5.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_13|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3          ; decode_dla                     ; work         ;
;                |mux_tfb:mux2|                       ; 11.6 (11.6)          ; 12.0 (12.0)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_13|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|mux_tfb:mux2                ; mux_tfb                        ; work         ;
;       |RAM_1p_8w_16a_8b_from_file:sub_RAM_14|       ; 19.7 (0.0)           ; 20.8 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 3 (0)                     ; 0 (0)         ; 524288            ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_14                                                                                            ; RAM_1p_8w_16a_8b_from_file     ; work         ;
;          |altsyncram:altsyncram_component|          ; 19.7 (0.0)           ; 20.8 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 3 (0)                     ; 0 (0)         ; 524288            ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_14|altsyncram:altsyncram_component                                                            ; altsyncram                     ; work         ;
;             |altsyncram_ff12:auto_generated|        ; 19.7 (0.8)           ; 20.8 (0.8)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 3 (3)                     ; 0 (0)         ; 524288            ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_14|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated                             ; altsyncram_ff12                ; work         ;
;                |decode_61a:rden_decode|             ; 2.3 (2.3)            ; 2.5 (2.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_14|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode      ; decode_61a                     ; work         ;
;                |decode_dla:decode3|                 ; 5.0 (5.0)            ; 5.5 (5.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_14|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3          ; decode_dla                     ; work         ;
;                |mux_tfb:mux2|                       ; 11.6 (11.6)          ; 12.0 (12.0)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_14|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|mux_tfb:mux2                ; mux_tfb                        ; work         ;
;       |RAM_1p_8w_16a_8b_from_file:sub_RAM_15|       ; 8.3 (0.0)            ; 8.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 2 (0)                     ; 0 (0)         ; 262144            ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_15                                                                                            ; RAM_1p_8w_16a_8b_from_file     ; work         ;
;          |altsyncram:altsyncram_component|          ; 8.3 (0.0)            ; 8.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 2 (0)                     ; 0 (0)         ; 262144            ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_15|altsyncram:altsyncram_component                                                            ; altsyncram                     ; work         ;
;             |altsyncram_ff12:auto_generated|        ; 8.3 (0.5)            ; 8.5 (0.5)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 2 (2)                     ; 0 (0)         ; 262144            ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_15|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated                             ; altsyncram_ff12                ; work         ;
;                |decode_dla:decode3|                 ; 3.8 (3.8)            ; 4.0 (4.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_15|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3          ; decode_dla                     ; work         ;
;                |mux_tfb:mux2|                       ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_15|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|mux_tfb:mux2                ; mux_tfb                        ; work         ;
;       |RAM_1p_8w_16a_8b_from_file:sub_RAM_2|        ; 19.7 (0.0)           ; 20.8 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 3 (0)                     ; 0 (0)         ; 524288            ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_2                                                                                             ; RAM_1p_8w_16a_8b_from_file     ; work         ;
;          |altsyncram:altsyncram_component|          ; 19.7 (0.0)           ; 20.8 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 3 (0)                     ; 0 (0)         ; 524288            ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_2|altsyncram:altsyncram_component                                                             ; altsyncram                     ; work         ;
;             |altsyncram_ff12:auto_generated|        ; 19.7 (0.8)           ; 20.8 (0.8)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 3 (3)                     ; 0 (0)         ; 524288            ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_2|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated                              ; altsyncram_ff12                ; work         ;
;                |decode_61a:rden_decode|             ; 2.3 (2.3)            ; 2.5 (2.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_2|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode       ; decode_61a                     ; work         ;
;                |decode_dla:decode3|                 ; 5.0 (5.0)            ; 5.5 (5.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_2|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3           ; decode_dla                     ; work         ;
;                |mux_tfb:mux2|                       ; 11.6 (11.6)          ; 12.0 (12.0)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_2|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|mux_tfb:mux2                 ; mux_tfb                        ; work         ;
;       |RAM_1p_8w_16a_8b_from_file:sub_RAM_3|        ; 19.7 (0.0)           ; 20.8 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 3 (0)                     ; 0 (0)         ; 524288            ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_3                                                                                             ; RAM_1p_8w_16a_8b_from_file     ; work         ;
;          |altsyncram:altsyncram_component|          ; 19.7 (0.0)           ; 20.8 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 3 (0)                     ; 0 (0)         ; 524288            ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_3|altsyncram:altsyncram_component                                                             ; altsyncram                     ; work         ;
;             |altsyncram_ff12:auto_generated|        ; 19.7 (0.8)           ; 20.8 (0.8)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 3 (3)                     ; 0 (0)         ; 524288            ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_3|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated                              ; altsyncram_ff12                ; work         ;
;                |decode_61a:rden_decode|             ; 2.3 (2.3)            ; 2.5 (2.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_3|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode       ; decode_61a                     ; work         ;
;                |decode_dla:decode3|                 ; 5.0 (5.0)            ; 5.5 (5.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_3|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3           ; decode_dla                     ; work         ;
;                |mux_tfb:mux2|                       ; 11.6 (11.6)          ; 12.0 (12.0)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_3|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|mux_tfb:mux2                 ; mux_tfb                        ; work         ;
;       |RAM_1p_8w_16a_8b_from_file:sub_RAM_4|        ; 19.2 (0.0)           ; 20.3 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 3 (0)                     ; 0 (0)         ; 524288            ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_4                                                                                             ; RAM_1p_8w_16a_8b_from_file     ; work         ;
;          |altsyncram:altsyncram_component|          ; 19.2 (0.0)           ; 20.3 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 3 (0)                     ; 0 (0)         ; 524288            ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_4|altsyncram:altsyncram_component                                                             ; altsyncram                     ; work         ;
;             |altsyncram_ff12:auto_generated|        ; 19.2 (0.8)           ; 20.3 (0.8)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 3 (3)                     ; 0 (0)         ; 524288            ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_4|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated                              ; altsyncram_ff12                ; work         ;
;                |decode_61a:rden_decode|             ; 2.3 (2.3)            ; 2.5 (2.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_4|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode       ; decode_61a                     ; work         ;
;                |decode_dla:decode3|                 ; 4.5 (4.5)            ; 5.0 (5.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_4|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3           ; decode_dla                     ; work         ;
;                |mux_tfb:mux2|                       ; 11.6 (11.6)          ; 12.0 (12.0)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_4|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|mux_tfb:mux2                 ; mux_tfb                        ; work         ;
;       |RAM_1p_8w_16a_8b_from_file:sub_RAM_5|        ; 19.7 (0.0)           ; 20.8 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 3 (0)                     ; 0 (0)         ; 524288            ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_5                                                                                             ; RAM_1p_8w_16a_8b_from_file     ; work         ;
;          |altsyncram:altsyncram_component|          ; 19.7 (0.0)           ; 20.8 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 3 (0)                     ; 0 (0)         ; 524288            ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_5|altsyncram:altsyncram_component                                                             ; altsyncram                     ; work         ;
;             |altsyncram_ff12:auto_generated|        ; 19.7 (0.8)           ; 20.8 (0.8)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 3 (3)                     ; 0 (0)         ; 524288            ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_5|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated                              ; altsyncram_ff12                ; work         ;
;                |decode_61a:rden_decode|             ; 2.3 (2.3)            ; 2.5 (2.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_5|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode       ; decode_61a                     ; work         ;
;                |decode_dla:decode3|                 ; 5.0 (5.0)            ; 5.5 (5.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_5|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3           ; decode_dla                     ; work         ;
;                |mux_tfb:mux2|                       ; 11.6 (11.6)          ; 12.0 (12.0)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_5|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|mux_tfb:mux2                 ; mux_tfb                        ; work         ;
;       |RAM_1p_8w_16a_8b_from_file:sub_RAM_6|        ; 18.7 (0.0)           ; 19.8 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 3 (0)                     ; 0 (0)         ; 524288            ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_6                                                                                             ; RAM_1p_8w_16a_8b_from_file     ; work         ;
;          |altsyncram:altsyncram_component|          ; 18.7 (0.0)           ; 19.8 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 3 (0)                     ; 0 (0)         ; 524288            ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_6|altsyncram:altsyncram_component                                                             ; altsyncram                     ; work         ;
;             |altsyncram_ff12:auto_generated|        ; 18.7 (0.8)           ; 19.8 (0.8)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 3 (3)                     ; 0 (0)         ; 524288            ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_6|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated                              ; altsyncram_ff12                ; work         ;
;                |decode_61a:rden_decode|             ; 2.3 (2.3)            ; 2.5 (2.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_6|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode       ; decode_61a                     ; work         ;
;                |decode_dla:decode3|                 ; 4.0 (4.0)            ; 4.5 (4.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_6|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3           ; decode_dla                     ; work         ;
;                |mux_tfb:mux2|                       ; 11.6 (11.6)          ; 12.0 (12.0)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_6|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|mux_tfb:mux2                 ; mux_tfb                        ; work         ;
;       |RAM_1p_8w_16a_8b_from_file:sub_RAM_7|        ; 19.7 (0.0)           ; 20.8 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 3 (0)                     ; 0 (0)         ; 524288            ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_7                                                                                             ; RAM_1p_8w_16a_8b_from_file     ; work         ;
;          |altsyncram:altsyncram_component|          ; 19.7 (0.0)           ; 20.8 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 3 (0)                     ; 0 (0)         ; 524288            ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_7|altsyncram:altsyncram_component                                                             ; altsyncram                     ; work         ;
;             |altsyncram_ff12:auto_generated|        ; 19.7 (0.8)           ; 20.8 (0.8)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 3 (3)                     ; 0 (0)         ; 524288            ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_7|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated                              ; altsyncram_ff12                ; work         ;
;                |decode_61a:rden_decode|             ; 2.3 (2.3)            ; 2.5 (2.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_7|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode       ; decode_61a                     ; work         ;
;                |decode_dla:decode3|                 ; 5.0 (5.0)            ; 5.5 (5.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_7|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3           ; decode_dla                     ; work         ;
;                |mux_tfb:mux2|                       ; 11.6 (11.6)          ; 12.0 (12.0)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_7|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|mux_tfb:mux2                 ; mux_tfb                        ; work         ;
;       |RAM_1p_8w_16a_8b_from_file:sub_RAM_8|        ; 19.1 (0.0)           ; 20.2 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 3 (0)                     ; 0 (0)         ; 524288            ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_8                                                                                             ; RAM_1p_8w_16a_8b_from_file     ; work         ;
;          |altsyncram:altsyncram_component|          ; 19.1 (0.0)           ; 20.2 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 3 (0)                     ; 0 (0)         ; 524288            ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_8|altsyncram:altsyncram_component                                                             ; altsyncram                     ; work         ;
;             |altsyncram_ff12:auto_generated|        ; 19.1 (0.8)           ; 20.2 (0.8)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 3 (3)                     ; 0 (0)         ; 524288            ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_8|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated                              ; altsyncram_ff12                ; work         ;
;                |decode_61a:rden_decode|             ; 2.3 (2.3)            ; 2.5 (2.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_8|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode       ; decode_61a                     ; work         ;
;                |decode_dla:decode3|                 ; 4.5 (4.5)            ; 5.0 (5.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_8|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3           ; decode_dla                     ; work         ;
;                |mux_tfb:mux2|                       ; 11.6 (11.6)          ; 12.0 (12.0)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_8|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|mux_tfb:mux2                 ; mux_tfb                        ; work         ;
;       |RAM_1p_8w_16a_8b_from_file:sub_RAM_9|        ; 19.7 (0.0)           ; 20.8 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 3 (0)                     ; 0 (0)         ; 524288            ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_9                                                                                             ; RAM_1p_8w_16a_8b_from_file     ; work         ;
;          |altsyncram:altsyncram_component|          ; 19.7 (0.0)           ; 20.8 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 3 (0)                     ; 0 (0)         ; 524288            ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_9|altsyncram:altsyncram_component                                                             ; altsyncram                     ; work         ;
;             |altsyncram_ff12:auto_generated|        ; 19.7 (0.8)           ; 20.8 (0.8)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 3 (3)                     ; 0 (0)         ; 524288            ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_9|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated                              ; altsyncram_ff12                ; work         ;
;                |decode_61a:rden_decode|             ; 2.3 (2.3)            ; 2.5 (2.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_9|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode       ; decode_61a                     ; work         ;
;                |decode_dla:decode3|                 ; 5.0 (5.0)            ; 5.5 (5.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_9|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3           ; decode_dla                     ; work         ;
;                |mux_tfb:mux2|                       ; 11.6 (11.6)          ; 12.0 (12.0)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_9|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|mux_tfb:mux2                 ; mux_tfb                        ; work         ;
;    |ROM_1p_32w_8a_32b:ROM|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 0          ; 0    ; 0            ; |TopModule|ROM_1p_32w_8a_32b:ROM                                                                                                                                   ; ROM_1p_32w_8a_32b              ; work         ;
;       |altsyncram:altsyncram_component|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 0          ; 0    ; 0            ; |TopModule|ROM_1p_32w_8a_32b:ROM|altsyncram:altsyncram_component                                                                                                   ; altsyncram                     ; work         ;
;          |altsyncram_uho1:auto_generated|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 0          ; 0    ; 0            ; |TopModule|ROM_1p_32w_8a_32b:ROM|altsyncram:altsyncram_component|altsyncram_uho1:auto_generated                                                                    ; altsyncram_uho1                ; work         ;
;    |RV32I:RV|                                       ; 9815.8 (0.5)         ; 10354.8 (0.5)                    ; 539.0 (0.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15517 (1)           ; 6141 (0)                  ; 0 (0)         ; 0                 ; 8          ; 0    ; 0            ; |TopModule|RV32I:RV                                                                                                                                                ; RV32I                          ; work         ;
;       |Decode_stage:DS|                             ; 2102.8 (0.0)         ; 2343.1 (0.0)                     ; 240.3 (0.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 239 (0)             ; 4960 (0)                  ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Decode_stage:DS                                                                                                                                ; Decode_stage                   ; work         ;
;          |Adder_N:adder_branch_prediction|          ; 10.8 (10.8)          ; 11.2 (11.2)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Decode_stage:DS|Adder_N:adder_branch_prediction                                                                                                ; Adder_N                        ; work         ;
;          |Main_decoder:main_dec|                    ; 40.0 (6.4)           ; 42.3 (6.7)                       ; 2.4 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 96 (17)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Decode_stage:DS|Main_decoder:main_dec                                                                                                          ; Main_decoder                   ; work         ;
;             |ALU_decoder_RV32I:ALU_dec|             ; 22.3 (7.0)           ; 23.8 (7.5)                       ; 1.4 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Decode_stage:DS|Main_decoder:main_dec|ALU_decoder_RV32I:ALU_dec                                                                                ; ALU_decoder_RV32I              ; work         ;
;                |Encoder_15x4:cod|                   ; 15.4 (15.4)          ; 16.2 (16.2)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Decode_stage:DS|Main_decoder:main_dec|ALU_decoder_RV32I:ALU_dec|Encoder_15x4:cod                                                               ; Encoder_15x4                   ; work         ;
;             |Branch_condition_decoder_RV32I:bcd|    ; 0.8 (0.0)            ; 0.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Decode_stage:DS|Main_decoder:main_dec|Branch_condition_decoder_RV32I:bcd                                                                       ; Branch_condition_decoder_RV32I ; work         ;
;                |Encoder_5x3:cod|                    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Decode_stage:DS|Main_decoder:main_dec|Branch_condition_decoder_RV32I:bcd|Encoder_5x3:cod                                                       ; Encoder_5x3                    ; work         ;
;             |Decoder_N:dec_f3|                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Decode_stage:DS|Main_decoder:main_dec|Decoder_N:dec_f3                                                                                         ; Decoder_N                      ; work         ;
;             |Decoder_f7_RV32I:dec_f7|               ; 1.4 (1.4)            ; 1.5 (1.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Decode_stage:DS|Main_decoder:main_dec|Decoder_f7_RV32I:dec_f7                                                                                  ; Decoder_f7_RV32I               ; work         ;
;             |Instruction_decoder_RV32I:id|          ; 3.8 (3.8)            ; 4.1 (4.1)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Decode_stage:DS|Main_decoder:main_dec|Instruction_decoder_RV32I:id                                                                             ; Instruction_decoder_RV32I      ; work         ;
;             |Load_store_width_decoder_RV32I:lsd|    ; 2.6 (1.9)            ; 2.8 (2.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Decode_stage:DS|Main_decoder:main_dec|Load_store_width_decoder_RV32I:lsd                                                                       ; Load_store_width_decoder_RV32I ; work         ;
;                |Encoder_5x3:enc|                    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Decode_stage:DS|Main_decoder:main_dec|Load_store_width_decoder_RV32I:lsd|Encoder_5x3:enc                                                       ; Encoder_5x3                    ; work         ;
;             |Rerouting_decoder_RV32I:Rerouting_dec| ; 1.7 (1.7)            ; 1.8 (1.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Decode_stage:DS|Main_decoder:main_dec|Rerouting_decoder_RV32I:Rerouting_dec                                                                    ; Rerouting_decoder_RV32I        ; work         ;
;             |Result_source_decoder_RV32I:rsd|       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Decode_stage:DS|Main_decoder:main_dec|Result_source_decoder_RV32I:rsd                                                                          ; Result_source_decoder_RV32I    ; work         ;
;          |Regfile_32x32_vN:scalar_reg_file|         ; 420.9 (420.9)        ; 469.5 (469.5)                    ; 48.6 (48.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 992 (992)                 ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file                                                                                               ; Regfile_32x32_vN               ; work         ;
;          |Regfile_vector_32x128_vN:vector_reg_file| ; 1622.3 (1622.3)      ; 1810.5 (1810.5)                  ; 188.2 (188.2)                                     ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 3968 (3968)               ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file                                                                                       ; Regfile_vector_32x128_vN       ; work         ;
;          |Sign_extend_RV32I:sign_ext|               ; 8.8 (0.0)            ; 9.6 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Decode_stage:DS|Sign_extend_RV32I:sign_ext                                                                                                     ; Sign_extend_RV32I              ; work         ;
;             |Multiplexer_MxN:mux_o|                 ; 8.8 (8.8)            ; 9.6 (9.6)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (49)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Decode_stage:DS|Sign_extend_RV32I:sign_ext|Multiplexer_MxN:mux_o                                                                               ; Multiplexer_MxN                ; work         ;
;       |Execute_stage:ES|                            ; 5493.5 (1.4)         ; 5769.8 (1.5)                     ; 276.3 (0.1)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11667 (3)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 8          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES                                                                                                                               ; Execute_stage                  ; work         ;
;          |Comparison_unit_RV32I:comp|               ; 18.3 (0.0)           ; 20.0 (0.0)                       ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|Comparison_unit_RV32I:comp                                                                                                    ; Comparison_unit_RV32I          ; work         ;
;             |Comparator_RV32I:comp|                 ; 18.3 (4.0)           ; 20.0 (4.0)                       ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (8)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|Comparison_unit_RV32I:comp|Comparator_RV32I:comp                                                                              ; Comparator_RV32I               ; work         ;
;                |Adder_with_carries_N:add|           ; 14.4 (14.4)          ; 16.0 (16.0)                      ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|Comparison_unit_RV32I:comp|Comparator_RV32I:comp|Adder_with_carries_N:add                                                     ; Adder_with_carries_N           ; work         ;
;          |Multiplexer_MxN:mux_forward_0|            ; 44.2 (44.2)          ; 44.8 (44.8)                      ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 81 (81)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|Multiplexer_MxN:mux_forward_0                                                                                                 ; Multiplexer_MxN                ; work         ;
;          |Multiplexer_MxN:mux_forward_1|            ; 61.9 (61.9)          ; 62.0 (62.0)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 191 (191)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|Multiplexer_MxN:mux_forward_1                                                                                                 ; Multiplexer_MxN                ; work         ;
;          |Multiplexer_MxN:mux_operand_0|            ; 58.3 (58.3)          ; 59.5 (59.5)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 130 (130)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|Multiplexer_MxN:mux_operand_0                                                                                                 ; Multiplexer_MxN                ; work         ;
;          |Multiplexer_MxN:mux_operand_1|            ; 52.3 (52.3)          ; 53.3 (53.3)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 128 (128)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|Multiplexer_MxN:mux_operand_1                                                                                                 ; Multiplexer_MxN                ; work         ;
;          |VALU_4xN:VALU|                            ; 5257.1 (0.0)         ; 5528.7 (0.0)                     ; 271.6 (0.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11093 (0)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 8          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU                                                                                                                 ; VALU_4xN                       ; work         ;
;             |ALU_RV32I:ALU_0|                       ; 1159.1 (65.6)        ; 1224.5 (69.0)                    ; 65.4 (3.4)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2461 (149)          ; 0 (0)                     ; 0 (0)         ; 0                 ; 2          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_0                                                                                                 ; ALU_RV32I                      ; work         ;
;                |Absolute_N:abs|                     ; 14.3 (0.0)           ; 15.8 (0.0)                       ; 1.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_0|Absolute_N:abs                                                                                  ; Absolute_N                     ; work         ;
;                   |Adder_with_carry_in_N:add|       ; 14.3 (14.3)          ; 15.8 (15.8)                      ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_0|Absolute_N:abs|Adder_with_carry_in_N:add                                                        ; Adder_with_carry_in_N          ; work         ;
;                |Adder_Subtractor_N:add_sub|         ; 12.4 (0.0)           ; 14.0 (0.0)                       ; 1.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_0|Adder_Subtractor_N:add_sub                                                                      ; Adder_Subtractor_N             ; work         ;
;                   |Adder_with_carry_in_N:adder|     ; 12.4 (12.4)          ; 14.0 (14.0)                      ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_0|Adder_Subtractor_N:add_sub|Adder_with_carry_in_N:adder                                          ; Adder_with_carry_in_N          ; work         ;
;                |Multiplexer_MxN:mux|                ; 20.2 (20.2)          ; 21.0 (21.0)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (41)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_0|Multiplexer_MxN:mux                                                                             ; Multiplexer_MxN                ; work         ;
;                |SLT_U_N:slt|                        ; 7.7 (0.0)            ; 9.3 (0.0)                        ; 1.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_0|SLT_U_N:slt                                                                                     ; SLT_U_N                        ; work         ;
;                   |Adder_with_carries_N:adder|      ; 7.7 (7.7)            ; 9.3 (9.3)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_0|SLT_U_N:slt|Adder_with_carries_N:adder                                                          ; Adder_with_carries_N           ; work         ;
;                |lpm_divide:Div0|                    ; 524.4 (0.0)          ; 552.7 (0.0)                      ; 28.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1088 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_0|lpm_divide:Div0                                                                                 ; lpm_divide                     ; work         ;
;                   |lpm_divide_3dm:auto_generated|   ; 524.4 (0.0)          ; 552.7 (0.0)                      ; 28.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1088 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_0|lpm_divide:Div0|lpm_divide_3dm:auto_generated                                                   ; lpm_divide_3dm                 ; work         ;
;                      |sign_div_unsign_9nh:divider|  ; 524.4 (0.0)          ; 552.7 (0.0)                      ; 28.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1088 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_0|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider                       ; sign_div_unsign_9nh            ; work         ;
;                         |alt_u_div_o2f:divider|     ; 524.4 (524.4)        ; 552.7 (552.7)                    ; 28.3 (28.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1088 (1088)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_0|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider ; alt_u_div_o2f                  ; work         ;
;                |lpm_divide:Mod0|                    ; 514.4 (0.0)          ; 542.7 (0.0)                      ; 28.2 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1086 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_0|lpm_divide:Mod0                                                                                 ; lpm_divide                     ; work         ;
;                   |lpm_divide_65m:auto_generated|   ; 514.4 (0.0)          ; 542.7 (0.0)                      ; 28.2 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1086 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_0|lpm_divide:Mod0|lpm_divide_65m:auto_generated                                                   ; lpm_divide_65m                 ; work         ;
;                      |sign_div_unsign_9nh:divider|  ; 514.4 (0.0)          ; 542.7 (0.0)                      ; 28.2 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1086 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_0|lpm_divide:Mod0|lpm_divide_65m:auto_generated|sign_div_unsign_9nh:divider                       ; sign_div_unsign_9nh            ; work         ;
;                         |alt_u_div_o2f:divider|     ; 514.4 (514.4)        ; 542.7 (542.7)                    ; 28.2 (28.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1086 (1086)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_0|lpm_divide:Mod0|lpm_divide_65m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider ; alt_u_div_o2f                  ; work         ;
;             |ALU_RV32I:ALU_1|                       ; 1162.3 (67.4)        ; 1227.5 (70.5)                    ; 65.2 (3.1)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2470 (148)          ; 0 (0)                     ; 0 (0)         ; 0                 ; 2          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_1                                                                                                 ; ALU_RV32I                      ; work         ;
;                |Absolute_N:abs|                     ; 13.8 (0.0)           ; 15.3 (0.0)                       ; 1.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_1|Absolute_N:abs                                                                                  ; Absolute_N                     ; work         ;
;                   |Adder_with_carry_in_N:add|       ; 13.8 (13.8)          ; 15.3 (15.3)                      ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_1|Absolute_N:abs|Adder_with_carry_in_N:add                                                        ; Adder_with_carry_in_N          ; work         ;
;                |Adder_Subtractor_N:add_sub|         ; 10.9 (0.0)           ; 12.5 (0.0)                       ; 1.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_1|Adder_Subtractor_N:add_sub                                                                      ; Adder_Subtractor_N             ; work         ;
;                   |Adder_with_carry_in_N:adder|     ; 10.9 (10.9)          ; 12.5 (12.5)                      ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_1|Adder_Subtractor_N:add_sub|Adder_with_carry_in_N:adder                                          ; Adder_with_carry_in_N          ; work         ;
;                |Multiplexer_MxN:mux|                ; 21.2 (21.2)          ; 22.0 (22.0)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (46)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_1|Multiplexer_MxN:mux                                                                             ; Multiplexer_MxN                ; work         ;
;                |SLT_U_N:slt|                        ; 0.4 (0.0)            ; 2.0 (0.0)                        ; 1.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_1|SLT_U_N:slt                                                                                     ; SLT_U_N                        ; work         ;
;                   |Adder_with_carries_N:adder|      ; 0.4 (0.4)            ; 2.0 (2.0)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_1|SLT_U_N:slt|Adder_with_carries_N:adder                                                          ; Adder_with_carries_N           ; work         ;
;                |lpm_divide:Div0|                    ; 536.9 (0.0)          ; 565.2 (0.0)                      ; 28.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1087 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_1|lpm_divide:Div0                                                                                 ; lpm_divide                     ; work         ;
;                   |lpm_divide_3dm:auto_generated|   ; 536.9 (0.0)          ; 565.2 (0.0)                      ; 28.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1087 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_1|lpm_divide:Div0|lpm_divide_3dm:auto_generated                                                   ; lpm_divide_3dm                 ; work         ;
;                      |sign_div_unsign_9nh:divider|  ; 536.9 (0.0)          ; 565.2 (0.0)                      ; 28.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1087 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_1|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider                       ; sign_div_unsign_9nh            ; work         ;
;                         |alt_u_div_o2f:divider|     ; 536.9 (536.9)        ; 565.2 (565.2)                    ; 28.3 (28.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1087 (1087)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_1|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider ; alt_u_div_o2f                  ; work         ;
;                |lpm_divide:Mod0|                    ; 511.7 (0.0)          ; 540.0 (0.0)                      ; 28.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1092 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_1|lpm_divide:Mod0                                                                                 ; lpm_divide                     ; work         ;
;                   |lpm_divide_65m:auto_generated|   ; 511.7 (0.0)          ; 540.0 (0.0)                      ; 28.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1092 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_1|lpm_divide:Mod0|lpm_divide_65m:auto_generated                                                   ; lpm_divide_65m                 ; work         ;
;                      |sign_div_unsign_9nh:divider|  ; 511.7 (0.0)          ; 540.0 (0.0)                      ; 28.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1092 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_1|lpm_divide:Mod0|lpm_divide_65m:auto_generated|sign_div_unsign_9nh:divider                       ; sign_div_unsign_9nh            ; work         ;
;                         |alt_u_div_o2f:divider|     ; 511.7 (511.7)        ; 540.0 (540.0)                    ; 28.3 (28.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1092 (1092)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_1|lpm_divide:Mod0|lpm_divide_65m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider ; alt_u_div_o2f                  ; work         ;
;             |ALU_RV32I:ALU_2|                       ; 1164.8 (66.9)        ; 1230.0 (70.0)                    ; 65.2 (3.1)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2470 (148)          ; 0 (0)                     ; 0 (0)         ; 0                 ; 2          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_2                                                                                                 ; ALU_RV32I                      ; work         ;
;                |Absolute_N:abs|                     ; 14.3 (0.0)           ; 15.8 (0.0)                       ; 1.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_2|Absolute_N:abs                                                                                  ; Absolute_N                     ; work         ;
;                   |Adder_with_carry_in_N:add|       ; 14.3 (14.3)          ; 15.8 (15.8)                      ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_2|Absolute_N:abs|Adder_with_carry_in_N:add                                                        ; Adder_with_carry_in_N          ; work         ;
;                |Adder_Subtractor_N:add_sub|         ; 10.9 (0.0)           ; 12.5 (0.0)                       ; 1.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_2|Adder_Subtractor_N:add_sub                                                                      ; Adder_Subtractor_N             ; work         ;
;                   |Adder_with_carry_in_N:adder|     ; 10.9 (10.9)          ; 12.5 (12.5)                      ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_2|Adder_Subtractor_N:add_sub|Adder_with_carry_in_N:adder                                          ; Adder_with_carry_in_N          ; work         ;
;                |Multiplexer_MxN:mux|                ; 21.7 (21.7)          ; 22.5 (22.5)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (46)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_2|Multiplexer_MxN:mux                                                                             ; Multiplexer_MxN                ; work         ;
;                |SLT_U_N:slt|                        ; 7.4 (0.0)            ; 9.0 (0.0)                        ; 1.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_2|SLT_U_N:slt                                                                                     ; SLT_U_N                        ; work         ;
;                   |Adder_with_carries_N:adder|      ; 7.4 (7.4)            ; 9.0 (9.0)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_2|SLT_U_N:slt|Adder_with_carries_N:adder                                                          ; Adder_with_carries_N           ; work         ;
;                |lpm_divide:Div0|                    ; 522.4 (0.0)          ; 550.7 (0.0)                      ; 28.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1087 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_2|lpm_divide:Div0                                                                                 ; lpm_divide                     ; work         ;
;                   |lpm_divide_3dm:auto_generated|   ; 522.4 (0.0)          ; 550.7 (0.0)                      ; 28.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1087 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_2|lpm_divide:Div0|lpm_divide_3dm:auto_generated                                                   ; lpm_divide_3dm                 ; work         ;
;                      |sign_div_unsign_9nh:divider|  ; 522.4 (0.0)          ; 550.7 (0.0)                      ; 28.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1087 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_2|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider                       ; sign_div_unsign_9nh            ; work         ;
;                         |alt_u_div_o2f:divider|     ; 522.4 (522.4)        ; 550.7 (550.7)                    ; 28.3 (28.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1087 (1087)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_2|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider ; alt_u_div_o2f                  ; work         ;
;                |lpm_divide:Mod0|                    ; 521.2 (0.0)          ; 549.5 (0.0)                      ; 28.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1092 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_2|lpm_divide:Mod0                                                                                 ; lpm_divide                     ; work         ;
;                   |lpm_divide_65m:auto_generated|   ; 521.2 (0.0)          ; 549.5 (0.0)                      ; 28.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1092 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_2|lpm_divide:Mod0|lpm_divide_65m:auto_generated                                                   ; lpm_divide_65m                 ; work         ;
;                      |sign_div_unsign_9nh:divider|  ; 521.2 (0.0)          ; 549.5 (0.0)                      ; 28.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1092 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_2|lpm_divide:Mod0|lpm_divide_65m:auto_generated|sign_div_unsign_9nh:divider                       ; sign_div_unsign_9nh            ; work         ;
;                         |alt_u_div_o2f:divider|     ; 521.2 (521.2)        ; 549.5 (549.5)                    ; 28.3 (28.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1092 (1092)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_2|lpm_divide:Mod0|lpm_divide_65m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider ; alt_u_div_o2f                  ; work         ;
;             |ALU_RV32I:ALU_3|                       ; 1161.3 (66.4)        ; 1226.5 (69.5)                    ; 65.2 (3.1)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2470 (148)          ; 0 (0)                     ; 0 (0)         ; 0                 ; 2          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_3                                                                                                 ; ALU_RV32I                      ; work         ;
;                |Absolute_N:abs|                     ; 13.3 (0.0)           ; 14.8 (0.0)                       ; 1.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_3|Absolute_N:abs                                                                                  ; Absolute_N                     ; work         ;
;                   |Adder_with_carry_in_N:add|       ; 13.3 (13.3)          ; 14.8 (14.8)                      ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_3|Absolute_N:abs|Adder_with_carry_in_N:add                                                        ; Adder_with_carry_in_N          ; work         ;
;                |Adder_Subtractor_N:add_sub|         ; 10.9 (0.0)           ; 12.5 (0.0)                       ; 1.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_3|Adder_Subtractor_N:add_sub                                                                      ; Adder_Subtractor_N             ; work         ;
;                   |Adder_with_carry_in_N:adder|     ; 10.9 (10.9)          ; 12.5 (12.5)                      ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_3|Adder_Subtractor_N:add_sub|Adder_with_carry_in_N:adder                                          ; Adder_with_carry_in_N          ; work         ;
;                |Multiplexer_MxN:mux|                ; 21.2 (21.2)          ; 22.0 (22.0)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (46)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_3|Multiplexer_MxN:mux                                                                             ; Multiplexer_MxN                ; work         ;
;                |SLT_U_N:slt|                        ; 0.4 (0.0)            ; 2.0 (0.0)                        ; 1.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_3|SLT_U_N:slt                                                                                     ; SLT_U_N                        ; work         ;
;                   |Adder_with_carries_N:adder|      ; 0.4 (0.4)            ; 2.0 (2.0)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_3|SLT_U_N:slt|Adder_with_carries_N:adder                                                          ; Adder_with_carries_N           ; work         ;
;                |lpm_divide:Div0|                    ; 536.1 (0.0)          ; 564.3 (0.0)                      ; 28.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1087 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_3|lpm_divide:Div0                                                                                 ; lpm_divide                     ; work         ;
;                   |lpm_divide_3dm:auto_generated|   ; 536.1 (0.0)          ; 564.3 (0.0)                      ; 28.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1087 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_3|lpm_divide:Div0|lpm_divide_3dm:auto_generated                                                   ; lpm_divide_3dm                 ; work         ;
;                      |sign_div_unsign_9nh:divider|  ; 536.1 (0.0)          ; 564.3 (0.0)                      ; 28.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1087 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_3|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider                       ; sign_div_unsign_9nh            ; work         ;
;                         |alt_u_div_o2f:divider|     ; 536.1 (536.1)        ; 564.3 (564.3)                    ; 28.3 (28.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1087 (1087)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_3|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider ; alt_u_div_o2f                  ; work         ;
;                |lpm_divide:Mod0|                    ; 513.1 (0.0)          ; 541.3 (0.0)                      ; 28.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1092 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_3|lpm_divide:Mod0                                                                                 ; lpm_divide                     ; work         ;
;                   |lpm_divide_65m:auto_generated|   ; 513.1 (0.0)          ; 541.3 (0.0)                      ; 28.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1092 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_3|lpm_divide:Mod0|lpm_divide_65m:auto_generated                                                   ; lpm_divide_65m                 ; work         ;
;                      |sign_div_unsign_9nh:divider|  ; 513.1 (0.0)          ; 541.3 (0.0)                      ; 28.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1092 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_3|lpm_divide:Mod0|lpm_divide_65m:auto_generated|sign_div_unsign_9nh:divider                       ; sign_div_unsign_9nh            ; work         ;
;                         |alt_u_div_o2f:divider|     ; 513.1 (513.1)        ; 541.3 (541.3)                    ; 28.3 (28.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1092 (1092)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_3|lpm_divide:Mod0|lpm_divide_65m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider ; alt_u_div_o2f                  ; work         ;
;             |Multiplexer_MxN:mux|                   ; 605.0 (605.0)        ; 615.3 (615.3)                    ; 10.3 (10.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1210 (1210)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|Multiplexer_MxN:mux                                                                                             ; Multiplexer_MxN                ; work         ;
;             |Router_RV32I:router|                   ; 4.5 (0.9)            ; 4.8 (1.0)                        ; 0.3 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (2)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|Router_RV32I:router                                                                                             ; Router_RV32I                   ; work         ;
;                |Decoder_N:dec|                      ; 0.6 (0.6)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|Router_RV32I:router|Decoder_N:dec                                                                               ; Decoder_N                      ; work         ;
;                |Multiplexer_MxN:mux_0|              ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|Router_RV32I:router|Multiplexer_MxN:mux_0                                                                       ; Multiplexer_MxN                ; work         ;
;       |Fetch_stage:FS|                              ; 43.7 (0.0)           ; 43.9 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 118 (0)             ; 32 (0)                    ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Fetch_stage:FS                                                                                                                                 ; Fetch_stage                    ; work         ;
;          |Adder_N:adder_pc_plus_4|                  ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Fetch_stage:FS|Adder_N:adder_pc_plus_4                                                                                                         ; Adder_N                        ; work         ;
;          |Multiplexer_MxN:mux_PC_source|            ; 22.9 (22.9)          ; 23.0 (23.0)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 55 (55)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Fetch_stage:FS|Multiplexer_MxN:mux_PC_source                                                                                                   ; Multiplexer_MxN                ; work         ;
;          |Multiplexer_MxN:mux_prediction|           ; 8.2 (8.2)            ; 8.2 (8.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Fetch_stage:FS|Multiplexer_MxN:mux_prediction                                                                                                  ; Multiplexer_MxN                ; work         ;
;          |Register_N_with_enabler_vP:PC|            ; 11.0 (11.0)          ; 11.1 (11.1)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Fetch_stage:FS|Register_N_with_enabler_vP:PC                                                                                                   ; Register_N_with_enabler_vP     ; work         ;
;       |Hazard_unit_RV32I:HU|                        ; 5.7 (5.4)            ; 6.3 (6.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Hazard_unit_RV32I:HU                                                                                                                           ; Hazard_unit_RV32I              ; work         ;
;          |Exception:ex_mem|                         ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Hazard_unit_RV32I:HU|Exception:ex_mem                                                                                                          ; Exception                      ; work         ;
;       |Input_byte_handler_RV32I:IBH|                ; 8.1 (0.0)            ; 8.1 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Input_byte_handler_RV32I:IBH                                                                                                                   ; Input_byte_handler_RV32I       ; work         ;
;          |Multiplexer_MxN:mux_read_data_0|          ; 8.1 (8.1)            ; 8.1 (8.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Input_byte_handler_RV32I:IBH|Multiplexer_MxN:mux_read_data_0                                                                                   ; Multiplexer_MxN                ; work         ;
;       |Multiplexer_MxN:mux_W|                       ; 43.6 (43.6)          ; 43.6 (43.6)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 128 (128)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Multiplexer_MxN:mux_W                                                                                                                          ; Multiplexer_MxN                ; work         ;
;       |Output_byte_handler_RV32I:OBH|               ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Output_byte_handler_RV32I:OBH                                                                                                                  ; Output_byte_handler_RV32I      ; work         ;
;          |Decoder_N:dec|                            ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Output_byte_handler_RV32I:OBH|Decoder_N:dec                                                                                                    ; Decoder_N                      ; work         ;
;       |Pipe_decode_vP:PD|                           ; 31.6 (31.6)          ; 33.3 (33.3)                      ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 94 (94)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Pipe_decode_vP:PD                                                                                                                              ; Pipe_decode_vP                 ; work         ;
;       |Pipe_execute_vP:PE|                          ; 1867.1 (1867.1)      ; 1871.3 (1871.3)                  ; 4.2 (4.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3211 (3211)         ; 456 (456)                 ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Pipe_execute_vP:PE                                                                                                                             ; Pipe_execute_vP                ; work         ;
;       |Pipe_memory_vP:PM|                           ; 131.9 (131.9)        ; 139.1 (139.1)                    ; 7.2 (7.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 116 (116)           ; 302 (302)                 ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Pipe_memory_vP:PM                                                                                                                              ; Pipe_memory_vP                 ; work         ;
;       |Pipe_writeback_vP:PW|                        ; 86.9 (86.9)          ; 95.3 (95.3)                      ; 8.4 (8.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 297 (297)                 ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|RV32I:RV|Pipe_writeback_vP:PW                                                                                                                           ; Pipe_writeback_vP              ; work         ;
;    |pixelPrinter:pixelPrinter|                      ; 22.5 (22.5)          ; 24.0 (24.0)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 48 (48)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|pixelPrinter:pixelPrinter                                                                                                                               ; pixelPrinter                   ; work         ;
;    |pll_25:pll_25|                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|pll_25:pll_25                                                                                                                                           ; pll_25                         ; pll_25       ;
;       |pll_25_0002:pll_25_inst|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|pll_25:pll_25|pll_25_0002:pll_25_inst                                                                                                                   ; pll_25_0002                    ; pll_25       ;
;          |altera_pll:altera_pll_i|                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|pll_25:pll_25|pll_25_0002:pll_25_inst|altera_pll:altera_pll_i                                                                                           ; altera_pll                     ; work         ;
;    |vgaHdmi:vgaHdmi|                                ; 23.8 (23.8)          ; 24.9 (24.9)                      ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 50 (50)             ; 24 (24)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |TopModule|vgaHdmi:vgaHdmi                                                                                                                                         ; vgaHdmi                        ; work         ;
+-----------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                          ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name          ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; HDMI_TX_VS    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HDMI_TX_HS    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HDMI_TX_DE    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HDMI_TX_D[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HDMI_TX_D[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HDMI_TX_D[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HDMI_TX_D[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HDMI_TX_D[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HDMI_TX_D[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HDMI_TX_D[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HDMI_TX_D[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HDMI_TX_D[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HDMI_TX_D[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HDMI_TX_D[10] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HDMI_TX_D[11] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HDMI_TX_D[12] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HDMI_TX_D[13] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HDMI_TX_D[14] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HDMI_TX_D[15] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HDMI_TX_D[16] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HDMI_TX_D[17] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HDMI_TX_D[18] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HDMI_TX_D[19] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HDMI_TX_D[20] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HDMI_TX_D[21] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HDMI_TX_D[22] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HDMI_TX_D[23] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HDMI_TX_CLK   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HDMI_I2C_SCL  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; READY         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HDMI_I2S0     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HDMI_MCLK     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HDMI_LRCLK    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HDMI_SCLK     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HDMI_I2C_SDA  ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; clock50       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reset_n       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; switch        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_INT   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; HDMI_I2C_SDA        ;                   ;         ;
; clock50             ;                   ;         ;
; reset_n             ;                   ;         ;
; switch              ;                   ;         ;
; HDMI_TX_INT         ;                   ;         ;
+---------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                ; Location                   ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[8]~4                                                                                        ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|CNT[3]~0                                                                                      ; Unassigned                 ; 8       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; I2C_HDMI_Config:I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|CNT[3]~1                                                                                      ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; I2C_HDMI_Config:I2C_HDMI_Config|LUT_INDEX[3]                                                                                                                        ; Unassigned                 ; 19      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; I2C_HDMI_Config:I2C_HDMI_Config|LessThan0~3                                                                                                                         ; Unassigned                 ; 17      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; I2C_HDMI_Config:I2C_HDMI_Config|mI2C_CTRL_CLK                                                                                                                       ; Unassigned                 ; 55      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; I2C_HDMI_Config:I2C_HDMI_Config|mI2C_DATA[7]~0                                                                                                                      ; Unassigned                 ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_0|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode548w[3]~0  ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_0|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode559w[3]~0  ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_0|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode581w[3]~0  ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_0|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode592w[3]~0  ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_0|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode603w[3]~0  ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_0|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode431w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_0|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode431w[3]~0      ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_0|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode448w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_0|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode448w[3]~0      ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_0|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode458w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_0|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode468w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_0|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode478w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_0|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode478w[3]~0      ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_0|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode488w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_0|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode498w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_0|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode508w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_10|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode548w[3]~0 ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_10|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode559w[3]~0 ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_10|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode581w[3]~0 ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_10|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode592w[3]~0 ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_10|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode603w[3]~0 ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_10|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode431w[3]       ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_10|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode431w[3]~0     ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_10|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode448w[3]       ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_10|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode448w[3]~0     ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_10|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode458w[3]       ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_10|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode468w[3]       ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_10|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode478w[3]       ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_10|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode478w[3]~0     ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_10|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode488w[3]       ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_10|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode498w[3]       ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_10|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode508w[3]       ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_11|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode548w[3]~0 ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_11|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode559w[3]~0 ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_11|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode581w[3]~0 ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_11|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode592w[3]~0 ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_11|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode603w[3]~0 ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_11|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode431w[3]       ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_11|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode431w[3]~0     ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_11|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode448w[3]       ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_11|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode448w[3]~0     ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_11|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode458w[3]       ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_11|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode468w[3]       ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_11|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode478w[3]       ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_11|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode478w[3]~0     ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_11|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode488w[3]       ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_11|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode498w[3]       ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_11|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode508w[3]       ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_12|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode548w[3]~0 ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_12|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode559w[3]~0 ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_12|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode581w[3]~0 ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_12|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode592w[3]~0 ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_12|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode603w[3]~0 ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_12|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode431w[3]       ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_12|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode431w[3]~0     ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_12|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode448w[3]       ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_12|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode448w[3]~0     ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_12|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode458w[3]       ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_12|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode468w[3]       ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_12|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode478w[3]       ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_12|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode478w[3]~0     ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_12|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode488w[3]       ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_12|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode498w[3]       ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_12|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode508w[3]       ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_13|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode548w[3]~0 ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_13|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode559w[3]~0 ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_13|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode581w[3]~0 ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_13|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode592w[3]~0 ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_13|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode603w[3]~0 ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_13|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode431w[3]       ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_13|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode431w[3]~0     ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_13|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode448w[3]       ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_13|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode448w[3]~0     ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_13|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode458w[3]       ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_13|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode468w[3]       ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_13|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode478w[3]       ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_13|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode478w[3]~0     ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_13|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode488w[3]       ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_13|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode498w[3]       ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_13|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode508w[3]       ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_14|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode548w[3]~0 ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_14|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode559w[3]~0 ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_14|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode581w[3]~0 ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_14|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode592w[3]~0 ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_14|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode603w[3]~0 ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_14|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode431w[3]       ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_14|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode431w[3]~0     ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_14|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode448w[3]       ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_14|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode448w[3]~0     ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_14|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode458w[3]       ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_14|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode468w[3]       ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_14|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode478w[3]       ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_14|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode478w[3]~0     ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_14|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode488w[3]       ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_14|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode498w[3]       ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_14|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode508w[3]       ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_15|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode431w[2]       ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_15|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode431w[2]~0     ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_15|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode448w[2]       ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_15|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode448w[2]~0     ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_15|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode458w[2]       ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_15|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode458w[2]~0     ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_15|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode468w[2]       ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_15|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode468w[2]~0     ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_1|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode548w[3]~0  ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_1|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode559w[3]~0  ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_1|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode581w[3]~0  ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_1|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode592w[3]~0  ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_1|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode603w[3]~0  ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_1|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode431w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_1|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode431w[3]~0      ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_1|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode448w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_1|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode448w[3]~0      ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_1|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode458w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_1|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode468w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_1|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode478w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_1|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode478w[3]~0      ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_1|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode488w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_1|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode498w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_1|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode508w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_2|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode548w[3]~0  ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_2|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode559w[3]~0  ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_2|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode581w[3]~0  ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_2|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode592w[3]~0  ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_2|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode603w[3]~0  ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_2|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode431w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_2|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode431w[3]~0      ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_2|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode448w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_2|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode448w[3]~0      ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_2|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode458w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_2|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode468w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_2|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode478w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_2|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode478w[3]~0      ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_2|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode488w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_2|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode498w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_2|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode508w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_3|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode548w[3]~0  ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_3|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode559w[3]~0  ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_3|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode581w[3]~0  ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_3|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode592w[3]~0  ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_3|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode603w[3]~0  ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_3|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode431w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_3|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode431w[3]~0      ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_3|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode448w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_3|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode448w[3]~0      ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_3|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode458w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_3|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode468w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_3|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode478w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_3|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode478w[3]~0      ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_3|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode488w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_3|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode498w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_3|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode508w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_4|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode548w[3]~0  ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_4|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode559w[3]~0  ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_4|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode581w[3]~0  ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_4|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode592w[3]~0  ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_4|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode603w[3]~0  ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_4|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode431w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_4|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode431w[3]~0      ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_4|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode448w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_4|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode448w[3]~0      ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_4|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode458w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_4|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode468w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_4|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode478w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_4|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode478w[3]~0      ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_4|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode488w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_4|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode498w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_4|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode508w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_5|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode548w[3]~0  ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_5|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode559w[3]~0  ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_5|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode581w[3]~0  ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_5|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode592w[3]~0  ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_5|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode603w[3]~0  ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_5|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode431w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_5|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode431w[3]~0      ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_5|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode448w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_5|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode448w[3]~0      ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_5|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode458w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_5|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode468w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_5|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode478w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_5|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode478w[3]~0      ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_5|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode488w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_5|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode498w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_5|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode508w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_6|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode548w[3]~0  ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_6|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode559w[3]~0  ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_6|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode581w[3]~0  ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_6|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode592w[3]~0  ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_6|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode603w[3]~0  ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_6|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode431w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_6|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode431w[3]~0      ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_6|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode448w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_6|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode448w[3]~0      ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_6|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode458w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_6|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode468w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_6|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode478w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_6|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode478w[3]~0      ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_6|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode488w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_6|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode498w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_6|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode508w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_7|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode548w[3]~0  ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_7|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode559w[3]~0  ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_7|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode581w[3]~0  ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_7|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode592w[3]~0  ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_7|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode603w[3]~0  ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_7|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode431w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_7|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode431w[3]~0      ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_7|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode448w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_7|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode448w[3]~0      ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_7|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode458w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_7|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode468w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_7|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode478w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_7|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode478w[3]~0      ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_7|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode488w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_7|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode498w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_7|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode508w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_8|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode548w[3]~0  ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_8|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode559w[3]~0  ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_8|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode581w[3]~0  ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_8|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode592w[3]~0  ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_8|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode603w[3]~0  ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_8|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode431w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_8|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode431w[3]~0      ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_8|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode448w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_8|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode448w[3]~0      ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_8|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode458w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_8|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode468w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_8|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode478w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_8|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode478w[3]~0      ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_8|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode488w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_8|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode498w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_8|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode508w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_9|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode548w[3]~0  ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_9|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode559w[3]~0  ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_9|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode581w[3]~0  ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_9|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode592w[3]~0  ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_9|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_61a:rden_decode|w_anode603w[3]~0  ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_9|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode431w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_9|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode431w[3]~0      ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_9|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode448w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_9|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode448w[3]~0      ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_9|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode458w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_9|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode468w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_9|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode478w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_9|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode478w[3]~0      ; Unassigned                 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_9|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode488w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_9|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode498w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_9|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|decode_dla:decode3|w_anode508w[3]        ; Unassigned                 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[10][31]~25                                                                                             ; Unassigned                 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[11][31]~26                                                                                             ; Unassigned                 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[12][31]~27                                                                                             ; Unassigned                 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[13][31]~28                                                                                             ; Unassigned                 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[14][31]~29                                                                                             ; Unassigned                 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[15][31]~30                                                                                             ; Unassigned                 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[16][31]~0                                                                                              ; Unassigned                 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[17][31]~4                                                                                              ; Unassigned                 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[18][31]~8                                                                                              ; Unassigned                 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[19][31]~12                                                                                             ; Unassigned                 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[1][0]~20                                                                                               ; Unassigned                 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[20][31]~2                                                                                              ; Unassigned                 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[21][31]~6                                                                                              ; Unassigned                 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[22][31]~10                                                                                             ; Unassigned                 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[23][31]~14                                                                                             ; Unassigned                 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[24][31]~1                                                                                              ; Unassigned                 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[25][31]~5                                                                                              ; Unassigned                 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[26][31]~9                                                                                              ; Unassigned                 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[27][31]~13                                                                                             ; Unassigned                 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[28][31]~3                                                                                              ; Unassigned                 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[29][31]~7                                                                                              ; Unassigned                 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[2][31]~21                                                                                              ; Unassigned                 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[30][31]~11                                                                                             ; Unassigned                 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[31][31]~15                                                                                             ; Unassigned                 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[3][31]~22                                                                                              ; Unassigned                 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[4][31]~16                                                                                              ; Unassigned                 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[5][31]~17                                                                                              ; Unassigned                 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[6][31]~18                                                                                              ; Unassigned                 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[7][31]~19                                                                                              ; Unassigned                 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[8][31]~23                                                                                              ; Unassigned                 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_32x32_vN:scalar_reg_file|rf[9][31]~24                                                                                              ; Unassigned                 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[10][127]~25                                                                                    ; Unassigned                 ; 128     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[11][127]~26                                                                                    ; Unassigned                 ; 128     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[12][127]~27                                                                                    ; Unassigned                 ; 128     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[13][127]~28                                                                                    ; Unassigned                 ; 128     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[14][127]~29                                                                                    ; Unassigned                 ; 128     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[15][127]~30                                                                                    ; Unassigned                 ; 128     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[16][127]~0                                                                                     ; Unassigned                 ; 128     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[17][127]~4                                                                                     ; Unassigned                 ; 128     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[18][107]~8                                                                                     ; Unassigned                 ; 128     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[19][127]~12                                                                                    ; Unassigned                 ; 128     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[1][127]~20                                                                                     ; Unassigned                 ; 128     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[20][127]~2                                                                                     ; Unassigned                 ; 128     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[21][127]~6                                                                                     ; Unassigned                 ; 128     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[22][127]~10                                                                                    ; Unassigned                 ; 128     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[23][127]~14                                                                                    ; Unassigned                 ; 128     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[24][127]~1                                                                                     ; Unassigned                 ; 128     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[25][127]~5                                                                                     ; Unassigned                 ; 128     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[26][127]~9                                                                                     ; Unassigned                 ; 128     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[27][127]~13                                                                                    ; Unassigned                 ; 128     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[28][127]~3                                                                                     ; Unassigned                 ; 128     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[29][127]~7                                                                                     ; Unassigned                 ; 128     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[2][127]~21                                                                                     ; Unassigned                 ; 128     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[30][127]~11                                                                                    ; Unassigned                 ; 128     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[31][127]~15                                                                                    ; Unassigned                 ; 128     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[3][127]~22                                                                                     ; Unassigned                 ; 128     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[4][127]~16                                                                                     ; Unassigned                 ; 128     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[5][127]~17                                                                                     ; Unassigned                 ; 128     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[6][127]~18                                                                                     ; Unassigned                 ; 128     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[7][127]~19                                                                                     ; Unassigned                 ; 128     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[8][127]~23                                                                                     ; Unassigned                 ; 128     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Decode_stage:DS|Regfile_vector_32x128_vN:vector_reg_file|rf[9][127]~24                                                                                     ; Unassigned                 ; 128     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Execute_stage:ES|change_PC_E                                                                                                                               ; Unassigned                 ; 98      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Fetch_stage:FS|Register_N_with_enabler_vP:PC|data_out[22]~0                                                                                                ; Unassigned                 ; 32      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Hazard_unit_RV32I:HU|Exception:ex_mem|o                                                                                                                    ; Unassigned                 ; 604     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Hazard_unit_RV32I:HU|enable_fetch~1                                                                                                                        ; Unassigned                 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Hazard_unit_RV32I:HU|flush_execute~0                                                                                                                       ; Unassigned                 ; 138     ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Pipe_decode_vP:PD|instruction_D[6]~0                                                                                                                       ; Unassigned                 ; 94      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Pipe_execute_vP:PE|immediate_E[1]~0                                                                                                                        ; Unassigned                 ; 456     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_0_E[21]~14                                                                                                              ; Unassigned                 ; 160     ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Pipe_execute_vP:PE|vector_reg_data_1_E[108]~14                                                                                                             ; Unassigned                 ; 160     ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[120]~62                                                                                                                 ; Unassigned                 ; 8       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[53]~54                                                                                                                  ; Unassigned                 ; 8       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Pipe_memory_vP:PM|ALU_result_bus_M[82]~70                                                                                                                  ; Unassigned                 ; 8       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Pipe_writeback_vP:PW|read_data_bus_W[21]~0                                                                                                                 ; Unassigned                 ; 16      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; RV32I:RV|Pipe_writeback_vP:PW|read_data_bus_W[21]~1                                                                                                                 ; Unassigned                 ; 16      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; clock50                                                                                                                                                             ; PIN_V11                    ; 7231    ; Clock                     ; yes    ; Global Clock         ; Not Available    ; --                        ;
; pll_25:pll_25|pll_25_0002:pll_25_inst|altera_pll:altera_pll_i|locked_wire[0]                                                                                        ; FRACTIONALPLL_X0_Y15_N0    ; 24      ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; pll_25:pll_25|pll_25_0002:pll_25_inst|altera_pll:altera_pll_i|outclk_wire[0]                                                                                        ; PLLOUTPUTCOUNTER_X0_Y20_N1 ; 23      ; Clock                     ; yes    ; Global Clock         ; Not Available    ; --                        ;
; reset_n                                                                                                                                                             ; PIN_AH17                   ; 10      ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; reset_n                                                                                                                                                             ; PIN_AH17                   ; 6173    ; Async. clear              ; yes    ; Global Clock         ; Not Available    ; --                        ;
; switch                                                                                                                                                              ; PIN_W20                    ; 156     ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; vgaHdmi:vgaHdmi|Equal0~3                                                                                                                                            ; Unassigned                 ; 10      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; vgaHdmi:vgaHdmi|LessThan3~1                                                                                                                                         ; Unassigned                 ; 11      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; vgaHdmi:vgaHdmi|always0~3                                                                                                                                           ; Unassigned                 ; 10      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; vgaHdmi:vgaHdmi|dataEnable                                                                                                                                          ; Unassigned                 ; 49      ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; vgaHdmi:vgaHdmi|vgaClock                                                                                                                                            ; Unassigned                 ; 50      ; Clock                     ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                               ;
+------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                         ; Location                   ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; clock50                                                                      ; PIN_V11                    ; 7231    ; Global Clock         ; Not Available    ; --                        ;
; pll_25:pll_25|pll_25_0002:pll_25_inst|altera_pll:altera_pll_i|outclk_wire[0] ; PLLOUTPUTCOUNTER_X0_Y20_N1 ; 23      ; Global Clock         ; Not Available    ; --                        ;
; reset_n                                                                      ; PIN_AH17                   ; 6173    ; Global Clock         ; Not Available    ; --                        ;
+------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------+
; Non-Global High Fan-Out Signals                            ;
+--------------------------------------------------+---------+
; Name                                             ; Fan-Out ;
+--------------------------------------------------+---------+
; RV32I:RV|Pipe_decode_vP:PD|instruction_D[22]     ; 648     ;
; RV32I:RV|Pipe_decode_vP:PD|instruction_D[17]     ; 648     ;
; RV32I:RV|Pipe_decode_vP:PD|instruction_D[23]     ; 647     ;
; RV32I:RV|Pipe_decode_vP:PD|instruction_D[21]     ; 647     ;
; RV32I:RV|Pipe_decode_vP:PD|instruction_D[20]     ; 647     ;
; RV32I:RV|Pipe_decode_vP:PD|instruction_D[18]     ; 647     ;
; RV32I:RV|Pipe_decode_vP:PD|instruction_D[16]     ; 647     ;
; RV32I:RV|Pipe_decode_vP:PD|instruction_D[15]     ; 646     ;
; RV32I:RV|Hazard_unit_RV32I:HU|Exception:ex_mem|o ; 604     ;
; mux_out_address[1]~1                             ; 507     ;
; mux_out_address[0]~0                             ; 502     ;
+--------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+----------------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-------------------------------------------------------------------------------------------------------------+------------+----------------------+-----------------+-----------------+----------+------------------------+---------------+
; Name                                                                                                                                   ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                                                                                                         ; Location   ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+----------------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-------------------------------------------------------------------------------------------------------------+------------+----------------------+-----------------+-----------------+----------+------------------------+---------------+
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_0|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|ALTSYNCRAM  ; AUTO ; Single Port ; Single Clock ; 65536        ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 524288 ; 65536                       ; 8                           ; --                          ; --                          ; 524288              ; 64          ; 0     ; /home/jachm/Documents/Repos/CE4302-Project-II/cpu+hdmi/src/Memory/Mifs/data_null/16a_8g_empty_init_file.mif ; Unassigned ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes           ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_10|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 65536        ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 524288 ; 65536                       ; 8                           ; --                          ; --                          ; 524288              ; 64          ; 0     ; /home/jachm/Documents/Repos/CE4302-Project-II/cpu+hdmi/src/Memory/Mifs/data_null/16a_8g_empty_init_file.mif ; Unassigned ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes           ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_11|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 65536        ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 524288 ; 65536                       ; 8                           ; --                          ; --                          ; 524288              ; 64          ; 0     ; /home/jachm/Documents/Repos/CE4302-Project-II/cpu+hdmi/src/Memory/Mifs/data_null/16a_8g_empty_init_file.mif ; Unassigned ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes           ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_12|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 65536        ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 524288 ; 65536                       ; 8                           ; --                          ; --                          ; 524288              ; 64          ; 0     ; /home/jachm/Documents/Repos/CE4302-Project-II/cpu+hdmi/src/Memory/Mifs/data_null/16a_8g_empty_init_file.mif ; Unassigned ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes           ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_13|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 65536        ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 524288 ; 65536                       ; 8                           ; --                          ; --                          ; 524288              ; 64          ; 0     ; /home/jachm/Documents/Repos/CE4302-Project-II/cpu+hdmi/src/Memory/Mifs/data_null/16a_8g_empty_init_file.mif ; Unassigned ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes           ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_14|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 65536        ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 524288 ; 65536                       ; 8                           ; --                          ; --                          ; 524288              ; 64          ; 0     ; /home/jachm/Documents/Repos/CE4302-Project-II/cpu+hdmi/src/Memory/Mifs/data_null/16a_8g_empty_init_file.mif ; Unassigned ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes           ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_15|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 65536        ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 524288 ; 32768                       ; 8                           ; --                          ; --                          ; 262144              ; 32          ; 0     ; /home/jachm/Documents/Repos/CE4302-Project-II/cpu+hdmi/src/Memory/Mifs/data_null/16a_8g_empty_init_file.mif ; Unassigned ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes           ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_1|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|ALTSYNCRAM  ; AUTO ; Single Port ; Single Clock ; 65536        ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 524288 ; 65536                       ; 8                           ; --                          ; --                          ; 524288              ; 64          ; 0     ; /home/jachm/Documents/Repos/CE4302-Project-II/cpu+hdmi/src/Memory/Mifs/data_null/16a_8g_empty_init_file.mif ; Unassigned ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes           ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_2|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|ALTSYNCRAM  ; AUTO ; Single Port ; Single Clock ; 65536        ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 524288 ; 65536                       ; 8                           ; --                          ; --                          ; 524288              ; 64          ; 0     ; /home/jachm/Documents/Repos/CE4302-Project-II/cpu+hdmi/src/Memory/Mifs/data_null/16a_8g_empty_init_file.mif ; Unassigned ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes           ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_3|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|ALTSYNCRAM  ; AUTO ; Single Port ; Single Clock ; 65536        ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 524288 ; 65536                       ; 8                           ; --                          ; --                          ; 524288              ; 64          ; 0     ; /home/jachm/Documents/Repos/CE4302-Project-II/cpu+hdmi/src/Memory/Mifs/data_null/16a_8g_empty_init_file.mif ; Unassigned ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes           ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_4|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|ALTSYNCRAM  ; AUTO ; Single Port ; Single Clock ; 65536        ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 524288 ; 65536                       ; 8                           ; --                          ; --                          ; 524288              ; 64          ; 0     ; /home/jachm/Documents/Repos/CE4302-Project-II/cpu+hdmi/src/Memory/Mifs/data_null/16a_8g_empty_init_file.mif ; Unassigned ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes           ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_5|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|ALTSYNCRAM  ; AUTO ; Single Port ; Single Clock ; 65536        ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 524288 ; 65536                       ; 8                           ; --                          ; --                          ; 524288              ; 64          ; 0     ; /home/jachm/Documents/Repos/CE4302-Project-II/cpu+hdmi/src/Memory/Mifs/data_null/16a_8g_empty_init_file.mif ; Unassigned ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes           ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_6|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|ALTSYNCRAM  ; AUTO ; Single Port ; Single Clock ; 65536        ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 524288 ; 65536                       ; 8                           ; --                          ; --                          ; 524288              ; 64          ; 0     ; /home/jachm/Documents/Repos/CE4302-Project-II/cpu+hdmi/src/Memory/Mifs/data_null/16a_8g_empty_init_file.mif ; Unassigned ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes           ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_7|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|ALTSYNCRAM  ; AUTO ; Single Port ; Single Clock ; 65536        ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 524288 ; 65536                       ; 8                           ; --                          ; --                          ; 524288              ; 64          ; 0     ; /home/jachm/Documents/Repos/CE4302-Project-II/cpu+hdmi/src/Memory/Mifs/data_null/16a_8g_empty_init_file.mif ; Unassigned ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes           ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_8|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|ALTSYNCRAM  ; AUTO ; Single Port ; Single Clock ; 65536        ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 524288 ; 65536                       ; 8                           ; --                          ; --                          ; 524288              ; 64          ; 0     ; /home/jachm/Documents/Repos/CE4302-Project-II/cpu+hdmi/src/Memory/Mifs/data_null/16a_8g_empty_init_file.mif ; Unassigned ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes           ;
; RAM_1p_8g_20a_128b:RAM|RAM_1p_8w_16a_8b_from_file:sub_RAM_9|altsyncram:altsyncram_component|altsyncram_ff12:auto_generated|ALTSYNCRAM  ; AUTO ; Single Port ; Single Clock ; 65536        ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 524288 ; 65536                       ; 8                           ; --                          ; --                          ; 524288              ; 64          ; 0     ; /home/jachm/Documents/Repos/CE4302-Project-II/cpu+hdmi/src/Memory/Mifs/data_null/16a_8g_empty_init_file.mif ; Unassigned ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes           ;
; ROM_1p_32w_8a_32b:ROM|altsyncram:altsyncram_component|altsyncram_uho1:auto_generated|ALTSYNCRAM                                        ; AUTO ; ROM         ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192   ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1           ; 0     ; /home/jachm/Documents/Repos/CE4302-Project-II/cpu+hdmi/src/Memory/Mifs/Instructions/test_vector.mif         ; Unassigned ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes           ;
+----------------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-------------------------------------------------------------------------------------------------------------+------------+----------------------+-----------------+-----------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------+
; Fitter DSP Block Usage Summary                ;
+---------------------------------+-------------+
; Statistic                       ; Number Used ;
+---------------------------------+-------------+
; Two Independent 18x18           ; 4           ;
; Sum of two 18x18                ; 4           ;
; Total number of DSP blocks      ; 8           ;
;                                 ;             ;
; Fixed Point Unsigned Multiplier ; 12          ;
+---------------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------------------------------------------------------------+-----------------------+------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                                              ; Mode                  ; Location   ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+-------------------------------------------------------------------+-----------------------+------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_0|Mult0~8   ; Two Independent 18x18 ; Unassigned ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_3|Mult0~8   ; Two Independent 18x18 ; Unassigned ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_2|Mult0~8   ; Two Independent 18x18 ; Unassigned ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_1|Mult0~8   ; Two Independent 18x18 ; Unassigned ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_0|Mult0~405 ; Sum of two 18x18      ; Unassigned ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_1|Mult0~405 ; Sum of two 18x18      ; Unassigned ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_3|Mult0~405 ; Sum of two 18x18      ; Unassigned ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RV32I:RV|Execute_stage:ES|VALU_4xN:VALU|ALU_RV32I:ALU_2|Mult0~405 ; Sum of two 18x18      ; Unassigned ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+-------------------------------------------------------------------+-----------------------+------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 10    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Pin/Rules          ; IO_000002    ; IO_000001 ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000047    ; IO_000046    ; IO_000045    ; IO_000027    ; IO_000026    ; IO_000024    ; IO_000023    ; IO_000022    ; IO_000021    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000034    ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Total Pass         ; 0            ; 39        ; 39        ; 0            ; 0            ; 39        ; 39        ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 35           ; 5            ; 0            ; 0            ; 0            ; 35           ; 0            ; 0            ; 0            ; 0            ; 35           ; 0            ; 39        ; 39        ; 0            ;
; Total Unchecked    ; 0            ; 0         ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; Total Inapplicable ; 39           ; 0         ; 0         ; 39           ; 39           ; 0         ; 0         ; 39           ; 39           ; 39           ; 39           ; 39           ; 39           ; 4            ; 34           ; 39           ; 39           ; 39           ; 4            ; 39           ; 39           ; 39           ; 39           ; 4            ; 39           ; 0         ; 0         ; 39           ;
; Total Fail         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; HDMI_TX_VS         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_HS         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_DE         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[0]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[1]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[2]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[3]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[4]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[5]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[6]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[7]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[8]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[9]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[10]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[11]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[12]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[13]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[14]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[15]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[16]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[17]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[18]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[19]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[20]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[21]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[22]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[23]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_CLK        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_I2C_SCL       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; READY              ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_I2S0          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_MCLK          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_LRCLK         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_SCLK          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_I2C_SDA       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; clock50            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; reset_n            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; switch             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_INT        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; -40 C ;
; High Junction Temperature ; 100 C ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (12473): User specified to use only one processors but 4 processors were detected which could be used to decrease run time.
Info (119006): Selected device 5CSEBA6U23I7 for design "vgaHdmi"
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 2 clocks (2 global)
    Info (11162): pll_25:pll_25|pll_25_0002:pll_25_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 23 fanout uses global clock CLKCTRL_G4
    Info (11162): clock50~inputCLKENA0 with 7231 fanout uses global clock CLKCTRL_G7
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): reset_n~inputCLKENA0 with 6173 fanout uses global clock CLKCTRL_G6
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Warning (16406): 1 global input pin(s) will use non-dedicated clock routing
    Warning (16407): Source REFCLK I/O is not placed onto a dedicated REFCLK input pin for global clock driver reset_n~inputCLKENA0, placed at CLKCTRL_G6
        Info (179012): Refclk input I/O pad reset_n is placed onto PIN_AH17
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (332104): Reading SDC File: 'vgaHdmi.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {pll_25|pll_25_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -multiply_by 6 -duty_cycle 50.00 -name {pll_25|pll_25_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} {pll_25|pll_25_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {pll_25|pll_25_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 12 -duty_cycle 50.00 -name {pll_25|pll_25_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} {pll_25|pll_25_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: vgaHdmi:vgaHdmi|vgaClock was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register pixelPrinter:pixelPrinter|blue[0] is being clocked by vgaHdmi:vgaHdmi|vgaClock
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: pll_25|pll_25_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: pll_25|pll_25_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: pll_25|pll_25_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 4 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000        clk50
    Info (332111): 50000.000 i2c_20k_clock
    Info (332111):    3.333 pll_25|pll_25_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):   40.000 pll_25|pll_25_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "switchB" is assigned to location or region, but does not exist in design
    Warning (15706): Node "switchG" is assigned to location or region, but does not exist in design
    Warning (15706): Node "switchR" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:23
Info (170189): Fitter placement preparation operations beginning
Error (170040): Can't place all RAM cells in design
    Info (170034): Selected device has 553 memory locations of type M10K block. The current design requires 993 memory locations of type M10K block to successfully fit.
    Info (170033): Memory usage required for the design in the current device: 180% M10K block memory block locations required
    Info (170043): The Fitter setting for Equivalent RAM and MLAB Paused Read Capabilities is currently set to Care. More RAMs may be placed in MLAB locations if a different paused read behavior is allowed.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:04
Info (11888): Total time spent on timing analysis during the Fitter is 2.15 seconds.
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169069): Following 4 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info (169070): Pin HDMI_I2S0 has VCC driving its datain port File: /home/jachm/Documents/Repos/CE4302-Project-II/cpu+hdmi/src/TopModule.sv Line: 16
    Info (169070): Pin HDMI_MCLK has VCC driving its datain port File: /home/jachm/Documents/Repos/CE4302-Project-II/cpu+hdmi/src/TopModule.sv Line: 17
    Info (169070): Pin HDMI_LRCLK has VCC driving its datain port File: /home/jachm/Documents/Repos/CE4302-Project-II/cpu+hdmi/src/TopModule.sv Line: 18
    Info (169070): Pin HDMI_SCLK has VCC driving its datain port File: /home/jachm/Documents/Repos/CE4302-Project-II/cpu+hdmi/src/TopModule.sv Line: 19
Error (11802): Can't fit design in device. Modify your design to reduce resources, or choose a larger device. The Intel FPGA Knowledge Database contains many articles with specific details on how to resolve this error. Visit the Knowledge Database at https://www.altera.com/support/support-resources/knowledge-base/search.html and search for this specific error message number.
Info (144001): Generated suppressed messages file /home/jachm/Documents/Repos/CE4302-Project-II/cpu+hdmi/output_files/vgaHdmi.fit.smsg
Error: Quartus Prime Fitter was unsuccessful. 2 errors, 12 warnings
    Error: Peak virtual memory: 1302 megabytes
    Error: Processing ended: Mon Nov 20 13:07:18 2023
    Error: Elapsed time: 00:01:04
    Error: Total CPU time (on all processors): 00:01:12


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/jachm/Documents/Repos/CE4302-Project-II/cpu+hdmi/output_files/vgaHdmi.fit.smsg.


