*design* DebussyLib (btIdent Verdi3_L-2016.06-1)
Command arguments:
    +define+verilog
    -f fwrisc_uart.f
        +incdir+/home/yzb/fwrisc/fwrisc_uart/rtl
        /home/yzb/fwrisc/fwrisc_uart/rtl/fwrisc_regfile.sv
        /home/yzb/fwrisc/fwrisc_uart/rtl/fwrisc_comparator.sv
        /home/yzb/fwrisc/fwrisc_uart/rtl/fwrisc_tracer.sv
        /home/yzb/fwrisc/fwrisc_uart/rtl/fwrisc_alu.sv
        /home/yzb/fwrisc/fwrisc_uart/rtl/fwrisc.sv
        /home/yzb/fwrisc/fwrisc_uart/rtl/fwrisc_dbus_if.sv
        /home/yzb/fwrisc/fwrisc_uart/rtl/IF_fifo.sv
        /home/yzb/fwrisc/fwrisc_uart/rtl/my_ram.sv
        /home/yzb/fwrisc/fwrisc_uart/rtl/my_fifo.sv
        /home/yzb/fwrisc/fwrisc_uart/rtl/UART_Registers.sv
        /home/yzb/fwrisc/fwrisc_uart/rtl/UART_baudrate_gen.sv
        /home/yzb/fwrisc/fwrisc_uart/rtl/UART_tx_fsm.sv
        /home/yzb/fwrisc/fwrisc_uart/rtl/UART_rx_fsm.sv
        /home/yzb/fwrisc/fwrisc_uart/rtl/mux2to1.sv
        /home/yzb/fwrisc/fwrisc_uart/rtl/uart.sv
        /home/yzb/fwrisc/fwrisc_uart/rtl/fwrisc_fpga_top.sv
        /home/yzb/fwrisc/fwrisc_uart/rtl/uart/uart_transceiver.sv
        /home/yzb/fwrisc/fwrisc_uart/rtl/uart/op_uart.sv
        /home/yzb/fwrisc/fwrisc_uart/rtl/fwrisc_uart_tb.sv

Highest level modules:
fwrisc_uart_tb


*Warning* port sizes differ (32 vs 20) in port connection (port UART_baudrate_div)
"/home/yzb/fwrisc/fwrisc_uart/rtl/uart.sv", 61: 
Total	0 error(s),   1 warning(s)
