#  Compilado Y Simulaci贸n И
El presente repositorio contiene las plantillas para automatizar el proceso de compilado y simulaci贸n verilog y vhdl utilizando los software iverilog y ghdl respectivamente y visualizando el waveform con gtkwave.

# 锔 CONTEXTO DE PLANTILLAS 锔
Para ambos lenguejes se presentan dos plantillas de automatizaci贸n diferentes <br>
1.- M贸dulos en misma carpeta <br>
2.- M贸dulos en diferente carpeta <br>
si bien el proceso es completamente similar, cambia un poco al momento en que se necesita utilizar una de estas plantillas, a continuaci贸n se presentan la explicaci贸n de las diferencias entre una y otra. <br>

# MISMA CARPETA 