Синтез логічної схеми - процес переведення HDL коду до netlisi репрезентації


## VHDL
```VHDL
y <= (not a and not b and not c) or
(a and not b and not c) or 
(a and not b and c);
```

## Netlist репрезентація
![[{D44D8036-9EA1-4F86-9145-7C0F912BD080}.png]]

---


список іменованих вентилів/компонентів та проводів