TimeQuest Timing Analyzer report for UART
Sat Feb 25 15:51:08 2017
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'UART_Transmitter:transmitter|done_shifting'
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Hold: 'UART_Transmitter:transmitter|done_shifting'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'UART_Transmitter:transmitter|done_shifting'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'UART_Transmitter:transmitter|done_shifting'
 30. Slow 1200mV 0C Model Setup: 'clk'
 31. Slow 1200mV 0C Model Hold: 'clk'
 32. Slow 1200mV 0C Model Hold: 'UART_Transmitter:transmitter|done_shifting'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'UART_Transmitter:transmitter|done_shifting'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Report
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'UART_Transmitter:transmitter|done_shifting'
 46. Fast 1200mV 0C Model Setup: 'clk'
 47. Fast 1200mV 0C Model Hold: 'clk'
 48. Fast 1200mV 0C Model Hold: 'UART_Transmitter:transmitter|done_shifting'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'UART_Transmitter:transmitter|done_shifting'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Report
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Slow Corner Signal Integrity Metrics
 64. Fast Corner Signal Integrity Metrics
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; UART                                               ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16U484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                 ;
+--------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------+
; Clock Name                                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                        ;
+--------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------+
; clk                                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                        ;
; UART_Transmitter:transmitter|done_shifting ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { UART_Transmitter:transmitter|done_shifting } ;
+--------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 346.38 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                 ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; UART_Transmitter:transmitter|done_shifting ; -2.921 ; -2.921        ;
; clk                                        ; -1.887 ; -129.035      ;
+--------------------------------------------+--------+---------------+


+---------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                  ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; clk                                        ; -0.190 ; -0.422        ;
; UART_Transmitter:transmitter|done_shifting ; 2.425  ; 0.000         ;
+--------------------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                   ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; clk                                        ; -3.000 ; -94.000       ;
; UART_Transmitter:transmitter|done_shifting ; 0.368  ; 0.000         ;
+--------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'UART_Transmitter:transmitter|done_shifting'                                                                                                                              ;
+--------+-----------------------------------------------+------------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                  ; Launch Clock ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+------------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+
; -2.921 ; UART_Transmitter:transmitter|state.shift      ; UART_Transmitter:transmitter|delay_clock ; clk          ; UART_Transmitter:transmitter|done_shifting ; 0.500        ; -1.439     ; 0.943      ;
; -2.718 ; UART_Transmitter:transmitter|delay_clock_done ; UART_Transmitter:transmitter|delay_clock ; clk          ; UART_Transmitter:transmitter|done_shifting ; 0.500        ; -1.164     ; 1.015      ;
+--------+-----------------------------------------------+------------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                    ;
+--------+---------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.887 ; UART_Transmitter:transmitter|clk_delay_counter[2] ; UART_Transmitter:transmitter|clk_delay_counter[10] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.820      ;
; -1.887 ; UART_Transmitter:transmitter|clk_delay_counter[2] ; UART_Transmitter:transmitter|clk_delay_counter[7]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.820      ;
; -1.887 ; UART_Transmitter:transmitter|clk_delay_counter[2] ; UART_Transmitter:transmitter|clk_delay_counter[11] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.820      ;
; -1.887 ; UART_Transmitter:transmitter|clk_delay_counter[2] ; UART_Transmitter:transmitter|clk_delay_counter[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.820      ;
; -1.887 ; UART_Transmitter:transmitter|clk_delay_counter[2] ; UART_Transmitter:transmitter|clk_delay_counter[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.820      ;
; -1.887 ; UART_Transmitter:transmitter|clk_delay_counter[2] ; UART_Transmitter:transmitter|clk_delay_counter[2]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.820      ;
; -1.887 ; UART_Transmitter:transmitter|clk_delay_counter[2] ; UART_Transmitter:transmitter|clk_delay_counter[3]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.820      ;
; -1.887 ; UART_Transmitter:transmitter|clk_delay_counter[2] ; UART_Transmitter:transmitter|clk_delay_counter[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.820      ;
; -1.887 ; UART_Transmitter:transmitter|clk_delay_counter[2] ; UART_Transmitter:transmitter|clk_delay_counter[5]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.820      ;
; -1.887 ; UART_Transmitter:transmitter|clk_delay_counter[2] ; UART_Transmitter:transmitter|clk_delay_counter[6]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.820      ;
; -1.887 ; UART_Transmitter:transmitter|clk_delay_counter[2] ; UART_Transmitter:transmitter|clk_delay_counter[8]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.820      ;
; -1.887 ; UART_Transmitter:transmitter|clk_delay_counter[2] ; UART_Transmitter:transmitter|clk_delay_counter[9]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.820      ;
; -1.820 ; UART_Receiver:receiver|bit_counter[3]             ; UART_Receiver:receiver|bit_counter[0]              ; clk          ; clk         ; 1.000        ; -0.427     ; 2.388      ;
; -1.820 ; UART_Receiver:receiver|bit_counter[3]             ; UART_Receiver:receiver|bit_counter[1]              ; clk          ; clk         ; 1.000        ; -0.427     ; 2.388      ;
; -1.820 ; UART_Receiver:receiver|bit_counter[3]             ; UART_Receiver:receiver|bit_counter[2]              ; clk          ; clk         ; 1.000        ; -0.427     ; 2.388      ;
; -1.820 ; UART_Receiver:receiver|bit_counter[3]             ; UART_Receiver:receiver|bit_counter[4]              ; clk          ; clk         ; 1.000        ; -0.427     ; 2.388      ;
; -1.820 ; UART_Receiver:receiver|bit_counter[3]             ; UART_Receiver:receiver|bit_counter[5]              ; clk          ; clk         ; 1.000        ; -0.427     ; 2.388      ;
; -1.820 ; UART_Receiver:receiver|bit_counter[3]             ; UART_Receiver:receiver|bit_counter[6]              ; clk          ; clk         ; 1.000        ; -0.427     ; 2.388      ;
; -1.820 ; UART_Receiver:receiver|bit_counter[3]             ; UART_Receiver:receiver|bit_counter[7]              ; clk          ; clk         ; 1.000        ; -0.427     ; 2.388      ;
; -1.820 ; UART_Receiver:receiver|bit_counter[3]             ; UART_Receiver:receiver|bit_counter[9]              ; clk          ; clk         ; 1.000        ; -0.427     ; 2.388      ;
; -1.820 ; UART_Receiver:receiver|bit_counter[3]             ; UART_Receiver:receiver|bit_counter[10]             ; clk          ; clk         ; 1.000        ; -0.427     ; 2.388      ;
; -1.802 ; UART_Receiver:receiver|start_bit_counter[0]       ; UART_Receiver:receiver|start_bit_counter[10]       ; clk          ; clk         ; 1.000        ; -0.062     ; 2.735      ;
; -1.802 ; UART_Receiver:receiver|start_bit_counter[0]       ; UART_Receiver:receiver|start_bit_counter[9]        ; clk          ; clk         ; 1.000        ; -0.062     ; 2.735      ;
; -1.802 ; UART_Receiver:receiver|start_bit_counter[0]       ; UART_Receiver:receiver|start_bit_counter[8]        ; clk          ; clk         ; 1.000        ; -0.062     ; 2.735      ;
; -1.802 ; UART_Receiver:receiver|start_bit_counter[0]       ; UART_Receiver:receiver|start_bit_counter[0]        ; clk          ; clk         ; 1.000        ; -0.062     ; 2.735      ;
; -1.802 ; UART_Receiver:receiver|start_bit_counter[0]       ; UART_Receiver:receiver|start_bit_counter[1]        ; clk          ; clk         ; 1.000        ; -0.062     ; 2.735      ;
; -1.802 ; UART_Receiver:receiver|start_bit_counter[0]       ; UART_Receiver:receiver|start_bit_counter[2]        ; clk          ; clk         ; 1.000        ; -0.062     ; 2.735      ;
; -1.802 ; UART_Receiver:receiver|start_bit_counter[0]       ; UART_Receiver:receiver|start_bit_counter[3]        ; clk          ; clk         ; 1.000        ; -0.062     ; 2.735      ;
; -1.802 ; UART_Receiver:receiver|start_bit_counter[0]       ; UART_Receiver:receiver|start_bit_counter[5]        ; clk          ; clk         ; 1.000        ; -0.062     ; 2.735      ;
; -1.802 ; UART_Receiver:receiver|start_bit_counter[0]       ; UART_Receiver:receiver|start_bit_counter[6]        ; clk          ; clk         ; 1.000        ; -0.062     ; 2.735      ;
; -1.801 ; UART_Receiver:receiver|bit_counter[4]             ; UART_Receiver:receiver|bit_counter[0]              ; clk          ; clk         ; 1.000        ; -0.062     ; 2.734      ;
; -1.801 ; UART_Receiver:receiver|bit_counter[4]             ; UART_Receiver:receiver|bit_counter[1]              ; clk          ; clk         ; 1.000        ; -0.062     ; 2.734      ;
; -1.801 ; UART_Receiver:receiver|bit_counter[4]             ; UART_Receiver:receiver|bit_counter[2]              ; clk          ; clk         ; 1.000        ; -0.062     ; 2.734      ;
; -1.801 ; UART_Receiver:receiver|bit_counter[4]             ; UART_Receiver:receiver|bit_counter[4]              ; clk          ; clk         ; 1.000        ; -0.062     ; 2.734      ;
; -1.801 ; UART_Receiver:receiver|bit_counter[4]             ; UART_Receiver:receiver|bit_counter[5]              ; clk          ; clk         ; 1.000        ; -0.062     ; 2.734      ;
; -1.801 ; UART_Receiver:receiver|bit_counter[4]             ; UART_Receiver:receiver|bit_counter[6]              ; clk          ; clk         ; 1.000        ; -0.062     ; 2.734      ;
; -1.801 ; UART_Receiver:receiver|bit_counter[4]             ; UART_Receiver:receiver|bit_counter[7]              ; clk          ; clk         ; 1.000        ; -0.062     ; 2.734      ;
; -1.801 ; UART_Receiver:receiver|bit_counter[4]             ; UART_Receiver:receiver|bit_counter[9]              ; clk          ; clk         ; 1.000        ; -0.062     ; 2.734      ;
; -1.801 ; UART_Receiver:receiver|bit_counter[4]             ; UART_Receiver:receiver|bit_counter[10]             ; clk          ; clk         ; 1.000        ; -0.062     ; 2.734      ;
; -1.797 ; UART_Receiver:receiver|start_bit_counter[11]      ; UART_Receiver:receiver|start_bit_counter[10]       ; clk          ; clk         ; 1.000        ; -0.427     ; 2.365      ;
; -1.797 ; UART_Receiver:receiver|start_bit_counter[11]      ; UART_Receiver:receiver|start_bit_counter[9]        ; clk          ; clk         ; 1.000        ; -0.427     ; 2.365      ;
; -1.797 ; UART_Receiver:receiver|start_bit_counter[11]      ; UART_Receiver:receiver|start_bit_counter[8]        ; clk          ; clk         ; 1.000        ; -0.427     ; 2.365      ;
; -1.797 ; UART_Receiver:receiver|start_bit_counter[11]      ; UART_Receiver:receiver|start_bit_counter[0]        ; clk          ; clk         ; 1.000        ; -0.427     ; 2.365      ;
; -1.797 ; UART_Receiver:receiver|start_bit_counter[11]      ; UART_Receiver:receiver|start_bit_counter[1]        ; clk          ; clk         ; 1.000        ; -0.427     ; 2.365      ;
; -1.797 ; UART_Receiver:receiver|start_bit_counter[11]      ; UART_Receiver:receiver|start_bit_counter[2]        ; clk          ; clk         ; 1.000        ; -0.427     ; 2.365      ;
; -1.797 ; UART_Receiver:receiver|start_bit_counter[11]      ; UART_Receiver:receiver|start_bit_counter[3]        ; clk          ; clk         ; 1.000        ; -0.427     ; 2.365      ;
; -1.797 ; UART_Receiver:receiver|start_bit_counter[11]      ; UART_Receiver:receiver|start_bit_counter[5]        ; clk          ; clk         ; 1.000        ; -0.427     ; 2.365      ;
; -1.797 ; UART_Receiver:receiver|start_bit_counter[11]      ; UART_Receiver:receiver|start_bit_counter[6]        ; clk          ; clk         ; 1.000        ; -0.427     ; 2.365      ;
; -1.796 ; UART_Receiver:receiver|bit_counter[7]             ; UART_Receiver:receiver|bit_counter[0]              ; clk          ; clk         ; 1.000        ; -0.062     ; 2.729      ;
; -1.796 ; UART_Receiver:receiver|bit_counter[7]             ; UART_Receiver:receiver|bit_counter[1]              ; clk          ; clk         ; 1.000        ; -0.062     ; 2.729      ;
; -1.796 ; UART_Receiver:receiver|bit_counter[7]             ; UART_Receiver:receiver|bit_counter[2]              ; clk          ; clk         ; 1.000        ; -0.062     ; 2.729      ;
; -1.796 ; UART_Receiver:receiver|bit_counter[7]             ; UART_Receiver:receiver|bit_counter[4]              ; clk          ; clk         ; 1.000        ; -0.062     ; 2.729      ;
; -1.796 ; UART_Receiver:receiver|bit_counter[7]             ; UART_Receiver:receiver|bit_counter[5]              ; clk          ; clk         ; 1.000        ; -0.062     ; 2.729      ;
; -1.796 ; UART_Receiver:receiver|bit_counter[7]             ; UART_Receiver:receiver|bit_counter[6]              ; clk          ; clk         ; 1.000        ; -0.062     ; 2.729      ;
; -1.796 ; UART_Receiver:receiver|bit_counter[7]             ; UART_Receiver:receiver|bit_counter[7]              ; clk          ; clk         ; 1.000        ; -0.062     ; 2.729      ;
; -1.796 ; UART_Receiver:receiver|bit_counter[7]             ; UART_Receiver:receiver|bit_counter[9]              ; clk          ; clk         ; 1.000        ; -0.062     ; 2.729      ;
; -1.796 ; UART_Receiver:receiver|bit_counter[7]             ; UART_Receiver:receiver|bit_counter[10]             ; clk          ; clk         ; 1.000        ; -0.062     ; 2.729      ;
; -1.780 ; UART_Receiver:receiver|bit_counter[8]             ; UART_Receiver:receiver|bit_counter[0]              ; clk          ; clk         ; 1.000        ; -0.427     ; 2.348      ;
; -1.780 ; UART_Receiver:receiver|bit_counter[8]             ; UART_Receiver:receiver|bit_counter[1]              ; clk          ; clk         ; 1.000        ; -0.427     ; 2.348      ;
; -1.780 ; UART_Receiver:receiver|bit_counter[8]             ; UART_Receiver:receiver|bit_counter[2]              ; clk          ; clk         ; 1.000        ; -0.427     ; 2.348      ;
; -1.780 ; UART_Receiver:receiver|bit_counter[8]             ; UART_Receiver:receiver|bit_counter[4]              ; clk          ; clk         ; 1.000        ; -0.427     ; 2.348      ;
; -1.780 ; UART_Receiver:receiver|bit_counter[8]             ; UART_Receiver:receiver|bit_counter[5]              ; clk          ; clk         ; 1.000        ; -0.427     ; 2.348      ;
; -1.780 ; UART_Receiver:receiver|bit_counter[8]             ; UART_Receiver:receiver|bit_counter[6]              ; clk          ; clk         ; 1.000        ; -0.427     ; 2.348      ;
; -1.780 ; UART_Receiver:receiver|bit_counter[8]             ; UART_Receiver:receiver|bit_counter[7]              ; clk          ; clk         ; 1.000        ; -0.427     ; 2.348      ;
; -1.780 ; UART_Receiver:receiver|bit_counter[8]             ; UART_Receiver:receiver|bit_counter[9]              ; clk          ; clk         ; 1.000        ; -0.427     ; 2.348      ;
; -1.780 ; UART_Receiver:receiver|bit_counter[8]             ; UART_Receiver:receiver|bit_counter[10]             ; clk          ; clk         ; 1.000        ; -0.427     ; 2.348      ;
; -1.780 ; UART_Receiver:receiver|bit_counter[10]            ; UART_Receiver:receiver|bit_counter[0]              ; clk          ; clk         ; 1.000        ; -0.062     ; 2.713      ;
; -1.780 ; UART_Receiver:receiver|bit_counter[10]            ; UART_Receiver:receiver|bit_counter[1]              ; clk          ; clk         ; 1.000        ; -0.062     ; 2.713      ;
; -1.780 ; UART_Receiver:receiver|bit_counter[10]            ; UART_Receiver:receiver|bit_counter[2]              ; clk          ; clk         ; 1.000        ; -0.062     ; 2.713      ;
; -1.780 ; UART_Receiver:receiver|bit_counter[10]            ; UART_Receiver:receiver|bit_counter[4]              ; clk          ; clk         ; 1.000        ; -0.062     ; 2.713      ;
; -1.780 ; UART_Receiver:receiver|bit_counter[10]            ; UART_Receiver:receiver|bit_counter[5]              ; clk          ; clk         ; 1.000        ; -0.062     ; 2.713      ;
; -1.780 ; UART_Receiver:receiver|bit_counter[10]            ; UART_Receiver:receiver|bit_counter[6]              ; clk          ; clk         ; 1.000        ; -0.062     ; 2.713      ;
; -1.780 ; UART_Receiver:receiver|bit_counter[10]            ; UART_Receiver:receiver|bit_counter[7]              ; clk          ; clk         ; 1.000        ; -0.062     ; 2.713      ;
; -1.780 ; UART_Receiver:receiver|bit_counter[10]            ; UART_Receiver:receiver|bit_counter[9]              ; clk          ; clk         ; 1.000        ; -0.062     ; 2.713      ;
; -1.780 ; UART_Receiver:receiver|bit_counter[10]            ; UART_Receiver:receiver|bit_counter[10]             ; clk          ; clk         ; 1.000        ; -0.062     ; 2.713      ;
; -1.775 ; UART_Receiver:receiver|start_bit_counter[4]       ; UART_Receiver:receiver|start_bit_counter[10]       ; clk          ; clk         ; 1.000        ; -0.427     ; 2.343      ;
; -1.775 ; UART_Receiver:receiver|start_bit_counter[4]       ; UART_Receiver:receiver|start_bit_counter[9]        ; clk          ; clk         ; 1.000        ; -0.427     ; 2.343      ;
; -1.775 ; UART_Receiver:receiver|start_bit_counter[4]       ; UART_Receiver:receiver|start_bit_counter[8]        ; clk          ; clk         ; 1.000        ; -0.427     ; 2.343      ;
; -1.775 ; UART_Receiver:receiver|start_bit_counter[4]       ; UART_Receiver:receiver|start_bit_counter[0]        ; clk          ; clk         ; 1.000        ; -0.427     ; 2.343      ;
; -1.775 ; UART_Receiver:receiver|start_bit_counter[4]       ; UART_Receiver:receiver|start_bit_counter[1]        ; clk          ; clk         ; 1.000        ; -0.427     ; 2.343      ;
; -1.775 ; UART_Receiver:receiver|start_bit_counter[4]       ; UART_Receiver:receiver|start_bit_counter[2]        ; clk          ; clk         ; 1.000        ; -0.427     ; 2.343      ;
; -1.775 ; UART_Receiver:receiver|start_bit_counter[4]       ; UART_Receiver:receiver|start_bit_counter[3]        ; clk          ; clk         ; 1.000        ; -0.427     ; 2.343      ;
; -1.775 ; UART_Receiver:receiver|start_bit_counter[4]       ; UART_Receiver:receiver|start_bit_counter[5]        ; clk          ; clk         ; 1.000        ; -0.427     ; 2.343      ;
; -1.775 ; UART_Receiver:receiver|start_bit_counter[4]       ; UART_Receiver:receiver|start_bit_counter[6]        ; clk          ; clk         ; 1.000        ; -0.427     ; 2.343      ;
; -1.754 ; UART_Receiver:receiver|start_bit_counter[2]       ; UART_Receiver:receiver|start_bit_counter[10]       ; clk          ; clk         ; 1.000        ; -0.062     ; 2.687      ;
; -1.754 ; UART_Receiver:receiver|start_bit_counter[2]       ; UART_Receiver:receiver|start_bit_counter[9]        ; clk          ; clk         ; 1.000        ; -0.062     ; 2.687      ;
; -1.754 ; UART_Receiver:receiver|start_bit_counter[2]       ; UART_Receiver:receiver|start_bit_counter[8]        ; clk          ; clk         ; 1.000        ; -0.062     ; 2.687      ;
; -1.754 ; UART_Receiver:receiver|start_bit_counter[2]       ; UART_Receiver:receiver|start_bit_counter[0]        ; clk          ; clk         ; 1.000        ; -0.062     ; 2.687      ;
; -1.754 ; UART_Receiver:receiver|start_bit_counter[2]       ; UART_Receiver:receiver|start_bit_counter[1]        ; clk          ; clk         ; 1.000        ; -0.062     ; 2.687      ;
; -1.754 ; UART_Receiver:receiver|start_bit_counter[2]       ; UART_Receiver:receiver|start_bit_counter[2]        ; clk          ; clk         ; 1.000        ; -0.062     ; 2.687      ;
; -1.754 ; UART_Receiver:receiver|start_bit_counter[2]       ; UART_Receiver:receiver|start_bit_counter[3]        ; clk          ; clk         ; 1.000        ; -0.062     ; 2.687      ;
; -1.754 ; UART_Receiver:receiver|start_bit_counter[2]       ; UART_Receiver:receiver|start_bit_counter[5]        ; clk          ; clk         ; 1.000        ; -0.062     ; 2.687      ;
; -1.754 ; UART_Receiver:receiver|start_bit_counter[2]       ; UART_Receiver:receiver|start_bit_counter[6]        ; clk          ; clk         ; 1.000        ; -0.062     ; 2.687      ;
; -1.745 ; UART_Receiver:receiver|bit_counter[1]             ; UART_Receiver:receiver|bit_counter[0]              ; clk          ; clk         ; 1.000        ; -0.062     ; 2.678      ;
; -1.745 ; UART_Receiver:receiver|bit_counter[1]             ; UART_Receiver:receiver|bit_counter[1]              ; clk          ; clk         ; 1.000        ; -0.062     ; 2.678      ;
; -1.745 ; UART_Receiver:receiver|bit_counter[1]             ; UART_Receiver:receiver|bit_counter[2]              ; clk          ; clk         ; 1.000        ; -0.062     ; 2.678      ;
; -1.745 ; UART_Receiver:receiver|bit_counter[1]             ; UART_Receiver:receiver|bit_counter[4]              ; clk          ; clk         ; 1.000        ; -0.062     ; 2.678      ;
; -1.745 ; UART_Receiver:receiver|bit_counter[1]             ; UART_Receiver:receiver|bit_counter[5]              ; clk          ; clk         ; 1.000        ; -0.062     ; 2.678      ;
; -1.745 ; UART_Receiver:receiver|bit_counter[1]             ; UART_Receiver:receiver|bit_counter[6]              ; clk          ; clk         ; 1.000        ; -0.062     ; 2.678      ;
; -1.745 ; UART_Receiver:receiver|bit_counter[1]             ; UART_Receiver:receiver|bit_counter[7]              ; clk          ; clk         ; 1.000        ; -0.062     ; 2.678      ;
+--------+---------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                    ;
+--------+----------------------------------------------------+----------------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                            ; Launch Clock                               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+----------------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; -0.190 ; UART_Transmitter:transmitter|done_shifting         ; UART_Transmitter:transmitter|state.init            ; UART_Transmitter:transmitter|done_shifting ; clk         ; 0.000        ; 2.678      ; 2.864      ;
; -0.189 ; UART_Transmitter:transmitter|done_shifting         ; UART_Transmitter:transmitter|state.shift           ; UART_Transmitter:transmitter|done_shifting ; clk         ; 0.000        ; 2.678      ; 2.865      ;
; -0.043 ; UART_Transmitter:transmitter|done_shifting         ; UART_Transmitter:transmitter|done_shifting         ; UART_Transmitter:transmitter|done_shifting ; clk         ; 0.000        ; 2.403      ; 2.736      ;
; 0.260  ; UART_Transmitter:transmitter|state.load            ; UART_Transmitter:transmitter|state.shift           ; clk                                        ; clk         ; 0.000        ; 0.359      ; 0.776      ;
; 0.344  ; UART_Receiver:receiver|state.read_bits_state       ; UART_Receiver:receiver|state.read_bits_state       ; clk                                        ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344  ; UART_Receiver:receiver|number_bits[0]              ; UART_Receiver:receiver|number_bits[0]              ; clk                                        ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344  ; UART_Receiver:receiver|number_bits[3]              ; UART_Receiver:receiver|number_bits[3]              ; clk                                        ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344  ; UART_Receiver:receiver|number_bits[2]              ; UART_Receiver:receiver|number_bits[2]              ; clk                                        ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344  ; UART_Receiver:receiver|number_bits[1]              ; UART_Receiver:receiver|number_bits[1]              ; clk                                        ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344  ; UART_Receiver:receiver|state.read_start_bit_state  ; UART_Receiver:receiver|state.read_start_bit_state  ; clk                                        ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.358  ; UART_Transmitter:transmitter|delay_clock_done      ; UART_Transmitter:transmitter|delay_clock_done      ; clk                                        ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; UART_Transmitter:transmitter|number_bits[3]        ; UART_Transmitter:transmitter|number_bits[3]        ; clk                                        ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; UART_Transmitter:transmitter|number_bits[1]        ; UART_Transmitter:transmitter|number_bits[1]        ; clk                                        ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; UART_Transmitter:transmitter|number_bits[0]        ; UART_Transmitter:transmitter|number_bits[0]        ; clk                                        ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.362  ; UART_Receiver:receiver|data_reg[0]                 ; UART_Receiver:receiver|data_reg[1]                 ; clk                                        ; clk         ; 0.000        ; 0.075      ; 0.594      ;
; 0.362  ; UART_Receiver:receiver|start_bit_counter[11]       ; UART_Receiver:receiver|start_bit_counter[11]       ; clk                                        ; clk         ; 0.000        ; 0.076      ; 0.595      ;
; 0.374  ; UART_Transmitter:transmitter|data_reg[6]           ; UART_Transmitter:transmitter|data_reg[5]           ; clk                                        ; clk         ; 0.000        ; 0.061      ; 0.592      ;
; 0.375  ; UART_Transmitter:transmitter|data_reg[4]           ; UART_Transmitter:transmitter|data_reg[3]           ; clk                                        ; clk         ; 0.000        ; 0.061      ; 0.593      ;
; 0.375  ; UART_Transmitter:transmitter|data_reg[5]           ; UART_Transmitter:transmitter|data_reg[4]           ; clk                                        ; clk         ; 0.000        ; 0.061      ; 0.593      ;
; 0.375  ; UART_Receiver:receiver|bit_counter[12]             ; UART_Receiver:receiver|bit_counter[12]             ; clk                                        ; clk         ; 0.000        ; 0.076      ; 0.608      ;
; 0.377  ; UART_Transmitter:transmitter|data_reg[2]           ; UART_Transmitter:transmitter|data_reg[1]           ; clk                                        ; clk         ; 0.000        ; 0.061      ; 0.595      ;
; 0.379  ; UART_Receiver:receiver|data_reg[1]                 ; UART_Receiver:receiver|data_reg[2]                 ; clk                                        ; clk         ; 0.000        ; 0.075      ; 0.611      ;
; 0.381  ; UART_Receiver:receiver|data_reg[7]                 ; UART_Receiver:receiver|data_reg[8]                 ; clk                                        ; clk         ; 0.000        ; 0.075      ; 0.613      ;
; 0.382  ; UART_Transmitter:transmitter|state.shift           ; UART_Transmitter:transmitter|state.shift           ; clk                                        ; clk         ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; UART_Receiver:receiver|data_reg[6]                 ; UART_Receiver:receiver|data_reg[7]                 ; clk                                        ; clk         ; 0.000        ; 0.075      ; 0.614      ;
; 0.383  ; UART_Receiver:receiver|data_reg[2]                 ; UART_Receiver:receiver|data_reg[3]                 ; clk                                        ; clk         ; 0.000        ; 0.075      ; 0.615      ;
; 0.385  ; UART_Transmitter:transmitter|done_shifting         ; UART_Transmitter:transmitter|state.shift           ; UART_Transmitter:transmitter|done_shifting ; clk         ; -0.500       ; 2.678      ; 2.939      ;
; 0.385  ; UART_Transmitter:transmitter|done_shifting         ; UART_Transmitter:transmitter|state.init            ; UART_Transmitter:transmitter|done_shifting ; clk         ; -0.500       ; 2.678      ; 2.939      ;
; 0.398  ; UART_Transmitter:transmitter|clk_delay_counter[11] ; UART_Transmitter:transmitter|clk_delay_counter[11] ; clk                                        ; clk         ; 0.000        ; 0.062      ; 0.617      ;
; 0.468  ; UART_Receiver:receiver|start_bit_counter[3]        ; UART_Receiver:receiver|start_bit_counter[4]        ; clk                                        ; clk         ; 0.000        ; 0.427      ; 1.052      ;
; 0.484  ; UART_Receiver:receiver|bit_counter[2]              ; UART_Receiver:receiver|bit_counter[3]              ; clk                                        ; clk         ; 0.000        ; 0.427      ; 1.068      ;
; 0.484  ; UART_Receiver:receiver|start_bit_counter[2]        ; UART_Receiver:receiver|start_bit_counter[4]        ; clk                                        ; clk         ; 0.000        ; 0.427      ; 1.068      ;
; 0.486  ; UART_Receiver:receiver|bit_counter[6]              ; UART_Receiver:receiver|bit_counter[8]              ; clk                                        ; clk         ; 0.000        ; 0.427      ; 1.070      ;
; 0.496  ; UART_Transmitter:transmitter|clk_counter[8]        ; UART_Transmitter:transmitter|clk_counter[9]        ; clk                                        ; clk         ; 0.000        ; 0.427      ; 1.080      ;
; 0.496  ; UART_Receiver:receiver|bit_counter[10]             ; UART_Receiver:receiver|bit_counter[11]             ; clk                                        ; clk         ; 0.000        ; 0.427      ; 1.080      ;
; 0.498  ; UART_Receiver:receiver|bit_counter[10]             ; UART_Receiver:receiver|bit_counter[12]             ; clk                                        ; clk         ; 0.000        ; 0.427      ; 1.082      ;
; 0.509  ; UART_Transmitter:transmitter|done_shifting         ; UART_Transmitter:transmitter|done_shifting         ; UART_Transmitter:transmitter|done_shifting ; clk         ; -0.500       ; 2.403      ; 2.788      ;
; 0.535  ; UART_Transmitter:transmitter|delay_clock           ; UART_Transmitter:transmitter|delay_clock_done      ; UART_Transmitter:transmitter|done_shifting ; clk         ; -0.500       ; 1.164      ; 1.376      ;
; 0.544  ; UART_Receiver:receiver|bit_counter[3]              ; UART_Receiver:receiver|bit_counter[3]              ; clk                                        ; clk         ; 0.000        ; 0.076      ; 0.777      ;
; 0.549  ; UART_Receiver:receiver|start_bit_counter[4]        ; UART_Receiver:receiver|start_bit_counter[4]        ; clk                                        ; clk         ; 0.000        ; 0.076      ; 0.782      ;
; 0.551  ; UART_Transmitter:transmitter|clk_delay_counter[1]  ; UART_Transmitter:transmitter|clk_delay_counter[1]  ; clk                                        ; clk         ; 0.000        ; 0.062      ; 0.770      ;
; 0.554  ; UART_Transmitter:transmitter|clk_counter[11]       ; UART_Transmitter:transmitter|clk_counter[11]       ; clk                                        ; clk         ; 0.000        ; 0.076      ; 0.787      ;
; 0.554  ; UART_Transmitter:transmitter|clk_counter[1]        ; UART_Transmitter:transmitter|clk_counter[1]        ; clk                                        ; clk         ; 0.000        ; 0.076      ; 0.787      ;
; 0.555  ; UART_Transmitter:transmitter|clk_counter[9]        ; UART_Transmitter:transmitter|clk_counter[9]        ; clk                                        ; clk         ; 0.000        ; 0.076      ; 0.788      ;
; 0.555  ; UART_Receiver:receiver|bit_counter[11]             ; UART_Receiver:receiver|bit_counter[11]             ; clk                                        ; clk         ; 0.000        ; 0.076      ; 0.788      ;
; 0.557  ; UART_Receiver:receiver|bit_counter[1]              ; UART_Receiver:receiver|bit_counter[1]              ; clk                                        ; clk         ; 0.000        ; 0.062      ; 0.776      ;
; 0.558  ; UART_Transmitter:transmitter|clk_counter[7]        ; UART_Transmitter:transmitter|clk_counter[7]        ; clk                                        ; clk         ; 0.000        ; 0.076      ; 0.791      ;
; 0.558  ; UART_Transmitter:transmitter|clk_counter[5]        ; UART_Transmitter:transmitter|clk_counter[5]        ; clk                                        ; clk         ; 0.000        ; 0.076      ; 0.791      ;
; 0.558  ; UART_Receiver:receiver|start_bit_counter[3]        ; UART_Receiver:receiver|start_bit_counter[3]        ; clk                                        ; clk         ; 0.000        ; 0.062      ; 0.777      ;
; 0.559  ; UART_Transmitter:transmitter|clk_delay_counter[10] ; UART_Transmitter:transmitter|clk_delay_counter[10] ; clk                                        ; clk         ; 0.000        ; 0.062      ; 0.778      ;
; 0.559  ; UART_Transmitter:transmitter|clk_delay_counter[3]  ; UART_Transmitter:transmitter|clk_delay_counter[3]  ; clk                                        ; clk         ; 0.000        ; 0.062      ; 0.778      ;
; 0.559  ; UART_Transmitter:transmitter|clk_counter[2]        ; UART_Transmitter:transmitter|clk_counter[2]        ; clk                                        ; clk         ; 0.000        ; 0.076      ; 0.792      ;
; 0.559  ; UART_Receiver:receiver|data_reg[5]                 ; UART_Receiver:receiver|data_reg[6]                 ; clk                                        ; clk         ; 0.000        ; 0.075      ; 0.791      ;
; 0.559  ; UART_Receiver:receiver|start_bit_counter[8]        ; UART_Receiver:receiver|start_bit_counter[8]        ; clk                                        ; clk         ; 0.000        ; 0.062      ; 0.778      ;
; 0.559  ; UART_Receiver:receiver|start_bit_counter[2]        ; UART_Receiver:receiver|start_bit_counter[2]        ; clk                                        ; clk         ; 0.000        ; 0.062      ; 0.778      ;
; 0.560  ; UART_Transmitter:transmitter|clk_delay_counter[7]  ; UART_Transmitter:transmitter|clk_delay_counter[7]  ; clk                                        ; clk         ; 0.000        ; 0.062      ; 0.779      ;
; 0.560  ; UART_Receiver:receiver|data_reg[3]                 ; UART_Receiver:receiver|data_reg[4]                 ; clk                                        ; clk         ; 0.000        ; 0.075      ; 0.792      ;
; 0.560  ; UART_Receiver:receiver|start_bit_counter[1]        ; UART_Receiver:receiver|start_bit_counter[1]        ; clk                                        ; clk         ; 0.000        ; 0.062      ; 0.779      ;
; 0.560  ; UART_Receiver:receiver|bit_counter[8]              ; UART_Receiver:receiver|bit_counter[8]              ; clk                                        ; clk         ; 0.000        ; 0.076      ; 0.793      ;
; 0.561  ; UART_Receiver:receiver|bit_counter[5]              ; UART_Receiver:receiver|bit_counter[5]              ; clk                                        ; clk         ; 0.000        ; 0.062      ; 0.780      ;
; 0.562  ; UART_Receiver:receiver|bit_counter[2]              ; UART_Receiver:receiver|bit_counter[2]              ; clk                                        ; clk         ; 0.000        ; 0.062      ; 0.781      ;
; 0.562  ; UART_Receiver:receiver|bit_counter[6]              ; UART_Receiver:receiver|bit_counter[6]              ; clk                                        ; clk         ; 0.000        ; 0.062      ; 0.781      ;
; 0.563  ; UART_Transmitter:transmitter|clk_delay_counter[6]  ; UART_Transmitter:transmitter|clk_delay_counter[6]  ; clk                                        ; clk         ; 0.000        ; 0.062      ; 0.782      ;
; 0.564  ; UART_Receiver:receiver|data_reg[4]                 ; UART_Receiver:receiver|data_reg[5]                 ; clk                                        ; clk         ; 0.000        ; 0.075      ; 0.796      ;
; 0.568  ; UART_Transmitter:transmitter|data_reg[7]           ; UART_Transmitter:transmitter|data_reg[6]           ; clk                                        ; clk         ; 0.000        ; 0.061      ; 0.786      ;
; 0.569  ; UART_Transmitter:transmitter|data_reg[3]           ; UART_Transmitter:transmitter|data_reg[2]           ; clk                                        ; clk         ; 0.000        ; 0.061      ; 0.787      ;
; 0.570  ; UART_Transmitter:transmitter|clk_delay_counter[2]  ; UART_Transmitter:transmitter|clk_delay_counter[2]  ; clk                                        ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.570  ; UART_Receiver:receiver|bit_counter[9]              ; UART_Receiver:receiver|bit_counter[9]              ; clk                                        ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.572  ; UART_Transmitter:transmitter|clk_delay_counter[0]  ; UART_Transmitter:transmitter|clk_delay_counter[0]  ; clk                                        ; clk         ; 0.000        ; 0.062      ; 0.791      ;
; 0.572  ; UART_Receiver:receiver|start_bit_counter[5]        ; UART_Receiver:receiver|start_bit_counter[5]        ; clk                                        ; clk         ; 0.000        ; 0.062      ; 0.791      ;
; 0.574  ; UART_Receiver:receiver|bit_counter[10]             ; UART_Receiver:receiver|bit_counter[10]             ; clk                                        ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.575  ; UART_Transmitter:transmitter|clk_counter[8]        ; UART_Transmitter:transmitter|clk_counter[8]        ; clk                                        ; clk         ; 0.000        ; 0.061      ; 0.793      ;
; 0.577  ; UART_Receiver:receiver|bit_counter[1]              ; UART_Receiver:receiver|bit_counter[3]              ; clk                                        ; clk         ; 0.000        ; 0.427      ; 1.161      ;
; 0.581  ; UART_Receiver:receiver|bit_counter[0]              ; UART_Receiver:receiver|bit_counter[0]              ; clk                                        ; clk         ; 0.000        ; 0.062      ; 0.800      ;
; 0.581  ; UART_Receiver:receiver|start_bit_counter[1]        ; UART_Receiver:receiver|start_bit_counter[4]        ; clk                                        ; clk         ; 0.000        ; 0.427      ; 1.165      ;
; 0.582  ; UART_Receiver:receiver|bit_counter[5]              ; UART_Receiver:receiver|bit_counter[8]              ; clk                                        ; clk         ; 0.000        ; 0.427      ; 1.166      ;
; 0.588  ; UART_Receiver:receiver|start_bit_counter[0]        ; UART_Receiver:receiver|start_bit_counter[0]        ; clk                                        ; clk         ; 0.000        ; 0.062      ; 0.807      ;
; 0.590  ; UART_Receiver:receiver|bit_counter[9]              ; UART_Receiver:receiver|bit_counter[11]             ; clk                                        ; clk         ; 0.000        ; 0.427      ; 1.174      ;
; 0.591  ; UART_Receiver:receiver|start_bit_counter[5]        ; UART_Receiver:receiver|start_bit_counter[7]        ; clk                                        ; clk         ; 0.000        ; 0.427      ; 1.175      ;
; 0.592  ; UART_Transmitter:transmitter|data_reg[1]           ; UART_Transmitter:transmitter|data_reg[0]           ; clk                                        ; clk         ; 0.000        ; 0.061      ; 0.810      ;
; 0.592  ; UART_Receiver:receiver|bit_counter[9]              ; UART_Receiver:receiver|bit_counter[12]             ; clk                                        ; clk         ; 0.000        ; 0.427      ; 1.176      ;
; 0.594  ; UART_Receiver:receiver|start_bit_counter[8]        ; UART_Receiver:receiver|start_bit_counter[11]       ; clk                                        ; clk         ; 0.000        ; 0.427      ; 1.178      ;
; 0.595  ; UART_Transmitter:transmitter|data_reg[8]           ; UART_Transmitter:transmitter|data_reg[7]           ; clk                                        ; clk         ; 0.000        ; 0.061      ; 0.813      ;
; 0.595  ; UART_Receiver:receiver|bit_counter[0]              ; UART_Receiver:receiver|bit_counter[3]              ; clk                                        ; clk         ; 0.000        ; 0.427      ; 1.179      ;
; 0.607  ; UART_Receiver:receiver|start_bit_counter[0]        ; UART_Receiver:receiver|start_bit_counter[4]        ; clk                                        ; clk         ; 0.000        ; 0.427      ; 1.191      ;
; 0.608  ; UART_Transmitter:transmitter|clk_counter[8]        ; UART_Transmitter:transmitter|clk_counter[11]       ; clk                                        ; clk         ; 0.000        ; 0.427      ; 1.192      ;
; 0.611  ; UART_Transmitter:transmitter|state.load            ; UART_Transmitter:transmitter|data_reg[7]           ; clk                                        ; clk         ; 0.000        ; 0.061      ; 0.829      ;
; 0.614  ; UART_Transmitter:transmitter|state.load            ; UART_Transmitter:transmitter|data_reg[0]           ; clk                                        ; clk         ; 0.000        ; 0.061      ; 0.832      ;
; 0.614  ; UART_Receiver:receiver|bit_counter[7]              ; UART_Receiver:receiver|bit_counter[8]              ; clk                                        ; clk         ; 0.000        ; 0.427      ; 1.198      ;
; 0.628  ; UART_Receiver:receiver|start_bit_counter[6]        ; UART_Receiver:receiver|start_bit_counter[7]        ; clk                                        ; clk         ; 0.000        ; 0.427      ; 1.212      ;
; 0.630  ; UART_Receiver:receiver|start_bit_counter[10]       ; UART_Receiver:receiver|start_bit_counter[11]       ; clk                                        ; clk         ; 0.000        ; 0.427      ; 1.214      ;
; 0.639  ; UART_Transmitter:transmitter|start_count_lead      ; UART_Transmitter:transmitter|state.init            ; clk                                        ; clk         ; 0.000        ; 0.359      ; 1.155      ;
; 0.663  ; UART_Transmitter:transmitter|delay_clock           ; UART_Transmitter:transmitter|clk_delay_counter[7]  ; UART_Transmitter:transmitter|done_shifting ; clk         ; -0.500       ; 1.164      ; 1.504      ;
; 0.663  ; UART_Transmitter:transmitter|delay_clock           ; UART_Transmitter:transmitter|clk_delay_counter[11] ; UART_Transmitter:transmitter|done_shifting ; clk         ; -0.500       ; 1.164      ; 1.504      ;
; 0.663  ; UART_Transmitter:transmitter|delay_clock           ; UART_Transmitter:transmitter|clk_delay_counter[0]  ; UART_Transmitter:transmitter|done_shifting ; clk         ; -0.500       ; 1.164      ; 1.504      ;
; 0.663  ; UART_Transmitter:transmitter|delay_clock           ; UART_Transmitter:transmitter|clk_delay_counter[1]  ; UART_Transmitter:transmitter|done_shifting ; clk         ; -0.500       ; 1.164      ; 1.504      ;
; 0.663  ; UART_Transmitter:transmitter|delay_clock           ; UART_Transmitter:transmitter|clk_delay_counter[2]  ; UART_Transmitter:transmitter|done_shifting ; clk         ; -0.500       ; 1.164      ; 1.504      ;
; 0.663  ; UART_Transmitter:transmitter|delay_clock           ; UART_Transmitter:transmitter|clk_delay_counter[3]  ; UART_Transmitter:transmitter|done_shifting ; clk         ; -0.500       ; 1.164      ; 1.504      ;
; 0.663  ; UART_Transmitter:transmitter|delay_clock           ; UART_Transmitter:transmitter|clk_delay_counter[4]  ; UART_Transmitter:transmitter|done_shifting ; clk         ; -0.500       ; 1.164      ; 1.504      ;
; 0.663  ; UART_Transmitter:transmitter|delay_clock           ; UART_Transmitter:transmitter|clk_delay_counter[5]  ; UART_Transmitter:transmitter|done_shifting ; clk         ; -0.500       ; 1.164      ; 1.504      ;
+--------+----------------------------------------------------+----------------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'UART_Transmitter:transmitter|done_shifting'                                                                                                                              ;
+-------+-----------------------------------------------+------------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                  ; Launch Clock ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+------------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+
; 2.425 ; UART_Transmitter:transmitter|delay_clock_done ; UART_Transmitter:transmitter|delay_clock ; clk          ; UART_Transmitter:transmitter|done_shifting ; -0.500       ; -1.026     ; 0.919      ;
; 2.633 ; UART_Transmitter:transmitter|state.shift      ; UART_Transmitter:transmitter|delay_clock ; clk          ; UART_Transmitter:transmitter|done_shifting ; -0.500       ; -1.291     ; 0.862      ;
+-------+-----------------------------------------------+------------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                   ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|bit_counter[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|bit_counter[10]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|bit_counter[11]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|bit_counter[12]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|bit_counter[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|bit_counter[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|bit_counter[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|bit_counter[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|bit_counter[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|bit_counter[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|bit_counter[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|bit_counter[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|bit_counter[9]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|data_reg[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|data_reg[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|data_reg[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|data_reg[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|data_reg[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|data_reg[5]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|data_reg[6]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|data_reg[7]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|data_reg[8]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|number_bits[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|number_bits[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|number_bits[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|number_bits[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|start_bit_counter[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|start_bit_counter[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|start_bit_counter[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|start_bit_counter[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|start_bit_counter[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|start_bit_counter[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|start_bit_counter[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|start_bit_counter[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|start_bit_counter[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|start_bit_counter[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|start_bit_counter[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|start_bit_counter[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|start_reg[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|start_reg[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|state.done_state            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|state.init_state            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|state.read_bits_state       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|state.read_start_bit_state  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_counter[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_counter[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_counter[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_counter[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_counter[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_counter[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_counter[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_counter[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_counter[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_counter[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_counter[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_counter[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_counter[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_delay_counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_delay_counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_delay_counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_delay_counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_delay_counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_delay_counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_delay_counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_delay_counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_delay_counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_delay_counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_delay_counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_delay_counter[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|data_reg[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|data_reg[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|data_reg[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|data_reg[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|data_reg[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|data_reg[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|data_reg[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|data_reg[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|data_reg[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|delay_clock_done      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|done_shifting         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|number_bits[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|number_bits[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|number_bits[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|number_bits[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|shift_data            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|start_count_follow    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|start_count_lead      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|state.init            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|state.load            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|state.shift           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|tx_ready_reg          ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UART_Receiver:receiver|bit_counter[11]             ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UART_Receiver:receiver|bit_counter[12]             ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UART_Receiver:receiver|bit_counter[3]              ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UART_Receiver:receiver|bit_counter[8]              ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UART_Receiver:receiver|start_bit_counter[11]       ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UART_Receiver:receiver|start_bit_counter[4]        ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UART_Receiver:receiver|start_bit_counter[7]        ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_counter[10]       ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'UART_Transmitter:transmitter|done_shifting'                                                                       ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                      ; Clock Edge ; Target                                   ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+------------------------------------------+
; 0.368 ; 0.368        ; 0.000          ; High Pulse Width ; UART_Transmitter:transmitter|done_shifting ; Fall       ; UART_Transmitter:transmitter|delay_clock ;
; 0.369 ; 0.369        ; 0.000          ; Low Pulse Width  ; UART_Transmitter:transmitter|done_shifting ; Rise       ; transmitter|delay_clock|datac            ;
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; UART_Transmitter:transmitter|done_shifting ; Rise       ; transmitter|Selector3~0|combout          ;
; 0.413 ; 0.413        ; 0.000          ; Low Pulse Width  ; UART_Transmitter:transmitter|done_shifting ; Rise       ; transmitter|Selector3~0|dataa            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_Transmitter:transmitter|done_shifting ; Rise       ; transmitter|done_shifting|q              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_Transmitter:transmitter|done_shifting ; Rise       ; transmitter|done_shifting|q              ;
; 0.583 ; 0.583        ; 0.000          ; High Pulse Width ; UART_Transmitter:transmitter|done_shifting ; Rise       ; transmitter|Selector3~0|dataa            ;
; 0.601 ; 0.601        ; 0.000          ; High Pulse Width ; UART_Transmitter:transmitter|done_shifting ; Rise       ; transmitter|Selector3~0|combout          ;
; 0.624 ; 0.624        ; 0.000          ; High Pulse Width ; UART_Transmitter:transmitter|done_shifting ; Rise       ; transmitter|delay_clock|datac            ;
; 0.625 ; 0.625        ; 0.000          ; Low Pulse Width  ; UART_Transmitter:transmitter|done_shifting ; Fall       ; UART_Transmitter:transmitter|delay_clock ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; Rx         ; clk        ; 1.201 ; 1.605 ; Rise       ; clk             ;
; TxData[*]  ; clk        ; 1.656 ; 2.046 ; Rise       ; clk             ;
;  TxData[0] ; clk        ; 1.563 ; 1.978 ; Rise       ; clk             ;
;  TxData[1] ; clk        ; 1.564 ; 1.970 ; Rise       ; clk             ;
;  TxData[2] ; clk        ; 1.398 ; 1.797 ; Rise       ; clk             ;
;  TxData[3] ; clk        ; 1.603 ; 2.006 ; Rise       ; clk             ;
;  TxData[4] ; clk        ; 1.554 ; 1.960 ; Rise       ; clk             ;
;  TxData[5] ; clk        ; 1.608 ; 2.013 ; Rise       ; clk             ;
;  TxData[6] ; clk        ; 1.656 ; 2.046 ; Rise       ; clk             ;
;  TxData[7] ; clk        ; 1.537 ; 1.942 ; Rise       ; clk             ;
; reset      ; clk        ; 2.752 ; 3.266 ; Rise       ; clk             ;
; start_Tx   ; clk        ; 1.335 ; 1.748 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; Rx         ; clk        ; -0.697 ; -1.087 ; Rise       ; clk             ;
; TxData[*]  ; clk        ; -1.019 ; -1.420 ; Rise       ; clk             ;
;  TxData[0] ; clk        ; -1.125 ; -1.549 ; Rise       ; clk             ;
;  TxData[1] ; clk        ; -1.180 ; -1.587 ; Rise       ; clk             ;
;  TxData[2] ; clk        ; -1.019 ; -1.420 ; Rise       ; clk             ;
;  TxData[3] ; clk        ; -1.163 ; -1.576 ; Rise       ; clk             ;
;  TxData[4] ; clk        ; -1.116 ; -1.532 ; Rise       ; clk             ;
;  TxData[5] ; clk        ; -1.223 ; -1.628 ; Rise       ; clk             ;
;  TxData[6] ; clk        ; -1.270 ; -1.660 ; Rise       ; clk             ;
;  TxData[7] ; clk        ; -1.154 ; -1.561 ; Rise       ; clk             ;
; reset      ; clk        ; -0.905 ; -1.396 ; Rise       ; clk             ;
; start_Tx   ; clk        ; -0.959 ; -1.359 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                ;
+---------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+
; Data Port     ; Clock Port                                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference                            ;
+---------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+
; TxReady       ; UART_Transmitter:transmitter|done_shifting ; 4.338 ; 4.243 ; Fall       ; UART_Transmitter:transmitter|done_shifting ;
; RxData[*]     ; clk                                        ; 7.095 ; 7.212 ; Rise       ; clk                                        ;
;  RxData[0]    ; clk                                        ; 5.624 ; 5.618 ; Rise       ; clk                                        ;
;  RxData[1]    ; clk                                        ; 5.654 ; 5.650 ; Rise       ; clk                                        ;
;  RxData[2]    ; clk                                        ; 5.678 ; 5.687 ; Rise       ; clk                                        ;
;  RxData[3]    ; clk                                        ; 5.653 ; 5.648 ; Rise       ; clk                                        ;
;  RxData[4]    ; clk                                        ; 7.095 ; 7.212 ; Rise       ; clk                                        ;
;  RxData[5]    ; clk                                        ; 5.862 ; 5.839 ; Rise       ; clk                                        ;
;  RxData[6]    ; clk                                        ; 5.642 ; 5.651 ; Rise       ; clk                                        ;
;  RxData[7]    ; clk                                        ; 5.603 ; 5.612 ; Rise       ; clk                                        ;
; Rx_data_valid ; clk                                        ; 5.277 ; 5.266 ; Rise       ; clk                                        ;
; Tx            ; clk                                        ; 5.206 ; 5.222 ; Rise       ; clk                                        ;
; TxReady       ; clk                                        ; 6.143 ; 6.008 ; Rise       ; clk                                        ;
+---------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                        ;
+---------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+
; Data Port     ; Clock Port                                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference                            ;
+---------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+
; TxReady       ; UART_Transmitter:transmitter|done_shifting ; 4.245 ; 4.152 ; Fall       ; UART_Transmitter:transmitter|done_shifting ;
; RxData[*]     ; clk                                        ; 5.481 ; 5.489 ; Rise       ; clk                                        ;
;  RxData[0]    ; clk                                        ; 5.502 ; 5.494 ; Rise       ; clk                                        ;
;  RxData[1]    ; clk                                        ; 5.531 ; 5.524 ; Rise       ; clk                                        ;
;  RxData[2]    ; clk                                        ; 5.554 ; 5.562 ; Rise       ; clk                                        ;
;  RxData[3]    ; clk                                        ; 5.531 ; 5.524 ; Rise       ; clk                                        ;
;  RxData[4]    ; clk                                        ; 6.965 ; 7.080 ; Rise       ; clk                                        ;
;  RxData[5]    ; clk                                        ; 5.731 ; 5.707 ; Rise       ; clk                                        ;
;  RxData[6]    ; clk                                        ; 5.519 ; 5.526 ; Rise       ; clk                                        ;
;  RxData[7]    ; clk                                        ; 5.481 ; 5.489 ; Rise       ; clk                                        ;
; Rx_data_valid ; clk                                        ; 5.169 ; 5.157 ; Rise       ; clk                                        ;
; Tx            ; clk                                        ; 5.099 ; 5.117 ; Rise       ; clk                                        ;
; TxReady       ; clk                                        ; 5.485 ; 5.499 ; Rise       ; clk                                        ;
+---------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 383.88 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                  ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; UART_Transmitter:transmitter|done_shifting ; -2.652 ; -2.652        ;
; clk                                        ; -1.605 ; -108.024      ;
+--------------------------------------------+--------+---------------+


+---------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                   ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; clk                                        ; -0.202 ; -0.441        ;
; UART_Transmitter:transmitter|done_shifting ; 2.296  ; 0.000         ;
+--------------------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                    ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; clk                                        ; -3.000 ; -94.000       ;
; UART_Transmitter:transmitter|done_shifting ; 0.412  ; 0.000         ;
+--------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'UART_Transmitter:transmitter|done_shifting'                                                                                                                               ;
+--------+-----------------------------------------------+------------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                  ; Launch Clock ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+------------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+
; -2.652 ; UART_Transmitter:transmitter|state.shift      ; UART_Transmitter:transmitter|delay_clock ; clk          ; UART_Transmitter:transmitter|done_shifting ; 0.500        ; -1.385     ; 0.841      ;
; -2.460 ; UART_Transmitter:transmitter|delay_clock_done ; UART_Transmitter:transmitter|delay_clock ; clk          ; UART_Transmitter:transmitter|done_shifting ; 0.500        ; -1.113     ; 0.921      ;
+--------+-----------------------------------------------+------------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                     ;
+--------+---------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.605 ; UART_Transmitter:transmitter|clk_delay_counter[2] ; UART_Transmitter:transmitter|clk_delay_counter[10] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.545      ;
; -1.605 ; UART_Transmitter:transmitter|clk_delay_counter[2] ; UART_Transmitter:transmitter|clk_delay_counter[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.545      ;
; -1.605 ; UART_Transmitter:transmitter|clk_delay_counter[2] ; UART_Transmitter:transmitter|clk_delay_counter[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.545      ;
; -1.605 ; UART_Transmitter:transmitter|clk_delay_counter[2] ; UART_Transmitter:transmitter|clk_delay_counter[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.545      ;
; -1.605 ; UART_Transmitter:transmitter|clk_delay_counter[2] ; UART_Transmitter:transmitter|clk_delay_counter[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.545      ;
; -1.605 ; UART_Transmitter:transmitter|clk_delay_counter[2] ; UART_Transmitter:transmitter|clk_delay_counter[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.545      ;
; -1.605 ; UART_Transmitter:transmitter|clk_delay_counter[2] ; UART_Transmitter:transmitter|clk_delay_counter[3]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.545      ;
; -1.605 ; UART_Transmitter:transmitter|clk_delay_counter[2] ; UART_Transmitter:transmitter|clk_delay_counter[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.545      ;
; -1.605 ; UART_Transmitter:transmitter|clk_delay_counter[2] ; UART_Transmitter:transmitter|clk_delay_counter[5]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.545      ;
; -1.605 ; UART_Transmitter:transmitter|clk_delay_counter[2] ; UART_Transmitter:transmitter|clk_delay_counter[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.545      ;
; -1.605 ; UART_Transmitter:transmitter|clk_delay_counter[2] ; UART_Transmitter:transmitter|clk_delay_counter[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.545      ;
; -1.605 ; UART_Transmitter:transmitter|clk_delay_counter[2] ; UART_Transmitter:transmitter|clk_delay_counter[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.545      ;
; -1.573 ; UART_Receiver:receiver|bit_counter[3]             ; UART_Receiver:receiver|bit_counter[0]              ; clk          ; clk         ; 1.000        ; -0.387     ; 2.181      ;
; -1.573 ; UART_Receiver:receiver|bit_counter[3]             ; UART_Receiver:receiver|bit_counter[1]              ; clk          ; clk         ; 1.000        ; -0.387     ; 2.181      ;
; -1.573 ; UART_Receiver:receiver|bit_counter[3]             ; UART_Receiver:receiver|bit_counter[2]              ; clk          ; clk         ; 1.000        ; -0.387     ; 2.181      ;
; -1.573 ; UART_Receiver:receiver|bit_counter[3]             ; UART_Receiver:receiver|bit_counter[4]              ; clk          ; clk         ; 1.000        ; -0.387     ; 2.181      ;
; -1.573 ; UART_Receiver:receiver|bit_counter[3]             ; UART_Receiver:receiver|bit_counter[5]              ; clk          ; clk         ; 1.000        ; -0.387     ; 2.181      ;
; -1.573 ; UART_Receiver:receiver|bit_counter[3]             ; UART_Receiver:receiver|bit_counter[6]              ; clk          ; clk         ; 1.000        ; -0.387     ; 2.181      ;
; -1.573 ; UART_Receiver:receiver|bit_counter[3]             ; UART_Receiver:receiver|bit_counter[7]              ; clk          ; clk         ; 1.000        ; -0.387     ; 2.181      ;
; -1.573 ; UART_Receiver:receiver|bit_counter[3]             ; UART_Receiver:receiver|bit_counter[9]              ; clk          ; clk         ; 1.000        ; -0.387     ; 2.181      ;
; -1.573 ; UART_Receiver:receiver|bit_counter[3]             ; UART_Receiver:receiver|bit_counter[10]             ; clk          ; clk         ; 1.000        ; -0.387     ; 2.181      ;
; -1.539 ; UART_Receiver:receiver|bit_counter[7]             ; UART_Receiver:receiver|bit_counter[0]              ; clk          ; clk         ; 1.000        ; -0.055     ; 2.479      ;
; -1.539 ; UART_Receiver:receiver|bit_counter[7]             ; UART_Receiver:receiver|bit_counter[1]              ; clk          ; clk         ; 1.000        ; -0.055     ; 2.479      ;
; -1.539 ; UART_Receiver:receiver|bit_counter[7]             ; UART_Receiver:receiver|bit_counter[2]              ; clk          ; clk         ; 1.000        ; -0.055     ; 2.479      ;
; -1.539 ; UART_Receiver:receiver|bit_counter[7]             ; UART_Receiver:receiver|bit_counter[4]              ; clk          ; clk         ; 1.000        ; -0.055     ; 2.479      ;
; -1.539 ; UART_Receiver:receiver|bit_counter[7]             ; UART_Receiver:receiver|bit_counter[5]              ; clk          ; clk         ; 1.000        ; -0.055     ; 2.479      ;
; -1.539 ; UART_Receiver:receiver|bit_counter[7]             ; UART_Receiver:receiver|bit_counter[6]              ; clk          ; clk         ; 1.000        ; -0.055     ; 2.479      ;
; -1.539 ; UART_Receiver:receiver|bit_counter[7]             ; UART_Receiver:receiver|bit_counter[7]              ; clk          ; clk         ; 1.000        ; -0.055     ; 2.479      ;
; -1.539 ; UART_Receiver:receiver|bit_counter[7]             ; UART_Receiver:receiver|bit_counter[9]              ; clk          ; clk         ; 1.000        ; -0.055     ; 2.479      ;
; -1.539 ; UART_Receiver:receiver|bit_counter[7]             ; UART_Receiver:receiver|bit_counter[10]             ; clk          ; clk         ; 1.000        ; -0.055     ; 2.479      ;
; -1.533 ; UART_Receiver:receiver|start_bit_counter[4]       ; UART_Receiver:receiver|start_bit_counter[10]       ; clk          ; clk         ; 1.000        ; -0.387     ; 2.141      ;
; -1.533 ; UART_Receiver:receiver|start_bit_counter[4]       ; UART_Receiver:receiver|start_bit_counter[9]        ; clk          ; clk         ; 1.000        ; -0.387     ; 2.141      ;
; -1.533 ; UART_Receiver:receiver|start_bit_counter[4]       ; UART_Receiver:receiver|start_bit_counter[8]        ; clk          ; clk         ; 1.000        ; -0.387     ; 2.141      ;
; -1.533 ; UART_Receiver:receiver|start_bit_counter[4]       ; UART_Receiver:receiver|start_bit_counter[0]        ; clk          ; clk         ; 1.000        ; -0.387     ; 2.141      ;
; -1.533 ; UART_Receiver:receiver|start_bit_counter[4]       ; UART_Receiver:receiver|start_bit_counter[1]        ; clk          ; clk         ; 1.000        ; -0.387     ; 2.141      ;
; -1.533 ; UART_Receiver:receiver|start_bit_counter[4]       ; UART_Receiver:receiver|start_bit_counter[2]        ; clk          ; clk         ; 1.000        ; -0.387     ; 2.141      ;
; -1.533 ; UART_Receiver:receiver|start_bit_counter[4]       ; UART_Receiver:receiver|start_bit_counter[3]        ; clk          ; clk         ; 1.000        ; -0.387     ; 2.141      ;
; -1.533 ; UART_Receiver:receiver|start_bit_counter[4]       ; UART_Receiver:receiver|start_bit_counter[5]        ; clk          ; clk         ; 1.000        ; -0.387     ; 2.141      ;
; -1.533 ; UART_Receiver:receiver|start_bit_counter[4]       ; UART_Receiver:receiver|start_bit_counter[6]        ; clk          ; clk         ; 1.000        ; -0.387     ; 2.141      ;
; -1.523 ; UART_Receiver:receiver|bit_counter[8]             ; UART_Receiver:receiver|bit_counter[0]              ; clk          ; clk         ; 1.000        ; -0.387     ; 2.131      ;
; -1.523 ; UART_Receiver:receiver|bit_counter[8]             ; UART_Receiver:receiver|bit_counter[1]              ; clk          ; clk         ; 1.000        ; -0.387     ; 2.131      ;
; -1.523 ; UART_Receiver:receiver|bit_counter[8]             ; UART_Receiver:receiver|bit_counter[2]              ; clk          ; clk         ; 1.000        ; -0.387     ; 2.131      ;
; -1.523 ; UART_Receiver:receiver|bit_counter[8]             ; UART_Receiver:receiver|bit_counter[4]              ; clk          ; clk         ; 1.000        ; -0.387     ; 2.131      ;
; -1.523 ; UART_Receiver:receiver|bit_counter[8]             ; UART_Receiver:receiver|bit_counter[5]              ; clk          ; clk         ; 1.000        ; -0.387     ; 2.131      ;
; -1.523 ; UART_Receiver:receiver|bit_counter[8]             ; UART_Receiver:receiver|bit_counter[6]              ; clk          ; clk         ; 1.000        ; -0.387     ; 2.131      ;
; -1.523 ; UART_Receiver:receiver|bit_counter[8]             ; UART_Receiver:receiver|bit_counter[7]              ; clk          ; clk         ; 1.000        ; -0.387     ; 2.131      ;
; -1.523 ; UART_Receiver:receiver|bit_counter[8]             ; UART_Receiver:receiver|bit_counter[9]              ; clk          ; clk         ; 1.000        ; -0.387     ; 2.131      ;
; -1.523 ; UART_Receiver:receiver|bit_counter[8]             ; UART_Receiver:receiver|bit_counter[10]             ; clk          ; clk         ; 1.000        ; -0.387     ; 2.131      ;
; -1.518 ; UART_Receiver:receiver|start_bit_counter[11]      ; UART_Receiver:receiver|start_bit_counter[10]       ; clk          ; clk         ; 1.000        ; -0.387     ; 2.126      ;
; -1.518 ; UART_Receiver:receiver|start_bit_counter[11]      ; UART_Receiver:receiver|start_bit_counter[9]        ; clk          ; clk         ; 1.000        ; -0.387     ; 2.126      ;
; -1.518 ; UART_Receiver:receiver|start_bit_counter[11]      ; UART_Receiver:receiver|start_bit_counter[8]        ; clk          ; clk         ; 1.000        ; -0.387     ; 2.126      ;
; -1.518 ; UART_Receiver:receiver|start_bit_counter[11]      ; UART_Receiver:receiver|start_bit_counter[0]        ; clk          ; clk         ; 1.000        ; -0.387     ; 2.126      ;
; -1.518 ; UART_Receiver:receiver|start_bit_counter[11]      ; UART_Receiver:receiver|start_bit_counter[1]        ; clk          ; clk         ; 1.000        ; -0.387     ; 2.126      ;
; -1.518 ; UART_Receiver:receiver|start_bit_counter[11]      ; UART_Receiver:receiver|start_bit_counter[2]        ; clk          ; clk         ; 1.000        ; -0.387     ; 2.126      ;
; -1.518 ; UART_Receiver:receiver|start_bit_counter[11]      ; UART_Receiver:receiver|start_bit_counter[3]        ; clk          ; clk         ; 1.000        ; -0.387     ; 2.126      ;
; -1.518 ; UART_Receiver:receiver|start_bit_counter[11]      ; UART_Receiver:receiver|start_bit_counter[5]        ; clk          ; clk         ; 1.000        ; -0.387     ; 2.126      ;
; -1.518 ; UART_Receiver:receiver|start_bit_counter[11]      ; UART_Receiver:receiver|start_bit_counter[6]        ; clk          ; clk         ; 1.000        ; -0.387     ; 2.126      ;
; -1.510 ; UART_Receiver:receiver|start_bit_counter[0]       ; UART_Receiver:receiver|start_bit_counter[10]       ; clk          ; clk         ; 1.000        ; -0.055     ; 2.450      ;
; -1.510 ; UART_Receiver:receiver|start_bit_counter[0]       ; UART_Receiver:receiver|start_bit_counter[9]        ; clk          ; clk         ; 1.000        ; -0.055     ; 2.450      ;
; -1.510 ; UART_Receiver:receiver|start_bit_counter[0]       ; UART_Receiver:receiver|start_bit_counter[8]        ; clk          ; clk         ; 1.000        ; -0.055     ; 2.450      ;
; -1.510 ; UART_Receiver:receiver|start_bit_counter[0]       ; UART_Receiver:receiver|start_bit_counter[0]        ; clk          ; clk         ; 1.000        ; -0.055     ; 2.450      ;
; -1.510 ; UART_Receiver:receiver|start_bit_counter[0]       ; UART_Receiver:receiver|start_bit_counter[1]        ; clk          ; clk         ; 1.000        ; -0.055     ; 2.450      ;
; -1.510 ; UART_Receiver:receiver|start_bit_counter[0]       ; UART_Receiver:receiver|start_bit_counter[2]        ; clk          ; clk         ; 1.000        ; -0.055     ; 2.450      ;
; -1.510 ; UART_Receiver:receiver|start_bit_counter[0]       ; UART_Receiver:receiver|start_bit_counter[3]        ; clk          ; clk         ; 1.000        ; -0.055     ; 2.450      ;
; -1.510 ; UART_Receiver:receiver|start_bit_counter[0]       ; UART_Receiver:receiver|start_bit_counter[5]        ; clk          ; clk         ; 1.000        ; -0.055     ; 2.450      ;
; -1.510 ; UART_Receiver:receiver|start_bit_counter[0]       ; UART_Receiver:receiver|start_bit_counter[6]        ; clk          ; clk         ; 1.000        ; -0.055     ; 2.450      ;
; -1.505 ; UART_Receiver:receiver|bit_counter[4]             ; UART_Receiver:receiver|bit_counter[0]              ; clk          ; clk         ; 1.000        ; -0.055     ; 2.445      ;
; -1.505 ; UART_Receiver:receiver|bit_counter[4]             ; UART_Receiver:receiver|bit_counter[1]              ; clk          ; clk         ; 1.000        ; -0.055     ; 2.445      ;
; -1.505 ; UART_Receiver:receiver|bit_counter[4]             ; UART_Receiver:receiver|bit_counter[2]              ; clk          ; clk         ; 1.000        ; -0.055     ; 2.445      ;
; -1.505 ; UART_Receiver:receiver|bit_counter[4]             ; UART_Receiver:receiver|bit_counter[4]              ; clk          ; clk         ; 1.000        ; -0.055     ; 2.445      ;
; -1.505 ; UART_Receiver:receiver|bit_counter[4]             ; UART_Receiver:receiver|bit_counter[5]              ; clk          ; clk         ; 1.000        ; -0.055     ; 2.445      ;
; -1.505 ; UART_Receiver:receiver|bit_counter[4]             ; UART_Receiver:receiver|bit_counter[6]              ; clk          ; clk         ; 1.000        ; -0.055     ; 2.445      ;
; -1.505 ; UART_Receiver:receiver|bit_counter[4]             ; UART_Receiver:receiver|bit_counter[7]              ; clk          ; clk         ; 1.000        ; -0.055     ; 2.445      ;
; -1.505 ; UART_Receiver:receiver|bit_counter[4]             ; UART_Receiver:receiver|bit_counter[9]              ; clk          ; clk         ; 1.000        ; -0.055     ; 2.445      ;
; -1.505 ; UART_Receiver:receiver|bit_counter[4]             ; UART_Receiver:receiver|bit_counter[10]             ; clk          ; clk         ; 1.000        ; -0.055     ; 2.445      ;
; -1.502 ; UART_Receiver:receiver|start_bit_counter[2]       ; UART_Receiver:receiver|start_bit_counter[10]       ; clk          ; clk         ; 1.000        ; -0.055     ; 2.442      ;
; -1.502 ; UART_Receiver:receiver|start_bit_counter[2]       ; UART_Receiver:receiver|start_bit_counter[9]        ; clk          ; clk         ; 1.000        ; -0.055     ; 2.442      ;
; -1.502 ; UART_Receiver:receiver|start_bit_counter[2]       ; UART_Receiver:receiver|start_bit_counter[8]        ; clk          ; clk         ; 1.000        ; -0.055     ; 2.442      ;
; -1.502 ; UART_Receiver:receiver|start_bit_counter[2]       ; UART_Receiver:receiver|start_bit_counter[0]        ; clk          ; clk         ; 1.000        ; -0.055     ; 2.442      ;
; -1.502 ; UART_Receiver:receiver|start_bit_counter[2]       ; UART_Receiver:receiver|start_bit_counter[1]        ; clk          ; clk         ; 1.000        ; -0.055     ; 2.442      ;
; -1.502 ; UART_Receiver:receiver|start_bit_counter[2]       ; UART_Receiver:receiver|start_bit_counter[2]        ; clk          ; clk         ; 1.000        ; -0.055     ; 2.442      ;
; -1.502 ; UART_Receiver:receiver|start_bit_counter[2]       ; UART_Receiver:receiver|start_bit_counter[3]        ; clk          ; clk         ; 1.000        ; -0.055     ; 2.442      ;
; -1.502 ; UART_Receiver:receiver|start_bit_counter[2]       ; UART_Receiver:receiver|start_bit_counter[5]        ; clk          ; clk         ; 1.000        ; -0.055     ; 2.442      ;
; -1.502 ; UART_Receiver:receiver|start_bit_counter[2]       ; UART_Receiver:receiver|start_bit_counter[6]        ; clk          ; clk         ; 1.000        ; -0.055     ; 2.442      ;
; -1.488 ; UART_Receiver:receiver|bit_counter[10]            ; UART_Receiver:receiver|bit_counter[0]              ; clk          ; clk         ; 1.000        ; -0.055     ; 2.428      ;
; -1.488 ; UART_Receiver:receiver|bit_counter[10]            ; UART_Receiver:receiver|bit_counter[1]              ; clk          ; clk         ; 1.000        ; -0.055     ; 2.428      ;
; -1.488 ; UART_Receiver:receiver|bit_counter[10]            ; UART_Receiver:receiver|bit_counter[2]              ; clk          ; clk         ; 1.000        ; -0.055     ; 2.428      ;
; -1.488 ; UART_Receiver:receiver|bit_counter[10]            ; UART_Receiver:receiver|bit_counter[4]              ; clk          ; clk         ; 1.000        ; -0.055     ; 2.428      ;
; -1.488 ; UART_Receiver:receiver|bit_counter[10]            ; UART_Receiver:receiver|bit_counter[5]              ; clk          ; clk         ; 1.000        ; -0.055     ; 2.428      ;
; -1.488 ; UART_Receiver:receiver|bit_counter[10]            ; UART_Receiver:receiver|bit_counter[6]              ; clk          ; clk         ; 1.000        ; -0.055     ; 2.428      ;
; -1.488 ; UART_Receiver:receiver|bit_counter[10]            ; UART_Receiver:receiver|bit_counter[7]              ; clk          ; clk         ; 1.000        ; -0.055     ; 2.428      ;
; -1.488 ; UART_Receiver:receiver|bit_counter[10]            ; UART_Receiver:receiver|bit_counter[9]              ; clk          ; clk         ; 1.000        ; -0.055     ; 2.428      ;
; -1.488 ; UART_Receiver:receiver|bit_counter[10]            ; UART_Receiver:receiver|bit_counter[10]             ; clk          ; clk         ; 1.000        ; -0.055     ; 2.428      ;
; -1.481 ; UART_Receiver:receiver|bit_counter[3]             ; UART_Receiver:receiver|data_reg[8]                 ; clk          ; clk         ; 1.000        ; -0.089     ; 2.387      ;
; -1.481 ; UART_Receiver:receiver|bit_counter[3]             ; UART_Receiver:receiver|data_reg[7]                 ; clk          ; clk         ; 1.000        ; -0.089     ; 2.387      ;
; -1.481 ; UART_Receiver:receiver|bit_counter[3]             ; UART_Receiver:receiver|data_reg[6]                 ; clk          ; clk         ; 1.000        ; -0.089     ; 2.387      ;
; -1.481 ; UART_Receiver:receiver|bit_counter[3]             ; UART_Receiver:receiver|data_reg[5]                 ; clk          ; clk         ; 1.000        ; -0.089     ; 2.387      ;
; -1.481 ; UART_Receiver:receiver|bit_counter[3]             ; UART_Receiver:receiver|data_reg[4]                 ; clk          ; clk         ; 1.000        ; -0.089     ; 2.387      ;
; -1.481 ; UART_Receiver:receiver|bit_counter[3]             ; UART_Receiver:receiver|data_reg[3]                 ; clk          ; clk         ; 1.000        ; -0.089     ; 2.387      ;
; -1.481 ; UART_Receiver:receiver|bit_counter[3]             ; UART_Receiver:receiver|data_reg[2]                 ; clk          ; clk         ; 1.000        ; -0.089     ; 2.387      ;
+--------+---------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                     ;
+--------+----------------------------------------------------+----------------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                            ; Launch Clock                               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+----------------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; -0.202 ; UART_Transmitter:transmitter|done_shifting         ; UART_Transmitter:transmitter|state.init            ; UART_Transmitter:transmitter|done_shifting ; clk         ; 0.000        ; 2.483      ; 2.625      ;
; -0.201 ; UART_Transmitter:transmitter|done_shifting         ; UART_Transmitter:transmitter|state.shift           ; UART_Transmitter:transmitter|done_shifting ; clk         ; 0.000        ; 2.483      ; 2.626      ;
; -0.038 ; UART_Transmitter:transmitter|done_shifting         ; UART_Transmitter:transmitter|done_shifting         ; UART_Transmitter:transmitter|done_shifting ; clk         ; 0.000        ; 2.211      ; 2.517      ;
; 0.223  ; UART_Transmitter:transmitter|state.load            ; UART_Transmitter:transmitter|state.shift           ; clk                                        ; clk         ; 0.000        ; 0.346      ; 0.713      ;
; 0.299  ; UART_Receiver:receiver|state.read_bits_state       ; UART_Receiver:receiver|state.read_bits_state       ; clk                                        ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299  ; UART_Receiver:receiver|number_bits[0]              ; UART_Receiver:receiver|number_bits[0]              ; clk                                        ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299  ; UART_Receiver:receiver|number_bits[3]              ; UART_Receiver:receiver|number_bits[3]              ; clk                                        ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299  ; UART_Receiver:receiver|number_bits[2]              ; UART_Receiver:receiver|number_bits[2]              ; clk                                        ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299  ; UART_Receiver:receiver|number_bits[1]              ; UART_Receiver:receiver|number_bits[1]              ; clk                                        ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299  ; UART_Receiver:receiver|state.read_start_bit_state  ; UART_Receiver:receiver|state.read_start_bit_state  ; clk                                        ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.312  ; UART_Transmitter:transmitter|delay_clock_done      ; UART_Transmitter:transmitter|delay_clock_done      ; clk                                        ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; UART_Transmitter:transmitter|number_bits[3]        ; UART_Transmitter:transmitter|number_bits[3]        ; clk                                        ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; UART_Transmitter:transmitter|number_bits[1]        ; UART_Transmitter:transmitter|number_bits[1]        ; clk                                        ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; UART_Transmitter:transmitter|number_bits[0]        ; UART_Transmitter:transmitter|number_bits[0]        ; clk                                        ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.322  ; UART_Receiver:receiver|start_bit_counter[11]       ; UART_Receiver:receiver|start_bit_counter[11]       ; clk                                        ; clk         ; 0.000        ; 0.068      ; 0.534      ;
; 0.325  ; UART_Transmitter:transmitter|done_shifting         ; UART_Transmitter:transmitter|state.init            ; UART_Transmitter:transmitter|done_shifting ; clk         ; -0.500       ; 2.483      ; 2.652      ;
; 0.326  ; UART_Transmitter:transmitter|done_shifting         ; UART_Transmitter:transmitter|state.shift           ; UART_Transmitter:transmitter|done_shifting ; clk         ; -0.500       ; 2.483      ; 2.653      ;
; 0.327  ; UART_Receiver:receiver|data_reg[0]                 ; UART_Receiver:receiver|data_reg[1]                 ; clk                                        ; clk         ; 0.000        ; 0.068      ; 0.539      ;
; 0.333  ; UART_Transmitter:transmitter|state.shift           ; UART_Transmitter:transmitter|state.shift           ; clk                                        ; clk         ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; UART_Receiver:receiver|bit_counter[12]             ; UART_Receiver:receiver|bit_counter[12]             ; clk                                        ; clk         ; 0.000        ; 0.068      ; 0.545      ;
; 0.339  ; UART_Transmitter:transmitter|data_reg[4]           ; UART_Transmitter:transmitter|data_reg[3]           ; clk                                        ; clk         ; 0.000        ; 0.055      ; 0.538      ;
; 0.339  ; UART_Transmitter:transmitter|data_reg[6]           ; UART_Transmitter:transmitter|data_reg[5]           ; clk                                        ; clk         ; 0.000        ; 0.055      ; 0.538      ;
; 0.340  ; UART_Transmitter:transmitter|data_reg[5]           ; UART_Transmitter:transmitter|data_reg[4]           ; clk                                        ; clk         ; 0.000        ; 0.055      ; 0.539      ;
; 0.341  ; UART_Transmitter:transmitter|data_reg[2]           ; UART_Transmitter:transmitter|data_reg[1]           ; clk                                        ; clk         ; 0.000        ; 0.055      ; 0.540      ;
; 0.342  ; UART_Receiver:receiver|data_reg[1]                 ; UART_Receiver:receiver|data_reg[2]                 ; clk                                        ; clk         ; 0.000        ; 0.068      ; 0.554      ;
; 0.344  ; UART_Receiver:receiver|data_reg[7]                 ; UART_Receiver:receiver|data_reg[8]                 ; clk                                        ; clk         ; 0.000        ; 0.068      ; 0.556      ;
; 0.345  ; UART_Receiver:receiver|data_reg[6]                 ; UART_Receiver:receiver|data_reg[7]                 ; clk                                        ; clk         ; 0.000        ; 0.068      ; 0.557      ;
; 0.346  ; UART_Receiver:receiver|data_reg[2]                 ; UART_Receiver:receiver|data_reg[3]                 ; clk                                        ; clk         ; 0.000        ; 0.068      ; 0.558      ;
; 0.353  ; UART_Transmitter:transmitter|clk_delay_counter[11] ; UART_Transmitter:transmitter|clk_delay_counter[11] ; clk                                        ; clk         ; 0.000        ; 0.055      ; 0.552      ;
; 0.413  ; UART_Receiver:receiver|start_bit_counter[3]        ; UART_Receiver:receiver|start_bit_counter[4]        ; clk                                        ; clk         ; 0.000        ; 0.387      ; 0.944      ;
; 0.422  ; UART_Receiver:receiver|bit_counter[2]              ; UART_Receiver:receiver|bit_counter[3]              ; clk                                        ; clk         ; 0.000        ; 0.387      ; 0.953      ;
; 0.427  ; UART_Receiver:receiver|start_bit_counter[2]        ; UART_Receiver:receiver|start_bit_counter[4]        ; clk                                        ; clk         ; 0.000        ; 0.387      ; 0.958      ;
; 0.430  ; UART_Receiver:receiver|bit_counter[6]              ; UART_Receiver:receiver|bit_counter[8]              ; clk                                        ; clk         ; 0.000        ; 0.387      ; 0.961      ;
; 0.433  ; UART_Receiver:receiver|bit_counter[10]             ; UART_Receiver:receiver|bit_counter[11]             ; clk                                        ; clk         ; 0.000        ; 0.387      ; 0.964      ;
; 0.435  ; UART_Transmitter:transmitter|done_shifting         ; UART_Transmitter:transmitter|done_shifting         ; UART_Transmitter:transmitter|done_shifting ; clk         ; -0.500       ; 2.211      ; 2.490      ;
; 0.439  ; UART_Transmitter:transmitter|clk_counter[8]        ; UART_Transmitter:transmitter|clk_counter[9]        ; clk                                        ; clk         ; 0.000        ; 0.381      ; 0.964      ;
; 0.440  ; UART_Receiver:receiver|bit_counter[10]             ; UART_Receiver:receiver|bit_counter[12]             ; clk                                        ; clk         ; 0.000        ; 0.387      ; 0.971      ;
; 0.464  ; UART_Transmitter:transmitter|delay_clock           ; UART_Transmitter:transmitter|delay_clock_done      ; UART_Transmitter:transmitter|done_shifting ; clk         ; -0.500       ; 1.113      ; 1.241      ;
; 0.488  ; UART_Receiver:receiver|bit_counter[3]              ; UART_Receiver:receiver|bit_counter[3]              ; clk                                        ; clk         ; 0.000        ; 0.068      ; 0.700      ;
; 0.493  ; UART_Receiver:receiver|start_bit_counter[4]        ; UART_Receiver:receiver|start_bit_counter[4]        ; clk                                        ; clk         ; 0.000        ; 0.068      ; 0.705      ;
; 0.496  ; UART_Transmitter:transmitter|clk_delay_counter[1]  ; UART_Transmitter:transmitter|clk_delay_counter[1]  ; clk                                        ; clk         ; 0.000        ; 0.055      ; 0.695      ;
; 0.497  ; UART_Transmitter:transmitter|clk_counter[11]       ; UART_Transmitter:transmitter|clk_counter[11]       ; clk                                        ; clk         ; 0.000        ; 0.068      ; 0.709      ;
; 0.497  ; UART_Transmitter:transmitter|clk_counter[1]        ; UART_Transmitter:transmitter|clk_counter[1]        ; clk                                        ; clk         ; 0.000        ; 0.068      ; 0.709      ;
; 0.498  ; UART_Transmitter:transmitter|clk_counter[9]        ; UART_Transmitter:transmitter|clk_counter[9]        ; clk                                        ; clk         ; 0.000        ; 0.068      ; 0.710      ;
; 0.498  ; UART_Receiver:receiver|bit_counter[11]             ; UART_Receiver:receiver|bit_counter[11]             ; clk                                        ; clk         ; 0.000        ; 0.068      ; 0.710      ;
; 0.500  ; UART_Receiver:receiver|bit_counter[1]              ; UART_Receiver:receiver|bit_counter[1]              ; clk                                        ; clk         ; 0.000        ; 0.055      ; 0.699      ;
; 0.501  ; UART_Transmitter:transmitter|clk_counter[7]        ; UART_Transmitter:transmitter|clk_counter[7]        ; clk                                        ; clk         ; 0.000        ; 0.068      ; 0.713      ;
; 0.501  ; UART_Transmitter:transmitter|clk_counter[5]        ; UART_Transmitter:transmitter|clk_counter[5]        ; clk                                        ; clk         ; 0.000        ; 0.068      ; 0.713      ;
; 0.501  ; UART_Receiver:receiver|data_reg[5]                 ; UART_Receiver:receiver|data_reg[6]                 ; clk                                        ; clk         ; 0.000        ; 0.068      ; 0.713      ;
; 0.501  ; UART_Receiver:receiver|start_bit_counter[8]        ; UART_Receiver:receiver|start_bit_counter[8]        ; clk                                        ; clk         ; 0.000        ; 0.055      ; 0.700      ;
; 0.501  ; UART_Receiver:receiver|start_bit_counter[3]        ; UART_Receiver:receiver|start_bit_counter[3]        ; clk                                        ; clk         ; 0.000        ; 0.055      ; 0.700      ;
; 0.501  ; UART_Receiver:receiver|bit_counter[1]              ; UART_Receiver:receiver|bit_counter[3]              ; clk                                        ; clk         ; 0.000        ; 0.387      ; 1.032      ;
; 0.502  ; UART_Transmitter:transmitter|clk_delay_counter[3]  ; UART_Transmitter:transmitter|clk_delay_counter[3]  ; clk                                        ; clk         ; 0.000        ; 0.055      ; 0.701      ;
; 0.502  ; UART_Receiver:receiver|data_reg[3]                 ; UART_Receiver:receiver|data_reg[4]                 ; clk                                        ; clk         ; 0.000        ; 0.068      ; 0.714      ;
; 0.502  ; UART_Receiver:receiver|start_bit_counter[1]        ; UART_Receiver:receiver|start_bit_counter[1]        ; clk                                        ; clk         ; 0.000        ; 0.055      ; 0.701      ;
; 0.503  ; UART_Transmitter:transmitter|clk_delay_counter[10] ; UART_Transmitter:transmitter|clk_delay_counter[10] ; clk                                        ; clk         ; 0.000        ; 0.055      ; 0.702      ;
; 0.503  ; UART_Transmitter:transmitter|clk_counter[2]        ; UART_Transmitter:transmitter|clk_counter[2]        ; clk                                        ; clk         ; 0.000        ; 0.068      ; 0.715      ;
; 0.503  ; UART_Receiver:receiver|bit_counter[5]              ; UART_Receiver:receiver|bit_counter[5]              ; clk                                        ; clk         ; 0.000        ; 0.055      ; 0.702      ;
; 0.503  ; UART_Receiver:receiver|start_bit_counter[2]        ; UART_Receiver:receiver|start_bit_counter[2]        ; clk                                        ; clk         ; 0.000        ; 0.055      ; 0.702      ;
; 0.504  ; UART_Transmitter:transmitter|clk_delay_counter[7]  ; UART_Transmitter:transmitter|clk_delay_counter[7]  ; clk                                        ; clk         ; 0.000        ; 0.055      ; 0.703      ;
; 0.504  ; UART_Receiver:receiver|bit_counter[8]              ; UART_Receiver:receiver|bit_counter[8]              ; clk                                        ; clk         ; 0.000        ; 0.068      ; 0.716      ;
; 0.505  ; UART_Receiver:receiver|bit_counter[2]              ; UART_Receiver:receiver|bit_counter[2]              ; clk                                        ; clk         ; 0.000        ; 0.055      ; 0.704      ;
; 0.506  ; UART_Transmitter:transmitter|clk_delay_counter[6]  ; UART_Transmitter:transmitter|clk_delay_counter[6]  ; clk                                        ; clk         ; 0.000        ; 0.055      ; 0.705      ;
; 0.506  ; UART_Receiver:receiver|data_reg[4]                 ; UART_Receiver:receiver|data_reg[5]                 ; clk                                        ; clk         ; 0.000        ; 0.068      ; 0.718      ;
; 0.506  ; UART_Receiver:receiver|bit_counter[6]              ; UART_Receiver:receiver|bit_counter[6]              ; clk                                        ; clk         ; 0.000        ; 0.055      ; 0.705      ;
; 0.511  ; UART_Transmitter:transmitter|data_reg[7]           ; UART_Transmitter:transmitter|data_reg[6]           ; clk                                        ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.511  ; UART_Receiver:receiver|start_bit_counter[1]        ; UART_Receiver:receiver|start_bit_counter[4]        ; clk                                        ; clk         ; 0.000        ; 0.387      ; 1.042      ;
; 0.512  ; UART_Transmitter:transmitter|data_reg[3]           ; UART_Transmitter:transmitter|data_reg[2]           ; clk                                        ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512  ; UART_Transmitter:transmitter|clk_delay_counter[2]  ; UART_Transmitter:transmitter|clk_delay_counter[2]  ; clk                                        ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512  ; UART_Receiver:receiver|bit_counter[9]              ; UART_Receiver:receiver|bit_counter[9]              ; clk                                        ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512  ; UART_Receiver:receiver|bit_counter[5]              ; UART_Receiver:receiver|bit_counter[8]              ; clk                                        ; clk         ; 0.000        ; 0.387      ; 1.043      ;
; 0.513  ; UART_Transmitter:transmitter|clk_delay_counter[0]  ; UART_Transmitter:transmitter|clk_delay_counter[0]  ; clk                                        ; clk         ; 0.000        ; 0.055      ; 0.712      ;
; 0.513  ; UART_Receiver:receiver|bit_counter[9]              ; UART_Receiver:receiver|bit_counter[11]             ; clk                                        ; clk         ; 0.000        ; 0.387      ; 1.044      ;
; 0.514  ; UART_Receiver:receiver|start_bit_counter[8]        ; UART_Receiver:receiver|start_bit_counter[11]       ; clk                                        ; clk         ; 0.000        ; 0.387      ; 1.045      ;
; 0.515  ; UART_Receiver:receiver|start_bit_counter[5]        ; UART_Receiver:receiver|start_bit_counter[5]        ; clk                                        ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.516  ; UART_Transmitter:transmitter|clk_counter[8]        ; UART_Transmitter:transmitter|clk_counter[8]        ; clk                                        ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.516  ; UART_Receiver:receiver|bit_counter[10]             ; UART_Receiver:receiver|bit_counter[10]             ; clk                                        ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.516  ; UART_Receiver:receiver|bit_counter[0]              ; UART_Receiver:receiver|bit_counter[3]              ; clk                                        ; clk         ; 0.000        ; 0.387      ; 1.047      ;
; 0.517  ; UART_Receiver:receiver|start_bit_counter[5]        ; UART_Receiver:receiver|start_bit_counter[7]        ; clk                                        ; clk         ; 0.000        ; 0.387      ; 1.048      ;
; 0.519  ; UART_Receiver:receiver|bit_counter[0]              ; UART_Receiver:receiver|bit_counter[0]              ; clk                                        ; clk         ; 0.000        ; 0.055      ; 0.718      ;
; 0.520  ; UART_Receiver:receiver|bit_counter[9]              ; UART_Receiver:receiver|bit_counter[12]             ; clk                                        ; clk         ; 0.000        ; 0.387      ; 1.051      ;
; 0.527  ; UART_Receiver:receiver|start_bit_counter[0]        ; UART_Receiver:receiver|start_bit_counter[0]        ; clk                                        ; clk         ; 0.000        ; 0.055      ; 0.726      ;
; 0.530  ; UART_Transmitter:transmitter|data_reg[1]           ; UART_Transmitter:transmitter|data_reg[0]           ; clk                                        ; clk         ; 0.000        ; 0.055      ; 0.729      ;
; 0.532  ; UART_Receiver:receiver|start_bit_counter[0]        ; UART_Receiver:receiver|start_bit_counter[4]        ; clk                                        ; clk         ; 0.000        ; 0.387      ; 1.063      ;
; 0.534  ; UART_Transmitter:transmitter|data_reg[8]           ; UART_Transmitter:transmitter|data_reg[7]           ; clk                                        ; clk         ; 0.000        ; 0.055      ; 0.733      ;
; 0.535  ; UART_Transmitter:transmitter|clk_counter[8]        ; UART_Transmitter:transmitter|clk_counter[11]       ; clk                                        ; clk         ; 0.000        ; 0.381      ; 1.060      ;
; 0.541  ; UART_Transmitter:transmitter|state.load            ; UART_Transmitter:transmitter|data_reg[7]           ; clk                                        ; clk         ; 0.000        ; 0.055      ; 0.740      ;
; 0.549  ; UART_Transmitter:transmitter|state.load            ; UART_Transmitter:transmitter|data_reg[0]           ; clk                                        ; clk         ; 0.000        ; 0.055      ; 0.748      ;
; 0.552  ; UART_Transmitter:transmitter|start_count_lead      ; UART_Transmitter:transmitter|state.init            ; clk                                        ; clk         ; 0.000        ; 0.346      ; 1.042      ;
; 0.558  ; UART_Receiver:receiver|bit_counter[7]              ; UART_Receiver:receiver|bit_counter[8]              ; clk                                        ; clk         ; 0.000        ; 0.387      ; 1.089      ;
; 0.564  ; UART_Receiver:receiver|start_bit_counter[6]        ; UART_Receiver:receiver|start_bit_counter[7]        ; clk                                        ; clk         ; 0.000        ; 0.387      ; 1.095      ;
; 0.567  ; UART_Receiver:receiver|start_bit_counter[10]       ; UART_Receiver:receiver|start_bit_counter[11]       ; clk                                        ; clk         ; 0.000        ; 0.387      ; 1.098      ;
; 0.598  ; UART_Receiver:receiver|start_bit_counter[3]        ; UART_Receiver:receiver|start_bit_counter[7]        ; clk                                        ; clk         ; 0.000        ; 0.387      ; 1.129      ;
; 0.612  ; UART_Transmitter:transmitter|state.shift           ; UART_Transmitter:transmitter|state.init            ; clk                                        ; clk         ; 0.000        ; 0.039      ; 0.795      ;
; 0.612  ; UART_Receiver:receiver|start_bit_counter[2]        ; UART_Receiver:receiver|start_bit_counter[7]        ; clk                                        ; clk         ; 0.000        ; 0.387      ; 1.143      ;
; 0.612  ; UART_Transmitter:transmitter|delay_clock           ; UART_Transmitter:transmitter|clk_delay_counter[7]  ; UART_Transmitter:transmitter|done_shifting ; clk         ; -0.500       ; 1.113      ; 1.389      ;
; 0.612  ; UART_Transmitter:transmitter|delay_clock           ; UART_Transmitter:transmitter|clk_delay_counter[11] ; UART_Transmitter:transmitter|done_shifting ; clk         ; -0.500       ; 1.113      ; 1.389      ;
; 0.612  ; UART_Transmitter:transmitter|delay_clock           ; UART_Transmitter:transmitter|clk_delay_counter[0]  ; UART_Transmitter:transmitter|done_shifting ; clk         ; -0.500       ; 1.113      ; 1.389      ;
; 0.612  ; UART_Transmitter:transmitter|delay_clock           ; UART_Transmitter:transmitter|clk_delay_counter[1]  ; UART_Transmitter:transmitter|done_shifting ; clk         ; -0.500       ; 1.113      ; 1.389      ;
; 0.612  ; UART_Transmitter:transmitter|delay_clock           ; UART_Transmitter:transmitter|clk_delay_counter[2]  ; UART_Transmitter:transmitter|done_shifting ; clk         ; -0.500       ; 1.113      ; 1.389      ;
+--------+----------------------------------------------------+----------------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'UART_Transmitter:transmitter|done_shifting'                                                                                                                               ;
+-------+-----------------------------------------------+------------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                  ; Launch Clock ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+------------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+
; 2.296 ; UART_Transmitter:transmitter|delay_clock_done ; UART_Transmitter:transmitter|delay_clock ; clk          ; UART_Transmitter:transmitter|done_shifting ; -0.500       ; -0.992     ; 0.824      ;
; 2.518 ; UART_Transmitter:transmitter|state.shift      ; UART_Transmitter:transmitter|delay_clock ; clk          ; UART_Transmitter:transmitter|done_shifting ; -0.500       ; -1.254     ; 0.784      ;
+-------+-----------------------------------------------+------------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                    ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|bit_counter[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|bit_counter[10]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|bit_counter[11]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|bit_counter[12]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|bit_counter[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|bit_counter[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|bit_counter[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|bit_counter[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|bit_counter[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|bit_counter[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|bit_counter[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|bit_counter[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|bit_counter[9]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|data_reg[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|data_reg[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|data_reg[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|data_reg[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|data_reg[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|data_reg[5]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|data_reg[6]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|data_reg[7]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|data_reg[8]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|number_bits[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|number_bits[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|number_bits[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|number_bits[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|start_bit_counter[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|start_bit_counter[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|start_bit_counter[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|start_bit_counter[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|start_bit_counter[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|start_bit_counter[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|start_bit_counter[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|start_bit_counter[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|start_bit_counter[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|start_bit_counter[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|start_bit_counter[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|start_bit_counter[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|start_reg[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|start_reg[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|state.done_state            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|state.init_state            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|state.read_bits_state       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|state.read_start_bit_state  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_counter[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_counter[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_counter[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_counter[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_counter[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_counter[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_counter[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_counter[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_counter[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_counter[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_counter[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_counter[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_counter[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_delay_counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_delay_counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_delay_counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_delay_counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_delay_counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_delay_counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_delay_counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_delay_counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_delay_counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_delay_counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_delay_counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_delay_counter[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|data_reg[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|data_reg[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|data_reg[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|data_reg[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|data_reg[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|data_reg[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|data_reg[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|data_reg[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|data_reg[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|delay_clock_done      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|done_shifting         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|number_bits[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|number_bits[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|number_bits[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|number_bits[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|shift_data            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|start_count_follow    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|start_count_lead      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|state.init            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|state.load            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|state.shift           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|tx_ready_reg          ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_counter[10]       ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_counter[12]       ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UART_Receiver:receiver|bit_counter[11]             ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UART_Receiver:receiver|bit_counter[12]             ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UART_Receiver:receiver|bit_counter[3]              ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UART_Receiver:receiver|bit_counter[8]              ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UART_Receiver:receiver|start_bit_counter[11]       ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UART_Receiver:receiver|start_bit_counter[4]        ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'UART_Transmitter:transmitter|done_shifting'                                                                        ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                      ; Clock Edge ; Target                                   ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+------------------------------------------+
; 0.412 ; 0.412        ; 0.000          ; Low Pulse Width  ; UART_Transmitter:transmitter|done_shifting ; Rise       ; transmitter|delay_clock|datac            ;
; 0.414 ; 0.414        ; 0.000          ; High Pulse Width ; UART_Transmitter:transmitter|done_shifting ; Fall       ; UART_Transmitter:transmitter|delay_clock ;
; 0.415 ; 0.415        ; 0.000          ; Low Pulse Width  ; UART_Transmitter:transmitter|done_shifting ; Rise       ; transmitter|Selector3~0|combout          ;
; 0.427 ; 0.427        ; 0.000          ; Low Pulse Width  ; UART_Transmitter:transmitter|done_shifting ; Rise       ; transmitter|Selector3~0|dataa            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_Transmitter:transmitter|done_shifting ; Rise       ; transmitter|done_shifting|q              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_Transmitter:transmitter|done_shifting ; Rise       ; transmitter|done_shifting|q              ;
; 0.569 ; 0.569        ; 0.000          ; High Pulse Width ; UART_Transmitter:transmitter|done_shifting ; Rise       ; transmitter|Selector3~0|dataa            ;
; 0.581 ; 0.581        ; 0.000          ; High Pulse Width ; UART_Transmitter:transmitter|done_shifting ; Rise       ; transmitter|Selector3~0|combout          ;
; 0.582 ; 0.582        ; 0.000          ; Low Pulse Width  ; UART_Transmitter:transmitter|done_shifting ; Fall       ; UART_Transmitter:transmitter|delay_clock ;
; 0.584 ; 0.584        ; 0.000          ; High Pulse Width ; UART_Transmitter:transmitter|done_shifting ; Rise       ; transmitter|delay_clock|datac            ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; Rx         ; clk        ; 0.991 ; 1.322 ; Rise       ; clk             ;
; TxData[*]  ; clk        ; 1.403 ; 1.733 ; Rise       ; clk             ;
;  TxData[0] ; clk        ; 1.304 ; 1.657 ; Rise       ; clk             ;
;  TxData[1] ; clk        ; 1.313 ; 1.659 ; Rise       ; clk             ;
;  TxData[2] ; clk        ; 1.159 ; 1.506 ; Rise       ; clk             ;
;  TxData[3] ; clk        ; 1.338 ; 1.684 ; Rise       ; clk             ;
;  TxData[4] ; clk        ; 1.294 ; 1.642 ; Rise       ; clk             ;
;  TxData[5] ; clk        ; 1.349 ; 1.696 ; Rise       ; clk             ;
;  TxData[6] ; clk        ; 1.403 ; 1.733 ; Rise       ; clk             ;
;  TxData[7] ; clk        ; 1.291 ; 1.636 ; Rise       ; clk             ;
; reset      ; clk        ; 2.389 ; 2.819 ; Rise       ; clk             ;
; start_Tx   ; clk        ; 1.097 ; 1.458 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; Rx         ; clk        ; -0.528 ; -0.874 ; Rise       ; clk             ;
; TxData[*]  ; clk        ; -0.826 ; -1.174 ; Rise       ; clk             ;
;  TxData[0] ; clk        ; -0.918 ; -1.280 ; Rise       ; clk             ;
;  TxData[1] ; clk        ; -0.976 ; -1.321 ; Rise       ; clk             ;
;  TxData[2] ; clk        ; -0.826 ; -1.174 ; Rise       ; clk             ;
;  TxData[3] ; clk        ; -0.950 ; -1.305 ; Rise       ; clk             ;
;  TxData[4] ; clk        ; -0.908 ; -1.264 ; Rise       ; clk             ;
;  TxData[5] ; clk        ; -1.010 ; -1.356 ; Rise       ; clk             ;
;  TxData[6] ; clk        ; -1.062 ; -1.393 ; Rise       ; clk             ;
;  TxData[7] ; clk        ; -0.954 ; -1.298 ; Rise       ; clk             ;
; reset      ; clk        ; -0.709 ; -1.136 ; Rise       ; clk             ;
; start_Tx   ; clk        ; -0.767 ; -1.111 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                ;
+---------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+
; Data Port     ; Clock Port                                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference                            ;
+---------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+
; TxReady       ; UART_Transmitter:transmitter|done_shifting ; 4.102 ; 4.000 ; Fall       ; UART_Transmitter:transmitter|done_shifting ;
; RxData[*]     ; clk                                        ; 6.790 ; 6.867 ; Rise       ; clk                                        ;
;  RxData[0]    ; clk                                        ; 5.331 ; 5.316 ; Rise       ; clk                                        ;
;  RxData[1]    ; clk                                        ; 5.359 ; 5.342 ; Rise       ; clk                                        ;
;  RxData[2]    ; clk                                        ; 5.381 ; 5.365 ; Rise       ; clk                                        ;
;  RxData[3]    ; clk                                        ; 5.357 ; 5.341 ; Rise       ; clk                                        ;
;  RxData[4]    ; clk                                        ; 6.790 ; 6.867 ; Rise       ; clk                                        ;
;  RxData[5]    ; clk                                        ; 5.555 ; 5.515 ; Rise       ; clk                                        ;
;  RxData[6]    ; clk                                        ; 5.347 ; 5.321 ; Rise       ; clk                                        ;
;  RxData[7]    ; clk                                        ; 5.311 ; 5.290 ; Rise       ; clk                                        ;
; Rx_data_valid ; clk                                        ; 5.018 ; 5.001 ; Rise       ; clk                                        ;
; Tx            ; clk                                        ; 4.929 ; 4.970 ; Rise       ; clk                                        ;
; TxReady       ; clk                                        ; 5.815 ; 5.678 ; Rise       ; clk                                        ;
+---------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                        ;
+---------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+
; Data Port     ; Clock Port                                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference                            ;
+---------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+
; TxReady       ; UART_Transmitter:transmitter|done_shifting ; 4.019 ; 3.919 ; Fall       ; UART_Transmitter:transmitter|done_shifting ;
; RxData[*]     ; clk                                        ; 5.202 ; 5.180 ; Rise       ; clk                                        ;
;  RxData[0]    ; clk                                        ; 5.221 ; 5.205 ; Rise       ; clk                                        ;
;  RxData[1]    ; clk                                        ; 5.248 ; 5.230 ; Rise       ; clk                                        ;
;  RxData[2]    ; clk                                        ; 5.270 ; 5.252 ; Rise       ; clk                                        ;
;  RxData[3]    ; clk                                        ; 5.247 ; 5.229 ; Rise       ; clk                                        ;
;  RxData[4]    ; clk                                        ; 6.672 ; 6.750 ; Rise       ; clk                                        ;
;  RxData[5]    ; clk                                        ; 5.437 ; 5.397 ; Rise       ; clk                                        ;
;  RxData[6]    ; clk                                        ; 5.236 ; 5.210 ; Rise       ; clk                                        ;
;  RxData[7]    ; clk                                        ; 5.202 ; 5.180 ; Rise       ; clk                                        ;
; Rx_data_valid ; clk                                        ; 4.921 ; 4.902 ; Rise       ; clk                                        ;
; Tx            ; clk                                        ; 4.834 ; 4.875 ; Rise       ; clk                                        ;
; TxReady       ; clk                                        ; 5.207 ; 5.195 ; Rise       ; clk                                        ;
+---------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                  ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; UART_Transmitter:transmitter|done_shifting ; -1.496 ; -1.496        ;
; clk                                        ; -0.593 ; -33.887       ;
+--------------------------------------------+--------+---------------+


+---------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                   ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; clk                                        ; -0.190 ; -0.510        ;
; UART_Transmitter:transmitter|done_shifting ; 1.600  ; 0.000         ;
+--------------------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                    ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; clk                                        ; -3.000 ; -99.832       ;
; UART_Transmitter:transmitter|done_shifting ; 0.396  ; 0.000         ;
+--------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'UART_Transmitter:transmitter|done_shifting'                                                                                                                               ;
+--------+-----------------------------------------------+------------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                  ; Launch Clock ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+------------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+
; -1.496 ; UART_Transmitter:transmitter|state.shift      ; UART_Transmitter:transmitter|delay_clock ; clk          ; UART_Transmitter:transmitter|done_shifting ; 0.500        ; -0.888     ; 0.515      ;
; -1.334 ; UART_Transmitter:transmitter|delay_clock_done ; UART_Transmitter:transmitter|delay_clock ; clk          ; UART_Transmitter:transmitter|done_shifting ; 0.500        ; -0.701     ; 0.540      ;
+--------+-----------------------------------------------+------------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                     ;
+--------+---------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.593 ; UART_Transmitter:transmitter|clk_delay_counter[2] ; UART_Transmitter:transmitter|clk_delay_counter[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.545      ;
; -0.593 ; UART_Transmitter:transmitter|clk_delay_counter[2] ; UART_Transmitter:transmitter|clk_delay_counter[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.545      ;
; -0.593 ; UART_Transmitter:transmitter|clk_delay_counter[2] ; UART_Transmitter:transmitter|clk_delay_counter[11] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.545      ;
; -0.593 ; UART_Transmitter:transmitter|clk_delay_counter[2] ; UART_Transmitter:transmitter|clk_delay_counter[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.545      ;
; -0.593 ; UART_Transmitter:transmitter|clk_delay_counter[2] ; UART_Transmitter:transmitter|clk_delay_counter[1]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.545      ;
; -0.593 ; UART_Transmitter:transmitter|clk_delay_counter[2] ; UART_Transmitter:transmitter|clk_delay_counter[2]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.545      ;
; -0.593 ; UART_Transmitter:transmitter|clk_delay_counter[2] ; UART_Transmitter:transmitter|clk_delay_counter[3]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.545      ;
; -0.593 ; UART_Transmitter:transmitter|clk_delay_counter[2] ; UART_Transmitter:transmitter|clk_delay_counter[4]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.545      ;
; -0.593 ; UART_Transmitter:transmitter|clk_delay_counter[2] ; UART_Transmitter:transmitter|clk_delay_counter[5]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.545      ;
; -0.593 ; UART_Transmitter:transmitter|clk_delay_counter[2] ; UART_Transmitter:transmitter|clk_delay_counter[6]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.545      ;
; -0.593 ; UART_Transmitter:transmitter|clk_delay_counter[2] ; UART_Transmitter:transmitter|clk_delay_counter[8]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.545      ;
; -0.593 ; UART_Transmitter:transmitter|clk_delay_counter[2] ; UART_Transmitter:transmitter|clk_delay_counter[9]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.545      ;
; -0.555 ; UART_Receiver:receiver|start_bit_counter[0]       ; UART_Receiver:receiver|start_bit_counter[10]       ; clk          ; clk         ; 1.000        ; -0.036     ; 1.506      ;
; -0.555 ; UART_Receiver:receiver|start_bit_counter[0]       ; UART_Receiver:receiver|start_bit_counter[9]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.506      ;
; -0.555 ; UART_Receiver:receiver|start_bit_counter[0]       ; UART_Receiver:receiver|start_bit_counter[8]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.506      ;
; -0.555 ; UART_Receiver:receiver|start_bit_counter[0]       ; UART_Receiver:receiver|start_bit_counter[0]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.506      ;
; -0.555 ; UART_Receiver:receiver|start_bit_counter[0]       ; UART_Receiver:receiver|start_bit_counter[1]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.506      ;
; -0.555 ; UART_Receiver:receiver|start_bit_counter[0]       ; UART_Receiver:receiver|start_bit_counter[2]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.506      ;
; -0.555 ; UART_Receiver:receiver|start_bit_counter[0]       ; UART_Receiver:receiver|start_bit_counter[3]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.506      ;
; -0.555 ; UART_Receiver:receiver|start_bit_counter[0]       ; UART_Receiver:receiver|start_bit_counter[5]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.506      ;
; -0.555 ; UART_Receiver:receiver|start_bit_counter[0]       ; UART_Receiver:receiver|start_bit_counter[6]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.506      ;
; -0.552 ; UART_Receiver:receiver|bit_counter[4]             ; UART_Receiver:receiver|bit_counter[0]              ; clk          ; clk         ; 1.000        ; -0.035     ; 1.504      ;
; -0.552 ; UART_Receiver:receiver|bit_counter[4]             ; UART_Receiver:receiver|bit_counter[1]              ; clk          ; clk         ; 1.000        ; -0.035     ; 1.504      ;
; -0.552 ; UART_Receiver:receiver|bit_counter[4]             ; UART_Receiver:receiver|bit_counter[2]              ; clk          ; clk         ; 1.000        ; -0.035     ; 1.504      ;
; -0.552 ; UART_Receiver:receiver|bit_counter[4]             ; UART_Receiver:receiver|bit_counter[4]              ; clk          ; clk         ; 1.000        ; -0.035     ; 1.504      ;
; -0.552 ; UART_Receiver:receiver|bit_counter[4]             ; UART_Receiver:receiver|bit_counter[5]              ; clk          ; clk         ; 1.000        ; -0.035     ; 1.504      ;
; -0.552 ; UART_Receiver:receiver|bit_counter[4]             ; UART_Receiver:receiver|bit_counter[6]              ; clk          ; clk         ; 1.000        ; -0.035     ; 1.504      ;
; -0.552 ; UART_Receiver:receiver|bit_counter[4]             ; UART_Receiver:receiver|bit_counter[7]              ; clk          ; clk         ; 1.000        ; -0.035     ; 1.504      ;
; -0.552 ; UART_Receiver:receiver|bit_counter[4]             ; UART_Receiver:receiver|bit_counter[9]              ; clk          ; clk         ; 1.000        ; -0.035     ; 1.504      ;
; -0.552 ; UART_Receiver:receiver|bit_counter[4]             ; UART_Receiver:receiver|bit_counter[10]             ; clk          ; clk         ; 1.000        ; -0.035     ; 1.504      ;
; -0.538 ; UART_Receiver:receiver|bit_counter[10]            ; UART_Receiver:receiver|bit_counter[0]              ; clk          ; clk         ; 1.000        ; -0.035     ; 1.490      ;
; -0.538 ; UART_Receiver:receiver|bit_counter[10]            ; UART_Receiver:receiver|bit_counter[1]              ; clk          ; clk         ; 1.000        ; -0.035     ; 1.490      ;
; -0.538 ; UART_Receiver:receiver|bit_counter[10]            ; UART_Receiver:receiver|bit_counter[2]              ; clk          ; clk         ; 1.000        ; -0.035     ; 1.490      ;
; -0.538 ; UART_Receiver:receiver|bit_counter[10]            ; UART_Receiver:receiver|bit_counter[4]              ; clk          ; clk         ; 1.000        ; -0.035     ; 1.490      ;
; -0.538 ; UART_Receiver:receiver|bit_counter[10]            ; UART_Receiver:receiver|bit_counter[5]              ; clk          ; clk         ; 1.000        ; -0.035     ; 1.490      ;
; -0.538 ; UART_Receiver:receiver|bit_counter[10]            ; UART_Receiver:receiver|bit_counter[6]              ; clk          ; clk         ; 1.000        ; -0.035     ; 1.490      ;
; -0.538 ; UART_Receiver:receiver|bit_counter[10]            ; UART_Receiver:receiver|bit_counter[7]              ; clk          ; clk         ; 1.000        ; -0.035     ; 1.490      ;
; -0.538 ; UART_Receiver:receiver|bit_counter[10]            ; UART_Receiver:receiver|bit_counter[9]              ; clk          ; clk         ; 1.000        ; -0.035     ; 1.490      ;
; -0.538 ; UART_Receiver:receiver|bit_counter[10]            ; UART_Receiver:receiver|bit_counter[10]             ; clk          ; clk         ; 1.000        ; -0.035     ; 1.490      ;
; -0.537 ; UART_Receiver:receiver|start_bit_counter[11]      ; UART_Receiver:receiver|start_bit_counter[10]       ; clk          ; clk         ; 1.000        ; -0.232     ; 1.292      ;
; -0.537 ; UART_Receiver:receiver|start_bit_counter[11]      ; UART_Receiver:receiver|start_bit_counter[9]        ; clk          ; clk         ; 1.000        ; -0.232     ; 1.292      ;
; -0.537 ; UART_Receiver:receiver|start_bit_counter[11]      ; UART_Receiver:receiver|start_bit_counter[8]        ; clk          ; clk         ; 1.000        ; -0.232     ; 1.292      ;
; -0.537 ; UART_Receiver:receiver|start_bit_counter[11]      ; UART_Receiver:receiver|start_bit_counter[0]        ; clk          ; clk         ; 1.000        ; -0.232     ; 1.292      ;
; -0.537 ; UART_Receiver:receiver|start_bit_counter[11]      ; UART_Receiver:receiver|start_bit_counter[1]        ; clk          ; clk         ; 1.000        ; -0.232     ; 1.292      ;
; -0.537 ; UART_Receiver:receiver|start_bit_counter[11]      ; UART_Receiver:receiver|start_bit_counter[2]        ; clk          ; clk         ; 1.000        ; -0.232     ; 1.292      ;
; -0.537 ; UART_Receiver:receiver|start_bit_counter[11]      ; UART_Receiver:receiver|start_bit_counter[3]        ; clk          ; clk         ; 1.000        ; -0.232     ; 1.292      ;
; -0.537 ; UART_Receiver:receiver|start_bit_counter[11]      ; UART_Receiver:receiver|start_bit_counter[5]        ; clk          ; clk         ; 1.000        ; -0.232     ; 1.292      ;
; -0.537 ; UART_Receiver:receiver|start_bit_counter[11]      ; UART_Receiver:receiver|start_bit_counter[6]        ; clk          ; clk         ; 1.000        ; -0.232     ; 1.292      ;
; -0.532 ; UART_Receiver:receiver|bit_counter[4]             ; UART_Receiver:receiver|data_reg[8]                 ; clk          ; clk         ; 1.000        ; 0.143      ; 1.662      ;
; -0.532 ; UART_Receiver:receiver|bit_counter[4]             ; UART_Receiver:receiver|data_reg[7]                 ; clk          ; clk         ; 1.000        ; 0.143      ; 1.662      ;
; -0.532 ; UART_Receiver:receiver|bit_counter[4]             ; UART_Receiver:receiver|data_reg[6]                 ; clk          ; clk         ; 1.000        ; 0.143      ; 1.662      ;
; -0.532 ; UART_Receiver:receiver|bit_counter[4]             ; UART_Receiver:receiver|data_reg[5]                 ; clk          ; clk         ; 1.000        ; 0.143      ; 1.662      ;
; -0.532 ; UART_Receiver:receiver|bit_counter[4]             ; UART_Receiver:receiver|data_reg[4]                 ; clk          ; clk         ; 1.000        ; 0.143      ; 1.662      ;
; -0.532 ; UART_Receiver:receiver|bit_counter[4]             ; UART_Receiver:receiver|data_reg[3]                 ; clk          ; clk         ; 1.000        ; 0.143      ; 1.662      ;
; -0.532 ; UART_Receiver:receiver|bit_counter[4]             ; UART_Receiver:receiver|data_reg[2]                 ; clk          ; clk         ; 1.000        ; 0.143      ; 1.662      ;
; -0.532 ; UART_Receiver:receiver|bit_counter[4]             ; UART_Receiver:receiver|data_reg[1]                 ; clk          ; clk         ; 1.000        ; 0.143      ; 1.662      ;
; -0.532 ; UART_Receiver:receiver|bit_counter[4]             ; UART_Receiver:receiver|data_reg[0]                 ; clk          ; clk         ; 1.000        ; 0.143      ; 1.662      ;
; -0.519 ; UART_Receiver:receiver|start_bit_counter[1]       ; UART_Receiver:receiver|start_bit_counter[10]       ; clk          ; clk         ; 1.000        ; -0.036     ; 1.470      ;
; -0.519 ; UART_Receiver:receiver|start_bit_counter[1]       ; UART_Receiver:receiver|start_bit_counter[9]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.470      ;
; -0.519 ; UART_Receiver:receiver|start_bit_counter[1]       ; UART_Receiver:receiver|start_bit_counter[8]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.470      ;
; -0.519 ; UART_Receiver:receiver|start_bit_counter[1]       ; UART_Receiver:receiver|start_bit_counter[0]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.470      ;
; -0.519 ; UART_Receiver:receiver|start_bit_counter[1]       ; UART_Receiver:receiver|start_bit_counter[1]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.470      ;
; -0.519 ; UART_Receiver:receiver|start_bit_counter[1]       ; UART_Receiver:receiver|start_bit_counter[2]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.470      ;
; -0.519 ; UART_Receiver:receiver|start_bit_counter[1]       ; UART_Receiver:receiver|start_bit_counter[3]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.470      ;
; -0.519 ; UART_Receiver:receiver|start_bit_counter[1]       ; UART_Receiver:receiver|start_bit_counter[5]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.470      ;
; -0.519 ; UART_Receiver:receiver|start_bit_counter[1]       ; UART_Receiver:receiver|start_bit_counter[6]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.470      ;
; -0.518 ; UART_Receiver:receiver|bit_counter[10]            ; UART_Receiver:receiver|data_reg[8]                 ; clk          ; clk         ; 1.000        ; 0.143      ; 1.648      ;
; -0.518 ; UART_Receiver:receiver|bit_counter[10]            ; UART_Receiver:receiver|data_reg[7]                 ; clk          ; clk         ; 1.000        ; 0.143      ; 1.648      ;
; -0.518 ; UART_Receiver:receiver|bit_counter[10]            ; UART_Receiver:receiver|data_reg[6]                 ; clk          ; clk         ; 1.000        ; 0.143      ; 1.648      ;
; -0.518 ; UART_Receiver:receiver|bit_counter[10]            ; UART_Receiver:receiver|data_reg[5]                 ; clk          ; clk         ; 1.000        ; 0.143      ; 1.648      ;
; -0.518 ; UART_Receiver:receiver|bit_counter[10]            ; UART_Receiver:receiver|data_reg[4]                 ; clk          ; clk         ; 1.000        ; 0.143      ; 1.648      ;
; -0.518 ; UART_Receiver:receiver|bit_counter[10]            ; UART_Receiver:receiver|data_reg[3]                 ; clk          ; clk         ; 1.000        ; 0.143      ; 1.648      ;
; -0.518 ; UART_Receiver:receiver|bit_counter[10]            ; UART_Receiver:receiver|data_reg[2]                 ; clk          ; clk         ; 1.000        ; 0.143      ; 1.648      ;
; -0.518 ; UART_Receiver:receiver|bit_counter[10]            ; UART_Receiver:receiver|data_reg[1]                 ; clk          ; clk         ; 1.000        ; 0.143      ; 1.648      ;
; -0.518 ; UART_Receiver:receiver|bit_counter[10]            ; UART_Receiver:receiver|data_reg[0]                 ; clk          ; clk         ; 1.000        ; 0.143      ; 1.648      ;
; -0.517 ; UART_Receiver:receiver|bit_counter[3]             ; UART_Receiver:receiver|bit_counter[0]              ; clk          ; clk         ; 1.000        ; -0.231     ; 1.273      ;
; -0.517 ; UART_Receiver:receiver|bit_counter[3]             ; UART_Receiver:receiver|bit_counter[1]              ; clk          ; clk         ; 1.000        ; -0.231     ; 1.273      ;
; -0.517 ; UART_Receiver:receiver|bit_counter[3]             ; UART_Receiver:receiver|bit_counter[2]              ; clk          ; clk         ; 1.000        ; -0.231     ; 1.273      ;
; -0.517 ; UART_Receiver:receiver|bit_counter[3]             ; UART_Receiver:receiver|bit_counter[4]              ; clk          ; clk         ; 1.000        ; -0.231     ; 1.273      ;
; -0.517 ; UART_Receiver:receiver|bit_counter[3]             ; UART_Receiver:receiver|bit_counter[5]              ; clk          ; clk         ; 1.000        ; -0.231     ; 1.273      ;
; -0.517 ; UART_Receiver:receiver|bit_counter[3]             ; UART_Receiver:receiver|bit_counter[6]              ; clk          ; clk         ; 1.000        ; -0.231     ; 1.273      ;
; -0.517 ; UART_Receiver:receiver|bit_counter[3]             ; UART_Receiver:receiver|bit_counter[7]              ; clk          ; clk         ; 1.000        ; -0.231     ; 1.273      ;
; -0.517 ; UART_Receiver:receiver|bit_counter[3]             ; UART_Receiver:receiver|bit_counter[9]              ; clk          ; clk         ; 1.000        ; -0.231     ; 1.273      ;
; -0.517 ; UART_Receiver:receiver|bit_counter[3]             ; UART_Receiver:receiver|bit_counter[10]             ; clk          ; clk         ; 1.000        ; -0.231     ; 1.273      ;
; -0.516 ; UART_Receiver:receiver|bit_counter[7]             ; UART_Receiver:receiver|bit_counter[0]              ; clk          ; clk         ; 1.000        ; -0.035     ; 1.468      ;
; -0.516 ; UART_Receiver:receiver|bit_counter[7]             ; UART_Receiver:receiver|bit_counter[1]              ; clk          ; clk         ; 1.000        ; -0.035     ; 1.468      ;
; -0.516 ; UART_Receiver:receiver|bit_counter[7]             ; UART_Receiver:receiver|bit_counter[2]              ; clk          ; clk         ; 1.000        ; -0.035     ; 1.468      ;
; -0.516 ; UART_Receiver:receiver|bit_counter[7]             ; UART_Receiver:receiver|bit_counter[4]              ; clk          ; clk         ; 1.000        ; -0.035     ; 1.468      ;
; -0.516 ; UART_Receiver:receiver|bit_counter[7]             ; UART_Receiver:receiver|bit_counter[5]              ; clk          ; clk         ; 1.000        ; -0.035     ; 1.468      ;
; -0.516 ; UART_Receiver:receiver|bit_counter[7]             ; UART_Receiver:receiver|bit_counter[6]              ; clk          ; clk         ; 1.000        ; -0.035     ; 1.468      ;
; -0.516 ; UART_Receiver:receiver|bit_counter[7]             ; UART_Receiver:receiver|bit_counter[7]              ; clk          ; clk         ; 1.000        ; -0.035     ; 1.468      ;
; -0.516 ; UART_Receiver:receiver|bit_counter[7]             ; UART_Receiver:receiver|bit_counter[9]              ; clk          ; clk         ; 1.000        ; -0.035     ; 1.468      ;
; -0.516 ; UART_Receiver:receiver|bit_counter[7]             ; UART_Receiver:receiver|bit_counter[10]             ; clk          ; clk         ; 1.000        ; -0.035     ; 1.468      ;
; -0.513 ; UART_Receiver:receiver|bit_counter[1]             ; UART_Receiver:receiver|bit_counter[0]              ; clk          ; clk         ; 1.000        ; -0.035     ; 1.465      ;
; -0.513 ; UART_Receiver:receiver|bit_counter[1]             ; UART_Receiver:receiver|bit_counter[1]              ; clk          ; clk         ; 1.000        ; -0.035     ; 1.465      ;
; -0.513 ; UART_Receiver:receiver|bit_counter[1]             ; UART_Receiver:receiver|bit_counter[2]              ; clk          ; clk         ; 1.000        ; -0.035     ; 1.465      ;
; -0.513 ; UART_Receiver:receiver|bit_counter[1]             ; UART_Receiver:receiver|bit_counter[4]              ; clk          ; clk         ; 1.000        ; -0.035     ; 1.465      ;
; -0.513 ; UART_Receiver:receiver|bit_counter[1]             ; UART_Receiver:receiver|bit_counter[5]              ; clk          ; clk         ; 1.000        ; -0.035     ; 1.465      ;
; -0.513 ; UART_Receiver:receiver|bit_counter[1]             ; UART_Receiver:receiver|bit_counter[6]              ; clk          ; clk         ; 1.000        ; -0.035     ; 1.465      ;
; -0.513 ; UART_Receiver:receiver|bit_counter[1]             ; UART_Receiver:receiver|bit_counter[7]              ; clk          ; clk         ; 1.000        ; -0.035     ; 1.465      ;
+--------+---------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                     ;
+--------+----------------------------------------------------+----------------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                            ; Launch Clock                               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+----------------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; -0.190 ; UART_Transmitter:transmitter|done_shifting         ; UART_Transmitter:transmitter|state.init            ; UART_Transmitter:transmitter|done_shifting ; clk         ; 0.000        ; 1.581      ; 1.600      ;
; -0.189 ; UART_Transmitter:transmitter|done_shifting         ; UART_Transmitter:transmitter|state.shift           ; UART_Transmitter:transmitter|done_shifting ; clk         ; 0.000        ; 1.581      ; 1.601      ;
; -0.131 ; UART_Transmitter:transmitter|done_shifting         ; UART_Transmitter:transmitter|done_shifting         ; UART_Transmitter:transmitter|done_shifting ; clk         ; 0.000        ; 1.394      ; 1.472      ;
; 0.085  ; UART_Transmitter:transmitter|state.load            ; UART_Transmitter:transmitter|state.shift           ; clk                                        ; clk         ; 0.000        ; 0.237      ; 0.406      ;
; 0.179  ; UART_Receiver:receiver|state.read_start_bit_state  ; UART_Receiver:receiver|state.read_start_bit_state  ; clk                                        ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.180  ; UART_Receiver:receiver|state.read_bits_state       ; UART_Receiver:receiver|state.read_bits_state       ; clk                                        ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; UART_Receiver:receiver|number_bits[0]              ; UART_Receiver:receiver|number_bits[0]              ; clk                                        ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; UART_Receiver:receiver|number_bits[3]              ; UART_Receiver:receiver|number_bits[3]              ; clk                                        ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; UART_Receiver:receiver|number_bits[2]              ; UART_Receiver:receiver|number_bits[2]              ; clk                                        ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; UART_Receiver:receiver|number_bits[1]              ; UART_Receiver:receiver|number_bits[1]              ; clk                                        ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.187  ; UART_Transmitter:transmitter|delay_clock_done      ; UART_Transmitter:transmitter|delay_clock_done      ; clk                                        ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; UART_Transmitter:transmitter|number_bits[3]        ; UART_Transmitter:transmitter|number_bits[3]        ; clk                                        ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; UART_Transmitter:transmitter|number_bits[1]        ; UART_Transmitter:transmitter|number_bits[1]        ; clk                                        ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; UART_Transmitter:transmitter|number_bits[0]        ; UART_Transmitter:transmitter|number_bits[0]        ; clk                                        ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.188  ; UART_Receiver:receiver|data_reg[0]                 ; UART_Receiver:receiver|data_reg[1]                 ; clk                                        ; clk         ; 0.000        ; 0.043      ; 0.315      ;
; 0.189  ; UART_Receiver:receiver|start_bit_counter[11]       ; UART_Receiver:receiver|start_bit_counter[11]       ; clk                                        ; clk         ; 0.000        ; 0.043      ; 0.316      ;
; 0.193  ; UART_Transmitter:transmitter|data_reg[6]           ; UART_Transmitter:transmitter|data_reg[5]           ; clk                                        ; clk         ; 0.000        ; 0.036      ; 0.313      ;
; 0.194  ; UART_Transmitter:transmitter|data_reg[4]           ; UART_Transmitter:transmitter|data_reg[3]           ; clk                                        ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194  ; UART_Transmitter:transmitter|data_reg[5]           ; UART_Transmitter:transmitter|data_reg[4]           ; clk                                        ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.196  ; UART_Transmitter:transmitter|data_reg[2]           ; UART_Transmitter:transmitter|data_reg[1]           ; clk                                        ; clk         ; 0.000        ; 0.036      ; 0.316      ;
; 0.197  ; UART_Receiver:receiver|data_reg[1]                 ; UART_Receiver:receiver|data_reg[2]                 ; clk                                        ; clk         ; 0.000        ; 0.043      ; 0.324      ;
; 0.197  ; UART_Receiver:receiver|bit_counter[12]             ; UART_Receiver:receiver|bit_counter[12]             ; clk                                        ; clk         ; 0.000        ; 0.043      ; 0.324      ;
; 0.198  ; UART_Receiver:receiver|data_reg[7]                 ; UART_Receiver:receiver|data_reg[8]                 ; clk                                        ; clk         ; 0.000        ; 0.043      ; 0.325      ;
; 0.199  ; UART_Receiver:receiver|data_reg[6]                 ; UART_Receiver:receiver|data_reg[7]                 ; clk                                        ; clk         ; 0.000        ; 0.043      ; 0.326      ;
; 0.201  ; UART_Transmitter:transmitter|state.shift           ; UART_Transmitter:transmitter|state.shift           ; clk                                        ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; UART_Receiver:receiver|data_reg[2]                 ; UART_Receiver:receiver|data_reg[3]                 ; clk                                        ; clk         ; 0.000        ; 0.043      ; 0.328      ;
; 0.211  ; UART_Transmitter:transmitter|clk_delay_counter[11] ; UART_Transmitter:transmitter|clk_delay_counter[11] ; clk                                        ; clk         ; 0.000        ; 0.035      ; 0.330      ;
; 0.251  ; UART_Receiver:receiver|start_bit_counter[3]        ; UART_Receiver:receiver|start_bit_counter[4]        ; clk                                        ; clk         ; 0.000        ; 0.232      ; 0.567      ;
; 0.264  ; UART_Receiver:receiver|bit_counter[2]              ; UART_Receiver:receiver|bit_counter[3]              ; clk                                        ; clk         ; 0.000        ; 0.231      ; 0.579      ;
; 0.265  ; UART_Receiver:receiver|start_bit_counter[2]        ; UART_Receiver:receiver|start_bit_counter[4]        ; clk                                        ; clk         ; 0.000        ; 0.232      ; 0.581      ;
; 0.266  ; UART_Receiver:receiver|bit_counter[6]              ; UART_Receiver:receiver|bit_counter[8]              ; clk                                        ; clk         ; 0.000        ; 0.231      ; 0.581      ;
; 0.269  ; UART_Transmitter:transmitter|clk_counter[8]        ; UART_Transmitter:transmitter|clk_counter[9]        ; clk                                        ; clk         ; 0.000        ; 0.232      ; 0.585      ;
; 0.270  ; UART_Receiver:receiver|bit_counter[10]             ; UART_Receiver:receiver|bit_counter[11]             ; clk                                        ; clk         ; 0.000        ; 0.231      ; 0.585      ;
; 0.273  ; UART_Receiver:receiver|bit_counter[10]             ; UART_Receiver:receiver|bit_counter[12]             ; clk                                        ; clk         ; 0.000        ; 0.231      ; 0.588      ;
; 0.291  ; UART_Receiver:receiver|bit_counter[3]              ; UART_Receiver:receiver|bit_counter[3]              ; clk                                        ; clk         ; 0.000        ; 0.043      ; 0.418      ;
; 0.294  ; UART_Receiver:receiver|start_bit_counter[4]        ; UART_Receiver:receiver|start_bit_counter[4]        ; clk                                        ; clk         ; 0.000        ; 0.043      ; 0.421      ;
; 0.295  ; UART_Transmitter:transmitter|clk_delay_counter[1]  ; UART_Transmitter:transmitter|clk_delay_counter[1]  ; clk                                        ; clk         ; 0.000        ; 0.035      ; 0.414      ;
; 0.296  ; UART_Transmitter:transmitter|clk_counter[11]       ; UART_Transmitter:transmitter|clk_counter[11]       ; clk                                        ; clk         ; 0.000        ; 0.044      ; 0.424      ;
; 0.296  ; UART_Transmitter:transmitter|clk_counter[1]        ; UART_Transmitter:transmitter|clk_counter[1]        ; clk                                        ; clk         ; 0.000        ; 0.044      ; 0.424      ;
; 0.297  ; UART_Transmitter:transmitter|clk_counter[9]        ; UART_Transmitter:transmitter|clk_counter[9]        ; clk                                        ; clk         ; 0.000        ; 0.044      ; 0.425      ;
; 0.297  ; UART_Receiver:receiver|bit_counter[11]             ; UART_Receiver:receiver|bit_counter[11]             ; clk                                        ; clk         ; 0.000        ; 0.043      ; 0.424      ;
; 0.298  ; UART_Transmitter:transmitter|clk_counter[7]        ; UART_Transmitter:transmitter|clk_counter[7]        ; clk                                        ; clk         ; 0.000        ; 0.044      ; 0.426      ;
; 0.298  ; UART_Transmitter:transmitter|clk_counter[5]        ; UART_Transmitter:transmitter|clk_counter[5]        ; clk                                        ; clk         ; 0.000        ; 0.044      ; 0.426      ;
; 0.298  ; UART_Receiver:receiver|start_bit_counter[3]        ; UART_Receiver:receiver|start_bit_counter[3]        ; clk                                        ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.299  ; UART_Transmitter:transmitter|clk_counter[2]        ; UART_Transmitter:transmitter|clk_counter[2]        ; clk                                        ; clk         ; 0.000        ; 0.044      ; 0.427      ;
; 0.299  ; UART_Receiver:receiver|data_reg[5]                 ; UART_Receiver:receiver|data_reg[6]                 ; clk                                        ; clk         ; 0.000        ; 0.043      ; 0.426      ;
; 0.299  ; UART_Receiver:receiver|bit_counter[1]              ; UART_Receiver:receiver|bit_counter[1]              ; clk                                        ; clk         ; 0.000        ; 0.035      ; 0.418      ;
; 0.299  ; UART_Receiver:receiver|start_bit_counter[8]        ; UART_Receiver:receiver|start_bit_counter[8]        ; clk                                        ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.300  ; UART_Transmitter:transmitter|clk_delay_counter[7]  ; UART_Transmitter:transmitter|clk_delay_counter[7]  ; clk                                        ; clk         ; 0.000        ; 0.035      ; 0.419      ;
; 0.300  ; UART_Transmitter:transmitter|clk_delay_counter[3]  ; UART_Transmitter:transmitter|clk_delay_counter[3]  ; clk                                        ; clk         ; 0.000        ; 0.035      ; 0.419      ;
; 0.300  ; UART_Receiver:receiver|bit_counter[5]              ; UART_Receiver:receiver|bit_counter[5]              ; clk                                        ; clk         ; 0.000        ; 0.035      ; 0.419      ;
; 0.300  ; UART_Receiver:receiver|start_bit_counter[1]        ; UART_Receiver:receiver|start_bit_counter[1]        ; clk                                        ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300  ; UART_Receiver:receiver|start_bit_counter[2]        ; UART_Receiver:receiver|start_bit_counter[2]        ; clk                                        ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.301  ; UART_Transmitter:transmitter|data_reg[7]           ; UART_Transmitter:transmitter|data_reg[6]           ; clk                                        ; clk         ; 0.000        ; 0.036      ; 0.421      ;
; 0.301  ; UART_Transmitter:transmitter|clk_delay_counter[10] ; UART_Transmitter:transmitter|clk_delay_counter[10] ; clk                                        ; clk         ; 0.000        ; 0.035      ; 0.420      ;
; 0.301  ; UART_Transmitter:transmitter|start_count_lead      ; UART_Transmitter:transmitter|state.init            ; clk                                        ; clk         ; 0.000        ; 0.237      ; 0.622      ;
; 0.301  ; UART_Receiver:receiver|bit_counter[6]              ; UART_Receiver:receiver|bit_counter[6]              ; clk                                        ; clk         ; 0.000        ; 0.035      ; 0.420      ;
; 0.301  ; UART_Receiver:receiver|bit_counter[8]              ; UART_Receiver:receiver|bit_counter[8]              ; clk                                        ; clk         ; 0.000        ; 0.043      ; 0.428      ;
; 0.302  ; UART_Transmitter:transmitter|clk_delay_counter[6]  ; UART_Transmitter:transmitter|clk_delay_counter[6]  ; clk                                        ; clk         ; 0.000        ; 0.035      ; 0.421      ;
; 0.302  ; UART_Receiver:receiver|data_reg[3]                 ; UART_Receiver:receiver|data_reg[4]                 ; clk                                        ; clk         ; 0.000        ; 0.043      ; 0.429      ;
; 0.302  ; UART_Receiver:receiver|bit_counter[2]              ; UART_Receiver:receiver|bit_counter[2]              ; clk                                        ; clk         ; 0.000        ; 0.035      ; 0.421      ;
; 0.303  ; UART_Transmitter:transmitter|data_reg[3]           ; UART_Transmitter:transmitter|data_reg[2]           ; clk                                        ; clk         ; 0.000        ; 0.036      ; 0.423      ;
; 0.303  ; UART_Receiver:receiver|data_reg[4]                 ; UART_Receiver:receiver|data_reg[5]                 ; clk                                        ; clk         ; 0.000        ; 0.043      ; 0.430      ;
; 0.306  ; UART_Receiver:receiver|start_bit_counter[5]        ; UART_Receiver:receiver|start_bit_counter[5]        ; clk                                        ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307  ; UART_Transmitter:transmitter|clk_delay_counter[0]  ; UART_Transmitter:transmitter|clk_delay_counter[0]  ; clk                                        ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; UART_Transmitter:transmitter|clk_delay_counter[2]  ; UART_Transmitter:transmitter|clk_delay_counter[2]  ; clk                                        ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; UART_Transmitter:transmitter|clk_counter[8]        ; UART_Transmitter:transmitter|clk_counter[8]        ; clk                                        ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; UART_Receiver:receiver|bit_counter[9]              ; UART_Receiver:receiver|bit_counter[9]              ; clk                                        ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.308  ; UART_Receiver:receiver|bit_counter[10]             ; UART_Receiver:receiver|bit_counter[10]             ; clk                                        ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.312  ; UART_Receiver:receiver|bit_counter[0]              ; UART_Receiver:receiver|bit_counter[0]              ; clk                                        ; clk         ; 0.000        ; 0.035      ; 0.431      ;
; 0.315  ; UART_Receiver:receiver|start_bit_counter[0]        ; UART_Receiver:receiver|start_bit_counter[0]        ; clk                                        ; clk         ; 0.000        ; 0.036      ; 0.435      ;
; 0.315  ; UART_Receiver:receiver|bit_counter[1]              ; UART_Receiver:receiver|bit_counter[3]              ; clk                                        ; clk         ; 0.000        ; 0.231      ; 0.630      ;
; 0.317  ; UART_Transmitter:transmitter|data_reg[1]           ; UART_Transmitter:transmitter|data_reg[0]           ; clk                                        ; clk         ; 0.000        ; 0.036      ; 0.437      ;
; 0.317  ; UART_Transmitter:transmitter|data_reg[8]           ; UART_Transmitter:transmitter|data_reg[7]           ; clk                                        ; clk         ; 0.000        ; 0.036      ; 0.437      ;
; 0.318  ; UART_Transmitter:transmitter|state.load            ; UART_Transmitter:transmitter|data_reg[0]           ; clk                                        ; clk         ; 0.000        ; 0.036      ; 0.438      ;
; 0.319  ; UART_Transmitter:transmitter|state.load            ; UART_Transmitter:transmitter|data_reg[7]           ; clk                                        ; clk         ; 0.000        ; 0.036      ; 0.439      ;
; 0.319  ; UART_Receiver:receiver|start_bit_counter[1]        ; UART_Receiver:receiver|start_bit_counter[4]        ; clk                                        ; clk         ; 0.000        ; 0.232      ; 0.635      ;
; 0.319  ; UART_Receiver:receiver|bit_counter[5]              ; UART_Receiver:receiver|bit_counter[8]              ; clk                                        ; clk         ; 0.000        ; 0.231      ; 0.634      ;
; 0.322  ; UART_Receiver:receiver|start_bit_counter[5]        ; UART_Receiver:receiver|start_bit_counter[7]        ; clk                                        ; clk         ; 0.000        ; 0.232      ; 0.638      ;
; 0.323  ; UART_Receiver:receiver|bit_counter[9]              ; UART_Receiver:receiver|bit_counter[11]             ; clk                                        ; clk         ; 0.000        ; 0.231      ; 0.638      ;
; 0.325  ; UART_Receiver:receiver|bit_counter[7]              ; UART_Receiver:receiver|bit_counter[8]              ; clk                                        ; clk         ; 0.000        ; 0.231      ; 0.640      ;
; 0.326  ; UART_Receiver:receiver|bit_counter[9]              ; UART_Receiver:receiver|bit_counter[12]             ; clk                                        ; clk         ; 0.000        ; 0.231      ; 0.641      ;
; 0.327  ; UART_Receiver:receiver|start_bit_counter[8]        ; UART_Receiver:receiver|start_bit_counter[11]       ; clk                                        ; clk         ; 0.000        ; 0.232      ; 0.643      ;
; 0.329  ; UART_Receiver:receiver|bit_counter[0]              ; UART_Receiver:receiver|bit_counter[3]              ; clk                                        ; clk         ; 0.000        ; 0.231      ; 0.644      ;
; 0.334  ; UART_Receiver:receiver|start_bit_counter[6]        ; UART_Receiver:receiver|start_bit_counter[7]        ; clk                                        ; clk         ; 0.000        ; 0.232      ; 0.650      ;
; 0.334  ; UART_Receiver:receiver|start_bit_counter[10]       ; UART_Receiver:receiver|start_bit_counter[11]       ; clk                                        ; clk         ; 0.000        ; 0.232      ; 0.650      ;
; 0.335  ; UART_Transmitter:transmitter|clk_counter[8]        ; UART_Transmitter:transmitter|clk_counter[11]       ; clk                                        ; clk         ; 0.000        ; 0.232      ; 0.651      ;
; 0.337  ; UART_Receiver:receiver|start_bit_counter[0]        ; UART_Receiver:receiver|start_bit_counter[4]        ; clk                                        ; clk         ; 0.000        ; 0.232      ; 0.653      ;
; 0.358  ; UART_Transmitter:transmitter|state.shift           ; UART_Transmitter:transmitter|state.init            ; clk                                        ; clk         ; 0.000        ; 0.025      ; 0.467      ;
; 0.366  ; UART_Receiver:receiver|start_bit_counter[7]        ; UART_Receiver:receiver|start_bit_counter[7]        ; clk                                        ; clk         ; 0.000        ; 0.043      ; 0.493      ;
; 0.367  ; UART_Transmitter:transmitter|clk_delay_counter[8]  ; UART_Transmitter:transmitter|clk_delay_counter[8]  ; clk                                        ; clk         ; 0.000        ; 0.035      ; 0.486      ;
; 0.372  ; UART_Receiver:receiver|bit_counter[7]              ; UART_Receiver:receiver|bit_counter[7]              ; clk                                        ; clk         ; 0.000        ; 0.035      ; 0.491      ;
; 0.372  ; UART_Receiver:receiver|start_bit_counter[10]       ; UART_Receiver:receiver|start_bit_counter[10]       ; clk                                        ; clk         ; 0.000        ; 0.036      ; 0.492      ;
; 0.372  ; UART_Receiver:receiver|start_bit_counter[6]        ; UART_Receiver:receiver|start_bit_counter[6]        ; clk                                        ; clk         ; 0.000        ; 0.036      ; 0.492      ;
; 0.373  ; UART_Transmitter:transmitter|clk_delay_counter[5]  ; UART_Transmitter:transmitter|clk_delay_counter[5]  ; clk                                        ; clk         ; 0.000        ; 0.035      ; 0.492      ;
; 0.373  ; UART_Receiver:receiver|start_bit_counter[9]        ; UART_Receiver:receiver|start_bit_counter[9]        ; clk                                        ; clk         ; 0.000        ; 0.036      ; 0.493      ;
; 0.374  ; UART_Receiver:receiver|bit_counter[4]              ; UART_Receiver:receiver|bit_counter[4]              ; clk                                        ; clk         ; 0.000        ; 0.035      ; 0.493      ;
; 0.380  ; UART_Receiver:receiver|start_bit_counter[3]        ; UART_Receiver:receiver|start_bit_counter[7]        ; clk                                        ; clk         ; 0.000        ; 0.232      ; 0.696      ;
; 0.386  ; UART_Transmitter:transmitter|clk_delay_counter[11] ; UART_Transmitter:transmitter|delay_clock_done      ; clk                                        ; clk         ; 0.000        ; 0.035      ; 0.505      ;
; 0.389  ; UART_Receiver:receiver|start_bit_counter[9]        ; UART_Receiver:receiver|start_bit_counter[11]       ; clk                                        ; clk         ; 0.000        ; 0.232      ; 0.705      ;
+--------+----------------------------------------------------+----------------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'UART_Transmitter:transmitter|done_shifting'                                                                                                                               ;
+-------+-----------------------------------------------+------------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                  ; Launch Clock ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+------------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+
; 1.600 ; UART_Transmitter:transmitter|delay_clock_done ; UART_Transmitter:transmitter|delay_clock ; clk          ; UART_Transmitter:transmitter|done_shifting ; -0.500       ; -0.621     ; 0.499      ;
; 1.738 ; UART_Transmitter:transmitter|state.shift      ; UART_Transmitter:transmitter|delay_clock ; clk          ; UART_Transmitter:transmitter|done_shifting ; -0.500       ; -0.801     ; 0.457      ;
+-------+-----------------------------------------------+------------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                    ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|bit_counter[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|bit_counter[10]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|bit_counter[11]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|bit_counter[12]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|bit_counter[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|bit_counter[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|bit_counter[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|bit_counter[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|bit_counter[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|bit_counter[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|bit_counter[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|bit_counter[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|bit_counter[9]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|data_reg[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|data_reg[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|data_reg[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|data_reg[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|data_reg[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|data_reg[5]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|data_reg[6]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|data_reg[7]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|data_reg[8]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|number_bits[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|number_bits[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|number_bits[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|number_bits[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|start_bit_counter[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|start_bit_counter[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|start_bit_counter[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|start_bit_counter[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|start_bit_counter[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|start_bit_counter[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|start_bit_counter[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|start_bit_counter[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|start_bit_counter[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|start_bit_counter[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|start_bit_counter[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|start_bit_counter[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|start_reg[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|start_reg[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|state.done_state            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|state.init_state            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|state.read_bits_state       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Receiver:receiver|state.read_start_bit_state  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_counter[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_counter[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_counter[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_counter[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_counter[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_counter[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_counter[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_counter[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_counter[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_counter[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_counter[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_counter[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_counter[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_delay_counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_delay_counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_delay_counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_delay_counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_delay_counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_delay_counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_delay_counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_delay_counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_delay_counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_delay_counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_delay_counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|clk_delay_counter[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|data_reg[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|data_reg[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|data_reg[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|data_reg[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|data_reg[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|data_reg[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|data_reg[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|data_reg[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|data_reg[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|delay_clock_done      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|done_shifting         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|number_bits[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|number_bits[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|number_bits[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|number_bits[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|shift_data            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|start_count_follow    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|start_count_lead      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|state.init            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|state.load            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|state.shift           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UART_Transmitter:transmitter|tx_ready_reg          ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UART_Receiver:receiver|state.read_start_bit_state  ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UART_Receiver:receiver|bit_counter[11]             ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UART_Receiver:receiver|bit_counter[12]             ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UART_Receiver:receiver|bit_counter[3]              ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UART_Receiver:receiver|bit_counter[8]              ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UART_Receiver:receiver|number_bits[0]              ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UART_Receiver:receiver|number_bits[1]              ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UART_Receiver:receiver|number_bits[2]              ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'UART_Transmitter:transmitter|done_shifting'                                                                        ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                      ; Clock Edge ; Target                                   ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+------------------------------------------+
; 0.396 ; 0.396        ; 0.000          ; High Pulse Width ; UART_Transmitter:transmitter|done_shifting ; Fall       ; UART_Transmitter:transmitter|delay_clock ;
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width  ; UART_Transmitter:transmitter|done_shifting ; Rise       ; transmitter|delay_clock|datac            ;
; 0.435 ; 0.435        ; 0.000          ; Low Pulse Width  ; UART_Transmitter:transmitter|done_shifting ; Rise       ; transmitter|Selector3~0|combout          ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; UART_Transmitter:transmitter|done_shifting ; Rise       ; transmitter|Selector3~0|dataa            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_Transmitter:transmitter|done_shifting ; Rise       ; transmitter|done_shifting|q              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_Transmitter:transmitter|done_shifting ; Rise       ; transmitter|done_shifting|q              ;
; 0.548 ; 0.548        ; 0.000          ; High Pulse Width ; UART_Transmitter:transmitter|done_shifting ; Rise       ; transmitter|Selector3~0|dataa            ;
; 0.562 ; 0.562        ; 0.000          ; High Pulse Width ; UART_Transmitter:transmitter|done_shifting ; Rise       ; transmitter|Selector3~0|combout          ;
; 0.596 ; 0.596        ; 0.000          ; High Pulse Width ; UART_Transmitter:transmitter|done_shifting ; Rise       ; transmitter|delay_clock|datac            ;
; 0.599 ; 0.599        ; 0.000          ; Low Pulse Width  ; UART_Transmitter:transmitter|done_shifting ; Fall       ; UART_Transmitter:transmitter|delay_clock ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; Rx         ; clk        ; 0.669 ; 1.257 ; Rise       ; clk             ;
; TxData[*]  ; clk        ; 0.931 ; 1.492 ; Rise       ; clk             ;
;  TxData[0] ; clk        ; 0.871 ; 1.440 ; Rise       ; clk             ;
;  TxData[1] ; clk        ; 0.875 ; 1.450 ; Rise       ; clk             ;
;  TxData[2] ; clk        ; 0.790 ; 1.330 ; Rise       ; clk             ;
;  TxData[3] ; clk        ; 0.887 ; 1.455 ; Rise       ; clk             ;
;  TxData[4] ; clk        ; 0.862 ; 1.424 ; Rise       ; clk             ;
;  TxData[5] ; clk        ; 0.889 ; 1.483 ; Rise       ; clk             ;
;  TxData[6] ; clk        ; 0.931 ; 1.492 ; Rise       ; clk             ;
;  TxData[7] ; clk        ; 0.864 ; 1.438 ; Rise       ; clk             ;
; reset      ; clk        ; 1.531 ; 2.154 ; Rise       ; clk             ;
; start_Tx   ; clk        ; 0.743 ; 1.308 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; Rx         ; clk        ; -0.399 ; -0.943 ; Rise       ; clk             ;
; TxData[*]  ; clk        ; -0.576 ; -1.117 ; Rise       ; clk             ;
;  TxData[0] ; clk        ; -0.623 ; -1.198 ; Rise       ; clk             ;
;  TxData[1] ; clk        ; -0.659 ; -1.232 ; Rise       ; clk             ;
;  TxData[2] ; clk        ; -0.576 ; -1.117 ; Rise       ; clk             ;
;  TxData[3] ; clk        ; -0.638 ; -1.211 ; Rise       ; clk             ;
;  TxData[4] ; clk        ; -0.614 ; -1.182 ; Rise       ; clk             ;
;  TxData[5] ; clk        ; -0.672 ; -1.265 ; Rise       ; clk             ;
;  TxData[6] ; clk        ; -0.712 ; -1.273 ; Rise       ; clk             ;
;  TxData[7] ; clk        ; -0.648 ; -1.221 ; Rise       ; clk             ;
; reset      ; clk        ; -0.450 ; -1.043 ; Rise       ; clk             ;
; start_Tx   ; clk        ; -0.527 ; -1.089 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                ;
+---------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+
; Data Port     ; Clock Port                                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference                            ;
+---------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+
; TxReady       ; UART_Transmitter:transmitter|done_shifting ; 2.558 ; 2.536 ; Fall       ; UART_Transmitter:transmitter|done_shifting ;
; RxData[*]     ; clk                                        ; 4.359 ; 4.506 ; Rise       ; clk                                        ;
;  RxData[0]    ; clk                                        ; 3.320 ; 3.371 ; Rise       ; clk                                        ;
;  RxData[1]    ; clk                                        ; 3.343 ; 3.393 ; Rise       ; clk                                        ;
;  RxData[2]    ; clk                                        ; 3.366 ; 3.413 ; Rise       ; clk                                        ;
;  RxData[3]    ; clk                                        ; 3.345 ; 3.397 ; Rise       ; clk                                        ;
;  RxData[4]    ; clk                                        ; 4.359 ; 4.506 ; Rise       ; clk                                        ;
;  RxData[5]    ; clk                                        ; 3.455 ; 3.505 ; Rise       ; clk                                        ;
;  RxData[6]    ; clk                                        ; 3.332 ; 3.379 ; Rise       ; clk                                        ;
;  RxData[7]    ; clk                                        ; 3.311 ; 3.358 ; Rise       ; clk                                        ;
; Rx_data_valid ; clk                                        ; 3.134 ; 3.184 ; Rise       ; clk                                        ;
; Tx            ; clk                                        ; 3.128 ; 3.089 ; Rise       ; clk                                        ;
; TxReady       ; clk                                        ; 3.644 ; 3.603 ; Rise       ; clk                                        ;
+---------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                        ;
+---------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+
; Data Port     ; Clock Port                                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference                            ;
+---------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+
; TxReady       ; UART_Transmitter:transmitter|done_shifting ; 2.507 ; 2.486 ; Fall       ; UART_Transmitter:transmitter|done_shifting ;
; RxData[*]     ; clk                                        ; 3.241 ; 3.286 ; Rise       ; clk                                        ;
;  RxData[0]    ; clk                                        ; 3.250 ; 3.298 ; Rise       ; clk                                        ;
;  RxData[1]    ; clk                                        ; 3.272 ; 3.319 ; Rise       ; clk                                        ;
;  RxData[2]    ; clk                                        ; 3.294 ; 3.339 ; Rise       ; clk                                        ;
;  RxData[3]    ; clk                                        ; 3.274 ; 3.323 ; Rise       ; clk                                        ;
;  RxData[4]    ; clk                                        ; 4.284 ; 4.429 ; Rise       ; clk                                        ;
;  RxData[5]    ; clk                                        ; 3.380 ; 3.427 ; Rise       ; clk                                        ;
;  RxData[6]    ; clk                                        ; 3.261 ; 3.306 ; Rise       ; clk                                        ;
;  RxData[7]    ; clk                                        ; 3.241 ; 3.286 ; Rise       ; clk                                        ;
; Rx_data_valid ; clk                                        ; 3.070 ; 3.118 ; Rise       ; clk                                        ;
; Tx            ; clk                                        ; 3.064 ; 3.027 ; Rise       ; clk                                        ;
; TxReady       ; clk                                        ; 3.227 ; 3.286 ; Rise       ; clk                                        ;
+---------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                        ;
+---------------------------------------------+----------+--------+----------+---------+---------------------+
; Clock                                       ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                            ; -2.921   ; -0.202 ; N/A      ; N/A     ; -3.000              ;
;  UART_Transmitter:transmitter|done_shifting ; -2.921   ; 1.600  ; N/A      ; N/A     ; 0.368               ;
;  clk                                        ; -1.887   ; -0.202 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS                             ; -131.956 ; -0.51  ; 0.0      ; 0.0     ; -99.832             ;
;  UART_Transmitter:transmitter|done_shifting ; -2.921   ; 0.000  ; N/A      ; N/A     ; 0.000               ;
;  clk                                        ; -129.035 ; -0.510 ; N/A      ; N/A     ; -99.832             ;
+---------------------------------------------+----------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; Rx         ; clk        ; 1.201 ; 1.605 ; Rise       ; clk             ;
; TxData[*]  ; clk        ; 1.656 ; 2.046 ; Rise       ; clk             ;
;  TxData[0] ; clk        ; 1.563 ; 1.978 ; Rise       ; clk             ;
;  TxData[1] ; clk        ; 1.564 ; 1.970 ; Rise       ; clk             ;
;  TxData[2] ; clk        ; 1.398 ; 1.797 ; Rise       ; clk             ;
;  TxData[3] ; clk        ; 1.603 ; 2.006 ; Rise       ; clk             ;
;  TxData[4] ; clk        ; 1.554 ; 1.960 ; Rise       ; clk             ;
;  TxData[5] ; clk        ; 1.608 ; 2.013 ; Rise       ; clk             ;
;  TxData[6] ; clk        ; 1.656 ; 2.046 ; Rise       ; clk             ;
;  TxData[7] ; clk        ; 1.537 ; 1.942 ; Rise       ; clk             ;
; reset      ; clk        ; 2.752 ; 3.266 ; Rise       ; clk             ;
; start_Tx   ; clk        ; 1.335 ; 1.748 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; Rx         ; clk        ; -0.399 ; -0.874 ; Rise       ; clk             ;
; TxData[*]  ; clk        ; -0.576 ; -1.117 ; Rise       ; clk             ;
;  TxData[0] ; clk        ; -0.623 ; -1.198 ; Rise       ; clk             ;
;  TxData[1] ; clk        ; -0.659 ; -1.232 ; Rise       ; clk             ;
;  TxData[2] ; clk        ; -0.576 ; -1.117 ; Rise       ; clk             ;
;  TxData[3] ; clk        ; -0.638 ; -1.211 ; Rise       ; clk             ;
;  TxData[4] ; clk        ; -0.614 ; -1.182 ; Rise       ; clk             ;
;  TxData[5] ; clk        ; -0.672 ; -1.265 ; Rise       ; clk             ;
;  TxData[6] ; clk        ; -0.712 ; -1.273 ; Rise       ; clk             ;
;  TxData[7] ; clk        ; -0.648 ; -1.221 ; Rise       ; clk             ;
; reset      ; clk        ; -0.450 ; -1.043 ; Rise       ; clk             ;
; start_Tx   ; clk        ; -0.527 ; -1.089 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                ;
+---------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+
; Data Port     ; Clock Port                                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference                            ;
+---------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+
; TxReady       ; UART_Transmitter:transmitter|done_shifting ; 4.338 ; 4.243 ; Fall       ; UART_Transmitter:transmitter|done_shifting ;
; RxData[*]     ; clk                                        ; 7.095 ; 7.212 ; Rise       ; clk                                        ;
;  RxData[0]    ; clk                                        ; 5.624 ; 5.618 ; Rise       ; clk                                        ;
;  RxData[1]    ; clk                                        ; 5.654 ; 5.650 ; Rise       ; clk                                        ;
;  RxData[2]    ; clk                                        ; 5.678 ; 5.687 ; Rise       ; clk                                        ;
;  RxData[3]    ; clk                                        ; 5.653 ; 5.648 ; Rise       ; clk                                        ;
;  RxData[4]    ; clk                                        ; 7.095 ; 7.212 ; Rise       ; clk                                        ;
;  RxData[5]    ; clk                                        ; 5.862 ; 5.839 ; Rise       ; clk                                        ;
;  RxData[6]    ; clk                                        ; 5.642 ; 5.651 ; Rise       ; clk                                        ;
;  RxData[7]    ; clk                                        ; 5.603 ; 5.612 ; Rise       ; clk                                        ;
; Rx_data_valid ; clk                                        ; 5.277 ; 5.266 ; Rise       ; clk                                        ;
; Tx            ; clk                                        ; 5.206 ; 5.222 ; Rise       ; clk                                        ;
; TxReady       ; clk                                        ; 6.143 ; 6.008 ; Rise       ; clk                                        ;
+---------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                        ;
+---------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+
; Data Port     ; Clock Port                                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference                            ;
+---------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+
; TxReady       ; UART_Transmitter:transmitter|done_shifting ; 2.507 ; 2.486 ; Fall       ; UART_Transmitter:transmitter|done_shifting ;
; RxData[*]     ; clk                                        ; 3.241 ; 3.286 ; Rise       ; clk                                        ;
;  RxData[0]    ; clk                                        ; 3.250 ; 3.298 ; Rise       ; clk                                        ;
;  RxData[1]    ; clk                                        ; 3.272 ; 3.319 ; Rise       ; clk                                        ;
;  RxData[2]    ; clk                                        ; 3.294 ; 3.339 ; Rise       ; clk                                        ;
;  RxData[3]    ; clk                                        ; 3.274 ; 3.323 ; Rise       ; clk                                        ;
;  RxData[4]    ; clk                                        ; 4.284 ; 4.429 ; Rise       ; clk                                        ;
;  RxData[5]    ; clk                                        ; 3.380 ; 3.427 ; Rise       ; clk                                        ;
;  RxData[6]    ; clk                                        ; 3.261 ; 3.306 ; Rise       ; clk                                        ;
;  RxData[7]    ; clk                                        ; 3.241 ; 3.286 ; Rise       ; clk                                        ;
; Rx_data_valid ; clk                                        ; 3.070 ; 3.118 ; Rise       ; clk                                        ;
; Tx            ; clk                                        ; 3.064 ; 3.027 ; Rise       ; clk                                        ;
; TxReady       ; clk                                        ; 3.227 ; 3.286 ; Rise       ; clk                                        ;
+---------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Rx_data_valid ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RxData[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RxData[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RxData[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RxData[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RxData[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RxData[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RxData[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RxData[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Tx            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TxReady       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; start_Tx                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Rx                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; TxData[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; TxData[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; TxData[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; TxData[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; TxData[4]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; TxData[5]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; TxData[6]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; TxData[7]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Rx_data_valid ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; RxData[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; RxData[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; RxData[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; RxData[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; RxData[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; RxData[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; RxData[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; RxData[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; Tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; TxReady       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Rx_data_valid ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; RxData[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; RxData[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; RxData[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; RxData[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; RxData[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; RxData[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; RxData[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; RxData[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; TxReady       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                     ;
+--------------------------------------------+--------------------------------------------+----------+----------+----------+----------+
; From Clock                                 ; To Clock                                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------+--------------------------------------------+----------+----------+----------+----------+
; clk                                        ; clk                                        ; 1486     ; 0        ; 0        ; 0        ;
; UART_Transmitter:transmitter|done_shifting ; clk                                        ; 3        ; 28       ; 0        ; 0        ;
; clk                                        ; UART_Transmitter:transmitter|done_shifting ; 0        ; 0        ; 2        ; 0        ;
+--------------------------------------------+--------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                      ;
+--------------------------------------------+--------------------------------------------+----------+----------+----------+----------+
; From Clock                                 ; To Clock                                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------+--------------------------------------------+----------+----------+----------+----------+
; clk                                        ; clk                                        ; 1486     ; 0        ; 0        ; 0        ;
; UART_Transmitter:transmitter|done_shifting ; clk                                        ; 3        ; 28       ; 0        ; 0        ;
; clk                                        ; UART_Transmitter:transmitter|done_shifting ; 0        ; 0        ; 2        ; 0        ;
+--------------------------------------------+--------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 73    ; 73   ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 13    ; 13   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Sat Feb 25 15:51:06 2017
Info: Command: quartus_sta UART -c UART
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 1 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'UART.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name UART_Transmitter:transmitter|done_shifting UART_Transmitter:transmitter|done_shifting
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.921
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.921              -2.921 UART_Transmitter:transmitter|done_shifting 
    Info (332119):    -1.887            -129.035 clk 
Info (332146): Worst-case hold slack is -0.190
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.190              -0.422 clk 
    Info (332119):     2.425               0.000 UART_Transmitter:transmitter|done_shifting 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -94.000 clk 
    Info (332119):     0.368               0.000 UART_Transmitter:transmitter|done_shifting 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.652
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.652              -2.652 UART_Transmitter:transmitter|done_shifting 
    Info (332119):    -1.605            -108.024 clk 
Info (332146): Worst-case hold slack is -0.202
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.202              -0.441 clk 
    Info (332119):     2.296               0.000 UART_Transmitter:transmitter|done_shifting 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -94.000 clk 
    Info (332119):     0.412               0.000 UART_Transmitter:transmitter|done_shifting 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.496
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.496              -1.496 UART_Transmitter:transmitter|done_shifting 
    Info (332119):    -0.593             -33.887 clk 
Info (332146): Worst-case hold slack is -0.190
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.190              -0.510 clk 
    Info (332119):     1.600               0.000 UART_Transmitter:transmitter|done_shifting 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -99.832 clk 
    Info (332119):     0.396               0.000 UART_Transmitter:transmitter|done_shifting 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 511 megabytes
    Info: Processing ended: Sat Feb 25 15:51:08 2017
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


