`timescale 1ns / 1ps

module MUL_tb(
    );
    reg [7:0] a;
    reg [7:0] b;
    wire [15:0] y;
    MUL mul(
        .a(a),
        .b(b),
        .y(y)
    );

    initial begin
        //ab均为0的情况
        a=8'b0000_0000;
        b=8'b0000_0000;         //0
        //ab其中一个为0的情况
        #10 a=8'b0000_1111;
            b=8'b0000_0000;     //0
        #10 a=8'b1111_1111;
            b=8'b0000_0000;     //0
        //ab均非0
        #10 a=8'b0000_0011;
            b=8'b0000_0011;     //0000_0000_0000_1001
        #10 a=8'b0000_1111;
            b=8'b0000_1111;     //0000_0000_1110_0001
        #10 a=8'b0111_1111;
            b=8'b0111_1111;     //0011_1111_0000_0001
        #10 a=8'b1111_1111;
            b=8'b0000_0001;     //0000_0000_1111_1111
        #10 a=8'b1111_1100;
            b=8'b0000_0011;     //0000_0010_1111_0100
        #10 a=8'b1111_1111;
            b=8'b1111_1111;     //1111_1110_0000_0001
        #10 a=8'b0000_1111;
            b=8'b0000_0000;     //0
        #10 $finish;
    end
endmodule