## Procesador RV32I Monociclo ‚Äî SystemVerilog  
**Autores:** Jes√∫s David Villamil Angarita - Bernardo Casta√±o Silva - Alejandro Loaiza Palacios 
**Curso:** Arquitectura de Computadores  
**A√±o:** 2025  

---

# 1. Introducci√≥n

Este documento describe el desarrollo del procesador RV32I monociclo, incluyendo decisiones de dise√±o, problemas encontrados, soluciones aplicadas y pruebas realizadas.

---

#  2. Filosof√≠a del dise√±o

- Arquitectura monociclo  
- Todos los m√≥dulos son combinacionales excepto PC y memories  
- Dise√±o modular: cada componente tiene su propio testbench  

Ventajas: f√°cil depuraci√≥n, claridad.  
Desventajas: Realizar peque√±as adaptaciones para quartus para su funcionalidad total en la FPGA. 

---

# 3. M√≥dulos principales

## 3.1 Program Counter
- Registro s√≠ncrono  
- Next PC viene desde mux_pc

## 3.2 PC Adder
- Suma PC + 4  
- Combinacional

## 3.3 Instruction Memory
- Inicializada con archivo `.mif` por restricciones de Quartus  

## 3.4 Immediate Generator
- Soporta I, S, B, U y J  
- Hecho completamente con `assign` para evitar errores de Icarus

## 3.5 Registro (regunit)
- 32 registros  
- Lectura combinacional  
- Escritura s√≠ncrona  
- x0 siempre vale 0  

## 3.6 ALU
- ADD, SUB, AND, OR, XOR  
- SLL, SRL, SRA  
- SLT  

## 3.7 ALU Control
- Decodifica (ALUOp, funct3, funct7)  
- Necesario para R-type e I-type ALU ops  

## 3.8 Control Unit
- Decodifica opcode  
- Se√±ales: RegWrite, ALUSrc, MemRead, MemWrite, MemToReg, Branch, ALUOp  

## 3.9 Branch Unit
- Comparaciones seg√∫n funct3  
- Calcula branch_target = pc + imm  

## 3.10 Data Memory
- Lectura combinacional  
- Escritura s√≠ncrona  
- Inicializada con `.mif`  

## 3.11 Multiplexores
- ALU A: rs1 vs PC  
- ALU B: rs2 vs Imm  
- WB: ALU vs MEM vs PC+4  
- PCSrc: PC+4 vs branch vs jump  

---

# 4. Pruebas realizadas

Se hicieron testbenches para:

- ALU  
- ALU Control  
- ImmGen  
- Branch Unit  
- MUXes  
- Memories  
- PC y PC Adder  
- CPU completa  

Se verificaron:
- Casos de borde  
- Instrucciones reales  
- Saltos y branches  
- Se√±ales en WaveTrace  

---

# üõ† 6. Problemas encontrados y soluciones

## ‚ùå Error: constant selects in always_*
   Soluci√≥n: usar `assign`.

## ‚ùå Quartus no acepta $readmemh
   Soluci√≥n: usar `(* ram_init_file = "archivo.mif" *)`.

## ‚ùå Loop combinacional en PCSrc
   Soluci√≥n: defaults claros + always_comb bien estructurado.

## ‚ùå Se√±ales no llegaban a FPGA
   Se cre√≥ wrapper `fpga_top`.

---

# üü¶ 7. FPGA (DE1-SoC)

- PC mostrado en LEDs  
- Instrucci√≥n mostrada en HEX0‚ÄìHEX5   

---

# 8. Mejoras futuras

- Pipeline (5 etapas)  
- Manejo de hazards  
- Caches  
- CSR + interrupciones  
- RV32M  

---

# 9. Conclusi√≥n

El procesador RV32I fue implementado completamente, probado por simulaci√≥n y funcional en FPGA. El dise√±o modular permiti√≥ depuraci√≥n clara y correcta integraci√≥n final.
