TimeQuest Timing Analyzer report for Ozy_Janus
Mon Sep 15 19:09:41 2014
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'n/a'
 13. Slow Model Setup: 'cm3|altpll_component|pll|clk[0]'
 14. Slow Model Setup: 'clk_lrclk_gen:clrgen|BCLK'
 15. Slow Model Setup: 'IF_clk'
 16. Slow Model Setup: 'I2C_monitor:I2C_inst|deglitch:deglitch_scl|out'
 17. Slow Model Setup: 'iambic_clk'
 18. Slow Model Setup: 'C5'
 19. Slow Model Setup: 'I2C_monitor:I2C_inst|deglitch:deglitch_sda|out'
 20. Slow Model Setup: 'pro_clock'
 21. Slow Model Setup: 'sidetone2:sidetone_inst|sidetone_clock'
 22. Slow Model Setup: 'cm3|altpll_component|pll|clk[1]'
 23. Slow Model Setup: 'SPI_SCK'
 24. Slow Model Hold: 'C5'
 25. Slow Model Hold: 'I2C_monitor:I2C_inst|deglitch:deglitch_scl|out'
 26. Slow Model Hold: 'IF_clk'
 27. Slow Model Hold: 'SPI_SCK'
 28. Slow Model Hold: 'clk_lrclk_gen:clrgen|BCLK'
 29. Slow Model Hold: 'cm3|altpll_component|pll|clk[0]'
 30. Slow Model Hold: 'iambic_clk'
 31. Slow Model Hold: 'pro_clock'
 32. Slow Model Hold: 'cm3|altpll_component|pll|clk[1]'
 33. Slow Model Hold: 'sidetone2:sidetone_inst|sidetone_clock'
 34. Slow Model Hold: 'I2C_monitor:I2C_inst|deglitch:deglitch_sda|out'
 35. Slow Model Hold: 'n/a'
 36. Slow Model Recovery: 'I2C_monitor:I2C_inst|deglitch:deglitch_sda|out'
 37. Slow Model Removal: 'I2C_monitor:I2C_inst|deglitch:deglitch_sda|out'
 38. Slow Model Minimum Pulse Width: 'cm3|altpll_component|pll|clk[0]'
 39. Slow Model Minimum Pulse Width: 'IF_clk'
 40. Slow Model Minimum Pulse Width: 'sidetone2:sidetone_inst|sidetone_clock'
 41. Slow Model Minimum Pulse Width: 'I2C_monitor:I2C_inst|deglitch:deglitch_scl|out'
 42. Slow Model Minimum Pulse Width: 'I2C_monitor:I2C_inst|deglitch:deglitch_sda|out'
 43. Slow Model Minimum Pulse Width: 'cm3|altpll_component|pll|clk[1]'
 44. Slow Model Minimum Pulse Width: 'C5'
 45. Slow Model Minimum Pulse Width: 'SPI_SCK'
 46. Slow Model Minimum Pulse Width: 'clk_lrclk_gen:clrgen|BCLK'
 47. Slow Model Minimum Pulse Width: 'pro_clock'
 48. Slow Model Minimum Pulse Width: 'iambic_clk'
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Propagation Delay
 54. Minimum Propagation Delay
 55. Output Enable Times
 56. Minimum Output Enable Times
 57. Output Disable Times
 58. Minimum Output Disable Times
 59. Fast Model Setup Summary
 60. Fast Model Hold Summary
 61. Fast Model Recovery Summary
 62. Fast Model Removal Summary
 63. Fast Model Minimum Pulse Width Summary
 64. Fast Model Setup: 'C5'
 65. Fast Model Setup: 'clk_lrclk_gen:clrgen|BCLK'
 66. Fast Model Setup: 'n/a'
 67. Fast Model Setup: 'IF_clk'
 68. Fast Model Setup: 'cm3|altpll_component|pll|clk[0]'
 69. Fast Model Setup: 'I2C_monitor:I2C_inst|deglitch:deglitch_scl|out'
 70. Fast Model Setup: 'I2C_monitor:I2C_inst|deglitch:deglitch_sda|out'
 71. Fast Model Setup: 'pro_clock'
 72. Fast Model Setup: 'sidetone2:sidetone_inst|sidetone_clock'
 73. Fast Model Setup: 'cm3|altpll_component|pll|clk[1]'
 74. Fast Model Setup: 'SPI_SCK'
 75. Fast Model Setup: 'iambic_clk'
 76. Fast Model Hold: 'IF_clk'
 77. Fast Model Hold: 'C5'
 78. Fast Model Hold: 'I2C_monitor:I2C_inst|deglitch:deglitch_scl|out'
 79. Fast Model Hold: 'SPI_SCK'
 80. Fast Model Hold: 'clk_lrclk_gen:clrgen|BCLK'
 81. Fast Model Hold: 'cm3|altpll_component|pll|clk[0]'
 82. Fast Model Hold: 'iambic_clk'
 83. Fast Model Hold: 'pro_clock'
 84. Fast Model Hold: 'cm3|altpll_component|pll|clk[1]'
 85. Fast Model Hold: 'sidetone2:sidetone_inst|sidetone_clock'
 86. Fast Model Hold: 'I2C_monitor:I2C_inst|deglitch:deglitch_sda|out'
 87. Fast Model Hold: 'n/a'
 88. Fast Model Recovery: 'I2C_monitor:I2C_inst|deglitch:deglitch_sda|out'
 89. Fast Model Removal: 'I2C_monitor:I2C_inst|deglitch:deglitch_sda|out'
 90. Fast Model Minimum Pulse Width: 'cm3|altpll_component|pll|clk[0]'
 91. Fast Model Minimum Pulse Width: 'IF_clk'
 92. Fast Model Minimum Pulse Width: 'sidetone2:sidetone_inst|sidetone_clock'
 93. Fast Model Minimum Pulse Width: 'I2C_monitor:I2C_inst|deglitch:deglitch_scl|out'
 94. Fast Model Minimum Pulse Width: 'I2C_monitor:I2C_inst|deglitch:deglitch_sda|out'
 95. Fast Model Minimum Pulse Width: 'cm3|altpll_component|pll|clk[1]'
 96. Fast Model Minimum Pulse Width: 'C5'
 97. Fast Model Minimum Pulse Width: 'SPI_SCK'
 98. Fast Model Minimum Pulse Width: 'clk_lrclk_gen:clrgen|BCLK'
 99. Fast Model Minimum Pulse Width: 'pro_clock'
100. Fast Model Minimum Pulse Width: 'iambic_clk'
101. Setup Times
102. Hold Times
103. Clock to Output Times
104. Minimum Clock to Output Times
105. Propagation Delay
106. Minimum Propagation Delay
107. Output Enable Times
108. Minimum Output Enable Times
109. Output Disable Times
110. Minimum Output Disable Times
111. Multicorner Timing Analysis Summary
112. Setup Times
113. Hold Times
114. Clock to Output Times
115. Minimum Clock to Output Times
116. Progagation Delay
117. Minimum Progagation Delay
118. Setup Transfers
119. Hold Transfers
120. Recovery Transfers
121. Removal Transfers
122. Report TCCS
123. Report RSKM
124. Unconstrained Paths
125. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; Ozy_Janus                                          ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C8Q208C8                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; Ozy_Janus.sdc ; OK     ; Mon Sep 15 19:09:37 2014 ;
+---------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                         ;
+------------------------------------------------+-----------+-----------+------------+-------+-----------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------------------------------+-----------------------------------+----------------------------------------------------+
; Clock Name                                     ; Type      ; Period    ; Frequency  ; Rise  ; Fall      ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master                          ; Source                            ; Targets                                            ;
+------------------------------------------------+-----------+-----------+------------+-------+-----------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------------------------------+-----------------------------------+----------------------------------------------------+
; C5                                             ; Base      ; 81.380    ; 12.29 MHz  ; 0.000 ; 40.690    ;            ;           ;             ;       ;        ;           ;            ;          ;                                 ;                                   ; { C5 }                                             ;
; clk_lrclk_gen:clrgen|BCLK                      ; Generated ; 833.320   ; 1.2 MHz    ; 0.000 ; 416.660   ;            ; 40        ; 1           ;       ;        ;           ;            ; false    ; IF_clk                          ; IF_clk                            ; { clk_lrclk_gen:clrgen|BCLK }                      ;
; cm3|altpll_component|pll|clk[0]                ; Generated ; 6.944     ; 144.01 MHz ; 0.000 ; 3.472     ; 50.00      ; 1         ; 3           ;       ;        ;           ;            ; false    ; IF_clk                          ; cm3|altpll_component|pll|inclk[0] ; { cm3|altpll_component|pll|clk[0] }                ;
; cm3|altpll_component|pll|clk[1]                ; Generated ; 52.082    ; 19.2 MHz   ; 0.000 ; 26.041    ; 50.00      ; 5         ; 2           ;       ;        ;           ;            ; false    ; IF_clk                          ; cm3|altpll_component|pll|inclk[0] ; { cm3|altpll_component|pll|clk[1] }                ;
; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Generated ; 20.833    ; 48.0 MHz   ; 0.000 ; 10.416    ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; IF_clk                          ; IF_clk                            ; { I2C_monitor:I2C_inst|deglitch:deglitch_scl|out } ;
; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; Generated ; 20.833    ; 48.0 MHz   ; 0.000 ; 10.416    ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; IF_clk                          ; IF_clk                            ; { I2C_monitor:I2C_inst|deglitch:deglitch_sda|out } ;
; iambic_clk                                     ; Generated ; 33332.800 ; 0.03 MHz   ; 0.000 ; 16666.400 ;            ; 640       ; 1           ;       ;        ;           ;            ; false    ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1]   ; { iambic_clk }                                     ;
; IF_clk                                         ; Base      ; 20.833    ; 48.0 MHz   ; 0.000 ; 10.416    ;            ;           ;             ;       ;        ;           ;            ;          ;                                 ;                                   ; { IF_clk }                                         ;
; pro_clock                                      ; Generated ; 10416.500 ; 0.1 MHz    ; 0.000 ; 5208.250  ;            ; 200       ; 1           ;       ;        ;           ;            ; false    ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1]   ; { pro_clock }                                      ;
; sidetone2:sidetone_inst|sidetone_clock         ; Generated ; 20.833    ; 48.0 MHz   ; 0.000 ; 10.416    ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; IF_clk                          ; IF_clk                            ; { sidetone2:sidetone_inst|sidetone_clock }         ;
; SPI_SCK                                        ; Base      ; 81.380    ; 12.29 MHz  ; 0.000 ; 40.690    ;            ;           ;             ;       ;        ;           ;            ;          ;                                 ;                                   ; { SPI_SCK }                                        ;
+------------------------------------------------+-----------+-----------+------------+-------+-----------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------------------------------+-----------------------------------+----------------------------------------------------+


+--------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                              ;
+------------+-----------------+------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                     ; Note ;
+------------+-----------------+------------------------------------------------+------+
; 50.14 MHz  ; 50.14 MHz       ; IF_clk                                         ;      ;
; 68.56 MHz  ; 68.56 MHz       ; iambic_clk                                     ;      ;
; 68.85 MHz  ; 68.85 MHz       ; pro_clock                                      ;      ;
; 100.93 MHz ; 100.93 MHz      ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ;      ;
; 116.73 MHz ; 116.73 MHz      ; cm3|altpll_component|pll|clk[1]                ;      ;
; 119.08 MHz ; 119.08 MHz      ; C5                                             ;      ;
; 160.57 MHz ; 160.57 MHz      ; sidetone2:sidetone_inst|sidetone_clock         ;      ;
; 169.23 MHz ; 169.23 MHz      ; SPI_SCK                                        ;      ;
; 180.28 MHz ; 180.28 MHz      ; cm3|altpll_component|pll|clk[0]                ;      ;
; 197.28 MHz ; 197.28 MHz      ; clk_lrclk_gen:clrgen|BCLK                      ;      ;
; 252.91 MHz ; 252.91 MHz      ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ;      ;
+------------+-----------------+------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------------+
; Slow Model Setup Summary                                                ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; n/a                                            ; 1.180  ; 0.000         ;
; cm3|altpll_component|pll|clk[0]                ; 1.192  ; 0.000         ;
; clk_lrclk_gen:clrgen|BCLK                      ; 1.531  ; 0.000         ;
; IF_clk                                         ; 2.498  ; 0.000         ;
; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 2.866  ; 0.000         ;
; iambic_clk                                     ; 3.514  ; 0.000         ;
; C5                                             ; 4.470  ; 0.000         ;
; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; 7.650  ; 0.000         ;
; pro_clock                                      ; 9.469  ; 0.000         ;
; sidetone2:sidetone_inst|sidetone_clock         ; 14.605 ; 0.000         ;
; cm3|altpll_component|pll|clk[1]                ; 43.515 ; 0.000         ;
; SPI_SCK                                        ; 75.471 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Slow Model Hold Summary                                                ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; C5                                             ; 0.499 ; 0.000         ;
; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.499 ; 0.000         ;
; IF_clk                                         ; 0.499 ; 0.000         ;
; SPI_SCK                                        ; 0.499 ; 0.000         ;
; clk_lrclk_gen:clrgen|BCLK                      ; 0.499 ; 0.000         ;
; cm3|altpll_component|pll|clk[0]                ; 0.499 ; 0.000         ;
; iambic_clk                                     ; 0.499 ; 0.000         ;
; pro_clock                                      ; 0.499 ; 0.000         ;
; cm3|altpll_component|pll|clk[1]                ; 0.599 ; 0.000         ;
; sidetone2:sidetone_inst|sidetone_clock         ; 1.483 ; 0.000         ;
; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; 2.500 ; 0.000         ;
; n/a                                            ; 8.050 ; 0.000         ;
+------------------------------------------------+-------+---------------+


+------------------------------------------------------------------------+
; Slow Model Recovery Summary                                            ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; 7.607 ; 0.000         ;
+------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------+
; Slow Model Removal Summary                                              ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; 12.960 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                     ;
+------------------------------------------------+-----------+---------------+
; Clock                                          ; Slack     ; End Point TNS ;
+------------------------------------------------+-----------+---------------+
; cm3|altpll_component|pll|clk[0]                ; 2.230     ; 0.000         ;
; IF_clk                                         ; 7.349     ; 0.000         ;
; sidetone2:sidetone_inst|sidetone_clock         ; 7.639     ; 0.000         ;
; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 9.174     ; 0.000         ;
; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; 9.174     ; 0.000         ;
; cm3|altpll_component|pll|clk[1]                ; 24.799    ; 0.000         ;
; C5                                             ; 39.448    ; 0.000         ;
; SPI_SCK                                        ; 39.448    ; 0.000         ;
; clk_lrclk_gen:clrgen|BCLK                      ; 415.418   ; 0.000         ;
; pro_clock                                      ; 5205.473  ; 0.000         ;
; iambic_clk                                     ; 16665.158 ; 0.000         ;
+------------------------------------------------+-----------+---------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'n/a'                                                                                          ;
+-------+-----------------------+------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------+--------------+-------------+--------------+------------+------------+
; 1.180 ; async_usb:usb1|ep_sel ; FX2_FD[10] ; IF_clk       ; n/a         ; 12.000       ; -2.841     ; 7.979      ;
; 1.244 ; async_usb:usb1|SLEN   ; FX2_FD[15] ; IF_clk       ; n/a         ; 12.000       ; -2.841     ; 7.915      ;
; 1.271 ; async_usb:usb1|SLEN   ; FX2_FD[12] ; IF_clk       ; n/a         ; 12.000       ; -2.841     ; 7.888      ;
; 1.456 ; async_usb:usb1|SLEN   ; FX2_FD[13] ; IF_clk       ; n/a         ; 12.000       ; -2.841     ; 7.703      ;
; 1.523 ; async_usb:usb1|SLEN   ; FX2_FD[14] ; IF_clk       ; n/a         ; 12.000       ; -2.841     ; 7.636      ;
; 1.660 ; async_usb:usb1|SLEN   ; FX2_FD[10] ; IF_clk       ; n/a         ; 12.000       ; -2.841     ; 7.499      ;
; 1.666 ; FIFO:TXF|q[8]         ; FX2_FD[0]  ; IF_clk       ; n/a         ; 12.000       ; -2.857     ; 7.477      ;
; 1.669 ; async_usb:usb1|ep_sel ; FX2_FD[15] ; IF_clk       ; n/a         ; 12.000       ; -2.841     ; 7.490      ;
; 1.696 ; async_usb:usb1|ep_sel ; FX2_FD[12] ; IF_clk       ; n/a         ; 12.000       ; -2.841     ; 7.463      ;
; 1.747 ; IF_conf[1]            ; C48_clk    ; IF_clk       ; n/a         ; 10.000       ; -2.868     ; 5.385      ;
; 1.785 ; async_usb:usb1|ep_sel ; FX2_FD[8]  ; IF_clk       ; n/a         ; 12.000       ; -2.841     ; 7.374      ;
; 1.823 ; async_usb:usb1|SLEN   ; FX2_FD[8]  ; IF_clk       ; n/a         ; 12.000       ; -2.841     ; 7.336      ;
; 1.841 ; async_usb:usb1|ep_sel ; FX2_FD[11] ; IF_clk       ; n/a         ; 12.000       ; -2.841     ; 7.318      ;
; 1.873 ; async_usb:usb1|ep_sel ; FX2_FD[9]  ; IF_clk       ; n/a         ; 12.000       ; -2.841     ; 7.286      ;
; 1.878 ; async_usb:usb1|ep_sel ; FX2_FD[13] ; IF_clk       ; n/a         ; 12.000       ; -2.841     ; 7.281      ;
; 1.940 ; async_usb:usb1|ep_sel ; FX2_FD[14] ; IF_clk       ; n/a         ; 12.000       ; -2.841     ; 7.219      ;
; 1.956 ; async_usb:usb1|ep_sel ; FX2_FD[0]  ; IF_clk       ; n/a         ; 12.000       ; -2.841     ; 7.203      ;
; 2.004 ; FIFO:SPF|q[2]         ; FX2_FD[10] ; IF_clk       ; n/a         ; 12.000       ; -2.833     ; 7.163      ;
; 2.004 ; FIFO:SPF|q[7]         ; FX2_FD[15] ; IF_clk       ; n/a         ; 12.000       ; -2.833     ; 7.163      ;
; 2.009 ; FIFO:TXF|q[6]         ; FX2_FD[14] ; IF_clk       ; n/a         ; 12.000       ; -2.833     ; 7.158      ;
; 2.012 ; async_usb:usb1|SLEN   ; FX2_FD[0]  ; IF_clk       ; n/a         ; 12.000       ; -2.841     ; 7.147      ;
; 2.020 ; FIFO:SPF|q[4]         ; FX2_FD[12] ; IF_clk       ; n/a         ; 12.000       ; -2.833     ; 7.147      ;
; 2.034 ; async_usb:usb1|ep_sel ; FX2_FD[2]  ; IF_clk       ; n/a         ; 12.000       ; -2.841     ; 7.125      ;
; 2.041 ; async_usb:usb1|ep_sel ; FX2_FD[1]  ; IF_clk       ; n/a         ; 12.000       ; -2.841     ; 7.118      ;
; 2.042 ; async_usb:usb1|ep_sel ; FX2_FD[4]  ; IF_clk       ; n/a         ; 12.000       ; -2.841     ; 7.117      ;
; 2.077 ; async_usb:usb1|SLEN   ; FX2_FD[2]  ; IF_clk       ; n/a         ; 12.000       ; -2.841     ; 7.082      ;
; 2.079 ; async_usb:usb1|SLEN   ; FX2_FD[9]  ; IF_clk       ; n/a         ; 12.000       ; -2.841     ; 7.080      ;
; 2.079 ; async_usb:usb1|SLEN   ; FX2_FD[4]  ; IF_clk       ; n/a         ; 12.000       ; -2.841     ; 7.080      ;
; 2.094 ; async_usb:usb1|SLEN   ; FX2_FD[1]  ; IF_clk       ; n/a         ; 12.000       ; -2.841     ; 7.065      ;
; 2.198 ; async_usb:usb1|ep_sel ; FX2_FD[3]  ; IF_clk       ; n/a         ; 12.000       ; -2.841     ; 6.961      ;
; 2.205 ; FIFO:SPF|q[5]         ; FX2_FD[13] ; IF_clk       ; n/a         ; 12.000       ; -2.833     ; 6.962      ;
; 2.210 ; FIFO:TXF|q[1]         ; FX2_FD[9]  ; IF_clk       ; n/a         ; 12.000       ; -2.823     ; 6.967      ;
; 2.237 ; async_usb:usb1|SLEN   ; FX2_FD[3]  ; IF_clk       ; n/a         ; 12.000       ; -2.841     ; 6.922      ;
; 2.241 ; FIFO:TXF|q[0]         ; FX2_FD[8]  ; IF_clk       ; n/a         ; 12.000       ; -2.848     ; 6.911      ;
; 2.317 ; async_usb:usb1|ep_sel ; FX2_FD[7]  ; IF_clk       ; n/a         ; 12.000       ; -2.841     ; 6.842      ;
; 2.325 ; async_usb:usb1|SLEN   ; FX2_FD[11] ; IF_clk       ; n/a         ; 12.000       ; -2.841     ; 6.834      ;
; 2.366 ; async_usb:usb1|SLEN   ; FX2_FD[7]  ; IF_clk       ; n/a         ; 12.000       ; -2.841     ; 6.793      ;
; 2.371 ; async_usb:usb1|ep_sel ; FX2_FD[6]  ; IF_clk       ; n/a         ; 12.000       ; -2.841     ; 6.788      ;
; 2.383 ; async_usb:usb1|ep_sel ; FX2_FD[5]  ; IF_clk       ; n/a         ; 12.000       ; -2.841     ; 6.776      ;
; 2.393 ; FIFO:SPF|q[1]         ; FX2_FD[9]  ; IF_clk       ; n/a         ; 12.000       ; -2.822     ; 6.785      ;
; 2.402 ; C5                    ; C6         ; C5           ; n/a         ; 10.000       ; 0.000      ; 7.598      ;
; 2.402 ; C5                    ; C6         ; C5           ; n/a         ; 10.000       ; 0.000      ; 7.598      ;
; 2.404 ; async_usb:usb1|SLEN   ; FX2_FD[6]  ; IF_clk       ; n/a         ; 12.000       ; -2.841     ; 6.755      ;
; 2.413 ; async_usb:usb1|SLEN   ; FX2_FD[5]  ; IF_clk       ; n/a         ; 12.000       ; -2.841     ; 6.746      ;
; 2.493 ; FIFO:TXF|q[10]        ; FX2_FD[2]  ; IF_clk       ; n/a         ; 12.000       ; -2.848     ; 6.659      ;
; 2.497 ; FIFO:TXF|q[12]        ; FX2_FD[4]  ; IF_clk       ; n/a         ; 12.000       ; -2.848     ; 6.655      ;
; 2.505 ; FIFO:SPF|q[9]         ; FX2_FD[1]  ; IF_clk       ; n/a         ; 12.000       ; -2.848     ; 6.647      ;
; 2.515 ; FIFO:TXF|q[14]        ; FX2_FD[6]  ; IF_clk       ; n/a         ; 12.000       ; -2.847     ; 6.638      ;
; 2.656 ; FIFO:TXF|q[11]        ; FX2_FD[3]  ; IF_clk       ; n/a         ; 12.000       ; -2.848     ; 6.496      ;
; 2.704 ; FIFO:TXF|q[2]         ; FX2_FD[10] ; IF_clk       ; n/a         ; 12.000       ; -2.833     ; 6.463      ;
; 2.708 ; FIFO:SPF|q[3]         ; FX2_FD[11] ; IF_clk       ; n/a         ; 12.000       ; -2.833     ; 6.459      ;
; 2.715 ; FIFO:TXF|q[7]         ; FX2_FD[15] ; IF_clk       ; n/a         ; 12.000       ; -2.833     ; 6.452      ;
; 2.742 ; FIFO:TXF|q[4]         ; FX2_FD[12] ; IF_clk       ; n/a         ; 12.000       ; -2.833     ; 6.425      ;
; 2.779 ; FIFO:TXF|q[15]        ; FX2_FD[7]  ; IF_clk       ; n/a         ; 12.000       ; -2.848     ; 6.373      ;
; 2.835 ; FIFO:TXF|q[13]        ; FX2_FD[5]  ; IF_clk       ; n/a         ; 12.000       ; -2.848     ; 6.317      ;
; 2.909 ; FIFO:SPF|q[0]         ; FX2_FD[8]  ; IF_clk       ; n/a         ; 12.000       ; -2.848     ; 6.243      ;
; 2.924 ; FIFO:TXF|q[5]         ; FX2_FD[13] ; IF_clk       ; n/a         ; 12.000       ; -2.833     ; 6.243      ;
; 2.950 ; SDOBACK               ; FX2_PE1    ; IF_clk       ; n/a         ; 11.000       ; 0.000      ; 7.050      ;
; 2.990 ; FIFO:SPF|q[6]         ; FX2_FD[14] ; IF_clk       ; n/a         ; 12.000       ; -2.833     ; 6.177      ;
; 3.006 ; IF_clk                ; C48_clk    ; IF_clk       ; n/a         ; 10.000       ; 0.000      ; 6.994      ;
; 3.006 ; IF_clk                ; C48_clk    ; IF_clk       ; n/a         ; 10.000       ; 0.000      ; 6.994      ;
; 3.086 ; FIFO:SPF|q[8]         ; FX2_FD[0]  ; IF_clk       ; n/a         ; 12.000       ; -2.848     ; 6.066      ;
; 3.160 ; FIFO:SPF|q[10]        ; FX2_FD[2]  ; IF_clk       ; n/a         ; 12.000       ; -2.848     ; 5.992      ;
; 3.165 ; FIFO:SPF|q[12]        ; FX2_FD[4]  ; IF_clk       ; n/a         ; 12.000       ; -2.848     ; 5.987      ;
; 3.170 ; FIFO:TXF|q[9]         ; FX2_FD[1]  ; IF_clk       ; n/a         ; 12.000       ; -2.848     ; 5.982      ;
; 3.323 ; FIFO:SPF|q[11]        ; FX2_FD[3]  ; IF_clk       ; n/a         ; 12.000       ; -2.848     ; 5.829      ;
; 3.366 ; FIFO:TXF|q[3]         ; FX2_FD[11] ; IF_clk       ; n/a         ; 12.000       ; -2.833     ; 5.801      ;
; 3.445 ; FIFO:SPF|q[15]        ; FX2_FD[7]  ; IF_clk       ; n/a         ; 12.000       ; -2.848     ; 5.707      ;
; 3.491 ; FIFO:SPF|q[14]        ; FX2_FD[6]  ; IF_clk       ; n/a         ; 12.000       ; -2.848     ; 5.661      ;
; 3.501 ; FIFO:SPF|q[13]        ; FX2_FD[5]  ; IF_clk       ; n/a         ; 12.000       ; -2.848     ; 5.651      ;
+-------+-----------------------+------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'cm3|altpll_component|pll|clk[0]'                                                                                                                                                                                                            ;
+-------+------------------------------------------------------------------------------------------------------------------------+-------------------------------------+--------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                              ; To Node                             ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------+-------------------------------------+--------------+---------------------------------+--------------+------------+------------+
; 1.192 ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[11] ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[31] ; pro_clock    ; cm3|altpll_component|pll|clk[0] ; 18.000       ; -2.743     ; 14.105     ;
; 1.241 ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[9]  ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[31] ; pro_clock    ; cm3|altpll_component|pll|clk[0] ; 18.000       ; -2.743     ; 14.056     ;
; 1.244 ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[14] ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[31] ; pro_clock    ; cm3|altpll_component|pll|clk[0] ; 18.000       ; -2.743     ; 14.053     ;
; 1.270 ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[13] ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[31] ; pro_clock    ; cm3|altpll_component|pll|clk[0] ; 18.000       ; -2.743     ; 14.027     ;
; 1.284 ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[12] ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[31] ; pro_clock    ; cm3|altpll_component|pll|clk[0] ; 18.000       ; -2.743     ; 14.013     ;
; 1.287 ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[10] ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[31] ; pro_clock    ; cm3|altpll_component|pll|clk[0] ; 18.000       ; -2.743     ; 14.010     ;
; 1.390 ; IF_Drive_Level[0]                                                                                                      ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[31] ; IF_clk       ; cm3|altpll_component|pll|clk[0] ; 16.000       ; -3.150     ; 11.500     ;
; 1.390 ; IF_Drive_Level[1]                                                                                                      ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[31] ; IF_clk       ; cm3|altpll_component|pll|clk[0] ; 16.000       ; -3.150     ; 11.500     ;
; 1.390 ; IF_Drive_Level[2]                                                                                                      ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[31] ; IF_clk       ; cm3|altpll_component|pll|clk[0] ; 16.000       ; -3.150     ; 11.500     ;
; 1.390 ; IF_Drive_Level[3]                                                                                                      ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[31] ; IF_clk       ; cm3|altpll_component|pll|clk[0] ; 16.000       ; -3.150     ; 11.500     ;
; 1.390 ; IF_Drive_Level[4]                                                                                                      ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[31] ; IF_clk       ; cm3|altpll_component|pll|clk[0] ; 16.000       ; -3.150     ; 11.500     ;
; 1.390 ; IF_Drive_Level[5]                                                                                                      ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[31] ; IF_clk       ; cm3|altpll_component|pll|clk[0] ; 16.000       ; -3.150     ; 11.500     ;
; 1.390 ; IF_Drive_Level[6]                                                                                                      ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[31] ; IF_clk       ; cm3|altpll_component|pll|clk[0] ; 16.000       ; -3.150     ; 11.500     ;
; 1.390 ; IF_Drive_Level[7]                                                                                                      ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[31] ; IF_clk       ; cm3|altpll_component|pll|clk[0] ; 16.000       ; -3.150     ; 11.500     ;
; 1.569 ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[6]  ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[31] ; pro_clock    ; cm3|altpll_component|pll|clk[0] ; 18.000       ; -2.740     ; 13.731     ;
; 1.605 ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[0]  ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[31] ; pro_clock    ; cm3|altpll_component|pll|clk[0] ; 18.000       ; -2.740     ; 13.695     ;
; 1.605 ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[8]  ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[31] ; pro_clock    ; cm3|altpll_component|pll|clk[0] ; 18.000       ; -2.740     ; 13.695     ;
; 1.621 ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[15] ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[31] ; pro_clock    ; cm3|altpll_component|pll|clk[0] ; 18.000       ; -2.743     ; 13.676     ;
; 1.635 ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[4]  ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[31] ; pro_clock    ; cm3|altpll_component|pll|clk[0] ; 18.000       ; -2.740     ; 13.665     ;
; 1.636 ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[5]  ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[31] ; pro_clock    ; cm3|altpll_component|pll|clk[0] ; 18.000       ; -2.740     ; 13.664     ;
; 1.639 ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[7]  ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[31] ; pro_clock    ; cm3|altpll_component|pll|clk[0] ; 18.000       ; -2.740     ; 13.661     ;
; 1.647 ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[3]  ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[31] ; pro_clock    ; cm3|altpll_component|pll|clk[0] ; 18.000       ; -2.740     ; 13.653     ;
; 1.654 ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[1]  ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[31] ; pro_clock    ; cm3|altpll_component|pll|clk[0] ; 18.000       ; -2.740     ; 13.646     ;
; 1.664 ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[2]  ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[31] ; pro_clock    ; cm3|altpll_component|pll|clk[0] ; 18.000       ; -2.740     ; 13.636     ;
; 1.712 ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[11] ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[30] ; pro_clock    ; cm3|altpll_component|pll|clk[0] ; 18.000       ; -2.743     ; 13.585     ;
; 1.761 ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[9]  ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[30] ; pro_clock    ; cm3|altpll_component|pll|clk[0] ; 18.000       ; -2.743     ; 13.536     ;
; 1.764 ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[14] ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[30] ; pro_clock    ; cm3|altpll_component|pll|clk[0] ; 18.000       ; -2.743     ; 13.533     ;
; 1.790 ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[13] ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[30] ; pro_clock    ; cm3|altpll_component|pll|clk[0] ; 18.000       ; -2.743     ; 13.507     ;
; 1.801 ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[11] ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[29] ; pro_clock    ; cm3|altpll_component|pll|clk[0] ; 18.000       ; -2.743     ; 13.496     ;
; 1.804 ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[12] ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[30] ; pro_clock    ; cm3|altpll_component|pll|clk[0] ; 18.000       ; -2.743     ; 13.493     ;
; 1.807 ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[10] ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[30] ; pro_clock    ; cm3|altpll_component|pll|clk[0] ; 18.000       ; -2.743     ; 13.490     ;
; 1.850 ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[9]  ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[29] ; pro_clock    ; cm3|altpll_component|pll|clk[0] ; 18.000       ; -2.743     ; 13.447     ;
; 1.853 ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[14] ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[29] ; pro_clock    ; cm3|altpll_component|pll|clk[0] ; 18.000       ; -2.743     ; 13.444     ;
; 1.856 ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[11] ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[26] ; pro_clock    ; cm3|altpll_component|pll|clk[0] ; 18.000       ; -2.743     ; 13.441     ;
; 1.879 ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[13] ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[29] ; pro_clock    ; cm3|altpll_component|pll|clk[0] ; 18.000       ; -2.743     ; 13.418     ;
; 1.891 ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[11] ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[28] ; pro_clock    ; cm3|altpll_component|pll|clk[0] ; 18.000       ; -2.743     ; 13.406     ;
; 1.893 ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[12] ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[29] ; pro_clock    ; cm3|altpll_component|pll|clk[0] ; 18.000       ; -2.743     ; 13.404     ;
; 1.896 ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[10] ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[29] ; pro_clock    ; cm3|altpll_component|pll|clk[0] ; 18.000       ; -2.743     ; 13.401     ;
; 1.905 ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[9]  ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[26] ; pro_clock    ; cm3|altpll_component|pll|clk[0] ; 18.000       ; -2.743     ; 13.392     ;
; 1.908 ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[14] ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[26] ; pro_clock    ; cm3|altpll_component|pll|clk[0] ; 18.000       ; -2.743     ; 13.389     ;
; 1.910 ; IF_Drive_Level[0]                                                                                                      ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[30] ; IF_clk       ; cm3|altpll_component|pll|clk[0] ; 16.000       ; -3.150     ; 10.980     ;
; 1.910 ; IF_Drive_Level[1]                                                                                                      ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[30] ; IF_clk       ; cm3|altpll_component|pll|clk[0] ; 16.000       ; -3.150     ; 10.980     ;
; 1.910 ; IF_Drive_Level[2]                                                                                                      ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[30] ; IF_clk       ; cm3|altpll_component|pll|clk[0] ; 16.000       ; -3.150     ; 10.980     ;
; 1.910 ; IF_Drive_Level[3]                                                                                                      ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[30] ; IF_clk       ; cm3|altpll_component|pll|clk[0] ; 16.000       ; -3.150     ; 10.980     ;
; 1.910 ; IF_Drive_Level[4]                                                                                                      ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[30] ; IF_clk       ; cm3|altpll_component|pll|clk[0] ; 16.000       ; -3.150     ; 10.980     ;
; 1.910 ; IF_Drive_Level[5]                                                                                                      ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[30] ; IF_clk       ; cm3|altpll_component|pll|clk[0] ; 16.000       ; -3.150     ; 10.980     ;
; 1.910 ; IF_Drive_Level[6]                                                                                                      ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[30] ; IF_clk       ; cm3|altpll_component|pll|clk[0] ; 16.000       ; -3.150     ; 10.980     ;
; 1.910 ; IF_Drive_Level[7]                                                                                                      ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[30] ; IF_clk       ; cm3|altpll_component|pll|clk[0] ; 16.000       ; -3.150     ; 10.980     ;
; 1.934 ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[13] ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[26] ; pro_clock    ; cm3|altpll_component|pll|clk[0] ; 18.000       ; -2.743     ; 13.363     ;
; 1.940 ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[9]  ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[28] ; pro_clock    ; cm3|altpll_component|pll|clk[0] ; 18.000       ; -2.743     ; 13.357     ;
; 1.943 ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[14] ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[28] ; pro_clock    ; cm3|altpll_component|pll|clk[0] ; 18.000       ; -2.743     ; 13.354     ;
; 1.948 ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[12] ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[26] ; pro_clock    ; cm3|altpll_component|pll|clk[0] ; 18.000       ; -2.743     ; 13.349     ;
; 1.951 ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[10] ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[26] ; pro_clock    ; cm3|altpll_component|pll|clk[0] ; 18.000       ; -2.743     ; 13.346     ;
; 1.969 ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[13] ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[28] ; pro_clock    ; cm3|altpll_component|pll|clk[0] ; 18.000       ; -2.743     ; 13.328     ;
; 1.974 ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[11] ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[27] ; pro_clock    ; cm3|altpll_component|pll|clk[0] ; 18.000       ; -2.743     ; 13.323     ;
; 1.983 ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[12] ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[28] ; pro_clock    ; cm3|altpll_component|pll|clk[0] ; 18.000       ; -2.743     ; 13.314     ;
; 1.986 ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[10] ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[28] ; pro_clock    ; cm3|altpll_component|pll|clk[0] ; 18.000       ; -2.743     ; 13.311     ;
; 1.999 ; IF_Drive_Level[0]                                                                                                      ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[29] ; IF_clk       ; cm3|altpll_component|pll|clk[0] ; 16.000       ; -3.150     ; 10.891     ;
; 1.999 ; IF_Drive_Level[1]                                                                                                      ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[29] ; IF_clk       ; cm3|altpll_component|pll|clk[0] ; 16.000       ; -3.150     ; 10.891     ;
; 1.999 ; IF_Drive_Level[2]                                                                                                      ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[29] ; IF_clk       ; cm3|altpll_component|pll|clk[0] ; 16.000       ; -3.150     ; 10.891     ;
; 1.999 ; IF_Drive_Level[3]                                                                                                      ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[29] ; IF_clk       ; cm3|altpll_component|pll|clk[0] ; 16.000       ; -3.150     ; 10.891     ;
; 1.999 ; IF_Drive_Level[4]                                                                                                      ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[29] ; IF_clk       ; cm3|altpll_component|pll|clk[0] ; 16.000       ; -3.150     ; 10.891     ;
; 1.999 ; IF_Drive_Level[5]                                                                                                      ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[29] ; IF_clk       ; cm3|altpll_component|pll|clk[0] ; 16.000       ; -3.150     ; 10.891     ;
; 1.999 ; IF_Drive_Level[6]                                                                                                      ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[29] ; IF_clk       ; cm3|altpll_component|pll|clk[0] ; 16.000       ; -3.150     ; 10.891     ;
; 1.999 ; IF_Drive_Level[7]                                                                                                      ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[29] ; IF_clk       ; cm3|altpll_component|pll|clk[0] ; 16.000       ; -3.150     ; 10.891     ;
; 2.023 ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[9]  ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[27] ; pro_clock    ; cm3|altpll_component|pll|clk[0] ; 18.000       ; -2.743     ; 13.274     ;
; 2.026 ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[14] ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[27] ; pro_clock    ; cm3|altpll_component|pll|clk[0] ; 18.000       ; -2.743     ; 13.271     ;
; 2.052 ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[13] ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[27] ; pro_clock    ; cm3|altpll_component|pll|clk[0] ; 18.000       ; -2.743     ; 13.245     ;
; 2.054 ; IF_Drive_Level[0]                                                                                                      ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[26] ; IF_clk       ; cm3|altpll_component|pll|clk[0] ; 16.000       ; -3.150     ; 10.836     ;
; 2.054 ; IF_Drive_Level[1]                                                                                                      ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[26] ; IF_clk       ; cm3|altpll_component|pll|clk[0] ; 16.000       ; -3.150     ; 10.836     ;
; 2.054 ; IF_Drive_Level[2]                                                                                                      ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[26] ; IF_clk       ; cm3|altpll_component|pll|clk[0] ; 16.000       ; -3.150     ; 10.836     ;
; 2.054 ; IF_Drive_Level[3]                                                                                                      ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[26] ; IF_clk       ; cm3|altpll_component|pll|clk[0] ; 16.000       ; -3.150     ; 10.836     ;
; 2.054 ; IF_Drive_Level[4]                                                                                                      ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[26] ; IF_clk       ; cm3|altpll_component|pll|clk[0] ; 16.000       ; -3.150     ; 10.836     ;
; 2.054 ; IF_Drive_Level[5]                                                                                                      ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[26] ; IF_clk       ; cm3|altpll_component|pll|clk[0] ; 16.000       ; -3.150     ; 10.836     ;
; 2.054 ; IF_Drive_Level[6]                                                                                                      ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[26] ; IF_clk       ; cm3|altpll_component|pll|clk[0] ; 16.000       ; -3.150     ; 10.836     ;
; 2.054 ; IF_Drive_Level[7]                                                                                                      ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[26] ; IF_clk       ; cm3|altpll_component|pll|clk[0] ; 16.000       ; -3.150     ; 10.836     ;
; 2.066 ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[12] ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[27] ; pro_clock    ; cm3|altpll_component|pll|clk[0] ; 18.000       ; -2.743     ; 13.231     ;
; 2.069 ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[10] ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[27] ; pro_clock    ; cm3|altpll_component|pll|clk[0] ; 18.000       ; -2.743     ; 13.228     ;
; 2.089 ; IF_Drive_Level[0]                                                                                                      ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[28] ; IF_clk       ; cm3|altpll_component|pll|clk[0] ; 16.000       ; -3.150     ; 10.801     ;
; 2.089 ; IF_Drive_Level[1]                                                                                                      ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[28] ; IF_clk       ; cm3|altpll_component|pll|clk[0] ; 16.000       ; -3.150     ; 10.801     ;
; 2.089 ; IF_Drive_Level[2]                                                                                                      ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[28] ; IF_clk       ; cm3|altpll_component|pll|clk[0] ; 16.000       ; -3.150     ; 10.801     ;
; 2.089 ; IF_Drive_Level[3]                                                                                                      ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[28] ; IF_clk       ; cm3|altpll_component|pll|clk[0] ; 16.000       ; -3.150     ; 10.801     ;
; 2.089 ; IF_Drive_Level[4]                                                                                                      ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[28] ; IF_clk       ; cm3|altpll_component|pll|clk[0] ; 16.000       ; -3.150     ; 10.801     ;
; 2.089 ; IF_Drive_Level[5]                                                                                                      ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[28] ; IF_clk       ; cm3|altpll_component|pll|clk[0] ; 16.000       ; -3.150     ; 10.801     ;
; 2.089 ; IF_Drive_Level[6]                                                                                                      ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[28] ; IF_clk       ; cm3|altpll_component|pll|clk[0] ; 16.000       ; -3.150     ; 10.801     ;
; 2.089 ; IF_Drive_Level[7]                                                                                                      ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[28] ; IF_clk       ; cm3|altpll_component|pll|clk[0] ; 16.000       ; -3.150     ; 10.801     ;
; 2.089 ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[6]  ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[30] ; pro_clock    ; cm3|altpll_component|pll|clk[0] ; 18.000       ; -2.740     ; 13.211     ;
; 2.125 ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[0]  ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[30] ; pro_clock    ; cm3|altpll_component|pll|clk[0] ; 18.000       ; -2.740     ; 13.175     ;
; 2.125 ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[8]  ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[30] ; pro_clock    ; cm3|altpll_component|pll|clk[0] ; 18.000       ; -2.740     ; 13.175     ;
; 2.141 ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[15] ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[30] ; pro_clock    ; cm3|altpll_component|pll|clk[0] ; 18.000       ; -2.743     ; 13.156     ;
; 2.155 ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[4]  ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[30] ; pro_clock    ; cm3|altpll_component|pll|clk[0] ; 18.000       ; -2.740     ; 13.145     ;
; 2.156 ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[5]  ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[30] ; pro_clock    ; cm3|altpll_component|pll|clk[0] ; 18.000       ; -2.740     ; 13.144     ;
; 2.159 ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[7]  ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[30] ; pro_clock    ; cm3|altpll_component|pll|clk[0] ; 18.000       ; -2.740     ; 13.141     ;
; 2.167 ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[3]  ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[30] ; pro_clock    ; cm3|altpll_component|pll|clk[0] ; 18.000       ; -2.740     ; 13.133     ;
; 2.172 ; IF_Drive_Level[0]                                                                                                      ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[27] ; IF_clk       ; cm3|altpll_component|pll|clk[0] ; 16.000       ; -3.150     ; 10.718     ;
; 2.172 ; IF_Drive_Level[1]                                                                                                      ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[27] ; IF_clk       ; cm3|altpll_component|pll|clk[0] ; 16.000       ; -3.150     ; 10.718     ;
; 2.172 ; IF_Drive_Level[2]                                                                                                      ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[27] ; IF_clk       ; cm3|altpll_component|pll|clk[0] ; 16.000       ; -3.150     ; 10.718     ;
; 2.172 ; IF_Drive_Level[3]                                                                                                      ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[27] ; IF_clk       ; cm3|altpll_component|pll|clk[0] ; 16.000       ; -3.150     ; 10.718     ;
; 2.172 ; IF_Drive_Level[4]                                                                                                      ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[27] ; IF_clk       ; cm3|altpll_component|pll|clk[0] ; 16.000       ; -3.150     ; 10.718     ;
; 2.172 ; IF_Drive_Level[5]                                                                                                      ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[27] ; IF_clk       ; cm3|altpll_component|pll|clk[0] ; 16.000       ; -3.150     ; 10.718     ;
+-------+------------------------------------------------------------------------------------------------------------------------+-------------------------------------+--------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_lrclk_gen:clrgen|BCLK'                                                                                                             ;
+-------+----------------------------+----------------------------------+--------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                          ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------------+--------------+---------------------------+--------------+------------+------------+
; 1.531 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|TLV_state~2     ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.765     ; 3.744      ;
; 1.765 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[1]         ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.773     ; 3.502      ;
; 1.765 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[2]         ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.773     ; 3.502      ;
; 1.765 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[3]         ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.773     ; 3.502      ;
; 1.765 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[4]         ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.773     ; 3.502      ;
; 1.765 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[5]         ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.773     ; 3.502      ;
; 1.765 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[6]         ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.773     ; 3.502      ;
; 1.765 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[7]         ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.773     ; 3.502      ;
; 1.765 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[8]         ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.773     ; 3.502      ;
; 1.765 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[9]         ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.773     ; 3.502      ;
; 1.765 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[10]        ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.773     ; 3.502      ;
; 1.765 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[11]        ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.773     ; 3.502      ;
; 1.765 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[12]        ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.773     ; 3.502      ;
; 1.765 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[13]        ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.773     ; 3.502      ;
; 1.765 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[14]        ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.773     ; 3.502      ;
; 1.765 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[15]        ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.773     ; 3.502      ;
; 1.907 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[31]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.800     ; 3.333      ;
; 1.907 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[30]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.800     ; 3.333      ;
; 1.907 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[29]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.800     ; 3.333      ;
; 1.907 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[11]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.800     ; 3.333      ;
; 1.907 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[24]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.800     ; 3.333      ;
; 1.907 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[18]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.800     ; 3.333      ;
; 1.907 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[17]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.800     ; 3.333      ;
; 1.907 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[1]    ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.800     ; 3.333      ;
; 1.907 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[13]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.800     ; 3.333      ;
; 1.907 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[14]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.800     ; 3.333      ;
; 2.044 ; clk_lrclk_gen:clrgen|LRCLK ; I2S_xmit:J_IQPWM|TLV_state~2     ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.773     ; 3.223      ;
; 2.133 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[1]       ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.760     ; 3.147      ;
; 2.133 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[2]       ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.760     ; 3.147      ;
; 2.133 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[3]       ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.760     ; 3.147      ;
; 2.133 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[4]       ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.760     ; 3.147      ;
; 2.133 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[5]       ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.760     ; 3.147      ;
; 2.133 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[6]       ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.760     ; 3.147      ;
; 2.133 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[7]       ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.760     ; 3.147      ;
; 2.133 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[8]       ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.760     ; 3.147      ;
; 2.133 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[9]       ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.760     ; 3.147      ;
; 2.133 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[10]      ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.760     ; 3.147      ;
; 2.133 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[11]      ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.760     ; 3.147      ;
; 2.133 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[12]      ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.760     ; 3.147      ;
; 2.133 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[13]      ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.760     ; 3.147      ;
; 2.133 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[14]      ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.760     ; 3.147      ;
; 2.133 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[15]      ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.760     ; 3.147      ;
; 2.167 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[0]       ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.765     ; 3.108      ;
; 2.167 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[0]         ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.765     ; 3.108      ;
; 2.283 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|TLV_state~4     ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.765     ; 2.992      ;
; 2.312 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[29] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.793     ; 2.935      ;
; 2.312 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[10] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.793     ; 2.935      ;
; 2.312 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[15] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.793     ; 2.935      ;
; 2.312 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[12]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.793     ; 2.935      ;
; 2.312 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[5]    ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.793     ; 2.935      ;
; 2.312 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[2]    ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.793     ; 2.935      ;
; 2.312 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[15]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.793     ; 2.935      ;
; 2.333 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[30] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.789     ; 2.918      ;
; 2.333 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[28] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.789     ; 2.918      ;
; 2.333 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[27] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.789     ; 2.918      ;
; 2.333 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[26] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.789     ; 2.918      ;
; 2.333 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[24] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.789     ; 2.918      ;
; 2.333 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[19] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.789     ; 2.918      ;
; 2.333 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[17] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.789     ; 2.918      ;
; 2.333 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[1]  ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.789     ; 2.918      ;
; 2.363 ; C12_rst                    ; I2S_xmit:J_LRAudio|xmit_rdy      ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.794     ; 2.883      ;
; 2.392 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|bit_count[2]    ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.772     ; 2.876      ;
; 2.591 ; cdc_mcp:iqp|b_data[13]     ; I2S_xmit:J_IQPWM|last_data[13]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.778     ; 2.671      ;
; 2.657 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|bit_count[1]    ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.772     ; 2.611      ;
; 2.696 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[27]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.799     ; 2.545      ;
; 2.696 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[23]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.799     ; 2.545      ;
; 2.696 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[22]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.799     ; 2.545      ;
; 2.696 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[21]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.799     ; 2.545      ;
; 2.696 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[20]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.799     ; 2.545      ;
; 2.696 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[4]    ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.799     ; 2.545      ;
; 2.696 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[3]    ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.799     ; 2.545      ;
; 2.696 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[7]    ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.799     ; 2.545      ;
; 2.704 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|bit_count[0]    ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.772     ; 2.564      ;
; 2.711 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[28]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.794     ; 2.535      ;
; 2.711 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[26]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.794     ; 2.535      ;
; 2.711 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[25]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.794     ; 2.535      ;
; 2.711 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[8]    ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.794     ; 2.535      ;
; 2.711 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[19]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.794     ; 2.535      ;
; 2.711 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[6]    ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.794     ; 2.535      ;
; 2.711 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[10]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.794     ; 2.535      ;
; 2.754 ; cdc_mcp:lra|b_data[14]     ; I2S_xmit:J_LRAudio|last_data[14] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.771     ; 2.515      ;
; 2.757 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[31] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.786     ; 2.497      ;
; 2.757 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[13] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.786     ; 2.497      ;
; 2.757 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[9]  ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.786     ; 2.497      ;
; 2.757 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[8]  ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.786     ; 2.497      ;
; 2.757 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[23] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.786     ; 2.497      ;
; 2.757 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[7]  ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.786     ; 2.497      ;
; 2.757 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[22] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.786     ; 2.497      ;
; 2.757 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[6]  ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.786     ; 2.497      ;
; 2.757 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[5]  ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.786     ; 2.497      ;
; 2.782 ; cdc_mcp:iqp|b_data[16]     ; I2S_xmit:J_IQPWM|last_data[16]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.761     ; 2.497      ;
; 2.821 ; cdc_sync:cdc_jack|sigb[0]  ; I2S_xmit:J_LRAudio|xmit_rdy      ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.763     ; 2.456      ;
; 2.971 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|obit          ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.760     ; 2.309      ;
; 2.974 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|obit            ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.780     ; 2.286      ;
; 3.045 ; cdc_mcp:iqp|b_data[14]     ; I2S_xmit:J_IQPWM|last_data[14]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.778     ; 2.217      ;
; 3.083 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[12] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.785     ; 2.172      ;
; 3.083 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[25] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.785     ; 2.172      ;
; 3.083 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[21] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.785     ; 2.172      ;
; 3.083 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[20] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.785     ; 2.172      ;
; 3.083 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[4]  ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -1.785     ; 2.172      ;
+-------+----------------------------+----------------------------------+--------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'IF_clk'                                                                                                                                                ;
+-------+---------------------------------+----------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                                ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+----------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; 2.498 ; NWire_xmit:M_LRAudio|NW_state~3 ; C19                                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; -0.098     ; 7.404      ;
; 2.558 ; tone_freq[7]                    ; sidetone2:sidetone_inst|side_count[0]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.005      ; 57.487     ;
; 2.558 ; tone_freq[7]                    ; sidetone2:sidetone_inst|side_count[1]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.005      ; 57.487     ;
; 2.558 ; tone_freq[7]                    ; sidetone2:sidetone_inst|side_count[2]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.005      ; 57.487     ;
; 2.558 ; tone_freq[7]                    ; sidetone2:sidetone_inst|side_count[3]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.005      ; 57.487     ;
; 2.558 ; tone_freq[7]                    ; sidetone2:sidetone_inst|side_count[4]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.005      ; 57.487     ;
; 2.558 ; tone_freq[7]                    ; sidetone2:sidetone_inst|side_count[5]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.005      ; 57.487     ;
; 2.558 ; tone_freq[7]                    ; sidetone2:sidetone_inst|side_count[6]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.005      ; 57.487     ;
; 2.558 ; tone_freq[7]                    ; sidetone2:sidetone_inst|side_count[7]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.005      ; 57.487     ;
; 2.558 ; tone_freq[7]                    ; sidetone2:sidetone_inst|side_count[8]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.005      ; 57.487     ;
; 2.558 ; tone_freq[7]                    ; sidetone2:sidetone_inst|side_count[9]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.005      ; 57.487     ;
; 2.676 ; NWire_xmit:M_LRAudio|NW_state~3 ; C24                                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; -0.098     ; 7.226      ;
; 2.687 ; NWire_xmit:M_LRAudio|NW_state~4 ; C24                                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; -0.098     ; 7.215      ;
; 2.771 ; NWire_xmit:M_LRAudio|NW_state~2 ; C19                                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; -0.098     ; 7.131      ;
; 2.892 ; tone_freq[6]                    ; sidetone2:sidetone_inst|side_count[0]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.005      ; 57.153     ;
; 2.892 ; tone_freq[6]                    ; sidetone2:sidetone_inst|side_count[1]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.005      ; 57.153     ;
; 2.892 ; tone_freq[6]                    ; sidetone2:sidetone_inst|side_count[2]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.005      ; 57.153     ;
; 2.892 ; tone_freq[6]                    ; sidetone2:sidetone_inst|side_count[3]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.005      ; 57.153     ;
; 2.892 ; tone_freq[6]                    ; sidetone2:sidetone_inst|side_count[4]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.005      ; 57.153     ;
; 2.892 ; tone_freq[6]                    ; sidetone2:sidetone_inst|side_count[5]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.005      ; 57.153     ;
; 2.892 ; tone_freq[6]                    ; sidetone2:sidetone_inst|side_count[6]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.005      ; 57.153     ;
; 2.892 ; tone_freq[6]                    ; sidetone2:sidetone_inst|side_count[7]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.005      ; 57.153     ;
; 2.892 ; tone_freq[6]                    ; sidetone2:sidetone_inst|side_count[8]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.005      ; 57.153     ;
; 2.892 ; tone_freq[6]                    ; sidetone2:sidetone_inst|side_count[9]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.005      ; 57.153     ;
; 2.922 ; NWire_xmit:M_LRAudio|NW_state~2 ; C24                                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; -0.098     ; 6.980      ;
; 3.064 ; NWire_xmit:M_LRAudio|NW_state~4 ; C19                                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; -0.098     ; 6.838      ;
; 3.066 ; tone_freq[8]                    ; sidetone2:sidetone_inst|side_count[0]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.005      ; 56.979     ;
; 3.066 ; tone_freq[8]                    ; sidetone2:sidetone_inst|side_count[1]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.005      ; 56.979     ;
; 3.066 ; tone_freq[8]                    ; sidetone2:sidetone_inst|side_count[2]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.005      ; 56.979     ;
; 3.066 ; tone_freq[8]                    ; sidetone2:sidetone_inst|side_count[3]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.005      ; 56.979     ;
; 3.066 ; tone_freq[8]                    ; sidetone2:sidetone_inst|side_count[4]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.005      ; 56.979     ;
; 3.066 ; tone_freq[8]                    ; sidetone2:sidetone_inst|side_count[5]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.005      ; 56.979     ;
; 3.066 ; tone_freq[8]                    ; sidetone2:sidetone_inst|side_count[6]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.005      ; 56.979     ;
; 3.066 ; tone_freq[8]                    ; sidetone2:sidetone_inst|side_count[7]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.005      ; 56.979     ;
; 3.066 ; tone_freq[8]                    ; sidetone2:sidetone_inst|side_count[8]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.005      ; 56.979     ;
; 3.066 ; tone_freq[8]                    ; sidetone2:sidetone_inst|side_count[9]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.005      ; 56.979     ;
; 3.095 ; NWire_xmit:P_IQPWM|id[0]        ; C19                                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; -0.101     ; 6.804      ;
; 3.184 ; tone_freq[7]                    ; sidetone2:sidetone_inst|sidetone_clock ; IF_clk                          ; IF_clk      ; 60.000       ; 0.005      ; 56.861     ;
; 3.198 ; NWire_xmit:M_LRAudio|id[0]      ; C24                                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; -0.098     ; 6.704      ;
; 3.225 ; tone_freq[9]                    ; sidetone2:sidetone_inst|side_count[0]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.005      ; 56.820     ;
; 3.225 ; tone_freq[9]                    ; sidetone2:sidetone_inst|side_count[1]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.005      ; 56.820     ;
; 3.225 ; tone_freq[9]                    ; sidetone2:sidetone_inst|side_count[2]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.005      ; 56.820     ;
; 3.225 ; tone_freq[9]                    ; sidetone2:sidetone_inst|side_count[3]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.005      ; 56.820     ;
; 3.225 ; tone_freq[9]                    ; sidetone2:sidetone_inst|side_count[4]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.005      ; 56.820     ;
; 3.225 ; tone_freq[9]                    ; sidetone2:sidetone_inst|side_count[5]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.005      ; 56.820     ;
; 3.225 ; tone_freq[9]                    ; sidetone2:sidetone_inst|side_count[6]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.005      ; 56.820     ;
; 3.225 ; tone_freq[9]                    ; sidetone2:sidetone_inst|side_count[7]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.005      ; 56.820     ;
; 3.225 ; tone_freq[9]                    ; sidetone2:sidetone_inst|side_count[8]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.005      ; 56.820     ;
; 3.225 ; tone_freq[9]                    ; sidetone2:sidetone_inst|side_count[9]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.005      ; 56.820     ;
; 3.443 ; tone_freq[11]                   ; sidetone2:sidetone_inst|side_count[0]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.007      ; 56.604     ;
; 3.443 ; tone_freq[11]                   ; sidetone2:sidetone_inst|side_count[1]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.007      ; 56.604     ;
; 3.443 ; tone_freq[11]                   ; sidetone2:sidetone_inst|side_count[2]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.007      ; 56.604     ;
; 3.443 ; tone_freq[11]                   ; sidetone2:sidetone_inst|side_count[3]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.007      ; 56.604     ;
; 3.443 ; tone_freq[11]                   ; sidetone2:sidetone_inst|side_count[4]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.007      ; 56.604     ;
; 3.443 ; tone_freq[11]                   ; sidetone2:sidetone_inst|side_count[5]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.007      ; 56.604     ;
; 3.443 ; tone_freq[11]                   ; sidetone2:sidetone_inst|side_count[6]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.007      ; 56.604     ;
; 3.443 ; tone_freq[11]                   ; sidetone2:sidetone_inst|side_count[7]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.007      ; 56.604     ;
; 3.443 ; tone_freq[11]                   ; sidetone2:sidetone_inst|side_count[8]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.007      ; 56.604     ;
; 3.443 ; tone_freq[11]                   ; sidetone2:sidetone_inst|side_count[9]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.007      ; 56.604     ;
; 3.518 ; tone_freq[6]                    ; sidetone2:sidetone_inst|sidetone_clock ; IF_clk                          ; IF_clk      ; 60.000       ; 0.005      ; 56.527     ;
; 3.692 ; tone_freq[8]                    ; sidetone2:sidetone_inst|sidetone_clock ; IF_clk                          ; IF_clk      ; 60.000       ; 0.005      ; 56.353     ;
; 3.851 ; tone_freq[9]                    ; sidetone2:sidetone_inst|sidetone_clock ; IF_clk                          ; IF_clk      ; 60.000       ; 0.005      ; 56.194     ;
; 3.921 ; tone_freq[4]~_Duplicate_6       ; sidetone2:sidetone_inst|side_count[0]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.007      ; 56.126     ;
; 3.921 ; tone_freq[4]~_Duplicate_6       ; sidetone2:sidetone_inst|side_count[1]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.007      ; 56.126     ;
; 3.921 ; tone_freq[4]~_Duplicate_6       ; sidetone2:sidetone_inst|side_count[2]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.007      ; 56.126     ;
; 3.921 ; tone_freq[4]~_Duplicate_6       ; sidetone2:sidetone_inst|side_count[3]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.007      ; 56.126     ;
; 3.921 ; tone_freq[4]~_Duplicate_6       ; sidetone2:sidetone_inst|side_count[4]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.007      ; 56.126     ;
; 3.921 ; tone_freq[4]~_Duplicate_6       ; sidetone2:sidetone_inst|side_count[5]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.007      ; 56.126     ;
; 3.921 ; tone_freq[4]~_Duplicate_6       ; sidetone2:sidetone_inst|side_count[6]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.007      ; 56.126     ;
; 3.921 ; tone_freq[4]~_Duplicate_6       ; sidetone2:sidetone_inst|side_count[7]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.007      ; 56.126     ;
; 3.921 ; tone_freq[4]~_Duplicate_6       ; sidetone2:sidetone_inst|side_count[8]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.007      ; 56.126     ;
; 3.921 ; tone_freq[4]~_Duplicate_6       ; sidetone2:sidetone_inst|side_count[9]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.007      ; 56.126     ;
; 3.922 ; tone_freq[10]                   ; sidetone2:sidetone_inst|side_count[0]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.007      ; 56.125     ;
; 3.922 ; tone_freq[10]                   ; sidetone2:sidetone_inst|side_count[1]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.007      ; 56.125     ;
; 3.922 ; tone_freq[10]                   ; sidetone2:sidetone_inst|side_count[2]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.007      ; 56.125     ;
; 3.922 ; tone_freq[10]                   ; sidetone2:sidetone_inst|side_count[3]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.007      ; 56.125     ;
; 3.922 ; tone_freq[10]                   ; sidetone2:sidetone_inst|side_count[4]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.007      ; 56.125     ;
; 3.922 ; tone_freq[10]                   ; sidetone2:sidetone_inst|side_count[5]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.007      ; 56.125     ;
; 3.922 ; tone_freq[10]                   ; sidetone2:sidetone_inst|side_count[6]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.007      ; 56.125     ;
; 3.922 ; tone_freq[10]                   ; sidetone2:sidetone_inst|side_count[7]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.007      ; 56.125     ;
; 3.922 ; tone_freq[10]                   ; sidetone2:sidetone_inst|side_count[8]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.007      ; 56.125     ;
; 3.922 ; tone_freq[10]                   ; sidetone2:sidetone_inst|side_count[9]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.007      ; 56.125     ;
; 3.953 ; tone_freq[1]                    ; sidetone2:sidetone_inst|side_count[0]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.007      ; 56.094     ;
; 3.953 ; tone_freq[1]                    ; sidetone2:sidetone_inst|side_count[1]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.007      ; 56.094     ;
; 3.953 ; tone_freq[1]                    ; sidetone2:sidetone_inst|side_count[2]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.007      ; 56.094     ;
; 3.953 ; tone_freq[1]                    ; sidetone2:sidetone_inst|side_count[3]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.007      ; 56.094     ;
; 3.953 ; tone_freq[1]                    ; sidetone2:sidetone_inst|side_count[4]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.007      ; 56.094     ;
; 3.953 ; tone_freq[1]                    ; sidetone2:sidetone_inst|side_count[5]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.007      ; 56.094     ;
; 3.953 ; tone_freq[1]                    ; sidetone2:sidetone_inst|side_count[6]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.007      ; 56.094     ;
; 3.953 ; tone_freq[1]                    ; sidetone2:sidetone_inst|side_count[7]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.007      ; 56.094     ;
; 3.953 ; tone_freq[1]                    ; sidetone2:sidetone_inst|side_count[8]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.007      ; 56.094     ;
; 3.953 ; tone_freq[1]                    ; sidetone2:sidetone_inst|side_count[9]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.007      ; 56.094     ;
; 3.955 ; tone_freq[3]                    ; sidetone2:sidetone_inst|side_count[0]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.007      ; 56.092     ;
; 3.955 ; tone_freq[3]                    ; sidetone2:sidetone_inst|side_count[1]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.007      ; 56.092     ;
; 3.955 ; tone_freq[3]                    ; sidetone2:sidetone_inst|side_count[2]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.007      ; 56.092     ;
; 3.955 ; tone_freq[3]                    ; sidetone2:sidetone_inst|side_count[3]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.007      ; 56.092     ;
; 3.955 ; tone_freq[3]                    ; sidetone2:sidetone_inst|side_count[4]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.007      ; 56.092     ;
; 3.955 ; tone_freq[3]                    ; sidetone2:sidetone_inst|side_count[5]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.007      ; 56.092     ;
; 3.955 ; tone_freq[3]                    ; sidetone2:sidetone_inst|side_count[6]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.007      ; 56.092     ;
; 3.955 ; tone_freq[3]                    ; sidetone2:sidetone_inst|side_count[7]  ; IF_clk                          ; IF_clk      ; 60.000       ; 0.007      ; 56.092     ;
+-------+---------------------------------+----------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'I2C_monitor:I2C_inst|deglitch:deglitch_scl|out'                                                                                                                                                                           ;
+-------+------------------------------------------------+------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                  ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 2.866 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|address_targeted[4] ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.905      ; 8.496      ;
; 2.935 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|address_targeted[0] ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.905      ; 8.427      ;
; 2.953 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|address_targeted[2] ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.905      ; 8.409      ;
; 3.142 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|address_targeted[3] ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.905      ; 8.220      ;
; 3.183 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|rcv_reg1[3]         ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.870      ; 8.144      ;
; 3.574 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|rcv_reg1[6]         ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.870      ; 7.753      ;
; 3.656 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|rcv_reg1[7]         ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.901      ; 7.702      ;
; 3.733 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|rcv_reg1[5]         ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.901      ; 7.625      ;
; 3.758 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|rcv_reg0[2]         ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.897      ; 7.596      ;
; 3.800 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|address_targeted[6] ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.905      ; 7.562      ;
; 3.856 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|rcv_reg1[1]         ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.901      ; 7.502      ;
; 3.901 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|rcv_reg1[2]         ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.901      ; 7.457      ;
; 3.962 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|rcv_reg0[1]         ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.901      ; 7.396      ;
; 3.987 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|rcv_reg1[4]         ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.901      ; 7.371      ;
; 4.030 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|address_targeted[1] ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.908      ; 7.335      ;
; 4.125 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|address_targeted[5] ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.905      ; 7.237      ;
; 4.131 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|rcv_reg0[3]         ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.897      ; 7.223      ;
; 4.647 ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|start_clr           ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 2.682      ; 8.796      ;
; 4.679 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Merc2_version[4]    ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.869      ; 6.647      ;
; 4.679 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Merc2_version[3]    ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.869      ; 6.647      ;
; 4.679 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Merc2_version[2]    ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.869      ; 6.647      ;
; 4.679 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Merc2_version[0]    ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.869      ; 6.647      ;
; 4.679 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Merc2_version[1]    ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.869      ; 6.647      ;
; 4.737 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|rcv_reg1[0]         ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.897      ; 6.617      ;
; 4.746 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|rcv_reg0[0]         ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.897      ; 6.608      ;
; 4.752 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Penny_FW[0]         ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.870      ; 6.575      ;
; 4.752 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Penny_FW[7]         ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.870      ; 6.575      ;
; 4.752 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Penny_FW[4]         ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.870      ; 6.575      ;
; 4.752 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Penny_FW[5]         ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.870      ; 6.575      ;
; 4.752 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Penny_FW[6]         ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.870      ; 6.575      ;
; 4.752 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Penny_FW[1]         ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.870      ; 6.575      ;
; 4.752 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Penny_FW[2]         ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.870      ; 6.575      ;
; 4.752 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Penny_FW[3]         ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.870      ; 6.575      ;
; 4.789 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Merc2_version[5]    ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.888      ; 6.556      ;
; 4.789 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Merc2_version[6]    ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.888      ; 6.556      ;
; 4.932 ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|counter[2]          ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 2.679      ; 8.508      ;
; 4.932 ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|counter[3]          ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 2.679      ; 8.508      ;
; 4.932 ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|counter[4]          ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 2.679      ; 8.508      ;
; 4.932 ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|counter[1]          ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 2.679      ; 8.508      ;
; 4.932 ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|counter[0]          ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 2.679      ; 8.508      ;
; 5.115 ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|state[1]            ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 2.682      ; 8.328      ;
; 5.241 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|FWD[8]              ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.868      ; 6.084      ;
; 5.241 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|FWD[9]              ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.868      ; 6.084      ;
; 5.241 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|FWD[10]             ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.868      ; 6.084      ;
; 5.241 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|FWD[11]             ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.868      ; 6.084      ;
; 5.244 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Merc3_version[6]    ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.874      ; 6.087      ;
; 5.244 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Merc3_version[3]    ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.874      ; 6.087      ;
; 5.244 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Merc3_version[4]    ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.874      ; 6.087      ;
; 5.244 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Merc3_version[5]    ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.874      ; 6.087      ;
; 5.244 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Merc3_version[0]    ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.874      ; 6.087      ;
; 5.244 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Merc3_version[1]    ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.874      ; 6.087      ;
; 5.244 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Merc3_version[2]    ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.874      ; 6.087      ;
; 5.463 ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|rcv_reg0[1]         ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 2.678      ; 7.976      ;
; 5.482 ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|address_targeted[2] ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 2.682      ; 7.961      ;
; 5.536 ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|address_targeted[4] ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 2.682      ; 7.907      ;
; 5.576 ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|rcv_reg1[2]         ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 2.678      ; 7.863      ;
; 5.580 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|ALC[6]              ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.869      ; 5.746      ;
; 5.580 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|ALC[5]              ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.869      ; 5.746      ;
; 5.580 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|ALC[4]              ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.869      ; 5.746      ;
; 5.580 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|ALC[3]              ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.869      ; 5.746      ;
; 5.580 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|ALC[7]              ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.869      ; 5.746      ;
; 5.580 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|ALC[1]              ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.869      ; 5.746      ;
; 5.580 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|ALC[2]              ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.869      ; 5.746      ;
; 5.580 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|ALC[0]              ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.869      ; 5.746      ;
; 5.581 ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|address_targeted[1] ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 2.685      ; 7.865      ;
; 5.592 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|ALC[8]              ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.870      ; 5.735      ;
; 5.592 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|ALC[9]              ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.870      ; 5.735      ;
; 5.592 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|ALC[10]             ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.870      ; 5.735      ;
; 5.592 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|ALC[11]             ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.870      ; 5.735      ;
; 5.618 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Merc1_version[6]    ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.869      ; 5.708      ;
; 5.618 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Merc1_version[5]    ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.869      ; 5.708      ;
; 5.618 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Merc1_version[4]    ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.869      ; 5.708      ;
; 5.618 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Merc1_version[2]    ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.869      ; 5.708      ;
; 5.618 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Merc1_version[3]    ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.869      ; 5.708      ;
; 5.618 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Merc1_version[1]    ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.869      ; 5.708      ;
; 5.618 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Merc1_version[0]    ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.869      ; 5.708      ;
; 5.618 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Merc1_version[7]    ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.869      ; 5.708      ;
; 5.635 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|FWD[6]              ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.888      ; 5.710      ;
; 5.635 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|FWD[5]              ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.888      ; 5.710      ;
; 5.635 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|FWD[4]              ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.888      ; 5.710      ;
; 5.635 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|FWD[3]              ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.888      ; 5.710      ;
; 5.635 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|FWD[7]              ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.888      ; 5.710      ;
; 5.635 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|FWD[1]              ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.888      ; 5.710      ;
; 5.635 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|FWD[2]              ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.888      ; 5.710      ;
; 5.635 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|FWD[0]              ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.888      ; 5.710      ;
; 5.651 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Merc4_version[5]    ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.888      ; 5.694      ;
; 5.651 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Merc4_version[4]    ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.888      ; 5.694      ;
; 5.651 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Merc4_version[3]    ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.888      ; 5.694      ;
; 5.651 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Merc4_version[2]    ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.888      ; 5.694      ;
; 5.651 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Merc4_version[6]    ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.888      ; 5.694      ;
; 5.651 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Merc4_version[0]    ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.888      ; 5.694      ;
; 5.651 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Merc4_version[1]    ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.888      ; 5.694      ;
; 5.669 ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|rcv_reg1[0]         ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 2.674      ; 7.766      ;
; 5.671 ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|rcv_reg1[4]         ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 2.678      ; 7.768      ;
; 5.683 ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|rcv_reg1[7]         ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 2.678      ; 7.756      ;
; 5.687 ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|rcv_reg0[2]         ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 2.674      ; 7.748      ;
; 5.698 ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|address_targeted[6] ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 2.682      ; 7.745      ;
; 5.724 ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|rcv_reg0[0]         ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 2.674      ; 7.711      ;
; 5.752 ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|rcv_reg1[1]         ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 2.678      ; 7.687      ;
; 5.762 ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|rcv_reg1[5]         ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 2.678      ; 7.677      ;
+-------+------------------------------------------------+------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'iambic_clk'                                                                                                           ;
+-------+-----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 3.514 ; IF_Alex[1][12]              ; iambic:iambic_inst|delay[9]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.341     ; 136.185    ;
; 3.515 ; IF_Alex[1][12]              ; iambic:iambic_inst|delay[15] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.341     ; 136.184    ;
; 3.516 ; IF_Alex[1][12]              ; iambic:iambic_inst|delay[17] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.341     ; 136.183    ;
; 3.638 ; IF_Alex[1][10]~_Duplicate_6 ; iambic:iambic_inst|delay[9]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.341     ; 136.061    ;
; 3.639 ; IF_Alex[1][10]~_Duplicate_6 ; iambic:iambic_inst|delay[15] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.341     ; 136.060    ;
; 3.640 ; IF_Alex[1][10]~_Duplicate_6 ; iambic:iambic_inst|delay[17] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.341     ; 136.059    ;
; 3.748 ; IF_Alex[1][12]              ; iambic:iambic_inst|delay[5]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.332     ; 135.960    ;
; 3.752 ; IF_Alex[1][12]              ; iambic:iambic_inst|delay[4]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.332     ; 135.956    ;
; 3.872 ; IF_Alex[1][10]~_Duplicate_6 ; iambic:iambic_inst|delay[5]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.332     ; 135.836    ;
; 3.876 ; IF_Alex[1][10]~_Duplicate_6 ; iambic:iambic_inst|delay[4]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.332     ; 135.832    ;
; 3.948 ; IF_Alex[1][12]              ; iambic:iambic_inst|delay[7]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.410     ; 135.682    ;
; 3.948 ; IF_Alex[1][12]              ; iambic:iambic_inst|delay[13] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.410     ; 135.682    ;
; 3.948 ; IF_Alex[1][12]              ; iambic:iambic_inst|delay[0]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.410     ; 135.682    ;
; 3.949 ; IF_Alex[1][12]              ; iambic:iambic_inst|delay[12] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.410     ; 135.681    ;
; 3.949 ; IF_Alex[1][12]              ; iambic:iambic_inst|delay[3]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.410     ; 135.681    ;
; 3.951 ; IF_Alex[1][12]              ; iambic:iambic_inst|delay[11] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.410     ; 135.679    ;
; 3.956 ; IF_Alex[1][12]              ; iambic:iambic_inst|delay[1]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.410     ; 135.674    ;
; 3.956 ; IF_Alex[1][12]              ; iambic:iambic_inst|delay[8]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.410     ; 135.674    ;
; 3.959 ; IF_Alex[1][12]              ; iambic:iambic_inst|delay[6]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.410     ; 135.671    ;
; 3.962 ; IF_Alex[1][12]              ; iambic:iambic_inst|delay[10] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.410     ; 135.668    ;
; 3.962 ; IF_Alex[1][12]              ; iambic:iambic_inst|delay[2]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.410     ; 135.668    ;
; 3.967 ; IF_Alex[1][12]              ; iambic:iambic_inst|delay[16] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.410     ; 135.663    ;
; 3.967 ; IF_Alex[1][12]              ; iambic:iambic_inst|delay[14] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.410     ; 135.663    ;
; 4.072 ; IF_Alex[1][10]~_Duplicate_6 ; iambic:iambic_inst|delay[7]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.410     ; 135.558    ;
; 4.072 ; IF_Alex[1][10]~_Duplicate_6 ; iambic:iambic_inst|delay[13] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.410     ; 135.558    ;
; 4.072 ; IF_Alex[1][10]~_Duplicate_6 ; iambic:iambic_inst|delay[0]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.410     ; 135.558    ;
; 4.073 ; IF_Alex[1][10]~_Duplicate_6 ; iambic:iambic_inst|delay[12] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.410     ; 135.557    ;
; 4.073 ; IF_Alex[1][10]~_Duplicate_6 ; iambic:iambic_inst|delay[3]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.410     ; 135.557    ;
; 4.075 ; IF_Alex[1][10]~_Duplicate_6 ; iambic:iambic_inst|delay[11] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.410     ; 135.555    ;
; 4.080 ; IF_Alex[1][10]~_Duplicate_6 ; iambic:iambic_inst|delay[1]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.410     ; 135.550    ;
; 4.080 ; IF_Alex[1][10]~_Duplicate_6 ; iambic:iambic_inst|delay[8]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.410     ; 135.550    ;
; 4.083 ; IF_Alex[1][10]~_Duplicate_6 ; iambic:iambic_inst|delay[6]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.410     ; 135.547    ;
; 4.086 ; IF_Alex[1][10]~_Duplicate_6 ; iambic:iambic_inst|delay[10] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.410     ; 135.544    ;
; 4.086 ; IF_Alex[1][10]~_Duplicate_6 ; iambic:iambic_inst|delay[2]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.410     ; 135.544    ;
; 4.091 ; IF_Alex[1][10]~_Duplicate_6 ; iambic:iambic_inst|delay[16] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.410     ; 135.539    ;
; 4.091 ; IF_Alex[1][10]~_Duplicate_6 ; iambic:iambic_inst|delay[14] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.410     ; 135.539    ;
; 4.102 ; keyer_speed[4]              ; iambic:iambic_inst|delay[9]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.341     ; 135.597    ;
; 4.103 ; keyer_speed[4]              ; iambic:iambic_inst|delay[15] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.341     ; 135.596    ;
; 4.104 ; keyer_speed[4]              ; iambic:iambic_inst|delay[17] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.341     ; 135.595    ;
; 4.336 ; keyer_speed[4]              ; iambic:iambic_inst|delay[5]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.332     ; 135.372    ;
; 4.340 ; keyer_speed[4]              ; iambic:iambic_inst|delay[4]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.332     ; 135.368    ;
; 4.347 ; IF_Alex[1][9]               ; iambic:iambic_inst|delay[9]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.341     ; 135.352    ;
; 4.348 ; IF_Alex[1][9]               ; iambic:iambic_inst|delay[15] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.341     ; 135.351    ;
; 4.349 ; IF_Alex[1][9]               ; iambic:iambic_inst|delay[17] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.341     ; 135.350    ;
; 4.358 ; keyer_speed[0]              ; iambic:iambic_inst|delay[9]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.341     ; 135.341    ;
; 4.359 ; keyer_speed[0]              ; iambic:iambic_inst|delay[15] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.341     ; 135.340    ;
; 4.360 ; keyer_speed[0]              ; iambic:iambic_inst|delay[17] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.341     ; 135.339    ;
; 4.396 ; keyer_speed[1]              ; iambic:iambic_inst|delay[9]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.341     ; 135.303    ;
; 4.397 ; keyer_speed[1]              ; iambic:iambic_inst|delay[15] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.341     ; 135.302    ;
; 4.398 ; keyer_speed[1]              ; iambic:iambic_inst|delay[17] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.341     ; 135.301    ;
; 4.536 ; keyer_speed[4]              ; iambic:iambic_inst|delay[7]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.410     ; 135.094    ;
; 4.536 ; keyer_speed[4]              ; iambic:iambic_inst|delay[13] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.410     ; 135.094    ;
; 4.536 ; keyer_speed[4]              ; iambic:iambic_inst|delay[0]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.410     ; 135.094    ;
; 4.537 ; keyer_speed[4]              ; iambic:iambic_inst|delay[12] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.410     ; 135.093    ;
; 4.537 ; keyer_speed[4]              ; iambic:iambic_inst|delay[3]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.410     ; 135.093    ;
; 4.539 ; keyer_speed[4]              ; iambic:iambic_inst|delay[11] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.410     ; 135.091    ;
; 4.544 ; keyer_speed[4]              ; iambic:iambic_inst|delay[1]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.410     ; 135.086    ;
; 4.544 ; keyer_speed[4]              ; iambic:iambic_inst|delay[8]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.410     ; 135.086    ;
; 4.547 ; keyer_speed[4]              ; iambic:iambic_inst|delay[6]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.410     ; 135.083    ;
; 4.550 ; keyer_speed[4]              ; iambic:iambic_inst|delay[10] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.410     ; 135.080    ;
; 4.550 ; keyer_speed[4]              ; iambic:iambic_inst|delay[2]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.410     ; 135.080    ;
; 4.555 ; keyer_speed[4]              ; iambic:iambic_inst|delay[16] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.410     ; 135.075    ;
; 4.555 ; keyer_speed[4]              ; iambic:iambic_inst|delay[14] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.410     ; 135.075    ;
; 4.581 ; IF_Alex[1][9]               ; iambic:iambic_inst|delay[5]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.332     ; 135.127    ;
; 4.585 ; IF_Alex[1][9]               ; iambic:iambic_inst|delay[4]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.332     ; 135.123    ;
; 4.592 ; keyer_speed[0]              ; iambic:iambic_inst|delay[5]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.332     ; 135.116    ;
; 4.596 ; keyer_speed[0]              ; iambic:iambic_inst|delay[4]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.332     ; 135.112    ;
; 4.630 ; keyer_speed[1]              ; iambic:iambic_inst|delay[5]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.332     ; 135.078    ;
; 4.634 ; keyer_speed[1]              ; iambic:iambic_inst|delay[4]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.332     ; 135.074    ;
; 4.645 ; IF_Alex[1][12]              ; iambic:iambic_inst|keyer_out ; IF_clk       ; iambic_clk  ; 140.000      ; -0.428     ; 134.967    ;
; 4.769 ; IF_Alex[1][10]~_Duplicate_6 ; iambic:iambic_inst|keyer_out ; IF_clk       ; iambic_clk  ; 140.000      ; -0.428     ; 134.843    ;
; 4.781 ; IF_Alex[1][9]               ; iambic:iambic_inst|delay[7]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.410     ; 134.849    ;
; 4.781 ; IF_Alex[1][9]               ; iambic:iambic_inst|delay[13] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.410     ; 134.849    ;
; 4.781 ; IF_Alex[1][9]               ; iambic:iambic_inst|delay[0]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.410     ; 134.849    ;
; 4.782 ; IF_Alex[1][9]               ; iambic:iambic_inst|delay[12] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.410     ; 134.848    ;
; 4.782 ; IF_Alex[1][9]               ; iambic:iambic_inst|delay[3]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.410     ; 134.848    ;
; 4.784 ; IF_Alex[1][9]               ; iambic:iambic_inst|delay[11] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.410     ; 134.846    ;
; 4.789 ; IF_Alex[1][9]               ; iambic:iambic_inst|delay[1]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.410     ; 134.841    ;
; 4.789 ; IF_Alex[1][9]               ; iambic:iambic_inst|delay[8]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.410     ; 134.841    ;
; 4.792 ; IF_Alex[1][9]               ; iambic:iambic_inst|delay[6]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.410     ; 134.838    ;
; 4.792 ; keyer_speed[0]              ; iambic:iambic_inst|delay[7]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.410     ; 134.838    ;
; 4.792 ; keyer_speed[0]              ; iambic:iambic_inst|delay[13] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.410     ; 134.838    ;
; 4.792 ; keyer_speed[0]              ; iambic:iambic_inst|delay[0]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.410     ; 134.838    ;
; 4.793 ; keyer_speed[0]              ; iambic:iambic_inst|delay[12] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.410     ; 134.837    ;
; 4.793 ; keyer_speed[0]              ; iambic:iambic_inst|delay[3]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.410     ; 134.837    ;
; 4.795 ; IF_Alex[1][9]               ; iambic:iambic_inst|delay[10] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.410     ; 134.835    ;
; 4.795 ; IF_Alex[1][9]               ; iambic:iambic_inst|delay[2]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.410     ; 134.835    ;
; 4.795 ; keyer_speed[0]              ; iambic:iambic_inst|delay[11] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.410     ; 134.835    ;
; 4.800 ; IF_Alex[1][9]               ; iambic:iambic_inst|delay[16] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.410     ; 134.830    ;
; 4.800 ; IF_Alex[1][9]               ; iambic:iambic_inst|delay[14] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.410     ; 134.830    ;
; 4.800 ; keyer_speed[0]              ; iambic:iambic_inst|delay[1]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.410     ; 134.830    ;
; 4.800 ; keyer_speed[0]              ; iambic:iambic_inst|delay[8]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.410     ; 134.830    ;
; 4.803 ; keyer_speed[0]              ; iambic:iambic_inst|delay[6]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.410     ; 134.827    ;
; 4.806 ; keyer_speed[0]              ; iambic:iambic_inst|delay[10] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.410     ; 134.824    ;
; 4.806 ; keyer_speed[0]              ; iambic:iambic_inst|delay[2]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.410     ; 134.824    ;
; 4.811 ; keyer_speed[0]              ; iambic:iambic_inst|delay[16] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.410     ; 134.819    ;
; 4.811 ; keyer_speed[0]              ; iambic:iambic_inst|delay[14] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.410     ; 134.819    ;
; 4.830 ; keyer_speed[1]              ; iambic:iambic_inst|delay[7]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.410     ; 134.800    ;
; 4.830 ; keyer_speed[1]              ; iambic:iambic_inst|delay[13] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.410     ; 134.800    ;
; 4.830 ; keyer_speed[1]              ; iambic:iambic_inst|delay[0]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.410     ; 134.800    ;
+-------+-----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'C5'                                                                                                                                            ;
+--------+-----------------------------------+-----------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+---------------------------+-------------+--------------+------------+------------+
; 4.470  ; clk_lrclk_gen:clrgen|BCLK         ; clk_lrclk_gen:clrgen|BCLK         ; clk_lrclk_gen:clrgen|BCLK ; C5          ; 3.000        ; 4.082      ; 2.956      ;
; 4.470  ; clk_lrclk_gen:clrgen|BCLK         ; clk_lrclk_gen:clrgen|BCLK         ; clk_lrclk_gen:clrgen|BCLK ; C5          ; 3.000        ; 4.082      ; 2.956      ;
; 72.982 ; C12_rst                           ; cdc_mcp:iqp|b_data[18]            ; C5                        ; C5          ; 81.380       ; -0.022     ; 8.416      ;
; 72.982 ; C12_rst                           ; cdc_mcp:iqp|b_data[13]            ; C5                        ; C5          ; 81.380       ; -0.022     ; 8.416      ;
; 72.982 ; C12_rst                           ; cdc_mcp:iqp|b_data[14]            ; C5                        ; C5          ; 81.380       ; -0.022     ; 8.416      ;
; 73.371 ; C12_rst                           ; cdc_mcp:lra|b_data[29]            ; C5                        ; C5          ; 81.380       ; -0.021     ; 8.028      ;
; 73.371 ; C12_rst                           ; cdc_mcp:lra|b_data[13]            ; C5                        ; C5          ; 81.380       ; -0.021     ; 8.028      ;
; 73.371 ; C12_rst                           ; cdc_mcp:lra|b_data[23]            ; C5                        ; C5          ; 81.380       ; -0.021     ; 8.028      ;
; 73.371 ; C12_rst                           ; cdc_mcp:lra|b_data[10]            ; C5                        ; C5          ; 81.380       ; -0.021     ; 8.028      ;
; 73.371 ; C12_rst                           ; cdc_mcp:lra|b_data[15]            ; C5                        ; C5          ; 81.380       ; -0.021     ; 8.028      ;
; 73.371 ; C12_rst                           ; cdc_mcp:iqp|b_data[12]            ; C5                        ; C5          ; 81.380       ; -0.021     ; 8.028      ;
; 73.371 ; C12_rst                           ; cdc_mcp:iqp|b_data[5]             ; C5                        ; C5          ; 81.380       ; -0.021     ; 8.028      ;
; 73.371 ; C12_rst                           ; cdc_mcp:iqp|b_data[2]             ; C5                        ; C5          ; 81.380       ; -0.021     ; 8.028      ;
; 73.371 ; C12_rst                           ; cdc_mcp:iqp|b_data[15]            ; C5                        ; C5          ; 81.380       ; -0.021     ; 8.028      ;
; 73.375 ; C12_rst                           ; cdc_mcp:lra|b_data[30]            ; C5                        ; C5          ; 81.380       ; -0.017     ; 8.028      ;
; 73.375 ; C12_rst                           ; cdc_mcp:lra|b_data[28]            ; C5                        ; C5          ; 81.380       ; -0.017     ; 8.028      ;
; 73.375 ; C12_rst                           ; cdc_mcp:lra|b_data[27]            ; C5                        ; C5          ; 81.380       ; -0.017     ; 8.028      ;
; 73.375 ; C12_rst                           ; cdc_mcp:lra|b_data[26]            ; C5                        ; C5          ; 81.380       ; -0.017     ; 8.028      ;
; 73.375 ; C12_rst                           ; cdc_mcp:lra|b_data[24]            ; C5                        ; C5          ; 81.380       ; -0.017     ; 8.028      ;
; 73.375 ; C12_rst                           ; cdc_mcp:lra|b_data[19]            ; C5                        ; C5          ; 81.380       ; -0.017     ; 8.028      ;
; 73.375 ; C12_rst                           ; cdc_mcp:lra|b_data[17]            ; C5                        ; C5          ; 81.380       ; -0.017     ; 8.028      ;
; 73.375 ; C12_rst                           ; cdc_mcp:lra|b_data[1]             ; C5                        ; C5          ; 81.380       ; -0.017     ; 8.028      ;
; 73.572 ; clk_lrclk_gen:clrgen|BCLK_cnt[7]  ; clk_lrclk_gen:clrgen|BCLK_cnt[13] ; C5                        ; C5          ; 81.380       ; 0.000      ; 7.848      ;
; 73.742 ; clk_lrclk_gen:clrgen|BCLK_cnt[13] ; clk_lrclk_gen:clrgen|BCLK_cnt[13] ; C5                        ; C5          ; 81.380       ; 0.000      ; 7.678      ;
; 73.748 ; clk_lrclk_gen:clrgen|BCLK_cnt[6]  ; clk_lrclk_gen:clrgen|BCLK_cnt[13] ; C5                        ; C5          ; 81.380       ; 0.026      ; 7.698      ;
; 73.750 ; C12_rst                           ; cdc_mcp:lra|b_data[31]            ; C5                        ; C5          ; 81.380       ; -0.014     ; 7.656      ;
; 73.750 ; C12_rst                           ; cdc_mcp:lra|b_data[9]             ; C5                        ; C5          ; 81.380       ; -0.014     ; 7.656      ;
; 73.750 ; C12_rst                           ; cdc_mcp:lra|b_data[8]             ; C5                        ; C5          ; 81.380       ; -0.014     ; 7.656      ;
; 73.750 ; C12_rst                           ; cdc_mcp:lra|b_data[7]             ; C5                        ; C5          ; 81.380       ; -0.014     ; 7.656      ;
; 73.750 ; C12_rst                           ; cdc_mcp:lra|b_data[22]            ; C5                        ; C5          ; 81.380       ; -0.014     ; 7.656      ;
; 73.750 ; C12_rst                           ; cdc_mcp:lra|b_data[6]             ; C5                        ; C5          ; 81.380       ; -0.014     ; 7.656      ;
; 73.750 ; C12_rst                           ; cdc_mcp:lra|b_data[5]             ; C5                        ; C5          ; 81.380       ; -0.014     ; 7.656      ;
; 73.753 ; C12_rst                           ; cdc_mcp:iqp|b_data[31]            ; C5                        ; C5          ; 81.380       ; -0.028     ; 7.639      ;
; 73.753 ; C12_rst                           ; cdc_mcp:iqp|b_data[30]            ; C5                        ; C5          ; 81.380       ; -0.028     ; 7.639      ;
; 73.753 ; C12_rst                           ; cdc_mcp:iqp|b_data[29]            ; C5                        ; C5          ; 81.380       ; -0.028     ; 7.639      ;
; 73.753 ; C12_rst                           ; cdc_mcp:iqp|b_data[11]            ; C5                        ; C5          ; 81.380       ; -0.028     ; 7.639      ;
; 73.753 ; C12_rst                           ; cdc_mcp:iqp|b_data[24]            ; C5                        ; C5          ; 81.380       ; -0.028     ; 7.639      ;
; 73.753 ; C12_rst                           ; cdc_mcp:iqp|b_data[1]             ; C5                        ; C5          ; 81.380       ; -0.028     ; 7.639      ;
; 73.758 ; C12_rst                           ; cdc_mcp:lra|b_data[11]            ; C5                        ; C5          ; 81.380       ; -0.027     ; 7.635      ;
; 73.758 ; C12_rst                           ; cdc_mcp:iqp|b_data[23]            ; C5                        ; C5          ; 81.380       ; -0.027     ; 7.635      ;
; 73.758 ; C12_rst                           ; cdc_mcp:iqp|b_data[22]            ; C5                        ; C5          ; 81.380       ; -0.027     ; 7.635      ;
; 73.758 ; C12_rst                           ; cdc_mcp:iqp|b_data[21]            ; C5                        ; C5          ; 81.380       ; -0.027     ; 7.635      ;
; 73.758 ; C12_rst                           ; cdc_mcp:iqp|b_data[20]            ; C5                        ; C5          ; 81.380       ; -0.027     ; 7.635      ;
; 73.758 ; C12_rst                           ; cdc_mcp:iqp|b_data[4]             ; C5                        ; C5          ; 81.380       ; -0.027     ; 7.635      ;
; 73.758 ; C12_rst                           ; cdc_mcp:iqp|b_data[3]             ; C5                        ; C5          ; 81.380       ; -0.027     ; 7.635      ;
; 73.758 ; C12_rst                           ; cdc_mcp:iqp|b_data[7]             ; C5                        ; C5          ; 81.380       ; -0.027     ; 7.635      ;
; 73.761 ; C12_rst                           ; cdc_mcp:lra|b_data[12]            ; C5                        ; C5          ; 81.380       ; -0.013     ; 7.646      ;
; 73.761 ; C12_rst                           ; cdc_mcp:lra|b_data[25]            ; C5                        ; C5          ; 81.380       ; -0.013     ; 7.646      ;
; 73.761 ; C12_rst                           ; cdc_mcp:lra|b_data[21]            ; C5                        ; C5          ; 81.380       ; -0.013     ; 7.646      ;
; 73.761 ; C12_rst                           ; cdc_mcp:lra|b_data[20]            ; C5                        ; C5          ; 81.380       ; -0.013     ; 7.646      ;
; 73.761 ; C12_rst                           ; cdc_mcp:lra|b_data[4]             ; C5                        ; C5          ; 81.380       ; -0.013     ; 7.646      ;
; 73.761 ; C12_rst                           ; cdc_mcp:lra|b_data[18]            ; C5                        ; C5          ; 81.380       ; -0.013     ; 7.646      ;
; 73.761 ; C12_rst                           ; cdc_mcp:lra|b_data[2]             ; C5                        ; C5          ; 81.380       ; -0.013     ; 7.646      ;
; 73.761 ; C12_rst                           ; cdc_mcp:lra|b_data[3]             ; C5                        ; C5          ; 81.380       ; -0.013     ; 7.646      ;
; 73.774 ; clk_lrclk_gen:clrgen|BCLK_cnt[7]  ; clk_lrclk_gen:clrgen|BCLK_cnt[12] ; C5                        ; C5          ; 81.380       ; 0.017      ; 7.663      ;
; 73.794 ; C12_rst                           ; cdc_mcp:iqp|b_data[28]            ; C5                        ; C5          ; 81.380       ; -0.022     ; 7.604      ;
; 73.794 ; C12_rst                           ; cdc_mcp:iqp|b_data[26]            ; C5                        ; C5          ; 81.380       ; -0.022     ; 7.604      ;
; 73.794 ; C12_rst                           ; cdc_mcp:iqp|b_data[25]            ; C5                        ; C5          ; 81.380       ; -0.022     ; 7.604      ;
; 73.794 ; C12_rst                           ; cdc_mcp:iqp|b_data[9]             ; C5                        ; C5          ; 81.380       ; -0.022     ; 7.604      ;
; 73.794 ; C12_rst                           ; cdc_mcp:iqp|b_data[8]             ; C5                        ; C5          ; 81.380       ; -0.022     ; 7.604      ;
; 73.794 ; C12_rst                           ; cdc_mcp:iqp|b_data[19]            ; C5                        ; C5          ; 81.380       ; -0.022     ; 7.604      ;
; 73.794 ; C12_rst                           ; cdc_mcp:iqp|b_data[0]             ; C5                        ; C5          ; 81.380       ; -0.022     ; 7.604      ;
; 73.794 ; C12_rst                           ; cdc_mcp:iqp|b_data[6]             ; C5                        ; C5          ; 81.380       ; -0.022     ; 7.604      ;
; 73.794 ; C12_rst                           ; cdc_mcp:iqp|b_data[10]            ; C5                        ; C5          ; 81.380       ; -0.022     ; 7.604      ;
; 73.813 ; clk_lrclk_gen:clrgen|BCLK_cnt[9]  ; clk_lrclk_gen:clrgen|BCLK_cnt[13] ; C5                        ; C5          ; 81.380       ; 0.000      ; 7.607      ;
; 73.829 ; C12_rst                           ; cdc_mcp:lra|b_data[0]             ; C5                        ; C5          ; 81.380       ; -0.018     ; 7.573      ;
; 73.829 ; C12_rst                           ; cdc_mcp:lra|b_data[16]            ; C5                        ; C5          ; 81.380       ; -0.018     ; 7.573      ;
; 73.946 ; clk_lrclk_gen:clrgen|BCLK_cnt[7]  ; clk_lrclk_gen:clrgen|BCLK_cnt[9]  ; C5                        ; C5          ; 81.380       ; 0.000      ; 7.474      ;
; 73.950 ; clk_lrclk_gen:clrgen|BCLK_cnt[6]  ; clk_lrclk_gen:clrgen|BCLK_cnt[12] ; C5                        ; C5          ; 81.380       ; 0.043      ; 7.513      ;
; 73.957 ; clk_lrclk_gen:clrgen|BCLK_cnt[11] ; clk_lrclk_gen:clrgen|BCLK_cnt[13] ; C5                        ; C5          ; 81.380       ; -0.009     ; 7.454      ;
; 74.015 ; clk_lrclk_gen:clrgen|BCLK_cnt[9]  ; clk_lrclk_gen:clrgen|BCLK_cnt[12] ; C5                        ; C5          ; 81.380       ; 0.017      ; 7.422      ;
; 74.090 ; clk_lrclk_gen:clrgen|BCLK_cnt[0]  ; clk_lrclk_gen:clrgen|BCLK_cnt[13] ; C5                        ; C5          ; 81.380       ; -0.018     ; 7.312      ;
; 74.120 ; clk_lrclk_gen:clrgen|BCLK_cnt[8]  ; clk_lrclk_gen:clrgen|BCLK_cnt[13] ; C5                        ; C5          ; 81.380       ; 0.026      ; 7.326      ;
; 74.122 ; clk_lrclk_gen:clrgen|BCLK_cnt[6]  ; clk_lrclk_gen:clrgen|BCLK_cnt[9]  ; C5                        ; C5          ; 81.380       ; 0.026      ; 7.324      ;
; 74.159 ; clk_lrclk_gen:clrgen|BCLK_cnt[11] ; clk_lrclk_gen:clrgen|BCLK_cnt[12] ; C5                        ; C5          ; 81.380       ; 0.008      ; 7.269      ;
; 74.175 ; clk_lrclk_gen:clrgen|BCLK_cnt[9]  ; clk_lrclk_gen:clrgen|BCLK_cnt[2]  ; C5                        ; C5          ; 81.380       ; 0.018      ; 7.263      ;
; 74.176 ; clk_lrclk_gen:clrgen|BCLK_cnt[1]  ; clk_lrclk_gen:clrgen|BCLK_cnt[13] ; C5                        ; C5          ; 81.380       ; -0.018     ; 7.226      ;
; 74.220 ; clk_lrclk_gen:clrgen|BCLK_cnt[10] ; clk_lrclk_gen:clrgen|BCLK_cnt[13] ; C5                        ; C5          ; 81.380       ; -0.028     ; 7.172      ;
; 74.221 ; C12_rst                           ; cdc_mcp:lra|b_data[14]            ; C5                        ; C5          ; 81.380       ; -0.020     ; 7.179      ;
; 74.292 ; clk_lrclk_gen:clrgen|BCLK_cnt[0]  ; clk_lrclk_gen:clrgen|BCLK_cnt[12] ; C5                        ; C5          ; 81.380       ; -0.001     ; 7.127      ;
; 74.322 ; clk_lrclk_gen:clrgen|BCLK_cnt[8]  ; clk_lrclk_gen:clrgen|BCLK_cnt[12] ; C5                        ; C5          ; 81.380       ; 0.043      ; 7.141      ;
; 74.333 ; clk_lrclk_gen:clrgen|BCLK_cnt[6]  ; clk_lrclk_gen:clrgen|BCLK_cnt[7]  ; C5                        ; C5          ; 81.380       ; 0.026      ; 7.113      ;
; 74.349 ; clk_lrclk_gen:clrgen|BCLK_cnt[3]  ; clk_lrclk_gen:clrgen|BCLK_cnt[13] ; C5                        ; C5          ; 81.380       ; -0.018     ; 7.053      ;
; 74.351 ; clk_lrclk_gen:clrgen|BCLK_cnt[2]  ; clk_lrclk_gen:clrgen|BCLK_cnt[13] ; C5                        ; C5          ; 81.380       ; -0.018     ; 7.051      ;
; 74.378 ; clk_lrclk_gen:clrgen|BCLK_cnt[1]  ; clk_lrclk_gen:clrgen|BCLK_cnt[12] ; C5                        ; C5          ; 81.380       ; -0.001     ; 7.041      ;
; 74.416 ; clk_lrclk_gen:clrgen|BCLK_cnt[9]  ; clk_lrclk_gen:clrgen|Bfall        ; C5                        ; C5          ; 81.380       ; 0.018      ; 7.022      ;
; 74.418 ; clk_lrclk_gen:clrgen|BCLK_cnt[9]  ; clk_lrclk_gen:clrgen|Brise        ; C5                        ; C5          ; 81.380       ; 0.018      ; 7.020      ;
; 74.422 ; clk_lrclk_gen:clrgen|BCLK_cnt[10] ; clk_lrclk_gen:clrgen|BCLK_cnt[12] ; C5                        ; C5          ; 81.380       ; -0.011     ; 6.987      ;
; 74.464 ; clk_lrclk_gen:clrgen|BCLK_cnt[0]  ; clk_lrclk_gen:clrgen|BCLK_cnt[9]  ; C5                        ; C5          ; 81.380       ; -0.018     ; 6.938      ;
; 74.494 ; clk_lrclk_gen:clrgen|BCLK_cnt[8]  ; clk_lrclk_gen:clrgen|BCLK_cnt[9]  ; C5                        ; C5          ; 81.380       ; 0.026      ; 6.952      ;
; 74.509 ; clk_lrclk_gen:clrgen|BCLK_cnt[4]  ; clk_lrclk_gen:clrgen|BCLK_cnt[13] ; C5                        ; C5          ; 81.380       ; -0.018     ; 6.893      ;
; 74.515 ; clk_lrclk_gen:clrgen|BCLK_cnt[5]  ; clk_lrclk_gen:clrgen|BCLK_cnt[13] ; C5                        ; C5          ; 81.380       ; -0.018     ; 6.887      ;
; 74.550 ; clk_lrclk_gen:clrgen|BCLK_cnt[1]  ; clk_lrclk_gen:clrgen|BCLK_cnt[9]  ; C5                        ; C5          ; 81.380       ; -0.018     ; 6.852      ;
; 74.551 ; clk_lrclk_gen:clrgen|BCLK_cnt[3]  ; clk_lrclk_gen:clrgen|BCLK_cnt[12] ; C5                        ; C5          ; 81.380       ; -0.001     ; 6.868      ;
; 74.553 ; clk_lrclk_gen:clrgen|BCLK_cnt[2]  ; clk_lrclk_gen:clrgen|BCLK_cnt[12] ; C5                        ; C5          ; 81.380       ; -0.001     ; 6.866      ;
; 74.556 ; clk_lrclk_gen:clrgen|BCLK_cnt[7]  ; clk_lrclk_gen:clrgen|BCLK_cnt[7]  ; C5                        ; C5          ; 81.380       ; 0.000      ; 6.864      ;
; 74.581 ; clk_lrclk_gen:clrgen|BCLK_cnt[9]  ; clk_lrclk_gen:clrgen|BCLK_cnt[9]  ; C5                        ; C5          ; 81.380       ; 0.000      ; 6.839      ;
; 74.661 ; C12_rst                           ; cdc_mcp:iqp|b_data[27]            ; C5                        ; C5          ; 81.380       ; -0.030     ; 6.729      ;
; 74.661 ; C12_rst                           ; cdc_mcp:iqp|b_data[17]            ; C5                        ; C5          ; 81.380       ; -0.030     ; 6.729      ;
; 74.661 ; C12_rst                           ; cdc_mcp:iqp|b_data[16]            ; C5                        ; C5          ; 81.380       ; -0.030     ; 6.729      ;
+--------+-----------------------------------+-----------------------------------+---------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'I2C_monitor:I2C_inst|deglitch:deglitch_sda|out'                                                                                                                                                              ;
+--------+------------------------------------------------+----------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                    ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+----------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 7.650  ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|start ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; 10.416       ; 1.804      ; 4.914      ;
; 16.879 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|start ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; 20.833       ; 0.000      ; 3.994      ;
; 18.067 ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|start ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; 20.833       ; 1.804      ; 4.914      ;
+--------+------------------------------------------------+----------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'pro_clock'                                                                                                                               ;
+--------+----------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 9.469  ; async_usb:usb1|Rx_fifo_wdata[1]  ; profile:profile_sidetone|profile_count[1] ; IF_clk       ; pro_clock   ; 20.833       ; -0.102     ; 11.302     ;
; 9.618  ; async_usb:usb1|Rx_fifo_wdata[0]  ; profile:profile_sidetone|profile_count[1] ; IF_clk       ; pro_clock   ; 20.833       ; -0.102     ; 11.153     ;
; 9.718  ; async_usb:usb1|Rx_fifo_wdata[1]  ; profile:profile_sidetone|profile_count[2] ; IF_clk       ; pro_clock   ; 20.833       ; -0.102     ; 11.053     ;
; 9.740  ; async_usb:usb1|Rx_fifo_wdata[1]  ; profile:profile_sidetone|profile_count[0] ; IF_clk       ; pro_clock   ; 20.833       ; -0.102     ; 11.031     ;
; 9.864  ; async_usb:usb1|Rx_fifo_wdata[1]  ; profile:profile_CW|profile_count[2]       ; IF_clk       ; pro_clock   ; 20.833       ; -0.088     ; 10.921     ;
; 9.867  ; async_usb:usb1|Rx_fifo_wdata[0]  ; profile:profile_sidetone|profile_count[2] ; IF_clk       ; pro_clock   ; 20.833       ; -0.102     ; 10.904     ;
; 9.889  ; async_usb:usb1|Rx_fifo_wdata[0]  ; profile:profile_sidetone|profile_count[0] ; IF_clk       ; pro_clock   ; 20.833       ; -0.102     ; 10.882     ;
; 10.013 ; async_usb:usb1|Rx_fifo_wdata[0]  ; profile:profile_CW|profile_count[2]       ; IF_clk       ; pro_clock   ; 20.833       ; -0.088     ; 10.772     ;
; 10.087 ; async_usb:usb1|Rx_fifo_wdata[11] ; profile:profile_sidetone|profile_count[1] ; IF_clk       ; pro_clock   ; 20.833       ; -0.102     ; 10.684     ;
; 10.113 ; async_usb:usb1|Rx_fifo_wdata[7]  ; profile:profile_sidetone|profile_count[1] ; IF_clk       ; pro_clock   ; 20.833       ; -0.094     ; 10.666     ;
; 10.130 ; async_usb:usb1|Rx_fifo_wdata[1]  ; profile:profile_CW|profile_count[9]       ; IF_clk       ; pro_clock   ; 20.833       ; -0.088     ; 10.655     ;
; 10.130 ; async_usb:usb1|Rx_fifo_wdata[1]  ; profile:profile_CW|profile_count[4]       ; IF_clk       ; pro_clock   ; 20.833       ; -0.088     ; 10.655     ;
; 10.130 ; async_usb:usb1|Rx_fifo_wdata[2]  ; profile:profile_sidetone|profile_count[1] ; IF_clk       ; pro_clock   ; 20.833       ; -0.102     ; 10.641     ;
; 10.131 ; async_usb:usb1|Rx_fifo_wdata[1]  ; profile:profile_CW|profile_count[5]       ; IF_clk       ; pro_clock   ; 20.833       ; -0.088     ; 10.654     ;
; 10.131 ; async_usb:usb1|Rx_fifo_wdata[1]  ; profile:profile_CW|profile_count[6]       ; IF_clk       ; pro_clock   ; 20.833       ; -0.088     ; 10.654     ;
; 10.131 ; async_usb:usb1|Rx_fifo_wdata[1]  ; profile:profile_CW|profile_count[8]       ; IF_clk       ; pro_clock   ; 20.833       ; -0.088     ; 10.654     ;
; 10.132 ; async_usb:usb1|Rx_fifo_wdata[1]  ; profile:profile_CW|profile_count[7]       ; IF_clk       ; pro_clock   ; 20.833       ; -0.088     ; 10.653     ;
; 10.133 ; async_usb:usb1|Rx_fifo_wdata[1]  ; profile:profile_CW|profile_count[3]       ; IF_clk       ; pro_clock   ; 20.833       ; -0.088     ; 10.652     ;
; 10.185 ; async_usb:usb1|Rx_fifo_wdata[1]  ; profile:profile_sidetone|profile_count[7] ; IF_clk       ; pro_clock   ; 20.833       ; -0.109     ; 10.579     ;
; 10.185 ; async_usb:usb1|Rx_fifo_wdata[1]  ; profile:profile_sidetone|profile_count[9] ; IF_clk       ; pro_clock   ; 20.833       ; -0.109     ; 10.579     ;
; 10.187 ; async_usb:usb1|Rx_fifo_wdata[1]  ; profile:profile_sidetone|profile_count[3] ; IF_clk       ; pro_clock   ; 20.833       ; -0.109     ; 10.577     ;
; 10.189 ; async_usb:usb1|Rx_fifo_wdata[1]  ; profile:profile_sidetone|profile_count[5] ; IF_clk       ; pro_clock   ; 20.833       ; -0.109     ; 10.575     ;
; 10.195 ; async_usb:usb1|Rx_fifo_wdata[6]  ; profile:profile_sidetone|profile_count[1] ; IF_clk       ; pro_clock   ; 20.833       ; -0.102     ; 10.576     ;
; 10.234 ; async_usb:usb1|Rx_fifo_wdata[5]  ; profile:profile_sidetone|profile_count[1] ; IF_clk       ; pro_clock   ; 20.833       ; -0.102     ; 10.537     ;
; 10.253 ; async_usb:usb1|Rx_fifo_wdata[3]  ; profile:profile_sidetone|profile_count[1] ; IF_clk       ; pro_clock   ; 20.833       ; -0.094     ; 10.526     ;
; 10.279 ; async_usb:usb1|Rx_fifo_wdata[0]  ; profile:profile_CW|profile_count[9]       ; IF_clk       ; pro_clock   ; 20.833       ; -0.088     ; 10.506     ;
; 10.279 ; async_usb:usb1|Rx_fifo_wdata[0]  ; profile:profile_CW|profile_count[4]       ; IF_clk       ; pro_clock   ; 20.833       ; -0.088     ; 10.506     ;
; 10.280 ; async_usb:usb1|Rx_fifo_wdata[0]  ; profile:profile_CW|profile_count[5]       ; IF_clk       ; pro_clock   ; 20.833       ; -0.088     ; 10.505     ;
; 10.280 ; async_usb:usb1|Rx_fifo_wdata[0]  ; profile:profile_CW|profile_count[6]       ; IF_clk       ; pro_clock   ; 20.833       ; -0.088     ; 10.505     ;
; 10.280 ; async_usb:usb1|Rx_fifo_wdata[0]  ; profile:profile_CW|profile_count[8]       ; IF_clk       ; pro_clock   ; 20.833       ; -0.088     ; 10.505     ;
; 10.281 ; async_usb:usb1|Rx_fifo_wdata[0]  ; profile:profile_CW|profile_count[7]       ; IF_clk       ; pro_clock   ; 20.833       ; -0.088     ; 10.504     ;
; 10.282 ; async_usb:usb1|Rx_fifo_wdata[0]  ; profile:profile_CW|profile_count[3]       ; IF_clk       ; pro_clock   ; 20.833       ; -0.088     ; 10.503     ;
; 10.318 ; async_usb:usb1|Rx_fifo_wdata[4]  ; profile:profile_sidetone|profile_count[1] ; IF_clk       ; pro_clock   ; 20.833       ; -0.094     ; 10.461     ;
; 10.334 ; async_usb:usb1|Rx_fifo_wdata[0]  ; profile:profile_sidetone|profile_count[7] ; IF_clk       ; pro_clock   ; 20.833       ; -0.109     ; 10.430     ;
; 10.334 ; async_usb:usb1|Rx_fifo_wdata[0]  ; profile:profile_sidetone|profile_count[9] ; IF_clk       ; pro_clock   ; 20.833       ; -0.109     ; 10.430     ;
; 10.336 ; async_usb:usb1|Rx_fifo_wdata[11] ; profile:profile_sidetone|profile_count[2] ; IF_clk       ; pro_clock   ; 20.833       ; -0.102     ; 10.435     ;
; 10.336 ; async_usb:usb1|Rx_fifo_wdata[0]  ; profile:profile_sidetone|profile_count[3] ; IF_clk       ; pro_clock   ; 20.833       ; -0.109     ; 10.428     ;
; 10.338 ; async_usb:usb1|Rx_fifo_wdata[0]  ; profile:profile_sidetone|profile_count[5] ; IF_clk       ; pro_clock   ; 20.833       ; -0.109     ; 10.426     ;
; 10.349 ; async_usb:usb1|Rx_fifo_wdata[14] ; profile:profile_sidetone|profile_count[1] ; IF_clk       ; pro_clock   ; 20.833       ; -0.102     ; 10.422     ;
; 10.358 ; async_usb:usb1|Rx_fifo_wdata[11] ; profile:profile_sidetone|profile_count[0] ; IF_clk       ; pro_clock   ; 20.833       ; -0.102     ; 10.413     ;
; 10.360 ; async_usb:usb1|Rx_fifo_wdata[10] ; profile:profile_sidetone|profile_count[1] ; IF_clk       ; pro_clock   ; 20.833       ; -0.102     ; 10.411     ;
; 10.362 ; async_usb:usb1|Rx_fifo_wdata[7]  ; profile:profile_sidetone|profile_count[2] ; IF_clk       ; pro_clock   ; 20.833       ; -0.094     ; 10.417     ;
; 10.379 ; async_usb:usb1|Rx_fifo_wdata[2]  ; profile:profile_sidetone|profile_count[2] ; IF_clk       ; pro_clock   ; 20.833       ; -0.102     ; 10.392     ;
; 10.384 ; async_usb:usb1|Rx_fifo_wdata[7]  ; profile:profile_sidetone|profile_count[0] ; IF_clk       ; pro_clock   ; 20.833       ; -0.094     ; 10.395     ;
; 10.397 ; async_usb:usb1|Rx_fifo_wdata[15] ; profile:profile_sidetone|profile_count[1] ; IF_clk       ; pro_clock   ; 20.833       ; -0.102     ; 10.374     ;
; 10.401 ; async_usb:usb1|Rx_fifo_wdata[2]  ; profile:profile_sidetone|profile_count[0] ; IF_clk       ; pro_clock   ; 20.833       ; -0.102     ; 10.370     ;
; 10.435 ; async_usb:usb1|Rx_fifo_wdata[1]  ; profile:profile_CW|prof_state~8           ; IF_clk       ; pro_clock   ; 20.833       ; -0.102     ; 10.336     ;
; 10.444 ; async_usb:usb1|Rx_fifo_wdata[6]  ; profile:profile_sidetone|profile_count[2] ; IF_clk       ; pro_clock   ; 20.833       ; -0.102     ; 10.327     ;
; 10.466 ; async_usb:usb1|Rx_fifo_wdata[6]  ; profile:profile_sidetone|profile_count[0] ; IF_clk       ; pro_clock   ; 20.833       ; -0.102     ; 10.305     ;
; 10.468 ; async_usb:usb1|Rx_fifo_wdata[8]  ; profile:profile_sidetone|profile_count[1] ; IF_clk       ; pro_clock   ; 20.833       ; -0.092     ; 10.313     ;
; 10.479 ; async_usb:usb1|Rx_fifo_wdata[1]  ; profile:profile_sidetone|profile_count[4] ; IF_clk       ; pro_clock   ; 20.833       ; -0.102     ; 10.292     ;
; 10.479 ; async_usb:usb1|Rx_fifo_wdata[1]  ; profile:profile_sidetone|profile_count[6] ; IF_clk       ; pro_clock   ; 20.833       ; -0.102     ; 10.292     ;
; 10.481 ; async_usb:usb1|Rx_fifo_wdata[1]  ; profile:profile_sidetone|profile_count[8] ; IF_clk       ; pro_clock   ; 20.833       ; -0.102     ; 10.290     ;
; 10.482 ; async_usb:usb1|Rx_fifo_wdata[11] ; profile:profile_CW|profile_count[2]       ; IF_clk       ; pro_clock   ; 20.833       ; -0.088     ; 10.303     ;
; 10.483 ; async_usb:usb1|Rx_fifo_wdata[5]  ; profile:profile_sidetone|profile_count[2] ; IF_clk       ; pro_clock   ; 20.833       ; -0.102     ; 10.288     ;
; 10.502 ; async_usb:usb1|Rx_fifo_wdata[3]  ; profile:profile_sidetone|profile_count[2] ; IF_clk       ; pro_clock   ; 20.833       ; -0.094     ; 10.277     ;
; 10.505 ; async_usb:usb1|Rx_fifo_wdata[5]  ; profile:profile_sidetone|profile_count[0] ; IF_clk       ; pro_clock   ; 20.833       ; -0.102     ; 10.266     ;
; 10.508 ; async_usb:usb1|Rx_fifo_wdata[7]  ; profile:profile_CW|profile_count[2]       ; IF_clk       ; pro_clock   ; 20.833       ; -0.080     ; 10.285     ;
; 10.524 ; async_usb:usb1|Rx_fifo_wdata[3]  ; profile:profile_sidetone|profile_count[0] ; IF_clk       ; pro_clock   ; 20.833       ; -0.094     ; 10.255     ;
; 10.525 ; async_usb:usb1|Rx_fifo_wdata[2]  ; profile:profile_CW|profile_count[2]       ; IF_clk       ; pro_clock   ; 20.833       ; -0.088     ; 10.260     ;
; 10.555 ; async_usb:usb1|Rx_fifo_wdata[13] ; profile:profile_sidetone|profile_count[1] ; IF_clk       ; pro_clock   ; 20.833       ; -0.102     ; 10.216     ;
; 10.567 ; async_usb:usb1|Rx_fifo_wdata[4]  ; profile:profile_sidetone|profile_count[2] ; IF_clk       ; pro_clock   ; 20.833       ; -0.094     ; 10.212     ;
; 10.584 ; async_usb:usb1|Rx_fifo_wdata[0]  ; profile:profile_CW|prof_state~8           ; IF_clk       ; pro_clock   ; 20.833       ; -0.102     ; 10.187     ;
; 10.589 ; async_usb:usb1|Rx_fifo_wdata[4]  ; profile:profile_sidetone|profile_count[0] ; IF_clk       ; pro_clock   ; 20.833       ; -0.094     ; 10.190     ;
; 10.590 ; async_usb:usb1|Rx_fifo_wdata[6]  ; profile:profile_CW|profile_count[2]       ; IF_clk       ; pro_clock   ; 20.833       ; -0.088     ; 10.195     ;
; 10.598 ; async_usb:usb1|Rx_fifo_wdata[14] ; profile:profile_sidetone|profile_count[2] ; IF_clk       ; pro_clock   ; 20.833       ; -0.102     ; 10.173     ;
; 10.609 ; async_usb:usb1|Rx_fifo_wdata[10] ; profile:profile_sidetone|profile_count[2] ; IF_clk       ; pro_clock   ; 20.833       ; -0.102     ; 10.162     ;
; 10.620 ; async_usb:usb1|Rx_fifo_wdata[14] ; profile:profile_sidetone|profile_count[0] ; IF_clk       ; pro_clock   ; 20.833       ; -0.102     ; 10.151     ;
; 10.628 ; async_usb:usb1|Rx_fifo_wdata[0]  ; profile:profile_sidetone|profile_count[4] ; IF_clk       ; pro_clock   ; 20.833       ; -0.102     ; 10.143     ;
; 10.628 ; async_usb:usb1|Rx_fifo_wdata[0]  ; profile:profile_sidetone|profile_count[6] ; IF_clk       ; pro_clock   ; 20.833       ; -0.102     ; 10.143     ;
; 10.629 ; async_usb:usb1|Rx_fifo_wdata[5]  ; profile:profile_CW|profile_count[2]       ; IF_clk       ; pro_clock   ; 20.833       ; -0.088     ; 10.156     ;
; 10.630 ; async_usb:usb1|Rx_fifo_wdata[0]  ; profile:profile_sidetone|profile_count[8] ; IF_clk       ; pro_clock   ; 20.833       ; -0.102     ; 10.141     ;
; 10.631 ; async_usb:usb1|Rx_fifo_wdata[10] ; profile:profile_sidetone|profile_count[0] ; IF_clk       ; pro_clock   ; 20.833       ; -0.102     ; 10.140     ;
; 10.646 ; async_usb:usb1|Rx_fifo_wdata[15] ; profile:profile_sidetone|profile_count[2] ; IF_clk       ; pro_clock   ; 20.833       ; -0.102     ; 10.125     ;
; 10.648 ; async_usb:usb1|Rx_fifo_wdata[3]  ; profile:profile_CW|profile_count[2]       ; IF_clk       ; pro_clock   ; 20.833       ; -0.080     ; 10.145     ;
; 10.668 ; async_usb:usb1|Rx_fifo_wdata[15] ; profile:profile_sidetone|profile_count[0] ; IF_clk       ; pro_clock   ; 20.833       ; -0.102     ; 10.103     ;
; 10.713 ; async_usb:usb1|Rx_fifo_wdata[4]  ; profile:profile_CW|profile_count[2]       ; IF_clk       ; pro_clock   ; 20.833       ; -0.080     ; 10.080     ;
; 10.717 ; async_usb:usb1|Rx_fifo_wdata[8]  ; profile:profile_sidetone|profile_count[2] ; IF_clk       ; pro_clock   ; 20.833       ; -0.092     ; 10.064     ;
; 10.723 ; async_usb:usb1|Rx_fifo_wdata[12] ; profile:profile_sidetone|profile_count[1] ; IF_clk       ; pro_clock   ; 20.833       ; -0.102     ; 10.048     ;
; 10.739 ; async_usb:usb1|Rx_fifo_wdata[8]  ; profile:profile_sidetone|profile_count[0] ; IF_clk       ; pro_clock   ; 20.833       ; -0.092     ; 10.042     ;
; 10.744 ; async_usb:usb1|Rx_fifo_wdata[14] ; profile:profile_CW|profile_count[2]       ; IF_clk       ; pro_clock   ; 20.833       ; -0.088     ; 10.041     ;
; 10.748 ; async_usb:usb1|Rx_fifo_wdata[11] ; profile:profile_CW|profile_count[9]       ; IF_clk       ; pro_clock   ; 20.833       ; -0.088     ; 10.037     ;
; 10.748 ; async_usb:usb1|Rx_fifo_wdata[11] ; profile:profile_CW|profile_count[4]       ; IF_clk       ; pro_clock   ; 20.833       ; -0.088     ; 10.037     ;
; 10.749 ; async_usb:usb1|Rx_fifo_wdata[11] ; profile:profile_CW|profile_count[5]       ; IF_clk       ; pro_clock   ; 20.833       ; -0.088     ; 10.036     ;
; 10.749 ; async_usb:usb1|Rx_fifo_wdata[11] ; profile:profile_CW|profile_count[6]       ; IF_clk       ; pro_clock   ; 20.833       ; -0.088     ; 10.036     ;
; 10.749 ; async_usb:usb1|Rx_fifo_wdata[11] ; profile:profile_CW|profile_count[8]       ; IF_clk       ; pro_clock   ; 20.833       ; -0.088     ; 10.036     ;
; 10.750 ; async_usb:usb1|Rx_fifo_wdata[11] ; profile:profile_CW|profile_count[7]       ; IF_clk       ; pro_clock   ; 20.833       ; -0.088     ; 10.035     ;
; 10.751 ; async_usb:usb1|Rx_fifo_wdata[11] ; profile:profile_CW|profile_count[3]       ; IF_clk       ; pro_clock   ; 20.833       ; -0.088     ; 10.034     ;
; 10.755 ; async_usb:usb1|Rx_fifo_wdata[10] ; profile:profile_CW|profile_count[2]       ; IF_clk       ; pro_clock   ; 20.833       ; -0.088     ; 10.030     ;
; 10.774 ; async_usb:usb1|Rx_fifo_wdata[7]  ; profile:profile_CW|profile_count[9]       ; IF_clk       ; pro_clock   ; 20.833       ; -0.080     ; 10.019     ;
; 10.774 ; async_usb:usb1|Rx_fifo_wdata[7]  ; profile:profile_CW|profile_count[4]       ; IF_clk       ; pro_clock   ; 20.833       ; -0.080     ; 10.019     ;
; 10.775 ; async_usb:usb1|Rx_fifo_wdata[7]  ; profile:profile_CW|profile_count[5]       ; IF_clk       ; pro_clock   ; 20.833       ; -0.080     ; 10.018     ;
; 10.775 ; async_usb:usb1|Rx_fifo_wdata[7]  ; profile:profile_CW|profile_count[6]       ; IF_clk       ; pro_clock   ; 20.833       ; -0.080     ; 10.018     ;
; 10.775 ; async_usb:usb1|Rx_fifo_wdata[7]  ; profile:profile_CW|profile_count[8]       ; IF_clk       ; pro_clock   ; 20.833       ; -0.080     ; 10.018     ;
; 10.776 ; async_usb:usb1|Rx_fifo_wdata[7]  ; profile:profile_CW|profile_count[7]       ; IF_clk       ; pro_clock   ; 20.833       ; -0.080     ; 10.017     ;
; 10.777 ; async_usb:usb1|Rx_fifo_wdata[7]  ; profile:profile_CW|profile_count[3]       ; IF_clk       ; pro_clock   ; 20.833       ; -0.080     ; 10.016     ;
; 10.791 ; async_usb:usb1|Rx_fifo_wdata[2]  ; profile:profile_CW|profile_count[9]       ; IF_clk       ; pro_clock   ; 20.833       ; -0.088     ; 9.994      ;
; 10.791 ; async_usb:usb1|Rx_fifo_wdata[2]  ; profile:profile_CW|profile_count[4]       ; IF_clk       ; pro_clock   ; 20.833       ; -0.088     ; 9.994      ;
; 10.792 ; async_usb:usb1|Rx_fifo_wdata[2]  ; profile:profile_CW|profile_count[5]       ; IF_clk       ; pro_clock   ; 20.833       ; -0.088     ; 9.993      ;
; 10.792 ; async_usb:usb1|Rx_fifo_wdata[2]  ; profile:profile_CW|profile_count[6]       ; IF_clk       ; pro_clock   ; 20.833       ; -0.088     ; 9.993      ;
+--------+----------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'sidetone2:sidetone_inst|sidetone_clock'                                                                                                                                                                                                                                                                                                                                                       ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                         ; To Node                                                                                                                  ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 14.605 ; sidetone2:sidetone_inst|sine_address[0]                                                                                                           ; sidetone2:sidetone_inst|sine_address[9]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.006     ; 6.262      ;
; 14.612 ; sidetone2:sidetone_inst|sine_address[5]                                                                                                           ; sidetone2:sidetone_inst|sine_address[9]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.006     ; 6.255      ;
; 14.638 ; sidetone2:sidetone_inst|sine_address[2]                                                                                                           ; sidetone2:sidetone_inst|sine_address[9]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.006     ; 6.229      ;
; 14.651 ; sidetone2:sidetone_inst|sine_address[1]                                                                                                           ; sidetone2:sidetone_inst|sine_address[9]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.006     ; 6.216      ;
; 14.740 ; sidetone2:sidetone_inst|sine_address[6]                                                                                                           ; sidetone2:sidetone_inst|sine_address[9]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; 0.000      ; 6.133      ;
; 14.762 ; sidetone2:sidetone_inst|sine_address[5]                                                                                                           ; sidetone2:sidetone_inst|sine_address[7]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; 0.000      ; 6.111      ;
; 14.788 ; sidetone2:sidetone_inst|sine_address[2]                                                                                                           ; sidetone2:sidetone_inst|sine_address[7]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; 0.000      ; 6.085      ;
; 14.805 ; sidetone2:sidetone_inst|sine_address[3]                                                                                                           ; sidetone2:sidetone_inst|sine_address[9]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.006     ; 6.062      ;
; 14.834 ; sidetone2:sidetone_inst|sine_address[9]                                                                                                           ; sidetone2:sidetone_inst|sine_address[3]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; 0.006      ; 6.045      ;
; 14.865 ; sidetone2:sidetone_inst|sine_address[9]                                                                                                           ; sidetone2:sidetone_inst|sine_address[9]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; 0.000      ; 6.008      ;
; 14.865 ; sidetone2:sidetone_inst|sine_address[5]                                                                                                           ; sidetone2:sidetone_inst|sine_address[3]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; 0.000      ; 6.008      ;
; 14.879 ; sidetone2:sidetone_inst|sine_address[0]                                                                                                           ; sidetone2:sidetone_inst|sine_address[8]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; 0.000      ; 5.994      ;
; 14.891 ; sidetone2:sidetone_inst|sine_address[2]                                                                                                           ; sidetone2:sidetone_inst|sine_address[3]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; 0.000      ; 5.982      ;
; 14.895 ; sidetone2:sidetone_inst|sine_address[0]                                                                                                           ; sidetone2:sidetone_inst|sine_address[7]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; 0.000      ; 5.978      ;
; 14.921 ; sidetone2:sidetone_inst|sine_address[8]                                                                                                           ; sidetone2:sidetone_inst|sine_address[3]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; 0.000      ; 5.952      ;
; 14.923 ; sidetone2:sidetone_inst|sine_address[5]                                                                                                           ; sidetone2:sidetone_inst|sine_address[6]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.006     ; 5.944      ;
; 14.925 ; sidetone2:sidetone_inst|sine_address[1]                                                                                                           ; sidetone2:sidetone_inst|sine_address[8]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; 0.000      ; 5.948      ;
; 14.949 ; sidetone2:sidetone_inst|sine_address[2]                                                                                                           ; sidetone2:sidetone_inst|sine_address[6]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.006     ; 5.918      ;
; 14.987 ; sidetone2:sidetone_inst|sine_address[8]                                                                                                           ; sidetone2:sidetone_inst|sine_address[9]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.006     ; 5.880      ;
; 14.993 ; sidetone2:sidetone_inst|sine_address[5]                                                                                                           ; sidetone2:sidetone_inst|sine_address[8]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; 0.000      ; 5.880      ;
; 15.014 ; sidetone2:sidetone_inst|sine_address[6]                                                                                                           ; sidetone2:sidetone_inst|sine_address[8]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; 0.006      ; 5.865      ;
; 15.015 ; sidetone2:sidetone_inst|sine_address[9]                                                                                                           ; sidetone2:sidetone_inst|sine_address[7]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; 0.006      ; 5.864      ;
; 15.019 ; sidetone2:sidetone_inst|sine_address[2]                                                                                                           ; sidetone2:sidetone_inst|sine_address[8]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; 0.000      ; 5.854      ;
; 15.023 ; sidetone2:sidetone_inst|sine_address[7]                                                                                                           ; sidetone2:sidetone_inst|sine_address[9]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.006     ; 5.844      ;
; 15.039 ; sidetone2:sidetone_inst|sine_address[0]                                                                                                           ; sidetone2:sidetone_inst|sine_address[6]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.006     ; 5.828      ;
; 15.045 ; sidetone2:sidetone_inst|sine_address[4]                                                                                                           ; sidetone2:sidetone_inst|sine_address[9]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.006     ; 5.822      ;
; 15.047 ; sidetone2:sidetone_inst|sine_address[3]                                                                                                           ; sidetone2:sidetone_inst|sine_address[7]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; 0.000      ; 5.826      ;
; 15.075 ; sidetone2:sidetone_inst|sine_address[1]                                                                                                           ; sidetone2:sidetone_inst|sine_address[7]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; 0.000      ; 5.798      ;
; 15.079 ; sidetone2:sidetone_inst|sine_address[3]                                                                                                           ; sidetone2:sidetone_inst|sine_address[8]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; 0.000      ; 5.794      ;
; 15.085 ; sidetone2:sidetone_inst|sine_address[1]                                                                                                           ; sidetone2:sidetone_inst|sine_address[6]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.006     ; 5.782      ;
; 15.107 ; sidetone2:sidetone_inst|sine_address[6]                                                                                                           ; sidetone2:sidetone_inst|sine_address[7]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; 0.006      ; 5.772      ;
; 15.137 ; sidetone2:sidetone_inst|sine_address[8]                                                                                                           ; sidetone2:sidetone_inst|sine_address[7]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; 0.000      ; 5.736      ;
; 15.150 ; sidetone2:sidetone_inst|sine_address[3]                                                                                                           ; sidetone2:sidetone_inst|sine_address[3]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; 0.000      ; 5.723      ;
; 15.153 ; sidetone2:sidetone_inst|sine_address[5]                                                                                                           ; sidetone2:sidetone_inst|sine_address[5]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; 0.000      ; 5.720      ;
; 15.173 ; sidetone2:sidetone_inst|sine_address[7]                                                                                                           ; sidetone2:sidetone_inst|sine_address[7]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; 0.000      ; 5.700      ;
; 15.176 ; sidetone2:sidetone_inst|sine_address[9]                                                                                                           ; sidetone2:sidetone_inst|sine_address[6]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; 0.000      ; 5.697      ;
; 15.179 ; sidetone2:sidetone_inst|sine_address[2]                                                                                                           ; sidetone2:sidetone_inst|sine_address[5]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; 0.000      ; 5.694      ;
; 15.208 ; sidetone2:sidetone_inst|sine_address[3]                                                                                                           ; sidetone2:sidetone_inst|sine_address[6]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.006     ; 5.659      ;
; 15.214 ; sidetone2:sidetone_inst|sine_address[4]                                                                                                           ; sidetone2:sidetone_inst|sine_address[7]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; 0.000      ; 5.659      ;
; 15.246 ; sidetone2:sidetone_inst|sine_address[9]                                                                                                           ; sidetone2:sidetone_inst|sine_address[8]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; 0.006      ; 5.633      ;
; 15.268 ; sidetone2:sidetone_inst|sine_address[6]                                                                                                           ; sidetone2:sidetone_inst|sine_address[6]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; 0.000      ; 5.605      ;
; 15.286 ; sidetone2:sidetone_inst|sine_address[0]                                                                                                           ; sidetone2:sidetone_inst|sine_address[5]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; 0.000      ; 5.587      ;
; 15.298 ; sidetone2:sidetone_inst|sine_address[8]                                                                                                           ; sidetone2:sidetone_inst|sine_address[6]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.006     ; 5.569      ;
; 15.317 ; sidetone2:sidetone_inst|sine_address[4]                                                                                                           ; sidetone2:sidetone_inst|sine_address[3]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; 0.000      ; 5.556      ;
; 15.318 ; sidetone2:sidetone_inst|sine_address[0]                                                                                                           ; sidetone2:sidetone_inst|sine_address[2]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; 0.000      ; 5.555      ;
; 15.319 ; sidetone2:sidetone_inst|sine_address[4]                                                                                                           ; sidetone2:sidetone_inst|sine_address[8]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; 0.000      ; 5.554      ;
; 15.334 ; sidetone2:sidetone_inst|sine_address[7]                                                                                                           ; sidetone2:sidetone_inst|sine_address[6]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.006     ; 5.533      ;
; 15.364 ; sidetone2:sidetone_inst|sine_address[1]                                                                                                           ; sidetone2:sidetone_inst|sine_address[2]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; 0.000      ; 5.509      ;
; 15.368 ; sidetone2:sidetone_inst|sine_address[8]                                                                                                           ; sidetone2:sidetone_inst|sine_address[8]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; 0.000      ; 5.505      ;
; 15.375 ; sidetone2:sidetone_inst|sine_address[4]                                                                                                           ; sidetone2:sidetone_inst|sine_address[6]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.006     ; 5.492      ;
; 15.380 ; sidetone2:sidetone_inst|sine_address[0]                                                                                                           ; sidetone2:sidetone_inst|sine_address[4]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; 0.000      ; 5.493      ;
; 15.404 ; sidetone2:sidetone_inst|sine_address[7]                                                                                                           ; sidetone2:sidetone_inst|sine_address[8]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; 0.000      ; 5.469      ;
; 15.406 ; sidetone2:sidetone_inst|sine_address[9]                                                                                                           ; sidetone2:sidetone_inst|sine_address[5]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; 0.006      ; 5.473      ;
; 15.426 ; sidetone2:sidetone_inst|sine_address[1]                                                                                                           ; sidetone2:sidetone_inst|sine_address[4]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; 0.000      ; 5.447      ;
; 15.438 ; sidetone2:sidetone_inst|sine_address[3]                                                                                                           ; sidetone2:sidetone_inst|sine_address[5]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; 0.000      ; 5.435      ;
; 15.466 ; sidetone2:sidetone_inst|sine_address[1]                                                                                                           ; sidetone2:sidetone_inst|sine_address[5]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; 0.000      ; 5.407      ;
; 15.498 ; sidetone2:sidetone_inst|sine_address[6]                                                                                                           ; sidetone2:sidetone_inst|sine_address[5]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; 0.006      ; 5.381      ;
; 15.528 ; sidetone2:sidetone_inst|sine_address[8]                                                                                                           ; sidetone2:sidetone_inst|sine_address[5]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; 0.000      ; 5.345      ;
; 15.547 ; sidetone2:sidetone_inst|sine_address[2]                                                                                                           ; sidetone2:sidetone_inst|sine_address[4]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; 0.000      ; 5.326      ;
; 15.564 ; sidetone2:sidetone_inst|sine_address[7]                                                                                                           ; sidetone2:sidetone_inst|sine_address[5]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; 0.000      ; 5.309      ;
; 15.580 ; sidetone2:sidetone_inst|sine_address[3]                                                                                                           ; sidetone2:sidetone_inst|sine_address[4]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; 0.000      ; 5.293      ;
; 15.605 ; sidetone2:sidetone_inst|sine_address[4]                                                                                                           ; sidetone2:sidetone_inst|sine_address[5]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; 0.000      ; 5.268      ;
; 15.627 ; sidetone2:sidetone_inst|sine_address[0]                                                                                                           ; sidetone2:sidetone_inst|sine_address[3]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; 0.000      ; 5.246      ;
; 15.673 ; sidetone2:sidetone_inst|sine_address[1]                                                                                                           ; sidetone2:sidetone_inst|sine_address[3]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; 0.000      ; 5.200      ;
; 15.757 ; sidetone2:sidetone_inst|sine_address[0]                                                                                                           ; sidetone2:sidetone_inst|sine_address[1]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; 0.000      ; 5.116      ;
; 15.874 ; sidetone2:sidetone_inst|sine_address[6]                                                                                                           ; sidetone2:sidetone_inst|sine_address[3]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; 0.006      ; 5.005      ;
; 15.878 ; sidetone2:sidetone_inst|sine_address[2]                                                                                                           ; sidetone2:sidetone_inst|sine_address[2]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; 0.000      ; 4.995      ;
; 15.940 ; sidetone2:sidetone_inst|sine_address[7]                                                                                                           ; sidetone2:sidetone_inst|sine_address[3]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; 0.000      ; 4.933      ;
; 16.197 ; sidetone2:sidetone_inst|sine_address[1]                                                                                                           ; sidetone2:sidetone_inst|sine_address[1]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; 0.000      ; 4.676      ;
; 16.213 ; sidetone2:sidetone_inst|sine_address[4]                                                                                                           ; sidetone2:sidetone_inst|sine_address[4]                                                                                  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; 0.000      ; 4.660      ;
; 16.866 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg0 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[3] ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.020     ; 3.901      ;
; 16.866 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg1 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[3] ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.020     ; 3.901      ;
; 16.866 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg2 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[3] ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.020     ; 3.901      ;
; 16.866 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg3 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[3] ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.020     ; 3.901      ;
; 16.866 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg4 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[3] ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.020     ; 3.901      ;
; 16.866 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg5 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[3] ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.020     ; 3.901      ;
; 16.866 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg6 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[3] ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.020     ; 3.901      ;
; 16.866 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg7 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[3] ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.020     ; 3.901      ;
; 16.866 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg8 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[3] ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.020     ; 3.901      ;
; 16.866 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg9 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[3] ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.020     ; 3.901      ;
; 16.866 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg0 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[2] ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.020     ; 3.901      ;
; 16.866 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg1 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[2] ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.020     ; 3.901      ;
; 16.866 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg2 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[2] ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.020     ; 3.901      ;
; 16.866 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg3 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[2] ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.020     ; 3.901      ;
; 16.866 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg4 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[2] ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.020     ; 3.901      ;
; 16.866 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg5 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[2] ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.020     ; 3.901      ;
; 16.866 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg6 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[2] ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.020     ; 3.901      ;
; 16.866 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg7 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[2] ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.020     ; 3.901      ;
; 16.866 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg8 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[2] ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.020     ; 3.901      ;
; 16.866 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg9 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[2] ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.020     ; 3.901      ;
; 16.866 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg0 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[1] ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.020     ; 3.901      ;
; 16.866 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg1 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[1] ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.020     ; 3.901      ;
; 16.866 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg2 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[1] ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.020     ; 3.901      ;
; 16.866 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg3 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[1] ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.020     ; 3.901      ;
; 16.866 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg4 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[1] ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.020     ; 3.901      ;
; 16.866 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg5 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[1] ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.020     ; 3.901      ;
; 16.866 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg6 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[1] ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.020     ; 3.901      ;
; 16.866 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg7 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[1] ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.020     ; 3.901      ;
; 16.866 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg8 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[1] ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.020     ; 3.901      ;
; 16.866 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg9 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[1] ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.020     ; 3.901      ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'cm3|altpll_component|pll|clk[1]'                                                                                                   ;
+--------+----------------+----------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 43.515 ; divide_640[2]  ; divide_640[6]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 8.607      ;
; 43.516 ; divide_640[2]  ; divide_640[8]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 8.606      ;
; 43.835 ; divide_640[2]  ; iambic_clk     ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.018      ; 8.305      ;
; 43.998 ; divide_640[3]  ; divide_640[6]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 8.124      ;
; 43.999 ; divide_640[3]  ; divide_640[8]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 8.123      ;
; 44.092 ; divide_200[1]  ; divide_640[6]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 8.002      ;
; 44.093 ; divide_200[1]  ; divide_640[8]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 8.001      ;
; 44.318 ; divide_640[3]  ; iambic_clk     ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.018      ; 7.822      ;
; 44.412 ; divide_200[1]  ; iambic_clk     ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.010     ; 7.700      ;
; 44.993 ; divide_200[0]  ; divide_640[6]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 7.101      ;
; 44.994 ; divide_200[0]  ; divide_640[8]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 7.100      ;
; 45.313 ; divide_200[0]  ; iambic_clk     ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.010     ; 6.799      ;
; 47.565 ; divide_640[6]  ; iambic_clk     ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.018      ; 4.575      ;
; 47.593 ; divide_640[7]  ; iambic_clk     ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.018      ; 4.547      ;
; 47.718 ; divide_640[5]  ; iambic_clk     ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.018      ; 4.422      ;
; 47.893 ; divide_640[4]  ; iambic_clk     ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.018      ; 4.247      ;
; 48.073 ; divide_640[9]  ; iambic_clk     ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.018      ; 4.067      ;
; 48.172 ; divide_200[0]  ; divide_200[6]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 3.922      ;
; 48.267 ; divide_200[1]  ; divide_200[6]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 3.827      ;
; 48.298 ; divide_200[2]  ; divide_200[6]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 3.796      ;
; 48.320 ; divide_200[1]  ; divide_640[9]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 3.774      ;
; 48.379 ; divide_640[8]  ; iambic_clk     ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.018      ; 3.761      ;
; 48.386 ; divide_200[0]  ; divide_640[9]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 3.708      ;
; 48.418 ; divide_200[6]  ; divide_200[6]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 3.704      ;
; 48.447 ; divide_200[3]  ; divide_200[6]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 3.647      ;
; 48.484 ; divide_200[4]  ; divide_200[6]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 3.610      ;
; 48.492 ; divide_200[1]  ; divide_640[7]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 3.602      ;
; 48.558 ; divide_200[0]  ; divide_640[7]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 3.536      ;
; 48.576 ; divide_200[6]  ; pro_clock      ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 3.546      ;
; 48.614 ; divide_200[10] ; divide_200[6]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 3.480      ;
; 48.615 ; divide_200[10] ; pro_clock      ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 3.479      ;
; 48.617 ; divide_200[5]  ; divide_200[6]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 3.477      ;
; 48.747 ; divide_200[0]  ; divide_200[5]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 3.375      ;
; 48.768 ; divide_200[1]  ; divide_640[5]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 3.326      ;
; 48.781 ; divide_200[9]  ; divide_200[6]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 3.313      ;
; 48.782 ; divide_200[9]  ; pro_clock      ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 3.312      ;
; 48.834 ; divide_200[0]  ; divide_640[5]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 3.260      ;
; 48.842 ; divide_200[1]  ; divide_200[5]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 3.280      ;
; 48.854 ; divide_200[1]  ; divide_640[4]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 3.240      ;
; 48.873 ; divide_200[2]  ; divide_200[5]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 3.249      ;
; 48.883 ; divide_200[5]  ; pro_clock      ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 3.211      ;
; 48.920 ; divide_200[0]  ; divide_640[4]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 3.174      ;
; 48.928 ; divide_200[4]  ; pro_clock      ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 3.166      ;
; 48.940 ; divide_200[1]  ; divide_640[3]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 3.154      ;
; 48.958 ; divide_200[8]  ; divide_200[6]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 3.136      ;
; 48.959 ; divide_200[8]  ; pro_clock      ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 3.135      ;
; 49.002 ; divide_640[4]  ; divide_640[8]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 3.120      ;
; 49.003 ; divide_200[0]  ; divide_200[2]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 3.119      ;
; 49.006 ; divide_200[0]  ; divide_640[3]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 3.088      ;
; 49.022 ; divide_200[3]  ; divide_200[5]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 3.100      ;
; 49.026 ; divide_200[1]  ; divide_640[2]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 3.068      ;
; 49.059 ; divide_200[4]  ; divide_200[5]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 3.063      ;
; 49.068 ; divide_200[7]  ; divide_200[6]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 3.026      ;
; 49.069 ; divide_200[7]  ; pro_clock      ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 3.025      ;
; 49.092 ; divide_200[0]  ; divide_640[2]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 3.002      ;
; 49.098 ; divide_200[1]  ; divide_200[2]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 3.024      ;
; 49.112 ; divide_200[6]  ; divide_200[10] ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.028      ; 3.038      ;
; 49.132 ; divide_640[5]  ; divide_640[8]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 2.990      ;
; 49.174 ; divide_640[4]  ; divide_640[6]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 2.948      ;
; 49.198 ; divide_200[6]  ; divide_200[9]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.028      ; 2.952      ;
; 49.265 ; divide_200[0]  ; divide_200[10] ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 2.857      ;
; 49.274 ; divide_640[6]  ; divide_640[8]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 2.848      ;
; 49.284 ; divide_200[6]  ; divide_200[8]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.028      ; 2.866      ;
; 49.304 ; divide_640[5]  ; divide_640[6]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 2.818      ;
; 49.326 ; divide_200[6]  ; divide_200[5]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.028      ; 2.824      ;
; 49.326 ; divide_200[6]  ; divide_200[2]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.028      ; 2.824      ;
; 49.351 ; divide_200[0]  ; divide_200[9]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 2.771      ;
; 49.360 ; divide_200[1]  ; divide_200[10] ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 2.762      ;
; 49.370 ; divide_200[6]  ; divide_200[7]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.028      ; 2.780      ;
; 49.386 ; divide_640[9]  ; divide_640[6]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 2.736      ;
; 49.386 ; divide_640[9]  ; divide_640[8]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 2.736      ;
; 49.391 ; divide_200[2]  ; pro_clock      ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 2.703      ;
; 49.391 ; divide_200[2]  ; divide_200[10] ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 2.731      ;
; 49.411 ; divide_640[7]  ; divide_640[8]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 2.711      ;
; 49.433 ; divide_200[3]  ; pro_clock      ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 2.661      ;
; 49.437 ; divide_200[0]  ; divide_200[8]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 2.685      ;
; 49.446 ; divide_200[1]  ; divide_200[9]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 2.676      ;
; 49.477 ; divide_200[2]  ; divide_200[9]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 2.645      ;
; 49.523 ; divide_200[2]  ; divide_200[2]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 2.599      ;
; 49.523 ; divide_200[0]  ; divide_200[7]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 2.599      ;
; 49.532 ; divide_200[1]  ; divide_200[8]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 2.590      ;
; 49.540 ; divide_640[2]  ; divide_640[9]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 2.582      ;
; 49.540 ; divide_200[3]  ; divide_200[10] ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 2.582      ;
; 49.546 ; divide_200[1]  ; pro_clock      ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 2.548      ;
; 49.563 ; divide_200[2]  ; divide_200[8]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 2.559      ;
; 49.576 ; divide_640[3]  ; divide_640[9]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 2.546      ;
; 49.577 ; divide_200[4]  ; divide_200[10] ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 2.545      ;
; 49.585 ; divide_200[5]  ; divide_200[5]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 2.537      ;
; 49.618 ; divide_200[1]  ; divide_200[7]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 2.504      ;
; 49.626 ; divide_200[3]  ; divide_200[9]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 2.496      ;
; 49.633 ; divide_200[5]  ; divide_200[2]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 2.489      ;
; 49.649 ; divide_200[2]  ; divide_200[7]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 2.473      ;
; 49.663 ; divide_200[4]  ; divide_200[9]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 2.459      ;
; 49.666 ; divide_640[4]  ; divide_640[9]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 2.456      ;
; 49.678 ; divide_200[4]  ; divide_200[2]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 2.444      ;
; 49.692 ; divide_640[8]  ; divide_640[6]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 2.430      ;
; 49.692 ; divide_640[8]  ; divide_640[8]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 2.430      ;
; 49.698 ; divide_200[10] ; divide_200[2]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 2.424      ;
; 49.699 ; divide_200[10] ; divide_200[5]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 2.423      ;
; 49.710 ; divide_200[5]  ; divide_200[10] ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 2.412      ;
+--------+----------------+----------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SPI_SCK'                                                                                                                                                                                ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 75.471 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.029      ; 5.978      ;
; 75.471 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.029      ; 5.978      ;
; 75.471 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.029      ; 5.978      ;
; 75.471 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.029      ; 5.978      ;
; 75.579 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.014      ; 5.855      ;
; 75.579 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.014      ; 5.855      ;
; 75.817 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.031      ; 5.634      ;
; 75.817 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.031      ; 5.634      ;
; 75.817 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.031      ; 5.634      ;
; 75.817 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.031      ; 5.634      ;
; 75.853 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.011      ; 5.578      ;
; 75.853 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.011      ; 5.578      ;
; 75.853 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.011      ; 5.578      ;
; 75.853 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.011      ; 5.578      ;
; 75.922 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.014      ; 5.512      ;
; 75.922 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.014      ; 5.512      ;
; 76.040 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.000      ; 5.380      ;
; 76.040 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.000      ; 5.380      ;
; 76.040 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.000      ; 5.380      ;
; 76.040 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.000      ; 5.380      ;
; 76.077 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.014      ; 5.357      ;
; 76.077 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.014      ; 5.357      ;
; 76.182 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.031      ; 5.269      ;
; 76.182 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.031      ; 5.269      ;
; 76.182 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.031      ; 5.269      ;
; 76.182 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.031      ; 5.269      ;
; 76.199 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.013      ; 5.234      ;
; 76.199 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.013      ; 5.234      ;
; 76.199 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.013      ; 5.234      ;
; 76.199 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.013      ; 5.234      ;
; 76.238 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK      ; SPI_SCK     ; 81.380       ; -0.012     ; 5.170      ;
; 76.243 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.012      ; 5.189      ;
; 76.243 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.012      ; 5.189      ;
; 76.243 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.012      ; 5.189      ;
; 76.243 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.012      ; 5.189      ;
; 76.243 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.012      ; 5.189      ;
; 76.243 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.012      ; 5.189      ;
; 76.243 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.012      ; 5.189      ;
; 76.243 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.012      ; 5.189      ;
; 76.256 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.014      ; 5.178      ;
; 76.256 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.014      ; 5.178      ;
; 76.383 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.000      ; 5.037      ;
; 76.383 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.000      ; 5.037      ;
; 76.383 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.000      ; 5.037      ;
; 76.383 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.000      ; 5.037      ;
; 76.404 ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK      ; SPI_SCK     ; 81.380       ; -0.029     ; 4.987      ;
; 76.437 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.031      ; 5.014      ;
; 76.437 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.031      ; 5.014      ;
; 76.437 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.031      ; 5.014      ;
; 76.437 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.031      ; 5.014      ;
; 76.463 ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK      ; SPI_SCK     ; 81.380       ; -0.011     ; 4.946      ;
; 76.532 ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK      ; SPI_SCK     ; 81.380       ; -0.029     ; 4.859      ;
; 76.538 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.000      ; 4.882      ;
; 76.538 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.000      ; 4.882      ;
; 76.538 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.000      ; 4.882      ;
; 76.538 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.000      ; 4.882      ;
; 76.564 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.013      ; 4.869      ;
; 76.564 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.013      ; 4.869      ;
; 76.564 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.013      ; 4.869      ;
; 76.564 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.013      ; 4.869      ;
; 76.589 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.014      ; 4.845      ;
; 76.589 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.014      ; 4.845      ;
; 76.589 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.014      ; 4.845      ;
; 76.589 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.014      ; 4.845      ;
; 76.589 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.014      ; 4.845      ;
; 76.589 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.014      ; 4.845      ;
; 76.589 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.014      ; 4.845      ;
; 76.589 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.014      ; 4.845      ;
; 76.717 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.000      ; 4.703      ;
; 76.717 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.000      ; 4.703      ;
; 76.717 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.000      ; 4.703      ;
; 76.717 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.000      ; 4.703      ;
; 76.819 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.013      ; 4.614      ;
; 76.819 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.013      ; 4.614      ;
; 76.819 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.013      ; 4.614      ;
; 76.819 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.013      ; 4.614      ;
; 76.875 ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK      ; SPI_SCK     ; 81.380       ; -0.011     ; 4.534      ;
; 76.954 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.014      ; 4.480      ;
; 76.954 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.014      ; 4.480      ;
; 76.954 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.014      ; 4.480      ;
; 76.954 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.014      ; 4.480      ;
; 76.954 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.014      ; 4.480      ;
; 76.954 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.014      ; 4.480      ;
; 76.954 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.014      ; 4.480      ;
; 76.954 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.014      ; 4.480      ;
; 76.959 ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK      ; SPI_SCK     ; 81.380       ; -0.029     ; 4.432      ;
; 76.987 ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK      ; SPI_SCK     ; 81.380       ; -0.029     ; 4.404      ;
; 77.009 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.014      ; 4.425      ;
; 77.009 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.014      ; 4.425      ;
; 77.020 ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK      ; SPI_SCK     ; 81.380       ; -0.012     ; 4.388      ;
; 77.034 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK      ; SPI_SCK     ; 81.380       ; -0.012     ; 4.374      ;
; 77.063 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK      ; SPI_SCK     ; 81.380       ; -0.012     ; 4.345      ;
; 77.153 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.031      ; 4.298      ;
; 77.153 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.031      ; 4.298      ;
; 77.153 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.031      ; 4.298      ;
; 77.153 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.031      ; 4.298      ;
; 77.209 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.014      ; 4.225      ;
; 77.209 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.014      ; 4.225      ;
; 77.209 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.014      ; 4.225      ;
; 77.209 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.014      ; 4.225      ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'C5'                                                                                                                                            ;
+-------+-----------------------------------+-----------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+---------------------------+-------------+--------------+------------+------------+
; 0.499 ; clk_lrclk_gen:clrgen|BCLK_cnt[0]  ; clk_lrclk_gen:clrgen|BCLK_cnt[0]  ; C5                        ; C5          ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; clk_lrclk_gen:clrgen|LRCLK        ; clk_lrclk_gen:clrgen|LRCLK        ; C5                        ; C5          ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; clk_lrclk_gen:lrgen|LRCLK         ; clk_lrclk_gen:lrgen|LRCLK         ; C5                        ; C5          ; 0.000        ; 0.000      ; 0.805      ;
; 0.753 ; clk_lrclk_gen:lrgen|BCLK_cnt[15]  ; clk_lrclk_gen:lrgen|BCLK_cnt[15]  ; C5                        ; C5          ; 0.000        ; 0.000      ; 1.059      ;
; 0.757 ; clk_lrclk_gen:clrgen|LRCLK_cnt[4] ; clk_lrclk_gen:clrgen|LRCLK_cnt[4] ; C5                        ; C5          ; 0.000        ; 0.000      ; 1.063      ;
; 0.857 ; C12_RESET.c0                      ; C12_rst                           ; C5                        ; C5          ; 0.000        ; 0.000      ; 1.163      ;
; 0.915 ; cdc_mcp:dfs|cdc_sync:rdy|q1[0]    ; cdc_mcp:dfs|cdc_sync:rdy|sigb[0]  ; C5                        ; C5          ; 0.000        ; 0.000      ; 1.221      ;
; 0.926 ; cdc_mcp:dfs|cdc_sync:rdy|sigb[0]  ; cdc_mcp:dfs|b_data_ack            ; C5                        ; C5          ; 0.000        ; 0.000      ; 1.232      ;
; 1.049 ; clk_lrclk_gen:clrgen|LRCLK_cnt[0] ; clk_lrclk_gen:clrgen|LRCLK        ; C5                        ; C5          ; 0.000        ; 0.000      ; 1.355      ;
; 1.059 ; clk_lrclk_gen:lrgen|LRCLK_cnt[4]  ; clk_lrclk_gen:lrgen|LRCLK         ; C5                        ; C5          ; 0.000        ; 0.000      ; 1.365      ;
; 1.063 ; clk_lrclk_gen:clrgen|BCLK_cnt[0]  ; clk_lrclk_gen:clrgen|Bfall        ; C5                        ; C5          ; 0.000        ; 0.000      ; 1.369      ;
; 1.064 ; clk_lrclk_gen:clrgen|BCLK_cnt[0]  ; clk_lrclk_gen:clrgen|Brise        ; C5                        ; C5          ; 0.000        ; 0.000      ; 1.370      ;
; 1.096 ; C12_rst                           ; cdc_mcp:lra|b_data[0]             ; C5                        ; C5          ; 0.000        ; -0.018     ; 1.384      ;
; 1.096 ; C12_rst                           ; cdc_mcp:lra|b_data[16]            ; C5                        ; C5          ; 0.000        ; -0.018     ; 1.384      ;
; 1.140 ; clk_lrclk_gen:clrgen|BCLK_cnt[1]  ; clk_lrclk_gen:clrgen|Bfall        ; C5                        ; C5          ; 0.000        ; 0.000      ; 1.446      ;
; 1.163 ; clk_lrclk_gen:lrgen|LRCLK_cnt[4]  ; clk_lrclk_gen:lrgen|LRCLK_cnt[4]  ; C5                        ; C5          ; 0.000        ; 0.000      ; 1.469      ;
; 1.166 ; cdc_mcp:iqp|cdc_sync:rdy|q1[0]    ; cdc_mcp:iqp|cdc_sync:rdy|sigb[0]  ; C5                        ; C5          ; 0.000        ; 0.000      ; 1.472      ;
; 1.167 ; clk_lrclk_gen:lrgen|BCLK_cnt[0]   ; clk_lrclk_gen:lrgen|BCLK_cnt[0]   ; C5                        ; C5          ; 0.000        ; 0.000      ; 1.473      ;
; 1.168 ; clk_lrclk_gen:lrgen|LRCLK_cnt[2]  ; clk_lrclk_gen:lrgen|LRCLK_cnt[2]  ; C5                        ; C5          ; 0.000        ; 0.000      ; 1.474      ;
; 1.172 ; clk_lrclk_gen:clrgen|LRCLK_cnt[0] ; clk_lrclk_gen:clrgen|LRCLK_cnt[0] ; C5                        ; C5          ; 0.000        ; 0.000      ; 1.478      ;
; 1.173 ; clk_lrclk_gen:clrgen|LRCLK_cnt[1] ; clk_lrclk_gen:clrgen|LRCLK_cnt[1] ; C5                        ; C5          ; 0.000        ; 0.000      ; 1.479      ;
; 1.173 ; clk_lrclk_gen:clrgen|LRCLK_cnt[3] ; clk_lrclk_gen:clrgen|LRCLK_cnt[3] ; C5                        ; C5          ; 0.000        ; 0.000      ; 1.479      ;
; 1.175 ; clk_lrclk_gen:lrgen|BCLK_cnt[1]   ; clk_lrclk_gen:lrgen|BCLK_cnt[1]   ; C5                        ; C5          ; 0.000        ; 0.000      ; 1.481      ;
; 1.175 ; cdc_sync:cdc_jack|q1[0]           ; cdc_sync:cdc_jack|sigb[0]         ; C5                        ; C5          ; 0.000        ; 0.000      ; 1.481      ;
; 1.176 ; clk_lrclk_gen:lrgen|BCLK_cnt[2]   ; clk_lrclk_gen:lrgen|BCLK_cnt[2]   ; C5                        ; C5          ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; clk_lrclk_gen:lrgen|BCLK_cnt[9]   ; clk_lrclk_gen:lrgen|BCLK_cnt[9]   ; C5                        ; C5          ; 0.000        ; 0.000      ; 1.482      ;
; 1.177 ; clk_lrclk_gen:lrgen|BCLK_cnt[4]   ; clk_lrclk_gen:lrgen|BCLK_cnt[4]   ; C5                        ; C5          ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; clk_lrclk_gen:lrgen|BCLK_cnt[7]   ; clk_lrclk_gen:lrgen|BCLK_cnt[7]   ; C5                        ; C5          ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; clk_lrclk_gen:lrgen|BCLK_cnt[11]  ; clk_lrclk_gen:lrgen|BCLK_cnt[11]  ; C5                        ; C5          ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; clk_lrclk_gen:lrgen|BCLK_cnt[13]  ; clk_lrclk_gen:lrgen|BCLK_cnt[13]  ; C5                        ; C5          ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; clk_lrclk_gen:lrgen|BCLK_cnt[14]  ; clk_lrclk_gen:lrgen|BCLK_cnt[14]  ; C5                        ; C5          ; 0.000        ; 0.000      ; 1.483      ;
; 1.220 ; clk_lrclk_gen:lrgen|LRCLK_cnt[3]  ; clk_lrclk_gen:lrgen|LRCLK_cnt[3]  ; C5                        ; C5          ; 0.000        ; 0.000      ; 1.526      ;
; 1.222 ; clk_lrclk_gen:lrgen|LRCLK_cnt[1]  ; clk_lrclk_gen:lrgen|LRCLK_cnt[1]  ; C5                        ; C5          ; 0.000        ; 0.000      ; 1.528      ;
; 1.225 ; clk_lrclk_gen:lrgen|BCLK_cnt[3]   ; clk_lrclk_gen:lrgen|BCLK_cnt[3]   ; C5                        ; C5          ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]   ; clk_lrclk_gen:lrgen|BCLK_cnt[8]   ; C5                        ; C5          ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; clk_lrclk_gen:lrgen|BCLK_cnt[10]  ; clk_lrclk_gen:lrgen|BCLK_cnt[10]  ; C5                        ; C5          ; 0.000        ; 0.000      ; 1.531      ;
; 1.226 ; cdc_mcp:dfs|b_data_ack            ; C12_cgen_rst                      ; C5                        ; C5          ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; clk_lrclk_gen:lrgen|BCLK_cnt[5]   ; clk_lrclk_gen:lrgen|BCLK_cnt[5]   ; C5                        ; C5          ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; clk_lrclk_gen:lrgen|BCLK_cnt[6]   ; clk_lrclk_gen:lrgen|BCLK_cnt[6]   ; C5                        ; C5          ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; clk_lrclk_gen:lrgen|BCLK_cnt[12]  ; clk_lrclk_gen:lrgen|BCLK_cnt[12]  ; C5                        ; C5          ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; C12_cgen_rst                      ; clk_lrclk_gen:lrgen|LRCLK         ; C5                        ; C5          ; 0.000        ; 0.000      ; 1.532      ;
; 1.228 ; clk_lrclk_gen:clrgen|LRCLK_cnt[2] ; clk_lrclk_gen:clrgen|LRCLK_cnt[2] ; C5                        ; C5          ; 0.000        ; 0.000      ; 1.534      ;
; 1.256 ; clk_lrclk_gen:clrgen|BCLK_cnt[1]  ; clk_lrclk_gen:clrgen|Brise        ; C5                        ; C5          ; 0.000        ; 0.000      ; 1.562      ;
; 1.259 ; C12_cgen_rst                      ; clk_lrclk_gen:clrgen|BCLK_cnt[11] ; C5                        ; C5          ; 0.000        ; 0.000      ; 1.565      ;
; 1.261 ; clk_lrclk_gen:lrgen|BCLK_cnt[0]   ; clk_lrclk_gen:lrgen|Bfall         ; C5                        ; C5          ; 0.000        ; 0.000      ; 1.567      ;
; 1.264 ; clk_lrclk_gen:clrgen|BCLK         ; clk_lrclk_gen:clrgen|BCLK         ; clk_lrclk_gen:clrgen|BCLK ; C5          ; -3.000       ; 4.082      ; 2.956      ;
; 1.264 ; clk_lrclk_gen:clrgen|BCLK         ; clk_lrclk_gen:clrgen|BCLK         ; clk_lrclk_gen:clrgen|BCLK ; C5          ; -3.000       ; 4.082      ; 2.956      ;
; 1.268 ; clk_lrclk_gen:clrgen|Bfall        ; clk_lrclk_gen:clrgen|LRCLK_cnt[3] ; C5                        ; C5          ; 0.000        ; 0.000      ; 1.574      ;
; 1.269 ; clk_lrclk_gen:clrgen|Bfall        ; clk_lrclk_gen:clrgen|LRCLK_cnt[1] ; C5                        ; C5          ; 0.000        ; 0.000      ; 1.575      ;
; 1.272 ; clk_lrclk_gen:clrgen|Bfall        ; clk_lrclk_gen:clrgen|LRCLK_cnt[4] ; C5                        ; C5          ; 0.000        ; 0.000      ; 1.578      ;
; 1.272 ; clk_lrclk_gen:clrgen|Bfall        ; clk_lrclk_gen:clrgen|LRCLK_cnt[0] ; C5                        ; C5          ; 0.000        ; 0.000      ; 1.578      ;
; 1.388 ; C12_cgen_rst                      ; clk_lrclk_gen:lrgen|LRCLK_cnt[0]  ; C5                        ; C5          ; 0.000        ; 0.000      ; 1.694      ;
; 1.388 ; C12_cgen_rst                      ; clk_lrclk_gen:lrgen|LRCLK_cnt[1]  ; C5                        ; C5          ; 0.000        ; 0.000      ; 1.694      ;
; 1.388 ; C12_cgen_rst                      ; clk_lrclk_gen:lrgen|LRCLK_cnt[2]  ; C5                        ; C5          ; 0.000        ; 0.000      ; 1.694      ;
; 1.388 ; C12_cgen_rst                      ; clk_lrclk_gen:lrgen|LRCLK_cnt[3]  ; C5                        ; C5          ; 0.000        ; 0.000      ; 1.694      ;
; 1.388 ; C12_cgen_rst                      ; clk_lrclk_gen:lrgen|LRCLK_cnt[4]  ; C5                        ; C5          ; 0.000        ; 0.000      ; 1.694      ;
; 1.436 ; clk_lrclk_gen:lrgen|BCLK_cnt[1]   ; clk_lrclk_gen:lrgen|Bfall         ; C5                        ; C5          ; 0.000        ; 0.000      ; 1.742      ;
; 1.475 ; cdc_mcp:iqp|cdc_sync:rdy|sigb[0]  ; cdc_mcp:iqp|b_data_ack            ; C5                        ; C5          ; 0.000        ; 0.005      ; 1.786      ;
; 1.494 ; clk_lrclk_gen:clrgen|Bfall        ; clk_lrclk_gen:clrgen|LRCLK_cnt[2] ; C5                        ; C5          ; 0.000        ; 0.000      ; 1.800      ;
; 1.513 ; clk_lrclk_gen:clrgen|BCLK_cnt[1]  ; clk_lrclk_gen:clrgen|BCLK_cnt[2]  ; C5                        ; C5          ; 0.000        ; 0.000      ; 1.819      ;
; 1.529 ; clk_lrclk_gen:clrgen|LRCLK_cnt[4] ; clk_lrclk_gen:clrgen|LRCLK        ; C5                        ; C5          ; 0.000        ; 0.000      ; 1.835      ;
; 1.536 ; clk_lrclk_gen:lrgen|LRCLK_cnt[0]  ; clk_lrclk_gen:lrgen|LRCLK         ; C5                        ; C5          ; 0.000        ; 0.000      ; 1.842      ;
; 1.557 ; C12_rst                           ; cdc_mcp:lra|b_data[25]            ; C5                        ; C5          ; 0.000        ; -0.013     ; 1.850      ;
; 1.558 ; C12_rst                           ; cdc_mcp:lra|b_data[20]            ; C5                        ; C5          ; 0.000        ; -0.013     ; 1.851      ;
; 1.562 ; C12_rst                           ; cdc_mcp:lra|b_data[3]             ; C5                        ; C5          ; 0.000        ; -0.013     ; 1.855      ;
; 1.565 ; C12_rst                           ; cdc_mcp:lra|b_data[18]            ; C5                        ; C5          ; 0.000        ; -0.013     ; 1.858      ;
; 1.567 ; C12_rst                           ; cdc_mcp:lra|b_data[4]             ; C5                        ; C5          ; 0.000        ; -0.013     ; 1.860      ;
; 1.568 ; C12_rst                           ; cdc_mcp:lra|b_data[12]            ; C5                        ; C5          ; 0.000        ; -0.013     ; 1.861      ;
; 1.568 ; C12_rst                           ; cdc_mcp:lra|b_data[21]            ; C5                        ; C5          ; 0.000        ; -0.013     ; 1.861      ;
; 1.570 ; C12_rst                           ; cdc_mcp:lra|b_data[2]             ; C5                        ; C5          ; 0.000        ; -0.013     ; 1.863      ;
; 1.633 ; clk_lrclk_gen:clrgen|BCLK_cnt[0]  ; clk_lrclk_gen:clrgen|BCLK_cnt[2]  ; C5                        ; C5          ; 0.000        ; 0.000      ; 1.939      ;
; 1.645 ; clk_lrclk_gen:lrgen|BCLK_cnt[0]   ; clk_lrclk_gen:lrgen|BCLK_cnt[1]   ; C5                        ; C5          ; 0.000        ; 0.000      ; 1.951      ;
; 1.650 ; clk_lrclk_gen:clrgen|LRCLK_cnt[0] ; clk_lrclk_gen:clrgen|LRCLK_cnt[1] ; C5                        ; C5          ; 0.000        ; 0.000      ; 1.956      ;
; 1.654 ; clk_lrclk_gen:lrgen|BCLK_cnt[1]   ; clk_lrclk_gen:lrgen|BCLK_cnt[2]   ; C5                        ; C5          ; 0.000        ; 0.000      ; 1.960      ;
; 1.655 ; clk_lrclk_gen:lrgen|BCLK_cnt[2]   ; clk_lrclk_gen:lrgen|BCLK_cnt[3]   ; C5                        ; C5          ; 0.000        ; 0.000      ; 1.961      ;
; 1.655 ; clk_lrclk_gen:lrgen|BCLK_cnt[9]   ; clk_lrclk_gen:lrgen|BCLK_cnt[10]  ; C5                        ; C5          ; 0.000        ; 0.000      ; 1.961      ;
; 1.656 ; clk_lrclk_gen:lrgen|BCLK_cnt[14]  ; clk_lrclk_gen:lrgen|BCLK_cnt[15]  ; C5                        ; C5          ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; clk_lrclk_gen:lrgen|BCLK_cnt[13]  ; clk_lrclk_gen:lrgen|BCLK_cnt[14]  ; C5                        ; C5          ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; clk_lrclk_gen:lrgen|BCLK_cnt[4]   ; clk_lrclk_gen:lrgen|BCLK_cnt[5]   ; C5                        ; C5          ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; clk_lrclk_gen:lrgen|BCLK_cnt[11]  ; clk_lrclk_gen:lrgen|BCLK_cnt[12]  ; C5                        ; C5          ; 0.000        ; 0.000      ; 1.962      ;
; 1.660 ; clk_lrclk_gen:clrgen|LRCLK_cnt[3] ; clk_lrclk_gen:clrgen|LRCLK_cnt[4] ; C5                        ; C5          ; 0.000        ; 0.000      ; 1.966      ;
; 1.660 ; clk_lrclk_gen:clrgen|LRCLK_cnt[1] ; clk_lrclk_gen:clrgen|LRCLK_cnt[2] ; C5                        ; C5          ; 0.000        ; 0.000      ; 1.966      ;
; 1.700 ; clk_lrclk_gen:lrgen|LRCLK_cnt[3]  ; clk_lrclk_gen:lrgen|LRCLK_cnt[4]  ; C5                        ; C5          ; 0.000        ; 0.000      ; 2.006      ;
; 1.702 ; clk_lrclk_gen:lrgen|LRCLK_cnt[1]  ; clk_lrclk_gen:lrgen|LRCLK_cnt[2]  ; C5                        ; C5          ; 0.000        ; 0.000      ; 2.008      ;
; 1.703 ; C12_cgen_rst                      ; clk_lrclk_gen:lrgen|Bfall         ; C5                        ; C5          ; 0.000        ; 0.001      ; 2.010      ;
; 1.703 ; C12_cgen_rst                      ; clk_lrclk_gen:lrgen|Brise         ; C5                        ; C5          ; 0.000        ; 0.001      ; 2.010      ;
; 1.705 ; clk_lrclk_gen:clrgen|LRCLK_cnt[2] ; clk_lrclk_gen:clrgen|LRCLK_cnt[3] ; C5                        ; C5          ; 0.000        ; 0.000      ; 2.011      ;
; 1.705 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]   ; clk_lrclk_gen:lrgen|BCLK_cnt[9]   ; C5                        ; C5          ; 0.000        ; 0.000      ; 2.011      ;
; 1.705 ; clk_lrclk_gen:lrgen|BCLK_cnt[3]   ; clk_lrclk_gen:lrgen|BCLK_cnt[4]   ; C5                        ; C5          ; 0.000        ; 0.000      ; 2.011      ;
; 1.705 ; clk_lrclk_gen:lrgen|BCLK_cnt[10]  ; clk_lrclk_gen:lrgen|BCLK_cnt[11]  ; C5                        ; C5          ; 0.000        ; 0.000      ; 2.011      ;
; 1.706 ; clk_lrclk_gen:lrgen|BCLK_cnt[6]   ; clk_lrclk_gen:lrgen|BCLK_cnt[7]   ; C5                        ; C5          ; 0.000        ; 0.000      ; 2.012      ;
; 1.706 ; clk_lrclk_gen:lrgen|BCLK_cnt[12]  ; clk_lrclk_gen:lrgen|BCLK_cnt[13]  ; C5                        ; C5          ; 0.000        ; 0.000      ; 2.012      ;
; 1.706 ; clk_lrclk_gen:lrgen|BCLK_cnt[5]   ; clk_lrclk_gen:lrgen|BCLK_cnt[6]   ; C5                        ; C5          ; 0.000        ; 0.000      ; 2.012      ;
; 1.731 ; clk_lrclk_gen:lrgen|BCLK_cnt[0]   ; clk_lrclk_gen:lrgen|BCLK_cnt[2]   ; C5                        ; C5          ; 0.000        ; 0.000      ; 2.037      ;
; 1.736 ; clk_lrclk_gen:clrgen|LRCLK_cnt[0] ; clk_lrclk_gen:clrgen|LRCLK_cnt[2] ; C5                        ; C5          ; 0.000        ; 0.000      ; 2.042      ;
; 1.740 ; clk_lrclk_gen:lrgen|BCLK_cnt[1]   ; clk_lrclk_gen:lrgen|BCLK_cnt[3]   ; C5                        ; C5          ; 0.000        ; 0.000      ; 2.046      ;
; 1.741 ; clk_lrclk_gen:lrgen|BCLK_cnt[2]   ; clk_lrclk_gen:lrgen|BCLK_cnt[4]   ; C5                        ; C5          ; 0.000        ; 0.000      ; 2.047      ;
; 1.741 ; clk_lrclk_gen:lrgen|BCLK_cnt[9]   ; clk_lrclk_gen:lrgen|BCLK_cnt[11]  ; C5                        ; C5          ; 0.000        ; 0.000      ; 2.047      ;
; 1.742 ; clk_lrclk_gen:lrgen|BCLK_cnt[13]  ; clk_lrclk_gen:lrgen|BCLK_cnt[15]  ; C5                        ; C5          ; 0.000        ; 0.000      ; 2.048      ;
; 1.742 ; clk_lrclk_gen:lrgen|BCLK_cnt[11]  ; clk_lrclk_gen:lrgen|BCLK_cnt[13]  ; C5                        ; C5          ; 0.000        ; 0.000      ; 2.048      ;
+-------+-----------------------------------+-----------------------------------+---------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'I2C_monitor:I2C_inst|deglitch:deglitch_scl|out'                                                                                                                                                                   ;
+-------+------------------------------------------+---------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                               ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+---------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.499 ; I2C_monitor:I2C_inst|state[0]            ; I2C_monitor:I2C_inst|state[0]         ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2C_monitor:I2C_inst|state[1]            ; I2C_monitor:I2C_inst|state[1]         ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2C_monitor:I2C_inst|Merc1_ovld          ; I2C_monitor:I2C_inst|Merc1_ovld       ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2C_monitor:I2C_inst|Merc3_ovld          ; I2C_monitor:I2C_inst|Merc3_ovld       ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2C_monitor:I2C_inst|Merc2_ovld          ; I2C_monitor:I2C_inst|Merc2_ovld       ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2C_monitor:I2C_inst|Merc4_ovld          ; I2C_monitor:I2C_inst|Merc4_ovld       ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.000      ; 0.805      ;
; 0.754 ; I2C_monitor:I2C_inst|counter[4]          ; I2C_monitor:I2C_inst|counter[4]       ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.000      ; 1.060      ;
; 0.820 ; I2C_monitor:I2C_inst|state[1]            ; I2C_monitor:I2C_inst|state[0]         ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.000      ; 1.126      ;
; 0.918 ; I2C_monitor:I2C_inst|rcv_reg1[6]         ; I2C_monitor:I2C_inst|Penny_FW[6]      ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.000      ; 1.224      ;
; 0.918 ; I2C_monitor:I2C_inst|rcv_reg1[3]         ; I2C_monitor:I2C_inst|Penny_FW[3]      ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.000      ; 1.224      ;
; 1.172 ; I2C_monitor:I2C_inst|counter[1]          ; I2C_monitor:I2C_inst|counter[1]       ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.000      ; 1.478      ;
; 1.177 ; I2C_monitor:I2C_inst|counter[3]          ; I2C_monitor:I2C_inst|counter[3]       ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.000      ; 1.483      ;
; 1.186 ; I2C_monitor:I2C_inst|rcv_reg0[0]         ; I2C_monitor:I2C_inst|Merc1_ovld       ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.000      ; 1.492      ;
; 1.192 ; I2C_monitor:I2C_inst|rcv_reg1[0]         ; I2C_monitor:I2C_inst|Merc4_ovld       ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.000      ; 1.498      ;
; 1.221 ; I2C_monitor:I2C_inst|counter[2]          ; I2C_monitor:I2C_inst|counter[2]       ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.000      ; 1.527      ;
; 1.222 ; I2C_monitor:I2C_inst|rcv_reg1[6]         ; I2C_monitor:I2C_inst|Merc3_version[6] ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.004      ; 1.532      ;
; 1.225 ; I2C_monitor:I2C_inst|counter[0]          ; I2C_monitor:I2C_inst|counter[0]       ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.000      ; 1.531      ;
; 1.227 ; I2C_monitor:I2C_inst|state[0]            ; I2C_monitor:I2C_inst|state[1]         ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.000      ; 1.533      ;
; 1.426 ; I2C_monitor:I2C_inst|rcv_reg1[3]         ; I2C_monitor:I2C_inst|Merc3_version[3] ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.004      ; 1.736      ;
; 1.549 ; I2C_monitor:I2C_inst|rcv_reg1[7]         ; I2C_monitor:I2C_inst|Penny_FW[7]      ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.031     ; 1.824      ;
; 1.574 ; I2C_monitor:I2C_inst|address_targeted[2] ; I2C_monitor:I2C_inst|start_clr        ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.000      ; 1.880      ;
; 1.612 ; I2C_monitor:I2C_inst|rcv_reg1[6]         ; I2C_monitor:I2C_inst|Merc1_version[6] ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.001     ; 1.917      ;
; 1.612 ; I2C_monitor:I2C_inst|rcv_reg1[6]         ; I2C_monitor:I2C_inst|ALC[6]           ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.001     ; 1.917      ;
; 1.651 ; I2C_monitor:I2C_inst|counter[1]          ; I2C_monitor:I2C_inst|counter[2]       ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.000      ; 1.957      ;
; 1.656 ; I2C_monitor:I2C_inst|counter[3]          ; I2C_monitor:I2C_inst|counter[4]       ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.000      ; 1.962      ;
; 1.669 ; I2C_monitor:I2C_inst|rcv_reg0[3]         ; I2C_monitor:I2C_inst|ALC[11]          ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.027     ; 1.948      ;
; 1.669 ; I2C_monitor:I2C_inst|rcv_reg0[3]         ; I2C_monitor:I2C_inst|REV[11]          ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.027     ; 1.948      ;
; 1.685 ; I2C_monitor:I2C_inst|rcv_reg1[5]         ; I2C_monitor:I2C_inst|Penny_FW[5]      ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.031     ; 1.960      ;
; 1.686 ; I2C_monitor:I2C_inst|rcv_reg1[2]         ; I2C_monitor:I2C_inst|Merc1_version[2] ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.032     ; 1.960      ;
; 1.687 ; I2C_monitor:I2C_inst|rcv_reg1[2]         ; I2C_monitor:I2C_inst|ALC[2]           ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.032     ; 1.961      ;
; 1.687 ; I2C_monitor:I2C_inst|rcv_reg1[2]         ; I2C_monitor:I2C_inst|FWD[2]           ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.013     ; 1.980      ;
; 1.688 ; I2C_monitor:I2C_inst|rcv_reg1[0]         ; I2C_monitor:I2C_inst|Merc2_version[0] ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.028     ; 1.966      ;
; 1.688 ; I2C_monitor:I2C_inst|rcv_reg1[0]         ; I2C_monitor:I2C_inst|REV[0]           ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.028     ; 1.966      ;
; 1.689 ; I2C_monitor:I2C_inst|rcv_reg1[2]         ; I2C_monitor:I2C_inst|Merc4_version[2] ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.013     ; 1.982      ;
; 1.701 ; I2C_monitor:I2C_inst|counter[0]          ; I2C_monitor:I2C_inst|counter[1]       ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.000      ; 2.007      ;
; 1.701 ; I2C_monitor:I2C_inst|counter[2]          ; I2C_monitor:I2C_inst|counter[3]       ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.000      ; 2.007      ;
; 1.718 ; I2C_monitor:I2C_inst|address_targeted[2] ; I2C_monitor:I2C_inst|Merc3_ovld       ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.003      ; 2.027      ;
; 1.737 ; I2C_monitor:I2C_inst|counter[1]          ; I2C_monitor:I2C_inst|counter[3]       ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.000      ; 2.043      ;
; 1.787 ; I2C_monitor:I2C_inst|counter[0]          ; I2C_monitor:I2C_inst|counter[2]       ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.000      ; 2.093      ;
; 1.787 ; I2C_monitor:I2C_inst|counter[2]          ; I2C_monitor:I2C_inst|counter[4]       ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.000      ; 2.093      ;
; 1.823 ; I2C_monitor:I2C_inst|counter[1]          ; I2C_monitor:I2C_inst|counter[4]       ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.000      ; 2.129      ;
; 1.873 ; I2C_monitor:I2C_inst|counter[0]          ; I2C_monitor:I2C_inst|counter[3]       ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.000      ; 2.179      ;
; 1.909 ; I2C_monitor:I2C_inst|rcv_reg1[2]         ; I2C_monitor:I2C_inst|Merc3_version[2] ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.027     ; 2.188      ;
; 1.917 ; I2C_monitor:I2C_inst|rcv_reg1[5]         ; I2C_monitor:I2C_inst|Merc3_version[5] ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.027     ; 2.196      ;
; 1.959 ; I2C_monitor:I2C_inst|counter[0]          ; I2C_monitor:I2C_inst|counter[4]       ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.000      ; 2.265      ;
; 1.988 ; I2C_monitor:I2C_inst|rcv_reg1[0]         ; I2C_monitor:I2C_inst|Merc1_version[0] ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.028     ; 2.266      ;
; 1.988 ; I2C_monitor:I2C_inst|rcv_reg1[0]         ; I2C_monitor:I2C_inst|ALC[0]           ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.028     ; 2.266      ;
; 1.998 ; I2C_monitor:I2C_inst|rcv_reg1[5]         ; I2C_monitor:I2C_inst|FWD[5]           ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.013     ; 2.291      ;
; 1.998 ; I2C_monitor:I2C_inst|rcv_reg1[6]         ; I2C_monitor:I2C_inst|Merc2_version[6] ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.018      ; 2.322      ;
; 2.001 ; I2C_monitor:I2C_inst|rcv_reg1[6]         ; I2C_monitor:I2C_inst|REV[6]           ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.018      ; 2.325      ;
; 2.001 ; I2C_monitor:I2C_inst|rcv_reg1[1]         ; I2C_monitor:I2C_inst|FWD[1]           ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.013     ; 2.294      ;
; 2.002 ; I2C_monitor:I2C_inst|rcv_reg1[5]         ; I2C_monitor:I2C_inst|Merc4_version[5] ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.013     ; 2.295      ;
; 2.004 ; I2C_monitor:I2C_inst|rcv_reg1[1]         ; I2C_monitor:I2C_inst|Merc4_version[1] ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.013     ; 2.297      ;
; 2.006 ; I2C_monitor:I2C_inst|rcv_reg1[7]         ; I2C_monitor:I2C_inst|FWD[7]           ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.013     ; 2.299      ;
; 2.015 ; I2C_monitor:I2C_inst|rcv_reg1[7]         ; I2C_monitor:I2C_inst|REV[7]           ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.013     ; 2.308      ;
; 2.038 ; I2C_monitor:I2C_inst|rcv_reg1[1]         ; I2C_monitor:I2C_inst|Merc2_version[1] ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.032     ; 2.312      ;
; 2.040 ; I2C_monitor:I2C_inst|rcv_reg1[1]         ; I2C_monitor:I2C_inst|REV[1]           ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.032     ; 2.314      ;
; 2.044 ; I2C_monitor:I2C_inst|rcv_reg1[0]         ; I2C_monitor:I2C_inst|Penny_FW[0]      ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.027     ; 2.323      ;
; 2.049 ; I2C_monitor:I2C_inst|rcv_reg0[3]         ; I2C_monitor:I2C_inst|FWD[11]          ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.029     ; 2.326      ;
; 2.055 ; I2C_monitor:I2C_inst|rcv_reg0[0]         ; I2C_monitor:I2C_inst|FWD[8]           ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.029     ; 2.332      ;
; 2.055 ; I2C_monitor:I2C_inst|rcv_reg1[5]         ; I2C_monitor:I2C_inst|REV[5]           ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.032     ; 2.329      ;
; 2.058 ; I2C_monitor:I2C_inst|rcv_reg1[2]         ; I2C_monitor:I2C_inst|REV[2]           ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.032     ; 2.332      ;
; 2.059 ; I2C_monitor:I2C_inst|rcv_reg1[2]         ; I2C_monitor:I2C_inst|Merc2_version[2] ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.032     ; 2.333      ;
; 2.061 ; I2C_monitor:I2C_inst|address_targeted[0] ; I2C_monitor:I2C_inst|Merc3_ovld       ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.003      ; 2.370      ;
; 2.066 ; I2C_monitor:I2C_inst|rcv_reg1[2]         ; I2C_monitor:I2C_inst|Penny_FW[2]      ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.031     ; 2.341      ;
; 2.069 ; I2C_monitor:I2C_inst|rcv_reg1[5]         ; I2C_monitor:I2C_inst|ALC[5]           ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.032     ; 2.343      ;
; 2.069 ; I2C_monitor:I2C_inst|rcv_reg1[5]         ; I2C_monitor:I2C_inst|Merc1_version[5] ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.032     ; 2.343      ;
; 2.124 ; I2C_monitor:I2C_inst|state[1]            ; I2C_monitor:I2C_inst|Merc1_ovld       ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.008     ; 2.422      ;
; 2.185 ; I2C_monitor:I2C_inst|address_targeted[1] ; I2C_monitor:I2C_inst|start_clr        ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.003     ; 2.488      ;
; 2.236 ; I2C_monitor:I2C_inst|rcv_reg1[0]         ; I2C_monitor:I2C_inst|Merc3_version[0] ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.023     ; 2.519      ;
; 2.241 ; I2C_monitor:I2C_inst|rcv_reg0[0]         ; I2C_monitor:I2C_inst|Merc3_ovld       ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.011      ; 2.558      ;
; 2.278 ; I2C_monitor:I2C_inst|state[0]            ; I2C_monitor:I2C_inst|start_clr        ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.000      ; 2.584      ;
; 2.340 ; I2C_monitor:I2C_inst|rcv_reg1[6]         ; I2C_monitor:I2C_inst|Merc4_version[6] ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.018      ; 2.664      ;
; 2.343 ; I2C_monitor:I2C_inst|rcv_reg1[6]         ; I2C_monitor:I2C_inst|FWD[6]           ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.018      ; 2.667      ;
; 2.343 ; I2C_monitor:I2C_inst|rcv_reg0[0]         ; I2C_monitor:I2C_inst|Merc2_ovld       ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.003      ; 2.652      ;
; 2.345 ; I2C_monitor:I2C_inst|state[1]            ; I2C_monitor:I2C_inst|start_clr        ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.000      ; 2.651      ;
; 2.365 ; I2C_monitor:I2C_inst|rcv_reg1[0]         ; I2C_monitor:I2C_inst|Merc4_version[0] ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.009     ; 2.662      ;
; 2.365 ; I2C_monitor:I2C_inst|address_targeted[2] ; I2C_monitor:I2C_inst|Merc4_ovld       ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.008     ; 2.663      ;
; 2.369 ; I2C_monitor:I2C_inst|rcv_reg1[0]         ; I2C_monitor:I2C_inst|FWD[0]           ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.009     ; 2.666      ;
; 2.371 ; I2C_monitor:I2C_inst|rcv_reg1[1]         ; I2C_monitor:I2C_inst|Merc3_version[1] ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.027     ; 2.650      ;
; 2.388 ; I2C_monitor:I2C_inst|rcv_reg1[1]         ; I2C_monitor:I2C_inst|Penny_FW[1]      ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.031     ; 2.663      ;
; 2.393 ; I2C_monitor:I2C_inst|rcv_reg1[1]         ; I2C_monitor:I2C_inst|ALC[1]           ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.032     ; 2.667      ;
; 2.396 ; I2C_monitor:I2C_inst|rcv_reg1[1]         ; I2C_monitor:I2C_inst|Merc1_version[1] ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.032     ; 2.670      ;
; 2.404 ; I2C_monitor:I2C_inst|rcv_reg0[0]         ; I2C_monitor:I2C_inst|REV[8]           ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.027     ; 2.683      ;
; 2.407 ; I2C_monitor:I2C_inst|rcv_reg0[0]         ; I2C_monitor:I2C_inst|ALC[8]           ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.027     ; 2.686      ;
; 2.412 ; I2C_monitor:I2C_inst|state[0]            ; I2C_monitor:I2C_inst|Merc1_ovld       ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.008     ; 2.710      ;
; 2.416 ; I2C_monitor:I2C_inst|rcv_reg0[1]         ; I2C_monitor:I2C_inst|ALC[9]           ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.031     ; 2.691      ;
; 2.417 ; I2C_monitor:I2C_inst|rcv_reg0[1]         ; I2C_monitor:I2C_inst|REV[9]           ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.031     ; 2.692      ;
; 2.417 ; I2C_monitor:I2C_inst|rcv_reg0[1]         ; I2C_monitor:I2C_inst|FWD[9]           ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.033     ; 2.690      ;
; 2.419 ; I2C_monitor:I2C_inst|rcv_reg1[4]         ; I2C_monitor:I2C_inst|REV[4]           ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.032     ; 2.693      ;
; 2.420 ; I2C_monitor:I2C_inst|rcv_reg1[4]         ; I2C_monitor:I2C_inst|Merc2_version[4] ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.032     ; 2.694      ;
; 2.467 ; I2C_monitor:I2C_inst|rcv_reg1[7]         ; I2C_monitor:I2C_inst|Merc1_version[7] ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.032     ; 2.741      ;
; 2.469 ; I2C_monitor:I2C_inst|rcv_reg1[7]         ; I2C_monitor:I2C_inst|ALC[7]           ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.032     ; 2.743      ;
; 2.475 ; I2C_monitor:I2C_inst|rcv_reg1[4]         ; I2C_monitor:I2C_inst|ALC[4]           ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.032     ; 2.749      ;
; 2.478 ; I2C_monitor:I2C_inst|rcv_reg1[4]         ; I2C_monitor:I2C_inst|Merc1_version[4] ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.032     ; 2.752      ;
; 2.481 ; I2C_monitor:I2C_inst|rcv_reg1[4]         ; I2C_monitor:I2C_inst|Merc4_version[4] ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.013     ; 2.774      ;
; 2.483 ; I2C_monitor:I2C_inst|rcv_reg1[4]         ; I2C_monitor:I2C_inst|FWD[4]           ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.013     ; 2.776      ;
; 2.726 ; I2C_monitor:I2C_inst|address_targeted[1] ; I2C_monitor:I2C_inst|Merc2_ovld       ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.008     ; 3.024      ;
; 2.803 ; I2C_monitor:I2C_inst|rcv_reg1[5]         ; I2C_monitor:I2C_inst|Merc2_version[5] ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.013     ; 3.096      ;
; 2.837 ; I2C_monitor:I2C_inst|state[0]            ; I2C_monitor:I2C_inst|Merc2_ovld       ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.005     ; 3.138      ;
+-------+------------------------------------------+---------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'IF_clk'                                                                                                                                 ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; async_usb:usb1|ep_sel                ; async_usb:usb1|ep_sel                ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; FIFO:SPF|outptr[0]                   ; FIFO:SPF|outptr[0]                   ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Tx_fifo_ctrl:TXFC|tx_addr[0]         ; Tx_fifo_ctrl:TXFC|tx_addr[0]         ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Tx_fifo_ctrl:TXFC|IF_chan[0]         ; Tx_fifo_ctrl:TXFC|IF_chan[0]         ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Tx_fifo_ctrl:TXFC|IF_chan[1]         ; Tx_fifo_ctrl:TXFC|IF_chan[1]         ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2C_monitor:I2C_inst|enable_count[0] ; I2C_monitor:I2C_inst|enable_count[0] ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2C_monitor:I2C_inst|enable_count[5] ; I2C_monitor:I2C_inst|enable_count[5] ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_rcv:J_IQ|b_clk_cnt[0]            ; I2S_rcv:J_IQ|b_clk_cnt[0]            ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; IF_SYNC_state~3                      ; IF_SYNC_state~3                      ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_rcv:J_MIC|b_clk_cnt[0]           ; I2S_rcv:J_MIC|b_clk_cnt[0]           ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; async_usb:usb1|Rx_fifo_wdata[15]     ; async_usb:usb1|Rx_fifo_wdata[15]     ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; async_usb:usb1|Rx_fifo_wdata[8]      ; async_usb:usb1|Rx_fifo_wdata[8]      ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; cdc_mcp:dfs|a_rdy                    ; cdc_mcp:dfs|a_rdy                    ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; async_usb:usb1|Rx_fifo_wdata[6]      ; async_usb:usb1|Rx_fifo_wdata[6]      ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; async_usb:usb1|Rx_fifo_wdata[5]      ; async_usb:usb1|Rx_fifo_wdata[5]      ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; async_usb:usb1|Rx_fifo_wdata[4]      ; async_usb:usb1|Rx_fifo_wdata[4]      ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; async_usb:usb1|Rx_fifo_wdata[3]      ; async_usb:usb1|Rx_fifo_wdata[3]      ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; async_usb:usb1|Rx_fifo_wdata[12]     ; async_usb:usb1|Rx_fifo_wdata[12]     ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; async_usb:usb1|Rx_fifo_wdata[13]     ; async_usb:usb1|Rx_fifo_wdata[13]     ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; async_usb:usb1|Rx_fifo_wdata[14]     ; async_usb:usb1|Rx_fifo_wdata[14]     ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; async_usb:usb1|Rx_fifo_wdata[7]      ; async_usb:usb1|Rx_fifo_wdata[7]      ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; debounce:de_dash|count[0]            ; debounce:de_dash|count[0]            ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; debounce:de_dash|count[18]           ; debounce:de_dash|count[18]           ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; debounce:de_dash|clean_pb            ; debounce:de_dash|clean_pb            ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; async_usb:usb1|Rx_fifo_wdata[1]      ; async_usb:usb1|Rx_fifo_wdata[1]      ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; debounce:de_dot|count[0]             ; debounce:de_dot|count[0]             ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; debounce:de_dot|count[18]            ; debounce:de_dot|count[18]            ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; debounce:de_dot|clean_pb             ; debounce:de_dot|clean_pb             ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; async_usb:usb1|Rx_fifo_wdata[2]      ; async_usb:usb1|Rx_fifo_wdata[2]      ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Tx_fifo_ctrl:TXFC|IF_chan[2]         ; Tx_fifo_ctrl:TXFC|IF_chan[2]         ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; FIFO:TXF|usedw[0]                    ; FIFO:TXF|usedw[0]                    ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Tx_fifo_ctrl:TXFC|AD_timer[0]        ; Tx_fifo_ctrl:TXFC|AD_timer[0]        ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Tx_fifo_ctrl:TXFC|AD_timer[5]        ; Tx_fifo_ctrl:TXFC|AD_timer[5]        ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; async_usb:usb1|Rx_fifo_wdata[9]      ; async_usb:usb1|Rx_fifo_wdata[9]      ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; async_usb:usb1|Rx_fifo_wdata[10]     ; async_usb:usb1|Rx_fifo_wdata[10]     ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; async_usb:usb1|Rx_fifo_wdata[11]     ; async_usb:usb1|Rx_fifo_wdata[11]     ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; FIFO:RXF|usedw[0]                    ; FIFO:RXF|usedw[0]                    ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; FIFO:RXF|usedw[1]                    ; FIFO:RXF|usedw[1]                    ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; FIFO:RXF|usedw[2]                    ; FIFO:RXF|usedw[2]                    ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; FIFO:RXF|usedw[3]                    ; FIFO:RXF|usedw[3]                    ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; FIFO:RXF|usedw[4]                    ; FIFO:RXF|usedw[4]                    ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; FIFO:RXF|usedw[5]                    ; FIFO:RXF|usedw[5]                    ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; FIFO:RXF|usedw[6]                    ; FIFO:RXF|usedw[6]                    ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; FIFO:RXF|usedw[7]                    ; FIFO:RXF|usedw[7]                    ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; FIFO:RXF|usedw[8]                    ; FIFO:RXF|usedw[8]                    ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; FIFO:RXF|usedw[9]                    ; FIFO:RXF|usedw[9]                    ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; debounce:de_PTT|count[0]             ; debounce:de_PTT|count[0]             ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; debounce:de_PTT|count[18]            ; debounce:de_PTT|count[18]            ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; debounce:de_PTT|clean_pb             ; debounce:de_PTT|clean_pb             ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; async_usb:usb1|Rx_fifo_wdata[0]      ; async_usb:usb1|Rx_fifo_wdata[0]      ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; IF_SYNC_state~2                      ; IF_SYNC_state~2                      ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; IF_SYNC_state~4                      ; IF_SYNC_state~4                      ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; FIFO:RXF|usedw[10]                   ; FIFO:RXF|usedw[10]                   ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; FIFO:SPF|usedw[0]                    ; FIFO:SPF|usedw[0]                    ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; FIFO:SPF|usedw[1]                    ; FIFO:SPF|usedw[1]                    ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; FIFO:SPF|usedw[2]                    ; FIFO:SPF|usedw[2]                    ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; FIFO:SPF|usedw[3]                    ; FIFO:SPF|usedw[3]                    ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; FIFO:SPF|usedw[4]                    ; FIFO:SPF|usedw[4]                    ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; FIFO:SPF|usedw[5]                    ; FIFO:SPF|usedw[5]                    ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; FIFO:SPF|usedw[6]                    ; FIFO:SPF|usedw[6]                    ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; FIFO:SPF|usedw[7]                    ; FIFO:SPF|usedw[7]                    ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; FIFO:SPF|usedw[8]                    ; FIFO:SPF|usedw[8]                    ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; FIFO:SPF|usedw[9]                    ; FIFO:SPF|usedw[9]                    ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; async_usb:usb1|FX_state~6            ; async_usb:usb1|FX_state~6            ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; async_usb:usb1|SLOE                  ; async_usb:usb1|SLOE                  ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sp_rcv_ctrl:SPC|count[0]             ; sp_rcv_ctrl:SPC|count[0]             ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sp_rcv_ctrl:SPC|sp_state             ; sp_rcv_ctrl:SPC|sp_state             ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; led_blinker:BLINK_D1|LED_state~4     ; led_blinker:BLINK_D1|LED_state~4     ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; led_blinker:BLINK_D1|bit_sel[0]      ; led_blinker:BLINK_D1|bit_sel[0]      ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; led_blinker:BLINK_D1|bit_sel[1]      ; led_blinker:BLINK_D1|bit_sel[1]      ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; led_blinker:BLINK_D1|LED_state~2     ; led_blinker:BLINK_D1|LED_state~2     ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; led_blinker:BLINK_D4|LED_state~4     ; led_blinker:BLINK_D4|LED_state~4     ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; led_blinker:BLINK_D4|bit_sel[0]      ; led_blinker:BLINK_D4|bit_sel[0]      ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; led_blinker:BLINK_D4|ld[1]           ; led_blinker:BLINK_D4|ld[1]           ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; led_blinker:BLINK_D4|ld[0]           ; led_blinker:BLINK_D4|ld[0]           ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_xmit:CCxmit|dly_cnt[0]         ; NWire_xmit:CCxmit|dly_cnt[0]         ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_xmit:CCxmit|dly_cnt[24]        ; NWire_xmit:CCxmit|dly_cnt[24]        ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_xmit:CCxmit|NW_state~3         ; NWire_xmit:CCxmit|NW_state~3         ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_xmit:CCxmit|iack               ; NWire_xmit:CCxmit|iack               ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; IF_count[0]                          ; IF_count[0]                          ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; IF_count[28]                         ; IF_count[28]                         ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; CC_address[2]                        ; CC_address[2]                        ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; CC_address[3]                        ; CC_address[3]                        ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; CC_address[0]                        ; CC_address[0]                        ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; CC_address[1]                        ; CC_address[1]                        ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; IF_frequency[0][31]                  ; IF_frequency[0][31]                  ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; IF_frequency[0][30]                  ; IF_frequency[0][30]                  ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; IF_frequency[0][29]                  ; IF_frequency[0][29]                  ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; IF_frequency[0][28]                  ; IF_frequency[0][28]                  ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; IF_frequency[0][27]                  ; IF_frequency[0][27]                  ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; IF_frequency[0][26]                  ; IF_frequency[0][26]                  ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; IF_frequency[0][25]                  ; IF_frequency[0][25]                  ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; IF_frequency[0][24]                  ; IF_frequency[0][24]                  ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; IF_frequency[0][23]                  ; IF_frequency[0][23]                  ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; IF_frequency[0][22]                  ; IF_frequency[0][22]                  ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; IF_frequency[0][21]                  ; IF_frequency[0][21]                  ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; IF_frequency[0][20]                  ; IF_frequency[0][20]                  ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; IF_frequency[0][19]                  ; IF_frequency[0][19]                  ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; IF_frequency[0][18]                  ; IF_frequency[0][18]                  ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; IF_frequency[0][17]                  ; IF_frequency[0][17]                  ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SPI_SCK'                                                                                                                                                                                ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.805      ;
; 0.750 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 1.056      ;
; 0.758 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 1.064      ;
; 0.760 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 1.066      ;
; 0.789 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 1.095      ;
; 0.911 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 1.217      ;
; 0.918 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 1.224      ;
; 0.934 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 1.240      ;
; 1.014 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 1.320      ;
; 1.144 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 1.450      ;
; 1.226 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 1.532      ;
; 1.231 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 1.537      ;
; 1.396 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.029      ; 1.731      ;
; 1.406 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.029      ; 1.741      ;
; 1.420 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.029      ; 1.755      ;
; 1.420 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 1.726      ;
; 1.529 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 1.837      ;
; 1.555 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.029      ; 1.890      ;
; 1.645 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 1.951      ;
; 1.734 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 2.042      ;
; 1.736 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 2.042      ;
; 1.751 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 2.057      ;
; 1.863 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 2.171      ;
; 1.872 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 2.180      ;
; 1.904 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.012      ; 2.222      ;
; 1.905 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.012      ; 2.223      ;
; 1.909 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.011      ; 2.226      ;
; 1.912 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.012      ; 2.230      ;
; 1.912 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.012      ; 2.230      ;
; 1.918 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.012      ; 2.236      ;
; 1.921 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 2.227      ;
; 1.922 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.011      ; 2.239      ;
; 1.922 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.011      ; 2.239      ;
; 1.925 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 2.231      ;
; 1.932 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.012      ; 2.250      ;
; 1.935 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.011      ; 2.252      ;
; 1.967 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.014     ; 2.259      ;
; 2.117 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 2.425      ;
; 2.118 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.002     ; 2.422      ;
; 2.121 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 2.429      ;
; 2.123 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 2.431      ;
; 2.126 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 2.434      ;
; 2.127 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 2.435      ;
; 2.129 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 2.437      ;
; 2.144 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 2.452      ;
; 2.144 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 2.452      ;
; 2.191 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 2.497      ;
; 2.209 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.002     ; 2.513      ;
; 2.222 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.001     ; 2.527      ;
; 2.222 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.001     ; 2.527      ;
; 2.222 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.001     ; 2.527      ;
; 2.222 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.001     ; 2.527      ;
; 2.232 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 2.538      ;
; 2.277 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.012      ; 2.595      ;
; 2.284 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.012      ; 2.602      ;
; 2.305 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.012     ; 2.599      ;
; 2.336 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 2.642      ;
; 2.400 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 2.706      ;
; 2.464 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 2.770      ;
; 2.487 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 2.795      ;
; 2.488 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 2.794      ;
; 2.496 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 2.802      ;
; 2.525 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.002     ; 2.829      ;
; 2.576 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 2.882      ;
; 2.604 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.017      ; 2.927      ;
; 2.604 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.017      ; 2.927      ;
; 2.604 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.017      ; 2.927      ;
; 2.604 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.017      ; 2.927      ;
; 2.611 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.002     ; 2.915      ;
; 2.663 ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.012     ; 2.957      ;
; 2.666 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 2.974      ;
; 2.692 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.012     ; 2.986      ;
; 2.699 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.002     ; 3.003      ;
; 2.707 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 3.015      ;
; 2.785 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.002     ; 3.089      ;
; 2.791 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 3.097      ;
; 2.791 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 3.097      ;
; 2.791 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 3.097      ;
; 2.791 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 3.097      ;
; 2.791 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 3.097      ;
; 2.791 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 3.097      ;
; 2.791 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 3.097      ;
; 2.791 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 3.097      ;
; 2.796 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.012     ; 3.090      ;
; 2.801 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.012     ; 3.095      ;
; 2.804 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.012     ; 3.098      ;
; 2.810 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 3.116      ;
; 2.814 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.012     ; 3.108      ;
; 2.821 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 3.129      ;
; 2.825 ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.012     ; 3.119      ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_lrclk_gen:clrgen|BCLK'                                                                                                                                 ;
+-------+----------------------------------+----------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.499 ; I2S_xmit:J_IQPWM|bit_count[0]    ; I2S_xmit:J_IQPWM|bit_count[0]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|bit_count[1]    ; I2S_xmit:J_IQPWM|bit_count[1]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|bit_count[2]    ; I2S_xmit:J_IQPWM|bit_count[2]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|bit_count[3]    ; I2S_xmit:J_IQPWM|bit_count[3]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|TLV_state~3     ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|TLV_state~4     ; I2S_xmit:J_IQPWM|TLV_state~4     ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|xmit_rdy      ; I2S_xmit:J_LRAudio|xmit_rdy      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[31] ; I2S_xmit:J_LRAudio|last_data[31] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[30] ; I2S_xmit:J_LRAudio|last_data[30] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[14] ; I2S_xmit:J_LRAudio|last_data[14] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[29] ; I2S_xmit:J_LRAudio|last_data[29] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[13] ; I2S_xmit:J_LRAudio|last_data[13] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[28] ; I2S_xmit:J_LRAudio|last_data[28] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[12] ; I2S_xmit:J_LRAudio|last_data[12] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[27] ; I2S_xmit:J_LRAudio|last_data[27] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[26] ; I2S_xmit:J_LRAudio|last_data[26] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[25] ; I2S_xmit:J_LRAudio|last_data[25] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[9]  ; I2S_xmit:J_LRAudio|last_data[9]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[24] ; I2S_xmit:J_LRAudio|last_data[24] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[8]  ; I2S_xmit:J_LRAudio|last_data[8]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[23] ; I2S_xmit:J_LRAudio|last_data[23] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[7]  ; I2S_xmit:J_LRAudio|last_data[7]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[22] ; I2S_xmit:J_LRAudio|last_data[22] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[6]  ; I2S_xmit:J_LRAudio|last_data[6]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[21] ; I2S_xmit:J_LRAudio|last_data[21] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[20] ; I2S_xmit:J_LRAudio|last_data[20] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[4]  ; I2S_xmit:J_LRAudio|last_data[4]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[19] ; I2S_xmit:J_LRAudio|last_data[19] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[18] ; I2S_xmit:J_LRAudio|last_data[18] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[2]  ; I2S_xmit:J_LRAudio|last_data[2]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[17] ; I2S_xmit:J_LRAudio|last_data[17] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[1]  ; I2S_xmit:J_LRAudio|last_data[1]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[0]  ; I2S_xmit:J_LRAudio|last_data[0]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[16] ; I2S_xmit:J_LRAudio|last_data[16] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[3]  ; I2S_xmit:J_LRAudio|last_data[3]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[5]  ; I2S_xmit:J_LRAudio|last_data[5]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[10] ; I2S_xmit:J_LRAudio|last_data[10] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[11] ; I2S_xmit:J_LRAudio|last_data[11] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[15] ; I2S_xmit:J_LRAudio|last_data[15] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[31]   ; I2S_xmit:J_IQPWM|last_data[31]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[30]   ; I2S_xmit:J_IQPWM|last_data[30]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[29]   ; I2S_xmit:J_IQPWM|last_data[29]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[28]   ; I2S_xmit:J_IQPWM|last_data[28]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[12]   ; I2S_xmit:J_IQPWM|last_data[12]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[27]   ; I2S_xmit:J_IQPWM|last_data[27]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[11]   ; I2S_xmit:J_IQPWM|last_data[11]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[26]   ; I2S_xmit:J_IQPWM|last_data[26]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[25]   ; I2S_xmit:J_IQPWM|last_data[25]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[9]    ; I2S_xmit:J_IQPWM|last_data[9]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[24]   ; I2S_xmit:J_IQPWM|last_data[24]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[8]    ; I2S_xmit:J_IQPWM|last_data[8]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[23]   ; I2S_xmit:J_IQPWM|last_data[23]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[22]   ; I2S_xmit:J_IQPWM|last_data[22]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[21]   ; I2S_xmit:J_IQPWM|last_data[21]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[5]    ; I2S_xmit:J_IQPWM|last_data[5]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[20]   ; I2S_xmit:J_IQPWM|last_data[20]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[4]    ; I2S_xmit:J_IQPWM|last_data[4]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[19]   ; I2S_xmit:J_IQPWM|last_data[19]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[18]   ; I2S_xmit:J_IQPWM|last_data[18]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[17]   ; I2S_xmit:J_IQPWM|last_data[17]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[1]    ; I2S_xmit:J_IQPWM|last_data[1]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[16]   ; I2S_xmit:J_IQPWM|last_data[16]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[0]    ; I2S_xmit:J_IQPWM|last_data[0]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[2]    ; I2S_xmit:J_IQPWM|last_data[2]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[3]    ; I2S_xmit:J_IQPWM|last_data[3]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[6]    ; I2S_xmit:J_IQPWM|last_data[6]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[7]    ; I2S_xmit:J_IQPWM|last_data[7]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[10]   ; I2S_xmit:J_IQPWM|last_data[10]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[13]   ; I2S_xmit:J_IQPWM|last_data[13]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[14]   ; I2S_xmit:J_IQPWM|last_data[14]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[15]   ; I2S_xmit:J_IQPWM|last_data[15]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.741 ; I2S_xmit:J_LRAudio|data[4]       ; I2S_xmit:J_LRAudio|data[5]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.047      ;
; 0.742 ; I2S_xmit:J_LRAudio|data[15]      ; I2S_xmit:J_LRAudio|obit          ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.048      ;
; 0.745 ; I2S_xmit:J_IQPWM|data[2]         ; I2S_xmit:J_IQPWM|data[3]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.051      ;
; 0.746 ; I2S_xmit:J_IQPWM|last_data[16]   ; I2S_xmit:J_IQPWM|data[0]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.052      ;
; 0.747 ; I2S_xmit:J_LRAudio|data[14]      ; I2S_xmit:J_LRAudio|data[15]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.053      ;
; 0.748 ; I2S_xmit:J_LRAudio|last_data[0]  ; I2S_xmit:J_LRAudio|data[0]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.054      ;
; 0.969 ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|data[0]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.275      ;
; 0.971 ; I2S_xmit:J_LRAudio|last_data[13] ; I2S_xmit:J_LRAudio|data[13]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.277      ;
; 0.978 ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_LRAudio|data[0]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.284      ;
; 1.050 ; I2S_xmit:J_LRAudio|last_data[6]  ; I2S_xmit:J_LRAudio|data[6]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.356      ;
; 1.052 ; I2S_xmit:J_LRAudio|last_data[8]  ; I2S_xmit:J_LRAudio|data[8]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.358      ;
; 1.053 ; I2S_xmit:J_LRAudio|last_data[7]  ; I2S_xmit:J_LRAudio|data[7]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.359      ;
; 1.119 ; I2S_xmit:J_LRAudio|last_data[28] ; I2S_xmit:J_LRAudio|data[12]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.003      ; 1.428      ;
; 1.121 ; I2S_xmit:J_IQPWM|last_data[17]   ; I2S_xmit:J_IQPWM|data[1]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.001      ; 1.428      ;
; 1.125 ; I2S_xmit:J_LRAudio|last_data[22] ; I2S_xmit:J_LRAudio|data[6]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.431      ;
; 1.131 ; I2S_xmit:J_IQPWM|last_data[22]   ; I2S_xmit:J_IQPWM|data[6]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.437      ;
; 1.161 ; I2S_xmit:J_LRAudio|data[13]      ; I2S_xmit:J_LRAudio|data[14]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.467      ;
; 1.163 ; I2S_xmit:J_LRAudio|data[8]       ; I2S_xmit:J_LRAudio|data[9]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.469      ;
; 1.163 ; I2S_xmit:J_LRAudio|data[5]       ; I2S_xmit:J_LRAudio|data[6]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.469      ;
; 1.163 ; I2S_xmit:J_LRAudio|data[7]       ; I2S_xmit:J_LRAudio|data[8]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.469      ;
; 1.163 ; I2S_xmit:J_LRAudio|data[6]       ; I2S_xmit:J_LRAudio|data[7]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.469      ;
; 1.166 ; I2S_xmit:J_IQPWM|data[6]         ; I2S_xmit:J_IQPWM|data[7]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.472      ;
; 1.166 ; I2S_xmit:J_LRAudio|data[12]      ; I2S_xmit:J_LRAudio|data[13]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.472      ;
; 1.167 ; I2S_xmit:J_IQPWM|data[9]         ; I2S_xmit:J_IQPWM|data[10]        ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.473      ;
; 1.168 ; I2S_xmit:J_IQPWM|data[1]         ; I2S_xmit:J_IQPWM|data[2]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.474      ;
; 1.168 ; I2S_xmit:J_IQPWM|data[13]        ; I2S_xmit:J_IQPWM|data[14]        ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.474      ;
; 1.170 ; I2S_xmit:J_LRAudio|data[10]      ; I2S_xmit:J_LRAudio|data[11]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.476      ;
; 1.170 ; I2S_xmit:J_IQPWM|data[12]        ; I2S_xmit:J_IQPWM|data[13]        ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.476      ;
; 1.170 ; I2S_xmit:J_IQPWM|data[14]        ; I2S_xmit:J_IQPWM|data[15]        ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.476      ;
+-------+----------------------------------+----------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'cm3|altpll_component|pll|clk[0]'                                                                                                                                                 ;
+-------+---------------------------------------+---------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.499 ; NWire_rcv:MDC[0].M_I|TB_state~4       ; NWire_rcv:MDC[0].M_I|TB_state~4       ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:MDC[0].M_I|data_cnt[0]      ; NWire_rcv:MDC[0].M_I|data_cnt[0]      ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:MDC[0].M_I|TB_state~2       ; NWire_rcv:MDC[0].M_I|TB_state~2       ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:SPD|tb_width[0]             ; NWire_rcv:SPD|tb_width[0]             ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:SPD|tb_width[1]             ; NWire_rcv:SPD|tb_width[1]             ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:SPD|tb_width[2]             ; NWire_rcv:SPD|tb_width[2]             ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:SPD|tb_width[3]             ; NWire_rcv:SPD|tb_width[3]             ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:SPD|tb_width[4]             ; NWire_rcv:SPD|tb_width[4]             ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:SPD|tb_width[5]             ; NWire_rcv:SPD|tb_width[5]             ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:SPD|tb_width[6]             ; NWire_rcv:SPD|tb_width[6]             ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:SPD|tb_width[7]             ; NWire_rcv:SPD|tb_width[7]             ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:SPD|tb_width[8]             ; NWire_rcv:SPD|tb_width[8]             ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:SPD|tb_width[9]             ; NWire_rcv:SPD|tb_width[9]             ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:SPD|TB_state~4              ; NWire_rcv:SPD|TB_state~4              ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:SPD|TB_state~2              ; NWire_rcv:SPD|TB_state~2              ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:SPD|data_cnt[0]             ; NWire_rcv:SPD|data_cnt[0]             ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:SPD|irdy                    ; NWire_rcv:SPD|irdy                    ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:MDC[3].M_Q|TB_state~2       ; NWire_rcv:MDC[3].M_Q|TB_state~2       ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:MDC[3].M_Q|TB_state~4       ; NWire_rcv:MDC[3].M_Q|TB_state~4       ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:MDC[3].M_Q|data_cnt[0]      ; NWire_rcv:MDC[3].M_Q|data_cnt[0]      ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:MDC[1].M_Q|TB_state~4       ; NWire_rcv:MDC[1].M_Q|TB_state~4       ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:MDC[1].M_Q|TB_state~2       ; NWire_rcv:MDC[1].M_Q|TB_state~2       ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:MDC[1].M_Q|data_cnt[0]      ; NWire_rcv:MDC[1].M_Q|data_cnt[0]      ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:MDC[0].M_Q|TB_state~4       ; NWire_rcv:MDC[0].M_Q|TB_state~4       ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:MDC[0].M_Q|TB_state~2       ; NWire_rcv:MDC[0].M_Q|TB_state~2       ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:MDC[0].M_Q|data_cnt[0]      ; NWire_rcv:MDC[0].M_Q|data_cnt[0]      ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:MDC[2].M_Q|TB_state~4       ; NWire_rcv:MDC[2].M_Q|TB_state~4       ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:MDC[2].M_Q|TB_state~2       ; NWire_rcv:MDC[2].M_Q|TB_state~2       ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:MDC[2].M_Q|data_cnt[0]      ; NWire_rcv:MDC[2].M_Q|data_cnt[0]      ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:MDC[3].M_I|TB_state~4       ; NWire_rcv:MDC[3].M_I|TB_state~4       ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:MDC[3].M_I|TB_state~2       ; NWire_rcv:MDC[3].M_I|TB_state~2       ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:MDC[3].M_I|data_cnt[0]      ; NWire_rcv:MDC[3].M_I|data_cnt[0]      ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:MDC[1].M_I|TB_state~4       ; NWire_rcv:MDC[1].M_I|TB_state~4       ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:MDC[1].M_I|TB_state~2       ; NWire_rcv:MDC[1].M_I|TB_state~2       ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:MDC[1].M_I|data_cnt[0]      ; NWire_rcv:MDC[1].M_I|data_cnt[0]      ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:MDC[2].M_I|TB_state~4       ; NWire_rcv:MDC[2].M_I|TB_state~4       ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:MDC[2].M_I|TB_state~2       ; NWire_rcv:MDC[2].M_I|TB_state~2       ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:MDC[2].M_I|data_cnt[0]      ; NWire_rcv:MDC[2].M_I|data_cnt[0]      ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:P_MIC|TB_state~2            ; NWire_rcv:P_MIC|TB_state~2            ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:P_MIC|TB_state~4            ; NWire_rcv:P_MIC|TB_state~4            ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:P_MIC|data_cnt[0]           ; NWire_rcv:P_MIC|data_cnt[0]           ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:MDC[0].M_I|irdy             ; NWire_rcv:MDC[0].M_I|irdy             ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:P_MIC|irdy                  ; NWire_rcv:P_MIC|irdy                  ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_xmit:M_LRAudio|bcnt[0]          ; NWire_xmit:M_LRAudio|bcnt[0]          ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_xmit:M_LRAudio|NW_state~3       ; NWire_xmit:M_LRAudio|NW_state~3       ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_xmit:M_LRAudio|iack             ; NWire_xmit:M_LRAudio|iack             ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.731 ; NWire_rcv:SPD|DIFF_CLK.ia1            ; NWire_rcv:SPD|irdy                    ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.037      ;
; 0.733 ; NWire_rcv:MDC[3].M_I|d0               ; NWire_rcv:MDC[3].M_I|d1               ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.039      ;
; 0.734 ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[29]   ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[29]   ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.040      ;
; 0.735 ; NWire_xmit:P_IQPWM|DIFF_CLK.iq1       ; NWire_xmit:P_IQPWM|DIFF_CLK.iq2       ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.041      ;
; 0.735 ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[9]    ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[9]    ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.041      ;
; 0.736 ; NWire_rcv:MDC[3].M_Q|d0               ; NWire_rcv:MDC[3].M_Q|d1               ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.042      ;
; 0.736 ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[0]    ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[0]    ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.042      ;
; 0.736 ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[22]   ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[22]   ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.042      ;
; 0.737 ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[30]   ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[30]   ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.043      ;
; 0.738 ; NWire_xmit:P_IQPWM|DIFF_CLK.iq0       ; NWire_xmit:P_IQPWM|DIFF_CLK.iq1       ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.044      ;
; 0.739 ; NWire_rcv:SPD|d0                      ; NWire_rcv:SPD|d1                      ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.045      ;
; 0.739 ; NWire_rcv:P_MIC|rdata[0]              ; NWire_rcv:P_MIC|idata[0]              ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.045      ;
; 0.739 ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[13] ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[13] ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.045      ;
; 0.740 ; NWire_rcv:MDC[1].M_I|rdata[23]        ; NWire_rcv:MDC[1].M_I|rdata[22]        ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.046      ;
; 0.740 ; NWire_xmit:P_IQPWM|id[8]              ; NWire_xmit:P_IQPWM|id[7]              ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.046      ;
; 0.741 ; NWire_rcv:MDC[3].M_Q|tb_cnt[13]       ; NWire_rcv:MDC[3].M_Q|tb_cnt[13]       ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; NWire_rcv:MDC[1].M_Q|tb_cnt[13]       ; NWire_rcv:MDC[1].M_Q|tb_cnt[13]       ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; NWire_rcv:MDC[3].M_I|DB_LEN[2][11]    ; NWire_rcv:MDC[3].M_I|DB_LEN[3][11]    ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; NWire_rcv:MDC[1].M_I|d0               ; NWire_rcv:MDC[1].M_I|d1               ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; NWire_rcv:MDC[1].M_I|DB_LEN[0][3]     ; NWire_rcv:MDC[1].M_I|DB_LEN[1][3]     ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[12]   ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[12]   ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; NWire_xmit:P_IQPWM|id[31]             ; NWire_xmit:P_IQPWM|id[30]             ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[17] ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[17] ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[28] ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[28] ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[25] ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[25] ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[16] ; NWire_xmit:M_LRAudio|id[16]           ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.047      ;
; 0.742 ; NWire_rcv:SPD|DB_LEN[0][10]           ; NWire_rcv:SPD|DB_LEN[1][10]           ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; NWire_rcv:MDC[3].M_Q|DB_LEN[1][13]    ; NWire_rcv:MDC[3].M_Q|DB_LEN[2][13]    ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; NWire_rcv:MDC[1].M_Q|rdata[22]        ; NWire_rcv:MDC[1].M_Q|rdata[21]        ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; NWire_rcv:MDC[0].M_Q|DB_LEN[1][8]     ; NWire_rcv:MDC[0].M_Q|DB_LEN[2][8]     ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; NWire_rcv:MDC[1].M_I|DB_LEN[1][7]     ; NWire_rcv:MDC[1].M_I|DB_LEN[2][7]     ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; NWire_rcv:MDC[0].M_I|rdata[15]        ; NWire_rcv:MDC[0].M_I|idata[15]        ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; NWire_xmit:P_IQPWM|id[30]             ; NWire_xmit:P_IQPWM|id[29]             ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; NWire_xmit:M_LRAudio|id[13]           ; NWire_xmit:M_LRAudio|id[12]           ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; NWire_xmit:M_LRAudio|id[11]           ; NWire_xmit:M_LRAudio|id[10]           ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[6]  ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[6]  ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.048      ;
; 0.743 ; NWire_rcv:MDC[0].M_I|DB_LEN[1][13]    ; NWire_rcv:MDC[0].M_I|DB_LEN[2][13]    ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; NWire_rcv:MDC[0].M_I|DB_LEN[2][13]    ; NWire_rcv:MDC[0].M_I|DB_LEN[3][13]    ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; NWire_rcv:SPD|DIFF_CLK.ia0            ; NWire_rcv:SPD|DIFF_CLK.ia1            ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; NWire_rcv:MDC[2].M_Q|DB_LEN[1][11]    ; NWire_rcv:MDC[2].M_Q|DB_LEN[2][11]    ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; NWire_rcv:MDC[2].M_Q|d3               ; NWire_rcv:MDC[2].M_Q|rdata[23]        ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; NWire_rcv:MDC[3].M_I|DB_LEN[1][11]    ; NWire_rcv:MDC[3].M_I|DB_LEN[2][11]    ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; NWire_rcv:MDC[1].M_I|DB_LEN[0][9]     ; NWire_rcv:MDC[1].M_I|DB_LEN[1][9]     ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; NWire_rcv:MDC[2].M_I|DB_LEN[1][13]    ; NWire_rcv:MDC[2].M_I|DB_LEN[2][13]    ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; NWire_rcv:MDC[1].M_I|rdata[10]        ; NWire_rcv:MDC[1].M_I|rdata[9]         ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[24] ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[24] ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; NWire_xmit:M_LRAudio|id[26]           ; NWire_xmit:M_LRAudio|id[25]           ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[12] ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[12] ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.049      ;
; 0.744 ; NWire_rcv:MDC[0].M_I|DB_LEN[2][3]     ; NWire_rcv:MDC[0].M_I|DB_LEN[3][3]     ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; NWire_rcv:MDC[3].M_I|DB_LEN[1][0]     ; NWire_rcv:MDC[3].M_I|DB_LEN[2][0]     ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; NWire_rcv:MDC[1].M_I|DB_LEN[1][5]     ; NWire_rcv:MDC[1].M_I|DB_LEN[2][5]     ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; NWire_rcv:MDC[1].M_I|DB_LEN[1][12]    ; NWire_rcv:MDC[1].M_I|DB_LEN[2][12]    ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; NWire_rcv:MDC[2].M_I|DB_LEN[2][5]     ; NWire_rcv:MDC[2].M_I|DB_LEN[3][5]     ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; NWire_rcv:MDC[2].M_I|rdata[11]        ; NWire_rcv:MDC[2].M_I|rdata[10]        ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.050      ;
+-------+---------------------------------------+---------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'iambic_clk'                                                                                                                   ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; iambic:iambic_inst|delay[7]     ; iambic:iambic_inst|delay[7]     ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; iambic:iambic_inst|delay[1]     ; iambic:iambic_inst|delay[1]     ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; iambic:iambic_inst|delay[17]    ; iambic:iambic_inst|delay[17]    ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; iambic:iambic_inst|delay[16]    ; iambic:iambic_inst|delay[16]    ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; iambic:iambic_inst|delay[15]    ; iambic:iambic_inst|delay[15]    ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; iambic:iambic_inst|delay[14]    ; iambic:iambic_inst|delay[14]    ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; iambic:iambic_inst|delay[13]    ; iambic:iambic_inst|delay[13]    ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; iambic:iambic_inst|delay[12]    ; iambic:iambic_inst|delay[12]    ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; iambic:iambic_inst|delay[11]    ; iambic:iambic_inst|delay[11]    ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; iambic:iambic_inst|delay[10]    ; iambic:iambic_inst|delay[10]    ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; iambic:iambic_inst|delay[9]     ; iambic:iambic_inst|delay[9]     ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; iambic:iambic_inst|delay[8]     ; iambic:iambic_inst|delay[8]     ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; iambic:iambic_inst|delay[6]     ; iambic:iambic_inst|delay[6]     ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; iambic:iambic_inst|delay[5]     ; iambic:iambic_inst|delay[5]     ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; iambic:iambic_inst|delay[4]     ; iambic:iambic_inst|delay[4]     ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; iambic:iambic_inst|delay[3]     ; iambic:iambic_inst|delay[3]     ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; iambic:iambic_inst|delay[2]     ; iambic:iambic_inst|delay[2]     ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; iambic:iambic_inst|delay[0]     ; iambic:iambic_inst|delay[0]     ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 0.805      ;
; 0.921 ; iambic:iambic_inst|dot_memory   ; iambic:iambic_inst|key_state~15 ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 1.227      ;
; 1.807 ; iambic:iambic_inst|key_state~12 ; iambic:iambic_inst|delay[9]     ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 2.113      ;
; 1.810 ; iambic:iambic_inst|key_state~12 ; iambic:iambic_inst|delay[15]    ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 2.116      ;
; 1.811 ; iambic:iambic_inst|key_state~12 ; iambic:iambic_inst|delay[17]    ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 2.117      ;
; 1.985 ; iambic:iambic_inst|key_state~14 ; iambic:iambic_inst|delay[9]     ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 2.291      ;
; 1.988 ; iambic:iambic_inst|key_state~14 ; iambic:iambic_inst|delay[15]    ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 2.294      ;
; 1.989 ; iambic:iambic_inst|key_state~14 ; iambic:iambic_inst|delay[17]    ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 2.295      ;
; 2.021 ; iambic:iambic_inst|dot_memory   ; iambic:iambic_inst|key_state~12 ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 2.327      ;
; 2.171 ; iambic:iambic_inst|keyer_out    ; iambic:iambic_inst|keyer_out    ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 2.477      ;
; 2.378 ; iambic:iambic_inst|delay[0]     ; iambic:iambic_inst|key_state~13 ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 2.684      ;
; 2.469 ; iambic:iambic_inst|key_state~12 ; iambic:iambic_inst|delay[5]     ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.009      ; 2.784      ;
; 2.473 ; iambic:iambic_inst|key_state~12 ; iambic:iambic_inst|delay[4]     ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.009      ; 2.788      ;
; 2.631 ; iambic:iambic_inst|key_state~15 ; iambic:iambic_inst|delay[9]     ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 2.937      ;
; 2.634 ; iambic:iambic_inst|key_state~15 ; iambic:iambic_inst|delay[15]    ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 2.940      ;
; 2.635 ; iambic:iambic_inst|key_state~15 ; iambic:iambic_inst|delay[17]    ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 2.941      ;
; 2.647 ; iambic:iambic_inst|key_state~14 ; iambic:iambic_inst|delay[5]     ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.009      ; 2.962      ;
; 2.651 ; iambic:iambic_inst|key_state~14 ; iambic:iambic_inst|delay[4]     ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.009      ; 2.966      ;
; 2.694 ; iambic:iambic_inst|dash_memory  ; iambic:iambic_inst|key_state~12 ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 3.000      ;
; 2.701 ; iambic:iambic_inst|key_state~12 ; iambic:iambic_inst|delay[7]     ; iambic_clk   ; iambic_clk  ; 0.000        ; -0.069     ; 2.938      ;
; 2.702 ; iambic:iambic_inst|key_state~12 ; iambic:iambic_inst|delay[13]    ; iambic_clk   ; iambic_clk  ; 0.000        ; -0.069     ; 2.939      ;
; 2.703 ; iambic:iambic_inst|key_state~12 ; iambic:iambic_inst|delay[0]     ; iambic_clk   ; iambic_clk  ; 0.000        ; -0.069     ; 2.940      ;
; 2.705 ; iambic:iambic_inst|key_state~12 ; iambic:iambic_inst|delay[3]     ; iambic_clk   ; iambic_clk  ; 0.000        ; -0.069     ; 2.942      ;
; 2.706 ; iambic:iambic_inst|key_state~12 ; iambic:iambic_inst|delay[12]    ; iambic_clk   ; iambic_clk  ; 0.000        ; -0.069     ; 2.943      ;
; 2.708 ; iambic:iambic_inst|key_state~12 ; iambic:iambic_inst|delay[11]    ; iambic_clk   ; iambic_clk  ; 0.000        ; -0.069     ; 2.945      ;
; 2.710 ; iambic:iambic_inst|key_state~12 ; iambic:iambic_inst|delay[8]     ; iambic_clk   ; iambic_clk  ; 0.000        ; -0.069     ; 2.947      ;
; 2.712 ; iambic:iambic_inst|key_state~12 ; iambic:iambic_inst|delay[1]     ; iambic_clk   ; iambic_clk  ; 0.000        ; -0.069     ; 2.949      ;
; 2.712 ; iambic:iambic_inst|key_state~12 ; iambic:iambic_inst|delay[6]     ; iambic_clk   ; iambic_clk  ; 0.000        ; -0.069     ; 2.949      ;
; 2.714 ; iambic:iambic_inst|key_state~12 ; iambic:iambic_inst|delay[10]    ; iambic_clk   ; iambic_clk  ; 0.000        ; -0.069     ; 2.951      ;
; 2.714 ; iambic:iambic_inst|key_state~12 ; iambic:iambic_inst|delay[2]     ; iambic_clk   ; iambic_clk  ; 0.000        ; -0.069     ; 2.951      ;
; 2.715 ; iambic:iambic_inst|key_state~12 ; iambic:iambic_inst|delay[14]    ; iambic_clk   ; iambic_clk  ; 0.000        ; -0.069     ; 2.952      ;
; 2.716 ; iambic:iambic_inst|key_state~12 ; iambic:iambic_inst|delay[16]    ; iambic_clk   ; iambic_clk  ; 0.000        ; -0.069     ; 2.953      ;
; 2.879 ; iambic:iambic_inst|key_state~14 ; iambic:iambic_inst|delay[7]     ; iambic_clk   ; iambic_clk  ; 0.000        ; -0.069     ; 3.116      ;
; 2.880 ; iambic:iambic_inst|key_state~14 ; iambic:iambic_inst|delay[13]    ; iambic_clk   ; iambic_clk  ; 0.000        ; -0.069     ; 3.117      ;
; 2.881 ; iambic:iambic_inst|key_state~14 ; iambic:iambic_inst|delay[0]     ; iambic_clk   ; iambic_clk  ; 0.000        ; -0.069     ; 3.118      ;
; 2.883 ; iambic:iambic_inst|key_state~14 ; iambic:iambic_inst|delay[3]     ; iambic_clk   ; iambic_clk  ; 0.000        ; -0.069     ; 3.120      ;
; 2.884 ; iambic:iambic_inst|key_state~14 ; iambic:iambic_inst|delay[12]    ; iambic_clk   ; iambic_clk  ; 0.000        ; -0.069     ; 3.121      ;
; 2.886 ; iambic:iambic_inst|key_state~14 ; iambic:iambic_inst|delay[11]    ; iambic_clk   ; iambic_clk  ; 0.000        ; -0.069     ; 3.123      ;
; 2.888 ; iambic:iambic_inst|key_state~14 ; iambic:iambic_inst|delay[8]     ; iambic_clk   ; iambic_clk  ; 0.000        ; -0.069     ; 3.125      ;
; 2.890 ; iambic:iambic_inst|key_state~14 ; iambic:iambic_inst|delay[1]     ; iambic_clk   ; iambic_clk  ; 0.000        ; -0.069     ; 3.127      ;
; 2.890 ; iambic:iambic_inst|key_state~14 ; iambic:iambic_inst|delay[6]     ; iambic_clk   ; iambic_clk  ; 0.000        ; -0.069     ; 3.127      ;
; 2.892 ; iambic:iambic_inst|key_state~14 ; iambic:iambic_inst|delay[10]    ; iambic_clk   ; iambic_clk  ; 0.000        ; -0.069     ; 3.129      ;
; 2.892 ; iambic:iambic_inst|key_state~14 ; iambic:iambic_inst|delay[2]     ; iambic_clk   ; iambic_clk  ; 0.000        ; -0.069     ; 3.129      ;
; 2.893 ; iambic:iambic_inst|key_state~14 ; iambic:iambic_inst|delay[14]    ; iambic_clk   ; iambic_clk  ; 0.000        ; -0.069     ; 3.130      ;
; 2.894 ; iambic:iambic_inst|key_state~14 ; iambic:iambic_inst|delay[16]    ; iambic_clk   ; iambic_clk  ; 0.000        ; -0.069     ; 3.131      ;
; 3.002 ; iambic:iambic_inst|delay[0]     ; iambic:iambic_inst|keyer_out    ; iambic_clk   ; iambic_clk  ; 0.000        ; -0.018     ; 3.290      ;
; 3.039 ; iambic:iambic_inst|delay[1]     ; iambic:iambic_inst|key_state~13 ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 3.345      ;
; 3.144 ; iambic:iambic_inst|key_state~12 ; iambic:iambic_inst|key_state~15 ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 3.450      ;
; 3.170 ; iambic:iambic_inst|delay[15]    ; iambic:iambic_inst|delay[17]    ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 3.476      ;
; 3.207 ; iambic:iambic_inst|dot_memory   ; iambic:iambic_inst|key_state~13 ; iambic_clk   ; iambic_clk  ; 0.000        ; -0.069     ; 3.444      ;
; 3.261 ; iambic:iambic_inst|delay[4]     ; iambic:iambic_inst|keyer_out    ; iambic_clk   ; iambic_clk  ; 0.000        ; -0.096     ; 3.471      ;
; 3.293 ; iambic:iambic_inst|key_state~15 ; iambic:iambic_inst|delay[5]     ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.009      ; 3.608      ;
; 3.296 ; iambic:iambic_inst|key_state~14 ; iambic:iambic_inst|key_state~15 ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 3.602      ;
; 3.297 ; iambic:iambic_inst|key_state~15 ; iambic:iambic_inst|delay[4]     ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.009      ; 3.612      ;
; 3.310 ; iambic:iambic_inst|key_state~12 ; iambic:iambic_inst|key_state~12 ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 3.616      ;
; 3.394 ; iambic:iambic_inst|dash_memory  ; iambic:iambic_inst|key_state~13 ; iambic_clk   ; iambic_clk  ; 0.000        ; -0.069     ; 3.631      ;
; 3.414 ; iambic:iambic_inst|delay[9]     ; iambic:iambic_inst|delay[15]    ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 3.720      ;
; 3.462 ; iambic:iambic_inst|key_state~14 ; iambic:iambic_inst|key_state~12 ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 3.768      ;
; 3.514 ; iambic:iambic_inst|delay[15]    ; iambic:iambic_inst|delay[16]    ; iambic_clk   ; iambic_clk  ; 0.000        ; -0.069     ; 3.751      ;
; 3.525 ; iambic:iambic_inst|key_state~15 ; iambic:iambic_inst|delay[7]     ; iambic_clk   ; iambic_clk  ; 0.000        ; -0.069     ; 3.762      ;
; 3.526 ; iambic:iambic_inst|key_state~15 ; iambic:iambic_inst|delay[13]    ; iambic_clk   ; iambic_clk  ; 0.000        ; -0.069     ; 3.763      ;
; 3.527 ; iambic:iambic_inst|key_state~15 ; iambic:iambic_inst|delay[0]     ; iambic_clk   ; iambic_clk  ; 0.000        ; -0.069     ; 3.764      ;
; 3.529 ; iambic:iambic_inst|key_state~15 ; iambic:iambic_inst|delay[3]     ; iambic_clk   ; iambic_clk  ; 0.000        ; -0.069     ; 3.766      ;
; 3.530 ; iambic:iambic_inst|key_state~15 ; iambic:iambic_inst|delay[12]    ; iambic_clk   ; iambic_clk  ; 0.000        ; -0.069     ; 3.767      ;
; 3.532 ; iambic:iambic_inst|key_state~15 ; iambic:iambic_inst|delay[11]    ; iambic_clk   ; iambic_clk  ; 0.000        ; -0.069     ; 3.769      ;
; 3.534 ; iambic:iambic_inst|key_state~15 ; iambic:iambic_inst|delay[8]     ; iambic_clk   ; iambic_clk  ; 0.000        ; -0.069     ; 3.771      ;
; 3.536 ; iambic:iambic_inst|key_state~15 ; iambic:iambic_inst|delay[1]     ; iambic_clk   ; iambic_clk  ; 0.000        ; -0.069     ; 3.773      ;
; 3.536 ; iambic:iambic_inst|key_state~15 ; iambic:iambic_inst|delay[6]     ; iambic_clk   ; iambic_clk  ; 0.000        ; -0.069     ; 3.773      ;
; 3.538 ; iambic:iambic_inst|key_state~15 ; iambic:iambic_inst|delay[10]    ; iambic_clk   ; iambic_clk  ; 0.000        ; -0.069     ; 3.775      ;
; 3.538 ; iambic:iambic_inst|key_state~15 ; iambic:iambic_inst|delay[2]     ; iambic_clk   ; iambic_clk  ; 0.000        ; -0.069     ; 3.775      ;
; 3.539 ; iambic:iambic_inst|key_state~15 ; iambic:iambic_inst|delay[14]    ; iambic_clk   ; iambic_clk  ; 0.000        ; -0.069     ; 3.776      ;
; 3.540 ; iambic:iambic_inst|key_state~15 ; iambic:iambic_inst|delay[16]    ; iambic_clk   ; iambic_clk  ; 0.000        ; -0.069     ; 3.777      ;
; 3.600 ; iambic:iambic_inst|key_state~14 ; iambic:iambic_inst|keyer_out    ; iambic_clk   ; iambic_clk  ; 0.000        ; -0.087     ; 3.819      ;
; 3.614 ; iambic:iambic_inst|key_state~15 ; iambic:iambic_inst|key_state~12 ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 3.920      ;
; 3.628 ; iambic:iambic_inst|key_state~13 ; iambic:iambic_inst|key_state~15 ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.069      ; 4.003      ;
; 3.663 ; iambic:iambic_inst|delay[1]     ; iambic:iambic_inst|keyer_out    ; iambic_clk   ; iambic_clk  ; 0.000        ; -0.018     ; 3.951      ;
; 3.676 ; iambic:iambic_inst|delay[8]     ; iambic:iambic_inst|delay[9]     ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.069      ; 4.051      ;
; 3.680 ; iambic:iambic_inst|delay[0]     ; iambic:iambic_inst|delay[16]    ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 3.986      ;
; 3.680 ; iambic:iambic_inst|delay[0]     ; iambic:iambic_inst|delay[14]    ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 3.986      ;
; 3.682 ; iambic:iambic_inst|delay[6]     ; iambic:iambic_inst|delay[9]     ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.069      ; 4.057      ;
; 3.685 ; iambic:iambic_inst|delay[0]     ; iambic:iambic_inst|delay[10]    ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 3.991      ;
; 3.685 ; iambic:iambic_inst|delay[0]     ; iambic:iambic_inst|delay[2]     ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 3.991      ;
; 3.688 ; iambic:iambic_inst|delay[0]     ; iambic:iambic_inst|delay[6]     ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 3.994      ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'pro_clock'                                                                                                                                                                                                                                                   ;
+-------+-------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; profile:profile_CW|profile_count[3]       ; profile:profile_CW|profile_count[3]                                                                                                                  ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; profile:profile_CW|profile_count[5]       ; profile:profile_CW|profile_count[5]                                                                                                                  ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; profile:profile_CW|profile_count[6]       ; profile:profile_CW|profile_count[6]                                                                                                                  ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; profile:profile_CW|profile_count[7]       ; profile:profile_CW|profile_count[7]                                                                                                                  ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; profile:profile_CW|profile_count[8]       ; profile:profile_CW|profile_count[8]                                                                                                                  ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; profile:profile_CW|profile_count[9]       ; profile:profile_CW|profile_count[9]                                                                                                                  ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; profile:profile_CW|prof_state~8           ; profile:profile_CW|prof_state~8                                                                                                                      ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; profile:profile_CW|timer[0]               ; profile:profile_CW|timer[0]                                                                                                                          ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; profile:profile_CW|timer[1]               ; profile:profile_CW|timer[1]                                                                                                                          ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; profile:profile_CW|timer[2]               ; profile:profile_CW|timer[2]                                                                                                                          ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; profile:profile_CW|timer[3]               ; profile:profile_CW|timer[3]                                                                                                                          ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; profile:profile_CW|timer[4]               ; profile:profile_CW|timer[4]                                                                                                                          ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; profile:profile_CW|timer[5]               ; profile:profile_CW|timer[5]                                                                                                                          ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; profile:profile_CW|timer[6]               ; profile:profile_CW|timer[6]                                                                                                                          ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; profile:profile_CW|timer[7]               ; profile:profile_CW|timer[7]                                                                                                                          ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; profile:profile_CW|timer[8]               ; profile:profile_CW|timer[8]                                                                                                                          ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; profile:profile_CW|timer[9]               ; profile:profile_CW|timer[9]                                                                                                                          ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; profile:profile_CW|timer[10]              ; profile:profile_CW|timer[10]                                                                                                                         ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; profile:profile_CW|timer[11]              ; profile:profile_CW|timer[11]                                                                                                                         ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; profile:profile_CW|timer[12]              ; profile:profile_CW|timer[12]                                                                                                                         ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; profile:profile_CW|timer[13]              ; profile:profile_CW|timer[13]                                                                                                                         ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; profile:profile_CW|timer[14]              ; profile:profile_CW|timer[14]                                                                                                                         ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; profile:profile_CW|timer[15]              ; profile:profile_CW|timer[15]                                                                                                                         ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; profile:profile_CW|timer[16]              ; profile:profile_CW|timer[16]                                                                                                                         ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; profile:profile_CW|timer[17]              ; profile:profile_CW|timer[17]                                                                                                                         ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; profile:profile_CW|profile_count[0]       ; profile:profile_CW|profile_count[0]                                                                                                                  ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; profile:profile_CW|profile_count[4]       ; profile:profile_CW|profile_count[4]                                                                                                                  ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; profile:profile_CW|char_PTT               ; profile:profile_CW|char_PTT                                                                                                                          ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; profile:profile_sidetone|profile_count[4] ; profile:profile_sidetone|profile_count[4]                                                                                                            ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; profile:profile_sidetone|profile_count[5] ; profile:profile_sidetone|profile_count[5]                                                                                                            ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; profile:profile_sidetone|profile_count[6] ; profile:profile_sidetone|profile_count[6]                                                                                                            ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; profile:profile_sidetone|profile_count[7] ; profile:profile_sidetone|profile_count[7]                                                                                                            ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; profile:profile_sidetone|profile_count[9] ; profile:profile_sidetone|profile_count[9]                                                                                                            ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; profile:profile_sidetone|profile_count[0] ; profile:profile_sidetone|profile_count[0]                                                                                                            ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; profile:profile_sidetone|profile_count[3] ; profile:profile_sidetone|profile_count[3]                                                                                                            ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; profile:profile_sidetone|prof_state~8     ; profile:profile_sidetone|prof_state~8                                                                                                                ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; profile:profile_sidetone|profile_count[8] ; profile:profile_sidetone|profile_count[8]                                                                                                            ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; profile:profile_CW|hang_timer[0]          ; profile:profile_CW|hang_timer[0]                                                                                                                     ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.805      ;
; 0.790 ; profile:profile_sidetone|prof_state~8     ; profile:profile_sidetone|profile_count[1]                                                                                                            ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 1.096      ;
; 0.790 ; profile:profile_sidetone|prof_state~8     ; profile:profile_sidetone|prof_state~9                                                                                                                ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 1.096      ;
; 0.791 ; profile:profile_sidetone|prof_state~8     ; profile:profile_sidetone|profile_count[0]                                                                                                            ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 1.097      ;
; 0.793 ; profile:profile_sidetone|prof_state~8     ; profile:profile_sidetone|profile_count[2]                                                                                                            ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 1.099      ;
; 1.030 ; profile:profile_CW|prof_state~7           ; profile:profile_CW|prof_state~8                                                                                                                      ; pro_clock    ; pro_clock   ; 0.000        ; -0.002     ; 1.334      ;
; 1.217 ; profile:profile_CW|hang_state             ; profile:profile_CW|hang_state                                                                                                                        ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 1.523      ;
; 1.415 ; profile:profile_sidetone|profile_count[7] ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a9~porta_address_reg7 ; pro_clock    ; pro_clock   ; 0.000        ; 0.107      ; 1.789      ;
; 1.416 ; profile:profile_sidetone|profile_count[4] ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a9~porta_address_reg4 ; pro_clock    ; pro_clock   ; 0.000        ; 0.100      ; 1.783      ;
; 1.420 ; profile:profile_CW|profile_count[2]       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a0~porta_address_reg2       ; pro_clock    ; pro_clock   ; 0.000        ; 0.102      ; 1.789      ;
; 1.423 ; profile:profile_sidetone|profile_count[6] ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a9~porta_address_reg6 ; pro_clock    ; pro_clock   ; 0.000        ; 0.100      ; 1.790      ;
; 1.425 ; profile:profile_sidetone|profile_count[3] ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a0~porta_address_reg3 ; pro_clock    ; pro_clock   ; 0.000        ; 0.099      ; 1.791      ;
; 1.433 ; profile:profile_sidetone|profile_count[7] ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a0~porta_address_reg7 ; pro_clock    ; pro_clock   ; 0.000        ; 0.099      ; 1.799      ;
; 1.446 ; profile:profile_sidetone|profile_count[4] ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a0~porta_address_reg4 ; pro_clock    ; pro_clock   ; 0.000        ; 0.092      ; 1.805      ;
; 1.458 ; profile:profile_sidetone|profile_count[0] ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a9~porta_address_reg0 ; pro_clock    ; pro_clock   ; 0.000        ; 0.100      ; 1.825      ;
; 1.637 ; profile:profile_CW|prof_state~7           ; profile:profile_CW|timer[0]                                                                                                                          ; pro_clock    ; pro_clock   ; 0.000        ; -0.002     ; 1.941      ;
; 1.639 ; profile:profile_CW|prof_state~7           ; profile:profile_CW|timer[16]                                                                                                                         ; pro_clock    ; pro_clock   ; 0.000        ; -0.002     ; 1.943      ;
; 1.640 ; profile:profile_CW|prof_state~7           ; profile:profile_CW|timer[4]                                                                                                                          ; pro_clock    ; pro_clock   ; 0.000        ; -0.002     ; 1.944      ;
; 1.641 ; profile:profile_CW|hang_state             ; profile:profile_CW|hang_timer[9]                                                                                                                     ; pro_clock    ; pro_clock   ; 0.000        ; 0.009      ; 1.956      ;
; 1.641 ; profile:profile_CW|hang_state             ; profile:profile_CW|hang_timer[15]                                                                                                                    ; pro_clock    ; pro_clock   ; 0.000        ; 0.009      ; 1.956      ;
; 1.643 ; profile:profile_CW|hang_state             ; profile:profile_CW|hang_timer[10]                                                                                                                    ; pro_clock    ; pro_clock   ; 0.000        ; 0.009      ; 1.958      ;
; 1.643 ; profile:profile_CW|hang_state             ; profile:profile_CW|hang_timer[12]                                                                                                                    ; pro_clock    ; pro_clock   ; 0.000        ; 0.009      ; 1.958      ;
; 1.647 ; profile:profile_CW|hang_state             ; profile:profile_CW|hang_timer[13]                                                                                                                    ; pro_clock    ; pro_clock   ; 0.000        ; 0.009      ; 1.962      ;
; 1.705 ; profile:profile_CW|hang_state             ; profile:profile_CW|hang_timer[14]                                                                                                                    ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 2.011      ;
; 1.709 ; profile:profile_CW|hang_state             ; profile:profile_CW|hang_timer[17]                                                                                                                    ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 2.015      ;
; 1.711 ; profile:profile_CW|hang_state             ; profile:profile_CW|hang_timer[4]                                                                                                                     ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 2.017      ;
; 1.711 ; profile:profile_CW|hang_state             ; profile:profile_CW|hang_timer[5]                                                                                                                     ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 2.017      ;
; 1.712 ; profile:profile_CW|hang_state             ; profile:profile_CW|hang_timer[6]                                                                                                                     ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 2.018      ;
; 1.713 ; profile:profile_CW|hang_state             ; profile:profile_CW|hang_timer[2]                                                                                                                     ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 2.019      ;
; 1.714 ; profile:profile_CW|hang_state             ; profile:profile_CW|hang_timer[1]                                                                                                                     ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 2.020      ;
; 1.714 ; profile:profile_CW|hang_state             ; profile:profile_CW|hang_timer[7]                                                                                                                     ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 2.020      ;
; 1.732 ; profile:profile_CW|profile_count[1]       ; profile:profile_CW|profile_count[1]                                                                                                                  ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 2.038      ;
; 1.743 ; profile:profile_CW|hang_timer[9]          ; profile:profile_CW|hang_timer[9]                                                                                                                     ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 2.049      ;
; 1.744 ; profile:profile_CW|hang_timer[15]         ; profile:profile_CW|hang_timer[15]                                                                                                                    ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 2.050      ;
; 1.785 ; profile:profile_CW|profile_count[4]       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a0~porta_address_reg4       ; pro_clock    ; pro_clock   ; 0.000        ; 0.102      ; 2.154      ;
; 1.787 ; profile:profile_CW|prof_state~7           ; profile:profile_CW|prof_state~9                                                                                                                      ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 2.093      ;
; 1.792 ; profile:profile_sidetone|profile_count[2] ; profile:profile_sidetone|profile_count[2]                                                                                                            ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 2.098      ;
; 1.792 ; profile:profile_CW|hang_timer[12]         ; profile:profile_CW|hang_timer[12]                                                                                                                    ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 2.098      ;
; 1.794 ; profile:profile_CW|hang_timer[10]         ; profile:profile_CW|hang_timer[10]                                                                                                                    ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 2.100      ;
; 1.801 ; profile:profile_sidetone|profile_count[3] ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a9~porta_address_reg3 ; pro_clock    ; pro_clock   ; 0.000        ; 0.107      ; 2.175      ;
; 1.801 ; profile:profile_CW|prof_state~8           ; profile:profile_CW|timer[0]                                                                                                                          ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 2.107      ;
; 1.803 ; profile:profile_CW|profile_count[2]       ; profile:profile_CW|profile_count[2]                                                                                                                  ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 2.109      ;
; 1.803 ; profile:profile_CW|prof_state~8           ; profile:profile_CW|timer[16]                                                                                                                         ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 2.109      ;
; 1.804 ; profile:profile_CW|prof_state~8           ; profile:profile_CW|timer[4]                                                                                                                          ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 2.110      ;
; 1.823 ; profile:profile_CW|prof_state~9           ; profile:profile_CW|timer[0]                                                                                                                          ; pro_clock    ; pro_clock   ; 0.000        ; -0.002     ; 2.127      ;
; 1.825 ; profile:profile_CW|prof_state~9           ; profile:profile_CW|timer[16]                                                                                                                         ; pro_clock    ; pro_clock   ; 0.000        ; -0.002     ; 2.129      ;
; 1.826 ; profile:profile_CW|prof_state~9           ; profile:profile_CW|timer[4]                                                                                                                          ; pro_clock    ; pro_clock   ; 0.000        ; -0.002     ; 2.130      ;
; 1.834 ; profile:profile_sidetone|profile_count[2] ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a0~porta_address_reg2 ; pro_clock    ; pro_clock   ; 0.000        ; 0.092      ; 2.193      ;
; 1.847 ; profile:profile_sidetone|profile_count[6] ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a0~porta_address_reg6 ; pro_clock    ; pro_clock   ; 0.000        ; 0.092      ; 2.206      ;
; 1.849 ; profile:profile_sidetone|profile_count[0] ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a0~porta_address_reg0 ; pro_clock    ; pro_clock   ; 0.000        ; 0.092      ; 2.208      ;
; 1.854 ; profile:profile_sidetone|profile_count[1] ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a0~porta_address_reg1 ; pro_clock    ; pro_clock   ; 0.000        ; 0.092      ; 2.213      ;
; 1.857 ; profile:profile_sidetone|prof_state~9     ; profile:profile_sidetone|prof_state~8                                                                                                                ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 2.163      ;
; 1.874 ; profile:profile_sidetone|profile_count[8] ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a0~porta_address_reg8 ; pro_clock    ; pro_clock   ; 0.000        ; 0.092      ; 2.233      ;
; 1.912 ; profile:profile_CW|prof_state~7           ; profile:profile_CW|profile_count[1]                                                                                                                  ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 2.218      ;
; 1.921 ; profile:profile_CW|hang_timer[16]         ; profile:profile_CW|hang_timer[16]                                                                                                                    ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 2.227      ;
; 1.925 ; profile:profile_CW|hang_timer[11]         ; profile:profile_CW|hang_timer[11]                                                                                                                    ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 2.231      ;
; 1.929 ; profile:profile_sidetone|profile_count[8] ; profile:profile_sidetone|prof_state~9                                                                                                                ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 2.235      ;
; 1.947 ; profile:profile_CW|hang_state             ; profile:profile_CW|hang_timer[11]                                                                                                                    ; pro_clock    ; pro_clock   ; 0.000        ; 0.009      ; 2.262      ;
; 1.951 ; profile:profile_CW|hang_state             ; profile:profile_CW|hang_timer[16]                                                                                                                    ; pro_clock    ; pro_clock   ; 0.000        ; 0.009      ; 2.266      ;
; 1.963 ; profile:profile_CW|hang_state             ; profile:profile_CW|hang_timer[0]                                                                                                                     ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 2.269      ;
; 1.965 ; profile:profile_CW|hang_state             ; profile:profile_CW|hang_timer[3]                                                                                                                     ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 2.271      ;
; 1.966 ; profile:profile_CW|hang_state             ; profile:profile_CW|hang_timer[8]                                                                                                                     ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 2.272      ;
; 1.978 ; profile:profile_CW|hang_state             ; profile:profile_CW|hang_PTT                                                                                                                          ; pro_clock    ; pro_clock   ; 0.000        ; 0.021      ; 2.305      ;
+-------+-------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'cm3|altpll_component|pll|clk[1]'                                                                                                   ;
+-------+----------------+----------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node      ; To Node        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+----------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.599 ; pro_clock      ; pro_clock      ; pro_clock                       ; cm3|altpll_component|pll|clk[1] ; -0.100       ; -0.304     ; 0.805      ;
; 0.649 ; pro_clock      ; pro_clock      ; pro_clock                       ; cm3|altpll_component|pll|clk[1] ; -0.150       ; -0.304     ; 0.805      ;
; 0.753 ; divide_640[9]  ; divide_640[9]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.059      ;
; 0.763 ; divide_200[10] ; divide_200[10] ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.069      ;
; 0.819 ; iambic_clk     ; iambic_clk     ; iambic_clk                      ; cm3|altpll_component|pll|clk[1] ; -0.320       ; -0.304     ; 0.805      ;
; 0.979 ; iambic_clk     ; iambic_clk     ; iambic_clk                      ; cm3|altpll_component|pll|clk[1] ; -0.480       ; -0.304     ; 0.805      ;
; 1.173 ; divide_640[5]  ; divide_640[5]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.479      ;
; 1.176 ; divide_640[7]  ; divide_640[7]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.482      ;
; 1.177 ; divide_640[2]  ; divide_640[2]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; divide_200[3]  ; divide_200[3]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.483      ;
; 1.185 ; divide_200[1]  ; divide_200[1]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.491      ;
; 1.187 ; divide_200[8]  ; divide_200[8]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.493      ;
; 1.195 ; divide_200[0]  ; divide_200[0]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.501      ;
; 1.222 ; divide_640[4]  ; divide_640[4]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.528      ;
; 1.225 ; divide_200[4]  ; divide_200[4]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.531      ;
; 1.226 ; divide_640[3]  ; divide_640[3]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.532      ;
; 1.234 ; divide_200[7]  ; divide_200[7]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.540      ;
; 1.234 ; divide_200[9]  ; divide_200[9]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.540      ;
; 1.336 ; divide_640[4]  ; divide_640[8]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.642      ;
; 1.337 ; divide_640[4]  ; divide_640[6]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.643      ;
; 1.351 ; divide_200[0]  ; divide_200[5]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.657      ;
; 1.351 ; divide_200[0]  ; divide_200[2]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.657      ;
; 1.511 ; divide_640[5]  ; divide_640[8]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.817      ;
; 1.512 ; divide_640[5]  ; divide_640[6]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.818      ;
; 1.517 ; divide_200[1]  ; divide_200[5]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.823      ;
; 1.517 ; divide_200[1]  ; divide_200[2]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.823      ;
; 1.630 ; divide_200[3]  ; divide_200[5]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.936      ;
; 1.630 ; divide_200[3]  ; divide_200[2]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.936      ;
; 1.636 ; divide_640[7]  ; divide_640[8]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.942      ;
; 1.637 ; divide_640[7]  ; divide_640[6]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.943      ;
; 1.656 ; divide_200[3]  ; divide_200[4]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; divide_640[2]  ; divide_640[3]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.962      ;
; 1.658 ; divide_640[8]  ; divide_640[9]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.964      ;
; 1.664 ; divide_640[6]  ; divide_640[8]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.970      ;
; 1.665 ; divide_640[6]  ; divide_640[6]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.971      ;
; 1.666 ; divide_200[8]  ; divide_200[9]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.972      ;
; 1.672 ; divide_200[2]  ; divide_200[5]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.978      ;
; 1.672 ; divide_200[2]  ; divide_200[2]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.978      ;
; 1.673 ; divide_200[0]  ; divide_200[1]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.979      ;
; 1.702 ; divide_640[4]  ; divide_640[5]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.008      ;
; 1.706 ; divide_640[6]  ; divide_640[7]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.012      ;
; 1.706 ; divide_640[3]  ; divide_640[4]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.012      ;
; 1.714 ; divide_200[9]  ; divide_200[10] ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.020      ;
; 1.714 ; divide_200[7]  ; divide_200[8]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.020      ;
; 1.719 ; divide_200[2]  ; divide_200[3]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.025      ;
; 1.741 ; divide_640[7]  ; divide_640[9]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.047      ;
; 1.742 ; divide_640[2]  ; divide_640[4]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.048      ;
; 1.750 ; divide_200[1]  ; divide_200[3]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.056      ;
; 1.752 ; divide_200[8]  ; divide_200[10] ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.058      ;
; 1.773 ; divide_200[8]  ; divide_200[5]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.079      ;
; 1.774 ; divide_200[8]  ; divide_200[2]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.080      ;
; 1.792 ; divide_640[3]  ; divide_640[5]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.098      ;
; 1.800 ; divide_200[7]  ; divide_200[9]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.106      ;
; 1.805 ; divide_200[2]  ; divide_200[4]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.111      ;
; 1.828 ; divide_640[2]  ; divide_640[5]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.134      ;
; 1.836 ; divide_200[1]  ; divide_200[4]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.142      ;
; 1.845 ; divide_200[0]  ; divide_200[3]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.151      ;
; 1.848 ; divide_200[5]  ; divide_200[7]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.154      ;
; 1.848 ; divide_640[5]  ; divide_640[7]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.154      ;
; 1.878 ; divide_640[6]  ; divide_640[9]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.184      ;
; 1.886 ; divide_200[7]  ; divide_200[10] ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.192      ;
; 1.929 ; divide_640[8]  ; divide_640[8]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.235      ;
; 1.931 ; divide_200[0]  ; divide_200[4]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.237      ;
; 1.934 ; divide_200[5]  ; divide_200[8]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.240      ;
; 1.950 ; divide_200[9]  ; divide_200[5]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.256      ;
; 1.951 ; divide_200[9]  ; divide_200[2]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.257      ;
; 1.978 ; divide_640[4]  ; divide_640[7]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.284      ;
; 1.981 ; divide_200[4]  ; divide_200[7]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.287      ;
; 1.997 ; divide_200[7]  ; divide_200[5]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.303      ;
; 1.997 ; divide_200[7]  ; divide_200[2]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.303      ;
; 2.018 ; divide_200[3]  ; divide_200[7]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.324      ;
; 2.020 ; divide_200[5]  ; divide_200[9]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.326      ;
; 2.020 ; divide_640[5]  ; divide_640[9]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.326      ;
; 2.067 ; divide_200[4]  ; divide_200[8]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.373      ;
; 2.068 ; divide_640[3]  ; divide_640[7]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.374      ;
; 2.104 ; divide_200[0]  ; pro_clock      ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; -0.028     ; 2.382      ;
; 2.104 ; divide_200[3]  ; divide_200[8]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.410      ;
; 2.104 ; divide_640[2]  ; divide_640[7]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.410      ;
; 2.105 ; divide_200[0]  ; divide_200[6]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; -0.028     ; 2.383      ;
; 2.106 ; divide_200[5]  ; divide_200[10] ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.412      ;
; 2.117 ; divide_200[10] ; divide_200[5]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.423      ;
; 2.118 ; divide_200[10] ; divide_200[2]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.424      ;
; 2.124 ; divide_640[8]  ; divide_640[6]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.430      ;
; 2.138 ; divide_200[4]  ; divide_200[5]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.444      ;
; 2.138 ; divide_200[4]  ; divide_200[2]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.444      ;
; 2.150 ; divide_640[4]  ; divide_640[9]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.456      ;
; 2.153 ; divide_200[4]  ; divide_200[9]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.459      ;
; 2.167 ; divide_200[2]  ; divide_200[7]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.473      ;
; 2.183 ; divide_200[5]  ; divide_200[5]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.489      ;
; 2.183 ; divide_200[5]  ; divide_200[2]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.489      ;
; 2.190 ; divide_200[3]  ; divide_200[9]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.496      ;
; 2.198 ; divide_200[1]  ; divide_200[7]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.504      ;
; 2.239 ; divide_200[4]  ; divide_200[10] ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.545      ;
; 2.240 ; divide_640[3]  ; divide_640[9]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.546      ;
; 2.253 ; divide_200[2]  ; divide_200[8]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.559      ;
; 2.270 ; divide_200[1]  ; pro_clock      ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; -0.028     ; 2.548      ;
; 2.271 ; divide_200[1]  ; divide_200[6]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; -0.028     ; 2.549      ;
; 2.276 ; divide_200[3]  ; divide_200[10] ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.582      ;
; 2.276 ; divide_640[2]  ; divide_640[9]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.582      ;
; 2.284 ; divide_200[1]  ; divide_200[8]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.590      ;
+-------+----------------+----------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'sidetone2:sidetone_inst|sidetone_clock'                                                                                                                                                                                                                                                                                                                                                                                 ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                         ; To Node                                                                                                                                            ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 1.483 ; sidetone2:sidetone_inst|sine_address[5]                                                                                                           ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a8~porta_address_reg5  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.370     ; 1.380      ;
; 1.485 ; sidetone2:sidetone_inst|sine_address[8]                                                                                                           ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a8~porta_address_reg8  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.370     ; 1.382      ;
; 1.485 ; sidetone2:sidetone_inst|sine_address[4]                                                                                                           ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a8~porta_address_reg4  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.370     ; 1.382      ;
; 1.489 ; sidetone2:sidetone_inst|sine_address[7]                                                                                                           ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a8~porta_address_reg7  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.370     ; 1.386      ;
; 1.496 ; sidetone2:sidetone_inst|sine_address[8]                                                                                                           ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg8  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.066      ; 1.829      ;
; 1.496 ; sidetone2:sidetone_inst|sine_address[3]                                                                                                           ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg3  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.066      ; 1.829      ;
; 1.496 ; sidetone2:sidetone_inst|sine_address[3]                                                                                                           ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a8~porta_address_reg3  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.370     ; 1.393      ;
; 1.496 ; sidetone2:sidetone_inst|sine_address[3]                                                                                                           ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a12~porta_address_reg3 ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.056      ; 1.819      ;
; 1.498 ; sidetone2:sidetone_inst|sine_address[4]                                                                                                           ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg4  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.066      ; 1.831      ;
; 1.498 ; sidetone2:sidetone_inst|sine_address[4]                                                                                                           ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a12~porta_address_reg4 ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.056      ; 1.821      ;
; 1.501 ; sidetone2:sidetone_inst|sine_address[5]                                                                                                           ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg5  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.066      ; 1.834      ;
; 1.501 ; sidetone2:sidetone_inst|sine_address[5]                                                                                                           ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a12~porta_address_reg5 ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.056      ; 1.824      ;
; 1.504 ; sidetone2:sidetone_inst|sine_address[7]                                                                                                           ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg7  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.066      ; 1.837      ;
; 1.508 ; sidetone2:sidetone_inst|sine_address[8]                                                                                                           ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a12~porta_address_reg8 ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.056      ; 1.831      ;
; 1.516 ; sidetone2:sidetone_inst|sine_address[7]                                                                                                           ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a12~porta_address_reg7 ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.056      ; 1.839      ;
; 1.518 ; sidetone2:sidetone_inst|sine_address[5]                                                                                                           ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg5  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.042      ; 1.827      ;
; 1.526 ; sidetone2:sidetone_inst|sine_address[8]                                                                                                           ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg8  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.042      ; 1.835      ;
; 1.527 ; sidetone2:sidetone_inst|sine_address[4]                                                                                                           ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg4  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.042      ; 1.836      ;
; 1.533 ; sidetone2:sidetone_inst|sine_address[7]                                                                                                           ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg7  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.042      ; 1.842      ;
; 1.537 ; sidetone2:sidetone_inst|sine_address[3]                                                                                                           ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg3  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.042      ; 1.846      ;
; 1.844 ; sidetone2:sidetone_inst|sine_address[9]                                                                                                           ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg9  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.072      ; 2.183      ;
; 1.844 ; sidetone2:sidetone_inst|sine_address[9]                                                                                                           ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a12~porta_address_reg9 ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.062      ; 2.173      ;
; 1.861 ; sidetone2:sidetone_inst|sine_address[9]                                                                                                           ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg9  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.048      ; 2.176      ;
; 1.870 ; sidetone2:sidetone_inst|sine_address[1]                                                                                                           ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a8~porta_address_reg1  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.370     ; 1.767      ;
; 1.875 ; sidetone2:sidetone_inst|sine_address[1]                                                                                                           ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg1  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.066      ; 2.208      ;
; 1.875 ; sidetone2:sidetone_inst|sine_address[1]                                                                                                           ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a12~porta_address_reg1 ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.056      ; 2.198      ;
; 1.882 ; sidetone2:sidetone_inst|sine_address[0]                                                                                                           ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a8~porta_address_reg0  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.370     ; 1.779      ;
; 1.883 ; sidetone2:sidetone_inst|sine_address[0]                                                                                                           ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a12~porta_address_reg0 ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.056      ; 2.206      ;
; 1.884 ; sidetone2:sidetone_inst|sine_address[0]                                                                                                           ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg0  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.066      ; 2.217      ;
; 1.904 ; sidetone2:sidetone_inst|sine_address[1]                                                                                                           ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg1  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.042      ; 2.213      ;
; 1.913 ; sidetone2:sidetone_inst|sine_address[0]                                                                                                           ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg0  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.042      ; 2.222      ;
; 1.955 ; sidetone2:sidetone_inst|sine_address[2]                                                                                                           ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a8~porta_address_reg2  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.370     ; 1.852      ;
; 1.974 ; sidetone2:sidetone_inst|sine_address[6]                                                                                                           ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a8~porta_address_reg6  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.364     ; 1.877      ;
; 1.977 ; sidetone2:sidetone_inst|sine_address[2]                                                                                                           ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg2  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.066      ; 2.310      ;
; 1.979 ; sidetone2:sidetone_inst|sine_address[6]                                                                                                           ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a12~porta_address_reg6 ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.062      ; 2.308      ;
; 1.979 ; sidetone2:sidetone_inst|sine_address[2]                                                                                                           ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a12~porta_address_reg2 ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.056      ; 2.302      ;
; 1.984 ; sidetone2:sidetone_inst|sine_address[6]                                                                                                           ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg6  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.072      ; 2.323      ;
; 2.009 ; sidetone2:sidetone_inst|sine_address[2]                                                                                                           ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg2  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.042      ; 2.318      ;
; 2.027 ; sidetone2:sidetone_inst|sine_address[6]                                                                                                           ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg6  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.048      ; 2.342      ;
; 2.042 ; profile:profile_CW|hang_PTT                                                                                                                       ; sidetone2:sidetone_inst|sine_address[1]                                                                                                            ; pro_clock                              ; sidetone2:sidetone_inst|sidetone_clock ; -2.000       ; 3.270      ; 3.618      ;
; 2.043 ; profile:profile_CW|hang_PTT                                                                                                                       ; sidetone2:sidetone_inst|sine_address[0]                                                                                                            ; pro_clock                              ; sidetone2:sidetone_inst|sidetone_clock ; -2.000       ; 3.270      ; 3.619      ;
; 2.054 ; profile:profile_CW|hang_PTT                                                                                                                       ; sidetone2:sidetone_inst|sine_address[2]                                                                                                            ; pro_clock                              ; sidetone2:sidetone_inst|sidetone_clock ; -2.000       ; 3.270      ; 3.630      ;
; 2.056 ; profile:profile_CW|hang_PTT                                                                                                                       ; sidetone2:sidetone_inst|sine_address[4]                                                                                                            ; pro_clock                              ; sidetone2:sidetone_inst|sidetone_clock ; -2.000       ; 3.270      ; 3.632      ;
; 2.208 ; sidetone2:sidetone_inst|sine_address[9]                                                                                                           ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a8~porta_address_reg9  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.364     ; 2.111      ;
; 2.990 ; profile:profile_CW|char_PTT                                                                                                                       ; sidetone2:sidetone_inst|sine_address[0]                                                                                                            ; pro_clock                              ; sidetone2:sidetone_inst|sidetone_clock ; -2.000       ; 3.272      ; 4.568      ;
; 2.994 ; profile:profile_CW|hang_PTT                                                                                                                       ; sidetone2:sidetone_inst|sine_address[3]                                                                                                            ; pro_clock                              ; sidetone2:sidetone_inst|sidetone_clock ; -2.000       ; 3.270      ; 4.570      ;
; 3.219 ; sidetone2:sidetone_inst|sine_address[0]                                                                                                           ; sidetone2:sidetone_inst|sine_address[0]                                                                                                            ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.000      ; 3.525      ;
; 3.249 ; profile:profile_CW|char_PTT                                                                                                                       ; sidetone2:sidetone_inst|sine_address[1]                                                                                                            ; pro_clock                              ; sidetone2:sidetone_inst|sidetone_clock ; -2.000       ; 3.272      ; 4.827      ;
; 3.250 ; profile:profile_CW|char_PTT                                                                                                                       ; sidetone2:sidetone_inst|sine_address[2]                                                                                                            ; pro_clock                              ; sidetone2:sidetone_inst|sidetone_clock ; -2.000       ; 3.272      ; 4.828      ;
; 3.252 ; profile:profile_CW|char_PTT                                                                                                                       ; sidetone2:sidetone_inst|sine_address[4]                                                                                                            ; pro_clock                              ; sidetone2:sidetone_inst|sidetone_clock ; -2.000       ; 3.272      ; 4.830      ;
; 3.654 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg0 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[3]                           ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg1 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[3]                           ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg2 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[3]                           ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg3 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[3]                           ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg4 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[3]                           ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg5 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[3]                           ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg6 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[3]                           ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg7 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[3]                           ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg8 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[3]                           ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg9 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[3]                           ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg0 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[2]                           ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg1 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[2]                           ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg2 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[2]                           ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg3 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[2]                           ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg4 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[2]                           ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg5 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[2]                           ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg6 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[2]                           ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg7 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[2]                           ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg8 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[2]                           ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg9 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[2]                           ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg0 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[1]                           ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg1 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[1]                           ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg2 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[1]                           ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg3 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[1]                           ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg4 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[1]                           ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg5 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[1]                           ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg6 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[1]                           ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg7 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[1]                           ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg8 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[1]                           ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg9 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[1]                           ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg0 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[0]                           ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg1 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[0]                           ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg2 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[0]                           ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg3 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[0]                           ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg4 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[0]                           ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg5 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[0]                           ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg6 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[0]                           ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg7 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[0]                           ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg8 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[0]                           ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg9 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[0]                           ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg0 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[7]                           ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg1 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[7]                           ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg2 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[7]                           ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg3 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[7]                           ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg4 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[7]                           ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg5 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[7]                           ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg6 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[7]                           ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg7 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[7]                           ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg8 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[7]                           ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg9 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[7]                           ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.020     ; 3.901      ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'I2C_monitor:I2C_inst|deglitch:deglitch_sda|out'                                                                                                                                                               ;
+--------+------------------------------------------------+----------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                    ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+----------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 2.500  ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|start ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; 0.000        ; 1.804      ; 4.914      ;
; 3.688  ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|start ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; 0.000        ; 0.000      ; 3.994      ;
; 12.917 ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|start ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; -10.417      ; 1.804      ; 4.914      ;
+--------+------------------------------------------------+----------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'n/a'                                                                                            ;
+--------+-----------------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------+--------------+-------------+--------------+------------+------------+
; 8.050  ; SDOBACK               ; FX2_PE1    ; IF_clk       ; n/a         ; -2.000       ; 0.000      ; 7.050      ;
; 8.994  ; IF_clk                ; C48_clk    ; IF_clk       ; n/a         ; -2.000       ; 0.000      ; 6.994      ;
; 8.994  ; IF_clk                ; C48_clk    ; IF_clk       ; n/a         ; -2.000       ; 0.000      ; 6.994      ;
; 9.598  ; C5                    ; C6         ; C5           ; n/a         ; -2.000       ; 0.000      ; 7.598      ;
; 9.598  ; C5                    ; C6         ; C5           ; n/a         ; -2.000       ; 0.000      ; 7.598      ;
; 10.203 ; async_usb:usb1|SLEN   ; FX2_FD[7]  ; IF_clk       ; n/a         ; -2.000       ; -2.841     ; 5.362      ;
; 10.253 ; IF_conf[1]            ; C48_clk    ; IF_clk       ; n/a         ; -2.000       ; -2.868     ; 5.385      ;
; 10.499 ; FIFO:SPF|q[13]        ; FX2_FD[5]  ; IF_clk       ; n/a         ; -2.000       ; -2.848     ; 5.651      ;
; 10.509 ; FIFO:SPF|q[14]        ; FX2_FD[6]  ; IF_clk       ; n/a         ; -2.000       ; -2.848     ; 5.661      ;
; 10.516 ; async_usb:usb1|SLEN   ; FX2_FD[0]  ; IF_clk       ; n/a         ; -2.000       ; -2.841     ; 5.675      ;
; 10.526 ; async_usb:usb1|SLEN   ; FX2_FD[1]  ; IF_clk       ; n/a         ; -2.000       ; -2.841     ; 5.685      ;
; 10.532 ; async_usb:usb1|SLEN   ; FX2_FD[4]  ; IF_clk       ; n/a         ; -2.000       ; -2.841     ; 5.691      ;
; 10.532 ; async_usb:usb1|SLEN   ; FX2_FD[5]  ; IF_clk       ; n/a         ; -2.000       ; -2.841     ; 5.691      ;
; 10.532 ; async_usb:usb1|SLEN   ; FX2_FD[6]  ; IF_clk       ; n/a         ; -2.000       ; -2.841     ; 5.691      ;
; 10.536 ; async_usb:usb1|SLEN   ; FX2_FD[2]  ; IF_clk       ; n/a         ; -2.000       ; -2.841     ; 5.695      ;
; 10.536 ; async_usb:usb1|SLEN   ; FX2_FD[3]  ; IF_clk       ; n/a         ; -2.000       ; -2.841     ; 5.695      ;
; 10.555 ; FIFO:SPF|q[15]        ; FX2_FD[7]  ; IF_clk       ; n/a         ; -2.000       ; -2.848     ; 5.707      ;
; 10.634 ; FIFO:TXF|q[3]         ; FX2_FD[11] ; IF_clk       ; n/a         ; -2.000       ; -2.833     ; 5.801      ;
; 10.638 ; async_usb:usb1|SLEN   ; FX2_FD[14] ; IF_clk       ; n/a         ; -2.000       ; -2.841     ; 5.797      ;
; 10.638 ; async_usb:usb1|SLEN   ; FX2_FD[15] ; IF_clk       ; n/a         ; -2.000       ; -2.841     ; 5.797      ;
; 10.677 ; FIFO:SPF|q[11]        ; FX2_FD[3]  ; IF_clk       ; n/a         ; -2.000       ; -2.848     ; 5.829      ;
; 10.830 ; FIFO:TXF|q[9]         ; FX2_FD[1]  ; IF_clk       ; n/a         ; -2.000       ; -2.848     ; 5.982      ;
; 10.835 ; FIFO:SPF|q[12]        ; FX2_FD[4]  ; IF_clk       ; n/a         ; -2.000       ; -2.848     ; 5.987      ;
; 10.840 ; FIFO:SPF|q[10]        ; FX2_FD[2]  ; IF_clk       ; n/a         ; -2.000       ; -2.848     ; 5.992      ;
; 10.914 ; FIFO:SPF|q[8]         ; FX2_FD[0]  ; IF_clk       ; n/a         ; -2.000       ; -2.848     ; 6.066      ;
; 10.966 ; async_usb:usb1|SLEN   ; FX2_FD[12] ; IF_clk       ; n/a         ; -2.000       ; -2.841     ; 6.125      ;
; 10.976 ; async_usb:usb1|SLEN   ; FX2_FD[11] ; IF_clk       ; n/a         ; -2.000       ; -2.841     ; 6.135      ;
; 10.982 ; async_usb:usb1|SLEN   ; FX2_FD[8]  ; IF_clk       ; n/a         ; -2.000       ; -2.841     ; 6.141      ;
; 10.986 ; async_usb:usb1|SLEN   ; FX2_FD[13] ; IF_clk       ; n/a         ; -2.000       ; -2.841     ; 6.145      ;
; 10.996 ; async_usb:usb1|SLEN   ; FX2_FD[10] ; IF_clk       ; n/a         ; -2.000       ; -2.841     ; 6.155      ;
; 11.002 ; async_usb:usb1|SLEN   ; FX2_FD[9]  ; IF_clk       ; n/a         ; -2.000       ; -2.841     ; 6.161      ;
; 11.010 ; FIFO:SPF|q[6]         ; FX2_FD[14] ; IF_clk       ; n/a         ; -2.000       ; -2.833     ; 6.177      ;
; 11.076 ; FIFO:TXF|q[5]         ; FX2_FD[13] ; IF_clk       ; n/a         ; -2.000       ; -2.833     ; 6.243      ;
; 11.091 ; FIFO:SPF|q[0]         ; FX2_FD[8]  ; IF_clk       ; n/a         ; -2.000       ; -2.848     ; 6.243      ;
; 11.165 ; FIFO:TXF|q[13]        ; FX2_FD[5]  ; IF_clk       ; n/a         ; -2.000       ; -2.848     ; 6.317      ;
; 11.221 ; FIFO:TXF|q[15]        ; FX2_FD[7]  ; IF_clk       ; n/a         ; -2.000       ; -2.848     ; 6.373      ;
; 11.258 ; FIFO:TXF|q[4]         ; FX2_FD[12] ; IF_clk       ; n/a         ; -2.000       ; -2.833     ; 6.425      ;
; 11.285 ; FIFO:TXF|q[7]         ; FX2_FD[15] ; IF_clk       ; n/a         ; -2.000       ; -2.833     ; 6.452      ;
; 11.292 ; FIFO:SPF|q[3]         ; FX2_FD[11] ; IF_clk       ; n/a         ; -2.000       ; -2.833     ; 6.459      ;
; 11.296 ; FIFO:TXF|q[2]         ; FX2_FD[10] ; IF_clk       ; n/a         ; -2.000       ; -2.833     ; 6.463      ;
; 11.344 ; FIFO:TXF|q[11]        ; FX2_FD[3]  ; IF_clk       ; n/a         ; -2.000       ; -2.848     ; 6.496      ;
; 11.485 ; FIFO:TXF|q[14]        ; FX2_FD[6]  ; IF_clk       ; n/a         ; -2.000       ; -2.847     ; 6.638      ;
; 11.495 ; FIFO:SPF|q[9]         ; FX2_FD[1]  ; IF_clk       ; n/a         ; -2.000       ; -2.848     ; 6.647      ;
; 11.503 ; FIFO:TXF|q[12]        ; FX2_FD[4]  ; IF_clk       ; n/a         ; -2.000       ; -2.848     ; 6.655      ;
; 11.507 ; FIFO:TXF|q[10]        ; FX2_FD[2]  ; IF_clk       ; n/a         ; -2.000       ; -2.848     ; 6.659      ;
; 11.607 ; FIFO:SPF|q[1]         ; FX2_FD[9]  ; IF_clk       ; n/a         ; -2.000       ; -2.822     ; 6.785      ;
; 11.617 ; async_usb:usb1|ep_sel ; FX2_FD[5]  ; IF_clk       ; n/a         ; -2.000       ; -2.841     ; 6.776      ;
; 11.629 ; async_usb:usb1|ep_sel ; FX2_FD[6]  ; IF_clk       ; n/a         ; -2.000       ; -2.841     ; 6.788      ;
; 11.683 ; async_usb:usb1|ep_sel ; FX2_FD[7]  ; IF_clk       ; n/a         ; -2.000       ; -2.841     ; 6.842      ;
; 11.759 ; FIFO:TXF|q[0]         ; FX2_FD[8]  ; IF_clk       ; n/a         ; -2.000       ; -2.848     ; 6.911      ;
; 11.790 ; FIFO:TXF|q[1]         ; FX2_FD[9]  ; IF_clk       ; n/a         ; -2.000       ; -2.823     ; 6.967      ;
; 11.795 ; FIFO:SPF|q[5]         ; FX2_FD[13] ; IF_clk       ; n/a         ; -2.000       ; -2.833     ; 6.962      ;
; 11.802 ; async_usb:usb1|ep_sel ; FX2_FD[3]  ; IF_clk       ; n/a         ; -2.000       ; -2.841     ; 6.961      ;
; 11.958 ; async_usb:usb1|ep_sel ; FX2_FD[4]  ; IF_clk       ; n/a         ; -2.000       ; -2.841     ; 7.117      ;
; 11.959 ; async_usb:usb1|ep_sel ; FX2_FD[1]  ; IF_clk       ; n/a         ; -2.000       ; -2.841     ; 7.118      ;
; 11.966 ; async_usb:usb1|ep_sel ; FX2_FD[2]  ; IF_clk       ; n/a         ; -2.000       ; -2.841     ; 7.125      ;
; 11.980 ; FIFO:SPF|q[4]         ; FX2_FD[12] ; IF_clk       ; n/a         ; -2.000       ; -2.833     ; 7.147      ;
; 11.991 ; FIFO:TXF|q[6]         ; FX2_FD[14] ; IF_clk       ; n/a         ; -2.000       ; -2.833     ; 7.158      ;
; 11.996 ; FIFO:SPF|q[7]         ; FX2_FD[15] ; IF_clk       ; n/a         ; -2.000       ; -2.833     ; 7.163      ;
; 11.996 ; FIFO:SPF|q[2]         ; FX2_FD[10] ; IF_clk       ; n/a         ; -2.000       ; -2.833     ; 7.163      ;
; 12.044 ; async_usb:usb1|ep_sel ; FX2_FD[0]  ; IF_clk       ; n/a         ; -2.000       ; -2.841     ; 7.203      ;
; 12.060 ; async_usb:usb1|ep_sel ; FX2_FD[14] ; IF_clk       ; n/a         ; -2.000       ; -2.841     ; 7.219      ;
; 12.122 ; async_usb:usb1|ep_sel ; FX2_FD[13] ; IF_clk       ; n/a         ; -2.000       ; -2.841     ; 7.281      ;
; 12.127 ; async_usb:usb1|ep_sel ; FX2_FD[9]  ; IF_clk       ; n/a         ; -2.000       ; -2.841     ; 7.286      ;
; 12.159 ; async_usb:usb1|ep_sel ; FX2_FD[11] ; IF_clk       ; n/a         ; -2.000       ; -2.841     ; 7.318      ;
; 12.215 ; async_usb:usb1|ep_sel ; FX2_FD[8]  ; IF_clk       ; n/a         ; -2.000       ; -2.841     ; 7.374      ;
; 12.304 ; async_usb:usb1|ep_sel ; FX2_FD[12] ; IF_clk       ; n/a         ; -2.000       ; -2.841     ; 7.463      ;
; 12.331 ; async_usb:usb1|ep_sel ; FX2_FD[15] ; IF_clk       ; n/a         ; -2.000       ; -2.841     ; 7.490      ;
; 12.334 ; FIFO:TXF|q[8]         ; FX2_FD[0]  ; IF_clk       ; n/a         ; -2.000       ; -2.857     ; 7.477      ;
; 12.820 ; async_usb:usb1|ep_sel ; FX2_FD[10] ; IF_clk       ; n/a         ; -2.000       ; -2.841     ; 7.979      ;
+--------+-----------------------+------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'I2C_monitor:I2C_inst|deglitch:deglitch_sda|out'                                                                                                                                          ;
+-------+--------------------------------+----------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                    ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+----------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 7.607 ; I2C_monitor:I2C_inst|start_clr ; I2C_monitor:I2C_inst|start ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; 10.416       ; -0.905     ; 1.944      ;
+-------+--------------------------------+----------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'I2C_monitor:I2C_inst|deglitch:deglitch_sda|out'                                                                                                                                            ;
+--------+--------------------------------+----------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                    ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 12.960 ; I2C_monitor:I2C_inst|start_clr ; I2C_monitor:I2C_inst|start ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; -10.417      ; -0.905     ; 1.944      ;
+--------+--------------------------------+----------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'cm3|altpll_component|pll|clk[0]'                                                                            ;
+-------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------+
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[0][0]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[0][0]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[0][10] ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[0][10] ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[0][11] ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[0][11] ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[0][12] ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[0][12] ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[0][13] ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[0][13] ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[0][1]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[0][1]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[0][2]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[0][2]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[0][3]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[0][3]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[0][4]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[0][4]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[0][5]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[0][5]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[0][6]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[0][6]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[0][7]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[0][7]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[0][8]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[0][8]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[0][9]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[0][9]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[1][0]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[1][0]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[1][10] ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[1][10] ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[1][11] ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[1][11] ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[1][12] ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[1][12] ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[1][13] ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[1][13] ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[1][1]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[1][1]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[1][2]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[1][2]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[1][3]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[1][3]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[1][4]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[1][4]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[1][5]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[1][5]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[1][6]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[1][6]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[1][7]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[1][7]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[1][8]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[1][8]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[1][9]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[1][9]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[2][0]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[2][0]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[2][10] ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[2][10] ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[2][11] ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[2][11] ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[2][12] ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[2][12] ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[2][13] ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[2][13] ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[2][1]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[2][1]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[2][2]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[2][2]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[2][3]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[2][3]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[2][4]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[2][4]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[2][5]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[2][5]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[2][6]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[2][6]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[2][7]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[2][7]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[2][8]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[2][8]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[2][9]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[2][9]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[3][0]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[3][0]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[3][10] ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[3][10] ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[3][11] ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[3][11] ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[3][12] ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[3][12] ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[3][13] ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[3][13] ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[3][1]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[3][1]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[3][2]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[3][2]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[3][3]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[3][3]  ;
+-------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'IF_clk'                                                                                                                                       ;
+-------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                        ;
+-------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------+
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg1  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg10 ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg2  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg3  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg4  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg5  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg6  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg7  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg8  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg9  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_we_reg        ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~portb_address_reg0  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~portb_address_reg1  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~portb_address_reg10 ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~portb_address_reg2  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~portb_address_reg3  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~portb_address_reg4  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~portb_address_reg5  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~portb_address_reg6  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~portb_address_reg7  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~portb_address_reg8  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~portb_address_reg9  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a1~porta_address_reg0  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a1~porta_address_reg1  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a1~porta_address_reg10 ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a1~porta_address_reg2  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a1~porta_address_reg3  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a1~porta_address_reg4  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a1~porta_address_reg5  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a1~porta_address_reg6  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a1~porta_address_reg7  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a1~porta_address_reg8  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a1~porta_address_reg9  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a1~porta_datain_reg1   ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a1~porta_memory_reg0   ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a1~porta_we_reg        ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a1~portb_address_reg0  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a1~portb_address_reg1  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a1~portb_address_reg10 ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a1~portb_address_reg2  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a1~portb_address_reg3  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a1~portb_address_reg4  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a1~portb_address_reg5  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a1~portb_address_reg6  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a1~portb_address_reg7  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a1~portb_address_reg8  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a1~portb_address_reg9  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~porta_memory_reg0   ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_address_reg0  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_address_reg1  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_address_reg10 ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_address_reg2  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_address_reg3  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_address_reg4  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_address_reg5  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_address_reg6  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_address_reg7  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_address_reg8  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_address_reg9  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_datain_reg0   ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_datain_reg1   ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_memory_reg0   ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_we_reg        ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg0  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg1  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg10 ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg2  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg3  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg4  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg5  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg6  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg7  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg8  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg9  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_address_reg0  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_address_reg1  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_address_reg10 ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_address_reg2  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_address_reg3  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_address_reg4  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_address_reg5  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_address_reg6  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_address_reg7  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_address_reg8  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_address_reg9  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_datain_reg0   ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_datain_reg1   ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_memory_reg0   ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_we_reg        ;
+-------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'sidetone2:sidetone_inst|sidetone_clock'                                                                                                                                                                                            ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                                                                                                                             ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------+
; 7.639 ; 10.416       ; 2.777          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[0]                           ;
; 7.639 ; 10.416       ; 2.777          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[10]                          ;
; 7.639 ; 10.416       ; 2.777          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[11]                          ;
; 7.639 ; 10.416       ; 2.777          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[12]                          ;
; 7.639 ; 10.416       ; 2.777          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[13]                          ;
; 7.639 ; 10.416       ; 2.777          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[14]                          ;
; 7.639 ; 10.416       ; 2.777          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[15]                          ;
; 7.639 ; 10.416       ; 2.777          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[1]                           ;
; 7.639 ; 10.416       ; 2.777          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[2]                           ;
; 7.639 ; 10.416       ; 2.777          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[3]                           ;
; 7.639 ; 10.416       ; 2.777          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[4]                           ;
; 7.639 ; 10.416       ; 2.777          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[5]                           ;
; 7.639 ; 10.416       ; 2.777          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[6]                           ;
; 7.639 ; 10.416       ; 2.777          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[7]                           ;
; 7.639 ; 10.416       ; 2.777          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[8]                           ;
; 7.639 ; 10.416       ; 2.777          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[9]                           ;
; 7.639 ; 10.416       ; 2.777          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 7.639 ; 10.416       ; 2.777          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg1  ;
; 7.639 ; 10.416       ; 2.777          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg2  ;
; 7.639 ; 10.416       ; 2.777          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg3  ;
; 7.639 ; 10.416       ; 2.777          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg4  ;
; 7.639 ; 10.416       ; 2.777          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg5  ;
; 7.639 ; 10.416       ; 2.777          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg6  ;
; 7.639 ; 10.416       ; 2.777          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg7  ;
; 7.639 ; 10.416       ; 2.777          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg8  ;
; 7.639 ; 10.416       ; 2.777          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg9  ;
; 7.639 ; 10.416       ; 2.777          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a12~porta_address_reg0 ;
; 7.639 ; 10.416       ; 2.777          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a12~porta_address_reg1 ;
; 7.639 ; 10.416       ; 2.777          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a12~porta_address_reg2 ;
; 7.639 ; 10.416       ; 2.777          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a12~porta_address_reg3 ;
; 7.639 ; 10.416       ; 2.777          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a12~porta_address_reg4 ;
; 7.639 ; 10.416       ; 2.777          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a12~porta_address_reg5 ;
; 7.639 ; 10.416       ; 2.777          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a12~porta_address_reg6 ;
; 7.639 ; 10.416       ; 2.777          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a12~porta_address_reg7 ;
; 7.639 ; 10.416       ; 2.777          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a12~porta_address_reg8 ;
; 7.639 ; 10.416       ; 2.777          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a12~porta_address_reg9 ;
; 7.639 ; 10.416       ; 2.777          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg0  ;
; 7.639 ; 10.416       ; 2.777          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg1  ;
; 7.639 ; 10.416       ; 2.777          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg2  ;
; 7.639 ; 10.416       ; 2.777          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg3  ;
; 7.639 ; 10.416       ; 2.777          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg4  ;
; 7.639 ; 10.416       ; 2.777          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg5  ;
; 7.639 ; 10.416       ; 2.777          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg6  ;
; 7.639 ; 10.416       ; 2.777          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg7  ;
; 7.639 ; 10.416       ; 2.777          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg8  ;
; 7.639 ; 10.416       ; 2.777          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg9  ;
; 7.639 ; 10.416       ; 2.777          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a8~porta_address_reg0  ;
; 7.639 ; 10.416       ; 2.777          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a8~porta_address_reg1  ;
; 7.639 ; 10.416       ; 2.777          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a8~porta_address_reg2  ;
; 7.639 ; 10.416       ; 2.777          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a8~porta_address_reg3  ;
; 7.639 ; 10.416       ; 2.777          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a8~porta_address_reg4  ;
; 7.639 ; 10.416       ; 2.777          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a8~porta_address_reg5  ;
; 7.639 ; 10.416       ; 2.777          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a8~porta_address_reg6  ;
; 7.639 ; 10.416       ; 2.777          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a8~porta_address_reg7  ;
; 7.639 ; 10.416       ; 2.777          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a8~porta_address_reg8  ;
; 7.639 ; 10.416       ; 2.777          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a8~porta_address_reg9  ;
; 7.640 ; 10.417       ; 2.777          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[0]                           ;
; 7.640 ; 10.417       ; 2.777          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[10]                          ;
; 7.640 ; 10.417       ; 2.777          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[11]                          ;
; 7.640 ; 10.417       ; 2.777          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[12]                          ;
; 7.640 ; 10.417       ; 2.777          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[13]                          ;
; 7.640 ; 10.417       ; 2.777          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[14]                          ;
; 7.640 ; 10.417       ; 2.777          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[15]                          ;
; 7.640 ; 10.417       ; 2.777          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[1]                           ;
; 7.640 ; 10.417       ; 2.777          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[2]                           ;
; 7.640 ; 10.417       ; 2.777          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[3]                           ;
; 7.640 ; 10.417       ; 2.777          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[4]                           ;
; 7.640 ; 10.417       ; 2.777          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[5]                           ;
; 7.640 ; 10.417       ; 2.777          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[6]                           ;
; 7.640 ; 10.417       ; 2.777          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[7]                           ;
; 7.640 ; 10.417       ; 2.777          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[8]                           ;
; 7.640 ; 10.417       ; 2.777          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[9]                           ;
; 7.640 ; 10.417       ; 2.777          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 7.640 ; 10.417       ; 2.777          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg1  ;
; 7.640 ; 10.417       ; 2.777          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg2  ;
; 7.640 ; 10.417       ; 2.777          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg3  ;
; 7.640 ; 10.417       ; 2.777          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg4  ;
; 7.640 ; 10.417       ; 2.777          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg5  ;
; 7.640 ; 10.417       ; 2.777          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg6  ;
; 7.640 ; 10.417       ; 2.777          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg7  ;
; 7.640 ; 10.417       ; 2.777          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg8  ;
; 7.640 ; 10.417       ; 2.777          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg9  ;
; 7.640 ; 10.417       ; 2.777          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a12~porta_address_reg0 ;
; 7.640 ; 10.417       ; 2.777          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a12~porta_address_reg1 ;
; 7.640 ; 10.417       ; 2.777          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a12~porta_address_reg2 ;
; 7.640 ; 10.417       ; 2.777          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a12~porta_address_reg3 ;
; 7.640 ; 10.417       ; 2.777          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a12~porta_address_reg4 ;
; 7.640 ; 10.417       ; 2.777          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a12~porta_address_reg5 ;
; 7.640 ; 10.417       ; 2.777          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a12~porta_address_reg6 ;
; 7.640 ; 10.417       ; 2.777          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a12~porta_address_reg7 ;
; 7.640 ; 10.417       ; 2.777          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a12~porta_address_reg8 ;
; 7.640 ; 10.417       ; 2.777          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a12~porta_address_reg9 ;
; 7.640 ; 10.417       ; 2.777          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg0  ;
; 7.640 ; 10.417       ; 2.777          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg1  ;
; 7.640 ; 10.417       ; 2.777          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg2  ;
; 7.640 ; 10.417       ; 2.777          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg3  ;
; 7.640 ; 10.417       ; 2.777          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg4  ;
; 7.640 ; 10.417       ; 2.777          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg5  ;
; 7.640 ; 10.417       ; 2.777          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg6  ;
; 7.640 ; 10.417       ; 2.777          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg7  ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'I2C_monitor:I2C_inst|deglitch:deglitch_scl|out'                                                                                  ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                   ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+------------------------------------------+
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|ALC[0]              ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|ALC[10]             ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|ALC[11]             ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|ALC[1]              ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|ALC[2]              ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|ALC[3]              ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|ALC[4]              ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|ALC[5]              ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|ALC[6]              ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|ALC[7]              ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|ALC[8]              ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|ALC[9]              ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|FWD[0]              ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|FWD[10]             ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|FWD[11]             ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|FWD[1]              ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|FWD[2]              ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|FWD[3]              ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|FWD[4]              ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|FWD[5]              ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|FWD[6]              ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|FWD[7]              ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|FWD[8]              ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|FWD[9]              ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Merc1_ovld          ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Merc1_version[0]    ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Merc1_version[1]    ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Merc1_version[2]    ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Merc1_version[3]    ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Merc1_version[4]    ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Merc1_version[5]    ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Merc1_version[6]    ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Merc1_version[7]    ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Merc2_ovld          ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Merc2_version[0]    ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Merc2_version[1]    ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Merc2_version[2]    ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Merc2_version[3]    ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Merc2_version[4]    ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Merc2_version[5]    ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Merc2_version[6]    ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Merc3_ovld          ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Merc3_version[0]    ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Merc3_version[1]    ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Merc3_version[2]    ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Merc3_version[3]    ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Merc3_version[4]    ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Merc3_version[5]    ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Merc3_version[6]    ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Merc4_ovld          ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Merc4_version[0]    ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Merc4_version[1]    ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Merc4_version[2]    ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Merc4_version[3]    ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Merc4_version[4]    ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Merc4_version[5]    ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Merc4_version[6]    ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Penny_FW[0]         ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Penny_FW[1]         ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Penny_FW[2]         ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Penny_FW[3]         ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Penny_FW[4]         ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Penny_FW[5]         ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Penny_FW[6]         ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Penny_FW[7]         ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|REV[0]              ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|REV[10]             ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|REV[11]             ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|REV[1]              ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|REV[2]              ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|REV[3]              ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|REV[4]              ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|REV[5]              ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|REV[6]              ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|REV[7]              ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|REV[8]              ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|REV[9]              ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|address_targeted[0] ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|address_targeted[1] ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|address_targeted[2] ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|address_targeted[3] ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|address_targeted[4] ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|address_targeted[5] ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|address_targeted[6] ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|counter[0]          ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|counter[1]          ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|counter[2]          ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|counter[3]          ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|counter[4]          ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|rcv_reg0[0]         ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|rcv_reg0[1]         ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|rcv_reg0[2]         ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|rcv_reg0[3]         ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|rcv_reg1[0]         ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|rcv_reg1[1]         ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|rcv_reg1[2]         ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|rcv_reg1[3]         ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|rcv_reg1[4]         ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|rcv_reg1[5]         ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|rcv_reg1[6]         ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'I2C_monitor:I2C_inst|deglitch:deglitch_sda|out'                                                                           ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------+
; 9.174  ; 10.416       ; 1.242          ; Low Pulse Width  ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; Fall       ; I2C_monitor:I2C_inst|start       ;
; 9.175  ; 10.417       ; 1.242          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; Fall       ; I2C_monitor:I2C_inst|start       ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; Rise       ; I2C_inst|deglitch_sda|out|regout ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; Rise       ; I2C_inst|start|clk               ;
; 10.417 ; 10.417       ; 0.000          ; Low Pulse Width  ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; Rise       ; I2C_inst|deglitch_sda|out|regout ;
; 10.417 ; 10.417       ; 0.000          ; Low Pulse Width  ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; Rise       ; I2C_inst|start|clk               ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'cm3|altpll_component|pll|clk[1]'                                                                                      ;
+--------+--------------+----------------+------------------+---------------------------------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+---------------------------------+------------+---------------------------------------------+
; 24.799 ; 26.041       ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[0]                               ;
; 24.799 ; 26.041       ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[0]                               ;
; 24.799 ; 26.041       ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[10]                              ;
; 24.799 ; 26.041       ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[10]                              ;
; 24.799 ; 26.041       ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[1]                               ;
; 24.799 ; 26.041       ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[1]                               ;
; 24.799 ; 26.041       ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[2]                               ;
; 24.799 ; 26.041       ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[2]                               ;
; 24.799 ; 26.041       ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[3]                               ;
; 24.799 ; 26.041       ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[3]                               ;
; 24.799 ; 26.041       ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[4]                               ;
; 24.799 ; 26.041       ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[4]                               ;
; 24.799 ; 26.041       ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[5]                               ;
; 24.799 ; 26.041       ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[5]                               ;
; 24.799 ; 26.041       ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[6]                               ;
; 24.799 ; 26.041       ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[6]                               ;
; 24.799 ; 26.041       ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[7]                               ;
; 24.799 ; 26.041       ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[7]                               ;
; 24.799 ; 26.041       ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[8]                               ;
; 24.799 ; 26.041       ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[8]                               ;
; 24.799 ; 26.041       ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[9]                               ;
; 24.799 ; 26.041       ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[9]                               ;
; 24.799 ; 26.041       ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_640[2]                               ;
; 24.799 ; 26.041       ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_640[2]                               ;
; 24.799 ; 26.041       ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_640[3]                               ;
; 24.799 ; 26.041       ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_640[3]                               ;
; 24.799 ; 26.041       ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_640[4]                               ;
; 24.799 ; 26.041       ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_640[4]                               ;
; 24.799 ; 26.041       ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_640[5]                               ;
; 24.799 ; 26.041       ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_640[5]                               ;
; 24.799 ; 26.041       ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_640[6]                               ;
; 24.799 ; 26.041       ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_640[6]                               ;
; 24.799 ; 26.041       ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_640[7]                               ;
; 24.799 ; 26.041       ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_640[7]                               ;
; 24.799 ; 26.041       ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_640[8]                               ;
; 24.799 ; 26.041       ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_640[8]                               ;
; 24.799 ; 26.041       ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_640[9]                               ;
; 24.799 ; 26.041       ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_640[9]                               ;
; 24.799 ; 26.041       ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; iambic_clk                                  ;
; 24.799 ; 26.041       ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; iambic_clk                                  ;
; 24.799 ; 26.041       ; 1.242          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; pro_clock                                   ;
; 24.799 ; 26.041       ; 1.242          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; pro_clock                                   ;
; 26.041 ; 26.041       ; 0.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; cm3|altpll_component|_clk1~clkctrl|inclk[0] ;
; 26.041 ; 26.041       ; 0.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; cm3|altpll_component|_clk1~clkctrl|inclk[0] ;
; 26.041 ; 26.041       ; 0.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; cm3|altpll_component|_clk1~clkctrl|outclk   ;
; 26.041 ; 26.041       ; 0.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; cm3|altpll_component|_clk1~clkctrl|outclk   ;
; 26.041 ; 26.041       ; 0.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[0]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[0]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[10]|clk                          ;
; 26.041 ; 26.041       ; 0.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[10]|clk                          ;
; 26.041 ; 26.041       ; 0.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[1]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[1]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[2]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[2]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[3]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[3]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[4]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[4]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[5]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[5]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[6]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[6]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[7]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[7]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[8]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[8]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[9]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[9]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_640[2]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_640[2]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_640[3]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_640[3]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_640[4]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_640[4]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_640[5]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_640[5]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_640[6]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_640[6]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_640[7]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_640[7]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_640[8]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_640[8]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_640[9]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_640[9]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; iambic_clk|clk                              ;
; 26.041 ; 26.041       ; 0.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; iambic_clk|clk                              ;
; 26.041 ; 26.041       ; 0.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; pro_clock|clk                               ;
; 26.041 ; 26.041       ; 0.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; pro_clock|clk                               ;
+--------+--------------+----------------+------------------+---------------------------------+------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'C5'                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; C12_RESET.c0                     ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; C5    ; Rise       ; C12_RESET.c0                     ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; C12_cgen_rst                     ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; C5    ; Rise       ; C12_cgen_rst                     ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; C12_rst                          ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; C5    ; Rise       ; C12_rst                          ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:dfs|b_data[0]            ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:dfs|b_data[0]            ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:dfs|b_data[1]            ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:dfs|b_data[1]            ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:dfs|b_data_ack           ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:dfs|b_data_ack           ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:dfs|cdc_sync:rdy|q1[0]   ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:dfs|cdc_sync:rdy|q1[0]   ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:dfs|cdc_sync:rdy|sigb[0] ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:dfs|cdc_sync:rdy|sigb[0] ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[0]            ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|b_data[0]            ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[10]           ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|b_data[10]           ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[11]           ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|b_data[11]           ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[12]           ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|b_data[12]           ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[13]           ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|b_data[13]           ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[14]           ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|b_data[14]           ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[15]           ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|b_data[15]           ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[16]           ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|b_data[16]           ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[17]           ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|b_data[17]           ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[18]           ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|b_data[18]           ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[19]           ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|b_data[19]           ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[1]            ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|b_data[1]            ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[20]           ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|b_data[20]           ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[21]           ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|b_data[21]           ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[22]           ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|b_data[22]           ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[23]           ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|b_data[23]           ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[24]           ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|b_data[24]           ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[25]           ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|b_data[25]           ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[26]           ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|b_data[26]           ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[27]           ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|b_data[27]           ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[28]           ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|b_data[28]           ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[29]           ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|b_data[29]           ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[2]            ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|b_data[2]            ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[30]           ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|b_data[30]           ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[31]           ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|b_data[31]           ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[3]            ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|b_data[3]            ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[4]            ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|b_data[4]            ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[5]            ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|b_data[5]            ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[6]            ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|b_data[6]            ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[7]            ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|b_data[7]            ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[8]            ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|b_data[8]            ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[9]            ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|b_data[9]            ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data_ack           ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|b_data_ack           ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|cdc_sync:rdy|q1[0]   ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|cdc_sync:rdy|q1[0]   ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|cdc_sync:rdy|sigb[0] ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|cdc_sync:rdy|sigb[0] ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[0]            ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:lra|b_data[0]            ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[10]           ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:lra|b_data[10]           ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[11]           ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:lra|b_data[11]           ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[12]           ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:lra|b_data[12]           ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[13]           ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:lra|b_data[13]           ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[14]           ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:lra|b_data[14]           ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[15]           ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:lra|b_data[15]           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SPI_SCK'                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------+
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ;
; 39.448 ; 40.690       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ;
; 39.448 ; 40.690       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ;
; 40.690 ; 40.690       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; SPI_SCK|combout                                              ;
; 40.690 ; 40.690       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; SPI_SCK|combout                                              ;
; 40.690 ; 40.690       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; SPI_SCK~clkctrl|inclk[0]                                     ;
; 40.690 ; 40.690       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; SPI_SCK~clkctrl|inclk[0]                                     ;
; 40.690 ; 40.690       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; SPI_SCK~clkctrl|outclk                                       ;
; 40.690 ; 40.690       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; SPI_SCK~clkctrl|outclk                                       ;
; 40.690 ; 40.690       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port1reg|data_reg[0]|clk                     ;
; 40.690 ; 40.690       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_controlSDR|port1reg|data_reg[0]|clk                     ;
; 40.690 ; 40.690       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port1reg|data_reg[1]|clk                     ;
; 40.690 ; 40.690       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_controlSDR|port1reg|data_reg[1]|clk                     ;
; 40.690 ; 40.690       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port1reg|data_reg[2]|clk                     ;
; 40.690 ; 40.690       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_controlSDR|port1reg|data_reg[2]|clk                     ;
; 40.690 ; 40.690       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port1reg|data_reg[3]|clk                     ;
; 40.690 ; 40.690       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_controlSDR|port1reg|data_reg[3]|clk                     ;
; 40.690 ; 40.690       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port1reg|data_reg[4]|clk                     ;
; 40.690 ; 40.690       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_controlSDR|port1reg|data_reg[4]|clk                     ;
; 40.690 ; 40.690       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port1reg|data_reg[5]|clk                     ;
; 40.690 ; 40.690       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_controlSDR|port1reg|data_reg[5]|clk                     ;
; 40.690 ; 40.690       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port1reg|data_reg[6]|clk                     ;
; 40.690 ; 40.690       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_controlSDR|port1reg|data_reg[6]|clk                     ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_lrclk_gen:clrgen|BCLK'                                                                          ;
+---------+--------------+----------------+------------------+---------------------------+------------+--------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                         ;
+---------+--------------+----------------+------------------+---------------------------+------------+--------------------------------+
; 415.418 ; 416.660      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|TLV_state~2   ;
; 415.418 ; 416.660      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|TLV_state~2   ;
; 415.418 ; 416.660      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|TLV_state~3   ;
; 415.418 ; 416.660      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|TLV_state~3   ;
; 415.418 ; 416.660      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|TLV_state~4   ;
; 415.418 ; 416.660      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|TLV_state~4   ;
; 415.418 ; 416.660      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|bit_count[0]  ;
; 415.418 ; 416.660      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|bit_count[0]  ;
; 415.418 ; 416.660      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|bit_count[1]  ;
; 415.418 ; 416.660      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|bit_count[1]  ;
; 415.418 ; 416.660      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|bit_count[2]  ;
; 415.418 ; 416.660      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|bit_count[2]  ;
; 415.418 ; 416.660      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|bit_count[3]  ;
; 415.418 ; 416.660      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|bit_count[3]  ;
; 415.418 ; 416.660      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[0]       ;
; 415.418 ; 416.660      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[0]       ;
; 415.418 ; 416.660      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[10]      ;
; 415.418 ; 416.660      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[10]      ;
; 415.418 ; 416.660      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[11]      ;
; 415.418 ; 416.660      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[11]      ;
; 415.418 ; 416.660      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[12]      ;
; 415.418 ; 416.660      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[12]      ;
; 415.418 ; 416.660      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[13]      ;
; 415.418 ; 416.660      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[13]      ;
; 415.418 ; 416.660      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[14]      ;
; 415.418 ; 416.660      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[14]      ;
; 415.418 ; 416.660      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[15]      ;
; 415.418 ; 416.660      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[15]      ;
; 415.418 ; 416.660      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[1]       ;
; 415.418 ; 416.660      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[1]       ;
; 415.418 ; 416.660      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[2]       ;
; 415.418 ; 416.660      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[2]       ;
; 415.418 ; 416.660      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[3]       ;
; 415.418 ; 416.660      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[3]       ;
; 415.418 ; 416.660      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[4]       ;
; 415.418 ; 416.660      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[4]       ;
; 415.418 ; 416.660      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[5]       ;
; 415.418 ; 416.660      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[5]       ;
; 415.418 ; 416.660      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[6]       ;
; 415.418 ; 416.660      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[6]       ;
; 415.418 ; 416.660      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[7]       ;
; 415.418 ; 416.660      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[7]       ;
; 415.418 ; 416.660      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[8]       ;
; 415.418 ; 416.660      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[8]       ;
; 415.418 ; 416.660      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[9]       ;
; 415.418 ; 416.660      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[9]       ;
; 415.418 ; 416.660      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[0]  ;
; 415.418 ; 416.660      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[0]  ;
; 415.418 ; 416.660      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[10] ;
; 415.418 ; 416.660      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[10] ;
; 415.418 ; 416.660      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[11] ;
; 415.418 ; 416.660      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[11] ;
; 415.418 ; 416.660      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[12] ;
; 415.418 ; 416.660      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[12] ;
; 415.418 ; 416.660      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[13] ;
; 415.418 ; 416.660      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[13] ;
; 415.418 ; 416.660      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[14] ;
; 415.418 ; 416.660      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[14] ;
; 415.418 ; 416.660      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[15] ;
; 415.418 ; 416.660      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[15] ;
; 415.418 ; 416.660      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[16] ;
; 415.418 ; 416.660      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[16] ;
; 415.418 ; 416.660      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[17] ;
; 415.418 ; 416.660      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[17] ;
; 415.418 ; 416.660      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[18] ;
; 415.418 ; 416.660      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[18] ;
; 415.418 ; 416.660      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[19] ;
; 415.418 ; 416.660      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[19] ;
; 415.418 ; 416.660      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[1]  ;
; 415.418 ; 416.660      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[1]  ;
; 415.418 ; 416.660      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[20] ;
; 415.418 ; 416.660      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[20] ;
; 415.418 ; 416.660      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[21] ;
; 415.418 ; 416.660      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[21] ;
; 415.418 ; 416.660      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[22] ;
; 415.418 ; 416.660      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[22] ;
; 415.418 ; 416.660      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[23] ;
; 415.418 ; 416.660      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[23] ;
; 415.418 ; 416.660      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[24] ;
; 415.418 ; 416.660      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[24] ;
; 415.418 ; 416.660      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[25] ;
; 415.418 ; 416.660      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[25] ;
; 415.418 ; 416.660      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[26] ;
; 415.418 ; 416.660      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[26] ;
; 415.418 ; 416.660      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[27] ;
; 415.418 ; 416.660      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[27] ;
; 415.418 ; 416.660      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[28] ;
; 415.418 ; 416.660      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[28] ;
; 415.418 ; 416.660      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[29] ;
; 415.418 ; 416.660      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[29] ;
; 415.418 ; 416.660      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[2]  ;
; 415.418 ; 416.660      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[2]  ;
; 415.418 ; 416.660      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[30] ;
; 415.418 ; 416.660      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[30] ;
; 415.418 ; 416.660      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[31] ;
; 415.418 ; 416.660      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[31] ;
; 415.418 ; 416.660      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[3]  ;
; 415.418 ; 416.660      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[3]  ;
; 415.418 ; 416.660      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[4]  ;
; 415.418 ; 416.660      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[4]  ;
+---------+--------------+----------------+------------------+---------------------------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'pro_clock'                                                                                                                                                                                           ;
+----------+--------------+----------------+------------------+-----------+------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack    ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                                                                                                                         ;
+----------+--------------+----------------+------------------+-----------+------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; 5205.473 ; 5208.250     ; 2.777          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[0]                          ;
; 5205.473 ; 5208.250     ; 2.777          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[0]                          ;
; 5205.473 ; 5208.250     ; 2.777          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[10]                         ;
; 5205.473 ; 5208.250     ; 2.777          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[10]                         ;
; 5205.473 ; 5208.250     ; 2.777          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[11]                         ;
; 5205.473 ; 5208.250     ; 2.777          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[11]                         ;
; 5205.473 ; 5208.250     ; 2.777          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[12]                         ;
; 5205.473 ; 5208.250     ; 2.777          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[12]                         ;
; 5205.473 ; 5208.250     ; 2.777          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[13]                         ;
; 5205.473 ; 5208.250     ; 2.777          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[13]                         ;
; 5205.473 ; 5208.250     ; 2.777          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[14]                         ;
; 5205.473 ; 5208.250     ; 2.777          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[14]                         ;
; 5205.473 ; 5208.250     ; 2.777          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[15]                         ;
; 5205.473 ; 5208.250     ; 2.777          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[15]                         ;
; 5205.473 ; 5208.250     ; 2.777          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[1]                          ;
; 5205.473 ; 5208.250     ; 2.777          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[1]                          ;
; 5205.473 ; 5208.250     ; 2.777          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[2]                          ;
; 5205.473 ; 5208.250     ; 2.777          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[2]                          ;
; 5205.473 ; 5208.250     ; 2.777          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[3]                          ;
; 5205.473 ; 5208.250     ; 2.777          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[3]                          ;
; 5205.473 ; 5208.250     ; 2.777          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[4]                          ;
; 5205.473 ; 5208.250     ; 2.777          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[4]                          ;
; 5205.473 ; 5208.250     ; 2.777          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[5]                          ;
; 5205.473 ; 5208.250     ; 2.777          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[5]                          ;
; 5205.473 ; 5208.250     ; 2.777          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[6]                          ;
; 5205.473 ; 5208.250     ; 2.777          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[6]                          ;
; 5205.473 ; 5208.250     ; 2.777          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[7]                          ;
; 5205.473 ; 5208.250     ; 2.777          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[7]                          ;
; 5205.473 ; 5208.250     ; 2.777          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[8]                          ;
; 5205.473 ; 5208.250     ; 2.777          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[8]                          ;
; 5205.473 ; 5208.250     ; 2.777          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[9]                          ;
; 5205.473 ; 5208.250     ; 2.777          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[9]                          ;
; 5205.473 ; 5208.250     ; 2.777          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a0~porta_address_reg0 ;
; 5205.473 ; 5208.250     ; 2.777          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a0~porta_address_reg0 ;
; 5205.473 ; 5208.250     ; 2.777          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a0~porta_address_reg1 ;
; 5205.473 ; 5208.250     ; 2.777          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a0~porta_address_reg1 ;
; 5205.473 ; 5208.250     ; 2.777          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a0~porta_address_reg2 ;
; 5205.473 ; 5208.250     ; 2.777          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a0~porta_address_reg2 ;
; 5205.473 ; 5208.250     ; 2.777          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a0~porta_address_reg3 ;
; 5205.473 ; 5208.250     ; 2.777          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a0~porta_address_reg3 ;
; 5205.473 ; 5208.250     ; 2.777          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a0~porta_address_reg4 ;
; 5205.473 ; 5208.250     ; 2.777          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a0~porta_address_reg4 ;
; 5205.473 ; 5208.250     ; 2.777          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a0~porta_address_reg5 ;
; 5205.473 ; 5208.250     ; 2.777          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a0~porta_address_reg5 ;
; 5205.473 ; 5208.250     ; 2.777          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a0~porta_address_reg6 ;
; 5205.473 ; 5208.250     ; 2.777          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a0~porta_address_reg6 ;
; 5205.473 ; 5208.250     ; 2.777          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a0~porta_address_reg7 ;
; 5205.473 ; 5208.250     ; 2.777          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a0~porta_address_reg7 ;
; 5205.473 ; 5208.250     ; 2.777          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a0~porta_address_reg8 ;
; 5205.473 ; 5208.250     ; 2.777          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a0~porta_address_reg8 ;
; 5205.473 ; 5208.250     ; 2.777          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a9~porta_address_reg0 ;
; 5205.473 ; 5208.250     ; 2.777          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a9~porta_address_reg0 ;
; 5205.473 ; 5208.250     ; 2.777          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a9~porta_address_reg1 ;
; 5205.473 ; 5208.250     ; 2.777          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a9~porta_address_reg1 ;
; 5205.473 ; 5208.250     ; 2.777          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a9~porta_address_reg2 ;
; 5205.473 ; 5208.250     ; 2.777          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a9~porta_address_reg2 ;
; 5205.473 ; 5208.250     ; 2.777          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a9~porta_address_reg3 ;
; 5205.473 ; 5208.250     ; 2.777          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a9~porta_address_reg3 ;
; 5205.473 ; 5208.250     ; 2.777          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a9~porta_address_reg4 ;
; 5205.473 ; 5208.250     ; 2.777          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a9~porta_address_reg4 ;
; 5205.473 ; 5208.250     ; 2.777          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a9~porta_address_reg5 ;
; 5205.473 ; 5208.250     ; 2.777          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a9~porta_address_reg5 ;
; 5205.473 ; 5208.250     ; 2.777          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a9~porta_address_reg6 ;
; 5205.473 ; 5208.250     ; 2.777          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a9~porta_address_reg6 ;
; 5205.473 ; 5208.250     ; 2.777          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a9~porta_address_reg7 ;
; 5205.473 ; 5208.250     ; 2.777          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a9~porta_address_reg7 ;
; 5205.473 ; 5208.250     ; 2.777          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a9~porta_address_reg8 ;
; 5205.473 ; 5208.250     ; 2.777          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a9~porta_address_reg8 ;
; 5205.473 ; 5208.250     ; 2.777          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[0]                    ;
; 5205.473 ; 5208.250     ; 2.777          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[0]                    ;
; 5205.473 ; 5208.250     ; 2.777          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[10]                   ;
; 5205.473 ; 5208.250     ; 2.777          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[10]                   ;
; 5205.473 ; 5208.250     ; 2.777          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[11]                   ;
; 5205.473 ; 5208.250     ; 2.777          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[11]                   ;
; 5205.473 ; 5208.250     ; 2.777          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[12]                   ;
; 5205.473 ; 5208.250     ; 2.777          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[12]                   ;
; 5205.473 ; 5208.250     ; 2.777          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[13]                   ;
; 5205.473 ; 5208.250     ; 2.777          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[13]                   ;
; 5205.473 ; 5208.250     ; 2.777          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[14]                   ;
; 5205.473 ; 5208.250     ; 2.777          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[14]                   ;
; 5205.473 ; 5208.250     ; 2.777          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[15]                   ;
; 5205.473 ; 5208.250     ; 2.777          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[15]                   ;
; 5205.473 ; 5208.250     ; 2.777          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[1]                    ;
; 5205.473 ; 5208.250     ; 2.777          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[1]                    ;
; 5205.473 ; 5208.250     ; 2.777          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[2]                    ;
; 5205.473 ; 5208.250     ; 2.777          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[2]                    ;
; 5205.473 ; 5208.250     ; 2.777          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[3]                    ;
; 5205.473 ; 5208.250     ; 2.777          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[3]                    ;
; 5205.473 ; 5208.250     ; 2.777          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[4]                    ;
; 5205.473 ; 5208.250     ; 2.777          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[4]                    ;
; 5205.473 ; 5208.250     ; 2.777          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[5]                    ;
; 5205.473 ; 5208.250     ; 2.777          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[5]                    ;
; 5205.473 ; 5208.250     ; 2.777          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[6]                    ;
; 5205.473 ; 5208.250     ; 2.777          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[6]                    ;
; 5205.473 ; 5208.250     ; 2.777          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[7]                    ;
; 5205.473 ; 5208.250     ; 2.777          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[7]                    ;
; 5205.473 ; 5208.250     ; 2.777          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[8]                    ;
; 5205.473 ; 5208.250     ; 2.777          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[8]                    ;
; 5205.473 ; 5208.250     ; 2.777          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[9]                    ;
; 5205.473 ; 5208.250     ; 2.777          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[9]                    ;
+----------+--------------+----------------+------------------+-----------+------------+------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'iambic_clk'                                                                             ;
+-----------+--------------+----------------+------------------+------------+------------+---------------------------------+
; Slack     ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                          ;
+-----------+--------------+----------------+------------------+------------+------------+---------------------------------+
; 16665.158 ; 16666.400    ; 1.242          ; High Pulse Width ; iambic_clk ; Rise       ; iambic:iambic_inst|dash_memory  ;
; 16665.158 ; 16666.400    ; 1.242          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic:iambic_inst|dash_memory  ;
; 16665.158 ; 16666.400    ; 1.242          ; High Pulse Width ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[0]     ;
; 16665.158 ; 16666.400    ; 1.242          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[0]     ;
; 16665.158 ; 16666.400    ; 1.242          ; High Pulse Width ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[10]    ;
; 16665.158 ; 16666.400    ; 1.242          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[10]    ;
; 16665.158 ; 16666.400    ; 1.242          ; High Pulse Width ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[11]    ;
; 16665.158 ; 16666.400    ; 1.242          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[11]    ;
; 16665.158 ; 16666.400    ; 1.242          ; High Pulse Width ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[12]    ;
; 16665.158 ; 16666.400    ; 1.242          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[12]    ;
; 16665.158 ; 16666.400    ; 1.242          ; High Pulse Width ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[13]    ;
; 16665.158 ; 16666.400    ; 1.242          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[13]    ;
; 16665.158 ; 16666.400    ; 1.242          ; High Pulse Width ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[14]    ;
; 16665.158 ; 16666.400    ; 1.242          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[14]    ;
; 16665.158 ; 16666.400    ; 1.242          ; High Pulse Width ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[15]    ;
; 16665.158 ; 16666.400    ; 1.242          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[15]    ;
; 16665.158 ; 16666.400    ; 1.242          ; High Pulse Width ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[16]    ;
; 16665.158 ; 16666.400    ; 1.242          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[16]    ;
; 16665.158 ; 16666.400    ; 1.242          ; High Pulse Width ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[17]    ;
; 16665.158 ; 16666.400    ; 1.242          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[17]    ;
; 16665.158 ; 16666.400    ; 1.242          ; High Pulse Width ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[1]     ;
; 16665.158 ; 16666.400    ; 1.242          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[1]     ;
; 16665.158 ; 16666.400    ; 1.242          ; High Pulse Width ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[2]     ;
; 16665.158 ; 16666.400    ; 1.242          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[2]     ;
; 16665.158 ; 16666.400    ; 1.242          ; High Pulse Width ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[3]     ;
; 16665.158 ; 16666.400    ; 1.242          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[3]     ;
; 16665.158 ; 16666.400    ; 1.242          ; High Pulse Width ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[4]     ;
; 16665.158 ; 16666.400    ; 1.242          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[4]     ;
; 16665.158 ; 16666.400    ; 1.242          ; High Pulse Width ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[5]     ;
; 16665.158 ; 16666.400    ; 1.242          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[5]     ;
; 16665.158 ; 16666.400    ; 1.242          ; High Pulse Width ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[6]     ;
; 16665.158 ; 16666.400    ; 1.242          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[6]     ;
; 16665.158 ; 16666.400    ; 1.242          ; High Pulse Width ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[7]     ;
; 16665.158 ; 16666.400    ; 1.242          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[7]     ;
; 16665.158 ; 16666.400    ; 1.242          ; High Pulse Width ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[8]     ;
; 16665.158 ; 16666.400    ; 1.242          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[8]     ;
; 16665.158 ; 16666.400    ; 1.242          ; High Pulse Width ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[9]     ;
; 16665.158 ; 16666.400    ; 1.242          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[9]     ;
; 16665.158 ; 16666.400    ; 1.242          ; High Pulse Width ; iambic_clk ; Rise       ; iambic:iambic_inst|dot_memory   ;
; 16665.158 ; 16666.400    ; 1.242          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic:iambic_inst|dot_memory   ;
; 16665.158 ; 16666.400    ; 1.242          ; High Pulse Width ; iambic_clk ; Rise       ; iambic:iambic_inst|key_state~12 ;
; 16665.158 ; 16666.400    ; 1.242          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic:iambic_inst|key_state~12 ;
; 16665.158 ; 16666.400    ; 1.242          ; High Pulse Width ; iambic_clk ; Rise       ; iambic:iambic_inst|key_state~13 ;
; 16665.158 ; 16666.400    ; 1.242          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic:iambic_inst|key_state~13 ;
; 16665.158 ; 16666.400    ; 1.242          ; High Pulse Width ; iambic_clk ; Rise       ; iambic:iambic_inst|key_state~14 ;
; 16665.158 ; 16666.400    ; 1.242          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic:iambic_inst|key_state~14 ;
; 16665.158 ; 16666.400    ; 1.242          ; High Pulse Width ; iambic_clk ; Rise       ; iambic:iambic_inst|key_state~15 ;
; 16665.158 ; 16666.400    ; 1.242          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic:iambic_inst|key_state~15 ;
; 16665.158 ; 16666.400    ; 1.242          ; High Pulse Width ; iambic_clk ; Rise       ; iambic:iambic_inst|keyer_out    ;
; 16665.158 ; 16666.400    ; 1.242          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic:iambic_inst|keyer_out    ;
; 16666.400 ; 16666.400    ; 0.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic_clk|regout               ;
; 16666.400 ; 16666.400    ; 0.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic_clk|regout               ;
; 16666.400 ; 16666.400    ; 0.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic_inst|dash_memory|clk     ;
; 16666.400 ; 16666.400    ; 0.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic_inst|dash_memory|clk     ;
; 16666.400 ; 16666.400    ; 0.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic_inst|delay[0]|clk        ;
; 16666.400 ; 16666.400    ; 0.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic_inst|delay[0]|clk        ;
; 16666.400 ; 16666.400    ; 0.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic_inst|delay[10]|clk       ;
; 16666.400 ; 16666.400    ; 0.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic_inst|delay[10]|clk       ;
; 16666.400 ; 16666.400    ; 0.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic_inst|delay[11]|clk       ;
; 16666.400 ; 16666.400    ; 0.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic_inst|delay[11]|clk       ;
; 16666.400 ; 16666.400    ; 0.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic_inst|delay[12]|clk       ;
; 16666.400 ; 16666.400    ; 0.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic_inst|delay[12]|clk       ;
; 16666.400 ; 16666.400    ; 0.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic_inst|delay[13]|clk       ;
; 16666.400 ; 16666.400    ; 0.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic_inst|delay[13]|clk       ;
; 16666.400 ; 16666.400    ; 0.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic_inst|delay[14]|clk       ;
; 16666.400 ; 16666.400    ; 0.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic_inst|delay[14]|clk       ;
; 16666.400 ; 16666.400    ; 0.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic_inst|delay[15]|clk       ;
; 16666.400 ; 16666.400    ; 0.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic_inst|delay[15]|clk       ;
; 16666.400 ; 16666.400    ; 0.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic_inst|delay[16]|clk       ;
; 16666.400 ; 16666.400    ; 0.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic_inst|delay[16]|clk       ;
; 16666.400 ; 16666.400    ; 0.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic_inst|delay[17]|clk       ;
; 16666.400 ; 16666.400    ; 0.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic_inst|delay[17]|clk       ;
; 16666.400 ; 16666.400    ; 0.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic_inst|delay[1]|clk        ;
; 16666.400 ; 16666.400    ; 0.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic_inst|delay[1]|clk        ;
; 16666.400 ; 16666.400    ; 0.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic_inst|delay[2]|clk        ;
; 16666.400 ; 16666.400    ; 0.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic_inst|delay[2]|clk        ;
; 16666.400 ; 16666.400    ; 0.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic_inst|delay[3]|clk        ;
; 16666.400 ; 16666.400    ; 0.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic_inst|delay[3]|clk        ;
; 16666.400 ; 16666.400    ; 0.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic_inst|delay[4]|clk        ;
; 16666.400 ; 16666.400    ; 0.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic_inst|delay[4]|clk        ;
; 16666.400 ; 16666.400    ; 0.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic_inst|delay[5]|clk        ;
; 16666.400 ; 16666.400    ; 0.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic_inst|delay[5]|clk        ;
; 16666.400 ; 16666.400    ; 0.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic_inst|delay[6]|clk        ;
; 16666.400 ; 16666.400    ; 0.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic_inst|delay[6]|clk        ;
; 16666.400 ; 16666.400    ; 0.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic_inst|delay[7]|clk        ;
; 16666.400 ; 16666.400    ; 0.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic_inst|delay[7]|clk        ;
; 16666.400 ; 16666.400    ; 0.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic_inst|delay[8]|clk        ;
; 16666.400 ; 16666.400    ; 0.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic_inst|delay[8]|clk        ;
; 16666.400 ; 16666.400    ; 0.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic_inst|delay[9]|clk        ;
; 16666.400 ; 16666.400    ; 0.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic_inst|delay[9]|clk        ;
; 16666.400 ; 16666.400    ; 0.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic_inst|dot_memory|clk      ;
; 16666.400 ; 16666.400    ; 0.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic_inst|dot_memory|clk      ;
; 16666.400 ; 16666.400    ; 0.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic_inst|key_state~12|clk    ;
; 16666.400 ; 16666.400    ; 0.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic_inst|key_state~12|clk    ;
; 16666.400 ; 16666.400    ; 0.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic_inst|key_state~13|clk    ;
; 16666.400 ; 16666.400    ; 0.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic_inst|key_state~13|clk    ;
; 16666.400 ; 16666.400    ; 0.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic_inst|key_state~14|clk    ;
; 16666.400 ; 16666.400    ; 0.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic_inst|key_state~14|clk    ;
; 16666.400 ; 16666.400    ; 0.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic_inst|key_state~15|clk    ;
; 16666.400 ; 16666.400    ; 0.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic_inst|key_state~15|clk    ;
+-----------+--------------+----------------+------------------+------------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------+
; Setup Times                                                                               ;
+-------------+------------+--------+--------+------------+---------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-------------+------------+--------+--------+------------+---------------------------------+
; A13         ; IF_clk     ; 12.653 ; 12.653 ; Rise       ; IF_clk                          ;
; A20         ; IF_clk     ; 6.195  ; 6.195  ; Rise       ; IF_clk                          ;
; A21         ; IF_clk     ; 6.780  ; 6.780  ; Rise       ; IF_clk                          ;
; C22         ; IF_clk     ; 6.200  ; 6.200  ; Rise       ; IF_clk                          ;
; C23         ; IF_clk     ; 8.753  ; 8.753  ; Rise       ; IF_clk                          ;
; CDOUT       ; IF_clk     ; 6.506  ; 6.506  ; Rise       ; IF_clk                          ;
; DOUT        ; IF_clk     ; 6.429  ; 6.429  ; Rise       ; IF_clk                          ;
; FLAGA       ; IF_clk     ; 8.845  ; 8.845  ; Rise       ; IF_clk                          ;
; FLAGB       ; IF_clk     ; 8.205  ; 8.205  ; Rise       ; IF_clk                          ;
; FLAGC       ; IF_clk     ; 9.236  ; 9.236  ; Rise       ; IF_clk                          ;
; FX2_FD[*]   ; IF_clk     ; 6.351  ; 6.351  ; Rise       ; IF_clk                          ;
;  FX2_FD[0]  ; IF_clk     ; 6.290  ; 6.290  ; Rise       ; IF_clk                          ;
;  FX2_FD[1]  ; IF_clk     ; 6.351  ; 6.351  ; Rise       ; IF_clk                          ;
;  FX2_FD[2]  ; IF_clk     ; 6.187  ; 6.187  ; Rise       ; IF_clk                          ;
;  FX2_FD[3]  ; IF_clk     ; 6.298  ; 6.298  ; Rise       ; IF_clk                          ;
;  FX2_FD[4]  ; IF_clk     ; 6.205  ; 6.205  ; Rise       ; IF_clk                          ;
;  FX2_FD[5]  ; IF_clk     ; 6.169  ; 6.169  ; Rise       ; IF_clk                          ;
;  FX2_FD[6]  ; IF_clk     ; 6.201  ; 6.201  ; Rise       ; IF_clk                          ;
;  FX2_FD[7]  ; IF_clk     ; 6.251  ; 6.251  ; Rise       ; IF_clk                          ;
;  FX2_FD[8]  ; IF_clk     ; 6.285  ; 6.285  ; Rise       ; IF_clk                          ;
;  FX2_FD[9]  ; IF_clk     ; 6.223  ; 6.223  ; Rise       ; IF_clk                          ;
;  FX2_FD[10] ; IF_clk     ; 6.237  ; 6.237  ; Rise       ; IF_clk                          ;
;  FX2_FD[11] ; IF_clk     ; 6.230  ; 6.230  ; Rise       ; IF_clk                          ;
;  FX2_FD[12] ; IF_clk     ; 6.299  ; 6.299  ; Rise       ; IF_clk                          ;
;  FX2_FD[13] ; IF_clk     ; 6.247  ; 6.247  ; Rise       ; IF_clk                          ;
;  FX2_FD[14] ; IF_clk     ; 6.322  ; 6.322  ; Rise       ; IF_clk                          ;
;  FX2_FD[15] ; IF_clk     ; 6.121  ; 6.121  ; Rise       ; IF_clk                          ;
; GPIO_IN[*]  ; IF_clk     ; 6.423  ; 6.423  ; Rise       ; IF_clk                          ;
;  GPIO_IN[5] ; IF_clk     ; 6.423  ; 6.423  ; Rise       ; IF_clk                          ;
;  GPIO_IN[6] ; IF_clk     ; 6.256  ; 6.256  ; Rise       ; IF_clk                          ;
;  GPIO_IN[7] ; IF_clk     ; 6.339  ; 6.339  ; Rise       ; IF_clk                          ;
; PTT_in      ; IF_clk     ; 6.301  ; 6.301  ; Rise       ; IF_clk                          ;
; A12         ; IF_clk     ; 8.378  ; 8.378  ; Rise       ; cm3|altpll_component|pll|clk[0] ;
; CDOUT_P     ; IF_clk     ; 8.586  ; 8.586  ; Rise       ; cm3|altpll_component|pll|clk[0] ;
; MDOUT_I[*]  ; IF_clk     ; 8.710  ; 8.710  ; Rise       ; cm3|altpll_component|pll|clk[0] ;
;  MDOUT_I[0] ; IF_clk     ; 8.710  ; 8.710  ; Rise       ; cm3|altpll_component|pll|clk[0] ;
;  MDOUT_I[1] ; IF_clk     ; 8.329  ; 8.329  ; Rise       ; cm3|altpll_component|pll|clk[0] ;
;  MDOUT_I[2] ; IF_clk     ; 7.336  ; 7.336  ; Rise       ; cm3|altpll_component|pll|clk[0] ;
;  MDOUT_I[3] ; IF_clk     ; 6.860  ; 6.860  ; Rise       ; cm3|altpll_component|pll|clk[0] ;
; MDOUT_Q[*]  ; IF_clk     ; 9.084  ; 9.084  ; Rise       ; cm3|altpll_component|pll|clk[0] ;
;  MDOUT_Q[0] ; IF_clk     ; 9.084  ; 9.084  ; Rise       ; cm3|altpll_component|pll|clk[0] ;
;  MDOUT_Q[1] ; IF_clk     ; 6.321  ; 6.321  ; Rise       ; cm3|altpll_component|pll|clk[0] ;
;  MDOUT_Q[2] ; IF_clk     ; 6.597  ; 6.597  ; Rise       ; cm3|altpll_component|pll|clk[0] ;
;  MDOUT_Q[3] ; IF_clk     ; 6.881  ; 6.881  ; Rise       ; cm3|altpll_component|pll|clk[0] ;
; GPIO_IN[*]  ; IF_clk     ; 16.947 ; 16.947 ; Rise       ; iambic_clk                      ;
;  GPIO_IN[5] ; IF_clk     ; 16.947 ; 16.947 ; Rise       ; iambic_clk                      ;
;  GPIO_IN[6] ; IF_clk     ; 16.432 ; 16.432 ; Rise       ; iambic_clk                      ;
+-------------+------------+--------+--------+------------+---------------------------------+


+---------------------------------------------------------------------------------------------+
; Hold Times                                                                                  ;
+-------------+------------+---------+---------+------------+---------------------------------+
; Data Port   ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference                 ;
+-------------+------------+---------+---------+------------+---------------------------------+
; A13         ; IF_clk     ; -11.332 ; -11.332 ; Rise       ; IF_clk                          ;
; A20         ; IF_clk     ; -5.926  ; -5.926  ; Rise       ; IF_clk                          ;
; A21         ; IF_clk     ; -6.191  ; -6.191  ; Rise       ; IF_clk                          ;
; C22         ; IF_clk     ; -5.934  ; -5.934  ; Rise       ; IF_clk                          ;
; C23         ; IF_clk     ; -8.487  ; -8.487  ; Rise       ; IF_clk                          ;
; CDOUT       ; IF_clk     ; -6.240  ; -6.240  ; Rise       ; IF_clk                          ;
; DOUT        ; IF_clk     ; -6.163  ; -6.163  ; Rise       ; IF_clk                          ;
; FLAGA       ; IF_clk     ; -8.083  ; -8.083  ; Rise       ; IF_clk                          ;
; FLAGB       ; IF_clk     ; -6.293  ; -6.293  ; Rise       ; IF_clk                          ;
; FLAGC       ; IF_clk     ; -7.961  ; -7.961  ; Rise       ; IF_clk                          ;
; FX2_FD[*]   ; IF_clk     ; -5.855  ; -5.855  ; Rise       ; IF_clk                          ;
;  FX2_FD[0]  ; IF_clk     ; -6.024  ; -6.024  ; Rise       ; IF_clk                          ;
;  FX2_FD[1]  ; IF_clk     ; -6.085  ; -6.085  ; Rise       ; IF_clk                          ;
;  FX2_FD[2]  ; IF_clk     ; -5.921  ; -5.921  ; Rise       ; IF_clk                          ;
;  FX2_FD[3]  ; IF_clk     ; -6.032  ; -6.032  ; Rise       ; IF_clk                          ;
;  FX2_FD[4]  ; IF_clk     ; -5.939  ; -5.939  ; Rise       ; IF_clk                          ;
;  FX2_FD[5]  ; IF_clk     ; -5.903  ; -5.903  ; Rise       ; IF_clk                          ;
;  FX2_FD[6]  ; IF_clk     ; -5.935  ; -5.935  ; Rise       ; IF_clk                          ;
;  FX2_FD[7]  ; IF_clk     ; -5.985  ; -5.985  ; Rise       ; IF_clk                          ;
;  FX2_FD[8]  ; IF_clk     ; -6.019  ; -6.019  ; Rise       ; IF_clk                          ;
;  FX2_FD[9]  ; IF_clk     ; -5.957  ; -5.957  ; Rise       ; IF_clk                          ;
;  FX2_FD[10] ; IF_clk     ; -5.971  ; -5.971  ; Rise       ; IF_clk                          ;
;  FX2_FD[11] ; IF_clk     ; -5.964  ; -5.964  ; Rise       ; IF_clk                          ;
;  FX2_FD[12] ; IF_clk     ; -6.033  ; -6.033  ; Rise       ; IF_clk                          ;
;  FX2_FD[13] ; IF_clk     ; -5.981  ; -5.981  ; Rise       ; IF_clk                          ;
;  FX2_FD[14] ; IF_clk     ; -6.056  ; -6.056  ; Rise       ; IF_clk                          ;
;  FX2_FD[15] ; IF_clk     ; -5.855  ; -5.855  ; Rise       ; IF_clk                          ;
; GPIO_IN[*]  ; IF_clk     ; -5.990  ; -5.990  ; Rise       ; IF_clk                          ;
;  GPIO_IN[5] ; IF_clk     ; -6.157  ; -6.157  ; Rise       ; IF_clk                          ;
;  GPIO_IN[6] ; IF_clk     ; -5.990  ; -5.990  ; Rise       ; IF_clk                          ;
;  GPIO_IN[7] ; IF_clk     ; -6.073  ; -6.073  ; Rise       ; IF_clk                          ;
; PTT_in      ; IF_clk     ; -6.035  ; -6.035  ; Rise       ; IF_clk                          ;
; A12         ; IF_clk     ; -8.112  ; -8.112  ; Rise       ; cm3|altpll_component|pll|clk[0] ;
; CDOUT_P     ; IF_clk     ; -8.320  ; -8.320  ; Rise       ; cm3|altpll_component|pll|clk[0] ;
; MDOUT_I[*]  ; IF_clk     ; -6.594  ; -6.594  ; Rise       ; cm3|altpll_component|pll|clk[0] ;
;  MDOUT_I[0] ; IF_clk     ; -8.444  ; -8.444  ; Rise       ; cm3|altpll_component|pll|clk[0] ;
;  MDOUT_I[1] ; IF_clk     ; -8.063  ; -8.063  ; Rise       ; cm3|altpll_component|pll|clk[0] ;
;  MDOUT_I[2] ; IF_clk     ; -7.070  ; -7.070  ; Rise       ; cm3|altpll_component|pll|clk[0] ;
;  MDOUT_I[3] ; IF_clk     ; -6.594  ; -6.594  ; Rise       ; cm3|altpll_component|pll|clk[0] ;
; MDOUT_Q[*]  ; IF_clk     ; -6.055  ; -6.055  ; Rise       ; cm3|altpll_component|pll|clk[0] ;
;  MDOUT_Q[0] ; IF_clk     ; -8.818  ; -8.818  ; Rise       ; cm3|altpll_component|pll|clk[0] ;
;  MDOUT_Q[1] ; IF_clk     ; -6.055  ; -6.055  ; Rise       ; cm3|altpll_component|pll|clk[0] ;
;  MDOUT_Q[2] ; IF_clk     ; -6.331  ; -6.331  ; Rise       ; cm3|altpll_component|pll|clk[0] ;
;  MDOUT_Q[3] ; IF_clk     ; -6.615  ; -6.615  ; Rise       ; cm3|altpll_component|pll|clk[0] ;
; GPIO_IN[*]  ; IF_clk     ; -11.966 ; -11.966 ; Rise       ; iambic_clk                      ;
;  GPIO_IN[5] ; IF_clk     ; -12.410 ; -12.410 ; Rise       ; iambic_clk                      ;
;  GPIO_IN[6] ; IF_clk     ; -11.966 ; -11.966 ; Rise       ; iambic_clk                      ;
+-------------+------------+---------+---------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+--------------+------------+--------+--------+------------+---------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+--------------+------------+--------+--------+------------+---------------------------------+
; C6           ; C5         ; 7.598  ; 7.598  ; Rise       ; C5                              ;
; C6           ; C5         ; 7.598  ; 7.598  ; Fall       ; C5                              ;
; AK_reset     ; IF_clk     ; 7.687  ; 7.687  ; Rise       ; IF_clk                          ;
; C13          ; IF_clk     ; 9.291  ; 9.291  ; Rise       ; IF_clk                          ;
; C14          ; IF_clk     ; 8.556  ; 8.556  ; Rise       ; IF_clk                          ;
; C21          ; IF_clk     ; 7.692  ; 7.692  ; Rise       ; IF_clk                          ;
; C48_clk      ; IF_clk     ; 8.253  ; 8.253  ; Rise       ; IF_clk                          ;
; CC           ; IF_clk     ; 12.224 ; 12.224 ; Rise       ; IF_clk                          ;
; DEBUG_LED0   ; IF_clk     ; 17.594 ; 17.594 ; Rise       ; IF_clk                          ;
; DEBUG_LED1   ; IF_clk     ; 9.561  ; 9.561  ; Rise       ; IF_clk                          ;
; DEBUG_LED2   ; IF_clk     ; 8.627  ; 8.627  ; Rise       ; IF_clk                          ;
; DEBUG_LED3   ; IF_clk     ; 21.099 ; 21.099 ; Rise       ; IF_clk                          ;
; FIFO_ADR[*]  ; IF_clk     ; 8.722  ; 8.722  ; Rise       ; IF_clk                          ;
;  FIFO_ADR[0] ; IF_clk     ; 8.599  ; 8.599  ; Rise       ; IF_clk                          ;
;  FIFO_ADR[1] ; IF_clk     ; 8.722  ; 8.722  ; Rise       ; IF_clk                          ;
; FX2_FD[*]    ; IF_clk     ; 10.820 ; 10.820 ; Rise       ; IF_clk                          ;
;  FX2_FD[0]   ; IF_clk     ; 10.334 ; 10.334 ; Rise       ; IF_clk                          ;
;  FX2_FD[1]   ; IF_clk     ; 9.959  ; 9.959  ; Rise       ; IF_clk                          ;
;  FX2_FD[2]   ; IF_clk     ; 9.966  ; 9.966  ; Rise       ; IF_clk                          ;
;  FX2_FD[3]   ; IF_clk     ; 9.802  ; 9.802  ; Rise       ; IF_clk                          ;
;  FX2_FD[4]   ; IF_clk     ; 9.958  ; 9.958  ; Rise       ; IF_clk                          ;
;  FX2_FD[5]   ; IF_clk     ; 9.617  ; 9.617  ; Rise       ; IF_clk                          ;
;  FX2_FD[6]   ; IF_clk     ; 9.629  ; 9.629  ; Rise       ; IF_clk                          ;
;  FX2_FD[7]   ; IF_clk     ; 9.683  ; 9.683  ; Rise       ; IF_clk                          ;
;  FX2_FD[8]   ; IF_clk     ; 10.215 ; 10.215 ; Rise       ; IF_clk                          ;
;  FX2_FD[9]   ; IF_clk     ; 10.127 ; 10.127 ; Rise       ; IF_clk                          ;
;  FX2_FD[10]  ; IF_clk     ; 10.820 ; 10.820 ; Rise       ; IF_clk                          ;
;  FX2_FD[11]  ; IF_clk     ; 10.159 ; 10.159 ; Rise       ; IF_clk                          ;
;  FX2_FD[12]  ; IF_clk     ; 10.729 ; 10.729 ; Rise       ; IF_clk                          ;
;  FX2_FD[13]  ; IF_clk     ; 10.544 ; 10.544 ; Rise       ; IF_clk                          ;
;  FX2_FD[14]  ; IF_clk     ; 10.477 ; 10.477 ; Rise       ; IF_clk                          ;
;  FX2_FD[15]  ; IF_clk     ; 10.756 ; 10.756 ; Rise       ; IF_clk                          ;
; SLOE         ; IF_clk     ; 9.281  ; 9.281  ; Rise       ; IF_clk                          ;
; SLRD         ; IF_clk     ; 8.393  ; 8.393  ; Rise       ; IF_clk                          ;
; SLWR         ; IF_clk     ; 8.393  ; 8.393  ; Rise       ; IF_clk                          ;
; C48_clk      ; IF_clk     ; 6.994  ; 6.994  ; Fall       ; IF_clk                          ;
; C4           ; IF_clk     ; 8.814  ; 8.814  ; Rise       ; clk_lrclk_gen:clrgen|BCLK       ;
; C8           ; IF_clk     ; 5.521  ;        ; Rise       ; clk_lrclk_gen:clrgen|BCLK       ;
; C12          ; IF_clk     ; 8.071  ; 8.071  ; Rise       ; clk_lrclk_gen:clrgen|BCLK       ;
; C8           ; IF_clk     ;        ; 5.521  ; Fall       ; clk_lrclk_gen:clrgen|BCLK       ;
; C19          ; IF_clk     ; 7.502  ; 7.502  ; Rise       ; cm3|altpll_component|pll|clk[0] ;
; C24          ; IF_clk     ; 7.324  ; 7.324  ; Rise       ; cm3|altpll_component|pll|clk[0] ;
; DEBUG_LED2   ; IF_clk     ; 10.706 ; 10.706 ; Rise       ; pro_clock                       ;
; DEBUG_LED2   ; IF_clk     ; 10.355 ; 10.355 ; Fall       ; pro_clock                       ;
+--------------+------------+--------+--------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+--------------+------------+--------+--------+------------+---------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+--------------+------------+--------+--------+------------+---------------------------------+
; C6           ; C5         ; 7.598  ; 7.598  ; Rise       ; C5                              ;
; C6           ; C5         ; 7.598  ; 7.598  ; Fall       ; C5                              ;
; AK_reset     ; IF_clk     ; 7.687  ; 7.687  ; Rise       ; IF_clk                          ;
; C13          ; IF_clk     ; 9.291  ; 9.291  ; Rise       ; IF_clk                          ;
; C14          ; IF_clk     ; 8.556  ; 8.556  ; Rise       ; IF_clk                          ;
; C21          ; IF_clk     ; 7.692  ; 7.692  ; Rise       ; IF_clk                          ;
; C48_clk      ; IF_clk     ; 6.994  ; 6.994  ; Rise       ; IF_clk                          ;
; CC           ; IF_clk     ; 8.750  ; 8.750  ; Rise       ; IF_clk                          ;
; DEBUG_LED0   ; IF_clk     ; 10.231 ; 10.231 ; Rise       ; IF_clk                          ;
; DEBUG_LED1   ; IF_clk     ; 9.561  ; 9.561  ; Rise       ; IF_clk                          ;
; DEBUG_LED2   ; IF_clk     ; 8.627  ; 8.627  ; Rise       ; IF_clk                          ;
; DEBUG_LED3   ; IF_clk     ; 9.782  ; 9.782  ; Rise       ; IF_clk                          ;
; FIFO_ADR[*]  ; IF_clk     ; 8.599  ; 8.599  ; Rise       ; IF_clk                          ;
;  FIFO_ADR[0] ; IF_clk     ; 8.599  ; 8.599  ; Rise       ; IF_clk                          ;
;  FIFO_ADR[1] ; IF_clk     ; 8.722  ; 8.722  ; Rise       ; IF_clk                          ;
; FX2_FD[*]    ; IF_clk     ; 8.499  ; 8.499  ; Rise       ; IF_clk                          ;
;  FX2_FD[0]   ; IF_clk     ; 8.914  ; 8.914  ; Rise       ; IF_clk                          ;
;  FX2_FD[1]   ; IF_clk     ; 8.830  ; 8.830  ; Rise       ; IF_clk                          ;
;  FX2_FD[2]   ; IF_clk     ; 8.840  ; 8.840  ; Rise       ; IF_clk                          ;
;  FX2_FD[3]   ; IF_clk     ; 8.677  ; 8.677  ; Rise       ; IF_clk                          ;
;  FX2_FD[4]   ; IF_clk     ; 8.835  ; 8.835  ; Rise       ; IF_clk                          ;
;  FX2_FD[5]   ; IF_clk     ; 8.499  ; 8.499  ; Rise       ; IF_clk                          ;
;  FX2_FD[6]   ; IF_clk     ; 8.509  ; 8.509  ; Rise       ; IF_clk                          ;
;  FX2_FD[7]   ; IF_clk     ; 8.555  ; 8.555  ; Rise       ; IF_clk                          ;
;  FX2_FD[8]   ; IF_clk     ; 9.091  ; 9.091  ; Rise       ; IF_clk                          ;
;  FX2_FD[9]   ; IF_clk     ; 9.607  ; 9.607  ; Rise       ; IF_clk                          ;
;  FX2_FD[10]  ; IF_clk     ; 9.296  ; 9.296  ; Rise       ; IF_clk                          ;
;  FX2_FD[11]  ; IF_clk     ; 8.634  ; 8.634  ; Rise       ; IF_clk                          ;
;  FX2_FD[12]  ; IF_clk     ; 9.258  ; 9.258  ; Rise       ; IF_clk                          ;
;  FX2_FD[13]  ; IF_clk     ; 9.076  ; 9.076  ; Rise       ; IF_clk                          ;
;  FX2_FD[14]  ; IF_clk     ; 9.010  ; 9.010  ; Rise       ; IF_clk                          ;
;  FX2_FD[15]  ; IF_clk     ; 9.285  ; 9.285  ; Rise       ; IF_clk                          ;
; SLOE         ; IF_clk     ; 9.281  ; 9.281  ; Rise       ; IF_clk                          ;
; SLRD         ; IF_clk     ; 8.393  ; 8.393  ; Rise       ; IF_clk                          ;
; SLWR         ; IF_clk     ; 8.393  ; 8.393  ; Rise       ; IF_clk                          ;
; C48_clk      ; IF_clk     ; 6.994  ; 6.994  ; Fall       ; IF_clk                          ;
; C4           ; IF_clk     ; 8.814  ; 8.814  ; Rise       ; clk_lrclk_gen:clrgen|BCLK       ;
; C8           ; IF_clk     ; 5.521  ;        ; Rise       ; clk_lrclk_gen:clrgen|BCLK       ;
; C12          ; IF_clk     ; 8.071  ; 8.071  ; Rise       ; clk_lrclk_gen:clrgen|BCLK       ;
; C8           ; IF_clk     ;        ; 5.521  ; Fall       ; clk_lrclk_gen:clrgen|BCLK       ;
; C19          ; IF_clk     ; 6.905  ; 6.905  ; Rise       ; cm3|altpll_component|pll|clk[0] ;
; C24          ; IF_clk     ; 6.802  ; 6.802  ; Rise       ; cm3|altpll_component|pll|clk[0] ;
; DEBUG_LED2   ; IF_clk     ; 10.706 ; 10.706 ; Rise       ; pro_clock                       ;
; DEBUG_LED2   ; IF_clk     ; 10.355 ; 10.355 ; Fall       ; pro_clock                       ;
+--------------+------------+--------+--------+------------+---------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; SDOBACK    ; FX2_PE1     ; 7.050 ;    ;    ; 7.050 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; SDOBACK    ; FX2_PE1     ; 7.050 ;    ;    ; 7.050 ;
+------------+-------------+-------+----+----+-------+


+------------------------------------------------------------------------+
; Output Enable Times                                                    ;
+-------------+------------+-------+------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+------+------------+-----------------+
; FX2_FD[*]   ; IF_clk     ; 8.203 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[0]  ; IF_clk     ; 8.516 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[1]  ; IF_clk     ; 8.526 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[2]  ; IF_clk     ; 8.536 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[3]  ; IF_clk     ; 8.536 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[4]  ; IF_clk     ; 8.532 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[5]  ; IF_clk     ; 8.532 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[6]  ; IF_clk     ; 8.532 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[7]  ; IF_clk     ; 8.203 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[8]  ; IF_clk     ; 8.982 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[9]  ; IF_clk     ; 9.002 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[10] ; IF_clk     ; 8.996 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[11] ; IF_clk     ; 8.976 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[12] ; IF_clk     ; 8.966 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[13] ; IF_clk     ; 8.986 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[14] ; IF_clk     ; 8.638 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[15] ; IF_clk     ; 8.638 ;      ; Rise       ; IF_clk          ;
+-------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Output Enable Times                                            ;
+-------------+------------+-------+------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+------+------------+-----------------+
; FX2_FD[*]   ; IF_clk     ; 8.203 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[0]  ; IF_clk     ; 8.516 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[1]  ; IF_clk     ; 8.526 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[2]  ; IF_clk     ; 8.536 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[3]  ; IF_clk     ; 8.536 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[4]  ; IF_clk     ; 8.532 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[5]  ; IF_clk     ; 8.532 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[6]  ; IF_clk     ; 8.532 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[7]  ; IF_clk     ; 8.203 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[8]  ; IF_clk     ; 8.982 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[9]  ; IF_clk     ; 9.002 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[10] ; IF_clk     ; 8.996 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[11] ; IF_clk     ; 8.976 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[12] ; IF_clk     ; 8.966 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[13] ; IF_clk     ; 8.986 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[14] ; IF_clk     ; 8.638 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[15] ; IF_clk     ; 8.638 ;      ; Rise       ; IF_clk          ;
+-------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Output Disable Times                                                            ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; FX2_FD[*]   ; IF_clk     ; 8.203     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[0]  ; IF_clk     ; 8.516     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[1]  ; IF_clk     ; 8.526     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[2]  ; IF_clk     ; 8.536     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[3]  ; IF_clk     ; 8.536     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[4]  ; IF_clk     ; 8.532     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[5]  ; IF_clk     ; 8.532     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[6]  ; IF_clk     ; 8.532     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[7]  ; IF_clk     ; 8.203     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[8]  ; IF_clk     ; 8.982     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[9]  ; IF_clk     ; 9.002     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[10] ; IF_clk     ; 8.996     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[11] ; IF_clk     ; 8.976     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[12] ; IF_clk     ; 8.966     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[13] ; IF_clk     ; 8.986     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[14] ; IF_clk     ; 8.638     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[15] ; IF_clk     ; 8.638     ;           ; Rise       ; IF_clk          ;
+-------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                    ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; FX2_FD[*]   ; IF_clk     ; 8.203     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[0]  ; IF_clk     ; 8.516     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[1]  ; IF_clk     ; 8.526     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[2]  ; IF_clk     ; 8.536     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[3]  ; IF_clk     ; 8.536     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[4]  ; IF_clk     ; 8.532     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[5]  ; IF_clk     ; 8.532     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[6]  ; IF_clk     ; 8.532     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[7]  ; IF_clk     ; 8.203     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[8]  ; IF_clk     ; 8.982     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[9]  ; IF_clk     ; 9.002     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[10] ; IF_clk     ; 8.996     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[11] ; IF_clk     ; 8.976     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[12] ; IF_clk     ; 8.966     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[13] ; IF_clk     ; 8.986     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[14] ; IF_clk     ; 8.638     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[15] ; IF_clk     ; 8.638     ;           ; Rise       ; IF_clk          ;
+-------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------+
; Fast Model Setup Summary                                                ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; C5                                             ; 4.145  ; 0.000         ;
; clk_lrclk_gen:clrgen|BCLK                      ; 4.973  ; 0.000         ;
; n/a                                            ; 6.205  ; 0.000         ;
; IF_clk                                         ; 6.933  ; 0.000         ;
; cm3|altpll_component|pll|clk[0]                ; 8.221  ; 0.000         ;
; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 8.231  ; 0.000         ;
; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; 9.650  ; 0.000         ;
; pro_clock                                      ; 17.096 ; 0.000         ;
; sidetone2:sidetone_inst|sidetone_clock         ; 18.774 ; 0.000         ;
; cm3|altpll_component|pll|clk[1]                ; 49.162 ; 0.000         ;
; SPI_SCK                                        ; 79.407 ; 0.000         ;
; iambic_clk                                     ; 97.933 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Fast Model Hold Summary                                                ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; IF_clk                                         ; 0.128 ; 0.000         ;
; C5                                             ; 0.215 ; 0.000         ;
; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.215 ; 0.000         ;
; SPI_SCK                                        ; 0.215 ; 0.000         ;
; clk_lrclk_gen:clrgen|BCLK                      ; 0.215 ; 0.000         ;
; cm3|altpll_component|pll|clk[0]                ; 0.215 ; 0.000         ;
; iambic_clk                                     ; 0.215 ; 0.000         ;
; pro_clock                                      ; 0.215 ; 0.000         ;
; cm3|altpll_component|pll|clk[1]                ; 0.245 ; 0.000         ;
; sidetone2:sidetone_inst|sidetone_clock         ; 0.433 ; 0.000         ;
; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; 0.646 ; 0.000         ;
; n/a                                            ; 4.091 ; 0.000         ;
+------------------------------------------------+-------+---------------+


+------------------------------------------------------------------------+
; Fast Model Recovery Summary                                            ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; 9.063 ; 0.000         ;
+------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------+
; Fast Model Removal Summary                                              ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; 11.650 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                     ;
+------------------------------------------------+-----------+---------------+
; Clock                                          ; Slack     ; End Point TNS ;
+------------------------------------------------+-----------+---------------+
; cm3|altpll_component|pll|clk[0]                ; 2.472     ; 0.000         ;
; IF_clk                                         ; 8.289     ; 0.000         ;
; sidetone2:sidetone_inst|sidetone_clock         ; 8.493     ; 0.000         ;
; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 9.416     ; 0.000         ;
; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; 9.416     ; 0.000         ;
; cm3|altpll_component|pll|clk[1]                ; 25.041    ; 0.000         ;
; C5                                             ; 39.690    ; 0.000         ;
; SPI_SCK                                        ; 39.690    ; 0.000         ;
; clk_lrclk_gen:clrgen|BCLK                      ; 415.660   ; 0.000         ;
; pro_clock                                      ; 5206.327  ; 0.000         ;
; iambic_clk                                     ; 16665.400 ; 0.000         ;
+------------------------------------------------+-----------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'C5'                                                                                                                                            ;
+--------+-----------------------------------+-----------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+---------------------------+-------------+--------------+------------+------------+
; 4.145  ; clk_lrclk_gen:clrgen|BCLK         ; clk_lrclk_gen:clrgen|BCLK         ; clk_lrclk_gen:clrgen|BCLK ; C5          ; 3.000        ; 1.925      ; 0.953      ;
; 4.145  ; clk_lrclk_gen:clrgen|BCLK         ; clk_lrclk_gen:clrgen|BCLK         ; clk_lrclk_gen:clrgen|BCLK ; C5          ; 3.000        ; 1.925      ; 0.953      ;
; 78.557 ; C12_rst                           ; cdc_mcp:iqp|b_data[18]            ; C5                        ; C5          ; 81.380       ; -0.015     ; 2.840      ;
; 78.557 ; C12_rst                           ; cdc_mcp:iqp|b_data[13]            ; C5                        ; C5          ; 81.380       ; -0.015     ; 2.840      ;
; 78.557 ; C12_rst                           ; cdc_mcp:iqp|b_data[14]            ; C5                        ; C5          ; 81.380       ; -0.015     ; 2.840      ;
; 78.680 ; C12_rst                           ; cdc_mcp:lra|b_data[29]            ; C5                        ; C5          ; 81.380       ; -0.014     ; 2.718      ;
; 78.680 ; C12_rst                           ; cdc_mcp:lra|b_data[13]            ; C5                        ; C5          ; 81.380       ; -0.014     ; 2.718      ;
; 78.680 ; C12_rst                           ; cdc_mcp:lra|b_data[23]            ; C5                        ; C5          ; 81.380       ; -0.014     ; 2.718      ;
; 78.680 ; C12_rst                           ; cdc_mcp:lra|b_data[10]            ; C5                        ; C5          ; 81.380       ; -0.014     ; 2.718      ;
; 78.680 ; C12_rst                           ; cdc_mcp:lra|b_data[15]            ; C5                        ; C5          ; 81.380       ; -0.014     ; 2.718      ;
; 78.680 ; C12_rst                           ; cdc_mcp:iqp|b_data[12]            ; C5                        ; C5          ; 81.380       ; -0.014     ; 2.718      ;
; 78.680 ; C12_rst                           ; cdc_mcp:iqp|b_data[5]             ; C5                        ; C5          ; 81.380       ; -0.014     ; 2.718      ;
; 78.680 ; C12_rst                           ; cdc_mcp:iqp|b_data[2]             ; C5                        ; C5          ; 81.380       ; -0.014     ; 2.718      ;
; 78.680 ; C12_rst                           ; cdc_mcp:iqp|b_data[15]            ; C5                        ; C5          ; 81.380       ; -0.014     ; 2.718      ;
; 78.687 ; C12_rst                           ; cdc_mcp:lra|b_data[30]            ; C5                        ; C5          ; 81.380       ; -0.009     ; 2.716      ;
; 78.687 ; C12_rst                           ; cdc_mcp:lra|b_data[28]            ; C5                        ; C5          ; 81.380       ; -0.009     ; 2.716      ;
; 78.687 ; C12_rst                           ; cdc_mcp:lra|b_data[27]            ; C5                        ; C5          ; 81.380       ; -0.009     ; 2.716      ;
; 78.687 ; C12_rst                           ; cdc_mcp:lra|b_data[26]            ; C5                        ; C5          ; 81.380       ; -0.009     ; 2.716      ;
; 78.687 ; C12_rst                           ; cdc_mcp:lra|b_data[24]            ; C5                        ; C5          ; 81.380       ; -0.009     ; 2.716      ;
; 78.687 ; C12_rst                           ; cdc_mcp:lra|b_data[19]            ; C5                        ; C5          ; 81.380       ; -0.009     ; 2.716      ;
; 78.687 ; C12_rst                           ; cdc_mcp:lra|b_data[17]            ; C5                        ; C5          ; 81.380       ; -0.009     ; 2.716      ;
; 78.687 ; C12_rst                           ; cdc_mcp:lra|b_data[1]             ; C5                        ; C5          ; 81.380       ; -0.009     ; 2.716      ;
; 78.792 ; C12_rst                           ; cdc_mcp:iqp|b_data[31]            ; C5                        ; C5          ; 81.380       ; -0.022     ; 2.598      ;
; 78.792 ; C12_rst                           ; cdc_mcp:iqp|b_data[30]            ; C5                        ; C5          ; 81.380       ; -0.022     ; 2.598      ;
; 78.792 ; C12_rst                           ; cdc_mcp:iqp|b_data[29]            ; C5                        ; C5          ; 81.380       ; -0.022     ; 2.598      ;
; 78.792 ; C12_rst                           ; cdc_mcp:iqp|b_data[11]            ; C5                        ; C5          ; 81.380       ; -0.022     ; 2.598      ;
; 78.792 ; C12_rst                           ; cdc_mcp:iqp|b_data[24]            ; C5                        ; C5          ; 81.380       ; -0.022     ; 2.598      ;
; 78.792 ; C12_rst                           ; cdc_mcp:iqp|b_data[1]             ; C5                        ; C5          ; 81.380       ; -0.022     ; 2.598      ;
; 78.797 ; C12_rst                           ; cdc_mcp:lra|b_data[11]            ; C5                        ; C5          ; 81.380       ; -0.020     ; 2.595      ;
; 78.797 ; C12_rst                           ; cdc_mcp:iqp|b_data[23]            ; C5                        ; C5          ; 81.380       ; -0.020     ; 2.595      ;
; 78.797 ; C12_rst                           ; cdc_mcp:iqp|b_data[22]            ; C5                        ; C5          ; 81.380       ; -0.020     ; 2.595      ;
; 78.797 ; C12_rst                           ; cdc_mcp:iqp|b_data[21]            ; C5                        ; C5          ; 81.380       ; -0.020     ; 2.595      ;
; 78.797 ; C12_rst                           ; cdc_mcp:iqp|b_data[20]            ; C5                        ; C5          ; 81.380       ; -0.020     ; 2.595      ;
; 78.797 ; C12_rst                           ; cdc_mcp:iqp|b_data[4]             ; C5                        ; C5          ; 81.380       ; -0.020     ; 2.595      ;
; 78.797 ; C12_rst                           ; cdc_mcp:iqp|b_data[3]             ; C5                        ; C5          ; 81.380       ; -0.020     ; 2.595      ;
; 78.797 ; C12_rst                           ; cdc_mcp:iqp|b_data[7]             ; C5                        ; C5          ; 81.380       ; -0.020     ; 2.595      ;
; 78.802 ; C12_rst                           ; cdc_mcp:lra|b_data[31]            ; C5                        ; C5          ; 81.380       ; -0.008     ; 2.602      ;
; 78.802 ; C12_rst                           ; cdc_mcp:lra|b_data[9]             ; C5                        ; C5          ; 81.380       ; -0.008     ; 2.602      ;
; 78.802 ; C12_rst                           ; cdc_mcp:lra|b_data[8]             ; C5                        ; C5          ; 81.380       ; -0.008     ; 2.602      ;
; 78.802 ; C12_rst                           ; cdc_mcp:lra|b_data[7]             ; C5                        ; C5          ; 81.380       ; -0.008     ; 2.602      ;
; 78.802 ; C12_rst                           ; cdc_mcp:lra|b_data[22]            ; C5                        ; C5          ; 81.380       ; -0.008     ; 2.602      ;
; 78.802 ; C12_rst                           ; cdc_mcp:lra|b_data[6]             ; C5                        ; C5          ; 81.380       ; -0.008     ; 2.602      ;
; 78.802 ; C12_rst                           ; cdc_mcp:lra|b_data[5]             ; C5                        ; C5          ; 81.380       ; -0.008     ; 2.602      ;
; 78.808 ; C12_rst                           ; cdc_mcp:lra|b_data[12]            ; C5                        ; C5          ; 81.380       ; -0.007     ; 2.597      ;
; 78.808 ; C12_rst                           ; cdc_mcp:lra|b_data[25]            ; C5                        ; C5          ; 81.380       ; -0.007     ; 2.597      ;
; 78.808 ; C12_rst                           ; cdc_mcp:lra|b_data[21]            ; C5                        ; C5          ; 81.380       ; -0.007     ; 2.597      ;
; 78.808 ; C12_rst                           ; cdc_mcp:lra|b_data[20]            ; C5                        ; C5          ; 81.380       ; -0.007     ; 2.597      ;
; 78.808 ; C12_rst                           ; cdc_mcp:lra|b_data[4]             ; C5                        ; C5          ; 81.380       ; -0.007     ; 2.597      ;
; 78.808 ; C12_rst                           ; cdc_mcp:lra|b_data[18]            ; C5                        ; C5          ; 81.380       ; -0.007     ; 2.597      ;
; 78.808 ; C12_rst                           ; cdc_mcp:lra|b_data[2]             ; C5                        ; C5          ; 81.380       ; -0.007     ; 2.597      ;
; 78.808 ; C12_rst                           ; cdc_mcp:lra|b_data[3]             ; C5                        ; C5          ; 81.380       ; -0.007     ; 2.597      ;
; 78.820 ; C12_rst                           ; cdc_mcp:iqp|b_data[28]            ; C5                        ; C5          ; 81.380       ; -0.015     ; 2.577      ;
; 78.820 ; C12_rst                           ; cdc_mcp:iqp|b_data[26]            ; C5                        ; C5          ; 81.380       ; -0.015     ; 2.577      ;
; 78.820 ; C12_rst                           ; cdc_mcp:iqp|b_data[25]            ; C5                        ; C5          ; 81.380       ; -0.015     ; 2.577      ;
; 78.820 ; C12_rst                           ; cdc_mcp:iqp|b_data[9]             ; C5                        ; C5          ; 81.380       ; -0.015     ; 2.577      ;
; 78.820 ; C12_rst                           ; cdc_mcp:iqp|b_data[8]             ; C5                        ; C5          ; 81.380       ; -0.015     ; 2.577      ;
; 78.820 ; C12_rst                           ; cdc_mcp:iqp|b_data[19]            ; C5                        ; C5          ; 81.380       ; -0.015     ; 2.577      ;
; 78.820 ; C12_rst                           ; cdc_mcp:iqp|b_data[0]             ; C5                        ; C5          ; 81.380       ; -0.015     ; 2.577      ;
; 78.820 ; C12_rst                           ; cdc_mcp:iqp|b_data[6]             ; C5                        ; C5          ; 81.380       ; -0.015     ; 2.577      ;
; 78.820 ; C12_rst                           ; cdc_mcp:iqp|b_data[10]            ; C5                        ; C5          ; 81.380       ; -0.015     ; 2.577      ;
; 78.836 ; C12_rst                           ; cdc_mcp:lra|b_data[0]             ; C5                        ; C5          ; 81.380       ; -0.013     ; 2.563      ;
; 78.836 ; C12_rst                           ; cdc_mcp:lra|b_data[16]            ; C5                        ; C5          ; 81.380       ; -0.013     ; 2.563      ;
; 78.874 ; clk_lrclk_gen:clrgen|BCLK_cnt[7]  ; clk_lrclk_gen:clrgen|BCLK_cnt[13] ; C5                        ; C5          ; 81.380       ; 0.000      ; 2.538      ;
; 78.899 ; clk_lrclk_gen:clrgen|BCLK_cnt[6]  ; clk_lrclk_gen:clrgen|BCLK_cnt[13] ; C5                        ; C5          ; 81.380       ; 0.025      ; 2.538      ;
; 78.945 ; C12_rst                           ; cdc_mcp:lra|b_data[14]            ; C5                        ; C5          ; 81.380       ; -0.015     ; 2.452      ;
; 78.955 ; clk_lrclk_gen:clrgen|BCLK_cnt[0]  ; clk_lrclk_gen:clrgen|BCLK_cnt[13] ; C5                        ; C5          ; 81.380       ; -0.016     ; 2.441      ;
; 78.956 ; clk_lrclk_gen:clrgen|BCLK_cnt[13] ; clk_lrclk_gen:clrgen|BCLK_cnt[13] ; C5                        ; C5          ; 81.380       ; 0.000      ; 2.456      ;
; 78.959 ; clk_lrclk_gen:clrgen|BCLK_cnt[9]  ; clk_lrclk_gen:clrgen|BCLK_cnt[13] ; C5                        ; C5          ; 81.380       ; 0.000      ; 2.453      ;
; 78.979 ; clk_lrclk_gen:clrgen|BCLK_cnt[7]  ; clk_lrclk_gen:clrgen|BCLK_cnt[12] ; C5                        ; C5          ; 81.380       ; 0.015      ; 2.448      ;
; 78.991 ; clk_lrclk_gen:clrgen|BCLK_cnt[1]  ; clk_lrclk_gen:clrgen|BCLK_cnt[13] ; C5                        ; C5          ; 81.380       ; -0.016     ; 2.405      ;
; 79.004 ; clk_lrclk_gen:clrgen|BCLK_cnt[6]  ; clk_lrclk_gen:clrgen|BCLK_cnt[12] ; C5                        ; C5          ; 81.380       ; 0.040      ; 2.448      ;
; 79.022 ; clk_lrclk_gen:clrgen|BCLK_cnt[11] ; clk_lrclk_gen:clrgen|BCLK_cnt[13] ; C5                        ; C5          ; 81.380       ; -0.007     ; 2.383      ;
; 79.039 ; clk_lrclk_gen:clrgen|BCLK_cnt[2]  ; clk_lrclk_gen:clrgen|BCLK_cnt[13] ; C5                        ; C5          ; 81.380       ; -0.016     ; 2.357      ;
; 79.060 ; clk_lrclk_gen:clrgen|BCLK_cnt[0]  ; clk_lrclk_gen:clrgen|BCLK_cnt[12] ; C5                        ; C5          ; 81.380       ; -0.001     ; 2.351      ;
; 79.064 ; clk_lrclk_gen:clrgen|BCLK_cnt[7]  ; clk_lrclk_gen:clrgen|BCLK_cnt[9]  ; C5                        ; C5          ; 81.380       ; 0.000      ; 2.348      ;
; 79.064 ; clk_lrclk_gen:clrgen|BCLK_cnt[3]  ; clk_lrclk_gen:clrgen|BCLK_cnt[13] ; C5                        ; C5          ; 81.380       ; -0.016     ; 2.332      ;
; 79.064 ; clk_lrclk_gen:clrgen|BCLK_cnt[9]  ; clk_lrclk_gen:clrgen|BCLK_cnt[12] ; C5                        ; C5          ; 81.380       ; 0.015      ; 2.363      ;
; 79.069 ; clk_lrclk_gen:clrgen|BCLK_cnt[8]  ; clk_lrclk_gen:clrgen|BCLK_cnt[13] ; C5                        ; C5          ; 81.380       ; 0.025      ; 2.368      ;
; 79.089 ; C12_rst                           ; cdc_mcp:iqp|b_data[27]            ; C5                        ; C5          ; 81.380       ; -0.024     ; 2.299      ;
; 79.089 ; C12_rst                           ; cdc_mcp:iqp|b_data[17]            ; C5                        ; C5          ; 81.380       ; -0.024     ; 2.299      ;
; 79.089 ; C12_rst                           ; cdc_mcp:iqp|b_data[16]            ; C5                        ; C5          ; 81.380       ; -0.024     ; 2.299      ;
; 79.089 ; clk_lrclk_gen:clrgen|BCLK_cnt[6]  ; clk_lrclk_gen:clrgen|BCLK_cnt[9]  ; C5                        ; C5          ; 81.380       ; 0.025      ; 2.348      ;
; 79.096 ; clk_lrclk_gen:clrgen|BCLK_cnt[1]  ; clk_lrclk_gen:clrgen|BCLK_cnt[12] ; C5                        ; C5          ; 81.380       ; -0.001     ; 2.315      ;
; 79.103 ; clk_lrclk_gen:clrgen|BCLK_cnt[4]  ; clk_lrclk_gen:clrgen|BCLK_cnt[13] ; C5                        ; C5          ; 81.380       ; -0.016     ; 2.293      ;
; 79.104 ; clk_lrclk_gen:clrgen|BCLK_cnt[10] ; clk_lrclk_gen:clrgen|BCLK_cnt[13] ; C5                        ; C5          ; 81.380       ; -0.026     ; 2.282      ;
; 79.105 ; clk_lrclk_gen:clrgen|BCLK_cnt[9]  ; clk_lrclk_gen:clrgen|BCLK_cnt[2]  ; C5                        ; C5          ; 81.380       ; 0.016      ; 2.323      ;
; 79.127 ; clk_lrclk_gen:clrgen|BCLK_cnt[11] ; clk_lrclk_gen:clrgen|BCLK_cnt[12] ; C5                        ; C5          ; 81.380       ; 0.008      ; 2.293      ;
; 79.130 ; clk_lrclk_gen:clrgen|BCLK_cnt[5]  ; clk_lrclk_gen:clrgen|BCLK_cnt[13] ; C5                        ; C5          ; 81.380       ; -0.016     ; 2.266      ;
; 79.142 ; clk_lrclk_gen:clrgen|BCLK_cnt[6]  ; clk_lrclk_gen:clrgen|BCLK_cnt[7]  ; C5                        ; C5          ; 81.380       ; 0.025      ; 2.295      ;
; 79.144 ; clk_lrclk_gen:clrgen|BCLK_cnt[9]  ; clk_lrclk_gen:clrgen|Bfall        ; C5                        ; C5          ; 81.380       ; 0.016      ; 2.284      ;
; 79.144 ; clk_lrclk_gen:clrgen|BCLK_cnt[2]  ; clk_lrclk_gen:clrgen|BCLK_cnt[12] ; C5                        ; C5          ; 81.380       ; -0.001     ; 2.267      ;
; 79.145 ; clk_lrclk_gen:clrgen|BCLK_cnt[9]  ; clk_lrclk_gen:clrgen|Brise        ; C5                        ; C5          ; 81.380       ; 0.016      ; 2.283      ;
; 79.145 ; clk_lrclk_gen:clrgen|BCLK_cnt[0]  ; clk_lrclk_gen:clrgen|BCLK_cnt[9]  ; C5                        ; C5          ; 81.380       ; -0.016     ; 2.251      ;
; 79.169 ; clk_lrclk_gen:clrgen|BCLK_cnt[3]  ; clk_lrclk_gen:clrgen|BCLK_cnt[12] ; C5                        ; C5          ; 81.380       ; -0.001     ; 2.242      ;
; 79.174 ; clk_lrclk_gen:clrgen|BCLK_cnt[8]  ; clk_lrclk_gen:clrgen|BCLK_cnt[12] ; C5                        ; C5          ; 81.380       ; 0.040      ; 2.278      ;
; 79.181 ; clk_lrclk_gen:clrgen|BCLK_cnt[1]  ; clk_lrclk_gen:clrgen|BCLK_cnt[9]  ; C5                        ; C5          ; 81.380       ; -0.016     ; 2.215      ;
; 79.198 ; clk_lrclk_gen:clrgen|BCLK_cnt[0]  ; clk_lrclk_gen:clrgen|BCLK_cnt[7]  ; C5                        ; C5          ; 81.380       ; -0.016     ; 2.198      ;
; 79.208 ; clk_lrclk_gen:clrgen|BCLK_cnt[4]  ; clk_lrclk_gen:clrgen|BCLK_cnt[12] ; C5                        ; C5          ; 81.380       ; -0.001     ; 2.203      ;
; 79.209 ; clk_lrclk_gen:clrgen|BCLK_cnt[10] ; clk_lrclk_gen:clrgen|BCLK_cnt[12] ; C5                        ; C5          ; 81.380       ; -0.011     ; 2.192      ;
; 79.216 ; clk_lrclk_gen:clrgen|BCLK_cnt[7]  ; clk_lrclk_gen:clrgen|BCLK_cnt[7]  ; C5                        ; C5          ; 81.380       ; 0.000      ; 2.196      ;
+--------+-----------------------------------+-----------------------------------+---------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_lrclk_gen:clrgen|BCLK'                                                                                                             ;
+-------+----------------------------+----------------------------------+--------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                          ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------------+--------------+---------------------------+--------------+------------+------------+
; 4.973 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[1]         ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.791     ; 1.268      ;
; 4.973 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[2]         ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.791     ; 1.268      ;
; 4.973 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[3]         ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.791     ; 1.268      ;
; 4.973 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[4]         ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.791     ; 1.268      ;
; 4.973 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[5]         ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.791     ; 1.268      ;
; 4.973 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[6]         ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.791     ; 1.268      ;
; 4.973 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[7]         ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.791     ; 1.268      ;
; 4.973 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[8]         ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.791     ; 1.268      ;
; 4.973 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[9]         ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.791     ; 1.268      ;
; 4.973 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[10]        ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.791     ; 1.268      ;
; 4.973 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[11]        ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.791     ; 1.268      ;
; 4.973 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[12]        ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.791     ; 1.268      ;
; 4.973 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[13]        ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.791     ; 1.268      ;
; 4.973 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[14]        ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.791     ; 1.268      ;
; 4.973 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[15]        ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.791     ; 1.268      ;
; 5.009 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[31]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.813     ; 1.210      ;
; 5.009 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[30]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.813     ; 1.210      ;
; 5.009 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[29]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.813     ; 1.210      ;
; 5.009 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[11]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.813     ; 1.210      ;
; 5.009 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[24]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.813     ; 1.210      ;
; 5.009 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[18]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.813     ; 1.210      ;
; 5.009 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[17]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.813     ; 1.210      ;
; 5.009 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[1]    ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.813     ; 1.210      ;
; 5.009 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[13]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.813     ; 1.210      ;
; 5.009 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[14]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.813     ; 1.210      ;
; 5.032 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|TLV_state~2     ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.784     ; 1.216      ;
; 5.090 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[1]       ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.778     ; 1.164      ;
; 5.090 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[2]       ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.778     ; 1.164      ;
; 5.090 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[3]       ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.778     ; 1.164      ;
; 5.090 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[4]       ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.778     ; 1.164      ;
; 5.090 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[5]       ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.778     ; 1.164      ;
; 5.090 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[6]       ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.778     ; 1.164      ;
; 5.090 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[7]       ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.778     ; 1.164      ;
; 5.090 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[8]       ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.778     ; 1.164      ;
; 5.090 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[9]       ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.778     ; 1.164      ;
; 5.090 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[10]      ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.778     ; 1.164      ;
; 5.090 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[11]      ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.778     ; 1.164      ;
; 5.090 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[12]      ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.778     ; 1.164      ;
; 5.090 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[13]      ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.778     ; 1.164      ;
; 5.090 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[14]      ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.778     ; 1.164      ;
; 5.090 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[15]      ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.778     ; 1.164      ;
; 5.110 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[0]       ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.784     ; 1.138      ;
; 5.110 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[0]         ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.784     ; 1.138      ;
; 5.143 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[29] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.805     ; 1.084      ;
; 5.143 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[10] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.805     ; 1.084      ;
; 5.143 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[15] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.805     ; 1.084      ;
; 5.143 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[12]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.805     ; 1.084      ;
; 5.143 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[5]    ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.805     ; 1.084      ;
; 5.143 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[2]    ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.805     ; 1.084      ;
; 5.143 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[15]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.805     ; 1.084      ;
; 5.163 ; C12_rst                    ; I2S_xmit:J_LRAudio|xmit_rdy      ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.806     ; 1.063      ;
; 5.164 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[30] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.800     ; 1.068      ;
; 5.164 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[28] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.800     ; 1.068      ;
; 5.164 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[27] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.800     ; 1.068      ;
; 5.164 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[26] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.800     ; 1.068      ;
; 5.164 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[24] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.800     ; 1.068      ;
; 5.164 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[19] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.800     ; 1.068      ;
; 5.164 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[17] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.800     ; 1.068      ;
; 5.164 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[1]  ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.800     ; 1.068      ;
; 5.206 ; clk_lrclk_gen:clrgen|LRCLK ; I2S_xmit:J_IQPWM|TLV_state~2     ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.792     ; 1.034      ;
; 5.247 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|TLV_state~4     ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.784     ; 1.001      ;
; 5.261 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[27]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.811     ; 0.960      ;
; 5.261 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[23]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.811     ; 0.960      ;
; 5.261 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[22]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.811     ; 0.960      ;
; 5.261 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[21]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.811     ; 0.960      ;
; 5.261 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[20]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.811     ; 0.960      ;
; 5.261 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[4]    ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.811     ; 0.960      ;
; 5.261 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[3]    ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.811     ; 0.960      ;
; 5.261 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[7]    ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.811     ; 0.960      ;
; 5.263 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|bit_count[2]    ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.791     ; 0.978      ;
; 5.281 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[28]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.806     ; 0.945      ;
; 5.281 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[26]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.806     ; 0.945      ;
; 5.281 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[25]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.806     ; 0.945      ;
; 5.281 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[8]    ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.806     ; 0.945      ;
; 5.281 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[19]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.806     ; 0.945      ;
; 5.281 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[6]    ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.806     ; 0.945      ;
; 5.281 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[10]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.806     ; 0.945      ;
; 5.299 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[31] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.799     ; 0.934      ;
; 5.299 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[13] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.799     ; 0.934      ;
; 5.299 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[9]  ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.799     ; 0.934      ;
; 5.299 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[8]  ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.799     ; 0.934      ;
; 5.299 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[23] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.799     ; 0.934      ;
; 5.299 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[7]  ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.799     ; 0.934      ;
; 5.299 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[22] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.799     ; 0.934      ;
; 5.299 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[6]  ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.799     ; 0.934      ;
; 5.299 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[5]  ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.799     ; 0.934      ;
; 5.340 ; cdc_mcp:iqp|b_data[13]     ; I2S_xmit:J_IQPWM|last_data[13]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.798     ; 0.894      ;
; 5.344 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|obit            ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.797     ; 0.891      ;
; 5.351 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|obit          ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.778     ; 0.903      ;
; 5.373 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|bit_count[1]    ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.791     ; 0.868      ;
; 5.395 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|bit_count[0]    ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.791     ; 0.846      ;
; 5.395 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[12] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.798     ; 0.839      ;
; 5.395 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[25] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.798     ; 0.839      ;
; 5.395 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[21] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.798     ; 0.839      ;
; 5.395 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[20] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.798     ; 0.839      ;
; 5.395 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[4]  ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.798     ; 0.839      ;
; 5.395 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[18] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.798     ; 0.839      ;
; 5.395 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[2]  ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.798     ; 0.839      ;
; 5.395 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[3]  ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.798     ; 0.839      ;
; 5.398 ; cdc_mcp:lra|b_data[14]     ; I2S_xmit:J_LRAudio|last_data[14] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 7.000        ; -0.790     ; 0.844      ;
+-------+----------------------------+----------------------------------+--------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'n/a'                                                                                          ;
+-------+-----------------------+------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------+--------------+-------------+--------------+------------+------------+
; 6.205 ; IF_conf[1]            ; C48_clk    ; IF_clk       ; n/a         ; 10.000       ; -1.518     ; 2.277      ;
; 6.420 ; C5                    ; C6         ; C5           ; n/a         ; 10.000       ; 0.000      ; 3.580      ;
; 6.420 ; C5                    ; C6         ; C5           ; n/a         ; 10.000       ; 0.000      ; 3.580      ;
; 6.809 ; IF_clk                ; C48_clk    ; IF_clk       ; n/a         ; 10.000       ; 0.000      ; 3.191      ;
; 6.809 ; IF_clk                ; C48_clk    ; IF_clk       ; n/a         ; 10.000       ; 0.000      ; 3.191      ;
; 6.909 ; SDOBACK               ; FX2_PE1    ; IF_clk       ; n/a         ; 11.000       ; 0.000      ; 3.091      ;
; 7.373 ; async_usb:usb1|ep_sel ; FX2_FD[10] ; IF_clk       ; n/a         ; 12.000       ; -1.493     ; 3.134      ;
; 7.399 ; async_usb:usb1|SLEN   ; FX2_FD[15] ; IF_clk       ; n/a         ; 12.000       ; -1.493     ; 3.108      ;
; 7.419 ; async_usb:usb1|SLEN   ; FX2_FD[12] ; IF_clk       ; n/a         ; 12.000       ; -1.493     ; 3.088      ;
; 7.448 ; async_usb:usb1|SLEN   ; FX2_FD[13] ; IF_clk       ; n/a         ; 12.000       ; -1.493     ; 3.059      ;
; 7.483 ; async_usb:usb1|SLEN   ; FX2_FD[10] ; IF_clk       ; n/a         ; 12.000       ; -1.493     ; 3.024      ;
; 7.488 ; async_usb:usb1|SLEN   ; FX2_FD[14] ; IF_clk       ; n/a         ; 12.000       ; -1.493     ; 3.019      ;
; 7.514 ; async_usb:usb1|SLEN   ; FX2_FD[8]  ; IF_clk       ; n/a         ; 12.000       ; -1.493     ; 2.993      ;
; 7.516 ; async_usb:usb1|ep_sel ; FX2_FD[15] ; IF_clk       ; n/a         ; 12.000       ; -1.493     ; 2.991      ;
; 7.530 ; FIFO:TXF|q[8]         ; FX2_FD[0]  ; IF_clk       ; n/a         ; 12.000       ; -1.508     ; 2.962      ;
; 7.539 ; async_usb:usb1|ep_sel ; FX2_FD[12] ; IF_clk       ; n/a         ; 12.000       ; -1.493     ; 2.968      ;
; 7.542 ; async_usb:usb1|ep_sel ; FX2_FD[8]  ; IF_clk       ; n/a         ; 12.000       ; -1.493     ; 2.965      ;
; 7.562 ; async_usb:usb1|ep_sel ; FX2_FD[9]  ; IF_clk       ; n/a         ; 12.000       ; -1.493     ; 2.945      ;
; 7.562 ; async_usb:usb1|ep_sel ; FX2_FD[13] ; IF_clk       ; n/a         ; 12.000       ; -1.493     ; 2.945      ;
; 7.588 ; async_usb:usb1|ep_sel ; FX2_FD[11] ; IF_clk       ; n/a         ; 12.000       ; -1.493     ; 2.919      ;
; 7.598 ; async_usb:usb1|ep_sel ; FX2_FD[14] ; IF_clk       ; n/a         ; 12.000       ; -1.493     ; 2.909      ;
; 7.607 ; async_usb:usb1|SLEN   ; FX2_FD[9]  ; IF_clk       ; n/a         ; 12.000       ; -1.493     ; 2.900      ;
; 7.608 ; async_usb:usb1|SLEN   ; FX2_FD[0]  ; IF_clk       ; n/a         ; 12.000       ; -1.493     ; 2.899      ;
; 7.619 ; async_usb:usb1|ep_sel ; FX2_FD[0]  ; IF_clk       ; n/a         ; 12.000       ; -1.493     ; 2.888      ;
; 7.624 ; FIFO:SPF|q[2]         ; FX2_FD[10] ; IF_clk       ; n/a         ; 12.000       ; -1.486     ; 2.890      ;
; 7.633 ; FIFO:TXF|q[6]         ; FX2_FD[14] ; IF_clk       ; n/a         ; 12.000       ; -1.486     ; 2.881      ;
; 7.636 ; async_usb:usb1|SLEN   ; FX2_FD[4]  ; IF_clk       ; n/a         ; 12.000       ; -1.493     ; 2.871      ;
; 7.636 ; async_usb:usb1|SLEN   ; FX2_FD[2]  ; IF_clk       ; n/a         ; 12.000       ; -1.493     ; 2.871      ;
; 7.647 ; FIFO:SPF|q[7]         ; FX2_FD[15] ; IF_clk       ; n/a         ; 12.000       ; -1.486     ; 2.867      ;
; 7.650 ; async_usb:usb1|SLEN   ; FX2_FD[3]  ; IF_clk       ; n/a         ; 12.000       ; -1.493     ; 2.857      ;
; 7.651 ; async_usb:usb1|SLEN   ; FX2_FD[1]  ; IF_clk       ; n/a         ; 12.000       ; -1.493     ; 2.856      ;
; 7.657 ; async_usb:usb1|ep_sel ; FX2_FD[2]  ; IF_clk       ; n/a         ; 12.000       ; -1.493     ; 2.850      ;
; 7.664 ; FIFO:SPF|q[4]         ; FX2_FD[12] ; IF_clk       ; n/a         ; 12.000       ; -1.486     ; 2.850      ;
; 7.665 ; async_usb:usb1|ep_sel ; FX2_FD[4]  ; IF_clk       ; n/a         ; 12.000       ; -1.493     ; 2.842      ;
; 7.665 ; async_usb:usb1|ep_sel ; FX2_FD[1]  ; IF_clk       ; n/a         ; 12.000       ; -1.493     ; 2.842      ;
; 7.676 ; async_usb:usb1|ep_sel ; FX2_FD[3]  ; IF_clk       ; n/a         ; 12.000       ; -1.493     ; 2.831      ;
; 7.684 ; FIFO:TXF|q[0]         ; FX2_FD[8]  ; IF_clk       ; n/a         ; 12.000       ; -1.500     ; 2.816      ;
; 7.692 ; FIFO:TXF|q[1]         ; FX2_FD[9]  ; IF_clk       ; n/a         ; 12.000       ; -1.480     ; 2.828      ;
; 7.693 ; FIFO:SPF|q[5]         ; FX2_FD[13] ; IF_clk       ; n/a         ; 12.000       ; -1.486     ; 2.821      ;
; 7.700 ; async_usb:usb1|SLEN   ; FX2_FD[7]  ; IF_clk       ; n/a         ; 12.000       ; -1.493     ; 2.807      ;
; 7.704 ; async_usb:usb1|SLEN   ; FX2_FD[11] ; IF_clk       ; n/a         ; 12.000       ; -1.493     ; 2.803      ;
; 7.718 ; async_usb:usb1|ep_sel ; FX2_FD[7]  ; IF_clk       ; n/a         ; 12.000       ; -1.493     ; 2.789      ;
; 7.724 ; async_usb:usb1|SLEN   ; FX2_FD[6]  ; IF_clk       ; n/a         ; 12.000       ; -1.493     ; 2.783      ;
; 7.726 ; async_usb:usb1|SLEN   ; FX2_FD[5]  ; IF_clk       ; n/a         ; 12.000       ; -1.493     ; 2.781      ;
; 7.757 ; async_usb:usb1|ep_sel ; FX2_FD[6]  ; IF_clk       ; n/a         ; 12.000       ; -1.493     ; 2.750      ;
; 7.762 ; async_usb:usb1|ep_sel ; FX2_FD[5]  ; IF_clk       ; n/a         ; 12.000       ; -1.493     ; 2.745      ;
; 7.764 ; FIFO:SPF|q[1]         ; FX2_FD[9]  ; IF_clk       ; n/a         ; 12.000       ; -1.479     ; 2.757      ;
; 7.783 ; FIFO:TXF|q[2]         ; FX2_FD[10] ; IF_clk       ; n/a         ; 12.000       ; -1.486     ; 2.731      ;
; 7.798 ; FIFO:TXF|q[7]         ; FX2_FD[15] ; IF_clk       ; n/a         ; 12.000       ; -1.486     ; 2.716      ;
; 7.803 ; FIFO:TXF|q[10]        ; FX2_FD[2]  ; IF_clk       ; n/a         ; 12.000       ; -1.500     ; 2.697      ;
; 7.808 ; FIFO:TXF|q[12]        ; FX2_FD[4]  ; IF_clk       ; n/a         ; 12.000       ; -1.500     ; 2.692      ;
; 7.811 ; FIFO:TXF|q[14]        ; FX2_FD[6]  ; IF_clk       ; n/a         ; 12.000       ; -1.499     ; 2.690      ;
; 7.817 ; FIFO:SPF|q[9]         ; FX2_FD[1]  ; IF_clk       ; n/a         ; 12.000       ; -1.500     ; 2.683      ;
; 7.820 ; FIFO:TXF|q[4]         ; FX2_FD[12] ; IF_clk       ; n/a         ; 12.000       ; -1.486     ; 2.694      ;
; 7.820 ; FIFO:TXF|q[11]        ; FX2_FD[3]  ; IF_clk       ; n/a         ; 12.000       ; -1.500     ; 2.680      ;
; 7.830 ; FIFO:SPF|q[0]         ; FX2_FD[8]  ; IF_clk       ; n/a         ; 12.000       ; -1.500     ; 2.670      ;
; 7.846 ; FIFO:TXF|q[5]         ; FX2_FD[13] ; IF_clk       ; n/a         ; 12.000       ; -1.486     ; 2.668      ;
; 7.862 ; FIFO:SPF|q[3]         ; FX2_FD[11] ; IF_clk       ; n/a         ; 12.000       ; -1.486     ; 2.652      ;
; 7.865 ; FIFO:TXF|q[15]        ; FX2_FD[7]  ; IF_clk       ; n/a         ; 12.000       ; -1.500     ; 2.635      ;
; 7.883 ; FIFO:SPF|q[6]         ; FX2_FD[14] ; IF_clk       ; n/a         ; 12.000       ; -1.486     ; 2.631      ;
; 7.899 ; FIFO:TXF|q[13]        ; FX2_FD[5]  ; IF_clk       ; n/a         ; 12.000       ; -1.500     ; 2.601      ;
; 7.913 ; FIFO:SPF|q[8]         ; FX2_FD[0]  ; IF_clk       ; n/a         ; 12.000       ; -1.500     ; 2.587      ;
; 7.948 ; FIFO:SPF|q[10]        ; FX2_FD[2]  ; IF_clk       ; n/a         ; 12.000       ; -1.500     ; 2.552      ;
; 7.953 ; FIFO:SPF|q[12]        ; FX2_FD[4]  ; IF_clk       ; n/a         ; 12.000       ; -1.500     ; 2.547      ;
; 7.958 ; FIFO:TXF|q[9]         ; FX2_FD[1]  ; IF_clk       ; n/a         ; 12.000       ; -1.500     ; 2.542      ;
; 7.965 ; FIFO:SPF|q[11]        ; FX2_FD[3]  ; IF_clk       ; n/a         ; 12.000       ; -1.500     ; 2.535      ;
; 8.002 ; FIFO:TXF|q[3]         ; FX2_FD[11] ; IF_clk       ; n/a         ; 12.000       ; -1.486     ; 2.512      ;
; 8.010 ; FIFO:SPF|q[15]        ; FX2_FD[7]  ; IF_clk       ; n/a         ; 12.000       ; -1.500     ; 2.490      ;
; 8.041 ; FIFO:SPF|q[14]        ; FX2_FD[6]  ; IF_clk       ; n/a         ; 12.000       ; -1.500     ; 2.459      ;
; 8.043 ; FIFO:SPF|q[13]        ; FX2_FD[5]  ; IF_clk       ; n/a         ; 12.000       ; -1.500     ; 2.457      ;
+-------+-----------------------+------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'IF_clk'                                                                                                                                      ;
+-------+---------------------------------+------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                      ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+------------------------------+---------------------------------+-------------+--------------+------------+------------+
; 6.933 ; NWire_xmit:M_LRAudio|NW_state~3 ; C19                          ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 0.105      ; 3.172      ;
; 6.994 ; NWire_xmit:M_LRAudio|NW_state~3 ; C24                          ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 0.105      ; 3.111      ;
; 7.021 ; NWire_xmit:M_LRAudio|NW_state~4 ; C24                          ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 0.105      ; 3.084      ;
; 7.026 ; NWire_xmit:M_LRAudio|NW_state~2 ; C19                          ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 0.105      ; 3.079      ;
; 7.060 ; NWire_xmit:M_LRAudio|NW_state~2 ; C24                          ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 0.105      ; 3.045      ;
; 7.137 ; NWire_xmit:M_LRAudio|NW_state~4 ; C19                          ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 0.105      ; 2.968      ;
; 7.151 ; NWire_xmit:P_IQPWM|id[0]        ; C19                          ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 0.102      ; 2.951      ;
; 7.166 ; NWire_xmit:M_LRAudio|id[0]      ; C24                          ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 0.105      ; 2.939      ;
; 9.780 ; NWire_rcv:P_MIC|pass[2]         ; LRcnt[12]                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.554      ; 2.806      ;
; 9.780 ; NWire_rcv:P_MIC|pass[2]         ; LRcnt[13]                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.554      ; 2.806      ;
; 9.780 ; NWire_rcv:P_MIC|pass[2]         ; LRcnt[14]                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.554      ; 2.806      ;
; 9.780 ; NWire_rcv:P_MIC|pass[2]         ; LRcnt[15]                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.554      ; 2.806      ;
; 9.780 ; NWire_rcv:P_MIC|pass[2]         ; LRcnt[16]                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.554      ; 2.806      ;
; 9.780 ; NWire_rcv:P_MIC|pass[2]         ; LRcnt[17]                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.554      ; 2.806      ;
; 9.780 ; NWire_rcv:P_MIC|pass[2]         ; LRcnt[18]                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.554      ; 2.806      ;
; 9.780 ; NWire_rcv:P_MIC|pass[2]         ; LRcnt[19]                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.554      ; 2.806      ;
; 9.780 ; NWire_rcv:P_MIC|pass[2]         ; LRcnt[20]                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.554      ; 2.806      ;
; 9.780 ; NWire_rcv:P_MIC|pass[2]         ; LRcnt[21]                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.554      ; 2.806      ;
; 9.780 ; NWire_rcv:P_MIC|pass[2]         ; LRcnt[22]                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.554      ; 2.806      ;
; 9.780 ; NWire_rcv:P_MIC|pass[2]         ; LRcnt[23]                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.554      ; 2.806      ;
; 9.787 ; NWire_rcv:P_MIC|pass[2]         ; Tx_fifo_ctrl:TXFC|AD_state~2 ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.592      ; 2.837      ;
; 9.823 ; NWire_rcv:P_MIC|DBrise          ; LRcnt[12]                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.575      ; 2.784      ;
; 9.823 ; NWire_rcv:P_MIC|DBrise          ; LRcnt[13]                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.575      ; 2.784      ;
; 9.823 ; NWire_rcv:P_MIC|DBrise          ; LRcnt[14]                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.575      ; 2.784      ;
; 9.823 ; NWire_rcv:P_MIC|DBrise          ; LRcnt[15]                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.575      ; 2.784      ;
; 9.823 ; NWire_rcv:P_MIC|DBrise          ; LRcnt[16]                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.575      ; 2.784      ;
; 9.823 ; NWire_rcv:P_MIC|DBrise          ; LRcnt[17]                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.575      ; 2.784      ;
; 9.823 ; NWire_rcv:P_MIC|DBrise          ; LRcnt[18]                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.575      ; 2.784      ;
; 9.823 ; NWire_rcv:P_MIC|DBrise          ; LRcnt[19]                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.575      ; 2.784      ;
; 9.823 ; NWire_rcv:P_MIC|DBrise          ; LRcnt[20]                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.575      ; 2.784      ;
; 9.823 ; NWire_rcv:P_MIC|DBrise          ; LRcnt[21]                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.575      ; 2.784      ;
; 9.823 ; NWire_rcv:P_MIC|DBrise          ; LRcnt[22]                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.575      ; 2.784      ;
; 9.823 ; NWire_rcv:P_MIC|DBrise          ; LRcnt[23]                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.575      ; 2.784      ;
; 9.830 ; NWire_rcv:P_MIC|DBrise          ; Tx_fifo_ctrl:TXFC|AD_state~2 ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.613      ; 2.815      ;
; 9.857 ; NWire_rcv:P_MIC|pass[2]         ; Tx_fifo_ctrl:TXFC|AD_state~3 ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.592      ; 2.767      ;
; 9.900 ; NWire_rcv:P_MIC|DBrise          ; Tx_fifo_ctrl:TXFC|AD_state~3 ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.613      ; 2.745      ;
; 9.906 ; NWire_rcv:P_MIC|pass[2]         ; LRcnt[0]                     ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.548      ; 2.674      ;
; 9.906 ; NWire_rcv:P_MIC|pass[2]         ; LRcnt[1]                     ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.548      ; 2.674      ;
; 9.906 ; NWire_rcv:P_MIC|pass[2]         ; LRcnt[2]                     ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.548      ; 2.674      ;
; 9.906 ; NWire_rcv:P_MIC|pass[2]         ; LRcnt[3]                     ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.548      ; 2.674      ;
; 9.906 ; NWire_rcv:P_MIC|pass[2]         ; LRcnt[4]                     ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.548      ; 2.674      ;
; 9.906 ; NWire_rcv:P_MIC|pass[2]         ; LRcnt[5]                     ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.548      ; 2.674      ;
; 9.906 ; NWire_rcv:P_MIC|pass[2]         ; LRcnt[6]                     ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.548      ; 2.674      ;
; 9.906 ; NWire_rcv:P_MIC|pass[2]         ; LRcnt[7]                     ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.548      ; 2.674      ;
; 9.906 ; NWire_rcv:P_MIC|pass[2]         ; LRcnt[8]                     ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.548      ; 2.674      ;
; 9.906 ; NWire_rcv:P_MIC|pass[2]         ; LRcnt[9]                     ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.548      ; 2.674      ;
; 9.906 ; NWire_rcv:P_MIC|pass[2]         ; LRcnt[10]                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.548      ; 2.674      ;
; 9.906 ; NWire_rcv:P_MIC|pass[2]         ; LRcnt[11]                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.548      ; 2.674      ;
; 9.906 ; NWire_rcv:P_MIC|pass[3]         ; LRcnt[12]                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.553      ; 2.679      ;
; 9.906 ; NWire_rcv:P_MIC|pass[3]         ; LRcnt[13]                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.553      ; 2.679      ;
; 9.906 ; NWire_rcv:P_MIC|pass[3]         ; LRcnt[14]                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.553      ; 2.679      ;
; 9.906 ; NWire_rcv:P_MIC|pass[3]         ; LRcnt[15]                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.553      ; 2.679      ;
; 9.906 ; NWire_rcv:P_MIC|pass[3]         ; LRcnt[16]                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.553      ; 2.679      ;
; 9.906 ; NWire_rcv:P_MIC|pass[3]         ; LRcnt[17]                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.553      ; 2.679      ;
; 9.906 ; NWire_rcv:P_MIC|pass[3]         ; LRcnt[18]                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.553      ; 2.679      ;
; 9.906 ; NWire_rcv:P_MIC|pass[3]         ; LRcnt[19]                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.553      ; 2.679      ;
; 9.906 ; NWire_rcv:P_MIC|pass[3]         ; LRcnt[20]                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.553      ; 2.679      ;
; 9.906 ; NWire_rcv:P_MIC|pass[3]         ; LRcnt[21]                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.553      ; 2.679      ;
; 9.906 ; NWire_rcv:P_MIC|pass[3]         ; LRcnt[22]                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.553      ; 2.679      ;
; 9.906 ; NWire_rcv:P_MIC|pass[3]         ; LRcnt[23]                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.553      ; 2.679      ;
; 9.913 ; NWire_rcv:P_MIC|pass[3]         ; Tx_fifo_ctrl:TXFC|AD_state~2 ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.591      ; 2.710      ;
; 9.940 ; NWire_rcv:P_MIC|pass[0]         ; LRcnt[12]                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.552      ; 2.644      ;
; 9.940 ; NWire_rcv:P_MIC|pass[0]         ; LRcnt[13]                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.552      ; 2.644      ;
; 9.940 ; NWire_rcv:P_MIC|pass[0]         ; LRcnt[14]                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.552      ; 2.644      ;
; 9.940 ; NWire_rcv:P_MIC|pass[0]         ; LRcnt[15]                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.552      ; 2.644      ;
; 9.940 ; NWire_rcv:P_MIC|pass[0]         ; LRcnt[16]                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.552      ; 2.644      ;
; 9.940 ; NWire_rcv:P_MIC|pass[0]         ; LRcnt[17]                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.552      ; 2.644      ;
; 9.940 ; NWire_rcv:P_MIC|pass[0]         ; LRcnt[18]                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.552      ; 2.644      ;
; 9.940 ; NWire_rcv:P_MIC|pass[0]         ; LRcnt[19]                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.552      ; 2.644      ;
; 9.940 ; NWire_rcv:P_MIC|pass[0]         ; LRcnt[20]                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.552      ; 2.644      ;
; 9.940 ; NWire_rcv:P_MIC|pass[0]         ; LRcnt[21]                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.552      ; 2.644      ;
; 9.940 ; NWire_rcv:P_MIC|pass[0]         ; LRcnt[22]                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.552      ; 2.644      ;
; 9.940 ; NWire_rcv:P_MIC|pass[0]         ; LRcnt[23]                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.552      ; 2.644      ;
; 9.942 ; NWire_rcv:P_MIC|pass[1]         ; LRcnt[12]                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.557      ; 2.647      ;
; 9.942 ; NWire_rcv:P_MIC|pass[1]         ; LRcnt[13]                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.557      ; 2.647      ;
; 9.942 ; NWire_rcv:P_MIC|pass[1]         ; LRcnt[14]                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.557      ; 2.647      ;
; 9.942 ; NWire_rcv:P_MIC|pass[1]         ; LRcnt[15]                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.557      ; 2.647      ;
; 9.942 ; NWire_rcv:P_MIC|pass[1]         ; LRcnt[16]                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.557      ; 2.647      ;
; 9.942 ; NWire_rcv:P_MIC|pass[1]         ; LRcnt[17]                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.557      ; 2.647      ;
; 9.942 ; NWire_rcv:P_MIC|pass[1]         ; LRcnt[18]                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.557      ; 2.647      ;
; 9.942 ; NWire_rcv:P_MIC|pass[1]         ; LRcnt[19]                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.557      ; 2.647      ;
; 9.942 ; NWire_rcv:P_MIC|pass[1]         ; LRcnt[20]                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.557      ; 2.647      ;
; 9.942 ; NWire_rcv:P_MIC|pass[1]         ; LRcnt[21]                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.557      ; 2.647      ;
; 9.942 ; NWire_rcv:P_MIC|pass[1]         ; LRcnt[22]                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.557      ; 2.647      ;
; 9.942 ; NWire_rcv:P_MIC|pass[1]         ; LRcnt[23]                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.557      ; 2.647      ;
; 9.947 ; NWire_rcv:P_MIC|pass[0]         ; Tx_fifo_ctrl:TXFC|AD_state~2 ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.590      ; 2.675      ;
; 9.949 ; NWire_rcv:P_MIC|DBrise          ; LRcnt[0]                     ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.569      ; 2.652      ;
; 9.949 ; NWire_rcv:P_MIC|DBrise          ; LRcnt[1]                     ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.569      ; 2.652      ;
; 9.949 ; NWire_rcv:P_MIC|DBrise          ; LRcnt[2]                     ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.569      ; 2.652      ;
; 9.949 ; NWire_rcv:P_MIC|DBrise          ; LRcnt[3]                     ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.569      ; 2.652      ;
; 9.949 ; NWire_rcv:P_MIC|DBrise          ; LRcnt[4]                     ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.569      ; 2.652      ;
; 9.949 ; NWire_rcv:P_MIC|DBrise          ; LRcnt[5]                     ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.569      ; 2.652      ;
; 9.949 ; NWire_rcv:P_MIC|DBrise          ; LRcnt[6]                     ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.569      ; 2.652      ;
; 9.949 ; NWire_rcv:P_MIC|DBrise          ; LRcnt[7]                     ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.569      ; 2.652      ;
; 9.949 ; NWire_rcv:P_MIC|DBrise          ; LRcnt[8]                     ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.569      ; 2.652      ;
; 9.949 ; NWire_rcv:P_MIC|DBrise          ; LRcnt[9]                     ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.569      ; 2.652      ;
; 9.949 ; NWire_rcv:P_MIC|DBrise          ; LRcnt[10]                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.569      ; 2.652      ;
; 9.949 ; NWire_rcv:P_MIC|DBrise          ; LRcnt[11]                    ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.569      ; 2.652      ;
; 9.949 ; NWire_rcv:P_MIC|pass[1]         ; Tx_fifo_ctrl:TXFC|AD_state~2 ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.595      ; 2.678      ;
; 9.983 ; NWire_rcv:P_MIC|pass[3]         ; Tx_fifo_ctrl:TXFC|AD_state~3 ; cm3|altpll_component|pll|clk[0] ; IF_clk      ; 11.000       ; 1.591      ; 2.640      ;
+-------+---------------------------------+------------------------------+---------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'cm3|altpll_component|pll|clk[0]'                                                                                                                                          ;
+-------+------------------------------------+------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 8.221 ; NWire_rcv:MDC[1].M_Q|tb_width[1]   ; NWire_rcv:MDC[1].M_Q|pass[2]       ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; -0.004     ; 2.807      ;
; 8.247 ; NWire_rcv:MDC[1].M_Q|tb_width[1]   ; NWire_rcv:MDC[1].M_Q|pass[1]       ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; -0.003     ; 2.782      ;
; 8.275 ; NWire_rcv:MDC[2].M_I|tb_width[3]   ; NWire_rcv:MDC[2].M_I|rdata[15]     ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; 0.017      ; 2.774      ;
; 8.275 ; NWire_rcv:MDC[2].M_I|tb_width[3]   ; NWire_rcv:MDC[2].M_I|rdata[14]     ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; 0.017      ; 2.774      ;
; 8.275 ; NWire_rcv:MDC[2].M_I|tb_width[3]   ; NWire_rcv:MDC[2].M_I|rdata[13]     ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; 0.017      ; 2.774      ;
; 8.275 ; NWire_rcv:MDC[2].M_I|tb_width[3]   ; NWire_rcv:MDC[2].M_I|rdata[12]     ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; 0.017      ; 2.774      ;
; 8.275 ; NWire_rcv:MDC[2].M_I|tb_width[3]   ; NWire_rcv:MDC[2].M_I|rdata[11]     ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; 0.017      ; 2.774      ;
; 8.275 ; NWire_rcv:MDC[2].M_I|tb_width[3]   ; NWire_rcv:MDC[2].M_I|rdata[10]     ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; 0.017      ; 2.774      ;
; 8.275 ; NWire_rcv:MDC[2].M_I|tb_width[3]   ; NWire_rcv:MDC[2].M_I|rdata[9]      ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; 0.017      ; 2.774      ;
; 8.275 ; NWire_rcv:MDC[2].M_I|tb_width[3]   ; NWire_rcv:MDC[2].M_I|rdata[8]      ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; 0.017      ; 2.774      ;
; 8.281 ; NWire_rcv:MDC[1].M_Q|tb_width[2]   ; NWire_rcv:MDC[1].M_Q|pass[1]       ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; -0.003     ; 2.748      ;
; 8.283 ; NWire_rcv:MDC[1].M_Q|tb_width[2]   ; NWire_rcv:MDC[1].M_Q|pass[2]       ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; -0.004     ; 2.745      ;
; 8.288 ; NWire_rcv:MDC[1].M_I|DB_LEN[2][1]  ; NWire_rcv:MDC[1].M_I|tb_width[11]  ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; 0.011      ; 2.755      ;
; 8.303 ; NWire_rcv:MDC[3].M_I|tb_width[1]   ; NWire_rcv:MDC[3].M_I|pass[1]       ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; -0.006     ; 2.723      ;
; 8.333 ; NWire_rcv:MDC[3].M_I|tb_width[11]  ; NWire_rcv:MDC[3].M_I|rdata[23]     ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; -0.022     ; 2.677      ;
; 8.333 ; NWire_rcv:MDC[3].M_I|tb_width[11]  ; NWire_rcv:MDC[3].M_I|rdata[22]     ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; -0.022     ; 2.677      ;
; 8.333 ; NWire_rcv:MDC[3].M_I|tb_width[11]  ; NWire_rcv:MDC[3].M_I|rdata[21]     ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; -0.022     ; 2.677      ;
; 8.333 ; NWire_rcv:MDC[3].M_I|tb_width[11]  ; NWire_rcv:MDC[3].M_I|rdata[20]     ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; -0.022     ; 2.677      ;
; 8.333 ; NWire_rcv:MDC[3].M_I|tb_width[11]  ; NWire_rcv:MDC[3].M_I|rdata[19]     ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; -0.022     ; 2.677      ;
; 8.333 ; NWire_rcv:MDC[3].M_I|tb_width[11]  ; NWire_rcv:MDC[3].M_I|rdata[18]     ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; -0.022     ; 2.677      ;
; 8.333 ; NWire_rcv:MDC[3].M_I|tb_width[11]  ; NWire_rcv:MDC[3].M_I|rdata[17]     ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; -0.022     ; 2.677      ;
; 8.333 ; NWire_rcv:MDC[3].M_I|tb_width[11]  ; NWire_rcv:MDC[3].M_I|rdata[16]     ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; -0.022     ; 2.677      ;
; 8.333 ; NWire_rcv:MDC[3].M_I|tb_width[11]  ; NWire_rcv:MDC[3].M_I|rdata[15]     ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; -0.022     ; 2.677      ;
; 8.333 ; NWire_rcv:MDC[3].M_I|tb_width[11]  ; NWire_rcv:MDC[3].M_I|rdata[14]     ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; -0.022     ; 2.677      ;
; 8.333 ; NWire_rcv:MDC[3].M_I|tb_width[11]  ; NWire_rcv:MDC[3].M_I|rdata[13]     ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; -0.022     ; 2.677      ;
; 8.356 ; NWire_rcv:MDC[1].M_I|DB_LEN[3][0]  ; NWire_rcv:MDC[1].M_I|tb_width[11]  ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; 0.008      ; 2.684      ;
; 8.356 ; NWire_rcv:MDC[3].M_I|tb_cnt[10]    ; NWire_rcv:MDC[3].M_I|rdata[23]     ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; -0.038     ; 2.638      ;
; 8.356 ; NWire_rcv:MDC[3].M_I|tb_cnt[10]    ; NWire_rcv:MDC[3].M_I|rdata[22]     ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; -0.038     ; 2.638      ;
; 8.356 ; NWire_rcv:MDC[3].M_I|tb_cnt[10]    ; NWire_rcv:MDC[3].M_I|rdata[21]     ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; -0.038     ; 2.638      ;
; 8.356 ; NWire_rcv:MDC[3].M_I|tb_cnt[10]    ; NWire_rcv:MDC[3].M_I|rdata[20]     ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; -0.038     ; 2.638      ;
; 8.356 ; NWire_rcv:MDC[3].M_I|tb_cnt[10]    ; NWire_rcv:MDC[3].M_I|rdata[19]     ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; -0.038     ; 2.638      ;
; 8.356 ; NWire_rcv:MDC[3].M_I|tb_cnt[10]    ; NWire_rcv:MDC[3].M_I|rdata[18]     ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; -0.038     ; 2.638      ;
; 8.356 ; NWire_rcv:MDC[3].M_I|tb_cnt[10]    ; NWire_rcv:MDC[3].M_I|rdata[17]     ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; -0.038     ; 2.638      ;
; 8.356 ; NWire_rcv:MDC[3].M_I|tb_cnt[10]    ; NWire_rcv:MDC[3].M_I|rdata[16]     ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; -0.038     ; 2.638      ;
; 8.356 ; NWire_rcv:MDC[3].M_I|tb_cnt[10]    ; NWire_rcv:MDC[3].M_I|rdata[15]     ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; -0.038     ; 2.638      ;
; 8.356 ; NWire_rcv:MDC[3].M_I|tb_cnt[10]    ; NWire_rcv:MDC[3].M_I|rdata[14]     ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; -0.038     ; 2.638      ;
; 8.356 ; NWire_rcv:MDC[3].M_I|tb_cnt[10]    ; NWire_rcv:MDC[3].M_I|rdata[13]     ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; -0.038     ; 2.638      ;
; 8.357 ; NWire_rcv:MDC[1].M_I|DB_LEN[2][0]  ; NWire_rcv:MDC[1].M_I|tb_width[11]  ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; 0.011      ; 2.686      ;
; 8.359 ; NWire_rcv:MDC[1].M_Q|tb_width[4]   ; NWire_rcv:MDC[1].M_Q|pass[1]       ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; -0.002     ; 2.671      ;
; 8.361 ; NWire_rcv:MDC[1].M_Q|tb_width[4]   ; NWire_rcv:MDC[1].M_Q|pass[2]       ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; -0.003     ; 2.668      ;
; 8.367 ; NWire_rcv:MDC[1].M_I|DB_LEN[3][3]  ; NWire_rcv:MDC[1].M_I|tb_width[11]  ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; 0.008      ; 2.673      ;
; 8.368 ; NWire_rcv:MDC[1].M_I|tb_width[1]   ; NWire_rcv:MDC[1].M_I|pass[1]       ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; 0.000      ; 2.664      ;
; 8.372 ; NWire_rcv:MDC[3].M_I|tb_width[1]   ; NWire_rcv:MDC[3].M_I|pass[3]       ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; -0.003     ; 2.657      ;
; 8.378 ; NWire_rcv:MDC[2].M_I|tb_width[4]   ; NWire_rcv:MDC[2].M_I|pass[3]       ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; 0.027      ; 2.681      ;
; 8.381 ; NWire_rcv:MDC[1].M_Q|DB_LEN[3][3]  ; NWire_rcv:MDC[1].M_Q|tb_width[11]  ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; 0.007      ; 2.658      ;
; 8.382 ; NWire_rcv:MDC[1].M_I|DB_LEN[2][3]  ; NWire_rcv:MDC[1].M_I|tb_width[11]  ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; -0.001     ; 2.649      ;
; 8.384 ; NWire_rcv:MDC[2].M_I|tb_width[4]   ; NWire_rcv:MDC[2].M_I|pass[2]       ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; 0.029      ; 2.677      ;
; 8.387 ; NWire_rcv:MDC[2].M_I|tb_width[3]   ; NWire_rcv:MDC[2].M_I|rdata[23]     ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; 0.000      ; 2.645      ;
; 8.387 ; NWire_rcv:MDC[2].M_I|tb_width[3]   ; NWire_rcv:MDC[2].M_I|rdata[22]     ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; 0.000      ; 2.645      ;
; 8.387 ; NWire_rcv:MDC[2].M_I|tb_width[3]   ; NWire_rcv:MDC[2].M_I|rdata[21]     ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; 0.000      ; 2.645      ;
; 8.387 ; NWire_rcv:MDC[2].M_I|tb_width[3]   ; NWire_rcv:MDC[2].M_I|rdata[20]     ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; 0.000      ; 2.645      ;
; 8.387 ; NWire_rcv:MDC[2].M_I|tb_width[3]   ; NWire_rcv:MDC[2].M_I|rdata[19]     ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; 0.000      ; 2.645      ;
; 8.387 ; NWire_rcv:MDC[2].M_I|tb_width[3]   ; NWire_rcv:MDC[2].M_I|rdata[18]     ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; 0.000      ; 2.645      ;
; 8.387 ; NWire_rcv:MDC[2].M_I|tb_width[3]   ; NWire_rcv:MDC[2].M_I|rdata[17]     ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; 0.000      ; 2.645      ;
; 8.387 ; NWire_rcv:MDC[2].M_I|tb_width[3]   ; NWire_rcv:MDC[2].M_I|rdata[16]     ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; 0.000      ; 2.645      ;
; 8.387 ; NWire_rcv:MDC[2].M_I|tb_width[3]   ; NWire_rcv:MDC[2].M_I|rdata[7]      ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; 0.000      ; 2.645      ;
; 8.387 ; NWire_rcv:MDC[2].M_I|tb_width[3]   ; NWire_rcv:MDC[2].M_I|rdata[6]      ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; 0.000      ; 2.645      ;
; 8.387 ; NWire_rcv:MDC[2].M_I|tb_width[3]   ; NWire_rcv:MDC[2].M_I|rdata[5]      ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; 0.000      ; 2.645      ;
; 8.387 ; NWire_rcv:MDC[2].M_I|tb_width[3]   ; NWire_rcv:MDC[2].M_I|rdata[4]      ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; 0.000      ; 2.645      ;
; 8.387 ; NWire_rcv:MDC[2].M_I|tb_width[3]   ; NWire_rcv:MDC[2].M_I|rdata[3]      ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; 0.000      ; 2.645      ;
; 8.387 ; NWire_rcv:MDC[2].M_I|tb_width[3]   ; NWire_rcv:MDC[2].M_I|rdata[2]      ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; 0.000      ; 2.645      ;
; 8.387 ; NWire_rcv:MDC[2].M_I|tb_width[3]   ; NWire_rcv:MDC[2].M_I|rdata[1]      ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; 0.000      ; 2.645      ;
; 8.387 ; NWire_rcv:MDC[2].M_I|tb_width[3]   ; NWire_rcv:MDC[2].M_I|rdata[0]      ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; 0.000      ; 2.645      ;
; 8.387 ; NWire_rcv:MDC[2].M_I|tb_width[11]  ; NWire_rcv:MDC[2].M_I|rdata[15]     ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; 0.017      ; 2.662      ;
; 8.387 ; NWire_rcv:MDC[2].M_I|tb_width[11]  ; NWire_rcv:MDC[2].M_I|rdata[14]     ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; 0.017      ; 2.662      ;
; 8.387 ; NWire_rcv:MDC[2].M_I|tb_width[11]  ; NWire_rcv:MDC[2].M_I|rdata[13]     ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; 0.017      ; 2.662      ;
; 8.387 ; NWire_rcv:MDC[2].M_I|tb_width[11]  ; NWire_rcv:MDC[2].M_I|rdata[12]     ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; 0.017      ; 2.662      ;
; 8.387 ; NWire_rcv:MDC[2].M_I|tb_width[11]  ; NWire_rcv:MDC[2].M_I|rdata[11]     ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; 0.017      ; 2.662      ;
; 8.387 ; NWire_rcv:MDC[2].M_I|tb_width[11]  ; NWire_rcv:MDC[2].M_I|rdata[10]     ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; 0.017      ; 2.662      ;
; 8.387 ; NWire_rcv:MDC[2].M_I|tb_width[11]  ; NWire_rcv:MDC[2].M_I|rdata[9]      ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; 0.017      ; 2.662      ;
; 8.387 ; NWire_rcv:MDC[2].M_I|tb_width[11]  ; NWire_rcv:MDC[2].M_I|rdata[8]      ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; 0.017      ; 2.662      ;
; 8.395 ; NWire_rcv:MDC[3].M_Q|DBrise_cnt[1] ; NWire_rcv:MDC[3].M_Q|DBrise_cnt[0] ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; 0.000      ; 2.637      ;
; 8.395 ; NWire_rcv:MDC[3].M_Q|DBrise_cnt[1] ; NWire_rcv:MDC[3].M_Q|DBrise_cnt[1] ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; 0.000      ; 2.637      ;
; 8.395 ; NWire_rcv:MDC[3].M_Q|DBrise_cnt[1] ; NWire_rcv:MDC[3].M_Q|DBrise_cnt[2] ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; 0.000      ; 2.637      ;
; 8.395 ; NWire_rcv:MDC[3].M_Q|DBrise_cnt[1] ; NWire_rcv:MDC[3].M_Q|DBrise_cnt[4] ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; 0.000      ; 2.637      ;
; 8.395 ; NWire_rcv:MDC[3].M_Q|DBrise_cnt[1] ; NWire_rcv:MDC[3].M_Q|DBrise_cnt[3] ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; 0.000      ; 2.637      ;
; 8.404 ; NWire_rcv:MDC[1].M_I|tb_width[1]   ; NWire_rcv:MDC[1].M_I|pass[2]       ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; -0.001     ; 2.627      ;
; 8.407 ; NWire_rcv:MDC[1].M_I|tb_width[2]   ; NWire_rcv:MDC[1].M_I|pass[1]       ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; 0.000      ; 2.625      ;
; 8.409 ; NWire_rcv:MDC[3].M_Q|DBrise_cnt[1] ; NWire_rcv:MDC[3].M_Q|TB_state~3    ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; 0.025      ; 2.648      ;
; 8.411 ; NWire_rcv:MDC[3].M_Q|tb_width[1]   ; NWire_rcv:MDC[3].M_Q|pass[1]       ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; -0.005     ; 2.616      ;
; 8.415 ; NWire_rcv:MDC[2].M_I|DB_LEN[1][3]  ; NWire_rcv:MDC[2].M_I|tb_width[11]  ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; 0.007      ; 2.624      ;
; 8.415 ; NWire_rcv:MDC[3].M_I|tb_width[2]   ; NWire_rcv:MDC[3].M_I|pass[1]       ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; 0.019      ; 2.636      ;
; 8.416 ; NWire_rcv:MDC[1].M_Q|DB_LEN[3][3]  ; NWire_rcv:MDC[1].M_Q|tb_width[10]  ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; 0.007      ; 2.623      ;
; 8.417 ; NWire_rcv:MDC[1].M_I|DB_LEN[3][2]  ; NWire_rcv:MDC[1].M_I|tb_width[11]  ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; 0.002      ; 2.617      ;
; 8.420 ; NWire_rcv:MDC[1].M_I|DB_LEN[2][1]  ; NWire_rcv:MDC[1].M_I|tb_width[7]   ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; 0.011      ; 2.623      ;
; 8.420 ; NWire_rcv:MDC[2].M_I|tb_width[2]   ; NWire_rcv:MDC[2].M_I|pass[3]       ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; 0.027      ; 2.639      ;
; 8.421 ; NWire_rcv:MDC[1].M_Q|tb_width[3]   ; NWire_rcv:MDC[1].M_Q|pass[1]       ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; -0.002     ; 2.609      ;
; 8.423 ; NWire_rcv:MDC[1].M_Q|tb_width[3]   ; NWire_rcv:MDC[1].M_Q|pass[2]       ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; -0.003     ; 2.606      ;
; 8.426 ; NWire_rcv:MDC[2].M_I|tb_width[2]   ; NWire_rcv:MDC[2].M_I|pass[2]       ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; 0.029      ; 2.635      ;
; 8.428 ; NWire_rcv:MDC[2].M_I|DB_LEN[0][1]  ; NWire_rcv:MDC[2].M_I|tb_width[11]  ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; -0.006     ; 2.598      ;
; 8.429 ; NWire_rcv:MDC[3].M_Q|tb_width[1]   ; NWire_rcv:MDC[3].M_Q|pass[2]       ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; 0.003      ; 2.606      ;
; 8.431 ; NWire_rcv:MDC[1].M_I|DB_LEN[2][2]  ; NWire_rcv:MDC[1].M_I|tb_width[11]  ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; 0.000      ; 2.601      ;
; 8.432 ; NWire_rcv:MDC[3].M_Q|DBrise_cnt[1] ; NWire_rcv:MDC[3].M_Q|TB_state~2    ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; 0.025      ; 2.625      ;
; 8.434 ; NWire_rcv:MDC[0].M_Q|tb_cnt[7]     ; NWire_rcv:MDC[0].M_Q|rdata[7]      ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; -0.036     ; 2.562      ;
; 8.434 ; NWire_rcv:MDC[0].M_Q|tb_cnt[7]     ; NWire_rcv:MDC[0].M_Q|rdata[6]      ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; -0.036     ; 2.562      ;
; 8.434 ; NWire_rcv:MDC[0].M_Q|tb_cnt[7]     ; NWire_rcv:MDC[0].M_Q|rdata[5]      ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; -0.036     ; 2.562      ;
; 8.434 ; NWire_rcv:MDC[0].M_Q|tb_cnt[7]     ; NWire_rcv:MDC[0].M_Q|rdata[4]      ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; -0.036     ; 2.562      ;
; 8.434 ; NWire_rcv:MDC[0].M_Q|tb_cnt[7]     ; NWire_rcv:MDC[0].M_Q|rdata[3]      ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; -0.036     ; 2.562      ;
; 8.434 ; NWire_rcv:MDC[0].M_Q|tb_cnt[7]     ; NWire_rcv:MDC[0].M_Q|rdata[2]      ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; -0.036     ; 2.562      ;
; 8.434 ; NWire_rcv:MDC[0].M_Q|tb_cnt[7]     ; NWire_rcv:MDC[0].M_Q|rdata[1]      ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 11.000       ; -0.036     ; 2.562      ;
+-------+------------------------------------+------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'I2C_monitor:I2C_inst|deglitch:deglitch_scl|out'                                                                                                                                                                           ;
+-------+------------------------------------------------+------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                  ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 8.231 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|address_targeted[2] ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.564      ; 2.782      ;
; 8.297 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|address_targeted[4] ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.564      ; 2.716      ;
; 8.316 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|rcv_reg1[3]         ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.530      ; 2.663      ;
; 8.317 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|address_targeted[0] ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.564      ; 2.696      ;
; 8.402 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|address_targeted[3] ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.564      ; 2.611      ;
; 8.517 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|address_targeted[6] ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.564      ; 2.496      ;
; 8.526 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|rcv_reg1[6]         ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.530      ; 2.453      ;
; 8.542 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|rcv_reg1[7]         ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.558      ; 2.465      ;
; 8.595 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|rcv_reg1[1]         ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.558      ; 2.412      ;
; 8.598 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|rcv_reg1[5]         ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.558      ; 2.409      ;
; 8.602 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|rcv_reg0[2]         ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.557      ; 2.404      ;
; 8.615 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|rcv_reg0[1]         ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.558      ; 2.392      ;
; 8.625 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|rcv_reg1[2]         ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.558      ; 2.382      ;
; 8.631 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|address_targeted[1] ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.565      ; 2.383      ;
; 8.636 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|rcv_reg1[4]         ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.558      ; 2.371      ;
; 8.708 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|address_targeted[5] ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.564      ; 2.305      ;
; 8.712 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|rcv_reg0[3]         ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.557      ; 2.294      ;
; 8.780 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Merc2_version[4]    ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.529      ; 2.198      ;
; 8.780 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Merc2_version[3]    ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.529      ; 2.198      ;
; 8.780 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Merc2_version[2]    ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.529      ; 2.198      ;
; 8.780 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Merc2_version[0]    ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.529      ; 2.198      ;
; 8.780 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Merc2_version[1]    ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.529      ; 2.198      ;
; 8.819 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Penny_FW[0]         ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.530      ; 2.160      ;
; 8.819 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Penny_FW[7]         ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.530      ; 2.160      ;
; 8.819 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Penny_FW[4]         ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.530      ; 2.160      ;
; 8.819 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Penny_FW[5]         ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.530      ; 2.160      ;
; 8.819 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Penny_FW[6]         ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.530      ; 2.160      ;
; 8.819 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Penny_FW[1]         ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.530      ; 2.160      ;
; 8.819 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Penny_FW[2]         ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.530      ; 2.160      ;
; 8.819 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Penny_FW[3]         ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.530      ; 2.160      ;
; 8.846 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Merc2_version[5]    ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.548      ; 2.151      ;
; 8.846 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Merc2_version[6]    ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.548      ; 2.151      ;
; 8.853 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|rcv_reg1[0]         ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.557      ; 2.153      ;
; 8.858 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|rcv_reg0[0]         ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.557      ; 2.148      ;
; 8.909 ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|start_clr           ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 1.249      ; 2.930      ;
; 8.912 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|FWD[8]              ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.528      ; 2.065      ;
; 8.912 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|FWD[9]              ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.528      ; 2.065      ;
; 8.912 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|FWD[10]             ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.528      ; 2.065      ;
; 8.912 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|FWD[11]             ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.528      ; 2.065      ;
; 8.916 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Merc3_version[6]    ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.530      ; 2.063      ;
; 8.916 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Merc3_version[3]    ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.530      ; 2.063      ;
; 8.916 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Merc3_version[4]    ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.530      ; 2.063      ;
; 8.916 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Merc3_version[5]    ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.530      ; 2.063      ;
; 8.916 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Merc3_version[0]    ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.530      ; 2.063      ;
; 8.916 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Merc3_version[1]    ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.530      ; 2.063      ;
; 8.916 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Merc3_version[2]    ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.530      ; 2.063      ;
; 8.941 ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|counter[2]          ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 1.241      ; 2.890      ;
; 8.941 ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|counter[3]          ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 1.241      ; 2.890      ;
; 8.941 ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|counter[4]          ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 1.241      ; 2.890      ;
; 8.941 ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|counter[1]          ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 1.241      ; 2.890      ;
; 8.941 ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|counter[0]          ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 1.241      ; 2.890      ;
; 9.013 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|ALC[6]              ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.529      ; 1.965      ;
; 9.013 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|ALC[5]              ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.529      ; 1.965      ;
; 9.013 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|ALC[4]              ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.529      ; 1.965      ;
; 9.013 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|ALC[3]              ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.529      ; 1.965      ;
; 9.013 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|ALC[7]              ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.529      ; 1.965      ;
; 9.013 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|ALC[1]              ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.529      ; 1.965      ;
; 9.013 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|ALC[2]              ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.529      ; 1.965      ;
; 9.013 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|ALC[0]              ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.529      ; 1.965      ;
; 9.019 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|ALC[8]              ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.529      ; 1.959      ;
; 9.019 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|ALC[9]              ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.529      ; 1.959      ;
; 9.019 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|ALC[10]             ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.529      ; 1.959      ;
; 9.019 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|ALC[11]             ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.529      ; 1.959      ;
; 9.059 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|FWD[6]              ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.549      ; 1.939      ;
; 9.059 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|FWD[5]              ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.549      ; 1.939      ;
; 9.059 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|FWD[4]              ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.549      ; 1.939      ;
; 9.059 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|FWD[3]              ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.549      ; 1.939      ;
; 9.059 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|FWD[7]              ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.549      ; 1.939      ;
; 9.059 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|FWD[1]              ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.549      ; 1.939      ;
; 9.059 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|FWD[2]              ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.549      ; 1.939      ;
; 9.059 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|FWD[0]              ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.549      ; 1.939      ;
; 9.061 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Merc4_version[5]    ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.549      ; 1.937      ;
; 9.061 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Merc4_version[4]    ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.549      ; 1.937      ;
; 9.061 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Merc4_version[3]    ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.549      ; 1.937      ;
; 9.061 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Merc4_version[2]    ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.549      ; 1.937      ;
; 9.061 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Merc4_version[6]    ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.549      ; 1.937      ;
; 9.061 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Merc4_version[0]    ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.549      ; 1.937      ;
; 9.061 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Merc4_version[1]    ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.549      ; 1.937      ;
; 9.064 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Merc1_version[6]    ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.529      ; 1.914      ;
; 9.064 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Merc1_version[5]    ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.529      ; 1.914      ;
; 9.064 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Merc1_version[4]    ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.529      ; 1.914      ;
; 9.064 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Merc1_version[2]    ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.529      ; 1.914      ;
; 9.064 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Merc1_version[3]    ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.529      ; 1.914      ;
; 9.064 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Merc1_version[1]    ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.529      ; 1.914      ;
; 9.064 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Merc1_version[0]    ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.529      ; 1.914      ;
; 9.064 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|Merc1_version[7]    ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 0.529      ; 1.914      ;
; 9.066 ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|state[1]            ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 1.249      ; 2.773      ;
; 9.100 ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|address_targeted[2] ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 1.249      ; 2.739      ;
; 9.156 ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|rcv_reg0[1]         ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 1.243      ; 2.677      ;
; 9.196 ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|address_targeted[4] ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 1.249      ; 2.643      ;
; 9.204 ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|address_targeted[6] ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 1.249      ; 2.635      ;
; 9.222 ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|address_targeted[1] ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 1.250      ; 2.618      ;
; 9.245 ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|rcv_reg1[2]         ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 1.243      ; 2.588      ;
; 9.255 ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|rcv_reg0[0]         ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 1.242      ; 2.577      ;
; 9.258 ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|rcv_reg1[3]         ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 1.215      ; 2.547      ;
; 9.271 ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|rcv_reg1[7]         ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 1.243      ; 2.562      ;
; 9.277 ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|rcv_reg1[0]         ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 1.242      ; 2.555      ;
; 9.278 ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|rcv_reg1[4]         ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 1.243      ; 2.555      ;
; 9.285 ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|rcv_reg0[2]         ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 1.242      ; 2.547      ;
; 9.291 ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|rcv_reg1[1]         ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 10.417       ; 1.243      ; 2.542      ;
+-------+------------------------------------------------+------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'I2C_monitor:I2C_inst|deglitch:deglitch_sda|out'                                                                                                                                                              ;
+--------+------------------------------------------------+----------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                    ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+----------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 9.650  ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|start ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; 10.416       ; 0.712      ; 1.651      ;
; 19.580 ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|start ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; 20.833       ; 0.000      ; 1.285      ;
; 20.067 ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|start ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; 20.833       ; 0.712      ; 1.651      ;
+--------+------------------------------------------------+----------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'pro_clock'                                                                                                                               ;
+--------+----------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 17.096 ; async_usb:usb1|Rx_fifo_wdata[1]  ; profile:profile_sidetone|profile_count[1] ; IF_clk       ; pro_clock   ; 20.833       ; -0.311     ; 3.458      ;
; 17.159 ; async_usb:usb1|Rx_fifo_wdata[1]  ; profile:profile_sidetone|profile_count[2] ; IF_clk       ; pro_clock   ; 20.833       ; -0.311     ; 3.395      ;
; 17.163 ; async_usb:usb1|Rx_fifo_wdata[0]  ; profile:profile_sidetone|profile_count[1] ; IF_clk       ; pro_clock   ; 20.833       ; -0.311     ; 3.391      ;
; 17.168 ; async_usb:usb1|Rx_fifo_wdata[1]  ; profile:profile_sidetone|profile_count[0] ; IF_clk       ; pro_clock   ; 20.833       ; -0.311     ; 3.386      ;
; 17.177 ; async_usb:usb1|Rx_fifo_wdata[1]  ; profile:profile_CW|profile_count[2]       ; IF_clk       ; pro_clock   ; 20.833       ; -0.299     ; 3.389      ;
; 17.226 ; async_usb:usb1|Rx_fifo_wdata[0]  ; profile:profile_sidetone|profile_count[2] ; IF_clk       ; pro_clock   ; 20.833       ; -0.311     ; 3.328      ;
; 17.235 ; async_usb:usb1|Rx_fifo_wdata[0]  ; profile:profile_sidetone|profile_count[0] ; IF_clk       ; pro_clock   ; 20.833       ; -0.311     ; 3.319      ;
; 17.244 ; async_usb:usb1|Rx_fifo_wdata[0]  ; profile:profile_CW|profile_count[2]       ; IF_clk       ; pro_clock   ; 20.833       ; -0.299     ; 3.322      ;
; 17.257 ; async_usb:usb1|Rx_fifo_wdata[11] ; profile:profile_sidetone|profile_count[1] ; IF_clk       ; pro_clock   ; 20.833       ; -0.311     ; 3.297      ;
; 17.264 ; async_usb:usb1|Rx_fifo_wdata[1]  ; profile:profile_CW|profile_count[9]       ; IF_clk       ; pro_clock   ; 20.833       ; -0.299     ; 3.302      ;
; 17.264 ; async_usb:usb1|Rx_fifo_wdata[1]  ; profile:profile_CW|profile_count[4]       ; IF_clk       ; pro_clock   ; 20.833       ; -0.299     ; 3.302      ;
; 17.265 ; async_usb:usb1|Rx_fifo_wdata[1]  ; profile:profile_CW|profile_count[5]       ; IF_clk       ; pro_clock   ; 20.833       ; -0.299     ; 3.301      ;
; 17.265 ; async_usb:usb1|Rx_fifo_wdata[1]  ; profile:profile_CW|profile_count[6]       ; IF_clk       ; pro_clock   ; 20.833       ; -0.299     ; 3.301      ;
; 17.266 ; async_usb:usb1|Rx_fifo_wdata[1]  ; profile:profile_CW|profile_count[8]       ; IF_clk       ; pro_clock   ; 20.833       ; -0.299     ; 3.300      ;
; 17.267 ; async_usb:usb1|Rx_fifo_wdata[1]  ; profile:profile_CW|profile_count[7]       ; IF_clk       ; pro_clock   ; 20.833       ; -0.299     ; 3.299      ;
; 17.268 ; async_usb:usb1|Rx_fifo_wdata[1]  ; profile:profile_CW|profile_count[3]       ; IF_clk       ; pro_clock   ; 20.833       ; -0.299     ; 3.298      ;
; 17.272 ; async_usb:usb1|Rx_fifo_wdata[2]  ; profile:profile_sidetone|profile_count[1] ; IF_clk       ; pro_clock   ; 20.833       ; -0.311     ; 3.282      ;
; 17.287 ; async_usb:usb1|Rx_fifo_wdata[1]  ; profile:profile_sidetone|profile_count[7] ; IF_clk       ; pro_clock   ; 20.833       ; -0.317     ; 3.261      ;
; 17.287 ; async_usb:usb1|Rx_fifo_wdata[1]  ; profile:profile_sidetone|profile_count[9] ; IF_clk       ; pro_clock   ; 20.833       ; -0.317     ; 3.261      ;
; 17.288 ; async_usb:usb1|Rx_fifo_wdata[1]  ; profile:profile_sidetone|profile_count[3] ; IF_clk       ; pro_clock   ; 20.833       ; -0.317     ; 3.260      ;
; 17.292 ; async_usb:usb1|Rx_fifo_wdata[1]  ; profile:profile_sidetone|profile_count[5] ; IF_clk       ; pro_clock   ; 20.833       ; -0.317     ; 3.256      ;
; 17.303 ; async_usb:usb1|Rx_fifo_wdata[7]  ; profile:profile_sidetone|profile_count[1] ; IF_clk       ; pro_clock   ; 20.833       ; -0.305     ; 3.257      ;
; 17.309 ; async_usb:usb1|Rx_fifo_wdata[5]  ; profile:profile_sidetone|profile_count[1] ; IF_clk       ; pro_clock   ; 20.833       ; -0.311     ; 3.245      ;
; 17.318 ; async_usb:usb1|Rx_fifo_wdata[15] ; profile:profile_sidetone|profile_count[1] ; IF_clk       ; pro_clock   ; 20.833       ; -0.311     ; 3.236      ;
; 17.320 ; async_usb:usb1|Rx_fifo_wdata[11] ; profile:profile_sidetone|profile_count[2] ; IF_clk       ; pro_clock   ; 20.833       ; -0.311     ; 3.234      ;
; 17.322 ; async_usb:usb1|Rx_fifo_wdata[10] ; profile:profile_sidetone|profile_count[1] ; IF_clk       ; pro_clock   ; 20.833       ; -0.311     ; 3.232      ;
; 17.327 ; async_usb:usb1|Rx_fifo_wdata[4]  ; profile:profile_sidetone|profile_count[1] ; IF_clk       ; pro_clock   ; 20.833       ; -0.305     ; 3.233      ;
; 17.329 ; async_usb:usb1|Rx_fifo_wdata[11] ; profile:profile_sidetone|profile_count[0] ; IF_clk       ; pro_clock   ; 20.833       ; -0.311     ; 3.225      ;
; 17.329 ; async_usb:usb1|Rx_fifo_wdata[14] ; profile:profile_sidetone|profile_count[1] ; IF_clk       ; pro_clock   ; 20.833       ; -0.311     ; 3.225      ;
; 17.330 ; async_usb:usb1|Rx_fifo_wdata[6]  ; profile:profile_sidetone|profile_count[1] ; IF_clk       ; pro_clock   ; 20.833       ; -0.311     ; 3.224      ;
; 17.331 ; async_usb:usb1|Rx_fifo_wdata[0]  ; profile:profile_CW|profile_count[9]       ; IF_clk       ; pro_clock   ; 20.833       ; -0.299     ; 3.235      ;
; 17.331 ; async_usb:usb1|Rx_fifo_wdata[0]  ; profile:profile_CW|profile_count[4]       ; IF_clk       ; pro_clock   ; 20.833       ; -0.299     ; 3.235      ;
; 17.332 ; async_usb:usb1|Rx_fifo_wdata[0]  ; profile:profile_CW|profile_count[5]       ; IF_clk       ; pro_clock   ; 20.833       ; -0.299     ; 3.234      ;
; 17.332 ; async_usb:usb1|Rx_fifo_wdata[0]  ; profile:profile_CW|profile_count[6]       ; IF_clk       ; pro_clock   ; 20.833       ; -0.299     ; 3.234      ;
; 17.333 ; async_usb:usb1|Rx_fifo_wdata[0]  ; profile:profile_CW|profile_count[8]       ; IF_clk       ; pro_clock   ; 20.833       ; -0.299     ; 3.233      ;
; 17.334 ; async_usb:usb1|Rx_fifo_wdata[0]  ; profile:profile_CW|profile_count[7]       ; IF_clk       ; pro_clock   ; 20.833       ; -0.299     ; 3.232      ;
; 17.335 ; async_usb:usb1|Rx_fifo_wdata[2]  ; profile:profile_sidetone|profile_count[2] ; IF_clk       ; pro_clock   ; 20.833       ; -0.311     ; 3.219      ;
; 17.335 ; async_usb:usb1|Rx_fifo_wdata[0]  ; profile:profile_CW|profile_count[3]       ; IF_clk       ; pro_clock   ; 20.833       ; -0.299     ; 3.231      ;
; 17.338 ; async_usb:usb1|Rx_fifo_wdata[11] ; profile:profile_CW|profile_count[2]       ; IF_clk       ; pro_clock   ; 20.833       ; -0.299     ; 3.228      ;
; 17.344 ; async_usb:usb1|Rx_fifo_wdata[2]  ; profile:profile_sidetone|profile_count[0] ; IF_clk       ; pro_clock   ; 20.833       ; -0.311     ; 3.210      ;
; 17.353 ; async_usb:usb1|Rx_fifo_wdata[2]  ; profile:profile_CW|profile_count[2]       ; IF_clk       ; pro_clock   ; 20.833       ; -0.299     ; 3.213      ;
; 17.354 ; async_usb:usb1|Rx_fifo_wdata[3]  ; profile:profile_sidetone|profile_count[1] ; IF_clk       ; pro_clock   ; 20.833       ; -0.305     ; 3.206      ;
; 17.354 ; async_usb:usb1|Rx_fifo_wdata[0]  ; profile:profile_sidetone|profile_count[7] ; IF_clk       ; pro_clock   ; 20.833       ; -0.317     ; 3.194      ;
; 17.354 ; async_usb:usb1|Rx_fifo_wdata[0]  ; profile:profile_sidetone|profile_count[9] ; IF_clk       ; pro_clock   ; 20.833       ; -0.317     ; 3.194      ;
; 17.355 ; async_usb:usb1|Rx_fifo_wdata[0]  ; profile:profile_sidetone|profile_count[3] ; IF_clk       ; pro_clock   ; 20.833       ; -0.317     ; 3.193      ;
; 17.357 ; async_usb:usb1|Rx_fifo_wdata[8]  ; profile:profile_sidetone|profile_count[1] ; IF_clk       ; pro_clock   ; 20.833       ; -0.308     ; 3.200      ;
; 17.359 ; async_usb:usb1|Rx_fifo_wdata[0]  ; profile:profile_sidetone|profile_count[5] ; IF_clk       ; pro_clock   ; 20.833       ; -0.317     ; 3.189      ;
; 17.366 ; async_usb:usb1|Rx_fifo_wdata[7]  ; profile:profile_sidetone|profile_count[2] ; IF_clk       ; pro_clock   ; 20.833       ; -0.305     ; 3.194      ;
; 17.372 ; async_usb:usb1|Rx_fifo_wdata[5]  ; profile:profile_sidetone|profile_count[2] ; IF_clk       ; pro_clock   ; 20.833       ; -0.311     ; 3.182      ;
; 17.375 ; async_usb:usb1|Rx_fifo_wdata[7]  ; profile:profile_sidetone|profile_count[0] ; IF_clk       ; pro_clock   ; 20.833       ; -0.305     ; 3.185      ;
; 17.375 ; async_usb:usb1|Rx_fifo_wdata[13] ; profile:profile_sidetone|profile_count[1] ; IF_clk       ; pro_clock   ; 20.833       ; -0.311     ; 3.179      ;
; 17.381 ; async_usb:usb1|Rx_fifo_wdata[15] ; profile:profile_sidetone|profile_count[2] ; IF_clk       ; pro_clock   ; 20.833       ; -0.311     ; 3.173      ;
; 17.381 ; async_usb:usb1|Rx_fifo_wdata[5]  ; profile:profile_sidetone|profile_count[0] ; IF_clk       ; pro_clock   ; 20.833       ; -0.311     ; 3.173      ;
; 17.383 ; async_usb:usb1|Rx_fifo_wdata[1]  ; profile:profile_sidetone|profile_count[4] ; IF_clk       ; pro_clock   ; 20.833       ; -0.311     ; 3.171      ;
; 17.383 ; async_usb:usb1|Rx_fifo_wdata[1]  ; profile:profile_sidetone|profile_count[6] ; IF_clk       ; pro_clock   ; 20.833       ; -0.311     ; 3.171      ;
; 17.384 ; async_usb:usb1|Rx_fifo_wdata[7]  ; profile:profile_CW|profile_count[2]       ; IF_clk       ; pro_clock   ; 20.833       ; -0.293     ; 3.188      ;
; 17.385 ; async_usb:usb1|Rx_fifo_wdata[1]  ; profile:profile_sidetone|profile_count[8] ; IF_clk       ; pro_clock   ; 20.833       ; -0.311     ; 3.169      ;
; 17.385 ; async_usb:usb1|Rx_fifo_wdata[10] ; profile:profile_sidetone|profile_count[2] ; IF_clk       ; pro_clock   ; 20.833       ; -0.311     ; 3.169      ;
; 17.390 ; async_usb:usb1|Rx_fifo_wdata[15] ; profile:profile_sidetone|profile_count[0] ; IF_clk       ; pro_clock   ; 20.833       ; -0.311     ; 3.164      ;
; 17.390 ; async_usb:usb1|Rx_fifo_wdata[4]  ; profile:profile_sidetone|profile_count[2] ; IF_clk       ; pro_clock   ; 20.833       ; -0.305     ; 3.170      ;
; 17.390 ; async_usb:usb1|Rx_fifo_wdata[5]  ; profile:profile_CW|profile_count[2]       ; IF_clk       ; pro_clock   ; 20.833       ; -0.299     ; 3.176      ;
; 17.392 ; async_usb:usb1|Rx_fifo_wdata[14] ; profile:profile_sidetone|profile_count[2] ; IF_clk       ; pro_clock   ; 20.833       ; -0.311     ; 3.162      ;
; 17.392 ; hang[0]                          ; profile:profile_CW|hang_timer[0]          ; IF_clk       ; pro_clock   ; 20.833       ; -0.305     ; 3.168      ;
; 17.392 ; hang[0]                          ; profile:profile_CW|hang_timer[1]          ; IF_clk       ; pro_clock   ; 20.833       ; -0.305     ; 3.168      ;
; 17.392 ; hang[0]                          ; profile:profile_CW|hang_timer[2]          ; IF_clk       ; pro_clock   ; 20.833       ; -0.305     ; 3.168      ;
; 17.392 ; hang[0]                          ; profile:profile_CW|hang_timer[3]          ; IF_clk       ; pro_clock   ; 20.833       ; -0.305     ; 3.168      ;
; 17.392 ; hang[0]                          ; profile:profile_CW|hang_timer[4]          ; IF_clk       ; pro_clock   ; 20.833       ; -0.305     ; 3.168      ;
; 17.392 ; hang[0]                          ; profile:profile_CW|hang_timer[5]          ; IF_clk       ; pro_clock   ; 20.833       ; -0.305     ; 3.168      ;
; 17.392 ; hang[0]                          ; profile:profile_CW|hang_timer[6]          ; IF_clk       ; pro_clock   ; 20.833       ; -0.305     ; 3.168      ;
; 17.392 ; hang[0]                          ; profile:profile_CW|hang_timer[7]          ; IF_clk       ; pro_clock   ; 20.833       ; -0.305     ; 3.168      ;
; 17.392 ; hang[0]                          ; profile:profile_CW|hang_timer[8]          ; IF_clk       ; pro_clock   ; 20.833       ; -0.305     ; 3.168      ;
; 17.392 ; hang[0]                          ; profile:profile_CW|hang_timer[14]         ; IF_clk       ; pro_clock   ; 20.833       ; -0.305     ; 3.168      ;
; 17.392 ; hang[0]                          ; profile:profile_CW|hang_timer[17]         ; IF_clk       ; pro_clock   ; 20.833       ; -0.305     ; 3.168      ;
; 17.393 ; async_usb:usb1|Rx_fifo_wdata[6]  ; profile:profile_sidetone|profile_count[2] ; IF_clk       ; pro_clock   ; 20.833       ; -0.311     ; 3.161      ;
; 17.394 ; async_usb:usb1|Rx_fifo_wdata[10] ; profile:profile_sidetone|profile_count[0] ; IF_clk       ; pro_clock   ; 20.833       ; -0.311     ; 3.160      ;
; 17.399 ; async_usb:usb1|Rx_fifo_wdata[15] ; profile:profile_CW|profile_count[2]       ; IF_clk       ; pro_clock   ; 20.833       ; -0.299     ; 3.167      ;
; 17.399 ; async_usb:usb1|Rx_fifo_wdata[4]  ; profile:profile_sidetone|profile_count[0] ; IF_clk       ; pro_clock   ; 20.833       ; -0.305     ; 3.161      ;
; 17.401 ; async_usb:usb1|Rx_fifo_wdata[14] ; profile:profile_sidetone|profile_count[0] ; IF_clk       ; pro_clock   ; 20.833       ; -0.311     ; 3.153      ;
; 17.402 ; async_usb:usb1|Rx_fifo_wdata[6]  ; profile:profile_sidetone|profile_count[0] ; IF_clk       ; pro_clock   ; 20.833       ; -0.311     ; 3.152      ;
; 17.403 ; async_usb:usb1|Rx_fifo_wdata[10] ; profile:profile_CW|profile_count[2]       ; IF_clk       ; pro_clock   ; 20.833       ; -0.299     ; 3.163      ;
; 17.408 ; async_usb:usb1|Rx_fifo_wdata[4]  ; profile:profile_CW|profile_count[2]       ; IF_clk       ; pro_clock   ; 20.833       ; -0.293     ; 3.164      ;
; 17.410 ; async_usb:usb1|Rx_fifo_wdata[14] ; profile:profile_CW|profile_count[2]       ; IF_clk       ; pro_clock   ; 20.833       ; -0.299     ; 3.156      ;
; 17.411 ; async_usb:usb1|Rx_fifo_wdata[6]  ; profile:profile_CW|profile_count[2]       ; IF_clk       ; pro_clock   ; 20.833       ; -0.299     ; 3.155      ;
; 17.412 ; RF_delay[2]                      ; profile:profile_CW|timer[9]               ; IF_clk       ; pro_clock   ; 20.833       ; -0.290     ; 3.163      ;
; 17.412 ; RF_delay[2]                      ; profile:profile_CW|timer[12]              ; IF_clk       ; pro_clock   ; 20.833       ; -0.290     ; 3.163      ;
; 17.413 ; RF_delay[2]                      ; profile:profile_CW|timer[10]              ; IF_clk       ; pro_clock   ; 20.833       ; -0.290     ; 3.162      ;
; 17.413 ; RF_delay[2]                      ; profile:profile_CW|timer[15]              ; IF_clk       ; pro_clock   ; 20.833       ; -0.290     ; 3.162      ;
; 17.414 ; hang[1]                          ; profile:profile_CW|hang_timer[0]          ; IF_clk       ; pro_clock   ; 20.833       ; -0.305     ; 3.146      ;
; 17.414 ; hang[1]                          ; profile:profile_CW|hang_timer[1]          ; IF_clk       ; pro_clock   ; 20.833       ; -0.305     ; 3.146      ;
; 17.414 ; hang[1]                          ; profile:profile_CW|hang_timer[2]          ; IF_clk       ; pro_clock   ; 20.833       ; -0.305     ; 3.146      ;
; 17.414 ; hang[1]                          ; profile:profile_CW|hang_timer[3]          ; IF_clk       ; pro_clock   ; 20.833       ; -0.305     ; 3.146      ;
; 17.414 ; hang[1]                          ; profile:profile_CW|hang_timer[4]          ; IF_clk       ; pro_clock   ; 20.833       ; -0.305     ; 3.146      ;
; 17.414 ; hang[1]                          ; profile:profile_CW|hang_timer[5]          ; IF_clk       ; pro_clock   ; 20.833       ; -0.305     ; 3.146      ;
; 17.414 ; hang[1]                          ; profile:profile_CW|hang_timer[6]          ; IF_clk       ; pro_clock   ; 20.833       ; -0.305     ; 3.146      ;
; 17.414 ; hang[1]                          ; profile:profile_CW|hang_timer[7]          ; IF_clk       ; pro_clock   ; 20.833       ; -0.305     ; 3.146      ;
; 17.414 ; hang[1]                          ; profile:profile_CW|hang_timer[8]          ; IF_clk       ; pro_clock   ; 20.833       ; -0.305     ; 3.146      ;
; 17.414 ; hang[1]                          ; profile:profile_CW|hang_timer[14]         ; IF_clk       ; pro_clock   ; 20.833       ; -0.305     ; 3.146      ;
; 17.414 ; hang[1]                          ; profile:profile_CW|hang_timer[17]         ; IF_clk       ; pro_clock   ; 20.833       ; -0.305     ; 3.146      ;
; 17.415 ; RF_delay[2]                      ; profile:profile_CW|timer[11]              ; IF_clk       ; pro_clock   ; 20.833       ; -0.290     ; 3.160      ;
; 17.415 ; RF_delay[2]                      ; profile:profile_CW|timer[14]              ; IF_clk       ; pro_clock   ; 20.833       ; -0.290     ; 3.160      ;
+--------+----------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'sidetone2:sidetone_inst|sidetone_clock'                                                                                                                                                                                                                                                                                                                                                        ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                         ; To Node                                                                                                                   ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 18.774 ; sidetone2:sidetone_inst|sine_address[0]                                                                                                           ; sidetone2:sidetone_inst|sine_address[9]                                                                                   ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.006     ; 2.085      ;
; 18.802 ; sidetone2:sidetone_inst|sine_address[1]                                                                                                           ; sidetone2:sidetone_inst|sine_address[9]                                                                                   ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.006     ; 2.057      ;
; 18.809 ; sidetone2:sidetone_inst|sine_address[2]                                                                                                           ; sidetone2:sidetone_inst|sine_address[9]                                                                                   ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.006     ; 2.050      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg0 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[3]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg1 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[3]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg2 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[3]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg3 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[3]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg4 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[3]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg5 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[3]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg6 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[3]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg7 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[3]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg8 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[3]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg9 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[3]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg0 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[2]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg1 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[2]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg2 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[2]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg3 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[2]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg4 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[2]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg5 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[2]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg6 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[2]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg7 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[2]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg8 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[2]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg9 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[2]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg0 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[1]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg1 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[1]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg2 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[1]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg3 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[1]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg4 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[1]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg5 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[1]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg6 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[1]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg7 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[1]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg8 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[1]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg9 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[1]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg0 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[0]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg1 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[0]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg2 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[0]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg3 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[0]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg4 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[0]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg5 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[0]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg6 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[0]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg7 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[0]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg8 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[0]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg9 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[0]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg0 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[7]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg1 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[7]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg2 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[7]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg3 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[7]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg4 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[7]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg5 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[7]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg6 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[7]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg7 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[7]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg8 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[7]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg9 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[7]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg0 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[6]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg1 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[6]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg2 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[6]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg3 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[6]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg4 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[6]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg5 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[6]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg6 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[6]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg7 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[6]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg8 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[6]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg9 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[6]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg0 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[5]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg1 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[5]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg2 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[5]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg3 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[5]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg4 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[5]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg5 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[5]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg6 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[5]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg7 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[5]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg8 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[5]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg9 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[5]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg0 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[4]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg1 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[4]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg2 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[4]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg3 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[4]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg4 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[4]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg5 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[4]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg6 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[4]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg7 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[4]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg8 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[4]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg9 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[4]  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a8~porta_address_reg0 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[11] ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a8~porta_address_reg1 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[11] ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a8~porta_address_reg2 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[11] ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a8~porta_address_reg3 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[11] ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a8~porta_address_reg4 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[11] ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a8~porta_address_reg5 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[11] ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a8~porta_address_reg6 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[11] ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a8~porta_address_reg7 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[11] ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a8~porta_address_reg8 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[11] ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a8~porta_address_reg9 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[11] ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a8~porta_address_reg0 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[10] ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a8~porta_address_reg1 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[10] ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a8~porta_address_reg2 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[10] ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a8~porta_address_reg3 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[10] ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a8~porta_address_reg4 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[10] ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a8~porta_address_reg5 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[10] ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
; 18.854 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a8~porta_address_reg6 ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[10] ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 20.833       ; -0.018     ; 1.960      ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'cm3|altpll_component|pll|clk[1]'                                                                                                   ;
+--------+----------------+----------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 49.162 ; divide_640[2]  ; divide_640[6]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 2.952      ;
; 49.162 ; divide_640[2]  ; divide_640[8]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 2.952      ;
; 49.283 ; divide_640[2]  ; iambic_clk     ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.018      ; 2.849      ;
; 49.333 ; divide_200[1]  ; divide_640[6]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 2.753      ;
; 49.333 ; divide_200[1]  ; divide_640[8]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 2.753      ;
; 49.364 ; divide_640[3]  ; divide_640[6]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 2.750      ;
; 49.364 ; divide_640[3]  ; divide_640[8]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 2.750      ;
; 49.454 ; divide_200[1]  ; iambic_clk     ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.010     ; 2.650      ;
; 49.485 ; divide_640[3]  ; iambic_clk     ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.018      ; 2.647      ;
; 49.600 ; divide_200[0]  ; divide_640[6]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 2.486      ;
; 49.600 ; divide_200[0]  ; divide_640[8]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 2.486      ;
; 49.721 ; divide_200[0]  ; iambic_clk     ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.010     ; 2.383      ;
; 50.654 ; divide_640[6]  ; iambic_clk     ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.018      ; 1.478      ;
; 50.665 ; divide_640[7]  ; iambic_clk     ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.018      ; 1.467      ;
; 50.709 ; divide_640[5]  ; iambic_clk     ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.018      ; 1.423      ;
; 50.746 ; divide_640[9]  ; iambic_clk     ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.018      ; 1.386      ;
; 50.765 ; divide_200[0]  ; divide_200[6]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 1.321      ;
; 50.785 ; divide_640[4]  ; iambic_clk     ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.018      ; 1.347      ;
; 50.798 ; divide_200[1]  ; divide_640[9]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 1.288      ;
; 50.802 ; divide_200[1]  ; divide_200[6]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 1.284      ;
; 50.818 ; divide_200[2]  ; divide_200[6]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 1.268      ;
; 50.821 ; divide_200[0]  ; divide_640[9]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 1.265      ;
; 50.865 ; divide_640[8]  ; iambic_clk     ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.018      ; 1.267      ;
; 50.868 ; divide_200[1]  ; divide_640[7]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 1.218      ;
; 50.875 ; divide_200[3]  ; divide_200[6]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 1.211      ;
; 50.891 ; divide_200[0]  ; divide_640[7]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 1.195      ;
; 50.895 ; divide_200[6]  ; divide_200[6]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 1.219      ;
; 50.898 ; divide_200[4]  ; divide_200[6]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 1.188      ;
; 50.944 ; divide_200[5]  ; divide_200[6]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 1.142      ;
; 50.949 ; divide_200[10] ; divide_200[6]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 1.137      ;
; 50.950 ; divide_200[10] ; pro_clock      ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 1.136      ;
; 50.980 ; divide_200[6]  ; pro_clock      ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 1.134      ;
; 50.997 ; divide_200[1]  ; divide_640[5]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 1.089      ;
; 51.011 ; divide_200[0]  ; divide_200[5]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 1.103      ;
; 51.018 ; divide_200[9]  ; divide_200[6]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 1.068      ;
; 51.019 ; divide_200[9]  ; pro_clock      ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 1.067      ;
; 51.020 ; divide_200[0]  ; divide_640[5]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 1.066      ;
; 51.032 ; divide_200[1]  ; divide_640[4]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 1.054      ;
; 51.036 ; divide_200[4]  ; pro_clock      ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 1.050      ;
; 51.041 ; divide_640[4]  ; divide_640[8]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 1.073      ;
; 51.044 ; divide_200[5]  ; pro_clock      ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 1.042      ;
; 51.048 ; divide_200[1]  ; divide_200[5]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 1.066      ;
; 51.055 ; divide_200[0]  ; divide_640[4]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 1.031      ;
; 51.064 ; divide_200[2]  ; divide_200[5]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 1.050      ;
; 51.067 ; divide_200[1]  ; divide_640[3]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 1.019      ;
; 51.071 ; divide_200[8]  ; divide_200[6]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 1.015      ;
; 51.072 ; divide_200[8]  ; pro_clock      ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 1.014      ;
; 51.082 ; divide_200[0]  ; divide_200[10] ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 1.032      ;
; 51.090 ; divide_200[0]  ; divide_640[3]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 0.996      ;
; 51.093 ; divide_640[5]  ; divide_640[8]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 1.021      ;
; 51.102 ; divide_200[1]  ; divide_640[2]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 0.984      ;
; 51.110 ; divide_200[7]  ; divide_200[6]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 0.976      ;
; 51.110 ; divide_200[7]  ; pro_clock      ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 0.976      ;
; 51.112 ; divide_640[4]  ; divide_640[6]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 1.002      ;
; 51.113 ; divide_200[6]  ; divide_200[10] ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.028      ; 1.029      ;
; 51.115 ; divide_200[0]  ; divide_200[2]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 0.999      ;
; 51.117 ; divide_200[0]  ; divide_200[9]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 0.997      ;
; 51.119 ; divide_200[1]  ; divide_200[10] ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 0.995      ;
; 51.121 ; divide_200[3]  ; divide_200[5]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 0.993      ;
; 51.125 ; divide_200[0]  ; divide_640[2]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 0.961      ;
; 51.135 ; divide_200[2]  ; divide_200[10] ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 0.979      ;
; 51.144 ; divide_200[4]  ; divide_200[5]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 0.970      ;
; 51.148 ; divide_200[6]  ; divide_200[9]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.028      ; 0.994      ;
; 51.152 ; divide_200[0]  ; divide_200[8]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 0.962      ;
; 51.152 ; divide_200[1]  ; divide_200[2]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 0.962      ;
; 51.154 ; divide_200[1]  ; divide_200[9]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 0.960      ;
; 51.157 ; divide_200[2]  ; pro_clock      ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 0.929      ;
; 51.164 ; divide_640[5]  ; divide_640[6]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 0.950      ;
; 51.167 ; divide_640[6]  ; divide_640[8]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 0.947      ;
; 51.170 ; divide_200[2]  ; divide_200[9]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 0.944      ;
; 51.176 ; divide_200[3]  ; pro_clock      ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 0.910      ;
; 51.183 ; divide_200[6]  ; divide_200[8]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.028      ; 0.959      ;
; 51.187 ; divide_200[0]  ; divide_200[7]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 0.927      ;
; 51.189 ; divide_200[1]  ; divide_200[8]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 0.925      ;
; 51.192 ; divide_200[3]  ; divide_200[10] ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 0.922      ;
; 51.195 ; divide_640[2]  ; divide_640[9]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 0.919      ;
; 51.205 ; divide_200[2]  ; divide_200[8]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 0.909      ;
; 51.208 ; divide_640[9]  ; divide_640[6]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 0.906      ;
; 51.208 ; divide_640[9]  ; divide_640[8]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 0.906      ;
; 51.215 ; divide_200[4]  ; divide_200[10] ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 0.899      ;
; 51.217 ; divide_640[7]  ; divide_640[8]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 0.897      ;
; 51.217 ; divide_640[3]  ; divide_640[9]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 0.897      ;
; 51.217 ; divide_200[1]  ; pro_clock      ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 0.869      ;
; 51.218 ; divide_200[6]  ; divide_200[7]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.028      ; 0.924      ;
; 51.224 ; divide_200[1]  ; divide_200[7]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 0.890      ;
; 51.226 ; divide_200[6]  ; divide_200[5]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.028      ; 0.916      ;
; 51.227 ; divide_200[6]  ; divide_200[2]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.028      ; 0.915      ;
; 51.227 ; divide_200[3]  ; divide_200[9]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 0.887      ;
; 51.240 ; divide_200[2]  ; divide_200[7]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 0.874      ;
; 51.250 ; divide_200[4]  ; divide_200[9]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 0.864      ;
; 51.251 ; divide_640[4]  ; divide_640[9]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 0.863      ;
; 51.261 ; divide_200[5]  ; divide_200[10] ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 0.853      ;
; 51.262 ; divide_200[3]  ; divide_200[8]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 0.852      ;
; 51.265 ; divide_640[2]  ; divide_640[7]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 0.849      ;
; 51.273 ; divide_200[2]  ; divide_200[2]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 0.841      ;
; 51.283 ; divide_200[4]  ; divide_200[2]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 0.831      ;
; 51.285 ; divide_200[4]  ; divide_200[8]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 0.829      ;
; 51.287 ; divide_640[3]  ; divide_640[7]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 0.827      ;
; 51.290 ; divide_200[0]  ; pro_clock      ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; -0.028     ; 0.796      ;
; 51.290 ; divide_200[5]  ; divide_200[5]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 52.082       ; 0.000      ; 0.824      ;
+--------+----------------+----------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SPI_SCK'                                                                                                                                                                                ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 79.407 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.011      ; 2.016      ;
; 79.407 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.011      ; 2.016      ;
; 79.439 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.022      ; 1.995      ;
; 79.439 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.022      ; 1.995      ;
; 79.439 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.022      ; 1.995      ;
; 79.439 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.022      ; 1.995      ;
; 79.504 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.024      ; 1.932      ;
; 79.504 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.024      ; 1.932      ;
; 79.504 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.024      ; 1.932      ;
; 79.504 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.024      ; 1.932      ;
; 79.508 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.011      ; 1.915      ;
; 79.508 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.011      ; 1.915      ;
; 79.572 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.000      ; 1.840      ;
; 79.572 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.000      ; 1.840      ;
; 79.572 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.000      ; 1.840      ;
; 79.572 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.000      ; 1.840      ;
; 79.577 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.011      ; 1.846      ;
; 79.577 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.011      ; 1.846      ;
; 79.592 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.007      ; 1.827      ;
; 79.592 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.007      ; 1.827      ;
; 79.592 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.007      ; 1.827      ;
; 79.592 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.007      ; 1.827      ;
; 79.631 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.011      ; 1.792      ;
; 79.631 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.011      ; 1.792      ;
; 79.643 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.024      ; 1.793      ;
; 79.643 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.024      ; 1.793      ;
; 79.643 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.024      ; 1.793      ;
; 79.643 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.024      ; 1.793      ;
; 79.657 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.009      ; 1.764      ;
; 79.657 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.009      ; 1.764      ;
; 79.657 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.009      ; 1.764      ;
; 79.657 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.009      ; 1.764      ;
; 79.673 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.000      ; 1.739      ;
; 79.673 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.000      ; 1.739      ;
; 79.673 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.000      ; 1.739      ;
; 79.673 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.000      ; 1.739      ;
; 79.674 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.024      ; 1.762      ;
; 79.674 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.024      ; 1.762      ;
; 79.674 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.024      ; 1.762      ;
; 79.674 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.024      ; 1.762      ;
; 79.702 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.009      ; 1.719      ;
; 79.702 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.009      ; 1.719      ;
; 79.702 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.009      ; 1.719      ;
; 79.702 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.009      ; 1.719      ;
; 79.702 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.009      ; 1.719      ;
; 79.702 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.009      ; 1.719      ;
; 79.702 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.009      ; 1.719      ;
; 79.702 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.009      ; 1.719      ;
; 79.719 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK      ; SPI_SCK     ; 81.380       ; -0.009     ; 1.684      ;
; 79.741 ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK      ; SPI_SCK     ; 81.380       ; -0.022     ; 1.649      ;
; 79.742 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.000      ; 1.670      ;
; 79.742 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.000      ; 1.670      ;
; 79.742 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.000      ; 1.670      ;
; 79.742 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.000      ; 1.670      ;
; 79.767 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.011      ; 1.656      ;
; 79.767 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.011      ; 1.656      ;
; 79.767 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.011      ; 1.656      ;
; 79.767 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.011      ; 1.656      ;
; 79.767 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.011      ; 1.656      ;
; 79.767 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.011      ; 1.656      ;
; 79.767 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.011      ; 1.656      ;
; 79.767 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.011      ; 1.656      ;
; 79.796 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.000      ; 1.616      ;
; 79.796 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.000      ; 1.616      ;
; 79.796 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.000      ; 1.616      ;
; 79.796 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.000      ; 1.616      ;
; 79.796 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.009      ; 1.625      ;
; 79.796 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.009      ; 1.625      ;
; 79.796 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.009      ; 1.625      ;
; 79.796 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.009      ; 1.625      ;
; 79.821 ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK      ; SPI_SCK     ; 81.380       ; -0.007     ; 1.584      ;
; 79.827 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.009      ; 1.594      ;
; 79.827 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.009      ; 1.594      ;
; 79.827 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.009      ; 1.594      ;
; 79.827 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.009      ; 1.594      ;
; 79.846 ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK      ; SPI_SCK     ; 81.380       ; -0.022     ; 1.544      ;
; 79.861 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.011      ; 1.562      ;
; 79.861 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.011      ; 1.562      ;
; 79.899 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.024      ; 1.537      ;
; 79.899 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.024      ; 1.537      ;
; 79.899 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.024      ; 1.537      ;
; 79.899 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.024      ; 1.537      ;
; 79.906 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.011      ; 1.517      ;
; 79.906 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.011      ; 1.517      ;
; 79.906 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.011      ; 1.517      ;
; 79.906 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.011      ; 1.517      ;
; 79.906 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.011      ; 1.517      ;
; 79.906 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.011      ; 1.517      ;
; 79.906 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.011      ; 1.517      ;
; 79.906 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.011      ; 1.517      ;
; 79.931 ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK      ; SPI_SCK     ; 81.380       ; -0.009     ; 1.472      ;
; 79.936 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK      ; SPI_SCK     ; 81.380       ; -0.009     ; 1.467      ;
; 79.937 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.011      ; 1.486      ;
; 79.937 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.011      ; 1.486      ;
; 79.937 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.011      ; 1.486      ;
; 79.937 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.011      ; 1.486      ;
; 79.937 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.011      ; 1.486      ;
; 79.937 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.011      ; 1.486      ;
; 79.937 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.011      ; 1.486      ;
; 79.937 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; SPI_SCK      ; SPI_SCK     ; 81.380       ; 0.011      ; 1.486      ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'iambic_clk'                                                                                                            ;
+--------+-----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 97.933 ; IF_Alex[1][12]              ; iambic:iambic_inst|delay[9]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.705     ; 41.394     ;
; 97.934 ; IF_Alex[1][12]              ; iambic:iambic_inst|delay[15] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.705     ; 41.393     ;
; 97.935 ; IF_Alex[1][12]              ; iambic:iambic_inst|delay[17] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.705     ; 41.392     ;
; 97.979 ; IF_Alex[1][10]~_Duplicate_6 ; iambic:iambic_inst|delay[9]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.705     ; 41.348     ;
; 97.980 ; IF_Alex[1][10]~_Duplicate_6 ; iambic:iambic_inst|delay[15] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.705     ; 41.347     ;
; 97.981 ; IF_Alex[1][10]~_Duplicate_6 ; iambic:iambic_inst|delay[17] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.705     ; 41.346     ;
; 98.080 ; keyer_speed[4]              ; iambic:iambic_inst|delay[9]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.705     ; 41.247     ;
; 98.081 ; keyer_speed[4]              ; iambic:iambic_inst|delay[15] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.705     ; 41.246     ;
; 98.082 ; keyer_speed[4]              ; iambic:iambic_inst|delay[17] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.705     ; 41.245     ;
; 98.087 ; IF_Alex[1][12]              ; iambic:iambic_inst|delay[5]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.693     ; 41.252     ;
; 98.091 ; IF_Alex[1][12]              ; iambic:iambic_inst|delay[4]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.693     ; 41.248     ;
; 98.133 ; IF_Alex[1][10]~_Duplicate_6 ; iambic:iambic_inst|delay[5]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.693     ; 41.206     ;
; 98.137 ; IF_Alex[1][10]~_Duplicate_6 ; iambic:iambic_inst|delay[4]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.693     ; 41.202     ;
; 98.226 ; IF_Alex[1][12]              ; iambic:iambic_inst|delay[0]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.625     ; 41.181     ;
; 98.227 ; IF_Alex[1][12]              ; iambic:iambic_inst|delay[7]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.625     ; 41.180     ;
; 98.227 ; IF_Alex[1][12]              ; iambic:iambic_inst|delay[13] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.625     ; 41.180     ;
; 98.228 ; IF_Alex[1][12]              ; iambic:iambic_inst|delay[12] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.625     ; 41.179     ;
; 98.228 ; IF_Alex[1][12]              ; iambic:iambic_inst|delay[11] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.625     ; 41.179     ;
; 98.228 ; IF_Alex[1][12]              ; iambic:iambic_inst|delay[3]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.625     ; 41.179     ;
; 98.233 ; IF_Alex[1][12]              ; iambic:iambic_inst|delay[1]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.625     ; 41.174     ;
; 98.234 ; IF_Alex[1][12]              ; iambic:iambic_inst|delay[8]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.625     ; 41.173     ;
; 98.234 ; keyer_speed[4]              ; iambic:iambic_inst|delay[5]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.693     ; 41.105     ;
; 98.235 ; IF_Alex[1][12]              ; iambic:iambic_inst|delay[6]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.625     ; 41.172     ;
; 98.238 ; IF_Alex[1][9]               ; iambic:iambic_inst|delay[9]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.703     ; 41.091     ;
; 98.238 ; keyer_speed[4]              ; iambic:iambic_inst|delay[4]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.693     ; 41.101     ;
; 98.239 ; IF_Alex[1][12]              ; iambic:iambic_inst|delay[10] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.625     ; 41.168     ;
; 98.239 ; IF_Alex[1][9]               ; iambic:iambic_inst|delay[15] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.703     ; 41.090     ;
; 98.240 ; IF_Alex[1][9]               ; iambic:iambic_inst|delay[17] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.703     ; 41.089     ;
; 98.241 ; IF_Alex[1][12]              ; iambic:iambic_inst|delay[2]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.625     ; 41.166     ;
; 98.243 ; IF_Alex[1][12]              ; iambic:iambic_inst|delay[16] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.625     ; 41.164     ;
; 98.243 ; IF_Alex[1][12]              ; iambic:iambic_inst|delay[14] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.625     ; 41.164     ;
; 98.246 ; keyer_speed[1]              ; iambic:iambic_inst|delay[9]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.703     ; 41.083     ;
; 98.247 ; keyer_speed[1]              ; iambic:iambic_inst|delay[15] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.703     ; 41.082     ;
; 98.248 ; keyer_speed[1]              ; iambic:iambic_inst|delay[17] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.703     ; 41.081     ;
; 98.250 ; keyer_speed[0]              ; iambic:iambic_inst|delay[9]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.703     ; 41.079     ;
; 98.251 ; keyer_speed[0]              ; iambic:iambic_inst|delay[15] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.703     ; 41.078     ;
; 98.252 ; keyer_speed[0]              ; iambic:iambic_inst|delay[17] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.703     ; 41.077     ;
; 98.272 ; IF_Alex[1][10]~_Duplicate_6 ; iambic:iambic_inst|delay[0]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.625     ; 41.135     ;
; 98.273 ; IF_Alex[1][10]~_Duplicate_6 ; iambic:iambic_inst|delay[7]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.625     ; 41.134     ;
; 98.273 ; IF_Alex[1][10]~_Duplicate_6 ; iambic:iambic_inst|delay[13] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.625     ; 41.134     ;
; 98.274 ; IF_Alex[1][10]~_Duplicate_6 ; iambic:iambic_inst|delay[12] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.625     ; 41.133     ;
; 98.274 ; IF_Alex[1][10]~_Duplicate_6 ; iambic:iambic_inst|delay[11] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.625     ; 41.133     ;
; 98.274 ; IF_Alex[1][10]~_Duplicate_6 ; iambic:iambic_inst|delay[3]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.625     ; 41.133     ;
; 98.279 ; IF_Alex[1][10]~_Duplicate_6 ; iambic:iambic_inst|delay[1]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.625     ; 41.128     ;
; 98.280 ; IF_Alex[1][10]~_Duplicate_6 ; iambic:iambic_inst|delay[8]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.625     ; 41.127     ;
; 98.281 ; IF_Alex[1][10]~_Duplicate_6 ; iambic:iambic_inst|delay[6]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.625     ; 41.126     ;
; 98.285 ; IF_Alex[1][10]~_Duplicate_6 ; iambic:iambic_inst|delay[10] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.625     ; 41.122     ;
; 98.287 ; IF_Alex[1][10]~_Duplicate_6 ; iambic:iambic_inst|delay[2]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.625     ; 41.120     ;
; 98.289 ; IF_Alex[1][10]~_Duplicate_6 ; iambic:iambic_inst|delay[16] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.625     ; 41.118     ;
; 98.289 ; IF_Alex[1][10]~_Duplicate_6 ; iambic:iambic_inst|delay[14] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.625     ; 41.118     ;
; 98.373 ; keyer_speed[4]              ; iambic:iambic_inst|delay[0]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.625     ; 41.034     ;
; 98.374 ; keyer_speed[4]              ; iambic:iambic_inst|delay[7]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.625     ; 41.033     ;
; 98.374 ; keyer_speed[4]              ; iambic:iambic_inst|delay[13] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.625     ; 41.033     ;
; 98.375 ; keyer_speed[4]              ; iambic:iambic_inst|delay[12] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.625     ; 41.032     ;
; 98.375 ; keyer_speed[4]              ; iambic:iambic_inst|delay[11] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.625     ; 41.032     ;
; 98.375 ; keyer_speed[4]              ; iambic:iambic_inst|delay[3]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.625     ; 41.032     ;
; 98.380 ; keyer_speed[4]              ; iambic:iambic_inst|delay[1]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.625     ; 41.027     ;
; 98.381 ; keyer_speed[4]              ; iambic:iambic_inst|delay[8]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.625     ; 41.026     ;
; 98.382 ; keyer_speed[4]              ; iambic:iambic_inst|delay[6]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.625     ; 41.025     ;
; 98.386 ; keyer_speed[4]              ; iambic:iambic_inst|delay[10] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.625     ; 41.021     ;
; 98.388 ; keyer_speed[4]              ; iambic:iambic_inst|delay[2]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.625     ; 41.019     ;
; 98.390 ; keyer_speed[4]              ; iambic:iambic_inst|delay[16] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.625     ; 41.017     ;
; 98.390 ; keyer_speed[4]              ; iambic:iambic_inst|delay[14] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.625     ; 41.017     ;
; 98.392 ; IF_Alex[1][9]               ; iambic:iambic_inst|delay[5]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.691     ; 40.949     ;
; 98.396 ; IF_Alex[1][9]               ; iambic:iambic_inst|delay[4]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.691     ; 40.945     ;
; 98.400 ; keyer_speed[1]              ; iambic:iambic_inst|delay[5]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.691     ; 40.941     ;
; 98.404 ; keyer_speed[1]              ; iambic:iambic_inst|delay[4]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.691     ; 40.937     ;
; 98.404 ; keyer_speed[0]              ; iambic:iambic_inst|delay[5]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.691     ; 40.937     ;
; 98.408 ; keyer_speed[0]              ; iambic:iambic_inst|delay[4]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.691     ; 40.933     ;
; 98.452 ; IF_Alex[1][12]              ; iambic:iambic_inst|keyer_out ; IF_clk       ; iambic_clk  ; 140.000      ; -0.636     ; 40.944     ;
; 98.498 ; IF_Alex[1][10]~_Duplicate_6 ; iambic:iambic_inst|keyer_out ; IF_clk       ; iambic_clk  ; 140.000      ; -0.636     ; 40.898     ;
; 98.531 ; IF_Alex[1][9]               ; iambic:iambic_inst|delay[0]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.623     ; 40.878     ;
; 98.532 ; IF_Alex[1][9]               ; iambic:iambic_inst|delay[7]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.623     ; 40.877     ;
; 98.532 ; IF_Alex[1][9]               ; iambic:iambic_inst|delay[13] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.623     ; 40.877     ;
; 98.533 ; IF_Alex[1][9]               ; iambic:iambic_inst|delay[12] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.623     ; 40.876     ;
; 98.533 ; IF_Alex[1][9]               ; iambic:iambic_inst|delay[11] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.623     ; 40.876     ;
; 98.533 ; IF_Alex[1][9]               ; iambic:iambic_inst|delay[3]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.623     ; 40.876     ;
; 98.538 ; IF_Alex[1][9]               ; iambic:iambic_inst|delay[1]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.623     ; 40.871     ;
; 98.539 ; keyer_speed[1]              ; iambic:iambic_inst|delay[0]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.623     ; 40.870     ;
; 98.539 ; IF_Alex[1][9]               ; iambic:iambic_inst|delay[8]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.623     ; 40.870     ;
; 98.540 ; keyer_speed[1]              ; iambic:iambic_inst|delay[7]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.623     ; 40.869     ;
; 98.540 ; keyer_speed[1]              ; iambic:iambic_inst|delay[13] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.623     ; 40.869     ;
; 98.540 ; IF_Alex[1][9]               ; iambic:iambic_inst|delay[6]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.623     ; 40.869     ;
; 98.541 ; keyer_speed[1]              ; iambic:iambic_inst|delay[12] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.623     ; 40.868     ;
; 98.541 ; keyer_speed[1]              ; iambic:iambic_inst|delay[11] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.623     ; 40.868     ;
; 98.541 ; keyer_speed[1]              ; iambic:iambic_inst|delay[3]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.623     ; 40.868     ;
; 98.543 ; keyer_speed[0]              ; iambic:iambic_inst|delay[0]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.623     ; 40.866     ;
; 98.544 ; IF_Alex[1][9]               ; iambic:iambic_inst|delay[10] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.623     ; 40.865     ;
; 98.544 ; keyer_speed[0]              ; iambic:iambic_inst|delay[7]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.623     ; 40.865     ;
; 98.544 ; keyer_speed[0]              ; iambic:iambic_inst|delay[13] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.623     ; 40.865     ;
; 98.545 ; keyer_speed[0]              ; iambic:iambic_inst|delay[12] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.623     ; 40.864     ;
; 98.545 ; keyer_speed[0]              ; iambic:iambic_inst|delay[11] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.623     ; 40.864     ;
; 98.545 ; keyer_speed[0]              ; iambic:iambic_inst|delay[3]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.623     ; 40.864     ;
; 98.546 ; keyer_speed[1]              ; iambic:iambic_inst|delay[1]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.623     ; 40.863     ;
; 98.546 ; IF_Alex[1][9]               ; iambic:iambic_inst|delay[2]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.623     ; 40.863     ;
; 98.547 ; keyer_speed[1]              ; iambic:iambic_inst|delay[8]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.623     ; 40.862     ;
; 98.548 ; keyer_speed[1]              ; iambic:iambic_inst|delay[6]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.623     ; 40.861     ;
; 98.548 ; IF_Alex[1][9]               ; iambic:iambic_inst|delay[16] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.623     ; 40.861     ;
; 98.548 ; IF_Alex[1][9]               ; iambic:iambic_inst|delay[14] ; IF_clk       ; iambic_clk  ; 140.000      ; -0.623     ; 40.861     ;
; 98.550 ; keyer_speed[0]              ; iambic:iambic_inst|delay[1]  ; IF_clk       ; iambic_clk  ; 140.000      ; -0.623     ; 40.859     ;
+--------+-----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'IF_clk'                                                                                                                                                                                                                                     ;
+-------+------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                    ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.128 ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[6]  ; sidetone2:sidetone_inst|cdc_sync:profile2|q1[6]  ; pro_clock    ; IF_clk      ; 0.000        ; 0.263      ; 0.543      ;
; 0.135 ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[7]  ; sidetone2:sidetone_inst|cdc_sync:profile2|q1[7]  ; pro_clock    ; IF_clk      ; 0.000        ; 0.263      ; 0.550      ;
; 0.139 ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[2]  ; sidetone2:sidetone_inst|cdc_sync:profile2|q1[2]  ; pro_clock    ; IF_clk      ; 0.000        ; 0.263      ; 0.554      ;
; 0.139 ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[11] ; sidetone2:sidetone_inst|cdc_sync:profile2|q1[11] ; pro_clock    ; IF_clk      ; 0.000        ; 0.263      ; 0.554      ;
; 0.215 ; async_usb:usb1|ep_sel                                                                                                        ; async_usb:usb1|ep_sel                            ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFO:SPF|outptr[0]                                                                                                           ; FIFO:SPF|outptr[0]                               ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Tx_fifo_ctrl:TXFC|tx_addr[0]                                                                                                 ; Tx_fifo_ctrl:TXFC|tx_addr[0]                     ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Tx_fifo_ctrl:TXFC|IF_chan[0]                                                                                                 ; Tx_fifo_ctrl:TXFC|IF_chan[0]                     ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Tx_fifo_ctrl:TXFC|IF_chan[1]                                                                                                 ; Tx_fifo_ctrl:TXFC|IF_chan[1]                     ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_monitor:I2C_inst|enable_count[0]                                                                                         ; I2C_monitor:I2C_inst|enable_count[0]             ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_monitor:I2C_inst|enable_count[5]                                                                                         ; I2C_monitor:I2C_inst|enable_count[5]             ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_rcv:J_IQ|b_clk_cnt[0]                                                                                                    ; I2S_rcv:J_IQ|b_clk_cnt[0]                        ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; IF_SYNC_state~3                                                                                                              ; IF_SYNC_state~3                                  ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_rcv:J_MIC|b_clk_cnt[0]                                                                                                   ; I2S_rcv:J_MIC|b_clk_cnt[0]                       ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; async_usb:usb1|Rx_fifo_wdata[15]                                                                                             ; async_usb:usb1|Rx_fifo_wdata[15]                 ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; async_usb:usb1|Rx_fifo_wdata[8]                                                                                              ; async_usb:usb1|Rx_fifo_wdata[8]                  ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cdc_mcp:dfs|a_rdy                                                                                                            ; cdc_mcp:dfs|a_rdy                                ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; async_usb:usb1|Rx_fifo_wdata[6]                                                                                              ; async_usb:usb1|Rx_fifo_wdata[6]                  ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; async_usb:usb1|Rx_fifo_wdata[5]                                                                                              ; async_usb:usb1|Rx_fifo_wdata[5]                  ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; async_usb:usb1|Rx_fifo_wdata[4]                                                                                              ; async_usb:usb1|Rx_fifo_wdata[4]                  ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; async_usb:usb1|Rx_fifo_wdata[3]                                                                                              ; async_usb:usb1|Rx_fifo_wdata[3]                  ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; async_usb:usb1|Rx_fifo_wdata[12]                                                                                             ; async_usb:usb1|Rx_fifo_wdata[12]                 ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; async_usb:usb1|Rx_fifo_wdata[13]                                                                                             ; async_usb:usb1|Rx_fifo_wdata[13]                 ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; async_usb:usb1|Rx_fifo_wdata[14]                                                                                             ; async_usb:usb1|Rx_fifo_wdata[14]                 ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; async_usb:usb1|Rx_fifo_wdata[7]                                                                                              ; async_usb:usb1|Rx_fifo_wdata[7]                  ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:de_dash|count[0]                                                                                                    ; debounce:de_dash|count[0]                        ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:de_dash|count[18]                                                                                                   ; debounce:de_dash|count[18]                       ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:de_dash|clean_pb                                                                                                    ; debounce:de_dash|clean_pb                        ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; async_usb:usb1|Rx_fifo_wdata[1]                                                                                              ; async_usb:usb1|Rx_fifo_wdata[1]                  ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:de_dot|count[0]                                                                                                     ; debounce:de_dot|count[0]                         ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:de_dot|count[18]                                                                                                    ; debounce:de_dot|count[18]                        ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:de_dot|clean_pb                                                                                                     ; debounce:de_dot|clean_pb                         ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; async_usb:usb1|Rx_fifo_wdata[2]                                                                                              ; async_usb:usb1|Rx_fifo_wdata[2]                  ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Tx_fifo_ctrl:TXFC|IF_chan[2]                                                                                                 ; Tx_fifo_ctrl:TXFC|IF_chan[2]                     ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFO:TXF|usedw[0]                                                                                                            ; FIFO:TXF|usedw[0]                                ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Tx_fifo_ctrl:TXFC|AD_timer[0]                                                                                                ; Tx_fifo_ctrl:TXFC|AD_timer[0]                    ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Tx_fifo_ctrl:TXFC|AD_timer[5]                                                                                                ; Tx_fifo_ctrl:TXFC|AD_timer[5]                    ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; async_usb:usb1|Rx_fifo_wdata[9]                                                                                              ; async_usb:usb1|Rx_fifo_wdata[9]                  ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; async_usb:usb1|Rx_fifo_wdata[10]                                                                                             ; async_usb:usb1|Rx_fifo_wdata[10]                 ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; async_usb:usb1|Rx_fifo_wdata[11]                                                                                             ; async_usb:usb1|Rx_fifo_wdata[11]                 ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFO:RXF|usedw[0]                                                                                                            ; FIFO:RXF|usedw[0]                                ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFO:RXF|usedw[1]                                                                                                            ; FIFO:RXF|usedw[1]                                ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFO:RXF|usedw[2]                                                                                                            ; FIFO:RXF|usedw[2]                                ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFO:RXF|usedw[3]                                                                                                            ; FIFO:RXF|usedw[3]                                ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFO:RXF|usedw[4]                                                                                                            ; FIFO:RXF|usedw[4]                                ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFO:RXF|usedw[5]                                                                                                            ; FIFO:RXF|usedw[5]                                ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFO:RXF|usedw[6]                                                                                                            ; FIFO:RXF|usedw[6]                                ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFO:RXF|usedw[7]                                                                                                            ; FIFO:RXF|usedw[7]                                ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFO:RXF|usedw[8]                                                                                                            ; FIFO:RXF|usedw[8]                                ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFO:RXF|usedw[9]                                                                                                            ; FIFO:RXF|usedw[9]                                ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:de_PTT|count[0]                                                                                                     ; debounce:de_PTT|count[0]                         ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:de_PTT|count[18]                                                                                                    ; debounce:de_PTT|count[18]                        ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:de_PTT|clean_pb                                                                                                     ; debounce:de_PTT|clean_pb                         ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; async_usb:usb1|Rx_fifo_wdata[0]                                                                                              ; async_usb:usb1|Rx_fifo_wdata[0]                  ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; IF_SYNC_state~2                                                                                                              ; IF_SYNC_state~2                                  ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; IF_SYNC_state~4                                                                                                              ; IF_SYNC_state~4                                  ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFO:RXF|usedw[10]                                                                                                           ; FIFO:RXF|usedw[10]                               ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFO:SPF|usedw[0]                                                                                                            ; FIFO:SPF|usedw[0]                                ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFO:SPF|usedw[1]                                                                                                            ; FIFO:SPF|usedw[1]                                ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFO:SPF|usedw[2]                                                                                                            ; FIFO:SPF|usedw[2]                                ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFO:SPF|usedw[3]                                                                                                            ; FIFO:SPF|usedw[3]                                ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFO:SPF|usedw[4]                                                                                                            ; FIFO:SPF|usedw[4]                                ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFO:SPF|usedw[5]                                                                                                            ; FIFO:SPF|usedw[5]                                ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFO:SPF|usedw[6]                                                                                                            ; FIFO:SPF|usedw[6]                                ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFO:SPF|usedw[7]                                                                                                            ; FIFO:SPF|usedw[7]                                ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFO:SPF|usedw[8]                                                                                                            ; FIFO:SPF|usedw[8]                                ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFO:SPF|usedw[9]                                                                                                            ; FIFO:SPF|usedw[9]                                ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; async_usb:usb1|FX_state~6                                                                                                    ; async_usb:usb1|FX_state~6                        ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; async_usb:usb1|SLOE                                                                                                          ; async_usb:usb1|SLOE                              ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sp_rcv_ctrl:SPC|count[0]                                                                                                     ; sp_rcv_ctrl:SPC|count[0]                         ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sp_rcv_ctrl:SPC|sp_state                                                                                                     ; sp_rcv_ctrl:SPC|sp_state                         ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; led_blinker:BLINK_D1|LED_state~4                                                                                             ; led_blinker:BLINK_D1|LED_state~4                 ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; led_blinker:BLINK_D1|bit_sel[0]                                                                                              ; led_blinker:BLINK_D1|bit_sel[0]                  ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; led_blinker:BLINK_D1|bit_sel[1]                                                                                              ; led_blinker:BLINK_D1|bit_sel[1]                  ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; led_blinker:BLINK_D1|LED_state~2                                                                                             ; led_blinker:BLINK_D1|LED_state~2                 ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; led_blinker:BLINK_D4|LED_state~4                                                                                             ; led_blinker:BLINK_D4|LED_state~4                 ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; led_blinker:BLINK_D4|bit_sel[0]                                                                                              ; led_blinker:BLINK_D4|bit_sel[0]                  ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; led_blinker:BLINK_D4|ld[1]                                                                                                   ; led_blinker:BLINK_D4|ld[1]                       ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; led_blinker:BLINK_D4|ld[0]                                                                                                   ; led_blinker:BLINK_D4|ld[0]                       ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_xmit:CCxmit|dly_cnt[0]                                                                                                 ; NWire_xmit:CCxmit|dly_cnt[0]                     ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_xmit:CCxmit|dly_cnt[24]                                                                                                ; NWire_xmit:CCxmit|dly_cnt[24]                    ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_xmit:CCxmit|NW_state~3                                                                                                 ; NWire_xmit:CCxmit|NW_state~3                     ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_xmit:CCxmit|iack                                                                                                       ; NWire_xmit:CCxmit|iack                           ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; IF_count[0]                                                                                                                  ; IF_count[0]                                      ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; IF_count[28]                                                                                                                 ; IF_count[28]                                     ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CC_address[2]                                                                                                                ; CC_address[2]                                    ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CC_address[3]                                                                                                                ; CC_address[3]                                    ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CC_address[0]                                                                                                                ; CC_address[0]                                    ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CC_address[1]                                                                                                                ; CC_address[1]                                    ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; IF_frequency[0][31]                                                                                                          ; IF_frequency[0][31]                              ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; IF_frequency[0][30]                                                                                                          ; IF_frequency[0][30]                              ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; IF_frequency[0][29]                                                                                                          ; IF_frequency[0][29]                              ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; IF_frequency[0][28]                                                                                                          ; IF_frequency[0][28]                              ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; IF_frequency[0][27]                                                                                                          ; IF_frequency[0][27]                              ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; IF_frequency[0][26]                                                                                                          ; IF_frequency[0][26]                              ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; IF_frequency[0][25]                                                                                                          ; IF_frequency[0][25]                              ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; IF_frequency[0][24]                                                                                                          ; IF_frequency[0][24]                              ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; IF_frequency[0][23]                                                                                                          ; IF_frequency[0][23]                              ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; IF_frequency[0][22]                                                                                                          ; IF_frequency[0][22]                              ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; IF_frequency[0][21]                                                                                                          ; IF_frequency[0][21]                              ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.367      ;
+-------+------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'C5'                                                                                                                               ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; clk_lrclk_gen:clrgen|BCLK_cnt[0]  ; clk_lrclk_gen:clrgen|BCLK_cnt[0]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_lrclk_gen:clrgen|LRCLK        ; clk_lrclk_gen:clrgen|LRCLK        ; C5           ; C5          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_lrclk_gen:lrgen|LRCLK         ; clk_lrclk_gen:lrgen|LRCLK         ; C5           ; C5          ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; clk_lrclk_gen:lrgen|BCLK_cnt[15]  ; clk_lrclk_gen:lrgen|BCLK_cnt[15]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.395      ;
; 0.245 ; clk_lrclk_gen:clrgen|LRCLK_cnt[4] ; clk_lrclk_gen:clrgen|LRCLK_cnt[4] ; C5           ; C5          ; 0.000        ; 0.000      ; 0.397      ;
; 0.312 ; C12_RESET.c0                      ; C12_rst                           ; C5           ; C5          ; 0.000        ; 0.000      ; 0.464      ;
; 0.314 ; cdc_mcp:dfs|cdc_sync:rdy|q1[0]    ; cdc_mcp:dfs|cdc_sync:rdy|sigb[0]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.466      ;
; 0.319 ; cdc_mcp:dfs|cdc_sync:rdy|sigb[0]  ; cdc_mcp:dfs|b_data_ack            ; C5           ; C5          ; 0.000        ; 0.000      ; 0.471      ;
; 0.322 ; clk_lrclk_gen:clrgen|LRCLK_cnt[0] ; clk_lrclk_gen:clrgen|LRCLK        ; C5           ; C5          ; 0.000        ; 0.000      ; 0.474      ;
; 0.326 ; clk_lrclk_gen:lrgen|LRCLK_cnt[4]  ; clk_lrclk_gen:lrgen|LRCLK         ; C5           ; C5          ; 0.000        ; 0.001      ; 0.479      ;
; 0.333 ; clk_lrclk_gen:clrgen|BCLK_cnt[0]  ; clk_lrclk_gen:clrgen|Bfall        ; C5           ; C5          ; 0.000        ; 0.000      ; 0.485      ;
; 0.334 ; clk_lrclk_gen:clrgen|BCLK_cnt[0]  ; clk_lrclk_gen:clrgen|Brise        ; C5           ; C5          ; 0.000        ; 0.000      ; 0.486      ;
; 0.355 ; clk_lrclk_gen:lrgen|BCLK_cnt[0]   ; clk_lrclk_gen:lrgen|BCLK_cnt[0]   ; C5           ; C5          ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; C12_rst                           ; cdc_mcp:lra|b_data[0]             ; C5           ; C5          ; 0.000        ; -0.013     ; 0.494      ;
; 0.356 ; clk_lrclk_gen:lrgen|LRCLK_cnt[4]  ; clk_lrclk_gen:lrgen|LRCLK_cnt[4]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; C12_rst                           ; cdc_mcp:lra|b_data[16]            ; C5           ; C5          ; 0.000        ; -0.013     ; 0.495      ;
; 0.358 ; clk_lrclk_gen:lrgen|LRCLK_cnt[2]  ; clk_lrclk_gen:lrgen|LRCLK_cnt[2]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; clk_lrclk_gen:lrgen|BCLK_cnt[1]   ; clk_lrclk_gen:lrgen|BCLK_cnt[1]   ; C5           ; C5          ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; clk_lrclk_gen:clrgen|LRCLK_cnt[0] ; clk_lrclk_gen:clrgen|LRCLK_cnt[0] ; C5           ; C5          ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; clk_lrclk_gen:lrgen|BCLK_cnt[2]   ; clk_lrclk_gen:lrgen|BCLK_cnt[2]   ; C5           ; C5          ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; clk_lrclk_gen:lrgen|BCLK_cnt[9]   ; clk_lrclk_gen:lrgen|BCLK_cnt[9]   ; C5           ; C5          ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; clk_lrclk_gen:lrgen|BCLK_cnt[11]  ; clk_lrclk_gen:lrgen|BCLK_cnt[11]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; clk_lrclk_gen:lrgen|BCLK_cnt[4]   ; clk_lrclk_gen:lrgen|BCLK_cnt[4]   ; C5           ; C5          ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; clk_lrclk_gen:lrgen|BCLK_cnt[7]   ; clk_lrclk_gen:lrgen|BCLK_cnt[7]   ; C5           ; C5          ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; clk_lrclk_gen:lrgen|BCLK_cnt[13]  ; clk_lrclk_gen:lrgen|BCLK_cnt[13]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; clk_lrclk_gen:lrgen|BCLK_cnt[14]  ; clk_lrclk_gen:lrgen|BCLK_cnt[14]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; cdc_mcp:iqp|cdc_sync:rdy|q1[0]    ; cdc_mcp:iqp|cdc_sync:rdy|sigb[0]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.514      ;
; 0.365 ; clk_lrclk_gen:clrgen|LRCLK_cnt[1] ; clk_lrclk_gen:clrgen|LRCLK_cnt[1] ; C5           ; C5          ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; clk_lrclk_gen:clrgen|LRCLK_cnt[3] ; clk_lrclk_gen:clrgen|LRCLK_cnt[3] ; C5           ; C5          ; 0.000        ; 0.000      ; 0.517      ;
; 0.367 ; cdc_sync:cdc_jack|q1[0]           ; cdc_sync:cdc_jack|sigb[0]         ; C5           ; C5          ; 0.000        ; 0.000      ; 0.519      ;
; 0.370 ; cdc_mcp:dfs|b_data_ack            ; C12_cgen_rst                      ; C5           ; C5          ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; clk_lrclk_gen:lrgen|BCLK_cnt[3]   ; clk_lrclk_gen:lrgen|BCLK_cnt[3]   ; C5           ; C5          ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]   ; clk_lrclk_gen:lrgen|BCLK_cnt[8]   ; C5           ; C5          ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; clk_lrclk_gen:lrgen|BCLK_cnt[10]  ; clk_lrclk_gen:lrgen|BCLK_cnt[10]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; clk_lrclk_gen:lrgen|LRCLK_cnt[1]  ; clk_lrclk_gen:lrgen|LRCLK_cnt[1]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; clk_lrclk_gen:lrgen|LRCLK_cnt[3]  ; clk_lrclk_gen:lrgen|LRCLK_cnt[3]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; clk_lrclk_gen:lrgen|BCLK_cnt[5]   ; clk_lrclk_gen:lrgen|BCLK_cnt[5]   ; C5           ; C5          ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; clk_lrclk_gen:lrgen|BCLK_cnt[6]   ; clk_lrclk_gen:lrgen|BCLK_cnt[6]   ; C5           ; C5          ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; clk_lrclk_gen:lrgen|BCLK_cnt[12]  ; clk_lrclk_gen:lrgen|BCLK_cnt[12]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; clk_lrclk_gen:clrgen|LRCLK_cnt[2] ; clk_lrclk_gen:clrgen|LRCLK_cnt[2] ; C5           ; C5          ; 0.000        ; 0.000      ; 0.525      ;
; 0.391 ; clk_lrclk_gen:clrgen|BCLK_cnt[1]  ; clk_lrclk_gen:clrgen|Bfall        ; C5           ; C5          ; 0.000        ; 0.000      ; 0.543      ;
; 0.392 ; C12_cgen_rst                      ; clk_lrclk_gen:clrgen|BCLK_cnt[11] ; C5           ; C5          ; 0.000        ; -0.001     ; 0.543      ;
; 0.394 ; clk_lrclk_gen:clrgen|BCLK_cnt[1]  ; clk_lrclk_gen:clrgen|Brise        ; C5           ; C5          ; 0.000        ; 0.000      ; 0.546      ;
; 0.396 ; clk_lrclk_gen:lrgen|BCLK_cnt[0]   ; clk_lrclk_gen:lrgen|Bfall         ; C5           ; C5          ; 0.000        ; -0.001     ; 0.547      ;
; 0.396 ; clk_lrclk_gen:clrgen|Bfall        ; clk_lrclk_gen:clrgen|LRCLK_cnt[4] ; C5           ; C5          ; 0.000        ; 0.000      ; 0.548      ;
; 0.396 ; clk_lrclk_gen:clrgen|Bfall        ; clk_lrclk_gen:clrgen|LRCLK_cnt[1] ; C5           ; C5          ; 0.000        ; 0.000      ; 0.548      ;
; 0.396 ; clk_lrclk_gen:clrgen|Bfall        ; clk_lrclk_gen:clrgen|LRCLK_cnt[3] ; C5           ; C5          ; 0.000        ; 0.000      ; 0.548      ;
; 0.397 ; clk_lrclk_gen:clrgen|Bfall        ; clk_lrclk_gen:clrgen|LRCLK_cnt[0] ; C5           ; C5          ; 0.000        ; 0.000      ; 0.549      ;
; 0.450 ; clk_lrclk_gen:clrgen|Bfall        ; clk_lrclk_gen:clrgen|LRCLK_cnt[2] ; C5           ; C5          ; 0.000        ; 0.000      ; 0.602      ;
; 0.452 ; clk_lrclk_gen:clrgen|LRCLK_cnt[4] ; clk_lrclk_gen:clrgen|LRCLK        ; C5           ; C5          ; 0.000        ; 0.000      ; 0.604      ;
; 0.457 ; clk_lrclk_gen:lrgen|LRCLK_cnt[0]  ; clk_lrclk_gen:lrgen|LRCLK         ; C5           ; C5          ; 0.000        ; 0.001      ; 0.610      ;
; 0.460 ; cdc_mcp:iqp|cdc_sync:rdy|sigb[0]  ; cdc_mcp:iqp|b_data_ack            ; C5           ; C5          ; 0.000        ; 0.005      ; 0.617      ;
; 0.468 ; clk_lrclk_gen:lrgen|BCLK_cnt[1]   ; clk_lrclk_gen:lrgen|Bfall         ; C5           ; C5          ; 0.000        ; -0.001     ; 0.619      ;
; 0.480 ; C12_cgen_rst                      ; clk_lrclk_gen:lrgen|LRCLK         ; C5           ; C5          ; 0.000        ; 0.000      ; 0.632      ;
; 0.493 ; clk_lrclk_gen:lrgen|BCLK_cnt[0]   ; clk_lrclk_gen:lrgen|BCLK_cnt[1]   ; C5           ; C5          ; 0.000        ; 0.000      ; 0.645      ;
; 0.494 ; clk_lrclk_gen:clrgen|BCLK_cnt[1]  ; clk_lrclk_gen:clrgen|BCLK_cnt[2]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.646      ;
; 0.495 ; clk_lrclk_gen:clrgen|LRCLK_cnt[0] ; clk_lrclk_gen:clrgen|LRCLK_cnt[1] ; C5           ; C5          ; 0.000        ; 0.000      ; 0.647      ;
; 0.497 ; clk_lrclk_gen:lrgen|BCLK_cnt[1]   ; clk_lrclk_gen:lrgen|BCLK_cnt[2]   ; C5           ; C5          ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; clk_lrclk_gen:clrgen|BCLK_cnt[0]  ; clk_lrclk_gen:clrgen|BCLK_cnt[2]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; clk_lrclk_gen:lrgen|BCLK_cnt[2]   ; clk_lrclk_gen:lrgen|BCLK_cnt[3]   ; C5           ; C5          ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; clk_lrclk_gen:lrgen|BCLK_cnt[9]   ; clk_lrclk_gen:lrgen|BCLK_cnt[10]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; clk_lrclk_gen:lrgen|BCLK_cnt[11]  ; clk_lrclk_gen:lrgen|BCLK_cnt[12]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; clk_lrclk_gen:lrgen|BCLK_cnt[14]  ; clk_lrclk_gen:lrgen|BCLK_cnt[15]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; clk_lrclk_gen:lrgen|BCLK_cnt[13]  ; clk_lrclk_gen:lrgen|BCLK_cnt[14]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; clk_lrclk_gen:lrgen|BCLK_cnt[4]   ; clk_lrclk_gen:lrgen|BCLK_cnt[5]   ; C5           ; C5          ; 0.000        ; 0.000      ; 0.651      ;
; 0.503 ; clk_lrclk_gen:clrgen|LRCLK_cnt[3] ; clk_lrclk_gen:clrgen|LRCLK_cnt[4] ; C5           ; C5          ; 0.000        ; 0.000      ; 0.655      ;
; 0.503 ; clk_lrclk_gen:clrgen|LRCLK_cnt[1] ; clk_lrclk_gen:clrgen|LRCLK_cnt[2] ; C5           ; C5          ; 0.000        ; 0.000      ; 0.655      ;
; 0.504 ; C12_rst                           ; cdc_mcp:lra|b_data[25]            ; C5           ; C5          ; 0.000        ; -0.007     ; 0.649      ;
; 0.505 ; C12_rst                           ; cdc_mcp:lra|b_data[20]            ; C5           ; C5          ; 0.000        ; -0.007     ; 0.650      ;
; 0.509 ; C12_rst                           ; cdc_mcp:lra|b_data[3]             ; C5           ; C5          ; 0.000        ; -0.007     ; 0.654      ;
; 0.510 ; C12_rst                           ; cdc_mcp:lra|b_data[18]            ; C5           ; C5          ; 0.000        ; -0.007     ; 0.655      ;
; 0.511 ; clk_lrclk_gen:lrgen|LRCLK_cnt[3]  ; clk_lrclk_gen:lrgen|LRCLK_cnt[4]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; clk_lrclk_gen:lrgen|LRCLK_cnt[1]  ; clk_lrclk_gen:lrgen|LRCLK_cnt[2]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]   ; clk_lrclk_gen:lrgen|BCLK_cnt[9]   ; C5           ; C5          ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; clk_lrclk_gen:lrgen|BCLK_cnt[10]  ; clk_lrclk_gen:lrgen|BCLK_cnt[11]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; clk_lrclk_gen:lrgen|BCLK_cnt[3]   ; clk_lrclk_gen:lrgen|BCLK_cnt[4]   ; C5           ; C5          ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; C12_rst                           ; cdc_mcp:lra|b_data[4]             ; C5           ; C5          ; 0.000        ; -0.007     ; 0.657      ;
; 0.512 ; clk_lrclk_gen:lrgen|BCLK_cnt[6]   ; clk_lrclk_gen:lrgen|BCLK_cnt[7]   ; C5           ; C5          ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; clk_lrclk_gen:lrgen|BCLK_cnt[12]  ; clk_lrclk_gen:lrgen|BCLK_cnt[13]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; clk_lrclk_gen:lrgen|BCLK_cnt[5]   ; clk_lrclk_gen:lrgen|BCLK_cnt[6]   ; C5           ; C5          ; 0.000        ; 0.000      ; 0.664      ;
; 0.513 ; C12_rst                           ; cdc_mcp:lra|b_data[12]            ; C5           ; C5          ; 0.000        ; -0.007     ; 0.658      ;
; 0.513 ; C12_rst                           ; cdc_mcp:lra|b_data[21]            ; C5           ; C5          ; 0.000        ; -0.007     ; 0.658      ;
; 0.513 ; clk_lrclk_gen:clrgen|LRCLK_cnt[2] ; clk_lrclk_gen:clrgen|LRCLK_cnt[3] ; C5           ; C5          ; 0.000        ; 0.000      ; 0.665      ;
; 0.514 ; C12_rst                           ; cdc_mcp:lra|b_data[2]             ; C5           ; C5          ; 0.000        ; -0.007     ; 0.659      ;
; 0.525 ; C12_cgen_rst                      ; clk_lrclk_gen:lrgen|LRCLK_cnt[0]  ; C5           ; C5          ; 0.000        ; -0.001     ; 0.676      ;
; 0.525 ; C12_cgen_rst                      ; clk_lrclk_gen:lrgen|LRCLK_cnt[1]  ; C5           ; C5          ; 0.000        ; -0.001     ; 0.676      ;
; 0.525 ; C12_cgen_rst                      ; clk_lrclk_gen:lrgen|LRCLK_cnt[2]  ; C5           ; C5          ; 0.000        ; -0.001     ; 0.676      ;
; 0.525 ; C12_cgen_rst                      ; clk_lrclk_gen:lrgen|LRCLK_cnt[3]  ; C5           ; C5          ; 0.000        ; -0.001     ; 0.676      ;
; 0.525 ; C12_cgen_rst                      ; clk_lrclk_gen:lrgen|LRCLK_cnt[4]  ; C5           ; C5          ; 0.000        ; -0.001     ; 0.676      ;
; 0.528 ; clk_lrclk_gen:lrgen|BCLK_cnt[0]   ; clk_lrclk_gen:lrgen|BCLK_cnt[2]   ; C5           ; C5          ; 0.000        ; 0.000      ; 0.680      ;
; 0.530 ; clk_lrclk_gen:clrgen|LRCLK_cnt[0] ; clk_lrclk_gen:clrgen|LRCLK_cnt[2] ; C5           ; C5          ; 0.000        ; 0.000      ; 0.682      ;
; 0.532 ; clk_lrclk_gen:lrgen|BCLK_cnt[1]   ; clk_lrclk_gen:lrgen|BCLK_cnt[3]   ; C5           ; C5          ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; clk_lrclk_gen:lrgen|BCLK_cnt[9]   ; clk_lrclk_gen:lrgen|BCLK_cnt[11]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; clk_lrclk_gen:lrgen|BCLK_cnt[2]   ; clk_lrclk_gen:lrgen|BCLK_cnt[4]   ; C5           ; C5          ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; clk_lrclk_gen:lrgen|BCLK_cnt[11]  ; clk_lrclk_gen:lrgen|BCLK_cnt[13]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; clk_lrclk_gen:lrgen|BCLK_cnt[13]  ; clk_lrclk_gen:lrgen|BCLK_cnt[15]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; clk_lrclk_gen:lrgen|BCLK_cnt[4]   ; clk_lrclk_gen:lrgen|BCLK_cnt[6]   ; C5           ; C5          ; 0.000        ; 0.000      ; 0.686      ;
; 0.538 ; clk_lrclk_gen:clrgen|LRCLK_cnt[1] ; clk_lrclk_gen:clrgen|LRCLK_cnt[3] ; C5           ; C5          ; 0.000        ; 0.000      ; 0.690      ;
; 0.545 ; clk_lrclk_gen:lrgen|LRCLK_cnt[0]  ; clk_lrclk_gen:lrgen|LRCLK_cnt[0]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.697      ;
; 0.546 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]   ; clk_lrclk_gen:lrgen|BCLK_cnt[10]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.698      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'I2C_monitor:I2C_inst|deglitch:deglitch_scl|out'                                                                                                                                                                   ;
+-------+------------------------------------------+---------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                               ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+---------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.215 ; I2C_monitor:I2C_inst|state[0]            ; I2C_monitor:I2C_inst|state[0]         ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_monitor:I2C_inst|state[1]            ; I2C_monitor:I2C_inst|state[1]         ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_monitor:I2C_inst|Merc1_ovld          ; I2C_monitor:I2C_inst|Merc1_ovld       ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_monitor:I2C_inst|Merc3_ovld          ; I2C_monitor:I2C_inst|Merc3_ovld       ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_monitor:I2C_inst|Merc2_ovld          ; I2C_monitor:I2C_inst|Merc2_ovld       ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_monitor:I2C_inst|Merc4_ovld          ; I2C_monitor:I2C_inst|Merc4_ovld       ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; I2C_monitor:I2C_inst|counter[4]          ; I2C_monitor:I2C_inst|counter[4]       ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.000      ; 0.395      ;
; 0.278 ; I2C_monitor:I2C_inst|state[1]            ; I2C_monitor:I2C_inst|state[0]         ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.000      ; 0.430      ;
; 0.332 ; I2C_monitor:I2C_inst|rcv_reg1[3]         ; I2C_monitor:I2C_inst|Penny_FW[3]      ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.000      ; 0.484      ;
; 0.333 ; I2C_monitor:I2C_inst|rcv_reg1[6]         ; I2C_monitor:I2C_inst|Penny_FW[6]      ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.000      ; 0.485      ;
; 0.358 ; I2C_monitor:I2C_inst|counter[1]          ; I2C_monitor:I2C_inst|counter[1]       ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.000      ; 0.510      ;
; 0.361 ; I2C_monitor:I2C_inst|counter[3]          ; I2C_monitor:I2C_inst|counter[3]       ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.000      ; 0.513      ;
; 0.367 ; I2C_monitor:I2C_inst|rcv_reg0[0]         ; I2C_monitor:I2C_inst|Merc1_ovld       ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.000      ; 0.519      ;
; 0.369 ; I2C_monitor:I2C_inst|counter[2]          ; I2C_monitor:I2C_inst|counter[2]       ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; I2C_monitor:I2C_inst|counter[0]          ; I2C_monitor:I2C_inst|counter[0]       ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; I2C_monitor:I2C_inst|rcv_reg1[0]         ; I2C_monitor:I2C_inst|Merc4_ovld       ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.000      ; 0.522      ;
; 0.388 ; I2C_monitor:I2C_inst|state[0]            ; I2C_monitor:I2C_inst|state[1]         ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.000      ; 0.540      ;
; 0.418 ; I2C_monitor:I2C_inst|rcv_reg1[6]         ; I2C_monitor:I2C_inst|Merc3_version[6] ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.000      ; 0.570      ;
; 0.434 ; I2C_monitor:I2C_inst|rcv_reg1[3]         ; I2C_monitor:I2C_inst|Merc3_version[3] ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.000      ; 0.586      ;
; 0.496 ; I2C_monitor:I2C_inst|counter[1]          ; I2C_monitor:I2C_inst|counter[2]       ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.000      ; 0.648      ;
; 0.499 ; I2C_monitor:I2C_inst|counter[3]          ; I2C_monitor:I2C_inst|counter[4]       ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.000      ; 0.651      ;
; 0.509 ; I2C_monitor:I2C_inst|counter[0]          ; I2C_monitor:I2C_inst|counter[1]       ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; I2C_monitor:I2C_inst|counter[2]          ; I2C_monitor:I2C_inst|counter[3]       ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.000      ; 0.661      ;
; 0.519 ; I2C_monitor:I2C_inst|rcv_reg1[7]         ; I2C_monitor:I2C_inst|Penny_FW[7]      ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.028     ; 0.643      ;
; 0.527 ; I2C_monitor:I2C_inst|address_targeted[2] ; I2C_monitor:I2C_inst|start_clr        ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.000      ; 0.679      ;
; 0.531 ; I2C_monitor:I2C_inst|counter[1]          ; I2C_monitor:I2C_inst|counter[3]       ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.000      ; 0.683      ;
; 0.541 ; I2C_monitor:I2C_inst|rcv_reg1[6]         ; I2C_monitor:I2C_inst|Merc1_version[6] ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.001     ; 0.692      ;
; 0.541 ; I2C_monitor:I2C_inst|rcv_reg1[6]         ; I2C_monitor:I2C_inst|ALC[6]           ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.001     ; 0.692      ;
; 0.544 ; I2C_monitor:I2C_inst|address_targeted[2] ; I2C_monitor:I2C_inst|Merc3_ovld       ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.001      ; 0.697      ;
; 0.544 ; I2C_monitor:I2C_inst|counter[0]          ; I2C_monitor:I2C_inst|counter[2]       ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; I2C_monitor:I2C_inst|counter[2]          ; I2C_monitor:I2C_inst|counter[4]       ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.000      ; 0.696      ;
; 0.566 ; I2C_monitor:I2C_inst|counter[1]          ; I2C_monitor:I2C_inst|counter[4]       ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.000      ; 0.718      ;
; 0.577 ; I2C_monitor:I2C_inst|rcv_reg1[2]         ; I2C_monitor:I2C_inst|FWD[2]           ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.009     ; 0.720      ;
; 0.579 ; I2C_monitor:I2C_inst|counter[0]          ; I2C_monitor:I2C_inst|counter[3]       ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.000      ; 0.731      ;
; 0.582 ; I2C_monitor:I2C_inst|rcv_reg1[2]         ; I2C_monitor:I2C_inst|Merc4_version[2] ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.009     ; 0.725      ;
; 0.590 ; I2C_monitor:I2C_inst|rcv_reg0[3]         ; I2C_monitor:I2C_inst|ALC[11]          ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.028     ; 0.714      ;
; 0.590 ; I2C_monitor:I2C_inst|rcv_reg0[3]         ; I2C_monitor:I2C_inst|REV[11]          ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.028     ; 0.714      ;
; 0.594 ; I2C_monitor:I2C_inst|rcv_reg1[5]         ; I2C_monitor:I2C_inst|Penny_FW[5]      ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.028     ; 0.718      ;
; 0.597 ; I2C_monitor:I2C_inst|rcv_reg1[2]         ; I2C_monitor:I2C_inst|Merc1_version[2] ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.029     ; 0.720      ;
; 0.597 ; I2C_monitor:I2C_inst|rcv_reg1[0]         ; I2C_monitor:I2C_inst|Merc2_version[0] ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.028     ; 0.721      ;
; 0.597 ; I2C_monitor:I2C_inst|rcv_reg1[0]         ; I2C_monitor:I2C_inst|REV[0]           ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.028     ; 0.721      ;
; 0.598 ; I2C_monitor:I2C_inst|rcv_reg1[2]         ; I2C_monitor:I2C_inst|ALC[2]           ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.029     ; 0.721      ;
; 0.614 ; I2C_monitor:I2C_inst|counter[0]          ; I2C_monitor:I2C_inst|counter[4]       ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.000      ; 0.766      ;
; 0.626 ; I2C_monitor:I2C_inst|rcv_reg1[2]         ; I2C_monitor:I2C_inst|Merc3_version[2] ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.028     ; 0.750      ;
; 0.629 ; I2C_monitor:I2C_inst|rcv_reg1[5]         ; I2C_monitor:I2C_inst|Merc3_version[5] ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.028     ; 0.753      ;
; 0.646 ; I2C_monitor:I2C_inst|rcv_reg1[6]         ; I2C_monitor:I2C_inst|Merc2_version[6] ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.018      ; 0.816      ;
; 0.649 ; I2C_monitor:I2C_inst|rcv_reg1[6]         ; I2C_monitor:I2C_inst|REV[6]           ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.018      ; 0.819      ;
; 0.658 ; I2C_monitor:I2C_inst|rcv_reg1[1]         ; I2C_monitor:I2C_inst|FWD[1]           ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.009     ; 0.801      ;
; 0.661 ; I2C_monitor:I2C_inst|rcv_reg1[5]         ; I2C_monitor:I2C_inst|FWD[5]           ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.009     ; 0.804      ;
; 0.662 ; I2C_monitor:I2C_inst|rcv_reg1[7]         ; I2C_monitor:I2C_inst|FWD[7]           ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.009     ; 0.805      ;
; 0.662 ; I2C_monitor:I2C_inst|rcv_reg1[1]         ; I2C_monitor:I2C_inst|Merc4_version[1] ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.009     ; 0.805      ;
; 0.663 ; I2C_monitor:I2C_inst|rcv_reg1[5]         ; I2C_monitor:I2C_inst|Merc4_version[5] ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.009     ; 0.806      ;
; 0.665 ; I2C_monitor:I2C_inst|state[1]            ; I2C_monitor:I2C_inst|Merc1_ovld       ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.007     ; 0.810      ;
; 0.666 ; I2C_monitor:I2C_inst|address_targeted[1] ; I2C_monitor:I2C_inst|start_clr        ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.001     ; 0.817      ;
; 0.667 ; I2C_monitor:I2C_inst|rcv_reg1[7]         ; I2C_monitor:I2C_inst|REV[7]           ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.010     ; 0.809      ;
; 0.669 ; I2C_monitor:I2C_inst|address_targeted[0] ; I2C_monitor:I2C_inst|Merc3_ovld       ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.001      ; 0.822      ;
; 0.674 ; I2C_monitor:I2C_inst|rcv_reg0[0]         ; I2C_monitor:I2C_inst|Merc3_ovld       ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.008      ; 0.834      ;
; 0.693 ; I2C_monitor:I2C_inst|state[0]            ; I2C_monitor:I2C_inst|start_clr        ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.000      ; 0.845      ;
; 0.697 ; I2C_monitor:I2C_inst|rcv_reg1[1]         ; I2C_monitor:I2C_inst|Merc2_version[1] ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.029     ; 0.820      ;
; 0.698 ; I2C_monitor:I2C_inst|rcv_reg1[0]         ; I2C_monitor:I2C_inst|Penny_FW[0]      ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.027     ; 0.823      ;
; 0.698 ; I2C_monitor:I2C_inst|rcv_reg1[0]         ; I2C_monitor:I2C_inst|ALC[0]           ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.028     ; 0.822      ;
; 0.699 ; I2C_monitor:I2C_inst|rcv_reg1[0]         ; I2C_monitor:I2C_inst|Merc1_version[0] ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.028     ; 0.823      ;
; 0.700 ; I2C_monitor:I2C_inst|rcv_reg1[1]         ; I2C_monitor:I2C_inst|REV[1]           ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.029     ; 0.823      ;
; 0.703 ; I2C_monitor:I2C_inst|rcv_reg0[0]         ; I2C_monitor:I2C_inst|FWD[8]           ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.029     ; 0.826      ;
; 0.703 ; I2C_monitor:I2C_inst|rcv_reg1[5]         ; I2C_monitor:I2C_inst|REV[5]           ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.029     ; 0.826      ;
; 0.703 ; I2C_monitor:I2C_inst|rcv_reg0[3]         ; I2C_monitor:I2C_inst|FWD[11]          ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.029     ; 0.826      ;
; 0.706 ; I2C_monitor:I2C_inst|rcv_reg1[2]         ; I2C_monitor:I2C_inst|Merc2_version[2] ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.029     ; 0.829      ;
; 0.706 ; I2C_monitor:I2C_inst|rcv_reg1[2]         ; I2C_monitor:I2C_inst|REV[2]           ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.029     ; 0.829      ;
; 0.707 ; I2C_monitor:I2C_inst|rcv_reg1[2]         ; I2C_monitor:I2C_inst|Penny_FW[2]      ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.028     ; 0.831      ;
; 0.709 ; I2C_monitor:I2C_inst|rcv_reg1[0]         ; I2C_monitor:I2C_inst|Merc3_version[0] ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.027     ; 0.834      ;
; 0.711 ; I2C_monitor:I2C_inst|rcv_reg1[5]         ; I2C_monitor:I2C_inst|Merc1_version[5] ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.029     ; 0.834      ;
; 0.712 ; I2C_monitor:I2C_inst|rcv_reg1[5]         ; I2C_monitor:I2C_inst|ALC[5]           ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.029     ; 0.835      ;
; 0.712 ; I2C_monitor:I2C_inst|state[1]            ; I2C_monitor:I2C_inst|start_clr        ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.000      ; 0.864      ;
; 0.714 ; I2C_monitor:I2C_inst|rcv_reg0[0]         ; I2C_monitor:I2C_inst|Merc2_ovld       ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.001      ; 0.867      ;
; 0.743 ; I2C_monitor:I2C_inst|rcv_reg1[6]         ; I2C_monitor:I2C_inst|Merc4_version[6] ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.019      ; 0.914      ;
; 0.746 ; I2C_monitor:I2C_inst|rcv_reg1[6]         ; I2C_monitor:I2C_inst|FWD[6]           ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.019      ; 0.917      ;
; 0.748 ; I2C_monitor:I2C_inst|enable              ; I2C_monitor:I2C_inst|start_clr        ; IF_clk                                         ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 1.372      ; 2.272      ;
; 0.753 ; I2C_monitor:I2C_inst|address_targeted[2] ; I2C_monitor:I2C_inst|Merc4_ovld       ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.007     ; 0.898      ;
; 0.763 ; I2C_monitor:I2C_inst|rcv_reg1[0]         ; I2C_monitor:I2C_inst|Merc4_version[0] ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.008     ; 0.907      ;
; 0.769 ; I2C_monitor:I2C_inst|rcv_reg1[0]         ; I2C_monitor:I2C_inst|FWD[0]           ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.008     ; 0.913      ;
; 0.777 ; I2C_monitor:I2C_inst|state[0]            ; I2C_monitor:I2C_inst|Merc1_ovld       ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.007     ; 0.922      ;
; 0.790 ; I2C_monitor:I2C_inst|rcv_reg1[1]         ; I2C_monitor:I2C_inst|Merc3_version[1] ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.028     ; 0.914      ;
; 0.794 ; I2C_monitor:I2C_inst|rcv_reg1[1]         ; I2C_monitor:I2C_inst|ALC[1]           ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.029     ; 0.917      ;
; 0.795 ; I2C_monitor:I2C_inst|rcv_reg1[1]         ; I2C_monitor:I2C_inst|Penny_FW[1]      ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.028     ; 0.919      ;
; 0.799 ; I2C_monitor:I2C_inst|rcv_reg1[1]         ; I2C_monitor:I2C_inst|Merc1_version[1] ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.029     ; 0.922      ;
; 0.802 ; I2C_monitor:I2C_inst|rcv_reg0[0]         ; I2C_monitor:I2C_inst|REV[8]           ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.028     ; 0.926      ;
; 0.805 ; I2C_monitor:I2C_inst|rcv_reg0[0]         ; I2C_monitor:I2C_inst|ALC[8]           ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.028     ; 0.929      ;
; 0.808 ; I2C_monitor:I2C_inst|rcv_reg0[1]         ; I2C_monitor:I2C_inst|FWD[9]           ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.030     ; 0.930      ;
; 0.809 ; I2C_monitor:I2C_inst|rcv_reg1[4]         ; I2C_monitor:I2C_inst|REV[4]           ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.029     ; 0.932      ;
; 0.809 ; I2C_monitor:I2C_inst|rcv_reg0[1]         ; I2C_monitor:I2C_inst|REV[9]           ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.029     ; 0.932      ;
; 0.810 ; I2C_monitor:I2C_inst|rcv_reg1[4]         ; I2C_monitor:I2C_inst|Merc2_version[4] ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.029     ; 0.933      ;
; 0.810 ; I2C_monitor:I2C_inst|rcv_reg0[1]         ; I2C_monitor:I2C_inst|ALC[9]           ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.029     ; 0.933      ;
; 0.825 ; I2C_monitor:I2C_inst|rcv_reg1[7]         ; I2C_monitor:I2C_inst|Merc1_version[7] ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.029     ; 0.948      ;
; 0.829 ; I2C_monitor:I2C_inst|rcv_reg1[7]         ; I2C_monitor:I2C_inst|ALC[7]           ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.029     ; 0.952      ;
; 0.838 ; I2C_monitor:I2C_inst|rcv_reg1[4]         ; I2C_monitor:I2C_inst|Merc4_version[4] ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.009     ; 0.981      ;
; 0.839 ; I2C_monitor:I2C_inst|rcv_reg1[4]         ; I2C_monitor:I2C_inst|FWD[4]           ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.009     ; 0.982      ;
; 0.846 ; I2C_monitor:I2C_inst|rcv_reg1[4]         ; I2C_monitor:I2C_inst|ALC[4]           ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.029     ; 0.969      ;
; 0.848 ; I2C_monitor:I2C_inst|rcv_reg1[4]         ; I2C_monitor:I2C_inst|Merc1_version[4] ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.029     ; 0.971      ;
; 0.851 ; I2C_monitor:I2C_inst|address_targeted[1] ; I2C_monitor:I2C_inst|Merc2_ovld       ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; -0.007     ; 0.996      ;
; 0.887 ; I2C_monitor:I2C_inst|address_targeted[3] ; I2C_monitor:I2C_inst|start_clr        ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000        ; 0.000      ; 1.039      ;
+-------+------------------------------------------+---------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SPI_SCK'                                                                                                                                                                                ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.367      ;
; 0.242 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.394      ;
; 0.244 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.396      ;
; 0.247 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.399      ;
; 0.264 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.416      ;
; 0.296 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.448      ;
; 0.332 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.484      ;
; 0.338 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.490      ;
; 0.370 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.522      ;
; 0.372 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.524      ;
; 0.387 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.539      ;
; 0.422 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.022      ; 0.596      ;
; 0.423 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.022      ; 0.597      ;
; 0.424 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.576      ;
; 0.430 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.022      ; 0.604      ;
; 0.431 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.583      ;
; 0.482 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 0.636      ;
; 0.498 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.650      ;
; 0.502 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.022      ; 0.676      ;
; 0.528 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.680      ;
; 0.541 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.693      ;
; 0.547 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 0.701      ;
; 0.592 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 0.746      ;
; 0.598 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 0.752      ;
; 0.606 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.758      ;
; 0.606 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.009      ; 0.767      ;
; 0.607 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.759      ;
; 0.610 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.009      ; 0.771      ;
; 0.611 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.009      ; 0.772      ;
; 0.612 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.009      ; 0.773      ;
; 0.613 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.007      ; 0.772      ;
; 0.613 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.009      ; 0.774      ;
; 0.614 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.007      ; 0.773      ;
; 0.615 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.007      ; 0.774      ;
; 0.623 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.007      ; 0.782      ;
; 0.630 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.002     ; 0.780      ;
; 0.647 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 0.801      ;
; 0.651 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.011     ; 0.792      ;
; 0.653 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.009      ; 0.814      ;
; 0.660 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 0.814      ;
; 0.662 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 0.816      ;
; 0.662 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 0.816      ;
; 0.664 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 0.818      ;
; 0.665 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.817      ;
; 0.666 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 0.820      ;
; 0.667 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 0.821      ;
; 0.668 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 0.822      ;
; 0.668 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.820      ;
; 0.673 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.002     ; 0.823      ;
; 0.718 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.009      ; 0.879      ;
; 0.721 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.009      ; 0.882      ;
; 0.730 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.882      ;
; 0.743 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.895      ;
; 0.745 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.897      ;
; 0.748 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.900      ;
; 0.771 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.002     ; 0.921      ;
; 0.777 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 0.931      ;
; 0.778 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.930      ;
; 0.812 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.002     ; 0.962      ;
; 0.815 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.967      ;
; 0.818 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.002     ; 0.968      ;
; 0.827 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.009     ; 0.970      ;
; 0.831 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 0.985      ;
; 0.834 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.002     ; 0.984      ;
; 0.834 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.002     ; 0.984      ;
; 0.834 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.002     ; 0.984      ;
; 0.834 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.002     ; 0.984      ;
; 0.834 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 0.988      ;
; 0.859 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.002     ; 1.009      ;
; 0.872 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 1.024      ;
; 0.872 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 1.024      ;
; 0.874 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.009     ; 1.017      ;
; 0.888 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 1.042      ;
; 0.890 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 1.044      ;
; 0.892 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 1.046      ;
; 0.892 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 1.046      ;
; 0.894 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 1.048      ;
; 0.896 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 1.050      ;
; 0.897 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 1.051      ;
; 0.898 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 1.052      ;
; 0.900 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.002      ; 1.054      ;
; 0.908 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.009     ; 1.051      ;
; 0.913 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 1.065      ;
; 0.915 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.009     ; 1.058      ;
; 0.917 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.009     ; 1.060      ;
; 0.918 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.002     ; 1.068      ;
; 0.918 ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.009     ; 1.061      ;
; 0.918 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 1.070      ;
; 0.919 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.009     ; 1.062      ;
; 0.932 ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.009     ; 1.075      ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_lrclk_gen:clrgen|BCLK'                                                                                                                                 ;
+-------+----------------------------------+----------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.215 ; I2S_xmit:J_IQPWM|bit_count[0]    ; I2S_xmit:J_IQPWM|bit_count[0]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|bit_count[1]    ; I2S_xmit:J_IQPWM|bit_count[1]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|bit_count[2]    ; I2S_xmit:J_IQPWM|bit_count[2]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|bit_count[3]    ; I2S_xmit:J_IQPWM|bit_count[3]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|TLV_state~3     ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|TLV_state~4     ; I2S_xmit:J_IQPWM|TLV_state~4     ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|xmit_rdy      ; I2S_xmit:J_LRAudio|xmit_rdy      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[31] ; I2S_xmit:J_LRAudio|last_data[31] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[30] ; I2S_xmit:J_LRAudio|last_data[30] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[14] ; I2S_xmit:J_LRAudio|last_data[14] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[29] ; I2S_xmit:J_LRAudio|last_data[29] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[13] ; I2S_xmit:J_LRAudio|last_data[13] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[28] ; I2S_xmit:J_LRAudio|last_data[28] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[12] ; I2S_xmit:J_LRAudio|last_data[12] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[27] ; I2S_xmit:J_LRAudio|last_data[27] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[26] ; I2S_xmit:J_LRAudio|last_data[26] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[25] ; I2S_xmit:J_LRAudio|last_data[25] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[9]  ; I2S_xmit:J_LRAudio|last_data[9]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[24] ; I2S_xmit:J_LRAudio|last_data[24] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[8]  ; I2S_xmit:J_LRAudio|last_data[8]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[23] ; I2S_xmit:J_LRAudio|last_data[23] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[7]  ; I2S_xmit:J_LRAudio|last_data[7]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[22] ; I2S_xmit:J_LRAudio|last_data[22] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[6]  ; I2S_xmit:J_LRAudio|last_data[6]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[21] ; I2S_xmit:J_LRAudio|last_data[21] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[20] ; I2S_xmit:J_LRAudio|last_data[20] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[4]  ; I2S_xmit:J_LRAudio|last_data[4]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[19] ; I2S_xmit:J_LRAudio|last_data[19] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[18] ; I2S_xmit:J_LRAudio|last_data[18] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[2]  ; I2S_xmit:J_LRAudio|last_data[2]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[17] ; I2S_xmit:J_LRAudio|last_data[17] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[1]  ; I2S_xmit:J_LRAudio|last_data[1]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[0]  ; I2S_xmit:J_LRAudio|last_data[0]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[16] ; I2S_xmit:J_LRAudio|last_data[16] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[3]  ; I2S_xmit:J_LRAudio|last_data[3]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[5]  ; I2S_xmit:J_LRAudio|last_data[5]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[10] ; I2S_xmit:J_LRAudio|last_data[10] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[11] ; I2S_xmit:J_LRAudio|last_data[11] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[15] ; I2S_xmit:J_LRAudio|last_data[15] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[31]   ; I2S_xmit:J_IQPWM|last_data[31]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[30]   ; I2S_xmit:J_IQPWM|last_data[30]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[29]   ; I2S_xmit:J_IQPWM|last_data[29]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[28]   ; I2S_xmit:J_IQPWM|last_data[28]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[12]   ; I2S_xmit:J_IQPWM|last_data[12]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[27]   ; I2S_xmit:J_IQPWM|last_data[27]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[11]   ; I2S_xmit:J_IQPWM|last_data[11]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[26]   ; I2S_xmit:J_IQPWM|last_data[26]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[25]   ; I2S_xmit:J_IQPWM|last_data[25]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[9]    ; I2S_xmit:J_IQPWM|last_data[9]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[24]   ; I2S_xmit:J_IQPWM|last_data[24]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[8]    ; I2S_xmit:J_IQPWM|last_data[8]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[23]   ; I2S_xmit:J_IQPWM|last_data[23]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[22]   ; I2S_xmit:J_IQPWM|last_data[22]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[21]   ; I2S_xmit:J_IQPWM|last_data[21]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[5]    ; I2S_xmit:J_IQPWM|last_data[5]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[20]   ; I2S_xmit:J_IQPWM|last_data[20]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[4]    ; I2S_xmit:J_IQPWM|last_data[4]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[19]   ; I2S_xmit:J_IQPWM|last_data[19]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[18]   ; I2S_xmit:J_IQPWM|last_data[18]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[17]   ; I2S_xmit:J_IQPWM|last_data[17]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[1]    ; I2S_xmit:J_IQPWM|last_data[1]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[16]   ; I2S_xmit:J_IQPWM|last_data[16]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[0]    ; I2S_xmit:J_IQPWM|last_data[0]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[2]    ; I2S_xmit:J_IQPWM|last_data[2]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[3]    ; I2S_xmit:J_IQPWM|last_data[3]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[6]    ; I2S_xmit:J_IQPWM|last_data[6]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[7]    ; I2S_xmit:J_IQPWM|last_data[7]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[10]   ; I2S_xmit:J_IQPWM|last_data[10]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[13]   ; I2S_xmit:J_IQPWM|last_data[13]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[14]   ; I2S_xmit:J_IQPWM|last_data[14]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[15]   ; I2S_xmit:J_IQPWM|last_data[15]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.239 ; I2S_xmit:J_LRAudio|data[4]       ; I2S_xmit:J_LRAudio|data[5]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; I2S_xmit:J_LRAudio|data[15]      ; I2S_xmit:J_LRAudio|obit          ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; I2S_xmit:J_IQPWM|data[2]         ; I2S_xmit:J_IQPWM|data[3]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; I2S_xmit:J_IQPWM|last_data[16]   ; I2S_xmit:J_IQPWM|data[0]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.393      ;
; 0.243 ; I2S_xmit:J_LRAudio|last_data[0]  ; I2S_xmit:J_LRAudio|data[0]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; I2S_xmit:J_LRAudio|data[14]      ; I2S_xmit:J_LRAudio|data[15]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.395      ;
; 0.318 ; I2S_xmit:J_LRAudio|last_data[13] ; I2S_xmit:J_LRAudio|data[13]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.470      ;
; 0.325 ; I2S_xmit:J_LRAudio|last_data[6]  ; I2S_xmit:J_LRAudio|data[6]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.477      ;
; 0.325 ; I2S_xmit:J_LRAudio|last_data[7]  ; I2S_xmit:J_LRAudio|data[7]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.477      ;
; 0.326 ; I2S_xmit:J_LRAudio|last_data[8]  ; I2S_xmit:J_LRAudio|data[8]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.478      ;
; 0.341 ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|data[0]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.493      ;
; 0.350 ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_LRAudio|data[0]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.502      ;
; 0.360 ; I2S_xmit:J_LRAudio|data[13]      ; I2S_xmit:J_LRAudio|data[14]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; I2S_xmit:J_IQPWM|data[6]         ; I2S_xmit:J_IQPWM|data[7]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; I2S_xmit:J_LRAudio|data[10]      ; I2S_xmit:J_LRAudio|data[11]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; I2S_xmit:J_IQPWM|data[9]         ; I2S_xmit:J_IQPWM|data[10]        ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; I2S_xmit:J_IQPWM|data[12]        ; I2S_xmit:J_IQPWM|data[13]        ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; I2S_xmit:J_IQPWM|data[14]        ; I2S_xmit:J_IQPWM|data[15]        ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; I2S_xmit:J_LRAudio|data[8]       ; I2S_xmit:J_LRAudio|data[9]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; I2S_xmit:J_IQPWM|data[1]         ; I2S_xmit:J_IQPWM|data[2]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; I2S_xmit:J_IQPWM|data[13]        ; I2S_xmit:J_IQPWM|data[14]        ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; I2S_xmit:J_IQPWM|bit_count[0]    ; I2S_xmit:J_IQPWM|bit_count[1]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; I2S_xmit:J_LRAudio|data[6]       ; I2S_xmit:J_LRAudio|data[7]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; I2S_xmit:J_LRAudio|data[2]       ; I2S_xmit:J_LRAudio|data[3]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; I2S_xmit:J_LRAudio|data[5]       ; I2S_xmit:J_LRAudio|data[6]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; I2S_xmit:J_LRAudio|data[7]       ; I2S_xmit:J_LRAudio|data[8]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.515      ;
; 0.365 ; I2S_xmit:J_LRAudio|data[9]       ; I2S_xmit:J_LRAudio|data[10]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; I2S_xmit:J_LRAudio|data[12]      ; I2S_xmit:J_LRAudio|data[13]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.517      ;
; 0.369 ; I2S_xmit:J_LRAudio|data[11]      ; I2S_xmit:J_LRAudio|data[12]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.521      ;
+-------+----------------------------------+----------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'cm3|altpll_component|pll|clk[0]'                                                                                                                                                 ;
+-------+---------------------------------------+---------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; NWire_rcv:MDC[0].M_I|TB_state~4       ; NWire_rcv:MDC[0].M_I|TB_state~4       ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:MDC[0].M_I|data_cnt[0]      ; NWire_rcv:MDC[0].M_I|data_cnt[0]      ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:MDC[0].M_I|TB_state~2       ; NWire_rcv:MDC[0].M_I|TB_state~2       ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:SPD|tb_width[0]             ; NWire_rcv:SPD|tb_width[0]             ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:SPD|tb_width[1]             ; NWire_rcv:SPD|tb_width[1]             ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:SPD|tb_width[2]             ; NWire_rcv:SPD|tb_width[2]             ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:SPD|tb_width[3]             ; NWire_rcv:SPD|tb_width[3]             ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:SPD|tb_width[4]             ; NWire_rcv:SPD|tb_width[4]             ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:SPD|tb_width[5]             ; NWire_rcv:SPD|tb_width[5]             ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:SPD|tb_width[6]             ; NWire_rcv:SPD|tb_width[6]             ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:SPD|tb_width[7]             ; NWire_rcv:SPD|tb_width[7]             ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:SPD|tb_width[8]             ; NWire_rcv:SPD|tb_width[8]             ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:SPD|tb_width[9]             ; NWire_rcv:SPD|tb_width[9]             ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:SPD|TB_state~4              ; NWire_rcv:SPD|TB_state~4              ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:SPD|TB_state~2              ; NWire_rcv:SPD|TB_state~2              ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:SPD|data_cnt[0]             ; NWire_rcv:SPD|data_cnt[0]             ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:SPD|irdy                    ; NWire_rcv:SPD|irdy                    ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:MDC[3].M_Q|TB_state~2       ; NWire_rcv:MDC[3].M_Q|TB_state~2       ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:MDC[3].M_Q|TB_state~4       ; NWire_rcv:MDC[3].M_Q|TB_state~4       ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:MDC[3].M_Q|data_cnt[0]      ; NWire_rcv:MDC[3].M_Q|data_cnt[0]      ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:MDC[1].M_Q|TB_state~4       ; NWire_rcv:MDC[1].M_Q|TB_state~4       ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:MDC[1].M_Q|TB_state~2       ; NWire_rcv:MDC[1].M_Q|TB_state~2       ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:MDC[1].M_Q|data_cnt[0]      ; NWire_rcv:MDC[1].M_Q|data_cnt[0]      ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:MDC[0].M_Q|TB_state~4       ; NWire_rcv:MDC[0].M_Q|TB_state~4       ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:MDC[0].M_Q|TB_state~2       ; NWire_rcv:MDC[0].M_Q|TB_state~2       ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:MDC[0].M_Q|data_cnt[0]      ; NWire_rcv:MDC[0].M_Q|data_cnt[0]      ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:MDC[2].M_Q|TB_state~4       ; NWire_rcv:MDC[2].M_Q|TB_state~4       ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:MDC[2].M_Q|TB_state~2       ; NWire_rcv:MDC[2].M_Q|TB_state~2       ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:MDC[2].M_Q|data_cnt[0]      ; NWire_rcv:MDC[2].M_Q|data_cnt[0]      ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:MDC[3].M_I|TB_state~4       ; NWire_rcv:MDC[3].M_I|TB_state~4       ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:MDC[3].M_I|TB_state~2       ; NWire_rcv:MDC[3].M_I|TB_state~2       ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:MDC[3].M_I|data_cnt[0]      ; NWire_rcv:MDC[3].M_I|data_cnt[0]      ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:MDC[1].M_I|TB_state~4       ; NWire_rcv:MDC[1].M_I|TB_state~4       ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:MDC[1].M_I|TB_state~2       ; NWire_rcv:MDC[1].M_I|TB_state~2       ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:MDC[1].M_I|data_cnt[0]      ; NWire_rcv:MDC[1].M_I|data_cnt[0]      ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:MDC[2].M_I|TB_state~4       ; NWire_rcv:MDC[2].M_I|TB_state~4       ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:MDC[2].M_I|TB_state~2       ; NWire_rcv:MDC[2].M_I|TB_state~2       ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:MDC[2].M_I|data_cnt[0]      ; NWire_rcv:MDC[2].M_I|data_cnt[0]      ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:P_MIC|TB_state~2            ; NWire_rcv:P_MIC|TB_state~2            ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:P_MIC|TB_state~4            ; NWire_rcv:P_MIC|TB_state~4            ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:P_MIC|data_cnt[0]           ; NWire_rcv:P_MIC|data_cnt[0]           ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:MDC[0].M_I|irdy             ; NWire_rcv:MDC[0].M_I|irdy             ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:P_MIC|irdy                  ; NWire_rcv:P_MIC|irdy                  ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_xmit:M_LRAudio|bcnt[0]          ; NWire_xmit:M_LRAudio|bcnt[0]          ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_xmit:M_LRAudio|NW_state~3       ; NWire_xmit:M_LRAudio|NW_state~3       ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_xmit:M_LRAudio|iack             ; NWire_xmit:M_LRAudio|iack             ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.236 ; NWire_rcv:MDC[3].M_I|d0               ; NWire_rcv:MDC[3].M_I|d1               ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.388      ;
; 0.237 ; NWire_xmit:P_IQPWM|DIFF_CLK.iq1       ; NWire_xmit:P_IQPWM|DIFF_CLK.iq2       ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[9]    ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[9]    ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[29]   ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[29]   ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; NWire_rcv:SPD|DIFF_CLK.ia1            ; NWire_rcv:SPD|irdy                    ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; NWire_rcv:MDC[3].M_Q|d0               ; NWire_rcv:MDC[3].M_Q|d1               ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; NWire_rcv:MDC[3].M_Q|tb_cnt[13]       ; NWire_rcv:MDC[3].M_Q|tb_cnt[13]       ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; NWire_rcv:MDC[3].M_Q|DB_LEN[1][13]    ; NWire_rcv:MDC[3].M_Q|DB_LEN[2][13]    ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; NWire_rcv:MDC[1].M_Q|tb_cnt[13]       ; NWire_rcv:MDC[1].M_Q|tb_cnt[13]       ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; NWire_rcv:MDC[1].M_Q|rdata[22]        ; NWire_rcv:MDC[1].M_Q|rdata[21]        ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; NWire_rcv:MDC[1].M_I|rdata[23]        ; NWire_rcv:MDC[1].M_I|rdata[22]        ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; NWire_xmit:P_IQPWM|DIFF_CLK.iq0       ; NWire_xmit:P_IQPWM|DIFF_CLK.iq1       ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[0]    ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[0]    ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[30]   ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[30]   ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; NWire_xmit:P_IQPWM|id[31]             ; NWire_xmit:P_IQPWM|id[30]             ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[22]   ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[22]   ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; NWire_xmit:P_IQPWM|id[8]              ; NWire_xmit:P_IQPWM|id[7]              ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[17] ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[17] ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[25] ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[25] ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; NWire_rcv:MDC[0].M_I|DB_LEN[1][13]    ; NWire_rcv:MDC[0].M_I|DB_LEN[2][13]    ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_rcv:MDC[0].M_I|DB_LEN[2][13]    ; NWire_rcv:MDC[0].M_I|DB_LEN[3][13]    ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_rcv:SPD|d0                      ; NWire_rcv:SPD|d1                      ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_rcv:SPD|DB_LEN[0][10]           ; NWire_rcv:SPD|DB_LEN[1][10]           ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_rcv:MDC[3].M_Q|rdata[15]        ; NWire_rcv:MDC[3].M_Q|rdata[14]        ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_rcv:MDC[0].M_Q|DB_LEN[1][8]     ; NWire_rcv:MDC[0].M_Q|DB_LEN[2][8]     ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_rcv:MDC[2].M_Q|DB_LEN[1][11]    ; NWire_rcv:MDC[2].M_Q|DB_LEN[2][11]    ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_rcv:MDC[3].M_I|DB_LEN[1][11]    ; NWire_rcv:MDC[3].M_I|DB_LEN[2][11]    ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_rcv:MDC[3].M_I|DB_LEN[2][11]    ; NWire_rcv:MDC[3].M_I|DB_LEN[3][11]    ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_rcv:MDC[1].M_I|d0               ; NWire_rcv:MDC[1].M_I|d1               ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_rcv:MDC[1].M_I|DB_LEN[0][3]     ; NWire_rcv:MDC[1].M_I|DB_LEN[1][3]     ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_rcv:MDC[1].M_I|DB_LEN[1][7]     ; NWire_rcv:MDC[1].M_I|DB_LEN[2][7]     ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_rcv:MDC[1].M_I|DB_LEN[0][9]     ; NWire_rcv:MDC[1].M_I|DB_LEN[1][9]     ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_rcv:MDC[2].M_I|DB_LEN[1][13]    ; NWire_rcv:MDC[2].M_I|DB_LEN[2][13]    ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_rcv:MDC[1].M_I|rdata[10]        ; NWire_rcv:MDC[1].M_I|rdata[9]         ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_rcv:MDC[0].M_I|rdata[15]        ; NWire_rcv:MDC[0].M_I|idata[15]        ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_rcv:P_MIC|rdata[0]              ; NWire_rcv:P_MIC|idata[0]              ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[12]   ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[12]   ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_xmit:P_IQPWM|id[30]             ; NWire_xmit:P_IQPWM|id[29]             ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[13] ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[13] ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[28] ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[28] ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[16] ; NWire_xmit:M_LRAudio|id[16]           ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[6]  ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[6]  ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; NWire_rcv:MDC[0].M_I|DB_LEN[2][3]     ; NWire_rcv:MDC[0].M_I|DB_LEN[3][3]     ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_rcv:MDC[3].M_Q|rdata[19]        ; NWire_rcv:MDC[3].M_Q|rdata[18]        ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_rcv:MDC[1].M_Q|DB_LEN[2][9]     ; NWire_rcv:MDC[1].M_Q|DB_LEN[3][9]     ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_rcv:MDC[0].M_Q|rdata[18]        ; NWire_rcv:MDC[0].M_Q|rdata[17]        ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_rcv:MDC[2].M_Q|d3               ; NWire_rcv:MDC[2].M_Q|rdata[23]        ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_rcv:MDC[3].M_I|DB_LEN[1][0]     ; NWire_rcv:MDC[3].M_I|DB_LEN[2][0]     ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_rcv:MDC[3].M_I|DB_LEN[2][9]     ; NWire_rcv:MDC[3].M_I|DB_LEN[3][9]     ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_rcv:MDC[1].M_I|DB_LEN[0][2]     ; NWire_rcv:MDC[1].M_I|DB_LEN[1][2]     ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_rcv:MDC[1].M_I|DB_LEN[1][5]     ; NWire_rcv:MDC[1].M_I|DB_LEN[2][5]     ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_rcv:MDC[1].M_I|DB_LEN[1][12]    ; NWire_rcv:MDC[1].M_I|DB_LEN[2][12]    ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_rcv:MDC[2].M_I|DB_LEN[2][5]     ; NWire_rcv:MDC[2].M_I|DB_LEN[3][5]     ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_rcv:MDC[2].M_I|DB_LEN[0][10]    ; NWire_rcv:MDC[2].M_I|DB_LEN[1][10]    ; cm3|altpll_component|pll|clk[0] ; cm3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
+-------+---------------------------------------+---------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'iambic_clk'                                                                                                                   ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; iambic:iambic_inst|delay[7]     ; iambic:iambic_inst|delay[7]     ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; iambic:iambic_inst|delay[1]     ; iambic:iambic_inst|delay[1]     ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; iambic:iambic_inst|delay[17]    ; iambic:iambic_inst|delay[17]    ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; iambic:iambic_inst|delay[16]    ; iambic:iambic_inst|delay[16]    ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; iambic:iambic_inst|delay[15]    ; iambic:iambic_inst|delay[15]    ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; iambic:iambic_inst|delay[14]    ; iambic:iambic_inst|delay[14]    ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; iambic:iambic_inst|delay[13]    ; iambic:iambic_inst|delay[13]    ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; iambic:iambic_inst|delay[12]    ; iambic:iambic_inst|delay[12]    ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; iambic:iambic_inst|delay[11]    ; iambic:iambic_inst|delay[11]    ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; iambic:iambic_inst|delay[10]    ; iambic:iambic_inst|delay[10]    ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; iambic:iambic_inst|delay[9]     ; iambic:iambic_inst|delay[9]     ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; iambic:iambic_inst|delay[8]     ; iambic:iambic_inst|delay[8]     ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; iambic:iambic_inst|delay[6]     ; iambic:iambic_inst|delay[6]     ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; iambic:iambic_inst|delay[5]     ; iambic:iambic_inst|delay[5]     ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; iambic:iambic_inst|delay[4]     ; iambic:iambic_inst|delay[4]     ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; iambic:iambic_inst|delay[3]     ; iambic:iambic_inst|delay[3]     ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; iambic:iambic_inst|delay[2]     ; iambic:iambic_inst|delay[2]     ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; iambic:iambic_inst|delay[0]     ; iambic:iambic_inst|delay[0]     ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 0.367      ;
; 0.292 ; iambic:iambic_inst|dot_memory   ; iambic:iambic_inst|key_state~15 ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 0.444      ;
; 0.539 ; iambic:iambic_inst|key_state~12 ; iambic:iambic_inst|delay[9]     ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 0.691      ;
; 0.541 ; iambic:iambic_inst|key_state~12 ; iambic:iambic_inst|delay[15]    ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 0.693      ;
; 0.542 ; iambic:iambic_inst|key_state~12 ; iambic:iambic_inst|delay[17]    ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 0.694      ;
; 0.592 ; iambic:iambic_inst|key_state~14 ; iambic:iambic_inst|delay[9]     ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 0.744      ;
; 0.594 ; iambic:iambic_inst|key_state~14 ; iambic:iambic_inst|delay[15]    ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 0.746      ;
; 0.595 ; iambic:iambic_inst|key_state~14 ; iambic:iambic_inst|delay[17]    ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 0.747      ;
; 0.626 ; iambic:iambic_inst|dot_memory   ; iambic:iambic_inst|key_state~12 ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 0.778      ;
; 0.650 ; iambic:iambic_inst|keyer_out    ; iambic:iambic_inst|keyer_out    ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 0.802      ;
; 0.736 ; iambic:iambic_inst|delay[0]     ; iambic:iambic_inst|key_state~13 ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 0.888      ;
; 0.742 ; iambic:iambic_inst|key_state~12 ; iambic:iambic_inst|delay[5]     ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.012      ; 0.906      ;
; 0.747 ; iambic:iambic_inst|key_state~12 ; iambic:iambic_inst|delay[4]     ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.012      ; 0.911      ;
; 0.761 ; iambic:iambic_inst|key_state~12 ; iambic:iambic_inst|delay[0]     ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.080      ; 0.993      ;
; 0.763 ; iambic:iambic_inst|key_state~12 ; iambic:iambic_inst|delay[7]     ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.080      ; 0.995      ;
; 0.764 ; iambic:iambic_inst|key_state~12 ; iambic:iambic_inst|delay[13]    ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.080      ; 0.996      ;
; 0.765 ; iambic:iambic_inst|key_state~12 ; iambic:iambic_inst|delay[3]     ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.080      ; 0.997      ;
; 0.767 ; iambic:iambic_inst|key_state~12 ; iambic:iambic_inst|delay[12]    ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.080      ; 0.999      ;
; 0.769 ; iambic:iambic_inst|key_state~12 ; iambic:iambic_inst|delay[11]    ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.080      ; 1.001      ;
; 0.771 ; iambic:iambic_inst|key_state~12 ; iambic:iambic_inst|delay[1]     ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.080      ; 1.003      ;
; 0.772 ; iambic:iambic_inst|key_state~12 ; iambic:iambic_inst|delay[8]     ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.080      ; 1.004      ;
; 0.773 ; iambic:iambic_inst|key_state~12 ; iambic:iambic_inst|delay[6]     ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.080      ; 1.005      ;
; 0.774 ; iambic:iambic_inst|key_state~12 ; iambic:iambic_inst|delay[10]    ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.080      ; 1.006      ;
; 0.774 ; iambic:iambic_inst|key_state~12 ; iambic:iambic_inst|delay[2]     ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.080      ; 1.006      ;
; 0.775 ; iambic:iambic_inst|key_state~12 ; iambic:iambic_inst|delay[16]    ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.080      ; 1.007      ;
; 0.775 ; iambic:iambic_inst|key_state~12 ; iambic:iambic_inst|delay[14]    ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.080      ; 1.007      ;
; 0.779 ; iambic:iambic_inst|key_state~15 ; iambic:iambic_inst|delay[9]     ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 0.931      ;
; 0.781 ; iambic:iambic_inst|key_state~15 ; iambic:iambic_inst|delay[15]    ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 0.933      ;
; 0.782 ; iambic:iambic_inst|key_state~15 ; iambic:iambic_inst|delay[17]    ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 0.934      ;
; 0.795 ; iambic:iambic_inst|key_state~14 ; iambic:iambic_inst|delay[5]     ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.012      ; 0.959      ;
; 0.800 ; iambic:iambic_inst|key_state~14 ; iambic:iambic_inst|delay[4]     ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.012      ; 0.964      ;
; 0.814 ; iambic:iambic_inst|key_state~14 ; iambic:iambic_inst|delay[0]     ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.080      ; 1.046      ;
; 0.816 ; iambic:iambic_inst|key_state~14 ; iambic:iambic_inst|delay[7]     ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.080      ; 1.048      ;
; 0.817 ; iambic:iambic_inst|key_state~14 ; iambic:iambic_inst|delay[13]    ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.080      ; 1.049      ;
; 0.818 ; iambic:iambic_inst|key_state~14 ; iambic:iambic_inst|delay[3]     ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.080      ; 1.050      ;
; 0.820 ; iambic:iambic_inst|key_state~14 ; iambic:iambic_inst|delay[12]    ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.080      ; 1.052      ;
; 0.822 ; iambic:iambic_inst|key_state~14 ; iambic:iambic_inst|delay[11]    ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.080      ; 1.054      ;
; 0.824 ; iambic:iambic_inst|key_state~14 ; iambic:iambic_inst|delay[1]     ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.080      ; 1.056      ;
; 0.825 ; iambic:iambic_inst|key_state~14 ; iambic:iambic_inst|delay[8]     ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.080      ; 1.057      ;
; 0.826 ; iambic:iambic_inst|key_state~14 ; iambic:iambic_inst|delay[6]     ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.080      ; 1.058      ;
; 0.827 ; iambic:iambic_inst|key_state~14 ; iambic:iambic_inst|delay[10]    ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.080      ; 1.059      ;
; 0.827 ; iambic:iambic_inst|key_state~14 ; iambic:iambic_inst|delay[2]     ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.080      ; 1.059      ;
; 0.828 ; iambic:iambic_inst|key_state~14 ; iambic:iambic_inst|delay[16]    ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.080      ; 1.060      ;
; 0.828 ; iambic:iambic_inst|key_state~14 ; iambic:iambic_inst|delay[14]    ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.080      ; 1.060      ;
; 0.846 ; iambic:iambic_inst|dash_memory  ; iambic:iambic_inst|key_state~12 ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 0.998      ;
; 0.909 ; iambic:iambic_inst|delay[1]     ; iambic:iambic_inst|key_state~13 ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 1.061      ;
; 0.929 ; iambic:iambic_inst|delay[4]     ; iambic:iambic_inst|keyer_out    ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.057      ; 1.138      ;
; 0.933 ; iambic:iambic_inst|delay[0]     ; iambic:iambic_inst|keyer_out    ; iambic_clk   ; iambic_clk  ; 0.000        ; -0.011     ; 1.074      ;
; 0.973 ; iambic:iambic_inst|key_state~12 ; iambic:iambic_inst|key_state~15 ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 1.125      ;
; 0.978 ; iambic:iambic_inst|delay[15]    ; iambic:iambic_inst|delay[17]    ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 1.130      ;
; 0.982 ; iambic:iambic_inst|key_state~15 ; iambic:iambic_inst|delay[5]     ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.012      ; 1.146      ;
; 0.987 ; iambic:iambic_inst|key_state~15 ; iambic:iambic_inst|delay[4]     ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.012      ; 1.151      ;
; 0.992 ; iambic:iambic_inst|delay[15]    ; iambic:iambic_inst|delay[16]    ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.080      ; 1.224      ;
; 0.998 ; iambic:iambic_inst|key_state~14 ; iambic:iambic_inst|key_state~15 ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 1.150      ;
; 1.001 ; iambic:iambic_inst|key_state~15 ; iambic:iambic_inst|delay[0]     ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.080      ; 1.233      ;
; 1.003 ; iambic:iambic_inst|key_state~15 ; iambic:iambic_inst|delay[7]     ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.080      ; 1.235      ;
; 1.004 ; iambic:iambic_inst|dot_memory   ; iambic:iambic_inst|key_state~13 ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.080      ; 1.236      ;
; 1.004 ; iambic:iambic_inst|key_state~15 ; iambic:iambic_inst|delay[13]    ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.080      ; 1.236      ;
; 1.005 ; iambic:iambic_inst|key_state~15 ; iambic:iambic_inst|delay[3]     ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.080      ; 1.237      ;
; 1.007 ; iambic:iambic_inst|key_state~15 ; iambic:iambic_inst|delay[12]    ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.080      ; 1.239      ;
; 1.009 ; iambic:iambic_inst|key_state~15 ; iambic:iambic_inst|delay[11]    ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.080      ; 1.241      ;
; 1.011 ; iambic:iambic_inst|key_state~15 ; iambic:iambic_inst|delay[1]     ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.080      ; 1.243      ;
; 1.012 ; iambic:iambic_inst|key_state~15 ; iambic:iambic_inst|delay[8]     ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.080      ; 1.244      ;
; 1.013 ; iambic:iambic_inst|key_state~15 ; iambic:iambic_inst|delay[6]     ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.080      ; 1.245      ;
; 1.014 ; iambic:iambic_inst|key_state~15 ; iambic:iambic_inst|delay[10]    ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.080      ; 1.246      ;
; 1.014 ; iambic:iambic_inst|key_state~15 ; iambic:iambic_inst|delay[2]     ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.080      ; 1.246      ;
; 1.015 ; iambic:iambic_inst|key_state~15 ; iambic:iambic_inst|delay[16]    ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.080      ; 1.247      ;
; 1.015 ; iambic:iambic_inst|key_state~15 ; iambic:iambic_inst|delay[14]    ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.080      ; 1.247      ;
; 1.023 ; iambic:iambic_inst|key_state~12 ; iambic:iambic_inst|key_state~12 ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 1.175      ;
; 1.048 ; iambic:iambic_inst|key_state~14 ; iambic:iambic_inst|key_state~12 ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 1.200      ;
; 1.062 ; iambic:iambic_inst|delay[9]     ; iambic:iambic_inst|delay[15]    ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 1.214      ;
; 1.073 ; iambic:iambic_inst|dash_memory  ; iambic:iambic_inst|key_state~13 ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.080      ; 1.305      ;
; 1.075 ; iambic:iambic_inst|delay[9]     ; iambic:iambic_inst|delay[10]    ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.080      ; 1.307      ;
; 1.084 ; iambic:iambic_inst|key_state~14 ; iambic:iambic_inst|keyer_out    ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.069      ; 1.305      ;
; 1.107 ; iambic:iambic_inst|delay[1]     ; iambic:iambic_inst|keyer_out    ; iambic_clk   ; iambic_clk  ; 0.000        ; -0.011     ; 1.248      ;
; 1.114 ; iambic:iambic_inst|delay[9]     ; iambic:iambic_inst|delay[14]    ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.080      ; 1.346      ;
; 1.126 ; iambic:iambic_inst|key_state~15 ; iambic:iambic_inst|key_state~12 ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 1.278      ;
; 1.142 ; iambic:iambic_inst|delay[0]     ; iambic:iambic_inst|delay[16]    ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 1.294      ;
; 1.142 ; iambic:iambic_inst|delay[0]     ; iambic:iambic_inst|delay[14]    ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 1.294      ;
; 1.144 ; iambic:iambic_inst|delay[0]     ; iambic:iambic_inst|delay[2]     ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 1.296      ;
; 1.146 ; iambic:iambic_inst|delay[0]     ; iambic:iambic_inst|delay[10]    ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 1.298      ;
; 1.150 ; iambic:iambic_inst|delay[0]     ; iambic:iambic_inst|delay[6]     ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 1.302      ;
; 1.151 ; iambic:iambic_inst|delay[0]     ; iambic:iambic_inst|delay[8]     ; iambic_clk   ; iambic_clk  ; 0.000        ; 0.000      ; 1.303      ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'pro_clock'                                                                                                                                                                                                                                                   ;
+-------+-------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; profile:profile_CW|profile_count[3]       ; profile:profile_CW|profile_count[3]                                                                                                                  ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; profile:profile_CW|profile_count[5]       ; profile:profile_CW|profile_count[5]                                                                                                                  ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; profile:profile_CW|profile_count[6]       ; profile:profile_CW|profile_count[6]                                                                                                                  ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; profile:profile_CW|profile_count[7]       ; profile:profile_CW|profile_count[7]                                                                                                                  ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; profile:profile_CW|profile_count[8]       ; profile:profile_CW|profile_count[8]                                                                                                                  ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; profile:profile_CW|profile_count[9]       ; profile:profile_CW|profile_count[9]                                                                                                                  ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; profile:profile_CW|prof_state~8           ; profile:profile_CW|prof_state~8                                                                                                                      ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; profile:profile_CW|timer[0]               ; profile:profile_CW|timer[0]                                                                                                                          ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; profile:profile_CW|timer[1]               ; profile:profile_CW|timer[1]                                                                                                                          ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; profile:profile_CW|timer[2]               ; profile:profile_CW|timer[2]                                                                                                                          ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; profile:profile_CW|timer[3]               ; profile:profile_CW|timer[3]                                                                                                                          ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; profile:profile_CW|timer[4]               ; profile:profile_CW|timer[4]                                                                                                                          ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; profile:profile_CW|timer[5]               ; profile:profile_CW|timer[5]                                                                                                                          ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; profile:profile_CW|timer[6]               ; profile:profile_CW|timer[6]                                                                                                                          ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; profile:profile_CW|timer[7]               ; profile:profile_CW|timer[7]                                                                                                                          ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; profile:profile_CW|timer[8]               ; profile:profile_CW|timer[8]                                                                                                                          ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; profile:profile_CW|timer[9]               ; profile:profile_CW|timer[9]                                                                                                                          ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; profile:profile_CW|timer[10]              ; profile:profile_CW|timer[10]                                                                                                                         ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; profile:profile_CW|timer[11]              ; profile:profile_CW|timer[11]                                                                                                                         ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; profile:profile_CW|timer[12]              ; profile:profile_CW|timer[12]                                                                                                                         ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; profile:profile_CW|timer[13]              ; profile:profile_CW|timer[13]                                                                                                                         ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; profile:profile_CW|timer[14]              ; profile:profile_CW|timer[14]                                                                                                                         ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; profile:profile_CW|timer[15]              ; profile:profile_CW|timer[15]                                                                                                                         ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; profile:profile_CW|timer[16]              ; profile:profile_CW|timer[16]                                                                                                                         ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; profile:profile_CW|timer[17]              ; profile:profile_CW|timer[17]                                                                                                                         ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; profile:profile_CW|profile_count[0]       ; profile:profile_CW|profile_count[0]                                                                                                                  ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; profile:profile_CW|profile_count[4]       ; profile:profile_CW|profile_count[4]                                                                                                                  ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; profile:profile_CW|char_PTT               ; profile:profile_CW|char_PTT                                                                                                                          ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; profile:profile_sidetone|profile_count[4] ; profile:profile_sidetone|profile_count[4]                                                                                                            ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; profile:profile_sidetone|profile_count[5] ; profile:profile_sidetone|profile_count[5]                                                                                                            ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; profile:profile_sidetone|profile_count[6] ; profile:profile_sidetone|profile_count[6]                                                                                                            ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; profile:profile_sidetone|profile_count[7] ; profile:profile_sidetone|profile_count[7]                                                                                                            ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; profile:profile_sidetone|profile_count[9] ; profile:profile_sidetone|profile_count[9]                                                                                                            ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; profile:profile_sidetone|profile_count[0] ; profile:profile_sidetone|profile_count[0]                                                                                                            ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; profile:profile_sidetone|profile_count[3] ; profile:profile_sidetone|profile_count[3]                                                                                                            ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; profile:profile_sidetone|prof_state~8     ; profile:profile_sidetone|prof_state~8                                                                                                                ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; profile:profile_sidetone|profile_count[8] ; profile:profile_sidetone|profile_count[8]                                                                                                            ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; profile:profile_CW|hang_timer[0]          ; profile:profile_CW|hang_timer[0]                                                                                                                     ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.367      ;
; 0.259 ; profile:profile_sidetone|prof_state~8     ; profile:profile_sidetone|prof_state~9                                                                                                                ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.411      ;
; 0.260 ; profile:profile_sidetone|prof_state~8     ; profile:profile_sidetone|profile_count[1]                                                                                                            ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.412      ;
; 0.260 ; profile:profile_sidetone|prof_state~8     ; profile:profile_sidetone|profile_count[0]                                                                                                            ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.412      ;
; 0.262 ; profile:profile_sidetone|prof_state~8     ; profile:profile_sidetone|profile_count[2]                                                                                                            ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.414      ;
; 0.348 ; profile:profile_CW|prof_state~7           ; profile:profile_CW|prof_state~8                                                                                                                      ; pro_clock    ; pro_clock   ; 0.000        ; -0.003     ; 0.497      ;
; 0.407 ; profile:profile_sidetone|profile_count[7] ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a9~porta_address_reg7 ; pro_clock    ; pro_clock   ; 0.000        ; 0.069      ; 0.614      ;
; 0.414 ; profile:profile_CW|profile_count[2]       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a0~porta_address_reg2       ; pro_clock    ; pro_clock   ; 0.000        ; 0.067      ; 0.619      ;
; 0.415 ; profile:profile_sidetone|profile_count[4] ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a9~porta_address_reg4 ; pro_clock    ; pro_clock   ; 0.000        ; 0.063      ; 0.616      ;
; 0.417 ; profile:profile_sidetone|profile_count[3] ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a0~porta_address_reg3 ; pro_clock    ; pro_clock   ; 0.000        ; 0.062      ; 0.617      ;
; 0.418 ; profile:profile_sidetone|profile_count[6] ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a9~porta_address_reg6 ; pro_clock    ; pro_clock   ; 0.000        ; 0.063      ; 0.619      ;
; 0.419 ; profile:profile_sidetone|profile_count[7] ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a0~porta_address_reg7 ; pro_clock    ; pro_clock   ; 0.000        ; 0.062      ; 0.619      ;
; 0.433 ; profile:profile_sidetone|profile_count[4] ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a0~porta_address_reg4 ; pro_clock    ; pro_clock   ; 0.000        ; 0.056      ; 0.627      ;
; 0.438 ; profile:profile_sidetone|profile_count[0] ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a9~porta_address_reg0 ; pro_clock    ; pro_clock   ; 0.000        ; 0.063      ; 0.639      ;
; 0.477 ; profile:profile_CW|hang_state             ; profile:profile_CW|hang_state                                                                                                                        ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.629      ;
; 0.520 ; profile:profile_CW|profile_count[4]       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a0~porta_address_reg4       ; pro_clock    ; pro_clock   ; 0.000        ; 0.067      ; 0.725      ;
; 0.525 ; profile:profile_CW|profile_count[1]       ; profile:profile_CW|profile_count[1]                                                                                                                  ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.677      ;
; 0.526 ; profile:profile_sidetone|profile_count[3] ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a9~porta_address_reg3 ; pro_clock    ; pro_clock   ; 0.000        ; 0.069      ; 0.733      ;
; 0.526 ; profile:profile_CW|hang_timer[9]          ; profile:profile_CW|hang_timer[9]                                                                                                                     ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.678      ;
; 0.526 ; profile:profile_CW|hang_timer[15]         ; profile:profile_CW|hang_timer[15]                                                                                                                    ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.678      ;
; 0.529 ; profile:profile_CW|prof_state~7           ; profile:profile_CW|timer[0]                                                                                                                          ; pro_clock    ; pro_clock   ; 0.000        ; -0.003     ; 0.678      ;
; 0.531 ; profile:profile_CW|prof_state~7           ; profile:profile_CW|timer[16]                                                                                                                         ; pro_clock    ; pro_clock   ; 0.000        ; -0.003     ; 0.680      ;
; 0.533 ; profile:profile_CW|prof_state~7           ; profile:profile_CW|timer[4]                                                                                                                          ; pro_clock    ; pro_clock   ; 0.000        ; -0.003     ; 0.682      ;
; 0.537 ; profile:profile_CW|hang_timer[12]         ; profile:profile_CW|hang_timer[12]                                                                                                                    ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.689      ;
; 0.541 ; profile:profile_CW|profile_count[2]       ; profile:profile_CW|profile_count[2]                                                                                                                  ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.693      ;
; 0.541 ; profile:profile_CW|hang_timer[10]         ; profile:profile_CW|hang_timer[10]                                                                                                                    ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.693      ;
; 0.549 ; profile:profile_CW|prof_state~8           ; profile:profile_CW|timer[0]                                                                                                                          ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.701      ;
; 0.551 ; profile:profile_sidetone|profile_count[2] ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a0~porta_address_reg2 ; pro_clock    ; pro_clock   ; 0.000        ; 0.056      ; 0.745      ;
; 0.551 ; profile:profile_sidetone|profile_count[2] ; profile:profile_sidetone|profile_count[2]                                                                                                            ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.703      ;
; 0.551 ; profile:profile_CW|prof_state~8           ; profile:profile_CW|timer[16]                                                                                                                         ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.703      ;
; 0.553 ; profile:profile_CW|prof_state~8           ; profile:profile_CW|timer[4]                                                                                                                          ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.705      ;
; 0.556 ; profile:profile_sidetone|prof_state~9     ; profile:profile_sidetone|prof_state~8                                                                                                                ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.708      ;
; 0.557 ; profile:profile_sidetone|profile_count[6] ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a0~porta_address_reg6 ; pro_clock    ; pro_clock   ; 0.000        ; 0.056      ; 0.751      ;
; 0.559 ; profile:profile_sidetone|profile_count[1] ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a0~porta_address_reg1 ; pro_clock    ; pro_clock   ; 0.000        ; 0.056      ; 0.753      ;
; 0.559 ; profile:profile_sidetone|profile_count[0] ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a0~porta_address_reg0 ; pro_clock    ; pro_clock   ; 0.000        ; 0.056      ; 0.753      ;
; 0.568 ; profile:profile_CW|hang_state             ; profile:profile_CW|hang_timer[9]                                                                                                                     ; pro_clock    ; pro_clock   ; 0.000        ; 0.008      ; 0.728      ;
; 0.568 ; profile:profile_CW|hang_state             ; profile:profile_CW|hang_timer[15]                                                                                                                    ; pro_clock    ; pro_clock   ; 0.000        ; 0.008      ; 0.728      ;
; 0.570 ; profile:profile_CW|hang_state             ; profile:profile_CW|hang_timer[13]                                                                                                                    ; pro_clock    ; pro_clock   ; 0.000        ; 0.008      ; 0.730      ;
; 0.570 ; profile:profile_CW|hang_state             ; profile:profile_CW|hang_timer[12]                                                                                                                    ; pro_clock    ; pro_clock   ; 0.000        ; 0.008      ; 0.730      ;
; 0.570 ; profile:profile_CW|hang_state             ; profile:profile_CW|hang_timer[10]                                                                                                                    ; pro_clock    ; pro_clock   ; 0.000        ; 0.008      ; 0.730      ;
; 0.571 ; profile:profile_sidetone|profile_count[8] ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a0~porta_address_reg8 ; pro_clock    ; pro_clock   ; 0.000        ; 0.056      ; 0.765      ;
; 0.577 ; profile:profile_CW|hang_state             ; profile:profile_CW|hang_timer[14]                                                                                                                    ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.729      ;
; 0.579 ; profile:profile_CW|prof_state~7           ; profile:profile_CW|prof_state~9                                                                                                                      ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.731      ;
; 0.579 ; profile:profile_CW|prof_state~9           ; profile:profile_CW|timer[0]                                                                                                                          ; pro_clock    ; pro_clock   ; 0.000        ; -0.003     ; 0.728      ;
; 0.579 ; profile:profile_CW|hang_state             ; profile:profile_CW|hang_timer[5]                                                                                                                     ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.731      ;
; 0.580 ; profile:profile_CW|hang_state             ; profile:profile_CW|hang_timer[6]                                                                                                                     ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.732      ;
; 0.581 ; profile:profile_CW|prof_state~9           ; profile:profile_CW|timer[16]                                                                                                                         ; pro_clock    ; pro_clock   ; 0.000        ; -0.003     ; 0.730      ;
; 0.581 ; profile:profile_CW|hang_state             ; profile:profile_CW|hang_timer[2]                                                                                                                     ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; profile:profile_CW|hang_state             ; profile:profile_CW|hang_timer[17]                                                                                                                    ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.733      ;
; 0.582 ; profile:profile_CW|hang_state             ; profile:profile_CW|hang_timer[1]                                                                                                                     ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.734      ;
; 0.582 ; profile:profile_CW|hang_state             ; profile:profile_CW|hang_timer[7]                                                                                                                     ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.734      ;
; 0.583 ; profile:profile_CW|prof_state~9           ; profile:profile_CW|timer[4]                                                                                                                          ; pro_clock    ; pro_clock   ; 0.000        ; -0.003     ; 0.732      ;
; 0.583 ; profile:profile_CW|hang_state             ; profile:profile_CW|hang_timer[4]                                                                                                                     ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.735      ;
; 0.603 ; profile:profile_sidetone|profile_count[8] ; profile:profile_sidetone|prof_state~9                                                                                                                ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.755      ;
; 0.603 ; profile:profile_CW|hang_timer[16]         ; profile:profile_CW|hang_timer[16]                                                                                                                    ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.755      ;
; 0.605 ; profile:profile_CW|hang_timer[11]         ; profile:profile_CW|hang_timer[11]                                                                                                                    ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.757      ;
; 0.609 ; profile:profile_sidetone|prof_state~8     ; profile:profile_sidetone|profile_count[6]                                                                                                            ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.761      ;
; 0.612 ; profile:profile_sidetone|prof_state~8     ; profile:profile_sidetone|profile_count[8]                                                                                                            ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.764      ;
; 0.627 ; profile:profile_CW|profile_count[5]       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a0~porta_address_reg5       ; pro_clock    ; pro_clock   ; 0.000        ; 0.067      ; 0.832      ;
; 0.627 ; profile:profile_CW|prof_state~7           ; profile:profile_CW|profile_count[1]                                                                                                                  ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.779      ;
; 0.627 ; profile:profile_CW|hang_state             ; profile:profile_CW|hang_timer[0]                                                                                                                     ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.779      ;
; 0.627 ; profile:profile_CW|hang_state             ; profile:profile_CW|hang_timer[11]                                                                                                                    ; pro_clock    ; pro_clock   ; 0.000        ; 0.008      ; 0.787      ;
; 0.628 ; profile:profile_CW|hang_state             ; profile:profile_CW|hang_timer[3]                                                                                                                     ; pro_clock    ; pro_clock   ; 0.000        ; 0.000      ; 0.780      ;
+-------+-------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'cm3|altpll_component|pll|clk[1]'                                                                                                   ;
+-------+----------------+----------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node      ; To Node        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+----------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.245 ; divide_640[9]  ; divide_640[9]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.397      ;
; 0.249 ; divide_200[10] ; divide_200[10] ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.401      ;
; 0.315 ; pro_clock      ; pro_clock      ; pro_clock                       ; cm3|altpll_component|pll|clk[1] ; -0.100       ; -0.141     ; 0.367      ;
; 0.360 ; divide_640[2]  ; divide_640[2]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; divide_640[5]  ; divide_640[5]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; divide_640[7]  ; divide_640[7]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; divide_200[3]  ; divide_200[3]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.515      ;
; 0.365 ; pro_clock      ; pro_clock      ; pro_clock                       ; cm3|altpll_component|pll|clk[1] ; -0.150       ; -0.141     ; 0.367      ;
; 0.366 ; divide_200[1]  ; divide_200[1]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; divide_200[8]  ; divide_200[8]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.518      ;
; 0.368 ; divide_200[0]  ; divide_200[0]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.520      ;
; 0.371 ; divide_640[3]  ; divide_640[3]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; divide_640[4]  ; divide_640[4]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; divide_200[4]  ; divide_200[4]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.525      ;
; 0.377 ; divide_200[7]  ; divide_200[7]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; divide_200[9]  ; divide_200[9]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.530      ;
; 0.415 ; divide_640[4]  ; divide_640[8]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.567      ;
; 0.416 ; divide_640[4]  ; divide_640[6]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.568      ;
; 0.420 ; divide_200[0]  ; divide_200[5]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.572      ;
; 0.420 ; divide_200[0]  ; divide_200[2]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.572      ;
; 0.491 ; divide_640[5]  ; divide_640[8]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.643      ;
; 0.492 ; divide_640[5]  ; divide_640[6]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.644      ;
; 0.493 ; divide_200[1]  ; divide_200[5]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.645      ;
; 0.493 ; divide_200[1]  ; divide_200[2]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.645      ;
; 0.498 ; divide_640[2]  ; divide_640[3]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.650      ;
; 0.501 ; divide_640[8]  ; divide_640[9]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.653      ;
; 0.501 ; divide_200[3]  ; divide_200[4]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.653      ;
; 0.504 ; divide_200[8]  ; divide_200[9]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.656      ;
; 0.506 ; divide_200[0]  ; divide_200[1]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.658      ;
; 0.511 ; divide_640[3]  ; divide_640[4]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; divide_640[4]  ; divide_640[5]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.664      ;
; 0.515 ; divide_640[6]  ; divide_640[7]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.667      ;
; 0.517 ; divide_200[7]  ; divide_200[8]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.669      ;
; 0.518 ; divide_200[9]  ; divide_200[10] ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.670      ;
; 0.523 ; divide_200[2]  ; divide_200[3]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.675      ;
; 0.533 ; divide_640[2]  ; divide_640[4]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; divide_200[3]  ; divide_200[5]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; divide_200[3]  ; divide_200[2]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.686      ;
; 0.535 ; divide_640[7]  ; divide_640[8]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.687      ;
; 0.535 ; divide_640[7]  ; divide_640[9]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.687      ;
; 0.535 ; iambic_clk     ; iambic_clk     ; iambic_clk                      ; cm3|altpll_component|pll|clk[1] ; -0.320       ; -0.141     ; 0.367      ;
; 0.536 ; divide_640[7]  ; divide_640[6]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.688      ;
; 0.539 ; divide_200[8]  ; divide_200[10] ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.691      ;
; 0.539 ; divide_200[1]  ; divide_200[3]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.691      ;
; 0.545 ; divide_200[8]  ; divide_200[5]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.697      ;
; 0.545 ; divide_200[8]  ; divide_200[2]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.697      ;
; 0.546 ; divide_640[6]  ; divide_640[8]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; divide_640[3]  ; divide_640[5]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; divide_640[6]  ; divide_640[6]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.699      ;
; 0.552 ; divide_200[7]  ; divide_200[9]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.704      ;
; 0.553 ; divide_200[2]  ; divide_200[5]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.705      ;
; 0.553 ; divide_200[2]  ; divide_200[2]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.705      ;
; 0.558 ; divide_200[2]  ; divide_200[4]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.710      ;
; 0.568 ; divide_640[2]  ; divide_640[5]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.720      ;
; 0.574 ; divide_200[1]  ; divide_200[4]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.726      ;
; 0.576 ; divide_200[0]  ; divide_200[3]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.728      ;
; 0.585 ; divide_640[6]  ; divide_640[9]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.737      ;
; 0.587 ; divide_200[7]  ; divide_200[10] ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.739      ;
; 0.589 ; divide_640[5]  ; divide_640[7]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.741      ;
; 0.596 ; divide_200[5]  ; divide_200[7]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.748      ;
; 0.598 ; divide_200[9]  ; divide_200[5]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.750      ;
; 0.598 ; divide_200[9]  ; divide_200[2]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.750      ;
; 0.605 ; divide_200[7]  ; divide_200[2]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.757      ;
; 0.606 ; divide_200[7]  ; divide_200[5]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.758      ;
; 0.608 ; divide_640[8]  ; divide_640[8]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.760      ;
; 0.611 ; divide_200[0]  ; divide_200[4]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.763      ;
; 0.631 ; divide_200[5]  ; divide_200[8]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.783      ;
; 0.635 ; divide_640[8]  ; divide_640[6]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.787      ;
; 0.641 ; divide_640[4]  ; divide_640[7]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.793      ;
; 0.642 ; divide_200[4]  ; divide_200[7]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.794      ;
; 0.659 ; divide_640[5]  ; divide_640[9]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.811      ;
; 0.665 ; divide_200[3]  ; divide_200[7]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.817      ;
; 0.666 ; divide_200[5]  ; divide_200[9]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.818      ;
; 0.667 ; divide_200[10] ; divide_200[5]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.819      ;
; 0.667 ; divide_200[10] ; divide_200[2]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.819      ;
; 0.669 ; divide_200[5]  ; divide_200[5]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.821      ;
; 0.671 ; divide_200[5]  ; divide_200[2]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.823      ;
; 0.672 ; divide_200[0]  ; pro_clock      ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; -0.028     ; 0.796      ;
; 0.673 ; divide_200[0]  ; divide_200[6]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; -0.028     ; 0.797      ;
; 0.675 ; divide_640[3]  ; divide_640[7]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.827      ;
; 0.677 ; divide_200[4]  ; divide_200[8]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.829      ;
; 0.679 ; divide_200[4]  ; divide_200[2]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.831      ;
; 0.680 ; divide_200[4]  ; divide_200[5]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.832      ;
; 0.695 ; iambic_clk     ; iambic_clk     ; iambic_clk                      ; cm3|altpll_component|pll|clk[1] ; -0.480       ; -0.141     ; 0.367      ;
; 0.697 ; divide_640[2]  ; divide_640[7]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.849      ;
; 0.700 ; divide_200[3]  ; divide_200[8]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.852      ;
; 0.701 ; divide_200[5]  ; divide_200[10] ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.853      ;
; 0.711 ; divide_640[4]  ; divide_640[9]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.863      ;
; 0.712 ; divide_200[4]  ; divide_200[9]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.864      ;
; 0.722 ; divide_200[2]  ; divide_200[7]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.874      ;
; 0.735 ; divide_200[6]  ; divide_200[2]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.028      ; 0.915      ;
; 0.735 ; divide_200[3]  ; divide_200[9]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.887      ;
; 0.736 ; divide_200[6]  ; divide_200[5]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.028      ; 0.916      ;
; 0.738 ; divide_200[1]  ; divide_200[7]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.890      ;
; 0.744 ; divide_200[6]  ; divide_200[7]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.028      ; 0.924      ;
; 0.745 ; divide_200[1]  ; pro_clock      ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; -0.028     ; 0.869      ;
; 0.745 ; divide_640[3]  ; divide_640[9]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.897      ;
; 0.746 ; divide_200[1]  ; divide_200[6]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; -0.028     ; 0.870      ;
; 0.747 ; divide_200[4]  ; divide_200[10] ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.899      ;
; 0.754 ; divide_640[9]  ; divide_640[8]  ; cm3|altpll_component|pll|clk[1] ; cm3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.906      ;
+-------+----------------+----------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'sidetone2:sidetone_inst|sidetone_clock'                                                                                                                                                                                                                                                                       ;
+-------+-----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                                                                                                                            ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.433 ; sidetone2:sidetone_inst|sine_address[5] ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a8~porta_address_reg5  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.084     ; 0.487      ;
; 0.434 ; sidetone2:sidetone_inst|sine_address[8] ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a8~porta_address_reg8  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.084     ; 0.488      ;
; 0.434 ; sidetone2:sidetone_inst|sine_address[4] ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a8~porta_address_reg4  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.084     ; 0.488      ;
; 0.435 ; sidetone2:sidetone_inst|sine_address[7] ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a8~porta_address_reg7  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.084     ; 0.489      ;
; 0.439 ; sidetone2:sidetone_inst|sine_address[3] ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a8~porta_address_reg3  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.084     ; 0.493      ;
; 0.439 ; sidetone2:sidetone_inst|sine_address[3] ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a12~porta_address_reg3 ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.059      ; 0.636      ;
; 0.440 ; sidetone2:sidetone_inst|sine_address[8] ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg8  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.067      ; 0.645      ;
; 0.440 ; sidetone2:sidetone_inst|sine_address[3] ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg3  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.067      ; 0.645      ;
; 0.440 ; sidetone2:sidetone_inst|sine_address[4] ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a12~porta_address_reg4 ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.059      ; 0.637      ;
; 0.441 ; sidetone2:sidetone_inst|sine_address[4] ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg4  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.067      ; 0.646      ;
; 0.441 ; sidetone2:sidetone_inst|sine_address[5] ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a12~porta_address_reg5 ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.059      ; 0.638      ;
; 0.442 ; sidetone2:sidetone_inst|sine_address[5] ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg5  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.067      ; 0.647      ;
; 0.444 ; sidetone2:sidetone_inst|sine_address[7] ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg7  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.067      ; 0.649      ;
; 0.444 ; sidetone2:sidetone_inst|sine_address[8] ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a12~porta_address_reg8 ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.059      ; 0.641      ;
; 0.448 ; sidetone2:sidetone_inst|sine_address[7] ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a12~porta_address_reg7 ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.059      ; 0.645      ;
; 0.455 ; sidetone2:sidetone_inst|sine_address[5] ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg5  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.054      ; 0.647      ;
; 0.459 ; sidetone2:sidetone_inst|sine_address[8] ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg8  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.054      ; 0.651      ;
; 0.459 ; sidetone2:sidetone_inst|sine_address[4] ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg4  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.054      ; 0.651      ;
; 0.462 ; sidetone2:sidetone_inst|sine_address[7] ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg7  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.054      ; 0.654      ;
; 0.463 ; sidetone2:sidetone_inst|sine_address[3] ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg3  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.054      ; 0.655      ;
; 0.537 ; sidetone2:sidetone_inst|sine_address[9] ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a12~porta_address_reg9 ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.065      ; 0.740      ;
; 0.538 ; sidetone2:sidetone_inst|sine_address[9] ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg9  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.073      ; 0.749      ;
; 0.551 ; sidetone2:sidetone_inst|sine_address[9] ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg9  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.060      ; 0.749      ;
; 0.554 ; sidetone2:sidetone_inst|sine_address[1] ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a8~porta_address_reg1  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.084     ; 0.608      ;
; 0.558 ; sidetone2:sidetone_inst|sine_address[1] ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a12~porta_address_reg1 ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.059      ; 0.755      ;
; 0.559 ; sidetone2:sidetone_inst|sine_address[1] ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg1  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.067      ; 0.764      ;
; 0.562 ; sidetone2:sidetone_inst|sine_address[0] ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a8~porta_address_reg0  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.084     ; 0.616      ;
; 0.563 ; sidetone2:sidetone_inst|sine_address[0] ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a12~porta_address_reg0 ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.059      ; 0.760      ;
; 0.564 ; sidetone2:sidetone_inst|sine_address[0] ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg0  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.067      ; 0.769      ;
; 0.577 ; sidetone2:sidetone_inst|sine_address[1] ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg1  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.054      ; 0.769      ;
; 0.582 ; sidetone2:sidetone_inst|sine_address[0] ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg0  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.054      ; 0.774      ;
; 0.599 ; sidetone2:sidetone_inst|sine_address[2] ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a8~porta_address_reg2  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.084     ; 0.653      ;
; 0.610 ; sidetone2:sidetone_inst|sine_address[6] ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a12~porta_address_reg6 ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.065      ; 0.813      ;
; 0.611 ; sidetone2:sidetone_inst|sine_address[6] ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a8~porta_address_reg6  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.078     ; 0.671      ;
; 0.615 ; sidetone2:sidetone_inst|sine_address[6] ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg6  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.073      ; 0.826      ;
; 0.615 ; sidetone2:sidetone_inst|sine_address[2] ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a12~porta_address_reg2 ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.059      ; 0.812      ;
; 0.616 ; sidetone2:sidetone_inst|sine_address[2] ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg2  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.067      ; 0.821      ;
; 0.637 ; sidetone2:sidetone_inst|sine_address[2] ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg2  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.054      ; 0.829      ;
; 0.640 ; sidetone2:sidetone_inst|sine_address[6] ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg6  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.060      ; 0.838      ;
; 0.650 ; sidetone2:sidetone_inst|sine_address[9] ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a8~porta_address_reg9  ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.078     ; 0.710      ;
; 1.038 ; sidetone2:sidetone_inst|sine_address[0] ; sidetone2:sidetone_inst|sine_address[0]                                                                                                            ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.000      ; 1.190      ;
; 1.177 ; sidetone2:sidetone_inst|sine_address[1] ; sidetone2:sidetone_inst|sine_address[3]                                                                                                            ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.000      ; 1.329      ;
; 1.198 ; sidetone2:sidetone_inst|sine_address[7] ; sidetone2:sidetone_inst|sine_address[7]                                                                                                            ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.000      ; 1.350      ;
; 1.202 ; sidetone2:sidetone_inst|sine_address[5] ; sidetone2:sidetone_inst|sine_address[5]                                                                                                            ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.000      ; 1.354      ;
; 1.259 ; sidetone2:sidetone_inst|sine_address[0] ; sidetone2:sidetone_inst|sine_address[3]                                                                                                            ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.000      ; 1.411      ;
; 1.336 ; sidetone2:sidetone_inst|sine_address[4] ; sidetone2:sidetone_inst|sine_address[5]                                                                                                            ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.000      ; 1.488      ;
; 1.359 ; sidetone2:sidetone_inst|sine_address[1] ; sidetone2:sidetone_inst|sine_address[1]                                                                                                            ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.000      ; 1.511      ;
; 1.363 ; sidetone2:sidetone_inst|sine_address[4] ; sidetone2:sidetone_inst|sine_address[4]                                                                                                            ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.000      ; 1.515      ;
; 1.369 ; sidetone2:sidetone_inst|sine_address[3] ; sidetone2:sidetone_inst|sine_address[3]                                                                                                            ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.000      ; 1.521      ;
; 1.374 ; sidetone2:sidetone_inst|sine_address[5] ; sidetone2:sidetone_inst|sine_address[7]                                                                                                            ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.000      ; 1.526      ;
; 1.383 ; sidetone2:sidetone_inst|sine_address[8] ; sidetone2:sidetone_inst|sine_address[8]                                                                                                            ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.000      ; 1.535      ;
; 1.403 ; sidetone2:sidetone_inst|sine_address[4] ; sidetone2:sidetone_inst|sine_address[7]                                                                                                            ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.000      ; 1.555      ;
; 1.435 ; sidetone2:sidetone_inst|sine_address[3] ; sidetone2:sidetone_inst|sine_address[5]                                                                                                            ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.000      ; 1.587      ;
; 1.438 ; sidetone2:sidetone_inst|sine_address[7] ; sidetone2:sidetone_inst|sine_address[3]                                                                                                            ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.000      ; 1.590      ;
; 1.453 ; sidetone2:sidetone_inst|sine_address[6] ; sidetone2:sidetone_inst|sine_address[3]                                                                                                            ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.006      ; 1.611      ;
; 1.490 ; sidetone2:sidetone_inst|sine_address[6] ; sidetone2:sidetone_inst|sine_address[7]                                                                                                            ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.006      ; 1.648      ;
; 1.492 ; sidetone2:sidetone_inst|sine_address[2] ; sidetone2:sidetone_inst|sine_address[2]                                                                                                            ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.000      ; 1.644      ;
; 1.492 ; sidetone2:sidetone_inst|sine_address[0] ; sidetone2:sidetone_inst|sine_address[1]                                                                                                            ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.000      ; 1.644      ;
; 1.500 ; sidetone2:sidetone_inst|sine_address[2] ; sidetone2:sidetone_inst|sine_address[5]                                                                                                            ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.000      ; 1.652      ;
; 1.502 ; sidetone2:sidetone_inst|sine_address[3] ; sidetone2:sidetone_inst|sine_address[7]                                                                                                            ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.000      ; 1.654      ;
; 1.507 ; sidetone2:sidetone_inst|sine_address[1] ; sidetone2:sidetone_inst|sine_address[5]                                                                                                            ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.000      ; 1.659      ;
; 1.523 ; sidetone2:sidetone_inst|sine_address[7] ; sidetone2:sidetone_inst|sine_address[8]                                                                                                            ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.000      ; 1.675      ;
; 1.524 ; sidetone2:sidetone_inst|sine_address[7] ; sidetone2:sidetone_inst|sine_address[5]                                                                                                            ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.000      ; 1.676      ;
; 1.526 ; sidetone2:sidetone_inst|sine_address[8] ; sidetone2:sidetone_inst|sine_address[5]                                                                                                            ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.000      ; 1.678      ;
; 1.527 ; sidetone2:sidetone_inst|sine_address[5] ; sidetone2:sidetone_inst|sine_address[6]                                                                                                            ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.006     ; 1.673      ;
; 1.534 ; sidetone2:sidetone_inst|sine_address[2] ; sidetone2:sidetone_inst|sine_address[3]                                                                                                            ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.000      ; 1.686      ;
; 1.535 ; sidetone2:sidetone_inst|sine_address[0] ; sidetone2:sidetone_inst|sine_address[5]                                                                                                            ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.000      ; 1.687      ;
; 1.538 ; sidetone2:sidetone_inst|sine_address[6] ; sidetone2:sidetone_inst|sine_address[6]                                                                                                            ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.000      ; 1.690      ;
; 1.540 ; sidetone2:sidetone_inst|sine_address[6] ; sidetone2:sidetone_inst|sine_address[5]                                                                                                            ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.006      ; 1.698      ;
; 1.556 ; sidetone2:sidetone_inst|sine_address[4] ; sidetone2:sidetone_inst|sine_address[6]                                                                                                            ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.006     ; 1.702      ;
; 1.565 ; sidetone2:sidetone_inst|sine_address[3] ; sidetone2:sidetone_inst|sine_address[4]                                                                                                            ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.000      ; 1.717      ;
; 1.566 ; sidetone2:sidetone_inst|sine_address[9] ; sidetone2:sidetone_inst|sine_address[9]                                                                                                            ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.000      ; 1.718      ;
; 1.567 ; sidetone2:sidetone_inst|sine_address[2] ; sidetone2:sidetone_inst|sine_address[7]                                                                                                            ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.000      ; 1.719      ;
; 1.572 ; sidetone2:sidetone_inst|sine_address[9] ; sidetone2:sidetone_inst|sine_address[5]                                                                                                            ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.006      ; 1.730      ;
; 1.574 ; sidetone2:sidetone_inst|sine_address[1] ; sidetone2:sidetone_inst|sine_address[7]                                                                                                            ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.000      ; 1.726      ;
; 1.593 ; sidetone2:sidetone_inst|sine_address[4] ; sidetone2:sidetone_inst|sine_address[8]                                                                                                            ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.000      ; 1.745      ;
; 1.594 ; sidetone2:sidetone_inst|sine_address[5] ; sidetone2:sidetone_inst|sine_address[8]                                                                                                            ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.000      ; 1.746      ;
; 1.598 ; profile:profile_CW|hang_PTT             ; sidetone2:sidetone_inst|sine_address[1]                                                                                                            ; pro_clock                              ; sidetone2:sidetone_inst|sidetone_clock ; -2.000       ; 1.468      ; 1.218      ;
; 1.601 ; profile:profile_CW|hang_PTT             ; sidetone2:sidetone_inst|sine_address[0]                                                                                                            ; pro_clock                              ; sidetone2:sidetone_inst|sidetone_clock ; -2.000       ; 1.468      ; 1.221      ;
; 1.602 ; sidetone2:sidetone_inst|sine_address[1] ; sidetone2:sidetone_inst|sine_address[2]                                                                                                            ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.000      ; 1.754      ;
; 1.602 ; sidetone2:sidetone_inst|sine_address[0] ; sidetone2:sidetone_inst|sine_address[7]                                                                                                            ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.000      ; 1.754      ;
; 1.603 ; sidetone2:sidetone_inst|sine_address[8] ; sidetone2:sidetone_inst|sine_address[9]                                                                                                            ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.006     ; 1.749      ;
; 1.607 ; profile:profile_CW|hang_PTT             ; sidetone2:sidetone_inst|sine_address[4]                                                                                                            ; pro_clock                              ; sidetone2:sidetone_inst|sidetone_clock ; -2.000       ; 1.468      ; 1.227      ;
; 1.607 ; profile:profile_CW|hang_PTT             ; sidetone2:sidetone_inst|sine_address[2]                                                                                                            ; pro_clock                              ; sidetone2:sidetone_inst|sidetone_clock ; -2.000       ; 1.468      ; 1.227      ;
; 1.614 ; sidetone2:sidetone_inst|sine_address[1] ; sidetone2:sidetone_inst|sine_address[8]                                                                                                            ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.000      ; 1.766      ;
; 1.630 ; sidetone2:sidetone_inst|sine_address[2] ; sidetone2:sidetone_inst|sine_address[4]                                                                                                            ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.000      ; 1.782      ;
; 1.630 ; sidetone2:sidetone_inst|sine_address[0] ; sidetone2:sidetone_inst|sine_address[2]                                                                                                            ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.000      ; 1.782      ;
; 1.633 ; sidetone2:sidetone_inst|sine_address[6] ; sidetone2:sidetone_inst|sine_address[8]                                                                                                            ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.006      ; 1.791      ;
; 1.637 ; sidetone2:sidetone_inst|sine_address[1] ; sidetone2:sidetone_inst|sine_address[4]                                                                                                            ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.000      ; 1.789      ;
; 1.638 ; sidetone2:sidetone_inst|sine_address[3] ; sidetone2:sidetone_inst|sine_address[8]                                                                                                            ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.000      ; 1.790      ;
; 1.640 ; sidetone2:sidetone_inst|sine_address[4] ; sidetone2:sidetone_inst|sine_address[3]                                                                                                            ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.000      ; 1.792      ;
; 1.640 ; sidetone2:sidetone_inst|sine_address[7] ; sidetone2:sidetone_inst|sine_address[9]                                                                                                            ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.006     ; 1.786      ;
; 1.646 ; sidetone2:sidetone_inst|sine_address[1] ; sidetone2:sidetone_inst|sine_address[6]                                                                                                            ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.006     ; 1.792      ;
; 1.649 ; sidetone2:sidetone_inst|sine_address[7] ; sidetone2:sidetone_inst|sine_address[6]                                                                                                            ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.006     ; 1.795      ;
; 1.651 ; sidetone2:sidetone_inst|sine_address[8] ; sidetone2:sidetone_inst|sine_address[6]                                                                                                            ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.006     ; 1.797      ;
; 1.655 ; sidetone2:sidetone_inst|sine_address[3] ; sidetone2:sidetone_inst|sine_address[6]                                                                                                            ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.006     ; 1.801      ;
; 1.665 ; sidetone2:sidetone_inst|sine_address[9] ; sidetone2:sidetone_inst|sine_address[8]                                                                                                            ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.006      ; 1.823      ;
; 1.665 ; sidetone2:sidetone_inst|sine_address[0] ; sidetone2:sidetone_inst|sine_address[4]                                                                                                            ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.000      ; 1.817      ;
; 1.669 ; sidetone2:sidetone_inst|sine_address[8] ; sidetone2:sidetone_inst|sine_address[7]                                                                                                            ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; 0.000      ; 1.821      ;
; 1.691 ; sidetone2:sidetone_inst|sine_address[4] ; sidetone2:sidetone_inst|sine_address[9]                                                                                                            ; sidetone2:sidetone_inst|sidetone_clock ; sidetone2:sidetone_inst|sidetone_clock ; 0.000        ; -0.006     ; 1.837      ;
+-------+-----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'I2C_monitor:I2C_inst|deglitch:deglitch_sda|out'                                                                                                                                                               ;
+--------+------------------------------------------------+----------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                    ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+----------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.646  ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|start ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; 0.000        ; 0.712      ; 1.651      ;
; 1.133  ; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|start ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; 0.000        ; 0.000      ; 1.285      ;
; 11.063 ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|start ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; -10.417      ; 0.712      ; 1.651      ;
+--------+------------------------------------------------+----------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'n/a'                                                                                           ;
+-------+-----------------------+------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------+--------------+-------------+--------------+------------+------------+
; 4.091 ; SDOBACK               ; FX2_PE1    ; IF_clk       ; n/a         ; -2.000       ; 0.000      ; 3.091      ;
; 5.191 ; IF_clk                ; C48_clk    ; IF_clk       ; n/a         ; -2.000       ; 0.000      ; 3.191      ;
; 5.191 ; IF_clk                ; C48_clk    ; IF_clk       ; n/a         ; -2.000       ; 0.000      ; 3.191      ;
; 5.580 ; C5                    ; C6         ; C5           ; n/a         ; -2.000       ; 0.000      ; 3.580      ;
; 5.580 ; C5                    ; C6         ; C5           ; n/a         ; -2.000       ; 0.000      ; 3.580      ;
; 5.795 ; IF_conf[1]            ; C48_clk    ; IF_clk       ; n/a         ; -2.000       ; -1.518     ; 2.277      ;
; 5.832 ; async_usb:usb1|SLEN   ; FX2_FD[7]  ; IF_clk       ; n/a         ; -2.000       ; -1.493     ; 2.339      ;
; 5.904 ; async_usb:usb1|SLEN   ; FX2_FD[0]  ; IF_clk       ; n/a         ; -2.000       ; -1.493     ; 2.411      ;
; 5.914 ; async_usb:usb1|SLEN   ; FX2_FD[1]  ; IF_clk       ; n/a         ; -2.000       ; -1.493     ; 2.421      ;
; 5.921 ; async_usb:usb1|SLEN   ; FX2_FD[4]  ; IF_clk       ; n/a         ; -2.000       ; -1.493     ; 2.428      ;
; 5.921 ; async_usb:usb1|SLEN   ; FX2_FD[5]  ; IF_clk       ; n/a         ; -2.000       ; -1.493     ; 2.428      ;
; 5.921 ; async_usb:usb1|SLEN   ; FX2_FD[6]  ; IF_clk       ; n/a         ; -2.000       ; -1.493     ; 2.428      ;
; 5.924 ; async_usb:usb1|SLEN   ; FX2_FD[2]  ; IF_clk       ; n/a         ; -2.000       ; -1.493     ; 2.431      ;
; 5.924 ; async_usb:usb1|SLEN   ; FX2_FD[3]  ; IF_clk       ; n/a         ; -2.000       ; -1.493     ; 2.431      ;
; 5.957 ; FIFO:SPF|q[13]        ; FX2_FD[5]  ; IF_clk       ; n/a         ; -2.000       ; -1.500     ; 2.457      ;
; 5.959 ; FIFO:SPF|q[14]        ; FX2_FD[6]  ; IF_clk       ; n/a         ; -2.000       ; -1.500     ; 2.459      ;
; 5.985 ; async_usb:usb1|SLEN   ; FX2_FD[14] ; IF_clk       ; n/a         ; -2.000       ; -1.493     ; 2.492      ;
; 5.985 ; async_usb:usb1|SLEN   ; FX2_FD[15] ; IF_clk       ; n/a         ; -2.000       ; -1.493     ; 2.492      ;
; 5.990 ; FIFO:SPF|q[15]        ; FX2_FD[7]  ; IF_clk       ; n/a         ; -2.000       ; -1.500     ; 2.490      ;
; 5.998 ; FIFO:TXF|q[3]         ; FX2_FD[11] ; IF_clk       ; n/a         ; -2.000       ; -1.486     ; 2.512      ;
; 6.035 ; FIFO:SPF|q[11]        ; FX2_FD[3]  ; IF_clk       ; n/a         ; -2.000       ; -1.500     ; 2.535      ;
; 6.042 ; FIFO:TXF|q[9]         ; FX2_FD[1]  ; IF_clk       ; n/a         ; -2.000       ; -1.500     ; 2.542      ;
; 6.047 ; FIFO:SPF|q[12]        ; FX2_FD[4]  ; IF_clk       ; n/a         ; -2.000       ; -1.500     ; 2.547      ;
; 6.052 ; FIFO:SPF|q[10]        ; FX2_FD[2]  ; IF_clk       ; n/a         ; -2.000       ; -1.500     ; 2.552      ;
; 6.068 ; async_usb:usb1|SLEN   ; FX2_FD[12] ; IF_clk       ; n/a         ; -2.000       ; -1.493     ; 2.575      ;
; 6.078 ; async_usb:usb1|SLEN   ; FX2_FD[11] ; IF_clk       ; n/a         ; -2.000       ; -1.493     ; 2.585      ;
; 6.085 ; async_usb:usb1|SLEN   ; FX2_FD[8]  ; IF_clk       ; n/a         ; -2.000       ; -1.493     ; 2.592      ;
; 6.087 ; FIFO:SPF|q[8]         ; FX2_FD[0]  ; IF_clk       ; n/a         ; -2.000       ; -1.500     ; 2.587      ;
; 6.088 ; async_usb:usb1|SLEN   ; FX2_FD[13] ; IF_clk       ; n/a         ; -2.000       ; -1.493     ; 2.595      ;
; 6.098 ; async_usb:usb1|SLEN   ; FX2_FD[10] ; IF_clk       ; n/a         ; -2.000       ; -1.493     ; 2.605      ;
; 6.101 ; FIFO:TXF|q[13]        ; FX2_FD[5]  ; IF_clk       ; n/a         ; -2.000       ; -1.500     ; 2.601      ;
; 6.105 ; async_usb:usb1|SLEN   ; FX2_FD[9]  ; IF_clk       ; n/a         ; -2.000       ; -1.493     ; 2.612      ;
; 6.117 ; FIFO:SPF|q[6]         ; FX2_FD[14] ; IF_clk       ; n/a         ; -2.000       ; -1.486     ; 2.631      ;
; 6.135 ; FIFO:TXF|q[15]        ; FX2_FD[7]  ; IF_clk       ; n/a         ; -2.000       ; -1.500     ; 2.635      ;
; 6.138 ; FIFO:SPF|q[3]         ; FX2_FD[11] ; IF_clk       ; n/a         ; -2.000       ; -1.486     ; 2.652      ;
; 6.154 ; FIFO:TXF|q[5]         ; FX2_FD[13] ; IF_clk       ; n/a         ; -2.000       ; -1.486     ; 2.668      ;
; 6.170 ; FIFO:SPF|q[0]         ; FX2_FD[8]  ; IF_clk       ; n/a         ; -2.000       ; -1.500     ; 2.670      ;
; 6.180 ; FIFO:TXF|q[4]         ; FX2_FD[12] ; IF_clk       ; n/a         ; -2.000       ; -1.486     ; 2.694      ;
; 6.180 ; FIFO:TXF|q[11]        ; FX2_FD[3]  ; IF_clk       ; n/a         ; -2.000       ; -1.500     ; 2.680      ;
; 6.183 ; FIFO:SPF|q[9]         ; FX2_FD[1]  ; IF_clk       ; n/a         ; -2.000       ; -1.500     ; 2.683      ;
; 6.189 ; FIFO:TXF|q[14]        ; FX2_FD[6]  ; IF_clk       ; n/a         ; -2.000       ; -1.499     ; 2.690      ;
; 6.192 ; FIFO:TXF|q[12]        ; FX2_FD[4]  ; IF_clk       ; n/a         ; -2.000       ; -1.500     ; 2.692      ;
; 6.197 ; FIFO:TXF|q[10]        ; FX2_FD[2]  ; IF_clk       ; n/a         ; -2.000       ; -1.500     ; 2.697      ;
; 6.202 ; FIFO:TXF|q[7]         ; FX2_FD[15] ; IF_clk       ; n/a         ; -2.000       ; -1.486     ; 2.716      ;
; 6.217 ; FIFO:TXF|q[2]         ; FX2_FD[10] ; IF_clk       ; n/a         ; -2.000       ; -1.486     ; 2.731      ;
; 6.236 ; FIFO:SPF|q[1]         ; FX2_FD[9]  ; IF_clk       ; n/a         ; -2.000       ; -1.479     ; 2.757      ;
; 6.238 ; async_usb:usb1|ep_sel ; FX2_FD[5]  ; IF_clk       ; n/a         ; -2.000       ; -1.493     ; 2.745      ;
; 6.243 ; async_usb:usb1|ep_sel ; FX2_FD[6]  ; IF_clk       ; n/a         ; -2.000       ; -1.493     ; 2.750      ;
; 6.282 ; async_usb:usb1|ep_sel ; FX2_FD[7]  ; IF_clk       ; n/a         ; -2.000       ; -1.493     ; 2.789      ;
; 6.307 ; FIFO:SPF|q[5]         ; FX2_FD[13] ; IF_clk       ; n/a         ; -2.000       ; -1.486     ; 2.821      ;
; 6.308 ; FIFO:TXF|q[1]         ; FX2_FD[9]  ; IF_clk       ; n/a         ; -2.000       ; -1.480     ; 2.828      ;
; 6.316 ; FIFO:TXF|q[0]         ; FX2_FD[8]  ; IF_clk       ; n/a         ; -2.000       ; -1.500     ; 2.816      ;
; 6.324 ; async_usb:usb1|ep_sel ; FX2_FD[3]  ; IF_clk       ; n/a         ; -2.000       ; -1.493     ; 2.831      ;
; 6.335 ; async_usb:usb1|ep_sel ; FX2_FD[1]  ; IF_clk       ; n/a         ; -2.000       ; -1.493     ; 2.842      ;
; 6.335 ; async_usb:usb1|ep_sel ; FX2_FD[4]  ; IF_clk       ; n/a         ; -2.000       ; -1.493     ; 2.842      ;
; 6.336 ; FIFO:SPF|q[4]         ; FX2_FD[12] ; IF_clk       ; n/a         ; -2.000       ; -1.486     ; 2.850      ;
; 6.343 ; async_usb:usb1|ep_sel ; FX2_FD[2]  ; IF_clk       ; n/a         ; -2.000       ; -1.493     ; 2.850      ;
; 6.353 ; FIFO:SPF|q[7]         ; FX2_FD[15] ; IF_clk       ; n/a         ; -2.000       ; -1.486     ; 2.867      ;
; 6.367 ; FIFO:TXF|q[6]         ; FX2_FD[14] ; IF_clk       ; n/a         ; -2.000       ; -1.486     ; 2.881      ;
; 6.376 ; FIFO:SPF|q[2]         ; FX2_FD[10] ; IF_clk       ; n/a         ; -2.000       ; -1.486     ; 2.890      ;
; 6.381 ; async_usb:usb1|ep_sel ; FX2_FD[0]  ; IF_clk       ; n/a         ; -2.000       ; -1.493     ; 2.888      ;
; 6.402 ; async_usb:usb1|ep_sel ; FX2_FD[14] ; IF_clk       ; n/a         ; -2.000       ; -1.493     ; 2.909      ;
; 6.412 ; async_usb:usb1|ep_sel ; FX2_FD[11] ; IF_clk       ; n/a         ; -2.000       ; -1.493     ; 2.919      ;
; 6.438 ; async_usb:usb1|ep_sel ; FX2_FD[13] ; IF_clk       ; n/a         ; -2.000       ; -1.493     ; 2.945      ;
; 6.438 ; async_usb:usb1|ep_sel ; FX2_FD[9]  ; IF_clk       ; n/a         ; -2.000       ; -1.493     ; 2.945      ;
; 6.458 ; async_usb:usb1|ep_sel ; FX2_FD[8]  ; IF_clk       ; n/a         ; -2.000       ; -1.493     ; 2.965      ;
; 6.461 ; async_usb:usb1|ep_sel ; FX2_FD[12] ; IF_clk       ; n/a         ; -2.000       ; -1.493     ; 2.968      ;
; 6.470 ; FIFO:TXF|q[8]         ; FX2_FD[0]  ; IF_clk       ; n/a         ; -2.000       ; -1.508     ; 2.962      ;
; 6.484 ; async_usb:usb1|ep_sel ; FX2_FD[15] ; IF_clk       ; n/a         ; -2.000       ; -1.493     ; 2.991      ;
; 6.627 ; async_usb:usb1|ep_sel ; FX2_FD[10] ; IF_clk       ; n/a         ; -2.000       ; -1.493     ; 3.134      ;
+-------+-----------------------+------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'I2C_monitor:I2C_inst|deglitch:deglitch_sda|out'                                                                                                                                          ;
+-------+--------------------------------+----------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                    ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+----------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 9.063 ; I2C_monitor:I2C_inst|start_clr ; I2C_monitor:I2C_inst|start ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; 10.416       ; -0.564     ; 0.821      ;
+-------+--------------------------------+----------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'I2C_monitor:I2C_inst|deglitch:deglitch_sda|out'                                                                                                                                            ;
+--------+--------------------------------+----------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                    ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 11.650 ; I2C_monitor:I2C_inst|start_clr ; I2C_monitor:I2C_inst|start ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; -10.417      ; -0.564     ; 0.821      ;
+--------+--------------------------------+----------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'cm3|altpll_component|pll|clk[0]'                                                                            ;
+-------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------+
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[0][0]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[0][0]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[0][10] ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[0][10] ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[0][11] ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[0][11] ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[0][12] ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[0][12] ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[0][13] ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[0][13] ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[0][1]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[0][1]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[0][2]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[0][2]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[0][3]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[0][3]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[0][4]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[0][4]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[0][5]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[0][5]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[0][6]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[0][6]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[0][7]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[0][7]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[0][8]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[0][8]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[0][9]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[0][9]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[1][0]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[1][0]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[1][10] ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[1][10] ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[1][11] ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[1][11] ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[1][12] ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[1][12] ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[1][13] ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[1][13] ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[1][1]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[1][1]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[1][2]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[1][2]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[1][3]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[1][3]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[1][4]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[1][4]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[1][5]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[1][5]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[1][6]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[1][6]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[1][7]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[1][7]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[1][8]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[1][8]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[1][9]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[1][9]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[2][0]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[2][0]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[2][10] ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[2][10] ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[2][11] ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[2][11] ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[2][12] ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[2][12] ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[2][13] ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[2][13] ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[2][1]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[2][1]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[2][2]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[2][2]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[2][3]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[2][3]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[2][4]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[2][4]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[2][5]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[2][5]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[2][6]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[2][6]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[2][7]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[2][7]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[2][8]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[2][8]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[2][9]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[2][9]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[3][0]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[3][0]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[3][10] ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[3][10] ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[3][11] ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[3][11] ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[3][12] ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[3][12] ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[3][13] ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[3][13] ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[3][1]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[3][1]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[3][2]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[3][2]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[3][3]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[0] ; Rise       ; NWire_rcv:MDC[0].M_I|DB_LEN[3][3]  ;
+-------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'IF_clk'                                                                                                                                       ;
+-------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                        ;
+-------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------+
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg1  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg10 ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg2  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg3  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg4  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg5  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg6  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg7  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg8  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg9  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_we_reg        ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~portb_address_reg0  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~portb_address_reg1  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~portb_address_reg10 ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~portb_address_reg2  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~portb_address_reg3  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~portb_address_reg4  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~portb_address_reg5  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~portb_address_reg6  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~portb_address_reg7  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~portb_address_reg8  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~portb_address_reg9  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a1~porta_address_reg0  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a1~porta_address_reg1  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a1~porta_address_reg10 ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a1~porta_address_reg2  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a1~porta_address_reg3  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a1~porta_address_reg4  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a1~porta_address_reg5  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a1~porta_address_reg6  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a1~porta_address_reg7  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a1~porta_address_reg8  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a1~porta_address_reg9  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a1~porta_datain_reg1   ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a1~porta_memory_reg0   ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a1~porta_we_reg        ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a1~portb_address_reg0  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a1~portb_address_reg1  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a1~portb_address_reg10 ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a1~portb_address_reg2  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a1~portb_address_reg3  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a1~portb_address_reg4  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a1~portb_address_reg5  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a1~portb_address_reg6  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a1~portb_address_reg7  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a1~portb_address_reg8  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a1~portb_address_reg9  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~porta_memory_reg0   ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_address_reg0  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_address_reg1  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_address_reg10 ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_address_reg2  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_address_reg3  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_address_reg4  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_address_reg5  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_address_reg6  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_address_reg7  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_address_reg8  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_address_reg9  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_datain_reg0   ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_datain_reg1   ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_memory_reg0   ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_we_reg        ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg0  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg1  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg10 ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg2  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg3  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg4  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg5  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg6  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg7  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg8  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg9  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_address_reg0  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_address_reg1  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_address_reg10 ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_address_reg2  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_address_reg3  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_address_reg4  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_address_reg5  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_address_reg6  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_address_reg7  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_address_reg8  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_address_reg9  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_datain_reg0   ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_datain_reg1   ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_memory_reg0   ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_we_reg        ;
+-------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'sidetone2:sidetone_inst|sidetone_clock'                                                                                                                                                                                            ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                                                                                                                             ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------+
; 8.493 ; 10.416       ; 1.923          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[0]                           ;
; 8.493 ; 10.416       ; 1.923          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[10]                          ;
; 8.493 ; 10.416       ; 1.923          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[11]                          ;
; 8.493 ; 10.416       ; 1.923          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[12]                          ;
; 8.493 ; 10.416       ; 1.923          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[13]                          ;
; 8.493 ; 10.416       ; 1.923          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[14]                          ;
; 8.493 ; 10.416       ; 1.923          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[15]                          ;
; 8.493 ; 10.416       ; 1.923          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[1]                           ;
; 8.493 ; 10.416       ; 1.923          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[2]                           ;
; 8.493 ; 10.416       ; 1.923          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[3]                           ;
; 8.493 ; 10.416       ; 1.923          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[4]                           ;
; 8.493 ; 10.416       ; 1.923          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[5]                           ;
; 8.493 ; 10.416       ; 1.923          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[6]                           ;
; 8.493 ; 10.416       ; 1.923          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[7]                           ;
; 8.493 ; 10.416       ; 1.923          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[8]                           ;
; 8.493 ; 10.416       ; 1.923          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[9]                           ;
; 8.493 ; 10.416       ; 1.923          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 8.493 ; 10.416       ; 1.923          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg1  ;
; 8.493 ; 10.416       ; 1.923          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg2  ;
; 8.493 ; 10.416       ; 1.923          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg3  ;
; 8.493 ; 10.416       ; 1.923          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg4  ;
; 8.493 ; 10.416       ; 1.923          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg5  ;
; 8.493 ; 10.416       ; 1.923          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg6  ;
; 8.493 ; 10.416       ; 1.923          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg7  ;
; 8.493 ; 10.416       ; 1.923          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg8  ;
; 8.493 ; 10.416       ; 1.923          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg9  ;
; 8.493 ; 10.416       ; 1.923          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a12~porta_address_reg0 ;
; 8.493 ; 10.416       ; 1.923          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a12~porta_address_reg1 ;
; 8.493 ; 10.416       ; 1.923          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a12~porta_address_reg2 ;
; 8.493 ; 10.416       ; 1.923          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a12~porta_address_reg3 ;
; 8.493 ; 10.416       ; 1.923          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a12~porta_address_reg4 ;
; 8.493 ; 10.416       ; 1.923          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a12~porta_address_reg5 ;
; 8.493 ; 10.416       ; 1.923          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a12~porta_address_reg6 ;
; 8.493 ; 10.416       ; 1.923          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a12~porta_address_reg7 ;
; 8.493 ; 10.416       ; 1.923          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a12~porta_address_reg8 ;
; 8.493 ; 10.416       ; 1.923          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a12~porta_address_reg9 ;
; 8.493 ; 10.416       ; 1.923          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg0  ;
; 8.493 ; 10.416       ; 1.923          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg1  ;
; 8.493 ; 10.416       ; 1.923          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg2  ;
; 8.493 ; 10.416       ; 1.923          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg3  ;
; 8.493 ; 10.416       ; 1.923          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg4  ;
; 8.493 ; 10.416       ; 1.923          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg5  ;
; 8.493 ; 10.416       ; 1.923          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg6  ;
; 8.493 ; 10.416       ; 1.923          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg7  ;
; 8.493 ; 10.416       ; 1.923          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg8  ;
; 8.493 ; 10.416       ; 1.923          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg9  ;
; 8.493 ; 10.416       ; 1.923          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a8~porta_address_reg0  ;
; 8.493 ; 10.416       ; 1.923          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a8~porta_address_reg1  ;
; 8.493 ; 10.416       ; 1.923          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a8~porta_address_reg2  ;
; 8.493 ; 10.416       ; 1.923          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a8~porta_address_reg3  ;
; 8.493 ; 10.416       ; 1.923          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a8~porta_address_reg4  ;
; 8.493 ; 10.416       ; 1.923          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a8~porta_address_reg5  ;
; 8.493 ; 10.416       ; 1.923          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a8~porta_address_reg6  ;
; 8.493 ; 10.416       ; 1.923          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a8~porta_address_reg7  ;
; 8.493 ; 10.416       ; 1.923          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a8~porta_address_reg8  ;
; 8.493 ; 10.416       ; 1.923          ; High Pulse Width ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a8~porta_address_reg9  ;
; 8.494 ; 10.417       ; 1.923          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[0]                           ;
; 8.494 ; 10.417       ; 1.923          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[10]                          ;
; 8.494 ; 10.417       ; 1.923          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[11]                          ;
; 8.494 ; 10.417       ; 1.923          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[12]                          ;
; 8.494 ; 10.417       ; 1.923          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[13]                          ;
; 8.494 ; 10.417       ; 1.923          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[14]                          ;
; 8.494 ; 10.417       ; 1.923          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[15]                          ;
; 8.494 ; 10.417       ; 1.923          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[1]                           ;
; 8.494 ; 10.417       ; 1.923          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[2]                           ;
; 8.494 ; 10.417       ; 1.923          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[3]                           ;
; 8.494 ; 10.417       ; 1.923          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[4]                           ;
; 8.494 ; 10.417       ; 1.923          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[5]                           ;
; 8.494 ; 10.417       ; 1.923          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[6]                           ;
; 8.494 ; 10.417       ; 1.923          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[7]                           ;
; 8.494 ; 10.417       ; 1.923          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[8]                           ;
; 8.494 ; 10.417       ; 1.923          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[9]                           ;
; 8.494 ; 10.417       ; 1.923          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 8.494 ; 10.417       ; 1.923          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg1  ;
; 8.494 ; 10.417       ; 1.923          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg2  ;
; 8.494 ; 10.417       ; 1.923          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg3  ;
; 8.494 ; 10.417       ; 1.923          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg4  ;
; 8.494 ; 10.417       ; 1.923          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg5  ;
; 8.494 ; 10.417       ; 1.923          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg6  ;
; 8.494 ; 10.417       ; 1.923          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg7  ;
; 8.494 ; 10.417       ; 1.923          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg8  ;
; 8.494 ; 10.417       ; 1.923          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a0~porta_address_reg9  ;
; 8.494 ; 10.417       ; 1.923          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a12~porta_address_reg0 ;
; 8.494 ; 10.417       ; 1.923          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a12~porta_address_reg1 ;
; 8.494 ; 10.417       ; 1.923          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a12~porta_address_reg2 ;
; 8.494 ; 10.417       ; 1.923          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a12~porta_address_reg3 ;
; 8.494 ; 10.417       ; 1.923          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a12~porta_address_reg4 ;
; 8.494 ; 10.417       ; 1.923          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a12~porta_address_reg5 ;
; 8.494 ; 10.417       ; 1.923          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a12~porta_address_reg6 ;
; 8.494 ; 10.417       ; 1.923          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a12~porta_address_reg7 ;
; 8.494 ; 10.417       ; 1.923          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a12~porta_address_reg8 ;
; 8.494 ; 10.417       ; 1.923          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a12~porta_address_reg9 ;
; 8.494 ; 10.417       ; 1.923          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg0  ;
; 8.494 ; 10.417       ; 1.923          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg1  ;
; 8.494 ; 10.417       ; 1.923          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg2  ;
; 8.494 ; 10.417       ; 1.923          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg3  ;
; 8.494 ; 10.417       ; 1.923          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg4  ;
; 8.494 ; 10.417       ; 1.923          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg5  ;
; 8.494 ; 10.417       ; 1.923          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg6  ;
; 8.494 ; 10.417       ; 1.923          ; Low Pulse Width  ; sidetone2:sidetone_inst|sidetone_clock ; Rise       ; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a4~porta_address_reg7  ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'I2C_monitor:I2C_inst|deglitch:deglitch_scl|out'                                                                                  ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                   ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+------------------------------------------+
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|ALC[0]              ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|ALC[10]             ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|ALC[11]             ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|ALC[1]              ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|ALC[2]              ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|ALC[3]              ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|ALC[4]              ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|ALC[5]              ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|ALC[6]              ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|ALC[7]              ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|ALC[8]              ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|ALC[9]              ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|FWD[0]              ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|FWD[10]             ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|FWD[11]             ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|FWD[1]              ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|FWD[2]              ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|FWD[3]              ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|FWD[4]              ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|FWD[5]              ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|FWD[6]              ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|FWD[7]              ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|FWD[8]              ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|FWD[9]              ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Merc1_ovld          ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Merc1_version[0]    ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Merc1_version[1]    ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Merc1_version[2]    ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Merc1_version[3]    ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Merc1_version[4]    ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Merc1_version[5]    ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Merc1_version[6]    ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Merc1_version[7]    ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Merc2_ovld          ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Merc2_version[0]    ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Merc2_version[1]    ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Merc2_version[2]    ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Merc2_version[3]    ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Merc2_version[4]    ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Merc2_version[5]    ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Merc2_version[6]    ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Merc3_ovld          ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Merc3_version[0]    ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Merc3_version[1]    ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Merc3_version[2]    ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Merc3_version[3]    ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Merc3_version[4]    ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Merc3_version[5]    ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Merc3_version[6]    ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Merc4_ovld          ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Merc4_version[0]    ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Merc4_version[1]    ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Merc4_version[2]    ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Merc4_version[3]    ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Merc4_version[4]    ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Merc4_version[5]    ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Merc4_version[6]    ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Penny_FW[0]         ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Penny_FW[1]         ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Penny_FW[2]         ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Penny_FW[3]         ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Penny_FW[4]         ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Penny_FW[5]         ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Penny_FW[6]         ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|Penny_FW[7]         ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|REV[0]              ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|REV[10]             ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|REV[11]             ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|REV[1]              ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|REV[2]              ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|REV[3]              ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|REV[4]              ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|REV[5]              ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|REV[6]              ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|REV[7]              ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|REV[8]              ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|REV[9]              ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|address_targeted[0] ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|address_targeted[1] ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|address_targeted[2] ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|address_targeted[3] ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|address_targeted[4] ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|address_targeted[5] ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|address_targeted[6] ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|counter[0]          ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|counter[1]          ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|counter[2]          ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|counter[3]          ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|counter[4]          ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|rcv_reg0[0]         ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|rcv_reg0[1]         ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|rcv_reg0[2]         ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|rcv_reg0[3]         ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|rcv_reg1[0]         ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|rcv_reg1[1]         ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|rcv_reg1[2]         ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|rcv_reg1[3]         ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|rcv_reg1[4]         ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|rcv_reg1[5]         ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; Rise       ; I2C_monitor:I2C_inst|rcv_reg1[6]         ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'I2C_monitor:I2C_inst|deglitch:deglitch_sda|out'                                                                           ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------+
; 9.416  ; 10.416       ; 1.000          ; Low Pulse Width  ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; Fall       ; I2C_monitor:I2C_inst|start       ;
; 9.417  ; 10.417       ; 1.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; Fall       ; I2C_monitor:I2C_inst|start       ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; Rise       ; I2C_inst|deglitch_sda|out|regout ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; Rise       ; I2C_inst|start|clk               ;
; 10.417 ; 10.417       ; 0.000          ; Low Pulse Width  ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; Rise       ; I2C_inst|deglitch_sda|out|regout ;
; 10.417 ; 10.417       ; 0.000          ; Low Pulse Width  ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; Rise       ; I2C_inst|start|clk               ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'cm3|altpll_component|pll|clk[1]'                                                                                      ;
+--------+--------------+----------------+------------------+---------------------------------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+---------------------------------+------------+---------------------------------------------+
; 25.041 ; 26.041       ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[0]                               ;
; 25.041 ; 26.041       ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[0]                               ;
; 25.041 ; 26.041       ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[10]                              ;
; 25.041 ; 26.041       ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[10]                              ;
; 25.041 ; 26.041       ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[1]                               ;
; 25.041 ; 26.041       ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[1]                               ;
; 25.041 ; 26.041       ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[2]                               ;
; 25.041 ; 26.041       ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[2]                               ;
; 25.041 ; 26.041       ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[3]                               ;
; 25.041 ; 26.041       ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[3]                               ;
; 25.041 ; 26.041       ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[4]                               ;
; 25.041 ; 26.041       ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[4]                               ;
; 25.041 ; 26.041       ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[5]                               ;
; 25.041 ; 26.041       ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[5]                               ;
; 25.041 ; 26.041       ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[6]                               ;
; 25.041 ; 26.041       ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[6]                               ;
; 25.041 ; 26.041       ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[7]                               ;
; 25.041 ; 26.041       ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[7]                               ;
; 25.041 ; 26.041       ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[8]                               ;
; 25.041 ; 26.041       ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[8]                               ;
; 25.041 ; 26.041       ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[9]                               ;
; 25.041 ; 26.041       ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[9]                               ;
; 25.041 ; 26.041       ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_640[2]                               ;
; 25.041 ; 26.041       ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_640[2]                               ;
; 25.041 ; 26.041       ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_640[3]                               ;
; 25.041 ; 26.041       ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_640[3]                               ;
; 25.041 ; 26.041       ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_640[4]                               ;
; 25.041 ; 26.041       ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_640[4]                               ;
; 25.041 ; 26.041       ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_640[5]                               ;
; 25.041 ; 26.041       ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_640[5]                               ;
; 25.041 ; 26.041       ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_640[6]                               ;
; 25.041 ; 26.041       ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_640[6]                               ;
; 25.041 ; 26.041       ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_640[7]                               ;
; 25.041 ; 26.041       ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_640[7]                               ;
; 25.041 ; 26.041       ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_640[8]                               ;
; 25.041 ; 26.041       ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_640[8]                               ;
; 25.041 ; 26.041       ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_640[9]                               ;
; 25.041 ; 26.041       ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_640[9]                               ;
; 25.041 ; 26.041       ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; iambic_clk                                  ;
; 25.041 ; 26.041       ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; iambic_clk                                  ;
; 25.041 ; 26.041       ; 1.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; pro_clock                                   ;
; 25.041 ; 26.041       ; 1.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; pro_clock                                   ;
; 26.041 ; 26.041       ; 0.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; cm3|altpll_component|_clk1~clkctrl|inclk[0] ;
; 26.041 ; 26.041       ; 0.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; cm3|altpll_component|_clk1~clkctrl|inclk[0] ;
; 26.041 ; 26.041       ; 0.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; cm3|altpll_component|_clk1~clkctrl|outclk   ;
; 26.041 ; 26.041       ; 0.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; cm3|altpll_component|_clk1~clkctrl|outclk   ;
; 26.041 ; 26.041       ; 0.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[0]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[0]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[10]|clk                          ;
; 26.041 ; 26.041       ; 0.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[10]|clk                          ;
; 26.041 ; 26.041       ; 0.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[1]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[1]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[2]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[2]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[3]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[3]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[4]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[4]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[5]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[5]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[6]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[6]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[7]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[7]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[8]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[8]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[9]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_200[9]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_640[2]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_640[2]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_640[3]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_640[3]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_640[4]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_640[4]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_640[5]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_640[5]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_640[6]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_640[6]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_640[7]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_640[7]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_640[8]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_640[8]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_640[9]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; divide_640[9]|clk                           ;
; 26.041 ; 26.041       ; 0.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; iambic_clk|clk                              ;
; 26.041 ; 26.041       ; 0.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; iambic_clk|clk                              ;
; 26.041 ; 26.041       ; 0.000          ; High Pulse Width ; cm3|altpll_component|pll|clk[1] ; Rise       ; pro_clock|clk                               ;
; 26.041 ; 26.041       ; 0.000          ; Low Pulse Width  ; cm3|altpll_component|pll|clk[1] ; Rise       ; pro_clock|clk                               ;
+--------+--------------+----------------+------------------+---------------------------------+------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'C5'                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; C12_RESET.c0                     ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; C5    ; Rise       ; C12_RESET.c0                     ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; C12_cgen_rst                     ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; C5    ; Rise       ; C12_cgen_rst                     ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; C12_rst                          ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; C5    ; Rise       ; C12_rst                          ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:dfs|b_data[0]            ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:dfs|b_data[0]            ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:dfs|b_data[1]            ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:dfs|b_data[1]            ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:dfs|b_data_ack           ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:dfs|b_data_ack           ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:dfs|cdc_sync:rdy|q1[0]   ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:dfs|cdc_sync:rdy|q1[0]   ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:dfs|cdc_sync:rdy|sigb[0] ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:dfs|cdc_sync:rdy|sigb[0] ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[0]            ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|b_data[0]            ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[10]           ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|b_data[10]           ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[11]           ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|b_data[11]           ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[12]           ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|b_data[12]           ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[13]           ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|b_data[13]           ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[14]           ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|b_data[14]           ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[15]           ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|b_data[15]           ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[16]           ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|b_data[16]           ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[17]           ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|b_data[17]           ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[18]           ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|b_data[18]           ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[19]           ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|b_data[19]           ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[1]            ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|b_data[1]            ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[20]           ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|b_data[20]           ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[21]           ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|b_data[21]           ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[22]           ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|b_data[22]           ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[23]           ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|b_data[23]           ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[24]           ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|b_data[24]           ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[25]           ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|b_data[25]           ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[26]           ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|b_data[26]           ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[27]           ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|b_data[27]           ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[28]           ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|b_data[28]           ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[29]           ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|b_data[29]           ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[2]            ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|b_data[2]            ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[30]           ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|b_data[30]           ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[31]           ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|b_data[31]           ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[3]            ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|b_data[3]            ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[4]            ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|b_data[4]            ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[5]            ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|b_data[5]            ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[6]            ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|b_data[6]            ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[7]            ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|b_data[7]            ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[8]            ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|b_data[8]            ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[9]            ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|b_data[9]            ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data_ack           ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|b_data_ack           ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|cdc_sync:rdy|q1[0]   ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|cdc_sync:rdy|q1[0]   ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|cdc_sync:rdy|sigb[0] ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:iqp|cdc_sync:rdy|sigb[0] ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[0]            ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:lra|b_data[0]            ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[10]           ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:lra|b_data[10]           ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[11]           ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:lra|b_data[11]           ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[12]           ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:lra|b_data[12]           ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[13]           ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:lra|b_data[13]           ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[14]           ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:lra|b_data[14]           ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[15]           ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; C5    ; Rise       ; cdc_mcp:lra|b_data[15]           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SPI_SCK'                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------+
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ;
; 39.690 ; 40.690       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ;
; 39.690 ; 40.690       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ;
; 40.690 ; 40.690       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; SPI_SCK|combout                                              ;
; 40.690 ; 40.690       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; SPI_SCK|combout                                              ;
; 40.690 ; 40.690       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; SPI_SCK~clkctrl|inclk[0]                                     ;
; 40.690 ; 40.690       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; SPI_SCK~clkctrl|inclk[0]                                     ;
; 40.690 ; 40.690       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; SPI_SCK~clkctrl|outclk                                       ;
; 40.690 ; 40.690       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; SPI_SCK~clkctrl|outclk                                       ;
; 40.690 ; 40.690       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port1reg|data_reg[0]|clk                     ;
; 40.690 ; 40.690       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_controlSDR|port1reg|data_reg[0]|clk                     ;
; 40.690 ; 40.690       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port1reg|data_reg[1]|clk                     ;
; 40.690 ; 40.690       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_controlSDR|port1reg|data_reg[1]|clk                     ;
; 40.690 ; 40.690       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port1reg|data_reg[2]|clk                     ;
; 40.690 ; 40.690       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_controlSDR|port1reg|data_reg[2]|clk                     ;
; 40.690 ; 40.690       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port1reg|data_reg[3]|clk                     ;
; 40.690 ; 40.690       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_controlSDR|port1reg|data_reg[3]|clk                     ;
; 40.690 ; 40.690       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port1reg|data_reg[4]|clk                     ;
; 40.690 ; 40.690       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_controlSDR|port1reg|data_reg[4]|clk                     ;
; 40.690 ; 40.690       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port1reg|data_reg[5]|clk                     ;
; 40.690 ; 40.690       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_controlSDR|port1reg|data_reg[5]|clk                     ;
; 40.690 ; 40.690       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port1reg|data_reg[6]|clk                     ;
; 40.690 ; 40.690       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_controlSDR|port1reg|data_reg[6]|clk                     ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_lrclk_gen:clrgen|BCLK'                                                                          ;
+---------+--------------+----------------+------------------+---------------------------+------------+--------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                         ;
+---------+--------------+----------------+------------------+---------------------------+------------+--------------------------------+
; 415.660 ; 416.660      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|TLV_state~2   ;
; 415.660 ; 416.660      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|TLV_state~2   ;
; 415.660 ; 416.660      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|TLV_state~3   ;
; 415.660 ; 416.660      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|TLV_state~3   ;
; 415.660 ; 416.660      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|TLV_state~4   ;
; 415.660 ; 416.660      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|TLV_state~4   ;
; 415.660 ; 416.660      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|bit_count[0]  ;
; 415.660 ; 416.660      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|bit_count[0]  ;
; 415.660 ; 416.660      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|bit_count[1]  ;
; 415.660 ; 416.660      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|bit_count[1]  ;
; 415.660 ; 416.660      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|bit_count[2]  ;
; 415.660 ; 416.660      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|bit_count[2]  ;
; 415.660 ; 416.660      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|bit_count[3]  ;
; 415.660 ; 416.660      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|bit_count[3]  ;
; 415.660 ; 416.660      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[0]       ;
; 415.660 ; 416.660      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[0]       ;
; 415.660 ; 416.660      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[10]      ;
; 415.660 ; 416.660      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[10]      ;
; 415.660 ; 416.660      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[11]      ;
; 415.660 ; 416.660      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[11]      ;
; 415.660 ; 416.660      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[12]      ;
; 415.660 ; 416.660      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[12]      ;
; 415.660 ; 416.660      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[13]      ;
; 415.660 ; 416.660      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[13]      ;
; 415.660 ; 416.660      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[14]      ;
; 415.660 ; 416.660      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[14]      ;
; 415.660 ; 416.660      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[15]      ;
; 415.660 ; 416.660      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[15]      ;
; 415.660 ; 416.660      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[1]       ;
; 415.660 ; 416.660      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[1]       ;
; 415.660 ; 416.660      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[2]       ;
; 415.660 ; 416.660      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[2]       ;
; 415.660 ; 416.660      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[3]       ;
; 415.660 ; 416.660      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[3]       ;
; 415.660 ; 416.660      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[4]       ;
; 415.660 ; 416.660      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[4]       ;
; 415.660 ; 416.660      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[5]       ;
; 415.660 ; 416.660      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[5]       ;
; 415.660 ; 416.660      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[6]       ;
; 415.660 ; 416.660      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[6]       ;
; 415.660 ; 416.660      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[7]       ;
; 415.660 ; 416.660      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[7]       ;
; 415.660 ; 416.660      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[8]       ;
; 415.660 ; 416.660      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[8]       ;
; 415.660 ; 416.660      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[9]       ;
; 415.660 ; 416.660      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[9]       ;
; 415.660 ; 416.660      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[0]  ;
; 415.660 ; 416.660      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[0]  ;
; 415.660 ; 416.660      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[10] ;
; 415.660 ; 416.660      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[10] ;
; 415.660 ; 416.660      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[11] ;
; 415.660 ; 416.660      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[11] ;
; 415.660 ; 416.660      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[12] ;
; 415.660 ; 416.660      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[12] ;
; 415.660 ; 416.660      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[13] ;
; 415.660 ; 416.660      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[13] ;
; 415.660 ; 416.660      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[14] ;
; 415.660 ; 416.660      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[14] ;
; 415.660 ; 416.660      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[15] ;
; 415.660 ; 416.660      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[15] ;
; 415.660 ; 416.660      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[16] ;
; 415.660 ; 416.660      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[16] ;
; 415.660 ; 416.660      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[17] ;
; 415.660 ; 416.660      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[17] ;
; 415.660 ; 416.660      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[18] ;
; 415.660 ; 416.660      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[18] ;
; 415.660 ; 416.660      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[19] ;
; 415.660 ; 416.660      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[19] ;
; 415.660 ; 416.660      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[1]  ;
; 415.660 ; 416.660      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[1]  ;
; 415.660 ; 416.660      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[20] ;
; 415.660 ; 416.660      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[20] ;
; 415.660 ; 416.660      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[21] ;
; 415.660 ; 416.660      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[21] ;
; 415.660 ; 416.660      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[22] ;
; 415.660 ; 416.660      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[22] ;
; 415.660 ; 416.660      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[23] ;
; 415.660 ; 416.660      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[23] ;
; 415.660 ; 416.660      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[24] ;
; 415.660 ; 416.660      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[24] ;
; 415.660 ; 416.660      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[25] ;
; 415.660 ; 416.660      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[25] ;
; 415.660 ; 416.660      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[26] ;
; 415.660 ; 416.660      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[26] ;
; 415.660 ; 416.660      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[27] ;
; 415.660 ; 416.660      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[27] ;
; 415.660 ; 416.660      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[28] ;
; 415.660 ; 416.660      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[28] ;
; 415.660 ; 416.660      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[29] ;
; 415.660 ; 416.660      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[29] ;
; 415.660 ; 416.660      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[2]  ;
; 415.660 ; 416.660      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[2]  ;
; 415.660 ; 416.660      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[30] ;
; 415.660 ; 416.660      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[30] ;
; 415.660 ; 416.660      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[31] ;
; 415.660 ; 416.660      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[31] ;
; 415.660 ; 416.660      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[3]  ;
; 415.660 ; 416.660      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[3]  ;
; 415.660 ; 416.660      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[4]  ;
; 415.660 ; 416.660      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[4]  ;
+---------+--------------+----------------+------------------+---------------------------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'pro_clock'                                                                                                                                                                                           ;
+----------+--------------+----------------+------------------+-----------+------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack    ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                                                                                                                         ;
+----------+--------------+----------------+------------------+-----------+------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; 5206.327 ; 5208.250     ; 1.923          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[0]                          ;
; 5206.327 ; 5208.250     ; 1.923          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[0]                          ;
; 5206.327 ; 5208.250     ; 1.923          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[10]                         ;
; 5206.327 ; 5208.250     ; 1.923          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[10]                         ;
; 5206.327 ; 5208.250     ; 1.923          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[11]                         ;
; 5206.327 ; 5208.250     ; 1.923          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[11]                         ;
; 5206.327 ; 5208.250     ; 1.923          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[12]                         ;
; 5206.327 ; 5208.250     ; 1.923          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[12]                         ;
; 5206.327 ; 5208.250     ; 1.923          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[13]                         ;
; 5206.327 ; 5208.250     ; 1.923          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[13]                         ;
; 5206.327 ; 5208.250     ; 1.923          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[14]                         ;
; 5206.327 ; 5208.250     ; 1.923          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[14]                         ;
; 5206.327 ; 5208.250     ; 1.923          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[15]                         ;
; 5206.327 ; 5208.250     ; 1.923          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[15]                         ;
; 5206.327 ; 5208.250     ; 1.923          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[1]                          ;
; 5206.327 ; 5208.250     ; 1.923          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[1]                          ;
; 5206.327 ; 5208.250     ; 1.923          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[2]                          ;
; 5206.327 ; 5208.250     ; 1.923          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[2]                          ;
; 5206.327 ; 5208.250     ; 1.923          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[3]                          ;
; 5206.327 ; 5208.250     ; 1.923          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[3]                          ;
; 5206.327 ; 5208.250     ; 1.923          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[4]                          ;
; 5206.327 ; 5208.250     ; 1.923          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[4]                          ;
; 5206.327 ; 5208.250     ; 1.923          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[5]                          ;
; 5206.327 ; 5208.250     ; 1.923          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[5]                          ;
; 5206.327 ; 5208.250     ; 1.923          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[6]                          ;
; 5206.327 ; 5208.250     ; 1.923          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[6]                          ;
; 5206.327 ; 5208.250     ; 1.923          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[7]                          ;
; 5206.327 ; 5208.250     ; 1.923          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[7]                          ;
; 5206.327 ; 5208.250     ; 1.923          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[8]                          ;
; 5206.327 ; 5208.250     ; 1.923          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[8]                          ;
; 5206.327 ; 5208.250     ; 1.923          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[9]                          ;
; 5206.327 ; 5208.250     ; 1.923          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[9]                          ;
; 5206.327 ; 5208.250     ; 1.923          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a0~porta_address_reg0 ;
; 5206.327 ; 5208.250     ; 1.923          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a0~porta_address_reg0 ;
; 5206.327 ; 5208.250     ; 1.923          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a0~porta_address_reg1 ;
; 5206.327 ; 5208.250     ; 1.923          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a0~porta_address_reg1 ;
; 5206.327 ; 5208.250     ; 1.923          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a0~porta_address_reg2 ;
; 5206.327 ; 5208.250     ; 1.923          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a0~porta_address_reg2 ;
; 5206.327 ; 5208.250     ; 1.923          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a0~porta_address_reg3 ;
; 5206.327 ; 5208.250     ; 1.923          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a0~porta_address_reg3 ;
; 5206.327 ; 5208.250     ; 1.923          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a0~porta_address_reg4 ;
; 5206.327 ; 5208.250     ; 1.923          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a0~porta_address_reg4 ;
; 5206.327 ; 5208.250     ; 1.923          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a0~porta_address_reg5 ;
; 5206.327 ; 5208.250     ; 1.923          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a0~porta_address_reg5 ;
; 5206.327 ; 5208.250     ; 1.923          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a0~porta_address_reg6 ;
; 5206.327 ; 5208.250     ; 1.923          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a0~porta_address_reg6 ;
; 5206.327 ; 5208.250     ; 1.923          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a0~porta_address_reg7 ;
; 5206.327 ; 5208.250     ; 1.923          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a0~porta_address_reg7 ;
; 5206.327 ; 5208.250     ; 1.923          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a0~porta_address_reg8 ;
; 5206.327 ; 5208.250     ; 1.923          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a0~porta_address_reg8 ;
; 5206.327 ; 5208.250     ; 1.923          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a9~porta_address_reg0 ;
; 5206.327 ; 5208.250     ; 1.923          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a9~porta_address_reg0 ;
; 5206.327 ; 5208.250     ; 1.923          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a9~porta_address_reg1 ;
; 5206.327 ; 5208.250     ; 1.923          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a9~porta_address_reg1 ;
; 5206.327 ; 5208.250     ; 1.923          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a9~porta_address_reg2 ;
; 5206.327 ; 5208.250     ; 1.923          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a9~porta_address_reg2 ;
; 5206.327 ; 5208.250     ; 1.923          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a9~porta_address_reg3 ;
; 5206.327 ; 5208.250     ; 1.923          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a9~porta_address_reg3 ;
; 5206.327 ; 5208.250     ; 1.923          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a9~porta_address_reg4 ;
; 5206.327 ; 5208.250     ; 1.923          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a9~porta_address_reg4 ;
; 5206.327 ; 5208.250     ; 1.923          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a9~porta_address_reg5 ;
; 5206.327 ; 5208.250     ; 1.923          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a9~porta_address_reg5 ;
; 5206.327 ; 5208.250     ; 1.923          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a9~porta_address_reg6 ;
; 5206.327 ; 5208.250     ; 1.923          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a9~porta_address_reg6 ;
; 5206.327 ; 5208.250     ; 1.923          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a9~porta_address_reg7 ;
; 5206.327 ; 5208.250     ; 1.923          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a9~porta_address_reg7 ;
; 5206.327 ; 5208.250     ; 1.923          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a9~porta_address_reg8 ;
; 5206.327 ; 5208.250     ; 1.923          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ram_block1a9~porta_address_reg8 ;
; 5206.327 ; 5208.250     ; 1.923          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[0]                    ;
; 5206.327 ; 5208.250     ; 1.923          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[0]                    ;
; 5206.327 ; 5208.250     ; 1.923          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[10]                   ;
; 5206.327 ; 5208.250     ; 1.923          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[10]                   ;
; 5206.327 ; 5208.250     ; 1.923          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[11]                   ;
; 5206.327 ; 5208.250     ; 1.923          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[11]                   ;
; 5206.327 ; 5208.250     ; 1.923          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[12]                   ;
; 5206.327 ; 5208.250     ; 1.923          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[12]                   ;
; 5206.327 ; 5208.250     ; 1.923          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[13]                   ;
; 5206.327 ; 5208.250     ; 1.923          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[13]                   ;
; 5206.327 ; 5208.250     ; 1.923          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[14]                   ;
; 5206.327 ; 5208.250     ; 1.923          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[14]                   ;
; 5206.327 ; 5208.250     ; 1.923          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[15]                   ;
; 5206.327 ; 5208.250     ; 1.923          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[15]                   ;
; 5206.327 ; 5208.250     ; 1.923          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[1]                    ;
; 5206.327 ; 5208.250     ; 1.923          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[1]                    ;
; 5206.327 ; 5208.250     ; 1.923          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[2]                    ;
; 5206.327 ; 5208.250     ; 1.923          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[2]                    ;
; 5206.327 ; 5208.250     ; 1.923          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[3]                    ;
; 5206.327 ; 5208.250     ; 1.923          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[3]                    ;
; 5206.327 ; 5208.250     ; 1.923          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[4]                    ;
; 5206.327 ; 5208.250     ; 1.923          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[4]                    ;
; 5206.327 ; 5208.250     ; 1.923          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[5]                    ;
; 5206.327 ; 5208.250     ; 1.923          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[5]                    ;
; 5206.327 ; 5208.250     ; 1.923          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[6]                    ;
; 5206.327 ; 5208.250     ; 1.923          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[6]                    ;
; 5206.327 ; 5208.250     ; 1.923          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[7]                    ;
; 5206.327 ; 5208.250     ; 1.923          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[7]                    ;
; 5206.327 ; 5208.250     ; 1.923          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[8]                    ;
; 5206.327 ; 5208.250     ; 1.923          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[8]                    ;
; 5206.327 ; 5208.250     ; 1.923          ; High Pulse Width ; pro_clock ; Rise       ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[9]                    ;
; 5206.327 ; 5208.250     ; 1.923          ; Low Pulse Width  ; pro_clock ; Rise       ; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[9]                    ;
+----------+--------------+----------------+------------------+-----------+------------+------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'iambic_clk'                                                                             ;
+-----------+--------------+----------------+------------------+------------+------------+---------------------------------+
; Slack     ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                          ;
+-----------+--------------+----------------+------------------+------------+------------+---------------------------------+
; 16665.400 ; 16666.400    ; 1.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic:iambic_inst|dash_memory  ;
; 16665.400 ; 16666.400    ; 1.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic:iambic_inst|dash_memory  ;
; 16665.400 ; 16666.400    ; 1.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[0]     ;
; 16665.400 ; 16666.400    ; 1.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[0]     ;
; 16665.400 ; 16666.400    ; 1.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[10]    ;
; 16665.400 ; 16666.400    ; 1.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[10]    ;
; 16665.400 ; 16666.400    ; 1.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[11]    ;
; 16665.400 ; 16666.400    ; 1.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[11]    ;
; 16665.400 ; 16666.400    ; 1.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[12]    ;
; 16665.400 ; 16666.400    ; 1.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[12]    ;
; 16665.400 ; 16666.400    ; 1.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[13]    ;
; 16665.400 ; 16666.400    ; 1.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[13]    ;
; 16665.400 ; 16666.400    ; 1.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[14]    ;
; 16665.400 ; 16666.400    ; 1.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[14]    ;
; 16665.400 ; 16666.400    ; 1.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[15]    ;
; 16665.400 ; 16666.400    ; 1.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[15]    ;
; 16665.400 ; 16666.400    ; 1.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[16]    ;
; 16665.400 ; 16666.400    ; 1.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[16]    ;
; 16665.400 ; 16666.400    ; 1.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[17]    ;
; 16665.400 ; 16666.400    ; 1.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[17]    ;
; 16665.400 ; 16666.400    ; 1.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[1]     ;
; 16665.400 ; 16666.400    ; 1.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[1]     ;
; 16665.400 ; 16666.400    ; 1.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[2]     ;
; 16665.400 ; 16666.400    ; 1.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[2]     ;
; 16665.400 ; 16666.400    ; 1.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[3]     ;
; 16665.400 ; 16666.400    ; 1.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[3]     ;
; 16665.400 ; 16666.400    ; 1.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[4]     ;
; 16665.400 ; 16666.400    ; 1.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[4]     ;
; 16665.400 ; 16666.400    ; 1.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[5]     ;
; 16665.400 ; 16666.400    ; 1.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[5]     ;
; 16665.400 ; 16666.400    ; 1.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[6]     ;
; 16665.400 ; 16666.400    ; 1.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[6]     ;
; 16665.400 ; 16666.400    ; 1.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[7]     ;
; 16665.400 ; 16666.400    ; 1.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[7]     ;
; 16665.400 ; 16666.400    ; 1.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[8]     ;
; 16665.400 ; 16666.400    ; 1.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[8]     ;
; 16665.400 ; 16666.400    ; 1.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[9]     ;
; 16665.400 ; 16666.400    ; 1.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic:iambic_inst|delay[9]     ;
; 16665.400 ; 16666.400    ; 1.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic:iambic_inst|dot_memory   ;
; 16665.400 ; 16666.400    ; 1.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic:iambic_inst|dot_memory   ;
; 16665.400 ; 16666.400    ; 1.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic:iambic_inst|key_state~12 ;
; 16665.400 ; 16666.400    ; 1.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic:iambic_inst|key_state~12 ;
; 16665.400 ; 16666.400    ; 1.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic:iambic_inst|key_state~13 ;
; 16665.400 ; 16666.400    ; 1.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic:iambic_inst|key_state~13 ;
; 16665.400 ; 16666.400    ; 1.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic:iambic_inst|key_state~14 ;
; 16665.400 ; 16666.400    ; 1.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic:iambic_inst|key_state~14 ;
; 16665.400 ; 16666.400    ; 1.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic:iambic_inst|key_state~15 ;
; 16665.400 ; 16666.400    ; 1.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic:iambic_inst|key_state~15 ;
; 16665.400 ; 16666.400    ; 1.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic:iambic_inst|keyer_out    ;
; 16665.400 ; 16666.400    ; 1.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic:iambic_inst|keyer_out    ;
; 16666.400 ; 16666.400    ; 0.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic_clk|regout               ;
; 16666.400 ; 16666.400    ; 0.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic_clk|regout               ;
; 16666.400 ; 16666.400    ; 0.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic_inst|dash_memory|clk     ;
; 16666.400 ; 16666.400    ; 0.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic_inst|dash_memory|clk     ;
; 16666.400 ; 16666.400    ; 0.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic_inst|delay[0]|clk        ;
; 16666.400 ; 16666.400    ; 0.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic_inst|delay[0]|clk        ;
; 16666.400 ; 16666.400    ; 0.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic_inst|delay[10]|clk       ;
; 16666.400 ; 16666.400    ; 0.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic_inst|delay[10]|clk       ;
; 16666.400 ; 16666.400    ; 0.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic_inst|delay[11]|clk       ;
; 16666.400 ; 16666.400    ; 0.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic_inst|delay[11]|clk       ;
; 16666.400 ; 16666.400    ; 0.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic_inst|delay[12]|clk       ;
; 16666.400 ; 16666.400    ; 0.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic_inst|delay[12]|clk       ;
; 16666.400 ; 16666.400    ; 0.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic_inst|delay[13]|clk       ;
; 16666.400 ; 16666.400    ; 0.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic_inst|delay[13]|clk       ;
; 16666.400 ; 16666.400    ; 0.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic_inst|delay[14]|clk       ;
; 16666.400 ; 16666.400    ; 0.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic_inst|delay[14]|clk       ;
; 16666.400 ; 16666.400    ; 0.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic_inst|delay[15]|clk       ;
; 16666.400 ; 16666.400    ; 0.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic_inst|delay[15]|clk       ;
; 16666.400 ; 16666.400    ; 0.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic_inst|delay[16]|clk       ;
; 16666.400 ; 16666.400    ; 0.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic_inst|delay[16]|clk       ;
; 16666.400 ; 16666.400    ; 0.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic_inst|delay[17]|clk       ;
; 16666.400 ; 16666.400    ; 0.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic_inst|delay[17]|clk       ;
; 16666.400 ; 16666.400    ; 0.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic_inst|delay[1]|clk        ;
; 16666.400 ; 16666.400    ; 0.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic_inst|delay[1]|clk        ;
; 16666.400 ; 16666.400    ; 0.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic_inst|delay[2]|clk        ;
; 16666.400 ; 16666.400    ; 0.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic_inst|delay[2]|clk        ;
; 16666.400 ; 16666.400    ; 0.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic_inst|delay[3]|clk        ;
; 16666.400 ; 16666.400    ; 0.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic_inst|delay[3]|clk        ;
; 16666.400 ; 16666.400    ; 0.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic_inst|delay[4]|clk        ;
; 16666.400 ; 16666.400    ; 0.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic_inst|delay[4]|clk        ;
; 16666.400 ; 16666.400    ; 0.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic_inst|delay[5]|clk        ;
; 16666.400 ; 16666.400    ; 0.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic_inst|delay[5]|clk        ;
; 16666.400 ; 16666.400    ; 0.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic_inst|delay[6]|clk        ;
; 16666.400 ; 16666.400    ; 0.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic_inst|delay[6]|clk        ;
; 16666.400 ; 16666.400    ; 0.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic_inst|delay[7]|clk        ;
; 16666.400 ; 16666.400    ; 0.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic_inst|delay[7]|clk        ;
; 16666.400 ; 16666.400    ; 0.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic_inst|delay[8]|clk        ;
; 16666.400 ; 16666.400    ; 0.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic_inst|delay[8]|clk        ;
; 16666.400 ; 16666.400    ; 0.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic_inst|delay[9]|clk        ;
; 16666.400 ; 16666.400    ; 0.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic_inst|delay[9]|clk        ;
; 16666.400 ; 16666.400    ; 0.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic_inst|dot_memory|clk      ;
; 16666.400 ; 16666.400    ; 0.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic_inst|dot_memory|clk      ;
; 16666.400 ; 16666.400    ; 0.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic_inst|key_state~12|clk    ;
; 16666.400 ; 16666.400    ; 0.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic_inst|key_state~12|clk    ;
; 16666.400 ; 16666.400    ; 0.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic_inst|key_state~13|clk    ;
; 16666.400 ; 16666.400    ; 0.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic_inst|key_state~13|clk    ;
; 16666.400 ; 16666.400    ; 0.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic_inst|key_state~14|clk    ;
; 16666.400 ; 16666.400    ; 0.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic_inst|key_state~14|clk    ;
; 16666.400 ; 16666.400    ; 0.000          ; High Pulse Width ; iambic_clk ; Rise       ; iambic_inst|key_state~15|clk    ;
; 16666.400 ; 16666.400    ; 0.000          ; Low Pulse Width  ; iambic_clk ; Rise       ; iambic_inst|key_state~15|clk    ;
+-----------+--------------+----------------+------------------+------------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------+
; Setup Times                                                                             ;
+-------------+------------+-------+-------+------------+---------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-------------+------------+-------+-------+------------+---------------------------------+
; A13         ; IF_clk     ; 4.605 ; 4.605 ; Rise       ; IF_clk                          ;
; A20         ; IF_clk     ; 2.672 ; 2.672 ; Rise       ; IF_clk                          ;
; A21         ; IF_clk     ; 2.896 ; 2.896 ; Rise       ; IF_clk                          ;
; C22         ; IF_clk     ; 2.794 ; 2.794 ; Rise       ; IF_clk                          ;
; C23         ; IF_clk     ; 3.546 ; 3.546 ; Rise       ; IF_clk                          ;
; CDOUT       ; IF_clk     ; 2.872 ; 2.872 ; Rise       ; IF_clk                          ;
; DOUT        ; IF_clk     ; 2.919 ; 2.919 ; Rise       ; IF_clk                          ;
; FLAGA       ; IF_clk     ; 3.389 ; 3.389 ; Rise       ; IF_clk                          ;
; FLAGB       ; IF_clk     ; 3.192 ; 3.192 ; Rise       ; IF_clk                          ;
; FLAGC       ; IF_clk     ; 3.554 ; 3.554 ; Rise       ; IF_clk                          ;
; FX2_FD[*]   ; IF_clk     ; 2.738 ; 2.738 ; Rise       ; IF_clk                          ;
;  FX2_FD[0]  ; IF_clk     ; 2.683 ; 2.683 ; Rise       ; IF_clk                          ;
;  FX2_FD[1]  ; IF_clk     ; 2.724 ; 2.724 ; Rise       ; IF_clk                          ;
;  FX2_FD[2]  ; IF_clk     ; 2.640 ; 2.640 ; Rise       ; IF_clk                          ;
;  FX2_FD[3]  ; IF_clk     ; 2.628 ; 2.628 ; Rise       ; IF_clk                          ;
;  FX2_FD[4]  ; IF_clk     ; 2.642 ; 2.642 ; Rise       ; IF_clk                          ;
;  FX2_FD[5]  ; IF_clk     ; 2.667 ; 2.667 ; Rise       ; IF_clk                          ;
;  FX2_FD[6]  ; IF_clk     ; 2.643 ; 2.643 ; Rise       ; IF_clk                          ;
;  FX2_FD[7]  ; IF_clk     ; 2.669 ; 2.669 ; Rise       ; IF_clk                          ;
;  FX2_FD[8]  ; IF_clk     ; 2.724 ; 2.724 ; Rise       ; IF_clk                          ;
;  FX2_FD[9]  ; IF_clk     ; 2.695 ; 2.695 ; Rise       ; IF_clk                          ;
;  FX2_FD[10] ; IF_clk     ; 2.679 ; 2.679 ; Rise       ; IF_clk                          ;
;  FX2_FD[11] ; IF_clk     ; 2.688 ; 2.688 ; Rise       ; IF_clk                          ;
;  FX2_FD[12] ; IF_clk     ; 2.738 ; 2.738 ; Rise       ; IF_clk                          ;
;  FX2_FD[13] ; IF_clk     ; 2.673 ; 2.673 ; Rise       ; IF_clk                          ;
;  FX2_FD[14] ; IF_clk     ; 2.729 ; 2.729 ; Rise       ; IF_clk                          ;
;  FX2_FD[15] ; IF_clk     ; 2.700 ; 2.700 ; Rise       ; IF_clk                          ;
; GPIO_IN[*]  ; IF_clk     ; 2.734 ; 2.734 ; Rise       ; IF_clk                          ;
;  GPIO_IN[5] ; IF_clk     ; 2.734 ; 2.734 ; Rise       ; IF_clk                          ;
;  GPIO_IN[6] ; IF_clk     ; 2.676 ; 2.676 ; Rise       ; IF_clk                          ;
;  GPIO_IN[7] ; IF_clk     ; 2.706 ; 2.706 ; Rise       ; IF_clk                          ;
; PTT_in      ; IF_clk     ; 2.712 ; 2.712 ; Rise       ; IF_clk                          ;
; A12         ; IF_clk     ; 4.098 ; 4.098 ; Rise       ; cm3|altpll_component|pll|clk[0] ;
; CDOUT_P     ; IF_clk     ; 4.176 ; 4.176 ; Rise       ; cm3|altpll_component|pll|clk[0] ;
; MDOUT_I[*]  ; IF_clk     ; 4.201 ; 4.201 ; Rise       ; cm3|altpll_component|pll|clk[0] ;
;  MDOUT_I[0] ; IF_clk     ; 4.201 ; 4.201 ; Rise       ; cm3|altpll_component|pll|clk[0] ;
;  MDOUT_I[1] ; IF_clk     ; 4.079 ; 4.079 ; Rise       ; cm3|altpll_component|pll|clk[0] ;
;  MDOUT_I[2] ; IF_clk     ; 3.697 ; 3.697 ; Rise       ; cm3|altpll_component|pll|clk[0] ;
;  MDOUT_I[3] ; IF_clk     ; 3.570 ; 3.570 ; Rise       ; cm3|altpll_component|pll|clk[0] ;
; MDOUT_Q[*]  ; IF_clk     ; 4.509 ; 4.509 ; Rise       ; cm3|altpll_component|pll|clk[0] ;
;  MDOUT_Q[0] ; IF_clk     ; 4.509 ; 4.509 ; Rise       ; cm3|altpll_component|pll|clk[0] ;
;  MDOUT_Q[1] ; IF_clk     ; 3.378 ; 3.378 ; Rise       ; cm3|altpll_component|pll|clk[0] ;
;  MDOUT_Q[2] ; IF_clk     ; 3.470 ; 3.470 ; Rise       ; cm3|altpll_component|pll|clk[0] ;
;  MDOUT_Q[3] ; IF_clk     ; 3.512 ; 3.512 ; Rise       ; cm3|altpll_component|pll|clk[0] ;
; GPIO_IN[*]  ; IF_clk     ; 6.428 ; 6.428 ; Rise       ; iambic_clk                      ;
;  GPIO_IN[5] ; IF_clk     ; 6.428 ; 6.428 ; Rise       ; iambic_clk                      ;
;  GPIO_IN[6] ; IF_clk     ; 6.291 ; 6.291 ; Rise       ; iambic_clk                      ;
+-------------+------------+-------+-------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------+
; Hold Times                                                                                ;
+-------------+------------+--------+--------+------------+---------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-------------+------------+--------+--------+------------+---------------------------------+
; A13         ; IF_clk     ; -4.199 ; -4.199 ; Rise       ; IF_clk                          ;
; A20         ; IF_clk     ; -2.550 ; -2.550 ; Rise       ; IF_clk                          ;
; A21         ; IF_clk     ; -2.731 ; -2.731 ; Rise       ; IF_clk                          ;
; C22         ; IF_clk     ; -2.674 ; -2.674 ; Rise       ; IF_clk                          ;
; C23         ; IF_clk     ; -3.426 ; -3.426 ; Rise       ; IF_clk                          ;
; CDOUT       ; IF_clk     ; -2.752 ; -2.752 ; Rise       ; IF_clk                          ;
; DOUT        ; IF_clk     ; -2.799 ; -2.799 ; Rise       ; IF_clk                          ;
; FLAGA       ; IF_clk     ; -3.125 ; -3.125 ; Rise       ; IF_clk                          ;
; FLAGB       ; IF_clk     ; -2.712 ; -2.712 ; Rise       ; IF_clk                          ;
; FLAGC       ; IF_clk     ; -3.152 ; -3.152 ; Rise       ; IF_clk                          ;
; FX2_FD[*]   ; IF_clk     ; -2.508 ; -2.508 ; Rise       ; IF_clk                          ;
;  FX2_FD[0]  ; IF_clk     ; -2.563 ; -2.563 ; Rise       ; IF_clk                          ;
;  FX2_FD[1]  ; IF_clk     ; -2.604 ; -2.604 ; Rise       ; IF_clk                          ;
;  FX2_FD[2]  ; IF_clk     ; -2.520 ; -2.520 ; Rise       ; IF_clk                          ;
;  FX2_FD[3]  ; IF_clk     ; -2.508 ; -2.508 ; Rise       ; IF_clk                          ;
;  FX2_FD[4]  ; IF_clk     ; -2.522 ; -2.522 ; Rise       ; IF_clk                          ;
;  FX2_FD[5]  ; IF_clk     ; -2.547 ; -2.547 ; Rise       ; IF_clk                          ;
;  FX2_FD[6]  ; IF_clk     ; -2.523 ; -2.523 ; Rise       ; IF_clk                          ;
;  FX2_FD[7]  ; IF_clk     ; -2.549 ; -2.549 ; Rise       ; IF_clk                          ;
;  FX2_FD[8]  ; IF_clk     ; -2.604 ; -2.604 ; Rise       ; IF_clk                          ;
;  FX2_FD[9]  ; IF_clk     ; -2.575 ; -2.575 ; Rise       ; IF_clk                          ;
;  FX2_FD[10] ; IF_clk     ; -2.559 ; -2.559 ; Rise       ; IF_clk                          ;
;  FX2_FD[11] ; IF_clk     ; -2.568 ; -2.568 ; Rise       ; IF_clk                          ;
;  FX2_FD[12] ; IF_clk     ; -2.618 ; -2.618 ; Rise       ; IF_clk                          ;
;  FX2_FD[13] ; IF_clk     ; -2.553 ; -2.553 ; Rise       ; IF_clk                          ;
;  FX2_FD[14] ; IF_clk     ; -2.609 ; -2.609 ; Rise       ; IF_clk                          ;
;  FX2_FD[15] ; IF_clk     ; -2.580 ; -2.580 ; Rise       ; IF_clk                          ;
; GPIO_IN[*]  ; IF_clk     ; -2.556 ; -2.556 ; Rise       ; IF_clk                          ;
;  GPIO_IN[5] ; IF_clk     ; -2.614 ; -2.614 ; Rise       ; IF_clk                          ;
;  GPIO_IN[6] ; IF_clk     ; -2.556 ; -2.556 ; Rise       ; IF_clk                          ;
;  GPIO_IN[7] ; IF_clk     ; -2.586 ; -2.586 ; Rise       ; IF_clk                          ;
; PTT_in      ; IF_clk     ; -2.592 ; -2.592 ; Rise       ; IF_clk                          ;
; A12         ; IF_clk     ; -3.978 ; -3.978 ; Rise       ; cm3|altpll_component|pll|clk[0] ;
; CDOUT_P     ; IF_clk     ; -4.056 ; -4.056 ; Rise       ; cm3|altpll_component|pll|clk[0] ;
; MDOUT_I[*]  ; IF_clk     ; -3.450 ; -3.450 ; Rise       ; cm3|altpll_component|pll|clk[0] ;
;  MDOUT_I[0] ; IF_clk     ; -4.081 ; -4.081 ; Rise       ; cm3|altpll_component|pll|clk[0] ;
;  MDOUT_I[1] ; IF_clk     ; -3.959 ; -3.959 ; Rise       ; cm3|altpll_component|pll|clk[0] ;
;  MDOUT_I[2] ; IF_clk     ; -3.577 ; -3.577 ; Rise       ; cm3|altpll_component|pll|clk[0] ;
;  MDOUT_I[3] ; IF_clk     ; -3.450 ; -3.450 ; Rise       ; cm3|altpll_component|pll|clk[0] ;
; MDOUT_Q[*]  ; IF_clk     ; -3.258 ; -3.258 ; Rise       ; cm3|altpll_component|pll|clk[0] ;
;  MDOUT_Q[0] ; IF_clk     ; -4.389 ; -4.389 ; Rise       ; cm3|altpll_component|pll|clk[0] ;
;  MDOUT_Q[1] ; IF_clk     ; -3.258 ; -3.258 ; Rise       ; cm3|altpll_component|pll|clk[0] ;
;  MDOUT_Q[2] ; IF_clk     ; -3.350 ; -3.350 ; Rise       ; cm3|altpll_component|pll|clk[0] ;
;  MDOUT_Q[3] ; IF_clk     ; -3.392 ; -3.392 ; Rise       ; cm3|altpll_component|pll|clk[0] ;
; GPIO_IN[*]  ; IF_clk     ; -4.899 ; -4.899 ; Rise       ; iambic_clk                      ;
;  GPIO_IN[5] ; IF_clk     ; -5.040 ; -5.040 ; Rise       ; iambic_clk                      ;
;  GPIO_IN[6] ; IF_clk     ; -4.899 ; -4.899 ; Rise       ; iambic_clk                      ;
+-------------+------------+--------+--------+------------+---------------------------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+--------------+------------+-------+-------+------------+---------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+--------------+------------+-------+-------+------------+---------------------------------+
; C6           ; C5         ; 3.580 ; 3.580 ; Rise       ; C5                              ;
; C6           ; C5         ; 3.580 ; 3.580 ; Fall       ; C5                              ;
; AK_reset     ; IF_clk     ; 3.591 ; 3.591 ; Rise       ; IF_clk                          ;
; C13          ; IF_clk     ; 4.138 ; 4.138 ; Rise       ; IF_clk                          ;
; C14          ; IF_clk     ; 3.922 ; 3.922 ; Rise       ; IF_clk                          ;
; C21          ; IF_clk     ; 3.630 ; 3.630 ; Rise       ; IF_clk                          ;
; C48_clk      ; IF_clk     ; 3.795 ; 3.795 ; Rise       ; IF_clk                          ;
; CC           ; IF_clk     ; 5.121 ; 5.121 ; Rise       ; IF_clk                          ;
; DEBUG_LED0   ; IF_clk     ; 6.576 ; 6.576 ; Rise       ; IF_clk                          ;
; DEBUG_LED1   ; IF_clk     ; 4.256 ; 4.256 ; Rise       ; IF_clk                          ;
; DEBUG_LED2   ; IF_clk     ; 3.950 ; 3.950 ; Rise       ; IF_clk                          ;
; DEBUG_LED3   ; IF_clk     ; 7.684 ; 7.684 ; Rise       ; IF_clk                          ;
; FIFO_ADR[*]  ; IF_clk     ; 3.959 ; 3.959 ; Rise       ; IF_clk                          ;
;  FIFO_ADR[0] ; IF_clk     ; 3.881 ; 3.881 ; Rise       ; IF_clk                          ;
;  FIFO_ADR[1] ; IF_clk     ; 3.959 ; 3.959 ; Rise       ; IF_clk                          ;
; FX2_FD[*]    ; IF_clk     ; 4.627 ; 4.627 ; Rise       ; IF_clk                          ;
;  FX2_FD[0]   ; IF_clk     ; 4.470 ; 4.470 ; Rise       ; IF_clk                          ;
;  FX2_FD[1]   ; IF_clk     ; 4.349 ; 4.349 ; Rise       ; IF_clk                          ;
;  FX2_FD[2]   ; IF_clk     ; 4.364 ; 4.364 ; Rise       ; IF_clk                          ;
;  FX2_FD[3]   ; IF_clk     ; 4.350 ; 4.350 ; Rise       ; IF_clk                          ;
;  FX2_FD[4]   ; IF_clk     ; 4.364 ; 4.364 ; Rise       ; IF_clk                          ;
;  FX2_FD[5]   ; IF_clk     ; 4.274 ; 4.274 ; Rise       ; IF_clk                          ;
;  FX2_FD[6]   ; IF_clk     ; 4.276 ; 4.276 ; Rise       ; IF_clk                          ;
;  FX2_FD[7]   ; IF_clk     ; 4.300 ; 4.300 ; Rise       ; IF_clk                          ;
;  FX2_FD[8]   ; IF_clk     ; 4.486 ; 4.486 ; Rise       ; IF_clk                          ;
;  FX2_FD[9]   ; IF_clk     ; 4.438 ; 4.438 ; Rise       ; IF_clk                          ;
;  FX2_FD[10]  ; IF_clk     ; 4.627 ; 4.627 ; Rise       ; IF_clk                          ;
;  FX2_FD[11]  ; IF_clk     ; 4.412 ; 4.412 ; Rise       ; IF_clk                          ;
;  FX2_FD[12]  ; IF_clk     ; 4.581 ; 4.581 ; Rise       ; IF_clk                          ;
;  FX2_FD[13]  ; IF_clk     ; 4.552 ; 4.552 ; Rise       ; IF_clk                          ;
;  FX2_FD[14]  ; IF_clk     ; 4.512 ; 4.512 ; Rise       ; IF_clk                          ;
;  FX2_FD[15]  ; IF_clk     ; 4.601 ; 4.601 ; Rise       ; IF_clk                          ;
; SLOE         ; IF_clk     ; 4.109 ; 4.109 ; Rise       ; IF_clk                          ;
; SLRD         ; IF_clk     ; 3.788 ; 3.788 ; Rise       ; IF_clk                          ;
; SLWR         ; IF_clk     ; 3.788 ; 3.788 ; Rise       ; IF_clk                          ;
; C48_clk      ; IF_clk     ; 3.191 ; 3.191 ; Fall       ; IF_clk                          ;
; C4           ; IF_clk     ; 3.888 ; 3.888 ; Rise       ; clk_lrclk_gen:clrgen|BCLK       ;
; C8           ; IF_clk     ; 2.423 ;       ; Rise       ; clk_lrclk_gen:clrgen|BCLK       ;
; C12          ; IF_clk     ; 3.668 ; 3.668 ; Rise       ; clk_lrclk_gen:clrgen|BCLK       ;
; C8           ; IF_clk     ;       ; 2.423 ; Fall       ; clk_lrclk_gen:clrgen|BCLK       ;
; C19          ; IF_clk     ; 3.067 ; 3.067 ; Rise       ; cm3|altpll_component|pll|clk[0] ;
; C24          ; IF_clk     ; 3.006 ; 3.006 ; Rise       ; cm3|altpll_component|pll|clk[0] ;
; DEBUG_LED2   ; IF_clk     ; 4.265 ; 4.265 ; Rise       ; pro_clock                       ;
; DEBUG_LED2   ; IF_clk     ; 4.145 ; 4.145 ; Fall       ; pro_clock                       ;
+--------------+------------+-------+-------+------------+---------------------------------+


+------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                            ;
+--------------+------------+-------+-------+------------+---------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+--------------+------------+-------+-------+------------+---------------------------------+
; C6           ; C5         ; 3.580 ; 3.580 ; Rise       ; C5                              ;
; C6           ; C5         ; 3.580 ; 3.580 ; Fall       ; C5                              ;
; AK_reset     ; IF_clk     ; 3.591 ; 3.591 ; Rise       ; IF_clk                          ;
; C13          ; IF_clk     ; 4.138 ; 4.138 ; Rise       ; IF_clk                          ;
; C14          ; IF_clk     ; 3.922 ; 3.922 ; Rise       ; IF_clk                          ;
; C21          ; IF_clk     ; 3.630 ; 3.630 ; Rise       ; IF_clk                          ;
; C48_clk      ; IF_clk     ; 3.191 ; 3.191 ; Rise       ; IF_clk                          ;
; CC           ; IF_clk     ; 3.969 ; 3.969 ; Rise       ; IF_clk                          ;
; DEBUG_LED0   ; IF_clk     ; 4.338 ; 4.338 ; Rise       ; IF_clk                          ;
; DEBUG_LED1   ; IF_clk     ; 4.256 ; 4.256 ; Rise       ; IF_clk                          ;
; DEBUG_LED2   ; IF_clk     ; 3.950 ; 3.950 ; Rise       ; IF_clk                          ;
; DEBUG_LED3   ; IF_clk     ; 4.231 ; 4.231 ; Rise       ; IF_clk                          ;
; FIFO_ADR[*]  ; IF_clk     ; 3.881 ; 3.881 ; Rise       ; IF_clk                          ;
;  FIFO_ADR[0] ; IF_clk     ; 3.881 ; 3.881 ; Rise       ; IF_clk                          ;
;  FIFO_ADR[1] ; IF_clk     ; 3.959 ; 3.959 ; Rise       ; IF_clk                          ;
; FX2_FD[*]    ; IF_clk     ; 3.957 ; 3.957 ; Rise       ; IF_clk                          ;
;  FX2_FD[0]   ; IF_clk     ; 4.087 ; 4.087 ; Rise       ; IF_clk                          ;
;  FX2_FD[1]   ; IF_clk     ; 4.042 ; 4.042 ; Rise       ; IF_clk                          ;
;  FX2_FD[2]   ; IF_clk     ; 4.052 ; 4.052 ; Rise       ; IF_clk                          ;
;  FX2_FD[3]   ; IF_clk     ; 4.035 ; 4.035 ; Rise       ; IF_clk                          ;
;  FX2_FD[4]   ; IF_clk     ; 4.047 ; 4.047 ; Rise       ; IF_clk                          ;
;  FX2_FD[5]   ; IF_clk     ; 3.957 ; 3.957 ; Rise       ; IF_clk                          ;
;  FX2_FD[6]   ; IF_clk     ; 3.959 ; 3.959 ; Rise       ; IF_clk                          ;
;  FX2_FD[7]   ; IF_clk     ; 3.990 ; 3.990 ; Rise       ; IF_clk                          ;
;  FX2_FD[8]   ; IF_clk     ; 4.170 ; 4.170 ; Rise       ; IF_clk                          ;
;  FX2_FD[9]   ; IF_clk     ; 4.236 ; 4.236 ; Rise       ; IF_clk                          ;
;  FX2_FD[10]  ; IF_clk     ; 4.217 ; 4.217 ; Rise       ; IF_clk                          ;
;  FX2_FD[11]  ; IF_clk     ; 3.998 ; 3.998 ; Rise       ; IF_clk                          ;
;  FX2_FD[12]  ; IF_clk     ; 4.180 ; 4.180 ; Rise       ; IF_clk                          ;
;  FX2_FD[13]  ; IF_clk     ; 4.154 ; 4.154 ; Rise       ; IF_clk                          ;
;  FX2_FD[14]  ; IF_clk     ; 4.117 ; 4.117 ; Rise       ; IF_clk                          ;
;  FX2_FD[15]  ; IF_clk     ; 4.202 ; 4.202 ; Rise       ; IF_clk                          ;
; SLOE         ; IF_clk     ; 4.109 ; 4.109 ; Rise       ; IF_clk                          ;
; SLRD         ; IF_clk     ; 3.788 ; 3.788 ; Rise       ; IF_clk                          ;
; SLWR         ; IF_clk     ; 3.788 ; 3.788 ; Rise       ; IF_clk                          ;
; C48_clk      ; IF_clk     ; 3.191 ; 3.191 ; Fall       ; IF_clk                          ;
; C4           ; IF_clk     ; 3.888 ; 3.888 ; Rise       ; clk_lrclk_gen:clrgen|BCLK       ;
; C8           ; IF_clk     ; 2.423 ;       ; Rise       ; clk_lrclk_gen:clrgen|BCLK       ;
; C12          ; IF_clk     ; 3.668 ; 3.668 ; Rise       ; clk_lrclk_gen:clrgen|BCLK       ;
; C8           ; IF_clk     ;       ; 2.423 ; Fall       ; clk_lrclk_gen:clrgen|BCLK       ;
; C19          ; IF_clk     ; 2.849 ; 2.849 ; Rise       ; cm3|altpll_component|pll|clk[0] ;
; C24          ; IF_clk     ; 2.834 ; 2.834 ; Rise       ; cm3|altpll_component|pll|clk[0] ;
; DEBUG_LED2   ; IF_clk     ; 4.265 ; 4.265 ; Rise       ; pro_clock                       ;
; DEBUG_LED2   ; IF_clk     ; 4.145 ; 4.145 ; Fall       ; pro_clock                       ;
+--------------+------------+-------+-------+------------+---------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; SDOBACK    ; FX2_PE1     ; 3.091 ;    ;    ; 3.091 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; SDOBACK    ; FX2_PE1     ; 3.091 ;    ;    ; 3.091 ;
+------------+-------------+-------+----+----+-------+


+------------------------------------------------------------------------+
; Output Enable Times                                                    ;
+-------------+------------+-------+------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+------+------------+-----------------+
; FX2_FD[*]   ; IF_clk     ; 3.832 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[0]  ; IF_clk     ; 3.904 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[1]  ; IF_clk     ; 3.914 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[2]  ; IF_clk     ; 3.924 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[3]  ; IF_clk     ; 3.924 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[4]  ; IF_clk     ; 3.921 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[5]  ; IF_clk     ; 3.921 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[6]  ; IF_clk     ; 3.921 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[7]  ; IF_clk     ; 3.832 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[8]  ; IF_clk     ; 4.085 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[9]  ; IF_clk     ; 4.105 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[10] ; IF_clk     ; 4.098 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[11] ; IF_clk     ; 4.078 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[12] ; IF_clk     ; 4.068 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[13] ; IF_clk     ; 4.088 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[14] ; IF_clk     ; 3.985 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[15] ; IF_clk     ; 3.985 ;      ; Rise       ; IF_clk          ;
+-------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Output Enable Times                                            ;
+-------------+------------+-------+------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+------+------------+-----------------+
; FX2_FD[*]   ; IF_clk     ; 3.832 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[0]  ; IF_clk     ; 3.904 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[1]  ; IF_clk     ; 3.914 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[2]  ; IF_clk     ; 3.924 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[3]  ; IF_clk     ; 3.924 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[4]  ; IF_clk     ; 3.921 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[5]  ; IF_clk     ; 3.921 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[6]  ; IF_clk     ; 3.921 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[7]  ; IF_clk     ; 3.832 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[8]  ; IF_clk     ; 4.085 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[9]  ; IF_clk     ; 4.105 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[10] ; IF_clk     ; 4.098 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[11] ; IF_clk     ; 4.078 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[12] ; IF_clk     ; 4.068 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[13] ; IF_clk     ; 4.088 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[14] ; IF_clk     ; 3.985 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[15] ; IF_clk     ; 3.985 ;      ; Rise       ; IF_clk          ;
+-------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Output Disable Times                                                            ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; FX2_FD[*]   ; IF_clk     ; 3.832     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[0]  ; IF_clk     ; 3.904     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[1]  ; IF_clk     ; 3.914     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[2]  ; IF_clk     ; 3.924     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[3]  ; IF_clk     ; 3.924     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[4]  ; IF_clk     ; 3.921     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[5]  ; IF_clk     ; 3.921     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[6]  ; IF_clk     ; 3.921     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[7]  ; IF_clk     ; 3.832     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[8]  ; IF_clk     ; 4.085     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[9]  ; IF_clk     ; 4.105     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[10] ; IF_clk     ; 4.098     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[11] ; IF_clk     ; 4.078     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[12] ; IF_clk     ; 4.068     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[13] ; IF_clk     ; 4.088     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[14] ; IF_clk     ; 3.985     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[15] ; IF_clk     ; 3.985     ;           ; Rise       ; IF_clk          ;
+-------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                    ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; FX2_FD[*]   ; IF_clk     ; 3.832     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[0]  ; IF_clk     ; 3.904     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[1]  ; IF_clk     ; 3.914     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[2]  ; IF_clk     ; 3.924     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[3]  ; IF_clk     ; 3.924     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[4]  ; IF_clk     ; 3.921     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[5]  ; IF_clk     ; 3.921     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[6]  ; IF_clk     ; 3.921     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[7]  ; IF_clk     ; 3.832     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[8]  ; IF_clk     ; 4.085     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[9]  ; IF_clk     ; 4.105     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[10] ; IF_clk     ; 4.098     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[11] ; IF_clk     ; 4.078     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[12] ; IF_clk     ; 4.068     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[13] ; IF_clk     ; 4.088     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[14] ; IF_clk     ; 3.985     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[15] ; IF_clk     ; 3.985     ;           ; Rise       ; IF_clk          ;
+-------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                         ;
+-------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                           ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                ; 1.180  ; 0.128 ; 7.607    ; 11.650  ; 2.230               ;
;  C5                                             ; 4.145  ; 0.215 ; N/A      ; N/A     ; 39.448              ;
;  I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 2.866  ; 0.215 ; N/A      ; N/A     ; 9.174               ;
;  I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; 7.650  ; 0.646 ; 7.607    ; 11.650  ; 9.174               ;
;  IF_clk                                         ; 2.498  ; 0.128 ; N/A      ; N/A     ; 7.349               ;
;  SPI_SCK                                        ; 75.471 ; 0.215 ; N/A      ; N/A     ; 39.448              ;
;  clk_lrclk_gen:clrgen|BCLK                      ; 1.531  ; 0.215 ; N/A      ; N/A     ; 415.418             ;
;  cm3|altpll_component|pll|clk[0]                ; 1.192  ; 0.215 ; N/A      ; N/A     ; 2.230               ;
;  cm3|altpll_component|pll|clk[1]                ; 43.515 ; 0.245 ; N/A      ; N/A     ; 24.799              ;
;  iambic_clk                                     ; 3.514  ; 0.215 ; N/A      ; N/A     ; 16665.158           ;
;  n/a                                            ; 1.180  ; 4.091 ; N/A      ; N/A     ; N/A                 ;
;  pro_clock                                      ; 9.469  ; 0.215 ; N/A      ; N/A     ; 5205.473            ;
;  sidetone2:sidetone_inst|sidetone_clock         ; 14.605 ; 0.433 ; N/A      ; N/A     ; 7.639               ;
; Design-wide TNS                                 ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  C5                                             ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  IF_clk                                         ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  SPI_SCK                                        ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  clk_lrclk_gen:clrgen|BCLK                      ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  cm3|altpll_component|pll|clk[0]                ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  cm3|altpll_component|pll|clk[1]                ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  iambic_clk                                     ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  n/a                                            ; 0.000  ; 0.000 ; N/A      ; N/A     ; N/A                 ;
;  pro_clock                                      ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  sidetone2:sidetone_inst|sidetone_clock         ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-------------------------------------------------+--------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------+
; Setup Times                                                                               ;
+-------------+------------+--------+--------+------------+---------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-------------+------------+--------+--------+------------+---------------------------------+
; A13         ; IF_clk     ; 12.653 ; 12.653 ; Rise       ; IF_clk                          ;
; A20         ; IF_clk     ; 6.195  ; 6.195  ; Rise       ; IF_clk                          ;
; A21         ; IF_clk     ; 6.780  ; 6.780  ; Rise       ; IF_clk                          ;
; C22         ; IF_clk     ; 6.200  ; 6.200  ; Rise       ; IF_clk                          ;
; C23         ; IF_clk     ; 8.753  ; 8.753  ; Rise       ; IF_clk                          ;
; CDOUT       ; IF_clk     ; 6.506  ; 6.506  ; Rise       ; IF_clk                          ;
; DOUT        ; IF_clk     ; 6.429  ; 6.429  ; Rise       ; IF_clk                          ;
; FLAGA       ; IF_clk     ; 8.845  ; 8.845  ; Rise       ; IF_clk                          ;
; FLAGB       ; IF_clk     ; 8.205  ; 8.205  ; Rise       ; IF_clk                          ;
; FLAGC       ; IF_clk     ; 9.236  ; 9.236  ; Rise       ; IF_clk                          ;
; FX2_FD[*]   ; IF_clk     ; 6.351  ; 6.351  ; Rise       ; IF_clk                          ;
;  FX2_FD[0]  ; IF_clk     ; 6.290  ; 6.290  ; Rise       ; IF_clk                          ;
;  FX2_FD[1]  ; IF_clk     ; 6.351  ; 6.351  ; Rise       ; IF_clk                          ;
;  FX2_FD[2]  ; IF_clk     ; 6.187  ; 6.187  ; Rise       ; IF_clk                          ;
;  FX2_FD[3]  ; IF_clk     ; 6.298  ; 6.298  ; Rise       ; IF_clk                          ;
;  FX2_FD[4]  ; IF_clk     ; 6.205  ; 6.205  ; Rise       ; IF_clk                          ;
;  FX2_FD[5]  ; IF_clk     ; 6.169  ; 6.169  ; Rise       ; IF_clk                          ;
;  FX2_FD[6]  ; IF_clk     ; 6.201  ; 6.201  ; Rise       ; IF_clk                          ;
;  FX2_FD[7]  ; IF_clk     ; 6.251  ; 6.251  ; Rise       ; IF_clk                          ;
;  FX2_FD[8]  ; IF_clk     ; 6.285  ; 6.285  ; Rise       ; IF_clk                          ;
;  FX2_FD[9]  ; IF_clk     ; 6.223  ; 6.223  ; Rise       ; IF_clk                          ;
;  FX2_FD[10] ; IF_clk     ; 6.237  ; 6.237  ; Rise       ; IF_clk                          ;
;  FX2_FD[11] ; IF_clk     ; 6.230  ; 6.230  ; Rise       ; IF_clk                          ;
;  FX2_FD[12] ; IF_clk     ; 6.299  ; 6.299  ; Rise       ; IF_clk                          ;
;  FX2_FD[13] ; IF_clk     ; 6.247  ; 6.247  ; Rise       ; IF_clk                          ;
;  FX2_FD[14] ; IF_clk     ; 6.322  ; 6.322  ; Rise       ; IF_clk                          ;
;  FX2_FD[15] ; IF_clk     ; 6.121  ; 6.121  ; Rise       ; IF_clk                          ;
; GPIO_IN[*]  ; IF_clk     ; 6.423  ; 6.423  ; Rise       ; IF_clk                          ;
;  GPIO_IN[5] ; IF_clk     ; 6.423  ; 6.423  ; Rise       ; IF_clk                          ;
;  GPIO_IN[6] ; IF_clk     ; 6.256  ; 6.256  ; Rise       ; IF_clk                          ;
;  GPIO_IN[7] ; IF_clk     ; 6.339  ; 6.339  ; Rise       ; IF_clk                          ;
; PTT_in      ; IF_clk     ; 6.301  ; 6.301  ; Rise       ; IF_clk                          ;
; A12         ; IF_clk     ; 8.378  ; 8.378  ; Rise       ; cm3|altpll_component|pll|clk[0] ;
; CDOUT_P     ; IF_clk     ; 8.586  ; 8.586  ; Rise       ; cm3|altpll_component|pll|clk[0] ;
; MDOUT_I[*]  ; IF_clk     ; 8.710  ; 8.710  ; Rise       ; cm3|altpll_component|pll|clk[0] ;
;  MDOUT_I[0] ; IF_clk     ; 8.710  ; 8.710  ; Rise       ; cm3|altpll_component|pll|clk[0] ;
;  MDOUT_I[1] ; IF_clk     ; 8.329  ; 8.329  ; Rise       ; cm3|altpll_component|pll|clk[0] ;
;  MDOUT_I[2] ; IF_clk     ; 7.336  ; 7.336  ; Rise       ; cm3|altpll_component|pll|clk[0] ;
;  MDOUT_I[3] ; IF_clk     ; 6.860  ; 6.860  ; Rise       ; cm3|altpll_component|pll|clk[0] ;
; MDOUT_Q[*]  ; IF_clk     ; 9.084  ; 9.084  ; Rise       ; cm3|altpll_component|pll|clk[0] ;
;  MDOUT_Q[0] ; IF_clk     ; 9.084  ; 9.084  ; Rise       ; cm3|altpll_component|pll|clk[0] ;
;  MDOUT_Q[1] ; IF_clk     ; 6.321  ; 6.321  ; Rise       ; cm3|altpll_component|pll|clk[0] ;
;  MDOUT_Q[2] ; IF_clk     ; 6.597  ; 6.597  ; Rise       ; cm3|altpll_component|pll|clk[0] ;
;  MDOUT_Q[3] ; IF_clk     ; 6.881  ; 6.881  ; Rise       ; cm3|altpll_component|pll|clk[0] ;
; GPIO_IN[*]  ; IF_clk     ; 16.947 ; 16.947 ; Rise       ; iambic_clk                      ;
;  GPIO_IN[5] ; IF_clk     ; 16.947 ; 16.947 ; Rise       ; iambic_clk                      ;
;  GPIO_IN[6] ; IF_clk     ; 16.432 ; 16.432 ; Rise       ; iambic_clk                      ;
+-------------+------------+--------+--------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------+
; Hold Times                                                                                ;
+-------------+------------+--------+--------+------------+---------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-------------+------------+--------+--------+------------+---------------------------------+
; A13         ; IF_clk     ; -4.199 ; -4.199 ; Rise       ; IF_clk                          ;
; A20         ; IF_clk     ; -2.550 ; -2.550 ; Rise       ; IF_clk                          ;
; A21         ; IF_clk     ; -2.731 ; -2.731 ; Rise       ; IF_clk                          ;
; C22         ; IF_clk     ; -2.674 ; -2.674 ; Rise       ; IF_clk                          ;
; C23         ; IF_clk     ; -3.426 ; -3.426 ; Rise       ; IF_clk                          ;
; CDOUT       ; IF_clk     ; -2.752 ; -2.752 ; Rise       ; IF_clk                          ;
; DOUT        ; IF_clk     ; -2.799 ; -2.799 ; Rise       ; IF_clk                          ;
; FLAGA       ; IF_clk     ; -3.125 ; -3.125 ; Rise       ; IF_clk                          ;
; FLAGB       ; IF_clk     ; -2.712 ; -2.712 ; Rise       ; IF_clk                          ;
; FLAGC       ; IF_clk     ; -3.152 ; -3.152 ; Rise       ; IF_clk                          ;
; FX2_FD[*]   ; IF_clk     ; -2.508 ; -2.508 ; Rise       ; IF_clk                          ;
;  FX2_FD[0]  ; IF_clk     ; -2.563 ; -2.563 ; Rise       ; IF_clk                          ;
;  FX2_FD[1]  ; IF_clk     ; -2.604 ; -2.604 ; Rise       ; IF_clk                          ;
;  FX2_FD[2]  ; IF_clk     ; -2.520 ; -2.520 ; Rise       ; IF_clk                          ;
;  FX2_FD[3]  ; IF_clk     ; -2.508 ; -2.508 ; Rise       ; IF_clk                          ;
;  FX2_FD[4]  ; IF_clk     ; -2.522 ; -2.522 ; Rise       ; IF_clk                          ;
;  FX2_FD[5]  ; IF_clk     ; -2.547 ; -2.547 ; Rise       ; IF_clk                          ;
;  FX2_FD[6]  ; IF_clk     ; -2.523 ; -2.523 ; Rise       ; IF_clk                          ;
;  FX2_FD[7]  ; IF_clk     ; -2.549 ; -2.549 ; Rise       ; IF_clk                          ;
;  FX2_FD[8]  ; IF_clk     ; -2.604 ; -2.604 ; Rise       ; IF_clk                          ;
;  FX2_FD[9]  ; IF_clk     ; -2.575 ; -2.575 ; Rise       ; IF_clk                          ;
;  FX2_FD[10] ; IF_clk     ; -2.559 ; -2.559 ; Rise       ; IF_clk                          ;
;  FX2_FD[11] ; IF_clk     ; -2.568 ; -2.568 ; Rise       ; IF_clk                          ;
;  FX2_FD[12] ; IF_clk     ; -2.618 ; -2.618 ; Rise       ; IF_clk                          ;
;  FX2_FD[13] ; IF_clk     ; -2.553 ; -2.553 ; Rise       ; IF_clk                          ;
;  FX2_FD[14] ; IF_clk     ; -2.609 ; -2.609 ; Rise       ; IF_clk                          ;
;  FX2_FD[15] ; IF_clk     ; -2.580 ; -2.580 ; Rise       ; IF_clk                          ;
; GPIO_IN[*]  ; IF_clk     ; -2.556 ; -2.556 ; Rise       ; IF_clk                          ;
;  GPIO_IN[5] ; IF_clk     ; -2.614 ; -2.614 ; Rise       ; IF_clk                          ;
;  GPIO_IN[6] ; IF_clk     ; -2.556 ; -2.556 ; Rise       ; IF_clk                          ;
;  GPIO_IN[7] ; IF_clk     ; -2.586 ; -2.586 ; Rise       ; IF_clk                          ;
; PTT_in      ; IF_clk     ; -2.592 ; -2.592 ; Rise       ; IF_clk                          ;
; A12         ; IF_clk     ; -3.978 ; -3.978 ; Rise       ; cm3|altpll_component|pll|clk[0] ;
; CDOUT_P     ; IF_clk     ; -4.056 ; -4.056 ; Rise       ; cm3|altpll_component|pll|clk[0] ;
; MDOUT_I[*]  ; IF_clk     ; -3.450 ; -3.450 ; Rise       ; cm3|altpll_component|pll|clk[0] ;
;  MDOUT_I[0] ; IF_clk     ; -4.081 ; -4.081 ; Rise       ; cm3|altpll_component|pll|clk[0] ;
;  MDOUT_I[1] ; IF_clk     ; -3.959 ; -3.959 ; Rise       ; cm3|altpll_component|pll|clk[0] ;
;  MDOUT_I[2] ; IF_clk     ; -3.577 ; -3.577 ; Rise       ; cm3|altpll_component|pll|clk[0] ;
;  MDOUT_I[3] ; IF_clk     ; -3.450 ; -3.450 ; Rise       ; cm3|altpll_component|pll|clk[0] ;
; MDOUT_Q[*]  ; IF_clk     ; -3.258 ; -3.258 ; Rise       ; cm3|altpll_component|pll|clk[0] ;
;  MDOUT_Q[0] ; IF_clk     ; -4.389 ; -4.389 ; Rise       ; cm3|altpll_component|pll|clk[0] ;
;  MDOUT_Q[1] ; IF_clk     ; -3.258 ; -3.258 ; Rise       ; cm3|altpll_component|pll|clk[0] ;
;  MDOUT_Q[2] ; IF_clk     ; -3.350 ; -3.350 ; Rise       ; cm3|altpll_component|pll|clk[0] ;
;  MDOUT_Q[3] ; IF_clk     ; -3.392 ; -3.392 ; Rise       ; cm3|altpll_component|pll|clk[0] ;
; GPIO_IN[*]  ; IF_clk     ; -4.899 ; -4.899 ; Rise       ; iambic_clk                      ;
;  GPIO_IN[5] ; IF_clk     ; -5.040 ; -5.040 ; Rise       ; iambic_clk                      ;
;  GPIO_IN[6] ; IF_clk     ; -4.899 ; -4.899 ; Rise       ; iambic_clk                      ;
+-------------+------------+--------+--------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+--------------+------------+--------+--------+------------+---------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+--------------+------------+--------+--------+------------+---------------------------------+
; C6           ; C5         ; 7.598  ; 7.598  ; Rise       ; C5                              ;
; C6           ; C5         ; 7.598  ; 7.598  ; Fall       ; C5                              ;
; AK_reset     ; IF_clk     ; 7.687  ; 7.687  ; Rise       ; IF_clk                          ;
; C13          ; IF_clk     ; 9.291  ; 9.291  ; Rise       ; IF_clk                          ;
; C14          ; IF_clk     ; 8.556  ; 8.556  ; Rise       ; IF_clk                          ;
; C21          ; IF_clk     ; 7.692  ; 7.692  ; Rise       ; IF_clk                          ;
; C48_clk      ; IF_clk     ; 8.253  ; 8.253  ; Rise       ; IF_clk                          ;
; CC           ; IF_clk     ; 12.224 ; 12.224 ; Rise       ; IF_clk                          ;
; DEBUG_LED0   ; IF_clk     ; 17.594 ; 17.594 ; Rise       ; IF_clk                          ;
; DEBUG_LED1   ; IF_clk     ; 9.561  ; 9.561  ; Rise       ; IF_clk                          ;
; DEBUG_LED2   ; IF_clk     ; 8.627  ; 8.627  ; Rise       ; IF_clk                          ;
; DEBUG_LED3   ; IF_clk     ; 21.099 ; 21.099 ; Rise       ; IF_clk                          ;
; FIFO_ADR[*]  ; IF_clk     ; 8.722  ; 8.722  ; Rise       ; IF_clk                          ;
;  FIFO_ADR[0] ; IF_clk     ; 8.599  ; 8.599  ; Rise       ; IF_clk                          ;
;  FIFO_ADR[1] ; IF_clk     ; 8.722  ; 8.722  ; Rise       ; IF_clk                          ;
; FX2_FD[*]    ; IF_clk     ; 10.820 ; 10.820 ; Rise       ; IF_clk                          ;
;  FX2_FD[0]   ; IF_clk     ; 10.334 ; 10.334 ; Rise       ; IF_clk                          ;
;  FX2_FD[1]   ; IF_clk     ; 9.959  ; 9.959  ; Rise       ; IF_clk                          ;
;  FX2_FD[2]   ; IF_clk     ; 9.966  ; 9.966  ; Rise       ; IF_clk                          ;
;  FX2_FD[3]   ; IF_clk     ; 9.802  ; 9.802  ; Rise       ; IF_clk                          ;
;  FX2_FD[4]   ; IF_clk     ; 9.958  ; 9.958  ; Rise       ; IF_clk                          ;
;  FX2_FD[5]   ; IF_clk     ; 9.617  ; 9.617  ; Rise       ; IF_clk                          ;
;  FX2_FD[6]   ; IF_clk     ; 9.629  ; 9.629  ; Rise       ; IF_clk                          ;
;  FX2_FD[7]   ; IF_clk     ; 9.683  ; 9.683  ; Rise       ; IF_clk                          ;
;  FX2_FD[8]   ; IF_clk     ; 10.215 ; 10.215 ; Rise       ; IF_clk                          ;
;  FX2_FD[9]   ; IF_clk     ; 10.127 ; 10.127 ; Rise       ; IF_clk                          ;
;  FX2_FD[10]  ; IF_clk     ; 10.820 ; 10.820 ; Rise       ; IF_clk                          ;
;  FX2_FD[11]  ; IF_clk     ; 10.159 ; 10.159 ; Rise       ; IF_clk                          ;
;  FX2_FD[12]  ; IF_clk     ; 10.729 ; 10.729 ; Rise       ; IF_clk                          ;
;  FX2_FD[13]  ; IF_clk     ; 10.544 ; 10.544 ; Rise       ; IF_clk                          ;
;  FX2_FD[14]  ; IF_clk     ; 10.477 ; 10.477 ; Rise       ; IF_clk                          ;
;  FX2_FD[15]  ; IF_clk     ; 10.756 ; 10.756 ; Rise       ; IF_clk                          ;
; SLOE         ; IF_clk     ; 9.281  ; 9.281  ; Rise       ; IF_clk                          ;
; SLRD         ; IF_clk     ; 8.393  ; 8.393  ; Rise       ; IF_clk                          ;
; SLWR         ; IF_clk     ; 8.393  ; 8.393  ; Rise       ; IF_clk                          ;
; C48_clk      ; IF_clk     ; 6.994  ; 6.994  ; Fall       ; IF_clk                          ;
; C4           ; IF_clk     ; 8.814  ; 8.814  ; Rise       ; clk_lrclk_gen:clrgen|BCLK       ;
; C8           ; IF_clk     ; 5.521  ;        ; Rise       ; clk_lrclk_gen:clrgen|BCLK       ;
; C12          ; IF_clk     ; 8.071  ; 8.071  ; Rise       ; clk_lrclk_gen:clrgen|BCLK       ;
; C8           ; IF_clk     ;        ; 5.521  ; Fall       ; clk_lrclk_gen:clrgen|BCLK       ;
; C19          ; IF_clk     ; 7.502  ; 7.502  ; Rise       ; cm3|altpll_component|pll|clk[0] ;
; C24          ; IF_clk     ; 7.324  ; 7.324  ; Rise       ; cm3|altpll_component|pll|clk[0] ;
; DEBUG_LED2   ; IF_clk     ; 10.706 ; 10.706 ; Rise       ; pro_clock                       ;
; DEBUG_LED2   ; IF_clk     ; 10.355 ; 10.355 ; Fall       ; pro_clock                       ;
+--------------+------------+--------+--------+------------+---------------------------------+


+------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                            ;
+--------------+------------+-------+-------+------------+---------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+--------------+------------+-------+-------+------------+---------------------------------+
; C6           ; C5         ; 3.580 ; 3.580 ; Rise       ; C5                              ;
; C6           ; C5         ; 3.580 ; 3.580 ; Fall       ; C5                              ;
; AK_reset     ; IF_clk     ; 3.591 ; 3.591 ; Rise       ; IF_clk                          ;
; C13          ; IF_clk     ; 4.138 ; 4.138 ; Rise       ; IF_clk                          ;
; C14          ; IF_clk     ; 3.922 ; 3.922 ; Rise       ; IF_clk                          ;
; C21          ; IF_clk     ; 3.630 ; 3.630 ; Rise       ; IF_clk                          ;
; C48_clk      ; IF_clk     ; 3.191 ; 3.191 ; Rise       ; IF_clk                          ;
; CC           ; IF_clk     ; 3.969 ; 3.969 ; Rise       ; IF_clk                          ;
; DEBUG_LED0   ; IF_clk     ; 4.338 ; 4.338 ; Rise       ; IF_clk                          ;
; DEBUG_LED1   ; IF_clk     ; 4.256 ; 4.256 ; Rise       ; IF_clk                          ;
; DEBUG_LED2   ; IF_clk     ; 3.950 ; 3.950 ; Rise       ; IF_clk                          ;
; DEBUG_LED3   ; IF_clk     ; 4.231 ; 4.231 ; Rise       ; IF_clk                          ;
; FIFO_ADR[*]  ; IF_clk     ; 3.881 ; 3.881 ; Rise       ; IF_clk                          ;
;  FIFO_ADR[0] ; IF_clk     ; 3.881 ; 3.881 ; Rise       ; IF_clk                          ;
;  FIFO_ADR[1] ; IF_clk     ; 3.959 ; 3.959 ; Rise       ; IF_clk                          ;
; FX2_FD[*]    ; IF_clk     ; 3.957 ; 3.957 ; Rise       ; IF_clk                          ;
;  FX2_FD[0]   ; IF_clk     ; 4.087 ; 4.087 ; Rise       ; IF_clk                          ;
;  FX2_FD[1]   ; IF_clk     ; 4.042 ; 4.042 ; Rise       ; IF_clk                          ;
;  FX2_FD[2]   ; IF_clk     ; 4.052 ; 4.052 ; Rise       ; IF_clk                          ;
;  FX2_FD[3]   ; IF_clk     ; 4.035 ; 4.035 ; Rise       ; IF_clk                          ;
;  FX2_FD[4]   ; IF_clk     ; 4.047 ; 4.047 ; Rise       ; IF_clk                          ;
;  FX2_FD[5]   ; IF_clk     ; 3.957 ; 3.957 ; Rise       ; IF_clk                          ;
;  FX2_FD[6]   ; IF_clk     ; 3.959 ; 3.959 ; Rise       ; IF_clk                          ;
;  FX2_FD[7]   ; IF_clk     ; 3.990 ; 3.990 ; Rise       ; IF_clk                          ;
;  FX2_FD[8]   ; IF_clk     ; 4.170 ; 4.170 ; Rise       ; IF_clk                          ;
;  FX2_FD[9]   ; IF_clk     ; 4.236 ; 4.236 ; Rise       ; IF_clk                          ;
;  FX2_FD[10]  ; IF_clk     ; 4.217 ; 4.217 ; Rise       ; IF_clk                          ;
;  FX2_FD[11]  ; IF_clk     ; 3.998 ; 3.998 ; Rise       ; IF_clk                          ;
;  FX2_FD[12]  ; IF_clk     ; 4.180 ; 4.180 ; Rise       ; IF_clk                          ;
;  FX2_FD[13]  ; IF_clk     ; 4.154 ; 4.154 ; Rise       ; IF_clk                          ;
;  FX2_FD[14]  ; IF_clk     ; 4.117 ; 4.117 ; Rise       ; IF_clk                          ;
;  FX2_FD[15]  ; IF_clk     ; 4.202 ; 4.202 ; Rise       ; IF_clk                          ;
; SLOE         ; IF_clk     ; 4.109 ; 4.109 ; Rise       ; IF_clk                          ;
; SLRD         ; IF_clk     ; 3.788 ; 3.788 ; Rise       ; IF_clk                          ;
; SLWR         ; IF_clk     ; 3.788 ; 3.788 ; Rise       ; IF_clk                          ;
; C48_clk      ; IF_clk     ; 3.191 ; 3.191 ; Fall       ; IF_clk                          ;
; C4           ; IF_clk     ; 3.888 ; 3.888 ; Rise       ; clk_lrclk_gen:clrgen|BCLK       ;
; C8           ; IF_clk     ; 2.423 ;       ; Rise       ; clk_lrclk_gen:clrgen|BCLK       ;
; C12          ; IF_clk     ; 3.668 ; 3.668 ; Rise       ; clk_lrclk_gen:clrgen|BCLK       ;
; C8           ; IF_clk     ;       ; 2.423 ; Fall       ; clk_lrclk_gen:clrgen|BCLK       ;
; C19          ; IF_clk     ; 2.849 ; 2.849 ; Rise       ; cm3|altpll_component|pll|clk[0] ;
; C24          ; IF_clk     ; 2.834 ; 2.834 ; Rise       ; cm3|altpll_component|pll|clk[0] ;
; DEBUG_LED2   ; IF_clk     ; 4.265 ; 4.265 ; Rise       ; pro_clock                       ;
; DEBUG_LED2   ; IF_clk     ; 4.145 ; 4.145 ; Fall       ; pro_clock                       ;
+--------------+------------+-------+-------+------------+---------------------------------+


+----------------------------------------------------+
; Progagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; SDOBACK    ; FX2_PE1     ; 7.050 ;    ;    ; 7.050 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; SDOBACK    ; FX2_PE1     ; 3.091 ;    ;    ; 3.091 ;
+------------+-------------+-------+----+----+-------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                   ;
+------------------------------------------------+------------------------------------------------+--------------+------------+----------+----------+
; From Clock                                     ; To Clock                                       ; RR Paths     ; FR Paths   ; RF Paths ; FF Paths ;
+------------------------------------------------+------------------------------------------------+--------------+------------+----------+----------+
; C5                                             ; C5                                             ; 1080         ; 0          ; 0        ; 0        ;
; clk_lrclk_gen:clrgen|BCLK                      ; C5                                             ; 1            ; 1          ; 0        ; 0        ;
; IF_clk                                         ; C5                                             ; false path   ; 0          ; 0        ; 0        ;
; C5                                             ; clk_lrclk_gen:clrgen|BCLK                      ; 181          ; 0          ; 0        ; 0        ;
; clk_lrclk_gen:clrgen|BCLK                      ; clk_lrclk_gen:clrgen|BCLK                      ; 562          ; 0          ; 0        ; 0        ;
; cm3|altpll_component|pll|clk[0]                ; cm3|altpll_component|pll|clk[0]                ; 45752        ; 0          ; 0        ; 0        ;
; IF_clk                                         ; cm3|altpll_component|pll|clk[0]                ; 14495        ; 0          ; 0        ; 0        ;
; pro_clock                                      ; cm3|altpll_component|pll|clk[0]                ; 22771        ; 64         ; 0        ; 0        ;
; cm3|altpll_component|pll|clk[1]                ; cm3|altpll_component|pll|clk[1]                ; 192          ; 0          ; 0        ; 0        ;
; iambic_clk                                     ; cm3|altpll_component|pll|clk[1]                ; 1            ; 1          ; 0        ; 0        ;
; pro_clock                                      ; cm3|altpll_component|pll|clk[1]                ; 1            ; 1          ; 0        ; 0        ;
; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 1311         ; 0          ; 0        ; 0        ;
; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 26           ; 130        ; 0        ; 0        ;
; IF_clk                                         ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 104          ; 0          ; 0        ; 0        ;
; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; 0            ; 0          ; 1        ; 1        ;
; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; 0            ; 0          ; 0        ; 1        ;
; iambic_clk                                     ; iambic_clk                                     ; 1781         ; 0          ; 0        ; 0        ;
; IF_clk                                         ; iambic_clk                                     ; > 2147483647 ; 0          ; 0        ; 0        ;
; C5                                             ; IF_clk                                         ; false path   ; false path ; 0        ; 0        ;
; clk_lrclk_gen:clrgen|BCLK                      ; IF_clk                                         ; 5            ; 2          ; 0        ; 0        ;
; cm3|altpll_component|pll|clk[0]                ; IF_clk                                         ; 847          ; 0          ; 0        ; 0        ;
; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; IF_clk                                         ; 347          ; 1          ; 0        ; 0        ;
; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; IF_clk                                         ; 1            ; 1          ; 0        ; 0        ;
; IF_clk                                         ; IF_clk                                         ; > 2147483647 ; 0          ; 0        ; 0        ;
; pro_clock                                      ; IF_clk                                         ; 25           ; 9          ; 0        ; 0        ;
; sidetone2:sidetone_inst|sidetone_clock         ; IF_clk                                         ; 3393         ; 1          ; 0        ; 0        ;
; SPI_SCK                                        ; IF_clk                                         ; false path   ; 0          ; 0        ; 0        ;
; iambic_clk                                     ; pro_clock                                      ; 26           ; 0          ; 0        ; 0        ;
; IF_clk                                         ; pro_clock                                      ; 2646         ; 0          ; 2432     ; 0        ;
; pro_clock                                      ; pro_clock                                      ; 1676         ; 0          ; 39       ; 551      ;
; pro_clock                                      ; sidetone2:sidetone_inst|sidetone_clock         ; 10           ; 10         ; 0        ; 0        ;
; sidetone2:sidetone_inst|sidetone_clock         ; sidetone2:sidetone_inst|sidetone_clock         ; 315          ; 0          ; 0        ; 0        ;
; IF_clk                                         ; SPI_SCK                                        ; false path   ; 0          ; 0        ; 0        ;
; SPI_SCK                                        ; SPI_SCK                                        ; 377          ; 0          ; 0        ; 0        ;
+------------------------------------------------+------------------------------------------------+--------------+------------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                    ;
+------------------------------------------------+------------------------------------------------+--------------+------------+----------+----------+
; From Clock                                     ; To Clock                                       ; RR Paths     ; FR Paths   ; RF Paths ; FF Paths ;
+------------------------------------------------+------------------------------------------------+--------------+------------+----------+----------+
; C5                                             ; C5                                             ; 1080         ; 0          ; 0        ; 0        ;
; clk_lrclk_gen:clrgen|BCLK                      ; C5                                             ; 1            ; 1          ; 0        ; 0        ;
; IF_clk                                         ; C5                                             ; false path   ; 0          ; 0        ; 0        ;
; C5                                             ; clk_lrclk_gen:clrgen|BCLK                      ; 181          ; 0          ; 0        ; 0        ;
; clk_lrclk_gen:clrgen|BCLK                      ; clk_lrclk_gen:clrgen|BCLK                      ; 562          ; 0          ; 0        ; 0        ;
; cm3|altpll_component|pll|clk[0]                ; cm3|altpll_component|pll|clk[0]                ; 45752        ; 0          ; 0        ; 0        ;
; IF_clk                                         ; cm3|altpll_component|pll|clk[0]                ; 14495        ; 0          ; 0        ; 0        ;
; pro_clock                                      ; cm3|altpll_component|pll|clk[0]                ; 22771        ; 64         ; 0        ; 0        ;
; cm3|altpll_component|pll|clk[1]                ; cm3|altpll_component|pll|clk[1]                ; 192          ; 0          ; 0        ; 0        ;
; iambic_clk                                     ; cm3|altpll_component|pll|clk[1]                ; 1            ; 1          ; 0        ; 0        ;
; pro_clock                                      ; cm3|altpll_component|pll|clk[1]                ; 1            ; 1          ; 0        ; 0        ;
; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 1311         ; 0          ; 0        ; 0        ;
; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 26           ; 130        ; 0        ; 0        ;
; IF_clk                                         ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 104          ; 0          ; 0        ; 0        ;
; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; 0            ; 0          ; 1        ; 1        ;
; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; 0            ; 0          ; 0        ; 1        ;
; iambic_clk                                     ; iambic_clk                                     ; 1781         ; 0          ; 0        ; 0        ;
; IF_clk                                         ; iambic_clk                                     ; > 2147483647 ; 0          ; 0        ; 0        ;
; C5                                             ; IF_clk                                         ; false path   ; false path ; 0        ; 0        ;
; clk_lrclk_gen:clrgen|BCLK                      ; IF_clk                                         ; 5            ; 2          ; 0        ; 0        ;
; cm3|altpll_component|pll|clk[0]                ; IF_clk                                         ; 847          ; 0          ; 0        ; 0        ;
; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; IF_clk                                         ; 347          ; 1          ; 0        ; 0        ;
; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; IF_clk                                         ; 1            ; 1          ; 0        ; 0        ;
; IF_clk                                         ; IF_clk                                         ; > 2147483647 ; 0          ; 0        ; 0        ;
; pro_clock                                      ; IF_clk                                         ; 25           ; 9          ; 0        ; 0        ;
; sidetone2:sidetone_inst|sidetone_clock         ; IF_clk                                         ; 3393         ; 1          ; 0        ; 0        ;
; SPI_SCK                                        ; IF_clk                                         ; false path   ; 0          ; 0        ; 0        ;
; iambic_clk                                     ; pro_clock                                      ; 26           ; 0          ; 0        ; 0        ;
; IF_clk                                         ; pro_clock                                      ; 2646         ; 0          ; 2432     ; 0        ;
; pro_clock                                      ; pro_clock                                      ; 1676         ; 0          ; 39       ; 551      ;
; pro_clock                                      ; sidetone2:sidetone_inst|sidetone_clock         ; 10           ; 10         ; 0        ; 0        ;
; sidetone2:sidetone_inst|sidetone_clock         ; sidetone2:sidetone_inst|sidetone_clock         ; 315          ; 0          ; 0        ; 0        ;
; IF_clk                                         ; SPI_SCK                                        ; false path   ; 0          ; 0        ; 0        ;
; SPI_SCK                                        ; SPI_SCK                                        ; 377          ; 0          ; 0        ; 0        ;
+------------------------------------------------+------------------------------------------------+--------------+------------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                          ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; From Clock                                     ; To Clock                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; 0        ; 0        ; 1        ; 0        ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                           ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; From Clock                                     ; To Clock                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; 0        ; 0        ; 1        ; 0        ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Warning (125092): Tcl Script File PLL_2.qip not found
    Info (125063): set_global_assignment -name QIP_FILE PLL_2.qip
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Mon Sep 15 19:09:36 2014
Info: Command: quartus_sta Ozy_Janus -c Ozy_Janus
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'Ozy_Janus.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {cm3|altpll_component|pll|inclk[0]} -multiply_by 3 -duty_cycle 50.00 -name {cm3|altpll_component|pll|clk[0]} {cm3|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {cm3|altpll_component|pll|inclk[0]} -divide_by 5 -multiply_by 2 -duty_cycle 50.00 -name {cm3|altpll_component|pll|clk[1]} {cm3|altpll_component|pll|clk[1]}
Warning (332153): Family doesn't support jitter analysis.
Warning (332088): No paths exist between clock target "clk_lrclk_gen:clrgen|BCLK" of clock "clk_lrclk_gen:clrgen|BCLK" and its clock source. Assuming zero source clock latency.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 1.180
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.180         0.000 n/a 
    Info (332119):     1.192         0.000 cm3|altpll_component|pll|clk[0] 
    Info (332119):     1.531         0.000 clk_lrclk_gen:clrgen|BCLK 
    Info (332119):     2.498         0.000 IF_clk 
    Info (332119):     2.866         0.000 I2C_monitor:I2C_inst|deglitch:deglitch_scl|out 
    Info (332119):     3.514         0.000 iambic_clk 
    Info (332119):     4.470         0.000 C5 
    Info (332119):     7.650         0.000 I2C_monitor:I2C_inst|deglitch:deglitch_sda|out 
    Info (332119):     9.469         0.000 pro_clock 
    Info (332119):    14.605         0.000 sidetone2:sidetone_inst|sidetone_clock 
    Info (332119):    43.515         0.000 cm3|altpll_component|pll|clk[1] 
    Info (332119):    75.471         0.000 SPI_SCK 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 C5 
    Info (332119):     0.499         0.000 I2C_monitor:I2C_inst|deglitch:deglitch_scl|out 
    Info (332119):     0.499         0.000 IF_clk 
    Info (332119):     0.499         0.000 SPI_SCK 
    Info (332119):     0.499         0.000 clk_lrclk_gen:clrgen|BCLK 
    Info (332119):     0.499         0.000 cm3|altpll_component|pll|clk[0] 
    Info (332119):     0.499         0.000 iambic_clk 
    Info (332119):     0.499         0.000 pro_clock 
    Info (332119):     0.599         0.000 cm3|altpll_component|pll|clk[1] 
    Info (332119):     1.483         0.000 sidetone2:sidetone_inst|sidetone_clock 
    Info (332119):     2.500         0.000 I2C_monitor:I2C_inst|deglitch:deglitch_sda|out 
    Info (332119):     8.050         0.000 n/a 
Info (332146): Worst-case recovery slack is 7.607
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.607         0.000 I2C_monitor:I2C_inst|deglitch:deglitch_sda|out 
Info (332146): Worst-case removal slack is 12.960
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    12.960         0.000 I2C_monitor:I2C_inst|deglitch:deglitch_sda|out 
Info (332146): Worst-case minimum pulse width slack is 2.230
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.230         0.000 cm3|altpll_component|pll|clk[0] 
    Info (332119):     7.349         0.000 IF_clk 
    Info (332119):     7.639         0.000 sidetone2:sidetone_inst|sidetone_clock 
    Info (332119):     9.174         0.000 I2C_monitor:I2C_inst|deglitch:deglitch_scl|out 
    Info (332119):     9.174         0.000 I2C_monitor:I2C_inst|deglitch:deglitch_sda|out 
    Info (332119):    24.799         0.000 cm3|altpll_component|pll|clk[1] 
    Info (332119):    39.448         0.000 C5 
    Info (332119):    39.448         0.000 SPI_SCK 
    Info (332119):   415.418         0.000 clk_lrclk_gen:clrgen|BCLK 
    Info (332119):  5205.473         0.000 pro_clock 
    Info (332119): 16665.158         0.000 iambic_clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 1.180
    Info (332115): -to_clock n/a
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 1.180 
    Info (332115): ===================================================================
    Info (332115): From Node    : async_usb:usb1|ep_sel
    Info (332115): To Node      : FX2_FD[10]
    Info (332115): Launch Clock : IF_clk
    Info (332115): Latch Clock  : n/a
    Info (332115): Max Delay Exception      : 12.000
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.841      2.841  R        clock network delay
    Info (332115):      3.145      0.304     uTco  async_usb:usb1|ep_sel
    Info (332115):      3.145      0.000 RR  CELL  usb1|ep_sel|regout
    Info (332115):      4.403      1.258 RR    IC  usb1|FX2_FD[10]~26|dataa
    Info (332115):      5.054      0.651 RR  CELL  usb1|FX2_FD[10]~26|combout
    Info (332115):      7.524      2.470 RR    IC  FX2_FD[10]|datain
    Info (332115):     10.820      3.296 RR  CELL  FX2_FD[10]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.000     12.000           latch edge time
    Info (332115):     12.000      0.000  R        clock network delay
    Info (332115):     12.000      0.000  R  oExt  FX2_FD[10]
    Info (332115): 
    Info (332115): Data Arrival Time  :    10.820
    Info (332115): Data Required Time :    12.000
    Info (332115): Slack              :     1.180 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 1.192
    Info (332115): -to_clock [get_clocks {cm3|altpll_component|pll|clk[0]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 1.192 
    Info (332115): ===================================================================
    Info (332115): From Node    : profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[11]
    Info (332115): To Node      : NWire_xmit:P_IQPWM|DIFF_CLK.id0[31]
    Info (332115): Launch Clock : pro_clock
    Info (332115): Latch Clock  : cm3|altpll_component|pll|clk[0]
    Info (332115): Max Delay Exception      : 18.000
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.847      2.847  R        clock network delay
    Info (332115):      3.107      0.260     uTco  profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[11]
    Info (332115):      3.216      0.109 FF  CELL  profile_CW|profile_ROM_inst|altsyncram_component|auto_generated|ram_block1a9|portadataout[2]
    Info (332115):      5.026      1.810 FF    IC  multiply_inst|lpm_mult_component|auto_generated|mac_mult1|dataa[13]
    Info (332115):      9.738      4.712 FF  CELL  multiply_inst|lpm_mult_component|auto_generated|mac_mult1|dataout[26]
    Info (332115):      9.738      0.000 FF    IC  multiply_inst|lpm_mult_component|auto_generated|mac_out2|dataa[26]
    Info (332115):     10.134      0.396 FF  CELL  multiply_inst|lpm_mult_component|auto_generated|mac_out2|dataout[26]
    Info (332115):     11.512      1.378 FF    IC  Add3~10|datab
    Info (332115):     12.108      0.596 FR  CELL  Add3~10|cout
    Info (332115):     12.108      0.000 RR    IC  Add3~12|cin
    Info (332115):     12.194      0.086 RF  CELL  Add3~12|cout
    Info (332115):     12.194      0.000 FF    IC  Add3~14|cin
    Info (332115):     12.384      0.190 FR  CELL  Add3~14|cout
    Info (332115):     12.384      0.000 RR    IC  Add3~16|cin
    Info (332115):     12.470      0.086 RF  CELL  Add3~16|cout
    Info (332115):     12.470      0.000 FF    IC  Add3~18|cin
    Info (332115):     12.556      0.086 FR  CELL  Add3~18|cout
    Info (332115):     12.556      0.000 RR    IC  Add3~20|cin
    Info (332115):     13.062      0.506 RR  CELL  Add3~20|combout
    Info (332115):     14.079      1.017 RR    IC  Add4~20|datab
    Info (332115):     14.675      0.596 RR  CELL  Add4~20|cout
    Info (332115):     14.675      0.000 RR    IC  Add4~22|cin
    Info (332115):     14.761      0.086 RF  CELL  Add4~22|cout
    Info (332115):     14.761      0.000 FF    IC  Add4~24|cin
    Info (332115):     14.847      0.086 FR  CELL  Add4~24|cout
    Info (332115):     14.847      0.000 RR    IC  Add4~26|cin
    Info (332115):     14.933      0.086 RF  CELL  Add4~26|cout
    Info (332115):     14.933      0.000 FF    IC  Add4~28|cin
    Info (332115):     15.019      0.086 FR  CELL  Add4~28|cout
    Info (332115):     15.019      0.000 RR    IC  Add4~30|cin
    Info (332115):     15.525      0.506 RR  CELL  Add4~30|combout
    Info (332115):     16.194      0.669 RR    IC  P_IQPWM|DIFF_CLK.id0[31]~15|dataa
    Info (332115):     16.844      0.650 RR  CELL  P_IQPWM|DIFF_CLK.id0[31]~15|combout
    Info (332115):     16.844      0.000 RR    IC  P_IQPWM|DIFF_CLK.id0[31]|datain
    Info (332115):     16.952      0.108 RR  CELL  NWire_xmit:P_IQPWM|DIFF_CLK.id0[31]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     18.000     18.000           latch edge time
    Info (332115):     18.104      0.104  R        clock network delay
    Info (332115):     18.144      0.040     uTsu  NWire_xmit:P_IQPWM|DIFF_CLK.id0[31]
    Info (332115): 
    Info (332115): Data Arrival Time  :    16.952
    Info (332115): Data Required Time :    18.144
    Info (332115): Slack              :     1.192 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 1.531
    Info (332115): -to_clock [get_clocks {clk_lrclk_gen:clrgen|BCLK}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 1.531 
    Info (332115): ===================================================================
    Info (332115): From Node    : clk_lrclk_gen:lrgen|Brise
    Info (332115): To Node      : I2S_xmit:J_IQPWM|TLV_state~2
    Info (332115): Launch Clock : C5
    Info (332115): Latch Clock  : clk_lrclk_gen:clrgen|BCLK
    Info (332115): Max Delay Exception      : 7.000
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      4.415      4.415  R        clock network delay
    Info (332115):      4.719      0.304     uTco  clk_lrclk_gen:lrgen|Brise
    Info (332115):      4.719      0.000 RR  CELL  lrgen|Brise|regout
    Info (332115):      5.435      0.716 RR    IC  J_IQPWM|always1~1|datad
    Info (332115):      5.641      0.206 RR  CELL  J_IQPWM|always1~1|combout
    Info (332115):      6.664      1.023 RR    IC  J_IQPWM|TLV_state~5|datac
    Info (332115):      7.034      0.370 RR  CELL  J_IQPWM|TLV_state~5|combout
    Info (332115):      7.427      0.393 RR    IC  J_IQPWM|TLV_state~6|datab
    Info (332115):      8.051      0.624 RR  CELL  J_IQPWM|TLV_state~6|combout
    Info (332115):      8.051      0.000 RR    IC  J_IQPWM|TLV_state~2|datain
    Info (332115):      8.159      0.108 RR  CELL  I2S_xmit:J_IQPWM|TLV_state~2
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      7.000      7.000           latch edge time
    Info (332115):      9.650      2.650  R        clock network delay
    Info (332115):      9.690      0.040     uTsu  I2S_xmit:J_IQPWM|TLV_state~2
    Info (332115): 
    Info (332115): Data Arrival Time  :     8.159
    Info (332115): Data Required Time :     9.690
    Info (332115): Slack              :     1.531 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 2.498
    Info (332115): -to_clock [get_clocks {IF_clk}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 2.498 
    Info (332115): ===================================================================
    Info (332115): From Node    : NWire_xmit:M_LRAudio|NW_state~3
    Info (332115): To Node      : C19
    Info (332115): Launch Clock : cm3|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : IF_clk
    Info (332115): Max Delay Exception      : 11.000
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.098      0.098  R        clock network delay
    Info (332115):      0.402      0.304     uTco  NWire_xmit:M_LRAudio|NW_state~3
    Info (332115):      0.402      0.000 RR  CELL  M_LRAudio|NW_state~3|regout
    Info (332115):      1.525      1.123 RR    IC  P_IQPWM|Selector0~0|datab
    Info (332115):      2.114      0.589 RR  CELL  P_IQPWM|Selector0~0|combout
    Info (332115):      3.710      1.596 RR    IC  C19|datain
    Info (332115):      7.502      3.792 RR  CELL  C19
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     11.000     11.000           latch edge time
    Info (332115):     11.000      0.000  R        clock network delay
    Info (332115):     10.000     -1.000  R  oExt  C19
    Info (332115): 
    Info (332115): Data Arrival Time  :     7.502
    Info (332115): Data Required Time :    10.000
    Info (332115): Slack              :     2.498 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 2.866
    Info (332115): -to_clock [get_clocks {I2C_monitor:I2C_inst|deglitch:deglitch_scl|out}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 2.866 
    Info (332115): ===================================================================
    Info (332115): From Node    : I2C_monitor:I2C_inst|start
    Info (332115): To Node      : I2C_monitor:I2C_inst|address_targeted[4]
    Info (332115): Launch Clock : I2C_monitor:I2C_inst|deglitch:deglitch_sda|out (INVERTED)
    Info (332115): Latch Clock  : I2C_monitor:I2C_inst|deglitch:deglitch_scl|out
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.416     10.416           launch edge time
    Info (332115):     15.338      4.922  F        clock network delay
    Info (332115):     15.642      0.304     uTco  I2C_monitor:I2C_inst|start
    Info (332115):     15.642      0.000 RR  CELL  I2C_inst|start|regout
    Info (332115):     16.333      0.691 RR    IC  I2C_inst|Decoder0~0|datad
    Info (332115):     16.539      0.206 RR  CELL  I2C_inst|Decoder0~0|combout
    Info (332115):     17.617      1.078 RR    IC  I2C_inst|Decoder0~1|datac
    Info (332115):     17.987      0.370 RR  CELL  I2C_inst|Decoder0~1|combout
    Info (332115):     19.097      1.110 RR    IC  I2C_inst|Decoder0~3|datab
    Info (332115):     19.713      0.616 RR  CELL  I2C_inst|Decoder0~3|combout
    Info (332115):     20.401      0.688 RR    IC  I2C_inst|address_targeted[4]~1|datab
    Info (332115):     21.025      0.624 RR  CELL  I2C_inst|address_targeted[4]~1|combout
    Info (332115):     23.374      2.349 RR    IC  I2C_inst|address_targeted[4]|sdata
    Info (332115):     23.834      0.460 RR  CELL  I2C_monitor:I2C_inst|address_targeted[4]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.833     20.833           latch edge time
    Info (332115):     26.660      5.827  R        clock network delay
    Info (332115):     26.700      0.040     uTsu  I2C_monitor:I2C_inst|address_targeted[4]
    Info (332115): 
    Info (332115): Data Arrival Time  :    23.834
    Info (332115): Data Required Time :    26.700
    Info (332115): Slack              :     2.866 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 3.514
    Info (332115): -to_clock [get_clocks {iambic_clk}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 3.514 
    Info (332115): ===================================================================
    Info (332115): From Node    : IF_Alex[1][12]
    Info (332115): To Node      : iambic:iambic_inst|delay[9]
    Info (332115): Launch Clock : IF_clk
    Info (332115): Latch Clock  : iambic_clk
    Info (332115): Max Delay Exception      : 140.000
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.852      2.852  R        clock network delay
    Info (332115):      3.156      0.304     uTco  IF_Alex[1][12]
    Info (332115):      3.156      0.000 RR  CELL  IF_Alex[1][12]|regout
    Info (332115):      3.598      0.442 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|selnose[34]~4|datab
    Info (332115):      4.137      0.539 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|selnose[34]~4|combout
    Info (332115):      5.242      1.105 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|StageOut[8]~36|datad
    Info (332115):      5.448      0.206 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|StageOut[8]~36|combout
    Info (332115):      5.828      0.380 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|op_7~4|datab
    Info (332115):      6.424      0.596 RR  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_7~4|cout
    Info (332115):      6.424      0.000 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|op_7~6|cin
    Info (332115):      6.930      0.506 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_7~6|combout
    Info (332115):      7.324      0.394 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|StageOut[14]~39|datad
    Info (332115):      7.526      0.202 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|StageOut[14]~39|combout
    Info (332115):      7.936      0.410 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|op_8~2|dataa
    Info (332115):      8.557      0.621 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_8~2|cout
    Info (332115):      8.557      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|op_8~4|cin
    Info (332115):      8.643      0.086 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_8~4|cout
    Info (332115):      8.643      0.000 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|op_8~6|cin
    Info (332115):      8.833      0.190 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_8~6|cout
    Info (332115):      8.833      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|op_8~8|cin
    Info (332115):      9.339      0.506 FF  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_8~8|combout
    Info (332115):     10.044      0.705 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|StageOut[21]~40_Duplicate|datac
    Info (332115):     10.414      0.370 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|StageOut[21]~40_Duplicate|combout
    Info (332115):     11.436      1.022 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|add_sub_4_result_int[1]~0|datab
    Info (332115):     12.032      0.596 RR  CELL  iambic_inst|Div0|auto_generated|divider|divider|add_sub_4_result_int[1]~0|cout
    Info (332115):     12.032      0.000 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|add_sub_4_result_int[2]~2|cin
    Info (332115):     12.118      0.086 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|add_sub_4_result_int[2]~2|cout
    Info (332115):     12.118      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|add_sub_4_result_int[3]~4|cin
    Info (332115):     12.204      0.086 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|add_sub_4_result_int[3]~4|cout
    Info (332115):     12.204      0.000 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|add_sub_4_result_int[4]~6|cin
    Info (332115):     12.290      0.086 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|add_sub_4_result_int[4]~6|cout
    Info (332115):     12.290      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|add_sub_4_result_int[5]~8|cin
    Info (332115):     12.796      0.506 FF  CELL  iambic_inst|Div0|auto_generated|divider|divider|add_sub_4_result_int[5]~8|combout
    Info (332115):     13.848      1.052 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|StageOut[28]~_Duplicate|datad
    Info (332115):     14.054      0.206 FF  CELL  iambic_inst|Div0|auto_generated|divider|divider|StageOut[28]~_Duplicate|combout
    Info (332115):     15.079      1.025 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|add_sub_5_result_int[1]~0|datab
    Info (332115):     15.675      0.596 FF  CELL  iambic_inst|Div0|auto_generated|divider|divider|add_sub_5_result_int[1]~0|cout
    Info (332115):     15.675      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|add_sub_5_result_int[2]~2|cin
    Info (332115):     15.761      0.086 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|add_sub_5_result_int[2]~2|cout
    Info (332115):     15.761      0.000 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|add_sub_5_result_int[3]~4|cin
    Info (332115):     15.847      0.086 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|add_sub_5_result_int[3]~4|cout
    Info (332115):     15.847      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|add_sub_5_result_int[4]~6|cin
    Info (332115):     16.037      0.190 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|add_sub_5_result_int[4]~6|cout
    Info (332115):     16.037      0.000 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|add_sub_5_result_int[5]~8|cin
    Info (332115):     16.123      0.086 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|add_sub_5_result_int[5]~8|cout
    Info (332115):     16.123      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|add_sub_5_result_int[6]~10|cin
    Info (332115):     16.629      0.506 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|add_sub_5_result_int[6]~10|combout
    Info (332115):     17.371      0.742 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|StageOut[35]|datad
    Info (332115):     17.577      0.206 RR  CELL  iambic_inst|Div0|auto_generated|divider|divider|StageOut[35]|combout
    Info (332115):     17.939      0.362 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|op_11~2|datab
    Info (332115):     18.535      0.596 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_11~2|cout
    Info (332115):     18.535      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|op_11~4|cin
    Info (332115):     18.725      0.190 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_11~4|cout
    Info (332115):     18.725      0.000 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|op_11~6|cin
    Info (332115):     18.811      0.086 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_11~6|cout
    Info (332115):     18.811      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|op_11~8|cin
    Info (332115):     18.897      0.086 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_11~8|cout
    Info (332115):     18.897      0.000 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|op_11~10|cin
    Info (332115):     18.983      0.086 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_11~10|cout
    Info (332115):     18.983      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|op_11~13|cin
    Info (332115):     19.069      0.086 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_11~13|cout
    Info (332115):     19.069      0.000 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|op_11~14|cin
    Info (332115):     19.575      0.506 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_11~14|combout
    Info (332115):     21.021      1.446 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|StageOut[42]~56|datad
    Info (332115):     21.223      0.202 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|StageOut[42]~56|combout
    Info (332115):     21.587      0.364 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|op_12~2|datab
    Info (332115):     22.183      0.596 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_12~2|cout
    Info (332115):     22.183      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|op_12~4|cin
    Info (332115):     22.269      0.086 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_12~4|cout
    Info (332115):     22.269      0.000 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|op_12~6|cin
    Info (332115):     22.355      0.086 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_12~6|cout
    Info (332115):     22.355      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|op_12~8|cin
    Info (332115):     22.441      0.086 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_12~8|cout
    Info (332115):     22.441      0.000 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|op_12~10|cin
    Info (332115):     22.527      0.086 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_12~10|cout
    Info (332115):     22.527      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|op_12~13|cin
    Info (332115):     22.613      0.086 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_12~13|cout
    Info (332115):     22.613      0.000 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|op_12~14|cin
    Info (332115):     23.119      0.506 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_12~14|combout
    Info (332115):     23.836      0.717 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|StageOut[49]~63|datad
    Info (332115):     24.038      0.202 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|StageOut[49]~63|combout
    Info (332115):     24.420      0.382 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|add_sub_8_result_int[1]~0|datab
    Info (332115):     25.016      0.596 RR  CELL  iambic_inst|Div0|auto_generated|divider|divider|add_sub_8_result_int[1]~0|cout
    Info (332115):     25.016      0.000 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|add_sub_8_result_int[2]~2|cin
    Info (332115):     25.102      0.086 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|add_sub_8_result_int[2]~2|cout
    Info (332115):     25.102      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|add_sub_8_result_int[3]~4|cin
    Info (332115):     25.188      0.086 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|add_sub_8_result_int[3]~4|cout
    Info (332115):     25.188      0.000 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|add_sub_8_result_int[4]~6|cin
    Info (332115):     25.274      0.086 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|add_sub_8_result_int[4]~6|cout
    Info (332115):     25.274      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|add_sub_8_result_int[5]~8|cin
    Info (332115):     25.360      0.086 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|add_sub_8_result_int[5]~8|cout
    Info (332115):     25.360      0.000 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|add_sub_8_result_int[6]~11|cin
    Info (332115):     25.446      0.086 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|add_sub_8_result_int[6]~11|cout
    Info (332115):     25.446      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|add_sub_8_result_int[7]~12|cin
    Info (332115):     25.952      0.506 FF  CELL  iambic_inst|Div0|auto_generated|divider|divider|add_sub_8_result_int[7]~12|combout
    Info (332115):     27.416      1.464 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|StageOut[56]|datad
    Info (332115):     27.622      0.206 FF  CELL  iambic_inst|Div0|auto_generated|divider|divider|StageOut[56]|combout
    Info (332115):     28.006      0.384 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|op_14~2|datab
    Info (332115):     28.602      0.596 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_14~2|cout
    Info (332115):     28.602      0.000 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|op_14~4|cin
    Info (332115):     28.688      0.086 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_14~4|cout
    Info (332115):     28.688      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|op_14~6|cin
    Info (332115):     28.774      0.086 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_14~6|cout
    Info (332115):     28.774      0.000 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|op_14~8|cin
    Info (332115):     28.860      0.086 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_14~8|cout
    Info (332115):     28.860      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|op_14~10|cin
    Info (332115):     29.050      0.190 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_14~10|cout
    Info (332115):     29.050      0.000 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|op_14~13|cin
    Info (332115):     29.136      0.086 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_14~13|cout
    Info (332115):     29.136      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|op_14~14|cin
    Info (332115):     29.642      0.506 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_14~14|combout
    Info (332115):     30.380      0.738 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|StageOut[64]~104|datad
    Info (332115):     30.586      0.206 RR  CELL  iambic_inst|Div0|auto_generated|divider|divider|StageOut[64]~104|combout
    Info (332115):     30.959      0.373 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|add_sub_10_result_int[2]~2|datab
    Info (332115):     31.555      0.596 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|add_sub_10_result_int[2]~2|cout
    Info (332115):     31.555      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|add_sub_10_result_int[3]~4|cin
    Info (332115):     31.641      0.086 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|add_sub_10_result_int[3]~4|cout
    Info (332115):     31.641      0.000 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|add_sub_10_result_int[4]~6|cin
    Info (332115):     31.727      0.086 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|add_sub_10_result_int[4]~6|cout
    Info (332115):     31.727      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|add_sub_10_result_int[5]~8|cin
    Info (332115):     31.813      0.086 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|add_sub_10_result_int[5]~8|cout
    Info (332115):     31.813      0.000 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|add_sub_10_result_int[6]~11|cin
    Info (332115):     31.899      0.086 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|add_sub_10_result_int[6]~11|cout
    Info (332115):     31.899      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|add_sub_10_result_int[7]~12|cin
    Info (332115):     32.405      0.506 FF  CELL  iambic_inst|Div0|auto_generated|divider|divider|add_sub_10_result_int[7]~12|combout
    Info (332115):     33.124      0.719 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|StageOut[70]|datad
    Info (332115):     33.330      0.206 FF  CELL  iambic_inst|Div0|auto_generated|divider|divider|StageOut[70]|combout
    Info (332115):     33.710      0.380 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|op_2~2|datab
    Info (332115):     34.306      0.596 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_2~2|cout
    Info (332115):     34.306      0.000 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|op_2~4|cin
    Info (332115):     34.392      0.086 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_2~4|cout
    Info (332115):     34.392      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|op_2~6|cin
    Info (332115):     34.478      0.086 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_2~6|cout
    Info (332115):     34.478      0.000 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|op_2~8|cin
    Info (332115):     34.564      0.086 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_2~8|cout
    Info (332115):     34.564      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|op_2~10|cin
    Info (332115):     34.754      0.190 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_2~10|cout
    Info (332115):     34.754      0.000 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|op_2~13|cin
    Info (332115):     34.840      0.086 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_2~13|cout
    Info (332115):     34.840      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|op_2~14|cin
    Info (332115):     35.346      0.506 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_2~14|combout
    Info (332115):     36.483      1.137 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|StageOut[77]~78|datad
    Info (332115):     36.685      0.202 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|StageOut[77]~78|combout
    Info (332115):     37.045      0.360 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|op_3~2|datab
    Info (332115):     37.641      0.596 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_3~2|cout
    Info (332115):     37.641      0.000 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|op_3~4|cin
    Info (332115):     37.727      0.086 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_3~4|cout
    Info (332115):     37.727      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|op_3~6|cin
    Info (332115):     37.813      0.086 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_3~6|cout
    Info (332115):     37.813      0.000 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|op_3~8|cin
    Info (332115):     37.899      0.086 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_3~8|cout
    Info (332115):     37.899      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|op_3~10|cin
    Info (332115):     38.089      0.190 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_3~10|cout
    Info (332115):     38.089      0.000 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|op_3~13|cin
    Info (332115):     38.175      0.086 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_3~13|cout
    Info (332115):     38.175      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|op_3~14|cin
    Info (332115):     38.681      0.506 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_3~14|combout
    Info (332115):     39.747      1.066 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|StageOut[84]~84|datad
    Info (332115):     39.949      0.202 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|StageOut[84]~84|combout
    Info (332115):     40.313      0.364 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|op_4~2|datab
    Info (332115):     40.909      0.596 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_4~2|cout
    Info (332115):     40.909      0.000 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|op_4~4|cin
    Info (332115):     40.995      0.086 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_4~4|cout
    Info (332115):     40.995      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|op_4~6|cin
    Info (332115):     41.081      0.086 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_4~6|cout
    Info (332115):     41.081      0.000 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|op_4~8|cin
    Info (332115):     41.167      0.086 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_4~8|cout
    Info (332115):     41.167      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|op_4~10|cin
    Info (332115):     41.253      0.086 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_4~10|cout
    Info (332115):     41.253      0.000 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|op_4~13|cin
    Info (332115):     41.339      0.086 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_4~13|cout
    Info (332115):     41.339      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|op_4~14|cin
    Info (332115):     41.845      0.506 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_4~14|combout
    Info (332115):     42.887      1.042 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|StageOut[96]~111|datad
    Info (332115):     43.093      0.206 RR  CELL  iambic_inst|Div0|auto_generated|divider|divider|StageOut[96]~111|combout
    Info (332115):     43.708      0.615 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|op_5~13|dataa
    Info (332115):     44.329      0.621 RR  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_5~13|cout
    Info (332115):     44.329      0.000 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|op_5~14|cin
    Info (332115):     44.835      0.506 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_5~14|combout
    Info (332115):     45.252      0.417 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|StageOut[99]~114|datad
    Info (332115):     45.458      0.206 FF  CELL  iambic_inst|Div0|auto_generated|divider|divider|StageOut[99]~114|combout
    Info (332115):     46.890      1.432 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|op_6~5|datab
    Info (332115):     47.486      0.596 FF  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_6~5|cout
    Info (332115):     47.486      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|op_6~7|cin
    Info (332115):     47.572      0.086 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_6~7|cout
    Info (332115):     47.572      0.000 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|op_6~9|cin
    Info (332115):     47.658      0.086 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_6~9|cout
    Info (332115):     47.658      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|op_6~11|cin
    Info (332115):     47.744      0.086 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_6~11|cout
    Info (332115):     47.744      0.000 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|op_6~13|cin
    Info (332115):     47.830      0.086 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_6~13|cout
    Info (332115):     47.830      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|op_6~14|cin
    Info (332115):     48.336      0.506 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_6~14|combout
    Info (332115):     49.457      1.121 RR    IC  iambic_inst|Add0~0|datab
    Info (332115):     50.053      0.596 RF  CELL  iambic_inst|Add0~0|cout
    Info (332115):     50.053      0.000 FF    IC  iambic_inst|Add0~2|cin
    Info (332115):     50.139      0.086 FR  CELL  iambic_inst|Add0~2|cout
    Info (332115):     50.139      0.000 RR    IC  iambic_inst|Add0~4|cin
    Info (332115):     50.225      0.086 RF  CELL  iambic_inst|Add0~4|cout
    Info (332115):     50.225      0.000 FF    IC  iambic_inst|Add0~6|cin
    Info (332115):     50.311      0.086 FR  CELL  iambic_inst|Add0~6|cout
    Info (332115):     50.311      0.000 RR    IC  iambic_inst|Add0~8|cin
    Info (332115):     50.397      0.086 RF  CELL  iambic_inst|Add0~8|cout
    Info (332115):     50.397      0.000 FF    IC  iambic_inst|Add0~10|cin
    Info (332115):     50.483      0.086 FR  CELL  iambic_inst|Add0~10|cout
    Info (332115):     50.483      0.000 RR    IC  iambic_inst|Add0~12|cin
    Info (332115):     50.569      0.086 RF  CELL  iambic_inst|Add0~12|cout
    Info (332115):     50.569      0.000 FF    IC  iambic_inst|Add0~14|cin
    Info (332115):     50.744      0.175 FR  CELL  iambic_inst|Add0~14|cout
    Info (332115):     50.744      0.000 RR    IC  iambic_inst|Add0~16|cin
    Info (332115):     50.830      0.086 RF  CELL  iambic_inst|Add0~16|cout
    Info (332115):     50.830      0.000 FF    IC  iambic_inst|Add0~18|cin
    Info (332115):     50.916      0.086 FR  CELL  iambic_inst|Add0~18|cout
    Info (332115):     50.916      0.000 RR    IC  iambic_inst|Add0~20|cin
    Info (332115):     51.002      0.086 RF  CELL  iambic_inst|Add0~20|cout
    Info (332115):     51.002      0.000 FF    IC  iambic_inst|Add0~22|cin
    Info (332115):     51.088      0.086 FR  CELL  iambic_inst|Add0~22|cout
    Info (332115):     51.088      0.000 RR    IC  iambic_inst|Add0~24|cin
    Info (332115):     51.174      0.086 RF  CELL  iambic_inst|Add0~24|cout
    Info (332115):     51.174      0.000 FF    IC  iambic_inst|Add0~26|cin
    Info (332115):     51.260      0.086 FR  CELL  iambic_inst|Add0~26|cout
    Info (332115):     51.260      0.000 RR    IC  iambic_inst|Add0~28|cin
    Info (332115):     51.346      0.086 RF  CELL  iambic_inst|Add0~28|cout
    Info (332115):     51.346      0.000 FF    IC  iambic_inst|Add0~30|cin
    Info (332115):     51.852      0.506 FF  CELL  iambic_inst|Add0~30|combout
    Info (332115):     53.342      1.490 FF    IC  iambic_inst|Mult0|auto_generated|mac_mult1|dataa[16]
    Info (332115):     58.054      4.712 FF  CELL  iambic_inst|Mult0|auto_generated|mac_mult1|dataout[31]
    Info (332115):     58.054      0.000 FF    IC  iambic_inst|Mult0|auto_generated|mac_out2|dataa[31]
    Info (332115):     58.450      0.396 FF  CELL  iambic_inst|Mult0|auto_generated|mac_out2|dataout[31]
    Info (332115):     59.459      1.009 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_6_result_int[1]~0|datab
    Info (332115):     60.055      0.596 FF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_6_result_int[1]~0|cout
    Info (332115):     60.055      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_6_result_int[2]~2|cin
    Info (332115):     60.245      0.190 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_6_result_int[2]~2|cout
    Info (332115):     60.245      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_6_result_int[3]~4|cin
    Info (332115):     60.331      0.086 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_6_result_int[3]~4|cout
    Info (332115):     60.331      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_6_result_int[4]~6|cin
    Info (332115):     60.417      0.086 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_6_result_int[4]~6|cout
    Info (332115):     60.417      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_6_result_int[5]~8|cin
    Info (332115):     60.503      0.086 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_6_result_int[5]~8|cout
    Info (332115):     60.503      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_6_result_int[6]~11|cin
    Info (332115):     60.589      0.086 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_6_result_int[6]~11|cout
    Info (332115):     60.589      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_6_result_int[7]~12|cin
    Info (332115):     61.095      0.506 RR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_6_result_int[7]~12|combout
    Info (332115):     61.540      0.445 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|StageOut[42]~280|datac
    Info (332115):     61.906      0.366 RR  CELL  iambic_inst|Div1|auto_generated|divider|divider|StageOut[42]~280|combout
    Info (332115):     62.605      0.699 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_7_result_int[1]~0|dataa
    Info (332115):     63.226      0.621 RR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_7_result_int[1]~0|cout
    Info (332115):     63.226      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_7_result_int[2]~2|cin
    Info (332115):     63.416      0.190 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_7_result_int[2]~2|cout
    Info (332115):     63.416      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_7_result_int[3]~4|cin
    Info (332115):     63.502      0.086 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_7_result_int[3]~4|cout
    Info (332115):     63.502      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_7_result_int[4]~6|cin
    Info (332115):     63.588      0.086 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_7_result_int[4]~6|cout
    Info (332115):     63.588      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_7_result_int[5]~8|cin
    Info (332115):     63.674      0.086 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_7_result_int[5]~8|cout
    Info (332115):     63.674      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_7_result_int[6]~11|cin
    Info (332115):     63.760      0.086 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_7_result_int[6]~11|cout
    Info (332115):     63.760      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_7_result_int[7]~12|cin
    Info (332115):     64.266      0.506 FF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_7_result_int[7]~12|combout
    Info (332115):     65.314      1.048 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|StageOut[51]~480|datad
    Info (332115):     65.520      0.206 FF  CELL  iambic_inst|Div1|auto_generated|divider|divider|StageOut[51]~480|combout
    Info (332115):     66.554      1.034 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_8_result_int[3]~4|datab
    Info (332115):     67.150      0.596 FF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_8_result_int[3]~4|cout
    Info (332115):     67.150      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_8_result_int[4]~6|cin
    Info (332115):     67.340      0.190 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_8_result_int[4]~6|cout
    Info (332115):     67.340      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_8_result_int[5]~8|cin
    Info (332115):     67.426      0.086 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_8_result_int[5]~8|cout
    Info (332115):     67.426      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_8_result_int[6]~11|cin
    Info (332115):     67.512      0.086 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_8_result_int[6]~11|cout
    Info (332115):     67.512      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_8_result_int[7]~12|cin
    Info (332115):     68.018      0.506 RR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_8_result_int[7]~12|combout
    Info (332115):     69.124      1.106 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|StageOut[57]~294_Duplicate|datad
    Info (332115):     69.330      0.206 RR  CELL  iambic_inst|Div1|auto_generated|divider|divider|StageOut[57]~294_Duplicate|combout
    Info (332115):     70.031      0.701 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_9_result_int[2]~2|dataa
    Info (332115):     70.652      0.621 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_9_result_int[2]~2|cout
    Info (332115):     70.652      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_9_result_int[3]~4|cin
    Info (332115):     70.738      0.086 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_9_result_int[3]~4|cout
    Info (332115):     70.738      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_9_result_int[4]~6|cin
    Info (332115):     70.824      0.086 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_9_result_int[4]~6|cout
    Info (332115):     70.824      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_9_result_int[5]~8|cin
    Info (332115):     70.910      0.086 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_9_result_int[5]~8|cout
    Info (332115):     70.910      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_9_result_int[6]~11|cin
    Info (332115):     70.996      0.086 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_9_result_int[6]~11|cout
    Info (332115):     70.996      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_9_result_int[7]~12|cin
    Info (332115):     71.502      0.506 FF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_9_result_int[7]~12|combout
    Info (332115):     72.559      1.057 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|StageOut[66]~431|datac
    Info (332115):     72.925      0.366 FF  CELL  iambic_inst|Div1|auto_generated|divider|divider|StageOut[66]~431|combout
    Info (332115):     74.416      1.491 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_10_result_int[4]~6|datab
    Info (332115):     75.012      0.596 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_10_result_int[4]~6|cout
    Info (332115):     75.012      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_10_result_int[5]~8|cin
    Info (332115):     75.098      0.086 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_10_result_int[5]~8|cout
    Info (332115):     75.098      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_10_result_int[6]~11|cin
    Info (332115):     75.184      0.086 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_10_result_int[6]~11|cout
    Info (332115):     75.184      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_10_result_int[7]~12|cin
    Info (332115):     75.690      0.506 RR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_10_result_int[7]~12|combout
    Info (332115):     77.190      1.500 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|StageOut[74]~433|datad
    Info (332115):     77.396      0.206 RR  CELL  iambic_inst|Div1|auto_generated|divider|divider|StageOut[74]~433|combout
    Info (332115):     78.859      1.463 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_11_result_int[5]~8|datab
    Info (332115):     79.455      0.596 RR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_11_result_int[5]~8|cout
    Info (332115):     79.455      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_11_result_int[6]~11|cin
    Info (332115):     79.541      0.086 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_11_result_int[6]~11|cout
    Info (332115):     79.541      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_11_result_int[7]~12|cin
    Info (332115):     80.047      0.506 FF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_11_result_int[7]~12|combout
    Info (332115):     81.098      1.051 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|StageOut[81]~436|datad
    Info (332115):     81.304      0.206 FF  CELL  iambic_inst|Div1|auto_generated|divider|divider|StageOut[81]~436|combout
    Info (332115):     82.395      1.091 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_12_result_int[5]~8|dataa
    Info (332115):     83.016      0.621 FF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_12_result_int[5]~8|cout
    Info (332115):     83.016      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_12_result_int[6]~11|cin
    Info (332115):     83.102      0.086 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_12_result_int[6]~11|cout
    Info (332115):     83.102      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_12_result_int[7]~12|cin
    Info (332115):     83.608      0.506 RR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_12_result_int[7]~12|combout
    Info (332115):     84.735      1.127 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|StageOut[86]~485_Duplicate_542|datac
    Info (332115):     85.105      0.370 RR  CELL  iambic_inst|Div1|auto_generated|divider|divider|StageOut[86]~485_Duplicate_542|combout
    Info (332115):     86.212      1.107 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_13_result_int[3]~4|datab
    Info (332115):     86.808      0.596 RR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_13_result_int[3]~4|cout
    Info (332115):     86.808      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_13_result_int[4]~6|cin
    Info (332115):     86.894      0.086 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_13_result_int[4]~6|cout
    Info (332115):     86.894      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_13_result_int[5]~8|cin
    Info (332115):     86.980      0.086 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_13_result_int[5]~8|cout
    Info (332115):     86.980      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_13_result_int[6]~11|cin
    Info (332115):     87.066      0.086 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_13_result_int[6]~11|cout
    Info (332115):     87.066      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_13_result_int[7]~12|cin
    Info (332115):     87.572      0.506 FF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_13_result_int[7]~12|combout
    Info (332115):     88.734      1.162 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|StageOut[95]~442|datad
    Info (332115):     88.940      0.206 FF  CELL  iambic_inst|Div1|auto_generated|divider|divider|StageOut[95]~442|combout
    Info (332115):     90.088      1.148 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_14_result_int[5]~8|dataa
    Info (332115):     90.823      0.735 FF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_14_result_int[5]~8|cout
    Info (332115):     90.823      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_14_result_int[6]~11|cin
    Info (332115):     90.909      0.086 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_14_result_int[6]~11|cout
    Info (332115):     90.909      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_14_result_int[7]~12|cin
    Info (332115):     91.415      0.506 RR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_14_result_int[7]~12|combout
    Info (332115):     92.556      1.141 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|StageOut[103]~444_Duplicate|datac
    Info (332115):     92.922      0.366 RR  CELL  iambic_inst|Div1|auto_generated|divider|divider|StageOut[103]~444_Duplicate|combout
    Info (332115):     93.939      1.017 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_15_result_int[6]~11|datab
    Info (332115):     94.535      0.596 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_15_result_int[6]~11|cout
    Info (332115):     94.535      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_15_result_int[7]~12|cin
    Info (332115):     95.041      0.506 FF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_15_result_int[7]~12|combout
    Info (332115):     96.147      1.106 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|StageOut[106]~350_Duplicate|datad
    Info (332115):     96.353      0.206 FF  CELL  iambic_inst|Div1|auto_generated|divider|divider|StageOut[106]~350_Duplicate|combout
    Info (332115):     97.463      1.110 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_16_result_int[2]~2|dataa
    Info (332115):     98.084      0.621 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_16_result_int[2]~2|cout
    Info (332115):     98.084      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_16_result_int[3]~4|cin
    Info (332115):     98.170      0.086 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_16_result_int[3]~4|cout
    Info (332115):     98.170      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_16_result_int[4]~6|cin
    Info (332115):     98.256      0.086 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_16_result_int[4]~6|cout
    Info (332115):     98.256      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_16_result_int[5]~8|cin
    Info (332115):     98.342      0.086 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_16_result_int[5]~8|cout
    Info (332115):     98.342      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_16_result_int[6]~11|cin
    Info (332115):     98.428      0.086 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_16_result_int[6]~11|cout
    Info (332115):     98.428      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_16_result_int[7]~12|cin
    Info (332115):     98.934      0.506 RR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_16_result_int[7]~12|combout
    Info (332115):     99.954      1.020 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|StageOut[112]~361_Duplicate|datad
    Info (332115):    100.156      0.202 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|StageOut[112]~361_Duplicate|combout
    Info (332115):    101.196      1.040 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_17_result_int[1]~0|datab
    Info (332115):    101.792      0.596 FF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_17_result_int[1]~0|cout
    Info (332115):    101.792      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_17_result_int[2]~2|cin
    Info (332115):    101.878      0.086 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_17_result_int[2]~2|cout
    Info (332115):    101.878      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_17_result_int[3]~4|cin
    Info (332115):    101.964      0.086 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_17_result_int[3]~4|cout
    Info (332115):    101.964      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_17_result_int[4]~6|cin
    Info (332115):    102.050      0.086 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_17_result_int[4]~6|cout
    Info (332115):    102.050      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_17_result_int[5]~8|cin
    Info (332115):    102.136      0.086 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_17_result_int[5]~8|cout
    Info (332115):    102.136      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_17_result_int[6]~11|cin
    Info (332115):    102.222      0.086 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_17_result_int[6]~11|cout
    Info (332115):    102.222      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_17_result_int[7]~12|cin
    Info (332115):    102.728      0.506 RR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_17_result_int[7]~12|combout
    Info (332115):    104.166      1.438 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|StageOut[120]~366_Duplicate|datad
    Info (332115):    104.372      0.206 RR  CELL  iambic_inst|Div1|auto_generated|divider|divider|StageOut[120]~366_Duplicate|combout
    Info (332115):    105.430      1.058 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_18_result_int[2]~2|datab
    Info (332115):    106.026      0.596 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_18_result_int[2]~2|cout
    Info (332115):    106.026      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_18_result_int[3]~4|cin
    Info (332115):    106.216      0.190 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_18_result_int[3]~4|cout
    Info (332115):    106.216      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_18_result_int[4]~6|cin
    Info (332115):    106.302      0.086 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_18_result_int[4]~6|cout
    Info (332115):    106.302      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_18_result_int[5]~8|cin
    Info (332115):    106.388      0.086 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_18_result_int[5]~8|cout
    Info (332115):    106.388      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_18_result_int[6]~11|cin
    Info (332115):    106.474      0.086 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_18_result_int[6]~11|cout
    Info (332115):    106.474      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_18_result_int[7]~12|cin
    Info (332115):    106.980      0.506 FF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_18_result_int[7]~12|combout
    Info (332115):    108.069      1.089 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|StageOut[126]~377_Duplicate|datad
    Info (332115):    108.271      0.202 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|StageOut[126]~377_Duplicate|combout
    Info (332115):    108.999      0.728 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_19_result_int[1]~0|dataa
    Info (332115):    109.620      0.621 RR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_19_result_int[1]~0|cout
    Info (332115):    109.620      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_19_result_int[2]~2|cin
    Info (332115):    109.706      0.086 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_19_result_int[2]~2|cout
    Info (332115):    109.706      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_19_result_int[3]~4|cin
    Info (332115):    109.792      0.086 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_19_result_int[3]~4|cout
    Info (332115):    109.792      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_19_result_int[4]~6|cin
    Info (332115):    109.878      0.086 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_19_result_int[4]~6|cout
    Info (332115):    109.878      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_19_result_int[5]~8|cin
    Info (332115):    109.964      0.086 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_19_result_int[5]~8|cout
    Info (332115):    109.964      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_19_result_int[6]~11|cin
    Info (332115):    110.050      0.086 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_19_result_int[6]~11|cout
    Info (332115):    110.050      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_19_result_int[7]~12|cin
    Info (332115):    110.556      0.506 FF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_19_result_int[7]~12|combout
    Info (332115):    112.019      1.463 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|StageOut[136]~461_Duplicate|datad
    Info (332115):    112.225      0.206 FF  CELL  iambic_inst|Div1|auto_generated|divider|divider|StageOut[136]~461_Duplicate|combout
    Info (332115):    114.013      1.788 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_20_result_int[4]~6|datab
    Info (332115):    114.609      0.596 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_20_result_int[4]~6|cout
    Info (332115):    114.609      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_20_result_int[5]~8|cin
    Info (332115):    114.695      0.086 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_20_result_int[5]~8|cout
    Info (332115):    114.695      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_20_result_int[6]~11|cin
    Info (332115):    114.781      0.086 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_20_result_int[6]~11|cout
    Info (332115):    114.781      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_20_result_int[7]~12|cin
    Info (332115):    115.287      0.506 RR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_20_result_int[7]~12|combout
    Info (332115):    116.784      1.497 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|StageOut[141]~390|datad
    Info (332115):    116.990      0.206 RR  CELL  iambic_inst|Div1|auto_generated|divider|divider|StageOut[141]~390|combout
    Info (332115):    117.644      0.654 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_21_result_int[2]~2|dataa
    Info (332115):    118.265      0.621 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_21_result_int[2]~2|cout
    Info (332115):    118.265      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_21_result_int[3]~4|cin
    Info (332115):    118.455      0.190 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_21_result_int[3]~4|cout
    Info (332115):    118.455      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_21_result_int[4]~6|cin
    Info (332115):    118.541      0.086 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_21_result_int[4]~6|cout
    Info (332115):    118.541      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_21_result_int[5]~8|cin
    Info (332115):    118.627      0.086 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_21_result_int[5]~8|cout
    Info (332115):    118.627      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_21_result_int[6]~11|cin
    Info (332115):    118.713      0.086 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_21_result_int[6]~11|cout
    Info (332115):    118.713      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_21_result_int[7]~12|cin
    Info (332115):    119.219      0.506 FF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_21_result_int[7]~12|combout
    Info (332115):    120.771      1.552 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|StageOut[149]~494|datad
    Info (332115):    120.977      0.206 FF  CELL  iambic_inst|Div1|auto_generated|divider|divider|StageOut[149]~494|combout
    Info (332115):    122.123      1.146 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_22_result_int[3]~4|datab
    Info (332115):    122.719      0.596 FF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_22_result_int[3]~4|cout
    Info (332115):    122.719      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_22_result_int[4]~6|cin
    Info (332115):    122.909      0.190 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_22_result_int[4]~6|cout
    Info (332115):    122.909      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_22_result_int[5]~8|cin
    Info (332115):    122.995      0.086 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_22_result_int[5]~8|cout
    Info (332115):    122.995      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_22_result_int[6]~11|cin
    Info (332115):    123.081      0.086 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_22_result_int[6]~11|cout
    Info (332115):    123.081      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_22_result_int[7]~12|cin
    Info (332115):    123.587      0.506 RR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_22_result_int[7]~12|combout
    Info (332115):    124.302      0.715 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|StageOut[154]~409|datad
    Info (332115):    124.504      0.202 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|StageOut[154]~409|combout
    Info (332115):    125.647      1.143 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_23_result_int[1]~0|dataa
    Info (332115):    126.268      0.621 FF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_23_result_int[1]~0|cout
    Info (332115):    126.268      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_23_result_int[2]~2|cin
    Info (332115):    126.354      0.086 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_23_result_int[2]~2|cout
    Info (332115):    126.354      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_23_result_int[3]~4|cin
    Info (332115):    126.440      0.086 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_23_result_int[3]~4|cout
    Info (332115):    126.440      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_23_result_int[4]~6|cin
    Info (332115):    126.526      0.086 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_23_result_int[4]~6|cout
    Info (332115):    126.526      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_23_result_int[5]~8|cin
    Info (332115):    126.612      0.086 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_23_result_int[5]~8|cout
    Info (332115):    126.612      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_23_result_int[6]~11|cin
    Info (332115):    126.698      0.086 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_23_result_int[6]~11|cout
    Info (332115):    126.698      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_23_result_int[7]~12|cin
    Info (332115):    127.204      0.506 RR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_23_result_int[7]~12|combout
    Info (332115):    127.872      0.668 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|StageOut[161]~417_Duplicate|datac
    Info (332115):    128.242      0.370 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|StageOut[161]~417_Duplicate|combout
    Info (332115):    129.416      1.174 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_24_result_int[1]~0|dataa
    Info (332115):    130.037      0.621 FF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_24_result_int[1]~0|cout
    Info (332115):    130.037      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_24_result_int[2]~2|cin
    Info (332115):    130.123      0.086 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_24_result_int[2]~2|cout
    Info (332115):    130.123      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_24_result_int[3]~4|cin
    Info (332115):    130.209      0.086 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_24_result_int[3]~4|cout
    Info (332115):    130.209      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_24_result_int[4]~6|cin
    Info (332115):    130.295      0.086 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_24_result_int[4]~6|cout
    Info (332115):    130.295      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_24_result_int[5]~8|cin
    Info (332115):    130.485      0.190 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_24_result_int[5]~8|cout
    Info (332115):    130.485      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_24_result_int[6]~11|cin
    Info (332115):    130.571      0.086 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_24_result_int[6]~11|cout
    Info (332115):    130.571      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_24_result_int[7]~12|cin
    Info (332115):    131.077      0.506 RR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_24_result_int[7]~12|combout
    Info (332115):    132.581      1.504 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|StageOut[169]~422|datad
    Info (332115):    132.787      0.206 RR  CELL  iambic_inst|Div1|auto_generated|divider|divider|StageOut[169]~422|combout
    Info (332115):    133.913      1.126 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_25_result_int[2]~3|datab
    Info (332115):    134.509      0.596 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_25_result_int[2]~3|cout
    Info (332115):    134.509      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_25_result_int[3]~5|cin
    Info (332115):    134.595      0.086 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_25_result_int[3]~5|cout
    Info (332115):    134.595      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_25_result_int[4]~7|cin
    Info (332115):    134.785      0.190 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_25_result_int[4]~7|cout
    Info (332115):    134.785      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_25_result_int[5]~9|cin
    Info (332115):    134.871      0.086 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_25_result_int[5]~9|cout
    Info (332115):    134.871      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_25_result_int[6]~11|cin
    Info (332115):    134.957      0.086 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_25_result_int[6]~11|cout
    Info (332115):    134.957      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_25_result_int[7]~12|cin
    Info (332115):    135.463      0.506 FF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_25_result_int[7]~12|combout
    Info (332115):    135.842      0.379 FF    IC  iambic_inst|Equal3~2|datac
    Info (332115):    136.212      0.370 FF  CELL  iambic_inst|Equal3~2|combout
    Info (332115):    136.579      0.367 FF    IC  iambic_inst|Selector29~0|datad
    Info (332115):    136.785      0.206 FF  CELL  iambic_inst|Selector29~0|combout
    Info (332115):    137.140      0.355 FF    IC  iambic_inst|Selector29~1|datad
    Info (332115):    137.346      0.206 FR  CELL  iambic_inst|Selector29~1|combout
    Info (332115):    138.723      1.377 RR    IC  iambic_inst|Selector21~0|datad
    Info (332115):    138.929      0.206 RR  CELL  iambic_inst|Selector21~0|combout
    Info (332115):    138.929      0.000 RR    IC  iambic_inst|delay[9]|datain
    Info (332115):    139.037      0.108 RR  CELL  iambic:iambic_inst|delay[9]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    140.000    140.000           latch edge time
    Info (332115):    142.511      2.511  R        clock network delay
    Info (332115):    142.551      0.040     uTsu  iambic:iambic_inst|delay[9]
    Info (332115): 
    Info (332115): Data Arrival Time  :   139.037
    Info (332115): Data Required Time :   142.551
    Info (332115): Slack              :     3.514 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 4.470
    Info (332115): -to_clock [get_clocks {C5}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 4.470 
    Info (332115): ===================================================================
    Info (332115): From Node    : clk_lrclk_gen:clrgen|BCLK
    Info (332115): To Node      : clk_lrclk_gen:clrgen|BCLK
    Info (332115): Launch Clock : clk_lrclk_gen:clrgen|BCLK
    Info (332115): Latch Clock  : C5
    Info (332115): Max Delay Exception      : 3.000
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.304      0.304  R        clock network delay
    Info (332115):      0.304      0.000 RR  CELL  clrgen|BCLK|regout
    Info (332115):      0.974      0.670 RR    IC  clrgen|BCLK~0|datab
    Info (332115):      1.597      0.623 RR  CELL  clrgen|BCLK~0|combout
    Info (332115):      2.197      0.600 RR    IC  clrgen|BCLK~feeder|dataa
    Info (332115):      2.848      0.651 RR  CELL  clrgen|BCLK~feeder|combout
    Info (332115):      2.848      0.000 RR    IC  clrgen|BCLK|datain
    Info (332115):      2.956      0.108 RR  CELL  clk_lrclk_gen:clrgen|BCLK
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      3.000      3.000           latch edge time
    Info (332115):      7.386      4.386  R        clock network delay
    Info (332115):      7.426      0.040     uTsu  clk_lrclk_gen:clrgen|BCLK
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.956
    Info (332115): Data Required Time :     7.426
    Info (332115): Slack              :     4.470 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 7.650
    Info (332115): -to_clock [get_clocks {I2C_monitor:I2C_inst|deglitch:deglitch_sda|out}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 7.650 
    Info (332115): ===================================================================
    Info (332115): From Node    : I2C_monitor:I2C_inst|deglitch:deglitch_scl|out
    Info (332115): To Node      : I2C_monitor:I2C_inst|start
    Info (332115): Launch Clock : I2C_monitor:I2C_inst|deglitch:deglitch_scl|out
    Info (332115): Latch Clock  : I2C_monitor:I2C_inst|deglitch:deglitch_sda|out (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.118      3.118  R        clock network delay
    Info (332115):      3.118      0.000 RR  CELL  I2C_inst|deglitch_scl|out|regout
    Info (332115):      5.685      2.567 RR    IC  I2C_inst|start~0|datad
    Info (332115):      5.891      0.206 RR  CELL  I2C_inst|start~0|combout
    Info (332115):      7.268      1.377 RR    IC  I2C_inst|start|sdata
    Info (332115):      7.728      0.460 RR  CELL  I2C_monitor:I2C_inst|start
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.416     10.416           latch edge time
    Info (332115):     15.338      4.922  F        clock network delay
    Info (332115):     15.378      0.040     uTsu  I2C_monitor:I2C_inst|start
    Info (332115): 
    Info (332115): Data Arrival Time  :     7.728
    Info (332115): Data Required Time :    15.378
    Info (332115): Slack              :     7.650 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 9.469
    Info (332115): -to_clock [get_clocks {pro_clock}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 9.469 
    Info (332115): ===================================================================
    Info (332115): From Node    : async_usb:usb1|Rx_fifo_wdata[1]
    Info (332115): To Node      : profile:profile_sidetone|profile_count[1]
    Info (332115): Launch Clock : IF_clk
    Info (332115): Latch Clock  : pro_clock
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):  10395.667  10395.667           launch edge time
    Info (332115):  10398.517      2.850  R        clock network delay
    Info (332115):  10398.821      0.304     uTco  async_usb:usb1|Rx_fifo_wdata[1]
    Info (332115):  10398.821      0.000 FF  CELL  usb1|Rx_fifo_wdata[1]|regout
    Info (332115):  10400.835      2.014 FF    IC  Equal7~0|dataa
    Info (332115):  10401.486      0.651 FR  CELL  Equal7~0|combout
    Info (332115):  10402.619      1.133 RR    IC  Equal7~2|dataa
    Info (332115):  10403.270      0.651 RR  CELL  Equal7~2|combout
    Info (332115):  10403.633      0.363 RR    IC  sync_err[1]~0|datad
    Info (332115):  10403.839      0.206 RR  CELL  sync_err[1]~0|combout
    Info (332115):  10404.913      1.074 RR    IC  CW_char~2|datab
    Info (332115):  10405.537      0.624 RR  CELL  CW_char~2|combout
    Info (332115):  10407.448      1.911 RR    IC  profile_sidetone|Selector28~0|datad
    Info (332115):  10407.654      0.206 RR  CELL  profile_sidetone|Selector28~0|combout
    Info (332115):  10408.070      0.416 RR    IC  profile_sidetone|Selector27~0|datab
    Info (332115):  10408.694      0.624 RR  CELL  profile_sidetone|Selector27~0|combout
    Info (332115):  10409.087      0.393 RR    IC  profile_sidetone|Selector27~1|datab
    Info (332115):  10409.711      0.624 RR  CELL  profile_sidetone|Selector27~1|combout
    Info (332115):  10409.711      0.000 RR    IC  profile_sidetone|profile_count[1]|datain
    Info (332115):  10409.819      0.108 RR  CELL  profile:profile_sidetone|profile_count[1]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):  10416.500  10416.500           latch edge time
    Info (332115):  10419.248      2.748  R        clock network delay
    Info (332115):  10419.288      0.040     uTsu  profile:profile_sidetone|profile_count[1]
    Info (332115): 
    Info (332115): Data Arrival Time  : 10409.819
    Info (332115): Data Required Time : 10419.288
    Info (332115): Slack              :     9.469 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 14.605
    Info (332115): -to_clock [get_clocks {sidetone2:sidetone_inst|sidetone_clock}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 14.605 
    Info (332115): ===================================================================
    Info (332115): From Node    : sidetone2:sidetone_inst|sine_address[0]
    Info (332115): To Node      : sidetone2:sidetone_inst|sine_address[9]
    Info (332115): Launch Clock : sidetone2:sidetone_inst|sidetone_clock
    Info (332115): Latch Clock  : sidetone2:sidetone_inst|sidetone_clock
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      6.022      6.022  R        clock network delay
    Info (332115):      6.326      0.304     uTco  sidetone2:sidetone_inst|sine_address[0]
    Info (332115):      6.326      0.000 RR  CELL  sidetone_inst|sine_address[0]|regout
    Info (332115):      7.476      1.150 RR    IC  sidetone_inst|Add2~0|datab
    Info (332115):      8.072      0.596 RR  CELL  sidetone_inst|Add2~0|cout
    Info (332115):      8.072      0.000 RR    IC  sidetone_inst|Add2~2|cin
    Info (332115):      8.158      0.086 RF  CELL  sidetone_inst|Add2~2|cout
    Info (332115):      8.158      0.000 FF    IC  sidetone_inst|Add2~4|cin
    Info (332115):      8.244      0.086 FR  CELL  sidetone_inst|Add2~4|cout
    Info (332115):      8.244      0.000 RR    IC  sidetone_inst|Add2~6|cin
    Info (332115):      8.434      0.190 RF  CELL  sidetone_inst|Add2~6|cout
    Info (332115):      8.434      0.000 FF    IC  sidetone_inst|Add2~8|cin
    Info (332115):      8.520      0.086 FR  CELL  sidetone_inst|Add2~8|cout
    Info (332115):      8.520      0.000 RR    IC  sidetone_inst|Add2~10|cin
    Info (332115):      8.606      0.086 RF  CELL  sidetone_inst|Add2~10|cout
    Info (332115):      8.606      0.000 FF    IC  sidetone_inst|Add2~12|cin
    Info (332115):      8.692      0.086 FR  CELL  sidetone_inst|Add2~12|cout
    Info (332115):      8.692      0.000 RR    IC  sidetone_inst|Add2~14|cin
    Info (332115):      8.778      0.086 RF  CELL  sidetone_inst|Add2~14|cout
    Info (332115):      8.778      0.000 FF    IC  sidetone_inst|Add2~16|cin
    Info (332115):      8.864      0.086 FR  CELL  sidetone_inst|Add2~16|cout
    Info (332115):      8.864      0.000 RR    IC  sidetone_inst|Add2~18|cin
    Info (332115):      9.370      0.506 RR  CELL  sidetone_inst|Add2~18|combout
    Info (332115):     10.053      0.683 RR    IC  sidetone_inst|sine_address~16|datac
    Info (332115):     10.423      0.370 RR  CELL  sidetone_inst|sine_address~16|combout
    Info (332115):     11.824      1.401 RR    IC  sidetone_inst|sine_address[9]|sdata
    Info (332115):     12.284      0.460 RR  CELL  sidetone2:sidetone_inst|sine_address[9]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.833     20.833           latch edge time
    Info (332115):     26.849      6.016  R        clock network delay
    Info (332115):     26.889      0.040     uTsu  sidetone2:sidetone_inst|sine_address[9]
    Info (332115): 
    Info (332115): Data Arrival Time  :    12.284
    Info (332115): Data Required Time :    26.889
    Info (332115): Slack              :    14.605 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 43.515
    Info (332115): -to_clock [get_clocks {cm3|altpll_component|pll|clk[1]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 43.515 
    Info (332115): ===================================================================
    Info (332115): From Node    : divide_640[2]
    Info (332115): To Node      : divide_640[6]
    Info (332115): Launch Clock : cm3|altpll_component|pll|clk[1]
    Info (332115): Latch Clock  : cm3|altpll_component|pll|clk[1]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.064      0.064  R        clock network delay
    Info (332115):      0.368      0.304     uTco  divide_640[2]
    Info (332115):      0.368      0.000 FF  CELL  divide_640[2]|regout
    Info (332115):      4.454      4.086 FF    IC  Equal1~0|datab
    Info (332115):      5.043      0.589 FF  CELL  Equal1~0|combout
    Info (332115):      7.939      2.896 FF    IC  divide_640~0|datab
    Info (332115):      8.563      0.624 FR  CELL  divide_640~0|combout
    Info (332115):      8.563      0.000 RR    IC  divide_640[6]|datain
    Info (332115):      8.671      0.108 RR  CELL  divide_640[6]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     52.082     52.082           latch edge time
    Info (332115):     52.146      0.064  R        clock network delay
    Info (332115):     52.186      0.040     uTsu  divide_640[6]
    Info (332115): 
    Info (332115): Data Arrival Time  :     8.671
    Info (332115): Data Required Time :    52.186
    Info (332115): Slack              :    43.515 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 75.471
    Info (332115): -to_clock [get_clocks {SPI_SCK}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 75.471 
    Info (332115): ===================================================================
    Info (332115): From Node    : gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe
    Info (332115): To Node      : gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0]
    Info (332115): Launch Clock : SPI_SCK
    Info (332115): Latch Clock  : SPI_SCK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      4.318      4.318  R        clock network delay
    Info (332115):      4.622      0.304     uTco  gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe
    Info (332115):      4.622      0.000 RR  CELL  gpio_controlSDR|spi_regs|sstrobe|regout
    Info (332115):      5.364      0.742 RR    IC  gpio_controlSDR|port1reg|always0~0|datab
    Info (332115):      5.979      0.615 RR  CELL  gpio_controlSDR|port1reg|always0~0|combout
    Info (332115):      7.420      1.441 RR    IC  gpio_controlSDR|port1reg|always0~1|dataa
    Info (332115):      8.066      0.646 RR  CELL  gpio_controlSDR|port1reg|always0~1|combout
    Info (332115):      9.441      1.375 RR    IC  gpio_controlSDR|port1reg|data_reg[0]|ena
    Info (332115):     10.296      0.855 RR  CELL  gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     81.380     81.380           latch edge time
    Info (332115):     85.727      4.347  R        clock network delay
    Info (332115):     85.767      0.040     uTsu  gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :    10.296
    Info (332115): Data Required Time :    85.767
    Info (332115): Slack              :    75.471 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.499
    Info (332115): -to_clock [get_clocks {C5}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.499 
    Info (332115): ===================================================================
    Info (332115): From Node    : clk_lrclk_gen:clrgen|BCLK_cnt[0]
    Info (332115): To Node      : clk_lrclk_gen:clrgen|BCLK_cnt[0]
    Info (332115): Launch Clock : C5
    Info (332115): Latch Clock  : C5
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      4.423      4.423  R        clock network delay
    Info (332115):      4.727      0.304     uTco  clk_lrclk_gen:clrgen|BCLK_cnt[0]
    Info (332115):      4.727      0.000 FF  CELL  clrgen|BCLK_cnt[0]|regout
    Info (332115):      4.727      0.000 FF    IC  clrgen|BCLK_cnt~15|datac
    Info (332115):      5.120      0.393 FR  CELL  clrgen|BCLK_cnt~15|combout
    Info (332115):      5.120      0.000 RR    IC  clrgen|BCLK_cnt[0]|datain
    Info (332115):      5.228      0.108 RR  CELL  clk_lrclk_gen:clrgen|BCLK_cnt[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      4.423      4.423  R        clock network delay
    Info (332115):      4.729      0.306      uTh  clk_lrclk_gen:clrgen|BCLK_cnt[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.228
    Info (332115): Data Required Time :     4.729
    Info (332115): Slack              :     0.499 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.499
    Info (332115): -to_clock [get_clocks {I2C_monitor:I2C_inst|deglitch:deglitch_scl|out}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.499 
    Info (332115): ===================================================================
    Info (332115): From Node    : I2C_monitor:I2C_inst|state[0]
    Info (332115): To Node      : I2C_monitor:I2C_inst|state[0]
    Info (332115): Launch Clock : I2C_monitor:I2C_inst|deglitch:deglitch_scl|out
    Info (332115): Latch Clock  : I2C_monitor:I2C_inst|deglitch:deglitch_scl|out
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      5.827      5.827  R        clock network delay
    Info (332115):      6.131      0.304     uTco  I2C_monitor:I2C_inst|state[0]
    Info (332115):      6.131      0.000 RR  CELL  I2C_inst|state[0]|regout
    Info (332115):      6.131      0.000 RR    IC  I2C_inst|Selector6~0|datac
    Info (332115):      6.524      0.393 RR  CELL  I2C_inst|Selector6~0|combout
    Info (332115):      6.524      0.000 RR    IC  I2C_inst|state[0]|datain
    Info (332115):      6.632      0.108 RR  CELL  I2C_monitor:I2C_inst|state[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      5.827      5.827  R        clock network delay
    Info (332115):      6.133      0.306      uTh  I2C_monitor:I2C_inst|state[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     6.632
    Info (332115): Data Required Time :     6.133
    Info (332115): Slack              :     0.499 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.499
    Info (332115): -to_clock [get_clocks {IF_clk}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.499 
    Info (332115): ===================================================================
    Info (332115): From Node    : async_usb:usb1|ep_sel
    Info (332115): To Node      : async_usb:usb1|ep_sel
    Info (332115): Launch Clock : IF_clk
    Info (332115): Latch Clock  : IF_clk
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.841      2.841  R        clock network delay
    Info (332115):      3.145      0.304     uTco  async_usb:usb1|ep_sel
    Info (332115):      3.145      0.000 RR  CELL  usb1|ep_sel|regout
    Info (332115):      3.145      0.000 RR    IC  usb1|ep_sel~1|datac
    Info (332115):      3.538      0.393 RR  CELL  usb1|ep_sel~1|combout
    Info (332115):      3.538      0.000 RR    IC  usb1|ep_sel|datain
    Info (332115):      3.646      0.108 RR  CELL  async_usb:usb1|ep_sel
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.841      2.841  R        clock network delay
    Info (332115):      3.147      0.306      uTh  async_usb:usb1|ep_sel
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.646
    Info (332115): Data Required Time :     3.147
    Info (332115): Slack              :     0.499 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.499
    Info (332115): -to_clock [get_clocks {SPI_SCK}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.499 
    Info (332115): ===================================================================
    Info (332115): From Node    : gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0]
    Info (332115): To Node      : gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0]
    Info (332115): Launch Clock : SPI_SCK
    Info (332115): Latch Clock  : SPI_SCK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      4.318      4.318  R        clock network delay
    Info (332115):      4.622      0.304     uTco  gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0]
    Info (332115):      4.622      0.000 FF  CELL  gpio_controlSDR|spi_regs|BitCounter[0]|regout
    Info (332115):      4.622      0.000 FF    IC  gpio_controlSDR|spi_regs|BitCounter~5|datac
    Info (332115):      5.015      0.393 FR  CELL  gpio_controlSDR|spi_regs|BitCounter~5|combout
    Info (332115):      5.015      0.000 RR    IC  gpio_controlSDR|spi_regs|BitCounter[0]|datain
    Info (332115):      5.123      0.108 RR  CELL  gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      4.318      4.318  R        clock network delay
    Info (332115):      4.624      0.306      uTh  gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.123
    Info (332115): Data Required Time :     4.624
    Info (332115): Slack              :     0.499 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.499
    Info (332115): -to_clock [get_clocks {clk_lrclk_gen:clrgen|BCLK}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.499 
    Info (332115): ===================================================================
    Info (332115): From Node    : I2S_xmit:J_IQPWM|bit_count[0]
    Info (332115): To Node      : I2S_xmit:J_IQPWM|bit_count[0]
    Info (332115): Launch Clock : clk_lrclk_gen:clrgen|BCLK
    Info (332115): Latch Clock  : clk_lrclk_gen:clrgen|BCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.643      2.643  R        clock network delay
    Info (332115):      2.947      0.304     uTco  I2S_xmit:J_IQPWM|bit_count[0]
    Info (332115):      2.947      0.000 RR  CELL  J_IQPWM|bit_count[0]|regout
    Info (332115):      2.947      0.000 RR    IC  J_IQPWM|bit_count~2|datac
    Info (332115):      3.340      0.393 RR  CELL  J_IQPWM|bit_count~2|combout
    Info (332115):      3.340      0.000 RR    IC  J_IQPWM|bit_count[0]|datain
    Info (332115):      3.448      0.108 RR  CELL  I2S_xmit:J_IQPWM|bit_count[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.643      2.643  R        clock network delay
    Info (332115):      2.949      0.306      uTh  I2S_xmit:J_IQPWM|bit_count[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.448
    Info (332115): Data Required Time :     2.949
    Info (332115): Slack              :     0.499 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.499
    Info (332115): -to_clock [get_clocks {cm3|altpll_component|pll|clk[0]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.499 
    Info (332115): ===================================================================
    Info (332115): From Node    : NWire_rcv:MDC[0].M_I|TB_state~4
    Info (332115): To Node      : NWire_rcv:MDC[0].M_I|TB_state~4
    Info (332115): Launch Clock : cm3|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : cm3|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.095      0.095  R        clock network delay
    Info (332115):      0.399      0.304     uTco  NWire_rcv:MDC[0].M_I|TB_state~4
    Info (332115):      0.399      0.000 RR  CELL  MDC[0].M_I|TB_state~4|regout
    Info (332115):      0.399      0.000 RR    IC  MDC[0].M_I|TB_state~10|datac
    Info (332115):      0.792      0.393 RR  CELL  MDC[0].M_I|TB_state~10|combout
    Info (332115):      0.792      0.000 RR    IC  MDC[0].M_I|TB_state~4|datain
    Info (332115):      0.900      0.108 RR  CELL  NWire_rcv:MDC[0].M_I|TB_state~4
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.095      0.095  R        clock network delay
    Info (332115):      0.401      0.306      uTh  NWire_rcv:MDC[0].M_I|TB_state~4
    Info (332115): 
    Info (332115): Data Arrival Time  :     0.900
    Info (332115): Data Required Time :     0.401
    Info (332115): Slack              :     0.499 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.499
    Info (332115): -to_clock [get_clocks {iambic_clk}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.499 
    Info (332115): ===================================================================
    Info (332115): From Node    : iambic:iambic_inst|delay[7]
    Info (332115): To Node      : iambic:iambic_inst|delay[7]
    Info (332115): Launch Clock : iambic_clk
    Info (332115): Latch Clock  : iambic_clk
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.442      2.442  R        clock network delay
    Info (332115):      2.746      0.304     uTco  iambic:iambic_inst|delay[7]
    Info (332115):      2.746      0.000 RR  CELL  iambic_inst|delay[7]|regout
    Info (332115):      2.746      0.000 RR    IC  iambic_inst|Selector23~0|datac
    Info (332115):      3.139      0.393 RR  CELL  iambic_inst|Selector23~0|combout
    Info (332115):      3.139      0.000 RR    IC  iambic_inst|delay[7]|datain
    Info (332115):      3.247      0.108 RR  CELL  iambic:iambic_inst|delay[7]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.442      2.442  R        clock network delay
    Info (332115):      2.748      0.306      uTh  iambic:iambic_inst|delay[7]
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.247
    Info (332115): Data Required Time :     2.748
    Info (332115): Slack              :     0.499 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.499
    Info (332115): -to_clock [get_clocks {pro_clock}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.499 
    Info (332115): ===================================================================
    Info (332115): From Node    : profile:profile_CW|profile_count[3]
    Info (332115): To Node      : profile:profile_CW|profile_count[3]
    Info (332115): Launch Clock : pro_clock
    Info (332115): Latch Clock  : pro_clock
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.762      2.762  R        clock network delay
    Info (332115):      3.066      0.304     uTco  profile:profile_CW|profile_count[3]
    Info (332115):      3.066      0.000 RR  CELL  profile_CW|profile_count[3]|regout
    Info (332115):      3.066      0.000 RR    IC  profile_CW|Selector25~2|datac
    Info (332115):      3.459      0.393 RR  CELL  profile_CW|Selector25~2|combout
    Info (332115):      3.459      0.000 RR    IC  profile_CW|profile_count[3]|datain
    Info (332115):      3.567      0.108 RR  CELL  profile:profile_CW|profile_count[3]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.762      2.762  R        clock network delay
    Info (332115):      3.068      0.306      uTh  profile:profile_CW|profile_count[3]
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.567
    Info (332115): Data Required Time :     3.068
    Info (332115): Slack              :     0.499 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.599
    Info (332115): -to_clock [get_clocks {cm3|altpll_component|pll|clk[1]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.599 
    Info (332115): ===================================================================
    Info (332115): From Node    : pro_clock
    Info (332115): To Node      : pro_clock
    Info (332115): Launch Clock : pro_clock
    Info (332115): Latch Clock  : cm3|altpll_component|pll|clk[1]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):  10416.500  10416.500           launch edge time
    Info (332115):  10416.868      0.368  R        clock network delay
    Info (332115):  10416.868      0.000 RR  CELL  pro_clock|regout
    Info (332115):  10416.868      0.000 RR    IC  pro_clock~0|datac
    Info (332115):  10417.261      0.393 RR  CELL  pro_clock~0|combout
    Info (332115):  10417.261      0.000 RR    IC  pro_clock|datain
    Info (332115):  10417.369      0.108 RR  CELL  pro_clock
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):  10416.400  10416.400           latch edge time
    Info (332115):  10416.464      0.064  R        clock network delay
    Info (332115):  10416.770      0.306      uTh  pro_clock
    Info (332115): 
    Info (332115): Data Arrival Time  : 10417.369
    Info (332115): Data Required Time : 10416.770
    Info (332115): Slack              :     0.599 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 1.483
    Info (332115): -to_clock [get_clocks {sidetone2:sidetone_inst|sidetone_clock}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 1.483 
    Info (332115): ===================================================================
    Info (332115): From Node    : sidetone2:sidetone_inst|sine_address[5]
    Info (332115): To Node      : sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a8~porta_address_reg5
    Info (332115): Launch Clock : sidetone2:sidetone_inst|sidetone_clock
    Info (332115): Latch Clock  : sidetone2:sidetone_inst|sidetone_clock
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      6.022      6.022  R        clock network delay
    Info (332115):      6.326      0.304     uTco  sidetone2:sidetone_inst|sine_address[5]
    Info (332115):      6.326      0.000 RR  CELL  sidetone_inst|sine_address[5]|regout
    Info (332115):      7.226      0.900 RR    IC  sidetone_inst|sine_table_inst|altsyncram_component|auto_generated|ram_block1a8|portaaddr[5]
    Info (332115):      7.402      0.176 RR  CELL  sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a8~porta_address_reg5
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      5.652      5.652  R        clock network delay
    Info (332115):      5.919      0.267      uTh  sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a8~porta_address_reg5
    Info (332115): 
    Info (332115): Data Arrival Time  :     7.402
    Info (332115): Data Required Time :     5.919
    Info (332115): Slack              :     1.483 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 2.500
    Info (332115): -to_clock [get_clocks {I2C_monitor:I2C_inst|deglitch:deglitch_sda|out}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 2.500 
    Info (332115): ===================================================================
    Info (332115): From Node    : I2C_monitor:I2C_inst|deglitch:deglitch_scl|out
    Info (332115): To Node      : I2C_monitor:I2C_inst|start
    Info (332115): Launch Clock : I2C_monitor:I2C_inst|deglitch:deglitch_scl|out (INVERTED)
    Info (332115): Latch Clock  : I2C_monitor:I2C_inst|deglitch:deglitch_sda|out (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.416     10.416           launch edge time
    Info (332115):     13.534      3.118  F        clock network delay
    Info (332115):     13.534      0.000 FF  CELL  I2C_inst|deglitch_scl|out|regout
    Info (332115):     16.101      2.567 FF    IC  I2C_inst|start~0|datad
    Info (332115):     16.307      0.206 FF  CELL  I2C_inst|start~0|combout
    Info (332115):     17.684      1.377 FF    IC  I2C_inst|start|sdata
    Info (332115):     18.144      0.460 FF  CELL  I2C_monitor:I2C_inst|start
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.416     10.416           latch edge time
    Info (332115):     15.338      4.922  F        clock network delay
    Info (332115):     15.644      0.306      uTh  I2C_monitor:I2C_inst|start
    Info (332115): 
    Info (332115): Data Arrival Time  :    18.144
    Info (332115): Data Required Time :    15.644
    Info (332115): Slack              :     2.500 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 8.050
    Info (332115): -to_clock n/a
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 8.050 
    Info (332115): ===================================================================
    Info (332115): From Node    : SDOBACK
    Info (332115): To Node      : FX2_PE1
    Info (332115): Launch Clock : IF_clk
    Info (332115): Latch Clock  : n/a
    Info (332115): Min Delay Exception      : -2.000
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):     -1.000     -1.000  R  iExt  SDOBACK
    Info (332115):      0.015      1.015 RR  CELL  SDOBACK|combout
    Info (332115):      2.974      2.959 RR    IC  FX2_PE1|datain
    Info (332115):      6.050      3.076 RR  CELL  FX2_PE1
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     -2.000     -2.000           latch edge time
    Info (332115):     -2.000      0.000  R        clock network delay
    Info (332115):     -2.000      0.000  R  oExt  FX2_PE1
    Info (332115): 
    Info (332115): Data Arrival Time  :     6.050
    Info (332115): Data Required Time :    -2.000
    Info (332115): Slack              :     8.050 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 7.607
    Info (332115): -to_clock [get_clocks {I2C_monitor:I2C_inst|deglitch:deglitch_sda|out}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 7.607 
    Info (332115): ===================================================================
    Info (332115): From Node    : I2C_monitor:I2C_inst|start_clr
    Info (332115): To Node      : I2C_monitor:I2C_inst|start
    Info (332115): Launch Clock : I2C_monitor:I2C_inst|deglitch:deglitch_scl|out
    Info (332115): Latch Clock  : I2C_monitor:I2C_inst|deglitch:deglitch_sda|out (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      5.827      5.827  R        clock network delay
    Info (332115):      6.131      0.304     uTco  I2C_monitor:I2C_inst|start_clr
    Info (332115):      6.131      0.000 RR  CELL  I2C_inst|start_clr|regout
    Info (332115):      6.831      0.700 RR    IC  I2C_inst|start|aclr
    Info (332115):      7.771      0.940 RF  CELL  I2C_monitor:I2C_inst|start
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.416     10.416           latch edge time
    Info (332115):     15.338      4.922  F        clock network delay
    Info (332115):     15.378      0.040     uTsu  I2C_monitor:I2C_inst|start
    Info (332115): 
    Info (332115): Data Arrival Time  :     7.771
    Info (332115): Data Required Time :    15.378
    Info (332115): Slack              :     7.607 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 12.960
    Info (332115): -to_clock [get_clocks {I2C_monitor:I2C_inst|deglitch:deglitch_sda|out}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 12.960 
    Info (332115): ===================================================================
    Info (332115): From Node    : I2C_monitor:I2C_inst|start_clr
    Info (332115): To Node      : I2C_monitor:I2C_inst|start
    Info (332115): Launch Clock : I2C_monitor:I2C_inst|deglitch:deglitch_scl|out
    Info (332115): Latch Clock  : I2C_monitor:I2C_inst|deglitch:deglitch_sda|out (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.833     20.833           launch edge time
    Info (332115):     26.660      5.827  R        clock network delay
    Info (332115):     26.964      0.304     uTco  I2C_monitor:I2C_inst|start_clr
    Info (332115):     26.964      0.000 RR  CELL  I2C_inst|start_clr|regout
    Info (332115):     27.664      0.700 RR    IC  I2C_inst|start|aclr
    Info (332115):     28.604      0.940 RF  CELL  I2C_monitor:I2C_inst|start
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.416     10.416           latch edge time
    Info (332115):     15.338      4.922  F        clock network delay
    Info (332115):     15.644      0.306      uTh  I2C_monitor:I2C_inst|start
    Info (332115): 
    Info (332115): Data Arrival Time  :    28.604
    Info (332115): Data Required Time :    15.644
    Info (332115): Slack              :    12.960 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 2.230
    Info (332113): Targets: [get_clocks {cm3|altpll_component|pll|clk[0]}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 2.230 
    Info (332113): ===================================================================
    Info (332113): Node             : NWire_rcv:MDC[0].M_I|DB_LEN[0][0]
    Info (332113): Clock            : cm3|altpll_component|pll|clk[0]
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           IF_clk
    Info (332113):      1.130      1.130 RR  CELL  IF_clk|combout
    Info (332113):      3.812      2.682 RR    IC  cm3|altpll_component|pll|inclk[0]
    Info (332113):     -2.398     -6.210 RR  CELL  cm3|altpll_component|pll|clk[0]
    Info (332113):     -1.482      0.916 RR    IC  cm3|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):     -1.482      0.000 RR  CELL  cm3|altpll_component|_clk0~clkctrl|outclk
    Info (332113):     -0.572      0.910 RR    IC  MDC[0].M_I|DB_LEN[0][0]|clk
    Info (332113):      0.094      0.666 RR  CELL  NWire_rcv:MDC[0].M_I|DB_LEN[0][0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      3.472      3.472           launch edge time
    Info (332113):      3.472      0.000           source latency
    Info (332113):      3.472      0.000           IF_clk
    Info (332113):      4.602      1.130 RR  CELL  IF_clk|combout
    Info (332113):      7.284      2.682 RR    IC  cm3|altpll_component|pll|inclk[0]
    Info (332113):      1.074     -6.210 RR  CELL  cm3|altpll_component|pll|clk[0]
    Info (332113):      1.990      0.916 FF    IC  cm3|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):      1.990      0.000 FF  CELL  cm3|altpll_component|_clk0~clkctrl|outclk
    Info (332113):      2.900      0.910 FF    IC  MDC[0].M_I|DB_LEN[0][0]|clk
    Info (332113):      3.566      0.666 FF  CELL  NWire_rcv:MDC[0].M_I|DB_LEN[0][0]
    Info (332113): 
    Info (332113): Required Width   :     1.242
    Info (332113): Actual Width     :     3.472
    Info (332113): Slack            :     2.230
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 7.349
    Info (332113): Targets: [get_clocks {IF_clk}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 7.349 
    Info (332113): ===================================================================
    Info (332113): Node             : FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): Clock            : IF_clk
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           IF_clk
    Info (332113):      1.130      1.130 RR  CELL  IF_clk|combout
    Info (332113):      1.269      0.139 RR    IC  IF_clk~clkctrl|inclk[0]
    Info (332113):      1.269      0.000 RR  CELL  IF_clk~clkctrl|outclk
    Info (332113):      2.103      0.834 RR    IC  RXF|mem_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):      2.938      0.835 RR  CELL  FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.416     10.416           launch edge time
    Info (332113):     10.416      0.000           source latency
    Info (332113):     10.416      0.000           IF_clk
    Info (332113):     11.546      1.130 FF  CELL  IF_clk|combout
    Info (332113):     11.685      0.139 FF    IC  IF_clk~clkctrl|inclk[0]
    Info (332113):     11.685      0.000 FF  CELL  IF_clk~clkctrl|outclk
    Info (332113):     12.519      0.834 FF    IC  RXF|mem_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):     13.354      0.835 FF  CELL  FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Required Width   :     3.067
    Info (332113): Actual Width     :    10.416
    Info (332113): Slack            :     7.349
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 7.639
    Info (332113): Targets: [get_clocks {sidetone2:sidetone_inst|sidetone_clock}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 7.639 
    Info (332113): ===================================================================
    Info (332113): Node             : sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[0]
    Info (332113): Clock            : sidetone2:sidetone_inst|sidetone_clock
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           IF_clk
    Info (332113):      1.130      1.130 RR  CELL  IF_clk|combout
    Info (332113):      1.269      0.139 RR    IC  IF_clk~clkctrl|inclk[0]
    Info (332113):      1.269      0.000 RR  CELL  IF_clk~clkctrl|outclk
    Info (332113):      2.201      0.932 RR    IC  sidetone_inst|sidetone_clock|clk
    Info (332113):      2.867      0.666 RR  CELL  sidetone2:sidetone_inst|sidetone_clock
    Info (332113):      2.867      0.000 RR  CELL  sidetone_inst|sidetone_clock|regout
    Info (332113):      4.949      2.082 RR    IC  sidetone_inst|sine_table_inst|altsyncram_component|auto_generated|ram_block1a0|clk0
    Info (332113):      5.764      0.815 RR  CELL  sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.416     10.416           launch edge time
    Info (332113):     10.416      0.000           source latency
    Info (332113):     10.416      0.000           IF_clk
    Info (332113):     11.546      1.130 RR  CELL  IF_clk|combout
    Info (332113):     11.685      0.139 RR    IC  IF_clk~clkctrl|inclk[0]
    Info (332113):     11.685      0.000 RR  CELL  IF_clk~clkctrl|outclk
    Info (332113):     12.617      0.932 RR    IC  sidetone_inst|sidetone_clock|clk
    Info (332113):     13.283      0.666 RR  CELL  sidetone2:sidetone_inst|sidetone_clock
    Info (332113):     13.283      0.000 FF  CELL  sidetone_inst|sidetone_clock|regout
    Info (332113):     15.365      2.082 FF    IC  sidetone_inst|sine_table_inst|altsyncram_component|auto_generated|ram_block1a0|clk0
    Info (332113):     16.180      0.815 FF  CELL  sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[0]
    Info (332113): 
    Info (332113): Required Width   :     2.777
    Info (332113): Actual Width     :    10.416
    Info (332113): Slack            :     7.639
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.174
    Info (332113): Targets: [get_clocks {I2C_monitor:I2C_inst|deglitch:deglitch_scl|out}...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 9.174 
    Info (332113): ===================================================================
    Info (332113): Node             : I2C_monitor:I2C_inst|ALC[0]
    Info (332113): Clock            : I2C_monitor:I2C_inst|deglitch:deglitch_scl|out
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           IF_clk
    Info (332113):      1.130      1.130 RR  CELL  IF_clk|combout
    Info (332113):      1.269      0.139 RR    IC  IF_clk~clkctrl|inclk[0]
    Info (332113):      1.269      0.000 RR  CELL  IF_clk~clkctrl|outclk
    Info (332113):      2.148      0.879 RR    IC  I2C_inst|deglitch_scl|out|clk
    Info (332113):      2.814      0.666 RR  CELL  I2C_monitor:I2C_inst|deglitch:deglitch_scl|out
    Info (332113):      2.814      0.000 RR  CELL  I2C_inst|deglitch_scl|out|regout
    Info (332113):      3.947      1.133 RR    IC  I2C_inst|deglitch_scl|out~clkctrl|inclk[0]
    Info (332113):      3.947      0.000 RR  CELL  I2C_inst|deglitch_scl|out~clkctrl|outclk
    Info (332113):      4.821      0.874 RR    IC  I2C_inst|ALC[0]|clk
    Info (332113):      5.487      0.666 RR  CELL  I2C_monitor:I2C_inst|ALC[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.416     10.416           launch edge time
    Info (332113):     10.416      0.000           source latency
    Info (332113):     10.416      0.000           IF_clk
    Info (332113):     11.546      1.130 RR  CELL  IF_clk|combout
    Info (332113):     11.685      0.139 RR    IC  IF_clk~clkctrl|inclk[0]
    Info (332113):     11.685      0.000 RR  CELL  IF_clk~clkctrl|outclk
    Info (332113):     12.564      0.879 RR    IC  I2C_inst|deglitch_scl|out|clk
    Info (332113):     13.230      0.666 RR  CELL  I2C_monitor:I2C_inst|deglitch:deglitch_scl|out
    Info (332113):     13.230      0.000 FF  CELL  I2C_inst|deglitch_scl|out|regout
    Info (332113):     14.363      1.133 FF    IC  I2C_inst|deglitch_scl|out~clkctrl|inclk[0]
    Info (332113):     14.363      0.000 FF  CELL  I2C_inst|deglitch_scl|out~clkctrl|outclk
    Info (332113):     15.237      0.874 FF    IC  I2C_inst|ALC[0]|clk
    Info (332113):     15.903      0.666 FF  CELL  I2C_monitor:I2C_inst|ALC[0]
    Info (332113): 
    Info (332113): Required Width   :     1.242
    Info (332113): Actual Width     :    10.416
    Info (332113): Slack            :     9.174
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.174
    Info (332113): Targets: [get_clocks {I2C_monitor:I2C_inst|deglitch:deglitch_sda|out}...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 9.174 
    Info (332113): ===================================================================
    Info (332113): Node             : I2C_monitor:I2C_inst|start
    Info (332113): Clock            : I2C_monitor:I2C_inst|deglitch:deglitch_sda|out (INVERTED)
    Info (332113): Type             : Low Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           IF_clk
    Info (332113):      1.130      1.130 RR  CELL  IF_clk|combout
    Info (332113):      1.269      0.139 RR    IC  IF_clk~clkctrl|inclk[0]
    Info (332113):      1.269      0.000 RR  CELL  IF_clk~clkctrl|outclk
    Info (332113):      2.175      0.906 RR    IC  I2C_inst|deglitch_sda|out|clk
    Info (332113):      2.841      0.666 RR  CELL  I2C_monitor:I2C_inst|deglitch:deglitch_sda|out
    Info (332113):      2.841      0.000 RR  CELL  I2C_inst|deglitch_sda|out|regout
    Info (332113):      3.952      1.111 RR    IC  I2C_inst|start|clk
    Info (332113):      4.618      0.666 RF  CELL  I2C_monitor:I2C_inst|start
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.416     10.416           launch edge time
    Info (332113):     10.416      0.000           source latency
    Info (332113):     10.416      0.000           IF_clk
    Info (332113):     11.546      1.130 RR  CELL  IF_clk|combout
    Info (332113):     11.685      0.139 RR    IC  IF_clk~clkctrl|inclk[0]
    Info (332113):     11.685      0.000 RR  CELL  IF_clk~clkctrl|outclk
    Info (332113):     12.591      0.906 RR    IC  I2C_inst|deglitch_sda|out|clk
    Info (332113):     13.257      0.666 RR  CELL  I2C_monitor:I2C_inst|deglitch:deglitch_sda|out
    Info (332113):     13.257      0.000 FF  CELL  I2C_inst|deglitch_sda|out|regout
    Info (332113):     14.368      1.111 FF    IC  I2C_inst|start|clk
    Info (332113):     15.034      0.666 FR  CELL  I2C_monitor:I2C_inst|start
    Info (332113): 
    Info (332113): Required Width   :     1.242
    Info (332113): Actual Width     :    10.416
    Info (332113): Slack            :     9.174
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 24.799
    Info (332113): Targets: [get_clocks {cm3|altpll_component|pll|clk[1]}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 24.799 
    Info (332113): ===================================================================
    Info (332113): Node             : divide_200[0]
    Info (332113): Clock            : cm3|altpll_component|pll|clk[1]
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           IF_clk
    Info (332113):      1.130      1.130 RR  CELL  IF_clk|combout
    Info (332113):      3.812      2.682 RR    IC  cm3|altpll_component|pll|inclk[0]
    Info (332113):     -2.398     -6.210 RR  CELL  cm3|altpll_component|pll|clk[1]
    Info (332113):     -1.482      0.916 RR    IC  cm3|altpll_component|_clk1~clkctrl|inclk[0]
    Info (332113):     -1.482      0.000 RR  CELL  cm3|altpll_component|_clk1~clkctrl|outclk
    Info (332113):     -0.574      0.908 RR    IC  divide_200[0]|clk
    Info (332113):      0.092      0.666 RR  CELL  divide_200[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     26.041     26.041           launch edge time
    Info (332113):     26.041      0.000           source latency
    Info (332113):     26.041      0.000           IF_clk
    Info (332113):     27.171      1.130 RR  CELL  IF_clk|combout
    Info (332113):     29.853      2.682 RR    IC  cm3|altpll_component|pll|inclk[0]
    Info (332113):     23.643     -6.210 RR  CELL  cm3|altpll_component|pll|clk[1]
    Info (332113):     24.559      0.916 FF    IC  cm3|altpll_component|_clk1~clkctrl|inclk[0]
    Info (332113):     24.559      0.000 FF  CELL  cm3|altpll_component|_clk1~clkctrl|outclk
    Info (332113):     25.467      0.908 FF    IC  divide_200[0]|clk
    Info (332113):     26.133      0.666 FF  CELL  divide_200[0]
    Info (332113): 
    Info (332113): Required Width   :     1.242
    Info (332113): Actual Width     :    26.041
    Info (332113): Slack            :    24.799
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 39.448
    Info (332113): Targets: [get_clocks {C5}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 39.448 
    Info (332113): ===================================================================
    Info (332113): Node             : C12_RESET.c0
    Info (332113): Clock            : C5
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           C5
    Info (332113):      0.985      0.985 RR  CELL  C5|combout
    Info (332113):      2.840      1.855 RR    IC  C5~clkctrl|inclk[0]
    Info (332113):      2.840      0.000 RR  CELL  C5~clkctrl|outclk
    Info (332113):      3.775      0.935 RR    IC  C12_RESET.c0|clk
    Info (332113):      4.441      0.666 RR  CELL  C12_RESET.c0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     40.690     40.690           launch edge time
    Info (332113):     40.690      0.000           source latency
    Info (332113):     40.690      0.000           C5
    Info (332113):     41.675      0.985 FF  CELL  C5|combout
    Info (332113):     43.530      1.855 FF    IC  C5~clkctrl|inclk[0]
    Info (332113):     43.530      0.000 FF  CELL  C5~clkctrl|outclk
    Info (332113):     44.465      0.935 FF    IC  C12_RESET.c0|clk
    Info (332113):     45.131      0.666 FF  CELL  C12_RESET.c0
    Info (332113): 
    Info (332113): Required Width   :     1.242
    Info (332113): Actual Width     :    40.690
    Info (332113): Slack            :    39.448
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 39.448
    Info (332113): Targets: [get_clocks {SPI_SCK}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 39.448 
    Info (332113): ===================================================================
    Info (332113): Node             : gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0]
    Info (332113): Clock            : SPI_SCK
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           SPI_SCK
    Info (332113):      0.995      0.995 RR  CELL  SPI_SCK|combout
    Info (332113):      2.742      1.747 RR    IC  SPI_SCK~clkctrl|inclk[0]
    Info (332113):      2.742      0.000 RR  CELL  SPI_SCK~clkctrl|outclk
    Info (332113):      3.652      0.910 RR    IC  gpio_controlSDR|spi_regs|BitCounter[0]|clk
    Info (332113):      4.318      0.666 RR  CELL  gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     40.690     40.690           launch edge time
    Info (332113):     40.690      0.000           source latency
    Info (332113):     40.690      0.000           SPI_SCK
    Info (332113):     41.685      0.995 FF  CELL  SPI_SCK|combout
    Info (332113):     43.432      1.747 FF    IC  SPI_SCK~clkctrl|inclk[0]
    Info (332113):     43.432      0.000 FF  CELL  SPI_SCK~clkctrl|outclk
    Info (332113):     44.342      0.910 FF    IC  gpio_controlSDR|spi_regs|BitCounter[0]|clk
    Info (332113):     45.008      0.666 FF  CELL  gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0]
    Info (332113): 
    Info (332113): Required Width   :     1.242
    Info (332113): Actual Width     :    40.690
    Info (332113): Slack            :    39.448
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 415.418
    Info (332113): Targets: [get_clocks {clk_lrclk_gen:clrgen|BCLK}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 415.418 
    Info (332113): ===================================================================
    Info (332113): Node             : I2S_xmit:J_IQPWM|TLV_state~2
    Info (332113): Clock            : clk_lrclk_gen:clrgen|BCLK
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.304      0.304           source latency
    Info (332113):      0.304      0.000           clk_lrclk_gen:clrgen|BCLK
    Info (332113):      0.304      0.000 RR  CELL  clrgen|BCLK|regout
    Info (332113):      1.068      0.764 RR    IC  clrgen|BCLK~clkctrl|inclk[0]
    Info (332113):      1.068      0.000 RR  CELL  clrgen|BCLK~clkctrl|outclk
    Info (332113):      1.984      0.916 RR    IC  J_IQPWM|TLV_state~2|clk
    Info (332113):      2.650      0.666 RR  CELL  I2S_xmit:J_IQPWM|TLV_state~2
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):    416.660    416.660           launch edge time
    Info (332113):    416.964      0.304           source latency
    Info (332113):    416.964      0.000           clk_lrclk_gen:clrgen|BCLK
    Info (332113):    416.964      0.000 FF  CELL  clrgen|BCLK|regout
    Info (332113):    417.728      0.764 FF    IC  clrgen|BCLK~clkctrl|inclk[0]
    Info (332113):    417.728      0.000 FF  CELL  clrgen|BCLK~clkctrl|outclk
    Info (332113):    418.644      0.916 FF    IC  J_IQPWM|TLV_state~2|clk
    Info (332113):    419.310      0.666 FF  CELL  I2S_xmit:J_IQPWM|TLV_state~2
    Info (332113): 
    Info (332113): Required Width   :     1.242
    Info (332113): Actual Width     :   416.660
    Info (332113): Slack            :   415.418
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 5205.473
    Info (332113): Targets: [get_clocks {pro_clock}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 5205.473 
    Info (332113): ===================================================================
    Info (332113): Node             : profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[0]
    Info (332113): Clock            : pro_clock
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           IF_clk
    Info (332113):      1.130      1.130 RR  CELL  IF_clk|combout
    Info (332113):      3.812      2.682 RR    IC  cm3|altpll_component|pll|inclk[0]
    Info (332113):     -2.398     -6.210 RR  CELL  cm3|altpll_component|pll|clk[1]
    Info (332113):     -1.482      0.916 RR    IC  cm3|altpll_component|_clk1~clkctrl|inclk[0]
    Info (332113):     -1.482      0.000 RR  CELL  cm3|altpll_component|_clk1~clkctrl|outclk
    Info (332113):     -0.602      0.880 RR    IC  pro_clock|clk
    Info (332113):      0.064      0.666 RR  CELL  pro_clock
    Info (332113):      0.064      0.000 RR  CELL  pro_clock|regout
    Info (332113):      0.872      0.808 RR    IC  pro_clock~clkctrl|inclk[0]
    Info (332113):      0.872      0.000 RR  CELL  pro_clock~clkctrl|outclk
    Info (332113):      1.725      0.853 RR    IC  profile_CW|profile_ROM_inst|altsyncram_component|auto_generated|ram_block1a0|clk0
    Info (332113):      2.540      0.815 RR  CELL  profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):   5208.250   5208.250           launch edge time
    Info (332113):   5208.250      0.000           source latency
    Info (332113):   5208.250      0.000           IF_clk
    Info (332113):   5209.380      1.130 RR  CELL  IF_clk|combout
    Info (332113):   5212.062      2.682 RR    IC  cm3|altpll_component|pll|inclk[0]
    Info (332113):   5205.852     -6.210 RR  CELL  cm3|altpll_component|pll|clk[1]
    Info (332113):   5206.768      0.916 RR    IC  cm3|altpll_component|_clk1~clkctrl|inclk[0]
    Info (332113):   5206.768      0.000 RR  CELL  cm3|altpll_component|_clk1~clkctrl|outclk
    Info (332113):   5207.648      0.880 RR    IC  pro_clock|clk
    Info (332113):   5208.314      0.666 RR  CELL  pro_clock
    Info (332113):   5208.314      0.000 FF  CELL  pro_clock|regout
    Info (332113):   5209.122      0.808 FF    IC  pro_clock~clkctrl|inclk[0]
    Info (332113):   5209.122      0.000 FF  CELL  pro_clock~clkctrl|outclk
    Info (332113):   5209.975      0.853 FF    IC  profile_CW|profile_ROM_inst|altsyncram_component|auto_generated|ram_block1a0|clk0
    Info (332113):   5210.790      0.815 FF  CELL  profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[0]
    Info (332113): 
    Info (332113): Required Width   :     2.777
    Info (332113): Actual Width     :  5208.250
    Info (332113): Slack            :  5205.473
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 16665.158
    Info (332113): Targets: [get_clocks {iambic_clk}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 16665.158 
    Info (332113): ===================================================================
    Info (332113): Node             : iambic:iambic_inst|dash_memory
    Info (332113): Clock            : iambic_clk
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           IF_clk
    Info (332113):      1.130      1.130 RR  CELL  IF_clk|combout
    Info (332113):      3.812      2.682 RR    IC  cm3|altpll_component|pll|inclk[0]
    Info (332113):     -2.398     -6.210 RR  CELL  cm3|altpll_component|pll|clk[1]
    Info (332113):     -1.482      0.916 RR    IC  cm3|altpll_component|_clk1~clkctrl|inclk[0]
    Info (332113):     -1.482      0.000 RR  CELL  cm3|altpll_component|_clk1~clkctrl|outclk
    Info (332113):     -0.584      0.898 RR    IC  iambic_clk|clk
    Info (332113):      0.082      0.666 RR  CELL  iambic_clk
    Info (332113):      0.082      0.000 RR  CELL  iambic_clk|regout
    Info (332113):      1.541      1.459 RR    IC  iambic_inst|dash_memory|clk
    Info (332113):      2.207      0.666 RR  CELL  iambic:iambic_inst|dash_memory
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):  16666.400  16666.400           launch edge time
    Info (332113):  16666.400      0.000           source latency
    Info (332113):  16666.400      0.000           IF_clk
    Info (332113):  16667.530      1.130 RR  CELL  IF_clk|combout
    Info (332113):  16670.212      2.682 RR    IC  cm3|altpll_component|pll|inclk[0]
    Info (332113):  16664.002     -6.210 RR  CELL  cm3|altpll_component|pll|clk[1]
    Info (332113):  16664.918      0.916 RR    IC  cm3|altpll_component|_clk1~clkctrl|inclk[0]
    Info (332113):  16664.918      0.000 RR  CELL  cm3|altpll_component|_clk1~clkctrl|outclk
    Info (332113):  16665.816      0.898 RR    IC  iambic_clk|clk
    Info (332113):  16666.482      0.666 RR  CELL  iambic_clk
    Info (332113):  16666.482      0.000 FF  CELL  iambic_clk|regout
    Info (332113):  16667.941      1.459 FF    IC  iambic_inst|dash_memory|clk
    Info (332113):  16668.607      0.666 FF  CELL  iambic:iambic_inst|dash_memory
    Info (332113): 
    Info (332113): Required Width   :     1.242
    Info (332113): Actual Width     : 16666.400
    Info (332113): Slack            : 16665.158
    Info (332113): ===================================================================
    Info (332113): 
Info: Analyzing Fast Model
Warning (332088): No paths exist between clock target "clk_lrclk_gen:clrgen|BCLK" of clock "clk_lrclk_gen:clrgen|BCLK" and its clock source. Assuming zero source clock latency.
Info (332146): Worst-case setup slack is 4.145
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.145         0.000 C5 
    Info (332119):     4.973         0.000 clk_lrclk_gen:clrgen|BCLK 
    Info (332119):     6.205         0.000 n/a 
    Info (332119):     6.933         0.000 IF_clk 
    Info (332119):     8.221         0.000 cm3|altpll_component|pll|clk[0] 
    Info (332119):     8.231         0.000 I2C_monitor:I2C_inst|deglitch:deglitch_scl|out 
    Info (332119):     9.650         0.000 I2C_monitor:I2C_inst|deglitch:deglitch_sda|out 
    Info (332119):    17.096         0.000 pro_clock 
    Info (332119):    18.774         0.000 sidetone2:sidetone_inst|sidetone_clock 
    Info (332119):    49.162         0.000 cm3|altpll_component|pll|clk[1] 
    Info (332119):    79.407         0.000 SPI_SCK 
    Info (332119):    97.933         0.000 iambic_clk 
Info (332146): Worst-case hold slack is 0.128
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.128         0.000 IF_clk 
    Info (332119):     0.215         0.000 C5 
    Info (332119):     0.215         0.000 I2C_monitor:I2C_inst|deglitch:deglitch_scl|out 
    Info (332119):     0.215         0.000 SPI_SCK 
    Info (332119):     0.215         0.000 clk_lrclk_gen:clrgen|BCLK 
    Info (332119):     0.215         0.000 cm3|altpll_component|pll|clk[0] 
    Info (332119):     0.215         0.000 iambic_clk 
    Info (332119):     0.215         0.000 pro_clock 
    Info (332119):     0.245         0.000 cm3|altpll_component|pll|clk[1] 
    Info (332119):     0.433         0.000 sidetone2:sidetone_inst|sidetone_clock 
    Info (332119):     0.646         0.000 I2C_monitor:I2C_inst|deglitch:deglitch_sda|out 
    Info (332119):     4.091         0.000 n/a 
Info (332146): Worst-case recovery slack is 9.063
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.063         0.000 I2C_monitor:I2C_inst|deglitch:deglitch_sda|out 
Info (332146): Worst-case removal slack is 11.650
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    11.650         0.000 I2C_monitor:I2C_inst|deglitch:deglitch_sda|out 
Info (332146): Worst-case minimum pulse width slack is 2.472
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.472         0.000 cm3|altpll_component|pll|clk[0] 
    Info (332119):     8.289         0.000 IF_clk 
    Info (332119):     8.493         0.000 sidetone2:sidetone_inst|sidetone_clock 
    Info (332119):     9.416         0.000 I2C_monitor:I2C_inst|deglitch:deglitch_scl|out 
    Info (332119):     9.416         0.000 I2C_monitor:I2C_inst|deglitch:deglitch_sda|out 
    Info (332119):    25.041         0.000 cm3|altpll_component|pll|clk[1] 
    Info (332119):    39.690         0.000 C5 
    Info (332119):    39.690         0.000 SPI_SCK 
    Info (332119):   415.660         0.000 clk_lrclk_gen:clrgen|BCLK 
    Info (332119):  5206.327         0.000 pro_clock 
    Info (332119): 16665.400         0.000 iambic_clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 4.145
    Info (332115): -to_clock [get_clocks {C5}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 4.145 
    Info (332115): ===================================================================
    Info (332115): From Node    : clk_lrclk_gen:clrgen|BCLK
    Info (332115): To Node      : clk_lrclk_gen:clrgen|BCLK
    Info (332115): Launch Clock : clk_lrclk_gen:clrgen|BCLK
    Info (332115): Latch Clock  : C5
    Info (332115): Max Delay Exception      : 3.000
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.141      0.141  R        clock network delay
    Info (332115):      0.141      0.000 RR  CELL  clrgen|BCLK|regout
    Info (332115):      0.370      0.229 RR    IC  clrgen|BCLK~0|datab
    Info (332115):      0.545      0.175 RR  CELL  clrgen|BCLK~0|combout
    Info (332115):      0.724      0.179 RR    IC  clrgen|BCLK~feeder|dataa
    Info (332115):      0.911      0.187 RR  CELL  clrgen|BCLK~feeder|combout
    Info (332115):      0.911      0.000 RR    IC  clrgen|BCLK|datain
    Info (332115):      0.953      0.042 RR  CELL  clk_lrclk_gen:clrgen|BCLK
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      3.000      3.000           latch edge time
    Info (332115):      5.066      2.066  R        clock network delay
    Info (332115):      5.098      0.032     uTsu  clk_lrclk_gen:clrgen|BCLK
    Info (332115): 
    Info (332115): Data Arrival Time  :     0.953
    Info (332115): Data Required Time :     5.098
    Info (332115): Slack              :     4.145 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 4.973
    Info (332115): -to_clock [get_clocks {clk_lrclk_gen:clrgen|BCLK}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 4.973 
    Info (332115): ===================================================================
    Info (332115): From Node    : clk_lrclk_gen:lrgen|Brise
    Info (332115): To Node      : I2S_xmit:J_IQPWM|data[1]
    Info (332115): Launch Clock : C5
    Info (332115): Latch Clock  : clk_lrclk_gen:clrgen|BCLK
    Info (332115): Max Delay Exception      : 7.000
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.094      2.094  R        clock network delay
    Info (332115):      2.235      0.141     uTco  clk_lrclk_gen:lrgen|Brise
    Info (332115):      2.235      0.000 RR  CELL  lrgen|Brise|regout
    Info (332115):      2.487      0.252 RR    IC  J_LRAudio|data~17|datad
    Info (332115):      2.546      0.059 RR  CELL  J_LRAudio|data~17|combout
    Info (332115):      2.989      0.443 RR    IC  J_IQPWM|data[1]|ena
    Info (332115):      3.362      0.373 RR  CELL  I2S_xmit:J_IQPWM|data[1]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      7.000      7.000           latch edge time
    Info (332115):      8.303      1.303  R        clock network delay
    Info (332115):      8.335      0.032     uTsu  I2S_xmit:J_IQPWM|data[1]
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.362
    Info (332115): Data Required Time :     8.335
    Info (332115): Slack              :     4.973 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 6.205
    Info (332115): -to_clock n/a
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 6.205 
    Info (332115): ===================================================================
    Info (332115): From Node    : IF_conf[1]
    Info (332115): To Node      : C48_clk
    Info (332115): Launch Clock : IF_clk
    Info (332115): Latch Clock  : n/a
    Info (332115): Max Delay Exception      : 10.000
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.518      1.518  R        clock network delay
    Info (332115):      1.659      0.141     uTco  IF_conf[1]
    Info (332115):      1.659      0.000 FF  CELL  IF_conf[1]|regout
    Info (332115):      1.817      0.158 FF    IC  C48_clk~0|datab
    Info (332115):      1.992      0.175 FR  CELL  C48_clk~0|combout
    Info (332115):      2.327      0.335 RR    IC  C48_clk|datain
    Info (332115):      3.795      1.468 RR  CELL  C48_clk
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.000      0.000  R        clock network delay
    Info (332115):     10.000      0.000  R  oExt  C48_clk
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.795
    Info (332115): Data Required Time :    10.000
    Info (332115): Slack              :     6.205 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 6.933
    Info (332115): -to_clock [get_clocks {IF_clk}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 6.933 
    Info (332115): ===================================================================
    Info (332115): From Node    : NWire_xmit:M_LRAudio|NW_state~3
    Info (332115): To Node      : C19
    Info (332115): Launch Clock : cm3|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : IF_clk
    Info (332115): Max Delay Exception      : 11.000
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):     -0.105     -0.105  R        clock network delay
    Info (332115):      0.036      0.141     uTco  NWire_xmit:M_LRAudio|NW_state~3
    Info (332115):      0.036      0.000 RR  CELL  M_LRAudio|NW_state~3|regout
    Info (332115):      0.414      0.378 RR    IC  P_IQPWM|Selector0~0|datab
    Info (332115):      0.594      0.180 RR  CELL  P_IQPWM|Selector0~0|combout
    Info (332115):      1.174      0.580 RR    IC  C19|datain
    Info (332115):      3.067      1.893 RR  CELL  C19
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     11.000     11.000           latch edge time
    Info (332115):     11.000      0.000  R        clock network delay
    Info (332115):     10.000     -1.000  R  oExt  C19
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.067
    Info (332115): Data Required Time :    10.000
    Info (332115): Slack              :     6.933 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 8.221
    Info (332115): -to_clock [get_clocks {cm3|altpll_component|pll|clk[0]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 8.221 
    Info (332115): ===================================================================
    Info (332115): From Node    : NWire_rcv:MDC[1].M_Q|tb_width[1]
    Info (332115): To Node      : NWire_rcv:MDC[1].M_Q|pass[2]
    Info (332115): Launch Clock : cm3|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : cm3|altpll_component|pll|clk[0]
    Info (332115): Max Delay Exception      : 11.000
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):     -0.083     -0.083  R        clock network delay
    Info (332115):      0.058      0.141     uTco  NWire_rcv:MDC[1].M_Q|tb_width[1]
    Info (332115):      0.058      0.000 RR  CELL  MDC[1].M_Q|tb_width[1]|regout
    Info (332115):      0.549      0.491 RR    IC  MDC[1].M_Q|Add1~0|dataa
    Info (332115):      0.699      0.150 RR  CELL  MDC[1].M_Q|Add1~0|cout
    Info (332115):      0.699      0.000 RR    IC  MDC[1].M_Q|Add1~2|cin
    Info (332115):      0.869      0.170 RR  CELL  MDC[1].M_Q|Add1~2|combout
    Info (332115):      1.441      0.572 RR    IC  MDC[1].M_Q|LessThan5~5|dataa
    Info (332115):      1.591      0.150 RF  CELL  MDC[1].M_Q|LessThan5~5|cout
    Info (332115):      1.591      0.000 FF    IC  MDC[1].M_Q|LessThan5~7|cin
    Info (332115):      1.626      0.035 FR  CELL  MDC[1].M_Q|LessThan5~7|cout
    Info (332115):      1.626      0.000 RR    IC  MDC[1].M_Q|LessThan5~9|cin
    Info (332115):      1.720      0.094 RF  CELL  MDC[1].M_Q|LessThan5~9|cout
    Info (332115):      1.720      0.000 FF    IC  MDC[1].M_Q|LessThan5~11|cin
    Info (332115):      1.755      0.035 FR  CELL  MDC[1].M_Q|LessThan5~11|cout
    Info (332115):      1.755      0.000 RR    IC  MDC[1].M_Q|LessThan5~13|cin
    Info (332115):      1.790      0.035 RF  CELL  MDC[1].M_Q|LessThan5~13|cout
    Info (332115):      1.790      0.000 FF    IC  MDC[1].M_Q|LessThan5~15|cin
    Info (332115):      1.825      0.035 FR  CELL  MDC[1].M_Q|LessThan5~15|cout
    Info (332115):      1.825      0.000 RR    IC  MDC[1].M_Q|LessThan5~17|cin
    Info (332115):      1.860      0.035 RF  CELL  MDC[1].M_Q|LessThan5~17|cout
    Info (332115):      1.860      0.000 FF    IC  MDC[1].M_Q|LessThan5~19|cin
    Info (332115):      1.895      0.035 FR  CELL  MDC[1].M_Q|LessThan5~19|cout
    Info (332115):      1.895      0.000 RR    IC  MDC[1].M_Q|LessThan5~21|cin
    Info (332115):      1.930      0.035 RF  CELL  MDC[1].M_Q|LessThan5~21|cout
    Info (332115):      1.930      0.000 FF    IC  MDC[1].M_Q|LessThan5~23|cin
    Info (332115):      1.965      0.035 FR  CELL  MDC[1].M_Q|LessThan5~23|cout
    Info (332115):      1.965      0.000 RR    IC  MDC[1].M_Q|LessThan5~24|cin
    Info (332115):      2.135      0.170 RF  CELL  MDC[1].M_Q|LessThan5~24|combout
    Info (332115):      2.572      0.437 FF    IC  MDC[1].M_Q|pass~2|datac
    Info (332115):      2.682      0.110 FR  CELL  MDC[1].M_Q|pass~2|combout
    Info (332115):      2.682      0.000 RR    IC  MDC[1].M_Q|pass[2]|datain
    Info (332115):      2.724      0.042 RR  CELL  NWire_rcv:MDC[1].M_Q|pass[2]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     11.000     11.000           latch edge time
    Info (332115):     10.913     -0.087  R        clock network delay
    Info (332115):     10.945      0.032     uTsu  NWire_rcv:MDC[1].M_Q|pass[2]
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.724
    Info (332115): Data Required Time :    10.945
    Info (332115): Slack              :     8.221 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 8.231
    Info (332115): -to_clock [get_clocks {I2C_monitor:I2C_inst|deglitch:deglitch_scl|out}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 8.231 
    Info (332115): ===================================================================
    Info (332115): From Node    : I2C_monitor:I2C_inst|start
    Info (332115): To Node      : I2C_monitor:I2C_inst|address_targeted[2]
    Info (332115): Launch Clock : I2C_monitor:I2C_inst|deglitch:deglitch_sda|out (INVERTED)
    Info (332115): Latch Clock  : I2C_monitor:I2C_inst|deglitch:deglitch_scl|out
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.416     10.416           launch edge time
    Info (332115):     12.738      2.322  F        clock network delay
    Info (332115):     12.879      0.141     uTco  I2C_monitor:I2C_inst|start
    Info (332115):     12.879      0.000 RR  CELL  I2C_inst|start|regout
    Info (332115):     13.123      0.244 RR    IC  I2C_inst|Decoder0~0|datad
    Info (332115):     13.182      0.059 RR  CELL  I2C_inst|Decoder0~0|combout
    Info (332115):     13.497      0.315 RR    IC  I2C_inst|Decoder0~1|datac
    Info (332115):     13.630      0.133 RR  CELL  I2C_inst|Decoder0~1|combout
    Info (332115):     13.963      0.333 RR    IC  I2C_inst|Decoder0~5|datab
    Info (332115):     14.143      0.180 RR  CELL  I2C_inst|Decoder0~5|combout
    Info (332115):     14.261      0.118 RR    IC  I2C_inst|address_targeted[2]~6|dataa
    Info (332115):     14.441      0.180 RR  CELL  I2C_inst|address_targeted[2]~6|combout
    Info (332115):     15.335      0.894 RR    IC  I2C_inst|address_targeted[2]|sdata
    Info (332115):     15.520      0.185 RR  CELL  I2C_monitor:I2C_inst|address_targeted[2]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.833     20.833           latch edge time
    Info (332115):     23.719      2.886  R        clock network delay
    Info (332115):     23.751      0.032     uTsu  I2C_monitor:I2C_inst|address_targeted[2]
    Info (332115): 
    Info (332115): Data Arrival Time  :    15.520
    Info (332115): Data Required Time :    23.751
    Info (332115): Slack              :     8.231 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 9.650
    Info (332115): -to_clock [get_clocks {I2C_monitor:I2C_inst|deglitch:deglitch_sda|out}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 9.650 
    Info (332115): ===================================================================
    Info (332115): From Node    : I2C_monitor:I2C_inst|deglitch:deglitch_scl|out
    Info (332115): To Node      : I2C_monitor:I2C_inst|start
    Info (332115): Launch Clock : I2C_monitor:I2C_inst|deglitch:deglitch_scl|out
    Info (332115): Latch Clock  : I2C_monitor:I2C_inst|deglitch:deglitch_sda|out (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.610      1.610  R        clock network delay
    Info (332115):      1.610      0.000 RR  CELL  I2C_inst|deglitch_scl|out|regout
    Info (332115):      2.484      0.874 RR    IC  I2C_inst|start~0|datad
    Info (332115):      2.543      0.059 RR  CELL  I2C_inst|start~0|combout
    Info (332115):      2.935      0.392 RR    IC  I2C_inst|start|sdata
    Info (332115):      3.120      0.185 RR  CELL  I2C_monitor:I2C_inst|start
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.416     10.416           latch edge time
    Info (332115):     12.738      2.322  F        clock network delay
    Info (332115):     12.770      0.032     uTsu  I2C_monitor:I2C_inst|start
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.120
    Info (332115): Data Required Time :    12.770
    Info (332115): Slack              :     9.650 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 17.096
    Info (332115): -to_clock [get_clocks {pro_clock}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 17.096 
    Info (332115): ===================================================================
    Info (332115): From Node    : async_usb:usb1|Rx_fifo_wdata[1]
    Info (332115): To Node      : profile:profile_sidetone|profile_count[1]
    Info (332115): Launch Clock : IF_clk
    Info (332115): Latch Clock  : pro_clock
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):  10395.667  10395.667           launch edge time
    Info (332115):  10397.168      1.501  R        clock network delay
    Info (332115):  10397.309      0.141     uTco  async_usb:usb1|Rx_fifo_wdata[1]
    Info (332115):  10397.309      0.000 FF  CELL  usb1|Rx_fifo_wdata[1]|regout
    Info (332115):  10397.966      0.657 FF    IC  Equal7~0|dataa
    Info (332115):  10398.146      0.180 FR  CELL  Equal7~0|combout
    Info (332115):  10398.485      0.339 RR    IC  Equal7~2|dataa
    Info (332115):  10398.665      0.180 RR  CELL  Equal7~2|combout
    Info (332115):  10398.770      0.105 RR    IC  sync_err[1]~0|datad
    Info (332115):  10398.829      0.059 RR  CELL  sync_err[1]~0|combout
    Info (332115):  10399.144      0.315 RR    IC  CW_char~2|datab
    Info (332115):  10399.319      0.175 RR  CELL  CW_char~2|combout
    Info (332115):  10399.926      0.607 RR    IC  profile_sidetone|Selector28~0|datad
    Info (332115):  10399.985      0.059 RR  CELL  profile_sidetone|Selector28~0|combout
    Info (332115):  10400.115      0.130 RR    IC  profile_sidetone|Selector27~0|datab
    Info (332115):  10400.290      0.175 RR  CELL  profile_sidetone|Selector27~0|combout
    Info (332115):  10400.409      0.119 RR    IC  profile_sidetone|Selector27~1|datab
    Info (332115):  10400.584      0.175 RR  CELL  profile_sidetone|Selector27~1|combout
    Info (332115):  10400.584      0.000 RR    IC  profile_sidetone|profile_count[1]|datain
    Info (332115):  10400.626      0.042 RR  CELL  profile:profile_sidetone|profile_count[1]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):  10416.500  10416.500           latch edge time
    Info (332115):  10417.690      1.190  R        clock network delay
    Info (332115):  10417.722      0.032     uTsu  profile:profile_sidetone|profile_count[1]
    Info (332115): 
    Info (332115): Data Arrival Time  : 10400.626
    Info (332115): Data Required Time : 10417.722
    Info (332115): Slack              :    17.096 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 18.774
    Info (332115): -to_clock [get_clocks {sidetone2:sidetone_inst|sidetone_clock}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 18.774 
    Info (332115): ===================================================================
    Info (332115): From Node    : sidetone2:sidetone_inst|sine_address[0]
    Info (332115): To Node      : sidetone2:sidetone_inst|sine_address[9]
    Info (332115): Launch Clock : sidetone2:sidetone_inst|sidetone_clock
    Info (332115): Latch Clock  : sidetone2:sidetone_inst|sidetone_clock
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.661      2.661  R        clock network delay
    Info (332115):      2.802      0.141     uTco  sidetone2:sidetone_inst|sine_address[0]
    Info (332115):      2.802      0.000 RR  CELL  sidetone_inst|sine_address[0]|regout
    Info (332115):      3.173      0.371 RR    IC  sidetone_inst|Add2~0|datab
    Info (332115):      3.316      0.143 RR  CELL  sidetone_inst|Add2~0|cout
    Info (332115):      3.316      0.000 RR    IC  sidetone_inst|Add2~2|cin
    Info (332115):      3.351      0.035 RF  CELL  sidetone_inst|Add2~2|cout
    Info (332115):      3.351      0.000 FF    IC  sidetone_inst|Add2~4|cin
    Info (332115):      3.386      0.035 FR  CELL  sidetone_inst|Add2~4|cout
    Info (332115):      3.386      0.000 RR    IC  sidetone_inst|Add2~6|cin
    Info (332115):      3.480      0.094 RF  CELL  sidetone_inst|Add2~6|cout
    Info (332115):      3.480      0.000 FF    IC  sidetone_inst|Add2~8|cin
    Info (332115):      3.515      0.035 FR  CELL  sidetone_inst|Add2~8|cout
    Info (332115):      3.515      0.000 RR    IC  sidetone_inst|Add2~10|cin
    Info (332115):      3.550      0.035 RF  CELL  sidetone_inst|Add2~10|cout
    Info (332115):      3.550      0.000 FF    IC  sidetone_inst|Add2~12|cin
    Info (332115):      3.585      0.035 FR  CELL  sidetone_inst|Add2~12|cout
    Info (332115):      3.585      0.000 RR    IC  sidetone_inst|Add2~14|cin
    Info (332115):      3.620      0.035 RF  CELL  sidetone_inst|Add2~14|cout
    Info (332115):      3.620      0.000 FF    IC  sidetone_inst|Add2~16|cin
    Info (332115):      3.655      0.035 FR  CELL  sidetone_inst|Add2~16|cout
    Info (332115):      3.655      0.000 RR    IC  sidetone_inst|Add2~18|cin
    Info (332115):      3.825      0.170 RR  CELL  sidetone_inst|Add2~18|combout
    Info (332115):      4.020      0.195 RR    IC  sidetone_inst|sine_address~16|datac
    Info (332115):      4.153      0.133 RR  CELL  sidetone_inst|sine_address~16|combout
    Info (332115):      4.561      0.408 RR    IC  sidetone_inst|sine_address[9]|sdata
    Info (332115):      4.746      0.185 RR  CELL  sidetone2:sidetone_inst|sine_address[9]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.833     20.833           latch edge time
    Info (332115):     23.488      2.655  R        clock network delay
    Info (332115):     23.520      0.032     uTsu  sidetone2:sidetone_inst|sine_address[9]
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.746
    Info (332115): Data Required Time :    23.520
    Info (332115): Slack              :    18.774 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 49.162
    Info (332115): -to_clock [get_clocks {cm3|altpll_component|pll|clk[1]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 49.162 
    Info (332115): ===================================================================
    Info (332115): From Node    : divide_640[2]
    Info (332115): To Node      : divide_640[6]
    Info (332115): Launch Clock : cm3|altpll_component|pll|clk[1]
    Info (332115): Latch Clock  : cm3|altpll_component|pll|clk[1]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):     -0.138     -0.138  R        clock network delay
    Info (332115):      0.003      0.141     uTco  divide_640[2]
    Info (332115):      0.003      0.000 FF  CELL  divide_640[2]|regout
    Info (332115):      1.368      1.365 FF    IC  Equal1~0|datab
    Info (332115):      1.548      0.180 FF  CELL  Equal1~0|combout
    Info (332115):      2.597      1.049 FF    IC  divide_640~0|datab
    Info (332115):      2.772      0.175 FR  CELL  divide_640~0|combout
    Info (332115):      2.772      0.000 RR    IC  divide_640[6]|datain
    Info (332115):      2.814      0.042 RR  CELL  divide_640[6]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     52.082     52.082           latch edge time
    Info (332115):     51.944     -0.138  R        clock network delay
    Info (332115):     51.976      0.032     uTsu  divide_640[6]
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.814
    Info (332115): Data Required Time :    51.976
    Info (332115): Slack              :    49.162 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 79.407
    Info (332115): -to_clock [get_clocks {SPI_SCK}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 79.407 
    Info (332115): ===================================================================
    Info (332115): From Node    : gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4]
    Info (332115): To Node      : gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]
    Info (332115): Launch Clock : SPI_SCK
    Info (332115): Latch Clock  : SPI_SCK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.135      2.135  R        clock network delay
    Info (332115):      2.276      0.141     uTco  gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4]
    Info (332115):      2.276      0.000 RR  CELL  gpio_controlSDR|spi_regs|BitCounter[4]|regout
    Info (332115):      2.533      0.257 RR    IC  gpio_controlSDR|spi_regs|LessThan1~0|dataa
    Info (332115):      2.720      0.187 RF  CELL  gpio_controlSDR|spi_regs|LessThan1~0|combout
    Info (332115):      2.945      0.225 FF    IC  gpio_controlSDR|spi_regs|LessThan1~1|datac
    Info (332115):      3.052      0.107 FR  CELL  gpio_controlSDR|spi_regs|LessThan1~1|combout
    Info (332115):      3.778      0.726 RR    IC  gpio_controlSDR|spi_regs|saddr[0]|ena
    Info (332115):      4.151      0.373 RF  CELL  gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     81.380     81.380           latch edge time
    Info (332115):     83.526      2.146  R        clock network delay
    Info (332115):     83.558      0.032     uTsu  gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.151
    Info (332115): Data Required Time :    83.558
    Info (332115): Slack              :    79.407 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 97.933
    Info (332115): -to_clock [get_clocks {iambic_clk}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 97.933 
    Info (332115): ===================================================================
    Info (332115): From Node    : IF_Alex[1][12]
    Info (332115): To Node      : iambic:iambic_inst|delay[9]
    Info (332115): Launch Clock : IF_clk
    Info (332115): Latch Clock  : iambic_clk
    Info (332115): Max Delay Exception      : 140.000
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.509      1.509  R        clock network delay
    Info (332115):      1.650      0.141     uTco  IF_Alex[1][12]
    Info (332115):      1.650      0.000 RR  CELL  IF_Alex[1][12]|regout
    Info (332115):      1.801      0.151 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|selnose[34]~4|datab
    Info (332115):      1.981      0.180 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|selnose[34]~4|combout
    Info (332115):      2.315      0.334 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|StageOut[8]~36|datad
    Info (332115):      2.394      0.079 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|StageOut[8]~36|combout
    Info (332115):      2.506      0.112 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|op_7~4|datab
    Info (332115):      2.649      0.143 RR  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_7~4|cout
    Info (332115):      2.649      0.000 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|op_7~6|cin
    Info (332115):      2.819      0.170 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_7~6|combout
    Info (332115):      2.940      0.121 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|StageOut[14]~39|datad
    Info (332115):      2.999      0.059 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|StageOut[14]~39|combout
    Info (332115):      3.122      0.123 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|op_8~2|dataa
    Info (332115):      3.272      0.150 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_8~2|cout
    Info (332115):      3.272      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|op_8~4|cin
    Info (332115):      3.307      0.035 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_8~4|cout
    Info (332115):      3.307      0.000 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|op_8~6|cin
    Info (332115):      3.401      0.094 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_8~6|cout
    Info (332115):      3.401      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|op_8~8|cin
    Info (332115):      3.571      0.170 FF  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_8~8|combout
    Info (332115):      3.776      0.205 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|StageOut[21]~40_Duplicate|datac
    Info (332115):      3.886      0.110 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|StageOut[21]~40_Duplicate|combout
    Info (332115):      4.177      0.291 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|add_sub_4_result_int[1]~0|datab
    Info (332115):      4.320      0.143 RR  CELL  iambic_inst|Div0|auto_generated|divider|divider|add_sub_4_result_int[1]~0|cout
    Info (332115):      4.320      0.000 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|add_sub_4_result_int[2]~2|cin
    Info (332115):      4.355      0.035 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|add_sub_4_result_int[2]~2|cout
    Info (332115):      4.355      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|add_sub_4_result_int[3]~4|cin
    Info (332115):      4.390      0.035 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|add_sub_4_result_int[3]~4|cout
    Info (332115):      4.390      0.000 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|add_sub_4_result_int[4]~6|cin
    Info (332115):      4.425      0.035 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|add_sub_4_result_int[4]~6|cout
    Info (332115):      4.425      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|add_sub_4_result_int[5]~8|cin
    Info (332115):      4.595      0.170 FF  CELL  iambic_inst|Div0|auto_generated|divider|divider|add_sub_4_result_int[5]~8|combout
    Info (332115):      4.900      0.305 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|StageOut[28]~_Duplicate|datad
    Info (332115):      4.959      0.059 FF  CELL  iambic_inst|Div0|auto_generated|divider|divider|StageOut[28]~_Duplicate|combout
    Info (332115):      5.251      0.292 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|add_sub_5_result_int[1]~0|datab
    Info (332115):      5.394      0.143 FF  CELL  iambic_inst|Div0|auto_generated|divider|divider|add_sub_5_result_int[1]~0|cout
    Info (332115):      5.394      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|add_sub_5_result_int[2]~2|cin
    Info (332115):      5.429      0.035 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|add_sub_5_result_int[2]~2|cout
    Info (332115):      5.429      0.000 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|add_sub_5_result_int[3]~4|cin
    Info (332115):      5.464      0.035 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|add_sub_5_result_int[3]~4|cout
    Info (332115):      5.464      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|add_sub_5_result_int[4]~6|cin
    Info (332115):      5.558      0.094 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|add_sub_5_result_int[4]~6|cout
    Info (332115):      5.558      0.000 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|add_sub_5_result_int[5]~8|cin
    Info (332115):      5.593      0.035 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|add_sub_5_result_int[5]~8|cout
    Info (332115):      5.593      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|add_sub_5_result_int[6]~10|cin
    Info (332115):      5.763      0.170 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|add_sub_5_result_int[6]~10|combout
    Info (332115):      5.987      0.224 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|StageOut[35]|datad
    Info (332115):      6.046      0.059 RR  CELL  iambic_inst|Div0|auto_generated|divider|divider|StageOut[35]|combout
    Info (332115):      6.150      0.104 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|op_11~2|datab
    Info (332115):      6.293      0.143 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_11~2|cout
    Info (332115):      6.293      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|op_11~4|cin
    Info (332115):      6.387      0.094 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_11~4|cout
    Info (332115):      6.387      0.000 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|op_11~6|cin
    Info (332115):      6.422      0.035 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_11~6|cout
    Info (332115):      6.422      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|op_11~8|cin
    Info (332115):      6.457      0.035 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_11~8|cout
    Info (332115):      6.457      0.000 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|op_11~10|cin
    Info (332115):      6.492      0.035 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_11~10|cout
    Info (332115):      6.492      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|op_11~13|cin
    Info (332115):      6.527      0.035 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_11~13|cout
    Info (332115):      6.527      0.000 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|op_11~14|cin
    Info (332115):      6.697      0.170 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_11~14|combout
    Info (332115):      7.123      0.426 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|StageOut[42]~56|datad
    Info (332115):      7.182      0.059 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|StageOut[42]~56|combout
    Info (332115):      7.288      0.106 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|op_12~2|datab
    Info (332115):      7.431      0.143 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_12~2|cout
    Info (332115):      7.431      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|op_12~4|cin
    Info (332115):      7.466      0.035 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_12~4|cout
    Info (332115):      7.466      0.000 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|op_12~6|cin
    Info (332115):      7.501      0.035 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_12~6|cout
    Info (332115):      7.501      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|op_12~8|cin
    Info (332115):      7.536      0.035 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_12~8|cout
    Info (332115):      7.536      0.000 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|op_12~10|cin
    Info (332115):      7.571      0.035 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_12~10|cout
    Info (332115):      7.571      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|op_12~13|cin
    Info (332115):      7.606      0.035 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_12~13|cout
    Info (332115):      7.606      0.000 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|op_12~14|cin
    Info (332115):      7.776      0.170 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_12~14|combout
    Info (332115):      7.986      0.210 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|StageOut[49]~63|datad
    Info (332115):      8.045      0.059 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|StageOut[49]~63|combout
    Info (332115):      8.158      0.113 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|add_sub_8_result_int[1]~0|datab
    Info (332115):      8.301      0.143 RR  CELL  iambic_inst|Div0|auto_generated|divider|divider|add_sub_8_result_int[1]~0|cout
    Info (332115):      8.301      0.000 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|add_sub_8_result_int[2]~2|cin
    Info (332115):      8.336      0.035 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|add_sub_8_result_int[2]~2|cout
    Info (332115):      8.336      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|add_sub_8_result_int[3]~4|cin
    Info (332115):      8.371      0.035 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|add_sub_8_result_int[3]~4|cout
    Info (332115):      8.371      0.000 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|add_sub_8_result_int[4]~6|cin
    Info (332115):      8.406      0.035 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|add_sub_8_result_int[4]~6|cout
    Info (332115):      8.406      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|add_sub_8_result_int[5]~8|cin
    Info (332115):      8.441      0.035 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|add_sub_8_result_int[5]~8|cout
    Info (332115):      8.441      0.000 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|add_sub_8_result_int[6]~11|cin
    Info (332115):      8.476      0.035 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|add_sub_8_result_int[6]~11|cout
    Info (332115):      8.476      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|add_sub_8_result_int[7]~12|cin
    Info (332115):      8.646      0.170 FF  CELL  iambic_inst|Div0|auto_generated|divider|divider|add_sub_8_result_int[7]~12|combout
    Info (332115):      9.087      0.441 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|StageOut[56]|datad
    Info (332115):      9.146      0.059 FF  CELL  iambic_inst|Div0|auto_generated|divider|divider|StageOut[56]|combout
    Info (332115):      9.261      0.115 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|op_14~2|datab
    Info (332115):      9.404      0.143 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_14~2|cout
    Info (332115):      9.404      0.000 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|op_14~4|cin
    Info (332115):      9.439      0.035 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_14~4|cout
    Info (332115):      9.439      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|op_14~6|cin
    Info (332115):      9.474      0.035 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_14~6|cout
    Info (332115):      9.474      0.000 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|op_14~8|cin
    Info (332115):      9.509      0.035 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_14~8|cout
    Info (332115):      9.509      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|op_14~10|cin
    Info (332115):      9.603      0.094 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_14~10|cout
    Info (332115):      9.603      0.000 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|op_14~13|cin
    Info (332115):      9.638      0.035 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_14~13|cout
    Info (332115):      9.638      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|op_14~14|cin
    Info (332115):      9.808      0.170 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_14~14|combout
    Info (332115):     10.034      0.226 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|StageOut[64]~104|datad
    Info (332115):     10.093      0.059 RR  CELL  iambic_inst|Div0|auto_generated|divider|divider|StageOut[64]~104|combout
    Info (332115):     10.204      0.111 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|add_sub_10_result_int[2]~2|datab
    Info (332115):     10.347      0.143 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|add_sub_10_result_int[2]~2|cout
    Info (332115):     10.347      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|add_sub_10_result_int[3]~4|cin
    Info (332115):     10.382      0.035 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|add_sub_10_result_int[3]~4|cout
    Info (332115):     10.382      0.000 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|add_sub_10_result_int[4]~6|cin
    Info (332115):     10.417      0.035 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|add_sub_10_result_int[4]~6|cout
    Info (332115):     10.417      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|add_sub_10_result_int[5]~8|cin
    Info (332115):     10.452      0.035 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|add_sub_10_result_int[5]~8|cout
    Info (332115):     10.452      0.000 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|add_sub_10_result_int[6]~11|cin
    Info (332115):     10.487      0.035 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|add_sub_10_result_int[6]~11|cout
    Info (332115):     10.487      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|add_sub_10_result_int[7]~12|cin
    Info (332115):     10.657      0.170 FF  CELL  iambic_inst|Div0|auto_generated|divider|divider|add_sub_10_result_int[7]~12|combout
    Info (332115):     10.870      0.213 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|StageOut[70]|datad
    Info (332115):     10.929      0.059 FF  CELL  iambic_inst|Div0|auto_generated|divider|divider|StageOut[70]|combout
    Info (332115):     11.041      0.112 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|op_2~2|datab
    Info (332115):     11.184      0.143 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_2~2|cout
    Info (332115):     11.184      0.000 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|op_2~4|cin
    Info (332115):     11.219      0.035 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_2~4|cout
    Info (332115):     11.219      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|op_2~6|cin
    Info (332115):     11.254      0.035 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_2~6|cout
    Info (332115):     11.254      0.000 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|op_2~8|cin
    Info (332115):     11.289      0.035 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_2~8|cout
    Info (332115):     11.289      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|op_2~10|cin
    Info (332115):     11.383      0.094 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_2~10|cout
    Info (332115):     11.383      0.000 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|op_2~13|cin
    Info (332115):     11.418      0.035 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_2~13|cout
    Info (332115):     11.418      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|op_2~14|cin
    Info (332115):     11.588      0.170 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_2~14|combout
    Info (332115):     11.937      0.349 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|StageOut[77]~78|datad
    Info (332115):     11.996      0.059 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|StageOut[77]~78|combout
    Info (332115):     12.101      0.105 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|op_3~2|datab
    Info (332115):     12.244      0.143 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_3~2|cout
    Info (332115):     12.244      0.000 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|op_3~4|cin
    Info (332115):     12.279      0.035 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_3~4|cout
    Info (332115):     12.279      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|op_3~6|cin
    Info (332115):     12.314      0.035 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_3~6|cout
    Info (332115):     12.314      0.000 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|op_3~8|cin
    Info (332115):     12.349      0.035 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_3~8|cout
    Info (332115):     12.349      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|op_3~10|cin
    Info (332115):     12.443      0.094 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_3~10|cout
    Info (332115):     12.443      0.000 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|op_3~13|cin
    Info (332115):     12.478      0.035 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_3~13|cout
    Info (332115):     12.478      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|op_3~14|cin
    Info (332115):     12.648      0.170 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_3~14|combout
    Info (332115):     12.770      0.122 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|StageOut[85]~109_Duplicate|datad
    Info (332115):     12.829      0.059 RR  CELL  iambic_inst|Div0|auto_generated|divider|divider|StageOut[85]~109_Duplicate|combout
    Info (332115):     13.158      0.329 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|op_4~4|dataa
    Info (332115):     13.308      0.150 RR  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_4~4|cout
    Info (332115):     13.308      0.000 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|op_4~6|cin
    Info (332115):     13.343      0.035 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_4~6|cout
    Info (332115):     13.343      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|op_4~8|cin
    Info (332115):     13.378      0.035 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_4~8|cout
    Info (332115):     13.378      0.000 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|op_4~10|cin
    Info (332115):     13.413      0.035 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_4~10|cout
    Info (332115):     13.413      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|op_4~13|cin
    Info (332115):     13.448      0.035 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_4~13|cout
    Info (332115):     13.448      0.000 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|op_4~14|cin
    Info (332115):     13.618      0.170 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_4~14|combout
    Info (332115):     13.744      0.126 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|StageOut[91]~91|datad
    Info (332115):     13.803      0.059 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|StageOut[91]~91|combout
    Info (332115):     13.987      0.184 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|op_5~2|datab
    Info (332115):     14.185      0.198 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_5~2|cout
    Info (332115):     14.185      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|op_5~4|cin
    Info (332115):     14.220      0.035 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_5~4|cout
    Info (332115):     14.220      0.000 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|op_5~6|cin
    Info (332115):     14.255      0.035 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_5~6|cout
    Info (332115):     14.255      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|op_5~8|cin
    Info (332115):     14.290      0.035 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_5~8|cout
    Info (332115):     14.290      0.000 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|op_5~10|cin
    Info (332115):     14.325      0.035 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_5~10|cout
    Info (332115):     14.325      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|op_5~13|cin
    Info (332115):     14.360      0.035 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_5~13|cout
    Info (332115):     14.360      0.000 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|op_5~14|cin
    Info (332115):     14.530      0.170 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_5~14|combout
    Info (332115):     14.663      0.133 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|StageOut[98]~96|datad
    Info (332115):     14.722      0.059 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|StageOut[98]~96|combout
    Info (332115):     15.050      0.328 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|op_6~3|dataa
    Info (332115):     15.254      0.204 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_6~3|cout
    Info (332115):     15.254      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|op_6~5|cin
    Info (332115):     15.289      0.035 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_6~5|cout
    Info (332115):     15.289      0.000 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|op_6~7|cin
    Info (332115):     15.324      0.035 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_6~7|cout
    Info (332115):     15.324      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|op_6~9|cin
    Info (332115):     15.359      0.035 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_6~9|cout
    Info (332115):     15.359      0.000 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|op_6~11|cin
    Info (332115):     15.394      0.035 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_6~11|cout
    Info (332115):     15.394      0.000 FF    IC  iambic_inst|Div0|auto_generated|divider|divider|op_6~13|cin
    Info (332115):     15.429      0.035 FR  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_6~13|cout
    Info (332115):     15.429      0.000 RR    IC  iambic_inst|Div0|auto_generated|divider|divider|op_6~14|cin
    Info (332115):     15.599      0.170 RF  CELL  iambic_inst|Div0|auto_generated|divider|divider|op_6~14|combout
    Info (332115):     15.940      0.341 FF    IC  iambic_inst|Add0~0|datab
    Info (332115):     16.083      0.143 FR  CELL  iambic_inst|Add0~0|cout
    Info (332115):     16.083      0.000 RR    IC  iambic_inst|Add0~2|cin
    Info (332115):     16.118      0.035 RF  CELL  iambic_inst|Add0~2|cout
    Info (332115):     16.118      0.000 FF    IC  iambic_inst|Add0~4|cin
    Info (332115):     16.153      0.035 FR  CELL  iambic_inst|Add0~4|cout
    Info (332115):     16.153      0.000 RR    IC  iambic_inst|Add0~6|cin
    Info (332115):     16.188      0.035 RF  CELL  iambic_inst|Add0~6|cout
    Info (332115):     16.188      0.000 FF    IC  iambic_inst|Add0~8|cin
    Info (332115):     16.223      0.035 FR  CELL  iambic_inst|Add0~8|cout
    Info (332115):     16.223      0.000 RR    IC  iambic_inst|Add0~10|cin
    Info (332115):     16.258      0.035 RF  CELL  iambic_inst|Add0~10|cout
    Info (332115):     16.258      0.000 FF    IC  iambic_inst|Add0~12|cin
    Info (332115):     16.293      0.035 FR  CELL  iambic_inst|Add0~12|cout
    Info (332115):     16.293      0.000 RR    IC  iambic_inst|Add0~14|cin
    Info (332115):     16.380      0.087 RF  CELL  iambic_inst|Add0~14|cout
    Info (332115):     16.380      0.000 FF    IC  iambic_inst|Add0~16|cin
    Info (332115):     16.415      0.035 FR  CELL  iambic_inst|Add0~16|cout
    Info (332115):     16.415      0.000 RR    IC  iambic_inst|Add0~18|cin
    Info (332115):     16.450      0.035 RF  CELL  iambic_inst|Add0~18|cout
    Info (332115):     16.450      0.000 FF    IC  iambic_inst|Add0~20|cin
    Info (332115):     16.485      0.035 FR  CELL  iambic_inst|Add0~20|cout
    Info (332115):     16.485      0.000 RR    IC  iambic_inst|Add0~22|cin
    Info (332115):     16.520      0.035 RF  CELL  iambic_inst|Add0~22|cout
    Info (332115):     16.520      0.000 FF    IC  iambic_inst|Add0~24|cin
    Info (332115):     16.555      0.035 FR  CELL  iambic_inst|Add0~24|cout
    Info (332115):     16.555      0.000 RR    IC  iambic_inst|Add0~26|cin
    Info (332115):     16.590      0.035 RF  CELL  iambic_inst|Add0~26|cout
    Info (332115):     16.590      0.000 FF    IC  iambic_inst|Add0~28|cin
    Info (332115):     16.625      0.035 FR  CELL  iambic_inst|Add0~28|cout
    Info (332115):     16.625      0.000 RR    IC  iambic_inst|Add0~30|cin
    Info (332115):     16.795      0.170 RR  CELL  iambic_inst|Add0~30|combout
    Info (332115):     17.289      0.494 RR    IC  iambic_inst|Mult0|auto_generated|mac_mult1|dataa[16]
    Info (332115):     17.716      0.427 RR  CELL  iambic_inst|Mult0|auto_generated|mac_mult1|dataout[31]
    Info (332115):     17.716      0.000 RR    IC  iambic_inst|Mult0|auto_generated|mac_out2|dataa[31]
    Info (332115):     17.818      0.102 RR  CELL  iambic_inst|Mult0|auto_generated|mac_out2|dataout[31]
    Info (332115):     18.114      0.296 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_6_result_int[1]~0|datab
    Info (332115):     18.257      0.143 RR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_6_result_int[1]~0|cout
    Info (332115):     18.257      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_6_result_int[2]~2|cin
    Info (332115):     18.351      0.094 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_6_result_int[2]~2|cout
    Info (332115):     18.351      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_6_result_int[3]~4|cin
    Info (332115):     18.386      0.035 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_6_result_int[3]~4|cout
    Info (332115):     18.386      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_6_result_int[4]~6|cin
    Info (332115):     18.421      0.035 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_6_result_int[4]~6|cout
    Info (332115):     18.421      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_6_result_int[5]~8|cin
    Info (332115):     18.456      0.035 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_6_result_int[5]~8|cout
    Info (332115):     18.456      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_6_result_int[6]~11|cin
    Info (332115):     18.491      0.035 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_6_result_int[6]~11|cout
    Info (332115):     18.491      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_6_result_int[7]~12|cin
    Info (332115):     18.661      0.170 FF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_6_result_int[7]~12|combout
    Info (332115):     18.811      0.150 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|StageOut[42]~280|datac
    Info (332115):     18.944      0.133 FF  CELL  iambic_inst|Div1|auto_generated|divider|divider|StageOut[42]~280|combout
    Info (332115):     19.141      0.197 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_7_result_int[1]~0|dataa
    Info (332115):     19.291      0.150 FF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_7_result_int[1]~0|cout
    Info (332115):     19.291      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_7_result_int[2]~2|cin
    Info (332115):     19.385      0.094 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_7_result_int[2]~2|cout
    Info (332115):     19.385      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_7_result_int[3]~4|cin
    Info (332115):     19.420      0.035 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_7_result_int[3]~4|cout
    Info (332115):     19.420      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_7_result_int[4]~6|cin
    Info (332115):     19.455      0.035 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_7_result_int[4]~6|cout
    Info (332115):     19.455      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_7_result_int[5]~8|cin
    Info (332115):     19.490      0.035 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_7_result_int[5]~8|cout
    Info (332115):     19.490      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_7_result_int[6]~11|cin
    Info (332115):     19.525      0.035 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_7_result_int[6]~11|cout
    Info (332115):     19.525      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_7_result_int[7]~12|cin
    Info (332115):     19.695      0.170 RR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_7_result_int[7]~12|combout
    Info (332115):     20.001      0.306 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|StageOut[51]~480|datad
    Info (332115):     20.060      0.059 RR  CELL  iambic_inst|Div1|auto_generated|divider|divider|StageOut[51]~480|combout
    Info (332115):     20.359      0.299 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_8_result_int[3]~4|datab
    Info (332115):     20.502      0.143 RR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_8_result_int[3]~4|cout
    Info (332115):     20.502      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_8_result_int[4]~6|cin
    Info (332115):     20.596      0.094 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_8_result_int[4]~6|cout
    Info (332115):     20.596      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_8_result_int[5]~8|cin
    Info (332115):     20.631      0.035 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_8_result_int[5]~8|cout
    Info (332115):     20.631      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_8_result_int[6]~11|cin
    Info (332115):     20.666      0.035 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_8_result_int[6]~11|cout
    Info (332115):     20.666      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_8_result_int[7]~12|cin
    Info (332115):     20.836      0.170 FF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_8_result_int[7]~12|combout
    Info (332115):     21.168      0.332 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|StageOut[57]~294_Duplicate|datad
    Info (332115):     21.227      0.059 FF  CELL  iambic_inst|Div1|auto_generated|divider|divider|StageOut[57]~294_Duplicate|combout
    Info (332115):     21.425      0.198 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_9_result_int[2]~2|dataa
    Info (332115):     21.575      0.150 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_9_result_int[2]~2|cout
    Info (332115):     21.575      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_9_result_int[3]~4|cin
    Info (332115):     21.610      0.035 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_9_result_int[3]~4|cout
    Info (332115):     21.610      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_9_result_int[4]~6|cin
    Info (332115):     21.645      0.035 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_9_result_int[4]~6|cout
    Info (332115):     21.645      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_9_result_int[5]~8|cin
    Info (332115):     21.680      0.035 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_9_result_int[5]~8|cout
    Info (332115):     21.680      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_9_result_int[6]~11|cin
    Info (332115):     21.715      0.035 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_9_result_int[6]~11|cout
    Info (332115):     21.715      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_9_result_int[7]~12|cin
    Info (332115):     21.885      0.170 RR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_9_result_int[7]~12|combout
    Info (332115):     22.227      0.342 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|StageOut[66]~431|datac
    Info (332115):     22.360      0.133 RR  CELL  iambic_inst|Div1|auto_generated|divider|divider|StageOut[66]~431|combout
    Info (332115):     22.818      0.458 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_10_result_int[4]~6|datab
    Info (332115):     22.961      0.143 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_10_result_int[4]~6|cout
    Info (332115):     22.961      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_10_result_int[5]~8|cin
    Info (332115):     22.996      0.035 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_10_result_int[5]~8|cout
    Info (332115):     22.996      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_10_result_int[6]~11|cin
    Info (332115):     23.031      0.035 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_10_result_int[6]~11|cout
    Info (332115):     23.031      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_10_result_int[7]~12|cin
    Info (332115):     23.201      0.170 FF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_10_result_int[7]~12|combout
    Info (332115):     23.662      0.461 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|StageOut[74]~433|datad
    Info (332115):     23.721      0.059 FF  CELL  iambic_inst|Div1|auto_generated|divider|divider|StageOut[74]~433|combout
    Info (332115):     24.164      0.443 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_11_result_int[5]~8|datab
    Info (332115):     24.307      0.143 FF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_11_result_int[5]~8|cout
    Info (332115):     24.307      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_11_result_int[6]~11|cin
    Info (332115):     24.342      0.035 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_11_result_int[6]~11|cout
    Info (332115):     24.342      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_11_result_int[7]~12|cin
    Info (332115):     24.512      0.170 RR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_11_result_int[7]~12|combout
    Info (332115):     24.849      0.337 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|StageOut[81]~436|datad
    Info (332115):     24.908      0.059 RR  CELL  iambic_inst|Div1|auto_generated|divider|divider|StageOut[81]~436|combout
    Info (332115):     25.234      0.326 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_12_result_int[5]~8|dataa
    Info (332115):     25.384      0.150 RR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_12_result_int[5]~8|cout
    Info (332115):     25.384      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_12_result_int[6]~11|cin
    Info (332115):     25.419      0.035 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_12_result_int[6]~11|cout
    Info (332115):     25.419      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_12_result_int[7]~12|cin
    Info (332115):     25.589      0.170 FF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_12_result_int[7]~12|combout
    Info (332115):     25.930      0.341 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|StageOut[86]~485_Duplicate_542|datac
    Info (332115):     26.063      0.133 FF  CELL  iambic_inst|Div1|auto_generated|divider|divider|StageOut[86]~485_Duplicate_542|combout
    Info (332115):     26.406      0.343 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_13_result_int[3]~4|datab
    Info (332115):     26.549      0.143 FF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_13_result_int[3]~4|cout
    Info (332115):     26.549      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_13_result_int[4]~6|cin
    Info (332115):     26.584      0.035 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_13_result_int[4]~6|cout
    Info (332115):     26.584      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_13_result_int[5]~8|cin
    Info (332115):     26.619      0.035 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_13_result_int[5]~8|cout
    Info (332115):     26.619      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_13_result_int[6]~11|cin
    Info (332115):     26.654      0.035 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_13_result_int[6]~11|cout
    Info (332115):     26.654      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_13_result_int[7]~12|cin
    Info (332115):     26.824      0.170 RR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_13_result_int[7]~12|combout
    Info (332115):     27.220      0.396 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|StageOut[91]~336|datad
    Info (332115):     27.279      0.059 RR  CELL  iambic_inst|Div1|auto_generated|divider|divider|StageOut[91]~336|combout
    Info (332115):     27.483      0.204 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_14_result_int[1]~0|dataa
    Info (332115):     27.633      0.150 RR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_14_result_int[1]~0|cout
    Info (332115):     27.633      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_14_result_int[2]~2|cin
    Info (332115):     27.668      0.035 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_14_result_int[2]~2|cout
    Info (332115):     27.668      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_14_result_int[3]~4|cin
    Info (332115):     27.703      0.035 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_14_result_int[3]~4|cout
    Info (332115):     27.703      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_14_result_int[4]~6|cin
    Info (332115):     27.738      0.035 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_14_result_int[4]~6|cout
    Info (332115):     27.738      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_14_result_int[5]~8|cin
    Info (332115):     27.832      0.094 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_14_result_int[5]~8|cout
    Info (332115):     27.832      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_14_result_int[6]~11|cin
    Info (332115):     27.867      0.035 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_14_result_int[6]~11|cout
    Info (332115):     27.867      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_14_result_int[7]~12|cin
    Info (332115):     28.037      0.170 FF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_14_result_int[7]~12|combout
    Info (332115):     28.391      0.354 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|StageOut[103]~444_Duplicate|datac
    Info (332115):     28.524      0.133 FF  CELL  iambic_inst|Div1|auto_generated|divider|divider|StageOut[103]~444_Duplicate|combout
    Info (332115):     28.845      0.321 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_15_result_int[6]~11|datab
    Info (332115):     28.988      0.143 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_15_result_int[6]~11|cout
    Info (332115):     28.988      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_15_result_int[7]~12|cin
    Info (332115):     29.158      0.170 RR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_15_result_int[7]~12|combout
    Info (332115):     29.489      0.331 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|StageOut[106]~350_Duplicate|datad
    Info (332115):     29.548      0.059 RR  CELL  iambic_inst|Div1|auto_generated|divider|divider|StageOut[106]~350_Duplicate|combout
    Info (332115):     29.877      0.329 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_16_result_int[2]~2|dataa
    Info (332115):     30.027      0.150 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_16_result_int[2]~2|cout
    Info (332115):     30.027      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_16_result_int[3]~4|cin
    Info (332115):     30.062      0.035 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_16_result_int[3]~4|cout
    Info (332115):     30.062      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_16_result_int[4]~6|cin
    Info (332115):     30.097      0.035 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_16_result_int[4]~6|cout
    Info (332115):     30.097      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_16_result_int[5]~8|cin
    Info (332115):     30.132      0.035 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_16_result_int[5]~8|cout
    Info (332115):     30.132      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_16_result_int[6]~11|cin
    Info (332115):     30.167      0.035 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_16_result_int[6]~11|cout
    Info (332115):     30.167      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_16_result_int[7]~12|cin
    Info (332115):     30.337      0.170 FF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_16_result_int[7]~12|combout
    Info (332115):     30.657      0.320 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|StageOut[112]~360_Duplicate|datad
    Info (332115):     30.716      0.059 FF  CELL  iambic_inst|Div1|auto_generated|divider|divider|StageOut[112]~360_Duplicate|combout
    Info (332115):     31.022      0.306 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_17_result_int[1]~0|dataa
    Info (332115):     31.172      0.150 FF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_17_result_int[1]~0|cout
    Info (332115):     31.172      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_17_result_int[2]~2|cin
    Info (332115):     31.207      0.035 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_17_result_int[2]~2|cout
    Info (332115):     31.207      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_17_result_int[3]~4|cin
    Info (332115):     31.242      0.035 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_17_result_int[3]~4|cout
    Info (332115):     31.242      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_17_result_int[4]~6|cin
    Info (332115):     31.277      0.035 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_17_result_int[4]~6|cout
    Info (332115):     31.277      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_17_result_int[5]~8|cin
    Info (332115):     31.312      0.035 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_17_result_int[5]~8|cout
    Info (332115):     31.312      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_17_result_int[6]~11|cin
    Info (332115):     31.347      0.035 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_17_result_int[6]~11|cout
    Info (332115):     31.347      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_17_result_int[7]~12|cin
    Info (332115):     31.517      0.170 RR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_17_result_int[7]~12|combout
    Info (332115):     31.946      0.429 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|StageOut[120]~366_Duplicate|datad
    Info (332115):     32.005      0.059 RR  CELL  iambic_inst|Div1|auto_generated|divider|divider|StageOut[120]~366_Duplicate|combout
    Info (332115):     32.316      0.311 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_18_result_int[2]~2|datab
    Info (332115):     32.459      0.143 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_18_result_int[2]~2|cout
    Info (332115):     32.459      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_18_result_int[3]~4|cin
    Info (332115):     32.553      0.094 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_18_result_int[3]~4|cout
    Info (332115):     32.553      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_18_result_int[4]~6|cin
    Info (332115):     32.588      0.035 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_18_result_int[4]~6|cout
    Info (332115):     32.588      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_18_result_int[5]~8|cin
    Info (332115):     32.623      0.035 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_18_result_int[5]~8|cout
    Info (332115):     32.623      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_18_result_int[6]~11|cin
    Info (332115):     32.658      0.035 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_18_result_int[6]~11|cout
    Info (332115):     32.658      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_18_result_int[7]~12|cin
    Info (332115):     32.828      0.170 FF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_18_result_int[7]~12|combout
    Info (332115):     33.155      0.327 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|StageOut[126]~377_Duplicate|datad
    Info (332115):     33.214      0.059 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|StageOut[126]~377_Duplicate|combout
    Info (332115):     33.429      0.215 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_19_result_int[1]~0|dataa
    Info (332115):     33.579      0.150 RR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_19_result_int[1]~0|cout
    Info (332115):     33.579      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_19_result_int[2]~2|cin
    Info (332115):     33.614      0.035 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_19_result_int[2]~2|cout
    Info (332115):     33.614      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_19_result_int[3]~4|cin
    Info (332115):     33.649      0.035 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_19_result_int[3]~4|cout
    Info (332115):     33.649      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_19_result_int[4]~6|cin
    Info (332115):     33.684      0.035 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_19_result_int[4]~6|cout
    Info (332115):     33.684      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_19_result_int[5]~8|cin
    Info (332115):     33.719      0.035 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_19_result_int[5]~8|cout
    Info (332115):     33.719      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_19_result_int[6]~11|cin
    Info (332115):     33.754      0.035 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_19_result_int[6]~11|cout
    Info (332115):     33.754      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_19_result_int[7]~12|cin
    Info (332115):     33.924      0.170 FF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_19_result_int[7]~12|combout
    Info (332115):     34.368      0.444 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|StageOut[136]~461_Duplicate|datad
    Info (332115):     34.427      0.059 FF  CELL  iambic_inst|Div1|auto_generated|divider|divider|StageOut[136]~461_Duplicate|combout
    Info (332115):     34.954      0.527 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_20_result_int[4]~6|datab
    Info (332115):     35.097      0.143 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_20_result_int[4]~6|cout
    Info (332115):     35.097      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_20_result_int[5]~8|cin
    Info (332115):     35.132      0.035 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_20_result_int[5]~8|cout
    Info (332115):     35.132      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_20_result_int[6]~11|cin
    Info (332115):     35.167      0.035 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_20_result_int[6]~11|cout
    Info (332115):     35.167      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_20_result_int[7]~12|cin
    Info (332115):     35.337      0.170 RR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_20_result_int[7]~12|combout
    Info (332115):     35.795      0.458 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|StageOut[141]~390|datad
    Info (332115):     35.854      0.059 RR  CELL  iambic_inst|Div1|auto_generated|divider|divider|StageOut[141]~390|combout
    Info (332115):     36.062      0.208 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_21_result_int[2]~2|dataa
    Info (332115):     36.212      0.150 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_21_result_int[2]~2|cout
    Info (332115):     36.212      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_21_result_int[3]~4|cin
    Info (332115):     36.306      0.094 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_21_result_int[3]~4|cout
    Info (332115):     36.306      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_21_result_int[4]~6|cin
    Info (332115):     36.341      0.035 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_21_result_int[4]~6|cout
    Info (332115):     36.341      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_21_result_int[5]~8|cin
    Info (332115):     36.376      0.035 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_21_result_int[5]~8|cout
    Info (332115):     36.376      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_21_result_int[6]~11|cin
    Info (332115):     36.411      0.035 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_21_result_int[6]~11|cout
    Info (332115):     36.411      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_21_result_int[7]~12|cin
    Info (332115):     36.581      0.170 FF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_21_result_int[7]~12|combout
    Info (332115):     37.072      0.491 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|StageOut[149]~494|datad
    Info (332115):     37.131      0.059 FF  CELL  iambic_inst|Div1|auto_generated|divider|divider|StageOut[149]~494|combout
    Info (332115):     37.487      0.356 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_22_result_int[3]~4|datab
    Info (332115):     37.630      0.143 FF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_22_result_int[3]~4|cout
    Info (332115):     37.630      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_22_result_int[4]~6|cin
    Info (332115):     37.724      0.094 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_22_result_int[4]~6|cout
    Info (332115):     37.724      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_22_result_int[5]~8|cin
    Info (332115):     37.759      0.035 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_22_result_int[5]~8|cout
    Info (332115):     37.759      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_22_result_int[6]~11|cin
    Info (332115):     37.794      0.035 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_22_result_int[6]~11|cout
    Info (332115):     37.794      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_22_result_int[7]~12|cin
    Info (332115):     37.964      0.170 RR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_22_result_int[7]~12|combout
    Info (332115):     38.337      0.373 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|StageOut[154]~408_Duplicate|datad
    Info (332115):     38.396      0.059 RR  CELL  iambic_inst|Div1|auto_generated|divider|divider|StageOut[154]~408_Duplicate|combout
    Info (332115):     38.603      0.207 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_23_result_int[1]~0|datab
    Info (332115):     38.746      0.143 RR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_23_result_int[1]~0|cout
    Info (332115):     38.746      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_23_result_int[2]~2|cin
    Info (332115):     38.781      0.035 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_23_result_int[2]~2|cout
    Info (332115):     38.781      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_23_result_int[3]~4|cin
    Info (332115):     38.816      0.035 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_23_result_int[3]~4|cout
    Info (332115):     38.816      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_23_result_int[4]~6|cin
    Info (332115):     38.851      0.035 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_23_result_int[4]~6|cout
    Info (332115):     38.851      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_23_result_int[5]~8|cin
    Info (332115):     38.886      0.035 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_23_result_int[5]~8|cout
    Info (332115):     38.886      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_23_result_int[6]~11|cin
    Info (332115):     38.921      0.035 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_23_result_int[6]~11|cout
    Info (332115):     38.921      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_23_result_int[7]~12|cin
    Info (332115):     39.091      0.170 FF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_23_result_int[7]~12|combout
    Info (332115):     39.312      0.221 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|StageOut[161]~416_Duplicate|datac
    Info (332115):     39.445      0.133 FF  CELL  iambic_inst|Div1|auto_generated|divider|divider|StageOut[161]~416_Duplicate|combout
    Info (332115):     39.809      0.364 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_24_result_int[1]~0|datab
    Info (332115):     39.952      0.143 FF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_24_result_int[1]~0|cout
    Info (332115):     39.952      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_24_result_int[2]~2|cin
    Info (332115):     39.987      0.035 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_24_result_int[2]~2|cout
    Info (332115):     39.987      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_24_result_int[3]~4|cin
    Info (332115):     40.022      0.035 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_24_result_int[3]~4|cout
    Info (332115):     40.022      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_24_result_int[4]~6|cin
    Info (332115):     40.057      0.035 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_24_result_int[4]~6|cout
    Info (332115):     40.057      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_24_result_int[5]~8|cin
    Info (332115):     40.151      0.094 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_24_result_int[5]~8|cout
    Info (332115):     40.151      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_24_result_int[6]~11|cin
    Info (332115):     40.186      0.035 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_24_result_int[6]~11|cout
    Info (332115):     40.186      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_24_result_int[7]~12|cin
    Info (332115):     40.356      0.170 RR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_24_result_int[7]~12|combout
    Info (332115):     40.820      0.464 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|StageOut[169]~422|datad
    Info (332115):     40.879      0.059 RR  CELL  iambic_inst|Div1|auto_generated|divider|divider|StageOut[169]~422|combout
    Info (332115):     41.233      0.354 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_25_result_int[2]~3|datab
    Info (332115):     41.376      0.143 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_25_result_int[2]~3|cout
    Info (332115):     41.376      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_25_result_int[3]~5|cin
    Info (332115):     41.411      0.035 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_25_result_int[3]~5|cout
    Info (332115):     41.411      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_25_result_int[4]~7|cin
    Info (332115):     41.505      0.094 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_25_result_int[4]~7|cout
    Info (332115):     41.505      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_25_result_int[5]~9|cin
    Info (332115):     41.540      0.035 FR  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_25_result_int[5]~9|cout
    Info (332115):     41.540      0.000 RR    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_25_result_int[6]~11|cin
    Info (332115):     41.575      0.035 RF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_25_result_int[6]~11|cout
    Info (332115):     41.575      0.000 FF    IC  iambic_inst|Div1|auto_generated|divider|divider|add_sub_25_result_int[7]~12|cin
    Info (332115):     41.745      0.170 FF  CELL  iambic_inst|Div1|auto_generated|divider|divider|add_sub_25_result_int[7]~12|combout
    Info (332115):     41.857      0.112 FF    IC  iambic_inst|Equal3~2|datac
    Info (332115):     41.964      0.107 FF  CELL  iambic_inst|Equal3~2|combout
    Info (332115):     42.070      0.106 FF    IC  iambic_inst|Selector29~0|datad
    Info (332115):     42.129      0.059 FF  CELL  iambic_inst|Selector29~0|combout
    Info (332115):     42.233      0.104 FF    IC  iambic_inst|Selector29~1|datad
    Info (332115):     42.292      0.059 FR  CELL  iambic_inst|Selector29~1|combout
    Info (332115):     42.802      0.510 RR    IC  iambic_inst|Selector21~0|datad
    Info (332115):     42.861      0.059 RR  CELL  iambic_inst|Selector21~0|combout
    Info (332115):     42.861      0.000 RR    IC  iambic_inst|delay[9]|datain
    Info (332115):     42.903      0.042 RR  CELL  iambic:iambic_inst|delay[9]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    140.000    140.000           latch edge time
    Info (332115):    140.804      0.804  R        clock network delay
    Info (332115):    140.836      0.032     uTsu  iambic:iambic_inst|delay[9]
    Info (332115): 
    Info (332115): Data Arrival Time  :    42.903
    Info (332115): Data Required Time :   140.836
    Info (332115): Slack              :    97.933 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.128
    Info (332115): -to_clock [get_clocks {IF_clk}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.128 
    Info (332115): ===================================================================
    Info (332115): From Node    : profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[6]
    Info (332115): To Node      : sidetone2:sidetone_inst|cdc_sync:profile2|q1[6]
    Info (332115): Launch Clock : pro_clock
    Info (332115): Latch Clock  : IF_clk
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.228      1.228  R        clock network delay
    Info (332115):      1.350      0.122     uTco  profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[6]
    Info (332115):      1.404      0.054 RR  CELL  profile_sidetone|profile_ROM_inst|altsyncram_component|auto_generated|ram_block1a0|portadataout[6]
    Info (332115):      1.586      0.182 RR    IC  sidetone_inst|profile2|q1[6]|sdata
    Info (332115):      1.771      0.185 RR  CELL  sidetone2:sidetone_inst|cdc_sync:profile2|q1[6]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.491      1.491  R        clock network delay
    Info (332115):      1.643      0.152      uTh  sidetone2:sidetone_inst|cdc_sync:profile2|q1[6]
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.771
    Info (332115): Data Required Time :     1.643
    Info (332115): Slack              :     0.128 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.215
    Info (332115): -to_clock [get_clocks {C5}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.215 
    Info (332115): ===================================================================
    Info (332115): From Node    : clk_lrclk_gen:clrgen|BCLK_cnt[0]
    Info (332115): To Node      : clk_lrclk_gen:clrgen|BCLK_cnt[0]
    Info (332115): Launch Clock : C5
    Info (332115): Latch Clock  : C5
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.102      2.102  R        clock network delay
    Info (332115):      2.243      0.141     uTco  clk_lrclk_gen:clrgen|BCLK_cnt[0]
    Info (332115):      2.243      0.000 FF  CELL  clrgen|BCLK_cnt[0]|regout
    Info (332115):      2.243      0.000 FF    IC  clrgen|BCLK_cnt~15|datac
    Info (332115):      2.427      0.184 FR  CELL  clrgen|BCLK_cnt~15|combout
    Info (332115):      2.427      0.000 RR    IC  clrgen|BCLK_cnt[0]|datain
    Info (332115):      2.469      0.042 RR  CELL  clk_lrclk_gen:clrgen|BCLK_cnt[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.102      2.102  R        clock network delay
    Info (332115):      2.254      0.152      uTh  clk_lrclk_gen:clrgen|BCLK_cnt[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.469
    Info (332115): Data Required Time :     2.254
    Info (332115): Slack              :     0.215 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.215
    Info (332115): -to_clock [get_clocks {I2C_monitor:I2C_inst|deglitch:deglitch_scl|out}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.215 
    Info (332115): ===================================================================
    Info (332115): From Node    : I2C_monitor:I2C_inst|state[0]
    Info (332115): To Node      : I2C_monitor:I2C_inst|state[0]
    Info (332115): Launch Clock : I2C_monitor:I2C_inst|deglitch:deglitch_scl|out
    Info (332115): Latch Clock  : I2C_monitor:I2C_inst|deglitch:deglitch_scl|out
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.886      2.886  R        clock network delay
    Info (332115):      3.027      0.141     uTco  I2C_monitor:I2C_inst|state[0]
    Info (332115):      3.027      0.000 RR  CELL  I2C_inst|state[0]|regout
    Info (332115):      3.027      0.000 RR    IC  I2C_inst|Selector6~0|datac
    Info (332115):      3.211      0.184 RR  CELL  I2C_inst|Selector6~0|combout
    Info (332115):      3.211      0.000 RR    IC  I2C_inst|state[0]|datain
    Info (332115):      3.253      0.042 RR  CELL  I2C_monitor:I2C_inst|state[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.886      2.886  R        clock network delay
    Info (332115):      3.038      0.152      uTh  I2C_monitor:I2C_inst|state[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.253
    Info (332115): Data Required Time :     3.038
    Info (332115): Slack              :     0.215 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.215
    Info (332115): -to_clock [get_clocks {SPI_SCK}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.215 
    Info (332115): ===================================================================
    Info (332115): From Node    : gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0]
    Info (332115): To Node      : gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0]
    Info (332115): Launch Clock : SPI_SCK
    Info (332115): Latch Clock  : SPI_SCK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.137      2.137  R        clock network delay
    Info (332115):      2.278      0.141     uTco  gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0]
    Info (332115):      2.278      0.000 FF  CELL  gpio_controlSDR|spi_regs|BitCounter[0]|regout
    Info (332115):      2.278      0.000 FF    IC  gpio_controlSDR|spi_regs|BitCounter~5|datac
    Info (332115):      2.462      0.184 FR  CELL  gpio_controlSDR|spi_regs|BitCounter~5|combout
    Info (332115):      2.462      0.000 RR    IC  gpio_controlSDR|spi_regs|BitCounter[0]|datain
    Info (332115):      2.504      0.042 RR  CELL  gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.137      2.137  R        clock network delay
    Info (332115):      2.289      0.152      uTh  gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.504
    Info (332115): Data Required Time :     2.289
    Info (332115): Slack              :     0.215 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.215
    Info (332115): -to_clock [get_clocks {clk_lrclk_gen:clrgen|BCLK}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.215 
    Info (332115): ===================================================================
    Info (332115): From Node    : I2S_xmit:J_IQPWM|bit_count[0]
    Info (332115): To Node      : I2S_xmit:J_IQPWM|bit_count[0]
    Info (332115): Launch Clock : clk_lrclk_gen:clrgen|BCLK
    Info (332115): Latch Clock  : clk_lrclk_gen:clrgen|BCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.303      1.303  R        clock network delay
    Info (332115):      1.444      0.141     uTco  I2S_xmit:J_IQPWM|bit_count[0]
    Info (332115):      1.444      0.000 RR  CELL  J_IQPWM|bit_count[0]|regout
    Info (332115):      1.444      0.000 RR    IC  J_IQPWM|bit_count~2|datac
    Info (332115):      1.628      0.184 RR  CELL  J_IQPWM|bit_count~2|combout
    Info (332115):      1.628      0.000 RR    IC  J_IQPWM|bit_count[0]|datain
    Info (332115):      1.670      0.042 RR  CELL  I2S_xmit:J_IQPWM|bit_count[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.303      1.303  R        clock network delay
    Info (332115):      1.455      0.152      uTh  I2S_xmit:J_IQPWM|bit_count[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.670
    Info (332115): Data Required Time :     1.455
    Info (332115): Slack              :     0.215 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.215
    Info (332115): -to_clock [get_clocks {cm3|altpll_component|pll|clk[0]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.215 
    Info (332115): ===================================================================
    Info (332115): From Node    : NWire_rcv:MDC[0].M_I|TB_state~4
    Info (332115): To Node      : NWire_rcv:MDC[0].M_I|TB_state~4
    Info (332115): Launch Clock : cm3|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : cm3|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):     -0.111     -0.111  R        clock network delay
    Info (332115):      0.030      0.141     uTco  NWire_rcv:MDC[0].M_I|TB_state~4
    Info (332115):      0.030      0.000 RR  CELL  MDC[0].M_I|TB_state~4|regout
    Info (332115):      0.030      0.000 RR    IC  MDC[0].M_I|TB_state~10|datac
    Info (332115):      0.214      0.184 RR  CELL  MDC[0].M_I|TB_state~10|combout
    Info (332115):      0.214      0.000 RR    IC  MDC[0].M_I|TB_state~4|datain
    Info (332115):      0.256      0.042 RR  CELL  NWire_rcv:MDC[0].M_I|TB_state~4
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):     -0.111     -0.111  R        clock network delay
    Info (332115):      0.041      0.152      uTh  NWire_rcv:MDC[0].M_I|TB_state~4
    Info (332115): 
    Info (332115): Data Arrival Time  :     0.256
    Info (332115): Data Required Time :     0.041
    Info (332115): Slack              :     0.215 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.215
    Info (332115): -to_clock [get_clocks {iambic_clk}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.215 
    Info (332115): ===================================================================
    Info (332115): From Node    : iambic:iambic_inst|delay[7]
    Info (332115): To Node      : iambic:iambic_inst|delay[7]
    Info (332115): Launch Clock : iambic_clk
    Info (332115): Latch Clock  : iambic_clk
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.884      0.884  R        clock network delay
    Info (332115):      1.025      0.141     uTco  iambic:iambic_inst|delay[7]
    Info (332115):      1.025      0.000 RR  CELL  iambic_inst|delay[7]|regout
    Info (332115):      1.025      0.000 RR    IC  iambic_inst|Selector23~0|datac
    Info (332115):      1.209      0.184 RR  CELL  iambic_inst|Selector23~0|combout
    Info (332115):      1.209      0.000 RR    IC  iambic_inst|delay[7]|datain
    Info (332115):      1.251      0.042 RR  CELL  iambic:iambic_inst|delay[7]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.884      0.884  R        clock network delay
    Info (332115):      1.036      0.152      uTh  iambic:iambic_inst|delay[7]
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.251
    Info (332115): Data Required Time :     1.036
    Info (332115): Slack              :     0.215 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.215
    Info (332115): -to_clock [get_clocks {pro_clock}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.215 
    Info (332115): ===================================================================
    Info (332115): From Node    : profile:profile_CW|profile_count[3]
    Info (332115): To Node      : profile:profile_CW|profile_count[3]
    Info (332115): Launch Clock : pro_clock
    Info (332115): Latch Clock  : pro_clock
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.202      1.202  R        clock network delay
    Info (332115):      1.343      0.141     uTco  profile:profile_CW|profile_count[3]
    Info (332115):      1.343      0.000 RR  CELL  profile_CW|profile_count[3]|regout
    Info (332115):      1.343      0.000 RR    IC  profile_CW|Selector25~2|datac
    Info (332115):      1.527      0.184 RR  CELL  profile_CW|Selector25~2|combout
    Info (332115):      1.527      0.000 RR    IC  profile_CW|profile_count[3]|datain
    Info (332115):      1.569      0.042 RR  CELL  profile:profile_CW|profile_count[3]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.202      1.202  R        clock network delay
    Info (332115):      1.354      0.152      uTh  profile:profile_CW|profile_count[3]
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.569
    Info (332115): Data Required Time :     1.354
    Info (332115): Slack              :     0.215 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.245
    Info (332115): -to_clock [get_clocks {cm3|altpll_component|pll|clk[1]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.245 
    Info (332115): ===================================================================
    Info (332115): From Node    : divide_640[9]
    Info (332115): To Node      : divide_640[9]
    Info (332115): Launch Clock : cm3|altpll_component|pll|clk[1]
    Info (332115): Latch Clock  : cm3|altpll_component|pll|clk[1]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):     -0.138     -0.138  R        clock network delay
    Info (332115):      0.003      0.141     uTco  divide_640[9]
    Info (332115):      0.003      0.000 RR  CELL  divide_640[9]|regout
    Info (332115):      0.158      0.155 RR    IC  Add1~16|datad
    Info (332115):      0.217      0.059 RR  CELL  Add1~16|combout
    Info (332115):      0.217      0.000 RR    IC  divide_640[9]|datain
    Info (332115):      0.259      0.042 RR  CELL  divide_640[9]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):     -0.138     -0.138  R        clock network delay
    Info (332115):      0.014      0.152      uTh  divide_640[9]
    Info (332115): 
    Info (332115): Data Arrival Time  :     0.259
    Info (332115): Data Required Time :     0.014
    Info (332115): Slack              :     0.245 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.433
    Info (332115): -to_clock [get_clocks {sidetone2:sidetone_inst|sidetone_clock}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.433 
    Info (332115): ===================================================================
    Info (332115): From Node    : sidetone2:sidetone_inst|sine_address[5]
    Info (332115): To Node      : sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a8~porta_address_reg5
    Info (332115): Launch Clock : sidetone2:sidetone_inst|sidetone_clock
    Info (332115): Latch Clock  : sidetone2:sidetone_inst|sidetone_clock
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.661      2.661  R        clock network delay
    Info (332115):      2.802      0.141     uTco  sidetone2:sidetone_inst|sine_address[5]
    Info (332115):      2.802      0.000 RR  CELL  sidetone_inst|sine_address[5]|regout
    Info (332115):      3.062      0.260 RR    IC  sidetone_inst|sine_table_inst|altsyncram_component|auto_generated|ram_block1a8|portaaddr[5]
    Info (332115):      3.148      0.086 RR  CELL  sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a8~porta_address_reg5
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.577      2.577  R        clock network delay
    Info (332115):      2.715      0.138      uTh  sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ram_block1a8~porta_address_reg5
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.148
    Info (332115): Data Required Time :     2.715
    Info (332115): Slack              :     0.433 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.646
    Info (332115): -to_clock [get_clocks {I2C_monitor:I2C_inst|deglitch:deglitch_sda|out}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.646 
    Info (332115): ===================================================================
    Info (332115): From Node    : I2C_monitor:I2C_inst|deglitch:deglitch_scl|out
    Info (332115): To Node      : I2C_monitor:I2C_inst|start
    Info (332115): Launch Clock : I2C_monitor:I2C_inst|deglitch:deglitch_scl|out (INVERTED)
    Info (332115): Latch Clock  : I2C_monitor:I2C_inst|deglitch:deglitch_sda|out (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.416     10.416           launch edge time
    Info (332115):     12.026      1.610  F        clock network delay
    Info (332115):     12.026      0.000 FF  CELL  I2C_inst|deglitch_scl|out|regout
    Info (332115):     12.900      0.874 FF    IC  I2C_inst|start~0|datad
    Info (332115):     12.959      0.059 FF  CELL  I2C_inst|start~0|combout
    Info (332115):     13.351      0.392 FF    IC  I2C_inst|start|sdata
    Info (332115):     13.536      0.185 FF  CELL  I2C_monitor:I2C_inst|start
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.416     10.416           latch edge time
    Info (332115):     12.738      2.322  F        clock network delay
    Info (332115):     12.890      0.152      uTh  I2C_monitor:I2C_inst|start
    Info (332115): 
    Info (332115): Data Arrival Time  :    13.536
    Info (332115): Data Required Time :    12.890
    Info (332115): Slack              :     0.646 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 4.091
    Info (332115): -to_clock n/a
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 4.091 
    Info (332115): ===================================================================
    Info (332115): From Node    : SDOBACK
    Info (332115): To Node      : FX2_PE1
    Info (332115): Launch Clock : IF_clk
    Info (332115): Latch Clock  : n/a
    Info (332115): Min Delay Exception      : -2.000
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):     -1.000     -1.000  R  iExt  SDOBACK
    Info (332115):     -0.456      0.544 RR  CELL  SDOBACK|combout
    Info (332115):      0.653      1.109 RR    IC  FX2_PE1|datain
    Info (332115):      2.091      1.438 RR  CELL  FX2_PE1
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     -2.000     -2.000           latch edge time
    Info (332115):     -2.000      0.000  R        clock network delay
    Info (332115):     -2.000      0.000  R  oExt  FX2_PE1
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.091
    Info (332115): Data Required Time :    -2.000
    Info (332115): Slack              :     4.091 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 9.063
    Info (332115): -to_clock [get_clocks {I2C_monitor:I2C_inst|deglitch:deglitch_sda|out}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 9.063 
    Info (332115): ===================================================================
    Info (332115): From Node    : I2C_monitor:I2C_inst|start_clr
    Info (332115): To Node      : I2C_monitor:I2C_inst|start
    Info (332115): Launch Clock : I2C_monitor:I2C_inst|deglitch:deglitch_scl|out
    Info (332115): Latch Clock  : I2C_monitor:I2C_inst|deglitch:deglitch_sda|out (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.886      2.886  R        clock network delay
    Info (332115):      3.027      0.141     uTco  I2C_monitor:I2C_inst|start_clr
    Info (332115):      3.027      0.000 RR  CELL  I2C_inst|start_clr|regout
    Info (332115):      3.262      0.235 RR    IC  I2C_inst|start|aclr
    Info (332115):      3.707      0.445 RF  CELL  I2C_monitor:I2C_inst|start
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.416     10.416           latch edge time
    Info (332115):     12.738      2.322  F        clock network delay
    Info (332115):     12.770      0.032     uTsu  I2C_monitor:I2C_inst|start
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.707
    Info (332115): Data Required Time :    12.770
    Info (332115): Slack              :     9.063 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 11.650
    Info (332115): -to_clock [get_clocks {I2C_monitor:I2C_inst|deglitch:deglitch_sda|out}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 11.650 
    Info (332115): ===================================================================
    Info (332115): From Node    : I2C_monitor:I2C_inst|start_clr
    Info (332115): To Node      : I2C_monitor:I2C_inst|start
    Info (332115): Launch Clock : I2C_monitor:I2C_inst|deglitch:deglitch_scl|out
    Info (332115): Latch Clock  : I2C_monitor:I2C_inst|deglitch:deglitch_sda|out (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.833     20.833           launch edge time
    Info (332115):     23.719      2.886  R        clock network delay
    Info (332115):     23.860      0.141     uTco  I2C_monitor:I2C_inst|start_clr
    Info (332115):     23.860      0.000 RR  CELL  I2C_inst|start_clr|regout
    Info (332115):     24.095      0.235 RR    IC  I2C_inst|start|aclr
    Info (332115):     24.540      0.445 RF  CELL  I2C_monitor:I2C_inst|start
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.416     10.416           latch edge time
    Info (332115):     12.738      2.322  F        clock network delay
    Info (332115):     12.890      0.152      uTh  I2C_monitor:I2C_inst|start
    Info (332115): 
    Info (332115): Data Arrival Time  :    24.540
    Info (332115): Data Required Time :    12.890
    Info (332115): Slack              :    11.650 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 2.472
    Info (332113): Targets: [get_clocks {cm3|altpll_component|pll|clk[0]}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 2.472 
    Info (332113): ===================================================================
    Info (332113): Node             : NWire_rcv:MDC[0].M_I|DB_LEN[0][0]
    Info (332113): Clock            : cm3|altpll_component|pll|clk[0]
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           IF_clk
    Info (332113):      0.601      0.601 RR  CELL  IF_clk|combout
    Info (332113):      2.095      1.494 RR    IC  cm3|altpll_component|pll|inclk[0]
    Info (332113):     -1.449     -3.544 RR  CELL  cm3|altpll_component|pll|clk[0]
    Info (332113):     -0.937      0.512 RR    IC  cm3|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):     -0.937      0.000 RR  CELL  cm3|altpll_component|_clk0~clkctrl|outclk
    Info (332113):     -0.433      0.504 RR    IC  MDC[0].M_I|DB_LEN[0][0]|clk
    Info (332113):     -0.111      0.322 RR  CELL  NWire_rcv:MDC[0].M_I|DB_LEN[0][0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      3.472      3.472           launch edge time
    Info (332113):      3.472      0.000           source latency
    Info (332113):      3.472      0.000           IF_clk
    Info (332113):      4.073      0.601 RR  CELL  IF_clk|combout
    Info (332113):      5.567      1.494 RR    IC  cm3|altpll_component|pll|inclk[0]
    Info (332113):      2.023     -3.544 RR  CELL  cm3|altpll_component|pll|clk[0]
    Info (332113):      2.535      0.512 FF    IC  cm3|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):      2.535      0.000 FF  CELL  cm3|altpll_component|_clk0~clkctrl|outclk
    Info (332113):      3.039      0.504 FF    IC  MDC[0].M_I|DB_LEN[0][0]|clk
    Info (332113):      3.361      0.322 FF  CELL  NWire_rcv:MDC[0].M_I|DB_LEN[0][0]
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :     3.472
    Info (332113): Slack            :     2.472
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 8.289
    Info (332113): Targets: [get_clocks {IF_clk}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 8.289 
    Info (332113): ===================================================================
    Info (332113): Node             : FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): Clock            : IF_clk
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           IF_clk
    Info (332113):      0.601      0.601 RR  CELL  IF_clk|combout
    Info (332113):      0.672      0.071 RR    IC  IF_clk~clkctrl|inclk[0]
    Info (332113):      0.672      0.000 RR  CELL  IF_clk~clkctrl|outclk
    Info (332113):      1.126      0.454 RR    IC  RXF|mem_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):      1.553      0.427 RR  CELL  FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.416     10.416           launch edge time
    Info (332113):     10.416      0.000           source latency
    Info (332113):     10.416      0.000           IF_clk
    Info (332113):     11.017      0.601 FF  CELL  IF_clk|combout
    Info (332113):     11.088      0.071 FF    IC  IF_clk~clkctrl|inclk[0]
    Info (332113):     11.088      0.000 FF  CELL  IF_clk~clkctrl|outclk
    Info (332113):     11.542      0.454 FF    IC  RXF|mem_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):     11.969      0.427 FF  CELL  FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Required Width   :     2.127
    Info (332113): Actual Width     :    10.416
    Info (332113): Slack            :     8.289
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 8.493
    Info (332113): Targets: [get_clocks {sidetone2:sidetone_inst|sidetone_clock}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 8.493 
    Info (332113): ===================================================================
    Info (332113): Node             : sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[0]
    Info (332113): Clock            : sidetone2:sidetone_inst|sidetone_clock
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           IF_clk
    Info (332113):      0.601      0.601 RR  CELL  IF_clk|combout
    Info (332113):      0.672      0.071 RR    IC  IF_clk~clkctrl|inclk[0]
    Info (332113):      0.672      0.000 RR  CELL  IF_clk~clkctrl|outclk
    Info (332113):      1.200      0.528 RR    IC  sidetone_inst|sidetone_clock|clk
    Info (332113):      1.522      0.322 RR  CELL  sidetone2:sidetone_inst|sidetone_clock
    Info (332113):      1.522      0.000 RR  CELL  sidetone_inst|sidetone_clock|regout
    Info (332113):      2.160      0.638 RR    IC  sidetone_inst|sine_table_inst|altsyncram_component|auto_generated|ram_block1a0|clk0
    Info (332113):      2.569      0.409 RR  CELL  sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.416     10.416           launch edge time
    Info (332113):     10.416      0.000           source latency
    Info (332113):     10.416      0.000           IF_clk
    Info (332113):     11.017      0.601 RR  CELL  IF_clk|combout
    Info (332113):     11.088      0.071 RR    IC  IF_clk~clkctrl|inclk[0]
    Info (332113):     11.088      0.000 RR  CELL  IF_clk~clkctrl|outclk
    Info (332113):     11.616      0.528 RR    IC  sidetone_inst|sidetone_clock|clk
    Info (332113):     11.938      0.322 RR  CELL  sidetone2:sidetone_inst|sidetone_clock
    Info (332113):     11.938      0.000 FF  CELL  sidetone_inst|sidetone_clock|regout
    Info (332113):     12.576      0.638 FF    IC  sidetone_inst|sine_table_inst|altsyncram_component|auto_generated|ram_block1a0|clk0
    Info (332113):     12.985      0.409 FF  CELL  sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|q_a[0]
    Info (332113): 
    Info (332113): Required Width   :     1.923
    Info (332113): Actual Width     :    10.416
    Info (332113): Slack            :     8.493
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.416
    Info (332113): Targets: [get_clocks {I2C_monitor:I2C_inst|deglitch:deglitch_scl|out}...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 9.416 
    Info (332113): ===================================================================
    Info (332113): Node             : I2C_monitor:I2C_inst|ALC[0]
    Info (332113): Clock            : I2C_monitor:I2C_inst|deglitch:deglitch_scl|out
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           IF_clk
    Info (332113):      0.601      0.601 RR  CELL  IF_clk|combout
    Info (332113):      0.672      0.071 RR    IC  IF_clk~clkctrl|inclk[0]
    Info (332113):      0.672      0.000 RR  CELL  IF_clk~clkctrl|outclk
    Info (332113):      1.147      0.475 RR    IC  I2C_inst|deglitch_scl|out|clk
    Info (332113):      1.469      0.322 RR  CELL  I2C_monitor:I2C_inst|deglitch:deglitch_scl|out
    Info (332113):      1.469      0.000 RR  CELL  I2C_inst|deglitch_scl|out|regout
    Info (332113):      1.914      0.445 RR    IC  I2C_inst|deglitch_scl|out~clkctrl|inclk[0]
    Info (332113):      1.914      0.000 RR  CELL  I2C_inst|deglitch_scl|out~clkctrl|outclk
    Info (332113):      2.388      0.474 RR    IC  I2C_inst|ALC[0]|clk
    Info (332113):      2.710      0.322 RR  CELL  I2C_monitor:I2C_inst|ALC[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.416     10.416           launch edge time
    Info (332113):     10.416      0.000           source latency
    Info (332113):     10.416      0.000           IF_clk
    Info (332113):     11.017      0.601 RR  CELL  IF_clk|combout
    Info (332113):     11.088      0.071 RR    IC  IF_clk~clkctrl|inclk[0]
    Info (332113):     11.088      0.000 RR  CELL  IF_clk~clkctrl|outclk
    Info (332113):     11.563      0.475 RR    IC  I2C_inst|deglitch_scl|out|clk
    Info (332113):     11.885      0.322 RR  CELL  I2C_monitor:I2C_inst|deglitch:deglitch_scl|out
    Info (332113):     11.885      0.000 FF  CELL  I2C_inst|deglitch_scl|out|regout
    Info (332113):     12.330      0.445 FF    IC  I2C_inst|deglitch_scl|out~clkctrl|inclk[0]
    Info (332113):     12.330      0.000 FF  CELL  I2C_inst|deglitch_scl|out~clkctrl|outclk
    Info (332113):     12.804      0.474 FF    IC  I2C_inst|ALC[0]|clk
    Info (332113):     13.126      0.322 FF  CELL  I2C_monitor:I2C_inst|ALC[0]
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    10.416
    Info (332113): Slack            :     9.416
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.416
    Info (332113): Targets: [get_clocks {I2C_monitor:I2C_inst|deglitch:deglitch_sda|out}...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 9.416 
    Info (332113): ===================================================================
    Info (332113): Node             : I2C_monitor:I2C_inst|start
    Info (332113): Clock            : I2C_monitor:I2C_inst|deglitch:deglitch_sda|out (INVERTED)
    Info (332113): Type             : Low Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           IF_clk
    Info (332113):      0.601      0.601 RR  CELL  IF_clk|combout
    Info (332113):      0.672      0.071 RR    IC  IF_clk~clkctrl|inclk[0]
    Info (332113):      0.672      0.000 RR  CELL  IF_clk~clkctrl|outclk
    Info (332113):      1.174      0.502 RR    IC  I2C_inst|deglitch_sda|out|clk
    Info (332113):      1.496      0.322 RR  CELL  I2C_monitor:I2C_inst|deglitch:deglitch_sda|out
    Info (332113):      1.496      0.000 RR  CELL  I2C_inst|deglitch_sda|out|regout
    Info (332113):      1.859      0.363 RR    IC  I2C_inst|start|clk
    Info (332113):      2.181      0.322 RF  CELL  I2C_monitor:I2C_inst|start
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.416     10.416           launch edge time
    Info (332113):     10.416      0.000           source latency
    Info (332113):     10.416      0.000           IF_clk
    Info (332113):     11.017      0.601 RR  CELL  IF_clk|combout
    Info (332113):     11.088      0.071 RR    IC  IF_clk~clkctrl|inclk[0]
    Info (332113):     11.088      0.000 RR  CELL  IF_clk~clkctrl|outclk
    Info (332113):     11.590      0.502 RR    IC  I2C_inst|deglitch_sda|out|clk
    Info (332113):     11.912      0.322 RR  CELL  I2C_monitor:I2C_inst|deglitch:deglitch_sda|out
    Info (332113):     11.912      0.000 FF  CELL  I2C_inst|deglitch_sda|out|regout
    Info (332113):     12.275      0.363 FF    IC  I2C_inst|start|clk
    Info (332113):     12.597      0.322 FR  CELL  I2C_monitor:I2C_inst|start
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    10.416
    Info (332113): Slack            :     9.416
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 25.041
    Info (332113): Targets: [get_clocks {cm3|altpll_component|pll|clk[1]}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 25.041 
    Info (332113): ===================================================================
    Info (332113): Node             : divide_200[0]
    Info (332113): Clock            : cm3|altpll_component|pll|clk[1]
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           IF_clk
    Info (332113):      0.601      0.601 RR  CELL  IF_clk|combout
    Info (332113):      2.095      1.494 RR    IC  cm3|altpll_component|pll|inclk[0]
    Info (332113):     -1.449     -3.544 RR  CELL  cm3|altpll_component|pll|clk[1]
    Info (332113):     -0.937      0.512 RR    IC  cm3|altpll_component|_clk1~clkctrl|inclk[0]
    Info (332113):     -0.937      0.000 RR  CELL  cm3|altpll_component|_clk1~clkctrl|outclk
    Info (332113):     -0.432      0.505 RR    IC  divide_200[0]|clk
    Info (332113):     -0.110      0.322 RR  CELL  divide_200[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     26.041     26.041           launch edge time
    Info (332113):     26.041      0.000           source latency
    Info (332113):     26.041      0.000           IF_clk
    Info (332113):     26.642      0.601 RR  CELL  IF_clk|combout
    Info (332113):     28.136      1.494 RR    IC  cm3|altpll_component|pll|inclk[0]
    Info (332113):     24.592     -3.544 RR  CELL  cm3|altpll_component|pll|clk[1]
    Info (332113):     25.104      0.512 FF    IC  cm3|altpll_component|_clk1~clkctrl|inclk[0]
    Info (332113):     25.104      0.000 FF  CELL  cm3|altpll_component|_clk1~clkctrl|outclk
    Info (332113):     25.609      0.505 FF    IC  divide_200[0]|clk
    Info (332113):     25.931      0.322 FF  CELL  divide_200[0]
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    26.041
    Info (332113): Slack            :    25.041
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 39.690
    Info (332113): Targets: [get_clocks {C5}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 39.690 
    Info (332113): ===================================================================
    Info (332113): Node             : C12_RESET.c0
    Info (332113): Clock            : C5
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           C5
    Info (332113):      0.514      0.514 RR  CELL  C5|combout
    Info (332113):      1.268      0.754 RR    IC  C5~clkctrl|inclk[0]
    Info (332113):      1.268      0.000 RR  CELL  C5~clkctrl|outclk
    Info (332113):      1.793      0.525 RR    IC  C12_RESET.c0|clk
    Info (332113):      2.115      0.322 RR  CELL  C12_RESET.c0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     40.690     40.690           launch edge time
    Info (332113):     40.690      0.000           source latency
    Info (332113):     40.690      0.000           C5
    Info (332113):     41.204      0.514 FF  CELL  C5|combout
    Info (332113):     41.958      0.754 FF    IC  C5~clkctrl|inclk[0]
    Info (332113):     41.958      0.000 FF  CELL  C5~clkctrl|outclk
    Info (332113):     42.483      0.525 FF    IC  C12_RESET.c0|clk
    Info (332113):     42.805      0.322 FF  CELL  C12_RESET.c0
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    40.690
    Info (332113): Slack            :    39.690
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 39.690
    Info (332113): Targets: [get_clocks {SPI_SCK}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 39.690 
    Info (332113): ===================================================================
    Info (332113): Node             : gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0]
    Info (332113): Clock            : SPI_SCK
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           SPI_SCK
    Info (332113):      0.524      0.524 RR  CELL  SPI_SCK|combout
    Info (332113):      1.305      0.781 RR    IC  SPI_SCK~clkctrl|inclk[0]
    Info (332113):      1.305      0.000 RR  CELL  SPI_SCK~clkctrl|outclk
    Info (332113):      1.815      0.510 RR    IC  gpio_controlSDR|spi_regs|BitCounter[0]|clk
    Info (332113):      2.137      0.322 RR  CELL  gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     40.690     40.690           launch edge time
    Info (332113):     40.690      0.000           source latency
    Info (332113):     40.690      0.000           SPI_SCK
    Info (332113):     41.214      0.524 FF  CELL  SPI_SCK|combout
    Info (332113):     41.995      0.781 FF    IC  SPI_SCK~clkctrl|inclk[0]
    Info (332113):     41.995      0.000 FF  CELL  SPI_SCK~clkctrl|outclk
    Info (332113):     42.505      0.510 FF    IC  gpio_controlSDR|spi_regs|BitCounter[0]|clk
    Info (332113):     42.827      0.322 FF  CELL  gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0]
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    40.690
    Info (332113): Slack            :    39.690
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 415.660
    Info (332113): Targets: [get_clocks {clk_lrclk_gen:clrgen|BCLK}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 415.660 
    Info (332113): ===================================================================
    Info (332113): Node             : I2S_xmit:J_IQPWM|TLV_state~2
    Info (332113): Clock            : clk_lrclk_gen:clrgen|BCLK
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.141      0.141           source latency
    Info (332113):      0.141      0.000           clk_lrclk_gen:clrgen|BCLK
    Info (332113):      0.141      0.000 RR  CELL  clrgen|BCLK|regout
    Info (332113):      0.477      0.336 RR    IC  clrgen|BCLK~clkctrl|inclk[0]
    Info (332113):      0.477      0.000 RR  CELL  clrgen|BCLK~clkctrl|outclk
    Info (332113):      0.988      0.511 RR    IC  J_IQPWM|TLV_state~2|clk
    Info (332113):      1.310      0.322 RR  CELL  I2S_xmit:J_IQPWM|TLV_state~2
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):    416.660    416.660           launch edge time
    Info (332113):    416.801      0.141           source latency
    Info (332113):    416.801      0.000           clk_lrclk_gen:clrgen|BCLK
    Info (332113):    416.801      0.000 FF  CELL  clrgen|BCLK|regout
    Info (332113):    417.137      0.336 FF    IC  clrgen|BCLK~clkctrl|inclk[0]
    Info (332113):    417.137      0.000 FF  CELL  clrgen|BCLK~clkctrl|outclk
    Info (332113):    417.648      0.511 FF    IC  J_IQPWM|TLV_state~2|clk
    Info (332113):    417.970      0.322 FF  CELL  I2S_xmit:J_IQPWM|TLV_state~2
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :   416.660
    Info (332113): Slack            :   415.660
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 5206.327
    Info (332113): Targets: [get_clocks {pro_clock}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 5206.327 
    Info (332113): ===================================================================
    Info (332113): Node             : profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[0]
    Info (332113): Clock            : pro_clock
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           IF_clk
    Info (332113):      0.601      0.601 RR  CELL  IF_clk|combout
    Info (332113):      2.095      1.494 RR    IC  cm3|altpll_component|pll|inclk[0]
    Info (332113):     -1.449     -3.544 RR  CELL  cm3|altpll_component|pll|clk[1]
    Info (332113):     -0.937      0.512 RR    IC  cm3|altpll_component|_clk1~clkctrl|inclk[0]
    Info (332113):     -0.937      0.000 RR  CELL  cm3|altpll_component|_clk1~clkctrl|outclk
    Info (332113):     -0.460      0.477 RR    IC  pro_clock|clk
    Info (332113):     -0.138      0.322 RR  CELL  pro_clock
    Info (332113):     -0.138      0.000 RR  CELL  pro_clock|regout
    Info (332113):      0.223      0.361 RR    IC  pro_clock~clkctrl|inclk[0]
    Info (332113):      0.223      0.000 RR  CELL  pro_clock~clkctrl|outclk
    Info (332113):      0.701      0.478 RR    IC  profile_CW|profile_ROM_inst|altsyncram_component|auto_generated|ram_block1a0|clk0
    Info (332113):      1.110      0.409 RR  CELL  profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):   5208.250   5208.250           launch edge time
    Info (332113):   5208.250      0.000           source latency
    Info (332113):   5208.250      0.000           IF_clk
    Info (332113):   5208.851      0.601 RR  CELL  IF_clk|combout
    Info (332113):   5210.345      1.494 RR    IC  cm3|altpll_component|pll|inclk[0]
    Info (332113):   5206.801     -3.544 RR  CELL  cm3|altpll_component|pll|clk[1]
    Info (332113):   5207.313      0.512 RR    IC  cm3|altpll_component|_clk1~clkctrl|inclk[0]
    Info (332113):   5207.313      0.000 RR  CELL  cm3|altpll_component|_clk1~clkctrl|outclk
    Info (332113):   5207.790      0.477 RR    IC  pro_clock|clk
    Info (332113):   5208.112      0.322 RR  CELL  pro_clock
    Info (332113):   5208.112      0.000 FF  CELL  pro_clock|regout
    Info (332113):   5208.473      0.361 FF    IC  pro_clock~clkctrl|inclk[0]
    Info (332113):   5208.473      0.000 FF  CELL  pro_clock~clkctrl|outclk
    Info (332113):   5208.951      0.478 FF    IC  profile_CW|profile_ROM_inst|altsyncram_component|auto_generated|ram_block1a0|clk0
    Info (332113):   5209.360      0.409 FF  CELL  profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|q_a[0]
    Info (332113): 
    Info (332113): Required Width   :     1.923
    Info (332113): Actual Width     :  5208.250
    Info (332113): Slack            :  5206.327
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 16665.400
    Info (332113): Targets: [get_clocks {iambic_clk}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 16665.400 
    Info (332113): ===================================================================
    Info (332113): Node             : iambic:iambic_inst|dash_memory
    Info (332113): Clock            : iambic_clk
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           IF_clk
    Info (332113):      0.601      0.601 RR  CELL  IF_clk|combout
    Info (332113):      2.095      1.494 RR    IC  cm3|altpll_component|pll|inclk[0]
    Info (332113):     -1.449     -3.544 RR  CELL  cm3|altpll_component|pll|clk[1]
    Info (332113):     -0.937      0.512 RR    IC  cm3|altpll_component|_clk1~clkctrl|inclk[0]
    Info (332113):     -0.937      0.000 RR  CELL  cm3|altpll_component|_clk1~clkctrl|outclk
    Info (332113):     -0.442      0.495 RR    IC  iambic_clk|clk
    Info (332113):     -0.120      0.322 RR  CELL  iambic_clk
    Info (332113):     -0.120      0.000 RR  CELL  iambic_clk|regout
    Info (332113):      0.341      0.461 RR    IC  iambic_inst|dash_memory|clk
    Info (332113):      0.663      0.322 RR  CELL  iambic:iambic_inst|dash_memory
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):  16666.400  16666.400           launch edge time
    Info (332113):  16666.400      0.000           source latency
    Info (332113):  16666.400      0.000           IF_clk
    Info (332113):  16667.001      0.601 RR  CELL  IF_clk|combout
    Info (332113):  16668.495      1.494 RR    IC  cm3|altpll_component|pll|inclk[0]
    Info (332113):  16664.951     -3.544 RR  CELL  cm3|altpll_component|pll|clk[1]
    Info (332113):  16665.463      0.512 RR    IC  cm3|altpll_component|_clk1~clkctrl|inclk[0]
    Info (332113):  16665.463      0.000 RR  CELL  cm3|altpll_component|_clk1~clkctrl|outclk
    Info (332113):  16665.958      0.495 RR    IC  iambic_clk|clk
    Info (332113):  16666.280      0.322 RR  CELL  iambic_clk
    Info (332113):  16666.280      0.000 FF  CELL  iambic_clk|regout
    Info (332113):  16666.741      0.461 FF    IC  iambic_inst|dash_memory|clk
    Info (332113):  16667.063      0.322 FF  CELL  iambic:iambic_inst|dash_memory
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     : 16666.400
    Info (332113): Slack            : 16665.400
    Info (332113): ===================================================================
    Info (332113): 
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 590 megabytes
    Info: Processing ended: Mon Sep 15 19:09:41 2014
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:05


