<stg><name>log<28, 15></name>


<trans_list>

<trans id="368" from="1" to="2">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="369" from="2" to="3">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="370" from="3" to="4">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="371" from="4" to="5">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="372" from="5" to="6">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="373" from="6" to="7">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>
</trans_list>



<state_list>

<state id="1" st_id="1">

<operation id="8" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="6" bw="27" op_0_bw="27" op_1_bw="27">
<![CDATA[
_ZN8ap_fixedILi28ELi15EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1Ei.exit:1  %x_V_read = call i27 @_ssdm_op_Read.ap_auto.i27(i27 %x_V)

]]></Node>
<StgValue><ssdm name="x_V_read"/></StgValue>
</operation>

<operation id="9" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="7" bw="1" op_0_bw="27" op_1_bw="27">
<![CDATA[
_ZN8ap_fixedILi28ELi15EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1Ei.exit:2  %icmp_ln1497 = icmp eq i27 %x_V_read, 0

]]></Node>
<StgValue><ssdm name="icmp_ln1497"/></StgValue>
</operation>

<operation id="10" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="8" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN8ap_fixedILi28ELi15EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1Ei.exit:3  br i1 %icmp_ln1497, label %2, label %_ZN9ap_ufixedILi35ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1Ei.exit

]]></Node>
<StgValue><ssdm name="br_ln702"/></StgValue>
</operation>

<operation id="11" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="10" bw="35" op_0_bw="35" op_1_bw="1" op_2_bw="27" op_3_bw="7">
<![CDATA[
_ZN9ap_ufixedILi35ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1Ei.exit:0  %p_Result_6 = call i35 @_ssdm_op_BitConcatenate.i35.i1.i27.i7(i1 false, i27 %x_V_read, i7 0)

]]></Node>
<StgValue><ssdm name="p_Result_6"/></StgValue>
</operation>

<operation id="12" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="11" bw="1" op_0_bw="1" op_1_bw="27" op_2_bw="32">
<![CDATA[
_ZN9ap_ufixedILi35ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1Ei.exit:1  %tmp = call i1 @_ssdm_op_BitSelect.i1.i27.i32(i27 %x_V_read, i32 26)

]]></Node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="13" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="12" bw="1" op_0_bw="1" op_1_bw="27" op_2_bw="32">
<![CDATA[
_ZN9ap_ufixedILi35ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1Ei.exit:2  %tmp_43 = call i1 @_ssdm_op_BitSelect.i1.i27.i32(i27 %x_V_read, i32 25)

]]></Node>
<StgValue><ssdm name="tmp_43"/></StgValue>
</operation>

<operation id="14" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="13" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN9ap_ufixedILi35ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1Ei.exit:3  %and_ln730 = and i1 %tmp, %tmp_43

]]></Node>
<StgValue><ssdm name="and_ln730"/></StgValue>
</operation>

<operation id="15" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="14" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN9ap_ufixedILi35ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1Ei.exit:4  %xor_ln730 = xor i1 %tmp, true

]]></Node>
<StgValue><ssdm name="xor_ln730"/></StgValue>
</operation>

<operation id="16" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="15" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN9ap_ufixedILi35ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1Ei.exit:5  br i1 %and_ln730, label %.loopexit, label %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.0

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="17" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="17" bw="35" op_0_bw="35" op_1_bw="27" op_2_bw="8">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.0:0  %shl_ln = call i35 @_ssdm_op_BitConcatenate.i35.i27.i8(i27 %x_V_read, i8 0)

]]></Node>
<StgValue><ssdm name="shl_ln"/></StgValue>
</operation>

<operation id="18" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="18" bw="1" op_0_bw="1" op_1_bw="27" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.0:1  %tmp_44 = call i1 @_ssdm_op_BitSelect.i1.i27.i32(i27 %x_V_read, i32 24)

]]></Node>
<StgValue><ssdm name="tmp_44"/></StgValue>
</operation>

<operation id="19" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="19" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.0:2  %and_ln730_1 = and i1 %tmp_43, %xor_ln730

]]></Node>
<StgValue><ssdm name="and_ln730_1"/></StgValue>
</operation>

<operation id="20" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="20" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.0:3  %and_ln730_2 = and i1 %and_ln730_1, %tmp_44

]]></Node>
<StgValue><ssdm name="and_ln730_2"/></StgValue>
</operation>

<operation id="21" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="21" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.0:4  %xor_ln730_1 = xor i1 %tmp_43, true

]]></Node>
<StgValue><ssdm name="xor_ln730_1"/></StgValue>
</operation>

<operation id="22" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="22" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.0:5  %and_ln730_3 = and i1 %tmp, %xor_ln730_1

]]></Node>
<StgValue><ssdm name="and_ln730_3"/></StgValue>
</operation>

<operation id="23" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="23" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.0:6  %or_ln730 = or i1 %and_ln730_2, %and_ln730_3

]]></Node>
<StgValue><ssdm name="or_ln730"/></StgValue>
</operation>

<operation id="24" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="24" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.0:7  br i1 %or_ln730, label %.loopexit, label %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.1

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="25" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="26" bw="26" op_0_bw="27">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.1:0  %trunc_ln1299 = trunc i27 %x_V_read to i26

]]></Node>
<StgValue><ssdm name="trunc_ln1299"/></StgValue>
</operation>

<operation id="26" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="27" bw="35" op_0_bw="35" op_1_bw="26" op_2_bw="9">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.1:1  %shl_ln1299_1 = call i35 @_ssdm_op_BitConcatenate.i35.i26.i9(i26 %trunc_ln1299, i9 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_1"/></StgValue>
</operation>

<operation id="27" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="28" bw="1" op_0_bw="1" op_1_bw="27" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.1:2  %tmp_45 = call i1 @_ssdm_op_BitSelect.i1.i27.i32(i27 %x_V_read, i32 23)

]]></Node>
<StgValue><ssdm name="tmp_45"/></StgValue>
</operation>

<operation id="28" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="29" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.1:3  %and_ln730_4 = and i1 %tmp_44, %xor_ln730_1

]]></Node>
<StgValue><ssdm name="and_ln730_4"/></StgValue>
</operation>

<operation id="29" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="30" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.1:4  %and_ln730_5 = and i1 %and_ln730_4, %tmp_45

]]></Node>
<StgValue><ssdm name="and_ln730_5"/></StgValue>
</operation>

<operation id="30" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="31" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.1:5  %xor_ln730_2 = xor i1 %tmp_44, true

]]></Node>
<StgValue><ssdm name="xor_ln730_2"/></StgValue>
</operation>

<operation id="31" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="32" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.1:6  %and_ln730_6 = and i1 %tmp_43, %xor_ln730_2

]]></Node>
<StgValue><ssdm name="and_ln730_6"/></StgValue>
</operation>

<operation id="32" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="33" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.1:7  %or_ln730_1 = or i1 %and_ln730_5, %and_ln730_6

]]></Node>
<StgValue><ssdm name="or_ln730_1"/></StgValue>
</operation>

<operation id="33" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="34" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.1:8  br i1 %or_ln730_1, label %.loopexit, label %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.2

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="34" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="36" bw="25" op_0_bw="27">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.2:0  %trunc_ln1299_1 = trunc i27 %x_V_read to i25

]]></Node>
<StgValue><ssdm name="trunc_ln1299_1"/></StgValue>
</operation>

<operation id="35" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="37" bw="35" op_0_bw="35" op_1_bw="25" op_2_bw="10">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.2:1  %shl_ln1299_2 = call i35 @_ssdm_op_BitConcatenate.i35.i25.i10(i25 %trunc_ln1299_1, i10 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_2"/></StgValue>
</operation>

<operation id="36" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="38" bw="1" op_0_bw="1" op_1_bw="27" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.2:2  %tmp_46 = call i1 @_ssdm_op_BitSelect.i1.i27.i32(i27 %x_V_read, i32 22)

]]></Node>
<StgValue><ssdm name="tmp_46"/></StgValue>
</operation>

<operation id="37" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="39" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.2:3  %and_ln730_7 = and i1 %tmp_45, %xor_ln730_2

]]></Node>
<StgValue><ssdm name="and_ln730_7"/></StgValue>
</operation>

<operation id="38" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="40" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.2:4  %and_ln730_8 = and i1 %and_ln730_7, %tmp_46

]]></Node>
<StgValue><ssdm name="and_ln730_8"/></StgValue>
</operation>

<operation id="39" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="41" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.2:5  %xor_ln730_3 = xor i1 %tmp_45, true

]]></Node>
<StgValue><ssdm name="xor_ln730_3"/></StgValue>
</operation>

<operation id="40" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="42" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.2:6  %and_ln730_9 = and i1 %tmp_44, %xor_ln730_3

]]></Node>
<StgValue><ssdm name="and_ln730_9"/></StgValue>
</operation>

<operation id="41" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="43" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.2:7  %or_ln730_2 = or i1 %and_ln730_8, %and_ln730_9

]]></Node>
<StgValue><ssdm name="or_ln730_2"/></StgValue>
</operation>

<operation id="42" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="44" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.2:8  br i1 %or_ln730_2, label %.loopexit, label %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.3

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="43" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="46" bw="24" op_0_bw="27">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.3:0  %trunc_ln1299_2 = trunc i27 %x_V_read to i24

]]></Node>
<StgValue><ssdm name="trunc_ln1299_2"/></StgValue>
</operation>

<operation id="44" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="47" bw="35" op_0_bw="35" op_1_bw="24" op_2_bw="11">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.3:1  %shl_ln1299_3 = call i35 @_ssdm_op_BitConcatenate.i35.i24.i11(i24 %trunc_ln1299_2, i11 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_3"/></StgValue>
</operation>

<operation id="45" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="48" bw="1" op_0_bw="1" op_1_bw="27" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.3:2  %tmp_47 = call i1 @_ssdm_op_BitSelect.i1.i27.i32(i27 %x_V_read, i32 21)

]]></Node>
<StgValue><ssdm name="tmp_47"/></StgValue>
</operation>

<operation id="46" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="49" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.3:3  %and_ln730_10 = and i1 %tmp_46, %xor_ln730_3

]]></Node>
<StgValue><ssdm name="and_ln730_10"/></StgValue>
</operation>

<operation id="47" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="50" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.3:4  %and_ln730_11 = and i1 %and_ln730_10, %tmp_47

]]></Node>
<StgValue><ssdm name="and_ln730_11"/></StgValue>
</operation>

<operation id="48" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="51" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.3:5  %xor_ln730_4 = xor i1 %tmp_46, true

]]></Node>
<StgValue><ssdm name="xor_ln730_4"/></StgValue>
</operation>

<operation id="49" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="52" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.3:6  %and_ln730_12 = and i1 %tmp_45, %xor_ln730_4

]]></Node>
<StgValue><ssdm name="and_ln730_12"/></StgValue>
</operation>

<operation id="50" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="53" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.3:7  %or_ln730_3 = or i1 %and_ln730_11, %and_ln730_12

]]></Node>
<StgValue><ssdm name="or_ln730_3"/></StgValue>
</operation>

<operation id="51" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="54" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.3:8  br i1 %or_ln730_3, label %.loopexit, label %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.4

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="52" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="56" bw="23" op_0_bw="27">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.4:0  %trunc_ln1299_3 = trunc i27 %x_V_read to i23

]]></Node>
<StgValue><ssdm name="trunc_ln1299_3"/></StgValue>
</operation>

<operation id="53" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="57" bw="35" op_0_bw="35" op_1_bw="23" op_2_bw="12">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.4:1  %shl_ln1299_4 = call i35 @_ssdm_op_BitConcatenate.i35.i23.i12(i23 %trunc_ln1299_3, i12 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_4"/></StgValue>
</operation>

<operation id="54" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="58" bw="1" op_0_bw="1" op_1_bw="27" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.4:2  %tmp_48 = call i1 @_ssdm_op_BitSelect.i1.i27.i32(i27 %x_V_read, i32 20)

]]></Node>
<StgValue><ssdm name="tmp_48"/></StgValue>
</operation>

<operation id="55" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="59" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.4:3  %and_ln730_13 = and i1 %tmp_47, %xor_ln730_4

]]></Node>
<StgValue><ssdm name="and_ln730_13"/></StgValue>
</operation>

<operation id="56" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="60" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.4:4  %and_ln730_14 = and i1 %and_ln730_13, %tmp_48

]]></Node>
<StgValue><ssdm name="and_ln730_14"/></StgValue>
</operation>

<operation id="57" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="61" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.4:5  %xor_ln730_5 = xor i1 %tmp_47, true

]]></Node>
<StgValue><ssdm name="xor_ln730_5"/></StgValue>
</operation>

<operation id="58" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="62" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.4:6  %and_ln730_15 = and i1 %tmp_46, %xor_ln730_5

]]></Node>
<StgValue><ssdm name="and_ln730_15"/></StgValue>
</operation>

<operation id="59" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="63" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.4:7  %or_ln730_4 = or i1 %and_ln730_14, %and_ln730_15

]]></Node>
<StgValue><ssdm name="or_ln730_4"/></StgValue>
</operation>

<operation id="60" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="64" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.4:8  br i1 %or_ln730_4, label %.loopexit, label %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.5

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="61" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="66" bw="22" op_0_bw="27">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.5:0  %trunc_ln1299_4 = trunc i27 %x_V_read to i22

]]></Node>
<StgValue><ssdm name="trunc_ln1299_4"/></StgValue>
</operation>

<operation id="62" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="67" bw="35" op_0_bw="35" op_1_bw="22" op_2_bw="13">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.5:1  %shl_ln1299_5 = call i35 @_ssdm_op_BitConcatenate.i35.i22.i13(i22 %trunc_ln1299_4, i13 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_5"/></StgValue>
</operation>

<operation id="63" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="68" bw="1" op_0_bw="1" op_1_bw="27" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.5:2  %tmp_49 = call i1 @_ssdm_op_BitSelect.i1.i27.i32(i27 %x_V_read, i32 19)

]]></Node>
<StgValue><ssdm name="tmp_49"/></StgValue>
</operation>

<operation id="64" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="69" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.5:3  %and_ln730_16 = and i1 %tmp_48, %xor_ln730_5

]]></Node>
<StgValue><ssdm name="and_ln730_16"/></StgValue>
</operation>

<operation id="65" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="70" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.5:4  %and_ln730_17 = and i1 %and_ln730_16, %tmp_49

]]></Node>
<StgValue><ssdm name="and_ln730_17"/></StgValue>
</operation>

<operation id="66" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="71" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.5:5  %xor_ln730_6 = xor i1 %tmp_48, true

]]></Node>
<StgValue><ssdm name="xor_ln730_6"/></StgValue>
</operation>

<operation id="67" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.5:6  %and_ln730_18 = and i1 %tmp_47, %xor_ln730_6

]]></Node>
<StgValue><ssdm name="and_ln730_18"/></StgValue>
</operation>

<operation id="68" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="73" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.5:7  %or_ln730_5 = or i1 %and_ln730_17, %and_ln730_18

]]></Node>
<StgValue><ssdm name="or_ln730_5"/></StgValue>
</operation>

<operation id="69" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="74" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.5:8  br i1 %or_ln730_5, label %.loopexit, label %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.6

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="70" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="76" bw="21" op_0_bw="27">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.6:0  %trunc_ln1299_5 = trunc i27 %x_V_read to i21

]]></Node>
<StgValue><ssdm name="trunc_ln1299_5"/></StgValue>
</operation>

<operation id="71" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="77" bw="35" op_0_bw="35" op_1_bw="21" op_2_bw="14">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.6:1  %shl_ln1299_6 = call i35 @_ssdm_op_BitConcatenate.i35.i21.i14(i21 %trunc_ln1299_5, i14 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_6"/></StgValue>
</operation>

<operation id="72" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="78" bw="1" op_0_bw="1" op_1_bw="27" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.6:2  %tmp_50 = call i1 @_ssdm_op_BitSelect.i1.i27.i32(i27 %x_V_read, i32 18)

]]></Node>
<StgValue><ssdm name="tmp_50"/></StgValue>
</operation>

<operation id="73" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="79" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.6:3  %and_ln730_19 = and i1 %tmp_49, %xor_ln730_6

]]></Node>
<StgValue><ssdm name="and_ln730_19"/></StgValue>
</operation>

<operation id="74" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="80" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.6:4  %and_ln730_20 = and i1 %and_ln730_19, %tmp_50

]]></Node>
<StgValue><ssdm name="and_ln730_20"/></StgValue>
</operation>

<operation id="75" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="81" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.6:5  %xor_ln730_7 = xor i1 %tmp_49, true

]]></Node>
<StgValue><ssdm name="xor_ln730_7"/></StgValue>
</operation>

<operation id="76" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="82" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.6:6  %and_ln730_21 = and i1 %tmp_48, %xor_ln730_7

]]></Node>
<StgValue><ssdm name="and_ln730_21"/></StgValue>
</operation>

<operation id="77" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="83" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.6:7  %or_ln730_6 = or i1 %and_ln730_20, %and_ln730_21

]]></Node>
<StgValue><ssdm name="or_ln730_6"/></StgValue>
</operation>

<operation id="78" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="84" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.6:8  br i1 %or_ln730_6, label %.loopexit, label %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.7

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="79" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="86" bw="20" op_0_bw="27">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.7:0  %trunc_ln1299_6 = trunc i27 %x_V_read to i20

]]></Node>
<StgValue><ssdm name="trunc_ln1299_6"/></StgValue>
</operation>

<operation id="80" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="87" bw="35" op_0_bw="35" op_1_bw="20" op_2_bw="15">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.7:1  %shl_ln1299_7 = call i35 @_ssdm_op_BitConcatenate.i35.i20.i15(i20 %trunc_ln1299_6, i15 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_7"/></StgValue>
</operation>

<operation id="81" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="88" bw="1" op_0_bw="1" op_1_bw="27" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.7:2  %tmp_51 = call i1 @_ssdm_op_BitSelect.i1.i27.i32(i27 %x_V_read, i32 17)

]]></Node>
<StgValue><ssdm name="tmp_51"/></StgValue>
</operation>

<operation id="82" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="89" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.7:3  %and_ln730_22 = and i1 %tmp_50, %xor_ln730_7

]]></Node>
<StgValue><ssdm name="and_ln730_22"/></StgValue>
</operation>

<operation id="83" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="90" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.7:4  %and_ln730_23 = and i1 %and_ln730_22, %tmp_51

]]></Node>
<StgValue><ssdm name="and_ln730_23"/></StgValue>
</operation>

<operation id="84" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="91" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.7:5  %xor_ln730_8 = xor i1 %tmp_50, true

]]></Node>
<StgValue><ssdm name="xor_ln730_8"/></StgValue>
</operation>

<operation id="85" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="92" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.7:6  %and_ln730_24 = and i1 %tmp_49, %xor_ln730_8

]]></Node>
<StgValue><ssdm name="and_ln730_24"/></StgValue>
</operation>

<operation id="86" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="93" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.7:7  %or_ln730_7 = or i1 %and_ln730_23, %and_ln730_24

]]></Node>
<StgValue><ssdm name="or_ln730_7"/></StgValue>
</operation>

<operation id="87" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="94" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.7:8  br i1 %or_ln730_7, label %.loopexit, label %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.8

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="88" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="96" bw="19" op_0_bw="27">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.8:0  %trunc_ln1299_7 = trunc i27 %x_V_read to i19

]]></Node>
<StgValue><ssdm name="trunc_ln1299_7"/></StgValue>
</operation>

<operation id="89" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="97" bw="35" op_0_bw="35" op_1_bw="19" op_2_bw="16">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.8:1  %shl_ln1299_8 = call i35 @_ssdm_op_BitConcatenate.i35.i19.i16(i19 %trunc_ln1299_7, i16 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_8"/></StgValue>
</operation>

<operation id="90" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="98" bw="1" op_0_bw="1" op_1_bw="27" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.8:2  %tmp_52 = call i1 @_ssdm_op_BitSelect.i1.i27.i32(i27 %x_V_read, i32 16)

]]></Node>
<StgValue><ssdm name="tmp_52"/></StgValue>
</operation>

<operation id="91" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="99" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.8:3  %and_ln730_25 = and i1 %tmp_51, %xor_ln730_8

]]></Node>
<StgValue><ssdm name="and_ln730_25"/></StgValue>
</operation>

<operation id="92" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="100" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.8:4  %and_ln730_26 = and i1 %and_ln730_25, %tmp_52

]]></Node>
<StgValue><ssdm name="and_ln730_26"/></StgValue>
</operation>

<operation id="93" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="101" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.8:5  %xor_ln730_9 = xor i1 %tmp_51, true

]]></Node>
<StgValue><ssdm name="xor_ln730_9"/></StgValue>
</operation>

<operation id="94" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="102" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.8:6  %and_ln730_27 = and i1 %tmp_50, %xor_ln730_9

]]></Node>
<StgValue><ssdm name="and_ln730_27"/></StgValue>
</operation>

<operation id="95" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="103" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.8:7  %or_ln730_8 = or i1 %and_ln730_26, %and_ln730_27

]]></Node>
<StgValue><ssdm name="or_ln730_8"/></StgValue>
</operation>

<operation id="96" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="104" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.8:8  br i1 %or_ln730_8, label %.loopexit, label %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.9

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="97" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="106" bw="18" op_0_bw="27">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.9:0  %trunc_ln1299_8 = trunc i27 %x_V_read to i18

]]></Node>
<StgValue><ssdm name="trunc_ln1299_8"/></StgValue>
</operation>

<operation id="98" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="107" bw="35" op_0_bw="35" op_1_bw="18" op_2_bw="17">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.9:1  %shl_ln1299_9 = call i35 @_ssdm_op_BitConcatenate.i35.i18.i17(i18 %trunc_ln1299_8, i17 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_9"/></StgValue>
</operation>

<operation id="99" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="108" bw="1" op_0_bw="1" op_1_bw="27" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.9:2  %tmp_53 = call i1 @_ssdm_op_BitSelect.i1.i27.i32(i27 %x_V_read, i32 15)

]]></Node>
<StgValue><ssdm name="tmp_53"/></StgValue>
</operation>

<operation id="100" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="109" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.9:3  %and_ln730_28 = and i1 %tmp_52, %xor_ln730_9

]]></Node>
<StgValue><ssdm name="and_ln730_28"/></StgValue>
</operation>

<operation id="101" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="110" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.9:4  %and_ln730_29 = and i1 %and_ln730_28, %tmp_53

]]></Node>
<StgValue><ssdm name="and_ln730_29"/></StgValue>
</operation>

<operation id="102" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="111" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.9:5  %xor_ln730_10 = xor i1 %tmp_52, true

]]></Node>
<StgValue><ssdm name="xor_ln730_10"/></StgValue>
</operation>

<operation id="103" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="112" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.9:6  %and_ln730_30 = and i1 %tmp_51, %xor_ln730_10

]]></Node>
<StgValue><ssdm name="and_ln730_30"/></StgValue>
</operation>

<operation id="104" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="113" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.9:7  %or_ln730_9 = or i1 %and_ln730_29, %and_ln730_30

]]></Node>
<StgValue><ssdm name="or_ln730_9"/></StgValue>
</operation>

<operation id="105" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="114" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.9:8  br i1 %or_ln730_9, label %.loopexit, label %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.10

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="106" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="116" bw="17" op_0_bw="27">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.10:0  %trunc_ln1299_9 = trunc i27 %x_V_read to i17

]]></Node>
<StgValue><ssdm name="trunc_ln1299_9"/></StgValue>
</operation>

<operation id="107" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="117" bw="35" op_0_bw="35" op_1_bw="17" op_2_bw="18">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.10:1  %shl_ln1299_s = call i35 @_ssdm_op_BitConcatenate.i35.i17.i18(i17 %trunc_ln1299_9, i18 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_s"/></StgValue>
</operation>

<operation id="108" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="118" bw="1" op_0_bw="1" op_1_bw="27" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.10:2  %tmp_54 = call i1 @_ssdm_op_BitSelect.i1.i27.i32(i27 %x_V_read, i32 14)

]]></Node>
<StgValue><ssdm name="tmp_54"/></StgValue>
</operation>

<operation id="109" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="119" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.10:3  %and_ln730_31 = and i1 %tmp_53, %xor_ln730_10

]]></Node>
<StgValue><ssdm name="and_ln730_31"/></StgValue>
</operation>

<operation id="110" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="120" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.10:4  %and_ln730_32 = and i1 %and_ln730_31, %tmp_54

]]></Node>
<StgValue><ssdm name="and_ln730_32"/></StgValue>
</operation>

<operation id="111" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="121" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.10:5  %xor_ln730_11 = xor i1 %tmp_53, true

]]></Node>
<StgValue><ssdm name="xor_ln730_11"/></StgValue>
</operation>

<operation id="112" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="122" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.10:6  %and_ln730_33 = and i1 %tmp_52, %xor_ln730_11

]]></Node>
<StgValue><ssdm name="and_ln730_33"/></StgValue>
</operation>

<operation id="113" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="123" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.10:7  %or_ln730_10 = or i1 %and_ln730_32, %and_ln730_33

]]></Node>
<StgValue><ssdm name="or_ln730_10"/></StgValue>
</operation>

<operation id="114" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="124" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.10:8  br i1 %or_ln730_10, label %.loopexit, label %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.11

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="115" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="126" bw="16" op_0_bw="27">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.11:0  %trunc_ln1299_10 = trunc i27 %x_V_read to i16

]]></Node>
<StgValue><ssdm name="trunc_ln1299_10"/></StgValue>
</operation>

<operation id="116" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="127" bw="35" op_0_bw="35" op_1_bw="16" op_2_bw="19">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.11:1  %shl_ln1299_10 = call i35 @_ssdm_op_BitConcatenate.i35.i16.i19(i16 %trunc_ln1299_10, i19 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_10"/></StgValue>
</operation>

<operation id="117" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="128" bw="1" op_0_bw="1" op_1_bw="27" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.11:2  %tmp_55 = call i1 @_ssdm_op_BitSelect.i1.i27.i32(i27 %x_V_read, i32 13)

]]></Node>
<StgValue><ssdm name="tmp_55"/></StgValue>
</operation>

<operation id="118" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="129" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.11:3  %and_ln730_34 = and i1 %tmp_54, %xor_ln730_11

]]></Node>
<StgValue><ssdm name="and_ln730_34"/></StgValue>
</operation>

<operation id="119" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="130" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.11:4  %and_ln730_35 = and i1 %and_ln730_34, %tmp_55

]]></Node>
<StgValue><ssdm name="and_ln730_35"/></StgValue>
</operation>

<operation id="120" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="131" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.11:5  %xor_ln730_12 = xor i1 %tmp_54, true

]]></Node>
<StgValue><ssdm name="xor_ln730_12"/></StgValue>
</operation>

<operation id="121" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="132" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.11:6  %and_ln730_36 = and i1 %tmp_53, %xor_ln730_12

]]></Node>
<StgValue><ssdm name="and_ln730_36"/></StgValue>
</operation>

<operation id="122" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="133" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.11:7  %or_ln730_11 = or i1 %and_ln730_35, %and_ln730_36

]]></Node>
<StgValue><ssdm name="or_ln730_11"/></StgValue>
</operation>

<operation id="123" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="134" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.11:8  br i1 %or_ln730_11, label %.loopexit, label %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.12

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="124" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="136" bw="15" op_0_bw="27">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.12:0  %trunc_ln1299_11 = trunc i27 %x_V_read to i15

]]></Node>
<StgValue><ssdm name="trunc_ln1299_11"/></StgValue>
</operation>

<operation id="125" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="137" bw="35" op_0_bw="35" op_1_bw="15" op_2_bw="20">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.12:1  %shl_ln1299_11 = call i35 @_ssdm_op_BitConcatenate.i35.i15.i20(i15 %trunc_ln1299_11, i20 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_11"/></StgValue>
</operation>

<operation id="126" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="138" bw="1" op_0_bw="1" op_1_bw="27" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.12:2  %tmp_56 = call i1 @_ssdm_op_BitSelect.i1.i27.i32(i27 %x_V_read, i32 12)

]]></Node>
<StgValue><ssdm name="tmp_56"/></StgValue>
</operation>

<operation id="127" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="139" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.12:3  %and_ln730_37 = and i1 %tmp_55, %xor_ln730_12

]]></Node>
<StgValue><ssdm name="and_ln730_37"/></StgValue>
</operation>

<operation id="128" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="140" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.12:4  %and_ln730_38 = and i1 %and_ln730_37, %tmp_56

]]></Node>
<StgValue><ssdm name="and_ln730_38"/></StgValue>
</operation>

<operation id="129" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="141" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.12:5  %xor_ln730_13 = xor i1 %tmp_55, true

]]></Node>
<StgValue><ssdm name="xor_ln730_13"/></StgValue>
</operation>

<operation id="130" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="142" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.12:6  %and_ln730_39 = and i1 %tmp_54, %xor_ln730_13

]]></Node>
<StgValue><ssdm name="and_ln730_39"/></StgValue>
</operation>

<operation id="131" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="143" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.12:7  %or_ln730_12 = or i1 %and_ln730_38, %and_ln730_39

]]></Node>
<StgValue><ssdm name="or_ln730_12"/></StgValue>
</operation>

<operation id="132" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="144" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.12:8  br i1 %or_ln730_12, label %.loopexit, label %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.13

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="133" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="146" bw="14" op_0_bw="27">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.13:0  %trunc_ln1299_12 = trunc i27 %x_V_read to i14

]]></Node>
<StgValue><ssdm name="trunc_ln1299_12"/></StgValue>
</operation>

<operation id="134" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="147" bw="35" op_0_bw="35" op_1_bw="14" op_2_bw="21">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.13:1  %shl_ln1299_12 = call i35 @_ssdm_op_BitConcatenate.i35.i14.i21(i14 %trunc_ln1299_12, i21 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_12"/></StgValue>
</operation>

<operation id="135" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="148" bw="1" op_0_bw="1" op_1_bw="27" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.13:2  %tmp_57 = call i1 @_ssdm_op_BitSelect.i1.i27.i32(i27 %x_V_read, i32 11)

]]></Node>
<StgValue><ssdm name="tmp_57"/></StgValue>
</operation>

<operation id="136" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="149" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.13:3  %and_ln730_40 = and i1 %tmp_56, %xor_ln730_13

]]></Node>
<StgValue><ssdm name="and_ln730_40"/></StgValue>
</operation>

<operation id="137" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="150" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.13:4  %and_ln730_41 = and i1 %and_ln730_40, %tmp_57

]]></Node>
<StgValue><ssdm name="and_ln730_41"/></StgValue>
</operation>

<operation id="138" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="151" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.13:5  %xor_ln730_14 = xor i1 %tmp_56, true

]]></Node>
<StgValue><ssdm name="xor_ln730_14"/></StgValue>
</operation>

<operation id="139" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="152" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.13:6  %and_ln730_42 = and i1 %tmp_55, %xor_ln730_14

]]></Node>
<StgValue><ssdm name="and_ln730_42"/></StgValue>
</operation>

<operation id="140" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="153" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.13:7  %or_ln730_13 = or i1 %and_ln730_41, %and_ln730_42

]]></Node>
<StgValue><ssdm name="or_ln730_13"/></StgValue>
</operation>

<operation id="141" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="154" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.13:8  br i1 %or_ln730_13, label %.loopexit, label %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.14

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="142" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="156" bw="13" op_0_bw="27">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.14:0  %trunc_ln1299_13 = trunc i27 %x_V_read to i13

]]></Node>
<StgValue><ssdm name="trunc_ln1299_13"/></StgValue>
</operation>

<operation id="143" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="157" bw="35" op_0_bw="35" op_1_bw="13" op_2_bw="22">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.14:1  %shl_ln1299_13 = call i35 @_ssdm_op_BitConcatenate.i35.i13.i22(i13 %trunc_ln1299_13, i22 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_13"/></StgValue>
</operation>

<operation id="144" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="158" bw="1" op_0_bw="1" op_1_bw="27" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.14:2  %tmp_63 = call i1 @_ssdm_op_BitSelect.i1.i27.i32(i27 %x_V_read, i32 10)

]]></Node>
<StgValue><ssdm name="tmp_63"/></StgValue>
</operation>

<operation id="145" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="159" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.14:3  %and_ln730_43 = and i1 %tmp_57, %xor_ln730_14

]]></Node>
<StgValue><ssdm name="and_ln730_43"/></StgValue>
</operation>

<operation id="146" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="160" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.14:4  %and_ln730_44 = and i1 %and_ln730_43, %tmp_63

]]></Node>
<StgValue><ssdm name="and_ln730_44"/></StgValue>
</operation>

<operation id="147" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="161" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.14:5  %xor_ln730_15 = xor i1 %tmp_57, true

]]></Node>
<StgValue><ssdm name="xor_ln730_15"/></StgValue>
</operation>

<operation id="148" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="162" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.14:6  %and_ln730_45 = and i1 %tmp_56, %xor_ln730_15

]]></Node>
<StgValue><ssdm name="and_ln730_45"/></StgValue>
</operation>

<operation id="149" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="163" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.14:7  %or_ln730_14 = or i1 %and_ln730_44, %and_ln730_45

]]></Node>
<StgValue><ssdm name="or_ln730_14"/></StgValue>
</operation>

<operation id="150" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="164" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.14:8  br i1 %or_ln730_14, label %.loopexit, label %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.15

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="151" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="166" bw="12" op_0_bw="27">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.15:0  %trunc_ln1299_14 = trunc i27 %x_V_read to i12

]]></Node>
<StgValue><ssdm name="trunc_ln1299_14"/></StgValue>
</operation>

<operation id="152" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="167" bw="35" op_0_bw="35" op_1_bw="12" op_2_bw="23">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.15:1  %shl_ln1299_14 = call i35 @_ssdm_op_BitConcatenate.i35.i12.i23(i12 %trunc_ln1299_14, i23 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_14"/></StgValue>
</operation>

<operation id="153" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="168" bw="1" op_0_bw="1" op_1_bw="27" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.15:2  %tmp_64 = call i1 @_ssdm_op_BitSelect.i1.i27.i32(i27 %x_V_read, i32 9)

]]></Node>
<StgValue><ssdm name="tmp_64"/></StgValue>
</operation>

<operation id="154" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="169" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.15:3  %and_ln730_46 = and i1 %tmp_63, %xor_ln730_15

]]></Node>
<StgValue><ssdm name="and_ln730_46"/></StgValue>
</operation>

<operation id="155" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="170" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.15:4  %and_ln730_47 = and i1 %and_ln730_46, %tmp_64

]]></Node>
<StgValue><ssdm name="and_ln730_47"/></StgValue>
</operation>

<operation id="156" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="171" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.15:5  %xor_ln730_16 = xor i1 %tmp_63, true

]]></Node>
<StgValue><ssdm name="xor_ln730_16"/></StgValue>
</operation>

<operation id="157" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="172" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.15:6  %and_ln730_48 = and i1 %tmp_57, %xor_ln730_16

]]></Node>
<StgValue><ssdm name="and_ln730_48"/></StgValue>
</operation>

<operation id="158" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="173" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.15:7  %or_ln730_15 = or i1 %and_ln730_47, %and_ln730_48

]]></Node>
<StgValue><ssdm name="or_ln730_15"/></StgValue>
</operation>

<operation id="159" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="174" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.15:8  br i1 %or_ln730_15, label %.loopexit, label %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.16

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="160" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="176" bw="11" op_0_bw="27">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.16:0  %trunc_ln1299_15 = trunc i27 %x_V_read to i11

]]></Node>
<StgValue><ssdm name="trunc_ln1299_15"/></StgValue>
</operation>

<operation id="161" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="177" bw="35" op_0_bw="35" op_1_bw="11" op_2_bw="24">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.16:1  %shl_ln1299_15 = call i35 @_ssdm_op_BitConcatenate.i35.i11.i24(i11 %trunc_ln1299_15, i24 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_15"/></StgValue>
</operation>

<operation id="162" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="178" bw="1" op_0_bw="1" op_1_bw="27" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.16:2  %tmp_65 = call i1 @_ssdm_op_BitSelect.i1.i27.i32(i27 %x_V_read, i32 8)

]]></Node>
<StgValue><ssdm name="tmp_65"/></StgValue>
</operation>

<operation id="163" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="179" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.16:3  %and_ln730_49 = and i1 %tmp_64, %xor_ln730_16

]]></Node>
<StgValue><ssdm name="and_ln730_49"/></StgValue>
</operation>

<operation id="164" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="180" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.16:4  %and_ln730_50 = and i1 %and_ln730_49, %tmp_65

]]></Node>
<StgValue><ssdm name="and_ln730_50"/></StgValue>
</operation>

<operation id="165" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="181" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.16:5  %xor_ln730_17 = xor i1 %tmp_64, true

]]></Node>
<StgValue><ssdm name="xor_ln730_17"/></StgValue>
</operation>

<operation id="166" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="182" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.16:6  %and_ln730_51 = and i1 %tmp_63, %xor_ln730_17

]]></Node>
<StgValue><ssdm name="and_ln730_51"/></StgValue>
</operation>

<operation id="167" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="183" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.16:7  %or_ln730_16 = or i1 %and_ln730_50, %and_ln730_51

]]></Node>
<StgValue><ssdm name="or_ln730_16"/></StgValue>
</operation>

<operation id="168" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="184" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.16:8  br i1 %or_ln730_16, label %.loopexit, label %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.17

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="169" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="186" bw="10" op_0_bw="27">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.17:0  %trunc_ln1299_16 = trunc i27 %x_V_read to i10

]]></Node>
<StgValue><ssdm name="trunc_ln1299_16"/></StgValue>
</operation>

<operation id="170" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="187" bw="35" op_0_bw="35" op_1_bw="10" op_2_bw="25">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.17:1  %shl_ln1299_16 = call i35 @_ssdm_op_BitConcatenate.i35.i10.i25(i10 %trunc_ln1299_16, i25 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_16"/></StgValue>
</operation>

<operation id="171" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="188" bw="1" op_0_bw="1" op_1_bw="27" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.17:2  %tmp_66 = call i1 @_ssdm_op_BitSelect.i1.i27.i32(i27 %x_V_read, i32 7)

]]></Node>
<StgValue><ssdm name="tmp_66"/></StgValue>
</operation>

<operation id="172" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="189" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.17:3  %and_ln730_52 = and i1 %tmp_65, %xor_ln730_17

]]></Node>
<StgValue><ssdm name="and_ln730_52"/></StgValue>
</operation>

<operation id="173" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="190" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.17:4  %and_ln730_53 = and i1 %and_ln730_52, %tmp_66

]]></Node>
<StgValue><ssdm name="and_ln730_53"/></StgValue>
</operation>

<operation id="174" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="191" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.17:5  %xor_ln730_18 = xor i1 %tmp_65, true

]]></Node>
<StgValue><ssdm name="xor_ln730_18"/></StgValue>
</operation>

<operation id="175" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="192" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.17:6  %and_ln730_54 = and i1 %tmp_64, %xor_ln730_18

]]></Node>
<StgValue><ssdm name="and_ln730_54"/></StgValue>
</operation>

<operation id="176" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="193" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.17:7  %or_ln730_17 = or i1 %and_ln730_53, %and_ln730_54

]]></Node>
<StgValue><ssdm name="or_ln730_17"/></StgValue>
</operation>

<operation id="177" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="194" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.17:8  br i1 %or_ln730_17, label %.loopexit, label %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.18

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="178" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="196" bw="9" op_0_bw="27">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.18:0  %trunc_ln1299_17 = trunc i27 %x_V_read to i9

]]></Node>
<StgValue><ssdm name="trunc_ln1299_17"/></StgValue>
</operation>

<operation id="179" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="197" bw="35" op_0_bw="35" op_1_bw="9" op_2_bw="26">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.18:1  %shl_ln1299_17 = call i35 @_ssdm_op_BitConcatenate.i35.i9.i26(i9 %trunc_ln1299_17, i26 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_17"/></StgValue>
</operation>

<operation id="180" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="198" bw="1" op_0_bw="1" op_1_bw="27" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.18:2  %tmp_67 = call i1 @_ssdm_op_BitSelect.i1.i27.i32(i27 %x_V_read, i32 6)

]]></Node>
<StgValue><ssdm name="tmp_67"/></StgValue>
</operation>

<operation id="181" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="199" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.18:3  %and_ln730_55 = and i1 %tmp_66, %xor_ln730_18

]]></Node>
<StgValue><ssdm name="and_ln730_55"/></StgValue>
</operation>

<operation id="182" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="200" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.18:4  %and_ln730_56 = and i1 %and_ln730_55, %tmp_67

]]></Node>
<StgValue><ssdm name="and_ln730_56"/></StgValue>
</operation>

<operation id="183" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="201" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.18:5  %xor_ln730_19 = xor i1 %tmp_66, true

]]></Node>
<StgValue><ssdm name="xor_ln730_19"/></StgValue>
</operation>

<operation id="184" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="202" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.18:6  %and_ln730_57 = and i1 %tmp_65, %xor_ln730_19

]]></Node>
<StgValue><ssdm name="and_ln730_57"/></StgValue>
</operation>

<operation id="185" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="203" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.18:7  %or_ln730_18 = or i1 %and_ln730_56, %and_ln730_57

]]></Node>
<StgValue><ssdm name="or_ln730_18"/></StgValue>
</operation>

<operation id="186" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="204" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.18:8  br i1 %or_ln730_18, label %.loopexit, label %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.19

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="187" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="206" bw="8" op_0_bw="27">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.19:0  %trunc_ln1299_18 = trunc i27 %x_V_read to i8

]]></Node>
<StgValue><ssdm name="trunc_ln1299_18"/></StgValue>
</operation>

<operation id="188" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="207" bw="35" op_0_bw="35" op_1_bw="8" op_2_bw="27">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.19:1  %shl_ln1299_18 = call i35 @_ssdm_op_BitConcatenate.i35.i8.i27(i8 %trunc_ln1299_18, i27 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_18"/></StgValue>
</operation>

<operation id="189" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="208" bw="1" op_0_bw="1" op_1_bw="27" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.19:2  %tmp_68 = call i1 @_ssdm_op_BitSelect.i1.i27.i32(i27 %x_V_read, i32 5)

]]></Node>
<StgValue><ssdm name="tmp_68"/></StgValue>
</operation>

<operation id="190" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="209" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.19:3  %and_ln730_58 = and i1 %tmp_67, %xor_ln730_19

]]></Node>
<StgValue><ssdm name="and_ln730_58"/></StgValue>
</operation>

<operation id="191" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="210" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.19:4  %and_ln730_59 = and i1 %and_ln730_58, %tmp_68

]]></Node>
<StgValue><ssdm name="and_ln730_59"/></StgValue>
</operation>

<operation id="192" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="211" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.19:5  %xor_ln730_20 = xor i1 %tmp_67, true

]]></Node>
<StgValue><ssdm name="xor_ln730_20"/></StgValue>
</operation>

<operation id="193" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="212" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.19:6  %and_ln730_60 = and i1 %tmp_66, %xor_ln730_20

]]></Node>
<StgValue><ssdm name="and_ln730_60"/></StgValue>
</operation>

<operation id="194" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="213" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.19:7  %or_ln730_19 = or i1 %and_ln730_59, %and_ln730_60

]]></Node>
<StgValue><ssdm name="or_ln730_19"/></StgValue>
</operation>

<operation id="195" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="214" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.19:8  br i1 %or_ln730_19, label %.loopexit, label %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.20

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="196" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="216" bw="7" op_0_bw="27">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.20:0  %trunc_ln1299_19 = trunc i27 %x_V_read to i7

]]></Node>
<StgValue><ssdm name="trunc_ln1299_19"/></StgValue>
</operation>

<operation id="197" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="217" bw="35" op_0_bw="35" op_1_bw="7" op_2_bw="28">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.20:1  %shl_ln1299_19 = call i35 @_ssdm_op_BitConcatenate.i35.i7.i28(i7 %trunc_ln1299_19, i28 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_19"/></StgValue>
</operation>

<operation id="198" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="218" bw="1" op_0_bw="1" op_1_bw="27" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.20:2  %tmp_69 = call i1 @_ssdm_op_BitSelect.i1.i27.i32(i27 %x_V_read, i32 4)

]]></Node>
<StgValue><ssdm name="tmp_69"/></StgValue>
</operation>

<operation id="199" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="219" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.20:3  %and_ln730_61 = and i1 %tmp_68, %xor_ln730_20

]]></Node>
<StgValue><ssdm name="and_ln730_61"/></StgValue>
</operation>

<operation id="200" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="220" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.20:4  %and_ln730_62 = and i1 %and_ln730_61, %tmp_69

]]></Node>
<StgValue><ssdm name="and_ln730_62"/></StgValue>
</operation>

<operation id="201" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="221" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.20:5  %xor_ln730_21 = xor i1 %tmp_68, true

]]></Node>
<StgValue><ssdm name="xor_ln730_21"/></StgValue>
</operation>

<operation id="202" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="222" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.20:6  %and_ln730_63 = and i1 %tmp_67, %xor_ln730_21

]]></Node>
<StgValue><ssdm name="and_ln730_63"/></StgValue>
</operation>

<operation id="203" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="223" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.20:7  %or_ln730_20 = or i1 %and_ln730_62, %and_ln730_63

]]></Node>
<StgValue><ssdm name="or_ln730_20"/></StgValue>
</operation>

<operation id="204" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="224" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.20:8  br i1 %or_ln730_20, label %.loopexit, label %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.21

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="205" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="226" bw="6" op_0_bw="27">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.21:0  %trunc_ln1299_20 = trunc i27 %x_V_read to i6

]]></Node>
<StgValue><ssdm name="trunc_ln1299_20"/></StgValue>
</operation>

<operation id="206" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="227" bw="35" op_0_bw="35" op_1_bw="6" op_2_bw="29">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.21:1  %shl_ln1299_20 = call i35 @_ssdm_op_BitConcatenate.i35.i6.i29(i6 %trunc_ln1299_20, i29 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_20"/></StgValue>
</operation>

<operation id="207" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="228" bw="1" op_0_bw="1" op_1_bw="27" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.21:2  %tmp_70 = call i1 @_ssdm_op_BitSelect.i1.i27.i32(i27 %x_V_read, i32 3)

]]></Node>
<StgValue><ssdm name="tmp_70"/></StgValue>
</operation>

<operation id="208" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="229" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.21:3  %and_ln730_64 = and i1 %tmp_69, %xor_ln730_21

]]></Node>
<StgValue><ssdm name="and_ln730_64"/></StgValue>
</operation>

<operation id="209" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="230" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.21:4  %and_ln730_65 = and i1 %and_ln730_64, %tmp_70

]]></Node>
<StgValue><ssdm name="and_ln730_65"/></StgValue>
</operation>

<operation id="210" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="231" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.21:5  %xor_ln730_22 = xor i1 %tmp_69, true

]]></Node>
<StgValue><ssdm name="xor_ln730_22"/></StgValue>
</operation>

<operation id="211" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="232" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.21:6  %and_ln730_66 = and i1 %tmp_68, %xor_ln730_22

]]></Node>
<StgValue><ssdm name="and_ln730_66"/></StgValue>
</operation>

<operation id="212" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="233" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.21:7  %or_ln730_21 = or i1 %and_ln730_65, %and_ln730_66

]]></Node>
<StgValue><ssdm name="or_ln730_21"/></StgValue>
</operation>

<operation id="213" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="234" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.21:8  br i1 %or_ln730_21, label %.loopexit, label %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.22

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="214" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="236" bw="5" op_0_bw="27">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.22:0  %trunc_ln1299_21 = trunc i27 %x_V_read to i5

]]></Node>
<StgValue><ssdm name="trunc_ln1299_21"/></StgValue>
</operation>

<operation id="215" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="237" bw="35" op_0_bw="35" op_1_bw="5" op_2_bw="30">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.22:1  %shl_ln1299_21 = call i35 @_ssdm_op_BitConcatenate.i35.i5.i30(i5 %trunc_ln1299_21, i30 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_21"/></StgValue>
</operation>

<operation id="216" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="238" bw="1" op_0_bw="1" op_1_bw="27" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.22:2  %tmp_71 = call i1 @_ssdm_op_BitSelect.i1.i27.i32(i27 %x_V_read, i32 2)

]]></Node>
<StgValue><ssdm name="tmp_71"/></StgValue>
</operation>

<operation id="217" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="239" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.22:3  %and_ln730_67 = and i1 %tmp_70, %xor_ln730_22

]]></Node>
<StgValue><ssdm name="and_ln730_67"/></StgValue>
</operation>

<operation id="218" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="240" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.22:4  %and_ln730_68 = and i1 %and_ln730_67, %tmp_71

]]></Node>
<StgValue><ssdm name="and_ln730_68"/></StgValue>
</operation>

<operation id="219" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="241" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.22:5  %xor_ln730_23 = xor i1 %tmp_70, true

]]></Node>
<StgValue><ssdm name="xor_ln730_23"/></StgValue>
</operation>

<operation id="220" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="242" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.22:6  %and_ln730_69 = and i1 %tmp_69, %xor_ln730_23

]]></Node>
<StgValue><ssdm name="and_ln730_69"/></StgValue>
</operation>

<operation id="221" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="243" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.22:7  %or_ln730_22 = or i1 %and_ln730_68, %and_ln730_69

]]></Node>
<StgValue><ssdm name="or_ln730_22"/></StgValue>
</operation>

<operation id="222" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="244" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.22:8  br i1 %or_ln730_22, label %.loopexit, label %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.23

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="223" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="246" bw="4" op_0_bw="27">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.23:0  %trunc_ln1299_22 = trunc i27 %x_V_read to i4

]]></Node>
<StgValue><ssdm name="trunc_ln1299_22"/></StgValue>
</operation>

<operation id="224" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="247" bw="35" op_0_bw="35" op_1_bw="4" op_2_bw="31">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.23:1  %shl_ln1299_22 = call i35 @_ssdm_op_BitConcatenate.i35.i4.i31(i4 %trunc_ln1299_22, i31 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_22"/></StgValue>
</operation>

<operation id="225" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="248" bw="1" op_0_bw="1" op_1_bw="27" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.23:2  %tmp_72 = call i1 @_ssdm_op_BitSelect.i1.i27.i32(i27 %x_V_read, i32 1)

]]></Node>
<StgValue><ssdm name="tmp_72"/></StgValue>
</operation>

<operation id="226" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="249" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.23:3  %and_ln730_70 = and i1 %tmp_71, %xor_ln730_23

]]></Node>
<StgValue><ssdm name="and_ln730_70"/></StgValue>
</operation>

<operation id="227" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="250" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.23:4  %and_ln730_71 = and i1 %and_ln730_70, %tmp_72

]]></Node>
<StgValue><ssdm name="and_ln730_71"/></StgValue>
</operation>

<operation id="228" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="251" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.23:5  %xor_ln730_24 = xor i1 %tmp_71, true

]]></Node>
<StgValue><ssdm name="xor_ln730_24"/></StgValue>
</operation>

<operation id="229" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="252" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.23:6  %and_ln730_72 = and i1 %tmp_70, %xor_ln730_24

]]></Node>
<StgValue><ssdm name="and_ln730_72"/></StgValue>
</operation>

<operation id="230" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="253" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.23:7  %or_ln730_23 = or i1 %and_ln730_71, %and_ln730_72

]]></Node>
<StgValue><ssdm name="or_ln730_23"/></StgValue>
</operation>

<operation id="231" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="254" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.23:8  br i1 %or_ln730_23, label %.loopexit, label %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.24

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="232" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="256" bw="3" op_0_bw="27">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.24:0  %trunc_ln1299_23 = trunc i27 %x_V_read to i3

]]></Node>
<StgValue><ssdm name="trunc_ln1299_23"/></StgValue>
</operation>

<operation id="233" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="257" bw="35" op_0_bw="35" op_1_bw="3" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.24:1  %shl_ln1299_23 = call i35 @_ssdm_op_BitConcatenate.i35.i3.i32(i3 %trunc_ln1299_23, i32 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_23"/></StgValue>
</operation>

<operation id="234" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="258" bw="1" op_0_bw="27">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.24:2  %trunc_ln730 = trunc i27 %x_V_read to i1

]]></Node>
<StgValue><ssdm name="trunc_ln730"/></StgValue>
</operation>

<operation id="235" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="259" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.24:3  %and_ln730_73 = and i1 %tmp_72, %xor_ln730_24

]]></Node>
<StgValue><ssdm name="and_ln730_73"/></StgValue>
</operation>

<operation id="236" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="260" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.24:4  %and_ln730_74 = and i1 %and_ln730_73, %trunc_ln730

]]></Node>
<StgValue><ssdm name="and_ln730_74"/></StgValue>
</operation>

<operation id="237" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="261" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.24:5  %xor_ln730_25 = xor i1 %tmp_72, true

]]></Node>
<StgValue><ssdm name="xor_ln730_25"/></StgValue>
</operation>

<operation id="238" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="262" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.24:6  %and_ln730_75 = and i1 %tmp_71, %xor_ln730_25

]]></Node>
<StgValue><ssdm name="and_ln730_75"/></StgValue>
</operation>

<operation id="239" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="263" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.24:7  %or_ln730_24 = or i1 %and_ln730_74, %and_ln730_75

]]></Node>
<StgValue><ssdm name="or_ln730_24"/></StgValue>
</operation>

<operation id="240" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="264" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.24:8  br i1 %or_ln730_24, label %.loopexit, label %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.25

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="241" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="266" bw="2" op_0_bw="27">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.25:0  %trunc_ln1299_24 = trunc i27 %x_V_read to i2

]]></Node>
<StgValue><ssdm name="trunc_ln1299_24"/></StgValue>
</operation>

<operation id="242" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="267" bw="35" op_0_bw="35" op_1_bw="2" op_2_bw="33">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.25:1  %shl_ln1299_24 = call i35 @_ssdm_op_BitConcatenate.i35.i2.i33(i2 %trunc_ln1299_24, i33 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_24"/></StgValue>
</operation>

<operation id="243" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="268" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.25:2  %xor_ln730_26 = xor i1 %trunc_ln730, true

]]></Node>
<StgValue><ssdm name="xor_ln730_26"/></StgValue>
</operation>

<operation id="244" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="269" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.25:3  %and_ln730_76 = and i1 %tmp_72, %xor_ln730_26

]]></Node>
<StgValue><ssdm name="and_ln730_76"/></StgValue>
</operation>

<operation id="245" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="270" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.25:4  br i1 %and_ln730_76, label %.loopexit, label %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.26

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="246" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="and_ln730_76" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="272" bw="5" op_0_bw="1" op_1_bw="5" op_2_bw="5">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.26:0  %select_ln730 = select i1 %trunc_ln730, i5 -13, i5 -14

]]></Node>
<StgValue><ssdm name="select_ln730"/></StgValue>
</operation>

<operation id="247" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="and_ln730_76" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="273" bw="35" op_0_bw="35" op_1_bw="1" op_2_bw="34">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.26:1  %st = call i35 @_ssdm_op_BitConcatenate.i35.i1.i34(i1 %trunc_ln730, i34 0)

]]></Node>
<StgValue><ssdm name="st"/></StgValue>
</operation>

<operation id="248" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="and_ln730_76" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="274" bw="35" op_0_bw="1" op_1_bw="35" op_2_bw="35">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.26:2  %select_ln730_1 = select i1 %trunc_ln730, i35 %st, i35 0

]]></Node>
<StgValue><ssdm name="select_ln730_1"/></StgValue>
</operation>

<operation id="249" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="and_ln730_76" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="275" bw="0" op_0_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.26:3  br label %.loopexit

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>
</state>

<state id="2" st_id="2">

<operation id="250" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="278" bw="35" op_0_bw="35" op_1_bw="0" op_2_bw="35" op_3_bw="0" op_4_bw="35" op_5_bw="0" op_6_bw="35" op_7_bw="0" op_8_bw="35" op_9_bw="0" op_10_bw="35" op_11_bw="0" op_12_bw="35" op_13_bw="0" op_14_bw="35" op_15_bw="0" op_16_bw="35" op_17_bw="0" op_18_bw="35" op_19_bw="0" op_20_bw="35" op_21_bw="0" op_22_bw="35" op_23_bw="0" op_24_bw="35" op_25_bw="0" op_26_bw="35" op_27_bw="0" op_28_bw="35" op_29_bw="0" op_30_bw="35" op_31_bw="0" op_32_bw="35" op_33_bw="0" op_34_bw="35" op_35_bw="0" op_36_bw="35" op_37_bw="0" op_38_bw="35" op_39_bw="0" op_40_bw="35" op_41_bw="0" op_42_bw="35" op_43_bw="0" op_44_bw="35" op_45_bw="0" op_46_bw="35" op_47_bw="0" op_48_bw="35" op_49_bw="0" op_50_bw="35" op_51_bw="0" op_52_bw="35" op_53_bw="0" op_54_bw="35" op_55_bw="0">
<![CDATA[
.loopexit:1  %p_Val2_53_lcssa = phi i35 [ %p_Result_6, %_ZN9ap_ufixedILi35ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1Ei.exit ], [ %shl_ln, %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.0 ], [ %shl_ln1299_1, %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.1 ], [ %shl_ln1299_2, %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.2 ], [ %shl_ln1299_3, %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.3 ], [ %shl_ln1299_4, %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.4 ], [ %shl_ln1299_5, %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.5 ], [ %shl_ln1299_6, %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.6 ], [ %shl_ln1299_7, %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.7 ], [ %shl_ln1299_8, %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.8 ], [ %shl_ln1299_9, %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.9 ], [ %shl_ln1299_s, %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.10 ], [ %shl_ln1299_10, %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.11 ], [ %shl_ln1299_11, %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.12 ], [ %shl_ln1299_12, %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.13 ], [ %shl_ln1299_13, %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.14 ], [ %shl_ln1299_14, %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.15 ], [ %shl_ln1299_15, %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.16 ], [ %shl_ln1299_16, %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.17 ], [ %shl_ln1299_17, %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.18 ], [ %shl_ln1299_18, %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.19 ], [ %shl_ln1299_19, %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.20 ], [ %shl_ln1299_20, %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.21 ], [ %shl_ln1299_21, %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.22 ], [ %shl_ln1299_22, %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.23 ], [ %shl_ln1299_23, %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.24 ], [ %shl_ln1299_24, %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.25 ], [ %select_ln730_1, %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.26 ]

]]></Node>
<StgValue><ssdm name="p_Val2_53_lcssa"/></StgValue>
</operation>

<operation id="251" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="281" bw="1" op_0_bw="1" op_1_bw="35" op_2_bw="32">
<![CDATA[
.loopexit:4  %p_Result_s = call i1 @_ssdm_op_BitSelect.i1.i35.i32(i35 %p_Val2_53_lcssa, i32 34)

]]></Node>
<StgValue><ssdm name="p_Result_s"/></StgValue>
</operation>

<operation id="252" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="282" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
.loopexit:5  br i1 %p_Result_s, label %0, label %1

]]></Node>
<StgValue><ssdm name="br_ln747"/></StgValue>
</operation>

<operation id="253" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="p_Result_s" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="284" bw="6" op_0_bw="6" op_1_bw="35" op_2_bw="32" op_3_bw="32">
<![CDATA[
:0  %p_Result_3 = call i6 @_ssdm_op_PartSelect.i6.i35.i32.i32(i35 %p_Val2_53_lcssa, i32 27, i32 32)

]]></Node>
<StgValue><ssdm name="p_Result_3"/></StgValue>
</operation>

<operation id="254" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="p_Result_s" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="285" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %_ZN9ap_ufixedILi42ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi41ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>

<operation id="255" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="p_Result_s" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="287" bw="6" op_0_bw="6" op_1_bw="35" op_2_bw="32" op_3_bw="32">
<![CDATA[
:0  %p_Result_2 = call i6 @_ssdm_op_PartSelect.i6.i35.i32.i32(i35 %p_Val2_53_lcssa, i32 28, i32 33)

]]></Node>
<StgValue><ssdm name="p_Result_2"/></StgValue>
</operation>

<operation id="256" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="p_Result_s" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="288" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %_ZN9ap_ufixedILi42ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi41ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit

]]></Node>
<StgValue><ssdm name="br_ln747"/></StgValue>
</operation>

<operation id="257" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="290" bw="6" op_0_bw="6" op_1_bw="0" op_2_bw="6" op_3_bw="0">
<![CDATA[
_ZN9ap_ufixedILi42ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi41ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:0  %index0_V = phi i6 [ %p_Result_2, %0 ], [ %p_Result_3, %1 ]

]]></Node>
<StgValue><ssdm name="index0_V"/></StgValue>
</operation>

<operation id="258" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="291" bw="64" op_0_bw="6">
<![CDATA[
_ZN9ap_ufixedILi42ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi41ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:1  %zext_ln544 = zext i6 %index0_V to i64

]]></Node>
<StgValue><ssdm name="zext_ln544"/></StgValue>
</operation>

<operation id="259" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="292" bw="6" op_0_bw="6" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ZN9ap_ufixedILi42ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi41ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:2  %log_apfixed_reduce_4 = getelementptr [64 x i6]* @log_apfixed_reduce_3, i64 0, i64 %zext_ln544

]]></Node>
<StgValue><ssdm name="log_apfixed_reduce_4"/></StgValue>
</operation>

<operation id="260" st_id="2" stage="2" lat="2">
<core>ROM_nP</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="293" bw="6" op_0_bw="6">
<![CDATA[
_ZN9ap_ufixedILi42ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi41ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:3  %b_frac_tilde_inverse = load i6* %log_apfixed_reduce_4, align 1

]]></Node>
<StgValue><ssdm name="b_frac_tilde_inverse"/></StgValue>
</operation>

<operation id="261" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="294" bw="6" op_0_bw="22" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ZN9ap_ufixedILi42ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi41ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:4  %log_apfixed_reduce_5 = getelementptr [64 x i22]* @log_apfixed_reduce_2, i64 0, i64 %zext_ln544

]]></Node>
<StgValue><ssdm name="log_apfixed_reduce_5"/></StgValue>
</operation>

<operation id="262" st_id="2" stage="2" lat="2">
<core>ROM_nP</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="295" bw="22" op_0_bw="6">
<![CDATA[
_ZN9ap_ufixedILi42ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi41ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:5  %log_sum_V = load i22* %log_apfixed_reduce_5, align 4

]]></Node>
<StgValue><ssdm name="log_sum_V"/></StgValue>
</operation>
</state>

<state id="3" st_id="3">

<operation id="263" st_id="3" stage="1" lat="2">
<core>ROM_nP</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="293" bw="6" op_0_bw="6">
<![CDATA[
_ZN9ap_ufixedILi42ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi41ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:3  %b_frac_tilde_inverse = load i6* %log_apfixed_reduce_4, align 1

]]></Node>
<StgValue><ssdm name="b_frac_tilde_inverse"/></StgValue>
</operation>

<operation id="264" st_id="3" stage="1" lat="2">
<core>ROM_nP</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="295" bw="22" op_0_bw="6">
<![CDATA[
_ZN9ap_ufixedILi42ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi41ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:5  %log_sum_V = load i22* %log_apfixed_reduce_5, align 4

]]></Node>
<StgValue><ssdm name="log_sum_V"/></StgValue>
</operation>
</state>

<state id="4" st_id="4">

<operation id="265" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="296" bw="41" op_0_bw="35">
<![CDATA[
_ZN9ap_ufixedILi42ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi41ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:6  %r_V = zext i35 %p_Val2_53_lcssa to i41

]]></Node>
<StgValue><ssdm name="r_V"/></StgValue>
</operation>

<operation id="266" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="297" bw="41" op_0_bw="6">
<![CDATA[
_ZN9ap_ufixedILi42ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi41ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:7  %zext_ln1118 = zext i6 %b_frac_tilde_inverse to i41

]]></Node>
<StgValue><ssdm name="zext_ln1118"/></StgValue>
</operation>

<operation id="267" st_id="4" stage="1" lat="1">
<core>Mul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="298" bw="41" op_0_bw="41" op_1_bw="41">
<![CDATA[
_ZN9ap_ufixedILi42ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi41ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:8  %r_V_8 = mul i41 %r_V, %zext_ln1118

]]></Node>
<StgValue><ssdm name="r_V_8"/></StgValue>
</operation>

<operation id="268" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="299" bw="24" op_0_bw="24" op_1_bw="41" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ZN9ap_ufixedILi42ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi41ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:9  %z1_V = call i24 @_ssdm_op_PartSelect.i24.i41.i32.i32(i41 %r_V_8, i32 11, i32 34)

]]></Node>
<StgValue><ssdm name="z1_V"/></StgValue>
</operation>

<operation id="269" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="300" bw="4" op_0_bw="4" op_1_bw="41" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ZN9ap_ufixedILi42ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi41ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:10  %a_V = call i4 @_ssdm_op_PartSelect.i4.i41.i32.i32(i41 %r_V_8, i32 31, i32 34)

]]></Node>
<StgValue><ssdm name="a_V"/></StgValue>
</operation>
</state>

<state id="5" st_id="5">

<operation id="270" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="301" bw="1" op_0_bw="1" op_1_bw="41" op_2_bw="32">
<![CDATA[
_ZN9ap_ufixedILi42ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi41ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:11  %tmp_74 = call i1 @_ssdm_op_BitSelect.i1.i41.i32(i41 %r_V_8, i32 34)

]]></Node>
<StgValue><ssdm name="tmp_74"/></StgValue>
</operation>

<operation id="271" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="302" bw="23" op_0_bw="23" op_1_bw="41" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ZN9ap_ufixedILi42ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi41ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:12  %tmp_s = call i23 @_ssdm_op_PartSelect.i23.i41.i32.i32(i41 %r_V_8, i32 12, i32 34)

]]></Node>
<StgValue><ssdm name="tmp_s"/></StgValue>
</operation>

<operation id="272" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="303" bw="28" op_0_bw="28" op_1_bw="5" op_2_bw="23">
<![CDATA[
_ZN9ap_ufixedILi42ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi41ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:13  %sf = call i28 @_ssdm_op_BitConcatenate.i28.i5.i23(i5 -16, i23 %tmp_s)

]]></Node>
<StgValue><ssdm name="sf"/></StgValue>
</operation>

<operation id="273" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="304" bw="29" op_0_bw="29" op_1_bw="5" op_2_bw="24">
<![CDATA[
_ZN9ap_ufixedILi42ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi41ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:14  %tmp_31 = call i29 @_ssdm_op_BitConcatenate.i29.i5.i24(i5 -16, i24 %z1_V)

]]></Node>
<StgValue><ssdm name="tmp_31"/></StgValue>
</operation>

<operation id="274" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="305" bw="29" op_0_bw="28">
<![CDATA[
_ZN9ap_ufixedILi42ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi41ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:15  %zext_ln1333 = zext i28 %sf to i29

]]></Node>
<StgValue><ssdm name="zext_ln1333"/></StgValue>
</operation>

<operation id="275" st_id="5" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="306" bw="29" op_0_bw="1" op_1_bw="29" op_2_bw="29">
<![CDATA[
_ZN9ap_ufixedILi42ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi41ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:16  %eZ_V = select i1 %tmp_74, i29 %tmp_31, i29 %zext_ln1333

]]></Node>
<StgValue><ssdm name="eZ_V"/></StgValue>
</operation>

<operation id="276" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="307" bw="20" op_0_bw="20" op_1_bw="41" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ZN9ap_ufixedILi42ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi41ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:17  %tmp_32 = call i20 @_ssdm_op_PartSelect.i20.i41.i32.i32(i41 %r_V_8, i32 11, i32 30)

]]></Node>
<StgValue><ssdm name="tmp_32"/></StgValue>
</operation>

<operation id="277" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="308" bw="28" op_0_bw="28" op_1_bw="20" op_2_bw="8">
<![CDATA[
_ZN9ap_ufixedILi42ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi41ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:18  %lhs_V = call i28 @_ssdm_op_BitConcatenate.i28.i20.i8(i20 %tmp_32, i8 0)

]]></Node>
<StgValue><ssdm name="lhs_V"/></StgValue>
</operation>

<operation id="278" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="309" bw="29" op_0_bw="28">
<![CDATA[
_ZN9ap_ufixedILi42ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi41ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:19  %zext_ln703 = zext i28 %lhs_V to i29

]]></Node>
<StgValue><ssdm name="zext_ln703"/></StgValue>
</operation>

<operation id="279" st_id="5" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="310" bw="29" op_0_bw="29" op_1_bw="29">
<![CDATA[
_ZN9ap_ufixedILi42ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi41ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:20  %add_ln703 = add i29 %zext_ln703, %eZ_V

]]></Node>
<StgValue><ssdm name="add_ln703"/></StgValue>
</operation>

<operation id="280" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="311" bw="28" op_0_bw="4">
<![CDATA[
_ZN9ap_ufixedILi42ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi41ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:21  %r_V_3 = zext i4 %a_V to i28

]]></Node>
<StgValue><ssdm name="r_V_3"/></StgValue>
</operation>

<operation id="281" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="312" bw="28" op_0_bw="24">
<![CDATA[
_ZN9ap_ufixedILi42ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi41ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:22  %zext_ln1118_1 = zext i24 %z1_V to i28

]]></Node>
<StgValue><ssdm name="zext_ln1118_1"/></StgValue>
</operation>

<operation id="282" st_id="5" stage="1" lat="1">
<core>DSP48</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="313" bw="28" op_0_bw="28" op_1_bw="28">
<![CDATA[
_ZN9ap_ufixedILi42ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi41ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:23  %r_V_9 = mul i28 %zext_ln1118_1, %r_V_3

]]></Node>
<StgValue><ssdm name="r_V_9"/></StgValue>
</operation>

<operation id="283" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="314" bw="29" op_0_bw="28">
<![CDATA[
_ZN9ap_ufixedILi42ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi41ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:24  %zext_ln703_1 = zext i28 %r_V_9 to i29

]]></Node>
<StgValue><ssdm name="zext_ln703_1"/></StgValue>
</operation>

<operation id="284" st_id="5" stage="1" lat="1">
<core>DSP48</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="315" bw="29" op_0_bw="29" op_1_bw="29">
<![CDATA[
_ZN9ap_ufixedILi42ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi41ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:25  %ret_V = sub i29 %add_ln703, %zext_ln703_1

]]></Node>
<StgValue><ssdm name="ret_V"/></StgValue>
</operation>

<operation id="285" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="316" bw="64" op_0_bw="4">
<![CDATA[
_ZN9ap_ufixedILi42ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi41ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:26  %zext_ln544_1 = zext i4 %a_V to i64

]]></Node>
<StgValue><ssdm name="zext_ln544_1"/></StgValue>
</operation>

<operation id="286" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="317" bw="4" op_0_bw="18" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ZN9ap_ufixedILi42ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi41ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:27  %log_apfixed_reduce_6 = getelementptr [16 x i18]* @log_apfixed_reduce_s, i64 0, i64 %zext_ln544_1

]]></Node>
<StgValue><ssdm name="log_apfixed_reduce_6"/></StgValue>
</operation>

<operation id="287" st_id="5" stage="2" lat="2">
<core>ROM_nP</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="318" bw="18" op_0_bw="4">
<![CDATA[
_ZN9ap_ufixedILi42ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi41ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:28  %p_Val2_42 = load i18* %log_apfixed_reduce_6, align 4

]]></Node>
<StgValue><ssdm name="p_Val2_42"/></StgValue>
</operation>

<operation id="288" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="320" bw="15" op_0_bw="15" op_1_bw="29" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ZN9ap_ufixedILi42ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi41ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:30  %tmp_33 = call i15 @_ssdm_op_PartSelect.i15.i29.i32.i32(i29 %ret_V, i32 14, i32 28)

]]></Node>
<StgValue><ssdm name="tmp_33"/></StgValue>
</operation>

<operation id="289" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="321" bw="9" op_0_bw="9" op_1_bw="29" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ZN9ap_ufixedILi42ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi41ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:31  %trunc_ln708_s = call i9 @_ssdm_op_PartSelect.i9.i29.i32.i32(i29 %ret_V, i32 20, i32 28)

]]></Node>
<StgValue><ssdm name="trunc_ln708_s"/></StgValue>
</operation>
</state>

<state id="6" st_id="6">

<operation id="290" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="277" bw="5" op_0_bw="5" op_1_bw="0" op_2_bw="5" op_3_bw="0" op_4_bw="5" op_5_bw="0" op_6_bw="5" op_7_bw="0" op_8_bw="5" op_9_bw="0" op_10_bw="5" op_11_bw="0" op_12_bw="5" op_13_bw="0" op_14_bw="5" op_15_bw="0" op_16_bw="5" op_17_bw="0" op_18_bw="5" op_19_bw="0" op_20_bw="5" op_21_bw="0" op_22_bw="5" op_23_bw="0" op_24_bw="5" op_25_bw="0" op_26_bw="5" op_27_bw="0" op_28_bw="5" op_29_bw="0" op_30_bw="5" op_31_bw="0" op_32_bw="5" op_33_bw="0" op_34_bw="5" op_35_bw="0" op_36_bw="5" op_37_bw="0" op_38_bw="5" op_39_bw="0" op_40_bw="5" op_41_bw="0" op_42_bw="5" op_43_bw="0" op_44_bw="5" op_45_bw="0" op_46_bw="5" op_47_bw="0" op_48_bw="5" op_49_bw="0" op_50_bw="5" op_51_bw="0" op_52_bw="5" op_53_bw="0" op_54_bw="5" op_55_bw="0">
<![CDATA[
.loopexit:0  %t_V_lcssa = phi i5 [ 14, %_ZN9ap_ufixedILi35ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1Ei.exit ], [ 13, %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.0 ], [ 12, %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.1 ], [ 11, %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.2 ], [ 10, %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.3 ], [ 9, %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.4 ], [ 8, %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.5 ], [ 7, %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.6 ], [ 6, %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.7 ], [ 5, %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.8 ], [ 4, %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.9 ], [ 3, %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.10 ], [ 2, %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.11 ], [ 1, %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.12 ], [ 0, %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.13 ], [ -1, %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.14 ], [ -2, %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.15 ], [ -3, %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.16 ], [ -4, %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.17 ], [ -5, %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.18 ], [ -6, %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.19 ], [ -7, %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.20 ], [ -8, %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.21 ], [ -9, %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.22 ], [ -10, %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.23 ], [ -11, %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.24 ], [ -12, %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.25 ], [ %select_ln730, %_ZN13ap_fixed_baseILi35ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.26 ]

]]></Node>
<StgValue><ssdm name="t_V_lcssa"/></StgValue>
</operation>

<operation id="291" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="279" bw="28" op_0_bw="5">
<![CDATA[
.loopexit:2  %sext_ln1118 = sext i5 %t_V_lcssa to i28

]]></Node>
<StgValue><ssdm name="sext_ln1118"/></StgValue>
</operation>

<operation id="292" st_id="6" stage="1" lat="1">
<core>Mul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="280" bw="28" op_0_bw="28" op_1_bw="28">
<![CDATA[
.loopexit:3  %r_V_7 = mul i28 %sext_ln1118, 2907269

]]></Node>
<StgValue><ssdm name="r_V_7"/></StgValue>
</operation>

<operation id="293" st_id="6" stage="1" lat="2">
<core>ROM_nP</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="318" bw="18" op_0_bw="4">
<![CDATA[
_ZN9ap_ufixedILi42ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi41ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:28  %p_Val2_42 = load i18* %log_apfixed_reduce_6, align 4

]]></Node>
<StgValue><ssdm name="p_Val2_42"/></StgValue>
</operation>

<operation id="294" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="319" bw="22" op_0_bw="18">
<![CDATA[
_ZN9ap_ufixedILi42ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi41ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:29  %zext_ln203 = zext i18 %p_Val2_42 to i22

]]></Node>
<StgValue><ssdm name="zext_ln203"/></StgValue>
</operation>

<operation id="295" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="322" bw="18" op_0_bw="9">
<![CDATA[
_ZN9ap_ufixedILi42ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi41ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:32  %zext_ln1116 = zext i9 %trunc_ln708_s to i18

]]></Node>
<StgValue><ssdm name="zext_ln1116"/></StgValue>
</operation>

<operation id="296" st_id="6" stage="1" lat="1">
<core>Mul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="323" bw="18" op_0_bw="18" op_1_bw="18">
<![CDATA[
_ZN9ap_ufixedILi42ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi41ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:33  %r_V_10 = mul i18 %zext_ln1116, %zext_ln1116

]]></Node>
<StgValue><ssdm name="r_V_10"/></StgValue>
</operation>

<operation id="297" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="324" bw="17" op_0_bw="17" op_1_bw="18" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ZN9ap_ufixedILi42ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi41ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:34  %r_V_s = call i17 @_ssdm_op_PartSelect.i17.i18.i32.i32(i18 %r_V_10, i32 1, i32 17)

]]></Node>
<StgValue><ssdm name="r_V_s"/></StgValue>
</operation>

<operation id="298" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="325" bw="25" op_0_bw="25" op_1_bw="15" op_2_bw="10">
<![CDATA[
_ZN9ap_ufixedILi42ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi41ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:35  %lhs_V_1 = call i25 @_ssdm_op_BitConcatenate.i25.i15.i10(i15 %tmp_33, i10 0)

]]></Node>
<StgValue><ssdm name="lhs_V_1"/></StgValue>
</operation>

<operation id="299" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="326" bw="26" op_0_bw="25">
<![CDATA[
_ZN9ap_ufixedILi42ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi41ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:36  %zext_ln728 = zext i25 %lhs_V_1 to i26

]]></Node>
<StgValue><ssdm name="zext_ln728"/></StgValue>
</operation>

<operation id="300" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="327" bw="26" op_0_bw="17">
<![CDATA[
_ZN9ap_ufixedILi42ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi41ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:37  %zext_ln703_2 = zext i17 %r_V_s to i26

]]></Node>
<StgValue><ssdm name="zext_ln703_2"/></StgValue>
</operation>

<operation id="301" st_id="6" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="328" bw="26" op_0_bw="26" op_1_bw="26">
<![CDATA[
_ZN9ap_ufixedILi42ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi41ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:38  %ret_V_1 = sub i26 %zext_ln728, %zext_ln703_2

]]></Node>
<StgValue><ssdm name="ret_V_1"/></StgValue>
</operation>

<operation id="302" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="329" bw="16" op_0_bw="16" op_1_bw="26" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ZN9ap_ufixedILi42ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi41ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:39  %trunc_ln = call i16 @_ssdm_op_PartSelect.i16.i26.i32.i32(i26 %ret_V_1, i32 10, i32 25)

]]></Node>
<StgValue><ssdm name="trunc_ln"/></StgValue>
</operation>

<operation id="303" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="331" bw="22" op_0_bw="22" op_1_bw="28" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ZN9ap_ufixedILi42ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi41ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:41  %tmp_34 = call i22 @_ssdm_op_PartSelect.i22.i28.i32.i32(i28 %r_V_7, i32 6, i32 27)

]]></Node>
<StgValue><ssdm name="tmp_34"/></StgValue>
</operation>

<operation id="304" st_id="6" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="334" bw="22" op_0_bw="22" op_1_bw="22">
<![CDATA[
_ZN9ap_ufixedILi42ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi41ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:44  %add_ln703_22 = add i22 %log_sum_V, %zext_ln203

]]></Node>
<StgValue><ssdm name="add_ln703_22"/></StgValue>
</operation>
</state>

<state id="7" st_id="7">

<operation id="305" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="5" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="0">
<![CDATA[
_ZN8ap_fixedILi28ELi15EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1Ei.exit:0  call void (...)* @_ssdm_op_SpecPipeline(i32 -1, i32 1, i32 1, i32 0, [1 x i8]* @p_str) nounwind

]]></Node>
<StgValue><ssdm name="specpipeline_ln500"/></StgValue>
</operation>

<operation id="306" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="330" bw="29" op_0_bw="16">
<![CDATA[
_ZN9ap_ufixedILi42ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi41ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:40  %sum_V = sext i16 %trunc_ln to i29

]]></Node>
<StgValue><ssdm name="sum_V"/></StgValue>
</operation>

<operation id="307" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="332" bw="28" op_0_bw="28" op_1_bw="22" op_2_bw="6">
<![CDATA[
_ZN9ap_ufixedILi42ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi41ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:42  %shl_ln1 = call i28 @_ssdm_op_BitConcatenate.i28.i22.i6(i22 %tmp_34, i6 0)

]]></Node>
<StgValue><ssdm name="shl_ln1"/></StgValue>
</operation>

<operation id="308" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="333" bw="29" op_0_bw="28">
<![CDATA[
_ZN9ap_ufixedILi42ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi41ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:43  %sext_ln703 = sext i28 %shl_ln1 to i29

]]></Node>
<StgValue><ssdm name="sext_ln703"/></StgValue>
</operation>

<operation id="309" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="335" bw="29" op_0_bw="22">
<![CDATA[
_ZN9ap_ufixedILi42ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi41ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:45  %sext_ln703_1 = sext i22 %add_ln703_22 to i29

]]></Node>
<StgValue><ssdm name="sext_ln703_1"/></StgValue>
</operation>

<operation id="310" st_id="7" stage="1" lat="1">
<core>TAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="336" bw="29" op_0_bw="29" op_1_bw="29">
<![CDATA[
_ZN9ap_ufixedILi42ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi41ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:46  %add_ln703_23 = add i29 %sext_ln703, %sum_V

]]></Node>
<StgValue><ssdm name="add_ln703_23"/></StgValue>
</operation>

<operation id="311" st_id="7" stage="1" lat="1">
<core>TAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="337" bw="29" op_0_bw="29" op_1_bw="29">
<![CDATA[
_ZN9ap_ufixedILi42ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi41ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:47  %log_base_V = add i29 %add_ln703_23, %sext_ln703_1

]]></Node>
<StgValue><ssdm name="log_base_V"/></StgValue>
</operation>

<operation id="312" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="338" bw="1" op_0_bw="1" op_1_bw="29" op_2_bw="32">
<![CDATA[
_ZN9ap_ufixedILi42ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi41ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:48  %p_Result_7 = call i1 @_ssdm_op_BitSelect.i1.i29.i32(i29 %log_base_V, i32 28)

]]></Node>
<StgValue><ssdm name="p_Result_7"/></StgValue>
</operation>

<operation id="313" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="339" bw="10" op_0_bw="10" op_1_bw="1" op_2_bw="9">
<![CDATA[
_ZN9ap_ufixedILi42ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi41ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:49  %shl_ln703_1 = call i10 @_ssdm_op_BitConcatenate.i10.i1.i9(i1 %p_Result_7, i9 -256)

]]></Node>
<StgValue><ssdm name="shl_ln703_1"/></StgValue>
</operation>

<operation id="314" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="340" bw="29" op_0_bw="10">
<![CDATA[
_ZN9ap_ufixedILi42ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi41ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:50  %sext_ln703_2 = sext i10 %shl_ln703_1 to i29

]]></Node>
<StgValue><ssdm name="sext_ln703_2"/></StgValue>
</operation>

<operation id="315" st_id="7" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="341" bw="29" op_0_bw="29" op_1_bw="29">
<![CDATA[
_ZN9ap_ufixedILi42ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi41ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:51  %log_base_V_1 = add i29 %sext_ln703_2, %log_base_V

]]></Node>
<StgValue><ssdm name="log_base_V_1"/></StgValue>
</operation>

<operation id="316" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="342" bw="20" op_0_bw="20" op_1_bw="29" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ZN9ap_ufixedILi42ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi41ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:52  %trunc_ln708_35 = call i20 @_ssdm_op_PartSelect.i20.i29.i32.i32(i29 %log_base_V_1, i32 9, i32 28)

]]></Node>
<StgValue><ssdm name="trunc_ln708_35"/></StgValue>
</operation>

<operation id="317" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="343" bw="28" op_0_bw="20">
<![CDATA[
_ZN9ap_ufixedILi42ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi41ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:53  %r_V_6 = sext i20 %trunc_ln708_35 to i28

]]></Node>
<StgValue><ssdm name="r_V_6"/></StgValue>
</operation>

<operation id="318" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="344" bw="0" op_0_bw="0">
<![CDATA[
_ZN9ap_ufixedILi42ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi41ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:54  br label %2

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>

<operation id="319" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="346" bw="28" op_0_bw="28" op_1_bw="0" op_2_bw="28" op_3_bw="0">
<![CDATA[
:0  %agg_result_V_0 = phi i28 [ %r_V_6, %_ZN9ap_ufixedILi42ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi41ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit ], [ -134217728, %_ZN8ap_fixedILi28ELi15EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1Ei.exit ]

]]></Node>
<StgValue><ssdm name="agg_result_V_0"/></StgValue>
</operation>

<operation id="320" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="347" bw="0" op_0_bw="28">
<![CDATA[
:1  ret i28 %agg_result_V_0

]]></Node>
<StgValue><ssdm name="ret_ln792"/></StgValue>
</operation>
</state>
</state_list>


<ports>
</ports>


<dataflows>
</dataflows>


</stg>
