三維奈米矽、鍺量子點記憶體 
“Three-dimensional Si, Ge nanocrystal memory” 
計畫編號： NSC94-2215-E-492-004 
執行期間：94年 8月 1日     至     95年 7月 31日 
主持人：謝嘉民 國家奈米元件實驗室研究員 
一、 中文摘要 
    非揮發性記憶體，強調永久記憶的功
能，其中最常見之浮置閘記憶體已被廣泛應
用到各式電子產品上。但浮置閘記憶體本身
已經面臨到尺寸上的問題，因為當製造尺寸
縮小時，無法繼續保有其優異的充電與記憶
能力。奈米量子點記憶體元件架構，利用存
在於薄膜中之奈米量子點為浮置閘極來進
行電荷的儲存，以被提出取代傳統的複晶矽
浮置閘極。但奈米量子點記憶體元件在製程
上最困難的地方在於控制奈米微晶的形
成，因若所形成的晶體密度太少或過於分
散，它將無法儲存足夠的電荷；若晶體太大
(> 10 nm)或過於緊密，電子又容易跳到鄰
近的微晶粒或穿透底下氧化層的缺陷而產
生漏電現象。另外，量子點/包覆氧化層介
面所會造成的缺陷(捕捉)能階態也影響元
件穩定性。 
    奈米孔洞二氧化矽具有規則排列且可
調奈米孔洞，因而有極高之表面積，所以此
奈米結構模板可容納三維量子點材料於孔
洞中。可調之孔洞除除可控制奈米量子點之
尺寸，更可以有效區隔各個量子點，避免其
互相干擾。另外，高密度感應耦合式電漿源
具有較高的游離能力，因此可給予解離粒子
極高的動能，且於反應介面產生低損害，而
合成材料結晶性或晶粒大小也可由基板溫
度直接調控。結合奈米孔洞二氧化矽及高密
度電漿合成技術之特點，本實驗團隊已能在
奈米孔洞二氧化矽中形成具良好界面、高密
度(5x1018/cm3)且成三維分佈之奈米量子點
(量子點大小約2-5nm)。 
    本研究整合此三維量子點分佈之電荷
捕捉薄膜於記憶體結構中，以建立新型量子
點記憶體元件。 
 關鍵字：矽、鍺、量子點、記憶體。 
 
    英文摘要 
    Nonvolatile memories (NVM) emphasize 
long-term memory functionality; one popular 
device of NVM, floating-gate (FG) memory, 
has widely introduced within various 
electronic products. Until now, FG memories 
have faced challenges of worse 
trapping/detrapping abilities and memory 
capabilities when scaling-down is consecutive. 
A new candidate of NVM, nanocrystal (NC) 
memory, has been proposed to replace FG 
memories and its charging/discharging 
behavior is governed by NCs embedded 
within insulators. However, the formation of 
controllable NCs is extremely difficult. Rare 
NCs or far separated NCs results in a narrow 
memory window; inversely, highly packaged 
NCs or NCs with large grains (>10 nm) make 
trapped charges transportable to neighboring 
NCs or underneath insulators, thus raising 
leakages. On the other hand, the presence of 
trapping centers on interface of surrounding 
insulators/NCs also influence reliabilities of 
NC memories. 
    Mesoporous silica (MS) materials have 
high surface-area contributed from 
well-aligned mesochannels with controllable 
pore-size. It thus is a nano-template and is 
able to accommodate dense, 
three-dimensional (3-D) nanomaterials. 
Moreover, controllable nano structures of 
pores not only adjust the size of embedded 
NCs but also separate NCs effectively so as to 
reduce interferences between them. For 
NCs-synthesis, high dissociating capability of 
Deposition; PAALD)技術，則可以形成更高
密度、高 nc-Si/SiOx 界面品質與各種奈米
尺寸之奈米量子點，以增進記憶效應。 
本計劃將開發出高密度及三維均勻分
佈的矽(鍺)奈米微晶(nanocrystal)為儲存
單元的高讀寫存取速度、高儲存效能及低操
作電壓之非揮發性記憶體(NVM)。目前已成
功利用孔徑可調且分佈均勻之奈米孔洞二
氧化矽為模板，搭配感應耦合式電漿化學氣
相 ICP-CVD 及 PAALD-CVD，於低溫（＜300
℃）且於數十秒內，利用具高動能之解離粒
子在二氧化矽奈米模板中形成三維分佈、界
面良好之高密度（5x1018/cm3）的奈米量子
點，量子點尺寸約為<5nm ，目前已證實奈
米量子點/二氧化矽孔壁所形成之陣列於室
溫在藍光波段有一肉眼可見與極佳之發光
效能(>1 %)，其表示有極佳且數量龐大之載
子(電子電洞對)或偶極變化中心，極適合當
記憶體材料。良好之界面則可使載子順利的
穿遂，而規則且可調之孔洞大小(2-7nm)及
二氧化矽孔壁厚度(1-3 nm)除可直接控制
奈米量子點之尺寸，更可以有效利用二氧化
矽來隔絕區隔各個量子點，避免其量子點間
的互相干擾及載子的損失以增強載子永久
記憶及電荷儲存能力，如進一步利用電漿輔
助原子層氣相沉積法，以形成各種尺寸與密
度及高界面品質之奈米量子點，以增進記憶
效應及元件之整合性。 
 
三、 研究方法及成果 
三維奈米矽（鍺）/二氧化矽陣列記憶
體元件之製造流程示意如圖一。先在矽基板
上利用高溫低壓爐管，沉積一厚度約為5nm 
之穿遂氧化層( tunneling oxide film )。第二
步驟為利用旋轉塗佈旋塗奈米規則孔洞二
氧化矽薄膜到穿隧氧化薄膜上，本實驗藉調
控有機模板分子種類將孔徑控制在約
3nm，同時孔壁厚度約為1nm（穿透式電子
顯微鏡影像如圖二）。第三步驟為利用脈衝
式電漿輔助自我限制模式（原子層沉積模
式）量子點合成技術，於奈米孔洞中合成尺
寸、密度不同之矽（鍺）量子點，而此奈米
量子點之生成機制(如圖三所示)係利用高密
度電漿高度解離SiH4(GeH4)反應物種，使其
具有高擴散動能，並且藉由孔道內的有機模
板之輔助吸引，再由奈米孔道表面之Si-OH 
活化位置(active site)與ICP 高密度電漿所
產生的SiHx (GeHx)反應物種(reactive species)
進行多次的 H2 消除反應及成核反應
(nucleating reaction)而成功的在此奈米孔道
內生成高密度及尺寸可控制之Si(Ge)奈米團
簇陣列。 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
圖一 三維奈米矽（鍺）/二氧化矽陣列記憶
體元件之製造流程。 
 
   
圖六、(a) 三維奈米量子點/二氧化矽陣列
之 TEM 影像與(b)電子束繞射圖樣(c) 三維
奈米量子點/二氧化矽陣列之 SIMS 分析結
果 
 
 
圖七、(a)三維奈米量子點/二氧化矽陣列示
意圖 (b)三維奈米量子點/二氧化矽記憶元
件結構示意圖。 
 
    圖八為此一記憶元件之電容-電壓特性
分析，由於電荷穿遂進入(停留)/離開奈米
量子點中會使平帶電壓改變，因此造成圖四
(a)C-V 曲線之位移，而此位移量級為元件
之記憶窗口(memory window)，圖四(b)即為
此元件在不同操作電壓下與記憶窗口之關
係，由圖四(b)得知隨操作電壓增加，記憶
窗口大小呈近乎線性增加，記憶窗口最大可
至操作電壓之 42％，而於此我們未發現多
重記憶效應[4]，歸納可能原因為極高之量
子點密度與極薄之二氧化矽孔璧使得電荷
在不同操作電壓下，未產生明顯的穿遂障
礙。 
 
 
圖八、(a)三維奈米量子點/二氧化矽記憶元
件之電容-電壓特性曲線與(b)此元件在不
同操作電壓下與記憶窗口之關係。 
 
四、 結論 
本研究計畫利用奈米孔洞性二氧化矽
與脈衝式電漿沉積技術，於金屬-氧化矽-
半導體(MOS)架構中製造高密度三維分布之
矽奈米量子點記憶元件，此一記憶體元件不
僅具有極佳之記憶體特性(記憶窗口達操作
電壓之42％)同時具低溫且與半導體製程完
全相容之優勢。 
 
五、參考文獻 
1. J. J. Welser, S. Tiwari, S. Rishton, K. Y. Lee, and Y. 
Lee, IEEE Electron Device Lett., 18, 278 (1997). 
2. M. L. Ostraat, J. W. De Blauwe, M. L. Green, L. D. 
Bell, M. L. Brongersma, J. Casperson, R. C. Flagan, 
and H. A. Atwater, Appl. Phys. Lett., 79, 433 
(2001). 
3. A. T. Cho, J. M. Shieh, J. Shieh, Y. F. Lai, B. T. Dai, 
F. M. Pan, H. C. Ku, Y. C. Lin, K. J. Chao, and P. H. 
Liu, Electrochem. Solid-State Lett. 8, G143 (2005). 
4. T. Z. Lu, M. Alexe, R. Scholz, V. Talelaev, and M. 
Zacharias, Appl. Phys. Lett., 87, 202110 (2005). 
 
 
