Fitter report for LOG2_CW
Thu May 03 19:10:04 2018
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Fitter DSP Block Usage Summary
 24. DSP Block Details
 25. Routing Usage Summary
 26. I/O Rules Summary
 27. I/O Rules Details
 28. I/O Rules Matrix
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Estimated Delay Added for Hold Timing Summary
 32. Estimated Delay Added for Hold Timing Details
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Thu May 03 19:10:04 2018       ;
; Quartus Prime Version           ; 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Revision Name                   ; LOG2_CW                                     ;
; Top-level Entity Name           ; LOG2_CW                                     ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CGXFC5C6F27C7                              ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 162 / 29,080 ( < 1 % )                      ;
; Total registers                 ; 403                                         ;
; Total pins                      ; 35 / 364 ( 10 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 0 / 4,567,040 ( 0 % )                       ;
; Total RAM Blocks                ; 0 / 446 ( 0 % )                             ;
; Total DSP Blocks                ; 16 / 150 ( 11 % )                           ;
; Total HSSI RX PCSs              ; 0 / 6 ( 0 % )                               ;
; Total HSSI PMA RX Deserializers ; 0 / 6 ( 0 % )                               ;
; Total HSSI TX PCSs              ; 0 / 6 ( 0 % )                               ;
; Total HSSI PMA TX Serializers   ; 0 / 6 ( 0 % )                               ;
; Total PLLs                      ; 0 / 12 ( 0 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CGXFC5C6F27C7                        ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Fitter Effort                                                              ; Standard Fit                          ; Auto Fit                              ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                          ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; On                                    ; On                                    ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.04        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.6%      ;
;     Processor 3            ;   1.3%      ;
;     Processor 4            ;   1.3%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                          ;
+---------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+----------------------+------------------+-----------------------+
; Node                ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node     ; Destination Port ; Destination Port Name ;
+---------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+----------------------+------------------+-----------------------+
; CLK~inputCLKENA0    ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                      ;                  ;                       ;
; ai[16][0]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult15~8             ; RESULTA          ;                       ;
; xn[0]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~8              ; AY               ;                       ;
; xn[0]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; xn[0]~_Duplicate_1   ; Q                ;                       ;
; xn[0]~SCLR_LUT      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                      ;                  ;                       ;
; xn[0]~_Duplicate_1  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~8              ; AX               ;                       ;
; xn[1]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~8              ; AY               ;                       ;
; xn[1]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; xn[1]~_Duplicate_1   ; Q                ;                       ;
; xn[1]~SCLR_LUT      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                      ;                  ;                       ;
; xn[1]~_Duplicate_1  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~8              ; AX               ;                       ;
; xn[2]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~8              ; AY               ;                       ;
; xn[2]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; xn[2]~_Duplicate_1   ; Q                ;                       ;
; xn[2]~SCLR_LUT      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                      ;                  ;                       ;
; xn[2]~_Duplicate_1  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~8              ; AX               ;                       ;
; xn[3]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~8              ; AY               ;                       ;
; xn[3]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; xn[3]~_Duplicate_1   ; Q                ;                       ;
; xn[3]~SCLR_LUT      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                      ;                  ;                       ;
; xn[3]~_Duplicate_1  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~8              ; AX               ;                       ;
; xn[4]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~8              ; AY               ;                       ;
; xn[4]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; xn[4]~_Duplicate_1   ; Q                ;                       ;
; xn[4]~SCLR_LUT      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                      ;                  ;                       ;
; xn[4]~_Duplicate_1  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~8              ; AX               ;                       ;
; xn[5]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~8              ; AY               ;                       ;
; xn[5]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; xn[5]~_Duplicate_1   ; Q                ;                       ;
; xn[5]~SCLR_LUT      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                      ;                  ;                       ;
; xn[5]~_Duplicate_1  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~8              ; AX               ;                       ;
; xn[6]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~8              ; AY               ;                       ;
; xn[6]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; xn[6]~_Duplicate_1   ; Q                ;                       ;
; xn[6]~SCLR_LUT      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                      ;                  ;                       ;
; xn[6]~_Duplicate_1  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~8              ; AX               ;                       ;
; xn[7]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~8              ; AY               ;                       ;
; xn[7]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; xn[7]~_Duplicate_1   ; Q                ;                       ;
; xn[7]~SCLR_LUT      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                      ;                  ;                       ;
; xn[7]~_Duplicate_1  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~8              ; AX               ;                       ;
; xn[8]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~8              ; AY               ;                       ;
; xn[8]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; xn[8]~_Duplicate_1   ; Q                ;                       ;
; xn[8]~SCLR_LUT      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                      ;                  ;                       ;
; xn[8]~_Duplicate_1  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~8              ; AX               ;                       ;
; xn[9]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~8              ; AY               ;                       ;
; xn[9]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; xn[9]~_Duplicate_1   ; Q                ;                       ;
; xn[9]~SCLR_LUT      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                      ;                  ;                       ;
; xn[9]~_Duplicate_1  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~8              ; AX               ;                       ;
; xn[10]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~8              ; AY               ;                       ;
; xn[10]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; xn[10]~_Duplicate_1  ; Q                ;                       ;
; xn[10]~SCLR_LUT     ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                      ;                  ;                       ;
; xn[10]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~8              ; AX               ;                       ;
; xn[11]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~8              ; AY               ;                       ;
; xn[11]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; xn[11]~_Duplicate_1  ; Q                ;                       ;
; xn[11]~SCLR_LUT     ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                      ;                  ;                       ;
; xn[11]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~8              ; AX               ;                       ;
; xn[12]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~8              ; AY               ;                       ;
; xn[12]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; xn[12]~_Duplicate_1  ; Q                ;                       ;
; xn[12]~SCLR_LUT     ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                      ;                  ;                       ;
; xn[12]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~8              ; AX               ;                       ;
; xn[13]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~8              ; AY               ;                       ;
; xn[13]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; xn[13]~_Duplicate_1  ; Q                ;                       ;
; xn[13]~SCLR_LUT     ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                      ;                  ;                       ;
; xn[13]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~8              ; AX               ;                       ;
; xn[14]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~8              ; AY               ;                       ;
; xn[14]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; xn[14]~_Duplicate_1  ; Q                ;                       ;
; xn[14]~SCLR_LUT     ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                      ;                  ;                       ;
; xn[14]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~8              ; AX               ;                       ;
; xn[15]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~8              ; AY               ;                       ;
; xn[15]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; xn[15]~_Duplicate_1  ; Q                ;                       ;
; xn[15]~SCLR_LUT     ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                      ;                  ;                       ;
; xn[15]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~8              ; AX               ;                       ;
; xi[3][14]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; xi[3][14]~DUPLICATE  ;                  ;                       ;
; xi[5][12]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; xi[5][12]~DUPLICATE  ;                  ;                       ;
; xi[5][13]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; xi[5][13]~DUPLICATE  ;                  ;                       ;
; xi[7][12]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; xi[7][12]~DUPLICATE  ;                  ;                       ;
; xi[14][12]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; xi[14][12]~DUPLICATE ;                  ;                       ;
+---------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+----------------------+------------------+-----------------------+


+------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                        ;
+--------------+----------------+--------------+------------------+-------------------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To       ; Ignored Value           ; Ignored Source ;
+--------------+----------------+--------------+------------------+-------------------------+----------------+
; I/O Standard ; LOG2_CW        ;              ; ADC_CONVST       ; 1.2 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; ADC_SCK          ; 1.2 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; ADC_SDI          ; 1.2 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; ADC_SDO          ; 1.2 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; AUD_ADCDAT       ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; AUD_ADCLRCK      ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; AUD_BCLK         ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; AUD_DACDAT       ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; AUD_DACLRCK      ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; AUD_XCK          ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; CLOCK_125_p      ; LVDS                    ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; CLOCK_50_B5B     ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; CLOCK_50_B6A     ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; CLOCK_50_B7A     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; CLOCK_50_B8A     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; CPU_RESET_n      ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; DDR2LP_CA[0]     ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; DDR2LP_CA[1]     ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; DDR2LP_CA[2]     ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; DDR2LP_CA[3]     ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; DDR2LP_CA[4]     ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; DDR2LP_CA[5]     ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; DDR2LP_CA[6]     ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; DDR2LP_CA[7]     ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; DDR2LP_CA[8]     ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; DDR2LP_CA[9]     ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; DDR2LP_CKE[0]    ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; DDR2LP_CKE[1]    ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; DDR2LP_CK_n      ; DIFFERENTIAL 1.2-V HSUL ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; DDR2LP_CK_p      ; DIFFERENTIAL 1.2-V HSUL ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; DDR2LP_CS_n[0]   ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; DDR2LP_CS_n[1]   ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; DDR2LP_DM[0]     ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; DDR2LP_DM[1]     ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; DDR2LP_DM[2]     ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; DDR2LP_DM[3]     ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; DDR2LP_DQS_n[0]  ; DIFFERENTIAL 1.2-V HSUL ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; DDR2LP_DQS_n[1]  ; DIFFERENTIAL 1.2-V HSUL ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; DDR2LP_DQS_n[2]  ; DIFFERENTIAL 1.2-V HSUL ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; DDR2LP_DQS_n[3]  ; DIFFERENTIAL 1.2-V HSUL ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; DDR2LP_DQS_p[0]  ; DIFFERENTIAL 1.2-V HSUL ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; DDR2LP_DQS_p[1]  ; DIFFERENTIAL 1.2-V HSUL ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; DDR2LP_DQS_p[2]  ; DIFFERENTIAL 1.2-V HSUL ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; DDR2LP_DQS_p[3]  ; DIFFERENTIAL 1.2-V HSUL ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; DDR2LP_DQ[0]     ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; DDR2LP_DQ[10]    ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; DDR2LP_DQ[11]    ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; DDR2LP_DQ[12]    ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; DDR2LP_DQ[13]    ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; DDR2LP_DQ[14]    ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; DDR2LP_DQ[15]    ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; DDR2LP_DQ[16]    ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; DDR2LP_DQ[17]    ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; DDR2LP_DQ[18]    ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; DDR2LP_DQ[19]    ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; DDR2LP_DQ[1]     ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; DDR2LP_DQ[20]    ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; DDR2LP_DQ[21]    ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; DDR2LP_DQ[22]    ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; DDR2LP_DQ[23]    ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; DDR2LP_DQ[24]    ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; DDR2LP_DQ[25]    ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; DDR2LP_DQ[26]    ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; DDR2LP_DQ[27]    ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; DDR2LP_DQ[28]    ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; DDR2LP_DQ[29]    ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; DDR2LP_DQ[2]     ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; DDR2LP_DQ[30]    ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; DDR2LP_DQ[31]    ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; DDR2LP_DQ[3]     ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; DDR2LP_DQ[4]     ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; DDR2LP_DQ[5]     ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; DDR2LP_DQ[6]     ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; DDR2LP_DQ[7]     ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; DDR2LP_DQ[8]     ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; DDR2LP_DQ[9]     ; 1.2-V HSUL              ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; DDR2LP_OCT_RZQ   ; 1.2 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; GPIO[0]          ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; GPIO[10]         ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; GPIO[11]         ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; GPIO[12]         ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; GPIO[13]         ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; GPIO[14]         ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; GPIO[15]         ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; GPIO[16]         ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; GPIO[17]         ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; GPIO[18]         ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; GPIO[19]         ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; GPIO[1]          ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; GPIO[20]         ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; GPIO[21]         ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; GPIO[22]         ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; GPIO[23]         ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; GPIO[24]         ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; GPIO[25]         ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; GPIO[26]         ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; GPIO[27]         ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; GPIO[28]         ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; GPIO[29]         ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; GPIO[2]          ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; GPIO[30]         ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; GPIO[31]         ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; GPIO[32]         ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; GPIO[33]         ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; GPIO[34]         ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; GPIO[35]         ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; GPIO[3]          ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; GPIO[4]          ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; GPIO[5]          ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; GPIO[6]          ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; GPIO[7]          ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; GPIO[8]          ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; GPIO[9]          ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HDMI_TX_CLK      ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HDMI_TX_DE       ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HDMI_TX_D[0]     ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HDMI_TX_D[10]    ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HDMI_TX_D[11]    ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HDMI_TX_D[12]    ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HDMI_TX_D[13]    ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HDMI_TX_D[14]    ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HDMI_TX_D[15]    ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HDMI_TX_D[16]    ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HDMI_TX_D[17]    ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HDMI_TX_D[18]    ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HDMI_TX_D[19]    ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HDMI_TX_D[1]     ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HDMI_TX_D[20]    ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HDMI_TX_D[21]    ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HDMI_TX_D[22]    ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HDMI_TX_D[23]    ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HDMI_TX_D[2]     ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HDMI_TX_D[3]     ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HDMI_TX_D[4]     ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HDMI_TX_D[5]     ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HDMI_TX_D[6]     ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HDMI_TX_D[7]     ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HDMI_TX_D[8]     ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HDMI_TX_D[9]     ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HDMI_TX_HS       ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HDMI_TX_INT      ; 1.2 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HDMI_TX_VS       ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HEX0[0]          ; 1.2 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HEX0[1]          ; 1.2 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HEX0[2]          ; 1.2 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HEX0[3]          ; 1.2 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HEX0[4]          ; 1.2 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HEX0[5]          ; 1.2 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HEX0[6]          ; 1.2 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HEX1[0]          ; 1.2 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HEX1[1]          ; 1.2 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HEX1[2]          ; 1.2 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HEX1[3]          ; 1.2 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HEX1[4]          ; 1.2 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HEX1[5]          ; 1.2 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HEX1[6]          ; 1.2 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HEX2[0]          ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HEX2[1]          ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HEX2[2]          ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HEX2[3]          ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HEX2[4]          ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HEX2[5]          ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HEX2[6]          ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HEX3[0]          ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HEX3[1]          ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HEX3[2]          ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HEX3[3]          ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HEX3[4]          ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HEX3[5]          ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HEX3[6]          ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_CLKIN0      ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_CLKIN_n[1]  ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_CLKIN_n[2]  ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_CLKIN_p[1]  ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_CLKIN_p[2]  ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_CLKOUT0     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_CLKOUT_n[1] ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_CLKOUT_n[2] ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_CLKOUT_p[1] ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_CLKOUT_p[2] ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_D[0]        ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_D[1]        ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_D[2]        ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_D[3]        ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_GXB_RX_p[0] ; 1.5-V PCML              ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_GXB_RX_p[1] ; 1.5-V PCML              ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_GXB_RX_p[2] ; 1.5-V PCML              ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_GXB_RX_p[3] ; 1.5-V PCML              ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_GXB_TX_p[0] ; 1.5-V PCML              ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_GXB_TX_p[1] ; 1.5-V PCML              ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_GXB_TX_p[2] ; 1.5-V PCML              ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_GXB_TX_p[3] ; 1.5-V PCML              ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_RX_n[0]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_RX_n[10]    ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_RX_n[11]    ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_RX_n[12]    ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_RX_n[13]    ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_RX_n[14]    ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_RX_n[15]    ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_RX_n[16]    ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_RX_n[1]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_RX_n[2]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_RX_n[3]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_RX_n[4]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_RX_n[5]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_RX_n[6]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_RX_n[7]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_RX_n[8]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_RX_n[9]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_RX_p[0]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_RX_p[10]    ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_RX_p[11]    ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_RX_p[12]    ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_RX_p[13]    ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_RX_p[14]    ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_RX_p[15]    ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_RX_p[16]    ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_RX_p[1]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_RX_p[2]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_RX_p[3]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_RX_p[4]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_RX_p[5]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_RX_p[6]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_RX_p[7]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_RX_p[8]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_RX_p[9]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_TX_n[0]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_TX_n[10]    ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_TX_n[11]    ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_TX_n[12]    ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_TX_n[13]    ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_TX_n[14]    ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_TX_n[15]    ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_TX_n[16]    ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_TX_n[1]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_TX_n[2]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_TX_n[3]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_TX_n[4]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_TX_n[5]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_TX_n[6]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_TX_n[7]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_TX_n[8]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_TX_n[9]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_TX_p[0]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_TX_p[10]    ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_TX_p[11]    ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_TX_p[12]    ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_TX_p[13]    ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_TX_p[14]    ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_TX_p[15]    ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_TX_p[16]    ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_TX_p[1]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_TX_p[2]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_TX_p[3]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_TX_p[4]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_TX_p[5]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_TX_p[6]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_TX_p[7]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_TX_p[8]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; HSMC_TX_p[9]     ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; I2C_SCL          ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; I2C_SDA          ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; KEY[0]           ; 1.2 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; KEY[1]           ; 1.2 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; KEY[2]           ; 1.2 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; KEY[3]           ; 1.2 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; LEDG[0]          ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; LEDG[1]          ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; LEDG[2]          ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; LEDG[3]          ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; LEDG[4]          ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; LEDG[5]          ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; LEDG[6]          ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; LEDG[7]          ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; LEDR[0]          ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; LEDR[1]          ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; LEDR[2]          ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; LEDR[3]          ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; LEDR[4]          ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; LEDR[5]          ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; LEDR[6]          ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; LEDR[7]          ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; LEDR[8]          ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; LEDR[9]          ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; REFCLK_p0        ; 1.5-V PCML              ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; REFCLK_p1        ; 1.5-V PCML              ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; SD_CLK           ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; SD_CMD           ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; SD_DAT[0]        ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; SD_DAT[1]        ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; SD_DAT[2]        ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; SD_DAT[3]        ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; SMA_GXB_RX_p     ; 1.5-V PCML              ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; SMA_GXB_TX_p     ; 1.5-V PCML              ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; SRAM_A[0]        ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; SRAM_A[10]       ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; SRAM_A[11]       ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; SRAM_A[12]       ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; SRAM_A[13]       ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; SRAM_A[14]       ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; SRAM_A[15]       ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; SRAM_A[16]       ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; SRAM_A[17]       ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; SRAM_A[1]        ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; SRAM_A[2]        ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; SRAM_A[3]        ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; SRAM_A[4]        ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; SRAM_A[5]        ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; SRAM_A[6]        ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; SRAM_A[7]        ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; SRAM_A[8]        ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; SRAM_A[9]        ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; SRAM_CE_n        ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; SRAM_D[0]        ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; SRAM_D[10]       ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; SRAM_D[11]       ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; SRAM_D[12]       ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; SRAM_D[13]       ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; SRAM_D[14]       ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; SRAM_D[15]       ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; SRAM_D[1]        ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; SRAM_D[2]        ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; SRAM_D[3]        ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; SRAM_D[4]        ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; SRAM_D[5]        ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; SRAM_D[6]        ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; SRAM_D[7]        ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; SRAM_D[8]        ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; SRAM_D[9]        ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; SRAM_LB_n        ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; SRAM_OE_n        ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; SRAM_UB_n        ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; SRAM_WE_n        ; 3.3-V LVTTL             ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; SW[0]            ; 1.2 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; SW[1]            ; 1.2 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; SW[2]            ; 1.2 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; SW[3]            ; 1.2 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; SW[4]            ; 1.2 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; SW[5]            ; 1.2 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; SW[6]            ; 1.2 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; SW[7]            ; 1.2 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; SW[8]            ; 1.2 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; SW[9]            ; 1.2 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; UART_RX          ; 2.5 V                   ; QSF Assignment ;
; I/O Standard ; LOG2_CW        ;              ; UART_TX          ; 2.5 V                   ; QSF Assignment ;
+--------------+----------------+--------------+------------------+-------------------------+----------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 527 ) ; 0.00 % ( 0 / 527 )         ; 0.00 % ( 0 / 527 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 527 ) ; 0.00 % ( 0 / 527 )         ; 0.00 % ( 0 / 527 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 527 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/projects/hard/vhdl/TDCS_CW/CW/output_files/LOG2_CW.pin.


+------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                            ;
+-------------------------------------------------------------+--------------------+-------+
; Resource                                                    ; Usage              ; %     ;
+-------------------------------------------------------------+--------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 162 / 29,080       ; < 1 % ;
; ALMs needed [=A-B+C]                                        ; 162                ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 211 / 29,080       ; < 1 % ;
;         [a] ALMs used for LUT logic and registers           ; 11                 ;       ;
;         [b] ALMs used for LUT logic                         ; 11                 ;       ;
;         [c] ALMs used for registers                         ; 189                ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                  ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 49 / 29,080        ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 0 / 29,080         ; 0 %   ;
;         [a] Due to location constrained logic               ; 0                  ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                  ;       ;
;         [c] Due to LAB input limits                         ; 0                  ;       ;
;         [d] Due to virtual I/Os                             ; 0                  ;       ;
;                                                             ;                    ;       ;
; Difficulty packing design                                   ; Low                ;       ;
;                                                             ;                    ;       ;
; Total LABs:  partially or completely used                   ; 31 / 2,908         ; 1 %   ;
;     -- Logic LABs                                           ; 31                 ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                  ;       ;
;                                                             ;                    ;       ;
; Combinational ALUT usage for logic                          ; 41                 ;       ;
;     -- 7 input functions                                    ; 0                  ;       ;
;     -- 6 input functions                                    ; 2                  ;       ;
;     -- 5 input functions                                    ; 4                  ;       ;
;     -- 4 input functions                                    ; 1                  ;       ;
;     -- <=3 input functions                                  ; 34                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 287                ;       ;
;                                                             ;                    ;       ;
; Dedicated logic registers                                   ; 403                ;       ;
;     -- By type:                                             ;                    ;       ;
;         -- Primary logic registers                          ; 398 / 58,160       ; < 1 % ;
;         -- Secondary logic registers                        ; 5 / 58,160         ; < 1 % ;
;     -- By function:                                         ;                    ;       ;
;         -- Design implementation registers                  ; 398                ;       ;
;         -- Routing optimization registers                   ; 5                  ;       ;
;                                                             ;                    ;       ;
; Virtual pins                                                ; 0                  ;       ;
; I/O pins                                                    ; 35 / 364           ; 10 %  ;
;     -- Clock pins                                           ; 2 / 14             ; 14 %  ;
;     -- Dedicated input pins                                 ; 0 / 23             ; 0 %   ;
;                                                             ;                    ;       ;
; M10K blocks                                                 ; 0 / 446            ; 0 %   ;
; Total MLAB memory bits                                      ; 0                  ;       ;
; Total block memory bits                                     ; 0 / 4,567,040      ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 4,567,040      ; 0 %   ;
;                                                             ;                    ;       ;
; Total DSP Blocks                                            ; 16 / 150           ; 11 %  ;
;                                                             ;                    ;       ;
; Fractional PLLs                                             ; 0 / 6              ; 0 %   ;
; Global signals                                              ; 1                  ;       ;
;     -- Global clocks                                        ; 1 / 16             ; 6 %   ;
;     -- Quadrant clocks                                      ; 0 / 88             ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 12             ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 88             ; 0 %   ;
; SERDES Receivers                                            ; 0 / 88             ; 0 %   ;
; JTAGs                                                       ; 0 / 1              ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1              ; 0 %   ;
; CRC blocks                                                  ; 0 / 1              ; 0 %   ;
; Remote update blocks                                        ; 0 / 1              ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1              ; 0 %   ;
; Hard IPs                                                    ; 0 / 2              ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 6              ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 6              ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 6              ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 6              ; 0 %   ;
; Channel PLLs                                                ; 0 / 6              ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3              ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2              ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 0.3% / 0.2% / 0.3% ;       ;
; Peak interconnect usage (total/H/V)                         ; 2.9% / 2.7% / 3.7% ;       ;
; Maximum fan-out                                             ; 405                ;       ;
; Highest non-global fan-out                                  ; 32                 ;       ;
; Total fan-out                                               ; 1743               ;       ;
; Average fan-out                                             ; 2.13               ;       ;
+-------------------------------------------------------------+--------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 162 / 29080 ( < 1 % ) ; 0 / 29080 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 162                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 211 / 29080 ( < 1 % ) ; 0 / 29080 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 11                    ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 11                    ; 0                              ;
;         [c] ALMs used for registers                         ; 189                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 49 / 29080 ( < 1 % )  ; 0 / 29080 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 0 / 29080 ( 0 % )     ; 0 / 29080 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 0                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 31 / 2908 ( 1 % )     ; 0 / 2908 ( 0 % )               ;
;     -- Logic LABs                                           ; 31                    ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 41                    ; 0                              ;
;     -- 7 input functions                                    ; 0                     ; 0                              ;
;     -- 6 input functions                                    ; 2                     ; 0                              ;
;     -- 5 input functions                                    ; 4                     ; 0                              ;
;     -- 4 input functions                                    ; 1                     ; 0                              ;
;     -- <=3 input functions                                  ; 34                    ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 287                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 398 / 58160 ( < 1 % ) ; 0 / 58160 ( 0 % )              ;
;         -- Secondary logic registers                        ; 5 / 58160 ( < 1 % )   ; 0 / 58160 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 398                   ; 0                              ;
;         -- Routing optimization registers                   ; 5                     ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 35                    ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 0                     ; 0                              ;
; Total block memory implementation bits                      ; 0                     ; 0                              ;
; DSP block                                                   ; 16 / 150 ( 10 % )     ; 0 / 150 ( 0 % )                ;
; Clock enable block                                          ; 1 / 116 ( < 1 % )     ; 0 / 116 ( 0 % )                ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 0                     ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 2239                  ; 0                              ;
;     -- Registered Connections                               ; 661                   ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 18                    ; 0                              ;
;     -- Output Ports                                         ; 17                    ; 0                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                            ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; CLK    ; P11   ; 3B       ; 21           ; 0            ; 0            ; 405                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DI[0]  ; R11   ; 3B       ; 12           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DI[10] ; T12   ; 3B       ; 15           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DI[11] ; AB12  ; 3B       ; 14           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DI[12] ; AC9   ; 3B       ; 14           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DI[13] ; AC10  ; 3B       ; 12           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DI[14] ; Y10   ; 3B       ; 15           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DI[15] ; T13   ; 3B       ; 15           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DI[1]  ; AB10  ; 3B       ; 12           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DI[2]  ; AB11  ; 3B       ; 14           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DI[3]  ; AC8   ; 3B       ; 14           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DI[4]  ; W10   ; 3B       ; 15           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DI[5]  ; V10   ; 3B       ; 17           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DI[6]  ; T11   ; 3B       ; 12           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DI[7]  ; Y11   ; 3B       ; 10           ; 0            ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DI[8]  ; AE8   ; 3B       ; 17           ; 0            ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DI[9]  ; V9    ; 3B       ; 17           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; START  ; Y14   ; 4A       ; 32           ; 0            ; 40           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; DO[0]  ; W12   ; 4A       ; 36           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DO[10] ; U11   ; 3B       ; 19           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DO[11] ; AE11  ; 4A       ; 32           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DO[12] ; T9    ; 3B       ; 10           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DO[13] ; AF6   ; 3B       ; 21           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DO[14] ; P12   ; 3B       ; 21           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DO[15] ; W13   ; 4A       ; 34           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DO[1]  ; AD10  ; 4A       ; 36           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DO[2]  ; AD11  ; 4A       ; 32           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DO[3]  ; Y13   ; 4A       ; 36           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DO[4]  ; AE10  ; 4A       ; 36           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DO[5]  ; AD13  ; 4A       ; 34           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DO[6]  ; AD12  ; 4A       ; 34           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DO[7]  ; AE6   ; 3B       ; 21           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DO[8]  ; U10   ; 3B       ; 19           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DO[9]  ; V13   ; 4A       ; 34           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; RDY    ; AA14  ; 4A       ; 32           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B1L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; 3A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 23 / 32 ( 72 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 12 / 80 ( 15 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 80 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                  ;
+----------+------------+----------+---------------------------------+--------+--------------+-----------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage   ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+-----------+--------------+-----------------+----------+--------------+
; A2       ; 396        ; 9A       ; ^MSEL2                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A3       ;            ;          ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A4       ;            ;          ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A5       ; 344        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 392        ; 9A       ; ^CONF_DONE                      ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A7       ; 348        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 308        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 310        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A10      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; A11      ; 322        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A12      ; 332        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 330        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 300        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A15      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; A16      ; 294        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A17      ; 292        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 290        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 288        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A20      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; A21      ; 274        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A22      ; 270        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A23      ; 268        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 269        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A25      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA1      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA3      ; 14         ; B0L      ; GXB_NC                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AA4      ; 15         ; B0L      ; GXB_NC                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AA5      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA6      ; 45         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA7      ; 47         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA8      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AA9      ;            ; --       ; VCCPGM                          ; power  ;              ; 3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AA11     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AA12     ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AA13     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AA14     ; 87         ; 4A       ; RDY                             ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; AA15     ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA16     ; 113        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AA18     ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA19     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AA20     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AA21     ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA22     ; 170        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AA23     ; 172        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AA24     ; 187        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AA25     ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA26     ; 201        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AB1      ; 21         ; B0L      ; GND                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AB2      ; 20         ; B0L      ; GND                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AB3      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB4      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB5      ; 33         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AB6      ; 43         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB7      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AB8      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB9      ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AB10     ; 61         ; 3B       ; DI[1]                           ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; AB11     ; 63         ; 3B       ; DI[2]                           ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; AB12     ; 65         ; 3B       ; DI[11]                          ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; AB13     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AB14     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AB15     ; 105        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB16     ; 111        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB17     ; 129        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB19     ; 160        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB20     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AB21     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AB22     ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB23     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AB24     ; 176        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AB25     ; 189        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 199        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AC2      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AC3      ; 18         ; B0L      ; GXB_NC                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AC4      ; 19         ; B0L      ; GXB_NC                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AC5      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AC6      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AC7      ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; AC8      ; 62         ; 3B       ; DI[3]                           ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; AC9      ; 64         ; 3B       ; DI[12]                          ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; AC10     ; 59         ; 3B       ; DI[13]                          ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; AC11     ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AC12     ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; AC13     ; 102        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AC14     ; 104        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AC15     ; 103        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AC16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AC17     ; 127        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AC18     ; 120        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AC19     ; 158        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AC20     ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AC22     ; 166        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AC23     ; 168        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AC24     ; 174        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AC25     ; 193        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AC26     ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AD1      ; 25         ; B0L      ; GND                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AD2      ; 24         ; B0L      ; GND                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AD3      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AD4      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AD5      ; 35         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AD6      ; 51         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AD7      ; 53         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AD8      ; 73         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AD9      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AD10     ; 96         ; 4A       ; DO[1]                           ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; AD11     ; 88         ; 4A       ; DO[2]                           ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; AD12     ; 91         ; 4A       ; DO[6]                           ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; AD13     ; 93         ; 4A       ; DO[5]                           ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; AD14     ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AD15     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; AD16     ; 119        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AD17     ; 121        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AD18     ; 118        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AD19     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AD20     ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AD22     ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AD23     ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AD24     ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AD25     ; 191        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AD26     ; 157        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE1      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AE2      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AE3      ; 22         ; B0L      ; GXB_NC                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AE4      ; 23         ; B0L      ; GXB_NC                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AE5      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AE6      ; 85         ; 3B       ; DO[7]                           ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; AE7      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AE8      ; 71         ; 3B       ; DI[8]                           ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; AE9      ; 77         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE10     ; 94         ; 4A       ; DO[4]                           ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; AE11     ; 86         ; 4A       ; DO[11]                          ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; AE12     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AE13     ; 109        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 112        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE15     ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE16     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE17     ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AE18     ; 117        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 125        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE20     ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE21     ; 131        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE22     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AE23     ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE25     ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE26     ; 155        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF2      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AF3      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AF4      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AF5      ; 37         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AF6      ; 83         ; 3B       ; DO[13]                          ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; AF7      ; 80         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF8      ; 78         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 75         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF10     ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AF11     ; 101        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF12     ; 99         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF13     ; 107        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 110        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF15     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AF16     ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF17     ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF18     ; 115        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 123        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF20     ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AF21     ; 128        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF22     ; 126        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF23     ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF25     ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B1       ;            ;          ; RREF                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B5       ; 394        ; 9A       ; ^nSTATUS                        ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B6       ; 346        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 350        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B9       ; 314        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B10      ; 320        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 334        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 328        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B13      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; B14      ; 302        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B15      ; 304        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B16      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; B17      ; 298        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B18      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B19      ; 282        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B20      ; 278        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 276        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 272        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B23      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; B24      ; 267        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B25      ; 247        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; B26      ; 249        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; C7       ; 358        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; C9       ; 312        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 318        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C12      ; 338        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 336        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 307        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 306        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; C17      ; 296        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 286        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 284        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 280        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C22      ; 266        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 264        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C24      ;            ;          ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C25      ; 253        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; C26      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; D3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D5       ; 395        ; 9A       ; ^nCE                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; D6       ; 352        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 356        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D8       ; 372        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D9       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D10      ; 316        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 340        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 342        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 341        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D15      ; 309        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 317        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 293        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D18      ; 291        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D20      ; 277        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 275        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 255        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; D23      ; 262        ; 7A       ; ^GND                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; D24      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D25      ; 251        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; D26      ; 227        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; E1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; E6       ; 354        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; E8       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V      ; --           ;                 ; --       ; --           ;
; E9       ; 374        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 324        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E11      ; 326        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; E13      ; 339        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E14      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; E15      ; 325        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 315        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; E18      ; 299        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 285        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E20      ; 283        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E21      ; 259        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; E22      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; E23      ; 257        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; E24      ; 231        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; E25      ; 233        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; E26      ; 229        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; F1       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F5       ; 398        ; 9A       ; ^nCONFIG                        ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F6       ; 360        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F7       ; 366        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; F12      ; 333        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F13      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; F14      ;            ;          ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; F16      ; 323        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; F18      ; 301        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F19      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F21      ; 260        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; F22      ; 261        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; F23      ; 243        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; F24      ; 235        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; F25      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; F26      ; 219        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G6       ; 362        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G7       ; 364        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; G9       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; G10      ; 357        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 329        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 331        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G13      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G14      ; 313        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G15      ; 311        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 279        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 281        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; G19      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; G20      ; 258        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; G21      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; G22      ; 245        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; G23      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G24      ; 237        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; G25      ; 223        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 221        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H5       ; 400        ; 9A       ; ^GND                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; H6       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H7       ; 368        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 347        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 349        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 355        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; H12      ; 327        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 297        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 295        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 263        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H17      ; 273        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 271        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 250        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; H20      ; 252        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; H21      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; H22      ; 242        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; H23      ; 239        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; H24      ; 241        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 225        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J5       ; 399        ; 9A       ; ^MSEL4                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; J6       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; J7       ; 370        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 365        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J9       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J10      ; 369        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J11      ; 289        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J12      ; 287        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J14      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J16      ; 265        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J18      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J20      ; 254        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; J21      ; 256        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; J22      ;            ; 6A       ; VCCPD6A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; J23      ; 244        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; J24      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; J25      ; 215        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 217        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; K1       ; 2          ; B1L      ; GXB_NC                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; K2       ; 3          ; B1L      ; GXB_NC                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K5       ; 397        ; 9A       ; ^MSEL3                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; K6       ; 373        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; K7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; K8       ; 363        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; K9       ; 361        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; K10      ; 367        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; K11      ; 305        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K15      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K17      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K20      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K21      ; 248        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; K22      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K23      ; 236        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; K24      ; 234        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; K25      ; 230        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; K26      ; 232        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; L1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; L4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; L6       ; 393        ; 9A       ; ^MSEL1                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; L7       ; 371        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 359        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; L9       ; 353        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; L10      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L11      ; 337        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; L12      ; 303        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; L13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L16      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L18      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L21      ;            ; 6A       ; VCCPD6A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; L22      ; 246        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; L23      ; 238        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 240        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; L25      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L26      ;            ; 6A       ; VREFB6AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; M1       ; 5          ; B1L      ; GND                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; M2       ; 4          ; B1L      ; GND                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; M3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M6       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; M7       ; 391        ; 9A       ; ^MSEL0                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; M8       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M9       ; 351        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; M10      ; 345        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; M11      ; 335        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; M12      ; 321        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M17      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M19      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M20      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M21      ; 216        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 224        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M23      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; M24      ; 220        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M25      ; 226        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 228        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N7       ; 1          ; B1L      ; GND                             ;        ;              ;           ; Row I/O      ;                 ; --       ; --           ;
; N8       ; 36         ; 3A       ; ^DCLK                           ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; N9       ; 343        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; N10      ; 76         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N12      ; 319        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; N13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N20      ; 214        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N21      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N22      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; N23      ; 222        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 218        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 210        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; P1       ; 6          ; B1L      ; GXB_NC                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; P2       ; 7          ; B1L      ; GXB_NC                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; P3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P6       ; 0          ; B1L      ; GND                             ;        ;              ;           ; Row I/O      ;                 ; --       ; --           ;
; P7       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P8       ; 52         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; P9       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P10      ; 74         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; P11      ; 84         ; 3B       ; CLK                             ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; P12      ; 82         ; 3B       ; DO[14]                          ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; P13      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P20      ; 200        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; P21      ; 206        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; P22      ; 208        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; P23      ; 192        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; P24      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P25      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; P26      ; 212        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; R4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; R6       ; 30         ; 3A       ; #TMS                            ; input  ;              ;           ; --           ;                 ; --       ; --           ;
; R7       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R8       ; 50         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; R9       ; 48         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 46         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 60         ; 3B       ; DI[0]                           ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; R12      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; R16      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; R18      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; R20      ; 198        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R21      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; R22      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; R23      ; 190        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R24      ; 194        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R25      ; 196        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R26      ; 204        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T1       ; 9          ; B1L      ; GND                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; T2       ; 8          ; B1L      ; GND                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; T3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T4       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T6       ; 34         ; 3A       ; #TDI                            ; input  ;              ;           ; --           ;                 ; --       ; --           ;
; T7       ; 38         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 40         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 56         ; 3B       ; DO[12]                          ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; T10      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T11      ; 58         ; 3B       ; DI[6]                           ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; T12      ; 66         ; 3B       ; DI[10]                          ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; T13      ; 68         ; 3B       ; DI[15]                          ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; T14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; T17      ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; T18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; T19      ; 179        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T20      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T21      ; 182        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T22      ; 184        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T23      ; 186        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 188        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T25      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; T26      ; 202        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; U6       ; 31         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; U7       ; 39         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; U9       ; 54         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U10      ; 81         ; 3B       ; DO[8]                           ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; U11      ; 79         ; 3B       ; DO[10]                          ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; U12      ; 100        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U13      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U14      ; 108        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U15      ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 130        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; U19      ; 167        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; U20      ; 181        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; U22      ; 177        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; U23      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U24      ; 195        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; U25      ; 211        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 213        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; V1       ; 13         ; B1L      ; GND                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; V2       ; 12         ; B1L      ; GND                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; V3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V6       ; 26         ; B0L      ; GND                             ;        ;              ;           ; Row I/O      ;                 ; --       ; --           ;
; V7       ; 28         ; 3A       ; #TDO                            ; output ;              ;           ; --           ;                 ; --       ; --           ;
; V8       ; 41         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V9       ; 70         ; 3B       ; DI[9]                           ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; V10      ; 72         ; 3B       ; DI[5]                           ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; V11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; V12      ; 98         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V13      ; 92         ; 4A       ; DO[9]                           ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; V14      ; 106        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 124        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V16      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V17      ; 154        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V18      ; 156        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 164        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 169        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; V22      ; 175        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; V23      ; 183        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; V24      ; 185        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; V25      ; 197        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W3       ; 10         ; B1L      ; GXB_NC                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; W4       ; 11         ; B1L      ; GXB_NC                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; W5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W6       ; 27         ; B0L      ; GND                             ;        ;              ;           ; Row I/O      ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W8       ; 42         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; W9       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W10      ; 69         ; 3B       ; DI[4]                           ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; W11      ; 57         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; W12      ; 97         ; 4A       ; DO[0]                           ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; W13      ; 90         ; 4A       ; DO[15]                          ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; W14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W15      ; 122        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; W16      ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; W17      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; W18      ; 162        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; W19      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W20      ; 171        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; W21      ; 173        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; W22      ;            ; --       ; VCCPGM                          ; power  ;              ; 3.0V/3.3V ; --           ;                 ; --       ; --           ;
; W23      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; W24      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W25      ; 207        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; W26      ; 209        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; Y1       ; 17         ; B0L      ; GND                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; Y2       ; 16         ; B0L      ; GND                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; Y3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y5       ; 32         ; 3A       ; #TCK                            ; input  ;              ;           ; --           ;                 ; --       ; --           ;
; Y6       ; 29         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; Y7       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; Y8       ; 49         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y9       ; 44         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 67         ; 3B       ; DI[14]                          ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; Y11      ; 55         ; 3B       ; DI[7]                           ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; Y12      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y13      ; 95         ; 4A       ; DO[3]                           ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; Y14      ; 89         ; 4A       ; START                           ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; Y15      ; 116        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 114        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y17      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; Y18      ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 159        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y20      ; 161        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y21      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; Y22      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y23      ; 178        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; Y24      ; 180        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; Y25      ; 203        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; Y26      ; 205        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+-----------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; RDY      ; Missing drive strength and slew rate ;
; DO[0]    ; Missing drive strength and slew rate ;
; DO[1]    ; Missing drive strength and slew rate ;
; DO[2]    ; Missing drive strength and slew rate ;
; DO[3]    ; Missing drive strength and slew rate ;
; DO[4]    ; Missing drive strength and slew rate ;
; DO[5]    ; Missing drive strength and slew rate ;
; DO[6]    ; Missing drive strength and slew rate ;
; DO[7]    ; Missing drive strength and slew rate ;
; DO[8]    ; Missing drive strength and slew rate ;
; DO[9]    ; Missing drive strength and slew rate ;
; DO[10]   ; Missing drive strength and slew rate ;
; DO[11]   ; Missing drive strength and slew rate ;
; DO[12]   ; Missing drive strength and slew rate ;
; DO[13]   ; Missing drive strength and slew rate ;
; DO[14]   ; Missing drive strength and slew rate ;
; DO[15]   ; Missing drive strength and slew rate ;
; RDY      ; Missing location assignment          ;
; DO[0]    ; Missing location assignment          ;
; DO[1]    ; Missing location assignment          ;
; DO[2]    ; Missing location assignment          ;
; DO[3]    ; Missing location assignment          ;
; DO[4]    ; Missing location assignment          ;
; DO[5]    ; Missing location assignment          ;
; DO[6]    ; Missing location assignment          ;
; DO[7]    ; Missing location assignment          ;
; DO[8]    ; Missing location assignment          ;
; DO[9]    ; Missing location assignment          ;
; DO[10]   ; Missing location assignment          ;
; DO[11]   ; Missing location assignment          ;
; DO[12]   ; Missing location assignment          ;
; DO[13]   ; Missing location assignment          ;
; DO[14]   ; Missing location assignment          ;
; DO[15]   ; Missing location assignment          ;
; START    ; Missing location assignment          ;
; CLK      ; Missing location assignment          ;
; DI[0]    ; Missing location assignment          ;
; DI[1]    ; Missing location assignment          ;
; DI[2]    ; Missing location assignment          ;
; DI[3]    ; Missing location assignment          ;
; DI[4]    ; Missing location assignment          ;
; DI[5]    ; Missing location assignment          ;
; DI[6]    ; Missing location assignment          ;
; DI[7]    ; Missing location assignment          ;
; DI[8]    ; Missing location assignment          ;
; DI[9]    ; Missing location assignment          ;
; DI[10]   ; Missing location assignment          ;
; DI[11]   ; Missing location assignment          ;
; DI[12]   ; Missing location assignment          ;
; DI[13]   ; Missing location assignment          ;
; DI[14]   ; Missing location assignment          ;
; DI[15]   ; Missing location assignment          ;
+----------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                  ;
+----------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------+-------------+--------------+
; Compilation Hierarchy Node ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name ; Entity Name ; Library Name ;
+----------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------+-------------+--------------+
; |LOG2_CW                   ; 161.5 (161.5)        ; 210.0 (210.0)                    ; 48.5 (48.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (41)             ; 403 (403)                 ; 0 (0)         ; 0                 ; 0     ; 16         ; 35   ; 0            ; |LOG2_CW            ; LOG2_CW     ; work         ;
+----------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------+-------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                   ;
+--------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name   ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+--------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; RDY    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DO[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DO[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DO[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DO[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DO[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DO[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DO[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DO[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DO[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DO[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DO[10] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DO[11] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DO[12] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DO[13] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DO[14] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DO[15] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; START  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLK    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DI[0]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DI[1]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DI[2]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DI[3]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DI[4]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DI[5]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DI[6]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DI[7]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DI[8]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DI[9]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DI[10] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DI[11] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DI[12] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DI[13] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DI[14] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DI[15] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+--------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+------------------------------------------------------+
; Pad To Core Delay Chain Fanout                       ;
+------------------------+-------------------+---------+
; Source Pin / Fanout    ; Pad To Core Index ; Setting ;
+------------------------+-------------------+---------+
; START                  ;                   ;         ;
;      - RDY~1           ; 1                 ; 0       ;
;      - IO_R_FSM~0      ; 1                 ; 0       ;
;      - ctn[4]~1        ; 1                 ; 0       ;
;      - ctn[0]~2        ; 1                 ; 0       ;
;      - ctn[3]~3        ; 1                 ; 0       ;
;      - ctn[2]~4        ; 1                 ; 0       ;
;      - ctn[1]~5        ; 1                 ; 0       ;
;      - startd~feeder   ; 1                 ; 0       ;
; CLK                    ;                   ;         ;
; DI[0]                  ;                   ;         ;
;      - xn[0]~SCLR_LUT  ; 1                 ; 0       ;
; DI[1]                  ;                   ;         ;
;      - xn[1]~SCLR_LUT  ; 1                 ; 0       ;
; DI[2]                  ;                   ;         ;
;      - xn[2]~SCLR_LUT  ; 1                 ; 0       ;
; DI[3]                  ;                   ;         ;
;      - xn[3]~SCLR_LUT  ; 1                 ; 0       ;
; DI[4]                  ;                   ;         ;
;      - xn[4]~SCLR_LUT  ; 1                 ; 0       ;
; DI[5]                  ;                   ;         ;
;      - xn[5]~SCLR_LUT  ; 1                 ; 0       ;
; DI[6]                  ;                   ;         ;
;      - xn[6]~SCLR_LUT  ; 1                 ; 0       ;
; DI[7]                  ;                   ;         ;
;      - xn[7]~SCLR_LUT  ; 1                 ; 0       ;
; DI[8]                  ;                   ;         ;
;      - xn[8]~SCLR_LUT  ; 1                 ; 0       ;
; DI[9]                  ;                   ;         ;
;      - xn[9]~SCLR_LUT  ; 1                 ; 0       ;
; DI[10]                 ;                   ;         ;
;      - xn[10]~SCLR_LUT ; 0                 ; 0       ;
; DI[11]                 ;                   ;         ;
;      - xn[11]~SCLR_LUT ; 1                 ; 0       ;
; DI[12]                 ;                   ;         ;
;      - xn[12]~SCLR_LUT ; 0                 ; 0       ;
; DI[13]                 ;                   ;         ;
;      - xn[13]~SCLR_LUT ; 1                 ; 0       ;
; DI[14]                 ;                   ;         ;
;      - xn[14]~SCLR_LUT ; 1                 ; 0       ;
; DI[15]                 ;                   ;         ;
;      - xn[15]~SCLR_LUT ; 0                 ; 0       ;
+------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                        ;
+------------+--------------------+---------+-------------+--------+----------------------+------------------+---------------------------+
; Name       ; Location           ; Fan-Out ; Usage       ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------+--------------------+---------+-------------+--------+----------------------+------------------+---------------------------+
; CLK        ; PIN_P11            ; 405     ; Clock       ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; IO_R_FSM~0 ; MLABCELL_X32_Y2_N0 ; 32      ; Sync. clear ; no     ; --                   ; --               ; --                        ;
; ti[10][31] ; DSP_X24_Y1_N0      ; 17      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; ti[11][31] ; DSP_X34_Y1_N0      ; 17      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; ti[12][31] ; DSP_X34_Y3_N0      ; 17      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; ti[13][31] ; DSP_X34_Y5_N0      ; 18      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; ti[14][31] ; DSP_X34_Y7_N0      ; 17      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; ti[15][31] ; DSP_X34_Y9_N0      ; 17      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; ti[1][31]  ; DSP_X16_Y1_N0      ; 17      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; ti[2][31]  ; DSP_X16_Y3_N0      ; 18      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; ti[3][31]  ; DSP_X16_Y5_N0      ; 17      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; ti[4][31]  ; DSP_X16_Y7_N0      ; 19      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; ti[5][31]  ; DSP_X16_Y9_N0      ; 17      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; ti[6][31]  ; DSP_X24_Y9_N0      ; 18      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; ti[7][31]  ; DSP_X24_Y7_N0      ; 17      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; ti[8][31]  ; DSP_X24_Y5_N0      ; 17      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; ti[9][31]  ; DSP_X24_Y3_N0      ; 17      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
+------------+--------------------+---------+-------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; CLK  ; PIN_P11  ; 405     ; Global Clock         ; GCLK6            ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------+
; Fitter DSP Block Usage Summary                ;
+---------------------------------+-------------+
; Statistic                       ; Number Used ;
+---------------------------------+-------------+
; Two Independent 18x18           ; 16          ;
; Total number of DSP blocks      ; 16          ;
;                                 ;             ;
; Fixed Point Unsigned Multiplier ; 16          ;
+---------------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                    ;
+----------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name     ; Mode                  ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+----------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Mult15~8 ; Two Independent 18x18 ; DSP_X34_Y11_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult14~8 ; Two Independent 18x18 ; DSP_X34_Y9_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult13~8 ; Two Independent 18x18 ; DSP_X34_Y7_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult12~8 ; Two Independent 18x18 ; DSP_X34_Y5_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult11~8 ; Two Independent 18x18 ; DSP_X34_Y3_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult10~8 ; Two Independent 18x18 ; DSP_X34_Y1_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult9~8  ; Two Independent 18x18 ; DSP_X24_Y1_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult8~8  ; Two Independent 18x18 ; DSP_X24_Y3_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult7~8  ; Two Independent 18x18 ; DSP_X24_Y5_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult6~8  ; Two Independent 18x18 ; DSP_X24_Y7_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult5~8  ; Two Independent 18x18 ; DSP_X24_Y9_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult4~8  ; Two Independent 18x18 ; DSP_X16_Y9_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult3~8  ; Two Independent 18x18 ; DSP_X16_Y7_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult2~8  ; Two Independent 18x18 ; DSP_X16_Y5_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult1~8  ; Two Independent 18x18 ; DSP_X16_Y3_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult0~8  ; Two Independent 18x18 ; DSP_X16_Y1_N0  ; Unsigned            ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+----------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+--------------------------------------------------------+
; Routing Usage Summary                                  ;
+------------------------------+-------------------------+
; Routing Resource Type        ; Usage                   ;
+------------------------------+-------------------------+
; Block interconnects          ; 683 / 217,884 ( < 1 % ) ;
; C12 interconnects            ; 0 / 10,080 ( 0 % )      ;
; C2 interconnects             ; 370 / 87,208 ( < 1 % )  ;
; C4 interconnects             ; 171 / 41,360 ( < 1 % )  ;
; DQS bus muxes                ; 0 / 21 ( 0 % )          ;
; DQS-18 I/O buses             ; 0 / 21 ( 0 % )          ;
; DQS-9 I/O buses              ; 0 / 21 ( 0 % )          ;
; Direct links                 ; 18 / 217,884 ( < 1 % )  ;
; Global clocks                ; 1 / 16 ( 6 % )          ;
; Horizontal periphery clocks  ; 0 / 12 ( 0 % )          ;
; Local interconnects          ; 102 / 58,160 ( < 1 % )  ;
; Quadrant clocks              ; 0 / 88 ( 0 % )          ;
; R14 interconnects            ; 8 / 9,228 ( < 1 % )     ;
; R14/C12 interconnect drivers ; 8 / 15,096 ( < 1 % )    ;
; R3 interconnects             ; 401 / 94,896 ( < 1 % )  ;
; R6 interconnects             ; 340 / 194,640 ( < 1 % ) ;
; Spine clocks                 ; 4 / 180 ( 2 % )         ;
; Wire stub REs                ; 0 / 11,606 ( 0 % )      ;
+------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 35        ; 0            ; 0            ; 35        ; 35        ; 0            ; 17           ; 0            ; 0            ; 0            ; 0            ; 17           ; 0            ; 0            ; 0            ; 0            ; 17           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 35           ; 35           ; 35           ; 35           ; 35           ; 0         ; 35           ; 35           ; 0         ; 0         ; 35           ; 18           ; 35           ; 35           ; 35           ; 35           ; 18           ; 35           ; 35           ; 35           ; 35           ; 18           ; 35           ; 35           ; 35           ; 35           ; 35           ; 35           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; RDY                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DO[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DO[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DO[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DO[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DO[4]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DO[5]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DO[6]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DO[7]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DO[8]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DO[9]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DO[10]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DO[11]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DO[12]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DO[13]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DO[14]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DO[15]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; START              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLK                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DI[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DI[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DI[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DI[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DI[4]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DI[5]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DI[6]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DI[7]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DI[8]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DI[9]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DI[10]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DI[11]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DI[12]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DI[13]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DI[14]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DI[15]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Active Serial x4            ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; CLK             ; CLK                  ; 15.2              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details              ;
+-----------------+----------------------+-------------------+
; Source Register ; Destination Register ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; ctn[4]          ; ctn[1]               ; 0.342             ;
; ctn[1]          ; ctn[2]               ; 0.338             ;
; ctn[0]          ; ctn[4]               ; 0.334             ;
; ctn[3]          ; ctn[4]               ; 0.315             ;
; startd          ; ctn[4]               ; 0.291             ;
; ctn[2]          ; ctn[4]               ; 0.268             ;
; ai[10][9]       ; ai[11][9]            ; 0.102             ;
; ai[12][9]       ; ai[13][9]            ; 0.102             ;
; ai[13][9]       ; ai[14][9]            ; 0.102             ;
; ai[16][5]       ; DO[5]~reg0           ; 0.102             ;
; ai[15][4]       ; ai[16][4]            ; 0.102             ;
; ai[15][1]       ; ai[16][1]            ; 0.102             ;
; ai[5][12]       ; ai[6][12]            ; 0.099             ;
; ai[11][12]      ; ai[12][12]           ; 0.099             ;
; ai[13][12]      ; ai[14][12]           ; 0.099             ;
; ai[5][11]       ; ai[6][11]            ; 0.099             ;
; ai[6][10]       ; ai[7][10]            ; 0.099             ;
; ai[9][10]       ; ai[10][10]           ; 0.099             ;
; ai[11][9]       ; ai[12][9]            ; 0.091             ;
; ai[14][9]       ; ai[15][9]            ; 0.091             ;
; ai[15][9]       ; ai[16][9]            ; 0.091             ;
; ai[16][9]       ; DO[9]~reg0           ; 0.091             ;
; ai[13][5]       ; ai[14][5]            ; 0.091             ;
; ai[14][5]       ; ai[15][5]            ; 0.091             ;
; ai[15][5]       ; ai[16][5]            ; 0.091             ;
; ai[16][4]       ; DO[4]~reg0           ; 0.091             ;
; ai[16][1]       ; DO[1]~reg0           ; 0.091             ;
; ai[9][11]       ; ai[10][11]           ; 0.088             ;
; ai[10][11]      ; ai[11][11]           ; 0.088             ;
; ai[13][11]      ; ai[14][11]           ; 0.088             ;
; ai[14][11]      ; ai[15][11]           ; 0.088             ;
; ai[15][2]       ; ai[16][2]            ; 0.088             ;
; ai[2][15]       ; ai[3][15]            ; 0.088             ;
; ai[4][15]       ; ai[5][15]            ; 0.088             ;
; ai[5][15]       ; ai[6][15]            ; 0.088             ;
; ai[6][15]       ; ai[7][15]            ; 0.088             ;
; ai[10][15]      ; ai[11][15]           ; 0.088             ;
; ai[12][15]      ; ai[13][15]           ; 0.088             ;
; ai[14][15]      ; ai[15][15]           ; 0.088             ;
; ai[16][15]      ; DO[15]~reg0          ; 0.088             ;
; ai[12][6]       ; ai[13][6]            ; 0.088             ;
; ai[14][6]       ; ai[15][6]            ; 0.088             ;
; ai[16][6]       ; DO[6]~reg0           ; 0.088             ;
; ai[14][3]       ; ai[15][3]            ; 0.088             ;
; ai[15][3]       ; ai[16][3]            ; 0.088             ;
; ai[16][3]       ; DO[3]~reg0           ; 0.088             ;
; ai[4][12]       ; ai[5][12]            ; 0.086             ;
; ai[6][12]       ; ai[7][12]            ; 0.086             ;
; ai[10][12]      ; ai[11][12]           ; 0.086             ;
; ai[12][12]      ; ai[13][12]           ; 0.086             ;
; ai[7][10]       ; ai[8][10]            ; 0.086             ;
; ai[8][10]       ; ai[9][10]            ; 0.086             ;
; ai[7][9]        ; ai[8][9]             ; 0.086             ;
; ai[8][9]        ; ai[9][9]             ; 0.086             ;
; ai[9][8]        ; ai[10][8]            ; 0.085             ;
; ai[14][4]       ; ai[15][4]            ; 0.084             ;
; ai[3][14]       ; ai[4][14]            ; 0.084             ;
; ai[6][14]       ; ai[7][14]            ; 0.084             ;
; ai[8][14]       ; ai[9][14]            ; 0.084             ;
; ai[10][14]      ; ai[11][14]           ; 0.084             ;
; ai[12][14]      ; ai[13][14]           ; 0.084             ;
; ai[14][14]      ; ai[15][14]           ; 0.084             ;
; ai[16][14]      ; DO[14]~reg0          ; 0.084             ;
; ai[4][13]       ; ai[5][13]            ; 0.084             ;
; ai[10][13]      ; ai[11][13]           ; 0.084             ;
; ai[12][13]      ; ai[13][13]           ; 0.084             ;
; ai[14][13]      ; ai[15][13]           ; 0.084             ;
; ai[16][13]      ; DO[13]~reg0          ; 0.084             ;
; ai[15][12]      ; ai[16][12]           ; 0.084             ;
; ai[12][10]      ; ai[13][10]           ; 0.084             ;
; ai[14][10]      ; ai[15][10]           ; 0.084             ;
; ai[16][10]      ; DO[10]~reg0          ; 0.084             ;
; ai[11][8]       ; ai[12][8]            ; 0.084             ;
; ai[13][8]       ; ai[14][8]            ; 0.084             ;
; ai[15][8]       ; ai[16][8]            ; 0.084             ;
; ai[14][7]       ; ai[15][7]            ; 0.084             ;
; ai[16][7]       ; DO[7]~reg0           ; 0.084             ;
; ai[3][15]       ; ai[4][15]            ; 0.075             ;
; ai[7][15]       ; ai[8][15]            ; 0.075             ;
; ai[9][15]       ; ai[10][15]           ; 0.075             ;
; ai[11][15]      ; ai[12][15]           ; 0.075             ;
; ai[13][15]      ; ai[14][15]           ; 0.075             ;
; ai[15][15]      ; ai[16][15]           ; 0.075             ;
; ai[11][6]       ; ai[12][6]            ; 0.075             ;
; ai[13][6]       ; ai[14][6]            ; 0.075             ;
; ai[15][6]       ; ai[16][6]            ; 0.075             ;
; ai[11][5]       ; ai[12][5]            ; 0.075             ;
; ai[13][4]       ; ai[14][4]            ; 0.075             ;
; ai[7][11]       ; ai[8][11]            ; 0.073             ;
; ai[11][11]      ; ai[12][11]           ; 0.073             ;
; ai[15][11]      ; ai[16][11]           ; 0.073             ;
; ai[16][2]       ; DO[2]~reg0           ; 0.073             ;
; ai[2][14]       ; ai[3][14]            ; 0.071             ;
; ai[4][14]       ; ai[5][14]            ; 0.071             ;
; ai[7][14]       ; ai[8][14]            ; 0.071             ;
; ai[9][14]       ; ai[10][14]           ; 0.071             ;
; ai[11][14]      ; ai[12][14]           ; 0.071             ;
; ai[13][14]      ; ai[14][14]           ; 0.071             ;
; ai[15][14]      ; ai[16][14]           ; 0.071             ;
; ai[3][13]       ; ai[4][13]            ; 0.071             ;
+-----------------+----------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CGXFC5C6F27C7 for design "LOG2_CW"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 35 pins of 35 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): CLK~inputCLKENA0 with 415 fanout uses global clock CLKCTRL_G6
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:02
Info (176233): Starting register packing
Critical Warning (332012): Synopsys Design Constraints File file not found: 'LOG2_CW.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332128): Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info (332127): Assuming a default timing requirement
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    1.000          CLK
Info (176235): Finished register packing
    Extra Info (176218): Packed 33 registers into blocks of type DSP block
    Extra Info (176220): Created 16 register duplicates
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:37
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:17
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:18
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 2% of the available device resources in the region that extends from location X23_Y0 to location X33_Y11
Info (170194): Fitter routing operations ending: elapsed time is 00:00:07
Info (11888): Total time spent on timing analysis during the Fitter is 4.68 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:12
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file D:/projects/hard/vhdl/TDCS_CW/CW/output_files/LOG2_CW.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 2351 megabytes
    Info: Processing ended: Thu May 03 19:10:07 2018
    Info: Elapsed time: 00:02:31
    Info: Total CPU time (on all processors): 00:02:31


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/projects/hard/vhdl/TDCS_CW/CW/output_files/LOG2_CW.fit.smsg.


