#include "reg_def.h"

#define SET_BITS(x,n,of) (~((~(((-1) << (n)) | (x))) << (of))) & 0xFFFF

const struct reg_def all_reg[] = {
	{ "INDF",   0x0180, 0, { {"", 0}, {"", 0},  {"", 0}, {"", 0}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "INDF0",   0x0180, 0, { {"", 0}, {"", 0},  {"", 0}, {"", 0}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "INDF1",   0x0181, 0, { {"", 0}, {"", 0},  {"", 0}, {"", 0}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "INDF2",   0x0182, 0, { {"", 0}, {"", 0},  {"", 0}, {"", 0}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "HIBYTE",  0x0183, 0, { {"", 0}, {"", 0},  {"", 0}, {"", 0}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "FSR",    0x0184, 0, { {"", 0}, {"", 0},  {"", 0}, {"", 0}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "FSR0",     0x0184, 0, { {"", 0}, {"", 0},  {"", 0}, {"", 0}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "FSR1",    0x0185, 0, { {"", 0}, {"", 0},  {"", 0}, {"", 0}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "PCL",     0x0186, 1, { {"PC", 8}, {"", -1},  {"", -1}, {"", -1}, {"", -1}, {"", -1},  {"", -1}, {"", -1} } },
	{ "STATUS",    0x0187, 0, { {"", 0}, {"", 0},  {"", 0}, {"", 0}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "PFLAG",  0x0187, 1, 
		{
			{"C", 1}, {"DC", 1},  {"Z", 1}, {"", 0}, 
			{"", 0}, {"", 0},  {"", 0}, {"", 0}
		}
	},
	{ "MCR",     0x0188, 1, 
		{
			{"MINT00", 1}, {"MINT01", 1},  {"MINT10", 1}, {"MINT11", 1}, 
			{"PD", 1}, {"TO", 1},  {"", 0}, {"GIE", 1}
		}
	},
	{ "INDF3",   0x0189, 0, { {"", 0}, {"", 0},  {"", 0}, {"", 0}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "INTE",    0x018a, 1, 
		{
			{"T0IE", 1}, {"T1IE", 1},  {"INT0IE", 1}, {"INT1IE", 1}, 
			{"LVDIE", 1}, {"IICIE", 1},  {"ADIE", 1}, {"PPGTIE", 1}
		}
	},
	{ "INTF",    0x018b, 1, 
		{
			{"T0IF", 1}, {"T1IF", 1},  {"INT0IF", 1}, {"INT1IF", 1}, 
			{"LVDIF", 1}, {"IICIF", 1},  {"ADIF", 1}, {"PPGTIF", 1}
		}
	},
	{ "OSCM",    0x018c, 1, 
		{
			{"HFEN", 1}, {"LFEN", 1},  {"CLKS", 1}, {"", 0}, 
			{"STBH", 1}, {"STBL", 1},  {"", 0}, {"", 0}
		}
	},
	{ "INTE1",    0x018d, 1, 
		{
			{"T2IE", 1}, {"T3IE", 1},  {"", 0}, {"", 0}, 
			{"", 0}, {"CP1IE", 1},  {"CP2IE", 1}, {"CP3IE", 1}
		}
	},
	{ "INTF1",    0x018e, 1, 
		{
			{"T2IF", 1}, {"T3IF", 1},  {"", 0}, {"", 0}, 
			{"", 0}, {"CP1IF", 1},  {"CP2IF", 1}, {"CP3IF", 1}
		}
	},
	{ "LCDCR",    0x018f, 1, 
		{
			{"LVDF", 1}, {"", 0},  {"", 0}, {"", 0}, 
			{"VLVDS", 1}, {"", 0},  {"", 0}, {"LVDEN", 1}
		}
	},    //insert by lyl
	{ "IOP0",    0x0190, 1, 
		{
			{"P00D", 1}, {"P01D", 1},  {"P02D", 1}, {"P03D", 1}, 
			{"P04D", 1}, {"P05D", 1},  {"P06D", 1}, {"P07D", 1}
		}
	},
	{ "OEP0",    0x0191, 1, 
		{
			{"P00OE", 1}, {"P01OE", 1},  {"P02OE", 1}, {"P03OE", 1}, 
			{"P04OE", 1}, {"P05OE", 1},  {"P06OE", 1}, {"P07OE", 1}
		}
	},
	{ "PUP0",    0x0192, 1, 
		{
			{"P00PU", 1}, {"P01PU", 1},  {"P02PU", 1}, {"P03PU", 1}, 
			{"P04PU", 1}, {"P05PU", 1},  {"P06PU", 1}, {"P07PU", 1}
		}
	},
	{ "PDP0",    0x0193, 1, 
		{
			{"P00PD", 1}, {"P01PD", 1},  {"P02PD", 1}, {"P03PD", 1}, 
			{"P04PD", 1}, {"P05PD", 1},  {"P06PD", 1}, {"P07PD", 1}
		}
	},
	{ "IOP1",    0x0194, 1, 
		{
			{"P10D", 1}, {"P11D", 1},  {"P12D", 1}, {"P13D", 1}, 
			{"P14D", 1}, {"P15D", 1},  {"P16D", 1}, {"P17D", 1}
		}
	},
	{ "OEP1",    0x0195, 1, 
		{
			{"P10OE", 1}, {"P11OE", 1},  {"P12OE", 1}, {"P13OE", 1}, 
			{"P14OE", 1}, {"P15OE", 1},  {"P16OE", 1}, {"P17OE", 1}
		}
	},
	{ "PUP1",    0x0196, 1, 
		{
			{"P10PU", 1}, {"P11PU", 1},  {"P12PU", 1}, {"P13PU", 1}, 
			{"P14PU", 1}, {"P15PU", 1},  {"P16PU", 1}, {"P17PU", 1}
			}
	},  
	{ "PDP1",    0x0197, 1, 
		{
			{"P10PD", 1}, {"P11PD", 1},  {"P12PD", 1}, {"P13PD", 1}, 
			{"P14PD", 1}, {"P15PD", 1},  {"P16PD", 1}, {"P17PD", 1}
		}
	},
	{ "IOP2",    0x0198, 1, 
		{
			{"P20D", 1}, {"P21D", 1},  {"", 0}, {"", 0}, 
			{"", 0}, {"", 0},  {"", 0}, {"", 0}
		}
	},
	{ "OEP2",    0x0199, 1, 
		{
			{"P20OE", 1}, {"P21OE", 1},  {"", 0}, {"", 0}, 
			{"", 0}, {"", 0},  {"", 0}, {"", 0}
		}
	},
	{ "PUP2",    0x019a, 1, 
		{
			{"P20PU", 1}, {"P21PU", 1},  {"", 0}, {"", 0}, 
			{"", 0}, {"", 0},  {"", 0}, {"", 0}
			}
	},  
	{ "PDP2",    0x019b, 1, 
		{
			{"P20PD", 1}, {"P21PD", 1},  {"", 0}, {"", 0}, 
			{"", 0}, {"", 0},  {"", 0}, {"", 0}
			}
	},  
	{ "T0CR",    0x01a0, 1, 
		{
			{"T0PRS0", 1}, {"T0PRS1", 1},  {"T0PRS2", 1}, {"T0CKS0", 1}, 
			{"T0CKS1", 1}, {"BUZ0OE", 1},  {"PWM0OE", 1}, {"T0EN", 1}
		}
	},
	{ "T0CNT",    0x01a1, 0, 
		{
			{"", 0}, {"", 0},  {"", 0}, {"", 0}, 
			{"", 0}, {"", 0},  {"", 0}, {"", 0}
		}
	},
	{ "T0LOAD",   0x01a2, 0, { {"", 0}, {"", 0},  {"", 0}, {"", 0}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "T0DATA",   0x01a3, 0, { {"", 0}, {"", 0},  {"", 0}, {"", 0}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "T0EFR",   0x01a4, 1, { {"PWMOD0", 1}, {"PWMOD1", 1},  {"PWMOD2", 1}, {"", 0}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },	
	{ "T1CR",  0x01a5, 1, { {"T1PRS0", 1}, {"T1PRS1", 1},  {"T1PRS2", 1}, {"T1CKS0", 1}, {"T1CKS1", 1}, {"", 0},  {"", 0}, {"T1EN", 1} } },
	{ "T1CNT",    0x01a6, 1, 
		{
			{"T1CNT0", 1}, {"T1CNT1", 1},  {"T1CNT2", 1}, {"T1CNT3", 1}, 
			{"T1CNT4", 1}, {"T1CNT5", 1},  {"T1CNT6", 1}, {"T1CNT7", 1}
		}
	},
	{ "T1LOAD",    0x01a7, 1, 
		{
			{"T1LOAD0", 1}, {"T1LOAD1", 1},  {"T1LOAD2", 1}, {"T1LOAD3", 1}, 
			{"T1LOAD4", 1}, {"T1LOAD5", 1},  {"T1LOAD6", 1}, {"T1LOAD7", 1}
		}
	},
	{ "T2CR",  0x01a8, 1, { {"T2PRS0", 1}, {"T2PRS1", 1},  {"T2PRS2", 1}, {"T2CKS0", 1}, {"T2CKS1", 1}, {"", 0},  {"T2MOD", 1}, {"T2EN", 1} } },
	{ "T2CNT",    0x01a9, 1, 
		{
			{"T2CNT0", 1}, {"T2CNT1", 1},  {"T2CNT2", 1}, {"T2CNT3", 1}, 
			{"T2CNT4", 1}, {"T2CNT5", 1},  {"T2CNT6", 1}, {"T2CNT7", 1}
		}
	},
	{ "T2LOAD",    0x01aa, 1, 
		{
			{"T2LOAD0", 1}, {"T2LOAD1", 1},  {"T2LOAD2", 1}, {"T2LOAD3", 1}, 
			{"T2LOAD4", 1}, {"T2LOAD5", 1},  {"T2LOAD6", 1}, {"T2LOAD7", 1}
		}
	},
	{ "T2EFR",   0x01ac, 1, { {"T2PLS", 1}, {"T2PIS", 1},  {"", 0}, {"", 0}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "T3CR",  0x01ad, 1, { {"T3PRS0", 1}, {"T3PRS1", 1},  {"T3PRS2", 1}, {"T3CKS0", 1}, {"T3CKS1", 1}, {"", 0},  {"T3MOD", 1}, {"T3EN", 1} } },
	{ "T3CNT",    0x01ae, 1, 
		{
			{"T3CNT0", 1}, {"T3CNT1", 1},  {"T3CNT2", 1}, {"T3CNT3", 1}, 
			{"T3CNT4", 1}, {"T3CNT5", 1},  {"T3CNT6", 1}, {"T3CNT7", 1}
		}
	},
	{ "T3LOAD",    0x01af, 1, 
		{
			{"T3LOAD0", 1}, {"T3LOAD1", 1},  {"T3LOAD2", 1}, {"T3LOAD3", 1}, 
			{"T3LOAD4", 1}, {"T3LOAD5", 1},  {"T3LOAD6", 1}, {"T3LOAD7", 1}
		}
	},
	{ "IICCR",   0x01b0, 1, 
		{
			{"RACK", 1}, {"IICEN", 1},  {"MSTCMD", 1}, {"SACK", 1}, 
			{"IICMOD", 1}, {"IICBUSY", 1},  {"IICAAS", 1}, {"IICEOF", 1}
		}
	},
	{ "IICAR",   0x01b1, 1, 
		{
			{"", 0}, {"IICAD0", 1}, {"IICAD1", 1}, {"IICAD2", 1}, 
			{"IICAD3", 1}, {"IICAD4", 1},  {"IICAD5", 1}, {"IICAD6", 1}
		}
	},
	{ "IICDR",   0x01b2, 0, { {"", 0}, {"", 0},  {"", 0}, {"", 0}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "EECR",  0x01b4, 1, 
		{
			{"", 0}, {"", 0},  {"", 0}, {"", 0}, 
			{"", 0}, {"", 0},  {"EERW", 1}, {"EETRIG", 1}
		}
	},
	{ "EEMASK",   0x01b5, 0, { {"", 0}, {"", 0},  {"", 0}, {"", 0}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "EEAR",   0x01b6, 0, { {"", 0}, {"", 0},  {"", 0}, {"", 0}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "EEDR",   0x01b7, 0, { {"", 0}, {"", 0},  {"", 0}, {"", 0}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "ADCR0",   0x01b8, 1, 
		{
			{"ADEN", 1}, {"ADEOC", 1},  {"ADVRS", 1}, {"", 0}, 
			{"ADCHS0", 1}, {"ADCHS1", 1},  {"ADCHS2", 1}, {"ADCHS3", 1}
		}
	},
	{ "ADCR1", 0x01b9, 1, { {"ADSPS0", 1}, {"ADSPS1", 1},  {"", 0}, {"", 0}, {"ADCKS0", 1}, {"ADCKS1", 1},  {"", 0}, {"ADRSEL", 1} } },
	{ "ADRH", 0x01ba, 0, { {"", 0}, {"", 0},  {"", 0}, {"", 0}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "ADRL", 0x01bb, 0, { {"", 0}, {"", 0},  {"", 0}, {"", 0}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "ADIOS0", 0x01bc, 1, { {"P00ADS", 1}, {"P01ADS", 1},  {"P02ADS", 1}, {"P03ADS", 1}, {"P04ADS", 1}, {"P05ADS", 1},  {"P06ADS", 1}, {"P07ADS", 1} } },
	{ "ADIOS1", 0x01bd, 1, { {"P10ADS", 1}, {"P11ADS", 1},  {"P12ADS", 1}, {"P13ADS", 1}, {"P14ADS", 1}, {"P15ADS", 1},  {"P16ADS", 1}, {"P17ADS", 1} } },
	{ "OSADJCR", 0x01be, 1, { {"OSADJTR0", 1}, {"OSADJTR1", 1},  {"OSADJTR2", 1}, {"OSADJTR3", 1}, {"OSADJTR4", 1}, {"OSADJTR5", 1},  {"", 0}, {"OSADJEN", 1} } },
	{ "PPGCR",  0x01c0, 1, { {"PPGPRS0", 1}, {"PPGPRS1", 1},  {"PPGSTR", 1}, {"TRIGSYN", 1}, {"PSTPEN", 1}, {"PSTREN", 1},  {"POLEV", 1}, {"PPGEN", 1} } },
	{ "PPGLOAD",    0x01c1, 1, 
		{
			{"PGLOAD0", 1}, {"PGLOAD1", 1},  {"PGLOAD2", 1}, {"PGLOAD3", 1}, 
			{"PGLOAD4", 1}, {"PGLOAD5", 1},  {"PGLOAD6", 1}, {"PGLOAD7", 1}
		}
	},
	{ "PPGTDL",    0x01c2, 1, 
		{
			{"PPGTDL0", 1}, {"PPGTDL1", 1},  {"PPGTDL2", 1}, {"PPGTDL3", 1}, 
			{"PPGTDL4", 1}, {"PPGTDL5", 1},  {"PGLOAD8", 1}, {"PGLOAD9", 1}
		}
	},
	{ "PPGTDB",    0x01c3, 1, 
		{
			{"PPGTDB0", 1}, {"PPGTDB1", 1},  {"PPGTDB2", 1}, {"PPGTDB3", 1}, 
			{"PPGTDB4", 1}, {"PPGTDB5", 1},  {"PPGTEG", 1}, {"PPGTIS", 1}
		}
	},
	{ "OPACR",    0x01c4, 1, 
		{
			{"OPAPS0", 1}, {"OPAPS1", 1},  {"OPAOS0", 1}, {"OPAOS1", 1}, 
			{"", 0}, {"", 0},  {"OPAOP", 1}, {"OPAEN", 1}
		}
	},
	{ "OPACLR",    0x01c5, 1, 
		{
			{"OPADLR0", 1}, {"OPADLR1", 1},  {"OPADLR2", 1}, {"OPADLR3", 1}, 
			{"OPADLR4", 1}, {"OPADLR5", 1},  {"OPACLRS", 1}, {"OPAMOD", 1}
		}
	},
	{ "CPCR",   0x01c8, 1, { {"CP0EN", 1}, {"CP1EN", 1},  {"CP2EN", 1}, {"CP3EN", 1}, {"CP1NS", 1}, {"CP3NS0", 1},  {"CP3NS1", 1}, {"", 0} } },
	{ "CPSR",   0x01c9, 1, { {"CP0OP", 1}, {"CP1OP", 1},  {"CP2OP", 1}, {"CP3OP", 1}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "CPVR0",    0x01ca, 1, 
		{
			{"CP1VS0", 1}, {"CP1VS1", 1},  {"CP1VS2", 1}, {"CP1VS3", 1}, 
			{"CP2VS0", 1}, {"VP2VS1", 1},  {"CP2VS2", 1}, {"CP2VS3", 1}
		}
	},
	{ "CPVR1",   0x01cb, 1, { {"CP3VS0", 1}, {"CP3VS1", 1},  {"CP3VS2", 1}, {"CP3VS3", 1}, {"CP3VS4", 1}, {"", 0},  {"", 0}, {"", 0} } },
	{ "CP0CLR",    0x01cc, 1, 
		{
			{"CP0CLR0", 1}, {"CP0CLR1", 1},  {"CP0CLR2", 1}, {"CP0CLR3", 1}, 
			{"CP0CLR4", 1}, {"CP0CLR5", 1},  {"CP0CLRS", 1}, {"CP0MOD", 1}
		}
	},
	{ "CP1CLR",    0x01cd, 1, 
		{
			{"CP1CLR0", 1}, {"CP1CLR1", 1},  {"CP1CLR2", 1}, {"CP1CLR3", 1}, 
			{"CP1CLR4", 1}, {"CP1CLR5", 1},  {"CP1CLRS", 1}, {"CP1MOD", 1}
		}
	},
	{ "CP2CLR",    0x01ce, 1, 
		{
			{"CP2CLR0", 1}, {"CP2CLR1", 1},  {"CP2CLR2", 1}, {"CP2CLR3", 1}, 
			{"CP2CLR4", 1}, {"CP2CLR5", 1},  {"CP2CLRS", 1}, {"CP2MOD", 1}
		}
	},
	{ "CP3CLR",    0x01cf, 1, 
		{
			{"CP3CLR0", 1}, {"CP3CLR1", 1},  {"CP3CLR2", 1}, {"CP3CLR3", 1}, 
			{"CP3CLR4", 1}, {"CP3CLR5", 1},  {"CP3CLRS", 1}, {"CP3MOD", 1}
		}
	}
};

const int num_reg = sizeof(all_reg) / sizeof(all_reg[0]);

const int maxram = 0x1ff;
const int badram[][2] = { {0x100, 0x17f}, {0x19c, 0x19f},
			 {0x1ab, 0x1ab}, {0x1b3, 0x1b3},{0x1bf,0x1bf},{0x1c6,0x1c7},{0x1d0,0x1ff}, {-1, -1} };

const struct bit_def config1[] = {
};

const int num_config1 = sizeof(config1) / sizeof(config1[0]);
const int config1_addr = 0x8001;
/*
const struct bit_def config0[] = {
	{"_CP_ALL",              SET_BITS(0, 1, 15)},
	{"_WDT_ALWAYS_OFF",      SET_BITS(0, 2, 0)},
	{"_WDT_SLEEP_OFF",       SET_BITS(1, 2, 0)},
	{"_WDT_ALWAYS_ON",       SET_BITS(3, 2, 0)},
	{"_PTWRT_4_4",           SET_BITS(0, 1, 13) & SET_BITS(0, 2, 2)},
	{"_PTWRT_16_16",         SET_BITS(0, 1, 13) & SET_BITS(1, 2, 2)},
	{"_PTWRT_64_64",         SET_BITS(0, 1, 13) & SET_BITS(2, 2, 2)},
	{"_PTWRT_256_256",       SET_BITS(0, 1, 13) & SET_BITS(3, 2, 2)},
	{"_PTWRT_4_512",         SET_BITS(0, 2, 2)},
	{"_PTWRT_16_1024",       SET_BITS(1, 2, 2)},
	{"_PTWRT_64_2048",       SET_BITS(2, 2, 2)},
	{"_PTWRT_256_4096",      SET_BITS(3, 2, 2)},
	{"_FCPU_2T",             SET_BITS(0, 3, 4)},
	{"_FCPU_4T",             SET_BITS(1, 3, 4)},
	{"_FCPU_8T",             SET_BITS(2, 3, 4)},
	{"_FCPU_16T",            SET_BITS(3, 3, 4)},
	{"_FCPU_32T",            SET_BITS(4, 3, 4)},
	{"_FCPU_64T",            SET_BITS(5, 3, 4)},
	{"_FCPU_128T",           SET_BITS(6, 3, 4)},
	{"_FCPU_256T",           SET_BITS(7, 3, 4)},
	{"_MCLR_ON",             SET_BITS(1, 1, 7)},
	{"_MCLR_OFF",            SET_BITS(0, 1, 7)},
	{"_HRC_LRC",             SET_BITS(0, 2, 8)},
	{"_HRC_LXT",             SET_BITS(1, 2, 8)},
	{"_HXT_LRC",             SET_BITS(2, 2, 8)},
	{"_VLVR_160",            SET_BITS(0, 3, 10)},
	{"_VLVR_185",            SET_BITS(1, 3, 10)},
	{"_VLVR_205",            SET_BITS(2, 3, 10)},
	{"_VLVR_218",            SET_BITS(3, 3, 10)},
	{"_VLVR_232",            SET_BITS(4, 3, 10)},
	{"_VLVR_245",            SET_BITS(5, 3, 10)},
	{"_VLVR_305",            SET_BITS(6, 3, 10)},
	{"_VLVR_360",            SET_BITS(7, 3, 10)}
};*/

const struct bit_def config0[] = {
};
const int num_config0 = sizeof(config0) / sizeof(config0[0]);
const int config0_addr = 0x8000;
