Timing Analyzer report for gpu
Sun Aug 02 17:18:37 2020
Quartus Prime Version 19.1.0 Build 670 09/22/2019 Patches 0.02std SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk_n'
 13. Slow 1200mV 85C Model Setup: 'sdram_controller:inst_sdram|rd_ready_r'
 14. Slow 1200mV 85C Model Hold: 'sdram_controller:inst_sdram|rd_ready_r'
 15. Slow 1200mV 85C Model Hold: 'clk_n'
 16. Slow 1200mV 85C Model Recovery: 'clk_n'
 17. Slow 1200mV 85C Model Removal: 'clk_n'
 18. Slow 1200mV 85C Model Metastability Summary
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'clk_n'
 26. Slow 1200mV 0C Model Setup: 'sdram_controller:inst_sdram|rd_ready_r'
 27. Slow 1200mV 0C Model Hold: 'clk_n'
 28. Slow 1200mV 0C Model Hold: 'sdram_controller:inst_sdram|rd_ready_r'
 29. Slow 1200mV 0C Model Recovery: 'clk_n'
 30. Slow 1200mV 0C Model Removal: 'clk_n'
 31. Slow 1200mV 0C Model Metastability Summary
 32. Fast 1200mV 0C Model Setup Summary
 33. Fast 1200mV 0C Model Hold Summary
 34. Fast 1200mV 0C Model Recovery Summary
 35. Fast 1200mV 0C Model Removal Summary
 36. Fast 1200mV 0C Model Minimum Pulse Width Summary
 37. Fast 1200mV 0C Model Setup: 'clk_n'
 38. Fast 1200mV 0C Model Setup: 'sdram_controller:inst_sdram|rd_ready_r'
 39. Fast 1200mV 0C Model Hold: 'sdram_controller:inst_sdram|rd_ready_r'
 40. Fast 1200mV 0C Model Hold: 'clk_n'
 41. Fast 1200mV 0C Model Recovery: 'clk_n'
 42. Fast 1200mV 0C Model Removal: 'clk_n'
 43. Fast 1200mV 0C Model Metastability Summary
 44. Multicorner Timing Analysis Summary
 45. Board Trace Model Assignments
 46. Input Transition Times
 47. Signal Integrity Metrics (Slow 1200mv 0c Model)
 48. Signal Integrity Metrics (Slow 1200mv 85c Model)
 49. Signal Integrity Metrics (Fast 1200mv 0c Model)
 50. Setup Transfers
 51. Hold Transfers
 52. Recovery Transfers
 53. Removal Transfers
 54. Report TCCS
 55. Report RSKM
 56. Unconstrained Paths Summary
 57. Clock Status Summary
 58. Unconstrained Input Ports
 59. Unconstrained Output Ports
 60. Unconstrained Input Ports
 61. Unconstrained Output Ports
 62. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+---------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                     ;
+-----------------------+---------------------------------------------------------------------+
; Quartus Prime Version ; Version 19.1.0 Build 670 09/22/2019 Patches 0.02std SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                              ;
; Revision Name         ; gpu                                                                 ;
; Device Family         ; Cyclone IV E                                                        ;
; Device Name           ; EP4CE22F17C6                                                        ;
; Timing Models         ; Final                                                               ;
; Delay Model           ; Combined                                                            ;
; Rise/Fall Delays      ; Enabled                                                             ;
+-----------------------+---------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.31        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  15.7%      ;
;     Processor 3            ;   1.9%      ;
;     Processors 4-12        ;   1.5%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                         ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+
; Clock Name                             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                    ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+
; clk_n                                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_n }                                  ;
; sdram_controller:inst_sdram|rd_ready_r ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sdram_controller:inst_sdram|rd_ready_r } ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                     ;
+------------+-----------------+----------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                             ; Note                                           ;
+------------+-----------------+----------------------------------------+------------------------------------------------+
; 39.92 MHz  ; 39.92 MHz       ; clk_n                                  ;                                                ;
; 967.12 MHz ; 500.0 MHz       ; sdram_controller:inst_sdram|rd_ready_r ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+----------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                              ;
+----------------------------------------+---------+---------------+
; Clock                                  ; Slack   ; End Point TNS ;
+----------------------------------------+---------+---------------+
; clk_n                                  ; -12.024 ; -10733.994    ;
; sdram_controller:inst_sdram|rd_ready_r ; -0.034  ; -0.049        ;
+----------------------------------------+---------+---------------+


+----------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                             ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; sdram_controller:inst_sdram|rd_ready_r ; 0.346 ; 0.000         ;
; clk_n                                  ; 0.358 ; 0.000         ;
+----------------------------------------+-------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk_n ; -2.524 ; -1922.549             ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk_n ; 2.537 ; 0.000                 ;
+-------+-------+-----------------------+


+-----------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary               ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk_n                                  ; -3.000 ; -1087.522     ;
; sdram_controller:inst_sdram|rd_ready_r ; -1.000 ; -3.000        ;
+----------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_n'                                                                                                                              ;
+---------+-------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -12.024 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[25][21] ; clk_n        ; clk_n       ; 0.500        ; 0.104      ; 12.623     ;
; -12.024 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[25][19] ; clk_n        ; clk_n       ; 0.500        ; 0.104      ; 12.623     ;
; -12.024 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[25][20] ; clk_n        ; clk_n       ; 0.500        ; 0.104      ; 12.623     ;
; -12.024 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[25][17] ; clk_n        ; clk_n       ; 0.500        ; 0.104      ; 12.623     ;
; -12.024 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[25][22] ; clk_n        ; clk_n       ; 0.500        ; 0.104      ; 12.623     ;
; -12.024 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[25][23] ; clk_n        ; clk_n       ; 0.500        ; 0.104      ; 12.623     ;
; -12.024 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[25][0]  ; clk_n        ; clk_n       ; 0.500        ; 0.104      ; 12.623     ;
; -12.024 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[25][3]  ; clk_n        ; clk_n       ; 0.500        ; 0.104      ; 12.623     ;
; -12.024 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[25][4]  ; clk_n        ; clk_n       ; 0.500        ; 0.104      ; 12.623     ;
; -12.024 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[25][8]  ; clk_n        ; clk_n       ; 0.500        ; 0.104      ; 12.623     ;
; -12.024 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[25][9]  ; clk_n        ; clk_n       ; 0.500        ; 0.104      ; 12.623     ;
; -12.024 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[25][10] ; clk_n        ; clk_n       ; 0.500        ; 0.104      ; 12.623     ;
; -12.024 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[25][11] ; clk_n        ; clk_n       ; 0.500        ; 0.104      ; 12.623     ;
; -12.024 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[25][15] ; clk_n        ; clk_n       ; 0.500        ; 0.104      ; 12.623     ;
; -12.024 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[25][16] ; clk_n        ; clk_n       ; 0.500        ; 0.104      ; 12.623     ;
; -12.013 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[20][2]  ; clk_n        ; clk_n       ; 0.500        ; 0.103      ; 12.611     ;
; -12.013 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[20][3]  ; clk_n        ; clk_n       ; 0.500        ; 0.103      ; 12.611     ;
; -12.013 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[20][14] ; clk_n        ; clk_n       ; 0.500        ; 0.103      ; 12.611     ;
; -12.008 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[20][21] ; clk_n        ; clk_n       ; 0.500        ; 0.105      ; 12.608     ;
; -12.008 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[20][20] ; clk_n        ; clk_n       ; 0.500        ; 0.105      ; 12.608     ;
; -12.008 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[20][18] ; clk_n        ; clk_n       ; 0.500        ; 0.105      ; 12.608     ;
; -12.008 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[20][23] ; clk_n        ; clk_n       ; 0.500        ; 0.105      ; 12.608     ;
; -12.008 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[20][1]  ; clk_n        ; clk_n       ; 0.500        ; 0.105      ; 12.608     ;
; -12.008 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[20][5]  ; clk_n        ; clk_n       ; 0.500        ; 0.105      ; 12.608     ;
; -12.008 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[20][6]  ; clk_n        ; clk_n       ; 0.500        ; 0.105      ; 12.608     ;
; -12.008 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[20][7]  ; clk_n        ; clk_n       ; 0.500        ; 0.105      ; 12.608     ;
; -12.008 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[20][9]  ; clk_n        ; clk_n       ; 0.500        ; 0.105      ; 12.608     ;
; -12.008 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[20][11] ; clk_n        ; clk_n       ; 0.500        ; 0.105      ; 12.608     ;
; -12.008 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[20][12] ; clk_n        ; clk_n       ; 0.500        ; 0.105      ; 12.608     ;
; -12.008 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[20][13] ; clk_n        ; clk_n       ; 0.500        ; 0.105      ; 12.608     ;
; -12.008 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[20][15] ; clk_n        ; clk_n       ; 0.500        ; 0.105      ; 12.608     ;
; -11.986 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[15][0]  ; clk_n        ; clk_n       ; 0.500        ; 0.104      ; 12.585     ;
; -11.986 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[15][1]  ; clk_n        ; clk_n       ; 0.500        ; 0.104      ; 12.585     ;
; -11.950 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[15][2]  ; clk_n        ; clk_n       ; 0.500        ; 0.099      ; 12.544     ;
; -11.943 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[27][7]  ; clk_n        ; clk_n       ; 0.500        ; 0.100      ; 12.538     ;
; -11.943 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[27][10] ; clk_n        ; clk_n       ; 0.500        ; 0.100      ; 12.538     ;
; -11.943 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[27][14] ; clk_n        ; clk_n       ; 0.500        ; 0.100      ; 12.538     ;
; -11.942 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[1][23]  ; clk_n        ; clk_n       ; 0.500        ; 0.104      ; 12.541     ;
; -11.942 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[1][9]   ; clk_n        ; clk_n       ; 0.500        ; 0.104      ; 12.541     ;
; -11.942 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[1][10]  ; clk_n        ; clk_n       ; 0.500        ; 0.104      ; 12.541     ;
; -11.942 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[1][12]  ; clk_n        ; clk_n       ; 0.500        ; 0.104      ; 12.541     ;
; -11.942 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[1][13]  ; clk_n        ; clk_n       ; 0.500        ; 0.104      ; 12.541     ;
; -11.942 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[1][14]  ; clk_n        ; clk_n       ; 0.500        ; 0.104      ; 12.541     ;
; -11.942 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[1][15]  ; clk_n        ; clk_n       ; 0.500        ; 0.104      ; 12.541     ;
; -11.937 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[17][21] ; clk_n        ; clk_n       ; 0.500        ; 0.100      ; 12.532     ;
; -11.937 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[17][19] ; clk_n        ; clk_n       ; 0.500        ; 0.100      ; 12.532     ;
; -11.937 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[17][18] ; clk_n        ; clk_n       ; 0.500        ; 0.100      ; 12.532     ;
; -11.937 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[17][22] ; clk_n        ; clk_n       ; 0.500        ; 0.100      ; 12.532     ;
; -11.937 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[17][23] ; clk_n        ; clk_n       ; 0.500        ; 0.100      ; 12.532     ;
; -11.937 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[17][3]  ; clk_n        ; clk_n       ; 0.500        ; 0.100      ; 12.532     ;
; -11.937 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[17][4]  ; clk_n        ; clk_n       ; 0.500        ; 0.100      ; 12.532     ;
; -11.937 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[17][7]  ; clk_n        ; clk_n       ; 0.500        ; 0.100      ; 12.532     ;
; -11.937 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[17][9]  ; clk_n        ; clk_n       ; 0.500        ; 0.100      ; 12.532     ;
; -11.937 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[17][10] ; clk_n        ; clk_n       ; 0.500        ; 0.100      ; 12.532     ;
; -11.937 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[17][11] ; clk_n        ; clk_n       ; 0.500        ; 0.100      ; 12.532     ;
; -11.937 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[17][12] ; clk_n        ; clk_n       ; 0.500        ; 0.100      ; 12.532     ;
; -11.937 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[17][13] ; clk_n        ; clk_n       ; 0.500        ; 0.100      ; 12.532     ;
; -11.937 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[17][15] ; clk_n        ; clk_n       ; 0.500        ; 0.100      ; 12.532     ;
; -11.934 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[27][4]  ; clk_n        ; clk_n       ; 0.500        ; 0.092      ; 12.521     ;
; -11.934 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[27][5]  ; clk_n        ; clk_n       ; 0.500        ; 0.092      ; 12.521     ;
; -11.934 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[27][9]  ; clk_n        ; clk_n       ; 0.500        ; 0.092      ; 12.521     ;
; -11.934 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[27][12] ; clk_n        ; clk_n       ; 0.500        ; 0.092      ; 12.521     ;
; -11.934 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[27][13] ; clk_n        ; clk_n       ; 0.500        ; 0.092      ; 12.521     ;
; -11.931 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[8][2]   ; clk_n        ; clk_n       ; 0.500        ; 0.104      ; 12.530     ;
; -11.926 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[15][21] ; clk_n        ; clk_n       ; 0.500        ; 0.109      ; 12.530     ;
; -11.926 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[15][19] ; clk_n        ; clk_n       ; 0.500        ; 0.109      ; 12.530     ;
; -11.926 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[15][20] ; clk_n        ; clk_n       ; 0.500        ; 0.109      ; 12.530     ;
; -11.926 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[15][18] ; clk_n        ; clk_n       ; 0.500        ; 0.109      ; 12.530     ;
; -11.926 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[15][17] ; clk_n        ; clk_n       ; 0.500        ; 0.109      ; 12.530     ;
; -11.926 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[15][22] ; clk_n        ; clk_n       ; 0.500        ; 0.109      ; 12.530     ;
; -11.926 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[15][23] ; clk_n        ; clk_n       ; 0.500        ; 0.109      ; 12.530     ;
; -11.926 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[15][12] ; clk_n        ; clk_n       ; 0.500        ; 0.109      ; 12.530     ;
; -11.926 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[15][13] ; clk_n        ; clk_n       ; 0.500        ; 0.109      ; 12.530     ;
; -11.926 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[15][14] ; clk_n        ; clk_n       ; 0.500        ; 0.109      ; 12.530     ;
; -11.926 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[15][15] ; clk_n        ; clk_n       ; 0.500        ; 0.109      ; 12.530     ;
; -11.926 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[15][16] ; clk_n        ; clk_n       ; 0.500        ; 0.109      ; 12.530     ;
; -11.922 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[1][21]  ; clk_n        ; clk_n       ; 0.500        ; 0.094      ; 12.511     ;
; -11.922 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[1][19]  ; clk_n        ; clk_n       ; 0.500        ; 0.094      ; 12.511     ;
; -11.922 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[1][20]  ; clk_n        ; clk_n       ; 0.500        ; 0.094      ; 12.511     ;
; -11.922 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[1][18]  ; clk_n        ; clk_n       ; 0.500        ; 0.094      ; 12.511     ;
; -11.922 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[1][17]  ; clk_n        ; clk_n       ; 0.500        ; 0.094      ; 12.511     ;
; -11.922 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[1][22]  ; clk_n        ; clk_n       ; 0.500        ; 0.094      ; 12.511     ;
; -11.922 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[1][0]   ; clk_n        ; clk_n       ; 0.500        ; 0.094      ; 12.511     ;
; -11.922 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[1][3]   ; clk_n        ; clk_n       ; 0.500        ; 0.094      ; 12.511     ;
; -11.922 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[1][11]  ; clk_n        ; clk_n       ; 0.500        ; 0.094      ; 12.511     ;
; -11.921 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[27][0]  ; clk_n        ; clk_n       ; 0.500        ; 0.106      ; 12.522     ;
; -11.921 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[27][1]  ; clk_n        ; clk_n       ; 0.500        ; 0.106      ; 12.522     ;
; -11.921 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[27][2]  ; clk_n        ; clk_n       ; 0.500        ; 0.106      ; 12.522     ;
; -11.921 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[27][3]  ; clk_n        ; clk_n       ; 0.500        ; 0.106      ; 12.522     ;
; -11.921 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[27][16] ; clk_n        ; clk_n       ; 0.500        ; 0.106      ; 12.522     ;
; -11.916 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[3][0]   ; clk_n        ; clk_n       ; 0.500        ; 0.094      ; 12.505     ;
; -11.916 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[3][2]   ; clk_n        ; clk_n       ; 0.500        ; 0.094      ; 12.505     ;
; -11.916 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[3][3]   ; clk_n        ; clk_n       ; 0.500        ; 0.094      ; 12.505     ;
; -11.916 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[3][5]   ; clk_n        ; clk_n       ; 0.500        ; 0.094      ; 12.505     ;
; -11.916 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[3][11]  ; clk_n        ; clk_n       ; 0.500        ; 0.094      ; 12.505     ;
; -11.913 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[3][21]  ; clk_n        ; clk_n       ; 0.500        ; 0.103      ; 12.511     ;
; -11.913 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[3][19]  ; clk_n        ; clk_n       ; 0.500        ; 0.103      ; 12.511     ;
; -11.913 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[3][18]  ; clk_n        ; clk_n       ; 0.500        ; 0.103      ; 12.511     ;
; -11.913 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[3][7]   ; clk_n        ; clk_n       ; 0.500        ; 0.103      ; 12.511     ;
; -11.910 ; sdramAddressStart[5][0] ; layerRamCache:inst_layerCache|cacheAddressStart[25][21] ; clk_n        ; clk_n       ; 0.500        ; 0.103      ; 12.508     ;
+---------+-------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'sdram_controller:inst_sdram|rd_ready_r'                                                                                                         ;
+--------+------------------------+------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node          ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -0.034 ; sd_read_count[1]       ; sd_read_count[2] ; sdram_controller:inst_sdram|rd_ready_r ; sdram_controller:inst_sdram|rd_ready_r ; 1.000        ; -0.063     ; 0.966      ;
; -0.011 ; state.STATE_SDRAM_READ ; sd_read_count[2] ; clk_n                                  ; sdram_controller:inst_sdram|rd_ready_r ; 1.000        ; 0.668      ; 1.664      ;
; -0.008 ; state.STATE_SDRAM_READ ; sd_read_count[0] ; clk_n                                  ; sdram_controller:inst_sdram|rd_ready_r ; 1.000        ; 0.668      ; 1.661      ;
; -0.007 ; state.STATE_SDRAM_READ ; sd_read_count[1] ; clk_n                                  ; sdram_controller:inst_sdram|rd_ready_r ; 1.000        ; 0.668      ; 1.660      ;
; 0.190  ; sd_read_count[0]       ; sd_read_count[2] ; sdram_controller:inst_sdram|rd_ready_r ; sdram_controller:inst_sdram|rd_ready_r ; 1.000        ; -0.063     ; 0.742      ;
; 0.193  ; sd_read_count[0]       ; sd_read_count[1] ; sdram_controller:inst_sdram|rd_ready_r ; sdram_controller:inst_sdram|rd_ready_r ; 1.000        ; -0.063     ; 0.739      ;
; 0.273  ; sd_read_count[0]       ; sd_read_count[0] ; sdram_controller:inst_sdram|rd_ready_r ; sdram_controller:inst_sdram|rd_ready_r ; 1.000        ; -0.063     ; 0.659      ;
; 0.273  ; sd_read_count[2]       ; sd_read_count[2] ; sdram_controller:inst_sdram|rd_ready_r ; sdram_controller:inst_sdram|rd_ready_r ; 1.000        ; -0.063     ; 0.659      ;
; 0.273  ; sd_read_count[1]       ; sd_read_count[1] ; sdram_controller:inst_sdram|rd_ready_r ; sdram_controller:inst_sdram|rd_ready_r ; 1.000        ; -0.063     ; 0.659      ;
+--------+------------------------+------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'sdram_controller:inst_sdram|rd_ready_r'                                                                                                         ;
+-------+------------------------+------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node          ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.346 ; state.STATE_SDRAM_READ ; sd_read_count[0] ; clk_n                                  ; sdram_controller:inst_sdram|rd_ready_r ; 0.000        ; 0.891      ; 1.424      ;
; 0.357 ; sd_read_count[2]       ; sd_read_count[2] ; sdram_controller:inst_sdram|rd_ready_r ; sdram_controller:inst_sdram|rd_ready_r ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; sd_read_count[1]       ; sd_read_count[1] ; sdram_controller:inst_sdram|rd_ready_r ; sdram_controller:inst_sdram|rd_ready_r ; 0.000        ; 0.063      ; 0.577      ;
; 0.360 ; sd_read_count[0]       ; sd_read_count[0] ; sdram_controller:inst_sdram|rd_ready_r ; sdram_controller:inst_sdram|rd_ready_r ; 0.000        ; 0.063      ; 0.580      ;
; 0.378 ; state.STATE_SDRAM_READ ; sd_read_count[2] ; clk_n                                  ; sdram_controller:inst_sdram|rd_ready_r ; 0.000        ; 0.891      ; 1.456      ;
; 0.379 ; state.STATE_SDRAM_READ ; sd_read_count[1] ; clk_n                                  ; sdram_controller:inst_sdram|rd_ready_r ; 0.000        ; 0.891      ; 1.457      ;
; 0.409 ; sd_read_count[0]       ; sd_read_count[1] ; sdram_controller:inst_sdram|rd_ready_r ; sdram_controller:inst_sdram|rd_ready_r ; 0.000        ; 0.063      ; 0.629      ;
; 0.411 ; sd_read_count[0]       ; sd_read_count[2] ; sdram_controller:inst_sdram|rd_ready_r ; sdram_controller:inst_sdram|rd_ready_r ; 0.000        ; 0.063      ; 0.631      ;
; 0.571 ; sd_read_count[1]       ; sd_read_count[2] ; sdram_controller:inst_sdram|rd_ready_r ; sdram_controller:inst_sdram|rd_ready_r ; 0.000        ; 0.063      ; 0.791      ;
+-------+------------------------+------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_n'                                                                                                                                                                                                                                                                        ;
+-------+--------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                                                                                                                               ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; 0.358 ; sdram_controller:inst_sdram|wr_data_r[15]  ; sdram_controller:inst_sdram|wr_data_r[15]                                                                                                             ; clk_n                                  ; clk_n       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; sdram_controller:inst_sdram|wr_data_r[12]  ; sdram_controller:inst_sdram|wr_data_r[12]                                                                                                             ; clk_n                                  ; clk_n       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; sdram_controller:inst_sdram|wr_data_r[11]  ; sdram_controller:inst_sdram|wr_data_r[11]                                                                                                             ; clk_n                                  ; clk_n       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; sdram_controller:inst_sdram|wr_data_r[10]  ; sdram_controller:inst_sdram|wr_data_r[10]                                                                                                             ; clk_n                                  ; clk_n       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; sdram_controller:inst_sdram|wr_data_r[9]   ; sdram_controller:inst_sdram|wr_data_r[9]                                                                                                              ; clk_n                                  ; clk_n       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; sdram_controller:inst_sdram|wr_data_r[8]   ; sdram_controller:inst_sdram|wr_data_r[8]                                                                                                              ; clk_n                                  ; clk_n       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; sdram_controller:inst_sdram|wr_data_r[7]   ; sdram_controller:inst_sdram|wr_data_r[7]                                                                                                              ; clk_n                                  ; clk_n       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; sdram_controller:inst_sdram|wr_data_r[6]   ; sdram_controller:inst_sdram|wr_data_r[6]                                                                                                              ; clk_n                                  ; clk_n       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; sdram_controller:inst_sdram|wr_data_r[5]   ; sdram_controller:inst_sdram|wr_data_r[5]                                                                                                              ; clk_n                                  ; clk_n       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; sdram_controller:inst_sdram|wr_data_r[4]   ; sdram_controller:inst_sdram|wr_data_r[4]                                                                                                              ; clk_n                                  ; clk_n       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; sdram_controller:inst_sdram|wr_data_r[3]   ; sdram_controller:inst_sdram|wr_data_r[3]                                                                                                              ; clk_n                                  ; clk_n       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; sdram_controller:inst_sdram|wr_data_r[1]   ; sdram_controller:inst_sdram|wr_data_r[1]                                                                                                              ; clk_n                                  ; clk_n       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; sdram_controller:inst_sdram|wr_data_r[0]   ; sdram_controller:inst_sdram|wr_data_r[0]                                                                                                              ; clk_n                                  ; clk_n       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; sdram_controller:inst_sdram|command[4]     ; sdram_controller:inst_sdram|command[4]                                                                                                                ; clk_n                                  ; clk_n       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; sdram_controller:inst_sdram|wr_data_r[14]  ; sdram_controller:inst_sdram|wr_data_r[14]                                                                                                             ; clk_n                                  ; clk_n       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; sdram_controller:inst_sdram|wr_data_r[13]  ; sdram_controller:inst_sdram|wr_data_r[13]                                                                                                             ; clk_n                                  ; clk_n       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; sdram_controller:inst_sdram|wr_data_r[2]   ; sdram_controller:inst_sdram|wr_data_r[2]                                                                                                              ; clk_n                                  ; clk_n       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; sdram_controller:inst_sdram|state[0]       ; sdram_controller:inst_sdram|state[0]                                                                                                                  ; clk_n                                  ; clk_n       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; sdram_controller:inst_sdram|state[2]       ; sdram_controller:inst_sdram|state[2]                                                                                                                  ; clk_n                                  ; clk_n       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; sdram_controller:inst_sdram|state[3]       ; sdram_controller:inst_sdram|state[3]                                                                                                                  ; clk_n                                  ; clk_n       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; sdram_controller:inst_sdram|state_cnt[1]   ; sdram_controller:inst_sdram|state_cnt[1]                                                                                                              ; clk_n                                  ; clk_n       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; sdram_controller:inst_sdram|state[1]       ; sdram_controller:inst_sdram|state[1]                                                                                                                  ; clk_n                                  ; clk_n       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; sdram_controller:inst_sdram|state_cnt[3]   ; sdram_controller:inst_sdram|state_cnt[3]                                                                                                              ; clk_n                                  ; clk_n       ; 0.000        ; 0.062      ; 0.577      ;
; 0.361 ; sdram_controller:inst_sdram|state_cnt[0]   ; sdram_controller:inst_sdram|state_cnt[0]                                                                                                              ; clk_n                                  ; clk_n       ; 0.000        ; 0.062      ; 0.580      ;
; 0.379 ; sdram_controller:inst_sdram|refresh_cnt[9] ; sdram_controller:inst_sdram|refresh_cnt[9]                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.062      ; 0.598      ;
; 0.397 ; sdram_controller:inst_sdram|state_cnt[0]   ; sdram_controller:inst_sdram|state_cnt[3]                                                                                                              ; clk_n                                  ; clk_n       ; 0.000        ; 0.062      ; 0.616      ;
; 0.557 ; sdram_controller:inst_sdram|refresh_cnt[2] ; sdram_controller:inst_sdram|refresh_cnt[2]                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.062      ; 0.776      ;
; 0.558 ; sdram_controller:inst_sdram|refresh_cnt[1] ; sdram_controller:inst_sdram|refresh_cnt[1]                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.062      ; 0.777      ;
; 0.558 ; sdram_controller:inst_sdram|refresh_cnt[5] ; sdram_controller:inst_sdram|refresh_cnt[5]                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.062      ; 0.777      ;
; 0.559 ; sdram_controller:inst_sdram|refresh_cnt[3] ; sdram_controller:inst_sdram|refresh_cnt[3]                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.062      ; 0.778      ;
; 0.559 ; sdram_controller:inst_sdram|refresh_cnt[4] ; sdram_controller:inst_sdram|refresh_cnt[4]                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.062      ; 0.778      ;
; 0.561 ; sdram_controller:inst_sdram|refresh_cnt[7] ; sdram_controller:inst_sdram|refresh_cnt[7]                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.062      ; 0.780      ;
; 0.562 ; sdram_controller:inst_sdram|refresh_cnt[8] ; sdram_controller:inst_sdram|refresh_cnt[8]                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.062      ; 0.781      ;
; 0.563 ; sdram_controller:inst_sdram|refresh_cnt[6] ; sdram_controller:inst_sdram|refresh_cnt[6]                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.062      ; 0.782      ;
; 0.569 ; ctrl_nextAddressOffset[11]                 ; ctrl_nextAddressOffset[11]                                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.061      ; 0.787      ;
; 0.569 ; ctrl_nextAddressOffset[9]                  ; ctrl_nextAddressOffset[9]                                                                                                                             ; clk_n                                  ; clk_n       ; 0.000        ; 0.061      ; 0.787      ;
; 0.570 ; ctrl_nextAddressOffset[7]                  ; ctrl_nextAddressOffset[7]                                                                                                                             ; clk_n                                  ; clk_n       ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; ctrl_nextAddressOffset[1]                  ; ctrl_nextAddressOffset[1]                                                                                                                             ; clk_n                                  ; clk_n       ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; sdram_controller:inst_sdram|rd_ready_r     ; state.STATE_SDRAM_READ                                                                                                                                ; sdram_controller:inst_sdram|rd_ready_r ; clk_n       ; 0.000        ; 2.218      ; 3.174      ;
; 0.571 ; ctrl_nextAddressOffset[17]                 ; ctrl_nextAddressOffset[17]                                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; ctrl_nextAddressOffset[2]                  ; ctrl_nextAddressOffset[2]                                                                                                                             ; clk_n                                  ; clk_n       ; 0.000        ; 0.061      ; 0.789      ;
; 0.572 ; ctrl_nextAddressOffset[18]                 ; ctrl_nextAddressOffset[18]                                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.061      ; 0.790      ;
; 0.573 ; ctrl_nextAddressOffset[23]                 ; ctrl_nextAddressOffset[23]                                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; ctrl_nextAddressOffset[10]                 ; ctrl_nextAddressOffset[10]                                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.061      ; 0.791      ;
; 0.574 ; ctrl_nextAddressOffset[21]                 ; ctrl_nextAddressOffset[21]                                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.061      ; 0.792      ;
; 0.574 ; ctrl_nextAddressOffset[8]                  ; ctrl_nextAddressOffset[8]                                                                                                                             ; clk_n                                  ; clk_n       ; 0.000        ; 0.061      ; 0.792      ;
; 0.575 ; ctrl_nextAddressOffset[16]                 ; ctrl_nextAddressOffset[16]                                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.061      ; 0.793      ;
; 0.576 ; ctrl_nextAddressOffset[22]                 ; ctrl_nextAddressOffset[22]                                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.061      ; 0.794      ;
; 0.576 ; ctrl_nextAddressOffset[20]                 ; ctrl_nextAddressOffset[20]                                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.061      ; 0.794      ;
; 0.576 ; ctrl_nextAddressOffset[15]                 ; ctrl_nextAddressOffset[15]                                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.061      ; 0.794      ;
; 0.577 ; ctrl_nextAddressOffset[13]                 ; ctrl_nextAddressOffset[13]                                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.061      ; 0.795      ;
; 0.579 ; sdram_controller:inst_sdram|refresh_cnt[0] ; sdram_controller:inst_sdram|refresh_cnt[0]                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.062      ; 0.798      ;
; 0.579 ; ctrl_nextAddressOffset[12]                 ; ctrl_nextAddressOffset[12]                                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.061      ; 0.797      ;
; 0.580 ; ctrl_nextAddressOffset[5]                  ; ctrl_nextAddressOffset[5]                                                                                                                             ; clk_n                                  ; clk_n       ; 0.000        ; 0.061      ; 0.798      ;
; 0.581 ; ctrl_nextAddressOffset[19]                 ; ctrl_nextAddressOffset[19]                                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.061      ; 0.799      ;
; 0.581 ; ctrl_nextAddressOffset[3]                  ; ctrl_nextAddressOffset[3]                                                                                                                             ; clk_n                                  ; clk_n       ; 0.000        ; 0.061      ; 0.799      ;
; 0.582 ; ctrl_nextAddressOffset[6]                  ; ctrl_nextAddressOffset[6]                                                                                                                             ; clk_n                                  ; clk_n       ; 0.000        ; 0.061      ; 0.800      ;
; 0.582 ; ctrl_nextAddressOffset[4]                  ; ctrl_nextAddressOffset[4]                                                                                                                             ; clk_n                                  ; clk_n       ; 0.000        ; 0.061      ; 0.800      ;
; 0.590 ; sdram_controller:inst_sdram|state_cnt[0]   ; sdram_controller:inst_sdram|state_cnt[1]                                                                                                              ; clk_n                                  ; clk_n       ; 0.000        ; 0.062      ; 0.809      ;
; 0.593 ; ctrl_nextAddressOffset[14]                 ; ctrl_nextAddressOffset[14]                                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.061      ; 0.811      ;
; 0.594 ; ctrl_nextAddressOffset[0]                  ; ctrl_nextAddressOffset[0]                                                                                                                             ; clk_n                                  ; clk_n       ; 0.000        ; 0.061      ; 0.812      ;
; 0.623 ; sdram_controller:inst_sdram|rd_ready_r     ; state.STATE_SDRAM_READ_RESET                                                                                                                          ; sdram_controller:inst_sdram|rd_ready_r ; clk_n       ; 0.000        ; 2.218      ; 3.227      ;
; 0.626 ; sdram_controller:inst_sdram|state_cnt[2]   ; sdram_controller:inst_sdram|state_cnt[3]                                                                                                              ; clk_n                                  ; clk_n       ; 0.000        ; 0.062      ; 0.845      ;
; 0.626 ; sdram_controller:inst_sdram|state_cnt[1]   ; sdram_controller:inst_sdram|state_cnt[3]                                                                                                              ; clk_n                                  ; clk_n       ; 0.000        ; 0.062      ; 0.845      ;
; 0.642 ; sdram_controller:inst_sdram|rd_data_r[15]  ; layerRamCache:inst_layerCache|sdram_cache:inst_cacheMem|altsyncram:altsyncram_component|altsyncram_99g1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_n                                  ; clk_n       ; -0.500       ; 0.564      ; 0.913      ;
; 0.646 ; sdram_controller:inst_sdram|rd_data_r[11]  ; layerRamCache:inst_layerCache|sdram_cache:inst_cacheMem|altsyncram:altsyncram_component|altsyncram_99g1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_n                                  ; clk_n       ; -0.500       ; 0.564      ; 0.917      ;
; 0.648 ; sdram_controller:inst_sdram|rd_data_r[7]   ; layerRamCache:inst_layerCache|sdram_cache:inst_cacheMem|altsyncram:altsyncram_component|altsyncram_99g1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_n                                  ; clk_n       ; -0.500       ; 0.564      ; 0.919      ;
; 0.663 ; sdram_controller:inst_sdram|rd_data_r[2]   ; layerRamCache:inst_layerCache|sdram_cache:inst_cacheMem|altsyncram:altsyncram_component|altsyncram_99g1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_n                                  ; clk_n       ; -0.500       ; 0.564      ; 0.934      ;
; 0.668 ; sdram_controller:inst_sdram|rd_data_r[12]  ; layerRamCache:inst_layerCache|sdram_cache:inst_cacheMem|altsyncram:altsyncram_component|altsyncram_99g1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_n                                  ; clk_n       ; -0.500       ; 0.564      ; 0.939      ;
; 0.670 ; sdram_controller:inst_sdram|rd_data_r[10]  ; layerRamCache:inst_layerCache|sdram_cache:inst_cacheMem|altsyncram:altsyncram_component|altsyncram_99g1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_n                                  ; clk_n       ; -0.500       ; 0.564      ; 0.941      ;
; 0.695 ; sdram_controller:inst_sdram|rd_ready_r     ; state.STATE_IDLE                                                                                                                                      ; sdram_controller:inst_sdram|rd_ready_r ; clk_n       ; 0.000        ; 2.218      ; 3.299      ;
; 0.723 ; sdram_controller:inst_sdram|state_cnt[2]   ; sdram_controller:inst_sdram|state_cnt[1]                                                                                                              ; clk_n                                  ; clk_n       ; 0.000        ; 0.062      ; 0.942      ;
; 0.730 ; ctrl_nextAddressOffset[23]                 ; sdramAddressStart[3][23]                                                                                                                              ; clk_n                                  ; clk_n       ; 0.000        ; 0.096      ; 0.983      ;
; 0.734 ; sdram_controller:inst_sdram|rd_ready_r     ; state.STATE_CACHE_READ                                                                                                                                ; sdram_controller:inst_sdram|rd_ready_r ; clk_n       ; 0.000        ; 2.218      ; 3.338      ;
; 0.764 ; sdram_controller:inst_sdram|busy           ; state.STATE_IDLE                                                                                                                                      ; clk_n                                  ; clk_n       ; 0.000        ; 0.062      ; 0.983      ;
; 0.813 ; sdram_controller:inst_sdram|state[0]       ; sdram_controller:inst_sdram|state_cnt[0]                                                                                                              ; clk_n                                  ; clk_n       ; 0.000        ; 0.062      ; 1.032      ;
; 0.832 ; sdram_controller:inst_sdram|refresh_cnt[1] ; sdram_controller:inst_sdram|refresh_cnt[2]                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.062      ; 1.051      ;
; 0.833 ; sdram_controller:inst_sdram|refresh_cnt[3] ; sdram_controller:inst_sdram|refresh_cnt[4]                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.062      ; 1.052      ;
; 0.833 ; sdram_controller:inst_sdram|refresh_cnt[5] ; sdram_controller:inst_sdram|refresh_cnt[6]                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.062      ; 1.052      ;
; 0.835 ; sdram_controller:inst_sdram|refresh_cnt[7] ; sdram_controller:inst_sdram|refresh_cnt[8]                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.062      ; 1.054      ;
; 0.845 ; sdram_controller:inst_sdram|refresh_cnt[2] ; sdram_controller:inst_sdram|refresh_cnt[3]                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.062      ; 1.064      ;
; 0.845 ; ctrl_nextAddressOffset[10]                 ; ctrl_nextAddressOffset[11]                                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.061      ; 1.063      ;
; 0.845 ; ctrl_nextAddressOffset[2]                  ; ctrl_nextAddressOffset[3]                                                                                                                             ; clk_n                                  ; clk_n       ; 0.000        ; 0.061      ; 1.063      ;
; 0.846 ; sdram_controller:inst_sdram|refresh_cnt[0] ; sdram_controller:inst_sdram|refresh_cnt[1]                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.062      ; 1.065      ;
; 0.846 ; ctrl_nextAddressOffset[8]                  ; ctrl_nextAddressOffset[9]                                                                                                                             ; clk_n                                  ; clk_n       ; 0.000        ; 0.061      ; 1.064      ;
; 0.846 ; ctrl_nextAddressOffset[0]                  ; ctrl_nextAddressOffset[1]                                                                                                                             ; clk_n                                  ; clk_n       ; 0.000        ; 0.061      ; 1.064      ;
; 0.846 ; ctrl_nextAddressOffset[18]                 ; ctrl_nextAddressOffset[19]                                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.061      ; 1.064      ;
; 0.847 ; sdram_controller:inst_sdram|refresh_cnt[4] ; sdram_controller:inst_sdram|refresh_cnt[5]                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.062      ; 1.066      ;
; 0.847 ; sdram_controller:inst_sdram|refresh_cnt[2] ; sdram_controller:inst_sdram|refresh_cnt[4]                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.062      ; 1.066      ;
; 0.847 ; ctrl_nextAddressOffset[16]                 ; ctrl_nextAddressOffset[17]                                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.061      ; 1.065      ;
; 0.848 ; sdram_controller:inst_sdram|refresh_cnt[0] ; sdram_controller:inst_sdram|refresh_cnt[2]                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.062      ; 1.067      ;
; 0.848 ; ctrl_nextAddressOffset[22]                 ; ctrl_nextAddressOffset[23]                                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.061      ; 1.066      ;
; 0.848 ; ctrl_nextAddressOffset[20]                 ; ctrl_nextAddressOffset[21]                                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.061      ; 1.066      ;
; 0.849 ; sdram_controller:inst_sdram|refresh_cnt[8] ; sdram_controller:inst_sdram|refresh_cnt[9]                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.062      ; 1.068      ;
; 0.849 ; sdram_controller:inst_sdram|refresh_cnt[4] ; sdram_controller:inst_sdram|refresh_cnt[6]                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.062      ; 1.068      ;
; 0.850 ; state.STATE_IDLE                           ; state.STATE_CACHE_READ                                                                                                                                ; clk_n                                  ; clk_n       ; 0.000        ; 0.062      ; 1.069      ;
; 0.850 ; sdram_controller:inst_sdram|refresh_cnt[6] ; sdram_controller:inst_sdram|refresh_cnt[7]                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.062      ; 1.069      ;
; 0.851 ; ctrl_nextAddressOffset[12]                 ; ctrl_nextAddressOffset[13]                                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.061      ; 1.069      ;
; 0.852 ; sdram_controller:inst_sdram|refresh_cnt[6] ; sdram_controller:inst_sdram|refresh_cnt[8]                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.062      ; 1.071      ;
; 0.854 ; ctrl_nextAddressOffset[6]                  ; ctrl_nextAddressOffset[7]                                                                                                                             ; clk_n                                  ; clk_n       ; 0.000        ; 0.061      ; 1.072      ;
+-------+--------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk_n'                                                                                                                          ;
+--------+-------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.524 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][21] ; clk_n        ; clk_n       ; 0.500        ; 0.080      ; 3.099      ;
; -2.524 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][19] ; clk_n        ; clk_n       ; 0.500        ; 0.080      ; 3.099      ;
; -2.524 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][20] ; clk_n        ; clk_n       ; 0.500        ; 0.077      ; 3.096      ;
; -2.524 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][18] ; clk_n        ; clk_n       ; 0.500        ; 0.080      ; 3.099      ;
; -2.524 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][17] ; clk_n        ; clk_n       ; 0.500        ; 0.080      ; 3.099      ;
; -2.524 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][22] ; clk_n        ; clk_n       ; 0.500        ; 0.080      ; 3.099      ;
; -2.524 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][23] ; clk_n        ; clk_n       ; 0.500        ; 0.080      ; 3.099      ;
; -2.524 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][0]  ; clk_n        ; clk_n       ; 0.500        ; 0.077      ; 3.096      ;
; -2.524 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[26][0]  ; clk_n        ; clk_n       ; 0.500        ; 0.077      ; 3.096      ;
; -2.524 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][1]  ; clk_n        ; clk_n       ; 0.500        ; 0.080      ; 3.099      ;
; -2.524 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[26][2]  ; clk_n        ; clk_n       ; 0.500        ; 0.080      ; 3.099      ;
; -2.524 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][2]  ; clk_n        ; clk_n       ; 0.500        ; 0.080      ; 3.099      ;
; -2.524 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][3]  ; clk_n        ; clk_n       ; 0.500        ; 0.080      ; 3.099      ;
; -2.524 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][4]  ; clk_n        ; clk_n       ; 0.500        ; 0.081      ; 3.100      ;
; -2.524 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][4]  ; clk_n        ; clk_n       ; 0.500        ; 0.081      ; 3.100      ;
; -2.524 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][5]  ; clk_n        ; clk_n       ; 0.500        ; 0.081      ; 3.100      ;
; -2.524 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][5]  ; clk_n        ; clk_n       ; 0.500        ; 0.081      ; 3.100      ;
; -2.524 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][6]  ; clk_n        ; clk_n       ; 0.500        ; 0.080      ; 3.099      ;
; -2.524 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][6]  ; clk_n        ; clk_n       ; 0.500        ; 0.081      ; 3.100      ;
; -2.524 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][7]  ; clk_n        ; clk_n       ; 0.500        ; 0.081      ; 3.100      ;
; -2.524 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][7]  ; clk_n        ; clk_n       ; 0.500        ; 0.080      ; 3.099      ;
; -2.524 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][8]  ; clk_n        ; clk_n       ; 0.500        ; 0.080      ; 3.099      ;
; -2.524 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][8]  ; clk_n        ; clk_n       ; 0.500        ; 0.081      ; 3.100      ;
; -2.524 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][9]  ; clk_n        ; clk_n       ; 0.500        ; 0.077      ; 3.096      ;
; -2.524 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][10] ; clk_n        ; clk_n       ; 0.500        ; 0.077      ; 3.096      ;
; -2.524 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[26][10] ; clk_n        ; clk_n       ; 0.500        ; 0.077      ; 3.096      ;
; -2.524 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][11] ; clk_n        ; clk_n       ; 0.500        ; 0.081      ; 3.100      ;
; -2.524 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][11] ; clk_n        ; clk_n       ; 0.500        ; 0.080      ; 3.099      ;
; -2.524 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][12] ; clk_n        ; clk_n       ; 0.500        ; 0.077      ; 3.096      ;
; -2.524 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][12] ; clk_n        ; clk_n       ; 0.500        ; 0.081      ; 3.100      ;
; -2.524 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[26][12] ; clk_n        ; clk_n       ; 0.500        ; 0.077      ; 3.096      ;
; -2.524 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][13] ; clk_n        ; clk_n       ; 0.500        ; 0.077      ; 3.096      ;
; -2.524 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][13] ; clk_n        ; clk_n       ; 0.500        ; 0.081      ; 3.100      ;
; -2.524 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[26][14] ; clk_n        ; clk_n       ; 0.500        ; 0.077      ; 3.096      ;
; -2.524 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][14] ; clk_n        ; clk_n       ; 0.500        ; 0.077      ; 3.096      ;
; -2.524 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][15] ; clk_n        ; clk_n       ; 0.500        ; 0.081      ; 3.100      ;
; -2.524 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][15] ; clk_n        ; clk_n       ; 0.500        ; 0.081      ; 3.100      ;
; -2.524 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[26][16] ; clk_n        ; clk_n       ; 0.500        ; 0.080      ; 3.099      ;
; -2.524 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][16] ; clk_n        ; clk_n       ; 0.500        ; 0.080      ; 3.099      ;
; -2.523 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][21] ; clk_n        ; clk_n       ; 0.500        ; 0.081      ; 3.099      ;
; -2.523 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][19] ; clk_n        ; clk_n       ; 0.500        ; 0.081      ; 3.099      ;
; -2.523 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[16][20] ; clk_n        ; clk_n       ; 0.500        ; 0.075      ; 3.093      ;
; -2.523 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][20] ; clk_n        ; clk_n       ; 0.500        ; 0.081      ; 3.099      ;
; -2.523 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][18] ; clk_n        ; clk_n       ; 0.500        ; 0.081      ; 3.099      ;
; -2.523 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][17] ; clk_n        ; clk_n       ; 0.500        ; 0.081      ; 3.099      ;
; -2.523 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][22] ; clk_n        ; clk_n       ; 0.500        ; 0.081      ; 3.099      ;
; -2.523 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][23] ; clk_n        ; clk_n       ; 0.500        ; 0.081      ; 3.099      ;
; -2.523 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][0]  ; clk_n        ; clk_n       ; 0.500        ; 0.081      ; 3.099      ;
; -2.523 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[30][0]  ; clk_n        ; clk_n       ; 0.500        ; 0.081      ; 3.099      ;
; -2.523 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][1]  ; clk_n        ; clk_n       ; 0.500        ; 0.081      ; 3.099      ;
; -2.523 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][2]  ; clk_n        ; clk_n       ; 0.500        ; 0.081      ; 3.099      ;
; -2.523 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][3]  ; clk_n        ; clk_n       ; 0.500        ; 0.081      ; 3.099      ;
; -2.523 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[19][7]  ; clk_n        ; clk_n       ; 0.500        ; 0.077      ; 3.095      ;
; -2.523 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[27][7]  ; clk_n        ; clk_n       ; 0.500        ; 0.077      ; 3.095      ;
; -2.523 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][9]  ; clk_n        ; clk_n       ; 0.500        ; 0.081      ; 3.099      ;
; -2.523 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][10] ; clk_n        ; clk_n       ; 0.500        ; 0.081      ; 3.099      ;
; -2.523 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[19][10] ; clk_n        ; clk_n       ; 0.500        ; 0.077      ; 3.095      ;
; -2.523 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[27][10] ; clk_n        ; clk_n       ; 0.500        ; 0.077      ; 3.095      ;
; -2.523 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[19][14] ; clk_n        ; clk_n       ; 0.500        ; 0.077      ; 3.095      ;
; -2.523 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[27][14] ; clk_n        ; clk_n       ; 0.500        ; 0.077      ; 3.095      ;
; -2.523 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][14] ; clk_n        ; clk_n       ; 0.500        ; 0.081      ; 3.099      ;
; -2.523 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][16] ; clk_n        ; clk_n       ; 0.500        ; 0.081      ; 3.099      ;
; -2.517 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[24][21] ; clk_n        ; clk_n       ; 0.500        ; 0.096      ; 3.108      ;
; -2.517 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[25][21] ; clk_n        ; clk_n       ; 0.500        ; 0.097      ; 3.109      ;
; -2.517 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[17][21] ; clk_n        ; clk_n       ; 0.500        ; 0.093      ; 3.105      ;
; -2.517 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[1][21]  ; clk_n        ; clk_n       ; 0.500        ; 0.087      ; 3.099      ;
; -2.517 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[9][21]  ; clk_n        ; clk_n       ; 0.500        ; 0.090      ; 3.102      ;
; -2.517 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[1][19]  ; clk_n        ; clk_n       ; 0.500        ; 0.087      ; 3.099      ;
; -2.517 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[9][19]  ; clk_n        ; clk_n       ; 0.500        ; 0.090      ; 3.102      ;
; -2.517 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[17][19] ; clk_n        ; clk_n       ; 0.500        ; 0.093      ; 3.105      ;
; -2.517 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[24][19] ; clk_n        ; clk_n       ; 0.500        ; 0.096      ; 3.108      ;
; -2.517 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[25][19] ; clk_n        ; clk_n       ; 0.500        ; 0.097      ; 3.109      ;
; -2.517 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[1][20]  ; clk_n        ; clk_n       ; 0.500        ; 0.087      ; 3.099      ;
; -2.517 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[9][20]  ; clk_n        ; clk_n       ; 0.500        ; 0.090      ; 3.102      ;
; -2.517 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[25][20] ; clk_n        ; clk_n       ; 0.500        ; 0.097      ; 3.109      ;
; -2.517 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[24][20] ; clk_n        ; clk_n       ; 0.500        ; 0.096      ; 3.108      ;
; -2.517 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[17][18] ; clk_n        ; clk_n       ; 0.500        ; 0.093      ; 3.105      ;
; -2.517 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[24][18] ; clk_n        ; clk_n       ; 0.500        ; 0.096      ; 3.108      ;
; -2.517 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[1][18]  ; clk_n        ; clk_n       ; 0.500        ; 0.087      ; 3.099      ;
; -2.517 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[9][18]  ; clk_n        ; clk_n       ; 0.500        ; 0.090      ; 3.102      ;
; -2.517 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[11][18] ; clk_n        ; clk_n       ; 0.500        ; 0.087      ; 3.099      ;
; -2.517 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[24][17] ; clk_n        ; clk_n       ; 0.500        ; 0.093      ; 3.105      ;
; -2.517 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[25][17] ; clk_n        ; clk_n       ; 0.500        ; 0.097      ; 3.109      ;
; -2.517 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[1][17]  ; clk_n        ; clk_n       ; 0.500        ; 0.087      ; 3.099      ;
; -2.517 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[9][17]  ; clk_n        ; clk_n       ; 0.500        ; 0.090      ; 3.102      ;
; -2.517 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[17][22] ; clk_n        ; clk_n       ; 0.500        ; 0.093      ; 3.105      ;
; -2.517 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[25][22] ; clk_n        ; clk_n       ; 0.500        ; 0.097      ; 3.109      ;
; -2.517 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[24][22] ; clk_n        ; clk_n       ; 0.500        ; 0.096      ; 3.108      ;
; -2.517 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[9][22]  ; clk_n        ; clk_n       ; 0.500        ; 0.090      ; 3.102      ;
; -2.517 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[0][22]  ; clk_n        ; clk_n       ; 0.500        ; 0.091      ; 3.103      ;
; -2.517 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[1][22]  ; clk_n        ; clk_n       ; 0.500        ; 0.087      ; 3.099      ;
; -2.517 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[17][23] ; clk_n        ; clk_n       ; 0.500        ; 0.093      ; 3.105      ;
; -2.517 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[24][23] ; clk_n        ; clk_n       ; 0.500        ; 0.096      ; 3.108      ;
; -2.517 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[25][23] ; clk_n        ; clk_n       ; 0.500        ; 0.097      ; 3.109      ;
; -2.517 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[9][23]  ; clk_n        ; clk_n       ; 0.500        ; 0.097      ; 3.109      ;
; -2.517 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[25][0]  ; clk_n        ; clk_n       ; 0.500        ; 0.097      ; 3.109      ;
; -2.517 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[24][0]  ; clk_n        ; clk_n       ; 0.500        ; 0.093      ; 3.105      ;
; -2.517 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[1][0]   ; clk_n        ; clk_n       ; 0.500        ; 0.087      ; 3.099      ;
; -2.517 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[0][0]   ; clk_n        ; clk_n       ; 0.500        ; 0.091      ; 3.103      ;
; -2.517 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[3][0]   ; clk_n        ; clk_n       ; 0.500        ; 0.087      ; 3.099      ;
+--------+-------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk_n'                                                                                                                          ;
+-------+-------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.537 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[8][21]  ; clk_n        ; clk_n       ; -0.500       ; 0.586      ; 2.800      ;
; 2.537 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[8][19]  ; clk_n        ; clk_n       ; -0.500       ; 0.586      ; 2.800      ;
; 2.537 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[8][0]   ; clk_n        ; clk_n       ; -0.500       ; 0.586      ; 2.800      ;
; 2.537 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[8][3]   ; clk_n        ; clk_n       ; -0.500       ; 0.586      ; 2.800      ;
; 2.537 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[8][4]   ; clk_n        ; clk_n       ; -0.500       ; 0.586      ; 2.800      ;
; 2.537 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[8][5]   ; clk_n        ; clk_n       ; -0.500       ; 0.586      ; 2.800      ;
; 2.537 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[8][7]   ; clk_n        ; clk_n       ; -0.500       ; 0.586      ; 2.800      ;
; 2.537 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[8][8]   ; clk_n        ; clk_n       ; -0.500       ; 0.586      ; 2.800      ;
; 2.537 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[8][9]   ; clk_n        ; clk_n       ; -0.500       ; 0.586      ; 2.800      ;
; 2.537 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[8][10]  ; clk_n        ; clk_n       ; -0.500       ; 0.586      ; 2.800      ;
; 2.537 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[8][11]  ; clk_n        ; clk_n       ; -0.500       ; 0.586      ; 2.800      ;
; 2.537 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[8][12]  ; clk_n        ; clk_n       ; -0.500       ; 0.586      ; 2.800      ;
; 2.537 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[8][13]  ; clk_n        ; clk_n       ; -0.500       ; 0.586      ; 2.800      ;
; 2.537 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[8][14]  ; clk_n        ; clk_n       ; -0.500       ; 0.586      ; 2.800      ;
; 2.537 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[8][15]  ; clk_n        ; clk_n       ; -0.500       ; 0.586      ; 2.800      ;
; 2.589 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[8][20]  ; clk_n        ; clk_n       ; -0.500       ; 0.546      ; 2.812      ;
; 2.589 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[8][18]  ; clk_n        ; clk_n       ; -0.500       ; 0.540      ; 2.806      ;
; 2.589 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[8][17]  ; clk_n        ; clk_n       ; -0.500       ; 0.546      ; 2.812      ;
; 2.589 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[8][22]  ; clk_n        ; clk_n       ; -0.500       ; 0.546      ; 2.812      ;
; 2.589 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[8][23]  ; clk_n        ; clk_n       ; -0.500       ; 0.546      ; 2.812      ;
; 2.589 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[8][1]   ; clk_n        ; clk_n       ; -0.500       ; 0.546      ; 2.812      ;
; 2.589 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[8][16]  ; clk_n        ; clk_n       ; -0.500       ; 0.546      ; 2.812      ;
; 2.622 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[8][21]  ; clk_n        ; clk_n       ; -0.500       ; 0.586      ; 2.885      ;
; 2.622 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[8][19]  ; clk_n        ; clk_n       ; -0.500       ; 0.586      ; 2.885      ;
; 2.622 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[8][0]   ; clk_n        ; clk_n       ; -0.500       ; 0.586      ; 2.885      ;
; 2.622 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[8][3]   ; clk_n        ; clk_n       ; -0.500       ; 0.586      ; 2.885      ;
; 2.622 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[8][4]   ; clk_n        ; clk_n       ; -0.500       ; 0.586      ; 2.885      ;
; 2.622 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[8][5]   ; clk_n        ; clk_n       ; -0.500       ; 0.586      ; 2.885      ;
; 2.622 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[8][7]   ; clk_n        ; clk_n       ; -0.500       ; 0.586      ; 2.885      ;
; 2.622 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[8][8]   ; clk_n        ; clk_n       ; -0.500       ; 0.586      ; 2.885      ;
; 2.622 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[8][9]   ; clk_n        ; clk_n       ; -0.500       ; 0.586      ; 2.885      ;
; 2.622 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[8][10]  ; clk_n        ; clk_n       ; -0.500       ; 0.586      ; 2.885      ;
; 2.622 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[8][11]  ; clk_n        ; clk_n       ; -0.500       ; 0.586      ; 2.885      ;
; 2.622 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[8][12]  ; clk_n        ; clk_n       ; -0.500       ; 0.586      ; 2.885      ;
; 2.622 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[8][13]  ; clk_n        ; clk_n       ; -0.500       ; 0.586      ; 2.885      ;
; 2.622 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[8][14]  ; clk_n        ; clk_n       ; -0.500       ; 0.586      ; 2.885      ;
; 2.622 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[8][15]  ; clk_n        ; clk_n       ; -0.500       ; 0.586      ; 2.885      ;
; 2.674 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[8][20]  ; clk_n        ; clk_n       ; -0.500       ; 0.546      ; 2.897      ;
; 2.674 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[8][18]  ; clk_n        ; clk_n       ; -0.500       ; 0.540      ; 2.891      ;
; 2.674 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[8][17]  ; clk_n        ; clk_n       ; -0.500       ; 0.546      ; 2.897      ;
; 2.674 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[8][22]  ; clk_n        ; clk_n       ; -0.500       ; 0.546      ; 2.897      ;
; 2.674 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[8][23]  ; clk_n        ; clk_n       ; -0.500       ; 0.546      ; 2.897      ;
; 2.674 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[8][1]   ; clk_n        ; clk_n       ; -0.500       ; 0.546      ; 2.897      ;
; 2.674 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[8][16]  ; clk_n        ; clk_n       ; -0.500       ; 0.546      ; 2.897      ;
; 2.898 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[18][21] ; clk_n        ; clk_n       ; -0.500       ; 0.238      ; 2.813      ;
; 2.898 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[18][19] ; clk_n        ; clk_n       ; -0.500       ; 0.238      ; 2.813      ;
; 2.898 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[18][18] ; clk_n        ; clk_n       ; -0.500       ; 0.238      ; 2.813      ;
; 2.898 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[18][17] ; clk_n        ; clk_n       ; -0.500       ; 0.238      ; 2.813      ;
; 2.898 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[18][22] ; clk_n        ; clk_n       ; -0.500       ; 0.238      ; 2.813      ;
; 2.898 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[18][23] ; clk_n        ; clk_n       ; -0.500       ; 0.238      ; 2.813      ;
; 2.898 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[18][1]  ; clk_n        ; clk_n       ; -0.500       ; 0.238      ; 2.813      ;
; 2.898 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[26][2]  ; clk_n        ; clk_n       ; -0.500       ; 0.238      ; 2.813      ;
; 2.898 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[18][2]  ; clk_n        ; clk_n       ; -0.500       ; 0.238      ; 2.813      ;
; 2.898 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[18][3]  ; clk_n        ; clk_n       ; -0.500       ; 0.238      ; 2.813      ;
; 2.898 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[18][6]  ; clk_n        ; clk_n       ; -0.500       ; 0.238      ; 2.813      ;
; 2.898 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[18][7]  ; clk_n        ; clk_n       ; -0.500       ; 0.238      ; 2.813      ;
; 2.898 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[18][8]  ; clk_n        ; clk_n       ; -0.500       ; 0.238      ; 2.813      ;
; 2.898 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[18][11] ; clk_n        ; clk_n       ; -0.500       ; 0.238      ; 2.813      ;
; 2.898 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[26][16] ; clk_n        ; clk_n       ; -0.500       ; 0.238      ; 2.813      ;
; 2.898 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[18][16] ; clk_n        ; clk_n       ; -0.500       ; 0.238      ; 2.813      ;
; 2.899 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[22][21] ; clk_n        ; clk_n       ; -0.500       ; 0.238      ; 2.814      ;
; 2.899 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[22][19] ; clk_n        ; clk_n       ; -0.500       ; 0.238      ; 2.814      ;
; 2.899 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[18][20] ; clk_n        ; clk_n       ; -0.500       ; 0.235      ; 2.811      ;
; 2.899 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[16][20] ; clk_n        ; clk_n       ; -0.500       ; 0.232      ; 2.808      ;
; 2.899 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[22][20] ; clk_n        ; clk_n       ; -0.500       ; 0.238      ; 2.814      ;
; 2.899 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[22][18] ; clk_n        ; clk_n       ; -0.500       ; 0.238      ; 2.814      ;
; 2.899 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[22][17] ; clk_n        ; clk_n       ; -0.500       ; 0.238      ; 2.814      ;
; 2.899 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[22][22] ; clk_n        ; clk_n       ; -0.500       ; 0.238      ; 2.814      ;
; 2.899 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[22][23] ; clk_n        ; clk_n       ; -0.500       ; 0.238      ; 2.814      ;
; 2.899 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[18][0]  ; clk_n        ; clk_n       ; -0.500       ; 0.235      ; 2.811      ;
; 2.899 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[26][0]  ; clk_n        ; clk_n       ; -0.500       ; 0.235      ; 2.811      ;
; 2.899 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[22][0]  ; clk_n        ; clk_n       ; -0.500       ; 0.238      ; 2.814      ;
; 2.899 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[30][0]  ; clk_n        ; clk_n       ; -0.500       ; 0.238      ; 2.814      ;
; 2.899 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[22][1]  ; clk_n        ; clk_n       ; -0.500       ; 0.238      ; 2.814      ;
; 2.899 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[22][2]  ; clk_n        ; clk_n       ; -0.500       ; 0.238      ; 2.814      ;
; 2.899 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[22][3]  ; clk_n        ; clk_n       ; -0.500       ; 0.238      ; 2.814      ;
; 2.899 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[18][4]  ; clk_n        ; clk_n       ; -0.500       ; 0.238      ; 2.814      ;
; 2.899 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[22][4]  ; clk_n        ; clk_n       ; -0.500       ; 0.238      ; 2.814      ;
; 2.899 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[22][5]  ; clk_n        ; clk_n       ; -0.500       ; 0.238      ; 2.814      ;
; 2.899 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[18][5]  ; clk_n        ; clk_n       ; -0.500       ; 0.238      ; 2.814      ;
; 2.899 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[22][6]  ; clk_n        ; clk_n       ; -0.500       ; 0.238      ; 2.814      ;
; 2.899 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[22][7]  ; clk_n        ; clk_n       ; -0.500       ; 0.238      ; 2.814      ;
; 2.899 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[19][7]  ; clk_n        ; clk_n       ; -0.500       ; 0.234      ; 2.810      ;
; 2.899 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[27][7]  ; clk_n        ; clk_n       ; -0.500       ; 0.234      ; 2.810      ;
; 2.899 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[22][8]  ; clk_n        ; clk_n       ; -0.500       ; 0.238      ; 2.814      ;
; 2.899 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[18][9]  ; clk_n        ; clk_n       ; -0.500       ; 0.235      ; 2.811      ;
; 2.899 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[22][9]  ; clk_n        ; clk_n       ; -0.500       ; 0.238      ; 2.814      ;
; 2.899 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[22][10] ; clk_n        ; clk_n       ; -0.500       ; 0.238      ; 2.814      ;
; 2.899 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[18][10] ; clk_n        ; clk_n       ; -0.500       ; 0.235      ; 2.811      ;
; 2.899 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[26][10] ; clk_n        ; clk_n       ; -0.500       ; 0.235      ; 2.811      ;
; 2.899 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[19][10] ; clk_n        ; clk_n       ; -0.500       ; 0.234      ; 2.810      ;
; 2.899 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[27][10] ; clk_n        ; clk_n       ; -0.500       ; 0.234      ; 2.810      ;
; 2.899 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[22][11] ; clk_n        ; clk_n       ; -0.500       ; 0.238      ; 2.814      ;
; 2.899 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[18][12] ; clk_n        ; clk_n       ; -0.500       ; 0.235      ; 2.811      ;
; 2.899 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[22][12] ; clk_n        ; clk_n       ; -0.500       ; 0.238      ; 2.814      ;
; 2.899 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[26][12] ; clk_n        ; clk_n       ; -0.500       ; 0.235      ; 2.811      ;
; 2.899 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[18][13] ; clk_n        ; clk_n       ; -0.500       ; 0.235      ; 2.811      ;
; 2.899 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[22][13] ; clk_n        ; clk_n       ; -0.500       ; 0.238      ; 2.814      ;
; 2.899 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[19][14] ; clk_n        ; clk_n       ; -0.500       ; 0.234      ; 2.810      ;
; 2.899 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[27][14] ; clk_n        ; clk_n       ; -0.500       ; 0.234      ; 2.810      ;
+-------+-------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                       ;
+-------------+-----------------+----------------------------------------+------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                             ; Note                                           ;
+-------------+-----------------+----------------------------------------+------------------------------------------------+
; 44.3 MHz    ; 44.3 MHz        ; clk_n                                  ;                                                ;
; 1082.25 MHz ; 500.0 MHz       ; sdram_controller:inst_sdram|rd_ready_r ; limit due to minimum period restriction (tmin) ;
+-------------+-----------------+----------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                               ;
+----------------------------------------+---------+---------------+
; Clock                                  ; Slack   ; End Point TNS ;
+----------------------------------------+---------+---------------+
; clk_n                                  ; -10.786 ; -9591.895     ;
; sdram_controller:inst_sdram|rd_ready_r ; 0.076   ; 0.000         ;
+----------------------------------------+---------+---------------+


+----------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                              ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; clk_n                                  ; 0.312 ; 0.000         ;
; sdram_controller:inst_sdram|rd_ready_r ; 0.312 ; 0.000         ;
+----------------------------------------+-------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk_n ; -2.203 ; -1680.399            ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk_n ; 2.335 ; 0.000                ;
+-------+-------+----------------------+


+-----------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk_n                                  ; -3.000 ; -1087.522     ;
; sdram_controller:inst_sdram|rd_ready_r ; -1.000 ; -3.000        ;
+----------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_n'                                                                                                                               ;
+---------+-------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -10.786 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[25][21] ; clk_n        ; clk_n       ; 0.500        ; 0.086      ; 11.367     ;
; -10.786 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[25][19] ; clk_n        ; clk_n       ; 0.500        ; 0.086      ; 11.367     ;
; -10.786 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[25][20] ; clk_n        ; clk_n       ; 0.500        ; 0.086      ; 11.367     ;
; -10.786 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[25][17] ; clk_n        ; clk_n       ; 0.500        ; 0.086      ; 11.367     ;
; -10.786 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[25][22] ; clk_n        ; clk_n       ; 0.500        ; 0.086      ; 11.367     ;
; -10.786 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[25][23] ; clk_n        ; clk_n       ; 0.500        ; 0.086      ; 11.367     ;
; -10.786 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[25][0]  ; clk_n        ; clk_n       ; 0.500        ; 0.086      ; 11.367     ;
; -10.786 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[25][3]  ; clk_n        ; clk_n       ; 0.500        ; 0.086      ; 11.367     ;
; -10.786 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[25][4]  ; clk_n        ; clk_n       ; 0.500        ; 0.086      ; 11.367     ;
; -10.786 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[25][8]  ; clk_n        ; clk_n       ; 0.500        ; 0.086      ; 11.367     ;
; -10.786 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[25][9]  ; clk_n        ; clk_n       ; 0.500        ; 0.086      ; 11.367     ;
; -10.786 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[25][10] ; clk_n        ; clk_n       ; 0.500        ; 0.086      ; 11.367     ;
; -10.786 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[25][11] ; clk_n        ; clk_n       ; 0.500        ; 0.086      ; 11.367     ;
; -10.786 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[25][15] ; clk_n        ; clk_n       ; 0.500        ; 0.086      ; 11.367     ;
; -10.786 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[25][16] ; clk_n        ; clk_n       ; 0.500        ; 0.086      ; 11.367     ;
; -10.752 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[20][2]  ; clk_n        ; clk_n       ; 0.500        ; 0.082      ; 11.329     ;
; -10.752 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[20][3]  ; clk_n        ; clk_n       ; 0.500        ; 0.082      ; 11.329     ;
; -10.752 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[20][14] ; clk_n        ; clk_n       ; 0.500        ; 0.082      ; 11.329     ;
; -10.743 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[20][21] ; clk_n        ; clk_n       ; 0.500        ; 0.086      ; 11.324     ;
; -10.743 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[20][20] ; clk_n        ; clk_n       ; 0.500        ; 0.086      ; 11.324     ;
; -10.743 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[20][18] ; clk_n        ; clk_n       ; 0.500        ; 0.086      ; 11.324     ;
; -10.743 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[20][23] ; clk_n        ; clk_n       ; 0.500        ; 0.086      ; 11.324     ;
; -10.743 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[20][1]  ; clk_n        ; clk_n       ; 0.500        ; 0.086      ; 11.324     ;
; -10.743 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[20][5]  ; clk_n        ; clk_n       ; 0.500        ; 0.086      ; 11.324     ;
; -10.743 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[20][6]  ; clk_n        ; clk_n       ; 0.500        ; 0.086      ; 11.324     ;
; -10.743 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[20][7]  ; clk_n        ; clk_n       ; 0.500        ; 0.086      ; 11.324     ;
; -10.743 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[20][9]  ; clk_n        ; clk_n       ; 0.500        ; 0.086      ; 11.324     ;
; -10.743 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[20][11] ; clk_n        ; clk_n       ; 0.500        ; 0.086      ; 11.324     ;
; -10.743 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[20][12] ; clk_n        ; clk_n       ; 0.500        ; 0.086      ; 11.324     ;
; -10.743 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[20][13] ; clk_n        ; clk_n       ; 0.500        ; 0.086      ; 11.324     ;
; -10.743 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[20][15] ; clk_n        ; clk_n       ; 0.500        ; 0.086      ; 11.324     ;
; -10.726 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[15][0]  ; clk_n        ; clk_n       ; 0.500        ; 0.085      ; 11.306     ;
; -10.726 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[15][1]  ; clk_n        ; clk_n       ; 0.500        ; 0.085      ; 11.306     ;
; -10.714 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[17][21] ; clk_n        ; clk_n       ; 0.500        ; 0.082      ; 11.291     ;
; -10.714 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[17][19] ; clk_n        ; clk_n       ; 0.500        ; 0.082      ; 11.291     ;
; -10.714 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[17][18] ; clk_n        ; clk_n       ; 0.500        ; 0.082      ; 11.291     ;
; -10.714 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[17][22] ; clk_n        ; clk_n       ; 0.500        ; 0.082      ; 11.291     ;
; -10.714 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[17][23] ; clk_n        ; clk_n       ; 0.500        ; 0.082      ; 11.291     ;
; -10.714 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[17][3]  ; clk_n        ; clk_n       ; 0.500        ; 0.082      ; 11.291     ;
; -10.714 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[17][4]  ; clk_n        ; clk_n       ; 0.500        ; 0.082      ; 11.291     ;
; -10.714 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[17][7]  ; clk_n        ; clk_n       ; 0.500        ; 0.082      ; 11.291     ;
; -10.714 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[17][9]  ; clk_n        ; clk_n       ; 0.500        ; 0.082      ; 11.291     ;
; -10.714 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[17][10] ; clk_n        ; clk_n       ; 0.500        ; 0.082      ; 11.291     ;
; -10.714 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[17][11] ; clk_n        ; clk_n       ; 0.500        ; 0.082      ; 11.291     ;
; -10.714 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[17][12] ; clk_n        ; clk_n       ; 0.500        ; 0.082      ; 11.291     ;
; -10.714 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[17][13] ; clk_n        ; clk_n       ; 0.500        ; 0.082      ; 11.291     ;
; -10.714 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[17][15] ; clk_n        ; clk_n       ; 0.500        ; 0.082      ; 11.291     ;
; -10.713 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[15][2]  ; clk_n        ; clk_n       ; 0.500        ; 0.080      ; 11.288     ;
; -10.708 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[1][23]  ; clk_n        ; clk_n       ; 0.500        ; 0.085      ; 11.288     ;
; -10.708 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[1][9]   ; clk_n        ; clk_n       ; 0.500        ; 0.085      ; 11.288     ;
; -10.708 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[1][10]  ; clk_n        ; clk_n       ; 0.500        ; 0.085      ; 11.288     ;
; -10.708 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[1][12]  ; clk_n        ; clk_n       ; 0.500        ; 0.085      ; 11.288     ;
; -10.708 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[1][13]  ; clk_n        ; clk_n       ; 0.500        ; 0.085      ; 11.288     ;
; -10.708 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[1][14]  ; clk_n        ; clk_n       ; 0.500        ; 0.085      ; 11.288     ;
; -10.708 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[1][15]  ; clk_n        ; clk_n       ; 0.500        ; 0.085      ; 11.288     ;
; -10.705 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[27][7]  ; clk_n        ; clk_n       ; 0.500        ; 0.082      ; 11.282     ;
; -10.705 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[27][10] ; clk_n        ; clk_n       ; 0.500        ; 0.082      ; 11.282     ;
; -10.705 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[27][14] ; clk_n        ; clk_n       ; 0.500        ; 0.082      ; 11.282     ;
; -10.700 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[15][21] ; clk_n        ; clk_n       ; 0.500        ; 0.090      ; 11.285     ;
; -10.700 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[15][19] ; clk_n        ; clk_n       ; 0.500        ; 0.090      ; 11.285     ;
; -10.700 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[15][20] ; clk_n        ; clk_n       ; 0.500        ; 0.090      ; 11.285     ;
; -10.700 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[15][18] ; clk_n        ; clk_n       ; 0.500        ; 0.090      ; 11.285     ;
; -10.700 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[15][17] ; clk_n        ; clk_n       ; 0.500        ; 0.090      ; 11.285     ;
; -10.700 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[15][22] ; clk_n        ; clk_n       ; 0.500        ; 0.090      ; 11.285     ;
; -10.700 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[15][23] ; clk_n        ; clk_n       ; 0.500        ; 0.090      ; 11.285     ;
; -10.700 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[15][12] ; clk_n        ; clk_n       ; 0.500        ; 0.090      ; 11.285     ;
; -10.700 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[15][13] ; clk_n        ; clk_n       ; 0.500        ; 0.090      ; 11.285     ;
; -10.700 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[15][14] ; clk_n        ; clk_n       ; 0.500        ; 0.090      ; 11.285     ;
; -10.700 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[15][15] ; clk_n        ; clk_n       ; 0.500        ; 0.090      ; 11.285     ;
; -10.700 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[15][16] ; clk_n        ; clk_n       ; 0.500        ; 0.090      ; 11.285     ;
; -10.700 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[1][21]  ; clk_n        ; clk_n       ; 0.500        ; 0.077      ; 11.272     ;
; -10.700 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[1][19]  ; clk_n        ; clk_n       ; 0.500        ; 0.077      ; 11.272     ;
; -10.700 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[1][20]  ; clk_n        ; clk_n       ; 0.500        ; 0.077      ; 11.272     ;
; -10.700 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[1][18]  ; clk_n        ; clk_n       ; 0.500        ; 0.077      ; 11.272     ;
; -10.700 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[1][17]  ; clk_n        ; clk_n       ; 0.500        ; 0.077      ; 11.272     ;
; -10.700 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[1][22]  ; clk_n        ; clk_n       ; 0.500        ; 0.077      ; 11.272     ;
; -10.700 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[1][0]   ; clk_n        ; clk_n       ; 0.500        ; 0.077      ; 11.272     ;
; -10.700 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[1][3]   ; clk_n        ; clk_n       ; 0.500        ; 0.077      ; 11.272     ;
; -10.700 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[1][11]  ; clk_n        ; clk_n       ; 0.500        ; 0.077      ; 11.272     ;
; -10.693 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[27][4]  ; clk_n        ; clk_n       ; 0.500        ; 0.074      ; 11.262     ;
; -10.693 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[27][5]  ; clk_n        ; clk_n       ; 0.500        ; 0.074      ; 11.262     ;
; -10.693 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[27][9]  ; clk_n        ; clk_n       ; 0.500        ; 0.074      ; 11.262     ;
; -10.693 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[27][12] ; clk_n        ; clk_n       ; 0.500        ; 0.074      ; 11.262     ;
; -10.693 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[27][13] ; clk_n        ; clk_n       ; 0.500        ; 0.074      ; 11.262     ;
; -10.686 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[27][0]  ; clk_n        ; clk_n       ; 0.500        ; 0.087      ; 11.268     ;
; -10.686 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[27][1]  ; clk_n        ; clk_n       ; 0.500        ; 0.087      ; 11.268     ;
; -10.686 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[27][2]  ; clk_n        ; clk_n       ; 0.500        ; 0.087      ; 11.268     ;
; -10.686 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[27][3]  ; clk_n        ; clk_n       ; 0.500        ; 0.087      ; 11.268     ;
; -10.686 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[27][16] ; clk_n        ; clk_n       ; 0.500        ; 0.087      ; 11.268     ;
; -10.682 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[3][21]  ; clk_n        ; clk_n       ; 0.500        ; 0.085      ; 11.262     ;
; -10.682 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[3][19]  ; clk_n        ; clk_n       ; 0.500        ; 0.085      ; 11.262     ;
; -10.682 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[3][18]  ; clk_n        ; clk_n       ; 0.500        ; 0.085      ; 11.262     ;
; -10.682 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[3][7]   ; clk_n        ; clk_n       ; 0.500        ; 0.085      ; 11.262     ;
; -10.680 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[7][19]  ; clk_n        ; clk_n       ; 0.500        ; 0.081      ; 11.256     ;
; -10.680 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[7][20]  ; clk_n        ; clk_n       ; 0.500        ; 0.081      ; 11.256     ;
; -10.680 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[7][18]  ; clk_n        ; clk_n       ; 0.500        ; 0.081      ; 11.256     ;
; -10.680 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[7][17]  ; clk_n        ; clk_n       ; 0.500        ; 0.081      ; 11.256     ;
; -10.680 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[7][23]  ; clk_n        ; clk_n       ; 0.500        ; 0.081      ; 11.256     ;
; -10.680 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[7][0]   ; clk_n        ; clk_n       ; 0.500        ; 0.081      ; 11.256     ;
; -10.680 ; sdramAddressStart[6][1] ; layerRamCache:inst_layerCache|cacheAddressStart[7][1]   ; clk_n        ; clk_n       ; 0.500        ; 0.081      ; 11.256     ;
+---------+-------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'sdram_controller:inst_sdram|rd_ready_r'                                                                                                         ;
+-------+------------------------+------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node          ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.076 ; sd_read_count[1]       ; sd_read_count[2] ; sdram_controller:inst_sdram|rd_ready_r ; sdram_controller:inst_sdram|rd_ready_r ; 1.000        ; -0.055     ; 0.864      ;
; 0.122 ; state.STATE_SDRAM_READ ; sd_read_count[0] ; clk_n                                  ; sdram_controller:inst_sdram|rd_ready_r ; 1.000        ; 0.606      ; 1.469      ;
; 0.124 ; state.STATE_SDRAM_READ ; sd_read_count[2] ; clk_n                                  ; sdram_controller:inst_sdram|rd_ready_r ; 1.000        ; 0.606      ; 1.467      ;
; 0.128 ; state.STATE_SDRAM_READ ; sd_read_count[1] ; clk_n                                  ; sdram_controller:inst_sdram|rd_ready_r ; 1.000        ; 0.606      ; 1.463      ;
; 0.273 ; sd_read_count[0]       ; sd_read_count[2] ; sdram_controller:inst_sdram|rd_ready_r ; sdram_controller:inst_sdram|rd_ready_r ; 1.000        ; -0.055     ; 0.667      ;
; 0.277 ; sd_read_count[0]       ; sd_read_count[1] ; sdram_controller:inst_sdram|rd_ready_r ; sdram_controller:inst_sdram|rd_ready_r ; 1.000        ; -0.055     ; 0.663      ;
; 0.357 ; sd_read_count[0]       ; sd_read_count[0] ; sdram_controller:inst_sdram|rd_ready_r ; sdram_controller:inst_sdram|rd_ready_r ; 1.000        ; -0.055     ; 0.583      ;
; 0.357 ; sd_read_count[2]       ; sd_read_count[2] ; sdram_controller:inst_sdram|rd_ready_r ; sdram_controller:inst_sdram|rd_ready_r ; 1.000        ; -0.055     ; 0.583      ;
; 0.357 ; sd_read_count[1]       ; sd_read_count[1] ; sdram_controller:inst_sdram|rd_ready_r ; sdram_controller:inst_sdram|rd_ready_r ; 1.000        ; -0.055     ; 0.583      ;
+-------+------------------------+------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_n'                                                                                                                                                                                                                                                                         ;
+-------+--------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                                                                                                                               ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; 0.312 ; sdram_controller:inst_sdram|wr_data_r[15]  ; sdram_controller:inst_sdram|wr_data_r[15]                                                                                                             ; clk_n                                  ; clk_n       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sdram_controller:inst_sdram|wr_data_r[12]  ; sdram_controller:inst_sdram|wr_data_r[12]                                                                                                             ; clk_n                                  ; clk_n       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sdram_controller:inst_sdram|wr_data_r[11]  ; sdram_controller:inst_sdram|wr_data_r[11]                                                                                                             ; clk_n                                  ; clk_n       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sdram_controller:inst_sdram|wr_data_r[10]  ; sdram_controller:inst_sdram|wr_data_r[10]                                                                                                             ; clk_n                                  ; clk_n       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sdram_controller:inst_sdram|wr_data_r[9]   ; sdram_controller:inst_sdram|wr_data_r[9]                                                                                                              ; clk_n                                  ; clk_n       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sdram_controller:inst_sdram|wr_data_r[8]   ; sdram_controller:inst_sdram|wr_data_r[8]                                                                                                              ; clk_n                                  ; clk_n       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sdram_controller:inst_sdram|wr_data_r[7]   ; sdram_controller:inst_sdram|wr_data_r[7]                                                                                                              ; clk_n                                  ; clk_n       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sdram_controller:inst_sdram|wr_data_r[6]   ; sdram_controller:inst_sdram|wr_data_r[6]                                                                                                              ; clk_n                                  ; clk_n       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sdram_controller:inst_sdram|wr_data_r[5]   ; sdram_controller:inst_sdram|wr_data_r[5]                                                                                                              ; clk_n                                  ; clk_n       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sdram_controller:inst_sdram|wr_data_r[4]   ; sdram_controller:inst_sdram|wr_data_r[4]                                                                                                              ; clk_n                                  ; clk_n       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sdram_controller:inst_sdram|wr_data_r[3]   ; sdram_controller:inst_sdram|wr_data_r[3]                                                                                                              ; clk_n                                  ; clk_n       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sdram_controller:inst_sdram|wr_data_r[1]   ; sdram_controller:inst_sdram|wr_data_r[1]                                                                                                              ; clk_n                                  ; clk_n       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sdram_controller:inst_sdram|wr_data_r[0]   ; sdram_controller:inst_sdram|wr_data_r[0]                                                                                                              ; clk_n                                  ; clk_n       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sdram_controller:inst_sdram|wr_data_r[14]  ; sdram_controller:inst_sdram|wr_data_r[14]                                                                                                             ; clk_n                                  ; clk_n       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sdram_controller:inst_sdram|wr_data_r[13]  ; sdram_controller:inst_sdram|wr_data_r[13]                                                                                                             ; clk_n                                  ; clk_n       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sdram_controller:inst_sdram|wr_data_r[2]   ; sdram_controller:inst_sdram|wr_data_r[2]                                                                                                              ; clk_n                                  ; clk_n       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sdram_controller:inst_sdram|state[0]       ; sdram_controller:inst_sdram|state[0]                                                                                                                  ; clk_n                                  ; clk_n       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sdram_controller:inst_sdram|state[3]       ; sdram_controller:inst_sdram|state[3]                                                                                                                  ; clk_n                                  ; clk_n       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sdram_controller:inst_sdram|state_cnt[1]   ; sdram_controller:inst_sdram|state_cnt[1]                                                                                                              ; clk_n                                  ; clk_n       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sdram_controller:inst_sdram|state_cnt[3]   ; sdram_controller:inst_sdram|state_cnt[3]                                                                                                              ; clk_n                                  ; clk_n       ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; sdram_controller:inst_sdram|command[4]     ; sdram_controller:inst_sdram|command[4]                                                                                                                ; clk_n                                  ; clk_n       ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; sdram_controller:inst_sdram|state[2]       ; sdram_controller:inst_sdram|state[2]                                                                                                                  ; clk_n                                  ; clk_n       ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; sdram_controller:inst_sdram|state[1]       ; sdram_controller:inst_sdram|state[1]                                                                                                                  ; clk_n                                  ; clk_n       ; 0.000        ; 0.054      ; 0.511      ;
; 0.320 ; sdram_controller:inst_sdram|state_cnt[0]   ; sdram_controller:inst_sdram|state_cnt[0]                                                                                                              ; clk_n                                  ; clk_n       ; 0.000        ; 0.055      ; 0.519      ;
; 0.336 ; sdram_controller:inst_sdram|refresh_cnt[9] ; sdram_controller:inst_sdram|refresh_cnt[9]                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.055      ; 0.535      ;
; 0.361 ; sdram_controller:inst_sdram|state_cnt[0]   ; sdram_controller:inst_sdram|state_cnt[3]                                                                                                              ; clk_n                                  ; clk_n       ; 0.000        ; 0.055      ; 0.560      ;
; 0.501 ; sdram_controller:inst_sdram|refresh_cnt[1] ; sdram_controller:inst_sdram|refresh_cnt[1]                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.055      ; 0.700      ;
; 0.501 ; sdram_controller:inst_sdram|refresh_cnt[2] ; sdram_controller:inst_sdram|refresh_cnt[2]                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.055      ; 0.700      ;
; 0.502 ; sdram_controller:inst_sdram|refresh_cnt[3] ; sdram_controller:inst_sdram|refresh_cnt[3]                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.055      ; 0.701      ;
; 0.502 ; sdram_controller:inst_sdram|refresh_cnt[4] ; sdram_controller:inst_sdram|refresh_cnt[4]                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.055      ; 0.701      ;
; 0.502 ; sdram_controller:inst_sdram|refresh_cnt[5] ; sdram_controller:inst_sdram|refresh_cnt[5]                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.055      ; 0.701      ;
; 0.503 ; sdram_controller:inst_sdram|refresh_cnt[7] ; sdram_controller:inst_sdram|refresh_cnt[7]                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.055      ; 0.702      ;
; 0.506 ; sdram_controller:inst_sdram|refresh_cnt[8] ; sdram_controller:inst_sdram|refresh_cnt[8]                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.055      ; 0.705      ;
; 0.506 ; sdram_controller:inst_sdram|refresh_cnt[6] ; sdram_controller:inst_sdram|refresh_cnt[6]                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.055      ; 0.705      ;
; 0.511 ; ctrl_nextAddressOffset[11]                 ; ctrl_nextAddressOffset[11]                                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.054      ; 0.709      ;
; 0.511 ; ctrl_nextAddressOffset[9]                  ; ctrl_nextAddressOffset[9]                                                                                                                             ; clk_n                                  ; clk_n       ; 0.000        ; 0.054      ; 0.709      ;
; 0.512 ; ctrl_nextAddressOffset[7]                  ; ctrl_nextAddressOffset[7]                                                                                                                             ; clk_n                                  ; clk_n       ; 0.000        ; 0.054      ; 0.710      ;
; 0.512 ; ctrl_nextAddressOffset[1]                  ; ctrl_nextAddressOffset[1]                                                                                                                             ; clk_n                                  ; clk_n       ; 0.000        ; 0.054      ; 0.710      ;
; 0.513 ; ctrl_nextAddressOffset[17]                 ; ctrl_nextAddressOffset[17]                                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; ctrl_nextAddressOffset[2]                  ; ctrl_nextAddressOffset[2]                                                                                                                             ; clk_n                                  ; clk_n       ; 0.000        ; 0.054      ; 0.711      ;
; 0.514 ; ctrl_nextAddressOffset[23]                 ; ctrl_nextAddressOffset[23]                                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.054      ; 0.712      ;
; 0.514 ; ctrl_nextAddressOffset[18]                 ; ctrl_nextAddressOffset[18]                                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.054      ; 0.712      ;
; 0.516 ; ctrl_nextAddressOffset[21]                 ; ctrl_nextAddressOffset[21]                                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.054      ; 0.714      ;
; 0.516 ; ctrl_nextAddressOffset[10]                 ; ctrl_nextAddressOffset[10]                                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.054      ; 0.714      ;
; 0.516 ; ctrl_nextAddressOffset[8]                  ; ctrl_nextAddressOffset[8]                                                                                                                             ; clk_n                                  ; clk_n       ; 0.000        ; 0.054      ; 0.714      ;
; 0.517 ; ctrl_nextAddressOffset[16]                 ; ctrl_nextAddressOffset[16]                                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.054      ; 0.715      ;
; 0.518 ; ctrl_nextAddressOffset[22]                 ; ctrl_nextAddressOffset[22]                                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.054      ; 0.716      ;
; 0.518 ; ctrl_nextAddressOffset[20]                 ; ctrl_nextAddressOffset[20]                                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.054      ; 0.716      ;
; 0.518 ; ctrl_nextAddressOffset[15]                 ; ctrl_nextAddressOffset[15]                                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.054      ; 0.716      ;
; 0.519 ; sdram_controller:inst_sdram|refresh_cnt[0] ; sdram_controller:inst_sdram|refresh_cnt[0]                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.055      ; 0.718      ;
; 0.519 ; ctrl_nextAddressOffset[13]                 ; ctrl_nextAddressOffset[13]                                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.054      ; 0.717      ;
; 0.521 ; ctrl_nextAddressOffset[12]                 ; ctrl_nextAddressOffset[12]                                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.054      ; 0.719      ;
; 0.521 ; ctrl_nextAddressOffset[3]                  ; ctrl_nextAddressOffset[3]                                                                                                                             ; clk_n                                  ; clk_n       ; 0.000        ; 0.054      ; 0.719      ;
; 0.522 ; ctrl_nextAddressOffset[19]                 ; ctrl_nextAddressOffset[19]                                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.054      ; 0.720      ;
; 0.522 ; ctrl_nextAddressOffset[5]                  ; ctrl_nextAddressOffset[5]                                                                                                                             ; clk_n                                  ; clk_n       ; 0.000        ; 0.054      ; 0.720      ;
; 0.523 ; ctrl_nextAddressOffset[4]                  ; ctrl_nextAddressOffset[4]                                                                                                                             ; clk_n                                  ; clk_n       ; 0.000        ; 0.054      ; 0.721      ;
; 0.524 ; ctrl_nextAddressOffset[6]                  ; ctrl_nextAddressOffset[6]                                                                                                                             ; clk_n                                  ; clk_n       ; 0.000        ; 0.054      ; 0.722      ;
; 0.533 ; sdram_controller:inst_sdram|state_cnt[0]   ; sdram_controller:inst_sdram|state_cnt[1]                                                                                                              ; clk_n                                  ; clk_n       ; 0.000        ; 0.055      ; 0.732      ;
; 0.533 ; ctrl_nextAddressOffset[14]                 ; ctrl_nextAddressOffset[14]                                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.054      ; 0.731      ;
; 0.533 ; ctrl_nextAddressOffset[0]                  ; ctrl_nextAddressOffset[0]                                                                                                                             ; clk_n                                  ; clk_n       ; 0.000        ; 0.054      ; 0.731      ;
; 0.535 ; sdram_controller:inst_sdram|rd_ready_r     ; state.STATE_SDRAM_READ                                                                                                                                ; sdram_controller:inst_sdram|rd_ready_r ; clk_n       ; 0.000        ; 2.007      ; 2.896      ;
; 0.562 ; sdram_controller:inst_sdram|state_cnt[1]   ; sdram_controller:inst_sdram|state_cnt[3]                                                                                                              ; clk_n                                  ; clk_n       ; 0.000        ; 0.055      ; 0.761      ;
; 0.565 ; sdram_controller:inst_sdram|state_cnt[2]   ; sdram_controller:inst_sdram|state_cnt[3]                                                                                                              ; clk_n                                  ; clk_n       ; 0.000        ; 0.055      ; 0.764      ;
; 0.609 ; sdram_controller:inst_sdram|rd_ready_r     ; state.STATE_SDRAM_READ_RESET                                                                                                                          ; sdram_controller:inst_sdram|rd_ready_r ; clk_n       ; 0.000        ; 2.007      ; 2.970      ;
; 0.659 ; sdram_controller:inst_sdram|state_cnt[2]   ; sdram_controller:inst_sdram|state_cnt[1]                                                                                                              ; clk_n                                  ; clk_n       ; 0.000        ; 0.055      ; 0.858      ;
; 0.661 ; ctrl_nextAddressOffset[23]                 ; sdramAddressStart[3][23]                                                                                                                              ; clk_n                                  ; clk_n       ; 0.000        ; 0.087      ; 0.892      ;
; 0.662 ; sdram_controller:inst_sdram|rd_data_r[15]  ; layerRamCache:inst_layerCache|sdram_cache:inst_cacheMem|altsyncram:altsyncram_component|altsyncram_99g1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_n                                  ; clk_n       ; -0.500       ; 0.493      ; 0.844      ;
; 0.666 ; sdram_controller:inst_sdram|rd_data_r[11]  ; layerRamCache:inst_layerCache|sdram_cache:inst_cacheMem|altsyncram:altsyncram_component|altsyncram_99g1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_n                                  ; clk_n       ; -0.500       ; 0.493      ; 0.848      ;
; 0.667 ; sdram_controller:inst_sdram|rd_data_r[7]   ; layerRamCache:inst_layerCache|sdram_cache:inst_cacheMem|altsyncram:altsyncram_component|altsyncram_99g1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_n                                  ; clk_n       ; -0.500       ; 0.493      ; 0.849      ;
; 0.672 ; sdram_controller:inst_sdram|rd_ready_r     ; state.STATE_IDLE                                                                                                                                      ; sdram_controller:inst_sdram|rd_ready_r ; clk_n       ; 0.000        ; 2.007      ; 3.033      ;
; 0.682 ; sdram_controller:inst_sdram|rd_data_r[2]   ; layerRamCache:inst_layerCache|sdram_cache:inst_cacheMem|altsyncram:altsyncram_component|altsyncram_99g1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_n                                  ; clk_n       ; -0.500       ; 0.493      ; 0.864      ;
; 0.687 ; sdram_controller:inst_sdram|rd_data_r[12]  ; layerRamCache:inst_layerCache|sdram_cache:inst_cacheMem|altsyncram:altsyncram_component|altsyncram_99g1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_n                                  ; clk_n       ; -0.500       ; 0.493      ; 0.869      ;
; 0.688 ; sdram_controller:inst_sdram|rd_data_r[10]  ; layerRamCache:inst_layerCache|sdram_cache:inst_cacheMem|altsyncram:altsyncram_component|altsyncram_99g1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_n                                  ; clk_n       ; -0.500       ; 0.493      ; 0.870      ;
; 0.701 ; sdram_controller:inst_sdram|busy           ; state.STATE_IDLE                                                                                                                                      ; clk_n                                  ; clk_n       ; 0.000        ; 0.056      ; 0.901      ;
; 0.731 ; sdram_controller:inst_sdram|state[0]       ; sdram_controller:inst_sdram|state_cnt[0]                                                                                                              ; clk_n                                  ; clk_n       ; 0.000        ; 0.055      ; 0.930      ;
; 0.731 ; sdram_controller:inst_sdram|rd_ready_r     ; state.STATE_CACHE_READ                                                                                                                                ; sdram_controller:inst_sdram|rd_ready_r ; clk_n       ; 0.000        ; 2.006      ; 3.091      ;
; 0.746 ; sdram_controller:inst_sdram|refresh_cnt[1] ; sdram_controller:inst_sdram|refresh_cnt[2]                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.055      ; 0.945      ;
; 0.746 ; sdram_controller:inst_sdram|refresh_cnt[5] ; sdram_controller:inst_sdram|refresh_cnt[6]                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.055      ; 0.945      ;
; 0.747 ; sdram_controller:inst_sdram|refresh_cnt[3] ; sdram_controller:inst_sdram|refresh_cnt[4]                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.055      ; 0.946      ;
; 0.748 ; sdram_controller:inst_sdram|refresh_cnt[7] ; sdram_controller:inst_sdram|refresh_cnt[8]                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.055      ; 0.947      ;
; 0.750 ; sdram_controller:inst_sdram|refresh_cnt[2] ; sdram_controller:inst_sdram|refresh_cnt[3]                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.055      ; 0.949      ;
; 0.751 ; sdram_controller:inst_sdram|refresh_cnt[4] ; sdram_controller:inst_sdram|refresh_cnt[5]                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.055      ; 0.950      ;
; 0.752 ; sdram_controller:inst_sdram|refresh_cnt[0] ; sdram_controller:inst_sdram|refresh_cnt[1]                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.055      ; 0.951      ;
; 0.755 ; sdram_controller:inst_sdram|refresh_cnt[8] ; sdram_controller:inst_sdram|refresh_cnt[9]                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.055      ; 0.954      ;
; 0.755 ; sdram_controller:inst_sdram|refresh_cnt[6] ; sdram_controller:inst_sdram|refresh_cnt[7]                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.055      ; 0.954      ;
; 0.756 ; ctrl_nextAddressOffset[2]                  ; ctrl_nextAddressOffset[3]                                                                                                                             ; clk_n                                  ; clk_n       ; 0.000        ; 0.054      ; 0.954      ;
; 0.757 ; sdram_controller:inst_sdram|refresh_cnt[2] ; sdram_controller:inst_sdram|refresh_cnt[4]                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.055      ; 0.956      ;
; 0.757 ; ctrl_nextAddressOffset[18]                 ; ctrl_nextAddressOffset[19]                                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.054      ; 0.955      ;
; 0.758 ; sdram_controller:inst_sdram|refresh_cnt[4] ; sdram_controller:inst_sdram|refresh_cnt[6]                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.055      ; 0.957      ;
; 0.759 ; sdram_controller:inst_sdram|refresh_cnt[0] ; sdram_controller:inst_sdram|refresh_cnt[2]                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.055      ; 0.958      ;
; 0.759 ; ctrl_nextAddressOffset[10]                 ; ctrl_nextAddressOffset[11]                                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.054      ; 0.957      ;
; 0.759 ; ctrl_nextAddressOffset[8]                  ; ctrl_nextAddressOffset[9]                                                                                                                             ; clk_n                                  ; clk_n       ; 0.000        ; 0.054      ; 0.957      ;
; 0.760 ; ctrl_nextAddressOffset[0]                  ; ctrl_nextAddressOffset[1]                                                                                                                             ; clk_n                                  ; clk_n       ; 0.000        ; 0.054      ; 0.958      ;
; 0.760 ; ctrl_nextAddressOffset[16]                 ; ctrl_nextAddressOffset[17]                                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.054      ; 0.958      ;
; 0.761 ; ctrl_nextAddressOffset[22]                 ; ctrl_nextAddressOffset[23]                                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.054      ; 0.959      ;
; 0.761 ; ctrl_nextAddressOffset[20]                 ; ctrl_nextAddressOffset[21]                                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.054      ; 0.959      ;
; 0.761 ; ctrl_nextAddressOffset[9]                  ; ctrl_nextAddressOffset[10]                                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.054      ; 0.959      ;
; 0.762 ; sdram_controller:inst_sdram|refresh_cnt[6] ; sdram_controller:inst_sdram|refresh_cnt[8]                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.055      ; 0.961      ;
; 0.762 ; ctrl_nextAddressOffset[7]                  ; ctrl_nextAddressOffset[8]                                                                                                                             ; clk_n                                  ; clk_n       ; 0.000        ; 0.054      ; 0.960      ;
; 0.762 ; ctrl_nextAddressOffset[1]                  ; ctrl_nextAddressOffset[2]                                                                                                                             ; clk_n                                  ; clk_n       ; 0.000        ; 0.054      ; 0.960      ;
+-------+--------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'sdram_controller:inst_sdram|rd_ready_r'                                                                                                          ;
+-------+------------------------+------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node          ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.312 ; sd_read_count[2]       ; sd_read_count[2] ; sdram_controller:inst_sdram|rd_ready_r ; sdram_controller:inst_sdram|rd_ready_r ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sd_read_count[1]       ; sd_read_count[1] ; sdram_controller:inst_sdram|rd_ready_r ; sdram_controller:inst_sdram|rd_ready_r ; 0.000        ; 0.055      ; 0.511      ;
; 0.320 ; sd_read_count[0]       ; sd_read_count[0] ; sdram_controller:inst_sdram|rd_ready_r ; sdram_controller:inst_sdram|rd_ready_r ; 0.000        ; 0.055      ; 0.519      ;
; 0.326 ; state.STATE_SDRAM_READ ; sd_read_count[0] ; clk_n                                  ; sdram_controller:inst_sdram|rd_ready_r ; 0.000        ; 0.806      ; 1.306      ;
; 0.357 ; state.STATE_SDRAM_READ ; sd_read_count[2] ; clk_n                                  ; sdram_controller:inst_sdram|rd_ready_r ; 0.000        ; 0.806      ; 1.337      ;
; 0.358 ; state.STATE_SDRAM_READ ; sd_read_count[1] ; clk_n                                  ; sdram_controller:inst_sdram|rd_ready_r ; 0.000        ; 0.806      ; 1.338      ;
; 0.366 ; sd_read_count[0]       ; sd_read_count[1] ; sdram_controller:inst_sdram|rd_ready_r ; sdram_controller:inst_sdram|rd_ready_r ; 0.000        ; 0.055      ; 0.565      ;
; 0.368 ; sd_read_count[0]       ; sd_read_count[2] ; sdram_controller:inst_sdram|rd_ready_r ; sdram_controller:inst_sdram|rd_ready_r ; 0.000        ; 0.055      ; 0.567      ;
; 0.514 ; sd_read_count[1]       ; sd_read_count[2] ; sdram_controller:inst_sdram|rd_ready_r ; sdram_controller:inst_sdram|rd_ready_r ; 0.000        ; 0.055      ; 0.713      ;
+-------+------------------------+------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk_n'                                                                                                                           ;
+--------+-------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.203 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][21] ; clk_n        ; clk_n       ; 0.500        ; 0.064      ; 2.762      ;
; -2.203 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][21] ; clk_n        ; clk_n       ; 0.500        ; 0.063      ; 2.761      ;
; -2.203 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][19] ; clk_n        ; clk_n       ; 0.500        ; 0.064      ; 2.762      ;
; -2.203 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][19] ; clk_n        ; clk_n       ; 0.500        ; 0.063      ; 2.761      ;
; -2.203 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][20] ; clk_n        ; clk_n       ; 0.500        ; 0.060      ; 2.758      ;
; -2.203 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[16][20] ; clk_n        ; clk_n       ; 0.500        ; 0.058      ; 2.756      ;
; -2.203 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][20] ; clk_n        ; clk_n       ; 0.500        ; 0.064      ; 2.762      ;
; -2.203 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][18] ; clk_n        ; clk_n       ; 0.500        ; 0.064      ; 2.762      ;
; -2.203 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][18] ; clk_n        ; clk_n       ; 0.500        ; 0.063      ; 2.761      ;
; -2.203 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][17] ; clk_n        ; clk_n       ; 0.500        ; 0.064      ; 2.762      ;
; -2.203 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][17] ; clk_n        ; clk_n       ; 0.500        ; 0.063      ; 2.761      ;
; -2.203 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][22] ; clk_n        ; clk_n       ; 0.500        ; 0.064      ; 2.762      ;
; -2.203 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][22] ; clk_n        ; clk_n       ; 0.500        ; 0.063      ; 2.761      ;
; -2.203 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][23] ; clk_n        ; clk_n       ; 0.500        ; 0.063      ; 2.761      ;
; -2.203 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][23] ; clk_n        ; clk_n       ; 0.500        ; 0.064      ; 2.762      ;
; -2.203 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][0]  ; clk_n        ; clk_n       ; 0.500        ; 0.060      ; 2.758      ;
; -2.203 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[26][0]  ; clk_n        ; clk_n       ; 0.500        ; 0.060      ; 2.758      ;
; -2.203 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][0]  ; clk_n        ; clk_n       ; 0.500        ; 0.064      ; 2.762      ;
; -2.203 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[30][0]  ; clk_n        ; clk_n       ; 0.500        ; 0.064      ; 2.762      ;
; -2.203 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][1]  ; clk_n        ; clk_n       ; 0.500        ; 0.064      ; 2.762      ;
; -2.203 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][1]  ; clk_n        ; clk_n       ; 0.500        ; 0.063      ; 2.761      ;
; -2.203 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[26][2]  ; clk_n        ; clk_n       ; 0.500        ; 0.063      ; 2.761      ;
; -2.203 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][2]  ; clk_n        ; clk_n       ; 0.500        ; 0.063      ; 2.761      ;
; -2.203 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][2]  ; clk_n        ; clk_n       ; 0.500        ; 0.064      ; 2.762      ;
; -2.203 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][3]  ; clk_n        ; clk_n       ; 0.500        ; 0.064      ; 2.762      ;
; -2.203 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][3]  ; clk_n        ; clk_n       ; 0.500        ; 0.063      ; 2.761      ;
; -2.203 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][4]  ; clk_n        ; clk_n       ; 0.500        ; 0.064      ; 2.762      ;
; -2.203 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][4]  ; clk_n        ; clk_n       ; 0.500        ; 0.064      ; 2.762      ;
; -2.203 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][5]  ; clk_n        ; clk_n       ; 0.500        ; 0.064      ; 2.762      ;
; -2.203 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][5]  ; clk_n        ; clk_n       ; 0.500        ; 0.064      ; 2.762      ;
; -2.203 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][6]  ; clk_n        ; clk_n       ; 0.500        ; 0.063      ; 2.761      ;
; -2.203 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][6]  ; clk_n        ; clk_n       ; 0.500        ; 0.064      ; 2.762      ;
; -2.203 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][7]  ; clk_n        ; clk_n       ; 0.500        ; 0.064      ; 2.762      ;
; -2.203 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][7]  ; clk_n        ; clk_n       ; 0.500        ; 0.063      ; 2.761      ;
; -2.203 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[19][7]  ; clk_n        ; clk_n       ; 0.500        ; 0.060      ; 2.758      ;
; -2.203 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[27][7]  ; clk_n        ; clk_n       ; 0.500        ; 0.060      ; 2.758      ;
; -2.203 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][8]  ; clk_n        ; clk_n       ; 0.500        ; 0.063      ; 2.761      ;
; -2.203 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][8]  ; clk_n        ; clk_n       ; 0.500        ; 0.064      ; 2.762      ;
; -2.203 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][9]  ; clk_n        ; clk_n       ; 0.500        ; 0.060      ; 2.758      ;
; -2.203 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][9]  ; clk_n        ; clk_n       ; 0.500        ; 0.064      ; 2.762      ;
; -2.203 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][10] ; clk_n        ; clk_n       ; 0.500        ; 0.064      ; 2.762      ;
; -2.203 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][10] ; clk_n        ; clk_n       ; 0.500        ; 0.060      ; 2.758      ;
; -2.203 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[26][10] ; clk_n        ; clk_n       ; 0.500        ; 0.060      ; 2.758      ;
; -2.203 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[19][10] ; clk_n        ; clk_n       ; 0.500        ; 0.060      ; 2.758      ;
; -2.203 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[27][10] ; clk_n        ; clk_n       ; 0.500        ; 0.060      ; 2.758      ;
; -2.203 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][11] ; clk_n        ; clk_n       ; 0.500        ; 0.064      ; 2.762      ;
; -2.203 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][11] ; clk_n        ; clk_n       ; 0.500        ; 0.063      ; 2.761      ;
; -2.203 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][12] ; clk_n        ; clk_n       ; 0.500        ; 0.060      ; 2.758      ;
; -2.203 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][12] ; clk_n        ; clk_n       ; 0.500        ; 0.064      ; 2.762      ;
; -2.203 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[26][12] ; clk_n        ; clk_n       ; 0.500        ; 0.060      ; 2.758      ;
; -2.203 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][13] ; clk_n        ; clk_n       ; 0.500        ; 0.060      ; 2.758      ;
; -2.203 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][13] ; clk_n        ; clk_n       ; 0.500        ; 0.064      ; 2.762      ;
; -2.203 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[19][14] ; clk_n        ; clk_n       ; 0.500        ; 0.060      ; 2.758      ;
; -2.203 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[27][14] ; clk_n        ; clk_n       ; 0.500        ; 0.060      ; 2.758      ;
; -2.203 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[26][14] ; clk_n        ; clk_n       ; 0.500        ; 0.060      ; 2.758      ;
; -2.203 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][14] ; clk_n        ; clk_n       ; 0.500        ; 0.060      ; 2.758      ;
; -2.203 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][14] ; clk_n        ; clk_n       ; 0.500        ; 0.064      ; 2.762      ;
; -2.203 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][15] ; clk_n        ; clk_n       ; 0.500        ; 0.064      ; 2.762      ;
; -2.203 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][15] ; clk_n        ; clk_n       ; 0.500        ; 0.064      ; 2.762      ;
; -2.203 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[26][16] ; clk_n        ; clk_n       ; 0.500        ; 0.063      ; 2.761      ;
; -2.203 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][16] ; clk_n        ; clk_n       ; 0.500        ; 0.064      ; 2.762      ;
; -2.203 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][16] ; clk_n        ; clk_n       ; 0.500        ; 0.063      ; 2.761      ;
; -2.200 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[27][21] ; clk_n        ; clk_n       ; 0.500        ; 0.078      ; 2.773      ;
; -2.200 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[5][19]  ; clk_n        ; clk_n       ; 0.500        ; 0.081      ; 2.776      ;
; -2.200 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[27][20] ; clk_n        ; clk_n       ; 0.500        ; 0.078      ; 2.773      ;
; -2.200 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[27][17] ; clk_n        ; clk_n       ; 0.500        ; 0.078      ; 2.773      ;
; -2.200 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[27][23] ; clk_n        ; clk_n       ; 0.500        ; 0.078      ; 2.773      ;
; -2.200 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[5][3]   ; clk_n        ; clk_n       ; 0.500        ; 0.081      ; 2.776      ;
; -2.200 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[5][5]   ; clk_n        ; clk_n       ; 0.500        ; 0.081      ; 2.776      ;
; -2.200 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[27][8]  ; clk_n        ; clk_n       ; 0.500        ; 0.078      ; 2.773      ;
; -2.200 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[31][8]  ; clk_n        ; clk_n       ; 0.500        ; 0.078      ; 2.773      ;
; -2.200 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[5][9]   ; clk_n        ; clk_n       ; 0.500        ; 0.081      ; 2.776      ;
; -2.200 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[31][10] ; clk_n        ; clk_n       ; 0.500        ; 0.078      ; 2.773      ;
; -2.200 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[31][14] ; clk_n        ; clk_n       ; 0.500        ; 0.078      ; 2.773      ;
; -2.200 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[31][15] ; clk_n        ; clk_n       ; 0.500        ; 0.078      ; 2.773      ;
; -2.200 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[27][15] ; clk_n        ; clk_n       ; 0.500        ; 0.078      ; 2.773      ;
; -2.200 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[5][16]  ; clk_n        ; clk_n       ; 0.500        ; 0.081      ; 2.776      ;
; -2.199 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[26][21] ; clk_n        ; clk_n       ; 0.500        ; 0.073      ; 2.767      ;
; -2.199 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[31][21] ; clk_n        ; clk_n       ; 0.500        ; 0.079      ; 2.773      ;
; -2.199 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[21][21] ; clk_n        ; clk_n       ; 0.500        ; 0.082      ; 2.776      ;
; -2.199 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[20][21] ; clk_n        ; clk_n       ; 0.500        ; 0.078      ; 2.772      ;
; -2.199 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[16][21] ; clk_n        ; clk_n       ; 0.500        ; 0.076      ; 2.770      ;
; -2.199 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[19][21] ; clk_n        ; clk_n       ; 0.500        ; 0.079      ; 2.773      ;
; -2.199 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[6][21]  ; clk_n        ; clk_n       ; 0.500        ; 0.074      ; 2.768      ;
; -2.199 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[4][21]  ; clk_n        ; clk_n       ; 0.500        ; 0.076      ; 2.770      ;
; -2.199 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[3][21]  ; clk_n        ; clk_n       ; 0.500        ; 0.077      ; 2.771      ;
; -2.199 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[5][21]  ; clk_n        ; clk_n       ; 0.500        ; 0.073      ; 2.767      ;
; -2.199 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[15][21] ; clk_n        ; clk_n       ; 0.500        ; 0.082      ; 2.776      ;
; -2.199 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[13][21] ; clk_n        ; clk_n       ; 0.500        ; 0.072      ; 2.766      ;
; -2.199 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[6][19]  ; clk_n        ; clk_n       ; 0.500        ; 0.074      ; 2.768      ;
; -2.199 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[7][19]  ; clk_n        ; clk_n       ; 0.500        ; 0.073      ; 2.767      ;
; -2.199 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[3][19]  ; clk_n        ; clk_n       ; 0.500        ; 0.077      ; 2.771      ;
; -2.199 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[4][19]  ; clk_n        ; clk_n       ; 0.500        ; 0.076      ; 2.770      ;
; -2.199 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[15][19] ; clk_n        ; clk_n       ; 0.500        ; 0.082      ; 2.776      ;
; -2.199 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[31][19] ; clk_n        ; clk_n       ; 0.500        ; 0.076      ; 2.770      ;
; -2.199 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[16][19] ; clk_n        ; clk_n       ; 0.500        ; 0.076      ; 2.770      ;
; -2.199 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[19][19] ; clk_n        ; clk_n       ; 0.500        ; 0.076      ; 2.770      ;
; -2.199 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[27][19] ; clk_n        ; clk_n       ; 0.500        ; 0.076      ; 2.770      ;
; -2.199 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[5][20]  ; clk_n        ; clk_n       ; 0.500        ; 0.073      ; 2.767      ;
; -2.199 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[4][20]  ; clk_n        ; clk_n       ; 0.500        ; 0.073      ; 2.767      ;
+--------+-------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk_n'                                                                                                                           ;
+-------+-------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.335 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[8][21]  ; clk_n        ; clk_n       ; -0.500       ; 0.505      ; 2.504      ;
; 2.335 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[8][19]  ; clk_n        ; clk_n       ; -0.500       ; 0.505      ; 2.504      ;
; 2.335 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[8][0]   ; clk_n        ; clk_n       ; -0.500       ; 0.505      ; 2.504      ;
; 2.335 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[8][3]   ; clk_n        ; clk_n       ; -0.500       ; 0.505      ; 2.504      ;
; 2.335 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[8][4]   ; clk_n        ; clk_n       ; -0.500       ; 0.505      ; 2.504      ;
; 2.335 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[8][5]   ; clk_n        ; clk_n       ; -0.500       ; 0.505      ; 2.504      ;
; 2.335 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[8][7]   ; clk_n        ; clk_n       ; -0.500       ; 0.505      ; 2.504      ;
; 2.335 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[8][8]   ; clk_n        ; clk_n       ; -0.500       ; 0.505      ; 2.504      ;
; 2.335 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[8][9]   ; clk_n        ; clk_n       ; -0.500       ; 0.505      ; 2.504      ;
; 2.335 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[8][10]  ; clk_n        ; clk_n       ; -0.500       ; 0.505      ; 2.504      ;
; 2.335 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[8][11]  ; clk_n        ; clk_n       ; -0.500       ; 0.505      ; 2.504      ;
; 2.335 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[8][12]  ; clk_n        ; clk_n       ; -0.500       ; 0.505      ; 2.504      ;
; 2.335 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[8][13]  ; clk_n        ; clk_n       ; -0.500       ; 0.505      ; 2.504      ;
; 2.335 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[8][14]  ; clk_n        ; clk_n       ; -0.500       ; 0.505      ; 2.504      ;
; 2.335 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[8][15]  ; clk_n        ; clk_n       ; -0.500       ; 0.505      ; 2.504      ;
; 2.378 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[8][20]  ; clk_n        ; clk_n       ; -0.500       ; 0.473      ; 2.515      ;
; 2.378 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[8][17]  ; clk_n        ; clk_n       ; -0.500       ; 0.473      ; 2.515      ;
; 2.378 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[8][22]  ; clk_n        ; clk_n       ; -0.500       ; 0.473      ; 2.515      ;
; 2.378 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[8][23]  ; clk_n        ; clk_n       ; -0.500       ; 0.473      ; 2.515      ;
; 2.378 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[8][1]   ; clk_n        ; clk_n       ; -0.500       ; 0.473      ; 2.515      ;
; 2.378 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[8][16]  ; clk_n        ; clk_n       ; -0.500       ; 0.473      ; 2.515      ;
; 2.380 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[8][18]  ; clk_n        ; clk_n       ; -0.500       ; 0.466      ; 2.510      ;
; 2.410 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[8][21]  ; clk_n        ; clk_n       ; -0.500       ; 0.505      ; 2.579      ;
; 2.410 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[8][19]  ; clk_n        ; clk_n       ; -0.500       ; 0.505      ; 2.579      ;
; 2.410 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[8][0]   ; clk_n        ; clk_n       ; -0.500       ; 0.505      ; 2.579      ;
; 2.410 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[8][3]   ; clk_n        ; clk_n       ; -0.500       ; 0.505      ; 2.579      ;
; 2.410 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[8][4]   ; clk_n        ; clk_n       ; -0.500       ; 0.505      ; 2.579      ;
; 2.410 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[8][5]   ; clk_n        ; clk_n       ; -0.500       ; 0.505      ; 2.579      ;
; 2.410 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[8][7]   ; clk_n        ; clk_n       ; -0.500       ; 0.505      ; 2.579      ;
; 2.410 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[8][8]   ; clk_n        ; clk_n       ; -0.500       ; 0.505      ; 2.579      ;
; 2.410 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[8][9]   ; clk_n        ; clk_n       ; -0.500       ; 0.505      ; 2.579      ;
; 2.410 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[8][10]  ; clk_n        ; clk_n       ; -0.500       ; 0.505      ; 2.579      ;
; 2.410 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[8][11]  ; clk_n        ; clk_n       ; -0.500       ; 0.505      ; 2.579      ;
; 2.410 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[8][12]  ; clk_n        ; clk_n       ; -0.500       ; 0.505      ; 2.579      ;
; 2.410 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[8][13]  ; clk_n        ; clk_n       ; -0.500       ; 0.505      ; 2.579      ;
; 2.410 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[8][14]  ; clk_n        ; clk_n       ; -0.500       ; 0.505      ; 2.579      ;
; 2.410 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[8][15]  ; clk_n        ; clk_n       ; -0.500       ; 0.505      ; 2.579      ;
; 2.453 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[8][20]  ; clk_n        ; clk_n       ; -0.500       ; 0.473      ; 2.590      ;
; 2.453 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[8][17]  ; clk_n        ; clk_n       ; -0.500       ; 0.473      ; 2.590      ;
; 2.453 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[8][22]  ; clk_n        ; clk_n       ; -0.500       ; 0.473      ; 2.590      ;
; 2.453 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[8][23]  ; clk_n        ; clk_n       ; -0.500       ; 0.473      ; 2.590      ;
; 2.453 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[8][1]   ; clk_n        ; clk_n       ; -0.500       ; 0.473      ; 2.590      ;
; 2.453 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[8][16]  ; clk_n        ; clk_n       ; -0.500       ; 0.473      ; 2.590      ;
; 2.455 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[8][18]  ; clk_n        ; clk_n       ; -0.500       ; 0.466      ; 2.585      ;
; 2.651 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[22][21] ; clk_n        ; clk_n       ; -0.500       ; 0.202      ; 2.517      ;
; 2.651 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[22][19] ; clk_n        ; clk_n       ; -0.500       ; 0.202      ; 2.517      ;
; 2.651 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[22][20] ; clk_n        ; clk_n       ; -0.500       ; 0.202      ; 2.517      ;
; 2.651 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[22][18] ; clk_n        ; clk_n       ; -0.500       ; 0.202      ; 2.517      ;
; 2.651 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[22][17] ; clk_n        ; clk_n       ; -0.500       ; 0.202      ; 2.517      ;
; 2.651 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[22][22] ; clk_n        ; clk_n       ; -0.500       ; 0.202      ; 2.517      ;
; 2.651 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[22][23] ; clk_n        ; clk_n       ; -0.500       ; 0.202      ; 2.517      ;
; 2.651 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[22][0]  ; clk_n        ; clk_n       ; -0.500       ; 0.202      ; 2.517      ;
; 2.651 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[30][0]  ; clk_n        ; clk_n       ; -0.500       ; 0.202      ; 2.517      ;
; 2.651 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[22][1]  ; clk_n        ; clk_n       ; -0.500       ; 0.202      ; 2.517      ;
; 2.651 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[22][2]  ; clk_n        ; clk_n       ; -0.500       ; 0.202      ; 2.517      ;
; 2.651 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[22][3]  ; clk_n        ; clk_n       ; -0.500       ; 0.202      ; 2.517      ;
; 2.651 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[19][7]  ; clk_n        ; clk_n       ; -0.500       ; 0.198      ; 2.513      ;
; 2.651 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[27][7]  ; clk_n        ; clk_n       ; -0.500       ; 0.198      ; 2.513      ;
; 2.651 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[22][9]  ; clk_n        ; clk_n       ; -0.500       ; 0.202      ; 2.517      ;
; 2.651 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[22][10] ; clk_n        ; clk_n       ; -0.500       ; 0.202      ; 2.517      ;
; 2.651 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[19][10] ; clk_n        ; clk_n       ; -0.500       ; 0.198      ; 2.513      ;
; 2.651 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[27][10] ; clk_n        ; clk_n       ; -0.500       ; 0.198      ; 2.513      ;
; 2.651 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[19][14] ; clk_n        ; clk_n       ; -0.500       ; 0.198      ; 2.513      ;
; 2.651 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[27][14] ; clk_n        ; clk_n       ; -0.500       ; 0.198      ; 2.513      ;
; 2.651 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[22][14] ; clk_n        ; clk_n       ; -0.500       ; 0.202      ; 2.517      ;
; 2.651 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[22][16] ; clk_n        ; clk_n       ; -0.500       ; 0.202      ; 2.517      ;
; 2.652 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[18][21] ; clk_n        ; clk_n       ; -0.500       ; 0.201      ; 2.517      ;
; 2.652 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[18][19] ; clk_n        ; clk_n       ; -0.500       ; 0.201      ; 2.517      ;
; 2.652 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[18][20] ; clk_n        ; clk_n       ; -0.500       ; 0.198      ; 2.514      ;
; 2.652 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[16][20] ; clk_n        ; clk_n       ; -0.500       ; 0.196      ; 2.512      ;
; 2.652 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[18][18] ; clk_n        ; clk_n       ; -0.500       ; 0.201      ; 2.517      ;
; 2.652 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[18][17] ; clk_n        ; clk_n       ; -0.500       ; 0.201      ; 2.517      ;
; 2.652 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[18][22] ; clk_n        ; clk_n       ; -0.500       ; 0.201      ; 2.517      ;
; 2.652 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[18][23] ; clk_n        ; clk_n       ; -0.500       ; 0.201      ; 2.517      ;
; 2.652 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[18][0]  ; clk_n        ; clk_n       ; -0.500       ; 0.198      ; 2.514      ;
; 2.652 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[26][0]  ; clk_n        ; clk_n       ; -0.500       ; 0.198      ; 2.514      ;
; 2.652 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[18][1]  ; clk_n        ; clk_n       ; -0.500       ; 0.201      ; 2.517      ;
; 2.652 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[26][2]  ; clk_n        ; clk_n       ; -0.500       ; 0.201      ; 2.517      ;
; 2.652 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[18][2]  ; clk_n        ; clk_n       ; -0.500       ; 0.201      ; 2.517      ;
; 2.652 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[18][3]  ; clk_n        ; clk_n       ; -0.500       ; 0.201      ; 2.517      ;
; 2.652 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[18][4]  ; clk_n        ; clk_n       ; -0.500       ; 0.202      ; 2.518      ;
; 2.652 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[22][4]  ; clk_n        ; clk_n       ; -0.500       ; 0.202      ; 2.518      ;
; 2.652 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[22][5]  ; clk_n        ; clk_n       ; -0.500       ; 0.202      ; 2.518      ;
; 2.652 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[18][5]  ; clk_n        ; clk_n       ; -0.500       ; 0.202      ; 2.518      ;
; 2.652 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[18][6]  ; clk_n        ; clk_n       ; -0.500       ; 0.201      ; 2.517      ;
; 2.652 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[22][6]  ; clk_n        ; clk_n       ; -0.500       ; 0.202      ; 2.518      ;
; 2.652 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[22][7]  ; clk_n        ; clk_n       ; -0.500       ; 0.202      ; 2.518      ;
; 2.652 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[18][7]  ; clk_n        ; clk_n       ; -0.500       ; 0.201      ; 2.517      ;
; 2.652 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[18][8]  ; clk_n        ; clk_n       ; -0.500       ; 0.201      ; 2.517      ;
; 2.652 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[22][8]  ; clk_n        ; clk_n       ; -0.500       ; 0.202      ; 2.518      ;
; 2.652 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[18][9]  ; clk_n        ; clk_n       ; -0.500       ; 0.198      ; 2.514      ;
; 2.652 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[18][10] ; clk_n        ; clk_n       ; -0.500       ; 0.198      ; 2.514      ;
; 2.652 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[26][10] ; clk_n        ; clk_n       ; -0.500       ; 0.198      ; 2.514      ;
; 2.652 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[22][11] ; clk_n        ; clk_n       ; -0.500       ; 0.202      ; 2.518      ;
; 2.652 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[18][11] ; clk_n        ; clk_n       ; -0.500       ; 0.201      ; 2.517      ;
; 2.652 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[18][12] ; clk_n        ; clk_n       ; -0.500       ; 0.198      ; 2.514      ;
; 2.652 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[22][12] ; clk_n        ; clk_n       ; -0.500       ; 0.202      ; 2.518      ;
; 2.652 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[26][12] ; clk_n        ; clk_n       ; -0.500       ; 0.198      ; 2.514      ;
; 2.652 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[18][13] ; clk_n        ; clk_n       ; -0.500       ; 0.198      ; 2.514      ;
; 2.652 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[22][13] ; clk_n        ; clk_n       ; -0.500       ; 0.202      ; 2.518      ;
+-------+-------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                              ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk_n                                  ; -6.361 ; -5622.692     ;
; sdram_controller:inst_sdram|rd_ready_r ; 0.415  ; 0.000         ;
+----------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                              ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; sdram_controller:inst_sdram|rd_ready_r ; 0.128 ; 0.000         ;
; clk_n                                  ; 0.186 ; 0.000         ;
+----------------------------------------+-------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk_n ; -0.969 ; -735.515             ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk_n ; 1.359 ; 0.000                ;
+-------+-------+----------------------+


+-----------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk_n                                  ; -3.000 ; -1180.470     ;
; sdram_controller:inst_sdram|rd_ready_r ; -1.000 ; -3.000        ;
+----------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_n'                                                                                                                                                            ;
+--------+-------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.361 ; sdramAddressStart[6][1]                               ; layerRamCache:inst_layerCache|cacheAddressStart[25][21] ; clk_n        ; clk_n       ; 0.500        ; 0.355      ; 7.203      ;
; -6.361 ; sdramAddressStart[6][1]                               ; layerRamCache:inst_layerCache|cacheAddressStart[25][19] ; clk_n        ; clk_n       ; 0.500        ; 0.355      ; 7.203      ;
; -6.361 ; sdramAddressStart[6][1]                               ; layerRamCache:inst_layerCache|cacheAddressStart[25][20] ; clk_n        ; clk_n       ; 0.500        ; 0.355      ; 7.203      ;
; -6.361 ; sdramAddressStart[6][1]                               ; layerRamCache:inst_layerCache|cacheAddressStart[25][17] ; clk_n        ; clk_n       ; 0.500        ; 0.355      ; 7.203      ;
; -6.361 ; sdramAddressStart[6][1]                               ; layerRamCache:inst_layerCache|cacheAddressStart[25][22] ; clk_n        ; clk_n       ; 0.500        ; 0.355      ; 7.203      ;
; -6.361 ; sdramAddressStart[6][1]                               ; layerRamCache:inst_layerCache|cacheAddressStart[25][23] ; clk_n        ; clk_n       ; 0.500        ; 0.355      ; 7.203      ;
; -6.361 ; sdramAddressStart[6][1]                               ; layerRamCache:inst_layerCache|cacheAddressStart[25][0]  ; clk_n        ; clk_n       ; 0.500        ; 0.355      ; 7.203      ;
; -6.361 ; sdramAddressStart[6][1]                               ; layerRamCache:inst_layerCache|cacheAddressStart[25][3]  ; clk_n        ; clk_n       ; 0.500        ; 0.355      ; 7.203      ;
; -6.361 ; sdramAddressStart[6][1]                               ; layerRamCache:inst_layerCache|cacheAddressStart[25][4]  ; clk_n        ; clk_n       ; 0.500        ; 0.355      ; 7.203      ;
; -6.361 ; sdramAddressStart[6][1]                               ; layerRamCache:inst_layerCache|cacheAddressStart[25][8]  ; clk_n        ; clk_n       ; 0.500        ; 0.355      ; 7.203      ;
; -6.361 ; sdramAddressStart[6][1]                               ; layerRamCache:inst_layerCache|cacheAddressStart[25][9]  ; clk_n        ; clk_n       ; 0.500        ; 0.355      ; 7.203      ;
; -6.361 ; sdramAddressStart[6][1]                               ; layerRamCache:inst_layerCache|cacheAddressStart[25][10] ; clk_n        ; clk_n       ; 0.500        ; 0.355      ; 7.203      ;
; -6.361 ; sdramAddressStart[6][1]                               ; layerRamCache:inst_layerCache|cacheAddressStart[25][11] ; clk_n        ; clk_n       ; 0.500        ; 0.355      ; 7.203      ;
; -6.361 ; sdramAddressStart[6][1]                               ; layerRamCache:inst_layerCache|cacheAddressStart[25][15] ; clk_n        ; clk_n       ; 0.500        ; 0.355      ; 7.203      ;
; -6.361 ; sdramAddressStart[6][1]                               ; layerRamCache:inst_layerCache|cacheAddressStart[25][16] ; clk_n        ; clk_n       ; 0.500        ; 0.355      ; 7.203      ;
; -6.349 ; layerRamCache:inst_layerCache|cacheAddressStart[6][4] ; state.STATE_IDLE                                        ; clk_n        ; clk_n       ; 0.500        ; -0.419     ; 6.417      ;
; -6.340 ; sdramAddressStart[5][0]                               ; layerRamCache:inst_layerCache|cacheAddressStart[25][21] ; clk_n        ; clk_n       ; 0.500        ; 0.354      ; 7.181      ;
; -6.340 ; sdramAddressStart[5][0]                               ; layerRamCache:inst_layerCache|cacheAddressStart[25][19] ; clk_n        ; clk_n       ; 0.500        ; 0.354      ; 7.181      ;
; -6.340 ; sdramAddressStart[5][0]                               ; layerRamCache:inst_layerCache|cacheAddressStart[25][20] ; clk_n        ; clk_n       ; 0.500        ; 0.354      ; 7.181      ;
; -6.340 ; sdramAddressStart[5][0]                               ; layerRamCache:inst_layerCache|cacheAddressStart[25][17] ; clk_n        ; clk_n       ; 0.500        ; 0.354      ; 7.181      ;
; -6.340 ; sdramAddressStart[5][0]                               ; layerRamCache:inst_layerCache|cacheAddressStart[25][22] ; clk_n        ; clk_n       ; 0.500        ; 0.354      ; 7.181      ;
; -6.340 ; sdramAddressStart[5][0]                               ; layerRamCache:inst_layerCache|cacheAddressStart[25][23] ; clk_n        ; clk_n       ; 0.500        ; 0.354      ; 7.181      ;
; -6.340 ; sdramAddressStart[5][0]                               ; layerRamCache:inst_layerCache|cacheAddressStart[25][0]  ; clk_n        ; clk_n       ; 0.500        ; 0.354      ; 7.181      ;
; -6.340 ; sdramAddressStart[5][0]                               ; layerRamCache:inst_layerCache|cacheAddressStart[25][3]  ; clk_n        ; clk_n       ; 0.500        ; 0.354      ; 7.181      ;
; -6.340 ; sdramAddressStart[5][0]                               ; layerRamCache:inst_layerCache|cacheAddressStart[25][4]  ; clk_n        ; clk_n       ; 0.500        ; 0.354      ; 7.181      ;
; -6.340 ; sdramAddressStart[5][0]                               ; layerRamCache:inst_layerCache|cacheAddressStart[25][8]  ; clk_n        ; clk_n       ; 0.500        ; 0.354      ; 7.181      ;
; -6.340 ; sdramAddressStart[5][0]                               ; layerRamCache:inst_layerCache|cacheAddressStart[25][9]  ; clk_n        ; clk_n       ; 0.500        ; 0.354      ; 7.181      ;
; -6.340 ; sdramAddressStart[5][0]                               ; layerRamCache:inst_layerCache|cacheAddressStart[25][10] ; clk_n        ; clk_n       ; 0.500        ; 0.354      ; 7.181      ;
; -6.340 ; sdramAddressStart[5][0]                               ; layerRamCache:inst_layerCache|cacheAddressStart[25][11] ; clk_n        ; clk_n       ; 0.500        ; 0.354      ; 7.181      ;
; -6.340 ; sdramAddressStart[5][0]                               ; layerRamCache:inst_layerCache|cacheAddressStart[25][15] ; clk_n        ; clk_n       ; 0.500        ; 0.354      ; 7.181      ;
; -6.340 ; sdramAddressStart[5][0]                               ; layerRamCache:inst_layerCache|cacheAddressStart[25][16] ; clk_n        ; clk_n       ; 0.500        ; 0.354      ; 7.181      ;
; -6.330 ; sdramAddressStart[6][1]                               ; layerRamCache:inst_layerCache|cacheAddressStart[20][2]  ; clk_n        ; clk_n       ; 0.500        ; 0.351      ; 7.168      ;
; -6.330 ; sdramAddressStart[6][1]                               ; layerRamCache:inst_layerCache|cacheAddressStart[20][3]  ; clk_n        ; clk_n       ; 0.500        ; 0.351      ; 7.168      ;
; -6.330 ; sdramAddressStart[6][1]                               ; layerRamCache:inst_layerCache|cacheAddressStart[20][14] ; clk_n        ; clk_n       ; 0.500        ; 0.351      ; 7.168      ;
; -6.321 ; sdramAddressStart[6][1]                               ; layerRamCache:inst_layerCache|cacheAddressStart[20][21] ; clk_n        ; clk_n       ; 0.500        ; 0.354      ; 7.162      ;
; -6.321 ; sdramAddressStart[6][1]                               ; layerRamCache:inst_layerCache|cacheAddressStart[20][20] ; clk_n        ; clk_n       ; 0.500        ; 0.354      ; 7.162      ;
; -6.321 ; sdramAddressStart[6][1]                               ; layerRamCache:inst_layerCache|cacheAddressStart[20][18] ; clk_n        ; clk_n       ; 0.500        ; 0.354      ; 7.162      ;
; -6.321 ; sdramAddressStart[6][1]                               ; layerRamCache:inst_layerCache|cacheAddressStart[20][23] ; clk_n        ; clk_n       ; 0.500        ; 0.354      ; 7.162      ;
; -6.321 ; sdramAddressStart[6][1]                               ; layerRamCache:inst_layerCache|cacheAddressStart[20][1]  ; clk_n        ; clk_n       ; 0.500        ; 0.354      ; 7.162      ;
; -6.321 ; sdramAddressStart[6][1]                               ; layerRamCache:inst_layerCache|cacheAddressStart[20][5]  ; clk_n        ; clk_n       ; 0.500        ; 0.354      ; 7.162      ;
; -6.321 ; sdramAddressStart[6][1]                               ; layerRamCache:inst_layerCache|cacheAddressStart[20][6]  ; clk_n        ; clk_n       ; 0.500        ; 0.354      ; 7.162      ;
; -6.321 ; sdramAddressStart[6][1]                               ; layerRamCache:inst_layerCache|cacheAddressStart[20][7]  ; clk_n        ; clk_n       ; 0.500        ; 0.354      ; 7.162      ;
; -6.321 ; sdramAddressStart[6][1]                               ; layerRamCache:inst_layerCache|cacheAddressStart[20][9]  ; clk_n        ; clk_n       ; 0.500        ; 0.354      ; 7.162      ;
; -6.321 ; sdramAddressStart[6][1]                               ; layerRamCache:inst_layerCache|cacheAddressStart[20][11] ; clk_n        ; clk_n       ; 0.500        ; 0.354      ; 7.162      ;
; -6.321 ; sdramAddressStart[6][1]                               ; layerRamCache:inst_layerCache|cacheAddressStart[20][12] ; clk_n        ; clk_n       ; 0.500        ; 0.354      ; 7.162      ;
; -6.321 ; sdramAddressStart[6][1]                               ; layerRamCache:inst_layerCache|cacheAddressStart[20][13] ; clk_n        ; clk_n       ; 0.500        ; 0.354      ; 7.162      ;
; -6.321 ; sdramAddressStart[6][1]                               ; layerRamCache:inst_layerCache|cacheAddressStart[20][15] ; clk_n        ; clk_n       ; 0.500        ; 0.354      ; 7.162      ;
; -6.317 ; sdramAddressStart[6][1]                               ; layerRamCache:inst_layerCache|cacheAddressStart[1][23]  ; clk_n        ; clk_n       ; 0.500        ; 0.354      ; 7.158      ;
; -6.317 ; sdramAddressStart[6][1]                               ; layerRamCache:inst_layerCache|cacheAddressStart[1][9]   ; clk_n        ; clk_n       ; 0.500        ; 0.354      ; 7.158      ;
; -6.317 ; sdramAddressStart[6][1]                               ; layerRamCache:inst_layerCache|cacheAddressStart[1][10]  ; clk_n        ; clk_n       ; 0.500        ; 0.354      ; 7.158      ;
; -6.317 ; sdramAddressStart[6][1]                               ; layerRamCache:inst_layerCache|cacheAddressStart[1][12]  ; clk_n        ; clk_n       ; 0.500        ; 0.354      ; 7.158      ;
; -6.317 ; sdramAddressStart[6][1]                               ; layerRamCache:inst_layerCache|cacheAddressStart[1][13]  ; clk_n        ; clk_n       ; 0.500        ; 0.354      ; 7.158      ;
; -6.317 ; sdramAddressStart[6][1]                               ; layerRamCache:inst_layerCache|cacheAddressStart[1][14]  ; clk_n        ; clk_n       ; 0.500        ; 0.354      ; 7.158      ;
; -6.317 ; sdramAddressStart[6][1]                               ; layerRamCache:inst_layerCache|cacheAddressStart[1][15]  ; clk_n        ; clk_n       ; 0.500        ; 0.354      ; 7.158      ;
; -6.309 ; sdramAddressStart[5][0]                               ; layerRamCache:inst_layerCache|cacheAddressStart[20][2]  ; clk_n        ; clk_n       ; 0.500        ; 0.350      ; 7.146      ;
; -6.309 ; sdramAddressStart[5][0]                               ; layerRamCache:inst_layerCache|cacheAddressStart[20][3]  ; clk_n        ; clk_n       ; 0.500        ; 0.350      ; 7.146      ;
; -6.309 ; sdramAddressStart[5][0]                               ; layerRamCache:inst_layerCache|cacheAddressStart[20][14] ; clk_n        ; clk_n       ; 0.500        ; 0.350      ; 7.146      ;
; -6.307 ; sdramAddressStart[6][1]                               ; layerRamCache:inst_layerCache|cacheAddressStart[15][0]  ; clk_n        ; clk_n       ; 0.500        ; 0.353      ; 7.147      ;
; -6.307 ; sdramAddressStart[6][1]                               ; layerRamCache:inst_layerCache|cacheAddressStart[15][1]  ; clk_n        ; clk_n       ; 0.500        ; 0.353      ; 7.147      ;
; -6.306 ; sdramAddressStart[6][1]                               ; layerRamCache:inst_layerCache|cacheAddressStart[8][2]   ; clk_n        ; clk_n       ; 0.500        ; 0.355      ; 7.148      ;
; -6.302 ; sdramAddressStart[6][1]                               ; layerRamCache:inst_layerCache|cacheAddressStart[19][11] ; clk_n        ; clk_n       ; 0.500        ; 0.345      ; 7.134      ;
; -6.300 ; sdramAddressStart[5][0]                               ; layerRamCache:inst_layerCache|cacheAddressStart[20][21] ; clk_n        ; clk_n       ; 0.500        ; 0.353      ; 7.140      ;
; -6.300 ; sdramAddressStart[5][0]                               ; layerRamCache:inst_layerCache|cacheAddressStart[20][20] ; clk_n        ; clk_n       ; 0.500        ; 0.353      ; 7.140      ;
; -6.300 ; sdramAddressStart[5][0]                               ; layerRamCache:inst_layerCache|cacheAddressStart[20][18] ; clk_n        ; clk_n       ; 0.500        ; 0.353      ; 7.140      ;
; -6.300 ; sdramAddressStart[5][0]                               ; layerRamCache:inst_layerCache|cacheAddressStart[20][23] ; clk_n        ; clk_n       ; 0.500        ; 0.353      ; 7.140      ;
; -6.300 ; sdramAddressStart[5][0]                               ; layerRamCache:inst_layerCache|cacheAddressStart[20][1]  ; clk_n        ; clk_n       ; 0.500        ; 0.353      ; 7.140      ;
; -6.300 ; sdramAddressStart[5][0]                               ; layerRamCache:inst_layerCache|cacheAddressStart[20][5]  ; clk_n        ; clk_n       ; 0.500        ; 0.353      ; 7.140      ;
; -6.300 ; sdramAddressStart[5][0]                               ; layerRamCache:inst_layerCache|cacheAddressStart[20][6]  ; clk_n        ; clk_n       ; 0.500        ; 0.353      ; 7.140      ;
; -6.300 ; sdramAddressStart[5][0]                               ; layerRamCache:inst_layerCache|cacheAddressStart[20][7]  ; clk_n        ; clk_n       ; 0.500        ; 0.353      ; 7.140      ;
; -6.300 ; sdramAddressStart[5][0]                               ; layerRamCache:inst_layerCache|cacheAddressStart[20][9]  ; clk_n        ; clk_n       ; 0.500        ; 0.353      ; 7.140      ;
; -6.300 ; sdramAddressStart[5][0]                               ; layerRamCache:inst_layerCache|cacheAddressStart[20][11] ; clk_n        ; clk_n       ; 0.500        ; 0.353      ; 7.140      ;
; -6.300 ; sdramAddressStart[5][0]                               ; layerRamCache:inst_layerCache|cacheAddressStart[20][12] ; clk_n        ; clk_n       ; 0.500        ; 0.353      ; 7.140      ;
; -6.300 ; sdramAddressStart[5][0]                               ; layerRamCache:inst_layerCache|cacheAddressStart[20][13] ; clk_n        ; clk_n       ; 0.500        ; 0.353      ; 7.140      ;
; -6.300 ; sdramAddressStart[5][0]                               ; layerRamCache:inst_layerCache|cacheAddressStart[20][15] ; clk_n        ; clk_n       ; 0.500        ; 0.353      ; 7.140      ;
; -6.298 ; sdramAddressStart[6][1]                               ; layerRamCache:inst_layerCache|cacheAddressStart[27][7]  ; clk_n        ; clk_n       ; 0.500        ; 0.352      ; 7.137      ;
; -6.298 ; sdramAddressStart[6][1]                               ; layerRamCache:inst_layerCache|cacheAddressStart[27][10] ; clk_n        ; clk_n       ; 0.500        ; 0.352      ; 7.137      ;
; -6.298 ; sdramAddressStart[6][1]                               ; layerRamCache:inst_layerCache|cacheAddressStart[27][14] ; clk_n        ; clk_n       ; 0.500        ; 0.352      ; 7.137      ;
; -6.296 ; sdramAddressStart[6][1]                               ; layerRamCache:inst_layerCache|cacheAddressStart[1][21]  ; clk_n        ; clk_n       ; 0.500        ; 0.347      ; 7.130      ;
; -6.296 ; sdramAddressStart[6][1]                               ; layerRamCache:inst_layerCache|cacheAddressStart[1][19]  ; clk_n        ; clk_n       ; 0.500        ; 0.347      ; 7.130      ;
; -6.296 ; sdramAddressStart[6][1]                               ; layerRamCache:inst_layerCache|cacheAddressStart[1][20]  ; clk_n        ; clk_n       ; 0.500        ; 0.347      ; 7.130      ;
; -6.296 ; sdramAddressStart[6][1]                               ; layerRamCache:inst_layerCache|cacheAddressStart[1][18]  ; clk_n        ; clk_n       ; 0.500        ; 0.347      ; 7.130      ;
; -6.296 ; sdramAddressStart[6][1]                               ; layerRamCache:inst_layerCache|cacheAddressStart[1][17]  ; clk_n        ; clk_n       ; 0.500        ; 0.347      ; 7.130      ;
; -6.296 ; sdramAddressStart[6][1]                               ; layerRamCache:inst_layerCache|cacheAddressStart[1][22]  ; clk_n        ; clk_n       ; 0.500        ; 0.347      ; 7.130      ;
; -6.296 ; sdramAddressStart[6][1]                               ; layerRamCache:inst_layerCache|cacheAddressStart[1][0]   ; clk_n        ; clk_n       ; 0.500        ; 0.347      ; 7.130      ;
; -6.296 ; sdramAddressStart[6][1]                               ; layerRamCache:inst_layerCache|cacheAddressStart[1][3]   ; clk_n        ; clk_n       ; 0.500        ; 0.347      ; 7.130      ;
; -6.296 ; sdramAddressStart[6][1]                               ; layerRamCache:inst_layerCache|cacheAddressStart[1][11]  ; clk_n        ; clk_n       ; 0.500        ; 0.347      ; 7.130      ;
; -6.296 ; sdramAddressStart[5][0]                               ; layerRamCache:inst_layerCache|cacheAddressStart[1][23]  ; clk_n        ; clk_n       ; 0.500        ; 0.353      ; 7.136      ;
; -6.296 ; sdramAddressStart[5][0]                               ; layerRamCache:inst_layerCache|cacheAddressStart[1][9]   ; clk_n        ; clk_n       ; 0.500        ; 0.353      ; 7.136      ;
; -6.296 ; sdramAddressStart[5][0]                               ; layerRamCache:inst_layerCache|cacheAddressStart[1][10]  ; clk_n        ; clk_n       ; 0.500        ; 0.353      ; 7.136      ;
; -6.296 ; sdramAddressStart[5][0]                               ; layerRamCache:inst_layerCache|cacheAddressStart[1][12]  ; clk_n        ; clk_n       ; 0.500        ; 0.353      ; 7.136      ;
; -6.296 ; sdramAddressStart[5][0]                               ; layerRamCache:inst_layerCache|cacheAddressStart[1][13]  ; clk_n        ; clk_n       ; 0.500        ; 0.353      ; 7.136      ;
; -6.296 ; sdramAddressStart[5][0]                               ; layerRamCache:inst_layerCache|cacheAddressStart[1][14]  ; clk_n        ; clk_n       ; 0.500        ; 0.353      ; 7.136      ;
; -6.296 ; sdramAddressStart[5][0]                               ; layerRamCache:inst_layerCache|cacheAddressStart[1][15]  ; clk_n        ; clk_n       ; 0.500        ; 0.353      ; 7.136      ;
; -6.294 ; sdramAddressStart[6][1]                               ; layerRamCache:inst_layerCache|cacheAddressStart[12][21] ; clk_n        ; clk_n       ; 0.500        ; 0.339      ; 7.120      ;
; -6.294 ; sdramAddressStart[6][1]                               ; layerRamCache:inst_layerCache|cacheAddressStart[12][19] ; clk_n        ; clk_n       ; 0.500        ; 0.339      ; 7.120      ;
; -6.294 ; sdramAddressStart[6][1]                               ; layerRamCache:inst_layerCache|cacheAddressStart[12][20] ; clk_n        ; clk_n       ; 0.500        ; 0.339      ; 7.120      ;
; -6.294 ; sdramAddressStart[6][1]                               ; layerRamCache:inst_layerCache|cacheAddressStart[12][18] ; clk_n        ; clk_n       ; 0.500        ; 0.339      ; 7.120      ;
; -6.294 ; sdramAddressStart[6][1]                               ; layerRamCache:inst_layerCache|cacheAddressStart[12][22] ; clk_n        ; clk_n       ; 0.500        ; 0.339      ; 7.120      ;
; -6.294 ; sdramAddressStart[6][1]                               ; layerRamCache:inst_layerCache|cacheAddressStart[12][23] ; clk_n        ; clk_n       ; 0.500        ; 0.339      ; 7.120      ;
; -6.294 ; sdramAddressStart[6][1]                               ; layerRamCache:inst_layerCache|cacheAddressStart[12][0]  ; clk_n        ; clk_n       ; 0.500        ; 0.339      ; 7.120      ;
+--------+-------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'sdram_controller:inst_sdram|rd_ready_r'                                                                                                         ;
+-------+------------------------+------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node          ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.415 ; state.STATE_SDRAM_READ ; sd_read_count[1] ; clk_n                                  ; sdram_controller:inst_sdram|rd_ready_r ; 1.000        ; 0.398      ; 0.960      ;
; 0.415 ; state.STATE_SDRAM_READ ; sd_read_count[2] ; clk_n                                  ; sdram_controller:inst_sdram|rd_ready_r ; 1.000        ; 0.398      ; 0.960      ;
; 0.419 ; sd_read_count[1]       ; sd_read_count[2] ; sdram_controller:inst_sdram|rd_ready_r ; sdram_controller:inst_sdram|rd_ready_r ; 1.000        ; -0.037     ; 0.531      ;
; 0.421 ; state.STATE_SDRAM_READ ; sd_read_count[0] ; clk_n                                  ; sdram_controller:inst_sdram|rd_ready_r ; 1.000        ; 0.398      ; 0.954      ;
; 0.547 ; sd_read_count[0]       ; sd_read_count[1] ; sdram_controller:inst_sdram|rd_ready_r ; sdram_controller:inst_sdram|rd_ready_r ; 1.000        ; -0.037     ; 0.403      ;
; 0.547 ; sd_read_count[0]       ; sd_read_count[2] ; sdram_controller:inst_sdram|rd_ready_r ; sdram_controller:inst_sdram|rd_ready_r ; 1.000        ; -0.037     ; 0.403      ;
; 0.591 ; sd_read_count[0]       ; sd_read_count[0] ; sdram_controller:inst_sdram|rd_ready_r ; sdram_controller:inst_sdram|rd_ready_r ; 1.000        ; -0.037     ; 0.359      ;
; 0.591 ; sd_read_count[2]       ; sd_read_count[2] ; sdram_controller:inst_sdram|rd_ready_r ; sdram_controller:inst_sdram|rd_ready_r ; 1.000        ; -0.037     ; 0.359      ;
; 0.591 ; sd_read_count[1]       ; sd_read_count[1] ; sdram_controller:inst_sdram|rd_ready_r ; sdram_controller:inst_sdram|rd_ready_r ; 1.000        ; -0.037     ; 0.359      ;
+-------+------------------------+------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'sdram_controller:inst_sdram|rd_ready_r'                                                                                                          ;
+-------+------------------------+------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node          ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.128 ; state.STATE_SDRAM_READ ; sd_read_count[0] ; clk_n                                  ; sdram_controller:inst_sdram|rd_ready_r ; 0.000        ; 0.530      ; 0.772      ;
; 0.142 ; state.STATE_SDRAM_READ ; sd_read_count[1] ; clk_n                                  ; sdram_controller:inst_sdram|rd_ready_r ; 0.000        ; 0.530      ; 0.786      ;
; 0.142 ; state.STATE_SDRAM_READ ; sd_read_count[2] ; clk_n                                  ; sdram_controller:inst_sdram|rd_ready_r ; 0.000        ; 0.530      ; 0.786      ;
; 0.186 ; sd_read_count[2]       ; sd_read_count[2] ; sdram_controller:inst_sdram|rd_ready_r ; sdram_controller:inst_sdram|rd_ready_r ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sd_read_count[1]       ; sd_read_count[1] ; sdram_controller:inst_sdram|rd_ready_r ; sdram_controller:inst_sdram|rd_ready_r ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; sd_read_count[0]       ; sd_read_count[0] ; sdram_controller:inst_sdram|rd_ready_r ; sdram_controller:inst_sdram|rd_ready_r ; 0.000        ; 0.037      ; 0.314      ;
; 0.216 ; sd_read_count[0]       ; sd_read_count[2] ; sdram_controller:inst_sdram|rd_ready_r ; sdram_controller:inst_sdram|rd_ready_r ; 0.000        ; 0.037      ; 0.337      ;
; 0.216 ; sd_read_count[0]       ; sd_read_count[1] ; sdram_controller:inst_sdram|rd_ready_r ; sdram_controller:inst_sdram|rd_ready_r ; 0.000        ; 0.037      ; 0.337      ;
; 0.307 ; sd_read_count[1]       ; sd_read_count[2] ; sdram_controller:inst_sdram|rd_ready_r ; sdram_controller:inst_sdram|rd_ready_r ; 0.000        ; 0.037      ; 0.428      ;
+-------+------------------------+------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_n'                                                                                                                                                                                                                                                                         ;
+-------+--------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                                                                                                                               ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; 0.186 ; sdram_controller:inst_sdram|wr_data_r[15]  ; sdram_controller:inst_sdram|wr_data_r[15]                                                                                                             ; clk_n                                  ; clk_n       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sdram_controller:inst_sdram|wr_data_r[12]  ; sdram_controller:inst_sdram|wr_data_r[12]                                                                                                             ; clk_n                                  ; clk_n       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sdram_controller:inst_sdram|wr_data_r[11]  ; sdram_controller:inst_sdram|wr_data_r[11]                                                                                                             ; clk_n                                  ; clk_n       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sdram_controller:inst_sdram|wr_data_r[10]  ; sdram_controller:inst_sdram|wr_data_r[10]                                                                                                             ; clk_n                                  ; clk_n       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sdram_controller:inst_sdram|wr_data_r[9]   ; sdram_controller:inst_sdram|wr_data_r[9]                                                                                                              ; clk_n                                  ; clk_n       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sdram_controller:inst_sdram|wr_data_r[8]   ; sdram_controller:inst_sdram|wr_data_r[8]                                                                                                              ; clk_n                                  ; clk_n       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sdram_controller:inst_sdram|wr_data_r[7]   ; sdram_controller:inst_sdram|wr_data_r[7]                                                                                                              ; clk_n                                  ; clk_n       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sdram_controller:inst_sdram|wr_data_r[6]   ; sdram_controller:inst_sdram|wr_data_r[6]                                                                                                              ; clk_n                                  ; clk_n       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sdram_controller:inst_sdram|wr_data_r[5]   ; sdram_controller:inst_sdram|wr_data_r[5]                                                                                                              ; clk_n                                  ; clk_n       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sdram_controller:inst_sdram|wr_data_r[4]   ; sdram_controller:inst_sdram|wr_data_r[4]                                                                                                              ; clk_n                                  ; clk_n       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sdram_controller:inst_sdram|wr_data_r[3]   ; sdram_controller:inst_sdram|wr_data_r[3]                                                                                                              ; clk_n                                  ; clk_n       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sdram_controller:inst_sdram|wr_data_r[1]   ; sdram_controller:inst_sdram|wr_data_r[1]                                                                                                              ; clk_n                                  ; clk_n       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sdram_controller:inst_sdram|wr_data_r[0]   ; sdram_controller:inst_sdram|wr_data_r[0]                                                                                                              ; clk_n                                  ; clk_n       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sdram_controller:inst_sdram|wr_data_r[14]  ; sdram_controller:inst_sdram|wr_data_r[14]                                                                                                             ; clk_n                                  ; clk_n       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sdram_controller:inst_sdram|wr_data_r[13]  ; sdram_controller:inst_sdram|wr_data_r[13]                                                                                                             ; clk_n                                  ; clk_n       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sdram_controller:inst_sdram|wr_data_r[2]   ; sdram_controller:inst_sdram|wr_data_r[2]                                                                                                              ; clk_n                                  ; clk_n       ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; sdram_controller:inst_sdram|command[4]     ; sdram_controller:inst_sdram|command[4]                                                                                                                ; clk_n                                  ; clk_n       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sdram_controller:inst_sdram|state[0]       ; sdram_controller:inst_sdram|state[0]                                                                                                                  ; clk_n                                  ; clk_n       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sdram_controller:inst_sdram|state[2]       ; sdram_controller:inst_sdram|state[2]                                                                                                                  ; clk_n                                  ; clk_n       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sdram_controller:inst_sdram|state[3]       ; sdram_controller:inst_sdram|state[3]                                                                                                                  ; clk_n                                  ; clk_n       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sdram_controller:inst_sdram|state_cnt[1]   ; sdram_controller:inst_sdram|state_cnt[1]                                                                                                              ; clk_n                                  ; clk_n       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sdram_controller:inst_sdram|state[1]       ; sdram_controller:inst_sdram|state[1]                                                                                                                  ; clk_n                                  ; clk_n       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sdram_controller:inst_sdram|state_cnt[3]   ; sdram_controller:inst_sdram|state_cnt[3]                                                                                                              ; clk_n                                  ; clk_n       ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; sdram_controller:inst_sdram|state_cnt[0]   ; sdram_controller:inst_sdram|state_cnt[0]                                                                                                              ; clk_n                                  ; clk_n       ; 0.000        ; 0.036      ; 0.314      ;
; 0.198 ; sdram_controller:inst_sdram|refresh_cnt[9] ; sdram_controller:inst_sdram|refresh_cnt[9]                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.036      ; 0.318      ;
; 0.210 ; sdram_controller:inst_sdram|state_cnt[0]   ; sdram_controller:inst_sdram|state_cnt[3]                                                                                                              ; clk_n                                  ; clk_n       ; 0.000        ; 0.036      ; 0.330      ;
; 0.256 ; sdram_controller:inst_sdram|rd_ready_r     ; state.STATE_SDRAM_READ_RESET                                                                                                                          ; sdram_controller:inst_sdram|rd_ready_r ; clk_n       ; 0.000        ; 1.261      ; 1.736      ;
; 0.272 ; sdram_controller:inst_sdram|rd_data_r[15]  ; layerRamCache:inst_layerCache|sdram_cache:inst_cacheMem|altsyncram:altsyncram_component|altsyncram_99g1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_n                                  ; clk_n       ; -0.500       ; 0.612      ; 0.508      ;
; 0.273 ; sdram_controller:inst_sdram|rd_data_r[7]   ; layerRamCache:inst_layerCache|sdram_cache:inst_cacheMem|altsyncram:altsyncram_component|altsyncram_99g1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_n                                  ; clk_n       ; -0.500       ; 0.612      ; 0.509      ;
; 0.273 ; sdram_controller:inst_sdram|rd_data_r[11]  ; layerRamCache:inst_layerCache|sdram_cache:inst_cacheMem|altsyncram:altsyncram_component|altsyncram_99g1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_n                                  ; clk_n       ; -0.500       ; 0.612      ; 0.509      ;
; 0.279 ; sdram_controller:inst_sdram|rd_data_r[2]   ; layerRamCache:inst_layerCache|sdram_cache:inst_cacheMem|altsyncram:altsyncram_component|altsyncram_99g1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_n                                  ; clk_n       ; -0.500       ; 0.612      ; 0.515      ;
; 0.283 ; sdram_controller:inst_sdram|rd_data_r[12]  ; layerRamCache:inst_layerCache|sdram_cache:inst_cacheMem|altsyncram:altsyncram_component|altsyncram_99g1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_n                                  ; clk_n       ; -0.500       ; 0.612      ; 0.519      ;
; 0.284 ; sdram_controller:inst_sdram|rd_data_r[10]  ; layerRamCache:inst_layerCache|sdram_cache:inst_cacheMem|altsyncram:altsyncram_component|altsyncram_99g1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_n                                  ; clk_n       ; -0.500       ; 0.612      ; 0.520      ;
; 0.288 ; sdram_controller:inst_sdram|rd_ready_r     ; state.STATE_SDRAM_READ                                                                                                                                ; sdram_controller:inst_sdram|rd_ready_r ; clk_n       ; 0.000        ; 1.261      ; 1.768      ;
; 0.299 ; sdram_controller:inst_sdram|refresh_cnt[1] ; sdram_controller:inst_sdram|refresh_cnt[1]                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; sdram_controller:inst_sdram|refresh_cnt[2] ; sdram_controller:inst_sdram|refresh_cnt[2]                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; sdram_controller:inst_sdram|refresh_cnt[3] ; sdram_controller:inst_sdram|refresh_cnt[3]                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; sdram_controller:inst_sdram|refresh_cnt[4] ; sdram_controller:inst_sdram|refresh_cnt[4]                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; sdram_controller:inst_sdram|refresh_cnt[5] ; sdram_controller:inst_sdram|refresh_cnt[5]                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; sdram_controller:inst_sdram|refresh_cnt[7] ; sdram_controller:inst_sdram|refresh_cnt[7]                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; sdram_controller:inst_sdram|refresh_cnt[8] ; sdram_controller:inst_sdram|refresh_cnt[8]                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.036      ; 0.420      ;
; 0.301 ; sdram_controller:inst_sdram|refresh_cnt[6] ; sdram_controller:inst_sdram|refresh_cnt[6]                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.036      ; 0.421      ;
; 0.304 ; ctrl_nextAddressOffset[11]                 ; ctrl_nextAddressOffset[11]                                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; ctrl_nextAddressOffset[9]                  ; ctrl_nextAddressOffset[9]                                                                                                                             ; clk_n                                  ; clk_n       ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; ctrl_nextAddressOffset[1]                  ; ctrl_nextAddressOffset[1]                                                                                                                             ; clk_n                                  ; clk_n       ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; sdram_controller:inst_sdram|rd_ready_r     ; state.STATE_IDLE                                                                                                                                      ; sdram_controller:inst_sdram|rd_ready_r ; clk_n       ; 0.000        ; 1.261      ; 1.784      ;
; 0.305 ; ctrl_nextAddressOffset[23]                 ; ctrl_nextAddressOffset[23]                                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; ctrl_nextAddressOffset[17]                 ; ctrl_nextAddressOffset[17]                                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; ctrl_nextAddressOffset[7]                  ; ctrl_nextAddressOffset[7]                                                                                                                             ; clk_n                                  ; clk_n       ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; ctrl_nextAddressOffset[2]                  ; ctrl_nextAddressOffset[2]                                                                                                                             ; clk_n                                  ; clk_n       ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; ctrl_nextAddressOffset[18]                 ; ctrl_nextAddressOffset[18]                                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; ctrl_nextAddressOffset[10]                 ; ctrl_nextAddressOffset[10]                                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; ctrl_nextAddressOffset[21]                 ; ctrl_nextAddressOffset[21]                                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; ctrl_nextAddressOffset[20]                 ; ctrl_nextAddressOffset[20]                                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; ctrl_nextAddressOffset[16]                 ; ctrl_nextAddressOffset[16]                                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; ctrl_nextAddressOffset[8]                  ; ctrl_nextAddressOffset[8]                                                                                                                             ; clk_n                                  ; clk_n       ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; sdram_controller:inst_sdram|rd_ready_r     ; state.STATE_CACHE_READ                                                                                                                                ; sdram_controller:inst_sdram|rd_ready_r ; clk_n       ; 0.000        ; 1.261      ; 1.787      ;
; 0.308 ; ctrl_nextAddressOffset[22]                 ; ctrl_nextAddressOffset[22]                                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; ctrl_nextAddressOffset[15]                 ; ctrl_nextAddressOffset[15]                                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; ctrl_nextAddressOffset[13]                 ; ctrl_nextAddressOffset[13]                                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.036      ; 0.428      ;
; 0.309 ; ctrl_nextAddressOffset[12]                 ; ctrl_nextAddressOffset[12]                                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.036      ; 0.429      ;
; 0.309 ; sdram_controller:inst_sdram|refresh_cnt[0] ; sdram_controller:inst_sdram|refresh_cnt[0]                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.036      ; 0.429      ;
; 0.310 ; ctrl_nextAddressOffset[5]                  ; ctrl_nextAddressOffset[5]                                                                                                                             ; clk_n                                  ; clk_n       ; 0.000        ; 0.036      ; 0.430      ;
; 0.310 ; ctrl_nextAddressOffset[4]                  ; ctrl_nextAddressOffset[4]                                                                                                                             ; clk_n                                  ; clk_n       ; 0.000        ; 0.036      ; 0.430      ;
; 0.310 ; ctrl_nextAddressOffset[3]                  ; ctrl_nextAddressOffset[3]                                                                                                                             ; clk_n                                  ; clk_n       ; 0.000        ; 0.036      ; 0.430      ;
; 0.311 ; ctrl_nextAddressOffset[19]                 ; ctrl_nextAddressOffset[19]                                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; ctrl_nextAddressOffset[6]                  ; ctrl_nextAddressOffset[6]                                                                                                                             ; clk_n                                  ; clk_n       ; 0.000        ; 0.036      ; 0.431      ;
; 0.318 ; ctrl_nextAddressOffset[14]                 ; ctrl_nextAddressOffset[14]                                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.036      ; 0.438      ;
; 0.318 ; ctrl_nextAddressOffset[0]                  ; ctrl_nextAddressOffset[0]                                                                                                                             ; clk_n                                  ; clk_n       ; 0.000        ; 0.036      ; 0.438      ;
; 0.318 ; sdram_controller:inst_sdram|state_cnt[0]   ; sdram_controller:inst_sdram|state_cnt[1]                                                                                                              ; clk_n                                  ; clk_n       ; 0.000        ; 0.036      ; 0.438      ;
; 0.336 ; sdram_controller:inst_sdram|state_cnt[1]   ; sdram_controller:inst_sdram|state_cnt[3]                                                                                                              ; clk_n                                  ; clk_n       ; 0.000        ; 0.036      ; 0.456      ;
; 0.338 ; sdram_controller:inst_sdram|state_cnt[2]   ; sdram_controller:inst_sdram|state_cnt[3]                                                                                                              ; clk_n                                  ; clk_n       ; 0.000        ; 0.036      ; 0.458      ;
; 0.380 ; sdram_controller:inst_sdram|state_cnt[2]   ; sdram_controller:inst_sdram|state_cnt[1]                                                                                                              ; clk_n                                  ; clk_n       ; 0.000        ; 0.036      ; 0.500      ;
; 0.382 ; ctrl_nextAddressOffset[23]                 ; sdramAddressStart[3][23]                                                                                                                              ; clk_n                                  ; clk_n       ; 0.000        ; 0.059      ; 0.525      ;
; 0.393 ; sdram_controller:inst_sdram|busy           ; state.STATE_IDLE                                                                                                                                      ; clk_n                                  ; clk_n       ; 0.000        ; 0.037      ; 0.514      ;
; 0.404 ; sdram_controller:inst_sdram|rd_data_r[9]   ; layerRamCache:inst_layerCache|sdram_cache:inst_cacheMem|altsyncram:altsyncram_component|altsyncram_99g1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_n                                  ; clk_n       ; -0.500       ; 0.612      ; 0.640      ;
; 0.404 ; sdram_controller:inst_sdram|rd_data_r[13]  ; layerRamCache:inst_layerCache|sdram_cache:inst_cacheMem|altsyncram:altsyncram_component|altsyncram_99g1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_n                                  ; clk_n       ; -0.500       ; 0.603      ; 0.631      ;
; 0.421 ; sdram_controller:inst_sdram|rd_data_r[1]   ; layerRamCache:inst_layerCache|sdram_cache:inst_cacheMem|altsyncram:altsyncram_component|altsyncram_99g1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_n                                  ; clk_n       ; -0.500       ; 0.615      ; 0.660      ;
; 0.422 ; sdram_controller:inst_sdram|rd_data_r[5]   ; layerRamCache:inst_layerCache|sdram_cache:inst_cacheMem|altsyncram:altsyncram_component|altsyncram_99g1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_n                                  ; clk_n       ; -0.500       ; 0.615      ; 0.661      ;
; 0.423 ; sdram_controller:inst_sdram|rd_data_r[6]   ; layerRamCache:inst_layerCache|sdram_cache:inst_cacheMem|altsyncram:altsyncram_component|altsyncram_99g1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_n                                  ; clk_n       ; -0.500       ; 0.615      ; 0.662      ;
; 0.433 ; sdram_controller:inst_sdram|rd_data_r[3]   ; layerRamCache:inst_layerCache|sdram_cache:inst_cacheMem|altsyncram:altsyncram_component|altsyncram_99g1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_n                                  ; clk_n       ; -0.500       ; 0.615      ; 0.672      ;
; 0.433 ; sdram_controller:inst_sdram|rd_data_r[4]   ; layerRamCache:inst_layerCache|sdram_cache:inst_cacheMem|altsyncram:altsyncram_component|altsyncram_99g1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_n                                  ; clk_n       ; -0.500       ; 0.615      ; 0.672      ;
; 0.440 ; sdram_controller:inst_sdram|state[0]       ; sdram_controller:inst_sdram|state_cnt[0]                                                                                                              ; clk_n                                  ; clk_n       ; 0.000        ; 0.036      ; 0.560      ;
; 0.445 ; state.STATE_IDLE                           ; state.STATE_CACHE_READ                                                                                                                                ; clk_n                                  ; clk_n       ; 0.000        ; 0.037      ; 0.566      ;
; 0.448 ; sdram_controller:inst_sdram|refresh_cnt[1] ; sdram_controller:inst_sdram|refresh_cnt[2]                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.036      ; 0.568      ;
; 0.448 ; sdram_controller:inst_sdram|refresh_cnt[3] ; sdram_controller:inst_sdram|refresh_cnt[4]                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.036      ; 0.568      ;
; 0.448 ; sdram_controller:inst_sdram|refresh_cnt[7] ; sdram_controller:inst_sdram|refresh_cnt[8]                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.036      ; 0.568      ;
; 0.448 ; sdram_controller:inst_sdram|refresh_cnt[5] ; sdram_controller:inst_sdram|refresh_cnt[6]                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.036      ; 0.568      ;
; 0.453 ; ctrl_nextAddressOffset[2]                  ; ctrl_nextAddressOffset[3]                                                                                                                             ; clk_n                                  ; clk_n       ; 0.000        ; 0.036      ; 0.573      ;
; 0.454 ; ctrl_nextAddressOffset[10]                 ; ctrl_nextAddressOffset[11]                                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; ctrl_nextAddressOffset[18]                 ; ctrl_nextAddressOffset[19]                                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; ctrl_nextAddressOffset[8]                  ; ctrl_nextAddressOffset[9]                                                                                                                             ; clk_n                                  ; clk_n       ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; ctrl_nextAddressOffset[0]                  ; ctrl_nextAddressOffset[1]                                                                                                                             ; clk_n                                  ; clk_n       ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; ctrl_nextAddressOffset[16]                 ; ctrl_nextAddressOffset[17]                                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; ctrl_nextAddressOffset[20]                 ; ctrl_nextAddressOffset[21]                                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.036      ; 0.575      ;
; 0.456 ; ctrl_nextAddressOffset[22]                 ; ctrl_nextAddressOffset[23]                                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.036      ; 0.576      ;
; 0.456 ; sdram_controller:inst_sdram|refresh_cnt[0] ; sdram_controller:inst_sdram|refresh_cnt[1]                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.036      ; 0.576      ;
; 0.457 ; ctrl_nextAddressOffset[12]                 ; ctrl_nextAddressOffset[13]                                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.036      ; 0.577      ;
; 0.457 ; sdram_controller:inst_sdram|refresh_cnt[2] ; sdram_controller:inst_sdram|refresh_cnt[3]                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.036      ; 0.577      ;
; 0.457 ; sdram_controller:inst_sdram|refresh_cnt[4] ; sdram_controller:inst_sdram|refresh_cnt[5]                                                                                                            ; clk_n                                  ; clk_n       ; 0.000        ; 0.036      ; 0.577      ;
+-------+--------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk_n'                                                                                                                           ;
+--------+-------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.969 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][21] ; clk_n        ; clk_n       ; 0.500        ; 0.338      ; 1.794      ;
; -0.969 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][21] ; clk_n        ; clk_n       ; 0.500        ; 0.338      ; 1.794      ;
; -0.969 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][19] ; clk_n        ; clk_n       ; 0.500        ; 0.338      ; 1.794      ;
; -0.969 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][19] ; clk_n        ; clk_n       ; 0.500        ; 0.338      ; 1.794      ;
; -0.969 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[16][20] ; clk_n        ; clk_n       ; 0.500        ; 0.333      ; 1.789      ;
; -0.969 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][20] ; clk_n        ; clk_n       ; 0.500        ; 0.338      ; 1.794      ;
; -0.969 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][18] ; clk_n        ; clk_n       ; 0.500        ; 0.338      ; 1.794      ;
; -0.969 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][18] ; clk_n        ; clk_n       ; 0.500        ; 0.338      ; 1.794      ;
; -0.969 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][17] ; clk_n        ; clk_n       ; 0.500        ; 0.338      ; 1.794      ;
; -0.969 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][17] ; clk_n        ; clk_n       ; 0.500        ; 0.338      ; 1.794      ;
; -0.969 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][22] ; clk_n        ; clk_n       ; 0.500        ; 0.338      ; 1.794      ;
; -0.969 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][22] ; clk_n        ; clk_n       ; 0.500        ; 0.338      ; 1.794      ;
; -0.969 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][23] ; clk_n        ; clk_n       ; 0.500        ; 0.338      ; 1.794      ;
; -0.969 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][23] ; clk_n        ; clk_n       ; 0.500        ; 0.338      ; 1.794      ;
; -0.969 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][0]  ; clk_n        ; clk_n       ; 0.500        ; 0.338      ; 1.794      ;
; -0.969 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[30][0]  ; clk_n        ; clk_n       ; 0.500        ; 0.338      ; 1.794      ;
; -0.969 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][1]  ; clk_n        ; clk_n       ; 0.500        ; 0.338      ; 1.794      ;
; -0.969 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][1]  ; clk_n        ; clk_n       ; 0.500        ; 0.338      ; 1.794      ;
; -0.969 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[26][2]  ; clk_n        ; clk_n       ; 0.500        ; 0.338      ; 1.794      ;
; -0.969 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][2]  ; clk_n        ; clk_n       ; 0.500        ; 0.338      ; 1.794      ;
; -0.969 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][2]  ; clk_n        ; clk_n       ; 0.500        ; 0.338      ; 1.794      ;
; -0.969 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][3]  ; clk_n        ; clk_n       ; 0.500        ; 0.338      ; 1.794      ;
; -0.969 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][3]  ; clk_n        ; clk_n       ; 0.500        ; 0.338      ; 1.794      ;
; -0.969 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][4]  ; clk_n        ; clk_n       ; 0.500        ; 0.338      ; 1.794      ;
; -0.969 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][4]  ; clk_n        ; clk_n       ; 0.500        ; 0.338      ; 1.794      ;
; -0.969 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][5]  ; clk_n        ; clk_n       ; 0.500        ; 0.338      ; 1.794      ;
; -0.969 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][5]  ; clk_n        ; clk_n       ; 0.500        ; 0.338      ; 1.794      ;
; -0.969 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][6]  ; clk_n        ; clk_n       ; 0.500        ; 0.338      ; 1.794      ;
; -0.969 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][6]  ; clk_n        ; clk_n       ; 0.500        ; 0.338      ; 1.794      ;
; -0.969 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][7]  ; clk_n        ; clk_n       ; 0.500        ; 0.338      ; 1.794      ;
; -0.969 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][7]  ; clk_n        ; clk_n       ; 0.500        ; 0.338      ; 1.794      ;
; -0.969 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[19][7]  ; clk_n        ; clk_n       ; 0.500        ; 0.334      ; 1.790      ;
; -0.969 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[27][7]  ; clk_n        ; clk_n       ; 0.500        ; 0.334      ; 1.790      ;
; -0.969 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][8]  ; clk_n        ; clk_n       ; 0.500        ; 0.338      ; 1.794      ;
; -0.969 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][8]  ; clk_n        ; clk_n       ; 0.500        ; 0.338      ; 1.794      ;
; -0.969 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][9]  ; clk_n        ; clk_n       ; 0.500        ; 0.338      ; 1.794      ;
; -0.969 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][10] ; clk_n        ; clk_n       ; 0.500        ; 0.338      ; 1.794      ;
; -0.969 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[19][10] ; clk_n        ; clk_n       ; 0.500        ; 0.334      ; 1.790      ;
; -0.969 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[27][10] ; clk_n        ; clk_n       ; 0.500        ; 0.334      ; 1.790      ;
; -0.969 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][11] ; clk_n        ; clk_n       ; 0.500        ; 0.338      ; 1.794      ;
; -0.969 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][11] ; clk_n        ; clk_n       ; 0.500        ; 0.338      ; 1.794      ;
; -0.969 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][12] ; clk_n        ; clk_n       ; 0.500        ; 0.338      ; 1.794      ;
; -0.969 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][13] ; clk_n        ; clk_n       ; 0.500        ; 0.338      ; 1.794      ;
; -0.969 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[19][14] ; clk_n        ; clk_n       ; 0.500        ; 0.334      ; 1.790      ;
; -0.969 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[27][14] ; clk_n        ; clk_n       ; 0.500        ; 0.334      ; 1.790      ;
; -0.969 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][14] ; clk_n        ; clk_n       ; 0.500        ; 0.338      ; 1.794      ;
; -0.969 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][15] ; clk_n        ; clk_n       ; 0.500        ; 0.338      ; 1.794      ;
; -0.969 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][15] ; clk_n        ; clk_n       ; 0.500        ; 0.338      ; 1.794      ;
; -0.969 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[26][16] ; clk_n        ; clk_n       ; 0.500        ; 0.338      ; 1.794      ;
; -0.969 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[22][16] ; clk_n        ; clk_n       ; 0.500        ; 0.338      ; 1.794      ;
; -0.969 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][16] ; clk_n        ; clk_n       ; 0.500        ; 0.338      ; 1.794      ;
; -0.968 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][20] ; clk_n        ; clk_n       ; 0.500        ; 0.335      ; 1.790      ;
; -0.968 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][0]  ; clk_n        ; clk_n       ; 0.500        ; 0.335      ; 1.790      ;
; -0.968 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[26][0]  ; clk_n        ; clk_n       ; 0.500        ; 0.335      ; 1.790      ;
; -0.968 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][9]  ; clk_n        ; clk_n       ; 0.500        ; 0.335      ; 1.790      ;
; -0.968 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][10] ; clk_n        ; clk_n       ; 0.500        ; 0.335      ; 1.790      ;
; -0.968 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[26][10] ; clk_n        ; clk_n       ; 0.500        ; 0.335      ; 1.790      ;
; -0.968 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][12] ; clk_n        ; clk_n       ; 0.500        ; 0.335      ; 1.790      ;
; -0.968 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[26][12] ; clk_n        ; clk_n       ; 0.500        ; 0.335      ; 1.790      ;
; -0.968 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][13] ; clk_n        ; clk_n       ; 0.500        ; 0.335      ; 1.790      ;
; -0.968 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[26][14] ; clk_n        ; clk_n       ; 0.500        ; 0.335      ; 1.790      ;
; -0.968 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[18][14] ; clk_n        ; clk_n       ; 0.500        ; 0.335      ; 1.790      ;
; -0.965 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[31][21] ; clk_n        ; clk_n       ; 0.500        ; 0.348      ; 1.800      ;
; -0.965 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[21][21] ; clk_n        ; clk_n       ; 0.500        ; 0.352      ; 1.804      ;
; -0.965 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[16][21] ; clk_n        ; clk_n       ; 0.500        ; 0.346      ; 1.798      ;
; -0.965 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[14][19] ; clk_n        ; clk_n       ; 0.500        ; 0.349      ; 1.801      ;
; -0.965 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[16][19] ; clk_n        ; clk_n       ; 0.500        ; 0.346      ; 1.798      ;
; -0.965 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[26][19] ; clk_n        ; clk_n       ; 0.500        ; 0.343      ; 1.795      ;
; -0.965 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[26][20] ; clk_n        ; clk_n       ; 0.500        ; 0.352      ; 1.804      ;
; -0.965 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[26][18] ; clk_n        ; clk_n       ; 0.500        ; 0.343      ; 1.795      ;
; -0.965 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[30][18] ; clk_n        ; clk_n       ; 0.500        ; 0.343      ; 1.795      ;
; -0.965 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[21][18] ; clk_n        ; clk_n       ; 0.500        ; 0.352      ; 1.804      ;
; -0.965 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[16][18] ; clk_n        ; clk_n       ; 0.500        ; 0.346      ; 1.798      ;
; -0.965 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[23][18] ; clk_n        ; clk_n       ; 0.500        ; 0.352      ; 1.804      ;
; -0.965 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[20][17] ; clk_n        ; clk_n       ; 0.500        ; 0.346      ; 1.798      ;
; -0.965 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[16][17] ; clk_n        ; clk_n       ; 0.500        ; 0.346      ; 1.798      ;
; -0.965 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[26][17] ; clk_n        ; clk_n       ; 0.500        ; 0.343      ; 1.795      ;
; -0.965 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[0][17]  ; clk_n        ; clk_n       ; 0.500        ; 0.347      ; 1.799      ;
; -0.965 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[21][22] ; clk_n        ; clk_n       ; 0.500        ; 0.352      ; 1.804      ;
; -0.965 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[16][22] ; clk_n        ; clk_n       ; 0.500        ; 0.346      ; 1.798      ;
; -0.965 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[7][22]  ; clk_n        ; clk_n       ; 0.500        ; 0.340      ; 1.792      ;
; -0.965 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[3][22]  ; clk_n        ; clk_n       ; 0.500        ; 0.340      ; 1.792      ;
; -0.965 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[16][23] ; clk_n        ; clk_n       ; 0.500        ; 0.346      ; 1.798      ;
; -0.965 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[23][23] ; clk_n        ; clk_n       ; 0.500        ; 0.352      ; 1.804      ;
; -0.965 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[21][23] ; clk_n        ; clk_n       ; 0.500        ; 0.352      ; 1.804      ;
; -0.965 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[26][23] ; clk_n        ; clk_n       ; 0.500        ; 0.352      ; 1.804      ;
; -0.965 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[1][23]  ; clk_n        ; clk_n       ; 0.500        ; 0.347      ; 1.799      ;
; -0.965 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[0][23]  ; clk_n        ; clk_n       ; 0.500        ; 0.347      ; 1.799      ;
; -0.965 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[16][0]  ; clk_n        ; clk_n       ; 0.500        ; 0.346      ; 1.798      ;
; -0.965 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[23][0]  ; clk_n        ; clk_n       ; 0.500        ; 0.348      ; 1.800      ;
; -0.965 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[31][0]  ; clk_n        ; clk_n       ; 0.500        ; 0.348      ; 1.800      ;
; -0.965 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[14][0]  ; clk_n        ; clk_n       ; 0.500        ; 0.349      ; 1.801      ;
; -0.965 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[0][1]   ; clk_n        ; clk_n       ; 0.500        ; 0.347      ; 1.799      ;
; -0.965 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[26][1]  ; clk_n        ; clk_n       ; 0.500        ; 0.343      ; 1.795      ;
; -0.965 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[23][1]  ; clk_n        ; clk_n       ; 0.500        ; 0.348      ; 1.800      ;
; -0.965 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[31][1]  ; clk_n        ; clk_n       ; 0.500        ; 0.348      ; 1.800      ;
; -0.965 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[23][2]  ; clk_n        ; clk_n       ; 0.500        ; 0.348      ; 1.800      ;
; -0.965 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[31][2]  ; clk_n        ; clk_n       ; 0.500        ; 0.348      ; 1.800      ;
; -0.965 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[7][3]   ; clk_n        ; clk_n       ; 0.500        ; 0.340      ; 1.792      ;
; -0.965 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[15][3]  ; clk_n        ; clk_n       ; 0.500        ; 0.352      ; 1.804      ;
+--------+-------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk_n'                                                                                                                           ;
+-------+-------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.359 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[8][21]  ; clk_n        ; clk_n       ; -0.500       ; 0.633      ; 1.596      ;
; 1.359 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[8][19]  ; clk_n        ; clk_n       ; -0.500       ; 0.633      ; 1.596      ;
; 1.359 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[8][0]   ; clk_n        ; clk_n       ; -0.500       ; 0.633      ; 1.596      ;
; 1.359 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[8][3]   ; clk_n        ; clk_n       ; -0.500       ; 0.633      ; 1.596      ;
; 1.359 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[8][4]   ; clk_n        ; clk_n       ; -0.500       ; 0.633      ; 1.596      ;
; 1.359 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[8][5]   ; clk_n        ; clk_n       ; -0.500       ; 0.633      ; 1.596      ;
; 1.359 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[8][7]   ; clk_n        ; clk_n       ; -0.500       ; 0.633      ; 1.596      ;
; 1.359 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[8][8]   ; clk_n        ; clk_n       ; -0.500       ; 0.633      ; 1.596      ;
; 1.359 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[8][9]   ; clk_n        ; clk_n       ; -0.500       ; 0.633      ; 1.596      ;
; 1.359 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[8][10]  ; clk_n        ; clk_n       ; -0.500       ; 0.633      ; 1.596      ;
; 1.359 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[8][11]  ; clk_n        ; clk_n       ; -0.500       ; 0.633      ; 1.596      ;
; 1.359 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[8][12]  ; clk_n        ; clk_n       ; -0.500       ; 0.633      ; 1.596      ;
; 1.359 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[8][13]  ; clk_n        ; clk_n       ; -0.500       ; 0.633      ; 1.596      ;
; 1.359 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[8][14]  ; clk_n        ; clk_n       ; -0.500       ; 0.633      ; 1.596      ;
; 1.359 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[8][15]  ; clk_n        ; clk_n       ; -0.500       ; 0.633      ; 1.596      ;
; 1.388 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[8][20]  ; clk_n        ; clk_n       ; -0.500       ; 0.611      ; 1.603      ;
; 1.388 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[8][17]  ; clk_n        ; clk_n       ; -0.500       ; 0.611      ; 1.603      ;
; 1.388 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[8][22]  ; clk_n        ; clk_n       ; -0.500       ; 0.611      ; 1.603      ;
; 1.388 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[8][23]  ; clk_n        ; clk_n       ; -0.500       ; 0.611      ; 1.603      ;
; 1.388 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[8][1]   ; clk_n        ; clk_n       ; -0.500       ; 0.611      ; 1.603      ;
; 1.388 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[8][16]  ; clk_n        ; clk_n       ; -0.500       ; 0.611      ; 1.603      ;
; 1.390 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[8][18]  ; clk_n        ; clk_n       ; -0.500       ; 0.607      ; 1.601      ;
; 1.406 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[8][21]  ; clk_n        ; clk_n       ; -0.500       ; 0.633      ; 1.643      ;
; 1.406 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[8][19]  ; clk_n        ; clk_n       ; -0.500       ; 0.633      ; 1.643      ;
; 1.406 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[8][0]   ; clk_n        ; clk_n       ; -0.500       ; 0.633      ; 1.643      ;
; 1.406 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[8][3]   ; clk_n        ; clk_n       ; -0.500       ; 0.633      ; 1.643      ;
; 1.406 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[8][4]   ; clk_n        ; clk_n       ; -0.500       ; 0.633      ; 1.643      ;
; 1.406 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[8][5]   ; clk_n        ; clk_n       ; -0.500       ; 0.633      ; 1.643      ;
; 1.406 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[8][7]   ; clk_n        ; clk_n       ; -0.500       ; 0.633      ; 1.643      ;
; 1.406 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[8][8]   ; clk_n        ; clk_n       ; -0.500       ; 0.633      ; 1.643      ;
; 1.406 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[8][9]   ; clk_n        ; clk_n       ; -0.500       ; 0.633      ; 1.643      ;
; 1.406 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[8][10]  ; clk_n        ; clk_n       ; -0.500       ; 0.633      ; 1.643      ;
; 1.406 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[8][11]  ; clk_n        ; clk_n       ; -0.500       ; 0.633      ; 1.643      ;
; 1.406 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[8][12]  ; clk_n        ; clk_n       ; -0.500       ; 0.633      ; 1.643      ;
; 1.406 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[8][13]  ; clk_n        ; clk_n       ; -0.500       ; 0.633      ; 1.643      ;
; 1.406 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[8][14]  ; clk_n        ; clk_n       ; -0.500       ; 0.633      ; 1.643      ;
; 1.406 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[8][15]  ; clk_n        ; clk_n       ; -0.500       ; 0.633      ; 1.643      ;
; 1.435 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[8][20]  ; clk_n        ; clk_n       ; -0.500       ; 0.611      ; 1.650      ;
; 1.435 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[8][17]  ; clk_n        ; clk_n       ; -0.500       ; 0.611      ; 1.650      ;
; 1.435 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[8][22]  ; clk_n        ; clk_n       ; -0.500       ; 0.611      ; 1.650      ;
; 1.435 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[8][23]  ; clk_n        ; clk_n       ; -0.500       ; 0.611      ; 1.650      ;
; 1.435 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[8][1]   ; clk_n        ; clk_n       ; -0.500       ; 0.611      ; 1.650      ;
; 1.435 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[8][16]  ; clk_n        ; clk_n       ; -0.500       ; 0.611      ; 1.650      ;
; 1.437 ; state.STATE_SDRAM_WRITE ; layerRamCache:inst_layerCache|cacheAddressStart[8][18]  ; clk_n        ; clk_n       ; -0.500       ; 0.607      ; 1.648      ;
; 1.568 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[22][21] ; clk_n        ; clk_n       ; -0.500       ; 0.435      ; 1.607      ;
; 1.568 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[18][21] ; clk_n        ; clk_n       ; -0.500       ; 0.435      ; 1.607      ;
; 1.568 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[22][19] ; clk_n        ; clk_n       ; -0.500       ; 0.435      ; 1.607      ;
; 1.568 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[18][19] ; clk_n        ; clk_n       ; -0.500       ; 0.435      ; 1.607      ;
; 1.568 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[18][20] ; clk_n        ; clk_n       ; -0.500       ; 0.431      ; 1.603      ;
; 1.568 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[16][20] ; clk_n        ; clk_n       ; -0.500       ; 0.430      ; 1.602      ;
; 1.568 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[22][20] ; clk_n        ; clk_n       ; -0.500       ; 0.435      ; 1.607      ;
; 1.568 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[22][18] ; clk_n        ; clk_n       ; -0.500       ; 0.435      ; 1.607      ;
; 1.568 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[18][18] ; clk_n        ; clk_n       ; -0.500       ; 0.435      ; 1.607      ;
; 1.568 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[22][17] ; clk_n        ; clk_n       ; -0.500       ; 0.435      ; 1.607      ;
; 1.568 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[18][17] ; clk_n        ; clk_n       ; -0.500       ; 0.435      ; 1.607      ;
; 1.568 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[22][22] ; clk_n        ; clk_n       ; -0.500       ; 0.435      ; 1.607      ;
; 1.568 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[18][22] ; clk_n        ; clk_n       ; -0.500       ; 0.435      ; 1.607      ;
; 1.568 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[18][23] ; clk_n        ; clk_n       ; -0.500       ; 0.435      ; 1.607      ;
; 1.568 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[22][23] ; clk_n        ; clk_n       ; -0.500       ; 0.435      ; 1.607      ;
; 1.568 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[18][0]  ; clk_n        ; clk_n       ; -0.500       ; 0.431      ; 1.603      ;
; 1.568 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[26][0]  ; clk_n        ; clk_n       ; -0.500       ; 0.431      ; 1.603      ;
; 1.568 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[22][0]  ; clk_n        ; clk_n       ; -0.500       ; 0.435      ; 1.607      ;
; 1.568 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[30][0]  ; clk_n        ; clk_n       ; -0.500       ; 0.435      ; 1.607      ;
; 1.568 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[22][1]  ; clk_n        ; clk_n       ; -0.500       ; 0.435      ; 1.607      ;
; 1.568 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[18][1]  ; clk_n        ; clk_n       ; -0.500       ; 0.435      ; 1.607      ;
; 1.568 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[26][2]  ; clk_n        ; clk_n       ; -0.500       ; 0.435      ; 1.607      ;
; 1.568 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[18][2]  ; clk_n        ; clk_n       ; -0.500       ; 0.435      ; 1.607      ;
; 1.568 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[22][2]  ; clk_n        ; clk_n       ; -0.500       ; 0.435      ; 1.607      ;
; 1.568 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[22][3]  ; clk_n        ; clk_n       ; -0.500       ; 0.435      ; 1.607      ;
; 1.568 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[18][3]  ; clk_n        ; clk_n       ; -0.500       ; 0.435      ; 1.607      ;
; 1.568 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[18][4]  ; clk_n        ; clk_n       ; -0.500       ; 0.435      ; 1.607      ;
; 1.568 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[22][4]  ; clk_n        ; clk_n       ; -0.500       ; 0.435      ; 1.607      ;
; 1.568 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[22][5]  ; clk_n        ; clk_n       ; -0.500       ; 0.435      ; 1.607      ;
; 1.568 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[18][5]  ; clk_n        ; clk_n       ; -0.500       ; 0.435      ; 1.607      ;
; 1.568 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[18][6]  ; clk_n        ; clk_n       ; -0.500       ; 0.435      ; 1.607      ;
; 1.568 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[22][6]  ; clk_n        ; clk_n       ; -0.500       ; 0.435      ; 1.607      ;
; 1.568 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[22][7]  ; clk_n        ; clk_n       ; -0.500       ; 0.435      ; 1.607      ;
; 1.568 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[18][7]  ; clk_n        ; clk_n       ; -0.500       ; 0.435      ; 1.607      ;
; 1.568 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[19][7]  ; clk_n        ; clk_n       ; -0.500       ; 0.430      ; 1.602      ;
; 1.568 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[27][7]  ; clk_n        ; clk_n       ; -0.500       ; 0.430      ; 1.602      ;
; 1.568 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[18][8]  ; clk_n        ; clk_n       ; -0.500       ; 0.435      ; 1.607      ;
; 1.568 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[22][8]  ; clk_n        ; clk_n       ; -0.500       ; 0.435      ; 1.607      ;
; 1.568 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[18][9]  ; clk_n        ; clk_n       ; -0.500       ; 0.431      ; 1.603      ;
; 1.568 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[22][9]  ; clk_n        ; clk_n       ; -0.500       ; 0.435      ; 1.607      ;
; 1.568 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[22][10] ; clk_n        ; clk_n       ; -0.500       ; 0.435      ; 1.607      ;
; 1.568 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[18][10] ; clk_n        ; clk_n       ; -0.500       ; 0.431      ; 1.603      ;
; 1.568 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[26][10] ; clk_n        ; clk_n       ; -0.500       ; 0.431      ; 1.603      ;
; 1.568 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[19][10] ; clk_n        ; clk_n       ; -0.500       ; 0.430      ; 1.602      ;
; 1.568 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[27][10] ; clk_n        ; clk_n       ; -0.500       ; 0.430      ; 1.602      ;
; 1.568 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[22][11] ; clk_n        ; clk_n       ; -0.500       ; 0.435      ; 1.607      ;
; 1.568 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[18][11] ; clk_n        ; clk_n       ; -0.500       ; 0.435      ; 1.607      ;
; 1.568 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[18][12] ; clk_n        ; clk_n       ; -0.500       ; 0.431      ; 1.603      ;
; 1.568 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[22][12] ; clk_n        ; clk_n       ; -0.500       ; 0.435      ; 1.607      ;
; 1.568 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[26][12] ; clk_n        ; clk_n       ; -0.500       ; 0.431      ; 1.603      ;
; 1.568 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[18][13] ; clk_n        ; clk_n       ; -0.500       ; 0.431      ; 1.603      ;
; 1.568 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[22][13] ; clk_n        ; clk_n       ; -0.500       ; 0.435      ; 1.607      ;
; 1.568 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[19][14] ; clk_n        ; clk_n       ; -0.500       ; 0.430      ; 1.602      ;
; 1.568 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[27][14] ; clk_n        ; clk_n       ; -0.500       ; 0.430      ; 1.602      ;
; 1.568 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[26][14] ; clk_n        ; clk_n       ; -0.500       ; 0.431      ; 1.603      ;
; 1.568 ; state.STATE_SDRAM_READ  ; layerRamCache:inst_layerCache|cacheAddressStart[18][14] ; clk_n        ; clk_n       ; -0.500       ; 0.431      ; 1.603      ;
+-------+-------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                      ;
+-----------------------------------------+------------+-------+-----------+---------+---------------------+
; Clock                                   ; Setup      ; Hold  ; Recovery  ; Removal ; Minimum Pulse Width ;
+-----------------------------------------+------------+-------+-----------+---------+---------------------+
; Worst-case Slack                        ; -12.024    ; 0.128 ; -2.524    ; 1.359   ; -3.000              ;
;  clk_n                                  ; -12.024    ; 0.186 ; -2.524    ; 1.359   ; -3.000              ;
;  sdram_controller:inst_sdram|rd_ready_r ; -0.034     ; 0.128 ; N/A       ; N/A     ; -1.000              ;
; Design-wide TNS                         ; -10734.043 ; 0.0   ; -1922.549 ; 0.0     ; -1183.47            ;
;  clk_n                                  ; -10733.994 ; 0.000 ; -1922.549 ; 0.000   ; -1180.470           ;
;  sdram_controller:inst_sdram|rd_ready_r ; -0.049     ; 0.000 ; N/A       ; N/A     ; -3.000              ;
+-----------------------------------------+------------+-------+-----------+---------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; rdy            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; read_data[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; read_data[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; read_data[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; read_data[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; read_data[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; read_data[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; read_data[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; read_data[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; read_data[8]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; read_data[9]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; read_data[10]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; read_data[11]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; read_data[12]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; read_data[13]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; read_data[14]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; read_data[15]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_addr[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_addr[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_addr[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_addr[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_addr[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_addr[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_addr[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_addr[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_addr[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_addr[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_addr[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_addr[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_addr[12] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_ba[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_ba[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_dqm[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_dqm[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_ras_n    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_cas_n    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_cke      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_clk      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_we_n     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_cs_n     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_dq[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_dq[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_dq[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_dq[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_dq[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_dq[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_dq[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_dq[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_dq[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_dq[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_dq[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_dq[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_dq[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_dq[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_dq[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdram_dq[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; pipe_layer[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pipe_layerId[3]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pipe_layerId[4]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pipe_layerId[5]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pipe_layerId[6]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pipe_layerId[7]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pipe_addr_bytes[0]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sdram_dq[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sdram_dq[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sdram_dq[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sdram_dq[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sdram_dq[4]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sdram_dq[5]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sdram_dq[6]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sdram_dq[7]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sdram_dq[8]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sdram_dq[9]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sdram_dq[10]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sdram_dq[11]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sdram_dq[12]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sdram_dq[13]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sdram_dq[14]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sdram_dq[15]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ctrl_read_en            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pipe_read_en            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ctrl_write_en           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pipe_layerId[0]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pipe_layerId[1]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pipe_layerId[2]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pipe_addr_bytes[16]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pipe_addr_bytes[15]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pipe_addr_bytes[14]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pipe_addr_bytes[13]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pipe_addr_bytes[12]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pipe_addr_bytes[11]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pipe_addr_bytes[10]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pipe_addr_bytes[9]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pipe_addr_bytes[8]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pipe_addr_bytes[7]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pipe_addr_bytes[6]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pipe_addr_bytes[5]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pipe_addr_bytes[4]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pipe_addr_bytes[3]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pipe_addr_bytes[2]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pipe_addr_bytes[1]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pipe_layer[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pipe_layer[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pipe_layer[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pipe_layer[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pipe_layer[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pipe_addr_bytes[17]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pipe_addr_bytes[18]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pipe_addr_bytes[23]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pipe_addr_bytes[22]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pipe_addr_bytes[21]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pipe_addr_bytes[20]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pipe_addr_bytes[19]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pipe_addr_bytes[24]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pipeline_clk            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ctrl_layerId[1]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ctrl_layerId[0]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ctrl_layerId[3]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ctrl_layerId[2]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ctrl_layerId[5]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ctrl_layerId[4]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ctrl_layerId[7]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ctrl_layerId[6]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ctrl_write_data[0]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ctrl_write_data[1]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ctrl_write_data[2]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ctrl_write_data[3]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ctrl_write_data[4]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ctrl_write_data[5]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ctrl_write_data[6]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ctrl_write_data[7]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ctrl_write_data[8]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ctrl_write_data[9]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ctrl_write_data[10]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ctrl_write_data[11]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ctrl_write_data[12]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ctrl_write_data[13]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ctrl_write_data[14]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ctrl_write_data[15]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rdy            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; read_data[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; read_data[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; read_data[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; read_data[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; read_data[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; read_data[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; read_data[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; read_data[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; read_data[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; read_data[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; read_data[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; read_data[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; read_data[12]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; read_data[13]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; read_data[14]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; read_data[15]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; sdram_addr[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; sdram_addr[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; sdram_addr[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; sdram_addr[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; sdram_addr[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; sdram_addr[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; sdram_addr[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; sdram_addr[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; sdram_addr[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; sdram_addr[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; sdram_addr[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; sdram_addr[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; sdram_addr[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; sdram_ba[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; sdram_ba[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dqm[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dqm[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; sdram_ras_n    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; sdram_cas_n    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; sdram_cke      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; sdram_clk      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; sdram_we_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; sdram_cs_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; sdram_dq[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; sdram_dq[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; sdram_dq[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; sdram_dq[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; sdram_dq[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; sdram_dq[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; sdram_dq[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; sdram_dq[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; sdram_dq[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; sdram_dq[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; sdram_dq[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; sdram_dq[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; sdram_dq[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rdy            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; read_data[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; read_data[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; read_data[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; read_data[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; read_data[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; read_data[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; read_data[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; read_data[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; read_data[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; read_data[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; read_data[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; read_data[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; read_data[12]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; read_data[13]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; read_data[14]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; read_data[15]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; sdram_addr[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; sdram_addr[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; sdram_addr[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; sdram_addr[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; sdram_addr[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; sdram_addr[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; sdram_addr[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; sdram_addr[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; sdram_addr[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; sdram_addr[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; sdram_addr[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; sdram_addr[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; sdram_addr[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; sdram_ba[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; sdram_ba[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; sdram_dqm[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; sdram_dqm[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; sdram_ras_n    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; sdram_cas_n    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; sdram_cke      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; sdram_clk      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; sdram_we_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; sdram_cs_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; sdram_dq[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; sdram_dq[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rdy            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; read_data[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; read_data[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; read_data[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; read_data[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; read_data[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; read_data[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; read_data[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; read_data[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; read_data[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; read_data[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; read_data[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; read_data[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; read_data[12]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; read_data[13]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; read_data[14]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; read_data[15]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sdram_addr[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sdram_addr[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sdram_addr[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sdram_addr[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sdram_addr[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sdram_addr[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; sdram_addr[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; sdram_addr[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sdram_addr[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sdram_addr[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sdram_addr[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sdram_addr[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sdram_addr[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sdram_ba[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sdram_ba[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sdram_dqm[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sdram_dqm[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; sdram_ras_n    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sdram_cas_n    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sdram_cke      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sdram_clk      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sdram_we_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sdram_cs_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sdram_dq[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; sdram_dq[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sdram_dq[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                              ;
+----------------------------------------+----------------------------------------+----------+----------+-----------+----------+
; From Clock                             ; To Clock                               ; RR Paths ; FR Paths ; RF Paths  ; FF Paths ;
+----------------------------------------+----------------------------------------+----------+----------+-----------+----------+
; clk_n                                  ; clk_n                                  ; 430644   ; 19008    ; 140880009 ; 7318176  ;
; sdram_controller:inst_sdram|rd_ready_r ; clk_n                                  ; 1732     ; 7        ; 638231    ; 769      ;
; clk_n                                  ; sdram_controller:inst_sdram|rd_ready_r ; 3        ; 0        ; 0         ; 0        ;
; sdram_controller:inst_sdram|rd_ready_r ; sdram_controller:inst_sdram|rd_ready_r ; 6        ; 0        ; 0         ; 0        ;
+----------------------------------------+----------------------------------------+----------+----------+-----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                               ;
+----------------------------------------+----------------------------------------+----------+----------+-----------+----------+
; From Clock                             ; To Clock                               ; RR Paths ; FR Paths ; RF Paths  ; FF Paths ;
+----------------------------------------+----------------------------------------+----------+----------+-----------+----------+
; clk_n                                  ; clk_n                                  ; 430644   ; 19008    ; 140880009 ; 7318176  ;
; sdram_controller:inst_sdram|rd_ready_r ; clk_n                                  ; 1732     ; 7        ; 638231    ; 769      ;
; clk_n                                  ; sdram_controller:inst_sdram|rd_ready_r ; 3        ; 0        ; 0         ; 0        ;
; sdram_controller:inst_sdram|rd_ready_r ; sdram_controller:inst_sdram|rd_ready_r ; 6        ; 0        ; 0         ; 0        ;
+----------------------------------------+----------------------------------------+----------+----------+-----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_n      ; clk_n    ; 0        ; 0        ; 1536     ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_n      ; clk_n    ; 0        ; 0        ; 1536     ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths Summary                     ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 0     ; 0     ;
; Unconstrained Input Ports       ; 78    ; 78    ;
; Unconstrained Input Port Paths  ; 30537 ; 30537 ;
; Unconstrained Output Ports      ; 54    ; 54    ;
; Unconstrained Output Port Paths ; 245   ; 245   ;
+---------------------------------+-------+-------+


+------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                 ;
+----------------------------------------+----------------------------------------+------+-------------+
; Target                                 ; Clock                                  ; Type ; Status      ;
+----------------------------------------+----------------------------------------+------+-------------+
; clk_n                                  ; clk_n                                  ; Base ; Constrained ;
; sdram_controller:inst_sdram|rd_ready_r ; sdram_controller:inst_sdram|rd_ready_r ; Base ; Constrained ;
+----------------------------------------+----------------------------------------+------+-------------+


+------------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                                  ;
+---------------------+--------------------------------------------------------------------------------------+
; Input Port          ; Comment                                                                              ;
+---------------------+--------------------------------------------------------------------------------------+
; clk_n               ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ctrl_layerId[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ctrl_layerId[1]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ctrl_layerId[2]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ctrl_layerId[3]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ctrl_layerId[4]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ctrl_layerId[5]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ctrl_layerId[6]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ctrl_layerId[7]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ctrl_read_en        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ctrl_write_data[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ctrl_write_data[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ctrl_write_data[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ctrl_write_data[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ctrl_write_data[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ctrl_write_data[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ctrl_write_data[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ctrl_write_data[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ctrl_write_data[8]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ctrl_write_data[9]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ctrl_write_data[10] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ctrl_write_data[11] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ctrl_write_data[12] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ctrl_write_data[13] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ctrl_write_data[14] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ctrl_write_data[15] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ctrl_write_en       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pipe_addr_bytes[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pipe_addr_bytes[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pipe_addr_bytes[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pipe_addr_bytes[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pipe_addr_bytes[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pipe_addr_bytes[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pipe_addr_bytes[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pipe_addr_bytes[8]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pipe_addr_bytes[9]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pipe_addr_bytes[10] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pipe_addr_bytes[11] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pipe_addr_bytes[12] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pipe_addr_bytes[13] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pipe_addr_bytes[14] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pipe_addr_bytes[15] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pipe_addr_bytes[16] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pipe_addr_bytes[17] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pipe_addr_bytes[18] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pipe_addr_bytes[19] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pipe_addr_bytes[20] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pipe_addr_bytes[21] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pipe_addr_bytes[22] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pipe_addr_bytes[23] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pipe_addr_bytes[24] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pipe_layerId[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pipe_layerId[1]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pipe_layerId[2]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pipe_layer[0]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pipe_layer[1]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pipe_layer[2]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pipe_layer[3]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pipe_layer[4]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pipe_read_en        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pipeline_clk        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst                 ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_dq[0]         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_dq[1]         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_dq[2]         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_dq[3]         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_dq[4]         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_dq[5]         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_dq[6]         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_dq[7]         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_dq[8]         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_dq[9]         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_dq[10]        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_dq[11]        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_dq[12]        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_dq[13]        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_dq[14]        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_dq[15]        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------------+--------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                             ;
+----------------+---------------------------------------------------------------------------------------+
; Output Port    ; Comment                                                                               ;
+----------------+---------------------------------------------------------------------------------------+
; rdy            ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; read_data[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; read_data[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; read_data[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; read_data[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; read_data[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; read_data[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; read_data[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; read_data[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; read_data[8]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; read_data[9]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; read_data[10]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; read_data[11]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; read_data[12]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; read_data[13]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; read_data[14]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; read_data[15]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_addr[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_addr[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_addr[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_addr[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_addr[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_addr[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_addr[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_addr[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_addr[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_addr[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_addr[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_addr[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_addr[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_ba[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_ba[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_cas_n    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_clk      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_dq[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_dq[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_dq[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_dq[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_dq[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_dq[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_dq[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_dq[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_dq[8]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_dq[9]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_dq[10]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_dq[11]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_dq[12]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_dq[13]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_dq[14]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_dq[15]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_dqm[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_dqm[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_ras_n    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_we_n     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+----------------+---------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                                  ;
+---------------------+--------------------------------------------------------------------------------------+
; Input Port          ; Comment                                                                              ;
+---------------------+--------------------------------------------------------------------------------------+
; clk_n               ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ctrl_layerId[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ctrl_layerId[1]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ctrl_layerId[2]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ctrl_layerId[3]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ctrl_layerId[4]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ctrl_layerId[5]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ctrl_layerId[6]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ctrl_layerId[7]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ctrl_read_en        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ctrl_write_data[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ctrl_write_data[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ctrl_write_data[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ctrl_write_data[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ctrl_write_data[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ctrl_write_data[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ctrl_write_data[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ctrl_write_data[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ctrl_write_data[8]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ctrl_write_data[9]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ctrl_write_data[10] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ctrl_write_data[11] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ctrl_write_data[12] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ctrl_write_data[13] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ctrl_write_data[14] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ctrl_write_data[15] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ctrl_write_en       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pipe_addr_bytes[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pipe_addr_bytes[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pipe_addr_bytes[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pipe_addr_bytes[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pipe_addr_bytes[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pipe_addr_bytes[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pipe_addr_bytes[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pipe_addr_bytes[8]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pipe_addr_bytes[9]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pipe_addr_bytes[10] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pipe_addr_bytes[11] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pipe_addr_bytes[12] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pipe_addr_bytes[13] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pipe_addr_bytes[14] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pipe_addr_bytes[15] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pipe_addr_bytes[16] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pipe_addr_bytes[17] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pipe_addr_bytes[18] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pipe_addr_bytes[19] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pipe_addr_bytes[20] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pipe_addr_bytes[21] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pipe_addr_bytes[22] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pipe_addr_bytes[23] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pipe_addr_bytes[24] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pipe_layerId[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pipe_layerId[1]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pipe_layerId[2]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pipe_layer[0]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pipe_layer[1]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pipe_layer[2]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pipe_layer[3]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pipe_layer[4]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pipe_read_en        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pipeline_clk        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst                 ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_dq[0]         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_dq[1]         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_dq[2]         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_dq[3]         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_dq[4]         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_dq[5]         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_dq[6]         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_dq[7]         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_dq[8]         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_dq[9]         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_dq[10]        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_dq[11]        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_dq[12]        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_dq[13]        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_dq[14]        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_dq[15]        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------------+--------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                             ;
+----------------+---------------------------------------------------------------------------------------+
; Output Port    ; Comment                                                                               ;
+----------------+---------------------------------------------------------------------------------------+
; rdy            ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; read_data[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; read_data[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; read_data[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; read_data[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; read_data[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; read_data[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; read_data[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; read_data[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; read_data[8]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; read_data[9]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; read_data[10]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; read_data[11]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; read_data[12]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; read_data[13]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; read_data[14]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; read_data[15]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_addr[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_addr[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_addr[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_addr[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_addr[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_addr[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_addr[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_addr[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_addr[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_addr[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_addr[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_addr[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_addr[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_ba[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_ba[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_cas_n    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_clk      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_dq[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_dq[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_dq[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_dq[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_dq[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_dq[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_dq[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_dq[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_dq[8]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_dq[9]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_dq[10]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_dq[11]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_dq[12]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_dq[13]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_dq[14]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_dq[15]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_dqm[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_dqm[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_ras_n    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdram_we_n     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+----------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 19.1.0 Build 670 09/22/2019 Patches 0.02std SJ Lite Edition
    Info: Processing started: Sun Aug 02 17:18:34 2020
Info: Command: quartus_sta gpu -c gpu
Info: qsta_default_script.tcl version: #1
Warning (20013): Ignored 24 assignments for entity "lcdTester" -- entity does not exist in design
    Warning (20014): Assignment for entity set_instance_assignment -name PARTITION_HIERARCHY root_partition -to | -entity lcdTester -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_NETLIST_TYPE SOURCE -entity lcdTester -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_FITTER_PRESERVATION_LEVEL PLACEMENT_AND_ROUTING -entity lcdTester -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_PRESERVE_HIGH_SPEED_TILES ON -entity lcdTester -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IGNORE_SOURCE_FILE_CHANGES OFF -entity lcdTester -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_ALWAYS_USE_QXP_NETLIST OFF -entity lcdTester -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_COLOR 16764057 -entity lcdTester -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_ASSIGNMENTS ON -entity lcdTester -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_EXISTING_ASSIGNMENTS REPLACE_CONFLICTING -entity lcdTester -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_EXISTING_LOGICLOCK_REGIONS UPDATE_CONFLICTING -entity lcdTester -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_PIN_ASSIGNMENTS ON -entity lcdTester -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_PROMOTE_ASSIGNMENTS ON -entity lcdTester -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_TYPE STANDARD_PARTITION -entity lcdTester -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name ALLOW_MULTIPLE_PERSONAS OFF -entity lcdTester -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_ASD_REGION_ID 1 -entity lcdTester -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name CROSS_BOUNDARY_OPTIMIZATIONS OFF -entity lcdTester -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PROPAGATE_CONSTANTS_ON_INPUTS ON -entity lcdTester -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PROPAGATE_INVERSIONS_ON_INPUTS ON -entity lcdTester -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name REMOVE_LOGIC_ON_UNCONNECTED_OUTPUTS ON -entity lcdTester -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name MERGE_EQUIVALENT_INPUTS ON -entity lcdTester -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name MERGE_EQUIVALENT_BIDIRS ON -entity lcdTester -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name ABSORB_PATHS_FROM_OUTPUTS_TO_INPUTS ON -entity lcdTester -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_EXTRACT_HARD_BLOCK_NODES ON -entity lcdTester -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_ENABLE_STRICT_PRESERVATION OFF -entity lcdTester -section_id Top was ignored
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'gpu.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_n clk_n
    Info (332105): create_clock -period 1.000 -name sdram_controller:inst_sdram|rd_ready_r sdram_controller:inst_sdram|rd_ready_r
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -12.024
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -12.024          -10733.994 clk_n 
    Info (332119):    -0.034              -0.049 sdram_controller:inst_sdram|rd_ready_r 
Info (332146): Worst-case hold slack is 0.346
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.346               0.000 sdram_controller:inst_sdram|rd_ready_r 
    Info (332119):     0.358               0.000 clk_n 
Info (332146): Worst-case recovery slack is -2.524
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.524           -1922.549 clk_n 
Info (332146): Worst-case removal slack is 2.537
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.537               0.000 clk_n 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1087.522 clk_n 
    Info (332119):    -1.000              -3.000 sdram_controller:inst_sdram|rd_ready_r 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -10.786
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -10.786           -9591.895 clk_n 
    Info (332119):     0.076               0.000 sdram_controller:inst_sdram|rd_ready_r 
Info (332146): Worst-case hold slack is 0.312
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.312               0.000 clk_n 
    Info (332119):     0.312               0.000 sdram_controller:inst_sdram|rd_ready_r 
Info (332146): Worst-case recovery slack is -2.203
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.203           -1680.399 clk_n 
Info (332146): Worst-case removal slack is 2.335
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.335               0.000 clk_n 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1087.522 clk_n 
    Info (332119):    -1.000              -3.000 sdram_controller:inst_sdram|rd_ready_r 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -6.361
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.361           -5622.692 clk_n 
    Info (332119):     0.415               0.000 sdram_controller:inst_sdram|rd_ready_r 
Info (332146): Worst-case hold slack is 0.128
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.128               0.000 sdram_controller:inst_sdram|rd_ready_r 
    Info (332119):     0.186               0.000 clk_n 
Info (332146): Worst-case recovery slack is -0.969
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.969            -735.515 clk_n 
Info (332146): Worst-case removal slack is 1.359
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.359               0.000 clk_n 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1180.470 clk_n 
    Info (332119):    -1.000              -3.000 sdram_controller:inst_sdram|rd_ready_r 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 29 warnings
    Info: Peak virtual memory: 4906 megabytes
    Info: Processing ended: Sun Aug 02 17:18:37 2020
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


