<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>‚òÉÔ∏è üå•Ô∏è üï∫üèª Usando o verificador como um meio de modelagem r√°pida de projetos RTL. Introdu√ß√£o ao UVM ü¶ä üç£ üíó</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Este artigo descreve a instala√ß√£o e o uso de software livre para modelar circuitos l√≥gicos digitais no Verilog como uma alternativa aos produtos comer...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>Usando o verificador como um meio de modelagem r√°pida de projetos RTL. Introdu√ß√£o ao UVM</h1><div class="post__body post__body_full"><div class="post__text post__text-html" id="post-content-body" data-io-article-url="https://habr.com/ru/post/459338/">  Este artigo descreve a instala√ß√£o e o uso de software livre para modelar circuitos l√≥gicos digitais no Verilog como uma alternativa aos produtos comerciais Incisve da Cadense e ModelSim da MentorGraphics.  Compara√ß√£o de simula√ß√µes no ModelSim e Verilator.  Uma metodologia de verifica√ß√£o universal, UVM, tamb√©m ser√° considerada. <br><br><h2>  Instala√ß√£o do software SystemC UVM </h2><br><h3>  1. O verificador </h3><br>  Uma das linguagens de descri√ß√£o de hardware √© o verilog.  Voc√™ pode escrever um m√≥dulo neste idioma. <br><br>  Por exemplo, existe um esquema de contador: <br><br><img src="https://habrastorage.org/webt/s6/a7/9i/s6a79i89t6vzfl-a6dqeiwi5fh8.png" alt="imagem"><br><br>  Seu c√≥digo ficar√° assim: <br><br><pre><code class="cpp hljs">reg [<span class="hljs-number"><span class="hljs-number">3</span></span>:<span class="hljs-number"><span class="hljs-number">0</span></span>]counter; always @(posedge clk <span class="hljs-keyword"><span class="hljs-keyword">or</span></span> posedge reset)   <span class="hljs-keyword"><span class="hljs-keyword">if</span></span>(reset)    counter &lt;= <span class="hljs-number"><span class="hljs-number">4'</span></span>d0;   <span class="hljs-keyword"><span class="hljs-keyword">else</span></span>    counter &lt;= counter + <span class="hljs-number"><span class="hljs-number">1'</span></span>d1;</code> </pre> <br>  Ap√≥s a simula√ß√£o, obtemos as formas de onda: <br><br><img src="https://habrastorage.org/webt/m5/-o/mg/m5-omg9r-4_fzvo1momfxt7wq-8.png" alt="imagem"><br><br>  Pode-se observar que o pr√≥ximo valor, um a mais que o anterior, ser√° gravado nos registradores de contador ao longo da frente da freq√º√™ncia do rel√≥gio. <br><br>  Um m√≥dulo escrito pode ter uma estrutura mais complexa, dif√≠cil de verificar manualmente todos os estados de.  N√≥s precisaremos de testes automatizados.  Para isso, √© necess√°rio desenvolver um ambiente de teste em uma das linguagens de programa√ß√£o.  O ambiente de teste nos dar√° a oportunidade de realizar uma verifica√ß√£o funcional completa do dispositivo. <br><br>  Para testar o c√≥digo do projeto, al√©m de idiomas como Verilog, SystemVerilog, Python (para escrever modelos), voc√™ pode usar a linguagem <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">SystemC</a> .  SystemC √© uma linguagem de design e verifica√ß√£o em n√≠vel de sistema para modelos em n√≠vel de sistema implementados como uma biblioteca C ++ de c√≥digo aberto. <br><br>  Uma maneira de verificar os m√≥dulos Verilog usando o SystemC √© converter arquivos verilog em C ++.  Ajude-nos com este Verilator. <br><br>  O Verilator √© o simulador gratuito Verilog HDL mais r√°pido que supera a maioria dos simuladores comerciais.  O Verilator compila SystemVerilog sintetizado (geralmente esse n√£o √© um c√≥digo de teste), bem como algumas instru√ß√µes do SystemVerilog e Synthesis em c√≥digo C ++ ou SystemC simples ou multiencadeado.  O Verilator foi projetado para grandes projetos em que o desempenho da simula√ß√£o √© fundamental e √© particularmente adequado para gerar modelos de processadores execut√°veis ‚Äã‚Äãpara equipes de desenvolvimento de software embarcadas.  O Verilator √© usado para simular muitos projetos de gateway multimilion√°rios muito grandes com milhares de m√≥dulos e √© suportado por muitos provedores de tecnologia IP, incluindo IP da Arm e todos os famosos provedores IP do RISC-V. <br><a name="habracut"></a><br>  O Verilator pode n√£o ser a melhor op√ß√£o se voc√™ espera uma substitui√ß√£o completa do NC-Verilog, VCS ou outro simulador comercial da Verilog ou simulador comportamental da Verilog para um projeto muito pequeno.  No entanto, se voc√™ est√° procurando uma maneira de portar o Verilog sintetizado para C ++ ou SystemC, e sua equipe est√° livre para escrever apenas c√≥digo C ++, este √© um compilador Verilog gratuito para voc√™. <br><br>  Para instalar a vers√£o mais recente no Ubuntu: baixe o arquivo <a href="">no link do site oficial</a> . <br><br>  Instalar: <br><br><pre> <code class="bash hljs"><span class="hljs-comment"><span class="hljs-comment">#sudo apt-get install make autoconf g++ flex bison # Prerequisites unsetenv VERILATOR_ROOT # For csh; ignore error if on bash unset VERILATOR_ROOT # For bash tar xvzf verilator*.t*gz cd verilator* ./configure make sudo make install</span></span></code> </pre> <br><h3>  2. Onda GTK </h3><br><img src="https://habrastorage.org/getpro/habr/post_images/adc/de9/6c3/adcde96c392048d083337f797505b1fc.gif" alt="imagem"><br>  O GTKWave √© um visualizador de formas de onda com todos os recursos e tamb√©m permite converter arquivos do formato vcd para o fst, mais conveniente e mais r√°pido. <br><br>  Instalar: <br><br><pre> <code class="bash hljs">sudo apt-get install gtkwave</code> </pre> <br><h3>  3. SYSTEMC </h3><br>  Uma linguagem para projetar e verificar modelos no n√≠vel do sistema implementados na forma de uma biblioteca C ++ de c√≥digo aberto. <br><br>  Como mencionado anteriormente, o verilator suporta o systemc, portanto, voc√™ precisa criar um projeto no qual a refer√™ncia de teste seja descrita no systemc e os arquivos de origem no verilog sintetizado.  Para fazer isso, precisamos das bibliotecas do compilador g ++ fornecidas pela Accelera.  A Accellera Systems Initiative √© uma organiza√ß√£o independente, sem fins lucrativos, dedicada √† cria√ß√£o, suporte, promo√ß√£o e promo√ß√£o de padr√µes de projeto, simula√ß√£o e verifica√ß√£o em n√≠vel de sistema para uso na ind√∫stria eletr√¥nica global. <br><br>  Fa√ßa o download do arquivo: <br>  <a href="">http://accellera.org/images/downloads/standards/systemc/systemc-2.3.1a.tar.gz</a> <br><br>  Instalar: <br><br><pre> <code class="bash hljs">tar -xvf systemc-2.3.1a.tar.gz <span class="hljs-built_in"><span class="hljs-built_in">cd</span></span> systemc-2.3.1a mkdir objdir sudo ./configure --prefix=/usr/<span class="hljs-built_in"><span class="hljs-built_in">local</span></span>/systemc-2.3.1a/ sudo make sudo make install <span class="hljs-built_in"><span class="hljs-built_in">cd</span></span> ../</code> </pre> <br><h3>  4. UVM para SYSTEMC </h3><br>  Este artigo revisar√° um projeto que implementa ferramentas de verifica√ß√£o UVM.  A verifica√ß√£o √© uma confirma√ß√£o da conformidade do produto final com os requisitos de refer√™ncia predefinidos.  Uma de suas ferramentas de verifica√ß√£o pode ser testes.  Para executar sequ√™ncias de teste em modelos de dispositivos reais no n√≠vel das descri√ß√µes de RTL, √© necess√°rio desenvolver um ambiente de teste. <br><br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">O UVM</a> - (Universal Verification Methodology) √© uma metodologia de verifica√ß√£o universal, um padr√£o que permite o desenvolvimento e reutiliza√ß√£o eficientes de ambientes de valida√ß√£o de bloco IP.  O UVM √© uma metodologia de verifica√ß√£o cujas tarefas incluem organizar um ambiente eficaz em torno da unidade em teste.  Suas vantagens: <br><br><ul><li>  estrutura clara na forma de blocos dedicados que decidem </li><li>  tarefas </li><li>  a capacidade de reutilizar blocos em projetos subseq√ºentes; </li><li>  a m√°xima automa√ß√£o poss√≠vel da verifica√ß√£o; </li><li>  as informa√ß√µes de relat√≥rio mais completas que permitem, quando ocorre um erro, identificar suas causas com a maior rapidez e precis√£o poss√≠vel e sugerir solu√ß√µes. </li></ul><br>  As metodologias UVM consistem em duas partes: um conjunto de regras para a constru√ß√£o de um ambiente de teste e uma biblioteca de espa√ßos em branco para verifica√ß√£o, por exemplo, um gerador de texto, coletor de estat√≠sticas etc.  A principal vantagem do UVM √© sua versatilidade e compatibilidade com ambientes de terceiros. <br><br>  Como o systemc suporta a metodologia UVM, vamos instalar as bibliotecas necess√°rias. <br><br>  Fa√ßa o download do arquivo: <br><br>  <a href="">https://www.accellera.org/images/downloads/drafts-review/uvm-systemc-1.0-beta2.tar.gz</a> <br><br>  Instalar: <br><br><pre> <code class="bash hljs">tar -xvf uvm-systemc-1.0-beta2.tar.gz <span class="hljs-built_in"><span class="hljs-built_in">cd</span></span> uvm-systemc-1.0-beta2/ mkdir objdir sudo ./configure --prefix=/usr/<span class="hljs-built_in"><span class="hljs-built_in">local</span></span>/systemc_uvm/ --with-systemc=/usr/<span class="hljs-built_in"><span class="hljs-built_in">local</span></span>/systemc-2.3.1a sudo make sudo make install</code> </pre><br>  Criamos uma alian√ßa: <br><br><pre> <code class="bash hljs">sudo mkdir /usr/<span class="hljs-built_in"><span class="hljs-built_in">local</span></span>/uvm_systemc_aliance</code> </pre> <br>  Copie o conte√∫do das pastas / usr / local / uvm_systemc_aliance / e /usr/local/systemc-2.3.1/ para esta pasta <br><br>  Fa√ßa o download do projeto finalizado no link: <br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">https://github.com/paprikun/SYSTEMC/</a> <br><br>  Abra a pasta de exemplos do verilator. <br>  A pasta rtl cont√©m uma descri√ß√£o do dispositivo.  Neste exemplo, √© um controlador PWM. <br>  No arquivo makefile da pasta sim para a constru√ß√£o do projeto. <br>  Na pasta tb est√° o c√≥digo para o verificador.  A pasta tb / uvm cont√©m um exemplo de ambiente uvm.  O arquivo principal √© um ponto de entrada nos testes; conecta o dispositivo em teste ao ambiente uvm. <br>  Tentamos construir o projeto a partir da pasta sim com o comando make all.  Vemos um erro: <br><br><pre> <code class="bash hljs">/usr/<span class="hljs-built_in"><span class="hljs-built_in">local</span></span>/uvm_systemc_aliance//include/systemc.h:120:16: error: <span class="hljs-string"><span class="hljs-string">'std::gets'</span></span> has not been declared using std::gets;</code> </pre> <br>  N√≥s corrigimos isso substituindo a linha 120: <br><br><pre> <code class="cpp hljs"><span class="hljs-meta"><span class="hljs-meta">#</span><span class="hljs-meta-keyword"><span class="hljs-meta"><span class="hljs-meta-keyword">if</span></span></span><span class="hljs-meta"> defined(__cplusplus) &amp;&amp; (__cplusplus &lt; 201103L) using std::gets; #</span><span class="hljs-meta-keyword"><span class="hljs-meta"><span class="hljs-meta-keyword">endif</span></span></span></span></code> </pre> <br>  Mais uma vez, tentamos executar o testbench e trope√ßamos com aviso: <br><br><pre> <code class="bash hljs">/usr/<span class="hljs-built_in"><span class="hljs-built_in">local</span></span>/uvm_systemc_aliance//include/sysc/packages/boost/get_pointer.hpp:21:40: warning: <span class="hljs-string"><span class="hljs-string">'template&lt;class&gt; class std::auto_ptr'</span></span> is deprecated [-Wdeprecated-declarations] template&lt;class T&gt; T * get_pointer(std::auto_ptr&lt;T&gt; const&amp; p)</code> </pre> <br>  Altere auto_ptr para unique_ptr. <br><br><h2>  Montagem e simula√ß√£o de projetos </h2><br>  Agora que as bibliotecas est√£o instaladas e funcionando, estamos construindo o projeto: make all.  O arquivo execut√°vel simu deve aparecer na pasta sim.  Este √© um objeto criado pelo compilador.  Come√ßamos com a equipe ./simu.  O seguinte deve aparecer: <br><br><pre> <code class="bash hljs">SystemC 2.3.1-Accellera --- Jun 28 2019 11:39:29 Copyright (c) 1996-2014 by all Contributors, ALL RIGHTS RESERVED Universal Verification Methodology <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> SystemC (UVM-SystemC) Version: 1.0-beta2 Date: 2018-10-24 Copyright (c) 2006 - 2018 by all Contributors See NOTICE file <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> all Contributors ALL RIGHTS RESERVED Licensed under the Apache License, Version 2.0 UVM_INFO @ 0 s: reporter [RNTST] Running <span class="hljs-built_in"><span class="hljs-built_in">test</span></span> ... simulation real time = 9 sec UVM_INFO uvm_default_report_server.cpp(666) @ 179490249010 ps: reporter [UVM/REPORT/SERVER] --- UVM Report Summary --- ** Report counts by severity UVM_INFO : 1 UVM_WARNING : 0 UVM_ERROR : 0 UVM_FATAL : 0 ** Report counts by id [RNTST] 1 UVM_INFO @ 179490249010 ps: reporter [FINISH] UVM-SystemC phasing completed; simulation finished</code> </pre><br>  Quando a simula√ß√£o termina, a grava√ß√£o na forma de wafe termina.  O arquivo simu.vcd pode ser aberto com gtkwave: <br><br><img src="https://habrastorage.org/webt/xv/9m/ka/xv9mkaqsrcrvfczarjl5rz29i88.png"><br><br>  Para exibir os sinais √† esquerda, selecione SystemC, e, mantendo pressionada a tecla Shift, selecione qualquer sinal e clique em Anexar.  As dicas de ferramentas aparecem na barra de ferramentas quando voc√™ passa o mouse.  A rolagem do mouse funciona, voc√™ precisa pressionar shift ou cntrl. <br><br>  Tamb√©m existem maneiras de converter esse arquivo em outro menor. <br><br>  Se houver modelos, o sim far√° a convers√£o.  No terminal, digite o comando vsim.  Nos modelos de terminal sim: <br><br><pre> <code class="bash hljs">vcd2wlf simu.vcd simu.wlf</code> </pre> <br>  Ou usando gtkwave no terminal linux: <br><pre> <code class="bash hljs">vcd2lxt simu.vcd simu.lxt vcd2lxt2 simu.vcd simu.lxt2</code> </pre> <br>  Para comparar o tempo de simula√ß√£o, um projeto semelhante foi criado, mas j√° para o <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">Modelsim</a> .  Pasta modelsim_example.  Ambiente UVM criado de forma semelhante.  A sintaxe √© semelhante, apesar de diferentes idiomas.  Se voc√™ instalou o Modelsim com suporte ao uvm, poder√° executar o comando make all. <br><br>  Al√©m do ambiente nos dois projetos, foi feita uma simula√ß√£o em tempo real das medi√ß√µes. <br><br>  Com o tempo, a diferen√ßa acabou: <br><div class="scrollable-table"><table><tbody><tr><td>  Quarta-feira </td><td>  wafeform </td><td>  comando para executar </td><td>  tempo de simula√ß√£o (seg.) </td></tr><tr><td>  Modelsim </td><td>  sim </td><td>  make sim TRACE = 1 </td><td>  18 </td></tr><tr><td>  Verilator </td><td>  sim </td><td>  make sim TRACE = 1 </td><td>  9 </td></tr><tr><td>  Modelsim </td><td>  n√£o </td><td>  make sim TRACE = 0 </td><td>  10 </td></tr><tr><td>  Verilator </td><td>  n√£o </td><td>  make sim TRACE = 0 </td><td>  4 </td></tr></tbody></table></div><br>  Como voc√™ pode ver na tabela, o verilator tem uma vantagem.  Os dados s√£o apresentados para um PC com 8 GB de RAM, um processador de 8 n√∫cleos, 800 MHz, carregando um n√∫cleo. <br><br>  Compare o tamanho do arquivo: <br><div class="scrollable-table"><table><tbody><tr><td>  simu.vcd </td><td>  807,7 MB </td></tr><tr><td>  simu.wlf (convers√£o criada no Verilator) </td><td>  41 MB </td></tr><tr><td>  simu.wlf (criado em modelsim) </td><td>  9,3 MB </td></tr><tr><td>  simu.lxt </td><td>  128 MB </td></tr><tr><td>  simu.lxt2 </td><td>  162 MB </td></tr></tbody></table></div><br>  Aqui o verilator perde, mas voc√™ pode experimentar a cria√ß√£o de formas de onda e profundidade de tra√ßos, o per√≠odo de grava√ß√£o (o in√≠cio e o final da grava√ß√£o de formas de onda podem ser alterados).  Qual arquivo para trabalhar √© com voc√™. <br><br>  Durante o teste, al√©m do tempo da simula√ß√£o em si, foi encontrada uma discrep√¢ncia na leitura dos dados de entrada do barramento de entrada.  Se os dados do barramento in mudarem durante a frente clk, o Modelsim leu os dados ap√≥s a frente, verilator antes: <br><br><pre> <code class="cpp hljs">input clk; input [<span class="hljs-number"><span class="hljs-number">7</span></span>:<span class="hljs-number"><span class="hljs-number">0</span></span>] in; reg [<span class="hljs-number"><span class="hljs-number">7</span></span>:<span class="hljs-number"><span class="hljs-number">0</span></span>] in_last_ ; ... always @(posedge clk) begin ... in_last_ &lt;= in; ... end</code> </pre><br><img src="https://habrastorage.org/webt/nc/ky/9r/ncky9rwjfvckf6hetlogg-futqa.png" alt="imagem"><br><br>  Durante o teste, esse ponto precisa ser levado em considera√ß√£o, pois parte do ambiente de teste para diferentes simuladores funcionar√° de maneira diferente. <br><br>  Al√©m disso, o verilador n√£o leva em considera√ß√£o o estado "x" do sinal e converte tudo para "0"; <br><br><h2>  UVM TESTBENCH </h2><br>  Considere o ambiente de teste, a pasta tb / uvm. <br><br>  O UVM testbench √© o ambiente acima do dispositivo.  Neste exemplo, o dispositivo √© um controlador PWM.  Diagrama do ambiente UVM: <br><br><img src="https://habrastorage.org/webt/94/tp/ox/94tpox5qii7r4qqaaakc_fbqrd4.png" alt="imagem"><br><br>  Como voc√™ pode ver no diagrama, o UVM consiste em blocos (classes).  Cada bloco executa suas fun√ß√µes.  O exemplo mostra um dos layouts poss√≠veis do ambiente de teste.  O nome e a funcionalidade de cada classe correspondem √† classe da qual s√£o herdados.  Vamos considerar cada classe com mais detalhes. <br><br>  Arquivo de ambiente env.h ou env.svh.  Esta √© uma classe que pode conter uma ou mais classes de agentes, nas quais tr√™s classes est√£o conectadas: sequenciador, driver, monitor.  N√£o h√° nenhum agente no exemplo, mas sua fun√ß√£o √© implementada na classe env.  Para o teste, precisamos escrever uma sequ√™ncia de a√ß√µes - sequenciamento. <br><br>  Vamos seguir para o c√≥digo inicial de seq√ºenciamento: <br><br><pre> <code class="cpp hljs">sequence_[n]-&gt;start(sqr, <span class="hljs-literal"><span class="hljs-literal">NULL</span></span>);</code> </pre> <br>  Sequencer (sequenciador) - arquivo sequncer.h.  No verilog do sistema, acabou por usar o seq√ºenciador padr√£o.  Uma classe que cont√©m uma ou mais seq√º√™ncias (sequ√™ncia) (arquivos sequence_a.h, sequence_a.svh).  Cada sequ√™ncia √© uma cadeia de a√ß√µes.  Uma dessas a√ß√µes pode estar enviando uma transa√ß√£o.  Transa√ß√£o - transfer√™ncia de dados de uma classe para outra.  A classe na qual as transa√ß√µes s√£o descritas √© bus_trans.  Abaixo est√° uma descri√ß√£o de duas classes, cada uma das quais ideologicamente tem suas pr√≥prias fun√ß√µes espec√≠ficas: driver e monitor. <br><br>  Driver - arquivo drv.h, drv.svh.  Uma classe que recebe transa√ß√µes de um seq√ºenciador e as converte em sinais.  O motorista atua como assistente de sequenciador em um n√≠vel inferior.  Considere enviar um pacote. <br><br>  Sequ√™ncia abre uma janela de transa√ß√£o, o driver detecta esse evento e come√ßa a receber dados.  A sequ√™ncia est√° aguardando uma resposta do driver.  O driver simula os sinais para o dispositivo e depois sinaliza ao seq√ºenciador que a janela pode ser fechada.  A id√©ia √© que o sequenciador funcione em um n√≠vel alto e o driver em um n√≠vel inferior. <br><br>  Os sinais s√£o conectados atrav√©s do barramento de interface ao dispositivo.  A interface √© descrita nos arquivos vip_if.h, vip_if.svh. <br><br>  Em seguida, voc√™ precisa verificar se os sinais de sa√≠da correspondem aos esperados.  Existem duas solu√ß√µes: <br><br><ul><li>  Escrevendo um modelo para um dispositivo </li><li>  Verifica√ß√£o de sinal atrav√©s do agente UVM </li></ul><br>  No exemplo, a segunda op√ß√£o √© considerada.  Para testar o dispositivo no n√≠vel funcional, √© necess√°rio comparar a sa√≠da com a esperada.  O requisito para o dispositivo era a exatid√£o do ciclo de servi√ßo fornecido do sinal e o per√≠odo do sinal.  Para monitorar os sinais de sa√≠da, uma nova classe √© gravada - Monitor (arquivo monitor.h, monitor.svh).  Geralmente, em um ambiente de teste, o monitor transfere os sinais na transa√ß√£o (para um n√≠vel superior) e √© enviado para a classe de compara√ß√£o - placar. <br><br>  Neste exemplo, os sinais s√£o verificados imediatamente.  Em caso de discrep√¢ncia entre o valor esperado e o medido, o teste √© interrompido. </div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/pt459338/">https://habr.com/ru/post/pt459338/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../pt459326/index.html">Escalonamento autom√°tico e gerenciamento de recursos no Kubernetes (relat√≥rio de revis√£o e v√≠deo)</a></li>
<li><a href="../pt459328/index.html">Melhor rela√ß√£o custo / benef√≠cio - Mpow A5 (059)</a></li>
<li><a href="../pt459330/index.html">Bitrix para programador e gerente: amor e √≥dio</a></li>
<li><a href="../pt459334/index.html">YouTrack 2019.2: um banner em todo o sistema, melhorias na p√°gina da lista de tarefas, novas op√ß√µes de pesquisa e muito mais</a></li>
<li><a href="../pt459336/index.html">Viva e aprenda. Parte 1. Escola e orienta√ß√£o profissional</a></li>
<li><a href="../pt459340/index.html">Organize um projeto de ML com a Ocean</a></li>
<li><a href="../pt459342/index.html">Cache remoto para iOS, altern√¢ncia de recursos, temas sombrios e carreira de desenvolvedor - reporte com o Avito iOS Meetup # 7</a></li>
<li><a href="../pt459344/index.html">M√©tricas do DevOps - onde obter dados para c√°lculos</a></li>
<li><a href="../pt459346/index.html">Em todo o mundo com um E-Book: ONYX BOOX James Cook 2 Review</a></li>
<li><a href="../pt459348/index.html">Outro desvio de autentica√ß√£o em redes Wi-Fi p√∫blicas</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>