# PROJETO-FINAL-SD
Projeto final da disciplina de SD (CIn-UFPE)

# Integrantes da equipe

- Andre Luiz Vieira de Lima Rodrigues 
- José Ivan Xisto Vilela Júnior 
- Hugo Jose Bento da Cunha 
- Lucas Mateus dos Santos Arruda 

# Objetivo do projeto

- Desenvolver e simular, em Verilog, um microprocessador MIPS capaz de executar um programa que represente uma função relacionada à temática definida pela equipe — neste contexto, um sistema de alarme simples. Este projeto visa integrar os conhecimentos adquiridos ao longo da disciplina, abrangendo desde os fundamentos da lógica digital até a microarquitetura de um processador. O software foi inicialmente desenvolvido em Python e posteriormente adaptado para a linguagem MIPS Assembly.

# Análise da arquitetura e microarquitetura MIPS

- Foram utilizados os capítulos 6 e 7 do livro Projeto Digital e Arquitetura de Computadores, de David Money Harris e Sarah L. Harris, como fundamentação teórica. O capítulo 6 aborda a arquitetura do processador MIPS, com ênfase em seu conjunto de instruções, enquanto o capítulo 7 trata da microarquitetura MIPS, detalhando sua implementação interna. Esses conteúdos forneceram o embasamento necessário para a compreensão do funcionamento de cada instrução no contexto da arquitetura MIPS.

![sd](https://github.com/user-attachments/assets/880d5732-682f-47a3-8993-23c9b71960ba)


# Ferramentas e recursos empregados

- Recursos Didáticos: Foram utilizados slides, o livro-texto da disciplina, anotações realizadas em aula e demais materiais disponibilizados ao longo do curso como suporte teórico e prático.

- Ambientes de Simulação: Empregaram-se ferramentas como ModelSim e Quartus para a simulação e verificação do funcionamento do microprocessador desenvolvido.
