标题title
显示面板及显示装置
摘要abst
本申请实施例提供了显示面板及显示装置，显示面板包括栅极驱动电路，栅极驱动电路包括N个级联的移位寄存器，N为大于1的正整数；多个级联的移位寄存器通过级联走线电连接，级联走线包括多条第一级联走线和多条第二级联走线，每条第一级联走线用于连接第i级移位寄存器和第i‑Δi级移位寄存器，每条第二级联走线用于连接第i级移位寄存器和第i+Δi级移位寄存器，i为大于1且小于N的整数，Δi为整数；多条第一级联走线和多条第二级联走线分别位于显示面板的不同膜层，且多条第一级联走线在显示面板的衬底上的正投影与多条第二级联走线在显示面板的衬底上的正投影至少部分交叠。本申请实施例能够有利于显示面板或显示装置窄边框的设计。
权利要求书clms
1.一种显示面板，其特征在于，所述显示面板包括栅极驱动电路，所述栅极驱动电路包括N个级联的移位寄存器，N为大于1的正整数；所述多个级联的移位寄存器通过级联走线电连接，所述级联走线包括多条第一级联走线和多条第二级联走线，每条所述第一级联走线用于连接第i级移位寄存器和第i-Δi级移位寄存器，每条所述第二级联走线用于连接所述第i级移位寄存器和第i+Δi级移位寄存器，i为大于1且小于N的整数，Δi为整数；所述多条第一级联走线和所述多条第二级联走线分别位于所述显示面板的不同膜层，且所述多条第一级联走线在所述显示面板的衬底上的正投影与所述多条第二级联走线在所述显示面板的衬底上的正投影至少部分交叠。2.根据权利要求1所述的显示面板，其特征在于，所述显示面板包括显示区和位于所述显示区至少一侧的非显示区，所述栅极驱动电路位于所述非显示区；在所述栅极驱动电路远离或靠近所述显示区的一侧，所述显示面板还包括沿第一方向依次排列的多个第一连接孔和沿所述第一方向依次排列的多个第二连接孔，所述多个第二连接孔位于所述多个第一连接孔与所述栅极驱动电路之间；所述第i级移位寄存器依次通过所述第一连接孔、所述第一级联走线及所述第二连接孔与所述第i-Δi级移位寄存器连接，所述第i级移位寄存器依次通过所述第一连接孔及所述第二级联走线与所述第i+Δi级移位寄存器连接。3.根据权利要求2所述的显示面板，其特征在于，所述级联走线位于以所述多个第一连接孔为第一边界、以所述多个第二连接孔为第二边界的区域内。4.根据权利要求1所述的显示面板，其特征在于，所述第一级联走线和所述第二级联走线均包括至少一段倾斜走线，所述倾斜走线的延伸方向与第一方向之间的角度为预设角度，所述第一方向包括所述N个级联的移位寄存器的排列方向，所述预设角度包括锐角或钝角。5.根据权利要求4所述的显示面板，其特征在于，所述多条第一级联走线均沿第一预设方向延伸，所述多条第二级联走线均沿第二预设方向延伸；所述第一预设方向与所述第二预设方向相互交叉且不垂直。6.根据权利要求4所述的显示面板，其特征在于，所述第一级联走线包括沿所述第一方向延伸的第一走线以及与所述第一走线连接的第二走线，所述第二级联走线包括沿所述第一方向延伸的第三走线以及与所述第三走线连接的第四走线；所述第二走线为倾斜走线，所述第二走线的延伸方向与所述第一方向之间具有第一预设角度；所述第四走线为倾斜走线，所述第四走线的延伸方向与所述第一方向之间具有第二预设角度。7.根据权利要求6所述的显示面板，其特征在于，所述第一走线在所述显示面板的衬底上的正投影与所述第三走线在所述衬底上的正投影交叠。8.根据权利要求6所述的显示面板，其特征在于，所述第一走线在所述显示面板的衬底上的正投影与所述第三走线在所述衬底上的正投影不交叠。9.根据权利要求1所述的显示面板，其特征在于，所述显示面板还包括：位于所述衬底一侧的栅极层、源漏极金属层、透明电极层，位于所述栅极层、所述源漏极金属层之间的第一绝缘层，位于所述源漏极金属层、所述透明电极层之间的第二绝缘层；所述多条第一级联走线位于所述栅极层或者所述源漏极金属层，所述多条第二级联走线位于所述透明电极层；或者，所述多条第一级联走线位于所述透明电极层，所述多条第二级联走线位于栅极层或者所述源漏极金属层。10.根据权利要求2所述的显示面板，其特征在于，所述第一连接孔暴露栅极层、源漏极金属层和透明电极层，用于连接位于所述源漏极金属层中的所述移位寄存器的输出端，以及连接位于所述栅极层和所述透明电极层的其中一者中的所述第一级联走线和另一者中的所述第二级联走线；所述移位寄存器包括至少一个晶体管，所述第二连接孔暴露所述栅极层和所述透明电极层，用于连接位于所述栅极层中的所述晶体管的栅极和位于所述透明电极层中的所述第一级联走线或所述第二级联走线。11.根据权利要求1所述的显示面板，其特征在于，每个所述移位寄存器包括：第一节点充电模块，所述第一节点充电模块的第一端与第一控制电位端电连接，所述第一节点充电模块的第二端与第一节点电连接；第一节点放电模块，所述第一节点放电模块的第一端与第二控制电位端电连接，所述第一节点放电模块的第二端与所述第一节点电连接；每条所述第一级联走线具体用于连接所述第i级移位寄存器的输出端和所述第i-Δi级移位寄存器的第一节点放电模块的控制端，每条所述第二级联走线具体用于连接所述第i级移位寄存器的输出端和所述第i+Δi级移位寄存器的第一节点充电模块的控制端。12.根据权利要求11所述的显示面板，其特征在于，所述第一节点充电模块包括第一晶体管，所述第一节点放电模块包括第二晶体管，其中：所述第i级移位寄存器的所述第一晶体管的控制极通过所述第二级联走线与所述第i-Δi级移位寄存器的输出端电连接，所述第i级移位寄存器的所述第一晶体管的第一极与所述第一控制电位端电连接，所述第i级移位寄存器的所述第一晶体管的第二极与所述第一节点电连接；所述第i级移位寄存器的所述第二晶体管的控制极通过所述第一级联走线与所述第i+Δi级移位寄存器的输出端电连接，所述第i级移位寄存器的所述第二晶体管的第一极与所述第二控制电位端电连接，所述第i级移位寄存器的所述第二晶体管的第二极与所述第一节点电连接。13.根据权利要求11所述的显示面板，其特征在于，每个所述移位寄存器还包括：第一输出模块，所述第一输出模块的控制端与所述第一节点电连接，所述第一输出模块的第一端与第一时钟信号端电连接，所述第一输出模块的第二端与移位寄存器的输出端电连接，用于在所述第一节点的控制下将所述第一时钟信号端的第一时钟信号传输至所述移位寄存器的输出端。14.根据权利要求13所述的显示面板，其特征在于，所述第一输出模块包括第三晶体管，所述第三晶体管的控制极与所述第一节点电连接，所述第三晶体管的第一极与所述第一时钟信号端电连接，所述第三晶体管的第二极与所述移位寄存器的输出端电连接。15.一种显示装置，其特征在于，包括如权利要求1至14任一项所述的显示面板。
说明书desc
技术领域本申请属于显示技术领域，尤其涉及一种显示面板及显示装置。背景技术薄膜晶体管-液晶显示器以及有源矩阵驱动有机发光二极管显示面板因其具有体积小、功耗低、无辐射以及制作成本相对较低等特点，而越来越多地被应用于高性能显示领域当中。对于上述显示面板/显示装置而言，显示面板的像素阵列通常包括多行栅线和多列数据线。对于栅线的驱动，例如可以采用由多个级联走线连接的移位寄存器构成的栅极驱动电路为多行栅线提供开关态电压信号，从而控制多行栅线依序打开。虽然采用移位寄存器能够让显示面板/显示装置实现比较窄的边框，但是目前的边框仍然无法满足消费者对更窄边框的需求。发明内容本申请实施例提供一种显示面板及显示装置，能够减小级联走线占用边框区域的宽度，有利于显示面板或显示装置窄边框的设计。第一方面，本申请实施例提供了一种显示面板，显示面板包括栅极驱动电路，栅极驱动电路包括N个级联的移位寄存器，N为大于1的正整数；多个级联的移位寄存器通过级联走线电连接，级联走线包括多条第一级联走线和多条第二级联走线，每条第一级联走线用于连接第i级移位寄存器和第i-Δi级移位寄存器，每条第二级联走线用于连接第i级移位寄存器和第i+Δi级移位寄存器，i为大于1且小于N的整数，Δi为整数；多条第一级联走线和多条第二级联走线分别位于显示面板的不同膜层，且多条第一级联走线在显示面板的衬底上的正投影与多条第二级联走线在显示面板的衬底上的正投影至少部分交叠。第二方面，本申请实施例提供了一种显示装置，显示装置包括如第一方面提供的显示面板。本申请实施例的显示面板及显示装置，显示面板包括栅极驱动电路，栅极驱动电路包括N个级联的移位寄存器，N为大于1的正整数；多个级联的移位寄存器通过级联走线电连接，级联走线包括多条第一级联走线和多条第二级联走线，每条第一级联走线用于连接第i级移位寄存器和第i-Δi级移位寄存器，每条第二级联走线用于连接第i级移位寄存器和第i+Δi级移位寄存器，i为大于1且小于N的整数，Δi为整数；多条第一级联走线和多条第二级联走线分别位于显示面板的不同膜层，且多条第一级联走线在显示面板的衬底上的正投影与多条第二级联走线在显示面板的衬底上的正投影至少部分交叠。由于多个第一级联走线和多个第二级联走线分布在不同膜层之中，所以对于分布有级联走线的每个膜层而言，该膜层在边框区域中的级联走线的数量比相关技术减小了一半。这样，由于每个膜层中级联走线的数量减少，所以在显示面板的衬底上的正投影彼此交叠的多个第一级联走线和多个第二级联走线便只会占用较窄的边框区域，进而边框区域的宽度可以设计的更窄，有利于显示面板或显示装置窄边框的设计。附图说明为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单的介绍，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为多个级联的移位寄存器的电路示意图；图2为本申请一实施例提供的一种显示面板的俯视示意图；图3为本申请另一实施例提供的一种显示面板的俯视示意图；图4为级联走线在不同倾角下的走线示意图；图5为本申请再一实施例提供的一种显示面板的俯视示意图；图6为本申请再一实施例提供的一种显示面板的俯视示意图；图7为本申请再一实施例提供的一种显示面板的俯视示意图；图8为本申请一实施例提供的一种显示面板的膜层示意图；图9为与图8对应的实施例中沿图3中A-A’线的剖面示意图；图10为与图8对应的实施例中沿图3中B-B’线的剖面示意图；图11为本申请另一实施例提供的一种显示面板的膜层示意图；图12为与图11对应的实施例中沿图3中A-A’线的剖面示意图；图13为与图11对应的实施例中沿图3中B-B’线的剖面示意图；图14为本申请一实施例的移位寄存器的电路示意图；图15为图14对应的一种显示面板的俯视示意图；图16为图14或图15对应的一种显示面板的电路俯视示意图；图17为本申请再一实施例的移位寄存器的电路示意图；图18为本申请实施例提供的一种显示装置的结构示意图。具体实施方式下面将详细描述本申请的各个方面的特征和示例性实施例，为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本申请进行进一步详细描述。应理解，此处所描述的具体实施例仅意在解释本申请，而不是限定本申请。对于本领域技术人员来说，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请更好的理解。需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。在阐述本申请实施例所提供的技术方案之前，为了便于对本申请实施例理解，本申请首先对现有技术中存在的问题进行具体说明：如前所述，在显示面板中，对于栅线的驱动，例如可以采用由多个级联走线连接的移位寄存器构成的栅极驱动电路为多行栅线提供开关态电压信号，从而控制多行栅线依序打开。如图1所示，对于栅极驱动电路中除第一级移位寄存器ASG和最后一级移位寄存器ASG之外的移位寄存器，每个移位寄存器ASG均可以通过向上的级联走线L1’连接上n级移位寄存器，同时每个移位寄存器均可以通过向下的级联走线L2’连接下n级移位寄存器，以实现级联的移位寄存器ASG之间的信号传递。其中，n为正整数。例如，对于4位移位寄存器而言，n可以等于1，即每个移位寄存器均可以通过向上的级联走线L1’连接上一级移位寄存器，同时每个移位寄存器均可以通过向下的级联走线L2’连接下一级移位寄存器。再例如，对于8位移位寄存器而言，n可以等于2，即每个移位寄存器均可以通过向上的级联走线L1’连接上两级移位寄存器，同时每个移位寄存器均可以通过向下的级联走线L2’连接下两级移位寄存器。类似的，对于其他位数的移位寄存器而言，n可以根据移位寄存器的位数而灵活改变，例如对于12位移位寄存器而言，n可以等于3；对于16位移位寄存器而言，n可以等于4，本申请实施例对此不作限定。需要说明的是，本申请实施例的下面的附图中随是以12位移位寄存器为例示出，但可以理解的是这并不构成对本申请实施例的限定，即本申请实施例不限于每个移位寄存器通过级联走线分别连接上三级移位寄存器和下三级移位寄存器。例如，对于4位移位寄存器而言，可以使得每个移位寄存器通过级联走线分别连接上一级移位寄存器和下一级移位寄存器。例如，对于8位移位寄存器而言，可以使得每个移位寄存器通过级联走线分别连接上两级移位寄存器和下两级移位寄存器。例如，对于16位移位寄存器而言，可以使得每个移位寄存器通过级联走线分别连接上四级移位寄存器和下四级移位寄存器。类似的，对于其他位数的移位寄存器而言，根据移位寄存器的位数而灵活级联走线的连接方式。经本申请的发明人研究发现，相关技术中的向上的级联走线L1’和向下的级联走线L2’均设置在显示面板的同一膜层中，这样的话，由于级联走线所在的膜层中级联走线的数量较多，所以排布开该数量较多的级联走线会占用较宽的边框区域，不利于显示面板或显示装置窄边框的设计。鉴于发明人的上述研究发现，本申请实施例提供了一种显示面板及显示装置，能够减小级联走线占用边框区域的宽度，有利于显示面板或显示装置窄边框的设计。本申请实施例的技术构思在于：将级联走线中的多条第一级联走线和多条第二级联走线分布在显示面板的不同膜层之中，且多条第一级联走线在显示面板的衬底上的正投影与多条第二级联走线在显示面板的衬底上的正投影至少部分交叠。这样，由于多个第一级联走线和多个第二级联走线分布在不同膜层之中，所以对于分布有级联走线的每个膜层而言，该膜层在边框区域中的级联走线的数量比相关技术减小了一半。这样，由于每个膜层中级联走线的数量减少，所以在显示面板的衬底上的正投影彼此交叠的多个第一级联走线和多个第二级联走线便只会占用较窄的边框区域，进而边框区域的宽度可以设计的更窄，有利于显示面板或显示装置窄边框的设计。下面首先对本申请实施例所提供的显示面板进行介绍。如图2所示，本申请实施例提供的显示面板10包括栅极驱动电路100，栅极驱动电路100包括N个级联的移位寄存器100a，N为大于1的正整数。多个级联的移位寄存器100a通过级联走线L电连接，级联走线L包括多条第一级联走线L1和多条第二级联走线L2，每条第一级联走线L1用于连接第i级移位寄存器和第i-Δi级移位寄存器，即每条第一级联走线L1用于连接本级移位寄存器和上n级移位寄存器。每条第二级联走线用于连接第i级移位寄存器和第i+Δi级移位寄存器，即每条第一级联走线L1用于连接本级移位寄存器和下n级移位寄存器。其中，i为大于1且小于N的整数，Δi为整数，例如Δi可以为0,1,2,……。继续参见图2，在本申请实施例中，多条第一级联走线L1和多条第二级联走线L2分别位于显示面板的不同膜层，且多条第一级联走线L1在显示面板的衬底上的正投影与多条第二级联走线L2在显示面板的衬底上的正投影至少部分交叠。这样，由于多个第一级联走线L1和多个第二级联走线L2分布在不同膜层之中，所以对于分布有级联走线的每个膜层而言，该膜层在边框区域中的级联走线的数量比相关技术减小了一半。这样，由于每个膜层中级联走线的数量减少，所以在显示面板的衬底上的正投影彼此交叠的多个第一级联走线和多个第二级联走线便只会占用较窄的边框区域，进而边框区域的宽度可以设计的更窄，有利于显示面板或显示装置窄边框的设计。由于级联走线通常需要连接位于不同膜层中的移位寄存器的元件/端，所以为了实现跨层连接，通常显示面板中设置有连接孔，连接孔连接不同的膜层。这样，级联走线通过与连接孔连接便可以连接位于不同膜层中的移位寄存器的元件/端。然而，经本申请的发明人进一步发现，相关技术中，沿N个移位寄存器的排列方向，显示面板通常设置了三列或三列以上的连接孔，每列均包括多个连接孔。在显示面板的行方向上，该三列或三列以上的连接孔会占用较宽的边框区域，不利于显示面板或显示装置窄边框的设计。鉴于上述发现，本申请的发明人在付出创造性劳动的情况下，得出了一种连接孔的列数减少的布线方案。具体地，如图3所示，显示面板10可以包括显示区AA和位于显示区AA至少一侧的非显示区NA，栅极驱动电路100位于非显示区NA。在一些实施例中，在栅极驱动电路100远离显示区AA的一侧，显示面板10还可以包括沿第一方向依次排列的多个第一连接孔110和沿第一方向依次排列的多个第二连接孔120，多个第二连接孔120位于多个第一连接孔110与栅极驱动电路100之间。需要说明的是，在另一些实施例中，栅极驱动电路100也可以位于外侧，而多个第一连接孔110、多个第二连接孔120、第一级联走线L1和第二级联走线L2和其他信号线位于内侧。即，多个第一连接孔110和多个第二连接孔120也可以位于栅极驱动电路100靠近显示区AA的一侧，本申请实施例对此不作限定。继续参见图3，第i级移位寄存100a可以依次通过第一连接孔110、第一级联走线L1及第二连接孔120与第i-Δi级移位寄存器100a连接，第i级移位寄存器100a依次通过第一连接孔110及第二级联走线L2与第i+Δi级移位寄存器连接。由上述内容可以看出，本申请实施例减少了连接孔的列数，仅通过两列连接孔便实现了N级移位寄存器的级联。与相关技术中三列或三列以上的连接孔相比，两列连接孔会减小占用边框区域的宽度，即进一步降低占用边框区域的宽度，更加有利于显示面板或显示装置窄边框的设计。继续参见图3，在一些具体的实施例中，级联走线L可以位于以多个第一连接孔110为第一边界B1、以多个第二连接孔120为第二边界B2的区域内。具体地，在显示面板的行方向上，多条第一级联走线L1和多条第二级联走线L2均可以位于以多个第一连接孔110为第一边界B1、以多个第二连接孔120为第二边界B2的区域内。这样，由于多条第一级联走线L1和多条第二级联走线L2均设置在两列连接孔之间的区域内，所以级联走线占用边框区域的宽度会缩小至两列连接孔之间的宽度，从而进一步降低占用边框区域的宽度，更加有利于显示面板或显示装置窄边框的设计。如图4所示，经本申请的发明人进一步发现，相关技术中，向上的级联走线或向下的级联走线均包括沿列方向y延伸的第一子线l1和沿行方向x延伸的第二子线l2。行方向x与列方向y之间垂直，即第一子线l1与第二子线l2相互垂直。相比于第一子线l1与第二子线l2之间不垂直的情况而言，当第一子线l1与第二子线l2相互垂直时，第二子线l2在x方向上占用的宽度是最大的，即级联走线会占用边框区域较大的宽度，不利于显示面板或显示装置窄边框的设计。鉴于上述研究发现，本申请的一些实施例中提供了一种进一步降低级联走线占用边框区域的宽度的方案。具体地，如图5所示，在一些实施例中，第一级联走线L1和第二级联走线L2均可以包括至少一段倾斜走线X，倾斜走线X的延伸方向与第一方向之间的角度为预设角度，第一方向可以包括N个级联的移位寄存器的排列方向，预设角度包括锐角或钝角。这样，相比于现有技术中采取的第一子线l1与第二子线l2相互垂直的方式，由于本申请实施例的第一级联走线L1和第二级联走线L2中的至少部分走线是倾斜走线，而倾斜走线在水平方向上占用的宽度较小，所以可以减小级联走线会占用边框区域较大的宽度，有利于显示面板或显示装置窄边框的设计。返回图3所示，在一些具体的实施例中，多条第一级联走线L1均可以沿第一预设方向f1延伸，多条第二级联走线L2均可以沿第二预设方向f2延伸，第一预设方向f1与第二预设方向f2相互交叉且不垂直。即，沿显示面板的厚度方向来看，多条第一级联走线L1的投影和多条第二级联走线L2的投影构成交叉的网状结构。其中，第一预设方向和第二预设方向可以根据实际情况灵活调整，本申请实施例对此不作限定。这样，由于第一级联走线L1和第二级联走线L2的整条走线都是倾斜的，而倾斜走线在水平方向上占用的宽度较小，所以相较于相关技术，可以更大程度上减少级联走线占用边框区域的宽度，有利于显示面板或显示装置窄边框的设计。如图5所示，在一些具体的实施例中，第一级联走线L1可以包括沿第一方向延伸的第一走线L11以及与第一走线L11连接的第二走线L12，第二级联走线L2可以包括沿第一方向延伸的第三走线L21以及与第三走线L21连接的第四走线L22。其中，第二走线L12可以为倾斜走线，第二走线L12的延伸方向可以与第一方向之间具有第一预设角度；第四走线L22可以为倾斜走线，第四走线L22的延伸方向可以与第一方向之间具有第二预设角度。第一预设角度和第二预设角度可以根据实际情况灵活调整，本申请实施例对此不作限定。这样，由于第一级联走线L1中的第二走线L12和第二级联走线L2中的第四走线L22是倾斜走线，而倾斜走线在水平方向上占用的宽度较小，所以相较于相关技术，可以更大程度上减少级联走线占用边框区域的宽度，有利于显示面板或显示装置窄边框的设计。继续参见图5，在一些可选的实施例中，第一走线L11在显示面板的衬底上的正投影与第三走线L21在衬底上的正投影完全交叠。这样，由于第一走线L11的投影与第三走线L21的投影完全交叠，所以多条第一走线L11之间的缝隙最大，光线可以透过缝隙穿过边框区域。因此，在紫外光照射固化封框胶时，由于显示面板边框的透过率高，所以可以使得封框胶固化的效果较佳。如图6所示，在一些可选的实施例中，第一走线L11在显示面板的衬底上的正投影与第三走线L21在衬底上的正投影部分交叠。这样，虽然光线透过率相较于图5所示的实施方式小了一些，但是由于第一走线L11的投影与第三走线L21的投影的交叠面积变小，所以可以降低第一走线L11与第三走线L21之间的信号干扰。如图7所示，在一些可选的实施例中，第一走线L11在显示面板的衬底上的正投影与第三走线L21在衬底上的正投影不交叠。这样，由于第一走线L11的投影与第三走线L21的投影不交叠，所以第一走线L11与第三走线L21之间的信号干扰程度很小，进而保证信号传输的准确性。如图8所示，在一些实施例中，显示面板10还可以包括：位于衬底11一侧的栅极层12、源漏极金属层13、透明电极层14，位于栅极层12、源漏极金属层13之间的第一绝缘层15，位于源漏极金属层13、透明电极层14之间的第二绝缘层16。其中，透明电极层14例如可以由铟锡氧化物ITO制备。在一些可选的实施例中，多条第一级联走线L1可以位于栅极层12或者源漏极金属层13，多条第二级联走线L2可以位于透明电极层14。在另一些可选的实施例中，多条第一级联走线L1可以位于透明电极层14，多条第二级联走线L2可以位于栅极层12或者源漏极金属层13。在显示区AA，栅极层12中可以形成晶体管TFT的栅极，源漏极金属层13中可以形成晶体管TFT的源极和漏极。显示面板10还可以包括另一透明电极层17，按照排列顺序，另一透明电极层17可以称作第一透明电极层，透明电极层14可以称作第二透明电极层。在图8所示的实施例中，第一透明电极层可以位于第一绝缘层15远离衬底11的一侧，与源漏极金属层13直接连接。在本申请实施例中，非显示区NA中的透明电极层14可以与显示区AA中第二透明电极层同层制备。在图8所示的实施例中，第二透明电极层可以是公共电极层。即，非显示区NA中的透明电极层14可以与公共电极同一道工艺制备，有利于工艺简化。在另一些实施例中，像素电极可以位于公共电极远离衬底11的一侧，因此，第二透明电极层还可以是像素电极层，此时，作为公共电极层的第一透明电极层与源漏极金属层之间设置有绝缘层。即，非显示区NA中的透明电极层14可以与像素电极同一道工艺制备，有利于工艺简化。如图9所示，在一些具体的实施例中，第一连接孔110可以是跨线连接孔，即第一连接孔110可以跨越多个膜层。具体地，第一连接孔110可以暴露栅极层12、源漏极金属层13和透明电极层14，用于连接位于源漏极金属层13中的移位寄存器的输出端，以及连接位于栅极层12和透明电极层14的其中一者中的第一级联走线和另一者中的第二级联走线。如图10所示，在一些具体的实施例中，第二连接孔120可以暴露栅极层12和透明电极层14，用于连接位于栅极层12中的晶体管的栅极和位于透明电极层中的第一级联走线或第二级联走线。晶体管可以为移位寄存器中的晶体管。如图11所示，在另一些实施例中，与图8所示的实施例不同的是，另一透明电极层17可以不与源漏极金属层13同层设置，而是设置在第二绝缘层16远离衬底11的一侧。这样，另一透明电极层17可以通过过孔与源漏极金属层13中的晶体管TFT的源极或漏极电连接。相应地，显示面板10还可以包括位于透明电极层14、第二绝缘层16之间的第三绝缘层18，第三绝缘层18可以作为像素电极与公共电极之间的介质层。在图11所示的实施例中，多条第一级联走线L1可以位于栅极层12或者源漏极金属层13，多条第二级联走线L2可以位于透明电极层14；或者，多条第一级联走线L1可以位于透明电极层14，多条第二级联走线L2可以位于栅极层12或者源漏极金属层13。如图12和图13所示，相比于图9和图10所示的实施例，第一连接孔110和第二连接孔120还均贯穿了第三绝缘层18，除此之外，其他均与图9和图10相同，在此不再赘述。如图14和图15所示，在一些实施例中，每个移位寄存器100a可以包括：第一节点充电模块1001，第一节点充电模块1001的第一端与第一控制电位端FW电连接，第一节点充电模块1001的第二端与第一节点P电连接；第一节点放电模块1002，第一节点放电模块1002的第一端与第二控制电位端BW电连接，第一节点放电模块1002的第二端与第一节点P电连接；每条第一级联走线L1具体用于连接第i级移位寄存器100a的输出端OUT和第i-Δi级移位寄存器100a的第一节点放电模块1002的控制端Gn+1，每条第二级联走线L2具体用于连接第i级移位寄存器100a的输出端OUT和第i+Δi级移位寄存器100a的第一节点充电模块1001的控制端Gn-1。这样，由于多个第一级联走线L1和多个第二级联走线L2分布在不同膜层之中，所以对于分布有级联走线的每个膜层而言，该膜层在边框区域中的级联走线的数量比相关技术减小了一半。这样，由于每个膜层中级联走线的数量减少，所以在显示面板的衬底上的正投影彼此交叠的多个第一级联走线和多个第二级联走线便只会占用较窄的边框区域，进而边框区域的宽度可以设计的更窄，有利于显示面板或显示装置窄边框的设计。对应图15所示的实施例，结合图14和图16所示，在一些具体的实施例中，第一节点充电模块1001可以包括第一晶体管T1，第一节点放电模块1002可以包括第二晶体管T2，其中：第i级移位寄存器100a的第一晶体管T1的控制极通过第二级联走线L2与第i-Δi级移位寄存器的输出端OUT电连接，第i级移位寄存器100a的第一晶体管T1的第一极与第一控制电位端FW电连接，第i级移位寄存器100a的第一晶体管T1的第二极与第一节点P电连接；第i级移位寄存器100a的第二晶体管T2的控制极通过第一级联走线L1与第i+Δi级移位寄存器100a的输出端OUT电连接，第i级移位寄存器100a的第二晶体管T2的第一极与第二控制电位端BW电连接，第i级移位寄存器100a的第二晶体管T2的第二极与第一节点P电连接。在本申请实施例中，第一控制电位端FW和第二控制电位端BW，主要是控制正向扫描和反向扫描的，正向扫描即从G1到Gn逐一开启，反向扫描即从Gn到G1逐一开启。当正向扫描时，第一晶体管T1用于为第一节点P充电，第二晶体管T2用于为第一节点P放电；当反向扫描时，第一晶体管T1用于为第一节点P放电，第二晶体管T2用于为第一节点P充电。需要说明的是，在具体实施时，上述各晶体管的栅极作为其控制极，并且，根据各晶体管的栅极的信号以及其类型，可以将其第一极作为源极，第二极作为漏极，或者将其第一极作为漏极，第二极作为源极，在此不做区分。继续参见图14至图16，在一些实施例中，每个移位寄存器100a还可以包括：第一输出模块1003，第一输出模块1003的控制端与第一节点P电连接，第一输出模块1003的第一端与第一时钟信号端CKB电连接，第一输出模块1003的第二端与移位寄存器的输出端Gout电连接，用于在第一节点P的控制下将第一时钟信号端CKB的第一时钟信号传输至移位寄存器的输出端Gout。容易理解的是，每级移位寄存器的输出端Gout可以连接与本级移位寄存器对应的一行扫描线，同时还可以通过级联走线连接上n级移位寄存器和下n级移位寄存器。需要说明的是，虚框f表示未列出的晶体管、电容和走线，即本申请实施例中的移位寄存器100a除了可以包括第一节点充电模块1001、第一节点放电模块1002和第一输出模块1003之外，还可包括其他晶体管、电容和走线，本申请实施例对此不作限定。如图17所示，在一些具体的实施例中，第一输出模块1003可以包括第三晶体管T3，第三晶体管T3的控制极与第一节点P电连接，第三晶体管T3的第一极与第一时钟信号端CKB电连接，第三晶体管T3的第二极与移位寄存器的输出端Gout电连接。第三晶体管T3在第一节点P的控制下，将第一时钟信号端CKB输出的第一时钟信号传输至移位寄存器的输出端Gout。图17示意性示出了11T2C电路。如图17所示，本申请实施例中的移位寄存器100a除了可以包括上述第一晶体管T1、第二晶体管T2和第三晶体管T3之外，还可以包括其他晶体管及电容。除了图17示出的11T2C电路之外，移位寄存器100a还可以是其他类型的电路，如9T2C电路，即包括9个晶体管和2个电容；例如还可以是11T1C电路，即包括11个晶体管和1个电容。容易理解的是，图17示出的11T2C电路仅是一种示例，对本申请实施例的移位寄存器并不构成限定。如图17所示，本申请实施例中的第一晶体管T1可以是11T2C电路中的晶体管T1，用于在正向扫描时，为第一节点P充电，即输入正电FW，拉升P点电位。本申请实施例中的第二晶体管T2可以是11T2C电路中的晶体管T2，用于在正向扫描时，为第一节点P放电，即输入负电FW，下拉P点电位。本申请实施例中的第三晶体管T3可以是11T2C电路中的晶体管T3，用于在第一节点P的控制下将第一时钟信号端CKB的第一时钟信号传输至移位寄存器的输出端Gout。基于上述实施例提供的显示面板，相应地，本申请还提供了一种显示装置，如图18所示，该显示装置1000可包括设备本体20以及上述实施例中的显示面板10，该显示面板10覆盖在设备本体20上。设备本体20中可设置有各类器件，如传感器件、处理器件等，在此并不限定。显示装置1000具体可以为手机、计算机、平板电脑、数码相机、电视机、电子纸等具有显示功能的装置，在此并不限定。需要明确的是，本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同或相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。对于显示面板实施例和显示装置实施例而言，相关之处可以参见像素驱动电路实施例和阵列基板实施例的说明部分。本申请并不局限于上文所描述并在图中示出的特定结构。本领域的技术人员可以在领会本申请的精神之后，作出各种改变、修改和添加。并且，为了简明起见，这里省略对已知技术的详细描述。本领域技术人员应能理解，上述实施例均是示例性而非限制性的。在不同实施例中出现的不同技术特征可以进行组合，以取得有益效果。本领域技术人员在研究附图、说明书及权利要求书的基础上，应能理解并实现所揭示的实施例的其他变化的实施例。在权利要求书中，术语“包括”并不排除其他结构；数量涉及“一个”但不排除多个；术语“第一”、“第二”用于标示名称而非用于表示任何特定的顺序。权利要求中的任何附图标记均不应被理解为对保护范围的限制。某些技术特征出现在不同的从属权利要求中并不意味着不能将这些技术特征进行组合以取得有益效果。以上所述，仅为本申请的具体实施方式，所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，上述描述的系统、模块和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。应理解，本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本申请的保护范围之内。
