# 컴퓨터과학개론

## 9강. 컴퓨터 구조 (1)

### 1 불 대수와 논리 게이트

#### 1) 컴퓨터 하드웨어의 기본 구성

- 중앙처리장치
  - 제어장치
  - 처리장치
    - 연산장치
    - 레지스터
- 기억장치
- 입력장치
- 출력장치
- 시스템버스
  - 각 장치의 통신을 담당

#### 2) 시스템 버스

- 중앙처리장치, 기억장치, 입출력장치 간의 물리적 연결 및 데이터 교환의 통로
  - 주소 버스, 데이터 버스, 제어 버스
  - 주소 버스
    - CPU가 기억장치나 입출력장치의 주소 정보를 전송하는 신호선의 집합
    - 버스의 폭이 시스템의 메모리 용량을 결정
    - 단방향 버스
  - 데이터 버스
    - CPU와 기억장치/입출력장치 사이에 데이터 전송을 위한 신호선의 집합
    - 버스의 폭이 한 번에 전송할 수 있는 비트의 수를 의미
    - 양방향 버스
  - 제어버스
    - CPU가 각종 장치의 동작을 제어하기 위한 다양한 신호들의 통로
    - 버스의 폭은 CPU나 시스템의 구성에 따라 달라짐

#### 3) 불 대수

- 이진 변수의 논리 연산을 대루는 대수
- 이진 변수 입력시 논리 연산의 조합을 통해 결과를 도출하는 것
- 일련의 과정을 다루는 수학적인 방법
- 논리연산 종류
  - 논리합
  - 논리곱
  - 논리부정

#### 5) 논리 게이트

- 논리연산을 하드웨어로 구현한 것

#### 7) 논리 게이트의 완전집합

- 원하는 임의의 회로를 구성할 수 있는 게이트들의 부분집합

#### 9) 불 대수와 논리회로

- 불 함수는 논리회로 형태로 표현 가능 (반대도 가능)
- 기본연산을 통해 불 함수를 간소화
  - 이는 논리연산에 필요한 논리 게이트를 줄일 수 있음
  - 전체 시스템이 간단해짐

### 2 논리회로

#### 1) 논리회로의 종류

- 논리회로
  - 논리 게이트들로 구성된 회로
  - 조합회로
    - 출력값이 단순히 현재 입렵값의 조합으로만 결정되는 회로
  - 순서회로
    - 연산의 각 단계마다 회로의 특정 상태가 저장/참조되는 회로
    - 저장, 참조되는 공간을 플립플롭
    - 카운터, 레지스터에 해당

#### 2) 플립플롭

- 1비트의 이진 정보를 저장할 수 있는 장치
  - 입력신호에 의해서 상태를 바꾸기 전까지 현재 상태를 유지하는 논리소자
  - RS, T, D, JK 등

#### 3) 전가산기

- Full Adder
  - 아랫자리에서 올라온 올림수를 고려한 가산기
    - 가산기
      - 두 이진수를 입력받아서 더하는 회로
- 진리표 생성
  - 입력과 출력의 관계를 나타낸 것
- 불대수식 생성 및 수식
- 간소화된 수식을 바탕으로 회로를 만듦

#### 4) 디코더

- n비트의 이진 코드를 최대 2^n개의 서로 다른 정보로 변환
  - 출력 중에서 오직 한 개만 1이 되고, 나머지는 모두 0이 됨
- 주소 방식으로 주어진 입력으로부터 각각의 하드웨어 구성 요소를 개별적으로 구동하기 위해 주로 사용

#### 5) 멀티플렉서

- 어떤 장치로부터 들어오는 데이터가 버스를 사용할 것인가를 정하는 경우에 사용

#### 6) 카운터

- 클록펄스가 입력될 때마다 미리 정해진 순서에 따라 상태가 변하는 장치
  - 매번 구동 시마다 저장된 이진수가 1씩 증가하는 장치
  - 외부에서의 입력/출력이 없으며 클록펄스를 통해서만 상태가 변함

### 3 기억장치

회로를 통해 장치를 만들 수 있음

#### 1) 기억장치

- ROM
  - 읽기 전용
    - 내용이 항상 고정되어 있어 조합회로로 구성 가능
- RAM
  - 읽기/쓰기가 모두 가능
    - 상태를 저장하고 변경할 수 있는 순차회로로 구성 가능
- DRAM
  - 플립플롭이 아닌 축전지로 구현
  - 시간이 지남에 따라 전류가 방전
    - 주기적인 리프레시 과정 필요

#### 2) ROM

- 설계자가 저장되는 이진 정보를 결정하고, 필요한 내부 연결 패턴을 기억장치 내에서 형성하여 구현
- 한개의 디코더와 여러 개의 OR 게이트를 사용하면 ROM 구현 가능

#### 3) RAM

- 1비트 RAM 소자 → 1개의 RS 플립플롭, 3개의 AND 게이트, 2개의 NOT 게이트로 구성
- RAM은 1비트 RAM 소자, 디코더, OR 게이트를 사용한 순차회로로 구성 가능 → 하지만,
      실제로는 플립플롭이 아닌 축전지로 구현된 DRAM 사용

#### 4) 기억장치의 계층 구조

- 접근 속도와 저장 용량에 따른 기억장치의 구분 → CPU가 데이터에 접근함에 있어서 가장 적은 비용으로 가장 높은 성능을 얻기 위해 참조의 지역성에 기반을 둔 전략

- 레지스터 - 캐시기억장치 - 주기억장치 - 보조기억장치
