`timescale 1ps / 1ps

// Generated by Cadence Genus(TM) Synthesis Solution 17.11-s014_1
// Generated on: Dec 21 2020 13:30:54 KST (Dec 21 2020 04:30:54 UTC)

module avg_pool_GtiLLs33_1(in1, out1);
  input [32:0] in1;
  output out1;
  wire [32:0] in1;
  wire out1;
  wire gt_19_84_n_0, gt_19_84_n_1, gt_19_84_n_2, gt_19_84_n_3,
       gt_19_84_n_4, gt_19_84_n_5, gt_19_84_n_6, gt_19_84_n_7;
  wire gt_19_84_n_8, gt_19_84_n_9, gt_19_84_n_13, gt_19_84_n_14,
       gt_19_84_n_89;
  OAI2BB1X1 gt_19_84_g650(.A0N (gt_19_84_n_2), .A1N (gt_19_84_n_8), .B0
       (gt_19_84_n_89), .Y (gt_19_84_n_14));
  AOI21X1 gt_19_84_g651(.A0 (gt_19_84_n_9), .A1 (gt_19_84_n_7), .B0
       (in1[31]), .Y (gt_19_84_n_13));
  NOR2X2 gt_19_84_g655(.A (gt_19_84_n_5), .B (gt_19_84_n_3), .Y
       (gt_19_84_n_9));
  NAND2X2 gt_19_84_g656(.A (gt_19_84_n_0), .B (gt_19_84_n_1), .Y
       (gt_19_84_n_8));
  NOR2X1 gt_19_84_g657(.A (gt_19_84_n_6), .B (gt_19_84_n_4), .Y
       (gt_19_84_n_7));
  NAND2X2 gt_19_84_g658(.A (in1[19]), .B (in1[18]), .Y (gt_19_84_n_6));
  NAND2X4 gt_19_84_g659(.A (in1[23]), .B (in1[22]), .Y (gt_19_84_n_5));
  NAND2X2 gt_19_84_g660(.A (in1[17]), .B (in1[16]), .Y (gt_19_84_n_4));
  NAND2X2 gt_19_84_g661(.A (in1[21]), .B (in1[20]), .Y (gt_19_84_n_3));
  INVXL gt_19_84_g668(.A (in1[31]), .Y (gt_19_84_n_2));
  CLKAND2X3 gt_19_84_g2(.A (in1[25]), .B (in1[24]), .Y (gt_19_84_n_1));
  CLKAND2X6 gt_19_84_g669(.A (in1[27]), .B (in1[26]), .Y
       (gt_19_84_n_0));
  NOR3X1 gt_19_84_g671(.A (in1[32]), .B (gt_19_84_n_13), .C
       (gt_19_84_n_14), .Y (out1));
  BUFX2 gt_19_84_g672(.A (in1[31]), .Y (gt_19_84_n_89));
endmodule


