{
    "Risc_16_bit": [
        "Risc_16_bit",
        "zIrnQ",
        "module",
        3
    ],
    "...MASTER...": [
        "SIM",
        "amcQw",
        "module",
        2
    ]
}