<?xml version='1.0' encoding='utf-8' ?>
<!DOCTYPE document SYSTEM "file:///D:/Xilinx/14.7/ISE_DS/ISE/xc9500/data/xmlReport9k.dtd">
<document><ascFile>counter.rpt</ascFile><devFile>D:/Xilinx/14.7/ISE_DS/ISE/xc9500/data/xc9536.chp</devFile><mfdFile>counter.mfd</mfdFile><htmlFile logic_legend="logiclegend.htm" logo="xc9500_logo.jpg" pin_legend="pinlegend.htm"/><header date=" 5-29-2025" design="counter" device="XC9536" eqnType="1" pkg="PC44" speed="-5" status="1" statusStr="Successful" swVersion="P.20131013" time=" 11:26AM" version="1.0"/><inputs id="ld"/><inputs id="dt0_SPECSIG"/><inputs id="dt1_SPECSIG"/><inputs id="dt2_SPECSIG"/><inputs id="dt3_SPECSIG"/><inputs id="dn0_SPECSIG"/><inputs id="dn1_SPECSIG"/><inputs id="dn2_SPECSIG"/><inputs id="dn3_SPECSIG"/><inputs id="busyPIN_SPECSIG" userloc="22"/><inputs id="rem0PIN_SPECSIG" userloc="8"/><inputs id="rem1PIN_SPECSIG" userloc="3"/><inputs id="rem2PIN_SPECSIG" userloc="12"/><inputs id="rem3PIN_SPECSIG" userloc="18"/><inputs id="num0PIN_SPECSIG" userloc="44"/><inputs id="num1PIN_SPECSIG" userloc="37"/><inputs id="num2PIN_SPECSIG" userloc="33"/><inputs id="num3PIN_SPECSIG" userloc="26"/><global_inputs id="clk" pinnum="GCK1" use="GCK1" userloc="5"/><global_inputs id="rst_n" negated="ON" pinnum="GSR" use="GSR" userloc="39"/><pin id="FB1_MC1_PIN2" pinnum="2"/><pin id="FB1_MC2_PIN3" pinnum="3" signal="rem1_SPECSIG" use="IO_SPECSIG"/><pin id="FB1_MC3_PIN5" pinnum="5" signal="clk" use="GCK"/><pin id="FB1_MC4_PIN4" pinnum="4"/><pin id="FB1_MC5_PIN6" pinnum="6"/><pin id="FB1_MC6_PIN8" pinnum="8" signal="rem0_SPECSIG" use="IO_SPECSIG"/><pin id="FB1_MC7_PIN7" pinnum="7"/><pin id="FB1_MC8_PIN9" pinnum="9" signal="ld" use="I"/><pin id="FB1_MC9_PIN11" pinnum="11" signal="dn0_SPECSIG" use="I"/><pin id="FB1_MC10_PIN12" pinnum="12" signal="rem2_SPECSIG" use="IO_SPECSIG"/><pin id="FB1_MC11_PIN13" pinnum="13" signal="dt1_SPECSIG" use="I"/><pin id="FB1_MC12_PIN14" pinnum="14" signal="dt2_SPECSIG" use="I"/><pin id="FB1_MC13_PIN18" pinnum="18" signal="rem3_SPECSIG" use="IO_SPECSIG"/><pin id="FB1_MC14_PIN19" pinnum="19"/><pin id="FB1_MC15_PIN20" pinnum="20"/><pin id="FB1_MC16_PIN22" pinnum="22" signal="busy" use="IO_SPECSIG"/><pin id="FB1_MC17_PIN24" pinnum="24"/><pin id="FB2_MC1_PIN1" pinnum="1"/><pin id="FB2_MC2_PIN44" pinnum="44" signal="num0_SPECSIG" use="IO_SPECSIG"/><pin id="FB2_MC3_PIN42" pinnum="42"/><pin id="FB2_MC4_PIN43" pinnum="43"/><pin id="FB2_MC5_PIN40" pinnum="40"/><pin id="FB2_MC6_PIN39" pinnum="39" signal="rst_n" use="GSR"/><pin id="FB2_MC7_PIN38" pinnum="38" signal="dt0_SPECSIG" use="I"/><pin id="FB2_MC8_PIN37" pinnum="37" signal="num1_SPECSIG" use="IO_SPECSIG"/><pin id="FB2_MC9_PIN36" pinnum="36" signal="dn1_SPECSIG" use="I"/><pin id="FB2_MC10_PIN35" pinnum="35" signal="dn2_SPECSIG" use="I"/><pin id="FB2_MC11_PIN34" pinnum="34" signal="dn3_SPECSIG" use="I"/><pin id="FB2_MC12_PIN33" pinnum="33" signal="num2_SPECSIG" use="IO_SPECSIG"/><pin id="FB2_MC13_PIN29" pinnum="29" signal="dt3_SPECSIG" use="I"/><pin id="FB2_MC14_PIN28" pinnum="28"/><pin id="FB2_MC15_PIN27" pinnum="27"/><pin id="FB2_MC16_PIN26" pinnum="26" signal="num3_SPECSIG" use="IO_SPECSIG"/><pin id="FB2_MC17_PIN25" pinnum="25"/><fblock id="FB1" inputUse="10" pinUse="9"><macrocell id="FB1_MC1" pin="FB1_MC1_PIN2"/><macrocell id="FB1_MC2" pin="FB1_MC2_PIN3" sigUse="7" signal="rem1_SPECSIG"><pterms pt1="FB1_2_1" pt2="FB1_2_2" pt3="FB1_2_3" pt4="FB1_2_4" pt5="FB1_2_5"/></macrocell><macrocell id="FB1_MC3" pin="FB1_MC3_PIN5"/><macrocell id="FB1_MC4" pin="FB1_MC4_PIN4"/><macrocell id="FB1_MC5" pin="FB1_MC5_PIN6"/><macrocell id="FB1_MC6" pin="FB1_MC6_PIN8" sigUse="7" signal="rem0_SPECSIG"><pterms pt1="FB1_6_1" pt2="FB1_6_2" pt3="FB1_6_3" pt4="FB1_6_4"/></macrocell><macrocell id="FB1_MC7" pin="FB1_MC7_PIN7"/><macrocell id="FB1_MC8" pin="FB1_MC8_PIN9"/><macrocell id="FB1_MC9" pin="FB1_MC9_PIN11"/><macrocell id="FB1_MC10" pin="FB1_MC10_PIN12" sigUse="7" signal="rem2_SPECSIG"><pterms pt1="FB1_10_1" pt2="FB1_10_2" pt3="FB1_10_3" pt4="FB1_10_4"/></macrocell><macrocell id="FB1_MC11" pin="FB1_MC11_PIN13"/><macrocell id="FB1_MC12" pin="FB1_MC12_PIN14"/><macrocell id="FB1_MC13" pin="FB1_MC13_PIN18" sigUse="7" signal="rem3_SPECSIG"><pterms pt1="FB1_13_1" pt2="FB1_13_2" pt3="FB1_13_3"/></macrocell><macrocell id="FB1_MC14" pin="FB1_MC14_PIN19"/><macrocell id="FB1_MC15" pin="FB1_MC15_PIN20"/><macrocell id="FB1_MC16" pin="FB1_MC16_PIN22" sigUse="5" signal="busy"><pterms pt1="FB1_16_1" pt2="FB1_16_2"/></macrocell><macrocell id="FB1_MC17" pin="FB1_MC17_PIN24"/><macrocell id="FB1_MC18"/><fbinput fbk="PIN" id="FB1_I1" signal="busyPIN_SPECSIG"/><fbinput id="FB1_I2" signal="dt0_SPECSIG"/><fbinput id="FB1_I3" signal="dt1_SPECSIG"/><fbinput id="FB1_I4" signal="dt2_SPECSIG"/><fbinput id="FB1_I5" signal="dt3_SPECSIG"/><fbinput id="FB1_I6" signal="ld"/><fbinput fbk="PIN" id="FB1_I7" signal="rem0PIN_SPECSIG"/><fbinput fbk="PIN" id="FB1_I8" signal="rem1PIN_SPECSIG"/><fbinput fbk="PIN" id="FB1_I9" signal="rem2PIN_SPECSIG"/><fbinput fbk="PIN" id="FB1_I10" signal="rem3PIN_SPECSIG"/><pterm id="FB1_2_1"><signal id="ld"/><signal id="dt1_SPECSIG"/></pterm><pterm id="FB1_2_2"><signal id="ld" negated="ON"/><signal id="busyPIN_SPECSIG" negated="ON"/><signal id="rem1PIN_SPECSIG"/></pterm><pterm id="FB1_2_3"><signal id="ld" negated="ON"/><signal id="rem0PIN_SPECSIG"/><signal id="rem1PIN_SPECSIG"/></pterm><pterm id="FB1_2_4"><signal id="ld" negated="ON"/><signal id="busyPIN_SPECSIG"/><signal id="rem0PIN_SPECSIG" negated="ON"/><signal id="rem1PIN_SPECSIG" negated="ON"/><signal id="rem2PIN_SPECSIG"/></pterm><pterm id="FB1_2_5"><signal id="ld" negated="ON"/><signal id="busyPIN_SPECSIG"/><signal id="rem0PIN_SPECSIG" negated="ON"/><signal id="rem1PIN_SPECSIG" negated="ON"/><signal id="rem3PIN_SPECSIG"/></pterm><pterm id="FB1_6_1"><signal id="ld"/><signal id="dt0_SPECSIG" negated="ON"/></pterm><pterm id="FB1_6_2"><signal id="ld" negated="ON"/><signal id="busyPIN_SPECSIG"/><signal id="rem0PIN_SPECSIG"/></pterm><pterm id="FB1_6_3"><signal id="ld" negated="ON"/><signal id="busyPIN_SPECSIG" negated="ON"/><signal id="rem0PIN_SPECSIG" negated="ON"/></pterm><pterm id="FB1_6_4"><signal id="ld" negated="ON"/><signal id="busyPIN_SPECSIG"/><signal id="rem1PIN_SPECSIG" negated="ON"/><signal id="rem2PIN_SPECSIG" negated="ON"/><signal id="rem3PIN_SPECSIG" negated="ON"/></pterm><pterm id="FB1_10_1"><signal id="ld"/><signal id="dt2_SPECSIG"/><signal id="rem2PIN_SPECSIG" negated="ON"/></pterm><pterm id="FB1_10_2"><signal id="ld"/><signal id="dt2_SPECSIG" negated="ON"/><signal id="rem2PIN_SPECSIG"/></pterm><pterm id="FB1_10_3"><signal id="ld" negated="ON"/><signal id="busyPIN_SPECSIG"/><signal id="rem0PIN_SPECSIG" negated="ON"/><signal id="rem1PIN_SPECSIG" negated="ON"/><signal id="rem2PIN_SPECSIG"/></pterm><pterm id="FB1_10_4"><signal id="ld" negated="ON"/><signal id="busyPIN_SPECSIG"/><signal id="rem0PIN_SPECSIG" negated="ON"/><signal id="rem1PIN_SPECSIG" negated="ON"/><signal id="rem3PIN_SPECSIG"/></pterm><pterm id="FB1_13_1"><signal id="ld"/><signal id="dt3_SPECSIG" negated="ON"/></pterm><pterm id="FB1_13_2"><signal id="ld" negated="ON"/><signal id="rem3PIN_SPECSIG" negated="ON"/></pterm><pterm id="FB1_13_3"><signal id="ld" negated="ON"/><signal id="busyPIN_SPECSIG"/><signal id="rem0PIN_SPECSIG" negated="ON"/><signal id="rem1PIN_SPECSIG" negated="ON"/><signal id="rem2PIN_SPECSIG" negated="ON"/></pterm><pterm id="FB1_16_1"><signal id="ld" negated="ON"/><signal id="busyPIN_SPECSIG" negated="ON"/></pterm><pterm id="FB1_16_2"><signal id="ld" negated="ON"/><signal id="rem1PIN_SPECSIG" negated="ON"/><signal id="rem2PIN_SPECSIG" negated="ON"/><signal id="rem3PIN_SPECSIG" negated="ON"/></pterm><equation id="rem1_SPECSIG" regUse="D"><d2><eq_pterm ptindx="FB1_2_1"/><eq_pterm ptindx="FB1_2_2"/><eq_pterm ptindx="FB1_2_3"/><eq_pterm ptindx="FB1_2_4"/><eq_pterm ptindx="FB1_2_5"/></d2><clk><fastsig signal="clk"/></clk><reset><fastsig signal="rst_n"/></reset><prld ptindx="GND"/></equation><equation id="rem0_SPECSIG" negated="ON" regUse="D"><d2><eq_pterm ptindx="FB1_6_1"/><eq_pterm ptindx="FB1_6_2"/><eq_pterm ptindx="FB1_6_3"/><eq_pterm ptindx="FB1_6_4"/></d2><clk><fastsig signal="clk"/></clk><reset><fastsig signal="rst_n"/></reset><prld ptindx="GND"/></equation><equation id="rem2_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB1_10_1"/><eq_pterm ptindx="FB1_10_2"/><eq_pterm ptindx="FB1_10_3"/><eq_pterm ptindx="FB1_10_4"/></d2><clk><fastsig signal="clk"/></clk><reset><fastsig signal="rst_n"/></reset><prld ptindx="GND"/></equation><equation id="rem3_SPECSIG" negated="ON" regUse="D"><d2><eq_pterm ptindx="FB1_13_1"/><eq_pterm ptindx="FB1_13_2"/><eq_pterm ptindx="FB1_13_3"/></d2><clk><fastsig signal="clk"/></clk><reset><fastsig signal="rst_n"/></reset><prld ptindx="GND"/></equation><equation id="busy" negated="ON" regUse="D"><d2><eq_pterm ptindx="FB1_16_1"/><eq_pterm ptindx="FB1_16_2"/></d2><clk><fastsig signal="clk"/></clk><reset><fastsig signal="rst_n"/></reset><prld ptindx="GND"/></equation></fblock><fblock id="FB2" inputUse="13" pinUse="9"><macrocell id="FB2_MC1" pin="FB2_MC1_PIN1"/><macrocell id="FB2_MC2" pin="FB2_MC2_PIN44" sigUse="7" signal="num0_SPECSIG"><pterms pt1="FB2_2_1" pt2="FB2_2_2" pt3="FB2_2_3"/></macrocell><macrocell id="FB2_MC3" pin="FB2_MC3_PIN42"/><macrocell id="FB2_MC4" pin="FB2_MC4_PIN43"/><macrocell id="FB2_MC5" pin="FB2_MC5_PIN40"/><macrocell id="FB2_MC6" pin="FB2_MC6_PIN39"/><macrocell id="FB2_MC7" pin="FB2_MC7_PIN38"/><macrocell id="FB2_MC8" pin="FB2_MC8_PIN37" sigUse="7" signal="num1_SPECSIG"><pterms pt1="FB2_8_1" pt2="FB2_8_2" pt3="FB2_8_3"/></macrocell><macrocell id="FB2_MC9" pin="FB2_MC9_PIN36"/><macrocell id="FB2_MC10" pin="FB2_MC10_PIN35"/><macrocell id="FB2_MC11" pin="FB2_MC11_PIN34"/><macrocell id="FB2_MC12" pin="FB2_MC12_PIN33" sigUse="7" signal="num2_SPECSIG"><pterms pt1="FB2_12_1" pt2="FB2_12_2" pt3="FB2_12_3"/></macrocell><macrocell id="FB2_MC13" pin="FB2_MC13_PIN29"/><macrocell id="FB2_MC14" pin="FB2_MC14_PIN28"/><macrocell id="FB2_MC15" pin="FB2_MC15_PIN27"/><macrocell id="FB2_MC16" pin="FB2_MC16_PIN26" sigUse="7" signal="num3_SPECSIG"><pterms pt1="FB2_16_1" pt2="FB2_16_2" pt3="FB2_16_3"/></macrocell><macrocell id="FB2_MC17" pin="FB2_MC17_PIN25"/><macrocell id="FB2_MC18"/><fbinput fbk="PIN" id="FB2_I1" signal="busyPIN_SPECSIG"/><fbinput id="FB2_I2" signal="dn0_SPECSIG"/><fbinput id="FB2_I3" signal="dn1_SPECSIG"/><fbinput id="FB2_I4" signal="dn2_SPECSIG"/><fbinput id="FB2_I5" signal="dn3_SPECSIG"/><fbinput id="FB2_I6" signal="ld"/><fbinput fbk="PIN" id="FB2_I7" signal="num0PIN_SPECSIG"/><fbinput fbk="PIN" id="FB2_I8" signal="num1PIN_SPECSIG"/><fbinput fbk="PIN" id="FB2_I9" signal="num2PIN_SPECSIG"/><fbinput fbk="PIN" id="FB2_I10" signal="num3PIN_SPECSIG"/><fbinput fbk="PIN" id="FB2_I11" signal="rem1PIN_SPECSIG"/><fbinput fbk="PIN" id="FB2_I12" signal="rem2PIN_SPECSIG"/><fbinput fbk="PIN" id="FB2_I13" signal="rem3PIN_SPECSIG"/><pterm id="FB2_2_1"><signal id="ld"/><signal id="dn0_SPECSIG" negated="ON"/></pterm><pterm id="FB2_2_2"><signal id="ld" negated="ON"/><signal id="num0PIN_SPECSIG" negated="ON"/></pterm><pterm id="FB2_2_3"><signal id="ld" negated="ON"/><signal id="busyPIN_SPECSIG"/><signal id="rem1PIN_SPECSIG" negated="ON"/><signal id="rem2PIN_SPECSIG" negated="ON"/><signal id="rem3PIN_SPECSIG" negated="ON"/></pterm><pterm id="FB2_8_1"><signal id="ld"/><signal id="dn1_SPECSIG" negated="ON"/></pterm><pterm id="FB2_8_2"><signal id="ld" negated="ON"/><signal id="num1PIN_SPECSIG" negated="ON"/></pterm><pterm id="FB2_8_3"><signal id="ld" negated="ON"/><signal id="busyPIN_SPECSIG"/><signal id="rem1PIN_SPECSIG" negated="ON"/><signal id="rem2PIN_SPECSIG" negated="ON"/><signal id="rem3PIN_SPECSIG" negated="ON"/></pterm><pterm id="FB2_12_1"><signal id="ld"/><signal id="dn2_SPECSIG" negated="ON"/></pterm><pterm id="FB2_12_2"><signal id="ld" negated="ON"/><signal id="num2PIN_SPECSIG" negated="ON"/></pterm><pterm id="FB2_12_3"><signal id="ld" negated="ON"/><signal id="busyPIN_SPECSIG"/><signal id="rem1PIN_SPECSIG" negated="ON"/><signal id="rem2PIN_SPECSIG" negated="ON"/><signal id="rem3PIN_SPECSIG" negated="ON"/></pterm><pterm id="FB2_16_1"><signal id="ld"/><signal id="dn3_SPECSIG" negated="ON"/></pterm><pterm id="FB2_16_2"><signal id="ld" negated="ON"/><signal id="num3PIN_SPECSIG" negated="ON"/></pterm><pterm id="FB2_16_3"><signal id="ld" negated="ON"/><signal id="busyPIN_SPECSIG"/><signal id="rem1PIN_SPECSIG" negated="ON"/><signal id="rem2PIN_SPECSIG" negated="ON"/><signal id="rem3PIN_SPECSIG" negated="ON"/></pterm><equation id="num0_SPECSIG" negated="ON" regUse="D"><d2><eq_pterm ptindx="FB2_2_1"/><eq_pterm ptindx="FB2_2_2"/><eq_pterm ptindx="FB2_2_3"/></d2><clk><fastsig signal="clk"/></clk><reset><fastsig signal="rst_n"/></reset><prld ptindx="GND"/></equation><equation id="num1_SPECSIG" negated="ON" regUse="D"><d2><eq_pterm ptindx="FB2_8_1"/><eq_pterm ptindx="FB2_8_2"/><eq_pterm ptindx="FB2_8_3"/></d2><clk><fastsig signal="clk"/></clk><reset><fastsig signal="rst_n"/></reset><prld ptindx="GND"/></equation><equation id="num2_SPECSIG" negated="ON" regUse="D"><d2><eq_pterm ptindx="FB2_12_1"/><eq_pterm ptindx="FB2_12_2"/><eq_pterm ptindx="FB2_12_3"/></d2><clk><fastsig signal="clk"/></clk><reset><fastsig signal="rst_n"/></reset><prld ptindx="GND"/></equation><equation id="num3_SPECSIG" negated="ON" regUse="D"><d2><eq_pterm ptindx="FB2_16_1"/><eq_pterm ptindx="FB2_16_2"/><eq_pterm ptindx="FB2_16_3"/></d2><clk><fastsig signal="clk"/></clk><reset><fastsig signal="rst_n"/></reset><prld ptindx="GND"/></equation></fblock><vcc/><gnd/><messages><warning>Cpld - Unable to retrieve the path to the iSE Project Repository. Will   use the default filename of 'counter.ise'.</warning></messages><compOpts exhaust="OFF" gclkopt="ON" gsropt="ON" gtsopt="ON" ignorets="OFF" inputs="36" keepio="OFF" loc="ON" localfbk="ON" mlopt="ON" optimize="SPEED" part="xc95*-*-*" pinfbk="ON" power="STD" prld="LOW" pterms="25" slew="FAST" uim="ON" unused="OFF" wysiwyg="OFF"/><specSig signal="dt0_SPECSIG" value="dt&lt;0&gt;"/><specSig signal="dt1_SPECSIG" value="dt&lt;1&gt;"/><specSig signal="dt2_SPECSIG" value="dt&lt;2&gt;"/><specSig signal="dt3_SPECSIG" value="dt&lt;3&gt;"/><specSig signal="dn0_SPECSIG" value="dn&lt;0&gt;"/><specSig signal="dn1_SPECSIG" value="dn&lt;1&gt;"/><specSig signal="dn2_SPECSIG" value="dn&lt;2&gt;"/><specSig signal="dn3_SPECSIG" value="dn&lt;3&gt;"/><specSig signal="busyPIN_SPECSIG" value="busy.PIN"/><specSig signal="rem0PIN_SPECSIG" value="rem&lt;0&gt;.PIN"/><specSig signal="rem1PIN_SPECSIG" value="rem&lt;1&gt;.PIN"/><specSig signal="rem2PIN_SPECSIG" value="rem&lt;2&gt;.PIN"/><specSig signal="rem3PIN_SPECSIG" value="rem&lt;3&gt;.PIN"/><specSig signal="num0PIN_SPECSIG" value="num&lt;0&gt;.PIN"/><specSig signal="num1PIN_SPECSIG" value="num&lt;1&gt;.PIN"/><specSig signal="num2PIN_SPECSIG" value="num&lt;2&gt;.PIN"/><specSig signal="num3PIN_SPECSIG" value="num&lt;3&gt;.PIN"/><specSig signal="IO_SPECSIG" value="I/O"/><specSig signal="rem1_SPECSIG" value="rem&lt;1&gt;"/><specSig signal="rem0_SPECSIG" value="rem&lt;0&gt;"/><specSig signal="rem2_SPECSIG" value="rem&lt;2&gt;"/><specSig signal="rem3_SPECSIG" value="rem&lt;3&gt;"/><specSig signal="num0_SPECSIG" value="num&lt;0&gt;"/><specSig signal="num1_SPECSIG" value="num&lt;1&gt;"/><specSig signal="num2_SPECSIG" value="num&lt;2&gt;"/><specSig signal="num3_SPECSIG" value="num&lt;3&gt;"/></document>
