># 소개
## CPU 성능 요소
- 명령어 수

  -> ISA 및 컴파일러에 의해 결정됨

- CPI 및 주기 시간

  -> CPU 하드에어에 따라 결정됨

## 두 가지 MIPS 구현을 살펴봄
- 단순화된 버전
- 보다 현실적인 파이프라인 버전

## 단순 하위 집합으로 대부분의 측면을 보여줌
- 메모리 참조: 1w, sw
- 산술/논리: add, sub, and, or, slt
- 제어 전송: beq, j

># 명령어 실행
## PC -> 명령 메모리: 명령 가져오기
## 레지스터 번호 -> 레지스터 파일: 레지스터 읽기
## 명령어 클래스에 따라
- ALU를 사용하여 계산

  -> 산술 결과

  -> 로드/저장을 위한 메모리 주소

  -> 지점 대상 주소

- 로드/저장을 위해 데이터 메모리에 액세스
- PC <- 대상 주소 또는 PC + 4

># CPU 개요
<img width="668" alt="스크린샷 2024-06-05 오후 4 48 14" src="https://github.com/junhyeok030213/computer-structure/assets/106813806/7f75e418-249c-4dac-9283-eeef23598ffb">

># 멀티플렉서
<img width="569" alt="스크린샷 2024-06-05 오후 4 50 18" src="https://github.com/junhyeok030213/computer-structure/assets/106813806/e6fa267d-3d9c-4c17-a8a6-c77654dd7d64">

## 전선을 함께 연결할 수 없다.
- 멀티플렉서를 사용하라

># 통제
<img width="507" alt="스크린샷 2024-06-05 오후 4 51 49" src="https://github.com/junhyeok030213/computer-structure/assets/106813806/882271f1-d77b-43d4-b8ca-5fb4aadb7f5a">

- 파란색 신호는 제어 신호입니다!

># 논리 설계 기초
## 이진수(0,1)로 인코딩된 정보
- 저전압 = 0 , 고전압 = 1
- 비트당 와이어 1개
- 다중 와이어 버스에 인코딩된 다중 비트 데이터
## 조합요소
- 데이터 작업
- 출력은 입력의 함수이다.
## 상태(순차) 요소
- 가게 정보

># 조합 요소
<img width="482" alt="스크린샷 2024-06-05 오후 5 14 05" src="https://github.com/junhyeok030213/computer-structure/assets/106813806/4d6c70a6-c15e-44d2-afb8-a22fae87037e">

># 순차적 요소
## 레지스터: 데이터를 회로에 저장
- 클럭 신호를 사용하여 저장된 값을 업데이트할 시기를 결정한다.
- Edge-triggered: Clk가 0에서 1로 변경될 때 업데이트된다.
<img width="577" alt="스크린샷 2024-06-05 오후 5 16 56" src="https://github.com/junhyeok030213/computer-structure/assets/106813806/1fe555ec-3336-4f49-8906-c710794f77a7">

## 쓰기 제어에 등록
- 쓰기 제어 입력이 1일 때 클록 에지 에서만 업데이트 된다.
- 나중에 저장된 값이 필요할 때 사용된다.
<img width="693" alt="스크린샷 2024-06-05 오후 5 19 59" src="https://github.com/junhyeok030213/computer-structure/assets/106813806/92748115-3211-429f-bc71-6327d96aef0b">

># 클로킹 방법론
## 조합 논리는 클록 주기 동안 데이터를 변환한다.
- 클록 에지 사이
- 상태 요소에서 입려그 상태 요소로 출력
- 가장 긴 지연이 클록 주기를 결정한다.
<img width="599" alt="스크린샷 2024-06-05 오후 5 24 50" src="https://github.com/junhyeok030213/computer-structure/assets/106813806/856cd53d-cffd-4a13-991b-346c1e83ef17">

># 데이터 경로 구축
## 데이터 경로
- CPU에서 데이터와 주소를 처리하는 요소

  -> 레지스터, ALU, mux, 메모리, ...

## MIPS 데이터 경로를 점진적으로 구축
- 개요 디자인 개선

># 명령어 가져오기
<img width="618" alt="스크린샷 2024-06-05 오후 5 28 57" src="https://github.com/junhyeok030213/computer-structure/assets/106813806/6c7060c2-1257-4ebb-b855-278474a16db8">

># R 형식 지침
## 두 개의 레지스터 피연산자 읽기
## 산술/논리 연산 수행
## 레지스터 결과 쓰기
<img width="507" alt="스크린샷 2024-06-05 오후 5 49 36" src="https://github.com/junhyeok030213/computer-structure/assets/106813806/94c6856a-7076-4a5d-8ac1-73f10ea28b3b">

># 로드/저장 지침
## 레지스터 피연산자 읽기
## 16비트 오프셋을 사용하여 주소 계산
- ALU를 사용하지만 부호 확장 오프셋
## 로드: 메모리 읽기 및 레지스터 업데이트
## Store: 레지스터 값을 메모리에 쓴다.
<img width="328" alt="스크린샷 2024-06-05 오후 5 51 10" src="https://github.com/junhyeok030213/computer-structure/assets/106813806/c709b55c-3161-4ffd-bf55-8e76ae971904">

># Branch Instructions
## 레지스터 피연산자 읽기
## 피연산자 비교
- ALU를 이용하여 Zero 출력을 빼고 확인한다.
## 대상 주소 계산
- 부호 확장 변위
- 왼쪽으로 2 Shift 이동(단어 치환)

  -> 쉬프트 2 = x4

- PC에 추가 + 4

  -> 명령어 가져오기로 이미 계산됨

<img width="579" alt="스크린샷 2024-06-05 오후 5 56 11" src="https://github.com/junhyeok030213/computer-structure/assets/106813806/06b290b2-85c3-4e62-8b1b-a1abbaebacfc">

># 요소 구성
## 첫 번째 컷 데이터 경로는 한 클럭 주기로 명령을 수행한다.
- 각 데이터 경로 요소는 한 번에 하나의 기능만 수행할 수 있다.
- 따라서 별도의 명령어와 데이터 메모리가 필요하다.
## 다른 명령에 대체 데이터 소스가 사용되는 멀티플렉서를 사용해라.

># R 유형/로드/저장 데이터 경로
<img width="550" alt="스크린샷 2024-06-05 오후 5 58 27" src="https://github.com/junhyeok030213/computer-structure/assets/106813806/d9124be6-cc20-406a-852c-3563f5a66feb">

># 전체 데이터 경로
<img width="500" alt="스크린샷 2024-06-05 오후 5 59 13" src="https://github.com/junhyeok030213/computer-structure/assets/106813806/71b53b16-e5cb-4fc0-b8c0-3cb37c835c22">

># ALU 제어
## ALU는 다음 용도로 사용된다.
- 로드/저장: F = add (F: Function)
- Branch: F = subtract
- R-type: F는 함수 필드에 따라 달라진다.
<img width="436" alt="스크린샷 2024-06-05 오후 6 01 11" src="https://github.com/junhyeok030213/computer-structure/assets/106813806/67836e19-10ff-468e-ae94-b5e3dab6eab8">

># ALU 제어
## Opcode에서 파생된 2비트 ALUOp를 가정한다.
- 조합 논리로 ALU 제어 유도
<img width="617" alt="스크린샷 2024-06-06 오후 2 39 24" src="https://github.com/junhyeok030213/computer-structure/assets/106813806/f990db71-7e6b-465e-87d1-46b1dd9a4bf1">

># 주 제어 장치
## 명령에서 파생된 제어 신호
<img width="494" alt="스크린샷 2024-06-06 오후 2 41 38" src="https://github.com/junhyeok030213/computer-structure/assets/106813806/d70485cf-573c-4a16-9a41-96e7988e95d0">

># 제어 기능이 있는 데이터 경로
<img width="618" alt="스크린샷 2024-06-06 오후 2 43 07" src="https://github.com/junhyeok030213/computer-structure/assets/106813806/51254362-c84a-45d3-83a7-8088718b0135">

># R-타입 명령어
<img width="509" alt="스크린샷 2024-06-06 오후 2 44 32" src="https://github.com/junhyeok030213/computer-structure/assets/106813806/9da28ab5-8794-4a7c-aebb-d13f14665323">

># 로드 명령어
<img width="501" alt="스크린샷 2024-06-06 오후 2 44 56" src="https://github.com/junhyeok030213/computer-structure/assets/106813806/090212bd-23d2-4fd3-85a1-b515e086be53">

># 브랜치 온 이퀄(Branch-on-Equal) 명령어
<img width="560" alt="스크린샷 2024-06-06 오후 2 45 39" src="https://github.com/junhyeok030213/computer-structure/assets/106813806/3fab7044-0a27-411e-adba-4efff8a3a70e">

># 점프 구현
<img width="601" alt="스크린샷 2024-06-06 오후 2 46 08" src="https://github.com/junhyeok030213/computer-structure/assets/106813806/22a285dd-dcb8-4af5-bd62-03f33bccb2b3">

## Jump는 단어 주소를 사용한다.
## 다음을 연결하여 PC 업데이트
- (PC + 4)의 상위 4비트
- 26비트 점프 주소
- 00
## Opcode에서 디코딩된 추가 제어 신호가 필요하다.

># 점프가 추가된 데이터 경로
<img width="568" alt="스크린샷 2024-06-06 오후 2 49 12" src="https://github.com/junhyeok030213/computer-structure/assets/106813806/9cb5c4d3-7cd0-463a-a887-cb0fc0433565">

># 성능 문제
## 가장 긴 지연이 클록 주기를 결정한다.
- 중요 경로: 로드 명령
- 명령어 메모리 -> 레지스터 파일 -> ALU -> 데이터 메모리 -> 레지스터 파일
## 다른 지침에 따라 기간을 변경할 수 없음
## 디자인 원칙을 위반함
- 일반적인 경우 빠르게 만듦
## 파이프라이닝을 통해 성능 향상시킬 것임

># 파이프라이닝 유추
## 파이프라이닝 세탁: 중첩 실행
- 병렬화로 성능 향상
## 파이프라이닝된 4개 로드:
- 속도 향상 = 8시간/3.5시간 = 2.3
<img width="364" alt="스크린샷 2024-06-06 오후 3 02 46" src="https://github.com/junhyeok030213/computer-structure/assets/106813806/73509e53-3147-4f95-a5a1-32c27cf6b71d">

## 논스톱:
- 속도 향상(n 명령어) = 2n hr/(0.5n hr + 1.5 hr) ≈ 4 (number of stages)
<img width="363" alt="스크린샷 2024-06-06 오후 3 03 59" src="https://github.com/junhyeok030213/computer-structure/assets/106813806/8c9867b7-21dd-4f84-b62f-cbbd660bbdae">

># MIPS 파이프라인
## 5단계, 각 단계마다 한 단계
- IF: 메모리에서 가져오기 명령어 (Instruction Fetch from memory)
- ID: 명령어 디코드 및 레지스터 읽기 (Instruction Decode & register read)
- EX: 연산 실행 또는 주소 계산 (EXecute operation or calculate address)
- MEM: 메모리 피연산자에 액세스 (acess MEMory operand)
- WB: 결과 쓰기 등록으로 돌아가기 (Write result Back to register)

># 파이프라인 성능
## 단계의 시간은 다음과 같다고 가정한다.
- 레지스터 읽기 또는 쓰기에 100ps
- 다른 단계의 경우 200ps
## 파이프라인 데이터 경로와 단일 주기 데이터 경로 비교
<img width="831" alt="스크린샷 2024-06-06 오후 3 39 46" src="https://github.com/junhyeok030213/computer-structure/assets/106813806/246cea9a-47ee-498a-a0f0-35a647bebf07">

># 파이프라인 성능
<img width="725" alt="스크린샷 2024-06-06 오후 3 41 26" src="https://github.com/junhyeok030213/computer-structure/assets/106813806/5b80a71b-f4c6-4a68-8bfb-58e3b2d09cb9">

># 파이프라인 속도 향상
## 모든 단계가 균형을 이룬다면
- 즉, 모두가 같은 시간을 보낸다
<img width="392" alt="스크린샷 2024-06-06 오후 4 13 06" src="https://github.com/junhyeok030213/computer-structure/assets/106813806/c40b0514-cb1b-45ea-b74e-bc6fc26d2809">

## 균형이 맞지 않으면 속도 향상이 줄어든다.
## 처리량 증가로 인한 속도 향상
- 지연시간(각 명령에 대한 시간)은 줄어들지 않는다.

># 파이프라이닝과 ISA 디자인
## 파이프라이닝을 위해 설계된 MIPS ISA
- 모든 명령어 32비트이다. 

  -> 한 주기로 더 쉽게 가져오고 디코딩할 수 있다.

  -> 참조 x86: 1~17바이트 명령어

- 몇 가지 일반적인 지침 형식

  -> 한 단계로 레지스터를 디코딩하고 읽을 수 있다.

- 주소 지정 로드/저장

  -> 3단계에서는 주소 계산, 4단계에서는 메모리 액세스 기능

- 메모리 피연산자 정렬

  -> 메모리 액세스에는 한 주기가 소요된다.

># 위험
## 다음 사이클에서 다음 명령어를 시작하지 못하게 하는 상황
## 구조적 위험
- 필수 리소스가 사용 중이다.
## 데이터 위험
- 이전 명령이 데이터 읽기/쓰기를 완료할 때까지 기다려야 한다.
## 위험 통제
- 제어 동작의 결정은 이전 명령에 따라 달라진다.

># 구조적 위험
## 리소스 사용에 대한 충돌
## 단일 메모리가 있는 MIPS 파이프라인에서
- 로드/저장에는 데이터 액세스가 필요하다.
- 해당 주기 동안 명령어 가져오기가 중단되어야 한다.

  -> 파이프라인에 "버블"이 발생할 수 있다.

## 따라서 파이프라인 데이터 경로에는 별도의 명령/데이터 메모리가 필요하다.
- 또는 별도의 명령어/데이터 캐시

># 데이터 위험
## 명령어는 이전 명령어에 의한 데이터 액세스 완료에 따라 달라진다.
<img width="794" alt="스크린샷 2024-06-06 오후 5 03 22" src="https://github.com/junhyeok030213/computer-structure/assets/106813806/5e22a1a7-adaf-47da-ac62-89ccaebba3ff">

># 전달(바이패스라고도 함)
## 계산할 때 결과 사용
- 레지스터에 저장될 때까지 기다리지 마시오.
- 데이터 경로에 추가 연결이 필요하다.
<img width="657" alt="스크린샷 2024-06-06 오후 5 05 17" src="https://github.com/junhyeok030213/computer-structure/assets/106813806/7d882615-628c-4c06-b474-7346b28007f1">

># 로드 사용 데이터 위험
## 전달로 인해 항상 중단을 피할 수는 없다.
- 필요할 때 값이 준비되지 않은 경우
- 시간상 뒤로 전달할 수 없다.
<img width="674" alt="스크린샷 2024-06-06 오후 5 06 44" src="https://github.com/junhyeok030213/computer-structure/assets/106813806/3e649f18-28e0-43bf-a839-bce3ff98f834">

># 지연을 방지하기 위한 코드 스케줄링
## 다음 명령어에서 로드 결과가 사용되지 않도록 코드를 재정렬한다.
<img width="780" alt="스크린샷 2024-06-06 오후 5 08 08" src="https://github.com/junhyeok030213/computer-structure/assets/106813806/760c10c8-6830-4db2-a1f8-ef9486c80813">

># 통제 위험
## 분기가 제어 흐름을 결정한다.
- 다음 명령을 가져오는 것은 분기 결과에 따라 달라진다.
- 파이프라인이 항상 올바른 지침을 가져올 수는 없다.

  -> 아직 지점 ID 단계 작업 중

## MIPS 파이프라인에서
- 파이프라인 초기에 레지스터를 비교하고 대상을 계산해야 함.
- ID 단계에서 이를 수행하려면 하드웨어를 추가하라.

># Stall on Branch
## 다음 명령어를 가져오기 전에 분기 결과가 결정될 때까지 기다린다.
- 이 슬라이드에서는 EX단계의 빼기 대신 ID 단계에서 비교기가 사용되었다.

  -> 분기 결과는 ID 단계에서 결정된다.(자세한 내용은 P.332의 그림 4.62를 참조하시오.)

<img width="717" alt="스크린샷 2024-06-06 오후 5 19 11" src="https://github.com/junhyeok030213/computer-structure/assets/106813806/4557f0e8-4741-4738-9c18-0b7c14cb910b">

># 분기 예측
## 파이프라인이 길면 분기 결과를 조기에 쉽게 확인할 수 없다.
- 스톨 페널티가 허용되지 않는다.
## 분기 결과 예측
- 예측이 잘못된 경우에만 정지
## MIPS 파이프라인에서
- 가지지 않은 가지를 예측할 수 있다.
- 지연 없이 분기 후 명령 가져오기

># 예측이 수행되지 않은 MIPS
<img width="661" alt="스크린샷 2024-06-10 오후 1 22 32" src="https://github.com/junhyeok030213/computer-structure/assets/106813806/6d079931-e365-45dc-86ee-058651dd0d62">

># 보다 현실적인 분기 예측
## 정적 분기 예측
- 일반적인 지점 동작을 기반으로 함
- 예: 루프 및 if 문 분기

  -> 뒤로 취해진 branch 예측

  -> 취하지 않은 전달 분기 예측

## 동적 분기 예측
- 하드웨어는 실제 지점 동작을 측정한다.

  -> 예: 각 지점의 최근 이력을 기록합니다.

- 미래의 행동이 추세를 이어갈 것이라고 가정한다.

  -> 잘못된 경우 다시 가져오는 동안 중단되고 기록이 없데이트 된다.

># 파이프라인 요약
## 파이프라이닝은 명령 처리량을 늘려 성능을 향상시킨다.
- 여러 명령을 병렬로 실행한다.
- 각 명령어의 지연 시간을 동일한다.
## 위험할 수 있음
- 구조, 데이터, 제어
## 명령어 세트 설계는 파이프라인 구현의 복잡성에 영향을 미친다.

># MIPS 파이프라인 데이터 경로
<img width="592" alt="스크린샷 2024-06-10 오후 1 28 38" src="https://github.com/junhyeok030213/computer-structure/assets/106813806/90fc4390-ae01-47ee-aa93-c1f34c32f6e7">

># 파이프라인 레지스터
## 단계 사이에 레지스터가 필요함
- 이전 주기에서 생산된 정보를 보유하기 위해
<img width="774" alt="스크린샷 2024-06-10 오후 1 31 30" src="https://github.com/junhyeok030213/computer-structure/assets/106813806/bb7c8ec3-db77-47e7-b367-9a07967db058">

># 파이프라인 운영
## 파이프라인 데이터 경로를 통한 사이클 별 명령 흐름
- "단일 클록 주기" 파이프라인 다이어그램

  -> 단일 주기의 파이프라인 사용량 표시

  -> 사용된 리소스 강조 표시

- 참조) "다중 클록 사이클" 다이어그램

  -> 시간에 따른 작동 그래프

## 로드 및 저장에 대한 "단일 클록 주기" 다이어그램을 살펴보겠다.

># IF for Load, Store, ...
<img width="623" alt="스크린샷 2024-06-10 오후 1 36 12" src="https://github.com/junhyeok030213/computer-structure/assets/106813806/8cbbc2d9-9b97-4201-92fa-3c8f26f2ee28">

># ID for Load, Store, ...
<img width="575" alt="스크린샷 2024-06-10 오후 1 36 57" src="https://github.com/junhyeok030213/computer-structure/assets/106813806/3a76a094-8323-4f9a-840f-999d65768ad6">

># EX for Load
<img width="567" alt="스크린샷 2024-06-10 오후 1 37 23" src="https://github.com/junhyeok030213/computer-structure/assets/106813806/7e8ea5c4-2b92-41ba-8046-f9f2e4ba6543">

># MEM for Load
<img width="573" alt="스크린샷 2024-06-10 오후 1 37 47" src="https://github.com/junhyeok030213/computer-structure/assets/106813806/bed8c274-b3ca-4f2e-ba34-32beca07d82f">

># WB for Loae
<img width="568" alt="스크린샷 2024-06-10 오후 1 38 11" src="https://github.com/junhyeok030213/computer-structure/assets/106813806/b6359ae5-1593-40c5-b03d-c1fd3d7cc463">

># 로드에 대한 수정된 데이터 경로
<img width="562" alt="스크린샷 2024-06-10 오후 1 38 46" src="https://github.com/junhyeok030213/computer-structure/assets/106813806/9154f0b0-ec24-432c-9181-014d913cda33">

># EX for Store
<img width="566" alt="스크린샷 2024-06-10 오후 1 39 14" src="https://github.com/junhyeok030213/computer-structure/assets/106813806/edcc77e7-24b0-4c29-a8d7-33baf6a6e75d">

># MEM for Store
<img width="564" alt="스크린샷 2024-06-10 오후 1 39 38" src="https://github.com/junhyeok030213/computer-structure/assets/106813806/6024be4a-0665-4cbf-b2f3-06109222b433">

># WB for Store
<img width="578" alt="스크린샷 2024-06-10 오후 1 40 14" src="https://github.com/junhyeok030213/computer-structure/assets/106813806/a0813bb1-9e67-4ec6-8994-9485994bc523">

># 다중 사이클 파이프라인 다이어 그램
## 리소스 사용량을 표시하는 양식
<img width="474" alt="스크린샷 2024-06-10 오후 1 41 14" src="https://github.com/junhyeok030213/computer-structure/assets/106813806/61509c10-7d3c-4a04-965a-2dfc0a6dbb3e">

## 전통적인 형태
<img width="492" alt="image" src="https://github.com/junhyeok030213/computer-structure/assets/106813806/f1610724-8927-4d04-840d-816333c856a2">

># 단일 사이클 파이프라인 다이어그램
## 특정 주기의 파이프라인 상태
<img width="566" alt="스크린샷 2024-06-10 오후 1 46 39" src="https://github.com/junhyeok030213/computer-structure/assets/106813806/d8bf0f58-59db-4002-ae2d-70ba0b1e627b">

># 파이프라인 제어(간소화)
<img width="570" alt="스크린샷 2024-06-10 오후 1 47 10" src="https://github.com/junhyeok030213/computer-structure/assets/106813806/603a74c5-b084-4f23-abca-8fa5dae450c9">

># 파이프라인 제어
## 명령에서 파생된 제어 신호
- 단일 주기 구현에서와 마찬가지로
<img width="393" alt="스크린샷 2024-06-10 오후 1 48 46" src="https://github.com/junhyeok030213/computer-structure/assets/106813806/b6fd4080-6e84-4f30-ba61-4721b52d8f30">

<img width="554" alt="스크린샷 2024-06-10 오후 1 49 10" src="https://github.com/junhyeok030213/computer-structure/assets/106813806/24312157-3496-4c19-9d75-029b01203dda">

># 예외 및 인터럽트
## 제어 흐름의 변경이 필요한 "예상치 못한" 이벤트
- ISA마다 용어를 다르게 사용한다!
## 예외(내부 이벤트)
- CPU 내에서 발생

  -> 예) 정의되지 않은 opcode, 오버플로, syscal, ...

## 인터럽트(외부 이벤트)
- 외부 I/O 컨트롤러에서
## 성능 저하 없이 이를 처리하는 것은 어렵다.

># 예외 처리
## MIPS에서 예외는 시스템 제어 보조 프로세서(CPO)에 의해 관리된다.
## 위반(또는 방해) 명령의 PC 저장
- MIPS: 예외 프로그램 카운터(EPC)
## 문제 표시(이유) 저장
- MIPS에서: 원인 등록

  -> 32비트이지만 5비트 필드만 사용된다.

- 예외 소스의 예

  -> 정의되지 않은 명령어의 경우 10(16진수), 산술 오버플로의 경우 12(16진수)

## 핸들러로 점프
- 예를 들어 8000 0000(16진수)의 핸들러로 점프한다.

># '대체' 메커니즘
## 벡터 인터럽트(벡터 예외)
- 핸들러 주소는 원인에 따라 결정된다.
## 예:
| 예외 유형 | 예외 벡터 주소(16진수) |
| ----- | ----------|
| 정의되지 않은 명령어 | 8000 0000 |
| 산술 오버플로 | 8000 0180 |

># 핸들러 작업
## 원인을 읽고 관련 담당자에게 전달
## 필요한 조치 결정
## 재시작 가능한 경우
- 시정 조치를 취한다
- EPC를 사용하여 프로그램으로 돌아가기
## 그렇지 않으면
- 프로그램 종료
- EPC를 사용하여 오류 보고, 원인, ...
