Simulator report for Compteur
Mon Sep 14 10:55:04 2020
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. Coverage Summary
  6. Complete 1/0-Value Coverage
  7. Missing 1-Value Coverage
  8. Missing 0-Value Coverage
  9. Simulator INI Usage
 10. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 1.0 us       ;
; Simulation Netlist Size     ; 414 nodes    ;
; Simulation Coverage         ;      32.45 % ;
; Total Number of Transitions ; 11727        ;
; Simulation Breakpoints      ; 0            ;
; Family                      ; Cyclone II   ;
+-----------------------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                      ;
+--------------------------------------------------------------------------------------------+------------+---------------+
; Option                                                                                     ; Setting    ; Default Value ;
+--------------------------------------------------------------------------------------------+------------+---------------+
; Simulation mode                                                                            ; Functional ; Timing        ;
; Start time                                                                                 ; 0 ns       ; 0 ns          ;
; End time                                                                                   ; 10 s       ;               ;
; Simulation results format                                                                  ; CVWF       ;               ;
; Add pins automatically to simulation output waveforms                                      ; On         ; On            ;
; Check outputs                                                                              ; Off        ; Off           ;
; Report simulation coverage                                                                 ; On         ; On            ;
; Display complete 1/0 value coverage report                                                 ; On         ; On            ;
; Display missing 1-value coverage report                                                    ; On         ; On            ;
; Display missing 0-value coverage report                                                    ; On         ; On            ;
; Detect setup and hold time violations                                                      ; Off        ; Off           ;
; Detect glitches                                                                            ; Off        ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off        ; Off           ;
; Generate Signal Activity File                                                              ; Off        ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off        ; Off           ;
; Group bus channels in simulation results                                                   ; Off        ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On         ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off        ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; Off        ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto       ; Auto          ;
+--------------------------------------------------------------------------------------------+------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II to view the waveform report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;      32.45 % ;
; Total nodes checked                                 ; 414          ;
; Total output ports checked                          ; 413          ;
; Total output ports with complete 1/0-value coverage ; 134          ;
; Total output ports with no 1/0-value coverage       ; 279          ;
; Total output ports with no 1-value coverage         ; 279          ;
; Total output ports with no 0-value coverage         ; 279          ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+------------------------------------------------------------------------------------------------------------------+
; Complete 1/0-Value Coverage                                                                                      ;
+-----------------------------------------------+-----------------------------------------------+------------------+
; Node Name                                     ; Output Port Name                              ; Output Port Type ;
+-----------------------------------------------+-----------------------------------------------+------------------+
; |Compteur|Sa                                  ; |Compteur|Sa                                  ; pin_out          ;
; |Compteur|Sb                                  ; |Compteur|Sb                                  ; pin_out          ;
; |Compteur|Sc                                  ; |Compteur|Sc                                  ; pin_out          ;
; |Compteur|Sd                                  ; |Compteur|Sd                                  ; pin_out          ;
; |Compteur|Se                                  ; |Compteur|Se                                  ; pin_out          ;
; |Compteur|Sf                                  ; |Compteur|Sf                                  ; pin_out          ;
; |Compteur|Sg                                  ; |Compteur|Sg                                  ; pin_out          ;
; |Compteur|clockIN                             ; |Compteur|clockIN                             ; out              ;
; |Compteur|Decodeur:udec|Segment~0             ; |Compteur|Decodeur:udec|Segment~0             ; out              ;
; |Compteur|Decodeur:udec|Segment~1             ; |Compteur|Decodeur:udec|Segment~1             ; out              ;
; |Compteur|Decodeur:udec|Segment~2             ; |Compteur|Decodeur:udec|Segment~2             ; out              ;
; |Compteur|Decodeur:udec|Segment~3             ; |Compteur|Decodeur:udec|Segment~3             ; out              ;
; |Compteur|Decodeur:udec|Segment~4             ; |Compteur|Decodeur:udec|Segment~4             ; out              ;
; |Compteur|Decodeur:udec|Segment~5             ; |Compteur|Decodeur:udec|Segment~5             ; out              ;
; |Compteur|Decodeur:udec|Segment~6             ; |Compteur|Decodeur:udec|Segment~6             ; out              ;
; |Compteur|Decodeur:udec|Segment~7             ; |Compteur|Decodeur:udec|Segment~7             ; out              ;
; |Compteur|Decodeur:udec|Segment~8             ; |Compteur|Decodeur:udec|Segment~8             ; out              ;
; |Compteur|Decodeur:udec|Segment~9             ; |Compteur|Decodeur:udec|Segment~9             ; out              ;
; |Compteur|Decodeur:udec|Segment~10            ; |Compteur|Decodeur:udec|Segment~10            ; out              ;
; |Compteur|Decodeur:udec|Segment~11            ; |Compteur|Decodeur:udec|Segment~11            ; out              ;
; |Compteur|Decodeur:udec|Segment~12            ; |Compteur|Decodeur:udec|Segment~12            ; out              ;
; |Compteur|Decodeur:udec|Segment~13            ; |Compteur|Decodeur:udec|Segment~13            ; out              ;
; |Compteur|Decodeur:udec|Segment~14            ; |Compteur|Decodeur:udec|Segment~14            ; out              ;
; |Compteur|Decodeur:udec|Segment~15            ; |Compteur|Decodeur:udec|Segment~15            ; out              ;
; |Compteur|Decodeur:udec|Segment~16            ; |Compteur|Decodeur:udec|Segment~16            ; out              ;
; |Compteur|Decodeur:udec|Segment~17            ; |Compteur|Decodeur:udec|Segment~17            ; out              ;
; |Compteur|Decodeur:udec|Segment~18            ; |Compteur|Decodeur:udec|Segment~18            ; out              ;
; |Compteur|Decodeur:udec|Segment~19            ; |Compteur|Decodeur:udec|Segment~19            ; out              ;
; |Compteur|Decodeur:udec|Segment~20            ; |Compteur|Decodeur:udec|Segment~20            ; out              ;
; |Compteur|Decodeur:udec|Segment~21            ; |Compteur|Decodeur:udec|Segment~21            ; out              ;
; |Compteur|Decodeur:udec|Segment~22            ; |Compteur|Decodeur:udec|Segment~22            ; out              ;
; |Compteur|Decodeur:udec|Segment~23            ; |Compteur|Decodeur:udec|Segment~23            ; out              ;
; |Compteur|Decodeur:udec|Segment~24            ; |Compteur|Decodeur:udec|Segment~24            ; out              ;
; |Compteur|Decodeur:udec|Segment~25            ; |Compteur|Decodeur:udec|Segment~25            ; out              ;
; |Compteur|Decodeur:udec|Segment~26            ; |Compteur|Decodeur:udec|Segment~26            ; out              ;
; |Compteur|Decodeur:udec|Segment~27            ; |Compteur|Decodeur:udec|Segment~27            ; out              ;
; |Compteur|Decodeur:udec|Segment~28            ; |Compteur|Decodeur:udec|Segment~28            ; out              ;
; |Compteur|Decodeur:udec|Segment~29            ; |Compteur|Decodeur:udec|Segment~29            ; out              ;
; |Compteur|Decodeur:udec|Segment~30            ; |Compteur|Decodeur:udec|Segment~30            ; out              ;
; |Compteur|Decodeur:udec|Segment~31            ; |Compteur|Decodeur:udec|Segment~31            ; out              ;
; |Compteur|Decodeur:udec|Segment~32            ; |Compteur|Decodeur:udec|Segment~32            ; out              ;
; |Compteur|Decodeur:udec|Segment~33            ; |Compteur|Decodeur:udec|Segment~33            ; out              ;
; |Compteur|Decodeur:udec|Segment~34            ; |Compteur|Decodeur:udec|Segment~34            ; out              ;
; |Compteur|Decodeur:udec|Segment~35            ; |Compteur|Decodeur:udec|Segment~35            ; out              ;
; |Compteur|Decodeur:udec|Segment~36            ; |Compteur|Decodeur:udec|Segment~36            ; out              ;
; |Compteur|Decodeur:udec|Segment~37            ; |Compteur|Decodeur:udec|Segment~37            ; out              ;
; |Compteur|Decodeur:udec|Segment~38            ; |Compteur|Decodeur:udec|Segment~38            ; out              ;
; |Compteur|Decodeur:udec|Segment~39            ; |Compteur|Decodeur:udec|Segment~39            ; out              ;
; |Compteur|Decodeur:udec|Segment~40            ; |Compteur|Decodeur:udec|Segment~40            ; out              ;
; |Compteur|Decodeur:udec|A                     ; |Compteur|Decodeur:udec|A                     ; out              ;
; |Compteur|Decodeur:udec|B                     ; |Compteur|Decodeur:udec|B                     ; out              ;
; |Compteur|Decodeur:udec|C                     ; |Compteur|Decodeur:udec|C                     ; out              ;
; |Compteur|Decodeur:udec|D                     ; |Compteur|Decodeur:udec|D                     ; out              ;
; |Compteur|Decodeur:udec|E                     ; |Compteur|Decodeur:udec|E                     ; out              ;
; |Compteur|Decodeur:udec|F                     ; |Compteur|Decodeur:udec|F                     ; out              ;
; |Compteur|Decodeur:udec|G                     ; |Compteur|Decodeur:udec|G                     ; out              ;
; |Compteur|Compteur_BCD:ucpt|process_0~0       ; |Compteur|Compteur_BCD:ucpt|process_0~0       ; out0             ;
; |Compteur|Compteur_BCD:ucpt|process_0~1       ; |Compteur|Compteur_BCD:ucpt|process_0~1       ; out0             ;
; |Compteur|Compteur_BCD:ucpt|process_0~2       ; |Compteur|Compteur_BCD:ucpt|process_0~2       ; out0             ;
; |Compteur|Compteur_BCD:ucpt|process_0~3       ; |Compteur|Compteur_BCD:ucpt|process_0~3       ; out0             ;
; |Compteur|Compteur_BCD:ucpt|process_0~4       ; |Compteur|Compteur_BCD:ucpt|process_0~4       ; out0             ;
; |Compteur|Compteur_BCD:ucpt|process_0~5       ; |Compteur|Compteur_BCD:ucpt|process_0~5       ; out0             ;
; |Compteur|Compteur_BCD:ucpt|process_0~6       ; |Compteur|Compteur_BCD:ucpt|process_0~6       ; out0             ;
; |Compteur|Compteur_BCD:ucpt|process_0~7       ; |Compteur|Compteur_BCD:ucpt|process_0~7       ; out0             ;
; |Compteur|Compteur_BCD:ucpt|process_0~8       ; |Compteur|Compteur_BCD:ucpt|process_0~8       ; out0             ;
; |Compteur|Compteur_BCD:ucpt|process_0~9       ; |Compteur|Compteur_BCD:ucpt|process_0~9       ; out0             ;
; |Compteur|Compteur_BCD:ucpt|process_0~10      ; |Compteur|Compteur_BCD:ucpt|process_0~10      ; out0             ;
; |Compteur|Compteur_BCD:ucpt|cpt[3]            ; |Compteur|Compteur_BCD:ucpt|cpt[3]            ; out              ;
; |Compteur|Compteur_BCD:ucpt|cpt[2]            ; |Compteur|Compteur_BCD:ucpt|cpt[2]            ; out              ;
; |Compteur|Compteur_BCD:ucpt|cpt[1]            ; |Compteur|Compteur_BCD:ucpt|cpt[1]            ; out              ;
; |Compteur|Compteur_BCD:ucpt|cpt[0]            ; |Compteur|Compteur_BCD:ucpt|cpt[0]            ; out              ;
; |Compteur|Compteur_BCD:ucpt|compteur[3]       ; |Compteur|Compteur_BCD:ucpt|compteur[3]       ; regout           ;
; |Compteur|Compteur_BCD:ucpt|compteur[2]       ; |Compteur|Compteur_BCD:ucpt|compteur[2]       ; regout           ;
; |Compteur|Compteur_BCD:ucpt|compteur[1]       ; |Compteur|Compteur_BCD:ucpt|compteur[1]       ; regout           ;
; |Compteur|Diviseur_frequence:udiv|process_0~0 ; |Compteur|Diviseur_frequence:udiv|process_0~0 ; out0             ;
; |Compteur|Diviseur_frequence:udiv|clkout~0    ; |Compteur|Diviseur_frequence:udiv|clkout~0    ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~31    ; |Compteur|Diviseur_frequence:udiv|state~31    ; out              ;
; |Compteur|Diviseur_frequence:udiv|state[0]    ; |Compteur|Diviseur_frequence:udiv|state[0]    ; regout           ;
; |Compteur|Diviseur_frequence:udiv|process_0~1 ; |Compteur|Diviseur_frequence:udiv|process_0~1 ; out0             ;
; |Compteur|Diviseur_frequence:udiv|clkout~1    ; |Compteur|Diviseur_frequence:udiv|clkout~1    ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~63    ; |Compteur|Diviseur_frequence:udiv|state~63    ; out              ;
; |Compteur|Diviseur_frequence:udiv|cpt1~26     ; |Compteur|Diviseur_frequence:udiv|cpt1~26     ; out              ;
; |Compteur|Diviseur_frequence:udiv|cpt1~27     ; |Compteur|Diviseur_frequence:udiv|cpt1~27     ; out              ;
; |Compteur|Diviseur_frequence:udiv|cpt1~28     ; |Compteur|Diviseur_frequence:udiv|cpt1~28     ; out              ;
; |Compteur|Diviseur_frequence:udiv|cpt1~29     ; |Compteur|Diviseur_frequence:udiv|cpt1~29     ; out              ;
; |Compteur|Diviseur_frequence:udiv|cpt1~30     ; |Compteur|Diviseur_frequence:udiv|cpt1~30     ; out              ;
; |Compteur|Diviseur_frequence:udiv|cpt1~31     ; |Compteur|Diviseur_frequence:udiv|cpt1~31     ; out              ;
; |Compteur|Diviseur_frequence:udiv|clkout      ; |Compteur|Diviseur_frequence:udiv|clkout      ; regout           ;
; |Compteur|Diviseur_frequence:udiv|cpt1[0]     ; |Compteur|Diviseur_frequence:udiv|cpt1[0]     ; regout           ;
; |Compteur|Diviseur_frequence:udiv|cpt1[1]     ; |Compteur|Diviseur_frequence:udiv|cpt1[1]     ; regout           ;
; |Compteur|Diviseur_frequence:udiv|cpt1[2]     ; |Compteur|Diviseur_frequence:udiv|cpt1[2]     ; regout           ;
; |Compteur|Diviseur_frequence:udiv|cpt1[3]     ; |Compteur|Diviseur_frequence:udiv|cpt1[3]     ; regout           ;
; |Compteur|Diviseur_frequence:udiv|cpt1[4]     ; |Compteur|Diviseur_frequence:udiv|cpt1[4]     ; regout           ;
; |Compteur|Diviseur_frequence:udiv|cpt1[5]     ; |Compteur|Diviseur_frequence:udiv|cpt1[5]     ; regout           ;
; |Compteur|Compteur_BCD:ucpt|Add0~0            ; |Compteur|Compteur_BCD:ucpt|Add0~0            ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~1            ; |Compteur|Compteur_BCD:ucpt|Add0~1            ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~2            ; |Compteur|Compteur_BCD:ucpt|Add0~2            ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~3            ; |Compteur|Compteur_BCD:ucpt|Add0~3            ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~4            ; |Compteur|Compteur_BCD:ucpt|Add0~4            ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~5            ; |Compteur|Compteur_BCD:ucpt|Add0~5            ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~6            ; |Compteur|Compteur_BCD:ucpt|Add0~6            ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~0      ; |Compteur|Diviseur_frequence:udiv|Add0~0      ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~1      ; |Compteur|Diviseur_frequence:udiv|Add0~1      ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~2      ; |Compteur|Diviseur_frequence:udiv|Add0~2      ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~3      ; |Compteur|Diviseur_frequence:udiv|Add0~3      ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~4      ; |Compteur|Diviseur_frequence:udiv|Add0~4      ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~5      ; |Compteur|Diviseur_frequence:udiv|Add0~5      ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~6      ; |Compteur|Diviseur_frequence:udiv|Add0~6      ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~7      ; |Compteur|Diviseur_frequence:udiv|Add0~7      ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~8      ; |Compteur|Diviseur_frequence:udiv|Add0~8      ; out0             ;
; |Compteur|Decodeur:udec|Equal0~0              ; |Compteur|Decodeur:udec|Equal0~0              ; out0             ;
; |Compteur|Decodeur:udec|Equal1~0              ; |Compteur|Decodeur:udec|Equal1~0              ; out0             ;
; |Compteur|Decodeur:udec|Equal2~0              ; |Compteur|Decodeur:udec|Equal2~0              ; out0             ;
; |Compteur|Decodeur:udec|Equal3~0              ; |Compteur|Decodeur:udec|Equal3~0              ; out0             ;
; |Compteur|Decodeur:udec|Equal4~0              ; |Compteur|Decodeur:udec|Equal4~0              ; out0             ;
; |Compteur|Decodeur:udec|Equal5~0              ; |Compteur|Decodeur:udec|Equal5~0              ; out0             ;
; |Compteur|Decodeur:udec|Equal6~0              ; |Compteur|Decodeur:udec|Equal6~0              ; out0             ;
; |Compteur|Decodeur:udec|Equal7~0              ; |Compteur|Decodeur:udec|Equal7~0              ; out0             ;
; |Compteur|Decodeur:udec|Equal8~0              ; |Compteur|Decodeur:udec|Equal8~0              ; out0             ;
; |Compteur|Decodeur:udec|Equal9~0              ; |Compteur|Decodeur:udec|Equal9~0              ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Equal0~0          ; |Compteur|Compteur_BCD:ucpt|Equal0~0          ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Equal1~0          ; |Compteur|Compteur_BCD:ucpt|Equal1~0          ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Equal2~0          ; |Compteur|Compteur_BCD:ucpt|Equal2~0          ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Equal3~0          ; |Compteur|Compteur_BCD:ucpt|Equal3~0          ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Equal4~0          ; |Compteur|Compteur_BCD:ucpt|Equal4~0          ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Equal5~0          ; |Compteur|Compteur_BCD:ucpt|Equal5~0          ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Equal6~0          ; |Compteur|Compteur_BCD:ucpt|Equal6~0          ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Equal7~0          ; |Compteur|Compteur_BCD:ucpt|Equal7~0          ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Equal8~0          ; |Compteur|Compteur_BCD:ucpt|Equal8~0          ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Equal9~0          ; |Compteur|Compteur_BCD:ucpt|Equal9~0          ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Equal0~0    ; |Compteur|Diviseur_frequence:udiv|Equal0~0    ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Equal1~0    ; |Compteur|Diviseur_frequence:udiv|Equal1~0    ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Equal2~0    ; |Compteur|Diviseur_frequence:udiv|Equal2~0    ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Equal3~0    ; |Compteur|Diviseur_frequence:udiv|Equal3~0    ; out0             ;
+-----------------------------------------------+-----------------------------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+--------------------------------------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                                                     ;
+---------------------------------------------+---------------------------------------------+------------------+
; Node Name                                   ; Output Port Name                            ; Output Port Type ;
+---------------------------------------------+---------------------------------------------+------------------+
; |Compteur|Compteur_BCD:ucpt|compteur[31]    ; |Compteur|Compteur_BCD:ucpt|compteur[31]    ; regout           ;
; |Compteur|Compteur_BCD:ucpt|compteur[30]    ; |Compteur|Compteur_BCD:ucpt|compteur[30]    ; regout           ;
; |Compteur|Compteur_BCD:ucpt|compteur[29]    ; |Compteur|Compteur_BCD:ucpt|compteur[29]    ; regout           ;
; |Compteur|Compteur_BCD:ucpt|compteur[28]    ; |Compteur|Compteur_BCD:ucpt|compteur[28]    ; regout           ;
; |Compteur|Compteur_BCD:ucpt|compteur[27]    ; |Compteur|Compteur_BCD:ucpt|compteur[27]    ; regout           ;
; |Compteur|Compteur_BCD:ucpt|compteur[26]    ; |Compteur|Compteur_BCD:ucpt|compteur[26]    ; regout           ;
; |Compteur|Compteur_BCD:ucpt|compteur[25]    ; |Compteur|Compteur_BCD:ucpt|compteur[25]    ; regout           ;
; |Compteur|Compteur_BCD:ucpt|compteur[24]    ; |Compteur|Compteur_BCD:ucpt|compteur[24]    ; regout           ;
; |Compteur|Compteur_BCD:ucpt|compteur[23]    ; |Compteur|Compteur_BCD:ucpt|compteur[23]    ; regout           ;
; |Compteur|Compteur_BCD:ucpt|compteur[22]    ; |Compteur|Compteur_BCD:ucpt|compteur[22]    ; regout           ;
; |Compteur|Compteur_BCD:ucpt|compteur[21]    ; |Compteur|Compteur_BCD:ucpt|compteur[21]    ; regout           ;
; |Compteur|Compteur_BCD:ucpt|compteur[20]    ; |Compteur|Compteur_BCD:ucpt|compteur[20]    ; regout           ;
; |Compteur|Compteur_BCD:ucpt|compteur[19]    ; |Compteur|Compteur_BCD:ucpt|compteur[19]    ; regout           ;
; |Compteur|Compteur_BCD:ucpt|compteur[18]    ; |Compteur|Compteur_BCD:ucpt|compteur[18]    ; regout           ;
; |Compteur|Compteur_BCD:ucpt|compteur[17]    ; |Compteur|Compteur_BCD:ucpt|compteur[17]    ; regout           ;
; |Compteur|Compteur_BCD:ucpt|compteur[16]    ; |Compteur|Compteur_BCD:ucpt|compteur[16]    ; regout           ;
; |Compteur|Compteur_BCD:ucpt|compteur[15]    ; |Compteur|Compteur_BCD:ucpt|compteur[15]    ; regout           ;
; |Compteur|Compteur_BCD:ucpt|compteur[14]    ; |Compteur|Compteur_BCD:ucpt|compteur[14]    ; regout           ;
; |Compteur|Compteur_BCD:ucpt|compteur[13]    ; |Compteur|Compteur_BCD:ucpt|compteur[13]    ; regout           ;
; |Compteur|Compteur_BCD:ucpt|compteur[12]    ; |Compteur|Compteur_BCD:ucpt|compteur[12]    ; regout           ;
; |Compteur|Compteur_BCD:ucpt|compteur[11]    ; |Compteur|Compteur_BCD:ucpt|compteur[11]    ; regout           ;
; |Compteur|Compteur_BCD:ucpt|compteur[10]    ; |Compteur|Compteur_BCD:ucpt|compteur[10]    ; regout           ;
; |Compteur|Compteur_BCD:ucpt|compteur[9]     ; |Compteur|Compteur_BCD:ucpt|compteur[9]     ; regout           ;
; |Compteur|Compteur_BCD:ucpt|compteur[8]     ; |Compteur|Compteur_BCD:ucpt|compteur[8]     ; regout           ;
; |Compteur|Compteur_BCD:ucpt|compteur[7]     ; |Compteur|Compteur_BCD:ucpt|compteur[7]     ; regout           ;
; |Compteur|Compteur_BCD:ucpt|compteur[6]     ; |Compteur|Compteur_BCD:ucpt|compteur[6]     ; regout           ;
; |Compteur|Compteur_BCD:ucpt|compteur[5]     ; |Compteur|Compteur_BCD:ucpt|compteur[5]     ; regout           ;
; |Compteur|Compteur_BCD:ucpt|compteur[4]     ; |Compteur|Compteur_BCD:ucpt|compteur[4]     ; regout           ;
; |Compteur|Diviseur_frequence:udiv|state[1]  ; |Compteur|Diviseur_frequence:udiv|state[1]  ; regout           ;
; |Compteur|Diviseur_frequence:udiv|state~0   ; |Compteur|Diviseur_frequence:udiv|state~0   ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~1   ; |Compteur|Diviseur_frequence:udiv|state~1   ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~2   ; |Compteur|Diviseur_frequence:udiv|state~2   ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~3   ; |Compteur|Diviseur_frequence:udiv|state~3   ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~4   ; |Compteur|Diviseur_frequence:udiv|state~4   ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~5   ; |Compteur|Diviseur_frequence:udiv|state~5   ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~6   ; |Compteur|Diviseur_frequence:udiv|state~6   ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~7   ; |Compteur|Diviseur_frequence:udiv|state~7   ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~8   ; |Compteur|Diviseur_frequence:udiv|state~8   ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~9   ; |Compteur|Diviseur_frequence:udiv|state~9   ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~10  ; |Compteur|Diviseur_frequence:udiv|state~10  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~11  ; |Compteur|Diviseur_frequence:udiv|state~11  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~12  ; |Compteur|Diviseur_frequence:udiv|state~12  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~13  ; |Compteur|Diviseur_frequence:udiv|state~13  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~14  ; |Compteur|Diviseur_frequence:udiv|state~14  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~15  ; |Compteur|Diviseur_frequence:udiv|state~15  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~16  ; |Compteur|Diviseur_frequence:udiv|state~16  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~17  ; |Compteur|Diviseur_frequence:udiv|state~17  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~18  ; |Compteur|Diviseur_frequence:udiv|state~18  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~19  ; |Compteur|Diviseur_frequence:udiv|state~19  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~20  ; |Compteur|Diviseur_frequence:udiv|state~20  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~21  ; |Compteur|Diviseur_frequence:udiv|state~21  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~22  ; |Compteur|Diviseur_frequence:udiv|state~22  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~23  ; |Compteur|Diviseur_frequence:udiv|state~23  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~24  ; |Compteur|Diviseur_frequence:udiv|state~24  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~25  ; |Compteur|Diviseur_frequence:udiv|state~25  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~26  ; |Compteur|Diviseur_frequence:udiv|state~26  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~27  ; |Compteur|Diviseur_frequence:udiv|state~27  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~28  ; |Compteur|Diviseur_frequence:udiv|state~28  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~29  ; |Compteur|Diviseur_frequence:udiv|state~29  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~30  ; |Compteur|Diviseur_frequence:udiv|state~30  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~32  ; |Compteur|Diviseur_frequence:udiv|state~32  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~33  ; |Compteur|Diviseur_frequence:udiv|state~33  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~34  ; |Compteur|Diviseur_frequence:udiv|state~34  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~35  ; |Compteur|Diviseur_frequence:udiv|state~35  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~36  ; |Compteur|Diviseur_frequence:udiv|state~36  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~37  ; |Compteur|Diviseur_frequence:udiv|state~37  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~38  ; |Compteur|Diviseur_frequence:udiv|state~38  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~39  ; |Compteur|Diviseur_frequence:udiv|state~39  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~40  ; |Compteur|Diviseur_frequence:udiv|state~40  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~41  ; |Compteur|Diviseur_frequence:udiv|state~41  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~42  ; |Compteur|Diviseur_frequence:udiv|state~42  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~43  ; |Compteur|Diviseur_frequence:udiv|state~43  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~44  ; |Compteur|Diviseur_frequence:udiv|state~44  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~45  ; |Compteur|Diviseur_frequence:udiv|state~45  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~46  ; |Compteur|Diviseur_frequence:udiv|state~46  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~47  ; |Compteur|Diviseur_frequence:udiv|state~47  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~48  ; |Compteur|Diviseur_frequence:udiv|state~48  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~49  ; |Compteur|Diviseur_frequence:udiv|state~49  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~50  ; |Compteur|Diviseur_frequence:udiv|state~50  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~51  ; |Compteur|Diviseur_frequence:udiv|state~51  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~52  ; |Compteur|Diviseur_frequence:udiv|state~52  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~53  ; |Compteur|Diviseur_frequence:udiv|state~53  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~54  ; |Compteur|Diviseur_frequence:udiv|state~54  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~55  ; |Compteur|Diviseur_frequence:udiv|state~55  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~56  ; |Compteur|Diviseur_frequence:udiv|state~56  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~57  ; |Compteur|Diviseur_frequence:udiv|state~57  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~58  ; |Compteur|Diviseur_frequence:udiv|state~58  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~59  ; |Compteur|Diviseur_frequence:udiv|state~59  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~60  ; |Compteur|Diviseur_frequence:udiv|state~60  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~61  ; |Compteur|Diviseur_frequence:udiv|state~61  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~62  ; |Compteur|Diviseur_frequence:udiv|state~62  ; out              ;
; |Compteur|Diviseur_frequence:udiv|cpt1~0    ; |Compteur|Diviseur_frequence:udiv|cpt1~0    ; out              ;
; |Compteur|Diviseur_frequence:udiv|cpt1~1    ; |Compteur|Diviseur_frequence:udiv|cpt1~1    ; out              ;
; |Compteur|Diviseur_frequence:udiv|cpt1~2    ; |Compteur|Diviseur_frequence:udiv|cpt1~2    ; out              ;
; |Compteur|Diviseur_frequence:udiv|cpt1~3    ; |Compteur|Diviseur_frequence:udiv|cpt1~3    ; out              ;
; |Compteur|Diviseur_frequence:udiv|cpt1~4    ; |Compteur|Diviseur_frequence:udiv|cpt1~4    ; out              ;
; |Compteur|Diviseur_frequence:udiv|cpt1~5    ; |Compteur|Diviseur_frequence:udiv|cpt1~5    ; out              ;
; |Compteur|Diviseur_frequence:udiv|cpt1~6    ; |Compteur|Diviseur_frequence:udiv|cpt1~6    ; out              ;
; |Compteur|Diviseur_frequence:udiv|cpt1~7    ; |Compteur|Diviseur_frequence:udiv|cpt1~7    ; out              ;
; |Compteur|Diviseur_frequence:udiv|cpt1~8    ; |Compteur|Diviseur_frequence:udiv|cpt1~8    ; out              ;
; |Compteur|Diviseur_frequence:udiv|cpt1~9    ; |Compteur|Diviseur_frequence:udiv|cpt1~9    ; out              ;
; |Compteur|Diviseur_frequence:udiv|cpt1~10   ; |Compteur|Diviseur_frequence:udiv|cpt1~10   ; out              ;
; |Compteur|Diviseur_frequence:udiv|cpt1~11   ; |Compteur|Diviseur_frequence:udiv|cpt1~11   ; out              ;
; |Compteur|Diviseur_frequence:udiv|cpt1~12   ; |Compteur|Diviseur_frequence:udiv|cpt1~12   ; out              ;
; |Compteur|Diviseur_frequence:udiv|cpt1~13   ; |Compteur|Diviseur_frequence:udiv|cpt1~13   ; out              ;
; |Compteur|Diviseur_frequence:udiv|cpt1~14   ; |Compteur|Diviseur_frequence:udiv|cpt1~14   ; out              ;
; |Compteur|Diviseur_frequence:udiv|cpt1~15   ; |Compteur|Diviseur_frequence:udiv|cpt1~15   ; out              ;
; |Compteur|Diviseur_frequence:udiv|cpt1~16   ; |Compteur|Diviseur_frequence:udiv|cpt1~16   ; out              ;
; |Compteur|Diviseur_frequence:udiv|cpt1~17   ; |Compteur|Diviseur_frequence:udiv|cpt1~17   ; out              ;
; |Compteur|Diviseur_frequence:udiv|cpt1~18   ; |Compteur|Diviseur_frequence:udiv|cpt1~18   ; out              ;
; |Compteur|Diviseur_frequence:udiv|cpt1~19   ; |Compteur|Diviseur_frequence:udiv|cpt1~19   ; out              ;
; |Compteur|Diviseur_frequence:udiv|cpt1~20   ; |Compteur|Diviseur_frequence:udiv|cpt1~20   ; out              ;
; |Compteur|Diviseur_frequence:udiv|cpt1~21   ; |Compteur|Diviseur_frequence:udiv|cpt1~21   ; out              ;
; |Compteur|Diviseur_frequence:udiv|cpt1~22   ; |Compteur|Diviseur_frequence:udiv|cpt1~22   ; out              ;
; |Compteur|Diviseur_frequence:udiv|cpt1~23   ; |Compteur|Diviseur_frequence:udiv|cpt1~23   ; out              ;
; |Compteur|Diviseur_frequence:udiv|cpt1~24   ; |Compteur|Diviseur_frequence:udiv|cpt1~24   ; out              ;
; |Compteur|Diviseur_frequence:udiv|cpt1~25   ; |Compteur|Diviseur_frequence:udiv|cpt1~25   ; out              ;
; |Compteur|Diviseur_frequence:udiv|state[2]  ; |Compteur|Diviseur_frequence:udiv|state[2]  ; regout           ;
; |Compteur|Diviseur_frequence:udiv|state[3]  ; |Compteur|Diviseur_frequence:udiv|state[3]  ; regout           ;
; |Compteur|Diviseur_frequence:udiv|state[4]  ; |Compteur|Diviseur_frequence:udiv|state[4]  ; regout           ;
; |Compteur|Diviseur_frequence:udiv|state[5]  ; |Compteur|Diviseur_frequence:udiv|state[5]  ; regout           ;
; |Compteur|Diviseur_frequence:udiv|state[6]  ; |Compteur|Diviseur_frequence:udiv|state[6]  ; regout           ;
; |Compteur|Diviseur_frequence:udiv|state[7]  ; |Compteur|Diviseur_frequence:udiv|state[7]  ; regout           ;
; |Compteur|Diviseur_frequence:udiv|state[8]  ; |Compteur|Diviseur_frequence:udiv|state[8]  ; regout           ;
; |Compteur|Diviseur_frequence:udiv|state[9]  ; |Compteur|Diviseur_frequence:udiv|state[9]  ; regout           ;
; |Compteur|Diviseur_frequence:udiv|state[10] ; |Compteur|Diviseur_frequence:udiv|state[10] ; regout           ;
; |Compteur|Diviseur_frequence:udiv|state[11] ; |Compteur|Diviseur_frequence:udiv|state[11] ; regout           ;
; |Compteur|Diviseur_frequence:udiv|state[12] ; |Compteur|Diviseur_frequence:udiv|state[12] ; regout           ;
; |Compteur|Diviseur_frequence:udiv|state[13] ; |Compteur|Diviseur_frequence:udiv|state[13] ; regout           ;
; |Compteur|Diviseur_frequence:udiv|state[14] ; |Compteur|Diviseur_frequence:udiv|state[14] ; regout           ;
; |Compteur|Diviseur_frequence:udiv|state[15] ; |Compteur|Diviseur_frequence:udiv|state[15] ; regout           ;
; |Compteur|Diviseur_frequence:udiv|state[16] ; |Compteur|Diviseur_frequence:udiv|state[16] ; regout           ;
; |Compteur|Diviseur_frequence:udiv|state[17] ; |Compteur|Diviseur_frequence:udiv|state[17] ; regout           ;
; |Compteur|Diviseur_frequence:udiv|state[18] ; |Compteur|Diviseur_frequence:udiv|state[18] ; regout           ;
; |Compteur|Diviseur_frequence:udiv|state[19] ; |Compteur|Diviseur_frequence:udiv|state[19] ; regout           ;
; |Compteur|Diviseur_frequence:udiv|state[20] ; |Compteur|Diviseur_frequence:udiv|state[20] ; regout           ;
; |Compteur|Diviseur_frequence:udiv|state[21] ; |Compteur|Diviseur_frequence:udiv|state[21] ; regout           ;
; |Compteur|Diviseur_frequence:udiv|state[22] ; |Compteur|Diviseur_frequence:udiv|state[22] ; regout           ;
; |Compteur|Diviseur_frequence:udiv|state[23] ; |Compteur|Diviseur_frequence:udiv|state[23] ; regout           ;
; |Compteur|Diviseur_frequence:udiv|state[24] ; |Compteur|Diviseur_frequence:udiv|state[24] ; regout           ;
; |Compteur|Diviseur_frequence:udiv|state[25] ; |Compteur|Diviseur_frequence:udiv|state[25] ; regout           ;
; |Compteur|Diviseur_frequence:udiv|state[26] ; |Compteur|Diviseur_frequence:udiv|state[26] ; regout           ;
; |Compteur|Diviseur_frequence:udiv|state[27] ; |Compteur|Diviseur_frequence:udiv|state[27] ; regout           ;
; |Compteur|Diviseur_frequence:udiv|state[28] ; |Compteur|Diviseur_frequence:udiv|state[28] ; regout           ;
; |Compteur|Diviseur_frequence:udiv|state[29] ; |Compteur|Diviseur_frequence:udiv|state[29] ; regout           ;
; |Compteur|Diviseur_frequence:udiv|state[30] ; |Compteur|Diviseur_frequence:udiv|state[30] ; regout           ;
; |Compteur|Diviseur_frequence:udiv|state[31] ; |Compteur|Diviseur_frequence:udiv|state[31] ; regout           ;
; |Compteur|Diviseur_frequence:udiv|cpt1[6]   ; |Compteur|Diviseur_frequence:udiv|cpt1[6]   ; regout           ;
; |Compteur|Diviseur_frequence:udiv|cpt1[7]   ; |Compteur|Diviseur_frequence:udiv|cpt1[7]   ; regout           ;
; |Compteur|Diviseur_frequence:udiv|cpt1[8]   ; |Compteur|Diviseur_frequence:udiv|cpt1[8]   ; regout           ;
; |Compteur|Diviseur_frequence:udiv|cpt1[9]   ; |Compteur|Diviseur_frequence:udiv|cpt1[9]   ; regout           ;
; |Compteur|Diviseur_frequence:udiv|cpt1[10]  ; |Compteur|Diviseur_frequence:udiv|cpt1[10]  ; regout           ;
; |Compteur|Diviseur_frequence:udiv|cpt1[11]  ; |Compteur|Diviseur_frequence:udiv|cpt1[11]  ; regout           ;
; |Compteur|Diviseur_frequence:udiv|cpt1[12]  ; |Compteur|Diviseur_frequence:udiv|cpt1[12]  ; regout           ;
; |Compteur|Diviseur_frequence:udiv|cpt1[13]  ; |Compteur|Diviseur_frequence:udiv|cpt1[13]  ; regout           ;
; |Compteur|Diviseur_frequence:udiv|cpt1[14]  ; |Compteur|Diviseur_frequence:udiv|cpt1[14]  ; regout           ;
; |Compteur|Diviseur_frequence:udiv|cpt1[15]  ; |Compteur|Diviseur_frequence:udiv|cpt1[15]  ; regout           ;
; |Compteur|Diviseur_frequence:udiv|cpt1[16]  ; |Compteur|Diviseur_frequence:udiv|cpt1[16]  ; regout           ;
; |Compteur|Diviseur_frequence:udiv|cpt1[17]  ; |Compteur|Diviseur_frequence:udiv|cpt1[17]  ; regout           ;
; |Compteur|Diviseur_frequence:udiv|cpt1[18]  ; |Compteur|Diviseur_frequence:udiv|cpt1[18]  ; regout           ;
; |Compteur|Diviseur_frequence:udiv|cpt1[19]  ; |Compteur|Diviseur_frequence:udiv|cpt1[19]  ; regout           ;
; |Compteur|Diviseur_frequence:udiv|cpt1[20]  ; |Compteur|Diviseur_frequence:udiv|cpt1[20]  ; regout           ;
; |Compteur|Diviseur_frequence:udiv|cpt1[21]  ; |Compteur|Diviseur_frequence:udiv|cpt1[21]  ; regout           ;
; |Compteur|Diviseur_frequence:udiv|cpt1[22]  ; |Compteur|Diviseur_frequence:udiv|cpt1[22]  ; regout           ;
; |Compteur|Diviseur_frequence:udiv|cpt1[23]  ; |Compteur|Diviseur_frequence:udiv|cpt1[23]  ; regout           ;
; |Compteur|Diviseur_frequence:udiv|cpt1[24]  ; |Compteur|Diviseur_frequence:udiv|cpt1[24]  ; regout           ;
; |Compteur|Diviseur_frequence:udiv|cpt1[25]  ; |Compteur|Diviseur_frequence:udiv|cpt1[25]  ; regout           ;
; |Compteur|Diviseur_frequence:udiv|cpt1[26]  ; |Compteur|Diviseur_frequence:udiv|cpt1[26]  ; regout           ;
; |Compteur|Diviseur_frequence:udiv|cpt1[27]  ; |Compteur|Diviseur_frequence:udiv|cpt1[27]  ; regout           ;
; |Compteur|Diviseur_frequence:udiv|cpt1[28]  ; |Compteur|Diviseur_frequence:udiv|cpt1[28]  ; regout           ;
; |Compteur|Diviseur_frequence:udiv|cpt1[29]  ; |Compteur|Diviseur_frequence:udiv|cpt1[29]  ; regout           ;
; |Compteur|Diviseur_frequence:udiv|cpt1[30]  ; |Compteur|Diviseur_frequence:udiv|cpt1[30]  ; regout           ;
; |Compteur|Diviseur_frequence:udiv|cpt1[31]  ; |Compteur|Diviseur_frequence:udiv|cpt1[31]  ; regout           ;
; |Compteur|Compteur_BCD:ucpt|Add0~7          ; |Compteur|Compteur_BCD:ucpt|Add0~7          ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~8          ; |Compteur|Compteur_BCD:ucpt|Add0~8          ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~9          ; |Compteur|Compteur_BCD:ucpt|Add0~9          ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~10         ; |Compteur|Compteur_BCD:ucpt|Add0~10         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~11         ; |Compteur|Compteur_BCD:ucpt|Add0~11         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~12         ; |Compteur|Compteur_BCD:ucpt|Add0~12         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~13         ; |Compteur|Compteur_BCD:ucpt|Add0~13         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~14         ; |Compteur|Compteur_BCD:ucpt|Add0~14         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~15         ; |Compteur|Compteur_BCD:ucpt|Add0~15         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~16         ; |Compteur|Compteur_BCD:ucpt|Add0~16         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~17         ; |Compteur|Compteur_BCD:ucpt|Add0~17         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~18         ; |Compteur|Compteur_BCD:ucpt|Add0~18         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~19         ; |Compteur|Compteur_BCD:ucpt|Add0~19         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~20         ; |Compteur|Compteur_BCD:ucpt|Add0~20         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~21         ; |Compteur|Compteur_BCD:ucpt|Add0~21         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~22         ; |Compteur|Compteur_BCD:ucpt|Add0~22         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~23         ; |Compteur|Compteur_BCD:ucpt|Add0~23         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~24         ; |Compteur|Compteur_BCD:ucpt|Add0~24         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~25         ; |Compteur|Compteur_BCD:ucpt|Add0~25         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~26         ; |Compteur|Compteur_BCD:ucpt|Add0~26         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~27         ; |Compteur|Compteur_BCD:ucpt|Add0~27         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~28         ; |Compteur|Compteur_BCD:ucpt|Add0~28         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~29         ; |Compteur|Compteur_BCD:ucpt|Add0~29         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~30         ; |Compteur|Compteur_BCD:ucpt|Add0~30         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~31         ; |Compteur|Compteur_BCD:ucpt|Add0~31         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~32         ; |Compteur|Compteur_BCD:ucpt|Add0~32         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~33         ; |Compteur|Compteur_BCD:ucpt|Add0~33         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~34         ; |Compteur|Compteur_BCD:ucpt|Add0~34         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~35         ; |Compteur|Compteur_BCD:ucpt|Add0~35         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~36         ; |Compteur|Compteur_BCD:ucpt|Add0~36         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~37         ; |Compteur|Compteur_BCD:ucpt|Add0~37         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~38         ; |Compteur|Compteur_BCD:ucpt|Add0~38         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~39         ; |Compteur|Compteur_BCD:ucpt|Add0~39         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~40         ; |Compteur|Compteur_BCD:ucpt|Add0~40         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~41         ; |Compteur|Compteur_BCD:ucpt|Add0~41         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~42         ; |Compteur|Compteur_BCD:ucpt|Add0~42         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~43         ; |Compteur|Compteur_BCD:ucpt|Add0~43         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~44         ; |Compteur|Compteur_BCD:ucpt|Add0~44         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~45         ; |Compteur|Compteur_BCD:ucpt|Add0~45         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~46         ; |Compteur|Compteur_BCD:ucpt|Add0~46         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~47         ; |Compteur|Compteur_BCD:ucpt|Add0~47         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~48         ; |Compteur|Compteur_BCD:ucpt|Add0~48         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~49         ; |Compteur|Compteur_BCD:ucpt|Add0~49         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~50         ; |Compteur|Compteur_BCD:ucpt|Add0~50         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~51         ; |Compteur|Compteur_BCD:ucpt|Add0~51         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~52         ; |Compteur|Compteur_BCD:ucpt|Add0~52         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~53         ; |Compteur|Compteur_BCD:ucpt|Add0~53         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~54         ; |Compteur|Compteur_BCD:ucpt|Add0~54         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~55         ; |Compteur|Compteur_BCD:ucpt|Add0~55         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~56         ; |Compteur|Compteur_BCD:ucpt|Add0~56         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~57         ; |Compteur|Compteur_BCD:ucpt|Add0~57         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~58         ; |Compteur|Compteur_BCD:ucpt|Add0~58         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~59         ; |Compteur|Compteur_BCD:ucpt|Add0~59         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~60         ; |Compteur|Compteur_BCD:ucpt|Add0~60         ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~9    ; |Compteur|Diviseur_frequence:udiv|Add0~9    ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~10   ; |Compteur|Diviseur_frequence:udiv|Add0~10   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~11   ; |Compteur|Diviseur_frequence:udiv|Add0~11   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~12   ; |Compteur|Diviseur_frequence:udiv|Add0~12   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~13   ; |Compteur|Diviseur_frequence:udiv|Add0~13   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~14   ; |Compteur|Diviseur_frequence:udiv|Add0~14   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~15   ; |Compteur|Diviseur_frequence:udiv|Add0~15   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~16   ; |Compteur|Diviseur_frequence:udiv|Add0~16   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~17   ; |Compteur|Diviseur_frequence:udiv|Add0~17   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~18   ; |Compteur|Diviseur_frequence:udiv|Add0~18   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~19   ; |Compteur|Diviseur_frequence:udiv|Add0~19   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~20   ; |Compteur|Diviseur_frequence:udiv|Add0~20   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~21   ; |Compteur|Diviseur_frequence:udiv|Add0~21   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~22   ; |Compteur|Diviseur_frequence:udiv|Add0~22   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~23   ; |Compteur|Diviseur_frequence:udiv|Add0~23   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~24   ; |Compteur|Diviseur_frequence:udiv|Add0~24   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~25   ; |Compteur|Diviseur_frequence:udiv|Add0~25   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~26   ; |Compteur|Diviseur_frequence:udiv|Add0~26   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~27   ; |Compteur|Diviseur_frequence:udiv|Add0~27   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~28   ; |Compteur|Diviseur_frequence:udiv|Add0~28   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~29   ; |Compteur|Diviseur_frequence:udiv|Add0~29   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~30   ; |Compteur|Diviseur_frequence:udiv|Add0~30   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~31   ; |Compteur|Diviseur_frequence:udiv|Add0~31   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~32   ; |Compteur|Diviseur_frequence:udiv|Add0~32   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~33   ; |Compteur|Diviseur_frequence:udiv|Add0~33   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~34   ; |Compteur|Diviseur_frequence:udiv|Add0~34   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~35   ; |Compteur|Diviseur_frequence:udiv|Add0~35   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~36   ; |Compteur|Diviseur_frequence:udiv|Add0~36   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~37   ; |Compteur|Diviseur_frequence:udiv|Add0~37   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~38   ; |Compteur|Diviseur_frequence:udiv|Add0~38   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~39   ; |Compteur|Diviseur_frequence:udiv|Add0~39   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~40   ; |Compteur|Diviseur_frequence:udiv|Add0~40   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~41   ; |Compteur|Diviseur_frequence:udiv|Add0~41   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~42   ; |Compteur|Diviseur_frequence:udiv|Add0~42   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~43   ; |Compteur|Diviseur_frequence:udiv|Add0~43   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~44   ; |Compteur|Diviseur_frequence:udiv|Add0~44   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~45   ; |Compteur|Diviseur_frequence:udiv|Add0~45   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~46   ; |Compteur|Diviseur_frequence:udiv|Add0~46   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~47   ; |Compteur|Diviseur_frequence:udiv|Add0~47   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~48   ; |Compteur|Diviseur_frequence:udiv|Add0~48   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~49   ; |Compteur|Diviseur_frequence:udiv|Add0~49   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~50   ; |Compteur|Diviseur_frequence:udiv|Add0~50   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~51   ; |Compteur|Diviseur_frequence:udiv|Add0~51   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~52   ; |Compteur|Diviseur_frequence:udiv|Add0~52   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~53   ; |Compteur|Diviseur_frequence:udiv|Add0~53   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~54   ; |Compteur|Diviseur_frequence:udiv|Add0~54   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~55   ; |Compteur|Diviseur_frequence:udiv|Add0~55   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~56   ; |Compteur|Diviseur_frequence:udiv|Add0~56   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~57   ; |Compteur|Diviseur_frequence:udiv|Add0~57   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~58   ; |Compteur|Diviseur_frequence:udiv|Add0~58   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~59   ; |Compteur|Diviseur_frequence:udiv|Add0~59   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~60   ; |Compteur|Diviseur_frequence:udiv|Add0~60   ; out0             ;
+---------------------------------------------+---------------------------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+--------------------------------------------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                                                     ;
+---------------------------------------------+---------------------------------------------+------------------+
; Node Name                                   ; Output Port Name                            ; Output Port Type ;
+---------------------------------------------+---------------------------------------------+------------------+
; |Compteur|Compteur_BCD:ucpt|compteur[31]    ; |Compteur|Compteur_BCD:ucpt|compteur[31]    ; regout           ;
; |Compteur|Compteur_BCD:ucpt|compteur[30]    ; |Compteur|Compteur_BCD:ucpt|compteur[30]    ; regout           ;
; |Compteur|Compteur_BCD:ucpt|compteur[29]    ; |Compteur|Compteur_BCD:ucpt|compteur[29]    ; regout           ;
; |Compteur|Compteur_BCD:ucpt|compteur[28]    ; |Compteur|Compteur_BCD:ucpt|compteur[28]    ; regout           ;
; |Compteur|Compteur_BCD:ucpt|compteur[27]    ; |Compteur|Compteur_BCD:ucpt|compteur[27]    ; regout           ;
; |Compteur|Compteur_BCD:ucpt|compteur[26]    ; |Compteur|Compteur_BCD:ucpt|compteur[26]    ; regout           ;
; |Compteur|Compteur_BCD:ucpt|compteur[25]    ; |Compteur|Compteur_BCD:ucpt|compteur[25]    ; regout           ;
; |Compteur|Compteur_BCD:ucpt|compteur[24]    ; |Compteur|Compteur_BCD:ucpt|compteur[24]    ; regout           ;
; |Compteur|Compteur_BCD:ucpt|compteur[23]    ; |Compteur|Compteur_BCD:ucpt|compteur[23]    ; regout           ;
; |Compteur|Compteur_BCD:ucpt|compteur[22]    ; |Compteur|Compteur_BCD:ucpt|compteur[22]    ; regout           ;
; |Compteur|Compteur_BCD:ucpt|compteur[21]    ; |Compteur|Compteur_BCD:ucpt|compteur[21]    ; regout           ;
; |Compteur|Compteur_BCD:ucpt|compteur[20]    ; |Compteur|Compteur_BCD:ucpt|compteur[20]    ; regout           ;
; |Compteur|Compteur_BCD:ucpt|compteur[19]    ; |Compteur|Compteur_BCD:ucpt|compteur[19]    ; regout           ;
; |Compteur|Compteur_BCD:ucpt|compteur[18]    ; |Compteur|Compteur_BCD:ucpt|compteur[18]    ; regout           ;
; |Compteur|Compteur_BCD:ucpt|compteur[17]    ; |Compteur|Compteur_BCD:ucpt|compteur[17]    ; regout           ;
; |Compteur|Compteur_BCD:ucpt|compteur[16]    ; |Compteur|Compteur_BCD:ucpt|compteur[16]    ; regout           ;
; |Compteur|Compteur_BCD:ucpt|compteur[15]    ; |Compteur|Compteur_BCD:ucpt|compteur[15]    ; regout           ;
; |Compteur|Compteur_BCD:ucpt|compteur[14]    ; |Compteur|Compteur_BCD:ucpt|compteur[14]    ; regout           ;
; |Compteur|Compteur_BCD:ucpt|compteur[13]    ; |Compteur|Compteur_BCD:ucpt|compteur[13]    ; regout           ;
; |Compteur|Compteur_BCD:ucpt|compteur[12]    ; |Compteur|Compteur_BCD:ucpt|compteur[12]    ; regout           ;
; |Compteur|Compteur_BCD:ucpt|compteur[11]    ; |Compteur|Compteur_BCD:ucpt|compteur[11]    ; regout           ;
; |Compteur|Compteur_BCD:ucpt|compteur[10]    ; |Compteur|Compteur_BCD:ucpt|compteur[10]    ; regout           ;
; |Compteur|Compteur_BCD:ucpt|compteur[9]     ; |Compteur|Compteur_BCD:ucpt|compteur[9]     ; regout           ;
; |Compteur|Compteur_BCD:ucpt|compteur[8]     ; |Compteur|Compteur_BCD:ucpt|compteur[8]     ; regout           ;
; |Compteur|Compteur_BCD:ucpt|compteur[7]     ; |Compteur|Compteur_BCD:ucpt|compteur[7]     ; regout           ;
; |Compteur|Compteur_BCD:ucpt|compteur[6]     ; |Compteur|Compteur_BCD:ucpt|compteur[6]     ; regout           ;
; |Compteur|Compteur_BCD:ucpt|compteur[5]     ; |Compteur|Compteur_BCD:ucpt|compteur[5]     ; regout           ;
; |Compteur|Compteur_BCD:ucpt|compteur[4]     ; |Compteur|Compteur_BCD:ucpt|compteur[4]     ; regout           ;
; |Compteur|Diviseur_frequence:udiv|state[1]  ; |Compteur|Diviseur_frequence:udiv|state[1]  ; regout           ;
; |Compteur|Diviseur_frequence:udiv|state~0   ; |Compteur|Diviseur_frequence:udiv|state~0   ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~1   ; |Compteur|Diviseur_frequence:udiv|state~1   ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~2   ; |Compteur|Diviseur_frequence:udiv|state~2   ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~3   ; |Compteur|Diviseur_frequence:udiv|state~3   ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~4   ; |Compteur|Diviseur_frequence:udiv|state~4   ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~5   ; |Compteur|Diviseur_frequence:udiv|state~5   ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~6   ; |Compteur|Diviseur_frequence:udiv|state~6   ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~7   ; |Compteur|Diviseur_frequence:udiv|state~7   ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~8   ; |Compteur|Diviseur_frequence:udiv|state~8   ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~9   ; |Compteur|Diviseur_frequence:udiv|state~9   ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~10  ; |Compteur|Diviseur_frequence:udiv|state~10  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~11  ; |Compteur|Diviseur_frequence:udiv|state~11  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~12  ; |Compteur|Diviseur_frequence:udiv|state~12  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~13  ; |Compteur|Diviseur_frequence:udiv|state~13  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~14  ; |Compteur|Diviseur_frequence:udiv|state~14  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~15  ; |Compteur|Diviseur_frequence:udiv|state~15  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~16  ; |Compteur|Diviseur_frequence:udiv|state~16  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~17  ; |Compteur|Diviseur_frequence:udiv|state~17  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~18  ; |Compteur|Diviseur_frequence:udiv|state~18  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~19  ; |Compteur|Diviseur_frequence:udiv|state~19  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~20  ; |Compteur|Diviseur_frequence:udiv|state~20  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~21  ; |Compteur|Diviseur_frequence:udiv|state~21  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~22  ; |Compteur|Diviseur_frequence:udiv|state~22  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~23  ; |Compteur|Diviseur_frequence:udiv|state~23  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~24  ; |Compteur|Diviseur_frequence:udiv|state~24  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~25  ; |Compteur|Diviseur_frequence:udiv|state~25  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~26  ; |Compteur|Diviseur_frequence:udiv|state~26  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~27  ; |Compteur|Diviseur_frequence:udiv|state~27  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~28  ; |Compteur|Diviseur_frequence:udiv|state~28  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~29  ; |Compteur|Diviseur_frequence:udiv|state~29  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~30  ; |Compteur|Diviseur_frequence:udiv|state~30  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~32  ; |Compteur|Diviseur_frequence:udiv|state~32  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~33  ; |Compteur|Diviseur_frequence:udiv|state~33  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~34  ; |Compteur|Diviseur_frequence:udiv|state~34  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~35  ; |Compteur|Diviseur_frequence:udiv|state~35  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~36  ; |Compteur|Diviseur_frequence:udiv|state~36  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~37  ; |Compteur|Diviseur_frequence:udiv|state~37  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~38  ; |Compteur|Diviseur_frequence:udiv|state~38  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~39  ; |Compteur|Diviseur_frequence:udiv|state~39  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~40  ; |Compteur|Diviseur_frequence:udiv|state~40  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~41  ; |Compteur|Diviseur_frequence:udiv|state~41  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~42  ; |Compteur|Diviseur_frequence:udiv|state~42  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~43  ; |Compteur|Diviseur_frequence:udiv|state~43  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~44  ; |Compteur|Diviseur_frequence:udiv|state~44  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~45  ; |Compteur|Diviseur_frequence:udiv|state~45  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~46  ; |Compteur|Diviseur_frequence:udiv|state~46  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~47  ; |Compteur|Diviseur_frequence:udiv|state~47  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~48  ; |Compteur|Diviseur_frequence:udiv|state~48  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~49  ; |Compteur|Diviseur_frequence:udiv|state~49  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~50  ; |Compteur|Diviseur_frequence:udiv|state~50  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~51  ; |Compteur|Diviseur_frequence:udiv|state~51  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~52  ; |Compteur|Diviseur_frequence:udiv|state~52  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~53  ; |Compteur|Diviseur_frequence:udiv|state~53  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~54  ; |Compteur|Diviseur_frequence:udiv|state~54  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~55  ; |Compteur|Diviseur_frequence:udiv|state~55  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~56  ; |Compteur|Diviseur_frequence:udiv|state~56  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~57  ; |Compteur|Diviseur_frequence:udiv|state~57  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~58  ; |Compteur|Diviseur_frequence:udiv|state~58  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~59  ; |Compteur|Diviseur_frequence:udiv|state~59  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~60  ; |Compteur|Diviseur_frequence:udiv|state~60  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~61  ; |Compteur|Diviseur_frequence:udiv|state~61  ; out              ;
; |Compteur|Diviseur_frequence:udiv|state~62  ; |Compteur|Diviseur_frequence:udiv|state~62  ; out              ;
; |Compteur|Diviseur_frequence:udiv|cpt1~0    ; |Compteur|Diviseur_frequence:udiv|cpt1~0    ; out              ;
; |Compteur|Diviseur_frequence:udiv|cpt1~1    ; |Compteur|Diviseur_frequence:udiv|cpt1~1    ; out              ;
; |Compteur|Diviseur_frequence:udiv|cpt1~2    ; |Compteur|Diviseur_frequence:udiv|cpt1~2    ; out              ;
; |Compteur|Diviseur_frequence:udiv|cpt1~3    ; |Compteur|Diviseur_frequence:udiv|cpt1~3    ; out              ;
; |Compteur|Diviseur_frequence:udiv|cpt1~4    ; |Compteur|Diviseur_frequence:udiv|cpt1~4    ; out              ;
; |Compteur|Diviseur_frequence:udiv|cpt1~5    ; |Compteur|Diviseur_frequence:udiv|cpt1~5    ; out              ;
; |Compteur|Diviseur_frequence:udiv|cpt1~6    ; |Compteur|Diviseur_frequence:udiv|cpt1~6    ; out              ;
; |Compteur|Diviseur_frequence:udiv|cpt1~7    ; |Compteur|Diviseur_frequence:udiv|cpt1~7    ; out              ;
; |Compteur|Diviseur_frequence:udiv|cpt1~8    ; |Compteur|Diviseur_frequence:udiv|cpt1~8    ; out              ;
; |Compteur|Diviseur_frequence:udiv|cpt1~9    ; |Compteur|Diviseur_frequence:udiv|cpt1~9    ; out              ;
; |Compteur|Diviseur_frequence:udiv|cpt1~10   ; |Compteur|Diviseur_frequence:udiv|cpt1~10   ; out              ;
; |Compteur|Diviseur_frequence:udiv|cpt1~11   ; |Compteur|Diviseur_frequence:udiv|cpt1~11   ; out              ;
; |Compteur|Diviseur_frequence:udiv|cpt1~12   ; |Compteur|Diviseur_frequence:udiv|cpt1~12   ; out              ;
; |Compteur|Diviseur_frequence:udiv|cpt1~13   ; |Compteur|Diviseur_frequence:udiv|cpt1~13   ; out              ;
; |Compteur|Diviseur_frequence:udiv|cpt1~14   ; |Compteur|Diviseur_frequence:udiv|cpt1~14   ; out              ;
; |Compteur|Diviseur_frequence:udiv|cpt1~15   ; |Compteur|Diviseur_frequence:udiv|cpt1~15   ; out              ;
; |Compteur|Diviseur_frequence:udiv|cpt1~16   ; |Compteur|Diviseur_frequence:udiv|cpt1~16   ; out              ;
; |Compteur|Diviseur_frequence:udiv|cpt1~17   ; |Compteur|Diviseur_frequence:udiv|cpt1~17   ; out              ;
; |Compteur|Diviseur_frequence:udiv|cpt1~18   ; |Compteur|Diviseur_frequence:udiv|cpt1~18   ; out              ;
; |Compteur|Diviseur_frequence:udiv|cpt1~19   ; |Compteur|Diviseur_frequence:udiv|cpt1~19   ; out              ;
; |Compteur|Diviseur_frequence:udiv|cpt1~20   ; |Compteur|Diviseur_frequence:udiv|cpt1~20   ; out              ;
; |Compteur|Diviseur_frequence:udiv|cpt1~21   ; |Compteur|Diviseur_frequence:udiv|cpt1~21   ; out              ;
; |Compteur|Diviseur_frequence:udiv|cpt1~22   ; |Compteur|Diviseur_frequence:udiv|cpt1~22   ; out              ;
; |Compteur|Diviseur_frequence:udiv|cpt1~23   ; |Compteur|Diviseur_frequence:udiv|cpt1~23   ; out              ;
; |Compteur|Diviseur_frequence:udiv|cpt1~24   ; |Compteur|Diviseur_frequence:udiv|cpt1~24   ; out              ;
; |Compteur|Diviseur_frequence:udiv|cpt1~25   ; |Compteur|Diviseur_frequence:udiv|cpt1~25   ; out              ;
; |Compteur|Diviseur_frequence:udiv|state[2]  ; |Compteur|Diviseur_frequence:udiv|state[2]  ; regout           ;
; |Compteur|Diviseur_frequence:udiv|state[3]  ; |Compteur|Diviseur_frequence:udiv|state[3]  ; regout           ;
; |Compteur|Diviseur_frequence:udiv|state[4]  ; |Compteur|Diviseur_frequence:udiv|state[4]  ; regout           ;
; |Compteur|Diviseur_frequence:udiv|state[5]  ; |Compteur|Diviseur_frequence:udiv|state[5]  ; regout           ;
; |Compteur|Diviseur_frequence:udiv|state[6]  ; |Compteur|Diviseur_frequence:udiv|state[6]  ; regout           ;
; |Compteur|Diviseur_frequence:udiv|state[7]  ; |Compteur|Diviseur_frequence:udiv|state[7]  ; regout           ;
; |Compteur|Diviseur_frequence:udiv|state[8]  ; |Compteur|Diviseur_frequence:udiv|state[8]  ; regout           ;
; |Compteur|Diviseur_frequence:udiv|state[9]  ; |Compteur|Diviseur_frequence:udiv|state[9]  ; regout           ;
; |Compteur|Diviseur_frequence:udiv|state[10] ; |Compteur|Diviseur_frequence:udiv|state[10] ; regout           ;
; |Compteur|Diviseur_frequence:udiv|state[11] ; |Compteur|Diviseur_frequence:udiv|state[11] ; regout           ;
; |Compteur|Diviseur_frequence:udiv|state[12] ; |Compteur|Diviseur_frequence:udiv|state[12] ; regout           ;
; |Compteur|Diviseur_frequence:udiv|state[13] ; |Compteur|Diviseur_frequence:udiv|state[13] ; regout           ;
; |Compteur|Diviseur_frequence:udiv|state[14] ; |Compteur|Diviseur_frequence:udiv|state[14] ; regout           ;
; |Compteur|Diviseur_frequence:udiv|state[15] ; |Compteur|Diviseur_frequence:udiv|state[15] ; regout           ;
; |Compteur|Diviseur_frequence:udiv|state[16] ; |Compteur|Diviseur_frequence:udiv|state[16] ; regout           ;
; |Compteur|Diviseur_frequence:udiv|state[17] ; |Compteur|Diviseur_frequence:udiv|state[17] ; regout           ;
; |Compteur|Diviseur_frequence:udiv|state[18] ; |Compteur|Diviseur_frequence:udiv|state[18] ; regout           ;
; |Compteur|Diviseur_frequence:udiv|state[19] ; |Compteur|Diviseur_frequence:udiv|state[19] ; regout           ;
; |Compteur|Diviseur_frequence:udiv|state[20] ; |Compteur|Diviseur_frequence:udiv|state[20] ; regout           ;
; |Compteur|Diviseur_frequence:udiv|state[21] ; |Compteur|Diviseur_frequence:udiv|state[21] ; regout           ;
; |Compteur|Diviseur_frequence:udiv|state[22] ; |Compteur|Diviseur_frequence:udiv|state[22] ; regout           ;
; |Compteur|Diviseur_frequence:udiv|state[23] ; |Compteur|Diviseur_frequence:udiv|state[23] ; regout           ;
; |Compteur|Diviseur_frequence:udiv|state[24] ; |Compteur|Diviseur_frequence:udiv|state[24] ; regout           ;
; |Compteur|Diviseur_frequence:udiv|state[25] ; |Compteur|Diviseur_frequence:udiv|state[25] ; regout           ;
; |Compteur|Diviseur_frequence:udiv|state[26] ; |Compteur|Diviseur_frequence:udiv|state[26] ; regout           ;
; |Compteur|Diviseur_frequence:udiv|state[27] ; |Compteur|Diviseur_frequence:udiv|state[27] ; regout           ;
; |Compteur|Diviseur_frequence:udiv|state[28] ; |Compteur|Diviseur_frequence:udiv|state[28] ; regout           ;
; |Compteur|Diviseur_frequence:udiv|state[29] ; |Compteur|Diviseur_frequence:udiv|state[29] ; regout           ;
; |Compteur|Diviseur_frequence:udiv|state[30] ; |Compteur|Diviseur_frequence:udiv|state[30] ; regout           ;
; |Compteur|Diviseur_frequence:udiv|state[31] ; |Compteur|Diviseur_frequence:udiv|state[31] ; regout           ;
; |Compteur|Diviseur_frequence:udiv|cpt1[6]   ; |Compteur|Diviseur_frequence:udiv|cpt1[6]   ; regout           ;
; |Compteur|Diviseur_frequence:udiv|cpt1[7]   ; |Compteur|Diviseur_frequence:udiv|cpt1[7]   ; regout           ;
; |Compteur|Diviseur_frequence:udiv|cpt1[8]   ; |Compteur|Diviseur_frequence:udiv|cpt1[8]   ; regout           ;
; |Compteur|Diviseur_frequence:udiv|cpt1[9]   ; |Compteur|Diviseur_frequence:udiv|cpt1[9]   ; regout           ;
; |Compteur|Diviseur_frequence:udiv|cpt1[10]  ; |Compteur|Diviseur_frequence:udiv|cpt1[10]  ; regout           ;
; |Compteur|Diviseur_frequence:udiv|cpt1[11]  ; |Compteur|Diviseur_frequence:udiv|cpt1[11]  ; regout           ;
; |Compteur|Diviseur_frequence:udiv|cpt1[12]  ; |Compteur|Diviseur_frequence:udiv|cpt1[12]  ; regout           ;
; |Compteur|Diviseur_frequence:udiv|cpt1[13]  ; |Compteur|Diviseur_frequence:udiv|cpt1[13]  ; regout           ;
; |Compteur|Diviseur_frequence:udiv|cpt1[14]  ; |Compteur|Diviseur_frequence:udiv|cpt1[14]  ; regout           ;
; |Compteur|Diviseur_frequence:udiv|cpt1[15]  ; |Compteur|Diviseur_frequence:udiv|cpt1[15]  ; regout           ;
; |Compteur|Diviseur_frequence:udiv|cpt1[16]  ; |Compteur|Diviseur_frequence:udiv|cpt1[16]  ; regout           ;
; |Compteur|Diviseur_frequence:udiv|cpt1[17]  ; |Compteur|Diviseur_frequence:udiv|cpt1[17]  ; regout           ;
; |Compteur|Diviseur_frequence:udiv|cpt1[18]  ; |Compteur|Diviseur_frequence:udiv|cpt1[18]  ; regout           ;
; |Compteur|Diviseur_frequence:udiv|cpt1[19]  ; |Compteur|Diviseur_frequence:udiv|cpt1[19]  ; regout           ;
; |Compteur|Diviseur_frequence:udiv|cpt1[20]  ; |Compteur|Diviseur_frequence:udiv|cpt1[20]  ; regout           ;
; |Compteur|Diviseur_frequence:udiv|cpt1[21]  ; |Compteur|Diviseur_frequence:udiv|cpt1[21]  ; regout           ;
; |Compteur|Diviseur_frequence:udiv|cpt1[22]  ; |Compteur|Diviseur_frequence:udiv|cpt1[22]  ; regout           ;
; |Compteur|Diviseur_frequence:udiv|cpt1[23]  ; |Compteur|Diviseur_frequence:udiv|cpt1[23]  ; regout           ;
; |Compteur|Diviseur_frequence:udiv|cpt1[24]  ; |Compteur|Diviseur_frequence:udiv|cpt1[24]  ; regout           ;
; |Compteur|Diviseur_frequence:udiv|cpt1[25]  ; |Compteur|Diviseur_frequence:udiv|cpt1[25]  ; regout           ;
; |Compteur|Diviseur_frequence:udiv|cpt1[26]  ; |Compteur|Diviseur_frequence:udiv|cpt1[26]  ; regout           ;
; |Compteur|Diviseur_frequence:udiv|cpt1[27]  ; |Compteur|Diviseur_frequence:udiv|cpt1[27]  ; regout           ;
; |Compteur|Diviseur_frequence:udiv|cpt1[28]  ; |Compteur|Diviseur_frequence:udiv|cpt1[28]  ; regout           ;
; |Compteur|Diviseur_frequence:udiv|cpt1[29]  ; |Compteur|Diviseur_frequence:udiv|cpt1[29]  ; regout           ;
; |Compteur|Diviseur_frequence:udiv|cpt1[30]  ; |Compteur|Diviseur_frequence:udiv|cpt1[30]  ; regout           ;
; |Compteur|Diviseur_frequence:udiv|cpt1[31]  ; |Compteur|Diviseur_frequence:udiv|cpt1[31]  ; regout           ;
; |Compteur|Compteur_BCD:ucpt|Add0~7          ; |Compteur|Compteur_BCD:ucpt|Add0~7          ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~8          ; |Compteur|Compteur_BCD:ucpt|Add0~8          ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~9          ; |Compteur|Compteur_BCD:ucpt|Add0~9          ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~10         ; |Compteur|Compteur_BCD:ucpt|Add0~10         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~11         ; |Compteur|Compteur_BCD:ucpt|Add0~11         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~12         ; |Compteur|Compteur_BCD:ucpt|Add0~12         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~13         ; |Compteur|Compteur_BCD:ucpt|Add0~13         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~14         ; |Compteur|Compteur_BCD:ucpt|Add0~14         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~15         ; |Compteur|Compteur_BCD:ucpt|Add0~15         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~16         ; |Compteur|Compteur_BCD:ucpt|Add0~16         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~17         ; |Compteur|Compteur_BCD:ucpt|Add0~17         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~18         ; |Compteur|Compteur_BCD:ucpt|Add0~18         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~19         ; |Compteur|Compteur_BCD:ucpt|Add0~19         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~20         ; |Compteur|Compteur_BCD:ucpt|Add0~20         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~21         ; |Compteur|Compteur_BCD:ucpt|Add0~21         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~22         ; |Compteur|Compteur_BCD:ucpt|Add0~22         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~23         ; |Compteur|Compteur_BCD:ucpt|Add0~23         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~24         ; |Compteur|Compteur_BCD:ucpt|Add0~24         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~25         ; |Compteur|Compteur_BCD:ucpt|Add0~25         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~26         ; |Compteur|Compteur_BCD:ucpt|Add0~26         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~27         ; |Compteur|Compteur_BCD:ucpt|Add0~27         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~28         ; |Compteur|Compteur_BCD:ucpt|Add0~28         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~29         ; |Compteur|Compteur_BCD:ucpt|Add0~29         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~30         ; |Compteur|Compteur_BCD:ucpt|Add0~30         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~31         ; |Compteur|Compteur_BCD:ucpt|Add0~31         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~32         ; |Compteur|Compteur_BCD:ucpt|Add0~32         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~33         ; |Compteur|Compteur_BCD:ucpt|Add0~33         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~34         ; |Compteur|Compteur_BCD:ucpt|Add0~34         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~35         ; |Compteur|Compteur_BCD:ucpt|Add0~35         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~36         ; |Compteur|Compteur_BCD:ucpt|Add0~36         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~37         ; |Compteur|Compteur_BCD:ucpt|Add0~37         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~38         ; |Compteur|Compteur_BCD:ucpt|Add0~38         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~39         ; |Compteur|Compteur_BCD:ucpt|Add0~39         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~40         ; |Compteur|Compteur_BCD:ucpt|Add0~40         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~41         ; |Compteur|Compteur_BCD:ucpt|Add0~41         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~42         ; |Compteur|Compteur_BCD:ucpt|Add0~42         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~43         ; |Compteur|Compteur_BCD:ucpt|Add0~43         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~44         ; |Compteur|Compteur_BCD:ucpt|Add0~44         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~45         ; |Compteur|Compteur_BCD:ucpt|Add0~45         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~46         ; |Compteur|Compteur_BCD:ucpt|Add0~46         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~47         ; |Compteur|Compteur_BCD:ucpt|Add0~47         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~48         ; |Compteur|Compteur_BCD:ucpt|Add0~48         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~49         ; |Compteur|Compteur_BCD:ucpt|Add0~49         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~50         ; |Compteur|Compteur_BCD:ucpt|Add0~50         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~51         ; |Compteur|Compteur_BCD:ucpt|Add0~51         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~52         ; |Compteur|Compteur_BCD:ucpt|Add0~52         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~53         ; |Compteur|Compteur_BCD:ucpt|Add0~53         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~54         ; |Compteur|Compteur_BCD:ucpt|Add0~54         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~55         ; |Compteur|Compteur_BCD:ucpt|Add0~55         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~56         ; |Compteur|Compteur_BCD:ucpt|Add0~56         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~57         ; |Compteur|Compteur_BCD:ucpt|Add0~57         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~58         ; |Compteur|Compteur_BCD:ucpt|Add0~58         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~59         ; |Compteur|Compteur_BCD:ucpt|Add0~59         ; out0             ;
; |Compteur|Compteur_BCD:ucpt|Add0~60         ; |Compteur|Compteur_BCD:ucpt|Add0~60         ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~9    ; |Compteur|Diviseur_frequence:udiv|Add0~9    ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~10   ; |Compteur|Diviseur_frequence:udiv|Add0~10   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~11   ; |Compteur|Diviseur_frequence:udiv|Add0~11   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~12   ; |Compteur|Diviseur_frequence:udiv|Add0~12   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~13   ; |Compteur|Diviseur_frequence:udiv|Add0~13   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~14   ; |Compteur|Diviseur_frequence:udiv|Add0~14   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~15   ; |Compteur|Diviseur_frequence:udiv|Add0~15   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~16   ; |Compteur|Diviseur_frequence:udiv|Add0~16   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~17   ; |Compteur|Diviseur_frequence:udiv|Add0~17   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~18   ; |Compteur|Diviseur_frequence:udiv|Add0~18   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~19   ; |Compteur|Diviseur_frequence:udiv|Add0~19   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~20   ; |Compteur|Diviseur_frequence:udiv|Add0~20   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~21   ; |Compteur|Diviseur_frequence:udiv|Add0~21   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~22   ; |Compteur|Diviseur_frequence:udiv|Add0~22   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~23   ; |Compteur|Diviseur_frequence:udiv|Add0~23   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~24   ; |Compteur|Diviseur_frequence:udiv|Add0~24   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~25   ; |Compteur|Diviseur_frequence:udiv|Add0~25   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~26   ; |Compteur|Diviseur_frequence:udiv|Add0~26   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~27   ; |Compteur|Diviseur_frequence:udiv|Add0~27   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~28   ; |Compteur|Diviseur_frequence:udiv|Add0~28   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~29   ; |Compteur|Diviseur_frequence:udiv|Add0~29   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~30   ; |Compteur|Diviseur_frequence:udiv|Add0~30   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~31   ; |Compteur|Diviseur_frequence:udiv|Add0~31   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~32   ; |Compteur|Diviseur_frequence:udiv|Add0~32   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~33   ; |Compteur|Diviseur_frequence:udiv|Add0~33   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~34   ; |Compteur|Diviseur_frequence:udiv|Add0~34   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~35   ; |Compteur|Diviseur_frequence:udiv|Add0~35   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~36   ; |Compteur|Diviseur_frequence:udiv|Add0~36   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~37   ; |Compteur|Diviseur_frequence:udiv|Add0~37   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~38   ; |Compteur|Diviseur_frequence:udiv|Add0~38   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~39   ; |Compteur|Diviseur_frequence:udiv|Add0~39   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~40   ; |Compteur|Diviseur_frequence:udiv|Add0~40   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~41   ; |Compteur|Diviseur_frequence:udiv|Add0~41   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~42   ; |Compteur|Diviseur_frequence:udiv|Add0~42   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~43   ; |Compteur|Diviseur_frequence:udiv|Add0~43   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~44   ; |Compteur|Diviseur_frequence:udiv|Add0~44   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~45   ; |Compteur|Diviseur_frequence:udiv|Add0~45   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~46   ; |Compteur|Diviseur_frequence:udiv|Add0~46   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~47   ; |Compteur|Diviseur_frequence:udiv|Add0~47   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~48   ; |Compteur|Diviseur_frequence:udiv|Add0~48   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~49   ; |Compteur|Diviseur_frequence:udiv|Add0~49   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~50   ; |Compteur|Diviseur_frequence:udiv|Add0~50   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~51   ; |Compteur|Diviseur_frequence:udiv|Add0~51   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~52   ; |Compteur|Diviseur_frequence:udiv|Add0~52   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~53   ; |Compteur|Diviseur_frequence:udiv|Add0~53   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~54   ; |Compteur|Diviseur_frequence:udiv|Add0~54   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~55   ; |Compteur|Diviseur_frequence:udiv|Add0~55   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~56   ; |Compteur|Diviseur_frequence:udiv|Add0~56   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~57   ; |Compteur|Diviseur_frequence:udiv|Add0~57   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~58   ; |Compteur|Diviseur_frequence:udiv|Add0~58   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~59   ; |Compteur|Diviseur_frequence:udiv|Add0~59   ; out0             ;
; |Compteur|Diviseur_frequence:udiv|Add0~60   ; |Compteur|Diviseur_frequence:udiv|Add0~60   ; out0             ;
+---------------------------------------------+---------------------------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II Simulator
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Mon Sep 14 10:55:03 2020
Info: Command: quartus_sim --read_settings_files=on --write_settings_files=off Compteur -c Compteur
Info: Using vector source file "C:/altera/91sp2/quartus/M2SME/TP_Base/Compteur.vwf"
Info: Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info: Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info: Simulation partitioned into 1 sub-simulations
Info: Simulation coverage is      32.45 %
Info: Number of transitions in simulation is 11727
Info: Quartus II Simulator was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 153 megabytes
    Info: Processing ended: Mon Sep 14 10:55:04 2020
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


