Flow report for ddr_test
Wed Nov 11 21:08:35 2015
Quartus II 64-Bit Version 12.1 Build 177 11/07/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Flow Summary
  3. Flow Settings
  4. Flow Non-Default Global Settings
  5. Flow Elapsed Time
  6. Flow OS Summary
  7. Flow Log



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------+
; Flow Summary                                                                   ;
+------------------------------------+-------------------------------------------+
; Flow Status                        ; Successful - Wed Nov 11 21:08:35 2015     ;
; Quartus II 64-Bit Version          ; 12.1 Build 177 11/07/2012 SJ Full Version ;
; Revision Name                      ; ddr_test                                  ;
; Top-level Entity Name              ; ddr_test                                  ;
; Family                             ; Cyclone IV E                              ;
; Device                             ; EP4CE30F23C8                              ;
; Timing Models                      ; Final                                     ;
; Total logic elements               ; 7,507 / 28,848 ( 26 % )                   ;
;     Total combinational functions  ; 5,719 / 28,848 ( 20 % )                   ;
;     Dedicated logic registers      ; 4,601 / 28,848 ( 16 % )                   ;
; Total registers                    ; 4711                                      ;
; Total pins                         ; 49 / 329 ( 15 % )                         ;
; Total virtual pins                 ; 0                                         ;
; Total memory bits                  ; 229,216 / 608,256 ( 38 % )                ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                           ;
; Total PLLs                         ; 1 / 4 ( 25 % )                            ;
+------------------------------------+-------------------------------------------+


+-----------------------------------------+
; Flow Settings                           ;
+-------------------+---------------------+
; Option            ; Setting             ;
+-------------------+---------------------+
; Start date & time ; 11/11/2015 21:05:30 ;
; Main task         ; Compilation         ;
; Revision Name     ; ddr_test            ;
+-------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Flow Non-Default Global Settings                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+-------------+---------------------+
; Assignment Name                      ; Value                                                                                                                                                                                                                                                                                                                                                                         ; Default Value ; Entity Name ; Section Id          ;
+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+-------------+---------------------+
; COMPILER_SIGNATURE_ID                ; 48736235455038.144724713006252                                                                                                                                                                                                                                                                                                                                                ; --            ; --          ; --                  ;
; EDA_DESIGN_EXTRA_ALTERA_SIM_LIB      ; cycloneiii_ver                                                                                                                                                                                                                                                                                                                                                                ; --            ; --          ; eda_simulation      ;
; EDA_DESIGN_EXTRA_ALTERA_SIM_LIB      ; cycloneiii_ver                                                                                                                                                                                                                                                                                                                                                                ; --            ; --          ; eda_simulation      ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                                                                                                                                                                                                                                                                                                                                                            ; --            ; --          ; ddr2_example_top_tb ;
; EDA_NATIVELINK_SIMULATION_TEST_BENCH ; ddr2_example_top_tb                                                                                                                                                                                                                                                                                                                                                           ; --            ; --          ; eda_simulation      ;
; EDA_OUTPUT_DATA_FORMAT               ; Verilog Hdl                                                                                                                                                                                                                                                                                                                                                                   ; --            ; --          ; eda_simulation      ;
; EDA_SIMULATION_TOOL                  ; ModelSim (Verilog)                                                                                                                                                                                                                                                                                                                                                            ; <None>        ; --          ; --                  ;
; EDA_TEST_BENCH_ENABLE_STATUS         ; TEST_BENCH_MODE                                                                                                                                                                                                                                                                                                                                                               ; --            ; --          ; eda_simulation      ;
; EDA_TEST_BENCH_FILE                  ; ipcore/testbench/ddr2_mem_model.v                                                                                                                                                                                                                                                                                                                                             ; --            ; --          ; ddr2_example_top_tb ;
; EDA_TEST_BENCH_FILE                  ; ipcore/testbench/ddr2_example_top_tb.v                                                                                                                                                                                                                                                                                                                                        ; --            ; --          ; ddr2_example_top_tb ;
; EDA_TEST_BENCH_MODULE_NAME           ; ddr2_example_top_tb                                                                                                                                                                                                                                                                                                                                                           ; --            ; --          ; ddr2_example_top_tb ;
; EDA_TEST_BENCH_NAME                  ; ddr2_example_top_tb                                                                                                                                                                                                                                                                                                                                                           ; --            ; --          ; eda_simulation      ;
; EDA_TIME_SCALE                       ; 1 ps                                                                                                                                                                                                                                                                                                                                                                          ; --            ; --          ; eda_simulation      ;
; ENABLE_SIGNALTAP                     ; On                                                                                                                                                                                                                                                                                                                                                                            ; --            ; --          ; --                  ;
; IP_TOOL_NAME                         ; DDR2 High Performance Controller                                                                                                                                                                                                                                                                                                                                              ; --            ; --          ; --                  ;
; IP_TOOL_NAME                         ; altmemphy                                                                                                                                                                                                                                                                                                                                                                     ; --            ; --          ; --                  ;
; IP_TOOL_NAME                         ; ALTPLL                                                                                                                                                                                                                                                                                                                                                                        ; --            ; --          ; --                  ;
; IP_TOOL_VERSION                      ; 12.1                                                                                                                                                                                                                                                                                                                                                                          ; --            ; --          ; --                  ;
; IP_TOOL_VERSION                      ; 12.1                                                                                                                                                                                                                                                                                                                                                                          ; --            ; --          ; --                  ;
; IP_TOOL_VERSION                      ; 12.1                                                                                                                                                                                                                                                                                                                                                                          ; --            ; --          ; --                  ;
; MAX_CORE_JUNCTION_TEMP               ; 85                                                                                                                                                                                                                                                                                                                                                                            ; --            ; --          ; --                  ;
; MIN_CORE_JUNCTION_TEMP               ; 0                                                                                                                                                                                                                                                                                                                                                                             ; --            ; --          ; --                  ;
; MISC_FILE                            ; ipcore/ddr2.v                                                                                                                                                                                                                                                                                                                                                                 ; --            ; --          ; --                  ;
; MISC_FILE                            ; ipcore/ddr2_bb.v                                                                                                                                                                                                                                                                                                                                                              ; --            ; --          ; --                  ;
; MISC_FILE                            ; ipcore/ddr2.bsf                                                                                                                                                                                                                                                                                                                                                               ; --            ; --          ; --                  ;
; MISC_FILE                            ; ipcore/ddr2.qip                                                                                                                                                                                                                                                                                                                                                               ; --            ; --          ; --                  ;
; MISC_FILE                            ; ipcore/ddr2.html                                                                                                                                                                                                                                                                                                                                                              ; --            ; --          ; --                  ;
; MISC_FILE                            ; ipcore/ddr2_example_driver.v                                                                                                                                                                                                                                                                                                                                                  ; --            ; --          ; --                  ;
; MISC_FILE                            ; ipcore/ddr2_example_top.v                                                                                                                                                                                                                                                                                                                                                     ; --            ; --          ; --                  ;
; MISC_FILE                            ; ipcore/ddr2_ex_lfsr8.v                                                                                                                                                                                                                                                                                                                                                        ; --            ; --          ; --                  ;
; MISC_FILE                            ; ipcore/testbench/ddr2_example_top_tb.v                                                                                                                                                                                                                                                                                                                                        ; --            ; --          ; --                  ;
; MISC_FILE                            ; ipcore/testbench/ddr2_mem_model.v                                                                                                                                                                                                                                                                                                                                             ; --            ; --          ; --                  ;
; MISC_FILE                            ; ipcore/testbench/ddr2_full_mem_model.v                                                                                                                                                                                                                                                                                                                                        ; --            ; --          ; --                  ;
; MISC_FILE                            ; ipcore/ddr2_pin_assignments.tcl                                                                                                                                                                                                                                                                                                                                               ; --            ; --          ; --                  ;
; MISC_FILE                            ; ipcore/ddr2_phy.v                                                                                                                                                                                                                                                                                                                                                             ; --            ; --          ; --                  ;
; MISC_FILE                            ; ipcore/ddr2_phy_bb.v                                                                                                                                                                                                                                                                                                                                                          ; --            ; --          ; --                  ;
; MISC_FILE                            ; ipcore/ddr2_phy.bsf                                                                                                                                                                                                                                                                                                                                                           ; --            ; --          ; --                  ;
; MISC_FILE                            ; ipcore/ddr2_phy.qip                                                                                                                                                                                                                                                                                                                                                           ; --            ; --          ; --                  ;
; MISC_FILE                            ; ipcore/ddr2_phy.html                                                                                                                                                                                                                                                                                                                                                          ; --            ; --          ; --                  ;
; MISC_FILE                            ; ipcore/ddr2_phy_alt_mem_phy_seq_wrapper.v                                                                                                                                                                                                                                                                                                                                     ; --            ; --          ; --                  ;
; MISC_FILE                            ; ipcore/ddr2_phy_alt_mem_phy_seq.vhd                                                                                                                                                                                                                                                                                                                                           ; --            ; --          ; --                  ;
; MISC_FILE                            ; ipcore/ddr2_phy_alt_mem_phy.v                                                                                                                                                                                                                                                                                                                                                 ; --            ; --          ; --                  ;
; MISC_FILE                            ; ipcore/ddr2_phy_alt_mem_phy_pll.v                                                                                                                                                                                                                                                                                                                                             ; --            ; --          ; --                  ;
; MISC_FILE                            ; ipcore/ddr2_phy_pin_assignments.tcl                                                                                                                                                                                                                                                                                                                                           ; --            ; --          ; --                  ;
; MISC_FILE                            ; ipcore/ddr2_phy_ddr_pins.tcl                                                                                                                                                                                                                                                                                                                                                  ; --            ; --          ; --                  ;
; MISC_FILE                            ; ipcore/ddr2_phy_report_timing.tcl                                                                                                                                                                                                                                                                                                                                             ; --            ; --          ; --                  ;
; MISC_FILE                            ; ipcore/ddr2_phy_report_timing_core.tcl                                                                                                                                                                                                                                                                                                                                        ; --            ; --          ; --                  ;
; MISC_FILE                            ; ipcore/ddr2_phy_ddr_timing.tcl                                                                                                                                                                                                                                                                                                                                                ; --            ; --          ; --                  ;
; MISC_FILE                            ; ipcore/ddr2_phy_alt_mem_phy_pll_bb.v                                                                                                                                                                                                                                                                                                                                          ; --            ; --          ; --                  ;
; MISC_FILE                            ; ipcore/alt_mem_phy_defines.v                                                                                                                                                                                                                                                                                                                                                  ; --            ; --          ; --                  ;
; MISC_FILE                            ; ipcore/ddr2_phy.ppf                                                                                                                                                                                                                                                                                                                                                           ; --            ; --          ; --                  ;
; PARTITION_COLOR                      ; 16764057                                                                                                                                                                                                                                                                                                                                                                      ; --            ; --          ; Top                 ;
; PARTITION_FITTER_PRESERVATION_LEVEL  ; PLACEMENT_AND_ROUTING                                                                                                                                                                                                                                                                                                                                                         ; --            ; --          ; Top                 ;
; PARTITION_NETLIST_TYPE               ; SOURCE                                                                                                                                                                                                                                                                                                                                                                        ; --            ; --          ; Top                 ;
; POWER_BOARD_THERMAL_MODEL            ; None (CONSERVATIVE)                                                                                                                                                                                                                                                                                                                                                           ; --            ; --          ; --                  ;
; POWER_PRESET_COOLING_SOLUTION        ; 23 MM HEAT SINK WITH 200 LFPM AIRFLOW                                                                                                                                                                                                                                                                                                                                         ; --            ; --          ; --                  ;
; PROJECT_OUTPUT_DIRECTORY             ; output_files                                                                                                                                                                                                                                                                                                                                                                  ; --            ; --          ; --                  ;
; SEARCH_PATH                          ; ipcore/.                                                                                                                                                                                                                                                                                                                                                                      ; --            ; --          ; --                  ;
; SEARCH_PATH                          ; ipcore/ddr2_high_performance_controller-library                                                                                                                                                                                                                                                                                                                               ; --            ; --          ; --                  ;
; SEARCH_PATH                          ; ipcore/.                                                                                                                                                                                                                                                                                                                                                                      ; --            ; --          ; --                  ;
; SEARCH_PATH                          ; ipcore/altmemphy-library                                                                                                                                                                                                                                                                                                                                                      ; --            ; --          ; --                  ;
; SLD_NODE_CREATOR_ID                  ; 110                                                                                                                                                                                                                                                                                                                                                                           ; --            ; --          ; auto_signaltap_0    ;
; SLD_NODE_ENTITY_NAME                 ; sld_signaltap                                                                                                                                                                                                                                                                                                                                                                 ; --            ; --          ; auto_signaltap_0    ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_DATA_BITS=107                                                                                                                                                                                                                                                                                                                                                             ; --            ; --          ; auto_signaltap_0    ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_TRIGGER_BITS=107                                                                                                                                                                                                                                                                                                                                                          ; --            ; --          ; auto_signaltap_0    ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_NODE_INFO=805334528                                                                                                                                                                                                                                                                                                                                                       ; --            ; --          ; auto_signaltap_0    ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_POWER_UP_TRIGGER=0                                                                                                                                                                                                                                                                                                                                                        ; --            ; --          ; auto_signaltap_0    ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_STORAGE_QUALIFIER_INVERSION_MASK_LENGTH=0                                                                                                                                                                                                                                                                                                                                 ; --            ; --          ; auto_signaltap_0    ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_ATTRIBUTE_MEM_MODE=OFF                                                                                                                                                                                                                                                                                                                                                    ; --            ; --          ; auto_signaltap_0    ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_STATE_FLOW_USE_GENERATED=0                                                                                                                                                                                                                                                                                                                                                ; --            ; --          ; auto_signaltap_0    ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_STATE_BITS=11                                                                                                                                                                                                                                                                                                                                                             ; --            ; --          ; auto_signaltap_0    ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_BUFFER_FULL_STOP=1                                                                                                                                                                                                                                                                                                                                                        ; --            ; --          ; auto_signaltap_0    ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_CURRENT_RESOURCE_WIDTH=1                                                                                                                                                                                                                                                                                                                                                  ; --            ; --          ; auto_signaltap_0    ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_NODE_CRC_LOWORD=63557                                                                                                                                                                                                                                                                                                                                                     ; --            ; --          ; auto_signaltap_0    ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_TRIGGER_LEVEL=1                                                                                                                                                                                                                                                                                                                                                           ; --            ; --          ; auto_signaltap_0    ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_TRIGGER_IN_ENABLED=0                                                                                                                                                                                                                                                                                                                                                      ; --            ; --          ; auto_signaltap_0    ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_ADVANCED_TRIGGER_ENTITY=basic,1,                                                                                                                                                                                                                                                                                                                                          ; --            ; --          ; auto_signaltap_0    ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_TRIGGER_LEVEL_PIPELINE=1                                                                                                                                                                                                                                                                                                                                                  ; --            ; --          ; auto_signaltap_0    ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_ENABLE_ADVANCED_TRIGGER=0                                                                                                                                                                                                                                                                                                                                                 ; --            ; --          ; auto_signaltap_0    ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_INVERSION_MASK=0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000 ; --            ; --          ; auto_signaltap_0    ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_INVERSION_MASK_LENGTH=346                                                                                                                                                                                                                                                                                                                                                 ; --            ; --          ; auto_signaltap_0    ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_SEGMENT_SIZE=2048                                                                                                                                                                                                                                                                                                                                                         ; --            ; --          ; auto_signaltap_0    ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_NODE_CRC_HIWORD=19999                                                                                                                                                                                                                                                                                                                                                     ; --            ; --          ; auto_signaltap_0    ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_SAMPLE_DEPTH=2048                                                                                                                                                                                                                                                                                                                                                         ; --            ; --          ; auto_signaltap_0    ;
; USE_SIGNALTAP_FILE                   ; stp1.stp                                                                                                                                                                                                                                                                                                                                                                      ; --            ; --          ; --                  ;
+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+-------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Flow Elapsed Time                                                                                                             ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+
; Module Name               ; Elapsed Time ; Average Processors Used ; Peak Virtual Memory ; Total CPU Time (on all processors) ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+
; Analysis & Synthesis      ; 00:00:34     ; 1.0                     ; 674 MB              ; 00:00:34                           ;
; Fitter                    ; 00:00:58     ; 2.4                     ; 926 MB              ; 00:01:17                           ;
; Assembler                 ; 00:00:02     ; 1.0                     ; 449 MB              ; 00:00:03                           ;
; TimeQuest Timing Analyzer ; 00:01:08     ; 1.4                     ; 760 MB              ; 00:01:09                           ;
; EDA Netlist Writer        ; 00:00:09     ; 1.0                     ; 514 MB              ; 00:00:09                           ;
; Total                     ; 00:02:51     ; --                      ; --                  ; 00:03:12                           ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+


+----------------------------------------------------------------------------------------+
; Flow OS Summary                                                                        ;
+---------------------------+------------------+-----------+------------+----------------+
; Module Name               ; Machine Hostname ; OS Name   ; OS Version ; Processor type ;
+---------------------------+------------------+-----------+------------+----------------+
; Analysis & Synthesis      ; LAOLUO-PC        ; Windows 7 ; 6.1        ; x86_64         ;
; Fitter                    ; LAOLUO-PC        ; Windows 7 ; 6.1        ; x86_64         ;
; Assembler                 ; LAOLUO-PC        ; Windows 7 ; 6.1        ; x86_64         ;
; TimeQuest Timing Analyzer ; LAOLUO-PC        ; Windows 7 ; 6.1        ; x86_64         ;
; EDA Netlist Writer        ; LAOLUO-PC        ; Windows 7 ; 6.1        ; x86_64         ;
+---------------------------+------------------+-----------+------------+----------------+


------------
; Flow Log ;
------------
quartus_map --read_settings_files=on --write_settings_files=off ddr_test -c ddr_test
quartus_fit --read_settings_files=off --write_settings_files=off ddr_test -c ddr_test
quartus_asm --read_settings_files=off --write_settings_files=off ddr_test -c ddr_test
quartus_sta ddr_test -c ddr_test
quartus_eda --read_settings_files=off --write_settings_files=off ddr_test -c ddr_test



