INST:    1100 0000 0000 1010 LBI r0, 10  
ARCH:    INUM:        0 PC: 0x0000 REG: 0 VALUE: 0x000a
VERILOG: INUM:        0 PC: 0x0000 REG: 0 VALUE: 0x000a
INST:    1100 0001 0000 1000 LBI r1, 8  
ARCH:    INUM:        1 PC: 0x0002 REG: 1 VALUE: 0x0008
VERILOG: INUM:        1 PC: 0x0002 REG: 1 VALUE: 0x0008
INST:    0100 1000 0001 1111 ADDI r0, r0, -1  
ARCH:    INUM:        2 PC: 0x0004 REG: 0 VALUE: 0x0009
VERILOG: INUM:        2 PC: 0x0004 REG: 0 VALUE: 0x0009
INST:    0111 0000 1000 0000 BLTZ r0, .error  
ARCH:    INUM:        3 PC: 0x0006
VERILOG: INUM:        3 PC: 0x0006
INST:    0110 1000 0000 0110 BEQZ r0, .afterloop ***DIFF***
ARCH:    INUM:        4 PC: 0x0008
VERILOG: 
INST:    0111 1001 1111 1000 BGEZ r1, .loop ***DIFF***
ARCH:    INUM:        5 PC: 0x000a
VERILOG: 
INST:    0100 1000 0001 1111 ADDI r0, r0, -1 ***DIFF***
ARCH:    INUM:        6 PC: 0x0004 REG: 0 VALUE: 0x0008
VERILOG: 
INST:    0111 0000 1000 0000 BLTZ r0, .error ***DIFF***
ARCH:    INUM:        7 PC: 0x0006
VERILOG: 
INST:    0110 1000 0000 0110 BEQZ r0, .afterloop ***DIFF***
ARCH:    INUM:        8 PC: 0x0008
VERILOG: 
INST:    0111 1001 1111 1000 BGEZ r1, .loop ***DIFF***
ARCH:    INUM:        9 PC: 0x000a
VERILOG: 
INST:    0100 1000 0001 1111 ADDI r0, r0, -1 ***DIFF***
ARCH:    INUM:       10 PC: 0x0004 REG: 0 VALUE: 0x0007
VERILOG: 
INST:    0111 0000 1000 0000 BLTZ r0, .error ***DIFF***
ARCH:    INUM:       11 PC: 0x0006
VERILOG: 
INST:    0110 1000 0000 0110 BEQZ r0, .afterloop ***DIFF***
ARCH:    INUM:       12 PC: 0x0008
VERILOG: 
INST:    0111 1001 1111 1000 BGEZ r1, .loop ***DIFF***
ARCH:    INUM:       13 PC: 0x000a
VERILOG: 
INST:    0100 1000 0001 1111 ADDI r0, r0, -1 ***DIFF***
ARCH:    INUM:       14 PC: 0x0004 REG: 0 VALUE: 0x0006
VERILOG: 
INST:    0111 0000 1000 0000 BLTZ r0, .error ***DIFF***
ARCH:    INUM:       15 PC: 0x0006
VERILOG: 
INST:    0110 1000 0000 0110 BEQZ r0, .afterloop ***DIFF***
ARCH:    INUM:       16 PC: 0x0008
VERILOG: 
INST:    0111 1001 1111 1000 BGEZ r1, .loop ***DIFF***
ARCH:    INUM:       17 PC: 0x000a
VERILOG: 
INST:    0100 1000 0001 1111 ADDI r0, r0, -1 ***DIFF***
ARCH:    INUM:       18 PC: 0x0004 REG: 0 VALUE: 0x0005
VERILOG: 
INST:    0111 0000 1000 0000 BLTZ r0, .error ***DIFF***
ARCH:    INUM:       19 PC: 0x0006
VERILOG: 
INST:    0110 1000 0000 0110 BEQZ r0, .afterloop ***DIFF***
ARCH:    INUM:       20 PC: 0x0008
VERILOG: 
INST:    0111 1001 1111 1000 BGEZ r1, .loop ***DIFF***
ARCH:    INUM:       21 PC: 0x000a
VERILOG: 
INST:    0100 1000 0001 1111 ADDI r0, r0, -1 ***DIFF***
ARCH:    INUM:       22 PC: 0x0004 REG: 0 VALUE: 0x0004
VERILOG: 
INST:    0111 0000 1000 0000 BLTZ r0, .error ***DIFF***
ARCH:    INUM:       23 PC: 0x0006
VERILOG: 
INST:    0110 1000 0000 0110 BEQZ r0, .afterloop ***DIFF***
ARCH:    INUM:       24 PC: 0x0008
VERILOG: 
INST:    0111 1001 1111 1000 BGEZ r1, .loop ***DIFF***
ARCH:    INUM:       25 PC: 0x000a
VERILOG: 
INST:    0100 1000 0001 1111 ADDI r0, r0, -1 ***DIFF***
ARCH:    INUM:       26 PC: 0x0004 REG: 0 VALUE: 0x0003
VERILOG: 
INST:    0111 0000 1000 0000 BLTZ r0, .error ***DIFF***
ARCH:    INUM:       27 PC: 0x0006
VERILOG: 
INST:    0110 1000 0000 0110 BEQZ r0, .afterloop ***DIFF***
ARCH:    INUM:       28 PC: 0x0008
VERILOG: 
INST:    0111 1001 1111 1000 BGEZ r1, .loop ***DIFF***
ARCH:    INUM:       29 PC: 0x000a
VERILOG: 
INST:    0100 1000 0001 1111 ADDI r0, r0, -1 ***DIFF***
ARCH:    INUM:       30 PC: 0x0004 REG: 0 VALUE: 0x0002
VERILOG: 
INST:    0111 0000 1000 0000 BLTZ r0, .error ***DIFF***
ARCH:    INUM:       31 PC: 0x0006
VERILOG: 
INST:    0110 1000 0000 0110 BEQZ r0, .afterloop ***DIFF***
ARCH:    INUM:       32 PC: 0x0008
VERILOG: 
INST:    0111 1001 1111 1000 BGEZ r1, .loop ***DIFF***
ARCH:    INUM:       33 PC: 0x000a
VERILOG: 
INST:    0100 1000 0001 1111 ADDI r0, r0, -1 ***DIFF***
ARCH:    INUM:       34 PC: 0x0004 REG: 0 VALUE: 0x0001
VERILOG: 
INST:    0111 0000 1000 0000 BLTZ r0, .error ***DIFF***
ARCH:    INUM:       35 PC: 0x0006
VERILOG: 
INST:    0110 1000 0000 0110 BEQZ r0, .afterloop ***DIFF***
ARCH:    INUM:       36 PC: 0x0008
VERILOG: 
INST:    0111 1001 1111 1000 BGEZ r1, .loop ***DIFF***
ARCH:    INUM:       37 PC: 0x000a
VERILOG: 
INST:    0100 1000 0001 1111 ADDI r0, r0, -1 ***DIFF***
ARCH:    INUM:       38 PC: 0x0004 REG: 0 VALUE: 0x0000
VERILOG: 
INST:    0111 0000 1000 0000 BLTZ r0, .error ***DIFF***
ARCH:    INUM:       39 PC: 0x0006
VERILOG: 
INST:    0110 1000 0000 0110 BEQZ r0, .afterloop ***DIFF***
ARCH:    INUM:       40 PC: 0x0008
VERILOG: 
INST:    1100 0000 0000 0111 LBI r0, 7 ***DIFF***
ARCH:    INUM:       41 PC: 0x0010 REG: 0 VALUE: 0x0007
VERILOG: 
INST:    0100 1000 0001 1111 ADDI r0, r0, -1 ***DIFF***
ARCH:    INUM:       42 PC: 0x0012 REG: 0 VALUE: 0x0006
VERILOG: 
INST:    0111 0001 0111 0010 BLTZ r1, .error ***DIFF***
ARCH:    INUM:       43 PC: 0x0014
VERILOG: 
INST:    0111 1000 1111 1010 BGEZ r0, .loop1 ***DIFF***
ARCH:    INUM:       44 PC: 0x0016
VERILOG: 
INST:    0100 1000 0001 1111 ADDI r0, r0, -1 ***DIFF***
ARCH:    INUM:       45 PC: 0x0012 REG: 0 VALUE: 0x0005
VERILOG: 
INST:    0111 0001 0111 0010 BLTZ r1, .error ***DIFF***
ARCH:    INUM:       46 PC: 0x0014
VERILOG: 
INST:    0111 1000 1111 1010 BGEZ r0, .loop1 ***DIFF***
ARCH:    INUM:       47 PC: 0x0016
VERILOG: 
INST:    0100 1000 0001 1111 ADDI r0, r0, -1 ***DIFF***
ARCH:    INUM:       48 PC: 0x0012 REG: 0 VALUE: 0x0004
VERILOG: 
INST:    0111 0001 0111 0010 BLTZ r1, .error ***DIFF***
ARCH:    INUM:       49 PC: 0x0014
VERILOG: 
INST:    0111 1000 1111 1010 BGEZ r0, .loop1 ***DIFF***
ARCH:    INUM:       50 PC: 0x0016
VERILOG: 
INST:    0100 1000 0001 1111 ADDI r0, r0, -1 ***DIFF***
ARCH:    INUM:       51 PC: 0x0012 REG: 0 VALUE: 0x0003
VERILOG: 
INST:    0111 0001 0111 0010 BLTZ r1, .error ***DIFF***
ARCH:    INUM:       52 PC: 0x0014
VERILOG: 
INST:    0111 1000 1111 1010 BGEZ r0, .loop1 ***DIFF***
ARCH:    INUM:       53 PC: 0x0016
VERILOG: 
INST:    0100 1000 0001 1111 ADDI r0, r0, -1 ***DIFF***
ARCH:    INUM:       54 PC: 0x0012 REG: 0 VALUE: 0x0002
VERILOG: 
INST:    0111 0001 0111 0010 BLTZ r1, .error ***DIFF***
ARCH:    INUM:       55 PC: 0x0014
VERILOG: 
INST:    0111 1000 1111 1010 BGEZ r0, .loop1 ***DIFF***
ARCH:    INUM:       56 PC: 0x0016
VERILOG: 
INST:    0100 1000 0001 1111 ADDI r0, r0, -1 ***DIFF***
ARCH:    INUM:       57 PC: 0x0012 REG: 0 VALUE: 0x0001
VERILOG: 
INST:    0111 0001 0111 0010 BLTZ r1, .error ***DIFF***
ARCH:    INUM:       58 PC: 0x0014
VERILOG: 
INST:    0111 1000 1111 1010 BGEZ r0, .loop1 ***DIFF***
ARCH:    INUM:       59 PC: 0x0016
VERILOG: 
INST:    0100 1000 0001 1111 ADDI r0, r0, -1 ***DIFF***
ARCH:    INUM:       60 PC: 0x0012 REG: 0 VALUE: 0x0000
VERILOG: 
INST:    0111 0001 0111 0010 BLTZ r1, .error ***DIFF***
ARCH:    INUM:       61 PC: 0x0014
VERILOG: 
INST:    0111 1000 1111 1010 BGEZ r0, .loop1 ***DIFF***
ARCH:    INUM:       62 PC: 0x0016
VERILOG: 
INST:    0100 1000 0001 1111 ADDI r0, r0, -1 ***DIFF***
ARCH:    INUM:       63 PC: 0x0012 REG: 0 VALUE: 0xffff
VERILOG: 
INST:    0111 0001 0111 0010 BLTZ r1, .error ***DIFF***
ARCH:    INUM:       64 PC: 0x0014
VERILOG: 
INST:    0111 1000 1111 1010 BGEZ r0, .loop1 ***DIFF***
ARCH:    INUM:       65 PC: 0x0016
VERILOG: 
INST:    0111 0000 0000 0100 BLTZ r0, .afterloop1 ***DIFF***
ARCH:    INUM:       66 PC: 0x0018
VERILOG: 
INST:    1100 0000 0000 0100 LBI r0, 4 ***DIFF***
ARCH:    INUM:       67 PC: 0x001e REG: 0 VALUE: 0x0004
VERILOG: 
INST:    0111 0000 0110 0110 BLTZ r0, .error ***DIFF***
ARCH:    INUM:       68 PC: 0x0020
VERILOG: 
INST:    0111 1000 0000 0100 BGEZ r0, .skip_ahead0 ***DIFF***
ARCH:    INUM:       69 PC: 0x0022
VERILOG: 
INST:    1100 0100 0001 0000 LBI r4, 16 ***DIFF***
ARCH:    INUM:       70 PC: 0x0028 REG: 4 VALUE: 0x0010
VERILOG: 
INST:    0111 0000 0101 1100 BLTZ r0, .error ***DIFF***
ARCH:    INUM:       71 PC: 0x002a
VERILOG: 
INST:    0111 1000 0000 0100 BGEZ r0, .skip_ahead1 ***DIFF***
ARCH:    INUM:       72 PC: 0x002c
VERILOG: 
INST:    1100 0100 0001 0001 LBI r4, 17 ***DIFF***
ARCH:    INUM:       73 PC: 0x0032 REG: 4 VALUE: 0x0011
VERILOG: 
INST:    0111 0000 0101 0010 BLTZ r0, .error ***DIFF***
ARCH:    INUM:       74 PC: 0x0034
VERILOG: 
INST:    0111 1000 0000 0100 BGEZ r0, .skip_ahead2 ***DIFF***
ARCH:    INUM:       75 PC: 0x0036
VERILOG: 
INST:    1100 0100 0001 0010 LBI r4, 18 ***DIFF***
ARCH:    INUM:       76 PC: 0x003c REG: 4 VALUE: 0x0012
VERILOG: 
INST:    0111 0000 0100 1000 BLTZ r0, .error ***DIFF***
ARCH:    INUM:       77 PC: 0x003e
VERILOG: 
INST:    0111 1000 0000 0100 BGEZ r0, .skip_ahead3 ***DIFF***
ARCH:    INUM:       78 PC: 0x0040
VERILOG: 
INST:    1100 0100 0001 0011 LBI r4, 19 ***DIFF***
ARCH:    INUM:       79 PC: 0x0046 REG: 4 VALUE: 0x0013
VERILOG: 
INST:    0111 0000 0011 1110 BLTZ r0, .error ***DIFF***
ARCH:    INUM:       80 PC: 0x0048
VERILOG: 
INST:    0111 0000 0011 1100 BLTZ r0, .error ***DIFF***
ARCH:    INUM:       81 PC: 0x004a
VERILOG: 
INST:    0111 1000 0000 0100 BGEZ r0, .skip_ahead4 ***DIFF***
ARCH:    INUM:       82 PC: 0x004c
VERILOG: 
INST:    1100 0100 0001 0100 LBI r4, 20 ***DIFF***
ARCH:    INUM:       83 PC: 0x0052 REG: 4 VALUE: 0x0014
VERILOG: 
INST:    0111 0000 0011 0010 BLTZ r0, .error ***DIFF***
ARCH:    INUM:       84 PC: 0x0054
VERILOG: 
INST:    0111 0000 0011 0000 BLTZ r0, .error ***DIFF***
ARCH:    INUM:       85 PC: 0x0056
VERILOG: 
INST:    0111 1000 0000 0100 BGEZ r0, .skip_ahead5 ***DIFF***
ARCH:    INUM:       86 PC: 0x0058
VERILOG: 
INST:    1100 0100 0001 0101 LBI r4, 21 ***DIFF***
ARCH:    INUM:       87 PC: 0x005e REG: 4 VALUE: 0x0015
VERILOG: 
INST:    0111 0000 0010 0110 BLTZ r0, .error ***DIFF***
ARCH:    INUM:       88 PC: 0x0060
VERILOG: 
INST:    0111 0000 0010 0100 BLTZ r0, .error ***DIFF***
ARCH:    INUM:       89 PC: 0x0062
VERILOG: 
INST:    0111 1000 0000 0100 BGEZ r0, .skip_ahead6 ***DIFF***
ARCH:    INUM:       90 PC: 0x0064
VERILOG: 
INST:    1100 0100 0001 0110 LBI r4, 22 ***DIFF***
ARCH:    INUM:       91 PC: 0x006a REG: 4 VALUE: 0x0016
VERILOG: 
INST:    0111 0000 0001 1010 BLTZ r0, .error ***DIFF***
ARCH:    INUM:       92 PC: 0x006c
VERILOG: 
INST:    0111 0000 0001 1000 BLTZ r0, .error ***DIFF***
ARCH:    INUM:       93 PC: 0x006e
VERILOG: 
INST:    0111 1000 0000 0100 BGEZ r0, .skip_ahead7 ***DIFF***
ARCH:    INUM:       94 PC: 0x0070
VERILOG: 
INST:    1100 0100 0001 0111 LBI r4, 23 ***DIFF***
ARCH:    INUM:       95 PC: 0x0076 REG: 4 VALUE: 0x0017
VERILOG: 
INST:    0010 0000 0000 0110 J .exit ***DIFF***
ARCH:    INUM:       96 PC: 0x0078
VERILOG: 
INST:    1100 0000 0000 0010 LBI r0, 2 ***DIFF***
ARCH:    INUM:       97 PC: 0x0080 REG: 0 VALUE: 0x0002
VERILOG: 
INST:    0000 0000 0000 0000 halt ***DIFF***
ARCH:    INUM:       98 PC: 0x0082
VERILOG: 
