# Calibre 22fdsoi related settings"
setenv DENSITY_RULES YES"
setenv BURN_IN YES"
setenv RULE_PHASE NOMINAL"
setenv C_ORIENTATION VERTICAL"
setenv DP_MANUAL_DESIGN M1"
setenv DP_GENERATION_TOOL M2M3"
setenv DP_GENERATION_TOOL_R0 YES"
setenv DP_OUT_MXEZ_ONLY YES"
setenv DRC_SAME_MASK NO"
setenv DP_DECOMP_PREVIEW NO"
setenv DP_DECOMP_QA NO"
setenv DP_AUTO_STITCH_ALL NO"
setenv DP_AUTO_FILLSTITCH NO"
setenv PEX_RUN FALSE"
setenv CHECK_MOSFET_NF FALSE"
setenv CHECK_MOSFET_ULP FALSE"
setenv CHECK_MOSFET_PLORIENT FALSE"
setenv ANTENNA_DEBUG NO"
setenv INCLUDE_FILE $GFVAR_LVS_INCLUDE_LIST"
setenv CUSTOM_ESD IGNORE"
setenv HV_DEBUG NO"
setenv HV_DEBUG_DETAILED NO"
setenv MOB_OPTION NMOB"
setenv RECOMMENDED_RULES NO"
setenv YLC_STD_CELL NO"
setenv RUN_ERC RUN_ALL"
setenv MARK_CENTERLINE FALSE"
setenv IOTYPE R_CuP_150"
setenv PWRS \"VDD VDDM VDD03 VDD02 PLLVDDIO\""
setenv GNDS \"VSS PLLVSSIO\""
setenv PWR18 \"VDD03 VDD02 PLLVDDIO\""
### DRC with M2 colored"
setenv DESIGN_TYPE CHIP"
setenv DP_GENERATION_TOOL_ALL NO"
setenv DP_CHECK_DESIGN_ALL NO"
setenv DP_FLAT_DESIGN_ALL NO"
setenv DP_OFF_ALL YES"
setenv DP_APPLY_BALANCING NO" 
### DRC with M2 not colored"
setenv DESIGN_TYPE DP_ONLY"
setenv DP_GENERATION_TOOL_ALL YES"
setenv DP_CHECK_DESIGN_ALL YES"
setenv DP_FLAT_DESIGN_ALL NO"
setenv DP_OFF_ALL NO"
setenv DP_APPLY_BALANCING YES" 
 ### DRC setting of TOP"
#dummy setting:
set boundary_layer_override CHIPEDGE"
set append_svrf \{"
PRIME_REGION = COPY CHIPEDGE"
FRAME_REGION = (SIZE OPEN_FRAME BY -1.0) NOT PROTECT"
set skip_cell_merge 0" 
set verbose 1"
set suffix_gen_tiles_output _gt"
set tech_node 22fdsoi"
set feol_only 0"
set feol_ca_m1 0"
set beol_only 0"
set ca_select 0"
set pci_marker 0"
set rebal_fill 0"
set np_optimize 1" 
set nplus_select 0"
set nepi_max_dens 0.15"
set pepi_max_dens 0.17"
set beol_max_dens 0.68"
set verbose 1"
set effort_level 2"
