LIBRARY ieee;
USE ieee.std_logic_1164.all;

ENTITY Port_io IS
	PORT (
		nrst : IN STD_LOGIC; --Entrada de reset assíncrono. Quando ativada (nível lógico baixo),  o registrador port_reg 
--deverá ter todos os seus bits zerados e o registrador tris_reg deverá ter todos os seus bits 
--setados (= ‘1’). Esta entrada tem preferência sobre todas as outras.
		clk_in : IN STD_LOGIC; --Entrada  de  clock  do sistema. Todos  os registradores devem ser escritos síncronos  com a 
--borda de subida desse clock.
		abus_in : IN STD_LOGIC_VECTOR(8 DOWNTO 0); --Entrada de endereçamento para os registradores internos. Os endereços dos registradores 
--são especificados através de 4 “generic”, conforme especificado no item 2.4.
		dbus_in : IN STD_LOGIC_VECTOR(7 DOWNTO 0); --Barramento  de  entrada  de  dados,  com  8  bits,  para  a  escrita  nos  registradores,  com 
--habilitação através de wr_en, e endereçamento por abus_in.
		wr_en : IN STD_LOGIC; --Entrada de habilitação para escrita nos registradores. Quando ativada (nível lógico alto), o 
--registrador tris_reg ou port_reg será escrito, síncrono com clk_in, com o valor de dbus_in, 
--desde que o endereço correspondente esteja presente em abus_in. Caso contrário, nenhuma 
--ação será efetuada
		rd_en : IN STD_LOGIC; --Entrada  de  habilitação  para  leitura.  Quando  ativada  (nível  lógico  alto),  o  barramento 
--dbus_out deverá receber o conteúdo do registrador tris_reg ou do latch de entrada, desde 
--que  o  endereço  correspondente  esteja  presente  em  abus_in.  Quando  essa  entrada  estiver 
--desativada ou quando o endereço não corresponder, a saída deverá ficar em alta impedância 
--(“ZZZZZZZZ”).
		dbus_out : IN STD_LOGIC_VECTOR(7 DOWNTO 0); --Barramento de saída de dados, com 8 bits. Habilitação através de rd_en e endereçamento 
--por abus_in. Durante as operações de leitura, comporta-se como saída. Quando não em uso, 
--fica  em alta  impedância (“ZZZZZZZZ”).  A operação de  leitura  deve  ser completamente 
--combinacional, ou seja, não depende de transição de clk_in.
		port_io : INOUT STD_LOGIC_VECTOR(7 DOWNTO 0); --Porta bidirecional ou seja, modo = INOUT, com 8 bits. A direção será configurada, bit a 
--bit, através do registrador tris_reg
		port_addr : IN generic; --Especifica o endereço de escrita no registrador port_reg (quando wr_en = ‘1’) ou 
--para leitura do latch (quando rd_en = ‘1’).
		tris_addr : IN generic; --Especifica o endereço de escrita no registrador tris_reg (quando wr_en = ‘1’) ou 
--para leitura do mesmo registrador (quando rd_en = ‘1’).
		alt_port_addr : IN generic; --Endereço alternativo a port_addr. Quando não em uso, deve ser configurado com 
--o mesmo valor de port_addr
		alt_tris_addr : IN generic --Endereço alternativo a tris_addr. Quando não em uso, deve ser configurado com o 
--mesmo valor de tris_addr. 
	);
END ENTITY;

ARCHITECTURE arch1 OF Port_io IS	
BEGIN

	-- Parte sequencial da máquina de estados:
	PROCESS(nrst, clk)
	BEGIN
	IF nrst = '0' THEN
	port_reg <= (OTHERS => '0');
	tris_reg <= (OTHERS => '1');
	ELSIF RISING_EDGE(clk) THEN
	pres_state <= next_state;
	END IF;
	END PROCESS;

END arch1