1摘要
關鍵詞：彈地雜訊、電源完整度、電磁能隙、去耦合電容、基因演算法
數位系統中高速數位訊號切換時，驅動電流的急遽改變會在系統的電源及接
地環境中所造成彈地雜訊(通常亦稱 ΔI雜訊)。針對複雜的多層連線結構，本計
畫開發與研究多種彈地雜訊的抑制方法，包含利用電磁能隙結構以抑制開槽激發
雜訊、利用基因演算法建立最佳去耦合電容數量及位置，期能使系統的電源阻
抗，從直流到 GHz 的範圍均可控制在毫歐姆(m)以下，以達到 ITRS 所訂未來
十年內系統規格的需求。
在使用電磁能隙結構抑制開槽激發彈地雜訊方面，一方面應用於電源隔離島
耦合雜訊的抑制，另方面也研究將槽線改為電磁能隙結構，以抑制信號跨越槽線
於電源接地層之間引發的接地雜訊。在去耦合電容設計方面，則採用適用於矩形
基板的空腔模型，結合模態展開及多埠網路方法，求出含去耦合電容時饋入點與
觀測點間之轉換阻抗，並以基因演算法求得去耦合電容的規格與排列位置之最佳
解。
計畫中並針對本問題設計量測結構，進行時域和頻域量測，探討彈地雜訊的
抑制效果，並與模擬結果比較，一方面驗證分析方法的正確性與適用性，另方面
也作為未來應用於更高速數位訊號的電源分佈系統設計。
3目錄
摘要
Abstract
目錄
第一章 前言 .............................................................................................................1
1-1 簡介 ............................................................................................................1
1-2 研究成果 ....................................................................................................6
1-3 章節簡介 ....................................................................................................8
第二章 接地雜訊的抑制 .......................................................................................10
2-1 高速數位電路接地雜訊現象與原因 ......................................................10
2-2 接地雜訊的抑制方法與比較 ..................................................................13
2-3 電磁能隙結構簡介 ..................................................................................15
2-3-1 共平面式電磁能隙結構對於接地雜訊的抑制.............................16
2-3-2 內嵌式電磁能隙結構對於接地雜訊的抑制.................................18
第三章 電磁能隙結構基本設計方法 ...................................................................21
3-1 內嵌式 EBG 結構設計概念....................................................................21
3-2 縮小化螺旋式 EBG 結構........................................................................26
3-3 等效電路分析與止帶設計 ......................................................................31
3-4 內嵌式 EBG 結構設計流程圖................................................................38
第四章 電磁能隙結構參數分析與有效面積設計 ...............................................40
4-1 幾何參數分析與討論 ..............................................................................40
4-2 有效面積對抑制雜訊的影響 ..................................................................47
4-3 內嵌式電容與螺旋縮小化結構的結合 ..................................................50
第五章 電磁能隙 EBG 結構於抑制寬頻雜訊之應用 .........................................53
5-1 開槽平行板寬頻雜訊抑制 ......................................................................53
5-2 訊號線跨槽線引發雜訊的改善 ..............................................................59
5-3 結合去耦合電容最佳化的方法 ..............................................................63
5-4 實驗模擬與驗證 ......................................................................................69
5-4-1 頻域量測 .........................................................................................71
5-4-2 時域量測 .........................................................................................73
第六章 去耦合電容最佳化設計 ...........................................................................75
6-1 基因演算法之介紹 ..................................................................................75
6-2 基因演算法之實現 ..................................................................................79
6-3 去耦合電容規格級位置最佳化之模擬結果 ..........................................83
6-3-1 無寄生效應之模擬結果 ...............................................................84
6-3-2 有寄生效應之模擬結果 ...............................................................86
1第一章 前言
1-1 簡介
在高速數位電路系統中，由於微處理器(CPU)工作時脈的提升及資料傳輸速
度愈來愈快，訊號切換的時脈已大幅減小，印刷電路板的電磁效應已不能再忽
略。依據國際半導體技術藍圖 (ITRS, International Technology Roadmap for
Semiconductors)預測，如表 1-1.所示[1]，到 2004 年時積體電路晶片尺寸會達
90nm，供應電壓 1.2V，功率消耗 84W，而晶片頻率為 2.1GHz；到 2010 年，上
述的規格甚至將分別為 45nm，0.6V，198W，及 10GHz。顯見很快地積體電路晶
片將走向 10GHz 時代，構裝基板也必須作相對的配合。預期在高達 GHz 的頻率
範圍內，電源分佈系統須有寬頻低交流阻抗，使電壓之變化不應超過 5%，以 2010
年之規格而言，阻抗應控制在 0.3mΩ以內[1]；訊號分佈系統則須使各種雜訊獲
得適當控制，理想上應使 eye pattern 的 opening 至少有 30%。因此，在高速數位
電路系統中當中，由於數位訊號為一寬頻(broadband)的傳輸訊號，隨著工作頻率
的增加，如何能夠穩定的維持數位系統的訊號完整度(Signal Integrity)與電源完整
度(Power Integrity)將是愈來愈值得挑戰的課題。
表 1-1. 2003 年 ITRS 科技趨勢預測報導
Year Feature Power Vdd Current Chip Freq. Target Imped.
(nm) (W) (V) (A) (GHz) (mΩ)
2004 90 84 1.2 70 2.5 1.7
2007 65 103.6 0.9 115.11 5 0.7
2010 45 119 0.6 198.33 10 0.302
圖 1.1 為構裝結構示意圖，其含有許多層次，分別有晶片(Chip)連接至模組
(Module)，卡(Card)，以迄於基板（Board）或背板(Backplane)，其間有諸多連線，
構成電源與訊號分佈系統。不論是模組、卡、或基板，常呈多層平面結構，如圖
1.2 所示之印刷電路板，其上有一些連接器(Connectors)，可以與其他結構連接，
3圖 1.3 高速數位系統接地雜訊引發示意圖
對於多層板電路而言，電源雜訊通常是來自於電源層與接地層之間電磁波傳
播所造成的接地雜訊，截至目前為止已經有相當多的文獻探討此問題，多數考慮
它是由連通柱電流所造成[4]-[5]，事實上它也可能由訊號線跨過槽狀切割所激發
[6]。
因此，在現今的高速數位系統設計考量上，如何降低接地雜訊已成為一重要
的課題，最常見的作法是在電源層和接地層間接上去耦合電容 (Decoupling
Capacitor, De-cap)以降低彼此之間的阻抗 [7]，另外內嵌式的去耦合電容
(Embedded Decoupling Capacitors)技術也在學術界常被討論[8]-[9]；除此之外，其
他像是藉由獨立分割電源島[10]-[11] (Isolation islands)來隔離雜訊、或是改變電源
層與接地層板的形狀[12]以改變其內部共振特性都是常見的改善方法。然而，以
上提到的各種方法通常受限於頻寬與製作成本的限制，並無法針對日益增快的高
速數位電路提供一有效率且由低頻至數 GHz 的寬頻雜訊改善。
利用週期性電磁能隙結構 (Electromagnetic Band-Gap Structure, EBG) 來抑
制寬頻接地雜訊已成為近年來被熱切討論的課題，其中包括高阻抗平面結構
(High-impedance surface structures) [13]-[14]、共平面電磁能隙結構 (UC-PBG)
[15]、L 型電磁能隙結構 (L-bridged PBG) [16] 與混合型電磁能隙結構 (Hybrid
5間與頻率相依的轉換阻抗(Transfer-Impedance)。此模型的優點在於可以將電源接
地平面的高頻特性描述出來；其收斂速度不夠快卻是空腔模型美中不足之處，但
在計算效益上比前兩種方法來得佳。
除了上述三種方法常被用來模型化電源接地平面的方法之外，近年來也有文
獻 [25] 是針對電源接地平面作更簡化的設計。該設計方式主要是利用埠與埠之
相對關係，利用模擬結果等效出埠與埠之間的等效電感值。此篇文獻提供的方法
可以將電源接地平面之模型大幅縮減至少數幾個集總元件，即便手中沒有電路模
擬軟體，純粹使用紙與筆分析該電路也不會耗費太多時間。然而此方法只適用於
電源接地平面共振前，一旦頻率高過了金屬板的共振頻率，此方法將會完全失效。
一般全波模擬或空腔模型的方式，需要耗費大量的計算資源和計算量。而
且，當電路經由全波模擬軟體運算完畢後，只能夠得到最後的模擬結果，並無法
對該電路作有效的物理意義分析；當電路某處的元件更換時，還可能需要重新模
擬一次。因此在分析電源接地層的問題時，如果能以集總元件構成的模型，建立
一種速度快又不失準確度的電源與接地平面的模型方法，那麼無論是便利性或是
與其他以 SPICE 為核心的電路軟體的相容性，都可比目前其他的方法來的更好，
而且讓設計者在分析關於接地雜訊的相關問題時，可快速且有效率的得到結果。
傳統上，抑制此雜訊的方法就是在訊號面(Signal Plane)與接地面(Ground
Plane)之間，加入大量的分散式去耦合電容(Distributed Decoupling Capacitor)，如
圖 1.4 所示。然而，對於去耦合電容的規格、數量、與排列位置，通常是藉由工
程師的經驗或者現有的經驗法則所決定，而非利用達到預期的雜訊標準之模擬結
果作最佳擺置。曾經也有人利用電磁理論來推導去耦合電容有效半徑的問題
[26]，但該篇文獻是假設在無窮大的平行金屬板下做的推導，對於實際設計而
言，並不實用；或者是利用模擬與量測的方式，去針對不同的參數做時頻域的分
析[27]，但對設計而言，幫助皆有限。
7雜訊的效果。在後段的部分則把所提出的相關設計方法，利用系統化的設計方法
實際應用到電源隔離島、訊號線跨槽線以及與去耦合電容的結合上，其可有效提
供一由 DC 至數 GHz 的寬頻雜訊抑制效果。
2. 電源接地層模型與去耦合電容電佳化，針對模擬電源接地層間雜訊的問
題，吾人提出一種新穎的模型化方法，可以速度快又不失準確度地將電源接地平
面及接地雜訊模型化，使接地雜訊可以在時域中作快速且有效率的模擬，並使信
號完整度與電源完整度共同模擬(co-simulation)的目的。最後，再利用基因演算
法，將用來抑制接地雜訊的去耦合電容規格以及位置做一個最佳化安排，讓設計
更為完善。
上述成果也發表一些期刊論文，謹列如下。
1. C. T. Wu and R.-B. Wu, “Hybrid TIE/FDTD method for open boundary coupling
between isolation islands,” IEEE Transactions on Advanced Packaging, vol.29,
pp. 623-630, August 2006.
2. C.-L. Wang, G.-H. Shiue, W.-D. Guo, and R.-B. Wu, “A systematic design to 
suppress wideband ground bounce noise in high-speed circuits by
electromagnetic bandgap enhanced split powers,” IEEE Transactions on
Microwave Theory and Techniques, vol. 54, pp. 4209-4217, December 2006.
3. W.-D. Guo, G.-H. Shiue, C.-M. Lin, and R.-B. Wu, “An integrated signal and
power integrity analysis for signal traces through the parallel planes using hybrid
finite-element and finite-difference time-domain techniques,”IEEE Transactions
on Advanced Packaging, vol. 30, pp. 558-565, August 2007.
4. K.-B. Wu, G.-H. Shiue, W.-D. Guo, C.-M. Lin, and R.-B. Wu,“Delaunay-Voronoi
modeling of power-ground planes with source port correction for chip-package
co- simulation,”IEEE Transactions on Advanced Packaging, pp. 303-310, May
2008,
5. G.-H. Shiue and R.-B. Wu, “Reduction in reflections and ground bounce for 
signal lines across a slotted power plane using diferential signaling,” accepted by
IEEE Transactions on Advanced Packaging
以及會議論文如下：
1. C.-L. Wang, G.-H. Shiue, and R.-B. Wu, “EBG-enhanced split power planes for
wideband noise suppression,” IEEE 14th Topical Meeting on Electrical
Performance of Electronic Packaging, pp. 61-64, Austin, Texas, USA, October
24-26, 2005.
9訊抑制方法，最後依循提出之設計方法，實際製作一測試結構，進行時域與頻域
的量測，來驗證其準確性與可行性。
第六章為討論去耦合電容位置與規格的最佳化。首先引入空腔模型，探討在
矩型的電源接地平面上，置入去耦合電容後，對於阻抗矩陣的影響及數學形式上
的整合。接著簡介最佳化的核心引擎-基因演算法，並呈現整個程式設計的流程
圖。最後將會討論在有無寄生效應和最佳化前後的目標阻抗圖，以及去耦合電容
分布的情形。
第七章內容著重於建立一適用於任意電源接地平面形狀的模型，包含了理論
的推導、饋入點連通柱效應的修正，以及套裝全波軟體的模型萃取。之後，將會
比較此模型與傳統模型的差異性及優缺點，並且將萃取出的模型與利用網路分析
儀量測結果作比較，驗證此方法之正確性。
第八章將結合前兩章的方法，達成一更快更有效率之最佳化模型，並且將此
方法套用到實際情形，如應用於一破碎或不完整之電源接地平面，並利用實驗加
以驗證。最後於第九章做個總結。
11
為磁性對偶(magnetically dual)的關係。
(a)
(b)
圖 2.2 接地雜訊引發示意圖 (a)連通柱 (b)訊號線跨槽線
因此，要針對接地雜訊的問題作改善，最有效也是最直接的方法就是了解平
行導電板波導不同的共振模態所發生的頻率點，並且設計有效的結構去抑制其可
傳播的雜訊。對於一般平行導電板結構而言，通常包含 TEM、TM 與 TE 三種共
振模態[28]，然而，由於一般高速數位電路常見的尺寸中厚度 t 通常約為 0.1–5
mm 之間；因此，不同 TMm 與 TEm 模態的截止頻率可寫成
2m
m
f
t 
 (2-1)
其中 t 為平行板間距，m 為模態數，對於不同波模的截止頻率通常為數百 GHz。
因此，對於實際的高速電路板與目前所關心的頻率範圍而言，一般主要存在的雜
13
0 1 2 3 4 5
Frequency(GHz)
0
0.2
0.4
0.6
0.8
1
S
21
(m
ag
)
圖 2.4 平行導電板測試結構頻域模擬結果
2-2 接地雜訊的抑制方法與比較
爲了降低接地雜訊的影響，目前已有多種方法在業界與學術界被提出，因
此，本節將針對幾種不同常見的方法作一些概念上的介紹，並簡單比較其實際應
用於目前高速數位電路系統設計上的相關優缺點。
a. 去耦合電容(Decoupling Capacitor)
在抑制接地雜訊的方法中，最常見與普及的就是在雜訊源的周圍加上去耦合
電容[1]以提供雜訊源的接地路徑。如圖 2.5(a)所示，其中不同電容位置、大小與
數目的擺設對於雜訊的抑制皆有不同的效果。文獻[31]討論利用基因演算法去最
佳化去耦合電容的擺設，其可大幅減少電容的使用數目與降低成本。然而，去耦
合電容最大的缺點在於實際的電容為一 RLC 的共振結構，僅於共振頻率前可以
達到接地的效果；超過共振頻率後變成由電感主導(dominant)整顆電容的特性，
反而會增加雜訊；因此，去耦合電容一般可使用改善接地雜訊的頻寬範圍通常在
2 GHz 以內。
15
(c)
圖 2.5 常見抑制接地雜訊示意圖 (a)去耦合電容 (b)電源隔離島 (c)內嵌式電容
2-3 電磁能隙結構簡介
利用電磁能隙結構 (EBG) 抑制接地雜訊的應用，是近幾年一直被熱烈討論
的題目；其主要架構一般可分成兩種型式，其一如圖 2.6(a)為在兩層平行金屬板
之間加入內嵌式電磁能隙(Embedded-EBG)結構，其主要由一小金屬片(patch)加上
連通柱接地作週期性排列組合而成；其二則如圖 2.6(b)為直接在表面電源層做形
狀變化而形成共平面式的電磁能隙結構(LPC-PBG)週期性排列組合而成。此兩種
類型的 EBG 週期性結構主要皆是藉由三維結構的變化，使得其在特定的頻帶會
產生全方向性的截止帶來抑制層板間傳播的雜訊。因此，本小節將針對此兩種類
型的 EBG 週期性結構作基本設計原理與概念性的介紹，並討論其可適用的範圍。
(a)
17
點，此等效帶拒結構的輸入阻抗可表示如
2
1 1
1
//
1in
j L
Z j L
j C LC
    (2-3)
當 0
1
1
LC
   時，輸入阻抗 Zin，可得截止帶之中心頻率如
0
1
1
2
f
LC
 (2-4)
圖 2.8 共平面式 EBG 結構的等效電路
由自由空間的波阻抗η和輸入阻抗 Zin 之間的關係[19]，可推導出有效頻寬
的估計式
0
0
Z
 
  (2-5)
其大致為此 PBG 結構的特性阻抗比上自由空間的波阻抗；因此，其比例頻寬約
正比於 1/L C ，並且隨著等效電感的增加與電容的減小，可有效達到共平面式
PBG 結構更寬頻的截止帶效應。根據以上所設計平面式 PBG 結構的中心頻率與
頻寬，以及等效電路電感與電容的關係後，各種不同形狀變化的共平面式 PBG
結構在不同文獻中被提出，然其主要設計原理皆是藉由同一觀念去延伸至不同三
維結構的改變，以期能設計出以更小的結構來達到更寬頻的雜訊抑制效果。
19
作說明，內嵌式 EBG 架構主要是由 EBG 結構和上下層板之間的等效電容(C1, C2)
與本身結構的接地連通柱(via)所串聯組合而成，此等效電路在特定頻率會產生類
似 LC 共振並等效為接地短路的情形，相對於共平面式 PBG 架構通常稱為高阻
抗平面結構(HIS)，內嵌式 EBG 更適合稱為低阻抗平面結構(LIS)；因此，當有雜
訊流經此外層的平行導電板結構時，會在特定頻率產生雜訊被短路接地的效果，
且為了方便正確預測截止帶的中心頻率點，此等效帶拒結構的輸入阻抗可表示如
2
1 2
2
2 1 1 2
1 ( )1 1
//
(1 )in
L C C
Z j L
j C j C j C LC
   
   
 (2-6)
當 0
1 2
1
( )L C C
  

時，輸入阻抗 Zin0，可得截止帶之中心頻率如
0
1 2
1
2 ( )
f
L C C


(2-7)
同時，為了分析內嵌式 EBG 架構的等效頻寬與各項參數之間的關係，吾人
針對其單一位元網路所得到的阻抗去計算其穿透損失
21
0
1
1
2 in
S
Z
Z


(2-8)
此式取絕對值後可求其穿透損失為 c dB(c 為任意實數)時的解如
2
0
21 220log 10log 1 4 in
Z
S c
Z
     
 
(2-9)
經由移向化簡可得到     與各個參數之間的關係如
2
0 1 2 0
0
(1 )
4
C LC
Z
c
    (2-10)
根據以上方法可得到內嵌式 EBG 結構的中心頻率與頻寬和等效電感電容值
之間的關係，並且可以很明顯區隔出其參數影響與共平面式 PBG 結構是完全不
一樣的機制。因此，同樣可藉由以上的等效電路與設計公式，延伸至各種不同種
21
第三章 電磁能隙結構基本設計方法
在本章節中，主要針對內嵌式電磁能隙結構(Embedded EBG)的修正等效電
路模型、新穎的縮小化結構、及止帶上下緣規格，提出一有條理規則的設計方法；
最後並以電磁能隙結構的設計流程圖，來提供整個設計過程所需考慮的因素，以
方便使用者針對其所關心雜訊的頻帶範圍，設計所符合的 EBG 結構。
3-1 內嵌式 EBG 結構設計概念
在第二章中已介紹過一般性內嵌式 EBG 結構的等效電路模型；因此，在本
節中會先針對一般常見方型 EBG 結構的等效模型之準確性作相關驗證與修正，
並介紹幾種常用於 EBG 結構對於接地雜訊抑制的分析方法。
對於一般內嵌式的方型 EBG 結構，其單位網路的電路等效模型[33]可以圖
2.9(b)表示，其中 h1、h2 分別為 EBG 結構與上層板與下層板之間的高度、Sp 為單
位方型 EBG 的寬度、以及εr 為等效介電常數，則平板間的等效電容為
2 2
1 0 2 0
1 2
;p pr r
S S
C C
h h
   (3-1)
而等效電感則可以寫成
0 2
2
2
ln( )
2 v
h
L h
r
 

   
 
(3-2)
其中μ0 為磁導係數，α則是與連通柱長度相關變數。以文獻[33]中對於連通柱長
1.54 mm 時為例，可以求得α為-0.1。最後並結合式(2-7)，可預測所欲設計之方
型 EBG 結構截止帶的中心共振頻率。
首先，為了驗證傳統方型 EBG 結構設計公式(3-1)和(3-2)的準確性，吾人先
利用一測試結構如圖 3.1(a)所示，為一 60 mm x 50 mm 的平行金屬板，介質高度
23
同方向入射時有載的傳播長度，觀察其不可傳播的頻率範圍(band-rejection)，如
圖 3.2(b)所示，約為 2.94~5.03GHz，其與針對實際完整結構全波模擬的結果相接
近。因此，由以上結果可間接說明 EBG 結構對於任一方向性傳播的雜訊皆相同
截止帶的抑制效果。
0 2 4 6
Frequency(GHz)
-100
-80
-60
-40
-20
0
S
21
(d
B
)
(a) 穿透損失(S21)
0
1
2
3
4
5
6
7
8
9
10
0 060 60 60120 120 120 180
Phase (X-M)=0
0<Phase(G-X)<180
0<Phase (X-M)<180
Phase(G-X)=180
0<Phase (X-M)=Phase(G-X)<180
XG
M
First Band Gap
2.94 GHz
5.03 GHz
(b) 頻散關係圖
圖 3.2 電磁能隙 EBG 結構於接地雜訊抑制分析
25
[34]的公式會產生相當大的誤差，而使用本文所推導的修正公式，其值皆與全波
模擬軟體大致符合，進而也證實此修正公式對於實際 EBG 結構的實用性。
圖 3.3 電磁能隙 EBG 連通柱電感等效結構
0 1 2 3 4
hv/rv
0
200
400
600
800
1000
In
d
u
ct
an
ce
(p
H
)
General Inductance formula(3)
Inductance by modified formula(5)
Inductance by full-wave simulator[14]
[22]
(3-3)
[24][30]
[34]
圖 3.4 電感修正公式對 hv/rv的比較圖表
因此，藉由以上的電感公式的修正，EBG 結構的等效電路可以更準確的被
設計，並且在 EBG 結構連通柱高度比上半徑 h2/rv = 0.5~4 的範圍內，皆可有效
的預測等效電感的準確性，故更廣義與通用的 EBG 結構的設計公式在本小節中
27
圖 3.5 不同螺旋型 EBG 結構上視圖(a)N=0,等效於方形 EBG 結構 (b) N=1,螺旋
型電感結構(c)N=2,螺旋型電感結構 (d) EBG 結構側視圖
為了分析螺旋型 EBG 架構可抑制的頻率範圍，首先必須知道其結構的等效
電路模型；螺旋型 EBG 結構同樣可以圖 2.9(b)的等效電路來作等效。然而，對
於實際的螺旋型結構的設計，並無法得知真實螺旋電感的設計公式，因此必須藉
由頻散關係圖去針對單一網路單元的螺旋型 EBG 結構去作分析；圖 3.6 為針對 N
= 1、s = 0.2 mm 與 d =4.9 mm 與 N = 0、d = 9.5mm 兩種不同螺旋型 EBG 結構頻
散關係比較圖，由圖中可觀察到當吾人設計其中心頻率皆位於 3.4 GHz 時，N = 1
的螺旋型 EBG 可抑制的頻寬範圍雖略為較小，但其單一結構的設計尺寸比傳統
方型的設計大約縮小了 70%的佈局面積，而其頻寬縮小的主要原因，主因為其等
效電路的電感增大與電容縮小，對於整個等效模型與前後空間阻抗不匹配所致，
其亦可由式(2-10)得到驗證。因此，對於設計抑制雜訊頻寬與所佔面積(occupied
area)的取捨，可於實際設計螺旋型 EBG 結構時列入考量。
29
計圖表與方法必須被重新推導。
2 3 4 5 6 7 8 9
Patch Size d (mm)
0
2
4
6
8
10
R
es
o
n
an
t
F
re
q
u
en
cy
(G
H
z)
Traditional EBG Structures
Spiral EBG (N=1)
Spiral EBG (N=2)
Traditional EBG Structures
Spiral EBG (N=1)
Spiral EBG (N=2)
圖 3.7 螺旋型 EBG 不同 N 時的設計圖表 (h2 = 0.77mm)
對於螺旋型 EBG 結構來說，實際 LC 的電路等效模型與一般內嵌式 EBG 結
構相同，可分成等效電感與電容兩大部分；其中，在等效電感的修正部分，除了
連通柱的電感外，需額外考慮螺旋型 EBG 結構所增加的螺旋電感；因此，吾人
可利用圖 3.7 與式(2-7)、(3-1)、(3-3)反求出不同 N 時的等效螺旋型電感值，如圖
3.8(a)(b)分別為不同圈數 N、邊長 Sp、線寬 w 與線距 s 時的等效螺旋電感值，由
圖中可以觀察到隨著圈數、線距與線長的增加。其等效電感均會有明顯的增加。
此外，對於螺旋 EBG 等效電路的電容部分，由於螺旋型結構的金屬平面並
不完整，對其等效電容值亦會產生影響。因此，為了修正其等效電容值，也將不
同圈數 N、邊長 Sp、線寬 w 與線距 s 時的螺旋結構的電容值設計圖表列於圖
3.8(a)(b) ，由圖中可以觀察到隨著線距的減小與線長的增加，使其面積加大而等
效電容值亦會增加。
最後，完成了螺旋型(N = 1, 2)EBG 結構的等效電感與電容的修正，吾人可
重新利用式(3-1)(3-3)與圖 3.8 計算不同螺旋型結構(N = 0, 1, 2)於任意板材設計的
31
3-3 等效電路分析與止帶設計
在 3-2 節，吾人已經完成針對不同圈數 N 時，設計螺旋型 EBG 結構共振的
中心頻率，然而對於實際的高速數位電路系統設計而言，有效的頻寬設計與預測
也是非常值得去重視的課題，因此在本一小節，主要是針對內嵌式 EBG 結構的
等效模型對截止帶的影響作進一步的分析與討論。
首先，在 2-1 節提到在平行電路板中電磁波的傳播主要包含 TE 模、TM 模
與 TEM 模三種模態，然而在層板厚度遠小於其尺寸大小時，TEM 模成為在一般
高速電路中主要影響的共振模態，其共振頻率點可由一般的平行導電板公式(2-2)
或由不同全波模擬軟體計算出。由圖 3.2 的頻散關係圖可以得知 EBG 結構對任
意方向傳播的雜訊都有同樣的抑制頻帶效果，因此，利用微波電路中對於週期性
結構的分析方式[28]、[36]，針對單一方向傳播的 TEM 波，吾人可分析 EBG 結
構的特性；如圖 3.9 所示，當層板間的雜訊由左往右傳播時 (kx方向)，定義其電
場方向為垂直 z 方向，磁場則為平行電路板的 -y 方向，而對於週期性排列的 EBG
結構而言，由於沒有 xz 方向的磁場分佈，因此可於 y 方向任兩 EBG 結構之間放
上一等效磁牆(magnetic wall)，而將整個電路簡化成二維的等效電路模型如圖
3.10 所示，為一無限長的週期排列結構，其中任一單位元網路的定義為:一段長 d
的傳輸線，在中間並聯EBG等效LC串聯結構，其中 Z0為此傳輸線的波阻抗(wave
impedance)。各項參數可定義如下
0 01 2
0 1 2
1 2
2
( )
r r r
hh h
Z h h
d d
 
  
     
 
(3-5a)
1 2
1 2
1 2
( )
r
r r
h h
k
c ch h
  
 
 
  
 
(3-5b)
2
1 1 2
2
1 1 2
(1 )
(1 ( ) )
j C L C
Y
L C C
 


 
(3-5c)
33
   
   
   
   
       
     
0 0
0 0
0 0 0
0
0 0
0
cos / 2 sin / 2 cos / 2 sin / 21 0
sin / 2 cos / 2 sin / 2 cos / 21
cos sin sin cos
2 2 2
sin cos cos
2 2
kd jZ kd kd jZ kdA B
jY kd kd jY kd kdC D Y
YZ YZ YZ
kd j kd jZ kd j kd j
YZ YZ
jY kd j kd j kd
                  
     
    
 
 0 sin
2
YZ
j kd
 
 
 
  
 
(3-7)
其中，假設傳輸時沒有介質與導電損耗 (lossless)，k 為無載時的傳播常數
(propagation constant)，Z0 與 Y0則為無載時的傳播阻抗與導納。吾人可利用上式
證明 AD - BC = 1，這是互易性雙埠網路的特性。
當整個結構為無限長時，第 n 埠與第 n+1 埠上的電壓與電流之間，僅是一個
傳播因子 e-rd 的差別:
1
rd
n nV V e

 , 1 rdn nI I e (3-8)
將上式代入(3-6)，可得
1 1
1 1
rd
n n n
rd
n n n
V VA B V e
I IC D I e
 
 
                 
或 1
1
0
rd
n
rd
n
VA e B
IC D e


        
(3-9)
欲避免得到無意義的解，上述矩陣的行列式值必須為零:
2 ( ) 0rd rdAD e A D e BC     (3-10)
由於 AD–BC = 0，將(3-7)代入，可得以下式，
   0cos cos sin
2 2
YZA D
d kd j kd    (3-11a)
令γ=α+jβ，則
   0cos cosh cos sinh sin cos sin
2
YZ
d d d j d d kd j kd        (3-11b)
因為(3-11b)的右側為實數，所以必有α=0或β=0。
情況一: α=0,β≠0。在週期性結構中，此結果對應到非衰減或可傳播的電
波，並定義出此結構的通帶。(3-11b) 可化簡為
     0cos cos sin 1
2
YZ
d kd j kd    (3-12a)
35
以 3-1 節的結構為設定與分析的樣本。
首先吾人先討論截止帶起點位置，由圖 3.11 的頻散關係圖可知截止帶起點
為 cos(kd) = -1 時，因此可進而重新化簡式(3-12a)，其中在 L1C2ω2 << 1 的條件下，
可化簡為
0 1
2
2
cot
2 2
1
lower r lower
lower
c
d Z C
c
  


 
       
 
(3-13)
由此吾人可得到截止帶起點與相關設計參數的關係式；為了瞭解此式所隱含的意
義，吾人可將其左式與右式畫出如圖 3.12 的求解圖，其交點可求得為 2.85 GHz，
與實際模擬結果所得到的 2.9 GHz 只有 2%的差距。並且，假設欲將其交點往低
頻移動(ωlower 變小)，其一方法為使 cotangent 值變小，其二則使右式的常數變大；
因此，吾人可歸納出幾點降低ωlower 的主要因素：(a)增加週期長度 Sp, (b)增加 C1,
(c)增加 Z0，此三因素為影響 flower 最大的考量。
同理，吾人可以同樣的方式去計算截止帶終點的大小與其相關影響參數，由
圖 3.11 可知截止帶終點為 cos(βd) = 1 處，因此可進而重新化簡(3-12a)，其中在
L1(C1+C2)ω2 >> 1 的條件下，可得到
2
1 1 20
(1 )
2 2
upper r c upper
upper
d C L CZ
tan
c
   

  
   
(3-14)
由此吾人可得到截止帶終點的關係式；並且，為了瞭解此式所隱含的意義，吾人
同樣可將其左式與右式畫出如圖 3.13 的求解圖，其交點為 4.45 GHz，與實際模
擬結果的 4.9 GHz 有 10%的差距，此主要是因為在此範例中截止帶的上緣與共振
中心頻率相差不大所致，然仍可供吾人就其特性作相關探討與分析。首先，假設
要將其交點往高頻移動(ωupper 變大)，其一方法為使 tangent 值變小，其二則使右
式的常數值變大，因此，吾人可歸納出幾點增加 ωupper 的主要因素：(a) 減少週
期長度 Sp, (b)減少 C2, (c)減少 L, (d)降低 Z0，此四因素為影響 fupper 最大的考量。
37
0 2 4 6
Frequency(GHz)
0
1
2
3
4
5
2
1 1 20
(1 )
2
c upper
upper
C L CZ  


圖 3.13 式(3-14)左式和右式的解為截止帶終點的值
圖 3.14 兩種不同 EBG 結構串連電路圖
利用前面所提到的方法，可利用(3-1)(3-3)求得單一網路單元的等效電路，進
而求出其 ABCD 矩陣如
   
   
   
   
   
   
0
0
0 0
0 01 2
cos / 2 sin / 2
sin / 2 cos / 2
cos sin cos / 2 sin / 21 0 1 0
sin cos sin / 2 cos / 21 1
kd jZ kdA B
jY kd kdC D
kd jZ kd kd jZ kd
jY kd kd jY kd kdY Y
       
      
            

(3-15)
由於 AD - BC = 0，將(3-15)代入，令γ=α+jβ，可得到其頻散關係式
39
Calculate the equivalent value of L and C
to meet the noise frequency &
Check the BW efficiency with EBG structure
PCB Stackup
& Main Noise of Frequency
(coupling noise, slot-induced noise,
switching noise)
Design the dimension of the unit cell
of spiral EBG structure (N=0,1,2)
Determine the availability
and cost-efficiency
Layout & Measurement
Pre-simulation
(meet placement , layout
requirement ?)
YES
YES
No
No
YES
No
圖 3.16 電磁能隙 EBG 結構抑制接地雜訊的設計流程圖
41
響主要為截止帶的下緣降低與頻寬的變大；因此，吾人在此針對週期性 EBG 架
構中的 C1 作改變，來觀察其實際對頻帶的影響。
首先，吾人藉由改變 EBG 結構和上層層版之間的距離 h1，每 0.6 mm 取一
間隔來作參數分析，其依序為 0.43 mm、1.03 mm、2.83 mm，並且分別模擬其兩
埠之間 S21 的傳播情形如圖 4.1(a)所示，由圖中可觀察到隨著高度的增加，導致
其 C1 漸小，進而使得頻帶下緣逐漸往高頻移動而上緣變動不明顯，頻寬也逐漸
降低，其整個頻帶的變動皆可由式(3-13)(3-14)所推測；圖 4.1(b)則為藉由改變
EBG 與上層層版之間介電常數εr1 來觀察其頻域的穿透損失 S21，在此主要是針對
介電常數εr1 為 2.2, 4.4, 10.2 三種情形來作探討，由圖中可以觀察到當上層板介
電常數εr1 愈大時，導致其等效 C1 愈大，進而使頻帶下緣逐漸往低頻移動與上緣
變動不明顯，頻寬也逐漸變大，此情形與第三章中所提及 C1 對頻寬上下緣所得
的結論相一致。
因此，藉由以上的兩種不同針對實際結構參數(h1 與εr1)的改變而影響等效電
路中的 C1，可以觀察到確實其對於內嵌 EBG 結構所形成的截止帶下緣與頻寬有
較大的影響，故在設計此部分的幾何結構時必須充分的考量其參數改變對整個頻
帶所會造成的變化。
(a)
43
c. 電感 L 相關參數改變
最後，可由第三章式(3-14)得知的概念為當 L 增加，其對截止帶的影響主要
為截止帶的上緣降低與頻寬的變小。然而，幾何結構對於電感的改變情況則較為
複雜，因為通常改變電感時，其餘相關各項參數也會有所影響與干擾；因此，在
此一部份主要只針對連通柱半徑的改變來討論其對整個頻帶的影響。
在此部分，吾人分別改變 EBG 結構連通柱半徑依序為 0.1 mm, 0.2 mm, …,
0.8 mm，圖 4.3 為在不同連通柱半徑時兩埠之間所觀察到的穿透損失 S21，由圖
中可以觀察到隨著連通柱半徑增加導致其等效電感逐漸變小，使其截止帶上緣往
高頻偏移且下緣則變化較少，而頻寬也逐漸變大，此情形與第三章中所提及 L
對頻寬上下緣所得的結論相符合。
因此，藉由以上針對實際結構參數 rvia 的改變，而影響等效電路中的 L 可以
觀察到確實其對於整個 EBG 結構所形成的截止帶上緣以及頻寬有較大的影響，
故在設計此部分的幾何結構時，亦必須充分的考慮其參數改變對整個頻帶所會造
成的改變。
圖 4.2 由介質常數εr2改變觀察 C2 對 S21 改變的影響
45
須充分的考慮其間距改變對整個頻帶所會造成的影響。
圖 4.4 不同 EBG 間距對 S21 的影響
(2)模型外設計參數的改變
藉由等效電路模型中幾何參數的改變與頻帶的關係得到完整的驗證與討論
之後，此一部份主要是針對等效電路模型中一些無法考量的參數來作更進一步的
討論與分析。
a. 連通柱饋入位置
在實際電路設計時，連通柱的饋入位置往往不一定能設計在整個 EBG 結構
的正中間，因此在此一部份主要是針對連通柱饋入位置的改變來探討其對整體
EBG 結構抑制接地雜訊頻帶的影響。
首先，藉由設計不同連通柱饋入位置來作模擬分析，其饋入點分別設計在結
構正中心、與正中心距 2 mm 以及與正中心距 2 2 mm 三處，圖 4.5 為不同設
定下所觀察到兩埠的穿透損失 S21 情形，由圖中可以觀察到隨著連通柱饋入位置
與中心距離的拉遠，其頻帶上緣會有小幅的降低且頻寬亦會略為縮小，由前經驗
可知影響頻帶上緣的主要因素為 EBG 結構與下層金屬板的 C2 與 L，故可推知其
位置改變可能對在此一部份的等效電路有所影響，並且在此範例中最多有 6.5%
的頻寬縮小。
47
圖 4.6 不同 Via 連接方式對 S21 的影響
4-2 有效面積對抑制雜訊的影響
在前面的章節，已經完成了針對任意不同單位元 EBG 結構與頻帶的設計提
出更通用的設計公式與參數的相關驗證。然而，對於實際整體 EBG 結構於高速
數位電路的佈局方式更是對於整個電氣系統(power distribution system)有著重要
的影響，故在本章節中主要針對整體 EBG 結構的實際佈局，提出一有效率且有
限面積的佈局方式。
首先，先回顧各項國際論文期刊中所提出的內嵌式 EBG 結構設計，通常皆
是以電源層或是接地層整層佈滿內嵌式 EBG 結構為主；然而，完整的結構佈局
方式對高速數位電路系統實際結構的設計卻是不切實際的，其一方面必須利用額
外的層板數來提供完整 EBG 結構的佈局，同時當連通柱大量穿層時勢必造成整
體電路佈局上的問題。以圖 2.1 為例，為高速電路系統中常見的六層板結構堆疊
圖，其中第二層為電源層(power plane)、第五層為接地層(ground plane)，其他各
層則為訊號層(signal plane)；因此，在此設計中如欲加入嵌入式 EBG 結構來抑制
第二層與第五層之間的接地雜訊傳播，勢必在其中間的第三或第四層外多加一層
結構以供 EBG 電路佈局，此與實際設計概念與成本相抵觸，故在此吾人希望藉
49
統業者作為一佈局上的參考。在下一節中，吾人將針對在成本充分的條件下，進
一步的去設計更加縮小與寬頻的設計結構。
50 mm G
60 mm
t=1.54mmεr=4.4
50 mm G
60 mm
t=1.54mmεr=4.4
50 mm G
60 mm
t=1.54mmεr=4.4
Port 1 Port 2
Port 1 Port 2
Port 1 Port 2
圖 4.7 不同排數 EBG 結構的示意圖
(a) 兩埠之間穿透損失 S21 與排數的關係
51
將上層基板結構的介電係數由 4.4 增加至 10.2，圖 4.10(a)為此設定下所觀察到兩
埠間的穿透損失 S21，由圖中可以觀察到藉由內嵌上層高介電材料與拉近 EBG 結
構與上層板的距離，相同的方型 EBG 結構可將其截止帶頻寬由原本的 3~5GHz
(ΔBW = 50%) 延伸至 0.52 ~ 4.84GHz (ΔBW = 161%)，可得到一非常大的有效頻寬
改善效果。
同時，吾人考量可利用同一設計方式來補償螺旋縮小化的結構本身對於抑制
頻寬的減小；在此，利用 3-2 節所提出的螺旋型 EBG 縮小化結構來設計其寬頻
結構，其中，圖 4.9(b)為將 3-2 節所設計的螺旋型(N = 1) EBG 結構拉高至與頂層
距離 0.2 mm，且將上層基板結構的介電係數由 4.4 增加至 10.2，圖 4.10(b)為在
此設定下所觀察到兩埠的穿透損失 S21，由圖中可以觀察到藉由內嵌上層高介電
材料與拉近 EBG 結構與上層板的距離，相同的螺旋型縮小化結構可將截止帶由
原本的 2.8 ~ 4.1 GHz(ΔBW = 38%)增加至 1.37 ~ 3.75 GHz(ΔBW = 93%)。
由以上所得之結論，在成本與製程的允許下，吾人可藉由拉近 EBG 結構與
上層板的距離與嵌入高介電材質的材料來達成更寬頻的截止帶設計效果；同時，
藉由此一設計方式，也可以有效補償螺旋型 EBG 結構電感性過大所造成頻寬縮
小的問題，並可更有效的提供 EBG 結構在設計上的選擇性，以及降低其所需佈
局的面積的需求。
Sp=8 mm
rv=0.4 mm
r2=4.4
h1=0.2 mm
h2=1.34 mm
r1=10.2
(a) (b)
圖 4.9 高介電係數寬頻 EBG 結構示意圖 (a)方型(N = 0) (b)螺旋型(N = 1)
53
第五章 電磁能隙 EBG 結構於抑制寬頻雜訊之應用
在高速數位電路系統的設計上，利用電源隔離島(isolation islands)和去耦合
電容(decoupling capacitor)的技術來抑制接地雜訊都是常見的應用；電源隔離島的
優點在於能隔絕不同層板間的雜訊傳播，以及提供不同的電壓源分佈，但事實上
特定共振頻率的雜訊仍可以以耦合(coupling)的方式傳遞於高速電路之中。去耦
合電容則可有效抑制低頻的接地雜訊，但是其實際可工作的頻率範圍往往受到結
構本身寄生電感的限制。因此，在本章中，主要為結合第三、四章所提出的 EBG
結構的設計與佈局方法，針對實際設計中的槽線結構與去耦合電容本身對於接地
雜訊抑制上的缺陷加以補強，以更有系統與效率的方法，結合不同抑制接地雜訊
的機制來達到由低頻至數 GHz 的寬頻雜訊改善的效果。
5-1 開槽平行板寬頻雜訊抑制
對於開槽平行板的結構來說，最常見引發接地雜訊的來源通常為信號連通柱
穿層電流瞬間的切換所產生，文獻[7]對於電源隔離島間的耦合雜訊機制已有詳
細的說明與分析，其提到對於開槽平行板結構而言，TM10、TM20…等與槽線垂
直方向共振的模態皆可輕易的耦合到相鄰的平行導電板上，使得其存在特定頻率
模態的電磁波得以在開槽平行板中傳播。因此，針對開槽平行板中特定可傳播模
態的頻率，吾人期望能結合第三、四章所提出的設計內嵌式 EBG 的電路佈局方
法來抑制特定頻率的耦合雜訊，並且使其達到一寬頻雜訊的抑制的效果，其整體
架構的運作機制可由圖 5.1 來作說明，由圖中可以觀察到原本存在的共振模態在
經由開槽線與 EBG 結構的交互作用下可有效的被抑制，更詳細的工作原理將在
本章後面作說明。
圖 5.1 電磁能隙 EBG 結構抑制耦合雜訊工作原理圖
55
可實現的頻率範圍，表 5.1 的 entry 1 和 2 為藉由以上設計過程所得到的方型 EBG
結構的設計尺寸，其中 entry 1 的有效頻率範圍為 1.6 ~ 3 GHz，entry 2 的有效頻
率範圍為 2.9 ~ 5 GHz。同時，吾人將其佈局於電源隔離島中，以實現寬頻的雜
訊抑制的要求，其中在 4-2 節中提到 EBG 佈局面積的效率與抑制雜訊的大小比
較，大約兩排的 EBG 架構即可達到 -20 dB 以上雜訊的改善效果；因此，吾人利
用兩種不同 EBG 架構各串聯兩排，來實現以上的設計構想，其設計結構圖如圖
5.3 所示，將兩種不同的方型 EBG 共四排的架構嵌入在槽線平行板正下方，其中
嵌入結構的高度為 0.77 mm。
表 5-1 針對不同頻率設計的螺旋型 EBG 架構(N=0,1,2)
Entry Patch shape
fcenter
(GHz)
Patch size
(mm)
area
reduction
(%)
Via
diameter
(mm)
Via height
(mm)
FBW
(%)
1 Square 2.3 12 x 12 - 0.8 0.77 60.8
2 Square 3.95 8 x 8 - 0.8 0.77 53.1
3 N=1 Spiral 2.6 6.8 x 6.8 68 0.8 0.77 41.5
4 N=1 Spiral 4.25 3.7 x 3.7 78 0.8 0.77 40.0
5 N=2 Spiral 2.68 3.6 x 3.6 91 0.8 0.77 31.7
6 N=2 Spiral 4.1 - - 0.8 0.77 -
*In entry 6, because the width of spiral line is smaller than the via diameter, it can't be
realized. ( thickness = 1.54 mm,εr = 4.4, gap width = 0.4 mm )
最後，為了驗證所設計結構對於雜訊抑制的效果，可藉由 Ansoft HFSS 來驗
證設計的準確性，圖 5.4(a)為前所設計的開槽平行板結合 EBG 結構的模擬結果，
其中虛線部分為未加上 EBG 結構前的雜訊耦合情形，由圖中可觀察到在 2.3 GHz
和 4.6 GHz 有很明顯的耦合雜訊，實線的部分則為加上針對此兩共振頻所設計的
方型 EBG 結構後的雜訊傳播情形，由圖中可以觀察到藉由兩種 EBG 結構的串聯
佈局可提供一由低頻至 5 GHz 皆有 -20 dB 以上的雜訊抑制效果；此結果對於高
速寬頻的數位訊號而言，可以達到非常良好的接地雜訊改善，特別是對於一個由
DC 至數 GHz 的廣義的寬頻定義而言。同時，吾人亦希望能由時域分析來觀察其
實際訊號的改善情形，圖 5.4(b)為利用時域全波模擬軟體 Microwave Studio [39]
所得到的時域訊號分佈情形，在此由埠1輸入一上升時間為 100ps與大小為 0.25V
的高斯訊號，其中虛線部分為未加上 EBG 結構前的時域雜訊耦合情形，大約為
57
0 1000 2000 3000
-0.05
-0.03
-0.01
0.01
0.03
0.05
(b)
圖 5.4 方型EBG結構對耦合雜訊的抑制 (a)頻域穿透損失 S21 (b)時域的耦合雜訊
圖 5.5 螺旋型 EBG 結構於槽線結構的設計示意圖
同時，吾人在此也考慮到不同的饋入點時的雜訊耦合情形，使其設計能更符
合實際的佈局狀況，透過 Ansoft HFSS 分析可以得到其共振的情形比起 c = 0 mm
時會有更多模態產生，圖 5.6(a)的虛線部分為開槽平行板結構在不同饋入點(c =
12 mm)時雜訊耦合的穿透損失 S21，由圖中可以觀察到其耦合雜訊的頻率成分依
序為 2.3 GHz、3.1 GHz、3.8 GHz 和 4.6 GHz，比起由板邊饋入時會有更多的共
振模態產生。因此，在此吾人可利用式(3-4)與圖 3.8 設計不同圈數的螺旋型 EBG
結構，並利用式(3-12a)來確認其可實現頻寬，表 5-1 的 entry 4 和 5 為分別針對這
59
0 1000 2000 3000
Time(ps)
-0.05
-0.025
0
0.025
0.05
V
o
lt
ag
e(
V
)
(b)
圖 5.6 螺旋型 EBG 結構對耦合雜訊的抑制 (a) 頻域穿透損失 S21 (b)時域的耦合
雜訊
因此，由以上的分析可得知對於開槽平行板耦合雜訊的問題，藉由不同饋入
點與不同螺旋 EBG 結構的設計，皆可達到很好的接地雜訊改善效果；然而，相
對於方型 EBG 結構而言，螺旋型 EBG 結構常受限於設計頻寬的限制，並且在時
域上所觀察到的抑制雜訊效果也較方型結構為差，然其卻能在整體面積的佈局上
有非常大的改善效果。因此，在以成本為考量的前提之下，吾人相信在雜訊抑制
大小差異不大時，螺旋型 EBG 的架構仍有其實用性的價值；並且，如有必要延
伸其螺旋結構的設計頻寬時，可結合 4-3 節所提出的提高 EBG 結構的佈局高度
與內嵌式電容來達到更寬頻的設計效果。
5-2 訊號線跨槽線引發雜訊的改善
在開槽平行板的架構中，除了連通柱穿層引發接地雜訊的問題外，訊號線跨
槽線的架構亦為另一種常見引發開槽平行板中接地雜訊的機制；因此在本一章
節，吾人同樣可以藉由 EBG 結構的設計，來抑制訊號線跨槽線結構所引發接地
雜訊的問題，其整體架構的運作機制可由圖 5.7 來說明，其中最上層為訊號層，
61
(b)
圖 5.8 不同電磁能隙 EBG 結構排列抑制訊號線跨槽線接地雜訊 (a)串聯排列
EBG 結構 (b)交錯排列 EBG 結構
首先，為了分析訊號線引發在開槽平行板中傳播的雜訊，吾人可藉由觀察訊
號線上輸入端的 TDR (A)與輸出端的 TDT (B)，以及在槽線平行板中的 C 與 D 兩
點的接地雜訊，來分析在有無 EBG 結構對於整體設計架構中訊號完整度以及電
源完整度的影響。在此，可採用表 5-1 中所設計的 entry 1 與 entry 2 兩種不同方
型 EBG 架構，並分別去比較串聯式排列、交錯式排列以及單純跨槽線結構時在
A, B, C, D 四點所觀察到的時域波形變化。
圖 5.9 為針對以上三種不同的佈局設計時，訊號線上埠 A, B 與電源與接地
層間埠 C, D 所觀察到的時域波形變化；首先，對於訊號完整性的分析部分，訊
號線上的 TDR (A)與 TDT (B)的波形，對於不同 EBG 結構佈線方式幾乎沒有明
顯的影響與變化，故可確信內嵌式 EBG 結構對於迴流平面被破壞的情形並沒有
明顯的干擾，多數的訊號仍可藉由完整的接地層迴流。此外，對於在訊號線跨開
槽引發的接地雜訊而言，兩種排列方式的 EBG 結構皆可達到不錯的雜訊抑制效
果，其中對於串聯排列的 EBG 架構而言，由於其對於雜訊源引發的接地雜訊抑
制較不具對稱性，故在左右兩端的觀測點(C, D)所觀察到的雜訊抑制大小不同，
在 C 點僅存雜訊中較低頻的成分，而 D 點會存在雜訊中較高頻的成分，其整體
最佳的抑制大小約為原始大小的 45%；而對於交錯排列的 EBG 結構而言，由於
其結構為充分的對稱，故在不同邊的觀測點(C, D)皆可達到相類似的雜訊抑制波
形，並且其整體最佳的抑制比例約為 62%。因此，對於訊號線跨槽線所引發接地
63
槽線結構左右兩觀測點(C, D)所觀察到的時域接地雜訊變化，由圖中可觀察到藉
由交錯式的排列方式，其雜訊抑制效果在兩邊亦可達到相類似的抑制大小，並且
最佳抑制雜訊比例約為 55%，且左右兩邊對稱，同時，藉由螺旋型 EBG 結構的
設計，佈局面積可大幅縮小了 85%，可達到節省成本與增加其他佈線的空間與彈
性。
-0.1
-0.05
0
0.05
0.1
0.15
0.2
C
(V
)
0 400 800 1200 1600 2000
Time(ps)
-0.2
-0.15
-0.1
-0.05
0
0.05
0.1
D
(V
)
圖 5.10 螺旋型 EBG 於跨槽線結構抑制接地雜訊情形
最後，藉由以上分析，可得到利用 EBG 結構抑制訊號線跨槽線問題的兩個
主要結論: (1)內嵌式 EBG 結構對於訊號完整度幾乎沒有影響 (2)交錯式(crossed)
排列 EBG 結構對於跨槽線結構有較好且對稱的接地雜訊抑制。
5-3 結合去耦合電容最佳化的方法
在各種抑制接地雜訊的方法中，最常見與普及的方法就是在雜訊源的周圍加
上去耦合電容以提供雜訊源額外的接地路徑，然而一般由於去耦合電容本身寄生
電感的限制，其有效的工作頻率範圍通常都在 1, 2 GHz 以內。因此，在文獻[29]
中提出結合 EBG 結構以及去耦合電容矩陣的方法，來改善低頻至 4 GHz 的接地
雜訊改善；然而，一來其 EBG 結構只設計在特定中心頻率且完整層板佈局，二
來其去耦合電容是以陣列的方式來佈局，因而並不適作為一有效率且系統化的設
計方法。
65
則為同一設定架構下在 0.1 ~ 10 GHz 在埠 2 所接收到埠 1 的穿透損失 S21 情形，
由圖中可以觀察到對於一個完整平行板結構而言，其在低頻至數 GHz 之間皆會
有明顯的共振產生，其矩型結構的共振頻率可由式(2-2)所得到。因此，首先吾人
利用文獻[14]的方法，利用表 5-2 的所提到三種不同的去耦合電容，針對 2 GHz
以內的接地雜訊抑制去作最佳化的設計，其去耦合電容規格依序為 0.22μF、0.47
μF、1μF，其中皆包含了 ESL (等效串聯電感)、ESR (等效串聯電阻)、與一些其
他元件所組成。
圖 5.12(a)為針對埠 1 與埠 2 交互阻抗最佳化後所得到的電容擺設位置，其
中假設電容之間的間距預設為 2.5 mm，並且在埠附近 2.5 mm 的範圍並未考慮其
他電容的擺設以確保其他相關元件的擺放。最佳化後兩埠之間的頻率響應 S21關
係如圖 5.12(b)所示，由圖中可以觀察到在 2 GHz 以內可確保其穿透損失皆在 -20
dB 以下，然在 2 GHz 之後的頻段由於電容的加入，使得層板間的共振模態產生
改變，因此會有一些額外的共振峰值出現。
表 5-2 去耦合電容模型與規格
67
可分別設計方型 EBG 結構設計尺寸為 11 mm，其所抑制有效頻率範圍為 1.8 ~ 3.5
GHz 與 5.5 ~ 8.7 GHz，以及方型 EBG 結構設計尺寸為 4 mm，其所抑制有效頻
率範圍為 4.8 ~ 8.3 GHz 與 8.8 GHz 以上超過 10 GHz；將所設計的兩種 EBG 結構
嵌入在雜訊源埠 1 附近的平行板之間，佈局高度為 0.77 mm；整體的佈局架構如
圖 5.13(a)所示，為分別將兩種 EBG 結構各兩排佈局於雜訊源附近，同時並結合
去耦合電容最佳化的擺設位置；藉由如此的佈局方式來觀察在埠 2 所接收到的雜
訊傳播情形，圖 5.13(b)為利用 Ansoft SI-wave[43]所得到兩埠之間的穿透損失
S21，由圖中可以觀察到藉由 EBG 結構有效面積的佈局設計與去耦合電容最佳化
擺設的結合，可產生數個明顯的截止帶於 2 ~ 3.5 GHz, 3.6 ~ 6 GHz 以及 6 ~ 10
GHz，其主要除了部分為層板本身不存在的模態外，皆為所設計 EBG 結構所提
供的截止帶效果，同時整體的設計架構可達到一有效由低頻至 10 GHz 的寬頻雜
訊的改善效果，並且也彌補去耦合電容本身的工作範圍的限制。
同時，在此為更加降低 EBG 結構的有效佈局面積，對於現階段高速數位訊
號頻率成分較少的高頻雜訊(>6 GHz)的抑制可以採用較為簡化的設計來節省有
效的佈局面積；圖 5.14(a)為在雜訊源埠 1 周圍採用交錯式 EBG 結構的排列方式，
其中所針對較高頻設計大小 4 mm 的 EBG 結構在此只佈局一列的設計並夾在兩
大小為 11 mm 的 EBG 結構之間以期望達到 5GHz 以內有效雜訊改善的最大效
果。藉由此設計，圖 5.14(b)為利用 Ansoft SI-wave 所得到兩埠之間的穿透損失
(S21)，由圖中可以觀察到此佈局方式可以在低頻至 5 GHz 達到-20 dB 以上的雜訊
抑制效果並且在高頻部分的 5 ~ 10GHz 達到-15 dB 以上的雜訊抑制，同時亦比
前一範例在整體佈局面積上減少 20%。
C1=0.22uF
C2=0.47uF
C3=1uF
(a)
69
2 4 6 8 10
Frequency(GHz)
-80
-60
-40
-20
0
S
21
(d
B
)
Parallel plate
Adding de-cap.
Simplified EBG + de-cap.
(b)
圖 5.14 去耦合電容結合交錯 EBG 抑制寬頻雜訊 (a) 結構示意圖 (b)寬頻雜訊
抑制比較圖
因此，藉由第三、四章對於 EBG 結構的設計與佈局，吾人可以輕易的將其
應用於現行各種抑制接地雜訊的機制上，同時能夠改善其原有的缺點來達到由低
頻至數 GHz 的寬頻雜訊抑制效果，並大幅降低高速數位系統中訊號完整度與電
源完整度交互影響的問題。同時，可藉由使用螺旋型的 EBG 結構與改變佈局方
式來達到降低整體佈局面積的效果。最後，在 EBG 結構與去耦合電容機制的結
合應用上，由於在此一設計範例中吾人較需使用寬頻的設計結構來抑制 2 GHz
以上的雜訊共振機制，故在此一部份並沒有將螺旋型 EBG 結構作為其中的設計
範例來作使用。
5-4 實驗模擬與驗證
在本章的最後一節，吾人設計兩個簡單的實驗架構來驗證第三、四章中所提
出 EBG 結構的設計方法與佈局方式是否與模擬所得到的結論相符合，並且比較
在開槽平行板架構中有無嵌入 EBG 結構的差別。圖 5.15(a)為一簡單的平行板開
槽線結構，其中單一平行板長寬高依序為為 30 mm x 50 mm x 3.08 mm，基板材
71
(a)
(b)
圖5.16 測試開槽結構所使用之量測儀器 時域反射分析儀TEK/CSA8000 (b)網路
分析儀 Agilent E5071B VNA
5-4-1 頻域量測
頻域量測部分，主要目的為觀察有無 EBG 結構時位於兩不同電源隔離島之
間的耦合雜訊的傳播情形；首先，利用前所設計的開槽平行板架構可量測其在埠
1 與埠 2 之間在頻域上的穿透損失 S21，如圖 5.17 所示可觀察在兩埠之間主要存
在的共振模態依序為 2.3 GHz、2.8 GHz 與 4.6 GHz 三種主要頻率成分，其中存
在 2.8 GHz 成分的部分可能是由於訊號饋入板邊結構所激發。
73
5-4-2 時域量測
對於所設計的兩種架構，同樣可以使用時域反射分析儀來觀察其在時域分析
上的表現；在此一部份，可由輸入埠 1 送入一上升時間為 50ps，電壓為 0.5V 的
階梯訊號(step signal)，並且在輸出埠 2 觀察藉由開槽層板相互耦合的雜訊表現。
圖 5.18(a)為利用時域反射分析儀所觀察到的 TDR(反射)時域波形，其中可以
觀察到其時域的 RC 時間常數(time constant)，然而由量測結果可以觀察到在有無
佈局 EBG 結構佈局於層板之間的影響微乎其微，此可能由於其 EBG 結構的佈局
所佔面積較小而無法大幅改變層板之間的電容所致。
相對於 TDT(穿透)的波形而言，圖 5.18(b)為利用時域反射分析儀所觀察穿透
波時域波形，其中在只有開槽結構時大約有 32mV 的雜訊耦合到埠 2 所在的相鄰
層版，其大約為輸入訊號大小的 12.8%。此耦合雜訊主要是由於相鄰層板的所產
生的共振所造成，相似情形亦可前所述的頻域穿透損失所觀察到；因此，為了有
效抑制耦合雜訊的共振頻率，吾人可使用圖 5.15(b)相同的佈局方式來作寬頻雜
訊的改善；由圖 5.18(b)可以觀察到加入嵌入式 EBG 結構後所得到的穿透波時域
波形，比起只有開槽結構而言，其可提供大約有 65% 耦合雜訊的抑制效果。同
時實驗與模擬結果也相互得到驗證。最後，藉由以上設計可以確信在時域上的分
析，同樣可藉由 EBG 結構適當的設計與結合開槽線架構，來有效降低時域上的
耦合雜訊產生，並同時確保相鄰層板在電源設計上的乾淨與完整性。
75
第六章 去耦合電容最佳化設計
本章將討論用以抑制接地雜訊之去耦合電容在電源接地平面上的位置最佳
化，達到在固定數量或位置上，能夠有最小的目標阻抗(Target Impedance)。
6-1 基因演算法之介紹
在目前現有的最佳化理論當中，建立在微分基礎上，利用現有解之附近資訊
以找尋最佳解的梯度法(gradient method)最廣為應用；但是，梯度法的限制是必
須對問題的解有相當好的初始猜測(initial guess)才有機會收斂到解空間(solution
space)中的全域最佳解(global optimization solution)之附近。另外，此方法在最佳
化求解過程當中，必需包括微分的計算。因此，當目標函數當中有不可微分的解
存在時，此方法在這些解附近就無法藉由一階微分之訊息，得知最佳解之尋找方
向，而此方法的效能也就不佳。除此之外，梯度法對所處理的最佳化問題必須限
制為：實變數問題；另言之，梯度法對所處理的最佳化問題當中的解皆為實變數。
然而，在實際物理問題之應用上，由於考慮到物理尺寸之問題，因此，將實際問
題的解空間分解成離散區域而用二進位數字表示的方式，是較為貼切的方法。基
於以上的考量，以不需任何初始猜測、一階微分資訊之計算、以及可以利用離散
數字(或有限位元的二進位數字)來表示解空間的基因演算法，來找尋去耦合電容
最佳化位置與規格，將比傳統上以微分為基礎的梯度法適合。而關於基因演算法
與傳統最佳化方法的比較，如表 6-1。
表 6-1 三種最佳化方法之比較
共軛梯度法
(Conjugate-
Gradient, CG)
隨機搜尋法
(Random
Search, RS)
基因演算法
(Genetic
Algorithm, GA)
搜尋全域最佳解 差 中等 優
處理不連續問題 差 優 優
處理不可微分問題 差 優 優
收斂速度 優 差 中等
77
位置來做基因的交換，如圖 6.3 中所示。
x1i x2i x3i x4i x5i x6i
x1j x2j x3j x4j x5j x6j
x1k x2k x3k x4k x5k x6k
x1h x2h x3h x4h x5h x6h
x1j x2j x3j x4j x5j x6j
x1k x2k x3k x4k x5k x6k
x1i x2i x3i x4i x5i x6i
x1h x2h x3h x4h x5h x6hObjective
function
Better chromosomes
Worse chromosomes
Population
圖 6.2 選擇(selection)機制
x1j x2j x3j x4
j x5j x6j
x1k x2k x3k x4
k x5k x6k
Parents
Better chromosomes
Children
x1j x4j x5j
x1k
x2k x3k
x4k x5k
x6k
x3jx2j x6j
exchange relative genes
圖 6.3 交配(crossover)機制
等交配機制全部完成後，須重新評估所有解的優劣，然後再進行突變機制，
此機制能讓基因演算法跳脫局部最佳解，進而有機會找到全域最佳解。通常，突
變的機率不能定太高，因為基因演算法的主要機制是競爭比較，太高的突變率會
使的染色體所代表的解，變得與突變前的解非常不同。另外，我們保留最好的染
色體使之免於突變，此優點在於保證突變後的最佳解必定不會比突變前差。關於
突變機制，則如圖 6.4 所示。
當突變機制完成後，再將每一組解依據好壞排列之，重複上面所提的機制：
79
6-2 基因演算法之實現
要將基因演算法與前一章的理論分析結合，在編碼部分上，吾人將使用不同
於傳統二進位編碼的實數編碼(real number code)。在去耦合電容規格的編碼部
分，所採取的是整數編碼法(integer code)；此編碼方法是先將去耦合電容可擺放
的位置依序指定到染色體的各個位置上，接著再將去耦合電容規格依序由小到大
以整數編碼表示之，並以隨機的方式指定到染色體上各個不同位置，以表示在電
源接地平面上的某個位置，會有擺放著某種規格的去耦合電容。此方式之優點與
傳統的二進位編碼相較，不僅在求解時耗費於解碼程序所需計算量較少而具有較
快的收斂特性；另外，亦不需受限於在傳統二進位編碼當中，解空間必須是二的
整數冪次之限制。在去耦合電容規格的部分，所採取的則是區間編碼法(interval
code)。首先，此編碼的方法是將去耦合電容的規格以有限的浮點數(floating point
number)編碼表示之，並依位置擺放對應之座標。在實際運作時，採用實數編碼
(real number code)的方式以四捨五入法分類其所屬的有限的浮點數之區間。以圖
6.6 為例，先將去耦合電容的規格數目確定後，再以隨機的方式於此區間(0~規格
數)內產生一個浮點數，然後以四捨五入的方式決定該位置上電容的規格。以圖
6.6 來說明，若浮點數是大於等於 0.5 並小於 1.5 (0.5浮點數 1.5 )時，該浮點
數會被編碼到第一種去耦合電容。對於一條編碼完成的染色體，如圖 6.7(a)所示，
圖 6.7(b)則表示圖 6.7(a)中各個基因對應到的位置。
接著，利用隨機的方式產生 N 組染色體，稱之為總體，總體產生後將進行
基因演算法的三大核心機制：
1)選擇：總體產生的 N 組染色體經過目標函數的評估後，會將總體區分成相
等的兩個部分：一部分為表現較差的解(染色體)，這部分的會被毀滅；而另一部
分則為表現較優秀的解，稱之為父代(可參考前一節)，並做為產生子代的依據，
圖 6.8 即為此機制的示意圖。
2)交配：在經過選擇機制留下來的 N/2 組解(父代)中，以隨機的方式將之兩
組兩組配對，並再以隨機的方式任意選擇某幾個相同的位置來做基因交換，產生
新的 N/2 組解(子代)，再加上原先的 N/2 組解(父代)，使總體又回到 N 組解，圖
81
x
y
3 4
2
50 1
1
:feeding point
:possible decap point
1st2nd
3rd
4th 5th 6th
7th
8th
9th10th
圖 6.7(b) 每一個編碼(基因)對應的位置
4 3 1 0 1 5 2
43105 2
1
3 0 1 5 2
4 3
4
3 1
0
1 2
30 1
2 1 4 3 5
3
53
5
3
25
N
ch
ro
m
os
om
es
Population
set of trial solutions
Objective
function
4 3 1 0 1 5 2
43105 23
1 4 0 30 13
3 0 1 5 2
4 33 1 1 2
53
5
2 1 4 3 525
Parents
better solutions
worse solutions
4
3 31 12 5
4
3
3 1125
44 3 1125
3 31 12 53
N
/2
chrom
osom
es
N
/2
chrom
osom
es
圖 6.8 實現於去耦合電容最佳化之選擇(selection)機制示意圖
83
Define parameter of the
structure and possible
placement of decoupling
capacitors
Compute impedance matrix
of n-port network
Initialize population Evaluate Fitness
Selection
(roulette wheel)
Perform Crossover
Reproduction
Cycle
Perform Mutation
Until Temporary
Population is
Full
Replace Population Evaluate Fitness
Until
Termination
Criteria is Met
Stop
Genetic Algorithm
optimization
Compute impedance matrix
of n-port network combined
with capacitors
Optimal placement of the
decoupling capacitors
Evaluate fitness
(Objective function)
Yes
No
圖 6.11 基因演算法及整體設計流程示意圖
6-3 去耦合電容規格級位置最佳化之模擬結果
本節開始將利用以上討論的方法來對去耦合電容作最佳化。考慮問題的結構
為一對厚度為 1.6 mm 之電源接地平面，長與寬均為 50 mm，介電常數為 4.2，
介質損耗為 0.02，觀察埠設在(15, 15)與(35, 35)兩點，而兩埠的邊長皆為 1.3 mm，
85
0 0.4 0.8 1.2 1.6 2
Frequency (GHz)
1E-008
1E-007
1E-006
1E-005
0.0001
0.001
0.01
0.1
1
T
ra
n
sf
er
-im
p
ed
an
ce
(O
h
m
)
Z12, Transfer-impedance after optimization
Z12, Full-wave simulation result (Ansoft SIwave)
圖 6.12(b) 無寄生效應之去耦合電容最佳化轉換阻抗結果
表 3-2 無寄生效應之去耦合電容使用數量
Type of Capacitor Capacitance(F) Amount
8
14
0
14
12
3
4
5
2
1
470p
1n
220n
470n
22n
87
由圖 6.15 並可以看出在這些限定規格下的去耦合電容中，擁有較小的寄生
電感的去耦合電容有兩種，而在這兩種之中，以電容值較小的去耦合電容會比較
接近觀察點與饋入點。這是由於每個去耦合電容都有自身的自振頻率點，自振頻
率點越高的代表該顆去耦合電容是用來抑制越高頻的雜訊；在考慮的結構中，一
旦頻率超過了共振點後，裸板阻抗會隨著頻率越來越高，意味著在這個設計中需
要選取自振點越高的去耦合電容，故擁有較小電容值的去耦合電容在此設計中是
優先被使用的。然而，並非越小的電容值越好，因為若電容值過小，會使得自振
點太高，反而造成低頻的雜訊無法抑制的情形。
由圖 6.14 可以看出加了寄生效應後整體的輸入阻抗在直流到 2 GHz 的範圍
裡可以抑制到 4以下，而轉換阻抗更是可以抑制到 2以下
此外，影響目標阻抗大小的因素也還包括了去耦合電容與觀察點的距離，距
離越短，該顆去耦合電容能抑制的效果會越好，但距離長短仍需看整體規格的制
定。而電源層與接地層之間的厚度，也是直接影響到目標阻抗的一個重要因子，
而且兩者幾乎是呈現線性關係，以現在的印刷電路板而言，這兩層之間的距離都
在 20 mil 以內，相對的目標阻抗要抑制在一歐姆以內困難度也相對的降低很多。
0 0.4 0.8 1.2 1.6 2
Frequency (GHz)
0
1
2
3
4
5
S
el
f-
im
p
ed
an
ce
(O
h
m
)
Z11, Self-impedance after optimization
Z11, Full-wave simulation result (Ansoft SIwave)
圖 6.14(a) 有寄生效應之去耦合電容最佳化輸入阻抗結果
89
表 6-3 有寄生效應之去耦合電容使用數量
Type of Capacitor Capacitance(F)
3
4
5
2
1
470p
1n
220n
470n
22n
AmountESL(H) ESR(Ohm)
260p
260p
450p
400p
600p 4m
20m
69m
44m
102m
40
8
0
0
0
91
故可以確保這兩點間的路徑電感是具有唯一性，並且不用經過複雜的計算就可以
萃取出來。對於雙埠之型等效電路，如圖 7.2 所示，其電路元件與 Y 參數之間
的關係，可以寫成：
11 12 22, ,a b b c bY Y Y Y Y Y Y Y     (7-2)
而圖 7.2 中雙埠之間的路徑電感值，可由轉換導納(Transfer-admittance)決定之，
此參數在低頻時，會呈現電感性，路徑電感便可以依據此特性求出：
    
1 1
nm nm
nm nm
imag Y L
L imag Y 
   (7-3)
其中 Ynm 表示第 n 個埠對第 m 個埠的轉換導納，則 Lnm 表示第 n 個埠與第 m 個之
間的路徑電感。
Yb
Ya Yc
Port 1 Port 2
Port 1 Port 2
L12
C1 C2
圖 7.2 雙埠型等效電路
在利用空腔模型[44]以及(7-3)式萃取完各點之間的路徑電感之後，下一步即
是萃取各點各自對接地層的電容值。由(7-2)式與圖 7.2 可以得知，任意一點之輸
入導納(Input-admittance)為該點對接地層的電容導納值與該點對所有其他點的路
徑電感導納值的總合，可以用數學式表示成：
,
1 1
{ } ( )
N
nn n
i i n ni
imag Y j C
j L
  
   (7-4)
93
: The ports of pin/decoupling capacitors
(20,20)
(30,30)
1.6
Unit:mm
1.3
1.3
50
50
4.2r
圖 7.3 實際型等效電路模型之結構參數
: The ports of pin/decoupling capacitors
: The virtual ports
: Current flow path
圖 7.4 高頻電流流向示意圖
將虛擬接點置放在板邊，雖然已經可以表現出高頻時電流流向的物理現象，
一旦當頻率更高時(波長接近或小於觀察埠到虛擬接點間的距離)，勢必需要再放
上更多的虛擬接點於觀察埠到板邊的虛擬接點之間，才能將模型表現的更好。虛
95
2 GHz 前的相當接近，並且可以把此電源接地平面的前兩個共振模態 TM10 與
TM11，利用(2-2)算出分別為 1.46 GHz 與 2.07 GHz，正確的表現出來。而此模型
在頻率約高於 2.1 GHz 後，準確度就不佳了；要改善這個問題，就需要加上較多
的虛擬接點，將虛擬接點間的距離以及虛擬接點和觀察埠間的距離縮短，才有辦
法達成更好的結果。
0 1 2 3
Frequency (GHz)
0.01
0.1
1
10
100
1000
Im
p
ed
an
ce
(O
h
m
)
Equivalent circuit
(extracted from cavity model)
Full-wave simulator result(IE3D)
圖 7.6 包含虛擬接點之模擬結果
7-3 等效電路元件值之理論分析與推導
7-3-1 等效電路推導
在前面兩個小節，對於電源接地平面的模型化問題中，先使用空腔模型將需
要的觀察埠與虛擬接點的 Y 參數計算出來，接著利用虛擬接點與虛擬接點間或
觀察埠與虛擬接點間的物理特性，萃取出各個型等效電路裡的元各個件值，再
利用電路模擬軟體 Microwave Office [45]，將這些元件值帶入並模擬出與使用全
波模擬軟體 Zeland IE3D [46]相近的結果。
在上述的流程中，在萃取等效電路元件值時，必定需要借助著其他輔助工具
97
其中 Lni 代表第 n 個節點與第 i 個節點間的路徑電感，而 Cn 表示第 n 個節點對接
地層的電容值。相同的，若要利用(7-9)來說明圖 7.8，將 n = 1, i =2, 3, 4, 5, 6, 7
代入(7-7)即可。
7
8
2
4
56
10
16
15
12 141311
17
18
19
20
1
3
21
22
23
9
24
25
26
27 28 29
: The ports of pin/decoupling capacitors
: The virtual ports
圖 7.7 網格分割圖
Vn
In
Cn
Vi6
Ini6
i1=2 i2=3
i3=4
i4=5
Ci5
L
ni5
i5=6
n=1
i6=7
L
ni2Ln
i 1
Ln
i 4
Lni6 Lni3
Vi5
Vi4
Vi3
Vi2Vi1
Ini3
Ini2
Ini5
In
i 4
In
i 1
Ci4
Ci3
Ci2Ci1
Ci6
圖 7.8 電路示意圖
99
z 軸方向與積分方向的外積作內積：
1 1
( ( , ) ) ( , )
l l l
H dl V x y z dl V x y z dl
j h j h        
         (7-15)
圖 7.10 表示此封閉線積分的路徑圖，線積分的方向為沿著虛線逆時針方向。
以圖 7.10 而言，就是由 a 點開始，經由 b、c、d、e、f 回到 a 的方向完成一個封
閉的線積分。虛線的交會點為各個三角網格的外心，所以每一條虛線皆代表通過
其三角網格一邊的垂直平分線，故 z dl
 的方向會是此虛線垂直平分該三角網格
的方向。以圖 7.10 來說，埠一與埠二之間的積分路徑的 z dl
 就會是 12a 方向，
故可以將(7-15)進一步表示成：
1 1( , ) ( , ) ( )
i
nil l
i
V x y z dl V x y a dl
j h j h      
  (7-16)
(7-16)為多廣義的表示式，若要以(7-16)來說明圖 7.10 中的結構，將 n = 1, i = 2, 3,
4, 5, 6, 7 代入即可。
在三角網格的邊長遠小於波長時，可以將相鄰兩虛擬接點間的電壓以線性的
方式作近似，也就是說此時電壓的梯度會近似於兩點間電壓分布的斜率，其值為
兩點電壓的差值除以兩點之間的距離，並且把此近似代入(7-16)中，可以得到：
  1 1( , ) ( ) ( ) ( )
i i
i n
ni ni nil l
i i ni
V V
V x y a dl a a
j h j h d 
       (7-17)
dni 表示第 n 個節點與第 i 個節點之間的距離。同 (7-16)，若要說明圖 7.10 中的
結構，將 n = 1, i = 2, 3, 4, 5, 6, 7 代入(7-17)即可。
101
最後將(7-17)作積分後，可以得到(7-11)左邊的最後積分結果：
 1 ( ) ( )
i
i n n i
ni ni nis l
i ini ni
V V V V
H d s a a l
j h d j hd 
      
   (7-18)
lni 表示第 n 個節點與第 i 個節點之間垂直平分線的長度，可參考圖 7.10。
接下來，針對(7-11)等號右邊的面積分討論。根據邊界條件，可以求出電源
接地平面上的電流密度：
2 1
2 1
( )
1
( ) ( , )
medium medium
medium medium
z H H J
J z H H z H V x y
j h
  
      
  
     (7-19)
其中介質一(medium1)為電源接地層間的介質，介質二(medium2)則是完美導體
(perfect conductor)。
求得電流密度後，將(7-19)代入(7-11)等號右邊並做面積分，可以得到：
( ) ( )
1
( ( , )) ( )
s s
s s
j E J ds j E J zds
j E V x y zds j E zds
j h
 
 
  
   
 
 
    
   
(7-20)
在(7-20)的積分式中，電流密度與積分方向為正交，故該項的積分結果為零。並
且在低頻時，可以將積分區域中的電場均勻近似成該點的電場值，故(7-20)可以
積分成為：
( ) ( )n ns
V
j E zds j A
h
  
 (7-21)
An 為第 n 個節點四周虛線圍成的面積，以圖 7.10 而言，A1 (n = 1)就是由 abcdeaf
圍起來的多邊形面積。Vn 就是第 n 個節點的電壓值(參考圖 7.10，n = 1)，h 為厚
度。將(7-11)的左右兩邊各做面積分後可以得到(7-18)與(7-21)，在合併這兩式後，
可以得到：
103
所以在(7-21)中，第 n 點的面積 An 為需要修正為：第 n 點四周虛線以及板邊
圍成的面積，就是 abcdefa 圍成的面積。把修正的部分帶入原先的推導後，可以
得到修正後的板邊電容與電感公式：
( )
( ) (physical portion)
n edge
n edge
A
C
h
 (7-26)
,
,
,
n edge
n edge
n edge
hd
L
l
 (7-27)
Edge of plane
Edge of plane
Physical
portion
a
b
cd
e
Vn
Vedge1
Vedge2
Vi1
Vi2
dn,edge2
dn,edge1
ln,edge1
ln,edge2
ln,i1 dn,i1
f
圖 7.11 板邊電感修正
7-3-4 損耗修正
在真實的情況中，介質與金屬往往會有損耗存在，如欲把介質損耗考慮進模
型中，則只需要把介電常數修正為：
' '' (1 tan )dj j        (7-28)
tan d為介質的損耗常數，把損耗因子帶入(7-22)後，可以得到：
105
(2)
1 ( )H AkH k I  (7-33)
其中，
(2)
1
1
2 ( )
A
akH ka

k 為波數，為距離連通柱中心的長度，a 為連通柱的半徑， (2)0H 與 (2)1H 分別表
示階數為 0 與 1 的第二種型式之 Hankel 函數。
如圖 7.12 所示，當一個頻率為的交變電流 I 流經連通柱時，連通柱(第 n
個節點)邊緣以及第 i 點之間的電壓差可以利用(7-32)表示出來：
2
(2) (2)
0 0( ) ( ( ) ( ))n i n i ni
k h
V V E E h A H ka H kd I
j     (7-34)
電壓的參考平面為接地面(下層平面)。再利用 Hankel 函數在 k趨近於零的近似
將(7-34)化簡：
2
2
2 2
(1 ln 1 ln )
2 2
2
( ln )
ni
n i
ni
k h ka kd
V V A j j I
j
k h d
A I
a
 
  

   

(7-35)
接著，如同(7-14)將磁場的旋度作面積分以求得電流，再利用史托克定理，
將等號磁場旋度作面積分改成磁場對圍繞該區域的線積分，其積分路徑為
abcde.....a：
 (2)
1 ( )s l lH d s H dl AkH k I dl        
      (7-36)
相同的，利用 Hankel 函數在k趨近於零的近似，將(7-36)化簡：
 
 
1 2 2
2 1 2 1
ni
l l
K
l l
i
Akj I dl AI j dl
k
jAI dl jAI dl
 
  
 
   
  
   
 
 
 
 
 

(7-37)
107
lni1
Vi1
Ini1
a
Vi2 Vi3
Vi4
dni1
lni4
Ini4
dni4
Vn
a
b
c
d
e
圖 7.12 連通柱穿層之電壓電流分析
i1
i2
i3
i4
i5i6
lni1
lni4
lni3lni2
lni6
lni5
1ni

2ni
 3ni
4ni

5ni

6ni

Via
2a
圖 7.13 Lni,via-effect 考量之夾角
7-5 模擬及實驗結果比較
利用前面幾個小節討論出來的結果，本節將針對不同的饋入位置以及不同的
網格切割來做設計，分成的四個例子來做說明。
範例(1)為一對厚度 1.6 mm 之電源接地平面，長與寬均為 50 mm，介電常數
109
到整個電源接地平面，其模型的輸入阻抗與轉換阻抗模擬結果分別如圖 7.20(a)
與圖 7.20(b)所示。比較起前兩種網格切法，此種切法的準確度，無論在輸入阻
抗或是轉換阻抗，皆可以到達第三個共振模態(TM20，2.86 GHz)，甚至趨近於 3
GHz，對於一般的電源完整度問題而言，套用此網格切法去對於整片電源接地平
面做分割，已經很足夠。在範例(3)網格切法中，觀察埠與四周虛擬接點，考量
連通柱效應產生的路徑電感經計算出來約為 3.0551 nH 左右。
而在實驗方面，因以上三種結構的觀察埠皆相同，故實驗皆為同一種，並利
用中心直徑為 1.3 mm 的 SMA 接頭作為與網路分析儀的橋樑，實際洗出的電路
板如圖 7.21 所示。在扣除掉 SMA 的接頭效應後，可以發現圖 7.18~圖 7.20 中模
擬的結果和實驗的結果相當的一致。美中不足的是實驗結果在低頻的零點會有相
當些微的偏移(較模擬的低)，這是可能是由於接頭效應扣除不完全。造成電容電
感值較大一些，使得共振點比較低。
從以上三個不同網格切法的模擬結果來看，網格的粗細會直接影響模型的準
確度，網格越細密，則模型準確的頻率會越高。而局部細密的網格雖然可以提升
準確性以及頻寬，但是效果有限。真正要將準確性有效率的往高頻推移，則要從
整片電源接地平面中最大的網格下手(或點與點間最長的距離)。因為從物理機制
的角度來看，共振的頻率是與電源接地平面的尺寸有著直接的關係，而且當共振
出現時，是整片電源接地平面在共振，不是侷限於某些部分共振，所以要用整片
的角度來分析網格，而不是局部。
所以當要對一個電源接地平面作模型化時，需要將點與點之間的最長邊控制
在某個範圍，一旦有某一段距離特別長時，可能就會造成模型的結果有偏差。以
波長的角度來看：
0
0
1
longest
r
c
d
N f N


  (4-41)
longestd 為點與點之間最長距離， 0與 0f 分別表示在觀察範圍裡的最小波長與最
高頻率，N 則表示要將最小波長作 N 等份作為點與點之間的最長距離。在經驗
上， N 4 就可以達到不錯的效果；換句話說，點與點的距離至少要在四分之
111
7
8
: The ports of pin/decoupling capacitors
: The virtual ports
50
Unit:mm
(0,0) (20,0) (50,0)
(20,50) (50,50)
3
4 5
6
9
10
16
(30,0)
50
15
(0,50)
12
1413
11
1
2
17 18 19 20
1.3
1.3
圖 7.14 範例(1)網格分割圖
7
8
: The ports of pin/decoupling capacitors
: The virtual ports
50
Unit:mm
(0,0) (20,0) (50,0)
(15,50) (50,50)
3
4 5
6
9 10
16
(35,0)
50
15
(0,50)
12
1413
11
1
2
17 18 19 20
21 22 23
24
25
26 27 28
29
30
31 32
33
(30,50)
圖 7.15 範例(2)網格分割圖
113
0 1 2 3
Frequency (GHz)
0.01
0.1
1
10
100
1000
S
el
f-
im
p
ed
an
ce
(O
h
m
)
Z11, Equivalent model result
(Without correction term of via)
Z11, Equivalent model result
(With correction term of via)
Z11, Full-wave simulation result (IE3D)
Z11, Measurement
圖 7.18(a) 範例(1)網格分割下，輸入阻抗模擬結果與量測比較
0 1 2 3
Frequency (GHz)
1
10
100
1000
T
ra
n
sf
er
-i
m
p
ed
an
ce
(O
h
m
)
Z12, Equivalent model result
(Without correction term of via)
Z12, Equivalent model result
(With correction term of via)
Z12, Full-wave simulation result (IE3D)
Z12, Measurement
圖 7.18(b) 範例(1)網格分割下，轉換阻抗模擬結果與量測比較
115
0 1 2 3
Frequency (GHz)
0.01
0.1
1
10
100
1000
S
el
f-
im
p
ed
an
ce
(O
h
m
)
Z11, Equivalent model result
(Without correction term of via)
Z11, Equivalent model result
(With correction term of via)
Z11, Full-wave simulation result (IE3D)
Z11, Measurement
圖 7.20(a) 範例(3)網格分割下，輸入阻抗模擬結果與量測比較
0 1 2 3
Frequency (GHz)
1
10
100
1000
T
ra
n
sf
er
-i
m
p
ed
an
ce
(O
h
m
)
Z12, Equivalent model result
(Without correction term of via)
Z12, Equivalent model result
(With correction term of via)
Z12, Full-wave simulation result (IE3D)
Z12, Measurement
圖 7.20(b) 範例(3)網格分割下，轉換阻抗模擬結果與量測比較
117
0 1 2 3
Frequency (GHz)
0.01
0.1
1
10
100
1000
T
ra
n
sf
er
-i
m
p
ed
an
ce
(O
h
m
)
Z12, Equivalent model result
(Without correction term of via)
Z12, Equivalent model result
(With correction term of via)
Z12, Full-wave simulation result (IE3D)
Z12, Measurement
圖 7.22(b) 範例(4)網格分割下，轉換阻抗模擬結果與量測比較
0 1 2 3
Frequency (GHz)
0.1
1
10
100
1000
S
el
f-
im
p
ed
an
ce
(O
h
m
)
Z22, Equivalent model result
(Without correction term of via)
Z22, Equivalent model result
(With correction term of via)
Z22, Full-wave simulation result (IE3D)
Z22, Measurement
圖 7.22(c) 範例(4)網格分割下，輸入阻抗模擬結果與量測比較
119
7-6 模型化之設計準則
在利用本章之方法對一個電源接地平面作模型化時，有下列幾點準則需要注
意：
1)點與點之間最長的距離需滿足(7-41)中頻率與波長的關係，另外 N 值大小
會在準確度與計算時間上有著互易的關係，取捨時需注意。
2)在做三角網格分割時，避免鈍角三角形的情形出現，因為鈍角三角形的外
心會落在三角形之外，會造成真實情形與推導中的近似關係間的誤差量加大，造
成準確度不佳。
3)虛擬接點的擺置，除了讓點與點之間的距離縮短外，在結構的轉角處也需
要擺放，才能充分的將原本結構透過模型表現出來。
121
一個共振模態(TM10，1.46 GHz)，已經降到 1.25 GHz 左右，而在 1.5 GHz 附近，
也多出了一個非矩形共振模態的共振效應。也說明了當電源接地層受到破壞後，
其共振頻率點無法再以公式有效的推估出來，使得要抑制此電路的接地雜訊會更
加棘手。
此外，從圖 8.2(a)-(c)也可以驗證先前推導的理論，是適用在圖 8.1 這種破碎
的結構。在 2 GHz 之前的共振模態，不但可以描述出來，而且頻率點也相當的
精準；在 2 ~ 3 GHz 共振模態雖然也有描述出來，但在準確性上就相對的比較差。
若要改善此現象，需要將(7-39)中的 N 值提高或是將頻率加高。
而在實驗方面，利用 FR-4 以及網路分析儀量測，在扣掉 SMA 接頭效應後，
可以看出量測與模擬的結果以及連通柱補償後的模型在 2 GHz 前也是相當穩合
的，實驗電路板如圖 8.3 所示。
(0,0) (15,0) (50,0)
(0,50) (30,50)
50
m
m
30mm
20m
m
: The ports of pin/decoupling capacitors
: The virtual ports Unit:mm
1
2
v
3 4
5 6
7 8
9 10
11 12
13 14 15
16
17
18
19 20 21
22
23
24 25 26 27
2829
30 31
32
33 34
35
圖 8.1 破碎不完整平面之網格分割圖
123
0 1 2 3
Frequency (GHz)
0.1
1
10
100
1000
S
el
f-
im
p
ed
an
ce
(O
h
m
)
Z22, Equivalent model result
(Without correction term of via)
Z22, Equivalent model result
(With correction term of via)
Z22, Full-wave simulation result (IE3D)
Z22, Measurement
圖 8.2(c) 破碎不完整平面之輸入阻抗模擬結果與量測比較
圖 8.3 破碎不完整平面之實驗圖
125
0 0.4 0.8 1.2 1.6 2
Frequency (GHz)
1E-010
1E-009
1E-008
1E-007
1E-006
1E-005
0.0001
0.001
0.01
0.1
1
10
T
ra
n
sf
er
-im
p
ed
an
ce
(O
h
m
)
Z12, Transfer-impedance after optimization
Z12, Full-wave simulation result (SIwave)
圖 8.4(b) 破碎平面之去耦合電容最佳化轉換阻抗結果
表 8-1 破碎平面之去耦合電容之使用數量
Type of Capacitor Capacitance(F)
3
4
5
2
1
470p
1n
220n
470n
22n
AmountESL(H) ESR(Ohm)
260p
260p
450p
400p
600p 4m
20m
69m
44m
102m
40
8
0
0
0
127
第九章 結論
現今，隨著高速數位電路設計的趨勢愈來愈往高頻、低電壓、電路高密集度
發展，訊號切換的暫態時間愈來愈短以及系統位元數也愈來愈高，因此在層板內
部的接地雜訊效應由低頻至數 GHz 的影響已不能再被忽略，因此吾人才針對接
地雜訊抑制的相關議題，進行完整地理論分析與提出抑制設計。
首先在第二章針對接地雜訊產生的原因以及現階段相關的抑制方法作了一
些基本的介紹，並且更進一步介紹了近幾年在國際各大研討會相當熱門的共平面
式與嵌入式的電磁能隙結構，同時討論並比較其於接地雜訊抑制上的工作原理與
相關運作機制。
對於內嵌式電磁能隙結構的設計，在第三章提出一實用性高的單位結構之等
效模型設計公式，並對於完整頻帶的設計以及縮小化的螺旋型 EBG 架構皆發展
出一有效且實用的設計方法與流程，同時藉由實際結構尺寸的改變來驗證其準確
性。
在第四章則是對於內嵌式電磁能隙結構完整的佈局方式提出了有效面積設
計的準則以及針對實際結構不同參數的改變，以及一些等效模型所忽略的參數
(ex.連通柱饋入點與穿孔連通柱)等的影響作相關分析與討論，來分析等效電路模
型的可適用範圍，並且透過頻域的分析來觀察整個止帶的變化是否符合關係式所
預期。
第五章則將論文中前半部份所提出內嵌式電磁能隙結構相關的設計方法與
技術實際應用於高速數位電路系統的設計整合上，提出一系統化的分析方法，結
合現有電路板常見的抑制接地雜訊的方法，像是開槽線與去耦合電容，來達到一
由 DC 至數 GHz 的寬頻(Wide-Band)雜訊抑制效果。最後藉由實驗結果，驗證吾
人在第三章與第四章所提出之 EBG 結構與設計和佈局方法與模擬所得到的結論
符合，並且藉由頻域的量測，可以確信藉由適當地設計 EBG 結構以及結合開槽
線架構，可得到一由低頻至 5GHz 的寬頻雜訊抑制的效果。
在第六章為探討去耦合電容的最佳化，吾人利用了快速空腔模型與基因演算
法，得到了有效抑制雜訊以降低目標阻抗的結果。也比較了去耦合電容有無寄生
129
參考文獻
[1] 2003 International Technology Roadmap for Semiconductors (ITRS),
http://www.itrs.net/
[2] C. W. Ho, D. A. Chance, C. H. Bajorek, and R. E. Acosta, “The thin-film module
as a high- performance semiconductor package,” IBM J. Res. Develop., vol. 26,
pp. 286-296, May 1982.
[3] G. A. Katopis, “Delta-I noise specification for a high-performance computing
machine,” Proc. IEEE, vol. 73, pp. 1405-1415, Sept. 1985.
[4] Y. Chen, Z. Wu, A. Agrawal, Y. Liu, and J. Fang, “Modeling of delta-I noise in
digital electronics packaging,” 1994 IEEE Multi-Chip Module Conf., pp.
126-131, Santa Cruz, CA, March 1994.
[5] S. Van den Berghe, F. Olyslager, D. De Zutter, J. De Moerloose, and W.
Temmerman, “Study of ground bounce caused by power plane resonances,” 
IEEE Trans. Electromagn. Compat., vol. 40, pp. 111-119, May 1998.
[6] C. T. Wu, G. H. Shiue, S. M. Lin, and R. B. Wu, “Composite efects on 
reflections and ground bounce for signal line through a split power plane,” IEEE
Trans. Adv. Packag., vol. 25, pp.297-301, 2002.
[7] J. Choi, S. Chun, N. Na, M. Swaminathan, and L. Smith, “A methodology for 
the placement and optimization of decoupling capacitors for Gigahertz
systems,” 13th Int’ Conf. VLSI Design, pp. 156-161, 2000.
[8] R. K. Ulrich and L. W. Schaper, Integrated Passive Component Technology.
New York：IEEE and Wiley Intersci., 2003
[9] J. M. Hobbs, H. Windlass, V. Sindaram, S. Chun, G. E. White, M. Swaminathan,
and R. Tummala, “Simultaneous switching noise suppression for high speed 
systems using embedded decoupling,” Proc. 51st Electronic Comp. Technol.
Conf., 2001, pp.339-343.
[10]C. T. Wu and R. B. Wu, “Two-dimensional finite-difference time-domain method
combined with open boundary for signal integrity issues between isolation
islands,” IEEE 11th Topical Meeting Elect. Perform. Electron. Packag., pp.
283–286. 2002.
[11] Y. Jeong, H. Kim, J. Kim, J. Park, and J. Kim, “Analysis of noise isolation 
methods on split power/ground plane of multi-layer package and PCB for low
jiter mixed mode system,” 2003 IEEE Proc. Topical Meeting Elect. Perform.
Electron. Packag., pp.199-202. Oct. 2003.
[12] J. S. Pak, J. Lee, H. Kim, and J. Kim, “Prediction and verification of
power/ground plane edge radiation excited by through-hole signal via based on
balanced TLM and via coupling model,” 2003 IEEE Proc. Topical Meeting Elect.
Perform. Electron. Packag., pp.181-184. Oct. 2003.
131
power distribution networks in multilayer printed circuit boards,” IEEE Trans.
Adv. Packag., vol. 27, pp. 97-106, Feb. 2004.
[26] H. Chen, J. Fang, and W. Shi, “Efective decoupling radius of decoupling
capacitor.” IEEE 9th Topical Meeting Elect. Perform. Electro. Packag., pp.
277-280, Oct. 2001
[27]B. Archambeault and S. Connor, “The effect of decoupling capacitor distance on
printed circuit boards using both frequency and time domain analysis,” IEEE
13th Topical Meeting Elect. Perform. Electro. Packag., pp. 650-654, Oct. 2005.
[28] D. Pozar, Microwave Engineering, 2nd ed., New York: Wiley, 1998.
[29] S.V. den Berghe, F. Olyslager, D. De Zutter, J De Moerloose, and W.
Temmerman, “Study of the ground bounce caused by power planes resonance,” 
IEEE Trans. Electromagn. Compat., vol. 40, no.2, pp.111-119, May 1998.
[30] Ansoft, High Frequency Structure Simulator Version 9.1 (www.ansoft.com).
[31] K. -B. Wu, A. -S. Liu, G. -H. Shiue, C. -M. Lin, R. -B. Wu, "Optimization for the
locations of decoupling capacitors in suppressing the ground bounce by Genetic
Algorithm", Progress Electromagn. Res. Symp. (PIERS), Hangzhou, China
2005.
[32] L. Yang, Z. Feng, F. Chen, and M. Fan, “A novel compact electromagnetic 
band-gap (EBG) structures and its application in microstrip antenna arrays,” 
IEEE Trans. Microwave Theory Tech., vol 53, pp183-190, Jan 2005.
[33] S. Shahparnia and O. M. Ramahi, “Simple and accuratecircuit models for high-
impedance surfaces embedded in printed circuit boards,” IEEE Antenna
Propagat. Symp., 2004.
[34] H. W. Johnson, High-Speed Signal Propagation: Advanced Black Magic,
Prentice Hall, 2003, ch.5
[35] 孫瑞伯，多層連通柱結構的等效模型擷取與時域分析，國立台灣大學碩士
論文, 2004 年 6 月
[36] S. Shahparnia and O. M. Ramahi,” A simple and efective model for 
electromagnetic bandgap structures embedded in printed circuit boards” IEEE
Microw. Wireless Comp. Lett., vol. 15, no. 10, Oct. 2005.
[37] J. Lee, H. Kim, and J. Kim, “High dielectric constant thin flim EBG
power/ground network for broadband suppression of SSN and radiation
emissions,” IEEE Microw. Wireless Comp. Lett., vol. 15, pp. 505-507, Aug.
2005,.
[38] S. Shahparnia and O. M. Ramahi, “Miniaturized electromagnetic bandgap 
structures for ultra-wide band switching noise mitigation in high-speed printed
circuit boards and packages,” IEEE 13th Topical Meeting Elect. Perform.
Electro. Packag., pp. 211-214, Oct. 2004
參加亞洲微波會議出國報告書 
 
撰寫人：沈澤旻 
民國九十七年九月十一日 
 
參加會議經過及與會心得 
   
本次出國是參加 2007 亞太微波會議(2007 Asia-Pacific Microwave 
Conference)，主要是進行投稿論文的口頭報告。 
 
    這次的會議是在泰國曼谷舉行，會議的地點在曼谷市區的 Grant Hyatt 舉
行，會議的時間由 12/11~12/14，其中 12/11 為註冊日，正式的論文發表是
12/12~12/14。 
 
    去程於 12/9 的上午，由桃園中正國際機場出發，經過三四個小時的航程，
班機直達泰國，一出機場大門即可搭乘計程車前往市區的旅館，約略半個多小時
即可抵達，曼谷市區內有三條捷運線，由所住宿的旅館到會議現場，只要一次轉
乘就可以到達，還算方便。 
 
參加研討會情形 
 
這次會議，我們所投稿的論文需進行口頭報告，大會安排我們報告的場次為
12/13，上午 10:20 進行的 waveguide device 議程來報告，一早就由旅館出發，
前往會場做準備。這次報告的內容主要是利用低溫共燒陶瓷所合成的矩形波導共
振腔結構，來設計 30GHz 的帶通濾波器，濾波器彼此是使用槽線耦合的，我們於
此結構再加上一連通柱耦合結構，不但能增加濾波器的頻率選擇度，亦能縮小電
路面積，符合電子產品輕薄短小與高品質的目標。由於之前已經參加會議口頭報
告的經驗，所以並不會太緊張，回答了幾個問題之後，就順利完成這次的報告了。 
 
APMC 心得報告 
電波組  R95942082 錢鴻億 
 這次有機會參加 APMC 出國報告，還蠻高興的！這次是我第一次出國報告，
心情雖然緊張，但也多了一股興奮。因為沒有經驗以及要在大家面前用英語報
告，我在事前不斷的演練以及修改講稿，不禁讓我想到專題討論的預演真的很有
用，因為真正在泰國上台報告時，台下的人還比較少，心情上也因為有了預演的
經驗而比較輕鬆，有預演過真的有差！ 
這次 APMC 是在泰國舉辦，會場是在凱悅飯店。在會議的期間，看到不少
原本只是 PAPER 上看過或者是聽說過的名人，這種近距離的接觸讓我多了份真
實感，真正感覺到我要在這種國際場合下報告。在正式報告時，因為多了預演的
經驗，報告也多了份自信，過程還算順利，報告後的發問也還在預料當中，加上
主席也人很好的幫忙回答，一場二十分鐘的報告順利完成！ 
因為機會難得，除了自己報告外，也聽了許多場不同主題的報告。報告人除
了來自台灣、大陸外，還包括日本、韓國、泰國等不同國家，這讓我想到雖然國
家不同母語不同，卻藉著國際上的通用語言—英文—使不同國籍的人能夠溝通，
著實神奇！出國的這幾天，深深領悟到英文真的很重要，重要性不是在於會多少
單字文法，而是在於可以與人溝通！幾場報告聽下來，發現報告人回答不出問
題，通常都是聽不懂問題或者是不知道如何用英文回答，而這些問題其實都蠻基
本的，這現象凸顯出英文的重要性！ 
除了語言的體悟之外，也看到許多報告提出不一樣的觀點跟設計方法，讓我
在看問題的角度上寬廣了許多，這次參加 APMC 實在是獲益良多！ 
參加國際微波會議(IMS)報告 
陳柏均 
本次出國主要是為了協助台灣大學電信所在 2008 國際微波會議參
與展出的攤位。而此次舉辦會場在美國喬治亞州亞特蘭大市(Atlanta, 
GA)中心的世界會議中心(World Congress Center)。 
去程時由桃園國際機場先飛香港，於香港轉機至紐約，再由紐約轉
至亞特蘭大。回程時則反過來。這次的航程也見識到了美國國內航空
的誤點狀況。日後若要在美國境內轉機，需多加一些緩衝時間才保險。 
第一天(6/16)下午就先到達展場進行布置的工作。此次為了展場攜
帶去的有十二張成果展示的全開海報，若干電路實品，以及成果展示
手冊數百本。由於展場並無提供布告欄，我們只能將海報以膠帶黏在
攤位後的布幕上，花了數小時才告佈置完成。 
第二天展場開始後就見識到了 IMS 的盛況，全世界作微波的大公
司都參與了展出，人數眾多，場面相當的熱鬧。而在參與展出的學校
方面，喬治亞理工學院，伊利諾大學，麻省大學，佛羅里達大學等等。
在學校的展示部分，我個人是覺得台灣大學在這次的成果展示上是最
充實的，並且詢問度也很高，準備的手冊很快就發完了，之後可以多
印一些。 
這次的參展，感覺台大在微波領域的成果的確是相當的豐碩，不過
