Report.sources['shifter.vhd'] = '------------------------------------------------------------------------------------------------------------------------\n--&nbsp;File&nbsp;Information&nbsp;Section\n--\n--&nbsp;(C)&nbsp;COPYRIGHT&nbsp;2018&nbsp;ESG&nbsp;GmbH\n--&nbsp;ALL&nbsp;RIGHTS&nbsp;RESERVED\n--\n--&nbsp;Filename&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;design.vhd\n--&nbsp;Author&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;Maximilian&nbsp;Moosrainer\n--&nbsp;Date&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;31.01.2018\n--&nbsp;Description&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;This&nbsp;is&nbsp;an&nbsp;example&nbsp;design&nbsp;for&nbsp;a&nbsp;first&nbsp;introduction&nbsp;to&nbsp;UVVM\n--&nbsp;Revision&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;0\n--&nbsp;Mod.&nbsp;History&nbsp;:&nbsp;&nbsp;&nbsp;&nbsp;Date&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;By&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Revision&nbsp;&nbsp;&nbsp;&nbsp;Modification&nbsp;Description\n--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;31.01.2018&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Moox&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Initial&nbsp;commit\n------------------------------------------------------------------------------------------------------------------------\n&nbsp;\nlibrary&nbsp;ieee;\nuse&nbsp;ieee.std_logic_1164.all;\nuse&nbsp;ieee.numeric_std.all;\n&nbsp;\n--&nbsp;This&nbsp;is&nbsp;an&nbsp;example&nbsp;design&nbsp;outputs&nbsp;the&nbsp;input&nbsp;word&nbsp;shifted&nbsp;to&nbsp;the&nbsp;right&nbsp;by&nbsp;one&nbsp;bit&nbsp;\nentity&nbsp;shifter&nbsp;is\n&nbsp;&nbsp;&nbsp;&nbsp;port(\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;input\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;port_clk_i&nbsp;:&nbsp;in&nbsp;std_logic;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;20&nbsp;MHz&nbsp;system&nbsp;clock&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;port_reset_i&nbsp;:&nbsp;in&nbsp;std_logic;&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;synchronous,&nbsp;active&nbsp;high&nbsp;reset\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;port_data_i&nbsp;:&nbsp;in&nbsp;std_logic_vector(7&nbsp;downto&nbsp;0);&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;data&nbsp;to&nbsp;be&nbsp;shifted\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;output\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;port_data_o&nbsp;:&nbsp;out&nbsp;std_logic_vector(7&nbsp;downto&nbsp;0)&nbsp;:=&nbsp;(others&nbsp;=&gt;&nbsp;&apos;0&apos;)&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;resulting&nbsp;data\n&nbsp;&nbsp;&nbsp;&nbsp;);\nend&nbsp;entity&nbsp;shifter;\n&nbsp;\narchitecture&nbsp;rtl&nbsp;of&nbsp;shifter&nbsp;is\n&nbsp;&nbsp;&nbsp;&nbsp;\nbegin\n&nbsp;&nbsp;&nbsp;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;system&nbsp;process\n&nbsp;&nbsp;&nbsp;&nbsp;process(port_clk_i)\n&nbsp;&nbsp;&nbsp;&nbsp;begin\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;if(rising_edge(port_clk_i))&nbsp;then\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;if(port_reset_i&nbsp;=&nbsp;&apos;1&apos;)&nbsp;then\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;now&nbsp;reset&nbsp;the&nbsp;output\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;port_data_o&nbsp;&lt;=&nbsp;(others&nbsp;=&gt;&nbsp;&apos;0&apos;);\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;else\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;port_data_o&nbsp;&lt;=&nbsp;port_data_i&nbsp;srl&nbsp;1;\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;port_data_o(7)&nbsp;&lt;=&nbsp;&apos;0&apos;;\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;end&nbsp;if;\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;end&nbsp;if;\n&nbsp;&nbsp;&nbsp;&nbsp;end&nbsp;process;\n&nbsp;&nbsp;&nbsp;&nbsp;\nend&nbsp;architecture&nbsp;rtl;\n';
Report.brushes['shifter.vhd'] = 'vhdl'
