Partition Merge report for pr_2007
Mon Jul 24 14:26:28 2017
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Connections to In-System Debugging Instance "auto_signaltap_0"
  5. Partition Merge Partition Warnings
  6. Partition Merge Partition Statistics
  7. Partition Merge Partition Pin Processing
  8. Partition Merge Resource Usage Summary
  9. Partition Merge RAM Summary
 10. Partition Merge DSP Block Usage Summary
 11. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Partition Merge Summary                                                       ;
+---------------------------------+---------------------------------------------+
; Partition Merge Status          ; Successful - Mon Jul 24 14:26:28 2017       ;
; Quartus II 64-Bit Version       ; 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name                   ; pr_2007                                     ;
; Top-level Entity Name           ; pr_2007                                     ;
; Family                          ; Cyclone V                                   ;
; Logic utilization (in ALMs)     ; 6,064 / 32,070 ( 19 % )                     ;
; Total registers                 ; 4603                                        ;
; Total pins                      ; 49 / 457 ( 11 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 190,720 / 4,065,280 ( 5 % )                 ;
; Total DSP Blocks                ; 1 / 87 ( 1 % )                              ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI TX Channels          ; 0                                           ;
; Total PLLs                      ; 1 / 6 ( 17 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Source File            ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_signaltap:auto_signaltap_0 ;
; vga_top:U9                     ; User-created   ; Post-Fit          ; Post-Fit               ; vga_top:U9                     ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "auto_signaltap_0"                                                                                                                                                                                                                                                                                             ;
+-----------------------------------+---------------+-----------+----------------+-------------------+--------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                              ; Type          ; Status    ; Partition Name ; Netlist Type Used ; Actual Connection                                                                    ; Details                                                                                                                                                        ;
+-----------------------------------+---------------+-----------+----------------+-------------------+--------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; ad:ad_u3|ad_data[0]               ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ad:ad_u3|ad_data_temp[2]                                                             ; N/A                                                                                                                                                            ;
; ad:ad_u3|ad_data[0]               ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ad:ad_u3|ad_data_temp[2]                                                             ; N/A                                                                                                                                                            ;
; ad:ad_u3|ad_data[1]               ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ad:ad_u3|ad_data_temp[3]                                                             ; N/A                                                                                                                                                            ;
; ad:ad_u3|ad_data[1]               ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ad:ad_u3|ad_data_temp[3]                                                             ; N/A                                                                                                                                                            ;
; ad:ad_u3|ad_data[2]               ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ad:ad_u3|ad_data_temp[4]                                                             ; N/A                                                                                                                                                            ;
; ad:ad_u3|ad_data[2]               ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ad:ad_u3|ad_data_temp[4]                                                             ; N/A                                                                                                                                                            ;
; ad:ad_u3|ad_data[3]               ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ad:ad_u3|ad_data_temp[5]                                                             ; N/A                                                                                                                                                            ;
; ad:ad_u3|ad_data[3]               ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ad:ad_u3|ad_data_temp[5]                                                             ; N/A                                                                                                                                                            ;
; ad:ad_u3|ad_data[4]               ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ad:ad_u3|ad_data_temp[6]                                                             ; N/A                                                                                                                                                            ;
; ad:ad_u3|ad_data[4]               ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ad:ad_u3|ad_data_temp[6]                                                             ; N/A                                                                                                                                                            ;
; ad:ad_u3|ad_data[5]               ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ad:ad_u3|ad_data_temp[7]                                                             ; N/A                                                                                                                                                            ;
; ad:ad_u3|ad_data[5]               ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ad:ad_u3|ad_data_temp[7]                                                             ; N/A                                                                                                                                                            ;
; ad:ad_u3|ad_data[6]               ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ad:ad_u3|ad_data_temp[8]                                                             ; N/A                                                                                                                                                            ;
; ad:ad_u3|ad_data[6]               ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ad:ad_u3|ad_data_temp[8]                                                             ; N/A                                                                                                                                                            ;
; ad:ad_u3|ad_data[7]               ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ad:ad_u3|ad_data_temp[9]                                                             ; N/A                                                                                                                                                            ;
; ad:ad_u3|ad_data[7]               ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ad:ad_u3|ad_data_temp[9]                                                             ; N/A                                                                                                                                                            ;
; ad:ad_u3|ad_data_in[0]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ad_data_in[0]                                                                        ; N/A                                                                                                                                                            ;
; ad:ad_u3|ad_data_in[0]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ad_data_in[0]                                                                        ; N/A                                                                                                                                                            ;
; ad:ad_u3|ad_data_in[1]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ad_data_in[1]                                                                        ; N/A                                                                                                                                                            ;
; ad:ad_u3|ad_data_in[1]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ad_data_in[1]                                                                        ; N/A                                                                                                                                                            ;
; ad:ad_u3|ad_data_in[2]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ad_data_in[2]                                                                        ; N/A                                                                                                                                                            ;
; ad:ad_u3|ad_data_in[2]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ad_data_in[2]                                                                        ; N/A                                                                                                                                                            ;
; ad:ad_u3|ad_data_in[3]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ad_data_in[3]                                                                        ; N/A                                                                                                                                                            ;
; ad:ad_u3|ad_data_in[3]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ad_data_in[3]                                                                        ; N/A                                                                                                                                                            ;
; ad:ad_u3|ad_data_in[4]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ad_data_in[4]                                                                        ; N/A                                                                                                                                                            ;
; ad:ad_u3|ad_data_in[4]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ad_data_in[4]                                                                        ; N/A                                                                                                                                                            ;
; ad:ad_u3|ad_data_in[5]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ad_data_in[5]                                                                        ; N/A                                                                                                                                                            ;
; ad:ad_u3|ad_data_in[5]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ad_data_in[5]                                                                        ; N/A                                                                                                                                                            ;
; ad:ad_u3|ad_data_in[6]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ad_data_in[6]                                                                        ; N/A                                                                                                                                                            ;
; ad:ad_u3|ad_data_in[6]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ad_data_in[6]                                                                        ; N/A                                                                                                                                                            ;
; ad:ad_u3|ad_data_in[7]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ad_data_in[7]                                                                        ; N/A                                                                                                                                                            ;
; ad:ad_u3|ad_data_in[7]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ad_data_in[7]                                                                        ; N/A                                                                                                                                                            ;
; ad:ad_u3|ad_data_in[8]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ad_data_in[8]                                                                        ; N/A                                                                                                                                                            ;
; ad:ad_u3|ad_data_in[8]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ad_data_in[8]                                                                        ; N/A                                                                                                                                                            ;
; ad:ad_u3|ad_data_in[9]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ad_data_in[9]                                                                        ; N/A                                                                                                                                                            ;
; ad:ad_u3|ad_data_in[9]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ad_data_in[9]                                                                        ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_data[0]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ad_data_in[0]                                                                        ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_data[0]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ad_data_in[0]                                                                        ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_data[1]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ad_data_in[1]                                                                        ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_data[1]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ad_data_in[1]                                                                        ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_data[2]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ad_data_in[2]                                                                        ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_data[2]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ad_data_in[2]                                                                        ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_data[3]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ad_data_in[3]                                                                        ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_data[3]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ad_data_in[3]                                                                        ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_data[4]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ad_data_in[4]                                                                        ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_data[4]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ad_data_in[4]                                                                        ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_data[5]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ad_data_in[5]                                                                        ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_data[5]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ad_data_in[5]                                                                        ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_data[6]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ad_data_in[6]                                                                        ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_data[6]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ad_data_in[6]                                                                        ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_data[7]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ad_data_in[7]                                                                        ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_data[7]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ad_data_in[7]                                                                        ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_data[8]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ad_data_in[8]                                                                        ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_data[8]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ad_data_in[8]                                                                        ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_data[9]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ad_data_in[9]                                                                        ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_data[9]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ad_data_in[9]                                                                        ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv1[0]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv1[0]                                                               ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv1[0]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv1[0]                                                               ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv1[10]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv1[10]                                                              ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv1[10]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv1[10]                                                              ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv1[11]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv1[11]                                                              ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv1[11]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv1[11]                                                              ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv1[12]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv1[12]                                                              ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv1[12]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv1[12]                                                              ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv1[13]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv1[13]                                                              ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv1[13]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv1[13]                                                              ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv1[14]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv1[14]                                                              ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv1[14]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv1[14]                                                              ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv1[15]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv1[15]                                                              ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv1[15]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv1[15]                                                              ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv1[16]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv1[16]                                                              ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv1[16]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv1[16]                                                              ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv1[17]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv1[17]                                                              ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv1[17]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv1[17]                                                              ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv1[18]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv1[18]                                                              ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv1[18]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv1[18]                                                              ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv1[19]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv1[19]                                                              ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv1[19]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv1[19]                                                              ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv1[1]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv1[1]                                                               ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv1[1]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv1[1]                                                               ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv1[20]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                  ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv1[20]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                  ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv1[21]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                  ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv1[21]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                  ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv1[22]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                  ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv1[22]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                  ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv1[23]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                  ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv1[23]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                  ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv1[24]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                  ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv1[24]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                  ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv1[25]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                  ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv1[25]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                  ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv1[26]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                  ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv1[26]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                  ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv1[27]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                  ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv1[27]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                  ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv1[28]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                  ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv1[28]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                  ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv1[29]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                  ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv1[29]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                  ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv1[2]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv1[2]                                                               ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv1[2]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv1[2]                                                               ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv1[30]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                  ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv1[30]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                  ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv1[31]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                  ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv1[31]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                  ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv1[3]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv1[3]                                                               ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv1[3]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv1[3]                                                               ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv1[4]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv1[4]                                                               ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv1[4]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv1[4]                                                               ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv1[5]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv1[5]                                                               ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv1[5]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv1[5]                                                               ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv1[6]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv1[6]                                                               ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv1[6]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv1[6]                                                               ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv1[7]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv1[7]                                                               ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv1[7]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv1[7]                                                               ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv1[8]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv1[8]                                                               ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv1[8]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv1[8]                                                               ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv1[9]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv1[9]                                                               ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv1[9]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv1[9]                                                               ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv2[0]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv2[0]                                                               ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv2[0]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv2[0]                                                               ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv2[10]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv2[10]                                                              ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv2[10]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv2[10]                                                              ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv2[11]           ; pre-synthesis ; missing   ; Top            ; post-synthesis    ; GND                                                                                  ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; cefu:cefu_u8|ad_mv2[11]           ; pre-synthesis ; missing   ; Top            ; post-synthesis    ; GND                                                                                  ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; cefu:cefu_u8|ad_mv2[12]           ; pre-synthesis ; missing   ; Top            ; post-synthesis    ; GND                                                                                  ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; cefu:cefu_u8|ad_mv2[12]           ; pre-synthesis ; missing   ; Top            ; post-synthesis    ; GND                                                                                  ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; cefu:cefu_u8|ad_mv2[13]           ; pre-synthesis ; missing   ; Top            ; post-synthesis    ; GND                                                                                  ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; cefu:cefu_u8|ad_mv2[13]           ; pre-synthesis ; missing   ; Top            ; post-synthesis    ; GND                                                                                  ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; cefu:cefu_u8|ad_mv2[14]           ; pre-synthesis ; missing   ; Top            ; post-synthesis    ; GND                                                                                  ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; cefu:cefu_u8|ad_mv2[14]           ; pre-synthesis ; missing   ; Top            ; post-synthesis    ; GND                                                                                  ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; cefu:cefu_u8|ad_mv2[15]           ; pre-synthesis ; missing   ; Top            ; post-synthesis    ; GND                                                                                  ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; cefu:cefu_u8|ad_mv2[15]           ; pre-synthesis ; missing   ; Top            ; post-synthesis    ; GND                                                                                  ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; cefu:cefu_u8|ad_mv2[16]           ; pre-synthesis ; missing   ; Top            ; post-synthesis    ; GND                                                                                  ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; cefu:cefu_u8|ad_mv2[16]           ; pre-synthesis ; missing   ; Top            ; post-synthesis    ; GND                                                                                  ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; cefu:cefu_u8|ad_mv2[17]           ; pre-synthesis ; missing   ; Top            ; post-synthesis    ; GND                                                                                  ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; cefu:cefu_u8|ad_mv2[17]           ; pre-synthesis ; missing   ; Top            ; post-synthesis    ; GND                                                                                  ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; cefu:cefu_u8|ad_mv2[18]           ; pre-synthesis ; missing   ; Top            ; post-synthesis    ; GND                                                                                  ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; cefu:cefu_u8|ad_mv2[18]           ; pre-synthesis ; missing   ; Top            ; post-synthesis    ; GND                                                                                  ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; cefu:cefu_u8|ad_mv2[19]           ; pre-synthesis ; missing   ; Top            ; post-synthesis    ; GND                                                                                  ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; cefu:cefu_u8|ad_mv2[19]           ; pre-synthesis ; missing   ; Top            ; post-synthesis    ; GND                                                                                  ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; cefu:cefu_u8|ad_mv2[1]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv2[1]                                                               ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv2[1]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv2[1]                                                               ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv2[20]           ; pre-synthesis ; missing   ; Top            ; post-synthesis    ; GND                                                                                  ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; cefu:cefu_u8|ad_mv2[20]           ; pre-synthesis ; missing   ; Top            ; post-synthesis    ; GND                                                                                  ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; cefu:cefu_u8|ad_mv2[21]           ; pre-synthesis ; missing   ; Top            ; post-synthesis    ; GND                                                                                  ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; cefu:cefu_u8|ad_mv2[21]           ; pre-synthesis ; missing   ; Top            ; post-synthesis    ; GND                                                                                  ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; cefu:cefu_u8|ad_mv2[22]           ; pre-synthesis ; missing   ; Top            ; post-synthesis    ; GND                                                                                  ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; cefu:cefu_u8|ad_mv2[22]           ; pre-synthesis ; missing   ; Top            ; post-synthesis    ; GND                                                                                  ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; cefu:cefu_u8|ad_mv2[23]           ; pre-synthesis ; missing   ; Top            ; post-synthesis    ; GND                                                                                  ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; cefu:cefu_u8|ad_mv2[23]           ; pre-synthesis ; missing   ; Top            ; post-synthesis    ; GND                                                                                  ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; cefu:cefu_u8|ad_mv2[24]           ; pre-synthesis ; missing   ; Top            ; post-synthesis    ; GND                                                                                  ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; cefu:cefu_u8|ad_mv2[24]           ; pre-synthesis ; missing   ; Top            ; post-synthesis    ; GND                                                                                  ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; cefu:cefu_u8|ad_mv2[25]           ; pre-synthesis ; missing   ; Top            ; post-synthesis    ; GND                                                                                  ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; cefu:cefu_u8|ad_mv2[25]           ; pre-synthesis ; missing   ; Top            ; post-synthesis    ; GND                                                                                  ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; cefu:cefu_u8|ad_mv2[26]           ; pre-synthesis ; missing   ; Top            ; post-synthesis    ; GND                                                                                  ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; cefu:cefu_u8|ad_mv2[26]           ; pre-synthesis ; missing   ; Top            ; post-synthesis    ; GND                                                                                  ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; cefu:cefu_u8|ad_mv2[27]           ; pre-synthesis ; missing   ; Top            ; post-synthesis    ; GND                                                                                  ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; cefu:cefu_u8|ad_mv2[27]           ; pre-synthesis ; missing   ; Top            ; post-synthesis    ; GND                                                                                  ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; cefu:cefu_u8|ad_mv2[28]           ; pre-synthesis ; missing   ; Top            ; post-synthesis    ; GND                                                                                  ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; cefu:cefu_u8|ad_mv2[28]           ; pre-synthesis ; missing   ; Top            ; post-synthesis    ; GND                                                                                  ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; cefu:cefu_u8|ad_mv2[29]           ; pre-synthesis ; missing   ; Top            ; post-synthesis    ; GND                                                                                  ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; cefu:cefu_u8|ad_mv2[29]           ; pre-synthesis ; missing   ; Top            ; post-synthesis    ; GND                                                                                  ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; cefu:cefu_u8|ad_mv2[2]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv2[2]                                                               ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv2[2]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv2[2]                                                               ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv2[30]           ; pre-synthesis ; missing   ; Top            ; post-synthesis    ; GND                                                                                  ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; cefu:cefu_u8|ad_mv2[30]           ; pre-synthesis ; missing   ; Top            ; post-synthesis    ; GND                                                                                  ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; cefu:cefu_u8|ad_mv2[31]           ; pre-synthesis ; missing   ; Top            ; post-synthesis    ; GND                                                                                  ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; cefu:cefu_u8|ad_mv2[31]           ; pre-synthesis ; missing   ; Top            ; post-synthesis    ; GND                                                                                  ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; cefu:cefu_u8|ad_mv2[3]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv2[3]                                                               ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv2[3]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv2[3]                                                               ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv2[4]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv2[4]                                                               ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv2[4]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv2[4]                                                               ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv2[5]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv2[5]                                                               ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv2[5]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv2[5]                                                               ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv2[6]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv2[6]                                                               ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv2[6]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv2[6]                                                               ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv2[7]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv2[7]                                                               ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv2[7]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv2[7]                                                               ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv2[8]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv2[8]                                                               ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv2[8]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv2[8]                                                               ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv2[9]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv2[9]                                                               ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv2[9]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv2[9]                                                               ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv[0]             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv[0]                                                                ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv[0]             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv[0]                                                                ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv[10]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv[10]                                                               ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv[10]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv[10]                                                               ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv[1]             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv[1]                                                                ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv[1]             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv[1]                                                                ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv[2]             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv[2]                                                                ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv[2]             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv[2]                                                                ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv[3]             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv[3]                                                                ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv[3]             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv[3]                                                                ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv[4]             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv[4]                                                                ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv[4]             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv[4]                                                                ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv[5]             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv[5]                                                                ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv[5]             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv[5]                                                                ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv[6]             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv[6]                                                                ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv[6]             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv[6]                                                                ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv[7]             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv[7]                                                                ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv[7]             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv[7]                                                                ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv[8]             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv[8]                                                                ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv[8]             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv[8]                                                                ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv[9]             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv[9]                                                                ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|ad_mv[9]             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|ad_mv[9]                                                                ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_temp1[0]       ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_temp1[0]                                                          ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_temp1[0]       ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_temp1[0]                                                          ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_temp1[1]       ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_temp1[1]                                                          ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_temp1[1]       ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_temp1[1]                                                          ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_temp1[2]       ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_temp1[2]                                                          ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_temp1[2]       ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_temp1[2]                                                          ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_temp1[3]       ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_temp1[3]                                                          ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_temp1[3]       ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_temp1[3]                                                          ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_temp1[4]       ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_temp1[4]                                                          ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_temp1[4]       ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_temp1[4]                                                          ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_temp1[5]       ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_temp1[5]                                                          ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_temp1[5]       ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_temp1[5]                                                          ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_temp1[6]       ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_temp1[6]                                                          ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_temp1[6]       ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_temp1[6]                                                          ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_temp1[7]       ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_temp1[7]                                                          ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_temp1[7]       ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_temp1[7]                                                          ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_temp1[8]       ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_temp1[8]                                                          ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_temp1[8]       ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_temp1[8]                                                          ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_temp1[9]       ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_temp1[9]                                                          ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_temp1[9]       ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_temp1[9]                                                          ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_temp[0]        ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_temp[0]                                                           ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_temp[0]        ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_temp[0]                                                           ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_temp[1]        ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_temp[1]                                                           ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_temp[1]        ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_temp[1]                                                           ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_temp[2]        ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_temp[2]                                                           ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_temp[2]        ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_temp[2]                                                           ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_temp[3]        ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_temp[3]                                                           ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_temp[3]        ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_temp[3]                                                           ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_temp[4]        ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_temp[4]                                                           ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_temp[4]        ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_temp[4]                                                           ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_temp[5]        ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_temp[5]                                                           ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_temp[5]        ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_temp[5]                                                           ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_temp[6]        ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_temp[6]                                                           ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_temp[6]        ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_temp[6]                                                           ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_temp[7]        ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_temp[7]                                                           ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_temp[7]        ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_temp[7]                                                           ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_temp[8]        ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_temp[8]                                                           ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_temp[8]        ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_temp[8]                                                           ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_temp[9]        ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_temp[9]                                                           ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_temp[9]        ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_temp[9]                                                           ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_yuzhi1[0]      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_yuzhi1[0]                                                         ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_yuzhi1[0]      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_yuzhi1[0]                                                         ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_yuzhi1[1]      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_yuzhi1[1]                                                         ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_yuzhi1[1]      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_yuzhi1[1]                                                         ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_yuzhi1[2]      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_yuzhi1[2]                                                         ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_yuzhi1[2]      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_yuzhi1[2]                                                         ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_yuzhi1[3]      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_yuzhi1[3]                                                         ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_yuzhi1[3]      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_yuzhi1[3]                                                         ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_yuzhi1[4]      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_yuzhi1[4]                                                         ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_yuzhi1[4]      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_yuzhi1[4]                                                         ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_yuzhi1[5]      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_yuzhi1[5]                                                         ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_yuzhi1[5]      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_yuzhi1[5]                                                         ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_yuzhi1[6]      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_yuzhi1[6]                                                         ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_yuzhi1[6]      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_yuzhi1[6]                                                         ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_yuzhi1[7]      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_yuzhi1[7]                                                         ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_yuzhi1[7]      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_yuzhi1[7]                                                         ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_yuzhi1[8]      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_yuzhi1[8]                                                         ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_yuzhi1[8]      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_yuzhi1[8]                                                         ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_yuzhi1[9]      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_yuzhi1[9]                                                         ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_yuzhi1[9]      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_yuzhi1[9]                                                         ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_yuzhi[0]       ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_yuzhi[0]~_wirecell                                                ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_yuzhi[0]       ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_yuzhi[0]~_wirecell                                                ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_yuzhi[1]       ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_yuzhi[1]~_wirecell                                                ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_yuzhi[1]       ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_yuzhi[1]~_wirecell                                                ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_yuzhi[2]       ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_yuzhi[2]~_wirecell                                                ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_yuzhi[2]       ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_yuzhi[2]~_wirecell                                                ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_yuzhi[3]       ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_yuzhi[3]~_wirecell                                                ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_yuzhi[3]       ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_yuzhi[3]~_wirecell                                                ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_yuzhi[4]       ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_yuzhi[4]~_wirecell                                                ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_yuzhi[4]       ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_yuzhi[4]~_wirecell                                                ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_yuzhi[5]       ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_yuzhi[5]~_wirecell                                                ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_yuzhi[5]       ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_yuzhi[5]~_wirecell                                                ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_yuzhi[6]       ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_yuzhi[6]~_wirecell                                                ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_yuzhi[6]       ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_yuzhi[6]~_wirecell                                                ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_yuzhi[7]       ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_yuzhi[7]~_wirecell                                                ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_yuzhi[7]       ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_yuzhi[7]~_wirecell                                                ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_yuzhi[8]       ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_yuzhi[8]                                                          ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_yuzhi[8]       ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_yuzhi[8]                                                          ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_yuzhi[9]       ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_yuzhi[9]                                                          ; N/A                                                                                                                                                            ;
; cefu:cefu_u8|fuzhi_yuzhi[9]       ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cefu:cefu_u8|fuzhi_yuzhi[9]                                                          ; N/A                                                                                                                                                            ;
; cepin:cepin_u7|clk                ; pre-synthesis ; connected ; Top            ; post-synthesis    ; clk_sam:clk_inst_u1|clk_sam_0002:clk_sam_inst|altera_pll:altera_pll_i|outclk_wire[0] ; N/A                                                                                                                                                            ;
; cepin:cepin_u7|pinlv[0]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cepin:cepin_u7|pinlv[0]                                                              ; N/A                                                                                                                                                            ;
; cepin:cepin_u7|pinlv[0]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cepin:cepin_u7|pinlv[0]                                                              ; N/A                                                                                                                                                            ;
; cepin:cepin_u7|pinlv[10]          ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cepin:cepin_u7|pinlv[10]                                                             ; N/A                                                                                                                                                            ;
; cepin:cepin_u7|pinlv[10]          ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cepin:cepin_u7|pinlv[10]                                                             ; N/A                                                                                                                                                            ;
; cepin:cepin_u7|pinlv[11]          ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cepin:cepin_u7|pinlv[11]                                                             ; N/A                                                                                                                                                            ;
; cepin:cepin_u7|pinlv[11]          ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cepin:cepin_u7|pinlv[11]                                                             ; N/A                                                                                                                                                            ;
; cepin:cepin_u7|pinlv[12]          ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cepin:cepin_u7|pinlv[12]                                                             ; N/A                                                                                                                                                            ;
; cepin:cepin_u7|pinlv[12]          ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cepin:cepin_u7|pinlv[12]                                                             ; N/A                                                                                                                                                            ;
; cepin:cepin_u7|pinlv[13]          ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cepin:cepin_u7|pinlv[13]                                                             ; N/A                                                                                                                                                            ;
; cepin:cepin_u7|pinlv[13]          ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cepin:cepin_u7|pinlv[13]                                                             ; N/A                                                                                                                                                            ;
; cepin:cepin_u7|pinlv[14]          ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cepin:cepin_u7|pinlv[14]                                                             ; N/A                                                                                                                                                            ;
; cepin:cepin_u7|pinlv[14]          ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cepin:cepin_u7|pinlv[14]                                                             ; N/A                                                                                                                                                            ;
; cepin:cepin_u7|pinlv[15]          ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cepin:cepin_u7|pinlv[15]                                                             ; N/A                                                                                                                                                            ;
; cepin:cepin_u7|pinlv[15]          ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cepin:cepin_u7|pinlv[15]                                                             ; N/A                                                                                                                                                            ;
; cepin:cepin_u7|pinlv[16]          ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cepin:cepin_u7|pinlv[16]                                                             ; N/A                                                                                                                                                            ;
; cepin:cepin_u7|pinlv[16]          ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cepin:cepin_u7|pinlv[16]                                                             ; N/A                                                                                                                                                            ;
; cepin:cepin_u7|pinlv[17]          ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cepin:cepin_u7|pinlv[17]                                                             ; N/A                                                                                                                                                            ;
; cepin:cepin_u7|pinlv[17]          ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cepin:cepin_u7|pinlv[17]                                                             ; N/A                                                                                                                                                            ;
; cepin:cepin_u7|pinlv[18]          ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cepin:cepin_u7|pinlv[18]                                                             ; N/A                                                                                                                                                            ;
; cepin:cepin_u7|pinlv[18]          ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cepin:cepin_u7|pinlv[18]                                                             ; N/A                                                                                                                                                            ;
; cepin:cepin_u7|pinlv[19]          ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cepin:cepin_u7|pinlv[19]                                                             ; N/A                                                                                                                                                            ;
; cepin:cepin_u7|pinlv[19]          ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cepin:cepin_u7|pinlv[19]                                                             ; N/A                                                                                                                                                            ;
; cepin:cepin_u7|pinlv[1]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cepin:cepin_u7|pinlv[1]                                                              ; N/A                                                                                                                                                            ;
; cepin:cepin_u7|pinlv[1]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cepin:cepin_u7|pinlv[1]                                                              ; N/A                                                                                                                                                            ;
; cepin:cepin_u7|pinlv[20]          ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cepin:cepin_u7|pinlv[20]                                                             ; N/A                                                                                                                                                            ;
; cepin:cepin_u7|pinlv[20]          ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cepin:cepin_u7|pinlv[20]                                                             ; N/A                                                                                                                                                            ;
; cepin:cepin_u7|pinlv[21]          ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cepin:cepin_u7|pinlv[21]                                                             ; N/A                                                                                                                                                            ;
; cepin:cepin_u7|pinlv[21]          ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cepin:cepin_u7|pinlv[21]                                                             ; N/A                                                                                                                                                            ;
; cepin:cepin_u7|pinlv[22]          ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cepin:cepin_u7|pinlv[22]                                                             ; N/A                                                                                                                                                            ;
; cepin:cepin_u7|pinlv[22]          ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cepin:cepin_u7|pinlv[22]                                                             ; N/A                                                                                                                                                            ;
; cepin:cepin_u7|pinlv[23]          ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cepin:cepin_u7|pinlv[23]                                                             ; N/A                                                                                                                                                            ;
; cepin:cepin_u7|pinlv[23]          ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cepin:cepin_u7|pinlv[23]                                                             ; N/A                                                                                                                                                            ;
; cepin:cepin_u7|pinlv[24]          ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cepin:cepin_u7|pinlv[24]                                                             ; N/A                                                                                                                                                            ;
; cepin:cepin_u7|pinlv[24]          ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cepin:cepin_u7|pinlv[24]                                                             ; N/A                                                                                                                                                            ;
; cepin:cepin_u7|pinlv[25]          ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cepin:cepin_u7|pinlv[25]                                                             ; N/A                                                                                                                                                            ;
; cepin:cepin_u7|pinlv[25]          ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cepin:cepin_u7|pinlv[25]                                                             ; N/A                                                                                                                                                            ;
; cepin:cepin_u7|pinlv[26]          ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cepin:cepin_u7|pinlv[26]                                                             ; N/A                                                                                                                                                            ;
; cepin:cepin_u7|pinlv[26]          ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cepin:cepin_u7|pinlv[26]                                                             ; N/A                                                                                                                                                            ;
; cepin:cepin_u7|pinlv[27]          ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cepin:cepin_u7|pinlv[27]                                                             ; N/A                                                                                                                                                            ;
; cepin:cepin_u7|pinlv[27]          ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cepin:cepin_u7|pinlv[27]                                                             ; N/A                                                                                                                                                            ;
; cepin:cepin_u7|pinlv[28]          ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cepin:cepin_u7|pinlv[28]                                                             ; N/A                                                                                                                                                            ;
; cepin:cepin_u7|pinlv[28]          ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cepin:cepin_u7|pinlv[28]                                                             ; N/A                                                                                                                                                            ;
; cepin:cepin_u7|pinlv[29]          ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cepin:cepin_u7|pinlv[29]                                                             ; N/A                                                                                                                                                            ;
; cepin:cepin_u7|pinlv[29]          ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cepin:cepin_u7|pinlv[29]                                                             ; N/A                                                                                                                                                            ;
; cepin:cepin_u7|pinlv[2]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cepin:cepin_u7|pinlv[2]                                                              ; N/A                                                                                                                                                            ;
; cepin:cepin_u7|pinlv[2]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cepin:cepin_u7|pinlv[2]                                                              ; N/A                                                                                                                                                            ;
; cepin:cepin_u7|pinlv[30]          ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cepin:cepin_u7|pinlv[30]                                                             ; N/A                                                                                                                                                            ;
; cepin:cepin_u7|pinlv[30]          ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cepin:cepin_u7|pinlv[30]                                                             ; N/A                                                                                                                                                            ;
; cepin:cepin_u7|pinlv[31]          ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cepin:cepin_u7|pinlv[31]                                                             ; N/A                                                                                                                                                            ;
; cepin:cepin_u7|pinlv[31]          ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cepin:cepin_u7|pinlv[31]                                                             ; N/A                                                                                                                                                            ;
; cepin:cepin_u7|pinlv[3]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cepin:cepin_u7|pinlv[3]                                                              ; N/A                                                                                                                                                            ;
; cepin:cepin_u7|pinlv[3]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cepin:cepin_u7|pinlv[3]                                                              ; N/A                                                                                                                                                            ;
; cepin:cepin_u7|pinlv[4]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cepin:cepin_u7|pinlv[4]                                                              ; N/A                                                                                                                                                            ;
; cepin:cepin_u7|pinlv[4]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cepin:cepin_u7|pinlv[4]                                                              ; N/A                                                                                                                                                            ;
; cepin:cepin_u7|pinlv[5]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cepin:cepin_u7|pinlv[5]                                                              ; N/A                                                                                                                                                            ;
; cepin:cepin_u7|pinlv[5]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cepin:cepin_u7|pinlv[5]                                                              ; N/A                                                                                                                                                            ;
; cepin:cepin_u7|pinlv[6]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cepin:cepin_u7|pinlv[6]                                                              ; N/A                                                                                                                                                            ;
; cepin:cepin_u7|pinlv[6]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cepin:cepin_u7|pinlv[6]                                                              ; N/A                                                                                                                                                            ;
; cepin:cepin_u7|pinlv[7]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cepin:cepin_u7|pinlv[7]                                                              ; N/A                                                                                                                                                            ;
; cepin:cepin_u7|pinlv[7]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cepin:cepin_u7|pinlv[7]                                                              ; N/A                                                                                                                                                            ;
; cepin:cepin_u7|pinlv[8]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cepin:cepin_u7|pinlv[8]                                                              ; N/A                                                                                                                                                            ;
; cepin:cepin_u7|pinlv[8]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cepin:cepin_u7|pinlv[8]                                                              ; N/A                                                                                                                                                            ;
; cepin:cepin_u7|pinlv[9]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cepin:cepin_u7|pinlv[9]                                                              ; N/A                                                                                                                                                            ;
; cepin:cepin_u7|pinlv[9]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; cepin:cepin_u7|pinlv[9]                                                              ; N/A                                                                                                                                                            ;
; dengxiao_sample:u6|ceshi          ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dengxiao_sample:u6|ceshi                                                             ; N/A                                                                                                                                                            ;
; dengxiao_sample:u6|ceshi          ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dengxiao_sample:u6|ceshi                                                             ; N/A                                                                                                                                                            ;
; key:key_u5|ad_data_dx_100[0]      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dengxiao_sample:u6|ad_data_dx_100[0]                                                 ; N/A                                                                                                                                                            ;
; key:key_u5|ad_data_dx_100[0]      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dengxiao_sample:u6|ad_data_dx_100[0]                                                 ; N/A                                                                                                                                                            ;
; key:key_u5|ad_data_dx_100[1]      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dengxiao_sample:u6|ad_data_dx_100[1]                                                 ; N/A                                                                                                                                                            ;
; key:key_u5|ad_data_dx_100[1]      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dengxiao_sample:u6|ad_data_dx_100[1]                                                 ; N/A                                                                                                                                                            ;
; key:key_u5|ad_data_dx_100[2]      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dengxiao_sample:u6|ad_data_dx_100[2]                                                 ; N/A                                                                                                                                                            ;
; key:key_u5|ad_data_dx_100[2]      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dengxiao_sample:u6|ad_data_dx_100[2]                                                 ; N/A                                                                                                                                                            ;
; key:key_u5|ad_data_dx_100[3]      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dengxiao_sample:u6|ad_data_dx_100[3]                                                 ; N/A                                                                                                                                                            ;
; key:key_u5|ad_data_dx_100[3]      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dengxiao_sample:u6|ad_data_dx_100[3]                                                 ; N/A                                                                                                                                                            ;
; key:key_u5|ad_data_dx_100[4]      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dengxiao_sample:u6|ad_data_dx_100[4]                                                 ; N/A                                                                                                                                                            ;
; key:key_u5|ad_data_dx_100[4]      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dengxiao_sample:u6|ad_data_dx_100[4]                                                 ; N/A                                                                                                                                                            ;
; key:key_u5|ad_data_dx_100[5]      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dengxiao_sample:u6|ad_data_dx_100[5]                                                 ; N/A                                                                                                                                                            ;
; key:key_u5|ad_data_dx_100[5]      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dengxiao_sample:u6|ad_data_dx_100[5]                                                 ; N/A                                                                                                                                                            ;
; key:key_u5|ad_data_dx_100[6]      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dengxiao_sample:u6|ad_data_dx_100[6]                                                 ; N/A                                                                                                                                                            ;
; key:key_u5|ad_data_dx_100[6]      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dengxiao_sample:u6|ad_data_dx_100[6]                                                 ; N/A                                                                                                                                                            ;
; key:key_u5|ad_data_dx_100[7]      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dengxiao_sample:u6|ad_data_dx_100[7]                                                 ; N/A                                                                                                                                                            ;
; key:key_u5|ad_data_dx_100[7]      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dengxiao_sample:u6|ad_data_dx_100[7]                                                 ; N/A                                                                                                                                                            ;
; key:key_u5|ad_data_dx_2[0]        ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dengxiao_2us:tb_2us|ad_data_dx_2[0]                                                  ; N/A                                                                                                                                                            ;
; key:key_u5|ad_data_dx_2[0]        ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dengxiao_2us:tb_2us|ad_data_dx_2[0]                                                  ; N/A                                                                                                                                                            ;
; key:key_u5|ad_data_dx_2[1]        ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dengxiao_2us:tb_2us|ad_data_dx_2[1]                                                  ; N/A                                                                                                                                                            ;
; key:key_u5|ad_data_dx_2[1]        ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dengxiao_2us:tb_2us|ad_data_dx_2[1]                                                  ; N/A                                                                                                                                                            ;
; key:key_u5|ad_data_dx_2[2]        ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dengxiao_2us:tb_2us|ad_data_dx_2[2]                                                  ; N/A                                                                                                                                                            ;
; key:key_u5|ad_data_dx_2[2]        ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dengxiao_2us:tb_2us|ad_data_dx_2[2]                                                  ; N/A                                                                                                                                                            ;
; key:key_u5|ad_data_dx_2[3]        ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dengxiao_2us:tb_2us|ad_data_dx_2[3]                                                  ; N/A                                                                                                                                                            ;
; key:key_u5|ad_data_dx_2[3]        ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dengxiao_2us:tb_2us|ad_data_dx_2[3]                                                  ; N/A                                                                                                                                                            ;
; key:key_u5|ad_data_dx_2[4]        ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dengxiao_2us:tb_2us|ad_data_dx_2[4]                                                  ; N/A                                                                                                                                                            ;
; key:key_u5|ad_data_dx_2[4]        ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dengxiao_2us:tb_2us|ad_data_dx_2[4]                                                  ; N/A                                                                                                                                                            ;
; key:key_u5|ad_data_dx_2[5]        ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dengxiao_2us:tb_2us|ad_data_dx_2[5]                                                  ; N/A                                                                                                                                                            ;
; key:key_u5|ad_data_dx_2[5]        ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dengxiao_2us:tb_2us|ad_data_dx_2[5]                                                  ; N/A                                                                                                                                                            ;
; key:key_u5|ad_data_dx_2[6]        ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dengxiao_2us:tb_2us|ad_data_dx_2[6]                                                  ; N/A                                                                                                                                                            ;
; key:key_u5|ad_data_dx_2[6]        ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dengxiao_2us:tb_2us|ad_data_dx_2[6]                                                  ; N/A                                                                                                                                                            ;
; key:key_u5|ad_data_dx_2[7]        ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dengxiao_2us:tb_2us|ad_data_dx_2[7]                                                  ; N/A                                                                                                                                                            ;
; key:key_u5|ad_data_dx_2[7]        ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dengxiao_2us:tb_2us|ad_data_dx_2[7]                                                  ; N/A                                                                                                                                                            ;
; key:key_u5|ad_data_sample_time[0] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; sample_time:sample_time_u4|ad_data_value[0]                                          ; N/A                                                                                                                                                            ;
; key:key_u5|ad_data_sample_time[0] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; sample_time:sample_time_u4|ad_data_value[0]                                          ; N/A                                                                                                                                                            ;
; key:key_u5|ad_data_sample_time[1] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; sample_time:sample_time_u4|ad_data_value[1]                                          ; N/A                                                                                                                                                            ;
; key:key_u5|ad_data_sample_time[1] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; sample_time:sample_time_u4|ad_data_value[1]                                          ; N/A                                                                                                                                                            ;
; key:key_u5|ad_data_sample_time[2] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; sample_time:sample_time_u4|ad_data_value[2]                                          ; N/A                                                                                                                                                            ;
; key:key_u5|ad_data_sample_time[2] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; sample_time:sample_time_u4|ad_data_value[2]                                          ; N/A                                                                                                                                                            ;
; key:key_u5|ad_data_sample_time[3] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; sample_time:sample_time_u4|ad_data_value[3]                                          ; N/A                                                                                                                                                            ;
; key:key_u5|ad_data_sample_time[3] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; sample_time:sample_time_u4|ad_data_value[3]                                          ; N/A                                                                                                                                                            ;
; key:key_u5|ad_data_sample_time[4] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; sample_time:sample_time_u4|ad_data_value[4]                                          ; N/A                                                                                                                                                            ;
; key:key_u5|ad_data_sample_time[4] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; sample_time:sample_time_u4|ad_data_value[4]                                          ; N/A                                                                                                                                                            ;
; key:key_u5|ad_data_sample_time[5] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; sample_time:sample_time_u4|ad_data_value[5]                                          ; N/A                                                                                                                                                            ;
; key:key_u5|ad_data_sample_time[5] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; sample_time:sample_time_u4|ad_data_value[5]                                          ; N/A                                                                                                                                                            ;
; key:key_u5|ad_data_sample_time[6] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; sample_time:sample_time_u4|ad_data_value[6]                                          ; N/A                                                                                                                                                            ;
; key:key_u5|ad_data_sample_time[6] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; sample_time:sample_time_u4|ad_data_value[6]                                          ; N/A                                                                                                                                                            ;
; key:key_u5|ad_data_sample_time[7] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; sample_time:sample_time_u4|ad_data_value[7]                                          ; N/A                                                                                                                                                            ;
; key:key_u5|ad_data_sample_time[7] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; sample_time:sample_time_u4|ad_data_value[7]                                          ; N/A                                                                                                                                                            ;
; key:key_u5|button_chui_data[0]    ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|button_chui_data[0]                                                       ; N/A                                                                                                                                                            ;
; key:key_u5|button_chui_data[0]    ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|button_chui_data[0]                                                       ; N/A                                                                                                                                                            ;
; key:key_u5|button_chui_data[1]    ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|button_chui_data[1]                                                       ; N/A                                                                                                                                                            ;
; key:key_u5|button_chui_data[1]    ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|button_chui_data[1]                                                       ; N/A                                                                                                                                                            ;
; key:key_u5|button_v_data[0]       ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|button_v_data[0]                                                          ; N/A                                                                                                                                                            ;
; key:key_u5|button_v_data[0]       ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|button_v_data[0]                                                          ; N/A                                                                                                                                                            ;
; key:key_u5|button_v_data[1]       ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|button_v_data[1]                                                          ; N/A                                                                                                                                                            ;
; key:key_u5|button_v_data[1]       ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|button_v_data[1]                                                          ; N/A                                                                                                                                                            ;
; key:key_u5|vga_data1[0]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_data1[0]                                                              ; N/A                                                                                                                                                            ;
; key:key_u5|vga_data1[0]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_data1[0]                                                              ; N/A                                                                                                                                                            ;
; key:key_u5|vga_data1[1]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_data1[1]                                                              ; N/A                                                                                                                                                            ;
; key:key_u5|vga_data1[1]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_data1[1]                                                              ; N/A                                                                                                                                                            ;
; key:key_u5|vga_data1[2]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_data1[2]                                                              ; N/A                                                                                                                                                            ;
; key:key_u5|vga_data1[2]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_data1[2]                                                              ; N/A                                                                                                                                                            ;
; key:key_u5|vga_data1[3]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_data1[3]                                                              ; N/A                                                                                                                                                            ;
; key:key_u5|vga_data1[3]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_data1[3]                                                              ; N/A                                                                                                                                                            ;
; key:key_u5|vga_data1[4]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_data1[4]                                                              ; N/A                                                                                                                                                            ;
; key:key_u5|vga_data1[4]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_data1[4]                                                              ; N/A                                                                                                                                                            ;
; key:key_u5|vga_data1[5]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_data1[5]                                                              ; N/A                                                                                                                                                            ;
; key:key_u5|vga_data1[5]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_data1[5]                                                              ; N/A                                                                                                                                                            ;
; key:key_u5|vga_data1[6]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_data1[6]                                                              ; N/A                                                                                                                                                            ;
; key:key_u5|vga_data1[6]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_data1[6]                                                              ; N/A                                                                                                                                                            ;
; key:key_u5|vga_data1[7]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_data1[7]                                                              ; N/A                                                                                                                                                            ;
; key:key_u5|vga_data1[7]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_data1[7]                                                              ; N/A                                                                                                                                                            ;
; key:key_u5|vga_data[0]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_data[0]                                                               ; N/A                                                                                                                                                            ;
; key:key_u5|vga_data[0]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_data[0]                                                               ; N/A                                                                                                                                                            ;
; key:key_u5|vga_data[1]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_data[1]                                                               ; N/A                                                                                                                                                            ;
; key:key_u5|vga_data[1]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_data[1]                                                               ; N/A                                                                                                                                                            ;
; key:key_u5|vga_data[2]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_data[2]                                                               ; N/A                                                                                                                                                            ;
; key:key_u5|vga_data[2]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_data[2]                                                               ; N/A                                                                                                                                                            ;
; key:key_u5|vga_data[3]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_data[3]                                                               ; N/A                                                                                                                                                            ;
; key:key_u5|vga_data[3]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_data[3]                                                               ; N/A                                                                                                                                                            ;
; key:key_u5|vga_data[4]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_data[4]                                                               ; N/A                                                                                                                                                            ;
; key:key_u5|vga_data[4]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_data[4]                                                               ; N/A                                                                                                                                                            ;
; key:key_u5|vga_data[5]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_data[5]                                                               ; N/A                                                                                                                                                            ;
; key:key_u5|vga_data[5]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_data[5]                                                               ; N/A                                                                                                                                                            ;
; key:key_u5|vga_data[6]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_data[6]                                                               ; N/A                                                                                                                                                            ;
; key:key_u5|vga_data[6]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_data[6]                                                               ; N/A                                                                                                                                                            ;
; key:key_u5|vga_data[7]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_data[7]                                                               ; N/A                                                                                                                                                            ;
; key:key_u5|vga_data[7]            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_data[7]                                                               ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu1[0]             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_fu1[0]                                                                ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu1[0]             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_fu1[0]                                                                ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu1[1]             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_fu1[1]                                                                ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu1[1]             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_fu1[1]                                                                ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu1[2]             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_fu1[2]                                                                ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu1[2]             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_fu1[2]                                                                ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu1[3]             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_fu1[3]                                                                ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu1[3]             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_fu1[3]                                                                ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu1[4]             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_fu1[4]                                                                ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu1[4]             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_fu1[4]                                                                ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu1[5]             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_fu1[5]                                                                ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu1[5]             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_fu1[5]                                                                ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu1[6]             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                  ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu1[6]             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                  ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu1[7]             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                  ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu1[7]             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                  ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu2[0]             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_fu2[0]                                                                ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu2[0]             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_fu2[0]                                                                ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu2[1]             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_fu2[1]                                                                ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu2[1]             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_fu2[1]                                                                ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu2[2]             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_fu2[2]                                                                ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu2[2]             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_fu2[2]                                                                ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu2[3]             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_fu2[3]                                                                ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu2[3]             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_fu2[3]                                                                ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu2[4]             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_fu2[4]                                                                ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu2[4]             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_fu2[4]                                                                ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu2[5]             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_fu2[5]                                                                ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu2[5]             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_fu2[5]                                                                ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu2[6]             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_fu2[6]                                                                ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu2[6]             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_fu2[6]                                                                ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu2[7]             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_fu2[7]                                                                ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu2[7]             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_fu2[7]                                                                ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu2_1[0]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                  ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu2_1[0]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                  ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu2_1[1]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_fu2_1[1]                                                              ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu2_1[1]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_fu2_1[1]                                                              ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu2_1[2]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_fu2_1[2]                                                              ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu2_1[2]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_fu2_1[2]                                                              ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu2_1[3]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_fu1[0]                                                                ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu2_1[3]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_fu1[0]                                                                ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu2_1[4]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_fu1[1]                                                                ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu2_1[4]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_fu1[1]                                                                ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu2_1[5]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_fu1[2]                                                                ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu2_1[5]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_fu1[2]                                                                ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu2_1[6]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_fu1[3]                                                                ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu2_1[6]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_fu1[3]                                                                ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu2_1[7]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_fu1[4]                                                                ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu2_1[7]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_fu1[4]                                                                ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu2_2[0]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_fu2_1[2]                                                              ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu2_2[0]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_fu2_1[2]                                                              ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu2_2[1]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_fu1[0]                                                                ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu2_2[1]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_fu1[0]                                                                ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu2_2[2]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_fu1[1]                                                                ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu2_2[2]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_fu1[1]                                                                ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu2_2[3]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_fu1[2]                                                                ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu2_2[3]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_fu1[2]                                                                ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu2_2[4]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_fu1[3]                                                                ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu2_2[4]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_fu1[3]                                                                ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu2_2[5]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_fu1[4]                                                                ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu2_2[5]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_fu1[4]                                                                ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu2_2[6]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_fu1[5]                                                                ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu2_2[6]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_fu1[5]                                                                ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu2_2[7]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                  ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu2_2[7]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                  ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu3[0]             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                  ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu3[0]             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                  ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu3[1]             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                  ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu3[1]             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                  ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu3[2]             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                  ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu3[2]             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                  ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu3[3]             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                  ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu3[3]             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                  ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu3[4]             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                  ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu3[4]             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                  ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu3[5]             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                  ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu3[5]             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                  ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu3[6]             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                  ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu3[6]             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                  ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu3[7]             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_fu2_1[1]                                                              ; N/A                                                                                                                                                            ;
; key:key_u5|vga_fu3[7]             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_fu2_1[1]                                                              ; N/A                                                                                                                                                            ;
; sample_sig                        ; pre-synthesis ; connected ; Top            ; post-synthesis    ; sample_sig                                                                           ; N/A                                                                                                                                                            ;
; sample_sig                        ; pre-synthesis ; connected ; Top            ; post-synthesis    ; sample_sig                                                                           ; N/A                                                                                                                                                            ;
; storage:storage_u10|data_sig[0]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; storage:storage_u10|data_sig[0]                                                      ; N/A                                                                                                                                                            ;
; storage:storage_u10|data_sig[0]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; storage:storage_u10|data_sig[0]                                                      ; N/A                                                                                                                                                            ;
; storage:storage_u10|data_sig[1]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; storage:storage_u10|data_sig[1]                                                      ; N/A                                                                                                                                                            ;
; storage:storage_u10|data_sig[1]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; storage:storage_u10|data_sig[1]                                                      ; N/A                                                                                                                                                            ;
; storage:storage_u10|data_sig[2]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; storage:storage_u10|data_sig[2]                                                      ; N/A                                                                                                                                                            ;
; storage:storage_u10|data_sig[2]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; storage:storage_u10|data_sig[2]                                                      ; N/A                                                                                                                                                            ;
; storage:storage_u10|data_sig[3]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; storage:storage_u10|data_sig[3]                                                      ; N/A                                                                                                                                                            ;
; storage:storage_u10|data_sig[3]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; storage:storage_u10|data_sig[3]                                                      ; N/A                                                                                                                                                            ;
; storage:storage_u10|data_sig[4]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; storage:storage_u10|data_sig[4]                                                      ; N/A                                                                                                                                                            ;
; storage:storage_u10|data_sig[4]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; storage:storage_u10|data_sig[4]                                                      ; N/A                                                                                                                                                            ;
; storage:storage_u10|data_sig[5]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; storage:storage_u10|data_sig[5]                                                      ; N/A                                                                                                                                                            ;
; storage:storage_u10|data_sig[5]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; storage:storage_u10|data_sig[5]                                                      ; N/A                                                                                                                                                            ;
; storage:storage_u10|data_sig[6]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; storage:storage_u10|data_sig[6]                                                      ; N/A                                                                                                                                                            ;
; storage:storage_u10|data_sig[6]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; storage:storage_u10|data_sig[6]                                                      ; N/A                                                                                                                                                            ;
; storage:storage_u10|data_sig[7]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; storage:storage_u10|data_sig[7]                                                      ; N/A                                                                                                                                                            ;
; storage:storage_u10|data_sig[7]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; storage:storage_u10|data_sig[7]                                                      ; N/A                                                                                                                                                            ;
; storage:storage_u10|sw2           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; sw2                                                                                  ; N/A                                                                                                                                                            ;
; storage:storage_u10|sw2           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; sw2                                                                                  ; N/A                                                                                                                                                            ;
; storage:storage_u10|sw3           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; sw3                                                                                  ; N/A                                                                                                                                                            ;
; storage:storage_u10|sw3           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; sw3                                                                                  ; N/A                                                                                                                                                            ;
; storage:storage_u10|vga_data1[0]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_data[0]                                                               ; N/A                                                                                                                                                            ;
; storage:storage_u10|vga_data1[0]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_data[0]                                                               ; N/A                                                                                                                                                            ;
; storage:storage_u10|vga_data1[1]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_data[1]                                                               ; N/A                                                                                                                                                            ;
; storage:storage_u10|vga_data1[1]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_data[1]                                                               ; N/A                                                                                                                                                            ;
; storage:storage_u10|vga_data1[2]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_data[2]                                                               ; N/A                                                                                                                                                            ;
; storage:storage_u10|vga_data1[2]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_data[2]                                                               ; N/A                                                                                                                                                            ;
; storage:storage_u10|vga_data1[3]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_data[3]                                                               ; N/A                                                                                                                                                            ;
; storage:storage_u10|vga_data1[3]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_data[3]                                                               ; N/A                                                                                                                                                            ;
; storage:storage_u10|vga_data1[4]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_data[4]                                                               ; N/A                                                                                                                                                            ;
; storage:storage_u10|vga_data1[4]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_data[4]                                                               ; N/A                                                                                                                                                            ;
; storage:storage_u10|vga_data1[5]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_data[5]                                                               ; N/A                                                                                                                                                            ;
; storage:storage_u10|vga_data1[5]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_data[5]                                                               ; N/A                                                                                                                                                            ;
; storage:storage_u10|vga_data1[6]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_data[6]                                                               ; N/A                                                                                                                                                            ;
; storage:storage_u10|vga_data1[6]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_data[6]                                                               ; N/A                                                                                                                                                            ;
; storage:storage_u10|vga_data1[7]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_data[7]                                                               ; N/A                                                                                                                                                            ;
; storage:storage_u10|vga_data1[7]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; key:key_u5|vga_data[7]                                                               ; N/A                                                                                                                                                            ;
; storage:storage_u10|vga_data[0]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; storage:storage_u10|vga_data[0]                                                      ; N/A                                                                                                                                                            ;
; storage:storage_u10|vga_data[0]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; storage:storage_u10|vga_data[0]                                                      ; N/A                                                                                                                                                            ;
; storage:storage_u10|vga_data[1]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; storage:storage_u10|vga_data[1]                                                      ; N/A                                                                                                                                                            ;
; storage:storage_u10|vga_data[1]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; storage:storage_u10|vga_data[1]                                                      ; N/A                                                                                                                                                            ;
; storage:storage_u10|vga_data[2]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; storage:storage_u10|vga_data[2]                                                      ; N/A                                                                                                                                                            ;
; storage:storage_u10|vga_data[2]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; storage:storage_u10|vga_data[2]                                                      ; N/A                                                                                                                                                            ;
; storage:storage_u10|vga_data[3]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; storage:storage_u10|vga_data[3]                                                      ; N/A                                                                                                                                                            ;
; storage:storage_u10|vga_data[3]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; storage:storage_u10|vga_data[3]                                                      ; N/A                                                                                                                                                            ;
; storage:storage_u10|vga_data[4]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; storage:storage_u10|vga_data[4]                                                      ; N/A                                                                                                                                                            ;
; storage:storage_u10|vga_data[4]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; storage:storage_u10|vga_data[4]                                                      ; N/A                                                                                                                                                            ;
; storage:storage_u10|vga_data[5]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; storage:storage_u10|vga_data[5]                                                      ; N/A                                                                                                                                                            ;
; storage:storage_u10|vga_data[5]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; storage:storage_u10|vga_data[5]                                                      ; N/A                                                                                                                                                            ;
; storage:storage_u10|vga_data[6]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; storage:storage_u10|vga_data[6]                                                      ; N/A                                                                                                                                                            ;
; storage:storage_u10|vga_data[6]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; storage:storage_u10|vga_data[6]                                                      ; N/A                                                                                                                                                            ;
; storage:storage_u10|vga_data[7]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; storage:storage_u10|vga_data[7]                                                      ; N/A                                                                                                                                                            ;
; storage:storage_u10|vga_data[7]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; storage:storage_u10|vga_data[7]                                                      ; N/A                                                                                                                                                            ;
; storage:storage_u10|wren          ; pre-synthesis ; connected ; Top            ; post-synthesis    ; storage:storage_u10|wren                                                             ; N/A                                                                                                                                                            ;
; storage:storage_u10|wren          ; pre-synthesis ; connected ; Top            ; post-synthesis    ; storage:storage_u10|wren                                                             ; N/A                                                                                                                                                            ;
; sw0                               ; pre-synthesis ; connected ; Top            ; post-synthesis    ; sw0                                                                                  ; N/A                                                                                                                                                            ;
; sw0                               ; pre-synthesis ; connected ; Top            ; post-synthesis    ; sw0                                                                                  ; N/A                                                                                                                                                            ;
; sw1                               ; pre-synthesis ; connected ; Top            ; post-synthesis    ; sw1                                                                                  ; N/A                                                                                                                                                            ;
; sw1                               ; pre-synthesis ; connected ; Top            ; post-synthesis    ; sw1                                                                                  ; N/A                                                                                                                                                            ;
+-----------------------------------+---------------+-----------+----------------+-------------------+--------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------+
; Partition Merge Partition Warnings                          ;
+-----------------------+------------+------------------------+
; Port                  ; Partition  ; Info                   ;
+-----------------------+------------+------------------------+
; vga_top:U9|fuzhi[6]   ; vga_top:U9 ; Driven by constant GND ;
; vga_top:U9|fuzhi[5]   ; vga_top:U9 ; Driven by constant GND ;
; vga_top:U9|fuzhi[4]   ; vga_top:U9 ; Driven by constant GND ;
; vga_top:U9|fuzhi[7]   ; vga_top:U9 ; Driven by constant GND ;
; vga_top:U9|fuzhi[8]   ; vga_top:U9 ; Driven by constant GND ;
; vga_top:U9|fuzhi[9]   ; vga_top:U9 ; Driven by constant GND ;
; vga_top:U9|fuzhi[3]   ; vga_top:U9 ; Driven by constant GND ;
; vga_top:U9|fuzhi[2]   ; vga_top:U9 ; Driven by constant GND ;
; vga_top:U9|fuzhi[1]   ; vga_top:U9 ; Driven by constant GND ;
; vga_top:U9|fuzhi[0]   ; vga_top:U9 ; Driven by constant GND ;
; vga_top:U9|value_y[0] ; vga_top:U9 ; No fanout              ;
; vga_top:U9|value_y[1] ; vga_top:U9 ; No fanout              ;
; vga_top:U9|value_y[2] ; vga_top:U9 ; No fanout              ;
+-----------------------+------------+------------------------+
Note: The Incremental Compilation Advisor can be used to get more detailed recommendations.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                                                                                                    ;
+---------------------------------------------+------------------------+-----------------------+--------------------------------+------------------------+--------------------------------+
; Statistic                                   ; Top                    ; sld_hub:auto_hub      ; sld_signaltap:auto_signaltap_0 ; vga_top:U9             ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+-----------------------+--------------------------------+------------------------+--------------------------------+
; Estimate of Logic utilization (ALMs needed) ; 672 / 32070 ( 2 % )    ; 60 / 32070 ( < 1 % )  ; 1669 / 32070 ( 5 % )           ; 2741 / 32070 ( 9 % )   ; 0 / 32070 ( 0 % )              ;
;                                             ;                        ;                       ;                                ;                        ;                                ;
; Combinational ALUT usage for logic          ; 1284                   ; 94                    ; 556                            ; 6581                   ; 0                              ;
;     -- 7 input functions                    ; 0                      ; 1                     ; 0                              ; 20                     ; 0                              ;
;     -- 6 input functions                    ; 71                     ; 10                    ; 99                             ; 273                    ; 0                              ;
;     -- 5 input functions                    ; 162                    ; 24                    ; 320                            ; 168                    ; 0                              ;
;     -- 4 input functions                    ; 267                    ; 16                    ; 24                             ; 1126                   ; 0                              ;
;     -- <=3 input functions                  ; 784                    ; 43                    ; 113                            ; 4994                   ; 0                              ;
; Memory ALUT usage                           ; 0                      ; 0                     ; 0                              ; 0                      ; 0                              ;
;     -- 64-address deep                      ; 0                      ; 0                     ; 0                              ; 0                      ; 0                              ;
;     -- 32-address deep                      ; 0                      ; 0                     ; 0                              ; 0                      ; 0                              ;
;                                             ;                        ;                       ;                                ;                        ;                                ;
; Dedicated logic registers                   ; 645 / 128280 ( < 1 % ) ; 90 / 128280 ( < 1 % ) ; 3756 / 128280 ( 3 % )          ; 112 / 128280 ( < 1 % ) ; 0 / 128280 ( 0 % )             ;
;                                             ;                        ;                       ;                                ;                        ;                                ;
;                                             ;                        ;                       ;                                ;                        ;                                ;
; I/O pins                                    ; 18                     ; 0                     ; 0                              ; 29                     ; 2                              ;
; I/O registers                               ; 0                      ; 0                     ; 0                              ; 0                      ; 0                              ;
; Total block memory bits                     ; 16384                  ; 0                     ; 37120                          ; 137216                 ; 0                              ;
; Total block memory implementation bits      ; 81920                  ; 0                     ; 81920                          ; 163840                 ; 0                              ;
; JTAG                                        ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )          ; 1 / 1 ( 100 % )                ;
; M10K block                                  ; 8 / 397 ( 2 % )        ; 0 / 397 ( 0 % )       ; 8 / 397 ( 2 % )                ; 16 / 397 ( 4 % )       ; 0 / 397 ( 0 % )                ;
; DSP block                                   ; 1 / 87 ( 1 % )         ; 0 / 87 ( 0 % )        ; 0 / 87 ( 0 % )                 ; 0 / 87 ( 0 % )         ; 0 / 87 ( 0 % )                 ;
;                                             ;                        ;                       ;                                ;                        ;                                ;
; Connections                                 ;                        ;                       ;                                ;                        ;                                ;
;     -- Input Connections                    ; 1386                   ; 134                   ; 5424                           ; 1096                   ; 1                              ;
;     -- Registered Input Connections         ; 1329                   ; 109                   ; 4355                           ; 206                    ; 0                              ;
;     -- Output Connections                   ; 1452                   ; 513                   ; 1                              ; 76                     ; 5999                           ;
;     -- Registered Output Connections        ; 1212                   ; 512                   ; 0                              ; 0                      ; 0                              ;
;                                             ;                        ;                       ;                                ;                        ;                                ;
; Internal Connections                        ;                        ;                       ;                                ;                        ;                                ;
;     -- Total Connections                    ; 9432                   ; 1156                  ; 19032                          ; 21147                  ; 6014                           ;
;     -- Registered Connections               ; 5337                   ; 974                   ; 15448                          ; 1000                   ; 0                              ;
;                                             ;                        ;                       ;                                ;                        ;                                ;
; External Connections                        ;                        ;                       ;                                ;                        ;                                ;
;     -- Top                                  ; 0                      ; 1                     ; 580                            ; 947                    ; 1310                           ;
;     -- sld_hub:auto_hub                     ; 1                      ; 20                    ; 503                            ; 0                      ; 123                            ;
;     -- sld_signaltap:auto_signaltap_0       ; 580                    ; 503                   ; 0                              ; 0                      ; 4342                           ;
;     -- vga_top:U9                           ; 947                    ; 0                     ; 0                              ; 0                      ; 225                            ;
;     -- hard_block:auto_generated_inst       ; 1310                   ; 123                   ; 4342                           ; 225                    ; 0                              ;
;                                             ;                        ;                       ;                                ;                        ;                                ;
; Partition Interface                         ;                        ;                       ;                                ;                        ;                                ;
;     -- Input Ports                          ; 22                     ; 21                    ; 639                            ; 66                     ; 7                              ;
;     -- Output Ports                         ; 298                    ; 39                    ; 592                            ; 49                     ; 13                             ;
;     -- Bidir Ports                          ; 0                      ; 0                     ; 0                              ; 0                      ; 0                              ;
;                                             ;                        ;                       ;                                ;                        ;                                ;
; Registered Ports                            ;                        ;                       ;                                ;                        ;                                ;
;     -- Registered Input Ports               ; 0                      ; 13                    ; 585                            ; 1                      ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 28                    ; 581                            ; 0                      ; 0                              ;
;                                             ;                        ;                       ;                                ;                        ;                                ;
; Port Connectivity                           ;                        ;                       ;                                ;                        ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 1                     ; 88                             ; 10                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 1                     ; 0                              ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                     ; 0                              ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                     ; 0                              ; 0                      ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 1                     ; 35                             ; 0                      ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                     ; 0                              ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 2                     ; 40                             ; 0                      ; 1                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 15                    ; 581                            ; 3                      ; 0                              ;
+---------------------------------------------+------------------------+-----------------------+--------------------------------+------------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                                                 ;
+------------------------------------------+------------+---------------+--------------------+---------------------------------------------+
; Name                                     ; Partition  ; Type          ; Location           ; Status                                      ;
+------------------------------------------+------------+---------------+--------------------+---------------------------------------------+
; ad_clk                                   ; Top        ; Output Port   ; n/a                ;                                             ;
;     -- ad_clk                            ; Top        ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- ad_clk~output                     ; Top        ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;                                          ;            ;               ;                    ;                                             ;
; ad_data_in[0]                            ; Top        ; Input Port    ; n/a                ;                                             ;
;     -- ad_data_in[0]                     ; Top        ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- ad_data_in[0]~input               ; Top        ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                          ;            ;               ;                    ;                                             ;
; ad_data_in[1]                            ; Top        ; Input Port    ; n/a                ;                                             ;
;     -- ad_data_in[1]                     ; Top        ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- ad_data_in[1]~input               ; Top        ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                          ;            ;               ;                    ;                                             ;
; ad_data_in[2]                            ; Top        ; Input Port    ; n/a                ;                                             ;
;     -- ad_data_in[2]                     ; Top        ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- ad_data_in[2]~input               ; Top        ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                          ;            ;               ;                    ;                                             ;
; ad_data_in[3]                            ; Top        ; Input Port    ; n/a                ;                                             ;
;     -- ad_data_in[3]                     ; Top        ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- ad_data_in[3]~input               ; Top        ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                          ;            ;               ;                    ;                                             ;
; ad_data_in[4]                            ; Top        ; Input Port    ; n/a                ;                                             ;
;     -- ad_data_in[4]                     ; Top        ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- ad_data_in[4]~input               ; Top        ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                          ;            ;               ;                    ;                                             ;
; ad_data_in[5]                            ; Top        ; Input Port    ; n/a                ;                                             ;
;     -- ad_data_in[5]                     ; Top        ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- ad_data_in[5]~input               ; Top        ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                          ;            ;               ;                    ;                                             ;
; ad_data_in[6]                            ; Top        ; Input Port    ; n/a                ;                                             ;
;     -- ad_data_in[6]                     ; Top        ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- ad_data_in[6]~input               ; Top        ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                          ;            ;               ;                    ;                                             ;
; ad_data_in[7]                            ; Top        ; Input Port    ; n/a                ;                                             ;
;     -- ad_data_in[7]                     ; Top        ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- ad_data_in[7]~input               ; Top        ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                          ;            ;               ;                    ;                                             ;
; ad_data_in[8]                            ; Top        ; Input Port    ; n/a                ;                                             ;
;     -- ad_data_in[8]                     ; Top        ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- ad_data_in[8]~input               ; Top        ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                          ;            ;               ;                    ;                                             ;
; ad_data_in[9]                            ; Top        ; Input Port    ; n/a                ;                                             ;
;     -- ad_data_in[9]                     ; Top        ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- ad_data_in[9]~input               ; Top        ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                          ;            ;               ;                    ;                                             ;
; altera_reserved_tck                      ; Top        ; Input Port    ; n/a                ;                                             ;
;     -- altera_reserved_tck               ; Top        ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- altera_reserved_tck~input         ; Top        ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                          ;            ;               ;                    ;                                             ;
; altera_reserved_tdi                      ; Top        ; Input Port    ; n/a                ;                                             ;
;     -- altera_reserved_tdi               ; Top        ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- altera_reserved_tdi~input         ; Top        ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                          ;            ;               ;                    ;                                             ;
; altera_reserved_tdo                      ; Top        ; Output Port   ; n/a                ;                                             ;
;     -- altera_reserved_tdo               ; Top        ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- altera_reserved_tdo~output        ; Top        ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;                                          ;            ;               ;                    ;                                             ;
; altera_reserved_tms                      ; Top        ; Input Port    ; n/a                ;                                             ;
;     -- altera_reserved_tms               ; Top        ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- altera_reserved_tms~input         ; Top        ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                          ;            ;               ;                    ;                                             ;
; button_chui                              ; Top        ; Input Port    ; n/a                ;                                             ;
;     -- button_chui                       ; Top        ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- button_chui~input                 ; Top        ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                          ;            ;               ;                    ;                                             ;
; button_v                                 ; Top        ; Input Port    ; n/a                ;                                             ;
;     -- button_v                          ; Top        ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- button_v~input                    ; Top        ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                          ;            ;               ;                    ;                                             ;
; clk                                      ; Top        ; Input Port    ; n/a                ;                                             ;
;     -- clk                               ; Top        ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- clk~input                         ; Top        ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.ad_u3_ad_data_0_              ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.ad_u3_ad_data_1_              ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.ad_u3_ad_data_2_              ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.ad_u3_ad_data_3_              ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.ad_u3_ad_data_4_              ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.ad_u3_ad_data_5_              ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.ad_u3_ad_data_6_              ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.ad_u3_ad_data_7_              ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.ad_u3_ad_data_in_0_           ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.ad_u3_ad_data_in_1_           ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.ad_u3_ad_data_in_2_           ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.ad_u3_ad_data_in_3_           ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.ad_u3_ad_data_in_4_           ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.ad_u3_ad_data_in_5_           ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.ad_u3_ad_data_in_6_           ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.ad_u3_ad_data_in_7_           ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.ad_u3_ad_data_in_8_           ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.ad_u3_ad_data_in_9_           ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_ad_data_0_            ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_ad_data_1_            ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_ad_data_2_            ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_ad_data_3_            ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_ad_data_4_            ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_ad_data_5_            ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_ad_data_6_            ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_ad_data_7_            ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_ad_data_8_            ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_ad_data_9_            ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_ad_mv1_0_             ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_ad_mv1_10_            ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_ad_mv1_11_            ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_ad_mv1_12_            ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_ad_mv1_13_            ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_ad_mv1_14_            ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_ad_mv1_15_            ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_ad_mv1_16_            ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_ad_mv1_17_            ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_ad_mv1_18_            ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_ad_mv1_19_            ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_ad_mv1_1_             ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_ad_mv1_20_            ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_ad_mv1_21_            ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_ad_mv1_22_            ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_ad_mv1_23_            ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_ad_mv1_24_            ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_ad_mv1_25_            ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_ad_mv1_26_            ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_ad_mv1_27_            ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_ad_mv1_28_            ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_ad_mv1_29_            ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_ad_mv1_2_             ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_ad_mv1_30_            ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_ad_mv1_31_            ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_ad_mv1_3_             ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_ad_mv1_4_             ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_ad_mv1_5_             ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_ad_mv1_6_             ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_ad_mv1_7_             ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_ad_mv1_8_             ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_ad_mv1_9_             ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_ad_mv2_0_             ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_ad_mv2_10_            ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_ad_mv2_1_             ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_ad_mv2_2_             ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_ad_mv2_3_             ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_ad_mv2_4_             ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_ad_mv2_5_             ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_ad_mv2_6_             ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_ad_mv2_7_             ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_ad_mv2_8_             ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_ad_mv2_9_             ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_ad_mv_0_              ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_ad_mv_10_             ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_ad_mv_1_              ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_ad_mv_2_              ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_ad_mv_3_              ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_ad_mv_4_              ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_ad_mv_5_              ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_ad_mv_6_              ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_ad_mv_7_              ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_ad_mv_8_              ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_ad_mv_9_              ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_fuzhi_temp1_0_        ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_fuzhi_temp1_1_        ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_fuzhi_temp1_2_        ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_fuzhi_temp1_3_        ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_fuzhi_temp1_4_        ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_fuzhi_temp1_5_        ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_fuzhi_temp1_6_        ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_fuzhi_temp1_7_        ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_fuzhi_temp1_8_        ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_fuzhi_temp1_9_        ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_fuzhi_temp_0_         ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_fuzhi_temp_1_         ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_fuzhi_temp_2_         ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_fuzhi_temp_3_         ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_fuzhi_temp_4_         ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_fuzhi_temp_5_         ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_fuzhi_temp_6_         ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_fuzhi_temp_7_         ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_fuzhi_temp_8_         ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_fuzhi_temp_9_         ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_fuzhi_yuzhi1_0_       ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_fuzhi_yuzhi1_1_       ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_fuzhi_yuzhi1_2_       ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_fuzhi_yuzhi1_3_       ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_fuzhi_yuzhi1_4_       ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_fuzhi_yuzhi1_5_       ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_fuzhi_yuzhi1_6_       ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_fuzhi_yuzhi1_7_       ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_fuzhi_yuzhi1_8_       ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_fuzhi_yuzhi1_9_       ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_fuzhi_yuzhi_0_        ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_fuzhi_yuzhi_1_        ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_fuzhi_yuzhi_2_        ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_fuzhi_yuzhi_3_        ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_fuzhi_yuzhi_4_        ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_fuzhi_yuzhi_5_        ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_fuzhi_yuzhi_6_        ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_fuzhi_yuzhi_7_        ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_fuzhi_yuzhi_8_        ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cefu_u8_fuzhi_yuzhi_9_        ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cepin_u7_clk                  ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cepin_u7_pinlv_0_             ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cepin_u7_pinlv_10_            ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cepin_u7_pinlv_11_            ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cepin_u7_pinlv_12_            ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cepin_u7_pinlv_13_            ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cepin_u7_pinlv_14_            ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cepin_u7_pinlv_15_            ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cepin_u7_pinlv_16_            ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cepin_u7_pinlv_17_            ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cepin_u7_pinlv_18_            ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cepin_u7_pinlv_19_            ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cepin_u7_pinlv_1_             ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cepin_u7_pinlv_20_            ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cepin_u7_pinlv_21_            ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cepin_u7_pinlv_22_            ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cepin_u7_pinlv_23_            ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cepin_u7_pinlv_24_            ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cepin_u7_pinlv_25_            ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cepin_u7_pinlv_26_            ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cepin_u7_pinlv_27_            ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cepin_u7_pinlv_28_            ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cepin_u7_pinlv_29_            ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cepin_u7_pinlv_2_             ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cepin_u7_pinlv_30_            ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cepin_u7_pinlv_31_            ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cepin_u7_pinlv_3_             ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cepin_u7_pinlv_4_             ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cepin_u7_pinlv_5_             ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cepin_u7_pinlv_6_             ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cepin_u7_pinlv_7_             ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cepin_u7_pinlv_8_             ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.cepin_u7_pinlv_9_             ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_ad_data_dx_100_0_      ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_ad_data_dx_100_1_      ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_ad_data_dx_100_2_      ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_ad_data_dx_100_3_      ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_ad_data_dx_100_4_      ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_ad_data_dx_100_5_      ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_ad_data_dx_100_6_      ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_ad_data_dx_100_7_      ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_ad_data_dx_2_0_        ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_ad_data_dx_2_1_        ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_ad_data_dx_2_2_        ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_ad_data_dx_2_3_        ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_ad_data_dx_2_4_        ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_ad_data_dx_2_5_        ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_ad_data_dx_2_6_        ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_ad_data_dx_2_7_        ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_ad_data_sample_time_0_ ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_ad_data_sample_time_1_ ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_ad_data_sample_time_2_ ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_ad_data_sample_time_3_ ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_ad_data_sample_time_4_ ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_ad_data_sample_time_5_ ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_ad_data_sample_time_6_ ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_ad_data_sample_time_7_ ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_button_chui_data_0_    ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_button_chui_data_1_    ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_button_v_data_0_       ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_button_v_data_1_       ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_vga_data1_0_           ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_vga_data1_1_           ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_vga_data1_2_           ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_vga_data1_3_           ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_vga_data1_4_           ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_vga_data1_5_           ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_vga_data1_6_           ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_vga_data1_7_           ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_vga_data_0_            ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_vga_data_1_            ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_vga_data_2_            ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_vga_data_3_            ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_vga_data_4_            ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_vga_data_5_            ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_vga_data_6_            ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_vga_data_7_            ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_vga_fu1_0_             ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_vga_fu1_1_             ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_vga_fu1_2_             ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_vga_fu1_3_             ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_vga_fu1_4_             ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_vga_fu1_5_             ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_vga_fu1_6_             ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_vga_fu1_7_             ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_vga_fu2_0_             ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_vga_fu2_1_             ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_vga_fu2_1_0_           ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_vga_fu2_1_1_           ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_vga_fu2_1_2_           ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_vga_fu2_1_3_           ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_vga_fu2_1_4_           ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_vga_fu2_1_5_           ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_vga_fu2_1_6_           ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_vga_fu2_1_7_           ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_vga_fu2_2_             ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_vga_fu2_2_0_           ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_vga_fu2_2_1_           ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_vga_fu2_2_2_           ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_vga_fu2_2_3_           ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_vga_fu2_2_4_           ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_vga_fu2_2_5_           ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_vga_fu2_2_6_           ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_vga_fu2_2_7_           ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_vga_fu2_3_             ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_vga_fu2_4_             ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_vga_fu2_5_             ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_vga_fu2_6_             ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_vga_fu2_7_             ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_vga_fu3_0_             ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_vga_fu3_1_             ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_vga_fu3_2_             ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_vga_fu3_3_             ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_vga_fu3_4_             ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_vga_fu3_5_             ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_vga_fu3_6_             ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.key_u5_vga_fu3_7_             ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.storage_u10_data_sig_0_       ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.storage_u10_data_sig_1_       ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.storage_u10_data_sig_2_       ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.storage_u10_data_sig_3_       ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.storage_u10_data_sig_4_       ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.storage_u10_data_sig_5_       ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.storage_u10_data_sig_6_       ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.storage_u10_data_sig_7_       ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.storage_u10_sw2               ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.storage_u10_sw3               ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.storage_u10_vga_data1_0_      ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.storage_u10_vga_data1_1_      ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.storage_u10_vga_data1_2_      ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.storage_u10_vga_data1_3_      ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.storage_u10_vga_data1_4_      ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.storage_u10_vga_data1_5_      ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.storage_u10_vga_data1_6_      ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.storage_u10_vga_data1_7_      ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.storage_u10_vga_data_0_       ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.storage_u10_vga_data_1_       ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.storage_u10_vga_data_2_       ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.storage_u10_vga_data_3_       ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.storage_u10_vga_data_4_       ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.storage_u10_vga_data_5_       ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.storage_u10_vga_data_6_       ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.storage_u10_vga_data_7_       ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.storage_u10_wren              ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; pre_syn.bp.u6_ceshi                      ; Top        ; Output Port   ; n/a                ;                                             ;
;                                          ;            ;               ;                    ;                                             ;
; rst_n                                    ; Top        ; Input Port    ; n/a                ;                                             ;
;     -- rst_n                             ; Top        ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- rst_n~input                       ; Top        ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                          ;            ;               ;                    ;                                             ;
; sample_sig                               ; Top        ; Input Port    ; n/a                ;                                             ;
;     -- sample_sig                        ; Top        ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- sample_sig~input                  ; Top        ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                          ;            ;               ;                    ;                                             ;
; sw0                                      ; Top        ; Input Port    ; n/a                ;                                             ;
;     -- sw0                               ; Top        ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- sw0~input                         ; Top        ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                          ;            ;               ;                    ;                                             ;
; sw1                                      ; Top        ; Input Port    ; n/a                ;                                             ;
;     -- sw1                               ; Top        ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- sw1~input                         ; Top        ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                          ;            ;               ;                    ;                                             ;
; sw2                                      ; Top        ; Input Port    ; n/a                ;                                             ;
;     -- sw2                               ; Top        ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- sw2~input                         ; Top        ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                          ;            ;               ;                    ;                                             ;
; sw3                                      ; Top        ; Input Port    ; n/a                ;                                             ;
;     -- sw3                               ; Top        ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- sw3~input                         ; Top        ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                          ;            ;               ;                    ;                                             ;
; vga_b[0]                                 ; Top        ; Output Port   ; n/a                ;                                             ;
;     -- vga_top:U9|VGA_B[0]               ; vga_top:U9 ; Output Port   ; n/a                ;                                             ;
;     -- vga_b[0]                          ; vga_top:U9 ; Output Pad    ; IOPAD_X40_Y81_N34  ; Preserved from Post-Fit or Imported Netlist ;
;     -- vga_top:U9|VGA_B[0]~output        ; vga_top:U9 ; Output Buffer ; IOOBUF_X40_Y81_N36 ; Preserved from Post-Fit or Imported Netlist ;
;                                          ;            ;               ;                    ;                                             ;
; vga_b[1]                                 ; Top        ; Output Port   ; n/a                ;                                             ;
;     -- vga_top:U9|VGA_B[1]               ; vga_top:U9 ; Output Port   ; n/a                ;                                             ;
;     -- vga_b[1]                          ; vga_top:U9 ; Output Pad    ; IOPAD_X28_Y81_N17  ; Preserved from Post-Fit or Imported Netlist ;
;     -- vga_top:U9|VGA_B[1]~output        ; vga_top:U9 ; Output Buffer ; IOOBUF_X28_Y81_N19 ; Preserved from Post-Fit or Imported Netlist ;
;                                          ;            ;               ;                    ;                                             ;
; vga_b[2]                                 ; Top        ; Output Port   ; n/a                ;                                             ;
;     -- vga_top:U9|VGA_B[2]               ; vga_top:U9 ; Output Port   ; n/a                ;                                             ;
;     -- vga_b[2]                          ; vga_top:U9 ; Output Pad    ; IOPAD_X20_Y81_N0   ; Preserved from Post-Fit or Imported Netlist ;
;     -- vga_top:U9|VGA_B[2]~output        ; vga_top:U9 ; Output Buffer ; IOOBUF_X20_Y81_N2  ; Preserved from Post-Fit or Imported Netlist ;
;                                          ;            ;               ;                    ;                                             ;
; vga_b[3]                                 ; Top        ; Output Port   ; n/a                ;                                             ;
;     -- vga_top:U9|VGA_B[3]               ; vga_top:U9 ; Output Port   ; n/a                ;                                             ;
;     -- vga_b[3]                          ; vga_top:U9 ; Output Pad    ; IOPAD_X36_Y81_N17  ; Preserved from Post-Fit or Imported Netlist ;
;     -- vga_top:U9|VGA_B[3]~output        ; vga_top:U9 ; Output Buffer ; IOOBUF_X36_Y81_N19 ; Preserved from Post-Fit or Imported Netlist ;
;                                          ;            ;               ;                    ;                                             ;
; vga_b[4]                                 ; Top        ; Output Port   ; n/a                ;                                             ;
;     -- vga_top:U9|VGA_B[4]               ; vga_top:U9 ; Output Port   ; n/a                ;                                             ;
;     -- vga_b[4]                          ; vga_top:U9 ; Output Pad    ; IOPAD_X28_Y81_N0   ; Preserved from Post-Fit or Imported Netlist ;
;     -- vga_top:U9|VGA_B[4]~output        ; vga_top:U9 ; Output Buffer ; IOOBUF_X28_Y81_N2  ; Preserved from Post-Fit or Imported Netlist ;
;                                          ;            ;               ;                    ;                                             ;
; vga_b[5]                                 ; Top        ; Output Port   ; n/a                ;                                             ;
;     -- vga_top:U9|VGA_B[5]               ; vga_top:U9 ; Output Port   ; n/a                ;                                             ;
;     -- vga_b[5]                          ; vga_top:U9 ; Output Pad    ; IOPAD_X36_Y81_N0   ; Preserved from Post-Fit or Imported Netlist ;
;     -- vga_top:U9|VGA_B[5]~output        ; vga_top:U9 ; Output Buffer ; IOOBUF_X36_Y81_N2  ; Preserved from Post-Fit or Imported Netlist ;
;                                          ;            ;               ;                    ;                                             ;
; vga_b[6]                                 ; Top        ; Output Port   ; n/a                ;                                             ;
;     -- vga_top:U9|VGA_B[6]               ; vga_top:U9 ; Output Port   ; n/a                ;                                             ;
;     -- vga_b[6]                          ; vga_top:U9 ; Output Pad    ; IOPAD_X40_Y81_N17  ; Preserved from Post-Fit or Imported Netlist ;
;     -- vga_top:U9|VGA_B[6]~output        ; vga_top:U9 ; Output Buffer ; IOOBUF_X40_Y81_N19 ; Preserved from Post-Fit or Imported Netlist ;
;                                          ;            ;               ;                    ;                                             ;
; vga_b[7]                                 ; Top        ; Output Port   ; n/a                ;                                             ;
;     -- vga_top:U9|VGA_B[7]               ; vga_top:U9 ; Output Port   ; n/a                ;                                             ;
;     -- vga_b[7]                          ; vga_top:U9 ; Output Pad    ; IOPAD_X32_Y81_N17  ; Preserved from Post-Fit or Imported Netlist ;
;     -- vga_top:U9|VGA_B[7]~output        ; vga_top:U9 ; Output Buffer ; IOOBUF_X32_Y81_N19 ; Preserved from Post-Fit or Imported Netlist ;
;                                          ;            ;               ;                    ;                                             ;
; vga_blank                                ; Top        ; Output Port   ; n/a                ;                                             ;
;     -- vga_top:U9|VGA_BLANK_N            ; vga_top:U9 ; Output Port   ; n/a                ;                                             ;
;     -- vga_blank                         ; vga_top:U9 ; Output Pad    ; IOPAD_X6_Y81_N17   ; Preserved from Post-Fit or Imported Netlist ;
;     -- vga_top:U9|VGA_BLANK_N~output     ; vga_top:U9 ; Output Buffer ; IOOBUF_X6_Y81_N19  ; Preserved from Post-Fit or Imported Netlist ;
;                                          ;            ;               ;                    ;                                             ;
; vga_clk                                  ; Top        ; Output Port   ; n/a                ;                                             ;
;     -- vga_top:U9|VGA_CLK                ; vga_top:U9 ; Output Port   ; n/a                ;                                             ;
;     -- vga_clk                           ; vga_top:U9 ; Output Pad    ; IOPAD_X38_Y81_N34  ; Preserved from Post-Fit or Imported Netlist ;
;     -- vga_top:U9|VGA_CLK~output         ; vga_top:U9 ; Output Buffer ; IOOBUF_X38_Y81_N36 ; Preserved from Post-Fit or Imported Netlist ;
;                                          ;            ;               ;                    ;                                             ;
; vga_g[0]                                 ; Top        ; Output Port   ; n/a                ;                                             ;
;     -- vga_top:U9|VGA_G[0]               ; vga_top:U9 ; Output Port   ; n/a                ;                                             ;
;     -- vga_g[0]                          ; vga_top:U9 ; Output Pad    ; IOPAD_X4_Y81_N17   ; Preserved from Post-Fit or Imported Netlist ;
;     -- vga_top:U9|VGA_G[0]~output        ; vga_top:U9 ; Output Buffer ; IOOBUF_X4_Y81_N19  ; Preserved from Post-Fit or Imported Netlist ;
;                                          ;            ;               ;                    ;                                             ;
; vga_g[1]                                 ; Top        ; Output Port   ; n/a                ;                                             ;
;     -- vga_top:U9|VGA_G[1]               ; vga_top:U9 ; Output Port   ; n/a                ;                                             ;
;     -- vga_g[1]                          ; vga_top:U9 ; Output Pad    ; IOPAD_X4_Y81_N0    ; Preserved from Post-Fit or Imported Netlist ;
;     -- vga_top:U9|VGA_G[1]~output        ; vga_top:U9 ; Output Buffer ; IOOBUF_X4_Y81_N2   ; Preserved from Post-Fit or Imported Netlist ;
;                                          ;            ;               ;                    ;                                             ;
; vga_g[2]                                 ; Top        ; Output Port   ; n/a                ;                                             ;
;     -- vga_top:U9|VGA_G[2]               ; vga_top:U9 ; Output Port   ; n/a                ;                                             ;
;     -- vga_g[2]                          ; vga_top:U9 ; Output Pad    ; IOPAD_X20_Y81_N17  ; Preserved from Post-Fit or Imported Netlist ;
;     -- vga_top:U9|VGA_G[2]~output        ; vga_top:U9 ; Output Buffer ; IOOBUF_X20_Y81_N19 ; Preserved from Post-Fit or Imported Netlist ;
;                                          ;            ;               ;                    ;                                             ;
; vga_g[3]                                 ; Top        ; Output Port   ; n/a                ;                                             ;
;     -- vga_top:U9|VGA_G[3]               ; vga_top:U9 ; Output Port   ; n/a                ;                                             ;
;     -- vga_g[3]                          ; vga_top:U9 ; Output Pad    ; IOPAD_X6_Y81_N0    ; Preserved from Post-Fit or Imported Netlist ;
;     -- vga_top:U9|VGA_G[3]~output        ; vga_top:U9 ; Output Buffer ; IOOBUF_X6_Y81_N2   ; Preserved from Post-Fit or Imported Netlist ;
;                                          ;            ;               ;                    ;                                             ;
; vga_g[4]                                 ; Top        ; Output Port   ; n/a                ;                                             ;
;     -- vga_top:U9|VGA_G[4]               ; vga_top:U9 ; Output Port   ; n/a                ;                                             ;
;     -- vga_g[4]                          ; vga_top:U9 ; Output Pad    ; IOPAD_X10_Y81_N57  ; Preserved from Post-Fit or Imported Netlist ;
;     -- vga_top:U9|VGA_G[4]~output        ; vga_top:U9 ; Output Buffer ; IOOBUF_X10_Y81_N59 ; Preserved from Post-Fit or Imported Netlist ;
;                                          ;            ;               ;                    ;                                             ;
; vga_g[5]                                 ; Top        ; Output Port   ; n/a                ;                                             ;
;     -- vga_top:U9|VGA_G[5]               ; vga_top:U9 ; Output Port   ; n/a                ;                                             ;
;     -- vga_g[5]                          ; vga_top:U9 ; Output Pad    ; IOPAD_X10_Y81_N40  ; Preserved from Post-Fit or Imported Netlist ;
;     -- vga_top:U9|VGA_G[5]~output        ; vga_top:U9 ; Output Buffer ; IOOBUF_X10_Y81_N42 ; Preserved from Post-Fit or Imported Netlist ;
;                                          ;            ;               ;                    ;                                             ;
; vga_g[6]                                 ; Top        ; Output Port   ; n/a                ;                                             ;
;     -- vga_top:U9|VGA_G[6]               ; vga_top:U9 ; Output Port   ; n/a                ;                                             ;
;     -- vga_g[6]                          ; vga_top:U9 ; Output Pad    ; IOPAD_X18_Y81_N40  ; Preserved from Post-Fit or Imported Netlist ;
;     -- vga_top:U9|VGA_G[6]~output        ; vga_top:U9 ; Output Buffer ; IOOBUF_X18_Y81_N42 ; Preserved from Post-Fit or Imported Netlist ;
;                                          ;            ;               ;                    ;                                             ;
; vga_g[7]                                 ; Top        ; Output Port   ; n/a                ;                                             ;
;     -- vga_top:U9|VGA_G[7]               ; vga_top:U9 ; Output Port   ; n/a                ;                                             ;
;     -- vga_g[7]                          ; vga_top:U9 ; Output Pad    ; IOPAD_X18_Y81_N57  ; Preserved from Post-Fit or Imported Netlist ;
;     -- vga_top:U9|VGA_G[7]~output        ; vga_top:U9 ; Output Buffer ; IOOBUF_X18_Y81_N59 ; Preserved from Post-Fit or Imported Netlist ;
;                                          ;            ;               ;                    ;                                             ;
; vga_hs                                   ; Top        ; Output Port   ; n/a                ;                                             ;
;     -- vga_top:U9|VGA_HS                 ; vga_top:U9 ; Output Port   ; n/a                ;                                             ;
;     -- vga_hs                            ; vga_top:U9 ; Output Pad    ; IOPAD_X36_Y81_N51  ; Preserved from Post-Fit or Imported Netlist ;
;     -- vga_top:U9|VGA_HS~output          ; vga_top:U9 ; Output Buffer ; IOOBUF_X36_Y81_N53 ; Preserved from Post-Fit or Imported Netlist ;
;                                          ;            ;               ;                    ;                                             ;
; vga_r[0]                                 ; Top        ; Output Port   ; n/a                ;                                             ;
;     -- vga_top:U9|VGA_R[0]               ; vga_top:U9 ; Output Port   ; n/a                ;                                             ;
;     -- vga_r[0]                          ; vga_top:U9 ; Output Pad    ; IOPAD_X40_Y81_N51  ; Preserved from Post-Fit or Imported Netlist ;
;     -- vga_top:U9|VGA_R[0]~output        ; vga_top:U9 ; Output Buffer ; IOOBUF_X40_Y81_N53 ; Preserved from Post-Fit or Imported Netlist ;
;                                          ;            ;               ;                    ;                                             ;
; vga_r[1]                                 ; Top        ; Output Port   ; n/a                ;                                             ;
;     -- vga_top:U9|VGA_R[1]               ; vga_top:U9 ; Output Port   ; n/a                ;                                             ;
;     -- vga_r[1]                          ; vga_top:U9 ; Output Pad    ; IOPAD_X38_Y81_N0   ; Preserved from Post-Fit or Imported Netlist ;
;     -- vga_top:U9|VGA_R[1]~output        ; vga_top:U9 ; Output Buffer ; IOOBUF_X38_Y81_N2  ; Preserved from Post-Fit or Imported Netlist ;
;                                          ;            ;               ;                    ;                                             ;
; vga_r[2]                                 ; Top        ; Output Port   ; n/a                ;                                             ;
;     -- vga_top:U9|VGA_R[2]               ; vga_top:U9 ; Output Port   ; n/a                ;                                             ;
;     -- vga_r[2]                          ; vga_top:U9 ; Output Pad    ; IOPAD_X26_Y81_N57  ; Preserved from Post-Fit or Imported Netlist ;
;     -- vga_top:U9|VGA_R[2]~output        ; vga_top:U9 ; Output Buffer ; IOOBUF_X26_Y81_N59 ; Preserved from Post-Fit or Imported Netlist ;
;                                          ;            ;               ;                    ;                                             ;
; vga_r[3]                                 ; Top        ; Output Port   ; n/a                ;                                             ;
;     -- vga_top:U9|VGA_R[3]               ; vga_top:U9 ; Output Port   ; n/a                ;                                             ;
;     -- vga_r[3]                          ; vga_top:U9 ; Output Pad    ; IOPAD_X38_Y81_N17  ; Preserved from Post-Fit or Imported Netlist ;
;     -- vga_top:U9|VGA_R[3]~output        ; vga_top:U9 ; Output Buffer ; IOOBUF_X38_Y81_N19 ; Preserved from Post-Fit or Imported Netlist ;
;                                          ;            ;               ;                    ;                                             ;
; vga_r[4]                                 ; Top        ; Output Port   ; n/a                ;                                             ;
;     -- vga_top:U9|VGA_R[4]               ; vga_top:U9 ; Output Port   ; n/a                ;                                             ;
;     -- vga_r[4]                          ; vga_top:U9 ; Output Pad    ; IOPAD_X36_Y81_N34  ; Preserved from Post-Fit or Imported Netlist ;
;     -- vga_top:U9|VGA_R[4]~output        ; vga_top:U9 ; Output Buffer ; IOOBUF_X36_Y81_N36 ; Preserved from Post-Fit or Imported Netlist ;
;                                          ;            ;               ;                    ;                                             ;
; vga_r[5]                                 ; Top        ; Output Port   ; n/a                ;                                             ;
;     -- vga_top:U9|VGA_R[5]               ; vga_top:U9 ; Output Port   ; n/a                ;                                             ;
;     -- vga_r[5]                          ; vga_top:U9 ; Output Pad    ; IOPAD_X22_Y81_N17  ; Preserved from Post-Fit or Imported Netlist ;
;     -- vga_top:U9|VGA_R[5]~output        ; vga_top:U9 ; Output Buffer ; IOOBUF_X22_Y81_N19 ; Preserved from Post-Fit or Imported Netlist ;
;                                          ;            ;               ;                    ;                                             ;
; vga_r[6]                                 ; Top        ; Output Port   ; n/a                ;                                             ;
;     -- vga_top:U9|VGA_R[6]               ; vga_top:U9 ; Output Port   ; n/a                ;                                             ;
;     -- vga_r[6]                          ; vga_top:U9 ; Output Pad    ; IOPAD_X22_Y81_N0   ; Preserved from Post-Fit or Imported Netlist ;
;     -- vga_top:U9|VGA_R[6]~output        ; vga_top:U9 ; Output Buffer ; IOOBUF_X22_Y81_N2  ; Preserved from Post-Fit or Imported Netlist ;
;                                          ;            ;               ;                    ;                                             ;
; vga_r[7]                                 ; Top        ; Output Port   ; n/a                ;                                             ;
;     -- vga_top:U9|VGA_R[7]               ; vga_top:U9 ; Output Port   ; n/a                ;                                             ;
;     -- vga_r[7]                          ; vga_top:U9 ; Output Pad    ; IOPAD_X26_Y81_N40  ; Preserved from Post-Fit or Imported Netlist ;
;     -- vga_top:U9|VGA_R[7]~output        ; vga_top:U9 ; Output Buffer ; IOOBUF_X26_Y81_N42 ; Preserved from Post-Fit or Imported Netlist ;
;                                          ;            ;               ;                    ;                                             ;
; vga_sync                                 ; Top        ; Output Port   ; n/a                ;                                             ;
;     -- vga_top:U9|VGA_SYNC_N             ; vga_top:U9 ; Output Port   ; n/a                ;                                             ;
;     -- vga_sync                          ; vga_top:U9 ; Output Pad    ; IOPAD_X28_Y81_N34  ; Preserved from Post-Fit or Imported Netlist ;
;     -- vga_top:U9|VGA_SYNC_N~output      ; vga_top:U9 ; Output Buffer ; IOOBUF_X28_Y81_N36 ; Preserved from Post-Fit or Imported Netlist ;
;                                          ;            ;               ;                    ;                                             ;
; vga_vs                                   ; Top        ; Output Port   ; n/a                ;                                             ;
;     -- vga_top:U9|VGA_VS                 ; vga_top:U9 ; Output Port   ; n/a                ;                                             ;
;     -- vga_vs                            ; vga_top:U9 ; Output Pad    ; IOPAD_X34_Y81_N40  ; Preserved from Post-Fit or Imported Netlist ;
;     -- vga_top:U9|VGA_VS~output          ; vga_top:U9 ; Output Buffer ; IOOBUF_X34_Y81_N42 ; Preserved from Post-Fit or Imported Netlist ;
;                                          ;            ;               ;                    ;                                             ;
+------------------------------------------+------------+---------------+--------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Resource Usage Summary                                                                                             ;
+---------------------------------------------+--------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                ;
+---------------------------------------------+--------------------------------------------------------------------------------------+
; Estimate of Logic utilization (ALMs needed) ; 5147                                                                                 ;
;                                             ;                                                                                      ;
; Combinational ALUT usage for logic          ; 8515                                                                                 ;
;     -- 7 input functions                    ; 21                                                                                   ;
;     -- 6 input functions                    ; 453                                                                                  ;
;     -- 5 input functions                    ; 674                                                                                  ;
;     -- 4 input functions                    ; 1433                                                                                 ;
;     -- <=3 input functions                  ; 5934                                                                                 ;
;                                             ;                                                                                      ;
; Dedicated logic registers                   ; 4603                                                                                 ;
;                                             ;                                                                                      ;
; I/O pins                                    ; 49                                                                                   ;
; Total MLAB memory bits                      ; 0                                                                                    ;
; Total block memory bits                     ; 190720                                                                               ;
; Total DSP Blocks                            ; 1                                                                                    ;
; Total PLLs                                  ; 1                                                                                    ;
;     -- PLLs                                 ; 1                                                                                    ;
;                                             ;                                                                                      ;
; Maximum fan-out node                        ; clk_sam:clk_inst_u1|clk_sam_0002:clk_sam_inst|altera_pll:altera_pll_i|outclk_wire[0] ;
; Maximum fan-out                             ; 2950                                                                                 ;
; Total fan-out                               ; 47999                                                                                ;
; Average fan-out                             ; 3.53                                                                                 ;
+---------------------------------------------+--------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+----------------------+
; Name                                                                                                                                                                                                  ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size  ; MIF                  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+----------------------+
; dengxiao_2us:tb_2us|ram200_8:ram200_8_inst_fre_deng|altsyncram:altsyncram_component|altsyncram_emt1:auto_generated|ALTSYNCRAM                                                                         ; AUTO ; Simple Dual Port ; 256          ; 8            ; 256          ; 8            ; 2048  ; None                 ;
; dengxiao_2us:tb_2us|ram200_8:ram200_8_inst_vga_deng|altsyncram:altsyncram_component|altsyncram_emt1:auto_generated|ALTSYNCRAM                                                                         ; AUTO ; Simple Dual Port ; 256          ; 8            ; 256          ; 8            ; 2048  ; None                 ;
; dengxiao_sample:u6|ram200_8:ram200_8_inst_fre_deng|altsyncram:altsyncram_component|altsyncram_emt1:auto_generated|ALTSYNCRAM                                                                          ; AUTO ; Simple Dual Port ; 256          ; 8            ; 256          ; 8            ; 2048  ; None                 ;
; dengxiao_sample:u6|ram200_8:ram200_8_inst_vga_deng|altsyncram:altsyncram_component|altsyncram_emt1:auto_generated|ALTSYNCRAM                                                                          ; AUTO ; Simple Dual Port ; 256          ; 8            ; 256          ; 8            ; 2048  ; None                 ;
; sample_time:sample_time_u4|ram200_8:ram200_8_inst_fre|altsyncram:altsyncram_component|altsyncram_emt1:auto_generated|ALTSYNCRAM                                                                       ; AUTO ; Simple Dual Port ; 256          ; 8            ; 256          ; 8            ; 2048  ; None                 ;
; sample_time:sample_time_u4|ram200_8:ram200_8_inst_vga|altsyncram:altsyncram_component|altsyncram_emt1:auto_generated|ALTSYNCRAM                                                                       ; AUTO ; Simple Dual Port ; 256          ; 8            ; 256          ; 8            ; 2048  ; None                 ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6884:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 128          ; 290          ; 128          ; 290          ; 37120 ; None                 ;
; storage:storage_u10|ram_storage:ram_single|altsyncram:altsyncram_component|altsyncram_emt1:auto_generated|ALTSYNCRAM                                                                                  ; AUTO ; Simple Dual Port ; 256          ; 8            ; 256          ; 8            ; 2048  ; None                 ;
; storage:storage_u10|ram_storage:ram_storage_inst|altsyncram:altsyncram_component|altsyncram_emt1:auto_generated|ALTSYNCRAM                                                                            ; AUTO ; Simple Dual Port ; 256          ; 8            ; 256          ; 8            ; 2048  ; None                 ;
; vga_top:U9|vga_control:vga_control|rom_chuizhi:U6|altsyncram:altsyncram_component|altsyncram_d8h1:auto_generated|ALTSYNCRAM                                                                           ; AUTO ; ROM              ; 256          ; 32           ; --           ; --           ; 8192  ; chuizhilingmindu.mif ;
; vga_top:U9|vga_control:vga_control|rom_freq:U9|altsyncram:altsyncram_component|altsyncram_r3g1:auto_generated|ALTSYNCRAM                                                                              ; AUTO ; ROM              ; 256          ; 32           ; --           ; --           ; 8192  ; pinlv.mif            ;
; vga_top:U9|vga_control:vga_control|rom_number:U10|altsyncram:altsyncram_component|altsyncram_n6g1:auto_generated|ALTSYNCRAM                                                                           ; AUTO ; ROM              ; 512          ; 32           ; --           ; --           ; 16384 ; number.mif           ;
; vga_top:U9|vga_control:vga_control|rom_scan:U7|altsyncram:altsyncram_component|altsyncram_sng1:auto_generated|ALTSYNCRAM                                                                              ; AUTO ; ROM              ; 256          ; 32           ; --           ; --           ; 8192  ; saomiaosudu.mif      ;
; vga_top:U9|vga_control:vga_control|rom_symbol:U11|altsyncram:altsyncram_component|altsyncram_r9g1:auto_generated|ALTSYNCRAM                                                                           ; AUTO ; ROM              ; 1024         ; 32           ; --           ; --           ; 32768 ; symbol.mif           ;
; vga_top:U9|vga_control:vga_control|rom_title:U5|altsyncram:altsyncram_component|altsyncram_c6g1:auto_generated|ALTSYNCRAM                                                                             ; AUTO ; ROM              ; 1024         ; 64           ; --           ; --           ; 65536 ; title.mif            ;
; vga_top:U9|vga_control:vga_control|rom_trigger:U8|altsyncram:altsyncram_component|altsyncram_3tg1:auto_generated|ALTSYNCRAM                                                                           ; AUTO ; ROM              ; 256          ; 32           ; --           ; --           ; 8192  ; chufadianping.mif    ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+----------------------+


+-----------------------------------------------------------------------------+
; Partition Merge DSP Block Usage Summary                                     ;
+---------------------+-------------+---------------------+-------------------+
; Statistic           ; Number Used ; Available per Block ; Maximum Available ;
+---------------------+-------------+---------------------+-------------------+
; Independent 18x18   ; 1           ; 2.00                ; 174               ;
; DSP Block           ; 1           ; --                  ; 87                ;
; DSP 18-bit Element  ; 1           ; 2.00                ; 174               ;
; Unsigned Multiplier ; 1           ; --                  ; --                ;
+---------------------+-------------+---------------------+-------------------+


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Partition Merge
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Full Version
    Info: Processing started: Mon Jul 24 14:26:22 2017
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off pr_2007 -c pr_2007 --merge=on
Info (35007): Using synthesis netlist for partition "Top"
Info (35006): Using previously generated Fitter netlist for partition "vga_top:U9"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35007): Using synthesis netlist for partition "sld_signaltap:auto_signaltap_0"
Critical Warning (35025): Partially connected in-system debug instance "auto_signaltap_0" to 539 of its 581 required data inputs, trigger inputs, acquisition clocks, and dynamic pins.  There were 0 illegal, 0 inaccessible, and 42 missing sources or connections.
Info (35002): Resolved and merged 4 partition(s)
Warning (16710): Found unconnected port vga_top:U9|fuzhi[0] on design partition vga_top:U9 -- port will be tied to GND
Warning (16710): Found unconnected port vga_top:U9|fuzhi[1] on design partition vga_top:U9 -- port will be tied to GND
Warning (16710): Found unconnected port vga_top:U9|fuzhi[2] on design partition vga_top:U9 -- port will be tied to GND
Warning (16710): Found unconnected port vga_top:U9|fuzhi[3] on design partition vga_top:U9 -- port will be tied to GND
Warning (16710): Found unconnected port vga_top:U9|fuzhi[9] on design partition vga_top:U9 -- port will be tied to GND
Warning (16710): Found unconnected port vga_top:U9|fuzhi[8] on design partition vga_top:U9 -- port will be tied to GND
Warning (16710): Found unconnected port vga_top:U9|fuzhi[7] on design partition vga_top:U9 -- port will be tied to GND
Warning (16710): Found unconnected port vga_top:U9|fuzhi[4] on design partition vga_top:U9 -- port will be tied to GND
Warning (16710): Found unconnected port vga_top:U9|fuzhi[5] on design partition vga_top:U9 -- port will be tied to GND
Warning (16710): Found unconnected port vga_top:U9|fuzhi[6] on design partition vga_top:U9 -- port will be tied to GND
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 15 node(s), including 0 DDIO, 1 PLL, 0 transceiver and 0 LCELL
Info (35048): Found 10 ports with constant drivers. For more information, refer to the Partition Merger report
Info (35047): Found 3 ports with no fan-out. For more information, refer to the Partition Merger report
Warning (35016): Found partition port(s) not driving logic, possibly wasting area
    Warning (35018): Partition port "vga_top:U9|value_y[0]", driven by node "vga_top:U9|vga_drive:vga_drive|vy[0]~0", does not drive logic
    Warning (35018): Partition port "vga_top:U9|value_y[2]", driven by node "vga_top:U9|vga_drive:vga_drive|vy[2]~2", does not drive logic
    Warning (35018): Partition port "vga_top:U9|value_y[1]", driven by node "vga_top:U9|value_y[1]~outputINV", does not drive logic
Info (21057): Implemented 12594 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 22 input pins
    Info (21059): Implemented 31 output pins
    Info (21061): Implemented 12167 logic cells
    Info (21064): Implemented 370 RAM segments
    Info (21065): Implemented 1 PLLs
    Info (21062): Implemented 1 DSP elements
Info: Quartus II 64-Bit Partition Merge was successful. 0 errors, 15 warnings
    Info: Peak virtual memory: 786 megabytes
    Info: Processing ended: Mon Jul 24 14:26:29 2017
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:07


