Classic Timing Analyzer report for FIFO_TEST
Tue Nov 26 11:30:45 2019
Quartus II Version 9.0 Build 184 04/29/2009 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'Clock'
  7. Clock Setup: 'clk'
  8. tsu
  9. tco
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                                    ;
+------------------------------+-------+---------------+------------------------------------------------+-------------------------------------------------------+-------------------------------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                                    ; From                                                  ; To                                  ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+------------------------------------------------+-------------------------------------------------------+-------------------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 7.909 ns                                       ; WE                                                    ; FIFO_REG:inst|Queue~10              ; --         ; Clock    ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 15.719 ns                                      ; FIFO_REG:inst|Qsize[3]                                ; qb                                  ; Clock      ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -4.707 ns                                      ; Reset                                                 ; FIFO_REG:inst|Qsize[1]              ; --         ; Clock    ; 0            ;
; Clock Setup: 'Clock'         ; N/A   ; None          ; 252.40 MHz ( period = 3.962 ns )               ; FIFO_REG:inst|Qsize[3]                                ; FIFO_REG:inst|Queue~10              ; Clock      ; Clock    ; 0            ;
; Clock Setup: 'clk'           ; N/A   ; None          ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; scan_led3:inst3|counter4:inst|74161:inst|f74161:sub|9 ; scan_led3:inst3|counter4:inst|inst3 ; clk        ; clk      ; 0            ;
; Total number of failed paths ;       ;               ;                                                ;                                                       ;                                     ;            ;          ; 0            ;
+------------------------------+-------+---------------+------------------------------------------------+-------------------------------------------------------+-------------------------------------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP2C5T144C8        ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock           ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'Clock'                                                                                                                                                                                                           ;
+-------+------------------------------------------------+---------------------------+-------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period)                           ; From                      ; To                            ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+------------------------------------------------+---------------------------+-------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A   ; 252.40 MHz ( period = 3.962 ns )               ; FIFO_REG:inst|Qsize[3]    ; FIFO_REG:inst|Queue~11        ; Clock      ; Clock    ; None                        ; None                      ; 3.686 ns                ;
; N/A   ; 252.40 MHz ( period = 3.962 ns )               ; FIFO_REG:inst|Qsize[3]    ; FIFO_REG:inst|Queue~8         ; Clock      ; Clock    ; None                        ; None                      ; 3.686 ns                ;
; N/A   ; 252.40 MHz ( period = 3.962 ns )               ; FIFO_REG:inst|Qsize[3]    ; FIFO_REG:inst|Queue~9         ; Clock      ; Clock    ; None                        ; None                      ; 3.686 ns                ;
; N/A   ; 252.40 MHz ( period = 3.962 ns )               ; FIFO_REG:inst|Qsize[3]    ; FIFO_REG:inst|Queue~10        ; Clock      ; Clock    ; None                        ; None                      ; 3.686 ns                ;
; N/A   ; 253.61 MHz ( period = 3.943 ns )               ; FIFO_REG:inst|Qsize[3]    ; FIFO_REG:inst|Queue~19        ; Clock      ; Clock    ; None                        ; None                      ; 3.667 ns                ;
; N/A   ; 253.61 MHz ( period = 3.943 ns )               ; FIFO_REG:inst|Qsize[3]    ; FIFO_REG:inst|Queue~16        ; Clock      ; Clock    ; None                        ; None                      ; 3.667 ns                ;
; N/A   ; 253.61 MHz ( period = 3.943 ns )               ; FIFO_REG:inst|Qsize[3]    ; FIFO_REG:inst|Queue~17        ; Clock      ; Clock    ; None                        ; None                      ; 3.667 ns                ;
; N/A   ; 253.61 MHz ( period = 3.943 ns )               ; FIFO_REG:inst|Qsize[3]    ; FIFO_REG:inst|Queue~18        ; Clock      ; Clock    ; None                        ; None                      ; 3.667 ns                ;
; N/A   ; 258.06 MHz ( period = 3.875 ns )               ; FIFO_REG:inst|Qsize[0]    ; FIFO_REG:inst|rd_index[1]     ; Clock      ; Clock    ; None                        ; None                      ; 3.599 ns                ;
; N/A   ; 258.06 MHz ( period = 3.875 ns )               ; FIFO_REG:inst|Qsize[0]    ; FIFO_REG:inst|rd_index[0]     ; Clock      ; Clock    ; None                        ; None                      ; 3.599 ns                ;
; N/A   ; 261.37 MHz ( period = 3.826 ns )               ; FIFO_REG:inst|Qsize[2]    ; FIFO_REG:inst|Queue~11        ; Clock      ; Clock    ; None                        ; None                      ; 3.550 ns                ;
; N/A   ; 261.37 MHz ( period = 3.826 ns )               ; FIFO_REG:inst|Qsize[2]    ; FIFO_REG:inst|Queue~8         ; Clock      ; Clock    ; None                        ; None                      ; 3.550 ns                ;
; N/A   ; 261.37 MHz ( period = 3.826 ns )               ; FIFO_REG:inst|Qsize[2]    ; FIFO_REG:inst|Queue~9         ; Clock      ; Clock    ; None                        ; None                      ; 3.550 ns                ;
; N/A   ; 261.37 MHz ( period = 3.826 ns )               ; FIFO_REG:inst|Qsize[2]    ; FIFO_REG:inst|Queue~10        ; Clock      ; Clock    ; None                        ; None                      ; 3.550 ns                ;
; N/A   ; 262.05 MHz ( period = 3.816 ns )               ; FIFO_REG:inst|Qsize[3]    ; FIFO_REG:inst|rd_index[1]     ; Clock      ; Clock    ; None                        ; None                      ; 3.540 ns                ;
; N/A   ; 262.05 MHz ( period = 3.816 ns )               ; FIFO_REG:inst|Qsize[3]    ; FIFO_REG:inst|rd_index[0]     ; Clock      ; Clock    ; None                        ; None                      ; 3.540 ns                ;
; N/A   ; 262.67 MHz ( period = 3.807 ns )               ; FIFO_REG:inst|Qsize[2]    ; FIFO_REG:inst|Queue~19        ; Clock      ; Clock    ; None                        ; None                      ; 3.531 ns                ;
; N/A   ; 262.67 MHz ( period = 3.807 ns )               ; FIFO_REG:inst|Qsize[2]    ; FIFO_REG:inst|Queue~16        ; Clock      ; Clock    ; None                        ; None                      ; 3.531 ns                ;
; N/A   ; 262.67 MHz ( period = 3.807 ns )               ; FIFO_REG:inst|Qsize[2]    ; FIFO_REG:inst|Queue~17        ; Clock      ; Clock    ; None                        ; None                      ; 3.531 ns                ;
; N/A   ; 262.67 MHz ( period = 3.807 ns )               ; FIFO_REG:inst|Qsize[2]    ; FIFO_REG:inst|Queue~18        ; Clock      ; Clock    ; None                        ; None                      ; 3.531 ns                ;
; N/A   ; 266.88 MHz ( period = 3.747 ns )               ; FIFO_REG:inst|wr_index[0] ; FIFO_REG:inst|Queue~19        ; Clock      ; Clock    ; None                        ; None                      ; 3.468 ns                ;
; N/A   ; 266.88 MHz ( period = 3.747 ns )               ; FIFO_REG:inst|wr_index[0] ; FIFO_REG:inst|Queue~16        ; Clock      ; Clock    ; None                        ; None                      ; 3.468 ns                ;
; N/A   ; 266.88 MHz ( period = 3.747 ns )               ; FIFO_REG:inst|wr_index[0] ; FIFO_REG:inst|Queue~17        ; Clock      ; Clock    ; None                        ; None                      ; 3.468 ns                ;
; N/A   ; 266.88 MHz ( period = 3.747 ns )               ; FIFO_REG:inst|wr_index[0] ; FIFO_REG:inst|Queue~18        ; Clock      ; Clock    ; None                        ; None                      ; 3.468 ns                ;
; N/A   ; 268.10 MHz ( period = 3.730 ns )               ; FIFO_REG:inst|wr_index[0] ; FIFO_REG:inst|Queue~11        ; Clock      ; Clock    ; None                        ; None                      ; 3.451 ns                ;
; N/A   ; 268.10 MHz ( period = 3.730 ns )               ; FIFO_REG:inst|wr_index[0] ; FIFO_REG:inst|Queue~8         ; Clock      ; Clock    ; None                        ; None                      ; 3.451 ns                ;
; N/A   ; 268.10 MHz ( period = 3.730 ns )               ; FIFO_REG:inst|wr_index[0] ; FIFO_REG:inst|Queue~9         ; Clock      ; Clock    ; None                        ; None                      ; 3.451 ns                ;
; N/A   ; 268.10 MHz ( period = 3.730 ns )               ; FIFO_REG:inst|wr_index[0] ; FIFO_REG:inst|Queue~10        ; Clock      ; Clock    ; None                        ; None                      ; 3.451 ns                ;
; N/A   ; 270.42 MHz ( period = 3.698 ns )               ; FIFO_REG:inst|Qsize[3]    ; FIFO_REG:inst|Qsize[2]        ; Clock      ; Clock    ; None                        ; None                      ; 3.434 ns                ;
; N/A   ; 270.42 MHz ( period = 3.698 ns )               ; FIFO_REG:inst|Qsize[3]    ; FIFO_REG:inst|Qsize[3]        ; Clock      ; Clock    ; None                        ; None                      ; 3.434 ns                ;
; N/A   ; 270.42 MHz ( period = 3.698 ns )               ; FIFO_REG:inst|Qsize[3]    ; FIFO_REG:inst|Qsize[1]        ; Clock      ; Clock    ; None                        ; None                      ; 3.434 ns                ;
; N/A   ; 275.18 MHz ( period = 3.634 ns )               ; FIFO_REG:inst|Qsize[3]    ; FIFO_REG:inst|wr_index[0]     ; Clock      ; Clock    ; None                        ; None                      ; 3.373 ns                ;
; N/A   ; 275.18 MHz ( period = 3.634 ns )               ; FIFO_REG:inst|Qsize[3]    ; FIFO_REG:inst|wr_index[1]     ; Clock      ; Clock    ; None                        ; None                      ; 3.373 ns                ;
; N/A   ; 279.25 MHz ( period = 3.581 ns )               ; FIFO_REG:inst|wr_index[1] ; FIFO_REG:inst|Queue~19        ; Clock      ; Clock    ; None                        ; None                      ; 3.302 ns                ;
; N/A   ; 279.25 MHz ( period = 3.581 ns )               ; FIFO_REG:inst|wr_index[1] ; FIFO_REG:inst|Queue~16        ; Clock      ; Clock    ; None                        ; None                      ; 3.302 ns                ;
; N/A   ; 279.25 MHz ( period = 3.581 ns )               ; FIFO_REG:inst|wr_index[1] ; FIFO_REG:inst|Queue~17        ; Clock      ; Clock    ; None                        ; None                      ; 3.302 ns                ;
; N/A   ; 279.25 MHz ( period = 3.581 ns )               ; FIFO_REG:inst|wr_index[1] ; FIFO_REG:inst|Queue~18        ; Clock      ; Clock    ; None                        ; None                      ; 3.302 ns                ;
; N/A   ; 279.88 MHz ( period = 3.573 ns )               ; FIFO_REG:inst|wr_index[0] ; FIFO_REG:inst|Queue~15        ; Clock      ; Clock    ; None                        ; None                      ; 3.306 ns                ;
; N/A   ; 279.88 MHz ( period = 3.573 ns )               ; FIFO_REG:inst|wr_index[0] ; FIFO_REG:inst|Queue~12        ; Clock      ; Clock    ; None                        ; None                      ; 3.306 ns                ;
; N/A   ; 279.88 MHz ( period = 3.573 ns )               ; FIFO_REG:inst|wr_index[0] ; FIFO_REG:inst|Queue~13        ; Clock      ; Clock    ; None                        ; None                      ; 3.306 ns                ;
; N/A   ; 279.88 MHz ( period = 3.573 ns )               ; FIFO_REG:inst|wr_index[0] ; FIFO_REG:inst|Queue~14        ; Clock      ; Clock    ; None                        ; None                      ; 3.306 ns                ;
; N/A   ; 280.66 MHz ( period = 3.563 ns )               ; FIFO_REG:inst|Qsize[1]    ; FIFO_REG:inst|rd_index[1]     ; Clock      ; Clock    ; None                        ; None                      ; 3.287 ns                ;
; N/A   ; 280.66 MHz ( period = 3.563 ns )               ; FIFO_REG:inst|Qsize[1]    ; FIFO_REG:inst|rd_index[0]     ; Clock      ; Clock    ; None                        ; None                      ; 3.287 ns                ;
; N/A   ; 280.74 MHz ( period = 3.562 ns )               ; FIFO_REG:inst|Qsize[2]    ; FIFO_REG:inst|Qsize[2]        ; Clock      ; Clock    ; None                        ; None                      ; 3.298 ns                ;
; N/A   ; 280.74 MHz ( period = 3.562 ns )               ; FIFO_REG:inst|Qsize[2]    ; FIFO_REG:inst|Qsize[3]        ; Clock      ; Clock    ; None                        ; None                      ; 3.298 ns                ;
; N/A   ; 280.74 MHz ( period = 3.562 ns )               ; FIFO_REG:inst|Qsize[2]    ; FIFO_REG:inst|Qsize[1]        ; Clock      ; Clock    ; None                        ; None                      ; 3.298 ns                ;
; N/A   ; 280.74 MHz ( period = 3.562 ns )               ; FIFO_REG:inst|Qsize[3]    ; FIFO_REG:inst|Queue~15        ; Clock      ; Clock    ; None                        ; None                      ; 3.298 ns                ;
; N/A   ; 280.74 MHz ( period = 3.562 ns )               ; FIFO_REG:inst|Qsize[3]    ; FIFO_REG:inst|Queue~12        ; Clock      ; Clock    ; None                        ; None                      ; 3.298 ns                ;
; N/A   ; 280.74 MHz ( period = 3.562 ns )               ; FIFO_REG:inst|Qsize[3]    ; FIFO_REG:inst|Queue~13        ; Clock      ; Clock    ; None                        ; None                      ; 3.298 ns                ;
; N/A   ; 280.74 MHz ( period = 3.562 ns )               ; FIFO_REG:inst|Qsize[3]    ; FIFO_REG:inst|Queue~14        ; Clock      ; Clock    ; None                        ; None                      ; 3.298 ns                ;
; N/A   ; 280.90 MHz ( period = 3.560 ns )               ; FIFO_REG:inst|wr_index[1] ; FIFO_REG:inst|Queue~11        ; Clock      ; Clock    ; None                        ; None                      ; 3.281 ns                ;
; N/A   ; 280.90 MHz ( period = 3.560 ns )               ; FIFO_REG:inst|wr_index[1] ; FIFO_REG:inst|Queue~8         ; Clock      ; Clock    ; None                        ; None                      ; 3.281 ns                ;
; N/A   ; 280.90 MHz ( period = 3.560 ns )               ; FIFO_REG:inst|wr_index[1] ; FIFO_REG:inst|Queue~9         ; Clock      ; Clock    ; None                        ; None                      ; 3.281 ns                ;
; N/A   ; 280.90 MHz ( period = 3.560 ns )               ; FIFO_REG:inst|wr_index[1] ; FIFO_REG:inst|Queue~10        ; Clock      ; Clock    ; None                        ; None                      ; 3.281 ns                ;
; N/A   ; 283.21 MHz ( period = 3.531 ns )               ; FIFO_REG:inst|wr_index[0] ; FIFO_REG:inst|Queue~23        ; Clock      ; Clock    ; None                        ; None                      ; 3.264 ns                ;
; N/A   ; 283.21 MHz ( period = 3.531 ns )               ; FIFO_REG:inst|wr_index[0] ; FIFO_REG:inst|Queue~20        ; Clock      ; Clock    ; None                        ; None                      ; 3.264 ns                ;
; N/A   ; 283.21 MHz ( period = 3.531 ns )               ; FIFO_REG:inst|wr_index[0] ; FIFO_REG:inst|Queue~21        ; Clock      ; Clock    ; None                        ; None                      ; 3.264 ns                ;
; N/A   ; 283.21 MHz ( period = 3.531 ns )               ; FIFO_REG:inst|wr_index[0] ; FIFO_REG:inst|Queue~22        ; Clock      ; Clock    ; None                        ; None                      ; 3.264 ns                ;
; N/A   ; 283.29 MHz ( period = 3.530 ns )               ; FIFO_REG:inst|Qsize[3]    ; FIFO_REG:inst|Queue~23        ; Clock      ; Clock    ; None                        ; None                      ; 3.266 ns                ;
; N/A   ; 283.29 MHz ( period = 3.530 ns )               ; FIFO_REG:inst|Qsize[3]    ; FIFO_REG:inst|Queue~20        ; Clock      ; Clock    ; None                        ; None                      ; 3.266 ns                ;
; N/A   ; 283.29 MHz ( period = 3.530 ns )               ; FIFO_REG:inst|Qsize[3]    ; FIFO_REG:inst|Queue~21        ; Clock      ; Clock    ; None                        ; None                      ; 3.266 ns                ;
; N/A   ; 283.29 MHz ( period = 3.530 ns )               ; FIFO_REG:inst|Qsize[3]    ; FIFO_REG:inst|Queue~22        ; Clock      ; Clock    ; None                        ; None                      ; 3.266 ns                ;
; N/A   ; 285.88 MHz ( period = 3.498 ns )               ; FIFO_REG:inst|Qsize[2]    ; FIFO_REG:inst|wr_index[0]     ; Clock      ; Clock    ; None                        ; None                      ; 3.237 ns                ;
; N/A   ; 285.88 MHz ( period = 3.498 ns )               ; FIFO_REG:inst|Qsize[2]    ; FIFO_REG:inst|wr_index[1]     ; Clock      ; Clock    ; None                        ; None                      ; 3.237 ns                ;
; N/A   ; 287.94 MHz ( period = 3.473 ns )               ; FIFO_REG:inst|Queue~11    ; FIFO_REG:inst|o_RData[3]~reg0 ; Clock      ; Clock    ; None                        ; None                      ; 3.225 ns                ;
; N/A   ; 291.55 MHz ( period = 3.430 ns )               ; FIFO_REG:inst|Qsize[2]    ; FIFO_REG:inst|rd_index[1]     ; Clock      ; Clock    ; None                        ; None                      ; 3.154 ns                ;
; N/A   ; 291.55 MHz ( period = 3.430 ns )               ; FIFO_REG:inst|Qsize[2]    ; FIFO_REG:inst|rd_index[0]     ; Clock      ; Clock    ; None                        ; None                      ; 3.154 ns                ;
; N/A   ; 291.89 MHz ( period = 3.426 ns )               ; FIFO_REG:inst|Qsize[2]    ; FIFO_REG:inst|Queue~15        ; Clock      ; Clock    ; None                        ; None                      ; 3.162 ns                ;
; N/A   ; 291.89 MHz ( period = 3.426 ns )               ; FIFO_REG:inst|Qsize[2]    ; FIFO_REG:inst|Queue~12        ; Clock      ; Clock    ; None                        ; None                      ; 3.162 ns                ;
; N/A   ; 291.89 MHz ( period = 3.426 ns )               ; FIFO_REG:inst|Qsize[2]    ; FIFO_REG:inst|Queue~13        ; Clock      ; Clock    ; None                        ; None                      ; 3.162 ns                ;
; N/A   ; 291.89 MHz ( period = 3.426 ns )               ; FIFO_REG:inst|Qsize[2]    ; FIFO_REG:inst|Queue~14        ; Clock      ; Clock    ; None                        ; None                      ; 3.162 ns                ;
; N/A   ; 294.64 MHz ( period = 3.394 ns )               ; FIFO_REG:inst|Qsize[2]    ; FIFO_REG:inst|Queue~23        ; Clock      ; Clock    ; None                        ; None                      ; 3.130 ns                ;
; N/A   ; 294.64 MHz ( period = 3.394 ns )               ; FIFO_REG:inst|Qsize[2]    ; FIFO_REG:inst|Queue~20        ; Clock      ; Clock    ; None                        ; None                      ; 3.130 ns                ;
; N/A   ; 294.64 MHz ( period = 3.394 ns )               ; FIFO_REG:inst|Qsize[2]    ; FIFO_REG:inst|Queue~21        ; Clock      ; Clock    ; None                        ; None                      ; 3.130 ns                ;
; N/A   ; 294.64 MHz ( period = 3.394 ns )               ; FIFO_REG:inst|Qsize[2]    ; FIFO_REG:inst|Queue~22        ; Clock      ; Clock    ; None                        ; None                      ; 3.130 ns                ;
; N/A   ; 300.39 MHz ( period = 3.329 ns )               ; FIFO_REG:inst|rd_index[1] ; FIFO_REG:inst|o_RData[3]~reg0 ; Clock      ; Clock    ; None                        ; None                      ; 3.081 ns                ;
; N/A   ; 313.19 MHz ( period = 3.193 ns )               ; FIFO_REG:inst|Qsize[3]    ; FIFO_REG:inst|Qsize[0]        ; Clock      ; Clock    ; None                        ; None                      ; 2.929 ns                ;
; N/A   ; 315.56 MHz ( period = 3.169 ns )               ; FIFO_REG:inst|rd_index[0] ; FIFO_REG:inst|o_RData[0]~reg0 ; Clock      ; Clock    ; None                        ; None                      ; 2.905 ns                ;
; N/A   ; 315.66 MHz ( period = 3.168 ns )               ; FIFO_REG:inst|wr_index[1] ; FIFO_REG:inst|Queue~23        ; Clock      ; Clock    ; None                        ; None                      ; 2.901 ns                ;
; N/A   ; 315.66 MHz ( period = 3.168 ns )               ; FIFO_REG:inst|wr_index[1] ; FIFO_REG:inst|Queue~20        ; Clock      ; Clock    ; None                        ; None                      ; 2.901 ns                ;
; N/A   ; 315.66 MHz ( period = 3.168 ns )               ; FIFO_REG:inst|wr_index[1] ; FIFO_REG:inst|Queue~21        ; Clock      ; Clock    ; None                        ; None                      ; 2.901 ns                ;
; N/A   ; 315.66 MHz ( period = 3.168 ns )               ; FIFO_REG:inst|wr_index[1] ; FIFO_REG:inst|Queue~22        ; Clock      ; Clock    ; None                        ; None                      ; 2.901 ns                ;
; N/A   ; 316.56 MHz ( period = 3.159 ns )               ; FIFO_REG:inst|wr_index[1] ; FIFO_REG:inst|Queue~15        ; Clock      ; Clock    ; None                        ; None                      ; 2.892 ns                ;
; N/A   ; 316.56 MHz ( period = 3.159 ns )               ; FIFO_REG:inst|wr_index[1] ; FIFO_REG:inst|Queue~12        ; Clock      ; Clock    ; None                        ; None                      ; 2.892 ns                ;
; N/A   ; 316.56 MHz ( period = 3.159 ns )               ; FIFO_REG:inst|wr_index[1] ; FIFO_REG:inst|Queue~13        ; Clock      ; Clock    ; None                        ; None                      ; 2.892 ns                ;
; N/A   ; 316.56 MHz ( period = 3.159 ns )               ; FIFO_REG:inst|wr_index[1] ; FIFO_REG:inst|Queue~14        ; Clock      ; Clock    ; None                        ; None                      ; 2.892 ns                ;
; N/A   ; 317.16 MHz ( period = 3.153 ns )               ; FIFO_REG:inst|Qsize[0]    ; FIFO_REG:inst|Qsize[2]        ; Clock      ; Clock    ; None                        ; None                      ; 2.889 ns                ;
; N/A   ; 317.16 MHz ( period = 3.153 ns )               ; FIFO_REG:inst|Qsize[0]    ; FIFO_REG:inst|Qsize[3]        ; Clock      ; Clock    ; None                        ; None                      ; 2.889 ns                ;
; N/A   ; 317.16 MHz ( period = 3.153 ns )               ; FIFO_REG:inst|Qsize[0]    ; FIFO_REG:inst|Qsize[1]        ; Clock      ; Clock    ; None                        ; None                      ; 2.889 ns                ;
; N/A   ; 319.49 MHz ( period = 3.130 ns )               ; FIFO_REG:inst|rd_index[1] ; FIFO_REG:inst|o_RData[0]~reg0 ; Clock      ; Clock    ; None                        ; None                      ; 2.866 ns                ;
; N/A   ; 326.16 MHz ( period = 3.066 ns )               ; FIFO_REG:inst|Queue~9     ; FIFO_REG:inst|o_RData[1]~reg0 ; Clock      ; Clock    ; None                        ; None                      ; 2.802 ns                ;
; N/A   ; 327.12 MHz ( period = 3.057 ns )               ; FIFO_REG:inst|Qsize[2]    ; FIFO_REG:inst|Qsize[0]        ; Clock      ; Clock    ; None                        ; None                      ; 2.793 ns                ;
; N/A   ; 330.91 MHz ( period = 3.022 ns )               ; FIFO_REG:inst|rd_index[0] ; FIFO_REG:inst|o_RData[3]~reg0 ; Clock      ; Clock    ; None                        ; None                      ; 2.774 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; FIFO_REG:inst|Queue~14    ; FIFO_REG:inst|o_RData[2]~reg0 ; Clock      ; Clock    ; None                        ; None                      ; 2.653 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; FIFO_REG:inst|rd_index[1] ; FIFO_REG:inst|o_RData[1]~reg0 ; Clock      ; Clock    ; None                        ; None                      ; 2.654 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; FIFO_REG:inst|Queue~23    ; FIFO_REG:inst|o_RData[3]~reg0 ; Clock      ; Clock    ; None                        ; None                      ; 2.591 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; FIFO_REG:inst|Qsize[1]    ; FIFO_REG:inst|Qsize[2]        ; Clock      ; Clock    ; None                        ; None                      ; 2.577 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; FIFO_REG:inst|Qsize[1]    ; FIFO_REG:inst|Qsize[3]        ; Clock      ; Clock    ; None                        ; None                      ; 2.577 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; FIFO_REG:inst|Qsize[1]    ; FIFO_REG:inst|Qsize[1]        ; Clock      ; Clock    ; None                        ; None                      ; 2.577 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; FIFO_REG:inst|Qsize[0]    ; FIFO_REG:inst|Qsize[0]        ; Clock      ; Clock    ; None                        ; None                      ; 2.384 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; FIFO_REG:inst|rd_index[0] ; FIFO_REG:inst|o_RData[1]~reg0 ; Clock      ; Clock    ; None                        ; None                      ; 2.353 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; FIFO_REG:inst|rd_index[1] ; FIFO_REG:inst|o_RData[2]~reg0 ; Clock      ; Clock    ; None                        ; None                      ; 2.103 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; FIFO_REG:inst|Queue~8     ; FIFO_REG:inst|o_RData[0]~reg0 ; Clock      ; Clock    ; None                        ; None                      ; 2.088 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; FIFO_REG:inst|Qsize[1]    ; FIFO_REG:inst|Qsize[0]        ; Clock      ; Clock    ; None                        ; None                      ; 2.072 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; FIFO_REG:inst|rd_index[0] ; FIFO_REG:inst|o_RData[2]~reg0 ; Clock      ; Clock    ; None                        ; None                      ; 2.060 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; FIFO_REG:inst|Queue~19    ; FIFO_REG:inst|o_RData[3]~reg0 ; Clock      ; Clock    ; None                        ; None                      ; 1.945 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; FIFO_REG:inst|Queue~20    ; FIFO_REG:inst|o_RData[0]~reg0 ; Clock      ; Clock    ; None                        ; None                      ; 1.880 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; FIFO_REG:inst|Queue~15    ; FIFO_REG:inst|o_RData[3]~reg0 ; Clock      ; Clock    ; None                        ; None                      ; 1.799 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; FIFO_REG:inst|Queue~22    ; FIFO_REG:inst|o_RData[2]~reg0 ; Clock      ; Clock    ; None                        ; None                      ; 1.621 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; FIFO_REG:inst|Queue~21    ; FIFO_REG:inst|o_RData[1]~reg0 ; Clock      ; Clock    ; None                        ; None                      ; 1.613 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; FIFO_REG:inst|Queue~16    ; FIFO_REG:inst|o_RData[0]~reg0 ; Clock      ; Clock    ; None                        ; None                      ; 1.541 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; FIFO_REG:inst|Queue~12    ; FIFO_REG:inst|o_RData[0]~reg0 ; Clock      ; Clock    ; None                        ; None                      ; 1.447 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; FIFO_REG:inst|Queue~13    ; FIFO_REG:inst|o_RData[1]~reg0 ; Clock      ; Clock    ; None                        ; None                      ; 1.375 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; FIFO_REG:inst|Queue~10    ; FIFO_REG:inst|o_RData[2]~reg0 ; Clock      ; Clock    ; None                        ; None                      ; 1.372 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; FIFO_REG:inst|wr_index[0] ; FIFO_REG:inst|wr_index[1]     ; Clock      ; Clock    ; None                        ; None                      ; 1.217 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; FIFO_REG:inst|Queue~18    ; FIFO_REG:inst|o_RData[2]~reg0 ; Clock      ; Clock    ; None                        ; None                      ; 1.212 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; FIFO_REG:inst|rd_index[0] ; FIFO_REG:inst|rd_index[1]     ; Clock      ; Clock    ; None                        ; None                      ; 1.178 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; FIFO_REG:inst|Queue~17    ; FIFO_REG:inst|o_RData[1]~reg0 ; Clock      ; Clock    ; None                        ; None                      ; 1.163 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; FIFO_REG:inst|rd_index[1] ; FIFO_REG:inst|rd_index[1]     ; Clock      ; Clock    ; None                        ; None                      ; 0.501 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; FIFO_REG:inst|rd_index[0] ; FIFO_REG:inst|rd_index[0]     ; Clock      ; Clock    ; None                        ; None                      ; 0.501 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; FIFO_REG:inst|wr_index[0] ; FIFO_REG:inst|wr_index[0]     ; Clock      ; Clock    ; None                        ; None                      ; 0.501 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; FIFO_REG:inst|wr_index[1] ; FIFO_REG:inst|wr_index[1]     ; Clock      ; Clock    ; None                        ; None                      ; 0.501 ns                ;
+-------+------------------------------------------------+---------------------------+-------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                                                                   ;
+-------+------------------------------------------------+--------------------------------------------------------+--------------------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period)                           ; From                                                   ; To                                                     ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+------------------------------------------------+--------------------------------------------------------+--------------------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; scan_led3:inst3|counter4:inst|74161:inst|f74161:sub|9  ; scan_led3:inst3|counter4:inst|inst3                    ; clk        ; clk      ; None                        ; None                      ; 1.243 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; scan_led3:inst3|counter4:inst|74161:inst|f74161:sub|9  ; scan_led3:inst3|counter4:inst|74161:inst|f74161:sub|87 ; clk        ; clk      ; None                        ; None                      ; 0.764 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; scan_led3:inst3|counter4:inst|74161:inst|f74161:sub|87 ; scan_led3:inst3|counter4:inst|inst3                    ; clk        ; clk      ; None                        ; None                      ; 0.749 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; scan_led3:inst3|counter4:inst|74161:inst|f74161:sub|87 ; scan_led3:inst3|counter4:inst|74161:inst|f74161:sub|87 ; clk        ; clk      ; None                        ; None                      ; 0.501 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; scan_led3:inst3|counter4:inst|74161:inst|f74161:sub|9  ; scan_led3:inst3|counter4:inst|74161:inst|f74161:sub|9  ; clk        ; clk      ; None                        ; None                      ; 0.501 ns                ;
+-------+------------------------------------------------+--------------------------------------------------------+--------------------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+---------------------------------------------------------------------------------------+
; tsu                                                                                   ;
+-------+--------------+------------+--------+-------------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From   ; To                            ; To Clock ;
+-------+--------------+------------+--------+-------------------------------+----------+
; N/A   ; None         ; 7.909 ns   ; WE     ; FIFO_REG:inst|Queue~11        ; Clock    ;
; N/A   ; None         ; 7.909 ns   ; WE     ; FIFO_REG:inst|Queue~8         ; Clock    ;
; N/A   ; None         ; 7.909 ns   ; WE     ; FIFO_REG:inst|Queue~9         ; Clock    ;
; N/A   ; None         ; 7.909 ns   ; WE     ; FIFO_REG:inst|Queue~10        ; Clock    ;
; N/A   ; None         ; 7.890 ns   ; WE     ; FIFO_REG:inst|Queue~19        ; Clock    ;
; N/A   ; None         ; 7.890 ns   ; WE     ; FIFO_REG:inst|Queue~16        ; Clock    ;
; N/A   ; None         ; 7.890 ns   ; WE     ; FIFO_REG:inst|Queue~17        ; Clock    ;
; N/A   ; None         ; 7.890 ns   ; WE     ; FIFO_REG:inst|Queue~18        ; Clock    ;
; N/A   ; None         ; 7.848 ns   ; RE     ; FIFO_REG:inst|Queue~11        ; Clock    ;
; N/A   ; None         ; 7.848 ns   ; RE     ; FIFO_REG:inst|Queue~8         ; Clock    ;
; N/A   ; None         ; 7.848 ns   ; RE     ; FIFO_REG:inst|Queue~9         ; Clock    ;
; N/A   ; None         ; 7.848 ns   ; RE     ; FIFO_REG:inst|Queue~10        ; Clock    ;
; N/A   ; None         ; 7.829 ns   ; RE     ; FIFO_REG:inst|Queue~19        ; Clock    ;
; N/A   ; None         ; 7.829 ns   ; RE     ; FIFO_REG:inst|Queue~16        ; Clock    ;
; N/A   ; None         ; 7.829 ns   ; RE     ; FIFO_REG:inst|Queue~17        ; Clock    ;
; N/A   ; None         ; 7.829 ns   ; RE     ; FIFO_REG:inst|Queue~18        ; Clock    ;
; N/A   ; None         ; 7.645 ns   ; WE     ; FIFO_REG:inst|Qsize[2]        ; Clock    ;
; N/A   ; None         ; 7.645 ns   ; WE     ; FIFO_REG:inst|Qsize[3]        ; Clock    ;
; N/A   ; None         ; 7.645 ns   ; WE     ; FIFO_REG:inst|Qsize[1]        ; Clock    ;
; N/A   ; None         ; 7.584 ns   ; RE     ; FIFO_REG:inst|Qsize[2]        ; Clock    ;
; N/A   ; None         ; 7.584 ns   ; RE     ; FIFO_REG:inst|Qsize[3]        ; Clock    ;
; N/A   ; None         ; 7.584 ns   ; RE     ; FIFO_REG:inst|Qsize[1]        ; Clock    ;
; N/A   ; None         ; 7.581 ns   ; WE     ; FIFO_REG:inst|wr_index[0]     ; Clock    ;
; N/A   ; None         ; 7.581 ns   ; WE     ; FIFO_REG:inst|wr_index[1]     ; Clock    ;
; N/A   ; None         ; 7.553 ns   ; Reset  ; FIFO_REG:inst|o_RData[3]~reg0 ; Clock    ;
; N/A   ; None         ; 7.520 ns   ; RE     ; FIFO_REG:inst|wr_index[0]     ; Clock    ;
; N/A   ; None         ; 7.520 ns   ; RE     ; FIFO_REG:inst|wr_index[1]     ; Clock    ;
; N/A   ; None         ; 7.509 ns   ; WE     ; FIFO_REG:inst|Queue~15        ; Clock    ;
; N/A   ; None         ; 7.509 ns   ; WE     ; FIFO_REG:inst|Queue~12        ; Clock    ;
; N/A   ; None         ; 7.509 ns   ; WE     ; FIFO_REG:inst|Queue~13        ; Clock    ;
; N/A   ; None         ; 7.509 ns   ; WE     ; FIFO_REG:inst|Queue~14        ; Clock    ;
; N/A   ; None         ; 7.477 ns   ; WE     ; FIFO_REG:inst|Queue~23        ; Clock    ;
; N/A   ; None         ; 7.477 ns   ; WE     ; FIFO_REG:inst|Queue~20        ; Clock    ;
; N/A   ; None         ; 7.477 ns   ; WE     ; FIFO_REG:inst|Queue~21        ; Clock    ;
; N/A   ; None         ; 7.477 ns   ; WE     ; FIFO_REG:inst|Queue~22        ; Clock    ;
; N/A   ; None         ; 7.448 ns   ; RE     ; FIFO_REG:inst|Queue~15        ; Clock    ;
; N/A   ; None         ; 7.448 ns   ; RE     ; FIFO_REG:inst|Queue~12        ; Clock    ;
; N/A   ; None         ; 7.448 ns   ; RE     ; FIFO_REG:inst|Queue~13        ; Clock    ;
; N/A   ; None         ; 7.448 ns   ; RE     ; FIFO_REG:inst|Queue~14        ; Clock    ;
; N/A   ; None         ; 7.416 ns   ; RE     ; FIFO_REG:inst|Queue~23        ; Clock    ;
; N/A   ; None         ; 7.416 ns   ; RE     ; FIFO_REG:inst|Queue~20        ; Clock    ;
; N/A   ; None         ; 7.416 ns   ; RE     ; FIFO_REG:inst|Queue~21        ; Clock    ;
; N/A   ; None         ; 7.416 ns   ; RE     ; FIFO_REG:inst|Queue~22        ; Clock    ;
; N/A   ; None         ; 7.269 ns   ; WE     ; FIFO_REG:inst|rd_index[1]     ; Clock    ;
; N/A   ; None         ; 7.269 ns   ; WE     ; FIFO_REG:inst|rd_index[0]     ; Clock    ;
; N/A   ; None         ; 7.206 ns   ; RE     ; FIFO_REG:inst|o_RData[3]~reg0 ; Clock    ;
; N/A   ; None         ; 7.140 ns   ; WE     ; FIFO_REG:inst|Qsize[0]        ; Clock    ;
; N/A   ; None         ; 7.140 ns   ; Reset  ; FIFO_REG:inst|o_RData[0]~reg0 ; Clock    ;
; N/A   ; None         ; 7.140 ns   ; Reset  ; FIFO_REG:inst|o_RData[1]~reg0 ; Clock    ;
; N/A   ; None         ; 7.140 ns   ; Reset  ; FIFO_REG:inst|o_RData[2]~reg0 ; Clock    ;
; N/A   ; None         ; 7.079 ns   ; RE     ; FIFO_REG:inst|Qsize[0]        ; Clock    ;
; N/A   ; None         ; 6.994 ns   ; WE     ; FIFO_REG:inst|o_RData[3]~reg0 ; Clock    ;
; N/A   ; None         ; 6.918 ns   ; Reset  ; FIFO_REG:inst|wr_index[0]     ; Clock    ;
; N/A   ; None         ; 6.918 ns   ; Reset  ; FIFO_REG:inst|wr_index[1]     ; Clock    ;
; N/A   ; None         ; 6.910 ns   ; Reset  ; FIFO_REG:inst|rd_index[1]     ; Clock    ;
; N/A   ; None         ; 6.910 ns   ; Reset  ; FIFO_REG:inst|rd_index[0]     ; Clock    ;
; N/A   ; None         ; 6.793 ns   ; RE     ; FIFO_REG:inst|o_RData[0]~reg0 ; Clock    ;
; N/A   ; None         ; 6.793 ns   ; RE     ; FIFO_REG:inst|o_RData[1]~reg0 ; Clock    ;
; N/A   ; None         ; 6.793 ns   ; RE     ; FIFO_REG:inst|o_RData[2]~reg0 ; Clock    ;
; N/A   ; None         ; 6.772 ns   ; Reset  ; FIFO_REG:inst|Queue~11        ; Clock    ;
; N/A   ; None         ; 6.772 ns   ; Reset  ; FIFO_REG:inst|Queue~8         ; Clock    ;
; N/A   ; None         ; 6.772 ns   ; Reset  ; FIFO_REG:inst|Queue~9         ; Clock    ;
; N/A   ; None         ; 6.772 ns   ; Reset  ; FIFO_REG:inst|Queue~10        ; Clock    ;
; N/A   ; None         ; 6.746 ns   ; Reset  ; FIFO_REG:inst|Queue~19        ; Clock    ;
; N/A   ; None         ; 6.746 ns   ; Reset  ; FIFO_REG:inst|Queue~16        ; Clock    ;
; N/A   ; None         ; 6.746 ns   ; Reset  ; FIFO_REG:inst|Queue~17        ; Clock    ;
; N/A   ; None         ; 6.746 ns   ; Reset  ; FIFO_REG:inst|Queue~18        ; Clock    ;
; N/A   ; None         ; 6.631 ns   ; RE     ; FIFO_REG:inst|rd_index[1]     ; Clock    ;
; N/A   ; None         ; 6.631 ns   ; RE     ; FIFO_REG:inst|rd_index[0]     ; Clock    ;
; N/A   ; None         ; 6.581 ns   ; WE     ; FIFO_REG:inst|o_RData[0]~reg0 ; Clock    ;
; N/A   ; None         ; 6.581 ns   ; WE     ; FIFO_REG:inst|o_RData[1]~reg0 ; Clock    ;
; N/A   ; None         ; 6.581 ns   ; WE     ; FIFO_REG:inst|o_RData[2]~reg0 ; Clock    ;
; N/A   ; None         ; 6.218 ns   ; Reset  ; FIFO_REG:inst|Queue~23        ; Clock    ;
; N/A   ; None         ; 6.218 ns   ; Reset  ; FIFO_REG:inst|Queue~20        ; Clock    ;
; N/A   ; None         ; 6.218 ns   ; Reset  ; FIFO_REG:inst|Queue~21        ; Clock    ;
; N/A   ; None         ; 6.218 ns   ; Reset  ; FIFO_REG:inst|Queue~22        ; Clock    ;
; N/A   ; None         ; 6.213 ns   ; Reset  ; FIFO_REG:inst|Queue~15        ; Clock    ;
; N/A   ; None         ; 6.213 ns   ; Reset  ; FIFO_REG:inst|Queue~12        ; Clock    ;
; N/A   ; None         ; 6.213 ns   ; Reset  ; FIFO_REG:inst|Queue~13        ; Clock    ;
; N/A   ; None         ; 6.213 ns   ; Reset  ; FIFO_REG:inst|Queue~14        ; Clock    ;
; N/A   ; None         ; 6.170 ns   ; Reset  ; FIFO_REG:inst|Qsize[2]        ; Clock    ;
; N/A   ; None         ; 6.170 ns   ; Reset  ; FIFO_REG:inst|Qsize[3]        ; Clock    ;
; N/A   ; None         ; 6.170 ns   ; Reset  ; FIFO_REG:inst|Qsize[1]        ; Clock    ;
; N/A   ; None         ; 6.040 ns   ; Din[2] ; FIFO_REG:inst|Queue~10        ; Clock    ;
; N/A   ; None         ; 5.932 ns   ; Din[1] ; FIFO_REG:inst|Queue~17        ; Clock    ;
; N/A   ; None         ; 5.733 ns   ; Din[3] ; FIFO_REG:inst|Queue~19        ; Clock    ;
; N/A   ; None         ; 5.665 ns   ; Reset  ; FIFO_REG:inst|Qsize[0]        ; Clock    ;
; N/A   ; None         ; 5.544 ns   ; Din[2] ; FIFO_REG:inst|Queue~18        ; Clock    ;
; N/A   ; None         ; 5.447 ns   ; Din[1] ; FIFO_REG:inst|Queue~9         ; Clock    ;
; N/A   ; None         ; 5.407 ns   ; Din[3] ; FIFO_REG:inst|Queue~11        ; Clock    ;
; N/A   ; None         ; 5.396 ns   ; Din[0] ; FIFO_REG:inst|Queue~20        ; Clock    ;
; N/A   ; None         ; 5.396 ns   ; Din[0] ; FIFO_REG:inst|Queue~12        ; Clock    ;
; N/A   ; None         ; 5.396 ns   ; Din[0] ; FIFO_REG:inst|Queue~16        ; Clock    ;
; N/A   ; None         ; 5.295 ns   ; Din[2] ; FIFO_REG:inst|Queue~22        ; Clock    ;
; N/A   ; None         ; 5.295 ns   ; Din[2] ; FIFO_REG:inst|Queue~14        ; Clock    ;
; N/A   ; None         ; 5.197 ns   ; Din[1] ; FIFO_REG:inst|Queue~21        ; Clock    ;
; N/A   ; None         ; 5.196 ns   ; Din[1] ; FIFO_REG:inst|Queue~13        ; Clock    ;
; N/A   ; None         ; 5.166 ns   ; Din[3] ; FIFO_REG:inst|Queue~23        ; Clock    ;
; N/A   ; None         ; 5.163 ns   ; Din[3] ; FIFO_REG:inst|Queue~15        ; Clock    ;
; N/A   ; None         ; 5.156 ns   ; Din[0] ; FIFO_REG:inst|Queue~8         ; Clock    ;
+-------+--------------+------------+--------+-------------------------------+----------+


+------------------------------------------------------------------------------------------------------------------+
; tco                                                                                                              ;
+-------+--------------+------------+--------------------------------------------------------+--------+------------+
; Slack ; Required tco ; Actual tco ; From                                                   ; To     ; From Clock ;
+-------+--------------+------------+--------------------------------------------------------+--------+------------+
; N/A   ; None         ; 15.719 ns  ; FIFO_REG:inst|Qsize[3]                                 ; qb     ; Clock      ;
; N/A   ; None         ; 15.661 ns  ; scan_led3:inst3|counter4:inst|74161:inst|f74161:sub|87 ; qb     ; clk        ;
; N/A   ; None         ; 15.651 ns  ; FIFO_REG:inst|Qsize[0]                                 ; qb     ; Clock      ;
; N/A   ; None         ; 15.604 ns  ; FIFO_REG:inst|Qsize[1]                                 ; qb     ; Clock      ;
; N/A   ; None         ; 15.488 ns  ; scan_led3:inst3|counter4:inst|74161:inst|f74161:sub|9  ; qb     ; clk        ;
; N/A   ; None         ; 15.370 ns  ; FIFO_REG:inst|Qsize[3]                                 ; qh     ; Clock      ;
; N/A   ; None         ; 15.312 ns  ; scan_led3:inst3|counter4:inst|74161:inst|f74161:sub|87 ; qh     ; clk        ;
; N/A   ; None         ; 15.279 ns  ; FIFO_REG:inst|Qsize[0]                                 ; qh     ; Clock      ;
; N/A   ; None         ; 15.270 ns  ; FIFO_REG:inst|o_RData[2]~reg0                          ; qb     ; Clock      ;
; N/A   ; None         ; 15.245 ns  ; FIFO_REG:inst|Qsize[1]                                 ; qh     ; Clock      ;
; N/A   ; None         ; 15.175 ns  ; FIFO_REG:inst|Qsize[0]                                 ; qg     ; Clock      ;
; N/A   ; None         ; 15.128 ns  ; scan_led3:inst3|counter4:inst|74161:inst|f74161:sub|9  ; qh     ; clk        ;
; N/A   ; None         ; 15.123 ns  ; FIFO_REG:inst|Qsize[2]                                 ; qb     ; Clock      ;
; N/A   ; None         ; 14.910 ns  ; FIFO_REG:inst|o_RData[2]~reg0                          ; qh     ; Clock      ;
; N/A   ; None         ; 14.794 ns  ; FIFO_REG:inst|o_RData[0]~reg0                          ; qb     ; Clock      ;
; N/A   ; None         ; 14.785 ns  ; scan_led3:inst3|counter4:inst|74161:inst|f74161:sub|87 ; qg     ; clk        ;
; N/A   ; None         ; 14.763 ns  ; FIFO_REG:inst|Qsize[2]                                 ; qh     ; Clock      ;
; N/A   ; None         ; 14.753 ns  ; FIFO_REG:inst|o_RData[1]~reg0                          ; qb     ; Clock      ;
; N/A   ; None         ; 14.749 ns  ; FIFO_REG:inst|Qsize[3]                                 ; qg     ; Clock      ;
; N/A   ; None         ; 14.715 ns  ; FIFO_REG:inst|Qsize[1]                                 ; qg     ; Clock      ;
; N/A   ; None         ; 14.611 ns  ; FIFO_REG:inst|Qsize[3]                                 ; qe     ; Clock      ;
; N/A   ; None         ; 14.594 ns  ; FIFO_REG:inst|Qsize[3]                                 ; qa     ; Clock      ;
; N/A   ; None         ; 14.574 ns  ; FIFO_REG:inst|Qsize[3]                                 ; qf     ; Clock      ;
; N/A   ; None         ; 14.553 ns  ; scan_led3:inst3|counter4:inst|74161:inst|f74161:sub|87 ; qe     ; clk        ;
; N/A   ; None         ; 14.536 ns  ; scan_led3:inst3|counter4:inst|74161:inst|f74161:sub|87 ; qa     ; clk        ;
; N/A   ; None         ; 14.534 ns  ; FIFO_REG:inst|Qsize[0]                                 ; qe     ; Clock      ;
; N/A   ; None         ; 14.524 ns  ; FIFO_REG:inst|Qsize[0]                                 ; qf     ; Clock      ;
; N/A   ; None         ; 14.516 ns  ; scan_led3:inst3|counter4:inst|74161:inst|f74161:sub|87 ; qf     ; clk        ;
; N/A   ; None         ; 14.512 ns  ; FIFO_REG:inst|o_RData[3]~reg0                          ; qb     ; Clock      ;
; N/A   ; None         ; 14.501 ns  ; FIFO_REG:inst|Qsize[0]                                 ; qa     ; Clock      ;
; N/A   ; None         ; 14.487 ns  ; FIFO_REG:inst|Qsize[1]                                 ; qe     ; Clock      ;
; N/A   ; None         ; 14.483 ns  ; FIFO_REG:inst|Qsize[1]                                 ; qf     ; Clock      ;
; N/A   ; None         ; 14.476 ns  ; FIFO_REG:inst|Qsize[1]                                 ; qa     ; Clock      ;
; N/A   ; None         ; 14.469 ns  ; scan_led3:inst3|counter4:inst|74161:inst|f74161:sub|9  ; qg     ; clk        ;
; N/A   ; None         ; 14.422 ns  ; FIFO_REG:inst|o_RData[0]~reg0                          ; qh     ; Clock      ;
; N/A   ; None         ; 14.394 ns  ; FIFO_REG:inst|o_RData[1]~reg0                          ; qh     ; Clock      ;
; N/A   ; None         ; 14.369 ns  ; scan_led3:inst3|counter4:inst|74161:inst|f74161:sub|9  ; qe     ; clk        ;
; N/A   ; None         ; 14.358 ns  ; scan_led3:inst3|counter4:inst|74161:inst|f74161:sub|9  ; qf     ; clk        ;
; N/A   ; None         ; 14.349 ns  ; scan_led3:inst3|counter4:inst|74161:inst|f74161:sub|9  ; qa     ; clk        ;
; N/A   ; None         ; 14.318 ns  ; FIFO_REG:inst|o_RData[0]~reg0                          ; qg     ; Clock      ;
; N/A   ; None         ; 14.251 ns  ; FIFO_REG:inst|o_RData[2]~reg0                          ; qg     ; Clock      ;
; N/A   ; None         ; 14.204 ns  ; FIFO_REG:inst|Qsize[3]                                 ; qc     ; Clock      ;
; N/A   ; None         ; 14.163 ns  ; FIFO_REG:inst|o_RData[3]~reg0                          ; qh     ; Clock      ;
; N/A   ; None         ; 14.151 ns  ; FIFO_REG:inst|o_RData[2]~reg0                          ; qe     ; Clock      ;
; N/A   ; None         ; 14.146 ns  ; scan_led3:inst3|counter4:inst|74161:inst|f74161:sub|87 ; qc     ; clk        ;
; N/A   ; None         ; 14.140 ns  ; FIFO_REG:inst|o_RData[2]~reg0                          ; qf     ; Clock      ;
; N/A   ; None         ; 14.131 ns  ; FIFO_REG:inst|o_RData[2]~reg0                          ; qa     ; Clock      ;
; N/A   ; None         ; 14.128 ns  ; FIFO_REG:inst|Qsize[0]                                 ; qc     ; Clock      ;
; N/A   ; None         ; 14.104 ns  ; FIFO_REG:inst|Qsize[2]                                 ; qg     ; Clock      ;
; N/A   ; None         ; 14.081 ns  ; FIFO_REG:inst|Qsize[1]                                 ; qc     ; Clock      ;
; N/A   ; None         ; 14.004 ns  ; FIFO_REG:inst|Qsize[2]                                 ; qe     ; Clock      ;
; N/A   ; None         ; 13.993 ns  ; FIFO_REG:inst|Qsize[2]                                 ; qf     ; Clock      ;
; N/A   ; None         ; 13.984 ns  ; FIFO_REG:inst|Qsize[2]                                 ; qa     ; Clock      ;
; N/A   ; None         ; 13.964 ns  ; scan_led3:inst3|counter4:inst|74161:inst|f74161:sub|9  ; qc     ; clk        ;
; N/A   ; None         ; 13.864 ns  ; FIFO_REG:inst|o_RData[1]~reg0                          ; qg     ; Clock      ;
; N/A   ; None         ; 13.746 ns  ; FIFO_REG:inst|o_RData[2]~reg0                          ; qc     ; Clock      ;
; N/A   ; None         ; 13.677 ns  ; FIFO_REG:inst|o_RData[0]~reg0                          ; qe     ; Clock      ;
; N/A   ; None         ; 13.667 ns  ; FIFO_REG:inst|o_RData[0]~reg0                          ; qf     ; Clock      ;
; N/A   ; None         ; 13.644 ns  ; FIFO_REG:inst|o_RData[0]~reg0                          ; qa     ; Clock      ;
; N/A   ; None         ; 13.636 ns  ; FIFO_REG:inst|o_RData[1]~reg0                          ; qe     ; Clock      ;
; N/A   ; None         ; 13.632 ns  ; FIFO_REG:inst|o_RData[1]~reg0                          ; qf     ; Clock      ;
; N/A   ; None         ; 13.625 ns  ; FIFO_REG:inst|o_RData[1]~reg0                          ; qa     ; Clock      ;
; N/A   ; None         ; 13.599 ns  ; FIFO_REG:inst|Qsize[2]                                 ; qc     ; Clock      ;
; N/A   ; None         ; 13.542 ns  ; FIFO_REG:inst|o_RData[3]~reg0                          ; qg     ; Clock      ;
; N/A   ; None         ; 13.404 ns  ; FIFO_REG:inst|o_RData[3]~reg0                          ; qe     ; Clock      ;
; N/A   ; None         ; 13.387 ns  ; FIFO_REG:inst|o_RData[3]~reg0                          ; qa     ; Clock      ;
; N/A   ; None         ; 13.367 ns  ; FIFO_REG:inst|o_RData[3]~reg0                          ; qf     ; Clock      ;
; N/A   ; None         ; 13.271 ns  ; FIFO_REG:inst|o_RData[0]~reg0                          ; qc     ; Clock      ;
; N/A   ; None         ; 13.266 ns  ; FIFO_REG:inst|Qsize[3]                                 ; qd     ; Clock      ;
; N/A   ; None         ; 13.230 ns  ; FIFO_REG:inst|o_RData[1]~reg0                          ; qc     ; Clock      ;
; N/A   ; None         ; 13.208 ns  ; scan_led3:inst3|counter4:inst|74161:inst|f74161:sub|87 ; qd     ; clk        ;
; N/A   ; None         ; 13.185 ns  ; FIFO_REG:inst|Qsize[0]                                 ; qd     ; Clock      ;
; N/A   ; None         ; 13.144 ns  ; FIFO_REG:inst|Qsize[1]                                 ; qd     ; Clock      ;
; N/A   ; None         ; 13.021 ns  ; scan_led3:inst3|counter4:inst|74161:inst|f74161:sub|9  ; qd     ; clk        ;
; N/A   ; None         ; 12.997 ns  ; FIFO_REG:inst|o_RData[3]~reg0                          ; qc     ; Clock      ;
; N/A   ; None         ; 12.803 ns  ; FIFO_REG:inst|o_RData[2]~reg0                          ; qd     ; Clock      ;
; N/A   ; None         ; 12.656 ns  ; FIFO_REG:inst|Qsize[2]                                 ; qd     ; Clock      ;
; N/A   ; None         ; 12.328 ns  ; FIFO_REG:inst|o_RData[0]~reg0                          ; qd     ; Clock      ;
; N/A   ; None         ; 12.293 ns  ; FIFO_REG:inst|o_RData[1]~reg0                          ; qd     ; Clock      ;
; N/A   ; None         ; 12.059 ns  ; FIFO_REG:inst|o_RData[3]~reg0                          ; qd     ; Clock      ;
; N/A   ; None         ; 10.862 ns  ; scan_led3:inst3|counter4:inst|74161:inst|f74161:sub|87 ; pos[1] ; clk        ;
; N/A   ; None         ; 10.708 ns  ; scan_led3:inst3|counter4:inst|74161:inst|f74161:sub|87 ; pos[2] ; clk        ;
; N/A   ; None         ; 10.333 ns  ; scan_led3:inst3|counter4:inst|74161:inst|f74161:sub|9  ; pos[1] ; clk        ;
; N/A   ; None         ; 10.049 ns  ; scan_led3:inst3|counter4:inst|74161:inst|f74161:sub|9  ; pos[2] ; clk        ;
; N/A   ; None         ; 9.797 ns   ; FIFO_REG:inst|Qsize[2]                                 ; full   ; Clock      ;
; N/A   ; None         ; 9.685 ns   ; FIFO_REG:inst|Qsize[0]                                 ; empty  ; Clock      ;
; N/A   ; None         ; 9.676 ns   ; FIFO_REG:inst|Qsize[1]                                 ; full   ; Clock      ;
; N/A   ; None         ; 9.649 ns   ; FIFO_REG:inst|Qsize[3]                                 ; empty  ; Clock      ;
; N/A   ; None         ; 9.508 ns   ; FIFO_REG:inst|Qsize[1]                                 ; empty  ; Clock      ;
; N/A   ; None         ; 9.368 ns   ; FIFO_REG:inst|Qsize[2]                                 ; empty  ; Clock      ;
; N/A   ; None         ; 9.032 ns   ; FIFO_REG:inst|Qsize[3]                                 ; full   ; Clock      ;
; N/A   ; None         ; 8.875 ns   ; FIFO_REG:inst|Qsize[0]                                 ; full   ; Clock      ;
; N/A   ; None         ; 7.689 ns   ; scan_led3:inst3|counter4:inst|74161:inst|f74161:sub|87 ; pos[0] ; clk        ;
+-------+--------------+------------+--------------------------------------------------------+--------+------------+


+---------------------------------------------------------------------------------------------+
; th                                                                                          ;
+---------------+-------------+-----------+--------+-------------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From   ; To                            ; To Clock ;
+---------------+-------------+-----------+--------+-------------------------------+----------+
; N/A           ; None        ; -4.707 ns ; Reset  ; FIFO_REG:inst|Qsize[2]        ; Clock    ;
; N/A           ; None        ; -4.707 ns ; Reset  ; FIFO_REG:inst|Qsize[3]        ; Clock    ;
; N/A           ; None        ; -4.707 ns ; Reset  ; FIFO_REG:inst|Qsize[1]        ; Clock    ;
; N/A           ; None        ; -4.747 ns ; Reset  ; FIFO_REG:inst|wr_index[0]     ; Clock    ;
; N/A           ; None        ; -4.747 ns ; Reset  ; FIFO_REG:inst|wr_index[1]     ; Clock    ;
; N/A           ; None        ; -4.847 ns ; Reset  ; FIFO_REG:inst|Qsize[0]        ; Clock    ;
; N/A           ; None        ; -4.890 ns ; Din[0] ; FIFO_REG:inst|Queue~8         ; Clock    ;
; N/A           ; None        ; -4.897 ns ; Din[3] ; FIFO_REG:inst|Queue~15        ; Clock    ;
; N/A           ; None        ; -4.900 ns ; Din[3] ; FIFO_REG:inst|Queue~23        ; Clock    ;
; N/A           ; None        ; -4.930 ns ; Din[1] ; FIFO_REG:inst|Queue~13        ; Clock    ;
; N/A           ; None        ; -4.931 ns ; Din[1] ; FIFO_REG:inst|Queue~21        ; Clock    ;
; N/A           ; None        ; -5.029 ns ; Din[2] ; FIFO_REG:inst|Queue~22        ; Clock    ;
; N/A           ; None        ; -5.029 ns ; Din[2] ; FIFO_REG:inst|Queue~14        ; Clock    ;
; N/A           ; None        ; -5.130 ns ; Din[0] ; FIFO_REG:inst|Queue~20        ; Clock    ;
; N/A           ; None        ; -5.130 ns ; Din[0] ; FIFO_REG:inst|Queue~12        ; Clock    ;
; N/A           ; None        ; -5.130 ns ; Din[0] ; FIFO_REG:inst|Queue~16        ; Clock    ;
; N/A           ; None        ; -5.141 ns ; Din[3] ; FIFO_REG:inst|Queue~11        ; Clock    ;
; N/A           ; None        ; -5.181 ns ; Din[1] ; FIFO_REG:inst|Queue~9         ; Clock    ;
; N/A           ; None        ; -5.278 ns ; Din[2] ; FIFO_REG:inst|Queue~18        ; Clock    ;
; N/A           ; None        ; -5.448 ns ; RE     ; FIFO_REG:inst|Qsize[3]        ; Clock    ;
; N/A           ; None        ; -5.467 ns ; Din[3] ; FIFO_REG:inst|Queue~19        ; Clock    ;
; N/A           ; None        ; -5.497 ns ; Reset  ; FIFO_REG:inst|rd_index[0]     ; Clock    ;
; N/A           ; None        ; -5.498 ns ; Reset  ; FIFO_REG:inst|rd_index[1]     ; Clock    ;
; N/A           ; None        ; -5.509 ns ; WE     ; FIFO_REG:inst|Qsize[3]        ; Clock    ;
; N/A           ; None        ; -5.666 ns ; Din[1] ; FIFO_REG:inst|Queue~17        ; Clock    ;
; N/A           ; None        ; -5.774 ns ; Din[2] ; FIFO_REG:inst|Queue~10        ; Clock    ;
; N/A           ; None        ; -5.922 ns ; RE     ; FIFO_REG:inst|Qsize[1]        ; Clock    ;
; N/A           ; None        ; -5.947 ns ; Reset  ; FIFO_REG:inst|Queue~15        ; Clock    ;
; N/A           ; None        ; -5.947 ns ; Reset  ; FIFO_REG:inst|Queue~12        ; Clock    ;
; N/A           ; None        ; -5.947 ns ; Reset  ; FIFO_REG:inst|Queue~13        ; Clock    ;
; N/A           ; None        ; -5.947 ns ; Reset  ; FIFO_REG:inst|Queue~14        ; Clock    ;
; N/A           ; None        ; -5.952 ns ; Reset  ; FIFO_REG:inst|Queue~23        ; Clock    ;
; N/A           ; None        ; -5.952 ns ; Reset  ; FIFO_REG:inst|Queue~20        ; Clock    ;
; N/A           ; None        ; -5.952 ns ; Reset  ; FIFO_REG:inst|Queue~21        ; Clock    ;
; N/A           ; None        ; -5.952 ns ; Reset  ; FIFO_REG:inst|Queue~22        ; Clock    ;
; N/A           ; None        ; -5.983 ns ; WE     ; FIFO_REG:inst|Qsize[1]        ; Clock    ;
; N/A           ; None        ; -6.025 ns ; WE     ; FIFO_REG:inst|Qsize[0]        ; Clock    ;
; N/A           ; None        ; -6.184 ns ; RE     ; FIFO_REG:inst|Qsize[0]        ; Clock    ;
; N/A           ; None        ; -6.315 ns ; WE     ; FIFO_REG:inst|o_RData[0]~reg0 ; Clock    ;
; N/A           ; None        ; -6.315 ns ; WE     ; FIFO_REG:inst|o_RData[1]~reg0 ; Clock    ;
; N/A           ; None        ; -6.315 ns ; WE     ; FIFO_REG:inst|o_RData[2]~reg0 ; Clock    ;
; N/A           ; None        ; -6.365 ns ; RE     ; FIFO_REG:inst|rd_index[1]     ; Clock    ;
; N/A           ; None        ; -6.365 ns ; RE     ; FIFO_REG:inst|rd_index[0]     ; Clock    ;
; N/A           ; None        ; -6.402 ns ; RE     ; FIFO_REG:inst|Qsize[2]        ; Clock    ;
; N/A           ; None        ; -6.463 ns ; WE     ; FIFO_REG:inst|Qsize[2]        ; Clock    ;
; N/A           ; None        ; -6.480 ns ; Reset  ; FIFO_REG:inst|Queue~19        ; Clock    ;
; N/A           ; None        ; -6.480 ns ; Reset  ; FIFO_REG:inst|Queue~16        ; Clock    ;
; N/A           ; None        ; -6.480 ns ; Reset  ; FIFO_REG:inst|Queue~17        ; Clock    ;
; N/A           ; None        ; -6.480 ns ; Reset  ; FIFO_REG:inst|Queue~18        ; Clock    ;
; N/A           ; None        ; -6.506 ns ; Reset  ; FIFO_REG:inst|Queue~11        ; Clock    ;
; N/A           ; None        ; -6.506 ns ; Reset  ; FIFO_REG:inst|Queue~8         ; Clock    ;
; N/A           ; None        ; -6.506 ns ; Reset  ; FIFO_REG:inst|Queue~9         ; Clock    ;
; N/A           ; None        ; -6.506 ns ; Reset  ; FIFO_REG:inst|Queue~10        ; Clock    ;
; N/A           ; None        ; -6.527 ns ; RE     ; FIFO_REG:inst|o_RData[0]~reg0 ; Clock    ;
; N/A           ; None        ; -6.527 ns ; RE     ; FIFO_REG:inst|o_RData[1]~reg0 ; Clock    ;
; N/A           ; None        ; -6.527 ns ; RE     ; FIFO_REG:inst|o_RData[2]~reg0 ; Clock    ;
; N/A           ; None        ; -6.728 ns ; WE     ; FIFO_REG:inst|o_RData[3]~reg0 ; Clock    ;
; N/A           ; None        ; -6.874 ns ; Reset  ; FIFO_REG:inst|o_RData[0]~reg0 ; Clock    ;
; N/A           ; None        ; -6.874 ns ; Reset  ; FIFO_REG:inst|o_RData[1]~reg0 ; Clock    ;
; N/A           ; None        ; -6.874 ns ; Reset  ; FIFO_REG:inst|o_RData[2]~reg0 ; Clock    ;
; N/A           ; None        ; -6.940 ns ; RE     ; FIFO_REG:inst|o_RData[3]~reg0 ; Clock    ;
; N/A           ; None        ; -7.003 ns ; WE     ; FIFO_REG:inst|rd_index[1]     ; Clock    ;
; N/A           ; None        ; -7.003 ns ; WE     ; FIFO_REG:inst|rd_index[0]     ; Clock    ;
; N/A           ; None        ; -7.150 ns ; RE     ; FIFO_REG:inst|Queue~23        ; Clock    ;
; N/A           ; None        ; -7.150 ns ; RE     ; FIFO_REG:inst|Queue~20        ; Clock    ;
; N/A           ; None        ; -7.150 ns ; RE     ; FIFO_REG:inst|Queue~21        ; Clock    ;
; N/A           ; None        ; -7.150 ns ; RE     ; FIFO_REG:inst|Queue~22        ; Clock    ;
; N/A           ; None        ; -7.182 ns ; RE     ; FIFO_REG:inst|Queue~15        ; Clock    ;
; N/A           ; None        ; -7.182 ns ; RE     ; FIFO_REG:inst|Queue~12        ; Clock    ;
; N/A           ; None        ; -7.182 ns ; RE     ; FIFO_REG:inst|Queue~13        ; Clock    ;
; N/A           ; None        ; -7.182 ns ; RE     ; FIFO_REG:inst|Queue~14        ; Clock    ;
; N/A           ; None        ; -7.211 ns ; WE     ; FIFO_REG:inst|Queue~23        ; Clock    ;
; N/A           ; None        ; -7.211 ns ; WE     ; FIFO_REG:inst|Queue~20        ; Clock    ;
; N/A           ; None        ; -7.211 ns ; WE     ; FIFO_REG:inst|Queue~21        ; Clock    ;
; N/A           ; None        ; -7.211 ns ; WE     ; FIFO_REG:inst|Queue~22        ; Clock    ;
; N/A           ; None        ; -7.243 ns ; WE     ; FIFO_REG:inst|Queue~15        ; Clock    ;
; N/A           ; None        ; -7.243 ns ; WE     ; FIFO_REG:inst|Queue~12        ; Clock    ;
; N/A           ; None        ; -7.243 ns ; WE     ; FIFO_REG:inst|Queue~13        ; Clock    ;
; N/A           ; None        ; -7.243 ns ; WE     ; FIFO_REG:inst|Queue~14        ; Clock    ;
; N/A           ; None        ; -7.254 ns ; RE     ; FIFO_REG:inst|wr_index[0]     ; Clock    ;
; N/A           ; None        ; -7.254 ns ; RE     ; FIFO_REG:inst|wr_index[1]     ; Clock    ;
; N/A           ; None        ; -7.287 ns ; Reset  ; FIFO_REG:inst|o_RData[3]~reg0 ; Clock    ;
; N/A           ; None        ; -7.315 ns ; WE     ; FIFO_REG:inst|wr_index[0]     ; Clock    ;
; N/A           ; None        ; -7.315 ns ; WE     ; FIFO_REG:inst|wr_index[1]     ; Clock    ;
; N/A           ; None        ; -7.563 ns ; RE     ; FIFO_REG:inst|Queue~19        ; Clock    ;
; N/A           ; None        ; -7.563 ns ; RE     ; FIFO_REG:inst|Queue~16        ; Clock    ;
; N/A           ; None        ; -7.563 ns ; RE     ; FIFO_REG:inst|Queue~17        ; Clock    ;
; N/A           ; None        ; -7.563 ns ; RE     ; FIFO_REG:inst|Queue~18        ; Clock    ;
; N/A           ; None        ; -7.582 ns ; RE     ; FIFO_REG:inst|Queue~11        ; Clock    ;
; N/A           ; None        ; -7.582 ns ; RE     ; FIFO_REG:inst|Queue~8         ; Clock    ;
; N/A           ; None        ; -7.582 ns ; RE     ; FIFO_REG:inst|Queue~9         ; Clock    ;
; N/A           ; None        ; -7.582 ns ; RE     ; FIFO_REG:inst|Queue~10        ; Clock    ;
; N/A           ; None        ; -7.624 ns ; WE     ; FIFO_REG:inst|Queue~19        ; Clock    ;
; N/A           ; None        ; -7.624 ns ; WE     ; FIFO_REG:inst|Queue~16        ; Clock    ;
; N/A           ; None        ; -7.624 ns ; WE     ; FIFO_REG:inst|Queue~17        ; Clock    ;
; N/A           ; None        ; -7.624 ns ; WE     ; FIFO_REG:inst|Queue~18        ; Clock    ;
; N/A           ; None        ; -7.643 ns ; WE     ; FIFO_REG:inst|Queue~11        ; Clock    ;
; N/A           ; None        ; -7.643 ns ; WE     ; FIFO_REG:inst|Queue~8         ; Clock    ;
; N/A           ; None        ; -7.643 ns ; WE     ; FIFO_REG:inst|Queue~9         ; Clock    ;
; N/A           ; None        ; -7.643 ns ; WE     ; FIFO_REG:inst|Queue~10        ; Clock    ;
+---------------+-------------+-----------+--------+-------------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 184 04/29/2009 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Nov 26 11:30:44 2019
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off FIFO_TEST -c FIFO_TEST --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "Clock" is an undefined clock
    Info: Assuming node "clk" is an undefined clock
Info: Clock "Clock" has Internal fmax of 252.4 MHz between source register "FIFO_REG:inst|Qsize[3]" and destination register "FIFO_REG:inst|Queue~11" (period= 3.962 ns)
    Info: + Longest register to register delay is 3.686 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X26_Y5_N9; Fanout = 6; REG Node = 'FIFO_REG:inst|Qsize[3]'
        Info: 2: + IC(0.456 ns) + CELL(0.370 ns) = 0.826 ns; Loc. = LCCOMB_X26_Y5_N12; Fanout = 11; COMB Node = 'FIFO_REG:inst|Control~3'
        Info: 3: + IC(0.456 ns) + CELL(0.534 ns) = 1.816 ns; Loc. = LCCOMB_X26_Y5_N10; Fanout = 4; COMB Node = 'FIFO_REG:inst|Queue~34'
        Info: 4: + IC(1.015 ns) + CELL(0.855 ns) = 3.686 ns; Loc. = LCFF_X26_Y6_N13; Fanout = 1; REG Node = 'FIFO_REG:inst|Queue~11'
        Info: Total cell delay = 1.759 ns ( 47.72 % )
        Info: Total interconnect delay = 1.927 ns ( 52.28 % )
    Info: - Smallest clock skew is -0.012 ns
        Info: + Shortest clock path from clock "Clock" to destination register is 2.750 ns
            Info: 1: + IC(0.000 ns) + CELL(1.110 ns) = 1.110 ns; Loc. = PIN_91; Fanout = 1; CLK Node = 'Clock'
            Info: 2: + IC(0.143 ns) + CELL(0.000 ns) = 1.253 ns; Loc. = CLKCTRL_G6; Fanout = 28; COMB Node = 'Clock~clkctrl'
            Info: 3: + IC(0.831 ns) + CELL(0.666 ns) = 2.750 ns; Loc. = LCFF_X26_Y6_N13; Fanout = 1; REG Node = 'FIFO_REG:inst|Queue~11'
            Info: Total cell delay = 1.776 ns ( 64.58 % )
            Info: Total interconnect delay = 0.974 ns ( 35.42 % )
        Info: - Longest clock path from clock "Clock" to source register is 2.762 ns
            Info: 1: + IC(0.000 ns) + CELL(1.110 ns) = 1.110 ns; Loc. = PIN_91; Fanout = 1; CLK Node = 'Clock'
            Info: 2: + IC(0.143 ns) + CELL(0.000 ns) = 1.253 ns; Loc. = CLKCTRL_G6; Fanout = 28; COMB Node = 'Clock~clkctrl'
            Info: 3: + IC(0.843 ns) + CELL(0.666 ns) = 2.762 ns; Loc. = LCFF_X26_Y5_N9; Fanout = 6; REG Node = 'FIFO_REG:inst|Qsize[3]'
            Info: Total cell delay = 1.776 ns ( 64.30 % )
            Info: Total interconnect delay = 0.986 ns ( 35.70 % )
    Info: + Micro clock to output delay of source is 0.304 ns
    Info: + Micro setup delay of destination is -0.040 ns
Info: Clock "clk" Internal fmax is restricted to 340.02 MHz between source register "scan_led3:inst3|counter4:inst|74161:inst|f74161:sub|9" and destination register "scan_led3:inst3|counter4:inst|inst3"
    Info: fmax restricted to clock pin edge rate 2.941 ns. Expand message to see actual delay path.
        Info: + Longest register to register delay is 1.243 ns
            Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X26_Y8_N13; Fanout = 10; REG Node = 'scan_led3:inst3|counter4:inst|74161:inst|f74161:sub|9'
            Info: 2: + IC(0.484 ns) + CELL(0.651 ns) = 1.135 ns; Loc. = LCCOMB_X26_Y8_N22; Fanout = 1; COMB Node = 'scan_led3:inst3|decoder2-3:inst1|74139:inst|33~2'
            Info: 3: + IC(0.000 ns) + CELL(0.108 ns) = 1.243 ns; Loc. = LCFF_X26_Y8_N23; Fanout = 1; REG Node = 'scan_led3:inst3|counter4:inst|inst3'
            Info: Total cell delay = 0.759 ns ( 61.06 % )
            Info: Total interconnect delay = 0.484 ns ( 38.94 % )
        Info: - Smallest clock skew is 0.000 ns
            Info: + Shortest clock path from clock "clk" to destination register is 2.752 ns
                Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_21; Fanout = 1; CLK Node = 'clk'
                Info: 2: + IC(0.143 ns) + CELL(0.000 ns) = 1.243 ns; Loc. = CLKCTRL_G3; Fanout = 3; COMB Node = 'clk~clkctrl'
                Info: 3: + IC(0.843 ns) + CELL(0.666 ns) = 2.752 ns; Loc. = LCFF_X26_Y8_N23; Fanout = 1; REG Node = 'scan_led3:inst3|counter4:inst|inst3'
                Info: Total cell delay = 1.766 ns ( 64.17 % )
                Info: Total interconnect delay = 0.986 ns ( 35.83 % )
            Info: - Longest clock path from clock "clk" to source register is 2.752 ns
                Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_21; Fanout = 1; CLK Node = 'clk'
                Info: 2: + IC(0.143 ns) + CELL(0.000 ns) = 1.243 ns; Loc. = CLKCTRL_G3; Fanout = 3; COMB Node = 'clk~clkctrl'
                Info: 3: + IC(0.843 ns) + CELL(0.666 ns) = 2.752 ns; Loc. = LCFF_X26_Y8_N13; Fanout = 10; REG Node = 'scan_led3:inst3|counter4:inst|74161:inst|f74161:sub|9'
                Info: Total cell delay = 1.766 ns ( 64.17 % )
                Info: Total interconnect delay = 0.986 ns ( 35.83 % )
        Info: + Micro clock to output delay of source is 0.304 ns
        Info: + Micro setup delay of destination is -0.040 ns
Info: tsu for register "FIFO_REG:inst|Queue~11" (data pin = "WE", clock pin = "Clock") is 7.909 ns
    Info: + Longest pin to register delay is 10.699 ns
        Info: 1: + IC(0.000 ns) + CELL(0.954 ns) = 0.954 ns; Loc. = PIN_70; Fanout = 4; PIN Node = 'WE'
        Info: 2: + IC(6.235 ns) + CELL(0.650 ns) = 7.839 ns; Loc. = LCCOMB_X26_Y5_N12; Fanout = 11; COMB Node = 'FIFO_REG:inst|Control~3'
        Info: 3: + IC(0.456 ns) + CELL(0.534 ns) = 8.829 ns; Loc. = LCCOMB_X26_Y5_N10; Fanout = 4; COMB Node = 'FIFO_REG:inst|Queue~34'
        Info: 4: + IC(1.015 ns) + CELL(0.855 ns) = 10.699 ns; Loc. = LCFF_X26_Y6_N13; Fanout = 1; REG Node = 'FIFO_REG:inst|Queue~11'
        Info: Total cell delay = 2.993 ns ( 27.97 % )
        Info: Total interconnect delay = 7.706 ns ( 72.03 % )
    Info: + Micro setup delay of destination is -0.040 ns
    Info: - Shortest clock path from clock "Clock" to destination register is 2.750 ns
        Info: 1: + IC(0.000 ns) + CELL(1.110 ns) = 1.110 ns; Loc. = PIN_91; Fanout = 1; CLK Node = 'Clock'
        Info: 2: + IC(0.143 ns) + CELL(0.000 ns) = 1.253 ns; Loc. = CLKCTRL_G6; Fanout = 28; COMB Node = 'Clock~clkctrl'
        Info: 3: + IC(0.831 ns) + CELL(0.666 ns) = 2.750 ns; Loc. = LCFF_X26_Y6_N13; Fanout = 1; REG Node = 'FIFO_REG:inst|Queue~11'
        Info: Total cell delay = 1.776 ns ( 64.58 % )
        Info: Total interconnect delay = 0.974 ns ( 35.42 % )
Info: tco from clock "Clock" to destination pin "qb" through register "FIFO_REG:inst|Qsize[3]" is 15.719 ns
    Info: + Longest clock path from clock "Clock" to source register is 2.762 ns
        Info: 1: + IC(0.000 ns) + CELL(1.110 ns) = 1.110 ns; Loc. = PIN_91; Fanout = 1; CLK Node = 'Clock'
        Info: 2: + IC(0.143 ns) + CELL(0.000 ns) = 1.253 ns; Loc. = CLKCTRL_G6; Fanout = 28; COMB Node = 'Clock~clkctrl'
        Info: 3: + IC(0.843 ns) + CELL(0.666 ns) = 2.762 ns; Loc. = LCFF_X26_Y5_N9; Fanout = 6; REG Node = 'FIFO_REG:inst|Qsize[3]'
        Info: Total cell delay = 1.776 ns ( 64.30 % )
        Info: Total interconnect delay = 0.986 ns ( 35.70 % )
    Info: + Micro clock to output delay of source is 0.304 ns
    Info: + Longest register to pin delay is 12.653 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X26_Y5_N9; Fanout = 6; REG Node = 'FIFO_REG:inst|Qsize[3]'
        Info: 2: + IC(1.205 ns) + CELL(0.651 ns) = 1.856 ns; Loc. = LCCOMB_X26_Y8_N30; Fanout = 16; COMB Node = 'scan_led3:inst3|mux4_3_1:inst2|dout[3]~8'
        Info: 3: + IC(2.364 ns) + CELL(0.650 ns) = 4.870 ns; Loc. = LCCOMB_X13_Y8_N0; Fanout = 1; COMB Node = 'scan_led3:inst3|mux7:inst4|Mux1~1'
        Info: 4: + IC(1.437 ns) + CELL(0.651 ns) = 6.958 ns; Loc. = LCCOMB_X20_Y8_N24; Fanout = 1; COMB Node = 'scan_led3:inst3|mux7:inst4|Mux1~2'
        Info: 5: + IC(2.459 ns) + CELL(3.236 ns) = 12.653 ns; Loc. = PIN_134; Fanout = 0; PIN Node = 'qb'
        Info: Total cell delay = 5.188 ns ( 41.00 % )
        Info: Total interconnect delay = 7.465 ns ( 59.00 % )
Info: th for register "FIFO_REG:inst|Qsize[2]" (data pin = "Reset", clock pin = "Clock") is -4.707 ns
    Info: + Longest clock path from clock "Clock" to destination register is 2.762 ns
        Info: 1: + IC(0.000 ns) + CELL(1.110 ns) = 1.110 ns; Loc. = PIN_91; Fanout = 1; CLK Node = 'Clock'
        Info: 2: + IC(0.143 ns) + CELL(0.000 ns) = 1.253 ns; Loc. = CLKCTRL_G6; Fanout = 28; COMB Node = 'Clock~clkctrl'
        Info: 3: + IC(0.843 ns) + CELL(0.666 ns) = 2.762 ns; Loc. = LCFF_X26_Y5_N7; Fanout = 8; REG Node = 'FIFO_REG:inst|Qsize[2]'
        Info: Total cell delay = 1.776 ns ( 64.30 % )
        Info: Total interconnect delay = 0.986 ns ( 35.70 % )
    Info: + Micro hold delay of destination is 0.306 ns
    Info: - Shortest pin to register delay is 7.775 ns
        Info: 1: + IC(0.000 ns) + CELL(0.944 ns) = 0.944 ns; Loc. = PIN_69; Fanout = 16; PIN Node = 'Reset'
        Info: 2: + IC(6.171 ns) + CELL(0.660 ns) = 7.775 ns; Loc. = LCFF_X26_Y5_N7; Fanout = 8; REG Node = 'FIFO_REG:inst|Qsize[2]'
        Info: Total cell delay = 1.604 ns ( 20.63 % )
        Info: Total interconnect delay = 6.171 ns ( 79.37 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 197 megabytes
    Info: Processing ended: Tue Nov 26 11:30:45 2019
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


