# 从零开始的造硬件日记

## 2021-1-1

大概是为了弥补一下本科时候造 CPU 失败的遗憾吧，也是因为看到很多人都在一段不长的时间之内造出了属于自己的 CPU，另外可能就是觉得自己体系结构方面始终有瓶颈。于是开了这样一个新坑，希望最终能使用 Chisel3 语言在 FPGA 板子上造一个 RV64 CPU，需要支持 M/S/U 特权级。

今天的话，板子刚到，教程是比较全面的，也照抄代码把最基础的流水灯实验跑起来了。

还买了一本数电的教材，大概区分了一下组合逻辑和时序逻辑...?但是还并不是很清楚，比如它们用 Verilog 如何实现。

现在手里面的资源很多，大概整理一下：

* chisel-bootcamp 是一份很好的 Scala step-by-step 教程，里面有一些练习，最后的章节还大概介绍了一下 Chisel 相关的一些 Scala 语法，总的来说就是很 Scala 向的。
* [chisel-tutorial](https://github.com/ucb-bar/chisel-tutorial) 里面会让你使用 Chisel 自己实现一些模块，而且会对它们进行测试。
* 计算机体系结构的经典教材上能找到 RISC-V 的流水线/多发射甚至 Trap 的一些实现建议。
* 黑金提供的实验材料，但是，基本只是用来在学会 Verilog 之后熟悉板子上的外设的...?
* 黑金收集的《Verilog 那些事》系列笔记。看了几本类似的书之后，觉得这个参考价值还是非常大的。有时间大概会慢慢看完。

我觉得，如果对“如何用HDL对硬件建模”这件事一知半解的话，即使用 Chisel 语言也大概率会被卡住的。

尤其是 Verilog 对于 wire 和 reg 的划分让之前在 VHDL 里面无脑 signal 的我都傻了，那个时候，没准也有可能在组合逻辑里面搞出几个寄存器吧...

慢慢来吧...最近被这个吸引了太多注意力了，本来要做的事情都没做。姑且把这个定成整年的目标吧。