# 計算機結構學習筆記

##### 國立金門大學 資訊工程學系

##### 作者：林維新  學號：111010506

## **目錄**

- [版權聲明](#版權聲明)
- [第一章 環境安裝與操作](#第一章＿環境安裝與操作)
  - [安裝nand2tetris軟體套件包](＃安裝nand2tetris軟體套件包)
  - [如何執行各軟體](#如何執行各軟體)
  - [如何撰寫](#如何撰寫)
  - [執行與測試](#執行與測試)
- [第二章 nand2tetris介紹](#第二章_nand2tetris介紹)
  - [待撰寫中...](#待撰寫中)
- [第三章 專案一 布林邏輯](#專案一_布林邏輯)
  - [本篇心得](#本篇心得)
  - [And](#and)
  - [And16](#and16)
  - [DMux](#dmux)
  - [DMux4Way](#dmux4way)
  - [DMux8Way](#dmux8way)
  - [Mux](#mux)
  - [Mux4Way16](#mux4way16)
  - [Mux8Way16](#mux8way16)
  - [Mux16](#mux16)
  - [Not](#not)
  - [Not16](#not16)
  - [Or](#or)
  - [Or8Way](#or8way)
  - [Or16](#or16)
  - [Xor](#xor)
- [第四章 專案二 布林算數](#專案二_布林算數)
  - [Add16](#add16)
  - [ALU-nostat](#alu-nostat)
  - [ALU](#alu)
  - [FullAdder](#fulladder)
  - [HalfAdder](#halfadder)
  - [Inc16](#inc16)
- [第五章 專案三 順序邏輯](#專案三_順序邏輯)
  - [A部份](#A部份)
    - [Bit](#bit)
    - [PC](#pc)
    - [RAM8](#ram8)
    - [RAM64](#ram64)
    - [Register](#register)
  - [B部份](#B部份)
    - [RAM4K](#ram4k)
    - [RAM16K](#ram16k)
    - [RAM512](#ram512)
- [第六章 專案四 機器語言](#專案四_機器語言)
  - [fill](#fill)
  - [mult](#mult)
- [第七章 專案五 計算機架構](#專案五_計算機架構)
  - [Computer](#computer)
  - [CPU](#cpu)
  - [Memory](#memory)

# 版權聲明

> 本篇為計算機結構這門課的學習筆記，對就醬子。
> 本篇專案一至三完全由本人撰寫，程式碼撰寫為參考nand2tetris提供的邏輯閘圖去撰寫([第一章簡報位置](https://www.nand2tetris.org/_files/ugd/44046b_f2c9e41f0b204a34ab78be0ae4953128.pdf))，及參考範例格式風格化撰寫，並未複製任何專案。
> 在撰寫本筆記心得時，將會複製使用nand2tetris提供的程式碼（不包含.hdl)，如有使用將會在下方標記如下「註：此段完全取至nand2tetris專案中」。
> 下方文字介紹有複製至[網路資源](https://zhuanlan.zhihu.com/p/337029556)如有取用會標注出處。

# 第一章 環境安裝與操作

#### 簡介

> 一個舒服的開發環境需要由各位細心的準備，
> 可以使用自己常用的開發軟件，也請詳細管理各項程式庫與模組，
> 避免開發時混亂或是產生不必要的問題。
> 本筆記將會紀錄我在實作時的所遭遇的狀況，及處理方式供給後人參考。

#### 安裝nand2tetris軟體套件包

> ![]()
> 初次使用須到nand2tetris官網下載[軟體安裝包](https://www.nand2tetris.org/software)，
> 請按照官網指示安裝與下載，官網會有詳盡教學。
> 下載成功後將會有以下軟體：
>
> - Hardware Simulator
> - CPU Emulator
> - VM Emulator
> - Assembler
> - Compiler
> - Operating system
> - Text Comparer

#### 如何執行各軟體

> 這裡將以MacOS進行操作示範
> 將個人常用之開發軟體開啟（VScode,Atom)，開啟存放nand2tetris的資料夾，並打開命令提示列。
>
> - 第一步將以下指令輸入：將**Assembler.sh**加入以利執行。
>   `chmod +x Assembler.sh`
> - 第二步再軟體所在位置開啟終端機，並輸入以下指令執行**Assembler.sh**。
>   `./Assembler.sh`
>   執行後就可以開啟各模擬器了。
>   備註：以執行過的模擬器不需在做一次第一步

#### 如何撰寫

> 開啟以克隆好的空白習題，您將會看到每一章中有數小題，每題會出現幾種檔案類型。
> 分別是：.cmp \ .hdl \ .out \ .tst \ .asm
>
> 而我們要在 **.hdl** 檔中撰寫各種如邏輯閘、暫存器到一台電腦，都要在此撰寫。
>
> - .hdl
>   以下為第一章And.hdl程式碼

<pre><code>
    // This file is part of www.nand2tetris.org
    // and the book "The Elements of Computing Systems"
    // by Nisan and Schocken, MIT Press.
    // File name: projects/01/And.hdl

    /**
    * And gate: 
    * out = 1 if (a == 1 and b == 1)
    *       0 otherwise
    */

    CHIP And {
        IN a, b;
        OUT out;

        PARTS:
        // Put your code here:
        Nand(a=a, b=b, out=AdB);
        Nand(a=AdB, b=AdB, out=out);  
    }
</code></pre>

> 主要撰寫處在 *//Put your code here:* 下，而上方會告知你該如何撰寫，
> 在 *And.cmp* 中可找到真值表，有真值表後可使用卡諾圖化減，進而推導出電路方便之後撰寫。
> 註：在網上可找到各閘的圖，省略真值表可供參考。

#### 執行與測試

> 在我們撰寫完**And.hdl**後接下來要進行測試，nand2tetris提供了完整的測試檔，接下來我們開啟**HardwareSimulator.sh**  (註：在終端機中輸入./HardwareSimulator.sh執行模擬器)
> 將以撰寫好的檔案與測試檔一起匯入模擬器便可執行。

# 第二章 nand2tetris介紹

#### 待撰寫中...

# 第三章 專案一 布林邏輯

#### 本篇心得

> 一開始撰寫這章時滿是疑問，因為還沒抓到該如何撰寫甚至也看不懂，該如何下手去寫。花了好像兩週吧才逐漸明白我該如何撰寫，在雖然在寫各閘時都是上網去找別人畫好圖，再透過圖上的閘道去拼出程式碼，在隨後的撰寫上十分順利。
> 此篇和之後的篇章介紹排序非撰寫時排序，請注意！！！
> 測試時也請注意程式碼的撰寫格式。
>
> 官方網站資源：
> [本章簡報](https://drive.google.com/open?id=1MY1buFHo_Wx5DPrKhCNSA2cm5ltwFJzM)
> [本章專案](https://www.nand2tetris.org/project01)

#### And

> 有兩個輸入一個輸出。
###### HDL 撰寫
<pre><code>    Nand(a=a, b=b, out=AdB);
    Nand(a=AdB, b=AdB, out=out);
</code></pre>
###### 以下為nand2tetris提供的真值表。
<pre><code>|   a   |   b   |  out  |
|   0   |   0   |   0   |
|   0   |   1   |   0   |
|   1   |   0   |   0   |
|   1   |   1   |   1   |
註：此段完全取至nand2tetris專案中
</code></pre>
#### And16

> 使用剛做好的And閘做，如果未將And先建立這個先寫好也無法執行。And16十分簡單只需將And閘做16次即可，如以下程式碼。
###### HDL 撰寫
<pre><code>    And(a=a[0], b=b[0], out=out[0]);
    And(a=a[1], b=b[1], out=out[1]);
    And(a=a[2], b=b[2], out=out[2]);
    ...
    And(a=a[15], b=b[15], out=out[15]);
</code></pre>

#### DMux

> 由一個Not和兩個And組成，你甚至可以用Nand閘去完成，只是過於複雜就別為難自己吧。如何撰寫前面有提過方式，再提一次可以解他提供的真值表去簡化做出來又或是上網找設計圖去做。
###### HDL 撰寫
<pre><code>    Not(in=sel,out=Notsel); 
    And(a=Notsel,b=in,out=a);
    And(a=sel,b=in,out=b);
</code></pre>

###### 以下為nand2tetris提供的真值表。
<pre><code>|  in   |  sel  |   a   |   b   |
|   0   |   0   |   0   |   0   |
|   0   |   1   |   0   |   0   |
|   1   |   0   |   1   |   0   |
|   1   |   1   |   0   |   1   |
註：此段完全取至nand2tetris專案中
</code></pre>

#### DMux4Way
>
###### HDL 撰寫
<pre><code>    DMux(in=in,sel=sel[1],a=ab,b=cd);
    DMux(in=ab,sel=sel[0],a=a,b=b);
    DMux(in=cd,sel=sel[0],a=c,b=d);
</code></pre>
###### 以下為nand2tetris提供的真值表。
<pre><code>| in  | sel  |  a  |  b  |  c  |  d  |
|  0  |  00  |  0  |  0  |  0  |  0  |
|  0  |  01  |  0  |  0  |  0  |  0  |
|  0  |  10  |  0  |  0  |  0  |  0  |
|  0  |  11  |  0  |  0  |  0  |  0  |
|  1  |  00  |  1  |  0  |  0  |  0  |
|  1  |  01  |  0  |  1  |  0  |  0  |
|  1  |  10  |  0  |  0  |  1  |  0  |
|  1  |  11  |  0  |  0  |  0  |  1  |

註：此段完全取至nand2tetris專案中
</code></pre>

#### DMux8Way
>
###### HDL 撰寫
<pre><code>    DMux(in=in,sel=sel[2],a=ad,b=eh);
    DMux4Way(in=ad,sel=sel[0..1],a=a,b=b,c=c,d=d);
    DMux4Way(in=eh,sel=sel[0..1],a=e,b=f,c=g,d=h);
</code></pre>

#### Mux
###### HDL 撰寫
<pre><code>    Not(in=sel,out=Nsel);
        And(a=a,b=Nsel,out=sela);
        And(a=b,b=sel,out=selb);
        Or(a=sela,b=selb,out=out);
</code></pre>

#### Mux4Way16
> Mux4Way16是從4路輸入中選擇一路，每路的寬度是16位。 Mux16是從2路輸入中選擇一路，在2個Mux16中選擇的一個作為輸出，再選擇該Mux16的兩個輸入中的一個，共需要3個Mux16。
###### HDL 撰寫
<pre><code>    Mux16(a=a,b=b,sel=sel[0],out=selab);
    Mux16(a=c,b=d,sel=sel[0],out=selcd);
    Mux16(a=selab,b=selcd,sel=sel[1],out=out);
</code></pre>

#### Mux8Way16
> Mux8Way16是從8路輸入中選取一路，用2個Mux4Way16和一個Mux16組成Mux8Way16。
###### HDL 撰寫
<pre><code>    Mux4Way16(a=a,b=b,c=c,d=d,sel=sel[0..1],out=outad);
    Mux4Way16(a=e,b=f,c=g,d=h,sel=sel[0..1],out=outeh);
    Mux16(a=outad,b=outeh,sel=sel[2],out=out);
</code></pre>

#### Mux16
###### HDL 撰寫
<pre><code>    Mux(a=a[0],b=b[0],sel=sel,out=out[0]);
    Mux(a=a[1],b=b[1],sel=sel,out=out[1]);
    Mux(a=a[2],b=b[2],sel=sel,out=out[2]);
    ...
    Mux(a=a[15],b=b[15],sel=sel,out=out[15]);
</code></pre>

#### Not
###### HDL 撰寫
<pre><code>    Nand(a=in, b=in, out=out);
</code></pre>
###### 以下為nand2tetris提供的真值表。
<pre><code>|  in   |  out  |
|   0   |   1   |
|   1   |   0   |
註：此段完全取至nand2tetris專案中
</code></pre>
#### Not16
###### HDL 撰寫
<pre><code>    Not(in=in[0],out=out[0]);
    Not(in=in[1],out=out[1]);
    Not(in=in[2],out=out[2]);
    ...
    Not(in=in[15],out=out[15]);
</code></pre>

#### Or
###### HDL 撰寫
<pre><code>    Not(in=a, out=nota);
    Not(in=b, out=notb);
    Nand(a=nota, b=notb, out=out);
</code></pre>
###### 以下為nand2tetris提供的真值表。
<pre><code>|   a   |   b   |  out  |
|   0   |   0   |   0   |
|   0   |   1   |   1   |
|   1   |   0   |   1   |
|   1   |   1   |   1   |
註：此段完全取至nand2tetris專案中
</code></pre>
#### Or8Way
###### HDL 撰寫
<pre><code>    Or(a=in[0],b=in[1],out=or01);
    Or(a=in[2],b=in[3],out=or23);
    Or(a=in[4],b=in[5],out=or45);
    Or(a=in[6],b=in[7],out=or67);
    Or(a=or01,b=or23,out=or0123);
    Or(a=or45,b=or67,out=or4567);
    Or(a=or0123,b=or4567,out=out);
</code></pre>

#### Or16
###### HDL 撰寫
<pre><code>    Or(a=a[0],b=b[0],out=out[0]);
    Or(a=a[1],b=b[1],out=out[1]);
    Or(a=a[2],b=b[2],out=out[2]);
    ...
    Or(a=a[15],b=b[15],out=out[15]);
</code></pre>

#### Xor
###### HDL 撰寫
<pre><code>    Nand(a=a,b=b,out=AnandB);
    Or(a=a,b=b,out=AorB);
    And(a=AorB,b=AnandB,out=out);
</code></pre>
###### 以下為nand2tetris提供的真值表。
<pre><code>|   a   |   b   |  out  |
|   0   |   0   |   0   |
|   0   |   1   |   1   |
|   1   |   0   |   1   |
|   1   |   1   |   0   |
註：此段完全取至nand2tetris專案中
</code></pre>
# 第四章 專案二 布林算數

#### Add16
###### HDL 撰寫
<pre><code>    FullAdder(a=a[0],b=b[0],c=false,sum=out[0],carry=c0);
    FullAdder(a=a[1],b=b[1],c=c0,sum=out[1],carry=c1);
    FullAdder(a=a[2],b=b[2],c=c1,sum=out[2],carry=c2);
    ...
    FullAdder(a=a[15],b=b[15],c=c14,sum=out[15],carry=c15);
</code></pre>

#### ALU-nostat
###### HDL 撰寫
<pre><code>    Mux16(a=x,  b=false,  sel=zx, out=x1);   
    Not16(in=x1,out=notx1);
    Mux16(a=x1, b=notx1, sel=nx, out=x2);   
    Mux16(a=y,  b=false,  sel=zy, out=y1);   
    Not16(in=y1,out=noty1);
    Mux16(a=y1, b=noty1, sel=ny, out=y2);  
  
    Add16(a=x2, b=y2, out=addxy);         
    And16(a=x2, b=y2, out=andxy);        
    Mux16(a=andxy, b=addxy, sel=f, out=o1);   
    Not16(in=o1, out=noto1);           
    Mux16(a=o1, b=noto1, sel=no, out=out); 
</code></pre>

#### AlU
###### HDL 撰寫
<pre><code>   Mux16(a=x,b=false,sel=zx,out=1x);
   Not16(in=1x,out=n1x);
   Mux16(a=1x,b=n1x,sel=nx,out=2x);

   Mux16(a=y,b=false,sel=zy,out=1y);
   Not16(in=1y,out=n1y);
   Mux16(a=1y,b=n1y,sel=ny,out=2y);

   Add16(a=2x, b=2y, out=addxy);     
   Mux16(a=andxy, b=addxy, sel=f, out=1o); 
   Not16(in=1o, out=not1o);
   Mux16(a=1o, b=not1o, sel=no, out=2o, out=out,out[0..7]=outLow,out[8..15]=outHigh,out[15]=ng); 
   Or8Way(in=outLow, out=orLow);  
   Or8Way(in=outHigh, out=orHigh);  
   Or(a=orLow, b=orHigh, out=notzr);  
   Not(in=notzr, out=zr); 
</code></pre>

#### FullAdder
###### HDL 撰寫
<pre><code>    Xor(a=a,b=b,out=xab);
    Xor(a=xab,b=c,out=sum);
    And(a=a,b=c,out=ac);
    And(a=a,b=b,out=ab);
    And(a=b,b=c,out=bc);
    Or(a=ac,b=ab,out=acORab);
    Or(a=acORab,b=bc,out=carry);
</code></pre>

#### HalfAdder
###### HDL 撰寫
<pre><code>    And(a=a,b=b,out=carry);
    Xor(a=a,b=b,out=sum);
</code></pre>

#### Inc16
###### HDL 撰寫
<pre><code>   Add16(a=in,b[0]=true,b[1..15]=false,out=out);
</code></pre>

# 第五章 專案三 順序邏輯

## A部份

#### Bit
###### HDL 撰寫
<pre><code>    Mux(a=do,b=in,sel=load,out=mout);
    DFF(in=mout,out=do,out=out);
</code></pre>

#### PC
###### HDL 撰寫
<pre><code>    Register(in=if3, load=true, out=o, out=out);
    Inc16(in=o, out=oInc);
  
    Mux16(a=o,   b=oInc,  sel=inc,   out=if1);
    Mux16(a=if1, b=in,    sel=load,  out=if2);
    Mux16(a=if2, b=false,  sel=reset, out=if3);
</code></pre>

#### RAM8
###### HDL 撰寫
<pre><code>    DMux8Way(in=load,sel=address,a=a,b=b,c=c,d=d,e=e,f=f,g=g,h=h);
    Register(in=in,load=a,out=oa);
    Register(in=in,load=b,out=ob);
    Register(in=in,load=c,out=oc);
    Register(in=in,load=d,out=od);
    Register(in=in,load=e,out=oe);
    Register(in=in,load=f,out=of);
    Register(in=in,load=g,out=og);
    Register(in=in,load=h,out=oh);
    Mux8Way16(a=oa,b=ob,c=oc,d=od,e=oe,f=of,g=og,h=oh,sel=address,out=out);
</code></pre>

#### RAM64
###### HDL 撰寫
<pre><code>    DMux8Way(in=load,sel=address[3..5],a=a,b=b,c=c,d=d,e=e,f=f,g=g,h=h);
    RAM8(in=in,load=a,address=address[0..2],out=oa);
    RAM8(in=in,load=b,address=address[0..2],out=ob);
    RAM8(in=in,load=c,address=address[0..2],out=oc);
    RAM8(in=in,load=d,address=address[0..2],out=od);
    RAM8(in=in,load=e,address=address[0..2],out=oe);
    RAM8(in=in,load=f,address=address[0..2],out=of);
    RAM8(in=in,load=g,address=address[0..2],out=og);
    RAM8(in=in,load=h,address=address[0..2],out=oh);
    Mux8Way16(a=oa,b=ob,c=oc,d=od,e=oe,f=of,g=og,h=oh,sel=address[3..5],out=out);
</code></pre>

#### Register
###### HDL 撰寫
<pre><code>    Bit(in=in[0],load=load,out=out[0]);
    Bit(in=in[1],load=load,out=out[1]);
    Bit(in=in[2],load=load,out=out[2]);
    ...
    Bit(in=in[15],load=load,out=out[15]);
</code></pre>

## B部份

#### RAM4K
###### HDL 撰寫
<pre><code>    DMux8Way(in=load,sel=address[9..11],a=a,b=b,c=c,d=d,e=e,f=f,g=g,h=h);
    RAM512(in=in,load=a,address=address[0..8],out=oa);
    RAM512(in=in,load=b,address=address[0..8],out=ob);
    RAM512(in=in,load=c,address=address[0..8],out=oc);
    RAM512(in=in,load=d,address=address[0..8],out=od);
    RAM512(in=in,load=e,address=address[0..8],out=oe);
    RAM512(in=in,load=f,address=address[0..8],out=of);
    RAM512(in=in,load=g,address=address[0..8],out=og);
    RAM512(in=in,load=h,address=address[0..8],out=oh);
    Mux8Way16(a=oa,b=ob,c=oc,d=od,e=oe,f=of,g=og,h=oh,sel=address[9..11],out=out);
</code></pre>

#### RAM16K
###### HDL 撰寫
<pre><code>    DMux4Way(in=load,sel=address[0..1],a=a,b=b,c=c,d=d);
    RAM4K(in=in,load=a,address=address[2..13],out=oa);
    RAM4K(in=in,load=b,address=address[2..13],out=ob);
    RAM4K(in=in,load=c,address=address[2..13],out=oc);
    RAM4K(in=in,load=d,address=address[2..13],out=od);
    Mux4Way16(a=oa,b=ob,c=oc,d=odsel=address[0..1],out=out);
</code></pre>

#### RAM512
###### HDL 撰寫
<pre><code>     DMux8Way(in=load,sel=address[6..8],a=a,b=b,c=c,d=d,e=e,f=f,g=g,h=h);
     RAM64(in=in,load=a,address=address[0..5],out=oa);
     RAM64(in=in,load=b,address=address[0..5],out=ob);
     RAM64(in=in,load=c,address=address[0..5],out=oc);
     RAM64(in=in,load=d,address=address[0..5],out=od);
     RAM64(in=in,load=e,address=address[0..5],out=oe);
     RAM64(in=in,load=f,address=address[0..5],out=of);
     RAM64(in=in,load=g,address=address[0..5],out=og);
     RAM64(in=in,load=h,address=address[0..5],out=oh);
     Mux8Way16(a=oa,b=ob,c=oc,d=od,e=oe,f=of,g=og,h=oh,sel=address[6..8],out=out);
</code></pre>

# 第六章 專案四 機器語言

#### fill
> 製作中...
###### HDL 撰寫
<pre><code>
</code></pre>

#### mult
> 製作中...
###### HDL 撰寫
<pre><code>
</code></pre>

# 第七章 專案五 計算機架構

#### Computer
> 製作中...
###### HDL 撰寫
<pre><code>
</code></pre>

#### CPU
> 製作中...
###### HDL 撰寫
<pre><code>
</code></pre>

#### Memory
> 製作中...
###### HDL 撰寫
<pre><code>
</code></pre>
