{"patent_id": "10-2019-0136595", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2021-0052702", "출원번호": "10-2019-0136595", "발명의 명칭": "뉴럴 프로세싱 유닛 및 이를 포함하는 전자장치", "출원인": "삼성전자주식회사", "발명자": "임진수"}}
{"patent_id": "10-2019-0136595", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "복수의 하드웨어 이미지 및 복수의 가중치 정보를 포함하는 메모리;외부에서 어플리케이션 정보 및 데이터를 수신하면, 상기 어플리케이션 정보에 상응하는 상기 가중치 정보를 적용하여 상기 데이터를 처리하고 결과를 출력하는 뉴럴 프로세싱 유닛;를 포함하고,상기 뉴럴 프로세싱 유닛은상기 복수의 하드웨어 이미지 중 상기 어플리케이션 정보에 상응하는 하드웨어 이미지에 따라 게이트 어레이를재구성하여 상기 데이터를 처리하는 필드 프로그래머블 게이트 어레이를 포함하는 전자 장치."}
{"patent_id": "10-2019-0136595", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서, 상기 필드 프로그래머블 게이트 어레이는상기 데이터가 사용자의 음성(Voice)인 경우 상기 복수의 하드웨어 이미지 중 적어도 하나의 음성 인식 이미지를 로딩하고, 상기 데이터로부터 상기 뉴럴 프로세싱 유닛에서의 상기 음성에 대한 특징 추출(Feature Extraction) 연산을 위한 부가 연산을 수행하는 전자 장치."}
{"patent_id": "10-2019-0136595", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1항에 있어서, 상기 필드 프로그래머블 게이트 어레이는상기 데이터가 사용자의 스크립트(Script)인 경우 상기 복수의 하드웨어 이미지 중 적어도 하나의 자연어 처리이미지를 로딩하고,상기 데이터에 기초하여 상기 뉴럴 프로세싱 유닛에서의 상기 스크립트(Script)에 대응하는 자연어 처리 연산을위한 부가 연산을 수행하는 전자 장치."}
{"patent_id": "10-2019-0136595", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1항에 있어서, 상기 필드 프로그래머블 게이트 어레이는상기 데이터가 스크립트(Scpript)인 경우 상기 복수의 하드웨어 이미지 중 적어도 하나의 텍스트 음성 변환(Text-to-Speech) 이미지를 로딩하고,상기 데이터에 기초하여 상기 뉴럴 프로세싱 유닛에서의 상기 스크립트에 대응하는 음성 합성연산을 위한 부가연산을 수행하는 전자 장치."}
{"patent_id": "10-2019-0136595", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제1항에 있어서, 상기 필드 프로그래머블 게이트 어레이는상기 데이터가 영상(Image)인 경우 상기 복수의 하드웨어 이미지 중 적어도 하나의 이미지 처리 이미지를 로딩하고,상기 데이터에 기초하여 상기 뉴럴 프로세싱 유닛에서의 상기 영상에 대한 액티베이션 연산을 위한 부가 연산을수행하는 전자 장치."}
{"patent_id": "10-2019-0136595", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제1항에 있어서, 상기 메모리는상기 뉴럴 프로세싱 유닛의 내부 메모리인 전자 장치.공개특허 10-2021-0052702-3-청구항 7 제1항에 있어서, 상기 메모리는상기 뉴럴 프로세싱 유닛에 연결된 외부 메모리인 전자 장치."}
{"patent_id": "10-2019-0136595", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제1항에 있어서, 상기 메모리는상기 전자 장치 내 비휘발성 메모리 장치인 전자 장치."}
{"patent_id": "10-2019-0136595", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제1항에 있어서, 상기 전자 장치는복수의 비휘발성 메모리 장치를 포함하는 스토리지 장치; 및 상기 비휘발성 메모리 장치에 대한 동작을 제어하는 스토리지 컨트롤러를 포함하고,상기 스토리지 컨트롤러는 상기 뉴럴 프로세싱 유닛을 포함하는 전자 장치."}
{"patent_id": "10-2019-0136595", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제9항에 있어서, 상기 메모리는 상기 복수의 비휘발성 메모리 장치 중 적어도 하나인 전자 장치."}
{"patent_id": "10-2019-0136595", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "호스트로부터 애플리케이션 정보와 데이터를 수신하는 단계;상기 애플리케이션 정보에 기초하여 하드웨어 이미지를 로드할 것인지 판단하는 단계;판단 결과 메모리로부터 상기 애플리케이션 정보에 상응하는 하드웨어 이미지를 로드(Load)하는 단계;상기 로드된 하드웨어 이미지에 따라 상기 데이터에 대한 부가 연산을 수행하는 단계; 상기 처리된 데이터에 가중치 정보를 적용하는 단계; 및상기 데이터에 대한 딥 러닝 연산을 수행하고 출력하는 단계를 포함하는 뉴럴 프로세싱 유닛의 동작 방법."}
{"patent_id": "10-2019-0136595", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제11항에 있어서, 상기 부가 연산을 수행하는 단계는판단 결과 상기 하드웨어 이미지의 로드 없이 상기 데이터를 부가 연산을 수행하는 단계를 포함하는 뉴럴 프로세싱 유닛의 동작 방법."}
{"patent_id": "10-2019-0136595", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제11항에 있어서, 상기 뉴럴 프로세싱 유닛은복수의 비휘발성 메모리 장치에 연결된 스토리지 컨트롤러 내에 포함되는, 뉴럴 프로세싱 유닛의 동작 방법."}
{"patent_id": "10-2019-0136595", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제11항에 있어서, 상기 메모리는상기 애플리케이션에 대한 복수의 하드웨어 이미지 및 각각의 하드웨어 이미지에 대응되는 복수의 가중치 정보를 페어(Pair)로 저장하는, 뉴럴 프로세싱 유닛의 동작 방법."}
{"patent_id": "10-2019-0136595", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제14항에 있어서, 상기 메모리는상기 복수의 하드웨어 이미지 및 상기 복수의 가중치 정보에 대한 저장 정보를 저장한 제1 메모리; 및상기 애플리케이션에 상응하는 상기 하드웨어 이미지 및 상기 가중치 정보를 저장하는 제2 메모리를 포함하고,공개특허 10-2021-0052702-4-상기 저장 정보는 상기 하드웨어 이미지 및 상기 가중치 정보에 대한 저장 위치를 가리키는 정보인 뉴럴 프로세싱 유닛의 동작 방법."}
{"patent_id": "10-2019-0136595", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "데이터를 출력하는 어플리케이션 프로세서;복수의 하드웨어 이미지 및 복수의 가중치 정보를 포함하는 메모리;상기 복수의 하드웨어 이미지 중 어느 하나에 기초하여 재구성되어 상기 데이터에 대한 연산을 수행하는 프로그래밍 가능한 로직; 및상기 데이터를 전송한 상기 어플리케이션 프로세서의 정보에 기초하여 상기 연산된 데이터에 상기 가중치 정보를 적용하여 프로세싱한 결과를 상기 어플리케이션 프로세서로 출력하는 뉴럴 프로세싱 유닛;을 포함하는 전자장치."}
{"patent_id": "10-2019-0136595", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제16항에 있어서, 상기 전자 장치는복수의 비휘발성 메모리 장치를 포함하는 스토리지 장치; 및상기 비휘발성 메모리 장치 각각에 대한 동작을 제어하는 스토리지 컨트롤러를 포함하고, 상기 스토리지 컨트롤러는 상기 뉴럴 프로세싱 유닛을 포함하는 전자 장치."}
{"patent_id": "10-2019-0136595", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제16항에 있어서, 상기 뉴럴 프로세싱 유닛은 상기 프로그래밍 가능한 로직을 포함하고, 상기 메모리는 상기 뉴럴 프로세싱 유닛에 연결된 외부 메모리 장치인 전자 장치."}
{"patent_id": "10-2019-0136595", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제16항에 있어서, 상기 메모리는상기 어플리케이션 정보에 상응하여 상기 복수의 하드웨어 이미지 각각과 상기 복수의 가중치 정보 각각을 서로페어(pair)로 저장하는 저장 장치."}
{"patent_id": "10-2019-0136595", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제16항에 있어서, 상기 어플리케이션 프로세서는상기 뉴럴 프로세싱 유닛 및 상기 프로그래밍 가능한 로직을 포함하고,상기 어플리케이션 프로세서는 상기 메모리와 연결되는 저장 장치."}
{"patent_id": "10-2019-0136595", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "전자 장치가 제공된다. 몇몇 실시예에 따른 전자 장치는, 복수의 하드웨어 이미지 및 복수의 가중치 정보를 포함 하는 메모리, 외부에서 어플리케이션 정보 및 데이터를 수신하면, 가중치 정보에 따른 데이터를 처리하여 인식결 과를 출력하는 뉴럴 프로세싱 유닛을 포함하고, 뉴럴 프로세싱 유닛은 복수의 하드웨어 이미지 중 애플리케이션 정보에 상응하는 하드웨어 이미지에 따라 게이트 어레이를 재구성하여 데이터를 처리하는 필드 프로그래머블 게 이트 어레이를 포함한다."}
{"patent_id": "10-2019-0136595", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 전자 장치에 관한 것으로, 구체적으로는 뉴럴 프로세싱 유닛을 포함하는 전자 장치에 대한 것이다."}
{"patent_id": "10-2019-0136595", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "최근에는 다양한 분야에서 인공 지능(AI; Artificial Intelligence) 기능이 활용되고 있다. 일 예로서, 개인용 컴퓨터, 노트북, 태블릿, 스마트폰, 디지털 카메라 등과 같은 다양한 전자 장치에서의 음성 인식, 이미지 분류 등과 같은 다양한 기능에 인공 지능 기능이 활용되고 있다. 일반적으로 인공 지능 기능은 많은 연산 동작을 수 반한다. 이러한 많은 연산 동작을 구현하기 위하여, 빠른 동작 속도를 갖는 연산 회로 및 데이터를 처리하기 위 한 대용량의 고속 메모리를 필요로 한다. 종래에는 이러한 고속 연산을 지원하는 회로 및 대용량 고속 메모리를 구비한 별도의 데이터 센터를 이용하여 인공 지능 기능이 지원된다."}
{"patent_id": "10-2019-0136595", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 2, "content": "발명의 내용"}
{"patent_id": "10-2019-0136595", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명은 상술된 기술적 과제를 해결하기 위한 것으로서, 본 발명에 따르면, 재구성가능한(reconfugurable) 뉴 럴 프로세싱 유닛 및 이를 포함하는 전자 장치가 제공된다. 본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과 제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다."}
{"patent_id": "10-2019-0136595", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "상술한 기술적 과제를 해결하기 위하여 몇몇 실시예에 따른 전자 장치는 복수의 하드웨어 이미지 및 가중치 정 보를 포함하는 메모리, 외부에서 어플리케이션 정보 및 데이터를 수신하면, 가중치 정보에 따른 데이터를 처리 하여 인식결과를 출력하는 뉴럴 프로세싱 유닛을 포함하고, 뉴럴 프로세싱 유닛은 어플리케이션 정보에 상응하 는 하드웨어 이미지에 따라 게이트 어레이를 재구성하여 데이터를 처리하는 필드 프로그래머블 게이트 어레이 (FPGA)를 포함한다. 상술한 기술적 과제를 해결하기 위하여 몇몇 실시예에 따른 뉴럴 프로세싱 유닛의 동작방법은 호스트로부터 애 플리케이션 정보와 데이터를 수신하는 단계, 애플리케이션 정보에 기초하여 하드웨어 이미지를 로드할 것인지 판단하는 단계, 판단 결과 메모리로부터 애플리케이션 정보에 상응하는 하드웨어 이미지를 로드(Load)하는 단계, 로드된 하드웨어 이미지에 따라 데이터를 처리하는 단계 및 처리된 데이터에 가중치를 적용하여 출력하는 단계를 포함한다. 상술한 기술적 과제를 해결하기 위하여 몇몇 실시예에 따른 전자 장치는 데이터를 출력하는 어플리케이션 프로 세서, 복수의 하드웨어 이미지 및 복수의 가중치 정보를 포함하는 메모리, 복수의 하드웨어 이미지 중 어느 하 나에 기초하여 재구성되어 데이터에 대한 연산을 수행하는 프로그래밍 가능한 로직 및 데이터를 전송한 어플리 케이션 프로세서의 정보에 기초하여 연산된 데이터에 가중치를 적용하여 프로세싱한 결과를 어플리케이션 프로 세서로 출력하는 뉴럴 프로세싱 유닛을 포함한다. 기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다."}
{"patent_id": "10-2019-0136595", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 첨부한 도면을 참조하여 본 발명의 실시 예에 대해 상세히 설명한다. 상세한 설명에서 사용되는 \"부(unit)\", \"모듈(module)\" 등과 같은 용어들 또는 도면에 도시된 기능 블록들은 특 정 기능을 수행하도록 구성된 하드웨어, 소프트웨어, 또는 그것의 조합의 형태로 구현될 수 있다. 본 명세서에서 하드웨어 이미지(I)는 FPGA가 수행하는 특정 동작에 대한 하드웨어/소프트웨어 이미지로서, 다양한 실시예에 따라 비트 스트림, 커널(kernel) 또는 룩업테이블 등으로도 호칭될 수 있다. 본 명세서에서 영상(Image)은 디스플레이 되는 정지 이미지 또는 시간에 따라 움직이는 동적 이미지를 의미한다. 도 1은 몇몇 실시예에 따른 컴퓨팅 시스템을 나타내는 블록도이다. 도 1을 참조하면, 전자 장치은 복수의 IP(Intellectual Property)들 및 뉴럴 프로세싱 유닛(Neural Network Processing Unit; NPU)를 포함할 수 있다. 전자 장치은 반도체 시스템에서 다양한 기능을 수행하도록 설계될 수 있으며, 예컨대 전자 장치은 어플리 케이션 프로세서(Application Processor)를 포함할 수 있다. 전자 장치은 뉴럴 네트워크를 기초로 입력 데이 터를 실시간 분석하여 유효한 정보를 추출하고, 추출된 정보를 기초로 상황 판단을 하거나 또는 전자 장치이 탑재되는 전자 디바이스의 구성들을 제어할 수 있다. 예시적인 실시예에서, 전자 장치은 드론(drone), 첨단 운전자 보조 시스템(Advanced Drivers Assistance System; ADAS) 등과 같은 로봇 장치, 스마트 TV, 스마트폰, 의료 디바이스, 모바일 디바이스, 영상 표시 디바이스, 계측 디바이스, IoT(Internet of Things) 디바이스 등과 같은 다양한 연산 기능을 수행하는 컴퓨팅 장치들 중 하나에 적용될 수 있으며, 이 외에도 다양한 종류의 전자 디바이스들 중 적어도 하나에 탑재될 수 있다. 전자 장치은 다양한 종류의 IP들을 포함할 수 있다. 예를 들어, IP들은 프로세싱 유닛(processing unit), 프 로세싱 유닛에 포함된 복수의 코어들(cores), MFC(Multi-Format Codec), 비디오 모듈(예컨대, 카메라 인터페이 스(camera interface), JPEG(Joint Photographic Experts Group) 프로세서, 비디오 프로세서(video processor), 또는 믹서(mixer) 등), 3D 그래픽 코어(graphic core), 오디오 시스템(audio system), 드라이버 (driver), 디스플레이 드라이버(display driver), 휘발성 메모리(volatile memory), 비휘발성 메모리(non- volatile memory), 메모리 컨트롤러(memory controller), 입출력 인터페이스 블록(input and output interface block), 또는 캐시 메모리(cache memory) 등을 포함할 수 있다. IP들을 연결하기 위한 기술로는 시스템 버스(System Bus, 50)를 기반으로 한 연결방식이 주를 이루고 있다. 예 컨대, 표준 버스 규격으로서, ARM(Advanced RISC Machine) 사의 AMBA(Advanced Microcontroller Bus Architecture) 프로토콜이 적용될 수 있다. AMBA 프로토콜의 버스 타입에는 AHB(Advanced High-Performance Bus), APB(Advanced Peripheral Bus), AXI(Advanced eXtensible Interface), AXI4, ACE(AXI Coherency Extensions) 등이 포함될 수 있다. 전술한 버스 타입들 중 AXI는 IP들 사이의 인터페이스 프로토콜로서, 다중 아웃스탠딩 어드레스(multiple outstanding address) 기능과 데이터 인터리빙(data interleaving) 기능 등을 제공할 수 있다. 이 외에도, 소닉사(SONICs Inc.)의 uNetwork 나 IBM의 CoreConnect, OCP-IP의 오픈 코어 프로 토콜(Open Core Protocol) 등 다른 타입의 프로토콜이 시스템 버스에 적용되어도 무방하다. 뉴럴 프로세싱 유닛은 뉴럴 네트워크를 생성하거나, 뉴럴 네트워크를 훈련(train)(또는 학습(learn))하거 나, 수신되는 입력 데이터를 기초로 연산을 수행하고, 수행 결과를 기초로 정보 신호를 생성하거나, 또는 뉴럴 네트워크를 재훈련(retrain)할 수 있다. 즉, 뉴럴 프로세싱 유닛은 딥 러닝 또는 기계 학습에 필요한 복잡 한 연산을 수행할 수 있다. 몇몇 실시예에 있어서, 뉴럴 프로세싱 유닛은 프로그래밍 가능한 로직(Field Programmable Gate Array; FPGA,300)을 포함할 수 있다. 프로그래밍 가능한 로직은 뉴럴 프로세싱 유닛이 수행하는 복잡한 연산 을 위한 부가 연산을 수행할 수 있다. 프로그래밍 가능한 로직은 어플리케이션에 상응하는 하드웨어 이미 지(I)를 로딩하여 게이트 어레이를 재구성하고, 재구성된 게이트 어레이에 따라 해당 어플리케이션에 필요한 부가 연산을 처리할 수 있다. 이에 대한 자세한 설명은 후술하기로 한다. 부가 연산은 뉴럴 프로세싱 유닛(10 0)의 복잡한 연산을 수행하는데 필요한 사전 연산, 중간 연산 또는 사후 연산일 수 있다. 뉴럴 프로세싱 유닛은 시스템 버스를 통해 IP들로부터 다양한 종류의 어플리케이션 데이터를 수신하고, 이에 기반하여 어플리케이션에 적응적인 하드웨어 이미지(I)를 프로그래밍 가능한 로직(FPGA)에 로딩 할 수 있다. 뉴럴 프로세싱 유닛은 뉴럴 네트워크 생성, 훈련 또는 재훈련과 관련한 복잡한 연산을 수행하나, 해당 연 산에 필요한 부가 연산의 경우 프로그래밍 가능한 로직(FPGA)에서 처리함으로써, 다양한 연산을 어플리케이션 프로세서의 도움 없이 독자적으로 처리할 수 있다. 도 2는 몇몇 실시예에 따른 뉴럴 프로세싱 유닛의 동작을 설명하기 위한 도면이고, 도 3은 몇몇 실시예에 따른 FPGA의 구성을 설명하기 위한 도면이다. 도 2를 참고하면, 몇몇 실시예에 따른 전자 장치는 뉴럴 프로세싱 유닛과 메모리를 포함한다. 뉴럴 프로세싱 유닛은 도 1에 도시된 IP들과 같은 외부 장치로부터 어플리케이션 정보(N) 및 데이터(D)를 수신하여 IP의 다양한 어플리케이션에서 요청하는 연산을 처리하고 그 결과(Out)를 해당 외부 장치로 출력한다. 구체적으로, 뉴럴 프로세싱 유닛은 어플리케이션 정보(N)에 상응하는 메모리에 저장된 하드웨어 이미 지(I)를 FPGA로 로딩하여, 게이트 어레이를 재구성하고, 데이터(D)를 재구성된 FPGA에서 연산한 후가중치 정보(W)를 적용하여 그 결과(Out)를 출력한다. 보다 구체적으로 설명하면, 예시적 실시예에 따라 먼저 FPGA는 데이터(D)에 대한 사전 연산을 수행하고 뉴럴 프로세싱 유닛은 FPGA의 사전 연산 결과 및 가중치 정보(W)를 기초로 한 복잡한 연산을 수행하고 결과(OUT)을 출력하거나, 예시적 실시예에 따라 뉴럴 프로세싱 유닛은 데이터(D)에 대한 복잡한 연산을 수행하고 FPGA에서 사후 연산을 수행한 뒤 가중치 정보(W)를 반영한 결과(Out)를 출력할 수 있다. 몇몇 실시예에 따르면 어플리케이션에서 요청하는 상기 복잡한 연산은 인공지능 기능과 관련된 것으로 예시적으 로 음성인식, 음성합성, 이미지 인식, 자연어 처리 연산 등일 수 있다. 예시적 실시예에 따라 데이터(D)가 사용자의 음성(Voice)이고, 외부 장치는 음성인식 기능을 사용하는 어플리케 이션(N)인 경우, 뉴럴 프로세싱 유닛은 외부 장치로부터 수신된 사용자의 음성으로부터 특징(feature)를 추출하는 연산을 수행하고 추출된 특징에 기초한 분석결과를 음성인식 기능을 사용하는 어플리케이션으로 출력 한다. 이 경우 FPGA는 음성으로부터 특징을 추출하기 위한 부가 연산을 수행할 수 있다. 예시적 실시예에 따라 데이터(D)가 사용자의 음성 또는 스크립트이고, 외부 장치는 자연어 처리 기능을 사용하 는 어플리케이션(N)인 경우, 뉴럴 프로세싱 유닛은 외부 장치로부터 수신된 음성 또는 스크립트를 워드 벡 터로 분석하여 자연어로 처리하는 연산을 수행하고 처리된 표현으로 자연어 처리 기능을 사용하는 어플리케이션"}
{"patent_id": "10-2019-0136595", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "으로 출력한다. 몇몇 실시예에 따라 자연어 처리 기능을 사용하는 어플리케이션은 음성인식, 내용 요약, 번역, 사용자의 감성 분석, 텍스트 분류 작업, 질의 응답 시스템, 챗봇(Chat-bot) 등일 수 있다. 이 경우 FPGA는 자연어 처리 연산을 위한 부가 연산을 수행할 수 있다. 예시적 실시예에 따라 데이터(D)가 스크립트이고, 외부 장치는 TTS(Text-to-Speech) 기능을 사용하는 어플리케 이션(N)인 경우, 뉴럴 프로세싱 유닛은 외부 장치로부터 수신된 스크립트를 텍스트 음소(text-to-phoneme, TTP) 변환, 서기소음소(grapheme-to-phoneme,GTP) 변환 연산, 또는 운율 조정 등에 대한 음성 합성 결과를 TTS 기능을 사용하는 어플리케이션으로 출력한다. 이 경우 FPGA는 음성 합성 연산을 위한 부가 연산을 수행할 수 있다. 예시적 실시예에 따라 데이터(D)가 영상(Image)이고, 외부 장치는 이미지 프로세싱 기능을 사용하는 어플리케이 션(N)인 경우, 뉴럴 프로세싱 유닛은 외부 장치로부터 수신된 영상에 대한 액티베이션 연산을 수행하여 이 미지 프로세싱 기능을 사용하는 어플리케이션으로 출력한다. 이 경우 FPGA는 액티베이션 연산을 위한 부가 연산을 수행할 수 있다. 몇몇 실시예에 따라 액티베이션 연산을 위한 부가연산은 비선형 함수연산일 수 있고, 비선형 함수의 예시로 탄젠트하이퍼볼릭(Tanh) 함수, 시그모이드(Sigmoid) 함수, 겔루(GeLU) 함수, 익스포넨셜 (Exponential) 함수, 로그(Logarithm) 함수 등이 포함될 수 있다. 뉴럴 프로세싱 유닛은 FPGA을 포함할 수 있다. FPGA는 하드웨어 이미지(I)를 기초로 하는 프로 그래머블 로직(Programmable Logic)으로서, 몇몇 실시예에 따라 CLB(Configurable Logic Block)와 IOB(Input Output Block) 및 둘 사이를 연결하는 구성 가능한 연결 회로를 포함할 수 있다. 도 2 및 도 3을 참고하면, FPGA는 하드웨어 이미지(I)를 로딩하여 환경에 맞게 재구성(reconfigurable)될 수 있다. 즉, 하드웨어 이미지(I)에 상응하여 프로그래밍되어 재구성될 수 있다. 몇몇 실시예에 따라 FPGA는 동적 영역과 정적 영역을 포함할 수 있다. 동적 영역은 애플리케이션에 상응하여 로딩되는 하드웨어 이미지(I)에 따라 특정 동작을 수행할 수 있다. 동적 영역의 FPGA는 하드웨어 이미지(I)를 통해 동적으로 재구성되어 특정 동작을 수행하는 디지털 회로를 설계하는데 널리 사용되는 PLD(Programmable Logic Device)일 수 있다. 정적 영역은 하드웨어 이미지(I)의 로딩 없이 특정 동작을 수행할 수 있다. 간단한 연산에 해당하는 동작 들 또는 애플리케이션에 무관하게 자주 수행되어야 하는 동작들의 경우에는 정적 영역의 FPGA에서 해당 동 작을 수행할 수 있다. 예시적 실시예로서, 애플리케이션에 무관하게 인공 지능 및 딥 러닝(Deep Learning)에서 자주 수행되는 동작의 비선형 함수연산이 정적 영역에 포함될 수 있다. 비선형 함수의 몇몇 예시로 탄젠트 하이퍼볼릭(Tanh) 함수, 시그모이드(Sigmoid) 함수, 겔루(GeLU) 함수, 익스포넨셜(Exponential) 함수, 로그 (Logarithm) 함수 등이 포함될 수 있다. 메모리는 도 2에 도시된 바와 같이, 뉴럴 프로세싱 유닛의 동작에 필요한 데이터들을 저장한다. 몇몇 실시예에 따라 메모리는 인공지능 기능을 위한 연산에 필요한 정보를 저장하는 재구성 정보 데이터베이스 를 포함할 수 있다. 몇몇 실시예에 따라 재구성 정보 데이터베이스는 FPGA를 재구성하기 위한 복수의 하드웨어 이미지 (I)를 포함하는 이미지 데이터베이스(Image DB, 211) 및 복수의 가중치 정보를 포함하는 데이터베이스(Weight DB, 212)를 포함할 수 있다. 이미지 데이터베이스 및 가중치 데이터베이스는 예시적 실시예에 따라 메모리에 독립적으로 각각 저장될 수도 있고, 또는 하드웨어 이미지(I)에 연관하여 가중치 정보(W)가 저장 될 수도 있고, 또는 어플리케이션에 연관하여 하드웨어 이미지(I) 및 가중치 정보(W)가 저장될 수도 있다. 몇몇 실시예에 따라 재구성 정보 데이터베이스는 애플리케이션 정보(N)와 매핑하여 적어도 하나의 하드웨 어 이미지(I) 및 적어도 하나의 가중치 정보(W)를 저장할 수 있다. 예시적 일 실시예에 따라 애플리케이션 정 보(N), 하드웨어 이미지(I), 가중치 정보(W)는 매핑 테이블 형태로 저장할 수도 있고, 예시적 일 실시예에 따라 애플리케이션 정보(N)에 포인터 방식으로 하드웨어 이미지(I), 가중치 정보(W)가 연관되어 저장될 수도 있다. 도 4는 몇몇 실시예에 따른 뉴럴 프로세싱 유닛의 동작 방법을 설명하기 위한 흐름도이고, 도 5는 몇몇 실시예 에 따른 뉴럴 프로세싱 유닛의 동작 방법을 설명하기 위한 흐름도이다. 도 4를 참고하면, 외부 장치는 인공지능 기능, 예를 들어 딥 러닝을 수행하기 위해 뉴럴 프로세싱 유닛에 액세 스하여, 어플리케이션 정보(Info, N) 및 데이터(D)를 전송하고 뉴럴 프로세싱 유닛은 이를 수신한다(S10). 뉴럴 프로세싱 유닛은 어플리케이션 정보(N)를 확인하고(S11), 해당 어플리케이션의 요청된 결과를 출력하기 위해 FPGA를 재구성할 필요가 있는지 확인한다(S12). 즉, 하드웨어 이미지(I)를 로딩할 필요가 있는지 확인한다. 몇몇 실시예에 따라, 뉴럴 프로세싱 유닛은 해당 어플리케이션의 요청된 연산이 FPGA를 재구성할 필요가 있는 경우, 동적 영역의 FPGA을 활성화하고(S13), 재구성 없이 FPGA를 사용할 경우 정적 영역의 FPGA를 활성화한다 (S14). 활성화된 영역의 FPGA는 데이터 연산을 수행하고, 그 처리 결과를 뉴럴 프로세싱 유닛으로 출력한다. 도 5에서 S20 및 S21단계는 S10 및 S11 단계와 동일하므로 설명을 생략한다. 동적 영역의 FPGA가 활성화되는 경우, 도 5를 참고하면, 뉴럴 프로세싱 유닛은 메모리에 저장된 복수의 하드웨 어 이미지(I) 중 어플리케이션 정보(N)에 상응하는 하드웨어 이미지(I)에 액세스하여(S22) FPGA에 로딩한다 (S23). FPGA는 로딩된 하드웨어 이미지(I)에 따라 재구성되고, 재구성된 FPGA는 외부장치로부터 수신된 데이터를 연산 하여 연산 결과를 뉴럴 프로세싱 유닛으로 출력한다(S24). 뉴럴 프로세싱 유닛은 애플리케이션 정보에 상응하 는 가중치 정보(W)를 메모리로부터 읽어와서, FPGA에서 출력되는 연산 결과에 적용하고(S25), 가중치가 적용된 데이터를 결과(Out)로서 외부장치로 출력한다(S26) 뉴럴 프로세싱 유닛은 인공 지능 기능을 수행하기 위한 다양한 어플리케이션 각각에 대한 전처리 또는 후처리 연산을 보다 적응적이고 효율적으로 처리할 수 있다. 또한 뉴럴 프로세싱 유닛은 복잡한 연산을 수행하는데 필 요한 부가 연산에 대해 어플리케이션에 적응적으로 재구성하여 FPGA에서 처리할 수 있다. 따라서, 뉴럴 프로세 싱 유닛은 뉴럴 네트워크에 대한 복잡한 연산 수행시 어플리케이션 프로세서 또는 외부 처리 장치에 대한 의존 도가 낮아질 수 있다. 도 6 내지 도 17는 몇몇 실시예에 따른 전자 장치를 나타내는 블록도들이다. 도 6은 몇몇 실시예에 대한 전자 장치를 나타낸 블록도이고, 도 7은 도 6에 도시된 뉴럴 프로세싱 유닛을 예시 적 실시예로 나타낸 블록도이며, 도 8은 도 6에 도시된 뉴럴 프로세싱 유닛을 예시적 실시예로 나타낸 블록도이 다. 도 6을 참고하면, 전자 장치는 호스트, 뉴럴 프로세싱 유닛 및 저장 장치를 포함한다. 호스트는 도 1에 도시된 것과 같은 IP들일 수 있고, 예를 들어 전자 장치의 제반 동작을 수행하는 CPU(Central Processing Unit), 또는 AP(Application Processor), GPU(Graphic Processing Unit) 등일 수 있 다. 스토리지 장치는 복수의 비휘발성 메모리 장치를 포함할 수 있고, 예시적으로 비휘발성 메모리 장치는 플래시(Flash) 메모리, 또는 ReRAM(resistive RAM), PRAM(phase change RAM), MRAM(magnetic RAM)과 같은 저항 형 메모리를 포함할 수 있다. 또한, 비휘발성 메모리 장치는 프로세서 및 RAM을 포함하는 집적 회로, 예를 들어, 스토리지 장치 또는 PIM(Processing in Memory)를 포함할 수 있다. 몇몇 실시예에서, 비휘발성 메모리 장치에 포함된 플래시 메모리는 2차원(2D) 또는 3 차원(3D) 메모리 어레이일 수 있다. 3D 메모리 어레이는 실리콘 기판 위에 배치되는 활성 영역과, 메모리 셀들의 동작과 관련된 회로로서상기 기판 상에 또는 상기 기판 내에 형성된 회로를 가지는 메모리 셀 어레이들의 적어도 하나의 물리적 레벨에 모놀리식으로 형성된다. 상기 용어 \"모놀리식\"은 상기 어레이를 구성하는 각 레벨의 층들이 상기 어레이 중 각 하부 레벨의 층들의 바로 위에 적층되어 있음을 의미한다. 상기 3D 메모리 어레이는 적어도 하나의 메모리 셀이 다른 메모리 셀의 위에 위치하도록 수직 방향으로 배치된 버티칼 NAND 스트링들을 포함한다. 상기 적어도 하나 의 메모리 셀은 전하 트랩층을 포함할 수 있다. 도 7을 참고하면, 몇몇 실시예에 따른 뉴럴 프로세싱 유닛은 인터페이스 회로, 프로세서, MAC, FPGA 및 메모리를 포함할 수 있다. 예시적인 실시 예에서, 인터페이스 회로, 프로세서, MAC, FPGA 및 메모리 각각은 별 도의 반도체 장치, 별도의 반도체 칩, 별도의 반도체 다이, 또는 별도의 반도체 패키지로 구현될 수 있다. 또는 인터페이스 회로, 프로세서, MAC, FPGA 및 메모리 중 일부는 하나의 반도체 장치, 하나의 반도체 칩, 하나의 반도체 다이, 또는 하나의 반도체 패키지로 구현될 수 있다. 예를 들어, 프로세서 및 MAC는 하나의 반도체 패키지로 구현될 수 있으며, FPGA 및 메모리는 하나의 반도체 패 키지 내에서 고속 신호 라인(예를 들어, TSV(Through Silicon Via)을 통해 서로 연결될 수 있다. 데이터 버스는 인터페이스 회로, 프로세서, MAC, FPGA 및 메모리 간의 채널을 연결할 수 있다. 데이터 버스는 복수의 채널들을 포함할 수 있고, 예시적인 실시 예에서 복수의 채널들 각 각은 서로 독립적으로 구동하는 통신 경로를 가리킬 수 있으며, 복수의 채널들 각각은 서로 동일한 통신 방식을 기반으로 각각에 연결된 장치들과 통신할 수 있다. 뉴럴 프로세싱 유닛은 인터페이스 회로를 통해 도 1 또는 도 2에 도시된 것과 같은 외부 장치와 통신 할 수 있다. 인터페이스 회로는 DDR(Double Data Rate), LPDDR(Low-Power DDR), USB(Universal Serial Bus), MMC(multimedia card), PCI(peripheral component interconnection), PCI-E(PCI-express), ATA(Advanced Technology Attachment), SATA(Serial-ATA), PATA(Parallel-ATA), SCSI(small computer small interface), ESDI(enhanced small disk interface), IDE(Integrated Drive Electronics), MIPI(Mobile Industry Processor Interface), NVM-e(Nonvolatile Memory-express), UFS(Universal Flash Storage) 등과 같 은 다양한 인터페이스들 중 적어도 하나에 기반될 수 있다. 프로세서는 호스트에서 수신된 데이터(D) 및 어플리케이션 정보(N)에 기초하여 뉴럴 프로세싱 유닛 의 다른 구성요소들(101,110,130, 140,150)에 대한 동작 제어를 할 수 있다. MAC(Multiply Accumulate Calculator, 이하 MAC; 130)는 FPGA에서 연산된 데이터에 대해 가중치 정보를 적용하여 외부 장치가 요청한 결과를 출력할 수 있다. 예시적 실시예에 따라 MAC는 애플리케이션 정보에 상응하는 가중치 정보를 FPGA에서 연산된 데이터에 MAC 연산을 수행하여 결과를 출력할 수 있다. 몇몇 실시예에 따라 FPGA는 동적 영역, 내부 메모리에서 로딩되는 하드웨어 이미지(I)에 따라 재구성 되는 게이트 어레이에 따라 연산을 수행할 수도 있고, 정적 영역, 즉, 고정된 게이트 어레이에 따라 데이터에 대한 연산을 수행할 수도 있다. 몇몇 실시예에 따라 내부 메모리는 복수의 하드웨어 이미지(I) 및 복수의 가중치 정보(W)를 저장할 수 있 다. 또한 내부 메모리는 뉴럴 프로세싱 유닛의 동작 또는 상태와 관련된 기설정된 정보들, 프로그램 들, 또는 명령들이 저장될 수 있다. 예시적 실시예에 따라 따라 내부 메모리는 비휘발성 RAM일 수 있다. 몇몇 실시예에 따라 내부 메모리는 동작 메모리로서 수신된 데이터 및 어플리케이션 정보를 임시로 저장하 거나, 프로세서, MAC, FPGA에서 연산된 결과를 임시로 저장할 수 있다. 예시적 실시예에 따라 내부 메모리는 버퍼 메모리일 수 있으며, 몇몇 실시예에 따라 캐시(Cache), ROM(Read Only Memory), PROM(Programmable Read Only Memory), EPROM(Erasable PROM), EEPROM(Electrically Erasable Programmable Read-Only Memory), PRAM(Phase-change RAM), 플래시(Flash) 메모리, SRAM(Static RAM), 또는 DRAM(Dynamic RAM) 을 포함할 수 있다. 몇몇 실시예에 따라 내부 메모리는 복수의 하드웨어 이미지(I) 및 복수의 가중치 정보(W)를 저장하는 제1 메모리 및 나머지 데이터들을 저장하는 제2 메모리를 포함할 수 있다. 예시적 실시예에 따라 제1 메모리는 비휘 발성 메모리일 수 있고, 제2 메모리는 동작 메모리로서 버퍼 메모리일 수 있다. 도 8을 참고하면, 몇몇 실시예에 따른 뉴럴 프로세싱 유닛은 인터페이스 회로, 프로세서, MAC, FPGA 및 외부 메모리와 연결된 외부메모리 컨트롤러를 포함할 수 있다. 설명의 편의를 위해, 도 7과의 차이점을 위주로 설명하고, 나머지 동일한 구성요소에 대한 설명은 생략한다. 도 8에서, 뉴럴 프로세싱 유닛은 외부 메모리와 연결된 외부메모리 컨트롤러를 더 포함할 수 있 다. 외부 메모리는 몇몇 실시예에 따라 비휘발성 메모리일 수도 있고, 버퍼 메모리 일수도 있으며, 레지스터일 수도 있다. 예시적 실시예에 따라 외부 메모리는 비휘발성 메모리일 수 있고, FPGA에 로딩되는 복수 의 하드웨어 이미지들 및 복수의 가중치 정보를 저장할 수 있다. 외부 메모리 컨트롤러는 외부 메모리로부터 어느 하나의 이미지를 FPGA로 로딩할 수 있다. 몇몇 실시예에 따른 외부 메모리 컨트롤러는 인터페이스의 제어에 따라 동작할 수도 있고 또는 프로세서 의 제어에 따라 동작할 수도 있으며 또는 FPGA의 제어에 따라 동작할 수도 있다. 도 9는 몇몇 실시예에 대한 전자 장치를 나타낸 블록도이고, 도 10 내지 16은 도 9에 도시된 스토리지 컨트롤러 를 각각 예시적 실시예들로 나타낸 블록도이다. 설명의 편의를 위해, 도 6과의 차이점을 위주로 설명하고, 나머 지 동일한 구성요소에 대한 설명은 생략한다. 도 9를 참고하면, 전자 장치는 호스트, 스토리지 컨트롤러 및 스토리지 장치를 포함한다. 스토 리지 컨트롤러는 뉴럴 프로세싱 유닛을 포함한다. 도 2의 뉴럴 프로세싱 유닛은 도 10의 뉴럴 프 로세싱 유닛이고, 도 2의 FPGA는 도 10의 FPGA이며, 도 2의 메모리는 도 10의 스토리지 장 치일 수 있다. 스토리지 컨트롤러는 스토리지 장치에 대한 동작을 제어할 수 있다. 몇몇 실시예에서, 스토리지 컨트 롤러는 적어도 하나의 채널을 통해 스토리지 장치에 연결되어 데이터를 쓰거나 읽을 수 있다. 몇몇 실 시예에 따라 스토리지 컨트롤러는 SSD나 메모리 카드 등의 스토리지 장치 내에 구비되는 구성일 수 있 다. 도 10에서, 몇몇 실시예에 따른 스토리지 컨트롤러는 호스트 인터페이스, 내부 메모리, 프로세서 , 비휘발성 메모리 컨트롤러 ,뉴럴 프로세싱 유닛 및 FPGA를 포함하고, 각각의 구성요소는 데 이터 버스로 연결된다. 데이터 버스는 복수의 채널들을 포함할 수 있고, 예시적인 실시 예에서 복수의 채널들 각각은 서로 독립적 으로 구동하는 통신 경로를 가리킬 수 있으며, 복수의 채널들 각각은 서로 동일한 통신 방식을 기반으로 각각에 연결된 장치들과 통신할 수 있다. 호스트 인터페이스는 DDR(Double Data Rate), LPDDR(Low-Power DDR), USB(Universal Serial Bus), MMC(multimedia card), PCI(peripheral component interconnection), PCI-E(PCI-express), ATA(Advanced Technology Attachment), SATA(Serial-ATA), PATA(Parallel-ATA), SCSI(small computer small interface), ESDI(enhanced small disk interface), IDE(Integrated Drive Electronics), MIPI(Mobile Industry Processor Interface), NVM-e(Nonvolatile Memory-express), UFS(Universal Flash Storage) 등과 같은 다양한 인터페이스 들 중 적어도 하나에 기반될 수 있다. 내부 메모리는 동작 메모리로서, 버퍼 메모리일 수 있으며, 몇몇 실시예에 따라 캐시(Cache), ROM(Read Only Memory), PROM(Programmable Read Only Memory), EPROM(Erasable PROM), EEPROM(Electrically Erasable Programmable Read-Only Memory), PRAM(Phase-change RAM), 플래시(Flash) 메모리, SRAM(Static RAM), 또는 DRAM(Dynamic RAM) 을 포함할 수 있다. 내부 메모리는 몇몇 실시예에 따라 스토리지 컨트롤러의 동작 메모리일 수 있고, 뉴럴 프로세싱 유닛 의 동작 메모리일 수도 있다. 프로세서는 스토리지 컨트롤러의 제반 동작을 제어할 수 있다. 비휘발성 메모리 컨트롤러는 스토리지 장치에 액세스하여 복수의 비휘발성 메모리에 대한 동작을 제어 한다. 예시적 실시예에 있어서, 비휘발성 메모리 컨트롤러는 적어도 하나의 채널을 통해 비휘발성 메모리 장치에 연결되어 데이터를 쓰하거나 읽거나 삭제할 수 있다. 스토리지 장치는 복수의 비휘발성 메모리 장치를 포함한다. 스토리지 장치는 복수의 하드웨어 이미지 (I) 및 복수의 가중치 정보(W)를 저장하는 제1 비휘발성 메모리 및 쓰기, 읽기 또는 삭제에 관한 나머지 데이터를 저장하는 제2 비휘발성 메모리를 포함할 수 있다. 몇몇 실시예에 따라 제1 비휘발성 메모리는 읽기만 가능하고, 쓰기 또는 삭제에 대해서는 소정의 권한을 가진 경우에만 가능할 수도 있다. 예시적 실 시예에서 소정의 권한은 전자 장치에 대한 설정권한 또는 업데이트 권한일 수 있다. 몇몇 실시예에 따라 비휘발성 메모리 컨트롤러는 제1 비휘발성 메모리에 제1채널(CH A)을 통해서 연결 되고, 제2 비휘발성 메모리에 제2 채널(CH B)을 통해서 연결될 수 있다. 제1 채널과 제2 채널은 서로 독립 적인 채널일 수 있다. 뉴럴 프로세싱 유닛이 복수의 하드웨어 이미지(I) 및 가중치 정보(W)에 액세스할 때 제1 채널(CH A)을 독립적으로 이용하여 보다 효율적으로 연산할 수 있다. 몇몇 실시예에 따라 비휘발성 메모리 컨트롤러는 도 10에 도시된 것과 달리 제1 비휘발성 메모리 및 제2 비휘발성 메모리에 공통의 채널을 통해서 연결될 수도 있다. 몇몇 실시예에 따라 뉴럴 프로세싱 유닛은 MAC 및 레지스터를 포함할 수 있다. MAC는 FPGA에서 연산된 데이터에 대해 가중치 정보(W)를 적용하여 외부 장치가 요청한 결과를 출력할 수 있다. 레지스터는 FPGA에서 연산된 데이터를 저장할 수도 있고, 가중치 정보가 적용된 결과를 저장할 수도 있다. 즉 레지스터는 MAC를 위한 동작 메모리일 수 있다. FPGA는 데이터 버스에 연결된 구성요소들과는 제1 채널(CH 1)을 통해 연결되고, 뉴럴 프로세싱 유닛에 는 제2 채널(CH2)를 통해 연결될 수 있다. 즉, 뉴럴 프로세싱 유닛과 스토리지 컨트롤러에 공유될 수 도 있다. 예시적 실시예에 따라 제1 채널(CH 1)과 제2 채널(CH 2)이 독립적인 경우 , FPGA는 뉴럴 프로세싱 유닛 에 직접 연결된 제2 채널(CH 2)을 통해 뉴럴 프로세싱 유닛이 요청한 연산을 보다 효율적으로 수행할 수 있다. 예시적 실시예에 따라 FPGA는 제1 채널(CH 1)로 수신한 스토리지 컨트롤러 또는 호스트가 요청에 기초하여 하드웨어 이미지(I)를 로딩하여 연산을 수행할 수도 있다. 도 11에서, 몇몇 실시예에 따른 스토리지 컨트롤러는 호스트 인터페이스, 내부 메모리, 프로세서 , 비휘발성 메모리 컨트롤러 ,뉴럴 프로세싱 유닛 및 FPGA를 포함하고, 각각의 구성요소는 데 이터 버스로 연결된다. 도 2의 뉴럴 프로세싱 유닛은 도 11의 뉴럴 프로세싱 유닛이고, 도 2의 FPGA는 도 11의 FPGA이며, 도 2의 메모리는 도 11의 스토리지 장치일 수 있다. 설명의 편 의를 위해, 도 10과의 차이점을 위주로 설명하고, 나머지 동일한 구성요소에 대한 설명은 생략한다. 몇몇 실시예에서 뉴럴 프로세싱 유닛은 MAC 및 내부메모리를 포함한다. 몇몇 실시예에 따라 내부메모리는 복수의 하드웨어 이미지(I) 및 복수의 가중치 정보(W)가 저장된 위치에 대한 저장 정보(P)를 포함할 수 있다. 예시적 실시예에 따라, 복수의 하드웨어 이미지(I) 및 복수의 가중치 정 보(W)가 저장된 위치에 대한 포인터(Pointer)일 수 있다. 즉, 저장 정보(P)는 스토리지 장치에 저장된 복 수의 하드웨어 이미지 및 복수의 가중치 정보의 저장 위치를 가리킬 수 있다. 비휘발성 메모리 컨트 롤러는 저장 정보(P)에 기초하여 스토리지 장치에 액세스하여 적어도 하나의 하드웨어 이미지(I) 및 가중치 정보(W)를 읽어 올 수 있다. 또한 몇몇 실시예에 따라 내부 메모리는 MAC에 대한 동작 메모리일 수도 있다. 내부 메모리는 몇몇 실시예에 따라 캐시(Cache), ROM(Read Only Memory), PROM(Programmable Read Only Memory), EPROM(Erasable PROM), EEPROM(Electrically Erasable Programmable Read-Only Memory), PRAM(Phase-change RAM), 플래시(Flash) 메모리, SRAM(Static RAM), 또는 DRAM(Dynamic RAM) 을 포함할 수 있 다. 내부 메모리는 예시적 실시예에 따라 저장 정보(P)를 저장하는 제1 메모리 및 동작 메모리로서 제2 메모리 를 포함할 수 있다. 제1 메모리는 비휘발성 메모리일 수 있다. 도 12에서, 몇몇 실시예에 따른 스토리지 컨트롤러는 호스트 인터페이스, 내부 메모리, 프로세서 , 비휘발성 메모리 컨트롤러 ,뉴럴 프로세싱 유닛 및 FPGA를 포함하고, 각각의 구성요소는 데 이터 버스로 연결된다. 도 2의 뉴럴 프로세싱 유닛은 도 12의 뉴럴 프로세싱 유닛이고, 도 2의 FPGA는 도 12의 FPGA이며, 도 2의 메모리는 도 12의 외부 메모리일 수 있다. 설명의 편의를 위해, 도 10 및 도 11과의 차이점을 위주로 설명하고, 나머지 동일한 구성요소에 대한 설명은 생략한다. 뉴럴 프로세싱 유닛은 MAC 및 외부 메모리 컨트롤러를 포함한다. 외부 메모리 컨트롤러는 외부 메모리에 연결되어 외부 메모리에 대한 제반 동작을 제어한다. 예 시적 실시예에 따라 외부 메모리 컨트롤러는 외부 메모리에 저장된 데이터에 대한 읽기, 삭제 또는 새로운 데이터 쓰기 등을 할 수 있다. 외부 메모리는 뉴럴 프로세싱 유닛에 관련된 데이터들을 저장할 수 있다. 몇몇 실시예에서 외부 메모 리는 복수의 하드웨어 이미지(I) 및 복수의 가중치 정보(W)를 저장할 수 있다. FPGA는 외부 메모리에 저장된 복수의 하드웨어 이미지 중 적어도 하나의 복수의 하드웨어 이미지(I)를 로딩할 수 있다. FPGA는 제2 채널을 통해 로딩할 하드웨어 이미지(I)를 수신할 수 있다. 도 13에서, 몇몇 실시예에 따른 스토리지 컨트롤러는 호스트 인터페이스, 내부 메모리, 프로세서 , 비휘발성 메모리 컨트롤러 ,뉴럴 프로세싱 유닛 및 FPGA를 포함하고, 각각의 구성요소는 데 이터 버스로 연결된다. 도 2의 뉴럴 프로세싱 유닛은 도 13의 뉴럴 프로세싱 유닛이고, 도 2의 FPGA는 도 13의 FPGA이며, 도 2의 메모리는 도 13의 내부 메모리일 수 있다. 설명의 편의 를 위해, 도 10 내지 도 12와의 차이점을 위주로 설명하고, 나머지 동일한 구성요소에 대한 설명은 생략한다. 뉴럴 프로세싱 유닛은 MAC 및 내부 메모리를 포함할 수 있다. 몇몇 실시예에 따라 내부메모리 는 복수의 하드웨어 이미지(I) 및 복수의 가중치 정보(W)를 포함할 수 있다. 몇몇 실시예에 따라 내부 메 모리는 뉴럴 프로세싱 유닛의 동작 메모리일 수 있다. 또는 몇몇 실시예에 따라 내부 메모리는 복수의 하드웨어 이미지(I) 및 복수의 가중치 정보(W)를 포함하는 제1 메모리 및 동작에 관한 데이터를 저장하 는 제2 메모리를 포함할 수 있다. FPGA는 공통된 복수의 채널로 연결되어 데이터 버스를 통해 각 구성요소에 액세스될 수 있다. 예시적 실시예에 따라, 복수의 채널 중 어느 하나를 통해 뉴럴 프로세싱 유닛에 연결하여 FPGA에 하드웨어 이 미지(I)를 로딩하여 게이트 어레이를 재구성하고, 복수의 채널 중 어느 하나를 통해 호스트 인터페이스로부 터 수신된 데이터(D)를 재구성된 FPGA에서 연산하여, 복수의 채널 중 어느 하나를 통해 연산결과를 뉴럴 프 로세싱 유닛으로 출력할 수 있다. 도 14에서, 몇몇 실시예에 따른 스토리지 컨트롤러는 호스트 인터페이스, 내부 메모리, 프로세서 , 비휘발성 메모리 컨트롤러 ,뉴럴 프로세싱 유닛을 포함하고, 각각의 구성요소는 데이터 버스 로 연결된다. 도 2의 뉴럴 프로세싱 유닛은 도 14의 뉴럴 프로세싱 유닛이고, 도 2의 FPGA 는 도 14의 FPGA이며, 도 2의 메모리는 도 14의 외부 메모리일 수 있다. 설명의 편의를 위해, 도 10 내지 도 13과의 차이점을 위주로 설명하고, 나머지 동일한 구성요소에 대한 설명은 생략한다. 몇몇 실시예에 따른 뉴럴 프로세싱 유닛은 MAC, 외부 메모리에 연결된 외부 메모리 컨트롤러 및 FPGA를 포함할 수 있다. 외부 메모리는 복수의 하드웨어 이미지(I) 및 복수의 가중치 정보(W)를 포함한다. FPGA는 뉴럴 프로 세싱 유닛의 동작만을 위한 것으로, 도 10 내지 도 13과 달리 스토리지 컨트롤러 내 다른 구성요소들 에 의해 공유되지 않을 수 있다. FPGA는 뉴럴 프로세싱 유닛의 외부 메모리 컨트롤러를 통해 하드웨어 이미지(I)를 로딩하여 재 구성되고, 뉴럴 프로세싱 유닛으로 수신된 데이터(D)를 재구성된 FPGA에서 연산한다. 도 15에서, 몇몇 실시예에 따른 스토리지 컨트롤러는 호스트 인터페이스, 내부 메모리, 프로세서 , 비휘발성 메모리 컨트롤러 ,뉴럴 프로세싱 유닛을 포함하고, 각각의 구성요소는 데이터 버스 로 연결된다. 도 2의 뉴럴 프로세싱 유닛은 도 15의 뉴럴 프로세싱 유닛이고, 도 2의 FPGA 는 도 15의 FPGA이며, 도 2의 메모리는 도 15의 내부 메모리일 수 있다. 설명의 편의를 위해, 도 10 및 도 11과의 차이점을 위주로 설명하고, 나머지 동일한 구성요소에 대한 설명은 생략한다. 몇몇 실시예에 따라 내부메모리는 복수의 하드웨어 이미지(I) 및 복수의 가중치 정보(W)를 포함할 수 있다. 몇몇 실시예에 따라 내부 메모리는 뉴럴 프로세싱 유닛의 동작 메모리일 수 있다. 또는 몇몇 실시예에 따라 내부 메모리는 복수의 하드웨어 이미지(I) 및 복수의 가중치 정보(W)를 포함하는 제1 메모 리 및 동작에 관한 데이터를 저장하는 제2 메모리를 포함할 수 있다.몇몇 실시예에 따른 FPGA는 뉴럴 프로세싱 유닛의 동작만을 위한 것으로, 도 14와 같이 스토리지 컨 트롤러 내 다른 구성요소들에 의해 공유되지 않을 수 있다. 도 16에서, 몇몇 실시예에 따른 스토리지 컨트롤러는 호스트 인터페이스, 내부 메모리, 프로세서 , 비휘발성 메모리 컨트롤러 ,뉴럴 프로세싱 유닛 및 FPGA를 포함하고, 각각의 구성요소는 데 이터 버스로 연결된다. 도 2의 뉴럴 프로세싱 유닛은 도 16의 뉴럴 프로세싱 유닛이고, 도 2의 FPGA는 도 16의 FPGA이며, 도 2의 메모리는 도 16의 스토리지 장치일 수 있다. 설명의 편 의를 위해, 도 10 내지 도 15와의 차이점을 위주로 설명하고, 나머지 동일한 구성요소에 대한 설명은 생략한다. 몇몇 실시예에서 스토리지 장치는 저장 정보(P)를 포함하는 제1 비휘발성 메모리 및 각각이 하드웨어 이미지(I) 및 가중치 정보(W)를 페어(pair)로 저장하는 복수의 제2 비휘발성 메모리를 포함할 수 있다. 제 2 비휘발성 메모리는 하드웨어 이미지 및 가중치 정보의 페어를 적어도 하나 이상 포함할 수 있다. 비휘발성 메모리 컨트롤러는 제1 비휘발성 메모리에 저장된 저장 정보(P)로부터 하드웨어 이미지(I) 및 가중치 정보(W)가 저장된 위치를 확인하고, 복수의 제2 비휘발성 메모리 중 어느 하나에 액세스 하여 애플리 케이션 정보에 상응하는 하드웨어 이미지(I) 및 가중치 정보(W)를 읽을 수 있다. 도 17은 몇몇 실시예에 대한 전자 장치를 나타낸 블록도이다. 도 17을 참고하면, 전자 장치는 애플리케이션 프로세서 및 스토리지 장치를 포함한다. 몇몇 실시예에 따른 애플리케이션 프로세서는 뉴럴 프로세싱 유닛을 포함할 수 있다. 뉴럴 프로세싱 유닛은 FPGA를 포함할 수 있다. 뉴럴 프로세싱 유닛은 기계 학습,즉 뉴럴 네트워크와 관련된 복 잡한 연산을 수행하고, 애플리케이션 프로세서는 뉴럴 네트워크와 관련없는 이외의 동작에 대한 연산을 수 행한다. 애플리케이션 프로세서는 메모리 장치에 직접 액세스할 수 있다. 메모리 장치는 도 2의 메모리일 수 있다. 도 2와 중복되는 설명은 생략한다. 예시적 실시예에서 뉴럴 프로세싱 유닛은 어플리케이션 정보를 어플리케이션 프로세서 내부에서 직접 전달받을 수 있다. 몇몇 실시예에 따라 어플리케이션 프로세서는 워크로드(workload)를 판단하여, 뉴럴 프 로세싱 유닛만을 활성화한 상태로 동작할 수도 있고, 뉴럴 프로세싱 유닛과 FPGA를 모두 활성화 하여 동작시킬 수도 있다. 도 18은 몇몇 실시예에 대한 전자 장치를 나타낸 블록도이다. 도 18을 참조하면, 전자장치는 UFS 시스템일 수 있다. UFS 시스템은 UFS 호스트와 UFS 장치(120 0)를 포함한다. UFS 호스트와 UFS 장치는 UFS 인터페이스를 통해 연결될 수 있다. UFS 시스 템은 비휘발성 메모리 장치인 플래쉬 메모리를 기반으로 하고, 스마트 폰과 같은 모바일 장치에 주로 사 용될 수 있다. UFS 호스트는 어플리케이션, 장치 드라이버, 호스트 콘트롤러, 그리고 호스트 인터페 이스를 포함할 수 있다. 어플리케이션은 UFS 호스트에서 실행되는 다양한 응용 프로그램들이다. 장치 드라이버는 UFS 호스트에 연결되어 사용되는 주변 장치들을 구동하기 위한 것으로, UFS 장치를 구동할 수 있다. 어 플리케이션과 장치 드라이버는 소프트웨어 또는 펌웨어 등을 통해 구현될 수 있다. 호스트 콘트롤러는 어플리케이션과 장치 드라이버의 요청에 따라 UFS 장치로 제공될 프로토콜 또는 명령으로 생성하고, 생성된 명령을 호스트 인터페이스를 통해 UFS 장치로 제공할 수 있다. 호스트 콘트롤러는 장치 드라이버로부터 쓰기 요청을 받으면 호스트 인터페이스를 통 해 UFS 장치로 쓰기 명령과 데이터를 제공하고, 읽기 요청을 받으면 호스트 인터페이스를 통해 UFS 장치로 읽기 명령을 제공하고 UFS 장치로부터 데이터를 입력받는다. UFS 인터페이스는 SATA(Serial Advanced Technology Attachment) 인터페이스를 이용한다. SATA 인터페이 스는 기능에 따라, 물리 레이어(physical layer), 링크 레이어(link layer) 그리고 트랜스포트 레이어 (transport layer)로 크게 나뉘어진다. 호스트 측 SATA 인터페이스는 송신기와 수신기를 포함하고, UFS 장치 측 SATA 인터페이스는 수신기 와 송신기를 포함한다. 송신기들과 수신기들은 SATA 인터페이스의 물리 레이어에 해당한다. 호스트 측 SATA 인 터페이스의 송신부는 UFS 장치 측 SATA 인터페이스의 수신부와 서로 연결되고, UFS 장치 측 SATA 인터페이스의 송신부는 호스트 측 SATA 인터페이스의 수신부와 서로 연결된다. UFS 장치는 장치 인터페이스를 통하여 UFS 호스트와 연결될 수 있다. 호스트 인터페이스 와 장치 인터페이스는 데이터나 신호를 주고 받기 위한 데이터 라인과 전원을 제공하기 위한 전원 라인을 통하여 연결될 수 있다. UFS 장치는 장치 콘트롤러, 버퍼 메모리, 그리고 비휘발성 메모리 장치를 포함할 수 있다. 장치 콘트롤러는 비휘발성 메모리 장치의 쓰기, 읽기, 소거 등과 같은 전반적인 동작을 제어 할 수 있다. 장치 콘트롤러는 어드레스와 데이터 버스를 통하여 버퍼 메모리 또는 비휘발성 메모리 장치와 데이터를 주고 받을 수 있다. 장치 콘트롤러는 중앙 처리 장치(CPU), 장치 DMA(Direct Memory Access), 플래쉬 DMA, 명령 관리자, 버퍼 관리자, 플래쉬 변환 계층(Flash Translation Layer: FTL), 플래쉬 관리자 등을 포함할 수 있다. UFS 장치는 UFS 호스트로부터 수신된 명령을 장치 인터페이스를 통하여 장치 DMA와 명령 관 리자로 제공하고, 명령 관리자는 버퍼 관리자를 통해 데이터를 입력 받을 수 있도록 버퍼 메모리를 할당 하고 데이터 전송 준비가 완료되면 UFS 호스트로 응답 신호를 보낼 수 있다. UFS 호스트는 응답 신호에 대응하여 데이터를 UFS 장치로 전송할 수 있다. UFS 장치는 전송 된 데이터를 장치 DMA와 버퍼 관리자를 통해 버퍼 메모리에 저장할 수 있다. 버퍼 메모리에 저장된 데이터는 플래쉬 DMA를 통해 플래쉬 관리자로 제공되고, 플래쉬 관리자는 플래쉬 변환 계층(FTL)의 어드레스 맵 핑 정보를 참조하여 비휘발성 메모리 장치의 선택된 주소에 데이터를 저장할 수 있다. UFS 장치는 UFS 호스트의 명령에 필요한 데이터 전송과 프로그램이 완료되면, 장치 인터페이스 를 통해 UFS 호스트로 응답 신호를 보내고 명령 완료를 알릴 수 있다. UFS 호스트는 응답 신 호를 전달받은 명령에 대한 완료 여부를 장치 드라이버와 어플리케이션에 알려주고, 해당 명령을 종료할 수 있다. UFS 시스템 내 장치 콘트롤러와 비휘발성 메모리 장치은 도 1 내지 도 17을 참조하여 설명된 뉴럴 프로세싱 유닛, 스토리지 콘트롤러와 메모리를 포함할 수 있다. 장치 콘트롤러는 뉴럴 프 로세싱 유닛를 포함할 수 있다. 몇몇 실시예에서 비휘발성 메모리 장치는 메모리를 포함할 수 있다. 또는 몇몇 실시예로, 장치 콘트 롤러는 메모리를 포함할 수 있다. 또는 몇몇 실시예로, 메모리는 장치 콘트롤러 내 뉴럴 프로세싱 유닛에 연결된 외부 메모리일 수도 있다.몇몇 실시예에서 FPGA는 뉴럴 프로세싱 유닛 내에 포함될 수 있다. 또는 몇몇 실시예로, FPGA는 장치 콘트롤러에 포함되어 뉴럴 프로세싱 유닛 과 연결될 수도 있다. 이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이"}
{"patent_id": "10-2019-0136595", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 3, "content": "아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이 해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으 로 이해해야만 한다."}
{"patent_id": "10-2019-0136595", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 발명의 실시 예에 따른 전자 장치를 예시적으로 보여주는 블록도이다. 도 2는 몇몇 실시예에 따른 뉴럴 프로세싱 유닛의 동작을 설명하기 위한 도면이다. 도 3은 몇몇 실시예에 따른 FPGA의 구성을 설명하기 위한 도면이다. 도 4는 몇몇 실시예에 따른 뉴럴 프로세싱 유닛의 동작 방법을 설명하기 위한 흐름도이다. 도 5는 몇몇 실시예에 따른 뉴럴 프로세싱 유닛의 동작 방법을 설명하기 위한 흐름도이다. 도 6은 몇몇 실시예에 따른 뉴럴 프로세싱 유닛의 동작방법을 나타내는 블록도이다. 도 7 내지 도 18은 몇몇 실시예에 따른 전자 장치를 나타내는 블록도들이다."}
