Fitter report for project
Wed Dec 03 13:11:49 2025
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Interconnect Usage Summary
 25. Other Routing Usage Summary
 26. I/O Rules Summary
 27. I/O Rules Details
 28. I/O Rules Matrix
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Estimated Delay Added for Hold Timing Summary
 32. Estimated Delay Added for Hold Timing Details
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; Fitter Summary                                                                        ;
+-------------------------------------+-------------------------------------------------+
; Fitter Status                       ; Successful - Wed Dec 03 13:11:49 2025           ;
; Quartus II 64-Bit Version           ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                       ; project                                         ;
; Top-level Entity Name               ; top                                             ;
; Family                              ; Cyclone V                                       ;
; Device                              ; 5CEBA4F23C7                                     ;
; Timing Models                       ; Final                                           ;
; Logic utilization (in ALMs)         ; 3,944 / 18,480 ( 21 % )                         ;
; Total registers                     ; 6793                                            ;
; Total pins                          ; 67 / 224 ( 30 % )                               ;
; Total virtual pins                  ; 0                                               ;
; Total block memory bits             ; 0 / 3,153,920 ( 0 % )                           ;
; Total DSP Blocks                    ; 0 / 66 ( 0 % )                                  ;
; Total HSSI RX PCSs                  ; 0                                               ;
; Total HSSI PMA RX Deserializers     ; 0                                               ;
; Total HSSI PMA RX ATT Deserializers ; 0                                               ;
; Total HSSI TX PCSs                  ; 0                                               ;
; Total HSSI PMA TX Serializers       ; 0                                               ;
; Total HSSI PMA TX ATT Serializers   ; 0                                               ;
; Total PLLs                          ; 0 / 4 ( 0 % )                                   ;
; Total DLLs                          ; 0 / 4 ( 0 % )                                   ;
+-------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CEBA4F23C7                           ;                                       ;
; Fitter Effort                                                              ; Fast Fit                              ; Auto Fit                              ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------+
; I/O Assignment Warnings                  ;
+----------+-------------------------------+
; Pin Name ; Reason                        ;
+----------+-------------------------------+
; LEDR[0]  ; Incomplete set of assignments ;
; LEDR[1]  ; Incomplete set of assignments ;
; LEDR[2]  ; Incomplete set of assignments ;
; LEDR[3]  ; Incomplete set of assignments ;
; LEDR[4]  ; Incomplete set of assignments ;
; LEDR[5]  ; Incomplete set of assignments ;
; LEDR[6]  ; Incomplete set of assignments ;
; LEDR[7]  ; Incomplete set of assignments ;
; LEDR[8]  ; Incomplete set of assignments ;
; LEDR[9]  ; Incomplete set of assignments ;
; HEX5[0]  ; Incomplete set of assignments ;
; HEX5[1]  ; Incomplete set of assignments ;
; HEX5[2]  ; Incomplete set of assignments ;
; HEX5[3]  ; Incomplete set of assignments ;
; HEX5[4]  ; Incomplete set of assignments ;
; HEX5[5]  ; Incomplete set of assignments ;
; HEX5[6]  ; Incomplete set of assignments ;
; HEX4[0]  ; Incomplete set of assignments ;
; HEX4[1]  ; Incomplete set of assignments ;
; HEX4[2]  ; Incomplete set of assignments ;
; HEX4[3]  ; Incomplete set of assignments ;
; HEX4[4]  ; Incomplete set of assignments ;
; HEX4[5]  ; Incomplete set of assignments ;
; HEX4[6]  ; Incomplete set of assignments ;
; HEX3[0]  ; Incomplete set of assignments ;
; HEX3[1]  ; Incomplete set of assignments ;
; HEX3[2]  ; Incomplete set of assignments ;
; HEX3[3]  ; Incomplete set of assignments ;
; HEX3[4]  ; Incomplete set of assignments ;
; HEX3[5]  ; Incomplete set of assignments ;
; HEX3[6]  ; Incomplete set of assignments ;
; HEX2[0]  ; Incomplete set of assignments ;
; HEX2[1]  ; Incomplete set of assignments ;
; HEX2[2]  ; Incomplete set of assignments ;
; HEX2[3]  ; Incomplete set of assignments ;
; HEX2[4]  ; Incomplete set of assignments ;
; HEX2[5]  ; Incomplete set of assignments ;
; HEX2[6]  ; Incomplete set of assignments ;
; HEX1[0]  ; Incomplete set of assignments ;
; HEX1[1]  ; Incomplete set of assignments ;
; HEX1[2]  ; Incomplete set of assignments ;
; HEX1[3]  ; Incomplete set of assignments ;
; HEX1[4]  ; Incomplete set of assignments ;
; HEX1[5]  ; Incomplete set of assignments ;
; HEX1[6]  ; Incomplete set of assignments ;
; HEX0[0]  ; Incomplete set of assignments ;
; HEX0[1]  ; Incomplete set of assignments ;
; HEX0[2]  ; Incomplete set of assignments ;
; HEX0[3]  ; Incomplete set of assignments ;
; HEX0[4]  ; Incomplete set of assignments ;
; HEX0[5]  ; Incomplete set of assignments ;
; HEX0[6]  ; Incomplete set of assignments ;
; SW[9]    ; Incomplete set of assignments ;
; CLOCK_50 ; Incomplete set of assignments ;
; SW[5]    ; Incomplete set of assignments ;
; KEY[2]   ; Incomplete set of assignments ;
; SW[2]    ; Incomplete set of assignments ;
; KEY[3]   ; Incomplete set of assignments ;
; SW[3]    ; Incomplete set of assignments ;
; KEY[0]   ; Incomplete set of assignments ;
; SW[0]    ; Incomplete set of assignments ;
; KEY[1]   ; Incomplete set of assignments ;
; SW[1]    ; Incomplete set of assignments ;
; SW[6]    ; Incomplete set of assignments ;
; SW[4]    ; Incomplete set of assignments ;
; SW[7]    ; Incomplete set of assignments ;
; SW[8]    ; Incomplete set of assignments ;
+----------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                     ;
+--------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+
; Node               ; Action  ; Operation ; Reason                     ; Node Port ; Node Port Name ; Destination Node ; Destination Port ; Destination Port Name ;
+--------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+
; counter[0]~CLKENA0 ; Created ; Placement ; Fitter Periphery Placement ;           ;                ;                  ;                  ;                       ;
+--------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                    ;
+----------+----------------+--------------+------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+------------+---------------+----------------+
; Location ;                ;              ; VGA_B[0]   ; PIN_B6        ; QSF Assignment ;
; Location ;                ;              ; VGA_B[1]   ; PIN_B7        ; QSF Assignment ;
; Location ;                ;              ; VGA_B[2]   ; PIN_A8        ; QSF Assignment ;
; Location ;                ;              ; VGA_B[3]   ; PIN_A7        ; QSF Assignment ;
; Location ;                ;              ; VGA_G[0]   ; PIN_L7        ; QSF Assignment ;
; Location ;                ;              ; VGA_G[1]   ; PIN_K7        ; QSF Assignment ;
; Location ;                ;              ; VGA_G[2]   ; PIN_J7        ; QSF Assignment ;
; Location ;                ;              ; VGA_G[3]   ; PIN_J8        ; QSF Assignment ;
; Location ;                ;              ; VGA_HS     ; PIN_H8        ; QSF Assignment ;
; Location ;                ;              ; VGA_R[0]   ; PIN_A9        ; QSF Assignment ;
; Location ;                ;              ; VGA_R[1]   ; PIN_B10       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[2]   ; PIN_C9        ; QSF Assignment ;
; Location ;                ;              ; VGA_R[3]   ; PIN_A5        ; QSF Assignment ;
; Location ;                ;              ; VGA_VS     ; PIN_G8        ; QSF Assignment ;
+----------+----------------+--------------+------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 10796 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 10796 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 10796   ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 0       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/844917/Downloads/labs/08-riscv-multi-buttons/project.pin.


+--------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                        ;
+-------------------------------------------------------------+-----------------+------+
; Resource                                                    ; Usage           ; %    ;
+-------------------------------------------------------------+-----------------+------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 3,944 / 18,480  ; 21 % ;
; ALMs needed [=A-B+C]                                        ; 3,944           ;      ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 4,592 / 18,480  ; 25 % ;
;         [a] ALMs used for LUT logic and registers           ; 1,187           ;      ;
;         [b] ALMs used for LUT logic                         ; 1,487           ;      ;
;         [c] ALMs used for registers                         ; 1,918           ;      ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0               ;      ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 906 / 18,480    ; 5 %  ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 258 / 18,480    ; 1 %  ;
;         [a] Due to location constrained logic               ; 1               ;      ;
;         [b] Due to LAB-wide signal conflicts                ; 176             ;      ;
;         [c] Due to LAB input limits                         ; 81              ;      ;
;         [d] Due to virtual I/Os                             ; 0               ;      ;
;                                                             ;                 ;      ;
; Difficulty packing design                                   ; Low             ;      ;
;                                                             ;                 ;      ;
; Total LABs:  partially or completely used                   ; 569 / 1,848     ; 31 % ;
;     -- Logic LABs                                           ; 569             ;      ;
;     -- Memory LABs (up to half of total LABs)               ; 0               ;      ;
;                                                             ;                 ;      ;
; Combinational ALUT usage for logic                          ; 3,868           ;      ;
;     -- 7 input functions                                    ; 9               ;      ;
;     -- 6 input functions                                    ; 2,684           ;      ;
;     -- 5 input functions                                    ; 520             ;      ;
;     -- 4 input functions                                    ; 124             ;      ;
;     -- <=3 input functions                                  ; 531             ;      ;
; Combinational ALUT usage for route-throughs                 ; 1,544           ;      ;
; Dedicated logic registers                                   ; 6,793           ;      ;
;     -- By type:                                             ;                 ;      ;
;         -- Primary logic registers                          ; 6,210 / 36,960  ; 17 % ;
;         -- Secondary logic registers                        ; 583 / 36,960    ; 2 %  ;
;     -- By function:                                         ;                 ;      ;
;         -- Design implementation registers                  ; 6,793           ;      ;
;         -- Routing optimization registers                   ; 0               ;      ;
;                                                             ;                 ;      ;
; Virtual pins                                                ; 0               ;      ;
; I/O pins                                                    ; 67 / 224        ; 30 % ;
;     -- Clock pins                                           ; 4 / 9           ; 44 % ;
;     -- Dedicated input pins                                 ; 0 / 11          ; 0 %  ;
;                                                             ;                 ;      ;
; Global signals                                              ; 1               ;      ;
; M10K blocks                                                 ; 0 / 308         ; 0 %  ;
; Total MLAB memory bits                                      ; 0               ;      ;
; Total block memory bits                                     ; 0 / 3,153,920   ; 0 %  ;
; Total block memory implementation bits                      ; 0 / 3,153,920   ; 0 %  ;
; Total DSP Blocks                                            ; 0 / 66          ; 0 %  ;
; Fractional PLLs                                             ; 0 / 4           ; 0 %  ;
; Global clocks                                               ; 1 / 16          ; 6 %  ;
; Quadrant clocks                                             ; 0 / 88          ; 0 %  ;
; SERDES Transmitters                                         ; 0 / 68          ; 0 %  ;
; SERDES Receivers                                            ; 0 / 68          ; 0 %  ;
; JTAGs                                                       ; 0 / 1           ; 0 %  ;
; ASMI blocks                                                 ; 0 / 1           ; 0 %  ;
; CRC blocks                                                  ; 0 / 1           ; 0 %  ;
; Remote update blocks                                        ; 0 / 1           ; 0 %  ;
; Impedance control blocks                                    ; 0 / 3           ; 0 %  ;
; Average interconnect usage (total/H/V)                      ; 17% / 16% / 20% ;      ;
; Peak interconnect usage (total/H/V)                         ; 56% / 55% / 61% ;      ;
; Maximum fan-out                                             ; 6792            ;      ;
; Highest non-global fan-out                                  ; 1135            ;      ;
; Total fan-out                                               ; 43465           ;      ;
; Average fan-out                                             ; 3.52            ;      ;
+-------------------------------------------------------------+-----------------+------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 3944 / 18480 ( 21 % ) ; 0 / 18480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 3944                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 4592 / 18480 ( 25 % ) ; 0 / 18480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 1187                  ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 1487                  ; 0                              ;
;         [c] ALMs used for registers                         ; 1918                  ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 906 / 18480 ( 5 % )   ; 0 / 18480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 258 / 18480 ( 1 % )   ; 0 / 18480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 1                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 176                   ; 0                              ;
;         [c] Due to LAB input limits                         ; 81                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 569 / 1848 ( 31 % )   ; 0 / 1848 ( 0 % )               ;
;     -- Logic LABs                                           ; 569                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 3868                  ; 0                              ;
;     -- 7 input functions                                    ; 9                     ; 0                              ;
;     -- 6 input functions                                    ; 2684                  ; 0                              ;
;     -- 5 input functions                                    ; 520                   ; 0                              ;
;     -- 4 input functions                                    ; 124                   ; 0                              ;
;     -- <=3 input functions                                  ; 531                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 1544                  ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 6210 / 36960 ( 17 % ) ; 0 / 36960 ( 0 % )              ;
;         -- Secondary logic registers                        ; 583 / 36960 ( 2 % )   ; 0 / 36960 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 6793                  ; 0                              ;
;         -- Routing optimization registers                   ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 67                    ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 0                     ; 0                              ;
; Total block memory implementation bits                      ; 0                     ; 0                              ;
; Clock enable block                                          ; 1 / 104 ( < 1 % )     ; 0 / 104 ( 0 % )                ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 0                     ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 43497                 ; 0                              ;
;     -- Registered Connections                               ; 15889                 ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 15                    ; 0                              ;
;     -- Output Ports                                         ; 52                    ; 0                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                 ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; CLOCK_50 ; M9    ; 3B       ; 22           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; KEY[0]   ; U7    ; 3A       ; 10           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; KEY[1]   ; W9    ; 3A       ; 11           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; KEY[2]   ; M7    ; 3A       ; 14           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; KEY[3]   ; M6    ; 3A       ; 14           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[0]    ; U13   ; 4A       ; 33           ; 0            ; 40           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[1]    ; V13   ; 4A       ; 33           ; 0            ; 57           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[2]    ; T13   ; 4A       ; 34           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[3]    ; T12   ; 4A       ; 34           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[4]    ; AA15  ; 4A       ; 36           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[5]    ; AB15  ; 4A       ; 36           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[6]    ; AA14  ; 4A       ; 34           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[7]    ; AA13  ; 4A       ; 34           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[8]    ; AB13  ; 4A       ; 33           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[9]    ; AB12  ; 4A       ; 33           ; 0            ; 74           ; 1135                  ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; HEX0[0] ; U21   ; 4A       ; 52           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[1] ; V21   ; 4A       ; 51           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[2] ; W22   ; 4A       ; 48           ; 0            ; 74           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[3] ; W21   ; 4A       ; 50           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[4] ; Y22   ; 4A       ; 48           ; 0            ; 91           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[5] ; Y21   ; 4A       ; 50           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[6] ; AA22  ; 4A       ; 46           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[0] ; AA20  ; 4A       ; 44           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[1] ; AB20  ; 4A       ; 40           ; 0            ; 91           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[2] ; AA19  ; 4A       ; 44           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[3] ; AA18  ; 4A       ; 43           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[4] ; AB18  ; 4A       ; 38           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[5] ; AA17  ; 4A       ; 43           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[6] ; U22   ; 4A       ; 51           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[0] ; Y19   ; 4A       ; 48           ; 0            ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[1] ; AB17  ; 4A       ; 38           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[2] ; AA10  ; 3B       ; 22           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[3] ; Y14   ; 4A       ; 36           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[4] ; V14   ; 4A       ; 38           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[5] ; AB22  ; 4A       ; 46           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[6] ; AB21  ; 4A       ; 40           ; 0            ; 74           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[0] ; Y16   ; 4A       ; 40           ; 0            ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[1] ; W16   ; 4A       ; 46           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[2] ; Y17   ; 4A       ; 40           ; 0            ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[3] ; V16   ; 4A       ; 46           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[4] ; U17   ; 4A       ; 52           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[5] ; V18   ; 4A       ; 51           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[6] ; V19   ; 4A       ; 51           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[0] ; U20   ; 4A       ; 52           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[1] ; Y20   ; 4A       ; 48           ; 0            ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[2] ; V20   ; 4A       ; 44           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[3] ; U16   ; 4A       ; 52           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[4] ; U15   ; 4A       ; 43           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[5] ; Y15   ; 4A       ; 36           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[6] ; P9    ; 3B       ; 29           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[0] ; N9    ; 3B       ; 29           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[1] ; M8    ; 3B       ; 22           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[2] ; T14   ; 4A       ; 43           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[3] ; P14   ; 4A       ; 50           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[4] ; C1    ; 2A       ; 0            ; 21           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[5] ; C2    ; 2A       ; 0            ; 21           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[6] ; W19   ; 4A       ; 44           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[0] ; AA2   ; 2A       ; 0            ; 18           ; 77           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[1] ; AA1   ; 2A       ; 0            ; 18           ; 94           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[2] ; W2    ; 2A       ; 0            ; 18           ; 60           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[3] ; Y3    ; 2A       ; 0            ; 18           ; 43           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[4] ; N2    ; 2A       ; 0            ; 19           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[5] ; N1    ; 2A       ; 0            ; 19           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[6] ; U2    ; 2A       ; 0            ; 19           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[7] ; U1    ; 2A       ; 0            ; 19           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[8] ; L2    ; 2A       ; 0            ; 20           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[9] ; L1    ; 2A       ; 0            ; 20           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; 2A       ; 12 / 16 ( 75 % ) ; 2.5V          ; --           ; 2.5V          ;
; 3A       ; 4 / 16 ( 25 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 5 / 32 ( 16 % )  ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 46 / 48 ( 96 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 288        ; 9A       ; ^MSEL2                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 290        ; 9A       ; ^nCONFIG                        ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 264        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 273        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 271        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 262        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 260        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 242        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 230        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 218        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 216        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 29         ; 2A       ; LEDR[1]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA2      ; 31         ; 2A       ; LEDR[0]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 53         ; 3A       ; ^AS_DATA2, DATA2                ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 79         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 82         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 89         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 87         ; 3B       ; HEX2[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 113        ; 4A       ; SW[7]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA14     ; 111        ; 4A       ; SW[6]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 116        ; 4A       ; SW[4]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ; 127        ; 4A       ; HEX1[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA18     ; 129        ; 4A       ; HEX1[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ; 130        ; 4A       ; HEX1[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA20     ; 132        ; 4A       ; HEX1[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA22     ; 137        ; 4A       ; HEX0[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 55         ; 3A       ; ^AS_DATA1, DATA1                ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 57         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 76         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB6      ; 74         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 81         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 84         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 98         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 108        ; 4A       ; SW[9]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 106        ; 4A       ; SW[8]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 114        ; 4A       ; SW[5]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 119        ; 4A       ; HEX2[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB18     ; 121        ; 4A       ; HEX1[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 122        ; 4A       ; HEX1[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB21     ; 124        ; 4A       ; HEX2[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB22     ; 135        ; 4A       ; HEX2[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 266        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 268        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 270        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 263        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 250        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 240        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 228        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 225        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 204        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C1       ; 16         ; 2A       ; HEX5[4]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; C2       ; 18         ; 2A       ; HEX5[5]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 292        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 272        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 278        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 265        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 248        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 241        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 223        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 206        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 22         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 274        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 276        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 277        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 247        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 239        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 207        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E1       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E2       ; 20         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 289        ; 9A       ; ^MSEL3                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 282        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 275        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 267        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 249        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 231        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 215        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 209        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 291        ; 9A       ; ^MSEL4                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 280        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 269        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 253        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 238        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 233        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 226        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 217        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 202        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G1       ; 17         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G2       ; 19         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 287        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 279        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 258        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 251        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 236        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 245        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 237        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 224        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 210        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 208        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 211        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 286        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 281        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 256        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 261        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 234        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 243        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 235        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 227        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 221        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 219        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 213        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J2       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 285        ; 9A       ; ^MSEL1                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 255        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 257        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 259        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 232        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 229        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 220        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 214        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 212        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 284        ; 9A       ; ^CONF_DONE                      ; bidir  ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 254        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 246        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 222        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 178        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 205        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 203        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 183        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 185        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ; 21         ; 2A       ; LEDR[9]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L2       ; 23         ; 2A       ; LEDR[8]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 283        ; 9A       ; ^MSEL0                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 252        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 244        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 180        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 184        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L19      ; 182        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 177        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 48         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 70         ; 3A       ; KEY[3]                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M7       ; 72         ; 3A       ; KEY[2]                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M8       ; 86         ; 3B       ; HEX5[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M9       ; 88         ; 3B       ; CLOCK_50                        ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 172        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 176        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 179        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M21      ; 181        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 175        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 24         ; 2A       ; LEDR[5]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N2       ; 26         ; 2A       ; LEDR[4]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 80         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N9       ; 104        ; 3B       ; HEX5[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 170        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 174        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N20      ; 171        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 173        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 50         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 73         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 78         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 102        ; 3B       ; HEX4[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 97         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 142        ; 4A       ; HEX5[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 167        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 169        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 168        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 166        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 164        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R2       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 49         ; 3A       ; ^nCSO, DATA4                    ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 71         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R9       ; 93         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 99         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ; 95         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 161        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 163        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 165        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 162        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 160        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 51         ; 3A       ; ^AS_DATA3, DATA3                ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T7       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 83         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ; 91         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T12      ; 110        ; 4A       ; SW[3]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T13      ; 112        ; 4A       ; SW[2]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T14      ; 126        ; 4A       ; HEX5[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T15      ; 159        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 157        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 155        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 154        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 156        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 158        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 25         ; 2A       ; LEDR[7]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U2       ; 27         ; 2A       ; LEDR[6]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 59         ; 3A       ; KEY[0]                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U8       ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 94         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 96         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ; 109        ; 4A       ; SW[0]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U15      ; 128        ; 4A       ; HEX4[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U16      ; 150        ; 4A       ; HEX4[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U17      ; 152        ; 4A       ; HEX3[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 153        ; 4A       ; HEX4[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U21      ; 151        ; 4A       ; HEX0[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U22      ; 146        ; 4A       ; HEX1[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 56         ; 3A       ; ^DCLK                           ; bidir  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ; 52         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 69         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 75         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 77         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 107        ; 4A       ; SW[1]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V14      ; 118        ; 4A       ; HEX2[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V15      ; 120        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ; 134        ; 4A       ; HEX3[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 149        ; 4A       ; HEX3[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ; 147        ; 4A       ; HEX3[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V20      ; 131        ; 4A       ; HEX4[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V21      ; 148        ; 4A       ; HEX0[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ; 2A       ; VREFB2AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 28         ; 2A       ; LEDR[2]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 54         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 65         ; 3A       ; KEY[1]                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W16      ; 136        ; 4A       ; HEX3[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 133        ; 4A       ; HEX5[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W21      ; 145        ; 4A       ; HEX0[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W22      ; 140        ; 4A       ; HEX0[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 30         ; 2A       ; LEDR[3]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y9       ; 92         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 90         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y14      ; 115        ; 4A       ; HEX2[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y15      ; 117        ; 4A       ; HEX4[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y16      ; 123        ; 4A       ; HEX3[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ; 125        ; 4A       ; HEX3[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 141        ; 4A       ; HEX2[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ; 139        ; 4A       ; HEX4[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y21      ; 143        ; 4A       ; HEX0[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y22      ; 138        ; 4A       ; HEX0[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                    ;
+----------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------+--------------+
; Compilation Hierarchy Node ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name ; Library Name ;
+----------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------+--------------+
; |top                       ; 3943.4 (28.0)        ; 4591.9 (32.2)                    ; 906.0 (8.5)                                       ; 257.5 (4.3)                      ; 0.0 (0.0)            ; 3868 (46)           ; 6793 (35)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 67   ; 0            ; |top                ; work         ;
;    |dec7seg:hex0|          ; 2.4 (2.4)            ; 2.4 (2.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|dec7seg:hex0   ; work         ;
;    |dec7seg:hex1|          ; 2.4 (2.4)            ; 2.4 (2.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|dec7seg:hex1   ; work         ;
;    |dec7seg:hex2|          ; 2.4 (2.4)            ; 2.4 (2.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|dec7seg:hex2   ; work         ;
;    |dec7seg:hex3|          ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|dec7seg:hex3   ; work         ;
;    |dec7seg:hex4|          ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|dec7seg:hex4   ; work         ;
;    |dec7seg:hex5|          ; 2.4 (2.4)            ; 2.4 (2.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|dec7seg:hex5   ; work         ;
;    |mem:ram|               ; 2613.6 (2613.6)      ; 3323.8 (3323.8)                  ; 849.7 (849.7)                                     ; 139.5 (139.5)                    ; 0.0 (0.0)            ; 2467 (2467)         ; 5632 (5632)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|mem:ram        ; work         ;
;    |riscvmulti:cpu|        ; 1287.3 (1287.3)      ; 1221.5 (1221.5)                  ; 47.9 (47.9)                                       ; 113.7 (113.7)                    ; 0.0 (0.0)            ; 1313 (1313)         ; 1126 (1126)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|riscvmulti:cpu ; work         ;
+----------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                     ;
+----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name     ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; LEDR[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SW[9]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK_50 ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[5]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[2]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[3]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[0]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[1]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[6]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[4]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[7]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[8]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-----------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                              ;
+-----------------------------------------------+-------------------+---------+
; Source Pin / Fanout                           ; Pad To Core Index ; Setting ;
+-----------------------------------------------+-------------------+---------+
; SW[9]                                         ;                   ;         ;
;      - riscvmulti:cpu|instr[7]                ; 0                 ; 0       ;
;      - riscvmulti:cpu|instr[9]                ; 0                 ; 0       ;
;      - riscvmulti:cpu|instr[21]               ; 0                 ; 0       ;
;      - riscvmulti:cpu|instr[8]                ; 0                 ; 0       ;
;      - riscvmulti:cpu|instr[20]               ; 0                 ; 0       ;
;      - riscvmulti:cpu|instr[18]               ; 0                 ; 0       ;
;      - riscvmulti:cpu|instr[12]               ; 0                 ; 0       ;
;      - riscvmulti:cpu|instr[6]                ; 0                 ; 0       ;
;      - riscvmulti:cpu|instr[31]               ; 0                 ; 0       ;
;      - riscvmulti:cpu|instr[5]                ; 0                 ; 0       ;
;      - riscvmulti:cpu|instr[30]               ; 0                 ; 0       ;
;      - riscvmulti:cpu|instr[19]               ; 0                 ; 0       ;
;      - riscvmulti:cpu|instr[0]                ; 0                 ; 0       ;
;      - riscvmulti:cpu|instr[13]               ; 0                 ; 0       ;
;      - riscvmulti:cpu|instr[26]               ; 0                 ; 0       ;
;      - riscvmulti:cpu|instr[27]               ; 0                 ; 0       ;
;      - riscvmulti:cpu|instr[3]                ; 0                 ; 0       ;
;      - riscvmulti:cpu|instr[28]               ; 0                 ; 0       ;
;      - riscvmulti:cpu|instr[29]               ; 0                 ; 0       ;
;      - riscvmulti:cpu|instr[16]               ; 0                 ; 0       ;
;      - riscvmulti:cpu|instr[15]               ; 0                 ; 0       ;
;      - riscvmulti:cpu|instr[14]               ; 0                 ; 0       ;
;      - riscvmulti:cpu|instr[1]                ; 0                 ; 0       ;
;      - riscvmulti:cpu|instr[4]                ; 0                 ; 0       ;
;      - riscvmulti:cpu|instr[2]                ; 0                 ; 0       ;
;      - riscvmulti:cpu|instr[22]               ; 0                 ; 0       ;
;      - riscvmulti:cpu|instr[10]               ; 0                 ; 0       ;
;      - riscvmulti:cpu|instr[23]               ; 0                 ; 0       ;
;      - riscvmulti:cpu|instr[17]               ; 0                 ; 0       ;
;      - riscvmulti:cpu|instr[11]               ; 0                 ; 0       ;
;      - riscvmulti:cpu|instr[24]               ; 0                 ; 0       ;
;      - riscvmulti:cpu|instr[25]               ; 0                 ; 0       ;
;      - LEDR[0]~reg0                           ; 0                 ; 0       ;
;      - LEDR[1]~reg0                           ; 0                 ; 0       ;
;      - LEDR[2]~reg0                           ; 0                 ; 0       ;
;      - LEDR[4]~reg0                           ; 0                 ; 0       ;
;      - LEDR[5]~reg0                           ; 0                 ; 0       ;
;      - LEDR[6]~reg0                           ; 0                 ; 0       ;
;      - LEDR[7]~reg0                           ; 0                 ; 0       ;
;      - LEDR[3]~reg0                           ; 0                 ; 0       ;
;      - LEDR[8]~reg0                           ; 0                 ; 0       ;
;      - LEDR[9]~reg0                           ; 0                 ; 0       ;
;      - hex_digits[7]                          ; 0                 ; 0       ;
;      - hex_digits[6]                          ; 0                 ; 0       ;
;      - hex_digits[5]                          ; 0                 ; 0       ;
;      - hex_digits[4]                          ; 0                 ; 0       ;
;      - hex_digits[3]                          ; 0                 ; 0       ;
;      - hex_digits[1]                          ; 0                 ; 0       ;
;      - hex_digits[0]                          ; 0                 ; 0       ;
;      - hex_digits[9]                          ; 0                 ; 0       ;
;      - hex_digits[18]                         ; 0                 ; 0       ;
;      - hex_digits[22]                         ; 0                 ; 0       ;
;      - hex_digits[23]                         ; 0                 ; 0       ;
;      - hex_digits[21]                         ; 0                 ; 0       ;
;      - hex_digits[20]                         ; 0                 ; 0       ;
;      - hex_digits[19]                         ; 0                 ; 0       ;
;      - hex_digits[2]                          ; 0                 ; 0       ;
;      - hex_digits[17]                         ; 0                 ; 0       ;
;      - hex_digits[16]                         ; 0                 ; 0       ;
;      - hex_digits[15]                         ; 0                 ; 0       ;
;      - hex_digits[14]                         ; 0                 ; 0       ;
;      - hex_digits[13]                         ; 0                 ; 0       ;
;      - hex_digits[12]                         ; 0                 ; 0       ;
;      - hex_digits[11]                         ; 0                 ; 0       ;
;      - hex_digits[10]                         ; 0                 ; 0       ;
;      - hex_digits[8]                          ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[31][26]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[31][20]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[31][0]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[31][4]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[31][15]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[31][14]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[31][10]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[31][7]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[31][9]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[31][18]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[31][28]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[31][31]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[31][5]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[31][1]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[31][29]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[31][3]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[31][16]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[31][23]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[31][13]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[31][11]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[31][22]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[31][17]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[31][12]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[31][24]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[31][19]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[31][2]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[31][21]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[31][8]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[31][6]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[31][27]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[31][25]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[31][30]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[30][4]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[30][16]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[30][15]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[30][20]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[30][5]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[30][14]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[30][29]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[30][26]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[30][1]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[30][9]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[30][7]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[30][8]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[30][30]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[30][19]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[30][18]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[30][13]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[30][6]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[30][31]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[30][11]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[30][28]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[30][24]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[30][0]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[30][10]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[30][25]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[30][27]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[30][21]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[30][2]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[30][12]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[30][17]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[30][22]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[30][23]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[30][3]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[29][28]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[29][20]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[29][8]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[29][12]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[29][18]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[29][19]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[29][26]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[29][17]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[29][27]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[29][24]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[29][6]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[29][22]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[29][31]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[29][13]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[29][0]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[29][9]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[29][3]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[29][10]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[29][1]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[29][21]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[29][23]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[29][29]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[29][2]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[29][30]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[29][7]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[29][14]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[29][4]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[29][5]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[29][25]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[29][16]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[29][11]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[29][15]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[28][14]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[28][20]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[28][18]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[28][17]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[28][24]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[28][19]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[28][30]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[28][13]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[28][10]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[28][21]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[28][0]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[28][27]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[28][8]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[28][28]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[28][25]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[28][31]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[28][2]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[28][22]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[28][23]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[28][15]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[28][29]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[28][6]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[28][7]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[28][11]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[28][3]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[28][9]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[28][16]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[28][26]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[28][1]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[28][5]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[28][12]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[28][4]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[27][3]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[27][25]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[27][26]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[27][21]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[27][2]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[27][17]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[27][12]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[27][7]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[27][1]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[27][19]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[27][31]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[27][29]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[27][18]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[27][30]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[27][24]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[27][4]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[27][9]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[27][20]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[27][13]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[27][23]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[27][6]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[27][16]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[27][10]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[27][11]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[27][22]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[27][0]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[27][5]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[27][15]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[27][28]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[27][8]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[27][27]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[27][14]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[26][12]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[26][0]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[26][28]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[26][19]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[26][23]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[26][1]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[26][20]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[26][5]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[26][17]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[26][29]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[26][7]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[26][4]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[26][30]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[26][8]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[26][6]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[26][31]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[26][22]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[26][18]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[26][16]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[26][13]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[26][24]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[26][21]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[26][3]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[26][10]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[26][2]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[26][15]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[26][25]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[26][11]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[26][26]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[26][9]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[26][14]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[26][27]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[25][0]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[25][27]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[25][12]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[25][23]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[25][2]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[25][1]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[25][10]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[25][8]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[25][24]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[25][15]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[25][18]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[25][21]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[25][19]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[25][17]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[25][20]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[25][7]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[25][13]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[25][5]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[25][11]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[25][3]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[25][4]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[25][25]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[25][31]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[25][6]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[25][30]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[25][29]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[25][16]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[25][22]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[25][26]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[25][9]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[25][28]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[25][14]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[24][10]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[24][24]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[24][8]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[24][21]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[24][11]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[24][31]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[24][6]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[24][22]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[24][28]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[24][7]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[24][3]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[24][18]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[24][13]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[24][25]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[24][19]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[24][12]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[24][9]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[24][1]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[24][23]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[24][16]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[24][30]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[24][29]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[24][4]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[24][5]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[24][0]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[24][20]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[24][17]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[24][26]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[24][15]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[24][27]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[24][14]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[24][2]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[23][25]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[23][6]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[23][4]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[23][1]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[23][11]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[23][31]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[23][30]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[23][23]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[23][13]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[23][28]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[23][24]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[23][7]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[23][3]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[23][20]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[23][18]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[23][17]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[23][22]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[23][21]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[23][16]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[23][5]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[23][12]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[23][8]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[23][2]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[23][26]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[23][9]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[23][27]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[23][10]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[23][14]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[23][29]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[23][19]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[23][0]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[23][15]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[22][28]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[22][6]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[22][18]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[22][11]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[22][7]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[22][13]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[22][8]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[22][9]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[22][14]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[22][15]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[22][16]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[22][23]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[22][22]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[22][21]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[22][31]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[22][29]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[22][17]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[22][20]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[22][19]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[22][27]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[22][26]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[22][25]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[22][24]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[22][10]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[22][0]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[22][1]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[22][2]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[22][3]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[22][12]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[22][4]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[22][30]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[22][5]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[21][28]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[21][2]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[21][14]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[21][20]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[21][10]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[21][24]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[21][7]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[21][22]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[21][0]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[21][18]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[21][13]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[21][27]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[21][6]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[21][25]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[21][29]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[21][31]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[21][19]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[21][3]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[21][12]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[21][9]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[21][5]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[21][8]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[21][15]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[21][17]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[21][1]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[21][11]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[21][4]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[21][26]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[21][30]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[21][16]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[21][23]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[21][21]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[20][28]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[20][19]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[20][16]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[20][24]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[20][11]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[20][6]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[20][10]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[20][7]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[20][1]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[20][23]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[20][29]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[20][26]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[20][17]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[20][25]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[20][18]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[20][3]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[20][20]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[20][15]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[20][9]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[20][2]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[20][14]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[20][30]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[20][21]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[20][0]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[20][13]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[20][27]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[20][31]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[20][12]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[20][4]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[20][5]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[20][22]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[20][8]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[19][28]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[19][27]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[19][24]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[19][16]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[19][10]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[19][31]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[19][11]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[19][18]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[19][25]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[19][0]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[19][13]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[19][15]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[19][8]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[19][20]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[19][30]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[19][3]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[19][22]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[19][19]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[19][7]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[19][5]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[19][2]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[19][23]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[19][6]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[19][4]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[19][12]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[19][1]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[19][17]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[19][26]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[19][14]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[19][29]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[19][9]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[19][21]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[18][28]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[18][24]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[18][10]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[18][13]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[18][29]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[18][25]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[18][15]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[18][22]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[18][0]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[18][19]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[18][4]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[18][23]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[18][17]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[18][6]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[18][12]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[18][9]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[18][27]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[18][11]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[18][5]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[18][2]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[18][26]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[18][7]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[18][16]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[18][1]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[18][31]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[18][14]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[18][18]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[18][30]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[18][8]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[18][20]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[18][21]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[18][3]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[17][28]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[17][25]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[17][10]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[17][24]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[17][13]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[17][15]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[17][12]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[17][9]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[17][4]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[17][23]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[17][29]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[17][16]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[17][22]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[17][8]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[17][3]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[17][21]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[17][6]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[17][2]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[17][20]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[17][11]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[17][30]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[17][17]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[17][19]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[17][1]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[17][18]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[17][27]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[17][5]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[17][0]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[17][7]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[17][14]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[17][31]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[17][26]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[16][28]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[16][10]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[16][25]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[16][11]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[16][5]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[16][9]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[16][26]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[16][14]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[16][8]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[16][29]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[16][12]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[16][18]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[16][6]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[16][7]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[16][21]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[16][22]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[16][15]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[16][16]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[16][30]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[16][19]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[16][27]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[16][3]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[16][20]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[16][23]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[16][17]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[16][2]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[16][4]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[16][31]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[16][1]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[16][13]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[16][0]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[16][24]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[15][28]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[15][23]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[15][17]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[15][20]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[15][16]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[15][26]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[15][27]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[15][29]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[15][19]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[15][15]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[15][10]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[15][24]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[15][5]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[15][9]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[15][1]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[15][30]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[15][7]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[15][4]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[15][11]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[15][18]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[15][14]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[15][0]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[15][31]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[15][25]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[15][21]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[15][12]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[15][22]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[15][3]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[15][8]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[15][2]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[15][6]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[15][13]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[14][28]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[14][1]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[14][3]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[14][15]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[14][26]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[14][29]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[14][18]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[14][22]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[14][11]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[14][23]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[14][24]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[14][5]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[14][17]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[14][10]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[14][7]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[14][0]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[14][9]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[14][12]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[14][25]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[14][8]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[14][30]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[14][13]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[14][20]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[14][31]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[14][16]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[14][27]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[14][6]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[14][2]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[14][4]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[14][19]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[14][14]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[14][21]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[13][28]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[13][31]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[13][11]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[13][29]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[13][26]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[13][30]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[13][0]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[13][13]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[13][3]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[13][27]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[13][1]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[13][4]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[13][8]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[13][12]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[13][2]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[13][23]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[13][17]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[13][21]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[13][20]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[13][18]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[13][16]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[13][14]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[13][15]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[13][19]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[13][25]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[13][6]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[13][10]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[13][9]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[13][5]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[13][24]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[13][7]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[13][22]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[12][28]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[12][11]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[12][23]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[12][22]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[12][7]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[12][27]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[12][18]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[12][13]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[12][25]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[12][17]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[12][8]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[12][2]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[12][15]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[12][5]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[12][10]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[12][12]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[12][30]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[12][1]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[12][16]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[12][6]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[12][20]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[12][0]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[12][24]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[12][21]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[12][26]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[12][29]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[12][9]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[12][14]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[12][19]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[12][31]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[12][3]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[12][4]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[11][9]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[11][10]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[11][25]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[11][6]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[11][12]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[11][21]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[11][11]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[11][22]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[11][0]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[11][5]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[11][7]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[11][20]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[11][4]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[11][2]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[11][19]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[11][3]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[11][23]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[11][17]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[11][18]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[11][24]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[11][16]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[11][27]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[11][15]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[11][26]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[11][28]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[11][29]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[11][30]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[11][14]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[11][31]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[11][8]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[11][13]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[11][1]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[10][9]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[10][20]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[10][27]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[10][25]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[10][3]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[10][5]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[10][22]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[10][13]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[10][28]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[10][16]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[10][11]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[10][8]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[10][21]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[10][2]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[10][4]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[10][15]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[10][17]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[10][0]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[10][1]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[10][7]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[10][12]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[10][18]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[10][30]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[10][10]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[10][23]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[10][24]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[10][26]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[10][19]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[10][14]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[10][29]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[10][31]    ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[10][6]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[9][8]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[9][27]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[9][20]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[9][9]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[9][13]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[9][7]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[9][5]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[9][15]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[9][19]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[9][16]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[9][0]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[9][30]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[9][26]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[9][29]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[9][23]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[9][28]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[9][22]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[9][18]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[9][3]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[9][24]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[9][21]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[9][4]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[9][12]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[9][2]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[9][1]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[9][14]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[9][10]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[9][31]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[9][25]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[9][6]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[9][11]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[9][17]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[8][0]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[8][10]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[8][17]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[8][27]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[8][3]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[8][18]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[8][2]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[8][9]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[8][24]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[8][7]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[8][15]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[8][22]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[8][19]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[8][8]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[8][12]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[8][23]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[8][30]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[8][29]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[8][1]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[8][20]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[8][26]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[8][5]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[8][11]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[8][4]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[8][31]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[8][28]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[8][25]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[8][6]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[8][21]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[8][13]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[8][16]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[8][14]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[7][18]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[7][6]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[7][17]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[7][16]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[7][15]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[7][14]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[7][13]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[7][24]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[7][12]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[7][11]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[7][10]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[7][31]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[7][30]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[7][29]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[7][25]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[7][28]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[7][0]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[7][1]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[7][2]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[7][3]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[7][26]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[7][4]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[7][5]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[7][7]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[7][8]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[7][27]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[7][9]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[7][23]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[7][22]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[7][21]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[7][20]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[7][19]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[6][11]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[6][14]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[6][2]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[6][23]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[6][29]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[6][8]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[6][3]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[6][15]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[6][28]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[6][25]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[6][7]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[6][26]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[6][22]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[6][17]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[6][13]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[6][16]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[6][30]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[6][9]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[6][21]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[6][20]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[6][1]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[6][6]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[6][27]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[6][12]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[6][19]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[6][0]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[6][10]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[6][18]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[6][5]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[6][31]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[6][24]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[6][4]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[5][7]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[5][28]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[5][26]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[5][23]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[5][20]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[5][29]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[5][22]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[5][13]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[5][1]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[5][10]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[5][3]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[5][27]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[5][19]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[5][12]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[5][9]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[5][17]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[5][6]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[5][11]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[5][16]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[5][0]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[5][21]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[5][18]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[5][8]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[5][5]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[5][30]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[5][31]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[5][15]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[5][24]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[5][14]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[5][2]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[5][4]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[5][25]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[4][24]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[4][12]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[4][6]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[4][26]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[4][31]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[4][22]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[4][29]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[4][18]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[4][23]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[4][14]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[4][13]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[4][17]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[4][4]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[4][9]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[4][3]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[4][11]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[4][2]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[4][1]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[4][8]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[4][0]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[4][10]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[4][5]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[4][7]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[4][28]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[4][25]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[4][15]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[4][19]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[4][27]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[4][20]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[4][30]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[4][21]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[4][16]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[3][24]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[3][30]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[3][2]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[3][22]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[3][27]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[3][10]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[3][31]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[3][0]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[3][13]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[3][3]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[3][9]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[3][26]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[3][1]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[3][21]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[3][8]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[3][25]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[3][29]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[3][7]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[3][23]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[3][19]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[3][11]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[3][17]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[3][4]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[3][20]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[3][16]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[3][12]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[3][6]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[3][15]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[3][18]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[3][28]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[3][14]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[3][5]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[2][24]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[2][17]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[2][11]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[2][2]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[2][13]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[2][21]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[2][9]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[2][20]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[2][5]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[2][7]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[2][19]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[2][23]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[2][6]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[2][8]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[2][0]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[2][3]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[2][10]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[2][26]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[2][15]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[2][18]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[2][25]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[2][29]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[2][12]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[2][22]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[2][4]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[2][28]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[2][27]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[2][31]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[2][16]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[2][30]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[2][1]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[2][14]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[1][18]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[1][2]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[1][20]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[1][30]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[1][3]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[1][10]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[1][16]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[1][17]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[1][21]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[1][24]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[1][13]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[1][9]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[1][8]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[1][11]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[1][25]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[1][29]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[1][7]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[1][28]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[1][4]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[1][26]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[1][12]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[1][22]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[1][6]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[1][15]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[1][23]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[1][31]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[1][0]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[1][1]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[1][27]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[1][19]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[1][14]     ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[1][5]      ; 0                 ; 0       ;
;      - riscvmulti:cpu|PC[24]                  ; 0                 ; 0       ;
;      - riscvmulti:cpu|PC[25]                  ; 0                 ; 0       ;
;      - riscvmulti:cpu|PC[26]                  ; 0                 ; 0       ;
;      - riscvmulti:cpu|PC[27]                  ; 0                 ; 0       ;
;      - riscvmulti:cpu|PC[28]                  ; 0                 ; 0       ;
;      - riscvmulti:cpu|PC[29]                  ; 0                 ; 0       ;
;      - riscvmulti:cpu|PC[30]                  ; 0                 ; 0       ;
;      - riscvmulti:cpu|PC[31]                  ; 0                 ; 0       ;
;      - riscvmulti:cpu|PC[19]                  ; 0                 ; 0       ;
;      - riscvmulti:cpu|PC[5]                   ; 0                 ; 0       ;
;      - riscvmulti:cpu|PC[4]                   ; 0                 ; 0       ;
;      - riscvmulti:cpu|PC[20]                  ; 0                 ; 0       ;
;      - riscvmulti:cpu|PC[21]                  ; 0                 ; 0       ;
;      - riscvmulti:cpu|PC[22]                  ; 0                 ; 0       ;
;      - riscvmulti:cpu|PC[23]                  ; 0                 ; 0       ;
;      - riscvmulti:cpu|PC[6]                   ; 0                 ; 0       ;
;      - riscvmulti:cpu|PC[7]                   ; 0                 ; 0       ;
;      - riscvmulti:cpu|PC[9]                   ; 0                 ; 0       ;
;      - riscvmulti:cpu|PC[8]                   ; 0                 ; 0       ;
;      - riscvmulti:cpu|PC[2]                   ; 0                 ; 0       ;
;      - riscvmulti:cpu|PC[10]                  ; 0                 ; 0       ;
;      - riscvmulti:cpu|PC[11]                  ; 0                 ; 0       ;
;      - riscvmulti:cpu|PC[12]                  ; 0                 ; 0       ;
;      - riscvmulti:cpu|PC[13]                  ; 0                 ; 0       ;
;      - riscvmulti:cpu|PC[14]                  ; 0                 ; 0       ;
;      - riscvmulti:cpu|PC[15]                  ; 0                 ; 0       ;
;      - riscvmulti:cpu|PC[16]                  ; 0                 ; 0       ;
;      - riscvmulti:cpu|PC[3]                   ; 0                 ; 0       ;
;      - riscvmulti:cpu|PC[17]                  ; 0                 ; 0       ;
;      - riscvmulti:cpu|PC[18]                  ; 0                 ; 0       ;
;      - riscvmulti:cpu|PC[1]                   ; 0                 ; 0       ;
;      - LEDR[0]~0                              ; 0                 ; 0       ;
;      - hex_digits[7]~0                        ; 0                 ; 0       ;
;      - riscvmulti:cpu|rs2[23]~11              ; 0                 ; 0       ;
;      - riscvmulti:cpu|rs2[23]~12              ; 0                 ; 0       ;
;      - riscvmulti:cpu|instr[7]~0              ; 0                 ; 0       ;
;      - riscvmulti:cpu|state~12                ; 0                 ; 0       ;
;      - riscvmulti:cpu|state~13                ; 0                 ; 0       ;
;      - riscvmulti:cpu|state~14                ; 0                 ; 0       ;
;      - riscvmulti:cpu|PC[24]~3                ; 0                 ; 0       ;
;      - riscvmulti:cpu|state~15                ; 0                 ; 0       ;
;      - riscvmulti:cpu|state~16                ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[16][28]~0  ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[20][28]~1  ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[24][10]~2  ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[28][14]~4  ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[17][28]~5  ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[21][28]~7  ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[25][0]~9   ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[29][28]~10 ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[18][28]~12 ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[22][28]~13 ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[26][12]~14 ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[30][4]~16  ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[19][28]~17 ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[23][25]~19 ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[27][3]~21  ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[31][26]~22 ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[12][28]~23 ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[13][28]~24 ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[14][28]~26 ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[15][28]~27 ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[4][24]~28  ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[5][7]~29   ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[6][11]~30  ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[7][18]~31  ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[8][0]~32   ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[9][8]~33   ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[10][9]~34  ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[11][9]~35  ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[1][18]~37  ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[2][24]~38  ; 0                 ; 0       ;
;      - riscvmulti:cpu|RegisterBank[3][24]~39  ; 0                 ; 0       ;
;      - riscvmulti:cpu|state~17                ; 0                 ; 0       ;
;      - riscvmulti:cpu|state~18                ; 0                 ; 0       ;
;      - riscvmulti:cpu|rs1[3]~11               ; 0                 ; 0       ;
;      - readdata[9]~25                         ; 0                 ; 0       ;
; CLOCK_50                                      ;                   ;         ;
;      - counter[0]                             ; 1                 ; 0       ;
; SW[5]                                         ;                   ;         ;
;      - readdata[5]~0                          ; 1                 ; 0       ;
;      - riscvmulti:cpu|writeBackData[5]~24     ; 1                 ; 0       ;
; KEY[2]                                        ;                   ;         ;
;      - readdata[2]~5                          ; 1                 ; 0       ;
; SW[2]                                         ;                   ;         ;
;      - readdata[2]~5                          ; 1                 ; 0       ;
; KEY[3]                                        ;                   ;         ;
;      - readdata[3]~7                          ; 1                 ; 0       ;
; SW[3]                                         ;                   ;         ;
;      - readdata[3]~7                          ; 1                 ; 0       ;
; KEY[0]                                        ;                   ;         ;
;      - readdata[0]~9                          ; 1                 ; 0       ;
; SW[0]                                         ;                   ;         ;
;      - readdata[0]~9                          ; 1                 ; 0       ;
; KEY[1]                                        ;                   ;         ;
;      - readdata[1]~11                         ; 0                 ; 0       ;
; SW[1]                                         ;                   ;         ;
;      - readdata[1]~11                         ; 1                 ; 0       ;
; SW[6]                                         ;                   ;         ;
;      - readdata[6]~13                         ; 1                 ; 0       ;
;      - riscvmulti:cpu|writeBackData[6]~29     ; 1                 ; 0       ;
; SW[4]                                         ;                   ;         ;
;      - readdata[4]~14                         ; 0                 ; 0       ;
;      - riscvmulti:cpu|writeBackData[4]~19     ; 0                 ; 0       ;
; SW[7]                                         ;                   ;         ;
;      - riscvmulti:cpu|writeBackData[7]~34     ; 0                 ; 0       ;
;      - readdata[7]~37                         ; 0                 ; 0       ;
; SW[8]                                         ;                   ;         ;
;      - readdata[8]~27                         ; 1                 ; 0       ;
+-----------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                       ;
+----------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                   ; Location             ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                               ; PIN_M9               ; 1       ; Clock        ; no     ; --                   ; --               ; --                        ;
; LEDR[0]~0                              ; LABCELL_X41_Y12_N12  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; SW[9]                                  ; PIN_AB12             ; 1135    ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; counter[0]                             ; FF_X28_Y1_N59        ; 6792    ; Clock        ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; hex_digits[7]~0                        ; LABCELL_X41_Y12_N15  ; 24      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~8998                       ; MLABCELL_X18_Y20_N36 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9000                       ; LABCELL_X14_Y27_N57  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9002                       ; MLABCELL_X9_Y27_N3   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9004                       ; LABCELL_X35_Y18_N51  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9006                       ; LABCELL_X17_Y32_N45  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9008                       ; LABCELL_X6_Y25_N33   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9010                       ; LABCELL_X35_Y29_N3   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9012                       ; LABCELL_X41_Y14_N39  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9014                       ; LABCELL_X19_Y34_N51  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9016                       ; LABCELL_X16_Y31_N24  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9018                       ; LABCELL_X40_Y28_N42  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9020                       ; LABCELL_X24_Y17_N57  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9022                       ; LABCELL_X29_Y33_N9   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9024                       ; MLABCELL_X42_Y28_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9026                       ; LABCELL_X31_Y29_N42  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9028                       ; LABCELL_X31_Y29_N45  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9030                       ; LABCELL_X10_Y16_N30  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9032                       ; LABCELL_X10_Y16_N42  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9034                       ; LABCELL_X20_Y16_N9   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9036                       ; LABCELL_X16_Y17_N51  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9038                       ; MLABCELL_X34_Y13_N6  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9040                       ; MLABCELL_X37_Y32_N51 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9042                       ; LABCELL_X31_Y35_N42  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9044                       ; MLABCELL_X45_Y28_N9  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9046                       ; LABCELL_X41_Y31_N48  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9048                       ; MLABCELL_X42_Y16_N9  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9050                       ; LABCELL_X41_Y27_N48  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9052                       ; MLABCELL_X18_Y16_N3  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9054                       ; LABCELL_X14_Y28_N30  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9056                       ; LABCELL_X14_Y28_N12  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9058                       ; LABCELL_X14_Y28_N57  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9060                       ; LABCELL_X31_Y28_N12  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9062                       ; MLABCELL_X18_Y32_N3  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9064                       ; LABCELL_X36_Y32_N36  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9066                       ; LABCELL_X43_Y25_N9   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9068                       ; MLABCELL_X18_Y32_N54 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9070                       ; LABCELL_X6_Y22_N18   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9072                       ; LABCELL_X6_Y22_N54   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9074                       ; MLABCELL_X42_Y16_N6  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9076                       ; MLABCELL_X37_Y18_N15 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9078                       ; LABCELL_X36_Y28_N39  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9080                       ; LABCELL_X20_Y13_N33  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9082                       ; MLABCELL_X37_Y26_N33 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9084                       ; LABCELL_X36_Y33_N39  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9086                       ; MLABCELL_X34_Y34_N33 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9088                       ; MLABCELL_X45_Y28_N21 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9090                       ; LABCELL_X10_Y18_N51  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9092                       ; LABCELL_X35_Y31_N6   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9094                       ; LABCELL_X17_Y32_N51  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9096                       ; LABCELL_X21_Y26_N21  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9098                       ; MLABCELL_X37_Y30_N21 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9100                       ; MLABCELL_X34_Y34_N21 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9102                       ; LABCELL_X35_Y28_N27  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9104                       ; MLABCELL_X28_Y31_N9  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9106                       ; LABCELL_X20_Y13_N6   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9108                       ; MLABCELL_X34_Y13_N18 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9110                       ; LABCELL_X43_Y25_N54  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9112                       ; MLABCELL_X42_Y16_N15 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9114                       ; LABCELL_X32_Y19_N24  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9116                       ; LABCELL_X25_Y30_N51  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9118                       ; LABCELL_X17_Y32_N15  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9120                       ; MLABCELL_X34_Y31_N15 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9122                       ; MLABCELL_X34_Y31_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9124                       ; LABCELL_X35_Y31_N3   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9125                       ; MLABCELL_X18_Y20_N6  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9126                       ; LABCELL_X10_Y16_N51  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9127                       ; MLABCELL_X18_Y32_N57 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9128                       ; LABCELL_X10_Y18_N0   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9129                       ; LABCELL_X29_Y29_N48  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9130                       ; LABCELL_X10_Y16_N18  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9131                       ; LABCELL_X6_Y22_N15   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9132                       ; LABCELL_X21_Y26_N51  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9133                       ; LABCELL_X6_Y26_N39   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9134                       ; LABCELL_X20_Y16_N27  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9135                       ; LABCELL_X36_Y28_N3   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9136                       ; MLABCELL_X37_Y30_N36 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9137                       ; LABCELL_X35_Y18_N54  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9138                       ; LABCELL_X16_Y17_N9   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9139                       ; MLABCELL_X23_Y27_N33 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9140                       ; MLABCELL_X34_Y34_N27 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9141                       ; LABCELL_X19_Y34_N45  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9142                       ; MLABCELL_X34_Y13_N51 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9143                       ; LABCELL_X36_Y32_N45  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9144                       ; LABCELL_X35_Y28_N48  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9145                       ; MLABCELL_X37_Y32_N54 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9146                       ; MLABCELL_X37_Y32_N39 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9147                       ; LABCELL_X6_Y22_N51   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9148                       ; MLABCELL_X28_Y31_N27 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9149                       ; LABCELL_X35_Y29_N12  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9150                       ; LABCELL_X31_Y35_N51  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9151                       ; LABCELL_X20_Y13_N21  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9152                       ; LABCELL_X20_Y13_N45  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9153                       ; LABCELL_X41_Y14_N48  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9154                       ; MLABCELL_X45_Y28_N33 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9155                       ; MLABCELL_X45_Y28_N57 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9156                       ; MLABCELL_X34_Y13_N21 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9157                       ; LABCELL_X19_Y34_N39  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9158                       ; LABCELL_X41_Y31_N15  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9159                       ; LABCELL_X43_Y25_N3   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9160                       ; LABCELL_X43_Y25_N45  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9161                       ; LABCELL_X16_Y31_N48  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9162                       ; MLABCELL_X42_Y16_N27 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9163                       ; MLABCELL_X42_Y16_N12 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9164                       ; MLABCELL_X42_Y16_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9165                       ; LABCELL_X40_Y28_N3   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9166                       ; LABCELL_X41_Y27_N15  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9167                       ; MLABCELL_X37_Y26_N15 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9168                       ; LABCELL_X32_Y19_N51  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9169                       ; LABCELL_X24_Y17_N15  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9170                       ; MLABCELL_X18_Y16_N48 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9171                       ; LABCELL_X10_Y18_N3   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9172                       ; LABCELL_X25_Y30_N21  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9173                       ; MLABCELL_X18_Y29_N3  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9174                       ; MLABCELL_X42_Y28_N51 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9175                       ; LABCELL_X31_Y29_N27  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9176                       ; LABCELL_X31_Y29_N57  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9177                       ; LABCELL_X14_Y28_N33  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9178                       ; LABCELL_X14_Y28_N3   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9179                       ; LABCELL_X14_Y28_N15  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9180                       ; LABCELL_X31_Y28_N21  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9181                       ; MLABCELL_X18_Y32_N27 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9182                       ; MLABCELL_X37_Y18_N36 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9183                       ; LABCELL_X36_Y33_N30  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9184                       ; LABCELL_X35_Y31_N21  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9185                       ; MLABCELL_X13_Y23_N21 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9186                       ; MLABCELL_X34_Y31_N57 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9187                       ; MLABCELL_X34_Y31_N21 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9188                       ; LABCELL_X35_Y31_N18  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9189                       ; MLABCELL_X18_Y20_N39 ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9190                       ; LABCELL_X39_Y32_N33  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9191                       ; LABCELL_X19_Y34_N3   ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9192                       ; MLABCELL_X18_Y29_N48 ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9193                       ; LABCELL_X10_Y16_N33  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9194                       ; LABCELL_X19_Y34_N18  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9195                       ; LABCELL_X41_Y31_N21  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9196                       ; LABCELL_X14_Y28_N48  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9197                       ; MLABCELL_X18_Y32_N36 ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9198                       ; LABCELL_X36_Y32_N24  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9199                       ; LABCELL_X43_Y25_N12  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9200                       ; MLABCELL_X18_Y32_N39 ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9201                       ; LABCELL_X17_Y32_N39  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9202                       ; LABCELL_X35_Y28_N33  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9203                       ; LABCELL_X43_Y25_N15  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9204                       ; LABCELL_X17_Y32_N33  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9205                       ; LABCELL_X29_Y29_N18  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9206                       ; MLABCELL_X37_Y32_N48 ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9207                       ; LABCELL_X16_Y31_N45  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9208                       ; MLABCELL_X42_Y28_N45 ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9209                       ; LABCELL_X31_Y27_N15  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9210                       ; MLABCELL_X37_Y32_N6  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9211                       ; MLABCELL_X42_Y16_N45 ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9212                       ; LABCELL_X14_Y28_N6   ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9213                       ; LABCELL_X6_Y22_N33   ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9214                       ; LABCELL_X6_Y22_N39   ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9215                       ; MLABCELL_X42_Y16_N42 ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9216                       ; MLABCELL_X37_Y18_N21 ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9217                       ; LABCELL_X21_Y26_N39  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9218                       ; MLABCELL_X28_Y31_N12 ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9219                       ; MLABCELL_X42_Y16_N39 ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9220                       ; MLABCELL_X34_Y31_N24 ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9221                       ; MLABCELL_X42_Y19_N42 ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9222                       ; LABCELL_X35_Y29_N27  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9223                       ; LABCELL_X40_Y28_N57  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9224                       ; LABCELL_X31_Y29_N48  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9225                       ; LABCELL_X32_Y30_N0   ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9226                       ; LABCELL_X31_Y35_N15  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9227                       ; LABCELL_X41_Y27_N9   ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9228                       ; LABCELL_X31_Y28_N39  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9229                       ; LABCELL_X36_Y28_N54  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9230                       ; LABCELL_X20_Y13_N36  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9231                       ; MLABCELL_X37_Y26_N18 ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9232                       ; LABCELL_X36_Y33_N0   ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9233                       ; MLABCELL_X37_Y30_N57 ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9234                       ; LABCELL_X20_Y13_N9   ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9235                       ; LABCELL_X32_Y19_N30  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9236                       ; MLABCELL_X34_Y31_N27 ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9237                       ; LABCELL_X35_Y18_N12  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9238                       ; LABCELL_X16_Y30_N18  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9239                       ; MLABCELL_X34_Y34_N3  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9240                       ; MLABCELL_X34_Y34_N36 ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9241                       ; LABCELL_X41_Y14_N21  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9242                       ; MLABCELL_X45_Y28_N12 ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9243                       ; MLABCELL_X45_Y28_N42 ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9244                       ; MLABCELL_X34_Y13_N30 ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9245                       ; LABCELL_X24_Y17_N36  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9246                       ; MLABCELL_X18_Y16_N33 ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9247                       ; LABCELL_X17_Y32_N24  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9248                       ; LABCELL_X25_Y30_N30  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9249                       ; LABCELL_X31_Y29_N51  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9250                       ; LABCELL_X31_Y28_N27  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9251                       ; LABCELL_X35_Y31_N36  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9252                       ; LABCELL_X35_Y31_N39  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9253                       ; LABCELL_X44_Y19_N12  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9254                       ; LABCELL_X29_Y29_N33  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9255                       ; MLABCELL_X42_Y19_N45 ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9256                       ; LABCELL_X35_Y18_N15  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9257                       ; LABCELL_X17_Y32_N12  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9258                       ; MLABCELL_X37_Y32_N9  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9259                       ; LABCELL_X35_Y29_N30  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9260                       ; LABCELL_X41_Y14_N12  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9261                       ; LABCELL_X19_Y34_N0   ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9262                       ; LABCELL_X16_Y31_N18  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9263                       ; LABCELL_X40_Y28_N6   ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9264                       ; LABCELL_X24_Y17_N39  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9265                       ; MLABCELL_X18_Y29_N39 ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9266                       ; LABCELL_X32_Y31_N12  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9267                       ; LABCELL_X31_Y29_N21  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9268                       ; LABCELL_X31_Y29_N18  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9269                       ; LABCELL_X10_Y16_N45  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9270                       ; LABCELL_X31_Y27_N42  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9271                       ; LABCELL_X20_Y16_N3   ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9272                       ; LABCELL_X16_Y30_N42  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9273                       ; LABCELL_X39_Y32_N15  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9274                       ; LABCELL_X31_Y32_N27  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9275                       ; LABCELL_X31_Y35_N39  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9276                       ; MLABCELL_X45_Y28_N45 ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9277                       ; LABCELL_X41_Y31_N33  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9278                       ; MLABCELL_X42_Y16_N36 ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9279                       ; LABCELL_X41_Y27_N6   ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9280                       ; MLABCELL_X18_Y16_N42 ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9281                       ; LABCELL_X14_Y28_N51  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9282                       ; LABCELL_X14_Y28_N9   ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9283                       ; LABCELL_X31_Y28_N9   ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9284                       ; LABCELL_X31_Y28_N24  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9285                       ; MLABCELL_X18_Y32_N6  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9286                       ; MLABCELL_X37_Y30_N24 ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9287                       ; LABCELL_X43_Y25_N30  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9288                       ; MLABCELL_X18_Y32_N9  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9289                       ; LABCELL_X6_Y22_N30   ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9290                       ; LABCELL_X6_Y22_N36   ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9291                       ; MLABCELL_X42_Y16_N33 ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9292                       ; MLABCELL_X37_Y18_N18 ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9293                       ; LABCELL_X36_Y28_N21  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9294                       ; LABCELL_X20_Y13_N27  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9295                       ; LABCELL_X32_Y19_N33  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9296                       ; LABCELL_X36_Y33_N3   ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9297                       ; MLABCELL_X34_Y34_N57 ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9298                       ; MLABCELL_X45_Y28_N15 ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9299                       ; LABCELL_X10_Y18_N48  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9300                       ; LABCELL_X35_Y31_N42  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9301                       ; LABCELL_X26_Y33_N33  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9302                       ; LABCELL_X21_Y26_N12  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9303                       ; MLABCELL_X37_Y30_N30 ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9304                       ; MLABCELL_X34_Y34_N54 ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9305                       ; LABCELL_X35_Y28_N12  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9306                       ; MLABCELL_X28_Y31_N3  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9307                       ; LABCELL_X20_Y13_N57  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9308                       ; MLABCELL_X34_Y13_N33 ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9309                       ; LABCELL_X43_Y25_N33  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9310                       ; MLABCELL_X42_Y16_N30 ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9311                       ; LABCELL_X32_Y19_N27  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9312                       ; LABCELL_X25_Y30_N33  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9313                       ; LABCELL_X17_Y32_N30  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9314                       ; MLABCELL_X34_Y31_N30 ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9315                       ; MLABCELL_X34_Y31_N33 ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9316                       ; LABCELL_X35_Y31_N45  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|PC[24]~3                ; LABCELL_X17_Y20_N27  ; 30      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank[10][9]~34  ; LABCELL_X41_Y19_N24  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank[11][9]~35  ; LABCELL_X41_Y17_N57  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank[12][28]~23 ; LABCELL_X41_Y19_N57  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank[13][28]~24 ; LABCELL_X41_Y17_N9   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank[14][28]~26 ; LABCELL_X41_Y17_N39  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank[15][28]~27 ; LABCELL_X41_Y17_N36  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank[16][28]~0  ; LABCELL_X41_Y23_N27  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank[17][28]~5  ; LABCELL_X41_Y23_N6   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank[18][28]~12 ; LABCELL_X41_Y17_N45  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank[19][28]~17 ; LABCELL_X41_Y17_N15  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank[1][18]~37  ; LABCELL_X41_Y23_N30  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank[20][28]~1  ; LABCELL_X41_Y23_N9   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank[21][28]~7  ; LABCELL_X41_Y23_N3   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank[22][28]~13 ; LABCELL_X41_Y17_N12  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank[23][25]~19 ; LABCELL_X41_Y19_N51  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank[24][10]~2  ; LABCELL_X41_Y17_N48  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank[25][0]~9   ; LABCELL_X41_Y17_N3   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank[26][12]~14 ; LABCELL_X41_Y17_N30  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank[27][3]~21  ; LABCELL_X41_Y17_N51  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank[28][14]~4  ; LABCELL_X41_Y19_N9   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank[29][28]~10 ; LABCELL_X41_Y17_N27  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank[2][24]~38  ; LABCELL_X41_Y19_N12  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank[30][4]~16  ; LABCELL_X41_Y19_N0   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank[31][26]~22 ; LABCELL_X41_Y17_N33  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank[3][24]~39  ; LABCELL_X41_Y23_N33  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank[4][24]~28  ; LABCELL_X41_Y19_N54  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank[5][7]~29   ; LABCELL_X39_Y18_N57  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank[6][11]~30  ; LABCELL_X41_Y19_N18  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank[7][18]~31  ; LABCELL_X41_Y19_N33  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank[8][0]~32   ; LABCELL_X41_Y19_N39  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank[9][8]~33   ; LABCELL_X41_Y17_N54  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|instr[7]~0              ; LABCELL_X25_Y21_N39  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|rs1[3]~11               ; LABCELL_X44_Y23_N54  ; 32      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|rs2[23]~11              ; LABCELL_X12_Y21_N24  ; 32      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|rs2[23]~12              ; LABCELL_X12_Y21_N21  ; 64      ; Clock enable ; no     ; --                   ; --               ; --                        ;
+----------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                ;
+------------+---------------+---------+----------------------+------------------+---------------------------+
; Name       ; Location      ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------+---------------+---------+----------------------+------------------+---------------------------+
; counter[0] ; FF_X28_Y1_N59 ; 6792    ; Global Clock         ; GCLK5            ; --                        ;
+------------+---------------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------+
; Non-Global High Fan-Out Signals                  ;
+----------------------------------------+---------+
; Name                                   ; Fan-Out ;
+----------------------------------------+---------+
; SW[9]~input                            ; 1135    ;
; riscvmulti:cpu|Address[3]~9            ; 690     ;
; riscvmulti:cpu|Address[2]~8            ; 690     ;
; riscvmulti:cpu|Address[7]~14           ; 683     ;
; riscvmulti:cpu|Address[6]~13           ; 683     ;
; riscvmulti:cpu|Address[5]~12           ; 668     ;
; riscvmulti:cpu|Address[4]~11           ; 668     ;
; riscvmulti:cpu|Address[8]~7            ; 315     ;
; riscvmulti:cpu|Address[9]~15           ; 291     ;
; riscvmulti:cpu|state.STORE             ; 261     ;
; riscvmulti:cpu|Equal8~0                ; 260     ;
; riscvmulti:cpu|rs2[9]                  ; 260     ;
; riscvmulti:cpu|rs2[8]                  ; 260     ;
; riscvmulti:cpu|rs2[7]                  ; 260     ;
; riscvmulti:cpu|rs2[6]                  ; 260     ;
; riscvmulti:cpu|rs2[5]                  ; 260     ;
; riscvmulti:cpu|rs2[4]                  ; 260     ;
; riscvmulti:cpu|rs2[3]                  ; 260     ;
; riscvmulti:cpu|rs2[2]                  ; 260     ;
; riscvmulti:cpu|rs2[1]                  ; 260     ;
; riscvmulti:cpu|rs2[0]                  ; 260     ;
; riscvmulti:cpu|rs2[11]                 ; 259     ;
; riscvmulti:cpu|rs2[10]                 ; 259     ;
; riscvmulti:cpu|instr[21]               ; 167     ;
; riscvmulti:cpu|instr[20]               ; 167     ;
; riscvmulti:cpu|instr[23]               ; 167     ;
; riscvmulti:cpu|instr[22]               ; 167     ;
; riscvmulti:cpu|instr[16]               ; 163     ;
; riscvmulti:cpu|instr[15]               ; 163     ;
; riscvmulti:cpu|instr[18]               ; 163     ;
; riscvmulti:cpu|instr[17]               ; 163     ;
; riscvmulti:cpu|rs2[15]                 ; 131     ;
; riscvmulti:cpu|rs2[14]                 ; 131     ;
; riscvmulti:cpu|rs2[13]                 ; 131     ;
; riscvmulti:cpu|rs2[12]                 ; 131     ;
; riscvmulti:cpu|rs2[19]                 ; 131     ;
; riscvmulti:cpu|rs2[18]                 ; 131     ;
; riscvmulti:cpu|rs2[17]                 ; 131     ;
; riscvmulti:cpu|rs2[16]                 ; 131     ;
; riscvmulti:cpu|rs2[23]                 ; 131     ;
; riscvmulti:cpu|rs2[22]                 ; 131     ;
; riscvmulti:cpu|rs2[21]                 ; 131     ;
; riscvmulti:cpu|rs2[20]                 ; 131     ;
; riscvmulti:cpu|rs2[24]                 ; 130     ;
; riscvmulti:cpu|rs2[26]                 ; 130     ;
; riscvmulti:cpu|rs2[25]                 ; 130     ;
; riscvmulti:cpu|rs2[27]                 ; 130     ;
; riscvmulti:cpu|rs2[28]                 ; 130     ;
; riscvmulti:cpu|rs2[29]                 ; 130     ;
; riscvmulti:cpu|rs2[30]                 ; 130     ;
; riscvmulti:cpu|rs2[31]                 ; 130     ;
; riscvmulti:cpu|Equal0~1                ; 75      ;
; riscvmulti:cpu|rs2[23]~12              ; 64      ;
; riscvmulti:cpu|instr[31]               ; 63      ;
; riscvmulti:cpu|instr[12]               ; 51      ;
; riscvmulti:cpu|writeBackData[9]~4      ; 47      ;
; riscvmulti:cpu|Equal5~0                ; 47      ;
; riscvmulti:cpu|instr[13]               ; 47      ;
; riscvmulti:cpu|Equal4~0                ; 46      ;
; riscvmulti:cpu|Equal2~2                ; 43      ;
; riscvmulti:cpu|Equal0~2                ; 41      ;
; riscvmulti:cpu|SrcB[1]~3               ; 39      ;
; riscvmulti:cpu|instr[24]               ; 39      ;
; riscvmulti:cpu|SrcB[0]~2               ; 38      ;
; riscvmulti:cpu|writeBackData[15]~47    ; 36      ;
; riscvmulti:cpu|SrcB[2]~5               ; 36      ;
; riscvmulti:cpu|instr[19]               ; 35      ;
; riscvmulti:cpu|SrcB[3]~4               ; 34      ;
; riscvmulti:cpu|instr[5]                ; 34      ;
; riscvmulti:cpu|Equal12~0               ; 33      ;
; riscvmulti:cpu|rs1[3]~11               ; 32      ;
; mem:ram|RAM~9188                       ; 32      ;
; mem:ram|RAM~9187                       ; 32      ;
; mem:ram|RAM~9186                       ; 32      ;
; mem:ram|RAM~9185                       ; 32      ;
; mem:ram|RAM~9184                       ; 32      ;
; mem:ram|RAM~9183                       ; 32      ;
; mem:ram|RAM~9182                       ; 32      ;
; mem:ram|RAM~9181                       ; 32      ;
; mem:ram|RAM~9180                       ; 32      ;
; mem:ram|RAM~9179                       ; 32      ;
; mem:ram|RAM~9178                       ; 32      ;
; mem:ram|RAM~9177                       ; 32      ;
; mem:ram|RAM~9176                       ; 32      ;
; mem:ram|RAM~9175                       ; 32      ;
; mem:ram|RAM~9174                       ; 32      ;
; mem:ram|RAM~9173                       ; 32      ;
; mem:ram|RAM~9172                       ; 32      ;
; mem:ram|RAM~9171                       ; 32      ;
; mem:ram|RAM~9170                       ; 32      ;
; mem:ram|RAM~9169                       ; 32      ;
; mem:ram|RAM~9168                       ; 32      ;
; mem:ram|RAM~9167                       ; 32      ;
; mem:ram|RAM~9166                       ; 32      ;
; mem:ram|RAM~9165                       ; 32      ;
; mem:ram|RAM~9164                       ; 32      ;
; mem:ram|RAM~9163                       ; 32      ;
; mem:ram|RAM~9162                       ; 32      ;
; mem:ram|RAM~9161                       ; 32      ;
; mem:ram|RAM~9160                       ; 32      ;
; mem:ram|RAM~9159                       ; 32      ;
; mem:ram|RAM~9158                       ; 32      ;
; mem:ram|RAM~9157                       ; 32      ;
; mem:ram|RAM~9156                       ; 32      ;
; mem:ram|RAM~9155                       ; 32      ;
; mem:ram|RAM~9154                       ; 32      ;
; mem:ram|RAM~9153                       ; 32      ;
; mem:ram|RAM~9152                       ; 32      ;
; mem:ram|RAM~9151                       ; 32      ;
; mem:ram|RAM~9150                       ; 32      ;
; mem:ram|RAM~9149                       ; 32      ;
; mem:ram|RAM~9148                       ; 32      ;
; mem:ram|RAM~9147                       ; 32      ;
; mem:ram|RAM~9146                       ; 32      ;
; mem:ram|RAM~9145                       ; 32      ;
; mem:ram|RAM~9144                       ; 32      ;
; mem:ram|RAM~9143                       ; 32      ;
; mem:ram|RAM~9142                       ; 32      ;
; mem:ram|RAM~9141                       ; 32      ;
; mem:ram|RAM~9140                       ; 32      ;
; mem:ram|RAM~9139                       ; 32      ;
; mem:ram|RAM~9138                       ; 32      ;
; mem:ram|RAM~9137                       ; 32      ;
; mem:ram|RAM~9136                       ; 32      ;
; mem:ram|RAM~9135                       ; 32      ;
; mem:ram|RAM~9134                       ; 32      ;
; mem:ram|RAM~9133                       ; 32      ;
; mem:ram|RAM~9132                       ; 32      ;
; mem:ram|RAM~9131                       ; 32      ;
; mem:ram|RAM~9130                       ; 32      ;
; mem:ram|RAM~9129                       ; 32      ;
; mem:ram|RAM~9128                       ; 32      ;
; mem:ram|RAM~9127                       ; 32      ;
; mem:ram|RAM~9126                       ; 32      ;
; mem:ram|RAM~9125                       ; 32      ;
; mem:ram|RAM~9124                       ; 32      ;
; mem:ram|RAM~9122                       ; 32      ;
; mem:ram|RAM~9120                       ; 32      ;
; mem:ram|RAM~9118                       ; 32      ;
; mem:ram|RAM~9116                       ; 32      ;
; mem:ram|RAM~9114                       ; 32      ;
; mem:ram|RAM~9112                       ; 32      ;
; mem:ram|RAM~9110                       ; 32      ;
; mem:ram|RAM~9108                       ; 32      ;
; mem:ram|RAM~9106                       ; 32      ;
; mem:ram|RAM~9104                       ; 32      ;
; mem:ram|RAM~9102                       ; 32      ;
; mem:ram|RAM~9100                       ; 32      ;
; mem:ram|RAM~9098                       ; 32      ;
; mem:ram|RAM~9096                       ; 32      ;
; mem:ram|RAM~9094                       ; 32      ;
; mem:ram|RAM~9092                       ; 32      ;
; mem:ram|RAM~9090                       ; 32      ;
; mem:ram|RAM~9088                       ; 32      ;
; mem:ram|RAM~9086                       ; 32      ;
; mem:ram|RAM~9084                       ; 32      ;
; mem:ram|RAM~9082                       ; 32      ;
; mem:ram|RAM~9080                       ; 32      ;
; mem:ram|RAM~9078                       ; 32      ;
; mem:ram|RAM~9076                       ; 32      ;
; mem:ram|RAM~9074                       ; 32      ;
; mem:ram|RAM~9072                       ; 32      ;
; mem:ram|RAM~9070                       ; 32      ;
; mem:ram|RAM~9068                       ; 32      ;
; mem:ram|RAM~9066                       ; 32      ;
; mem:ram|RAM~9064                       ; 32      ;
; mem:ram|RAM~9062                       ; 32      ;
; mem:ram|RAM~9060                       ; 32      ;
; mem:ram|RAM~9058                       ; 32      ;
; mem:ram|RAM~9056                       ; 32      ;
; mem:ram|RAM~9054                       ; 32      ;
; mem:ram|RAM~9052                       ; 32      ;
; mem:ram|RAM~9050                       ; 32      ;
; mem:ram|RAM~9048                       ; 32      ;
; mem:ram|RAM~9046                       ; 32      ;
; mem:ram|RAM~9044                       ; 32      ;
; mem:ram|RAM~9042                       ; 32      ;
; mem:ram|RAM~9040                       ; 32      ;
; mem:ram|RAM~9038                       ; 32      ;
; mem:ram|RAM~9036                       ; 32      ;
; mem:ram|RAM~9034                       ; 32      ;
; mem:ram|RAM~9032                       ; 32      ;
; mem:ram|RAM~9030                       ; 32      ;
; mem:ram|RAM~9028                       ; 32      ;
; mem:ram|RAM~9026                       ; 32      ;
; mem:ram|RAM~9024                       ; 32      ;
; mem:ram|RAM~9022                       ; 32      ;
; mem:ram|RAM~9020                       ; 32      ;
; mem:ram|RAM~9018                       ; 32      ;
; mem:ram|RAM~9016                       ; 32      ;
; mem:ram|RAM~9014                       ; 32      ;
; mem:ram|RAM~9012                       ; 32      ;
; mem:ram|RAM~9010                       ; 32      ;
; mem:ram|RAM~9008                       ; 32      ;
; mem:ram|RAM~9006                       ; 32      ;
; mem:ram|RAM~9004                       ; 32      ;
; mem:ram|RAM~9002                       ; 32      ;
; mem:ram|RAM~9000                       ; 32      ;
; mem:ram|RAM~8998                       ; 32      ;
; riscvmulti:cpu|RegisterBank[3][24]~39  ; 32      ;
; riscvmulti:cpu|RegisterBank[2][24]~38  ; 32      ;
; riscvmulti:cpu|RegisterBank[1][18]~37  ; 32      ;
; riscvmulti:cpu|RegisterBank[11][9]~35  ; 32      ;
; riscvmulti:cpu|RegisterBank[10][9]~34  ; 32      ;
; riscvmulti:cpu|RegisterBank[9][8]~33   ; 32      ;
; riscvmulti:cpu|RegisterBank[8][0]~32   ; 32      ;
; riscvmulti:cpu|RegisterBank[7][18]~31  ; 32      ;
; riscvmulti:cpu|RegisterBank[6][11]~30  ; 32      ;
; riscvmulti:cpu|RegisterBank[5][7]~29   ; 32      ;
; riscvmulti:cpu|RegisterBank[4][24]~28  ; 32      ;
; riscvmulti:cpu|RegisterBank[15][28]~27 ; 32      ;
; riscvmulti:cpu|RegisterBank[14][28]~26 ; 32      ;
; riscvmulti:cpu|RegisterBank[13][28]~24 ; 32      ;
; riscvmulti:cpu|RegisterBank[12][28]~23 ; 32      ;
; riscvmulti:cpu|RegisterBank[31][26]~22 ; 32      ;
; riscvmulti:cpu|RegisterBank[27][3]~21  ; 32      ;
; riscvmulti:cpu|RegisterBank[23][25]~19 ; 32      ;
; riscvmulti:cpu|RegisterBank[19][28]~17 ; 32      ;
; riscvmulti:cpu|RegisterBank[30][4]~16  ; 32      ;
; riscvmulti:cpu|RegisterBank[26][12]~14 ; 32      ;
; riscvmulti:cpu|RegisterBank[22][28]~13 ; 32      ;
; riscvmulti:cpu|RegisterBank[18][28]~12 ; 32      ;
; riscvmulti:cpu|RegisterBank[29][28]~10 ; 32      ;
; riscvmulti:cpu|RegisterBank[25][0]~9   ; 32      ;
; riscvmulti:cpu|RegisterBank[21][28]~7  ; 32      ;
; riscvmulti:cpu|RegisterBank[17][28]~5  ; 32      ;
; riscvmulti:cpu|RegisterBank[28][14]~4  ; 32      ;
; riscvmulti:cpu|RegisterBank[24][10]~2  ; 32      ;
; riscvmulti:cpu|RegisterBank[20][28]~1  ; 32      ;
; riscvmulti:cpu|RegisterBank[16][28]~0  ; 32      ;
; riscvmulti:cpu|Equal3~0                ; 32      ;
; riscvmulti:cpu|instr[7]~0              ; 32      ;
; riscvmulti:cpu|rs2[23]~11              ; 32      ;
; riscvmulti:cpu|writeBackData[29]~99    ; 31      ;
; riscvmulti:cpu|writeBackData[28]~95    ; 31      ;
; riscvmulti:cpu|writeBackData[24]~90    ; 31      ;
; riscvmulti:cpu|writeBackData[26]~88    ; 31      ;
; riscvmulti:cpu|writeBackData[25]~86    ; 31      ;
; riscvmulti:cpu|writeBackData[27]~84    ; 31      ;
; riscvmulti:cpu|writeBackData[31]~82    ; 31      ;
; riscvmulti:cpu|writeBackData[11]~78    ; 31      ;
; riscvmulti:cpu|writeBackData[10]~76    ; 31      ;
; riscvmulti:cpu|writeBackData[15]~74    ; 31      ;
; riscvmulti:cpu|writeBackData[14]~71    ; 31      ;
; riscvmulti:cpu|writeBackData[13]~68    ; 31      ;
; riscvmulti:cpu|writeBackData[12]~64    ; 31      ;
; riscvmulti:cpu|writeBackData[19]~60    ; 31      ;
; riscvmulti:cpu|writeBackData[18]~58    ; 31      ;
; riscvmulti:cpu|writeBackData[23]~54    ; 31      ;
; riscvmulti:cpu|writeBackData[22]~52    ; 31      ;
; riscvmulti:cpu|writeBackData[21]~50    ; 31      ;
; riscvmulti:cpu|writeBackData[20]~48    ; 31      ;
; riscvmulti:cpu|writeBackData[9]~44     ; 31      ;
; riscvmulti:cpu|writeBackData[8]~39     ; 31      ;
; riscvmulti:cpu|writeBackData[7]~34     ; 31      ;
; riscvmulti:cpu|writeBackData[6]~29     ; 31      ;
; riscvmulti:cpu|writeBackData[5]~24     ; 31      ;
; riscvmulti:cpu|writeBackData[4]~19     ; 31      ;
; riscvmulti:cpu|writeBackData[9]~5      ; 31      ;
; riscvmulti:cpu|always2~2               ; 31      ;
; riscvmulti:cpu|comb~4                  ; 31      ;
; riscvmulti:cpu|SrcB[4]~1               ; 31      ;
; riscvmulti:cpu|comb~3                  ; 31      ;
; riscvmulti:cpu|comb~2                  ; 31      ;
; riscvmulti:cpu|writeBackData[0]~180    ; 31      ;
; riscvmulti:cpu|writeBackData[1]~176    ; 31      ;
; riscvmulti:cpu|writeBackData[2]~172    ; 31      ;
; riscvmulti:cpu|writeBackData[3]~168    ; 31      ;
; riscvmulti:cpu|writeBackData[16]~164   ; 31      ;
; riscvmulti:cpu|writeBackData[17]~160   ; 31      ;
; riscvmulti:cpu|writeBackData[30]~152   ; 31      ;
; riscvmulti:cpu|instr[11]               ; 31      ;
; riscvmulti:cpu|PC[24]~3                ; 30      ;
; riscvmulti:cpu|Mux32~0                 ; 30      ;
; riscvmulti:cpu|writeBackData[15]~45    ; 29      ;
; riscvmulti:cpu|instr[9]                ; 27      ;
; riscvmulti:cpu|Equal2~1                ; 26      ;
; riscvmulti:cpu|Equal2~0                ; 26      ;
; hex_digits[7]~0                        ; 24      ;
; riscvmulti:cpu|writeBackData[9]~1      ; 22      ;
; riscvmulti:cpu|Equal7~0                ; 22      ;
; riscvmulti:cpu|instr[10]               ; 22      ;
; riscvmulti:cpu|instr[7]                ; 18      ;
; riscvmulti:cpu|instr[8]                ; 16      ;
; riscvmulti:cpu|instr[14]               ; 15      ;
; riscvmulti:cpu|writeBackData[9]~3      ; 14      ;
; riscvmulti:cpu|writeBackData[9]~2      ; 14      ;
; mem:ram|RAM~9316                       ; 12      ;
; mem:ram|RAM~9315                       ; 12      ;
; mem:ram|RAM~9314                       ; 12      ;
; mem:ram|RAM~9313                       ; 12      ;
; mem:ram|RAM~9312                       ; 12      ;
; mem:ram|RAM~9311                       ; 12      ;
; mem:ram|RAM~9310                       ; 12      ;
; mem:ram|RAM~9309                       ; 12      ;
; mem:ram|RAM~9308                       ; 12      ;
; mem:ram|RAM~9307                       ; 12      ;
; mem:ram|RAM~9306                       ; 12      ;
; mem:ram|RAM~9305                       ; 12      ;
; mem:ram|RAM~9304                       ; 12      ;
; mem:ram|RAM~9303                       ; 12      ;
; mem:ram|RAM~9302                       ; 12      ;
; mem:ram|RAM~9301                       ; 12      ;
; mem:ram|RAM~9300                       ; 12      ;
; mem:ram|RAM~9299                       ; 12      ;
; mem:ram|RAM~9298                       ; 12      ;
; mem:ram|RAM~9297                       ; 12      ;
; mem:ram|RAM~9296                       ; 12      ;
; mem:ram|RAM~9295                       ; 12      ;
; mem:ram|RAM~9294                       ; 12      ;
; mem:ram|RAM~9293                       ; 12      ;
; mem:ram|RAM~9292                       ; 12      ;
; mem:ram|RAM~9291                       ; 12      ;
; mem:ram|RAM~9290                       ; 12      ;
; mem:ram|RAM~9289                       ; 12      ;
; mem:ram|RAM~9288                       ; 12      ;
; mem:ram|RAM~9287                       ; 12      ;
; mem:ram|RAM~9286                       ; 12      ;
; mem:ram|RAM~9285                       ; 12      ;
; mem:ram|RAM~9284                       ; 12      ;
; mem:ram|RAM~9283                       ; 12      ;
; mem:ram|RAM~9282                       ; 12      ;
; mem:ram|RAM~9281                       ; 12      ;
; mem:ram|RAM~9280                       ; 12      ;
; mem:ram|RAM~9279                       ; 12      ;
; mem:ram|RAM~9278                       ; 12      ;
; mem:ram|RAM~9277                       ; 12      ;
; mem:ram|RAM~9276                       ; 12      ;
; mem:ram|RAM~9275                       ; 12      ;
; mem:ram|RAM~9274                       ; 12      ;
; mem:ram|RAM~9273                       ; 12      ;
; mem:ram|RAM~9272                       ; 12      ;
; mem:ram|RAM~9271                       ; 12      ;
; mem:ram|RAM~9270                       ; 12      ;
; mem:ram|RAM~9269                       ; 12      ;
; mem:ram|RAM~9268                       ; 12      ;
; mem:ram|RAM~9267                       ; 12      ;
; mem:ram|RAM~9266                       ; 12      ;
; mem:ram|RAM~9265                       ; 12      ;
; mem:ram|RAM~9264                       ; 12      ;
; mem:ram|RAM~9263                       ; 12      ;
; mem:ram|RAM~9262                       ; 12      ;
; mem:ram|RAM~9261                       ; 12      ;
; mem:ram|RAM~9260                       ; 12      ;
; mem:ram|RAM~9259                       ; 12      ;
; mem:ram|RAM~9258                       ; 12      ;
; mem:ram|RAM~9257                       ; 12      ;
; mem:ram|RAM~9256                       ; 12      ;
; mem:ram|RAM~9255                       ; 12      ;
; mem:ram|RAM~9254                       ; 12      ;
; mem:ram|RAM~9253                       ; 12      ;
; mem:ram|RAM~9252                       ; 12      ;
; mem:ram|RAM~9251                       ; 12      ;
; mem:ram|RAM~9250                       ; 12      ;
; mem:ram|RAM~9249                       ; 12      ;
; mem:ram|RAM~9248                       ; 12      ;
; mem:ram|RAM~9247                       ; 12      ;
; mem:ram|RAM~9246                       ; 12      ;
; mem:ram|RAM~9245                       ; 12      ;
; mem:ram|RAM~9244                       ; 12      ;
; mem:ram|RAM~9243                       ; 12      ;
; mem:ram|RAM~9242                       ; 12      ;
; mem:ram|RAM~9241                       ; 12      ;
; mem:ram|RAM~9240                       ; 12      ;
; mem:ram|RAM~9239                       ; 12      ;
; mem:ram|RAM~9238                       ; 12      ;
; mem:ram|RAM~9237                       ; 12      ;
; mem:ram|RAM~9236                       ; 12      ;
; mem:ram|RAM~9235                       ; 12      ;
; mem:ram|RAM~9234                       ; 12      ;
; mem:ram|RAM~9233                       ; 12      ;
; mem:ram|RAM~9232                       ; 12      ;
; mem:ram|RAM~9231                       ; 12      ;
; mem:ram|RAM~9230                       ; 12      ;
; mem:ram|RAM~9229                       ; 12      ;
; mem:ram|RAM~9228                       ; 12      ;
; mem:ram|RAM~9227                       ; 12      ;
; mem:ram|RAM~9226                       ; 12      ;
; mem:ram|RAM~9225                       ; 12      ;
; mem:ram|RAM~9224                       ; 12      ;
; mem:ram|RAM~9223                       ; 12      ;
; mem:ram|RAM~9222                       ; 12      ;
; mem:ram|RAM~9221                       ; 12      ;
; mem:ram|RAM~9220                       ; 12      ;
; mem:ram|RAM~9219                       ; 12      ;
; mem:ram|RAM~9218                       ; 12      ;
; mem:ram|RAM~9217                       ; 12      ;
; mem:ram|RAM~9216                       ; 12      ;
; mem:ram|RAM~9215                       ; 12      ;
; mem:ram|RAM~9214                       ; 12      ;
; mem:ram|RAM~9213                       ; 12      ;
; mem:ram|RAM~9212                       ; 12      ;
; mem:ram|RAM~9211                       ; 12      ;
; mem:ram|RAM~9210                       ; 12      ;
; mem:ram|RAM~9209                       ; 12      ;
; mem:ram|RAM~9208                       ; 12      ;
; mem:ram|RAM~9207                       ; 12      ;
; mem:ram|RAM~9206                       ; 12      ;
; mem:ram|RAM~9205                       ; 12      ;
; mem:ram|RAM~9204                       ; 12      ;
; mem:ram|RAM~9203                       ; 12      ;
; mem:ram|RAM~9202                       ; 12      ;
; mem:ram|RAM~9201                       ; 12      ;
; mem:ram|RAM~9200                       ; 12      ;
; mem:ram|RAM~9199                       ; 12      ;
; mem:ram|RAM~9198                       ; 12      ;
; mem:ram|RAM~9197                       ; 12      ;
; mem:ram|RAM~9196                       ; 12      ;
; mem:ram|RAM~9195                       ; 12      ;
; mem:ram|RAM~9194                       ; 12      ;
; mem:ram|RAM~9193                       ; 12      ;
; mem:ram|RAM~9192                       ; 12      ;
; mem:ram|RAM~9191                       ; 12      ;
; mem:ram|RAM~9190                       ; 12      ;
; mem:ram|RAM~9189                       ; 12      ;
; riscvmulti:cpu|ShiftRight0~0           ; 11      ;
; riscvmulti:cpu|Address[5]~10           ; 11      ;
; riscvmulti:cpu|Address~5               ; 11      ;
; LEDR[0]~0                              ; 10      ;
; riscvmulti:cpu|instr[30]               ; 9       ;
; readdata[0]~4                          ; 8       ;
; riscvmulti:cpu|Address[7]~6            ; 8       ;
; riscvmulti:cpu|rs1[9]                  ; 8       ;
; riscvmulti:cpu|rs1[8]                  ; 8       ;
; riscvmulti:cpu|rs1[31]                 ; 8       ;
; riscvmulti:cpu|instr[4]                ; 8       ;
; riscvmulti:cpu|instr[6]                ; 8       ;
; riscvmulti:cpu|instr[2]                ; 8       ;
; riscvmulti:cpu|shifter_in[31]~0        ; 7       ;
; riscvmulti:cpu|rs1[10]                 ; 7       ;
; riscvmulti:cpu|rs1[21]                 ; 7       ;
; riscvmulti:cpu|rs1[23]                 ; 7       ;
; riscvmulti:cpu|rs1[11]                 ; 7       ;
; riscvmulti:cpu|rs1[20]                 ; 7       ;
; riscvmulti:cpu|rs1[22]                 ; 7       ;
; riscvmulti:cpu|rs1[15]                 ; 7       ;
; riscvmulti:cpu|rs1[16]                 ; 7       ;
; riscvmulti:cpu|rs1[14]                 ; 7       ;
; riscvmulti:cpu|rs1[17]                 ; 7       ;
; riscvmulti:cpu|rs1[7]                  ; 7       ;
; riscvmulti:cpu|rs1[6]                  ; 7       ;
; riscvmulti:cpu|rs1[3]                  ; 7       ;
; riscvmulti:cpu|rs1[2]                  ; 7       ;
; hex_digits[3]                          ; 7       ;
; hex_digits[2]                          ; 7       ;
; hex_digits[1]                          ; 7       ;
; hex_digits[0]                          ; 7       ;
; hex_digits[7]                          ; 7       ;
; hex_digits[6]                          ; 7       ;
; hex_digits[5]                          ; 7       ;
; hex_digits[4]                          ; 7       ;
; hex_digits[11]                         ; 7       ;
; hex_digits[10]                         ; 7       ;
; hex_digits[9]                          ; 7       ;
; hex_digits[8]                          ; 7       ;
; hex_digits[15]                         ; 7       ;
; hex_digits[14]                         ; 7       ;
; hex_digits[13]                         ; 7       ;
; hex_digits[12]                         ; 7       ;
; hex_digits[19]                         ; 7       ;
; hex_digits[18]                         ; 7       ;
; hex_digits[17]                         ; 7       ;
; hex_digits[16]                         ; 7       ;
; hex_digits[23]                         ; 7       ;
; hex_digits[22]                         ; 7       ;
; hex_digits[21]                         ; 7       ;
; hex_digits[20]                         ; 7       ;
; riscvmulti:cpu|ShiftRight0~40          ; 6       ;
; riscvmulti:cpu|Decoder0~0              ; 6       ;
; riscvmulti:cpu|instr[29]               ; 6       ;
; riscvmulti:cpu|instr[27]               ; 6       ;
; riscvmulti:cpu|instr[26]               ; 6       ;
; riscvmulti:cpu|instr[25]               ; 6       ;
; riscvmulti:cpu|rs1[29]                 ; 6       ;
; riscvmulti:cpu|rs1[28]                 ; 6       ;
; riscvmulti:cpu|rs1[1]                  ; 6       ;
; riscvmulti:cpu|rs1[13]                 ; 6       ;
; riscvmulti:cpu|rs1[18]                 ; 6       ;
; riscvmulti:cpu|rs1[12]                 ; 6       ;
; riscvmulti:cpu|rs1[19]                 ; 6       ;
; riscvmulti:cpu|rs1[24]                 ; 6       ;
; riscvmulti:cpu|rs1[5]                  ; 6       ;
; riscvmulti:cpu|rs1[25]                 ; 6       ;
; riscvmulti:cpu|rs1[4]                  ; 6       ;
; riscvmulti:cpu|rs1[0]                  ; 6       ;
; riscvmulti:cpu|instr[28]               ; 6       ;
; riscvmulti:cpu|ShiftRight0~31          ; 5       ;
; riscvmulti:cpu|ShiftRight0~18          ; 5       ;
; riscvmulti:cpu|shifter_in[30]~1        ; 5       ;
; riscvmulti:cpu|state.EXECUTE           ; 5       ;
; readdata[1]~3                          ; 5       ;
; readdata[1]~1                          ; 5       ;
; riscvmulti:cpu|rs1[30]                 ; 5       ;
; riscvmulti:cpu|rs1[26]                 ; 5       ;
; riscvmulti:cpu|rs1[27]                 ; 5       ;
; riscvmulti:cpu|PC[5]                   ; 5       ;
; riscvmulti:cpu|instr[1]                ; 5       ;
; riscvmulti:cpu|instr[0]                ; 5       ;
; riscvmulti:cpu|instr[3]                ; 5       ;
; riscvmulti:cpu|ShiftRight0~76          ; 4       ;
; riscvmulti:cpu|writeBackData[4]~14     ; 4       ;
; riscvmulti:cpu|ShiftRight0~66          ; 4       ;
; riscvmulti:cpu|ShiftRight0~65          ; 4       ;
; riscvmulti:cpu|ShiftRight0~57          ; 4       ;
; riscvmulti:cpu|ShiftRight0~55          ; 4       ;
; riscvmulti:cpu|ShiftRight0~52          ; 4       ;
; riscvmulti:cpu|ShiftRight0~51          ; 4       ;
; riscvmulti:cpu|ShiftRight0~50          ; 4       ;
; riscvmulti:cpu|ShiftRight0~49          ; 4       ;
; riscvmulti:cpu|ShiftRight0~41          ; 4       ;
; riscvmulti:cpu|ShiftRight0~38          ; 4       ;
; riscvmulti:cpu|ShiftRight0~35          ; 4       ;
; riscvmulti:cpu|ShiftRight0~34          ; 4       ;
; riscvmulti:cpu|ShiftRight0~33          ; 4       ;
; riscvmulti:cpu|ShiftRight0~32          ; 4       ;
; mem:ram|RAM~9123                       ; 4       ;
; mem:ram|RAM~9121                       ; 4       ;
; mem:ram|RAM~9119                       ; 4       ;
; mem:ram|RAM~9117                       ; 4       ;
; mem:ram|RAM~9115                       ; 4       ;
; mem:ram|RAM~9113                       ; 4       ;
; mem:ram|RAM~9111                       ; 4       ;
; mem:ram|RAM~9109                       ; 4       ;
; mem:ram|RAM~9107                       ; 4       ;
; mem:ram|RAM~9105                       ; 4       ;
; mem:ram|RAM~9103                       ; 4       ;
; mem:ram|RAM~9101                       ; 4       ;
; mem:ram|RAM~9099                       ; 4       ;
; mem:ram|RAM~9097                       ; 4       ;
; mem:ram|RAM~9095                       ; 4       ;
; mem:ram|RAM~9093                       ; 4       ;
; mem:ram|RAM~9091                       ; 4       ;
; mem:ram|RAM~9089                       ; 4       ;
; mem:ram|RAM~9087                       ; 4       ;
; mem:ram|RAM~9085                       ; 4       ;
; mem:ram|RAM~9083                       ; 4       ;
; mem:ram|RAM~9081                       ; 4       ;
; mem:ram|RAM~9079                       ; 4       ;
; mem:ram|RAM~9077                       ; 4       ;
; mem:ram|RAM~9075                       ; 4       ;
; mem:ram|RAM~9073                       ; 4       ;
; mem:ram|RAM~9071                       ; 4       ;
; mem:ram|RAM~9069                       ; 4       ;
; mem:ram|RAM~9067                       ; 4       ;
; mem:ram|RAM~9065                       ; 4       ;
; mem:ram|RAM~9063                       ; 4       ;
; mem:ram|RAM~9061                       ; 4       ;
; mem:ram|RAM~9059                       ; 4       ;
; mem:ram|RAM~9057                       ; 4       ;
; mem:ram|RAM~9055                       ; 4       ;
; mem:ram|RAM~9053                       ; 4       ;
; mem:ram|RAM~9051                       ; 4       ;
; mem:ram|RAM~9049                       ; 4       ;
; mem:ram|RAM~9047                       ; 4       ;
; mem:ram|RAM~9045                       ; 4       ;
; mem:ram|RAM~9043                       ; 4       ;
; mem:ram|RAM~9041                       ; 4       ;
; mem:ram|RAM~9039                       ; 4       ;
; mem:ram|RAM~9037                       ; 4       ;
; mem:ram|RAM~9035                       ; 4       ;
; mem:ram|RAM~9033                       ; 4       ;
; mem:ram|RAM~9031                       ; 4       ;
; mem:ram|RAM~9029                       ; 4       ;
; mem:ram|RAM~9027                       ; 4       ;
; mem:ram|RAM~9025                       ; 4       ;
; mem:ram|RAM~9023                       ; 4       ;
; mem:ram|RAM~9021                       ; 4       ;
; mem:ram|RAM~9019                       ; 4       ;
; mem:ram|RAM~9017                       ; 4       ;
; mem:ram|RAM~9015                       ; 4       ;
; mem:ram|RAM~9013                       ; 4       ;
; mem:ram|RAM~9011                       ; 4       ;
; mem:ram|RAM~9009                       ; 4       ;
; mem:ram|RAM~9007                       ; 4       ;
; mem:ram|RAM~9005                       ; 4       ;
; mem:ram|RAM~9003                       ; 4       ;
; mem:ram|RAM~9001                       ; 4       ;
; mem:ram|RAM~8999                       ; 4       ;
; mem:ram|RAM~8997                       ; 4       ;
; riscvmulti:cpu|RegisterBank[27][3]~20  ; 4       ;
; riscvmulti:cpu|RegisterBank[18][28]~11 ; 4       ;
; riscvmulti:cpu|RegisterBank[25][0]~8   ; 4       ;
; riscvmulti:cpu|Decoder0~2              ; 4       ;
; riscvmulti:cpu|Decoder0~1              ; 4       ;
; riscvmulti:cpu|ShiftRight0~28          ; 4       ;
; riscvmulti:cpu|ShiftRight0~27          ; 4       ;
; riscvmulti:cpu|ShiftRight0~26          ; 4       ;
; riscvmulti:cpu|ShiftRight0~25          ; 4       ;
; riscvmulti:cpu|ShiftRight0~23          ; 4       ;
; riscvmulti:cpu|ShiftRight0~21          ; 4       ;
; riscvmulti:cpu|ShiftRight0~20          ; 4       ;
; riscvmulti:cpu|ShiftRight0~19          ; 4       ;
; riscvmulti:cpu|ShiftRight0~17          ; 4       ;
; riscvmulti:cpu|ShiftRight0~16          ; 4       ;
; riscvmulti:cpu|ShiftRight0~12          ; 4       ;
; riscvmulti:cpu|ShiftRight0~9           ; 4       ;
; riscvmulti:cpu|ShiftRight0~7           ; 4       ;
; riscvmulti:cpu|SrcB[31]~0              ; 4       ;
; riscvmulti:cpu|Equal0~0                ; 4       ;
; riscvmulti:cpu|state.WAIT_DATA         ; 4       ;
; riscvmulti:cpu|state.WAIT_INSTR        ; 4       ;
; riscvmulti:cpu|PC[1]                   ; 4       ;
; riscvmulti:cpu|PC[4]                   ; 4       ;
; riscvmulti:cpu|PC[8]                   ; 4       ;
; riscvmulti:cpu|ShiftRight0~67          ; 3       ;
; riscvmulti:cpu|ShiftRight0~64          ; 3       ;
; riscvmulti:cpu|ShiftRight0~53          ; 3       ;
; riscvmulti:cpu|ShiftRight0~48          ; 3       ;
; riscvmulti:cpu|ShiftRight0~36          ; 3       ;
; riscvmulti:cpu|ShiftRight0~29          ; 3       ;
; riscvmulti:cpu|ShiftRight0~24          ; 3       ;
; riscvmulti:cpu|ShiftRight0~22          ; 3       ;
; riscvmulti:cpu|ShiftRight0~13          ; 3       ;
; riscvmulti:cpu|PC[24]~2                ; 3       ;
; riscvmulti:cpu|state.LOAD              ; 3       ;
; riscvmulti:cpu|state.FETCH_INSTR       ; 3       ;
; riscvmulti:cpu|Add2~65                 ; 3       ;
; riscvmulti:cpu|Add2~61                 ; 3       ;
; riscvmulti:cpu|Add2~57                 ; 3       ;
; riscvmulti:cpu|Add2~53                 ; 3       ;
; riscvmulti:cpu|Add2~49                 ; 3       ;
; riscvmulti:cpu|Add2~45                 ; 3       ;
; riscvmulti:cpu|Add2~41                 ; 3       ;
; riscvmulti:cpu|Add2~37                 ; 3       ;
; riscvmulti:cpu|Add2~33                 ; 3       ;
; riscvmulti:cpu|Add2~29                 ; 3       ;
; riscvmulti:cpu|Add2~25                 ; 3       ;
; riscvmulti:cpu|Add2~21                 ; 3       ;
; riscvmulti:cpu|Add2~17                 ; 3       ;
; riscvmulti:cpu|Add2~13                 ; 3       ;
; riscvmulti:cpu|Add2~9                  ; 3       ;
; riscvmulti:cpu|Add2~5                  ; 3       ;
; riscvmulti:cpu|PC[9]                   ; 3       ;
; riscvmulti:cpu|PC[7]                   ; 3       ;
; riscvmulti:cpu|PC[6]                   ; 3       ;
; riscvmulti:cpu|Add5~13                 ; 3       ;
; riscvmulti:cpu|PC[3]                   ; 3       ;
; riscvmulti:cpu|PC[2]                   ; 3       ;
; SW[7]~input                            ; 2       ;
; SW[4]~input                            ; 2       ;
; SW[6]~input                            ; 2       ;
; SW[5]~input                            ; 2       ;
; riscvmulti:cpu|writeBackData[17]~122   ; 2       ;
; riscvmulti:cpu|writeBackData[16]~119   ; 2       ;
; riscvmulti:cpu|writeBackData[18]~101   ; 2       ;
; readdata[29]~41                        ; 2       ;
; readdata[27]~40                        ; 2       ;
; readdata[26]~39                        ; 2       ;
; readdata[25]~38                        ; 2       ;
; readdata[30]~34                        ; 2       ;
; mem:ram|RAM~10161                      ; 2       ;
; mem:ram|RAM~10076                      ; 2       ;
; mem:ram|RAM~10055                      ; 2       ;
; riscvmulti:cpu|ShiftRight0~117         ; 2       ;
; riscvmulti:cpu|ShiftRight0~116         ; 2       ;
; readdata[19]~32                        ; 2       ;
; riscvmulti:cpu|ShiftRight0~114         ; 2       ;
; riscvmulti:cpu|ShiftRight0~113         ; 2       ;
; readdata[18]~31                        ; 2       ;
; riscvmulti:cpu|ShiftRight0~111         ; 2       ;
; riscvmulti:cpu|ShiftRight0~110         ; 2       ;
; readdata[17]~30                        ; 2       ;
; riscvmulti:cpu|ShiftRight0~108         ; 2       ;
; riscvmulti:cpu|ShiftRight0~107         ; 2       ;
; readdata[16]~29                        ; 2       ;
; riscvmulti:cpu|ShiftRight0~105         ; 2       ;
; riscvmulti:cpu|ShiftRight0~104         ; 2       ;
; riscvmulti:cpu|ShiftRight0~102         ; 2       ;
; mem:ram|RAM~9866                       ; 2       ;
; riscvmulti:cpu|ShiftRight0~101         ; 2       ;
; riscvmulti:cpu|ShiftRight0~100         ; 2       ;
; riscvmulti:cpu|ShiftRight0~99          ; 2       ;
; riscvmulti:cpu|ShiftRight0~97          ; 2       ;
; riscvmulti:cpu|ShiftRight0~96          ; 2       ;
; riscvmulti:cpu|ShiftRight0~95          ; 2       ;
; riscvmulti:cpu|ShiftRight0~93          ; 2       ;
; riscvmulti:cpu|ShiftRight0~92          ; 2       ;
; riscvmulti:cpu|ShiftRight0~91          ; 2       ;
; mem:ram|RAM~9781                       ; 2       ;
; readdata[8]~27                         ; 2       ;
; riscvmulti:cpu|ShiftRight0~89          ; 2       ;
; riscvmulti:cpu|ShiftRight0~88          ; 2       ;
; riscvmulti:cpu|ShiftRight0~87          ; 2       ;
; riscvmulti:cpu|ShiftRight0~86          ; 2       ;
; mem:ram|RAM~9696                       ; 2       ;
; riscvmulti:cpu|ShiftRight0~85          ; 2       ;
; riscvmulti:cpu|ShiftRight0~84          ; 2       ;
; riscvmulti:cpu|ShiftRight0~83          ; 2       ;
; riscvmulti:cpu|ShiftRight0~82          ; 2       ;
; riscvmulti:cpu|ShiftRight0~81          ; 2       ;
; riscvmulti:cpu|ShiftRight0~80          ; 2       ;
; riscvmulti:cpu|ShiftRight0~79          ; 2       ;
; riscvmulti:cpu|ShiftRight0~78          ; 2       ;
; riscvmulti:cpu|ShiftRight0~77          ; 2       ;
; riscvmulti:cpu|ShiftRight0~75          ; 2       ;
; riscvmulti:cpu|ShiftRight0~74          ; 2       ;
; riscvmulti:cpu|ShiftRight0~73          ; 2       ;
; riscvmulti:cpu|ShiftRight0~72          ; 2       ;
; riscvmulti:cpu|ShiftRight0~71          ; 2       ;
; riscvmulti:cpu|ShiftRight0~68          ; 2       ;
; riscvmulti:cpu|ShiftRight0~63          ; 2       ;
; riscvmulti:cpu|ShiftRight0~62          ; 2       ;
; riscvmulti:cpu|ShiftRight0~61          ; 2       ;
; riscvmulti:cpu|ShiftRight0~59          ; 2       ;
; riscvmulti:cpu|ShiftRight0~56          ; 2       ;
; riscvmulti:cpu|ShiftRight0~54          ; 2       ;
; riscvmulti:cpu|ShiftRight0~47          ; 2       ;
; riscvmulti:cpu|ShiftRight0~46          ; 2       ;
; riscvmulti:cpu|ShiftRight0~45          ; 2       ;
; riscvmulti:cpu|ShiftRight0~43          ; 2       ;
; riscvmulti:cpu|ShiftRight0~39          ; 2       ;
; riscvmulti:cpu|ShiftRight0~37          ; 2       ;
; mem:ram|RAM~9611                       ; 2       ;
; readdata[9]~25                         ; 2       ;
; readdata[28]~24                        ; 2       ;
; riscvmulti:cpu|SrcB[5]~31              ; 2       ;
; riscvmulti:cpu|SrcB[11]~30             ; 2       ;
; riscvmulti:cpu|SrcB[12]~29             ; 2       ;
; riscvmulti:cpu|SrcB[13]~28             ; 2       ;
; riscvmulti:cpu|SrcB[14]~27             ; 2       ;
; riscvmulti:cpu|SrcB[16]~26             ; 2       ;
; riscvmulti:cpu|SrcB[21]~25             ; 2       ;
; riscvmulti:cpu|SrcB[22]~24             ; 2       ;
; riscvmulti:cpu|SrcB[23]~23             ; 2       ;
; riscvmulti:cpu|SrcB[24]~22             ; 2       ;
; riscvmulti:cpu|SrcB[26]~21             ; 2       ;
; riscvmulti:cpu|SrcB[7]~20              ; 2       ;
; riscvmulti:cpu|SrcB[6]~19              ; 2       ;
; riscvmulti:cpu|SrcB[8]~18              ; 2       ;
; riscvmulti:cpu|SrcB[9]~17              ; 2       ;
; riscvmulti:cpu|SrcB[10]~16             ; 2       ;
; riscvmulti:cpu|SrcB[15]~15             ; 2       ;
; riscvmulti:cpu|SrcB[17]~14             ; 2       ;
; riscvmulti:cpu|SrcB[18]~13             ; 2       ;
; riscvmulti:cpu|SrcB[19]~12             ; 2       ;
; riscvmulti:cpu|SrcB[20]~11             ; 2       ;
; riscvmulti:cpu|SrcB[25]~10             ; 2       ;
; riscvmulti:cpu|SrcB[27]~9              ; 2       ;
; riscvmulti:cpu|SrcB[28]~8              ; 2       ;
; riscvmulti:cpu|SrcB[29]~7              ; 2       ;
; riscvmulti:cpu|SrcB[30]~6              ; 2       ;
; mem:ram|RAM~9484                       ; 2       ;
; mem:ram|RAM~9463                       ; 2       ;
; readdata[13]~22                        ; 2       ;
; readdata[31]~21                        ; 2       ;
; readdata[12]~20                        ; 2       ;
; riscvmulti:cpu|RegisterBank[1][18]~36  ; 2       ;
; riscvmulti:cpu|RegisterBank[14][28]~25 ; 2       ;
; readdata[21]~19                        ; 2       ;
; readdata[20]~18                        ; 2       ;
; riscvmulti:cpu|RegisterBank[23][25]~18 ; 2       ;
; riscvmulti:cpu|RegisterBank[21][28]~6  ; 2       ;
; readdata[23]~17                        ; 2       ;
; readdata[22]~16                        ; 2       ;
; riscvmulti:cpu|RegisterBank[28][14]~3  ; 2       ;
; riscvmulti:cpu|ShiftRight0~30          ; 2       ;
; riscvmulti:cpu|ShiftRight0~11          ; 2       ;
; riscvmulti:cpu|ShiftRight0~10          ; 2       ;
; riscvmulti:cpu|ShiftRight0~8           ; 2       ;
; riscvmulti:cpu|ShiftRight0~6           ; 2       ;
; riscvmulti:cpu|ShiftRight0~5           ; 2       ;
; riscvmulti:cpu|ShiftRight0~4           ; 2       ;
; riscvmulti:cpu|ShiftRight0~3           ; 2       ;
; riscvmulti:cpu|ShiftRight0~2           ; 2       ;
; riscvmulti:cpu|ShiftRight0~1           ; 2       ;
; readdata[24]~15                        ; 2       ;
; riscvmulti:cpu|Equal10~5               ; 2       ;
; mem:ram|RAM~8786                       ; 2       ;
; mem:ram|RAM~8701                       ; 2       ;
; readdata[1]~11                         ; 2       ;
; mem:ram|RAM~8616                       ; 2       ;
; readdata[0]~9                          ; 2       ;
; mem:ram|RAM~8531                       ; 2       ;
; readdata[3]~7                          ; 2       ;
; mem:ram|RAM~8446                       ; 2       ;
; readdata[2]~5                          ; 2       ;
; mem:ram|RAM~8361                       ; 2       ;
; mem:ram|RAM~8276                       ; 2       ;
; riscvmulti:cpu|state.FETCH_REGS        ; 2       ;
; riscvmulti:cpu|PC[29]                  ; 2       ;
; riscvmulti:cpu|PC[28]                  ; 2       ;
; riscvmulti:cpu|PC[30]                  ; 2       ;
; riscvmulti:cpu|PC[24]                  ; 2       ;
; riscvmulti:cpu|PC[26]                  ; 2       ;
; riscvmulti:cpu|PC[25]                  ; 2       ;
; riscvmulti:cpu|PC[27]                  ; 2       ;
; riscvmulti:cpu|PC[31]                  ; 2       ;
; riscvmulti:cpu|Add0~125                ; 2       ;
; riscvmulti:cpu|Add3~117                ; 2       ;
; riscvmulti:cpu|Add4~121                ; 2       ;
; riscvmulti:cpu|Add0~121                ; 2       ;
; riscvmulti:cpu|Add3~113                ; 2       ;
; riscvmulti:cpu|Add4~117                ; 2       ;
; riscvmulti:cpu|Add0~117                ; 2       ;
; riscvmulti:cpu|Add3~109                ; 2       ;
; riscvmulti:cpu|Add4~113                ; 2       ;
; riscvmulti:cpu|Add0~113                ; 2       ;
; riscvmulti:cpu|Add3~105                ; 2       ;
; riscvmulti:cpu|Add4~109                ; 2       ;
; riscvmulti:cpu|Add0~109                ; 2       ;
; riscvmulti:cpu|Add3~101                ; 2       ;
; riscvmulti:cpu|Add4~105                ; 2       ;
; riscvmulti:cpu|Add0~105                ; 2       ;
; riscvmulti:cpu|Add3~97                 ; 2       ;
; riscvmulti:cpu|Add4~101                ; 2       ;
; riscvmulti:cpu|Add0~101                ; 2       ;
; riscvmulti:cpu|Add3~93                 ; 2       ;
; riscvmulti:cpu|Add4~97                 ; 2       ;
; riscvmulti:cpu|PC[11]                  ; 2       ;
; riscvmulti:cpu|PC[10]                  ; 2       ;
; riscvmulti:cpu|PC[15]                  ; 2       ;
; riscvmulti:cpu|PC[14]                  ; 2       ;
; riscvmulti:cpu|PC[13]                  ; 2       ;
; riscvmulti:cpu|PC[12]                  ; 2       ;
; riscvmulti:cpu|PC[19]                  ; 2       ;
; riscvmulti:cpu|PC[18]                  ; 2       ;
; riscvmulti:cpu|PC[17]                  ; 2       ;
; riscvmulti:cpu|PC[16]                  ; 2       ;
; riscvmulti:cpu|PC[23]                  ; 2       ;
; riscvmulti:cpu|PC[22]                  ; 2       ;
; riscvmulti:cpu|PC[21]                  ; 2       ;
; riscvmulti:cpu|PC[20]                  ; 2       ;
; riscvmulti:cpu|Add0~97                 ; 2       ;
; riscvmulti:cpu|Add3~89                 ; 2       ;
; riscvmulti:cpu|Add4~93                 ; 2       ;
; riscvmulti:cpu|RegisterBank[15][29]    ; 2       ;
; riscvmulti:cpu|RegisterBank[14][29]    ; 2       ;
; riscvmulti:cpu|RegisterBank[13][29]    ; 2       ;
; riscvmulti:cpu|RegisterBank[12][29]    ; 2       ;
; riscvmulti:cpu|RegisterBank[11][29]    ; 2       ;
; riscvmulti:cpu|RegisterBank[10][29]    ; 2       ;
; riscvmulti:cpu|RegisterBank[9][29]     ; 2       ;
; riscvmulti:cpu|RegisterBank[8][29]     ; 2       ;
; riscvmulti:cpu|RegisterBank[7][29]     ; 2       ;
; riscvmulti:cpu|RegisterBank[6][29]     ; 2       ;
; riscvmulti:cpu|RegisterBank[5][29]     ; 2       ;
; riscvmulti:cpu|RegisterBank[4][29]     ; 2       ;
; riscvmulti:cpu|RegisterBank[3][29]     ; 2       ;
; riscvmulti:cpu|RegisterBank[2][29]     ; 2       ;
; riscvmulti:cpu|RegisterBank[1][29]     ; 2       ;
; riscvmulti:cpu|RegisterBank[31][29]    ; 2       ;
; riscvmulti:cpu|RegisterBank[27][29]    ; 2       ;
; riscvmulti:cpu|RegisterBank[23][29]    ; 2       ;
; riscvmulti:cpu|RegisterBank[19][29]    ; 2       ;
; riscvmulti:cpu|RegisterBank[30][29]    ; 2       ;
; riscvmulti:cpu|RegisterBank[26][29]    ; 2       ;
; riscvmulti:cpu|RegisterBank[22][29]    ; 2       ;
; riscvmulti:cpu|RegisterBank[18][29]    ; 2       ;
; riscvmulti:cpu|RegisterBank[29][29]    ; 2       ;
; riscvmulti:cpu|RegisterBank[25][29]    ; 2       ;
; riscvmulti:cpu|RegisterBank[21][29]    ; 2       ;
; riscvmulti:cpu|RegisterBank[17][29]    ; 2       ;
; riscvmulti:cpu|RegisterBank[28][29]    ; 2       ;
; riscvmulti:cpu|RegisterBank[24][29]    ; 2       ;
; riscvmulti:cpu|RegisterBank[20][29]    ; 2       ;
; riscvmulti:cpu|RegisterBank[16][29]    ; 2       ;
; riscvmulti:cpu|RegisterBank[15][28]    ; 2       ;
; riscvmulti:cpu|RegisterBank[14][28]    ; 2       ;
; riscvmulti:cpu|RegisterBank[13][28]    ; 2       ;
; riscvmulti:cpu|RegisterBank[12][28]    ; 2       ;
; riscvmulti:cpu|RegisterBank[11][28]    ; 2       ;
; riscvmulti:cpu|RegisterBank[10][28]    ; 2       ;
; riscvmulti:cpu|RegisterBank[9][28]     ; 2       ;
; riscvmulti:cpu|RegisterBank[8][28]     ; 2       ;
; riscvmulti:cpu|RegisterBank[7][28]     ; 2       ;
; riscvmulti:cpu|RegisterBank[6][28]     ; 2       ;
; riscvmulti:cpu|RegisterBank[5][28]     ; 2       ;
; riscvmulti:cpu|RegisterBank[4][28]     ; 2       ;
; riscvmulti:cpu|RegisterBank[3][28]     ; 2       ;
; riscvmulti:cpu|RegisterBank[2][28]     ; 2       ;
; riscvmulti:cpu|RegisterBank[1][28]     ; 2       ;
; riscvmulti:cpu|RegisterBank[31][28]    ; 2       ;
; riscvmulti:cpu|RegisterBank[27][28]    ; 2       ;
; riscvmulti:cpu|RegisterBank[23][28]    ; 2       ;
; riscvmulti:cpu|RegisterBank[19][28]    ; 2       ;
; riscvmulti:cpu|RegisterBank[30][28]    ; 2       ;
; riscvmulti:cpu|RegisterBank[26][28]    ; 2       ;
; riscvmulti:cpu|RegisterBank[22][28]    ; 2       ;
; riscvmulti:cpu|RegisterBank[18][28]    ; 2       ;
; riscvmulti:cpu|RegisterBank[29][28]    ; 2       ;
; riscvmulti:cpu|RegisterBank[25][28]    ; 2       ;
; riscvmulti:cpu|RegisterBank[21][28]    ; 2       ;
; riscvmulti:cpu|RegisterBank[17][28]    ; 2       ;
; riscvmulti:cpu|RegisterBank[28][28]    ; 2       ;
; riscvmulti:cpu|RegisterBank[24][28]    ; 2       ;
; riscvmulti:cpu|RegisterBank[20][28]    ; 2       ;
; riscvmulti:cpu|RegisterBank[16][28]    ; 2       ;
; riscvmulti:cpu|RegisterBank[15][30]    ; 2       ;
; riscvmulti:cpu|RegisterBank[14][30]    ; 2       ;
; riscvmulti:cpu|RegisterBank[13][30]    ; 2       ;
; riscvmulti:cpu|RegisterBank[12][30]    ; 2       ;
; riscvmulti:cpu|RegisterBank[11][30]    ; 2       ;
; riscvmulti:cpu|RegisterBank[10][30]    ; 2       ;
; riscvmulti:cpu|RegisterBank[9][30]     ; 2       ;
; riscvmulti:cpu|RegisterBank[8][30]     ; 2       ;
; riscvmulti:cpu|RegisterBank[7][30]     ; 2       ;
; riscvmulti:cpu|RegisterBank[6][30]     ; 2       ;
; riscvmulti:cpu|RegisterBank[5][30]     ; 2       ;
; riscvmulti:cpu|RegisterBank[4][30]     ; 2       ;
; riscvmulti:cpu|RegisterBank[3][30]     ; 2       ;
; riscvmulti:cpu|RegisterBank[2][30]     ; 2       ;
; riscvmulti:cpu|RegisterBank[1][30]     ; 2       ;
; riscvmulti:cpu|RegisterBank[31][30]    ; 2       ;
; riscvmulti:cpu|RegisterBank[27][30]    ; 2       ;
; riscvmulti:cpu|RegisterBank[23][30]    ; 2       ;
; riscvmulti:cpu|RegisterBank[19][30]    ; 2       ;
; riscvmulti:cpu|RegisterBank[30][30]    ; 2       ;
; riscvmulti:cpu|RegisterBank[26][30]    ; 2       ;
; riscvmulti:cpu|RegisterBank[22][30]    ; 2       ;
; riscvmulti:cpu|RegisterBank[18][30]    ; 2       ;
; riscvmulti:cpu|RegisterBank[29][30]    ; 2       ;
; riscvmulti:cpu|RegisterBank[25][30]    ; 2       ;
; riscvmulti:cpu|RegisterBank[21][30]    ; 2       ;
; riscvmulti:cpu|RegisterBank[17][30]    ; 2       ;
; riscvmulti:cpu|RegisterBank[28][30]    ; 2       ;
; riscvmulti:cpu|RegisterBank[24][30]    ; 2       ;
; riscvmulti:cpu|RegisterBank[20][30]    ; 2       ;
; riscvmulti:cpu|RegisterBank[16][30]    ; 2       ;
; riscvmulti:cpu|RegisterBank[15][24]    ; 2       ;
; riscvmulti:cpu|RegisterBank[14][24]    ; 2       ;
; riscvmulti:cpu|RegisterBank[13][24]    ; 2       ;
; riscvmulti:cpu|RegisterBank[12][24]    ; 2       ;
; riscvmulti:cpu|RegisterBank[11][24]    ; 2       ;
; riscvmulti:cpu|RegisterBank[10][24]    ; 2       ;
; riscvmulti:cpu|RegisterBank[9][24]     ; 2       ;
; riscvmulti:cpu|RegisterBank[8][24]     ; 2       ;
; riscvmulti:cpu|RegisterBank[7][24]     ; 2       ;
; riscvmulti:cpu|RegisterBank[6][24]     ; 2       ;
; riscvmulti:cpu|RegisterBank[5][24]     ; 2       ;
; riscvmulti:cpu|RegisterBank[4][24]     ; 2       ;
; riscvmulti:cpu|RegisterBank[3][24]     ; 2       ;
; riscvmulti:cpu|RegisterBank[2][24]     ; 2       ;
; riscvmulti:cpu|RegisterBank[1][24]     ; 2       ;
; riscvmulti:cpu|RegisterBank[31][24]    ; 2       ;
; riscvmulti:cpu|RegisterBank[27][24]    ; 2       ;
; riscvmulti:cpu|RegisterBank[23][24]    ; 2       ;
; riscvmulti:cpu|RegisterBank[19][24]    ; 2       ;
; riscvmulti:cpu|RegisterBank[30][24]    ; 2       ;
; riscvmulti:cpu|RegisterBank[26][24]    ; 2       ;
; riscvmulti:cpu|RegisterBank[22][24]    ; 2       ;
; riscvmulti:cpu|RegisterBank[18][24]    ; 2       ;
; riscvmulti:cpu|RegisterBank[29][24]    ; 2       ;
; riscvmulti:cpu|RegisterBank[25][24]    ; 2       ;
; riscvmulti:cpu|RegisterBank[21][24]    ; 2       ;
; riscvmulti:cpu|RegisterBank[17][24]    ; 2       ;
; riscvmulti:cpu|RegisterBank[28][24]    ; 2       ;
; riscvmulti:cpu|RegisterBank[24][24]    ; 2       ;
; riscvmulti:cpu|RegisterBank[20][24]    ; 2       ;
; riscvmulti:cpu|RegisterBank[16][24]    ; 2       ;
; riscvmulti:cpu|RegisterBank[15][26]    ; 2       ;
; riscvmulti:cpu|RegisterBank[14][26]    ; 2       ;
; riscvmulti:cpu|RegisterBank[13][26]    ; 2       ;
; riscvmulti:cpu|RegisterBank[12][26]    ; 2       ;
; riscvmulti:cpu|RegisterBank[11][26]    ; 2       ;
; riscvmulti:cpu|RegisterBank[10][26]    ; 2       ;
; riscvmulti:cpu|RegisterBank[9][26]     ; 2       ;
; riscvmulti:cpu|RegisterBank[8][26]     ; 2       ;
; riscvmulti:cpu|RegisterBank[7][26]     ; 2       ;
; riscvmulti:cpu|RegisterBank[6][26]     ; 2       ;
; riscvmulti:cpu|RegisterBank[5][26]     ; 2       ;
; riscvmulti:cpu|RegisterBank[4][26]     ; 2       ;
; riscvmulti:cpu|RegisterBank[3][26]     ; 2       ;
; riscvmulti:cpu|RegisterBank[2][26]     ; 2       ;
; riscvmulti:cpu|RegisterBank[1][26]     ; 2       ;
; riscvmulti:cpu|RegisterBank[31][26]    ; 2       ;
; riscvmulti:cpu|RegisterBank[27][26]    ; 2       ;
; riscvmulti:cpu|RegisterBank[23][26]    ; 2       ;
; riscvmulti:cpu|RegisterBank[19][26]    ; 2       ;
; riscvmulti:cpu|RegisterBank[30][26]    ; 2       ;
; riscvmulti:cpu|RegisterBank[26][26]    ; 2       ;
; riscvmulti:cpu|RegisterBank[22][26]    ; 2       ;
; riscvmulti:cpu|RegisterBank[18][26]    ; 2       ;
; riscvmulti:cpu|RegisterBank[29][26]    ; 2       ;
; riscvmulti:cpu|RegisterBank[25][26]    ; 2       ;
; riscvmulti:cpu|RegisterBank[21][26]    ; 2       ;
; riscvmulti:cpu|RegisterBank[17][26]    ; 2       ;
; riscvmulti:cpu|RegisterBank[28][26]    ; 2       ;
; riscvmulti:cpu|RegisterBank[24][26]    ; 2       ;
; riscvmulti:cpu|RegisterBank[20][26]    ; 2       ;
; riscvmulti:cpu|RegisterBank[16][26]    ; 2       ;
; riscvmulti:cpu|RegisterBank[15][25]    ; 2       ;
; riscvmulti:cpu|RegisterBank[14][25]    ; 2       ;
; riscvmulti:cpu|RegisterBank[13][25]    ; 2       ;
; riscvmulti:cpu|RegisterBank[12][25]    ; 2       ;
; riscvmulti:cpu|RegisterBank[11][25]    ; 2       ;
; riscvmulti:cpu|RegisterBank[10][25]    ; 2       ;
; riscvmulti:cpu|RegisterBank[9][25]     ; 2       ;
; riscvmulti:cpu|RegisterBank[8][25]     ; 2       ;
; riscvmulti:cpu|RegisterBank[7][25]     ; 2       ;
; riscvmulti:cpu|RegisterBank[6][25]     ; 2       ;
; riscvmulti:cpu|RegisterBank[5][25]     ; 2       ;
; riscvmulti:cpu|RegisterBank[4][25]     ; 2       ;
; riscvmulti:cpu|RegisterBank[3][25]     ; 2       ;
; riscvmulti:cpu|RegisterBank[2][25]     ; 2       ;
; riscvmulti:cpu|RegisterBank[1][25]     ; 2       ;
; riscvmulti:cpu|RegisterBank[31][25]    ; 2       ;
; riscvmulti:cpu|RegisterBank[27][25]    ; 2       ;
; riscvmulti:cpu|RegisterBank[23][25]    ; 2       ;
; riscvmulti:cpu|RegisterBank[19][25]    ; 2       ;
; riscvmulti:cpu|RegisterBank[30][25]    ; 2       ;
+----------------------------------------+---------+


+--------------------------------------------------------+
; Interconnect Usage Summary                             ;
+----------------------------+---------------------------+
; Interconnect Resource Type ; Usage                     ;
+----------------------------+---------------------------+
; Block interconnects        ; 16,231 / 140,056 ( 12 % ) ;
; C12 interconnects          ; 1,486 / 6,048 ( 25 % )    ;
; C2 interconnects           ; 8,034 / 54,648 ( 15 % )   ;
; C4 interconnects           ; 4,895 / 25,920 ( 19 % )   ;
; Local interconnects        ; 2,469 / 36,960 ( 7 % )    ;
; R14 interconnects          ; 1,696 / 5,984 ( 28 % )    ;
; R3 interconnects           ; 9,094 / 60,192 ( 15 % )   ;
; R6 interconnects           ; 18,071 / 127,072 ( 14 % ) ;
+----------------------------+---------------------------+


+--------------------------------------------------------+
; Other Routing Usage Summary                            ;
+------------------------------+-------------------------+
; Other Routing Resource Type  ; Usage                   ;
+------------------------------+-------------------------+
; DQS bus muxes                ; 0 / 17 ( 0 % )          ;
; DQS-18 I/O buses             ; 0 / 17 ( 0 % )          ;
; DQS-9 I/O buses              ; 0 / 17 ( 0 % )          ;
; Direct links                 ; 341 / 140,056 ( < 1 % ) ;
; Global clocks                ; 1 / 16 ( 6 % )          ;
; Quadrant clocks              ; 0 / 88 ( 0 % )          ;
; R14/C12 interconnect drivers ; 3,015 / 9,504 ( 32 % )  ;
; Spine clocks                 ; 4 / 120 ( 3 % )         ;
; Wire stub REs                ; 0 / 7,344 ( 0 % )       ;
+------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 67        ; 0            ; 67        ; 0            ; 0            ; 67        ; 67        ; 0            ; 67        ; 67        ; 0            ; 52           ; 0            ; 0            ; 0            ; 0            ; 52           ; 0            ; 0            ; 0            ; 0            ; 52           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 67           ; 0         ; 67           ; 67           ; 0         ; 0         ; 67           ; 0         ; 0         ; 67           ; 15           ; 67           ; 67           ; 67           ; 67           ; 15           ; 67           ; 67           ; 67           ; 67           ; 15           ; 67           ; 67           ; 67           ; 67           ; 67           ; 67           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; LEDR[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[8]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[9]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[9]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[6]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[7]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[8]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; counter[0]      ; counter[0]           ; 41.8              ;
; CLOCK_50        ; CLOCK_50             ; 2.8               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+--------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                              ;
+----------------------------------+-------------------------------------+-------------------+
; Source Register                  ; Destination Register                ; Delay Added in ns ;
+----------------------------------+-------------------------------------+-------------------+
; counter[0]                       ; counter[0]                          ; 2.766             ;
; riscvmulti:cpu|instr[28]         ; riscvmulti:cpu|RegisterBank[16][28] ; 0.936             ;
; riscvmulti:cpu|instr[22]         ; riscvmulti:cpu|RegisterBank[16][22] ; 0.768             ;
; riscvmulti:cpu|instr[24]         ; riscvmulti:cpu|RegisterBank[16][24] ; 0.753             ;
; riscvmulti:cpu|state.FETCH_INSTR ; riscvmulti:cpu|RegisterBank[16][11] ; 0.735             ;
; riscvmulti:cpu|instr[20]         ; riscvmulti:cpu|RegisterBank[16][20] ; 0.733             ;
; riscvmulti:cpu|state.LOAD        ; riscvmulti:cpu|RegisterBank[16][11] ; 0.718             ;
; riscvmulti:cpu|state.STORE       ; riscvmulti:cpu|RegisterBank[16][11] ; 0.717             ;
; riscvmulti:cpu|PC[4]             ; riscvmulti:cpu|PC[4]                ; 0.708             ;
; riscvmulti:cpu|instr[23]         ; riscvmulti:cpu|RegisterBank[16][23] ; 0.705             ;
; riscvmulti:cpu|state.WAIT_DATA   ; riscvmulti:cpu|RegisterBank[16][11] ; 0.678             ;
; riscvmulti:cpu|state.FETCH_REGS  ; riscvmulti:cpu|state.EXECUTE        ; 0.648             ;
; mem:ram|RAM~2219                 ; riscvmulti:cpu|RegisterBank[16][11] ; 0.617             ;
; mem:ram|RAM~2731                 ; riscvmulti:cpu|RegisterBank[16][11] ; 0.617             ;
; mem:ram|RAM~3243                 ; riscvmulti:cpu|RegisterBank[16][11] ; 0.617             ;
; mem:ram|RAM~3755                 ; riscvmulti:cpu|RegisterBank[16][11] ; 0.617             ;
; riscvmulti:cpu|PC[7]             ; riscvmulti:cpu|RegisterBank[16][11] ; 0.617             ;
; riscvmulti:cpu|rs1[7]            ; riscvmulti:cpu|RegisterBank[16][11] ; 0.617             ;
; riscvmulti:cpu|instr[9]          ; riscvmulti:cpu|RegisterBank[16][11] ; 0.617             ;
; riscvmulti:cpu|instr[11]         ; riscvmulti:cpu|RegisterBank[16][11] ; 0.617             ;
; riscvmulti:cpu|rs1[5]            ; riscvmulti:cpu|RegisterBank[16][11] ; 0.617             ;
; riscvmulti:cpu|instr[5]          ; riscvmulti:cpu|RegisterBank[16][11] ; 0.617             ;
; riscvmulti:cpu|rs1[1]            ; riscvmulti:cpu|RegisterBank[16][11] ; 0.617             ;
; riscvmulti:cpu|instr[2]          ; riscvmulti:cpu|RegisterBank[16][11] ; 0.617             ;
; riscvmulti:cpu|instr[3]          ; riscvmulti:cpu|RegisterBank[16][11] ; 0.617             ;
; riscvmulti:cpu|instr[8]          ; riscvmulti:cpu|RegisterBank[16][11] ; 0.617             ;
; riscvmulti:cpu|rs1[6]            ; riscvmulti:cpu|RegisterBank[16][11] ; 0.617             ;
; riscvmulti:cpu|PC[6]             ; riscvmulti:cpu|RegisterBank[16][11] ; 0.617             ;
; riscvmulti:cpu|instr[0]          ; riscvmulti:cpu|RegisterBank[16][11] ; 0.617             ;
; riscvmulti:cpu|instr[10]         ; riscvmulti:cpu|RegisterBank[16][11] ; 0.617             ;
; riscvmulti:cpu|instr[21]         ; riscvmulti:cpu|RegisterBank[16][11] ; 0.617             ;
; riscvmulti:cpu|instr[7]          ; riscvmulti:cpu|RegisterBank[16][11] ; 0.617             ;
; riscvmulti:cpu|rs1[4]            ; riscvmulti:cpu|RegisterBank[16][11] ; 0.617             ;
; riscvmulti:cpu|rs1[3]            ; riscvmulti:cpu|RegisterBank[16][11] ; 0.617             ;
; riscvmulti:cpu|instr[26]         ; riscvmulti:cpu|RegisterBank[16][11] ; 0.617             ;
; riscvmulti:cpu|instr[25]         ; riscvmulti:cpu|RegisterBank[16][11] ; 0.617             ;
; riscvmulti:cpu|instr[1]          ; riscvmulti:cpu|RegisterBank[16][11] ; 0.617             ;
; riscvmulti:cpu|instr[27]         ; riscvmulti:cpu|RegisterBank[16][11] ; 0.617             ;
; riscvmulti:cpu|rs1[2]            ; riscvmulti:cpu|RegisterBank[16][11] ; 0.617             ;
; riscvmulti:cpu|instr[6]          ; riscvmulti:cpu|RegisterBank[16][11] ; 0.617             ;
; riscvmulti:cpu|instr[4]          ; riscvmulti:cpu|RegisterBank[16][11] ; 0.617             ;
; riscvmulti:cpu|state.WAIT_INSTR  ; riscvmulti:cpu|RegisterBank[16][11] ; 0.617             ;
; riscvmulti:cpu|rs1[0]            ; riscvmulti:cpu|RegisterBank[16][11] ; 0.617             ;
; riscvmulti:cpu|PC[1]             ; riscvmulti:cpu|PC[1]                ; 0.612             ;
; riscvmulti:cpu|rs1[31]           ; riscvmulti:cpu|RegisterBank[16][31] ; 0.602             ;
; mem:ram|RAM~371                  ; riscvmulti:cpu|RegisterBank[16][19] ; 0.595             ;
; mem:ram|RAM~883                  ; riscvmulti:cpu|RegisterBank[16][19] ; 0.595             ;
; mem:ram|RAM~1395                 ; riscvmulti:cpu|RegisterBank[16][19] ; 0.595             ;
; mem:ram|RAM~1907                 ; riscvmulti:cpu|RegisterBank[16][19] ; 0.595             ;
; riscvmulti:cpu|PC[22]            ; riscvmulti:cpu|RegisterBank[16][22] ; 0.572             ;
; riscvmulti:cpu|PC[10]            ; riscvmulti:cpu|RegisterBank[16][22] ; 0.569             ;
; riscvmulti:cpu|PC[21]            ; riscvmulti:cpu|RegisterBank[16][22] ; 0.568             ;
; riscvmulti:cpu|instr[12]         ; riscvmulti:cpu|RegisterBank[16][12] ; 0.479             ;
; riscvmulti:cpu|PC[28]            ; riscvmulti:cpu|PC[31]               ; 0.478             ;
; riscvmulti:cpu|PC[8]             ; riscvmulti:cpu|PC[9]                ; 0.476             ;
; riscvmulti:cpu|PC[9]             ; riscvmulti:cpu|PC[9]                ; 0.472             ;
; mem:ram|RAM~871                  ; riscvmulti:cpu|RegisterBank[16][7]  ; 0.470             ;
; mem:ram|RAM~839                  ; riscvmulti:cpu|RegisterBank[16][7]  ; 0.470             ;
; mem:ram|RAM~807                  ; riscvmulti:cpu|RegisterBank[16][7]  ; 0.470             ;
; mem:ram|RAM~775                  ; riscvmulti:cpu|RegisterBank[16][7]  ; 0.470             ;
; riscvmulti:cpu|PC[3]             ; riscvmulti:cpu|RegisterBank[16][7]  ; 0.470             ;
; riscvmulti:cpu|PC[2]             ; riscvmulti:cpu|RegisterBank[16][7]  ; 0.470             ;
; riscvmulti:cpu|PC[24]            ; riscvmulti:cpu|RegisterBank[16][24] ; 0.438             ;
; riscvmulti:cpu|PC[23]            ; riscvmulti:cpu|RegisterBank[16][24] ; 0.436             ;
; mem:ram|RAM~5838                 ; riscvmulti:cpu|RegisterBank[16][14] ; 0.434             ;
; mem:ram|RAM~5843                 ; riscvmulti:cpu|RegisterBank[16][19] ; 0.418             ;
; mem:ram|RAM~5331                 ; riscvmulti:cpu|RegisterBank[16][19] ; 0.414             ;
; riscvmulti:cpu|instr[13]         ; riscvmulti:cpu|RegisterBank[16][12] ; 0.406             ;
; riscvmulti:cpu|rs2[12]           ; mem:ram|RAM~524                     ; 0.389             ;
; mem:ram|RAM~4814                 ; riscvmulti:cpu|RegisterBank[16][14] ; 0.378             ;
; riscvmulti:cpu|rs2[16]           ; mem:ram|RAM~720                     ; 0.370             ;
; riscvmulti:cpu|rs2[15]           ; mem:ram|RAM~527                     ; 0.345             ;
; riscvmulti:cpu|rs2[4]            ; riscvmulti:cpu|RegisterBank[16][12] ; 0.344             ;
; riscvmulti:cpu|rs1[30]           ; riscvmulti:cpu|RegisterBank[16][12] ; 0.344             ;
; riscvmulti:cpu|rs1[26]           ; riscvmulti:cpu|RegisterBank[16][12] ; 0.344             ;
; riscvmulti:cpu|rs1[12]           ; riscvmulti:cpu|RegisterBank[16][12] ; 0.344             ;
; riscvmulti:cpu|rs1[17]           ; riscvmulti:cpu|RegisterBank[16][12] ; 0.344             ;
; riscvmulti:cpu|rs1[21]           ; riscvmulti:cpu|RegisterBank[16][12] ; 0.344             ;
; riscvmulti:cpu|rs1[20]           ; riscvmulti:cpu|RegisterBank[16][12] ; 0.344             ;
; riscvmulti:cpu|rs1[11]           ; riscvmulti:cpu|RegisterBank[16][12] ; 0.344             ;
; riscvmulti:cpu|rs1[8]            ; riscvmulti:cpu|RegisterBank[16][12] ; 0.344             ;
; riscvmulti:cpu|rs1[9]            ; riscvmulti:cpu|RegisterBank[16][12] ; 0.344             ;
; riscvmulti:cpu|rs1[10]           ; riscvmulti:cpu|RegisterBank[16][12] ; 0.344             ;
; riscvmulti:cpu|rs2[1]            ; riscvmulti:cpu|RegisterBank[16][12] ; 0.344             ;
; riscvmulti:cpu|rs1[19]           ; riscvmulti:cpu|RegisterBank[16][12] ; 0.344             ;
; riscvmulti:cpu|rs1[13]           ; riscvmulti:cpu|RegisterBank[16][12] ; 0.344             ;
; riscvmulti:cpu|instr[31]         ; riscvmulti:cpu|RegisterBank[16][12] ; 0.344             ;
; riscvmulti:cpu|rs1[16]           ; riscvmulti:cpu|RegisterBank[16][12] ; 0.344             ;
; riscvmulti:cpu|rs1[18]           ; riscvmulti:cpu|RegisterBank[16][12] ; 0.344             ;
; riscvmulti:cpu|rs1[24]           ; riscvmulti:cpu|RegisterBank[16][12] ; 0.344             ;
; riscvmulti:cpu|rs1[25]           ; riscvmulti:cpu|RegisterBank[16][12] ; 0.344             ;
; riscvmulti:cpu|rs1[23]           ; riscvmulti:cpu|RegisterBank[16][12] ; 0.344             ;
; riscvmulti:cpu|rs1[28]           ; riscvmulti:cpu|RegisterBank[16][12] ; 0.344             ;
; riscvmulti:cpu|rs2[2]            ; riscvmulti:cpu|RegisterBank[16][12] ; 0.344             ;
; riscvmulti:cpu|rs2[3]            ; riscvmulti:cpu|RegisterBank[16][12] ; 0.344             ;
; riscvmulti:cpu|rs1[22]           ; riscvmulti:cpu|RegisterBank[16][12] ; 0.344             ;
; riscvmulti:cpu|rs1[27]           ; riscvmulti:cpu|RegisterBank[16][12] ; 0.344             ;
; riscvmulti:cpu|rs1[14]           ; riscvmulti:cpu|RegisterBank[16][12] ; 0.344             ;
; riscvmulti:cpu|instr[14]         ; riscvmulti:cpu|RegisterBank[16][12] ; 0.344             ;
; riscvmulti:cpu|rs1[29]           ; riscvmulti:cpu|RegisterBank[16][12] ; 0.344             ;
+----------------------------------+-------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device 5CEBA4F23C7 for design "project"
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (171001): Fitter is performing a Fast Fit compilation, which decreases Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): counter[0]~CLKENA0 with 6792 fanout uses global clock CLKCTRL_G2
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Critical Warning (332012): Synopsys Design Constraints File file not found: 'project.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332128): Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info (332127): Assuming a default timing requirement
Info (332111): Found 2 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    1.000     CLOCK_50
    Info (332111):    1.000   counter[0]
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "VGA_B[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_VS" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:08
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:04
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:06
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 15% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 56% of the available device resources in the region that extends from location X22_Y23 to location X32_Y33
Info (170194): Fitter routing operations ending: elapsed time is 00:02:06
Info (11888): Total time spent on timing analysis during the Fitter is 12.19 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:32
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Critical Warning (169244): Total number of single-ended output or bi-directional pins in bank 2A have exceeded the recommended amount in a bank where dedicated LVDS, RSDS, or mini-LVDS outputs exists.
    Info (169245): There are 12 output pin(s) with I/O standard 2.5 V and termination Series 50 Ohm
        Info (169220): Location C1 (pad PAD_16): Pin HEX5[4] of type output uses 2.5 V I/O standard
        Info (169220): Location C2 (pad PAD_18): Pin HEX5[5] of type output uses 2.5 V I/O standard
        Info (169220): Location L1 (pad PAD_21): Pin LEDR[9] of type output uses 2.5 V I/O standard
        Info (169220): Location L2 (pad PAD_23): Pin LEDR[8] of type output uses 2.5 V I/O standard
        Info (169220): Location N1 (pad PAD_24): Pin LEDR[5] of type output uses 2.5 V I/O standard
        Info (169220): Location U1 (pad PAD_25): Pin LEDR[7] of type output uses 2.5 V I/O standard
        Info (169220): Location N2 (pad PAD_26): Pin LEDR[4] of type output uses 2.5 V I/O standard
        Info (169220): Location U2 (pad PAD_27): Pin LEDR[6] of type output uses 2.5 V I/O standard
        Info (169220): Location W2 (pad PAD_28): Pin LEDR[2] of type output uses 2.5 V I/O standard
        Info (169220): Location AA1 (pad PAD_29): Pin LEDR[1] of type output uses 2.5 V I/O standard
        Info (169220): Location Y3 (pad PAD_30): Pin LEDR[3] of type output uses 2.5 V I/O standard
        Info (169220): Location AA2 (pad PAD_31): Pin LEDR[0] of type output uses 2.5 V I/O standard
Critical Warning (169244): Total number of single-ended output or bi-directional pins in bank 4A have exceeded the recommended amount in a bank where dedicated LVDS, RSDS, or mini-LVDS outputs exists.
    Info (169245): There are 36 output pin(s) with I/O standard 2.5 V and termination Series 50 Ohm
        Info (169220): Location Y14 (pad PAD_115): Pin HEX2[3] of type output uses 2.5 V I/O standard
        Info (169220): Location Y15 (pad PAD_117): Pin HEX4[5] of type output uses 2.5 V I/O standard
        Info (169220): Location V14 (pad PAD_118): Pin HEX2[4] of type output uses 2.5 V I/O standard
        Info (169220): Location AB17 (pad PAD_119): Pin HEX2[1] of type output uses 2.5 V I/O standard
        Info (169220): Location AB18 (pad PAD_121): Pin HEX1[4] of type output uses 2.5 V I/O standard
        Info (169220): Location AB20 (pad PAD_122): Pin HEX1[1] of type output uses 2.5 V I/O standard
        Info (169220): Location Y16 (pad PAD_123): Pin HEX3[0] of type output uses 2.5 V I/O standard
        Info (169220): Location AB21 (pad PAD_124): Pin HEX2[6] of type output uses 2.5 V I/O standard
        Info (169220): Location Y17 (pad PAD_125): Pin HEX3[2] of type output uses 2.5 V I/O standard
        Info (169220): Location T14 (pad PAD_126): Pin HEX5[2] of type output uses 2.5 V I/O standard
        Info (169220): Location AA17 (pad PAD_127): Pin HEX1[5] of type output uses 2.5 V I/O standard
        Info (169220): Location U15 (pad PAD_128): Pin HEX4[4] of type output uses 2.5 V I/O standard
        Info (169220): Location AA18 (pad PAD_129): Pin HEX1[3] of type output uses 2.5 V I/O standard
        Info (169220): Location AA19 (pad PAD_130): Pin HEX1[2] of type output uses 2.5 V I/O standard
        Info (169220): Location V20 (pad PAD_131): Pin HEX4[2] of type output uses 2.5 V I/O standard
        Info (169220): Location AA20 (pad PAD_132): Pin HEX1[0] of type output uses 2.5 V I/O standard
        Info (169220): Location W19 (pad PAD_133): Pin HEX5[6] of type output uses 2.5 V I/O standard
        Info (169220): Location V16 (pad PAD_134): Pin HEX3[3] of type output uses 2.5 V I/O standard
        Info (169220): Location AB22 (pad PAD_135): Pin HEX2[5] of type output uses 2.5 V I/O standard
        Info (169220): Location W16 (pad PAD_136): Pin HEX3[1] of type output uses 2.5 V I/O standard
        Info (169220): Location AA22 (pad PAD_137): Pin HEX0[6] of type output uses 2.5 V I/O standard
        Info (169220): Location Y22 (pad PAD_138): Pin HEX0[4] of type output uses 2.5 V I/O standard
        Info (169220): Location Y20 (pad PAD_139): Pin HEX4[1] of type output uses 2.5 V I/O standard
        Info (169220): Location W22 (pad PAD_140): Pin HEX0[2] of type output uses 2.5 V I/O standard
        Info (169220): Location Y19 (pad PAD_141): Pin HEX2[0] of type output uses 2.5 V I/O standard
        Info (169220): Location P14 (pad PAD_142): Pin HEX5[3] of type output uses 2.5 V I/O standard
        Info (169220): Location Y21 (pad PAD_143): Pin HEX0[5] of type output uses 2.5 V I/O standard
        Info (169220): Location W21 (pad PAD_145): Pin HEX0[3] of type output uses 2.5 V I/O standard
        Info (169220): Location U22 (pad PAD_146): Pin HEX1[6] of type output uses 2.5 V I/O standard
        Info (169220): Location V19 (pad PAD_147): Pin HEX3[6] of type output uses 2.5 V I/O standard
        Info (169220): Location V21 (pad PAD_148): Pin HEX0[1] of type output uses 2.5 V I/O standard
        Info (169220): Location V18 (pad PAD_149): Pin HEX3[5] of type output uses 2.5 V I/O standard
        Info (169220): Location U16 (pad PAD_150): Pin HEX4[3] of type output uses 2.5 V I/O standard
        Info (169220): Location U21 (pad PAD_151): Pin HEX0[0] of type output uses 2.5 V I/O standard
        Info (169220): Location U17 (pad PAD_152): Pin HEX3[4] of type output uses 2.5 V I/O standard
        Info (169220): Location U20 (pad PAD_153): Pin HEX4[0] of type output uses 2.5 V I/O standard
Info (144001): Generated suppressed messages file C:/Users/844917/Downloads/labs/08-riscv-multi-buttons/project.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 22 warnings
    Info: Peak virtual memory: 5736 megabytes
    Info: Processing ended: Wed Dec 03 13:11:51 2025
    Info: Elapsed time: 00:03:18
    Info: Total CPU time (on all processors): 00:03:17


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/844917/Downloads/labs/08-riscv-multi-buttons/project.fit.smsg.


