+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                          ;
+----------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                      ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+----------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; sdc_controller_0|data_int_status_reg_cross                                                                     ; 8     ; 0              ; 1            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0|dma_addr_reg_cross                                                                            ; 5     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0|block_count_reg_cross                                                                         ; 19    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0|clock_divider_reg_cross                                                                       ; 11    ; 0              ; 1            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0|cmd_int_status_reg_cross                                                                      ; 8     ; 0              ; 1            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0|controll_setting_reg_cross                                                                    ; 4     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0|block_size_reg_cross                                                                          ; 15    ; 0              ; 1            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0|data_timeout_reg_cross                                                                        ; 27    ; 0              ; 1            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0|cmd_timeout_reg_cross                                                                         ; 27    ; 0              ; 1            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0|software_reset_reg_cross                                                                      ; 4     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0|response_3_reg_cross                                                                          ; 35    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0|response_2_reg_cross                                                                          ; 35    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0|response_1_reg_cross                                                                          ; 35    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0|response_0_reg_cross                                                                          ; 35    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0|command_reg_cross                                                                             ; 17    ; 0              ; 1            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0|argument_reg_cross                                                                            ; 35    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0|cmd_int_rst_cross                                                                             ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0|data_int_rst_cross                                                                            ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0|cmd_start_cross                                                                               ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0|cmd_int_rst_edge                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0|data_int_rst_edge                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0|cmd_start_edge                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0|sd_controller_wb0|dma_addr_r                                                                  ; 39    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0|sd_controller_wb0|block_count_r                                                               ; 21    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0|sd_controller_wb0|data_int_r                                                                  ; 9     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0|sd_controller_wb0|clock_d_r                                                                   ; 12    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0|sd_controller_wb0|cmd_int_r                                                                   ; 9     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0|sd_controller_wb0|controll_r                                                                  ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0|sd_controller_wb0|block_size_r                                                                ; 17    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0|sd_controller_wb0|data_timeout_r                                                              ; 30    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0|sd_controller_wb0|cmd_timeout_r                                                               ; 30    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0|sd_controller_wb0|reset_r                                                                     ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0|sd_controller_wb0|command_r                                                                   ; 19    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0|sd_controller_wb0|argument_r                                                                  ; 39    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0|sd_controller_wb0                                                                             ; 187   ; 0              ; 0            ; 0              ; 210    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0|sd_data_xfer_trig0                                                                            ; 9     ; 0              ; 3            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0|sd_wb_sel_ctrl0                                                                               ; 95    ; 0              ; 2            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0|sd_fifo_filler0|generic_fifo_dc_gray1|u0                                                      ; 48    ; 3              ; 2            ; 3              ; 32     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0|sd_fifo_filler0|generic_fifo_dc_gray1                                                         ; 38    ; 1              ; 0            ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0|sd_fifo_filler0|generic_fifo_dc_gray0|u0                                                      ; 48    ; 3              ; 2            ; 3              ; 32     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0|sd_fifo_filler0|generic_fifo_dc_gray0                                                         ; 38    ; 1              ; 0            ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0|sd_fifo_filler0                                                                               ; 104   ; 0              ; 0            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0|sd_data_serial_host0|CRC_16_gen[3].CRC_16_i                                                   ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0|sd_data_serial_host0|CRC_16_gen[2].CRC_16_i                                                   ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0|sd_data_serial_host0|CRC_16_gen[1].CRC_16_i                                                   ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0|sd_data_serial_host0|CRC_16_gen[0].CRC_16_i                                                   ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0|sd_data_serial_host0                                                                          ; 71    ; 0              ; 0            ; 0              ; 42     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0|sd_data_master0                                                                               ; 34    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0|cmd_serial_host0|CRC_7                                                                        ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0|cmd_serial_host0                                                                              ; 46    ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0|sd_cmd_master0                                                                                ; 198   ; 0              ; 3            ; 0              ; 177    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0|clock_divider0                                                                                ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0                                                                                               ; 88    ; 11             ; 0            ; 11             ; 119    ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; spi0|wfifo                                                                                                     ; 13    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; spi0|rfifo                                                                                                     ; 13    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; spi0                                                                                                           ; 17    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart16550_0|regs|receiver|fifo_rx|rfifo                                                                        ; 18    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart16550_0|regs|receiver|fifo_rx                                                                              ; 17    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart16550_0|regs|receiver                                                                                      ; 15    ; 0              ; 2            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart16550_0|regs|i_uart_sync_flops                                                                             ; 5     ; 2              ; 0            ; 2              ; 1      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart16550_0|regs|transmitter|fifo_tx|tfifo                                                                     ; 18    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart16550_0|regs|transmitter|fifo_tx                                                                           ; 14    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart16550_0|regs|transmitter                                                                                   ; 22    ; 0              ; 1            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart16550_0|regs                                                                                               ; 20    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart16550_0|wb_interface                                                                                       ; 60    ; 36             ; 0            ; 36             ; 22     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart16550_0                                                                                                    ; 21    ; 4              ; 0            ; 4              ; 11     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rom0                                                                                                           ; 15    ; 0              ; 5            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wb_sdram_ctrl0|arbiter|wbports[4].wb_port|wrfifo                                                               ; 78    ; 6              ; 0            ; 6              ; 74     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wb_sdram_ctrl0|arbiter|wbports[4].wb_port|bufram|dpram_altera.dpram_altera|altsyncram_component|auto_generated ; 84    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wb_sdram_ctrl0|arbiter|wbports[4].wb_port|bufram|dpram_altera.dpram_altera                                     ; 80    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wb_sdram_ctrl0|arbiter|wbports[4].wb_port|bufram                                                               ; 80    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wb_sdram_ctrl0|arbiter|wbports[4].wb_port                                                                      ; 198   ; 0              ; 32           ; 0              ; 85     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wb_sdram_ctrl0|arbiter|wbports[3].wb_port|wrfifo                                                               ; 78    ; 6              ; 0            ; 6              ; 74     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wb_sdram_ctrl0|arbiter|wbports[3].wb_port|bufram|dpram_altera.dpram_altera|altsyncram_component|auto_generated ; 84    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wb_sdram_ctrl0|arbiter|wbports[3].wb_port|bufram|dpram_altera.dpram_altera                                     ; 80    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wb_sdram_ctrl0|arbiter|wbports[3].wb_port|bufram                                                               ; 80    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wb_sdram_ctrl0|arbiter|wbports[3].wb_port                                                                      ; 198   ; 0              ; 32           ; 0              ; 85     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wb_sdram_ctrl0|arbiter|wbports[2].wb_port|wrfifo                                                               ; 78    ; 6              ; 0            ; 6              ; 74     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wb_sdram_ctrl0|arbiter|wbports[2].wb_port|bufram|dpram_altera.dpram_altera|altsyncram_component|auto_generated ; 84    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wb_sdram_ctrl0|arbiter|wbports[2].wb_port|bufram|dpram_altera.dpram_altera                                     ; 80    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wb_sdram_ctrl0|arbiter|wbports[2].wb_port|bufram                                                               ; 80    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wb_sdram_ctrl0|arbiter|wbports[2].wb_port                                                                      ; 198   ; 0              ; 32           ; 0              ; 85     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wb_sdram_ctrl0|arbiter|wbports[1].wb_port|wrfifo                                                               ; 78    ; 6              ; 0            ; 6              ; 74     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wb_sdram_ctrl0|arbiter|wbports[1].wb_port|bufram|dpram_altera.dpram_altera|altsyncram_component|auto_generated ; 84    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wb_sdram_ctrl0|arbiter|wbports[1].wb_port|bufram|dpram_altera.dpram_altera                                     ; 80    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wb_sdram_ctrl0|arbiter|wbports[1].wb_port|bufram                                                               ; 80    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wb_sdram_ctrl0|arbiter|wbports[1].wb_port                                                                      ; 198   ; 0              ; 32           ; 0              ; 85     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wb_sdram_ctrl0|arbiter|wbports[0].wb_port|wrfifo                                                               ; 78    ; 6              ; 0            ; 6              ; 74     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wb_sdram_ctrl0|arbiter|wbports[0].wb_port|bufram|dpram_altera.dpram_altera|altsyncram_component|auto_generated ; 84    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wb_sdram_ctrl0|arbiter|wbports[0].wb_port|bufram|dpram_altera.dpram_altera                                     ; 80    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wb_sdram_ctrl0|arbiter|wbports[0].wb_port|bufram                                                               ; 80    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wb_sdram_ctrl0|arbiter|wbports[0].wb_port                                                                      ; 198   ; 0              ; 32           ; 0              ; 85     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wb_sdram_ctrl0|arbiter                                                                                         ; 434   ; 0              ; 0            ; 0              ; 217    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wb_sdram_ctrl0|sdram_ctrl                                                                                      ; 70    ; 2              ; 0            ; 2              ; 89     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wb_sdram_ctrl0                                                                                                 ; 400   ; 108            ; 0            ; 108            ; 204    ; 108             ; 108           ; 108             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dbg_if0|i_dbg_cpu_or1k|or1k_crc_i                                                                              ; 6     ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dbg_if0|i_dbg_cpu_or1k|or1k_biu_i                                                                              ; 102   ; 0              ; 0            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dbg_if0|i_dbg_cpu_or1k|or1k_statusreg_i                                                                        ; 7     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dbg_if0|i_dbg_cpu_or1k                                                                                         ; 95    ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dbg_if0|i_dbg_wb|wb_crc_i                                                                                      ; 6     ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dbg_if0|i_dbg_wb|wb_biu_i                                                                                      ; 106   ; 6              ; 0            ; 6              ; 111    ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dbg_if0|i_dbg_wb                                                                                               ; 95    ; 0              ; 0            ; 0              ; 79     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dbg_if0                                                                                                        ; 79    ; 0              ; 2            ; 0              ; 145    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_pm                                                                                          ; 69    ; 44             ; 69           ; 44             ; 44     ; 44              ; 44            ; 44              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_tt                                                                                          ; 69    ; 0              ; 31           ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_pic                                                                                         ; 88    ; 12             ; 42           ; 12             ; 34     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_du                                                                                          ; 413   ; 23             ; 258          ; 23             ; 190    ; 23              ; 23            ; 23              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_sb                                                                                          ; 109   ; 0              ; 3            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|seed_ram_init_core                                                                                 ; 5     ; 37             ; 1            ; 37             ; 73     ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_qmem_top                                                                                    ; 197   ; 0              ; 2            ; 0              ; 195    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top|smc_check_vaddr                                                                      ; 97    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top|or1200_seed_tag|dc_tag0                                                              ; 35    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top|or1200_seed_tag                                                                      ; 36    ; 1              ; 1            ; 1              ; 19     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top|or1200_seed_ram|dc_ram                                                               ; 51    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top|or1200_seed_ram                                                                      ; 52    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top|or1200_cl_enc_top|cl_enc_indicator                                                   ; 5     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top|or1200_cl_enc_top|cl_aes_cipher2|ld_pulse_gen                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top|or1200_cl_enc_top|cl_aes_cipher2|aes_cipher_top|us33                                 ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top|or1200_cl_enc_top|cl_aes_cipher2|aes_cipher_top|us32                                 ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top|or1200_cl_enc_top|cl_aes_cipher2|aes_cipher_top|us31                                 ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top|or1200_cl_enc_top|cl_aes_cipher2|aes_cipher_top|us30                                 ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top|or1200_cl_enc_top|cl_aes_cipher2|aes_cipher_top|us23                                 ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top|or1200_cl_enc_top|cl_aes_cipher2|aes_cipher_top|us22                                 ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top|or1200_cl_enc_top|cl_aes_cipher2|aes_cipher_top|us21                                 ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top|or1200_cl_enc_top|cl_aes_cipher2|aes_cipher_top|us20                                 ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top|or1200_cl_enc_top|cl_aes_cipher2|aes_cipher_top|us13                                 ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top|or1200_cl_enc_top|cl_aes_cipher2|aes_cipher_top|us12                                 ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top|or1200_cl_enc_top|cl_aes_cipher2|aes_cipher_top|us11                                 ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top|or1200_cl_enc_top|cl_aes_cipher2|aes_cipher_top|us10                                 ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top|or1200_cl_enc_top|cl_aes_cipher2|aes_cipher_top|us03                                 ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top|or1200_cl_enc_top|cl_aes_cipher2|aes_cipher_top|us02                                 ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top|or1200_cl_enc_top|cl_aes_cipher2|aes_cipher_top|us01                                 ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top|or1200_cl_enc_top|cl_aes_cipher2|aes_cipher_top|us00                                 ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top|or1200_cl_enc_top|cl_aes_cipher2|aes_cipher_top|u0|r0                                ; 2     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top|or1200_cl_enc_top|cl_aes_cipher2|aes_cipher_top|u0|u3                                ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top|or1200_cl_enc_top|cl_aes_cipher2|aes_cipher_top|u0|u2                                ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top|or1200_cl_enc_top|cl_aes_cipher2|aes_cipher_top|u0|u1                                ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top|or1200_cl_enc_top|cl_aes_cipher2|aes_cipher_top|u0|u0                                ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top|or1200_cl_enc_top|cl_aes_cipher2|aes_cipher_top|u0                                   ; 130   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top|or1200_cl_enc_top|cl_aes_cipher2|aes_cipher_top                                      ; 259   ; 0              ; 0            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top|or1200_cl_enc_top|cl_aes_cipher2                                                     ; 260   ; 64             ; 1            ; 64             ; 129    ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top|or1200_cl_enc_top|cl_aes_cipher1|ld_pulse_gen                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top|or1200_cl_enc_top|cl_aes_cipher1|aes_cipher_top|us33                                 ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top|or1200_cl_enc_top|cl_aes_cipher1|aes_cipher_top|us32                                 ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top|or1200_cl_enc_top|cl_aes_cipher1|aes_cipher_top|us31                                 ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top|or1200_cl_enc_top|cl_aes_cipher1|aes_cipher_top|us30                                 ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top|or1200_cl_enc_top|cl_aes_cipher1|aes_cipher_top|us23                                 ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top|or1200_cl_enc_top|cl_aes_cipher1|aes_cipher_top|us22                                 ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top|or1200_cl_enc_top|cl_aes_cipher1|aes_cipher_top|us21                                 ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top|or1200_cl_enc_top|cl_aes_cipher1|aes_cipher_top|us20                                 ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top|or1200_cl_enc_top|cl_aes_cipher1|aes_cipher_top|us13                                 ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top|or1200_cl_enc_top|cl_aes_cipher1|aes_cipher_top|us12                                 ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top|or1200_cl_enc_top|cl_aes_cipher1|aes_cipher_top|us11                                 ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top|or1200_cl_enc_top|cl_aes_cipher1|aes_cipher_top|us10                                 ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top|or1200_cl_enc_top|cl_aes_cipher1|aes_cipher_top|us03                                 ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top|or1200_cl_enc_top|cl_aes_cipher1|aes_cipher_top|us02                                 ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top|or1200_cl_enc_top|cl_aes_cipher1|aes_cipher_top|us01                                 ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top|or1200_cl_enc_top|cl_aes_cipher1|aes_cipher_top|us00                                 ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top|or1200_cl_enc_top|cl_aes_cipher1|aes_cipher_top|u0|r0                                ; 2     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top|or1200_cl_enc_top|cl_aes_cipher1|aes_cipher_top|u0|u3                                ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top|or1200_cl_enc_top|cl_aes_cipher1|aes_cipher_top|u0|u2                                ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top|or1200_cl_enc_top|cl_aes_cipher1|aes_cipher_top|u0|u1                                ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top|or1200_cl_enc_top|cl_aes_cipher1|aes_cipher_top|u0|u0                                ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top|or1200_cl_enc_top|cl_aes_cipher1|aes_cipher_top|u0                                   ; 130   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top|or1200_cl_enc_top|cl_aes_cipher1|aes_cipher_top                                      ; 259   ; 0              ; 0            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top|or1200_cl_enc_top|cl_aes_cipher1                                                     ; 260   ; 64             ; 1            ; 64             ; 129    ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top|or1200_cl_enc_top                                                                    ; 200   ; 128            ; 3            ; 128            ; 258    ; 128             ; 128           ; 128             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top|or1200_dc_tag|dc_tag0                                                                ; 33    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top|or1200_dc_tag                                                                        ; 34    ; 0              ; 1            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top|or1200_dc_ram|dc_ram                                                                 ; 52    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top|or1200_dc_ram                                                                        ; 53    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top|or1200_dc_fsm                                                                        ; 125   ; 0              ; 3            ; 0              ; 93     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top                                                                                      ; 291   ; 1              ; 30           ; 1              ; 114    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dmmu_top|or1200_dmmu_tlb|dtlb_tr_ram                                                        ; 33    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dmmu_top|or1200_dmmu_tlb|dtlb_ram                                                           ; 23    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dmmu_top|or1200_dmmu_tlb                                                                    ; 101   ; 7              ; 46           ; 7              ; 57     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dmmu_top                                                                                    ; 110   ; 0              ; 0            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|seed_cache_init                                                                                    ; 3     ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_cfgr                                                                             ; 32    ; 17             ; 0            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_except                                                                           ; 209   ; 2              ; 29           ; 2              ; 281    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_freeze                                                                           ; 23    ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_wbmux                                                                            ; 167   ; 0              ; 32           ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_lsu|or1200_lsu_load_enc                                                          ; 72    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_lsu|or1200_lsu_store_enc                                                         ; 72    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_lsu|or1200_reg2mem                                                               ; 38    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_lsu|or1200_mem2reg                                                               ; 38    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_lsu                                                                              ; 283   ; 3              ; 65           ; 3              ; 113    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_sprs                                                                             ; 639   ; 0              ; 0            ; 0              ; 203    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_mult_mac|or1200_gmultp2_32x32                                                    ; 66    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_mult_mac                                                                         ; 143   ; 2              ; 31           ; 2              ; 67     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_fpu                                                                              ; 143   ; 80             ; 143          ; 80             ; 80     ; 80              ; 80            ; 80              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_alu                                                                              ; 123   ; 4              ; 12           ; 4              ; 38     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_operandmuxes                                                                     ; 168   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_rf|rf_b                                                                          ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_rf|rf_a                                                                          ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_rf                                                                               ; 125   ; 0              ; 22           ; 0              ; 98     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_ofb_pad_store                                                 ; 131   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_pad_store                                                 ; 131   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_ofb_pad_load                                                  ; 131   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_pad_load                                                  ; 131   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_detect_new_seed_store                                         ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_detect_new_seed_load                                          ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_shift_store                                                   ; 164   ; 1              ; 22           ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_shift_load                                                    ; 164   ; 1              ; 22           ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_store_fsm|or1200_ofb_pulse_gen                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_store_fsm|or1200_start_pulse_gen                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_store_fsm|aes_insn_cipher_lowaesfreq|done_pulse_gen       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_store_fsm|aes_insn_cipher_lowaesfreq|aes_cipher_top|us33  ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_store_fsm|aes_insn_cipher_lowaesfreq|aes_cipher_top|us32  ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_store_fsm|aes_insn_cipher_lowaesfreq|aes_cipher_top|us31  ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_store_fsm|aes_insn_cipher_lowaesfreq|aes_cipher_top|us30  ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_store_fsm|aes_insn_cipher_lowaesfreq|aes_cipher_top|us23  ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_store_fsm|aes_insn_cipher_lowaesfreq|aes_cipher_top|us22  ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_store_fsm|aes_insn_cipher_lowaesfreq|aes_cipher_top|us21  ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_store_fsm|aes_insn_cipher_lowaesfreq|aes_cipher_top|us20  ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_store_fsm|aes_insn_cipher_lowaesfreq|aes_cipher_top|us13  ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_store_fsm|aes_insn_cipher_lowaesfreq|aes_cipher_top|us12  ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_store_fsm|aes_insn_cipher_lowaesfreq|aes_cipher_top|us11  ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_store_fsm|aes_insn_cipher_lowaesfreq|aes_cipher_top|us10  ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_store_fsm|aes_insn_cipher_lowaesfreq|aes_cipher_top|us03  ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_store_fsm|aes_insn_cipher_lowaesfreq|aes_cipher_top|us02  ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_store_fsm|aes_insn_cipher_lowaesfreq|aes_cipher_top|us01  ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_store_fsm|aes_insn_cipher_lowaesfreq|aes_cipher_top|us00  ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_store_fsm|aes_insn_cipher_lowaesfreq|aes_cipher_top|u0|r0 ; 2     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_store_fsm|aes_insn_cipher_lowaesfreq|aes_cipher_top|u0|u3 ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_store_fsm|aes_insn_cipher_lowaesfreq|aes_cipher_top|u0|u2 ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_store_fsm|aes_insn_cipher_lowaesfreq|aes_cipher_top|u0|u1 ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_store_fsm|aes_insn_cipher_lowaesfreq|aes_cipher_top|u0|u0 ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_store_fsm|aes_insn_cipher_lowaesfreq|aes_cipher_top|u0    ; 130   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_store_fsm|aes_insn_cipher_lowaesfreq|aes_cipher_top       ; 259   ; 0              ; 0            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_store_fsm|aes_insn_cipher_lowaesfreq                      ; 260   ; 0              ; 0            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_store_fsm                                                 ; 188   ; 128            ; 1            ; 128            ; 258    ; 128             ; 128           ; 128             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_load_fsm|or1200_ofb_pulse_gen                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_load_fsm|or1200_start_pulse_gen                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_load_fsm|aes_insn_cipher_lowaesfreq|done_pulse_gen        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_load_fsm|aes_insn_cipher_lowaesfreq|aes_cipher_top|us33   ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_load_fsm|aes_insn_cipher_lowaesfreq|aes_cipher_top|us32   ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_load_fsm|aes_insn_cipher_lowaesfreq|aes_cipher_top|us31   ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_load_fsm|aes_insn_cipher_lowaesfreq|aes_cipher_top|us30   ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_load_fsm|aes_insn_cipher_lowaesfreq|aes_cipher_top|us23   ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_load_fsm|aes_insn_cipher_lowaesfreq|aes_cipher_top|us22   ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_load_fsm|aes_insn_cipher_lowaesfreq|aes_cipher_top|us21   ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_load_fsm|aes_insn_cipher_lowaesfreq|aes_cipher_top|us20   ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_load_fsm|aes_insn_cipher_lowaesfreq|aes_cipher_top|us13   ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_load_fsm|aes_insn_cipher_lowaesfreq|aes_cipher_top|us12   ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_load_fsm|aes_insn_cipher_lowaesfreq|aes_cipher_top|us11   ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_load_fsm|aes_insn_cipher_lowaesfreq|aes_cipher_top|us10   ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_load_fsm|aes_insn_cipher_lowaesfreq|aes_cipher_top|us03   ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_load_fsm|aes_insn_cipher_lowaesfreq|aes_cipher_top|us02   ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_load_fsm|aes_insn_cipher_lowaesfreq|aes_cipher_top|us01   ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_load_fsm|aes_insn_cipher_lowaesfreq|aes_cipher_top|us00   ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_load_fsm|aes_insn_cipher_lowaesfreq|aes_cipher_top|u0|r0  ; 2     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_load_fsm|aes_insn_cipher_lowaesfreq|aes_cipher_top|u0|u3  ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_load_fsm|aes_insn_cipher_lowaesfreq|aes_cipher_top|u0|u2  ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_load_fsm|aes_insn_cipher_lowaesfreq|aes_cipher_top|u0|u1  ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_load_fsm|aes_insn_cipher_lowaesfreq|aes_cipher_top|u0|u0  ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_load_fsm|aes_insn_cipher_lowaesfreq|aes_cipher_top|u0     ; 130   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_load_fsm|aes_insn_cipher_lowaesfreq|aes_cipher_top        ; 259   ; 0              ; 0            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_load_fsm|aes_insn_cipher_lowaesfreq                       ; 260   ; 0              ; 0            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_load_fsm                                                  ; 188   ; 128            ; 1            ; 128            ; 258    ; 128             ; 128           ; 128             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top                                                                      ; 84    ; 0              ; 0            ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_ack_store                                                                        ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_ack_load                                                                         ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_ctrl|or1200_secure_end_pulse                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_ctrl|or1200_secure_start_pulse                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_ctrl|delayed_start_pulse                                                         ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_ctrl                                                                             ; 108   ; 16             ; 34           ; 16             ; 367    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_if                                                                               ; 76    ; 0              ; 1            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_genpc                                                                            ; 242   ; 8              ; 69           ; 8              ; 42     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_cypherdb_secure_exec                                                             ; 5     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu                                                                                         ; 419   ; 2              ; 1            ; 2              ; 676    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_ic_top|or1200_ic_tag|ic_tag0                                                                ; 31    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_ic_top|or1200_ic_tag                                                                        ; 32    ; 0              ; 1            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_ic_top|or1200_ic_ram|ic_ram0                                                                ; 49    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_ic_top|or1200_ic_ram                                                                        ; 53    ; 0              ; 4            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_ic_top|or1200_ic_fsm                                                                        ; 40    ; 0              ; 0            ; 0              ; 42     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_ic_top                                                                                      ; 113   ; 33             ; 21           ; 33             ; 111    ; 33              ; 33            ; 33              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_immu_top|or1200_immu_tlb|itlb_tr_ram                                                        ; 31    ; 0              ; 0            ; 0              ; 22     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_immu_top|or1200_immu_tlb|itlb_mr_ram                                                        ; 23    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_immu_top|or1200_immu_tlb                                                                    ; 101   ; 9              ; 48           ; 9              ; 55     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_immu_top                                                                                    ; 111   ; 2              ; 2            ; 2              ; 104    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|dwb_biu                                                                                            ; 117   ; 2              ; 0            ; 2              ; 110    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|iwb_biu                                                                                            ; 117   ; 4              ; 0            ; 4              ; 110    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0                                                                                                    ; 168   ; 19             ; 0            ; 19             ; 204    ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_tap0                                                                                                      ; 1     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; arbiter_bytebus0                                                                                               ; 232   ; 133            ; 3            ; 133            ; 707    ; 133             ; 133           ; 133             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; arbiter_dbus0                                                                                                  ; 364   ; 39             ; 0            ; 39             ; 526    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; arbiter_ibus0                                                                                                  ; 148   ; 4              ; 0            ; 4              ; 187    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; clkgen0|pll0|altpll_component|auto_generated                                                                   ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; clkgen0|pll0                                                                                                   ; 2     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; clkgen0                                                                                                        ; 2     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+----------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
