---
layout: post
title: Interrupts, Traps, and Exceptions
categories: 计算机组成
---

### 1. 与设备之间的通信

与设备之间的通信：
* 大多数的设备可以看作 memories，有 "address" 用来读写
* 许多指令集包含精确的数据传输指令，为了从特定设备传输数据，CPU 可以访问特殊的地址

程序与设备进行通信的两种方式：
* memory-mapped I/O
    - 地址空间被分为两部分，一部分是物理内存位置，另一部分是引用的外围设备。
* isolated I/O
    - memory 和 I/O 设备的地址空间分离，访问 I/O 地址空间的是专门的指令
    - 例如在 8086 中，MOV 访问 RAM，IN 和 OUT 访问 I/O 地址空间

### 2. 设备和内存之间的数据传输

#### 2.1 第一种方式

<div align="center">
<img src="/image/计算机组成/计算机组成-0005-1.png" width=200>
<p></p>
</div>

上图中的方式需要花费很多时间
* polling：连续的检查设备是否就绪

#### 2.2 第二种方式：Interrupt

Interrupt-driven I/O:
* 解决 CPU 等待时间长的问题。CPU 不会 polling，而是会执行其余计算。当设备就绪时，设备中断 (interrupt) CPU
* 数据传输步骤还是与之前一样，占用 CPU

<div align="center">
<img src="/image/计算机组成/计算机组成-0005-2.png" width=200>
<p></p>
</div>

**Interrupts:**
* 中断是需要 CPU 注意的**外部事件**
    - I/O 设备需要 CPU
    - Timer interrupt 标志着时间事件
* 以上情况不是错误
    - 正常会发生
    - 所有的中断都是可以恢复的，当中断被处理，被中断程序需要被恢复
* 操作系统负责中断的处理、状态的保存

**Exceptions：**
* 是处理器内检测到的错误
    - 例如执行不合法指令：算术指令溢出、除以 0
* 解决错误的两种可能方式
    - 如果错误是不可恢复的，OS 会终止程序
    - 也可能由 OS 或者程序自身恢复

#### 2.3 第三种方式：DMA

direct memory access (DMA):
* DMA controller 是一个简单的处理器
* CPU 请求 DMA controller 在设备和内存之间传输数据。之后，CPU 执行其余计算
* DMA controller 给 I/O 设备发送请求，等待设备就绪，进行传输
* 当完成传输，DMA controller 中断 CPU

<div align="center">
<img src="/image/计算机组成/计算机组成-0005-3.png" width=200>
<p></p>
</div>

### 3. Interrupts, Traps, and Exceptions

在 8086 中，有三类事件被叫做中断 (interrupts)：
* traps
    - 起因：程序员有意的将控制转移给特定的 handler routine，可以看作一个特殊的 subroutine call。8086 中通过 int 指令执行 trap
    - 结果：trap 是无条件转移的，当执行 trap 时，控制总是会转移到相应的程序。
    - 特点：由于 trap 需要精确的调用，可以准确的知道什么时候程序会调用 trap handling toutine
* exceptions
    - 起因：自动生成的 trap，为了对某些执行的异常条件进行响应，例如：除以 0、不合法的 opcode、内存错误
    - 结果：当异常发生时，CPU 停止当前指令的执行，将控制转移给 exception handler。由异常处理程序来决定如何处理。
    - 特点：通常是由于指令的执行所造成异常，不是像 trap 一样精确调用
* interrupts (harware interrupts)
    - 起因：由于外部硬件事件 (CPU 外部) 所造成的中断，该中断与 CPU 当前正在执行的指令无关。通常是由于外部事件，如键盘按下一个键、timer 时间到了，通知 CPU 某个设备需要关注。
    - 结果：CPU 中断当前执行的程序，为设备进行服务，接着返回到被中断的程序
    - 特点：由外部设备引起

Interrupt Service Routine (ISR)：
* 一个程序，用来处理 trap、exception、interrupt
* 虽然造成 trap、exception、interrupt 的起因不同，但是 interrupe service routine (ISR) 的结构近似相同

8086 中的 ISR：
* 8086 芯片允许 256 个向量中断 (vectored interrupt)
    - 意味着可以为一个中断调用 256 个不同的源，8086 会直接调用 service routine，不需要任何的软件处理。
* 8086 提供 256 条目的中断向量表 (interrupe vector table)，放在内存中的地址 0:0 处
    - 包含 256 个 4-byte entries
    - 每个 entry 包含一个段地址 (segmented address)，其指向内存中的 ISR
    - 通常，使用该表的索引来表示中断
* 当中断发生，无论起因是什么，8086 执行以下动作：
    1. CPU 将 flags register 放入 stack 中
    2. CPU 将返回地址 (segment:offset) 放入栈中
    3. CPU 决定中断的起因 (例如 interrupt number)，并从地址 0:vector*4 中得到 4-byte 的中断向量 (interrupe vector)
    4. CPU 将控制转移给由该中断向量指定的 routine
    5. 接下来 ISR 获得控制，进行中断处理
        * 当 ISR 需要返回控制时，执行 iret (interrupe return) 指令
* 中断的状态保存：
    * exceptions 和 hardware interrupts 中，ISR 必须保存 CPU 的状态。特别是，ISR 必须保留其修改的所有寄存器。
    * 对于 trap 来说，保存状态和进程调用时一样

Trap:
* software-invoked interrupt
* 使用 int 指令
* 目的：在不需要实际知道 run-time address 的前提下，为程序提供可以调用的固定 subroutine

Exceptions：
* 执行时发生的非正常情况引发异常
* 虽然 exception handler 由用户定义，但是 8086 硬件定义了可以发生的异常，并且为每个异常分配了固定的 interrupt number


Hardware Interrupt 的主要 source：
* timer chip, keyboard, serial ports, parallel ports, disk drive, CMOS real-time clock, mouse, sound cards
