# 组合逻辑
## 组合逻辑分析
### 逐级电平推导
### 布尔表达式
### 数字波形图
### 列写真值表
### 竞争冒险
### 数据选择器
MUX（多路转换器）（多路开关）：控制信号端$S_0,S_1$实现了对数据的选择,也成为地址输入端。
### 数据分配器
DMUX：单路输入多路输出，从哪路输出取决于地址控制端的输入
### 译码器
输入：二进制代码
输出：高低电平信号
每输入一组不同的代码，只有一个输出呈现有效状态
想象输入四位二进制码，输出一个十进制数，四位输入只有一位输出。
### 编码器
普通编码器：输入端为代表一个十进制数符的信号，有四条输出线，组成BCD码。
优先编码器：当多个输入信号同时有效时，只对其中优先级最高的输入信号编码
### 数据比较器
三种输出结果
### 加法器
1. 串行加法器
由多个全加器串连而成，每个FA是一位加法器，三个输入：两个加数一个进位信号。两个输出：和，进位信号。
2. 并行加法器
### 奇偶校验器
偶个1，他的和数总是0；奇个1，他的和数总是1。
# 时序逻辑
## 锁存器
### 基本SR锁存器
记忆一位二进制数
### 门控SR锁存器
加入EN使能端的作用
### 门控D锁存器
只有一个输入端D，D经过一个非门加到SR上使其获得互补输入。
## 触发器
（边缘方式工作）在时钟脉冲的上升沿和下降沿改变状态
1. 并行数据寄存器
2. 计数器：串行连接，可记忆$2^n$个状态，可以对应时钟脉冲CLK
### SR触发器
### D触发器
### JK触发器
## 寄存器
由锁存器或触发器组成，一次能够并行存储n位比特数据的逻辑部件。
### 寄存器
### 移位寄存器
## 计数器
记忆脉冲的个数，能记忆的最大数目是计数器的模M
1. 按计数功能分
   1. 加法计数器
   2. 减法计数器
   3. 可逆计数器
2. 进位基数分
   1. 二进制计数器
   2. 十进制计数器
   3. 任意进制计数器
3. 进位方式分
   1. 同步计数器
   2. 异步计数器（串行计数器）
### 同步计数器
所有触发器的时钟都与同一个时钟脉冲源连在一起，每一个触发器的状态变化都与时钟脉冲同步。
用移位寄存器构成，这就需要移位寄存器有M个状态并不断循环，为此需要加入反馈，扭环计数器和环形计数器
### 异步计数器
## 定时脉冲产生器
### 时钟脉冲产生器
### 节拍脉冲产生器
### 数字钟
