# RISCV-32I指令集实现

## 简介

    总体上实现了一个能够运行RV32I指令集的cpu架构，采用五级流水的结构，并带有1KB的instruction cache，用verilog HDL实现，可以在Basys3FPGA开发板上运行。


## 架构
    ![Alt text](document/pipeline.svg)
    

