

================================================================
== Vivado HLS Report for 'relu_40_40_s'
================================================================
* Date:           Mon Nov 25 03:52:20 2024

* Version:        2019.2 (Build 2704478 on Wed Nov 06 22:10:23 MST 2019)
* Project:        superres.prj
* Solution:       solution1
* Product family: zynq
* Target device:  xc7z020-clg484-1


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+----------+----------+------------+
    |  Clock |  Target  | Estimated| Uncertainty|
    +--------+----------+----------+------------+
    |ap_clk  | 10.00 ns | 7.191 ns |   1.25 ns  |
    +--------+----------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+-----------+-----------+------+------+---------+
    |  Latency (cycles) |   Latency (absolute)  |   Interval  | Pipeline|
    |   min   |   max   |    min    |    max    |  min |  max |   Type  |
    +---------+---------+-----------+-----------+------+------+---------+
    |     4921|     4921| 49.210 us | 49.210 us |  4921|  4921|   none  |
    +---------+---------+-----------+-----------+------+------+---------+

    + Detail: 
        * Instance: 
        +-----------------+-------+---------+---------+----------+----------+-----+-----+----------+
        |                 |       |  Latency (cycles) |  Latency (absolute) |  Interval | Pipeline |
        |     Instance    | Module|   min   |   max   |    min   |    max   | min | max |   Type   |
        +-----------------+-------+---------+---------+----------+----------+-----+-----+----------+
        |grp_min_fu_1237  |min    |        0|        0|   0 ns   |   0 ns   |    1|    1| function |
        |grp_max_fu_1242  |max    |        0|        0|   0 ns   |   0 ns   |    1|    1| function |
        +-----------------+-------+---------+---------+----------+----------+-----+-----+----------+

        * Loop: 
        +----------+---------+---------+----------+-----------+-----------+------+----------+
        |          |  Latency (cycles) | Iteration|  Initiation Interval  | Trip |          |
        | Loop Name|   min   |   max   |  Latency |  achieved |   target  | Count| Pipelined|
        +----------+---------+---------+----------+-----------+-----------+------+----------+
        |- Loop 1  |     4919|     4919|       240|        120|          1|    40|    yes   |
        +----------+---------+---------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+-----+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  | URAM|
+-----------------+---------+-------+--------+-------+-----+
|DSP              |        -|      -|       -|      -|    -|
|Expression       |        -|      -|       0|   2374|    -|
|FIFO             |        -|      -|       -|      -|    -|
|Instance         |        -|      -|       0|     80|    -|
|Memory           |        -|      -|       -|      -|    -|
|Multiplexer      |        -|      -|       -|   2653|    -|
|Register         |        -|      -|    5192|      -|    -|
+-----------------+---------+-------+--------+-------+-----+
|Total            |        0|      0|    5192|   5107|    0|
+-----------------+---------+-------+--------+-------+-----+
|Available        |      280|    220|  106400|  53200|    0|
+-----------------+---------+-------+--------+-------+-----+
|Utilization (%)  |        0|      0|       4|      9|    0|
+-----------------+---------+-------+--------+-------+-----+

+ Detail: 
    * Instance: 
    +-----------------+-------+---------+-------+---+----+-----+
    |     Instance    | Module| BRAM_18K| DSP48E| FF| LUT| URAM|
    +-----------------+-------+---------+-------+---+----+-----+
    |grp_max_fu_1242  |max    |        0|      0|  0|  31|    0|
    |grp_min_fu_1237  |min    |        0|      0|  0|  49|    0|
    +-----------------+-------+---------+-------+---+----+-----+
    |Total            |       |        0|      0|  0|  80|    0|
    +-----------------+-------+---------+-------+---+----+-----+

    * DSP48E: 
    N/A

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +-------------------------+----------+-------+---+----+------------+------------+
    |      Variable Name      | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +-------------------------+----------+-------+---+----+------------+------------+
    |add_ln80_100_fu_2867_p2  |     +    |      0|  0|  19|          14|           7|
    |add_ln80_101_fu_2877_p2  |     +    |      0|  0|  19|          14|           7|
    |add_ln80_102_fu_2887_p2  |     +    |      0|  0|  19|          14|           7|
    |add_ln80_103_fu_2897_p2  |     +    |      0|  0|  19|          14|           7|
    |add_ln80_104_fu_2907_p2  |     +    |      0|  0|  19|          14|           7|
    |add_ln80_105_fu_2917_p2  |     +    |      0|  0|  19|          14|           7|
    |add_ln80_106_fu_2927_p2  |     +    |      0|  0|  19|          14|           7|
    |add_ln80_10_fu_1967_p2   |     +    |      0|  0|  19|          14|           2|
    |add_ln80_11_fu_1977_p2   |     +    |      0|  0|  19|          14|           5|
    |add_ln80_12_fu_1987_p2   |     +    |      0|  0|  19|          14|           5|
    |add_ln80_13_fu_1997_p2   |     +    |      0|  0|  19|          14|           5|
    |add_ln80_14_fu_2007_p2   |     +    |      0|  0|  19|          14|           5|
    |add_ln80_15_fu_2017_p2   |     +    |      0|  0|  19|          14|           5|
    |add_ln80_16_fu_2027_p2   |     +    |      0|  0|  19|          14|           5|
    |add_ln80_17_fu_2037_p2   |     +    |      0|  0|  19|          14|           5|
    |add_ln80_18_fu_2047_p2   |     +    |      0|  0|  19|          14|           5|
    |add_ln80_19_fu_2057_p2   |     +    |      0|  0|  19|          14|           6|
    |add_ln80_1_fu_1663_p2    |     +    |      0|  0|  19|          14|           1|
    |add_ln80_20_fu_2067_p2   |     +    |      0|  0|  19|          14|           6|
    |add_ln80_21_fu_2077_p2   |     +    |      0|  0|  19|          14|           6|
    |add_ln80_22_fu_2087_p2   |     +    |      0|  0|  19|          14|           6|
    |add_ln80_23_fu_2097_p2   |     +    |      0|  0|  19|          14|           6|
    |add_ln80_24_fu_2107_p2   |     +    |      0|  0|  19|          14|           6|
    |add_ln80_25_fu_2117_p2   |     +    |      0|  0|  19|          14|           6|
    |add_ln80_26_fu_2127_p2   |     +    |      0|  0|  19|          14|           6|
    |add_ln80_27_fu_2137_p2   |     +    |      0|  0|  19|          14|           6|
    |add_ln80_28_fu_2147_p2   |     +    |      0|  0|  19|          14|           6|
    |add_ln80_29_fu_2157_p2   |     +    |      0|  0|  19|          14|           6|
    |add_ln80_2_fu_1673_p2    |     +    |      0|  0|  19|          14|           2|
    |add_ln80_30_fu_2167_p2   |     +    |      0|  0|  19|          14|           6|
    |add_ln80_31_fu_2177_p2   |     +    |      0|  0|  19|          14|           6|
    |add_ln80_32_fu_2187_p2   |     +    |      0|  0|  19|          14|           6|
    |add_ln80_33_fu_2197_p2   |     +    |      0|  0|  19|          14|           6|
    |add_ln80_34_fu_2207_p2   |     +    |      0|  0|  19|          14|           6|
    |add_ln80_35_fu_2217_p2   |     +    |      0|  0|  19|          14|           6|
    |add_ln80_36_fu_2227_p2   |     +    |      0|  0|  19|          14|           6|
    |add_ln80_37_fu_2237_p2   |     +    |      0|  0|  19|          14|           6|
    |add_ln80_38_fu_2247_p2   |     +    |      0|  0|  19|          14|           6|
    |add_ln80_39_fu_2257_p2   |     +    |      0|  0|  19|          14|           6|
    |add_ln80_3_fu_1722_p2    |     +    |      0|  0|  19|          14|           2|
    |add_ln80_40_fu_2267_p2   |     +    |      0|  0|  19|          14|           6|
    |add_ln80_41_fu_2277_p2   |     +    |      0|  0|  19|          14|           6|
    |add_ln80_42_fu_2287_p2   |     +    |      0|  0|  19|          14|           6|
    |add_ln80_43_fu_2297_p2   |     +    |      0|  0|  19|          14|           6|
    |add_ln80_44_fu_2307_p2   |     +    |      0|  0|  19|          14|           6|
    |add_ln80_45_fu_2317_p2   |     +    |      0|  0|  19|          14|           6|
    |add_ln80_46_fu_2327_p2   |     +    |      0|  0|  19|          14|           6|
    |add_ln80_47_fu_2337_p2   |     +    |      0|  0|  19|          14|           6|
    |add_ln80_48_fu_2347_p2   |     +    |      0|  0|  19|          14|           6|
    |add_ln80_49_fu_2357_p2   |     +    |      0|  0|  19|          14|           6|
    |add_ln80_4_fu_1761_p2    |     +    |      0|  0|  19|          14|           1|
    |add_ln80_50_fu_2367_p2   |     +    |      0|  0|  19|          14|           6|
    |add_ln80_51_fu_2377_p2   |     +    |      0|  0|  19|          14|           7|
    |add_ln80_52_fu_2387_p2   |     +    |      0|  0|  19|          14|           7|
    |add_ln80_53_fu_2397_p2   |     +    |      0|  0|  19|          14|           7|
    |add_ln80_54_fu_2407_p2   |     +    |      0|  0|  19|          14|           7|
    |add_ln80_55_fu_2417_p2   |     +    |      0|  0|  19|          14|           7|
    |add_ln80_56_fu_2427_p2   |     +    |      0|  0|  19|          14|           7|
    |add_ln80_57_fu_2437_p2   |     +    |      0|  0|  19|          14|           7|
    |add_ln80_58_fu_2447_p2   |     +    |      0|  0|  19|          14|           7|
    |add_ln80_59_fu_2457_p2   |     +    |      0|  0|  19|          14|           7|
    |add_ln80_5_fu_1771_p2    |     +    |      0|  0|  19|          14|           2|
    |add_ln80_60_fu_2467_p2   |     +    |      0|  0|  19|          14|           7|
    |add_ln80_61_fu_2477_p2   |     +    |      0|  0|  19|          14|           7|
    |add_ln80_62_fu_2487_p2   |     +    |      0|  0|  19|          14|           7|
    |add_ln80_63_fu_2497_p2   |     +    |      0|  0|  19|          14|           7|
    |add_ln80_64_fu_2507_p2   |     +    |      0|  0|  19|          14|           7|
    |add_ln80_65_fu_2517_p2   |     +    |      0|  0|  19|          14|           7|
    |add_ln80_66_fu_2527_p2   |     +    |      0|  0|  19|          14|           7|
    |add_ln80_67_fu_2537_p2   |     +    |      0|  0|  19|          14|           7|
    |add_ln80_68_fu_2547_p2   |     +    |      0|  0|  19|          14|           7|
    |add_ln80_69_fu_2557_p2   |     +    |      0|  0|  19|          14|           7|
    |add_ln80_6_fu_1859_p2    |     +    |      0|  0|  19|          14|           1|
    |add_ln80_70_fu_2567_p2   |     +    |      0|  0|  19|          14|           7|
    |add_ln80_71_fu_2577_p2   |     +    |      0|  0|  19|          14|           7|
    |add_ln80_72_fu_2587_p2   |     +    |      0|  0|  19|          14|           7|
    |add_ln80_73_fu_2597_p2   |     +    |      0|  0|  19|          14|           7|
    |add_ln80_74_fu_2607_p2   |     +    |      0|  0|  19|          14|           7|
    |add_ln80_75_fu_2617_p2   |     +    |      0|  0|  19|          14|           7|
    |add_ln80_76_fu_2627_p2   |     +    |      0|  0|  19|          14|           7|
    |add_ln80_77_fu_2637_p2   |     +    |      0|  0|  19|          14|           7|
    |add_ln80_78_fu_2647_p2   |     +    |      0|  0|  19|          14|           7|
    |add_ln80_79_fu_2657_p2   |     +    |      0|  0|  19|          14|           7|
    |add_ln80_7_fu_1869_p2    |     +    |      0|  0|  19|          14|           2|
    |add_ln80_80_fu_2667_p2   |     +    |      0|  0|  19|          14|           7|
    |add_ln80_81_fu_2677_p2   |     +    |      0|  0|  19|          14|           7|
    |add_ln80_82_fu_2687_p2   |     +    |      0|  0|  19|          14|           7|
    |add_ln80_83_fu_2697_p2   |     +    |      0|  0|  19|          14|           7|
    |add_ln80_84_fu_2707_p2   |     +    |      0|  0|  19|          14|           7|
    |add_ln80_85_fu_2717_p2   |     +    |      0|  0|  19|          14|           7|
    |add_ln80_86_fu_2727_p2   |     +    |      0|  0|  19|          14|           7|
    |add_ln80_87_fu_2737_p2   |     +    |      0|  0|  19|          14|           7|
    |add_ln80_88_fu_2747_p2   |     +    |      0|  0|  19|          14|           7|
    |add_ln80_89_fu_2757_p2   |     +    |      0|  0|  19|          14|           7|
    |add_ln80_8_fu_1918_p2    |     +    |      0|  0|  19|          14|           2|
    |add_ln80_90_fu_2767_p2   |     +    |      0|  0|  19|          14|           7|
    |add_ln80_91_fu_2777_p2   |     +    |      0|  0|  19|          14|           7|
    |add_ln80_92_fu_2787_p2   |     +    |      0|  0|  19|          14|           7|
    |add_ln80_93_fu_2797_p2   |     +    |      0|  0|  19|          14|           7|
    |add_ln80_94_fu_2807_p2   |     +    |      0|  0|  19|          14|           7|
    |add_ln80_95_fu_2817_p2   |     +    |      0|  0|  19|          14|           7|
    |add_ln80_96_fu_2827_p2   |     +    |      0|  0|  19|          14|           7|
    |add_ln80_97_fu_2837_p2   |     +    |      0|  0|  19|          14|           7|
    |add_ln80_98_fu_2847_p2   |     +    |      0|  0|  19|          14|           7|
    |add_ln80_99_fu_2857_p2   |     +    |      0|  0|  19|          14|           7|
    |add_ln80_9_fu_1957_p2    |     +    |      0|  0|  19|          14|           1|
    |add_ln80_fu_1585_p2      |     +    |      0|  0|  12|          12|          12|
    |r_fu_1551_p2             |     +    |      0|  0|  15|           6|           1|
    |sub_ln80_1_fu_1652_p2    |     -    |      0|  0|  19|          14|          14|
    |sub_ln80_2_fu_1700_p2    |     -    |      0|  0|  19|          14|          14|
    |sub_ln80_3_fu_1750_p2    |     -    |      0|  0|  19|          14|          14|
    |sub_ln80_4_fu_1798_p2    |     -    |      0|  0|  19|          14|          14|
    |sub_ln80_5_fu_1848_p2    |     -    |      0|  0|  19|          14|          14|
    |sub_ln80_6_fu_1896_p2    |     -    |      0|  0|  19|          14|          14|
    |sub_ln80_7_fu_1946_p2    |     -    |      0|  0|  19|          14|          14|
    |sub_ln80_fu_1603_p2      |     -    |      0|  0|  19|          14|          14|
    |icmp_ln74_fu_1545_p2     |   icmp   |      0|  0|  11|           6|           6|
    |or_ln80_10_fu_1879_p2    |    or    |      0|  0|  12|           3|          12|
    |or_ln80_11_fu_1907_p2    |    or    |      0|  0|  14|          14|           1|
    |or_ln80_12_fu_1929_p2    |    or    |      0|  0|  12|           3|          12|
    |or_ln80_1_fu_1625_p2     |    or    |      0|  0|  14|          14|           2|
    |or_ln80_2_fu_1635_p2     |    or    |      0|  0|  12|           1|          12|
    |or_ln80_3_fu_1683_p2     |    or    |      0|  0|  12|           2|          12|
    |or_ln80_4_fu_1711_p2     |    or    |      0|  0|  14|          14|           1|
    |or_ln80_5_fu_1733_p2     |    or    |      0|  0|  12|           2|          12|
    |or_ln80_6_fu_1781_p2     |    or    |      0|  0|  12|           3|          12|
    |or_ln80_7_fu_1809_p2     |    or    |      0|  0|  14|          14|           1|
    |or_ln80_8_fu_1820_p2     |    or    |      0|  0|  14|          14|           2|
    |or_ln80_9_fu_1831_p2     |    or    |      0|  0|  12|           3|          12|
    |or_ln80_fu_1614_p2       |    or    |      0|  0|  14|          14|           1|
    |ap_enable_pp0            |    xor   |      0|  0|   2|           1|           2|
    +-------------------------+----------+-------+---+----+------------+------------+
    |Total                    |          |      0|  0|2374|        1722|         865|
    +-------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +-------------------------------+-----+-----------+-----+-----------+
    |              Name             | LUT | Input Size| Bits| Total Bits|
    +-------------------------------+-----+-----------+-----+-----------+
    |ap_NS_fsm                      |  530|        123|    1|        123|
    |ap_enable_reg_pp0_iter1        |    9|          2|    1|          2|
    |ap_phi_mux_r_0_phi_fu_1230_p4  |    9|          2|    6|         12|
    |buffer_V_address0              |  515|        118|   13|       1534|
    |buffer_V_address1              |  524|        121|   13|       1573|
    |buffer_V_d0                    |  261|         61|   32|       1952|
    |buffer_V_d1                    |  261|         61|   32|       1952|
    |grp_max_fu_1242_b_V            |  265|         62|   32|       1984|
    |r_0_reg_1226                   |    9|          2|    6|         12|
    |reg_1253                       |    9|          2|   32|         64|
    |reg_1263                       |    9|          2|   32|         64|
    |reg_1273                       |    9|          2|   32|         64|
    |reg_1283                       |    9|          2|   32|         64|
    |reg_1293                       |    9|          2|   32|         64|
    |reg_1303                       |    9|          2|   32|         64|
    |reg_1313                       |    9|          2|   32|         64|
    |reg_1323                       |    9|          2|   32|         64|
    |reg_1333                       |    9|          2|   32|         64|
    |reg_1343                       |    9|          2|   32|         64|
    |reg_1353                       |    9|          2|   32|         64|
    |reg_1363                       |    9|          2|   32|         64|
    |reg_1373                       |    9|          2|   32|         64|
    |reg_1383                       |    9|          2|   32|         64|
    |reg_1393                       |    9|          2|   32|         64|
    |reg_1403                       |    9|          2|   32|         64|
    |reg_1413                       |    9|          2|   32|         64|
    |reg_1423                       |    9|          2|   32|         64|
    |reg_1433                       |    9|          2|   32|         64|
    |reg_1443                       |    9|          2|   32|         64|
    |reg_1453                       |    9|          2|   32|         64|
    |reg_1463                       |    9|          2|   32|         64|
    |reg_1473                       |    9|          2|   32|         64|
    |reg_1483                       |    9|          2|   32|         64|
    |reg_1493                       |    9|          2|   32|         64|
    |reg_1503                       |    9|          2|   32|         64|
    |reg_1513                       |    9|          2|   32|         64|
    |reg_1523                       |    9|          2|   32|         64|
    |reg_1533                       |    9|          2|   32|         64|
    |reg_1539                       |    9|          2|   32|         64|
    +-------------------------------+-----+-----------+-----+-----------+
    |Total                          | 2653|        612| 1096|      11064|
    +-------------------------------+-----+-----------+-----+-----------+

    * Register: 
    +------------------------------------------+-----+----+-----+-----------+
    |                   Name                   |  FF | LUT| Bits| Const Bits|
    +------------------------------------------+-----+----+-----+-----------+
    |add_ln80_reg_3515                         |    9|   0|   12|          3|
    |ap_CS_fsm                                 |  122|   0|  122|          0|
    |ap_enable_reg_pp0_iter0                   |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1                   |    1|   0|    1|          0|
    |buffer_V_addr_100_reg_4346                |   10|   0|   13|          3|
    |buffer_V_addr_101_reg_4351                |   10|   0|   13|          3|
    |buffer_V_addr_102_reg_4366                |   10|   0|   13|          3|
    |buffer_V_addr_103_reg_4371                |   10|   0|   13|          3|
    |buffer_V_addr_104_reg_4386                |   10|   0|   13|          3|
    |buffer_V_addr_105_reg_4391                |   10|   0|   13|          3|
    |buffer_V_addr_106_reg_4406                |   10|   0|   13|          3|
    |buffer_V_addr_107_reg_4411                |   10|   0|   13|          3|
    |buffer_V_addr_108_reg_4426                |   10|   0|   13|          3|
    |buffer_V_addr_109_reg_4431                |   10|   0|   13|          3|
    |buffer_V_addr_10_reg_3689                 |   10|   0|   13|          3|
    |buffer_V_addr_110_reg_4446                |   10|   0|   13|          3|
    |buffer_V_addr_111_reg_4451                |   10|   0|   13|          3|
    |buffer_V_addr_112_reg_4466                |   10|   0|   13|          3|
    |buffer_V_addr_113_reg_4471                |   10|   0|   13|          3|
    |buffer_V_addr_114_reg_4486                |   10|   0|   13|          3|
    |buffer_V_addr_115_reg_4491                |   10|   0|   13|          3|
    |buffer_V_addr_116_reg_4506                |   10|   0|   13|          3|
    |buffer_V_addr_117_reg_4511                |   10|   0|   13|          3|
    |buffer_V_addr_118_reg_4526                |   10|   0|   13|          3|
    |buffer_V_addr_119_reg_4531                |   10|   0|   13|          3|
    |buffer_V_addr_119_reg_4531_pp0_iter1_reg  |   10|   0|   13|          3|
    |buffer_V_addr_11_reg_3694                 |   10|   0|   13|          3|
    |buffer_V_addr_12_reg_3699                 |   10|   0|   13|          3|
    |buffer_V_addr_13_reg_3704                 |   10|   0|   13|          3|
    |buffer_V_addr_14_reg_3709                 |   10|   0|   13|          3|
    |buffer_V_addr_15_reg_3720                 |   10|   0|   13|          3|
    |buffer_V_addr_16_reg_3725                 |   10|   0|   13|          3|
    |buffer_V_addr_17_reg_3730                 |   10|   0|   13|          3|
    |buffer_V_addr_18_reg_3735                 |   10|   0|   13|          3|
    |buffer_V_addr_19_reg_3740                 |   10|   0|   13|          3|
    |buffer_V_addr_1_reg_3632                  |   10|   0|   13|          3|
    |buffer_V_addr_20_reg_3745                 |   10|   0|   13|          3|
    |buffer_V_addr_21_reg_3756                 |   10|   0|   13|          3|
    |buffer_V_addr_22_reg_3761                 |   10|   0|   13|          3|
    |buffer_V_addr_23_reg_3766                 |   10|   0|   13|          3|
    |buffer_V_addr_24_reg_3771                 |   10|   0|   13|          3|
    |buffer_V_addr_25_reg_3776                 |   10|   0|   13|          3|
    |buffer_V_addr_26_reg_3781                 |   10|   0|   13|          3|
    |buffer_V_addr_27_reg_3786                 |   10|   0|   13|          3|
    |buffer_V_addr_28_reg_3791                 |   10|   0|   13|          3|
    |buffer_V_addr_29_reg_3796                 |   10|   0|   13|          3|
    |buffer_V_addr_2_reg_3637                  |   10|   0|   13|          3|
    |buffer_V_addr_30_reg_3801                 |   10|   0|   13|          3|
    |buffer_V_addr_31_reg_3806                 |   10|   0|   13|          3|
    |buffer_V_addr_32_reg_3811                 |   10|   0|   13|          3|
    |buffer_V_addr_33_reg_3816                 |   10|   0|   13|          3|
    |buffer_V_addr_34_reg_3821                 |   10|   0|   13|          3|
    |buffer_V_addr_35_reg_3826                 |   10|   0|   13|          3|
    |buffer_V_addr_36_reg_3831                 |   10|   0|   13|          3|
    |buffer_V_addr_37_reg_3836                 |   10|   0|   13|          3|
    |buffer_V_addr_38_reg_3841                 |   10|   0|   13|          3|
    |buffer_V_addr_39_reg_3846                 |   10|   0|   13|          3|
    |buffer_V_addr_3_reg_3648                  |   10|   0|   13|          3|
    |buffer_V_addr_40_reg_3851                 |   10|   0|   13|          3|
    |buffer_V_addr_41_reg_3856                 |   10|   0|   13|          3|
    |buffer_V_addr_42_reg_3861                 |   10|   0|   13|          3|
    |buffer_V_addr_43_reg_3866                 |   10|   0|   13|          3|
    |buffer_V_addr_44_reg_3871                 |   10|   0|   13|          3|
    |buffer_V_addr_45_reg_3876                 |   10|   0|   13|          3|
    |buffer_V_addr_46_reg_3881                 |   10|   0|   13|          3|
    |buffer_V_addr_47_reg_3886                 |   10|   0|   13|          3|
    |buffer_V_addr_48_reg_3891                 |   10|   0|   13|          3|
    |buffer_V_addr_49_reg_3896                 |   10|   0|   13|          3|
    |buffer_V_addr_4_reg_3653                  |   10|   0|   13|          3|
    |buffer_V_addr_50_reg_3901                 |   10|   0|   13|          3|
    |buffer_V_addr_51_reg_3906                 |   10|   0|   13|          3|
    |buffer_V_addr_52_reg_3911                 |   10|   0|   13|          3|
    |buffer_V_addr_53_reg_3916                 |   10|   0|   13|          3|
    |buffer_V_addr_54_reg_3921                 |   10|   0|   13|          3|
    |buffer_V_addr_55_reg_3926                 |   10|   0|   13|          3|
    |buffer_V_addr_56_reg_3931                 |   10|   0|   13|          3|
    |buffer_V_addr_57_reg_3936                 |   10|   0|   13|          3|
    |buffer_V_addr_58_reg_3941                 |   10|   0|   13|          3|
    |buffer_V_addr_59_reg_3946                 |   10|   0|   13|          3|
    |buffer_V_addr_5_reg_3658                  |   10|   0|   13|          3|
    |buffer_V_addr_60_reg_3951                 |   10|   0|   13|          3|
    |buffer_V_addr_61_reg_3956                 |   10|   0|   13|          3|
    |buffer_V_addr_62_reg_3966                 |   10|   0|   13|          3|
    |buffer_V_addr_63_reg_3971                 |   10|   0|   13|          3|
    |buffer_V_addr_64_reg_3986                 |   10|   0|   13|          3|
    |buffer_V_addr_65_reg_3991                 |   10|   0|   13|          3|
    |buffer_V_addr_66_reg_4006                 |   10|   0|   13|          3|
    |buffer_V_addr_67_reg_4011                 |   10|   0|   13|          3|
    |buffer_V_addr_68_reg_4026                 |   10|   0|   13|          3|
    |buffer_V_addr_69_reg_4031                 |   10|   0|   13|          3|
    |buffer_V_addr_6_reg_3663                  |   10|   0|   13|          3|
    |buffer_V_addr_70_reg_4046                 |   10|   0|   13|          3|
    |buffer_V_addr_71_reg_4051                 |   10|   0|   13|          3|
    |buffer_V_addr_72_reg_4066                 |   10|   0|   13|          3|
    |buffer_V_addr_73_reg_4071                 |   10|   0|   13|          3|
    |buffer_V_addr_74_reg_4086                 |   10|   0|   13|          3|
    |buffer_V_addr_75_reg_4091                 |   10|   0|   13|          3|
    |buffer_V_addr_76_reg_4106                 |   10|   0|   13|          3|
    |buffer_V_addr_77_reg_4111                 |   10|   0|   13|          3|
    |buffer_V_addr_78_reg_4126                 |   10|   0|   13|          3|
    |buffer_V_addr_79_reg_4131                 |   10|   0|   13|          3|
    |buffer_V_addr_7_reg_3668                  |   10|   0|   13|          3|
    |buffer_V_addr_80_reg_4146                 |   10|   0|   13|          3|
    |buffer_V_addr_81_reg_4151                 |   10|   0|   13|          3|
    |buffer_V_addr_82_reg_4166                 |   10|   0|   13|          3|
    |buffer_V_addr_83_reg_4171                 |   10|   0|   13|          3|
    |buffer_V_addr_84_reg_4186                 |   10|   0|   13|          3|
    |buffer_V_addr_85_reg_4191                 |   10|   0|   13|          3|
    |buffer_V_addr_86_reg_4206                 |   10|   0|   13|          3|
    |buffer_V_addr_87_reg_4211                 |   10|   0|   13|          3|
    |buffer_V_addr_88_reg_4226                 |   10|   0|   13|          3|
    |buffer_V_addr_89_reg_4231                 |   10|   0|   13|          3|
    |buffer_V_addr_8_reg_3673                  |   10|   0|   13|          3|
    |buffer_V_addr_90_reg_4246                 |   10|   0|   13|          3|
    |buffer_V_addr_91_reg_4251                 |   10|   0|   13|          3|
    |buffer_V_addr_92_reg_4266                 |   10|   0|   13|          3|
    |buffer_V_addr_93_reg_4271                 |   10|   0|   13|          3|
    |buffer_V_addr_94_reg_4286                 |   10|   0|   13|          3|
    |buffer_V_addr_95_reg_4291                 |   10|   0|   13|          3|
    |buffer_V_addr_96_reg_4306                 |   10|   0|   13|          3|
    |buffer_V_addr_97_reg_4311                 |   10|   0|   13|          3|
    |buffer_V_addr_98_reg_4326                 |   10|   0|   13|          3|
    |buffer_V_addr_99_reg_4331                 |   10|   0|   13|          3|
    |buffer_V_addr_9_reg_3684                  |   10|   0|   13|          3|
    |buffer_V_addr_reg_3627                    |   10|   0|   13|          3|
    |buffer_V_load_101_reg_4381                |   32|   0|   32|          0|
    |buffer_V_load_103_reg_4401                |   32|   0|   32|          0|
    |buffer_V_load_105_reg_4421                |   32|   0|   32|          0|
    |buffer_V_load_107_reg_4441                |   32|   0|   32|          0|
    |buffer_V_load_109_reg_4461                |   32|   0|   32|          0|
    |buffer_V_load_111_reg_4481                |   32|   0|   32|          0|
    |buffer_V_load_113_reg_4501                |   32|   0|   32|          0|
    |buffer_V_load_115_reg_4521                |   32|   0|   32|          0|
    |buffer_V_load_117_reg_4541                |   32|   0|   32|          0|
    |buffer_V_load_119_reg_4546                |   32|   0|   32|          0|
    |buffer_V_load_61_reg_3981                 |   32|   0|   32|          0|
    |buffer_V_load_63_reg_4001                 |   32|   0|   32|          0|
    |buffer_V_load_65_reg_4021                 |   32|   0|   32|          0|
    |buffer_V_load_67_reg_4041                 |   32|   0|   32|          0|
    |buffer_V_load_69_reg_4061                 |   32|   0|   32|          0|
    |buffer_V_load_71_reg_4081                 |   32|   0|   32|          0|
    |buffer_V_load_73_reg_4101                 |   32|   0|   32|          0|
    |buffer_V_load_75_reg_4121                 |   32|   0|   32|          0|
    |buffer_V_load_77_reg_4141                 |   32|   0|   32|          0|
    |buffer_V_load_79_reg_4161                 |   32|   0|   32|          0|
    |buffer_V_load_81_reg_4181                 |   32|   0|   32|          0|
    |buffer_V_load_83_reg_4201                 |   32|   0|   32|          0|
    |buffer_V_load_85_reg_4221                 |   32|   0|   32|          0|
    |buffer_V_load_87_reg_4241                 |   32|   0|   32|          0|
    |buffer_V_load_89_reg_4261                 |   32|   0|   32|          0|
    |buffer_V_load_91_reg_4281                 |   32|   0|   32|          0|
    |buffer_V_load_93_reg_4301                 |   32|   0|   32|          0|
    |buffer_V_load_95_reg_4321                 |   32|   0|   32|          0|
    |buffer_V_load_97_reg_4341                 |   32|   0|   32|          0|
    |buffer_V_load_99_reg_4361                 |   32|   0|   32|          0|
    |icmp_ln74_reg_3506                        |    1|   0|    1|          0|
    |icmp_ln74_reg_3506_pp0_iter1_reg          |    1|   0|    1|          0|
    |op_V_assign_0_10_1_reg_3996               |   31|   0|   31|          0|
    |op_V_assign_0_10_2_reg_4016               |   31|   0|   31|          0|
    |op_V_assign_0_10_reg_4036                 |   31|   0|   31|          0|
    |op_V_assign_0_11_1_reg_4056               |   31|   0|   31|          0|
    |op_V_assign_0_11_2_reg_4076               |   31|   0|   31|          0|
    |op_V_assign_0_11_reg_4096                 |   31|   0|   31|          0|
    |op_V_assign_0_12_1_reg_4116               |   31|   0|   31|          0|
    |op_V_assign_0_12_2_reg_4136               |   31|   0|   31|          0|
    |op_V_assign_0_12_reg_4156                 |   31|   0|   31|          0|
    |op_V_assign_0_13_1_reg_4176               |   31|   0|   31|          0|
    |op_V_assign_0_13_2_reg_4196               |   31|   0|   31|          0|
    |op_V_assign_0_13_reg_4216                 |   31|   0|   31|          0|
    |op_V_assign_0_14_1_reg_4236               |   31|   0|   31|          0|
    |op_V_assign_0_14_2_reg_4256               |   31|   0|   31|          0|
    |op_V_assign_0_14_reg_4276                 |   31|   0|   31|          0|
    |op_V_assign_0_15_1_reg_4296               |   31|   0|   31|          0|
    |op_V_assign_0_15_2_reg_4316               |   31|   0|   31|          0|
    |op_V_assign_0_15_reg_4336                 |   31|   0|   31|          0|
    |op_V_assign_0_16_1_reg_4356               |   31|   0|   31|          0|
    |op_V_assign_0_16_2_reg_4376               |   31|   0|   31|          0|
    |op_V_assign_0_16_reg_4396                 |   31|   0|   31|          0|
    |op_V_assign_0_17_1_reg_4416               |   31|   0|   31|          0|
    |op_V_assign_0_17_2_reg_4436               |   31|   0|   31|          0|
    |op_V_assign_0_17_reg_4456                 |   31|   0|   31|          0|
    |op_V_assign_0_18_1_reg_4476               |   31|   0|   31|          0|
    |op_V_assign_0_18_2_reg_4496               |   31|   0|   31|          0|
    |op_V_assign_0_18_reg_4516                 |   31|   0|   31|          0|
    |op_V_assign_0_19_1_reg_4536               |   31|   0|   31|          0|
    |op_V_assign_0_39_2_reg_4551               |   31|   0|   31|          0|
    |op_V_assign_0_9_2_reg_3961                |   31|   0|   31|          0|
    |op_V_assign_0_s_reg_3976                  |   31|   0|   31|          0|
    |r_0_reg_1226                              |    6|   0|    6|          0|
    |r_reg_3510                                |    6|   0|    6|          0|
    |reg_1249                                  |   31|   0|   31|          0|
    |reg_1253                                  |   32|   0|   32|          0|
    |reg_1259                                  |   31|   0|   31|          0|
    |reg_1263                                  |   32|   0|   32|          0|
    |reg_1269                                  |   31|   0|   31|          0|
    |reg_1273                                  |   32|   0|   32|          0|
    |reg_1279                                  |   31|   0|   31|          0|
    |reg_1283                                  |   32|   0|   32|          0|
    |reg_1289                                  |   31|   0|   31|          0|
    |reg_1293                                  |   32|   0|   32|          0|
    |reg_1299                                  |   31|   0|   31|          0|
    |reg_1303                                  |   32|   0|   32|          0|
    |reg_1309                                  |   31|   0|   31|          0|
    |reg_1313                                  |   32|   0|   32|          0|
    |reg_1319                                  |   31|   0|   31|          0|
    |reg_1323                                  |   32|   0|   32|          0|
    |reg_1329                                  |   31|   0|   31|          0|
    |reg_1333                                  |   32|   0|   32|          0|
    |reg_1339                                  |   31|   0|   31|          0|
    |reg_1343                                  |   32|   0|   32|          0|
    |reg_1349                                  |   31|   0|   31|          0|
    |reg_1353                                  |   32|   0|   32|          0|
    |reg_1359                                  |   31|   0|   31|          0|
    |reg_1363                                  |   32|   0|   32|          0|
    |reg_1369                                  |   31|   0|   31|          0|
    |reg_1373                                  |   32|   0|   32|          0|
    |reg_1379                                  |   31|   0|   31|          0|
    |reg_1383                                  |   32|   0|   32|          0|
    |reg_1389                                  |   31|   0|   31|          0|
    |reg_1393                                  |   32|   0|   32|          0|
    |reg_1399                                  |   31|   0|   31|          0|
    |reg_1403                                  |   32|   0|   32|          0|
    |reg_1409                                  |   31|   0|   31|          0|
    |reg_1413                                  |   32|   0|   32|          0|
    |reg_1419                                  |   31|   0|   31|          0|
    |reg_1423                                  |   32|   0|   32|          0|
    |reg_1429                                  |   31|   0|   31|          0|
    |reg_1433                                  |   32|   0|   32|          0|
    |reg_1439                                  |   31|   0|   31|          0|
    |reg_1443                                  |   32|   0|   32|          0|
    |reg_1449                                  |   31|   0|   31|          0|
    |reg_1453                                  |   32|   0|   32|          0|
    |reg_1459                                  |   31|   0|   31|          0|
    |reg_1463                                  |   32|   0|   32|          0|
    |reg_1469                                  |   31|   0|   31|          0|
    |reg_1473                                  |   32|   0|   32|          0|
    |reg_1479                                  |   31|   0|   31|          0|
    |reg_1483                                  |   32|   0|   32|          0|
    |reg_1489                                  |   31|   0|   31|          0|
    |reg_1493                                  |   32|   0|   32|          0|
    |reg_1499                                  |   31|   0|   31|          0|
    |reg_1503                                  |   32|   0|   32|          0|
    |reg_1509                                  |   31|   0|   31|          0|
    |reg_1513                                  |   32|   0|   32|          0|
    |reg_1519                                  |   31|   0|   31|          0|
    |reg_1523                                  |   32|   0|   32|          0|
    |reg_1529                                  |   31|   0|   31|          0|
    |reg_1533                                  |   32|   0|   32|          0|
    |reg_1539                                  |   32|   0|   32|          0|
    |sub_ln80_1_reg_3642                       |   11|   0|   14|          3|
    |sub_ln80_3_reg_3678                       |   11|   0|   14|          3|
    |sub_ln80_5_reg_3714                       |   11|   0|   14|          3|
    |sub_ln80_7_reg_3750                       |   11|   0|   14|          3|
    |sub_ln80_reg_3526                         |   11|   0|   14|          3|
    +------------------------------------------+-----+----+-----+-----------+
    |Total                                     | 5192|   0| 5573|        381|
    +------------------------------------------+-----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-------------------+-----+-----+------------+--------------+--------------+
|     RTL Ports     | Dir | Bits|  Protocol  | Source Object|    C Type    |
+-------------------+-----+-----+------------+--------------+--------------+
|ap_clk             |  in |    1| ap_ctrl_hs | relu<40, 40> | return value |
|ap_rst             |  in |    1| ap_ctrl_hs | relu<40, 40> | return value |
|ap_start           |  in |    1| ap_ctrl_hs | relu<40, 40> | return value |
|ap_done            | out |    1| ap_ctrl_hs | relu<40, 40> | return value |
|ap_idle            | out |    1| ap_ctrl_hs | relu<40, 40> | return value |
|ap_ready           | out |    1| ap_ctrl_hs | relu<40, 40> | return value |
|buffer_V_address0  | out |   13|  ap_memory |   buffer_V   |     array    |
|buffer_V_ce0       | out |    1|  ap_memory |   buffer_V   |     array    |
|buffer_V_we0       | out |    1|  ap_memory |   buffer_V   |     array    |
|buffer_V_d0        | out |   32|  ap_memory |   buffer_V   |     array    |
|buffer_V_q0        |  in |   32|  ap_memory |   buffer_V   |     array    |
|buffer_V_address1  | out |   13|  ap_memory |   buffer_V   |     array    |
|buffer_V_ce1       | out |    1|  ap_memory |   buffer_V   |     array    |
|buffer_V_we1       | out |    1|  ap_memory |   buffer_V   |     array    |
|buffer_V_d1        | out |   32|  ap_memory |   buffer_V   |     array    |
|buffer_V_q1        |  in |   32|  ap_memory |   buffer_V   |     array    |
+-------------------+-----+-----+------------+--------------+--------------+

