<?xml version="1.0"?>
<!--Product Version: Vivado v2013.3 (64-bit)-->
<Project Version="6" Minor="13" Path="/home/raghu/work/projects/dma3/hls/bmm_top/solution1/impl/verilog/project.xpr">
	<FileSet Dir="sources_1" File="fileset.xml"/>
	<FileSet Dir="constrs_1" File="fileset.xml"/>
	<FileSet Dir="sim_1" File="fileset.xml"/>
	<DefaultLaunch Dir="$PRUNDIR"/>
	<Config>
		<Option Name="Id" Val="dbcdd3ade6814d5d98ac429cef679a2f"/>
		<Option Name="Part" Val="xc7z045ffg900-1"/>
		<Option Name="CompiledLibDir" Val="$PCACHEDIR/compile_simlib"/>
		<Option Name="Board" Val=""/>
		<Option Name="ActiveSimSet" Val="sim_1"/>
	</Config>
</Project>

