 能階工程與動態讀寫技術應用在 SONOS 快閃記憶體之性能最佳化研究(I) 
“The Study of Bandgap Engineering and Dynamic Program/Erase Techniques 
and Its Applications on SONOS Flash Memory” 
計畫編號：NSC96-2221-E-606-030 
執行期間：96 年 8 月 1 日 至 97 年 7 月 31 日 
主持人：國防大學理工學院國防科學研究所高進興教授 
 
一、中文摘要 
本計畫的研究目的著重於非揮發性記憶元
件 SONOS (Polysilicon-Oxide-Nitride-Oxide- 
-Silicon)之能階工程技術應用之最佳化研究，在
本篇研究中，以穿隧氧化層為優化的目標，首
先針對 SONOS 單一記憶元件結構實施二階段
氧化法，藉不同的製程條件完成元件後，利用
電性及物性分析方式，以獲取最佳選擇之條
件，以驗證能階工程設計的結果；第二部分則
探討企業界常用 NAND 結構的穿隧氧化層製程
方式，並導入一氧化氮退火法以簡化二階段氧
化法的流程；結果發現以二階段氧化法與一氧
化氮退火法應用在穿隧氧化層優化方面，確有
較佳的品質與效能。本計畫歷經一年的研究，
除人才培訓外，並已獲得初步成果發表。 
關鍵詞：SONOS、穿隧氧化層、能階工程、優
化、可靠度。 
Abstract 
The aim of this project was focused on the 
bandgap engineering technique applied to the 
performance and reliability improvements of the 
SONOS devices. This dissertation is divided into 
two major topics. The first topic is to optimize the 
tunnel oxide by two-step oxidation processes and 
the optimal condition can be obtained by 
comparing the performance and reliability of the 
single cell device. The second topic discusses the 
effect of NO annealed method after oxidation for 
NAND flash memory. Experimental results show 
that the two-step oxidation processes and NO 
annealed method exhibit excellent properties. 
After one year of study, the results can provide a 
straightforward way of the performance and 
reliability improvement for future Flash memory 
application. 
Keywords: SONOS, tunnel oxide, bandgap 
engineering, optimization, reliability. 
二、計畫的緣由與目的 
在所有各式類型的快閃記憶體裏，穿隧氧
化層所要扮演的角色是允許電荷藉由電場施力
而穿隧至電荷捕捉層或矽基底，且當電場消失
時，該層又可阻止電荷穿隧，其品質的好壞，
對快閃記憶體的性能舉足輕重。一般穿隧氧化
層都以二氧化矽為主，而依現行製程的溫度所
形成的二氧化矽多為非晶矽型，因此在高電場
應力(High Field Stress)的操作下，會造成該層退
化而使品質下降，因為記憶體的讀取、寫入與
抹除主要都經過二氧化矽，經過多次被穿隧之
後就會有穿破(Worn-Out)的情形發生，最後當導
通路徑形成之後，就會發生崩潰的行為，記憶
 四、結果與討論 
4.1 二階段氧化法 
圖三為不同穿隧氧化層試片的漏電流量
測，其中量測記憶體元件通道的尺寸為長度 0.8 
μm、寬 10 μm，由圖上顯示二階段氧化法
(Nitrioxide)與 N2O 800 ˚C 成長之穿隧氧化層以
直接穿隧(Direct Tunneling)造成的漏電流較低。 
 
10-14
10-13
10-12
10-11
10-10
10-9
10-8
10-7
10-6
-20 -15 -10 -5 0 5 10 15 20
N
2
O  8000C
Nitrioxide
Dry Oxide
G
at
e 
C
ur
re
nt
 (A
)
Gate Voltage (V)  
圖三 二階段氧化法試片漏電流特性 
在相同寫入和抹除電壓測試條件之下，結果
顯示 N2O 800 ˚C 及 Dry Oxide 800 ˚C 的抹除時
間是 100 μs，但二階段氧化法的抹除時間是 10 
μs，與先前的能階工程推論相同，使得電荷移
除的速度增加。 
接下來要實施資料保存性可靠度測試，本研
究以室溫下實施，測試結果如圖四所示，由外
插 10 年的曲線來看，二階段氧化法(Nitrioxide)
於寫入狀態的臨界電壓曲線，其斜率小於其他
條件的試片，推論該試片在矽基底與穿隧氧化
層介面，有較少的介面狀態，因此電荷在穿隧
時比較不受缺陷輔助穿隧的影響，加上實際厚
度較大，所以電荷流失的數量相對較少。 
另一項為重複讀寫能力測試，結果發現二階
段氧化法隨著重複讀寫的次數增加，寫入與抹
除狀態的臨界電壓微幅上升較為平緩，主要原
因為每一次抹除時，無法抹除至初始的臨界電
壓狀態，少數電荷累積於氮化矽層，但是二階
段氧化法的抹除能力較佳。 
 
2
2.5
3
3.5
4
4.5
1 10 100 1000 104 105 106 107 108
N
2
O 800oC
Nitrioxide
Dry Oxide
T
hr
es
ho
ld
 V
ol
ta
ge
 (V
)
Time (sec)  
圖四 二階段氧化法資料保存性測試特性 
4.2 一氧化氮退火法 
圖五顯示所有試件的漏電流，它證明了
HTO(NO*)的直接穿隧漏電流稍小於其它試
件，但是負閘極電壓 FN 轉折向上較 ISSG 提
早，這是因為介面上氮原子的參與降低了介面
缺陷(interface state)，有助於降低直接穿隧漏電
流，然而整體二氧化矽內的氮原子增加卻造成
高的缺陷密度而有助於輔助穿隧漏電流(TAT)
所造成上述的現象。 
10-14
10-12
10-10
10-8
10-6
-15 -10 -5 0 5 10 15
HTO 2.5nm
HTO(NO*) 2.5nm
ISSG 2.5nm
G
at
e 
C
ur
re
nt
 (A
)
Gate Voltage (V)  
圖五 一氧化氮退火法試片漏電流特性 
圖六顯示寫入與抹除的特性，兩個 HTO 試
片擁有比 ISSG 較大的操作窗口，而 HTO 展現
較快的 FN 抹除速度，是由於其較多的介面缺陷
(interface state)有助於輔助穿隧的電子抹除；另
外 ISSG 較差的抹除能力肇因於閘極電子的提
早注入，以上兩者也可從 C-V 曲線圖得到驗證。 
 1
出席國際學術會議心得報告及發表之論文 
 
會議名稱：2007 年國際半導體元件學術研究研討會(2007 ISDRS，2007 
International Semiconductor Devices Research Symposium)。 
會議地點：美國華盛頓 (Washington D.C., USA)。 
會議時間：2006 年 12 月 12 至 12 月 14 日。 
出席人員：李志遠、高世平、張辰嘉。 
論文發表方式：口述發表。 
 
(1) 前言 
在國際半導體技術藍圖(ITRS)中，矽製
射頻積體電路(RFIC)，可應用於 10 GHz 以
下的無線通訊系統中，由於矽製 MOS 能夠
廣泛應用於多樣現有的無線通信系統中，因
此越發突顯於積體電路設計模擬時，採用準
確電晶體模型的重要，然而由於矽基底的易
損耗特性，將直接影響電晶體輸出阻抗的大
小，也間接造成 RFIC 在設計上的困難度，
因此為因應電路設計所需的元件模型，除了
既有之直流元件的模型外，也必須開發高頻
的元件模型符合未來的電路發展之潮流，這
也是我們實驗室不斷努力的方向之一。實驗
室過去針對矽基底特性的探討已具有不少
研究成果，在經過長時間的努力後，因此彙
整研究成果投稿此研討會。 
2005 國際半導體元件學術研究研討
會，簡稱 ISDRS，是每兩年由 DARPA Mic
roelectronics Technology Office (MTO)、Na
tional Institute of Standards and Technolog
y(NIST)、Army Research Lab(ARL)、ECE 
Department of the University of Marylan
d、Army Research Office 以及 National Sc
ience Foundation 等單位共同主辦，並且由
IEEE Electron Devices Society and the IE
EE Laser and Electro-Optics Society 提供
技術協助之國際會議。會議論文亦召集亞洲
與歐洲相關權威組成委員會審查投稿論
文，其會議內容主要以討論固態電子元件材
料之相關技術與資訊。出席此次研討會，是
希望透過與會學者的討論，更加釐清本研究
未盡周詳之處，也分享本研究之成果；再者
是吸收新知，藉由國際學者們精彩的演講，
吸收半導體界相關資訊及知識。 
(2) 參加會議經過 
此次研討會於美國馬里蘭州立大學的
史坦學生事務聯合中心召開，今年十二月十
二日至十二月十四日，由李志遠老師帶領本
人與張辰嘉二人共同前赴美國華盛頓與會
（ISDRS 2007）。我們之所以選擇參加此次
研討會，是因為目前個人的研究重點之一是
深入的探討高頻時矽基底的物理特性，而在
此研討會的議程中也有許多相關的場次專
門探討此些素材。 
 3
包羅萬象的全世界現今已發現礦石、化石的
陳列及展覽，而且不需門票即可入內參觀。
參觀以上的展覽陳列之後，令人不禁反觀身
處的地球，這各我們賴以生存的星球，是如
何偉大的孕育了萬物，從有生命的到無生命
的，也才讓我們能有今日的世界能夠享受生
為萬物之靈的尊榮，不僅讓人有一種被尊寵
的感覺，還多了一分要珍惜的感動，尤其是
其中的一各特展，展出的各幅照片主題為：
自然最美的角度，透過攝影者的角度，有時
真的能讓你在一幅照片前駐足良久，由此我
也的由衷地佩服美國國家為何得以如此強
盛，從他們對於自然科學教育的用心程度便
可窺窺見一斑，一各國家能夠強盛，是要有
足夠的用心投入，尤其是教育事業，教育是
百年樹人的大業，如果一各國家的教育領頭
者，沒有遠大的眼光，寬廣的器度胸襟，這
樣國家的未來也難能擁抱全世界，而能跟世
界接軌，並駕齊驅，合作互惠。在這各博物
館裡我體會到了美國人他們善用各種可資
利用的科學技術，進行探知地球所產生的現
象，並深入探討其中隱含之物理，而以最簡
單的機器重建模擬環境及設備，陳列在每一
地球科學現象的旁邊，供給民眾瞭解現象的
發生的始末以及產生的後果，這些都有助提
昇人民對於自然界各種奇妙的現象的瞭
解，其提升國民的知識水平。經過這樣的旅
程除了使我們的知識與眼界增添不少外，也
讓我深深感觸任何國家的發展與進步，絕對
與該國家之社會化教育僅密不可分離，使我
們在此次參觀的過程中確實讓我們的知識
與眼界增添不少。 
(3) 與會心得 
 CMOS 技術仍將領導未來半導體技術
的演進︰ 
在參與研討的過程中，有相當多的學者
提出對於未來可行之 CMOS 元件發展方向
的研究，當 Moore 定律預測 CMOS 元件即
將邁向只有數十個原子層的奈米電晶體
時，在此時代潮流的驅使下，全世界的學者
也極力搜尋可行的方向，研發適合 CMOS
製程的新結構技術，而使得 MOSFET 效能
及尺寸微縮符合趨勢，其中最具代表性的結
構則以 FinFET以及 Double gate的元件最符
合。而在這兩項結構中，絕大多數之學者，
則又在基底通道磊晶時，加入微量的的碳原
子，形成應變矽之通道而提昇汲極電流，藉
以獲得元件效能的提昇。因此，在未來的研
究上結合過去建構的四點彎曲的壓力裝
置，探討 RF CMOS 元件受壓力後的效能變
化，以及矽的基底電流變化情形將是可行的
研究方向。 
 
 與世界頂尖學者切磋的機會 
學生雖在電晶體模型中的研究投入僅
有一年之久，同時對於矽基底的電磁損耗的
物理及參數萃取的技術仍在摸索及研究的
的階段。在參加此次研討會，親身與頂尖學
者面對面的討論，得以驗證研究成果的正確
性，同時經由討論的過程釐清個人在矽基底
之電磁耦合的機制認知不足之處，誠屬難能
可貴。 
 
 開眼界的機會 
  5
發表之論文 
 
(In: 2007 International Semiconductor Device Research Symposium, pp. TA8-03, University of 
Maryland College Park, Maryland, USA, December 2007) 
 
An Analytical Extraction Method for Scalable Substrate Resistance Model in RF 
MOSFETs 
 
Shih-Ping Kaoa, Chih-Yuan Leea, Chuan-Yu Wanga, Joseph Der-Son Dengb, Chen-Chai Changa, and Chin-Hsing Kaoa   
  
a Department of Electrical & Electronic Engineering, Chung-Cheng Institute of Technology, National Defense University, 
Taiwan, g971003@ccit.edu.tw,  
 b Electronic Systems Research Division, Chung-Shan Institute of Science and Technology, Taiwan. 
 
MOSFETs are currently core devices for RF circuit applications. The substrate parameters that 
significantly affect the small-signal output characteristics are crucial for an accurate RF MOSFET 
model [1]-[4]. The substrate model using single resistance has been proposed [2], but it deviates from 
the measured data at frequencies above kink point. Substrate model with pi-type resistance network has 
been reported [3], however, it is difficult to predict the network for an arbitrary MOSFET layout 
because the substrate resistance scales nonlinearly with geometry. The extraction technique for scalable 
substrate resistance components has been discussed [4]. In this work, we describe an extraction 
methodology for the scalable substrate resistance components with layout geometry. Moreover, the 
accuracy of pi-type substrate resistance network for RF MOSFET was also presented under a wide 
range of frequency.  
The equivalent circuit with substrate resistance network of a RF MOSFET whose body tied to the 
source at VGS = VDS = 0 V is shown in Fig. 1.  The ring-shaped body contacts surrounding the active 
device have been widely used in RF MOSFET circuit design which minimizes the body effect is also 
shown in Fig. 2. The Y-parameters of a RF MOSFET is obtained after the extrinsic parameters were 
stripped away [1]. By using the related Y-parameters in Fig. 1, the capacitances are accurately 
determined [2]. Rsub can be extracted directly from the interception point of y axis on the 1/Re[1/Ysub] - 
ω2 plot, since the relationship between them are linear below the kink point [3]. The parameters Rdb, Rsb, 
and Rdsb can be obtained once the substrate sheet resistance had been known by computing from the 
values of Rsub for devices with different geometry [4]. In this study, the value of horizontal sheet 
resistance rhb, vertical sheet resistance rvb, and sheet resistance between drain and source underneath the 
channel rdsb are 3197, 3213, and 4683 Ω/square, respectively. Table 1 lists the resistances for devices 
with Rsub values calculated by using the model according to the extracted resistance components. 
Figure 3 gives the comparison between measured and modeled S22 and Re(Y22) for n-MOSFETs with 
NF = 4, 10, with operating frequencies of 0.1-40 GHz at VGS = VDS = 0 V. The model described with a 
single resistance also presented as dash line in Fig. 3. The capability of RF signal penetrating into the 
substrate changes with frequency, the higher the frequency goes, the deeper the RF signals penetrate in 
the substrate. Hence, the measured data cannot be described explicitly by single resistance model. By 
applying pi-type substrate resistance model, the modeled S22 and Re(Y22) agree pretty well with the 
measured results up to 40GHz.  
Figure 4 shows comparisons on the extracted and modeled substrate resistances of NMOS devices 
with different number of fingers. The substrate resistance can be significantly reduced by increasing 
