Fitter report for DiceTest
Wed Jun 24 12:31:31 2020
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Routing Usage Summary
 25. I/O Rules Summary
 26. I/O Rules Details
 27. I/O Rules Matrix
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Estimated Delay Added for Hold Timing Summary
 31. Estimated Delay Added for Hold Timing Details
 32. Fitter Messages
 33. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+---------------------------------+--------------------------------------------+
; Fitter Status                   ; Successful - Wed Jun 24 12:31:31 2020      ;
; Quartus II 64-Bit Version       ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                   ; DiceTest                                   ;
; Top-level Entity Name           ; DiceTest                                   ;
; Family                          ; Cyclone V                                  ;
; Device                          ; 5CEFA2F23C8                                ;
; Timing Models                   ; Final                                      ;
; Logic utilization (in ALMs)     ; 238 / 9,430 ( 3 % )                        ;
; Total registers                 ; 225                                        ;
; Total pins                      ; 31 / 224 ( 14 % )                          ;
; Total virtual pins              ; 0                                          ;
; Total block memory bits         ; 0 / 1,802,240 ( 0 % )                      ;
; Total DSP Blocks                ; 0 / 25 ( 0 % )                             ;
; Total HSSI RX PCSs              ; 0                                          ;
; Total HSSI PMA RX Deserializers ; 0                                          ;
; Total HSSI TX PCSs              ; 0                                          ;
; Total HSSI TX Channels          ; 0                                          ;
; Total PLLs                      ; 0 / 4 ( 0 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                              ;
+---------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CEFA2F23C8                           ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.06        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  35.4%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; o6       ; Missing drive strength and slew rate ;
; o5       ; Missing drive strength and slew rate ;
; o3       ; Missing drive strength and slew rate ;
; o2       ; Missing drive strength and slew rate ;
; o1       ; Missing drive strength and slew rate ;
; o0       ; Missing drive strength and slew rate ;
; o4       ; Missing drive strength and slew rate ;
; COM      ; Missing drive strength and slew rate ;
; r4       ; Missing drive strength and slew rate ;
; r5       ; Missing drive strength and slew rate ;
; r6       ; Missing drive strength and slew rate ;
; r3       ; Missing drive strength and slew rate ;
; r2       ; Missing drive strength and slew rate ;
; r1       ; Missing drive strength and slew rate ;
; r0       ; Missing drive strength and slew rate ;
; DE2      ; Missing drive strength and slew rate ;
; a6       ; Missing drive strength and slew rate ;
; a5       ; Missing drive strength and slew rate ;
; a4       ; Missing drive strength and slew rate ;
; a3       ; Missing drive strength and slew rate ;
; a2       ; Missing drive strength and slew rate ;
; a1       ; Missing drive strength and slew rate ;
; a0       ; Missing drive strength and slew rate ;
; DE1      ; Missing drive strength and slew rate ;
; DE3      ; Missing drive strength and slew rate ;
; r21      ; Missing drive strength and slew rate ;
; buzzer   ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                            ;
+----------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------+------------------+-----------------------+
; Node                                               ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                             ; Destination Port ; Destination Port Name ;
+----------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------+------------------+-----------------------+
; clk~inputCLKENA0                                   ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                              ;                  ;                       ;
; buzzer_test:inst|buzzer:inst|DIVIDER[3]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; buzzer_test:inst|buzzer:inst|DIVIDER[3]~DUPLICATE            ;                  ;                       ;
; buzzer_test:inst|buzzer:inst|DIVIDER[5]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; buzzer_test:inst|buzzer:inst|DIVIDER[5]~DUPLICATE            ;                  ;                       ;
; buzzer_test:inst|buzzer:inst|DIVIDER[13]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; buzzer_test:inst|buzzer:inst|DIVIDER[13]~DUPLICATE           ;                  ;                       ;
; clk_gen:inst3|div10_t:inst1|5                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clk_gen:inst3|div10_t:inst1|5~DUPLICATE                      ;                  ;                       ;
; clk_gen:inst3|div10_t:inst2|5                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clk_gen:inst3|div10_t:inst2|5~DUPLICATE                      ;                  ;                       ;
; clk_gen:inst3|div10_t:inst5|1                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clk_gen:inst3|div10_t:inst5|1~DUPLICATE                      ;                  ;                       ;
; mario_lose_test:inst32|div2:inst2|arr[0]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mario_lose_test:inst32|div2:inst2|arr[0]~DUPLICATE           ;                  ;                       ;
; mario_lose_test:inst32|div2:inst2|arr[1]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mario_lose_test:inst32|div2:inst2|arr[1]~DUPLICATE           ;                  ;                       ;
; mario_lose_test:inst32|div10_t:inst1|5             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mario_lose_test:inst32|div10_t:inst1|5~DUPLICATE             ;                  ;                       ;
; mario_lose_test:inst32|mario_lose:inst|DIVIDER[3]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mario_lose_test:inst32|mario_lose:inst|DIVIDER[3]~DUPLICATE  ;                  ;                       ;
; mario_lose_test:inst32|mario_lose:inst|DIVIDER[5]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mario_lose_test:inst32|mario_lose:inst|DIVIDER[5]~DUPLICATE  ;                  ;                       ;
; mario_lose_test:inst32|mario_lose:inst|DIVIDER[6]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mario_lose_test:inst32|mario_lose:inst|DIVIDER[6]~DUPLICATE  ;                  ;                       ;
; mario_lose_test:inst32|mario_lose:inst|DIVIDER[7]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mario_lose_test:inst32|mario_lose:inst|DIVIDER[7]~DUPLICATE  ;                  ;                       ;
; mario_lose_test:inst32|mario_lose:inst|DIVIDER[10] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mario_lose_test:inst32|mario_lose:inst|DIVIDER[10]~DUPLICATE ;                  ;                       ;
; mario_lose_test:inst32|mario_lose:inst|DIVIDER[12] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mario_lose_test:inst32|mario_lose:inst|DIVIDER[12]~DUPLICATE ;                  ;                       ;
; mario_win_test:inst34|div2:inst2|arr[0]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mario_win_test:inst34|div2:inst2|arr[0]~DUPLICATE            ;                  ;                       ;
; mario_win_test:inst34|div2:inst2|arr[1]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mario_win_test:inst34|div2:inst2|arr[1]~DUPLICATE            ;                  ;                       ;
; mario_win_test:inst34|div2:inst2|arr[4]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mario_win_test:inst34|div2:inst2|arr[4]~DUPLICATE            ;                  ;                       ;
; mario_win_test:inst34|mario_win:inst|DIVIDER[5]    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mario_win_test:inst34|mario_win:inst|DIVIDER[5]~DUPLICATE    ;                  ;                       ;
; mario_win_test:inst34|mario_win:inst|DIVIDER[6]    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mario_win_test:inst34|mario_win:inst|DIVIDER[6]~DUPLICATE    ;                  ;                       ;
; mario_win_test:inst34|mario_win:inst|DIVIDER[8]    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mario_win_test:inst34|mario_win:inst|DIVIDER[8]~DUPLICATE    ;                  ;                       ;
; mario_win_test:inst34|mario_win:inst|DIVIDER[9]    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mario_win_test:inst34|mario_win:inst|DIVIDER[9]~DUPLICATE    ;                  ;                       ;
; mario_win_test:inst34|mario_win:inst|DIVIDER[10]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mario_win_test:inst34|mario_win:inst|DIVIDER[10]~DUPLICATE   ;                  ;                       ;
; mario_win_test:inst34|mario_win:inst|DIVIDER[11]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mario_win_test:inst34|mario_win:inst|DIVIDER[11]~DUPLICATE   ;                  ;                       ;
; mario_win_test:inst34|mario_win:inst|DIVIDER[12]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mario_win_test:inst34|mario_win:inst|DIVIDER[12]~DUPLICATE   ;                  ;                       ;
; mario_win_test:inst34|mario_win:inst|DIVIDER[13]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mario_win_test:inst34|mario_win:inst|DIVIDER[13]~DUPLICATE   ;                  ;                       ;
; mario_win_test:inst34|mario_win:inst|DIVIDER[14]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mario_win_test:inst34|mario_win:inst|DIVIDER[14]~DUPLICATE   ;                  ;                       ;
; sevenSegmentDisplayer2:inst15|flag1                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sevenSegmentDisplayer2:inst15|flag1~DUPLICATE                ;                  ;                       ;
; stateChange:inst24|state[2]                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; stateChange:inst24|state[2]~DUPLICATE                        ;                  ;                       ;
+----------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                    ;
+----------+----------------+--------------+------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+------------+---------------+----------------+
; Location ;                ;              ; COM2       ; PIN_N20       ; QSF Assignment ;
; Location ;                ;              ; o10        ; PIN_V13       ; QSF Assignment ;
; Location ;                ;              ; o7         ; PIN_A12       ; QSF Assignment ;
+----------+----------------+--------------+------------+---------------+----------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 617 ) ; 0.00 % ( 0 / 617 )         ; 0.00 % ( 0 / 617 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 617 ) ; 0.00 % ( 0 / 617 )         ; 0.00 % ( 0 / 617 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 617 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/altera/13.1/DiceTest/output_files/DiceTest.pin.


+-------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                       ;
+-------------------------------------------------------------+---------------+-------+
; Resource                                                    ; Usage         ; %     ;
+-------------------------------------------------------------+---------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 238 / 9,430   ; 3 %   ;
; ALMs needed [=A-B+C]                                        ; 238           ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 260 / 9,430   ; 3 %   ;
;         [a] ALMs used for LUT logic and registers           ; 41            ;       ;
;         [b] ALMs used for LUT logic                         ; 163           ;       ;
;         [c] ALMs used for registers                         ; 56            ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0             ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 31 / 9,430    ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 9 / 9,430     ; < 1 % ;
;         [a] Due to location constrained logic               ; 0             ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 8             ;       ;
;         [c] Due to LAB input limits                         ; 1             ;       ;
;         [d] Due to virtual I/Os                             ; 0             ;       ;
;                                                             ;               ;       ;
; Difficulty packing design                                   ; Low           ;       ;
;                                                             ;               ;       ;
; Total LABs:  partially or completely used                   ; 36 / 943      ; 4 %   ;
;     -- Logic LABs                                           ; 36            ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0             ;       ;
;                                                             ;               ;       ;
; Combinational ALUT usage for logic                          ; 359           ;       ;
;     -- 7 input functions                                    ; 2             ;       ;
;     -- 6 input functions                                    ; 85            ;       ;
;     -- 5 input functions                                    ; 55            ;       ;
;     -- 4 input functions                                    ; 57            ;       ;
;     -- <=3 input functions                                  ; 160           ;       ;
; Combinational ALUT usage for route-throughs                 ; 31            ;       ;
; Dedicated logic registers                                   ; 225           ;       ;
;     -- By type:                                             ;               ;       ;
;         -- Primary logic registers                          ; 194 / 18,860  ; 1 %   ;
;         -- Secondary logic registers                        ; 31 / 18,860   ; < 1 % ;
;     -- By function:                                         ;               ;       ;
;         -- Design implementation registers                  ; 196           ;       ;
;         -- Routing optimization registers                   ; 29            ;       ;
;                                                             ;               ;       ;
; Virtual pins                                                ; 0             ;       ;
; I/O pins                                                    ; 31 / 224      ; 14 %  ;
;     -- Clock pins                                           ; 1 / 9         ; 11 %  ;
;     -- Dedicated input pins                                 ; 0 / 11        ; 0 %   ;
;                                                             ;               ;       ;
; Global signals                                              ; 1             ;       ;
; M10K blocks                                                 ; 0 / 176       ; 0 %   ;
; Total MLAB memory bits                                      ; 0             ;       ;
; Total block memory bits                                     ; 0 / 1,802,240 ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 1,802,240 ; 0 %   ;
; Total DSP Blocks                                            ; 0 / 25        ; 0 %   ;
; Fractional PLLs                                             ; 0 / 4         ; 0 %   ;
; Global clocks                                               ; 1 / 16        ; 6 %   ;
; Quadrant clocks                                             ; 0 / 88        ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 68        ; 0 %   ;
; SERDES Receivers                                            ; 0 / 68        ; 0 %   ;
; JTAGs                                                       ; 0 / 1         ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1         ; 0 %   ;
; CRC blocks                                                  ; 0 / 1         ; 0 %   ;
; Remote update blocks                                        ; 0 / 1         ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3         ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 1         ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 0% / 0% / 0%  ;       ;
; Peak interconnect usage (total/H/V)                         ; 4% / 4% / 3%  ;       ;
; Maximum fan-out                                             ; 42            ;       ;
; Highest non-global fan-out                                  ; 42            ;       ;
; Total fan-out                                               ; 2068          ;       ;
; Average fan-out                                             ; 3.05          ;       ;
+-------------------------------------------------------------+---------------+-------+


+---------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                         ;
+-------------------------------------------------------------+----------------------+--------------------------------+
; Statistic                                                   ; Top                  ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 238 / 9430 ( 3 % )   ; 0 / 9430 ( 0 % )               ;
; ALMs needed [=A-B+C]                                        ; 238                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 260 / 9430 ( 3 % )   ; 0 / 9430 ( 0 % )               ;
;         [a] ALMs used for LUT logic and registers           ; 41                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 163                  ; 0                              ;
;         [c] ALMs used for registers                         ; 56                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                    ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 31 / 9430 ( < 1 % )  ; 0 / 9430 ( 0 % )               ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 9 / 9430 ( < 1 % )   ; 0 / 9430 ( 0 % )               ;
;         [a] Due to location constrained logic               ; 0                    ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 8                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 1                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Difficulty packing design                                   ; Low                  ; Low                            ;
;                                                             ;                      ;                                ;
; Total LABs:  partially or completely used                   ; 36 / 943 ( 4 % )     ; 0 / 943 ( 0 % )                ;
;     -- Logic LABs                                           ; 36                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Combinational ALUT usage for logic                          ; 359                  ; 0                              ;
;     -- 7 input functions                                    ; 2                    ; 0                              ;
;     -- 6 input functions                                    ; 85                   ; 0                              ;
;     -- 5 input functions                                    ; 55                   ; 0                              ;
;     -- 4 input functions                                    ; 57                   ; 0                              ;
;     -- <=3 input functions                                  ; 160                  ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 31                   ; 0                              ;
; Memory ALUT usage                                           ; 0                    ; 0                              ;
;     -- 64-address deep                                      ; 0                    ; 0                              ;
;     -- 32-address deep                                      ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Dedicated logic registers                                   ; 0                    ; 0                              ;
;     -- By type:                                             ;                      ;                                ;
;         -- Primary logic registers                          ; 194 / 18860 ( 1 % )  ; 0 / 18860 ( 0 % )              ;
;         -- Secondary logic registers                        ; 31 / 18860 ( < 1 % ) ; 0 / 18860 ( 0 % )              ;
;     -- By function:                                         ;                      ;                                ;
;         -- Design implementation registers                  ; 196                  ; 0                              ;
;         -- Routing optimization registers                   ; 29                   ; 0                              ;
;                                                             ;                      ;                                ;
;                                                             ;                      ;                                ;
; Virtual pins                                                ; 0                    ; 0                              ;
; I/O pins                                                    ; 31                   ; 0                              ;
; I/O registers                                               ; 0                    ; 0                              ;
; Total block memory bits                                     ; 0                    ; 0                              ;
; Total block memory implementation bits                      ; 0                    ; 0                              ;
; Clock enable block                                          ; 1 / 104 ( < 1 % )    ; 0 / 104 ( 0 % )                ;
;                                                             ;                      ;                                ;
; Connections                                                 ;                      ;                                ;
;     -- Input Connections                                    ; 0                    ; 0                              ;
;     -- Registered Input Connections                         ; 0                    ; 0                              ;
;     -- Output Connections                                   ; 0                    ; 0                              ;
;     -- Registered Output Connections                        ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Internal Connections                                        ;                      ;                                ;
;     -- Total Connections                                    ; 2068                 ; 0                              ;
;     -- Registered Connections                               ; 1006                 ; 0                              ;
;                                                             ;                      ;                                ;
; External Connections                                        ;                      ;                                ;
;     -- Top                                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Partition Interface                                         ;                      ;                                ;
;     -- Input Ports                                          ; 4                    ; 0                              ;
;     -- Output Ports                                         ; 27                   ; 0                              ;
;     -- Bidir Ports                                          ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Registered Ports                                            ;                      ;                                ;
;     -- Registered Input Ports                               ; 0                    ; 0                              ;
;     -- Registered Output Ports                              ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Port Connectivity                                           ;                      ;                                ;
;     -- Input Ports driven by GND                            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                    ; 0                              ;
;     -- Input Ports with no Source                           ; 0                    ; 0                              ;
;     -- Output Ports with no Source                          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                    ; 0                              ;
+-------------------------------------------------------------+----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                               ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Sw     ; AA15  ; 4A       ; 36           ; 0            ; 34           ; 15                    ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; clk    ; W16   ; 4A       ; 46           ; 0            ; 0            ; 14                    ; 0                  ; yes    ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; pulse1 ; C13   ; 7A       ; 36           ; 45           ; 17           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; pulse2 ; B13   ; 7A       ; 42           ; 45           ; 34           ; 22                    ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; COM    ; N21   ; 5B       ; 54           ; 18           ; 94           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DE1    ; AA12  ; 3B       ; 29           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DE2    ; AB11  ; 3B       ; 25           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DE3    ; AB10  ; 3B       ; 25           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; a0     ; AB8   ; 3B       ; 19           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; a1     ; Y9    ; 3B       ; 23           ; 0            ; 74           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; a2     ; AA9   ; 3B       ; 22           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; a3     ; AB5   ; 3B       ; 16           ; 0            ; 74           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; a4     ; AB6   ; 3B       ; 16           ; 0            ; 91           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; a5     ; AA7   ; 3B       ; 18           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; a6     ; AB7   ; 3B       ; 18           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; buzzer ; AB15  ; 4A       ; 36           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; o0     ; G1    ; 2A       ; 0            ; 21           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; o1     ; U2    ; 2A       ; 0            ; 19           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; o2     ; N1    ; 2A       ; 0            ; 19           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; o3     ; AA2   ; 2A       ; 0            ; 18           ; 77           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; o4     ; AA1   ; 2A       ; 0            ; 18           ; 94           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; o5     ; W2    ; 2A       ; 0            ; 18           ; 60           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; o6     ; U1    ; 2A       ; 0            ; 19           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; r0     ; E2    ; 2A       ; 0            ; 20           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; r1     ; D3    ; 2A       ; 0            ; 20           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; r2     ; C2    ; 2A       ; 0            ; 21           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; r21    ; U11   ; 3B       ; 24           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; r3     ; C1    ; 2A       ; 0            ; 21           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; r4     ; L2    ; 2A       ; 0            ; 20           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; r5     ; L1    ; 2A       ; 0            ; 20           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; r6     ; G2    ; 2A       ; 0            ; 21           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; 2A       ; 14 / 16 ( 88 % ) ; 2.5V          ; --           ; 2.5V          ;
; 3A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 11 / 32 ( 34 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 3 / 48 ( 6 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 1 / 16 ( 6 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 2 / 48 ( 4 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 288        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 290        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 264        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 273        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 271        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 262        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 260        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 242        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 230        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 218        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 216        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 29         ; 2A       ; o4                              ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA2      ; 31         ; 2A       ; o3                              ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 53         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 79         ; 3B       ; a5                              ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA8      ; 82         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 89         ; 3B       ; a2                              ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA10     ; 87         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 105        ; 3B       ; DE1                             ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA13     ; 113        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 111        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 116        ; 4A       ; Sw                              ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ; 127        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA18     ; 129        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 130        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA22     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 55         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 57         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 76         ; 3B       ; a3                              ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB6      ; 74         ; 3B       ; a4                              ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB7      ; 81         ; 3B       ; a6                              ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB8      ; 84         ; 3B       ; a0                              ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 98         ; 3B       ; DE3                             ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB11     ; 100        ; 3B       ; DE2                             ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB12     ; 108        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 106        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 114        ; 4A       ; buzzer                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 119        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ; 121        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 122        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB21     ; 124        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 266        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 268        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 270        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 263        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 250        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 240        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 228        ; 7A       ; pulse2                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 225        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 204        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C1       ; 16         ; 2A       ; r3                              ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; C2       ; 18         ; 2A       ; r2                              ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 292        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 272        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 278        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 265        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 248        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 241        ; 7A       ; pulse1                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 223        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 206        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 22         ; 2A       ; r1                              ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; D4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 274        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 276        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 277        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 247        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 239        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 207        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E1       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E2       ; 20         ; 2A       ; r0                              ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 289        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 282        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 275        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 267        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 249        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 231        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 215        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 209        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 291        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 280        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 269        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 253        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 238        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 233        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 226        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 217        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 202        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G1       ; 17         ; 2A       ; o0                              ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; G2       ; 19         ; 2A       ; r6                              ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 287        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 279        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 258        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 251        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 236        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 245        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 237        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 224        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 210        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 208        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 211        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 286        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 281        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 256        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 261        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 234        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 243        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 235        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 227        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 221        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 219        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 213        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J2       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 285        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 255        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 257        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 259        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 232        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 229        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 220        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 214        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 212        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 284        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 254        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 246        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 222        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 178        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 205        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 203        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 183        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 185        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ; 21         ; 2A       ; r5                              ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L2       ; 23         ; 2A       ; r4                              ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 283        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 252        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 244        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 180        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 184        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L19      ; 182        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 177        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 48         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 70         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M7       ; 72         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M8       ; 86         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M9       ; 88         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 172        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 176        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 179        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M21      ; 181        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 175        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 24         ; 2A       ; o2                              ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N2       ; 26         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 80         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N9       ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 170        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 174        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N20      ; 171        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 173        ; 5B       ; COM                             ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 50         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 73         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 78         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 102        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 97         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 167        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 169        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 168        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 166        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 164        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R2       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 49         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 71         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R9       ; 93         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 99         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ; 95         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 161        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 163        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 165        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 162        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 160        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 51         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T7       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 83         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ; 91         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T12      ; 110        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 112        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ; 126        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T15      ; 159        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 157        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 155        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 154        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 156        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 158        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 25         ; 2A       ; o6                              ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U2       ; 27         ; 2A       ; o1                              ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 59         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U8       ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 94         ; 3B       ; r21                             ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U12      ; 96         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ; 109        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U15      ; 128        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U21      ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U22      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 56         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ; 52         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 69         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 75         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 77         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 107        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V14      ; 118        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 120        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 131        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V21      ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ; 2A       ; VREFB2AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 28         ; 2A       ; o5                              ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 54         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W16      ; 136        ; 4A       ; clk                             ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W21      ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W22      ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 30         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y9       ; 92         ; 3B       ; a1                              ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y10      ; 90         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y14      ; 115        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y15      ; 117        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 123        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 125        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y21      ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y22      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                         ;
+------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------+--------------+
; Compilation Hierarchy Node         ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                              ; Library Name ;
+------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------+--------------+
; |DiceTest                          ; 238.0 (1.5)          ; 260.0 (2.0)                      ; 30.5 (0.5)                                        ; 8.5 (0.0)                        ; 0.0 (0.0)            ; 359 (3)             ; 225 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 31   ; 0            ; |DiceTest                                        ; work         ;
;    |Dice:inst11|                   ; 1.1 (1.1)            ; 2.5 (2.5)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DiceTest|Dice:inst11                            ; work         ;
;    |Dice:inst8|                    ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DiceTest|Dice:inst8                             ; work         ;
;    |ShowDice:inst6|                ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DiceTest|ShowDice:inst6                         ; work         ;
;    |ShowDice:inst7|                ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DiceTest|ShowDice:inst7                         ; work         ;
;    |Win_or_Lose:inst21|            ; 1.8 (1.8)            ; 2.0 (2.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DiceTest|Win_or_Lose:inst21                     ; work         ;
;    |adder_6x5:inst1|               ; 2.2 (2.2)            ; 3.0 (3.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DiceTest|adder_6x5:inst1                        ; work         ;
;    |buzzer_test:inst|              ; 55.9 (0.0)           ; 54.7 (0.0)                       ; 1.3 (0.0)                                         ; 2.4 (0.0)                        ; 0.0 (0.0)            ; 80 (0)              ; 43 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DiceTest|buzzer_test:inst                       ; work         ;
;       |buzzer:inst|                ; 47.2 (47.2)          ; 47.2 (47.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 71 (71)             ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DiceTest|buzzer_test:inst|buzzer:inst           ; work         ;
;       |div10_t:inst1|              ; 2.3 (2.3)            ; 1.8 (1.8)                        ; 0.2 (0.2)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DiceTest|buzzer_test:inst|div10_t:inst1         ; work         ;
;       |div2:inst2|                 ; 4.3 (4.3)            ; 5.7 (5.7)                        ; 3.2 (3.2)                                         ; 1.8 (1.8)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DiceTest|buzzer_test:inst|div2:inst2            ; work         ;
;    |clk_gen:inst3|                 ; 12.9 (0.0)           ; 19.3 (0.0)                       ; 7.1 (0.0)                                         ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 22 (0)              ; 25 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DiceTest|clk_gen:inst3                          ; work         ;
;       |div10_t:inst|               ; 2.3 (2.3)            ; 2.0 (2.0)                        ; 0.3 (0.3)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DiceTest|clk_gen:inst3|div10_t:inst             ; work         ;
;       |div10_t:inst1|              ; 2.6 (2.6)            ; 3.8 (3.8)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DiceTest|clk_gen:inst3|div10_t:inst1            ; work         ;
;       |div10_t:inst2|              ; 2.0 (2.0)            ; 4.2 (4.2)                        ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DiceTest|clk_gen:inst3|div10_t:inst2            ; work         ;
;       |div10_t:inst3|              ; 2.0 (2.0)            ; 3.8 (3.8)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DiceTest|clk_gen:inst3|div10_t:inst3            ; work         ;
;       |div10_t:inst4|              ; 1.8 (1.8)            ; 2.2 (2.2)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DiceTest|clk_gen:inst3|div10_t:inst4            ; work         ;
;       |div10_t:inst5|              ; 2.1 (2.1)            ; 3.3 (3.3)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DiceTest|clk_gen:inst3|div10_t:inst5            ; work         ;
;    |controlStateToDisplay:inst12|  ; 4.1 (4.1)            ; 7.3 (7.3)                        ; 3.2 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DiceTest|controlStateToDisplay:inst12           ; work         ;
;    |controlStateToDisplay:inst22|  ; 11.3 (11.3)          ; 11.3 (11.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DiceTest|controlStateToDisplay:inst22           ; work         ;
;    |debounce_g:inst5|              ; 0.8 (0.8)            ; 1.2 (1.2)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DiceTest|debounce_g:inst5                       ; work         ;
;    |debounce_g:inst9|              ; 0.9 (0.9)            ; 1.5 (1.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DiceTest|debounce_g:inst9                       ; work         ;
;    |det8x8:inst25|                 ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DiceTest|det8x8:inst25                          ; work         ;
;    |final:inst13|                  ; 7.0 (1.7)            ; 8.4 (1.8)                        ; 1.4 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DiceTest|final:inst13                           ; work         ;
;       |FullAdder:inst|             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DiceTest|final:inst13|FullAdder:inst            ; work         ;
;       |FullAdder:inst1|            ; 1.3 (1.3)            ; 2.0 (2.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DiceTest|final:inst13|FullAdder:inst1           ; work         ;
;       |FullAdder:inst10|           ; 1.3 (1.3)            ; 2.0 (2.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DiceTest|final:inst13|FullAdder:inst10          ; work         ;
;       |FullAdder:inst2|            ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DiceTest|final:inst13|FullAdder:inst2           ; work         ;
;       |FullAdder:inst3|            ; 0.0 (0.0)            ; 0.3 (0.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DiceTest|final:inst13|FullAdder:inst3           ; work         ;
;       |FullAdder:inst5|            ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DiceTest|final:inst13|FullAdder:inst5           ; work         ;
;    |judge:inst14|                  ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DiceTest|judge:inst14                           ; work         ;
;    |mario_lose_test:inst32|        ; 57.2 (0.0)           ; 57.7 (0.0)                       ; 4.9 (0.0)                                         ; 4.3 (0.0)                        ; 0.0 (0.0)            ; 83 (0)              ; 52 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DiceTest|mario_lose_test:inst32                 ; work         ;
;       |div10_t:inst1|              ; 3.0 (3.0)            ; 2.5 (2.5)                        ; 0.3 (0.3)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DiceTest|mario_lose_test:inst32|div10_t:inst1   ; work         ;
;       |div2:inst2|                 ; 4.8 (4.8)            ; 5.0 (5.0)                        ; 1.2 (1.2)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DiceTest|mario_lose_test:inst32|div2:inst2      ; work         ;
;       |mario_lose:inst|            ; 49.4 (49.4)          ; 50.2 (50.2)                      ; 3.3 (3.3)                                         ; 2.5 (2.5)                        ; 0.0 (0.0)            ; 73 (73)             ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DiceTest|mario_lose_test:inst32|mario_lose:inst ; work         ;
;    |mario_win_test:inst34|         ; 57.0 (0.0)           ; 61.7 (0.0)                       ; 5.5 (0.0)                                         ; 0.8 (0.0)                        ; 0.0 (0.0)            ; 83 (0)              ; 54 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DiceTest|mario_win_test:inst34                  ; work         ;
;       |div10_t:inst1|              ; 2.3 (2.3)            ; 2.2 (2.2)                        ; 0.5 (0.5)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DiceTest|mario_win_test:inst34|div10_t:inst1    ; work         ;
;       |div2:inst2|                 ; 3.4 (3.4)            ; 5.5 (5.5)                        ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DiceTest|mario_win_test:inst34|div2:inst2       ; work         ;
;       |mario_win:inst|             ; 51.3 (51.3)          ; 54.0 (54.0)                      ; 2.9 (2.9)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 74 (74)             ; 42 (42)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DiceTest|mario_win_test:inst34|mario_win:inst   ; work         ;
;    |sevenSegmentDisplayer2:inst15| ; 15.9 (15.9)          ; 17.8 (17.8)                      ; 2.1 (2.1)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 27 (27)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DiceTest|sevenSegmentDisplayer2:inst15          ; work         ;
;    |stateChange:inst24|            ; 1.3 (1.3)            ; 2.9 (2.9)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DiceTest|stateChange:inst24                     ; work         ;
+------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                   ;
+--------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name   ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+--------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; o6     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o5     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o3     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o2     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o1     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o0     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o4     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; COM    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; r4     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; r5     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; r6     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; r3     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; r2     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; r1     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; r0     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DE2    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; a6     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; a5     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; a4     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; a3     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; a2     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; a1     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; a0     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DE1    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DE3    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; r21    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; buzzer ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Sw     ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pulse2 ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pulse1 ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; clk    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+--------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+----------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                         ;
+----------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                      ; Pad To Core Index ; Setting ;
+----------------------------------------------------------+-------------------+---------+
; Sw                                                       ;                   ;         ;
;      - Dice:inst11|op[0]                                 ; 1                 ; 0       ;
;      - Dice:inst8|op[0]                                  ; 0                 ; 0       ;
;      - Dice:inst11|op[2]                                 ; 1                 ; 0       ;
;      - Dice:inst11|op[1]                                 ; 1                 ; 0       ;
;      - Dice:inst8|op[2]                                  ; 0                 ; 0       ;
;      - Dice:inst8|op[1]                                  ; 0                 ; 0       ;
;      - buzzer_test:inst|buzzer:inst|Mux10~1              ; 1                 ; 0       ;
;      - buzzer_test:inst|buzzer:inst|Mux9~1               ; 1                 ; 0       ;
;      - buzzer_test:inst|buzzer:inst|Mux8~1               ; 0                 ; 0       ;
;      - buzzer_test:inst|buzzer:inst|Mux7~1               ; 1                 ; 0       ;
;      - buzzer_test:inst|buzzer:inst|c2~0                 ; 0                 ; 0       ;
;      - judge:inst14|op~0                                 ; 0                 ; 0       ;
;      - judge:inst14|op~1                                 ; 0                 ; 0       ;
;      - buzzer_test:inst|buzzer:inst|Mux4~1               ; 1                 ; 0       ;
;      - buzzer_test:inst|buzzer:inst|Equal1~4             ; 0                 ; 0       ;
; pulse2                                                   ;                   ;         ;
;      - debounce_g:inst5|1                                ; 1                 ; 0       ;
;      - final:inst13|inst23                               ; 1                 ; 0       ;
;      - final:inst13|inst20                               ; 1                 ; 0       ;
;      - final:inst13|inst21                               ; 1                 ; 0       ;
;      - final:inst13|inst22                               ; 1                 ; 0       ;
;      - final:inst13|inst24                               ; 1                 ; 0       ;
;      - mario_lose_test:inst32|mario_lose:inst|PULSE      ; 1                 ; 0       ;
;      - mario_win_test:inst34|mario_win:inst|PULSE        ; 1                 ; 0       ;
;      - buzzer_test:inst|buzzer:inst|PULSE                ; 1                 ; 0       ;
;      - buzzer_test:inst|buzzer:inst|te~3                 ; 1                 ; 0       ;
;      - buzzer_test:inst|buzzer:inst|INDEX[0]~1           ; 1                 ; 0       ;
;      - mario_lose_test:inst32|mario_lose:inst|INDEX[4]~1 ; 1                 ; 0       ;
;      - mario_win_test:inst34|mario_win:inst|te~1         ; 1                 ; 0       ;
;      - mario_win_test:inst34|mario_win:inst|INDEX[4]~1   ; 1                 ; 0       ;
;      - buzzer_test:inst|buzzer:inst|COUNT[6]~0           ; 1                 ; 0       ;
;      - mario_lose_test:inst32|mario_lose:inst|LEN[2]~2   ; 1                 ; 0       ;
;      - mario_lose_test:inst32|mario_lose:inst|COUNT[6]~0 ; 1                 ; 0       ;
;      - mario_win_test:inst34|mario_win:inst|LEN[3]~1     ; 1                 ; 0       ;
;      - mario_win_test:inst34|mario_win:inst|COUNT[0]~0   ; 1                 ; 0       ;
;      - buzzer_test:inst|buzzer:inst|LEN[0]~3             ; 1                 ; 0       ;
;      - mario_lose_test:inst32|mario_lose:inst|te~2       ; 1                 ; 0       ;
;      - det8x8:inst25|flag                                ; 1                 ; 0       ;
; pulse1                                                   ;                   ;         ;
;      - det8x8:inst25|flag                                ; 0                 ; 0       ;
;      - debounce_g:inst9|1~feeder                         ; 0                 ; 0       ;
; clk                                                      ;                   ;         ;
;      - buzzer_test:inst|div10_t:inst1|2                  ; 0                 ; 0       ;
;      - mario_win_test:inst34|div10_t:inst1|2             ; 0                 ; 0       ;
;      - mario_lose_test:inst32|div10_t:inst1|2            ; 0                 ; 0       ;
;      - clk_gen:inst3|div10_t:inst|2                      ; 0                 ; 0       ;
+----------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                ;
+----------------------------------------------------+----------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                               ; Location             ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------+----------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Sw                                                 ; PIN_AA15             ; 15      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; buzzer_test:inst|buzzer:inst|COUNT[6]~0            ; LABCELL_X25_Y19_N33  ; 7       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; buzzer_test:inst|buzzer:inst|INDEX[0]~1            ; LABCELL_X26_Y19_N54  ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; buzzer_test:inst|buzzer:inst|LEN[0]~1              ; LABCELL_X26_Y20_N3   ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; buzzer_test:inst|buzzer:inst|c2~0                  ; LABCELL_X26_Y20_N33  ; 2       ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; buzzer_test:inst|buzzer:inst|te~2                  ; LABCELL_X26_Y20_N15  ; 27      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; buzzer_test:inst|div10_t:inst1|2                   ; FF_X26_Y17_N14       ; 8       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; buzzer_test:inst|div2:inst2|cnt                    ; FF_X26_Y20_N20       ; 34      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; clk                                                ; PIN_W16              ; 5       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; clk                                                ; PIN_W16              ; 10      ; Clock                     ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; clk_gen:inst3|div10_t:inst1|2                      ; FF_X25_Y16_N53       ; 7       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; clk_gen:inst3|div10_t:inst2|2                      ; FF_X25_Y16_N8        ; 6       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; clk_gen:inst3|div10_t:inst3|2                      ; FF_X25_Y18_N11       ; 36      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; clk_gen:inst3|div10_t:inst4|2                      ; FF_X24_Y19_N20       ; 10      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; clk_gen:inst3|div10_t:inst5|2                      ; FF_X24_Y19_N14       ; 9       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; clk_gen:inst3|div10_t:inst|2                       ; FF_X26_Y17_N44       ; 7       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; controlStateToDisplay:inst12|process_0~1           ; LABCELL_X21_Y20_N48  ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; controlStateToDisplay:inst12|state[1]~1            ; MLABCELL_X23_Y20_N42 ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; controlStateToDisplay:inst22|process_0~3           ; LABCELL_X24_Y20_N0   ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; controlStateToDisplay:inst22|state[3]~1            ; LABCELL_X24_Y20_N33  ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; debounce_g:inst5|16~1                              ; MLABCELL_X23_Y20_N54 ; 13      ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; debounce_g:inst9|16~1                              ; LABCELL_X20_Y20_N15  ; 5       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; judge:inst14|Mux0                                  ; LABCELL_X24_Y20_N18  ; 5       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; mario_lose_test:inst32|div10_t:inst1|2             ; FF_X25_Y17_N59       ; 10      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; mario_lose_test:inst32|div2:inst2|cnt              ; FF_X25_Y17_N32       ; 39      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; mario_lose_test:inst32|mario_lose:inst|COUNT[6]~0  ; LABCELL_X25_Y21_N15  ; 7       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; mario_lose_test:inst32|mario_lose:inst|INDEX[4]~1  ; LABCELL_X26_Y21_N3   ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mario_lose_test:inst32|mario_lose:inst|LEN[2]~2    ; LABCELL_X26_Y21_N27  ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mario_lose_test:inst32|mario_lose:inst|LessThan0~2 ; LABCELL_X26_Y18_N18  ; 21      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; mario_lose_test:inst32|mario_lose:inst|c2~0        ; LABCELL_X24_Y21_N24  ; 3       ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; mario_win_test:inst34|div10_t:inst1|2              ; FF_X25_Y17_N26       ; 11      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; mario_win_test:inst34|div2:inst2|cnt               ; FF_X24_Y17_N23       ; 42      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; mario_win_test:inst34|mario_win:inst|COUNT[0]~0    ; LABCELL_X25_Y22_N42  ; 7       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; mario_win_test:inst34|mario_win:inst|INDEX[4]~1    ; MLABCELL_X23_Y22_N36 ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mario_win_test:inst34|mario_win:inst|LEN[3]~1      ; LABCELL_X24_Y22_N42  ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mario_win_test:inst34|mario_win:inst|LessThan0~2   ; MLABCELL_X23_Y17_N45 ; 24      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; mario_win_test:inst34|mario_win:inst|c2~0          ; LABCELL_X24_Y22_N27  ; 5       ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; pulse2                                             ; PIN_B13              ; 22      ; Async. clear, Sync. clear ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------+----------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; clk  ; PIN_W16  ; 10      ; Global Clock         ; GCLK6            ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                        ;
+--------------------------------------------------------------+---------+
; Name                                                         ; Fan-Out ;
+--------------------------------------------------------------+---------+
; mario_win_test:inst34|div2:inst2|cnt                         ; 42      ;
; mario_lose_test:inst32|div2:inst2|cnt                        ; 39      ;
; clk_gen:inst3|div10_t:inst3|2                                ; 36      ;
; buzzer_test:inst|div2:inst2|cnt                              ; 34      ;
; buzzer_test:inst|buzzer:inst|te~2                            ; 27      ;
; mario_win_test:inst34|mario_win:inst|LessThan0~2             ; 24      ;
; pulse2~input                                                 ; 22      ;
; mario_lose_test:inst32|mario_lose:inst|LessThan0~2           ; 21      ;
; final:inst13|FullAdder:inst5|inst1                           ; 17      ;
; Win_or_Lose:inst21|inst31~3                                  ; 17      ;
; Sw~input                                                     ; 15      ;
; mario_lose_test:inst32|mario_lose:inst|BEAT[3]               ; 14      ;
; mario_win_test:inst34|mario_win:inst|BEAT[3]                 ; 13      ;
; mario_lose_test:inst32|mario_lose:inst|LEN[3]                ; 13      ;
; debounce_g:inst5|16~1                                        ; 13      ;
; mario_win_test:inst34|mario_win:inst|INDEX[0]                ; 13      ;
; mario_win_test:inst34|mario_win:inst|INDEX[1]                ; 13      ;
; sevenSegmentDisplayer2:inst15|DE1                            ; 13      ;
; Dice:inst8|op[0]                                             ; 13      ;
; Dice:inst11|op[0]                                            ; 13      ;
; mario_win_test:inst34|mario_win:inst|te~0                    ; 12      ;
; mario_win_test:inst34|mario_win:inst|LessThan2~0             ; 12      ;
; mario_win_test:inst34|mario_win:inst|LEN[3]                  ; 12      ;
; mario_lose_test:inst32|mario_lose:inst|LEN[2]~0              ; 12      ;
; mario_lose_test:inst32|mario_lose:inst|LessThan2~0           ; 12      ;
; mario_win_test:inst34|mario_win:inst|INDEX[2]                ; 12      ;
; mario_lose_test:inst32|mario_lose:inst|INDEX[0]              ; 12      ;
; buzzer_test:inst|buzzer:inst|INDEX[0]                        ; 12      ;
; final:inst13|FullAdder:inst10|inst3~0                        ; 12      ;
; controlStateToDisplay:inst22|state[3]                        ; 12      ;
; controlStateToDisplay:inst22|state[2]                        ; 12      ;
; controlStateToDisplay:inst12|state[4]                        ; 12      ;
; controlStateToDisplay:inst22|state[4]                        ; 12      ;
; mario_win_test:inst34|div10_t:inst1|2                        ; 11      ;
; mario_lose_test:inst32|mario_lose:inst|INDEX[1]              ; 11      ;
; buzzer_test:inst|buzzer:inst|INDEX[1]                        ; 11      ;
; buzzer_test:inst|buzzer:inst|te                              ; 11      ;
; controlStateToDisplay:inst12|state[2]                        ; 11      ;
; controlStateToDisplay:inst22|state[1]                        ; 11      ;
; Dice:inst8|op[1]                                             ; 11      ;
; Dice:inst11|op[1]                                            ; 11      ;
; mario_lose_test:inst32|div10_t:inst1|2                       ; 10      ;
; stateChange:inst24|state[0]                                  ; 10      ;
; clk_gen:inst3|div10_t:inst4|2                                ; 10      ;
; mario_win_test:inst34|mario_win:inst|INDEX[4]                ; 10      ;
; mario_lose_test:inst32|mario_lose:inst|INDEX[2]              ; 10      ;
; buzzer_test:inst|buzzer:inst|INDEX[2]                        ; 10      ;
; mario_lose_test:inst32|div10_t:inst1|5~DUPLICATE             ; 9       ;
; buzzer_test:inst|buzzer:inst|LessThan2~0                     ; 9       ;
; clk_gen:inst3|div10_t:inst5|2                                ; 9       ;
; mario_win_test:inst34|mario_win:inst|INDEX[3]                ; 9       ;
; mario_win_test:inst34|mario_win:inst|te                      ; 9       ;
; mario_lose_test:inst32|mario_lose:inst|INDEX[3]              ; 9       ;
; buzzer_test:inst|buzzer:inst|INDEX[3]                        ; 9       ;
; buzzer_test:inst|div10_t:inst1|2                             ; 8       ;
; debounce_g:inst5|1                                           ; 8       ;
; mario_win_test:inst34|mario_win:inst|PITCH[3]~2              ; 8       ;
; mario_win_test:inst34|mario_win:inst|PITCH[2]~1              ; 8       ;
; mario_win_test:inst34|mario_win:inst|Mux9~0                  ; 8       ;
; mario_win_test:inst34|mario_win:inst|PITCH[0]~0              ; 8       ;
; mario_lose_test:inst32|mario_lose:inst|Mux7~0                ; 8       ;
; mario_lose_test:inst32|mario_lose:inst|Mux8~0                ; 8       ;
; mario_lose_test:inst32|mario_lose:inst|Mux9~0                ; 8       ;
; mario_lose_test:inst32|mario_lose:inst|Mux10~0               ; 8       ;
; buzzer_test:inst|buzzer:inst|INDEX[4]                        ; 8       ;
; controlStateToDisplay:inst12|state[0]                        ; 8       ;
; controlStateToDisplay:inst22|state[0]                        ; 8       ;
; controlStateToDisplay:inst12|state[1]                        ; 8       ;
; Dice:inst8|op[2]                                             ; 8       ;
; Dice:inst11|op[2]                                            ; 8       ;
; sevenSegmentDisplayer2:inst15|flag1~DUPLICATE                ; 7       ;
; det8x8:inst25|flag                                           ; 7       ;
; mario_win_test:inst34|mario_win:inst|Mux1~1                  ; 7       ;
; clk_gen:inst3|div10_t:inst|2                                 ; 7       ;
; clk_gen:inst3|div10_t:inst1|2                                ; 7       ;
; mario_win_test:inst34|mario_win:inst|COUNT[0]~0              ; 7       ;
; mario_lose_test:inst32|mario_lose:inst|COUNT[6]~0            ; 7       ;
; buzzer_test:inst|buzzer:inst|COUNT[6]~0                      ; 7       ;
; mario_lose_test:inst32|mario_lose:inst|INDEX[4]              ; 7       ;
; controlStateToDisplay:inst22|process_0~1                     ; 7       ;
; controlStateToDisplay:inst22|x1[4]                           ; 7       ;
; debounce_g:inst5|2                                           ; 7       ;
; adder_6x5:inst1|inst18                                       ; 7       ;
; final:inst13|inst21                                          ; 7       ;
; clk_gen:inst3|div10_t:inst2|2                                ; 6       ;
; mario_win_test:inst34|mario_win:inst|LessThan3~0             ; 6       ;
; controlStateToDisplay:inst12|process_0~0                     ; 6       ;
; stateChange:inst24|state[4]                                  ; 6       ;
; controlStateToDisplay:inst12|x1[0]                           ; 6       ;
; stateChange:inst24|state[1]                                  ; 6       ;
; controlStateToDisplay:inst22|process_0~2                     ; 6       ;
; controlStateToDisplay:inst22|process_0~0                     ; 6       ;
; mario_lose_test:inst32|mario_lose:inst|te                    ; 6       ;
; buzzer_test:inst|buzzer:inst|Mux7~0                          ; 6       ;
; buzzer_test:inst|buzzer:inst|Mux9~0                          ; 6       ;
; buzzer_test:inst|buzzer:inst|Mux10~0                         ; 6       ;
; final:inst13|inst23                                          ; 6       ;
; adder_6x5:inst1|inst20                                       ; 6       ;
; final:inst13|inst22                                          ; 6       ;
; buzzer_test:inst|div2:inst2|arr[0]                           ; 5       ;
; mario_win_test:inst34|mario_win:inst|c2~0                    ; 5       ;
; judge:inst14|Mux0                                            ; 5       ;
; debounce_g:inst9|16~1                                        ; 5       ;
; controlStateToDisplay:inst22|process_0~3                     ; 5       ;
; mario_win_test:inst34|mario_win:inst|INDEX[4]~1              ; 5       ;
; mario_win_test:inst34|mario_win:inst|LEN[0]                  ; 5       ;
; mario_lose_test:inst32|mario_lose:inst|INDEX[4]~1            ; 5       ;
; mario_lose_test:inst32|mario_lose:inst|LEN[0]                ; 5       ;
; buzzer_test:inst|buzzer:inst|INDEX[0]~1                      ; 5       ;
; buzzer_test:inst|buzzer:inst|te~0                            ; 5       ;
; controlStateToDisplay:inst22|state[3]~1                      ; 5       ;
; buzzer_test:inst|buzzer:inst|Mux8~0                          ; 5       ;
; final:inst13|FullAdder:inst|inst1                            ; 5       ;
; final:inst13|FullAdder:inst|inst4                            ; 5       ;
; final:inst13|inst20                                          ; 5       ;
; Win_or_Lose:inst21|inst31~2                                  ; 5       ;
; Win_or_Lose:inst21|inst31~1                                  ; 5       ;
; Win_or_Lose:inst21|inst31~0                                  ; 5       ;
; clk~input                                                    ; 4       ;
; controlStateToDisplay:inst22|state~6                         ; 4       ;
; buzzer_test:inst|buzzer:inst|Mux4~1                          ; 4       ;
; mario_lose_test:inst32|mario_lose:inst|Mux10~1               ; 4       ;
; mario_lose_test:inst32|div10_t:inst1|5                       ; 4       ;
; buzzer_test:inst|div2:inst2|arr[1]                           ; 4       ;
; mario_win_test:inst34|mario_win:inst|LEN[3]~1                ; 4       ;
; mario_lose_test:inst32|mario_lose:inst|LEN[2]~2              ; 4       ;
; controlStateToDisplay:inst12|process_0~1                     ; 4       ;
; clk_gen:inst3|div10_t:inst3|5                                ; 4       ;
; clk_gen:inst3|div10_t:inst5|5                                ; 4       ;
; mario_win_test:inst34|mario_win:inst|LEN[1]                  ; 4       ;
; mario_lose_test:inst32|mario_lose:inst|LEN[1]                ; 4       ;
; buzzer_test:inst|buzzer:inst|LEN[0]                          ; 4       ;
; final:inst13|FullAdder:inst1|inst1                           ; 4       ;
; controlStateToDisplay:inst12|state[1]~1                      ; 4       ;
; stateChange:inst24|state[2]                                  ; 4       ;
; final:inst13|FullAdder:inst3|inst                            ; 4       ;
; sevenSegmentDisplayer2:inst15|y[6]~0                         ; 4       ;
; sevenSegmentDisplayer2:inst15|Mux7~0                         ; 4       ;
; buzzer_test:inst|buzzer:inst|COUNT[4]                        ; 4       ;
; mario_lose_test:inst32|div2:inst2|arr[0]~DUPLICATE           ; 3       ;
; clk_gen:inst3|div10_t:inst2|5~DUPLICATE                      ; 3       ;
; buzzer_test:inst|buzzer:inst|BEAT[0]                         ; 3       ;
; buzzer_test:inst|buzzer:inst|BEAT[1]                         ; 3       ;
; mario_lose_test:inst32|mario_lose:inst|Mux14~0               ; 3       ;
; clk_gen:inst3|div10_t:inst|3                                 ; 3       ;
; clk_gen:inst3|div10_t:inst1|5                                ; 3       ;
; clk_gen:inst3|div10_t:inst1|3                                ; 3       ;
; mario_win_test:inst34|div10_t:inst1|3                        ; 3       ;
; mario_win_test:inst34|div2:inst2|arr[0]                      ; 3       ;
; mario_win_test:inst34|div2:inst2|arr[2]                      ; 3       ;
; mario_lose_test:inst32|div10_t:inst1|3                       ; 3       ;
; mario_lose_test:inst32|div2:inst2|arr[1]                     ; 3       ;
; mario_lose_test:inst32|div2:inst2|arr[2]                     ; 3       ;
; buzzer_test:inst|div10_t:inst1|3                             ; 3       ;
; buzzer_test:inst|div2:inst2|arr[2]                           ; 3       ;
; clk_gen:inst3|div10_t:inst2|3                                ; 3       ;
; mario_lose_test:inst32|mario_lose:inst|c2~0                  ; 3       ;
; judge:inst14|op[2]                                           ; 3       ;
; clk_gen:inst3|div10_t:inst3|3                                ; 3       ;
; clk_gen:inst3|div10_t:inst5|3                                ; 3       ;
; clk_gen:inst3|div10_t:inst4|3                                ; 3       ;
; mario_win_test:inst34|mario_win:inst|LEN[2]                  ; 3       ;
; mario_lose_test:inst32|mario_lose:inst|LEN[2]                ; 3       ;
; buzzer_test:inst|buzzer:inst|te~1                            ; 3       ;
; buzzer_test:inst|buzzer:inst|LessThan0~2                     ; 3       ;
; buzzer_test:inst|buzzer:inst|LessThan0~1                     ; 3       ;
; buzzer_test:inst|buzzer:inst|LessThan0~0                     ; 3       ;
; buzzer_test:inst|buzzer:inst|LEN[1]                          ; 3       ;
; final:inst13|FullAdder:inst10|inst3~1                        ; 3       ;
; final:inst13|FullAdder:inst2|inst1                           ; 3       ;
; adder_6x5:inst1|inst7                                        ; 3       ;
; adder_6x5:inst1|inst13                                       ; 3       ;
; sevenSegmentDisplayer2:inst15|flag1                          ; 3       ;
; mario_win_test:inst34|mario_win:inst|Mux15~0                 ; 3       ;
; mario_win_test:inst34|mario_win:inst|Mux6~0                  ; 3       ;
; mario_lose_test:inst32|mario_lose:inst|Mux6~0                ; 3       ;
; buzzer_test:inst|buzzer:inst|Mux13~0                         ; 3       ;
; buzzer_test:inst|buzzer:inst|Mux6~0                          ; 3       ;
; final:inst13|inst24                                          ; 3       ;
; mario_win_test:inst34|mario_win:inst|DIVIDER[4]              ; 3       ;
; mario_lose_test:inst32|mario_lose:inst|DIVIDER[9]            ; 3       ;
; mario_lose_test:inst32|mario_lose:inst|DIVIDER[8]            ; 3       ;
; buzzer_test:inst|buzzer:inst|COUNT[3]                        ; 3       ;
; mario_win_test:inst34|div2:inst2|arr[1]~DUPLICATE            ; 2       ;
; mario_win_test:inst34|div2:inst2|arr[0]~DUPLICATE            ; 2       ;
; stateChange:inst24|state[2]~DUPLICATE                        ; 2       ;
; mario_win_test:inst34|mario_win:inst|DIVIDER[5]~DUPLICATE    ; 2       ;
; mario_lose_test:inst32|mario_lose:inst|DIVIDER[7]~DUPLICATE  ; 2       ;
; pulse1~input                                                 ; 2       ;
; mario_win_test:inst34|mario_win:inst|BEAT[0]                 ; 2       ;
; mario_win_test:inst34|mario_win:inst|BEAT[1]                 ; 2       ;
; mario_win_test:inst34|mario_win:inst|BEAT[2]                 ; 2       ;
; mario_lose_test:inst32|mario_lose:inst|BEAT[0]               ; 2       ;
; mario_lose_test:inst32|mario_lose:inst|BEAT[2]               ; 2       ;
; clk_gen:inst3|div10_t:inst1|5~0                              ; 2       ;
; mario_win_test:inst34|div2:inst2|arr[0]~4                    ; 2       ;
; mario_lose_test:inst32|div2:inst2|arr[0]~4                   ; 2       ;
; mario_lose_test:inst32|div10_t:inst1|5~0                     ; 2       ;
; clk_gen:inst3|div10_t:inst2|5~0                              ; 2       ;
; clk_gen:inst3|div10_t:inst|1                                 ; 2       ;
; mario_win_test:inst34|div2:inst2|arr[1]~3                    ; 2       ;
; mario_lose_test:inst32|div2:inst2|arr[1]~3                   ; 2       ;
; clk_gen:inst3|div10_t:inst1|1                                ; 2       ;
; mario_win_test:inst34|div10_t:inst1|1                        ; 2       ;
; mario_win_test:inst34|div2:inst2|arr[4]~0                    ; 2       ;
; mario_win_test:inst34|div2:inst2|arr[1]                      ; 2       ;
; mario_win_test:inst34|div2:inst2|arr[3]                      ; 2       ;
; mario_lose_test:inst32|div10_t:inst1|1                       ; 2       ;
; mario_lose_test:inst32|div2:inst2|arr[0]                     ; 2       ;
; mario_lose_test:inst32|div2:inst2|arr[3]                     ; 2       ;
; buzzer_test:inst|div10_t:inst1|1                             ; 2       ;
; buzzer_test:inst|div2:inst2|arr[3]                           ; 2       ;
; clk_gen:inst3|div10_t:inst2|1                                ; 2       ;
; clk_gen:inst3|div10_t:inst5|1~0                              ; 2       ;
; mario_lose_test:inst32|div2:inst2|arr[4]                     ; 2       ;
; judge:inst14|op[1]                                           ; 2       ;
; buzzer_test:inst|div2:inst2|arr[4]                           ; 2       ;
; buzzer_test:inst|buzzer:inst|LEN[0]~1                        ; 2       ;
; buzzer_test:inst|buzzer:inst|c2~0                            ; 2       ;
; stateChange:inst24|Mux0~0                                    ; 2       ;
; debounce_g:inst9|1                                           ; 2       ;
; clk_gen:inst3|div10_t:inst3|1                                ; 2       ;
; sevenSegmentDisplayer2:inst15|flag1~0                        ; 2       ;
; clk_gen:inst3|div10_t:inst4|1                                ; 2       ;
; mario_win_test:inst34|mario_win:inst|Equal1~2                ; 2       ;
; mario_win_test:inst34|mario_win:inst|Equal1~1                ; 2       ;
; mario_win_test:inst34|mario_win:inst|Equal1~0                ; 2       ;
; mario_win_test:inst34|mario_win:inst|LessThan0~1             ; 2       ;
; mario_win_test:inst34|mario_win:inst|LessThan0~0             ; 2       ;
; mario_lose_test:inst32|mario_lose:inst|Equal1~2              ; 2       ;
; mario_lose_test:inst32|mario_lose:inst|Equal1~1              ; 2       ;
; mario_lose_test:inst32|mario_lose:inst|Equal1~0              ; 2       ;
; mario_lose_test:inst32|mario_lose:inst|LessThan0~1           ; 2       ;
; mario_lose_test:inst32|mario_lose:inst|LessThan0~0           ; 2       ;
; buzzer_test:inst|buzzer:inst|Equal1~2                        ; 2       ;
; buzzer_test:inst|buzzer:inst|Equal1~1                        ; 2       ;
; buzzer_test:inst|buzzer:inst|Equal1~0                        ; 2       ;
; controlStateToDisplay:inst22|x1[1]                           ; 2       ;
; controlStateToDisplay:inst22|x1[3]                           ; 2       ;
; final:inst13|FullAdder:inst1|inst4                           ; 2       ;
; buzzer_test:inst|buzzer:inst|Mux7~1                          ; 2       ;
; buzzer_test:inst|buzzer:inst|Mux8~1                          ; 2       ;
; buzzer_test:inst|buzzer:inst|Mux9~1                          ; 2       ;
; buzzer_test:inst|buzzer:inst|Mux10~1                         ; 2       ;
; ShowDice:inst7|Mux3~0                                        ; 2       ;
; ShowDice:inst7|Mux0~0                                        ; 2       ;
; ShowDice:inst7|Mux1~0                                        ; 2       ;
; ShowDice:inst7|Mux2~0                                        ; 2       ;
; ShowDice:inst6|Mux4~0                                        ; 2       ;
; ShowDice:inst6|Mux3~0                                        ; 2       ;
; ShowDice:inst6|Mux1~0                                        ; 2       ;
; ShowDice:inst6|Mux0~0                                        ; 2       ;
; mario_win_test:inst34|mario_win:inst|Add3~41                 ; 2       ;
; mario_win_test:inst34|mario_win:inst|Add3~37                 ; 2       ;
; mario_win_test:inst34|mario_win:inst|Add3~33                 ; 2       ;
; mario_win_test:inst34|mario_win:inst|Add3~29                 ; 2       ;
; mario_win_test:inst34|mario_win:inst|Add3~25                 ; 2       ;
; mario_win_test:inst34|mario_win:inst|Add3~21                 ; 2       ;
; mario_win_test:inst34|mario_win:inst|Add3~13                 ; 2       ;
; mario_win_test:inst34|mario_win:inst|Add3~9                  ; 2       ;
; mario_win_test:inst34|mario_win:inst|Add3~5                  ; 2       ;
; mario_lose_test:inst32|mario_lose:inst|Add3~49               ; 2       ;
; mario_lose_test:inst32|mario_lose:inst|Add3~37               ; 2       ;
; mario_lose_test:inst32|mario_lose:inst|Add3~25               ; 2       ;
; mario_lose_test:inst32|mario_lose:inst|Add3~21               ; 2       ;
; mario_lose_test:inst32|mario_lose:inst|Add3~13               ; 2       ;
; mario_lose_test:inst32|mario_lose:inst|Add3~9                ; 2       ;
; buzzer_test:inst|buzzer:inst|Add3~45                         ; 2       ;
; buzzer_test:inst|buzzer:inst|Add3~17                         ; 2       ;
; buzzer_test:inst|buzzer:inst|Add3~9                          ; 2       ;
; mario_win_test:inst34|mario_win:inst|COUNT[4]                ; 2       ;
; mario_win_test:inst34|mario_win:inst|COUNT[3]                ; 2       ;
; mario_win_test:inst34|mario_win:inst|COUNT[2]                ; 2       ;
; mario_win_test:inst34|mario_win:inst|COUNT[6]                ; 2       ;
; mario_win_test:inst34|mario_win:inst|COUNT[1]                ; 2       ;
; mario_win_test:inst34|mario_win:inst|COUNT[0]                ; 2       ;
; mario_win_test:inst34|mario_win:inst|COUNT[5]                ; 2       ;
; mario_win_test:inst34|mario_win:inst|DIVIDER[7]              ; 2       ;
; mario_lose_test:inst32|mario_lose:inst|COUNT[4]              ; 2       ;
; mario_lose_test:inst32|mario_lose:inst|COUNT[3]              ; 2       ;
; mario_lose_test:inst32|mario_lose:inst|COUNT[2]              ; 2       ;
; mario_lose_test:inst32|mario_lose:inst|COUNT[6]              ; 2       ;
; mario_lose_test:inst32|mario_lose:inst|COUNT[1]              ; 2       ;
; mario_lose_test:inst32|mario_lose:inst|COUNT[0]              ; 2       ;
; mario_lose_test:inst32|mario_lose:inst|COUNT[5]              ; 2       ;
; mario_lose_test:inst32|mario_lose:inst|DIVIDER[13]           ; 2       ;
; mario_lose_test:inst32|mario_lose:inst|DIVIDER[14]           ; 2       ;
; mario_lose_test:inst32|mario_lose:inst|DIVIDER[11]           ; 2       ;
; mario_lose_test:inst32|mario_lose:inst|DIVIDER[4]            ; 2       ;
; mario_lose_test:inst32|mario_lose:inst|DIVIDER[2]            ; 2       ;
; buzzer_test:inst|buzzer:inst|COUNT[2]                        ; 2       ;
; buzzer_test:inst|buzzer:inst|COUNT[6]                        ; 2       ;
; buzzer_test:inst|buzzer:inst|COUNT[1]                        ; 2       ;
; buzzer_test:inst|buzzer:inst|COUNT[0]                        ; 2       ;
; buzzer_test:inst|buzzer:inst|COUNT[5]                        ; 2       ;
; buzzer_test:inst|buzzer:inst|DIVIDER[12]                     ; 2       ;
; buzzer_test:inst|buzzer:inst|DIVIDER[14]                     ; 2       ;
; buzzer_test:inst|buzzer:inst|DIVIDER[11]                     ; 2       ;
; buzzer_test:inst|buzzer:inst|DIVIDER[10]                     ; 2       ;
; buzzer_test:inst|buzzer:inst|DIVIDER[8]                      ; 2       ;
; buzzer_test:inst|buzzer:inst|DIVIDER[9]                      ; 2       ;
; buzzer_test:inst|buzzer:inst|DIVIDER[2]                      ; 2       ;
; buzzer_test:inst|buzzer:inst|DIVIDER[4]                      ; 2       ;
; buzzer_test:inst|buzzer:inst|DIVIDER[6]                      ; 2       ;
; buzzer_test:inst|buzzer:inst|DIVIDER[7]                      ; 2       ;
; mario_win_test:inst34|mario_win:inst|PULSE                   ; 2       ;
; mario_lose_test:inst32|mario_lose:inst|PULSE                 ; 2       ;
; buzzer_test:inst|buzzer:inst|PULSE                           ; 2       ;
; clk_gen:inst3|div10_t:inst1|5~DUPLICATE                      ; 1       ;
; mario_lose_test:inst32|div2:inst2|arr[1]~DUPLICATE           ; 1       ;
; mario_win_test:inst34|div2:inst2|arr[4]~DUPLICATE            ; 1       ;
; clk_gen:inst3|div10_t:inst5|1~DUPLICATE                      ; 1       ;
; mario_win_test:inst34|mario_win:inst|DIVIDER[13]~DUPLICATE   ; 1       ;
; mario_win_test:inst34|mario_win:inst|DIVIDER[14]~DUPLICATE   ; 1       ;
; mario_win_test:inst34|mario_win:inst|DIVIDER[11]~DUPLICATE   ; 1       ;
; mario_win_test:inst34|mario_win:inst|DIVIDER[12]~DUPLICATE   ; 1       ;
; mario_win_test:inst34|mario_win:inst|DIVIDER[9]~DUPLICATE    ; 1       ;
; mario_win_test:inst34|mario_win:inst|DIVIDER[6]~DUPLICATE    ; 1       ;
; mario_win_test:inst34|mario_win:inst|DIVIDER[8]~DUPLICATE    ; 1       ;
; mario_win_test:inst34|mario_win:inst|DIVIDER[10]~DUPLICATE   ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|DIVIDER[12]~DUPLICATE ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|DIVIDER[10]~DUPLICATE ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|DIVIDER[5]~DUPLICATE  ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|DIVIDER[6]~DUPLICATE  ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|DIVIDER[3]~DUPLICATE  ; 1       ;
; buzzer_test:inst|buzzer:inst|DIVIDER[13]~DUPLICATE           ; 1       ;
; buzzer_test:inst|buzzer:inst|DIVIDER[3]~DUPLICATE            ; 1       ;
; buzzer_test:inst|buzzer:inst|DIVIDER[5]~DUPLICATE            ; 1       ;
; stateChange:inst24|state[4]~feeder                           ; 1       ;
; buzzer_test:inst|div2:inst2|arr[0]~4                         ; 1       ;
; clk_gen:inst3|div10_t:inst3|5~0                              ; 1       ;
; clk_gen:inst3|div10_t:inst5|5~0                              ; 1       ;
; mario_win_test:inst34|div2:inst2|cnt~0                       ; 1       ;
; mario_lose_test:inst32|div2:inst2|cnt~0                      ; 1       ;
; buzzer_test:inst|div2:inst2|cnt~0                            ; 1       ;
; sevenSegmentDisplayer2:inst15|DE1~0                          ; 1       ;
; buzzer_test:inst|buzzer:inst|Equal1~5                        ; 1       ;
; buzzer_test:inst|buzzer:inst|Equal1~4                        ; 1       ;
; buzzer_test:inst|buzzer:inst|Equal1~3                        ; 1       ;
; mario_win_test:inst34|mario_win:inst|INDEX~10                ; 1       ;
; mario_win_test:inst34|mario_win:inst|INDEX~9                 ; 1       ;
; mario_win_test:inst34|mario_win:inst|INDEX~8                 ; 1       ;
; mario_win_test:inst34|mario_win:inst|INDEX~7                 ; 1       ;
; mario_win_test:inst34|mario_win:inst|INDEX~6                 ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|te~2                  ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|te~1                  ; 1       ;
; controlStateToDisplay:inst22|state~10                        ; 1       ;
; controlStateToDisplay:inst22|state~9                         ; 1       ;
; controlStateToDisplay:inst22|state~8                         ; 1       ;
; controlStateToDisplay:inst22|state~7                         ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|INDEX~10              ; 1       ;
; buzzer_test:inst|buzzer:inst|LEN[0]~3                        ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|INDEX~9               ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|INDEX~8               ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|INDEX~7               ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|INDEX~6               ; 1       ;
; clk_gen:inst3|div10_t:inst|1~0                               ; 1       ;
; clk_gen:inst3|div10_t:inst|3~0                               ; 1       ;
; clk_gen:inst3|div10_t:inst|2~0                               ; 1       ;
; clk_gen:inst3|div10_t:inst1|1~0                              ; 1       ;
; clk_gen:inst3|div10_t:inst1|3~0                              ; 1       ;
; mario_win_test:inst34|div10_t:inst1|1~0                      ; 1       ;
; mario_win_test:inst34|div10_t:inst1|3~0                      ; 1       ;
; mario_win_test:inst34|div2:inst2|arr[2]~2                    ; 1       ;
; mario_win_test:inst34|div2:inst2|arr[3]~1                    ; 1       ;
; mario_lose_test:inst32|div10_t:inst1|1~0                     ; 1       ;
; mario_lose_test:inst32|div10_t:inst1|3~0                     ; 1       ;
; mario_lose_test:inst32|div2:inst2|arr[2]~2                   ; 1       ;
; mario_lose_test:inst32|div2:inst2|arr[3]~1                   ; 1       ;
; buzzer_test:inst|div10_t:inst1|1~0                           ; 1       ;
; buzzer_test:inst|div10_t:inst1|3~0                           ; 1       ;
; buzzer_test:inst|div2:inst2|arr[1]~3                         ; 1       ;
; buzzer_test:inst|div2:inst2|arr[2]~2                         ; 1       ;
; buzzer_test:inst|div2:inst2|arr[3]~1                         ; 1       ;
; clk_gen:inst3|div10_t:inst1|2~0                              ; 1       ;
; clk_gen:inst3|div10_t:inst2|1~0                              ; 1       ;
; clk_gen:inst3|div10_t:inst2|3~0                              ; 1       ;
; mario_win_test:inst34|div10_t:inst1|2~0                      ; 1       ;
; mario_lose_test:inst32|div10_t:inst1|2~0                     ; 1       ;
; mario_lose_test:inst32|div2:inst2|arr[4]~0                   ; 1       ;
; judge:inst14|op~1                                            ; 1       ;
; judge:inst14|op~0                                            ; 1       ;
; buzzer_test:inst|div10_t:inst1|2~0                           ; 1       ;
; buzzer_test:inst|div2:inst2|arr[4]~0                         ; 1       ;
; clk_gen:inst3|div10_t:inst2|2~0                              ; 1       ;
; clk_gen:inst3|div10_t:inst2|5                                ; 1       ;
; clk_gen:inst3|div10_t:inst3|1~0                              ; 1       ;
; clk_gen:inst3|div10_t:inst3|3~0                              ; 1       ;
; clk_gen:inst3|div10_t:inst5|3~0                              ; 1       ;
; clk_gen:inst3|div10_t:inst4|1~0                              ; 1       ;
; clk_gen:inst3|div10_t:inst4|3~0                              ; 1       ;
; mario_win_test:inst34|div2:inst2|arr[4]                      ; 1       ;
; mario_win_test:inst34|mario_win:inst|LEN~4                   ; 1       ;
; mario_win_test:inst34|mario_win:inst|Mux14~0                 ; 1       ;
; mario_win_test:inst34|mario_win:inst|LEN~3                   ; 1       ;
; mario_win_test:inst34|mario_win:inst|Mux13~0                 ; 1       ;
; mario_win_test:inst34|mario_win:inst|LEN~2                   ; 1       ;
; mario_win_test:inst34|mario_win:inst|Add1~1                  ; 1       ;
; mario_win_test:inst34|mario_win:inst|Mux12~0                 ; 1       ;
; mario_win_test:inst34|mario_win:inst|Mux11~0                 ; 1       ;
; mario_win_test:inst34|mario_win:inst|LEN~0                   ; 1       ;
; mario_win_test:inst34|mario_win:inst|Add1~0                  ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|LEN~5                 ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|LEN~4                 ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|Mux13~0               ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|LEN~3                 ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|Add1~1                ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|Mux12~0               ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|Mux11~0               ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|LEN~1                 ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|Add1~0                ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|INDEX~5               ; 1       ;
; buzzer_test:inst|buzzer:inst|LEN~2                           ; 1       ;
; buzzer_test:inst|buzzer:inst|Mux12~0                         ; 1       ;
; buzzer_test:inst|buzzer:inst|LEN~0                           ; 1       ;
; buzzer_test:inst|buzzer:inst|Add1~0                          ; 1       ;
; buzzer_test:inst|buzzer:inst|Mux11~0                         ; 1       ;
; stateChange:inst24|Mux2~0                                    ; 1       ;
; debounce_g:inst9|2                                           ; 1       ;
; stateChange:inst24|Mux1~0                                    ; 1       ;
; clk_gen:inst3|div10_t:inst3|2~0                              ; 1       ;
; clk_gen:inst3|div10_t:inst5|2~0                              ; 1       ;
; clk_gen:inst3|div10_t:inst5|1                                ; 1       ;
; clk_gen:inst3|div10_t:inst4|2~0                              ; 1       ;
; mario_win_test:inst34|mario_win:inst|PULSE~0                 ; 1       ;
; mario_win_test:inst34|mario_win:inst|INDEX~5                 ; 1       ;
; mario_win_test:inst34|mario_win:inst|INDEX~4                 ; 1       ;
; mario_win_test:inst34|mario_win:inst|INDEX~3                 ; 1       ;
; mario_win_test:inst34|mario_win:inst|INDEX~2                 ; 1       ;
; mario_win_test:inst34|mario_win:inst|INDEX~0                 ; 1       ;
; mario_win_test:inst34|mario_win:inst|te~1                    ; 1       ;
; mario_win_test:inst34|mario_win:inst|LessThan2~1             ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|PULSE~0               ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|INDEX~4               ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|INDEX~3               ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|INDEX~2               ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|INDEX~0               ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|te~0                  ; 1       ;
; buzzer_test:inst|buzzer:inst|PULSE~0                         ; 1       ;
; buzzer_test:inst|buzzer:inst|INDEX~5                         ; 1       ;
; buzzer_test:inst|buzzer:inst|Add2~0                          ; 1       ;
; buzzer_test:inst|buzzer:inst|INDEX~4                         ; 1       ;
; buzzer_test:inst|buzzer:inst|Mux9~2                          ; 1       ;
; buzzer_test:inst|buzzer:inst|INDEX~3                         ; 1       ;
; buzzer_test:inst|buzzer:inst|INDEX~2                         ; 1       ;
; buzzer_test:inst|buzzer:inst|Mux8~2                          ; 1       ;
; buzzer_test:inst|buzzer:inst|INDEX~0                         ; 1       ;
; buzzer_test:inst|buzzer:inst|Mux7~2                          ; 1       ;
; buzzer_test:inst|buzzer:inst|te~3                            ; 1       ;
; controlStateToDisplay:inst22|state~5                         ; 1       ;
; controlStateToDisplay:inst12|state~4                         ; 1       ;
; controlStateToDisplay:inst22|state~4                         ; 1       ;
; controlStateToDisplay:inst12|state~3                         ; 1       ;
; controlStateToDisplay:inst22|state~3                         ; 1       ;
; controlStateToDisplay:inst12|state~2                         ; 1       ;
; controlStateToDisplay:inst22|state~2                         ; 1       ;
; controlStateToDisplay:inst12|state~0                         ; 1       ;
; controlStateToDisplay:inst12|x1[1]                           ; 1       ;
; controlStateToDisplay:inst12|x1[2]                           ; 1       ;
; controlStateToDisplay:inst12|x1[4]                           ; 1       ;
; controlStateToDisplay:inst22|state~0                         ; 1       ;
; controlStateToDisplay:inst22|x1[0]                           ; 1       ;
; controlStateToDisplay:inst22|x1[2]                           ; 1       ;
; sevenSegmentDisplayer2:inst15|y[0]~5                         ; 1       ;
; sevenSegmentDisplayer2:inst15|Mux6~0                         ; 1       ;
; sevenSegmentDisplayer2:inst15|Mux16~0                        ; 1       ;
; sevenSegmentDisplayer2:inst15|y[1]~4                         ; 1       ;
; sevenSegmentDisplayer2:inst15|Mux15~0                        ; 1       ;
; sevenSegmentDisplayer2:inst15|Mux5~0                         ; 1       ;
; sevenSegmentDisplayer2:inst15|Mux14~0                        ; 1       ;
; sevenSegmentDisplayer2:inst15|Mux4~0                         ; 1       ;
; sevenSegmentDisplayer2:inst15|y[3]~3                         ; 1       ;
; sevenSegmentDisplayer2:inst15|Mux3~0                         ; 1       ;
; sevenSegmentDisplayer2:inst15|Mux13~0                        ; 1       ;
; sevenSegmentDisplayer2:inst15|Mux9~0                         ; 1       ;
; sevenSegmentDisplayer2:inst15|Mux12~0                        ; 1       ;
; sevenSegmentDisplayer2:inst15|Mux2~0                         ; 1       ;
; sevenSegmentDisplayer2:inst15|y[5]~2                         ; 1       ;
; sevenSegmentDisplayer2:inst15|Mux8~0                         ; 1       ;
; sevenSegmentDisplayer2:inst15|Mux11~0                        ; 1       ;
; sevenSegmentDisplayer2:inst15|Mux1~0                         ; 1       ;
; sevenSegmentDisplayer2:inst15|y[6]~1                         ; 1       ;
; sevenSegmentDisplayer2:inst15|Mux0~0                         ; 1       ;
; sevenSegmentDisplayer2:inst15|Mux10~0                        ; 1       ;
; Dice:inst8|Mux1~0                                            ; 1       ;
; Dice:inst8|Mux0~0                                            ; 1       ;
; Dice:inst11|Mux1~0                                           ; 1       ;
; Dice:inst11|Mux0~0                                           ; 1       ;
; inst33                                                       ; 1       ;
; inst33~0                                                     ; 1       ;
; mario_win_test:inst34|mario_win:inst|Mux5~0                  ; 1       ;
; mario_win_test:inst34|mario_win:inst|Mux4~0                  ; 1       ;
; mario_win_test:inst34|mario_win:inst|Mux3~0                  ; 1       ;
; mario_win_test:inst34|mario_win:inst|Mux2~0                  ; 1       ;
; mario_win_test:inst34|mario_win:inst|Mux1~0                  ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|Mux5~0                ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|Mux4~0                ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|Mux3~0                ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|Mux2~0                ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|Mux1~0                ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|Mux0~0                ; 1       ;
; buzzer_test:inst|buzzer:inst|Mux5~0                          ; 1       ;
; buzzer_test:inst|buzzer:inst|Mux4~0                          ; 1       ;
; sevenSegmentDisplayer2:inst15|DE3                            ; 1       ;
; sevenSegmentDisplayer2:inst15|y[0]                           ; 1       ;
; sevenSegmentDisplayer2:inst15|y[1]                           ; 1       ;
; sevenSegmentDisplayer2:inst15|y[2]                           ; 1       ;
; sevenSegmentDisplayer2:inst15|y[3]                           ; 1       ;
; sevenSegmentDisplayer2:inst15|y[4]                           ; 1       ;
; sevenSegmentDisplayer2:inst15|y[5]                           ; 1       ;
; sevenSegmentDisplayer2:inst15|y[6]                           ; 1       ;
; sevenSegmentDisplayer2:inst15|y[4]~10                        ; 1       ;
; sevenSegmentDisplayer2:inst15|y[2]~6                         ; 1       ;
; mario_win_test:inst34|mario_win:inst|DIVIDER[0]              ; 1       ;
; mario_win_test:inst34|mario_win:inst|Add3~58                 ; 1       ;
; mario_win_test:inst34|mario_win:inst|Add3~57                 ; 1       ;
; mario_win_test:inst34|mario_win:inst|DIVIDER[1]              ; 1       ;
; mario_win_test:inst34|mario_win:inst|Add3~54                 ; 1       ;
; mario_win_test:inst34|mario_win:inst|Add3~53                 ; 1       ;
; mario_win_test:inst34|mario_win:inst|DIVIDER[2]              ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|DIVIDER[0]            ; 1       ;
; buzzer_test:inst|buzzer:inst|DIVIDER[0]                      ; 1       ;
; mario_win_test:inst34|mario_win:inst|Add3~50                 ; 1       ;
; mario_win_test:inst34|mario_win:inst|Add3~49                 ; 1       ;
; mario_win_test:inst34|mario_win:inst|DIVIDER[3]              ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|Add3~58               ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|Add3~57               ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|DIVIDER[1]            ; 1       ;
; buzzer_test:inst|buzzer:inst|Add3~58                         ; 1       ;
; buzzer_test:inst|buzzer:inst|Add3~57                         ; 1       ;
; buzzer_test:inst|buzzer:inst|DIVIDER[1]                      ; 1       ;
; mario_win_test:inst34|mario_win:inst|Add3~46                 ; 1       ;
; mario_win_test:inst34|mario_win:inst|Add3~45                 ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|Add3~54               ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|Add3~53               ; 1       ;
; buzzer_test:inst|buzzer:inst|Add3~54                         ; 1       ;
; buzzer_test:inst|buzzer:inst|Add3~53                         ; 1       ;
; mario_win_test:inst34|mario_win:inst|Add0~26                 ; 1       ;
; mario_win_test:inst34|mario_win:inst|Add0~25                 ; 1       ;
; mario_win_test:inst34|mario_win:inst|Add0~22                 ; 1       ;
; mario_win_test:inst34|mario_win:inst|Add0~21                 ; 1       ;
; mario_win_test:inst34|mario_win:inst|Add0~18                 ; 1       ;
; mario_win_test:inst34|mario_win:inst|Add0~17                 ; 1       ;
; mario_win_test:inst34|mario_win:inst|Add0~13                 ; 1       ;
; mario_win_test:inst34|mario_win:inst|Add0~10                 ; 1       ;
; mario_win_test:inst34|mario_win:inst|Add0~9                  ; 1       ;
; mario_win_test:inst34|mario_win:inst|Add0~6                  ; 1       ;
; mario_win_test:inst34|mario_win:inst|Add0~5                  ; 1       ;
; mario_win_test:inst34|mario_win:inst|Add0~2                  ; 1       ;
; mario_win_test:inst34|mario_win:inst|Add0~1                  ; 1       ;
; mario_win_test:inst34|mario_win:inst|Add3~42                 ; 1       ;
; mario_win_test:inst34|mario_win:inst|Add3~34                 ; 1       ;
; mario_win_test:inst34|mario_win:inst|Add3~30                 ; 1       ;
; mario_win_test:inst34|mario_win:inst|Add3~26                 ; 1       ;
; mario_win_test:inst34|mario_win:inst|Add3~22                 ; 1       ;
; mario_win_test:inst34|mario_win:inst|Add3~18                 ; 1       ;
; mario_win_test:inst34|mario_win:inst|Add3~17                 ; 1       ;
; mario_win_test:inst34|mario_win:inst|Add3~14                 ; 1       ;
; mario_win_test:inst34|mario_win:inst|Add3~10                 ; 1       ;
; mario_win_test:inst34|mario_win:inst|Add3~6                  ; 1       ;
; mario_win_test:inst34|mario_win:inst|Add3~2                  ; 1       ;
; mario_win_test:inst34|mario_win:inst|Add3~1                  ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|Add0~26               ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|Add0~25               ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|Add0~22               ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|Add0~21               ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|Add0~18               ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|Add0~17               ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|Add0~13               ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|Add0~10               ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|Add0~9                ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|Add0~6                ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|Add0~5                ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|Add0~2                ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|Add0~1                ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|Add3~50               ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|Add3~46               ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|Add3~45               ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|Add3~41               ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|Add3~38               ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|Add3~34               ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|Add3~33               ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|Add3~30               ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|Add3~29               ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|Add3~26               ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|Add3~22               ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|Add3~18               ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|Add3~17               ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|Add3~14               ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|Add3~10               ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|Add3~6                ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|Add3~5                ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|Add3~2                ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|Add3~1                ; 1       ;
; buzzer_test:inst|buzzer:inst|Add0~26                         ; 1       ;
; buzzer_test:inst|buzzer:inst|Add0~25                         ; 1       ;
; buzzer_test:inst|buzzer:inst|Add0~22                         ; 1       ;
; buzzer_test:inst|buzzer:inst|Add0~21                         ; 1       ;
; buzzer_test:inst|buzzer:inst|Add0~18                         ; 1       ;
; buzzer_test:inst|buzzer:inst|Add0~17                         ; 1       ;
; buzzer_test:inst|buzzer:inst|Add0~13                         ; 1       ;
; buzzer_test:inst|buzzer:inst|Add0~10                         ; 1       ;
; buzzer_test:inst|buzzer:inst|Add0~9                          ; 1       ;
; buzzer_test:inst|buzzer:inst|Add0~6                          ; 1       ;
; buzzer_test:inst|buzzer:inst|Add0~5                          ; 1       ;
; buzzer_test:inst|buzzer:inst|Add0~2                          ; 1       ;
; buzzer_test:inst|buzzer:inst|Add0~1                          ; 1       ;
; buzzer_test:inst|buzzer:inst|Add3~50                         ; 1       ;
; buzzer_test:inst|buzzer:inst|Add3~49                         ; 1       ;
; buzzer_test:inst|buzzer:inst|Add3~46                         ; 1       ;
; buzzer_test:inst|buzzer:inst|Add3~41                         ; 1       ;
; buzzer_test:inst|buzzer:inst|Add3~38                         ; 1       ;
; buzzer_test:inst|buzzer:inst|Add3~37                         ; 1       ;
; buzzer_test:inst|buzzer:inst|Add3~34                         ; 1       ;
; buzzer_test:inst|buzzer:inst|Add3~33                         ; 1       ;
; buzzer_test:inst|buzzer:inst|Add3~30                         ; 1       ;
; buzzer_test:inst|buzzer:inst|Add3~29                         ; 1       ;
; buzzer_test:inst|buzzer:inst|Add3~26                         ; 1       ;
; buzzer_test:inst|buzzer:inst|Add3~25                         ; 1       ;
; buzzer_test:inst|buzzer:inst|Add3~22                         ; 1       ;
; buzzer_test:inst|buzzer:inst|Add3~21                         ; 1       ;
; buzzer_test:inst|buzzer:inst|Add3~18                         ; 1       ;
; buzzer_test:inst|buzzer:inst|Add3~14                         ; 1       ;
; buzzer_test:inst|buzzer:inst|Add3~13                         ; 1       ;
; buzzer_test:inst|buzzer:inst|Add3~10                         ; 1       ;
; buzzer_test:inst|buzzer:inst|Add3~6                          ; 1       ;
; buzzer_test:inst|buzzer:inst|Add3~5                          ; 1       ;
; buzzer_test:inst|buzzer:inst|Add3~2                          ; 1       ;
; buzzer_test:inst|buzzer:inst|Add3~1                          ; 1       ;
; mario_win_test:inst34|mario_win:inst|DIVIDER[13]             ; 1       ;
; mario_win_test:inst34|mario_win:inst|DIVIDER[14]             ; 1       ;
; mario_win_test:inst34|mario_win:inst|DIVIDER[11]             ; 1       ;
; mario_win_test:inst34|mario_win:inst|DIVIDER[12]             ; 1       ;
; mario_win_test:inst34|mario_win:inst|DIVIDER[9]              ; 1       ;
; mario_win_test:inst34|mario_win:inst|DIVIDER[6]              ; 1       ;
; mario_win_test:inst34|mario_win:inst|DIVIDER[8]              ; 1       ;
; mario_win_test:inst34|mario_win:inst|DIVIDER[10]             ; 1       ;
; mario_win_test:inst34|mario_win:inst|DIVIDER[5]              ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|DIVIDER[12]           ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|DIVIDER[10]           ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|DIVIDER[5]            ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|DIVIDER[6]            ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|DIVIDER[3]            ; 1       ;
; mario_lose_test:inst32|mario_lose:inst|DIVIDER[7]            ; 1       ;
; buzzer_test:inst|buzzer:inst|DIVIDER[13]                     ; 1       ;
; buzzer_test:inst|buzzer:inst|DIVIDER[3]                      ; 1       ;
; buzzer_test:inst|buzzer:inst|DIVIDER[5]                      ; 1       ;
+--------------------------------------------------------------+---------+


+--------------------------------------------------------+
; Routing Usage Summary                                  ;
+------------------------------+-------------------------+
; Routing Resource Type        ; Usage                   ;
+------------------------------+-------------------------+
; Block interconnects          ; 729 / 140,056 ( < 1 % ) ;
; C12 interconnects            ; 21 / 6,048 ( < 1 % )    ;
; C2 interconnects             ; 168 / 54,648 ( < 1 % )  ;
; C4 interconnects             ; 108 / 25,920 ( < 1 % )  ;
; DQS bus muxes                ; 0 / 17 ( 0 % )          ;
; DQS-18 I/O buses             ; 0 / 17 ( 0 % )          ;
; DQS-9 I/O buses              ; 0 / 17 ( 0 % )          ;
; Direct links                 ; 114 / 140,056 ( < 1 % ) ;
; Global clocks                ; 1 / 16 ( 6 % )          ;
; Local interconnects          ; 302 / 36,960 ( < 1 % )  ;
; Quadrant clocks              ; 0 / 88 ( 0 % )          ;
; R14 interconnects            ; 22 / 5,984 ( < 1 % )    ;
; R14/C12 interconnect drivers ; 36 / 9,504 ( < 1 % )    ;
; R3 interconnects             ; 287 / 60,192 ( < 1 % )  ;
; R6 interconnects             ; 500 / 127,072 ( < 1 % ) ;
; Spine clocks                 ; 1 / 120 ( < 1 % )       ;
; Wire stub REs                ; 0 / 7,344 ( 0 % )       ;
+------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 30           ; 0            ; 30           ; 0            ; 0            ; 31        ; 30           ; 0            ; 31        ; 31        ; 0            ; 27           ; 0            ; 0            ; 0            ; 0            ; 27           ; 0            ; 0            ; 0            ; 0            ; 27           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 1            ; 31           ; 1            ; 31           ; 31           ; 0         ; 1            ; 31           ; 0         ; 0         ; 31           ; 4            ; 31           ; 31           ; 31           ; 31           ; 4            ; 31           ; 31           ; 31           ; 31           ; 4            ; 31           ; 31           ; 31           ; 31           ; 31           ; 31           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; o6                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o5                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o3                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o2                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o1                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o0                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o4                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; COM                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; r4                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; r5                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; r6                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; r3                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; r2                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; r1                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; r0                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DE2                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; a6                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; a5                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; a4                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; a3                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; a2                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; a1                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; a0                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DE1                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DE3                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; r21                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; buzzer             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Sw                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pulse2             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pulse1             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                            ;
+--------------------------------------------------------------------------------------------------------------+---------------------------------------+-------------------+
; Source Clock(s)                                                                                              ; Destination Clock(s)                  ; Delay Added in ns ;
+--------------------------------------------------------------------------------------------------------------+---------------------------------------+-------------------+
; clk                                                                                                          ; clk                                   ; 31.9              ;
; clk_gen:inst3|div10_t:inst3|2                                                                                ; clk_gen:inst3|div10_t:inst3|2         ; 17.4              ;
; buzzer_test:inst|div2:inst2|cnt                                                                              ; Sw                                    ; 11.6              ;
; buzzer_test:inst|div2:inst2|cnt                                                                              ; buzzer_test:inst|div2:inst2|cnt       ; 5.9               ;
; mario_win_test:inst34|div2:inst2|cnt                                                                         ; mario_win_test:inst34|div2:inst2|cnt  ; 5.1               ;
; clk_gen:inst3|div10_t:inst3|2                                                                                ; mario_win_test:inst34|div2:inst2|cnt  ; 4.5               ;
; clk_gen:inst3|div10_t:inst3|2,mario_win_test:inst34|div2:inst2|cnt                                           ; mario_win_test:inst34|div2:inst2|cnt  ; 4.1               ;
; controlStateToDisplay:inst12|state[0]                                                                        ; mario_win_test:inst34|div2:inst2|cnt  ; 4.0               ;
; mario_lose_test:inst32|div2:inst2|cnt                                                                        ; mario_lose_test:inst32|div2:inst2|cnt ; 3.9               ;
; clk_gen:inst3|div10_t:inst5|2                                                                                ; clk_gen:inst3|div10_t:inst3|2         ; 3.7               ;
; mario_win_test:inst34|div2:inst2|cnt                                                                         ; controlStateToDisplay:inst12|state[0] ; 3.0               ;
; controlStateToDisplay:inst12|state[0],mario_win_test:inst34|div2:inst2|cnt                                   ; mario_win_test:inst34|div2:inst2|cnt  ; 2.9               ;
; clk_gen:inst3|div10_t:inst3|2,mario_lose_test:inst32|div2:inst2|cnt                                          ; mario_lose_test:inst32|div2:inst2|cnt ; 2.5               ;
; clk_gen:inst3|div10_t:inst3|2                                                                                ; mario_lose_test:inst32|div2:inst2|cnt ; 2.4               ;
; mario_lose_test:inst32|div2:inst2|cnt                                                                        ; controlStateToDisplay:inst12|state[0] ; 1.6               ;
; clk_gen:inst3|div10_t:inst2|2                                                                                ; clk_gen:inst3|div10_t:inst2|2         ; 1.5               ;
; clk_gen:inst3|div10_t:inst5|2                                                                                ; clk_gen:inst3|div10_t:inst5|2         ; 1.3               ;
; clk_gen:inst3|div10_t:inst5|2,clk_gen:inst3|div10_t:inst4|2,clk_gen:inst3|div10_t:inst3|2,judge:inst14|op[1] ; clk_gen:inst3|div10_t:inst3|2         ; 1.2               ;
; clk_gen:inst3|div10_t:inst|2                                                                                 ; clk_gen:inst3|div10_t:inst|2          ; 1.1               ;
; clk_gen:inst3|div10_t:inst5|2,clk_gen:inst3|div10_t:inst4|2,judge:inst14|op[1]                               ; clk_gen:inst3|div10_t:inst3|2         ; 1.0               ;
+--------------------------------------------------------------------------------------------------------------+---------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                            ;
+----------------------------------------------------+-------------------------------------------------+-------------------+
; Source Register                                    ; Destination Register                            ; Delay Added in ns ;
+----------------------------------------------------+-------------------------------------------------+-------------------+
; buzzer_test:inst|div10_t:inst1|2                   ; buzzer_test:inst|div10_t:inst1|2                ; 4.188             ;
; clk_gen:inst3|div10_t:inst|2                       ; clk_gen:inst3|div10_t:inst|2                    ; 4.158             ;
; mario_win_test:inst34|div10_t:inst1|2              ; mario_win_test:inst34|div10_t:inst1|2           ; 3.921             ;
; mario_lose_test:inst32|div10_t:inst1|2             ; mario_lose_test:inst32|div10_t:inst1|2          ; 3.907             ;
; buzzer_test:inst|buzzer:inst|INDEX[4]              ; buzzer_test:inst|buzzer:inst|BEAT[1]            ; 2.409             ;
; buzzer_test:inst|buzzer:inst|INDEX[1]              ; buzzer_test:inst|buzzer:inst|BEAT[1]            ; 2.364             ;
; buzzer_test:inst|buzzer:inst|INDEX[2]              ; buzzer_test:inst|buzzer:inst|BEAT[1]            ; 2.346             ;
; buzzer_test:inst|buzzer:inst|INDEX[3]              ; buzzer_test:inst|buzzer:inst|BEAT[1]            ; 2.335             ;
; buzzer_test:inst|buzzer:inst|INDEX[0]              ; buzzer_test:inst|buzzer:inst|BEAT[1]            ; 2.333             ;
; debounce_g:inst9|1                                 ; stateChange:inst24|state[2]                     ; 1.301             ;
; controlStateToDisplay:inst22|state[1]              ; mario_win_test:inst34|mario_win:inst|INDEX[4]   ; 1.213             ;
; controlStateToDisplay:inst12|state[1]              ; mario_win_test:inst34|mario_win:inst|INDEX[4]   ; 1.213             ;
; controlStateToDisplay:inst22|state[0]              ; mario_win_test:inst34|mario_win:inst|INDEX[4]   ; 1.213             ;
; controlStateToDisplay:inst12|state[0]              ; mario_win_test:inst34|mario_win:inst|INDEX[4]   ; 1.213             ;
; controlStateToDisplay:inst22|state[4]              ; mario_win_test:inst34|mario_win:inst|INDEX[4]   ; 1.028             ;
; controlStateToDisplay:inst12|state[4]              ; mario_win_test:inst34|mario_win:inst|INDEX[4]   ; 1.028             ;
; controlStateToDisplay:inst22|state[2]              ; mario_win_test:inst34|mario_win:inst|INDEX[4]   ; 1.028             ;
; controlStateToDisplay:inst12|state[2]              ; mario_win_test:inst34|mario_win:inst|INDEX[4]   ; 1.028             ;
; controlStateToDisplay:inst22|state[3]              ; mario_win_test:inst34|mario_win:inst|INDEX[4]   ; 1.028             ;
; judge:inst14|op[1]                                 ; judge:inst14|op[2]                              ; 0.989             ;
; mario_win_test:inst34|mario_win:inst|BEAT[1]       ; mario_win_test:inst34|mario_win:inst|LEN[2]     ; 0.956             ;
; mario_win_test:inst34|mario_win:inst|BEAT[0]       ; mario_win_test:inst34|mario_win:inst|LEN[2]     ; 0.954             ;
; mario_win_test:inst34|mario_win:inst|BEAT[3]       ; mario_win_test:inst34|mario_win:inst|INDEX[3]   ; 0.909             ;
; mario_lose_test:inst32|mario_lose:inst|DIVIDER[14] ; mario_lose_test:inst32|mario_lose:inst|INDEX[4] ; 0.836             ;
; mario_lose_test:inst32|mario_lose:inst|DIVIDER[13] ; mario_lose_test:inst32|mario_lose:inst|INDEX[4] ; 0.836             ;
; mario_lose_test:inst32|mario_lose:inst|DIVIDER[11] ; mario_lose_test:inst32|mario_lose:inst|INDEX[4] ; 0.836             ;
; mario_lose_test:inst32|mario_lose:inst|DIVIDER[10] ; mario_lose_test:inst32|mario_lose:inst|INDEX[4] ; 0.836             ;
; mario_lose_test:inst32|mario_lose:inst|DIVIDER[8]  ; mario_lose_test:inst32|mario_lose:inst|INDEX[4] ; 0.836             ;
; mario_lose_test:inst32|mario_lose:inst|DIVIDER[9]  ; mario_lose_test:inst32|mario_lose:inst|INDEX[4] ; 0.836             ;
; mario_lose_test:inst32|mario_lose:inst|DIVIDER[7]  ; mario_lose_test:inst32|mario_lose:inst|INDEX[4] ; 0.836             ;
; mario_lose_test:inst32|mario_lose:inst|DIVIDER[6]  ; mario_lose_test:inst32|mario_lose:inst|INDEX[4] ; 0.836             ;
; mario_lose_test:inst32|mario_lose:inst|DIVIDER[5]  ; mario_lose_test:inst32|mario_lose:inst|INDEX[4] ; 0.836             ;
; mario_lose_test:inst32|mario_lose:inst|DIVIDER[3]  ; mario_lose_test:inst32|mario_lose:inst|INDEX[4] ; 0.836             ;
; mario_lose_test:inst32|mario_lose:inst|DIVIDER[2]  ; mario_lose_test:inst32|mario_lose:inst|INDEX[4] ; 0.836             ;
; mario_lose_test:inst32|mario_lose:inst|DIVIDER[4]  ; mario_lose_test:inst32|mario_lose:inst|INDEX[4] ; 0.836             ;
; mario_lose_test:inst32|mario_lose:inst|DIVIDER[12] ; mario_lose_test:inst32|mario_lose:inst|INDEX[4] ; 0.836             ;
; det8x8:inst25|flag                                 ; mario_lose_test:inst32|mario_lose:inst|INDEX[4] ; 0.836             ;
; clk_gen:inst3|div10_t:inst3|2                      ; clk_gen:inst3|div10_t:inst3|3                   ; 0.831             ;
; mario_win_test:inst34|mario_win:inst|LEN[2]        ; mario_win_test:inst34|mario_win:inst|LEN[2]     ; 0.812             ;
; mario_win_test:inst34|mario_win:inst|LEN[1]        ; mario_win_test:inst34|mario_win:inst|LEN[2]     ; 0.812             ;
; mario_win_test:inst34|mario_win:inst|LEN[0]        ; mario_win_test:inst34|mario_win:inst|LEN[2]     ; 0.812             ;
; mario_win_test:inst34|mario_win:inst|BEAT[2]       ; mario_win_test:inst34|mario_win:inst|LEN[2]     ; 0.812             ;
; buzzer_test:inst|buzzer:inst|DIVIDER[10]           ; buzzer_test:inst|buzzer:inst|LEN[1]             ; 0.797             ;
; mario_win_test:inst34|mario_win:inst|LEN[3]        ; mario_win_test:inst34|mario_win:inst|INDEX[3]   ; 0.764             ;
; buzzer_test:inst|buzzer:inst|DIVIDER[11]           ; buzzer_test:inst|buzzer:inst|LEN[1]             ; 0.758             ;
; sevenSegmentDisplayer2:inst15|DE1                  ; sevenSegmentDisplayer2:inst15|y[6]              ; 0.743             ;
; mario_lose_test:inst32|mario_lose:inst|LEN[3]      ; mario_lose_test:inst32|mario_lose:inst|LEN[2]   ; 0.730             ;
; sevenSegmentDisplayer2:inst15|flag1                ; sevenSegmentDisplayer2:inst15|y[6]              ; 0.696             ;
; buzzer_test:inst|buzzer:inst|DIVIDER[9]            ; buzzer_test:inst|buzzer:inst|LEN[1]             ; 0.677             ;
; buzzer_test:inst|buzzer:inst|DIVIDER[12]           ; buzzer_test:inst|buzzer:inst|LEN[1]             ; 0.665             ;
; buzzer_test:inst|buzzer:inst|DIVIDER[8]            ; buzzer_test:inst|buzzer:inst|LEN[1]             ; 0.661             ;
; buzzer_test:inst|buzzer:inst|DIVIDER[13]           ; buzzer_test:inst|buzzer:inst|LEN[1]             ; 0.654             ;
; buzzer_test:inst|buzzer:inst|DIVIDER[14]           ; buzzer_test:inst|buzzer:inst|LEN[1]             ; 0.650             ;
; buzzer_test:inst|buzzer:inst|BEAT[0]               ; buzzer_test:inst|buzzer:inst|INDEX[1]           ; 0.629             ;
; buzzer_test:inst|buzzer:inst|LEN[1]                ; buzzer_test:inst|buzzer:inst|INDEX[1]           ; 0.629             ;
; buzzer_test:inst|buzzer:inst|BEAT[1]               ; buzzer_test:inst|buzzer:inst|INDEX[1]           ; 0.629             ;
; buzzer_test:inst|buzzer:inst|LEN[0]                ; buzzer_test:inst|buzzer:inst|INDEX[1]           ; 0.629             ;
; debounce_g:inst5|1                                 ; controlStateToDisplay:inst12|state[4]           ; 0.574             ;
; mario_lose_test:inst32|mario_lose:inst|LEN[2]      ; mario_lose_test:inst32|mario_lose:inst|LEN[2]   ; 0.574             ;
; clk_gen:inst3|div10_t:inst1|2                      ; clk_gen:inst3|div10_t:inst1|3                   ; 0.568             ;
; mario_lose_test:inst32|mario_lose:inst|LEN[0]      ; mario_lose_test:inst32|mario_lose:inst|LEN[2]   ; 0.556             ;
; mario_lose_test:inst32|mario_lose:inst|LEN[1]      ; mario_lose_test:inst32|mario_lose:inst|LEN[2]   ; 0.556             ;
; mario_lose_test:inst32|mario_lose:inst|BEAT[2]     ; mario_lose_test:inst32|mario_lose:inst|LEN[2]   ; 0.556             ;
; mario_lose_test:inst32|mario_lose:inst|BEAT[0]     ; mario_lose_test:inst32|mario_lose:inst|LEN[2]   ; 0.556             ;
; mario_win_test:inst34|mario_win:inst|INDEX[2]      ; mario_win_test:inst34|mario_win:inst|LEN[2]     ; 0.542             ;
; clk_gen:inst3|div10_t:inst4|2                      ; clk_gen:inst3|div10_t:inst4|2                   ; 0.539             ;
; debounce_g:inst5|2                                 ; controlStateToDisplay:inst12|state[1]           ; 0.535             ;
; mario_win_test:inst34|mario_win:inst|INDEX[3]      ; mario_win_test:inst34|mario_win:inst|INDEX[4]   ; 0.514             ;
; mario_win_test:inst34|mario_win:inst|INDEX[4]      ; mario_win_test:inst34|mario_win:inst|INDEX[4]   ; 0.514             ;
; mario_win_test:inst34|mario_win:inst|INDEX[1]      ; mario_win_test:inst34|mario_win:inst|INDEX[4]   ; 0.514             ;
; mario_win_test:inst34|mario_win:inst|INDEX[0]      ; mario_win_test:inst34|mario_win:inst|INDEX[4]   ; 0.514             ;
; mario_lose_test:inst32|mario_lose:inst|INDEX[0]    ; mario_lose_test:inst32|mario_lose:inst|INDEX[2] ; 0.493             ;
; mario_lose_test:inst32|mario_lose:inst|INDEX[1]    ; mario_lose_test:inst32|mario_lose:inst|INDEX[2] ; 0.493             ;
; mario_lose_test:inst32|mario_lose:inst|INDEX[2]    ; mario_lose_test:inst32|mario_lose:inst|INDEX[2] ; 0.493             ;
; mario_lose_test:inst32|mario_lose:inst|INDEX[3]    ; mario_lose_test:inst32|mario_lose:inst|INDEX[3] ; 0.487             ;
; mario_win_test:inst34|div2:inst2|cnt               ; mario_win_test:inst34|mario_win:inst|DIVIDER[4] ; 0.470             ;
; mario_win_test:inst34|mario_win:inst|te            ; mario_win_test:inst34|mario_win:inst|PULSE      ; 0.460             ;
; clk_gen:inst3|div10_t:inst|1                       ; clk_gen:inst3|div10_t:inst|2                    ; 0.459             ;
; buzzer_test:inst|div10_t:inst1|1                   ; buzzer_test:inst|div10_t:inst1|2                ; 0.459             ;
; mario_lose_test:inst32|mario_lose:inst|INDEX[4]    ; mario_lose_test:inst32|mario_lose:inst|INDEX[4] ; 0.444             ;
; mario_win_test:inst34|mario_win:inst|DIVIDER[5]    ; mario_win_test:inst34|mario_win:inst|LEN[2]     ; 0.426             ;
; mario_win_test:inst34|div10_t:inst1|3              ; mario_win_test:inst34|div10_t:inst1|2           ; 0.408             ;
; mario_win_test:inst34|div10_t:inst1|1              ; mario_win_test:inst34|div10_t:inst1|2           ; 0.408             ;
; mario_lose_test:inst32|div10_t:inst1|1             ; mario_lose_test:inst32|div10_t:inst1|2          ; 0.393             ;
; mario_win_test:inst34|mario_win:inst|DIVIDER[4]    ; mario_win_test:inst34|mario_win:inst|LEN[2]     ; 0.391             ;
; controlStateToDisplay:inst22|x1[4]                 ; controlStateToDisplay:inst22|state[3]           ; 0.391             ;
; mario_win_test:inst34|mario_win:inst|DIVIDER[6]    ; mario_win_test:inst34|mario_win:inst|LEN[2]     ; 0.386             ;
; clk_gen:inst3|div10_t:inst2|2                      ; clk_gen:inst3|div10_t:inst2|2                   ; 0.382             ;
; mario_win_test:inst34|mario_win:inst|DIVIDER[7]    ; mario_win_test:inst34|mario_win:inst|LEN[2]     ; 0.379             ;
; clk_gen:inst3|div10_t:inst|3                       ; clk_gen:inst3|div10_t:inst|2                    ; 0.375             ;
; buzzer_test:inst|div10_t:inst1|3                   ; buzzer_test:inst|div10_t:inst1|2                ; 0.375             ;
; mario_win_test:inst34|div2:inst2|arr[4]            ; mario_win_test:inst34|mario_win:inst|DIVIDER[4] ; 0.369             ;
; mario_lose_test:inst32|div10_t:inst1|5             ; mario_lose_test:inst32|div10_t:inst1|2          ; 0.366             ;
; final:inst13|inst20                                ; controlStateToDisplay:inst22|x1[2]              ; 0.360             ;
; controlStateToDisplay:inst22|x1[3]                 ; controlStateToDisplay:inst22|state[3]           ; 0.359             ;
; mario_win_test:inst34|mario_win:inst|DIVIDER[10]   ; mario_win_test:inst34|mario_win:inst|LEN[2]     ; 0.358             ;
; mario_lose_test:inst32|mario_lose:inst|te          ; mario_lose_test:inst32|mario_lose:inst|PULSE    ; 0.358             ;
; buzzer_test:inst|buzzer:inst|DIVIDER[7]            ; buzzer_test:inst|buzzer:inst|INDEX[1]           ; 0.350             ;
; buzzer_test:inst|buzzer:inst|DIVIDER[6]            ; buzzer_test:inst|buzzer:inst|INDEX[1]           ; 0.350             ;
; buzzer_test:inst|buzzer:inst|DIVIDER[5]            ; buzzer_test:inst|buzzer:inst|INDEX[1]           ; 0.350             ;
+----------------------------------------------------+-------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device 5CEFA2F23C8 for design "DiceTest"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 1 pins of 31 total pins
    Info (169086): Pin r21 not assigned to an exact location on the device
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): clk~inputCLKENA0 with 9 fanout uses global clock CLKCTRL_G6
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Warning (335093): TimeQuest Timing Analyzer is analyzing 10 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DiceTest.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "COM2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o10" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o7" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:07
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:04
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 3% of the available device resources in the region that extends from location X22_Y11 to location X32_Y22
Info (170194): Fitter routing operations ending: elapsed time is 00:00:14
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 4.91 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:09
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file C:/altera/13.1/DiceTest/output_files/DiceTest.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 10 warnings
    Info: Peak virtual memory: 5816 megabytes
    Info: Processing ended: Wed Jun 24 12:31:33 2020
    Info: Elapsed time: 00:00:50
    Info: Total CPU time (on all processors): 00:01:04


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/altera/13.1/DiceTest/output_files/DiceTest.fit.smsg.


