\ LP file per definizione problema di elaborato
\ Variabili tutte intere o binarie

Maximize
  337 c_1_1 + 541 c_1_2 + 55 c_1_3 + 1 c_1_4 + 1 c_1_5 + 199 c_1_6 + 19 c_2_1 + 9 c_2_2 + 17 c_2_3 + 61 c_2_4 + 101 c_2_5 + 55 c_2_6 + 586 c_3_1 + 1 c_3_2 + 505 c_3_3 + 685 c_3_4 + 397 c_3_5 + 1 c_3_6 + 1 c_4_1 + 433 c_4_2 + 1 c_4_3 + 1 c_4_4 + 541 c_4_5 + 361 c_4_6 + 121 c_5_1 + 1 c_5_2 + 169 c_5_3 + 1 c_5_4 + 145 c_5_5 + 37 c_5_6 + 1 c_6_1 + 1 c_6_2 + 1 c_6_3 + 1 c_6_4 + 1 c_6_5 + 1 c_6_6 + 89 c_7_1 + 13 c_7_2 + 19 c_7_3 + 51 c_7_4 + 121 c_7_5 + 1 c_7_6 + 41 c_8_1 + 721 c_8_2 + 49 c_8_3 + 1 c_8_4 + 673 c_8_5 + 641 c_8_6 + 55 c_9_1 + 511 c_9_2 + 1 c_9_3 + 469 c_9_4 + 31 c_9_5 + 181 c_9_6 + 91 c_10_1 + 71 c_10_2 + 61 c_10_3 + 131 c_10_4 + 361 c_10_5 + 376 c_10_6 + 274 c_11_1 + 141 c_11_2 + 309 c_11_3 + 358 c_11_4 + 1 c_11_5 + 1 c_11_6 + 157 c_12_1 + 121 c_12_2 + 241 c_12_3 + 61 c_12_4 + 1 c_12_5 + 105 c_12_6 + 1 c_13_1 + 241 c_13_2 + 111 c_13_3 + 1 c_13_4 + 106 c_13_5 + 1 c_13_6 + 1 c_14_1 + 127 c_14_2 + 169 c_14_3 + 589 c_14_4 + 71 c_14_5 + 316 c_14_6 + 169 c_15_1 + 181 c_15_2 + 127 c_15_3 + 1 c_15_4 + 121 c_15_5 + 307 c_15_6 + 289 c_16_1 + 253 c_16_2 + 91 c_16_3 + 37 c_16_4 + 325 c_16_5 + 271 c_16_6 + 271 c_17_1 + 487 c_17_2 + 73 c_17_3 + 379 c_17_4 + 649 c_17_5 + 595 c_17_6 + 25 c_18_1 + 131 c_18_2 + 51 c_18_3 + 81 c_18_4 + 57 c_18_5 + 37 c_18_6

Subject To
  v_sing_conf_per_filiale_1: c_1_1 + c_1_2 + c_1_3 + c_1_4 + c_1_5 + c_1_6 = 1
  v_sing_conf_per_filiale_2: c_2_1 + c_2_2 + c_2_3 + c_2_4 + c_2_5 + c_2_6 = 1
  v_sing_conf_per_filiale_3: c_3_1 + c_3_2 + c_3_3 + c_3_4 + c_3_5 + c_3_6 = 1
  v_sing_conf_per_filiale_4: c_4_1 + c_4_2 + c_4_3 + c_4_4 + c_4_5 + c_4_6 = 1
  v_sing_conf_per_filiale_5: c_5_1 + c_5_2 + c_5_3 + c_5_4 + c_5_5 + c_5_6 = 1
  v_sing_conf_per_filiale_6: c_6_1 + c_6_2 + c_6_3 + c_6_4 + c_6_5 + c_6_6 = 1
  v_sing_conf_per_filiale_7: c_7_1 + c_7_2 + c_7_3 + c_7_4 + c_7_5 + c_7_6 = 1
  v_sing_conf_per_filiale_8: c_8_1 + c_8_2 + c_8_3 + c_8_4 + c_8_5 + c_8_6 = 1
  v_sing_conf_per_filiale_9: c_9_1 + c_9_2 + c_9_3 + c_9_4 + c_9_5 + c_9_6 = 1
  v_sing_conf_per_filiale_10: c_10_1 + c_10_2 + c_10_3 + c_10_4 + c_10_5 + c_10_6 = 1
  v_sing_conf_per_filiale_11: c_11_1 + c_11_2 + c_11_3 + c_11_4 + c_11_5 + c_11_6 = 1
  v_sing_conf_per_filiale_12: c_12_1 + c_12_2 + c_12_3 + c_12_4 + c_12_5 + c_12_6 = 1
  v_sing_conf_per_filiale_13: c_13_1 + c_13_2 + c_13_3 + c_13_4 + c_13_5 + c_13_6 = 1
  v_sing_conf_per_filiale_14: c_14_1 + c_14_2 + c_14_3 + c_14_4 + c_14_5 + c_14_6 = 1
  v_sing_conf_per_filiale_15: c_15_1 + c_15_2 + c_15_3 + c_15_4 + c_15_5 + c_15_6 = 1
  v_sing_conf_per_filiale_16: c_16_1 + c_16_2 + c_16_3 + c_16_4 + c_16_5 + c_16_6 = 1
  v_sing_conf_per_filiale_17: c_17_1 + c_17_2 + c_17_3 + c_17_4 + c_17_5 + c_17_6 = 1
  v_sing_conf_per_filiale_18: c_18_1 + c_18_2 + c_18_3 + c_18_4 + c_18_5 + c_18_6 = 1

  v_max_uso_risorse_grid_cpu: 10 c_1_1 + 5 c_1_2 + 4 c_1_3 + 6 c_1_4 + 10 c_1_5 + 10 c_1_6 + 7 c_2_1 + 3 c_2_2 + 9 c_2_3 + 9 c_2_4 + 10 c_2_5 + 2 c_2_6 + 4 c_3_1 + 6 c_3_2 + 4 c_3_3 + 10 c_3_4 + 6 c_3_5 + 4 c_3_6 + 3 c_4_1 + 5 c_4_2 + 6 c_4_3 + 4 c_4_4 + 2 c_4_5 + 6 c_4_6 + 6 c_5_1 + 3 c_5_2 + 8 c_5_3 + 5 c_5_4 + 2 c_5_5 + 10 c_5_6 + 6 c_6_1 + 6 c_6_2 + 2 c_6_3 + 10 c_6_4 + 7 c_6_5 + 1 c_6_6 + 7 c_7_1 + 5 c_7_2 + 5 c_7_3 + 4 c_7_4 + 6 c_7_5 + 8 c_7_6 + 1 c_8_1 + 9 c_8_2 + 1 c_8_3 + 10 c_8_4 + 6 c_8_5 + 10 c_8_6 + 6 c_9_1 + 8 c_9_2 + 6 c_9_3 + 7 c_9_4 + 4 c_9_5 + 2 c_9_6 + 2 c_10_1 + 4 c_10_2 + 3 c_10_3 + 5 c_10_4 + 5 c_10_5 + 6 c_10_6 + 5 c_11_1 + 4 c_11_2 + 3 c_11_3 + 7 c_11_4 + 7 c_11_5 + 8 c_11_6 + 9 c_12_1 + 7 c_12_2 + 10 c_12_3 + 9 c_12_4 + 2 c_12_5 + 8 c_12_6 + 6 c_13_1 + 8 c_13_2 + 7 c_13_3 + 4 c_13_4 + 4 c_13_5 + 3 c_13_6 + 2 c_14_1 + 1 c_14_2 + 5 c_14_3 + 7 c_14_4 + 9 c_14_5 + 4 c_14_6 + 3 c_15_1 + 3 c_15_2 + 4 c_15_3 + 6 c_15_4 + 3 c_15_5 + 7 c_15_6 + 5 c_16_1 + 4 c_16_2 + 5 c_16_3 + 2 c_16_4 + 9 c_16_5 + 2 c_16_6 + 1 c_17_1 + 8 c_17_2 + 6 c_17_3 + 1 c_17_4 + 8 c_17_5 + 1 c_17_6 + 4 c_18_1 + 7 c_18_2 + 1 c_18_3 + 5 c_18_4 + 5 c_18_5 + 6 c_18_6 <= 90

  v_max_uso_risorse_grid_mem: 4 c_1_1 + 10 c_1_2 + 5 c_1_3 + 7 c_1_4 + 5 c_1_5 + 1 c_1_6 + 2 c_2_1 + 1 c_2_2 + 7 c_2_3 + 6 c_2_4 + 10 c_2_5 + 7 c_2_6 + 9 c_3_1 + 3 c_3_2 + 10 c_3_3 + 9 c_3_4 + 5 c_3_5 + 7 c_3_6 + 4 c_4_1 + 7 c_4_2 + 7 c_4_3 + 9 c_4_4 + 10 c_4_5 + 4 c_4_6 + 6 c_5_1 + 8 c_5_2 + 6 c_5_3 + 8 c_5_4 + 10 c_5_5 + 8 c_5_6 + 3 c_6_1 + 7 c_6_2 + 6 c_6_3 + 10 c_6_4 + 8 c_6_5 + 4 c_6_6 + 4 c_7_1 + 1 c_7_2 + 4 c_7_3 + 1 c_7_4 + 9 c_7_5 + 7 c_7_6 + 4 c_8_1 + 6 c_8_2 + 1 c_8_3 + 6 c_8_4 + 8 c_8_5 + 6 c_8_6 + 3 c_9_1 + 9 c_9_2 + 5 c_9_3 + 6 c_9_4 + 1 c_9_5 + 8 c_9_6 + 7 c_10_1 + 3 c_10_2 + 9 c_10_3 + 8 c_10_4 + 7 c_10_5 + 9 c_10_6 + 8 c_11_1 + 6 c_11_2 + 8 c_11_3 + 10 c_11_4 + 3 c_11_5 + 9 c_11_6 + 4 c_12_1 + 3 c_12_2 + 10 c_12_3 + 1 c_12_4 + 8 c_12_5 + 5 c_12_6 + 7 c_13_1 + 4 c_13_2 + 4 c_13_3 + 2 c_13_4 + 3 c_13_5 + 8 c_13_6 + 10 c_14_1 + 5 c_14_2 + 1 c_14_3 + 7 c_14_4 + 1 c_14_5 + 5 c_14_6 + 4 c_15_1 + 3 c_15_2 + 3 c_15_3 + 5 c_15_4 + 1 c_15_5 + 10 c_15_6 + 7 c_16_1 + 10 c_16_2 + 10 c_16_3 + 4 c_16_4 + 9 c_16_5 + 7 c_16_6 + 4 c_17_1 + 10 c_17_2 + 2 c_17_3 + 6 c_17_4 + 10 c_17_5 + 10 c_17_6 + 8 c_18_1 + 6 c_18_2 + 4 c_18_3 + 5 c_18_4 + 9 c_18_5 + 3 c_18_6 <= 90

  v_uso_90perc_risorse_grid_cpu: 10 c_1_1 + 5 c_1_2 + 4 c_1_3 + 6 c_1_4 + 10 c_1_5 + 10 c_1_6 + 7 c_2_1 + 3 c_2_2 + 9 c_2_3 + 9 c_2_4 + 10 c_2_5 + 2 c_2_6 + 4 c_3_1 + 6 c_3_2 + 4 c_3_3 + 10 c_3_4 + 6 c_3_5 + 4 c_3_6 + 3 c_4_1 + 5 c_4_2 + 6 c_4_3 + 4 c_4_4 + 2 c_4_5 + 6 c_4_6 + 6 c_5_1 + 3 c_5_2 + 8 c_5_3 + 5 c_5_4 + 2 c_5_5 + 10 c_5_6 + 6 c_6_1 + 6 c_6_2 + 2 c_6_3 + 10 c_6_4 + 7 c_6_5 + 1 c_6_6 + 7 c_7_1 + 5 c_7_2 + 5 c_7_3 + 4 c_7_4 + 6 c_7_5 + 8 c_7_6 + 1 c_8_1 + 9 c_8_2 + 1 c_8_3 + 10 c_8_4 + 6 c_8_5 + 10 c_8_6 + 6 c_9_1 + 8 c_9_2 + 6 c_9_3 + 7 c_9_4 + 4 c_9_5 + 2 c_9_6 + 2 c_10_1 + 4 c_10_2 + 3 c_10_3 + 5 c_10_4 + 5 c_10_5 + 6 c_10_6 + 5 c_11_1 + 4 c_11_2 + 3 c_11_3 + 7 c_11_4 + 7 c_11_5 + 8 c_11_6 + 9 c_12_1 + 7 c_12_2 + 10 c_12_3 + 9 c_12_4 + 2 c_12_5 + 8 c_12_6 + 6 c_13_1 + 8 c_13_2 + 7 c_13_3 + 4 c_13_4 + 4 c_13_5 + 3 c_13_6 + 2 c_14_1 + 1 c_14_2 + 5 c_14_3 + 7 c_14_4 + 9 c_14_5 + 4 c_14_6 + 3 c_15_1 + 3 c_15_2 + 4 c_15_3 + 6 c_15_4 + 3 c_15_5 + 7 c_15_6 + 5 c_16_1 + 4 c_16_2 + 5 c_16_3 + 2 c_16_4 + 9 c_16_5 + 2 c_16_6 + 1 c_17_1 + 8 c_17_2 + 6 c_17_3 + 1 c_17_4 + 8 c_17_5 + 1 c_17_6 + 4 c_18_1 + 7 c_18_2 + 1 c_18_3 + 5 c_18_4 + 5 c_18_5 + 6 c_18_6 - 81,00 v_cpu >= 0

  v_uso_90perc_risorse_grid_mem: 4 c_1_1 + 10 c_1_2 + 5 c_1_3 + 7 c_1_4 + 5 c_1_5 + 1 c_1_6 + 2 c_2_1 + 1 c_2_2 + 7 c_2_3 + 6 c_2_4 + 10 c_2_5 + 7 c_2_6 + 9 c_3_1 + 3 c_3_2 + 10 c_3_3 + 9 c_3_4 + 5 c_3_5 + 7 c_3_6 + 4 c_4_1 + 7 c_4_2 + 7 c_4_3 + 9 c_4_4 + 10 c_4_5 + 4 c_4_6 + 6 c_5_1 + 8 c_5_2 + 6 c_5_3 + 8 c_5_4 + 10 c_5_5 + 8 c_5_6 + 3 c_6_1 + 7 c_6_2 + 6 c_6_3 + 10 c_6_4 + 8 c_6_5 + 4 c_6_6 + 4 c_7_1 + 1 c_7_2 + 4 c_7_3 + 1 c_7_4 + 9 c_7_5 + 7 c_7_6 + 4 c_8_1 + 6 c_8_2 + 1 c_8_3 + 6 c_8_4 + 8 c_8_5 + 6 c_8_6 + 3 c_9_1 + 9 c_9_2 + 5 c_9_3 + 6 c_9_4 + 1 c_9_5 + 8 c_9_6 + 7 c_10_1 + 3 c_10_2 + 9 c_10_3 + 8 c_10_4 + 7 c_10_5 + 9 c_10_6 + 8 c_11_1 + 6 c_11_2 + 8 c_11_3 + 10 c_11_4 + 3 c_11_5 + 9 c_11_6 + 4 c_12_1 + 3 c_12_2 + 10 c_12_3 + 1 c_12_4 + 8 c_12_5 + 5 c_12_6 + 7 c_13_1 + 4 c_13_2 + 4 c_13_3 + 2 c_13_4 + 3 c_13_5 + 8 c_13_6 + 10 c_14_1 + 5 c_14_2 + 1 c_14_3 + 7 c_14_4 + 1 c_14_5 + 5 c_14_6 + 4 c_15_1 + 3 c_15_2 + 3 c_15_3 + 5 c_15_4 + 1 c_15_5 + 10 c_15_6 + 7 c_16_1 + 10 c_16_2 + 10 c_16_3 + 4 c_16_4 + 9 c_16_5 + 7 c_16_6 + 4 c_17_1 + 10 c_17_2 + 2 c_17_3 + 6 c_17_4 + 10 c_17_5 + 10 c_17_6 + 8 c_18_1 + 6 c_18_2 + 4 c_18_3 + 5 c_18_4 + 9 c_18_5 + 3 c_18_6 - 81,00 v_mem >= 0

  v_var_bin_disg: v_mem + v_cpu = 1

Bounds
Binary
  c_1_1 c_1_2 c_1_3 c_1_4 c_1_5 c_1_6 c_2_1 c_2_2 c_2_3 c_2_4 c_2_5 c_2_6 c_3_1 c_3_2 c_3_3 c_3_4 c_3_5 c_3_6 c_4_1 c_4_2 c_4_3 c_4_4 c_4_5 c_4_6 c_5_1 c_5_2 c_5_3 c_5_4 c_5_5 c_5_6 c_6_1 c_6_2 c_6_3 c_6_4 c_6_5 c_6_6 c_7_1 c_7_2 c_7_3 c_7_4 c_7_5 c_7_6 c_8_1 c_8_2 c_8_3 c_8_4 c_8_5 c_8_6 c_9_1 c_9_2 c_9_3 c_9_4 c_9_5 c_9_6 c_10_1 c_10_2 c_10_3 c_10_4 c_10_5 c_10_6 c_11_1 c_11_2 c_11_3 c_11_4 c_11_5 c_11_6 c_12_1 c_12_2 c_12_3 c_12_4 c_12_5 c_12_6 c_13_1 c_13_2 c_13_3 c_13_4 c_13_5 c_13_6 c_14_1 c_14_2 c_14_3 c_14_4 c_14_5 c_14_6 c_15_1 c_15_2 c_15_3 c_15_4 c_15_5 c_15_6 c_16_1 c_16_2 c_16_3 c_16_4 c_16_5 c_16_6 c_17_1 c_17_2 c_17_3 c_17_4 c_17_5 c_17_6 c_18_1 c_18_2 c_18_3 c_18_4 c_18_5 c_18_6 v_cpu v_mem

End
