Analysis & Synthesis report for sram16
Wed Apr 22 16:16:35 2015
Quartus II Version 9.1 Build 304 01/25/2010 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. Logic Cells Representing Combinational Loops
  9. General Register Statistics
 10. Port Connectivity Checks: "sram_register:inst|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Master"
 11. Port Connectivity Checks: "sram_register:inst|sram_cell:cell0|Master_Slave_DFF:cell"
 12. Analysis & Synthesis Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                      ;
+------------------------------------+----------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Wed Apr 22 16:16:35 2015        ;
; Quartus II Version                 ; 9.1 Build 304 01/25/2010 SP 1 SJ Web Edition ;
; Revision Name                      ; sram16                                       ;
; Top-level Entity Name              ; sram                                         ;
; Family                             ; Cyclone II                                   ;
; Total logic elements               ; 728                                          ;
;     Total combinational functions  ; 728                                          ;
;     Dedicated logic registers      ; 0                                            ;
; Total registers                    ; 0                                            ;
; Total pins                         ; 51                                           ;
; Total virtual pins                 ; 0                                            ;
; Total memory bits                  ; 0                                            ;
; Embedded Multiplier 9-bit elements ; 0                                            ;
; Total PLLs                         ; 0                                            ;
+------------------------------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                                        ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Option                                                                     ; Setting            ; Default Value      ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Device                                                                     ; EP2C35F672C6       ;                    ;
; Top-level entity name                                                      ; sram               ; sram16             ;
; Family name                                                                ; Cyclone II         ; Stratix II         ;
; Use Generated Physical Constraints File                                    ; Off                ;                    ;
; Use smart compilation                                                      ; Off                ; Off                ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                 ; On                 ;
; Enable compact report table                                                ; Off                ; Off                ;
; Restructure Multiplexers                                                   ; Auto               ; Auto               ;
; Create Debugging Nodes for IP Cores                                        ; Off                ; Off                ;
; Preserve fewer node names                                                  ; On                 ; On                 ;
; Disable OpenCore Plus hardware evaluation                                  ; Off                ; Off                ;
; Verilog Version                                                            ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                               ; VHDL_1993          ; VHDL_1993          ;
; State Machine Processing                                                   ; Auto               ; Auto               ;
; Safe State Machine                                                         ; Off                ; Off                ;
; Extract Verilog State Machines                                             ; On                 ; On                 ;
; Extract VHDL State Machines                                                ; On                 ; On                 ;
; Ignore Verilog initial constructs                                          ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                                 ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                             ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                                    ; On                 ; On                 ;
; Parallel Synthesis                                                         ; On                 ; On                 ;
; DSP Block Balancing                                                        ; Auto               ; Auto               ;
; NOT Gate Push-Back                                                         ; On                 ; On                 ;
; Power-Up Don't Care                                                        ; On                 ; On                 ;
; Remove Redundant Logic Cells                                               ; Off                ; Off                ;
; Remove Duplicate Registers                                                 ; On                 ; On                 ;
; Ignore CARRY Buffers                                                       ; Off                ; Off                ;
; Ignore CASCADE Buffers                                                     ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                                      ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                                  ; Off                ; Off                ;
; Ignore LCELL Buffers                                                       ; Off                ; Off                ;
; Ignore SOFT Buffers                                                        ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                             ; Off                ; Off                ;
; Optimization Technique                                                     ; Balanced           ; Balanced           ;
; Carry Chain Length                                                         ; 70                 ; 70                 ;
; Auto Carry Chains                                                          ; On                 ; On                 ;
; Auto Open-Drain Pins                                                       ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                                      ; Off                ; Off                ;
; Auto ROM Replacement                                                       ; On                 ; On                 ;
; Auto RAM Replacement                                                       ; On                 ; On                 ;
; Auto Shift Register Replacement                                            ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                              ; On                 ; On                 ;
; Strict RAM Replacement                                                     ; Off                ; Off                ;
; Allow Synchronous Control Signals                                          ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                                     ; Off                ; Off                ;
; Auto RAM to Logic Cell Conversion                                          ; Off                ; Off                ;
; Auto Resource Sharing                                                      ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                              ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing                        ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                          ; Off                ; Off                ;
; Timing-Driven Synthesis                                                    ; Off                ; Off                ;
; Show Parameter Settings Tables in Synthesis Report                         ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                                         ; Off                ; Off                ;
; Synchronization Register Chain Length                                      ; 2                  ; 2                  ;
; PowerPlay Power Optimization                                               ; Normal compilation ; Normal compilation ;
; HDL message level                                                          ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                            ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report                   ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report                  ; 100                ; 100                ;
; Clock MUX Protection                                                       ; On                 ; On                 ;
; Auto Gated Clock Conversion                                                ; Off                ; Off                ;
; Block Design Naming                                                        ; Auto               ; Auto               ;
; SDC constraint protection                                                  ; Off                ; Off                ;
; Synthesis Effort                                                           ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal               ; On                 ; On                 ;
; Analysis & Synthesis Message Level                                         ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                                ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                                     ; On                 ; On                 ;
+----------------------------------------------------------------------------+--------------------+--------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                                    ;
+----------------------------------+-----------------+------------------------------------+---------------------------------------------------------------------------------+
; File Name with User-Entered Path ; Used in Netlist ; File Type                          ; File Name with Absolute Path                                                    ;
+----------------------------------+-----------------+------------------------------------+---------------------------------------------------------------------------------+
; D_Latch.vhdl                     ; yes             ; User VHDL File                     ; C:/Users/brandon/Documents/Systems Organization/Lab2_SRAM/D_Latch.vhdl          ;
; Master_Slave_DFF.vhdl            ; yes             ; User VHDL File                     ; C:/Users/brandon/Documents/Systems Organization/Lab2_SRAM/Master_Slave_DFF.vhdl ;
; sram_cell.vhdl                   ; yes             ; User VHDL File                     ; C:/Users/brandon/Documents/Systems Organization/Lab2_SRAM/sram_cell.vhdl        ;
; sram_register.vhdl               ; yes             ; User VHDL File                     ; C:/Users/brandon/Documents/Systems Organization/Lab2_SRAM/sram_register.vhdl    ;
; sram.bdf                         ; yes             ; User Block Diagram/Schematic File  ; C:/Users/brandon/Documents/Systems Organization/Lab2_SRAM/sram.bdf              ;
+----------------------------------+-----------------+------------------------------------+---------------------------------------------------------------------------------+


+-----------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary         ;
+---------------------------------------------+-------+
; Resource                                    ; Usage ;
+---------------------------------------------+-------+
; Estimated Total logic elements              ; 728   ;
;                                             ;       ;
; Total combinational functions               ; 728   ;
; Logic element usage by number of LUT inputs ;       ;
;     -- 4 input functions                    ; 181   ;
;     -- 3 input functions                    ; 547   ;
;     -- <=2 input functions                  ; 0     ;
;                                             ;       ;
; Logic elements by mode                      ;       ;
;     -- normal mode                          ; 728   ;
;     -- arithmetic mode                      ; 0     ;
;                                             ;       ;
; Total registers                             ; 0     ;
;     -- Dedicated logic registers            ; 0     ;
;     -- I/O registers                        ; 0     ;
;                                             ;       ;
; I/O pins                                    ; 51    ;
; Maximum fan-out node                        ; CS    ;
; Maximum fan-out                             ; 51    ;
; Total fan-out                               ; 2397  ;
; Average fan-out                             ; 3.08  ;
+---------------------------------------------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                            ;
+----------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+----------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node       ; LC Combinationals ; LC Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name                                                              ; Library Name ;
+----------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+----------------------------------------------------------------------------------+--------------+
; |sram                            ; 728 (185)         ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 51   ; 0            ; |sram                                                                            ; work         ;
;    |sram_register:inst10|        ; 34 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst10                                                       ; work         ;
;       |sram_cell:cell0|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst10|sram_cell:cell0                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst10|sram_cell:cell0|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst10|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst10|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell10|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst10|sram_cell:cell10                                      ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst10|sram_cell:cell10|Master_Slave_DFF:cell                ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst10|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst10|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;       |sram_cell:cell11|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst10|sram_cell:cell11                                      ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst10|sram_cell:cell11|Master_Slave_DFF:cell                ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst10|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst10|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;       |sram_cell:cell12|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst10|sram_cell:cell12                                      ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst10|sram_cell:cell12|Master_Slave_DFF:cell                ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst10|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst10|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;       |sram_cell:cell13|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst10|sram_cell:cell13                                      ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst10|sram_cell:cell13|Master_Slave_DFF:cell                ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst10|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst10|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;       |sram_cell:cell14|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst10|sram_cell:cell14                                      ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst10|sram_cell:cell14|Master_Slave_DFF:cell                ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst10|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst10|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;       |sram_cell:cell15|         ; 4 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst10|sram_cell:cell15                                      ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst10|sram_cell:cell15|Master_Slave_DFF:cell                ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst10|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst10|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;       |sram_cell:cell1|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst10|sram_cell:cell1                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst10|sram_cell:cell1|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst10|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst10|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell2|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst10|sram_cell:cell2                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst10|sram_cell:cell2|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst10|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst10|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell3|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst10|sram_cell:cell3                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst10|sram_cell:cell3|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst10|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst10|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell4|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst10|sram_cell:cell4                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst10|sram_cell:cell4|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst10|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst10|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell5|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst10|sram_cell:cell5                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst10|sram_cell:cell5|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst10|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst10|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell6|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst10|sram_cell:cell6                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst10|sram_cell:cell6|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst10|sram_cell:cell6|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst10|sram_cell:cell6|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell7|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst10|sram_cell:cell7                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst10|sram_cell:cell7|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst10|sram_cell:cell7|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst10|sram_cell:cell7|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell8|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst10|sram_cell:cell8                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst10|sram_cell:cell8|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst10|sram_cell:cell8|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst10|sram_cell:cell8|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell9|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst10|sram_cell:cell9                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst10|sram_cell:cell9|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst10|sram_cell:cell9|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst10|sram_cell:cell9|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;    |sram_register:inst12|        ; 34 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst12                                                       ; work         ;
;       |sram_cell:cell0|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst12|sram_cell:cell0                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst12|sram_cell:cell0|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst12|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst12|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell10|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst12|sram_cell:cell10                                      ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst12|sram_cell:cell10|Master_Slave_DFF:cell                ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst12|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst12|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;       |sram_cell:cell11|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst12|sram_cell:cell11                                      ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst12|sram_cell:cell11|Master_Slave_DFF:cell                ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst12|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst12|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;       |sram_cell:cell12|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst12|sram_cell:cell12                                      ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst12|sram_cell:cell12|Master_Slave_DFF:cell                ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst12|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst12|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;       |sram_cell:cell13|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst12|sram_cell:cell13                                      ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst12|sram_cell:cell13|Master_Slave_DFF:cell                ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst12|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst12|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;       |sram_cell:cell14|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst12|sram_cell:cell14                                      ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst12|sram_cell:cell14|Master_Slave_DFF:cell                ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst12|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst12|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;       |sram_cell:cell15|         ; 4 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst12|sram_cell:cell15                                      ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst12|sram_cell:cell15|Master_Slave_DFF:cell                ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst12|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst12|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;       |sram_cell:cell1|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst12|sram_cell:cell1                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst12|sram_cell:cell1|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst12|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst12|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell2|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst12|sram_cell:cell2                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst12|sram_cell:cell2|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst12|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst12|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell3|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst12|sram_cell:cell3                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst12|sram_cell:cell3|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst12|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst12|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell4|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst12|sram_cell:cell4                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst12|sram_cell:cell4|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst12|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst12|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell5|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst12|sram_cell:cell5                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst12|sram_cell:cell5|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst12|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst12|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell6|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst12|sram_cell:cell6                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst12|sram_cell:cell6|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst12|sram_cell:cell6|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst12|sram_cell:cell6|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell7|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst12|sram_cell:cell7                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst12|sram_cell:cell7|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst12|sram_cell:cell7|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst12|sram_cell:cell7|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell8|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst12|sram_cell:cell8                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst12|sram_cell:cell8|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst12|sram_cell:cell8|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst12|sram_cell:cell8|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell9|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst12|sram_cell:cell9                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst12|sram_cell:cell9|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst12|sram_cell:cell9|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst12|sram_cell:cell9|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;    |sram_register:inst14|        ; 34 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst14                                                       ; work         ;
;       |sram_cell:cell0|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst14|sram_cell:cell0                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst14|sram_cell:cell0|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst14|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst14|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell10|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst14|sram_cell:cell10                                      ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst14|sram_cell:cell10|Master_Slave_DFF:cell                ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst14|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst14|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;       |sram_cell:cell11|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst14|sram_cell:cell11                                      ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst14|sram_cell:cell11|Master_Slave_DFF:cell                ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst14|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst14|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;       |sram_cell:cell12|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst14|sram_cell:cell12                                      ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst14|sram_cell:cell12|Master_Slave_DFF:cell                ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst14|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst14|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;       |sram_cell:cell13|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst14|sram_cell:cell13                                      ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst14|sram_cell:cell13|Master_Slave_DFF:cell                ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst14|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst14|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;       |sram_cell:cell14|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst14|sram_cell:cell14                                      ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst14|sram_cell:cell14|Master_Slave_DFF:cell                ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst14|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst14|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;       |sram_cell:cell15|         ; 4 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst14|sram_cell:cell15                                      ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst14|sram_cell:cell15|Master_Slave_DFF:cell                ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst14|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst14|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;       |sram_cell:cell1|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst14|sram_cell:cell1                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst14|sram_cell:cell1|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst14|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst14|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell2|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst14|sram_cell:cell2                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst14|sram_cell:cell2|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst14|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst14|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell3|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst14|sram_cell:cell3                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst14|sram_cell:cell3|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst14|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst14|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell4|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst14|sram_cell:cell4                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst14|sram_cell:cell4|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst14|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst14|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell5|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst14|sram_cell:cell5                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst14|sram_cell:cell5|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst14|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst14|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell6|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst14|sram_cell:cell6                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst14|sram_cell:cell6|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst14|sram_cell:cell6|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst14|sram_cell:cell6|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell7|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst14|sram_cell:cell7                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst14|sram_cell:cell7|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst14|sram_cell:cell7|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst14|sram_cell:cell7|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell8|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst14|sram_cell:cell8                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst14|sram_cell:cell8|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst14|sram_cell:cell8|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst14|sram_cell:cell8|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell9|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst14|sram_cell:cell9                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst14|sram_cell:cell9|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst14|sram_cell:cell9|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst14|sram_cell:cell9|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;    |sram_register:inst16|        ; 34 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst16                                                       ; work         ;
;       |sram_cell:cell0|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst16|sram_cell:cell0                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst16|sram_cell:cell0|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst16|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst16|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell10|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst16|sram_cell:cell10                                      ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst16|sram_cell:cell10|Master_Slave_DFF:cell                ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst16|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst16|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;       |sram_cell:cell11|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst16|sram_cell:cell11                                      ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst16|sram_cell:cell11|Master_Slave_DFF:cell                ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst16|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst16|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;       |sram_cell:cell12|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst16|sram_cell:cell12                                      ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst16|sram_cell:cell12|Master_Slave_DFF:cell                ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst16|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst16|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;       |sram_cell:cell13|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst16|sram_cell:cell13                                      ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst16|sram_cell:cell13|Master_Slave_DFF:cell                ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst16|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst16|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;       |sram_cell:cell14|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst16|sram_cell:cell14                                      ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst16|sram_cell:cell14|Master_Slave_DFF:cell                ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst16|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst16|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;       |sram_cell:cell15|         ; 4 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst16|sram_cell:cell15                                      ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst16|sram_cell:cell15|Master_Slave_DFF:cell                ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst16|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst16|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;       |sram_cell:cell1|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst16|sram_cell:cell1                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst16|sram_cell:cell1|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst16|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst16|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell2|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst16|sram_cell:cell2                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst16|sram_cell:cell2|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst16|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst16|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell3|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst16|sram_cell:cell3                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst16|sram_cell:cell3|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst16|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst16|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell4|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst16|sram_cell:cell4                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst16|sram_cell:cell4|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst16|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst16|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell5|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst16|sram_cell:cell5                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst16|sram_cell:cell5|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst16|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst16|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell6|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst16|sram_cell:cell6                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst16|sram_cell:cell6|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst16|sram_cell:cell6|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst16|sram_cell:cell6|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell7|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst16|sram_cell:cell7                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst16|sram_cell:cell7|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst16|sram_cell:cell7|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst16|sram_cell:cell7|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell8|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst16|sram_cell:cell8                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst16|sram_cell:cell8|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst16|sram_cell:cell8|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst16|sram_cell:cell8|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell9|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst16|sram_cell:cell9                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst16|sram_cell:cell9|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst16|sram_cell:cell9|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst16|sram_cell:cell9|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;    |sram_register:inst17|        ; 34 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst17                                                       ; work         ;
;       |sram_cell:cell0|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst17|sram_cell:cell0                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst17|sram_cell:cell0|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst17|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst17|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell10|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst17|sram_cell:cell10                                      ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst17|sram_cell:cell10|Master_Slave_DFF:cell                ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst17|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst17|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;       |sram_cell:cell11|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst17|sram_cell:cell11                                      ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst17|sram_cell:cell11|Master_Slave_DFF:cell                ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst17|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst17|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;       |sram_cell:cell12|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst17|sram_cell:cell12                                      ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst17|sram_cell:cell12|Master_Slave_DFF:cell                ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst17|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst17|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;       |sram_cell:cell13|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst17|sram_cell:cell13                                      ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst17|sram_cell:cell13|Master_Slave_DFF:cell                ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst17|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst17|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;       |sram_cell:cell14|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst17|sram_cell:cell14                                      ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst17|sram_cell:cell14|Master_Slave_DFF:cell                ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst17|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst17|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;       |sram_cell:cell15|         ; 4 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst17|sram_cell:cell15                                      ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst17|sram_cell:cell15|Master_Slave_DFF:cell                ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst17|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst17|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;       |sram_cell:cell1|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst17|sram_cell:cell1                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst17|sram_cell:cell1|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst17|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst17|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell2|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst17|sram_cell:cell2                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst17|sram_cell:cell2|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst17|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst17|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell3|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst17|sram_cell:cell3                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst17|sram_cell:cell3|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst17|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst17|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell4|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst17|sram_cell:cell4                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst17|sram_cell:cell4|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst17|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst17|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell5|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst17|sram_cell:cell5                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst17|sram_cell:cell5|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst17|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst17|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell6|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst17|sram_cell:cell6                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst17|sram_cell:cell6|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst17|sram_cell:cell6|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst17|sram_cell:cell6|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell7|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst17|sram_cell:cell7                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst17|sram_cell:cell7|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst17|sram_cell:cell7|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst17|sram_cell:cell7|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell8|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst17|sram_cell:cell8                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst17|sram_cell:cell8|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst17|sram_cell:cell8|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst17|sram_cell:cell8|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell9|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst17|sram_cell:cell9                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst17|sram_cell:cell9|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst17|sram_cell:cell9|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst17|sram_cell:cell9|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;    |sram_register:inst18|        ; 34 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst18                                                       ; work         ;
;       |sram_cell:cell0|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst18|sram_cell:cell0                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst18|sram_cell:cell0|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst18|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst18|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell10|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst18|sram_cell:cell10                                      ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst18|sram_cell:cell10|Master_Slave_DFF:cell                ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst18|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst18|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;       |sram_cell:cell11|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst18|sram_cell:cell11                                      ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst18|sram_cell:cell11|Master_Slave_DFF:cell                ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst18|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst18|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;       |sram_cell:cell12|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst18|sram_cell:cell12                                      ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst18|sram_cell:cell12|Master_Slave_DFF:cell                ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst18|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst18|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;       |sram_cell:cell13|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst18|sram_cell:cell13                                      ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst18|sram_cell:cell13|Master_Slave_DFF:cell                ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst18|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst18|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;       |sram_cell:cell14|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst18|sram_cell:cell14                                      ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst18|sram_cell:cell14|Master_Slave_DFF:cell                ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst18|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst18|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;       |sram_cell:cell15|         ; 4 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst18|sram_cell:cell15                                      ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst18|sram_cell:cell15|Master_Slave_DFF:cell                ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst18|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst18|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;       |sram_cell:cell1|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst18|sram_cell:cell1                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst18|sram_cell:cell1|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst18|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst18|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell2|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst18|sram_cell:cell2                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst18|sram_cell:cell2|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst18|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst18|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell3|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst18|sram_cell:cell3                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst18|sram_cell:cell3|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst18|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst18|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell4|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst18|sram_cell:cell4                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst18|sram_cell:cell4|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst18|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst18|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell5|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst18|sram_cell:cell5                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst18|sram_cell:cell5|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst18|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst18|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell6|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst18|sram_cell:cell6                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst18|sram_cell:cell6|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst18|sram_cell:cell6|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst18|sram_cell:cell6|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell7|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst18|sram_cell:cell7                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst18|sram_cell:cell7|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst18|sram_cell:cell7|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst18|sram_cell:cell7|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell8|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst18|sram_cell:cell8                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst18|sram_cell:cell8|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst18|sram_cell:cell8|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst18|sram_cell:cell8|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell9|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst18|sram_cell:cell9                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst18|sram_cell:cell9|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst18|sram_cell:cell9|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst18|sram_cell:cell9|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;    |sram_register:inst1|         ; 34 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst1                                                        ; work         ;
;       |sram_cell:cell0|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst1|sram_cell:cell0                                        ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst1|sram_cell:cell0|Master_Slave_DFF:cell                  ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst1|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst1|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;       |sram_cell:cell10|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst1|sram_cell:cell10                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst1|sram_cell:cell10|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst1|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst1|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell11|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst1|sram_cell:cell11                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst1|sram_cell:cell11|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst1|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst1|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell12|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst1|sram_cell:cell12                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst1|sram_cell:cell12|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst1|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst1|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell13|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst1|sram_cell:cell13                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst1|sram_cell:cell13|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst1|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst1|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell14|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst1|sram_cell:cell14                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst1|sram_cell:cell14|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst1|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst1|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell15|         ; 4 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst1|sram_cell:cell15                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst1|sram_cell:cell15|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst1|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst1|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell1|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst1|sram_cell:cell1                                        ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst1|sram_cell:cell1|Master_Slave_DFF:cell                  ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst1|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst1|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;       |sram_cell:cell2|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst1|sram_cell:cell2                                        ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst1|sram_cell:cell2|Master_Slave_DFF:cell                  ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst1|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst1|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;       |sram_cell:cell3|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst1|sram_cell:cell3                                        ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst1|sram_cell:cell3|Master_Slave_DFF:cell                  ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst1|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst1|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;       |sram_cell:cell4|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst1|sram_cell:cell4                                        ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst1|sram_cell:cell4|Master_Slave_DFF:cell                  ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst1|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst1|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;       |sram_cell:cell5|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst1|sram_cell:cell5                                        ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst1|sram_cell:cell5|Master_Slave_DFF:cell                  ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst1|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst1|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;       |sram_cell:cell6|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst1|sram_cell:cell6                                        ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst1|sram_cell:cell6|Master_Slave_DFF:cell                  ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst1|sram_cell:cell6|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst1|sram_cell:cell6|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;       |sram_cell:cell7|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst1|sram_cell:cell7                                        ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst1|sram_cell:cell7|Master_Slave_DFF:cell                  ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst1|sram_cell:cell7|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst1|sram_cell:cell7|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;       |sram_cell:cell8|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst1|sram_cell:cell8                                        ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst1|sram_cell:cell8|Master_Slave_DFF:cell                  ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst1|sram_cell:cell8|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst1|sram_cell:cell8|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;       |sram_cell:cell9|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst1|sram_cell:cell9                                        ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst1|sram_cell:cell9|Master_Slave_DFF:cell                  ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst1|sram_cell:cell9|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst1|sram_cell:cell9|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;    |sram_register:inst22|        ; 34 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst22                                                       ; work         ;
;       |sram_cell:cell0|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst22|sram_cell:cell0                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst22|sram_cell:cell0|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst22|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst22|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell10|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst22|sram_cell:cell10                                      ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst22|sram_cell:cell10|Master_Slave_DFF:cell                ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst22|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst22|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;       |sram_cell:cell11|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst22|sram_cell:cell11                                      ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst22|sram_cell:cell11|Master_Slave_DFF:cell                ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst22|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst22|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;       |sram_cell:cell12|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst22|sram_cell:cell12                                      ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst22|sram_cell:cell12|Master_Slave_DFF:cell                ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst22|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst22|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;       |sram_cell:cell13|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst22|sram_cell:cell13                                      ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst22|sram_cell:cell13|Master_Slave_DFF:cell                ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst22|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst22|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;       |sram_cell:cell14|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst22|sram_cell:cell14                                      ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst22|sram_cell:cell14|Master_Slave_DFF:cell                ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst22|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst22|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;       |sram_cell:cell15|         ; 4 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst22|sram_cell:cell15                                      ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst22|sram_cell:cell15|Master_Slave_DFF:cell                ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst22|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst22|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;       |sram_cell:cell1|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst22|sram_cell:cell1                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst22|sram_cell:cell1|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst22|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst22|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell2|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst22|sram_cell:cell2                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst22|sram_cell:cell2|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst22|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst22|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell3|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst22|sram_cell:cell3                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst22|sram_cell:cell3|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst22|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst22|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell4|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst22|sram_cell:cell4                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst22|sram_cell:cell4|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst22|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst22|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell5|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst22|sram_cell:cell5                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst22|sram_cell:cell5|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst22|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst22|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell6|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst22|sram_cell:cell6                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst22|sram_cell:cell6|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst22|sram_cell:cell6|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst22|sram_cell:cell6|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell7|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst22|sram_cell:cell7                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst22|sram_cell:cell7|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst22|sram_cell:cell7|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst22|sram_cell:cell7|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell8|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst22|sram_cell:cell8                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst22|sram_cell:cell8|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst22|sram_cell:cell8|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst22|sram_cell:cell8|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell9|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst22|sram_cell:cell9                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst22|sram_cell:cell9|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst22|sram_cell:cell9|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst22|sram_cell:cell9|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;    |sram_register:inst24|        ; 34 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst24                                                       ; work         ;
;       |sram_cell:cell0|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst24|sram_cell:cell0                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst24|sram_cell:cell0|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst24|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst24|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell10|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst24|sram_cell:cell10                                      ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst24|sram_cell:cell10|Master_Slave_DFF:cell                ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst24|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst24|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;       |sram_cell:cell11|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst24|sram_cell:cell11                                      ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst24|sram_cell:cell11|Master_Slave_DFF:cell                ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst24|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst24|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;       |sram_cell:cell12|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst24|sram_cell:cell12                                      ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst24|sram_cell:cell12|Master_Slave_DFF:cell                ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst24|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst24|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;       |sram_cell:cell13|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst24|sram_cell:cell13                                      ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst24|sram_cell:cell13|Master_Slave_DFF:cell                ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst24|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst24|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;       |sram_cell:cell14|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst24|sram_cell:cell14                                      ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst24|sram_cell:cell14|Master_Slave_DFF:cell                ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst24|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst24|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;       |sram_cell:cell15|         ; 4 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst24|sram_cell:cell15                                      ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst24|sram_cell:cell15|Master_Slave_DFF:cell                ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst24|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst24|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;       |sram_cell:cell1|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst24|sram_cell:cell1                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst24|sram_cell:cell1|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst24|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst24|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell2|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst24|sram_cell:cell2                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst24|sram_cell:cell2|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst24|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst24|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell3|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst24|sram_cell:cell3                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst24|sram_cell:cell3|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst24|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst24|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell4|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst24|sram_cell:cell4                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst24|sram_cell:cell4|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst24|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst24|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell5|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst24|sram_cell:cell5                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst24|sram_cell:cell5|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst24|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst24|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell6|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst24|sram_cell:cell6                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst24|sram_cell:cell6|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst24|sram_cell:cell6|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst24|sram_cell:cell6|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell7|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst24|sram_cell:cell7                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst24|sram_cell:cell7|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst24|sram_cell:cell7|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst24|sram_cell:cell7|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell8|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst24|sram_cell:cell8                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst24|sram_cell:cell8|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst24|sram_cell:cell8|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst24|sram_cell:cell8|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell9|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst24|sram_cell:cell9                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst24|sram_cell:cell9|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst24|sram_cell:cell9|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst24|sram_cell:cell9|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;    |sram_register:inst26|        ; 34 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst26                                                       ; work         ;
;       |sram_cell:cell0|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst26|sram_cell:cell0                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst26|sram_cell:cell0|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst26|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst26|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell10|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst26|sram_cell:cell10                                      ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst26|sram_cell:cell10|Master_Slave_DFF:cell                ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst26|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst26|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;       |sram_cell:cell11|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst26|sram_cell:cell11                                      ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst26|sram_cell:cell11|Master_Slave_DFF:cell                ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst26|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst26|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;       |sram_cell:cell12|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst26|sram_cell:cell12                                      ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst26|sram_cell:cell12|Master_Slave_DFF:cell                ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst26|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst26|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;       |sram_cell:cell13|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst26|sram_cell:cell13                                      ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst26|sram_cell:cell13|Master_Slave_DFF:cell                ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst26|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst26|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;       |sram_cell:cell14|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst26|sram_cell:cell14                                      ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst26|sram_cell:cell14|Master_Slave_DFF:cell                ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst26|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst26|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;       |sram_cell:cell15|         ; 4 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst26|sram_cell:cell15                                      ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst26|sram_cell:cell15|Master_Slave_DFF:cell                ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst26|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst26|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;       |sram_cell:cell1|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst26|sram_cell:cell1                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst26|sram_cell:cell1|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst26|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst26|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell2|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst26|sram_cell:cell2                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst26|sram_cell:cell2|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst26|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst26|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell3|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst26|sram_cell:cell3                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst26|sram_cell:cell3|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst26|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst26|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell4|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst26|sram_cell:cell4                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst26|sram_cell:cell4|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst26|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst26|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell5|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst26|sram_cell:cell5                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst26|sram_cell:cell5|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst26|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst26|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell6|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst26|sram_cell:cell6                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst26|sram_cell:cell6|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst26|sram_cell:cell6|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst26|sram_cell:cell6|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell7|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst26|sram_cell:cell7                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst26|sram_cell:cell7|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst26|sram_cell:cell7|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst26|sram_cell:cell7|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell8|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst26|sram_cell:cell8                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst26|sram_cell:cell8|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst26|sram_cell:cell8|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst26|sram_cell:cell8|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell9|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst26|sram_cell:cell9                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst26|sram_cell:cell9|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst26|sram_cell:cell9|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst26|sram_cell:cell9|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;    |sram_register:inst28|        ; 34 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst28                                                       ; work         ;
;       |sram_cell:cell0|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst28|sram_cell:cell0                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst28|sram_cell:cell0|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst28|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst28|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell10|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst28|sram_cell:cell10                                      ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst28|sram_cell:cell10|Master_Slave_DFF:cell                ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst28|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst28|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;       |sram_cell:cell11|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst28|sram_cell:cell11                                      ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst28|sram_cell:cell11|Master_Slave_DFF:cell                ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst28|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst28|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;       |sram_cell:cell12|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst28|sram_cell:cell12                                      ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst28|sram_cell:cell12|Master_Slave_DFF:cell                ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst28|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst28|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;       |sram_cell:cell13|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst28|sram_cell:cell13                                      ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst28|sram_cell:cell13|Master_Slave_DFF:cell                ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst28|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst28|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;       |sram_cell:cell14|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst28|sram_cell:cell14                                      ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst28|sram_cell:cell14|Master_Slave_DFF:cell                ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst28|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst28|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;       |sram_cell:cell15|         ; 4 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst28|sram_cell:cell15                                      ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst28|sram_cell:cell15|Master_Slave_DFF:cell                ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst28|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst28|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;       |sram_cell:cell1|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst28|sram_cell:cell1                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst28|sram_cell:cell1|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst28|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst28|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell2|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst28|sram_cell:cell2                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst28|sram_cell:cell2|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst28|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst28|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell3|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst28|sram_cell:cell3                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst28|sram_cell:cell3|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst28|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst28|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell4|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst28|sram_cell:cell4                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst28|sram_cell:cell4|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst28|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst28|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell5|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst28|sram_cell:cell5                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst28|sram_cell:cell5|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst28|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst28|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell6|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst28|sram_cell:cell6                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst28|sram_cell:cell6|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst28|sram_cell:cell6|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst28|sram_cell:cell6|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell7|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst28|sram_cell:cell7                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst28|sram_cell:cell7|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst28|sram_cell:cell7|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst28|sram_cell:cell7|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell8|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst28|sram_cell:cell8                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst28|sram_cell:cell8|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst28|sram_cell:cell8|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst28|sram_cell:cell8|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell9|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst28|sram_cell:cell9                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst28|sram_cell:cell9|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst28|sram_cell:cell9|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst28|sram_cell:cell9|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;    |sram_register:inst2|         ; 34 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst2                                                        ; work         ;
;       |sram_cell:cell0|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst2|sram_cell:cell0                                        ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst2|sram_cell:cell0|Master_Slave_DFF:cell                  ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst2|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst2|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;       |sram_cell:cell10|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst2|sram_cell:cell10                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst2|sram_cell:cell10|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst2|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst2|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell11|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst2|sram_cell:cell11                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst2|sram_cell:cell11|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst2|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst2|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell12|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst2|sram_cell:cell12                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst2|sram_cell:cell12|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst2|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst2|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell13|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst2|sram_cell:cell13                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst2|sram_cell:cell13|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst2|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst2|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell14|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst2|sram_cell:cell14                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst2|sram_cell:cell14|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst2|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst2|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell15|         ; 4 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst2|sram_cell:cell15                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst2|sram_cell:cell15|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst2|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst2|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell1|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst2|sram_cell:cell1                                        ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst2|sram_cell:cell1|Master_Slave_DFF:cell                  ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst2|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst2|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;       |sram_cell:cell2|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst2|sram_cell:cell2                                        ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst2|sram_cell:cell2|Master_Slave_DFF:cell                  ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst2|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst2|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;       |sram_cell:cell3|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst2|sram_cell:cell3                                        ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst2|sram_cell:cell3|Master_Slave_DFF:cell                  ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst2|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst2|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;       |sram_cell:cell4|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst2|sram_cell:cell4                                        ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst2|sram_cell:cell4|Master_Slave_DFF:cell                  ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst2|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst2|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;       |sram_cell:cell5|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst2|sram_cell:cell5                                        ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst2|sram_cell:cell5|Master_Slave_DFF:cell                  ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst2|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst2|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;       |sram_cell:cell6|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst2|sram_cell:cell6                                        ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst2|sram_cell:cell6|Master_Slave_DFF:cell                  ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst2|sram_cell:cell6|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst2|sram_cell:cell6|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;       |sram_cell:cell7|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst2|sram_cell:cell7                                        ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst2|sram_cell:cell7|Master_Slave_DFF:cell                  ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst2|sram_cell:cell7|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst2|sram_cell:cell7|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;       |sram_cell:cell8|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst2|sram_cell:cell8                                        ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst2|sram_cell:cell8|Master_Slave_DFF:cell                  ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst2|sram_cell:cell8|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst2|sram_cell:cell8|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;       |sram_cell:cell9|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst2|sram_cell:cell9                                        ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst2|sram_cell:cell9|Master_Slave_DFF:cell                  ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst2|sram_cell:cell9|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst2|sram_cell:cell9|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;    |sram_register:inst30|        ; 34 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst30                                                       ; work         ;
;       |sram_cell:cell0|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst30|sram_cell:cell0                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst30|sram_cell:cell0|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst30|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst30|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell10|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst30|sram_cell:cell10                                      ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst30|sram_cell:cell10|Master_Slave_DFF:cell                ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst30|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst30|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;       |sram_cell:cell11|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst30|sram_cell:cell11                                      ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst30|sram_cell:cell11|Master_Slave_DFF:cell                ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst30|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst30|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;       |sram_cell:cell12|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst30|sram_cell:cell12                                      ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst30|sram_cell:cell12|Master_Slave_DFF:cell                ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst30|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst30|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;       |sram_cell:cell13|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst30|sram_cell:cell13                                      ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst30|sram_cell:cell13|Master_Slave_DFF:cell                ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst30|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst30|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;       |sram_cell:cell14|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst30|sram_cell:cell14                                      ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst30|sram_cell:cell14|Master_Slave_DFF:cell                ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst30|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst30|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;       |sram_cell:cell15|         ; 4 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst30|sram_cell:cell15                                      ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst30|sram_cell:cell15|Master_Slave_DFF:cell                ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst30|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Master ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst30|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Slave  ; work         ;
;       |sram_cell:cell1|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst30|sram_cell:cell1                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst30|sram_cell:cell1|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst30|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst30|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell2|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst30|sram_cell:cell2                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst30|sram_cell:cell2|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst30|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst30|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell3|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst30|sram_cell:cell3                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst30|sram_cell:cell3|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst30|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst30|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell4|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst30|sram_cell:cell4                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst30|sram_cell:cell4|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst30|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst30|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell5|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst30|sram_cell:cell5                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst30|sram_cell:cell5|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst30|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst30|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell6|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst30|sram_cell:cell6                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst30|sram_cell:cell6|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst30|sram_cell:cell6|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst30|sram_cell:cell6|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell7|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst30|sram_cell:cell7                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst30|sram_cell:cell7|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst30|sram_cell:cell7|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst30|sram_cell:cell7|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell8|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst30|sram_cell:cell8                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst30|sram_cell:cell8|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst30|sram_cell:cell8|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst30|sram_cell:cell8|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell9|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst30|sram_cell:cell9                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst30|sram_cell:cell9|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst30|sram_cell:cell9|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst30|sram_cell:cell9|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;    |sram_register:inst3|         ; 34 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst3                                                        ; work         ;
;       |sram_cell:cell0|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst3|sram_cell:cell0                                        ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst3|sram_cell:cell0|Master_Slave_DFF:cell                  ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst3|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst3|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;       |sram_cell:cell10|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst3|sram_cell:cell10                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst3|sram_cell:cell10|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst3|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst3|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell11|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst3|sram_cell:cell11                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst3|sram_cell:cell11|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst3|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst3|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell12|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst3|sram_cell:cell12                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst3|sram_cell:cell12|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst3|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst3|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell13|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst3|sram_cell:cell13                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst3|sram_cell:cell13|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst3|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst3|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell14|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst3|sram_cell:cell14                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst3|sram_cell:cell14|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst3|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst3|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell15|         ; 4 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst3|sram_cell:cell15                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst3|sram_cell:cell15|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst3|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst3|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell1|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst3|sram_cell:cell1                                        ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst3|sram_cell:cell1|Master_Slave_DFF:cell                  ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst3|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst3|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;       |sram_cell:cell2|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst3|sram_cell:cell2                                        ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst3|sram_cell:cell2|Master_Slave_DFF:cell                  ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst3|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst3|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;       |sram_cell:cell3|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst3|sram_cell:cell3                                        ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst3|sram_cell:cell3|Master_Slave_DFF:cell                  ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst3|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst3|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;       |sram_cell:cell4|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst3|sram_cell:cell4                                        ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst3|sram_cell:cell4|Master_Slave_DFF:cell                  ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst3|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst3|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;       |sram_cell:cell5|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst3|sram_cell:cell5                                        ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst3|sram_cell:cell5|Master_Slave_DFF:cell                  ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst3|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst3|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;       |sram_cell:cell6|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst3|sram_cell:cell6                                        ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst3|sram_cell:cell6|Master_Slave_DFF:cell                  ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst3|sram_cell:cell6|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst3|sram_cell:cell6|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;       |sram_cell:cell7|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst3|sram_cell:cell7                                        ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst3|sram_cell:cell7|Master_Slave_DFF:cell                  ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst3|sram_cell:cell7|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst3|sram_cell:cell7|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;       |sram_cell:cell8|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst3|sram_cell:cell8                                        ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst3|sram_cell:cell8|Master_Slave_DFF:cell                  ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst3|sram_cell:cell8|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst3|sram_cell:cell8|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;       |sram_cell:cell9|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst3|sram_cell:cell9                                        ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst3|sram_cell:cell9|Master_Slave_DFF:cell                  ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst3|sram_cell:cell9|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst3|sram_cell:cell9|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;    |sram_register:inst8|         ; 34 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst8                                                        ; work         ;
;       |sram_cell:cell0|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst8|sram_cell:cell0                                        ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst8|sram_cell:cell0|Master_Slave_DFF:cell                  ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst8|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst8|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;       |sram_cell:cell10|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst8|sram_cell:cell10                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst8|sram_cell:cell10|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst8|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst8|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell11|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst8|sram_cell:cell11                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst8|sram_cell:cell11|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst8|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst8|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell12|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst8|sram_cell:cell12                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst8|sram_cell:cell12|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst8|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst8|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell13|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst8|sram_cell:cell13                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst8|sram_cell:cell13|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst8|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst8|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell14|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst8|sram_cell:cell14                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst8|sram_cell:cell14|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst8|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst8|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell15|         ; 4 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst8|sram_cell:cell15                                       ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst8|sram_cell:cell15|Master_Slave_DFF:cell                 ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst8|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Master  ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst8|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Slave   ; work         ;
;       |sram_cell:cell1|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst8|sram_cell:cell1                                        ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst8|sram_cell:cell1|Master_Slave_DFF:cell                  ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst8|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst8|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;       |sram_cell:cell2|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst8|sram_cell:cell2                                        ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst8|sram_cell:cell2|Master_Slave_DFF:cell                  ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst8|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst8|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;       |sram_cell:cell3|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst8|sram_cell:cell3                                        ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst8|sram_cell:cell3|Master_Slave_DFF:cell                  ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst8|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst8|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;       |sram_cell:cell4|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst8|sram_cell:cell4                                        ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst8|sram_cell:cell4|Master_Slave_DFF:cell                  ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst8|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst8|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;       |sram_cell:cell5|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst8|sram_cell:cell5                                        ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst8|sram_cell:cell5|Master_Slave_DFF:cell                  ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst8|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst8|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;       |sram_cell:cell6|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst8|sram_cell:cell6                                        ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst8|sram_cell:cell6|Master_Slave_DFF:cell                  ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst8|sram_cell:cell6|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst8|sram_cell:cell6|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;       |sram_cell:cell7|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst8|sram_cell:cell7                                        ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst8|sram_cell:cell7|Master_Slave_DFF:cell                  ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst8|sram_cell:cell7|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst8|sram_cell:cell7|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;       |sram_cell:cell8|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst8|sram_cell:cell8                                        ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst8|sram_cell:cell8|Master_Slave_DFF:cell                  ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst8|sram_cell:cell8|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst8|sram_cell:cell8|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;       |sram_cell:cell9|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst8|sram_cell:cell9                                        ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst8|sram_cell:cell9|Master_Slave_DFF:cell                  ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst8|sram_cell:cell9|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst8|sram_cell:cell9|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;    |sram_register:inst|          ; 33 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst                                                         ;              ;
;       |sram_cell:cell0|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst|sram_cell:cell0                                         ;              ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst|sram_cell:cell0|Master_Slave_DFF:cell                   ;              ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Master    ;              ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Slave     ;              ;
;       |sram_cell:cell10|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst|sram_cell:cell10                                        ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst|sram_cell:cell10|Master_Slave_DFF:cell                  ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;       |sram_cell:cell11|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst|sram_cell:cell11                                        ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst|sram_cell:cell11|Master_Slave_DFF:cell                  ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;       |sram_cell:cell12|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst|sram_cell:cell12                                        ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst|sram_cell:cell12|Master_Slave_DFF:cell                  ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;       |sram_cell:cell13|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst|sram_cell:cell13                                        ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst|sram_cell:cell13|Master_Slave_DFF:cell                  ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;       |sram_cell:cell14|         ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst|sram_cell:cell14                                        ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst|sram_cell:cell14|Master_Slave_DFF:cell                  ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;       |sram_cell:cell15|         ; 3 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst|sram_cell:cell15                                        ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst|sram_cell:cell15|Master_Slave_DFF:cell                  ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Master   ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Slave    ; work         ;
;       |sram_cell:cell1|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst|sram_cell:cell1                                         ;              ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst|sram_cell:cell1|Master_Slave_DFF:cell                   ;              ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Master    ;              ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst|sram_cell:cell1|Master_Slave_DFF:cell|D_Latch:Slave     ;              ;
;       |sram_cell:cell2|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst|sram_cell:cell2                                         ;              ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst|sram_cell:cell2|Master_Slave_DFF:cell                   ;              ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Master    ;              ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst|sram_cell:cell2|Master_Slave_DFF:cell|D_Latch:Slave     ;              ;
;       |sram_cell:cell3|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst|sram_cell:cell3                                         ;              ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst|sram_cell:cell3|Master_Slave_DFF:cell                   ;              ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Master    ;              ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst|sram_cell:cell3|Master_Slave_DFF:cell|D_Latch:Slave     ;              ;
;       |sram_cell:cell4|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst|sram_cell:cell4                                         ;              ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst|sram_cell:cell4|Master_Slave_DFF:cell                   ;              ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Master    ;              ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst|sram_cell:cell4|Master_Slave_DFF:cell|D_Latch:Slave     ;              ;
;       |sram_cell:cell5|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst|sram_cell:cell5                                         ;              ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst|sram_cell:cell5|Master_Slave_DFF:cell                   ;              ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Master    ;              ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst|sram_cell:cell5|Master_Slave_DFF:cell|D_Latch:Slave     ;              ;
;       |sram_cell:cell6|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst|sram_cell:cell6                                         ;              ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst|sram_cell:cell6|Master_Slave_DFF:cell                   ;              ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst|sram_cell:cell6|Master_Slave_DFF:cell|D_Latch:Master    ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst|sram_cell:cell6|Master_Slave_DFF:cell|D_Latch:Slave     ; work         ;
;       |sram_cell:cell7|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst|sram_cell:cell7                                         ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst|sram_cell:cell7|Master_Slave_DFF:cell                   ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst|sram_cell:cell7|Master_Slave_DFF:cell|D_Latch:Master    ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst|sram_cell:cell7|Master_Slave_DFF:cell|D_Latch:Slave     ; work         ;
;       |sram_cell:cell8|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst|sram_cell:cell8                                         ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst|sram_cell:cell8|Master_Slave_DFF:cell                   ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst|sram_cell:cell8|Master_Slave_DFF:cell|D_Latch:Master    ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst|sram_cell:cell8|Master_Slave_DFF:cell|D_Latch:Slave     ; work         ;
;       |sram_cell:cell9|          ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst|sram_cell:cell9                                         ; work         ;
;          |Master_Slave_DFF:cell| ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst|sram_cell:cell9|Master_Slave_DFF:cell                   ; work         ;
;             |D_Latch:Master|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst|sram_cell:cell9|Master_Slave_DFF:cell|D_Latch:Master    ; work         ;
;             |D_Latch:Slave|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |sram|sram_register:inst|sram_cell:cell9|Master_Slave_DFF:cell|D_Latch:Slave     ; work         ;
+----------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+----------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------+
; Logic Cells Representing Combinational Loops                                      ;
+-----------------------------------------------------------------------------+-----+
; Logic Cell Name                                                             ;     ;
+-----------------------------------------------------------------------------+-----+
; sram_register:inst|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Slave|Q   ;     ;
; sram_register:inst8|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Slave|Q  ;     ;
; sram_register:inst1|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Slave|Q  ;     ;
; sram_register:inst10|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_register:inst2|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Slave|Q  ;     ;
; sram_register:inst12|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_register:inst3|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Slave|Q  ;     ;
; sram_register:inst14|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_register:inst16|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_register:inst24|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_register:inst17|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_register:inst26|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_register:inst18|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_register:inst28|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_register:inst22|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_register:inst30|sram_cell:cell15|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_register:inst|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Slave|Q   ;     ;
; sram_register:inst8|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Slave|Q  ;     ;
; sram_register:inst1|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Slave|Q  ;     ;
; sram_register:inst10|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_register:inst2|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Slave|Q  ;     ;
; sram_register:inst12|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_register:inst3|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Slave|Q  ;     ;
; sram_register:inst14|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_register:inst16|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_register:inst24|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_register:inst17|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_register:inst26|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_register:inst18|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_register:inst28|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_register:inst22|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_register:inst30|sram_cell:cell14|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_register:inst|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Slave|Q   ;     ;
; sram_register:inst8|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Slave|Q  ;     ;
; sram_register:inst1|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Slave|Q  ;     ;
; sram_register:inst10|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_register:inst2|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Slave|Q  ;     ;
; sram_register:inst12|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_register:inst3|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Slave|Q  ;     ;
; sram_register:inst14|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_register:inst16|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_register:inst24|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_register:inst17|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_register:inst26|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_register:inst18|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_register:inst28|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_register:inst22|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_register:inst30|sram_cell:cell13|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_register:inst|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Slave|Q   ;     ;
; sram_register:inst8|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Slave|Q  ;     ;
; sram_register:inst1|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Slave|Q  ;     ;
; sram_register:inst10|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_register:inst2|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Slave|Q  ;     ;
; sram_register:inst12|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_register:inst3|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Slave|Q  ;     ;
; sram_register:inst14|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_register:inst16|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_register:inst24|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_register:inst17|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_register:inst26|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_register:inst18|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_register:inst28|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_register:inst22|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_register:inst30|sram_cell:cell12|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_register:inst|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Slave|Q   ;     ;
; sram_register:inst8|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Slave|Q  ;     ;
; sram_register:inst1|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Slave|Q  ;     ;
; sram_register:inst10|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_register:inst2|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Slave|Q  ;     ;
; sram_register:inst12|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_register:inst3|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Slave|Q  ;     ;
; sram_register:inst14|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_register:inst16|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_register:inst24|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_register:inst17|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_register:inst26|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_register:inst18|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_register:inst28|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_register:inst22|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_register:inst30|sram_cell:cell11|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_register:inst|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Slave|Q   ;     ;
; sram_register:inst8|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Slave|Q  ;     ;
; sram_register:inst1|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Slave|Q  ;     ;
; sram_register:inst10|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_register:inst2|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Slave|Q  ;     ;
; sram_register:inst12|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_register:inst3|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Slave|Q  ;     ;
; sram_register:inst14|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_register:inst16|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_register:inst24|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_register:inst17|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_register:inst26|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_register:inst18|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_register:inst28|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_register:inst22|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_register:inst30|sram_cell:cell10|Master_Slave_DFF:cell|D_Latch:Slave|Q ;     ;
; sram_register:inst|sram_cell:cell9|Master_Slave_DFF:cell|D_Latch:Slave|Q    ;     ;
; sram_register:inst8|sram_cell:cell9|Master_Slave_DFF:cell|D_Latch:Slave|Q   ;     ;
; sram_register:inst1|sram_cell:cell9|Master_Slave_DFF:cell|D_Latch:Slave|Q   ;     ;
; sram_register:inst10|sram_cell:cell9|Master_Slave_DFF:cell|D_Latch:Slave|Q  ;     ;
; Number of logic cells representing combinational loops                      ; 512 ;
+-----------------------------------------------------------------------------+-----+
Table restricted to first 100 entries. Note: All cells listed above may not be present at the end of synthesis due to various synthesis optimizations.


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 0     ;
; Number of registers using Synchronous Clear  ; 0     ;
; Number of registers using Synchronous Load   ; 0     ;
; Number of registers using Asynchronous Clear ; 0     ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 0     ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "sram_register:inst|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Master"            ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; notq ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "sram_register:inst|sram_cell:cell0|Master_Slave_DFF:cell"                           ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; notq ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus II Analysis & Synthesis
    Info: Version 9.1 Build 304 01/25/2010 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Apr 22 16:16:16 2015
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off sram16 -c sram16
Info: Found 2 design units, including 1 entities, in source file sr_latch.vhdl
    Info: Found design unit 1: SR_Latch-arch
    Info: Found entity 1: SR_Latch
Info: Found 2 design units, including 1 entities, in source file control_sr_latch.vhdl
    Info: Found design unit 1: Control_SR_Latch-arch
    Info: Found entity 1: Control_SR_Latch
Info: Found 2 design units, including 1 entities, in source file d_latch.vhdl
    Info: Found design unit 1: D_Latch-arch
    Info: Found entity 1: D_Latch
Info: Found 2 design units, including 1 entities, in source file master_slave_dff.vhdl
    Info: Found design unit 1: Master_Slave_DFF-arch
    Info: Found entity 1: Master_Slave_DFF
Info: Found 2 design units, including 1 entities, in source file sram_cell.vhdl
    Info: Found design unit 1: sram_cell-arch
    Info: Found entity 1: sram_cell
Info: Found 2 design units, including 1 entities, in source file sram_register.vhdl
    Info: Found design unit 1: sram_register-arch
    Info: Found entity 1: sram_register
Info: Found 2 design units, including 1 entities, in source file decode4to16.vhdl
    Info: Found design unit 1: decode4to16-arch
    Info: Found entity 1: decode4to16
Info: Found 2 design units, including 1 entities, in source file decode7seg.vhdl
    Info: Found design unit 1: decode7seg-arch
    Info: Found entity 1: decode7seg
Info: Found 2 design units, including 1 entities, in source file sram16.vhdl
    Info: Found design unit 1: sram16-arch
    Info: Found entity 1: sram16
Info: Found 1 design units, including 1 entities, in source file sram.bdf
    Info: Found entity 1: sram
Info: Found 2 design units, including 1 entities, in source file completesram.vhdl
    Info: Found design unit 1: completeSRAM-arch
    Info: Found entity 1: completeSRAM
Info: Elaborating entity "sram" for the top level hierarchy
Info: Elaborating entity "sram_register" for hierarchy "sram_register:inst"
Info: Elaborating entity "sram_cell" for hierarchy "sram_register:inst|sram_cell:cell0"
Warning (10036): Verilog HDL or VHDL warning at sram_cell.vhdl(16): object "notOut" assigned a value but never read
Info: Elaborating entity "Master_Slave_DFF" for hierarchy "sram_register:inst|sram_cell:cell0|Master_Slave_DFF:cell"
Warning (10036): Verilog HDL or VHDL warning at Master_Slave_DFF.vhdl(16): object "notInter" assigned a value but never read
Info: Elaborating entity "D_Latch" for hierarchy "sram_register:inst|sram_cell:cell0|Master_Slave_DFF:cell|D_Latch:Master"
Info: Implemented 779 device resources after synthesis - the final resource count might be different
    Info: Implemented 35 input pins
    Info: Implemented 16 output pins
    Info: Implemented 728 logic cells
Info: Quartus II Analysis & Synthesis was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 242 megabytes
    Info: Processing ended: Wed Apr 22 16:16:36 2015
    Info: Elapsed time: 00:00:20
    Info: Total CPU time (on all processors): 00:00:22


