<?xml version="1.0" encoding="UTF-8" ?>

<CLASS>
<className>	SumArrayFloat	</className>
<METHOD>
	<methodName>	setArray	</methodName>
	<totalPhaseNum>9	</totalPhaseNum>
	<totalStageNum>4	</totalStageNum>
	<totalStepNum>48	</totalStepNum>
		<Phase>
			<phaseID>	3	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	1	</minCriticalPath>
				<exprInStage>	<!--int&nbsp;l&nbsp;=&nbsp;0<br>-->	</exprInStage>
				<VariableAccess>
					<nodeID>	1751130532	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_setArray_l_3	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	2134952836	</componentID>
					<variableName>	l	</variableName>
					<type>	int	</type>
					<variableID>	3	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<Literal>
							<nodeID>	1995540576	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_intZero	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1995540576	</componentID>
							<type>	int	</type>
							<value>	0	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intZero&nbsp;=&nbsp;32'sh0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	4	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	0	</minCriticalPath>
				<exprInStage>	<!--l&nbsp;&lt;&nbsp;1024<br>-->	</exprInStage>
				<Binary>
					<nodeID>	1798345633	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	boolean	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp1	</destSignalName>
					<priority>	0	</priority>
					<minPathToEnd>	0	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1798345633	</componentID>
					<op>	LT	</op>
					<ipcore>	notUsed	</ipcore>
					<leftNode>
						<VariableAccess>
							<nodeID>	1110205953	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_setArray_l_3	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	2134952836	</componentID>
							<variableName>	l	</variableName>
							<type>	int	</type>
							<variableID>	3	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</leftNode>

					<rightNode>
						<Literal>
							<nodeID>	1893526935	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp2	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1893526935	</componentID>
							<type>	int	</type>
							<value>	1024	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp2&nbsp;=&nbsp;32'sh00000400&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</rightNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&lt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</Binary>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	5	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	1	</minCriticalPath>
				<exprInStage>	<!--l&nbsp;+=&nbsp;2<br>-->	</exprInStage>
				<VariableAccess>
					<nodeID>	947031652	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_setArray_l_3	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	2134952836	</componentID>
					<variableName>	l	</variableName>
					<type>	int	</type>
					<variableID>	3	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1759667247	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp3	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1759667247	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1730117492	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_setArray_l_3	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	2134952836	</componentID>
									<variableName>	l	</variableName>
									<type>	int	</type>
									<variableID>	3	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1156107664	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp4	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	1156107664	</componentID>
									<type>	int	</type>
									<value>	16	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp4&nbsp;=&nbsp;32'sh00000010&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	7	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	45	</stepNum>
				<minCriticalPath>	45	</minCriticalPath>
				<exprInStage>	<!--ax[l]&nbsp;=&nbsp;(l&nbsp;%&nbsp;17&nbsp;&gt;&nbsp;8)&nbsp;?&nbsp;l&nbsp;*&nbsp;80.12&nbsp;:&nbsp;l&nbsp;+&nbsp;2000.07<br>this.ax[l&nbsp;+&nbsp;1]&nbsp;=&nbsp;((l&nbsp;+&nbsp;1)&nbsp;%&nbsp;17&nbsp;&gt;&nbsp;8)&nbsp;?&nbsp;(l&nbsp;+&nbsp;1)&nbsp;*&nbsp;80.12&nbsp;:&nbsp;(l&nbsp;+&nbsp;1)&nbsp;+&nbsp;2000.07<br>-->	</exprInStage>
				<ArrayAccess>
					<nodeID>	269470792	</nodeID>
					<startStep>	37	</startStep>
					<endStep>	37	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp5	</destSignalName>
					<priority>	8	</priority>
					<minPathToEnd>	8	</minPathToEnd>
					<fastestStepForAlap>	37	</fastestStepForAlap>
					<componentID>	2100073268	</componentID>
					<variableName>	ax	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	2	</variableID>
					<dependence>		</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_setArray_ax_2_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_setArray_ax_2_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_setArray_ax_2_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_setArray_ax_2_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	2037676831	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_setArray_l_3	</destSignalName>
							<priority>	8	</priority>
							<minPathToEnd>	8	</minPathToEnd>
							<fastestStepForAlap>	37	</fastestStepForAlap>
							<componentID>	2134952836	</componentID>
							<variableName>	l	</variableName>
							<type>	int	</type>
							<variableID>	3	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Conditional>
							<nodeID>	1312779908	</nodeID>
							<startStep>	37	</startStep>
							<endStep>	37	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp6	</destSignalName>
							<priority>	8	</priority>
							<minPathToEnd>	8	</minPathToEnd>
							<fastestStepForAlap>	37	</fastestStepForAlap>
							<componentID>	1312779908	</componentID>
							<condNode>
								<Binary>
									<nodeID>	644924478	</nodeID>
									<startStep>	37	</startStep>
									<endStep>	37	</endStep>
									<destType>	boolean	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp11	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	37	</fastestStepForAlap>
									<componentID>	644924478	</componentID>
									<op>	LT	</op>
									<ipcore>	notUsed	</ipcore>
									<leftNode>
										<Literal>
											<nodeID>	895735337	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp12	</destSignalName>
											<priority>	8	</priority>
											<minPathToEnd>	8	</minPathToEnd>
											<fastestStepForAlap>	37	</fastestStepForAlap>
											<componentID>	895735337	</componentID>
											<type>	int	</type>
											<value>	8	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp12&nbsp;=&nbsp;32'sh00000008&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</leftNode>

									<rightNode>
										<Binary>
											<nodeID>	746471447	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	37	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp13	</destSignalName>
											<priority>	45	</priority>
											<minPathToEnd>	45	</minPathToEnd>
											<fastestStepForAlap>	0	</fastestStepForAlap>
											<componentID>	763443489	</componentID>
											<op>	%	</op>
											<ipcore>	DivInt_inst_0	</ipcore>
											<leftNode>
												<VariableAccess>
													<nodeID>	2127412445	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	r_setArray_l_3	</destSignalName>
													<priority>	45	</priority>
													<minPathToEnd>	45	</minPathToEnd>
													<fastestStepForAlap>	0	</fastestStepForAlap>
													<componentID>	2134952836	</componentID>
													<variableName>	l	</variableName>
													<type>	int	</type>
													<variableID>	3	</variableID>
													<isRead>	true	</isRead>
													<dependence>		</dependence>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</VariableAccess>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	1965724212	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp14	</destSignalName>
													<priority>	45	</priority>
													<minPathToEnd>	45	</minPathToEnd>
													<fastestStepForAlap>	0	</fastestStepForAlap>
													<componentID>	1965724212	</componentID>
													<type>	int	</type>
													<value>	17	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp14&nbsp;=&nbsp;32'sh00000011&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;DivInt_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&lt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</condNode>
							<trueNode>
								<Binary>
									<nodeID>	1400743924	</nodeID>
									<startStep>	7	</startStep>
									<endStep>	12	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp23_float	</destSignalName>
									<priority>	13	</priority>
									<minPathToEnd>	13	</minPathToEnd>
									<fastestStepForAlap>	32	</fastestStepForAlap>
									<componentID>	1889964162	</componentID>
									<op>	*	</op>
									<ipcore>	MultFloat_inst_0	</ipcore>
									<leftNode>
										<Cast>
											<nodeID>	108251962	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	7	</endStep>
											<destType>	double	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp7	</destSignalName>
											<priority>	20	</priority>
											<minPathToEnd>	20	</minPathToEnd>
											<fastestStepForAlap>	25	</fastestStepForAlap>
											<componentID>	1038405636	</componentID>
											<castType>	double	</castType>
											<ipcore>	FixedToFloat_inst_0	</ipcore>
											<srcNode>
												<VariableAccess>
													<nodeID>	2031408730	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	r_setArray_l_3	</destSignalName>
													<priority>	20	</priority>
													<minPathToEnd>	20	</minPathToEnd>
													<fastestStepForAlap>	25	</fastestStepForAlap>
													<componentID>	2134952836	</componentID>
													<variableName>	l	</variableName>
													<type>	int	</type>
													<variableID>	3	</variableID>
													<isRead>	true	</isRead>
													<dependence>		</dependence>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</VariableAccess>
											</srcNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Cast>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	1191505104	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	double	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp8	</destSignalName>
											<priority>	13	</priority>
											<minPathToEnd>	13	</minPathToEnd>
											<fastestStepForAlap>	32	</fastestStepForAlap>
											<componentID>	1191505104	</componentID>
											<type>	double	</type>
											<value>	80.12	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp8&nbsp;=&nbsp;64'h405407ae147ae148&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</trueNode>
							<falseNode>
								<Binary>
									<nodeID>	1587392254	</nodeID>
									<startStep>	8	</startStep>
									<endStep>	13	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp24_float	</destSignalName>
									<priority>	13	</priority>
									<minPathToEnd>	13	</minPathToEnd>
									<fastestStepForAlap>	32	</fastestStepForAlap>
									<componentID>	1197047957	</componentID>
									<op>	+	</op>
									<ipcore>	AddFloat_inst_0	</ipcore>
									<leftNode>
										<Cast>
											<nodeID>	472076325	</nodeID>
											<startStep>	1	</startStep>
											<endStep>	8	</endStep>
											<destType>	double	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp7	</destSignalName>
											<priority>	20	</priority>
											<minPathToEnd>	20	</minPathToEnd>
											<fastestStepForAlap>	25	</fastestStepForAlap>
											<componentID>	1038405636	</componentID>
											<castType>	double	</castType>
											<ipcore>	FixedToFloat_inst_0	</ipcore>
											<srcNode>
												<VariableAccess>
													<nodeID>	341274653	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	r_setArray_l_3	</destSignalName>
													<priority>	20	</priority>
													<minPathToEnd>	20	</minPathToEnd>
													<fastestStepForAlap>	25	</fastestStepForAlap>
													<componentID>	2134952836	</componentID>
													<variableName>	l	</variableName>
													<type>	int	</type>
													<variableID>	3	</variableID>
													<isRead>	true	</isRead>
													<dependence>		</dependence>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</VariableAccess>
											</srcNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Cast>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	2021755481	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	double	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp10	</destSignalName>
											<priority>	13	</priority>
											<minPathToEnd>	13	</minPathToEnd>
											<fastestStepForAlap>	32	</fastestStepForAlap>
											<componentID>	2021755481	</componentID>
											<type>	double	</type>
											<value>	2000.07	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp10&nbsp;=&nbsp;64'h409f4047ae147ae1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</falseNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;?:&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Conditional>
					</assignNode>
				</ArrayAccess>
				<ArrayAccess>
					<nodeID>	10622686	</nodeID>
					<startStep>	37	</startStep>
					<endStep>	37	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp15	</destSignalName>
					<priority>	8	</priority>
					<minPathToEnd>	8	</minPathToEnd>
					<fastestStepForAlap>	37	</fastestStepForAlap>
					<componentID>	1158208203	</componentID>
					<variableName>	ax	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	0	</variableID>
					<dependence>		</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_ax_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<Binary>
							<nodeID>	294340901	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp16	</destSignalName>
							<priority>	8	</priority>
							<minPathToEnd>	8	</minPathToEnd>
							<fastestStepForAlap>	37	</fastestStepForAlap>
							<componentID>	294340901	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1332684066	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_setArray_l_3	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	37	</fastestStepForAlap>
									<componentID>	2134952836	</componentID>
									<variableName>	l	</variableName>
									<type>	int	</type>
									<variableID>	3	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	166659052	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	37	</fastestStepForAlap>
									<componentID>	166659052	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</offset>
					<assignNode>
						<Conditional>
							<nodeID>	720011276	</nodeID>
							<startStep>	37	</startStep>
							<endStep>	37	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp17	</destSignalName>
							<priority>	8	</priority>
							<minPathToEnd>	8	</minPathToEnd>
							<fastestStepForAlap>	37	</fastestStepForAlap>
							<componentID>	720011276	</componentID>
							<condNode>
								<Binary>
									<nodeID>	159164887	</nodeID>
									<startStep>	37	</startStep>
									<endStep>	37	</endStep>
									<destType>	boolean	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp24	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	37	</fastestStepForAlap>
									<componentID>	159164887	</componentID>
									<op>	LT	</op>
									<ipcore>	notUsed	</ipcore>
									<leftNode>
										<Literal>
											<nodeID>	1467115294	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp12	</destSignalName>
											<priority>	8	</priority>
											<minPathToEnd>	8	</minPathToEnd>
											<fastestStepForAlap>	37	</fastestStepForAlap>
											<componentID>	1467115294	</componentID>
											<type>	int	</type>
											<value>	8	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp12&nbsp;=&nbsp;32'sh00000008&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</leftNode>

									<rightNode>
										<Binary>
											<nodeID>	346143955	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	37	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp26	</destSignalName>
											<priority>	45	</priority>
											<minPathToEnd>	45	</minPathToEnd>
											<fastestStepForAlap>	0	</fastestStepForAlap>
											<componentID>	399511404	</componentID>
											<op>	%	</op>
											<ipcore>	DivInt_inst_1	</ipcore>
											<leftNode>
												<Binary>
													<nodeID>	1554286506	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp16	</destSignalName>
													<priority>	45	</priority>
													<minPathToEnd>	45	</minPathToEnd>
													<fastestStepForAlap>	0	</fastestStepForAlap>
													<componentID>	1554286506	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	902224234	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	45	</priority>
															<minPathToEnd>	45	</minPathToEnd>
															<fastestStepForAlap>	0	</fastestStepForAlap>
															<componentID>	2134952836	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	300669371	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_intOne	</destSignalName>
															<priority>	45	</priority>
															<minPathToEnd>	45	</minPathToEnd>
															<fastestStepForAlap>	0	</fastestStepForAlap>
															<componentID>	300669371	</componentID>
															<type>	int	</type>
															<value>	1	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	321097006	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp14	</destSignalName>
													<priority>	45	</priority>
													<minPathToEnd>	45	</minPathToEnd>
													<fastestStepForAlap>	0	</fastestStepForAlap>
													<componentID>	321097006	</componentID>
													<type>	int	</type>
													<value>	17	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp14&nbsp;=&nbsp;32'sh00000011&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;DivInt_inst_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&lt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</condNode>
							<trueNode>
								<Binary>
									<nodeID>	1112266297	</nodeID>
									<startStep>	9	</startStep>
									<endStep>	14	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp22_float	</destSignalName>
									<priority>	13	</priority>
									<minPathToEnd>	13	</minPathToEnd>
									<fastestStepForAlap>	32	</fastestStepForAlap>
									<componentID>	1889964162	</componentID>
									<op>	*	</op>
									<ipcore>	MultFloat_inst_0	</ipcore>
									<leftNode>
										<Cast>
											<nodeID>	1382202257	</nodeID>
											<startStep>	2	</startStep>
											<endStep>	9	</endStep>
											<destType>	double	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp7	</destSignalName>
											<priority>	20	</priority>
											<minPathToEnd>	20	</minPathToEnd>
											<fastestStepForAlap>	25	</fastestStepForAlap>
											<componentID>	1038405636	</componentID>
											<castType>	double	</castType>
											<ipcore>	FixedToFloat_inst_0	</ipcore>
											<srcNode>
												<Binary>
													<nodeID>	50974931	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp16	</destSignalName>
													<priority>	20	</priority>
													<minPathToEnd>	20	</minPathToEnd>
													<fastestStepForAlap>	25	</fastestStepForAlap>
													<componentID>	50974931	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	2037173811	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	20	</priority>
															<minPathToEnd>	20	</minPathToEnd>
															<fastestStepForAlap>	25	</fastestStepForAlap>
															<componentID>	2134952836	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	1448457356	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_intOne	</destSignalName>
															<priority>	20	</priority>
															<minPathToEnd>	20	</minPathToEnd>
															<fastestStepForAlap>	25	</fastestStepForAlap>
															<componentID>	1448457356	</componentID>
															<type>	int	</type>
															<value>	1	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</srcNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Cast>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	348159900	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	double	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp8	</destSignalName>
											<priority>	13	</priority>
											<minPathToEnd>	13	</minPathToEnd>
											<fastestStepForAlap>	32	</fastestStepForAlap>
											<componentID>	348159900	</componentID>
											<type>	double	</type>
											<value>	80.12	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp8&nbsp;=&nbsp;64'h405407ae147ae148&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</trueNode>
							<falseNode>
								<Binary>
									<nodeID>	14506544	</nodeID>
									<startStep>	10	</startStep>
									<endStep>	15	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp21_float	</destSignalName>
									<priority>	13	</priority>
									<minPathToEnd>	13	</minPathToEnd>
									<fastestStepForAlap>	32	</fastestStepForAlap>
									<componentID>	1197047957	</componentID>
									<op>	+	</op>
									<ipcore>	AddFloat_inst_0	</ipcore>
									<leftNode>
										<Cast>
											<nodeID>	1342723800	</nodeID>
											<startStep>	3	</startStep>
											<endStep>	10	</endStep>
											<destType>	double	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp7	</destSignalName>
											<priority>	20	</priority>
											<minPathToEnd>	20	</minPathToEnd>
											<fastestStepForAlap>	25	</fastestStepForAlap>
											<componentID>	1038405636	</componentID>
											<castType>	double	</castType>
											<ipcore>	FixedToFloat_inst_0	</ipcore>
											<srcNode>
												<Binary>
													<nodeID>	1777984872	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp16	</destSignalName>
													<priority>	20	</priority>
													<minPathToEnd>	20	</minPathToEnd>
													<fastestStepForAlap>	25	</fastestStepForAlap>
													<componentID>	1777984872	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	356795699	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	20	</priority>
															<minPathToEnd>	20	</minPathToEnd>
															<fastestStepForAlap>	25	</fastestStepForAlap>
															<componentID>	2134952836	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	890970669	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_intOne	</destSignalName>
															<priority>	20	</priority>
															<minPathToEnd>	20	</minPathToEnd>
															<fastestStepForAlap>	25	</fastestStepForAlap>
															<componentID>	890970669	</componentID>
															<type>	int	</type>
															<value>	1	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</srcNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Cast>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	140563352	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	double	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp10	</destSignalName>
											<priority>	13	</priority>
											<minPathToEnd>	13	</minPathToEnd>
											<fastestStepForAlap>	32	</fastestStepForAlap>
											<componentID>	140563352	</componentID>
											<type>	double	</type>
											<value>	2000.07	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp10&nbsp;=&nbsp;64'h409f4047ae147ae1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</falseNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;?:&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Conditional>
					</assignNode>
				</ArrayAccess>
				<ArrayAccess>
					<nodeID>	216245364	</nodeID>
					<startStep>	38	</startStep>
					<endStep>	38	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp29	</destSignalName>
					<priority>	7	</priority>
					<minPathToEnd>	7	</minPathToEnd>
					<fastestStepForAlap>	38	</fastestStepForAlap>
					<componentID>	2100073268	</componentID>
					<variableName>	ax	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	2	</variableID>
					<dependence>		</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_setArray_ax_2_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_setArray_ax_2_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_setArray_ax_2_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_setArray_ax_2_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<Binary>
							<nodeID>	893502024	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp30	</destSignalName>
							<priority>	7	</priority>
							<minPathToEnd>	7	</minPathToEnd>
							<fastestStepForAlap>	38	</fastestStepForAlap>
							<componentID>	893502024	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1882857544	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_setArray_l_3	</destSignalName>
									<priority>	7	</priority>
									<minPathToEnd>	7	</minPathToEnd>
									<fastestStepForAlap>	38	</fastestStepForAlap>
									<componentID>	2134952836	</componentID>
									<variableName>	l	</variableName>
									<type>	int	</type>
									<variableID>	3	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	2015203463	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp31	</destSignalName>
									<priority>	7	</priority>
									<minPathToEnd>	7	</minPathToEnd>
									<fastestStepForAlap>	38	</fastestStepForAlap>
									<componentID>	2015203463	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp31&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</offset>
					<assignNode>
						<Conditional>
							<nodeID>	1560005804	</nodeID>
							<startStep>	38	</startStep>
							<endStep>	38	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp32	</destSignalName>
							<priority>	7	</priority>
							<minPathToEnd>	7	</minPathToEnd>
							<fastestStepForAlap>	38	</fastestStepForAlap>
							<componentID>	1560005804	</componentID>
							<condNode>
								<Binary>
									<nodeID>	389701605	</nodeID>
									<startStep>	38	</startStep>
									<endStep>	38	</endStep>
									<destType>	boolean	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp11	</destSignalName>
									<priority>	7	</priority>
									<minPathToEnd>	7	</minPathToEnd>
									<fastestStepForAlap>	38	</fastestStepForAlap>
									<componentID>	389701605	</componentID>
									<op>	LT	</op>
									<ipcore>	notUsed	</ipcore>
									<leftNode>
										<Literal>
											<nodeID>	2037235532	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp12	</destSignalName>
											<priority>	7	</priority>
											<minPathToEnd>	7	</minPathToEnd>
											<fastestStepForAlap>	38	</fastestStepForAlap>
											<componentID>	2037235532	</componentID>
											<type>	int	</type>
											<value>	8	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp12&nbsp;=&nbsp;32'sh00000008&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</leftNode>

									<rightNode>
										<Binary>
											<nodeID>	338318556	</nodeID>
											<startStep>	1	</startStep>
											<endStep>	38	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp13	</destSignalName>
											<priority>	44	</priority>
											<minPathToEnd>	44	</minPathToEnd>
											<fastestStepForAlap>	1	</fastestStepForAlap>
											<componentID>	763443489	</componentID>
											<op>	%	</op>
											<ipcore>	DivInt_inst_0	</ipcore>
											<leftNode>
												<Binary>
													<nodeID>	1730757083	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp30	</destSignalName>
													<priority>	44	</priority>
													<minPathToEnd>	44	</minPathToEnd>
													<fastestStepForAlap>	1	</fastestStepForAlap>
													<componentID>	1730757083	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	1168295366	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	44	</priority>
															<minPathToEnd>	44	</minPathToEnd>
															<fastestStepForAlap>	1	</fastestStepForAlap>
															<componentID>	2134952836	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	1097231841	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp31	</destSignalName>
															<priority>	44	</priority>
															<minPathToEnd>	44	</minPathToEnd>
															<fastestStepForAlap>	1	</fastestStepForAlap>
															<componentID>	1097231841	</componentID>
															<type>	int	</type>
															<value>	2	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp31&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	733474898	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp14	</destSignalName>
													<priority>	44	</priority>
													<minPathToEnd>	44	</minPathToEnd>
													<fastestStepForAlap>	1	</fastestStepForAlap>
													<componentID>	733474898	</componentID>
													<type>	int	</type>
													<value>	17	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp14&nbsp;=&nbsp;32'sh00000011&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;DivInt_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&lt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</condNode>
							<trueNode>
								<Binary>
									<nodeID>	956476906	</nodeID>
									<startStep>	11	</startStep>
									<endStep>	16	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp20_float	</destSignalName>
									<priority>	12	</priority>
									<minPathToEnd>	12	</minPathToEnd>
									<fastestStepForAlap>	33	</fastestStepForAlap>
									<componentID>	1889964162	</componentID>
									<op>	*	</op>
									<ipcore>	MultFloat_inst_0	</ipcore>
									<leftNode>
										<Cast>
											<nodeID>	1592261347	</nodeID>
											<startStep>	4	</startStep>
											<endStep>	11	</endStep>
											<destType>	double	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp7	</destSignalName>
											<priority>	19	</priority>
											<minPathToEnd>	19	</minPathToEnd>
											<fastestStepForAlap>	26	</fastestStepForAlap>
											<componentID>	1038405636	</componentID>
											<castType>	double	</castType>
											<ipcore>	FixedToFloat_inst_0	</ipcore>
											<srcNode>
												<Binary>
													<nodeID>	1342733762	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp30	</destSignalName>
													<priority>	19	</priority>
													<minPathToEnd>	19	</minPathToEnd>
													<fastestStepForAlap>	26	</fastestStepForAlap>
													<componentID>	1342733762	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	1568175258	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	19	</priority>
															<minPathToEnd>	19	</minPathToEnd>
															<fastestStepForAlap>	26	</fastestStepForAlap>
															<componentID>	2134952836	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	254761575	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp31	</destSignalName>
															<priority>	19	</priority>
															<minPathToEnd>	19	</minPathToEnd>
															<fastestStepForAlap>	26	</fastestStepForAlap>
															<componentID>	254761575	</componentID>
															<type>	int	</type>
															<value>	2	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp31&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</srcNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Cast>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	1842882554	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	double	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp8	</destSignalName>
											<priority>	12	</priority>
											<minPathToEnd>	12	</minPathToEnd>
											<fastestStepForAlap>	33	</fastestStepForAlap>
											<componentID>	1842882554	</componentID>
											<type>	double	</type>
											<value>	80.12	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp8&nbsp;=&nbsp;64'h405407ae147ae148&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</trueNode>
							<falseNode>
								<Binary>
									<nodeID>	170444397	</nodeID>
									<startStep>	12	</startStep>
									<endStep>	17	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp19_float	</destSignalName>
									<priority>	12	</priority>
									<minPathToEnd>	12	</minPathToEnd>
									<fastestStepForAlap>	33	</fastestStepForAlap>
									<componentID>	1197047957	</componentID>
									<op>	+	</op>
									<ipcore>	AddFloat_inst_0	</ipcore>
									<leftNode>
										<Cast>
											<nodeID>	2063278928	</nodeID>
											<startStep>	5	</startStep>
											<endStep>	12	</endStep>
											<destType>	double	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp7	</destSignalName>
											<priority>	19	</priority>
											<minPathToEnd>	19	</minPathToEnd>
											<fastestStepForAlap>	26	</fastestStepForAlap>
											<componentID>	1038405636	</componentID>
											<castType>	double	</castType>
											<ipcore>	FixedToFloat_inst_0	</ipcore>
											<srcNode>
												<Binary>
													<nodeID>	2110494787	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp30	</destSignalName>
													<priority>	19	</priority>
													<minPathToEnd>	19	</minPathToEnd>
													<fastestStepForAlap>	26	</fastestStepForAlap>
													<componentID>	2110494787	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	1098487610	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	19	</priority>
															<minPathToEnd>	19	</minPathToEnd>
															<fastestStepForAlap>	26	</fastestStepForAlap>
															<componentID>	2134952836	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	364348011	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp31	</destSignalName>
															<priority>	19	</priority>
															<minPathToEnd>	19	</minPathToEnd>
															<fastestStepForAlap>	26	</fastestStepForAlap>
															<componentID>	364348011	</componentID>
															<type>	int	</type>
															<value>	2	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp31&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</srcNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Cast>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	1121143280	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	double	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp10	</destSignalName>
											<priority>	12	</priority>
											<minPathToEnd>	12	</minPathToEnd>
											<fastestStepForAlap>	33	</fastestStepForAlap>
											<componentID>	1121143280	</componentID>
											<type>	double	</type>
											<value>	2000.07	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp10&nbsp;=&nbsp;64'h409f4047ae147ae1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</falseNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;?:&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Conditional>
					</assignNode>
				</ArrayAccess>
				<ArrayAccess>
					<nodeID>	1033588182	</nodeID>
					<startStep>	38	</startStep>
					<endStep>	38	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp47	</destSignalName>
					<priority>	7	</priority>
					<minPathToEnd>	7	</minPathToEnd>
					<fastestStepForAlap>	38	</fastestStepForAlap>
					<componentID>	1158208203	</componentID>
					<variableName>	ax	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	0	</variableID>
					<dependence>		</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_ax_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<Binary>
							<nodeID>	521354291	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp48	</destSignalName>
							<priority>	7	</priority>
							<minPathToEnd>	7	</minPathToEnd>
							<fastestStepForAlap>	38	</fastestStepForAlap>
							<componentID>	521354291	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	668289077	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_setArray_l_3	</destSignalName>
									<priority>	7	</priority>
									<minPathToEnd>	7	</minPathToEnd>
									<fastestStepForAlap>	38	</fastestStepForAlap>
									<componentID>	2134952836	</componentID>
									<variableName>	l	</variableName>
									<type>	int	</type>
									<variableID>	3	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	595043329	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp49	</destSignalName>
									<priority>	7	</priority>
									<minPathToEnd>	7	</minPathToEnd>
									<fastestStepForAlap>	38	</fastestStepForAlap>
									<componentID>	595043329	</componentID>
									<type>	int	</type>
									<value>	3	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp49&nbsp;=&nbsp;32'sh00000003&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</offset>
					<assignNode>
						<Conditional>
							<nodeID>	61886424	</nodeID>
							<startStep>	38	</startStep>
							<endStep>	38	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp50	</destSignalName>
							<priority>	7	</priority>
							<minPathToEnd>	7	</minPathToEnd>
							<fastestStepForAlap>	38	</fastestStepForAlap>
							<componentID>	61886424	</componentID>
							<condNode>
								<Binary>
									<nodeID>	743043020	</nodeID>
									<startStep>	38	</startStep>
									<endStep>	38	</endStep>
									<destType>	boolean	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp24	</destSignalName>
									<priority>	7	</priority>
									<minPathToEnd>	7	</minPathToEnd>
									<fastestStepForAlap>	38	</fastestStepForAlap>
									<componentID>	743043020	</componentID>
									<op>	LT	</op>
									<ipcore>	notUsed	</ipcore>
									<leftNode>
										<Literal>
											<nodeID>	706629835	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp12	</destSignalName>
											<priority>	7	</priority>
											<minPathToEnd>	7	</minPathToEnd>
											<fastestStepForAlap>	38	</fastestStepForAlap>
											<componentID>	706629835	</componentID>
											<type>	int	</type>
											<value>	8	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp12&nbsp;=&nbsp;32'sh00000008&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</leftNode>

									<rightNode>
										<Binary>
											<nodeID>	743068935	</nodeID>
											<startStep>	1	</startStep>
											<endStep>	38	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp26	</destSignalName>
											<priority>	44	</priority>
											<minPathToEnd>	44	</minPathToEnd>
											<fastestStepForAlap>	1	</fastestStepForAlap>
											<componentID>	399511404	</componentID>
											<op>	%	</op>
											<ipcore>	DivInt_inst_1	</ipcore>
											<leftNode>
												<Binary>
													<nodeID>	1142183240	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp48	</destSignalName>
													<priority>	44	</priority>
													<minPathToEnd>	44	</minPathToEnd>
													<fastestStepForAlap>	1	</fastestStepForAlap>
													<componentID>	1142183240	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	317394147	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	44	</priority>
															<minPathToEnd>	44	</minPathToEnd>
															<fastestStepForAlap>	1	</fastestStepForAlap>
															<componentID>	2134952836	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	94049481	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp49	</destSignalName>
															<priority>	44	</priority>
															<minPathToEnd>	44	</minPathToEnd>
															<fastestStepForAlap>	1	</fastestStepForAlap>
															<componentID>	94049481	</componentID>
															<type>	int	</type>
															<value>	3	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp49&nbsp;=&nbsp;32'sh00000003&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	141662975	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp14	</destSignalName>
													<priority>	44	</priority>
													<minPathToEnd>	44	</minPathToEnd>
													<fastestStepForAlap>	1	</fastestStepForAlap>
													<componentID>	141662975	</componentID>
													<type>	int	</type>
													<value>	17	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp14&nbsp;=&nbsp;32'sh00000011&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;DivInt_inst_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&lt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</condNode>
							<trueNode>
								<Binary>
									<nodeID>	1517739949	</nodeID>
									<startStep>	13	</startStep>
									<endStep>	18	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp18_float	</destSignalName>
									<priority>	12	</priority>
									<minPathToEnd>	12	</minPathToEnd>
									<fastestStepForAlap>	33	</fastestStepForAlap>
									<componentID>	1889964162	</componentID>
									<op>	*	</op>
									<ipcore>	MultFloat_inst_0	</ipcore>
									<leftNode>
										<Cast>
											<nodeID>	844563777	</nodeID>
											<startStep>	6	</startStep>
											<endStep>	13	</endStep>
											<destType>	double	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp7	</destSignalName>
											<priority>	19	</priority>
											<minPathToEnd>	19	</minPathToEnd>
											<fastestStepForAlap>	26	</fastestStepForAlap>
											<componentID>	1038405636	</componentID>
											<castType>	double	</castType>
											<ipcore>	FixedToFloat_inst_0	</ipcore>
											<srcNode>
												<Binary>
													<nodeID>	1863977016	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp48	</destSignalName>
													<priority>	19	</priority>
													<minPathToEnd>	19	</minPathToEnd>
													<fastestStepForAlap>	26	</fastestStepForAlap>
													<componentID>	1863977016	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	370265476	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	19	</priority>
															<minPathToEnd>	19	</minPathToEnd>
															<fastestStepForAlap>	26	</fastestStepForAlap>
															<componentID>	2134952836	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	1791729773	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp49	</destSignalName>
															<priority>	19	</priority>
															<minPathToEnd>	19	</minPathToEnd>
															<fastestStepForAlap>	26	</fastestStepForAlap>
															<componentID>	1791729773	</componentID>
															<type>	int	</type>
															<value>	3	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp49&nbsp;=&nbsp;32'sh00000003&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</srcNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Cast>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	1586596577	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	double	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp8	</destSignalName>
											<priority>	12	</priority>
											<minPathToEnd>	12	</minPathToEnd>
											<fastestStepForAlap>	33	</fastestStepForAlap>
											<componentID>	1586596577	</componentID>
											<type>	double	</type>
											<value>	80.12	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp8&nbsp;=&nbsp;64'h405407ae147ae148&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</trueNode>
							<falseNode>
								<Binary>
									<nodeID>	624224840	</nodeID>
									<startStep>	14	</startStep>
									<endStep>	19	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp17_float	</destSignalName>
									<priority>	12	</priority>
									<minPathToEnd>	12	</minPathToEnd>
									<fastestStepForAlap>	33	</fastestStepForAlap>
									<componentID>	1197047957	</componentID>
									<op>	+	</op>
									<ipcore>	AddFloat_inst_0	</ipcore>
									<leftNode>
										<Cast>
											<nodeID>	889270285	</nodeID>
											<startStep>	7	</startStep>
											<endStep>	14	</endStep>
											<destType>	double	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp7	</destSignalName>
											<priority>	19	</priority>
											<minPathToEnd>	19	</minPathToEnd>
											<fastestStepForAlap>	26	</fastestStepForAlap>
											<componentID>	1038405636	</componentID>
											<castType>	double	</castType>
											<ipcore>	FixedToFloat_inst_0	</ipcore>
											<srcNode>
												<Binary>
													<nodeID>	1626980522	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp48	</destSignalName>
													<priority>	19	</priority>
													<minPathToEnd>	19	</minPathToEnd>
													<fastestStepForAlap>	26	</fastestStepForAlap>
													<componentID>	1626980522	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	752356003	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	19	</priority>
															<minPathToEnd>	19	</minPathToEnd>
															<fastestStepForAlap>	26	</fastestStepForAlap>
															<componentID>	2134952836	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	463628885	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp49	</destSignalName>
															<priority>	19	</priority>
															<minPathToEnd>	19	</minPathToEnd>
															<fastestStepForAlap>	26	</fastestStepForAlap>
															<componentID>	463628885	</componentID>
															<type>	int	</type>
															<value>	3	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp49&nbsp;=&nbsp;32'sh00000003&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</srcNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Cast>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	1139998879	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	double	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp10	</destSignalName>
											<priority>	12	</priority>
											<minPathToEnd>	12	</minPathToEnd>
											<fastestStepForAlap>	33	</fastestStepForAlap>
											<componentID>	1139998879	</componentID>
											<type>	double	</type>
											<value>	2000.07	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp10&nbsp;=&nbsp;64'h409f4047ae147ae1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</falseNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;?:&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Conditional>
					</assignNode>
				</ArrayAccess>
				<ArrayAccess>
					<nodeID>	112060819	</nodeID>
					<startStep>	39	</startStep>
					<endStep>	39	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp65	</destSignalName>
					<priority>	6	</priority>
					<minPathToEnd>	6	</minPathToEnd>
					<fastestStepForAlap>	39	</fastestStepForAlap>
					<componentID>	2100073268	</componentID>
					<variableName>	ax	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	2	</variableID>
					<dependence>		</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_setArray_ax_2_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_setArray_ax_2_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_setArray_ax_2_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_setArray_ax_2_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<Binary>
							<nodeID>	63026514	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp66	</destSignalName>
							<priority>	6	</priority>
							<minPathToEnd>	6	</minPathToEnd>
							<fastestStepForAlap>	39	</fastestStepForAlap>
							<componentID>	63026514	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	577182827	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_setArray_l_3	</destSignalName>
									<priority>	6	</priority>
									<minPathToEnd>	6	</minPathToEnd>
									<fastestStepForAlap>	39	</fastestStepForAlap>
									<componentID>	2134952836	</componentID>
									<variableName>	l	</variableName>
									<type>	int	</type>
									<variableID>	3	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	528139890	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp67	</destSignalName>
									<priority>	6	</priority>
									<minPathToEnd>	6	</minPathToEnd>
									<fastestStepForAlap>	39	</fastestStepForAlap>
									<componentID>	528139890	</componentID>
									<type>	int	</type>
									<value>	4	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp67&nbsp;=&nbsp;32'sh00000004&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</offset>
					<assignNode>
						<Conditional>
							<nodeID>	897218179	</nodeID>
							<startStep>	39	</startStep>
							<endStep>	39	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp68	</destSignalName>
							<priority>	6	</priority>
							<minPathToEnd>	6	</minPathToEnd>
							<fastestStepForAlap>	39	</fastestStepForAlap>
							<componentID>	897218179	</componentID>
							<condNode>
								<Binary>
									<nodeID>	2063248866	</nodeID>
									<startStep>	39	</startStep>
									<endStep>	39	</endStep>
									<destType>	boolean	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp11	</destSignalName>
									<priority>	6	</priority>
									<minPathToEnd>	6	</minPathToEnd>
									<fastestStepForAlap>	39	</fastestStepForAlap>
									<componentID>	2063248866	</componentID>
									<op>	LT	</op>
									<ipcore>	notUsed	</ipcore>
									<leftNode>
										<Literal>
											<nodeID>	1605242753	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp12	</destSignalName>
											<priority>	6	</priority>
											<minPathToEnd>	6	</minPathToEnd>
											<fastestStepForAlap>	39	</fastestStepForAlap>
											<componentID>	1605242753	</componentID>
											<type>	int	</type>
											<value>	8	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp12&nbsp;=&nbsp;32'sh00000008&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</leftNode>

									<rightNode>
										<Binary>
											<nodeID>	477892410	</nodeID>
											<startStep>	2	</startStep>
											<endStep>	39	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp13	</destSignalName>
											<priority>	43	</priority>
											<minPathToEnd>	43	</minPathToEnd>
											<fastestStepForAlap>	2	</fastestStepForAlap>
											<componentID>	763443489	</componentID>
											<op>	%	</op>
											<ipcore>	DivInt_inst_0	</ipcore>
											<leftNode>
												<Binary>
													<nodeID>	348895090	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp66	</destSignalName>
													<priority>	43	</priority>
													<minPathToEnd>	43	</minPathToEnd>
													<fastestStepForAlap>	2	</fastestStepForAlap>
													<componentID>	348895090	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	1249421320	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	43	</priority>
															<minPathToEnd>	43	</minPathToEnd>
															<fastestStepForAlap>	2	</fastestStepForAlap>
															<componentID>	2134952836	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	929024874	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp67	</destSignalName>
															<priority>	43	</priority>
															<minPathToEnd>	43	</minPathToEnd>
															<fastestStepForAlap>	2	</fastestStepForAlap>
															<componentID>	929024874	</componentID>
															<type>	int	</type>
															<value>	4	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp67&nbsp;=&nbsp;32'sh00000004&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	1914943628	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp14	</destSignalName>
													<priority>	43	</priority>
													<minPathToEnd>	43	</minPathToEnd>
													<fastestStepForAlap>	2	</fastestStepForAlap>
													<componentID>	1914943628	</componentID>
													<type>	int	</type>
													<value>	17	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp14&nbsp;=&nbsp;32'sh00000011&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;DivInt_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&lt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</condNode>
							<trueNode>
								<Binary>
									<nodeID>	120138207	</nodeID>
									<startStep>	15	</startStep>
									<endStep>	20	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp16_float	</destSignalName>
									<priority>	11	</priority>
									<minPathToEnd>	11	</minPathToEnd>
									<fastestStepForAlap>	34	</fastestStepForAlap>
									<componentID>	1889964162	</componentID>
									<op>	*	</op>
									<ipcore>	MultFloat_inst_0	</ipcore>
									<leftNode>
										<Cast>
											<nodeID>	528216869	</nodeID>
											<startStep>	8	</startStep>
											<endStep>	15	</endStep>
											<destType>	double	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp7	</destSignalName>
											<priority>	18	</priority>
											<minPathToEnd>	18	</minPathToEnd>
											<fastestStepForAlap>	27	</fastestStepForAlap>
											<componentID>	1038405636	</componentID>
											<castType>	double	</castType>
											<ipcore>	FixedToFloat_inst_0	</ipcore>
											<srcNode>
												<Binary>
													<nodeID>	43520585	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp66	</destSignalName>
													<priority>	18	</priority>
													<minPathToEnd>	18	</minPathToEnd>
													<fastestStepForAlap>	27	</fastestStepForAlap>
													<componentID>	43520585	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	1306032115	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	18	</priority>
															<minPathToEnd>	18	</minPathToEnd>
															<fastestStepForAlap>	27	</fastestStepForAlap>
															<componentID>	2134952836	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	1051400818	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp67	</destSignalName>
															<priority>	18	</priority>
															<minPathToEnd>	18	</minPathToEnd>
															<fastestStepForAlap>	27	</fastestStepForAlap>
															<componentID>	1051400818	</componentID>
															<type>	int	</type>
															<value>	4	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp67&nbsp;=&nbsp;32'sh00000004&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</srcNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Cast>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	1398100610	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	double	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp8	</destSignalName>
											<priority>	11	</priority>
											<minPathToEnd>	11	</minPathToEnd>
											<fastestStepForAlap>	34	</fastestStepForAlap>
											<componentID>	1398100610	</componentID>
											<type>	double	</type>
											<value>	80.12	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp8&nbsp;=&nbsp;64'h405407ae147ae148&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</trueNode>
							<falseNode>
								<Binary>
									<nodeID>	110886796	</nodeID>
									<startStep>	16	</startStep>
									<endStep>	21	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp15_float	</destSignalName>
									<priority>	11	</priority>
									<minPathToEnd>	11	</minPathToEnd>
									<fastestStepForAlap>	34	</fastestStepForAlap>
									<componentID>	1197047957	</componentID>
									<op>	+	</op>
									<ipcore>	AddFloat_inst_0	</ipcore>
									<leftNode>
										<Cast>
											<nodeID>	1806058423	</nodeID>
											<startStep>	9	</startStep>
											<endStep>	16	</endStep>
											<destType>	double	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp7	</destSignalName>
											<priority>	18	</priority>
											<minPathToEnd>	18	</minPathToEnd>
											<fastestStepForAlap>	27	</fastestStepForAlap>
											<componentID>	1038405636	</componentID>
											<castType>	double	</castType>
											<ipcore>	FixedToFloat_inst_0	</ipcore>
											<srcNode>
												<Binary>
													<nodeID>	1890048663	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp66	</destSignalName>
													<priority>	18	</priority>
													<minPathToEnd>	18	</minPathToEnd>
													<fastestStepForAlap>	27	</fastestStepForAlap>
													<componentID>	1890048663	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	469772617	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	18	</priority>
															<minPathToEnd>	18	</minPathToEnd>
															<fastestStepForAlap>	27	</fastestStepForAlap>
															<componentID>	2134952836	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	1318487547	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp67	</destSignalName>
															<priority>	18	</priority>
															<minPathToEnd>	18	</minPathToEnd>
															<fastestStepForAlap>	27	</fastestStepForAlap>
															<componentID>	1318487547	</componentID>
															<type>	int	</type>
															<value>	4	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp67&nbsp;=&nbsp;32'sh00000004&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</srcNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Cast>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	2083932683	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	double	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp10	</destSignalName>
											<priority>	11	</priority>
											<minPathToEnd>	11	</minPathToEnd>
											<fastestStepForAlap>	34	</fastestStepForAlap>
											<componentID>	2083932683	</componentID>
											<type>	double	</type>
											<value>	2000.07	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp10&nbsp;=&nbsp;64'h409f4047ae147ae1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</falseNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;?:&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Conditional>
					</assignNode>
				</ArrayAccess>
				<ArrayAccess>
					<nodeID>	1345804258	</nodeID>
					<startStep>	39	</startStep>
					<endStep>	39	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp83	</destSignalName>
					<priority>	6	</priority>
					<minPathToEnd>	6	</minPathToEnd>
					<fastestStepForAlap>	39	</fastestStepForAlap>
					<componentID>	1158208203	</componentID>
					<variableName>	ax	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	0	</variableID>
					<dependence>		</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_ax_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<Binary>
							<nodeID>	1634394002	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp84	</destSignalName>
							<priority>	6	</priority>
							<minPathToEnd>	6	</minPathToEnd>
							<fastestStepForAlap>	39	</fastestStepForAlap>
							<componentID>	1634394002	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	796662837	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_setArray_l_3	</destSignalName>
									<priority>	6	</priority>
									<minPathToEnd>	6	</minPathToEnd>
									<fastestStepForAlap>	39	</fastestStepForAlap>
									<componentID>	2134952836	</componentID>
									<variableName>	l	</variableName>
									<type>	int	</type>
									<variableID>	3	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	2099246061	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp85	</destSignalName>
									<priority>	6	</priority>
									<minPathToEnd>	6	</minPathToEnd>
									<fastestStepForAlap>	39	</fastestStepForAlap>
									<componentID>	2099246061	</componentID>
									<type>	int	</type>
									<value>	5	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp85&nbsp;=&nbsp;32'sh00000005&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</offset>
					<assignNode>
						<Conditional>
							<nodeID>	1019710664	</nodeID>
							<startStep>	39	</startStep>
							<endStep>	39	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp86	</destSignalName>
							<priority>	6	</priority>
							<minPathToEnd>	6	</minPathToEnd>
							<fastestStepForAlap>	39	</fastestStepForAlap>
							<componentID>	1019710664	</componentID>
							<condNode>
								<Binary>
									<nodeID>	1357626788	</nodeID>
									<startStep>	39	</startStep>
									<endStep>	39	</endStep>
									<destType>	boolean	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp24	</destSignalName>
									<priority>	6	</priority>
									<minPathToEnd>	6	</minPathToEnd>
									<fastestStepForAlap>	39	</fastestStepForAlap>
									<componentID>	1357626788	</componentID>
									<op>	LT	</op>
									<ipcore>	notUsed	</ipcore>
									<leftNode>
										<Literal>
											<nodeID>	619676541	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp12	</destSignalName>
											<priority>	6	</priority>
											<minPathToEnd>	6	</minPathToEnd>
											<fastestStepForAlap>	39	</fastestStepForAlap>
											<componentID>	619676541	</componentID>
											<type>	int	</type>
											<value>	8	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp12&nbsp;=&nbsp;32'sh00000008&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</leftNode>

									<rightNode>
										<Binary>
											<nodeID>	1755420284	</nodeID>
											<startStep>	2	</startStep>
											<endStep>	39	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp26	</destSignalName>
											<priority>	43	</priority>
											<minPathToEnd>	43	</minPathToEnd>
											<fastestStepForAlap>	2	</fastestStepForAlap>
											<componentID>	399511404	</componentID>
											<op>	%	</op>
											<ipcore>	DivInt_inst_1	</ipcore>
											<leftNode>
												<Binary>
													<nodeID>	1218370702	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp84	</destSignalName>
													<priority>	43	</priority>
													<minPathToEnd>	43	</minPathToEnd>
													<fastestStepForAlap>	2	</fastestStepForAlap>
													<componentID>	1218370702	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	899814369	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	43	</priority>
															<minPathToEnd>	43	</minPathToEnd>
															<fastestStepForAlap>	2	</fastestStepForAlap>
															<componentID>	2134952836	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	600257609	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp85	</destSignalName>
															<priority>	43	</priority>
															<minPathToEnd>	43	</minPathToEnd>
															<fastestStepForAlap>	2	</fastestStepForAlap>
															<componentID>	600257609	</componentID>
															<type>	int	</type>
															<value>	5	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp85&nbsp;=&nbsp;32'sh00000005&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	1798944504	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp14	</destSignalName>
													<priority>	43	</priority>
													<minPathToEnd>	43	</minPathToEnd>
													<fastestStepForAlap>	2	</fastestStepForAlap>
													<componentID>	1798944504	</componentID>
													<type>	int	</type>
													<value>	17	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp14&nbsp;=&nbsp;32'sh00000011&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;DivInt_inst_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&lt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</condNode>
							<trueNode>
								<Binary>
									<nodeID>	438012615	</nodeID>
									<startStep>	17	</startStep>
									<endStep>	22	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp14_float	</destSignalName>
									<priority>	11	</priority>
									<minPathToEnd>	11	</minPathToEnd>
									<fastestStepForAlap>	34	</fastestStepForAlap>
									<componentID>	1889964162	</componentID>
									<op>	*	</op>
									<ipcore>	MultFloat_inst_0	</ipcore>
									<leftNode>
										<Cast>
											<nodeID>	104078389	</nodeID>
											<startStep>	10	</startStep>
											<endStep>	17	</endStep>
											<destType>	double	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp7	</destSignalName>
											<priority>	18	</priority>
											<minPathToEnd>	18	</minPathToEnd>
											<fastestStepForAlap>	27	</fastestStepForAlap>
											<componentID>	1038405636	</componentID>
											<castType>	double	</castType>
											<ipcore>	FixedToFloat_inst_0	</ipcore>
											<srcNode>
												<Binary>
													<nodeID>	1193795265	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp84	</destSignalName>
													<priority>	18	</priority>
													<minPathToEnd>	18	</minPathToEnd>
													<fastestStepForAlap>	27	</fastestStepForAlap>
													<componentID>	1193795265	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	177304934	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	18	</priority>
															<minPathToEnd>	18	</minPathToEnd>
															<fastestStepForAlap>	27	</fastestStepForAlap>
															<componentID>	2134952836	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	1404207349	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp85	</destSignalName>
															<priority>	18	</priority>
															<minPathToEnd>	18	</minPathToEnd>
															<fastestStepForAlap>	27	</fastestStepForAlap>
															<componentID>	1404207349	</componentID>
															<type>	int	</type>
															<value>	5	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp85&nbsp;=&nbsp;32'sh00000005&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</srcNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Cast>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	1815117760	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	double	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp8	</destSignalName>
											<priority>	11	</priority>
											<minPathToEnd>	11	</minPathToEnd>
											<fastestStepForAlap>	34	</fastestStepForAlap>
											<componentID>	1815117760	</componentID>
											<type>	double	</type>
											<value>	80.12	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp8&nbsp;=&nbsp;64'h405407ae147ae148&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</trueNode>
							<falseNode>
								<Binary>
									<nodeID>	1678986685	</nodeID>
									<startStep>	18	</startStep>
									<endStep>	23	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp13_float	</destSignalName>
									<priority>	11	</priority>
									<minPathToEnd>	11	</minPathToEnd>
									<fastestStepForAlap>	34	</fastestStepForAlap>
									<componentID>	1197047957	</componentID>
									<op>	+	</op>
									<ipcore>	AddFloat_inst_0	</ipcore>
									<leftNode>
										<Cast>
											<nodeID>	794093215	</nodeID>
											<startStep>	11	</startStep>
											<endStep>	18	</endStep>
											<destType>	double	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp7	</destSignalName>
											<priority>	18	</priority>
											<minPathToEnd>	18	</minPathToEnd>
											<fastestStepForAlap>	27	</fastestStepForAlap>
											<componentID>	1038405636	</componentID>
											<castType>	double	</castType>
											<ipcore>	FixedToFloat_inst_0	</ipcore>
											<srcNode>
												<Binary>
													<nodeID>	1861282047	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp84	</destSignalName>
													<priority>	18	</priority>
													<minPathToEnd>	18	</minPathToEnd>
													<fastestStepForAlap>	27	</fastestStepForAlap>
													<componentID>	1861282047	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	173078080	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	18	</priority>
															<minPathToEnd>	18	</minPathToEnd>
															<fastestStepForAlap>	27	</fastestStepForAlap>
															<componentID>	2134952836	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	1230432522	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp85	</destSignalName>
															<priority>	18	</priority>
															<minPathToEnd>	18	</minPathToEnd>
															<fastestStepForAlap>	27	</fastestStepForAlap>
															<componentID>	1230432522	</componentID>
															<type>	int	</type>
															<value>	5	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp85&nbsp;=&nbsp;32'sh00000005&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</srcNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Cast>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	1759360291	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	double	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp10	</destSignalName>
											<priority>	11	</priority>
											<minPathToEnd>	11	</minPathToEnd>
											<fastestStepForAlap>	34	</fastestStepForAlap>
											<componentID>	1759360291	</componentID>
											<type>	double	</type>
											<value>	2000.07	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp10&nbsp;=&nbsp;64'h409f4047ae147ae1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</falseNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;?:&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Conditional>
					</assignNode>
				</ArrayAccess>
				<ArrayAccess>
					<nodeID>	866075294	</nodeID>
					<startStep>	40	</startStep>
					<endStep>	40	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp101	</destSignalName>
					<priority>	5	</priority>
					<minPathToEnd>	5	</minPathToEnd>
					<fastestStepForAlap>	40	</fastestStepForAlap>
					<componentID>	2100073268	</componentID>
					<variableName>	ax	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	2	</variableID>
					<dependence>		</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_setArray_ax_2_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_setArray_ax_2_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_setArray_ax_2_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_setArray_ax_2_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<Binary>
							<nodeID>	483306892	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp102	</destSignalName>
							<priority>	5	</priority>
							<minPathToEnd>	5	</minPathToEnd>
							<fastestStepForAlap>	40	</fastestStepForAlap>
							<componentID>	483306892	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1155780890	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_setArray_l_3	</destSignalName>
									<priority>	5	</priority>
									<minPathToEnd>	5	</minPathToEnd>
									<fastestStepForAlap>	40	</fastestStepForAlap>
									<componentID>	2134952836	</componentID>
									<variableName>	l	</variableName>
									<type>	int	</type>
									<variableID>	3	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1219831115	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp103	</destSignalName>
									<priority>	5	</priority>
									<minPathToEnd>	5	</minPathToEnd>
									<fastestStepForAlap>	40	</fastestStepForAlap>
									<componentID>	1219831115	</componentID>
									<type>	int	</type>
									<value>	6	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp103&nbsp;=&nbsp;32'sh00000006&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</offset>
					<assignNode>
						<Conditional>
							<nodeID>	1822655543	</nodeID>
							<startStep>	40	</startStep>
							<endStep>	40	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp104	</destSignalName>
							<priority>	5	</priority>
							<minPathToEnd>	5	</minPathToEnd>
							<fastestStepForAlap>	40	</fastestStepForAlap>
							<componentID>	1822655543	</componentID>
							<condNode>
								<Binary>
									<nodeID>	1664970393	</nodeID>
									<startStep>	40	</startStep>
									<endStep>	40	</endStep>
									<destType>	boolean	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp11	</destSignalName>
									<priority>	5	</priority>
									<minPathToEnd>	5	</minPathToEnd>
									<fastestStepForAlap>	40	</fastestStepForAlap>
									<componentID>	1664970393	</componentID>
									<op>	LT	</op>
									<ipcore>	notUsed	</ipcore>
									<leftNode>
										<Literal>
											<nodeID>	1445474741	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp12	</destSignalName>
											<priority>	5	</priority>
											<minPathToEnd>	5	</minPathToEnd>
											<fastestStepForAlap>	40	</fastestStepForAlap>
											<componentID>	1445474741	</componentID>
											<type>	int	</type>
											<value>	8	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp12&nbsp;=&nbsp;32'sh00000008&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</leftNode>

									<rightNode>
										<Binary>
											<nodeID>	1758957123	</nodeID>
											<startStep>	3	</startStep>
											<endStep>	40	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp13	</destSignalName>
											<priority>	42	</priority>
											<minPathToEnd>	42	</minPathToEnd>
											<fastestStepForAlap>	3	</fastestStepForAlap>
											<componentID>	763443489	</componentID>
											<op>	%	</op>
											<ipcore>	DivInt_inst_0	</ipcore>
											<leftNode>
												<Binary>
													<nodeID>	532481659	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp102	</destSignalName>
													<priority>	42	</priority>
													<minPathToEnd>	42	</minPathToEnd>
													<fastestStepForAlap>	3	</fastestStepForAlap>
													<componentID>	532481659	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	854885764	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	42	</priority>
															<minPathToEnd>	42	</minPathToEnd>
															<fastestStepForAlap>	3	</fastestStepForAlap>
															<componentID>	2134952836	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	1399437118	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp103	</destSignalName>
															<priority>	42	</priority>
															<minPathToEnd>	42	</minPathToEnd>
															<fastestStepForAlap>	3	</fastestStepForAlap>
															<componentID>	1399437118	</componentID>
															<type>	int	</type>
															<value>	6	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp103&nbsp;=&nbsp;32'sh00000006&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	1098740282	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp14	</destSignalName>
													<priority>	42	</priority>
													<minPathToEnd>	42	</minPathToEnd>
													<fastestStepForAlap>	3	</fastestStepForAlap>
													<componentID>	1098740282	</componentID>
													<type>	int	</type>
													<value>	17	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp14&nbsp;=&nbsp;32'sh00000011&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;DivInt_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&lt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</condNode>
							<trueNode>
								<Binary>
									<nodeID>	316039021	</nodeID>
									<startStep>	19	</startStep>
									<endStep>	24	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp12_float	</destSignalName>
									<priority>	10	</priority>
									<minPathToEnd>	10	</minPathToEnd>
									<fastestStepForAlap>	35	</fastestStepForAlap>
									<componentID>	1889964162	</componentID>
									<op>	*	</op>
									<ipcore>	MultFloat_inst_0	</ipcore>
									<leftNode>
										<Cast>
											<nodeID>	940766916	</nodeID>
											<startStep>	12	</startStep>
											<endStep>	19	</endStep>
											<destType>	double	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp7	</destSignalName>
											<priority>	17	</priority>
											<minPathToEnd>	17	</minPathToEnd>
											<fastestStepForAlap>	28	</fastestStepForAlap>
											<componentID>	1038405636	</componentID>
											<castType>	double	</castType>
											<ipcore>	FixedToFloat_inst_0	</ipcore>
											<srcNode>
												<Binary>
													<nodeID>	1694947998	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp102	</destSignalName>
													<priority>	17	</priority>
													<minPathToEnd>	17	</minPathToEnd>
													<fastestStepForAlap>	28	</fastestStepForAlap>
													<componentID>	1694947998	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	620424931	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	17	</priority>
															<minPathToEnd>	17	</minPathToEnd>
															<fastestStepForAlap>	28	</fastestStepForAlap>
															<componentID>	2134952836	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	1448709132	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp103	</destSignalName>
															<priority>	17	</priority>
															<minPathToEnd>	17	</minPathToEnd>
															<fastestStepForAlap>	28	</fastestStepForAlap>
															<componentID>	1448709132	</componentID>
															<type>	int	</type>
															<value>	6	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp103&nbsp;=&nbsp;32'sh00000006&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</srcNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Cast>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	284791838	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	double	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp8	</destSignalName>
											<priority>	10	</priority>
											<minPathToEnd>	10	</minPathToEnd>
											<fastestStepForAlap>	35	</fastestStepForAlap>
											<componentID>	284791838	</componentID>
											<type>	double	</type>
											<value>	80.12	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp8&nbsp;=&nbsp;64'h405407ae147ae148&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</trueNode>
							<falseNode>
								<Binary>
									<nodeID>	1902855750	</nodeID>
									<startStep>	20	</startStep>
									<endStep>	25	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp11_float	</destSignalName>
									<priority>	10	</priority>
									<minPathToEnd>	10	</minPathToEnd>
									<fastestStepForAlap>	35	</fastestStepForAlap>
									<componentID>	1197047957	</componentID>
									<op>	+	</op>
									<ipcore>	AddFloat_inst_0	</ipcore>
									<leftNode>
										<Cast>
											<nodeID>	970119126	</nodeID>
											<startStep>	13	</startStep>
											<endStep>	20	</endStep>
											<destType>	double	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp7	</destSignalName>
											<priority>	17	</priority>
											<minPathToEnd>	17	</minPathToEnd>
											<fastestStepForAlap>	28	</fastestStepForAlap>
											<componentID>	1038405636	</componentID>
											<castType>	double	</castType>
											<ipcore>	FixedToFloat_inst_0	</ipcore>
											<srcNode>
												<Binary>
													<nodeID>	1096302658	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp102	</destSignalName>
													<priority>	17	</priority>
													<minPathToEnd>	17	</minPathToEnd>
													<fastestStepForAlap>	28	</fastestStepForAlap>
													<componentID>	1096302658	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	149081746	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	17	</priority>
															<minPathToEnd>	17	</minPathToEnd>
															<fastestStepForAlap>	28	</fastestStepForAlap>
															<componentID>	2134952836	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	1650972620	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp103	</destSignalName>
															<priority>	17	</priority>
															<minPathToEnd>	17	</minPathToEnd>
															<fastestStepForAlap>	28	</fastestStepForAlap>
															<componentID>	1650972620	</componentID>
															<type>	int	</type>
															<value>	6	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp103&nbsp;=&nbsp;32'sh00000006&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</srcNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Cast>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	260621453	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	double	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp10	</destSignalName>
											<priority>	10	</priority>
											<minPathToEnd>	10	</minPathToEnd>
											<fastestStepForAlap>	35	</fastestStepForAlap>
											<componentID>	260621453	</componentID>
											<type>	double	</type>
											<value>	2000.07	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp10&nbsp;=&nbsp;64'h409f4047ae147ae1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</falseNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;?:&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Conditional>
					</assignNode>
				</ArrayAccess>
				<ArrayAccess>
					<nodeID>	1545604338	</nodeID>
					<startStep>	40	</startStep>
					<endStep>	40	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp119	</destSignalName>
					<priority>	5	</priority>
					<minPathToEnd>	5	</minPathToEnd>
					<fastestStepForAlap>	40	</fastestStepForAlap>
					<componentID>	1158208203	</componentID>
					<variableName>	ax	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	0	</variableID>
					<dependence>		</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_ax_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<Binary>
							<nodeID>	1009914654	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp120	</destSignalName>
							<priority>	5	</priority>
							<minPathToEnd>	5	</minPathToEnd>
							<fastestStepForAlap>	40	</fastestStepForAlap>
							<componentID>	1009914654	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	2072327537	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_setArray_l_3	</destSignalName>
									<priority>	5	</priority>
									<minPathToEnd>	5	</minPathToEnd>
									<fastestStepForAlap>	40	</fastestStepForAlap>
									<componentID>	2134952836	</componentID>
									<variableName>	l	</variableName>
									<type>	int	</type>
									<variableID>	3	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1719127313	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp121	</destSignalName>
									<priority>	5	</priority>
									<minPathToEnd>	5	</minPathToEnd>
									<fastestStepForAlap>	40	</fastestStepForAlap>
									<componentID>	1719127313	</componentID>
									<type>	int	</type>
									<value>	7	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp121&nbsp;=&nbsp;32'sh00000007&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</offset>
					<assignNode>
						<Conditional>
							<nodeID>	1127762853	</nodeID>
							<startStep>	40	</startStep>
							<endStep>	40	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp122	</destSignalName>
							<priority>	5	</priority>
							<minPathToEnd>	5	</minPathToEnd>
							<fastestStepForAlap>	40	</fastestStepForAlap>
							<componentID>	1127762853	</componentID>
							<condNode>
								<Binary>
									<nodeID>	619601949	</nodeID>
									<startStep>	40	</startStep>
									<endStep>	40	</endStep>
									<destType>	boolean	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp24	</destSignalName>
									<priority>	5	</priority>
									<minPathToEnd>	5	</minPathToEnd>
									<fastestStepForAlap>	40	</fastestStepForAlap>
									<componentID>	619601949	</componentID>
									<op>	LT	</op>
									<ipcore>	notUsed	</ipcore>
									<leftNode>
										<Literal>
											<nodeID>	501752540	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp12	</destSignalName>
											<priority>	5	</priority>
											<minPathToEnd>	5	</minPathToEnd>
											<fastestStepForAlap>	40	</fastestStepForAlap>
											<componentID>	501752540	</componentID>
											<type>	int	</type>
											<value>	8	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp12&nbsp;=&nbsp;32'sh00000008&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</leftNode>

									<rightNode>
										<Binary>
											<nodeID>	1934141658	</nodeID>
											<startStep>	3	</startStep>
											<endStep>	40	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp26	</destSignalName>
											<priority>	42	</priority>
											<minPathToEnd>	42	</minPathToEnd>
											<fastestStepForAlap>	3	</fastestStepForAlap>
											<componentID>	399511404	</componentID>
											<op>	%	</op>
											<ipcore>	DivInt_inst_1	</ipcore>
											<leftNode>
												<Binary>
													<nodeID>	658881367	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp120	</destSignalName>
													<priority>	42	</priority>
													<minPathToEnd>	42	</minPathToEnd>
													<fastestStepForAlap>	3	</fastestStepForAlap>
													<componentID>	658881367	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	1393451237	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	42	</priority>
															<minPathToEnd>	42	</minPathToEnd>
															<fastestStepForAlap>	3	</fastestStepForAlap>
															<componentID>	2134952836	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	1425769724	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp121	</destSignalName>
															<priority>	42	</priority>
															<minPathToEnd>	42	</minPathToEnd>
															<fastestStepForAlap>	3	</fastestStepForAlap>
															<componentID>	1425769724	</componentID>
															<type>	int	</type>
															<value>	7	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp121&nbsp;=&nbsp;32'sh00000007&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	1289218042	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp14	</destSignalName>
													<priority>	42	</priority>
													<minPathToEnd>	42	</minPathToEnd>
													<fastestStepForAlap>	3	</fastestStepForAlap>
													<componentID>	1289218042	</componentID>
													<type>	int	</type>
													<value>	17	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp14&nbsp;=&nbsp;32'sh00000011&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;DivInt_inst_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&lt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</condNode>
							<trueNode>
								<Binary>
									<nodeID>	1925117311	</nodeID>
									<startStep>	21	</startStep>
									<endStep>	26	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp10_float	</destSignalName>
									<priority>	10	</priority>
									<minPathToEnd>	10	</minPathToEnd>
									<fastestStepForAlap>	35	</fastestStepForAlap>
									<componentID>	1889964162	</componentID>
									<op>	*	</op>
									<ipcore>	MultFloat_inst_0	</ipcore>
									<leftNode>
										<Cast>
											<nodeID>	1458020275	</nodeID>
											<startStep>	14	</startStep>
											<endStep>	21	</endStep>
											<destType>	double	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp7	</destSignalName>
											<priority>	17	</priority>
											<minPathToEnd>	17	</minPathToEnd>
											<fastestStepForAlap>	28	</fastestStepForAlap>
											<componentID>	1038405636	</componentID>
											<castType>	double	</castType>
											<ipcore>	FixedToFloat_inst_0	</ipcore>
											<srcNode>
												<Binary>
													<nodeID>	10866008	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp120	</destSignalName>
													<priority>	17	</priority>
													<minPathToEnd>	17	</minPathToEnd>
													<fastestStepForAlap>	28	</fastestStepForAlap>
													<componentID>	10866008	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	88886461	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	17	</priority>
															<minPathToEnd>	17	</minPathToEnd>
															<fastestStepForAlap>	28	</fastestStepForAlap>
															<componentID>	2134952836	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	1413615362	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp121	</destSignalName>
															<priority>	17	</priority>
															<minPathToEnd>	17	</minPathToEnd>
															<fastestStepForAlap>	28	</fastestStepForAlap>
															<componentID>	1413615362	</componentID>
															<type>	int	</type>
															<value>	7	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp121&nbsp;=&nbsp;32'sh00000007&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</srcNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Cast>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	1021802373	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	double	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp8	</destSignalName>
											<priority>	10	</priority>
											<minPathToEnd>	10	</minPathToEnd>
											<fastestStepForAlap>	35	</fastestStepForAlap>
											<componentID>	1021802373	</componentID>
											<type>	double	</type>
											<value>	80.12	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp8&nbsp;=&nbsp;64'h405407ae147ae148&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</trueNode>
							<falseNode>
								<Binary>
									<nodeID>	5757952	</nodeID>
									<startStep>	22	</startStep>
									<endStep>	27	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp9_float	</destSignalName>
									<priority>	10	</priority>
									<minPathToEnd>	10	</minPathToEnd>
									<fastestStepForAlap>	35	</fastestStepForAlap>
									<componentID>	1197047957	</componentID>
									<op>	+	</op>
									<ipcore>	AddFloat_inst_0	</ipcore>
									<leftNode>
										<Cast>
											<nodeID>	137135149	</nodeID>
											<startStep>	15	</startStep>
											<endStep>	22	</endStep>
											<destType>	double	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp7	</destSignalName>
											<priority>	17	</priority>
											<minPathToEnd>	17	</minPathToEnd>
											<fastestStepForAlap>	28	</fastestStepForAlap>
											<componentID>	1038405636	</componentID>
											<castType>	double	</castType>
											<ipcore>	FixedToFloat_inst_0	</ipcore>
											<srcNode>
												<Binary>
													<nodeID>	580496012	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp120	</destSignalName>
													<priority>	17	</priority>
													<minPathToEnd>	17	</minPathToEnd>
													<fastestStepForAlap>	28	</fastestStepForAlap>
													<componentID>	580496012	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	378265363	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	17	</priority>
															<minPathToEnd>	17	</minPathToEnd>
															<fastestStepForAlap>	28	</fastestStepForAlap>
															<componentID>	2134952836	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	954360821	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp121	</destSignalName>
															<priority>	17	</priority>
															<minPathToEnd>	17	</minPathToEnd>
															<fastestStepForAlap>	28	</fastestStepForAlap>
															<componentID>	954360821	</componentID>
															<type>	int	</type>
															<value>	7	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp121&nbsp;=&nbsp;32'sh00000007&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</srcNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Cast>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	386959104	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	double	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp10	</destSignalName>
											<priority>	10	</priority>
											<minPathToEnd>	10	</minPathToEnd>
											<fastestStepForAlap>	35	</fastestStepForAlap>
											<componentID>	386959104	</componentID>
											<type>	double	</type>
											<value>	2000.07	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp10&nbsp;=&nbsp;64'h409f4047ae147ae1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</falseNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;?:&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Conditional>
					</assignNode>
				</ArrayAccess>
				<ArrayAccess>
					<nodeID>	1041177812	</nodeID>
					<startStep>	41	</startStep>
					<endStep>	41	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp137	</destSignalName>
					<priority>	4	</priority>
					<minPathToEnd>	4	</minPathToEnd>
					<fastestStepForAlap>	41	</fastestStepForAlap>
					<componentID>	2100073268	</componentID>
					<variableName>	ax	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	2	</variableID>
					<dependence>		</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_setArray_ax_2_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_setArray_ax_2_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_setArray_ax_2_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_setArray_ax_2_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<Binary>
							<nodeID>	1378730528	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp138	</destSignalName>
							<priority>	4	</priority>
							<minPathToEnd>	4	</minPathToEnd>
							<fastestStepForAlap>	41	</fastestStepForAlap>
							<componentID>	1378730528	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	975432966	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_setArray_l_3	</destSignalName>
									<priority>	4	</priority>
									<minPathToEnd>	4	</minPathToEnd>
									<fastestStepForAlap>	41	</fastestStepForAlap>
									<componentID>	2134952836	</componentID>
									<variableName>	l	</variableName>
									<type>	int	</type>
									<variableID>	3	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	211698364	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp12	</destSignalName>
									<priority>	4	</priority>
									<minPathToEnd>	4	</minPathToEnd>
									<fastestStepForAlap>	41	</fastestStepForAlap>
									<componentID>	211698364	</componentID>
									<type>	int	</type>
									<value>	8	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp12&nbsp;=&nbsp;32'sh00000008&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</offset>
					<assignNode>
						<Conditional>
							<nodeID>	1781484316	</nodeID>
							<startStep>	41	</startStep>
							<endStep>	41	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp140	</destSignalName>
							<priority>	4	</priority>
							<minPathToEnd>	4	</minPathToEnd>
							<fastestStepForAlap>	41	</fastestStepForAlap>
							<componentID>	1781484316	</componentID>
							<condNode>
								<Binary>
									<nodeID>	1189892538	</nodeID>
									<startStep>	41	</startStep>
									<endStep>	41	</endStep>
									<destType>	boolean	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp11	</destSignalName>
									<priority>	4	</priority>
									<minPathToEnd>	4	</minPathToEnd>
									<fastestStepForAlap>	41	</fastestStepForAlap>
									<componentID>	1189892538	</componentID>
									<op>	LT	</op>
									<ipcore>	notUsed	</ipcore>
									<leftNode>
										<Literal>
											<nodeID>	1156165302	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp12	</destSignalName>
											<priority>	4	</priority>
											<minPathToEnd>	4	</minPathToEnd>
											<fastestStepForAlap>	41	</fastestStepForAlap>
											<componentID>	1156165302	</componentID>
											<type>	int	</type>
											<value>	8	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp12&nbsp;=&nbsp;32'sh00000008&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</leftNode>

									<rightNode>
										<Binary>
											<nodeID>	1238192658	</nodeID>
											<startStep>	4	</startStep>
											<endStep>	41	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp13	</destSignalName>
											<priority>	41	</priority>
											<minPathToEnd>	41	</minPathToEnd>
											<fastestStepForAlap>	4	</fastestStepForAlap>
											<componentID>	763443489	</componentID>
											<op>	%	</op>
											<ipcore>	DivInt_inst_0	</ipcore>
											<leftNode>
												<Binary>
													<nodeID>	1187463576	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp138	</destSignalName>
													<priority>	41	</priority>
													<minPathToEnd>	41	</minPathToEnd>
													<fastestStepForAlap>	4	</fastestStepForAlap>
													<componentID>	1187463576	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	1134790261	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	41	</priority>
															<minPathToEnd>	41	</minPathToEnd>
															<fastestStepForAlap>	4	</fastestStepForAlap>
															<componentID>	2134952836	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	617647620	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp12	</destSignalName>
															<priority>	41	</priority>
															<minPathToEnd>	41	</minPathToEnd>
															<fastestStepForAlap>	4	</fastestStepForAlap>
															<componentID>	617647620	</componentID>
															<type>	int	</type>
															<value>	8	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp12&nbsp;=&nbsp;32'sh00000008&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	2015083389	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp14	</destSignalName>
													<priority>	41	</priority>
													<minPathToEnd>	41	</minPathToEnd>
													<fastestStepForAlap>	4	</fastestStepForAlap>
													<componentID>	2015083389	</componentID>
													<type>	int	</type>
													<value>	17	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp14&nbsp;=&nbsp;32'sh00000011&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;DivInt_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&lt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</condNode>
							<trueNode>
								<Binary>
									<nodeID>	1689405733	</nodeID>
									<startStep>	23	</startStep>
									<endStep>	28	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp8_float	</destSignalName>
									<priority>	9	</priority>
									<minPathToEnd>	9	</minPathToEnd>
									<fastestStepForAlap>	36	</fastestStepForAlap>
									<componentID>	1889964162	</componentID>
									<op>	*	</op>
									<ipcore>	MultFloat_inst_0	</ipcore>
									<leftNode>
										<Cast>
											<nodeID>	1960857544	</nodeID>
											<startStep>	16	</startStep>
											<endStep>	23	</endStep>
											<destType>	double	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp7	</destSignalName>
											<priority>	16	</priority>
											<minPathToEnd>	16	</minPathToEnd>
											<fastestStepForAlap>	29	</fastestStepForAlap>
											<componentID>	1038405636	</componentID>
											<castType>	double	</castType>
											<ipcore>	FixedToFloat_inst_0	</ipcore>
											<srcNode>
												<Binary>
													<nodeID>	848695146	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp138	</destSignalName>
													<priority>	16	</priority>
													<minPathToEnd>	16	</minPathToEnd>
													<fastestStepForAlap>	29	</fastestStepForAlap>
													<componentID>	848695146	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	432935448	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	16	</priority>
															<minPathToEnd>	16	</minPathToEnd>
															<fastestStepForAlap>	29	</fastestStepForAlap>
															<componentID>	2134952836	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	671478500	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp12	</destSignalName>
															<priority>	16	</priority>
															<minPathToEnd>	16	</minPathToEnd>
															<fastestStepForAlap>	29	</fastestStepForAlap>
															<componentID>	671478500	</componentID>
															<type>	int	</type>
															<value>	8	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp12&nbsp;=&nbsp;32'sh00000008&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</srcNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Cast>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	512584515	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	double	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp8	</destSignalName>
											<priority>	9	</priority>
											<minPathToEnd>	9	</minPathToEnd>
											<fastestStepForAlap>	36	</fastestStepForAlap>
											<componentID>	512584515	</componentID>
											<type>	double	</type>
											<value>	80.12	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp8&nbsp;=&nbsp;64'h405407ae147ae148&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</trueNode>
							<falseNode>
								<Binary>
									<nodeID>	1451035488	</nodeID>
									<startStep>	24	</startStep>
									<endStep>	29	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp7_float	</destSignalName>
									<priority>	9	</priority>
									<minPathToEnd>	9	</minPathToEnd>
									<fastestStepForAlap>	36	</fastestStepForAlap>
									<componentID>	1197047957	</componentID>
									<op>	+	</op>
									<ipcore>	AddFloat_inst_0	</ipcore>
									<leftNode>
										<Cast>
											<nodeID>	729151484	</nodeID>
											<startStep>	17	</startStep>
											<endStep>	24	</endStep>
											<destType>	double	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp7	</destSignalName>
											<priority>	16	</priority>
											<minPathToEnd>	16	</minPathToEnd>
											<fastestStepForAlap>	29	</fastestStepForAlap>
											<componentID>	1038405636	</componentID>
											<castType>	double	</castType>
											<ipcore>	FixedToFloat_inst_0	</ipcore>
											<srcNode>
												<Binary>
													<nodeID>	1307301806	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp138	</destSignalName>
													<priority>	16	</priority>
													<minPathToEnd>	16	</minPathToEnd>
													<fastestStepForAlap>	29	</fastestStepForAlap>
													<componentID>	1307301806	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	916260985	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	16	</priority>
															<minPathToEnd>	16	</minPathToEnd>
															<fastestStepForAlap>	29	</fastestStepForAlap>
															<componentID>	2134952836	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	2140625905	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp12	</destSignalName>
															<priority>	16	</priority>
															<minPathToEnd>	16	</minPathToEnd>
															<fastestStepForAlap>	29	</fastestStepForAlap>
															<componentID>	2140625905	</componentID>
															<type>	int	</type>
															<value>	8	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp12&nbsp;=&nbsp;32'sh00000008&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</srcNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Cast>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	706047144	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	double	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp10	</destSignalName>
											<priority>	9	</priority>
											<minPathToEnd>	9	</minPathToEnd>
											<fastestStepForAlap>	36	</fastestStepForAlap>
											<componentID>	706047144	</componentID>
											<type>	double	</type>
											<value>	2000.07	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp10&nbsp;=&nbsp;64'h409f4047ae147ae1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</falseNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;?:&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Conditional>
					</assignNode>
				</ArrayAccess>
				<ArrayAccess>
					<nodeID>	1687199533	</nodeID>
					<startStep>	41	</startStep>
					<endStep>	41	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp155	</destSignalName>
					<priority>	4	</priority>
					<minPathToEnd>	4	</minPathToEnd>
					<fastestStepForAlap>	41	</fastestStepForAlap>
					<componentID>	1158208203	</componentID>
					<variableName>	ax	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	0	</variableID>
					<dependence>		</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_ax_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<Binary>
							<nodeID>	1388476143	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp156	</destSignalName>
							<priority>	4	</priority>
							<minPathToEnd>	4	</minPathToEnd>
							<fastestStepForAlap>	41	</fastestStepForAlap>
							<componentID>	1388476143	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1561227099	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_setArray_l_3	</destSignalName>
									<priority>	4	</priority>
									<minPathToEnd>	4	</minPathToEnd>
									<fastestStepForAlap>	41	</fastestStepForAlap>
									<componentID>	2134952836	</componentID>
									<variableName>	l	</variableName>
									<type>	int	</type>
									<variableID>	3	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1588653847	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp157	</destSignalName>
									<priority>	4	</priority>
									<minPathToEnd>	4	</minPathToEnd>
									<fastestStepForAlap>	41	</fastestStepForAlap>
									<componentID>	1588653847	</componentID>
									<type>	int	</type>
									<value>	9	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp157&nbsp;=&nbsp;32'sh00000009&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</offset>
					<assignNode>
						<Conditional>
							<nodeID>	841023378	</nodeID>
							<startStep>	41	</startStep>
							<endStep>	41	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp158	</destSignalName>
							<priority>	4	</priority>
							<minPathToEnd>	4	</minPathToEnd>
							<fastestStepForAlap>	41	</fastestStepForAlap>
							<componentID>	841023378	</componentID>
							<condNode>
								<Binary>
									<nodeID>	342549492	</nodeID>
									<startStep>	41	</startStep>
									<endStep>	41	</endStep>
									<destType>	boolean	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp24	</destSignalName>
									<priority>	4	</priority>
									<minPathToEnd>	4	</minPathToEnd>
									<fastestStepForAlap>	41	</fastestStepForAlap>
									<componentID>	342549492	</componentID>
									<op>	LT	</op>
									<ipcore>	notUsed	</ipcore>
									<leftNode>
										<Literal>
											<nodeID>	1973138084	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp12	</destSignalName>
											<priority>	4	</priority>
											<minPathToEnd>	4	</minPathToEnd>
											<fastestStepForAlap>	41	</fastestStepForAlap>
											<componentID>	1973138084	</componentID>
											<type>	int	</type>
											<value>	8	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp12&nbsp;=&nbsp;32'sh00000008&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</leftNode>

									<rightNode>
										<Binary>
											<nodeID>	1089300814	</nodeID>
											<startStep>	4	</startStep>
											<endStep>	41	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp26	</destSignalName>
											<priority>	41	</priority>
											<minPathToEnd>	41	</minPathToEnd>
											<fastestStepForAlap>	4	</fastestStepForAlap>
											<componentID>	399511404	</componentID>
											<op>	%	</op>
											<ipcore>	DivInt_inst_1	</ipcore>
											<leftNode>
												<Binary>
													<nodeID>	580690223	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp156	</destSignalName>
													<priority>	41	</priority>
													<minPathToEnd>	41	</minPathToEnd>
													<fastestStepForAlap>	4	</fastestStepForAlap>
													<componentID>	580690223	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	1494885993	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	41	</priority>
															<minPathToEnd>	41	</minPathToEnd>
															<fastestStepForAlap>	4	</fastestStepForAlap>
															<componentID>	2134952836	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	1137698098	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp157	</destSignalName>
															<priority>	41	</priority>
															<minPathToEnd>	41	</minPathToEnd>
															<fastestStepForAlap>	4	</fastestStepForAlap>
															<componentID>	1137698098	</componentID>
															<type>	int	</type>
															<value>	9	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp157&nbsp;=&nbsp;32'sh00000009&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	97540198	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp14	</destSignalName>
													<priority>	41	</priority>
													<minPathToEnd>	41	</minPathToEnd>
													<fastestStepForAlap>	4	</fastestStepForAlap>
													<componentID>	97540198	</componentID>
													<type>	int	</type>
													<value>	17	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp14&nbsp;=&nbsp;32'sh00000011&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;DivInt_inst_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&lt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</condNode>
							<trueNode>
								<Binary>
									<nodeID>	828085125	</nodeID>
									<startStep>	25	</startStep>
									<endStep>	30	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp6_float	</destSignalName>
									<priority>	9	</priority>
									<minPathToEnd>	9	</minPathToEnd>
									<fastestStepForAlap>	36	</fastestStepForAlap>
									<componentID>	1889964162	</componentID>
									<op>	*	</op>
									<ipcore>	MultFloat_inst_0	</ipcore>
									<leftNode>
										<Cast>
											<nodeID>	1932663315	</nodeID>
											<startStep>	18	</startStep>
											<endStep>	25	</endStep>
											<destType>	double	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp7	</destSignalName>
											<priority>	16	</priority>
											<minPathToEnd>	16	</minPathToEnd>
											<fastestStepForAlap>	29	</fastestStepForAlap>
											<componentID>	1038405636	</componentID>
											<castType>	double	</castType>
											<ipcore>	FixedToFloat_inst_0	</ipcore>
											<srcNode>
												<Binary>
													<nodeID>	1582174330	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp156	</destSignalName>
													<priority>	16	</priority>
													<minPathToEnd>	16	</minPathToEnd>
													<fastestStepForAlap>	29	</fastestStepForAlap>
													<componentID>	1582174330	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	1461447156	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	16	</priority>
															<minPathToEnd>	16	</minPathToEnd>
															<fastestStepForAlap>	29	</fastestStepForAlap>
															<componentID>	2134952836	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	1771880153	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp157	</destSignalName>
															<priority>	16	</priority>
															<minPathToEnd>	16	</minPathToEnd>
															<fastestStepForAlap>	29	</fastestStepForAlap>
															<componentID>	1771880153	</componentID>
															<type>	int	</type>
															<value>	9	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp157&nbsp;=&nbsp;32'sh00000009&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</srcNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Cast>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	833998522	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	double	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp8	</destSignalName>
											<priority>	9	</priority>
											<minPathToEnd>	9	</minPathToEnd>
											<fastestStepForAlap>	36	</fastestStepForAlap>
											<componentID>	833998522	</componentID>
											<type>	double	</type>
											<value>	80.12	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp8&nbsp;=&nbsp;64'h405407ae147ae148&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</trueNode>
							<falseNode>
								<Binary>
									<nodeID>	387395285	</nodeID>
									<startStep>	26	</startStep>
									<endStep>	31	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp5_float	</destSignalName>
									<priority>	9	</priority>
									<minPathToEnd>	9	</minPathToEnd>
									<fastestStepForAlap>	36	</fastestStepForAlap>
									<componentID>	1197047957	</componentID>
									<op>	+	</op>
									<ipcore>	AddFloat_inst_0	</ipcore>
									<leftNode>
										<Cast>
											<nodeID>	1929620938	</nodeID>
											<startStep>	19	</startStep>
											<endStep>	26	</endStep>
											<destType>	double	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp7	</destSignalName>
											<priority>	16	</priority>
											<minPathToEnd>	16	</minPathToEnd>
											<fastestStepForAlap>	29	</fastestStepForAlap>
											<componentID>	1038405636	</componentID>
											<castType>	double	</castType>
											<ipcore>	FixedToFloat_inst_0	</ipcore>
											<srcNode>
												<Binary>
													<nodeID>	1988551619	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp156	</destSignalName>
													<priority>	16	</priority>
													<minPathToEnd>	16	</minPathToEnd>
													<fastestStepForAlap>	29	</fastestStepForAlap>
													<componentID>	1988551619	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	299062272	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	16	</priority>
															<minPathToEnd>	16	</minPathToEnd>
															<fastestStepForAlap>	29	</fastestStepForAlap>
															<componentID>	2134952836	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	1227871524	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp157	</destSignalName>
															<priority>	16	</priority>
															<minPathToEnd>	16	</minPathToEnd>
															<fastestStepForAlap>	29	</fastestStepForAlap>
															<componentID>	1227871524	</componentID>
															<type>	int	</type>
															<value>	9	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp157&nbsp;=&nbsp;32'sh00000009&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</srcNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Cast>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	1666339845	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	double	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp10	</destSignalName>
											<priority>	9	</priority>
											<minPathToEnd>	9	</minPathToEnd>
											<fastestStepForAlap>	36	</fastestStepForAlap>
											<componentID>	1666339845	</componentID>
											<type>	double	</type>
											<value>	2000.07	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp10&nbsp;=&nbsp;64'h409f4047ae147ae1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</falseNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;?:&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Conditional>
					</assignNode>
				</ArrayAccess>
				<ArrayAccess>
					<nodeID>	839534388	</nodeID>
					<startStep>	42	</startStep>
					<endStep>	42	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp173	</destSignalName>
					<priority>	3	</priority>
					<minPathToEnd>	3	</minPathToEnd>
					<fastestStepForAlap>	42	</fastestStepForAlap>
					<componentID>	2100073268	</componentID>
					<variableName>	ax	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	2	</variableID>
					<dependence>		</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_setArray_ax_2_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_setArray_ax_2_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_setArray_ax_2_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_setArray_ax_2_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<Binary>
							<nodeID>	1086898326	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp174	</destSignalName>
							<priority>	3	</priority>
							<minPathToEnd>	3	</minPathToEnd>
							<fastestStepForAlap>	42	</fastestStepForAlap>
							<componentID>	1086898326	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1004263700	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_setArray_l_3	</destSignalName>
									<priority>	3	</priority>
									<minPathToEnd>	3	</minPathToEnd>
									<fastestStepForAlap>	42	</fastestStepForAlap>
									<componentID>	2134952836	</componentID>
									<variableName>	l	</variableName>
									<type>	int	</type>
									<variableID>	3	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1586024127	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp175	</destSignalName>
									<priority>	3	</priority>
									<minPathToEnd>	3	</minPathToEnd>
									<fastestStepForAlap>	42	</fastestStepForAlap>
									<componentID>	1586024127	</componentID>
									<type>	int	</type>
									<value>	10	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp175&nbsp;=&nbsp;32'sh0000000a&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</offset>
					<assignNode>
						<Conditional>
							<nodeID>	1740475925	</nodeID>
							<startStep>	42	</startStep>
							<endStep>	42	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp176	</destSignalName>
							<priority>	3	</priority>
							<minPathToEnd>	3	</minPathToEnd>
							<fastestStepForAlap>	42	</fastestStepForAlap>
							<componentID>	1740475925	</componentID>
							<condNode>
								<Binary>
									<nodeID>	1304115688	</nodeID>
									<startStep>	42	</startStep>
									<endStep>	42	</endStep>
									<destType>	boolean	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp11	</destSignalName>
									<priority>	3	</priority>
									<minPathToEnd>	3	</minPathToEnd>
									<fastestStepForAlap>	42	</fastestStepForAlap>
									<componentID>	1304115688	</componentID>
									<op>	LT	</op>
									<ipcore>	notUsed	</ipcore>
									<leftNode>
										<Literal>
											<nodeID>	1054266934	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp12	</destSignalName>
											<priority>	3	</priority>
											<minPathToEnd>	3	</minPathToEnd>
											<fastestStepForAlap>	42	</fastestStepForAlap>
											<componentID>	1054266934	</componentID>
											<type>	int	</type>
											<value>	8	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp12&nbsp;=&nbsp;32'sh00000008&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</leftNode>

									<rightNode>
										<Binary>
											<nodeID>	176788341	</nodeID>
											<startStep>	5	</startStep>
											<endStep>	42	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp13	</destSignalName>
											<priority>	40	</priority>
											<minPathToEnd>	40	</minPathToEnd>
											<fastestStepForAlap>	5	</fastestStepForAlap>
											<componentID>	763443489	</componentID>
											<op>	%	</op>
											<ipcore>	DivInt_inst_0	</ipcore>
											<leftNode>
												<Binary>
													<nodeID>	1311763386	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp174	</destSignalName>
													<priority>	40	</priority>
													<minPathToEnd>	40	</minPathToEnd>
													<fastestStepForAlap>	5	</fastestStepForAlap>
													<componentID>	1311763386	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	740108400	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	40	</priority>
															<minPathToEnd>	40	</minPathToEnd>
															<fastestStepForAlap>	5	</fastestStepForAlap>
															<componentID>	2134952836	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	776595376	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp175	</destSignalName>
															<priority>	40	</priority>
															<minPathToEnd>	40	</minPathToEnd>
															<fastestStepForAlap>	5	</fastestStepForAlap>
															<componentID>	776595376	</componentID>
															<type>	int	</type>
															<value>	10	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp175&nbsp;=&nbsp;32'sh0000000a&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	1980361613	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp14	</destSignalName>
													<priority>	40	</priority>
													<minPathToEnd>	40	</minPathToEnd>
													<fastestStepForAlap>	5	</fastestStepForAlap>
													<componentID>	1980361613	</componentID>
													<type>	int	</type>
													<value>	17	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp14&nbsp;=&nbsp;32'sh00000011&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;DivInt_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&lt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</condNode>
							<trueNode>
								<Binary>
									<nodeID>	88584838	</nodeID>
									<startStep>	27	</startStep>
									<endStep>	32	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp4_float	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	37	</fastestStepForAlap>
									<componentID>	1889964162	</componentID>
									<op>	*	</op>
									<ipcore>	MultFloat_inst_0	</ipcore>
									<leftNode>
										<Cast>
											<nodeID>	639204895	</nodeID>
											<startStep>	20	</startStep>
											<endStep>	27	</endStep>
											<destType>	double	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp7	</destSignalName>
											<priority>	15	</priority>
											<minPathToEnd>	15	</minPathToEnd>
											<fastestStepForAlap>	30	</fastestStepForAlap>
											<componentID>	1038405636	</componentID>
											<castType>	double	</castType>
											<ipcore>	FixedToFloat_inst_0	</ipcore>
											<srcNode>
												<Binary>
													<nodeID>	1403467971	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp174	</destSignalName>
													<priority>	15	</priority>
													<minPathToEnd>	15	</minPathToEnd>
													<fastestStepForAlap>	30	</fastestStepForAlap>
													<componentID>	1403467971	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	125809949	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	15	</priority>
															<minPathToEnd>	15	</minPathToEnd>
															<fastestStepForAlap>	30	</fastestStepForAlap>
															<componentID>	2134952836	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	1363904195	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp175	</destSignalName>
															<priority>	15	</priority>
															<minPathToEnd>	15	</minPathToEnd>
															<fastestStepForAlap>	30	</fastestStepForAlap>
															<componentID>	1363904195	</componentID>
															<type>	int	</type>
															<value>	10	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp175&nbsp;=&nbsp;32'sh0000000a&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</srcNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Cast>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	897357287	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	double	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp8	</destSignalName>
											<priority>	8	</priority>
											<minPathToEnd>	8	</minPathToEnd>
											<fastestStepForAlap>	37	</fastestStepForAlap>
											<componentID>	897357287	</componentID>
											<type>	double	</type>
											<value>	80.12	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp8&nbsp;=&nbsp;64'h405407ae147ae148&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</trueNode>
							<falseNode>
								<Binary>
									<nodeID>	106269728	</nodeID>
									<startStep>	28	</startStep>
									<endStep>	33	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp3_float	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	37	</fastestStepForAlap>
									<componentID>	1197047957	</componentID>
									<op>	+	</op>
									<ipcore>	AddFloat_inst_0	</ipcore>
									<leftNode>
										<Cast>
											<nodeID>	1516407839	</nodeID>
											<startStep>	21	</startStep>
											<endStep>	28	</endStep>
											<destType>	double	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp7	</destSignalName>
											<priority>	15	</priority>
											<minPathToEnd>	15	</minPathToEnd>
											<fastestStepForAlap>	30	</fastestStepForAlap>
											<componentID>	1038405636	</componentID>
											<castType>	double	</castType>
											<ipcore>	FixedToFloat_inst_0	</ipcore>
											<srcNode>
												<Binary>
													<nodeID>	2078111124	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp174	</destSignalName>
													<priority>	15	</priority>
													<minPathToEnd>	15	</minPathToEnd>
													<fastestStepForAlap>	30	</fastestStepForAlap>
													<componentID>	2078111124	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	139626260	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	15	</priority>
															<minPathToEnd>	15	</minPathToEnd>
															<fastestStepForAlap>	30	</fastestStepForAlap>
															<componentID>	2134952836	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	1646409296	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp175	</destSignalName>
															<priority>	15	</priority>
															<minPathToEnd>	15	</minPathToEnd>
															<fastestStepForAlap>	30	</fastestStepForAlap>
															<componentID>	1646409296	</componentID>
															<type>	int	</type>
															<value>	10	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp175&nbsp;=&nbsp;32'sh0000000a&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</srcNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Cast>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	874246277	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	double	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp10	</destSignalName>
											<priority>	8	</priority>
											<minPathToEnd>	8	</minPathToEnd>
											<fastestStepForAlap>	37	</fastestStepForAlap>
											<componentID>	874246277	</componentID>
											<type>	double	</type>
											<value>	2000.07	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp10&nbsp;=&nbsp;64'h409f4047ae147ae1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</falseNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;?:&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Conditional>
					</assignNode>
				</ArrayAccess>
				<ArrayAccess>
					<nodeID>	374064765	</nodeID>
					<startStep>	42	</startStep>
					<endStep>	42	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp191	</destSignalName>
					<priority>	3	</priority>
					<minPathToEnd>	3	</minPathToEnd>
					<fastestStepForAlap>	42	</fastestStepForAlap>
					<componentID>	1158208203	</componentID>
					<variableName>	ax	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	0	</variableID>
					<dependence>		</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_ax_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<Binary>
							<nodeID>	1221870586	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp192	</destSignalName>
							<priority>	3	</priority>
							<minPathToEnd>	3	</minPathToEnd>
							<fastestStepForAlap>	42	</fastestStepForAlap>
							<componentID>	1221870586	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1740306288	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_setArray_l_3	</destSignalName>
									<priority>	3	</priority>
									<minPathToEnd>	3	</minPathToEnd>
									<fastestStepForAlap>	42	</fastestStepForAlap>
									<componentID>	2134952836	</componentID>
									<variableName>	l	</variableName>
									<type>	int	</type>
									<variableID>	3	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	600510276	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp193	</destSignalName>
									<priority>	3	</priority>
									<minPathToEnd>	3	</minPathToEnd>
									<fastestStepForAlap>	42	</fastestStepForAlap>
									<componentID>	600510276	</componentID>
									<type>	int	</type>
									<value>	11	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp193&nbsp;=&nbsp;32'sh0000000b&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</offset>
					<assignNode>
						<Conditional>
							<nodeID>	1750551479	</nodeID>
							<startStep>	42	</startStep>
							<endStep>	42	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp194	</destSignalName>
							<priority>	3	</priority>
							<minPathToEnd>	3	</minPathToEnd>
							<fastestStepForAlap>	42	</fastestStepForAlap>
							<componentID>	1750551479	</componentID>
							<condNode>
								<Binary>
									<nodeID>	992743653	</nodeID>
									<startStep>	42	</startStep>
									<endStep>	42	</endStep>
									<destType>	boolean	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp24	</destSignalName>
									<priority>	3	</priority>
									<minPathToEnd>	3	</minPathToEnd>
									<fastestStepForAlap>	42	</fastestStepForAlap>
									<componentID>	992743653	</componentID>
									<op>	LT	</op>
									<ipcore>	notUsed	</ipcore>
									<leftNode>
										<Literal>
											<nodeID>	1242122428	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp12	</destSignalName>
											<priority>	3	</priority>
											<minPathToEnd>	3	</minPathToEnd>
											<fastestStepForAlap>	42	</fastestStepForAlap>
											<componentID>	1242122428	</componentID>
											<type>	int	</type>
											<value>	8	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp12&nbsp;=&nbsp;32'sh00000008&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</leftNode>

									<rightNode>
										<Binary>
											<nodeID>	663114909	</nodeID>
											<startStep>	5	</startStep>
											<endStep>	42	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp26	</destSignalName>
											<priority>	40	</priority>
											<minPathToEnd>	40	</minPathToEnd>
											<fastestStepForAlap>	5	</fastestStepForAlap>
											<componentID>	399511404	</componentID>
											<op>	%	</op>
											<ipcore>	DivInt_inst_1	</ipcore>
											<leftNode>
												<Binary>
													<nodeID>	1679631280	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp192	</destSignalName>
													<priority>	40	</priority>
													<minPathToEnd>	40	</minPathToEnd>
													<fastestStepForAlap>	5	</fastestStepForAlap>
													<componentID>	1679631280	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	890383145	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	40	</priority>
															<minPathToEnd>	40	</minPathToEnd>
															<fastestStepForAlap>	5	</fastestStepForAlap>
															<componentID>	2134952836	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	1003465719	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp193	</destSignalName>
															<priority>	40	</priority>
															<minPathToEnd>	40	</minPathToEnd>
															<fastestStepForAlap>	5	</fastestStepForAlap>
															<componentID>	1003465719	</componentID>
															<type>	int	</type>
															<value>	11	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp193&nbsp;=&nbsp;32'sh0000000b&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	1059259342	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp14	</destSignalName>
													<priority>	40	</priority>
													<minPathToEnd>	40	</minPathToEnd>
													<fastestStepForAlap>	5	</fastestStepForAlap>
													<componentID>	1059259342	</componentID>
													<type>	int	</type>
													<value>	17	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp14&nbsp;=&nbsp;32'sh00000011&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;DivInt_inst_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&lt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</condNode>
							<trueNode>
								<Binary>
									<nodeID>	332327364	</nodeID>
									<startStep>	29	</startStep>
									<endStep>	34	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp2_float	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	37	</fastestStepForAlap>
									<componentID>	1889964162	</componentID>
									<op>	*	</op>
									<ipcore>	MultFloat_inst_0	</ipcore>
									<leftNode>
										<Cast>
											<nodeID>	1968524548	</nodeID>
											<startStep>	22	</startStep>
											<endStep>	29	</endStep>
											<destType>	double	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp7	</destSignalName>
											<priority>	15	</priority>
											<minPathToEnd>	15	</minPathToEnd>
											<fastestStepForAlap>	30	</fastestStepForAlap>
											<componentID>	1038405636	</componentID>
											<castType>	double	</castType>
											<ipcore>	FixedToFloat_inst_0	</ipcore>
											<srcNode>
												<Binary>
													<nodeID>	859012554	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp192	</destSignalName>
													<priority>	15	</priority>
													<minPathToEnd>	15	</minPathToEnd>
													<fastestStepForAlap>	30	</fastestStepForAlap>
													<componentID>	859012554	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	2038919944	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	15	</priority>
															<minPathToEnd>	15	</minPathToEnd>
															<fastestStepForAlap>	30	</fastestStepForAlap>
															<componentID>	2134952836	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	730943629	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp193	</destSignalName>
															<priority>	15	</priority>
															<minPathToEnd>	15	</minPathToEnd>
															<fastestStepForAlap>	30	</fastestStepForAlap>
															<componentID>	730943629	</componentID>
															<type>	int	</type>
															<value>	11	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp193&nbsp;=&nbsp;32'sh0000000b&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</srcNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Cast>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	1363111763	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	double	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp8	</destSignalName>
											<priority>	8	</priority>
											<minPathToEnd>	8	</minPathToEnd>
											<fastestStepForAlap>	37	</fastestStepForAlap>
											<componentID>	1363111763	</componentID>
											<type>	double	</type>
											<value>	80.12	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp8&nbsp;=&nbsp;64'h405407ae147ae148&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</trueNode>
							<falseNode>
								<Binary>
									<nodeID>	463854545	</nodeID>
									<startStep>	30	</startStep>
									<endStep>	35	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp1_float	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	37	</fastestStepForAlap>
									<componentID>	1197047957	</componentID>
									<op>	+	</op>
									<ipcore>	AddFloat_inst_0	</ipcore>
									<leftNode>
										<Cast>
											<nodeID>	637699205	</nodeID>
											<startStep>	23	</startStep>
											<endStep>	30	</endStep>
											<destType>	double	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp7	</destSignalName>
											<priority>	15	</priority>
											<minPathToEnd>	15	</minPathToEnd>
											<fastestStepForAlap>	30	</fastestStepForAlap>
											<componentID>	1038405636	</componentID>
											<castType>	double	</castType>
											<ipcore>	FixedToFloat_inst_0	</ipcore>
											<srcNode>
												<Binary>
													<nodeID>	1867139905	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp192	</destSignalName>
													<priority>	15	</priority>
													<minPathToEnd>	15	</minPathToEnd>
													<fastestStepForAlap>	30	</fastestStepForAlap>
													<componentID>	1867139905	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	1989333371	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	15	</priority>
															<minPathToEnd>	15	</minPathToEnd>
															<fastestStepForAlap>	30	</fastestStepForAlap>
															<componentID>	2134952836	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	553066254	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp193	</destSignalName>
															<priority>	15	</priority>
															<minPathToEnd>	15	</minPathToEnd>
															<fastestStepForAlap>	30	</fastestStepForAlap>
															<componentID>	553066254	</componentID>
															<type>	int	</type>
															<value>	11	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp193&nbsp;=&nbsp;32'sh0000000b&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</srcNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Cast>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	1075306762	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	double	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp10	</destSignalName>
											<priority>	8	</priority>
											<minPathToEnd>	8	</minPathToEnd>
											<fastestStepForAlap>	37	</fastestStepForAlap>
											<componentID>	1075306762	</componentID>
											<type>	double	</type>
											<value>	2000.07	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp10&nbsp;=&nbsp;64'h409f4047ae147ae1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</falseNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;?:&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Conditional>
					</assignNode>
				</ArrayAccess>
				<ArrayAccess>
					<nodeID>	1605859429	</nodeID>
					<startStep>	43	</startStep>
					<endStep>	43	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp209	</destSignalName>
					<priority>	2	</priority>
					<minPathToEnd>	2	</minPathToEnd>
					<fastestStepForAlap>	43	</fastestStepForAlap>
					<componentID>	2100073268	</componentID>
					<variableName>	ax	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	2	</variableID>
					<dependence>		</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_setArray_ax_2_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_setArray_ax_2_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_setArray_ax_2_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_setArray_ax_2_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<Binary>
							<nodeID>	104947707	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp210	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	43	</fastestStepForAlap>
							<componentID>	104947707	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	772037362	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_setArray_l_3	</destSignalName>
									<priority>	2	</priority>
									<minPathToEnd>	2	</minPathToEnd>
									<fastestStepForAlap>	43	</fastestStepForAlap>
									<componentID>	2134952836	</componentID>
									<variableName>	l	</variableName>
									<type>	int	</type>
									<variableID>	3	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	535747960	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp211	</destSignalName>
									<priority>	2	</priority>
									<minPathToEnd>	2	</minPathToEnd>
									<fastestStepForAlap>	43	</fastestStepForAlap>
									<componentID>	535747960	</componentID>
									<type>	int	</type>
									<value>	12	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp211&nbsp;=&nbsp;32'sh0000000c&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</offset>
					<assignNode>
						<Conditional>
							<nodeID>	2064515496	</nodeID>
							<startStep>	43	</startStep>
							<endStep>	43	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp212	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	43	</fastestStepForAlap>
							<componentID>	2064515496	</componentID>
							<condNode>
								<Binary>
									<nodeID>	1418656693	</nodeID>
									<startStep>	43	</startStep>
									<endStep>	43	</endStep>
									<destType>	boolean	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp11	</destSignalName>
									<priority>	2	</priority>
									<minPathToEnd>	2	</minPathToEnd>
									<fastestStepForAlap>	43	</fastestStepForAlap>
									<componentID>	1418656693	</componentID>
									<op>	LT	</op>
									<ipcore>	notUsed	</ipcore>
									<leftNode>
										<Literal>
											<nodeID>	1999590257	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp12	</destSignalName>
											<priority>	2	</priority>
											<minPathToEnd>	2	</minPathToEnd>
											<fastestStepForAlap>	43	</fastestStepForAlap>
											<componentID>	1999590257	</componentID>
											<type>	int	</type>
											<value>	8	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp12&nbsp;=&nbsp;32'sh00000008&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</leftNode>

									<rightNode>
										<Binary>
											<nodeID>	1141857496	</nodeID>
											<startStep>	6	</startStep>
											<endStep>	43	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp13	</destSignalName>
											<priority>	39	</priority>
											<minPathToEnd>	39	</minPathToEnd>
											<fastestStepForAlap>	6	</fastestStepForAlap>
											<componentID>	763443489	</componentID>
											<op>	%	</op>
											<ipcore>	DivInt_inst_0	</ipcore>
											<leftNode>
												<Binary>
													<nodeID>	1285065680	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp210	</destSignalName>
													<priority>	39	</priority>
													<minPathToEnd>	39	</minPathToEnd>
													<fastestStepForAlap>	6	</fastestStepForAlap>
													<componentID>	1285065680	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	855845881	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	39	</priority>
															<minPathToEnd>	39	</minPathToEnd>
															<fastestStepForAlap>	6	</fastestStepForAlap>
															<componentID>	2134952836	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	356254361	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp211	</destSignalName>
															<priority>	39	</priority>
															<minPathToEnd>	39	</minPathToEnd>
															<fastestStepForAlap>	6	</fastestStepForAlap>
															<componentID>	356254361	</componentID>
															<type>	int	</type>
															<value>	12	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp211&nbsp;=&nbsp;32'sh0000000c&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	382637491	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp14	</destSignalName>
													<priority>	39	</priority>
													<minPathToEnd>	39	</minPathToEnd>
													<fastestStepForAlap>	6	</fastestStepForAlap>
													<componentID>	382637491	</componentID>
													<type>	int	</type>
													<value>	17	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp14&nbsp;=&nbsp;32'sh00000011&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;DivInt_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&lt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</condNode>
							<trueNode>
								<Binary>
									<nodeID>	1422272119	</nodeID>
									<startStep>	31	</startStep>
									<endStep>	36	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp0_float	</destSignalName>
									<priority>	7	</priority>
									<minPathToEnd>	7	</minPathToEnd>
									<fastestStepForAlap>	38	</fastestStepForAlap>
									<componentID>	1889964162	</componentID>
									<op>	*	</op>
									<ipcore>	MultFloat_inst_0	</ipcore>
									<leftNode>
										<Cast>
											<nodeID>	487029276	</nodeID>
											<startStep>	24	</startStep>
											<endStep>	31	</endStep>
											<destType>	double	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp7	</destSignalName>
											<priority>	14	</priority>
											<minPathToEnd>	14	</minPathToEnd>
											<fastestStepForAlap>	31	</fastestStepForAlap>
											<componentID>	1038405636	</componentID>
											<castType>	double	</castType>
											<ipcore>	FixedToFloat_inst_0	</ipcore>
											<srcNode>
												<Binary>
													<nodeID>	1440863015	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp210	</destSignalName>
													<priority>	14	</priority>
													<minPathToEnd>	14	</minPathToEnd>
													<fastestStepForAlap>	31	</fastestStepForAlap>
													<componentID>	1440863015	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	1559089533	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	14	</priority>
															<minPathToEnd>	14	</minPathToEnd>
															<fastestStepForAlap>	31	</fastestStepForAlap>
															<componentID>	2134952836	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	22320437	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp211	</destSignalName>
															<priority>	14	</priority>
															<minPathToEnd>	14	</minPathToEnd>
															<fastestStepForAlap>	31	</fastestStepForAlap>
															<componentID>	22320437	</componentID>
															<type>	int	</type>
															<value>	12	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp211&nbsp;=&nbsp;32'sh0000000c&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</srcNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Cast>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	1477430081	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	double	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp8	</destSignalName>
											<priority>	7	</priority>
											<minPathToEnd>	7	</minPathToEnd>
											<fastestStepForAlap>	38	</fastestStepForAlap>
											<componentID>	1477430081	</componentID>
											<type>	double	</type>
											<value>	80.12	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp8&nbsp;=&nbsp;64'h405407ae147ae148&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</trueNode>
							<falseNode>
								<Binary>
									<nodeID>	1961444753	</nodeID>
									<startStep>	32	</startStep>
									<endStep>	37	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp24_float	</destSignalName>
									<priority>	7	</priority>
									<minPathToEnd>	7	</minPathToEnd>
									<fastestStepForAlap>	38	</fastestStepForAlap>
									<componentID>	1197047957	</componentID>
									<op>	+	</op>
									<ipcore>	AddFloat_inst_0	</ipcore>
									<leftNode>
										<Cast>
											<nodeID>	2127982221	</nodeID>
											<startStep>	25	</startStep>
											<endStep>	32	</endStep>
											<destType>	double	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp7	</destSignalName>
											<priority>	14	</priority>
											<minPathToEnd>	14	</minPathToEnd>
											<fastestStepForAlap>	31	</fastestStepForAlap>
											<componentID>	1038405636	</componentID>
											<castType>	double	</castType>
											<ipcore>	FixedToFloat_inst_0	</ipcore>
											<srcNode>
												<Binary>
													<nodeID>	804531209	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp210	</destSignalName>
													<priority>	14	</priority>
													<minPathToEnd>	14	</minPathToEnd>
													<fastestStepForAlap>	31	</fastestStepForAlap>
													<componentID>	804531209	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	1198988151	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	14	</priority>
															<minPathToEnd>	14	</minPathToEnd>
															<fastestStepForAlap>	31	</fastestStepForAlap>
															<componentID>	2134952836	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	1554794056	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp211	</destSignalName>
															<priority>	14	</priority>
															<minPathToEnd>	14	</minPathToEnd>
															<fastestStepForAlap>	31	</fastestStepForAlap>
															<componentID>	1554794056	</componentID>
															<type>	int	</type>
															<value>	12	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp211&nbsp;=&nbsp;32'sh0000000c&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</srcNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Cast>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	842682496	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	double	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp10	</destSignalName>
											<priority>	7	</priority>
											<minPathToEnd>	7	</minPathToEnd>
											<fastestStepForAlap>	38	</fastestStepForAlap>
											<componentID>	842682496	</componentID>
											<type>	double	</type>
											<value>	2000.07	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp10&nbsp;=&nbsp;64'h409f4047ae147ae1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</falseNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;?:&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Conditional>
					</assignNode>
				</ArrayAccess>
				<ArrayAccess>
					<nodeID>	310058307	</nodeID>
					<startStep>	43	</startStep>
					<endStep>	43	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp227	</destSignalName>
					<priority>	2	</priority>
					<minPathToEnd>	2	</minPathToEnd>
					<fastestStepForAlap>	43	</fastestStepForAlap>
					<componentID>	1158208203	</componentID>
					<variableName>	ax	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	0	</variableID>
					<dependence>		</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_ax_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<Binary>
							<nodeID>	1354638127	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp228	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	43	</fastestStepForAlap>
							<componentID>	1354638127	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1928858642	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_setArray_l_3	</destSignalName>
									<priority>	2	</priority>
									<minPathToEnd>	2	</minPathToEnd>
									<fastestStepForAlap>	43	</fastestStepForAlap>
									<componentID>	2134952836	</componentID>
									<variableName>	l	</variableName>
									<type>	int	</type>
									<variableID>	3	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	2061544629	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp229	</destSignalName>
									<priority>	2	</priority>
									<minPathToEnd>	2	</minPathToEnd>
									<fastestStepForAlap>	43	</fastestStepForAlap>
									<componentID>	2061544629	</componentID>
									<type>	int	</type>
									<value>	13	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp229&nbsp;=&nbsp;32'sh0000000d&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</offset>
					<assignNode>
						<Conditional>
							<nodeID>	879418905	</nodeID>
							<startStep>	43	</startStep>
							<endStep>	43	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp230	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	43	</fastestStepForAlap>
							<componentID>	879418905	</componentID>
							<condNode>
								<Binary>
									<nodeID>	1411077681	</nodeID>
									<startStep>	43	</startStep>
									<endStep>	43	</endStep>
									<destType>	boolean	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp24	</destSignalName>
									<priority>	2	</priority>
									<minPathToEnd>	2	</minPathToEnd>
									<fastestStepForAlap>	43	</fastestStepForAlap>
									<componentID>	1411077681	</componentID>
									<op>	LT	</op>
									<ipcore>	notUsed	</ipcore>
									<leftNode>
										<Literal>
											<nodeID>	1320670746	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp12	</destSignalName>
											<priority>	2	</priority>
											<minPathToEnd>	2	</minPathToEnd>
											<fastestStepForAlap>	43	</fastestStepForAlap>
											<componentID>	1320670746	</componentID>
											<type>	int	</type>
											<value>	8	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp12&nbsp;=&nbsp;32'sh00000008&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</leftNode>

									<rightNode>
										<Binary>
											<nodeID>	122252630	</nodeID>
											<startStep>	6	</startStep>
											<endStep>	43	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp26	</destSignalName>
											<priority>	39	</priority>
											<minPathToEnd>	39	</minPathToEnd>
											<fastestStepForAlap>	6	</fastestStepForAlap>
											<componentID>	399511404	</componentID>
											<op>	%	</op>
											<ipcore>	DivInt_inst_1	</ipcore>
											<leftNode>
												<Binary>
													<nodeID>	1705585878	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp228	</destSignalName>
													<priority>	39	</priority>
													<minPathToEnd>	39	</minPathToEnd>
													<fastestStepForAlap>	6	</fastestStepForAlap>
													<componentID>	1705585878	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	1170131390	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	39	</priority>
															<minPathToEnd>	39	</minPathToEnd>
															<fastestStepForAlap>	6	</fastestStepForAlap>
															<componentID>	2134952836	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	1890516151	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp229	</destSignalName>
															<priority>	39	</priority>
															<minPathToEnd>	39	</minPathToEnd>
															<fastestStepForAlap>	6	</fastestStepForAlap>
															<componentID>	1890516151	</componentID>
															<type>	int	</type>
															<value>	13	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp229&nbsp;=&nbsp;32'sh0000000d&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	1884392492	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp14	</destSignalName>
													<priority>	39	</priority>
													<minPathToEnd>	39	</minPathToEnd>
													<fastestStepForAlap>	6	</fastestStepForAlap>
													<componentID>	1884392492	</componentID>
													<type>	int	</type>
													<value>	17	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp14&nbsp;=&nbsp;32'sh00000011&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;DivInt_inst_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&lt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</condNode>
							<trueNode>
								<Binary>
									<nodeID>	2043270735	</nodeID>
									<startStep>	33	</startStep>
									<endStep>	38	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp23_float	</destSignalName>
									<priority>	7	</priority>
									<minPathToEnd>	7	</minPathToEnd>
									<fastestStepForAlap>	38	</fastestStepForAlap>
									<componentID>	1889964162	</componentID>
									<op>	*	</op>
									<ipcore>	MultFloat_inst_0	</ipcore>
									<leftNode>
										<Cast>
											<nodeID>	840243968	</nodeID>
											<startStep>	26	</startStep>
											<endStep>	33	</endStep>
											<destType>	double	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp7	</destSignalName>
											<priority>	14	</priority>
											<minPathToEnd>	14	</minPathToEnd>
											<fastestStepForAlap>	31	</fastestStepForAlap>
											<componentID>	1038405636	</componentID>
											<castType>	double	</castType>
											<ipcore>	FixedToFloat_inst_0	</ipcore>
											<srcNode>
												<Binary>
													<nodeID>	127907504	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp228	</destSignalName>
													<priority>	14	</priority>
													<minPathToEnd>	14	</minPathToEnd>
													<fastestStepForAlap>	31	</fastestStepForAlap>
													<componentID>	127907504	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	110289081	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	14	</priority>
															<minPathToEnd>	14	</minPathToEnd>
															<fastestStepForAlap>	31	</fastestStepForAlap>
															<componentID>	2134952836	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	350197006	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp229	</destSignalName>
															<priority>	14	</priority>
															<minPathToEnd>	14	</minPathToEnd>
															<fastestStepForAlap>	31	</fastestStepForAlap>
															<componentID>	350197006	</componentID>
															<type>	int	</type>
															<value>	13	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp229&nbsp;=&nbsp;32'sh0000000d&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</srcNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Cast>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	1655887062	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	double	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp8	</destSignalName>
											<priority>	7	</priority>
											<minPathToEnd>	7	</minPathToEnd>
											<fastestStepForAlap>	38	</fastestStepForAlap>
											<componentID>	1655887062	</componentID>
											<type>	double	</type>
											<value>	80.12	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp8&nbsp;=&nbsp;64'h405407ae147ae148&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</trueNode>
							<falseNode>
								<Binary>
									<nodeID>	1253269561	</nodeID>
									<startStep>	34	</startStep>
									<endStep>	39	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp21_float	</destSignalName>
									<priority>	7	</priority>
									<minPathToEnd>	7	</minPathToEnd>
									<fastestStepForAlap>	38	</fastestStepForAlap>
									<componentID>	1197047957	</componentID>
									<op>	+	</op>
									<ipcore>	AddFloat_inst_0	</ipcore>
									<leftNode>
										<Cast>
											<nodeID>	1181901951	</nodeID>
											<startStep>	27	</startStep>
											<endStep>	34	</endStep>
											<destType>	double	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp7	</destSignalName>
											<priority>	14	</priority>
											<minPathToEnd>	14	</minPathToEnd>
											<fastestStepForAlap>	31	</fastestStepForAlap>
											<componentID>	1038405636	</componentID>
											<castType>	double	</castType>
											<ipcore>	FixedToFloat_inst_0	</ipcore>
											<srcNode>
												<Binary>
													<nodeID>	2355707	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp228	</destSignalName>
													<priority>	14	</priority>
													<minPathToEnd>	14	</minPathToEnd>
													<fastestStepForAlap>	31	</fastestStepForAlap>
													<componentID>	2355707	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	937661903	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	14	</priority>
															<minPathToEnd>	14	</minPathToEnd>
															<fastestStepForAlap>	31	</fastestStepForAlap>
															<componentID>	2134952836	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	1048602035	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp229	</destSignalName>
															<priority>	14	</priority>
															<minPathToEnd>	14	</minPathToEnd>
															<fastestStepForAlap>	31	</fastestStepForAlap>
															<componentID>	1048602035	</componentID>
															<type>	int	</type>
															<value>	13	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp229&nbsp;=&nbsp;32'sh0000000d&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</srcNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Cast>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	1603594963	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	double	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp10	</destSignalName>
											<priority>	7	</priority>
											<minPathToEnd>	7	</minPathToEnd>
											<fastestStepForAlap>	38	</fastestStepForAlap>
											<componentID>	1603594963	</componentID>
											<type>	double	</type>
											<value>	2000.07	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp10&nbsp;=&nbsp;64'h409f4047ae147ae1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</falseNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;?:&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Conditional>
					</assignNode>
				</ArrayAccess>
				<ArrayAccess>
					<nodeID>	700773291	</nodeID>
					<startStep>	44	</startStep>
					<endStep>	44	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp245	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	44	</fastestStepForAlap>
					<componentID>	2100073268	</componentID>
					<variableName>	ax	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	2	</variableID>
					<dependence>		</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_setArray_ax_2_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_setArray_ax_2_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_setArray_ax_2_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_setArray_ax_2_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<Binary>
							<nodeID>	1096381689	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp246	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	44	</fastestStepForAlap>
							<componentID>	1096381689	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1477355763	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_setArray_l_3	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	44	</fastestStepForAlap>
									<componentID>	2134952836	</componentID>
									<variableName>	l	</variableName>
									<type>	int	</type>
									<variableID>	3	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	712382127	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp247	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	44	</fastestStepForAlap>
									<componentID>	712382127	</componentID>
									<type>	int	</type>
									<value>	14	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp247&nbsp;=&nbsp;32'sh0000000e&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</offset>
					<assignNode>
						<Conditional>
							<nodeID>	785076464	</nodeID>
							<startStep>	44	</startStep>
							<endStep>	44	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp248	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	44	</fastestStepForAlap>
							<componentID>	785076464	</componentID>
							<condNode>
								<Binary>
									<nodeID>	640603280	</nodeID>
									<startStep>	44	</startStep>
									<endStep>	44	</endStep>
									<destType>	boolean	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp11	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	44	</fastestStepForAlap>
									<componentID>	640603280	</componentID>
									<op>	LT	</op>
									<ipcore>	notUsed	</ipcore>
									<leftNode>
										<Literal>
											<nodeID>	1283804549	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp12	</destSignalName>
											<priority>	1	</priority>
											<minPathToEnd>	1	</minPathToEnd>
											<fastestStepForAlap>	44	</fastestStepForAlap>
											<componentID>	1283804549	</componentID>
											<type>	int	</type>
											<value>	8	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp12&nbsp;=&nbsp;32'sh00000008&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</leftNode>

									<rightNode>
										<Binary>
											<nodeID>	1134853634	</nodeID>
											<startStep>	7	</startStep>
											<endStep>	44	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp13	</destSignalName>
											<priority>	38	</priority>
											<minPathToEnd>	38	</minPathToEnd>
											<fastestStepForAlap>	7	</fastestStepForAlap>
											<componentID>	763443489	</componentID>
											<op>	%	</op>
											<ipcore>	DivInt_inst_0	</ipcore>
											<leftNode>
												<Binary>
													<nodeID>	1682757631	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp246	</destSignalName>
													<priority>	38	</priority>
													<minPathToEnd>	38	</minPathToEnd>
													<fastestStepForAlap>	7	</fastestStepForAlap>
													<componentID>	1682757631	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	1895356874	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	38	</priority>
															<minPathToEnd>	38	</minPathToEnd>
															<fastestStepForAlap>	7	</fastestStepForAlap>
															<componentID>	2134952836	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	1638045367	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp247	</destSignalName>
															<priority>	38	</priority>
															<minPathToEnd>	38	</minPathToEnd>
															<fastestStepForAlap>	7	</fastestStepForAlap>
															<componentID>	1638045367	</componentID>
															<type>	int	</type>
															<value>	14	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp247&nbsp;=&nbsp;32'sh0000000e&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	2035612276	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp14	</destSignalName>
													<priority>	38	</priority>
													<minPathToEnd>	38	</minPathToEnd>
													<fastestStepForAlap>	7	</fastestStepForAlap>
													<componentID>	2035612276	</componentID>
													<type>	int	</type>
													<value>	17	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp14&nbsp;=&nbsp;32'sh00000011&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;DivInt_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&lt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</condNode>
							<trueNode>
								<Binary>
									<nodeID>	973542375	</nodeID>
									<startStep>	35	</startStep>
									<endStep>	40	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp22_float	</destSignalName>
									<priority>	6	</priority>
									<minPathToEnd>	6	</minPathToEnd>
									<fastestStepForAlap>	39	</fastestStepForAlap>
									<componentID>	1889964162	</componentID>
									<op>	*	</op>
									<ipcore>	MultFloat_inst_0	</ipcore>
									<leftNode>
										<Cast>
											<nodeID>	648790132	</nodeID>
											<startStep>	28	</startStep>
											<endStep>	35	</endStep>
											<destType>	double	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp7	</destSignalName>
											<priority>	13	</priority>
											<minPathToEnd>	13	</minPathToEnd>
											<fastestStepForAlap>	32	</fastestStepForAlap>
											<componentID>	1038405636	</componentID>
											<castType>	double	</castType>
											<ipcore>	FixedToFloat_inst_0	</ipcore>
											<srcNode>
												<Binary>
													<nodeID>	1441272705	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp246	</destSignalName>
													<priority>	13	</priority>
													<minPathToEnd>	13	</minPathToEnd>
													<fastestStepForAlap>	32	</fastestStepForAlap>
													<componentID>	1441272705	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	2002298422	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	13	</priority>
															<minPathToEnd>	13	</minPathToEnd>
															<fastestStepForAlap>	32	</fastestStepForAlap>
															<componentID>	2134952836	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	1560830064	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp247	</destSignalName>
															<priority>	13	</priority>
															<minPathToEnd>	13	</minPathToEnd>
															<fastestStepForAlap>	32	</fastestStepForAlap>
															<componentID>	1560830064	</componentID>
															<type>	int	</type>
															<value>	14	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp247&nbsp;=&nbsp;32'sh0000000e&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</srcNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Cast>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	1358137543	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	double	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp8	</destSignalName>
											<priority>	6	</priority>
											<minPathToEnd>	6	</minPathToEnd>
											<fastestStepForAlap>	39	</fastestStepForAlap>
											<componentID>	1358137543	</componentID>
											<type>	double	</type>
											<value>	80.12	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp8&nbsp;=&nbsp;64'h405407ae147ae148&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</trueNode>
							<falseNode>
								<Binary>
									<nodeID>	614001238	</nodeID>
									<startStep>	36	</startStep>
									<endStep>	41	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp19_float	</destSignalName>
									<priority>	6	</priority>
									<minPathToEnd>	6	</minPathToEnd>
									<fastestStepForAlap>	39	</fastestStepForAlap>
									<componentID>	1197047957	</componentID>
									<op>	+	</op>
									<ipcore>	AddFloat_inst_0	</ipcore>
									<leftNode>
										<Cast>
											<nodeID>	859883231	</nodeID>
											<startStep>	29	</startStep>
											<endStep>	36	</endStep>
											<destType>	double	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp7	</destSignalName>
											<priority>	13	</priority>
											<minPathToEnd>	13	</minPathToEnd>
											<fastestStepForAlap>	32	</fastestStepForAlap>
											<componentID>	1038405636	</componentID>
											<castType>	double	</castType>
											<ipcore>	FixedToFloat_inst_0	</ipcore>
											<srcNode>
												<Binary>
													<nodeID>	1640002754	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp246	</destSignalName>
													<priority>	13	</priority>
													<minPathToEnd>	13	</minPathToEnd>
													<fastestStepForAlap>	32	</fastestStepForAlap>
													<componentID>	1640002754	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	573677233	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	13	</priority>
															<minPathToEnd>	13	</minPathToEnd>
															<fastestStepForAlap>	32	</fastestStepForAlap>
															<componentID>	2134952836	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	1739163648	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp247	</destSignalName>
															<priority>	13	</priority>
															<minPathToEnd>	13	</minPathToEnd>
															<fastestStepForAlap>	32	</fastestStepForAlap>
															<componentID>	1739163648	</componentID>
															<type>	int	</type>
															<value>	14	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp247&nbsp;=&nbsp;32'sh0000000e&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</srcNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Cast>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	723512619	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	double	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp10	</destSignalName>
											<priority>	6	</priority>
											<minPathToEnd>	6	</minPathToEnd>
											<fastestStepForAlap>	39	</fastestStepForAlap>
											<componentID>	723512619	</componentID>
											<type>	double	</type>
											<value>	2000.07	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp10&nbsp;=&nbsp;64'h409f4047ae147ae1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</falseNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;?:&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Conditional>
					</assignNode>
				</ArrayAccess>
				<ArrayAccess>
					<nodeID>	1024178219	</nodeID>
					<startStep>	44	</startStep>
					<endStep>	44	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp263	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	44	</fastestStepForAlap>
					<componentID>	1158208203	</componentID>
					<variableName>	ax	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	0	</variableID>
					<dependence>		</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_ax_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<Binary>
							<nodeID>	1281896028	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp264	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	44	</fastestStepForAlap>
							<componentID>	1281896028	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1270595892	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_setArray_l_3	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	44	</fastestStepForAlap>
									<componentID>	2134952836	</componentID>
									<variableName>	l	</variableName>
									<type>	int	</type>
									<variableID>	3	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	327771076	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp265	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	44	</fastestStepForAlap>
									<componentID>	327771076	</componentID>
									<type>	int	</type>
									<value>	15	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp265&nbsp;=&nbsp;32'sh0000000f&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</offset>
					<assignNode>
						<Conditional>
							<nodeID>	552919777	</nodeID>
							<startStep>	44	</startStep>
							<endStep>	44	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp266	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	44	</fastestStepForAlap>
							<componentID>	552919777	</componentID>
							<condNode>
								<Binary>
									<nodeID>	760951470	</nodeID>
									<startStep>	44	</startStep>
									<endStep>	44	</endStep>
									<destType>	boolean	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp24	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	44	</fastestStepForAlap>
									<componentID>	760951470	</componentID>
									<op>	LT	</op>
									<ipcore>	notUsed	</ipcore>
									<leftNode>
										<Literal>
											<nodeID>	1046238405	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp12	</destSignalName>
											<priority>	1	</priority>
											<minPathToEnd>	1	</minPathToEnd>
											<fastestStepForAlap>	44	</fastestStepForAlap>
											<componentID>	1046238405	</componentID>
											<type>	int	</type>
											<value>	8	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp12&nbsp;=&nbsp;32'sh00000008&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</leftNode>

									<rightNode>
										<Binary>
											<nodeID>	532771199	</nodeID>
											<startStep>	7	</startStep>
											<endStep>	44	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp26	</destSignalName>
											<priority>	38	</priority>
											<minPathToEnd>	38	</minPathToEnd>
											<fastestStepForAlap>	7	</fastestStepForAlap>
											<componentID>	399511404	</componentID>
											<op>	%	</op>
											<ipcore>	DivInt_inst_1	</ipcore>
											<leftNode>
												<Binary>
													<nodeID>	1426217250	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp264	</destSignalName>
													<priority>	38	</priority>
													<minPathToEnd>	38	</minPathToEnd>
													<fastestStepForAlap>	7	</fastestStepForAlap>
													<componentID>	1426217250	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	220852936	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	38	</priority>
															<minPathToEnd>	38	</minPathToEnd>
															<fastestStepForAlap>	7	</fastestStepForAlap>
															<componentID>	2134952836	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	1023553336	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp265	</destSignalName>
															<priority>	38	</priority>
															<minPathToEnd>	38	</minPathToEnd>
															<fastestStepForAlap>	7	</fastestStepForAlap>
															<componentID>	1023553336	</componentID>
															<type>	int	</type>
															<value>	15	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp265&nbsp;=&nbsp;32'sh0000000f&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	1516905682	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp14	</destSignalName>
													<priority>	38	</priority>
													<minPathToEnd>	38	</minPathToEnd>
													<fastestStepForAlap>	7	</fastestStepForAlap>
													<componentID>	1516905682	</componentID>
													<type>	int	</type>
													<value>	17	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp14&nbsp;=&nbsp;32'sh00000011&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;DivInt_inst_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&lt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</condNode>
							<trueNode>
								<Binary>
									<nodeID>	1855423837	</nodeID>
									<startStep>	37	</startStep>
									<endStep>	42	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp20_float	</destSignalName>
									<priority>	6	</priority>
									<minPathToEnd>	6	</minPathToEnd>
									<fastestStepForAlap>	39	</fastestStepForAlap>
									<componentID>	1889964162	</componentID>
									<op>	*	</op>
									<ipcore>	MultFloat_inst_0	</ipcore>
									<leftNode>
										<Cast>
											<nodeID>	498390372	</nodeID>
											<startStep>	30	</startStep>
											<endStep>	37	</endStep>
											<destType>	double	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp7	</destSignalName>
											<priority>	13	</priority>
											<minPathToEnd>	13	</minPathToEnd>
											<fastestStepForAlap>	32	</fastestStepForAlap>
											<componentID>	1038405636	</componentID>
											<castType>	double	</castType>
											<ipcore>	FixedToFloat_inst_0	</ipcore>
											<srcNode>
												<Binary>
													<nodeID>	1260758904	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp264	</destSignalName>
													<priority>	13	</priority>
													<minPathToEnd>	13	</minPathToEnd>
													<fastestStepForAlap>	32	</fastestStepForAlap>
													<componentID>	1260758904	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	353754579	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	13	</priority>
															<minPathToEnd>	13	</minPathToEnd>
															<fastestStepForAlap>	32	</fastestStepForAlap>
															<componentID>	2134952836	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	1318474357	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp265	</destSignalName>
															<priority>	13	</priority>
															<minPathToEnd>	13	</minPathToEnd>
															<fastestStepForAlap>	32	</fastestStepForAlap>
															<componentID>	1318474357	</componentID>
															<type>	int	</type>
															<value>	15	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp265&nbsp;=&nbsp;32'sh0000000f&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</srcNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Cast>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	1862248353	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	double	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp8	</destSignalName>
											<priority>	6	</priority>
											<minPathToEnd>	6	</minPathToEnd>
											<fastestStepForAlap>	39	</fastestStepForAlap>
											<componentID>	1862248353	</componentID>
											<type>	double	</type>
											<value>	80.12	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp8&nbsp;=&nbsp;64'h405407ae147ae148&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</trueNode>
							<falseNode>
								<Binary>
									<nodeID>	1381397493	</nodeID>
									<startStep>	38	</startStep>
									<endStep>	43	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp24_float	</destSignalName>
									<priority>	6	</priority>
									<minPathToEnd>	6	</minPathToEnd>
									<fastestStepForAlap>	39	</fastestStepForAlap>
									<componentID>	1197047957	</componentID>
									<op>	+	</op>
									<ipcore>	AddFloat_inst_0	</ipcore>
									<leftNode>
										<Cast>
											<nodeID>	701957134	</nodeID>
											<startStep>	31	</startStep>
											<endStep>	38	</endStep>
											<destType>	double	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp7	</destSignalName>
											<priority>	13	</priority>
											<minPathToEnd>	13	</minPathToEnd>
											<fastestStepForAlap>	32	</fastestStepForAlap>
											<componentID>	1038405636	</componentID>
											<castType>	double	</castType>
											<ipcore>	FixedToFloat_inst_0	</ipcore>
											<srcNode>
												<Binary>
													<nodeID>	1665878167	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp264	</destSignalName>
													<priority>	13	</priority>
													<minPathToEnd>	13	</minPathToEnd>
													<fastestStepForAlap>	32	</fastestStepForAlap>
													<componentID>	1665878167	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	1670046830	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	13	</priority>
															<minPathToEnd>	13	</minPathToEnd>
															<fastestStepForAlap>	32	</fastestStepForAlap>
															<componentID>	2134952836	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	865805520	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp265	</destSignalName>
															<priority>	13	</priority>
															<minPathToEnd>	13	</minPathToEnd>
															<fastestStepForAlap>	32	</fastestStepForAlap>
															<componentID>	865805520	</componentID>
															<type>	int	</type>
															<value>	15	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp265&nbsp;=&nbsp;32'sh0000000f&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</srcNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Cast>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	244182568	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	double	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp10	</destSignalName>
											<priority>	6	</priority>
											<minPathToEnd>	6	</minPathToEnd>
											<fastestStepForAlap>	39	</fastestStepForAlap>
											<componentID>	244182568	</componentID>
											<type>	double	</type>
											<value>	2000.07	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp10&nbsp;=&nbsp;64'h409f4047ae147ae1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</falseNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;?:&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Conditional>
					</assignNode>
				</ArrayAccess>
			</Stage>

		</Phase>

	<exprInMethod><!--<br>@JRThrashUnroll(loopVariableName&nbsp;=&nbsp;&quot;l&quot;,&nbsp;unrollNum&nbsp;=&nbsp;8,&nbsp;unrollType&nbsp;=&nbsp;JRThrashUnroll.modifyLoopVar_IndependentIterator)<br>private&nbsp;void&nbsp;setArray(double[]&nbsp;ax)&nbsp;{<br>&nbsp;&nbsp;&nbsp;&nbsp;for&nbsp;(int&nbsp;l&nbsp;=&nbsp;0;&nbsp;l&nbsp;&lt;&nbsp;1024;&nbsp;l&nbsp;+=&nbsp;2)&nbsp;{<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ax[l]&nbsp;=&nbsp;(l&nbsp;%&nbsp;17&nbsp;&gt;&nbsp;8)&nbsp;?&nbsp;l&nbsp;*&nbsp;80.12&nbsp;:&nbsp;l&nbsp;+&nbsp;2000.07;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;this.ax[l&nbsp;+&nbsp;1]&nbsp;=&nbsp;((l&nbsp;+&nbsp;1)&nbsp;%&nbsp;17&nbsp;&gt;&nbsp;8)&nbsp;?&nbsp;(l&nbsp;+&nbsp;1)&nbsp;*&nbsp;80.12&nbsp;:&nbsp;(l&nbsp;+&nbsp;1)&nbsp;+&nbsp;2000.07;<br>&nbsp;&nbsp;&nbsp;&nbsp;}<br>}--></exprInMethod>
</METHOD>

<METHOD>
	<methodName>	sumArrayFast	</methodName>
	<totalPhaseNum>11	</totalPhaseNum>
	<totalStageNum>6	</totalStageNum>
	<totalStepNum>23	</totalStepNum>
		<Phase>
			<phaseID>	2	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	2	</stepNum>
				<minCriticalPath>	2	</minCriticalPath>
				<exprInStage>	<!--setArray(ax)<br>-->	</exprInStage>
				<MethodInv>
					<nodeID>	135170959	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	1	</endStep>
					<destType>	void	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	none	</destSignalName>
					<priority>	2	</priority>
					<minPathToEnd>	2	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1928093034	</componentID>
					<defClass>	SumArrayFloat	</defClass>
					<objName>	this	</objName>
					<caleeName>	setArray	</caleeName>
					<arg>
						<VariableAccess>
							<nodeID>	2078872855	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	none	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1158208203	</componentID>
							<variableName>	ax	</variableName>
							<type>	double	</type>
							<variableID>	0	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_ax_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</arg>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;none&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</MethodInv>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	4	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	1	</minCriticalPath>
				<exprInStage>	<!--int&nbsp;i&nbsp;=&nbsp;1024<br>-->	</exprInStage>
				<VariableAccess>
					<nodeID>	57137295	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFast_i_4	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	381326856	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	4	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<Literal>
							<nodeID>	869266144	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp281	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	869266144	</componentID>
							<type>	int	</type>
							<value>	1024	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp281&nbsp;=&nbsp;32'sh00000400&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFast_i_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	5	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	0	</minCriticalPath>
				<exprInStage>	<!--i&nbsp;&gt;&nbsp;8<br>-->	</exprInStage>
				<Binary>
					<nodeID>	424831667	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	boolean	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp282	</destSignalName>
					<priority>	0	</priority>
					<minPathToEnd>	0	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	424831667	</componentID>
					<op>	LT	</op>
					<ipcore>	notUsed	</ipcore>
					<leftNode>
						<Literal>
							<nodeID>	1910184641	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp283	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1910184641	</componentID>
							<type>	int	</type>
							<value>	8	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp283&nbsp;=&nbsp;32'sh00000008&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</leftNode>

					<rightNode>
						<VariableAccess>
							<nodeID>	1740222284	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_sumArrayFast_i_4	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	381326856	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	4	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFast_i_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</rightNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&lt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</Binary>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	7	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	2	</stepNum>
				<minCriticalPath>	2	</minCriticalPath>
				<exprInStage>	<!--sumArrayFastSub(ax,&nbsp;tmp,&nbsp;i)<br>-->	</exprInStage>
				<MethodInv>
					<nodeID>	1336138695	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	1	</endStep>
					<destType>	void	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	none	</destSignalName>
					<priority>	2	</priority>
					<minPathToEnd>	2	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	246550186	</componentID>
					<defClass>	SumArrayFloat	</defClass>
					<objName>	this	</objName>
					<caleeName>	sumArrayFastSub	</caleeName>
					<arg>
						<VariableAccess>
							<nodeID>	1273021039	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	none	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1158208203	</componentID>
							<variableName>	ax	</variableName>
							<type>	double	</type>
							<variableID>	0	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_ax_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</arg>
					<arg>
						<VariableAccess>
							<nodeID>	285027412	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	none	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1567180674	</componentID>
							<variableName>	tmp	</variableName>
							<type>	double	</type>
							<variableID>	1	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_tmp_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</arg>
					<arg>
						<VariableAccess>
							<nodeID>	718657463	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_sumArrayFast_i_4	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	381326856	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	4	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFast_i_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</arg>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;none&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</MethodInv>
			</Stage>

			<Stage>
				<stageID>	1	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	1	</minCriticalPath>
				<exprInStage>	<!--i&nbsp;&gt;&gt;=&nbsp;2<br>-->	</exprInStage>
				<VariableAccess>
					<nodeID>	1027949913	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFast_i_4	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	381326856	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	4	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<Binary>
							<nodeID>	248247676	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp284	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	248247676	</componentID>
							<op>	SR	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1885448058	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFast_i_4	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	381326856	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	4	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFast_i_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	456815674	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp285	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	456815674	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp285&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&gt;&gt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFast_i_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	9	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	16	</stepNum>
				<minCriticalPath>	15	</minCriticalPath>
				<exprInStage>	<!--(ax[0]&nbsp;+&nbsp;ax[1])&nbsp;+&nbsp;(ax[2]&nbsp;+&nbsp;ax[3])<br>-->	</exprInStage>
				<Cast>
					<nodeID>	1213491413	</nodeID>
					<startStep>	15	</startStep>
					<endStep>	15	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	true	</destTypeIsReg>
					<destSignalName>	r_sys_tmp0_float	</destSignalName>
					<priority>	0	</priority>
					<minPathToEnd>	0	</minPathToEnd>
					<fastestStepForAlap>	15	</fastestStepForAlap>
					<componentID>	1213491413	</componentID>
					<castType>	double	</castType>
					<ipcore>	notUsed	</ipcore>
					<srcNode>
						<Binary>
							<nodeID>	1831924725	</nodeID>
							<startStep>	10	</startStep>
							<endStep>	15	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp286	</destSignalName>
							<priority>	5	</priority>
							<minPathToEnd>	5	</minPathToEnd>
							<fastestStepForAlap>	10	</fastestStepForAlap>
							<componentID>	1197047957	</componentID>
							<op>	+	</op>
							<ipcore>	AddFloat_inst_0	</ipcore>
							<leftNode>
								<Binary>
									<nodeID>	1145832897	</nodeID>
									<startStep>	3	</startStep>
									<endStep>	8	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp0_float	</destSignalName>
									<priority>	10	</priority>
									<minPathToEnd>	10	</minPathToEnd>
									<fastestStepForAlap>	5	</fastestStepForAlap>
									<componentID>	1197047957	</componentID>
									<op>	+	</op>
									<ipcore>	AddFloat_inst_0	</ipcore>
									<leftNode>
										<ArrayAccess>
											<nodeID>	446994893	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	2	</endStep>
											<destType>	double	</destType>
											<destTypeIsReg>	true	</destTypeIsReg>
											<destSignalName>	r_sys_tmp0_float	</destSignalName>
											<priority>	12	</priority>
											<minPathToEnd>	12	</minPathToEnd>
											<fastestStepForAlap>	3	</fastestStepForAlap>
											<componentID>	1158208203	</componentID>
											<variableName>	ax	</variableName>
											<isRead>	true	</isRead>
											<type>	double	</type>
											<variableID>	0	</variableID>
											<dependence>		</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_ax_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
											<offset>
												<Literal>
													<nodeID>	745369445	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_intZero	</destSignalName>
													<priority>	12	</priority>
													<minPathToEnd>	12	</minPathToEnd>
													<fastestStepForAlap>	3	</fastestStepForAlap>
													<componentID>	745369445	</componentID>
													<type>	int	</type>
													<value>	0	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intZero&nbsp;=&nbsp;32'sh0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</offset>
										</ArrayAccess>
									</leftNode>

									<rightNode>
										<ArrayAccess>
											<nodeID>	1152149164	</nodeID>
											<startStep>	1	</startStep>
											<endStep>	3	</endStep>
											<destType>	double	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp287	</destSignalName>
											<priority>	13	</priority>
											<minPathToEnd>	13	</minPathToEnd>
											<fastestStepForAlap>	2	</fastestStepForAlap>
											<componentID>	1158208203	</componentID>
											<variableName>	ax	</variableName>
											<isRead>	true	</isRead>
											<type>	double	</type>
											<variableID>	0	</variableID>
											<dependence>		</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_ax_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
											<offset>
												<Literal>
													<nodeID>	310954349	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_intOne	</destSignalName>
													<priority>	13	</priority>
													<minPathToEnd>	13	</minPathToEnd>
													<fastestStepForAlap>	2	</fastestStepForAlap>
													<componentID>	310954349	</componentID>
													<type>	int	</type>
													<value>	1	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</offset>
										</ArrayAccess>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</leftNode>

							<rightNode>
								<Binary>
									<nodeID>	1527637230	</nodeID>
									<startStep>	5	</startStep>
									<endStep>	10	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp286	</destSignalName>
									<priority>	10	</priority>
									<minPathToEnd>	10	</minPathToEnd>
									<fastestStepForAlap>	5	</fastestStepForAlap>
									<componentID>	1197047957	</componentID>
									<op>	+	</op>
									<ipcore>	AddFloat_inst_0	</ipcore>
									<leftNode>
										<ArrayAccess>
											<nodeID>	1382030492	</nodeID>
											<startStep>	2	</startStep>
											<endStep>	4	</endStep>
											<destType>	double	</destType>
											<destTypeIsReg>	true	</destTypeIsReg>
											<destSignalName>	r_sys_tmp0_float	</destSignalName>
											<priority>	14	</priority>
											<minPathToEnd>	14	</minPathToEnd>
											<fastestStepForAlap>	1	</fastestStepForAlap>
											<componentID>	1158208203	</componentID>
											<variableName>	ax	</variableName>
											<isRead>	true	</isRead>
											<type>	double	</type>
											<variableID>	0	</variableID>
											<dependence>		</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_ax_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
											<offset>
												<Literal>
													<nodeID>	603353092	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp289	</destSignalName>
													<priority>	14	</priority>
													<minPathToEnd>	14	</minPathToEnd>
													<fastestStepForAlap>	1	</fastestStepForAlap>
													<componentID>	603353092	</componentID>
													<type>	int	</type>
													<value>	2	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp289&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</offset>
										</ArrayAccess>
									</leftNode>

									<rightNode>
										<ArrayAccess>
											<nodeID>	137636110	</nodeID>
											<startStep>	3	</startStep>
											<endStep>	5	</endStep>
											<destType>	double	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp287	</destSignalName>
											<priority>	15	</priority>
											<minPathToEnd>	15	</minPathToEnd>
											<fastestStepForAlap>	0	</fastestStepForAlap>
											<componentID>	1158208203	</componentID>
											<variableName>	ax	</variableName>
											<isRead>	true	</isRead>
											<type>	double	</type>
											<variableID>	0	</variableID>
											<dependence>		</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_ax_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
											<offset>
												<Literal>
													<nodeID>	410212951	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp291	</destSignalName>
													<priority>	15	</priority>
													<minPathToEnd>	15	</minPathToEnd>
													<fastestStepForAlap>	0	</fastestStepForAlap>
													<componentID>	410212951	</componentID>
													<type>	int	</type>
													<value>	3	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp291&nbsp;=&nbsp;32'sh00000003&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</offset>
										</ArrayAccess>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</srcNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sys_tmp0_float&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</Cast>
			</Stage>

		</Phase>

	<exprInMethod><!--<br>public&nbsp;double&nbsp;sumArrayFast()&nbsp;{<br>&nbsp;&nbsp;&nbsp;&nbsp;setArray(ax);<br>&nbsp;&nbsp;&nbsp;&nbsp;for&nbsp;(int&nbsp;i&nbsp;=&nbsp;1024;&nbsp;i&nbsp;&gt;&nbsp;8;&nbsp;)&nbsp;{<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;sumArrayFastSub(ax,&nbsp;tmp,&nbsp;i);<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;i&nbsp;&gt;&gt;=&nbsp;2;<br>&nbsp;&nbsp;&nbsp;&nbsp;}<br>&nbsp;&nbsp;&nbsp;&nbsp;return&nbsp;(ax[0]&nbsp;+&nbsp;ax[1])&nbsp;+&nbsp;(ax[2]&nbsp;+&nbsp;ax[3]);<br>}--></exprInMethod>
</METHOD>

<METHOD>
	<methodName>	sumArrayFastSub	</methodName>
	<totalPhaseNum>15	</totalPhaseNum>
	<totalStageNum>10	</totalStageNum>
	<totalStepNum>36	</totalStepNum>
		<Phase>
			<phaseID>	3	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	1	</minCriticalPath>
				<exprInStage>	<!--int&nbsp;i&nbsp;=&nbsp;0<br>int&nbsp;j&nbsp;=&nbsp;0<br>-->	</exprInStage>
				<VariableAccess>
					<nodeID>	1026560587	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_i_8	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	520165711	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	8	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<Literal>
							<nodeID>	19177840	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_intZero	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	19177840	</componentID>
							<type>	int	</type>
							<value>	0	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intZero&nbsp;=&nbsp;32'sh0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	199409830	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_j_9	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1406523490	</componentID>
					<variableName>	j	</variableName>
					<type>	int	</type>
					<variableID>	9	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<Literal>
							<nodeID>	2087793901	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_intZero	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	2087793901	</componentID>
							<type>	int	</type>
							<value>	0	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intZero&nbsp;=&nbsp;32'sh0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

			<Stage>
				<stageID>	1	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	1	</minCriticalPath>
				<exprInStage>	<!--copy0_i&nbsp;=&nbsp;i<br>-->	</exprInStage>
				<VariableAccess>
					<nodeID>	1816785774	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_copy0_i_14	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1796010572	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	14	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<VariableAccess>
							<nodeID>	519541372	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_sumArrayFastSub_i_8	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	520165711	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	8	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_14&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	4	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	0	</minCriticalPath>
				<exprInStage>	<!--i&nbsp;&lt;&nbsp;num<br>-->	</exprInStage>
				<Binary>
					<nodeID>	263330502	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	boolean	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp292	</destSignalName>
					<priority>	0	</priority>
					<minPathToEnd>	0	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	263330502	</componentID>
					<op>	LT	</op>
					<ipcore>	notUsed	</ipcore>
					<leftNode>
						<VariableAccess>
							<nodeID>	1979434294	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_sumArrayFastSub_i_8	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	520165711	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	8	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</leftNode>

					<rightNode>
						<VariableAccess>
							<nodeID>	1683003581	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_sumArrayFastSub_num_7	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1734071230	</componentID>
							<variableName>	num	</variableName>
							<type>	int	</type>
							<variableID>	7	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_num_7&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</rightNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&lt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</Binary>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	7	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	15	</stepNum>
				<minCriticalPath>	15	</minCriticalPath>
				<exprInStage>	<!--tmp[j]&nbsp;=&nbsp;this.ax[i]&nbsp;+&nbsp;ax[i&nbsp;+&nbsp;1]<br>++j<br>-->	</exprInStage>
				<ArrayAccess>
					<nodeID>	1034589173	</nodeID>
					<startStep>	7	</startStep>
					<endStep>	7	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp296	</destSignalName>
					<priority>	8	</priority>
					<minPathToEnd>	8	</minPathToEnd>
					<fastestStepForAlap>	7	</fastestStepForAlap>
					<componentID>	165140852	</componentID>
					<variableName>	tmp	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	6	</variableID>
					<dependence>		</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sumArrayFastSub_tmp_6_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	973427640	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_sumArrayFastSub_j_9	</destSignalName>
							<priority>	8	</priority>
							<minPathToEnd>	8	</minPathToEnd>
							<fastestStepForAlap>	7	</fastestStepForAlap>
							<componentID>	1406523490	</componentID>
							<variableName>	j	</variableName>
							<type>	int	</type>
							<variableID>	9	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	685806036	</nodeID>
							<startStep>	2	</startStep>
							<endStep>	7	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp297	</destSignalName>
							<priority>	13	</priority>
							<minPathToEnd>	13	</minPathToEnd>
							<fastestStepForAlap>	2	</fastestStepForAlap>
							<componentID>	1197047957	</componentID>
							<op>	+	</op>
							<ipcore>	AddFloat_inst_0	</ipcore>
							<leftNode>
								<ArrayAccess>
									<nodeID>	867922634	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	2	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp298	</destSignalName>
									<priority>	15	</priority>
									<minPathToEnd>	15	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	1158208203	</componentID>
									<variableName>	ax	</variableName>
									<isRead>	true	</isRead>
									<type>	double	</type>
									<variableID>	0	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_ax_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	1466779214	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_sumArrayFastSub_i_8	</destSignalName>
											<priority>	15	</priority>
											<minPathToEnd>	15	</minPathToEnd>
											<fastestStepForAlap>	0	</fastestStepForAlap>
											<componentID>	520165711	</componentID>
											<variableName>	i	</variableName>
											<type>	int	</type>
											<variableID>	8	</variableID>
											<isRead>	true	</isRead>
											<dependence>		</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	1193465785	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	2	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp299	</destSignalName>
									<priority>	15	</priority>
									<minPathToEnd>	15	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	1082185515	</componentID>
									<variableName>	ax	</variableName>
									<isRead>	true	</isRead>
									<type>	double	</type>
									<variableID>	5	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sumArrayFastSub_ax_5_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<Binary>
											<nodeID>	1252944162	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp300	</destSignalName>
											<priority>	15	</priority>
											<minPathToEnd>	15	</minPathToEnd>
											<fastestStepForAlap>	0	</fastestStepForAlap>
											<componentID>	1252944162	</componentID>
											<op>	+	</op>
											<ipcore>	notUsed	</ipcore>
											<leftNode>
												<VariableAccess>
													<nodeID>	7888252	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	r_sumArrayFastSub_copy0_i_14	</destSignalName>
													<priority>	15	</priority>
													<minPathToEnd>	15	</minPathToEnd>
													<fastestStepForAlap>	0	</fastestStepForAlap>
													<componentID>	1796010572	</componentID>
													<variableName>	copy0_i	</variableName>
													<type>	int	</type>
													<variableID>	14	</variableID>
													<isRead>	true	</isRead>
													<dependence>		</dependence>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_14&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</VariableAccess>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	1581348897	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_intOne	</destSignalName>
													<priority>	15	</priority>
													<minPathToEnd>	15	</minPathToEnd>
													<fastestStepForAlap>	0	</fastestStepForAlap>
													<componentID>	1581348897	</componentID>
													<type>	int	</type>
													<value>	1	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	473296607	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_copy0_i_14	</destSignalName>
					<priority>	14	</priority>
					<minPathToEnd>	14	</minPathToEnd>
					<fastestStepForAlap>	1	</fastestStepForAlap>
					<componentID>	1796010572	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	14	</variableID>
					<isRead>	false	</isRead>
					<dependence>	7888252	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	416645361	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp301	</destSignalName>
							<priority>	14	</priority>
							<minPathToEnd>	14	</minPathToEnd>
							<fastestStepForAlap>	1	</fastestStepForAlap>
							<componentID>	416645361	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1761893107	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_copy0_i_14	</destSignalName>
									<priority>	14	</priority>
									<minPathToEnd>	14	</minPathToEnd>
									<fastestStepForAlap>	1	</fastestStepForAlap>
									<componentID>	1796010572	</componentID>
									<variableName>	copy0_i	</variableName>
									<type>	int	</type>
									<variableID>	14	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_14&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	485440866	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp302	</destSignalName>
									<priority>	14	</priority>
									<minPathToEnd>	14	</minPathToEnd>
									<fastestStepForAlap>	1	</fastestStepForAlap>
									<componentID>	485440866	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp302&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_14&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	514259909	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_i_8	</destSignalName>
					<priority>	14	</priority>
					<minPathToEnd>	14	</minPathToEnd>
					<fastestStepForAlap>	1	</fastestStepForAlap>
					<componentID>	520165711	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	8	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1466779214	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1692095035	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp303	</destSignalName>
							<priority>	14	</priority>
							<minPathToEnd>	14	</minPathToEnd>
							<fastestStepForAlap>	1	</fastestStepForAlap>
							<componentID>	1692095035	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	2062799671	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_i_8	</destSignalName>
									<priority>	14	</priority>
									<minPathToEnd>	14	</minPathToEnd>
									<fastestStepForAlap>	1	</fastestStepForAlap>
									<componentID>	520165711	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	8	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	498073329	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp302	</destSignalName>
									<priority>	14	</priority>
									<minPathToEnd>	14	</minPathToEnd>
									<fastestStepForAlap>	1	</fastestStepForAlap>
									<componentID>	498073329	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp302&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	227184497	</nodeID>
					<startStep>	7	</startStep>
					<endStep>	7	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_j_9	</destSignalName>
					<priority>	7	</priority>
					<minPathToEnd>	7	</minPathToEnd>
					<fastestStepForAlap>	8	</fastestStepForAlap>
					<componentID>	1406523490	</componentID>
					<variableName>	j	</variableName>
					<type>	int	</type>
					<variableID>	9	</variableID>
					<isRead>	false	</isRead>
					<dependence>	973427640	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	63916713	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp305	</destSignalName>
							<priority>	7	</priority>
							<minPathToEnd>	7	</minPathToEnd>
							<fastestStepForAlap>	8	</fastestStepForAlap>
							<componentID>	63916713	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	506371891	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_j_9	</destSignalName>
									<priority>	7	</priority>
									<minPathToEnd>	7	</minPathToEnd>
									<fastestStepForAlap>	8	</fastestStepForAlap>
									<componentID>	1406523490	</componentID>
									<variableName>	j	</variableName>
									<type>	int	</type>
									<variableID>	9	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	114678976	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	7	</priority>
									<minPathToEnd>	7	</minPathToEnd>
									<fastestStepForAlap>	8	</fastestStepForAlap>
									<componentID>	114678976	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	1116718273	</nodeID>
					<startStep>	8	</startStep>
					<endStep>	8	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp306	</destSignalName>
					<priority>	7	</priority>
					<minPathToEnd>	7	</minPathToEnd>
					<fastestStepForAlap>	8	</fastestStepForAlap>
					<componentID>	165140852	</componentID>
					<variableName>	tmp	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	6	</variableID>
					<dependence>	1034589173	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sumArrayFastSub_tmp_6_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	1824423178	</nodeID>
							<startStep>	8	</startStep>
							<endStep>	8	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_sumArrayFastSub_j_9	</destSignalName>
							<priority>	7	</priority>
							<minPathToEnd>	7	</minPathToEnd>
							<fastestStepForAlap>	8	</fastestStepForAlap>
							<componentID>	1406523490	</componentID>
							<variableName>	j	</variableName>
							<type>	int	</type>
							<variableID>	9	</variableID>
							<isRead>	true	</isRead>
							<dependence>	227184497	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	1308840780	</nodeID>
							<startStep>	3	</startStep>
							<endStep>	8	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp297	</destSignalName>
							<priority>	12	</priority>
							<minPathToEnd>	12	</minPathToEnd>
							<fastestStepForAlap>	3	</fastestStepForAlap>
							<componentID>	1197047957	</componentID>
							<op>	+	</op>
							<ipcore>	AddFloat_inst_0	</ipcore>
							<leftNode>
								<ArrayAccess>
									<nodeID>	1011993239	</nodeID>
									<startStep>	1	</startStep>
									<endStep>	3	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp298	</destSignalName>
									<priority>	14	</priority>
									<minPathToEnd>	14	</minPathToEnd>
									<fastestStepForAlap>	1	</fastestStepForAlap>
									<componentID>	1158208203	</componentID>
									<variableName>	ax	</variableName>
									<isRead>	true	</isRead>
									<type>	double	</type>
									<variableID>	0	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_ax_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	499883633	</nodeID>
											<startStep>	1	</startStep>
											<endStep>	1	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_sumArrayFastSub_i_8	</destSignalName>
											<priority>	14	</priority>
											<minPathToEnd>	14	</minPathToEnd>
											<fastestStepForAlap>	1	</fastestStepForAlap>
											<componentID>	520165711	</componentID>
											<variableName>	i	</variableName>
											<type>	int	</type>
											<variableID>	8	</variableID>
											<isRead>	true	</isRead>
											<dependence>	514259909	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	588192767	</nodeID>
									<startStep>	1	</startStep>
									<endStep>	3	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp299	</destSignalName>
									<priority>	14	</priority>
									<minPathToEnd>	14	</minPathToEnd>
									<fastestStepForAlap>	1	</fastestStepForAlap>
									<componentID>	1082185515	</componentID>
									<variableName>	ax	</variableName>
									<isRead>	true	</isRead>
									<type>	double	</type>
									<variableID>	5	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sumArrayFastSub_ax_5_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<Binary>
											<nodeID>	888607828	</nodeID>
											<startStep>	1	</startStep>
											<endStep>	1	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp300	</destSignalName>
											<priority>	14	</priority>
											<minPathToEnd>	14	</minPathToEnd>
											<fastestStepForAlap>	1	</fastestStepForAlap>
											<componentID>	888607828	</componentID>
											<op>	+	</op>
											<ipcore>	notUsed	</ipcore>
											<leftNode>
												<VariableAccess>
													<nodeID>	1230483958	</nodeID>
													<startStep>	1	</startStep>
													<endStep>	1	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	r_sumArrayFastSub_copy0_i_14	</destSignalName>
													<priority>	14	</priority>
													<minPathToEnd>	14	</minPathToEnd>
													<fastestStepForAlap>	1	</fastestStepForAlap>
													<componentID>	1796010572	</componentID>
													<variableName>	copy0_i	</variableName>
													<type>	int	</type>
													<variableID>	14	</variableID>
													<isRead>	true	</isRead>
													<dependence>	473296607	</dependence>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_14&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</VariableAccess>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	476361496	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_intOne	</destSignalName>
													<priority>	14	</priority>
													<minPathToEnd>	14	</minPathToEnd>
													<fastestStepForAlap>	1	</fastestStepForAlap>
													<componentID>	476361496	</componentID>
													<type>	int	</type>
													<value>	1	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	388627256	</nodeID>
					<startStep>	1	</startStep>
					<endStep>	1	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_copy0_i_14	</destSignalName>
					<priority>	13	</priority>
					<minPathToEnd>	13	</minPathToEnd>
					<fastestStepForAlap>	2	</fastestStepForAlap>
					<componentID>	1796010572	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	14	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1230483958	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1160521065	</nodeID>
							<startStep>	1	</startStep>
							<endStep>	1	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp301	</destSignalName>
							<priority>	13	</priority>
							<minPathToEnd>	13	</minPathToEnd>
							<fastestStepForAlap>	2	</fastestStepForAlap>
							<componentID>	1160521065	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1431057401	</nodeID>
									<startStep>	1	</startStep>
									<endStep>	1	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_copy0_i_14	</destSignalName>
									<priority>	13	</priority>
									<minPathToEnd>	13	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	1796010572	</componentID>
									<variableName>	copy0_i	</variableName>
									<type>	int	</type>
									<variableID>	14	</variableID>
									<isRead>	true	</isRead>
									<dependence>	473296607	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_14&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	2112375854	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp302	</destSignalName>
									<priority>	13	</priority>
									<minPathToEnd>	13	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	2112375854	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp302&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_14&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	501325974	</nodeID>
					<startStep>	1	</startStep>
					<endStep>	1	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_i_8	</destSignalName>
					<priority>	13	</priority>
					<minPathToEnd>	13	</minPathToEnd>
					<fastestStepForAlap>	2	</fastestStepForAlap>
					<componentID>	520165711	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	8	</variableID>
					<isRead>	false	</isRead>
					<dependence>	499883633	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1207297837	</nodeID>
							<startStep>	1	</startStep>
							<endStep>	1	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp303	</destSignalName>
							<priority>	13	</priority>
							<minPathToEnd>	13	</minPathToEnd>
							<fastestStepForAlap>	2	</fastestStepForAlap>
							<componentID>	1207297837	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1629249603	</nodeID>
									<startStep>	1	</startStep>
									<endStep>	1	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_i_8	</destSignalName>
									<priority>	13	</priority>
									<minPathToEnd>	13	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	520165711	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	8	</variableID>
									<isRead>	true	</isRead>
									<dependence>	514259909	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	234094724	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp302	</destSignalName>
									<priority>	13	</priority>
									<minPathToEnd>	13	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	234094724	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp302&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	239984964	</nodeID>
					<startStep>	8	</startStep>
					<endStep>	8	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_j_9	</destSignalName>
					<priority>	6	</priority>
					<minPathToEnd>	6	</minPathToEnd>
					<fastestStepForAlap>	9	</fastestStepForAlap>
					<componentID>	1406523490	</componentID>
					<variableName>	j	</variableName>
					<type>	int	</type>
					<variableID>	9	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1824423178	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	453000882	</nodeID>
							<startStep>	8	</startStep>
							<endStep>	8	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp305	</destSignalName>
							<priority>	6	</priority>
							<minPathToEnd>	6	</minPathToEnd>
							<fastestStepForAlap>	9	</fastestStepForAlap>
							<componentID>	453000882	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	756295159	</nodeID>
									<startStep>	8	</startStep>
									<endStep>	8	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_j_9	</destSignalName>
									<priority>	6	</priority>
									<minPathToEnd>	6	</minPathToEnd>
									<fastestStepForAlap>	9	</fastestStepForAlap>
									<componentID>	1406523490	</componentID>
									<variableName>	j	</variableName>
									<type>	int	</type>
									<variableID>	9	</variableID>
									<isRead>	true	</isRead>
									<dependence>	227184497	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	97030720	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	6	</priority>
									<minPathToEnd>	6	</minPathToEnd>
									<fastestStepForAlap>	9	</fastestStepForAlap>
									<componentID>	97030720	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	855222967	</nodeID>
					<startStep>	9	</startStep>
					<endStep>	9	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp316	</destSignalName>
					<priority>	6	</priority>
					<minPathToEnd>	6	</minPathToEnd>
					<fastestStepForAlap>	9	</fastestStepForAlap>
					<componentID>	165140852	</componentID>
					<variableName>	tmp	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	6	</variableID>
					<dependence>	1116718273	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sumArrayFastSub_tmp_6_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	624356998	</nodeID>
							<startStep>	9	</startStep>
							<endStep>	9	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_sumArrayFastSub_j_9	</destSignalName>
							<priority>	6	</priority>
							<minPathToEnd>	6	</minPathToEnd>
							<fastestStepForAlap>	9	</fastestStepForAlap>
							<componentID>	1406523490	</componentID>
							<variableName>	j	</variableName>
							<type>	int	</type>
							<variableID>	9	</variableID>
							<isRead>	true	</isRead>
							<dependence>	239984964	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	962966144	</nodeID>
							<startStep>	4	</startStep>
							<endStep>	9	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp297	</destSignalName>
							<priority>	11	</priority>
							<minPathToEnd>	11	</minPathToEnd>
							<fastestStepForAlap>	4	</fastestStepForAlap>
							<componentID>	1197047957	</componentID>
							<op>	+	</op>
							<ipcore>	AddFloat_inst_0	</ipcore>
							<leftNode>
								<ArrayAccess>
									<nodeID>	1135218416	</nodeID>
									<startStep>	2	</startStep>
									<endStep>	4	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp298	</destSignalName>
									<priority>	13	</priority>
									<minPathToEnd>	13	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	1158208203	</componentID>
									<variableName>	ax	</variableName>
									<isRead>	true	</isRead>
									<type>	double	</type>
									<variableID>	0	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_ax_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	1371197764	</nodeID>
											<startStep>	2	</startStep>
											<endStep>	2	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_sumArrayFastSub_i_8	</destSignalName>
											<priority>	13	</priority>
											<minPathToEnd>	13	</minPathToEnd>
											<fastestStepForAlap>	2	</fastestStepForAlap>
											<componentID>	520165711	</componentID>
											<variableName>	i	</variableName>
											<type>	int	</type>
											<variableID>	8	</variableID>
											<isRead>	true	</isRead>
											<dependence>	501325974	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	1073803591	</nodeID>
									<startStep>	2	</startStep>
									<endStep>	4	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp299	</destSignalName>
									<priority>	13	</priority>
									<minPathToEnd>	13	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	1082185515	</componentID>
									<variableName>	ax	</variableName>
									<isRead>	true	</isRead>
									<type>	double	</type>
									<variableID>	5	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sumArrayFastSub_ax_5_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<Binary>
											<nodeID>	2111868196	</nodeID>
											<startStep>	2	</startStep>
											<endStep>	2	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp300	</destSignalName>
											<priority>	13	</priority>
											<minPathToEnd>	13	</minPathToEnd>
											<fastestStepForAlap>	2	</fastestStepForAlap>
											<componentID>	2111868196	</componentID>
											<op>	+	</op>
											<ipcore>	notUsed	</ipcore>
											<leftNode>
												<VariableAccess>
													<nodeID>	559052556	</nodeID>
													<startStep>	2	</startStep>
													<endStep>	2	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	r_sumArrayFastSub_copy0_i_14	</destSignalName>
													<priority>	13	</priority>
													<minPathToEnd>	13	</minPathToEnd>
													<fastestStepForAlap>	2	</fastestStepForAlap>
													<componentID>	1796010572	</componentID>
													<variableName>	copy0_i	</variableName>
													<type>	int	</type>
													<variableID>	14	</variableID>
													<isRead>	true	</isRead>
													<dependence>	388627256	</dependence>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_14&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</VariableAccess>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	755353067	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_intOne	</destSignalName>
													<priority>	13	</priority>
													<minPathToEnd>	13	</minPathToEnd>
													<fastestStepForAlap>	2	</fastestStepForAlap>
													<componentID>	755353067	</componentID>
													<type>	int	</type>
													<value>	1	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	1443159652	</nodeID>
					<startStep>	2	</startStep>
					<endStep>	2	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_copy0_i_14	</destSignalName>
					<priority>	12	</priority>
					<minPathToEnd>	12	</minPathToEnd>
					<fastestStepForAlap>	3	</fastestStepForAlap>
					<componentID>	1796010572	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	14	</variableID>
					<isRead>	false	</isRead>
					<dependence>	559052556	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1503961946	</nodeID>
							<startStep>	2	</startStep>
							<endStep>	2	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp301	</destSignalName>
							<priority>	12	</priority>
							<minPathToEnd>	12	</minPathToEnd>
							<fastestStepForAlap>	3	</fastestStepForAlap>
							<componentID>	1503961946	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1205901232	</nodeID>
									<startStep>	2	</startStep>
									<endStep>	2	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_copy0_i_14	</destSignalName>
									<priority>	12	</priority>
									<minPathToEnd>	12	</minPathToEnd>
									<fastestStepForAlap>	3	</fastestStepForAlap>
									<componentID>	1796010572	</componentID>
									<variableName>	copy0_i	</variableName>
									<type>	int	</type>
									<variableID>	14	</variableID>
									<isRead>	true	</isRead>
									<dependence>	388627256	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_14&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1778829485	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp302	</destSignalName>
									<priority>	12	</priority>
									<minPathToEnd>	12	</minPathToEnd>
									<fastestStepForAlap>	3	</fastestStepForAlap>
									<componentID>	1778829485	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp302&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_14&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1667304508	</nodeID>
					<startStep>	2	</startStep>
					<endStep>	2	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_i_8	</destSignalName>
					<priority>	12	</priority>
					<minPathToEnd>	12	</minPathToEnd>
					<fastestStepForAlap>	3	</fastestStepForAlap>
					<componentID>	520165711	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	8	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1371197764	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	2020239900	</nodeID>
							<startStep>	2	</startStep>
							<endStep>	2	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp303	</destSignalName>
							<priority>	12	</priority>
							<minPathToEnd>	12	</minPathToEnd>
							<fastestStepForAlap>	3	</fastestStepForAlap>
							<componentID>	2020239900	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	308056583	</nodeID>
									<startStep>	2	</startStep>
									<endStep>	2	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_i_8	</destSignalName>
									<priority>	12	</priority>
									<minPathToEnd>	12	</minPathToEnd>
									<fastestStepForAlap>	3	</fastestStepForAlap>
									<componentID>	520165711	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	8	</variableID>
									<isRead>	true	</isRead>
									<dependence>	501325974	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	2071401211	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp302	</destSignalName>
									<priority>	12	</priority>
									<minPathToEnd>	12	</minPathToEnd>
									<fastestStepForAlap>	3	</fastestStepForAlap>
									<componentID>	2071401211	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp302&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1182751760	</nodeID>
					<startStep>	9	</startStep>
					<endStep>	9	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_j_9	</destSignalName>
					<priority>	5	</priority>
					<minPathToEnd>	5	</minPathToEnd>
					<fastestStepForAlap>	10	</fastestStepForAlap>
					<componentID>	1406523490	</componentID>
					<variableName>	j	</variableName>
					<type>	int	</type>
					<variableID>	9	</variableID>
					<isRead>	false	</isRead>
					<dependence>	624356998	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1400193688	</nodeID>
							<startStep>	9	</startStep>
							<endStep>	9	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp305	</destSignalName>
							<priority>	5	</priority>
							<minPathToEnd>	5	</minPathToEnd>
							<fastestStepForAlap>	10	</fastestStepForAlap>
							<componentID>	1400193688	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	929510390	</nodeID>
									<startStep>	9	</startStep>
									<endStep>	9	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_j_9	</destSignalName>
									<priority>	5	</priority>
									<minPathToEnd>	5	</minPathToEnd>
									<fastestStepForAlap>	10	</fastestStepForAlap>
									<componentID>	1406523490	</componentID>
									<variableName>	j	</variableName>
									<type>	int	</type>
									<variableID>	9	</variableID>
									<isRead>	true	</isRead>
									<dependence>	239984964	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1485076452	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	5	</priority>
									<minPathToEnd>	5	</minPathToEnd>
									<fastestStepForAlap>	10	</fastestStepForAlap>
									<componentID>	1485076452	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	1624983330	</nodeID>
					<startStep>	10	</startStep>
					<endStep>	10	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp326	</destSignalName>
					<priority>	5	</priority>
					<minPathToEnd>	5	</minPathToEnd>
					<fastestStepForAlap>	10	</fastestStepForAlap>
					<componentID>	165140852	</componentID>
					<variableName>	tmp	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	6	</variableID>
					<dependence>	855222967	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sumArrayFastSub_tmp_6_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	1545288411	</nodeID>
							<startStep>	10	</startStep>
							<endStep>	10	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_sumArrayFastSub_j_9	</destSignalName>
							<priority>	5	</priority>
							<minPathToEnd>	5	</minPathToEnd>
							<fastestStepForAlap>	10	</fastestStepForAlap>
							<componentID>	1406523490	</componentID>
							<variableName>	j	</variableName>
							<type>	int	</type>
							<variableID>	9	</variableID>
							<isRead>	true	</isRead>
							<dependence>	1182751760	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	2142580506	</nodeID>
							<startStep>	5	</startStep>
							<endStep>	10	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp297	</destSignalName>
							<priority>	10	</priority>
							<minPathToEnd>	10	</minPathToEnd>
							<fastestStepForAlap>	5	</fastestStepForAlap>
							<componentID>	1197047957	</componentID>
							<op>	+	</op>
							<ipcore>	AddFloat_inst_0	</ipcore>
							<leftNode>
								<ArrayAccess>
									<nodeID>	1344771446	</nodeID>
									<startStep>	3	</startStep>
									<endStep>	5	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp298	</destSignalName>
									<priority>	12	</priority>
									<minPathToEnd>	12	</minPathToEnd>
									<fastestStepForAlap>	3	</fastestStepForAlap>
									<componentID>	1158208203	</componentID>
									<variableName>	ax	</variableName>
									<isRead>	true	</isRead>
									<type>	double	</type>
									<variableID>	0	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_ax_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	1455791894	</nodeID>
											<startStep>	3	</startStep>
											<endStep>	3	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_sumArrayFastSub_i_8	</destSignalName>
											<priority>	12	</priority>
											<minPathToEnd>	12	</minPathToEnd>
											<fastestStepForAlap>	3	</fastestStepForAlap>
											<componentID>	520165711	</componentID>
											<variableName>	i	</variableName>
											<type>	int	</type>
											<variableID>	8	</variableID>
											<isRead>	true	</isRead>
											<dependence>	1667304508	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	1213172187	</nodeID>
									<startStep>	3	</startStep>
									<endStep>	5	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp299	</destSignalName>
									<priority>	12	</priority>
									<minPathToEnd>	12	</minPathToEnd>
									<fastestStepForAlap>	3	</fastestStepForAlap>
									<componentID>	1082185515	</componentID>
									<variableName>	ax	</variableName>
									<isRead>	true	</isRead>
									<type>	double	</type>
									<variableID>	5	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sumArrayFastSub_ax_5_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<Binary>
											<nodeID>	1575202291	</nodeID>
											<startStep>	3	</startStep>
											<endStep>	3	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp300	</destSignalName>
											<priority>	12	</priority>
											<minPathToEnd>	12	</minPathToEnd>
											<fastestStepForAlap>	3	</fastestStepForAlap>
											<componentID>	1575202291	</componentID>
											<op>	+	</op>
											<ipcore>	notUsed	</ipcore>
											<leftNode>
												<VariableAccess>
													<nodeID>	246504621	</nodeID>
													<startStep>	3	</startStep>
													<endStep>	3	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	r_sumArrayFastSub_copy0_i_14	</destSignalName>
													<priority>	12	</priority>
													<minPathToEnd>	12	</minPathToEnd>
													<fastestStepForAlap>	3	</fastestStepForAlap>
													<componentID>	1796010572	</componentID>
													<variableName>	copy0_i	</variableName>
													<type>	int	</type>
													<variableID>	14	</variableID>
													<isRead>	true	</isRead>
													<dependence>	1443159652	</dependence>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_14&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</VariableAccess>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	507210084	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_intOne	</destSignalName>
													<priority>	12	</priority>
													<minPathToEnd>	12	</minPathToEnd>
													<fastestStepForAlap>	3	</fastestStepForAlap>
													<componentID>	507210084	</componentID>
													<type>	int	</type>
													<value>	1	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	1317286845	</nodeID>
					<startStep>	3	</startStep>
					<endStep>	3	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_copy0_i_14	</destSignalName>
					<priority>	11	</priority>
					<minPathToEnd>	11	</minPathToEnd>
					<fastestStepForAlap>	4	</fastestStepForAlap>
					<componentID>	1796010572	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	14	</variableID>
					<isRead>	false	</isRead>
					<dependence>	246504621	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1231086992	</nodeID>
							<startStep>	3	</startStep>
							<endStep>	3	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp301	</destSignalName>
							<priority>	11	</priority>
							<minPathToEnd>	11	</minPathToEnd>
							<fastestStepForAlap>	4	</fastestStepForAlap>
							<componentID>	1231086992	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	2021619346	</nodeID>
									<startStep>	3	</startStep>
									<endStep>	3	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_copy0_i_14	</destSignalName>
									<priority>	11	</priority>
									<minPathToEnd>	11	</minPathToEnd>
									<fastestStepForAlap>	4	</fastestStepForAlap>
									<componentID>	1796010572	</componentID>
									<variableName>	copy0_i	</variableName>
									<type>	int	</type>
									<variableID>	14	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1443159652	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_14&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	2017569035	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp302	</destSignalName>
									<priority>	11	</priority>
									<minPathToEnd>	11	</minPathToEnd>
									<fastestStepForAlap>	4	</fastestStepForAlap>
									<componentID>	2017569035	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp302&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_14&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	515985115	</nodeID>
					<startStep>	3	</startStep>
					<endStep>	3	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_i_8	</destSignalName>
					<priority>	11	</priority>
					<minPathToEnd>	11	</minPathToEnd>
					<fastestStepForAlap>	4	</fastestStepForAlap>
					<componentID>	520165711	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	8	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1455791894	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	622861219	</nodeID>
							<startStep>	3	</startStep>
							<endStep>	3	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp303	</destSignalName>
							<priority>	11	</priority>
							<minPathToEnd>	11	</minPathToEnd>
							<fastestStepForAlap>	4	</fastestStepForAlap>
							<componentID>	622861219	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1593212255	</nodeID>
									<startStep>	3	</startStep>
									<endStep>	3	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_i_8	</destSignalName>
									<priority>	11	</priority>
									<minPathToEnd>	11	</minPathToEnd>
									<fastestStepForAlap>	4	</fastestStepForAlap>
									<componentID>	520165711	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	8	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1667304508	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	144775342	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp302	</destSignalName>
									<priority>	11	</priority>
									<minPathToEnd>	11	</minPathToEnd>
									<fastestStepForAlap>	4	</fastestStepForAlap>
									<componentID>	144775342	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp302&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	140200943	</nodeID>
					<startStep>	10	</startStep>
					<endStep>	10	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_j_9	</destSignalName>
					<priority>	4	</priority>
					<minPathToEnd>	4	</minPathToEnd>
					<fastestStepForAlap>	11	</fastestStepForAlap>
					<componentID>	1406523490	</componentID>
					<variableName>	j	</variableName>
					<type>	int	</type>
					<variableID>	9	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1545288411	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	567688242	</nodeID>
							<startStep>	10	</startStep>
							<endStep>	10	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp305	</destSignalName>
							<priority>	4	</priority>
							<minPathToEnd>	4	</minPathToEnd>
							<fastestStepForAlap>	11	</fastestStepForAlap>
							<componentID>	567688242	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	2013923320	</nodeID>
									<startStep>	10	</startStep>
									<endStep>	10	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_j_9	</destSignalName>
									<priority>	4	</priority>
									<minPathToEnd>	4	</minPathToEnd>
									<fastestStepForAlap>	11	</fastestStepForAlap>
									<componentID>	1406523490	</componentID>
									<variableName>	j	</variableName>
									<type>	int	</type>
									<variableID>	9	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1182751760	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1519478873	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	4	</priority>
									<minPathToEnd>	4	</minPathToEnd>
									<fastestStepForAlap>	11	</fastestStepForAlap>
									<componentID>	1519478873	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	5888387	</nodeID>
					<startStep>	11	</startStep>
					<endStep>	11	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp336	</destSignalName>
					<priority>	4	</priority>
					<minPathToEnd>	4	</minPathToEnd>
					<fastestStepForAlap>	11	</fastestStepForAlap>
					<componentID>	165140852	</componentID>
					<variableName>	tmp	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	6	</variableID>
					<dependence>	1624983330	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sumArrayFastSub_tmp_6_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	181872547	</nodeID>
							<startStep>	11	</startStep>
							<endStep>	11	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_sumArrayFastSub_j_9	</destSignalName>
							<priority>	4	</priority>
							<minPathToEnd>	4	</minPathToEnd>
							<fastestStepForAlap>	11	</fastestStepForAlap>
							<componentID>	1406523490	</componentID>
							<variableName>	j	</variableName>
							<type>	int	</type>
							<variableID>	9	</variableID>
							<isRead>	true	</isRead>
							<dependence>	140200943	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	862667748	</nodeID>
							<startStep>	6	</startStep>
							<endStep>	11	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp297	</destSignalName>
							<priority>	9	</priority>
							<minPathToEnd>	9	</minPathToEnd>
							<fastestStepForAlap>	6	</fastestStepForAlap>
							<componentID>	1197047957	</componentID>
							<op>	+	</op>
							<ipcore>	AddFloat_inst_0	</ipcore>
							<leftNode>
								<ArrayAccess>
									<nodeID>	1194739739	</nodeID>
									<startStep>	4	</startStep>
									<endStep>	6	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp298	</destSignalName>
									<priority>	11	</priority>
									<minPathToEnd>	11	</minPathToEnd>
									<fastestStepForAlap>	4	</fastestStepForAlap>
									<componentID>	1158208203	</componentID>
									<variableName>	ax	</variableName>
									<isRead>	true	</isRead>
									<type>	double	</type>
									<variableID>	0	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_ax_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	1018693923	</nodeID>
											<startStep>	4	</startStep>
											<endStep>	4	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_sumArrayFastSub_i_8	</destSignalName>
											<priority>	11	</priority>
											<minPathToEnd>	11	</minPathToEnd>
											<fastestStepForAlap>	4	</fastestStepForAlap>
											<componentID>	520165711	</componentID>
											<variableName>	i	</variableName>
											<type>	int	</type>
											<variableID>	8	</variableID>
											<isRead>	true	</isRead>
											<dependence>	515985115	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	1449129977	</nodeID>
									<startStep>	4	</startStep>
									<endStep>	6	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp299	</destSignalName>
									<priority>	11	</priority>
									<minPathToEnd>	11	</minPathToEnd>
									<fastestStepForAlap>	4	</fastestStepForAlap>
									<componentID>	1082185515	</componentID>
									<variableName>	ax	</variableName>
									<isRead>	true	</isRead>
									<type>	double	</type>
									<variableID>	5	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sumArrayFastSub_ax_5_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<Binary>
											<nodeID>	915482812	</nodeID>
											<startStep>	4	</startStep>
											<endStep>	4	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp300	</destSignalName>
											<priority>	11	</priority>
											<minPathToEnd>	11	</minPathToEnd>
											<fastestStepForAlap>	4	</fastestStepForAlap>
											<componentID>	915482812	</componentID>
											<op>	+	</op>
											<ipcore>	notUsed	</ipcore>
											<leftNode>
												<VariableAccess>
													<nodeID>	1946774176	</nodeID>
													<startStep>	4	</startStep>
													<endStep>	4	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	r_sumArrayFastSub_copy0_i_14	</destSignalName>
													<priority>	11	</priority>
													<minPathToEnd>	11	</minPathToEnd>
													<fastestStepForAlap>	4	</fastestStepForAlap>
													<componentID>	1796010572	</componentID>
													<variableName>	copy0_i	</variableName>
													<type>	int	</type>
													<variableID>	14	</variableID>
													<isRead>	true	</isRead>
													<dependence>	1317286845	</dependence>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_14&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</VariableAccess>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	372730340	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_intOne	</destSignalName>
													<priority>	11	</priority>
													<minPathToEnd>	11	</minPathToEnd>
													<fastestStepForAlap>	4	</fastestStepForAlap>
													<componentID>	372730340	</componentID>
													<type>	int	</type>
													<value>	1	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	269026081	</nodeID>
					<startStep>	4	</startStep>
					<endStep>	4	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_copy0_i_14	</destSignalName>
					<priority>	10	</priority>
					<minPathToEnd>	10	</minPathToEnd>
					<fastestStepForAlap>	5	</fastestStepForAlap>
					<componentID>	1796010572	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	14	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1946774176	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1068266432	</nodeID>
							<startStep>	4	</startStep>
							<endStep>	4	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp301	</destSignalName>
							<priority>	10	</priority>
							<minPathToEnd>	10	</minPathToEnd>
							<fastestStepForAlap>	5	</fastestStepForAlap>
							<componentID>	1068266432	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1390633704	</nodeID>
									<startStep>	4	</startStep>
									<endStep>	4	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_copy0_i_14	</destSignalName>
									<priority>	10	</priority>
									<minPathToEnd>	10	</minPathToEnd>
									<fastestStepForAlap>	5	</fastestStepForAlap>
									<componentID>	1796010572	</componentID>
									<variableName>	copy0_i	</variableName>
									<type>	int	</type>
									<variableID>	14	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1317286845	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_14&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1316132827	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp302	</destSignalName>
									<priority>	10	</priority>
									<minPathToEnd>	10	</minPathToEnd>
									<fastestStepForAlap>	5	</fastestStepForAlap>
									<componentID>	1316132827	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp302&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_14&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1162859289	</nodeID>
					<startStep>	4	</startStep>
					<endStep>	4	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_i_8	</destSignalName>
					<priority>	10	</priority>
					<minPathToEnd>	10	</minPathToEnd>
					<fastestStepForAlap>	5	</fastestStepForAlap>
					<componentID>	520165711	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	8	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1018693923	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	2074882523	</nodeID>
							<startStep>	4	</startStep>
							<endStep>	4	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp303	</destSignalName>
							<priority>	10	</priority>
							<minPathToEnd>	10	</minPathToEnd>
							<fastestStepForAlap>	5	</fastestStepForAlap>
							<componentID>	2074882523	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1711104075	</nodeID>
									<startStep>	4	</startStep>
									<endStep>	4	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_i_8	</destSignalName>
									<priority>	10	</priority>
									<minPathToEnd>	10	</minPathToEnd>
									<fastestStepForAlap>	5	</fastestStepForAlap>
									<componentID>	520165711	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	8	</variableID>
									<isRead>	true	</isRead>
									<dependence>	515985115	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1572671548	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp302	</destSignalName>
									<priority>	10	</priority>
									<minPathToEnd>	10	</minPathToEnd>
									<fastestStepForAlap>	5	</fastestStepForAlap>
									<componentID>	1572671548	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp302&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	661979960	</nodeID>
					<startStep>	11	</startStep>
					<endStep>	11	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_j_9	</destSignalName>
					<priority>	3	</priority>
					<minPathToEnd>	3	</minPathToEnd>
					<fastestStepForAlap>	12	</fastestStepForAlap>
					<componentID>	1406523490	</componentID>
					<variableName>	j	</variableName>
					<type>	int	</type>
					<variableID>	9	</variableID>
					<isRead>	false	</isRead>
					<dependence>	181872547	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1931896260	</nodeID>
							<startStep>	11	</startStep>
							<endStep>	11	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp305	</destSignalName>
							<priority>	3	</priority>
							<minPathToEnd>	3	</minPathToEnd>
							<fastestStepForAlap>	12	</fastestStepForAlap>
							<componentID>	1931896260	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1575182827	</nodeID>
									<startStep>	11	</startStep>
									<endStep>	11	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_j_9	</destSignalName>
									<priority>	3	</priority>
									<minPathToEnd>	3	</minPathToEnd>
									<fastestStepForAlap>	12	</fastestStepForAlap>
									<componentID>	1406523490	</componentID>
									<variableName>	j	</variableName>
									<type>	int	</type>
									<variableID>	9	</variableID>
									<isRead>	true	</isRead>
									<dependence>	140200943	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	2066856820	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	3	</priority>
									<minPathToEnd>	3	</minPathToEnd>
									<fastestStepForAlap>	12	</fastestStepForAlap>
									<componentID>	2066856820	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	2114583515	</nodeID>
					<startStep>	12	</startStep>
					<endStep>	12	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp346	</destSignalName>
					<priority>	3	</priority>
					<minPathToEnd>	3	</minPathToEnd>
					<fastestStepForAlap>	12	</fastestStepForAlap>
					<componentID>	165140852	</componentID>
					<variableName>	tmp	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	6	</variableID>
					<dependence>	5888387	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sumArrayFastSub_tmp_6_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	1098262402	</nodeID>
							<startStep>	12	</startStep>
							<endStep>	12	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_sumArrayFastSub_j_9	</destSignalName>
							<priority>	3	</priority>
							<minPathToEnd>	3	</minPathToEnd>
							<fastestStepForAlap>	12	</fastestStepForAlap>
							<componentID>	1406523490	</componentID>
							<variableName>	j	</variableName>
							<type>	int	</type>
							<variableID>	9	</variableID>
							<isRead>	true	</isRead>
							<dependence>	661979960	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	874244449	</nodeID>
							<startStep>	7	</startStep>
							<endStep>	12	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp297	</destSignalName>
							<priority>	8	</priority>
							<minPathToEnd>	8	</minPathToEnd>
							<fastestStepForAlap>	7	</fastestStepForAlap>
							<componentID>	1197047957	</componentID>
							<op>	+	</op>
							<ipcore>	AddFloat_inst_0	</ipcore>
							<leftNode>
								<ArrayAccess>
									<nodeID>	343341569	</nodeID>
									<startStep>	5	</startStep>
									<endStep>	7	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp298	</destSignalName>
									<priority>	10	</priority>
									<minPathToEnd>	10	</minPathToEnd>
									<fastestStepForAlap>	5	</fastestStepForAlap>
									<componentID>	1158208203	</componentID>
									<variableName>	ax	</variableName>
									<isRead>	true	</isRead>
									<type>	double	</type>
									<variableID>	0	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_ax_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	253190694	</nodeID>
											<startStep>	5	</startStep>
											<endStep>	5	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_sumArrayFastSub_i_8	</destSignalName>
											<priority>	10	</priority>
											<minPathToEnd>	10	</minPathToEnd>
											<fastestStepForAlap>	5	</fastestStepForAlap>
											<componentID>	520165711	</componentID>
											<variableName>	i	</variableName>
											<type>	int	</type>
											<variableID>	8	</variableID>
											<isRead>	true	</isRead>
											<dependence>	1162859289	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	1210889351	</nodeID>
									<startStep>	5	</startStep>
									<endStep>	7	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp299	</destSignalName>
									<priority>	10	</priority>
									<minPathToEnd>	10	</minPathToEnd>
									<fastestStepForAlap>	5	</fastestStepForAlap>
									<componentID>	1082185515	</componentID>
									<variableName>	ax	</variableName>
									<isRead>	true	</isRead>
									<type>	double	</type>
									<variableID>	5	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sumArrayFastSub_ax_5_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<Binary>
											<nodeID>	1862283285	</nodeID>
											<startStep>	5	</startStep>
											<endStep>	5	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp300	</destSignalName>
											<priority>	10	</priority>
											<minPathToEnd>	10	</minPathToEnd>
											<fastestStepForAlap>	5	</fastestStepForAlap>
											<componentID>	1862283285	</componentID>
											<op>	+	</op>
											<ipcore>	notUsed	</ipcore>
											<leftNode>
												<VariableAccess>
													<nodeID>	1968499617	</nodeID>
													<startStep>	5	</startStep>
													<endStep>	5	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	r_sumArrayFastSub_copy0_i_14	</destSignalName>
													<priority>	10	</priority>
													<minPathToEnd>	10	</minPathToEnd>
													<fastestStepForAlap>	5	</fastestStepForAlap>
													<componentID>	1796010572	</componentID>
													<variableName>	copy0_i	</variableName>
													<type>	int	</type>
													<variableID>	14	</variableID>
													<isRead>	true	</isRead>
													<dependence>	269026081	</dependence>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_14&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</VariableAccess>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	439997237	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_intOne	</destSignalName>
													<priority>	10	</priority>
													<minPathToEnd>	10	</minPathToEnd>
													<fastestStepForAlap>	5	</fastestStepForAlap>
													<componentID>	439997237	</componentID>
													<type>	int	</type>
													<value>	1	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	1247365638	</nodeID>
					<startStep>	5	</startStep>
					<endStep>	5	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_copy0_i_14	</destSignalName>
					<priority>	9	</priority>
					<minPathToEnd>	9	</minPathToEnd>
					<fastestStepForAlap>	6	</fastestStepForAlap>
					<componentID>	1796010572	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	14	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1968499617	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	738915852	</nodeID>
							<startStep>	5	</startStep>
							<endStep>	5	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp301	</destSignalName>
							<priority>	9	</priority>
							<minPathToEnd>	9	</minPathToEnd>
							<fastestStepForAlap>	6	</fastestStepForAlap>
							<componentID>	738915852	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	60793963	</nodeID>
									<startStep>	5	</startStep>
									<endStep>	5	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_copy0_i_14	</destSignalName>
									<priority>	9	</priority>
									<minPathToEnd>	9	</minPathToEnd>
									<fastestStepForAlap>	6	</fastestStepForAlap>
									<componentID>	1796010572	</componentID>
									<variableName>	copy0_i	</variableName>
									<type>	int	</type>
									<variableID>	14	</variableID>
									<isRead>	true	</isRead>
									<dependence>	269026081	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_14&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1709403816	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp302	</destSignalName>
									<priority>	9	</priority>
									<minPathToEnd>	9	</minPathToEnd>
									<fastestStepForAlap>	6	</fastestStepForAlap>
									<componentID>	1709403816	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp302&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_14&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	913705946	</nodeID>
					<startStep>	5	</startStep>
					<endStep>	5	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_i_8	</destSignalName>
					<priority>	9	</priority>
					<minPathToEnd>	9	</minPathToEnd>
					<fastestStepForAlap>	6	</fastestStepForAlap>
					<componentID>	520165711	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	8	</variableID>
					<isRead>	false	</isRead>
					<dependence>	253190694	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	274725	</nodeID>
							<startStep>	5	</startStep>
							<endStep>	5	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp303	</destSignalName>
							<priority>	9	</priority>
							<minPathToEnd>	9	</minPathToEnd>
							<fastestStepForAlap>	6	</fastestStepForAlap>
							<componentID>	274725	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	322335781	</nodeID>
									<startStep>	5	</startStep>
									<endStep>	5	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_i_8	</destSignalName>
									<priority>	9	</priority>
									<minPathToEnd>	9	</minPathToEnd>
									<fastestStepForAlap>	6	</fastestStepForAlap>
									<componentID>	520165711	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	8	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1162859289	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1543713533	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp302	</destSignalName>
									<priority>	9	</priority>
									<minPathToEnd>	9	</minPathToEnd>
									<fastestStepForAlap>	6	</fastestStepForAlap>
									<componentID>	1543713533	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp302&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1443409724	</nodeID>
					<startStep>	12	</startStep>
					<endStep>	12	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_j_9	</destSignalName>
					<priority>	2	</priority>
					<minPathToEnd>	2	</minPathToEnd>
					<fastestStepForAlap>	13	</fastestStepForAlap>
					<componentID>	1406523490	</componentID>
					<variableName>	j	</variableName>
					<type>	int	</type>
					<variableID>	9	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1098262402	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1411954756	</nodeID>
							<startStep>	12	</startStep>
							<endStep>	12	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp305	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	13	</fastestStepForAlap>
							<componentID>	1411954756	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1029284742	</nodeID>
									<startStep>	12	</startStep>
									<endStep>	12	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_j_9	</destSignalName>
									<priority>	2	</priority>
									<minPathToEnd>	2	</minPathToEnd>
									<fastestStepForAlap>	13	</fastestStepForAlap>
									<componentID>	1406523490	</componentID>
									<variableName>	j	</variableName>
									<type>	int	</type>
									<variableID>	9	</variableID>
									<isRead>	true	</isRead>
									<dependence>	661979960	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1207882209	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	2	</priority>
									<minPathToEnd>	2	</minPathToEnd>
									<fastestStepForAlap>	13	</fastestStepForAlap>
									<componentID>	1207882209	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	713371572	</nodeID>
					<startStep>	13	</startStep>
					<endStep>	13	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp356	</destSignalName>
					<priority>	2	</priority>
					<minPathToEnd>	2	</minPathToEnd>
					<fastestStepForAlap>	13	</fastestStepForAlap>
					<componentID>	165140852	</componentID>
					<variableName>	tmp	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	6	</variableID>
					<dependence>	2114583515	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sumArrayFastSub_tmp_6_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	234809403	</nodeID>
							<startStep>	13	</startStep>
							<endStep>	13	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_sumArrayFastSub_j_9	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	13	</fastestStepForAlap>
							<componentID>	1406523490	</componentID>
							<variableName>	j	</variableName>
							<type>	int	</type>
							<variableID>	9	</variableID>
							<isRead>	true	</isRead>
							<dependence>	1443409724	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	1514176682	</nodeID>
							<startStep>	8	</startStep>
							<endStep>	13	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp297	</destSignalName>
							<priority>	7	</priority>
							<minPathToEnd>	7	</minPathToEnd>
							<fastestStepForAlap>	8	</fastestStepForAlap>
							<componentID>	1197047957	</componentID>
							<op>	+	</op>
							<ipcore>	AddFloat_inst_0	</ipcore>
							<leftNode>
								<ArrayAccess>
									<nodeID>	1086277424	</nodeID>
									<startStep>	6	</startStep>
									<endStep>	8	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp298	</destSignalName>
									<priority>	9	</priority>
									<minPathToEnd>	9	</minPathToEnd>
									<fastestStepForAlap>	6	</fastestStepForAlap>
									<componentID>	1158208203	</componentID>
									<variableName>	ax	</variableName>
									<isRead>	true	</isRead>
									<type>	double	</type>
									<variableID>	0	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_ax_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	1306182021	</nodeID>
											<startStep>	6	</startStep>
											<endStep>	6	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_sumArrayFastSub_i_8	</destSignalName>
											<priority>	9	</priority>
											<minPathToEnd>	9	</minPathToEnd>
											<fastestStepForAlap>	6	</fastestStepForAlap>
											<componentID>	520165711	</componentID>
											<variableName>	i	</variableName>
											<type>	int	</type>
											<variableID>	8	</variableID>
											<isRead>	true	</isRead>
											<dependence>	913705946	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	1423387313	</nodeID>
									<startStep>	6	</startStep>
									<endStep>	8	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp299	</destSignalName>
									<priority>	9	</priority>
									<minPathToEnd>	9	</minPathToEnd>
									<fastestStepForAlap>	6	</fastestStepForAlap>
									<componentID>	1082185515	</componentID>
									<variableName>	ax	</variableName>
									<isRead>	true	</isRead>
									<type>	double	</type>
									<variableID>	5	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sumArrayFastSub_ax_5_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<Binary>
											<nodeID>	2050225658	</nodeID>
											<startStep>	6	</startStep>
											<endStep>	6	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp300	</destSignalName>
											<priority>	9	</priority>
											<minPathToEnd>	9	</minPathToEnd>
											<fastestStepForAlap>	6	</fastestStepForAlap>
											<componentID>	2050225658	</componentID>
											<op>	+	</op>
											<ipcore>	notUsed	</ipcore>
											<leftNode>
												<VariableAccess>
													<nodeID>	1767517891	</nodeID>
													<startStep>	6	</startStep>
													<endStep>	6	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	r_sumArrayFastSub_copy0_i_14	</destSignalName>
													<priority>	9	</priority>
													<minPathToEnd>	9	</minPathToEnd>
													<fastestStepForAlap>	6	</fastestStepForAlap>
													<componentID>	1796010572	</componentID>
													<variableName>	copy0_i	</variableName>
													<type>	int	</type>
													<variableID>	14	</variableID>
													<isRead>	true	</isRead>
													<dependence>	1247365638	</dependence>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_14&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</VariableAccess>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	531905086	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_intOne	</destSignalName>
													<priority>	9	</priority>
													<minPathToEnd>	9	</minPathToEnd>
													<fastestStepForAlap>	6	</fastestStepForAlap>
													<componentID>	531905086	</componentID>
													<type>	int	</type>
													<value>	1	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	1901841588	</nodeID>
					<startStep>	6	</startStep>
					<endStep>	6	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_copy0_i_14	</destSignalName>
					<priority>	8	</priority>
					<minPathToEnd>	8	</minPathToEnd>
					<fastestStepForAlap>	7	</fastestStepForAlap>
					<componentID>	1796010572	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	14	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1767517891	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1104967568	</nodeID>
							<startStep>	6	</startStep>
							<endStep>	6	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp301	</destSignalName>
							<priority>	8	</priority>
							<minPathToEnd>	8	</minPathToEnd>
							<fastestStepForAlap>	7	</fastestStepForAlap>
							<componentID>	1104967568	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1898819767	</nodeID>
									<startStep>	6	</startStep>
									<endStep>	6	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_copy0_i_14	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	7	</fastestStepForAlap>
									<componentID>	1796010572	</componentID>
									<variableName>	copy0_i	</variableName>
									<type>	int	</type>
									<variableID>	14	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1247365638	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_14&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1856829549	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp302	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	7	</fastestStepForAlap>
									<componentID>	1856829549	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp302&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_14&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	501871839	</nodeID>
					<startStep>	6	</startStep>
					<endStep>	6	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_i_8	</destSignalName>
					<priority>	8	</priority>
					<minPathToEnd>	8	</minPathToEnd>
					<fastestStepForAlap>	7	</fastestStepForAlap>
					<componentID>	520165711	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	8	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1306182021	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1791716304	</nodeID>
							<startStep>	6	</startStep>
							<endStep>	6	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp303	</destSignalName>
							<priority>	8	</priority>
							<minPathToEnd>	8	</minPathToEnd>
							<fastestStepForAlap>	7	</fastestStepForAlap>
							<componentID>	1791716304	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1360223094	</nodeID>
									<startStep>	6	</startStep>
									<endStep>	6	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_i_8	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	7	</fastestStepForAlap>
									<componentID>	520165711	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	8	</variableID>
									<isRead>	true	</isRead>
									<dependence>	913705946	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1306118543	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp302	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	7	</fastestStepForAlap>
									<componentID>	1306118543	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp302&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	356512567	</nodeID>
					<startStep>	13	</startStep>
					<endStep>	13	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_j_9	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	14	</fastestStepForAlap>
					<componentID>	1406523490	</componentID>
					<variableName>	j	</variableName>
					<type>	int	</type>
					<variableID>	9	</variableID>
					<isRead>	false	</isRead>
					<dependence>	234809403	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	427338439	</nodeID>
							<startStep>	13	</startStep>
							<endStep>	13	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp305	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	14	</fastestStepForAlap>
							<componentID>	427338439	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1091828705	</nodeID>
									<startStep>	13	</startStep>
									<endStep>	13	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_j_9	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	14	</fastestStepForAlap>
									<componentID>	1406523490	</componentID>
									<variableName>	j	</variableName>
									<type>	int	</type>
									<variableID>	9	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1443409724	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	117281320	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	14	</fastestStepForAlap>
									<componentID>	117281320	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	1904640941	</nodeID>
					<startStep>	14	</startStep>
					<endStep>	14	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp366	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	14	</fastestStepForAlap>
					<componentID>	165140852	</componentID>
					<variableName>	tmp	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	6	</variableID>
					<dependence>	713371572	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sumArrayFastSub_tmp_6_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	909053205	</nodeID>
							<startStep>	14	</startStep>
							<endStep>	14	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_sumArrayFastSub_j_9	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	14	</fastestStepForAlap>
							<componentID>	1406523490	</componentID>
							<variableName>	j	</variableName>
							<type>	int	</type>
							<variableID>	9	</variableID>
							<isRead>	true	</isRead>
							<dependence>	356512567	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	1258551677	</nodeID>
							<startStep>	9	</startStep>
							<endStep>	14	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp297	</destSignalName>
							<priority>	6	</priority>
							<minPathToEnd>	6	</minPathToEnd>
							<fastestStepForAlap>	9	</fastestStepForAlap>
							<componentID>	1197047957	</componentID>
							<op>	+	</op>
							<ipcore>	AddFloat_inst_0	</ipcore>
							<leftNode>
								<ArrayAccess>
									<nodeID>	1911596036	</nodeID>
									<startStep>	7	</startStep>
									<endStep>	9	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp298	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	7	</fastestStepForAlap>
									<componentID>	1158208203	</componentID>
									<variableName>	ax	</variableName>
									<isRead>	true	</isRead>
									<type>	double	</type>
									<variableID>	0	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_ax_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	1839217932	</nodeID>
											<startStep>	7	</startStep>
											<endStep>	7	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_sumArrayFastSub_i_8	</destSignalName>
											<priority>	8	</priority>
											<minPathToEnd>	8	</minPathToEnd>
											<fastestStepForAlap>	7	</fastestStepForAlap>
											<componentID>	520165711	</componentID>
											<variableName>	i	</variableName>
											<type>	int	</type>
											<variableID>	8	</variableID>
											<isRead>	true	</isRead>
											<dependence>	501871839	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	856168206	</nodeID>
									<startStep>	7	</startStep>
									<endStep>	9	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp299	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	7	</fastestStepForAlap>
									<componentID>	1082185515	</componentID>
									<variableName>	ax	</variableName>
									<isRead>	true	</isRead>
									<type>	double	</type>
									<variableID>	5	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sumArrayFastSub_ax_5_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<Binary>
											<nodeID>	1478603342	</nodeID>
											<startStep>	7	</startStep>
											<endStep>	7	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp300	</destSignalName>
											<priority>	8	</priority>
											<minPathToEnd>	8	</minPathToEnd>
											<fastestStepForAlap>	7	</fastestStepForAlap>
											<componentID>	1478603342	</componentID>
											<op>	+	</op>
											<ipcore>	notUsed	</ipcore>
											<leftNode>
												<VariableAccess>
													<nodeID>	205605910	</nodeID>
													<startStep>	7	</startStep>
													<endStep>	7	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	r_sumArrayFastSub_copy0_i_14	</destSignalName>
													<priority>	8	</priority>
													<minPathToEnd>	8	</minPathToEnd>
													<fastestStepForAlap>	7	</fastestStepForAlap>
													<componentID>	1796010572	</componentID>
													<variableName>	copy0_i	</variableName>
													<type>	int	</type>
													<variableID>	14	</variableID>
													<isRead>	true	</isRead>
													<dependence>	1901841588	</dependence>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_14&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</VariableAccess>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	317341347	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_intOne	</destSignalName>
													<priority>	8	</priority>
													<minPathToEnd>	8	</minPathToEnd>
													<fastestStepForAlap>	7	</fastestStepForAlap>
													<componentID>	317341347	</componentID>
													<type>	int	</type>
													<value>	1	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	1354123528	</nodeID>
					<startStep>	7	</startStep>
					<endStep>	7	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_copy0_i_14	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	14	</fastestStepForAlap>
					<componentID>	1796010572	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	14	</variableID>
					<isRead>	false	</isRead>
					<dependence>	205605910	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1869927837	</nodeID>
							<startStep>	7	</startStep>
							<endStep>	7	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp301	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	14	</fastestStepForAlap>
							<componentID>	1869927837	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1601466261	</nodeID>
									<startStep>	7	</startStep>
									<endStep>	7	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_copy0_i_14	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	14	</fastestStepForAlap>
									<componentID>	1796010572	</componentID>
									<variableName>	copy0_i	</variableName>
									<type>	int	</type>
									<variableID>	14	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1901841588	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_14&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1430900776	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp302	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	14	</fastestStepForAlap>
									<componentID>	1430900776	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp302&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_14&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1627463126	</nodeID>
					<startStep>	7	</startStep>
					<endStep>	7	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_i_8	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	14	</fastestStepForAlap>
					<componentID>	520165711	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	8	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1839217932	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	273546843	</nodeID>
							<startStep>	7	</startStep>
							<endStep>	7	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp303	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	14	</fastestStepForAlap>
							<componentID>	273546843	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1886785721	</nodeID>
									<startStep>	7	</startStep>
									<endStep>	7	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_i_8	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	14	</fastestStepForAlap>
									<componentID>	520165711	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	8	</variableID>
									<isRead>	true	</isRead>
									<dependence>	501871839	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1464081245	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp302	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	14	</fastestStepForAlap>
									<componentID>	1464081245	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp302&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	945857389	</nodeID>
					<startStep>	14	</startStep>
					<endStep>	14	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_j_9	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	14	</fastestStepForAlap>
					<componentID>	1406523490	</componentID>
					<variableName>	j	</variableName>
					<type>	int	</type>
					<variableID>	9	</variableID>
					<isRead>	false	</isRead>
					<dependence>	909053205	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1351181829	</nodeID>
							<startStep>	14	</startStep>
							<endStep>	14	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp305	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	14	</fastestStepForAlap>
							<componentID>	1351181829	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1820916625	</nodeID>
									<startStep>	14	</startStep>
									<endStep>	14	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_j_9	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	14	</fastestStepForAlap>
									<componentID>	1406523490	</componentID>
									<variableName>	j	</variableName>
									<type>	int	</type>
									<variableID>	9	</variableID>
									<isRead>	true	</isRead>
									<dependence>	356512567	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	356262978	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	14	</fastestStepForAlap>
									<componentID>	356262978	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	9	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	1	</minCriticalPath>
				<exprInStage>	<!--int&nbsp;i&nbsp;=&nbsp;0<br>int&nbsp;j&nbsp;=&nbsp;0<br>-->	</exprInStage>
				<VariableAccess>
					<nodeID>	527463410	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_i_10	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	265037054	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	10	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<Literal>
							<nodeID>	596682700	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_intZero	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	596682700	</componentID>
							<type>	int	</type>
							<value>	0	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intZero&nbsp;=&nbsp;32'sh0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_10&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1844991057	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_j_11	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1248315966	</componentID>
					<variableName>	j	</variableName>
					<type>	int	</type>
					<variableID>	11	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<Literal>
							<nodeID>	1678693019	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_intZero	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1678693019	</componentID>
							<type>	int	</type>
							<value>	0	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intZero&nbsp;=&nbsp;32'sh0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_11&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

			<Stage>
				<stageID>	1	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	1	</minCriticalPath>
				<exprInStage>	<!--copy0_i&nbsp;=&nbsp;i<br>-->	</exprInStage>
				<VariableAccess>
					<nodeID>	153416047	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_copy0_i_15	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1483125529	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	15	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<VariableAccess>
							<nodeID>	1048075174	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_sumArrayFastSub_i_10	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	265037054	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	10	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_10&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_15&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	10	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	0	</minCriticalPath>
				<exprInStage>	<!--i&nbsp;&lt;&nbsp;num&nbsp;&gt;&gt;&nbsp;1<br>-->	</exprInStage>
				<Binary>
					<nodeID>	1338576724	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	boolean	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp376	</destSignalName>
					<priority>	0	</priority>
					<minPathToEnd>	0	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1338576724	</componentID>
					<op>	LT	</op>
					<ipcore>	notUsed	</ipcore>
					<leftNode>
						<VariableAccess>
							<nodeID>	420314296	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_sumArrayFastSub_i_10	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	265037054	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	10	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_10&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</leftNode>

					<rightNode>
						<Binary>
							<nodeID>	1148657889	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp377	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1148657889	</componentID>
							<op>	SR	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1762637540	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_num_7	</destSignalName>
									<priority>	0	</priority>
									<minPathToEnd>	0	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	1734071230	</componentID>
									<variableName>	num	</variableName>
									<type>	int	</type>
									<variableID>	7	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_num_7&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	112224415	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	0	</priority>
									<minPathToEnd>	0	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	112224415	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&gt;&gt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</rightNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&lt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</Binary>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	13	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	15	</stepNum>
				<minCriticalPath>	15	</minCriticalPath>
				<exprInStage>	<!--ax[j]&nbsp;=&nbsp;this.tmp[i]&nbsp;+&nbsp;tmp[i&nbsp;+&nbsp;1]<br>++j<br>-->	</exprInStage>
				<ArrayAccess>
					<nodeID>	665100839	</nodeID>
					<startStep>	7	</startStep>
					<endStep>	7	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp381	</destSignalName>
					<priority>	8	</priority>
					<minPathToEnd>	8	</minPathToEnd>
					<fastestStepForAlap>	7	</fastestStepForAlap>
					<componentID>	1082185515	</componentID>
					<variableName>	ax	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	5	</variableID>
					<dependence>		</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sumArrayFastSub_ax_5_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	697418438	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_sumArrayFastSub_j_11	</destSignalName>
							<priority>	8	</priority>
							<minPathToEnd>	8	</minPathToEnd>
							<fastestStepForAlap>	7	</fastestStepForAlap>
							<componentID>	1248315966	</componentID>
							<variableName>	j	</variableName>
							<type>	int	</type>
							<variableID>	11	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_11&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	797313603	</nodeID>
							<startStep>	2	</startStep>
							<endStep>	7	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp382	</destSignalName>
							<priority>	13	</priority>
							<minPathToEnd>	13	</minPathToEnd>
							<fastestStepForAlap>	2	</fastestStepForAlap>
							<componentID>	1197047957	</componentID>
							<op>	+	</op>
							<ipcore>	AddFloat_inst_0	</ipcore>
							<leftNode>
								<ArrayAccess>
									<nodeID>	545942140	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	2	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp383	</destSignalName>
									<priority>	15	</priority>
									<minPathToEnd>	15	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	1567180674	</componentID>
									<variableName>	tmp	</variableName>
									<isRead>	true	</isRead>
									<type>	double	</type>
									<variableID>	1	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_tmp_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	1599406996	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_sumArrayFastSub_i_10	</destSignalName>
											<priority>	15	</priority>
											<minPathToEnd>	15	</minPathToEnd>
											<fastestStepForAlap>	0	</fastestStepForAlap>
											<componentID>	265037054	</componentID>
											<variableName>	i	</variableName>
											<type>	int	</type>
											<variableID>	10	</variableID>
											<isRead>	true	</isRead>
											<dependence>		</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_10&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	1180572273	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	2	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp384	</destSignalName>
									<priority>	15	</priority>
									<minPathToEnd>	15	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	165140852	</componentID>
									<variableName>	tmp	</variableName>
									<isRead>	true	</isRead>
									<type>	double	</type>
									<variableID>	6	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sumArrayFastSub_tmp_6_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<Binary>
											<nodeID>	1276777678	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp385	</destSignalName>
											<priority>	15	</priority>
											<minPathToEnd>	15	</minPathToEnd>
											<fastestStepForAlap>	0	</fastestStepForAlap>
											<componentID>	1276777678	</componentID>
											<op>	+	</op>
											<ipcore>	notUsed	</ipcore>
											<leftNode>
												<VariableAccess>
													<nodeID>	1145833322	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	r_sumArrayFastSub_copy0_i_15	</destSignalName>
													<priority>	15	</priority>
													<minPathToEnd>	15	</minPathToEnd>
													<fastestStepForAlap>	0	</fastestStepForAlap>
													<componentID>	1483125529	</componentID>
													<variableName>	copy0_i	</variableName>
													<type>	int	</type>
													<variableID>	15	</variableID>
													<isRead>	true	</isRead>
													<dependence>		</dependence>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_15&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</VariableAccess>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	1534780205	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_intOne	</destSignalName>
													<priority>	15	</priority>
													<minPathToEnd>	15	</minPathToEnd>
													<fastestStepForAlap>	0	</fastestStepForAlap>
													<componentID>	1534780205	</componentID>
													<type>	int	</type>
													<value>	1	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	1624821318	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_copy0_i_15	</destSignalName>
					<priority>	14	</priority>
					<minPathToEnd>	14	</minPathToEnd>
					<fastestStepForAlap>	1	</fastestStepForAlap>
					<componentID>	1483125529	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	15	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1145833322	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	969836374	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp386	</destSignalName>
							<priority>	14	</priority>
							<minPathToEnd>	14	</minPathToEnd>
							<fastestStepForAlap>	1	</fastestStepForAlap>
							<componentID>	969836374	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	639057088	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_copy0_i_15	</destSignalName>
									<priority>	14	</priority>
									<minPathToEnd>	14	</minPathToEnd>
									<fastestStepForAlap>	1	</fastestStepForAlap>
									<componentID>	1483125529	</componentID>
									<variableName>	copy0_i	</variableName>
									<type>	int	</type>
									<variableID>	15	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_15&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1066759369	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp387	</destSignalName>
									<priority>	14	</priority>
									<minPathToEnd>	14	</minPathToEnd>
									<fastestStepForAlap>	1	</fastestStepForAlap>
									<componentID>	1066759369	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp387&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_15&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1831229627	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_i_10	</destSignalName>
					<priority>	14	</priority>
					<minPathToEnd>	14	</minPathToEnd>
					<fastestStepForAlap>	1	</fastestStepForAlap>
					<componentID>	265037054	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	10	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1599406996	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1888195832	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp388	</destSignalName>
							<priority>	14	</priority>
							<minPathToEnd>	14	</minPathToEnd>
							<fastestStepForAlap>	1	</fastestStepForAlap>
							<componentID>	1888195832	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1541496705	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_i_10	</destSignalName>
									<priority>	14	</priority>
									<minPathToEnd>	14	</minPathToEnd>
									<fastestStepForAlap>	1	</fastestStepForAlap>
									<componentID>	265037054	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	10	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_10&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	692403527	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp387	</destSignalName>
									<priority>	14	</priority>
									<minPathToEnd>	14	</minPathToEnd>
									<fastestStepForAlap>	1	</fastestStepForAlap>
									<componentID>	692403527	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp387&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_10&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	12195196	</nodeID>
					<startStep>	7	</startStep>
					<endStep>	7	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_j_11	</destSignalName>
					<priority>	7	</priority>
					<minPathToEnd>	7	</minPathToEnd>
					<fastestStepForAlap>	8	</fastestStepForAlap>
					<componentID>	1248315966	</componentID>
					<variableName>	j	</variableName>
					<type>	int	</type>
					<variableID>	11	</variableID>
					<isRead>	false	</isRead>
					<dependence>	697418438	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	953712707	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp390	</destSignalName>
							<priority>	7	</priority>
							<minPathToEnd>	7	</minPathToEnd>
							<fastestStepForAlap>	8	</fastestStepForAlap>
							<componentID>	953712707	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	231525341	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_j_11	</destSignalName>
									<priority>	7	</priority>
									<minPathToEnd>	7	</minPathToEnd>
									<fastestStepForAlap>	8	</fastestStepForAlap>
									<componentID>	1248315966	</componentID>
									<variableName>	j	</variableName>
									<type>	int	</type>
									<variableID>	11	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_11&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	6037823	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	7	</priority>
									<minPathToEnd>	7	</minPathToEnd>
									<fastestStepForAlap>	8	</fastestStepForAlap>
									<componentID>	6037823	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_11&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	545959752	</nodeID>
					<startStep>	8	</startStep>
					<endStep>	8	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp391	</destSignalName>
					<priority>	7	</priority>
					<minPathToEnd>	7	</minPathToEnd>
					<fastestStepForAlap>	8	</fastestStepForAlap>
					<componentID>	1082185515	</componentID>
					<variableName>	ax	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	5	</variableID>
					<dependence>	665100839	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sumArrayFastSub_ax_5_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	1895411880	</nodeID>
							<startStep>	8	</startStep>
							<endStep>	8	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_sumArrayFastSub_j_11	</destSignalName>
							<priority>	7	</priority>
							<minPathToEnd>	7	</minPathToEnd>
							<fastestStepForAlap>	8	</fastestStepForAlap>
							<componentID>	1248315966	</componentID>
							<variableName>	j	</variableName>
							<type>	int	</type>
							<variableID>	11	</variableID>
							<isRead>	true	</isRead>
							<dependence>	12195196	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_11&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	415047562	</nodeID>
							<startStep>	3	</startStep>
							<endStep>	8	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp382	</destSignalName>
							<priority>	12	</priority>
							<minPathToEnd>	12	</minPathToEnd>
							<fastestStepForAlap>	3	</fastestStepForAlap>
							<componentID>	1197047957	</componentID>
							<op>	+	</op>
							<ipcore>	AddFloat_inst_0	</ipcore>
							<leftNode>
								<ArrayAccess>
									<nodeID>	677489078	</nodeID>
									<startStep>	1	</startStep>
									<endStep>	3	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp383	</destSignalName>
									<priority>	14	</priority>
									<minPathToEnd>	14	</minPathToEnd>
									<fastestStepForAlap>	1	</fastestStepForAlap>
									<componentID>	1567180674	</componentID>
									<variableName>	tmp	</variableName>
									<isRead>	true	</isRead>
									<type>	double	</type>
									<variableID>	1	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_tmp_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	600637552	</nodeID>
											<startStep>	1	</startStep>
											<endStep>	1	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_sumArrayFastSub_i_10	</destSignalName>
											<priority>	14	</priority>
											<minPathToEnd>	14	</minPathToEnd>
											<fastestStepForAlap>	1	</fastestStepForAlap>
											<componentID>	265037054	</componentID>
											<variableName>	i	</variableName>
											<type>	int	</type>
											<variableID>	10	</variableID>
											<isRead>	true	</isRead>
											<dependence>	1831229627	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_10&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	1742195564	</nodeID>
									<startStep>	1	</startStep>
									<endStep>	3	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp384	</destSignalName>
									<priority>	14	</priority>
									<minPathToEnd>	14	</minPathToEnd>
									<fastestStepForAlap>	1	</fastestStepForAlap>
									<componentID>	165140852	</componentID>
									<variableName>	tmp	</variableName>
									<isRead>	true	</isRead>
									<type>	double	</type>
									<variableID>	6	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sumArrayFastSub_tmp_6_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<Binary>
											<nodeID>	141317303	</nodeID>
											<startStep>	1	</startStep>
											<endStep>	1	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp385	</destSignalName>
											<priority>	14	</priority>
											<minPathToEnd>	14	</minPathToEnd>
											<fastestStepForAlap>	1	</fastestStepForAlap>
											<componentID>	141317303	</componentID>
											<op>	+	</op>
											<ipcore>	notUsed	</ipcore>
											<leftNode>
												<VariableAccess>
													<nodeID>	2997939	</nodeID>
													<startStep>	1	</startStep>
													<endStep>	1	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	r_sumArrayFastSub_copy0_i_15	</destSignalName>
													<priority>	14	</priority>
													<minPathToEnd>	14	</minPathToEnd>
													<fastestStepForAlap>	1	</fastestStepForAlap>
													<componentID>	1483125529	</componentID>
													<variableName>	copy0_i	</variableName>
													<type>	int	</type>
													<variableID>	15	</variableID>
													<isRead>	true	</isRead>
													<dependence>	1624821318	</dependence>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_15&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</VariableAccess>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	994236892	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_intOne	</destSignalName>
													<priority>	14	</priority>
													<minPathToEnd>	14	</minPathToEnd>
													<fastestStepForAlap>	1	</fastestStepForAlap>
													<componentID>	994236892	</componentID>
													<type>	int	</type>
													<value>	1	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	569186537	</nodeID>
					<startStep>	1	</startStep>
					<endStep>	1	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_copy0_i_15	</destSignalName>
					<priority>	13	</priority>
					<minPathToEnd>	13	</minPathToEnd>
					<fastestStepForAlap>	2	</fastestStepForAlap>
					<componentID>	1483125529	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	15	</variableID>
					<isRead>	false	</isRead>
					<dependence>	2997939	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1425963621	</nodeID>
							<startStep>	1	</startStep>
							<endStep>	1	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp386	</destSignalName>
							<priority>	13	</priority>
							<minPathToEnd>	13	</minPathToEnd>
							<fastestStepForAlap>	2	</fastestStepForAlap>
							<componentID>	1425963621	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	253077627	</nodeID>
									<startStep>	1	</startStep>
									<endStep>	1	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_copy0_i_15	</destSignalName>
									<priority>	13	</priority>
									<minPathToEnd>	13	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	1483125529	</componentID>
									<variableName>	copy0_i	</variableName>
									<type>	int	</type>
									<variableID>	15	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1624821318	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_15&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1458055929	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp387	</destSignalName>
									<priority>	13	</priority>
									<minPathToEnd>	13	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	1458055929	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp387&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_15&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	610102786	</nodeID>
					<startStep>	1	</startStep>
					<endStep>	1	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_i_10	</destSignalName>
					<priority>	13	</priority>
					<minPathToEnd>	13	</minPathToEnd>
					<fastestStepForAlap>	2	</fastestStepForAlap>
					<componentID>	265037054	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	10	</variableID>
					<isRead>	false	</isRead>
					<dependence>	600637552	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1910593524	</nodeID>
							<startStep>	1	</startStep>
							<endStep>	1	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp388	</destSignalName>
							<priority>	13	</priority>
							<minPathToEnd>	13	</minPathToEnd>
							<fastestStepForAlap>	2	</fastestStepForAlap>
							<componentID>	1910593524	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	22384277	</nodeID>
									<startStep>	1	</startStep>
									<endStep>	1	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_i_10	</destSignalName>
									<priority>	13	</priority>
									<minPathToEnd>	13	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	265037054	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	10	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1831229627	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_10&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	402905314	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp387	</destSignalName>
									<priority>	13	</priority>
									<minPathToEnd>	13	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	402905314	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp387&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_10&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	613673407	</nodeID>
					<startStep>	8	</startStep>
					<endStep>	8	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_j_11	</destSignalName>
					<priority>	6	</priority>
					<minPathToEnd>	6	</minPathToEnd>
					<fastestStepForAlap>	9	</fastestStepForAlap>
					<componentID>	1248315966	</componentID>
					<variableName>	j	</variableName>
					<type>	int	</type>
					<variableID>	11	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1895411880	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1792478555	</nodeID>
							<startStep>	8	</startStep>
							<endStep>	8	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp390	</destSignalName>
							<priority>	6	</priority>
							<minPathToEnd>	6	</minPathToEnd>
							<fastestStepForAlap>	9	</fastestStepForAlap>
							<componentID>	1792478555	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1286473769	</nodeID>
									<startStep>	8	</startStep>
									<endStep>	8	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_j_11	</destSignalName>
									<priority>	6	</priority>
									<minPathToEnd>	6	</minPathToEnd>
									<fastestStepForAlap>	9	</fastestStepForAlap>
									<componentID>	1248315966	</componentID>
									<variableName>	j	</variableName>
									<type>	int	</type>
									<variableID>	11	</variableID>
									<isRead>	true	</isRead>
									<dependence>	12195196	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_11&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	899277587	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	6	</priority>
									<minPathToEnd>	6	</minPathToEnd>
									<fastestStepForAlap>	9	</fastestStepForAlap>
									<componentID>	899277587	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_11&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	168497123	</nodeID>
					<startStep>	9	</startStep>
					<endStep>	9	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp401	</destSignalName>
					<priority>	6	</priority>
					<minPathToEnd>	6	</minPathToEnd>
					<fastestStepForAlap>	9	</fastestStepForAlap>
					<componentID>	1082185515	</componentID>
					<variableName>	ax	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	5	</variableID>
					<dependence>	545959752	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sumArrayFastSub_ax_5_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	1547699515	</nodeID>
							<startStep>	9	</startStep>
							<endStep>	9	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_sumArrayFastSub_j_11	</destSignalName>
							<priority>	6	</priority>
							<minPathToEnd>	6	</minPathToEnd>
							<fastestStepForAlap>	9	</fastestStepForAlap>
							<componentID>	1248315966	</componentID>
							<variableName>	j	</variableName>
							<type>	int	</type>
							<variableID>	11	</variableID>
							<isRead>	true	</isRead>
							<dependence>	613673407	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_11&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	1863816141	</nodeID>
							<startStep>	4	</startStep>
							<endStep>	9	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp382	</destSignalName>
							<priority>	11	</priority>
							<minPathToEnd>	11	</minPathToEnd>
							<fastestStepForAlap>	4	</fastestStepForAlap>
							<componentID>	1197047957	</componentID>
							<op>	+	</op>
							<ipcore>	AddFloat_inst_0	</ipcore>
							<leftNode>
								<ArrayAccess>
									<nodeID>	1961406645	</nodeID>
									<startStep>	2	</startStep>
									<endStep>	4	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp383	</destSignalName>
									<priority>	13	</priority>
									<minPathToEnd>	13	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	1567180674	</componentID>
									<variableName>	tmp	</variableName>
									<isRead>	true	</isRead>
									<type>	double	</type>
									<variableID>	1	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_tmp_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	1487501065	</nodeID>
											<startStep>	2	</startStep>
											<endStep>	2	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_sumArrayFastSub_i_10	</destSignalName>
											<priority>	13	</priority>
											<minPathToEnd>	13	</minPathToEnd>
											<fastestStepForAlap>	2	</fastestStepForAlap>
											<componentID>	265037054	</componentID>
											<variableName>	i	</variableName>
											<type>	int	</type>
											<variableID>	10	</variableID>
											<isRead>	true	</isRead>
											<dependence>	610102786	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_10&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	1573264728	</nodeID>
									<startStep>	2	</startStep>
									<endStep>	4	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp384	</destSignalName>
									<priority>	13	</priority>
									<minPathToEnd>	13	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	165140852	</componentID>
									<variableName>	tmp	</variableName>
									<isRead>	true	</isRead>
									<type>	double	</type>
									<variableID>	6	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sumArrayFastSub_tmp_6_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<Binary>
											<nodeID>	2041621632	</nodeID>
											<startStep>	2	</startStep>
											<endStep>	2	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp385	</destSignalName>
											<priority>	13	</priority>
											<minPathToEnd>	13	</minPathToEnd>
											<fastestStepForAlap>	2	</fastestStepForAlap>
											<componentID>	2041621632	</componentID>
											<op>	+	</op>
											<ipcore>	notUsed	</ipcore>
											<leftNode>
												<VariableAccess>
													<nodeID>	1041057258	</nodeID>
													<startStep>	2	</startStep>
													<endStep>	2	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	r_sumArrayFastSub_copy0_i_15	</destSignalName>
													<priority>	13	</priority>
													<minPathToEnd>	13	</minPathToEnd>
													<fastestStepForAlap>	2	</fastestStepForAlap>
													<componentID>	1483125529	</componentID>
													<variableName>	copy0_i	</variableName>
													<type>	int	</type>
													<variableID>	15	</variableID>
													<isRead>	true	</isRead>
													<dependence>	569186537	</dependence>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_15&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</VariableAccess>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	1500063097	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_intOne	</destSignalName>
													<priority>	13	</priority>
													<minPathToEnd>	13	</minPathToEnd>
													<fastestStepForAlap>	2	</fastestStepForAlap>
													<componentID>	1500063097	</componentID>
													<type>	int	</type>
													<value>	1	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	102455499	</nodeID>
					<startStep>	2	</startStep>
					<endStep>	2	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_copy0_i_15	</destSignalName>
					<priority>	12	</priority>
					<minPathToEnd>	12	</minPathToEnd>
					<fastestStepForAlap>	3	</fastestStepForAlap>
					<componentID>	1483125529	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	15	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1041057258	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1835170446	</nodeID>
							<startStep>	2	</startStep>
							<endStep>	2	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp386	</destSignalName>
							<priority>	12	</priority>
							<minPathToEnd>	12	</minPathToEnd>
							<fastestStepForAlap>	3	</fastestStepForAlap>
							<componentID>	1835170446	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1549547708	</nodeID>
									<startStep>	2	</startStep>
									<endStep>	2	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_copy0_i_15	</destSignalName>
									<priority>	12	</priority>
									<minPathToEnd>	12	</minPathToEnd>
									<fastestStepForAlap>	3	</fastestStepForAlap>
									<componentID>	1483125529	</componentID>
									<variableName>	copy0_i	</variableName>
									<type>	int	</type>
									<variableID>	15	</variableID>
									<isRead>	true	</isRead>
									<dependence>	569186537	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_15&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	714141187	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp387	</destSignalName>
									<priority>	12	</priority>
									<minPathToEnd>	12	</minPathToEnd>
									<fastestStepForAlap>	3	</fastestStepForAlap>
									<componentID>	714141187	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp387&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_15&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	284826826	</nodeID>
					<startStep>	2	</startStep>
					<endStep>	2	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_i_10	</destSignalName>
					<priority>	12	</priority>
					<minPathToEnd>	12	</minPathToEnd>
					<fastestStepForAlap>	3	</fastestStepForAlap>
					<componentID>	265037054	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	10	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1487501065	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	343415419	</nodeID>
							<startStep>	2	</startStep>
							<endStep>	2	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp388	</destSignalName>
							<priority>	12	</priority>
							<minPathToEnd>	12	</minPathToEnd>
							<fastestStepForAlap>	3	</fastestStepForAlap>
							<componentID>	343415419	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1494387644	</nodeID>
									<startStep>	2	</startStep>
									<endStep>	2	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_i_10	</destSignalName>
									<priority>	12	</priority>
									<minPathToEnd>	12	</minPathToEnd>
									<fastestStepForAlap>	3	</fastestStepForAlap>
									<componentID>	265037054	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	10	</variableID>
									<isRead>	true	</isRead>
									<dependence>	610102786	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_10&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1351881043	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp387	</destSignalName>
									<priority>	12	</priority>
									<minPathToEnd>	12	</minPathToEnd>
									<fastestStepForAlap>	3	</fastestStepForAlap>
									<componentID>	1351881043	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp387&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_10&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	687704441	</nodeID>
					<startStep>	9	</startStep>
					<endStep>	9	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_j_11	</destSignalName>
					<priority>	5	</priority>
					<minPathToEnd>	5	</minPathToEnd>
					<fastestStepForAlap>	10	</fastestStepForAlap>
					<componentID>	1248315966	</componentID>
					<variableName>	j	</variableName>
					<type>	int	</type>
					<variableID>	11	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1547699515	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	491551733	</nodeID>
							<startStep>	9	</startStep>
							<endStep>	9	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp390	</destSignalName>
							<priority>	5	</priority>
							<minPathToEnd>	5	</minPathToEnd>
							<fastestStepForAlap>	10	</fastestStepForAlap>
							<componentID>	491551733	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	140386522	</nodeID>
									<startStep>	9	</startStep>
									<endStep>	9	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_j_11	</destSignalName>
									<priority>	5	</priority>
									<minPathToEnd>	5	</minPathToEnd>
									<fastestStepForAlap>	10	</fastestStepForAlap>
									<componentID>	1248315966	</componentID>
									<variableName>	j	</variableName>
									<type>	int	</type>
									<variableID>	11	</variableID>
									<isRead>	true	</isRead>
									<dependence>	613673407	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_11&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1539230848	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	5	</priority>
									<minPathToEnd>	5	</minPathToEnd>
									<fastestStepForAlap>	10	</fastestStepForAlap>
									<componentID>	1539230848	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_11&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	1264850574	</nodeID>
					<startStep>	10	</startStep>
					<endStep>	10	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp411	</destSignalName>
					<priority>	5	</priority>
					<minPathToEnd>	5	</minPathToEnd>
					<fastestStepForAlap>	10	</fastestStepForAlap>
					<componentID>	1082185515	</componentID>
					<variableName>	ax	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	5	</variableID>
					<dependence>	168497123	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sumArrayFastSub_ax_5_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	402975565	</nodeID>
							<startStep>	10	</startStep>
							<endStep>	10	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_sumArrayFastSub_j_11	</destSignalName>
							<priority>	5	</priority>
							<minPathToEnd>	5	</minPathToEnd>
							<fastestStepForAlap>	10	</fastestStepForAlap>
							<componentID>	1248315966	</componentID>
							<variableName>	j	</variableName>
							<type>	int	</type>
							<variableID>	11	</variableID>
							<isRead>	true	</isRead>
							<dependence>	687704441	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_11&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	1794381964	</nodeID>
							<startStep>	5	</startStep>
							<endStep>	10	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp382	</destSignalName>
							<priority>	10	</priority>
							<minPathToEnd>	10	</minPathToEnd>
							<fastestStepForAlap>	5	</fastestStepForAlap>
							<componentID>	1197047957	</componentID>
							<op>	+	</op>
							<ipcore>	AddFloat_inst_0	</ipcore>
							<leftNode>
								<ArrayAccess>
									<nodeID>	1064814127	</nodeID>
									<startStep>	3	</startStep>
									<endStep>	5	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp383	</destSignalName>
									<priority>	12	</priority>
									<minPathToEnd>	12	</minPathToEnd>
									<fastestStepForAlap>	3	</fastestStepForAlap>
									<componentID>	1567180674	</componentID>
									<variableName>	tmp	</variableName>
									<isRead>	true	</isRead>
									<type>	double	</type>
									<variableID>	1	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_tmp_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	1349802038	</nodeID>
											<startStep>	3	</startStep>
											<endStep>	3	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_sumArrayFastSub_i_10	</destSignalName>
											<priority>	12	</priority>
											<minPathToEnd>	12	</minPathToEnd>
											<fastestStepForAlap>	3	</fastestStepForAlap>
											<componentID>	265037054	</componentID>
											<variableName>	i	</variableName>
											<type>	int	</type>
											<variableID>	10	</variableID>
											<isRead>	true	</isRead>
											<dependence>	284826826	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_10&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	105605758	</nodeID>
									<startStep>	3	</startStep>
									<endStep>	5	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp384	</destSignalName>
									<priority>	12	</priority>
									<minPathToEnd>	12	</minPathToEnd>
									<fastestStepForAlap>	3	</fastestStepForAlap>
									<componentID>	165140852	</componentID>
									<variableName>	tmp	</variableName>
									<isRead>	true	</isRead>
									<type>	double	</type>
									<variableID>	6	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sumArrayFastSub_tmp_6_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<Binary>
											<nodeID>	1094482284	</nodeID>
											<startStep>	3	</startStep>
											<endStep>	3	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp385	</destSignalName>
											<priority>	12	</priority>
											<minPathToEnd>	12	</minPathToEnd>
											<fastestStepForAlap>	3	</fastestStepForAlap>
											<componentID>	1094482284	</componentID>
											<op>	+	</op>
											<ipcore>	notUsed	</ipcore>
											<leftNode>
												<VariableAccess>
													<nodeID>	1766310633	</nodeID>
													<startStep>	3	</startStep>
													<endStep>	3	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	r_sumArrayFastSub_copy0_i_15	</destSignalName>
													<priority>	12	</priority>
													<minPathToEnd>	12	</minPathToEnd>
													<fastestStepForAlap>	3	</fastestStepForAlap>
													<componentID>	1483125529	</componentID>
													<variableName>	copy0_i	</variableName>
													<type>	int	</type>
													<variableID>	15	</variableID>
													<isRead>	true	</isRead>
													<dependence>	102455499	</dependence>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_15&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</VariableAccess>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	1716356350	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_intOne	</destSignalName>
													<priority>	12	</priority>
													<minPathToEnd>	12	</minPathToEnd>
													<fastestStepForAlap>	3	</fastestStepForAlap>
													<componentID>	1716356350	</componentID>
													<type>	int	</type>
													<value>	1	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	1800827946	</nodeID>
					<startStep>	3	</startStep>
					<endStep>	3	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_copy0_i_15	</destSignalName>
					<priority>	11	</priority>
					<minPathToEnd>	11	</minPathToEnd>
					<fastestStepForAlap>	4	</fastestStepForAlap>
					<componentID>	1483125529	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	15	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1766310633	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	2028251251	</nodeID>
							<startStep>	3	</startStep>
							<endStep>	3	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp386	</destSignalName>
							<priority>	11	</priority>
							<minPathToEnd>	11	</minPathToEnd>
							<fastestStepForAlap>	4	</fastestStepForAlap>
							<componentID>	2028251251	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1810846726	</nodeID>
									<startStep>	3	</startStep>
									<endStep>	3	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_copy0_i_15	</destSignalName>
									<priority>	11	</priority>
									<minPathToEnd>	11	</minPathToEnd>
									<fastestStepForAlap>	4	</fastestStepForAlap>
									<componentID>	1483125529	</componentID>
									<variableName>	copy0_i	</variableName>
									<type>	int	</type>
									<variableID>	15	</variableID>
									<isRead>	true	</isRead>
									<dependence>	102455499	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_15&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	762678598	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp387	</destSignalName>
									<priority>	11	</priority>
									<minPathToEnd>	11	</minPathToEnd>
									<fastestStepForAlap>	4	</fastestStepForAlap>
									<componentID>	762678598	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp387&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_15&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	9307643	</nodeID>
					<startStep>	3	</startStep>
					<endStep>	3	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_i_10	</destSignalName>
					<priority>	11	</priority>
					<minPathToEnd>	11	</minPathToEnd>
					<fastestStepForAlap>	4	</fastestStepForAlap>
					<componentID>	265037054	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	10	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1349802038	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1814733317	</nodeID>
							<startStep>	3	</startStep>
							<endStep>	3	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp388	</destSignalName>
							<priority>	11	</priority>
							<minPathToEnd>	11	</minPathToEnd>
							<fastestStepForAlap>	4	</fastestStepForAlap>
							<componentID>	1814733317	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1660104125	</nodeID>
									<startStep>	3	</startStep>
									<endStep>	3	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_i_10	</destSignalName>
									<priority>	11	</priority>
									<minPathToEnd>	11	</minPathToEnd>
									<fastestStepForAlap>	4	</fastestStepForAlap>
									<componentID>	265037054	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	10	</variableID>
									<isRead>	true	</isRead>
									<dependence>	284826826	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_10&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1262487051	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp387	</destSignalName>
									<priority>	11	</priority>
									<minPathToEnd>	11	</minPathToEnd>
									<fastestStepForAlap>	4	</fastestStepForAlap>
									<componentID>	1262487051	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp387&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_10&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1481433797	</nodeID>
					<startStep>	10	</startStep>
					<endStep>	10	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_j_11	</destSignalName>
					<priority>	4	</priority>
					<minPathToEnd>	4	</minPathToEnd>
					<fastestStepForAlap>	11	</fastestStepForAlap>
					<componentID>	1248315966	</componentID>
					<variableName>	j	</variableName>
					<type>	int	</type>
					<variableID>	11	</variableID>
					<isRead>	false	</isRead>
					<dependence>	402975565	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	532422861	</nodeID>
							<startStep>	10	</startStep>
							<endStep>	10	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp390	</destSignalName>
							<priority>	4	</priority>
							<minPathToEnd>	4	</minPathToEnd>
							<fastestStepForAlap>	11	</fastestStepForAlap>
							<componentID>	532422861	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	2014151425	</nodeID>
									<startStep>	10	</startStep>
									<endStep>	10	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_j_11	</destSignalName>
									<priority>	4	</priority>
									<minPathToEnd>	4	</minPathToEnd>
									<fastestStepForAlap>	11	</fastestStepForAlap>
									<componentID>	1248315966	</componentID>
									<variableName>	j	</variableName>
									<type>	int	</type>
									<variableID>	11	</variableID>
									<isRead>	true	</isRead>
									<dependence>	687704441	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_11&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1058272314	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	4	</priority>
									<minPathToEnd>	4	</minPathToEnd>
									<fastestStepForAlap>	11	</fastestStepForAlap>
									<componentID>	1058272314	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_11&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	923216944	</nodeID>
					<startStep>	11	</startStep>
					<endStep>	11	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp421	</destSignalName>
					<priority>	4	</priority>
					<minPathToEnd>	4	</minPathToEnd>
					<fastestStepForAlap>	11	</fastestStepForAlap>
					<componentID>	1082185515	</componentID>
					<variableName>	ax	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	5	</variableID>
					<dependence>	1264850574	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sumArrayFastSub_ax_5_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	937828233	</nodeID>
							<startStep>	11	</startStep>
							<endStep>	11	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_sumArrayFastSub_j_11	</destSignalName>
							<priority>	4	</priority>
							<minPathToEnd>	4	</minPathToEnd>
							<fastestStepForAlap>	11	</fastestStepForAlap>
							<componentID>	1248315966	</componentID>
							<variableName>	j	</variableName>
							<type>	int	</type>
							<variableID>	11	</variableID>
							<isRead>	true	</isRead>
							<dependence>	1481433797	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_11&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	1696626698	</nodeID>
							<startStep>	6	</startStep>
							<endStep>	11	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp382	</destSignalName>
							<priority>	9	</priority>
							<minPathToEnd>	9	</minPathToEnd>
							<fastestStepForAlap>	6	</fastestStepForAlap>
							<componentID>	1197047957	</componentID>
							<op>	+	</op>
							<ipcore>	AddFloat_inst_0	</ipcore>
							<leftNode>
								<ArrayAccess>
									<nodeID>	917048420	</nodeID>
									<startStep>	4	</startStep>
									<endStep>	6	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp383	</destSignalName>
									<priority>	11	</priority>
									<minPathToEnd>	11	</minPathToEnd>
									<fastestStepForAlap>	4	</fastestStepForAlap>
									<componentID>	1567180674	</componentID>
									<variableName>	tmp	</variableName>
									<isRead>	true	</isRead>
									<type>	double	</type>
									<variableID>	1	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_tmp_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	342660421	</nodeID>
											<startStep>	4	</startStep>
											<endStep>	4	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_sumArrayFastSub_i_10	</destSignalName>
											<priority>	11	</priority>
											<minPathToEnd>	11	</minPathToEnd>
											<fastestStepForAlap>	4	</fastestStepForAlap>
											<componentID>	265037054	</componentID>
											<variableName>	i	</variableName>
											<type>	int	</type>
											<variableID>	10	</variableID>
											<isRead>	true	</isRead>
											<dependence>	9307643	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_10&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	1690038140	</nodeID>
									<startStep>	4	</startStep>
									<endStep>	6	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp384	</destSignalName>
									<priority>	11	</priority>
									<minPathToEnd>	11	</minPathToEnd>
									<fastestStepForAlap>	4	</fastestStepForAlap>
									<componentID>	165140852	</componentID>
									<variableName>	tmp	</variableName>
									<isRead>	true	</isRead>
									<type>	double	</type>
									<variableID>	6	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sumArrayFastSub_tmp_6_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<Binary>
											<nodeID>	1852303758	</nodeID>
											<startStep>	4	</startStep>
											<endStep>	4	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp385	</destSignalName>
											<priority>	11	</priority>
											<minPathToEnd>	11	</minPathToEnd>
											<fastestStepForAlap>	4	</fastestStepForAlap>
											<componentID>	1852303758	</componentID>
											<op>	+	</op>
											<ipcore>	notUsed	</ipcore>
											<leftNode>
												<VariableAccess>
													<nodeID>	1746313794	</nodeID>
													<startStep>	4	</startStep>
													<endStep>	4	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	r_sumArrayFastSub_copy0_i_15	</destSignalName>
													<priority>	11	</priority>
													<minPathToEnd>	11	</minPathToEnd>
													<fastestStepForAlap>	4	</fastestStepForAlap>
													<componentID>	1483125529	</componentID>
													<variableName>	copy0_i	</variableName>
													<type>	int	</type>
													<variableID>	15	</variableID>
													<isRead>	true	</isRead>
													<dependence>	1800827946	</dependence>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_15&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</VariableAccess>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	636932209	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_intOne	</destSignalName>
													<priority>	11	</priority>
													<minPathToEnd>	11	</minPathToEnd>
													<fastestStepForAlap>	4	</fastestStepForAlap>
													<componentID>	636932209	</componentID>
													<type>	int	</type>
													<value>	1	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	1861140015	</nodeID>
					<startStep>	4	</startStep>
					<endStep>	4	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_copy0_i_15	</destSignalName>
					<priority>	10	</priority>
					<minPathToEnd>	10	</minPathToEnd>
					<fastestStepForAlap>	5	</fastestStepForAlap>
					<componentID>	1483125529	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	15	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1746313794	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	2080913550	</nodeID>
							<startStep>	4	</startStep>
							<endStep>	4	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp386	</destSignalName>
							<priority>	10	</priority>
							<minPathToEnd>	10	</minPathToEnd>
							<fastestStepForAlap>	5	</fastestStepForAlap>
							<componentID>	2080913550	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	2142843455	</nodeID>
									<startStep>	4	</startStep>
									<endStep>	4	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_copy0_i_15	</destSignalName>
									<priority>	10	</priority>
									<minPathToEnd>	10	</minPathToEnd>
									<fastestStepForAlap>	5	</fastestStepForAlap>
									<componentID>	1483125529	</componentID>
									<variableName>	copy0_i	</variableName>
									<type>	int	</type>
									<variableID>	15	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1800827946	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_15&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1469187995	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp387	</destSignalName>
									<priority>	10	</priority>
									<minPathToEnd>	10	</minPathToEnd>
									<fastestStepForAlap>	5	</fastestStepForAlap>
									<componentID>	1469187995	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp387&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_15&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	875658759	</nodeID>
					<startStep>	4	</startStep>
					<endStep>	4	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_i_10	</destSignalName>
					<priority>	10	</priority>
					<minPathToEnd>	10	</minPathToEnd>
					<fastestStepForAlap>	5	</fastestStepForAlap>
					<componentID>	265037054	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	10	</variableID>
					<isRead>	false	</isRead>
					<dependence>	342660421	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	491329622	</nodeID>
							<startStep>	4	</startStep>
							<endStep>	4	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp388	</destSignalName>
							<priority>	10	</priority>
							<minPathToEnd>	10	</minPathToEnd>
							<fastestStepForAlap>	5	</fastestStepForAlap>
							<componentID>	491329622	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	702334239	</nodeID>
									<startStep>	4	</startStep>
									<endStep>	4	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_i_10	</destSignalName>
									<priority>	10	</priority>
									<minPathToEnd>	10	</minPathToEnd>
									<fastestStepForAlap>	5	</fastestStepForAlap>
									<componentID>	265037054	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	10	</variableID>
									<isRead>	true	</isRead>
									<dependence>	9307643	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_10&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1561430961	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp387	</destSignalName>
									<priority>	10	</priority>
									<minPathToEnd>	10	</minPathToEnd>
									<fastestStepForAlap>	5	</fastestStepForAlap>
									<componentID>	1561430961	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp387&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_10&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	719995187	</nodeID>
					<startStep>	11	</startStep>
					<endStep>	11	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_j_11	</destSignalName>
					<priority>	3	</priority>
					<minPathToEnd>	3	</minPathToEnd>
					<fastestStepForAlap>	12	</fastestStepForAlap>
					<componentID>	1248315966	</componentID>
					<variableName>	j	</variableName>
					<type>	int	</type>
					<variableID>	11	</variableID>
					<isRead>	false	</isRead>
					<dependence>	937828233	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	2036240711	</nodeID>
							<startStep>	11	</startStep>
							<endStep>	11	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp390	</destSignalName>
							<priority>	3	</priority>
							<minPathToEnd>	3	</minPathToEnd>
							<fastestStepForAlap>	12	</fastestStepForAlap>
							<componentID>	2036240711	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	798231185	</nodeID>
									<startStep>	11	</startStep>
									<endStep>	11	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_j_11	</destSignalName>
									<priority>	3	</priority>
									<minPathToEnd>	3	</minPathToEnd>
									<fastestStepForAlap>	12	</fastestStepForAlap>
									<componentID>	1248315966	</componentID>
									<variableName>	j	</variableName>
									<type>	int	</type>
									<variableID>	11	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1481433797	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_11&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	541183486	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	3	</priority>
									<minPathToEnd>	3	</minPathToEnd>
									<fastestStepForAlap>	12	</fastestStepForAlap>
									<componentID>	541183486	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_11&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	1077604157	</nodeID>
					<startStep>	12	</startStep>
					<endStep>	12	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp431	</destSignalName>
					<priority>	3	</priority>
					<minPathToEnd>	3	</minPathToEnd>
					<fastestStepForAlap>	12	</fastestStepForAlap>
					<componentID>	1082185515	</componentID>
					<variableName>	ax	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	5	</variableID>
					<dependence>	923216944	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sumArrayFastSub_ax_5_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	1563471548	</nodeID>
							<startStep>	12	</startStep>
							<endStep>	12	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_sumArrayFastSub_j_11	</destSignalName>
							<priority>	3	</priority>
							<minPathToEnd>	3	</minPathToEnd>
							<fastestStepForAlap>	12	</fastestStepForAlap>
							<componentID>	1248315966	</componentID>
							<variableName>	j	</variableName>
							<type>	int	</type>
							<variableID>	11	</variableID>
							<isRead>	true	</isRead>
							<dependence>	719995187	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_11&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	656402544	</nodeID>
							<startStep>	7	</startStep>
							<endStep>	12	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp382	</destSignalName>
							<priority>	8	</priority>
							<minPathToEnd>	8	</minPathToEnd>
							<fastestStepForAlap>	7	</fastestStepForAlap>
							<componentID>	1197047957	</componentID>
							<op>	+	</op>
							<ipcore>	AddFloat_inst_0	</ipcore>
							<leftNode>
								<ArrayAccess>
									<nodeID>	534062369	</nodeID>
									<startStep>	5	</startStep>
									<endStep>	7	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp383	</destSignalName>
									<priority>	10	</priority>
									<minPathToEnd>	10	</minPathToEnd>
									<fastestStepForAlap>	5	</fastestStepForAlap>
									<componentID>	1567180674	</componentID>
									<variableName>	tmp	</variableName>
									<isRead>	true	</isRead>
									<type>	double	</type>
									<variableID>	1	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_tmp_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	1652074970	</nodeID>
											<startStep>	5	</startStep>
											<endStep>	5	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_sumArrayFastSub_i_10	</destSignalName>
											<priority>	10	</priority>
											<minPathToEnd>	10	</minPathToEnd>
											<fastestStepForAlap>	5	</fastestStepForAlap>
											<componentID>	265037054	</componentID>
											<variableName>	i	</variableName>
											<type>	int	</type>
											<variableID>	10	</variableID>
											<isRead>	true	</isRead>
											<dependence>	875658759	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_10&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	1607948727	</nodeID>
									<startStep>	5	</startStep>
									<endStep>	7	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp384	</destSignalName>
									<priority>	10	</priority>
									<minPathToEnd>	10	</minPathToEnd>
									<fastestStepForAlap>	5	</fastestStepForAlap>
									<componentID>	165140852	</componentID>
									<variableName>	tmp	</variableName>
									<isRead>	true	</isRead>
									<type>	double	</type>
									<variableID>	6	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sumArrayFastSub_tmp_6_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<Binary>
											<nodeID>	860040841	</nodeID>
											<startStep>	5	</startStep>
											<endStep>	5	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp385	</destSignalName>
											<priority>	10	</priority>
											<minPathToEnd>	10	</minPathToEnd>
											<fastestStepForAlap>	5	</fastestStepForAlap>
											<componentID>	860040841	</componentID>
											<op>	+	</op>
											<ipcore>	notUsed	</ipcore>
											<leftNode>
												<VariableAccess>
													<nodeID>	2141470377	</nodeID>
													<startStep>	5	</startStep>
													<endStep>	5	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	r_sumArrayFastSub_copy0_i_15	</destSignalName>
													<priority>	10	</priority>
													<minPathToEnd>	10	</minPathToEnd>
													<fastestStepForAlap>	5	</fastestStepForAlap>
													<componentID>	1483125529	</componentID>
													<variableName>	copy0_i	</variableName>
													<type>	int	</type>
													<variableID>	15	</variableID>
													<isRead>	true	</isRead>
													<dependence>	1861140015	</dependence>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_15&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</VariableAccess>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	2014186166	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_intOne	</destSignalName>
													<priority>	10	</priority>
													<minPathToEnd>	10	</minPathToEnd>
													<fastestStepForAlap>	5	</fastestStepForAlap>
													<componentID>	2014186166	</componentID>
													<type>	int	</type>
													<value>	1	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	1642164301	</nodeID>
					<startStep>	5	</startStep>
					<endStep>	5	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_copy0_i_15	</destSignalName>
					<priority>	9	</priority>
					<minPathToEnd>	9	</minPathToEnd>
					<fastestStepForAlap>	6	</fastestStepForAlap>
					<componentID>	1483125529	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	15	</variableID>
					<isRead>	false	</isRead>
					<dependence>	2141470377	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	395575663	</nodeID>
							<startStep>	5	</startStep>
							<endStep>	5	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp386	</destSignalName>
							<priority>	9	</priority>
							<minPathToEnd>	9	</minPathToEnd>
							<fastestStepForAlap>	6	</fastestStepForAlap>
							<componentID>	395575663	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1978280576	</nodeID>
									<startStep>	5	</startStep>
									<endStep>	5	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_copy0_i_15	</destSignalName>
									<priority>	9	</priority>
									<minPathToEnd>	9	</minPathToEnd>
									<fastestStepForAlap>	6	</fastestStepForAlap>
									<componentID>	1483125529	</componentID>
									<variableName>	copy0_i	</variableName>
									<type>	int	</type>
									<variableID>	15	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1861140015	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_15&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1619817978	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp387	</destSignalName>
									<priority>	9	</priority>
									<minPathToEnd>	9	</minPathToEnd>
									<fastestStepForAlap>	6	</fastestStepForAlap>
									<componentID>	1619817978	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp387&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_15&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	630563227	</nodeID>
					<startStep>	5	</startStep>
					<endStep>	5	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_i_10	</destSignalName>
					<priority>	9	</priority>
					<minPathToEnd>	9	</minPathToEnd>
					<fastestStepForAlap>	6	</fastestStepForAlap>
					<componentID>	265037054	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	10	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1652074970	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	44358244	</nodeID>
							<startStep>	5	</startStep>
							<endStep>	5	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp388	</destSignalName>
							<priority>	9	</priority>
							<minPathToEnd>	9	</minPathToEnd>
							<fastestStepForAlap>	6	</fastestStepForAlap>
							<componentID>	44358244	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	352181399	</nodeID>
									<startStep>	5	</startStep>
									<endStep>	5	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_i_10	</destSignalName>
									<priority>	9	</priority>
									<minPathToEnd>	9	</minPathToEnd>
									<fastestStepForAlap>	6	</fastestStepForAlap>
									<componentID>	265037054	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	10	</variableID>
									<isRead>	true	</isRead>
									<dependence>	875658759	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_10&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	647841861	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp387	</destSignalName>
									<priority>	9	</priority>
									<minPathToEnd>	9	</minPathToEnd>
									<fastestStepForAlap>	6	</fastestStepForAlap>
									<componentID>	647841861	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp387&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_10&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	536067537	</nodeID>
					<startStep>	12	</startStep>
					<endStep>	12	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_j_11	</destSignalName>
					<priority>	2	</priority>
					<minPathToEnd>	2	</minPathToEnd>
					<fastestStepForAlap>	13	</fastestStepForAlap>
					<componentID>	1248315966	</componentID>
					<variableName>	j	</variableName>
					<type>	int	</type>
					<variableID>	11	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1563471548	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	993195194	</nodeID>
							<startStep>	12	</startStep>
							<endStep>	12	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp390	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	13	</fastestStepForAlap>
							<componentID>	993195194	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	241237427	</nodeID>
									<startStep>	12	</startStep>
									<endStep>	12	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_j_11	</destSignalName>
									<priority>	2	</priority>
									<minPathToEnd>	2	</minPathToEnd>
									<fastestStepForAlap>	13	</fastestStepForAlap>
									<componentID>	1248315966	</componentID>
									<variableName>	j	</variableName>
									<type>	int	</type>
									<variableID>	11	</variableID>
									<isRead>	true	</isRead>
									<dependence>	719995187	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_11&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	28310053	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	2	</priority>
									<minPathToEnd>	2	</minPathToEnd>
									<fastestStepForAlap>	13	</fastestStepForAlap>
									<componentID>	28310053	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_11&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	1213174784	</nodeID>
					<startStep>	13	</startStep>
					<endStep>	13	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp441	</destSignalName>
					<priority>	2	</priority>
					<minPathToEnd>	2	</minPathToEnd>
					<fastestStepForAlap>	13	</fastestStepForAlap>
					<componentID>	1082185515	</componentID>
					<variableName>	ax	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	5	</variableID>
					<dependence>	1077604157	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sumArrayFastSub_ax_5_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	1618850070	</nodeID>
							<startStep>	13	</startStep>
							<endStep>	13	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_sumArrayFastSub_j_11	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	13	</fastestStepForAlap>
							<componentID>	1248315966	</componentID>
							<variableName>	j	</variableName>
							<type>	int	</type>
							<variableID>	11	</variableID>
							<isRead>	true	</isRead>
							<dependence>	536067537	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_11&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	1542802647	</nodeID>
							<startStep>	8	</startStep>
							<endStep>	13	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp382	</destSignalName>
							<priority>	7	</priority>
							<minPathToEnd>	7	</minPathToEnd>
							<fastestStepForAlap>	8	</fastestStepForAlap>
							<componentID>	1197047957	</componentID>
							<op>	+	</op>
							<ipcore>	AddFloat_inst_0	</ipcore>
							<leftNode>
								<ArrayAccess>
									<nodeID>	1166534251	</nodeID>
									<startStep>	6	</startStep>
									<endStep>	8	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp383	</destSignalName>
									<priority>	9	</priority>
									<minPathToEnd>	9	</minPathToEnd>
									<fastestStepForAlap>	6	</fastestStepForAlap>
									<componentID>	1567180674	</componentID>
									<variableName>	tmp	</variableName>
									<isRead>	true	</isRead>
									<type>	double	</type>
									<variableID>	1	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_tmp_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	1562943094	</nodeID>
											<startStep>	6	</startStep>
											<endStep>	6	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_sumArrayFastSub_i_10	</destSignalName>
											<priority>	9	</priority>
											<minPathToEnd>	9	</minPathToEnd>
											<fastestStepForAlap>	6	</fastestStepForAlap>
											<componentID>	265037054	</componentID>
											<variableName>	i	</variableName>
											<type>	int	</type>
											<variableID>	10	</variableID>
											<isRead>	true	</isRead>
											<dependence>	630563227	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_10&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	364610754	</nodeID>
									<startStep>	6	</startStep>
									<endStep>	8	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp384	</destSignalName>
									<priority>	9	</priority>
									<minPathToEnd>	9	</minPathToEnd>
									<fastestStepForAlap>	6	</fastestStepForAlap>
									<componentID>	165140852	</componentID>
									<variableName>	tmp	</variableName>
									<isRead>	true	</isRead>
									<type>	double	</type>
									<variableID>	6	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sumArrayFastSub_tmp_6_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<Binary>
											<nodeID>	1242097587	</nodeID>
											<startStep>	6	</startStep>
											<endStep>	6	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp385	</destSignalName>
											<priority>	9	</priority>
											<minPathToEnd>	9	</minPathToEnd>
											<fastestStepForAlap>	6	</fastestStepForAlap>
											<componentID>	1242097587	</componentID>
											<op>	+	</op>
											<ipcore>	notUsed	</ipcore>
											<leftNode>
												<VariableAccess>
													<nodeID>	245612222	</nodeID>
													<startStep>	6	</startStep>
													<endStep>	6	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	r_sumArrayFastSub_copy0_i_15	</destSignalName>
													<priority>	9	</priority>
													<minPathToEnd>	9	</minPathToEnd>
													<fastestStepForAlap>	6	</fastestStepForAlap>
													<componentID>	1483125529	</componentID>
													<variableName>	copy0_i	</variableName>
													<type>	int	</type>
													<variableID>	15	</variableID>
													<isRead>	true	</isRead>
													<dependence>	1642164301	</dependence>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_15&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</VariableAccess>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	541045620	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_intOne	</destSignalName>
													<priority>	9	</priority>
													<minPathToEnd>	9	</minPathToEnd>
													<fastestStepForAlap>	6	</fastestStepForAlap>
													<componentID>	541045620	</componentID>
													<type>	int	</type>
													<value>	1	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	907973942	</nodeID>
					<startStep>	6	</startStep>
					<endStep>	6	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_copy0_i_15	</destSignalName>
					<priority>	8	</priority>
					<minPathToEnd>	8	</minPathToEnd>
					<fastestStepForAlap>	7	</fastestStepForAlap>
					<componentID>	1483125529	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	15	</variableID>
					<isRead>	false	</isRead>
					<dependence>	245612222	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	299247612	</nodeID>
							<startStep>	6	</startStep>
							<endStep>	6	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp386	</destSignalName>
							<priority>	8	</priority>
							<minPathToEnd>	8	</minPathToEnd>
							<fastestStepForAlap>	7	</fastestStepForAlap>
							<componentID>	299247612	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	47913610	</nodeID>
									<startStep>	6	</startStep>
									<endStep>	6	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_copy0_i_15	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	7	</fastestStepForAlap>
									<componentID>	1483125529	</componentID>
									<variableName>	copy0_i	</variableName>
									<type>	int	</type>
									<variableID>	15	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1642164301	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_15&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	2125159292	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp387	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	7	</fastestStepForAlap>
									<componentID>	2125159292	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp387&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_15&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	604203740	</nodeID>
					<startStep>	6	</startStep>
					<endStep>	6	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_i_10	</destSignalName>
					<priority>	8	</priority>
					<minPathToEnd>	8	</minPathToEnd>
					<fastestStepForAlap>	7	</fastestStepForAlap>
					<componentID>	265037054	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	10	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1562943094	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1549575164	</nodeID>
							<startStep>	6	</startStep>
							<endStep>	6	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp388	</destSignalName>
							<priority>	8	</priority>
							<minPathToEnd>	8	</minPathToEnd>
							<fastestStepForAlap>	7	</fastestStepForAlap>
							<componentID>	1549575164	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1175594179	</nodeID>
									<startStep>	6	</startStep>
									<endStep>	6	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_i_10	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	7	</fastestStepForAlap>
									<componentID>	265037054	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	10	</variableID>
									<isRead>	true	</isRead>
									<dependence>	630563227	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_10&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1361814053	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp387	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	7	</fastestStepForAlap>
									<componentID>	1361814053	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp387&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_10&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	128079045	</nodeID>
					<startStep>	13	</startStep>
					<endStep>	13	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_j_11	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	14	</fastestStepForAlap>
					<componentID>	1248315966	</componentID>
					<variableName>	j	</variableName>
					<type>	int	</type>
					<variableID>	11	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1618850070	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	845895021	</nodeID>
							<startStep>	13	</startStep>
							<endStep>	13	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp390	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	14	</fastestStepForAlap>
							<componentID>	845895021	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	615874807	</nodeID>
									<startStep>	13	</startStep>
									<endStep>	13	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_j_11	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	14	</fastestStepForAlap>
									<componentID>	1248315966	</componentID>
									<variableName>	j	</variableName>
									<type>	int	</type>
									<variableID>	11	</variableID>
									<isRead>	true	</isRead>
									<dependence>	536067537	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_11&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	136702709	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	14	</fastestStepForAlap>
									<componentID>	136702709	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_11&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	1902411520	</nodeID>
					<startStep>	14	</startStep>
					<endStep>	14	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp451	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	14	</fastestStepForAlap>
					<componentID>	1082185515	</componentID>
					<variableName>	ax	</variableName>
					<isRead>	false	</isRead>
					<type>	double	</type>
					<variableID>	5	</variableID>
					<dependence>	1213174784	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sumArrayFastSub_ax_5_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	2093880104	</nodeID>
							<startStep>	14	</startStep>
							<endStep>	14	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_sumArrayFastSub_j_11	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	14	</fastestStepForAlap>
							<componentID>	1248315966	</componentID>
							<variableName>	j	</variableName>
							<type>	int	</type>
							<variableID>	11	</variableID>
							<isRead>	true	</isRead>
							<dependence>	128079045	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_11&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	1028384539	</nodeID>
							<startStep>	9	</startStep>
							<endStep>	14	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp382	</destSignalName>
							<priority>	6	</priority>
							<minPathToEnd>	6	</minPathToEnd>
							<fastestStepForAlap>	9	</fastestStepForAlap>
							<componentID>	1197047957	</componentID>
							<op>	+	</op>
							<ipcore>	AddFloat_inst_0	</ipcore>
							<leftNode>
								<ArrayAccess>
									<nodeID>	1110555917	</nodeID>
									<startStep>	7	</startStep>
									<endStep>	9	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp383	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	7	</fastestStepForAlap>
									<componentID>	1567180674	</componentID>
									<variableName>	tmp	</variableName>
									<isRead>	true	</isRead>
									<type>	double	</type>
									<variableID>	1	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_tmp_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	1332920942	</nodeID>
											<startStep>	7	</startStep>
											<endStep>	7	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_sumArrayFastSub_i_10	</destSignalName>
											<priority>	8	</priority>
											<minPathToEnd>	8	</minPathToEnd>
											<fastestStepForAlap>	7	</fastestStepForAlap>
											<componentID>	265037054	</componentID>
											<variableName>	i	</variableName>
											<type>	int	</type>
											<variableID>	10	</variableID>
											<isRead>	true	</isRead>
											<dependence>	604203740	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_10&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	2000350337	</nodeID>
									<startStep>	7	</startStep>
									<endStep>	9	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp384	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	7	</fastestStepForAlap>
									<componentID>	165140852	</componentID>
									<variableName>	tmp	</variableName>
									<isRead>	true	</isRead>
									<type>	double	</type>
									<variableID>	6	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sumArrayFastSub_tmp_6_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<Binary>
											<nodeID>	1031620174	</nodeID>
											<startStep>	7	</startStep>
											<endStep>	7	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp385	</destSignalName>
											<priority>	8	</priority>
											<minPathToEnd>	8	</minPathToEnd>
											<fastestStepForAlap>	7	</fastestStepForAlap>
											<componentID>	1031620174	</componentID>
											<op>	+	</op>
											<ipcore>	notUsed	</ipcore>
											<leftNode>
												<VariableAccess>
													<nodeID>	1804782187	</nodeID>
													<startStep>	7	</startStep>
													<endStep>	7	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	r_sumArrayFastSub_copy0_i_15	</destSignalName>
													<priority>	8	</priority>
													<minPathToEnd>	8	</minPathToEnd>
													<fastestStepForAlap>	7	</fastestStepForAlap>
													<componentID>	1483125529	</componentID>
													<variableName>	copy0_i	</variableName>
													<type>	int	</type>
													<variableID>	15	</variableID>
													<isRead>	true	</isRead>
													<dependence>	907973942	</dependence>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_15&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</VariableAccess>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	1915186681	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_intOne	</destSignalName>
													<priority>	8	</priority>
													<minPathToEnd>	8	</minPathToEnd>
													<fastestStepForAlap>	7	</fastestStepForAlap>
													<componentID>	1915186681	</componentID>
													<type>	int	</type>
													<value>	1	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	2057646331	</nodeID>
					<startStep>	7	</startStep>
					<endStep>	7	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_copy0_i_15	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	14	</fastestStepForAlap>
					<componentID>	1483125529	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	15	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1804782187	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1932717476	</nodeID>
							<startStep>	7	</startStep>
							<endStep>	7	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp386	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	14	</fastestStepForAlap>
							<componentID>	1932717476	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	344974610	</nodeID>
									<startStep>	7	</startStep>
									<endStep>	7	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_copy0_i_15	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	14	</fastestStepForAlap>
									<componentID>	1483125529	</componentID>
									<variableName>	copy0_i	</variableName>
									<type>	int	</type>
									<variableID>	15	</variableID>
									<isRead>	true	</isRead>
									<dependence>	907973942	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_15&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1929907017	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp387	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	14	</fastestStepForAlap>
									<componentID>	1929907017	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp387&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_15&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	354230431	</nodeID>
					<startStep>	7	</startStep>
					<endStep>	7	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_i_10	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	14	</fastestStepForAlap>
					<componentID>	265037054	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	10	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1332920942	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	726184333	</nodeID>
							<startStep>	7	</startStep>
							<endStep>	7	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp388	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	14	</fastestStepForAlap>
							<componentID>	726184333	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	830518830	</nodeID>
									<startStep>	7	</startStep>
									<endStep>	7	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_i_10	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	14	</fastestStepForAlap>
									<componentID>	265037054	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	10	</variableID>
									<isRead>	true	</isRead>
									<dependence>	604203740	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_10&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	2033753957	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp387	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	14	</fastestStepForAlap>
									<componentID>	2033753957	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp387&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_10&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1953029647	</nodeID>
					<startStep>	14	</startStep>
					<endStep>	14	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_j_11	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	14	</fastestStepForAlap>
					<componentID>	1248315966	</componentID>
					<variableName>	j	</variableName>
					<type>	int	</type>
					<variableID>	11	</variableID>
					<isRead>	false	</isRead>
					<dependence>	2093880104	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	281732734	</nodeID>
							<startStep>	14	</startStep>
							<endStep>	14	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp390	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	14	</fastestStepForAlap>
							<componentID>	281732734	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	2028102350	</nodeID>
									<startStep>	14	</startStep>
									<endStep>	14	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_j_11	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	14	</fastestStepForAlap>
									<componentID>	1248315966	</componentID>
									<variableName>	j	</variableName>
									<type>	int	</type>
									<variableID>	11	</variableID>
									<isRead>	true	</isRead>
									<dependence>	128079045	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_11&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1455751266	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	14	</fastestStepForAlap>
									<componentID>	1455751266	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_11&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

		</Phase>

	<exprInMethod><!--<br>@JRThrashUnroll(loopVariableName&nbsp;=&nbsp;&quot;i&quot;,&nbsp;unrollNum&nbsp;=&nbsp;8,&nbsp;unrollType&nbsp;=&nbsp;JRThrashUnroll.copyLoopVar)<br>private&nbsp;void&nbsp;sumArrayFastSub(double[]&nbsp;ax,&nbsp;double[]&nbsp;tmp,&nbsp;int&nbsp;num)&nbsp;{<br>&nbsp;&nbsp;&nbsp;&nbsp;for&nbsp;(int&nbsp;i&nbsp;=&nbsp;0,&nbsp;j&nbsp;=&nbsp;0;&nbsp;i&nbsp;&lt;&nbsp;num;&nbsp;i&nbsp;+=&nbsp;2,&nbsp;++j)&nbsp;tmp[j]&nbsp;=&nbsp;this.ax[i]&nbsp;+&nbsp;ax[i&nbsp;+&nbsp;1];<br>&nbsp;&nbsp;&nbsp;&nbsp;for&nbsp;(int&nbsp;i&nbsp;=&nbsp;0,&nbsp;j&nbsp;=&nbsp;0;&nbsp;i&nbsp;&lt;&nbsp;num&nbsp;&gt;&gt;&nbsp;1;&nbsp;i&nbsp;+=&nbsp;2,&nbsp;++j)&nbsp;ax[j]&nbsp;=&nbsp;this.tmp[i]&nbsp;+&nbsp;tmp[i&nbsp;+&nbsp;1];<br>}--></exprInMethod>
</METHOD>

<METHOD>
	<methodName>	sumArray	</methodName>
	<totalPhaseNum>12	</totalPhaseNum>
	<totalStageNum>7	</totalStageNum>
	<totalStepNum>14	</totalStepNum>
		<Phase>
			<phaseID>	2	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	2	</stepNum>
				<minCriticalPath>	2	</minCriticalPath>
				<exprInStage>	<!--setArray(ax)<br>-->	</exprInStage>
				<MethodInv>
					<nodeID>	530337391	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	1	</endStep>
					<destType>	void	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	none	</destSignalName>
					<priority>	2	</priority>
					<minPathToEnd>	2	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1928093034	</componentID>
					<defClass>	SumArrayFloat	</defClass>
					<objName>	this	</objName>
					<caleeName>	setArray	</caleeName>
					<arg>
						<VariableAccess>
							<nodeID>	1323395487	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	none	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1158208203	</componentID>
							<variableName>	ax	</variableName>
							<type>	double	</type>
							<variableID>	0	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_ax_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</arg>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;none&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</MethodInv>
			</Stage>

			<Stage>
				<stageID>	1	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	1	</minCriticalPath>
				<exprInStage>	<!--double&nbsp;result&nbsp;=&nbsp;0<br>-->	</exprInStage>
				<VariableAccess>
					<nodeID>	819818030	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArray_result_12	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	426551058	</componentID>
					<variableName>	result	</variableName>
					<type>	double	</type>
					<variableID>	12	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<Literal>
							<nodeID>	743218120	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp461	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	743218120	</componentID>
							<type>	double	</type>
							<value>	0.0	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp461&nbsp;=&nbsp;64'h0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArray_result_12&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	4	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	1	</minCriticalPath>
				<exprInStage>	<!--int&nbsp;n&nbsp;=&nbsp;0<br>-->	</exprInStage>
				<VariableAccess>
					<nodeID>	1502051888	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArray_n_13	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1315811131	</componentID>
					<variableName>	n	</variableName>
					<type>	int	</type>
					<variableID>	13	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<Literal>
							<nodeID>	51081911	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_intZero	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	51081911	</componentID>
							<type>	int	</type>
							<value>	0	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intZero&nbsp;=&nbsp;32'sh0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArray_n_13&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	5	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	0	</minCriticalPath>
				<exprInStage>	<!--n&nbsp;&lt;&nbsp;1024<br>-->	</exprInStage>
				<Binary>
					<nodeID>	1687703024	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	boolean	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp462	</destSignalName>
					<priority>	0	</priority>
					<minPathToEnd>	0	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1687703024	</componentID>
					<op>	LT	</op>
					<ipcore>	notUsed	</ipcore>
					<leftNode>
						<VariableAccess>
							<nodeID>	1260714792	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_sumArray_n_13	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1315811131	</componentID>
							<variableName>	n	</variableName>
							<type>	int	</type>
							<variableID>	13	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArray_n_13&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</leftNode>

					<rightNode>
						<Literal>
							<nodeID>	1759847842	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp463	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1759847842	</componentID>
							<type>	int	</type>
							<value>	1024	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp463&nbsp;=&nbsp;32'sh00000400&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</rightNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&lt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</Binary>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	8	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	8	</stepNum>
				<minCriticalPath>	8	</minCriticalPath>
				<exprInStage>	<!--result&nbsp;+=&nbsp;ax[n]<br>++n<br>-->	</exprInStage>
				<VariableAccess>
					<nodeID>	470410363	</nodeID>
					<startStep>	7	</startStep>
					<endStep>	7	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArray_result_12	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	7	</fastestStepForAlap>
					<componentID>	426551058	</componentID>
					<variableName>	result	</variableName>
					<type>	double	</type>
					<variableID>	12	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<Binary>
							<nodeID>	151768341	</nodeID>
							<startStep>	2	</startStep>
							<endStep>	7	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp465	</destSignalName>
							<priority>	6	</priority>
							<minPathToEnd>	6	</minPathToEnd>
							<fastestStepForAlap>	2	</fastestStepForAlap>
							<componentID>	1197047957	</componentID>
							<op>	+	</op>
							<ipcore>	AddFloat_inst_0	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1299666334	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArray_result_12	</destSignalName>
									<priority>	6	</priority>
									<minPathToEnd>	6	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	426551058	</componentID>
									<variableName>	result	</variableName>
									<type>	double	</type>
									<variableID>	12	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArray_result_12&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	1435901901	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	2	</endStep>
									<destType>	double	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp466	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	1158208203	</componentID>
									<variableName>	ax	</variableName>
									<isRead>	true	</isRead>
									<type>	double	</type>
									<variableID>	0	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_ax_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	1929508768	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_sumArray_n_13	</destSignalName>
											<priority>	8	</priority>
											<minPathToEnd>	8	</minPathToEnd>
											<fastestStepForAlap>	0	</fastestStepForAlap>
											<componentID>	1315811131	</componentID>
											<variableName>	n	</variableName>
											<type>	int	</type>
											<variableID>	13	</variableID>
											<isRead>	true	</isRead>
											<dependence>		</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArray_n_13&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArray_result_12&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	103310429	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArray_n_13	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	7	</fastestStepForAlap>
					<componentID>	1315811131	</componentID>
					<variableName>	n	</variableName>
					<type>	int	</type>
					<variableID>	13	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1929508768	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1171593427	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp467	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	7	</fastestStepForAlap>
							<componentID>	1171593427	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	693168246	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArray_n_13	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	7	</fastestStepForAlap>
									<componentID>	1315811131	</componentID>
									<variableName>	n	</variableName>
									<type>	int	</type>
									<variableID>	13	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArray_n_13&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	2127409194	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	7	</fastestStepForAlap>
									<componentID>	2127409194	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArray_n_13&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	10	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	0	</minCriticalPath>
				<exprInStage>	<!--result<br>-->	</exprInStage>
				<Cast>
					<nodeID>	1911084655	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	double	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp468	</destSignalName>
					<priority>	0	</priority>
					<minPathToEnd>	0	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1911084655	</componentID>
					<castType>	double	</castType>
					<ipcore>	notUsed	</ipcore>
					<srcNode>
						<VariableAccess>
							<nodeID>	1834372053	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	double	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_sumArray_result_12	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	426551058	</componentID>
							<variableName>	result	</variableName>
							<type>	double	</type>
							<variableID>	12	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArray_result_12&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</srcNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp468&nbsp;=&nbsp;r_sumArray_result_12&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</Cast>
			</Stage>

		</Phase>

	<exprInMethod><!--<br>public&nbsp;double&nbsp;sumArray()&nbsp;{<br>&nbsp;&nbsp;&nbsp;&nbsp;setArray(ax);<br>&nbsp;&nbsp;&nbsp;&nbsp;double&nbsp;result&nbsp;=&nbsp;0;<br>&nbsp;&nbsp;&nbsp;&nbsp;for&nbsp;(int&nbsp;n&nbsp;=&nbsp;0;&nbsp;n&nbsp;&lt;&nbsp;1024;&nbsp;++n)&nbsp;result&nbsp;+=&nbsp;ax[n];<br>&nbsp;&nbsp;&nbsp;&nbsp;return&nbsp;result;<br>}--></exprInMethod>
</METHOD>

	</CLASS>
