Fitter report for risc_v
Wed Mar 27 15:00:38 2024
Quartus Prime Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Fitter Resource Usage Summary
  9. Input Pins
 10. Output Pins
 11. Dual Purpose and Dedicated Pins
 12. I/O Bank Usage
 13. All Package Pins
 14. I/O Assignment Warnings
 15. Fitter Resource Utilization by Entity
 16. Delay Chain Summary
 17. Pad To Core Delay Chain Fanout
 18. Control Signals
 19. Global & Other Fast Signals
 20. Fitter RAM Summary
 21. Fitter DSP Block Usage Summary
 22. DSP Block Details
 23. I/O Rules Summary
 24. I/O Rules Details
 25. I/O Rules Matrix
 26. Fitter Device Options
 27. Operating Settings and Conditions
 28. Fitter Messages
 29. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------------+
; Fitter Summary                                                                      ;
+------------------------------------+------------------------------------------------+
; Fitter Status                      ; Failed - Wed Mar 27 15:00:37 2024              ;
; Quartus Prime Version              ; 23.1std.0 Build 991 11/28/2023 SC Lite Edition ;
; Revision Name                      ; risc_v                                         ;
; Top-level Entity Name              ; led                                            ;
; Family                             ; Cyclone IV E                                   ;
; Device                             ; EP4CE22F17C6                                   ;
; Timing Models                      ; Final                                          ;
; Total logic elements               ; 11,535 / 22,320 ( 52 % )                       ;
;     Total combinational functions  ; 8,316 / 22,320 ( 37 % )                        ;
;     Dedicated logic registers      ; 4,537 / 22,320 ( 20 % )                        ;
; Total registers                    ; 4537                                           ;
; Total pins                         ; 6 / 154 ( 4 % )                                ;
; Total virtual pins                 ; 0                                              ;
; Total memory bits                  ; 534,144 / 608,256 ( 88 % )                     ;
; Embedded Multiplier 9-bit elements ; 8 / 132 ( 6 % )                                ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                  ;
+------------------------------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP4CE22F17C6                          ;                                       ;
; Nominal Core Supply Voltage                                        ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.5%      ;
;     Processor 3            ;   0.5%      ;
;     Processor 4            ;   0.5%      ;
;     Processor 5            ;   0.4%      ;
;     Processor 6            ;   0.4%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 13038 ) ; 0.00 % ( 0 / 13038 )       ; 0.00 % ( 0 / 13038 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 13038 ) ; 0.00 % ( 0 / 13038 )       ; 0.00 % ( 0 / 13038 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 10986 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 215 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; sld_signaltap:auto_signaltap_0 ; 0.00 % ( 0 / 1827 )   ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+---------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                             ;
+---------------------------------------------+-----------------------------+
; Resource                                    ; Usage                       ;
+---------------------------------------------+-----------------------------+
; Total logic elements                        ; 11,535 / 22,320 ( 52 % )    ;
;     -- Combinational with no register       ; 6998                        ;
;     -- Register only                        ; 3219                        ;
;     -- Combinational with a register        ; 1318                        ;
;                                             ;                             ;
; Logic element usage by number of LUT inputs ;                             ;
;     -- 4 input functions                    ; 6025                        ;
;     -- 3 input functions                    ; 1391                        ;
;     -- <=2 input functions                  ; 900                         ;
;     -- Register only                        ; 3219                        ;
;                                             ;                             ;
; Logic elements by mode                      ;                             ;
;     -- normal mode                          ; 7137                        ;
;     -- arithmetic mode                      ; 1179                        ;
;                                             ;                             ;
; Total registers*                            ; 4,537 / 23,018 ( 20 % )     ;
;     -- Dedicated logic registers            ; 4,537 / 22,320 ( 20 % )     ;
;     -- I/O registers                        ; 0 / 698 ( 0 % )             ;
;                                             ;                             ;
; Total LABs                                  ; Not available               ;
; Virtual pins                                ; 0                           ;
; I/O pins                                    ; 6 / 154 ( 4 % )             ;
;     -- Clock pins                           ; 0 / 7 ( 0 % )               ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )               ;
;                                             ;                             ;
; M9Ks                                        ; 67 / 66 ( 102 % )           ;
; Total block memory bits                     ; 534,144 / 608,256 ( 88 % )  ;
; Total block memory implementation bits      ; 617,472 / 608,256 ( 102 % ) ;
; Embedded Multiplier 9-bit elements          ; 8 / 132 ( 6 % )             ;
; PLLs                                        ; 0 / 4 ( 0 % )               ;
; Global signals                              ; 5                           ;
;     -- Global clocks                        ; 5 / 20 ( 25 % )             ;
; JTAGs                                       ; 1 / 1 ( 100 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )               ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )               ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )               ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )               ;
; Maximum fan-out                             ; 3344                        ;
; Highest non-global fan-out                  ; 252                         ;
; Total fan-out                               ; 47204                       ;
; Average fan-out                             ; 3.62                        ;
+---------------------------------------------+-----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                         ;
+-----------+------------+----------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name      ; Pin #      ; I/O Bank ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-----------+------------+----------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; debug_en  ; Unassigned ; --       ; 163                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; sys_clk   ; Unassigned ; --       ; 826                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; sys_rst_n ; Unassigned ; --       ; 34                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; uart_rx   ; Unassigned ; --       ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
+-----------+------------+----------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                      ;
+---------+------------+----------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin #      ; I/O Bank ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+------------+----------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; led     ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; uart_tx ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; Default          ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------+------------+----------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                   ;
+----------+-----------+-------------+------------------+---------------------------+
; Location ; Pin Name  ; Reserved As ; User Signal Name ; Pin Type                  ;
+----------+-----------+-------------+------------------+---------------------------+
; F4       ; nSTATUS   ; -           ; -                ; Dedicated Programming Pin ;
; H5       ; nCONFIG   ; -           ; -                ; Dedicated Programming Pin ;
; J3       ; nCE       ; -           ; -                ; Dedicated Programming Pin ;
; H14      ; CONF_DONE ; -           ; -                ; Dedicated Programming Pin ;
; H13      ; MSEL0     ; -           ; -                ; Dedicated Programming Pin ;
; H12      ; MSEL1     ; -           ; -                ; Dedicated Programming Pin ;
; G12      ; MSEL2     ; -           ; -                ; Dedicated Programming Pin ;
; G12      ; MSEL3     ; -           ; -                ; Dedicated Programming Pin ;
+----------+-----------+-------------+------------------+---------------------------+


+----------------------------------------------------------+
; I/O Bank Usage                                           ;
+----------+----------------+---------------+--------------+
; I/O Bank ; Usage          ; VCCIO Voltage ; VREF Voltage ;
+----------+----------------+---------------+--------------+
; 1        ; 0 / 14 ( 0 % ) ; 2.5V          ; --           ;
; 2        ; 0 / 16 ( 0 % ) ; 3.3V          ; --           ;
; 3        ; 0 / 25 ( 0 % ) ; 3.3V          ; --           ;
; 4        ; 0 / 20 ( 0 % ) ; 2.5V          ; --           ;
; 5        ; 0 / 18 ( 0 % ) ; 3.3V          ; --           ;
; 6        ; 0 / 13 ( 0 % ) ; 2.5V          ; --           ;
; 7        ; 0 / 24 ( 0 % ) ; 2.5V          ; --           ;
; 8        ; 0 / 24 ( 0 % ) ; 3.3V          ; --           ;
; Unknown  ; 15             ; --            ;              ;
+----------+----------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                              ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 239        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 236        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 232        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 225        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 220        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 211        ; 8        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A9       ; 209        ; 7        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 198        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 188        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 186        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 179        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 181        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 191        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ; 7        ; VCCIO7                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 237        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 233        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 226        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 221        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 212        ; 8        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B9       ; 210        ; 7        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 199        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 189        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 187        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 180        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 182        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 245        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 200        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 246        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ;            ;          ; VCCD_PLL3                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 234        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 201        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 178        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 170        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 169        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 26         ; 1        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 227        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 218        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 205        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 184        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 183        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 150        ; 6        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 11         ; 1        ; ^nSTATUS                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 197        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 167        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 163        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 162        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 159        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; On           ;
; H2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ; 21         ; 1        ; #TCK                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 20         ; 1        ; #TDI                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 19         ; 1        ; ^nCONFIG                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 24         ; 1        ; ^nCE                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; #TDO                            ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 22         ; 1        ; #TMS                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 144        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 143        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 140        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 134        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 138        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 137        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 28         ; 2        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 27         ; 2        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 148        ; 5        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 117        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ;            ;          ; VCCD_PLL4                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 133        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 132        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 105        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 127        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 128        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 86         ; 3        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R9       ; 88         ; 4        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 107        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 120        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 87         ; 3        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T9       ; 89         ; 4        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 108        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 115        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 116        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------+
; I/O Assignment Warnings                  ;
+----------+-------------------------------+
; Pin Name ; Reason                        ;
+----------+-------------------------------+
; uart_tx  ; Missing drive strength        ;
; led      ; Incomplete set of assignments ;
+----------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                             ; Entity Name                       ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; |led                                                                                                                                    ; 0 (0)       ; 4537 (67)                 ; 0 (0)         ; 534144      ; 8            ; 0       ; 4         ; 6    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led                                                                                                                                                                                                                                                                                                                                            ;                                   ;              ;
;    |sld_hub:auto_hub|                                                                                                                   ; 0 (0)       ; 90 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                           ; sld_hub                           ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 0 (0)       ; 90 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input       ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 0 (0)       ; 90 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                        ; alt_sld_fab                       ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 0 (0)       ; 90 (5)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                    ; alt_sld_fab_alt_sld_fab           ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 0 (0)       ; 85 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 0 (0)       ; 85 (57)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                           ; sld_jtag_hub                      ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 0 (0)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg   ; sld_rom_sr                        ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 0 (0)       ; 19 (19)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm ; sld_shadow_jsm                    ; altera_sld   ;
;    |sld_signaltap:auto_signaltap_0|                                                                                                     ; 0 (0)       ; 1198 (154)                ; 0 (0)         ; 9856        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                                             ; sld_signaltap                     ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                                                           ; 0 (0)       ; 1044 (0)                  ; 0 (0)         ; 9856        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                       ; sld_signaltap_impl                ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                                                       ; 0 (0)       ; 1044 (382)                ; 0 (0)         ; 9856        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                                ; sld_signaltap_implb               ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                                            ; 0 (0)       ; 46 (46)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                                 ; altdpram                          ; work         ;
;                |lpm_decode:wdecoder|                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                             ; lpm_decode                        ; work         ;
;                   |decode_dvf:auto_generated|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated                                                                                                                   ; decode_dvf                        ; work         ;
;                |lpm_mux:mux|                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                                     ; lpm_mux                           ; work         ;
;                   |mux_ssc:auto_generated|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_ssc:auto_generated                                                                                                                              ; mux_ssc                           ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 9856        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                ; altsyncram                        ; work         ;
;                |altsyncram_i524:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 9856        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated                                                                                                                                                 ; altsyncram_i524                   ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                                                            ; 0 (0)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                                 ; lpm_shiftreg                      ; work         ;
;             |lpm_shiftreg:status_register|                                                                                              ; 0 (0)       ; 17 (17)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                                   ; lpm_shiftreg                      ; work         ;
;             |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                                                                   ; 0 (0)       ; 13 (13)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                        ; serial_crc_16                     ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                                                ; 0 (0)       ; 44 (44)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                     ; sld_buffer_manager                ; work         ;
;             |sld_ela_control:ela_control|                                                                                               ; 0 (0)       ; 401 (1)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                    ; sld_ela_control                   ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                                                ; 0 (0)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                            ; lpm_shiftreg                      ; work         ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|                                 ; 0 (0)       ; 385 (0)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                             ; sld_ela_basic_multi_level_trigger ; work         ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                                                          ; 0 (0)       ; 231 (231)                 ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                                  ; lpm_shiftreg                      ; work         ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                                                      ; 0 (0)       ; 154 (0)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                              ; sld_mbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                            ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                                                            ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                                                            ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                                                            ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                                                            ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                                                            ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                                                            ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:70:sm1|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:70:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:71:sm1|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:71:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:72:sm1|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:72:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:73:sm1|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:73:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:74:sm1|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:74:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:75:sm1|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:75:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:76:sm1|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:76:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                                                            ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                                                            ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                                                            ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1        ; sld_sbpmg                         ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                                                          ; 0 (0)       ; 11 (1)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                      ; sld_ela_trigger_flow_mgr          ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                                                             ; 0 (0)       ; 10 (10)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                              ; lpm_shiftreg                      ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                                          ; 0 (0)       ; 126 (0)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                               ; sld_offload_buffer_mgr            ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                                              ; 0 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                     ; lpm_counter                       ; work         ;
;                   |cntr_pgi:auto_generated|                                                                                             ; 0 (0)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_pgi:auto_generated                                                             ; cntr_pgi                          ; work         ;
;                |lpm_counter:read_pointer_counter|                                                                                       ; 0 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                              ; lpm_counter                       ; work         ;
;                   |cntr_i6j:auto_generated|                                                                                             ; 0 (0)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_i6j:auto_generated                                                                                      ; cntr_i6j                          ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                                                             ; 0 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                    ; lpm_counter                       ; work         ;
;                   |cntr_egi:auto_generated|                                                                                             ; 0 (0)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_egi:auto_generated                                                                            ; cntr_egi                          ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                                                ; 0 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                       ; lpm_counter                       ; work         ;
;                   |cntr_23j:auto_generated|                                                                                             ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated                                                                               ; cntr_23j                          ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                                                       ; 0 (0)       ; 15 (15)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                              ; lpm_shiftreg                      ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                                                        ; 0 (0)       ; 77 (77)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                               ; lpm_shiftreg                      ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                                                     ; 0 (0)       ; 15 (15)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                            ; lpm_shiftreg                      ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                                                     ; 0 (0)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                          ; sld_rom_sr                        ; work         ;
;    |top:u_top|                                                                                                                          ; 0 (0)       ; 3182 (0)                  ; 0 (0)         ; 524288      ; 8            ; 0       ; 4         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|top:u_top                                                                                                                                                                                                                                                                                                                                  ; top                               ; work         ;
;       |altera_ram1:u_ram|                                                                                                               ; 0 (0)       ; 1 (0)                     ; 0 (0)         ; 262144      ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|top:u_top|altera_ram1:u_ram                                                                                                                                                                                                                                                                                                                ; altera_ram1                       ; work         ;
;          |altsyncram:altsyncram_component|                                                                                              ; 0 (0)       ; 1 (0)                     ; 0 (0)         ; 262144      ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|top:u_top|altera_ram1:u_ram|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                ; altsyncram                        ; work         ;
;             |altsyncram_do32:auto_generated|                                                                                            ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 262144      ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|top:u_top|altera_ram1:u_ram|altsyncram:altsyncram_component|altsyncram_do32:auto_generated                                                                                                                                                                                                                                                 ; altsyncram_do32                   ; work         ;
;       |altera_ram1:u_rom|                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 262144      ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|top:u_top|altera_ram1:u_rom                                                                                                                                                                                                                                                                                                                ; altera_ram1                       ; work         ;
;          |altsyncram:altsyncram_component|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 262144      ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|top:u_top|altera_ram1:u_rom|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                ; altsyncram                        ; work         ;
;             |altsyncram_do32:auto_generated|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 262144      ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|top:u_top|altera_ram1:u_rom|altsyncram:altsyncram_component|altsyncram_do32:auto_generated                                                                                                                                                                                                                                                 ; altsyncram_do32                   ; work         ;
;       |cpu:u_cpu|                                                                                                                       ; 0 (0)       ; 1759 (0)                  ; 0 (0)         ; 0           ; 8            ; 0       ; 4         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|top:u_top|cpu:u_cpu                                                                                                                                                                                                                                                                                                                        ; cpu                               ; work         ;
;          |clint:u_clint|                                                                                                                ; 0 (0)       ; 42 (39)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|top:u_top|cpu:u_cpu|clint:u_clint                                                                                                                                                                                                                                                                                                          ; clint                             ; work         ;
;             |dff_en_2:dff_break_cause|                                                                                                  ; 0 (0)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|top:u_top|cpu:u_cpu|clint:u_clint|dff_en_2:dff_break_cause                                                                                                                                                                                                                                                                                 ; dff_en_2                          ; work         ;
;          |dff_en_2:dff_exu_csr_addr|                                                                                                    ; 0 (0)       ; 12 (12)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|top:u_top|cpu:u_cpu|dff_en_2:dff_exu_csr_addr                                                                                                                                                                                                                                                                                              ; dff_en_2                          ; work         ;
;          |dff_en_2:dff_exu_inst_func|                                                                                                   ; 0 (0)       ; 31 (31)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|top:u_top|cpu:u_cpu|dff_en_2:dff_exu_inst_func                                                                                                                                                                                                                                                                                             ; dff_en_2                          ; work         ;
;          |dff_en_2:dff_exu_inst_set|                                                                                                    ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|top:u_top|cpu:u_cpu|dff_en_2:dff_exu_inst_set                                                                                                                                                                                                                                                                                              ; dff_en_2                          ; work         ;
;          |dff_en_2:dff_exu_reg1_rdata|                                                                                                  ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|top:u_top|cpu:u_cpu|dff_en_2:dff_exu_reg1_rdata                                                                                                                                                                                                                                                                                            ; dff_en_2                          ; work         ;
;          |dff_en_2:dff_exu_reg2_rdata|                                                                                                  ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|top:u_top|cpu:u_cpu|dff_en_2:dff_exu_reg2_rdata                                                                                                                                                                                                                                                                                            ; dff_en_2                          ; work         ;
;          |dff_en_2:dff_exu_reg_waddr_vld|                                                                                               ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|top:u_top|cpu:u_cpu|dff_en_2:dff_exu_reg_waddr_vld                                                                                                                                                                                                                                                                                         ; dff_en_2                          ; work         ;
;          |dff_en_2:dff_exu_reg_waddr|                                                                                                   ; 0 (0)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|top:u_top|cpu:u_cpu|dff_en_2:dff_exu_reg_waddr                                                                                                                                                                                                                                                                                             ; dff_en_2                          ; work         ;
;          |dff_en_2:dff_exu_uimm_data|                                                                                                   ; 0 (0)       ; 20 (20)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|top:u_top|cpu:u_cpu|dff_en_2:dff_exu_uimm_data                                                                                                                                                                                                                                                                                             ; dff_en_2                          ; work         ;
;          |dff_en_2:dff_inst_data_1r|                                                                                                    ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|top:u_top|cpu:u_cpu|dff_en_2:dff_inst_data_1r                                                                                                                                                                                                                                                                                              ; dff_en_2                          ; work         ;
;          |dff_rst_0:dff_hold_flag_1r|                                                                                                   ; 0 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|top:u_top|cpu:u_cpu|dff_rst_0:dff_hold_flag_1r                                                                                                                                                                                                                                                                                             ; dff_rst_0                         ; work         ;
;             |dff_rst_def:_dff|                                                                                                          ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|top:u_top|cpu:u_cpu|dff_rst_0:dff_hold_flag_1r|dff_rst_def:_dff                                                                                                                                                                                                                                                                            ; dff_rst_def                       ; work         ;
;          |dff_rst_0:dff_jump_flag_1r|                                                                                                   ; 0 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|top:u_top|cpu:u_cpu|dff_rst_0:dff_jump_flag_1r                                                                                                                                                                                                                                                                                             ; dff_rst_0                         ; work         ;
;             |dff_rst_def:_dff|                                                                                                          ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|top:u_top|cpu:u_cpu|dff_rst_0:dff_jump_flag_1r|dff_rst_def:_dff                                                                                                                                                                                                                                                                            ; dff_rst_def                       ; work         ;
;          |dff_rst_0:dff_mau_reg_addr_vld|                                                                                               ; 0 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|top:u_top|cpu:u_cpu|dff_rst_0:dff_mau_reg_addr_vld                                                                                                                                                                                                                                                                                         ; dff_rst_0                         ; work         ;
;             |dff_rst_def:_dff|                                                                                                          ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|top:u_top|cpu:u_cpu|dff_rst_0:dff_mau_reg_addr_vld|dff_rst_def:_dff                                                                                                                                                                                                                                                                        ; dff_rst_def                       ; work         ;
;          |dff_rst_0:dff_mau_reg_addr|                                                                                                   ; 0 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|top:u_top|cpu:u_cpu|dff_rst_0:dff_mau_reg_addr                                                                                                                                                                                                                                                                                             ; dff_rst_0                         ; work         ;
;             |dff_rst_def:_dff|                                                                                                          ; 0 (0)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|top:u_top|cpu:u_cpu|dff_rst_0:dff_mau_reg_addr|dff_rst_def:_dff                                                                                                                                                                                                                                                                            ; dff_rst_def                       ; work         ;
;          |dff_rst_0:dff_mem_addr_1r|                                                                                                    ; 0 (0)       ; 19 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|top:u_top|cpu:u_cpu|dff_rst_0:dff_mem_addr_1r                                                                                                                                                                                                                                                                                              ; dff_rst_0                         ; work         ;
;             |dff_rst_def:_dff|                                                                                                          ; 0 (0)       ; 19 (19)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|top:u_top|cpu:u_cpu|dff_rst_0:dff_mem_addr_1r|dff_rst_def:_dff                                                                                                                                                                                                                                                                             ; dff_rst_def                       ; work         ;
;          |dff_rst_0:dff_mem_en_flag_1r|                                                                                                 ; 0 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|top:u_top|cpu:u_cpu|dff_rst_0:dff_mem_en_flag_1r                                                                                                                                                                                                                                                                                           ; dff_rst_0                         ; work         ;
;             |dff_rst_def:_dff|                                                                                                          ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|top:u_top|cpu:u_cpu|dff_rst_0:dff_mem_en_flag_1r|dff_rst_def:_dff                                                                                                                                                                                                                                                                          ; dff_rst_def                       ; work         ;
;          |dff_rst_0:dff_op_load_1r|                                                                                                     ; 0 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|top:u_top|cpu:u_cpu|dff_rst_0:dff_op_load_1r                                                                                                                                                                                                                                                                                               ; dff_rst_0                         ; work         ;
;             |dff_rst_def:_dff|                                                                                                          ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|top:u_top|cpu:u_cpu|dff_rst_0:dff_op_load_1r|dff_rst_def:_dff                                                                                                                                                                                                                                                                              ; dff_rst_def                       ; work         ;
;          |dff_rst_0:dff_subop_sign_1r|                                                                                                  ; 0 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|top:u_top|cpu:u_cpu|dff_rst_0:dff_subop_sign_1r                                                                                                                                                                                                                                                                                            ; dff_rst_0                         ; work         ;
;             |dff_rst_def:_dff|                                                                                                          ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|top:u_top|cpu:u_cpu|dff_rst_0:dff_subop_sign_1r|dff_rst_def:_dff                                                                                                                                                                                                                                                                           ; dff_rst_def                       ; work         ;
;          |dff_rst_0:dff_subop_size_1r|                                                                                                  ; 0 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|top:u_top|cpu:u_cpu|dff_rst_0:dff_subop_size_1r                                                                                                                                                                                                                                                                                            ; dff_rst_0                         ; work         ;
;             |dff_rst_def:_dff|                                                                                                          ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|top:u_top|cpu:u_cpu|dff_rst_0:dff_subop_size_1r|dff_rst_def:_dff                                                                                                                                                                                                                                                                           ; dff_rst_def                       ; work         ;
;          |exu:u_exu|                                                                                                                    ; 0 (0)       ; 142 (0)                   ; 0 (0)         ; 0           ; 8            ; 0       ; 4         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|top:u_top|cpu:u_cpu|exu:u_exu                                                                                                                                                                                                                                                                                                              ; exu                               ; work         ;
;             |div:u_div|                                                                                                                 ; 0 (0)       ; 142 (70)                  ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|top:u_top|cpu:u_cpu|exu:u_exu|div:u_div                                                                                                                                                                                                                                                                                                    ; div                               ; work         ;
;                |dff_rst_0:dff_data_dividend|                                                                                            ; 0 (0)       ; 32 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|top:u_top|cpu:u_cpu|exu:u_exu|div:u_div|dff_rst_0:dff_data_dividend                                                                                                                                                                                                                                                                        ; dff_rst_0                         ; work         ;
;                   |dff_rst_def:_dff|                                                                                                    ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|top:u_top|cpu:u_cpu|exu:u_exu|div:u_div|dff_rst_0:dff_data_dividend|dff_rst_def:_dff                                                                                                                                                                                                                                                       ; dff_rst_def                       ; work         ;
;                |dff_rst_0:dff_data_divisor|                                                                                             ; 0 (0)       ; 32 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|top:u_top|cpu:u_cpu|exu:u_exu|div:u_div|dff_rst_0:dff_data_divisor                                                                                                                                                                                                                                                                         ; dff_rst_0                         ; work         ;
;                   |dff_rst_def:_dff|                                                                                                    ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|top:u_top|cpu:u_cpu|exu:u_exu|div:u_div|dff_rst_0:dff_data_divisor|dff_rst_def:_dff                                                                                                                                                                                                                                                        ; dff_rst_def                       ; work         ;
;                |dff_rst_0:dff_op|                                                                                                       ; 0 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|top:u_top|cpu:u_cpu|exu:u_exu|div:u_div|dff_rst_0:dff_op                                                                                                                                                                                                                                                                                   ; dff_rst_0                         ; work         ;
;                   |dff_rst_def:_dff|                                                                                                    ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|top:u_top|cpu:u_cpu|exu:u_exu|div:u_div|dff_rst_0:dff_op|dff_rst_def:_dff                                                                                                                                                                                                                                                                  ; dff_rst_def                       ; work         ;
;                |dff_rst_0:dff_q_sign|                                                                                                   ; 0 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|top:u_top|cpu:u_cpu|exu:u_exu|div:u_div|dff_rst_0:dff_q_sign                                                                                                                                                                                                                                                                               ; dff_rst_0                         ; work         ;
;                   |dff_rst_def:_dff|                                                                                                    ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|top:u_top|cpu:u_cpu|exu:u_exu|div:u_div|dff_rst_0:dff_q_sign|dff_rst_def:_dff                                                                                                                                                                                                                                                              ; dff_rst_def                       ; work         ;
;                |dff_rst_0:dff_r_sign|                                                                                                   ; 0 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|top:u_top|cpu:u_cpu|exu:u_exu|div:u_div|dff_rst_0:dff_r_sign                                                                                                                                                                                                                                                                               ; dff_rst_0                         ; work         ;
;                   |dff_rst_def:_dff|                                                                                                    ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|top:u_top|cpu:u_cpu|exu:u_exu|div:u_div|dff_rst_0:dff_r_sign|dff_rst_def:_dff                                                                                                                                                                                                                                                              ; dff_rst_def                       ; work         ;
;                |dff_rst_0:dff_reg_waddr|                                                                                                ; 0 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|top:u_top|cpu:u_cpu|exu:u_exu|div:u_div|dff_rst_0:dff_reg_waddr                                                                                                                                                                                                                                                                            ; dff_rst_0                         ; work         ;
;                   |dff_rst_def:_dff|                                                                                                    ; 0 (0)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|top:u_top|cpu:u_cpu|exu:u_exu|div:u_div|dff_rst_0:dff_reg_waddr|dff_rst_def:_dff                                                                                                                                                                                                                                                           ; dff_rst_def                       ; work         ;
;             |mul:u_mul|                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 8            ; 0       ; 4         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|top:u_top|cpu:u_cpu|exu:u_exu|mul:u_mul                                                                                                                                                                                                                                                                                                    ; mul                               ; work         ;
;                |lpm_mult:Mult0|                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|top:u_top|cpu:u_cpu|exu:u_exu|mul:u_mul|lpm_mult:Mult0                                                                                                                                                                                                                                                                                     ; lpm_mult                          ; work         ;
;                   |mult_bdt:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|top:u_top|cpu:u_cpu|exu:u_exu|mul:u_mul|lpm_mult:Mult0|mult_bdt:auto_generated                                                                                                                                                                                                                                                             ; mult_bdt                          ; work         ;
;                |lpm_mult:Mult1|                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|top:u_top|cpu:u_cpu|exu:u_exu|mul:u_mul|lpm_mult:Mult1                                                                                                                                                                                                                                                                                     ; lpm_mult                          ; work         ;
;                   |mult_bdt:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|top:u_top|cpu:u_cpu|exu:u_exu|mul:u_mul|lpm_mult:Mult1|mult_bdt:auto_generated                                                                                                                                                                                                                                                             ; mult_bdt                          ; work         ;
;          |idu:u_idu|                                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|top:u_top|cpu:u_cpu|idu:u_idu                                                                                                                                                                                                                                                                                                              ; idu                               ; work         ;
;          |ifu:u_ifu|                                                                                                                    ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|top:u_top|cpu:u_cpu|ifu:u_ifu                                                                                                                                                                                                                                                                                                              ; ifu                               ; work         ;
;          |lsu:u_lsu|                                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|top:u_top|cpu:u_cpu|lsu:u_lsu                                                                                                                                                                                                                                                                                                              ; lsu                               ; work         ;
;          |regfile:u_regfile|                                                                                                            ; 0 (0)       ; 1344 (0)                  ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|top:u_top|cpu:u_cpu|regfile:u_regfile                                                                                                                                                                                                                                                                                                      ; regfile                           ; work         ;
;             |csr:u_csr|                                                                                                                 ; 0 (0)       ; 352 (352)                 ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|top:u_top|cpu:u_cpu|regfile:u_regfile|csr:u_csr                                                                                                                                                                                                                                                                                            ; csr                               ; work         ;
;             |xreg:u_xreg|                                                                                                               ; 0 (0)       ; 992 (992)                 ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|top:u_top|cpu:u_cpu|regfile:u_regfile|xreg:u_xreg                                                                                                                                                                                                                                                                                          ; xreg                              ; work         ;
;       |rbm:u_rbm|                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|top:u_top|rbm:u_rbm                                                                                                                                                                                                                                                                                                                        ; rbm                               ; work         ;
;       |uart:u_uart|                                                                                                                     ; 0 (0)       ; 158 (158)                 ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|top:u_top|uart:u_uart                                                                                                                                                                                                                                                                                                                      ; uart                              ; work         ;
;       |uart_debug:u_uart_debug|                                                                                                         ; 0 (0)       ; 1264 (1264)               ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led|top:u_top|uart_debug:u_uart_debug                                                                                                                                                                                                                                                                                                          ; uart_debug                        ; work         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                       ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; uart_tx   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sys_clk   ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; sys_rst_n ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; debug_en  ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; uart_rx   ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; sys_clk             ;                   ;         ;
; sys_rst_n           ;                   ;         ;
; debug_en            ;                   ;         ;
; uart_rx             ;                   ;         ;
+---------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                        ; Location   ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                ; Unassigned ; 649     ; Clock                      ; yes    ; Global Clock         ; Not Available    ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                ; Unassigned ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                                                                                                                                                                                                                                                         ; Unassigned ; 3280    ; Clock                      ; yes    ; Global Clock         ; Not Available    ; --                        ;
; rst_n                                                                                                                                                                                                                                                                                                                                                       ; Unassigned ; 235     ; Async. clear, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                    ; Unassigned ; 26      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                         ; Unassigned ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                           ; Unassigned ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                         ; Unassigned ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1            ; Unassigned ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~0                            ; Unassigned ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][4]                              ; Unassigned ; 83      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][7]                              ; Unassigned ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~2                              ; Unassigned ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~18              ; Unassigned ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~19              ; Unassigned ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~17      ; Unassigned ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~13 ; Unassigned ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~20 ; Unassigned ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]         ; Unassigned ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]        ; Unassigned ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]         ; Unassigned ; 35      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]         ; Unassigned ; 31      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                  ; Unassigned ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                        ; Unassigned ; 32      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                      ; Unassigned ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[0]~1                                                                                                                       ; Unassigned ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[1]~0                                                                                                                       ; Unassigned ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                                                                                     ; Unassigned ; 80      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                                                                    ; Unassigned ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                                                                                     ; Unassigned ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                                                                                     ; Unassigned ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                                                       ; Unassigned ; 399     ; Async. clear               ; yes    ; Global Clock         ; Not Available    ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[0]~1                                                                                                                                                                                               ; Unassigned ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                                                                                  ; Unassigned ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                                                                   ; Unassigned ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~0                                                                                                                                                       ; Unassigned ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                                                             ; Unassigned ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_pgi:auto_generated|counter_reg_bit[6]~0                                                         ; Unassigned ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_egi:auto_generated|counter_reg_bit[3]~0                                                                        ; Unassigned ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated|counter_reg_bit[0]~0                                                                           ; Unassigned ; 1       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                                                                   ; Unassigned ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]~8                                                                                                                                                                                                              ; Unassigned ; 4       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]~9                                                                                                                                                                                                              ; Unassigned ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~5                                                                                                                                                                                                         ; Unassigned ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~1                                                                                                                                                                                                                           ; Unassigned ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[21]~34                                                                                                                                                                                                                          ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~1                                                                                                                                                                                                                      ; Unassigned ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                                               ; Unassigned ; 252     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys_clk                                                                                                                                                                                                                                                                                                                                                     ; Unassigned ; 826     ; Clock                      ; yes    ; Global Clock         ; Not Available    ; --                        ;
; sys_rst_n                                                                                                                                                                                                                                                                                                                                                   ; Unassigned ; 34      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; top:u_top|altera_ram1:u_ram|altsyncram:altsyncram_component|altsyncram_do32:auto_generated|ram_block1a0~0                                                                                                                                                                                                                                                   ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|comb~2                                                                                                                                                                                                                                                                                                                                            ; Unassigned ; 735     ; Async. clear               ; yes    ; Global Clock         ; Not Available    ; --                        ;
; top:u_top|cpu:u_cpu|dff_en_2:dff_exu_reg1_rdata|qout_r[7]~110                                                                                                                                                                                                                                                                                               ; Unassigned ; 35      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; top:u_top|cpu:u_cpu|dff_en_2:dff_exu_reg2_rdata|qout_r[13]~53                                                                                                                                                                                                                                                                                               ; Unassigned ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; top:u_top|cpu:u_cpu|exu:u_exu|div:u_div|Equal2~0                                                                                                                                                                                                                                                                                                            ; Unassigned ; 94      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|cpu:u_cpu|exu:u_exu|div:u_div|div_cnt[3]~21                                                                                                                                                                                                                                                                                                       ; Unassigned ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|cpu:u_cpu|exu:u_exu|hold_flag_o~0                                                                                                                                                                                                                                                                                                                 ; Unassigned ; 76      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|cpu:u_cpu|ifu:u_ifu|_pc[11]~51                                                                                                                                                                                                                                                                                                                    ; Unassigned ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|cpu:u_cpu|jump_flag                                                                                                                                                                                                                                                                                                                               ; Unassigned ; 73      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; top:u_top|cpu:u_cpu|regfile:u_regfile|csr:u_csr|_mcause[31]~0                                                                                                                                                                                                                                                                                               ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|cpu:u_cpu|regfile:u_regfile|csr:u_csr|_mepc[31]~1                                                                                                                                                                                                                                                                                                 ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|cpu:u_cpu|regfile:u_regfile|csr:u_csr|_mie[31]~1                                                                                                                                                                                                                                                                                                  ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|cpu:u_cpu|regfile:u_regfile|csr:u_csr|_mip[31]~0                                                                                                                                                                                                                                                                                                  ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|cpu:u_cpu|regfile:u_regfile|csr:u_csr|_mscratch[31]~0                                                                                                                                                                                                                                                                                             ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|cpu:u_cpu|regfile:u_regfile|csr:u_csr|_mscratchcswl[31]~2                                                                                                                                                                                                                                                                                         ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|cpu:u_cpu|regfile:u_regfile|csr:u_csr|_mstatus[31]~0                                                                                                                                                                                                                                                                                              ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|cpu:u_cpu|regfile:u_regfile|csr:u_csr|_mtval[31]~0                                                                                                                                                                                                                                                                                                ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|cpu:u_cpu|regfile:u_regfile|csr:u_csr|_mtvec[31]~3                                                                                                                                                                                                                                                                                                ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|cpu:u_cpu|regfile:u_regfile|xreg:u_xreg|Decoder0~1                                                                                                                                                                                                                                                                                                ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|cpu:u_cpu|regfile:u_regfile|xreg:u_xreg|Decoder0~10                                                                                                                                                                                                                                                                                               ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|cpu:u_cpu|regfile:u_regfile|xreg:u_xreg|Decoder0~11                                                                                                                                                                                                                                                                                               ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|cpu:u_cpu|regfile:u_regfile|xreg:u_xreg|Decoder0~12                                                                                                                                                                                                                                                                                               ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|cpu:u_cpu|regfile:u_regfile|xreg:u_xreg|Decoder0~13                                                                                                                                                                                                                                                                                               ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|cpu:u_cpu|regfile:u_regfile|xreg:u_xreg|Decoder0~14                                                                                                                                                                                                                                                                                               ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|cpu:u_cpu|regfile:u_regfile|xreg:u_xreg|Decoder0~15                                                                                                                                                                                                                                                                                               ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|cpu:u_cpu|regfile:u_regfile|xreg:u_xreg|Decoder0~17                                                                                                                                                                                                                                                                                               ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|cpu:u_cpu|regfile:u_regfile|xreg:u_xreg|Decoder0~18                                                                                                                                                                                                                                                                                               ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|cpu:u_cpu|regfile:u_regfile|xreg:u_xreg|Decoder0~19                                                                                                                                                                                                                                                                                               ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|cpu:u_cpu|regfile:u_regfile|xreg:u_xreg|Decoder0~21                                                                                                                                                                                                                                                                                               ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|cpu:u_cpu|regfile:u_regfile|xreg:u_xreg|Decoder0~22                                                                                                                                                                                                                                                                                               ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|cpu:u_cpu|regfile:u_regfile|xreg:u_xreg|Decoder0~23                                                                                                                                                                                                                                                                                               ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|cpu:u_cpu|regfile:u_regfile|xreg:u_xreg|Decoder0~24                                                                                                                                                                                                                                                                                               ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|cpu:u_cpu|regfile:u_regfile|xreg:u_xreg|Decoder0~25                                                                                                                                                                                                                                                                                               ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|cpu:u_cpu|regfile:u_regfile|xreg:u_xreg|Decoder0~26                                                                                                                                                                                                                                                                                               ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|cpu:u_cpu|regfile:u_regfile|xreg:u_xreg|Decoder0~27                                                                                                                                                                                                                                                                                               ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|cpu:u_cpu|regfile:u_regfile|xreg:u_xreg|Decoder0~28                                                                                                                                                                                                                                                                                               ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|cpu:u_cpu|regfile:u_regfile|xreg:u_xreg|Decoder0~29                                                                                                                                                                                                                                                                                               ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|cpu:u_cpu|regfile:u_regfile|xreg:u_xreg|Decoder0~3                                                                                                                                                                                                                                                                                                ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|cpu:u_cpu|regfile:u_regfile|xreg:u_xreg|Decoder0~30                                                                                                                                                                                                                                                                                               ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|cpu:u_cpu|regfile:u_regfile|xreg:u_xreg|Decoder0~31                                                                                                                                                                                                                                                                                               ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|cpu:u_cpu|regfile:u_regfile|xreg:u_xreg|Decoder0~32                                                                                                                                                                                                                                                                                               ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|cpu:u_cpu|regfile:u_regfile|xreg:u_xreg|Decoder0~33                                                                                                                                                                                                                                                                                               ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|cpu:u_cpu|regfile:u_regfile|xreg:u_xreg|Decoder0~34                                                                                                                                                                                                                                                                                               ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|cpu:u_cpu|regfile:u_regfile|xreg:u_xreg|Decoder0~35                                                                                                                                                                                                                                                                                               ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|cpu:u_cpu|regfile:u_regfile|xreg:u_xreg|Decoder0~36                                                                                                                                                                                                                                                                                               ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|cpu:u_cpu|regfile:u_regfile|xreg:u_xreg|Decoder0~5                                                                                                                                                                                                                                                                                                ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|cpu:u_cpu|regfile:u_regfile|xreg:u_xreg|Decoder0~7                                                                                                                                                                                                                                                                                                ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|cpu:u_cpu|regfile:u_regfile|xreg:u_xreg|Decoder0~8                                                                                                                                                                                                                                                                                                ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|cpu:u_cpu|regfile:u_regfile|xreg:u_xreg|Decoder0~9                                                                                                                                                                                                                                                                                                ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|cpu:u_cpu|regfile:u_regfile|xreg:u_xreg|always1~3                                                                                                                                                                                                                                                                                                 ; Unassigned ; 36      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; top:u_top|cpu:u_cpu|regfile:u_regfile|xreg:u_xreg|always2~3                                                                                                                                                                                                                                                                                                 ; Unassigned ; 43      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; top:u_top|rbm:u_rbm|s0_we_o~0                                                                                                                                                                                                                                                                                                                               ; Unassigned ; 32      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; top:u_top|rbm:u_rbm|s1_rd_o~0                                                                                                                                                                                                                                                                                                                               ; Unassigned ; 34      ; Read enable                ; no     ; --                   ; --               ; --                        ;
; top:u_top|rbm:u_rbm|s1_we_o~0                                                                                                                                                                                                                                                                                                                               ; Unassigned ; 32      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart:u_uart|bit_cnt[1]~6                                                                                                                                                                                                                                                                                                                          ; Unassigned ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart:u_uart|cycle_cnt[12]~22                                                                                                                                                                                                                                                                                                                      ; Unassigned ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart:u_uart|cycle_cnt[12]~51                                                                                                                                                                                                                                                                                                                      ; Unassigned ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart:u_uart|rx_clk_edge_cnt[0]~8                                                                                                                                                                                                                                                                                                                  ; Unassigned ; 20      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart:u_uart|state.S_IDLE                                                                                                                                                                                                                                                                                                                          ; Unassigned ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart:u_uart|state~14                                                                                                                                                                                                                                                                                                                              ; Unassigned ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart:u_uart|tx_data[7]~0                                                                                                                                                                                                                                                                                                                          ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart:u_uart|uart_baud[15]~1                                                                                                                                                                                                                                                                                                                       ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart:u_uart|uart_ctrl[0]~1                                                                                                                                                                                                                                                                                                                        ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart:u_uart|uart_rx[1]~1                                                                                                                                                                                                                                                                                                                          ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~100                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~102                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~103                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~104                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~105                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~106                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~107                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~108                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~109                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~110                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~111                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~112                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~113                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~114                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~115                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~116                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~117                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~118                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~119                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~120                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~121                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~122                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~123                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~124                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~125                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~126                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~127                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~128                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~129                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~130                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~131                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~132                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~133                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~134                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~135                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~136                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~137                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~138                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~139                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~140                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~141                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~142                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~143                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~144                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~145                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~146                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~147                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~148                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~149                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~150                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~151                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~152                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~153                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~154                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~155                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~156                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~157                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~158                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~159                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~160                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~161                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~162                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~163                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~164                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~165                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~166                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~167                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~169                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~170                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~171                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~172                                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~19                                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~20                                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~21                                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~25                                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~28                                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~29                                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~33                                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~34                                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~36                                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~37                                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~38                                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~39                                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~40                                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~43                                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~46                                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~47                                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~48                                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~49                                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~50                                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~51                                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~52                                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~53                                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~55                                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~56                                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~57                                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~58                                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~59                                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~60                                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~61                                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~62                                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~63                                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~64                                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~65                                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~67                                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~68                                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~69                                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~70                                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~71                                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~72                                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~73                                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~74                                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~75                                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~76                                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~77                                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~79                                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~80                                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~81                                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~83                                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~84                                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~85                                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~86                                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~87                                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~88                                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~89                                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~90                                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~91                                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~92                                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~93                                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~94                                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~95                                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|Decoder0~97                                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|always0~0                                                                                                                                                                                                                                                                                                                 ; Unassigned ; 77      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|crc_result[10]~30                                                                                                                                                                                                                                                                                                         ; Unassigned ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|crc_result[5]~12                                                                                                                                                                                                                                                                                                          ; Unassigned ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|fw_file_size[7]~1                                                                                                                                                                                                                                                                                                         ; Unassigned ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|mem_wdata_o[16]~1                                                                                                                                                                                                                                                                                                         ; Unassigned ; 42      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|write_mem_addr[5]~70                                                                                                                                                                                                                                                                                                      ; Unassigned ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|write_mem_byte_index0[2]~5                                                                                                                                                                                                                                                                                                ; Unassigned ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|write_mem_data[22]~65                                                                                                                                                                                                                                                                                                     ; Unassigned ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|write_mem_data[31]~758                                                                                                                                                                                                                                                                                                    ; Unassigned ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; top:u_top|uart_debug:u_uart_debug|write_mem_data[4]~66                                                                                                                                                                                                                                                                                                      ; Unassigned ; 24      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------------------------+------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                  ; Location   ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------+------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                          ; Unassigned ; 649     ; 0                                    ; Global Clock         ; Not Available    ; --                        ;
; clk                                                                                                                   ; Unassigned ; 3280    ; 0                                    ; Global Clock         ; Not Available    ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all ; Unassigned ; 399     ; 0                                    ; Global Clock         ; Not Available    ; --                        ;
; sys_clk                                                                                                               ; Unassigned ; 826     ; 0                                    ; Global Clock         ; Not Available    ; --                        ;
; top:u_top|comb~2                                                                                                      ; Unassigned ; 735     ; 0                                    ; Global Clock         ; Not Available    ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------+------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                  ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location   ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 77           ; 128          ; 77           ; yes                    ; no                      ; yes                    ; no                      ; 9856   ; 128                         ; 77                          ; 128                         ; 77                          ; 9856                ; 3    ; None ; Unassigned ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; Yes           ;
; top:u_top|altera_ram1:u_ram|altsyncram:altsyncram_component|altsyncram_do32:auto_generated|ALTSYNCRAM                                                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 8192         ; 32           ; 8192         ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 262144 ; 8192                        ; 32                          ; 8192                        ; 32                          ; 262144              ; 32   ; None ; Unassigned ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; Yes           ;
; top:u_top|altera_ram1:u_rom|altsyncram:altsyncram_component|altsyncram_do32:auto_generated|ALTSYNCRAM                                                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 8192         ; 32           ; 8192         ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 262144 ; 8192                        ; 32                          ; 8192                        ; 32                          ; 262144              ; 32   ; None ; Unassigned ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; Yes           ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 132               ;
; Simple Multipliers (18-bit)           ; 4           ; 1                   ; 66                ;
; Embedded Multiplier Blocks            ; --          ; --                  ; 66                ;
; Embedded Multiplier 9-bit elements    ; 8           ; 2                   ; 132               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 4           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+
Note: number of Embedded Multiplier Blocks used is only available after a successful fit.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                  ;
+---------------------------------------------------------------------------------------------+----------------------------+------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                        ; Mode                       ; Location   ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+---------------------------------------------------------------------------------------------+----------------------------+------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; top:u_top|cpu:u_cpu|exu:u_exu|mul:u_mul|lpm_mult:Mult1|mult_bdt:auto_generated|w241w[0]     ; Simple Multiplier (18-bit) ; Unassigned ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    top:u_top|cpu:u_cpu|exu:u_exu|mul:u_mul|lpm_mult:Mult1|mult_bdt:auto_generated|mac_mult1 ;                            ; Unassigned ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; top:u_top|cpu:u_cpu|exu:u_exu|mul:u_mul|lpm_mult:Mult1|mult_bdt:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; Unassigned ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    top:u_top|cpu:u_cpu|exu:u_exu|mul:u_mul|lpm_mult:Mult1|mult_bdt:auto_generated|mac_mult3 ;                            ; Unassigned ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; top:u_top|cpu:u_cpu|exu:u_exu|mul:u_mul|lpm_mult:Mult0|mult_bdt:auto_generated|w241w[0]     ; Simple Multiplier (18-bit) ; Unassigned ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    top:u_top|cpu:u_cpu|exu:u_exu|mul:u_mul|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult1 ;                            ; Unassigned ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; top:u_top|cpu:u_cpu|exu:u_exu|mul:u_mul|lpm_mult:Mult0|mult_bdt:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; Unassigned ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    top:u_top|cpu:u_cpu|exu:u_exu|mul:u_mul|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult3 ;                            ; Unassigned ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+---------------------------------------------------------------------------------------------+----------------------------+------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 6            ; 0            ; 6            ; 0            ; 0            ; 10        ; 6            ; 0            ; 10        ; 10        ; 0            ; 1            ; 0            ; 0            ; 4            ; 0            ; 1            ; 4            ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 10        ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 10           ; 4            ; 10           ; 10           ; 0         ; 4            ; 10           ; 0         ; 0         ; 10           ; 9            ; 10           ; 10           ; 6            ; 10           ; 9            ; 6            ; 10           ; 10           ; 10           ; 9            ; 10           ; 10           ; 10           ; 10           ; 10           ; 0         ; 10           ; 10           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; uart_tx             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sys_clk             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sys_rst_n           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; debug_en            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; uart_rx             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (119006): Selected device EP4CE22F17C6 for design "risc_v"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C6 is compatible
    Info (176445): Device EP4CE6F17C6 is compatible
    Info (176445): Device EP4CE15F17C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'sdc/risc_v.sdc'
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From sys_clk (Rise) to sys_clk (Rise) (setup and hold)
    Critical Warning (332169): From clk (Rise) to sys_clk (Rise) (setup and hold)
    Critical Warning (332169): From clk (Fall) to sys_clk (Rise) (setup and hold)
    Critical Warning (332169): From clk (Rise) to clk (Rise) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 3 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):  100.000          clk
    Info (332111):   20.000      sys_clk
Info (176353): Automatically promoted node sys_clk~input (placed in PIN R8 (CLK15, DIFFCLK_6p)) File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/led.v Line: 24
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node clk  File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/led.v Line: 34
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clk~0 File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/led.v Line: 34
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node top:u_top|comb~2 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node top:u_top|cpu:u_cpu|clint:u_clint|Selector3~0 File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/rtl/core/clint.v Line: 176
        Info (176357): Destination node top:u_top|cpu:u_cpu|clint:u_clint|int_type[1]~1 File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/rtl/core/clint.v Line: 60
        Info (176357): Destination node top:u_top|cpu:u_cpu|rtu_csr_wdata[0]~1 File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/rtl/core/cpu.v Line: 400
        Info (176357): Destination node top:u_top|cpu:u_cpu|regfile:u_regfile|csr:u_csr|_mscratchcswl[31]~1 File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/rtl/core/csr.v Line: 56
        Info (176357): Destination node top:u_top|cpu:u_cpu|clint:u_clint|Selector8~0 File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/rtl/core/clint.v Line: 220
        Info (176357): Destination node top:u_top|cpu:u_cpu|clint:u_clint|int_state.INT_STATE_MCALL~0 File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/rtl/core/clint.v Line: 59
Info (176353): Automatically promoted node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all  File: c:/intelfpga/23.1std/quartus/libraries/megafunctions/sld_signaltap_impl.vhd Line: 882
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0 File: c:/intelfpga/23.1std/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 356
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~0 File: c:/intelfpga/23.1std/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 638
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset File: c:/intelfpga/23.1std/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 638
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:05
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Error (170048): Selected device has 66 RAM location(s) of type M9K.  However, the current design needs more than 66 to successfully fit
    Info (170057): List of RAM cells constrained to M9K locations
        Info (170000): Node "top:u_top|altera_ram1:u_rom|altsyncram:altsyncram_component|altsyncram_do32:auto_generated|q_b[0]" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_do32.tdf Line: 35
        Info (170000): Node "top:u_top|altera_ram1:u_rom|altsyncram:altsyncram_component|altsyncram_do32:auto_generated|q_b[10]" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_do32.tdf Line: 35
        Info (170000): Node "top:u_top|altera_ram1:u_rom|altsyncram:altsyncram_component|altsyncram_do32:auto_generated|q_b[11]" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_do32.tdf Line: 35
        Info (170000): Node "top:u_top|altera_ram1:u_rom|altsyncram:altsyncram_component|altsyncram_do32:auto_generated|q_b[12]" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_do32.tdf Line: 35
        Info (170000): Node "top:u_top|altera_ram1:u_rom|altsyncram:altsyncram_component|altsyncram_do32:auto_generated|q_b[13]" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_do32.tdf Line: 35
        Info (170000): Node "top:u_top|altera_ram1:u_rom|altsyncram:altsyncram_component|altsyncram_do32:auto_generated|q_b[14]" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_do32.tdf Line: 35
        Info (170000): Node "top:u_top|altera_ram1:u_rom|altsyncram:altsyncram_component|altsyncram_do32:auto_generated|q_b[15]" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_do32.tdf Line: 35
        Info (170000): Node "top:u_top|altera_ram1:u_rom|altsyncram:altsyncram_component|altsyncram_do32:auto_generated|q_b[16]" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_do32.tdf Line: 35
        Info (170000): Node "top:u_top|altera_ram1:u_rom|altsyncram:altsyncram_component|altsyncram_do32:auto_generated|q_b[17]" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_do32.tdf Line: 35
        Info (170000): Node "top:u_top|altera_ram1:u_rom|altsyncram:altsyncram_component|altsyncram_do32:auto_generated|q_b[18]" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_do32.tdf Line: 35
        Info (170000): Node "top:u_top|altera_ram1:u_rom|altsyncram:altsyncram_component|altsyncram_do32:auto_generated|q_b[19]" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_do32.tdf Line: 35
        Info (170000): Node "top:u_top|altera_ram1:u_rom|altsyncram:altsyncram_component|altsyncram_do32:auto_generated|q_b[1]" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_do32.tdf Line: 35
        Info (170000): Node "top:u_top|altera_ram1:u_rom|altsyncram:altsyncram_component|altsyncram_do32:auto_generated|q_b[20]" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_do32.tdf Line: 35
        Info (170000): Node "top:u_top|altera_ram1:u_rom|altsyncram:altsyncram_component|altsyncram_do32:auto_generated|q_b[21]" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_do32.tdf Line: 35
        Info (170000): Node "top:u_top|altera_ram1:u_rom|altsyncram:altsyncram_component|altsyncram_do32:auto_generated|q_b[22]" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_do32.tdf Line: 35
        Info (170000): Node "top:u_top|altera_ram1:u_rom|altsyncram:altsyncram_component|altsyncram_do32:auto_generated|q_b[23]" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_do32.tdf Line: 35
        Info (170000): Node "top:u_top|altera_ram1:u_rom|altsyncram:altsyncram_component|altsyncram_do32:auto_generated|q_b[24]" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_do32.tdf Line: 35
        Info (170000): Node "top:u_top|altera_ram1:u_rom|altsyncram:altsyncram_component|altsyncram_do32:auto_generated|q_b[25]" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_do32.tdf Line: 35
        Info (170000): Node "top:u_top|altera_ram1:u_rom|altsyncram:altsyncram_component|altsyncram_do32:auto_generated|q_b[26]" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_do32.tdf Line: 35
        Info (170000): Node "top:u_top|altera_ram1:u_rom|altsyncram:altsyncram_component|altsyncram_do32:auto_generated|q_b[27]" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_do32.tdf Line: 35
        Info (170000): Node "top:u_top|altera_ram1:u_rom|altsyncram:altsyncram_component|altsyncram_do32:auto_generated|q_b[28]" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_do32.tdf Line: 35
        Info (170000): Node "top:u_top|altera_ram1:u_rom|altsyncram:altsyncram_component|altsyncram_do32:auto_generated|q_b[29]" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_do32.tdf Line: 35
        Info (170000): Node "top:u_top|altera_ram1:u_rom|altsyncram:altsyncram_component|altsyncram_do32:auto_generated|q_b[2]" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_do32.tdf Line: 35
        Info (170000): Node "top:u_top|altera_ram1:u_rom|altsyncram:altsyncram_component|altsyncram_do32:auto_generated|q_b[30]" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_do32.tdf Line: 35
        Info (170000): Node "top:u_top|altera_ram1:u_rom|altsyncram:altsyncram_component|altsyncram_do32:auto_generated|q_b[31]" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_do32.tdf Line: 35
        Info (170000): Node "top:u_top|altera_ram1:u_rom|altsyncram:altsyncram_component|altsyncram_do32:auto_generated|q_b[3]" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_do32.tdf Line: 35
        Info (170000): Node "top:u_top|altera_ram1:u_rom|altsyncram:altsyncram_component|altsyncram_do32:auto_generated|q_b[4]" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_do32.tdf Line: 35
        Info (170000): Node "top:u_top|altera_ram1:u_rom|altsyncram:altsyncram_component|altsyncram_do32:auto_generated|q_b[5]" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_do32.tdf Line: 35
        Info (170000): Node "top:u_top|altera_ram1:u_rom|altsyncram:altsyncram_component|altsyncram_do32:auto_generated|q_b[6]" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_do32.tdf Line: 35
        Info (170000): Node "top:u_top|altera_ram1:u_rom|altsyncram:altsyncram_component|altsyncram_do32:auto_generated|q_b[7]" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_do32.tdf Line: 35
        Info (170000): Node "top:u_top|altera_ram1:u_rom|altsyncram:altsyncram_component|altsyncram_do32:auto_generated|q_b[8]" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_do32.tdf Line: 35
        Info (170000): Node "top:u_top|altera_ram1:u_rom|altsyncram:altsyncram_component|altsyncram_do32:auto_generated|q_b[9]" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_do32.tdf Line: 35
        Info (170000): Node "top:u_top|altera_ram1:u_ram|altsyncram:altsyncram_component|altsyncram_do32:auto_generated|q_b[21]" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_do32.tdf Line: 35
        Info (170000): Node "top:u_top|altera_ram1:u_ram|altsyncram:altsyncram_component|altsyncram_do32:auto_generated|q_b[5]" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_do32.tdf Line: 35
        Info (170000): Node "top:u_top|altera_ram1:u_ram|altsyncram:altsyncram_component|altsyncram_do32:auto_generated|q_b[29]" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_do32.tdf Line: 35
        Info (170000): Node "top:u_top|altera_ram1:u_ram|altsyncram:altsyncram_component|altsyncram_do32:auto_generated|q_b[13]" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_do32.tdf Line: 35
        Info (170000): Node "top:u_top|altera_ram1:u_ram|altsyncram:altsyncram_component|altsyncram_do32:auto_generated|q_b[22]" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_do32.tdf Line: 35
        Info (170000): Node "top:u_top|altera_ram1:u_ram|altsyncram:altsyncram_component|altsyncram_do32:auto_generated|q_b[6]" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_do32.tdf Line: 35
        Info (170000): Node "top:u_top|altera_ram1:u_ram|altsyncram:altsyncram_component|altsyncram_do32:auto_generated|q_b[30]" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_do32.tdf Line: 35
        Info (170000): Node "top:u_top|altera_ram1:u_ram|altsyncram:altsyncram_component|altsyncram_do32:auto_generated|q_b[14]" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_do32.tdf Line: 35
        Info (170000): Node "top:u_top|altera_ram1:u_ram|altsyncram:altsyncram_component|altsyncram_do32:auto_generated|q_b[20]" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_do32.tdf Line: 35
        Info (170000): Node "top:u_top|altera_ram1:u_ram|altsyncram:altsyncram_component|altsyncram_do32:auto_generated|q_b[4]" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_do32.tdf Line: 35
        Info (170000): Node "top:u_top|altera_ram1:u_ram|altsyncram:altsyncram_component|altsyncram_do32:auto_generated|q_b[12]" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_do32.tdf Line: 35
        Info (170000): Node "top:u_top|altera_ram1:u_ram|altsyncram:altsyncram_component|altsyncram_do32:auto_generated|q_b[28]" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_do32.tdf Line: 35
        Info (170000): Node "top:u_top|altera_ram1:u_ram|altsyncram:altsyncram_component|altsyncram_do32:auto_generated|q_b[7]" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_do32.tdf Line: 35
        Info (170000): Node "top:u_top|altera_ram1:u_ram|altsyncram:altsyncram_component|altsyncram_do32:auto_generated|q_b[23]" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_do32.tdf Line: 35
        Info (170000): Node "top:u_top|altera_ram1:u_ram|altsyncram:altsyncram_component|altsyncram_do32:auto_generated|q_b[31]" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_do32.tdf Line: 35
        Info (170000): Node "top:u_top|altera_ram1:u_ram|altsyncram:altsyncram_component|altsyncram_do32:auto_generated|q_b[15]" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_do32.tdf Line: 35
        Info (170000): Node "top:u_top|altera_ram1:u_ram|altsyncram:altsyncram_component|altsyncram_do32:auto_generated|q_b[2]" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_do32.tdf Line: 35
        Info (170000): Node "top:u_top|altera_ram1:u_ram|altsyncram:altsyncram_component|altsyncram_do32:auto_generated|q_b[18]" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_do32.tdf Line: 35
        Info (170000): Node "top:u_top|altera_ram1:u_ram|altsyncram:altsyncram_component|altsyncram_do32:auto_generated|q_b[10]" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_do32.tdf Line: 35
        Info (170000): Node "top:u_top|altera_ram1:u_ram|altsyncram:altsyncram_component|altsyncram_do32:auto_generated|q_b[26]" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_do32.tdf Line: 35
        Info (170000): Node "top:u_top|altera_ram1:u_ram|altsyncram:altsyncram_component|altsyncram_do32:auto_generated|q_b[17]" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_do32.tdf Line: 35
        Info (170000): Node "top:u_top|altera_ram1:u_ram|altsyncram:altsyncram_component|altsyncram_do32:auto_generated|q_b[1]" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_do32.tdf Line: 35
        Info (170000): Node "top:u_top|altera_ram1:u_ram|altsyncram:altsyncram_component|altsyncram_do32:auto_generated|q_b[9]" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_do32.tdf Line: 35
        Info (170000): Node "top:u_top|altera_ram1:u_ram|altsyncram:altsyncram_component|altsyncram_do32:auto_generated|q_b[25]" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_do32.tdf Line: 35
        Info (170000): Node "top:u_top|altera_ram1:u_ram|altsyncram:altsyncram_component|altsyncram_do32:auto_generated|q_b[16]" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_do32.tdf Line: 35
        Info (170000): Node "top:u_top|altera_ram1:u_ram|altsyncram:altsyncram_component|altsyncram_do32:auto_generated|q_b[0]" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_do32.tdf Line: 35
        Info (170000): Node "top:u_top|altera_ram1:u_ram|altsyncram:altsyncram_component|altsyncram_do32:auto_generated|q_b[24]" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_do32.tdf Line: 35
        Info (170000): Node "top:u_top|altera_ram1:u_ram|altsyncram:altsyncram_component|altsyncram_do32:auto_generated|q_b[8]" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_do32.tdf Line: 35
        Info (170000): Node "top:u_top|altera_ram1:u_ram|altsyncram:altsyncram_component|altsyncram_do32:auto_generated|q_b[19]" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_do32.tdf Line: 35
        Info (170000): Node "top:u_top|altera_ram1:u_ram|altsyncram:altsyncram_component|altsyncram_do32:auto_generated|q_b[3]" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_do32.tdf Line: 35
        Info (170000): Node "top:u_top|altera_ram1:u_ram|altsyncram:altsyncram_component|altsyncram_do32:auto_generated|q_b[27]" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_do32.tdf Line: 35
        Info (170000): Node "top:u_top|altera_ram1:u_ram|altsyncram:altsyncram_component|altsyncram_do32:auto_generated|q_b[11]" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_do32.tdf Line: 35
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a0" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 40
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a1" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 71
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a2" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 102
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a3" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 133
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a4" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 164
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a5" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 195
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a6" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 226
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a7" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 257
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a8" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 288
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a9" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 319
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a10" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 350
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a11" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 381
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a12" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 412
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a13" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 443
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a14" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 474
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a15" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 505
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a16" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 536
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a17" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 567
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a18" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 598
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a19" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 629
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a20" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 660
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a21" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 691
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a22" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 722
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a23" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 753
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a24" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 784
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a25" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 815
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a26" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 846
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a27" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 877
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a28" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 908
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a29" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 939
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a30" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 970
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a31" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 1001
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a32" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 1032
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a33" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 1063
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a34" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 1094
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a35" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 1125
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a36" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 1156
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a37" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 1187
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a38" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 1218
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a39" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 1249
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a40" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 1280
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a41" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 1311
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a42" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 1342
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a43" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 1373
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a44" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 1404
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a45" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 1435
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a46" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 1466
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a47" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 1497
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a48" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 1528
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a49" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 1559
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a50" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 1590
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a51" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 1621
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a52" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 1652
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a53" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 1683
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a54" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 1714
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a55" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 1745
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a56" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 1776
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a57" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 1807
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a58" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 1838
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a59" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 1869
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a60" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 1900
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a61" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 1931
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a62" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 1962
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a63" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 1993
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a64" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 2024
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a65" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 2055
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a66" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 2086
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a67" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 2117
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a68" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 2148
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a69" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 2179
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a70" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 2210
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a71" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 2241
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a72" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 2272
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a73" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 2303
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a74" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 2334
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a75" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 2365
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i524:auto_generated|ram_block1a76" File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/db/altsyncram_i524.tdf Line: 2396
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (11888): Total time spent on timing analysis during the Fitter is 0.16 seconds.
Error (171000): Can't fit design in device
Warning (169177): 4 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin sys_clk uses I/O standard 3.3-V LVCMOS at R8 File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/led.v Line: 24
    Info (169178): Pin sys_rst_n uses I/O standard 3.3-V LVCMOS at J15 File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/led.v Line: 25
    Info (169178): Pin debug_en uses I/O standard 3.3-V LVCMOS at M1 File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/led.v Line: 27
    Info (169178): Pin uart_rx uses I/O standard 3.3-V LVCMOS at A8 File: C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/led.v Line: 28
Info (144001): Generated suppressed messages file C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/output_files/risc_v.fit.smsg
Error: Quartus Prime Fitter was unsuccessful. 2 errors, 11 warnings
    Error: Peak virtual memory: 5577 megabytes
    Error: Processing ended: Wed Mar 27 15:00:38 2024
    Error: Elapsed time: 00:00:17
    Error: Total CPU time (on all processors): 00:00:07


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Colt0/Desktop/riscv_zicsrim_cpu/DE0_Nano/output_files/risc_v.fit.smsg.


