Fitter report for ADUart
Wed Dec 26 13:50:18 2018
Quartus Prime Version 18.0.0 Build 614 04/24/2018 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. PLL Summary
 17. PLL Usage
 18. I/O Assignment Warnings
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Fitter DSP Block Usage Summary
 25. DSP Block Details
 26. Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. I/O Rules Summary
 33. I/O Rules Details
 34. I/O Rules Matrix
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Estimated Delay Added for Hold Timing Summary
 38. Estimated Delay Added for Hold Timing Details
 39. Fitter Messages
 40. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Wed Dec 26 13:50:18 2018           ;
; Quartus Prime Version              ; 18.0.0 Build 614 04/24/2018 SJ Standard Edition ;
; Revision Name                      ; ADUart                                          ;
; Top-level Entity Name              ; top                                             ;
; Family                             ; Cyclone IV E                                    ;
; Device                             ; EP4CE6F17C8                                     ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 2,428 / 6,272 ( 39 % )                          ;
;     Total combinational functions  ; 2,357 / 6,272 ( 38 % )                          ;
;     Dedicated logic registers      ; 388 / 6,272 ( 6 % )                             ;
; Total registers                    ; 388                                             ;
; Total pins                         ; 28 / 180 ( 16 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 276,480 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 6 / 30 ( 20 % )                                 ;
; Total PLLs                         ; 1 / 2 ( 50 % )                                  ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP4CE6F17C8                           ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                ; 3.3-V LVTTL                           ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.10        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   3.5%      ;
;     Processor 3            ;   3.1%      ;
;     Processor 4            ;   2.9%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 2822 ) ; 0.00 % ( 0 / 2822 )        ; 0.00 % ( 0 / 2822 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 2822 ) ; 0.00 % ( 0 / 2822 )        ; 0.00 % ( 0 / 2822 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 2810 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 12 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Dates/VHDL/16_ADUartTest_PASS/output_files/ADUart.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 2,428 / 6,272 ( 39 % ) ;
;     -- Combinational with no register       ; 2040                   ;
;     -- Register only                        ; 71                     ;
;     -- Combinational with a register        ; 317                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 788                    ;
;     -- 3 input functions                    ; 820                    ;
;     -- <=2 input functions                  ; 749                    ;
;     -- Register only                        ; 71                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 1447                   ;
;     -- arithmetic mode                      ; 910                    ;
;                                             ;                        ;
; Total registers*                            ; 388 / 7,124 ( 5 % )    ;
;     -- Dedicated logic registers            ; 388 / 6,272 ( 6 % )    ;
;     -- I/O registers                        ; 0 / 852 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 183 / 392 ( 47 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 28 / 180 ( 16 % )      ;
;     -- Clock pins                           ; 2 / 3 ( 67 % )         ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )          ;
;                                             ;                        ;
; M9Ks                                        ; 0 / 30 ( 0 % )         ;
; Total block memory bits                     ; 0 / 276,480 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 276,480 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 6 / 30 ( 20 % )        ;
; PLLs                                        ; 1 / 2 ( 50 % )         ;
; Global signals                              ; 3                      ;
;     -- Global clocks                        ; 3 / 10 ( 30 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 7.9% / 7.4% / 8.5%     ;
; Peak interconnect usage (total/H/V)         ; 13.5% / 12.6% / 14.8%  ;
; Maximum fan-out                             ; 233                    ;
; Highest non-global fan-out                  ; 233                    ;
; Total fan-out                               ; 8265                   ;
; Average fan-out                             ; 2.88                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 2428 / 6272 ( 39 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 2040                 ; 0                              ;
;     -- Register only                        ; 71                   ; 0                              ;
;     -- Combinational with a register        ; 317                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 788                  ; 0                              ;
;     -- 3 input functions                    ; 820                  ; 0                              ;
;     -- <=2 input functions                  ; 749                  ; 0                              ;
;     -- Register only                        ; 71                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 1447                 ; 0                              ;
;     -- arithmetic mode                      ; 910                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 388                  ; 0                              ;
;     -- Dedicated logic registers            ; 388 / 6272 ( 6 % )   ; 0 / 6272 ( 0 % )               ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 183 / 392 ( 47 % )   ; 0 / 392 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 28                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 6 / 30 ( 20 % )      ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; PLL                                         ; 0 / 2 ( 0 % )        ; 1 / 2 ( 50 % )                 ;
; Clock control block                         ; 2 / 12 ( 16 % )      ; 1 / 12 ( 8 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 156                  ; 1                              ;
;     -- Registered Input Connections         ; 155                  ; 0                              ;
;     -- Output Connections                   ; 1                    ; 156                            ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 8366                 ; 164                            ;
;     -- Registered Connections               ; 1603                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 157                            ;
;     -- hard_block:auto_generated_inst       ; 157                  ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 12                   ; 1                              ;
;     -- Output Ports                         ; 16                   ; 1                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                 ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; addata[0] ; T5    ; 3        ; 9            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; addata[1] ; R4    ; 3        ; 5            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; addata[2] ; T4    ; 3        ; 5            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; addata[3] ; R3    ; 3        ; 1            ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; addata[4] ; T3    ; 3        ; 1            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; addata[5] ; P3    ; 3        ; 1            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; addata[6] ; T2    ; 3        ; 3            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; addata[7] ; M9    ; 4        ; 21           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; clk       ; E1    ; 1        ; 0            ; 11           ; 7            ; 182                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; fx        ; B1    ; 1        ; 0            ; 22           ; 0            ; 27                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; rst_n     ; N13   ; 5        ; 34           ; 2            ; 21           ; 233                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; rx        ; M2    ; 2        ; 0            ; 11           ; 14           ; 10                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; SmgDuan[0] ; R14   ; 4        ; 30           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SmgDuan[1] ; N16   ; 5        ; 34           ; 7            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SmgDuan[2] ; P16   ; 5        ; 34           ; 5            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SmgDuan[3] ; T15   ; 4        ; 30           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SmgDuan[4] ; P15   ; 5        ; 34           ; 4            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SmgDuan[5] ; N12   ; 4        ; 32           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SmgDuan[6] ; N15   ; 5        ; 34           ; 7            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SmgDuan[7] ; R16   ; 5        ; 34           ; 5            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SmgWei[0]  ; M11   ; 4        ; 32           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SmgWei[1]  ; P11   ; 4        ; 28           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SmgWei[2]  ; N11   ; 4        ; 30           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SmgWei[3]  ; M10   ; 4        ; 28           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SmgWei[4]  ; P9    ; 4        ; 25           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SmgWei[5]  ; N9    ; 4        ; 21           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; adclk      ; L10   ; 4        ; 25           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tx         ; N1    ; 2        ; 0            ; 7            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 6 / 17 ( 35 % )  ; 3.3V          ; --           ;
; 2        ; 2 / 19 ( 11 % )  ; 3.3V          ; --           ;
; 3        ; 7 / 26 ( 27 % )  ; 3.3V          ; --           ;
; 4        ; 11 / 27 ( 41 % ) ; 3.3V          ; --           ;
; 5        ; 6 / 25 ( 24 % )  ; 3.3V          ; --           ;
; 6        ; 1 / 14 ( 7 % )   ; 3.3V          ; --           ;
; 7        ; 0 / 26 ( 0 % )   ; 3.3V          ; --           ;
; 8        ; 0 / 26 ( 0 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 200        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 196        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 192        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 188        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 183        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 177        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 168        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 161        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 159        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 153        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 167        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; fx                                                        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 197        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 189        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 184        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 178        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 169        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 162        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 160        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 172        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 147        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D5       ; 198        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 199        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 173        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 144        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 143        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 24         ; 1        ; clk                                                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E6       ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 181        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 174        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F7       ; 186        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 166        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G12      ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 28         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 27         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J12      ; 123        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J13      ; 124        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 122        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 33         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 32         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K9       ; 76         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K10      ; 87         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K11      ; 110        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K12      ; 105        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 35         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 65         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ; 77         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L10      ; 88         ; 4        ; adclk                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L12      ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L13      ; 114        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 116        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 115        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 25         ; 2        ; rx                                                        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ; 78         ; 4        ; addata[7]                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M10      ; 93         ; 4        ; SmgWei[3]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M11      ; 100        ; 4        ; SmgWei[0]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M12      ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 38         ; 2        ; tx                                                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 56         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 79         ; 4        ; SmgWei[5]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; SmgWei[2]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N12      ; 101        ; 4        ; SmgDuan[5]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N13      ; 102        ; 5        ; rst_n                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N14      ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 112        ; 5        ; SmgDuan[6]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N16      ; 111        ; 5        ; SmgDuan[1]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 46         ; 3        ; addata[5]                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 89         ; 4        ; SmgWei[4]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; SmgWei[1]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 107        ; 5        ; SmgDuan[4]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P16      ; 108        ; 5        ; SmgDuan[2]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; addata[3]                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R4       ; 53         ; 3        ; addata[1]                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R5       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 66         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R9       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 85         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 91         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 97         ; 4        ; SmgDuan[0]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; SmgDuan[7]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; addata[6]                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T3       ; 48         ; 3        ; addata[4]                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T4       ; 54         ; 3        ; addata[2]                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T5       ; 62         ; 3        ; addata[0]                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 81         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 86         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 92         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 95         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 96         ; 4        ; SmgDuan[3]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------+
; PLL Summary                                                                                   ;
+-------------------------------+---------------------------------------------------------------+
; Name                          ; pll:u1|altpll:altpll_component|pll_altpll:auto_generated|pll1 ;
+-------------------------------+---------------------------------------------------------------+
; SDC pin name                  ; u1|altpll_component|auto_generated|pll1                       ;
; PLL mode                      ; Normal                                                        ;
; Compensate clock              ; clock0                                                        ;
; Compensated input/output pins ; --                                                            ;
; Switchover type               ; --                                                            ;
; Input frequency 0             ; 50.0 MHz                                                      ;
; Input frequency 1             ; --                                                            ;
; Nominal PFD frequency         ; 10.0 MHz                                                      ;
; Nominal VCO frequency         ; 480.0 MHz                                                     ;
; VCO post scale K counter      ; 2                                                             ;
; VCO frequency control         ; Auto                                                          ;
; VCO phase shift step          ; 260 ps                                                        ;
; VCO multiply                  ; --                                                            ;
; VCO divide                    ; --                                                            ;
; Freq min lock                 ; 31.25 MHz                                                     ;
; Freq max lock                 ; 67.73 MHz                                                     ;
; M VCO Tap                     ; 0                                                             ;
; M Initial                     ; 1                                                             ;
; M value                       ; 48                                                            ;
; N value                       ; 5                                                             ;
; Charge pump current           ; setting 1                                                     ;
; Loop filter resistance        ; setting 20                                                    ;
; Loop filter capacitance       ; setting 0                                                     ;
; Bandwidth                     ; 450 kHz to 590 kHz                                            ;
; Bandwidth type                ; Medium                                                        ;
; Real time reconfigurable      ; Off                                                           ;
; Scan chain MIF file           ; --                                                            ;
; Preserve PLL counter order    ; Off                                                           ;
; PLL location                  ; PLL_1                                                         ;
; Inclk0 signal                 ; clk                                                           ;
; Inclk1 signal                 ; --                                                            ;
; Inclk0 signal type            ; Dedicated Pin                                                 ;
; Inclk1 signal type            ; --                                                            ;
+-------------------------------+---------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------+
; Name                                                                      ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                   ;
+---------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------+
; pll:u1|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 24   ; 125 ; 9.6 MHz          ; 0 (0 ps)    ; 0.90 (260 ps)    ; 50/50      ; C0      ; 50            ; 25/25 Even ; --            ; 1       ; 0       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
+---------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------+


+-------------------------------------+
; I/O Assignment Warnings             ;
+------------+------------------------+
; Pin Name   ; Reason                 ;
+------------+------------------------+
; adclk      ; Missing drive strength ;
; tx         ; Missing drive strength ;
; SmgDuan[0] ; Missing drive strength ;
; SmgDuan[1] ; Missing drive strength ;
; SmgDuan[2] ; Missing drive strength ;
; SmgDuan[3] ; Missing drive strength ;
; SmgDuan[4] ; Missing drive strength ;
; SmgDuan[5] ; Missing drive strength ;
; SmgDuan[6] ; Missing drive strength ;
; SmgDuan[7] ; Missing drive strength ;
; SmgWei[0]  ; Missing drive strength ;
; SmgWei[1]  ; Missing drive strength ;
; SmgWei[2]  ; Missing drive strength ;
; SmgWei[3]  ; Missing drive strength ;
; SmgWei[4]  ; Missing drive strength ;
; SmgWei[5]  ; Missing drive strength ;
+------------+------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                           ; Entity Name         ; Library Name ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; |top                                         ; 2428 (253)  ; 388 (116)                 ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 28   ; 0            ; 2040 (137)   ; 71 (11)           ; 317 (100)        ; |top                                                                                                                          ; top                 ; work         ;
;    |TopLevel:u5|                             ; 2085 (24)   ; 232 (24)                  ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 1853 (0)     ; 50 (20)           ; 182 (0)          ; |top|TopLevel:u5                                                                                                              ; TopLevel            ; work         ;
;       |DataTrans:u3|                         ; 1819 (150)  ; 68 (68)                   ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 1735 (82)    ; 24 (24)           ; 60 (44)          ; |top|TopLevel:u5|DataTrans:u3                                                                                                 ; DataTrans           ; work         ;
;          |lpm_divide:Div0|                   ; 735 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 719 (0)      ; 0 (0)             ; 16 (0)           ; |top|TopLevel:u5|DataTrans:u3|lpm_divide:Div0                                                                                 ; lpm_divide          ; work         ;
;             |lpm_divide_nkm:auto_generated|  ; 735 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 719 (0)      ; 0 (0)             ; 16 (0)           ; |top|TopLevel:u5|DataTrans:u3|lpm_divide:Div0|lpm_divide_nkm:auto_generated                                                   ; lpm_divide_nkm      ; work         ;
;                |sign_div_unsign_fnh:divider| ; 735 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 719 (0)      ; 0 (0)             ; 16 (0)           ; |top|TopLevel:u5|DataTrans:u3|lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider                       ; sign_div_unsign_fnh ; work         ;
;                   |alt_u_div_iaf:divider|    ; 735 (735)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 719 (719)    ; 0 (0)             ; 16 (16)          ; |top|TopLevel:u5|DataTrans:u3|lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider ; alt_u_div_iaf       ; work         ;
;          |lpm_divide:Mod0|                   ; 906 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 906 (0)      ; 0 (0)             ; 0 (0)            ; |top|TopLevel:u5|DataTrans:u3|lpm_divide:Mod0                                                                                 ; lpm_divide          ; work         ;
;             |lpm_divide_kcm:auto_generated|  ; 906 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 906 (0)      ; 0 (0)             ; 0 (0)            ; |top|TopLevel:u5|DataTrans:u3|lpm_divide:Mod0|lpm_divide_kcm:auto_generated                                                   ; lpm_divide_kcm      ; work         ;
;                |sign_div_unsign_9nh:divider| ; 906 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 906 (0)      ; 0 (0)             ; 0 (0)            ; |top|TopLevel:u5|DataTrans:u3|lpm_divide:Mod0|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider                       ; sign_div_unsign_9nh ; work         ;
;                   |alt_u_div_6af:divider|    ; 906 (906)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 906 (906)    ; 0 (0)             ; 0 (0)            ; |top|TopLevel:u5|DataTrans:u3|lpm_divide:Mod0|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider ; alt_u_div_6af       ; work         ;
;          |lpm_mult:Mult0|                    ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; |top|TopLevel:u5|DataTrans:u3|lpm_mult:Mult0                                                                                  ; lpm_mult            ; work         ;
;             |mult_adt:auto_generated|        ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 0 (0)            ; |top|TopLevel:u5|DataTrans:u3|lpm_mult:Mult0|mult_adt:auto_generated                                                          ; mult_adt            ; work         ;
;       |FrequenCnt:u1|                        ; 167 (0)     ; 80 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 87 (0)       ; 2 (0)             ; 78 (0)           ; |top|TopLevel:u5|FrequenCnt:u1                                                                                                ; FrequenCnt          ; work         ;
;          |DTrig:u1|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|TopLevel:u5|FrequenCnt:u1|DTrig:u1                                                                                       ; DTrig               ; work         ;
;          |FreCnt:u2|                         ; 52 (52)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 26 (26)          ; |top|TopLevel:u5|FrequenCnt:u1|FreCnt:u2                                                                                      ; FreCnt              ; work         ;
;          |FreCnt:u3|                         ; 68 (68)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 2 (2)             ; 24 (24)          ; |top|TopLevel:u5|FrequenCnt:u1|FreCnt:u3                                                                                      ; FreCnt              ; work         ;
;          |GateSigGen:u0|                     ; 46 (46)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 27 (27)          ; |top|TopLevel:u5|FrequenCnt:u1|GateSigGen:u0                                                                                  ; GateSigGen          ; work         ;
;       |SmgTopLevel:u2|                       ; 95 (0)      ; 60 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 4 (0)             ; 60 (0)           ; |top|TopLevel:u5|SmgTopLevel:u2                                                                                               ; SmgTopLevel         ; work         ;
;          |SmgDataSeg:u1|                     ; 46 (46)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 27 (27)          ; |top|TopLevel:u5|SmgTopLevel:u2|SmgDataSeg:u1                                                                                 ; SmgDataSeg          ; work         ;
;          |SmgDuanCode:u2|                    ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 8 (8)            ; |top|TopLevel:u5|SmgTopLevel:u2|SmgDuanCode:u2                                                                                ; SmgDuanCode         ; work         ;
;          |SmgWeiCode:u3|                     ; 37 (37)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 25 (25)          ; |top|TopLevel:u5|SmgTopLevel:u2|SmgWeiCode:u3                                                                                 ; SmgWeiCode          ; work         ;
;    |an108:u2|                                ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |top|an108:u2                                                                                                                 ; an108               ; work         ;
;    |pll:u1|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|pll:u1                                                                                                                   ; pll                 ; work         ;
;       |altpll:altpll_component|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|pll:u1|altpll:altpll_component                                                                                           ; altpll              ; work         ;
;          |pll_altpll:auto_generated|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|pll:u1|altpll:altpll_component|pll_altpll:auto_generated                                                                 ; pll_altpll          ; work         ;
;    |uartrx:u3|                               ; 49 (49)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 1 (1)             ; 19 (19)          ; |top|uartrx:u3                                                                                                                ; uartrx              ; work         ;
;    |uarttx:u4|                               ; 38 (38)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 1 (1)             ; 16 (16)          ; |top|uarttx:u4                                                                                                                ; uarttx              ; work         ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                        ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; adclk      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tx         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SmgDuan[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SmgDuan[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SmgDuan[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SmgDuan[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SmgDuan[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SmgDuan[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SmgDuan[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SmgDuan[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SmgWei[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SmgWei[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SmgWei[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SmgWei[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SmgWei[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SmgWei[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk        ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rst_n      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; addata[4]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; addata[5]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; addata[3]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; addata[6]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; addata[7]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; addata[2]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; addata[0]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; addata[1]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; rx         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; fx         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+------------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                             ;
+--------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                          ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------+-------------------+---------+
; clk                                                          ;                   ;         ;
; rst_n                                                        ;                   ;         ;
;      - uarttx:u4|cnt[0]                                      ; 0                 ; 6       ;
;      - uarttx:u4|cnt[1]                                      ; 0                 ; 6       ;
;      - uarttx:u4|cnt[2]                                      ; 0                 ; 6       ;
;      - uarttx:u4|cnt[3]                                      ; 0                 ; 6       ;
;      - uarttx:u4|cnt[4]                                      ; 0                 ; 6       ;
;      - uarttx:u4|cnt[5]                                      ; 0                 ; 6       ;
;      - uarttx:u4|cnt[6]                                      ; 0                 ; 6       ;
;      - uarttx:u4|cnt[7]                                      ; 0                 ; 6       ;
;      - uarttx:u4|tx                                          ; 0                 ; 6       ;
;      - TopLevel:u5|SmgTopLevel:u2|SmgDuanCode:u2|DuanCode[0] ; 0                 ; 6       ;
;      - TopLevel:u5|SmgTopLevel:u2|SmgDuanCode:u2|DuanCode[1] ; 0                 ; 6       ;
;      - TopLevel:u5|SmgTopLevel:u2|SmgDuanCode:u2|DuanCode[2] ; 0                 ; 6       ;
;      - TopLevel:u5|SmgTopLevel:u2|SmgDuanCode:u2|DuanCode[3] ; 0                 ; 6       ;
;      - TopLevel:u5|SmgTopLevel:u2|SmgDuanCode:u2|DuanCode[4] ; 0                 ; 6       ;
;      - TopLevel:u5|SmgTopLevel:u2|SmgDuanCode:u2|DuanCode[5] ; 0                 ; 6       ;
;      - TopLevel:u5|SmgTopLevel:u2|SmgDuanCode:u2|DuanCode[6] ; 0                 ; 6       ;
;      - TopLevel:u5|SmgTopLevel:u2|SmgDuanCode:u2|DuanCode[7] ; 0                 ; 6       ;
;      - send_state                                            ; 0                 ; 6       ;
;      - current_state                                         ; 0                 ; 6       ;
;      - txwrsig                                               ; 0                 ; 6       ;
;      - TopLevel:u5|SmgTopLevel:u2|SmgDataSeg:u1|DataSeg[0]   ; 0                 ; 6       ;
;      - TopLevel:u5|SmgTopLevel:u2|SmgDataSeg:u1|DataSeg[1]   ; 0                 ; 6       ;
;      - TopLevel:u5|SmgTopLevel:u2|SmgDataSeg:u1|DataSeg[2]   ; 0                 ; 6       ;
;      - TopLevel:u5|SmgTopLevel:u2|SmgDataSeg:u1|DataSeg[3]   ; 0                 ; 6       ;
;      - TopLevel:u5|SmgTopLevel:u2|SmgWeiCode:u3|Wei[0]       ; 0                 ; 6       ;
;      - TopLevel:u5|SmgTopLevel:u2|SmgWeiCode:u3|Wei[1]       ; 0                 ; 6       ;
;      - TopLevel:u5|SmgTopLevel:u2|SmgWeiCode:u3|Wei[2]       ; 0                 ; 6       ;
;      - TopLevel:u5|SmgTopLevel:u2|SmgWeiCode:u3|Wei[3]       ; 0                 ; 6       ;
;      - TopLevel:u5|SmgTopLevel:u2|SmgWeiCode:u3|Wei[4]       ; 0                 ; 6       ;
;      - TopLevel:u5|SmgTopLevel:u2|SmgWeiCode:u3|Wei[5]       ; 0                 ; 6       ;
;      - TopLevel:u5|SmgTopLevel:u2|SmgDuanCode:u2|ReadData[0] ; 0                 ; 6       ;
;      - TopLevel:u5|SmgTopLevel:u2|SmgDuanCode:u2|ReadData[1] ; 0                 ; 6       ;
;      - TopLevel:u5|SmgTopLevel:u2|SmgDuanCode:u2|ReadData[2] ; 0                 ; 6       ;
;      - TopLevel:u5|SmgTopLevel:u2|SmgDuanCode:u2|ReadData[3] ; 0                 ; 6       ;
;      - TopLevel:u5|SmgTopLevel:u2|SmgWeiCode:u3|SelectWei[2] ; 0                 ; 6       ;
;      - TopLevel:u5|SmgTopLevel:u2|SmgWeiCode:u3|SelectWei[0] ; 0                 ; 6       ;
;      - TopLevel:u5|SmgTopLevel:u2|SmgWeiCode:u3|count[15]    ; 0                 ; 6       ;
;      - TopLevel:u5|SmgTopLevel:u2|SmgWeiCode:u3|count[14]    ; 0                 ; 6       ;
;      - TopLevel:u5|SmgTopLevel:u2|SmgWeiCode:u3|count[13]    ; 0                 ; 6       ;
;      - TopLevel:u5|SmgTopLevel:u2|SmgWeiCode:u3|count[12]    ; 0                 ; 6       ;
;      - TopLevel:u5|SmgTopLevel:u2|SmgWeiCode:u3|count[9]     ; 0                 ; 6       ;
;      - TopLevel:u5|SmgTopLevel:u2|SmgWeiCode:u3|count[8]     ; 0                 ; 6       ;
;      - TopLevel:u5|SmgTopLevel:u2|SmgWeiCode:u3|count[11]    ; 0                 ; 6       ;
;      - TopLevel:u5|SmgTopLevel:u2|SmgWeiCode:u3|count[10]    ; 0                 ; 6       ;
;      - TopLevel:u5|SmgTopLevel:u2|SmgWeiCode:u3|count[6]     ; 0                 ; 6       ;
;      - TopLevel:u5|SmgTopLevel:u2|SmgWeiCode:u3|count[7]     ; 0                 ; 6       ;
;      - TopLevel:u5|SmgTopLevel:u2|SmgWeiCode:u3|count[5]     ; 0                 ; 6       ;
;      - TopLevel:u5|SmgTopLevel:u2|SmgWeiCode:u3|count[4]     ; 0                 ; 6       ;
;      - TopLevel:u5|SmgTopLevel:u2|SmgWeiCode:u3|count[3]     ; 0                 ; 6       ;
;      - TopLevel:u5|SmgTopLevel:u2|SmgWeiCode:u3|count[2]     ; 0                 ; 6       ;
;      - TopLevel:u5|SmgTopLevel:u2|SmgWeiCode:u3|count[1]     ; 0                 ; 6       ;
;      - TopLevel:u5|SmgTopLevel:u2|SmgWeiCode:u3|count[0]     ; 0                 ; 6       ;
;      - TopLevel:u5|SmgTopLevel:u2|SmgWeiCode:u3|SelectWei[1] ; 0                 ; 6       ;
;      - txdata_inter[7]~1                                     ; 0                 ; 6       ;
;      - uarttx:u4|idletemp                                    ; 0                 ; 6       ;
;      - Add1~8                                                ; 0                 ; 6       ;
;      - Add1~11                                               ; 0                 ; 6       ;
;      - Add1~14                                               ; 0                 ; 6       ;
;      - Add1~15                                               ; 0                 ; 6       ;
;      - Add1~18                                               ; 0                 ; 6       ;
;      - Add1~21                                               ; 0                 ; 6       ;
;      - Add1~24                                               ; 0                 ; 6       ;
;      - Add1~27                                               ; 0                 ; 6       ;
;      - Add1~30                                               ; 0                 ; 6       ;
;      - Add1~33                                               ; 0                 ; 6       ;
;      - Add1~36                                               ; 0                 ; 6       ;
;      - Add1~39                                               ; 0                 ; 6       ;
;      - Add1~42                                               ; 0                 ; 6       ;
;      - Add1~45                                               ; 0                 ; 6       ;
;      - Add1~48                                               ; 0                 ; 6       ;
;      - Add1~51                                               ; 0                 ; 6       ;
;      - Add1~58                                               ; 0                 ; 6       ;
;      - Add1~61                                               ; 0                 ; 6       ;
;      - Add1~64                                               ; 0                 ; 6       ;
;      - Add1~67                                               ; 0                 ; 6       ;
;      - Add1~70                                               ; 0                 ; 6       ;
;      - Add1~73                                               ; 0                 ; 6       ;
;      - Add1~74                                               ; 0                 ; 6       ;
;      - Add1~75                                               ; 0                 ; 6       ;
;      - Add1~78                                               ; 0                 ; 6       ;
;      - Add1~81                                               ; 0                 ; 6       ;
;      - Add1~84                                               ; 0                 ; 6       ;
;      - Add1~87                                               ; 0                 ; 6       ;
;      - Add1~96                                               ; 0                 ; 6       ;
;      - Add1~97                                               ; 0                 ; 6       ;
;      - next_state                                            ; 0                 ; 6       ;
;      - send_count[0]~0                                       ; 0                 ; 6       ;
;      - TopLevel:u5|SmgTopLevel:u2|SmgDataSeg:u1|SelectWei[1] ; 0                 ; 6       ;
;      - TopLevel:u5|SmgTopLevel:u2|SmgDataSeg:u1|SelectWei[0] ; 0                 ; 6       ;
;      - TopLevel:u5|SmgTopLevel:u2|SmgDataSeg:u1|SelectWei[2] ; 0                 ; 6       ;
;      - TopLevel:u5|SmgTopLevel:u2|SmgDataSeg:u1|count[15]    ; 0                 ; 6       ;
;      - TopLevel:u5|SmgTopLevel:u2|SmgDataSeg:u1|count[14]    ; 0                 ; 6       ;
;      - TopLevel:u5|SmgTopLevel:u2|SmgDataSeg:u1|count[13]    ; 0                 ; 6       ;
;      - TopLevel:u5|SmgTopLevel:u2|SmgDataSeg:u1|count[12]    ; 0                 ; 6       ;
;      - TopLevel:u5|SmgTopLevel:u2|SmgDataSeg:u1|count[9]     ; 0                 ; 6       ;
;      - TopLevel:u5|SmgTopLevel:u2|SmgDataSeg:u1|count[8]     ; 0                 ; 6       ;
;      - TopLevel:u5|SmgTopLevel:u2|SmgDataSeg:u1|count[11]    ; 0                 ; 6       ;
;      - TopLevel:u5|SmgTopLevel:u2|SmgDataSeg:u1|count[10]    ; 0                 ; 6       ;
;      - TopLevel:u5|SmgTopLevel:u2|SmgDataSeg:u1|count[6]     ; 0                 ; 6       ;
;      - TopLevel:u5|SmgTopLevel:u2|SmgDataSeg:u1|count[7]     ; 0                 ; 6       ;
;      - TopLevel:u5|SmgTopLevel:u2|SmgDataSeg:u1|count[5]     ; 0                 ; 6       ;
;      - TopLevel:u5|SmgTopLevel:u2|SmgDataSeg:u1|count[4]     ; 0                 ; 6       ;
;      - TopLevel:u5|SmgTopLevel:u2|SmgDataSeg:u1|count[3]     ; 0                 ; 6       ;
;      - TopLevel:u5|SmgTopLevel:u2|SmgDataSeg:u1|count[2]     ; 0                 ; 6       ;
;      - TopLevel:u5|SmgTopLevel:u2|SmgDataSeg:u1|count[1]     ; 0                 ; 6       ;
;      - TopLevel:u5|SmgTopLevel:u2|SmgDataSeg:u1|count[0]     ; 0                 ; 6       ;
;      - uartrx:u3|rdsig                                       ; 0                 ; 6       ;
;      - Add2~8                                                ; 0                 ; 6       ;
;      - count[31]~0                                           ; 0                 ; 6       ;
;      - Add2~11                                               ; 0                 ; 6       ;
;      - Add2~14                                               ; 0                 ; 6       ;
;      - Add2~15                                               ; 0                 ; 6       ;
;      - Add2~18                                               ; 0                 ; 6       ;
;      - Add2~21                                               ; 0                 ; 6       ;
;      - Add2~24                                               ; 0                 ; 6       ;
;      - Add2~27                                               ; 0                 ; 6       ;
;      - Add2~30                                               ; 0                 ; 6       ;
;      - Add2~33                                               ; 0                 ; 6       ;
;      - Add2~36                                               ; 0                 ; 6       ;
;      - Add2~39                                               ; 0                 ; 6       ;
;      - Add2~48                                               ; 0                 ; 6       ;
;      - Add2~49                                               ; 0                 ; 6       ;
;      - Add2~50                                               ; 0                 ; 6       ;
;      - Add2~51                                               ; 0                 ; 6       ;
;      - Add2~54                                               ; 0                 ; 6       ;
;      - Add2~59                                               ; 0                 ; 6       ;
;      - Add2~62                                               ; 0                 ; 6       ;
;      - Add2~63                                               ; 0                 ; 6       ;
;      - Add2~68                                               ; 0                 ; 6       ;
;      - Add2~69                                               ; 0                 ; 6       ;
;      - Add2~72                                               ; 0                 ; 6       ;
;      - Add2~75                                               ; 0                 ; 6       ;
;      - Add2~78                                               ; 0                 ; 6       ;
;      - Add2~81                                               ; 0                 ; 6       ;
;      - Add2~84                                               ; 0                 ; 6       ;
;      - Add2~87                                               ; 0                 ; 6       ;
;      - Add2~90                                               ; 0                 ; 6       ;
;      - Add2~93                                               ; 0                 ; 6       ;
;      - uartrx:u3|cnt[5]                                      ; 0                 ; 6       ;
;      - uartrx:u3|cnt[2]                                      ; 0                 ; 6       ;
;      - uartrx:u3|cnt[1]                                      ; 0                 ; 6       ;
;      - uartrx:u3|cnt[0]                                      ; 0                 ; 6       ;
;      - uartrx:u3|cnt[3]                                      ; 0                 ; 6       ;
;      - uartrx:u3|cnt[7]                                      ; 0                 ; 6       ;
;      - uartrx:u3|dataout[0]~0                                ; 0                 ; 6       ;
;      - uartrx:u3|cnt[4]                                      ; 0                 ; 6       ;
;      - uartrx:u3|cnt[6]                                      ; 0                 ; 6       ;
;      - uartrx:u3|dataout[7]~11                               ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|GateSigGen:u0|tpbuffer      ; 0                 ; 6       ;
;      - uartrx:u3|idle                                        ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|GateSigGen:u0|count[25]     ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|GateSigGen:u0|count[0]      ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|GateSigGen:u0|count[24]     ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|GateSigGen:u0|count[23]     ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|GateSigGen:u0|count[22]     ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|GateSigGen:u0|count[21]     ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|GateSigGen:u0|count[20]     ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|GateSigGen:u0|count[19]     ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|GateSigGen:u0|count[17]     ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|GateSigGen:u0|count[18]     ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|GateSigGen:u0|count[16]     ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|GateSigGen:u0|count[15]     ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|GateSigGen:u0|count[14]     ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|GateSigGen:u0|count[12]     ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|GateSigGen:u0|count[11]     ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|GateSigGen:u0|count[13]     ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|GateSigGen:u0|count[9]      ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|GateSigGen:u0|count[10]     ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|GateSigGen:u0|count[8]      ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|GateSigGen:u0|count[7]      ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|GateSigGen:u0|count[6]      ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|GateSigGen:u0|count[5]      ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|GateSigGen:u0|count[4]      ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|GateSigGen:u0|count[3]      ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|GateSigGen:u0|count[2]      ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|GateSigGen:u0|count[1]      ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u3|Add0~6            ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u3|Add0~7            ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u3|Add0~8            ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u3|Add0~13           ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u3|Add0~16           ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u3|Add0~19           ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u3|Add0~22           ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u3|Add0~33           ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u3|Add0~36           ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u3|Add0~39           ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u3|Add0~42           ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u3|Add0~51           ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u3|Add0~54           ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u3|Add0~57           ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u3|Add0~66           ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u3|Add0~67           ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u3|Add0~68           ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u3|Add0~69           ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u3|Add0~70           ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u3|Add0~71           ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u3|Add0~72           ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u3|Add0~73           ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u3|Add0~74           ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u3|Add0~75           ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u3|Add0~76           ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u3|Add0~77           ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u2|Add0~38           ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u2|Add0~41           ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u2|Add0~44           ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u2|Add0~47           ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u2|Add0~50           ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u2|Add0~53           ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u2|Add0~56           ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u2|Add0~59           ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u2|Add0~60           ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u2|Add0~61           ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u2|Add0~62           ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u2|Add0~63           ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u2|Add0~64           ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u2|Add0~65           ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u2|Add0~66           ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u2|Add0~67           ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u2|Add0~68           ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u2|Add0~69           ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u2|Add0~70           ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u2|Add0~71           ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u2|Add0~72           ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u2|Add0~73           ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u2|Add0~74           ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u2|Add0~75           ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u2|Add0~76           ; 0                 ; 6       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u2|Add0~77           ; 0                 ; 6       ;
;      - uart_cnt[31]~2                                        ; 0                 ; 6       ;
;      - Add1~98                                               ; 0                 ; 6       ;
;      - Add1~99                                               ; 0                 ; 6       ;
;      - Add2~98                                               ; 0                 ; 6       ;
;      - Add2~99                                               ; 0                 ; 6       ;
; addata[4]                                                    ;                   ;         ;
;      - an108:u2|data_temp[4]~feeder                          ; 0                 ; 6       ;
; addata[5]                                                    ;                   ;         ;
;      - an108:u2|data_temp[5]~feeder                          ; 0                 ; 6       ;
; addata[3]                                                    ;                   ;         ;
;      - an108:u2|data_temp[3]~feeder                          ; 1                 ; 6       ;
; addata[6]                                                    ;                   ;         ;
;      - an108:u2|data_temp[6]~feeder                          ; 0                 ; 6       ;
; addata[7]                                                    ;                   ;         ;
;      - an108:u2|data_temp[7]~feeder                          ; 1                 ; 6       ;
; addata[2]                                                    ;                   ;         ;
;      - an108:u2|data_temp[2]~feeder                          ; 0                 ; 6       ;
; addata[0]                                                    ;                   ;         ;
;      - an108:u2|data_temp[0]~feeder                          ; 0                 ; 6       ;
; addata[1]                                                    ;                   ;         ;
;      - an108:u2|data_temp[1]~feeder                          ; 0                 ; 6       ;
; rx                                                           ;                   ;         ;
; fx                                                           ;                   ;         ;
;      - TopLevel:u5|FrequenCnt:u1|DTrig:u1|Q                  ; 0                 ; 0       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u2|count[18]         ; 0                 ; 0       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u2|count[19]         ; 0                 ; 0       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u2|count[20]         ; 0                 ; 0       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u2|count[21]         ; 0                 ; 0       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u2|count[22]         ; 0                 ; 0       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u2|count[23]         ; 0                 ; 0       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u2|count[24]         ; 0                 ; 0       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u2|count[25]         ; 0                 ; 0       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u2|count[0]          ; 0                 ; 0       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u2|count[1]          ; 0                 ; 0       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u2|count[2]          ; 0                 ; 0       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u2|count[3]          ; 0                 ; 0       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u2|count[4]          ; 0                 ; 0       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u2|count[5]          ; 0                 ; 0       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u2|count[6]          ; 0                 ; 0       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u2|count[7]          ; 0                 ; 0       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u2|count[8]          ; 0                 ; 0       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u2|count[9]          ; 0                 ; 0       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u2|count[10]         ; 0                 ; 0       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u2|count[11]         ; 0                 ; 0       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u2|count[12]         ; 0                 ; 0       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u2|count[13]         ; 0                 ; 0       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u2|count[14]         ; 0                 ; 0       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u2|count[15]         ; 0                 ; 0       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u2|count[16]         ; 0                 ; 0       ;
;      - TopLevel:u5|FrequenCnt:u1|FreCnt:u2|count[17]         ; 0                 ; 0       ;
+--------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                  ;
+---------------------------------------------------------------------------+-------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                      ; Location          ; Fan-Out ; Usage                                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------+-------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; TopLevel:u5|DataTrans:u3|LessThan0~38                                     ; LCCOMB_X9_Y10_N18 ; 62      ; Clock enable, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; TopLevel:u5|DataTrans:u3|db[1]~3                                          ; LCCOMB_X10_Y9_N18 ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TopLevel:u5|DataTrans:u3|dc[0]~3                                          ; LCCOMB_X9_Y9_N24  ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TopLevel:u5|DataTrans:u3|dd[0]~1                                          ; LCCOMB_X9_Y10_N28 ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TopLevel:u5|DataTrans:u3|temp[10]~62                                      ; LCCOMB_X8_Y11_N0  ; 20      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TopLevel:u5|FrequenCnt:u1|DTrig:u1|Q                                      ; FF_X28_Y10_N9     ; 24      ; Clock                                   ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; TopLevel:u5|SmgTopLevel:u2|SmgDataSeg:u1|Equal0~4                         ; LCCOMB_X25_Y6_N30 ; 13      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; clk                                                                       ; PIN_E1            ; 2       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; clk                                                                       ; PIN_E1            ; 181     ; Clock                                   ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; count[31]~0                                                               ; LCCOMB_X23_Y5_N0  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; fx                                                                        ; PIN_B1            ; 27      ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; pll:u1|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1             ; 156     ; Clock                                   ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; rst_n                                                                     ; PIN_N13           ; 233     ; Async. clear, Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; txdata_inter[7]~1                                                         ; LCCOMB_X23_Y5_N26 ; 48      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_cnt[31]~2                                                            ; LCCOMB_X23_Y5_N8  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uartrx:u3|idle~3                                                          ; LCCOMB_X25_Y5_N2  ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uartrx:u3|rdsig                                                           ; FF_X25_Y5_N27     ; 1       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------+-------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                      ;
+---------------------------------------------------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                      ; Location      ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; TopLevel:u5|FrequenCnt:u1|DTrig:u1|Q                                      ; FF_X28_Y10_N9 ; 24      ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; clk                                                                       ; PIN_E1        ; 181     ; 27                                   ; Global Clock         ; GCLK2            ; --                        ;
; pll:u1|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1         ; 156     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
+---------------------------------------------------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 30                ;
; Simple Multipliers (18-bit)           ; 3           ; 1                   ; 15                ;
; Embedded Multiplier Blocks            ; 3           ; --                  ; 15                ;
; Embedded Multiplier 9-bit elements    ; 6           ; 2                   ; 30                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 3           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                           ;
+------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                         ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; TopLevel:u5|DataTrans:u3|lpm_mult:Mult0|mult_adt:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y12_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    TopLevel:u5|DataTrans:u3|lpm_mult:Mult0|mult_adt:auto_generated|mac_mult3 ;                            ; DSPMULT_X20_Y12_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; TopLevel:u5|DataTrans:u3|lpm_mult:Mult0|mult_adt:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y11_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    TopLevel:u5|DataTrans:u3|lpm_mult:Mult0|mult_adt:auto_generated|mac_mult5 ;                            ; DSPMULT_X20_Y11_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; TopLevel:u5|DataTrans:u3|lpm_mult:Mult0|mult_adt:auto_generated|w417w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    TopLevel:u5|DataTrans:u3|lpm_mult:Mult0|mult_adt:auto_generated|mac_mult1 ;                            ; DSPMULT_X20_Y13_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 3,737 / 32,401 ( 12 % ) ;
; C16 interconnects     ; 9 / 1,326 ( < 1 % )     ;
; C4 interconnects      ; 1,930 / 21,816 ( 9 % )  ;
; Direct links          ; 687 / 32,401 ( 2 % )    ;
; Global clocks         ; 3 / 10 ( 30 % )         ;
; Local interconnects   ; 1,070 / 10,320 ( 10 % ) ;
; R24 interconnects     ; 37 / 1,289 ( 3 % )      ;
; R4 interconnects      ; 2,090 / 28,186 ( 7 % )  ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.27) ; Number of LABs  (Total = 183) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 11                            ;
; 2                                           ; 2                             ;
; 3                                           ; 4                             ;
; 4                                           ; 4                             ;
; 5                                           ; 2                             ;
; 6                                           ; 2                             ;
; 7                                           ; 3                             ;
; 8                                           ; 1                             ;
; 9                                           ; 4                             ;
; 10                                          ; 5                             ;
; 11                                          ; 3                             ;
; 12                                          ; 1                             ;
; 13                                          ; 7                             ;
; 14                                          ; 11                            ;
; 15                                          ; 10                            ;
; 16                                          ; 113                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.55) ; Number of LABs  (Total = 183) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 15                            ;
; 1 Clock                            ; 58                            ;
; 1 Clock enable                     ; 17                            ;
; 1 Sync. clear                      ; 3                             ;
; 1 Sync. load                       ; 2                             ;
; 2 Clocks                           ; 6                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 14.87) ; Number of LABs  (Total = 183) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 6                             ;
; 2                                            ; 6                             ;
; 3                                            ; 3                             ;
; 4                                            ; 5                             ;
; 5                                            ; 2                             ;
; 6                                            ; 3                             ;
; 7                                            ; 5                             ;
; 8                                            ; 1                             ;
; 9                                            ; 3                             ;
; 10                                           ; 1                             ;
; 11                                           ; 2                             ;
; 12                                           ; 1                             ;
; 13                                           ; 4                             ;
; 14                                           ; 6                             ;
; 15                                           ; 19                            ;
; 16                                           ; 68                            ;
; 17                                           ; 8                             ;
; 18                                           ; 3                             ;
; 19                                           ; 5                             ;
; 20                                           ; 7                             ;
; 21                                           ; 1                             ;
; 22                                           ; 4                             ;
; 23                                           ; 3                             ;
; 24                                           ; 3                             ;
; 25                                           ; 2                             ;
; 26                                           ; 4                             ;
; 27                                           ; 2                             ;
; 28                                           ; 4                             ;
; 29                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 10.40) ; Number of LABs  (Total = 183) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 2                             ;
; 1                                                ; 16                            ;
; 2                                                ; 3                             ;
; 3                                                ; 6                             ;
; 4                                                ; 8                             ;
; 5                                                ; 4                             ;
; 6                                                ; 4                             ;
; 7                                                ; 5                             ;
; 8                                                ; 5                             ;
; 9                                                ; 12                            ;
; 10                                               ; 10                            ;
; 11                                               ; 10                            ;
; 12                                               ; 13                            ;
; 13                                               ; 27                            ;
; 14                                               ; 14                            ;
; 15                                               ; 14                            ;
; 16                                               ; 29                            ;
; 17                                               ; 1                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 18.63) ; Number of LABs  (Total = 183) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 8                             ;
; 3                                            ; 3                             ;
; 4                                            ; 3                             ;
; 5                                            ; 3                             ;
; 6                                            ; 3                             ;
; 7                                            ; 6                             ;
; 8                                            ; 8                             ;
; 9                                            ; 5                             ;
; 10                                           ; 2                             ;
; 11                                           ; 4                             ;
; 12                                           ; 4                             ;
; 13                                           ; 6                             ;
; 14                                           ; 4                             ;
; 15                                           ; 5                             ;
; 16                                           ; 10                            ;
; 17                                           ; 11                            ;
; 18                                           ; 3                             ;
; 19                                           ; 2                             ;
; 20                                           ; 4                             ;
; 21                                           ; 6                             ;
; 22                                           ; 9                             ;
; 23                                           ; 3                             ;
; 24                                           ; 8                             ;
; 25                                           ; 11                            ;
; 26                                           ; 6                             ;
; 27                                           ; 14                            ;
; 28                                           ; 9                             ;
; 29                                           ; 5                             ;
; 30                                           ; 10                            ;
; 31                                           ; 5                             ;
; 32                                           ; 1                             ;
; 33                                           ; 1                             ;
; 34                                           ; 0                             ;
; 35                                           ; 0                             ;
; 36                                           ; 0                             ;
; 37                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 28        ; 0            ; 28        ; 0            ; 0            ; 28        ; 28        ; 0            ; 28        ; 28        ; 0            ; 0            ; 0            ; 0            ; 12           ; 0            ; 0            ; 12           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 28        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 28           ; 0         ; 28           ; 28           ; 0         ; 0         ; 28           ; 0         ; 0         ; 28           ; 28           ; 28           ; 28           ; 16           ; 28           ; 28           ; 16           ; 28           ; 28           ; 28           ; 28           ; 28           ; 28           ; 28           ; 28           ; 28           ; 0         ; 28           ; 28           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; adclk              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tx                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SmgDuan[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SmgDuan[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SmgDuan[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SmgDuan[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SmgDuan[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SmgDuan[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SmgDuan[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SmgDuan[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SmgWei[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SmgWei[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SmgWei[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SmgWei[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SmgWei[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SmgWei[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst_n              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; addata[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; addata[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; addata[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; addata[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; addata[7]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; addata[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; addata[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; addata[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rx                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fx                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                             ;
+----------------------------------------------------------------+--------------------------------------+-------------------+
; Source Clock(s)                                                ; Destination Clock(s)                 ; Delay Added in ns ;
+----------------------------------------------------------------+--------------------------------------+-------------------+
; fx                                                             ; fx                                   ; 81.8              ;
; fx                                                             ; clk                                  ; 24.4              ;
; clk,fx,I/O                                                     ; clk                                  ; 24.4              ;
; u1|altpll_component|auto_generated|pll1|clk[0]                 ; uartrx:u3|rdsig                      ; 17.3              ;
; u1|altpll_component|auto_generated|pll1|clk[0],uartrx:u3|rdsig ; uartrx:u3|rdsig                      ; 3.5               ;
; clk                                                            ; TopLevel:u5|FrequenCnt:u1|DTrig:u1|Q ; 3.5               ;
+----------------------------------------------------------------+--------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+----------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                        ;
+--------------------------------------------------+-----------------------------------------------+-------------------+
; Source Register                                  ; Destination Register                          ; Delay Added in ns ;
+--------------------------------------------------+-----------------------------------------------+-------------------+
; TopLevel:u5|FrequenCnt:u1|DTrig:u1|Q             ; TopLevel:u5|FrequenCnt:u1|FreCnt:u2|count[20] ; 3.802             ;
; uartrx:u3|dataout[4]                             ; next_state                                    ; 3.649             ;
; uartrx:u3|dataout[3]                             ; next_state                                    ; 3.626             ;
; uartrx:u3|dataout[5]                             ; next_state                                    ; 3.624             ;
; uartrx:u3|dataout[1]                             ; next_state                                    ; 3.505             ;
; uartrx:u3|dataout[6]                             ; next_state                                    ; 3.492             ;
; uartrx:u3|dataout[7]                             ; next_state                                    ; 3.473             ;
; uartrx:u3|dataout[0]                             ; next_state                                    ; 3.470             ;
; uartrx:u3|dataout[2]                             ; next_state                                    ; 3.392             ;
; next_state                                       ; next_state                                    ; 1.803             ;
; TopLevel:u5|FrequenCnt:u1|FreCnt:u3|count[23]    ; TopLevel:u5|FrequenCnt:u1|FreCnt:u3|count[24] ; 1.223             ;
; TopLevel:u5|FrequenCnt:u1|FreCnt:u3|count[22]    ; TopLevel:u5|FrequenCnt:u1|FreCnt:u3|count[24] ; 1.223             ;
; TopLevel:u5|FrequenCnt:u1|FreCnt:u3|count[21]    ; TopLevel:u5|FrequenCnt:u1|FreCnt:u3|count[24] ; 1.223             ;
; TopLevel:u5|FrequenCnt:u1|FreCnt:u3|count[20]    ; TopLevel:u5|FrequenCnt:u1|FreCnt:u3|count[24] ; 1.223             ;
; TopLevel:u5|FrequenCnt:u1|FreCnt:u3|count[19]    ; TopLevel:u5|FrequenCnt:u1|FreCnt:u3|count[24] ; 1.223             ;
; TopLevel:u5|FrequenCnt:u1|FreCnt:u3|count[24]    ; TopLevel:u5|FrequenCnt:u1|FreCnt:u3|count[24] ; 1.223             ;
; TopLevel:u5|FrequenCnt:u1|FreCnt:u3|count[17]    ; TopLevel:u5|FrequenCnt:u1|FreCnt:u3|count[24] ; 1.223             ;
; TopLevel:u5|FrequenCnt:u1|FreCnt:u3|count[18]    ; TopLevel:u5|FrequenCnt:u1|FreCnt:u3|count[24] ; 1.223             ;
; TopLevel:u5|FrequenCnt:u1|FreCnt:u3|count[15]    ; TopLevel:u5|FrequenCnt:u1|FreCnt:u3|count[24] ; 1.223             ;
; TopLevel:u5|FrequenCnt:u1|FreCnt:u3|count[14]    ; TopLevel:u5|FrequenCnt:u1|FreCnt:u3|count[24] ; 1.223             ;
; TopLevel:u5|FrequenCnt:u1|FreCnt:u3|count[13]    ; TopLevel:u5|FrequenCnt:u1|FreCnt:u3|count[24] ; 1.223             ;
; TopLevel:u5|FrequenCnt:u1|FreCnt:u3|count[12]    ; TopLevel:u5|FrequenCnt:u1|FreCnt:u3|count[24] ; 1.223             ;
; TopLevel:u5|FrequenCnt:u1|FreCnt:u3|count[16]    ; TopLevel:u5|FrequenCnt:u1|FreCnt:u3|count[24] ; 1.223             ;
; TopLevel:u5|FrequenCnt:u1|FreCnt:u3|count[11]    ; TopLevel:u5|FrequenCnt:u1|FreCnt:u3|count[24] ; 1.223             ;
; TopLevel:u5|FrequenCnt:u1|FreCnt:u3|count[10]    ; TopLevel:u5|FrequenCnt:u1|FreCnt:u3|count[24] ; 1.223             ;
; TopLevel:u5|FrequenCnt:u1|FreCnt:u3|count[8]     ; TopLevel:u5|FrequenCnt:u1|FreCnt:u3|count[24] ; 1.223             ;
; TopLevel:u5|FrequenCnt:u1|FreCnt:u3|count[7]     ; TopLevel:u5|FrequenCnt:u1|FreCnt:u3|count[24] ; 1.223             ;
; TopLevel:u5|FrequenCnt:u1|FreCnt:u3|count[6]     ; TopLevel:u5|FrequenCnt:u1|FreCnt:u3|count[24] ; 1.223             ;
; TopLevel:u5|FrequenCnt:u1|FreCnt:u3|count[5]     ; TopLevel:u5|FrequenCnt:u1|FreCnt:u3|count[24] ; 1.223             ;
; TopLevel:u5|FrequenCnt:u1|FreCnt:u3|count[4]     ; TopLevel:u5|FrequenCnt:u1|FreCnt:u3|count[24] ; 1.223             ;
; TopLevel:u5|FrequenCnt:u1|FreCnt:u3|count[3]     ; TopLevel:u5|FrequenCnt:u1|FreCnt:u3|count[24] ; 1.223             ;
; TopLevel:u5|FrequenCnt:u1|FreCnt:u3|count[2]     ; TopLevel:u5|FrequenCnt:u1|FreCnt:u3|count[24] ; 1.223             ;
; TopLevel:u5|FrequenCnt:u1|FreCnt:u3|count[9]     ; TopLevel:u5|FrequenCnt:u1|FreCnt:u3|count[24] ; 1.223             ;
; TopLevel:u5|FrequenCnt:u1|FreCnt:u3|count[0]     ; TopLevel:u5|FrequenCnt:u1|FreCnt:u3|count[24] ; 1.223             ;
; TopLevel:u5|FrequenCnt:u1|FreCnt:u3|count[1]     ; TopLevel:u5|FrequenCnt:u1|FreCnt:u3|count[24] ; 1.223             ;
; rst_n                                            ; TopLevel:u5|FrequenCnt:u1|FreCnt:u3|count[24] ; 1.223             ;
; TopLevel:u5|FrequenCnt:u1|GateSigGen:u0|tpbuffer ; TopLevel:u5|FrequenCnt:u1|DTrig:u1|Q          ; 1.119             ;
; TopLevel:u5|FrequenCnt:u1|FreCnt:u3|count[25]    ; TopLevel:u5|FrequenCnt:u1|FreCnt:u3|count[25] ; 1.074             ;
; TopLevel:u5|FrequenCnt:u1|FreCnt:u2|count[1]     ; TopLevel:u5|FrequenCnt:u1|FreCnt:u2|count[1]  ; 0.995             ;
; TopLevel:u5|FrequenCnt:u1|FreCnt:u2|count[0]     ; TopLevel:u5|FrequenCnt:u1|FreCnt:u2|count[1]  ; 0.995             ;
; TopLevel:u5|DataTrans:u3|b4[3]                   ; TopLevel:u5|SmgDataTemp[15]                   ; 0.173             ;
; TopLevel:u5|DataTrans:u3|b5[3]                   ; TopLevel:u5|SmgDataTemp[19]                   ; 0.173             ;
; TopLevel:u5|DataTrans:u3|b3[3]                   ; TopLevel:u5|SmgDataTemp[11]                   ; 0.173             ;
; TopLevel:u5|DataTrans:u3|b1[3]                   ; TopLevel:u5|SmgDataTemp[3]                    ; 0.173             ;
; TopLevel:u5|DataTrans:u3|b2[3]                   ; TopLevel:u5|SmgDataTemp[7]                    ; 0.173             ;
; TopLevel:u5|DataTrans:u3|b4[2]                   ; TopLevel:u5|SmgDataTemp[14]                   ; 0.173             ;
; TopLevel:u5|DataTrans:u3|b5[2]                   ; TopLevel:u5|SmgDataTemp[18]                   ; 0.173             ;
; TopLevel:u5|DataTrans:u3|b3[2]                   ; TopLevel:u5|SmgDataTemp[10]                   ; 0.173             ;
; TopLevel:u5|DataTrans:u3|b1[2]                   ; TopLevel:u5|SmgDataTemp[2]                    ; 0.173             ;
; TopLevel:u5|DataTrans:u3|b2[2]                   ; TopLevel:u5|SmgDataTemp[6]                    ; 0.173             ;
; TopLevel:u5|DataTrans:u3|b4[1]                   ; TopLevel:u5|SmgDataTemp[13]                   ; 0.173             ;
; TopLevel:u5|DataTrans:u3|b5[1]                   ; TopLevel:u5|SmgDataTemp[17]                   ; 0.173             ;
; TopLevel:u5|DataTrans:u3|b3[1]                   ; TopLevel:u5|SmgDataTemp[9]                    ; 0.173             ;
; TopLevel:u5|DataTrans:u3|b1[1]                   ; TopLevel:u5|SmgDataTemp[1]                    ; 0.173             ;
; TopLevel:u5|DataTrans:u3|b2[1]                   ; TopLevel:u5|SmgDataTemp[5]                    ; 0.173             ;
; TopLevel:u5|DataTrans:u3|b4[0]                   ; TopLevel:u5|SmgDataTemp[12]                   ; 0.173             ;
; TopLevel:u5|DataTrans:u3|b5[0]                   ; TopLevel:u5|SmgDataTemp[16]                   ; 0.173             ;
; TopLevel:u5|DataTrans:u3|b3[0]                   ; TopLevel:u5|SmgDataTemp[8]                    ; 0.173             ;
; TopLevel:u5|DataTrans:u3|b1[0]                   ; TopLevel:u5|SmgDataTemp[0]                    ; 0.173             ;
; TopLevel:u5|DataTrans:u3|b2[0]                   ; TopLevel:u5|SmgDataTemp[4]                    ; 0.173             ;
+--------------------------------------------------+-----------------------------------------------+-------------------+
Note: This table only shows the top 60 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE6F17C8 for design "ADUart"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "pll:u1|altpll:altpll_component|pll_altpll:auto_generated|pll1" as Cyclone IV E PLL type File: D:/Dates/VHDL/16_ADUartTest_PASS/db/pll_altpll.v Line: 50
    Info (15099): Implementing clock multiplication of 24, clock division of 125, and phase shift of 0 degrees (0 ps) for pll:u1|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] port File: D:/Dates/VHDL/16_ADUartTest_PASS/db/pll_altpll.v Line: 50
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C8 is compatible
    Info (176445): Device EP4CE15F17C8 is compatible
    Info (176445): Device EP4CE22F17C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Warning (335093): The Timing Analyzer is analyzing 2 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ADUart.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN E1 (CLK1, DIFFCLK_0n)) File: D:/Dates/VHDL/16_ADUartTest_PASS/top.vhd Line: 7
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node pll:u1|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1) File: D:/Dates/VHDL/16_ADUartTest_PASS/db/pll_altpll.v Line: 92
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node TopLevel:u5|FrequenCnt:u1|DTrig:u1|Q  File: D:/Dates/VHDL/16_ADUartTest_PASS/DTrig.vhd Line: 9
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node TopLevel:u5|FrequenCnt:u1|FreCnt:u3|Add0~6 File: D:/Dates/VHDL/16_ADUartTest_PASS/FreCnt.vhd Line: 25
        Info (176357): Destination node TopLevel:u5|FrequenCnt:u1|FreCnt:u3|Add0~7 File: D:/Dates/VHDL/16_ADUartTest_PASS/FreCnt.vhd Line: 25
        Info (176357): Destination node TopLevel:u5|FrequenCnt:u1|FreCnt:u3|Add0~8 File: D:/Dates/VHDL/16_ADUartTest_PASS/FreCnt.vhd Line: 25
        Info (176357): Destination node TopLevel:u5|FrequenCnt:u1|FreCnt:u3|Add0~13 File: D:/Dates/VHDL/16_ADUartTest_PASS/FreCnt.vhd Line: 25
        Info (176357): Destination node TopLevel:u5|FrequenCnt:u1|FreCnt:u3|Add0~16 File: D:/Dates/VHDL/16_ADUartTest_PASS/FreCnt.vhd Line: 25
        Info (176357): Destination node TopLevel:u5|FrequenCnt:u1|FreCnt:u3|Add0~19 File: D:/Dates/VHDL/16_ADUartTest_PASS/FreCnt.vhd Line: 25
        Info (176357): Destination node TopLevel:u5|FrequenCnt:u1|FreCnt:u3|Add0~22 File: D:/Dates/VHDL/16_ADUartTest_PASS/FreCnt.vhd Line: 25
        Info (176357): Destination node TopLevel:u5|FrequenCnt:u1|FreCnt:u3|Add0~33 File: D:/Dates/VHDL/16_ADUartTest_PASS/FreCnt.vhd Line: 25
        Info (176357): Destination node TopLevel:u5|FrequenCnt:u1|FreCnt:u3|Add0~36 File: D:/Dates/VHDL/16_ADUartTest_PASS/FreCnt.vhd Line: 25
        Info (176357): Destination node TopLevel:u5|FrequenCnt:u1|FreCnt:u3|Add0~39 File: D:/Dates/VHDL/16_ADUartTest_PASS/FreCnt.vhd Line: 25
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15064): PLL "pll:u1|altpll:altpll_component|pll_altpll:auto_generated|pll1" output port clk[0] feeds output pin "adclk~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: D:/Dates/VHDL/16_ADUartTest_PASS/db/pll_altpll.v Line: 50
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:05
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 6% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 11% of the available device resources in the region that extends from location X11_Y12 to location X22_Y24
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:05
Info (11888): Total time spent on timing analysis during the Fitter is 2.07 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (169177): 12 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin clk uses I/O standard 3.3-V LVTTL at E1 File: D:/Dates/VHDL/16_ADUartTest_PASS/top.vhd Line: 7
    Info (169178): Pin rst_n uses I/O standard 3.3-V LVTTL at N13 File: D:/Dates/VHDL/16_ADUartTest_PASS/top.vhd Line: 8
    Info (169178): Pin addata[4] uses I/O standard 3.3-V LVTTL at T3 File: D:/Dates/VHDL/16_ADUartTest_PASS/top.vhd Line: 11
    Info (169178): Pin addata[5] uses I/O standard 3.3-V LVTTL at P3 File: D:/Dates/VHDL/16_ADUartTest_PASS/top.vhd Line: 11
    Info (169178): Pin addata[3] uses I/O standard 3.3-V LVTTL at R3 File: D:/Dates/VHDL/16_ADUartTest_PASS/top.vhd Line: 11
    Info (169178): Pin addata[6] uses I/O standard 3.3-V LVTTL at T2 File: D:/Dates/VHDL/16_ADUartTest_PASS/top.vhd Line: 11
    Info (169178): Pin addata[7] uses I/O standard 3.3-V LVTTL at M9 File: D:/Dates/VHDL/16_ADUartTest_PASS/top.vhd Line: 11
    Info (169178): Pin addata[2] uses I/O standard 3.3-V LVTTL at T4 File: D:/Dates/VHDL/16_ADUartTest_PASS/top.vhd Line: 11
    Info (169178): Pin addata[0] uses I/O standard 3.3-V LVTTL at T5 File: D:/Dates/VHDL/16_ADUartTest_PASS/top.vhd Line: 11
    Info (169178): Pin addata[1] uses I/O standard 3.3-V LVTTL at R4 File: D:/Dates/VHDL/16_ADUartTest_PASS/top.vhd Line: 11
    Info (169178): Pin rx uses I/O standard 3.3-V LVTTL at M2 File: D:/Dates/VHDL/16_ADUartTest_PASS/top.vhd Line: 10
    Info (169178): Pin fx uses I/O standard 3.3-V LVTTL at B1 File: D:/Dates/VHDL/16_ADUartTest_PASS/top.vhd Line: 9
Info (144001): Generated suppressed messages file D:/Dates/VHDL/16_ADUartTest_PASS/output_files/ADUart.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 5602 megabytes
    Info: Processing ended: Wed Dec 26 13:50:18 2018
    Info: Elapsed time: 00:00:19
    Info: Total CPU time (on all processors): 00:00:29


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Dates/VHDL/16_ADUartTest_PASS/output_files/ADUart.fit.smsg.


