
 
 
 
	Portail Emploi CNRS - Offre d'emploi - Offre poste Ingénieur d'Etude - Optimisation de commutateur RF (H/F)
 
 
 
 
 
 
 
 
 
 
 
    En poursuivant votre navigation sur ce site, vous acceptez le dépôt de cookies dans votre navigateur. ( En savoir plus ) 
 
 
 
 
 CNRS - Portail emploi recrutement 
 
 
 Centre National de la Recherche Scientifique 
 
 
 
 
 
 CNRS 
 
 
 Les annuaires de l'organisme 
 
 
 Mots-clefs CNRS 
 
 
 Travailler au CNRS 
 
 
 CNRS en région 
 
 
 Français 
 
 
 English 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 Portail Emploi 
 
 Accueil 
 
 
 Présentation 
 
 
 Toutes les offres 
 
 Recherche simple     
 
 Recherche avancée 
 
 
 Bassins d'emploi 
 
 Aide 
 
 Aide à l'utilisation du site 
 
 
 Nous contacter 
 
 
 
 
 Nous suivre 
 
 
 Flux RSS des offres 
 
 
 
 
 Notre page Facebook 
 
 
 
 
 Notre compte Twitter 
 
 
 
 
 
 
 
 
 
 Portail  >  Offres  >  Offre UMR8520-EMMDUB-005 - Offre poste Ingénieur d'Etude - Optimisation de commutateur RF (H/F) 
 
 
 Offre poste Ingénieur d'Etude - Optimisation de commutateur RF (H/F) 
 
 
 
 Cette offre est disponible dans les langues suivantes :  -   Français - -   Anglais 
 
 
        Date Limite Candidature :  vendredi 28 février 2025 23:59:00 heure de Paris 
 
            Assurez-vous que votre  profil candidat  soit correctement renseigné avant de postuler
         
 
 
 Informations générales Intitulé de l'offre :  Offre poste Ingénieur d'Etude - Optimisation de commutateur RF (H/F) 
 Référence : UMR8520-EMMDUB-005 
Nombre de Postes : 1 
Lieu de travail :  VILLENEUVE D ASCQ 
Date de publication :  vendredi 7 février 2025 
Type de contrat :  IT en contrat CDD 
Durée du contrat : 10 mois 
Date d'embauche prévue : 1 mars 2025 Quotité de travail :  Complet 
Rémunération :  à partir de 2491€ brut mensuel en fonction de l'expérience 
Niveau d'études souhaité :  BAC+3/4 
Expérience souhaitée :  Indifférent 
BAP : C - Sciences de l'Ingénieur et  instrumentation scientifique 
Emploi type :  Ingénieur-e électronicien-ne 
 
 Missions 
 Les étages RF frontaux évoluent en permanence pour supporter les normes associées aux derniers standards de communication. Chaque nouvelle génération s’accompagne de spécifications de plus en plus strictes en ce qui concerne la bande passante, les pertes, la linéarité et le bruit. Par conséquent, l’ingénierie de conception RF est continuellement en besoin de solutions technologiques pour pouvoir répondre à ces spécifications exigeantes. Les interrupteurs RF sont des composants importants des systèmes RF frontaux car ils permettent de propager sélectivement le signal à travers les chemins d'émission/réception à l'aide de commutateurs d'antenne, de puissance et de diversité pour répondre au nombre croissant de normes de communication. Il existe une demande pour des commutateurs à nombre élevé de pôles afin de pouvoir prendre en charge l'intégration de différentes normes de communication GSM, TD-SCDMA, WCDMA et LTE dans la même puce. Un autre exemple de l'utilisation exigeante des commutateurs est donné par l'agrégation de porteuses (CA) qui est une caractéristique clé des normes LTE-advanced et 5G. L'agrégation de porteuses impose de nouvelles spécifications extrêmement strictes en termes de bande passante opérationnelle, de perte d'insertion, d'isolation, de linéarité et de tenue en puissance.  La transmission de signal dans un commutateur RF est gouvernée par un système du premier ordre dont la constante de temps  Tau=Ron.Coff constitue un facteur de mérite (FoM) essentiel des commutateurs RF qui détermine sa bande passante. Actuellement la technologie RF SOI partiellement déplétée rencontre un énorme succès sur le marché des circuits de module front-end RF et constitue la technologie de commutateurs la plus répandue pour le meilleur compromis atteint en termes de i) résistance à l’état passant Ron, ii) capacité à l’état bloqué Coff, iii) métrique Tau=Ron.Coff, iv) tension de claquage BVDS sous forte puissance RF et v) rapport coût/performance. L’amélioration des performances de commutateurs RF représente un exercice de compromis difficile étant donné le niveau d’optimisation que l’ingénierie de transistor MOS a atteint aujourd’hui. A titre d’exemple, tout ce qui tend à améliorer un paramètre (ex : réduction de Ron) contribue à détériorer les autres (ex : réduction de BVDS et de Coff).  Au-delà des leviers d’optimisation évidents que constituent l’épaisseur du film silicium sur isolant tSOI et de la longueur effective de grille du switch LG, l'introduction du substrat SOI (Silicon-on-Insulator) à haute résistivité ( plus de 1 kohm.cm) a constitué une percée pour l'épanouissement des technologies RF sur silicium. Un grand nombre de démonstrations de commutateurs a été rapporté depuis une décennie. Les dernières innovations dans le domaine des substrats SOI a conduit au développement de deux types de plaquettes : le substrat SOI à haute résistivité (HR-SOI) et le substrat SOI introduisant une couche de piégeage sous l’oxyde enterré (Trap-Rich, TR-SOI) induisant un verrouillage du potentiel du substrat. Dans le premier cas (HR-SOI), malgré une résistivité de substrat supérieure à 1 kΩ.cm, l’existence d’une couche de conduction superficielle parasite se formant à l'interface entre l'oxyde enterré (BOX) et le substrat de silicium (Si handler) est invoquée comme facteur limitant responsable des pertes dissipatives d’insertion et de non-linéarité. Dans le second cas (TR-SOI), cet effet est atténué par l'introduction d'une couche de polysilicium naturellement riche en pièges qui verrouille fermement le potentiel et empêchent la formation d'une couche de conduction parasite. L’atténuation des pertes et la linéarité des circuits s’en trouvent fortement améliorés comme cela a été démontré dans la littérature.  L'accroissement des performances des commutateurs RF a de profondes répercussions sur l'ensemble du front-end RF. Par exemple, la réduction des pertes des commutateurs de 0,1 dB permet d’améliorer l'efficacité d’émission de 1%. Cette quête peut impliquer un cycle de développement typique de deux ans illustrant l’effort considérable à déployer pour un gain incrémental de performance. Quel que soit l’option de substrat sélectionnée et au-delà des efforts de conception de circuit ou de topologie de masque, les marges de performance s’avèrent être de plus en plus difficiles à glaner. Après avoir épuisé les meilleures options d’architecture au niveau du dispositif et de conception au niveau du circuit, les gains de performance à venir nécessitent des solutions en rupture dépassant les leviers usuels que sont l’épaisseur de couche SOI et la longueur de grille.  Les travaux envisagés ont pour objectif d’explorer le potentiel que représente l’introduction de microcavités dans le réseau d’interconnexion (BEOL) des technologies RF-SOI-CMOS. L’organisation du programme de travail est le suivant: - Simulation de procédés et de dispositifs (TCAD) pour la modélisation et la confrontation expérimentale : étude paramétrique de l’impact des microcavités BEOL - Méthodologie et développement de procédés d'enlèvement de matière (Laser, FIB, RIE) appliqués aux microcavités BEOL en face avant - Application des technologies de microcavités au sein du réseau d’interconnexion (BEOL) - Caractérisation physique et électrique du procédé visant la réduction du couplage Coff associé au BEOL dans une version avancée de la technologie 130nm RFSOI  - Développement d’un procédé de passivation par dépôt d’un liner de nitrure d’aluminium : étude exploratoire comparative de dépôt ALD ou par pulvérisation cathodique. Caractérisation physique et thermique des couches d’AlN 
 
 Activités 
 Les tâches suivantes seront envisagées : •	Conception et simulation électromagnétique de structures de commutateurs RF-SOI-CMOS à l’aide du code ADS/Momentum.  •	Etude paramétrique de la gravure FIB de la matrice diélectrique du réseau d’interconnxion  •	Caractérisation analytique des procédés de gravure (SEM, FIB, profilométrie optique, XPS …) •	Mesures de paramètres S et extraction de la résistance à l’éta passant Ron et de la capacité à l’état bloqué Coff. •	Benchmarking et positionnement des résultats par rapport à l’état de l’art  
 
 Compétences 
 Ce poste est destiné à un(e) candidat(e) intéressé(e) par la microfabrication, la modélisation/simulation dans le domaine de l'électromagnétisme (RF). Les candidats potentiels doivent : •	Être titulaire d'un master ou d’un diplôme d’ingénieur •	Des connaissances dans le domaine de la microfabrication, des techniques de salle blanche et/ou des applications laser sont requises •	Parler couramment l'anglais (parlé et écrit) et démontrer un savoir-faire en matière de rédaction rapports et de publications. •	Être capable de travailler de manière indépendante et de prendre des initiatives  •	Intégrer le travail de groupe et la dynamique d'un laboratoire commun 
 
 Contexte de travail 
 Les travaux seront menés au sein du groupe de microélectronique du silicium de l'IEMN (Lille-France) dans le cadre du laboratoire commun IEMN-STMicroelectronics. Le groupe qui accueille le candidat possède une expertise reconnue dans le domaine de la micro-nanofabrication et de la caractérisation radiofréquence de composants semiconducteur.  Le poste se situe dans un secteur relevant de la protection du potentiel scientifique et technique (PPST), et nécessite donc, conformément à la réglementation, que votre arrivée soit autorisée par l'autorité compétente du MESR. 
 
 Contraintes et risques 
 Missions de courtes durée en France et à l’étranger (Réunions de projet, conférences….) 
 
 
 
 
 
         
     
 
 
 
 
 
 
 Logo Republique Française et CNRS 
 
 
 
 
 
 Aide 
 
 
 Plan du site 
 
 
 Nous contacter 
 
 
 Mentions Légales 
 
 
 CGU 
 
 
 Donnees Personnelles 
 
 
 Cookies 
 
 
 
 
 
 
 Français 
 
 
 English 
 
 
 
 
 
 Logo HRS4R 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
