# FPGA与可重构系统

## FPGA简介

### 可编程逻辑器件的发展
- PLD
- CPLD: 容量不够大，不可以直接在里面实现计算
- **FPGA**:基于LUT

### FPGA的硬件结构
- 可配置逻辑单元（CLB）
  - LUT
  - FF
  - 可编程互联开关Switch
    - connection
    - routing

#### 互联结构
- 岛型: CB（Connection Box）与SB（Switch Box）连接CLB
- Tile型: GRM（General Routing Matrix）合并了SB与CB

#### 作为计算资源
- **高度并行**: 高性能计算

### FPGA编程
- 古早:原理图
- HDL
- 编译->配置文件/bitstream

#### HLS（高层次综合）
- 高层次算法描述
->RTL硬件描述
- 为特定的应用定义硬件微结构
- **Chisel**
  - 描述电路结构
  - 利用编程语言的高级特性
  - 提高了通用性

## 可重构系统
- 可变的硬件逻辑，以适应不同的问题
- Domain-Specific Architecture

  
### 定制计算
- CPU计算基于**指令流**，在**时间**上分解计算
- 定制计算基于**数据流**，可以高度空间并行，在**空间**上分解计算
- 优点
  - 省去取指译码
  - 灵活位宽
- 可重构计算
  - 基于**指令流+配置流**
- 不同计算方式的对比
  - p33 CGRA 五边形战士 

### 可重构系统体系结构
- 传统处理器+可重构部件
- 可重构控制器（controller） + 可重构
数据通路（datapath）
- 耦合方式:
  - 与CPU耦合越远，粒度越大，实现功能更复杂
- 重构方式
  - 静态
  - 动态
- 并行
  - 指令级
  - 任务级
  - 数据级

### 可重构系统实例
- 协处理器
- 总线加速: 一部分数据在可重构部分进行处理，减轻CPU负担

### 软硬件协同设计
- 计算密集计算内核
- 硬件加速比
- 软硬件数据交换通信代价

### 语言
- HDL
- C为基础的高级语言
- C/C++
- 并行语言

### FPGA vs ASIC
- 优点
  - 成本
  - 开发时间
- 缺点
  - 性能: 面积、延迟、功耗，一个数量级差别
- 相较CGRA
  - “位”粒度过细
  - 布线资源占面积大
  - 复杂互连，配置速度慢

