<?xml version="1.0" encoding="utf-8" standalone="yes"?><rss version="2.0" xmlns:atom="http://www.w3.org/2005/Atom"><channel><title>Eda on lxulxu's blog</title><link>https://lxulxu.github.io/tags/eda/</link><description>Recent content in Eda on lxulxu's blog</description><generator>Hugo</generator><language>en-us</language><lastBuildDate>Tue, 04 Mar 2025 00:00:00 +0000</lastBuildDate><atom:link href="https://lxulxu.github.io/tags/eda/index.xml" rel="self" type="application/rss+xml"/><item><title>FPGA设计流程与EDA工具架构解析——以Vivado为例</title><link>https://lxulxu.github.io/posts/eda-tool-functionality-modules/</link><pubDate>Tue, 04 Mar 2025 00:00:00 +0000</pubDate><guid>https://lxulxu.github.io/posts/eda-tool-functionality-modules/</guid><description>&lt;h2 id="fpga设计流程概览"&gt;FPGA设计流程概览&lt;/h2&gt;
&lt;p&gt;FPGA设计遵循一个由上至下的流程，主要包括以下阶段：&lt;/p&gt;
&lt;ol&gt;
&lt;li&gt;&lt;strong&gt;功能设计/RTL&lt;/strong&gt;：使用HDL(Verilog/VHDL)编写代码，进行功能仿真验证&lt;/li&gt;
&lt;li&gt;&lt;strong&gt;逻辑综合&lt;/strong&gt;：RTL转换为门级网表，进行逻辑优化&lt;/li&gt;
&lt;li&gt;&lt;strong&gt;物理设计&lt;/strong&gt;：包括布局（确定各单元具体位置）和布线（实现单元间互连）&lt;/li&gt;
&lt;li&gt;&lt;strong&gt;物理验证&lt;/strong&gt;：设计规则检查、时序分析、功耗评估&lt;/li&gt;
&lt;li&gt;&lt;strong&gt;比特流生成&lt;/strong&gt;：生成FPGA配置文件&lt;/li&gt;
&lt;li&gt;&lt;strong&gt;硬件配置与调试&lt;/strong&gt;：将设计烧录到FPGA并进行系统测试&lt;/li&gt;
&lt;/ol&gt;
&lt;p&gt;一个典型的Vivado项目管理tcl脚本示例：&lt;/p&gt;
&lt;div class="highlight"&gt;&lt;pre tabindex="0" style="color:#ebdbb2;background-color:#282828;-moz-tab-size:4;-o-tab-size:4;tab-size:4;"&gt;&lt;code class="language-tcl" data-lang="tcl"&gt;&lt;span style="display:flex;"&gt;&lt;span style="white-space:pre;-webkit-user-select:none;user-select:none;margin-right:0.4em;padding:0 0.4em 0 0.4em;color:#756d59"&gt; 1&lt;/span&gt;&lt;span&gt;&lt;span style="color:#928374;font-style:italic"&gt;# 创建并配置项目
&lt;/span&gt;&lt;/span&gt;&lt;/span&gt;&lt;span style="display:flex;"&gt;&lt;span style="white-space:pre;-webkit-user-select:none;user-select:none;margin-right:0.4em;padding:0 0.4em 0 0.4em;color:#756d59"&gt; 2&lt;/span&gt;&lt;span&gt;&lt;span style="color:#928374;font-style:italic"&gt;&lt;/span&gt;create_project myproject .&lt;span style="color:#fe8019"&gt;/&lt;/span&gt;myproject &lt;span style="color:#fe8019"&gt;-&lt;/span&gt;part xc7a100tcsg324-1
&lt;/span&gt;&lt;/span&gt;&lt;span style="display:flex;"&gt;&lt;span style="white-space:pre;-webkit-user-select:none;user-select:none;margin-right:0.4em;padding:0 0.4em 0 0.4em;color:#756d59"&gt; 3&lt;/span&gt;&lt;span&gt;
&lt;/span&gt;&lt;/span&gt;&lt;span style="display:flex;"&gt;&lt;span style="white-space:pre;-webkit-user-select:none;user-select:none;margin-right:0.4em;padding:0 0.4em 0 0.4em;color:#756d59"&gt; 4&lt;/span&gt;&lt;span&gt;&lt;span style="color:#928374;font-style:italic"&gt;# 添加设计文件
&lt;/span&gt;&lt;/span&gt;&lt;/span&gt;&lt;span style="display:flex;"&gt;&lt;span style="white-space:pre;-webkit-user-select:none;user-select:none;margin-right:0.4em;padding:0 0.4em 0 0.4em;color:#756d59"&gt; 5&lt;/span&gt;&lt;span&gt;&lt;span style="color:#928374;font-style:italic"&gt;&lt;/span&gt;add_files &lt;span style="color:#fe8019"&gt;-&lt;/span&gt;fileset sources_1 .&lt;span style="color:#fe8019"&gt;/&lt;/span&gt;src&lt;span style="color:#fe8019"&gt;/&lt;/span&gt;design&lt;span style="color:#fe8019"&gt;/&lt;/span&gt;
&lt;/span&gt;&lt;/span&gt;&lt;span style="display:flex;"&gt;&lt;span style="white-space:pre;-webkit-user-select:none;user-select:none;margin-right:0.4em;padding:0 0.4em 0 0.4em;color:#756d59"&gt; 6&lt;/span&gt;&lt;span&gt;add_files &lt;span style="color:#fe8019"&gt;-&lt;/span&gt;fileset constrs_1 .&lt;span style="color:#fe8019"&gt;/&lt;/span&gt;src&lt;span style="color:#fe8019"&gt;/&lt;/span&gt;constraints&lt;span style="color:#fe8019"&gt;/&lt;/span&gt;
&lt;/span&gt;&lt;/span&gt;&lt;span style="display:flex;"&gt;&lt;span style="white-space:pre;-webkit-user-select:none;user-select:none;margin-right:0.4em;padding:0 0.4em 0 0.4em;color:#756d59"&gt; 7&lt;/span&gt;&lt;span&gt;
&lt;/span&gt;&lt;/span&gt;&lt;span style="display:flex;"&gt;&lt;span style="white-space:pre;-webkit-user-select:none;user-select:none;margin-right:0.4em;padding:0 0.4em 0 0.4em;color:#756d59"&gt; 8&lt;/span&gt;&lt;span&gt;&lt;span style="color:#928374;font-style:italic"&gt;# 设置顶层模块
&lt;/span&gt;&lt;/span&gt;&lt;/span&gt;&lt;span style="display:flex;"&gt;&lt;span style="white-space:pre;-webkit-user-select:none;user-select:none;margin-right:0.4em;padding:0 0.4em 0 0.4em;color:#756d59"&gt; 9&lt;/span&gt;&lt;span&gt;&lt;span style="color:#928374;font-style:italic"&gt;&lt;/span&gt;set_property top top_module &lt;span style="color:#fe8019"&gt;[&lt;/span&gt;current_fileset&lt;span style="color:#fe8019"&gt;]&lt;/span&gt;
&lt;/span&gt;&lt;/span&gt;&lt;span style="display:flex;"&gt;&lt;span style="white-space:pre;-webkit-user-select:none;user-select:none;margin-right:0.4em;padding:0 0.4em 0 0.4em;color:#756d59"&gt;10&lt;/span&gt;&lt;span&gt;
&lt;/span&gt;&lt;/span&gt;&lt;span style="display:flex;"&gt;&lt;span style="white-space:pre;-webkit-user-select:none;user-select:none;margin-right:0.4em;padding:0 0.4em 0 0.4em;color:#756d59"&gt;11&lt;/span&gt;&lt;span&gt;&lt;span style="color:#928374;font-style:italic"&gt;# 创建综合运行
&lt;/span&gt;&lt;/span&gt;&lt;/span&gt;&lt;span style="display:flex;"&gt;&lt;span style="white-space:pre;-webkit-user-select:none;user-select:none;margin-right:0.4em;padding:0 0.4em 0 0.4em;color:#756d59"&gt;12&lt;/span&gt;&lt;span&gt;&lt;span style="color:#928374;font-style:italic"&gt;&lt;/span&gt;create_run &lt;span style="color:#fe8019"&gt;-&lt;/span&gt;flow &lt;span style="color:#fe8019"&gt;{&lt;/span&gt;Vivado Synthesis &lt;span style="color:#d3869b"&gt;2022&lt;/span&gt;&lt;span style="color:#fe8019"&gt;}&lt;/span&gt; synth_1
&lt;/span&gt;&lt;/span&gt;&lt;span style="display:flex;"&gt;&lt;span style="white-space:pre;-webkit-user-select:none;user-select:none;margin-right:0.4em;padding:0 0.4em 0 0.4em;color:#756d59"&gt;13&lt;/span&gt;&lt;span&gt;set_property strategy &lt;span style="color:#b8bb26"&gt;&amp;#34;Flow_PerfOptimized_high&amp;#34;&lt;/span&gt; &lt;span style="color:#fe8019"&gt;[&lt;/span&gt;get_runs synth_1&lt;span style="color:#fe8019"&gt;]&lt;/span&gt;
&lt;/span&gt;&lt;/span&gt;&lt;span style="display:flex;"&gt;&lt;span style="white-space:pre;-webkit-user-select:none;user-select:none;margin-right:0.4em;padding:0 0.4em 0 0.4em;color:#756d59"&gt;14&lt;/span&gt;&lt;span&gt;
&lt;/span&gt;&lt;/span&gt;&lt;span style="display:flex;"&gt;&lt;span style="white-space:pre;-webkit-user-select:none;user-select:none;margin-right:0.4em;padding:0 0.4em 0 0.4em;color:#756d59"&gt;15&lt;/span&gt;&lt;span&gt;&lt;span style="color:#928374;font-style:italic"&gt;# 创建实现运行
&lt;/span&gt;&lt;/span&gt;&lt;/span&gt;&lt;span style="display:flex;"&gt;&lt;span style="white-space:pre;-webkit-user-select:none;user-select:none;margin-right:0.4em;padding:0 0.4em 0 0.4em;color:#756d59"&gt;16&lt;/span&gt;&lt;span&gt;&lt;span style="color:#928374;font-style:italic"&gt;&lt;/span&gt;create_run &lt;span style="color:#fe8019"&gt;-&lt;/span&gt;flow &lt;span style="color:#fe8019"&gt;{&lt;/span&gt;Vivado Implementation &lt;span style="color:#d3869b"&gt;2022&lt;/span&gt;&lt;span style="color:#fe8019"&gt;}&lt;/span&gt; &lt;span style="color:#fe8019"&gt;-&lt;/span&gt;parent_run synth_1 impl_1
&lt;/span&gt;&lt;/span&gt;&lt;span style="display:flex;"&gt;&lt;span style="white-space:pre;-webkit-user-select:none;user-select:none;margin-right:0.4em;padding:0 0.4em 0 0.4em;color:#756d59"&gt;17&lt;/span&gt;&lt;span&gt;set_property strategy &lt;span style="color:#b8bb26"&gt;&amp;#34;Performance_Explore&amp;#34;&lt;/span&gt; &lt;span style="color:#fe8019"&gt;[&lt;/span&gt;get_runs impl_1&lt;span style="color:#fe8019"&gt;]&lt;/span&gt;
&lt;/span&gt;&lt;/span&gt;&lt;/code&gt;&lt;/pre&gt;&lt;/div&gt;&lt;h2 id="核心功能模块"&gt;核心功能模块&lt;/h2&gt;
&lt;h3 id="逻辑综合模块"&gt;逻辑综合模块&lt;/h3&gt;
&lt;p&gt;将RTL代码转换为适合目标FPGA架构的门级网表，主要包括三个子功能：&lt;/p&gt;</description></item></channel></rss>