TimeQuest Timing Analyzer report for MCB_AVL_IP_TOP
Thu May 31 13:41:55 2012
Quartus II Version 10.1 Build 197 01/19/2011 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'sys_clk'
 13. Slow Model Hold: 'sys_clk'
 14. Slow Model Minimum Pulse Width: 'sys_clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'sys_clk'
 27. Fast Model Hold: 'sys_clk'
 28. Fast Model Minimum Pulse Width: 'sys_clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Propagation Delay
 34. Minimum Propagation Delay
 35. Multicorner Timing Analysis Summary
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Progagation Delay
 41. Minimum Progagation Delay
 42. Setup Transfers
 43. Hold Transfers
 44. Report TCCS
 45. Report RSKM
 46. Unconstrained Paths
 47. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 10.1 Build 197 01/19/2011 Service Pack 1 SJ Full Version ;
; Revision Name      ; MCB_AVL_IP_TOP                                                   ;
; Device Family      ; Cyclone II                                                       ;
; Device Name        ; EP2C35F672C6                                                     ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Combined                                                         ;
; Rise/Fall Delays   ; Unavailable                                                      ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+--------------------------------------------------------+
; SDC File List                                          ;
+--------------------+--------+--------------------------+
; SDC File Path      ; Status ; Read at                  ;
+--------------------+--------+--------------------------+
; MCB_AVL_IP_TOP.sdc ; OK     ; Thu May 31 13:41:54 2012 ;
+--------------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                        ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+
; sys_clk    ; Base ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { csi_clockreset_clk } ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 226.76 MHz ; 226.76 MHz      ; sys_clk    ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; sys_clk ; 5.590 ; 0.000         ;
+---------+-------+---------------+


+---------------------------------+
; Slow Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; sys_clk ; 0.391 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------+-------+----------------------+
; Clock   ; Slack ; End Point TNS        ;
+---------+-------+----------------------+
; sys_clk ; 4.000 ; 0.000                ;
+---------+-------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'sys_clk'                                                                                                                                                                                                                                                                             ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                   ; To Node                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 5.590 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_rd    ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[8]                                                         ; sys_clk      ; sys_clk     ; 10.000       ; -0.008     ; 4.438      ;
; 5.590 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_rd    ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[9]                                                         ; sys_clk      ; sys_clk     ; 10.000       ; -0.008     ; 4.438      ;
; 5.590 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_rd    ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[10]                                                        ; sys_clk      ; sys_clk     ; 10.000       ; -0.008     ; 4.438      ;
; 5.590 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_rd    ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[11]                                                        ; sys_clk      ; sys_clk     ; 10.000       ; -0.008     ; 4.438      ;
; 5.590 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_rd    ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[12]                                                        ; sys_clk      ; sys_clk     ; 10.000       ; -0.008     ; 4.438      ;
; 5.590 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_rd    ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[13]                                                        ; sys_clk      ; sys_clk     ; 10.000       ; -0.008     ; 4.438      ;
; 5.590 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_rd    ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[14]                                                        ; sys_clk      ; sys_clk     ; 10.000       ; -0.008     ; 4.438      ;
; 5.590 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_rd    ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[15]                                                        ; sys_clk      ; sys_clk     ; 10.000       ; -0.008     ; 4.438      ;
; 5.626 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_REF_CTRL:mcb_ref_ctrl0|r_ref_alert                                  ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ba[1]                                                                        ; sys_clk      ; sys_clk     ; 10.000       ; -0.013     ; 4.397      ;
; 5.697 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_REF_CTRL:mcb_ref_ctrl0|r_ref_alert                                  ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ba[0]                                                                        ; sys_clk      ; sys_clk     ; 10.000       ; -0.013     ; 4.326      ;
; 5.768 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_REF_CTRL:mcb_ref_ctrl0|r_ref_alert                                  ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ra[11]                                                                       ; sys_clk      ; sys_clk     ; 10.000       ; -0.013     ; 4.255      ;
; 5.820 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[1]                                  ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[0]                                                         ; sys_clk      ; sys_clk     ; 10.000       ; -0.013     ; 4.203      ;
; 5.820 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[1]                                  ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[1]                                                         ; sys_clk      ; sys_clk     ; 10.000       ; -0.013     ; 4.203      ;
; 5.820 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[1]                                  ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[2]                                                         ; sys_clk      ; sys_clk     ; 10.000       ; -0.013     ; 4.203      ;
; 5.820 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[1]                                  ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[3]                                                         ; sys_clk      ; sys_clk     ; 10.000       ; -0.013     ; 4.203      ;
; 5.820 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[1]                                  ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[4]                                                         ; sys_clk      ; sys_clk     ; 10.000       ; -0.013     ; 4.203      ;
; 5.820 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[1]                                  ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[5]                                                         ; sys_clk      ; sys_clk     ; 10.000       ; -0.013     ; 4.203      ;
; 5.820 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[1]                                  ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[6]                                                         ; sys_clk      ; sys_clk     ; 10.000       ; -0.013     ; 4.203      ;
; 5.820 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[1]                                  ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[7]                                                         ; sys_clk      ; sys_clk     ; 10.000       ; -0.013     ; 4.203      ;
; 5.820 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[1]                                  ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[8]                                                         ; sys_clk      ; sys_clk     ; 10.000       ; -0.013     ; 4.203      ;
; 5.820 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[1]                                  ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[9]                                                         ; sys_clk      ; sys_clk     ; 10.000       ; -0.013     ; 4.203      ;
; 5.820 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[1]                                  ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[10]                                                        ; sys_clk      ; sys_clk     ; 10.000       ; -0.013     ; 4.203      ;
; 5.820 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[1]                                  ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[11]                                                        ; sys_clk      ; sys_clk     ; 10.000       ; -0.013     ; 4.203      ;
; 5.820 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[1]                                  ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[12]                                                        ; sys_clk      ; sys_clk     ; 10.000       ; -0.013     ; 4.203      ;
; 5.820 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[1]                                  ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[13]                                                        ; sys_clk      ; sys_clk     ; 10.000       ; -0.013     ; 4.203      ;
; 5.820 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[1]                                  ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[14]                                                        ; sys_clk      ; sys_clk     ; 10.000       ; -0.013     ; 4.203      ;
; 5.820 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[1]                                  ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[15]                                                        ; sys_clk      ; sys_clk     ; 10.000       ; -0.013     ; 4.203      ;
; 5.839 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_REF_CTRL:mcb_ref_ctrl0|r_ref_alert                                  ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ra[10]                                                                       ; sys_clk      ; sys_clk     ; 10.000       ; -0.013     ; 4.184      ;
; 5.866 ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_bb                                                                           ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ba[1]                                                                        ; sys_clk      ; sys_clk     ; 10.000       ; -0.001     ; 4.169      ;
; 5.910 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_REF_CTRL:mcb_ref_ctrl0|r_ref_alert                                  ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ra[9]                                                                        ; sys_clk      ; sys_clk     ; 10.000       ; -0.013     ; 4.113      ;
; 5.937 ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_bb                                                                           ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ba[0]                                                                        ; sys_clk      ; sys_clk     ; 10.000       ; -0.001     ; 4.098      ;
; 5.981 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_REF_CTRL:mcb_ref_ctrl0|r_ref_alert                                  ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ra[8]                                                                        ; sys_clk      ; sys_clk     ; 10.000       ; -0.013     ; 4.042      ;
; 6.005 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_rd    ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[0]                                                         ; sys_clk      ; sys_clk     ; 10.000       ; 0.033      ; 4.064      ;
; 6.005 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_rd    ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[1]                                                         ; sys_clk      ; sys_clk     ; 10.000       ; 0.033      ; 4.064      ;
; 6.005 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_rd    ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[2]                                                         ; sys_clk      ; sys_clk     ; 10.000       ; 0.033      ; 4.064      ;
; 6.005 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_rd    ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[3]                                                         ; sys_clk      ; sys_clk     ; 10.000       ; 0.033      ; 4.064      ;
; 6.005 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_rd    ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[4]                                                         ; sys_clk      ; sys_clk     ; 10.000       ; 0.033      ; 4.064      ;
; 6.005 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_rd    ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[5]                                                         ; sys_clk      ; sys_clk     ; 10.000       ; 0.033      ; 4.064      ;
; 6.005 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_rd    ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[6]                                                         ; sys_clk      ; sys_clk     ; 10.000       ; 0.033      ; 4.064      ;
; 6.005 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_rd    ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[7]                                                         ; sys_clk      ; sys_clk     ; 10.000       ; 0.033      ; 4.064      ;
; 6.008 ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_bb                                                                           ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ra[11]                                                                       ; sys_clk      ; sys_clk     ; 10.000       ; -0.001     ; 4.027      ;
; 6.009 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_ready ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ba[1]                                                                        ; sys_clk      ; sys_clk     ; 10.000       ; -0.008     ; 4.019      ;
; 6.079 ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_bb                                                                           ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ra[10]                                                                       ; sys_clk      ; sys_clk     ; 10.000       ; -0.001     ; 3.956      ;
; 6.080 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_ready ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ba[0]                                                                        ; sys_clk      ; sys_clk     ; 10.000       ; -0.008     ; 3.948      ;
; 6.100 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[0]                                  ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[0]                                                         ; sys_clk      ; sys_clk     ; 10.000       ; -0.013     ; 3.923      ;
; 6.100 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[0]                                  ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[1]                                                         ; sys_clk      ; sys_clk     ; 10.000       ; -0.013     ; 3.923      ;
; 6.100 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[0]                                  ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[2]                                                         ; sys_clk      ; sys_clk     ; 10.000       ; -0.013     ; 3.923      ;
; 6.100 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[0]                                  ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[3]                                                         ; sys_clk      ; sys_clk     ; 10.000       ; -0.013     ; 3.923      ;
; 6.100 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[0]                                  ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[4]                                                         ; sys_clk      ; sys_clk     ; 10.000       ; -0.013     ; 3.923      ;
; 6.100 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[0]                                  ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[5]                                                         ; sys_clk      ; sys_clk     ; 10.000       ; -0.013     ; 3.923      ;
; 6.100 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[0]                                  ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[6]                                                         ; sys_clk      ; sys_clk     ; 10.000       ; -0.013     ; 3.923      ;
; 6.100 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[0]                                  ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[7]                                                         ; sys_clk      ; sys_clk     ; 10.000       ; -0.013     ; 3.923      ;
; 6.100 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[0]                                  ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[8]                                                         ; sys_clk      ; sys_clk     ; 10.000       ; -0.013     ; 3.923      ;
; 6.100 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[0]                                  ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[9]                                                         ; sys_clk      ; sys_clk     ; 10.000       ; -0.013     ; 3.923      ;
; 6.100 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[0]                                  ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[10]                                                        ; sys_clk      ; sys_clk     ; 10.000       ; -0.013     ; 3.923      ;
; 6.100 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[0]                                  ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[11]                                                        ; sys_clk      ; sys_clk     ; 10.000       ; -0.013     ; 3.923      ;
; 6.100 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[0]                                  ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[12]                                                        ; sys_clk      ; sys_clk     ; 10.000       ; -0.013     ; 3.923      ;
; 6.100 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[0]                                  ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[13]                                                        ; sys_clk      ; sys_clk     ; 10.000       ; -0.013     ; 3.923      ;
; 6.100 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[0]                                  ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[14]                                                        ; sys_clk      ; sys_clk     ; 10.000       ; -0.013     ; 3.923      ;
; 6.100 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[0]                                  ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[15]                                                        ; sys_clk      ; sys_clk     ; 10.000       ; -0.013     ; 3.923      ;
; 6.140 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_REF_CTRL:mcb_ref_ctrl0|r_ref_alert                                  ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ra[7]                                                                        ; sys_clk      ; sys_clk     ; 10.000       ; -0.013     ; 3.883      ;
; 6.150 ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_bb                                                                           ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ra[9]                                                                        ; sys_clk      ; sys_clk     ; 10.000       ; -0.001     ; 3.885      ;
; 6.151 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_ready ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ra[11]                                                                       ; sys_clk      ; sys_clk     ; 10.000       ; -0.008     ; 3.877      ;
; 6.176 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_REF_CTRL:mcb_ref_ctrl0|r_ref_alert                                  ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_bl[1]                                                                        ; sys_clk      ; sys_clk     ; 10.000       ; -0.012     ; 3.848      ;
; 6.176 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_REF_CTRL:mcb_ref_ctrl0|r_ref_alert                                  ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_bl[0]                                                                        ; sys_clk      ; sys_clk     ; 10.000       ; -0.012     ; 3.848      ;
; 6.209 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_wr    ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[0]                                                         ; sys_clk      ; sys_clk     ; 10.000       ; -0.013     ; 3.814      ;
; 6.209 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_wr    ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[1]                                                         ; sys_clk      ; sys_clk     ; 10.000       ; -0.013     ; 3.814      ;
; 6.209 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_wr    ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[2]                                                         ; sys_clk      ; sys_clk     ; 10.000       ; -0.013     ; 3.814      ;
; 6.209 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_wr    ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[3]                                                         ; sys_clk      ; sys_clk     ; 10.000       ; -0.013     ; 3.814      ;
; 6.209 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_wr    ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[4]                                                         ; sys_clk      ; sys_clk     ; 10.000       ; -0.013     ; 3.814      ;
; 6.209 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_wr    ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[5]                                                         ; sys_clk      ; sys_clk     ; 10.000       ; -0.013     ; 3.814      ;
; 6.209 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_wr    ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[6]                                                         ; sys_clk      ; sys_clk     ; 10.000       ; -0.013     ; 3.814      ;
; 6.209 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_wr    ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[7]                                                         ; sys_clk      ; sys_clk     ; 10.000       ; -0.013     ; 3.814      ;
; 6.209 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_wr    ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[8]                                                         ; sys_clk      ; sys_clk     ; 10.000       ; -0.013     ; 3.814      ;
; 6.209 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_wr    ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[9]                                                         ; sys_clk      ; sys_clk     ; 10.000       ; -0.013     ; 3.814      ;
; 6.209 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_wr    ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[10]                                                        ; sys_clk      ; sys_clk     ; 10.000       ; -0.013     ; 3.814      ;
; 6.209 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_wr    ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[11]                                                        ; sys_clk      ; sys_clk     ; 10.000       ; -0.013     ; 3.814      ;
; 6.209 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_wr    ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[12]                                                        ; sys_clk      ; sys_clk     ; 10.000       ; -0.013     ; 3.814      ;
; 6.209 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_wr    ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[13]                                                        ; sys_clk      ; sys_clk     ; 10.000       ; -0.013     ; 3.814      ;
; 6.209 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_wr    ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[14]                                                        ; sys_clk      ; sys_clk     ; 10.000       ; -0.013     ; 3.814      ;
; 6.209 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_wr    ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[15]                                                        ; sys_clk      ; sys_clk     ; 10.000       ; -0.013     ; 3.814      ;
; 6.211 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_REF_CTRL:mcb_ref_ctrl0|r_ref_alert                                  ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ra[6]                                                                        ; sys_clk      ; sys_clk     ; 10.000       ; -0.013     ; 3.812      ;
; 6.218 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_ready ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|Equal2~0_OTERM15    ; sys_clk      ; sys_clk     ; 10.000       ; 0.000      ; 3.818      ;
; 6.221 ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_bb                                                                           ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ra[8]                                                                        ; sys_clk      ; sys_clk     ; 10.000       ; -0.001     ; 3.814      ;
; 6.222 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_ready ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ra[10]                                                                       ; sys_clk      ; sys_clk     ; 10.000       ; -0.008     ; 3.806      ;
; 6.255 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|mcb_wdat_req~0_OTERM3                        ; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[9]                                                                  ; sys_clk      ; sys_clk     ; 10.000       ; 0.012      ; 3.793      ;
; 6.255 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|mcb_wdat_req~0_OTERM3                        ; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[8]                                                                  ; sys_clk      ; sys_clk     ; 10.000       ; 0.012      ; 3.793      ;
; 6.255 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|mcb_wdat_req~0_OTERM3                        ; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[7]                                                                  ; sys_clk      ; sys_clk     ; 10.000       ; 0.012      ; 3.793      ;
; 6.255 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|mcb_wdat_req~0_OTERM3                        ; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[6]                                                                  ; sys_clk      ; sys_clk     ; 10.000       ; 0.012      ; 3.793      ;
; 6.255 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|mcb_wdat_req~0_OTERM3                        ; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[5]                                                                  ; sys_clk      ; sys_clk     ; 10.000       ; 0.012      ; 3.793      ;
; 6.255 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|mcb_wdat_req~0_OTERM3                        ; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[4]                                                                  ; sys_clk      ; sys_clk     ; 10.000       ; 0.012      ; 3.793      ;
; 6.255 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|mcb_wdat_req~0_OTERM3                        ; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[3]                                                                  ; sys_clk      ; sys_clk     ; 10.000       ; 0.012      ; 3.793      ;
; 6.255 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|mcb_wdat_req~0_OTERM3                        ; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[2]                                                                  ; sys_clk      ; sys_clk     ; 10.000       ; 0.012      ; 3.793      ;
; 6.255 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|mcb_wdat_req~0_OTERM3                        ; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[1]                                                                  ; sys_clk      ; sys_clk     ; 10.000       ; 0.012      ; 3.793      ;
; 6.255 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|mcb_wdat_req~0_OTERM3                        ; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[11]                                                                 ; sys_clk      ; sys_clk     ; 10.000       ; 0.012      ; 3.793      ;
; 6.255 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|mcb_wdat_req~0_OTERM3                        ; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[10]                                                                 ; sys_clk      ; sys_clk     ; 10.000       ; 0.012      ; 3.793      ;
; 6.266 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_ready ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|Selector7~0_OTERM22 ; sys_clk      ; sys_clk     ; 10.000       ; 0.000      ; 3.770      ;
; 6.270 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_ready ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|Equal0~0_OTERM1                              ; sys_clk      ; sys_clk     ; 10.000       ; 0.000      ; 3.766      ;
; 6.271 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_act   ; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[9]                                                                  ; sys_clk      ; sys_clk     ; 10.000       ; 0.007      ; 3.772      ;
; 6.271 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_act   ; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[8]                                                                  ; sys_clk      ; sys_clk     ; 10.000       ; 0.007      ; 3.772      ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'sys_clk'                                                                                                                                                                                                                                                                              ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                   ; To Node                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; MCB_AVL_WRAP:mcb_avl_wrap0|axss_splt0_done                                                                  ; MCB_AVL_WRAP:mcb_avl_wrap0|axss_splt0_done                                                                  ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_REF_CTRL:mcb_ref_ctrl0|r_ref_alert                                  ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_REF_CTRL:mcb_ref_ctrl0|r_ref_alert                                  ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|MCB_INI_FSM:mcb_ini_fsm0|i_st_now.i_st_ready ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|MCB_INI_FSM:mcb_ini_fsm0|i_st_now.i_st_ready ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MCB_AVL_WRAP:mcb_avl_wrap0|axss_splt1_done                                                                  ; MCB_AVL_WRAP:mcb_avl_wrap0|axss_splt1_done                                                                  ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|c_cmd_cnt[0]                                 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|c_cmd_cnt[0]                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|c_cmd_cnt[1]                                 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|c_cmd_cnt[1]                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|c_cmd_cnt[2]                                 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|c_cmd_cnt[2]                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_rda_w ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_rda_w ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_wra_w ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_wra_w ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_trfc  ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_trfc  ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|MCB_INI_FSM:mcb_ini_fsm0|i_st_now.i_st_tmrd  ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|MCB_INI_FSM:mcb_ini_fsm0|i_st_now.i_st_tmrd  ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_cmd_cnt[1]                                 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_cmd_cnt[1]                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_cmd_cnt[2]                                 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_cmd_cnt[2]                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_cmd_cnt[0]                                 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_cmd_cnt[0]                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|MCB_INI_FSM:mcb_ini_fsm0|i_st_now.i_st_trfc  ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|MCB_INI_FSM:mcb_ini_fsm0|i_st_now.i_st_trfc  ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|c_bst_num[1]                                 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|c_bst_num[1]                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|c_bst_n_cnt[0]                               ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|c_bst_n_cnt[0]                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|c_bst_n_cnt[1]                               ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|c_bst_n_cnt[1]                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|c_bst_num[0]                                 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|c_bst_num[0]                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_rd_w  ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_rd_w  ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_wr_w  ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_wr_w  ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|MCB_INI_FSM:mcb_ini_fsm0|i_st_now.i_st_wait  ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|MCB_INI_FSM:mcb_ini_fsm0|i_st_now.i_st_wait  ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_wr_n                                                                         ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_wr_n                                                                         ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ref_n_cnt[0]                               ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ref_n_cnt[0]                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ref_n_cnt[1]                               ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ref_n_cnt[1]                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ref_n_cnt[2]                               ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ref_n_cnt[2]                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|MCB_INI_FSM:mcb_ini_fsm0|i_st_now.i_st_trp   ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|MCB_INI_FSM:mcb_ini_fsm0|i_st_now.i_st_trp   ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_nxt_wr_n                                                                     ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_nxt_wr_n                                                                     ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ini_w_cnt[0]                               ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ini_w_cnt[0]                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MCB_AVL_WRAP:mcb_avl_wrap0|axss_mcb_id                                                                      ; MCB_AVL_WRAP:mcb_avl_wrap0|axss_mcb_id                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MCB_AVL_WRAP:mcb_avl_wrap0|axss_id                                                                          ; MCB_AVL_WRAP:mcb_avl_wrap0|axss_id                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_wr    ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_wr    ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[1]                                  ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[1]                                  ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_idle  ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_idle  ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_cl    ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_cl    ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[0]                                  ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[0]                                  ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[3]                                  ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[3]                                  ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[2]                                  ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[2]                                  ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_cl_cnt[0]                                  ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_cl_cnt[0]                                  ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_cl_cnt[1]                                  ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_cl_cnt[1]                                  ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_rd    ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_rd    ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_pt[1]                                                                      ; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_pt[1]                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_pt[0]                                                                      ; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_pt[0]                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MCB_AVL_WRAP:mcb_avl_wrap0|rd_tx_pt[0]                                                                      ; MCB_AVL_WRAP:mcb_avl_wrap0|rd_tx_pt[0]                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MCB_AVL_WRAP:mcb_avl_wrap0|rd_tx_pt[1]                                                                      ; MCB_AVL_WRAP:mcb_avl_wrap0|rd_tx_pt[1]                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_cnt[3]                                                                     ; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_cnt[3]                                                                     ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_cnt[2]                                                                     ; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_cnt[2]                                                                     ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_cnt[1]                                                                     ; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_cnt[1]                                                                     ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_cnt[0]                                                                     ; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_cnt[0]                                                                     ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_cur_msk_sft[2]                                                             ; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_cur_msk_sft[2]                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.657      ;
; 0.516 ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[1]                                                         ; MCB_AVL_WRAP:mcb_avl_wrap0|avs_s1_readdata[1]                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.782      ;
; 0.516 ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[15]                                                        ; MCB_AVL_WRAP:mcb_avl_wrap0|avs_s1_readdata[15]                                                              ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.782      ;
; 0.517 ; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[1]                                                                  ; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[2]                                                                  ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.783      ;
; 0.517 ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[13]                                                        ; MCB_AVL_WRAP:mcb_avl_wrap0|avs_s1_readdata[13]                                                              ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.783      ;
; 0.517 ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_wbe[1]                                                                       ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|sdr_dqm[1]                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.783      ;
; 0.517 ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_nxt_wr_n                                                                     ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_wr_n                                                                         ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.783      ;
; 0.521 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ini_w_cnt[14]                              ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ini_w_cnt[14]                              ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[9]                                                                  ; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[10]                                                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[4]                                                         ; MCB_AVL_WRAP:mcb_avl_wrap0|avs_s1_readdata[4]                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.787      ;
; 0.522 ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[5]                                                         ; MCB_AVL_WRAP:mcb_avl_wrap0|avs_s1_readdata[5]                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.788      ;
; 0.522 ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_bl[1]                                                                        ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|c_bst_num[1]                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.788      ;
; 0.523 ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[10]                              ; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_cur_msk_sft[11]                                                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[6]                                                         ; MCB_AVL_WRAP:mcb_avl_wrap0|avs_s1_readdata[6]                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[7]                                                         ; MCB_AVL_WRAP:mcb_avl_wrap0|avs_s1_readdata[7]                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[11]                                                        ; MCB_AVL_WRAP:mcb_avl_wrap0|avs_s1_readdata[11]                                                              ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[14]                                                        ; MCB_AVL_WRAP:mcb_avl_wrap0|avs_s1_readdata[14]                                                              ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.789      ;
; 0.524 ; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|mcb_ca_rg[7]                                                        ; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|mcb_ca_rg[7]                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[8]                               ; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_cur_msk_sft[9]                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[3]                               ; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_cur_msk_sft[4]                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[9]                                                         ; MCB_AVL_WRAP:mcb_avl_wrap0|avs_s1_readdata[9]                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.790      ;
; 0.525 ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[9]                               ; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_cur_msk_sft[10]                                                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[6]                               ; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_cur_msk_sft[7]                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.791      ;
; 0.526 ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[5]                               ; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_cur_msk_sft[6]                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.792      ;
; 0.531 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_cl_cnt[1]                                  ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_cl    ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.797      ;
; 0.534 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_REF_CTRL:mcb_ref_ctrl0|r_ref_i_cnt[10]                              ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_REF_CTRL:mcb_ref_ctrl0|r_ref_i_cnt[10]                              ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.800      ;
; 0.534 ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_wbe[0]                                                                       ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|sdr_dqm[0]                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.800      ;
; 0.536 ; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[11]                                                                 ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_wbe[1]                                                                       ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.802      ;
; 0.537 ; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[11]                                                                 ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_wbe[0]                                                                       ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.803      ;
; 0.540 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[0]                                  ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[1]                                  ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.806      ;
; 0.542 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ref_n_cnt[2]                               ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ref_n_done                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.808      ;
; 0.546 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|c_cmd_cnt[0]                                 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|c_cmd_cnt[1]                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.812      ;
; 0.546 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|MCB_INI_FSM:mcb_ini_fsm0|i_st_now.i_st_lmr   ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|MCB_INI_FSM:mcb_ini_fsm0|i_st_now.i_st_tmrd  ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.812      ;
; 0.548 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|c_cmd_cnt[1]                                 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|c_cmd_cnt[2]                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.814      ;
; 0.549 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ini_w_done                                 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|MCB_INI_FSM:mcb_ini_fsm0|i_st_now.i_st_prea  ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.815      ;
; 0.549 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_cl    ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[2]                                  ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.815      ;
; 0.549 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_cl    ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_cl_cnt[1]                                  ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.815      ;
; 0.549 ; MCB_AVL_WRAP:mcb_avl_wrap0|rd_tx_pt[0]                                                                      ; MCB_AVL_WRAP:mcb_avl_wrap0|rd_tx_pt[1]                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.815      ;
; 0.551 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ini_w_done                                 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ini_w_cnt[0]                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.817      ;
; 0.551 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_cl    ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[3]                                  ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.817      ;
; 0.551 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_cl    ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_cl_cnt[0]                                  ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.817      ;
; 0.554 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_act   ; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|sdr_addr_rg[5]                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.820      ;
; 0.555 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_act   ; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|sdr_addr_rg[4]                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.821      ;
; 0.556 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ini_w_done                                 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|MCB_INI_FSM:mcb_ini_fsm0|i_st_now.i_st_wait  ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.822      ;
; 0.577 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_ref   ; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|sdr_addr_rg[3]                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.843      ;
; 0.579 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_ref   ; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|sdr_addr_rg[7]                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.845      ;
; 0.581 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_ref   ; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|sdr_addr_rg[2]                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.847      ;
; 0.659 ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[8]                                                         ; MCB_AVL_WRAP:mcb_avl_wrap0|avs_s1_readdata[8]                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.925      ;
; 0.660 ; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[6]                                                                  ; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[7]                                                                  ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.926      ;
; 0.662 ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[12]                                                        ; MCB_AVL_WRAP:mcb_avl_wrap0|avs_s1_readdata[12]                                                              ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.928      ;
; 0.663 ; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[7]                                                                  ; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[8]                                                                  ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.929      ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'sys_clk'                                                                                                                        ;
+-------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                         ;
+-------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------+
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|Equal0~0_OTERM34                                    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|Equal0~0_OTERM34                                    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|Equal1~1_OTERM32                                    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|Equal1~1_OTERM32                                    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[10] ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[10] ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[11] ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[11] ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[12] ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[12] ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[13] ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[13] ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[1]  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[1]  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[2]  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[2]  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[3]  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[3]  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[4]  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[4]  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[5]  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[5]  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[6]  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[6]  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[7]  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[7]  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[8]  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[8]  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[9]  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[9]  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~0         ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~0         ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~1         ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~1         ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~10        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~10        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~11        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~11        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~12        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~12        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~13        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~13        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~14        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~14        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~15        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~15        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~16        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~16        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~17        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~17        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~18        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~18        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~19        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~19        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~2         ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~2         ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~20        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~20        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~21        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~21        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~22        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~22        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~23        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~23        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~24        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~24        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~25        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~25        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~26        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~26        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~27        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~27        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~28        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~28        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~29        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~29        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~3         ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~3         ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~30        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~30        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~31        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~31        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~32        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~32        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~33        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~33        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~34        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~34        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~35        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~35        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~36        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~36        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~37        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~37        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~38        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~38        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~39        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~39        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~4         ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~4         ;
+-------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Setup Times                                                                             ;
+---------------------------+------------+--------+--------+------------+-----------------+
; Data Port                 ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------+------------+--------+--------+------------+-----------------+
; avs_s1_address[*]         ; sys_clk    ; 9.011  ; 9.011  ; Rise       ; sys_clk         ;
;  avs_s1_address[0]        ; sys_clk    ; 9.011  ; 9.011  ; Rise       ; sys_clk         ;
;  avs_s1_address[1]        ; sys_clk    ; 8.320  ; 8.320  ; Rise       ; sys_clk         ;
;  avs_s1_address[2]        ; sys_clk    ; 6.661  ; 6.661  ; Rise       ; sys_clk         ;
;  avs_s1_address[3]        ; sys_clk    ; 6.010  ; 6.010  ; Rise       ; sys_clk         ;
;  avs_s1_address[4]        ; sys_clk    ; 5.726  ; 5.726  ; Rise       ; sys_clk         ;
;  avs_s1_address[5]        ; sys_clk    ; 5.691  ; 5.691  ; Rise       ; sys_clk         ;
;  avs_s1_address[6]        ; sys_clk    ; 5.486  ; 5.486  ; Rise       ; sys_clk         ;
;  avs_s1_address[7]        ; sys_clk    ; 5.694  ; 5.694  ; Rise       ; sys_clk         ;
;  avs_s1_address[8]        ; sys_clk    ; 4.260  ; 4.260  ; Rise       ; sys_clk         ;
;  avs_s1_address[9]        ; sys_clk    ; 4.272  ; 4.272  ; Rise       ; sys_clk         ;
;  avs_s1_address[10]       ; sys_clk    ; 3.790  ; 3.790  ; Rise       ; sys_clk         ;
;  avs_s1_address[11]       ; sys_clk    ; 3.558  ; 3.558  ; Rise       ; sys_clk         ;
;  avs_s1_address[12]       ; sys_clk    ; 3.654  ; 3.654  ; Rise       ; sys_clk         ;
;  avs_s1_address[13]       ; sys_clk    ; 3.778  ; 3.778  ; Rise       ; sys_clk         ;
;  avs_s1_address[14]       ; sys_clk    ; 3.511  ; 3.511  ; Rise       ; sys_clk         ;
;  avs_s1_address[15]       ; sys_clk    ; 4.026  ; 4.026  ; Rise       ; sys_clk         ;
;  avs_s1_address[16]       ; sys_clk    ; 4.013  ; 4.013  ; Rise       ; sys_clk         ;
;  avs_s1_address[17]       ; sys_clk    ; 3.511  ; 3.511  ; Rise       ; sys_clk         ;
;  avs_s1_address[18]       ; sys_clk    ; 3.665  ; 3.665  ; Rise       ; sys_clk         ;
;  avs_s1_address[19]       ; sys_clk    ; 3.932  ; 3.932  ; Rise       ; sys_clk         ;
;  avs_s1_address[20]       ; sys_clk    ; 3.710  ; 3.710  ; Rise       ; sys_clk         ;
;  avs_s1_address[21]       ; sys_clk    ; 3.920  ; 3.920  ; Rise       ; sys_clk         ;
; avs_s1_beginbursttransfer ; sys_clk    ; 3.390  ; 3.390  ; Rise       ; sys_clk         ;
; avs_s1_burstcount[*]      ; sys_clk    ; 10.309 ; 10.309 ; Rise       ; sys_clk         ;
;  avs_s1_burstcount[0]     ; sys_clk    ; 9.832  ; 9.832  ; Rise       ; sys_clk         ;
;  avs_s1_burstcount[1]     ; sys_clk    ; 10.309 ; 10.309 ; Rise       ; sys_clk         ;
;  avs_s1_burstcount[2]     ; sys_clk    ; 9.617  ; 9.617  ; Rise       ; sys_clk         ;
;  avs_s1_burstcount[3]     ; sys_clk    ; 9.499  ; 9.499  ; Rise       ; sys_clk         ;
; avs_s1_byteenable[*]      ; sys_clk    ; 4.080  ; 4.080  ; Rise       ; sys_clk         ;
;  avs_s1_byteenable[0]     ; sys_clk    ; 4.080  ; 4.080  ; Rise       ; sys_clk         ;
;  avs_s1_byteenable[1]     ; sys_clk    ; 3.784  ; 3.784  ; Rise       ; sys_clk         ;
; avs_s1_read               ; sys_clk    ; 7.010  ; 7.010  ; Rise       ; sys_clk         ;
; avs_s1_write              ; sys_clk    ; 3.851  ; 3.851  ; Rise       ; sys_clk         ;
; avs_s1_writedata[*]       ; sys_clk    ; 3.571  ; 3.571  ; Rise       ; sys_clk         ;
;  avs_s1_writedata[0]      ; sys_clk    ; 2.880  ; 2.880  ; Rise       ; sys_clk         ;
;  avs_s1_writedata[1]      ; sys_clk    ; 3.383  ; 3.383  ; Rise       ; sys_clk         ;
;  avs_s1_writedata[2]      ; sys_clk    ; 3.163  ; 3.163  ; Rise       ; sys_clk         ;
;  avs_s1_writedata[3]      ; sys_clk    ; 3.311  ; 3.311  ; Rise       ; sys_clk         ;
;  avs_s1_writedata[4]      ; sys_clk    ; 3.193  ; 3.193  ; Rise       ; sys_clk         ;
;  avs_s1_writedata[5]      ; sys_clk    ; 3.210  ; 3.210  ; Rise       ; sys_clk         ;
;  avs_s1_writedata[6]      ; sys_clk    ; 3.184  ; 3.184  ; Rise       ; sys_clk         ;
;  avs_s1_writedata[7]      ; sys_clk    ; 3.182  ; 3.182  ; Rise       ; sys_clk         ;
;  avs_s1_writedata[8]      ; sys_clk    ; 3.318  ; 3.318  ; Rise       ; sys_clk         ;
;  avs_s1_writedata[9]      ; sys_clk    ; 3.303  ; 3.303  ; Rise       ; sys_clk         ;
;  avs_s1_writedata[10]     ; sys_clk    ; 3.571  ; 3.571  ; Rise       ; sys_clk         ;
;  avs_s1_writedata[11]     ; sys_clk    ; 3.512  ; 3.512  ; Rise       ; sys_clk         ;
;  avs_s1_writedata[12]     ; sys_clk    ; 3.324  ; 3.324  ; Rise       ; sys_clk         ;
;  avs_s1_writedata[13]     ; sys_clk    ; 2.888  ; 2.888  ; Rise       ; sys_clk         ;
;  avs_s1_writedata[14]     ; sys_clk    ; 3.332  ; 3.332  ; Rise       ; sys_clk         ;
;  avs_s1_writedata[15]     ; sys_clk    ; 3.293  ; 3.293  ; Rise       ; sys_clk         ;
; coe_dbf_dq_i[*]           ; sys_clk    ; 3.572  ; 3.572  ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[0]          ; sys_clk    ; 3.154  ; 3.154  ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[1]          ; sys_clk    ; 3.279  ; 3.279  ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[2]          ; sys_clk    ; 3.463  ; 3.463  ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[3]          ; sys_clk    ; 3.572  ; 3.572  ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[4]          ; sys_clk    ; 3.365  ; 3.365  ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[5]          ; sys_clk    ; 3.473  ; 3.473  ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[6]          ; sys_clk    ; 3.506  ; 3.506  ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[7]          ; sys_clk    ; 3.317  ; 3.317  ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[8]          ; sys_clk    ; 3.131  ; 3.131  ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[9]          ; sys_clk    ; 3.282  ; 3.282  ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[10]         ; sys_clk    ; 2.868  ; 2.868  ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[11]         ; sys_clk    ; 3.159  ; 3.159  ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[12]         ; sys_clk    ; 3.121  ; 3.121  ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[13]         ; sys_clk    ; 3.283  ; 3.283  ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[14]         ; sys_clk    ; 2.858  ; 2.858  ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[15]         ; sys_clk    ; 3.157  ; 3.157  ; Rise       ; sys_clk         ;
+---------------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------+
; Hold Times                                                                              ;
+---------------------------+------------+--------+--------+------------+-----------------+
; Data Port                 ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------+------------+--------+--------+------------+-----------------+
; avs_s1_address[*]         ; sys_clk    ; -3.281 ; -3.281 ; Rise       ; sys_clk         ;
;  avs_s1_address[0]        ; sys_clk    ; -3.367 ; -3.367 ; Rise       ; sys_clk         ;
;  avs_s1_address[1]        ; sys_clk    ; -3.337 ; -3.337 ; Rise       ; sys_clk         ;
;  avs_s1_address[2]        ; sys_clk    ; -3.808 ; -3.808 ; Rise       ; sys_clk         ;
;  avs_s1_address[3]        ; sys_clk    ; -3.507 ; -3.507 ; Rise       ; sys_clk         ;
;  avs_s1_address[4]        ; sys_clk    ; -3.305 ; -3.305 ; Rise       ; sys_clk         ;
;  avs_s1_address[5]        ; sys_clk    ; -3.342 ; -3.342 ; Rise       ; sys_clk         ;
;  avs_s1_address[6]        ; sys_clk    ; -3.299 ; -3.299 ; Rise       ; sys_clk         ;
;  avs_s1_address[7]        ; sys_clk    ; -3.440 ; -3.440 ; Rise       ; sys_clk         ;
;  avs_s1_address[8]        ; sys_clk    ; -4.030 ; -4.030 ; Rise       ; sys_clk         ;
;  avs_s1_address[9]        ; sys_clk    ; -4.042 ; -4.042 ; Rise       ; sys_clk         ;
;  avs_s1_address[10]       ; sys_clk    ; -3.560 ; -3.560 ; Rise       ; sys_clk         ;
;  avs_s1_address[11]       ; sys_clk    ; -3.328 ; -3.328 ; Rise       ; sys_clk         ;
;  avs_s1_address[12]       ; sys_clk    ; -3.424 ; -3.424 ; Rise       ; sys_clk         ;
;  avs_s1_address[13]       ; sys_clk    ; -3.548 ; -3.548 ; Rise       ; sys_clk         ;
;  avs_s1_address[14]       ; sys_clk    ; -3.281 ; -3.281 ; Rise       ; sys_clk         ;
;  avs_s1_address[15]       ; sys_clk    ; -3.796 ; -3.796 ; Rise       ; sys_clk         ;
;  avs_s1_address[16]       ; sys_clk    ; -3.783 ; -3.783 ; Rise       ; sys_clk         ;
;  avs_s1_address[17]       ; sys_clk    ; -3.281 ; -3.281 ; Rise       ; sys_clk         ;
;  avs_s1_address[18]       ; sys_clk    ; -3.435 ; -3.435 ; Rise       ; sys_clk         ;
;  avs_s1_address[19]       ; sys_clk    ; -3.702 ; -3.702 ; Rise       ; sys_clk         ;
;  avs_s1_address[20]       ; sys_clk    ; -3.480 ; -3.480 ; Rise       ; sys_clk         ;
;  avs_s1_address[21]       ; sys_clk    ; -3.690 ; -3.690 ; Rise       ; sys_clk         ;
; avs_s1_beginbursttransfer ; sys_clk    ; -0.535 ; -0.535 ; Rise       ; sys_clk         ;
; avs_s1_burstcount[*]      ; sys_clk    ; -4.048 ; -4.048 ; Rise       ; sys_clk         ;
;  avs_s1_burstcount[0]     ; sys_clk    ; -4.324 ; -4.324 ; Rise       ; sys_clk         ;
;  avs_s1_burstcount[1]     ; sys_clk    ; -4.810 ; -4.810 ; Rise       ; sys_clk         ;
;  avs_s1_burstcount[2]     ; sys_clk    ; -4.164 ; -4.164 ; Rise       ; sys_clk         ;
;  avs_s1_burstcount[3]     ; sys_clk    ; -4.048 ; -4.048 ; Rise       ; sys_clk         ;
; avs_s1_byteenable[*]      ; sys_clk    ; -3.554 ; -3.554 ; Rise       ; sys_clk         ;
;  avs_s1_byteenable[0]     ; sys_clk    ; -3.850 ; -3.850 ; Rise       ; sys_clk         ;
;  avs_s1_byteenable[1]     ; sys_clk    ; -3.554 ; -3.554 ; Rise       ; sys_clk         ;
; avs_s1_read               ; sys_clk    ; -3.694 ; -3.694 ; Rise       ; sys_clk         ;
; avs_s1_write              ; sys_clk    ; -0.914 ; -0.914 ; Rise       ; sys_clk         ;
; avs_s1_writedata[*]       ; sys_clk    ; -2.650 ; -2.650 ; Rise       ; sys_clk         ;
;  avs_s1_writedata[0]      ; sys_clk    ; -2.650 ; -2.650 ; Rise       ; sys_clk         ;
;  avs_s1_writedata[1]      ; sys_clk    ; -3.153 ; -3.153 ; Rise       ; sys_clk         ;
;  avs_s1_writedata[2]      ; sys_clk    ; -2.933 ; -2.933 ; Rise       ; sys_clk         ;
;  avs_s1_writedata[3]      ; sys_clk    ; -3.081 ; -3.081 ; Rise       ; sys_clk         ;
;  avs_s1_writedata[4]      ; sys_clk    ; -2.963 ; -2.963 ; Rise       ; sys_clk         ;
;  avs_s1_writedata[5]      ; sys_clk    ; -2.980 ; -2.980 ; Rise       ; sys_clk         ;
;  avs_s1_writedata[6]      ; sys_clk    ; -2.954 ; -2.954 ; Rise       ; sys_clk         ;
;  avs_s1_writedata[7]      ; sys_clk    ; -2.952 ; -2.952 ; Rise       ; sys_clk         ;
;  avs_s1_writedata[8]      ; sys_clk    ; -3.088 ; -3.088 ; Rise       ; sys_clk         ;
;  avs_s1_writedata[9]      ; sys_clk    ; -3.073 ; -3.073 ; Rise       ; sys_clk         ;
;  avs_s1_writedata[10]     ; sys_clk    ; -3.341 ; -3.341 ; Rise       ; sys_clk         ;
;  avs_s1_writedata[11]     ; sys_clk    ; -3.282 ; -3.282 ; Rise       ; sys_clk         ;
;  avs_s1_writedata[12]     ; sys_clk    ; -3.094 ; -3.094 ; Rise       ; sys_clk         ;
;  avs_s1_writedata[13]     ; sys_clk    ; -2.658 ; -2.658 ; Rise       ; sys_clk         ;
;  avs_s1_writedata[14]     ; sys_clk    ; -3.102 ; -3.102 ; Rise       ; sys_clk         ;
;  avs_s1_writedata[15]     ; sys_clk    ; -3.063 ; -3.063 ; Rise       ; sys_clk         ;
; coe_dbf_dq_i[*]           ; sys_clk    ; -2.628 ; -2.628 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[0]          ; sys_clk    ; -2.924 ; -2.924 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[1]          ; sys_clk    ; -3.049 ; -3.049 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[2]          ; sys_clk    ; -3.233 ; -3.233 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[3]          ; sys_clk    ; -3.342 ; -3.342 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[4]          ; sys_clk    ; -3.135 ; -3.135 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[5]          ; sys_clk    ; -3.243 ; -3.243 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[6]          ; sys_clk    ; -3.276 ; -3.276 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[7]          ; sys_clk    ; -3.087 ; -3.087 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[8]          ; sys_clk    ; -2.901 ; -2.901 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[9]          ; sys_clk    ; -3.052 ; -3.052 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[10]         ; sys_clk    ; -2.638 ; -2.638 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[11]         ; sys_clk    ; -2.929 ; -2.929 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[12]         ; sys_clk    ; -2.891 ; -2.891 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[13]         ; sys_clk    ; -3.053 ; -3.053 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[14]         ; sys_clk    ; -2.628 ; -2.628 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[15]         ; sys_clk    ; -2.927 ; -2.927 ; Rise       ; sys_clk         ;
+---------------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; avs_s1_readdata[*]   ; sys_clk    ; 6.577 ; 6.577 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[0]  ; sys_clk    ; 6.577 ; 6.577 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[1]  ; sys_clk    ; 6.348 ; 6.348 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[2]  ; sys_clk    ; 6.556 ; 6.556 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[3]  ; sys_clk    ; 6.348 ; 6.348 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[4]  ; sys_clk    ; 6.358 ; 6.358 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[5]  ; sys_clk    ; 6.555 ; 6.555 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[6]  ; sys_clk    ; 6.342 ; 6.342 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[7]  ; sys_clk    ; 6.557 ; 6.557 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[8]  ; sys_clk    ; 6.217 ; 6.217 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[9]  ; sys_clk    ; 6.344 ; 6.344 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[10] ; sys_clk    ; 6.341 ; 6.341 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[11] ; sys_clk    ; 6.052 ; 6.052 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[12] ; sys_clk    ; 6.385 ; 6.385 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[13] ; sys_clk    ; 6.063 ; 6.063 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[14] ; sys_clk    ; 6.356 ; 6.356 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[15] ; sys_clk    ; 6.354 ; 6.354 ; Rise       ; sys_clk         ;
; avs_s1_readdatavalid ; sys_clk    ; 7.557 ; 7.557 ; Rise       ; sys_clk         ;
; avs_s1_waitrequest   ; sys_clk    ; 9.759 ; 9.759 ; Rise       ; sys_clk         ;
; coe_dbf_dq_ie        ; sys_clk    ; 9.553 ; 9.553 ; Rise       ; sys_clk         ;
; coe_dbf_dq_o[*]      ; sys_clk    ; 6.681 ; 6.681 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[0]     ; sys_clk    ; 6.371 ; 6.371 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[1]     ; sys_clk    ; 6.348 ; 6.348 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[2]     ; sys_clk    ; 6.069 ; 6.069 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[3]     ; sys_clk    ; 6.681 ; 6.681 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[4]     ; sys_clk    ; 6.064 ; 6.064 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[5]     ; sys_clk    ; 6.576 ; 6.576 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[6]     ; sys_clk    ; 6.339 ; 6.339 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[7]     ; sys_clk    ; 6.296 ; 6.296 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[8]     ; sys_clk    ; 6.302 ; 6.302 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[9]     ; sys_clk    ; 6.408 ; 6.408 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[10]    ; sys_clk    ; 6.346 ; 6.346 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[11]    ; sys_clk    ; 6.341 ; 6.341 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[12]    ; sys_clk    ; 6.506 ; 6.506 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[13]    ; sys_clk    ; 6.284 ; 6.284 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[14]    ; sys_clk    ; 6.383 ; 6.383 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[15]    ; sys_clk    ; 6.391 ; 6.391 ; Rise       ; sys_clk         ;
; coe_dbf_dq_oe        ; sys_clk    ; 6.704 ; 6.704 ; Rise       ; sys_clk         ;
; coe_sdr_addr[*]      ; sys_clk    ; 8.132 ; 8.132 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[0]     ; sys_clk    ; 6.652 ; 6.652 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[1]     ; sys_clk    ; 7.399 ; 7.399 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[2]     ; sys_clk    ; 7.122 ; 7.122 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[3]     ; sys_clk    ; 7.191 ; 7.191 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[4]     ; sys_clk    ; 6.680 ; 6.680 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[5]     ; sys_clk    ; 7.182 ; 7.182 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[6]     ; sys_clk    ; 7.121 ; 7.121 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[7]     ; sys_clk    ; 7.104 ; 7.104 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[8]     ; sys_clk    ; 7.156 ; 7.156 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[9]     ; sys_clk    ; 8.132 ; 8.132 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[10]    ; sys_clk    ; 6.635 ; 6.635 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[11]    ; sys_clk    ; 7.136 ; 7.136 ; Rise       ; sys_clk         ;
; coe_sdr_ba[*]        ; sys_clk    ; 7.351 ; 7.351 ; Rise       ; sys_clk         ;
;  coe_sdr_ba[0]       ; sys_clk    ; 6.880 ; 6.880 ; Rise       ; sys_clk         ;
;  coe_sdr_ba[1]       ; sys_clk    ; 7.351 ; 7.351 ; Rise       ; sys_clk         ;
; coe_sdr_cas_n        ; sys_clk    ; 6.653 ; 6.653 ; Rise       ; sys_clk         ;
; coe_sdr_dqm[*]       ; sys_clk    ; 6.978 ; 6.978 ; Rise       ; sys_clk         ;
;  coe_sdr_dqm[0]      ; sys_clk    ; 6.978 ; 6.978 ; Rise       ; sys_clk         ;
;  coe_sdr_dqm[1]      ; sys_clk    ; 6.668 ; 6.668 ; Rise       ; sys_clk         ;
; coe_sdr_ras_n        ; sys_clk    ; 6.674 ; 6.674 ; Rise       ; sys_clk         ;
; coe_sdr_we_n         ; sys_clk    ; 6.917 ; 6.917 ; Rise       ; sys_clk         ;
+----------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; avs_s1_readdata[*]   ; sys_clk    ; 6.052 ; 6.052 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[0]  ; sys_clk    ; 6.577 ; 6.577 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[1]  ; sys_clk    ; 6.348 ; 6.348 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[2]  ; sys_clk    ; 6.556 ; 6.556 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[3]  ; sys_clk    ; 6.348 ; 6.348 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[4]  ; sys_clk    ; 6.358 ; 6.358 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[5]  ; sys_clk    ; 6.555 ; 6.555 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[6]  ; sys_clk    ; 6.342 ; 6.342 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[7]  ; sys_clk    ; 6.557 ; 6.557 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[8]  ; sys_clk    ; 6.217 ; 6.217 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[9]  ; sys_clk    ; 6.344 ; 6.344 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[10] ; sys_clk    ; 6.341 ; 6.341 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[11] ; sys_clk    ; 6.052 ; 6.052 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[12] ; sys_clk    ; 6.385 ; 6.385 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[13] ; sys_clk    ; 6.063 ; 6.063 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[14] ; sys_clk    ; 6.356 ; 6.356 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[15] ; sys_clk    ; 6.354 ; 6.354 ; Rise       ; sys_clk         ;
; avs_s1_readdatavalid ; sys_clk    ; 6.948 ; 6.948 ; Rise       ; sys_clk         ;
; avs_s1_waitrequest   ; sys_clk    ; 8.490 ; 8.490 ; Rise       ; sys_clk         ;
; coe_dbf_dq_ie        ; sys_clk    ; 9.553 ; 9.553 ; Rise       ; sys_clk         ;
; coe_dbf_dq_o[*]      ; sys_clk    ; 6.064 ; 6.064 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[0]     ; sys_clk    ; 6.371 ; 6.371 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[1]     ; sys_clk    ; 6.348 ; 6.348 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[2]     ; sys_clk    ; 6.069 ; 6.069 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[3]     ; sys_clk    ; 6.681 ; 6.681 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[4]     ; sys_clk    ; 6.064 ; 6.064 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[5]     ; sys_clk    ; 6.576 ; 6.576 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[6]     ; sys_clk    ; 6.339 ; 6.339 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[7]     ; sys_clk    ; 6.296 ; 6.296 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[8]     ; sys_clk    ; 6.302 ; 6.302 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[9]     ; sys_clk    ; 6.408 ; 6.408 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[10]    ; sys_clk    ; 6.346 ; 6.346 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[11]    ; sys_clk    ; 6.341 ; 6.341 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[12]    ; sys_clk    ; 6.506 ; 6.506 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[13]    ; sys_clk    ; 6.284 ; 6.284 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[14]    ; sys_clk    ; 6.383 ; 6.383 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[15]    ; sys_clk    ; 6.391 ; 6.391 ; Rise       ; sys_clk         ;
; coe_dbf_dq_oe        ; sys_clk    ; 6.704 ; 6.704 ; Rise       ; sys_clk         ;
; coe_sdr_addr[*]      ; sys_clk    ; 6.635 ; 6.635 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[0]     ; sys_clk    ; 6.652 ; 6.652 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[1]     ; sys_clk    ; 7.399 ; 7.399 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[2]     ; sys_clk    ; 7.122 ; 7.122 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[3]     ; sys_clk    ; 7.191 ; 7.191 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[4]     ; sys_clk    ; 6.680 ; 6.680 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[5]     ; sys_clk    ; 7.182 ; 7.182 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[6]     ; sys_clk    ; 7.121 ; 7.121 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[7]     ; sys_clk    ; 7.104 ; 7.104 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[8]     ; sys_clk    ; 7.156 ; 7.156 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[9]     ; sys_clk    ; 8.132 ; 8.132 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[10]    ; sys_clk    ; 6.635 ; 6.635 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[11]    ; sys_clk    ; 7.136 ; 7.136 ; Rise       ; sys_clk         ;
; coe_sdr_ba[*]        ; sys_clk    ; 6.880 ; 6.880 ; Rise       ; sys_clk         ;
;  coe_sdr_ba[0]       ; sys_clk    ; 6.880 ; 6.880 ; Rise       ; sys_clk         ;
;  coe_sdr_ba[1]       ; sys_clk    ; 7.351 ; 7.351 ; Rise       ; sys_clk         ;
; coe_sdr_cas_n        ; sys_clk    ; 6.653 ; 6.653 ; Rise       ; sys_clk         ;
; coe_sdr_dqm[*]       ; sys_clk    ; 6.668 ; 6.668 ; Rise       ; sys_clk         ;
;  coe_sdr_dqm[0]      ; sys_clk    ; 6.978 ; 6.978 ; Rise       ; sys_clk         ;
;  coe_sdr_dqm[1]      ; sys_clk    ; 6.668 ; 6.668 ; Rise       ; sys_clk         ;
; coe_sdr_ras_n        ; sys_clk    ; 6.674 ; 6.674 ; Rise       ; sys_clk         ;
; coe_sdr_we_n         ; sys_clk    ; 6.917 ; 6.917 ; Rise       ; sys_clk         ;
+----------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Propagation Delay                                                          ;
+---------------------------+--------------------+--------+----+----+--------+
; Input Port                ; Output Port        ; RR     ; RF ; FR ; FF     ;
+---------------------------+--------------------+--------+----+----+--------+
; avs_s1_beginbursttransfer ; avs_s1_waitrequest ; 8.512  ;    ;    ; 8.512  ;
; avs_s1_read               ; avs_s1_waitrequest ; 10.956 ;    ;    ; 10.956 ;
; avs_s1_write              ; avs_s1_waitrequest ; 8.324  ;    ;    ; 8.324  ;
+---------------------------+--------------------+--------+----+----+--------+


+----------------------------------------------------------------------------+
; Minimum Propagation Delay                                                  ;
+---------------------------+--------------------+--------+----+----+--------+
; Input Port                ; Output Port        ; RR     ; RF ; FR ; FF     ;
+---------------------------+--------------------+--------+----+----+--------+
; avs_s1_beginbursttransfer ; avs_s1_waitrequest ; 8.512  ;    ;    ; 8.512  ;
; avs_s1_read               ; avs_s1_waitrequest ; 10.956 ;    ;    ; 10.956 ;
; avs_s1_write              ; avs_s1_waitrequest ; 8.324  ;    ;    ; 8.324  ;
+---------------------------+--------------------+--------+----+----+--------+


+---------------------------------+
; Fast Model Setup Summary        ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; sys_clk ; 7.759 ; 0.000         ;
+---------+-------+---------------+


+---------------------------------+
; Fast Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; sys_clk ; 0.215 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------+-------+----------------------+
; Clock   ; Slack ; End Point TNS        ;
+---------+-------+----------------------+
; sys_clk ; 4.000 ; 0.000                ;
+---------+-------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'sys_clk'                                                                                                                                                                                                                      ;
+-------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                   ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 7.759 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_rd    ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[8]  ; sys_clk      ; sys_clk     ; 10.000       ; -0.008     ; 2.265      ;
; 7.759 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_rd    ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[9]  ; sys_clk      ; sys_clk     ; 10.000       ; -0.008     ; 2.265      ;
; 7.759 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_rd    ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[10] ; sys_clk      ; sys_clk     ; 10.000       ; -0.008     ; 2.265      ;
; 7.759 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_rd    ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[11] ; sys_clk      ; sys_clk     ; 10.000       ; -0.008     ; 2.265      ;
; 7.759 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_rd    ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[12] ; sys_clk      ; sys_clk     ; 10.000       ; -0.008     ; 2.265      ;
; 7.759 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_rd    ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[13] ; sys_clk      ; sys_clk     ; 10.000       ; -0.008     ; 2.265      ;
; 7.759 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_rd    ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[14] ; sys_clk      ; sys_clk     ; 10.000       ; -0.008     ; 2.265      ;
; 7.759 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_rd    ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[15] ; sys_clk      ; sys_clk     ; 10.000       ; -0.008     ; 2.265      ;
; 7.982 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_rd    ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[0]  ; sys_clk      ; sys_clk     ; 10.000       ; 0.030      ; 2.080      ;
; 7.982 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_rd    ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[1]  ; sys_clk      ; sys_clk     ; 10.000       ; 0.030      ; 2.080      ;
; 7.982 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_rd    ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[2]  ; sys_clk      ; sys_clk     ; 10.000       ; 0.030      ; 2.080      ;
; 7.982 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_rd    ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[3]  ; sys_clk      ; sys_clk     ; 10.000       ; 0.030      ; 2.080      ;
; 7.982 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_rd    ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[4]  ; sys_clk      ; sys_clk     ; 10.000       ; 0.030      ; 2.080      ;
; 7.982 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_rd    ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[5]  ; sys_clk      ; sys_clk     ; 10.000       ; 0.030      ; 2.080      ;
; 7.982 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_rd    ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[6]  ; sys_clk      ; sys_clk     ; 10.000       ; 0.030      ; 2.080      ;
; 7.982 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_rd    ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[7]  ; sys_clk      ; sys_clk     ; 10.000       ; 0.030      ; 2.080      ;
; 7.995 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[1]                                  ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[0]  ; sys_clk      ; sys_clk     ; 10.000       ; -0.012     ; 2.025      ;
; 7.995 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[1]                                  ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[1]  ; sys_clk      ; sys_clk     ; 10.000       ; -0.012     ; 2.025      ;
; 7.995 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[1]                                  ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[2]  ; sys_clk      ; sys_clk     ; 10.000       ; -0.012     ; 2.025      ;
; 7.995 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[1]                                  ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[3]  ; sys_clk      ; sys_clk     ; 10.000       ; -0.012     ; 2.025      ;
; 7.995 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[1]                                  ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[4]  ; sys_clk      ; sys_clk     ; 10.000       ; -0.012     ; 2.025      ;
; 7.995 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[1]                                  ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[5]  ; sys_clk      ; sys_clk     ; 10.000       ; -0.012     ; 2.025      ;
; 7.995 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[1]                                  ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[6]  ; sys_clk      ; sys_clk     ; 10.000       ; -0.012     ; 2.025      ;
; 7.995 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[1]                                  ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[7]  ; sys_clk      ; sys_clk     ; 10.000       ; -0.012     ; 2.025      ;
; 7.995 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[1]                                  ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[8]  ; sys_clk      ; sys_clk     ; 10.000       ; -0.012     ; 2.025      ;
; 7.995 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[1]                                  ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[9]  ; sys_clk      ; sys_clk     ; 10.000       ; -0.012     ; 2.025      ;
; 7.995 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[1]                                  ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[10] ; sys_clk      ; sys_clk     ; 10.000       ; -0.012     ; 2.025      ;
; 7.995 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[1]                                  ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[11] ; sys_clk      ; sys_clk     ; 10.000       ; -0.012     ; 2.025      ;
; 7.995 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[1]                                  ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[12] ; sys_clk      ; sys_clk     ; 10.000       ; -0.012     ; 2.025      ;
; 7.995 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[1]                                  ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[13] ; sys_clk      ; sys_clk     ; 10.000       ; -0.012     ; 2.025      ;
; 7.995 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[1]                                  ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[14] ; sys_clk      ; sys_clk     ; 10.000       ; -0.012     ; 2.025      ;
; 7.995 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[1]                                  ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[15] ; sys_clk      ; sys_clk     ; 10.000       ; -0.012     ; 2.025      ;
; 7.997 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_REF_CTRL:mcb_ref_ctrl0|r_ref_alert                                  ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ba[1]                 ; sys_clk      ; sys_clk     ; 10.000       ; -0.012     ; 2.023      ;
; 8.032 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_REF_CTRL:mcb_ref_ctrl0|r_ref_alert                                  ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ba[0]                 ; sys_clk      ; sys_clk     ; 10.000       ; -0.012     ; 1.988      ;
; 8.067 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_REF_CTRL:mcb_ref_ctrl0|r_ref_alert                                  ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ra[11]                ; sys_clk      ; sys_clk     ; 10.000       ; -0.012     ; 1.953      ;
; 8.102 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_REF_CTRL:mcb_ref_ctrl0|r_ref_alert                                  ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ra[10]                ; sys_clk      ; sys_clk     ; 10.000       ; -0.012     ; 1.918      ;
; 8.116 ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_bb                                                                           ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ba[1]                 ; sys_clk      ; sys_clk     ; 10.000       ; 0.001      ; 1.917      ;
; 8.130 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[0]                                  ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[0]  ; sys_clk      ; sys_clk     ; 10.000       ; -0.012     ; 1.890      ;
; 8.130 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[0]                                  ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[1]  ; sys_clk      ; sys_clk     ; 10.000       ; -0.012     ; 1.890      ;
; 8.130 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[0]                                  ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[2]  ; sys_clk      ; sys_clk     ; 10.000       ; -0.012     ; 1.890      ;
; 8.130 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[0]                                  ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[3]  ; sys_clk      ; sys_clk     ; 10.000       ; -0.012     ; 1.890      ;
; 8.130 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[0]                                  ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[4]  ; sys_clk      ; sys_clk     ; 10.000       ; -0.012     ; 1.890      ;
; 8.130 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[0]                                  ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[5]  ; sys_clk      ; sys_clk     ; 10.000       ; -0.012     ; 1.890      ;
; 8.130 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[0]                                  ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[6]  ; sys_clk      ; sys_clk     ; 10.000       ; -0.012     ; 1.890      ;
; 8.130 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[0]                                  ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[7]  ; sys_clk      ; sys_clk     ; 10.000       ; -0.012     ; 1.890      ;
; 8.130 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[0]                                  ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[8]  ; sys_clk      ; sys_clk     ; 10.000       ; -0.012     ; 1.890      ;
; 8.130 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[0]                                  ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[9]  ; sys_clk      ; sys_clk     ; 10.000       ; -0.012     ; 1.890      ;
; 8.130 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[0]                                  ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[10] ; sys_clk      ; sys_clk     ; 10.000       ; -0.012     ; 1.890      ;
; 8.130 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[0]                                  ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[11] ; sys_clk      ; sys_clk     ; 10.000       ; -0.012     ; 1.890      ;
; 8.130 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[0]                                  ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[12] ; sys_clk      ; sys_clk     ; 10.000       ; -0.012     ; 1.890      ;
; 8.130 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[0]                                  ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[13] ; sys_clk      ; sys_clk     ; 10.000       ; -0.012     ; 1.890      ;
; 8.130 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[0]                                  ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[14] ; sys_clk      ; sys_clk     ; 10.000       ; -0.012     ; 1.890      ;
; 8.130 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[0]                                  ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[15] ; sys_clk      ; sys_clk     ; 10.000       ; -0.012     ; 1.890      ;
; 8.137 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_REF_CTRL:mcb_ref_ctrl0|r_ref_alert                                  ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ra[9]                 ; sys_clk      ; sys_clk     ; 10.000       ; -0.012     ; 1.883      ;
; 8.151 ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_bb                                                                           ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ba[0]                 ; sys_clk      ; sys_clk     ; 10.000       ; 0.001      ; 1.882      ;
; 8.164 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_REF_CTRL:mcb_ref_ctrl0|r_ref_alert                                  ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_bl[1]                 ; sys_clk      ; sys_clk     ; 10.000       ; -0.011     ; 1.857      ;
; 8.164 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_REF_CTRL:mcb_ref_ctrl0|r_ref_alert                                  ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_bl[0]                 ; sys_clk      ; sys_clk     ; 10.000       ; -0.011     ; 1.857      ;
; 8.170 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_wr    ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[0]  ; sys_clk      ; sys_clk     ; 10.000       ; -0.012     ; 1.850      ;
; 8.170 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_wr    ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[1]  ; sys_clk      ; sys_clk     ; 10.000       ; -0.012     ; 1.850      ;
; 8.170 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_wr    ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[2]  ; sys_clk      ; sys_clk     ; 10.000       ; -0.012     ; 1.850      ;
; 8.170 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_wr    ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[3]  ; sys_clk      ; sys_clk     ; 10.000       ; -0.012     ; 1.850      ;
; 8.170 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_wr    ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[4]  ; sys_clk      ; sys_clk     ; 10.000       ; -0.012     ; 1.850      ;
; 8.170 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_wr    ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[5]  ; sys_clk      ; sys_clk     ; 10.000       ; -0.012     ; 1.850      ;
; 8.170 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_wr    ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[6]  ; sys_clk      ; sys_clk     ; 10.000       ; -0.012     ; 1.850      ;
; 8.170 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_wr    ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[7]  ; sys_clk      ; sys_clk     ; 10.000       ; -0.012     ; 1.850      ;
; 8.170 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_wr    ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[8]  ; sys_clk      ; sys_clk     ; 10.000       ; -0.012     ; 1.850      ;
; 8.170 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_wr    ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[9]  ; sys_clk      ; sys_clk     ; 10.000       ; -0.012     ; 1.850      ;
; 8.170 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_wr    ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[10] ; sys_clk      ; sys_clk     ; 10.000       ; -0.012     ; 1.850      ;
; 8.170 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_wr    ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[11] ; sys_clk      ; sys_clk     ; 10.000       ; -0.012     ; 1.850      ;
; 8.170 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_wr    ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[12] ; sys_clk      ; sys_clk     ; 10.000       ; -0.012     ; 1.850      ;
; 8.170 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_wr    ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[13] ; sys_clk      ; sys_clk     ; 10.000       ; -0.012     ; 1.850      ;
; 8.170 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_wr    ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[14] ; sys_clk      ; sys_clk     ; 10.000       ; -0.012     ; 1.850      ;
; 8.170 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_wr    ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|dbf_dq_o[15] ; sys_clk      ; sys_clk     ; 10.000       ; -0.012     ; 1.850      ;
; 8.172 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_REF_CTRL:mcb_ref_ctrl0|r_ref_alert                                  ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ra[8]                 ; sys_clk      ; sys_clk     ; 10.000       ; -0.012     ; 1.848      ;
; 8.173 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_ready ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ba[1]                 ; sys_clk      ; sys_clk     ; 10.000       ; -0.007     ; 1.852      ;
; 8.186 ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_bb                                                                           ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ra[11]                ; sys_clk      ; sys_clk     ; 10.000       ; 0.001      ; 1.847      ;
; 8.208 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_ready ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ba[0]                 ; sys_clk      ; sys_clk     ; 10.000       ; -0.007     ; 1.817      ;
; 8.221 ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_bb                                                                           ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ra[10]                ; sys_clk      ; sys_clk     ; 10.000       ; 0.001      ; 1.812      ;
; 8.239 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|mcb_wdat_req~0_OTERM3                        ; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[9]           ; sys_clk      ; sys_clk     ; 10.000       ; 0.012      ; 1.805      ;
; 8.239 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|mcb_wdat_req~0_OTERM3                        ; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[8]           ; sys_clk      ; sys_clk     ; 10.000       ; 0.012      ; 1.805      ;
; 8.239 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|mcb_wdat_req~0_OTERM3                        ; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[7]           ; sys_clk      ; sys_clk     ; 10.000       ; 0.012      ; 1.805      ;
; 8.239 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|mcb_wdat_req~0_OTERM3                        ; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[6]           ; sys_clk      ; sys_clk     ; 10.000       ; 0.012      ; 1.805      ;
; 8.239 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|mcb_wdat_req~0_OTERM3                        ; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[5]           ; sys_clk      ; sys_clk     ; 10.000       ; 0.012      ; 1.805      ;
; 8.239 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|mcb_wdat_req~0_OTERM3                        ; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[4]           ; sys_clk      ; sys_clk     ; 10.000       ; 0.012      ; 1.805      ;
; 8.239 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|mcb_wdat_req~0_OTERM3                        ; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[3]           ; sys_clk      ; sys_clk     ; 10.000       ; 0.012      ; 1.805      ;
; 8.239 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|mcb_wdat_req~0_OTERM3                        ; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[2]           ; sys_clk      ; sys_clk     ; 10.000       ; 0.012      ; 1.805      ;
; 8.239 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|mcb_wdat_req~0_OTERM3                        ; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[1]           ; sys_clk      ; sys_clk     ; 10.000       ; 0.012      ; 1.805      ;
; 8.239 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|mcb_wdat_req~0_OTERM3                        ; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[11]          ; sys_clk      ; sys_clk     ; 10.000       ; 0.012      ; 1.805      ;
; 8.239 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|mcb_wdat_req~0_OTERM3                        ; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[10]          ; sys_clk      ; sys_clk     ; 10.000       ; 0.012      ; 1.805      ;
; 8.243 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_ready ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ra[11]                ; sys_clk      ; sys_clk     ; 10.000       ; -0.007     ; 1.782      ;
; 8.253 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_act   ; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[9]           ; sys_clk      ; sys_clk     ; 10.000       ; 0.007      ; 1.786      ;
; 8.253 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_act   ; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[8]           ; sys_clk      ; sys_clk     ; 10.000       ; 0.007      ; 1.786      ;
; 8.253 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_act   ; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[7]           ; sys_clk      ; sys_clk     ; 10.000       ; 0.007      ; 1.786      ;
; 8.253 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_act   ; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[6]           ; sys_clk      ; sys_clk     ; 10.000       ; 0.007      ; 1.786      ;
; 8.253 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_act   ; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[5]           ; sys_clk      ; sys_clk     ; 10.000       ; 0.007      ; 1.786      ;
; 8.253 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_act   ; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[4]           ; sys_clk      ; sys_clk     ; 10.000       ; 0.007      ; 1.786      ;
; 8.253 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_act   ; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[3]           ; sys_clk      ; sys_clk     ; 10.000       ; 0.007      ; 1.786      ;
; 8.253 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_act   ; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[2]           ; sys_clk      ; sys_clk     ; 10.000       ; 0.007      ; 1.786      ;
; 8.253 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_act   ; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[1]           ; sys_clk      ; sys_clk     ; 10.000       ; 0.007      ; 1.786      ;
; 8.253 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_act   ; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[11]          ; sys_clk      ; sys_clk     ; 10.000       ; 0.007      ; 1.786      ;
+-------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'sys_clk'                                                                                                                                                                                                                                                                              ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                   ; To Node                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; MCB_AVL_WRAP:mcb_avl_wrap0|axss_splt0_done                                                                  ; MCB_AVL_WRAP:mcb_avl_wrap0|axss_splt0_done                                                                  ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_REF_CTRL:mcb_ref_ctrl0|r_ref_alert                                  ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_REF_CTRL:mcb_ref_ctrl0|r_ref_alert                                  ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|MCB_INI_FSM:mcb_ini_fsm0|i_st_now.i_st_ready ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|MCB_INI_FSM:mcb_ini_fsm0|i_st_now.i_st_ready ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MCB_AVL_WRAP:mcb_avl_wrap0|axss_splt1_done                                                                  ; MCB_AVL_WRAP:mcb_avl_wrap0|axss_splt1_done                                                                  ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|c_cmd_cnt[0]                                 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|c_cmd_cnt[0]                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|c_cmd_cnt[1]                                 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|c_cmd_cnt[1]                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|c_cmd_cnt[2]                                 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|c_cmd_cnt[2]                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_rda_w ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_rda_w ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_wra_w ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_wra_w ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_trfc  ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_trfc  ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|MCB_INI_FSM:mcb_ini_fsm0|i_st_now.i_st_tmrd  ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|MCB_INI_FSM:mcb_ini_fsm0|i_st_now.i_st_tmrd  ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_cmd_cnt[1]                                 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_cmd_cnt[1]                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_cmd_cnt[2]                                 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_cmd_cnt[2]                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_cmd_cnt[0]                                 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_cmd_cnt[0]                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|MCB_INI_FSM:mcb_ini_fsm0|i_st_now.i_st_trfc  ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|MCB_INI_FSM:mcb_ini_fsm0|i_st_now.i_st_trfc  ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|c_bst_num[1]                                 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|c_bst_num[1]                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|c_bst_n_cnt[0]                               ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|c_bst_n_cnt[0]                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|c_bst_n_cnt[1]                               ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|c_bst_n_cnt[1]                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|c_bst_num[0]                                 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|c_bst_num[0]                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_rd_w  ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_rd_w  ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_wr_w  ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_wr_w  ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|MCB_INI_FSM:mcb_ini_fsm0|i_st_now.i_st_wait  ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|MCB_INI_FSM:mcb_ini_fsm0|i_st_now.i_st_wait  ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_wr_n                                                                         ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_wr_n                                                                         ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ref_n_cnt[0]                               ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ref_n_cnt[0]                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ref_n_cnt[1]                               ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ref_n_cnt[1]                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ref_n_cnt[2]                               ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ref_n_cnt[2]                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|MCB_INI_FSM:mcb_ini_fsm0|i_st_now.i_st_trp   ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|MCB_INI_FSM:mcb_ini_fsm0|i_st_now.i_st_trp   ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_nxt_wr_n                                                                     ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_nxt_wr_n                                                                     ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ini_w_cnt[0]                               ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ini_w_cnt[0]                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MCB_AVL_WRAP:mcb_avl_wrap0|axss_mcb_id                                                                      ; MCB_AVL_WRAP:mcb_avl_wrap0|axss_mcb_id                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MCB_AVL_WRAP:mcb_avl_wrap0|axss_id                                                                          ; MCB_AVL_WRAP:mcb_avl_wrap0|axss_id                                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_wr    ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_wr    ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[1]                                  ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[1]                                  ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_idle  ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_idle  ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_cl    ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_cl    ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[0]                                  ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[0]                                  ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[3]                                  ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[3]                                  ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[2]                                  ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[2]                                  ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_cl_cnt[0]                                  ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_cl_cnt[0]                                  ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_cl_cnt[1]                                  ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_cl_cnt[1]                                  ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_rd    ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_rd    ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_pt[1]                                                                      ; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_pt[1]                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_pt[0]                                                                      ; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_pt[0]                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MCB_AVL_WRAP:mcb_avl_wrap0|rd_tx_pt[0]                                                                      ; MCB_AVL_WRAP:mcb_avl_wrap0|rd_tx_pt[0]                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MCB_AVL_WRAP:mcb_avl_wrap0|rd_tx_pt[1]                                                                      ; MCB_AVL_WRAP:mcb_avl_wrap0|rd_tx_pt[1]                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_cnt[3]                                                                     ; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_cnt[3]                                                                     ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_cnt[2]                                                                     ; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_cnt[2]                                                                     ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_cnt[1]                                                                     ; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_cnt[1]                                                                     ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_cnt[0]                                                                     ; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_cnt[0]                                                                     ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_cur_msk_sft[2]                                                             ; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_cur_msk_sft[2]                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.367      ;
; 0.237 ; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[1]                                                                  ; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[2]                                                                  ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[1]                                                         ; MCB_AVL_WRAP:mcb_avl_wrap0|avs_s1_readdata[1]                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_wbe[1]                                                                       ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|sdr_dqm[1]                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ini_w_cnt[14]                              ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ini_w_cnt[14]                              ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[15]                                                        ; MCB_AVL_WRAP:mcb_avl_wrap0|avs_s1_readdata[15]                                                              ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_nxt_wr_n                                                                     ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_wr_n                                                                         ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[13]                                                        ; MCB_AVL_WRAP:mcb_avl_wrap0|avs_s1_readdata[13]                                                              ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|mcb_ca_rg[7]                                                        ; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|mcb_ca_rg[7]                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[9]                                                                  ; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[10]                                                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[10]                              ; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_cur_msk_sft[11]                                                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[8]                               ; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_cur_msk_sft[9]                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[5]                                                         ; MCB_AVL_WRAP:mcb_avl_wrap0|avs_s1_readdata[5]                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[11]                                                        ; MCB_AVL_WRAP:mcb_avl_wrap0|avs_s1_readdata[11]                                                              ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_bl[1]                                                                        ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|c_bst_num[1]                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[6]                               ; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_cur_msk_sft[7]                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[3]                               ; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_cur_msk_sft[4]                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[4]                                                         ; MCB_AVL_WRAP:mcb_avl_wrap0|avs_s1_readdata[4]                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[6]                                                         ; MCB_AVL_WRAP:mcb_avl_wrap0|avs_s1_readdata[6]                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[7]                                                         ; MCB_AVL_WRAP:mcb_avl_wrap0|avs_s1_readdata[7]                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[14]                                                        ; MCB_AVL_WRAP:mcb_avl_wrap0|avs_s1_readdata[14]                                                              ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[9]                               ; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_cur_msk_sft[10]                                                            ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|mcb_rdat[9]                                                         ; MCB_AVL_WRAP:mcb_avl_wrap0|avs_s1_readdata[9]                                                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[5]                               ; MCB_AVL_WRAP:mcb_avl_wrap0|rd_rx_cur_msk_sft[6]                                                             ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.396      ;
; 0.246 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_cl_cnt[1]                                  ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_cl    ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_REF_CTRL:mcb_ref_ctrl0|r_ref_i_cnt[10]                              ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_REF_CTRL:mcb_ref_ctrl0|r_ref_i_cnt[10]                              ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.399      ;
; 0.249 ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_wbe[0]                                                                       ; MCB_TOP:mcb_top0|MCB_DAT_FF:mcb_dat_ff0|sdr_dqm[0]                                                          ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.401      ;
; 0.249 ; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[11]                                                                 ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_wbe[1]                                                                       ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.401      ;
; 0.250 ; MCB_AVL_WRAP:mcb_avl_wrap0|axss_msk4wr0[11]                                                                 ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_wbe[0]                                                                       ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.402      ;
; 0.250 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[0]                                  ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[1]                                  ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.402      ;
; 0.252 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|c_cmd_cnt[0]                                 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|c_cmd_cnt[1]                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.404      ;
; 0.253 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ref_n_cnt[2]                               ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ref_n_done                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.405      ;
; 0.253 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|MCB_INI_FSM:mcb_ini_fsm0|i_st_now.i_st_lmr   ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|MCB_INI_FSM:mcb_ini_fsm0|i_st_now.i_st_tmrd  ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.405      ;
; 0.254 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ini_w_done                                 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|MCB_INI_FSM:mcb_ini_fsm0|i_st_now.i_st_prea  ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.406      ;
; 0.255 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|c_cmd_cnt[1]                                 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|c_cmd_cnt[2]                                 ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.407      ;
; 0.256 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ini_w_done                                 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ini_w_cnt[0]                               ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.408      ;
; 0.256 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_cl    ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[2]                                  ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.408      ;
; 0.256 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_cl    ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_cl_cnt[1]                                  ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.408      ;
; 0.256 ; MCB_AVL_WRAP:mcb_avl_wrap0|rd_tx_pt[0]                                                                      ; MCB_AVL_WRAP:mcb_avl_wrap0|rd_tx_pt[1]                                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.408      ;
; 0.257 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_cl    ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_bl_cnt[3]                                  ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.409      ;
; 0.257 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|MCB_DAT_FSM:mcb_dat_fsm0|d_st_now.d_st_cl    ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_DAT_CTRL:mcb_dat_ctrl0|d_cl_cnt[0]                                  ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.409      ;
; 0.259 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_act   ; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|sdr_addr_rg[5]                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.411      ;
; 0.260 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_act   ; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|sdr_addr_rg[4]                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.412      ;
; 0.261 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ini_w_done                                 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|MCB_INI_FSM:mcb_ini_fsm0|i_st_now.i_st_wait  ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.413      ;
; 0.270 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_ref   ; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|sdr_addr_rg[3]                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.422      ;
; 0.272 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_ref   ; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|sdr_addr_rg[7]                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.424      ;
; 0.273 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_CMD_CTRL:mcb_cmd_ctrl0|MCB_CMD_FSM:mcb_cmd_fsm0|c_st_now.c_st_ref   ; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|sdr_addr_rg[2]                                                      ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.425      ;
; 0.314 ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_nxt_bl[0]                                                                    ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_bl[0]                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.001      ; 0.467      ;
; 0.320 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|i_ref_n_done                                 ; MCB_TOP:mcb_top0|MCB_CTRL:mcb_ctrl0|MCB_INI_CTRL:mcb_ini_ctrl0|MCB_INI_FSM:mcb_ini_fsm0|i_st_now.i_st_ref   ; sys_clk      ; sys_clk     ; 0.000        ; 0.000      ; 0.472      ;
; 0.320 ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_nxt_bl[1]                                                                    ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_bl[1]                                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.001      ; 0.473      ;
; 0.322 ; MCB_AVL_WRAP:mcb_avl_wrap0|mcb_ra[0]                                                                        ; MCB_TOP:mcb_top0|MCB_SIG_FF:mcb_sig_ff0|mcb_ra_rg[0]                                                        ; sys_clk      ; sys_clk     ; 0.000        ; 0.006      ; 0.480      ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'sys_clk'                                                                                                                        ;
+-------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                         ;
+-------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------+
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|Equal0~0_OTERM34                                    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|Equal0~0_OTERM34                                    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|Equal1~1_OTERM32                                    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|Equal1~1_OTERM32                                    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[10] ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[10] ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[11] ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[11] ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[12] ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[12] ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[13] ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[13] ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[1]  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[1]  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[2]  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[2]  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[3]  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[3]  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[4]  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[4]  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[5]  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[5]  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[6]  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[6]  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[7]  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[7]  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[8]  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[8]  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[9]  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4_r_dat[9]  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~0         ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~0         ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~1         ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~1         ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~10        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~10        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~11        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~11        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~12        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~12        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~13        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~13        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~14        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~14        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~15        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~15        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~16        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~16        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~17        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~17        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~18        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~18        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~19        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~19        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~2         ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~2         ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~20        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~20        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~21        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~21        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~22        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~22        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~23        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~23        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~24        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~24        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~25        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~25        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~26        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~26        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~27        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~27        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~28        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~28        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~29        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~29        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~3         ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~3         ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~30        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~30        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~31        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~31        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~32        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~32        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~33        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~33        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~34        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~34        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~35        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~35        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~36        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~36        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~37        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~37        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~38        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~38        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~39        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~39        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~4         ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; sys_clk ; Rise       ; MCB_AVL_WRAP:mcb_avl_wrap0|MCB_AVL_RAM14x4:MCB_AVL_RAM14x4_0|ram14x4~4         ;
+-------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Setup Times                                                                           ;
+---------------------------+------------+-------+-------+------------+-----------------+
; Data Port                 ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------+------------+-------+-------+------------+-----------------+
; avs_s1_address[*]         ; sys_clk    ; 4.374 ; 4.374 ; Rise       ; sys_clk         ;
;  avs_s1_address[0]        ; sys_clk    ; 4.374 ; 4.374 ; Rise       ; sys_clk         ;
;  avs_s1_address[1]        ; sys_clk    ; 4.068 ; 4.068 ; Rise       ; sys_clk         ;
;  avs_s1_address[2]        ; sys_clk    ; 3.326 ; 3.326 ; Rise       ; sys_clk         ;
;  avs_s1_address[3]        ; sys_clk    ; 3.017 ; 3.017 ; Rise       ; sys_clk         ;
;  avs_s1_address[4]        ; sys_clk    ; 2.896 ; 2.896 ; Rise       ; sys_clk         ;
;  avs_s1_address[5]        ; sys_clk    ; 2.875 ; 2.875 ; Rise       ; sys_clk         ;
;  avs_s1_address[6]        ; sys_clk    ; 2.793 ; 2.793 ; Rise       ; sys_clk         ;
;  avs_s1_address[7]        ; sys_clk    ; 2.840 ; 2.840 ; Rise       ; sys_clk         ;
;  avs_s1_address[8]        ; sys_clk    ; 2.275 ; 2.275 ; Rise       ; sys_clk         ;
;  avs_s1_address[9]        ; sys_clk    ; 2.352 ; 2.352 ; Rise       ; sys_clk         ;
;  avs_s1_address[10]       ; sys_clk    ; 2.043 ; 2.043 ; Rise       ; sys_clk         ;
;  avs_s1_address[11]       ; sys_clk    ; 1.918 ; 1.918 ; Rise       ; sys_clk         ;
;  avs_s1_address[12]       ; sys_clk    ; 1.989 ; 1.989 ; Rise       ; sys_clk         ;
;  avs_s1_address[13]       ; sys_clk    ; 2.030 ; 2.030 ; Rise       ; sys_clk         ;
;  avs_s1_address[14]       ; sys_clk    ; 1.933 ; 1.933 ; Rise       ; sys_clk         ;
;  avs_s1_address[15]       ; sys_clk    ; 2.155 ; 2.155 ; Rise       ; sys_clk         ;
;  avs_s1_address[16]       ; sys_clk    ; 2.129 ; 2.129 ; Rise       ; sys_clk         ;
;  avs_s1_address[17]       ; sys_clk    ; 1.898 ; 1.898 ; Rise       ; sys_clk         ;
;  avs_s1_address[18]       ; sys_clk    ; 1.993 ; 1.993 ; Rise       ; sys_clk         ;
;  avs_s1_address[19]       ; sys_clk    ; 2.117 ; 2.117 ; Rise       ; sys_clk         ;
;  avs_s1_address[20]       ; sys_clk    ; 1.977 ; 1.977 ; Rise       ; sys_clk         ;
;  avs_s1_address[21]       ; sys_clk    ; 2.125 ; 2.125 ; Rise       ; sys_clk         ;
; avs_s1_beginbursttransfer ; sys_clk    ; 1.274 ; 1.274 ; Rise       ; sys_clk         ;
; avs_s1_burstcount[*]      ; sys_clk    ; 4.961 ; 4.961 ; Rise       ; sys_clk         ;
;  avs_s1_burstcount[0]     ; sys_clk    ; 4.725 ; 4.725 ; Rise       ; sys_clk         ;
;  avs_s1_burstcount[1]     ; sys_clk    ; 4.961 ; 4.961 ; Rise       ; sys_clk         ;
;  avs_s1_burstcount[2]     ; sys_clk    ; 4.625 ; 4.625 ; Rise       ; sys_clk         ;
;  avs_s1_burstcount[3]     ; sys_clk    ; 4.578 ; 4.578 ; Rise       ; sys_clk         ;
; avs_s1_byteenable[*]      ; sys_clk    ; 2.160 ; 2.160 ; Rise       ; sys_clk         ;
;  avs_s1_byteenable[0]     ; sys_clk    ; 2.160 ; 2.160 ; Rise       ; sys_clk         ;
;  avs_s1_byteenable[1]     ; sys_clk    ; 2.058 ; 2.058 ; Rise       ; sys_clk         ;
; avs_s1_read               ; sys_clk    ; 3.462 ; 3.462 ; Rise       ; sys_clk         ;
; avs_s1_write              ; sys_clk    ; 1.469 ; 1.469 ; Rise       ; sys_clk         ;
; avs_s1_writedata[*]       ; sys_clk    ; 1.971 ; 1.971 ; Rise       ; sys_clk         ;
;  avs_s1_writedata[0]      ; sys_clk    ; 1.627 ; 1.627 ; Rise       ; sys_clk         ;
;  avs_s1_writedata[1]      ; sys_clk    ; 1.852 ; 1.852 ; Rise       ; sys_clk         ;
;  avs_s1_writedata[2]      ; sys_clk    ; 1.750 ; 1.750 ; Rise       ; sys_clk         ;
;  avs_s1_writedata[3]      ; sys_clk    ; 1.842 ; 1.842 ; Rise       ; sys_clk         ;
;  avs_s1_writedata[4]      ; sys_clk    ; 1.778 ; 1.778 ; Rise       ; sys_clk         ;
;  avs_s1_writedata[5]      ; sys_clk    ; 1.796 ; 1.796 ; Rise       ; sys_clk         ;
;  avs_s1_writedata[6]      ; sys_clk    ; 1.770 ; 1.770 ; Rise       ; sys_clk         ;
;  avs_s1_writedata[7]      ; sys_clk    ; 1.772 ; 1.772 ; Rise       ; sys_clk         ;
;  avs_s1_writedata[8]      ; sys_clk    ; 1.851 ; 1.851 ; Rise       ; sys_clk         ;
;  avs_s1_writedata[9]      ; sys_clk    ; 1.837 ; 1.837 ; Rise       ; sys_clk         ;
;  avs_s1_writedata[10]     ; sys_clk    ; 1.971 ; 1.971 ; Rise       ; sys_clk         ;
;  avs_s1_writedata[11]     ; sys_clk    ; 1.927 ; 1.927 ; Rise       ; sys_clk         ;
;  avs_s1_writedata[12]     ; sys_clk    ; 1.855 ; 1.855 ; Rise       ; sys_clk         ;
;  avs_s1_writedata[13]     ; sys_clk    ; 1.631 ; 1.631 ; Rise       ; sys_clk         ;
;  avs_s1_writedata[14]     ; sys_clk    ; 1.867 ; 1.867 ; Rise       ; sys_clk         ;
;  avs_s1_writedata[15]     ; sys_clk    ; 1.833 ; 1.833 ; Rise       ; sys_clk         ;
; coe_dbf_dq_i[*]           ; sys_clk    ; 1.883 ; 1.883 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[0]          ; sys_clk    ; 1.702 ; 1.702 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[1]          ; sys_clk    ; 1.775 ; 1.775 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[2]          ; sys_clk    ; 1.840 ; 1.840 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[3]          ; sys_clk    ; 1.871 ; 1.871 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[4]          ; sys_clk    ; 1.794 ; 1.794 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[5]          ; sys_clk    ; 1.853 ; 1.853 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[6]          ; sys_clk    ; 1.883 ; 1.883 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[7]          ; sys_clk    ; 1.798 ; 1.798 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[8]          ; sys_clk    ; 1.724 ; 1.724 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[9]          ; sys_clk    ; 1.820 ; 1.820 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[10]         ; sys_clk    ; 1.617 ; 1.617 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[11]         ; sys_clk    ; 1.748 ; 1.748 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[12]         ; sys_clk    ; 1.719 ; 1.719 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[13]         ; sys_clk    ; 1.827 ; 1.827 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[14]         ; sys_clk    ; 1.607 ; 1.607 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[15]         ; sys_clk    ; 1.749 ; 1.749 ; Rise       ; sys_clk         ;
+---------------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------+
; Hold Times                                                                              ;
+---------------------------+------------+--------+--------+------------+-----------------+
; Data Port                 ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------+------------+--------+--------+------------+-----------------+
; avs_s1_address[*]         ; sys_clk    ; -1.778 ; -1.778 ; Rise       ; sys_clk         ;
;  avs_s1_address[0]        ; sys_clk    ; -1.815 ; -1.815 ; Rise       ; sys_clk         ;
;  avs_s1_address[1]        ; sys_clk    ; -1.820 ; -1.820 ; Rise       ; sys_clk         ;
;  avs_s1_address[2]        ; sys_clk    ; -2.027 ; -2.027 ; Rise       ; sys_clk         ;
;  avs_s1_address[3]        ; sys_clk    ; -1.870 ; -1.870 ; Rise       ; sys_clk         ;
;  avs_s1_address[4]        ; sys_clk    ; -1.800 ; -1.800 ; Rise       ; sys_clk         ;
;  avs_s1_address[5]        ; sys_clk    ; -1.823 ; -1.823 ; Rise       ; sys_clk         ;
;  avs_s1_address[6]        ; sys_clk    ; -1.829 ; -1.829 ; Rise       ; sys_clk         ;
;  avs_s1_address[7]        ; sys_clk    ; -1.880 ; -1.880 ; Rise       ; sys_clk         ;
;  avs_s1_address[8]        ; sys_clk    ; -2.155 ; -2.155 ; Rise       ; sys_clk         ;
;  avs_s1_address[9]        ; sys_clk    ; -2.232 ; -2.232 ; Rise       ; sys_clk         ;
;  avs_s1_address[10]       ; sys_clk    ; -1.923 ; -1.923 ; Rise       ; sys_clk         ;
;  avs_s1_address[11]       ; sys_clk    ; -1.798 ; -1.798 ; Rise       ; sys_clk         ;
;  avs_s1_address[12]       ; sys_clk    ; -1.869 ; -1.869 ; Rise       ; sys_clk         ;
;  avs_s1_address[13]       ; sys_clk    ; -1.910 ; -1.910 ; Rise       ; sys_clk         ;
;  avs_s1_address[14]       ; sys_clk    ; -1.813 ; -1.813 ; Rise       ; sys_clk         ;
;  avs_s1_address[15]       ; sys_clk    ; -2.035 ; -2.035 ; Rise       ; sys_clk         ;
;  avs_s1_address[16]       ; sys_clk    ; -2.009 ; -2.009 ; Rise       ; sys_clk         ;
;  avs_s1_address[17]       ; sys_clk    ; -1.778 ; -1.778 ; Rise       ; sys_clk         ;
;  avs_s1_address[18]       ; sys_clk    ; -1.873 ; -1.873 ; Rise       ; sys_clk         ;
;  avs_s1_address[19]       ; sys_clk    ; -1.997 ; -1.997 ; Rise       ; sys_clk         ;
;  avs_s1_address[20]       ; sys_clk    ; -1.857 ; -1.857 ; Rise       ; sys_clk         ;
;  avs_s1_address[21]       ; sys_clk    ; -2.005 ; -2.005 ; Rise       ; sys_clk         ;
; avs_s1_beginbursttransfer ; sys_clk    ; 0.021  ; 0.021  ; Rise       ; sys_clk         ;
; avs_s1_burstcount[*]      ; sys_clk    ; -2.135 ; -2.135 ; Rise       ; sys_clk         ;
;  avs_s1_burstcount[0]     ; sys_clk    ; -2.258 ; -2.258 ; Rise       ; sys_clk         ;
;  avs_s1_burstcount[1]     ; sys_clk    ; -2.518 ; -2.518 ; Rise       ; sys_clk         ;
;  avs_s1_burstcount[2]     ; sys_clk    ; -2.180 ; -2.180 ; Rise       ; sys_clk         ;
;  avs_s1_burstcount[3]     ; sys_clk    ; -2.135 ; -2.135 ; Rise       ; sys_clk         ;
; avs_s1_byteenable[*]      ; sys_clk    ; -1.938 ; -1.938 ; Rise       ; sys_clk         ;
;  avs_s1_byteenable[0]     ; sys_clk    ; -2.040 ; -2.040 ; Rise       ; sys_clk         ;
;  avs_s1_byteenable[1]     ; sys_clk    ; -1.938 ; -1.938 ; Rise       ; sys_clk         ;
; avs_s1_read               ; sys_clk    ; -1.973 ; -1.973 ; Rise       ; sys_clk         ;
; avs_s1_write              ; sys_clk    ; -0.132 ; -0.132 ; Rise       ; sys_clk         ;
; avs_s1_writedata[*]       ; sys_clk    ; -1.507 ; -1.507 ; Rise       ; sys_clk         ;
;  avs_s1_writedata[0]      ; sys_clk    ; -1.507 ; -1.507 ; Rise       ; sys_clk         ;
;  avs_s1_writedata[1]      ; sys_clk    ; -1.732 ; -1.732 ; Rise       ; sys_clk         ;
;  avs_s1_writedata[2]      ; sys_clk    ; -1.630 ; -1.630 ; Rise       ; sys_clk         ;
;  avs_s1_writedata[3]      ; sys_clk    ; -1.722 ; -1.722 ; Rise       ; sys_clk         ;
;  avs_s1_writedata[4]      ; sys_clk    ; -1.658 ; -1.658 ; Rise       ; sys_clk         ;
;  avs_s1_writedata[5]      ; sys_clk    ; -1.676 ; -1.676 ; Rise       ; sys_clk         ;
;  avs_s1_writedata[6]      ; sys_clk    ; -1.650 ; -1.650 ; Rise       ; sys_clk         ;
;  avs_s1_writedata[7]      ; sys_clk    ; -1.652 ; -1.652 ; Rise       ; sys_clk         ;
;  avs_s1_writedata[8]      ; sys_clk    ; -1.731 ; -1.731 ; Rise       ; sys_clk         ;
;  avs_s1_writedata[9]      ; sys_clk    ; -1.717 ; -1.717 ; Rise       ; sys_clk         ;
;  avs_s1_writedata[10]     ; sys_clk    ; -1.851 ; -1.851 ; Rise       ; sys_clk         ;
;  avs_s1_writedata[11]     ; sys_clk    ; -1.807 ; -1.807 ; Rise       ; sys_clk         ;
;  avs_s1_writedata[12]     ; sys_clk    ; -1.735 ; -1.735 ; Rise       ; sys_clk         ;
;  avs_s1_writedata[13]     ; sys_clk    ; -1.511 ; -1.511 ; Rise       ; sys_clk         ;
;  avs_s1_writedata[14]     ; sys_clk    ; -1.747 ; -1.747 ; Rise       ; sys_clk         ;
;  avs_s1_writedata[15]     ; sys_clk    ; -1.713 ; -1.713 ; Rise       ; sys_clk         ;
; coe_dbf_dq_i[*]           ; sys_clk    ; -1.487 ; -1.487 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[0]          ; sys_clk    ; -1.582 ; -1.582 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[1]          ; sys_clk    ; -1.655 ; -1.655 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[2]          ; sys_clk    ; -1.720 ; -1.720 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[3]          ; sys_clk    ; -1.751 ; -1.751 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[4]          ; sys_clk    ; -1.674 ; -1.674 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[5]          ; sys_clk    ; -1.733 ; -1.733 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[6]          ; sys_clk    ; -1.763 ; -1.763 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[7]          ; sys_clk    ; -1.678 ; -1.678 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[8]          ; sys_clk    ; -1.604 ; -1.604 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[9]          ; sys_clk    ; -1.700 ; -1.700 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[10]         ; sys_clk    ; -1.497 ; -1.497 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[11]         ; sys_clk    ; -1.628 ; -1.628 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[12]         ; sys_clk    ; -1.599 ; -1.599 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[13]         ; sys_clk    ; -1.707 ; -1.707 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[14]         ; sys_clk    ; -1.487 ; -1.487 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[15]         ; sys_clk    ; -1.629 ; -1.629 ; Rise       ; sys_clk         ;
+---------------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; avs_s1_readdata[*]   ; sys_clk    ; 3.743 ; 3.743 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[0]  ; sys_clk    ; 3.743 ; 3.743 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[1]  ; sys_clk    ; 3.634 ; 3.634 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[2]  ; sys_clk    ; 3.721 ; 3.721 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[3]  ; sys_clk    ; 3.635 ; 3.635 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[4]  ; sys_clk    ; 3.644 ; 3.644 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[5]  ; sys_clk    ; 3.722 ; 3.722 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[6]  ; sys_clk    ; 3.627 ; 3.627 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[7]  ; sys_clk    ; 3.724 ; 3.724 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[8]  ; sys_clk    ; 3.515 ; 3.515 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[9]  ; sys_clk    ; 3.570 ; 3.570 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[10] ; sys_clk    ; 3.568 ; 3.568 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[11] ; sys_clk    ; 3.435 ; 3.435 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[12] ; sys_clk    ; 3.610 ; 3.610 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[13] ; sys_clk    ; 3.452 ; 3.452 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[14] ; sys_clk    ; 3.586 ; 3.586 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[15] ; sys_clk    ; 3.579 ; 3.579 ; Rise       ; sys_clk         ;
; avs_s1_readdatavalid ; sys_clk    ; 4.161 ; 4.161 ; Rise       ; sys_clk         ;
; avs_s1_waitrequest   ; sys_clk    ; 5.143 ; 5.143 ; Rise       ; sys_clk         ;
; coe_dbf_dq_ie        ; sys_clk    ; 5.240 ; 5.240 ; Rise       ; sys_clk         ;
; coe_dbf_dq_o[*]      ; sys_clk    ; 3.757 ; 3.757 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[0]     ; sys_clk    ; 3.604 ; 3.604 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[1]     ; sys_clk    ; 3.584 ; 3.584 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[2]     ; sys_clk    ; 3.459 ; 3.459 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[3]     ; sys_clk    ; 3.757 ; 3.757 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[4]     ; sys_clk    ; 3.458 ; 3.458 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[5]     ; sys_clk    ; 3.676 ; 3.676 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[6]     ; sys_clk    ; 3.575 ; 3.575 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[7]     ; sys_clk    ; 3.557 ; 3.557 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[8]     ; sys_clk    ; 3.554 ; 3.554 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[9]     ; sys_clk    ; 3.638 ; 3.638 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[10]    ; sys_clk    ; 3.601 ; 3.601 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[11]    ; sys_clk    ; 3.575 ; 3.575 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[12]    ; sys_clk    ; 3.642 ; 3.642 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[13]    ; sys_clk    ; 3.546 ; 3.546 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[14]    ; sys_clk    ; 3.611 ; 3.611 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[15]    ; sys_clk    ; 3.618 ; 3.618 ; Rise       ; sys_clk         ;
; coe_dbf_dq_oe        ; sys_clk    ; 3.801 ; 3.801 ; Rise       ; sys_clk         ;
; coe_sdr_addr[*]      ; sys_clk    ; 4.425 ; 4.425 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[0]     ; sys_clk    ; 3.773 ; 3.773 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[1]     ; sys_clk    ; 4.067 ; 4.067 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[2]     ; sys_clk    ; 3.989 ; 3.989 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[3]     ; sys_clk    ; 4.042 ; 4.042 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[4]     ; sys_clk    ; 3.798 ; 3.798 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[5]     ; sys_clk    ; 4.035 ; 4.035 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[6]     ; sys_clk    ; 3.985 ; 3.985 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[7]     ; sys_clk    ; 3.975 ; 3.975 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[8]     ; sys_clk    ; 4.012 ; 4.012 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[9]     ; sys_clk    ; 4.425 ; 4.425 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[10]    ; sys_clk    ; 3.761 ; 3.761 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[11]    ; sys_clk    ; 3.924 ; 3.924 ; Rise       ; sys_clk         ;
; coe_sdr_ba[*]        ; sys_clk    ; 4.097 ; 4.097 ; Rise       ; sys_clk         ;
;  coe_sdr_ba[0]       ; sys_clk    ; 3.878 ; 3.878 ; Rise       ; sys_clk         ;
;  coe_sdr_ba[1]       ; sys_clk    ; 4.097 ; 4.097 ; Rise       ; sys_clk         ;
; coe_sdr_cas_n        ; sys_clk    ; 3.773 ; 3.773 ; Rise       ; sys_clk         ;
; coe_sdr_dqm[*]       ; sys_clk    ; 3.873 ; 3.873 ; Rise       ; sys_clk         ;
;  coe_sdr_dqm[0]      ; sys_clk    ; 3.873 ; 3.873 ; Rise       ; sys_clk         ;
;  coe_sdr_dqm[1]      ; sys_clk    ; 3.791 ; 3.791 ; Rise       ; sys_clk         ;
; coe_sdr_ras_n        ; sys_clk    ; 3.794 ; 3.794 ; Rise       ; sys_clk         ;
; coe_sdr_we_n         ; sys_clk    ; 3.897 ; 3.897 ; Rise       ; sys_clk         ;
+----------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; avs_s1_readdata[*]   ; sys_clk    ; 3.435 ; 3.435 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[0]  ; sys_clk    ; 3.743 ; 3.743 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[1]  ; sys_clk    ; 3.634 ; 3.634 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[2]  ; sys_clk    ; 3.721 ; 3.721 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[3]  ; sys_clk    ; 3.635 ; 3.635 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[4]  ; sys_clk    ; 3.644 ; 3.644 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[5]  ; sys_clk    ; 3.722 ; 3.722 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[6]  ; sys_clk    ; 3.627 ; 3.627 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[7]  ; sys_clk    ; 3.724 ; 3.724 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[8]  ; sys_clk    ; 3.515 ; 3.515 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[9]  ; sys_clk    ; 3.570 ; 3.570 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[10] ; sys_clk    ; 3.568 ; 3.568 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[11] ; sys_clk    ; 3.435 ; 3.435 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[12] ; sys_clk    ; 3.610 ; 3.610 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[13] ; sys_clk    ; 3.452 ; 3.452 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[14] ; sys_clk    ; 3.586 ; 3.586 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[15] ; sys_clk    ; 3.579 ; 3.579 ; Rise       ; sys_clk         ;
; avs_s1_readdatavalid ; sys_clk    ; 3.928 ; 3.928 ; Rise       ; sys_clk         ;
; avs_s1_waitrequest   ; sys_clk    ; 4.594 ; 4.594 ; Rise       ; sys_clk         ;
; coe_dbf_dq_ie        ; sys_clk    ; 5.240 ; 5.240 ; Rise       ; sys_clk         ;
; coe_dbf_dq_o[*]      ; sys_clk    ; 3.458 ; 3.458 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[0]     ; sys_clk    ; 3.604 ; 3.604 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[1]     ; sys_clk    ; 3.584 ; 3.584 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[2]     ; sys_clk    ; 3.459 ; 3.459 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[3]     ; sys_clk    ; 3.757 ; 3.757 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[4]     ; sys_clk    ; 3.458 ; 3.458 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[5]     ; sys_clk    ; 3.676 ; 3.676 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[6]     ; sys_clk    ; 3.575 ; 3.575 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[7]     ; sys_clk    ; 3.557 ; 3.557 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[8]     ; sys_clk    ; 3.554 ; 3.554 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[9]     ; sys_clk    ; 3.638 ; 3.638 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[10]    ; sys_clk    ; 3.601 ; 3.601 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[11]    ; sys_clk    ; 3.575 ; 3.575 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[12]    ; sys_clk    ; 3.642 ; 3.642 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[13]    ; sys_clk    ; 3.546 ; 3.546 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[14]    ; sys_clk    ; 3.611 ; 3.611 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[15]    ; sys_clk    ; 3.618 ; 3.618 ; Rise       ; sys_clk         ;
; coe_dbf_dq_oe        ; sys_clk    ; 3.801 ; 3.801 ; Rise       ; sys_clk         ;
; coe_sdr_addr[*]      ; sys_clk    ; 3.761 ; 3.761 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[0]     ; sys_clk    ; 3.773 ; 3.773 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[1]     ; sys_clk    ; 4.067 ; 4.067 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[2]     ; sys_clk    ; 3.989 ; 3.989 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[3]     ; sys_clk    ; 4.042 ; 4.042 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[4]     ; sys_clk    ; 3.798 ; 3.798 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[5]     ; sys_clk    ; 4.035 ; 4.035 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[6]     ; sys_clk    ; 3.985 ; 3.985 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[7]     ; sys_clk    ; 3.975 ; 3.975 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[8]     ; sys_clk    ; 4.012 ; 4.012 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[9]     ; sys_clk    ; 4.425 ; 4.425 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[10]    ; sys_clk    ; 3.761 ; 3.761 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[11]    ; sys_clk    ; 3.924 ; 3.924 ; Rise       ; sys_clk         ;
; coe_sdr_ba[*]        ; sys_clk    ; 3.878 ; 3.878 ; Rise       ; sys_clk         ;
;  coe_sdr_ba[0]       ; sys_clk    ; 3.878 ; 3.878 ; Rise       ; sys_clk         ;
;  coe_sdr_ba[1]       ; sys_clk    ; 4.097 ; 4.097 ; Rise       ; sys_clk         ;
; coe_sdr_cas_n        ; sys_clk    ; 3.773 ; 3.773 ; Rise       ; sys_clk         ;
; coe_sdr_dqm[*]       ; sys_clk    ; 3.791 ; 3.791 ; Rise       ; sys_clk         ;
;  coe_sdr_dqm[0]      ; sys_clk    ; 3.873 ; 3.873 ; Rise       ; sys_clk         ;
;  coe_sdr_dqm[1]      ; sys_clk    ; 3.791 ; 3.791 ; Rise       ; sys_clk         ;
; coe_sdr_ras_n        ; sys_clk    ; 3.794 ; 3.794 ; Rise       ; sys_clk         ;
; coe_sdr_we_n         ; sys_clk    ; 3.897 ; 3.897 ; Rise       ; sys_clk         ;
+----------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Propagation Delay                                                        ;
+---------------------------+--------------------+-------+----+----+-------+
; Input Port                ; Output Port        ; RR    ; RF ; FR ; FF    ;
+---------------------------+--------------------+-------+----+----+-------+
; avs_s1_beginbursttransfer ; avs_s1_waitrequest ; 4.324 ;    ;    ; 4.324 ;
; avs_s1_read               ; avs_s1_waitrequest ; 6.001 ;    ;    ; 6.001 ;
; avs_s1_write              ; avs_s1_waitrequest ; 4.229 ;    ;    ; 4.229 ;
+---------------------------+--------------------+-------+----+----+-------+


+--------------------------------------------------------------------------+
; Minimum Propagation Delay                                                ;
+---------------------------+--------------------+-------+----+----+-------+
; Input Port                ; Output Port        ; RR    ; RF ; FR ; FF    ;
+---------------------------+--------------------+-------+----+----+-------+
; avs_s1_beginbursttransfer ; avs_s1_waitrequest ; 4.324 ;    ;    ; 4.324 ;
; avs_s1_read               ; avs_s1_waitrequest ; 6.001 ;    ;    ; 6.001 ;
; avs_s1_write              ; avs_s1_waitrequest ; 4.229 ;    ;    ; 4.229 ;
+---------------------------+--------------------+-------+----+----+-------+


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 5.590 ; 0.215 ; N/A      ; N/A     ; 4.000               ;
;  sys_clk         ; 5.590 ; 0.215 ; N/A      ; N/A     ; 4.000               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  sys_clk         ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------+
; Setup Times                                                                             ;
+---------------------------+------------+--------+--------+------------+-----------------+
; Data Port                 ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------+------------+--------+--------+------------+-----------------+
; avs_s1_address[*]         ; sys_clk    ; 9.011  ; 9.011  ; Rise       ; sys_clk         ;
;  avs_s1_address[0]        ; sys_clk    ; 9.011  ; 9.011  ; Rise       ; sys_clk         ;
;  avs_s1_address[1]        ; sys_clk    ; 8.320  ; 8.320  ; Rise       ; sys_clk         ;
;  avs_s1_address[2]        ; sys_clk    ; 6.661  ; 6.661  ; Rise       ; sys_clk         ;
;  avs_s1_address[3]        ; sys_clk    ; 6.010  ; 6.010  ; Rise       ; sys_clk         ;
;  avs_s1_address[4]        ; sys_clk    ; 5.726  ; 5.726  ; Rise       ; sys_clk         ;
;  avs_s1_address[5]        ; sys_clk    ; 5.691  ; 5.691  ; Rise       ; sys_clk         ;
;  avs_s1_address[6]        ; sys_clk    ; 5.486  ; 5.486  ; Rise       ; sys_clk         ;
;  avs_s1_address[7]        ; sys_clk    ; 5.694  ; 5.694  ; Rise       ; sys_clk         ;
;  avs_s1_address[8]        ; sys_clk    ; 4.260  ; 4.260  ; Rise       ; sys_clk         ;
;  avs_s1_address[9]        ; sys_clk    ; 4.272  ; 4.272  ; Rise       ; sys_clk         ;
;  avs_s1_address[10]       ; sys_clk    ; 3.790  ; 3.790  ; Rise       ; sys_clk         ;
;  avs_s1_address[11]       ; sys_clk    ; 3.558  ; 3.558  ; Rise       ; sys_clk         ;
;  avs_s1_address[12]       ; sys_clk    ; 3.654  ; 3.654  ; Rise       ; sys_clk         ;
;  avs_s1_address[13]       ; sys_clk    ; 3.778  ; 3.778  ; Rise       ; sys_clk         ;
;  avs_s1_address[14]       ; sys_clk    ; 3.511  ; 3.511  ; Rise       ; sys_clk         ;
;  avs_s1_address[15]       ; sys_clk    ; 4.026  ; 4.026  ; Rise       ; sys_clk         ;
;  avs_s1_address[16]       ; sys_clk    ; 4.013  ; 4.013  ; Rise       ; sys_clk         ;
;  avs_s1_address[17]       ; sys_clk    ; 3.511  ; 3.511  ; Rise       ; sys_clk         ;
;  avs_s1_address[18]       ; sys_clk    ; 3.665  ; 3.665  ; Rise       ; sys_clk         ;
;  avs_s1_address[19]       ; sys_clk    ; 3.932  ; 3.932  ; Rise       ; sys_clk         ;
;  avs_s1_address[20]       ; sys_clk    ; 3.710  ; 3.710  ; Rise       ; sys_clk         ;
;  avs_s1_address[21]       ; sys_clk    ; 3.920  ; 3.920  ; Rise       ; sys_clk         ;
; avs_s1_beginbursttransfer ; sys_clk    ; 3.390  ; 3.390  ; Rise       ; sys_clk         ;
; avs_s1_burstcount[*]      ; sys_clk    ; 10.309 ; 10.309 ; Rise       ; sys_clk         ;
;  avs_s1_burstcount[0]     ; sys_clk    ; 9.832  ; 9.832  ; Rise       ; sys_clk         ;
;  avs_s1_burstcount[1]     ; sys_clk    ; 10.309 ; 10.309 ; Rise       ; sys_clk         ;
;  avs_s1_burstcount[2]     ; sys_clk    ; 9.617  ; 9.617  ; Rise       ; sys_clk         ;
;  avs_s1_burstcount[3]     ; sys_clk    ; 9.499  ; 9.499  ; Rise       ; sys_clk         ;
; avs_s1_byteenable[*]      ; sys_clk    ; 4.080  ; 4.080  ; Rise       ; sys_clk         ;
;  avs_s1_byteenable[0]     ; sys_clk    ; 4.080  ; 4.080  ; Rise       ; sys_clk         ;
;  avs_s1_byteenable[1]     ; sys_clk    ; 3.784  ; 3.784  ; Rise       ; sys_clk         ;
; avs_s1_read               ; sys_clk    ; 7.010  ; 7.010  ; Rise       ; sys_clk         ;
; avs_s1_write              ; sys_clk    ; 3.851  ; 3.851  ; Rise       ; sys_clk         ;
; avs_s1_writedata[*]       ; sys_clk    ; 3.571  ; 3.571  ; Rise       ; sys_clk         ;
;  avs_s1_writedata[0]      ; sys_clk    ; 2.880  ; 2.880  ; Rise       ; sys_clk         ;
;  avs_s1_writedata[1]      ; sys_clk    ; 3.383  ; 3.383  ; Rise       ; sys_clk         ;
;  avs_s1_writedata[2]      ; sys_clk    ; 3.163  ; 3.163  ; Rise       ; sys_clk         ;
;  avs_s1_writedata[3]      ; sys_clk    ; 3.311  ; 3.311  ; Rise       ; sys_clk         ;
;  avs_s1_writedata[4]      ; sys_clk    ; 3.193  ; 3.193  ; Rise       ; sys_clk         ;
;  avs_s1_writedata[5]      ; sys_clk    ; 3.210  ; 3.210  ; Rise       ; sys_clk         ;
;  avs_s1_writedata[6]      ; sys_clk    ; 3.184  ; 3.184  ; Rise       ; sys_clk         ;
;  avs_s1_writedata[7]      ; sys_clk    ; 3.182  ; 3.182  ; Rise       ; sys_clk         ;
;  avs_s1_writedata[8]      ; sys_clk    ; 3.318  ; 3.318  ; Rise       ; sys_clk         ;
;  avs_s1_writedata[9]      ; sys_clk    ; 3.303  ; 3.303  ; Rise       ; sys_clk         ;
;  avs_s1_writedata[10]     ; sys_clk    ; 3.571  ; 3.571  ; Rise       ; sys_clk         ;
;  avs_s1_writedata[11]     ; sys_clk    ; 3.512  ; 3.512  ; Rise       ; sys_clk         ;
;  avs_s1_writedata[12]     ; sys_clk    ; 3.324  ; 3.324  ; Rise       ; sys_clk         ;
;  avs_s1_writedata[13]     ; sys_clk    ; 2.888  ; 2.888  ; Rise       ; sys_clk         ;
;  avs_s1_writedata[14]     ; sys_clk    ; 3.332  ; 3.332  ; Rise       ; sys_clk         ;
;  avs_s1_writedata[15]     ; sys_clk    ; 3.293  ; 3.293  ; Rise       ; sys_clk         ;
; coe_dbf_dq_i[*]           ; sys_clk    ; 3.572  ; 3.572  ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[0]          ; sys_clk    ; 3.154  ; 3.154  ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[1]          ; sys_clk    ; 3.279  ; 3.279  ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[2]          ; sys_clk    ; 3.463  ; 3.463  ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[3]          ; sys_clk    ; 3.572  ; 3.572  ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[4]          ; sys_clk    ; 3.365  ; 3.365  ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[5]          ; sys_clk    ; 3.473  ; 3.473  ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[6]          ; sys_clk    ; 3.506  ; 3.506  ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[7]          ; sys_clk    ; 3.317  ; 3.317  ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[8]          ; sys_clk    ; 3.131  ; 3.131  ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[9]          ; sys_clk    ; 3.282  ; 3.282  ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[10]         ; sys_clk    ; 2.868  ; 2.868  ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[11]         ; sys_clk    ; 3.159  ; 3.159  ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[12]         ; sys_clk    ; 3.121  ; 3.121  ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[13]         ; sys_clk    ; 3.283  ; 3.283  ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[14]         ; sys_clk    ; 2.858  ; 2.858  ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[15]         ; sys_clk    ; 3.157  ; 3.157  ; Rise       ; sys_clk         ;
+---------------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------+
; Hold Times                                                                              ;
+---------------------------+------------+--------+--------+------------+-----------------+
; Data Port                 ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------+------------+--------+--------+------------+-----------------+
; avs_s1_address[*]         ; sys_clk    ; -1.778 ; -1.778 ; Rise       ; sys_clk         ;
;  avs_s1_address[0]        ; sys_clk    ; -1.815 ; -1.815 ; Rise       ; sys_clk         ;
;  avs_s1_address[1]        ; sys_clk    ; -1.820 ; -1.820 ; Rise       ; sys_clk         ;
;  avs_s1_address[2]        ; sys_clk    ; -2.027 ; -2.027 ; Rise       ; sys_clk         ;
;  avs_s1_address[3]        ; sys_clk    ; -1.870 ; -1.870 ; Rise       ; sys_clk         ;
;  avs_s1_address[4]        ; sys_clk    ; -1.800 ; -1.800 ; Rise       ; sys_clk         ;
;  avs_s1_address[5]        ; sys_clk    ; -1.823 ; -1.823 ; Rise       ; sys_clk         ;
;  avs_s1_address[6]        ; sys_clk    ; -1.829 ; -1.829 ; Rise       ; sys_clk         ;
;  avs_s1_address[7]        ; sys_clk    ; -1.880 ; -1.880 ; Rise       ; sys_clk         ;
;  avs_s1_address[8]        ; sys_clk    ; -2.155 ; -2.155 ; Rise       ; sys_clk         ;
;  avs_s1_address[9]        ; sys_clk    ; -2.232 ; -2.232 ; Rise       ; sys_clk         ;
;  avs_s1_address[10]       ; sys_clk    ; -1.923 ; -1.923 ; Rise       ; sys_clk         ;
;  avs_s1_address[11]       ; sys_clk    ; -1.798 ; -1.798 ; Rise       ; sys_clk         ;
;  avs_s1_address[12]       ; sys_clk    ; -1.869 ; -1.869 ; Rise       ; sys_clk         ;
;  avs_s1_address[13]       ; sys_clk    ; -1.910 ; -1.910 ; Rise       ; sys_clk         ;
;  avs_s1_address[14]       ; sys_clk    ; -1.813 ; -1.813 ; Rise       ; sys_clk         ;
;  avs_s1_address[15]       ; sys_clk    ; -2.035 ; -2.035 ; Rise       ; sys_clk         ;
;  avs_s1_address[16]       ; sys_clk    ; -2.009 ; -2.009 ; Rise       ; sys_clk         ;
;  avs_s1_address[17]       ; sys_clk    ; -1.778 ; -1.778 ; Rise       ; sys_clk         ;
;  avs_s1_address[18]       ; sys_clk    ; -1.873 ; -1.873 ; Rise       ; sys_clk         ;
;  avs_s1_address[19]       ; sys_clk    ; -1.997 ; -1.997 ; Rise       ; sys_clk         ;
;  avs_s1_address[20]       ; sys_clk    ; -1.857 ; -1.857 ; Rise       ; sys_clk         ;
;  avs_s1_address[21]       ; sys_clk    ; -2.005 ; -2.005 ; Rise       ; sys_clk         ;
; avs_s1_beginbursttransfer ; sys_clk    ; 0.021  ; 0.021  ; Rise       ; sys_clk         ;
; avs_s1_burstcount[*]      ; sys_clk    ; -2.135 ; -2.135 ; Rise       ; sys_clk         ;
;  avs_s1_burstcount[0]     ; sys_clk    ; -2.258 ; -2.258 ; Rise       ; sys_clk         ;
;  avs_s1_burstcount[1]     ; sys_clk    ; -2.518 ; -2.518 ; Rise       ; sys_clk         ;
;  avs_s1_burstcount[2]     ; sys_clk    ; -2.180 ; -2.180 ; Rise       ; sys_clk         ;
;  avs_s1_burstcount[3]     ; sys_clk    ; -2.135 ; -2.135 ; Rise       ; sys_clk         ;
; avs_s1_byteenable[*]      ; sys_clk    ; -1.938 ; -1.938 ; Rise       ; sys_clk         ;
;  avs_s1_byteenable[0]     ; sys_clk    ; -2.040 ; -2.040 ; Rise       ; sys_clk         ;
;  avs_s1_byteenable[1]     ; sys_clk    ; -1.938 ; -1.938 ; Rise       ; sys_clk         ;
; avs_s1_read               ; sys_clk    ; -1.973 ; -1.973 ; Rise       ; sys_clk         ;
; avs_s1_write              ; sys_clk    ; -0.132 ; -0.132 ; Rise       ; sys_clk         ;
; avs_s1_writedata[*]       ; sys_clk    ; -1.507 ; -1.507 ; Rise       ; sys_clk         ;
;  avs_s1_writedata[0]      ; sys_clk    ; -1.507 ; -1.507 ; Rise       ; sys_clk         ;
;  avs_s1_writedata[1]      ; sys_clk    ; -1.732 ; -1.732 ; Rise       ; sys_clk         ;
;  avs_s1_writedata[2]      ; sys_clk    ; -1.630 ; -1.630 ; Rise       ; sys_clk         ;
;  avs_s1_writedata[3]      ; sys_clk    ; -1.722 ; -1.722 ; Rise       ; sys_clk         ;
;  avs_s1_writedata[4]      ; sys_clk    ; -1.658 ; -1.658 ; Rise       ; sys_clk         ;
;  avs_s1_writedata[5]      ; sys_clk    ; -1.676 ; -1.676 ; Rise       ; sys_clk         ;
;  avs_s1_writedata[6]      ; sys_clk    ; -1.650 ; -1.650 ; Rise       ; sys_clk         ;
;  avs_s1_writedata[7]      ; sys_clk    ; -1.652 ; -1.652 ; Rise       ; sys_clk         ;
;  avs_s1_writedata[8]      ; sys_clk    ; -1.731 ; -1.731 ; Rise       ; sys_clk         ;
;  avs_s1_writedata[9]      ; sys_clk    ; -1.717 ; -1.717 ; Rise       ; sys_clk         ;
;  avs_s1_writedata[10]     ; sys_clk    ; -1.851 ; -1.851 ; Rise       ; sys_clk         ;
;  avs_s1_writedata[11]     ; sys_clk    ; -1.807 ; -1.807 ; Rise       ; sys_clk         ;
;  avs_s1_writedata[12]     ; sys_clk    ; -1.735 ; -1.735 ; Rise       ; sys_clk         ;
;  avs_s1_writedata[13]     ; sys_clk    ; -1.511 ; -1.511 ; Rise       ; sys_clk         ;
;  avs_s1_writedata[14]     ; sys_clk    ; -1.747 ; -1.747 ; Rise       ; sys_clk         ;
;  avs_s1_writedata[15]     ; sys_clk    ; -1.713 ; -1.713 ; Rise       ; sys_clk         ;
; coe_dbf_dq_i[*]           ; sys_clk    ; -1.487 ; -1.487 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[0]          ; sys_clk    ; -1.582 ; -1.582 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[1]          ; sys_clk    ; -1.655 ; -1.655 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[2]          ; sys_clk    ; -1.720 ; -1.720 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[3]          ; sys_clk    ; -1.751 ; -1.751 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[4]          ; sys_clk    ; -1.674 ; -1.674 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[5]          ; sys_clk    ; -1.733 ; -1.733 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[6]          ; sys_clk    ; -1.763 ; -1.763 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[7]          ; sys_clk    ; -1.678 ; -1.678 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[8]          ; sys_clk    ; -1.604 ; -1.604 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[9]          ; sys_clk    ; -1.700 ; -1.700 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[10]         ; sys_clk    ; -1.497 ; -1.497 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[11]         ; sys_clk    ; -1.628 ; -1.628 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[12]         ; sys_clk    ; -1.599 ; -1.599 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[13]         ; sys_clk    ; -1.707 ; -1.707 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[14]         ; sys_clk    ; -1.487 ; -1.487 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_i[15]         ; sys_clk    ; -1.629 ; -1.629 ; Rise       ; sys_clk         ;
+---------------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; avs_s1_readdata[*]   ; sys_clk    ; 6.577 ; 6.577 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[0]  ; sys_clk    ; 6.577 ; 6.577 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[1]  ; sys_clk    ; 6.348 ; 6.348 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[2]  ; sys_clk    ; 6.556 ; 6.556 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[3]  ; sys_clk    ; 6.348 ; 6.348 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[4]  ; sys_clk    ; 6.358 ; 6.358 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[5]  ; sys_clk    ; 6.555 ; 6.555 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[6]  ; sys_clk    ; 6.342 ; 6.342 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[7]  ; sys_clk    ; 6.557 ; 6.557 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[8]  ; sys_clk    ; 6.217 ; 6.217 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[9]  ; sys_clk    ; 6.344 ; 6.344 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[10] ; sys_clk    ; 6.341 ; 6.341 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[11] ; sys_clk    ; 6.052 ; 6.052 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[12] ; sys_clk    ; 6.385 ; 6.385 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[13] ; sys_clk    ; 6.063 ; 6.063 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[14] ; sys_clk    ; 6.356 ; 6.356 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[15] ; sys_clk    ; 6.354 ; 6.354 ; Rise       ; sys_clk         ;
; avs_s1_readdatavalid ; sys_clk    ; 7.557 ; 7.557 ; Rise       ; sys_clk         ;
; avs_s1_waitrequest   ; sys_clk    ; 9.759 ; 9.759 ; Rise       ; sys_clk         ;
; coe_dbf_dq_ie        ; sys_clk    ; 9.553 ; 9.553 ; Rise       ; sys_clk         ;
; coe_dbf_dq_o[*]      ; sys_clk    ; 6.681 ; 6.681 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[0]     ; sys_clk    ; 6.371 ; 6.371 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[1]     ; sys_clk    ; 6.348 ; 6.348 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[2]     ; sys_clk    ; 6.069 ; 6.069 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[3]     ; sys_clk    ; 6.681 ; 6.681 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[4]     ; sys_clk    ; 6.064 ; 6.064 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[5]     ; sys_clk    ; 6.576 ; 6.576 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[6]     ; sys_clk    ; 6.339 ; 6.339 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[7]     ; sys_clk    ; 6.296 ; 6.296 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[8]     ; sys_clk    ; 6.302 ; 6.302 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[9]     ; sys_clk    ; 6.408 ; 6.408 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[10]    ; sys_clk    ; 6.346 ; 6.346 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[11]    ; sys_clk    ; 6.341 ; 6.341 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[12]    ; sys_clk    ; 6.506 ; 6.506 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[13]    ; sys_clk    ; 6.284 ; 6.284 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[14]    ; sys_clk    ; 6.383 ; 6.383 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[15]    ; sys_clk    ; 6.391 ; 6.391 ; Rise       ; sys_clk         ;
; coe_dbf_dq_oe        ; sys_clk    ; 6.704 ; 6.704 ; Rise       ; sys_clk         ;
; coe_sdr_addr[*]      ; sys_clk    ; 8.132 ; 8.132 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[0]     ; sys_clk    ; 6.652 ; 6.652 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[1]     ; sys_clk    ; 7.399 ; 7.399 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[2]     ; sys_clk    ; 7.122 ; 7.122 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[3]     ; sys_clk    ; 7.191 ; 7.191 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[4]     ; sys_clk    ; 6.680 ; 6.680 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[5]     ; sys_clk    ; 7.182 ; 7.182 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[6]     ; sys_clk    ; 7.121 ; 7.121 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[7]     ; sys_clk    ; 7.104 ; 7.104 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[8]     ; sys_clk    ; 7.156 ; 7.156 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[9]     ; sys_clk    ; 8.132 ; 8.132 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[10]    ; sys_clk    ; 6.635 ; 6.635 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[11]    ; sys_clk    ; 7.136 ; 7.136 ; Rise       ; sys_clk         ;
; coe_sdr_ba[*]        ; sys_clk    ; 7.351 ; 7.351 ; Rise       ; sys_clk         ;
;  coe_sdr_ba[0]       ; sys_clk    ; 6.880 ; 6.880 ; Rise       ; sys_clk         ;
;  coe_sdr_ba[1]       ; sys_clk    ; 7.351 ; 7.351 ; Rise       ; sys_clk         ;
; coe_sdr_cas_n        ; sys_clk    ; 6.653 ; 6.653 ; Rise       ; sys_clk         ;
; coe_sdr_dqm[*]       ; sys_clk    ; 6.978 ; 6.978 ; Rise       ; sys_clk         ;
;  coe_sdr_dqm[0]      ; sys_clk    ; 6.978 ; 6.978 ; Rise       ; sys_clk         ;
;  coe_sdr_dqm[1]      ; sys_clk    ; 6.668 ; 6.668 ; Rise       ; sys_clk         ;
; coe_sdr_ras_n        ; sys_clk    ; 6.674 ; 6.674 ; Rise       ; sys_clk         ;
; coe_sdr_we_n         ; sys_clk    ; 6.917 ; 6.917 ; Rise       ; sys_clk         ;
+----------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; avs_s1_readdata[*]   ; sys_clk    ; 3.435 ; 3.435 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[0]  ; sys_clk    ; 3.743 ; 3.743 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[1]  ; sys_clk    ; 3.634 ; 3.634 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[2]  ; sys_clk    ; 3.721 ; 3.721 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[3]  ; sys_clk    ; 3.635 ; 3.635 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[4]  ; sys_clk    ; 3.644 ; 3.644 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[5]  ; sys_clk    ; 3.722 ; 3.722 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[6]  ; sys_clk    ; 3.627 ; 3.627 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[7]  ; sys_clk    ; 3.724 ; 3.724 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[8]  ; sys_clk    ; 3.515 ; 3.515 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[9]  ; sys_clk    ; 3.570 ; 3.570 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[10] ; sys_clk    ; 3.568 ; 3.568 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[11] ; sys_clk    ; 3.435 ; 3.435 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[12] ; sys_clk    ; 3.610 ; 3.610 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[13] ; sys_clk    ; 3.452 ; 3.452 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[14] ; sys_clk    ; 3.586 ; 3.586 ; Rise       ; sys_clk         ;
;  avs_s1_readdata[15] ; sys_clk    ; 3.579 ; 3.579 ; Rise       ; sys_clk         ;
; avs_s1_readdatavalid ; sys_clk    ; 3.928 ; 3.928 ; Rise       ; sys_clk         ;
; avs_s1_waitrequest   ; sys_clk    ; 4.594 ; 4.594 ; Rise       ; sys_clk         ;
; coe_dbf_dq_ie        ; sys_clk    ; 5.240 ; 5.240 ; Rise       ; sys_clk         ;
; coe_dbf_dq_o[*]      ; sys_clk    ; 3.458 ; 3.458 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[0]     ; sys_clk    ; 3.604 ; 3.604 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[1]     ; sys_clk    ; 3.584 ; 3.584 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[2]     ; sys_clk    ; 3.459 ; 3.459 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[3]     ; sys_clk    ; 3.757 ; 3.757 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[4]     ; sys_clk    ; 3.458 ; 3.458 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[5]     ; sys_clk    ; 3.676 ; 3.676 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[6]     ; sys_clk    ; 3.575 ; 3.575 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[7]     ; sys_clk    ; 3.557 ; 3.557 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[8]     ; sys_clk    ; 3.554 ; 3.554 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[9]     ; sys_clk    ; 3.638 ; 3.638 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[10]    ; sys_clk    ; 3.601 ; 3.601 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[11]    ; sys_clk    ; 3.575 ; 3.575 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[12]    ; sys_clk    ; 3.642 ; 3.642 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[13]    ; sys_clk    ; 3.546 ; 3.546 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[14]    ; sys_clk    ; 3.611 ; 3.611 ; Rise       ; sys_clk         ;
;  coe_dbf_dq_o[15]    ; sys_clk    ; 3.618 ; 3.618 ; Rise       ; sys_clk         ;
; coe_dbf_dq_oe        ; sys_clk    ; 3.801 ; 3.801 ; Rise       ; sys_clk         ;
; coe_sdr_addr[*]      ; sys_clk    ; 3.761 ; 3.761 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[0]     ; sys_clk    ; 3.773 ; 3.773 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[1]     ; sys_clk    ; 4.067 ; 4.067 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[2]     ; sys_clk    ; 3.989 ; 3.989 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[3]     ; sys_clk    ; 4.042 ; 4.042 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[4]     ; sys_clk    ; 3.798 ; 3.798 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[5]     ; sys_clk    ; 4.035 ; 4.035 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[6]     ; sys_clk    ; 3.985 ; 3.985 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[7]     ; sys_clk    ; 3.975 ; 3.975 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[8]     ; sys_clk    ; 4.012 ; 4.012 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[9]     ; sys_clk    ; 4.425 ; 4.425 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[10]    ; sys_clk    ; 3.761 ; 3.761 ; Rise       ; sys_clk         ;
;  coe_sdr_addr[11]    ; sys_clk    ; 3.924 ; 3.924 ; Rise       ; sys_clk         ;
; coe_sdr_ba[*]        ; sys_clk    ; 3.878 ; 3.878 ; Rise       ; sys_clk         ;
;  coe_sdr_ba[0]       ; sys_clk    ; 3.878 ; 3.878 ; Rise       ; sys_clk         ;
;  coe_sdr_ba[1]       ; sys_clk    ; 4.097 ; 4.097 ; Rise       ; sys_clk         ;
; coe_sdr_cas_n        ; sys_clk    ; 3.773 ; 3.773 ; Rise       ; sys_clk         ;
; coe_sdr_dqm[*]       ; sys_clk    ; 3.791 ; 3.791 ; Rise       ; sys_clk         ;
;  coe_sdr_dqm[0]      ; sys_clk    ; 3.873 ; 3.873 ; Rise       ; sys_clk         ;
;  coe_sdr_dqm[1]      ; sys_clk    ; 3.791 ; 3.791 ; Rise       ; sys_clk         ;
; coe_sdr_ras_n        ; sys_clk    ; 3.794 ; 3.794 ; Rise       ; sys_clk         ;
; coe_sdr_we_n         ; sys_clk    ; 3.897 ; 3.897 ; Rise       ; sys_clk         ;
+----------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Progagation Delay                                                          ;
+---------------------------+--------------------+--------+----+----+--------+
; Input Port                ; Output Port        ; RR     ; RF ; FR ; FF     ;
+---------------------------+--------------------+--------+----+----+--------+
; avs_s1_beginbursttransfer ; avs_s1_waitrequest ; 8.512  ;    ;    ; 8.512  ;
; avs_s1_read               ; avs_s1_waitrequest ; 10.956 ;    ;    ; 10.956 ;
; avs_s1_write              ; avs_s1_waitrequest ; 8.324  ;    ;    ; 8.324  ;
+---------------------------+--------------------+--------+----+----+--------+


+--------------------------------------------------------------------------+
; Minimum Progagation Delay                                                ;
+---------------------------+--------------------+-------+----+----+-------+
; Input Port                ; Output Port        ; RR    ; RF ; FR ; FF    ;
+---------------------------+--------------------+-------+----+----+-------+
; avs_s1_beginbursttransfer ; avs_s1_waitrequest ; 4.324 ;    ;    ; 4.324 ;
; avs_s1_read               ; avs_s1_waitrequest ; 6.001 ;    ;    ; 6.001 ;
; avs_s1_write              ; avs_s1_waitrequest ; 4.229 ;    ;    ; 4.229 ;
+---------------------------+--------------------+-------+----+----+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sys_clk    ; sys_clk  ; 2088     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sys_clk    ; sys_clk  ; 2088     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 64    ; 64   ;
; Unconstrained Input Port Paths  ; 984   ; 984  ;
; Unconstrained Output Ports      ; 55    ; 55   ;
; Unconstrained Output Port Paths ; 67    ; 67   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 10.1 Build 197 01/19/2011 Service Pack 1 SJ Full Version
    Info: Processing started: Thu May 31 13:41:54 2012
Info: Command: quartus_sta MCB_AVL_IP_TOP -c MCB_AVL_IP_TOP
Info: qsta_default_script.tcl version: #4
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Reading SDC File: 'MCB_AVL_IP_TOP.sdc'
Info: Analyzing Slow Model
Info: Worst-case setup slack is 5.590
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     5.590         0.000 sys_clk 
Info: Worst-case hold slack is 0.391
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.391         0.000 sys_clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is 4.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     4.000         0.000 sys_clk 
Info: The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info: Started post-fitting delay annotation
Warning: Found 57 output pins without output pin load capacitance assignment
    Info: Pin "avs_s1_waitrequest" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "avs_s1_readdatavalid" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "avs_s1_readdata[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "avs_s1_readdata[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "avs_s1_readdata[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "avs_s1_readdata[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "avs_s1_readdata[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "avs_s1_readdata[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "avs_s1_readdata[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "avs_s1_readdata[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "avs_s1_readdata[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "avs_s1_readdata[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "avs_s1_readdata[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "avs_s1_readdata[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "avs_s1_readdata[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "avs_s1_readdata[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "avs_s1_readdata[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "avs_s1_readdata[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_sdr_cke" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_sdr_cs_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_sdr_ras_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_sdr_cas_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_sdr_we_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_sdr_dqm[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_sdr_dqm[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_sdr_ba[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_sdr_ba[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_sdr_addr[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_sdr_addr[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_sdr_addr[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_sdr_addr[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_sdr_addr[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_sdr_addr[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_sdr_addr[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_sdr_addr[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_sdr_addr[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_sdr_addr[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_sdr_addr[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_sdr_addr[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_dbf_dq_ie" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_dbf_dq_oe" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_dbf_dq_o[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_dbf_dq_o[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_dbf_dq_o[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_dbf_dq_o[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_dbf_dq_o[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_dbf_dq_o[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_dbf_dq_o[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_dbf_dq_o[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_dbf_dq_o[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_dbf_dq_o[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_dbf_dq_o[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_dbf_dq_o[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_dbf_dq_o[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_dbf_dq_o[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_dbf_dq_o[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "coe_dbf_dq_o[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Worst-case setup slack is 7.759
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     7.759         0.000 sys_clk 
Info: Worst-case hold slack is 0.215
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.215         0.000 sys_clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is 4.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     4.000         0.000 sys_clk 
Info: The selected device family is not supported by the report_metastability command.
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 288 megabytes
    Info: Processing ended: Thu May 31 13:41:55 2012
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:02


