# Linguagens de Descrição de Hardware (HDL)

Hoje em dia, o projeto de hardware quase não é mais feito com diagramas esquemáticos, mas com Linguagens de Descrição de Hardare (HDL[^1]). Neste tutorial você vai aprender o básico de Verilog que é provavelmente e linguagem mais usada atualmente. Também serão usadas linguagens mais modernas, que posteriormente geram Verilog sintetizável. 

<!-- === "Verilog"
    Teste
    ```verilog
    module foo();

    endmodule
    ```

=== "Chisel"
    Teste

=== "SpinalHDL"
    Teste

=== "Amaranth"
    Teste -->




[^1]: *Hardware Description Language* 

