module display (
    input logic i1, i2, i3, i4,
    output logic a, b, c, d, e, f, g
);
  assign a = i1 & (~i2) & (~i3) | (~i1) & i2 & i3 | (~i2) & (~i3) | (~i1) & i3 | i1 & (~i4) | i2 & i3;
  assign b = (~i1) & i3 & i4 | i1 & (~i3) | (~i2) & (~i3) | (~i2) & (~i4) | (~i3) & (~i4);
  assign c = (~i2) & i4 | (~i1) & i2 | i1 & (~i2) | (~i3);
  assign d = (~i1) & (~i2) & (~i3) | (~i2) & i3 & i4 | i2 & (~i3) & i4 | i2 & i3 & (~i4) | i1 & (~i3);
  assign e = i1 & i2 & i4 | (~i2) & (~i4) | i3 & (~i4) | i1 & i3;
  assign f = (~i2) & (~i3) & (~i4) | (~i1) & i2 & (~i3) | i2 & i3 & (~i4) | i1 & (~i2) | i1 & i3;
  assign g = (~i1) & i2 & (~i3) | (~i2) & i3 | i3 & (~i4) | i1 & (~i2) | i1 & i4;
endmodule
