Timing Analyzer report for edge_detector
Tue Aug 22 23:38:33 2023
Quartus Prime Version 22.1std.1 Build 917 02/14/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'freq_divider:inst1|clk_out'
 14. Slow 1200mV 85C Model Hold: 'freq_divider:inst1|clk_out'
 15. Slow 1200mV 85C Model Hold: 'clk'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'clk'
 24. Slow 1200mV 0C Model Setup: 'freq_divider:inst1|clk_out'
 25. Slow 1200mV 0C Model Hold: 'freq_divider:inst1|clk_out'
 26. Slow 1200mV 0C Model Hold: 'clk'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'clk'
 34. Fast 1200mV 0C Model Setup: 'freq_divider:inst1|clk_out'
 35. Fast 1200mV 0C Model Hold: 'freq_divider:inst1|clk_out'
 36. Fast 1200mV 0C Model Hold: 'clk'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 22.1std.1 Build 917 02/14/2023 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; edge_detector                                          ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE6E22C8                                            ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 32          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.03        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.2%      ;
;     Processors 3-16        ;   0.2%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                 ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; Clock Name                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; clk                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                        ;
; freq_divider:inst1|clk_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { freq_divider:inst1|clk_out } ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                          ;
+-------------+-----------------+----------------------------+------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                 ; Note                                           ;
+-------------+-----------------+----------------------------+------------------------------------------------+
; 178.28 MHz  ; 178.28 MHz      ; clk                        ;                                                ;
; 1022.49 MHz ; 402.09 MHz      ; freq_divider:inst1|clk_out ; limit due to minimum period restriction (tmin) ;
+-------------+-----------------+----------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                 ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -4.609 ; -81.507       ;
; freq_divider:inst1|clk_out ; 0.022  ; 0.000         ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                 ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; freq_divider:inst1|clk_out ; 0.465 ; 0.000         ;
; clk                        ; 0.760 ; 0.000         ;
+----------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -3.000 ; -52.071       ;
; freq_divider:inst1|clk_out ; -1.487 ; -4.461        ;
+----------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                             ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -4.609 ; freq_divider:inst1|counter[5]  ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.080     ; 5.530      ;
; -4.593 ; freq_divider:inst1|counter[4]  ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.080     ; 5.514      ;
; -4.472 ; freq_divider:inst1|counter[12] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.080     ; 5.393      ;
; -4.470 ; freq_divider:inst1|counter[13] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.080     ; 5.391      ;
; -4.469 ; freq_divider:inst1|counter[10] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.080     ; 5.390      ;
; -4.466 ; freq_divider:inst1|counter[8]  ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.080     ; 5.387      ;
; -4.453 ; freq_divider:inst1|counter[9]  ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.080     ; 5.374      ;
; -4.387 ; freq_divider:inst1|counter[21] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.080     ; 5.308      ;
; -4.385 ; freq_divider:inst1|counter[20] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.080     ; 5.306      ;
; -4.365 ; freq_divider:inst1|counter[15] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.080     ; 5.286      ;
; -4.358 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.080     ; 5.279      ;
; -4.349 ; freq_divider:inst1|counter[7]  ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.080     ; 5.270      ;
; -4.312 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.080     ; 5.233      ;
; -4.282 ; freq_divider:inst1|counter[23] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.080     ; 5.203      ;
; -4.254 ; freq_divider:inst1|counter[6]  ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.080     ; 5.175      ;
; -4.220 ; freq_divider:inst1|counter[14] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.080     ; 5.141      ;
; -4.136 ; freq_divider:inst1|counter[22] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.080     ; 5.057      ;
; -4.118 ; freq_divider:inst1|counter[11] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.080     ; 5.039      ;
; -4.110 ; freq_divider:inst1|counter[18] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.080     ; 5.031      ;
; -4.110 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.080     ; 5.031      ;
; -4.101 ; freq_divider:inst1|counter[16] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.080     ; 5.022      ;
; -4.094 ; freq_divider:inst1|counter[29] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.080     ; 5.015      ;
; -4.067 ; freq_divider:inst1|counter[31] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.080     ; 4.988      ;
; -4.023 ; freq_divider:inst1|counter[30] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.080     ; 4.944      ;
; -4.001 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.080     ; 4.922      ;
; -3.945 ; freq_divider:inst1|counter[27] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.080     ; 4.866      ;
; -3.715 ; freq_divider:inst1|counter[28] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.080     ; 4.636      ;
; -3.713 ; freq_divider:inst1|counter[19] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.080     ; 4.634      ;
; -3.673 ; freq_divider:inst1|counter[26] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.080     ; 4.594      ;
; -3.651 ; freq_divider:inst1|counter[25] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.080     ; 4.572      ;
; -3.567 ; freq_divider:inst1|counter[17] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.080     ; 4.488      ;
; -3.538 ; freq_divider:inst1|counter[24] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.080     ; 4.459      ;
; -3.342 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[25] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.262      ;
; -3.231 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[25] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.151      ;
; -3.196 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|counter[25] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.116      ;
; -3.173 ; freq_divider:inst1|counter[5]  ; freq_divider:inst1|counter[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.093      ;
; -3.161 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[23] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.082      ;
; -3.148 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[22] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.069      ;
; -3.125 ; freq_divider:inst1|counter[12] ; freq_divider:inst1|counter[25] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.045      ;
; -3.122 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[31] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.042      ;
; -3.114 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[13] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.035      ;
; -3.108 ; freq_divider:inst1|counter[4]  ; freq_divider:inst1|counter[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.028      ;
; -3.098 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[15] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.019      ;
; -3.089 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[30] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.009      ;
; -3.083 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[25] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.003      ;
; -3.063 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[22] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.984      ;
; -3.059 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[31] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.979      ;
; -3.050 ; freq_divider:inst1|counter[4]  ; freq_divider:inst1|counter[25] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.970      ;
; -3.050 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[23] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.971      ;
; -3.043 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[14] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.964      ;
; -3.035 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[21] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.956      ;
; -3.024 ; freq_divider:inst1|counter[13] ; freq_divider:inst1|counter[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.944      ;
; -3.015 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|counter[23] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.936      ;
; -3.008 ; freq_divider:inst1|counter[12] ; freq_divider:inst1|counter[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.928      ;
; -3.004 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[30] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.924      ;
; -3.003 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[13] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.924      ;
; -3.000 ; freq_divider:inst1|counter[7]  ; freq_divider:inst1|counter[25] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.920      ;
; -3.000 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[22] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.921      ;
; -2.992 ; freq_divider:inst1|counter[10] ; freq_divider:inst1|counter[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.912      ;
; -2.987 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[15] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.908      ;
; -2.981 ; freq_divider:inst1|counter[8]  ; freq_divider:inst1|counter[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.901      ;
; -2.976 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[29] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.896      ;
; -2.976 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|counter[31] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.896      ;
; -2.968 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[20] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.889      ;
; -2.968 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|counter[13] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.889      ;
; -2.968 ; freq_divider:inst1|counter[9]  ; freq_divider:inst1|counter[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.888      ;
; -2.958 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[14] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.879      ;
; -2.952 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|counter[15] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.873      ;
; -2.946 ; freq_divider:inst1|counter[14] ; freq_divider:inst1|counter[25] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.866      ;
; -2.944 ; freq_divider:inst1|counter[12] ; freq_divider:inst1|counter[23] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.865      ;
; -2.943 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[28] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.863      ;
; -2.941 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[30] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.861      ;
; -2.938 ; freq_divider:inst1|counter[5]  ; freq_divider:inst1|counter[25] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.858      ;
; -2.934 ; freq_divider:inst1|counter[20] ; freq_divider:inst1|counter[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.854      ;
; -2.924 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[21] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.845      ;
; -2.921 ; freq_divider:inst1|counter[7]  ; freq_divider:inst1|counter[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.841      ;
; -2.919 ; freq_divider:inst1|counter[21] ; freq_divider:inst1|counter[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.839      ;
; -2.913 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[29] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.833      ;
; -2.911 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[31] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.831      ;
; -2.908 ; freq_divider:inst1|counter[7]  ; freq_divider:inst1|counter[22] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.829      ;
; -2.905 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|counter[22] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.826      ;
; -2.905 ; freq_divider:inst1|counter[12] ; freq_divider:inst1|counter[31] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.825      ;
; -2.903 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[12] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.824      ;
; -2.902 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[23] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.823      ;
; -2.901 ; freq_divider:inst1|counter[6]  ; freq_divider:inst1|counter[25] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.821      ;
; -2.897 ; freq_divider:inst1|counter[12] ; freq_divider:inst1|counter[13] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.818      ;
; -2.895 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[14] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.816      ;
; -2.895 ; freq_divider:inst1|counter[15] ; freq_divider:inst1|counter[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.815      ;
; -2.889 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|counter[21] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.810      ;
; -2.883 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[20] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.804      ;
; -2.881 ; freq_divider:inst1|counter[12] ; freq_divider:inst1|counter[15] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.802      ;
; -2.875 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[19] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.795      ;
; -2.873 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.793      ;
; -2.869 ; freq_divider:inst1|counter[4]  ; freq_divider:inst1|counter[23] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.790      ;
; -2.865 ; freq_divider:inst1|counter[13] ; freq_divider:inst1|counter[25] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.785      ;
; -2.858 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[28] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.778      ;
; -2.855 ; freq_divider:inst1|counter[5]  ; freq_divider:inst1|counter[22] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.776      ;
; -2.855 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[13] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.776      ;
; -2.849 ; freq_divider:inst1|counter[7]  ; freq_divider:inst1|counter[30] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.769      ;
; -2.846 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|counter[30] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.766      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'freq_divider:inst1|clk_out'                                                                                          ;
+-------+--------------------+--------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.022 ; intermediate       ; pedge~reg0         ; freq_divider:inst1|clk_out ; freq_divider:inst1|clk_out ; 1.000        ; -0.081     ; 0.898      ;
; 0.062 ; led_new_clock~reg0 ; led_new_clock~reg0 ; freq_divider:inst1|clk_out ; freq_divider:inst1|clk_out ; 1.000        ; -0.081     ; 0.858      ;
+-------+--------------------+--------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'freq_divider:inst1|clk_out'                                                                                           ;
+-------+--------------------+--------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.465 ; led_new_clock~reg0 ; led_new_clock~reg0 ; freq_divider:inst1|clk_out ; freq_divider:inst1|clk_out ; 0.000        ; 0.081      ; 0.758      ;
; 0.487 ; intermediate       ; pedge~reg0         ; freq_divider:inst1|clk_out ; freq_divider:inst1|clk_out ; 0.000        ; 0.081      ; 0.780      ;
+-------+--------------------+--------------------+----------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                           ;
+-------+--------------------------------+--------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+----------------------------+-------------+--------------+------------+------------+
; 0.760 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[3]  ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.053      ;
; 0.761 ; freq_divider:inst1|counter[11] ; freq_divider:inst1|counter[11] ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; freq_divider:inst1|counter[5]  ; freq_divider:inst1|counter[5]  ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[1]  ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; freq_divider:inst1|counter[27] ; freq_divider:inst1|counter[27] ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; freq_divider:inst1|counter[29] ; freq_divider:inst1|counter[29] ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; freq_divider:inst1|counter[31] ; freq_divider:inst1|counter[31] ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; freq_divider:inst1|counter[16] ; freq_divider:inst1|counter[16] ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; freq_divider:inst1|counter[9]  ; freq_divider:inst1|counter[9]  ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; freq_divider:inst1|counter[6]  ; freq_divider:inst1|counter[6]  ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|counter[2]  ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; freq_divider:inst1|counter[18] ; freq_divider:inst1|counter[18] ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; freq_divider:inst1|counter[10] ; freq_divider:inst1|counter[10] ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; freq_divider:inst1|counter[4]  ; freq_divider:inst1|counter[4]  ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; freq_divider:inst1|counter[30] ; freq_divider:inst1|counter[30] ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; freq_divider:inst1|counter[8]  ; freq_divider:inst1|counter[8]  ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; freq_divider:inst1|counter[24] ; freq_divider:inst1|counter[24] ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; freq_divider:inst1|counter[26] ; freq_divider:inst1|counter[26] ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; freq_divider:inst1|counter[28] ; freq_divider:inst1|counter[28] ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 1.098 ; freq_divider:inst1|clk_out     ; freq_divider:inst1|clk_out     ; freq_divider:inst1|clk_out ; clk         ; 0.000        ; 2.595      ; 4.196      ;
; 1.115 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[2]  ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.408      ;
; 1.115 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[4]  ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.408      ;
; 1.116 ; freq_divider:inst1|counter[5]  ; freq_divider:inst1|counter[6]  ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.117 ; freq_divider:inst1|counter[9]  ; freq_divider:inst1|counter[10] ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; freq_divider:inst1|counter[29] ; freq_divider:inst1|counter[30] ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; freq_divider:inst1|counter[27] ; freq_divider:inst1|counter[28] ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.124 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|counter[3]  ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.417      ;
; 1.125 ; freq_divider:inst1|counter[10] ; freq_divider:inst1|counter[11] ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; freq_divider:inst1|counter[4]  ; freq_divider:inst1|counter[5]  ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.418      ;
; 1.126 ; freq_divider:inst1|counter[30] ; freq_divider:inst1|counter[31] ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.419      ;
; 1.126 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[1]  ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.419      ;
; 1.126 ; freq_divider:inst1|counter[8]  ; freq_divider:inst1|counter[9]  ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.419      ;
; 1.127 ; freq_divider:inst1|counter[26] ; freq_divider:inst1|counter[27] ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.420      ;
; 1.127 ; freq_divider:inst1|counter[28] ; freq_divider:inst1|counter[29] ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.420      ;
; 1.133 ; freq_divider:inst1|counter[16] ; freq_divider:inst1|counter[18] ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.426      ;
; 1.133 ; freq_divider:inst1|counter[6]  ; freq_divider:inst1|counter[8]  ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.426      ;
; 1.133 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|counter[4]  ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.426      ;
; 1.134 ; freq_divider:inst1|counter[4]  ; freq_divider:inst1|counter[6]  ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.427      ;
; 1.135 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[2]  ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.428      ;
; 1.135 ; freq_divider:inst1|counter[8]  ; freq_divider:inst1|counter[10] ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.428      ;
; 1.136 ; freq_divider:inst1|counter[24] ; freq_divider:inst1|counter[26] ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.429      ;
; 1.136 ; freq_divider:inst1|counter[28] ; freq_divider:inst1|counter[30] ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.429      ;
; 1.136 ; freq_divider:inst1|counter[26] ; freq_divider:inst1|counter[28] ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.429      ;
; 1.246 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[3]  ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.539      ;
; 1.246 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[5]  ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.539      ;
; 1.248 ; freq_divider:inst1|counter[9]  ; freq_divider:inst1|counter[11] ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.541      ;
; 1.248 ; freq_divider:inst1|counter[29] ; freq_divider:inst1|counter[31] ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.541      ;
; 1.248 ; freq_divider:inst1|counter[27] ; freq_divider:inst1|counter[29] ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.541      ;
; 1.255 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[4]  ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.548      ;
; 1.255 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[6]  ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.548      ;
; 1.256 ; freq_divider:inst1|counter[5]  ; freq_divider:inst1|counter[8]  ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.549      ;
; 1.257 ; freq_divider:inst1|counter[27] ; freq_divider:inst1|counter[30] ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.550      ;
; 1.264 ; freq_divider:inst1|counter[6]  ; freq_divider:inst1|counter[9]  ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.557      ;
; 1.264 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|counter[5]  ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.557      ;
; 1.266 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[3]  ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.559      ;
; 1.266 ; freq_divider:inst1|counter[8]  ; freq_divider:inst1|counter[11] ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.559      ;
; 1.267 ; freq_divider:inst1|counter[24] ; freq_divider:inst1|counter[27] ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.560      ;
; 1.267 ; freq_divider:inst1|counter[28] ; freq_divider:inst1|counter[31] ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.560      ;
; 1.267 ; freq_divider:inst1|counter[26] ; freq_divider:inst1|counter[29] ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.560      ;
; 1.273 ; freq_divider:inst1|counter[6]  ; freq_divider:inst1|counter[10] ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.566      ;
; 1.273 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|counter[6]  ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.566      ;
; 1.274 ; freq_divider:inst1|counter[4]  ; freq_divider:inst1|counter[8]  ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.567      ;
; 1.275 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[4]  ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.568      ;
; 1.276 ; freq_divider:inst1|counter[24] ; freq_divider:inst1|counter[28] ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.569      ;
; 1.276 ; freq_divider:inst1|counter[26] ; freq_divider:inst1|counter[30] ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.569      ;
; 1.310 ; freq_divider:inst1|counter[25] ; freq_divider:inst1|counter[26] ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.603      ;
; 1.340 ; freq_divider:inst1|counter[22] ; freq_divider:inst1|counter[24] ; clk                        ; clk         ; 0.000        ; 0.080      ; 1.632      ;
; 1.363 ; freq_divider:inst1|counter[17] ; freq_divider:inst1|counter[18] ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.656      ;
; 1.383 ; freq_divider:inst1|counter[7]  ; freq_divider:inst1|counter[8]  ; clk                        ; clk         ; 0.000        ; 0.080      ; 1.675      ;
; 1.384 ; freq_divider:inst1|counter[23] ; freq_divider:inst1|counter[24] ; clk                        ; clk         ; 0.000        ; 0.080      ; 1.676      ;
; 1.386 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[5]  ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.679      ;
; 1.387 ; freq_divider:inst1|counter[5]  ; freq_divider:inst1|counter[9]  ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.680      ;
; 1.388 ; freq_divider:inst1|counter[27] ; freq_divider:inst1|counter[31] ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.681      ;
; 1.395 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[6]  ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.688      ;
; 1.395 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[8]  ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.688      ;
; 1.396 ; freq_divider:inst1|counter[11] ; freq_divider:inst1|counter[16] ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.689      ;
; 1.396 ; freq_divider:inst1|counter[5]  ; freq_divider:inst1|counter[10] ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.689      ;
; 1.398 ; freq_divider:inst1|counter[25] ; freq_divider:inst1|counter[27] ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.691      ;
; 1.404 ; freq_divider:inst1|counter[6]  ; freq_divider:inst1|counter[11] ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.697      ;
; 1.405 ; freq_divider:inst1|counter[4]  ; freq_divider:inst1|counter[9]  ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.698      ;
; 1.406 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[5]  ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.699      ;
; 1.407 ; freq_divider:inst1|counter[24] ; freq_divider:inst1|counter[29] ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.700      ;
; 1.407 ; freq_divider:inst1|counter[26] ; freq_divider:inst1|counter[31] ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.700      ;
; 1.413 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|counter[8]  ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.706      ;
; 1.414 ; freq_divider:inst1|counter[18] ; freq_divider:inst1|counter[24] ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.707      ;
; 1.414 ; freq_divider:inst1|counter[10] ; freq_divider:inst1|counter[16] ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.707      ;
; 1.414 ; freq_divider:inst1|counter[4]  ; freq_divider:inst1|counter[10] ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.707      ;
; 1.415 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[6]  ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.708      ;
; 1.416 ; freq_divider:inst1|counter[24] ; freq_divider:inst1|counter[30] ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.709      ;
; 1.439 ; freq_divider:inst1|counter[7]  ; freq_divider:inst1|counter[9]  ; clk                        ; clk         ; 0.000        ; 0.080      ; 1.731      ;
; 1.450 ; freq_divider:inst1|counter[25] ; freq_divider:inst1|counter[28] ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.743      ;
; 1.476 ; freq_divider:inst1|clk_out     ; freq_divider:inst1|clk_out     ; freq_divider:inst1|clk_out ; clk         ; -0.500       ; 2.595      ; 4.074      ;
; 1.480 ; freq_divider:inst1|counter[22] ; freq_divider:inst1|counter[26] ; clk                        ; clk         ; 0.000        ; 0.080      ; 1.772      ;
; 1.481 ; freq_divider:inst1|counter[20] ; freq_divider:inst1|counter[24] ; clk                        ; clk         ; 0.000        ; 0.080      ; 1.773      ;
; 1.498 ; freq_divider:inst1|counter[20] ; freq_divider:inst1|counter[20] ; clk                        ; clk         ; 0.000        ; 0.080      ; 1.790      ;
; 1.516 ; freq_divider:inst1|counter[21] ; freq_divider:inst1|counter[24] ; clk                        ; clk         ; 0.000        ; 0.080      ; 1.808      ;
; 1.523 ; freq_divider:inst1|counter[7]  ; freq_divider:inst1|counter[10] ; clk                        ; clk         ; 0.000        ; 0.080      ; 1.815      ;
; 1.524 ; freq_divider:inst1|counter[23] ; freq_divider:inst1|counter[26] ; clk                        ; clk         ; 0.000        ; 0.080      ; 1.816      ;
; 1.526 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[9]  ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.819      ;
; 1.527 ; freq_divider:inst1|counter[5]  ; freq_divider:inst1|counter[11] ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.820      ;
+-------+--------------------------------+--------------------------------+----------------------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                          ;
+------------+-----------------+----------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note                                           ;
+------------+-----------------+----------------------------+------------------------------------------------+
; 189.18 MHz ; 189.18 MHz      ; clk                        ;                                                ;
; 1127.4 MHz ; 402.09 MHz      ; freq_divider:inst1|clk_out ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+----------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -4.286 ; -70.456       ;
; freq_divider:inst1|clk_out ; 0.113  ; 0.000         ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                  ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; freq_divider:inst1|clk_out ; 0.417 ; 0.000         ;
; clk                        ; 0.705 ; 0.000         ;
+----------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -3.000 ; -52.071       ;
; freq_divider:inst1|clk_out ; -1.487 ; -4.461        ;
+----------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                              ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -4.286 ; freq_divider:inst1|counter[5]  ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.072     ; 5.216      ;
; -4.258 ; freq_divider:inst1|counter[4]  ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.072     ; 5.188      ;
; -4.213 ; freq_divider:inst1|counter[12] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.072     ; 5.143      ;
; -4.210 ; freq_divider:inst1|counter[13] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.072     ; 5.140      ;
; -4.157 ; freq_divider:inst1|counter[10] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.072     ; 5.087      ;
; -4.152 ; freq_divider:inst1|counter[21] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.072     ; 5.082      ;
; -4.148 ; freq_divider:inst1|counter[20] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.072     ; 5.078      ;
; -4.141 ; freq_divider:inst1|counter[8]  ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.072     ; 5.071      ;
; -4.133 ; freq_divider:inst1|counter[9]  ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.072     ; 5.063      ;
; -4.113 ; freq_divider:inst1|counter[15] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.072     ; 5.043      ;
; -4.078 ; freq_divider:inst1|counter[7]  ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.072     ; 5.008      ;
; -4.054 ; freq_divider:inst1|counter[23] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.984      ;
; -4.042 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.972      ;
; -4.005 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.935      ;
; -3.981 ; freq_divider:inst1|counter[14] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.911      ;
; -3.958 ; freq_divider:inst1|counter[6]  ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.888      ;
; -3.921 ; freq_divider:inst1|counter[22] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.851      ;
; -3.837 ; freq_divider:inst1|counter[11] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.767      ;
; -3.834 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.764      ;
; -3.815 ; freq_divider:inst1|counter[18] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.745      ;
; -3.807 ; freq_divider:inst1|counter[16] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.737      ;
; -3.801 ; freq_divider:inst1|counter[29] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.731      ;
; -3.770 ; freq_divider:inst1|counter[31] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.700      ;
; -3.735 ; freq_divider:inst1|counter[30] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.665      ;
; -3.729 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.659      ;
; -3.659 ; freq_divider:inst1|counter[27] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.589      ;
; -3.484 ; freq_divider:inst1|counter[19] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.414      ;
; -3.462 ; freq_divider:inst1|counter[28] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.392      ;
; -3.432 ; freq_divider:inst1|counter[25] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.362      ;
; -3.431 ; freq_divider:inst1|counter[26] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.361      ;
; -3.351 ; freq_divider:inst1|counter[17] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.281      ;
; -3.304 ; freq_divider:inst1|counter[24] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.234      ;
; -2.914 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[25] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.843      ;
; -2.867 ; freq_divider:inst1|counter[5]  ; freq_divider:inst1|counter[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.797      ;
; -2.811 ; freq_divider:inst1|counter[12] ; freq_divider:inst1|counter[25] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.740      ;
; -2.794 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[25] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.723      ;
; -2.793 ; freq_divider:inst1|counter[4]  ; freq_divider:inst1|counter[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.723      ;
; -2.789 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|counter[25] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.718      ;
; -2.783 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[13] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.713      ;
; -2.750 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[23] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.680      ;
; -2.748 ; freq_divider:inst1|counter[12] ; freq_divider:inst1|counter[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.678      ;
; -2.745 ; freq_divider:inst1|counter[13] ; freq_divider:inst1|counter[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.675      ;
; -2.742 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[15] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.672      ;
; -2.728 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[22] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.658      ;
; -2.701 ; freq_divider:inst1|counter[10] ; freq_divider:inst1|counter[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.631      ;
; -2.680 ; freq_divider:inst1|counter[12] ; freq_divider:inst1|counter[13] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.610      ;
; -2.676 ; freq_divider:inst1|counter[8]  ; freq_divider:inst1|counter[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.606      ;
; -2.674 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[14] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.604      ;
; -2.668 ; freq_divider:inst1|counter[9]  ; freq_divider:inst1|counter[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.598      ;
; -2.665 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[25] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.594      ;
; -2.663 ; freq_divider:inst1|counter[4]  ; freq_divider:inst1|counter[25] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.592      ;
; -2.663 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[13] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.593      ;
; -2.659 ; freq_divider:inst1|counter[7]  ; freq_divider:inst1|counter[25] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.588      ;
; -2.658 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|counter[13] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.588      ;
; -2.652 ; freq_divider:inst1|counter[21] ; freq_divider:inst1|counter[12] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.582      ;
; -2.651 ; freq_divider:inst1|counter[21] ; freq_divider:inst1|counter[14] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.581      ;
; -2.650 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[22] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.580      ;
; -2.649 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[21] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.579      ;
; -2.649 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[31] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.579      ;
; -2.649 ; freq_divider:inst1|counter[14] ; freq_divider:inst1|counter[25] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.578      ;
; -2.648 ; freq_divider:inst1|counter[21] ; freq_divider:inst1|counter[15] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.578      ;
; -2.648 ; freq_divider:inst1|counter[15] ; freq_divider:inst1|counter[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.578      ;
; -2.648 ; freq_divider:inst1|counter[20] ; freq_divider:inst1|counter[12] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.578      ;
; -2.647 ; freq_divider:inst1|counter[12] ; freq_divider:inst1|counter[23] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.577      ;
; -2.647 ; freq_divider:inst1|counter[20] ; freq_divider:inst1|counter[14] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.577      ;
; -2.644 ; freq_divider:inst1|counter[20] ; freq_divider:inst1|counter[15] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.574      ;
; -2.639 ; freq_divider:inst1|counter[12] ; freq_divider:inst1|counter[15] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.569      ;
; -2.637 ; freq_divider:inst1|counter[21] ; freq_divider:inst1|counter[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.567      ;
; -2.633 ; freq_divider:inst1|counter[20] ; freq_divider:inst1|counter[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.563      ;
; -2.630 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[23] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.560      ;
; -2.625 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|counter[23] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.555      ;
; -2.622 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[15] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.552      ;
; -2.617 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|counter[15] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.547      ;
; -2.613 ; freq_divider:inst1|counter[7]  ; freq_divider:inst1|counter[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.543      ;
; -2.602 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[30] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.532      ;
; -2.599 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[22] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.529      ;
; -2.596 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[14] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.526      ;
; -2.577 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.507      ;
; -2.568 ; freq_divider:inst1|counter[13] ; freq_divider:inst1|counter[25] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.497      ;
; -2.566 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[20] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.496      ;
; -2.563 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[31] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.493      ;
; -2.554 ; freq_divider:inst1|counter[23] ; freq_divider:inst1|counter[12] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.484      ;
; -2.553 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[12] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.483      ;
; -2.553 ; freq_divider:inst1|counter[23] ; freq_divider:inst1|counter[14] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.483      ;
; -2.550 ; freq_divider:inst1|counter[23] ; freq_divider:inst1|counter[15] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.480      ;
; -2.546 ; freq_divider:inst1|counter[12] ; freq_divider:inst1|counter[21] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.476      ;
; -2.546 ; freq_divider:inst1|counter[12] ; freq_divider:inst1|counter[31] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.476      ;
; -2.545 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[14] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.475      ;
; -2.540 ; freq_divider:inst1|counter[5]  ; freq_divider:inst1|counter[25] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.469      ;
; -2.540 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.470      ;
; -2.539 ; freq_divider:inst1|counter[23] ; freq_divider:inst1|counter[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.469      ;
; -2.534 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[13] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.464      ;
; -2.533 ; freq_divider:inst1|counter[6]  ; freq_divider:inst1|counter[25] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.462      ;
; -2.532 ; freq_divider:inst1|counter[4]  ; freq_divider:inst1|counter[13] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.462      ;
; -2.529 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[21] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.459      ;
; -2.528 ; freq_divider:inst1|counter[7]  ; freq_divider:inst1|counter[13] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.458      ;
; -2.524 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|counter[21] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.454      ;
; -2.524 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|counter[31] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.454      ;
; -2.524 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[30] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.454      ;
; -2.523 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[29] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.453      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'freq_divider:inst1|clk_out'                                                                                           ;
+-------+--------------------+--------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.113 ; intermediate       ; pedge~reg0         ; freq_divider:inst1|clk_out ; freq_divider:inst1|clk_out ; 1.000        ; -0.072     ; 0.817      ;
; 0.160 ; led_new_clock~reg0 ; led_new_clock~reg0 ; freq_divider:inst1|clk_out ; freq_divider:inst1|clk_out ; 1.000        ; -0.072     ; 0.770      ;
+-------+--------------------+--------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'freq_divider:inst1|clk_out'                                                                                            ;
+-------+--------------------+--------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.417 ; led_new_clock~reg0 ; led_new_clock~reg0 ; freq_divider:inst1|clk_out ; freq_divider:inst1|clk_out ; 0.000        ; 0.072      ; 0.684      ;
; 0.452 ; intermediate       ; pedge~reg0         ; freq_divider:inst1|clk_out ; freq_divider:inst1|clk_out ; 0.000        ; 0.072      ; 0.719      ;
+-------+--------------------+--------------------+----------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                            ;
+-------+--------------------------------+--------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+----------------------------+-------------+--------------+------------+------------+
; 0.705 ; freq_divider:inst1|counter[11] ; freq_divider:inst1|counter[11] ; clk                        ; clk         ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; freq_divider:inst1|counter[5]  ; freq_divider:inst1|counter[5]  ; clk                        ; clk         ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[3]  ; clk                        ; clk         ; 0.000        ; 0.072      ; 0.972      ;
; 0.706 ; freq_divider:inst1|counter[29] ; freq_divider:inst1|counter[29] ; clk                        ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.707 ; freq_divider:inst1|counter[27] ; freq_divider:inst1|counter[27] ; clk                        ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; freq_divider:inst1|counter[6]  ; freq_divider:inst1|counter[6]  ; clk                        ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[1]  ; clk                        ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; freq_divider:inst1|counter[31] ; freq_divider:inst1|counter[31] ; clk                        ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; freq_divider:inst1|counter[9]  ; freq_divider:inst1|counter[9]  ; clk                        ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.710 ; freq_divider:inst1|counter[16] ; freq_divider:inst1|counter[16] ; clk                        ; clk         ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|counter[2]  ; clk                        ; clk         ; 0.000        ; 0.072      ; 0.977      ;
; 0.711 ; freq_divider:inst1|counter[18] ; freq_divider:inst1|counter[18] ; clk                        ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; freq_divider:inst1|counter[10] ; freq_divider:inst1|counter[10] ; clk                        ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; freq_divider:inst1|counter[8]  ; freq_divider:inst1|counter[8]  ; clk                        ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; freq_divider:inst1|counter[4]  ; freq_divider:inst1|counter[4]  ; clk                        ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.712 ; freq_divider:inst1|counter[24] ; freq_divider:inst1|counter[24] ; clk                        ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; freq_divider:inst1|counter[26] ; freq_divider:inst1|counter[26] ; clk                        ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; freq_divider:inst1|counter[28] ; freq_divider:inst1|counter[28] ; clk                        ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; freq_divider:inst1|counter[30] ; freq_divider:inst1|counter[30] ; clk                        ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 1.027 ; freq_divider:inst1|counter[5]  ; freq_divider:inst1|counter[6]  ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.294      ;
; 1.027 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[4]  ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.294      ;
; 1.028 ; freq_divider:inst1|counter[4]  ; freq_divider:inst1|counter[5]  ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|counter[3]  ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; freq_divider:inst1|counter[29] ; freq_divider:inst1|counter[30] ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.029 ; freq_divider:inst1|counter[10] ; freq_divider:inst1|counter[11] ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; freq_divider:inst1|counter[8]  ; freq_divider:inst1|counter[9]  ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; freq_divider:inst1|counter[27] ; freq_divider:inst1|counter[28] ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[1]  ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.030 ; freq_divider:inst1|counter[28] ; freq_divider:inst1|counter[29] ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; freq_divider:inst1|counter[26] ; freq_divider:inst1|counter[27] ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; freq_divider:inst1|counter[30] ; freq_divider:inst1|counter[31] ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.297      ;
; 1.031 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[2]  ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.298      ;
; 1.032 ; freq_divider:inst1|counter[9]  ; freq_divider:inst1|counter[10] ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.299      ;
; 1.041 ; freq_divider:inst1|counter[6]  ; freq_divider:inst1|counter[8]  ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.308      ;
; 1.044 ; freq_divider:inst1|counter[16] ; freq_divider:inst1|counter[18] ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.311      ;
; 1.044 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|counter[4]  ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.311      ;
; 1.044 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[2]  ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.311      ;
; 1.045 ; freq_divider:inst1|counter[4]  ; freq_divider:inst1|counter[6]  ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.312      ;
; 1.045 ; freq_divider:inst1|counter[8]  ; freq_divider:inst1|counter[10] ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.312      ;
; 1.046 ; freq_divider:inst1|counter[24] ; freq_divider:inst1|counter[26] ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.313      ;
; 1.046 ; freq_divider:inst1|counter[28] ; freq_divider:inst1|counter[30] ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.313      ;
; 1.046 ; freq_divider:inst1|counter[26] ; freq_divider:inst1|counter[28] ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.313      ;
; 1.065 ; freq_divider:inst1|clk_out     ; freq_divider:inst1|clk_out     ; freq_divider:inst1|clk_out ; clk         ; 0.000        ; 2.384      ; 3.914      ;
; 1.120 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[5]  ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.387      ;
; 1.122 ; freq_divider:inst1|counter[27] ; freq_divider:inst1|counter[29] ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.389      ;
; 1.122 ; freq_divider:inst1|counter[29] ; freq_divider:inst1|counter[31] ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.389      ;
; 1.125 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[3]  ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.392      ;
; 1.127 ; freq_divider:inst1|counter[9]  ; freq_divider:inst1|counter[11] ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.394      ;
; 1.148 ; freq_divider:inst1|counter[6]  ; freq_divider:inst1|counter[9]  ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.415      ;
; 1.149 ; freq_divider:inst1|counter[5]  ; freq_divider:inst1|counter[8]  ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.416      ;
; 1.149 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[6]  ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.416      ;
; 1.150 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|counter[5]  ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.417      ;
; 1.151 ; freq_divider:inst1|counter[27] ; freq_divider:inst1|counter[30] ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.418      ;
; 1.151 ; freq_divider:inst1|counter[8]  ; freq_divider:inst1|counter[11] ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.418      ;
; 1.151 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[3]  ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.418      ;
; 1.152 ; freq_divider:inst1|counter[24] ; freq_divider:inst1|counter[27] ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.419      ;
; 1.152 ; freq_divider:inst1|counter[26] ; freq_divider:inst1|counter[29] ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.419      ;
; 1.152 ; freq_divider:inst1|counter[28] ; freq_divider:inst1|counter[31] ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.419      ;
; 1.153 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[4]  ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.420      ;
; 1.163 ; freq_divider:inst1|counter[6]  ; freq_divider:inst1|counter[10] ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.430      ;
; 1.166 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|counter[6]  ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.433      ;
; 1.166 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[4]  ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.433      ;
; 1.167 ; freq_divider:inst1|counter[4]  ; freq_divider:inst1|counter[8]  ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.434      ;
; 1.168 ; freq_divider:inst1|counter[24] ; freq_divider:inst1|counter[28] ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.435      ;
; 1.168 ; freq_divider:inst1|counter[26] ; freq_divider:inst1|counter[30] ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.435      ;
; 1.228 ; freq_divider:inst1|counter[25] ; freq_divider:inst1|counter[26] ; clk                        ; clk         ; 0.000        ; 0.073      ; 1.496      ;
; 1.243 ; freq_divider:inst1|counter[5]  ; freq_divider:inst1|counter[9]  ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.510      ;
; 1.244 ; freq_divider:inst1|counter[27] ; freq_divider:inst1|counter[31] ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.511      ;
; 1.247 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[5]  ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.514      ;
; 1.249 ; freq_divider:inst1|counter[22] ; freq_divider:inst1|counter[24] ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.516      ;
; 1.250 ; freq_divider:inst1|counter[25] ; freq_divider:inst1|counter[27] ; clk                        ; clk         ; 0.000        ; 0.073      ; 1.518      ;
; 1.261 ; freq_divider:inst1|counter[17] ; freq_divider:inst1|counter[18] ; clk                        ; clk         ; 0.000        ; 0.073      ; 1.529      ;
; 1.270 ; freq_divider:inst1|counter[6]  ; freq_divider:inst1|counter[11] ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.537      ;
; 1.271 ; freq_divider:inst1|counter[11] ; freq_divider:inst1|counter[16] ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.538      ;
; 1.271 ; freq_divider:inst1|counter[5]  ; freq_divider:inst1|counter[10] ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.538      ;
; 1.271 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[8]  ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.538      ;
; 1.272 ; freq_divider:inst1|counter[4]  ; freq_divider:inst1|counter[9]  ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.539      ;
; 1.273 ; freq_divider:inst1|counter[7]  ; freq_divider:inst1|counter[8]  ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.540      ;
; 1.273 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[5]  ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.540      ;
; 1.274 ; freq_divider:inst1|counter[23] ; freq_divider:inst1|counter[24] ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.541      ;
; 1.274 ; freq_divider:inst1|counter[24] ; freq_divider:inst1|counter[29] ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.541      ;
; 1.274 ; freq_divider:inst1|counter[26] ; freq_divider:inst1|counter[31] ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.541      ;
; 1.275 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[6]  ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.542      ;
; 1.288 ; freq_divider:inst1|counter[7]  ; freq_divider:inst1|counter[9]  ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.555      ;
; 1.288 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|counter[8]  ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.555      ;
; 1.288 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[6]  ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.555      ;
; 1.289 ; freq_divider:inst1|counter[18] ; freq_divider:inst1|counter[24] ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.556      ;
; 1.289 ; freq_divider:inst1|counter[10] ; freq_divider:inst1|counter[16] ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.556      ;
; 1.289 ; freq_divider:inst1|counter[4]  ; freq_divider:inst1|counter[10] ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.556      ;
; 1.290 ; freq_divider:inst1|counter[24] ; freq_divider:inst1|counter[30] ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.557      ;
; 1.296 ; freq_divider:inst1|clk_out     ; freq_divider:inst1|clk_out     ; freq_divider:inst1|clk_out ; clk         ; -0.500       ; 2.384      ; 3.645      ;
; 1.333 ; freq_divider:inst1|counter[20] ; freq_divider:inst1|counter[20] ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.600      ;
; 1.350 ; freq_divider:inst1|counter[25] ; freq_divider:inst1|counter[28] ; clk                        ; clk         ; 0.000        ; 0.073      ; 1.618      ;
; 1.363 ; freq_divider:inst1|counter[22] ; freq_divider:inst1|counter[22] ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.630      ;
; 1.364 ; freq_divider:inst1|counter[25] ; freq_divider:inst1|counter[25] ; clk                        ; clk         ; 0.000        ; 0.073      ; 1.632      ;
; 1.364 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[9]  ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.631      ;
; 1.365 ; freq_divider:inst1|counter[5]  ; freq_divider:inst1|counter[11] ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.632      ;
; 1.371 ; freq_divider:inst1|counter[22] ; freq_divider:inst1|counter[26] ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.638      ;
; 1.372 ; freq_divider:inst1|counter[25] ; freq_divider:inst1|counter[29] ; clk                        ; clk         ; 0.000        ; 0.073      ; 1.640      ;
; 1.375 ; freq_divider:inst1|counter[20] ; freq_divider:inst1|counter[24] ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.642      ;
+-------+--------------------------------+--------------------------------+----------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -1.464 ; -17.693       ;
; freq_divider:inst1|clk_out ; 0.579  ; 0.000         ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                  ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; freq_divider:inst1|clk_out ; 0.194 ; 0.000         ;
; clk                        ; 0.304 ; 0.000         ;
+----------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -3.000 ; -38.147       ;
; freq_divider:inst1|clk_out ; -1.000 ; -3.000        ;
+----------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                              ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -1.464 ; freq_divider:inst1|counter[13] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.415      ;
; -1.461 ; freq_divider:inst1|counter[12] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.412      ;
; -1.455 ; freq_divider:inst1|counter[5]  ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.406      ;
; -1.435 ; freq_divider:inst1|counter[4]  ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.386      ;
; -1.403 ; freq_divider:inst1|counter[20] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.354      ;
; -1.401 ; freq_divider:inst1|counter[7]  ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.352      ;
; -1.400 ; freq_divider:inst1|counter[21] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.351      ;
; -1.396 ; freq_divider:inst1|counter[15] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.347      ;
; -1.371 ; freq_divider:inst1|counter[10] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.322      ;
; -1.361 ; freq_divider:inst1|counter[8]  ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.312      ;
; -1.358 ; freq_divider:inst1|counter[9]  ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.309      ;
; -1.339 ; freq_divider:inst1|counter[23] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.290      ;
; -1.325 ; freq_divider:inst1|counter[14] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.276      ;
; -1.310 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.261      ;
; -1.291 ; freq_divider:inst1|counter[6]  ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.242      ;
; -1.290 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.241      ;
; -1.266 ; freq_divider:inst1|counter[22] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.217      ;
; -1.213 ; freq_divider:inst1|counter[11] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.164      ;
; -1.202 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.153      ;
; -1.196 ; freq_divider:inst1|counter[16] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.147      ;
; -1.195 ; freq_divider:inst1|counter[18] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.146      ;
; -1.181 ; freq_divider:inst1|counter[29] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.132      ;
; -1.164 ; freq_divider:inst1|counter[31] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.115      ;
; -1.153 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.104      ;
; -1.146 ; freq_divider:inst1|counter[30] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.097      ;
; -1.116 ; freq_divider:inst1|counter[27] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.067      ;
; -1.099 ; freq_divider:inst1|counter[19] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.050      ;
; -1.047 ; freq_divider:inst1|counter[25] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.998      ;
; -1.026 ; freq_divider:inst1|counter[17] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.977      ;
; -1.011 ; freq_divider:inst1|counter[28] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.962      ;
; -0.985 ; freq_divider:inst1|counter[26] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.936      ;
; -0.930 ; freq_divider:inst1|counter[24] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.881      ;
; -0.902 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[25] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.852      ;
; -0.892 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[25] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.842      ;
; -0.839 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[31] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.790      ;
; -0.835 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[30] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.786      ;
; -0.831 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[25] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.781      ;
; -0.829 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[31] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.780      ;
; -0.822 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[22] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.773      ;
; -0.821 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|counter[25] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.771      ;
; -0.814 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[23] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.765      ;
; -0.804 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[23] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.755      ;
; -0.792 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[15] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.743      ;
; -0.792 ; freq_divider:inst1|counter[7]  ; freq_divider:inst1|counter[25] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.742      ;
; -0.792 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[30] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.743      ;
; -0.782 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[15] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.733      ;
; -0.779 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[22] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.730      ;
; -0.774 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[14] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.725      ;
; -0.772 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.723      ;
; -0.771 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[29] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.722      ;
; -0.768 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[31] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.719      ;
; -0.767 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[28] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.718      ;
; -0.764 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[30] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.715      ;
; -0.763 ; freq_divider:inst1|counter[5]  ; freq_divider:inst1|counter[25] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.713      ;
; -0.762 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.713      ;
; -0.761 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[29] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.712      ;
; -0.758 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|counter[31] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.709      ;
; -0.757 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[21] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.708      ;
; -0.753 ; freq_divider:inst1|counter[4]  ; freq_divider:inst1|counter[25] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.703      ;
; -0.752 ; freq_divider:inst1|counter[13] ; freq_divider:inst1|counter[25] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.702      ;
; -0.751 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[22] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.702      ;
; -0.747 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[21] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.698      ;
; -0.743 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[23] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.694      ;
; -0.740 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[20] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.691      ;
; -0.733 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|counter[23] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.684      ;
; -0.731 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[14] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.682      ;
; -0.729 ; freq_divider:inst1|counter[13] ; freq_divider:inst1|counter[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.680      ;
; -0.729 ; freq_divider:inst1|counter[7]  ; freq_divider:inst1|counter[31] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.680      ;
; -0.726 ; freq_divider:inst1|counter[12] ; freq_divider:inst1|counter[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.677      ;
; -0.725 ; freq_divider:inst1|counter[12] ; freq_divider:inst1|counter[25] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.675      ;
; -0.725 ; freq_divider:inst1|counter[7]  ; freq_divider:inst1|counter[30] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.676      ;
; -0.724 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[28] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.675      ;
; -0.721 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[15] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.672      ;
; -0.720 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|counter[30] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.671      ;
; -0.720 ; freq_divider:inst1|counter[5]  ; freq_divider:inst1|counter[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.671      ;
; -0.717 ; freq_divider:inst1|counter[20] ; freq_divider:inst1|counter[12] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.668      ;
; -0.716 ; freq_divider:inst1|counter[20] ; freq_divider:inst1|counter[14] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.667      ;
; -0.714 ; freq_divider:inst1|counter[21] ; freq_divider:inst1|counter[12] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.665      ;
; -0.713 ; freq_divider:inst1|counter[20] ; freq_divider:inst1|counter[15] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.664      ;
; -0.713 ; freq_divider:inst1|counter[21] ; freq_divider:inst1|counter[14] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.664      ;
; -0.712 ; freq_divider:inst1|counter[7]  ; freq_divider:inst1|counter[22] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.663      ;
; -0.711 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|counter[15] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.662      ;
; -0.710 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[12] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.661      ;
; -0.710 ; freq_divider:inst1|counter[21] ; freq_divider:inst1|counter[15] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.661      ;
; -0.707 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|counter[22] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.658      ;
; -0.704 ; freq_divider:inst1|counter[7]  ; freq_divider:inst1|counter[23] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.655      ;
; -0.704 ; freq_divider:inst1|counter[4]  ; freq_divider:inst1|counter[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.655      ;
; -0.703 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[27] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.654      ;
; -0.703 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[14] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.654      ;
; -0.701 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.652      ;
; -0.700 ; freq_divider:inst1|counter[5]  ; freq_divider:inst1|counter[31] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.651      ;
; -0.700 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[29] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.651      ;
; -0.699 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[26] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.650      ;
; -0.697 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[20] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.648      ;
; -0.697 ; freq_divider:inst1|counter[20] ; freq_divider:inst1|counter[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.648      ;
; -0.696 ; freq_divider:inst1|counter[5]  ; freq_divider:inst1|counter[30] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.647      ;
; -0.696 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[28] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.647      ;
; -0.694 ; freq_divider:inst1|counter[21] ; freq_divider:inst1|counter[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.645      ;
; -0.693 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[27] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.644      ;
; -0.691 ; freq_divider:inst1|counter[15] ; freq_divider:inst1|counter[25] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.641      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'freq_divider:inst1|clk_out'                                                                                           ;
+-------+--------------------+--------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.579 ; intermediate       ; pedge~reg0         ; freq_divider:inst1|clk_out ; freq_divider:inst1|clk_out ; 1.000        ; -0.036     ; 0.372      ;
; 0.592 ; led_new_clock~reg0 ; led_new_clock~reg0 ; freq_divider:inst1|clk_out ; freq_divider:inst1|clk_out ; 1.000        ; -0.036     ; 0.359      ;
+-------+--------------------+--------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'freq_divider:inst1|clk_out'                                                                                            ;
+-------+--------------------+--------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.194 ; led_new_clock~reg0 ; led_new_clock~reg0 ; freq_divider:inst1|clk_out ; freq_divider:inst1|clk_out ; 0.000        ; 0.036      ; 0.314      ;
; 0.201 ; intermediate       ; pedge~reg0         ; freq_divider:inst1|clk_out ; freq_divider:inst1|clk_out ; 0.000        ; 0.036      ; 0.321      ;
+-------+--------------------+--------------------+----------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                            ;
+-------+--------------------------------+--------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+----------------------------+-------------+--------------+------------+------------+
; 0.304 ; freq_divider:inst1|counter[31] ; freq_divider:inst1|counter[31] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; freq_divider:inst1|counter[5]  ; freq_divider:inst1|counter[5]  ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[3]  ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; freq_divider:inst1|counter[27] ; freq_divider:inst1|counter[27] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; freq_divider:inst1|counter[29] ; freq_divider:inst1|counter[29] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; freq_divider:inst1|counter[11] ; freq_divider:inst1|counter[11] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; freq_divider:inst1|counter[6]  ; freq_divider:inst1|counter[6]  ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[1]  ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; freq_divider:inst1|counter[16] ; freq_divider:inst1|counter[16] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; freq_divider:inst1|counter[9]  ; freq_divider:inst1|counter[9]  ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; freq_divider:inst1|counter[8]  ; freq_divider:inst1|counter[8]  ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|counter[2]  ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; freq_divider:inst1|counter[24] ; freq_divider:inst1|counter[24] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; freq_divider:inst1|counter[30] ; freq_divider:inst1|counter[30] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; freq_divider:inst1|counter[18] ; freq_divider:inst1|counter[18] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; freq_divider:inst1|counter[10] ; freq_divider:inst1|counter[10] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; freq_divider:inst1|counter[4]  ; freq_divider:inst1|counter[4]  ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; freq_divider:inst1|counter[26] ; freq_divider:inst1|counter[26] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; freq_divider:inst1|counter[28] ; freq_divider:inst1|counter[28] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.316 ; freq_divider:inst1|clk_out     ; freq_divider:inst1|clk_out     ; freq_divider:inst1|clk_out ; clk         ; 0.000        ; 1.177      ; 1.712      ;
; 0.453 ; freq_divider:inst1|counter[5]  ; freq_divider:inst1|counter[6]  ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[4]  ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.573      ;
; 0.454 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[2]  ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; freq_divider:inst1|counter[29] ; freq_divider:inst1|counter[30] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; freq_divider:inst1|counter[27] ; freq_divider:inst1|counter[28] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; freq_divider:inst1|counter[9]  ; freq_divider:inst1|counter[10] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.464 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|counter[3]  ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; freq_divider:inst1|counter[8]  ; freq_divider:inst1|counter[9]  ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; freq_divider:inst1|counter[30] ; freq_divider:inst1|counter[31] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; freq_divider:inst1|counter[4]  ; freq_divider:inst1|counter[5]  ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; freq_divider:inst1|counter[10] ; freq_divider:inst1|counter[11] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; freq_divider:inst1|counter[26] ; freq_divider:inst1|counter[27] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; freq_divider:inst1|counter[28] ; freq_divider:inst1|counter[29] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[1]  ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; freq_divider:inst1|counter[6]  ; freq_divider:inst1|counter[8]  ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.467 ; freq_divider:inst1|counter[16] ; freq_divider:inst1|counter[18] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|counter[4]  ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; freq_divider:inst1|counter[8]  ; freq_divider:inst1|counter[10] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.587      ;
; 0.468 ; freq_divider:inst1|counter[24] ; freq_divider:inst1|counter[26] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; freq_divider:inst1|counter[4]  ; freq_divider:inst1|counter[6]  ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.588      ;
; 0.469 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[2]  ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.589      ;
; 0.469 ; freq_divider:inst1|counter[28] ; freq_divider:inst1|counter[30] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.589      ;
; 0.469 ; freq_divider:inst1|counter[26] ; freq_divider:inst1|counter[28] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.589      ;
; 0.516 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[5]  ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.636      ;
; 0.517 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[3]  ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; freq_divider:inst1|counter[29] ; freq_divider:inst1|counter[31] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; freq_divider:inst1|counter[27] ; freq_divider:inst1|counter[29] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.518 ; freq_divider:inst1|counter[9]  ; freq_divider:inst1|counter[11] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.638      ;
; 0.519 ; freq_divider:inst1|counter[5]  ; freq_divider:inst1|counter[8]  ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.639      ;
; 0.519 ; freq_divider:inst1|counter[25] ; freq_divider:inst1|counter[26] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[6]  ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.639      ;
; 0.520 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[4]  ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.640      ;
; 0.520 ; freq_divider:inst1|counter[27] ; freq_divider:inst1|counter[30] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.640      ;
; 0.529 ; freq_divider:inst1|counter[6]  ; freq_divider:inst1|counter[9]  ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.649      ;
; 0.530 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|counter[5]  ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.650      ;
; 0.530 ; freq_divider:inst1|counter[8]  ; freq_divider:inst1|counter[11] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.650      ;
; 0.531 ; freq_divider:inst1|counter[24] ; freq_divider:inst1|counter[27] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.651      ;
; 0.532 ; freq_divider:inst1|counter[6]  ; freq_divider:inst1|counter[10] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.652      ;
; 0.532 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[3]  ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.652      ;
; 0.532 ; freq_divider:inst1|counter[28] ; freq_divider:inst1|counter[31] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.652      ;
; 0.532 ; freq_divider:inst1|counter[26] ; freq_divider:inst1|counter[29] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.652      ;
; 0.533 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|counter[6]  ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.653      ;
; 0.534 ; freq_divider:inst1|counter[24] ; freq_divider:inst1|counter[28] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.654      ;
; 0.534 ; freq_divider:inst1|counter[4]  ; freq_divider:inst1|counter[8]  ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.654      ;
; 0.535 ; freq_divider:inst1|counter[17] ; freq_divider:inst1|counter[18] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.656      ;
; 0.535 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[4]  ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.655      ;
; 0.535 ; freq_divider:inst1|counter[26] ; freq_divider:inst1|counter[30] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.655      ;
; 0.536 ; freq_divider:inst1|counter[22] ; freq_divider:inst1|counter[24] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.656      ;
; 0.540 ; freq_divider:inst1|counter[7]  ; freq_divider:inst1|counter[8]  ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.660      ;
; 0.540 ; freq_divider:inst1|counter[23] ; freq_divider:inst1|counter[24] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.660      ;
; 0.582 ; freq_divider:inst1|counter[5]  ; freq_divider:inst1|counter[9]  ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.702      ;
; 0.582 ; freq_divider:inst1|counter[25] ; freq_divider:inst1|counter[27] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.703      ;
; 0.583 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[5]  ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.703      ;
; 0.583 ; freq_divider:inst1|counter[27] ; freq_divider:inst1|counter[31] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.703      ;
; 0.585 ; freq_divider:inst1|counter[5]  ; freq_divider:inst1|counter[10] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.705      ;
; 0.585 ; freq_divider:inst1|counter[25] ; freq_divider:inst1|counter[28] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.706      ;
; 0.585 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[8]  ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.705      ;
; 0.586 ; freq_divider:inst1|counter[11] ; freq_divider:inst1|counter[16] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.706      ;
; 0.586 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[6]  ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.706      ;
; 0.592 ; freq_divider:inst1|counter[20] ; freq_divider:inst1|counter[20] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.712      ;
; 0.595 ; freq_divider:inst1|counter[6]  ; freq_divider:inst1|counter[11] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.715      ;
; 0.597 ; freq_divider:inst1|counter[24] ; freq_divider:inst1|counter[29] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.717      ;
; 0.597 ; freq_divider:inst1|counter[4]  ; freq_divider:inst1|counter[9]  ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.717      ;
; 0.598 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[5]  ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.718      ;
; 0.598 ; freq_divider:inst1|counter[26] ; freq_divider:inst1|counter[31] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.718      ;
; 0.599 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|counter[8]  ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.719      ;
; 0.600 ; freq_divider:inst1|counter[25] ; freq_divider:inst1|counter[25] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.721      ;
; 0.600 ; freq_divider:inst1|counter[24] ; freq_divider:inst1|counter[30] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.720      ;
; 0.600 ; freq_divider:inst1|counter[18] ; freq_divider:inst1|counter[24] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.720      ;
; 0.600 ; freq_divider:inst1|counter[4]  ; freq_divider:inst1|counter[10] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.720      ;
; 0.600 ; freq_divider:inst1|counter[10] ; freq_divider:inst1|counter[16] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.720      ;
; 0.601 ; freq_divider:inst1|counter[22] ; freq_divider:inst1|counter[22] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.721      ;
; 0.601 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[6]  ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.721      ;
; 0.602 ; freq_divider:inst1|counter[22] ; freq_divider:inst1|counter[26] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.722      ;
; 0.603 ; freq_divider:inst1|counter[7]  ; freq_divider:inst1|counter[9]  ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.723      ;
; 0.603 ; freq_divider:inst1|counter[20] ; freq_divider:inst1|counter[24] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.723      ;
; 0.604 ; freq_divider:inst1|counter[21] ; freq_divider:inst1|counter[24] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.724      ;
; 0.606 ; freq_divider:inst1|counter[7]  ; freq_divider:inst1|counter[10] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.726      ;
; 0.606 ; freq_divider:inst1|counter[23] ; freq_divider:inst1|counter[26] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.726      ;
; 0.610 ; freq_divider:inst1|counter[17] ; freq_divider:inst1|counter[17] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.731      ;
+-------+--------------------------------+--------------------------------+----------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                      ;
+-----------------------------+---------+-------+----------+---------+---------------------+
; Clock                       ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack            ; -4.609  ; 0.194 ; N/A      ; N/A     ; -3.000              ;
;  clk                        ; -4.609  ; 0.304 ; N/A      ; N/A     ; -3.000              ;
;  freq_divider:inst1|clk_out ; 0.022   ; 0.194 ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS             ; -81.507 ; 0.0   ; 0.0      ; 0.0     ; -56.532             ;
;  clk                        ; -81.507 ; 0.000 ; N/A      ; N/A     ; -52.071             ;
;  freq_divider:inst1|clk_out ; 0.000   ; 0.000 ; N/A      ; N/A     ; -4.461              ;
+-----------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; pedge         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_new_clock ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; in                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pedge         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; led_new_clock ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pedge         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; led_new_clock ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pedge         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; led_new_clock ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                     ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; clk                        ; clk                        ; 976      ; 0        ; 0        ; 0        ;
; freq_divider:inst1|clk_out ; clk                        ; 1        ; 1        ; 0        ; 0        ;
; freq_divider:inst1|clk_out ; freq_divider:inst1|clk_out ; 2        ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                      ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; clk                        ; clk                        ; 976      ; 0        ; 0        ; 0        ;
; freq_divider:inst1|clk_out ; clk                        ; 1        ; 1        ; 0        ; 0        ;
; freq_divider:inst1|clk_out ; freq_divider:inst1|clk_out ; 2        ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 2     ; 2    ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 2     ; 2    ;
+---------------------------------+-------+------+


+------------------------------------------------------------------------------+
; Clock Status Summary                                                         ;
+----------------------------+----------------------------+------+-------------+
; Target                     ; Clock                      ; Type ; Status      ;
+----------------------------+----------------------------+------+-------------+
; clk                        ; clk                        ; Base ; Constrained ;
; freq_divider:inst1|clk_out ; freq_divider:inst1|clk_out ; Base ; Constrained ;
+----------------------------+----------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; in         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                            ;
+---------------+---------------------------------------------------------------------------------------+
; Output Port   ; Comment                                                                               ;
+---------------+---------------------------------------------------------------------------------------+
; led_new_clock ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pedge         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; in         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                            ;
+---------------+---------------------------------------------------------------------------------------+
; Output Port   ; Comment                                                                               ;
+---------------+---------------------------------------------------------------------------------------+
; led_new_clock ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pedge         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 22.1std.1 Build 917 02/14/2023 SC Lite Edition
    Info: Processing started: Tue Aug 22 23:38:33 2023
Info: Command: quartus_sta edge_detector -c edge_detector
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 24 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'edge_detector.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name freq_divider:inst1|clk_out freq_divider:inst1|clk_out
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.609
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.609             -81.507 clk 
    Info (332119):     0.022               0.000 freq_divider:inst1|clk_out 
Info (332146): Worst-case hold slack is 0.465
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.465               0.000 freq_divider:inst1|clk_out 
    Info (332119):     0.760               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -52.071 clk 
    Info (332119):    -1.487              -4.461 freq_divider:inst1|clk_out 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.286
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.286             -70.456 clk 
    Info (332119):     0.113               0.000 freq_divider:inst1|clk_out 
Info (332146): Worst-case hold slack is 0.417
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.417               0.000 freq_divider:inst1|clk_out 
    Info (332119):     0.705               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -52.071 clk 
    Info (332119):    -1.487              -4.461 freq_divider:inst1|clk_out 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.464
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.464             -17.693 clk 
    Info (332119):     0.579               0.000 freq_divider:inst1|clk_out 
Info (332146): Worst-case hold slack is 0.194
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.194               0.000 freq_divider:inst1|clk_out 
    Info (332119):     0.304               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -38.147 clk 
    Info (332119):    -1.000              -3.000 freq_divider:inst1|clk_out 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 582 megabytes
    Info: Processing ended: Tue Aug 22 23:38:33 2023
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:01


