|                    |               基于RISC-V的SoC设计及其RTOS移植                |                基于RISC-V架构的SoC设计与实现                 |            一种基于RISC-V架构的嵌入式Soc系统设计             |
| :----------------: | :----------------------------------------------------------: | :----------------------------------------------------------: | :----------------------------------------------------------: |
| 设计的SoC系统概括  | 借用了Rocket Chip项目生成五级单发射顺序执行的core,添加总线和外设后构成一个完整的SoC，通过了简单的软件模拟验证；基于0.13μm工艺完成了后端物理设计，通过验证得到了最终的设计版图；在FPGA开发板上进行了原型验证并移植了FreeRTOS。 | 设计并实现了单发射三级流水结构，支持RV32IM，带有静态分支预测；通过Wishbone总线与外设互联；利用软件工具开发了配套的SDK，并利用PlatformIO搭建了windows图形化IDE；通过了软件功能验证以及FPGA板级验证；最终工作频率50MHz，可以运行FreeRTOS。 | 设计并实现了六级流水线，增加了一级静态预测功能；支持RV32IMCZicsr指令集；自主设计APB桥；通过了软件功能仿真验证以及FPGA原型验证；最终工作频率50MHz，功耗142μW/MHz。 |
| 文章的重点或亮点： |          前端设计提及较少，重点在于后端物理设计部分          | 介绍了完整的三级流水线的设计过程，重点在于设计了配套的SDK以及图形化IDE |                 重点在于六级流水线架构的设计                 |

设计流程：

1. 指令集时钟节拍分析：具体分析每条指令的行为，确定各个模块的信号与连接关系

2. 各个模块设计：根据节拍分析的结果进行模块设计，随后将各个模块综合成整体

3. 总线和中断设计

4. 添加外设

5. 验证：（1）riscv-tests测试集进行指令验证；

​			（2）利用交叉编译工具riscv-gnu-toolchain进行C语言代码的功能性验证，检验总线、外设；

​			（3）FPGA板级验证。

6. 逻辑综合：将数字电路的RTL级描述转化为可用于自动布局布线的门级网表

7. 后端物理设计
