レジスタファイルモジュール（32ビットx32本）regs32x32　
---

### (配布ファイル)

| ファイル名           | 説明                                  |
|:---------------------|:--------------------------------------|
| `regs32x32.fsl`      |  regs32x32モジュールFSL記述（雛形）   |
| `regs32x8.fsl`       |  regs32x8モジュールFSL記述（雛形）    |
| `test_regs32x32.fsl` |  テストベンチFSL記述                  |
| `Genpat.scala`       | テストベクタを生成するScalaプログラム |
| `Makefile`           | Makefile                              |


### make の機能

1. FSL記述を作成，編集し，`make` でコンパイル（エラーチェック）
3. `make verilog` でコンパイルしてVerilog HDL記述コードの生成
4. `make vvp` で `test_regs32x32.vvp`を生成
5. `make testvector` でシミュレーション用テストベクタと比較用の結果ファイルを生成
6. `make sim` でシミュレーション
7. `make diff` でシミュレーション結果と比較用結果ファイルを比較

### 不要なファイルの消去

1. `make clean` で掃除
2. `make distclean`で `.vvp`ファイル，テストベクタなどを消去


### シミュレーション結果

`27:  8  3 17 d8372776 - 34a2b3e5 4c4e7e8d`

シミュレーション結果の各行は先頭から

* インデックス
* 読み込みアドレス（ポート a）
* 読み込みアドレス（ポート b）
* 書き込みアドレス
* 書き込む値

* ポート a の出力値
* ポート b の出力値



