# RISC-V-CPU
在2025的春天計算機組織課程中，我學習到了如何實現一個簡單的[5-Stage-Pipeline-CPU Based on MIPS](https://github.com/akira2963753/MIPS-5-stage-pipelined-CPU), 可惜由於課程時間規劃，我們沒辦法去實作包含Cache、Branch 預測等更加進階的架構。因此，為了更進一步了解目前主流CPU架構設計，我選擇使用RISC-V來做為練習架構。  
  
### 未來完整架構 :  
<img width="620" height="453" alt="RISCV_ALL drawio" src="https://github.com/user-attachments/assets/91d860c0-232e-4c48-a007-c0e7b1af4b4f" />  

### RV32I :  
<img width="570" height="662" alt="image" src="https://github.com/user-attachments/assets/17bd8742-7456-4b52-8ced-78caf17fa577" />  

### 目前的 5-Stage-Pipeline-CPU Based on RV32I of RISC-V  :  
<img width="2147" height="964" alt="RISC-V 的副本 drawio (2)" src="https://github.com/user-attachments/assets/8f9f5783-ba46-4b96-a9de-866a14257a65" />  


