# 第二章
## 8088/8086CPU特点（相对于它之前
+ 采用并行流水线工作方式
  + 通过设置指令预取队列实现
+ 对内存空间实行分段管理
  + 将内存分为4个段并设置地址段寄存器，以实现对1MB空间的寻址
+ 支持协处理器
  + 早期是一个独立的芯片
  + 主要用作浮点运算
+ 两者工作模式
  + 最小模式
    + 单处理器模式，所有的控制信号由微处理器产生
  + 最大模式
    + 多处理器模式，部分控制信号由外部总线控制产生
    + 用于包含协处理器情况下
+ 8088是工作在最小/最大模式由$MN/\overline{MX}$引线的状态决定的
  + $MN/\overline{MX_{=0}}$————工作于最大模式
  + $MN/\overline{MX_{=1}}$————工作于最小模式

## 主要引线和内部结构
### 8088CPU最小模式下的主要引脚信号
分为四组：
+ 完成一次访问内存或接口所需要的主要信号
+ 与外部同步控制信号
+ 中断请求和响应信号
+ 总线保持和响应信号

地址线和数据线：
+ $AD_0——AD_7$：低8位地址和低8位数据信号分时复用。在传送地址信号时为单向，传送数据信号时为双向
+ $A_16——A_19$：高4位地址信号，与状态信号分时复用
+ $A_8——A_{15}$：8位地址信号

主要控制信号：
+ `#WR` 写信号
+ `#RD` 读信号
+ `#`代表上横线 低电平有效
+ `IO/#M`：为"0"表示访问内存，为“1”表示访问接口
+ `#DEN` 低电平有效时，允许进行读/写操作 数据收发器的选中信号
+ `DT/#R` 数据收发器的传送方向控制

READY信号：
CPU访问一次内存/接口的周期，标准为4个时钟周期
实现CPU与内存或接口的同步信号

中断请求和响应信号：
+ `INTR`  可屏蔽中断请求输入端
+ `NMI`   非屏蔽中断请求输入端
+ $\overline{INTA}$   中断响应输出端

总线保持信号：

## 8088内部结构
### 微处理器
+ 运算器
+ 控制器
+ 寄存器

+ 执行单元EU
  + 构成：
    + 运算器ALU
    + 8个通用寄存器
    + 1个标志寄存器
    + EU部分控制电路
  + 功能：
    + 指令译码
    + 指令执行
    + 暂存中间运算结果
    + 保存运算结果特征
+ 总线接口单元BIU
  + 功能：
    + 从内存中取指令到指令预取队列
    + 指令预取队列是并行流水线工作的基础
### 8088内部寄存器
+ 14个16位寄存器
  + 8个通用寄存器
  + 4个段寄存器
  + 2个控制寄存器

+ 通用寄存器
  + 数据寄存器（`AX BX CX DX`）
  + 地址指针寄存器(`SP BP`)
  + 变址寄存器 `SI DI`
+ 数据寄存器
  + 4个数据寄存器 又可以分为8个8位寄存器
    + AX————AH  AL
  + AX :累加器
    + 所有 I/O 指令都通过AX与接口传送信息，中间运算结果也多放于AX中

  + BX：基址寄存器
    + 在间接寻址中存放基地址
  + CX: 计数寄存器
    + 用于在循环或串操作指令中存放计数值
  + DX：数据寄存器
    + 在间接寻址的 I/O 指令中存放 I/O 端口地址；在32位乘除法运算时，存放高16位数据
+ 地址指针寄存器
  + SP
    + 堆栈指针寄存器，其内容位栈顶的偏移地址

## 实地址模式下的存储器寻址