//
// Generated by NVIDIA NVVM Compiler
//
// Compiler Build ID: CL-30672275
// Cuda compilation tools, release 11.5, V11.5.119
// Based on NVVM 7.0.1
//

.version 7.5
.target sm_52
.address_size 64

	// .globl	_Z4add1Pdd

.visible .entry _Z4add1Pdd(
	.param .u64 _Z4add1Pdd_param_0,
	.param .f64 _Z4add1Pdd_param_1
)
{
	.reg .f64 	%fd<4>;
	.reg .b64 	%rd<3>;


	ld.param.u64 	%rd1, [_Z4add1Pdd_param_0];
	ld.param.f64 	%fd1, [_Z4add1Pdd_param_1];
	cvta.to.global.u64 	%rd2, %rd1;
	ld.global.f64 	%fd2, [%rd2];
	add.f64 	%fd3, %fd2, %fd1;
	st.global.f64 	[%rd2], %fd3;
	ret;

}

