Timing Analyzer report for pc
Mon Jun 24 17:49:03 2024
Quartus Prime Version 18.0.0 Build 614 04/24/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 100C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 100C Model Setup Summary
  8. Slow 1200mV 100C Model Hold Summary
  9. Slow 1200mV 100C Model Recovery Summary
 10. Slow 1200mV 100C Model Removal Summary
 11. Slow 1200mV 100C Model Minimum Pulse Width Summary
 12. Slow 1200mV 100C Model Setup: 'Clk'
 13. Slow 1200mV 100C Model Hold: 'Clk'
 14. Slow 1200mV 100C Model Metastability Summary
 15. Slow 1200mV -40C Model Fmax Summary
 16. Slow 1200mV -40C Model Setup Summary
 17. Slow 1200mV -40C Model Hold Summary
 18. Slow 1200mV -40C Model Recovery Summary
 19. Slow 1200mV -40C Model Removal Summary
 20. Slow 1200mV -40C Model Minimum Pulse Width Summary
 21. Slow 1200mV -40C Model Setup: 'Clk'
 22. Slow 1200mV -40C Model Hold: 'Clk'
 23. Slow 1200mV -40C Model Metastability Summary
 24. Fast 1200mV -40C Model Setup Summary
 25. Fast 1200mV -40C Model Hold Summary
 26. Fast 1200mV -40C Model Recovery Summary
 27. Fast 1200mV -40C Model Removal Summary
 28. Fast 1200mV -40C Model Minimum Pulse Width Summary
 29. Fast 1200mV -40C Model Setup: 'Clk'
 30. Fast 1200mV -40C Model Hold: 'Clk'
 31. Fast 1200mV -40C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv n40c Model)
 36. Signal Integrity Metrics (Slow 1200mv 100c Model)
 37. Signal Integrity Metrics (Fast 1200mv n40c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.0.0 Build 614 04/24/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; pc                                                  ;
; Device Family         ; Cyclone IV GX                                       ;
; Device Name           ; EP4CGX150DF31I7AD                                   ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.3%      ;
;     Processors 3-4         ;   0.2%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Fmax Summary                                                                       ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 322.27 MHz ; 250.0 MHz       ; Clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------+
; Slow 1200mV 100C Model Setup Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; Clk   ; -2.103 ; -31.586             ;
+-------+--------+---------------------+


+-------------------------------------+
; Slow 1200mV 100C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; Clk   ; 0.585 ; 0.000               ;
+-------+-------+---------------------+


-------------------------------------------
; Slow 1200mV 100C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV 100C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------------------+
; Clock ; Slack  ; End Point TNS                     ;
+-------+--------+-----------------------------------+
; Clk   ; -3.000 ; -27.000                           ;
+-------+--------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup: 'Clk'                                                                                  ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -2.103 ; outputPc[12]~reg0 ; outputPc[10]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.495     ; 2.606      ;
; -2.103 ; outputPc[12]~reg0 ; outputPc[14]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.495     ; 2.606      ;
; -2.103 ; outputPc[12]~reg0 ; outputPc[13]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.495     ; 2.606      ;
; -2.103 ; outputPc[12]~reg0 ; outputPc[9]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.495     ; 2.606      ;
; -2.103 ; outputPc[12]~reg0 ; outputPc[3]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.495     ; 2.606      ;
; -2.103 ; outputPc[12]~reg0 ; outputPc[2]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.495     ; 2.606      ;
; -2.103 ; outputPc[12]~reg0 ; outputPc[1]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.495     ; 2.606      ;
; -2.103 ; outputPc[12]~reg0 ; outputPc[0]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.495     ; 2.606      ;
; -2.055 ; outputPc[5]~reg0  ; outputPc[10]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.091     ; 2.962      ;
; -2.055 ; outputPc[5]~reg0  ; outputPc[14]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.091     ; 2.962      ;
; -2.055 ; outputPc[5]~reg0  ; outputPc[13]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.091     ; 2.962      ;
; -2.055 ; outputPc[5]~reg0  ; outputPc[9]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.091     ; 2.962      ;
; -2.055 ; outputPc[5]~reg0  ; outputPc[3]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.091     ; 2.962      ;
; -2.055 ; outputPc[5]~reg0  ; outputPc[2]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.091     ; 2.962      ;
; -2.055 ; outputPc[5]~reg0  ; outputPc[1]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.091     ; 2.962      ;
; -2.055 ; outputPc[5]~reg0  ; outputPc[0]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.091     ; 2.962      ;
; -2.016 ; outputPc[6]~reg0  ; outputPc[10]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.091     ; 2.923      ;
; -2.016 ; outputPc[6]~reg0  ; outputPc[14]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.091     ; 2.923      ;
; -2.016 ; outputPc[6]~reg0  ; outputPc[13]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.091     ; 2.923      ;
; -2.016 ; outputPc[6]~reg0  ; outputPc[9]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.091     ; 2.923      ;
; -2.016 ; outputPc[6]~reg0  ; outputPc[3]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.091     ; 2.923      ;
; -2.016 ; outputPc[6]~reg0  ; outputPc[2]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.091     ; 2.923      ;
; -2.016 ; outputPc[6]~reg0  ; outputPc[1]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.091     ; 2.923      ;
; -2.016 ; outputPc[6]~reg0  ; outputPc[0]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.091     ; 2.923      ;
; -2.007 ; outputPc[15]~reg0 ; outputPc[10]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.495     ; 2.510      ;
; -2.007 ; outputPc[15]~reg0 ; outputPc[14]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.495     ; 2.510      ;
; -2.007 ; outputPc[15]~reg0 ; outputPc[13]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.495     ; 2.510      ;
; -2.007 ; outputPc[15]~reg0 ; outputPc[9]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.495     ; 2.510      ;
; -2.007 ; outputPc[15]~reg0 ; outputPc[3]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.495     ; 2.510      ;
; -2.007 ; outputPc[15]~reg0 ; outputPc[2]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.495     ; 2.510      ;
; -2.007 ; outputPc[15]~reg0 ; outputPc[1]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.495     ; 2.510      ;
; -2.007 ; outputPc[15]~reg0 ; outputPc[0]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.495     ; 2.510      ;
; -1.991 ; outputPc[1]~reg0  ; outputPc[8]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.093     ; 2.896      ;
; -1.988 ; outputPc[14]~reg0 ; outputPc[10]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.092     ; 2.894      ;
; -1.988 ; outputPc[14]~reg0 ; outputPc[14]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.092     ; 2.894      ;
; -1.988 ; outputPc[14]~reg0 ; outputPc[13]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.092     ; 2.894      ;
; -1.988 ; outputPc[14]~reg0 ; outputPc[9]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.092     ; 2.894      ;
; -1.988 ; outputPc[14]~reg0 ; outputPc[3]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.092     ; 2.894      ;
; -1.988 ; outputPc[14]~reg0 ; outputPc[2]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.092     ; 2.894      ;
; -1.988 ; outputPc[14]~reg0 ; outputPc[1]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.092     ; 2.894      ;
; -1.988 ; outputPc[14]~reg0 ; outputPc[0]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.092     ; 2.894      ;
; -1.905 ; outputPc[12]~reg0 ; outputPc[4]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.496     ; 2.407      ;
; -1.905 ; outputPc[12]~reg0 ; outputPc[7]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.496     ; 2.407      ;
; -1.905 ; outputPc[12]~reg0 ; outputPc[8]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.496     ; 2.407      ;
; -1.905 ; outputPc[12]~reg0 ; outputPc[6]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.496     ; 2.407      ;
; -1.905 ; outputPc[12]~reg0 ; outputPc[5]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.496     ; 2.407      ;
; -1.897 ; outputPc[0]~reg0  ; outputPc[8]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.093     ; 2.802      ;
; -1.857 ; outputPc[5]~reg0  ; outputPc[4]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.092     ; 2.763      ;
; -1.857 ; outputPc[5]~reg0  ; outputPc[7]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.092     ; 2.763      ;
; -1.857 ; outputPc[5]~reg0  ; outputPc[8]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.092     ; 2.763      ;
; -1.857 ; outputPc[5]~reg0  ; outputPc[6]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.092     ; 2.763      ;
; -1.857 ; outputPc[5]~reg0  ; outputPc[5]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.092     ; 2.763      ;
; -1.852 ; outputPc[3]~reg0  ; outputPc[8]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.093     ; 2.757      ;
; -1.835 ; outputPc[6]~reg0  ; outputPc[4]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.092     ; 2.741      ;
; -1.835 ; outputPc[6]~reg0  ; outputPc[7]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.092     ; 2.741      ;
; -1.835 ; outputPc[6]~reg0  ; outputPc[8]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.092     ; 2.741      ;
; -1.835 ; outputPc[6]~reg0  ; outputPc[6]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.092     ; 2.741      ;
; -1.835 ; outputPc[6]~reg0  ; outputPc[5]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.092     ; 2.741      ;
; -1.833 ; outputPc[4]~reg0  ; outputPc[8]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.092     ; 2.739      ;
; -1.832 ; outputPc[7]~reg0  ; outputPc[10]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.091     ; 2.739      ;
; -1.832 ; outputPc[7]~reg0  ; outputPc[14]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.091     ; 2.739      ;
; -1.832 ; outputPc[7]~reg0  ; outputPc[13]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.091     ; 2.739      ;
; -1.832 ; outputPc[7]~reg0  ; outputPc[9]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.091     ; 2.739      ;
; -1.832 ; outputPc[7]~reg0  ; outputPc[3]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.091     ; 2.739      ;
; -1.832 ; outputPc[7]~reg0  ; outputPc[2]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.091     ; 2.739      ;
; -1.832 ; outputPc[7]~reg0  ; outputPc[1]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.091     ; 2.739      ;
; -1.832 ; outputPc[7]~reg0  ; outputPc[0]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.091     ; 2.739      ;
; -1.831 ; outputPc[11]~reg0 ; outputPc[10]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.495     ; 2.334      ;
; -1.831 ; outputPc[11]~reg0 ; outputPc[14]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.495     ; 2.334      ;
; -1.831 ; outputPc[11]~reg0 ; outputPc[13]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.495     ; 2.334      ;
; -1.831 ; outputPc[11]~reg0 ; outputPc[9]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.495     ; 2.334      ;
; -1.831 ; outputPc[11]~reg0 ; outputPc[3]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.495     ; 2.334      ;
; -1.831 ; outputPc[11]~reg0 ; outputPc[2]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.495     ; 2.334      ;
; -1.831 ; outputPc[11]~reg0 ; outputPc[1]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.495     ; 2.334      ;
; -1.831 ; outputPc[11]~reg0 ; outputPc[0]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.495     ; 2.334      ;
; -1.826 ; outputPc[15]~reg0 ; outputPc[4]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.496     ; 2.328      ;
; -1.826 ; outputPc[15]~reg0 ; outputPc[7]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.496     ; 2.328      ;
; -1.826 ; outputPc[15]~reg0 ; outputPc[8]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.496     ; 2.328      ;
; -1.826 ; outputPc[15]~reg0 ; outputPc[6]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.496     ; 2.328      ;
; -1.826 ; outputPc[15]~reg0 ; outputPc[5]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.496     ; 2.328      ;
; -1.823 ; outputPc[10]~reg0 ; outputPc[10]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.092     ; 2.729      ;
; -1.823 ; outputPc[10]~reg0 ; outputPc[14]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.092     ; 2.729      ;
; -1.823 ; outputPc[10]~reg0 ; outputPc[13]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.092     ; 2.729      ;
; -1.823 ; outputPc[10]~reg0 ; outputPc[9]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.092     ; 2.729      ;
; -1.823 ; outputPc[10]~reg0 ; outputPc[3]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.092     ; 2.729      ;
; -1.823 ; outputPc[10]~reg0 ; outputPc[2]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.092     ; 2.729      ;
; -1.823 ; outputPc[10]~reg0 ; outputPc[1]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.092     ; 2.729      ;
; -1.823 ; outputPc[10]~reg0 ; outputPc[0]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.092     ; 2.729      ;
; -1.807 ; outputPc[14]~reg0 ; outputPc[4]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.093     ; 2.712      ;
; -1.807 ; outputPc[14]~reg0 ; outputPc[7]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.093     ; 2.712      ;
; -1.807 ; outputPc[14]~reg0 ; outputPc[8]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.093     ; 2.712      ;
; -1.807 ; outputPc[14]~reg0 ; outputPc[6]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.093     ; 2.712      ;
; -1.807 ; outputPc[14]~reg0 ; outputPc[5]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.093     ; 2.712      ;
; -1.806 ; outputPc[13]~reg0 ; outputPc[10]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.092     ; 2.712      ;
; -1.806 ; outputPc[13]~reg0 ; outputPc[14]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.092     ; 2.712      ;
; -1.806 ; outputPc[13]~reg0 ; outputPc[13]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.092     ; 2.712      ;
; -1.806 ; outputPc[13]~reg0 ; outputPc[9]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.092     ; 2.712      ;
; -1.806 ; outputPc[13]~reg0 ; outputPc[3]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.092     ; 2.712      ;
; -1.806 ; outputPc[13]~reg0 ; outputPc[2]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.092     ; 2.712      ;
; -1.806 ; outputPc[13]~reg0 ; outputPc[1]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.092     ; 2.712      ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold: 'Clk'                                                                                  ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.585 ; outputPc[14]~reg0 ; outputPc[15]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.495      ; 1.266      ;
; 0.586 ; outputPc[10]~reg0 ; outputPc[11]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.495      ; 1.267      ;
; 0.590 ; outputPc[10]~reg0 ; outputPc[12]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.495      ; 1.271      ;
; 0.639 ; outputPc[11]~reg0 ; outputPc[11]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.109      ; 0.934      ;
; 0.640 ; outputPc[15]~reg0 ; outputPc[15]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.109      ; 0.935      ;
; 0.641 ; outputPc[12]~reg0 ; outputPc[12]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.109      ; 0.936      ;
; 0.653 ; outputPc[1]~reg0  ; outputPc[1]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.092      ; 0.931      ;
; 0.655 ; outputPc[9]~reg0  ; outputPc[9]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.092      ; 0.933      ;
; 0.655 ; outputPc[3]~reg0  ; outputPc[3]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.092      ; 0.933      ;
; 0.656 ; outputPc[13]~reg0 ; outputPc[13]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.092      ; 0.934      ;
; 0.656 ; outputPc[2]~reg0  ; outputPc[2]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.092      ; 0.934      ;
; 0.657 ; outputPc[14]~reg0 ; outputPc[14]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.092      ; 0.935      ;
; 0.658 ; outputPc[10]~reg0 ; outputPc[10]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.092      ; 0.936      ;
; 0.680 ; outputPc[0]~reg0  ; outputPc[0]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.092      ; 0.958      ;
; 0.695 ; outputPc[9]~reg0  ; outputPc[11]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.495      ; 1.376      ;
; 0.696 ; outputPc[13]~reg0 ; outputPc[15]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.495      ; 1.377      ;
; 0.699 ; outputPc[9]~reg0  ; outputPc[12]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.495      ; 1.380      ;
; 0.842 ; outputPc[10]~reg0 ; outputPc[15]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.495      ; 1.523      ;
; 0.879 ; outputPc[8]~reg0  ; outputPc[11]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.496      ; 1.561      ;
; 0.883 ; outputPc[8]~reg0  ; outputPc[12]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.496      ; 1.565      ;
; 0.951 ; outputPc[9]~reg0  ; outputPc[15]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.495      ; 1.632      ;
; 0.958 ; outputPc[11]~reg0 ; outputPc[12]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.109      ; 1.253      ;
; 0.972 ; outputPc[1]~reg0  ; outputPc[2]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.092      ; 1.250      ;
; 0.974 ; outputPc[9]~reg0  ; outputPc[10]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.092      ; 1.252      ;
; 0.975 ; outputPc[13]~reg0 ; outputPc[14]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.092      ; 1.253      ;
; 0.987 ; outputPc[2]~reg0  ; outputPc[3]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.092      ; 1.265      ;
; 0.987 ; outputPc[0]~reg0  ; outputPc[1]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.092      ; 1.265      ;
; 0.991 ; outputPc[0]~reg0  ; outputPc[2]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.092      ; 1.269      ;
; 1.009 ; outputPc[7]~reg0  ; outputPc[11]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.496      ; 1.691      ;
; 1.027 ; outputPc[7]~reg0  ; outputPc[12]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.496      ; 1.709      ;
; 1.040 ; outputPc[6]~reg0  ; outputPc[11]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.496      ; 1.722      ;
; 1.045 ; outputPc[6]~reg0  ; outputPc[12]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.496      ; 1.727      ;
; 1.060 ; outputPc[5]~reg0  ; outputPc[11]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.496      ; 1.742      ;
; 1.079 ; outputPc[3]~reg0  ; outputPc[11]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.495      ; 1.760      ;
; 1.083 ; outputPc[3]~reg0  ; outputPc[12]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.495      ; 1.764      ;
; 1.085 ; outputPc[12]~reg0 ; outputPc[15]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.109      ; 1.380      ;
; 1.096 ; outputPc[1]~reg0  ; outputPc[3]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.092      ; 1.374      ;
; 1.096 ; outputPc[2]~reg0  ; outputPc[11]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.495      ; 1.777      ;
; 1.100 ; outputPc[2]~reg0  ; outputPc[12]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.495      ; 1.781      ;
; 1.115 ; outputPc[0]~reg0  ; outputPc[3]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.092      ; 1.393      ;
; 1.117 ; outputPc[10]~reg0 ; outputPc[13]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.092      ; 1.395      ;
; 1.121 ; outputPc[10]~reg0 ; outputPc[14]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.092      ; 1.399      ;
; 1.135 ; outputPc[8]~reg0  ; outputPc[15]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.496      ; 1.817      ;
; 1.142 ; outputPc[4]~reg0  ; outputPc[11]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.496      ; 1.824      ;
; 1.154 ; outputPc[8]~reg0  ; outputPc[9]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.093      ; 1.433      ;
; 1.158 ; outputPc[8]~reg0  ; outputPc[10]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.093      ; 1.437      ;
; 1.184 ; outputPc[5]~reg0  ; outputPc[12]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.496      ; 1.866      ;
; 1.205 ; outputPc[1]~reg0  ; outputPc[11]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.495      ; 1.886      ;
; 1.209 ; outputPc[1]~reg0  ; outputPc[12]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.495      ; 1.890      ;
; 1.210 ; outputPc[11]~reg0 ; outputPc[15]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.109      ; 1.505      ;
; 1.224 ; outputPc[0]~reg0  ; outputPc[11]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.495      ; 1.905      ;
; 1.226 ; outputPc[9]~reg0  ; outputPc[13]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.092      ; 1.504      ;
; 1.228 ; outputPc[0]~reg0  ; outputPc[12]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.495      ; 1.909      ;
; 1.230 ; outputPc[9]~reg0  ; outputPc[14]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.092      ; 1.508      ;
; 1.255 ; outputPc[4]~reg0  ; outputPc[12]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.496      ; 1.937      ;
; 1.265 ; outputPc[7]~reg0  ; outputPc[15]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.496      ; 1.947      ;
; 1.284 ; outputPc[7]~reg0  ; outputPc[9]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.093      ; 1.563      ;
; 1.296 ; outputPc[6]~reg0  ; outputPc[15]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.496      ; 1.978      ;
; 1.302 ; outputPc[7]~reg0  ; outputPc[10]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.093      ; 1.581      ;
; 1.315 ; outputPc[6]~reg0  ; outputPc[9]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.093      ; 1.594      ;
; 1.316 ; outputPc[5]~reg0  ; outputPc[15]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.496      ; 1.998      ;
; 1.320 ; outputPc[6]~reg0  ; outputPc[10]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.093      ; 1.599      ;
; 1.332 ; outputPc[4]~reg0  ; outputPc[4]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.092      ; 1.610      ;
; 1.335 ; outputPc[3]~reg0  ; outputPc[15]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.495      ; 2.016      ;
; 1.335 ; outputPc[5]~reg0  ; outputPc[9]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.093      ; 1.614      ;
; 1.339 ; outputPc[7]~reg0  ; outputPc[7]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.092      ; 1.617      ;
; 1.352 ; outputPc[2]~reg0  ; outputPc[15]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.495      ; 2.033      ;
; 1.354 ; outputPc[3]~reg0  ; outputPc[9]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.092      ; 1.632      ;
; 1.358 ; outputPc[3]~reg0  ; outputPc[10]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.092      ; 1.636      ;
; 1.360 ; outputPc[12]~reg0 ; outputPc[13]~reg0 ; Clk          ; Clk         ; 0.000        ; -0.294     ; 1.252      ;
; 1.365 ; outputPc[6]~reg0  ; outputPc[6]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.092      ; 1.643      ;
; 1.371 ; outputPc[2]~reg0  ; outputPc[9]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.092      ; 1.649      ;
; 1.375 ; outputPc[5]~reg0  ; outputPc[5]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.092      ; 1.653      ;
; 1.375 ; outputPc[2]~reg0  ; outputPc[10]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.092      ; 1.653      ;
; 1.398 ; outputPc[4]~reg0  ; outputPc[15]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.496      ; 2.080      ;
; 1.410 ; outputPc[8]~reg0  ; outputPc[13]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.093      ; 1.689      ;
; 1.414 ; outputPc[8]~reg0  ; outputPc[14]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.093      ; 1.693      ;
; 1.417 ; outputPc[4]~reg0  ; outputPc[9]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.093      ; 1.696      ;
; 1.459 ; outputPc[5]~reg0  ; outputPc[10]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.093      ; 1.738      ;
; 1.461 ; outputPc[1]~reg0  ; outputPc[15]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.495      ; 2.142      ;
; 1.464 ; outputPc[3]~reg0  ; outputPc[4]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.091      ; 1.741      ;
; 1.480 ; outputPc[1]~reg0  ; outputPc[9]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.092      ; 1.758      ;
; 1.480 ; outputPc[0]~reg0  ; outputPc[15]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.495      ; 2.161      ;
; 1.481 ; outputPc[2]~reg0  ; outputPc[4]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.091      ; 1.758      ;
; 1.484 ; outputPc[12]~reg0 ; outputPc[14]~reg0 ; Clk          ; Clk         ; 0.000        ; -0.294     ; 1.376      ;
; 1.484 ; outputPc[1]~reg0  ; outputPc[10]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.092      ; 1.762      ;
; 1.485 ; outputPc[11]~reg0 ; outputPc[13]~reg0 ; Clk          ; Clk         ; 0.000        ; -0.294     ; 1.377      ;
; 1.489 ; outputPc[11]~reg0 ; outputPc[14]~reg0 ; Clk          ; Clk         ; 0.000        ; -0.294     ; 1.381      ;
; 1.499 ; outputPc[0]~reg0  ; outputPc[9]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.092      ; 1.777      ;
; 1.503 ; outputPc[0]~reg0  ; outputPc[10]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.092      ; 1.781      ;
; 1.508 ; outputPc[8]~reg0  ; outputPc[8]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.092      ; 1.786      ;
; 1.530 ; outputPc[4]~reg0  ; outputPc[10]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.093      ; 1.809      ;
; 1.540 ; outputPc[7]~reg0  ; outputPc[13]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.093      ; 1.819      ;
; 1.558 ; outputPc[7]~reg0  ; outputPc[14]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.093      ; 1.837      ;
; 1.571 ; outputPc[6]~reg0  ; outputPc[13]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.093      ; 1.850      ;
; 1.576 ; outputPc[6]~reg0  ; outputPc[14]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.093      ; 1.855      ;
; 1.581 ; outputPc[3]~reg0  ; outputPc[5]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.091      ; 1.858      ;
; 1.590 ; outputPc[1]~reg0  ; outputPc[4]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.091      ; 1.867      ;
; 1.591 ; outputPc[5]~reg0  ; outputPc[13]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.093      ; 1.870      ;
; 1.598 ; outputPc[2]~reg0  ; outputPc[5]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.091      ; 1.875      ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


------------------------------------------------
; Slow 1200mV 100C Model Metastability Summary ;
------------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Fmax Summary                                                                       ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 364.56 MHz ; 250.0 MHz       ; Clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow 1200mV -40C Model Setup Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; Clk   ; -1.743 ; -26.102             ;
+-------+--------+---------------------+


+-------------------------------------+
; Slow 1200mV -40C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; Clk   ; 0.498 ; 0.000               ;
+-------+-------+---------------------+


-------------------------------------------
; Slow 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------------------+
; Clock ; Slack  ; End Point TNS                     ;
+-------+--------+-----------------------------------+
; Clk   ; -3.000 ; -27.000                           ;
+-------+--------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'Clk'                                                                                  ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -1.743 ; outputPc[12]~reg0 ; outputPc[10]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.439     ; 2.304      ;
; -1.743 ; outputPc[12]~reg0 ; outputPc[14]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.439     ; 2.304      ;
; -1.743 ; outputPc[12]~reg0 ; outputPc[13]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.439     ; 2.304      ;
; -1.743 ; outputPc[12]~reg0 ; outputPc[9]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.439     ; 2.304      ;
; -1.743 ; outputPc[12]~reg0 ; outputPc[3]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.439     ; 2.304      ;
; -1.743 ; outputPc[12]~reg0 ; outputPc[2]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.439     ; 2.304      ;
; -1.743 ; outputPc[12]~reg0 ; outputPc[1]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.439     ; 2.304      ;
; -1.743 ; outputPc[12]~reg0 ; outputPc[0]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.439     ; 2.304      ;
; -1.707 ; outputPc[5]~reg0  ; outputPc[10]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.627      ;
; -1.707 ; outputPc[5]~reg0  ; outputPc[14]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.627      ;
; -1.707 ; outputPc[5]~reg0  ; outputPc[13]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.627      ;
; -1.707 ; outputPc[5]~reg0  ; outputPc[9]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.627      ;
; -1.707 ; outputPc[5]~reg0  ; outputPc[3]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.627      ;
; -1.707 ; outputPc[5]~reg0  ; outputPc[2]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.627      ;
; -1.707 ; outputPc[5]~reg0  ; outputPc[1]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.627      ;
; -1.707 ; outputPc[5]~reg0  ; outputPc[0]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.627      ;
; -1.699 ; outputPc[15]~reg0 ; outputPc[10]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.439     ; 2.260      ;
; -1.699 ; outputPc[15]~reg0 ; outputPc[14]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.439     ; 2.260      ;
; -1.699 ; outputPc[15]~reg0 ; outputPc[13]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.439     ; 2.260      ;
; -1.699 ; outputPc[15]~reg0 ; outputPc[9]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.439     ; 2.260      ;
; -1.699 ; outputPc[15]~reg0 ; outputPc[3]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.439     ; 2.260      ;
; -1.699 ; outputPc[15]~reg0 ; outputPc[2]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.439     ; 2.260      ;
; -1.699 ; outputPc[15]~reg0 ; outputPc[1]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.439     ; 2.260      ;
; -1.699 ; outputPc[15]~reg0 ; outputPc[0]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.439     ; 2.260      ;
; -1.642 ; outputPc[14]~reg0 ; outputPc[10]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.081     ; 2.561      ;
; -1.642 ; outputPc[14]~reg0 ; outputPc[14]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.081     ; 2.561      ;
; -1.642 ; outputPc[14]~reg0 ; outputPc[13]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.081     ; 2.561      ;
; -1.642 ; outputPc[14]~reg0 ; outputPc[9]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.081     ; 2.561      ;
; -1.642 ; outputPc[14]~reg0 ; outputPc[3]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.081     ; 2.561      ;
; -1.642 ; outputPc[14]~reg0 ; outputPc[2]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.081     ; 2.561      ;
; -1.642 ; outputPc[14]~reg0 ; outputPc[1]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.081     ; 2.561      ;
; -1.642 ; outputPc[14]~reg0 ; outputPc[0]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.081     ; 2.561      ;
; -1.639 ; outputPc[6]~reg0  ; outputPc[10]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.559      ;
; -1.639 ; outputPc[6]~reg0  ; outputPc[14]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.559      ;
; -1.639 ; outputPc[6]~reg0  ; outputPc[13]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.559      ;
; -1.639 ; outputPc[6]~reg0  ; outputPc[9]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.559      ;
; -1.639 ; outputPc[6]~reg0  ; outputPc[3]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.559      ;
; -1.639 ; outputPc[6]~reg0  ; outputPc[2]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.559      ;
; -1.639 ; outputPc[6]~reg0  ; outputPc[1]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.559      ;
; -1.639 ; outputPc[6]~reg0  ; outputPc[0]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.559      ;
; -1.593 ; outputPc[1]~reg0  ; outputPc[8]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.082     ; 2.511      ;
; -1.592 ; outputPc[12]~reg0 ; outputPc[4]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.440     ; 2.152      ;
; -1.592 ; outputPc[12]~reg0 ; outputPc[7]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.440     ; 2.152      ;
; -1.592 ; outputPc[12]~reg0 ; outputPc[8]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.440     ; 2.152      ;
; -1.592 ; outputPc[12]~reg0 ; outputPc[6]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.440     ; 2.152      ;
; -1.592 ; outputPc[12]~reg0 ; outputPc[5]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.440     ; 2.152      ;
; -1.556 ; outputPc[10]~reg0 ; outputPc[10]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.081     ; 2.475      ;
; -1.556 ; outputPc[10]~reg0 ; outputPc[14]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.081     ; 2.475      ;
; -1.556 ; outputPc[10]~reg0 ; outputPc[13]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.081     ; 2.475      ;
; -1.556 ; outputPc[10]~reg0 ; outputPc[9]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.081     ; 2.475      ;
; -1.556 ; outputPc[10]~reg0 ; outputPc[3]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.081     ; 2.475      ;
; -1.556 ; outputPc[10]~reg0 ; outputPc[2]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.081     ; 2.475      ;
; -1.556 ; outputPc[10]~reg0 ; outputPc[1]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.081     ; 2.475      ;
; -1.556 ; outputPc[10]~reg0 ; outputPc[0]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.081     ; 2.475      ;
; -1.528 ; outputPc[11]~reg0 ; outputPc[10]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.439     ; 2.089      ;
; -1.528 ; outputPc[11]~reg0 ; outputPc[14]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.439     ; 2.089      ;
; -1.528 ; outputPc[11]~reg0 ; outputPc[13]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.439     ; 2.089      ;
; -1.528 ; outputPc[11]~reg0 ; outputPc[9]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.439     ; 2.089      ;
; -1.528 ; outputPc[11]~reg0 ; outputPc[3]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.439     ; 2.089      ;
; -1.528 ; outputPc[11]~reg0 ; outputPc[2]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.439     ; 2.089      ;
; -1.528 ; outputPc[11]~reg0 ; outputPc[1]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.439     ; 2.089      ;
; -1.528 ; outputPc[11]~reg0 ; outputPc[0]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.439     ; 2.089      ;
; -1.518 ; outputPc[5]~reg0  ; outputPc[8]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.081     ; 2.437      ;
; -1.515 ; outputPc[0]~reg0  ; outputPc[8]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.082     ; 2.433      ;
; -1.514 ; outputPc[5]~reg0  ; outputPc[4]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.081     ; 2.433      ;
; -1.514 ; outputPc[5]~reg0  ; outputPc[7]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.081     ; 2.433      ;
; -1.514 ; outputPc[5]~reg0  ; outputPc[6]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.081     ; 2.433      ;
; -1.514 ; outputPc[5]~reg0  ; outputPc[5]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.081     ; 2.433      ;
; -1.512 ; outputPc[7]~reg0  ; outputPc[10]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.432      ;
; -1.512 ; outputPc[7]~reg0  ; outputPc[14]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.432      ;
; -1.512 ; outputPc[7]~reg0  ; outputPc[13]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.432      ;
; -1.512 ; outputPc[7]~reg0  ; outputPc[9]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.432      ;
; -1.512 ; outputPc[7]~reg0  ; outputPc[3]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.432      ;
; -1.512 ; outputPc[7]~reg0  ; outputPc[2]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.432      ;
; -1.512 ; outputPc[7]~reg0  ; outputPc[1]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.432      ;
; -1.512 ; outputPc[7]~reg0  ; outputPc[0]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.432      ;
; -1.506 ; outputPc[15]~reg0 ; outputPc[4]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.440     ; 2.066      ;
; -1.506 ; outputPc[15]~reg0 ; outputPc[7]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.440     ; 2.066      ;
; -1.506 ; outputPc[15]~reg0 ; outputPc[8]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.440     ; 2.066      ;
; -1.506 ; outputPc[15]~reg0 ; outputPc[6]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.440     ; 2.066      ;
; -1.506 ; outputPc[15]~reg0 ; outputPc[5]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.440     ; 2.066      ;
; -1.493 ; outputPc[8]~reg0  ; outputPc[10]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.413      ;
; -1.493 ; outputPc[8]~reg0  ; outputPc[14]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.413      ;
; -1.493 ; outputPc[8]~reg0  ; outputPc[13]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.413      ;
; -1.493 ; outputPc[8]~reg0  ; outputPc[9]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.413      ;
; -1.493 ; outputPc[8]~reg0  ; outputPc[3]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.413      ;
; -1.493 ; outputPc[8]~reg0  ; outputPc[2]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.413      ;
; -1.493 ; outputPc[8]~reg0  ; outputPc[1]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.413      ;
; -1.493 ; outputPc[8]~reg0  ; outputPc[0]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.413      ;
; -1.493 ; outputPc[13]~reg0 ; outputPc[10]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.081     ; 2.412      ;
; -1.493 ; outputPc[13]~reg0 ; outputPc[14]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.081     ; 2.412      ;
; -1.493 ; outputPc[13]~reg0 ; outputPc[13]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.081     ; 2.412      ;
; -1.493 ; outputPc[13]~reg0 ; outputPc[9]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.081     ; 2.412      ;
; -1.493 ; outputPc[13]~reg0 ; outputPc[3]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.081     ; 2.412      ;
; -1.493 ; outputPc[13]~reg0 ; outputPc[2]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.081     ; 2.412      ;
; -1.493 ; outputPc[13]~reg0 ; outputPc[1]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.081     ; 2.412      ;
; -1.493 ; outputPc[13]~reg0 ; outputPc[0]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.081     ; 2.412      ;
; -1.482 ; outputPc[3]~reg0  ; outputPc[8]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.082     ; 2.400      ;
; -1.477 ; outputPc[9]~reg0  ; outputPc[10]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.081     ; 2.396      ;
; -1.477 ; outputPc[9]~reg0  ; outputPc[14]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.081     ; 2.396      ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'Clk'                                                                                  ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.498 ; outputPc[14]~reg0 ; outputPc[15]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.439      ; 1.105      ;
; 0.499 ; outputPc[10]~reg0 ; outputPc[11]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.439      ; 1.106      ;
; 0.513 ; outputPc[10]~reg0 ; outputPc[12]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.439      ; 1.120      ;
; 0.562 ; outputPc[15]~reg0 ; outputPc[15]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.095      ; 0.825      ;
; 0.562 ; outputPc[11]~reg0 ; outputPc[11]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.095      ; 0.825      ;
; 0.567 ; outputPc[12]~reg0 ; outputPc[12]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.095      ; 0.830      ;
; 0.574 ; outputPc[3]~reg0  ; outputPc[3]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.823      ;
; 0.575 ; outputPc[13]~reg0 ; outputPc[13]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.824      ;
; 0.577 ; outputPc[1]~reg0  ; outputPc[1]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.826      ;
; 0.579 ; outputPc[9]~reg0  ; outputPc[9]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.828      ;
; 0.579 ; outputPc[2]~reg0  ; outputPc[2]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.828      ;
; 0.580 ; outputPc[14]~reg0 ; outputPc[14]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.829      ;
; 0.580 ; outputPc[13]~reg0 ; outputPc[15]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.439      ; 1.187      ;
; 0.581 ; outputPc[10]~reg0 ; outputPc[10]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.830      ;
; 0.585 ; outputPc[9]~reg0  ; outputPc[11]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.439      ; 1.192      ;
; 0.597 ; outputPc[0]~reg0  ; outputPc[0]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.846      ;
; 0.603 ; outputPc[9]~reg0  ; outputPc[12]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.439      ; 1.210      ;
; 0.707 ; outputPc[10]~reg0 ; outputPc[15]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.439      ; 1.314      ;
; 0.740 ; outputPc[8]~reg0  ; outputPc[11]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.440      ; 1.348      ;
; 0.772 ; outputPc[8]~reg0  ; outputPc[12]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.440      ; 1.380      ;
; 0.793 ; outputPc[9]~reg0  ; outputPc[15]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.439      ; 1.400      ;
; 0.831 ; outputPc[7]~reg0  ; outputPc[11]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.440      ; 1.439      ;
; 0.839 ; outputPc[11]~reg0 ; outputPc[12]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.095      ; 1.102      ;
; 0.852 ; outputPc[13]~reg0 ; outputPc[14]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.101      ;
; 0.854 ; outputPc[6]~reg0  ; outputPc[11]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.440      ; 1.462      ;
; 0.855 ; outputPc[1]~reg0  ; outputPc[2]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.104      ;
; 0.855 ; outputPc[2]~reg0  ; outputPc[3]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.104      ;
; 0.855 ; outputPc[0]~reg0  ; outputPc[1]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.104      ;
; 0.857 ; outputPc[9]~reg0  ; outputPc[10]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.106      ;
; 0.869 ; outputPc[0]~reg0  ; outputPc[2]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.118      ;
; 0.891 ; outputPc[3]~reg0  ; outputPc[11]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.439      ; 1.498      ;
; 0.898 ; outputPc[7]~reg0  ; outputPc[12]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.440      ; 1.506      ;
; 0.909 ; outputPc[3]~reg0  ; outputPc[12]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.439      ; 1.516      ;
; 0.911 ; outputPc[6]~reg0  ; outputPc[12]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.440      ; 1.519      ;
; 0.913 ; outputPc[2]~reg0  ; outputPc[11]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.439      ; 1.520      ;
; 0.922 ; outputPc[5]~reg0  ; outputPc[11]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.440      ; 1.530      ;
; 0.927 ; outputPc[2]~reg0  ; outputPc[12]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.439      ; 1.534      ;
; 0.940 ; outputPc[1]~reg0  ; outputPc[3]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.189      ;
; 0.947 ; outputPc[12]~reg0 ; outputPc[15]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.095      ; 1.210      ;
; 0.948 ; outputPc[8]~reg0  ; outputPc[15]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.440      ; 1.556      ;
; 0.959 ; outputPc[0]~reg0  ; outputPc[3]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.208      ;
; 0.961 ; outputPc[10]~reg0 ; outputPc[13]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.210      ;
; 0.975 ; outputPc[10]~reg0 ; outputPc[14]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.224      ;
; 0.982 ; outputPc[5]~reg0  ; outputPc[12]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.440      ; 1.590      ;
; 0.989 ; outputPc[4]~reg0  ; outputPc[11]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.440      ; 1.597      ;
; 0.994 ; outputPc[8]~reg0  ; outputPc[9]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.244      ;
; 0.998 ; outputPc[1]~reg0  ; outputPc[11]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.439      ; 1.605      ;
; 1.017 ; outputPc[1]~reg0  ; outputPc[12]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.439      ; 1.624      ;
; 1.017 ; outputPc[0]~reg0  ; outputPc[11]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.439      ; 1.624      ;
; 1.026 ; outputPc[8]~reg0  ; outputPc[10]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.276      ;
; 1.028 ; outputPc[11]~reg0 ; outputPc[15]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.095      ; 1.291      ;
; 1.031 ; outputPc[0]~reg0  ; outputPc[12]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.439      ; 1.638      ;
; 1.036 ; outputPc[4]~reg0  ; outputPc[12]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.440      ; 1.644      ;
; 1.039 ; outputPc[7]~reg0  ; outputPc[15]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.440      ; 1.647      ;
; 1.047 ; outputPc[9]~reg0  ; outputPc[13]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.296      ;
; 1.062 ; outputPc[6]~reg0  ; outputPc[15]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.440      ; 1.670      ;
; 1.065 ; outputPc[9]~reg0  ; outputPc[14]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.314      ;
; 1.085 ; outputPc[7]~reg0  ; outputPc[9]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.335      ;
; 1.099 ; outputPc[3]~reg0  ; outputPc[15]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.439      ; 1.706      ;
; 1.108 ; outputPc[6]~reg0  ; outputPc[9]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.358      ;
; 1.121 ; outputPc[2]~reg0  ; outputPc[15]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.439      ; 1.728      ;
; 1.130 ; outputPc[5]~reg0  ; outputPc[15]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.440      ; 1.738      ;
; 1.133 ; outputPc[4]~reg0  ; outputPc[4]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.382      ;
; 1.136 ; outputPc[7]~reg0  ; outputPc[7]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.385      ;
; 1.145 ; outputPc[3]~reg0  ; outputPc[9]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.394      ;
; 1.152 ; outputPc[7]~reg0  ; outputPc[10]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.402      ;
; 1.153 ; outputPc[6]~reg0  ; outputPc[6]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.402      ;
; 1.163 ; outputPc[3]~reg0  ; outputPc[10]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.412      ;
; 1.165 ; outputPc[6]~reg0  ; outputPc[10]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.415      ;
; 1.167 ; outputPc[2]~reg0  ; outputPc[9]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.416      ;
; 1.176 ; outputPc[5]~reg0  ; outputPc[5]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.425      ;
; 1.176 ; outputPc[5]~reg0  ; outputPc[9]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.426      ;
; 1.181 ; outputPc[2]~reg0  ; outputPc[10]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.430      ;
; 1.197 ; outputPc[4]~reg0  ; outputPc[15]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.440      ; 1.805      ;
; 1.201 ; outputPc[12]~reg0 ; outputPc[13]~reg0 ; Clk          ; Clk         ; 0.000        ; -0.263     ; 1.106      ;
; 1.202 ; outputPc[8]~reg0  ; outputPc[13]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.452      ;
; 1.206 ; outputPc[1]~reg0  ; outputPc[15]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.439      ; 1.813      ;
; 1.225 ; outputPc[0]~reg0  ; outputPc[15]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.439      ; 1.832      ;
; 1.234 ; outputPc[8]~reg0  ; outputPc[14]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.484      ;
; 1.236 ; outputPc[5]~reg0  ; outputPc[10]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.486      ;
; 1.243 ; outputPc[4]~reg0  ; outputPc[9]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.493      ;
; 1.252 ; outputPc[1]~reg0  ; outputPc[9]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.501      ;
; 1.257 ; outputPc[3]~reg0  ; outputPc[4]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.505      ;
; 1.271 ; outputPc[1]~reg0  ; outputPc[10]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.520      ;
; 1.271 ; outputPc[0]~reg0  ; outputPc[9]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.520      ;
; 1.275 ; outputPc[2]~reg0  ; outputPc[4]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.523      ;
; 1.282 ; outputPc[11]~reg0 ; outputPc[13]~reg0 ; Clk          ; Clk         ; 0.000        ; -0.263     ; 1.187      ;
; 1.284 ; outputPc[8]~reg0  ; outputPc[8]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.533      ;
; 1.285 ; outputPc[0]~reg0  ; outputPc[10]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.534      ;
; 1.287 ; outputPc[12]~reg0 ; outputPc[14]~reg0 ; Clk          ; Clk         ; 0.000        ; -0.263     ; 1.192      ;
; 1.290 ; outputPc[4]~reg0  ; outputPc[10]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.540      ;
; 1.293 ; outputPc[7]~reg0  ; outputPc[13]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.543      ;
; 1.301 ; outputPc[11]~reg0 ; outputPc[14]~reg0 ; Clk          ; Clk         ; 0.000        ; -0.263     ; 1.206      ;
; 1.316 ; outputPc[6]~reg0  ; outputPc[13]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.566      ;
; 1.347 ; outputPc[3]~reg0  ; outputPc[5]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.595      ;
; 1.353 ; outputPc[3]~reg0  ; outputPc[13]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.602      ;
; 1.360 ; outputPc[7]~reg0  ; outputPc[14]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.610      ;
; 1.365 ; outputPc[1]~reg0  ; outputPc[4]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.613      ;
; 1.365 ; outputPc[2]~reg0  ; outputPc[5]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.613      ;
; 1.371 ; outputPc[3]~reg0  ; outputPc[14]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.620      ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


------------------------------------------------
; Slow 1200mV -40C Model Metastability Summary ;
------------------------------------------------
No synchronizer chains to report.


+--------------------------------------+
; Fast 1200mV -40C Model Setup Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; Clk   ; -0.425 ; -5.910              ;
+-------+--------+---------------------+


+-------------------------------------+
; Fast 1200mV -40C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; Clk   ; 0.248 ; 0.000               ;
+-------+-------+---------------------+


-------------------------------------------
; Fast 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Fast 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------------------+
; Clock ; Slack  ; End Point TNS                     ;
+-------+--------+-----------------------------------+
; Clk   ; -3.000 ; -19.234                           ;
+-------+--------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'Clk'                                                                                  ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -0.425 ; outputPc[12]~reg0 ; outputPc[10]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.231     ; 1.182      ;
; -0.425 ; outputPc[12]~reg0 ; outputPc[14]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.231     ; 1.182      ;
; -0.425 ; outputPc[12]~reg0 ; outputPc[13]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.231     ; 1.182      ;
; -0.425 ; outputPc[12]~reg0 ; outputPc[9]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.231     ; 1.182      ;
; -0.425 ; outputPc[12]~reg0 ; outputPc[3]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.231     ; 1.182      ;
; -0.425 ; outputPc[12]~reg0 ; outputPc[2]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.231     ; 1.182      ;
; -0.425 ; outputPc[12]~reg0 ; outputPc[1]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.231     ; 1.182      ;
; -0.425 ; outputPc[12]~reg0 ; outputPc[0]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.231     ; 1.182      ;
; -0.395 ; outputPc[6]~reg0  ; outputPc[10]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.336      ;
; -0.395 ; outputPc[6]~reg0  ; outputPc[14]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.336      ;
; -0.395 ; outputPc[6]~reg0  ; outputPc[13]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.336      ;
; -0.395 ; outputPc[6]~reg0  ; outputPc[9]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.336      ;
; -0.395 ; outputPc[6]~reg0  ; outputPc[3]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.336      ;
; -0.395 ; outputPc[6]~reg0  ; outputPc[2]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.336      ;
; -0.395 ; outputPc[6]~reg0  ; outputPc[1]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.336      ;
; -0.395 ; outputPc[6]~reg0  ; outputPc[0]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.336      ;
; -0.390 ; outputPc[15]~reg0 ; outputPc[10]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.231     ; 1.147      ;
; -0.390 ; outputPc[15]~reg0 ; outputPc[14]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.231     ; 1.147      ;
; -0.390 ; outputPc[15]~reg0 ; outputPc[13]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.231     ; 1.147      ;
; -0.390 ; outputPc[15]~reg0 ; outputPc[9]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.231     ; 1.147      ;
; -0.390 ; outputPc[15]~reg0 ; outputPc[3]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.231     ; 1.147      ;
; -0.390 ; outputPc[15]~reg0 ; outputPc[2]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.231     ; 1.147      ;
; -0.390 ; outputPc[15]~reg0 ; outputPc[1]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.231     ; 1.147      ;
; -0.390 ; outputPc[15]~reg0 ; outputPc[0]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.231     ; 1.147      ;
; -0.385 ; outputPc[14]~reg0 ; outputPc[10]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.048     ; 1.325      ;
; -0.385 ; outputPc[14]~reg0 ; outputPc[14]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.048     ; 1.325      ;
; -0.385 ; outputPc[14]~reg0 ; outputPc[13]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.048     ; 1.325      ;
; -0.385 ; outputPc[14]~reg0 ; outputPc[9]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.048     ; 1.325      ;
; -0.385 ; outputPc[14]~reg0 ; outputPc[3]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.048     ; 1.325      ;
; -0.385 ; outputPc[14]~reg0 ; outputPc[2]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.048     ; 1.325      ;
; -0.385 ; outputPc[14]~reg0 ; outputPc[1]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.048     ; 1.325      ;
; -0.385 ; outputPc[14]~reg0 ; outputPc[0]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.048     ; 1.325      ;
; -0.378 ; outputPc[1]~reg0  ; outputPc[8]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.049     ; 1.317      ;
; -0.359 ; outputPc[5]~reg0  ; outputPc[10]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.300      ;
; -0.359 ; outputPc[5]~reg0  ; outputPc[14]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.300      ;
; -0.359 ; outputPc[5]~reg0  ; outputPc[13]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.300      ;
; -0.359 ; outputPc[5]~reg0  ; outputPc[9]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.300      ;
; -0.359 ; outputPc[5]~reg0  ; outputPc[3]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.300      ;
; -0.359 ; outputPc[5]~reg0  ; outputPc[2]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.300      ;
; -0.359 ; outputPc[5]~reg0  ; outputPc[1]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.300      ;
; -0.359 ; outputPc[5]~reg0  ; outputPc[0]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.300      ;
; -0.347 ; outputPc[12]~reg0 ; outputPc[4]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.232     ; 1.103      ;
; -0.347 ; outputPc[12]~reg0 ; outputPc[7]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.232     ; 1.103      ;
; -0.347 ; outputPc[12]~reg0 ; outputPc[8]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.232     ; 1.103      ;
; -0.347 ; outputPc[12]~reg0 ; outputPc[6]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.232     ; 1.103      ;
; -0.347 ; outputPc[12]~reg0 ; outputPc[5]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.232     ; 1.103      ;
; -0.342 ; outputPc[4]~reg0  ; outputPc[8]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.048     ; 1.282      ;
; -0.333 ; outputPc[0]~reg0  ; outputPc[8]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.049     ; 1.272      ;
; -0.312 ; outputPc[3]~reg0  ; outputPc[8]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.049     ; 1.251      ;
; -0.310 ; outputPc[11]~reg0 ; outputPc[10]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.231     ; 1.067      ;
; -0.310 ; outputPc[10]~reg0 ; outputPc[10]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.048     ; 1.250      ;
; -0.310 ; outputPc[11]~reg0 ; outputPc[14]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.231     ; 1.067      ;
; -0.310 ; outputPc[10]~reg0 ; outputPc[14]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.048     ; 1.250      ;
; -0.310 ; outputPc[11]~reg0 ; outputPc[13]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.231     ; 1.067      ;
; -0.310 ; outputPc[10]~reg0 ; outputPc[13]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.048     ; 1.250      ;
; -0.310 ; outputPc[11]~reg0 ; outputPc[9]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.231     ; 1.067      ;
; -0.310 ; outputPc[10]~reg0 ; outputPc[9]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.048     ; 1.250      ;
; -0.310 ; outputPc[11]~reg0 ; outputPc[3]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.231     ; 1.067      ;
; -0.310 ; outputPc[10]~reg0 ; outputPc[3]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.048     ; 1.250      ;
; -0.310 ; outputPc[11]~reg0 ; outputPc[2]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.231     ; 1.067      ;
; -0.310 ; outputPc[10]~reg0 ; outputPc[2]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.048     ; 1.250      ;
; -0.310 ; outputPc[11]~reg0 ; outputPc[1]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.231     ; 1.067      ;
; -0.310 ; outputPc[10]~reg0 ; outputPc[1]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.048     ; 1.250      ;
; -0.310 ; outputPc[11]~reg0 ; outputPc[0]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.231     ; 1.067      ;
; -0.310 ; outputPc[10]~reg0 ; outputPc[0]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.048     ; 1.250      ;
; -0.306 ; outputPc[6]~reg0  ; outputPc[4]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.048     ; 1.246      ;
; -0.306 ; outputPc[6]~reg0  ; outputPc[7]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.048     ; 1.246      ;
; -0.306 ; outputPc[6]~reg0  ; outputPc[8]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.048     ; 1.246      ;
; -0.306 ; outputPc[6]~reg0  ; outputPc[6]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.048     ; 1.246      ;
; -0.306 ; outputPc[6]~reg0  ; outputPc[5]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.048     ; 1.246      ;
; -0.306 ; outputPc[7]~reg0  ; outputPc[10]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.247      ;
; -0.306 ; outputPc[7]~reg0  ; outputPc[14]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.247      ;
; -0.306 ; outputPc[7]~reg0  ; outputPc[13]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.247      ;
; -0.306 ; outputPc[7]~reg0  ; outputPc[9]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.247      ;
; -0.306 ; outputPc[7]~reg0  ; outputPc[3]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.247      ;
; -0.306 ; outputPc[7]~reg0  ; outputPc[2]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.247      ;
; -0.306 ; outputPc[7]~reg0  ; outputPc[1]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.247      ;
; -0.306 ; outputPc[7]~reg0  ; outputPc[0]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.247      ;
; -0.301 ; outputPc[15]~reg0 ; outputPc[4]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.232     ; 1.057      ;
; -0.301 ; outputPc[15]~reg0 ; outputPc[7]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.232     ; 1.057      ;
; -0.301 ; outputPc[15]~reg0 ; outputPc[8]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.232     ; 1.057      ;
; -0.301 ; outputPc[15]~reg0 ; outputPc[6]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.232     ; 1.057      ;
; -0.301 ; outputPc[15]~reg0 ; outputPc[5]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.232     ; 1.057      ;
; -0.299 ; outputPc[13]~reg0 ; outputPc[10]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.048     ; 1.239      ;
; -0.299 ; outputPc[13]~reg0 ; outputPc[14]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.048     ; 1.239      ;
; -0.299 ; outputPc[13]~reg0 ; outputPc[13]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.048     ; 1.239      ;
; -0.299 ; outputPc[13]~reg0 ; outputPc[9]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.048     ; 1.239      ;
; -0.299 ; outputPc[13]~reg0 ; outputPc[3]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.048     ; 1.239      ;
; -0.299 ; outputPc[13]~reg0 ; outputPc[2]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.048     ; 1.239      ;
; -0.299 ; outputPc[13]~reg0 ; outputPc[1]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.048     ; 1.239      ;
; -0.299 ; outputPc[13]~reg0 ; outputPc[0]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.048     ; 1.239      ;
; -0.296 ; outputPc[14]~reg0 ; outputPc[4]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.049     ; 1.235      ;
; -0.296 ; outputPc[14]~reg0 ; outputPc[7]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.049     ; 1.235      ;
; -0.296 ; outputPc[14]~reg0 ; outputPc[8]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.049     ; 1.235      ;
; -0.296 ; outputPc[14]~reg0 ; outputPc[6]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.049     ; 1.235      ;
; -0.296 ; outputPc[14]~reg0 ; outputPc[5]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.049     ; 1.235      ;
; -0.283 ; outputPc[8]~reg0  ; outputPc[10]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.224      ;
; -0.283 ; outputPc[8]~reg0  ; outputPc[14]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.224      ;
; -0.283 ; outputPc[8]~reg0  ; outputPc[13]~reg0 ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.224      ;
; -0.283 ; outputPc[8]~reg0  ; outputPc[9]~reg0  ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.224      ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'Clk'                                                                                  ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.248 ; outputPc[14]~reg0 ; outputPc[15]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.231      ; 0.561      ;
; 0.249 ; outputPc[10]~reg0 ; outputPc[11]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.231      ; 0.562      ;
; 0.251 ; outputPc[10]~reg0 ; outputPc[12]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.231      ; 0.564      ;
; 0.272 ; outputPc[15]~reg0 ; outputPc[15]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.054      ; 0.408      ;
; 0.273 ; outputPc[12]~reg0 ; outputPc[12]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.054      ; 0.409      ;
; 0.274 ; outputPc[11]~reg0 ; outputPc[11]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.054      ; 0.410      ;
; 0.277 ; outputPc[1]~reg0  ; outputPc[1]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.048      ; 0.407      ;
; 0.278 ; outputPc[14]~reg0 ; outputPc[14]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.048      ; 0.408      ;
; 0.278 ; outputPc[9]~reg0  ; outputPc[9]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.048      ; 0.408      ;
; 0.278 ; outputPc[2]~reg0  ; outputPc[2]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.048      ; 0.408      ;
; 0.279 ; outputPc[10]~reg0 ; outputPc[10]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.048      ; 0.409      ;
; 0.279 ; outputPc[13]~reg0 ; outputPc[13]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.048      ; 0.409      ;
; 0.279 ; outputPc[3]~reg0  ; outputPc[3]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.048      ; 0.409      ;
; 0.288 ; outputPc[0]~reg0  ; outputPc[0]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.048      ; 0.418      ;
; 0.297 ; outputPc[9]~reg0  ; outputPc[11]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.231      ; 0.610      ;
; 0.298 ; outputPc[13]~reg0 ; outputPc[15]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.231      ; 0.611      ;
; 0.299 ; outputPc[9]~reg0  ; outputPc[12]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.231      ; 0.612      ;
; 0.369 ; outputPc[10]~reg0 ; outputPc[15]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.231      ; 0.682      ;
; 0.376 ; outputPc[8]~reg0  ; outputPc[11]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.232      ; 0.690      ;
; 0.378 ; outputPc[8]~reg0  ; outputPc[12]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.232      ; 0.692      ;
; 0.417 ; outputPc[9]~reg0  ; outputPc[15]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.231      ; 0.730      ;
; 0.418 ; outputPc[11]~reg0 ; outputPc[12]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.054      ; 0.554      ;
; 0.421 ; outputPc[1]~reg0  ; outputPc[2]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.048      ; 0.551      ;
; 0.422 ; outputPc[9]~reg0  ; outputPc[10]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.048      ; 0.552      ;
; 0.423 ; outputPc[13]~reg0 ; outputPc[14]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.048      ; 0.553      ;
; 0.430 ; outputPc[0]~reg0  ; outputPc[1]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.048      ; 0.560      ;
; 0.431 ; outputPc[2]~reg0  ; outputPc[3]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.048      ; 0.561      ;
; 0.432 ; outputPc[0]~reg0  ; outputPc[2]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.048      ; 0.562      ;
; 0.433 ; outputPc[7]~reg0  ; outputPc[11]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.232      ; 0.747      ;
; 0.435 ; outputPc[7]~reg0  ; outputPc[12]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.232      ; 0.749      ;
; 0.445 ; outputPc[6]~reg0  ; outputPc[11]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.232      ; 0.759      ;
; 0.447 ; outputPc[6]~reg0  ; outputPc[12]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.232      ; 0.761      ;
; 0.454 ; outputPc[5]~reg0  ; outputPc[11]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.232      ; 0.768      ;
; 0.476 ; outputPc[12]~reg0 ; outputPc[15]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.054      ; 0.612      ;
; 0.478 ; outputPc[3]~reg0  ; outputPc[11]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.231      ; 0.791      ;
; 0.479 ; outputPc[1]~reg0  ; outputPc[3]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.048      ; 0.609      ;
; 0.480 ; outputPc[3]~reg0  ; outputPc[12]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.231      ; 0.793      ;
; 0.488 ; outputPc[2]~reg0  ; outputPc[11]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.231      ; 0.801      ;
; 0.490 ; outputPc[0]~reg0  ; outputPc[3]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.048      ; 0.620      ;
; 0.490 ; outputPc[2]~reg0  ; outputPc[12]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.231      ; 0.803      ;
; 0.492 ; outputPc[10]~reg0 ; outputPc[13]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.048      ; 0.622      ;
; 0.494 ; outputPc[10]~reg0 ; outputPc[14]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.048      ; 0.624      ;
; 0.496 ; outputPc[8]~reg0  ; outputPc[15]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.232      ; 0.810      ;
; 0.496 ; outputPc[4]~reg0  ; outputPc[11]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.232      ; 0.810      ;
; 0.499 ; outputPc[8]~reg0  ; outputPc[9]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.049      ; 0.630      ;
; 0.501 ; outputPc[8]~reg0  ; outputPc[10]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.049      ; 0.632      ;
; 0.512 ; outputPc[5]~reg0  ; outputPc[12]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.232      ; 0.826      ;
; 0.536 ; outputPc[11]~reg0 ; outputPc[15]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.054      ; 0.672      ;
; 0.536 ; outputPc[1]~reg0  ; outputPc[11]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.231      ; 0.849      ;
; 0.538 ; outputPc[1]~reg0  ; outputPc[12]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.231      ; 0.851      ;
; 0.540 ; outputPc[9]~reg0  ; outputPc[13]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.048      ; 0.670      ;
; 0.542 ; outputPc[9]~reg0  ; outputPc[14]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.048      ; 0.672      ;
; 0.547 ; outputPc[0]~reg0  ; outputPc[11]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.231      ; 0.860      ;
; 0.549 ; outputPc[0]~reg0  ; outputPc[12]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.231      ; 0.862      ;
; 0.553 ; outputPc[7]~reg0  ; outputPc[15]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.232      ; 0.867      ;
; 0.554 ; outputPc[4]~reg0  ; outputPc[12]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.232      ; 0.868      ;
; 0.556 ; outputPc[7]~reg0  ; outputPc[9]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.049      ; 0.687      ;
; 0.558 ; outputPc[7]~reg0  ; outputPc[10]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.049      ; 0.689      ;
; 0.560 ; outputPc[7]~reg0  ; outputPc[7]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.048      ; 0.690      ;
; 0.562 ; outputPc[4]~reg0  ; outputPc[4]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.048      ; 0.692      ;
; 0.565 ; outputPc[6]~reg0  ; outputPc[15]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.232      ; 0.879      ;
; 0.566 ; outputPc[6]~reg0  ; outputPc[6]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.048      ; 0.696      ;
; 0.568 ; outputPc[6]~reg0  ; outputPc[9]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.049      ; 0.699      ;
; 0.570 ; outputPc[6]~reg0  ; outputPc[10]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.049      ; 0.701      ;
; 0.574 ; outputPc[5]~reg0  ; outputPc[5]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.048      ; 0.704      ;
; 0.574 ; outputPc[5]~reg0  ; outputPc[15]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.232      ; 0.888      ;
; 0.577 ; outputPc[5]~reg0  ; outputPc[9]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.049      ; 0.708      ;
; 0.598 ; outputPc[3]~reg0  ; outputPc[15]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.231      ; 0.911      ;
; 0.599 ; outputPc[12]~reg0 ; outputPc[13]~reg0 ; Clk          ; Clk         ; 0.000        ; -0.129     ; 0.552      ;
; 0.601 ; outputPc[3]~reg0  ; outputPc[9]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.048      ; 0.731      ;
; 0.603 ; outputPc[3]~reg0  ; outputPc[10]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.048      ; 0.733      ;
; 0.608 ; outputPc[2]~reg0  ; outputPc[15]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.231      ; 0.921      ;
; 0.611 ; outputPc[2]~reg0  ; outputPc[9]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.048      ; 0.741      ;
; 0.613 ; outputPc[2]~reg0  ; outputPc[10]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.048      ; 0.743      ;
; 0.616 ; outputPc[4]~reg0  ; outputPc[15]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.232      ; 0.930      ;
; 0.619 ; outputPc[8]~reg0  ; outputPc[13]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.049      ; 0.750      ;
; 0.619 ; outputPc[4]~reg0  ; outputPc[9]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.049      ; 0.750      ;
; 0.621 ; outputPc[8]~reg0  ; outputPc[14]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.049      ; 0.752      ;
; 0.629 ; outputPc[3]~reg0  ; outputPc[4]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.047      ; 0.758      ;
; 0.635 ; outputPc[5]~reg0  ; outputPc[10]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.049      ; 0.766      ;
; 0.639 ; outputPc[2]~reg0  ; outputPc[4]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.047      ; 0.768      ;
; 0.645 ; outputPc[8]~reg0  ; outputPc[8]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.048      ; 0.775      ;
; 0.656 ; outputPc[1]~reg0  ; outputPc[15]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.231      ; 0.969      ;
; 0.657 ; outputPc[12]~reg0 ; outputPc[14]~reg0 ; Clk          ; Clk         ; 0.000        ; -0.129     ; 0.610      ;
; 0.659 ; outputPc[11]~reg0 ; outputPc[13]~reg0 ; Clk          ; Clk         ; 0.000        ; -0.129     ; 0.612      ;
; 0.659 ; outputPc[1]~reg0  ; outputPc[9]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.048      ; 0.789      ;
; 0.661 ; outputPc[11]~reg0 ; outputPc[14]~reg0 ; Clk          ; Clk         ; 0.000        ; -0.129     ; 0.614      ;
; 0.661 ; outputPc[1]~reg0  ; outputPc[10]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.048      ; 0.791      ;
; 0.667 ; outputPc[0]~reg0  ; outputPc[15]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.231      ; 0.980      ;
; 0.670 ; outputPc[0]~reg0  ; outputPc[9]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.048      ; 0.800      ;
; 0.672 ; outputPc[0]~reg0  ; outputPc[10]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.048      ; 0.802      ;
; 0.676 ; outputPc[7]~reg0  ; outputPc[13]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.049      ; 0.807      ;
; 0.677 ; outputPc[4]~reg0  ; outputPc[10]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.049      ; 0.808      ;
; 0.678 ; outputPc[7]~reg0  ; outputPc[14]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.049      ; 0.809      ;
; 0.687 ; outputPc[1]~reg0  ; outputPc[4]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.047      ; 0.816      ;
; 0.688 ; outputPc[6]~reg0  ; outputPc[13]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.049      ; 0.819      ;
; 0.690 ; outputPc[6]~reg0  ; outputPc[14]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.049      ; 0.821      ;
; 0.693 ; outputPc[3]~reg0  ; outputPc[5]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.047      ; 0.822      ;
; 0.694 ; outputPc[3]~reg0  ; outputPc[6]~reg0  ; Clk          ; Clk         ; 0.000        ; 0.047      ; 0.823      ;
; 0.697 ; outputPc[5]~reg0  ; outputPc[13]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.049      ; 0.828      ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


------------------------------------------------
; Fast 1200mV -40C Model Metastability Summary ;
------------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.103  ; 0.248 ; N/A      ; N/A     ; -3.000              ;
;  Clk             ; -2.103  ; 0.248 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -31.586 ; 0.0   ; 0.0      ; 0.0     ; -27.0               ;
;  Clk             ; -31.586 ; 0.000 ; N/A      ; N/A     ; -27.000             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; outputPc[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outputPc[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outputPc[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outputPc[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outputPc[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outputPc[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outputPc[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outputPc[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outputPc[8]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outputPc[9]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outputPc[10]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outputPc[11]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outputPc[12]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outputPc[13]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outputPc[14]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outputPc[15]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+------------------------------------------------------------------------+
; Input Transition Times                                                 ;
+---------------------+--------------+-----------------+-----------------+
; Pin                 ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+---------------------+--------------+-----------------+-----------------+
; Clk                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+---------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; outputPc[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; outputPc[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; outputPc[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; outputPc[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.34 V              ; -0.00643 V          ; 0.21 V                               ; 0.072 V                              ; 2.63e-09 s                  ; 2.47e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.34 V             ; -0.00643 V         ; 0.21 V                              ; 0.072 V                             ; 2.63e-09 s                 ; 2.47e-09 s                 ; No                        ; Yes                       ;
; outputPc[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; outputPc[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; outputPc[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; outputPc[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; outputPc[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; outputPc[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; outputPc[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; outputPc[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; outputPc[12]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; outputPc[13]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; outputPc[14]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; outputPc[15]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.1e-09 V                    ; 2.58 V              ; -0.0544 V           ; 0.311 V                              ; 0.084 V                              ; 1.05e-10 s                  ; 2.03e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.1e-09 V                   ; 2.58 V             ; -0.0544 V          ; 0.311 V                             ; 0.084 V                             ; 1.05e-10 s                 ; 2.03e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-09 V                   ; 2.39 V              ; -0.0693 V           ; 0.141 V                              ; 0.097 V                              ; 2.77e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-09 V                  ; 2.39 V             ; -0.0693 V          ; 0.141 V                             ; 0.097 V                             ; 2.77e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 100c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; outputPc[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; outputPc[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; outputPc[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; outputPc[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.33 V              ; -0.00254 V          ; 0.097 V                              ; 0.068 V                              ; 3.61e-09 s                  ; 3.44e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.33 V             ; -0.00254 V         ; 0.097 V                             ; 0.068 V                             ; 3.61e-09 s                 ; 3.44e-09 s                 ; Yes                       ; Yes                       ;
; outputPc[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; outputPc[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; outputPc[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; outputPc[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; outputPc[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; outputPc[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; outputPc[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; outputPc[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; outputPc[12]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; outputPc[13]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; outputPc[14]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; outputPc[15]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.46e-07 V                   ; 2.35 V              ; -0.0216 V           ; 0.041 V                              ; 0.044 V                              ; 2.35e-10 s                  ; 3.4e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 9.46e-07 V                  ; 2.35 V             ; -0.0216 V          ; 0.041 V                             ; 0.044 V                             ; 2.35e-10 s                 ; 3.4e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-06 V                   ; 2.35 V              ; -0.00816 V          ; 0.1 V                                ; 0.012 V                              ; 4.51e-10 s                  ; 3.91e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-06 V                  ; 2.35 V             ; -0.00816 V         ; 0.1 V                               ; 0.012 V                             ; 4.51e-10 s                 ; 3.91e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; outputPc[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; outputPc[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; outputPc[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; outputPc[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.65 V              ; -0.0147 V           ; 0.207 V                              ; 0.176 V                              ; 2.16e-09 s                  ; 2.03e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.65 V             ; -0.0147 V          ; 0.207 V                             ; 0.176 V                             ; 2.16e-09 s                 ; 2.03e-09 s                 ; No                        ; Yes                       ;
; outputPc[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; outputPc[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; outputPc[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; outputPc[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; outputPc[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; outputPc[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; outputPc[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; outputPc[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; outputPc[12]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; outputPc[13]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; outputPc[14]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; outputPc[15]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.63 V                       ; 2.09e-09 V                   ; 3.33 V              ; -0.207 V            ; 0.732 V                              ; 0.246 V                              ; 7.99e-11 s                  ; 1.55e-10 s                  ; No                         ; Yes                        ; 2.63 V                      ; 2.09e-09 V                  ; 3.33 V             ; -0.207 V           ; 0.732 V                             ; 0.246 V                             ; 7.99e-11 s                 ; 1.55e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.44e-09 V                   ; 2.77 V              ; -0.0664 V           ; 0.17 V                               ; 0.079 V                              ; 2.61e-10 s                  ; 2.04e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.44e-09 V                  ; 2.77 V             ; -0.0664 V          ; 0.17 V                              ; 0.079 V                             ; 2.61e-10 s                 ; 2.04e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk        ; Clk      ; 328      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk        ; Clk      ; 328      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 16    ; 16   ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 16    ; 16   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; Clk    ; Clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; outputPc[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outputPc[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outputPc[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outputPc[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outputPc[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outputPc[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outputPc[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outputPc[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outputPc[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outputPc[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outputPc[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outputPc[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outputPc[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outputPc[13] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outputPc[14] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outputPc[15] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; outputPc[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outputPc[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outputPc[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outputPc[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outputPc[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outputPc[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outputPc[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outputPc[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outputPc[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outputPc[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outputPc[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outputPc[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outputPc[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outputPc[13] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outputPc[14] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outputPc[15] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.0.0 Build 614 04/24/2018 SJ Lite Edition
    Info: Processing started: Mon Jun 24 17:49:01 2024
Info: Command: quartus_sta pc -c pc
Info: qsta_default_script.tcl version: #2
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'pc.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clk Clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 100C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.103
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.103             -31.586 Clk 
Info (332146): Worst-case hold slack is 0.585
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.585               0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -27.000 Clk 
Info: Analyzing Slow 1200mV -40C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.743
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.743             -26.102 Clk 
Info (332146): Worst-case hold slack is 0.498
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.498               0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -27.000 Clk 
Info: Analyzing Fast 1200mV -40C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.425
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.425              -5.910 Clk 
Info (332146): Worst-case hold slack is 0.248
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.248               0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -19.234 Clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4869 megabytes
    Info: Processing ended: Mon Jun 24 17:49:03 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


