
======================================================================
                    FANTASY MACHINE - CPU 16-BIT 
                        DOCUMENTATION TECHNIQUE
======================================================================

ARCHITECTURE G√âN√âRALE :
‚Ä¢ CPU 16-bit avec 8 registres multi-usage (R0-R7)
‚Ä¢ M√©moire totale : 128 KiB (2 banques de 64 KiB chacune)
‚Ä¢ √âcran monochrome 640√ó480 (1 bit/pixel) stock√© en Bank1
‚Ä¢ Encodage : BIG ENDIAN (octet de poids fort en premier)
‚Ä¢ Commutation Bank0‚ÜîBank1 via registre BANK_REG
‚Ä¢ DMA pour transferts rapides Bank0‚ÜíBank1

======================================================================
1. PLAN M√âMOIRE - VUE D'ENSEMBLE
======================================================================

CONCEPT CLEF : Le CPU voit TOUJOURS un espace d'adressage de 64 KiB 
(0x0000‚Äì0xFFFF), mais le CONTENU d√©pend du registre BANK_REG :

‚Ä¢ BANK_REG = 0 ‚Üí CPU acc√®de √† Bank0 (code/donn√©es/pile)
‚Ä¢ BANK_REG = 1 ‚Üí CPU acc√®de √† Bank1 (frame buffer/vid√©o)

EXCEPTION IMPORTANTE : Les registres I/O (0xFE00‚Äì0xFFFF) restent 
TOUJOURS mapp√©s sur Bank0, m√™me si BANK_REG=1.

======================================================================
                    MAPPAGE M√âMOIRE D√âTAILL√â 
======================================================================

======================================================================
Bank0 (Physique 0x00000‚Äì0x0FFFF) ‚Äì Code / Donn√©es / IO fixes
======================================================================
======================================================================
Adresse (logique)   Taille        Usage
======================================================================
-------------------------------------------------------------
0x0000 ‚Äì 0xEB7F     58 KiB        Code utilisateur + donn√©es
0xEB80 ‚Äì 0xEBFF     128 Bytes     Reserved
0xEC00 ‚Äì 0xFBFF     4 KiB         Stack
0xFC00 ‚Äì 0xFDFF     512 Bytes     Reserved
0xFE00 ‚Äì 0xFFFF     512 Bytes     Registres I/O (Voir section 6 ci-dessous)

======================================================================
Bank1 (Physique 0x10000‚Äì0x1FFFF) ‚Äì Vid√©o / Frame buffer etc.
======================================================================
======================================================================
Adresse (logique)   Taille        Usage
======================================================================
0x0000 ‚Äì 0x95FF     38.4 KiB      Frame buffer monochrome
                                  (640√ó480 @ 1 bit/pixel)
0x9600 ‚Äì 0xFFFF     ~27 KiB       Zone vid√©o libre :
                                  - double buffering
                                  - sprites / tiles
                                  - LUT trigonom√©triques
======================================================================

ZONES RESERVEES - NE PAS UTILISER!
=================================
- 0xEB80 - 0xEBFF (128 bytes) : Reserve systeme
- 0xFC00 - 0xFDFF (512 bytes) : Reserve systeme

FORMAT INSTRUCTIONS (16 bits)
============================
[OPCODE:5][SIZE:1][SRC_MODE:2][SRC_REG:3][DST_MODE:2][DST_REG:3]

MODES D'ADRESSAGE
================
00 = Registre direct (Rn)
01 = Registre indirect ([Rn]) 
10 = Adresse absolue ($addr)
11 = Immediat (valeur 0xXXXX, %0000000 0000)

REGISTRES CPU
============
R0-R7    : Registres generaux (16 bits)
SP       : Stack Pointer (init a 0xFBFF)  
PC       : Program Counter
FLAGS    : N,C,Z,V,X,I

REGISTRES I/O PRINCIPAUX
======================
0xFE00 : BANK_REG (0=Bank0, 1=Bank1)
0xFE01 : VIDEO_CTRL  
0xFE02 : VSYNC_STAT
0xFE04 : DMA_SRC (16 bits)
0xFE06 : DMA_DST (16 bits)
0xFE08 : DMA_LEN (16 bits)
0xFE0A : CPU_CTRL (8 bits)
0xFE0C : DMA_CTRL (8 bits)
0xFF0B : INT_CTRL (8 bits) - controle des interruptions

Notes :
- Le CPU voit toujours 0x0000‚Äì0xFFFF, mais contenu d√©pend de BANK_REG.
- Vecteurs d‚Äôinterruptions + IO restent FIXE en BANK0.
- Pour que le CPU travail en Bank1, il faut passer BANK_REG=1,
  puis revenir BANK_REG=0 pour continuer le code normal.
  Attention il n'y a pas de stack en Bank1. (Il est possible d'ex√©cuter du code mais aucune op√©ration de pile n'est possible)
- Pour les transferts privil√©gier acc√®s par blocs (CPU) ou via le DMA.
  Le changement fr√©quent de BANK_REG est √† √©viter.

=========================================
2. Format d‚Äôinstruction propos√© (16 bits)
=========================================

    bits: 15 ........... 0
        [opcode:5][size:1][src_mode:2][src_reg:3][dst_mode:2][dst_reg:3]

    ‚Ä¢ opcode : 5 bits ‚Üí 32 instructions possibles.
    ‚Ä¢ size : 1 bit ‚Üí 0 = byte (.B), 1 = word (.W).
    ‚Ä¢ src_mode : 2 bits (4 modes d‚Äôadressage).
    ‚Ä¢ src_reg : 3 bits (jusqu‚Äô√† 8 registres). Quand le mode est imm√©diat (11) ou absolu (10), les champs `src_reg` / `dst_reg` sont forc√©s √† 0 et ignor√©s.
    ‚Ä¢ dst_mode : 2 bits (4 modes d‚Äôadressage).
    ‚Ä¢ dst_reg :  3 bits (jusqu‚Äô√† 8 registres).

    ‚Ä¢ 00 Registre direct Rn (n = 0..7)
    ‚Ä¢ 01 Registre indirect [Rn]
    ‚Ä¢ 10 Adresse absolue $1234 (imm16)
    ‚Ä¢ 11 Imm√©diat imm16 (imm16)

    Si un des modes = ¬´ imm√©diat ¬ª (11) ou ¬´ absolu ¬ª (10), l‚Äôinstruction est suivie d'un mot d'extension (imm16).
    Si les deux op√©randes requi√®rent une extension, l'ordre des mots est : [imm16_src:16][imm16_dest:16] (source puis destination).
    Si deux imm16 sont n√©cessaires, les mots suivent l'ordre source puis destination : [imm16_src][imm16_dest].
    Les champs src_reg / dst_reg doivent √™tre mis √† 0 quand le mode est 10 ou 11.
    Les mots d'extension sont encod√©s en BIG ENDIAN.

=================================================
3. Registres CPU (8 registres g√©n√©raux + SP + PC)
=================================================

    R0..R7 = registres g√©n√©raux BIG ENDIAN.
    SP = stack pointer (initialis√© √† 0xFBFF).
         La pile utilise des mots (16-bit) par d√©faut.
         Les op√©rations PUSH/POP sont d√©finies en word.
         Les valeurs sur la pile sont stock√©es en BIG ENDIAN.
         Le CPU PANIC sur underflow/overflow de la pile.
    PC = program counter.
    FLAGS = registre de flags (N, C, Z, V, X, I).
    operandes = 2 op√©randes (source, destination)
    taille = byte ".B", word ".W"

  3.1
	FLAGS = [I][X][V][Z][C][N]
         	 7  4  3  2  1  0

    N (Negative/Sign) - bit 0
    1 = r√©sultat n√©gatif (bit de poids fort = 1)
    Affect√© par : ADD, SUB, CMP, AND, OR, XOR, etc.

    C (Carry) - bit 1
    1 = retenue/emprunt du bit de poids fort
    Affect√© par : ADD, SUB, d√©calages, rotations

    Z (Zero) - bit 2
    1 = r√©sultat = 0
    Affect√© par : toutes op√©rations arithm√©tiques/logiques

    V (oVerflow) - bit 3
    1 = d√©bordement arithm√©tique sign√©
    Affect√© par : ADD, SUB, MUL

    X (eXtended) - bit 4
    Operations 32-bit, division par z√©ro, etc.
    Votre ajout pour MUL/DIV (sign√©e) et MULU/DIVU non sign√©e.

    I (Interrupt) - bit 7
    1 = Interruptions d√©sactiv√©es
    Affect√© par : instructions de contr√¥le des interruptions

4. Registres sp√©ciaux (IO fixes en Bank0)

  IO (0xFE00 ‚Äì 0xFFFF) ‚Äì IO :
    0xFE00 : BANK_REG   (0 = Bank0, 1 = Bank1)
    0xFE01 : VIDEO_CTRL
    0xFE02 : VSYNC_STAT
    0xFE04 : DMA_SRC (16 bits)
    0xFE06 : DMA_DST (16 bits)
    0xFE08 : DMA_LEN (16 bits)
    0xFE0A : CPU_CTRL (8 bits) - contr√¥le CPU (HLT/DBG/RST bits)
    0xFE0C : DMA_CTRL (8 bits)

    4.1 Registre BANK_REG (0xFE00)
        0 = Bank0 (code + donn√©es)
        1 = Bank1 (frame buffer + donn√©es vid√©o)
    4.2 Registre VIDEO_CTRL (0xFE01)
        Bit Nom / Fonction Description
        0 DISPLAY_ENABLE 0 = √©cran noir, 1 = afficher frame buffer
        1 INVERT_COLORS 1 = inversion des pixels (blanc ‚Üí noir)
        2 SHOW_CURSOR 1 = affiche curseur / sprite sp√©cial
        3 TEST_PATTERN 1 = affiche un motif fixe pour debug
        4-7 Reserved / extensions futur usage (scroll, double-buffer, effets‚Ä¶)
    4.3 Registre VSYNC_STAT (0xFE02)
        Bit Nom / Fonction Description
        0 VSYNC_FLAG 1 = en p√©riode de VSync (rafra√Æchissement √©cran)
        1-7 Reserved / extensions futur usage
    4.4 Registres DMA (0xFE04, 0xFE06, 0xFE08)
        Permet de copier un bloc m√©moire rapidement de Bank0 vers Bank1.
        ‚Ä¢ √âcrire l'adresse source (logique dans Bank0, 16 bits) dans `DMA_SRC` (0xFE04).
        ‚Ä¢ √âcrire l'adresse destination (logique dans Bank1, 16 bits) dans `DMA_DST` (0xFE06).
        ‚Ä¢ Le contr√¥leur DMA ajoute la base physique de Bank1 (0x10000) pour acc√©der physiquement √† la destination.
        ‚Ä¢ √âcrire la longueur en octets dans `DMA_LEN` (0xFE08), permet des transfert 8 bits (Donc DMA_LEN peut √™tre pair ou impair).
        ‚Ä¢ D√©marrer le transfert en √©crivant 1 dans le bit `DMA_STRT` de `DMA_CTRL` (0xFF0A).
        ‚Ä¢ Attention le DMA ne peut pas √™tre interrompu.

        Comportement pr√©cis :
        - L'√©criture de `DMA_LEN = 0` est trait√©e comme un no-op (aucun transfert ne sera effectu√© avec DMA_STRT).
        - Au d√©marrage du transfert, le bit `DMA_BUSY` (bit 0 de `DMA_CTRL` √† 0xFE0C) est mis √† 1. Le transfert copie les octets de Bank0 vers Bank1.
        - A la fin du transfert, DMA_BUSY est remis √† 0 et `DMA_LEN` est remis √† 0.
        - Le transfert copie les octets un par un de Bank0 (adresse logique source + base physique 0x0000) vers Bank1 (adresse logique destination + base physique 0x10000).
        - Si DMA_LEN est impair, le dernier octet est copi√© normalement (pas de padding).
        - Exemple : DMA_SRC=0x1000, DMA_DST=0x2000, DMA_LEN=3 ‚Üí copie 3 octets de Bank0:0x1000-0x1002 vers Bank1:0x12000-0x12002.
        - Attention : les adresses logiques sont toujours 16 Bits
        - Le CPU n'est pas bloqu√© pendant le transfert DMA et peut continuer √† ex√©cuter des instructions.
          Cependant, il est recommand√© de ne pas acc√©der aux zones m√©moire impliqu√©es dans le transfert
          (source ou destination) tant que DMA_BUSY est actif pour √©viter des comportements ind√©finis.
        - Si une nouvelle commande DMA est initi√©e (√©criture de DMA_STRT=1) alors que DMA_BUSY est d√©j√† √† 1,
          la nouvelle commande est ignor√©e et le transfert en cours continue jusqu'√† son terme.

    6.5 Registre DMA_CTRL (0xFF0C)
        Bit 0: DMA_BUSY    (lecture seule) - 1 = transfert en cours, 0 = termin√©
        Bit 1: DMA_STRT   (√©criture seule) - √©crire 1 pour d√©marrer un transfert.
        Bits 2-7: Reserved / extensions futur usage
        ATTENTION : Apr√®s impl√©mentation des int√©rruptions, il sera n√©cessaire de d√©sactiver les interruptions avant le transfert DMA.

    6.6 Registre CPU_CTRL (0xFE0A)

        Octet de contr√¥le c√¥t√© CPU. Bits d√©finis :
        Bit 0: HLT_FLAG - lecture : 1 = CPU halted, 0 = CPU running.
            √âcriture : √©crire 1 met le CPU en halt (le CPU cesse de fetch/ex√©cuter des instructions).
            √âcrire 0 reprend l'ex√©cution (Mode debug seulement).
        Bit 1: DBG_FLAG - √©criture 1 d√©clenche une interruption logicielle vers DEBUG_VECTOR (0xFFEA), entrant dans le debugger int√©gr√©.
               √âcriture 0 sort du mode debug. Lecture retourne l'√©tat (1 = en debug, 0 = normal).
        Bit 2: RST_FLAG - √©criture 1 provoque un reset logiciel imm√©diat des registres et du contexte CPU : PC ‚Üê reset_vector, SP ‚Üê 0xFBFF, FLAGS cleared.
               IMPORTANT : le reset logiciel ne modifie PAS la m√©moire (pas de nettoyage), ce qui permet de pr√©server un dump / state-machine pour debug.
               La lecture retourne 0.
        Bits 3-7: Reserved

        Notes :
        - L'√©criture de `CPU_CTRL` est atomique sur l'octet ; √©crire 0x05 (b00000101) mettra simultan√©ment HLT=1 et RST=1.
        - Comportement HLT : lorsque HLT=1, le CPU arr√™te de fetcher et ex√©cuter des instructions.
          Les p√©riph√©riques (par ex. DMA) peuvent continuer selon impl√©mentation mat√©rielle. L'√©criture de HLT=0 (par le m√™me CPU via √©criture m√©moire IO ou via debug externe) reprend l'ex√©cution.
        - Comportement RST : reset logiciel r√©initialise registres et flags, repositionne PC et SP, mais ne touche pas √† la RAM/ROM/Bank1 afin de permettre l'examen de l'√©tat m√©moire (dump) apr√®s reset.
        - Comportement DBG : √©criture de 1 dans DBG_FLAG d√©clenche une interruption logicielle (sauvegarde PC/FLAGS sur la pile, d√©sactive interruptions), puis saute √† DEBUG_VECTOR (0xFFEA). Le debugger int√©gr√© permet inspection/modification des registres, m√©moire, et step-by-step. Utiliser RETI pour sortir et reprendre l'ex√©cution normale.

7. Plan d'impl√©mentation des instructions - Fantasy CPU 16-bit
    Phase 1 : Instructions de base (8-10 opcodes)
    Objectif : CPU fonctionnel pour programmes simples

    Transfert de donn√©es (2 opcodes)

    MOV - Transfert source ‚Üí destination

    Arithm√©tique de base (5 opcodes)

    ADD - Addition
    SUB - Soustraction
    INC - Incr√©ment (+1)
    DEC - D√©cr√©ment (-1)
    NEG - N√©gation (changement de signe)
    
    Contr√¥le de flux minimal (2 opcodes)

    JMP - Saut inconditionnel
    NOP - Pas d'op√©ration

    Test de base (2 opcodes)

    CMP - Comparaison (soustraction sans stockage du r√©sultat)
    TST - Test (AND logique sans stockage du r√©sultat)

    Phase 2 : Extension logique et contr√¥le (6-8 opcodes)
    Objectif : Programmes avec boucles et conditions
    Op√©rations logiques (4 opcodes)

    AND - ET logique bit √† bit
    OR - OU logique bit √† bit
    XOR - OU exclusif bit √† bit
    NOT - Compl√©ment logique

    Branchements conditionnels (maintenant centralis√©s)

    JCOND - Branchements conditionnels (voir sp√©cification ci-dessous)

    l'instruction unique `JCOND` (opcode 0x1F) qui encode
    toutes les conditions usuelles. Les opcodes pr√©c√©demment utilis√©s pour
    ces sauts sont r√©serv√©s pour √©viter les ambigu√Øt√©s.

    Phase 3 : Stack et sous-programmes (3 opcodes)
    Objectif : Appels de fonctions
    Gestion de pile (2 opcodes)

    PUSH - Empiler sur la stack
    POP - D√©piler de la stack

    Sous-programmes (2 opcodes)

    CALL - Appel de sous-programme
    RET - Retour de sous-programme
    RETI - Retour d'interruption

    Phase 4 : Arithm√©tique avanc√©e (4-6 opcodes)
    Objectif : Calculs complexes
    Multiplication/Division (2-4 opcodes)

    MUL - Multiplication (signed)
    DIV - Division (signed)
    MULU - Multiplication (16x16‚Üí32 bits, r√©sultat dans Rx:Rx, voir ci-dessous)
    DIVU - Division (voir ci-dessous, quotient ‚Üí Rx, reste ‚Üí Rx)

    D√©calages (2 opcodes)

    SHL - D√©calage logique √† gauche
    SHR - D√©calage logique √† droite

    Rotations (2 opcodes)
    ROL - Rotation √† gauche
    ROR - Rotation √† droite
    
    Phase 5 : Manipulation de bits (3 opcodes)
    Objectif : Contr√¥le pr√©cis des registres I/O
    Op√©rations sur bits

    BTST - Test de bit
    BSET - Mise √† 1 d'un bit
    BCLR - Mise √† 0 d'un bit

    Phase 6 : (Reste 1 opcode)

    Total : 32 opcodes (0x00..0x1F)

    Priorit√©s d'impl√©mentation
    Critique (Phase 1)
        Sans ces instructions, impossible de faire un programme basique.
    Important (Phases 2-3)
        N√©cessaire pour des programmes structur√©s avec boucles et fonctions.
    Utile (Phases 4-5)
        Am√©liore significativement les performances et facilite la programmation.
    Optionnel (Phase 6)
        Nice-to-have pour le debugging et la robustesse syst√®me.

    Consid√©rations techniques
    Flags CPU affect√©s

    Z (Zero) : CMP, TST, arithm√©tique, logique
    C (Carry) : ADD, SUB, d√©calages
    S (Sign) : arithm√©tique, comparaisons
    V (Overflow) : ADD, SUB, MUL
    X (eXtended) : op√©rations 32-bit, division par z√©ro

    Instructions √† extension

    Modes imm√©diat (imm) et absolu ($addr) n√©cessitent un ou deux mot(s) d'extension (imm16).
    BTST/BSET/BCLR peuvent prendre un num√©ro de bit imm√©diat.

    Cas sp√©ciaux

    ‚Ä¢ MULU : r√©sultat 32-bit (par convention : Rx = high 16 bits, Rx = low 16 bits).
      Convention : MULU src, dst signifie dst √ó src (multiplication de la destination par la source).
    ‚Ä¢ DIVU : quotient ‚Üí Rx, reste ‚Üí Rx (s√©par√© pour signed/unsigned selon opcode).
      Convention : DIVU src, dst signifie dst √∑ src (division de la destination par la source).
    ‚Ä¢ JCOND : encodage sp√©cial pour g√©rer toutes les conditions usuelles (voir ci-dessous).

    Table d'opcodes (valeurs 5 bits hex)
    0x00 NOP
    0x01 MOV
    0x02 ADD
    0x03 SUB
    0x04 INC
    0x05 DEC
    0x06 NEG
    0x07 JMP
    0x08 CMP
    0x09 TST
    0x0A AND
    0x0B OR
    0x0C XOR
    0x0D NOT
    0x0E RETI
    0x0F RESERVED
    0x10 MULU (unsigned)
    0x11 DIVU (unsigned)
    0x12 PUSH
    0x13 POP
    0x14 CALL
    0x15 RET
    0x16 MUL (signed)
    0x17 DIV (signed)
    0x18 ROL
    0x19 ROR
    0x1A SHL
    0x1B SHR
    0x1C BTST
    0x1D BSET
    0x1E BCLR
    0x1F JCOND

    L'opcode 0x1F est assign√© √† `JCOND` (voir sp√©cification ci-dessous).
    Rappel : les mots d'extension (imm16 / adresse absolue) sont stock√©s en BIG ENDIAN et suivent imm√©diatement l'instruction (source puis destination si deux imm16).

7.1 Sp√©cification d√©taill√©e de l'instruction RETI (opcode 0x0E)

    ------------------------------------------------------------------
    RETI ‚Äî Retour d'interruption
    ------------------------------------------------------------------
    Objectif : Restaurer le contexte apr√®s traitement d'une interruption et reprendre l'ex√©cution normale.

    Encodage (16-bit instruction) :
    - opcode = 0x0E (5 bits)
    - size = ignor√© (pas d'op√©rande)
    - src_mode = 00 (registre direct, mais ignor√©)
    - src_reg = 000 (ignor√©)
    - dst_mode = 00 (registre direct, mais ignor√©)
    - dst_reg = 000 (ignor√©)
    - Pas d'extension.

    Comportement :
    1. Restaure FLAGS depuis la pile (POP FLAGS).
    2. Restaure PC depuis la pile (POP PC).
    3. R√©active les interruptions (bit I dans FLAGS remis √† 0).
    4. Reprend l'ex√©cution √† l'adresse restaur√©e.

    Notes :
    - Utilis√© uniquement dans les handlers d'interruptions.
    - Si la pile est corrompue, peut causer un CPU PANIC.
    - Diff√®re de RET : RET ne restaure pas FLAGS et ne r√©active pas les interruptions.

7.2 Sp√©cification d√©taill√©e de l'instruction JCOND (opcode 0x1F)

    ------------------------------------------------------------------
    JCOND ‚Äî branche conditionnelle g√©n√©rale (opcode 0x1F)
    ------------------------------------------------------------------
    Objectif : fournir une instruction unique capable d'exprimer toutes les conditions usuelles
    (==, !=, >, <, >=, <=, signed/unsigned) en testant les flags CPU.

    Encodage (16-bit instruction) :
    - opcode = 0x1F (5 bits)
    - size bit : utilis√© ici comme bit de poids fort du code de condition (cond_msb)
    - src_mode = 11 (imm) ‚Äî indique que le champ `src_reg` contient le code de condition (bits bas)
    - src_reg (3 bits) : bits [2:0] du code de condition (cond_low3)
    - dst_mode = 10 (absolu) ‚Äî indique qu'une extension imm16 suit (adresse cible)
    - dst_reg (3 bits) : ignor√©


    Interpr√©tation du code de condition (4 bits) :
    cond_code = (size << 3) | src_reg   ; // size = cond_msb

    Extensions :
    - un seul mot d'extension suit : `imm16_target` (adresse logique de saut, mapp√©e selon BANK_REG rules).

    Table des cond_codes (hex / nom / condition) :
    0x0 : AL  (Always) - saut inconditionnel
    0x1 : EQ  (Z == 1)
    0x2 : NE  (Z == 0)
    0x3 : CS  (C == 1) / unsigned >=
    0x4 : CC  (C == 0) / unsigned <
    0x5 : MI  (N == 1)
    0x6 : PL  (N == 0)
    0x7 : VS  (V == 1)
    0x8 : VC  (V == 0)
    0x9 : GT  (signed >)  = (Z == 0) AND (N == V)
    0xA : GE  (signed >=) = (N == V)
    0xB : LT  (signed <)  = (N != V)
    0xC : LE  (signed <=) = (Z == 1) OR (N != V)
    0xD : HI  (unsigned >) = (C == 0) AND (Z == 0)
    0xE : HS  (unsigned >=) = (C == 0)
    0xF : LO  (unsigned <=) = (C == 1) OR (Z == 1)

    Avertissement : Pour JCOND, le bit `size` n'indique pas la taille d'op√©rande (byte/word) comme dans les autres instructions.
                    Il sert uniquement √† √©tendre le code de condition √† 4 bits. Ne pas confondre avec les op√©rations arithm√©tiques/logiques.

    Exemple d'encodage binaire complet pour JCOND EQ, $1234 :
    - Mot d'instruction (16 bits) : [0x1F (opcode)][0 (size=cond_msb)][11 (src_mode=imm)][001 (src_reg=cond_low3=1)][10 (dst_mode=abs)][000 (dst_reg=ignor√©)] ‚Üí 0xF9C0 (en hex, BIG ENDIAN).
    - Mot d'extension : 0x1234 (adresse cible).
    - R√©sultat : saut √† 0x1234 si Z==1.
    
    Exemple d'encodage binaire complet pour JCOND GT, $2000 :

    - JCOND GT, $2000  (saut si A > B en signed ; apr√®s CMP A,B)
        cond_code 0x9 = 1001b -> cond_msb=1, cond_low3=001
        donc size bit devra √™tre 1 et src_reg=0b001 ; assembler g√©n√©rera l'instruction correspondante et l'extension target.

    Remarque : cet encodage r√©utilise le bit `size` comme bit de condition (cond_msb) pour permettre 4 bits de condition sans mot d'extension additionnel. C'est un compromis volontaire : la signification du bit `size` change uniquement pour l'opcode `JCOND`.

    Extension future : si vous pr√©f√©rez conserver le sens de `size` strictement pour largeur, on peut alternativement encoder `cond_code` dans une extension `imm16_cond` et utiliser `dst_mode=10` + deux extensions [imm16_cond][imm16_target]. Cela co√ªte un mot additionnel mais donne plus de flexibilit√© (flags invert, masks, etc.).

8. Notes sur l'utilisation de

    BANK_REG et acc√®s m√©moire :
    - `BANK_REG` (IO 0xFF00) s√©lectionne la banque mapp√©e sur l'espace logique 0x0000..0xFEFF. L'espace Stack, IO, etc (0xFE00..0xFFFF) reste fixe en Bank0.
    - Autrement dit, √©crire `BANK_REG=1` fait appara√Ætre le contenu de Bank1 sur les adresses 0x0000..0xFFFF (par ex. frame buffer)
    - ATTENTION :
            * la pile (SP) est situ√©e dans la zone logique 0xEC00..0xFBFF (physiquement Bank0).
            * Si `BANK_REG=1` est actif et que le code effectue des acc√®s √† la pile (PUSH/POP, JCOND, RET),
              ces acc√®s toucheront Bank1 et provoqueront un √©tat invalide ou ind√©fini.
            * Toujours revenir sur Bank0 (`BANK_REG=0`) avant d'utiliser la pile ou d'acc√©der aux IO.
            * Les acc√®s rapides au frame buffer doivent √™tre effectu√©s avec pr√©caution : pr√©f√©rer le DMA quand possible pour √©viter de devoir switcher fr√©quemment.

9. Gestion des erreurs et interruptions

- CPU PANIC : Sur underflow (SP < 0xEC00) ou overflow (SP > 0xFBFF) de la pile, le CPU s'arr√™te imm√©diatement (HLT_FLAG=1). La m√©moire reste intacte pour debug.
  Attention ceci est en cours de d√©veloppement rien n'est encore act√©, car cela emp√™che certain test CPU d'√™tre effectu√©.
- Interruptions : Vecteurs fixes en Bank0 (ex. : reset √† 0x0000, interruption √† 0x0004). Non d√©taill√©es ici ; impl√©mentation effectu√©, mais rien de d√©fini.
- Flag X (eXtended) : Mis √† 1 sur d√©bordement 32-bit (MUL), division par z√©ro (DIV), ou erreurs arithm√©tiques. 

10. Vecteurs d'interruptions

Les interruptions permettent au CPU de r√©agir √† des √©v√©nements asynchrones (hardware ou software). Les vecteurs sont des adresses fixes en Bank0 o√π le CPU saute automatiquement lors d'une interruption.

- Table des vecteurs (adresses 16-bit, stock√©es en BIG ENDIAN) :
  Adresse   Nom / Description
  0xFFE0   RESET_VECTOR : Adresse de demarrage apres reset (hardware ou logiciel). Pointe vers le code d'initialisation.
  0xFFE2   IRQ_VECTOR   : Interrupt Request (generique, ex. : timer, I/O). Peut etre masquee via un registre.
  0xFFE4   NMI_VECTOR   : Non-Maskable Interrupt (priorite haute, ex. : erreur critique). Ne peut pas etre masquee.
  0xFFE6   BRK_VECTOR   : Point d'arret/Exception (breakpoint, software interrupt).
  0xFFE8   VSYNC_VECTOR : Interruption VSync (rafraichissement ecran).
  0xFFEA   DMA_VECTOR   : Interruption DMA (fin de transfert, erreur).
  0xFFEC   TIMER_VECTOR : Interruption timer (horloge interne).
  0xFFEE   USER0_VECTOR : Interruption utilisateur 0.
  0xFFF0   USER1_VECTOR : Interruption utilisateur 1.
  0xFFF2   USER2_VECTOR : Interruption utilisateur 2.
  0xFFF4   TRAP_VECTOR  : Instruction trap (piege logiciel).
  0xFFF6   DIV0_VECTOR  : Division par zero.
  0xFFF8   ILL_VECTOR   : Instruction illegale.
  0xFFFA   PRIV_VECTOR  : Violation privilege.
  0xFFFC   OVF_VECTOR   : Debordement arithmetique.

- Comportement lors d'une interruption :
  1. Le CPU sauvegarde PC et FLAGS sur la pile (PUSH PC, PUSH FLAGS).
  2. D√©sactive les interruptions (bit I dans FLAGS mis √† 1).
  3. Lit l'adresse du vecteur et saute (PC ‚Üê [vecteur]).
  4. Le handler ex√©cute le code appropri√©.
  5. RETI (opcode 0x0E) restaure FLAGS et PC depuis la pile, et r√©active les interruptions.

- Registre associ√© : INT_CTRL (0xFF0B, 8 bits) pour gestion des interruptions.

    10.1 D√©tails du registre INT_CTRL (0xFF0B)

    Le registre INT_CTRL contr√¥le le masquage et le statut des interruptions. Il est accessible en lecture/√©criture.

    Bits d√©finis :
    - Bits 0-3 : Masque d'interruptions (Interrupt Mask, IM)
      * Bit 0 : IM_IRQ (1 = IRQ activ√©e, 0 = masqu√©e)
      * Bit 1 : IM_DMA (1 = DMA activ√©e, 0 = masqu√©e)
      * Bit 2 : IM_VSYNC (1 = VSYNC activ√©e, 0 = masqu√©e)
      * Bit 3 : IM_NMI (toujours 1, NMI non masquable)
    - Bits 4-7 : Statut des interruptions pendantes (Interrupt Status, IS)
      * Bit 4 : IS_IRQ (1 = IRQ pendante)
      * Bit 5 : IS_DMA (1 = DMA pendante)
      * Bit 6 : IS_VSYNC (1 = VSYNC pendante)
      * Bit 7 : IS_NMI (1 = NMI pendante)

    Comportement :
    - Une interruption est d√©clench√©e seulement si son bit IM est √† 1 et qu'elle survient.
    - √âcrire dans IM permet de masquer/d√©masquer des interruptions (ex. : pendant un handler critique).
    - Les bits IS sont mis √† 1 automatiquement quand une interruption est d√©tect√©e ; ils sont remis √† 0 apr√®s traitement (via RETI ou √©criture manuelle).
    - Exemple : Pour masquer l'IRQ pendant un transfert DMA, √©crire 0xFD (b11111101) pour IM_IRQ=0, puis remettre √† 0xFF apr√®s.

    Notes : Ce registre est atomique ; les interruptions sont v√©rifi√©es √† chaque cycle CPU.

    Notes :
    - Les interruptions sont d√©clench√©es par des signaux externes ou internes (ex. : DMA finissant).
    - Priorit√© : NMI > IRQ > autres. Si plusieurs, traiter dans l'ordre.
    - Pour debug : Le mode DBG_FLAG peut logger les interruptions.

4. Exemple d‚Äôinstructions

    Programme simple : Charger une valeur imm√©diate dans R0, puis sauter √† une adresse si √©gal √† z√©ro.

    Code assembleur :
    START:  MOV.W 0x0000, R0    ; Charge 0 dans R0 (word)
            CMP.W R0, 0x0000    ; Compare R0 avec 0
            JCOND EQ, LOOP        ; Si √©gal (Z=1), saute √† LOOP
    LOOP:   NOP                   ; Boucle vide
            JMP LOOP

    Encodage binaire (BIG ENDIAN, mots 16 bits) :
    - MOV.W #0x0001, R0 : 0x0F00 0x0001 (opcode=0x01, size=1, src_mode=11, src_reg=0, dst_mode=00, dst_reg=0, extension=0x0001)
    - CMP.W R0, #0x0000 : 0x89F0 0x0000
    - JCOND EQ, LOOP : 0xF9C0 0x0008 (adresse relative simplifi√©e ; en pratique, utiliser des labels)
    - Etc.

    Note : Cet exemple montre l'usage des modes imm√©diat et absolu. Pour des programmes plus complexes, utiliser un assembleur.


11.0 Assembleur (En d√©veloppement)

    Directives autoris√©es :
        .ORG $XXXX                              ; D√©finit l'adresse de d√©part du code (par d√©faut 0x0000)
        .START                                  ; D√©finit l'adresse de d√©part et initialise le PC

        LABEL:                                  ; D√©finit une √©tiquette (label) pour les sauts
            INSTRUCTION                         ; Instruction assembleur (ex. MOV.W R0, R1)
                .B                              ; Suffixe pour byte (8 bits)
                .W                              ; Suffixe pour word (16 bits)
                    0xXXXX                      ; Valeur hexad√©cimale (16 bits)
                    %XXXXXXXX                   ; Valeur binaire (8 bits)
                    XXXX                        ; Valeur d√©cimale (16 bits)
                    $XXXX                       ; Adresse absolue (16 bits)

        .DATA                                   ; D√©but de la section donn√©es

        MYBYTES: .BYTES 0xXX, 0xYY, %XXXXXXXX   ; D√©clare des octets (byte data)
        MYWORDS: .WORDS 0xXXXX, 0xYYYY          ; D√©clare des mots (word data)
        MYASCII: .ASCII "texte"                 ; D√©clare une cha√Æne ASCII (sans le null terminator)

        // .EQU LABEL, value                    ; D√©finit une constante (Non impl√©ment√© ici)

        .END                                   ; Fin du fichier source

    Format de la footer map (sp√©cification de la table des sections)
    
    Il y a une gestion des chunks de donn√©es √† la fin du fichier source.
    Le fichier binaire compil√© est suivi d'une table de sections (footer map) qui d√©crit les blocs de donn√©es √† charger en m√©moire.
    Ce qui r√©duit consid√©rablement la taille du binaire final en √©vitant les zones vides.
    Chaque entr√©e de la footer map d√©crit un bloc de donn√©es avec son adresse de d√©part, son type et sa longueur.
        
    La footer map utilise un format sp√©cifique de 4 octets par entr√©e :

    [16bits¬†start_address][15..14¬†type][13..0¬†length]
    Types d'entr√©es :

    00 = .byte (donn√©es octets)
    01 = .word (donn√©es mots 16-bit)
    10 = .ascii (cha√Ænes de caract√®res)
    11 = .org (marqueurs d'organisationi m√©moire avec gestion des chunks), longueur=0)

Glossaire :
- BIG ENDIAN : Octets stock√©s du plus significatif au moins (ex. : 0x1234 = 0x12 puis 0x34 en m√©moire).
- Flags CPU : Indicateurs d'√©tat (Z=zero, C=carry, etc.) mis √† jour par les instructions.
- Mode d'adressage : Fa√ßon d'acc√©der √† la m√©moire, ou aux registres (registre direct, indirect, imm√©diat, absolu).
- Convention : Rx:Rx pour r√©sultats 32-bit (Rx = high, Rx = low) (Rx = Quotien, Rx = Reste).
- Convention pour les operandes 0xXXXX Hexad√©cimal, %XXXXXXXX binaire, XXXX imm√©diat, $XXXX adresse absolue.


JAVA:

üìÅ Tests cr√©√©s :
1. CPUOpcodesIndirectTest.java - Mode indirect [Rn]
  Tests pour tous les opcodes avec adressage indirect
  Couvre les cas : [R1] ‚Üí R2, R1 ‚Üí [R2], [R1] ‚Üí [R2]
  Tests de validation des pointeurs et gestion banking
  Tests de flags avec op√©rations indirectes

2. CPUOpcodesAbsoluteTest.java - Mode absolu $addr
  Tests pour tous les opcodes avec adresses absolues
  Couvre : $2000 ‚Üí R1, R1 ‚Üí $2000, $2000 ‚Üí $3000
  Tests sp√©ciaux pour registres I/O (VIDEO_CTRL, BANK_REG, etc.)
  Tests avec banking et boundaries m√©moire
  Tests avec plusieurs mots d'extension

3. CPUOpcodesImmediateTest.java - Mode imm√©diat #imm
  Tests pour tous les opcodes avec valeurs imm√©diates (source uniquement)
  Couvre : #1234 ‚Üí R1, #5678 ‚Üí [R1], #ABCD ‚Üí $3000
  Tests des constantes communes (0x0000, 0xFFFF, 0x8000, etc.)
  Tests de flags et edge cases avec imm√©diats

4. CPUOpcodesMixedTest.java - Combinaisons de modes
  Tests complexes combinant diff√©rents modes
  Cha√Ænes de transfert de donn√©es complexes
  Tests de performance et edge cases
  Auto-modification de code
  Copie m√©moire-√†-m√©moire efficace
  Tests de banking avec modes mixtes

üéØ Couverture compl√®te :
  32 opcodes test√©s avec tous leurs modes d'adressage support√©s
  Tous les cas arithm√©tiques : ADD, SUB, INC, DEC, NEG, MUL, DIV
  Tous les cas logiques : AND, OR, XOR, NOT
  Comparaisons : CMP, TST
  Manipulation de bits : BTST, BSET, BCLR
  Pile : PUSH, POP
  Sauts : JMP, CALL
  D√©calages : ROL, ROR, SHL, SHR
  Gestion des flags dans tous les contextes
  Banking et registres I/O
  Edge cases et conditions d'erreur
