 1
中文摘要 
本計畫從事射頻單封裝系統元件與模組設計與模型化研究，第一年度致力於多層封裝
基板內設計各種高 Q 值內埋被動元件，並建立寬頻等效電路模型，在多層封裝基板的選擇
上，則包括以薄膜技術為主的矽及玻璃基板，以厚膜技術為主的低溫共燒陶瓷基板，及以
壓層板為主的有機及軟性基板等。在被動式元件資料庫設計上則以各種三維造型之內埋式
電感器、電容器、及所組成之濾波器等元件為主要內容。在模型化研究上，則以首創之修
正 T 等效電路為基礎建立寬頻等效電路模型，並與傳統 PI 模型等效電路相互比較，同時發
展出 scalable 模型，將等效電路元件值表示為多維幾何參數的函數。 
第二年度在建立射頻積體電路封裝的等效電路模型，主要研究的封裝種類包括鎊線型
無引線晶片載體封裝與覆晶型球陣列封裝，方法上是以微波網路架構為基礎，利用直接萃
取方式建立封裝互連及接地效應之等效電路模型。應用上則建立封裝模型與射頻積體電路
共模擬方法，了解封裝效應對低雜訊放大器、混波器、正交調制器等射頻積體電路的影響，
包括對增益、雜訊指數、線性度、調制準確度等重要參數的影響，並做實驗成功驗證共模
擬之結果。 
第三年則以前兩年所建立內埋被動元件及封裝模型資料庫為基礎，以高性能縮小化之
射頻單封裝系統為設計目標，研製高平均效率之射頻線性發射機系統。此發射機系統採用
混合正交與極座標調制技術，利用所發展之射頻晶片-封裝-電路板共模擬方法加以設計，並
由實驗成功驗證此發射機具有高效率與高線性度之性能，適合應用在 3G 及 WiMAX 等行
動通訊系統中。 
關鍵字: 射頻單封裝系統、寬頻等效電路模型、射頻內埋被動元件、射頻積體電路封裝、
射頻晶片-封裝-電路板共模擬 
 
英文摘要 
This research project studies the design and modeling techniques of system-in-package (SiP) 
components and modules. The first-year project was devoted to the development of embedded 
passive libraries on a variety of multilayer package substrate structures. The fundamental 
components in the libraries included all kinds of high-Q 3-D inductors and capacitors 
implemented using thin-film (silicon and glass), thick-film (LTCC) and laminate (organic, 
flexible) substrate technologies. Based on these fundamental components, more complicated 
components such as bandpass filters were deigned efficiently and accurately. The proposed 
modified-T equivalent circuits extracted from S-parameters can provide broadband models for 
embedded passive components.  
The second-year project investigated and modeled the package effects on RFICs for wireless 
applications. Two popular chip-scale RFIC packages were studied. One was the wire-bonding 
leadless chip carrier package. The other was the flip-chip ball grid array package. The equivalent 
circuits to account for package interconnect and grounding effects were established based on 
direct extraction over a large frequency range. With the developed chip-package co-simulation 
technique, the package effects on various RFICs including low-noise amplifier, mixer, and 
 3
在內埋電感器與電容器三維造型設計方面，在非對稱螺旋(spiral)型[12]-[14]與對稱
(symmetric)型電感器[15],[16]之比較上，文獻中曾指出後者相較於前者有較高之自我諧振頻
率。另外電感器從面積及體積的考量下，也比較多圈螺旋(spiral)型、堆疊多圈螺旋(stacked 
spiral)型、以及垂直延伸螺旋型(helical)之性能，根據現有文獻，三者之中以垂直延伸螺旋
型可擁有最小面積以及最高之自我諧振頻率[4],[11],[17]。電容器部分，則在兩層結構之MIM 
(Metal-Insulator-Metal)電容器以及多層結構之 VIC(Vertically Interdigitated Capacitor)電容器
之比較上。現有文獻中普遍認為後者雖能有效縮小面積，但會降低自我諧振頻率[1]。 
在無線及高速通訊網路的應用上，為了掌握更精確的訊號高頻成分，如諧波與贅餘訊
號準位以及時域暫態響應等，被動元件常被要求建立較為寬頻之等效電路模型，並將等效
電路元件值表示為多維幾何參數的函數，亦即加以 scalable 模型化[18]-[21]。鑑於此，本研
究計畫的另一項重點在探討新的頻域模型化方法，以期在模型頻寬及模型化效率上皆能優
於現有方法。故在被動元件模型化方面全面研究現有的等效電路模型架構，包括 T 與Π集
總式模型[1],[4],[11]-[13],[22]、分配式模型[23]-[25]，以及本人所創新提出之修正 T 集總式
模型[26]-[28]。T 與Π集總式模型是目前在各種基板中內埋電感器與電容器最為廣範使用的
等效電路，優點是架構簡單而且容易由散射參數直接萃取等效電路元件值，通常藉由微波
網路 Z 與 Y 矩陣方法輕易求得，但缺點是無法有效反應電長度較長之傳輸線效應，而使得
模型頻寬較窄。最被人詬病的是當應用於射頻模組非線性分析時，無法有效涵蓋至少三倍
頻的頻率範圍，以至於 P1dB 及 IP3 參數皆無法予以精準估測。改善 T 與Π集總式模型頻
寬的方法，最常用的方法便是採用分配式模型，但要付出等效電路結構過於複雜的代價，
而且分配式模型難以由頻域散射參數直接萃取而求得，必須佐以最佳化方法[23],[24]或配合
元件物理模型化方法[25]，不但方法過於複雜，而且在模型化效率與唯一性上也存在很多問
題。利用時域反射儀量測配合層狀剝皮萃取法也有建立分配式模型的能力[29],[30]，但因受
限於儀器激發源上升時間過長，所造成的時域解析度通常不足於應用在現今尺寸相當微小
的單封裝系統射頻模組元件的模型化工作上。 
用來評估電感器與電容器性能之最重要參數—Q 值也在本計畫中做了嚴謹的理論推
導，之前 Q 值的定義通常在單埠結構下(另一埠則接地)以輸入阻抗的虛部與實部的比值來
計算[31]-[33]，但在電路的實際應用只適合 shunt 形式的被動式元件，而無法顧及 series 形
式的被動式元件。此單埠的 Q 值計算方式在[31]-[33]中曾以電磁能量及功率消耗的觀點予
以詮釋，而本人在[34]則將此詮釋加以擴充，並首度以複數功率的觀點重新定義被動式元件
Q 值，除了可以適用於 series 形式雙埠結構之被動式元件，將其表示為雙埠散射參數的函
數，並可推導出其與諧振器 Q 值及與阻抗匹配 Q 值的關係。另外，眾所皆知電感器與電容
器的 Q 值響應通常呈現不對稱之拱門曲線，但一直沒有人提供此 Q 值曲線與物理參數間的
關係式數學解，以致於元件設計及製作過程中，除依賴全波電磁模擬或最後量測結果外，
缺乏準確而直接的數學關係式去預測 Q 之峰值與所對應的頻率位置。在本計畫中則利用等
效非均勻傳輸線模型去分析電感器與電容器的 Q 值頻率響應，將 Q 值響應表示成傳輸線參
數(包括特性阻抗、衰減量及電長度)的數學函數。這樣在等效傳輸線參數變化下經由所推導
的解析數學式就可直接預測 Q 之峰值與所對應頻率位置的變化。 
目前在 RFIC 封裝之相關電性特徵研究論文較為罕見，早期國外研究重點在傳統釘架
式低腳數之封裝，所採用的方法主要歸納為：(1)利用阻抗分析儀量測方式或以準靜態數值
電磁方法找出代表封裝體寄生效應之電感、電容及電阻矩陣[35]-[37]。(2)利用全波電磁分
析方法[38]-[40]或以向量網路分析儀量測方式得到散射參數[41],[42]，然後予以模型化得到
 5
圖一所示兩種相同的等效電路架構，模型化頻寬都同樣狹小，然而修正 T 模型可以圖
二(a)所示方式加以擴充而成為一寬頻模型。其擴充方法是在並聯回朔及串聯回朔的路徑
上，各加一可以任意擴充階數的高階諧振器，這樣的擴充方法來自於電路學上 Cauer 與
Foster 的架構轉換概念，可讓電路具有同樣分配式寬頻特性，但仍維持單級結構。在物理
的詮釋上，並聯回朔路徑諧振器(導納為 Yp)與主要感值(Ls=Ls1+Ls2)間會造成所謂的元件自我
諧振(self resonance)現象；而接地諧振器(阻抗值 Zg)與所有電感與互感項(Ls1, Ls2, Lm)則會造
成接地諧振(ground resonance)現象。此寬頻修正 T 型等效電路之雙埠架構經過下列方式處
理，就可以拆解兩個各自代表自我諧振及接地諧振之單埠結構諧振器，如圖二(b)及(c)所示。 
11 22 12
1 1( 2 )
4A ps
Y Y Y Y Y
j Lω= + − ≈ +  
1
11 22 122 ( ) .B m gY Y Y Y j L Zω −= + + = Δ +  
圖二中 ai與 bi, i=1,2,3…代表互容值Cp與接地電容值Cg之分配係數，Lpi與 Lgi, i=1,2,3…
則代表相對應各分配電容值之串聯電感項。YA 與 YB則可由量測所得散射參數轉換而得。在
等效電路元件值萃取上，主要元件值包括 Ls1、Ls2、Lm、Cg 及 Cp 則可藉由上述 Π與修正 T
型等效電路電抗性元件相互轉換公式而求得，至於 ai, bi, Lpi, Lgi, i=1,2,3…等代表高階寄生項
則可由圖三所示 YA及 YB所觀察到的諧振頻率項來求得，其解析數學式推導如下： 
(c)
(b)
(a)
1s mL L−
m mL L− Δ
1pC a⋅ 1pL
2pC a⋅ 2pL
1 2(1  )pC a a⋅ − − iii pjL
2s mL L−
pY
gZ
pjL
AY
2pL2pC a⋅
1pC a⋅ 1pL
1 2(1 )pC a a− − iii
1 2s s sL L L= +
BY
mLΔ
g kC b⋅ gkL
2gL2gC b⋅
1gC b⋅ 1gL
1 2(1 )gC b b⋅ − − iii
1 2(1 )gC b b⋅ − − iii
1gC b⋅
1gL 2gL gkL
g kC b⋅2gC b⋅
 
圖二 (a)寬頻修正 T 型等效電路電抗性之雙埠架構可拆解成輸入導納值分別為(b) YA 與(c) 
YB之兩個單埠架構諧振器 
1rsω
1rpω 2rpω rpjω
2rsω rsjω
Im{ }AY
ω
  
1gpω 2gpω gpkω
1gsω 2gsω gskω
1
gs
k
ω
+
Im{ }BY
ω
 
圖三 利用輸入導納值分別為 (左) YA 與 (右) YB 之兩個單埠架構諧振器之諧振頻率點來求
得修正 T 型等效電路之高階寄生項元件值 
 7
本計畫從此嚴謹雙埠架構 Q 值的定義去評估內埋電感器及電容器在模組中承接不同負載時
其 Q 值的變化特性，並推導在組成電路後與植入損耗的關係式，以能廣泛應用在如濾波器
等內埋被動式元件的設計上。 
2. 內埋被動元件設計技術 
在內埋微型化帶通濾波器設計上，由於目前常用的低成本有機基板缺乏厚度薄之高介
電係數介質層製程，故難以實現大電容密度之平行板電容器，故在此基板製程條件下設計
帶通濾波器，要盡量避免使用具有大容值的帶通濾波器原型，因為大容值電容器需要用到
大面積的平行板電容器，會讓電路面積難以縮小，而且大面積的平行板電容器具有較大的
接地電容效應，會惡化帶通濾波器的頻率響應。於是本計畫選擇標準三階帶通濾波器 T 原
型電路，如圖五(左)所示，所使用元件值具有感值較大但容值較小之特徵，然而當用內埋螺
旋電感器與平行板電容器實現此帶通濾波器原型電路時，元件對地電容效應仍然讓原型頻
率響應產生嚴重的失真，故在不可以加以忽視的情況下，本計畫創先提出修正 T 帶通濾波
器原型，如圖五(右)所示，可嚴謹考慮元件對地電容效應，並在下列條件推導下可等效於標
準三階帶通濾波器 T 原型。首先針對圖五(右)所示修正 T 帶通濾波器原型電路推導其 ABCD
矩陣： 
1L
2L
3L1C 3C
2C
1Z 3Z
2Y
seC
shL
seCseL seL
pC
shC
pC
1 1
1 1
a b
c d
⎡ ⎤⎢ ⎥⎣ ⎦
3 3
3 3
a b
c d
⎡ ⎤⎢ ⎥⎣ ⎦2 2
2 2
a b
c d
⎡ ⎤⎢ ⎥⎣ ⎦  
圖五  三階帶通濾波器設計原型  (左)  T 原型  (右)  修正 T 原型 
3 31 1 2 2
3 31 1 2 2
a ba b a bA B
c dc d c dC D
⎡ ⎤⎡ ⎤ ⎡ ⎤⎡ ⎤ = ⎢ ⎥⎢ ⎥ ⎢ ⎥⎢ ⎥⎣ ⎦ ⎣ ⎦ ⎣ ⎦ ⎣ ⎦
1 1 1 1
1 1 1 1
1 0
1sh
a b d b
Yc d c a
⎡ ⎤⎡ ⎤ ⎡ ⎤= ⎢ ⎥⎢ ⎥ ⎢ ⎥⎣ ⎦ ⎣ ⎦⎣ ⎦
    
2
1 1 1 1 1 1 1 1 1
2
1 1 1 1 1 1 1 1 1
2
2
sh sh
sh sh
a d b c b d Y a b b Y
c d d Y a d b c b d Y
⎡ ⎤+ + +⎢ ⎥= ⎢ ⎥+ + +⎣ ⎦
 
其中 
2
1 1 se pa L Cω= −  
1
1(1 )p se
se se
C
b j L
C j C
ω ω= + +  
1 pc j Cω=  
1 1
p
se
C
d
C
= +  
1
sh sh
sh
Y j C
j L
ω ω= + . 
 9
1sL 2sL
mL
1sR 2sR
1pR
mC
1sC 2sC1bC 2bC
bmC
2pR
mR
gL gC gR
RFICS ][
 
圖七 考慮 RFIC 封裝效應之等效電路 
從上式去分析封裝效應，可歸納出下列幾種型態[10]：(1) 頻率相關損耗-主要為鎊線路
徑所造成之金屬與介質損耗，會使 RFIC 之增益降低或植入損耗增加，且損耗會隨頻率上
升而增加，要減少此類損耗的方法在於縮減鎊線的長度。(2) 間接性耦合-主要為封裝腳墊
間的互容性耦合以及鎊線間之互感性耦合，會造成 RFIC 之輸出端訊號回朔到輸入端，而
容易造成主動元件穩定度的變化而影響到增益，甚至會產生振盪。其耦合量會隨著輸入與
輸出之射頻訊號腳位之相對距離增加而遞減，故要減少此類耦合的方法在避免 RFIC 輸入
及輸出射頻訊號之腳位安排太過接近。(3) 共地性耦合-主要為晶片之接地路徑所引起的寄
生電感值及電容值，尤其在接地諧振頻率時會發生大幅度的共地耦合量。減輕此類效應的
方法可在晶片上增加鍍穿孔(via-hole)以及背面鍍金屬(backside metallization)程序或封裝時
增加接地之金線數目皆能降低接地電感值，此外晶片上接地環之面積不宜過大以免增加接
地電容值而降低接地諧振頻率，因而影響到 RFIC 的性能。(4) 低通濾波現象-主要為封裝
腳墊之電容、鎊線之電感、以及晶片 bond pad 之電容對 RFIC 所形成之高階低通濾波器效
應，會產生陡峭之截止現象，故此低通濾波效應之截止頻率也可視為封裝頻寬之上限。此
種低通濾波現象亦可用阻抗不匹配的觀點來解釋，因為 RFIC 內部線路設計通常阻抗匹配
至 50Ω，封裝後焊著於 PC 板上之線路設計亦是匹配至 50Ω，封裝體內部之線路由於鎊線
的關係可視為高於 50Ω之高阻抗線，故從輸入至輸出線阻抗變化呈現低高低高低之變化，
即構成高階低通濾波效應。改善之方法除縮減鎊線長度外，也可採用 double bond 的方式，
或是 RFIC 在設計時需要特別考量鎊線效應下去做阻抗匹配工作。如果能採用覆晶型封裝，
則阻抗不匹配問題則可以降至最低。 
採用覆晶鍵結形式的封裝相對於以上所述的鎊線鍵結形式的封裝，因封裝與晶片間有
更短的互連裝置(bump)而能操作在更高頻段，也較鎊線容易阻抗匹配而能減少折返損耗。
此外 I/O pin out 設計可以更有彈性，可以在晶片內部區域佈植 bump 當作 I/O ，而不需像
鎊線鍵結形式 I/O pin out 設計只能在晶片周圍，這可以有效縮短晶片佈局時之繞線長度以
及增加 I/O 密度。同時也可以讓晶片所需被動元件設計更具彈性，部分被動元件可以選擇
設計內埋於封裝基板中而擁有更高的 Q 值。雖然有以上多種優點可望讓封裝性能大幅提
升，然而覆晶封裝基板卻也因太過貼近晶片而容易引發與晶片間複雜的電磁交互干擾現
象，所以晶片上主被動元件與覆晶封裝整合做特性分析與模型化工作也是本計畫採用覆晶
封裝與 RFIC 共模擬之重要關鍵技術之一。 
 11
四、研究成果與討論 
1. 內埋被動式元件模型化技術 
在本計畫中，我們建立壓(增)層封裝基板內埋螺旋電感器之設計資料庫，並利用我們首
創修正 T 等效電路建立其模型資料庫，模型化頻寬可數倍於傳統之 PI 等效電路，如圖十所
示。從資料庫中可發現在壓(增)層封裝基板內埋螺旋電感器 Q 峰值可達 50，在射頻頻段常
用電感值約 1-10 nH 範圍內，元件面積小於 1 mm2，而且寄生電容值小，自我諧振頻率高，
相當適合做為無線 SiP 射頻前端之被動元件。本計畫以此內埋螺旋電感器設計與模型資料
庫為基礎，發展同樣可內埋於封裝基板之射頻前端關鍵被動元件，包括帶通濾波器與巴倫
器等，並以首創修正 T 等效電路技術建立帶通濾波器與巴倫器寬頻模型資料庫。 
Metal Layer 1 Metal Layer 2
Metal Layer 3 Metal Layer 4
Plated Through Hole 
    
0 5 10 15 20 25
Frequency (GHz)
-120
-100
-80
-60
-40
-20
0
20
40
60
Q
Scalable Modified-T Model Scalable PI Model Measurement
0 5 10 15 20 25
-25
-20
-15
-10
-5
0
M
ag
ni
tu
de
 o
f S
 P
ar
am
et
er
s 
(d
B
) S11
S21
Frequency (GHz)  
圖十 本研究所建立內埋於有機封裝基板之螺旋電感器設計與模型資料庫  
(左) 螺旋電感器設計造型 (中) 散射參數大小 (右) Q 值 
2. 內埋被動元件設計技術 
圖十一為典型四層壓層封裝基板的層狀結構，金屬材料為銅，厚度約 35 μm，介質層
材料為 BT(Bismaleimide Triazine)，厚度 100 或 150 μm，鍍穿孔內徑為 170 μm，外徑為 200 
μm，金屬最小線寬及線距為 60 μm。圖十二為初步設計內埋於此四層壓層封裝基板之應用
於 2.4 GHz WLAN 的帶通濾波器三維結構圖與等效電路，元件面積為 4.9 × 2.1 mm2。圖十
三所示則為此濾波器電路設計、電磁模擬及量測結果之比較，發現吻合度良好，通帶植入
與折返損耗分別小於 1.8 dB 及大於 15 dB，證明本計畫所提修正 T 原型電路適合應用在多
層有機基板帶通濾波器的設計上 
 13
    
 
圖十四 兩等長 50 歐姆微帶傳輸線晶片置入不同封裝中藉以比較頻率相關損耗與低通濾波
效應 (左) 無引線式晶片載體封裝  (右) 覆晶球陣列封裝 
0 2 4 6 8 10 12 14 16
Frequency (GHz)
-5
-4
-3
-2
-1
0
| S
21
 w
/ p
kg
 / 
S
21
 w
/o
 p
kg
 | 
(d
B
)
QFN case
Simulation
Measurement
     
0 5 10 15 20 25 30 35 40
Frequency (GHz)
-5
-4
-3
-2
-1
0
| S
21
 w
/ p
kg
 / 
S
21
 w
/o
 p
kg
 | 
(d
B
)
Flip-chip case
Simulation
Measurement
 
圖十五  兩等長 50 歐姆微帶傳輸線晶片置入不同封裝時之電磁模擬與實驗結果比較  
(左) 無引線式晶片載體封裝  (右) 覆晶球陣列封裝 
4. 射頻晶片-封裝-電路板共模擬技術 
在研究 QFN、BGA 等射頻 IC 封裝與電路板之共模擬方法，首先需要評估封裝與電路
板內哪些重要互連結構有可能影響到射頻晶片電路，再利用三維電磁模擬軟體分析這些重
要互連結構體，再從電磁模擬參數萃取出等效電路參數並建立等效電路模型。有關電磁模
擬模型與所建立封裝與電路板等效電路模型可參考圖十六及圖十七所示，分別應用於 3G
系統發射機之升頻混波器與正交調制器。 
 
GND
GND
GND
GND
GND
IF
GND
GND
Chip
Package
PCB
Bottom GND plane  
Vias
PCB
 int
erc
onn
ect
s 
for 
Gilb
ert 
mix
er-
bas
ed 
upc
onv
erte
r
IF+
IF-
LO-
LO+
LO-
LO+
RF
RF
PC
B in
terc
onn
ect
s 
for 
 mi
cro
mix
er-
bas
ed 
upc
onv
erte
r
Vbias
G
+LO
0L
0R0C
0G
1L1R
1G 1G 1C1C
2R 2L
2G 2G2C
2C
3C 3C3G 3G
3R 3L
4G 4C
45C
4C
4G
45C
45G
4L 4R
45L
5L 5R
5C 5C
45G
5G 5G
6G 6G6C 6C
6R6L
7C 7C7G 7G
7L 7R
8G 8G
8C 8C
8L 8R
9G 9G9C 9C9
L 9R
89C
89C
89G 89
G89L
Micromixer-based 
upconverter
-LO
IF RF
+LO -LO
+IF
-IF
RF
Gilbert mixer-
based 
upconverter
 
圖十六 W-CDMA升頻混波器所採用之QFN封裝與電路板之三維電磁模擬模型與其對應之
等效電路模型 
 15
五、計畫成果自評 
在頻域寬頻模型化方法的研究上，著力於多層封裝基板內設計各種高 Q 值內埋被動元
件並建立寬頻模型資料庫。在多層封裝基板的選擇上，包括以薄膜技術為主的矽及玻璃基
板，以厚膜技術為主的低溫共燒陶瓷基板，及以壓層板為主的有機及軟性基板等。在被動
元件設計上包括各種三維造型之內埋電感器與電容器，並擴及三維造型之濾波器與巴倫器
等設計。在元件模型化研究上，則以修正 T 等效電路為基礎建立寬頻等效電路模型，並以
電感器模型化為實例說明模型化散射參數結果可超越傳統 PI 模型等效電路數倍以上頻寬。 
在射頻積體電路封裝效應的研究上，重心在將封裝效應具體納入射頻積體電路的設計
考量中，主要研究的封裝種類包括無引線晶片載體封裝與覆晶型球陣列封裝。主要研究成
果包括封裝效應對低雜訊放大器、混波器、正交調制器等射頻積體電路的影響，實驗與模
型所驗證的射頻參數則包括增益、雜訊指數、三次交叉點、調制準確度等。 
在射頻單封裝系統模組的設計上，是以高性能縮小化之射頻單封裝系統為設計目標，
研製應用於無線區域網路及第三代行動通訊系統之射頻電路模組，包括高平均效率發射機
與高整合度傳收機模組等成果，並能驗證所建立元件資料庫對模組最佳化設計的成效。 
本研究計畫三年研究成果 2006 年迄今所發表的論文詳列於后，共有 7 篇 SCI 期刊論
文，21 篇 EI 國際會議論文，成果頗為豐碩。 
本計畫所發表 SCI 期刊論文 
[1] J.M. Wu, F.Y. Han, T.S. Horng, and J. Lin, “Direct-conversion quadrature modulator MMIC design with a new 90 
degrees phase shifter including package and PCB effects for W-CDMA applications,” IEEE Transactions on 
Microwave Theory and Techniques, vol. 54, pp. 2691-2698, Jun. 2006.  
[2] J.K. Jau, Y.A. Chen, T.S. Horng, and J.Y. Li, “Envelope following-based RF transmitters using switching-mode 
power amplifiers,” IEEE Microwave and Wireless Components Letters, vol. 16, pp. 476-478, Aug. 2006. 
[3] F.Y. Han, J.M. Wu, and T.S. Horng, “A rigorous study of package and PCB effects on W-CDMA upconverter 
RFICs,” IEEE Transactions on Microwave Theory and Techniques, vol. 54, pp. 3793-3804, Oct. 2006.  
[4] Y.S. Tsai and T.S. Horng, “A broadband single-stage equivalent circuit for modeling LTCC band-pass filters,” 
IEEE Transactions on Microwave Theory and Techniques, vol. 54, pp. 4412-4421, Dec. 2006.  
[5] C.Y. Pan, T.S. Horng, W.S. Chen, and C.H. Huang, “Dual wideband printed monopole antenna for 
WLAN/WiMAX applications,” IEEE Antennas and Wireless Propagation Letters, vol. 6, pp. 149-151, Jun. 2007.  
[6] C.J. Li, C.T. Chen, T.S. Horng, J.K. Jau, and J.Y. Li, “High average-efficiency multimode RF transmitter using a 
hybrid quadrature polar modulator,” IEEE Transactions on Circuits and Systems II, vol. 55, pp. 249-253, Mar. 2008.  
[7] C.J. Li, C.T. Chen, T.S. Horng, J.K. Jau, J.Y. Li, and D.S. Deng, “HQPM-based transmitter with digital 
predistorter for simultaneous enhancement of ACPR and PAE,” IET Microwaves, Antennas & Propagation, accepted, 
2008. 
本計畫所發表 EI 國際會議論文 
1. K.C. Peng, C.H. Huang, C.J. Li, T.S. Horng, and S.F. Lee, “Design of a CMOS VCO with two tuning inputs 
applied for a wideband GFSK-modulated frequency synthesizer,＂ IEEE Radio and Wireless Symposium, 2006, pp. 
443-446. 
2. Y.S. Tsai and T.S. Horng, “Modeling of Hi-Q embedded inductors for RF-SOP applications, “International 
Symposium on VLSI Design, Automation and Test,＂ pp. 285-288, 2006.  
3. F.Y. Han, J.M. Wu, T.S. Horng, and J. Lin, “Implementation of a W-CDMA direct-conversion IQ modulator 
module including evaluation of chip-package-board interactions,＂ IEEE Electronic Components and Technology 
Conference, pp. 1726-1731, 2006.  
4. C.T. Chiu, C.L. Lin, T.S. Horng, S.M. Wu, and C.P. Hung, “Design of super-miniature bandpass filters 
embedded in the organic substrate without using large-value capacitors,＂ IEEE Electronic Components and 
Technology Conference, pp. 1356-1359, 2006.  
5. J.K. Jau, Y.A. Chen, S.C. Hsiao, T.S. Horng, and J.Y. Li, “Highly efficient multimode RF transmitter using 
the hybrid quadrature polar modulation scheme,＂ IEEE International Microwave Symposium, pp. 789-792, 2006.  
6. Y.S. Tsai and T.S. Horng, “Broadband single-stage models for microwave band-pass filters,＂ IEEE 
International Microwave Symposium, pp. 1771-1774, 2006.  
 17
[8] V. Sundaram, et. al., “Next-generation microvia and global wiring technologies for SOP,” IEEE Trans. Adv. 
Packag., vol. 27, pp. 315-325, May 2004. 
[9] W. Blood, L. Feng, T. Kamgaing, T. Myers, and M. Petras, “Simulation, modeling, and testing embedded RF 
capacitors in low temperature cofired ceramic,” in Proc. 51st Electrron. Comp. Technol. Conf., 2001, pp. 852-857. 
[10] W. Blood, L. Feng, T. Myers, and M. Petras, “Library development process for embedded capacitors in LTCC,” 
in Proc. IEEE Conf. Elect. Perf. Electron. Packag., 2000, pp. 147-150. 
[11] A. Sutono, A. H. Pham, J. Laskar, and W. R. Smith, ”RF/Microwave characterization of multilayer 
ceramic-based MCM technology,” IEEE Trans. Adv. Packag., vol. 22, pp. 326-331, Aug. 1999. 
[12] M. Park, S. Lee, C.S. Kim, H.K. Yu, and K.S. Nam, “The detailed analysis of high Q CMOS-compatible 
microwave spiral inductors in Silicon technology,” IEEE Trans. Electron Devices, vol. 45, pp. 1953-1959, Sept. 
1998. 
[13] P. Arcioni, R. Castello, G.D. Astis, E. Sacchi, and F. Svelto, “Measurement and modeling of Si integrated 
inductors,” IEEE Trans. Instrum. Meas., vol. 47, pp. 1372-1378, Oct. 1998. 
[14]J.N. Burghartz and B. Rejaei, “On the design of RF spiral inductors on silicon,” IEEE Trans. Electron Devices, 
vol. 50, pp. 718-729, March 2003. 
[15] M. Danesh, and J. R. Long, “Differentially driven symmetric microstrip inductors,” IEEE Trans. Microwave 
Theory Tech., vol. 50, pp. 332-341, Jan. 2002. 
[16] J.H. Gau, S. Sang, R.T. Wu, F.J. Shen, H.H. Chen, A. Chen, and J. Kao, “Novel fully symmetric inductor,” 
IEEE Electron Device Lett., vol. 25, pp. 608-609, Sept. 2004. 
[17] J. Gil, S.K. Song, H. Lee, and H. Shin, “A -119.2 dBc/Hz at 1 MHz, 1.5 mW, fully integrated, 2.5-GHz, CMOS 
VCO using helical inductors,” IEEE Microwave Wireless Components Letters, vol. 13, pp. 457-459, Nov. 2003. 
[18] D. Melendy and A. Weisshaar, “A new scalable model for spiral inductors on lossy silicon substrate,” in IEEE 
MTT-S Int. Microwave Symp. Dig., 2003, pp. 1007-1010. 
[19] A, Scuderi, T. Biondi, E. Ragonese, and G. Palmisano, “A lumped scalable model for silicon integrated spiral 
inductors,” IEEE Trans. Circuits Syst. I., vol. 51, pp. 1203-1209, June 2004. 
[20] W.Y. Yin, S.J. Pan, Y.B. Gan, L.W. Li, and B.L. Ooi, “Global performance evaluation of various on-chip 
square spiral inductors on GaAs substrates,” IEE Proc. Circuits Devices Syst., vol. 150, pp. 51-56, Feb. 2003. 
[21] A. Scuderi, T. Biondi, E. Ragonese, and G. Palmisano, “A scalable model for silicon spiral inductors,” in IEEE 
MTT-S Int. Microwave Symp. Dig., 2003, pp. 2117-2220. 
[22] C.P. Yue and S.S. Wong, “Physical modeling of spiral inductors on Silicon,” IEEE Trans. Electron Devices, vol. 
47, pp. 560-568, March 2000. 
[23] K.H. Drue, H. Thust, and J. Muller, “RF models of passive LTCC components in the lower gigahertz-range,” 
Applied Microwave and Wireless, pp. 26-35, April 1998. 
[24] S. Lee, J. Choi, G.S. May, and I. Yun, “Modeling and analysis of 3-D solenoid embedded inductors,” IEEE 
Trans. Electron. Packag. Manufact., vol. 25, pp.34-41, 2002. 
[25] Y. Cao, R.A. Groves, X. Huang, N.D. Zamdmer, J.O. Plouchart, R.A. Wachnik, T.J. King, and C. Hu, 
“Frequency-independent equivalent-circuit model for on-chip spiral inductors,“ IEEE J. Solid-State Circuits, vol. 38, 
pp. 419-426, March 2003. 
[26] T.S. Horng, J.M. Wu, L.Q. Yang, and S.T. Fang, "A Novel modified-T equivalent circuit for modeling LTCC 
embedded inductors with a large bandwidth," IEEE Trans. Microwave Theory Tech., vol. 51, pp. 2327-2333, Dec. 
2003. 
[27] T.S. Horng, J.K. Jau, C.H. Huang, and F.Y. Han, "Synthesis of a super broadband model for on-chip spiral 
inductors," in IEEE Radio-Frequency Integrated Circuit Symp. Dig. 2004, pp. 453-456. 
[28] C.T. Chiu, T.S. Horng, H.L. Ma, S.M. Wu, and C.P. Hung, "Super broadband lumped models for embedded 
passives," in Proc. 54th Electron. Comp. Technol. Conf., 2004, pp. 1104-1107. 
[29] T.L. Wu, C.C. Kuo, H.C. Chang, and J.S. Hsieh, “A novel systematic approach for equivalent model extraction 
of embedded high-speed interconnects in time domain,” IEEE Trans. Electromagn. Compat., vol. 45, pp. 493-501, 
Aug. 2003. 
[30] T.L. Wu, C.C. Kuo, C.C. Wang, S.M. Wu, and C.P. Hung, “A novel time-domain algorithm for synthesizing 
broadband macromodels of coupled interconnects,” IEEE Trans. Adv. Packag., vol. 27, pp. 224-232, Feb. 2004. 
[31] C.P. Yue and S.S. Wong, “On-chip spiral inductors with patterned ground shields for Si-based RF IC’s,” IEEE J. 
Solid-State Circuits, vol. 33, pp. 743-752, May 1998. 
[32] K.O, “Estimation methods for quality factors of inductors fabricated in silicon integrated circuit process 
technologies,” IEEE J. Solid-State Circuits, vol. 33, pp. 1249-1252, Aug. 1998. 
[33] H. Jiang, Y. Wang, J.A. Yeh, and N.C. Tien, “On-chip spiral inductors suspended over deep copper-lined 
cavities,” IEEE Trans. Microwave Theory Tech., vol. 48, pp. 2415-2423, Dec. 2000. 
[34] T.S. Horng, K.C. Peng, J.K. Jau, and Y.S. Tsai, “S-parameter formulation of quality factor for a spiral inductor 
in generalized two-port configuration,” IEEE Trans. Microwave Theory Tech., pp. 2197-2202, Nov. 2003. 
[35] F. Ndagijimana, J. Engdahl, A. Ahmadouche, and J. Chilo, “Frequency limitation on an assembled SOP8 
package,” in Proc. 43rd Electron. Comp. Technol. Conf., 1993, pp. 530-535. 
[36] A.C. Cangellaris, J.L. Prince, and L.P. Vakanas, “Frequency-dependent inductance and resistance calculation 
for three-dimensional structures in high-speed interconnect systems,” IEEE Trans. Components, Hybrids, and Manuf. 
Technology, vol. 13, pp. 154-159, March 1990. 
[37] T.Y. Chou and Z.J. Cendes, “Capacitance calculation of IC packages using the finite element method and planes 
of symmetry,” IEEE Trans. Computer-Aided Designs, vol. 13, pp. 1159-1166, Sept. 1994. 
出席國際學術會議心得報告 
                                                             
計畫編號 NSC96-2221-E-110-030 
計畫名稱 單封裝系統射頻模組元件設計資料庫之研究與建立(3/3) 
出國人員姓名 
服務機關及職稱 
洪子聖  國立中山大學電機系 教授 
會議時間地點 日本山口縣下關市 
會議名稱 第二十三屆國際電路系統電腦與通訊技術會議(ITC-CSCC 2008) 
發表論文題目  
 
一、參加會議經過 
本人參加 2008 年第二十三屆國際電路
系統電腦與通訊技術會議 (ITC-CSCC 
2008)，會議地點在日本山口縣下關市，日
期從七月六日至七月九日。ITC-CSCC 會議
是在亞太區域電腦與通訊系統及電路領域
相當具有歷史及規模的學術研討會，每年都
固定在日本下關市舉辦，加上日本為先進國
家中在舉辦國際會議時對各項細節安排都
能相當注重，故參與此研討會除了吸收亞太
區域新興之資通訊系統及電路研究主題做
為主要目的之外，有關會議之時程與場地等安排亦可做為中山大學 2012年主辦亞太微
波會議之重要借鏡。 
 
二、與會心得 
ITC-CSCC 會議主題完整涵蓋資通訊系統及電路各個重要技術領域，包括下列技
術場次：1. Image Processing & Vedio Technology, 2. Wireless Communications, 3. 
Computer System and Applications, 4. VLSI Design and Applications, 5. Test Technology, 6. 
Graph, Petri Nets & Algorithm, 7. Signal Processing, 8. Internet Technology and System 
Software, 9. Netowrk Management and Design, 10. Solid-State Circuits, 11. 
Linear/Nonlinear Systems, 12. Neural Networks,, 13. Multimedia Service & Technology, 14. 
Medical Electronics & Circuits, 15. Computer Networks & Communication Theory, 16. 
Elevator Control Systems, 17. Modeling and Simulation, 18. e-Learning Technology & 
Applications, 19. Communication Systems, 20. Adaptive Systems & Modern Controls, 21. 
Signal Processing for Communications, 22. Power Electronics & Circuits, 23. EMI & 
