TimeQuest Timing Analyzer report for sd_card
Tue Sep 01 03:24:26 2015
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock_divisor:clk_div|clk_250k'
 13. Slow 1200mV 85C Model Setup: 'sd_interface:sd_int|init_block:init|state.END'
 14. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 15. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 16. Slow 1200mV 85C Model Hold: 'clock_divisor:clk_div|clk_250k'
 17. Slow 1200mV 85C Model Hold: 'sd_interface:sd_int|init_block:init|state.END'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'clock_divisor:clk_div|clk_250k'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'sd_interface:sd_int|init_block:init|state.END'
 21. Setup Times
 22. Hold Times
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Slow 1200mV 85C Model Metastability Report
 26. Slow 1200mV 0C Model Fmax Summary
 27. Slow 1200mV 0C Model Setup Summary
 28. Slow 1200mV 0C Model Hold Summary
 29. Slow 1200mV 0C Model Recovery Summary
 30. Slow 1200mV 0C Model Removal Summary
 31. Slow 1200mV 0C Model Minimum Pulse Width Summary
 32. Slow 1200mV 0C Model Setup: 'clock_divisor:clk_div|clk_250k'
 33. Slow 1200mV 0C Model Setup: 'sd_interface:sd_int|init_block:init|state.END'
 34. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 35. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 36. Slow 1200mV 0C Model Hold: 'clock_divisor:clk_div|clk_250k'
 37. Slow 1200mV 0C Model Hold: 'sd_interface:sd_int|init_block:init|state.END'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 39. Slow 1200mV 0C Model Minimum Pulse Width: 'clock_divisor:clk_div|clk_250k'
 40. Slow 1200mV 0C Model Minimum Pulse Width: 'sd_interface:sd_int|init_block:init|state.END'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Slow 1200mV 0C Model Metastability Report
 46. Fast 1200mV 0C Model Setup Summary
 47. Fast 1200mV 0C Model Hold Summary
 48. Fast 1200mV 0C Model Recovery Summary
 49. Fast 1200mV 0C Model Removal Summary
 50. Fast 1200mV 0C Model Minimum Pulse Width Summary
 51. Fast 1200mV 0C Model Setup: 'clock_divisor:clk_div|clk_250k'
 52. Fast 1200mV 0C Model Setup: 'sd_interface:sd_int|init_block:init|state.END'
 53. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 54. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 55. Fast 1200mV 0C Model Hold: 'clock_divisor:clk_div|clk_250k'
 56. Fast 1200mV 0C Model Hold: 'sd_interface:sd_int|init_block:init|state.END'
 57. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 58. Fast 1200mV 0C Model Minimum Pulse Width: 'clock_divisor:clk_div|clk_250k'
 59. Fast 1200mV 0C Model Minimum Pulse Width: 'sd_interface:sd_int|init_block:init|state.END'
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Fast 1200mV 0C Model Metastability Report
 65. Multicorner Timing Analysis Summary
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Board Trace Model Assignments
 71. Input Transition Times
 72. Signal Integrity Metrics (Slow 1200mv 0c Model)
 73. Signal Integrity Metrics (Slow 1200mv 85c Model)
 74. Signal Integrity Metrics (Fast 1200mv 0c Model)
 75. Setup Transfers
 76. Hold Transfers
 77. Report TCCS
 78. Report RSKM
 79. Unconstrained Paths
 80. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; sd_card                                            ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE115F29C7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                       ;
+-----------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------+
; Clock Name                                    ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                           ;
+-----------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------+
; CLOCK_50                                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                                      ;
; clock_divisor:clk_div|clk_250k                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_divisor:clk_div|clk_250k }                ;
; sd_interface:sd_int|init_block:init|state.END ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sd_interface:sd_int|init_block:init|state.END } ;
+-----------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                            ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note                                                          ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
; 98.41 MHz  ; 98.41 MHz       ; clock_divisor:clk_div|clk_250k ;                                                               ;
; 316.86 MHz ; 250.0 MHz       ; CLOCK_50                       ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                    ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; clock_divisor:clk_div|clk_250k                ; -4.581 ; -378.834      ;
; sd_interface:sd_int|init_block:init|state.END ; -3.454 ; -13.060       ;
; CLOCK_50                                      ; -2.156 ; -45.541       ;
+-----------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                     ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; CLOCK_50                                      ; -1.326 ; -1.360        ;
; clock_divisor:clk_div|clk_250k                ; 0.391  ; 0.000         ;
; sd_interface:sd_int|init_block:init|state.END ; 0.694  ; 0.000         ;
+-----------------------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                      ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; CLOCK_50                                      ; -3.000 ; -50.545       ;
; clock_divisor:clk_div|clk_250k                ; -1.285 ; -133.640      ;
; sd_interface:sd_int|init_block:init|state.END ; 0.432  ; 0.000         ;
+-----------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_divisor:clk_div|clk_250k'                                                                                                                                                           ;
+--------+------------------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -4.581 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[32] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.048     ; 5.031      ;
; -4.581 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[31] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.048     ; 5.031      ;
; -4.581 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[30] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.048     ; 5.031      ;
; -4.581 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[29] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.048     ; 5.031      ;
; -4.581 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[28] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.048     ; 5.031      ;
; -4.581 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[27] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.048     ; 5.031      ;
; -4.581 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[26] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.048     ; 5.031      ;
; -4.581 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[25] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.048     ; 5.031      ;
; -4.581 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[24] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.048     ; 5.031      ;
; -4.581 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[23] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.048     ; 5.031      ;
; -4.581 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[22] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.048     ; 5.031      ;
; -4.581 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[21] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.048     ; 5.031      ;
; -4.581 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[20] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.048     ; 5.031      ;
; -4.581 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[19] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.048     ; 5.031      ;
; -4.581 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[18] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.048     ; 5.031      ;
; -4.581 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[17] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.048     ; 5.031      ;
; -4.578 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[16] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.044     ; 5.032      ;
; -4.578 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[15] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.044     ; 5.032      ;
; -4.578 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[14] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.044     ; 5.032      ;
; -4.578 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[13] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.044     ; 5.032      ;
; -4.578 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[12] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.044     ; 5.032      ;
; -4.578 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[11] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.044     ; 5.032      ;
; -4.578 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[10] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.044     ; 5.032      ;
; -4.578 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[9]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.044     ; 5.032      ;
; -4.578 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[8]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.044     ; 5.032      ;
; -4.578 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[7]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.044     ; 5.032      ;
; -4.578 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[6]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.044     ; 5.032      ;
; -4.578 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[5]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.044     ; 5.032      ;
; -4.578 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[4]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.044     ; 5.032      ;
; -4.574 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[32] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.061     ; 5.011      ;
; -4.574 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[31] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.061     ; 5.011      ;
; -4.574 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[30] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.061     ; 5.011      ;
; -4.574 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[29] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.061     ; 5.011      ;
; -4.574 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[28] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.061     ; 5.011      ;
; -4.574 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[27] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.061     ; 5.011      ;
; -4.574 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[26] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.061     ; 5.011      ;
; -4.574 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[25] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.061     ; 5.011      ;
; -4.574 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[24] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.061     ; 5.011      ;
; -4.574 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[23] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.061     ; 5.011      ;
; -4.574 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[22] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.061     ; 5.011      ;
; -4.574 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[21] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.061     ; 5.011      ;
; -4.574 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[20] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.061     ; 5.011      ;
; -4.574 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[19] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.061     ; 5.011      ;
; -4.574 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[18] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.061     ; 5.011      ;
; -4.574 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[17] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.061     ; 5.011      ;
; -4.569 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[16] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.057     ; 5.010      ;
; -4.569 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[15] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.057     ; 5.010      ;
; -4.569 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[14] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.057     ; 5.010      ;
; -4.569 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[13] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.057     ; 5.010      ;
; -4.569 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[12] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.057     ; 5.010      ;
; -4.569 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[11] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.057     ; 5.010      ;
; -4.569 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[10] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.057     ; 5.010      ;
; -4.569 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[9]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.057     ; 5.010      ;
; -4.569 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[8]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.057     ; 5.010      ;
; -4.569 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[7]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.057     ; 5.010      ;
; -4.569 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[6]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.057     ; 5.010      ;
; -4.569 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[5]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.057     ; 5.010      ;
; -4.569 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[4]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.057     ; 5.010      ;
; -4.568 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[32] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.048     ; 5.018      ;
; -4.568 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[31] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.048     ; 5.018      ;
; -4.568 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[30] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.048     ; 5.018      ;
; -4.568 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[29] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.048     ; 5.018      ;
; -4.568 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[28] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.048     ; 5.018      ;
; -4.568 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[27] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.048     ; 5.018      ;
; -4.568 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[26] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.048     ; 5.018      ;
; -4.568 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[25] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.048     ; 5.018      ;
; -4.568 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[24] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.048     ; 5.018      ;
; -4.568 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[23] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.048     ; 5.018      ;
; -4.568 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[22] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.048     ; 5.018      ;
; -4.568 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[21] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.048     ; 5.018      ;
; -4.568 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[20] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.048     ; 5.018      ;
; -4.568 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[19] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.048     ; 5.018      ;
; -4.568 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[18] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.048     ; 5.018      ;
; -4.568 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[17] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.048     ; 5.018      ;
; -4.565 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[32] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.048     ; 5.015      ;
; -4.565 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[31] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.048     ; 5.015      ;
; -4.565 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[30] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.048     ; 5.015      ;
; -4.565 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[29] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.048     ; 5.015      ;
; -4.565 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[28] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.048     ; 5.015      ;
; -4.565 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[27] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.048     ; 5.015      ;
; -4.565 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[26] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.048     ; 5.015      ;
; -4.565 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[25] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.048     ; 5.015      ;
; -4.565 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[24] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.048     ; 5.015      ;
; -4.565 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[23] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.048     ; 5.015      ;
; -4.565 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[22] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.048     ; 5.015      ;
; -4.565 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[21] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.048     ; 5.015      ;
; -4.565 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[20] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.048     ; 5.015      ;
; -4.565 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[19] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.048     ; 5.015      ;
; -4.565 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[18] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.048     ; 5.015      ;
; -4.565 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[17] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.048     ; 5.015      ;
; -4.563 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[16] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.044     ; 5.017      ;
; -4.563 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[15] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.044     ; 5.017      ;
; -4.563 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[14] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.044     ; 5.017      ;
; -4.563 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[13] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.044     ; 5.017      ;
; -4.563 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[12] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.044     ; 5.017      ;
; -4.563 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[11] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.044     ; 5.017      ;
; -4.563 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[10] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.044     ; 5.017      ;
; -4.563 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[9]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.044     ; 5.017      ;
; -4.563 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[8]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.044     ; 5.017      ;
; -4.563 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[7]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.044     ; 5.017      ;
+--------+------------------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'sd_interface:sd_int|init_block:init|state.END'                                                                                                                                                                             ;
+--------+-------------------------------------------------------+---------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                                       ; Launch Clock                   ; Latch Clock                                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+---------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+
; -3.454 ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.306      ; 3.769      ;
; -3.448 ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.301      ; 3.750      ;
; -3.438 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.306      ; 3.753      ;
; -3.432 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.301      ; 3.734      ;
; -3.407 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.306      ; 3.722      ;
; -3.401 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.301      ; 3.703      ;
; -3.328 ; sd_interface:sd_int|init_block:init|clock_counter[8]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.290      ; 3.624      ;
; -3.270 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.294      ; 3.570      ;
; -3.262 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.294      ; 3.562      ;
; -3.241 ; sd_interface:sd_int|init_block:init|clock_counter[8]  ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.293      ; 3.543      ;
; -3.235 ; sd_interface:sd_int|init_block:init|clock_counter[8]  ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.288      ; 3.524      ;
; -3.154 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.297      ; 3.460      ;
; -3.146 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.297      ; 3.452      ;
; -3.134 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.292      ; 3.427      ;
; -3.133 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.292      ; 3.426      ;
; -3.111 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.293      ; 3.413      ;
; -3.105 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.288      ; 3.394      ;
; -3.072 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.294      ; 3.372      ;
; -3.065 ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.303      ; 3.374      ;
; -3.015 ; sd_interface:sd_int|init_block:init|clock_counter[5]  ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.306      ; 3.330      ;
; -3.013 ; sd_interface:sd_int|init_block:init|clock_counter[6]  ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.293      ; 3.315      ;
; -3.009 ; sd_interface:sd_int|init_block:init|clock_counter[5]  ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.301      ; 3.311      ;
; -3.007 ; sd_interface:sd_int|init_block:init|clock_counter[6]  ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.288      ; 3.296      ;
; -3.004 ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.303      ; 3.313      ;
; -2.988 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.303      ; 3.297      ;
; -2.968 ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.306      ; 3.283      ;
; -2.963 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.294      ; 3.263      ;
; -2.962 ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.301      ; 3.264      ;
; -2.956 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.297      ; 3.262      ;
; -2.931 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.306      ; 3.246      ;
; -2.929 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.306      ; 3.244      ;
; -2.925 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.301      ; 3.227      ;
; -2.922 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.292      ; 3.215      ;
; -2.922 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.303      ; 3.231      ;
; -2.916 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.303      ; 3.225      ;
; -2.882 ; sd_interface:sd_int|init_block:init|clock_counter[6]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.290      ; 3.178      ;
; -2.847 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.297      ; 3.153      ;
; -2.830 ; sd_interface:sd_int|init_block:init|clock_counter[8]  ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.421      ; 3.094      ;
; -2.810 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.292      ; 3.103      ;
; -2.766 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.294      ; 3.066      ;
; -2.734 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.425      ; 3.002      ;
; -2.729 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.425      ; 2.997      ;
; -2.668 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.290      ; 2.964      ;
; -2.650 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.297      ; 2.956      ;
; -2.632 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.292      ; 2.925      ;
; -2.612 ; sd_interface:sd_int|init_block:init|clock_counter[10] ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.306      ; 2.927      ;
; -2.599 ; sd_interface:sd_int|init_block:init|clock_counter[10] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.303      ; 2.908      ;
; -2.565 ; sd_interface:sd_int|init_block:init|clock_counter[5]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.303      ; 2.874      ;
; -2.557 ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.434      ; 2.834      ;
; -2.536 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.425      ; 2.804      ;
; -2.468 ; sd_interface:sd_int|init_block:init|clock_counter[10] ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.301      ; 2.770      ;
; -2.468 ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.434      ; 2.745      ;
; -2.459 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.303      ; 2.768      ;
; -2.452 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.434      ; 2.729      ;
; -2.427 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.425      ; 2.695      ;
; -2.346 ; sd_interface:sd_int|init_block:init|clock_counter[6]  ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.421      ; 2.610      ;
; -2.334 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.434      ; 2.611      ;
; -2.328 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.301      ; 2.630      ;
; -2.230 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.425      ; 2.498      ;
; -2.132 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.421      ; 2.396      ;
; -2.063 ; sd_interface:sd_int|init_block:init|clock_counter[10] ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.434      ; 2.340      ;
; -2.029 ; sd_interface:sd_int|init_block:init|clock_counter[5]  ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.434      ; 2.306      ;
; -1.963 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.434      ; 2.240      ;
; -1.892 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.434      ; 2.169      ;
; -1.874 ; sd_interface:sd_int|init_block:init|state.00          ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.303      ; 2.183      ;
; -1.561 ; sd_interface:sd_int|init_block:init|state.READ_RESP   ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.430      ; 1.834      ;
; -1.488 ; sd_interface:sd_int|init_block:init|state.SEND_CMD0   ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.430      ; 1.761      ;
; -1.358 ; sd_interface:sd_int|init_block:init|state.READ_RESP   ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.297      ; 1.656      ;
; -1.251 ; sd_interface:sd_int|init_block:init|state.READ_RESP   ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.302      ; 1.562      ;
; -1.250 ; sd_interface:sd_int|init_block:init|state.SEND_CMD0   ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.299      ; 1.555      ;
; -1.166 ; sd_interface:sd_int|init_block:init|state.SEND_CMD0   ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.302      ; 1.477      ;
+--------+-------------------------------------------------------+---------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                         ;
+--------+----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.156 ; clock_divisor:clk_div|count_update[0]  ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.075      ;
; -2.116 ; clock_divisor:clk_div|count_update[0]  ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.034      ;
; -2.112 ; clock_divisor:clk_div|count_update[1]  ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.031      ;
; -2.106 ; clock_divisor:clk_div|count_update[11] ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.025      ;
; -2.088 ; clock_divisor:clk_div|count_update[10] ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.007      ;
; -2.088 ; clock_divisor:clk_div|count_update[8]  ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.007      ;
; -2.072 ; clock_divisor:clk_div|count_update[1]  ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.990      ;
; -2.066 ; clock_divisor:clk_div|count_update[11] ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.984      ;
; -2.048 ; clock_divisor:clk_div|count_update[10] ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.966      ;
; -2.048 ; clock_divisor:clk_div|count_update[8]  ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.966      ;
; -1.985 ; clock_divisor:clk_div|count_update[3]  ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.904      ;
; -1.945 ; clock_divisor:clk_div|count_update[3]  ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.863      ;
; -1.904 ; clock_divisor:clk_div|count_update[4]  ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.823      ;
; -1.897 ; clock_divisor:clk_div|count_update[7]  ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.816      ;
; -1.889 ; clock_divisor:clk_div|count_update[6]  ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.808      ;
; -1.884 ; clock_divisor:clk_div|count_update[15] ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.803      ;
; -1.864 ; clock_divisor:clk_div|count_update[4]  ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.782      ;
; -1.859 ; clock_divisor:clk_div|count_update[12] ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.778      ;
; -1.857 ; clock_divisor:clk_div|count_update[7]  ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.775      ;
; -1.849 ; clock_divisor:clk_div|count_update[6]  ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.767      ;
; -1.844 ; clock_divisor:clk_div|count_update[14] ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.763      ;
; -1.838 ; clock_divisor:clk_div|count_update[0]  ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.757      ;
; -1.834 ; clock_divisor:clk_div|count_update[15] ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.752      ;
; -1.813 ; clock_divisor:clk_div|count_update[12] ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.731      ;
; -1.807 ; clock_divisor:clk_div|count_update[2]  ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.726      ;
; -1.803 ; clock_divisor:clk_div|count_update[0]  ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.722      ;
; -1.799 ; clock_divisor:clk_div|count_update[3]  ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.718      ;
; -1.795 ; clock_divisor:clk_div|count_update[1]  ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.714      ;
; -1.794 ; clock_divisor:clk_div|count_update[1]  ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.713      ;
; -1.793 ; clock_divisor:clk_div|count_update[9]  ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.712      ;
; -1.789 ; clock_divisor:clk_div|count_update[5]  ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.708      ;
; -1.788 ; clock_divisor:clk_div|count_update[11] ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.707      ;
; -1.786 ; clock_divisor:clk_div|count_update[14] ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.704      ;
; -1.781 ; clock_divisor:clk_div|count_update[3]  ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.700      ;
; -1.776 ; clock_divisor:clk_div|count_update[1]  ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.695      ;
; -1.772 ; clock_divisor:clk_div|count_update[10] ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.691      ;
; -1.770 ; clock_divisor:clk_div|count_update[8]  ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.689      ;
; -1.767 ; clock_divisor:clk_div|count_update[2]  ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.685      ;
; -1.753 ; clock_divisor:clk_div|count_update[9]  ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.671      ;
; -1.748 ; clock_divisor:clk_div|count_update[5]  ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.666      ;
; -1.711 ; clock_divisor:clk_div|count_update[0]  ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.630      ;
; -1.674 ; clock_divisor:clk_div|count_update[2]  ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.593      ;
; -1.667 ; clock_divisor:clk_div|count_update[3]  ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.586      ;
; -1.637 ; clock_divisor:clk_div|count_update[0]  ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.555      ;
; -1.632 ; clock_divisor:clk_div|count_update[3]  ; clock_divisor:clk_div|count_update[14]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.550      ;
; -1.627 ; clock_divisor:clk_div|count_update[1]  ; clock_divisor:clk_div|count_update[14]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.545      ;
; -1.613 ; clock_divisor:clk_div|count_update[3]  ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.531      ;
; -1.608 ; clock_divisor:clk_div|count_update[1]  ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.526      ;
; -1.598 ; clock_divisor:clk_div|count_update[4]  ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.517      ;
; -1.588 ; clock_divisor:clk_div|count_update[15] ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.507      ;
; -1.579 ; clock_divisor:clk_div|count_update[7]  ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.498      ;
; -1.577 ; clock_divisor:clk_div|count_update[6]  ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.496      ;
; -1.573 ; clock_divisor:clk_div|count_update[2]  ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.492      ;
; -1.571 ; clock_divisor:clk_div|count_update[6]  ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.490      ;
; -1.570 ; clock_divisor:clk_div|count_update[13] ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.489      ;
; -1.563 ; clock_divisor:clk_div|count_update[12] ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.482      ;
; -1.548 ; clock_divisor:clk_div|count_update[14] ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.467      ;
; -1.544 ; clock_divisor:clk_div|count_update[0]  ; clock_divisor:clk_div|count_update[14]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.462      ;
; -1.543 ; clock_divisor:clk_div|count_update[4]  ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.462      ;
; -1.529 ; clock_divisor:clk_div|count_update[5]  ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.448      ;
; -1.511 ; clock_divisor:clk_div|count_update[5]  ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.430      ;
; -1.509 ; clock_divisor:clk_div|count_update[13] ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.427      ;
; -1.509 ; clock_divisor:clk_div|count_update[11] ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.428      ;
; -1.508 ; clock_divisor:clk_div|count_update[2]  ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.426      ;
; -1.505 ; clock_divisor:clk_div|count_update[0]  ; clock_divisor:clk_div|count_update[13]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.423      ;
; -1.500 ; clock_divisor:clk_div|count_update[3]  ; clock_divisor:clk_div|count_update[12]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.418      ;
; -1.495 ; clock_divisor:clk_div|count_update[10] ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.414      ;
; -1.495 ; clock_divisor:clk_div|count_update[1]  ; clock_divisor:clk_div|count_update[12]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.413      ;
; -1.493 ; clock_divisor:clk_div|count_update[9]  ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.412      ;
; -1.493 ; clock_divisor:clk_div|count_update[5]  ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.412      ;
; -1.491 ; clock_divisor:clk_div|count_update[8]  ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.410      ;
; -1.490 ; clock_divisor:clk_div|count_update[2]  ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.409      ;
; -1.481 ; clock_divisor:clk_div|count_update[3]  ; clock_divisor:clk_div|count_update[13]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.399      ;
; -1.476 ; clock_divisor:clk_div|count_update[1]  ; clock_divisor:clk_div|count_update[13]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.394      ;
; -1.451 ; sd_controller:sd_contr|state           ; sd_controller:sd_contr|edge_counter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.304      ; 2.753      ;
; -1.442 ; clock_divisor:clk_div|count_update[4]  ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.361      ;
; -1.412 ; clock_divisor:clk_div|count_update[0]  ; clock_divisor:clk_div|count_update[12]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.330      ;
; -1.411 ; clock_divisor:clk_div|count_update[6]  ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.329      ;
; -1.406 ; clock_divisor:clk_div|count_update[2]  ; clock_divisor:clk_div|count_update[14]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.324      ;
; -1.396 ; clock_divisor:clk_div|count_update[7]  ; clock_divisor:clk_div|count_update[14]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.314      ;
; -1.377 ; clock_divisor:clk_div|count_update[4]  ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.295      ;
; -1.377 ; clock_divisor:clk_div|count_update[7]  ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.295      ;
; -1.376 ; clock_divisor:clk_div|count_update[2]  ; clock_divisor:clk_div|count_update[13]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.294      ;
; -1.373 ; clock_divisor:clk_div|count_update[0]  ; clock_divisor:clk_div|count_update[11]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.291      ;
; -1.373 ; clock_divisor:clk_div|count_update[11] ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.292      ;
; -1.368 ; clock_divisor:clk_div|count_update[3]  ; clock_divisor:clk_div|count_update[10]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.286      ;
; -1.363 ; clock_divisor:clk_div|count_update[1]  ; clock_divisor:clk_div|count_update[10]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.281      ;
; -1.362 ; clock_divisor:clk_div|count_update[5]  ; clock_divisor:clk_div|count_update[14]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.280      ;
; -1.355 ; clock_divisor:clk_div|count_update[10] ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.274      ;
; -1.355 ; clock_divisor:clk_div|count_update[8]  ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.274      ;
; -1.349 ; clock_divisor:clk_div|count_update[3]  ; clock_divisor:clk_div|count_update[11]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.267      ;
; -1.344 ; clock_divisor:clk_div|count_update[1]  ; clock_divisor:clk_div|count_update[11]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.262      ;
; -1.343 ; clock_divisor:clk_div|count_update[5]  ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.261      ;
; -1.319 ; sd_controller:sd_contr|state           ; sd_controller:sd_contr|edge_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.304      ; 2.621      ;
; -1.319 ; sd_controller:sd_contr|state           ; sd_controller:sd_contr|edge_counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.304      ; 2.621      ;
; -1.311 ; clock_divisor:clk_div|count_update[15] ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.230      ;
; -1.306 ; sd_controller:sd_contr|state           ; sd_controller:sd_contr|edge_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.225      ;
; -1.306 ; sd_controller:sd_contr|state           ; sd_controller:sd_contr|edge_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.225      ;
; -1.300 ; clock_divisor:clk_div|count_update[7]  ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.219      ;
; -1.292 ; clock_divisor:clk_div|count_update[6]  ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.211      ;
+--------+----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                                                                       ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -1.326 ; clock_divisor:clk_div|clk_250k                       ; clock_divisor:clk_div|clk_250k                       ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 7.978      ; 7.100      ;
; -0.778 ; clock_divisor:clk_div|clk_250k                       ; clock_divisor:clk_div|clk_250k                       ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; -0.500       ; 7.978      ; 7.148      ;
; -0.034 ; clock_divisor:clk_div|clk_250k                       ; sd_controller:sd_contr|edge_detect:edged|out_bits[0] ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 3.015      ; 3.429      ;
; 0.456  ; clock_divisor:clk_div|clk_250k                       ; sd_controller:sd_contr|edge_detect:edged|out_bits[0] ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; -0.500       ; 3.015      ; 3.419      ;
; 0.504  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 1.233      ; 1.923      ;
; 0.517  ; sd_interface:sd_int|init_block:init|response[7]      ; sd_controller:sd_contr|gate_signal                   ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 0.354      ; 1.087      ;
; 0.553  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 1.233      ; 1.972      ;
; 0.571  ; sd_controller:sd_contr|edge_counter[15]              ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.093      ; 0.850      ;
; 0.593  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|edge_counter[9]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.476      ; 1.255      ;
; 0.598  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|edge_counter[10]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.476      ; 1.260      ;
; 0.613  ; sd_controller:sd_contr|edge_counter[12]              ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.850      ; 1.649      ;
; 0.628  ; sd_interface:sd_int|init_block:init|response[3]      ; sd_controller:sd_contr|gate_signal                   ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 0.354      ; 1.198      ;
; 0.640  ; sd_interface:sd_int|init_block:init|response[5]      ; sd_controller:sd_contr|gate_signal                   ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 0.354      ; 1.210      ;
; 0.643  ; sd_controller:sd_contr|edge_counter[13]              ; sd_controller:sd_contr|edge_counter[13]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.093      ; 0.922      ;
; 0.644  ; sd_controller:sd_contr|edge_counter[11]              ; sd_controller:sd_contr|edge_counter[11]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.093      ; 0.923      ;
; 0.646  ; sd_controller:sd_contr|edge_counter[9]               ; sd_controller:sd_contr|edge_counter[9]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.093      ; 0.925      ;
; 0.649  ; sd_controller:sd_contr|edge_counter[14]              ; sd_controller:sd_contr|edge_counter[14]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.093      ; 0.928      ;
; 0.649  ; sd_controller:sd_contr|edge_counter[12]              ; sd_controller:sd_contr|edge_counter[12]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.093      ; 0.928      ;
; 0.649  ; sd_controller:sd_contr|edge_counter[10]              ; sd_controller:sd_contr|edge_counter[10]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.093      ; 0.928      ;
; 0.656  ; clock_divisor:clk_div|count_update[13]               ; clock_divisor:clk_div|count_update[13]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.922      ;
; 0.656  ; clock_divisor:clk_div|count_update[5]                ; clock_divisor:clk_div|count_update[5]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.922      ;
; 0.657  ; clock_divisor:clk_div|count_update[11]               ; clock_divisor:clk_div|count_update[11]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.923      ;
; 0.657  ; clock_divisor:clk_div|count_update[1]                ; clock_divisor:clk_div|count_update[1]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.923      ;
; 0.658  ; clock_divisor:clk_div|count_update[15]               ; clock_divisor:clk_div|count_update[15]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.924      ;
; 0.659  ; clock_divisor:clk_div|count_update[9]                ; clock_divisor:clk_div|count_update[9]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.925      ;
; 0.659  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|edge_counter[5]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.077      ; 0.922      ;
; 0.659  ; sd_controller:sd_contr|edge_counter[3]               ; sd_controller:sd_contr|edge_counter[3]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.077      ; 0.922      ;
; 0.660  ; sd_controller:sd_contr|edge_counter[1]               ; sd_controller:sd_contr|edge_counter[1]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.077      ; 0.923      ;
; 0.661  ; clock_divisor:clk_div|count_update[4]                ; clock_divisor:clk_div|count_update[4]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.927      ;
; 0.661  ; clock_divisor:clk_div|count_update[2]                ; clock_divisor:clk_div|count_update[2]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.927      ;
; 0.661  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|edge_counter[6]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.077      ; 0.924      ;
; 0.662  ; clock_divisor:clk_div|count_update[14]               ; clock_divisor:clk_div|count_update[14]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.928      ;
; 0.662  ; clock_divisor:clk_div|count_update[12]               ; clock_divisor:clk_div|count_update[12]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.928      ;
; 0.662  ; clock_divisor:clk_div|count_update[10]               ; clock_divisor:clk_div|count_update[10]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.928      ;
; 0.662  ; clock_divisor:clk_div|count_update[8]                ; clock_divisor:clk_div|count_update[8]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.928      ;
; 0.662  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|edge_counter[7]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.077      ; 0.925      ;
; 0.664  ; sd_controller:sd_contr|edge_counter[4]               ; sd_controller:sd_contr|edge_counter[4]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.077      ; 0.927      ;
; 0.664  ; sd_controller:sd_contr|edge_counter[2]               ; sd_controller:sd_contr|edge_counter[2]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.077      ; 0.927      ;
; 0.665  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|edge_counter[8]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.077      ; 0.928      ;
; 0.677  ; sd_controller:sd_contr|edge_counter[0]               ; sd_controller:sd_contr|edge_counter[0]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.077      ; 0.940      ;
; 0.683  ; sd_controller:sd_contr|edge_counter[3]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 1.233      ; 2.102      ;
; 0.701  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|edge_counter[9]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.476      ; 1.363      ;
; 0.706  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|edge_counter[10]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.476      ; 1.368      ;
; 0.715  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|edge_counter[9]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.476      ; 1.377      ;
; 0.719  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|edge_counter[11]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.476      ; 1.381      ;
; 0.720  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|edge_counter[10]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.476      ; 1.382      ;
; 0.724  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|edge_counter[12]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.476      ; 1.386      ;
; 0.729  ; sd_controller:sd_contr|edge_counter[15]              ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.850      ; 1.765      ;
; 0.753  ; sd_interface:sd_int|init_block:init|response[2]      ; sd_controller:sd_contr|gate_signal                   ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 0.354      ; 1.323      ;
; 0.825  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|edge_counter[9]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.476      ; 1.487      ;
; 0.827  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|edge_counter[11]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.476      ; 1.489      ;
; 0.829  ; sd_interface:sd_int|init_block:init|response[4]      ; sd_controller:sd_contr|gate_signal                   ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 0.354      ; 1.399      ;
; 0.830  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|edge_counter[10]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.476      ; 1.492      ;
; 0.832  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|edge_counter[12]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.476      ; 1.494      ;
; 0.841  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|edge_counter[11]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.476      ; 1.503      ;
; 0.844  ; sd_controller:sd_contr|edge_counter[0]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 1.233      ; 2.263      ;
; 0.844  ; sd_controller:sd_contr|edge_counter[4]               ; sd_controller:sd_contr|edge_counter[9]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.476      ; 1.506      ;
; 0.845  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|edge_counter[13]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.476      ; 1.507      ;
; 0.846  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|edge_counter[12]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.476      ; 1.508      ;
; 0.849  ; sd_controller:sd_contr|edge_counter[4]               ; sd_controller:sd_contr|edge_counter[10]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.476      ; 1.511      ;
; 0.850  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|edge_counter[14]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.476      ; 1.512      ;
; 0.870  ; sd_controller:sd_contr|edge_counter[14]              ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.850      ; 1.906      ;
; 0.870  ; sd_controller:sd_contr|state                         ; sd_controller:sd_contr|edge_counter[0]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.075      ; 1.131      ;
; 0.939  ; sd_controller:sd_contr|edge_detect:edged|out_bits[1] ; sd_controller:sd_contr|state                         ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.302     ; 0.823      ;
; 0.948  ; sd_interface:sd_int|init_block:init|response[1]      ; sd_controller:sd_contr|gate_signal                   ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 0.354      ; 1.518      ;
; 0.951  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|edge_counter[11]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.476      ; 1.613      ;
; 0.951  ; sd_controller:sd_contr|edge_counter[3]               ; sd_controller:sd_contr|edge_counter[9]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.476      ; 1.613      ;
; 0.953  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|edge_counter[13]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.476      ; 1.615      ;
; 0.956  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|edge_counter[12]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.476      ; 1.618      ;
; 0.956  ; sd_controller:sd_contr|edge_counter[3]               ; sd_controller:sd_contr|edge_counter[10]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.476      ; 1.618      ;
; 0.958  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|edge_counter[14]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.476      ; 1.620      ;
; 0.961  ; sd_controller:sd_contr|edge_counter[13]              ; sd_controller:sd_contr|edge_counter[14]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.093      ; 1.240      ;
; 0.962  ; sd_controller:sd_contr|edge_counter[11]              ; sd_controller:sd_contr|edge_counter[12]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.093      ; 1.241      ;
; 0.963  ; sd_controller:sd_contr|edge_counter[9]               ; sd_controller:sd_contr|edge_counter[10]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.093      ; 1.242      ;
; 0.967  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|edge_counter[13]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.476      ; 1.629      ;
; 0.970  ; sd_controller:sd_contr|edge_counter[4]               ; sd_controller:sd_contr|edge_counter[11]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.476      ; 1.632      ;
; 0.970  ; sd_controller:sd_contr|edge_counter[2]               ; sd_controller:sd_contr|edge_counter[9]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.476      ; 1.632      ;
; 0.971  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.476      ; 1.633      ;
; 0.972  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|edge_counter[14]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.476      ; 1.634      ;
; 0.974  ; clock_divisor:clk_div|count_update[1]                ; clock_divisor:clk_div|count_update[2]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.240      ;
; 0.974  ; clock_divisor:clk_div|count_update[13]               ; clock_divisor:clk_div|count_update[14]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.240      ;
; 0.975  ; clock_divisor:clk_div|count_update[11]               ; clock_divisor:clk_div|count_update[12]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.241      ;
; 0.975  ; sd_controller:sd_contr|edge_counter[4]               ; sd_controller:sd_contr|edge_counter[12]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.476      ; 1.637      ;
; 0.975  ; sd_controller:sd_contr|edge_counter[2]               ; sd_controller:sd_contr|edge_counter[10]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.476      ; 1.637      ;
; 0.976  ; clock_divisor:clk_div|count_update[9]                ; clock_divisor:clk_div|count_update[10]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.242      ;
; 0.976  ; sd_controller:sd_contr|edge_counter[10]              ; sd_controller:sd_contr|edge_counter[11]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.093      ; 1.255      ;
; 0.976  ; sd_controller:sd_contr|edge_counter[12]              ; sd_controller:sd_contr|edge_counter[13]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.093      ; 1.255      ;
; 0.976  ; sd_controller:sd_contr|edge_counter[14]              ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.093      ; 1.255      ;
; 0.977  ; sd_interface:sd_int|init_block:init|response[6]      ; sd_controller:sd_contr|gate_signal                   ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 0.354      ; 1.547      ;
; 0.977  ; sd_controller:sd_contr|edge_counter[4]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 1.233      ; 2.396      ;
; 0.977  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|edge_counter[6]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.077      ; 1.240      ;
; 0.977  ; sd_controller:sd_contr|edge_counter[3]               ; sd_controller:sd_contr|edge_counter[4]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.077      ; 1.240      ;
; 0.977  ; sd_controller:sd_contr|edge_counter[1]               ; sd_controller:sd_contr|edge_counter[2]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.077      ; 1.240      ;
; 0.979  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|edge_counter[8]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.077      ; 1.242      ;
; 0.981  ; sd_controller:sd_contr|edge_counter[10]              ; sd_controller:sd_contr|edge_counter[12]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.093      ; 1.260      ;
; 0.981  ; sd_controller:sd_contr|edge_counter[12]              ; sd_controller:sd_contr|edge_counter[14]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.093      ; 1.260      ;
; 0.985  ; clock_divisor:clk_div|count_update[0]                ; clock_divisor:clk_div|count_update[1]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.251      ;
; 0.988  ; clock_divisor:clk_div|count_update[4]                ; clock_divisor:clk_div|count_update[5]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.254      ;
; 0.988  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|edge_counter[7]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.077      ; 1.251      ;
; 0.989  ; clock_divisor:clk_div|count_update[12]               ; clock_divisor:clk_div|count_update[13]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.255      ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_divisor:clk_div|clk_250k'                                                                                                                                                                                            ;
+-------+---------------------------------------------------------------+-------------------------------------------------------+-----------------------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                     ; To Node                                               ; Launch Clock                                  ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------+-------------------------------------------------------+-----------------------------------------------+--------------------------------+--------------+------------+------------+
; 0.391 ; sd_interface:sd_int|init_block:init|CS_bit                    ; sd_interface:sd_int|init_block:init|CS_bit            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.092      ; 0.669      ;
; 0.391 ; sd_interface:sd_int|init_block:init|MOSI[0]                   ; sd_interface:sd_int|init_block:init|MOSI[0]           ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.092      ; 0.669      ;
; 0.407 ; sd_interface:sd_int|init_block:init|test_out                  ; sd_interface:sd_int|init_block:init|test_out          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.076      ; 0.669      ;
; 0.497 ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; sd_interface:sd_int|init_block:init|state.END         ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; -0.282     ; 0.421      ;
; 0.515 ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; sd_interface:sd_int|init_block:init|state.SEND_CMD0   ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; -0.299     ; 0.422      ;
; 0.519 ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; sd_interface:sd_int|init_block:init|state.READ_RESP   ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; -0.302     ; 0.423      ;
; 0.550 ; sd_interface:sd_int|init_block:init|MOSI[46]                  ; sd_interface:sd_int|init_block:init|MOSI[47]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.075      ; 0.811      ;
; 0.558 ; sd_interface:sd_int|init_block:init|MOSI[37]                  ; sd_interface:sd_int|init_block:init|MOSI[38]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.075      ; 0.819      ;
; 0.558 ; sd_interface:sd_int|init_block:init|MOSI[24]                  ; sd_interface:sd_int|init_block:init|MOSI[25]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.075      ; 0.819      ;
; 0.558 ; sd_interface:sd_int|init_block:init|MOSI[21]                  ; sd_interface:sd_int|init_block:init|MOSI[22]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.075      ; 0.819      ;
; 0.559 ; sd_interface:sd_int|init_block:init|MOSI[35]                  ; sd_interface:sd_int|init_block:init|MOSI[36]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.075      ; 0.820      ;
; 0.559 ; sd_interface:sd_int|init_block:init|MOSI[33]                  ; sd_interface:sd_int|init_block:init|MOSI[34]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.075      ; 0.820      ;
; 0.559 ; sd_interface:sd_int|init_block:init|MOSI[19]                  ; sd_interface:sd_int|init_block:init|MOSI[20]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.075      ; 0.820      ;
; 0.560 ; sd_interface:sd_int|init_block:init|MOSI[25]                  ; sd_interface:sd_int|init_block:init|MOSI[26]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.075      ; 0.821      ;
; 0.560 ; sd_interface:sd_int|init_block:init|MOSI[18]                  ; sd_interface:sd_int|init_block:init|MOSI[19]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.075      ; 0.821      ;
; 0.560 ; sd_interface:sd_int|init_block:init|MOSI[17]                  ; sd_interface:sd_int|init_block:init|MOSI[18]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.075      ; 0.821      ;
; 0.580 ; sd_interface:sd_int|init_block:init|recv_data[6]              ; sd_interface:sd_int|init_block:init|recv_data[7]      ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.075      ; 0.841      ;
; 0.581 ; sd_interface:sd_int|init_block:init|recv_data[11]             ; sd_interface:sd_int|init_block:init|recv_data[12]     ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.075      ; 0.842      ;
; 0.581 ; sd_interface:sd_int|init_block:init|recv_data[1]              ; sd_interface:sd_int|init_block:init|recv_data[2]      ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.075      ; 0.842      ;
; 0.582 ; sd_interface:sd_int|init_block:init|recv_data[10]             ; sd_interface:sd_int|init_block:init|recv_data[11]     ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.075      ; 0.843      ;
; 0.584 ; sd_interface:sd_int|init_block:init|recv_data[3]              ; sd_interface:sd_int|init_block:init|recv_data[4]      ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.075      ; 0.845      ;
; 0.641 ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; sd_interface:sd_int|init_block:init|state.00          ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; -0.434     ; 0.413      ;
; 0.642 ; sd_interface:sd_int|init_block:init|MOSI[23]                  ; sd_interface:sd_int|init_block:init|MOSI[24]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.075      ; 0.903      ;
; 0.643 ; sd_interface:sd_int|init_block:init|MOSI[30]                  ; sd_interface:sd_int|init_block:init|MOSI[31]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.075      ; 0.904      ;
; 0.643 ; sd_interface:sd_int|init_block:init|MOSI[27]                  ; sd_interface:sd_int|init_block:init|MOSI[28]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.075      ; 0.904      ;
; 0.644 ; sd_interface:sd_int|init_block:init|MOSI[39]                  ; sd_interface:sd_int|init_block:init|MOSI[40]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.075      ; 0.905      ;
; 0.644 ; sd_interface:sd_int|init_block:init|MOSI[20]                  ; sd_interface:sd_int|init_block:init|MOSI[21]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.075      ; 0.905      ;
; 0.644 ; sd_interface:sd_int|init_block:init|MOSI[13]                  ; sd_interface:sd_int|init_block:init|MOSI[14]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.075      ; 0.905      ;
; 0.644 ; sd_interface:sd_int|init_block:init|MOSI[5]                   ; sd_interface:sd_int|init_block:init|MOSI[6]           ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.075      ; 0.905      ;
; 0.645 ; sd_interface:sd_int|init_block:init|MOSI[28]                  ; sd_interface:sd_int|init_block:init|MOSI[29]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.075      ; 0.906      ;
; 0.645 ; sd_interface:sd_int|init_block:init|MOSI[22]                  ; sd_interface:sd_int|init_block:init|MOSI[23]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.075      ; 0.906      ;
; 0.645 ; sd_interface:sd_int|init_block:init|MOSI[15]                  ; sd_interface:sd_int|init_block:init|MOSI[16]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.075      ; 0.906      ;
; 0.646 ; sd_interface:sd_int|init_block:init|MOSI[29]                  ; sd_interface:sd_int|init_block:init|MOSI[30]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.075      ; 0.907      ;
; 0.646 ; sd_interface:sd_int|init_block:init|MOSI[11]                  ; sd_interface:sd_int|init_block:init|MOSI[12]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.075      ; 0.907      ;
; 0.647 ; sd_interface:sd_int|init_block:init|MOSI[42]                  ; sd_interface:sd_int|init_block:init|MOSI[43]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.075      ; 0.908      ;
; 0.647 ; sd_interface:sd_int|init_block:init|MOSI[41]                  ; sd_interface:sd_int|init_block:init|MOSI[42]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.075      ; 0.908      ;
; 0.647 ; sd_interface:sd_int|init_block:init|MOSI[40]                  ; sd_interface:sd_int|init_block:init|MOSI[41]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.075      ; 0.908      ;
; 0.647 ; sd_interface:sd_int|init_block:init|MOSI[31]                  ; sd_interface:sd_int|init_block:init|MOSI[32]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.075      ; 0.908      ;
; 0.647 ; sd_interface:sd_int|init_block:init|MOSI[26]                  ; sd_interface:sd_int|init_block:init|MOSI[27]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.075      ; 0.908      ;
; 0.647 ; sd_interface:sd_int|init_block:init|MOSI[10]                  ; sd_interface:sd_int|init_block:init|MOSI[11]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.075      ; 0.908      ;
; 0.647 ; sd_interface:sd_int|init_block:init|MOSI[9]                   ; sd_interface:sd_int|init_block:init|MOSI[10]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.075      ; 0.908      ;
; 0.648 ; sd_interface:sd_int|init_block:init|MOSI[36]                  ; sd_interface:sd_int|init_block:init|MOSI[37]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.075      ; 0.909      ;
; 0.648 ; sd_interface:sd_int|init_block:init|MOSI[14]                  ; sd_interface:sd_int|init_block:init|MOSI[15]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.075      ; 0.909      ;
; 0.649 ; sd_interface:sd_int|init_block:init|clock_counter[15]         ; sd_interface:sd_int|init_block:init|clock_counter[15] ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.075      ; 0.910      ;
; 0.649 ; sd_interface:sd_int|init_block:init|MOSI[43]                  ; sd_interface:sd_int|init_block:init|MOSI[44]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.075      ; 0.910      ;
; 0.649 ; sd_interface:sd_int|init_block:init|MOSI[12]                  ; sd_interface:sd_int|init_block:init|MOSI[13]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.075      ; 0.910      ;
; 0.649 ; sd_interface:sd_int|init_block:init|MOSI[8]                   ; sd_interface:sd_int|init_block:init|MOSI[9]           ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.075      ; 0.910      ;
; 0.651 ; sd_interface:sd_int|init_block:init|MOSI[2]                   ; sd_interface:sd_int|init_block:init|MOSI[3]           ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.093      ; 0.930      ;
; 0.653 ; sd_interface:sd_int|init_block:init|MOSI[1]                   ; sd_interface:sd_int|init_block:init|MOSI[2]           ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.093      ; 0.932      ;
; 0.664 ; sd_interface:sd_int|init_block:init|clock_counter[11]         ; sd_interface:sd_int|init_block:init|clock_counter[11] ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.075      ; 0.925      ;
; 0.665 ; sd_interface:sd_int|init_block:init|recv_data[13]             ; sd_interface:sd_int|init_block:init|recv_data[14]     ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.075      ; 0.926      ;
; 0.665 ; sd_interface:sd_int|init_block:init|recv_data[9]              ; sd_interface:sd_int|init_block:init|recv_data[10]     ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.075      ; 0.926      ;
; 0.666 ; sd_interface:sd_int|init_block:init|recv_data[7]              ; sd_interface:sd_int|init_block:init|recv_data[8]      ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.075      ; 0.927      ;
; 0.666 ; sd_interface:sd_int|init_block:init|recv_data[2]              ; sd_interface:sd_int|init_block:init|recv_data[3]      ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.075      ; 0.927      ;
; 0.667 ; sd_interface:sd_int|init_block:init|recv_data[12]             ; sd_interface:sd_int|init_block:init|recv_data[13]     ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.075      ; 0.928      ;
; 0.667 ; sd_interface:sd_int|init_block:init|recv_data[0]              ; sd_interface:sd_int|init_block:init|recv_data[1]      ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.075      ; 0.928      ;
; 0.669 ; sd_interface:sd_int|init_block:init|recv_data[8]              ; sd_interface:sd_int|init_block:init|recv_data[9]      ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.075      ; 0.930      ;
; 0.669 ; sd_interface:sd_int|init_block:init|recv_data[4]              ; sd_interface:sd_int|init_block:init|recv_data[5]      ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.075      ; 0.930      ;
; 0.671 ; sd_interface:sd_int|init_block:init|MOSI[7]                   ; sd_interface:sd_int|init_block:init|MOSI[8]           ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.075      ; 0.932      ;
; 0.671 ; sd_interface:sd_int|init_block:init|MOSI[6]                   ; sd_interface:sd_int|init_block:init|MOSI[7]           ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.075      ; 0.932      ;
; 0.671 ; sd_interface:sd_int|init_block:init|MOSI[4]                   ; sd_interface:sd_int|init_block:init|MOSI[5]           ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.075      ; 0.932      ;
; 0.673 ; sd_interface:sd_int|init_block:init|MOSI[45]                  ; sd_interface:sd_int|init_block:init|MOSI[46]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.075      ; 0.934      ;
; 0.707 ; sd_interface:sd_int|init_block:init|clock_counter[6]          ; sd_interface:sd_int|init_block:init|activator         ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.063      ; 0.956      ;
; 0.718 ; sd_interface:sd_int|init_block:init|MOSI[44]                  ; sd_interface:sd_int|init_block:init|MOSI[45]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.075      ; 0.979      ;
; 0.720 ; sd_interface:sd_int|init_block:init|MOSI[34]                  ; sd_interface:sd_int|init_block:init|MOSI[35]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.075      ; 0.981      ;
; 0.725 ; sd_interface:sd_int|init_block:init|MOSI[38]                  ; sd_interface:sd_int|init_block:init|MOSI[39]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.075      ; 0.986      ;
; 0.751 ; sd_interface:sd_int|init_block:init|recv_data[14]             ; sd_interface:sd_int|init_block:init|recv_data[15]     ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.085      ; 1.022      ;
; 0.814 ; sd_interface:sd_int|init_block:init|recv_data[5]              ; sd_interface:sd_int|init_block:init|recv_data[6]      ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.075      ; 1.075      ;
; 0.843 ; sd_interface:sd_int|init_block:init|MOSI[32]                  ; sd_interface:sd_int|init_block:init|MOSI[33]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.077      ; 1.106      ;
; 0.860 ; sd_interface:sd_int|init_block:init|clock_counter[14]         ; sd_interface:sd_int|init_block:init|clock_counter[14] ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.075      ; 1.121      ;
; 0.879 ; sd_interface:sd_int|init_block:init|MOSI[0]                   ; sd_interface:sd_int|init_block:init|MOSI[1]           ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.107      ; 1.172      ;
; 0.936 ; sd_interface:sd_int|init_block:init|recv_data[15]             ; sd_interface:sd_int|init_block:init|response[15]      ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; -0.500       ; 0.054      ; 0.696      ;
; 0.943 ; sd_interface:sd_int|init_block:init|response[3]               ; sd_interface:sd_int|init_block:init|test_out          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.078      ; 1.207      ;
; 0.961 ; sd_interface:sd_int|init_block:init|MOSI[16]                  ; sd_interface:sd_int|init_block:init|MOSI[17]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 1.218      ;
; 0.984 ; sd_interface:sd_int|init_block:init|clock_counter[7]          ; sd_interface:sd_int|init_block:init|activator         ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.075      ; 1.245      ;
; 0.991 ; sd_interface:sd_int|init_block:init|clock_counter[11]         ; sd_interface:sd_int|init_block:init|clock_counter[12] ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.075      ; 1.252      ;
; 0.996 ; sd_interface:sd_int|init_block:init|clock_counter[11]         ; sd_interface:sd_int|init_block:init|clock_counter[13] ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.075      ; 1.257      ;
; 1.068 ; sd_interface:sd_int|init_block:init|response[2]               ; sd_interface:sd_int|init_block:init|test_out          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.078      ; 1.332      ;
; 1.081 ; sd_interface:sd_int|init_block:init|clock_counter[13]         ; sd_interface:sd_int|init_block:init|clock_counter[13] ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.075      ; 1.342      ;
; 1.091 ; sd_interface:sd_int|init_block:init|MOSI[3]                   ; sd_interface:sd_int|init_block:init|MOSI[4]           ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; -0.344     ; 0.933      ;
; 1.108 ; sd_interface:sd_int|init_block:init|recv_data[3]              ; sd_interface:sd_int|init_block:init|response[3]       ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; -0.500       ; 0.055      ; 0.869      ;
; 1.112 ; sd_interface:sd_int|init_block:init|recv_data[6]              ; sd_interface:sd_int|init_block:init|response[6]       ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; -0.500       ; 0.055      ; 0.873      ;
; 1.114 ; sd_interface:sd_int|init_block:init|recv_data[1]              ; sd_interface:sd_int|init_block:init|response[1]       ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; -0.500       ; 0.055      ; 0.875      ;
; 1.117 ; sd_interface:sd_int|init_block:init|clock_counter[11]         ; sd_interface:sd_int|init_block:init|clock_counter[14] ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.075      ; 1.378      ;
; 1.122 ; sd_interface:sd_int|init_block:init|clock_counter[11]         ; sd_interface:sd_int|init_block:init|clock_counter[15] ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.075      ; 1.383      ;
; 1.122 ; sd_interface:sd_int|init_block:init|clock_counter[12]         ; sd_interface:sd_int|init_block:init|clock_counter[12] ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.075      ; 1.383      ;
; 1.137 ; sd_interface:sd_int|init_block:init|recv_data[7]              ; sd_interface:sd_int|init_block:init|response[7]       ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; -0.500       ; 0.055      ; 0.898      ;
; 1.137 ; sd_interface:sd_int|init_block:init|recv_data[2]              ; sd_interface:sd_int|init_block:init|response[2]       ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; -0.500       ; 0.055      ; 0.898      ;
; 1.139 ; sd_interface:sd_int|init_block:init|recv_data[0]              ; sd_interface:sd_int|init_block:init|response[0]       ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; -0.500       ; 0.055      ; 0.900      ;
; 1.144 ; sd_interface:sd_int|init_block:init|recv_data[12]             ; sd_interface:sd_int|init_block:init|response[12]      ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; -0.500       ; 0.063      ; 0.913      ;
; 1.146 ; sd_interface:sd_int|init_block:init|recv_data[13]             ; sd_interface:sd_int|init_block:init|response[13]      ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; -0.500       ; 0.063      ; 0.915      ;
; 1.147 ; sd_interface:sd_int|init_block:init|recv_data[9]              ; sd_interface:sd_int|init_block:init|response[9]       ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; -0.500       ; 0.063      ; 0.916      ;
; 1.147 ; sd_interface:sd_int|init_block:init|recv_data[8]              ; sd_interface:sd_int|init_block:init|response[8]       ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; -0.500       ; 0.063      ; 0.916      ;
; 1.160 ; sd_interface:sd_int|init_block:init|clock_counter[9]          ; sd_interface:sd_int|init_block:init|clock_counter[11] ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.084      ; 1.430      ;
; 1.170 ; sd_interface:sd_int|init_block:init|recv_data[11]             ; sd_interface:sd_int|init_block:init|response[11]      ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; -0.500       ; 0.063      ; 0.939      ;
; 1.171 ; sd_interface:sd_int|init_block:init|recv_data[10]             ; sd_interface:sd_int|init_block:init|response[10]      ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; -0.500       ; 0.063      ; 0.940      ;
; 1.178 ; sd_interface:sd_int|init_block:init|clock_counter[14]         ; sd_interface:sd_int|init_block:init|clock_counter[15] ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.075      ; 1.439      ;
; 1.185 ; sd_interface:sd_int|init_block:init|clock_counter[10]         ; sd_interface:sd_int|init_block:init|clock_counter[11] ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.084      ; 1.455      ;
; 1.205 ; sd_interface:sd_int|init_block:init|response[7]               ; sd_interface:sd_int|init_block:init|test_out          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.078      ; 1.469      ;
; 1.253 ; sd_interface:sd_int|init_block:init|recv_data[14]             ; sd_interface:sd_int|init_block:init|response[14]      ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; -0.500       ; 0.063      ; 1.022      ;
+-------+---------------------------------------------------------------+-------------------------------------------------------+-----------------------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'sd_interface:sd_int|init_block:init|state.END'                                                                                                                                                                             ;
+-------+-------------------------------------------------------+---------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                                       ; Launch Clock                   ; Latch Clock                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+---------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+
; 0.694 ; sd_interface:sd_int|init_block:init|state.SEND_CMD0   ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.649      ; 1.363      ;
; 0.723 ; sd_interface:sd_int|init_block:init|state.READ_RESP   ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.649      ; 1.392      ;
; 0.742 ; sd_interface:sd_int|init_block:init|state.SEND_CMD0   ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.646      ; 1.408      ;
; 0.780 ; sd_interface:sd_int|init_block:init|state.SEND_CMD0   ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.816      ; 1.616      ;
; 0.860 ; sd_interface:sd_int|init_block:init|state.READ_RESP   ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.816      ; 1.696      ;
; 0.911 ; sd_interface:sd_int|init_block:init|state.READ_RESP   ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.645      ; 1.576      ;
; 1.248 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.820      ; 2.088      ;
; 1.263 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.820      ; 2.103      ;
; 1.314 ; sd_interface:sd_int|init_block:init|clock_counter[5]  ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.820      ; 2.154      ;
; 1.324 ; sd_interface:sd_int|init_block:init|clock_counter[10] ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.820      ; 2.164      ;
; 1.390 ; sd_interface:sd_int|init_block:init|state.00          ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.650      ; 2.060      ;
; 1.431 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.808      ; 2.259      ;
; 1.478 ; sd_interface:sd_int|init_block:init|clock_counter[6]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.638      ; 2.136      ;
; 1.494 ; sd_interface:sd_int|init_block:init|clock_counter[6]  ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.641      ; 2.155      ;
; 1.572 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.811      ; 2.403      ;
; 1.604 ; sd_interface:sd_int|init_block:init|clock_counter[6]  ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.808      ; 2.432      ;
; 1.641 ; sd_interface:sd_int|init_block:init|clock_counter[10] ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.653      ; 2.314      ;
; 1.655 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.820      ; 2.495      ;
; 1.671 ; sd_interface:sd_int|init_block:init|clock_counter[10] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.650      ; 2.341      ;
; 1.703 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.638      ; 2.361      ;
; 1.704 ; sd_interface:sd_int|init_block:init|clock_counter[5]  ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.649      ; 2.373      ;
; 1.719 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.641      ; 2.380      ;
; 1.723 ; sd_interface:sd_int|init_block:init|clock_counter[5]  ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.653      ; 2.396      ;
; 1.744 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.811      ; 2.575      ;
; 1.760 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.820      ; 2.600      ;
; 1.760 ; sd_interface:sd_int|init_block:init|clock_counter[5]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.650      ; 2.430      ;
; 1.785 ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.820      ; 2.625      ;
; 1.790 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.649      ; 2.459      ;
; 1.833 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.653      ; 2.506      ;
; 1.850 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.641      ; 2.511      ;
; 1.853 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.811      ; 2.684      ;
; 1.864 ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.820      ; 2.704      ;
; 1.866 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.644      ; 2.530      ;
; 1.881 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.650      ; 2.551      ;
; 1.885 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.653      ; 2.558      ;
; 1.887 ; sd_interface:sd_int|init_block:init|clock_counter[10] ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.649      ; 2.556      ;
; 1.901 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.650      ; 2.571      ;
; 1.925 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.653      ; 2.598      ;
; 1.947 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.650      ; 2.617      ;
; 1.998 ; sd_interface:sd_int|init_block:init|clock_counter[6]  ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.637      ; 2.655      ;
; 2.022 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.641      ; 2.683      ;
; 2.038 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.644      ; 2.702      ;
; 2.054 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.811      ; 2.885      ;
; 2.054 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.811      ; 2.885      ;
; 2.116 ; sd_interface:sd_int|init_block:init|clock_counter[8]  ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.808      ; 2.944      ;
; 2.116 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.649      ; 2.785      ;
; 2.131 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.641      ; 2.792      ;
; 2.141 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.640      ; 2.801      ;
; 2.147 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.644      ; 2.811      ;
; 2.159 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.653      ; 2.832      ;
; 2.161 ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.653      ; 2.834      ;
; 2.167 ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.650      ; 2.837      ;
; 2.208 ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.653      ; 2.881      ;
; 2.226 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.637      ; 2.883      ;
; 2.245 ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.650      ; 2.915      ;
; 2.303 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.649      ; 2.972      ;
; 2.322 ; sd_interface:sd_int|init_block:init|clock_counter[8]  ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.641      ; 2.983      ;
; 2.325 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.650      ; 2.995      ;
; 2.329 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.640      ; 2.989      ;
; 2.332 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.641      ; 2.993      ;
; 2.334 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.641      ; 2.995      ;
; 2.348 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.644      ; 3.012      ;
; 2.350 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.644      ; 3.014      ;
; 2.353 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.649      ; 3.022      ;
; 2.359 ; sd_interface:sd_int|init_block:init|clock_counter[8]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.638      ; 3.017      ;
; 2.427 ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.649      ; 3.096      ;
; 2.434 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.640      ; 3.094      ;
; 2.617 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.640      ; 3.277      ;
; 2.624 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.640      ; 3.284      ;
; 2.679 ; sd_interface:sd_int|init_block:init|clock_counter[8]  ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.637      ; 3.336      ;
; 2.715 ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.649      ; 3.384      ;
+-------+-------------------------------------------------------+---------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                                                    ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|clk_250k                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[0]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[10]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[11]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[12]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[13]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[14]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[15]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[1]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[2]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[3]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[4]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[5]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[6]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[7]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[8]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[9]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[0]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[10]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[11]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[12]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[13]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[14]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[15]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[1]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[2]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[3]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[4]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[5]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[6]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[7]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[8]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[9]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_detect:edged|out_bits[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_detect:edged|out_bits[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|gate_signal                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|state                         ;
; 0.182  ; 0.370        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[0]               ;
; 0.182  ; 0.370        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[1]               ;
; 0.182  ; 0.370        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[2]               ;
; 0.182  ; 0.370        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[3]               ;
; 0.182  ; 0.370        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[4]               ;
; 0.182  ; 0.370        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[5]               ;
; 0.182  ; 0.370        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[6]               ;
; 0.182  ; 0.370        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[7]               ;
; 0.182  ; 0.370        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[8]               ;
; 0.182  ; 0.370        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_detect:edged|out_bits[0] ;
; 0.182  ; 0.370        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|state                         ;
; 0.189  ; 0.377        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[10]              ;
; 0.189  ; 0.377        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[11]              ;
; 0.189  ; 0.377        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[12]              ;
; 0.189  ; 0.377        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[13]              ;
; 0.189  ; 0.377        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[14]              ;
; 0.189  ; 0.377        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[15]              ;
; 0.189  ; 0.377        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[9]               ;
; 0.196  ; 0.384        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_detect:edged|out_bits[1] ;
; 0.279  ; 0.467        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|gate_signal                   ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|clk_250k                       ;
; 0.294  ; 0.514        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[0]                ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[0]                ;
; 0.294  ; 0.514        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[10]               ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[10]               ;
; 0.294  ; 0.514        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[11]               ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[11]               ;
; 0.294  ; 0.514        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[12]               ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[12]               ;
; 0.294  ; 0.514        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[13]               ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[13]               ;
; 0.294  ; 0.514        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[14]               ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[14]               ;
; 0.294  ; 0.514        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[15]               ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[15]               ;
; 0.294  ; 0.514        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[1]                ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[1]                ;
; 0.294  ; 0.514        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[2]                ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[2]                ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[3]                ;
; 0.294  ; 0.514        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[4]                ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[4]                ;
; 0.294  ; 0.514        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[5]                ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[5]                ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[6]                ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[7]                ;
; 0.294  ; 0.514        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[8]                ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[8]                ;
; 0.294  ; 0.514        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[9]                ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[9]                ;
; 0.295  ; 0.515        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|clk_250k                       ;
; 0.295  ; 0.515        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[3]                ;
; 0.295  ; 0.515        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[6]                ;
; 0.295  ; 0.515        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[7]                ;
; 0.308  ; 0.528        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|gate_signal                   ;
; 0.319  ; 0.319        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                     ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]                       ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                         ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[0]|clk                         ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[1]|clk                         ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[2]|clk                         ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[3]|clk                         ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock_divisor:clk_div|clk_250k'                                                                               ;
+--------+--------------+----------------+------------+--------------------------------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                          ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------+--------------------------------+------------+-------------------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|CS_bit            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[0]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[10]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[11]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[12]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[13]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[14]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[15]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[16]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[17]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[18]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[19]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[1]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[20]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[21]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[22]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[23]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[24]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[25]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[26]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[27]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[28]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[29]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[2]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[30]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[31]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[32]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[33]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[34]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[35]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[36]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[37]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[38]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[39]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[3]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[40]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[41]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[42]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[43]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[44]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[45]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[46]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[47]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[4]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[5]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[6]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[7]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[8]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[9]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI_bit          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|activator         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[0]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[10]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[11]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[12]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[13]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[14]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[15]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[1]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[2]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[3]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[4]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[5]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[6]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[7]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[8]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[9]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[0]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[10]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[11]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[12]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[13]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[14]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[15]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[1]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[2]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[3]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[4]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[5]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[6]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[7]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[8]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[9]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|state.00          ;
+--------+--------------+----------------+------------+--------------------------------+------------+-------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'sd_interface:sd_int|init_block:init|state.END'                                                                                            ;
+-------+--------------+----------------+------------------+-----------------------------------------------+------------+---------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                         ; Clock Edge ; Target                                                        ;
+-------+--------------+----------------+------------------+-----------------------------------------------+------------+---------------------------------------------------------------+
; 0.432 ; 0.432        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.00_1591|dataa                          ;
; 0.434 ; 0.434        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.READ_RESP_1575|datac                   ;
; 0.435 ; 0.435        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.SEND_CMD0_1583|datac                   ;
; 0.437 ; 0.437        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END~clkctrl|inclk[0]                        ;
; 0.437 ; 0.437        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END~clkctrl|outclk                          ;
; 0.438 ; 0.438        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.END_1567|datac                         ;
; 0.440 ; 0.440        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.00_1591        ;
; 0.444 ; 0.444        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ;
; 0.445 ; 0.445        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ;
; 0.448 ; 0.448        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.END_1567       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END|q                                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END|q                                       ;
; 0.545 ; 0.545        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.00_1591        ;
; 0.550 ; 0.550        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.END_1567       ;
; 0.552 ; 0.552        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ;
; 0.552 ; 0.552        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ;
; 0.560 ; 0.560        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.END_1567|datac                         ;
; 0.560 ; 0.560        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END~clkctrl|inclk[0]                        ;
; 0.560 ; 0.560        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END~clkctrl|outclk                          ;
; 0.562 ; 0.562        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.READ_RESP_1575|datac                   ;
; 0.562 ; 0.562        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.SEND_CMD0_1583|datac                   ;
; 0.564 ; 0.564        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.00_1591|dataa                          ;
+-------+--------------+----------------+------------------+-----------------------------------------------+------------+---------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; KEY[*]     ; CLOCK_50                       ; 3.642 ; 4.189 ; Rise       ; CLOCK_50                       ;
;  KEY[2]    ; CLOCK_50                       ; 3.526 ; 4.068 ; Rise       ; CLOCK_50                       ;
;  KEY[3]    ; CLOCK_50                       ; 3.642 ; 4.189 ; Rise       ; CLOCK_50                       ;
; KEY[*]     ; clock_divisor:clk_div|clk_250k ; 2.464 ; 2.884 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  KEY[2]    ; clock_divisor:clk_div|clk_250k ; 2.464 ; 2.884 ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; 2.509 ; 3.137 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[0] ; clock_divisor:clk_div|clk_250k ; 2.509 ; 3.137 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                  ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; KEY[*]     ; CLOCK_50                       ; -1.472 ; -1.936 ; Rise       ; CLOCK_50                       ;
;  KEY[2]    ; CLOCK_50                       ; -2.769 ; -3.264 ; Rise       ; CLOCK_50                       ;
;  KEY[3]    ; CLOCK_50                       ; -1.472 ; -1.936 ; Rise       ; CLOCK_50                       ;
; KEY[*]     ; clock_divisor:clk_div|clk_250k ; -1.308 ; -1.746 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  KEY[2]    ; clock_divisor:clk_div|clk_250k ; -1.308 ; -1.746 ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; -1.914 ; -2.517 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[0] ; clock_divisor:clk_div|clk_250k ; -1.914 ; -2.517 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                       ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; LEDR[*]    ; clock_divisor:clk_div|clk_250k ; 11.438 ; 11.040 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[0]   ; clock_divisor:clk_div|clk_250k ; 9.952  ; 9.869  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[1]   ; clock_divisor:clk_div|clk_250k ; 8.536  ; 8.478  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[2]   ; clock_divisor:clk_div|clk_250k ; 9.339  ; 9.250  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[3]   ; clock_divisor:clk_div|clk_250k ; 9.394  ; 9.342  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[4]   ; clock_divisor:clk_div|clk_250k ; 8.832  ; 8.707  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[5]   ; clock_divisor:clk_div|clk_250k ; 8.888  ; 8.863  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[6]   ; clock_divisor:clk_div|clk_250k ; 9.424  ; 9.433  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[7]   ; clock_divisor:clk_div|clk_250k ; 9.219  ; 9.150  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[8]   ; clock_divisor:clk_div|clk_250k ; 9.196  ; 9.189  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[9]   ; clock_divisor:clk_div|clk_250k ; 10.725 ; 10.333 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[10]  ; clock_divisor:clk_div|clk_250k ; 10.461 ; 10.411 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[11]  ; clock_divisor:clk_div|clk_250k ; 9.580  ; 9.497  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[12]  ; clock_divisor:clk_div|clk_250k ; 9.386  ; 9.327  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[13]  ; clock_divisor:clk_div|clk_250k ; 8.831  ; 8.774  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[14]  ; clock_divisor:clk_div|clk_250k ; 8.557  ; 8.515  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[15]  ; clock_divisor:clk_div|clk_250k ; 11.438 ; 11.040 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[17]  ; clock_divisor:clk_div|clk_250k ; 10.281 ; 10.307 ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ; 10.353 ;        ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ;        ; 10.464 ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_CMD     ; clock_divisor:clk_div|clk_250k ; 10.099 ; 10.093 ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; 14.121 ; 14.002 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[3] ; clock_divisor:clk_div|clk_250k ; 14.121 ; 14.002 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                               ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; LEDR[*]    ; clock_divisor:clk_div|clk_250k ; 8.208  ; 8.148  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[0]   ; clock_divisor:clk_div|clk_250k ; 9.570  ; 9.486  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[1]   ; clock_divisor:clk_div|clk_250k ; 8.208  ; 8.148  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[2]   ; clock_divisor:clk_div|clk_250k ; 8.979  ; 8.889  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[3]   ; clock_divisor:clk_div|clk_250k ; 9.032  ; 8.978  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[4]   ; clock_divisor:clk_div|clk_250k ; 8.491  ; 8.368  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[5]   ; clock_divisor:clk_div|clk_250k ; 8.546  ; 8.518  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[6]   ; clock_divisor:clk_div|clk_250k ; 9.061  ; 9.066  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[7]   ; clock_divisor:clk_div|clk_250k ; 8.864  ; 8.793  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[8]   ; clock_divisor:clk_div|clk_250k ; 8.841  ; 8.830  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[9]   ; clock_divisor:clk_div|clk_250k ; 10.394 ; 10.000 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[10]  ; clock_divisor:clk_div|clk_250k ; 10.056 ; 10.004 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[11]  ; clock_divisor:clk_div|clk_250k ; 9.210  ; 9.126  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[12]  ; clock_divisor:clk_div|clk_250k ; 9.026  ; 8.964  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[13]  ; clock_divisor:clk_div|clk_250k ; 8.491  ; 8.433  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[14]  ; clock_divisor:clk_div|clk_250k ; 8.229  ; 8.185  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[15]  ; clock_divisor:clk_div|clk_250k ; 11.078 ; 10.679 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[17]  ; clock_divisor:clk_div|clk_250k ; 9.883  ; 9.904  ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ; 9.963  ;        ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ;        ; 10.065 ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_CMD     ; clock_divisor:clk_div|clk_250k ; 9.708  ; 9.697  ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; 13.570 ; 13.451 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[3] ; clock_divisor:clk_div|clk_250k ; 13.570 ; 13.451 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                             ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note                                                          ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
; 104.6 MHz  ; 104.6 MHz       ; clock_divisor:clk_div|clk_250k ;                                                               ;
; 342.94 MHz ; 250.0 MHz       ; CLOCK_50                       ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                     ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; clock_divisor:clk_div|clk_250k                ; -4.280 ; -347.904      ;
; sd_interface:sd_int|init_block:init|state.END ; -3.081 ; -11.583       ;
; CLOCK_50                                      ; -1.916 ; -37.415       ;
+-----------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                      ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; CLOCK_50                                      ; -1.045 ; -1.045        ;
; clock_divisor:clk_div|clk_250k                ; 0.343  ; 0.000         ;
; sd_interface:sd_int|init_block:init|state.END ; 0.636  ; 0.000         ;
+-----------------------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                       ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; CLOCK_50                                      ; -3.000 ; -50.545       ;
; clock_divisor:clk_div|clk_250k                ; -1.285 ; -133.640      ;
; sd_interface:sd_int|init_block:init|state.END ; 0.419  ; 0.000         ;
+-----------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_divisor:clk_div|clk_250k'                                                                                                                                                            ;
+--------+------------------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -4.280 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[32] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.120     ; 4.659      ;
; -4.280 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[31] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.120     ; 4.659      ;
; -4.280 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[30] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.120     ; 4.659      ;
; -4.280 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[29] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.120     ; 4.659      ;
; -4.280 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[28] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.120     ; 4.659      ;
; -4.280 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[27] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.120     ; 4.659      ;
; -4.280 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[26] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.120     ; 4.659      ;
; -4.280 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[25] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.120     ; 4.659      ;
; -4.280 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[24] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.120     ; 4.659      ;
; -4.280 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[23] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.120     ; 4.659      ;
; -4.280 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[22] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.120     ; 4.659      ;
; -4.280 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[21] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.120     ; 4.659      ;
; -4.280 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[20] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.120     ; 4.659      ;
; -4.280 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[19] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.120     ; 4.659      ;
; -4.280 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[18] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.120     ; 4.659      ;
; -4.280 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[17] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.120     ; 4.659      ;
; -4.275 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[16] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.116     ; 4.658      ;
; -4.275 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[15] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.116     ; 4.658      ;
; -4.275 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[14] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.116     ; 4.658      ;
; -4.275 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[13] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.116     ; 4.658      ;
; -4.275 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[12] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.116     ; 4.658      ;
; -4.275 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[11] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.116     ; 4.658      ;
; -4.275 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[10] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.116     ; 4.658      ;
; -4.275 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[9]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.116     ; 4.658      ;
; -4.275 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[8]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.116     ; 4.658      ;
; -4.275 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[7]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.116     ; 4.658      ;
; -4.275 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[6]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.116     ; 4.658      ;
; -4.275 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[5]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.116     ; 4.658      ;
; -4.275 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[4]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.116     ; 4.658      ;
; -4.233 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[32] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.120     ; 4.612      ;
; -4.233 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[31] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.120     ; 4.612      ;
; -4.233 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[30] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.120     ; 4.612      ;
; -4.233 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[29] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.120     ; 4.612      ;
; -4.233 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[28] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.120     ; 4.612      ;
; -4.233 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[27] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.120     ; 4.612      ;
; -4.233 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[26] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.120     ; 4.612      ;
; -4.233 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[25] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.120     ; 4.612      ;
; -4.233 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[24] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.120     ; 4.612      ;
; -4.233 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[23] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.120     ; 4.612      ;
; -4.233 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[22] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.120     ; 4.612      ;
; -4.233 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[21] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.120     ; 4.612      ;
; -4.233 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[20] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.120     ; 4.612      ;
; -4.233 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[19] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.120     ; 4.612      ;
; -4.233 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[18] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.120     ; 4.612      ;
; -4.233 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[17] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.120     ; 4.612      ;
; -4.228 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[16] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.116     ; 4.611      ;
; -4.228 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[15] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.116     ; 4.611      ;
; -4.228 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[14] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.116     ; 4.611      ;
; -4.228 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[13] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.116     ; 4.611      ;
; -4.228 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[12] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.116     ; 4.611      ;
; -4.228 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[11] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.116     ; 4.611      ;
; -4.228 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[10] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.116     ; 4.611      ;
; -4.228 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[9]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.116     ; 4.611      ;
; -4.228 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[8]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.116     ; 4.611      ;
; -4.228 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[7]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.116     ; 4.611      ;
; -4.228 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[6]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.116     ; 4.611      ;
; -4.228 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[5]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.116     ; 4.611      ;
; -4.228 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[4]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.116     ; 4.611      ;
; -4.216 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[32] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.131     ; 4.584      ;
; -4.216 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[31] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.131     ; 4.584      ;
; -4.216 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[30] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.131     ; 4.584      ;
; -4.216 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[29] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.131     ; 4.584      ;
; -4.216 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[28] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.131     ; 4.584      ;
; -4.216 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[27] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.131     ; 4.584      ;
; -4.216 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[26] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.131     ; 4.584      ;
; -4.216 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[25] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.131     ; 4.584      ;
; -4.216 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[24] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.131     ; 4.584      ;
; -4.216 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[23] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.131     ; 4.584      ;
; -4.216 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[22] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.131     ; 4.584      ;
; -4.216 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[21] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.131     ; 4.584      ;
; -4.216 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[20] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.131     ; 4.584      ;
; -4.216 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[19] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.131     ; 4.584      ;
; -4.216 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[18] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.131     ; 4.584      ;
; -4.216 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[17] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.131     ; 4.584      ;
; -4.216 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[32] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.120     ; 4.595      ;
; -4.216 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[31] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.120     ; 4.595      ;
; -4.216 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[30] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.120     ; 4.595      ;
; -4.216 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[29] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.120     ; 4.595      ;
; -4.216 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[28] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.120     ; 4.595      ;
; -4.216 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[27] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.120     ; 4.595      ;
; -4.216 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[26] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.120     ; 4.595      ;
; -4.216 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[25] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.120     ; 4.595      ;
; -4.216 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[24] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.120     ; 4.595      ;
; -4.216 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[23] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.120     ; 4.595      ;
; -4.216 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[22] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.120     ; 4.595      ;
; -4.216 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[21] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.120     ; 4.595      ;
; -4.216 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[20] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.120     ; 4.595      ;
; -4.216 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[19] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.120     ; 4.595      ;
; -4.216 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[18] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.120     ; 4.595      ;
; -4.216 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[17] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.120     ; 4.595      ;
; -4.215 ; sd_interface:sd_int|init_block:init|clock_counter[7] ; sd_interface:sd_int|init_block:init|MOSI[32] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.120     ; 4.594      ;
; -4.215 ; sd_interface:sd_int|init_block:init|clock_counter[7] ; sd_interface:sd_int|init_block:init|MOSI[31] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.120     ; 4.594      ;
; -4.215 ; sd_interface:sd_int|init_block:init|clock_counter[7] ; sd_interface:sd_int|init_block:init|MOSI[30] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.120     ; 4.594      ;
; -4.215 ; sd_interface:sd_int|init_block:init|clock_counter[7] ; sd_interface:sd_int|init_block:init|MOSI[29] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.120     ; 4.594      ;
; -4.215 ; sd_interface:sd_int|init_block:init|clock_counter[7] ; sd_interface:sd_int|init_block:init|MOSI[28] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.120     ; 4.594      ;
; -4.215 ; sd_interface:sd_int|init_block:init|clock_counter[7] ; sd_interface:sd_int|init_block:init|MOSI[27] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.120     ; 4.594      ;
; -4.215 ; sd_interface:sd_int|init_block:init|clock_counter[7] ; sd_interface:sd_int|init_block:init|MOSI[26] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.120     ; 4.594      ;
; -4.215 ; sd_interface:sd_int|init_block:init|clock_counter[7] ; sd_interface:sd_int|init_block:init|MOSI[25] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.120     ; 4.594      ;
; -4.215 ; sd_interface:sd_int|init_block:init|clock_counter[7] ; sd_interface:sd_int|init_block:init|MOSI[24] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.120     ; 4.594      ;
; -4.215 ; sd_interface:sd_int|init_block:init|clock_counter[7] ; sd_interface:sd_int|init_block:init|MOSI[23] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.120     ; 4.594      ;
+--------+------------------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'sd_interface:sd_int|init_block:init|state.END'                                                                                                                                                                              ;
+--------+-------------------------------------------------------+---------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                                       ; Launch Clock                   ; Latch Clock                                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+---------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+
; -3.081 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.284      ; 3.450      ;
; -3.073 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.288      ; 3.452      ;
; -3.062 ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.284      ; 3.431      ;
; -3.054 ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.288      ; 3.433      ;
; -3.045 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.284      ; 3.414      ;
; -3.037 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.288      ; 3.416      ;
; -2.951 ; sd_interface:sd_int|init_block:init|clock_counter[8]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.274      ; 3.313      ;
; -2.928 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.278      ; 3.294      ;
; -2.923 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.278      ; 3.289      ;
; -2.909 ; sd_interface:sd_int|init_block:init|clock_counter[8]  ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.273      ; 3.267      ;
; -2.901 ; sd_interface:sd_int|init_block:init|clock_counter[8]  ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.277      ; 3.269      ;
; -2.784 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.281      ; 3.156      ;
; -2.782 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.277      ; 3.144      ;
; -2.782 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.277      ; 3.144      ;
; -2.779 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.281      ; 3.151      ;
; -2.762 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.273      ; 3.120      ;
; -2.760 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.278      ; 3.126      ;
; -2.754 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.277      ; 3.122      ;
; -2.720 ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.285      ; 3.093      ;
; -2.694 ; sd_interface:sd_int|init_block:init|clock_counter[6]  ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.273      ; 3.052      ;
; -2.686 ; sd_interface:sd_int|init_block:init|clock_counter[6]  ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.277      ; 3.054      ;
; -2.677 ; sd_interface:sd_int|init_block:init|clock_counter[5]  ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.284      ; 3.046      ;
; -2.674 ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.285      ; 3.047      ;
; -2.669 ; sd_interface:sd_int|init_block:init|clock_counter[5]  ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.288      ; 3.048      ;
; -2.657 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.278      ; 3.023      ;
; -2.657 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.285      ; 3.030      ;
; -2.646 ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.284      ; 3.015      ;
; -2.638 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.284      ; 3.007      ;
; -2.638 ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.288      ; 3.017      ;
; -2.630 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.288      ; 3.009      ;
; -2.616 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.281      ; 2.988      ;
; -2.587 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.277      ; 2.949      ;
; -2.580 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.285      ; 2.953      ;
; -2.569 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.288      ; 2.948      ;
; -2.544 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.285      ; 2.917      ;
; -2.531 ; sd_interface:sd_int|init_block:init|clock_counter[6]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.274      ; 2.893      ;
; -2.513 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.281      ; 2.885      ;
; -2.483 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.277      ; 2.845      ;
; -2.478 ; sd_interface:sd_int|init_block:init|clock_counter[8]  ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.402      ; 2.835      ;
; -2.456 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.278      ; 2.822      ;
; -2.392 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.406      ; 2.753      ;
; -2.387 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.406      ; 2.748      ;
; -2.344 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.274      ; 2.706      ;
; -2.339 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.277      ; 2.701      ;
; -2.331 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.281      ; 2.703      ;
; -2.289 ; sd_interface:sd_int|init_block:init|clock_counter[5]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.285      ; 2.662      ;
; -2.286 ; sd_interface:sd_int|init_block:init|clock_counter[10] ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.288      ; 2.665      ;
; -2.261 ; sd_interface:sd_int|init_block:init|clock_counter[10] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.285      ; 2.634      ;
; -2.224 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.406      ; 2.585      ;
; -2.215 ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.413      ; 2.583      ;
; -2.189 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.285      ; 2.562      ;
; -2.170 ; sd_interface:sd_int|init_block:init|clock_counter[10] ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.284      ; 2.539      ;
; -2.138 ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.413      ; 2.506      ;
; -2.121 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.406      ; 2.482      ;
; -2.121 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.413      ; 2.489      ;
; -2.051 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.413      ; 2.419      ;
; -2.034 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.284      ; 2.403      ;
; -1.995 ; sd_interface:sd_int|init_block:init|clock_counter[6]  ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.402      ; 2.352      ;
; -1.920 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.406      ; 2.281      ;
; -1.808 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.402      ; 2.165      ;
; -1.753 ; sd_interface:sd_int|init_block:init|clock_counter[5]  ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.413      ; 2.121      ;
; -1.739 ; sd_interface:sd_int|init_block:init|clock_counter[10] ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.413      ; 2.107      ;
; -1.661 ; sd_interface:sd_int|init_block:init|state.00          ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.285      ; 2.034      ;
; -1.653 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.413      ; 2.021      ;
; -1.627 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.413      ; 1.995      ;
; -1.281 ; sd_interface:sd_int|init_block:init|state.READ_RESP   ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.409      ; 1.645      ;
; -1.216 ; sd_interface:sd_int|init_block:init|state.SEND_CMD0   ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.409      ; 1.580      ;
; -1.154 ; sd_interface:sd_int|init_block:init|state.READ_RESP   ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.280      ; 1.519      ;
; -1.025 ; sd_interface:sd_int|init_block:init|state.SEND_CMD0   ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.281      ; 1.394      ;
; -1.024 ; sd_interface:sd_int|init_block:init|state.READ_RESP   ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.284      ; 1.399      ;
; -0.949 ; sd_interface:sd_int|init_block:init|state.SEND_CMD0   ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.284      ; 1.324      ;
+--------+-------------------------------------------------------+---------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                          ;
+--------+----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.916 ; clock_divisor:clk_div|count_update[0]  ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.845      ;
; -1.871 ; clock_divisor:clk_div|count_update[11] ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.800      ;
; -1.864 ; clock_divisor:clk_div|count_update[0]  ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.792      ;
; -1.861 ; clock_divisor:clk_div|count_update[1]  ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.790      ;
; -1.845 ; clock_divisor:clk_div|count_update[10] ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.774      ;
; -1.844 ; clock_divisor:clk_div|count_update[8]  ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.773      ;
; -1.819 ; clock_divisor:clk_div|count_update[11] ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.747      ;
; -1.809 ; clock_divisor:clk_div|count_update[1]  ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.737      ;
; -1.793 ; clock_divisor:clk_div|count_update[10] ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.721      ;
; -1.792 ; clock_divisor:clk_div|count_update[8]  ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.720      ;
; -1.724 ; clock_divisor:clk_div|count_update[3]  ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.652      ;
; -1.693 ; clock_divisor:clk_div|count_update[4]  ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.622      ;
; -1.672 ; clock_divisor:clk_div|count_update[3]  ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.599      ;
; -1.662 ; clock_divisor:clk_div|count_update[15] ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.591      ;
; -1.650 ; clock_divisor:clk_div|count_update[7]  ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.578      ;
; -1.645 ; clock_divisor:clk_div|count_update[12] ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.574      ;
; -1.643 ; clock_divisor:clk_div|count_update[6]  ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.571      ;
; -1.641 ; clock_divisor:clk_div|count_update[4]  ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.569      ;
; -1.612 ; clock_divisor:clk_div|count_update[14] ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.541      ;
; -1.610 ; clock_divisor:clk_div|count_update[15] ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.538      ;
; -1.598 ; clock_divisor:clk_div|count_update[7]  ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.525      ;
; -1.593 ; clock_divisor:clk_div|count_update[12] ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.521      ;
; -1.591 ; clock_divisor:clk_div|count_update[6]  ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.518      ;
; -1.584 ; clock_divisor:clk_div|count_update[2]  ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.513      ;
; -1.579 ; clock_divisor:clk_div|count_update[0]  ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.508      ;
; -1.575 ; clock_divisor:clk_div|count_update[5]  ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.504      ;
; -1.572 ; clock_divisor:clk_div|count_update[9]  ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.501      ;
; -1.560 ; clock_divisor:clk_div|count_update[14] ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.488      ;
; -1.548 ; clock_divisor:clk_div|count_update[0]  ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.477      ;
; -1.536 ; clock_divisor:clk_div|count_update[3]  ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.464      ;
; -1.535 ; clock_divisor:clk_div|count_update[1]  ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.464      ;
; -1.534 ; clock_divisor:clk_div|count_update[11] ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.463      ;
; -1.532 ; clock_divisor:clk_div|count_update[2]  ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.460      ;
; -1.532 ; clock_divisor:clk_div|count_update[1]  ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.461      ;
; -1.523 ; clock_divisor:clk_div|count_update[5]  ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.451      ;
; -1.520 ; clock_divisor:clk_div|count_update[9]  ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.448      ;
; -1.514 ; clock_divisor:clk_div|count_update[10] ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.443      ;
; -1.507 ; clock_divisor:clk_div|count_update[8]  ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.436      ;
; -1.475 ; clock_divisor:clk_div|count_update[3]  ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.403      ;
; -1.471 ; clock_divisor:clk_div|count_update[1]  ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.400      ;
; -1.460 ; clock_divisor:clk_div|count_update[0]  ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.389      ;
; -1.435 ; clock_divisor:clk_div|count_update[2]  ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.364      ;
; -1.387 ; clock_divisor:clk_div|count_update[3]  ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.315      ;
; -1.369 ; clock_divisor:clk_div|count_update[6]  ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.297      ;
; -1.366 ; clock_divisor:clk_div|count_update[13] ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.295      ;
; -1.360 ; clock_divisor:clk_div|count_update[4]  ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.289      ;
; -1.358 ; clock_divisor:clk_div|count_update[0]  ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.286      ;
; -1.347 ; clock_divisor:clk_div|count_update[15] ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.276      ;
; -1.345 ; clock_divisor:clk_div|count_update[3]  ; clock_divisor:clk_div|count_update[14]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.272      ;
; -1.341 ; clock_divisor:clk_div|count_update[1]  ; clock_divisor:clk_div|count_update[14]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.269      ;
; -1.337 ; clock_divisor:clk_div|count_update[2]  ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.266      ;
; -1.331 ; clock_divisor:clk_div|count_update[12] ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.260      ;
; -1.320 ; clock_divisor:clk_div|count_update[4]  ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.249      ;
; -1.316 ; clock_divisor:clk_div|count_update[3]  ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.243      ;
; -1.314 ; clock_divisor:clk_div|count_update[14] ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.243      ;
; -1.313 ; clock_divisor:clk_div|count_update[7]  ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.241      ;
; -1.312 ; clock_divisor:clk_div|count_update[1]  ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.240      ;
; -1.306 ; clock_divisor:clk_div|count_update[6]  ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.234      ;
; -1.298 ; clock_divisor:clk_div|count_update[5]  ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.227      ;
; -1.289 ; clock_divisor:clk_div|count_update[11] ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.218      ;
; -1.285 ; clock_divisor:clk_div|count_update[13] ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.213      ;
; -1.273 ; clock_divisor:clk_div|count_update[5]  ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.202      ;
; -1.269 ; clock_divisor:clk_div|count_update[0]  ; clock_divisor:clk_div|count_update[14]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.197      ;
; -1.266 ; clock_divisor:clk_div|count_update[9]  ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.195      ;
; -1.263 ; clock_divisor:clk_div|count_update[2]  ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.192      ;
; -1.263 ; clock_divisor:clk_div|count_update[10] ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.192      ;
; -1.262 ; clock_divisor:clk_div|count_update[8]  ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.191      ;
; -1.245 ; clock_divisor:clk_div|count_update[2]  ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.173      ;
; -1.242 ; clock_divisor:clk_div|count_update[0]  ; clock_divisor:clk_div|count_update[13]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.170      ;
; -1.237 ; clock_divisor:clk_div|count_update[5]  ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.166      ;
; -1.229 ; clock_divisor:clk_div|count_update[3]  ; clock_divisor:clk_div|count_update[12]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.156      ;
; -1.225 ; clock_divisor:clk_div|count_update[1]  ; clock_divisor:clk_div|count_update[12]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.153      ;
; -1.222 ; clock_divisor:clk_div|count_update[4]  ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.151      ;
; -1.204 ; sd_controller:sd_contr|state           ; sd_controller:sd_contr|edge_counter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.280      ; 2.483      ;
; -1.200 ; clock_divisor:clk_div|count_update[3]  ; clock_divisor:clk_div|count_update[13]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.127      ;
; -1.196 ; clock_divisor:clk_div|count_update[1]  ; clock_divisor:clk_div|count_update[13]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.124      ;
; -1.179 ; clock_divisor:clk_div|count_update[6]  ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.106      ;
; -1.175 ; clock_divisor:clk_div|count_update[11] ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.104      ;
; -1.153 ; clock_divisor:clk_div|count_update[0]  ; clock_divisor:clk_div|count_update[12]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.081      ;
; -1.149 ; clock_divisor:clk_div|count_update[10] ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.078      ;
; -1.148 ; clock_divisor:clk_div|count_update[8]  ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.077      ;
; -1.146 ; clock_divisor:clk_div|count_update[2]  ; clock_divisor:clk_div|count_update[14]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.074      ;
; -1.137 ; clock_divisor:clk_div|count_update[7]  ; clock_divisor:clk_div|count_update[14]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.064      ;
; -1.130 ; clock_divisor:clk_div|count_update[4]  ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.058      ;
; -1.129 ; clock_divisor:clk_div|count_update[2]  ; clock_divisor:clk_div|count_update[13]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.057      ;
; -1.126 ; clock_divisor:clk_div|count_update[0]  ; clock_divisor:clk_div|count_update[11]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.054      ;
; -1.113 ; clock_divisor:clk_div|count_update[3]  ; clock_divisor:clk_div|count_update[10]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.040      ;
; -1.109 ; clock_divisor:clk_div|count_update[1]  ; clock_divisor:clk_div|count_update[10]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.037      ;
; -1.108 ; clock_divisor:clk_div|count_update[7]  ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.035      ;
; -1.107 ; clock_divisor:clk_div|count_update[5]  ; clock_divisor:clk_div|count_update[14]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.035      ;
; -1.093 ; clock_divisor:clk_div|count_update[15] ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.022      ;
; -1.090 ; sd_controller:sd_contr|state           ; sd_controller:sd_contr|edge_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.019      ;
; -1.088 ; sd_controller:sd_contr|state           ; sd_controller:sd_contr|edge_counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.280      ; 2.367      ;
; -1.084 ; clock_divisor:clk_div|count_update[3]  ; clock_divisor:clk_div|count_update[11]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.011      ;
; -1.080 ; clock_divisor:clk_div|count_update[1]  ; clock_divisor:clk_div|count_update[11]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.008      ;
; -1.078 ; clock_divisor:clk_div|count_update[5]  ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.006      ;
; -1.077 ; clock_divisor:clk_div|count_update[12] ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.006      ;
; -1.069 ; clock_divisor:clk_div|count_update[13] ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 1.998      ;
; -1.068 ; clock_divisor:clk_div|count_update[7]  ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 1.996      ;
; -1.063 ; clock_divisor:clk_div|count_update[6]  ; clock_divisor:clk_div|count_update[13]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 1.990      ;
+--------+----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                                        ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -1.045 ; clock_divisor:clk_div|clk_250k                       ; clock_divisor:clk_div|clk_250k                       ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 7.275      ; 6.644      ;
; -0.793 ; clock_divisor:clk_div|clk_250k                       ; clock_divisor:clk_div|clk_250k                       ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; -0.500       ; 7.275      ; 6.396      ;
; 0.053  ; clock_divisor:clk_div|clk_250k                       ; sd_controller:sd_contr|edge_detect:edged|out_bits[0] ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 2.730      ; 3.197      ;
; 0.419  ; clock_divisor:clk_div|clk_250k                       ; sd_controller:sd_contr|edge_detect:edged|out_bits[0] ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; -0.500       ; 2.730      ; 3.063      ;
; 0.424  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 1.147      ; 1.742      ;
; 0.454  ; sd_interface:sd_int|init_block:init|response[7]      ; sd_controller:sd_contr|gate_signal                   ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 0.335      ; 0.990      ;
; 0.459  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 1.147      ; 1.777      ;
; 0.528  ; sd_controller:sd_contr|edge_counter[15]              ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.083      ; 0.782      ;
; 0.532  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|edge_counter[9]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.433      ; 1.136      ;
; 0.536  ; sd_controller:sd_contr|edge_counter[12]              ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.797      ; 1.504      ;
; 0.543  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|edge_counter[10]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.433      ; 1.147      ;
; 0.558  ; sd_interface:sd_int|init_block:init|response[3]      ; sd_controller:sd_contr|gate_signal                   ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 0.335      ; 1.094      ;
; 0.566  ; sd_interface:sd_int|init_block:init|response[5]      ; sd_controller:sd_contr|gate_signal                   ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 0.335      ; 1.102      ;
; 0.588  ; sd_controller:sd_contr|edge_counter[13]              ; sd_controller:sd_contr|edge_counter[13]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.083      ; 0.842      ;
; 0.589  ; sd_controller:sd_contr|edge_counter[11]              ; sd_controller:sd_contr|edge_counter[11]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.083      ; 0.843      ;
; 0.592  ; sd_controller:sd_contr|edge_counter[9]               ; sd_controller:sd_contr|edge_counter[9]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.083      ; 0.846      ;
; 0.593  ; sd_controller:sd_contr|edge_counter[14]              ; sd_controller:sd_contr|edge_counter[14]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.083      ; 0.847      ;
; 0.594  ; sd_controller:sd_contr|edge_counter[12]              ; sd_controller:sd_contr|edge_counter[12]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.083      ; 0.848      ;
; 0.594  ; sd_controller:sd_contr|edge_counter[10]              ; sd_controller:sd_contr|edge_counter[10]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.083      ; 0.848      ;
; 0.600  ; clock_divisor:clk_div|count_update[13]               ; clock_divisor:clk_div|count_update[13]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.071      ; 0.842      ;
; 0.600  ; clock_divisor:clk_div|count_update[5]                ; clock_divisor:clk_div|count_update[5]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.071      ; 0.842      ;
; 0.601  ; clock_divisor:clk_div|count_update[15]               ; clock_divisor:clk_div|count_update[15]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.071      ; 0.843      ;
; 0.601  ; clock_divisor:clk_div|count_update[11]               ; clock_divisor:clk_div|count_update[11]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.071      ; 0.843      ;
; 0.602  ; clock_divisor:clk_div|count_update[1]                ; clock_divisor:clk_div|count_update[1]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.071      ; 0.844      ;
; 0.603  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|edge_counter[5]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.068      ; 0.842      ;
; 0.603  ; sd_controller:sd_contr|edge_counter[3]               ; sd_controller:sd_contr|edge_counter[3]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.068      ; 0.842      ;
; 0.604  ; clock_divisor:clk_div|count_update[9]                ; clock_divisor:clk_div|count_update[9]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.071      ; 0.846      ;
; 0.604  ; sd_controller:sd_contr|edge_counter[3]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 1.147      ; 1.922      ;
; 0.605  ; clock_divisor:clk_div|count_update[14]               ; clock_divisor:clk_div|count_update[14]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.071      ; 0.847      ;
; 0.605  ; clock_divisor:clk_div|count_update[4]                ; clock_divisor:clk_div|count_update[4]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.071      ; 0.847      ;
; 0.605  ; clock_divisor:clk_div|count_update[2]                ; clock_divisor:clk_div|count_update[2]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.071      ; 0.847      ;
; 0.605  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|edge_counter[6]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.068      ; 0.844      ;
; 0.605  ; sd_controller:sd_contr|edge_counter[1]               ; sd_controller:sd_contr|edge_counter[1]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.068      ; 0.844      ;
; 0.606  ; clock_divisor:clk_div|count_update[12]               ; clock_divisor:clk_div|count_update[12]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.071      ; 0.848      ;
; 0.606  ; clock_divisor:clk_div|count_update[10]               ; clock_divisor:clk_div|count_update[10]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.071      ; 0.848      ;
; 0.606  ; clock_divisor:clk_div|count_update[8]                ; clock_divisor:clk_div|count_update[8]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.071      ; 0.848      ;
; 0.607  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|edge_counter[7]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.068      ; 0.846      ;
; 0.608  ; sd_controller:sd_contr|edge_counter[4]               ; sd_controller:sd_contr|edge_counter[4]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.068      ; 0.847      ;
; 0.608  ; sd_controller:sd_contr|edge_counter[2]               ; sd_controller:sd_contr|edge_counter[2]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.068      ; 0.847      ;
; 0.609  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|edge_counter[8]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.068      ; 0.848      ;
; 0.622  ; sd_controller:sd_contr|edge_counter[0]               ; sd_controller:sd_contr|edge_counter[0]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.068      ; 0.861      ;
; 0.628  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|edge_counter[9]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.433      ; 1.232      ;
; 0.638  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|edge_counter[9]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.433      ; 1.242      ;
; 0.639  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|edge_counter[10]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.433      ; 1.243      ;
; 0.642  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|edge_counter[11]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.433      ; 1.246      ;
; 0.649  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|edge_counter[10]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.433      ; 1.253      ;
; 0.653  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|edge_counter[12]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.433      ; 1.257      ;
; 0.669  ; sd_controller:sd_contr|edge_counter[15]              ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.797      ; 1.637      ;
; 0.672  ; sd_interface:sd_int|init_block:init|response[2]      ; sd_controller:sd_contr|gate_signal                   ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 0.335      ; 1.208      ;
; 0.733  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|edge_counter[9]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.433      ; 1.337      ;
; 0.738  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|edge_counter[11]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.433      ; 1.342      ;
; 0.742  ; sd_interface:sd_int|init_block:init|response[4]      ; sd_controller:sd_contr|gate_signal                   ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 0.335      ; 1.278      ;
; 0.744  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|edge_counter[10]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.433      ; 1.348      ;
; 0.748  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|edge_counter[11]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.433      ; 1.352      ;
; 0.749  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|edge_counter[12]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.433      ; 1.353      ;
; 0.751  ; sd_controller:sd_contr|edge_counter[4]               ; sd_controller:sd_contr|edge_counter[9]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.433      ; 1.355      ;
; 0.752  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|edge_counter[13]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.433      ; 1.356      ;
; 0.759  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|edge_counter[12]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.433      ; 1.363      ;
; 0.762  ; sd_controller:sd_contr|edge_counter[4]               ; sd_controller:sd_contr|edge_counter[10]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.433      ; 1.366      ;
; 0.763  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|edge_counter[14]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.433      ; 1.367      ;
; 0.772  ; sd_controller:sd_contr|edge_counter[0]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 1.147      ; 2.090      ;
; 0.791  ; sd_controller:sd_contr|state                         ; sd_controller:sd_contr|edge_counter[0]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.066      ; 1.028      ;
; 0.794  ; sd_controller:sd_contr|edge_counter[14]              ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.797      ; 1.762      ;
; 0.843  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|edge_counter[11]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.433      ; 1.447      ;
; 0.843  ; sd_controller:sd_contr|edge_counter[3]               ; sd_controller:sd_contr|edge_counter[9]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.433      ; 1.447      ;
; 0.848  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|edge_counter[13]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.433      ; 1.452      ;
; 0.849  ; sd_interface:sd_int|init_block:init|response[1]      ; sd_controller:sd_contr|gate_signal                   ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 0.335      ; 1.385      ;
; 0.854  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|edge_counter[12]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.433      ; 1.458      ;
; 0.854  ; sd_controller:sd_contr|edge_counter[3]               ; sd_controller:sd_contr|edge_counter[10]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.433      ; 1.458      ;
; 0.858  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|edge_counter[13]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.433      ; 1.462      ;
; 0.859  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|edge_counter[14]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.433      ; 1.463      ;
; 0.861  ; sd_controller:sd_contr|edge_detect:edged|out_bits[1] ; sd_controller:sd_contr|state                         ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.278     ; 0.754      ;
; 0.861  ; sd_controller:sd_contr|edge_counter[4]               ; sd_controller:sd_contr|edge_counter[11]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.433      ; 1.465      ;
; 0.861  ; sd_controller:sd_contr|edge_counter[2]               ; sd_controller:sd_contr|edge_counter[9]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.433      ; 1.465      ;
; 0.862  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.433      ; 1.466      ;
; 0.864  ; sd_interface:sd_int|init_block:init|response[6]      ; sd_controller:sd_contr|gate_signal                   ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 0.335      ; 1.400      ;
; 0.869  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|edge_counter[14]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.433      ; 1.473      ;
; 0.872  ; sd_controller:sd_contr|edge_counter[4]               ; sd_controller:sd_contr|edge_counter[12]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.433      ; 1.476      ;
; 0.872  ; sd_controller:sd_contr|edge_counter[2]               ; sd_controller:sd_contr|edge_counter[10]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.433      ; 1.476      ;
; 0.874  ; sd_controller:sd_contr|edge_counter[13]              ; sd_controller:sd_contr|edge_counter[14]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.083      ; 1.128      ;
; 0.875  ; sd_controller:sd_contr|edge_counter[11]              ; sd_controller:sd_contr|edge_counter[12]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.083      ; 1.129      ;
; 0.879  ; sd_controller:sd_contr|edge_counter[9]               ; sd_controller:sd_contr|edge_counter[10]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.083      ; 1.133      ;
; 0.881  ; sd_controller:sd_contr|edge_counter[14]              ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.083      ; 1.135      ;
; 0.882  ; sd_controller:sd_contr|edge_counter[10]              ; sd_controller:sd_contr|edge_counter[11]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.083      ; 1.136      ;
; 0.882  ; sd_controller:sd_contr|edge_counter[12]              ; sd_controller:sd_contr|edge_counter[13]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.083      ; 1.136      ;
; 0.884  ; sd_controller:sd_contr|edge_counter[2]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 1.147      ; 2.202      ;
; 0.886  ; clock_divisor:clk_div|count_update[13]               ; clock_divisor:clk_div|count_update[14]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.071      ; 1.128      ;
; 0.887  ; clock_divisor:clk_div|count_update[11]               ; clock_divisor:clk_div|count_update[12]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.071      ; 1.129      ;
; 0.889  ; clock_divisor:clk_div|count_update[1]                ; clock_divisor:clk_div|count_update[2]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.071      ; 1.131      ;
; 0.889  ; clock_divisor:clk_div|count_update[0]                ; clock_divisor:clk_div|count_update[1]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.071      ; 1.131      ;
; 0.889  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|edge_counter[6]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.068      ; 1.128      ;
; 0.889  ; sd_controller:sd_contr|edge_counter[3]               ; sd_controller:sd_contr|edge_counter[4]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.068      ; 1.128      ;
; 0.891  ; clock_divisor:clk_div|count_update[9]                ; clock_divisor:clk_div|count_update[10]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.071      ; 1.133      ;
; 0.892  ; sd_controller:sd_contr|edge_counter[1]               ; sd_controller:sd_contr|edge_counter[2]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.068      ; 1.131      ;
; 0.893  ; clock_divisor:clk_div|count_update[4]                ; clock_divisor:clk_div|count_update[5]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.071      ; 1.135      ;
; 0.893  ; clock_divisor:clk_div|count_update[14]               ; clock_divisor:clk_div|count_update[15]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.071      ; 1.135      ;
; 0.893  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|edge_counter[7]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.068      ; 1.132      ;
; 0.893  ; sd_controller:sd_contr|edge_counter[10]              ; sd_controller:sd_contr|edge_counter[12]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.083      ; 1.147      ;
; 0.893  ; sd_controller:sd_contr|edge_counter[12]              ; sd_controller:sd_contr|edge_counter[14]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.083      ; 1.147      ;
; 0.894  ; clock_divisor:clk_div|count_update[12]               ; clock_divisor:clk_div|count_update[13]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.071      ; 1.136      ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_divisor:clk_div|clk_250k'                                                                                                                                                                                             ;
+-------+---------------------------------------------------------------+-------------------------------------------------------+-----------------------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                     ; To Node                                               ; Launch Clock                                  ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------+-------------------------------------------------------+-----------------------------------------------+--------------------------------+--------------+------------+------------+
; 0.343 ; sd_interface:sd_int|init_block:init|CS_bit                    ; sd_interface:sd_int|init_block:init|CS_bit            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.083      ; 0.597      ;
; 0.343 ; sd_interface:sd_int|init_block:init|MOSI[0]                   ; sd_interface:sd_int|init_block:init|MOSI[0]           ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.083      ; 0.597      ;
; 0.357 ; sd_interface:sd_int|init_block:init|test_out                  ; sd_interface:sd_int|init_block:init|test_out          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.069      ; 0.597      ;
; 0.458 ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; sd_interface:sd_int|init_block:init|state.END         ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; -0.268     ; 0.381      ;
; 0.470 ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; sd_interface:sd_int|init_block:init|state.SEND_CMD0   ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; -0.281     ; 0.380      ;
; 0.473 ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; sd_interface:sd_int|init_block:init|state.READ_RESP   ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; -0.284     ; 0.380      ;
; 0.498 ; sd_interface:sd_int|init_block:init|MOSI[46]                  ; sd_interface:sd_int|init_block:init|MOSI[47]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.068      ; 0.737      ;
; 0.511 ; sd_interface:sd_int|init_block:init|MOSI[37]                  ; sd_interface:sd_int|init_block:init|MOSI[38]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.068      ; 0.750      ;
; 0.511 ; sd_interface:sd_int|init_block:init|MOSI[24]                  ; sd_interface:sd_int|init_block:init|MOSI[25]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.068      ; 0.750      ;
; 0.511 ; sd_interface:sd_int|init_block:init|MOSI[21]                  ; sd_interface:sd_int|init_block:init|MOSI[22]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.068      ; 0.750      ;
; 0.512 ; sd_interface:sd_int|init_block:init|MOSI[35]                  ; sd_interface:sd_int|init_block:init|MOSI[36]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.068      ; 0.751      ;
; 0.512 ; sd_interface:sd_int|init_block:init|MOSI[33]                  ; sd_interface:sd_int|init_block:init|MOSI[34]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.068      ; 0.751      ;
; 0.512 ; sd_interface:sd_int|init_block:init|MOSI[25]                  ; sd_interface:sd_int|init_block:init|MOSI[26]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.068      ; 0.751      ;
; 0.512 ; sd_interface:sd_int|init_block:init|MOSI[19]                  ; sd_interface:sd_int|init_block:init|MOSI[20]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.068      ; 0.751      ;
; 0.512 ; sd_interface:sd_int|init_block:init|MOSI[18]                  ; sd_interface:sd_int|init_block:init|MOSI[19]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.068      ; 0.751      ;
; 0.513 ; sd_interface:sd_int|init_block:init|MOSI[17]                  ; sd_interface:sd_int|init_block:init|MOSI[18]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.068      ; 0.752      ;
; 0.531 ; sd_interface:sd_int|init_block:init|recv_data[11]             ; sd_interface:sd_int|init_block:init|recv_data[12]     ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.068      ; 0.770      ;
; 0.531 ; sd_interface:sd_int|init_block:init|recv_data[6]              ; sd_interface:sd_int|init_block:init|recv_data[7]      ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.068      ; 0.770      ;
; 0.531 ; sd_interface:sd_int|init_block:init|recv_data[1]              ; sd_interface:sd_int|init_block:init|recv_data[2]      ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.068      ; 0.770      ;
; 0.533 ; sd_interface:sd_int|init_block:init|recv_data[10]             ; sd_interface:sd_int|init_block:init|recv_data[11]     ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.068      ; 0.772      ;
; 0.535 ; sd_interface:sd_int|init_block:init|recv_data[3]              ; sd_interface:sd_int|init_block:init|recv_data[4]      ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.068      ; 0.774      ;
; 0.586 ; sd_interface:sd_int|init_block:init|MOSI[27]                  ; sd_interface:sd_int|init_block:init|MOSI[28]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.068      ; 0.825      ;
; 0.586 ; sd_interface:sd_int|init_block:init|MOSI[23]                  ; sd_interface:sd_int|init_block:init|MOSI[24]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.068      ; 0.825      ;
; 0.587 ; sd_interface:sd_int|init_block:init|MOSI[39]                  ; sd_interface:sd_int|init_block:init|MOSI[40]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.068      ; 0.826      ;
; 0.587 ; sd_interface:sd_int|init_block:init|MOSI[13]                  ; sd_interface:sd_int|init_block:init|MOSI[14]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.068      ; 0.826      ;
; 0.587 ; sd_interface:sd_int|init_block:init|MOSI[5]                   ; sd_interface:sd_int|init_block:init|MOSI[6]           ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.068      ; 0.826      ;
; 0.588 ; sd_interface:sd_int|init_block:init|MOSI[30]                  ; sd_interface:sd_int|init_block:init|MOSI[31]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.068      ; 0.827      ;
; 0.588 ; sd_interface:sd_int|init_block:init|MOSI[20]                  ; sd_interface:sd_int|init_block:init|MOSI[21]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.068      ; 0.827      ;
; 0.588 ; sd_interface:sd_int|init_block:init|MOSI[15]                  ; sd_interface:sd_int|init_block:init|MOSI[16]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.068      ; 0.827      ;
; 0.588 ; sd_interface:sd_int|init_block:init|MOSI[11]                  ; sd_interface:sd_int|init_block:init|MOSI[12]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.068      ; 0.827      ;
; 0.589 ; sd_interface:sd_int|init_block:init|MOSI[41]                  ; sd_interface:sd_int|init_block:init|MOSI[42]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.068      ; 0.828      ;
; 0.589 ; sd_interface:sd_int|init_block:init|MOSI[28]                  ; sd_interface:sd_int|init_block:init|MOSI[29]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.068      ; 0.828      ;
; 0.589 ; sd_interface:sd_int|init_block:init|MOSI[9]                   ; sd_interface:sd_int|init_block:init|MOSI[10]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.068      ; 0.828      ;
; 0.590 ; sd_interface:sd_int|init_block:init|MOSI[40]                  ; sd_interface:sd_int|init_block:init|MOSI[41]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.068      ; 0.829      ;
; 0.590 ; sd_interface:sd_int|init_block:init|MOSI[22]                  ; sd_interface:sd_int|init_block:init|MOSI[23]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.068      ; 0.829      ;
; 0.590 ; sd_interface:sd_int|init_block:init|MOSI[10]                  ; sd_interface:sd_int|init_block:init|MOSI[11]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.068      ; 0.829      ;
; 0.591 ; sd_interface:sd_int|init_block:init|clock_counter[15]         ; sd_interface:sd_int|init_block:init|clock_counter[15] ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.068      ; 0.830      ;
; 0.591 ; sd_interface:sd_int|init_block:init|MOSI[42]                  ; sd_interface:sd_int|init_block:init|MOSI[43]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.068      ; 0.830      ;
; 0.591 ; sd_interface:sd_int|init_block:init|MOSI[31]                  ; sd_interface:sd_int|init_block:init|MOSI[32]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.068      ; 0.830      ;
; 0.591 ; sd_interface:sd_int|init_block:init|MOSI[29]                  ; sd_interface:sd_int|init_block:init|MOSI[30]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.068      ; 0.830      ;
; 0.591 ; sd_interface:sd_int|init_block:init|MOSI[26]                  ; sd_interface:sd_int|init_block:init|MOSI[27]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.068      ; 0.830      ;
; 0.592 ; sd_interface:sd_int|init_block:init|MOSI[43]                  ; sd_interface:sd_int|init_block:init|MOSI[44]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.068      ; 0.831      ;
; 0.592 ; sd_interface:sd_int|init_block:init|MOSI[36]                  ; sd_interface:sd_int|init_block:init|MOSI[37]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.068      ; 0.831      ;
; 0.592 ; sd_interface:sd_int|init_block:init|MOSI[14]                  ; sd_interface:sd_int|init_block:init|MOSI[15]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.068      ; 0.831      ;
; 0.592 ; sd_interface:sd_int|init_block:init|MOSI[12]                  ; sd_interface:sd_int|init_block:init|MOSI[13]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.068      ; 0.831      ;
; 0.593 ; sd_interface:sd_int|init_block:init|MOSI[8]                   ; sd_interface:sd_int|init_block:init|MOSI[9]           ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.068      ; 0.832      ;
; 0.594 ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; sd_interface:sd_int|init_block:init|state.00          ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; -0.413     ; 0.372      ;
; 0.595 ; sd_interface:sd_int|init_block:init|MOSI[2]                   ; sd_interface:sd_int|init_block:init|MOSI[3]           ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.084      ; 0.850      ;
; 0.597 ; sd_interface:sd_int|init_block:init|MOSI[1]                   ; sd_interface:sd_int|init_block:init|MOSI[2]           ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.084      ; 0.852      ;
; 0.605 ; sd_interface:sd_int|init_block:init|clock_counter[11]         ; sd_interface:sd_int|init_block:init|clock_counter[11] ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.068      ; 0.844      ;
; 0.607 ; sd_interface:sd_int|init_block:init|recv_data[13]             ; sd_interface:sd_int|init_block:init|recv_data[14]     ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.068      ; 0.846      ;
; 0.608 ; sd_interface:sd_int|init_block:init|recv_data[9]              ; sd_interface:sd_int|init_block:init|recv_data[10]     ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.068      ; 0.847      ;
; 0.608 ; sd_interface:sd_int|init_block:init|recv_data[7]              ; sd_interface:sd_int|init_block:init|recv_data[8]      ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.068      ; 0.847      ;
; 0.608 ; sd_interface:sd_int|init_block:init|recv_data[2]              ; sd_interface:sd_int|init_block:init|recv_data[3]      ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.068      ; 0.847      ;
; 0.610 ; sd_interface:sd_int|init_block:init|recv_data[12]             ; sd_interface:sd_int|init_block:init|recv_data[13]     ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.068      ; 0.849      ;
; 0.610 ; sd_interface:sd_int|init_block:init|recv_data[0]              ; sd_interface:sd_int|init_block:init|recv_data[1]      ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.068      ; 0.849      ;
; 0.612 ; sd_interface:sd_int|init_block:init|recv_data[8]              ; sd_interface:sd_int|init_block:init|recv_data[9]      ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.068      ; 0.851      ;
; 0.612 ; sd_interface:sd_int|init_block:init|MOSI[7]                   ; sd_interface:sd_int|init_block:init|MOSI[8]           ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.068      ; 0.851      ;
; 0.612 ; sd_interface:sd_int|init_block:init|recv_data[4]              ; sd_interface:sd_int|init_block:init|recv_data[5]      ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.068      ; 0.851      ;
; 0.613 ; sd_interface:sd_int|init_block:init|MOSI[6]                   ; sd_interface:sd_int|init_block:init|MOSI[7]           ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.068      ; 0.852      ;
; 0.613 ; sd_interface:sd_int|init_block:init|MOSI[4]                   ; sd_interface:sd_int|init_block:init|MOSI[5]           ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.068      ; 0.852      ;
; 0.615 ; sd_interface:sd_int|init_block:init|MOSI[45]                  ; sd_interface:sd_int|init_block:init|MOSI[46]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.068      ; 0.854      ;
; 0.657 ; sd_interface:sd_int|init_block:init|clock_counter[6]          ; sd_interface:sd_int|init_block:init|activator         ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.057      ; 0.885      ;
; 0.667 ; sd_interface:sd_int|init_block:init|MOSI[44]                  ; sd_interface:sd_int|init_block:init|MOSI[45]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.068      ; 0.906      ;
; 0.671 ; sd_interface:sd_int|init_block:init|MOSI[34]                  ; sd_interface:sd_int|init_block:init|MOSI[35]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.068      ; 0.910      ;
; 0.675 ; sd_interface:sd_int|init_block:init|MOSI[38]                  ; sd_interface:sd_int|init_block:init|MOSI[39]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.068      ; 0.914      ;
; 0.697 ; sd_interface:sd_int|init_block:init|recv_data[14]             ; sd_interface:sd_int|init_block:init|recv_data[15]     ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.077      ; 0.945      ;
; 0.757 ; sd_interface:sd_int|init_block:init|recv_data[5]              ; sd_interface:sd_int|init_block:init|recv_data[6]      ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.068      ; 0.996      ;
; 0.772 ; sd_interface:sd_int|init_block:init|MOSI[32]                  ; sd_interface:sd_int|init_block:init|MOSI[33]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.070      ; 1.013      ;
; 0.794 ; sd_interface:sd_int|init_block:init|clock_counter[14]         ; sd_interface:sd_int|init_block:init|clock_counter[14] ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.068      ; 1.033      ;
; 0.812 ; sd_interface:sd_int|init_block:init|MOSI[0]                   ; sd_interface:sd_int|init_block:init|MOSI[1]           ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.103      ; 1.086      ;
; 0.816 ; sd_interface:sd_int|init_block:init|recv_data[15]             ; sd_interface:sd_int|init_block:init|response[15]      ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; -0.500       ; 0.132      ; 0.639      ;
; 0.846 ; sd_interface:sd_int|init_block:init|response[3]               ; sd_interface:sd_int|init_block:init|test_out          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 1.088      ;
; 0.887 ; sd_interface:sd_int|init_block:init|MOSI[16]                  ; sd_interface:sd_int|init_block:init|MOSI[17]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.064      ; 1.122      ;
; 0.893 ; sd_interface:sd_int|init_block:init|clock_counter[11]         ; sd_interface:sd_int|init_block:init|clock_counter[12] ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.068      ; 1.132      ;
; 0.895 ; sd_interface:sd_int|init_block:init|clock_counter[7]          ; sd_interface:sd_int|init_block:init|activator         ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.068      ; 1.134      ;
; 0.904 ; sd_interface:sd_int|init_block:init|clock_counter[11]         ; sd_interface:sd_int|init_block:init|clock_counter[13] ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.068      ; 1.143      ;
; 0.960 ; sd_interface:sd_int|init_block:init|response[2]               ; sd_interface:sd_int|init_block:init|test_out          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 1.202      ;
; 0.971 ; sd_interface:sd_int|init_block:init|recv_data[3]              ; sd_interface:sd_int|init_block:init|response[3]       ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; -0.500       ; 0.134      ; 0.796      ;
; 0.977 ; sd_interface:sd_int|init_block:init|clock_counter[13]         ; sd_interface:sd_int|init_block:init|clock_counter[13] ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.068      ; 1.216      ;
; 0.978 ; sd_interface:sd_int|init_block:init|recv_data[6]              ; sd_interface:sd_int|init_block:init|response[6]       ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; -0.500       ; 0.134      ; 0.803      ;
; 0.980 ; sd_interface:sd_int|init_block:init|recv_data[1]              ; sd_interface:sd_int|init_block:init|response[1]       ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; -0.500       ; 0.134      ; 0.805      ;
; 0.984 ; sd_interface:sd_int|init_block:init|MOSI[3]                   ; sd_interface:sd_int|init_block:init|MOSI[4]           ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; -0.302     ; 0.853      ;
; 0.998 ; sd_interface:sd_int|init_block:init|recv_data[7]              ; sd_interface:sd_int|init_block:init|response[7]       ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; -0.500       ; 0.134      ; 0.823      ;
; 0.998 ; sd_interface:sd_int|init_block:init|recv_data[2]              ; sd_interface:sd_int|init_block:init|response[2]       ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; -0.500       ; 0.134      ; 0.823      ;
; 0.998 ; sd_interface:sd_int|init_block:init|recv_data[0]              ; sd_interface:sd_int|init_block:init|response[0]       ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; -0.500       ; 0.134      ; 0.823      ;
; 1.003 ; sd_interface:sd_int|init_block:init|clock_counter[11]         ; sd_interface:sd_int|init_block:init|clock_counter[14] ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.068      ; 1.242      ;
; 1.014 ; sd_interface:sd_int|init_block:init|clock_counter[11]         ; sd_interface:sd_int|init_block:init|clock_counter[15] ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.068      ; 1.253      ;
; 1.014 ; sd_interface:sd_int|init_block:init|recv_data[12]             ; sd_interface:sd_int|init_block:init|response[12]      ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; -0.500       ; 0.141      ; 0.846      ;
; 1.015 ; sd_interface:sd_int|init_block:init|recv_data[13]             ; sd_interface:sd_int|init_block:init|response[13]      ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; -0.500       ; 0.141      ; 0.847      ;
; 1.017 ; sd_interface:sd_int|init_block:init|recv_data[9]              ; sd_interface:sd_int|init_block:init|response[9]       ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; -0.500       ; 0.141      ; 0.849      ;
; 1.017 ; sd_interface:sd_int|init_block:init|recv_data[8]              ; sd_interface:sd_int|init_block:init|response[8]       ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; -0.500       ; 0.141      ; 0.849      ;
; 1.034 ; sd_interface:sd_int|init_block:init|clock_counter[12]         ; sd_interface:sd_int|init_block:init|clock_counter[12] ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.068      ; 1.273      ;
; 1.037 ; sd_interface:sd_int|init_block:init|recv_data[10]             ; sd_interface:sd_int|init_block:init|response[10]      ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; -0.500       ; 0.141      ; 0.869      ;
; 1.038 ; sd_interface:sd_int|init_block:init|recv_data[11]             ; sd_interface:sd_int|init_block:init|response[11]      ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; -0.500       ; 0.141      ; 0.870      ;
; 1.066 ; sd_interface:sd_int|init_block:init|clock_counter[9]          ; sd_interface:sd_int|init_block:init|clock_counter[11] ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.075      ; 1.312      ;
; 1.079 ; sd_interface:sd_int|init_block:init|response[7]               ; sd_interface:sd_int|init_block:init|test_out          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 1.321      ;
; 1.080 ; sd_interface:sd_int|init_block:init|clock_counter[14]         ; sd_interface:sd_int|init_block:init|clock_counter[15] ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.068      ; 1.319      ;
; 1.095 ; sd_interface:sd_int|init_block:init|clock_counter[10]         ; sd_interface:sd_int|init_block:init|clock_counter[11] ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.075      ; 1.341      ;
; 1.113 ; sd_interface:sd_int|init_block:init|recv_data[14]             ; sd_interface:sd_int|init_block:init|response[14]      ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; -0.500       ; 0.141      ; 0.945      ;
+-------+---------------------------------------------------------------+-------------------------------------------------------+-----------------------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'sd_interface:sd_int|init_block:init|state.END'                                                                                                                                                                              ;
+-------+-------------------------------------------------------+---------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                                       ; Launch Clock                   ; Latch Clock                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+---------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+
; 0.636 ; sd_interface:sd_int|init_block:init|state.SEND_CMD0   ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.600      ; 1.256      ;
; 0.650 ; sd_interface:sd_int|init_block:init|state.READ_RESP   ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.600      ; 1.270      ;
; 0.686 ; sd_interface:sd_int|init_block:init|state.SEND_CMD0   ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.597      ; 1.303      ;
; 0.717 ; sd_interface:sd_int|init_block:init|state.SEND_CMD0   ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.759      ; 1.496      ;
; 0.775 ; sd_interface:sd_int|init_block:init|state.READ_RESP   ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.759      ; 1.554      ;
; 0.820 ; sd_interface:sd_int|init_block:init|state.READ_RESP   ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.596      ; 1.436      ;
; 1.102 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.763      ; 1.885      ;
; 1.134 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.763      ; 1.917      ;
; 1.158 ; sd_interface:sd_int|init_block:init|clock_counter[5]  ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.763      ; 1.941      ;
; 1.197 ; sd_interface:sd_int|init_block:init|clock_counter[10] ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.763      ; 1.980      ;
; 1.231 ; sd_interface:sd_int|init_block:init|state.00          ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.601      ; 1.852      ;
; 1.304 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.752      ; 2.076      ;
; 1.332 ; sd_interface:sd_int|init_block:init|clock_counter[6]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.590      ; 1.942      ;
; 1.361 ; sd_interface:sd_int|init_block:init|clock_counter[6]  ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.593      ; 1.974      ;
; 1.410 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.756      ; 2.186      ;
; 1.457 ; sd_interface:sd_int|init_block:init|clock_counter[6]  ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.752      ; 2.229      ;
; 1.461 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.763      ; 2.244      ;
; 1.483 ; sd_interface:sd_int|init_block:init|clock_counter[10] ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.604      ; 2.107      ;
; 1.493 ; sd_interface:sd_int|init_block:init|clock_counter[5]  ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.600      ; 2.113      ;
; 1.500 ; sd_interface:sd_int|init_block:init|clock_counter[10] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.601      ; 2.121      ;
; 1.542 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.590      ; 2.152      ;
; 1.549 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.756      ; 2.325      ;
; 1.550 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.593      ; 2.163      ;
; 1.553 ; sd_interface:sd_int|init_block:init|clock_counter[5]  ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.604      ; 2.177      ;
; 1.579 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.763      ; 2.362      ;
; 1.600 ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.763      ; 2.383      ;
; 1.613 ; sd_interface:sd_int|init_block:init|clock_counter[5]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.601      ; 2.234      ;
; 1.622 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.600      ; 2.242      ;
; 1.649 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.756      ; 2.425      ;
; 1.676 ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.763      ; 2.459      ;
; 1.681 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.594      ; 2.295      ;
; 1.682 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.601      ; 2.303      ;
; 1.682 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.604      ; 2.306      ;
; 1.684 ; sd_interface:sd_int|init_block:init|clock_counter[10] ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.600      ; 2.304      ;
; 1.709 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.604      ; 2.333      ;
; 1.710 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.597      ; 2.327      ;
; 1.719 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.601      ; 2.340      ;
; 1.726 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.601      ; 2.347      ;
; 1.755 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.604      ; 2.379      ;
; 1.781 ; sd_interface:sd_int|init_block:init|clock_counter[6]  ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.589      ; 2.390      ;
; 1.820 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.594      ; 2.434      ;
; 1.836 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.756      ; 2.612      ;
; 1.837 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.756      ; 2.613      ;
; 1.849 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.597      ; 2.466      ;
; 1.898 ; sd_interface:sd_int|init_block:init|clock_counter[8]  ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.752      ; 2.670      ;
; 1.910 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.600      ; 2.530      ;
; 1.911 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.593      ; 2.524      ;
; 1.920 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.594      ; 2.534      ;
; 1.949 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.597      ; 2.566      ;
; 1.962 ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.604      ; 2.586      ;
; 1.970 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.604      ; 2.594      ;
; 1.976 ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.601      ; 2.597      ;
; 1.979 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.589      ; 2.588      ;
; 2.012 ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.604      ; 2.636      ;
; 2.029 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.600      ; 2.649      ;
; 2.055 ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.601      ; 2.676      ;
; 2.099 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.600      ; 2.719      ;
; 2.103 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.593      ; 2.716      ;
; 2.107 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.594      ; 2.721      ;
; 2.108 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.594      ; 2.722      ;
; 2.114 ; sd_interface:sd_int|init_block:init|clock_counter[8]  ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.593      ; 2.727      ;
; 2.132 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.601      ; 2.753      ;
; 2.136 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.597      ; 2.753      ;
; 2.137 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.597      ; 2.754      ;
; 2.160 ; sd_interface:sd_int|init_block:init|clock_counter[8]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.590      ; 2.770      ;
; 2.163 ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.600      ; 2.783      ;
; 2.202 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.593      ; 2.815      ;
; 2.356 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.593      ; 2.969      ;
; 2.361 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.593      ; 2.974      ;
; 2.385 ; sd_interface:sd_int|init_block:init|clock_counter[8]  ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.589      ; 2.994      ;
; 2.402 ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.600      ; 3.022      ;
+-------+-------------------------------------------------------+---------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                     ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|clk_250k                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[0]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[10]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[11]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[12]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[13]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[14]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[15]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[1]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[2]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[3]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[4]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[5]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[6]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[7]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[8]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[9]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[0]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[10]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[11]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[12]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[13]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[14]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[15]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[1]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[2]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[3]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[4]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[5]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[6]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[7]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[8]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[9]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_detect:edged|out_bits[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_detect:edged|out_bits[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|gate_signal                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|state                         ;
; 0.175  ; 0.361        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|gate_signal                   ;
; 0.190  ; 0.376        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[0]               ;
; 0.190  ; 0.376        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[1]               ;
; 0.190  ; 0.376        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[2]               ;
; 0.190  ; 0.376        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[3]               ;
; 0.190  ; 0.376        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[4]               ;
; 0.190  ; 0.376        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[5]               ;
; 0.190  ; 0.376        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[6]               ;
; 0.190  ; 0.376        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[7]               ;
; 0.190  ; 0.376        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[8]               ;
; 0.190  ; 0.376        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|state                         ;
; 0.191  ; 0.377        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_detect:edged|out_bits[0] ;
; 0.207  ; 0.393        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[10]              ;
; 0.207  ; 0.393        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[11]              ;
; 0.207  ; 0.393        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[12]              ;
; 0.207  ; 0.393        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[13]              ;
; 0.207  ; 0.393        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[14]              ;
; 0.207  ; 0.393        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[15]              ;
; 0.207  ; 0.393        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[9]               ;
; 0.212  ; 0.398        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_detect:edged|out_bits[1] ;
; 0.268  ; 0.454        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|clk_250k                       ;
; 0.268  ; 0.454        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[0]                ;
; 0.268  ; 0.454        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[10]               ;
; 0.268  ; 0.454        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[11]               ;
; 0.268  ; 0.454        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[12]               ;
; 0.268  ; 0.454        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[13]               ;
; 0.268  ; 0.454        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[14]               ;
; 0.268  ; 0.454        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[15]               ;
; 0.268  ; 0.454        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[1]                ;
; 0.268  ; 0.454        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[2]                ;
; 0.268  ; 0.454        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[3]                ;
; 0.268  ; 0.454        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[4]                ;
; 0.268  ; 0.454        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[5]                ;
; 0.268  ; 0.454        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[6]                ;
; 0.268  ; 0.454        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[7]                ;
; 0.268  ; 0.454        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[8]                ;
; 0.268  ; 0.454        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[9]                ;
; 0.322  ; 0.322        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|gate_signal|clk                             ;
; 0.324  ; 0.542        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|clk_250k                       ;
; 0.324  ; 0.542        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[0]                ;
; 0.324  ; 0.542        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[10]               ;
; 0.324  ; 0.542        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[11]               ;
; 0.324  ; 0.542        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[12]               ;
; 0.324  ; 0.542        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[13]               ;
; 0.324  ; 0.542        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[14]               ;
; 0.324  ; 0.542        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[15]               ;
; 0.324  ; 0.542        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[1]                ;
; 0.324  ; 0.542        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[2]                ;
; 0.324  ; 0.542        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[3]                ;
; 0.324  ; 0.542        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[4]                ;
; 0.324  ; 0.542        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[5]                ;
; 0.324  ; 0.542        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[6]                ;
; 0.324  ; 0.542        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[7]                ;
; 0.324  ; 0.542        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[8]                ;
; 0.324  ; 0.542        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[9]                ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; andgate|datad                                        ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                     ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]                       ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                         ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[0]|clk                         ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[1]|clk                         ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[2]|clk                         ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock_divisor:clk_div|clk_250k'                                                                                ;
+--------+--------------+----------------+------------+--------------------------------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                          ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------+--------------------------------+------------+-------------------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|CS_bit            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[0]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[10]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[11]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[12]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[13]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[14]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[15]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[16]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[17]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[18]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[19]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[1]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[20]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[21]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[22]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[23]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[24]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[25]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[26]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[27]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[28]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[29]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[2]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[30]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[31]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[32]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[33]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[34]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[35]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[36]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[37]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[38]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[39]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[3]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[40]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[41]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[42]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[43]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[44]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[45]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[46]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[47]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[4]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[5]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[6]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[7]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[8]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[9]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI_bit          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|activator         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[0]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[10]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[11]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[12]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[13]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[14]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[15]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[1]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[2]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[3]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[4]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[5]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[6]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[7]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[8]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[9]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[0]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[10]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[11]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[12]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[13]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[14]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[15]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[1]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[2]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[3]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[4]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[5]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[6]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[7]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[8]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[9]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|state.00          ;
+--------+--------------+----------------+------------+--------------------------------+------------+-------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'sd_interface:sd_int|init_block:init|state.END'                                                                                             ;
+-------+--------------+----------------+------------------+-----------------------------------------------+------------+---------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                         ; Clock Edge ; Target                                                        ;
+-------+--------------+----------------+------------------+-----------------------------------------------+------------+---------------------------------------------------------------+
; 0.419 ; 0.419        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.00_1591        ;
; 0.441 ; 0.441        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.END_1567       ;
; 0.444 ; 0.444        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ;
; 0.444 ; 0.444        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ;
; 0.449 ; 0.449        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.END_1567|datac                         ;
; 0.451 ; 0.451        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.00_1591|dataa                          ;
; 0.452 ; 0.452        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.READ_RESP_1575|datac                   ;
; 0.452 ; 0.452        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.SEND_CMD0_1583|datac                   ;
; 0.467 ; 0.467        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END~clkctrl|inclk[0]                        ;
; 0.467 ; 0.467        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END~clkctrl|outclk                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END|q                                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END|q                                       ;
; 0.531 ; 0.531        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END~clkctrl|inclk[0]                        ;
; 0.531 ; 0.531        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END~clkctrl|outclk                          ;
; 0.546 ; 0.546        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.00_1591|dataa                          ;
; 0.546 ; 0.546        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.READ_RESP_1575|datac                   ;
; 0.546 ; 0.546        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.SEND_CMD0_1583|datac                   ;
; 0.548 ; 0.548        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.END_1567|datac                         ;
; 0.554 ; 0.554        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ;
; 0.554 ; 0.554        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ;
; 0.556 ; 0.556        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.END_1567       ;
; 0.560 ; 0.560        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.00_1591        ;
+-------+--------------+----------------+------------------+-----------------------------------------------+------------+---------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; KEY[*]     ; CLOCK_50                       ; 3.277 ; 3.697 ; Rise       ; CLOCK_50                       ;
;  KEY[2]    ; CLOCK_50                       ; 3.166 ; 3.579 ; Rise       ; CLOCK_50                       ;
;  KEY[3]    ; CLOCK_50                       ; 3.277 ; 3.697 ; Rise       ; CLOCK_50                       ;
; KEY[*]     ; clock_divisor:clk_div|clk_250k ; 2.217 ; 2.469 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  KEY[2]    ; clock_divisor:clk_div|clk_250k ; 2.217 ; 2.469 ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; 2.337 ; 2.763 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[0] ; clock_divisor:clk_div|clk_250k ; 2.337 ; 2.763 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                  ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; KEY[*]     ; CLOCK_50                       ; -1.295 ; -1.608 ; Rise       ; CLOCK_50                       ;
;  KEY[2]    ; CLOCK_50                       ; -2.486 ; -2.861 ; Rise       ; CLOCK_50                       ;
;  KEY[3]    ; CLOCK_50                       ; -1.295 ; -1.608 ; Rise       ; CLOCK_50                       ;
; KEY[*]     ; clock_divisor:clk_div|clk_250k ; -1.142 ; -1.453 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  KEY[2]    ; clock_divisor:clk_div|clk_250k ; -1.142 ; -1.453 ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; -1.807 ; -2.212 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[0] ; clock_divisor:clk_div|clk_250k ; -1.807 ; -2.212 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                       ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; LEDR[*]    ; clock_divisor:clk_div|clk_250k ; 10.362 ; 9.819  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[0]   ; clock_divisor:clk_div|clk_250k ; 9.093  ; 8.902  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[1]   ; clock_divisor:clk_div|clk_250k ; 7.767  ; 7.640  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[2]   ; clock_divisor:clk_div|clk_250k ; 8.519  ; 8.323  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[3]   ; clock_divisor:clk_div|clk_250k ; 8.581  ; 8.409  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[4]   ; clock_divisor:clk_div|clk_250k ; 8.042  ; 7.860  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[5]   ; clock_divisor:clk_div|clk_250k ; 8.096  ; 7.984  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[6]   ; clock_divisor:clk_div|clk_250k ; 8.590  ; 8.500  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[7]   ; clock_divisor:clk_div|clk_250k ; 8.408  ; 8.247  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[8]   ; clock_divisor:clk_div|clk_250k ; 8.382  ; 8.267  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[9]   ; clock_divisor:clk_div|clk_250k ; 9.681  ; 9.200  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[10]  ; clock_divisor:clk_div|clk_250k ; 9.578  ; 9.379  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[11]  ; clock_divisor:clk_div|clk_250k ; 8.742  ; 8.570  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[12]  ; clock_divisor:clk_div|clk_250k ; 8.578  ; 8.397  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[13]  ; clock_divisor:clk_div|clk_250k ; 8.046  ; 7.903  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[14]  ; clock_divisor:clk_div|clk_250k ; 7.796  ; 7.675  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[15]  ; clock_divisor:clk_div|clk_250k ; 10.362 ; 9.819  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[17]  ; clock_divisor:clk_div|clk_250k ; 9.408  ; 9.284  ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ; 9.630  ;        ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ;        ; 9.369  ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_CMD     ; clock_divisor:clk_div|clk_250k ; 9.168  ; 9.001  ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; 12.926 ; 12.515 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[3] ; clock_divisor:clk_div|clk_250k ; 12.926 ; 12.515 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                               ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; LEDR[*]    ; clock_divisor:clk_div|clk_250k ; 7.450  ; 7.325  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[0]   ; clock_divisor:clk_div|clk_250k ; 8.727  ; 8.539  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[1]   ; clock_divisor:clk_div|clk_250k ; 7.450  ; 7.325  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[2]   ; clock_divisor:clk_div|clk_250k ; 8.173  ; 7.981  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[3]   ; clock_divisor:clk_div|clk_250k ; 8.233  ; 8.064  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[4]   ; clock_divisor:clk_div|clk_250k ; 7.715  ; 7.536  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[5]   ; clock_divisor:clk_div|clk_250k ; 7.767  ; 7.655  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[6]   ; clock_divisor:clk_div|clk_250k ; 8.242  ; 8.152  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[7]   ; clock_divisor:clk_div|clk_250k ; 8.067  ; 7.908  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[8]   ; clock_divisor:clk_div|clk_250k ; 8.041  ; 7.927  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[9]   ; clock_divisor:clk_div|clk_250k ; 9.362  ; 8.883  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[10]  ; clock_divisor:clk_div|clk_250k ; 9.189  ; 8.995  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[11]  ; clock_divisor:clk_div|clk_250k ; 8.388  ; 8.219  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[12]  ; clock_divisor:clk_div|clk_250k ; 8.230  ; 8.053  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[13]  ; clock_divisor:clk_div|clk_250k ; 7.719  ; 7.578  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[14]  ; clock_divisor:clk_div|clk_250k ; 7.479  ; 7.360  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[15]  ; clock_divisor:clk_div|clk_250k ; 10.015 ; 9.476  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[17]  ; clock_divisor:clk_div|clk_250k ; 9.026  ; 8.903  ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ; 9.249  ;        ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ;        ; 8.995  ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_CMD     ; clock_divisor:clk_div|clk_250k ; 8.796  ; 8.632  ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; 12.405 ; 12.006 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[3] ; clock_divisor:clk_div|clk_250k ; 12.405 ; 12.006 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                     ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; clock_divisor:clk_div|clk_250k                ; -1.914 ; -143.584      ;
; sd_interface:sd_int|init_block:init|state.END ; -1.179 ; -4.218        ;
; CLOCK_50                                      ; -0.500 ; -4.737        ;
+-----------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                      ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; CLOCK_50                                      ; -0.925 ; -1.038        ;
; clock_divisor:clk_div|clk_250k                ; 0.175  ; 0.000         ;
; sd_interface:sd_int|init_block:init|state.END ; 0.284  ; 0.000         ;
+-----------------------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                       ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; CLOCK_50                                      ; -3.000 ; -48.479       ;
; clock_divisor:clk_div|clk_250k                ; -1.000 ; -104.000      ;
; sd_interface:sd_int|init_block:init|state.END ; 0.313  ; 0.000         ;
+-----------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_divisor:clk_div|clk_250k'                                                                                                                                                            ;
+--------+------------------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -1.914 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[32] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.098      ; 2.499      ;
; -1.914 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[31] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.098      ; 2.499      ;
; -1.914 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[30] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.098      ; 2.499      ;
; -1.914 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[29] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.098      ; 2.499      ;
; -1.914 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[28] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.098      ; 2.499      ;
; -1.914 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[27] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.098      ; 2.499      ;
; -1.914 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[26] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.098      ; 2.499      ;
; -1.914 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[25] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.098      ; 2.499      ;
; -1.914 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[24] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.098      ; 2.499      ;
; -1.914 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[23] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.098      ; 2.499      ;
; -1.914 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[22] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.098      ; 2.499      ;
; -1.914 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[21] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.098      ; 2.499      ;
; -1.914 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[20] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.098      ; 2.499      ;
; -1.914 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[19] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.098      ; 2.499      ;
; -1.914 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[18] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.098      ; 2.499      ;
; -1.914 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[17] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.098      ; 2.499      ;
; -1.910 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[16] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.102      ; 2.499      ;
; -1.910 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[15] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.102      ; 2.499      ;
; -1.910 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[14] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.102      ; 2.499      ;
; -1.910 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[13] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.102      ; 2.499      ;
; -1.910 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[12] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.102      ; 2.499      ;
; -1.910 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[11] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.102      ; 2.499      ;
; -1.910 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[10] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.102      ; 2.499      ;
; -1.910 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[9]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.102      ; 2.499      ;
; -1.910 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[8]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.102      ; 2.499      ;
; -1.910 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[7]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.102      ; 2.499      ;
; -1.910 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[6]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.102      ; 2.499      ;
; -1.910 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[5]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.102      ; 2.499      ;
; -1.910 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|MOSI[4]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.102      ; 2.499      ;
; -1.904 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[32] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.090      ; 2.481      ;
; -1.904 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[31] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.090      ; 2.481      ;
; -1.904 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[30] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.090      ; 2.481      ;
; -1.904 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[29] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.090      ; 2.481      ;
; -1.904 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[28] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.090      ; 2.481      ;
; -1.904 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[27] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.090      ; 2.481      ;
; -1.904 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[26] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.090      ; 2.481      ;
; -1.904 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[25] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.090      ; 2.481      ;
; -1.904 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[24] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.090      ; 2.481      ;
; -1.904 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[23] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.090      ; 2.481      ;
; -1.904 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[22] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.090      ; 2.481      ;
; -1.904 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[21] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.090      ; 2.481      ;
; -1.904 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[20] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.090      ; 2.481      ;
; -1.904 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[19] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.090      ; 2.481      ;
; -1.904 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[18] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.090      ; 2.481      ;
; -1.904 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[17] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.090      ; 2.481      ;
; -1.900 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[16] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.094      ; 2.481      ;
; -1.900 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[15] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.094      ; 2.481      ;
; -1.900 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[14] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.094      ; 2.481      ;
; -1.900 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[13] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.094      ; 2.481      ;
; -1.900 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[12] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.094      ; 2.481      ;
; -1.900 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[11] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.094      ; 2.481      ;
; -1.900 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[10] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.094      ; 2.481      ;
; -1.900 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[9]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.094      ; 2.481      ;
; -1.900 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[8]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.094      ; 2.481      ;
; -1.900 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[7]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.094      ; 2.481      ;
; -1.900 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[6]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.094      ; 2.481      ;
; -1.900 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[5]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.094      ; 2.481      ;
; -1.900 ; sd_interface:sd_int|init_block:init|clock_counter[8] ; sd_interface:sd_int|init_block:init|MOSI[4]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.094      ; 2.481      ;
; -1.895 ; sd_interface:sd_int|init_block:init|clock_counter[7] ; sd_interface:sd_int|init_block:init|MOSI[32] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.098      ; 2.480      ;
; -1.895 ; sd_interface:sd_int|init_block:init|clock_counter[7] ; sd_interface:sd_int|init_block:init|MOSI[31] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.098      ; 2.480      ;
; -1.895 ; sd_interface:sd_int|init_block:init|clock_counter[7] ; sd_interface:sd_int|init_block:init|MOSI[30] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.098      ; 2.480      ;
; -1.895 ; sd_interface:sd_int|init_block:init|clock_counter[7] ; sd_interface:sd_int|init_block:init|MOSI[29] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.098      ; 2.480      ;
; -1.895 ; sd_interface:sd_int|init_block:init|clock_counter[7] ; sd_interface:sd_int|init_block:init|MOSI[28] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.098      ; 2.480      ;
; -1.895 ; sd_interface:sd_int|init_block:init|clock_counter[7] ; sd_interface:sd_int|init_block:init|MOSI[27] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.098      ; 2.480      ;
; -1.895 ; sd_interface:sd_int|init_block:init|clock_counter[7] ; sd_interface:sd_int|init_block:init|MOSI[26] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.098      ; 2.480      ;
; -1.895 ; sd_interface:sd_int|init_block:init|clock_counter[7] ; sd_interface:sd_int|init_block:init|MOSI[25] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.098      ; 2.480      ;
; -1.895 ; sd_interface:sd_int|init_block:init|clock_counter[7] ; sd_interface:sd_int|init_block:init|MOSI[24] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.098      ; 2.480      ;
; -1.895 ; sd_interface:sd_int|init_block:init|clock_counter[7] ; sd_interface:sd_int|init_block:init|MOSI[23] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.098      ; 2.480      ;
; -1.895 ; sd_interface:sd_int|init_block:init|clock_counter[7] ; sd_interface:sd_int|init_block:init|MOSI[22] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.098      ; 2.480      ;
; -1.895 ; sd_interface:sd_int|init_block:init|clock_counter[7] ; sd_interface:sd_int|init_block:init|MOSI[21] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.098      ; 2.480      ;
; -1.895 ; sd_interface:sd_int|init_block:init|clock_counter[7] ; sd_interface:sd_int|init_block:init|MOSI[20] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.098      ; 2.480      ;
; -1.895 ; sd_interface:sd_int|init_block:init|clock_counter[7] ; sd_interface:sd_int|init_block:init|MOSI[19] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.098      ; 2.480      ;
; -1.895 ; sd_interface:sd_int|init_block:init|clock_counter[7] ; sd_interface:sd_int|init_block:init|MOSI[18] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.098      ; 2.480      ;
; -1.895 ; sd_interface:sd_int|init_block:init|clock_counter[7] ; sd_interface:sd_int|init_block:init|MOSI[17] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.098      ; 2.480      ;
; -1.891 ; sd_interface:sd_int|init_block:init|clock_counter[7] ; sd_interface:sd_int|init_block:init|MOSI[16] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.102      ; 2.480      ;
; -1.891 ; sd_interface:sd_int|init_block:init|clock_counter[7] ; sd_interface:sd_int|init_block:init|MOSI[15] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.102      ; 2.480      ;
; -1.891 ; sd_interface:sd_int|init_block:init|clock_counter[7] ; sd_interface:sd_int|init_block:init|MOSI[14] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.102      ; 2.480      ;
; -1.891 ; sd_interface:sd_int|init_block:init|clock_counter[7] ; sd_interface:sd_int|init_block:init|MOSI[13] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.102      ; 2.480      ;
; -1.891 ; sd_interface:sd_int|init_block:init|clock_counter[7] ; sd_interface:sd_int|init_block:init|MOSI[12] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.102      ; 2.480      ;
; -1.891 ; sd_interface:sd_int|init_block:init|clock_counter[7] ; sd_interface:sd_int|init_block:init|MOSI[11] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.102      ; 2.480      ;
; -1.891 ; sd_interface:sd_int|init_block:init|clock_counter[7] ; sd_interface:sd_int|init_block:init|MOSI[10] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.102      ; 2.480      ;
; -1.891 ; sd_interface:sd_int|init_block:init|clock_counter[7] ; sd_interface:sd_int|init_block:init|MOSI[9]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.102      ; 2.480      ;
; -1.891 ; sd_interface:sd_int|init_block:init|clock_counter[7] ; sd_interface:sd_int|init_block:init|MOSI[8]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.102      ; 2.480      ;
; -1.891 ; sd_interface:sd_int|init_block:init|clock_counter[7] ; sd_interface:sd_int|init_block:init|MOSI[7]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.102      ; 2.480      ;
; -1.891 ; sd_interface:sd_int|init_block:init|clock_counter[7] ; sd_interface:sd_int|init_block:init|MOSI[6]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.102      ; 2.480      ;
; -1.891 ; sd_interface:sd_int|init_block:init|clock_counter[7] ; sd_interface:sd_int|init_block:init|MOSI[5]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.102      ; 2.480      ;
; -1.891 ; sd_interface:sd_int|init_block:init|clock_counter[7] ; sd_interface:sd_int|init_block:init|MOSI[4]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.102      ; 2.480      ;
; -1.839 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[32] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.098      ; 2.424      ;
; -1.839 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[31] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.098      ; 2.424      ;
; -1.839 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[30] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.098      ; 2.424      ;
; -1.839 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[29] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.098      ; 2.424      ;
; -1.839 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[28] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.098      ; 2.424      ;
; -1.839 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[27] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.098      ; 2.424      ;
; -1.839 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[26] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.098      ; 2.424      ;
; -1.839 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[25] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.098      ; 2.424      ;
; -1.839 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[24] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.098      ; 2.424      ;
; -1.839 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[23] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.098      ; 2.424      ;
; -1.839 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[22] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.098      ; 2.424      ;
; -1.839 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[21] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.098      ; 2.424      ;
; -1.839 ; sd_interface:sd_int|init_block:init|clock_counter[2] ; sd_interface:sd_int|init_block:init|MOSI[20] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.098      ; 2.424      ;
+--------+------------------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'sd_interface:sd_int|init_block:init|state.END'                                                                                                                                                                              ;
+--------+-------------------------------------------------------+---------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                                       ; Launch Clock                   ; Latch Clock                                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+---------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+
; -1.179 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.136      ; 1.827      ;
; -1.158 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.141      ; 1.816      ;
; -1.126 ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.141      ; 1.784      ;
; -1.120 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.141      ; 1.778      ;
; -1.108 ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.136      ; 1.756      ;
; -1.102 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.136      ; 1.750      ;
; -1.063 ; sd_interface:sd_int|init_block:init|clock_counter[8]  ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.128      ; 1.703      ;
; -1.060 ; sd_interface:sd_int|init_block:init|clock_counter[8]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.130      ; 1.706      ;
; -1.042 ; sd_interface:sd_int|init_block:init|clock_counter[8]  ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.133      ; 1.692      ;
; -1.036 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.134      ; 1.686      ;
; -1.035 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.134      ; 1.685      ;
; -0.996 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.132      ; 1.640      ;
; -0.991 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.132      ; 1.635      ;
; -0.975 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.137      ; 1.629      ;
; -0.970 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.137      ; 1.624      ;
; -0.965 ; sd_interface:sd_int|init_block:init|clock_counter[6]  ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.128      ; 1.605      ;
; -0.961 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.133      ; 1.611      ;
; -0.947 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.128      ; 1.587      ;
; -0.944 ; sd_interface:sd_int|init_block:init|clock_counter[6]  ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.133      ; 1.594      ;
; -0.943 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.134      ; 1.593      ;
; -0.936 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.136      ; 1.584      ;
; -0.935 ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.138      ; 1.589      ;
; -0.916 ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.136      ; 1.564      ;
; -0.915 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.141      ; 1.573      ;
; -0.904 ; sd_interface:sd_int|init_block:init|clock_counter[5]  ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.141      ; 1.562      ;
; -0.901 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.138      ; 1.555      ;
; -0.899 ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.138      ; 1.553      ;
; -0.895 ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.141      ; 1.553      ;
; -0.891 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.134      ; 1.541      ;
; -0.890 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.132      ; 1.534      ;
; -0.887 ; sd_interface:sd_int|init_block:init|clock_counter[5]  ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.136      ; 1.535      ;
; -0.887 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.138      ; 1.541      ;
; -0.882 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.138      ; 1.536      ;
; -0.869 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.137      ; 1.523      ;
; -0.863 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.141      ; 1.521      ;
; -0.853 ; sd_interface:sd_int|init_block:init|clock_counter[6]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.130      ; 1.499      ;
; -0.842 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.132      ; 1.486      ;
; -0.821 ; sd_interface:sd_int|init_block:init|clock_counter[8]  ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.187      ; 1.446      ;
; -0.821 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.137      ; 1.475      ;
; -0.797 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.191      ; 1.426      ;
; -0.796 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.191      ; 1.425      ;
; -0.790 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.134      ; 1.440      ;
; -0.767 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.132      ; 1.411      ;
; -0.746 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.137      ; 1.400      ;
; -0.738 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.130      ; 1.384      ;
; -0.730 ; sd_interface:sd_int|init_block:init|clock_counter[10] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.138      ; 1.384      ;
; -0.711 ; sd_interface:sd_int|init_block:init|clock_counter[10] ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.141      ; 1.369      ;
; -0.704 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.191      ; 1.333      ;
; -0.696 ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.195      ; 1.329      ;
; -0.690 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.138      ; 1.344      ;
; -0.687 ; sd_interface:sd_int|init_block:init|clock_counter[5]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.138      ; 1.341      ;
; -0.660 ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.195      ; 1.293      ;
; -0.652 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.191      ; 1.281      ;
; -0.648 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.195      ; 1.281      ;
; -0.643 ; sd_interface:sd_int|init_block:init|clock_counter[10] ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.136      ; 1.291      ;
; -0.628 ; sd_interface:sd_int|init_block:init|clock_counter[6]  ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.187      ; 1.253      ;
; -0.626 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.195      ; 1.259      ;
; -0.595 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.136      ; 1.243      ;
; -0.551 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.191      ; 1.180      ;
; -0.513 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.187      ; 1.138      ;
; -0.485 ; sd_interface:sd_int|init_block:init|clock_counter[10] ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.195      ; 1.118      ;
; -0.451 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.195      ; 1.084      ;
; -0.448 ; sd_interface:sd_int|init_block:init|clock_counter[5]  ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.195      ; 1.081      ;
; -0.427 ; sd_interface:sd_int|init_block:init|state.00          ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.138      ; 1.081      ;
; -0.410 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.195      ; 1.043      ;
; -0.270 ; sd_interface:sd_int|init_block:init|state.READ_RESP   ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.191      ; 0.899      ;
; -0.236 ; sd_interface:sd_int|init_block:init|state.SEND_CMD0   ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.191      ; 0.865      ;
; -0.177 ; sd_interface:sd_int|init_block:init|state.READ_RESP   ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.132      ; 0.821      ;
; -0.112 ; sd_interface:sd_int|init_block:init|state.SEND_CMD0   ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.134      ; 0.762      ;
; -0.101 ; sd_interface:sd_int|init_block:init|state.READ_RESP   ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.137      ; 0.755      ;
; -0.069 ; sd_interface:sd_int|init_block:init|state.SEND_CMD0   ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; 0.137      ; 0.723      ;
+--------+-------------------------------------------------------+---------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                                        ;
+--------+------------------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.500 ; clock_divisor:clk_div|count_update[0]                ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.446      ;
; -0.491 ; clock_divisor:clk_div|count_update[1]                ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.437      ;
; -0.482 ; clock_divisor:clk_div|count_update[11]               ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.428      ;
; -0.475 ; clock_divisor:clk_div|count_update[10]               ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.421      ;
; -0.472 ; clock_divisor:clk_div|count_update[8]                ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.418      ;
; -0.453 ; clock_divisor:clk_div|count_update[1]                ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.399      ;
; -0.449 ; clock_divisor:clk_div|count_update[0]                ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.395      ;
; -0.446 ; clock_divisor:clk_div|count_update[3]                ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.392      ;
; -0.437 ; clock_divisor:clk_div|count_update[10]               ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.383      ;
; -0.433 ; clock_divisor:clk_div|count_update[11]               ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.379      ;
; -0.430 ; clock_divisor:clk_div|count_update[8]                ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.376      ;
; -0.399 ; clock_divisor:clk_div|count_update[7]                ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.345      ;
; -0.398 ; clock_divisor:clk_div|count_update[6]                ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.344      ;
; -0.394 ; clock_divisor:clk_div|count_update[4]                ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.340      ;
; -0.393 ; clock_divisor:clk_div|count_update[3]                ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.339      ;
; -0.388 ; clock_divisor:clk_div|count_update[15]               ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.334      ;
; -0.376 ; clock_divisor:clk_div|count_update[3]                ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.322      ;
; -0.374 ; clock_divisor:clk_div|count_update[12]               ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.320      ;
; -0.373 ; clock_divisor:clk_div|count_update[3]                ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.319      ;
; -0.372 ; clock_divisor:clk_div|count_update[1]                ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.318      ;
; -0.369 ; clock_divisor:clk_div|count_update[1]                ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.315      ;
; -0.366 ; clock_divisor:clk_div|count_update[14]               ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.312      ;
; -0.360 ; clock_divisor:clk_div|count_update[0]                ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.306      ;
; -0.359 ; clock_divisor:clk_div|count_update[0]                ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.305      ;
; -0.356 ; clock_divisor:clk_div|count_update[4]                ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.302      ;
; -0.350 ; clock_divisor:clk_div|count_update[15]               ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.296      ;
; -0.348 ; clock_divisor:clk_div|count_update[1]                ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.294      ;
; -0.346 ; clock_divisor:clk_div|count_update[7]                ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.292      ;
; -0.345 ; clock_divisor:clk_div|count_update[6]                ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.291      ;
; -0.342 ; clock_divisor:clk_div|count_update[2]                ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.288      ;
; -0.342 ; clock_divisor:clk_div|count_update[11]               ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.288      ;
; -0.338 ; clock_divisor:clk_div|count_update[9]                ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.284      ;
; -0.336 ; clock_divisor:clk_div|count_update[12]               ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.282      ;
; -0.332 ; clock_divisor:clk_div|count_update[10]               ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.278      ;
; -0.332 ; clock_divisor:clk_div|count_update[8]                ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.278      ;
; -0.329 ; clock_divisor:clk_div|count_update[5]                ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.275      ;
; -0.328 ; clock_divisor:clk_div|count_update[14]               ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.274      ;
; -0.322 ; clock_divisor:clk_div|count_update[0]                ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.268      ;
; -0.306 ; clock_divisor:clk_div|count_update[3]                ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.252      ;
; -0.305 ; clock_divisor:clk_div|count_update[3]                ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.251      ;
; -0.301 ; clock_divisor:clk_div|count_update[3]                ; clock_divisor:clk_div|count_update[14]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.247      ;
; -0.301 ; clock_divisor:clk_div|count_update[1]                ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.247      ;
; -0.297 ; clock_divisor:clk_div|count_update[1]                ; clock_divisor:clk_div|count_update[14]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.243      ;
; -0.296 ; clock_divisor:clk_div|count_update[2]                ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.242      ;
; -0.296 ; clock_divisor:clk_div|count_update[9]                ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.242      ;
; -0.291 ; clock_divisor:clk_div|count_update[5]                ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.237      ;
; -0.290 ; clock_divisor:clk_div|count_update[2]                ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.236      ;
; -0.288 ; clock_divisor:clk_div|count_update[0]                ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.234      ;
; -0.259 ; clock_divisor:clk_div|count_update[7]                ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.205      ;
; -0.258 ; clock_divisor:clk_div|count_update[6]                ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.204      ;
; -0.253 ; clock_divisor:clk_div|count_update[2]                ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.199      ;
; -0.250 ; clock_divisor:clk_div|count_update[0]                ; clock_divisor:clk_div|count_update[14]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.196      ;
; -0.238 ; clock_divisor:clk_div|count_update[4]                ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.184      ;
; -0.237 ; clock_divisor:clk_div|count_update[3]                ; clock_divisor:clk_div|count_update[13]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.183      ;
; -0.233 ; clock_divisor:clk_div|count_update[3]                ; clock_divisor:clk_div|count_update[12]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.179      ;
; -0.233 ; clock_divisor:clk_div|count_update[5]                ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.179      ;
; -0.233 ; clock_divisor:clk_div|count_update[1]                ; clock_divisor:clk_div|count_update[13]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.179      ;
; -0.232 ; clock_divisor:clk_div|count_update[15]               ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.178      ;
; -0.230 ; clock_divisor:clk_div|count_update[13]               ; clock_divisor:clk_div|clk_250k          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.176      ;
; -0.230 ; clock_divisor:clk_div|count_update[5]                ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.176      ;
; -0.229 ; clock_divisor:clk_div|count_update[1]                ; clock_divisor:clk_div|count_update[12]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.175      ;
; -0.225 ; clock_divisor:clk_div|count_update[6]                ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.171      ;
; -0.223 ; clock_divisor:clk_div|count_update[4]                ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.169      ;
; -0.220 ; clock_divisor:clk_div|count_update[0]                ; clock_divisor:clk_div|count_update[13]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.166      ;
; -0.219 ; clock_divisor:clk_div|count_update[2]                ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.165      ;
; -0.218 ; clock_divisor:clk_div|count_update[12]               ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.164      ;
; -0.210 ; clock_divisor:clk_div|count_update[14]               ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.156      ;
; -0.202 ; clock_divisor:clk_div|count_update[2]                ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.148      ;
; -0.200 ; clock_divisor:clk_div|count_update[11]               ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.146      ;
; -0.198 ; clock_divisor:clk_div|count_update[9]                ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.144      ;
; -0.192 ; clock_divisor:clk_div|count_update[13]               ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.138      ;
; -0.192 ; clock_divisor:clk_div|count_update[10]               ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.138      ;
; -0.190 ; clock_divisor:clk_div|count_update[8]                ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.136      ;
; -0.186 ; clock_divisor:clk_div|count_update[4]                ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.132      ;
; -0.185 ; clock_divisor:clk_div|count_update[5]                ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.131      ;
; -0.183 ; clock_divisor:clk_div|count_update[7]                ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.129      ;
; -0.182 ; clock_divisor:clk_div|count_update[0]                ; clock_divisor:clk_div|count_update[12]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.128      ;
; -0.182 ; sd_controller:sd_contr|state                         ; sd_controller:sd_contr|edge_counter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.141      ; 1.310      ;
; -0.181 ; clock_divisor:clk_div|count_update[2]                ; clock_divisor:clk_div|count_update[14]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.127      ;
; -0.179 ; clock_divisor:clk_div|count_update[7]                ; clock_divisor:clk_div|count_update[14]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.125      ;
; -0.169 ; clock_divisor:clk_div|count_update[3]                ; clock_divisor:clk_div|count_update[11]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.115      ;
; -0.169 ; sd_controller:sd_contr|edge_detect:edged|out_bits[0] ; sd_controller:sd_contr|state            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.091     ; 1.065      ;
; -0.165 ; clock_divisor:clk_div|count_update[3]                ; clock_divisor:clk_div|count_update[10]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.111      ;
; -0.165 ; clock_divisor:clk_div|count_update[1]                ; clock_divisor:clk_div|count_update[11]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.111      ;
; -0.162 ; clock_divisor:clk_div|count_update[5]                ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.108      ;
; -0.161 ; clock_divisor:clk_div|count_update[1]                ; clock_divisor:clk_div|count_update[10]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.107      ;
; -0.158 ; clock_divisor:clk_div|count_update[5]                ; clock_divisor:clk_div|count_update[14]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.104      ;
; -0.154 ; clock_divisor:clk_div|count_update[6]                ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.100      ;
; -0.152 ; clock_divisor:clk_div|count_update[4]                ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.098      ;
; -0.152 ; clock_divisor:clk_div|count_update[0]                ; clock_divisor:clk_div|count_update[11]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.098      ;
; -0.152 ; sd_controller:sd_contr|state                         ; sd_controller:sd_contr|edge_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.141      ; 1.280      ;
; -0.151 ; clock_divisor:clk_div|count_update[2]                ; clock_divisor:clk_div|count_update[13]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.097      ;
; -0.129 ; clock_divisor:clk_div|count_update[11]               ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.075      ;
; -0.129 ; sd_controller:sd_contr|state                         ; sd_controller:sd_contr|edge_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.076      ;
; -0.125 ; clock_divisor:clk_div|count_update[10]               ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.071      ;
; -0.120 ; clock_divisor:clk_div|count_update[6]                ; clock_divisor:clk_div|count_update[14]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.066      ;
; -0.119 ; clock_divisor:clk_div|count_update[8]                ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.065      ;
; -0.117 ; clock_divisor:clk_div|count_update[7]                ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.063      ;
; -0.117 ; sd_controller:sd_contr|edge_counter[1]               ; sd_controller:sd_contr|edge_counter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.143      ; 1.247      ;
; -0.116 ; clock_divisor:clk_div|count_update[6]                ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.062      ;
+--------+------------------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                                        ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -0.925 ; clock_divisor:clk_div|clk_250k                       ; clock_divisor:clk_div|clk_250k                       ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 4.147      ; 3.441      ;
; -0.113 ; clock_divisor:clk_div|clk_250k                       ; sd_controller:sd_contr|edge_detect:edged|out_bits[0] ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 1.523      ; 1.629      ;
; -0.009 ; clock_divisor:clk_div|clk_250k                       ; clock_divisor:clk_div|clk_250k                       ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; -0.500       ; 4.147      ; 3.857      ;
; 0.047  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.735      ; 0.866      ;
; 0.062  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.735      ; 0.881      ;
; 0.101  ; sd_controller:sd_contr|edge_counter[12]              ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.554      ; 0.739      ;
; 0.124  ; sd_controller:sd_contr|edge_counter[3]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.735      ; 0.943      ;
; 0.127  ; sd_interface:sd_int|init_block:init|response[7]      ; sd_controller:sd_contr|gate_signal                   ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 0.268      ; 0.509      ;
; 0.155  ; sd_controller:sd_contr|edge_counter[15]              ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.554      ; 0.793      ;
; 0.174  ; sd_interface:sd_int|init_block:init|response[3]      ; sd_controller:sd_contr|gate_signal                   ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 0.268      ; 0.556      ;
; 0.182  ; sd_interface:sd_int|init_block:init|response[5]      ; sd_controller:sd_contr|gate_signal                   ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 0.268      ; 0.564      ;
; 0.197  ; sd_controller:sd_contr|edge_counter[0]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.735      ; 1.016      ;
; 0.229  ; sd_controller:sd_contr|edge_counter[14]              ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.554      ; 0.867      ;
; 0.231  ; sd_interface:sd_int|init_block:init|response[2]      ; sd_controller:sd_contr|gate_signal                   ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 0.268      ; 0.613      ;
; 0.253  ; sd_controller:sd_contr|edge_counter[15]              ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.046      ; 0.383      ;
; 0.263  ; sd_controller:sd_contr|edge_counter[4]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.735      ; 1.082      ;
; 0.266  ; sd_interface:sd_int|init_block:init|response[4]      ; sd_controller:sd_contr|gate_signal                   ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 0.268      ; 0.648      ;
; 0.271  ; sd_controller:sd_contr|edge_counter[2]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.735      ; 1.090      ;
; 0.274  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|edge_counter[9]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.227      ; 0.585      ;
; 0.277  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|edge_counter[10]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.227      ; 0.588      ;
; 0.295  ; sd_controller:sd_contr|edge_counter[13]              ; sd_controller:sd_contr|edge_counter[13]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.046      ; 0.425      ;
; 0.295  ; sd_controller:sd_contr|edge_counter[11]              ; sd_controller:sd_contr|edge_counter[11]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.046      ; 0.425      ;
; 0.296  ; sd_controller:sd_contr|edge_counter[9]               ; sd_controller:sd_contr|edge_counter[9]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.046      ; 0.426      ;
; 0.297  ; sd_controller:sd_contr|edge_counter[14]              ; sd_controller:sd_contr|edge_counter[14]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.046      ; 0.427      ;
; 0.298  ; sd_controller:sd_contr|edge_counter[12]              ; sd_controller:sd_contr|edge_counter[12]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.046      ; 0.428      ;
; 0.298  ; sd_controller:sd_contr|edge_counter[10]              ; sd_controller:sd_contr|edge_counter[10]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.046      ; 0.428      ;
; 0.299  ; clock_divisor:clk_div|count_update[15]               ; clock_divisor:clk_div|count_update[15]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.424      ;
; 0.300  ; clock_divisor:clk_div|count_update[13]               ; clock_divisor:clk_div|count_update[13]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300  ; clock_divisor:clk_div|count_update[11]               ; clock_divisor:clk_div|count_update[11]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300  ; clock_divisor:clk_div|count_update[5]                ; clock_divisor:clk_div|count_update[5]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300  ; clock_divisor:clk_div|count_update[1]                ; clock_divisor:clk_div|count_update[1]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.301  ; clock_divisor:clk_div|count_update[9]                ; clock_divisor:clk_div|count_update[9]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.735      ; 1.120      ;
; 0.302  ; clock_divisor:clk_div|count_update[14]               ; clock_divisor:clk_div|count_update[14]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.427      ;
; 0.302  ; clock_divisor:clk_div|count_update[8]                ; clock_divisor:clk_div|count_update[8]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.427      ;
; 0.302  ; clock_divisor:clk_div|count_update[4]                ; clock_divisor:clk_div|count_update[4]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.427      ;
; 0.302  ; clock_divisor:clk_div|count_update[2]                ; clock_divisor:clk_div|count_update[2]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.427      ;
; 0.303  ; clock_divisor:clk_div|count_update[12]               ; clock_divisor:clk_div|count_update[12]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.428      ;
; 0.303  ; clock_divisor:clk_div|count_update[10]               ; clock_divisor:clk_div|count_update[10]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.428      ;
; 0.303  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|edge_counter[5]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.038      ; 0.425      ;
; 0.303  ; sd_controller:sd_contr|edge_counter[3]               ; sd_controller:sd_contr|edge_counter[3]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.038      ; 0.425      ;
; 0.303  ; sd_controller:sd_contr|edge_counter[1]               ; sd_controller:sd_contr|edge_counter[1]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.038      ; 0.425      ;
; 0.303  ; sd_controller:sd_contr|edge_counter[10]              ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.554      ; 0.941      ;
; 0.304  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|edge_counter[7]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.038      ; 0.426      ;
; 0.304  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|edge_counter[6]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.038      ; 0.426      ;
; 0.305  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|edge_counter[8]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.038      ; 0.427      ;
; 0.305  ; sd_controller:sd_contr|edge_counter[4]               ; sd_controller:sd_contr|edge_counter[4]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.038      ; 0.427      ;
; 0.305  ; sd_controller:sd_contr|edge_counter[2]               ; sd_controller:sd_contr|edge_counter[2]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.038      ; 0.427      ;
; 0.309  ; sd_controller:sd_contr|edge_counter[0]               ; sd_controller:sd_contr|edge_counter[0]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.038      ; 0.431      ;
; 0.323  ; sd_interface:sd_int|init_block:init|response[1]      ; sd_controller:sd_contr|gate_signal                   ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 0.268      ; 0.705      ;
; 0.327  ; sd_interface:sd_int|init_block:init|response[6]      ; sd_controller:sd_contr|gate_signal                   ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 0.268      ; 0.709      ;
; 0.327  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|edge_counter[9]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.227      ; 0.638      ;
; 0.330  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|edge_counter[10]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.227      ; 0.641      ;
; 0.335  ; sd_controller:sd_contr|edge_counter[13]              ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.554      ; 0.973      ;
; 0.336  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.735      ; 1.155      ;
; 0.339  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|edge_counter[9]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.227      ; 0.650      ;
; 0.340  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|edge_counter[11]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.227      ; 0.651      ;
; 0.342  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|edge_counter[10]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.227      ; 0.653      ;
; 0.343  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|edge_counter[12]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.227      ; 0.654      ;
; 0.344  ; sd_controller:sd_contr|edge_counter[1]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.735      ; 1.163      ;
; 0.363  ; sd_interface:sd_int|init_block:init|response[0]      ; sd_controller:sd_contr|gate_signal                   ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 0.268      ; 0.745      ;
; 0.386  ; sd_controller:sd_contr|state                         ; sd_controller:sd_contr|edge_counter[0]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.036      ; 0.506      ;
; 0.392  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|edge_counter[9]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.227      ; 0.703      ;
; 0.393  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|edge_counter[11]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.227      ; 0.704      ;
; 0.395  ; sd_controller:sd_contr|edge_counter[9]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.554      ; 1.033      ;
; 0.395  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|edge_counter[10]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.227      ; 0.706      ;
; 0.396  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|edge_counter[12]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.227      ; 0.707      ;
; 0.405  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|edge_counter[11]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.227      ; 0.716      ;
; 0.406  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|edge_counter[13]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.227      ; 0.717      ;
; 0.406  ; sd_controller:sd_contr|edge_counter[4]               ; sd_controller:sd_contr|edge_counter[9]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.227      ; 0.717      ;
; 0.408  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|edge_counter[12]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.227      ; 0.719      ;
; 0.409  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|edge_counter[14]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.227      ; 0.720      ;
; 0.409  ; sd_controller:sd_contr|edge_counter[4]               ; sd_controller:sd_contr|edge_counter[10]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.227      ; 0.720      ;
; 0.432  ; sd_controller:sd_contr|edge_detect:edged|out_bits[1] ; sd_controller:sd_contr|state                         ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.141     ; 0.375      ;
; 0.444  ; sd_controller:sd_contr|edge_counter[11]              ; sd_controller:sd_contr|edge_counter[12]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.046      ; 0.574      ;
; 0.444  ; sd_controller:sd_contr|edge_counter[13]              ; sd_controller:sd_contr|edge_counter[14]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.046      ; 0.574      ;
; 0.445  ; sd_controller:sd_contr|edge_counter[9]               ; sd_controller:sd_contr|edge_counter[10]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.046      ; 0.575      ;
; 0.449  ; clock_divisor:clk_div|count_update[13]               ; clock_divisor:clk_div|count_update[14]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.574      ;
; 0.449  ; clock_divisor:clk_div|count_update[1]                ; clock_divisor:clk_div|count_update[2]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.574      ;
; 0.449  ; clock_divisor:clk_div|count_update[11]               ; clock_divisor:clk_div|count_update[12]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.574      ;
; 0.450  ; clock_divisor:clk_div|count_update[9]                ; clock_divisor:clk_div|count_update[10]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.575      ;
; 0.452  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|edge_counter[6]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.038      ; 0.574      ;
; 0.452  ; sd_controller:sd_contr|edge_counter[3]               ; sd_controller:sd_contr|edge_counter[4]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.038      ; 0.574      ;
; 0.452  ; sd_controller:sd_contr|edge_counter[1]               ; sd_controller:sd_contr|edge_counter[2]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.038      ; 0.574      ;
; 0.453  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|edge_counter[8]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.038      ; 0.575      ;
; 0.455  ; sd_controller:sd_contr|edge_counter[14]              ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.046      ; 0.585      ;
; 0.456  ; sd_controller:sd_contr|edge_counter[10]              ; sd_controller:sd_contr|edge_counter[11]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.046      ; 0.586      ;
; 0.456  ; sd_controller:sd_contr|edge_counter[12]              ; sd_controller:sd_contr|edge_counter[13]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.046      ; 0.586      ;
; 0.458  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|edge_counter[11]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.227      ; 0.769      ;
; 0.458  ; sd_controller:sd_contr|edge_counter[3]               ; sd_controller:sd_contr|edge_counter[9]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.227      ; 0.769      ;
; 0.459  ; clock_divisor:clk_div|count_update[0]                ; clock_divisor:clk_div|count_update[1]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.584      ;
; 0.459  ; sd_controller:sd_contr|edge_counter[10]              ; sd_controller:sd_contr|edge_counter[12]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.046      ; 0.589      ;
; 0.459  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|edge_counter[13]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.227      ; 0.770      ;
; 0.459  ; sd_controller:sd_contr|edge_counter[12]              ; sd_controller:sd_contr|edge_counter[14]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.046      ; 0.589      ;
; 0.460  ; clock_divisor:clk_div|count_update[14]               ; clock_divisor:clk_div|count_update[15]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.585      ;
; 0.460  ; clock_divisor:clk_div|count_update[4]                ; clock_divisor:clk_div|count_update[5]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.585      ;
; 0.460  ; clock_divisor:clk_div|count_update[8]                ; clock_divisor:clk_div|count_update[9]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.585      ;
; 0.461  ; clock_divisor:clk_div|count_update[12]               ; clock_divisor:clk_div|count_update[13]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.586      ;
; 0.461  ; clock_divisor:clk_div|count_update[10]               ; clock_divisor:clk_div|count_update[11]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.586      ;
; 0.461  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|edge_counter[12]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.227      ; 0.772      ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_divisor:clk_div|clk_250k'                                                                                                                                                                                             ;
+-------+---------------------------------------------------------------+-------------------------------------------------------+-----------------------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                     ; To Node                                               ; Launch Clock                                  ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------+-------------------------------------------------------+-----------------------------------------------+--------------------------------+--------------+------------+------------+
; 0.175 ; sd_interface:sd_int|init_block:init|CS_bit                    ; sd_interface:sd_int|init_block:init|CS_bit            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; sd_interface:sd_int|init_block:init|MOSI[0]                   ; sd_interface:sd_int|init_block:init|MOSI[0]           ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.048      ; 0.307      ;
; 0.185 ; sd_interface:sd_int|init_block:init|test_out                  ; sd_interface:sd_int|init_block:init|test_out          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.038      ; 0.307      ;
; 0.209 ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; sd_interface:sd_int|init_block:init|state.END         ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; -0.126     ; 0.187      ;
; 0.217 ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; sd_interface:sd_int|init_block:init|state.SEND_CMD0   ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; -0.134     ; 0.187      ;
; 0.222 ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; sd_interface:sd_int|init_block:init|state.READ_RESP   ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; -0.137     ; 0.189      ;
; 0.249 ; sd_interface:sd_int|init_block:init|MOSI[37]                  ; sd_interface:sd_int|init_block:init|MOSI[38]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.040      ; 0.373      ;
; 0.249 ; sd_interface:sd_int|init_block:init|MOSI[35]                  ; sd_interface:sd_int|init_block:init|MOSI[36]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.040      ; 0.373      ;
; 0.249 ; sd_interface:sd_int|init_block:init|MOSI[21]                  ; sd_interface:sd_int|init_block:init|MOSI[22]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.040      ; 0.373      ;
; 0.250 ; sd_interface:sd_int|init_block:init|MOSI[46]                  ; sd_interface:sd_int|init_block:init|MOSI[47]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.040      ; 0.374      ;
; 0.250 ; sd_interface:sd_int|init_block:init|MOSI[33]                  ; sd_interface:sd_int|init_block:init|MOSI[34]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.040      ; 0.374      ;
; 0.250 ; sd_interface:sd_int|init_block:init|MOSI[25]                  ; sd_interface:sd_int|init_block:init|MOSI[26]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.040      ; 0.374      ;
; 0.250 ; sd_interface:sd_int|init_block:init|MOSI[24]                  ; sd_interface:sd_int|init_block:init|MOSI[25]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.040      ; 0.374      ;
; 0.250 ; sd_interface:sd_int|init_block:init|MOSI[19]                  ; sd_interface:sd_int|init_block:init|MOSI[20]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.040      ; 0.374      ;
; 0.250 ; sd_interface:sd_int|init_block:init|MOSI[18]                  ; sd_interface:sd_int|init_block:init|MOSI[19]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.040      ; 0.374      ;
; 0.251 ; sd_interface:sd_int|init_block:init|MOSI[17]                  ; sd_interface:sd_int|init_block:init|MOSI[18]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.040      ; 0.375      ;
; 0.261 ; sd_interface:sd_int|init_block:init|recv_data[6]              ; sd_interface:sd_int|init_block:init|recv_data[7]      ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.039      ; 0.384      ;
; 0.261 ; sd_interface:sd_int|init_block:init|recv_data[1]              ; sd_interface:sd_int|init_block:init|recv_data[2]      ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.039      ; 0.384      ;
; 0.262 ; sd_interface:sd_int|init_block:init|recv_data[11]             ; sd_interface:sd_int|init_block:init|recv_data[12]     ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.039      ; 0.385      ;
; 0.263 ; sd_interface:sd_int|init_block:init|recv_data[10]             ; sd_interface:sd_int|init_block:init|recv_data[11]     ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.039      ; 0.386      ;
; 0.265 ; sd_interface:sd_int|init_block:init|recv_data[3]              ; sd_interface:sd_int|init_block:init|recv_data[4]      ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.039      ; 0.388      ;
; 0.282 ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; sd_interface:sd_int|init_block:init|state.00          ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; -0.195     ; 0.191      ;
; 0.290 ; sd_interface:sd_int|init_block:init|MOSI[30]                  ; sd_interface:sd_int|init_block:init|MOSI[31]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.040      ; 0.414      ;
; 0.290 ; sd_interface:sd_int|init_block:init|MOSI[23]                  ; sd_interface:sd_int|init_block:init|MOSI[24]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.040      ; 0.414      ;
; 0.291 ; sd_interface:sd_int|init_block:init|MOSI[39]                  ; sd_interface:sd_int|init_block:init|MOSI[40]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.040      ; 0.415      ;
; 0.291 ; sd_interface:sd_int|init_block:init|MOSI[28]                  ; sd_interface:sd_int|init_block:init|MOSI[29]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.040      ; 0.415      ;
; 0.291 ; sd_interface:sd_int|init_block:init|MOSI[27]                  ; sd_interface:sd_int|init_block:init|MOSI[28]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.040      ; 0.415      ;
; 0.291 ; sd_interface:sd_int|init_block:init|MOSI[13]                  ; sd_interface:sd_int|init_block:init|MOSI[14]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.040      ; 0.415      ;
; 0.291 ; sd_interface:sd_int|init_block:init|MOSI[5]                   ; sd_interface:sd_int|init_block:init|MOSI[6]           ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.040      ; 0.415      ;
; 0.292 ; sd_interface:sd_int|init_block:init|MOSI[40]                  ; sd_interface:sd_int|init_block:init|MOSI[41]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.040      ; 0.416      ;
; 0.292 ; sd_interface:sd_int|init_block:init|MOSI[22]                  ; sd_interface:sd_int|init_block:init|MOSI[23]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.040      ; 0.416      ;
; 0.292 ; sd_interface:sd_int|init_block:init|MOSI[20]                  ; sd_interface:sd_int|init_block:init|MOSI[21]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.040      ; 0.416      ;
; 0.292 ; sd_interface:sd_int|init_block:init|MOSI[10]                  ; sd_interface:sd_int|init_block:init|MOSI[11]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.040      ; 0.416      ;
; 0.293 ; sd_interface:sd_int|init_block:init|MOSI[43]                  ; sd_interface:sd_int|init_block:init|MOSI[44]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.040      ; 0.417      ;
; 0.293 ; sd_interface:sd_int|init_block:init|MOSI[42]                  ; sd_interface:sd_int|init_block:init|MOSI[43]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.040      ; 0.417      ;
; 0.293 ; sd_interface:sd_int|init_block:init|MOSI[36]                  ; sd_interface:sd_int|init_block:init|MOSI[37]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.040      ; 0.417      ;
; 0.293 ; sd_interface:sd_int|init_block:init|MOSI[29]                  ; sd_interface:sd_int|init_block:init|MOSI[30]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.040      ; 0.417      ;
; 0.293 ; sd_interface:sd_int|init_block:init|MOSI[15]                  ; sd_interface:sd_int|init_block:init|MOSI[16]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.040      ; 0.417      ;
; 0.293 ; sd_interface:sd_int|init_block:init|MOSI[14]                  ; sd_interface:sd_int|init_block:init|MOSI[15]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.040      ; 0.417      ;
; 0.293 ; sd_interface:sd_int|init_block:init|MOSI[11]                  ; sd_interface:sd_int|init_block:init|MOSI[12]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.040      ; 0.417      ;
; 0.294 ; sd_interface:sd_int|init_block:init|MOSI[41]                  ; sd_interface:sd_int|init_block:init|MOSI[42]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.040      ; 0.418      ;
; 0.294 ; sd_interface:sd_int|init_block:init|MOSI[31]                  ; sd_interface:sd_int|init_block:init|MOSI[32]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.040      ; 0.418      ;
; 0.294 ; sd_interface:sd_int|init_block:init|MOSI[26]                  ; sd_interface:sd_int|init_block:init|MOSI[27]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.040      ; 0.418      ;
; 0.294 ; sd_interface:sd_int|init_block:init|MOSI[12]                  ; sd_interface:sd_int|init_block:init|MOSI[13]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.040      ; 0.418      ;
; 0.294 ; sd_interface:sd_int|init_block:init|MOSI[9]                   ; sd_interface:sd_int|init_block:init|MOSI[10]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.040      ; 0.418      ;
; 0.294 ; sd_interface:sd_int|init_block:init|MOSI[8]                   ; sd_interface:sd_int|init_block:init|MOSI[9]           ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.040      ; 0.418      ;
; 0.294 ; sd_interface:sd_int|init_block:init|MOSI[2]                   ; sd_interface:sd_int|init_block:init|MOSI[3]           ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.048      ; 0.426      ;
; 0.296 ; sd_interface:sd_int|init_block:init|clock_counter[15]         ; sd_interface:sd_int|init_block:init|clock_counter[15] ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.037      ; 0.417      ;
; 0.296 ; sd_interface:sd_int|init_block:init|MOSI[1]                   ; sd_interface:sd_int|init_block:init|MOSI[2]           ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.048      ; 0.428      ;
; 0.303 ; sd_interface:sd_int|init_block:init|recv_data[9]              ; sd_interface:sd_int|init_block:init|recv_data[10]     ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.039      ; 0.426      ;
; 0.304 ; sd_interface:sd_int|init_block:init|recv_data[13]             ; sd_interface:sd_int|init_block:init|recv_data[14]     ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.039      ; 0.427      ;
; 0.304 ; sd_interface:sd_int|init_block:init|recv_data[12]             ; sd_interface:sd_int|init_block:init|recv_data[13]     ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.039      ; 0.427      ;
; 0.304 ; sd_interface:sd_int|init_block:init|MOSI[7]                   ; sd_interface:sd_int|init_block:init|MOSI[8]           ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.040      ; 0.428      ;
; 0.304 ; sd_interface:sd_int|init_block:init|MOSI[4]                   ; sd_interface:sd_int|init_block:init|MOSI[5]           ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.040      ; 0.428      ;
; 0.304 ; sd_interface:sd_int|init_block:init|recv_data[7]              ; sd_interface:sd_int|init_block:init|recv_data[8]      ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.039      ; 0.427      ;
; 0.304 ; sd_interface:sd_int|init_block:init|recv_data[2]              ; sd_interface:sd_int|init_block:init|recv_data[3]      ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.039      ; 0.427      ;
; 0.305 ; sd_interface:sd_int|init_block:init|clock_counter[11]         ; sd_interface:sd_int|init_block:init|clock_counter[11] ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; sd_interface:sd_int|init_block:init|MOSI[6]                   ; sd_interface:sd_int|init_block:init|MOSI[7]           ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.040      ; 0.429      ;
; 0.305 ; sd_interface:sd_int|init_block:init|recv_data[0]              ; sd_interface:sd_int|init_block:init|recv_data[1]      ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.039      ; 0.428      ;
; 0.306 ; sd_interface:sd_int|init_block:init|recv_data[8]              ; sd_interface:sd_int|init_block:init|recv_data[9]      ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.039      ; 0.429      ;
; 0.306 ; sd_interface:sd_int|init_block:init|MOSI[45]                  ; sd_interface:sd_int|init_block:init|MOSI[46]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.040      ; 0.430      ;
; 0.307 ; sd_interface:sd_int|init_block:init|recv_data[4]              ; sd_interface:sd_int|init_block:init|recv_data[5]      ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.039      ; 0.430      ;
; 0.315 ; sd_interface:sd_int|init_block:init|MOSI[44]                  ; sd_interface:sd_int|init_block:init|MOSI[45]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.040      ; 0.439      ;
; 0.316 ; sd_interface:sd_int|init_block:init|clock_counter[6]          ; sd_interface:sd_int|init_block:init|activator         ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.030      ; 0.430      ;
; 0.316 ; sd_interface:sd_int|init_block:init|MOSI[34]                  ; sd_interface:sd_int|init_block:init|MOSI[35]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.040      ; 0.440      ;
; 0.318 ; sd_interface:sd_int|init_block:init|MOSI[38]                  ; sd_interface:sd_int|init_block:init|MOSI[39]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.040      ; 0.442      ;
; 0.337 ; sd_interface:sd_int|init_block:init|recv_data[14]             ; sd_interface:sd_int|init_block:init|recv_data[15]     ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.045      ; 0.466      ;
; 0.364 ; sd_interface:sd_int|init_block:init|recv_data[5]              ; sd_interface:sd_int|init_block:init|recv_data[6]      ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.039      ; 0.487      ;
; 0.369 ; sd_interface:sd_int|init_block:init|MOSI[32]                  ; sd_interface:sd_int|init_block:init|MOSI[33]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.042      ; 0.495      ;
; 0.392 ; sd_interface:sd_int|init_block:init|MOSI[0]                   ; sd_interface:sd_int|init_block:init|MOSI[1]           ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.068      ; 0.544      ;
; 0.394 ; sd_interface:sd_int|init_block:init|clock_counter[14]         ; sd_interface:sd_int|init_block:init|clock_counter[14] ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.037      ; 0.515      ;
; 0.431 ; sd_interface:sd_int|init_block:init|MOSI[16]                  ; sd_interface:sd_int|init_block:init|MOSI[17]          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.036      ; 0.551      ;
; 0.452 ; sd_interface:sd_int|init_block:init|clock_counter[7]          ; sd_interface:sd_int|init_block:init|activator         ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.038      ; 0.574      ;
; 0.457 ; sd_interface:sd_int|init_block:init|response[3]               ; sd_interface:sd_int|init_block:init|test_out          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.040      ; 0.581      ;
; 0.463 ; sd_interface:sd_int|init_block:init|clock_counter[11]         ; sd_interface:sd_int|init_block:init|clock_counter[12] ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.037      ; 0.584      ;
; 0.466 ; sd_interface:sd_int|init_block:init|clock_counter[11]         ; sd_interface:sd_int|init_block:init|clock_counter[13] ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.037      ; 0.587      ;
; 0.482 ; sd_interface:sd_int|init_block:init|clock_counter[13]         ; sd_interface:sd_int|init_block:init|clock_counter[13] ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.037      ; 0.603      ;
; 0.511 ; sd_interface:sd_int|init_block:init|clock_counter[12]         ; sd_interface:sd_int|init_block:init|clock_counter[12] ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.037      ; 0.632      ;
; 0.514 ; sd_interface:sd_int|init_block:init|response[2]               ; sd_interface:sd_int|init_block:init|test_out          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.040      ; 0.638      ;
; 0.526 ; sd_interface:sd_int|init_block:init|MOSI[3]                   ; sd_interface:sd_int|init_block:init|MOSI[4]           ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; -0.181     ; 0.429      ;
; 0.529 ; sd_interface:sd_int|init_block:init|clock_counter[11]         ; sd_interface:sd_int|init_block:init|clock_counter[14] ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.037      ; 0.650      ;
; 0.532 ; sd_interface:sd_int|init_block:init|clock_counter[11]         ; sd_interface:sd_int|init_block:init|clock_counter[15] ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.037      ; 0.653      ;
; 0.535 ; sd_interface:sd_int|init_block:init|clock_counter[9]          ; sd_interface:sd_int|init_block:init|clock_counter[11] ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.042      ; 0.661      ;
; 0.537 ; sd_interface:sd_int|init_block:init|clock_counter[10]         ; sd_interface:sd_int|init_block:init|clock_counter[11] ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.042      ; 0.663      ;
; 0.543 ; sd_interface:sd_int|init_block:init|clock_counter[14]         ; sd_interface:sd_int|init_block:init|clock_counter[15] ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.037      ; 0.664      ;
; 0.574 ; sd_interface:sd_int|init_block:init|response[7]               ; sd_interface:sd_int|init_block:init|test_out          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.040      ; 0.698      ;
; 0.580 ; sd_interface:sd_int|init_block:init|clock_counter[10]         ; sd_interface:sd_int|init_block:init|activator         ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.038      ; 0.702      ;
; 0.598 ; sd_interface:sd_int|init_block:init|clock_counter[9]          ; sd_interface:sd_int|init_block:init|clock_counter[12] ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.042      ; 0.724      ;
; 0.600 ; sd_interface:sd_int|init_block:init|clock_counter[10]         ; sd_interface:sd_int|init_block:init|clock_counter[12] ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.042      ; 0.726      ;
; 0.601 ; sd_interface:sd_int|init_block:init|clock_counter[9]          ; sd_interface:sd_int|init_block:init|clock_counter[13] ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.042      ; 0.727      ;
; 0.603 ; sd_interface:sd_int|init_block:init|clock_counter[10]         ; sd_interface:sd_int|init_block:init|clock_counter[13] ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.042      ; 0.729      ;
; 0.606 ; sd_interface:sd_int|init_block:init|response[1]               ; sd_interface:sd_int|init_block:init|test_out          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.040      ; 0.730      ;
; 0.616 ; sd_interface:sd_int|init_block:init|clock_counter[5]          ; sd_interface:sd_int|init_block:init|activator         ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.038      ; 0.738      ;
; 0.624 ; sd_interface:sd_int|init_block:init|response[5]               ; sd_interface:sd_int|init_block:init|test_out          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.040      ; 0.748      ;
; 0.629 ; sd_interface:sd_int|init_block:init|response[0]               ; sd_interface:sd_int|init_block:init|test_out          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.040      ; 0.753      ;
; 0.640 ; sd_interface:sd_int|init_block:init|clock_counter[13]         ; sd_interface:sd_int|init_block:init|clock_counter[14] ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.037      ; 0.761      ;
; 0.642 ; sd_interface:sd_int|init_block:init|clock_counter[1]          ; sd_interface:sd_int|init_block:init|activator         ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.038      ; 0.764      ;
; 0.643 ; sd_interface:sd_int|init_block:init|clock_counter[13]         ; sd_interface:sd_int|init_block:init|clock_counter[15] ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.037      ; 0.764      ;
; 0.660 ; sd_interface:sd_int|init_block:init|clock_counter[12]         ; sd_interface:sd_int|init_block:init|clock_counter[13] ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.037      ; 0.781      ;
; 0.664 ; sd_interface:sd_int|init_block:init|clock_counter[9]          ; sd_interface:sd_int|init_block:init|clock_counter[14] ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.042      ; 0.790      ;
+-------+---------------------------------------------------------------+-------------------------------------------------------+-----------------------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'sd_interface:sd_int|init_block:init|state.END'                                                                                                                                                                              ;
+-------+-------------------------------------------------------+---------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                                       ; Launch Clock                   ; Latch Clock                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+---------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+
; 0.284 ; sd_interface:sd_int|init_block:init|state.SEND_CMD0   ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.312      ; 0.616      ;
; 0.295 ; sd_interface:sd_int|init_block:init|state.READ_RESP   ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.312      ; 0.627      ;
; 0.310 ; sd_interface:sd_int|init_block:init|state.SEND_CMD0   ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.309      ; 0.639      ;
; 0.338 ; sd_interface:sd_int|init_block:init|state.SEND_CMD0   ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.381      ; 0.739      ;
; 0.372 ; sd_interface:sd_int|init_block:init|state.READ_RESP   ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.381      ; 0.773      ;
; 0.386 ; sd_interface:sd_int|init_block:init|state.READ_RESP   ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.307      ; 0.713      ;
; 0.557 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.385      ; 0.962      ;
; 0.565 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.385      ; 0.970      ;
; 0.580 ; sd_interface:sd_int|init_block:init|clock_counter[10] ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.385      ; 0.985      ;
; 0.616 ; sd_interface:sd_int|init_block:init|state.00          ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.313      ; 0.949      ;
; 0.616 ; sd_interface:sd_int|init_block:init|clock_counter[5]  ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.385      ; 1.021      ;
; 0.644 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.377      ; 1.041      ;
; 0.664 ; sd_interface:sd_int|init_block:init|clock_counter[6]  ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.308      ; 0.992      ;
; 0.683 ; sd_interface:sd_int|init_block:init|clock_counter[6]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.305      ; 1.008      ;
; 0.711 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.380      ; 1.111      ;
; 0.733 ; sd_interface:sd_int|init_block:init|clock_counter[6]  ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.377      ; 1.130      ;
; 0.743 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.385      ; 1.148      ;
; 0.753 ; sd_interface:sd_int|init_block:init|clock_counter[10] ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.316      ; 1.089      ;
; 0.755 ; sd_interface:sd_int|init_block:init|clock_counter[10] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.313      ; 1.088      ;
; 0.760 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.308      ; 1.088      ;
; 0.771 ; sd_interface:sd_int|init_block:init|clock_counter[5]  ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.311      ; 1.102      ;
; 0.779 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.305      ; 1.104      ;
; 0.783 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.380      ; 1.183      ;
; 0.783 ; sd_interface:sd_int|init_block:init|clock_counter[5]  ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.316      ; 1.119      ;
; 0.785 ; sd_interface:sd_int|init_block:init|clock_counter[5]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.313      ; 1.118      ;
; 0.825 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.385      ; 1.230      ;
; 0.829 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.380      ; 1.229      ;
; 0.830 ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.385      ; 1.235      ;
; 0.835 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.316      ; 1.171      ;
; 0.837 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.311      ; 1.168      ;
; 0.852 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.311      ; 1.183      ;
; 0.853 ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.385      ; 1.258      ;
; 0.856 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.308      ; 1.184      ;
; 0.856 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.316      ; 1.192      ;
; 0.858 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.313      ; 1.191      ;
; 0.864 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.313      ; 1.197      ;
; 0.874 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.316      ; 1.210      ;
; 0.885 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.313      ; 1.218      ;
; 0.888 ; sd_interface:sd_int|init_block:init|clock_counter[10] ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.311      ; 1.219      ;
; 0.927 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.380      ; 1.327      ;
; 0.932 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.380      ; 1.332      ;
; 0.934 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.311      ; 1.265      ;
; 0.953 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.308      ; 1.281      ;
; 0.964 ; sd_interface:sd_int|init_block:init|clock_counter[6]  ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.303      ; 1.287      ;
; 0.967 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.306      ; 1.293      ;
; 0.976 ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.316      ; 1.312      ;
; 0.983 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.311      ; 1.314      ;
; 0.985 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.316      ; 1.321      ;
; 0.985 ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.313      ; 1.318      ;
; 0.994 ; sd_interface:sd_int|init_block:init|clock_counter[8]  ; sd_interface:sd_int|init_block:init|next_state.00_1591        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.377      ; 1.391      ;
; 1.002 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.311      ; 1.333      ;
; 1.002 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.308      ; 1.330      ;
; 1.011 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.303      ; 1.334      ;
; 1.012 ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.316      ; 1.348      ;
; 1.014 ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.313      ; 1.347      ;
; 1.042 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.311      ; 1.373      ;
; 1.060 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.311      ; 1.391      ;
; 1.064 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.306      ; 1.390      ;
; 1.065 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.313      ; 1.398      ;
; 1.066 ; sd_interface:sd_int|init_block:init|clock_counter[8]  ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.308      ; 1.394      ;
; 1.068 ; sd_interface:sd_int|init_block:init|clock_counter[8]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.305      ; 1.393      ;
; 1.072 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.311      ; 1.403      ;
; 1.073 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.311      ; 1.404      ;
; 1.091 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.308      ; 1.419      ;
; 1.092 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.308      ; 1.420      ;
; 1.106 ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.311      ; 1.437      ;
; 1.113 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.306      ; 1.439      ;
; 1.198 ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.311      ; 1.529      ;
; 1.202 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.306      ; 1.528      ;
; 1.203 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.306      ; 1.529      ;
; 1.226 ; sd_interface:sd_int|init_block:init|clock_counter[8]  ; sd_interface:sd_int|init_block:init|next_state.END_1567       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.303      ; 1.549      ;
+-------+-------------------------------------------------------+---------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                    ;
+--------+--------------+----------------+-----------------+----------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+-----------------+----------+------------+------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLOCK_50 ; Rise       ; CLOCK_50                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|clk_250k                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[10]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[11]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[12]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[13]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[14]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[15]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[6]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[7]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[8]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[9]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[10]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[11]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[12]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[13]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[14]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[15]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[8]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[9]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_detect:edged|out_bits[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_detect:edged|out_bits[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|gate_signal                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|state                         ;
; -0.248 ; -0.064       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[10]              ;
; -0.248 ; -0.064       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[11]              ;
; -0.248 ; -0.064       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[12]              ;
; -0.248 ; -0.064       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[13]              ;
; -0.248 ; -0.064       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[14]              ;
; -0.248 ; -0.064       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[15]              ;
; -0.248 ; -0.064       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[9]               ;
; -0.244 ; -0.060       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_detect:edged|out_bits[1] ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_detect:edged|out_bits[0] ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[0]               ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[1]               ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[2]               ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[3]               ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[4]               ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[5]               ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[6]               ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[7]               ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[8]               ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|state                         ;
; -0.157 ; 0.027        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|clk_250k                       ;
; -0.157 ; 0.027        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[3]                ;
; -0.157 ; 0.027        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[6]                ;
; -0.157 ; 0.027        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[7]                ;
; -0.156 ; 0.028        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[0]                ;
; -0.156 ; 0.028        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[10]               ;
; -0.156 ; 0.028        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[11]               ;
; -0.156 ; 0.028        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[12]               ;
; -0.156 ; 0.028        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[13]               ;
; -0.156 ; 0.028        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[14]               ;
; -0.156 ; 0.028        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[15]               ;
; -0.156 ; 0.028        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[1]                ;
; -0.156 ; 0.028        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[2]                ;
; -0.156 ; 0.028        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[4]                ;
; -0.156 ; 0.028        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[5]                ;
; -0.156 ; 0.028        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[8]                ;
; -0.156 ; 0.028        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[9]                ;
; -0.068 ; -0.068       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[10]|clk                        ;
; -0.068 ; -0.068       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[11]|clk                        ;
; -0.068 ; -0.068       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[12]|clk                        ;
; -0.068 ; -0.068       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[13]|clk                        ;
; -0.068 ; -0.068       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[14]|clk                        ;
; -0.068 ; -0.068       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[15]|clk                        ;
; -0.068 ; -0.068       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[9]|clk                         ;
; -0.065 ; -0.065       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edged|out_bits[1]|clk                       ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[0]|clk                         ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[1]|clk                         ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[2]|clk                         ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[3]|clk                         ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[4]|clk                         ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[5]|clk                         ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[6]|clk                         ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[7]|clk                         ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[8]|clk                         ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edged|out_bits[0]|clk                       ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|state|clk                                   ;
; -0.052 ; -0.052       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                     ;
; -0.039 ; -0.039       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]                       ;
; -0.039 ; -0.039       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                         ;
; -0.036 ; 0.148        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|gate_signal                   ;
; 0.021  ; 0.021        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div|clk_250k|clk                                 ;
; 0.021  ; 0.021        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div|count_update[3]|clk                          ;
; 0.021  ; 0.021        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div|count_update[6]|clk                          ;
+--------+--------------+----------------+-----------------+----------+------------+------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock_divisor:clk_div|clk_250k'                                                                                ;
+--------+--------------+----------------+------------+--------------------------------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                          ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------+--------------------------------+------------+-------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|CS_bit            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[27]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[29]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[30]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[31]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[32]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[33]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[34]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[35]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[36]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[37]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[38]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[39]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[40]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[41]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[42]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[43]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[44]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[45]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[46]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[47]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI_bit          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|activator         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[13]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[14]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[15]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[9]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|state.00          ;
+--------+--------------+----------------+------------+--------------------------------+------------+-------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'sd_interface:sd_int|init_block:init|state.END'                                                                                             ;
+-------+--------------+----------------+------------------+-----------------------------------------------+------------+---------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                         ; Clock Edge ; Target                                                        ;
+-------+--------------+----------------+------------------+-----------------------------------------------+------------+---------------------------------------------------------------+
; 0.313 ; 0.313        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.00_1591        ;
; 0.315 ; 0.315        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.00_1591|dataa                          ;
; 0.321 ; 0.321        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.READ_RESP_1575|datac                   ;
; 0.321 ; 0.321        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.SEND_CMD0_1583|datac                   ;
; 0.324 ; 0.324        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.END_1567|datac                         ;
; 0.327 ; 0.327        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ;
; 0.327 ; 0.327        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ;
; 0.330 ; 0.330        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.END_1567       ;
; 0.357 ; 0.357        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END~clkctrl|inclk[0]                        ;
; 0.357 ; 0.357        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END~clkctrl|outclk                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END|q                                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END|q                                       ;
; 0.637 ; 0.637        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END~clkctrl|inclk[0]                        ;
; 0.637 ; 0.637        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END~clkctrl|outclk                          ;
; 0.663 ; 0.663        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.END_1567       ;
; 0.665 ; 0.665        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1575 ;
; 0.665 ; 0.665        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1583 ;
; 0.669 ; 0.669        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.END_1567|datac                         ;
; 0.671 ; 0.671        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.READ_RESP_1575|datac                   ;
; 0.671 ; 0.671        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.SEND_CMD0_1583|datac                   ;
; 0.678 ; 0.678        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.00_1591|dataa                          ;
; 0.686 ; 0.686        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.00_1591        ;
+-------+--------------+----------------+------------------+-----------------------------------------------+------------+---------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; KEY[*]     ; CLOCK_50                       ; 1.790 ; 2.633 ; Rise       ; CLOCK_50                       ;
;  KEY[2]    ; CLOCK_50                       ; 1.721 ; 2.544 ; Rise       ; CLOCK_50                       ;
;  KEY[3]    ; CLOCK_50                       ; 1.790 ; 2.633 ; Rise       ; CLOCK_50                       ;
; KEY[*]     ; clock_divisor:clk_div|clk_250k ; 1.148 ; 2.000 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  KEY[2]    ; clock_divisor:clk_div|clk_250k ; 1.148 ; 2.000 ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; 1.139 ; 2.114 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[0] ; clock_divisor:clk_div|clk_250k ; 1.139 ; 2.114 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                  ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; KEY[*]     ; CLOCK_50                       ; -0.575 ; -1.422 ; Rise       ; CLOCK_50                       ;
;  KEY[2]    ; CLOCK_50                       ; -1.348 ; -2.139 ; Rise       ; CLOCK_50                       ;
;  KEY[3]    ; CLOCK_50                       ; -0.575 ; -1.422 ; Rise       ; CLOCK_50                       ;
; KEY[*]     ; clock_divisor:clk_div|clk_250k ; -0.577 ; -1.386 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  KEY[2]    ; clock_divisor:clk_div|clk_250k ; -0.577 ; -1.386 ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; -0.842 ; -1.793 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[0] ; clock_divisor:clk_div|clk_250k ; -0.842 ; -1.793 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; LEDR[*]    ; clock_divisor:clk_div|clk_250k ; 6.384 ; 6.258 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[0]   ; clock_divisor:clk_div|clk_250k ; 5.205 ; 5.367 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[1]   ; clock_divisor:clk_div|clk_250k ; 4.469 ; 4.532 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[2]   ; clock_divisor:clk_div|clk_250k ; 4.846 ; 4.952 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[3]   ; clock_divisor:clk_div|clk_250k ; 4.889 ; 5.007 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[4]   ; clock_divisor:clk_div|clk_250k ; 4.623 ; 4.691 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[5]   ; clock_divisor:clk_div|clk_250k ; 4.658 ; 4.747 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[6]   ; clock_divisor:clk_div|clk_250k ; 4.948 ; 5.100 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[7]   ; clock_divisor:clk_div|clk_250k ; 4.817 ; 4.929 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[8]   ; clock_divisor:clk_div|clk_250k ; 4.792 ; 4.920 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[9]   ; clock_divisor:clk_div|clk_250k ; 6.054 ; 5.888 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[10]  ; clock_divisor:clk_div|clk_250k ; 5.428 ; 5.641 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[11]  ; clock_divisor:clk_div|clk_250k ; 5.014 ; 5.150 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[12]  ; clock_divisor:clk_div|clk_250k ; 4.897 ; 5.025 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[13]  ; clock_divisor:clk_div|clk_250k ; 4.608 ; 4.705 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[14]  ; clock_divisor:clk_div|clk_250k ; 4.504 ; 4.577 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[15]  ; clock_divisor:clk_div|clk_250k ; 6.384 ; 6.258 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[17]  ; clock_divisor:clk_div|clk_250k ; 5.364 ; 5.583 ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ; 5.430 ;       ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ;       ; 5.952 ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_CMD     ; clock_divisor:clk_div|clk_250k ; 5.388 ; 5.575 ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; 7.391 ; 7.773 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[3] ; clock_divisor:clk_div|clk_250k ; 7.391 ; 7.773 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; LEDR[*]    ; clock_divisor:clk_div|clk_250k ; 4.304 ; 4.362 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[0]   ; clock_divisor:clk_div|clk_250k ; 5.013 ; 5.166 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[1]   ; clock_divisor:clk_div|clk_250k ; 4.304 ; 4.362 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[2]   ; clock_divisor:clk_div|clk_250k ; 4.666 ; 4.766 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[3]   ; clock_divisor:clk_div|clk_250k ; 4.707 ; 4.819 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[4]   ; clock_divisor:clk_div|clk_250k ; 4.452 ; 4.515 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[5]   ; clock_divisor:clk_div|clk_250k ; 4.486 ; 4.569 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[6]   ; clock_divisor:clk_div|clk_250k ; 4.765 ; 4.909 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[7]   ; clock_divisor:clk_div|clk_250k ; 4.639 ; 4.744 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[8]   ; clock_divisor:clk_div|clk_250k ; 4.612 ; 4.734 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[9]   ; clock_divisor:clk_div|clk_250k ; 5.886 ; 5.715 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[10]  ; clock_divisor:clk_div|clk_250k ; 5.224 ; 5.426 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[11]  ; clock_divisor:clk_div|clk_250k ; 4.827 ; 4.955 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[12]  ; clock_divisor:clk_div|clk_250k ; 4.715 ; 4.836 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[13]  ; clock_divisor:clk_div|clk_250k ; 4.437 ; 4.528 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[14]  ; clock_divisor:clk_div|clk_250k ; 4.337 ; 4.405 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[15]  ; clock_divisor:clk_div|clk_250k ; 6.202 ; 6.070 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[17]  ; clock_divisor:clk_div|clk_250k ; 5.163 ; 5.372 ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ; 5.234 ;       ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ;       ; 5.733 ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_CMD     ; clock_divisor:clk_div|clk_250k ; 5.185 ; 5.363 ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; 7.109 ; 7.473 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[3] ; clock_divisor:clk_div|clk_250k ; 7.109 ; 7.473 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                           ;
+------------------------------------------------+----------+--------+----------+---------+---------------------+
; Clock                                          ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                               ; -4.581   ; -1.326 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50                                      ; -2.156   ; -1.326 ; N/A      ; N/A     ; -3.000              ;
;  clock_divisor:clk_div|clk_250k                ; -4.581   ; 0.175  ; N/A      ; N/A     ; -1.285              ;
;  sd_interface:sd_int|init_block:init|state.END ; -3.454   ; 0.284  ; N/A      ; N/A     ; 0.313               ;
; Design-wide TNS                                ; -437.435 ; -1.36  ; 0.0      ; 0.0     ; -184.185            ;
;  CLOCK_50                                      ; -45.541  ; -1.360 ; N/A      ; N/A     ; -50.545             ;
;  clock_divisor:clk_div|clk_250k                ; -378.834 ; 0.000  ; N/A      ; N/A     ; -133.640            ;
;  sd_interface:sd_int|init_block:init|state.END ; -13.060  ; 0.000  ; N/A      ; N/A     ; 0.000               ;
+------------------------------------------------+----------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; KEY[*]     ; CLOCK_50                       ; 3.642 ; 4.189 ; Rise       ; CLOCK_50                       ;
;  KEY[2]    ; CLOCK_50                       ; 3.526 ; 4.068 ; Rise       ; CLOCK_50                       ;
;  KEY[3]    ; CLOCK_50                       ; 3.642 ; 4.189 ; Rise       ; CLOCK_50                       ;
; KEY[*]     ; clock_divisor:clk_div|clk_250k ; 2.464 ; 2.884 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  KEY[2]    ; clock_divisor:clk_div|clk_250k ; 2.464 ; 2.884 ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; 2.509 ; 3.137 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[0] ; clock_divisor:clk_div|clk_250k ; 2.509 ; 3.137 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                  ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; KEY[*]     ; CLOCK_50                       ; -0.575 ; -1.422 ; Rise       ; CLOCK_50                       ;
;  KEY[2]    ; CLOCK_50                       ; -1.348 ; -2.139 ; Rise       ; CLOCK_50                       ;
;  KEY[3]    ; CLOCK_50                       ; -0.575 ; -1.422 ; Rise       ; CLOCK_50                       ;
; KEY[*]     ; clock_divisor:clk_div|clk_250k ; -0.577 ; -1.386 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  KEY[2]    ; clock_divisor:clk_div|clk_250k ; -0.577 ; -1.386 ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; -0.842 ; -1.793 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[0] ; clock_divisor:clk_div|clk_250k ; -0.842 ; -1.793 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                       ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; LEDR[*]    ; clock_divisor:clk_div|clk_250k ; 11.438 ; 11.040 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[0]   ; clock_divisor:clk_div|clk_250k ; 9.952  ; 9.869  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[1]   ; clock_divisor:clk_div|clk_250k ; 8.536  ; 8.478  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[2]   ; clock_divisor:clk_div|clk_250k ; 9.339  ; 9.250  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[3]   ; clock_divisor:clk_div|clk_250k ; 9.394  ; 9.342  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[4]   ; clock_divisor:clk_div|clk_250k ; 8.832  ; 8.707  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[5]   ; clock_divisor:clk_div|clk_250k ; 8.888  ; 8.863  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[6]   ; clock_divisor:clk_div|clk_250k ; 9.424  ; 9.433  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[7]   ; clock_divisor:clk_div|clk_250k ; 9.219  ; 9.150  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[8]   ; clock_divisor:clk_div|clk_250k ; 9.196  ; 9.189  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[9]   ; clock_divisor:clk_div|clk_250k ; 10.725 ; 10.333 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[10]  ; clock_divisor:clk_div|clk_250k ; 10.461 ; 10.411 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[11]  ; clock_divisor:clk_div|clk_250k ; 9.580  ; 9.497  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[12]  ; clock_divisor:clk_div|clk_250k ; 9.386  ; 9.327  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[13]  ; clock_divisor:clk_div|clk_250k ; 8.831  ; 8.774  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[14]  ; clock_divisor:clk_div|clk_250k ; 8.557  ; 8.515  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[15]  ; clock_divisor:clk_div|clk_250k ; 11.438 ; 11.040 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[17]  ; clock_divisor:clk_div|clk_250k ; 10.281 ; 10.307 ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ; 10.353 ;        ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ;        ; 10.464 ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_CMD     ; clock_divisor:clk_div|clk_250k ; 10.099 ; 10.093 ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; 14.121 ; 14.002 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[3] ; clock_divisor:clk_div|clk_250k ; 14.121 ; 14.002 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; LEDR[*]    ; clock_divisor:clk_div|clk_250k ; 4.304 ; 4.362 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[0]   ; clock_divisor:clk_div|clk_250k ; 5.013 ; 5.166 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[1]   ; clock_divisor:clk_div|clk_250k ; 4.304 ; 4.362 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[2]   ; clock_divisor:clk_div|clk_250k ; 4.666 ; 4.766 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[3]   ; clock_divisor:clk_div|clk_250k ; 4.707 ; 4.819 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[4]   ; clock_divisor:clk_div|clk_250k ; 4.452 ; 4.515 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[5]   ; clock_divisor:clk_div|clk_250k ; 4.486 ; 4.569 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[6]   ; clock_divisor:clk_div|clk_250k ; 4.765 ; 4.909 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[7]   ; clock_divisor:clk_div|clk_250k ; 4.639 ; 4.744 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[8]   ; clock_divisor:clk_div|clk_250k ; 4.612 ; 4.734 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[9]   ; clock_divisor:clk_div|clk_250k ; 5.886 ; 5.715 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[10]  ; clock_divisor:clk_div|clk_250k ; 5.224 ; 5.426 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[11]  ; clock_divisor:clk_div|clk_250k ; 4.827 ; 4.955 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[12]  ; clock_divisor:clk_div|clk_250k ; 4.715 ; 4.836 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[13]  ; clock_divisor:clk_div|clk_250k ; 4.437 ; 4.528 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[14]  ; clock_divisor:clk_div|clk_250k ; 4.337 ; 4.405 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[15]  ; clock_divisor:clk_div|clk_250k ; 6.202 ; 6.070 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[17]  ; clock_divisor:clk_div|clk_250k ; 5.163 ; 5.372 ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ; 5.234 ;       ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ;       ; 5.733 ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_CMD     ; clock_divisor:clk_div|clk_250k ; 5.185 ; 5.363 ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; 7.109 ; 7.473 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[3] ; clock_divisor:clk_div|clk_250k ; 7.109 ; 7.473 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; SD_CLK        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SD_CMD        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[7]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[8]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[9]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[10]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[11]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[12]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[13]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[14]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[15]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[16]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[17]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SD_DAT[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SD_DAT[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SD_DAT[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SD_DAT[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SD_DAT[1]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SD_DAT[2]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SD_DAT[0]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SD_DAT[3]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[2]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK_50                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[3]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SD_CLK        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SD_CMD        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[8]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[9]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.09 V              ; -0.012 V            ; 0.232 V                              ; 0.268 V                              ; 4.75e-09 s                  ; 3.5e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.09 V             ; -0.012 V           ; 0.232 V                             ; 0.268 V                             ; 4.75e-09 s                 ; 3.5e-09 s                  ; Yes                       ; No                        ;
; LEDR[10]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[11]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[12]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[13]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[14]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[15]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.09 V              ; -0.012 V            ; 0.232 V                              ; 0.268 V                              ; 4.75e-09 s                  ; 3.5e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.09 V             ; -0.012 V           ; 0.232 V                             ; 0.268 V                             ; 4.75e-09 s                 ; 3.5e-09 s                  ; Yes                       ; No                        ;
; LEDR[16]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[17]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SD_DAT[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SD_DAT[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SD_DAT[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SD_DAT[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SD_CLK        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SD_CMD        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[8]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[9]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.08 V              ; -0.00581 V          ; 0.138 V                              ; 0.22 V                               ; 5.55e-09 s                  ; 4.38e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.9e-06 V                   ; 3.08 V             ; -0.00581 V         ; 0.138 V                             ; 0.22 V                              ; 5.55e-09 s                 ; 4.38e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[10]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[11]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[12]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[13]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[14]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[15]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.08 V              ; -0.00581 V          ; 0.138 V                              ; 0.22 V                               ; 5.55e-09 s                  ; 4.38e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.9e-06 V                   ; 3.08 V             ; -0.00581 V         ; 0.138 V                             ; 0.22 V                              ; 5.55e-09 s                 ; 4.38e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[16]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[17]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SD_DAT[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SD_DAT[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SD_DAT[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SD_DAT[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SD_CLK        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SD_CMD        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[8]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[9]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; LEDR[10]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[11]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[12]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[13]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[14]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[15]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; LEDR[16]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[17]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SD_DAT[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SD_DAT[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SD_DAT[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SD_DAT[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                           ;
+-----------------------------------------------+-----------------------------------------------+----------+----------+----------+----------+
; From Clock                                    ; To Clock                                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------+-----------------------------------------------+----------+----------+----------+----------+
; CLOCK_50                                      ; CLOCK_50                                      ; 387      ; 0        ; 0        ; 0        ;
; clock_divisor:clk_div|clk_250k                ; CLOCK_50                                      ; 10       ; 2        ; 0        ; 0        ;
; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k                ; 451      ; 16       ; 5608     ; 66       ;
; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k                ; 4        ; 0        ; 0        ; 0        ;
; clock_divisor:clk_div|clk_250k                ; sd_interface:sd_int|init_block:init|state.END ; 127      ; 0        ; 0        ; 0        ;
+-----------------------------------------------+-----------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                            ;
+-----------------------------------------------+-----------------------------------------------+----------+----------+----------+----------+
; From Clock                                    ; To Clock                                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------+-----------------------------------------------+----------+----------+----------+----------+
; CLOCK_50                                      ; CLOCK_50                                      ; 387      ; 0        ; 0        ; 0        ;
; clock_divisor:clk_div|clk_250k                ; CLOCK_50                                      ; 10       ; 2        ; 0        ; 0        ;
; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k                ; 451      ; 16       ; 5608     ; 66       ;
; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k                ; 4        ; 0        ; 0        ; 0        ;
; clock_divisor:clk_div|clk_250k                ; sd_interface:sd_int|init_block:init|state.END ; 127      ; 0        ; 0        ; 0        ;
+-----------------------------------------------+-----------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 73    ; 73   ;
; Unconstrained Output Ports      ; 20    ; 20   ;
; Unconstrained Output Port Paths ; 20    ; 20   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Tue Sep 01 03:24:22 2015
Info: Command: quartus_sta sd_card -c sd_card
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 4 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'sd_card.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_divisor:clk_div|clk_250k clock_divisor:clk_div|clk_250k
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name sd_interface:sd_int|init_block:init|state.END sd_interface:sd_int|init_block:init|state.END
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.581
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.581            -378.834 clock_divisor:clk_div|clk_250k 
    Info (332119):    -3.454             -13.060 sd_interface:sd_int|init_block:init|state.END 
    Info (332119):    -2.156             -45.541 CLOCK_50 
Info (332146): Worst-case hold slack is -1.326
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.326              -1.360 CLOCK_50 
    Info (332119):     0.391               0.000 clock_divisor:clk_div|clk_250k 
    Info (332119):     0.694               0.000 sd_interface:sd_int|init_block:init|state.END 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -50.545 CLOCK_50 
    Info (332119):    -1.285            -133.640 clock_divisor:clk_div|clk_250k 
    Info (332119):     0.432               0.000 sd_interface:sd_int|init_block:init|state.END 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.280
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.280            -347.904 clock_divisor:clk_div|clk_250k 
    Info (332119):    -3.081             -11.583 sd_interface:sd_int|init_block:init|state.END 
    Info (332119):    -1.916             -37.415 CLOCK_50 
Info (332146): Worst-case hold slack is -1.045
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.045              -1.045 CLOCK_50 
    Info (332119):     0.343               0.000 clock_divisor:clk_div|clk_250k 
    Info (332119):     0.636               0.000 sd_interface:sd_int|init_block:init|state.END 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -50.545 CLOCK_50 
    Info (332119):    -1.285            -133.640 clock_divisor:clk_div|clk_250k 
    Info (332119):     0.419               0.000 sd_interface:sd_int|init_block:init|state.END 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.914
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.914            -143.584 clock_divisor:clk_div|clk_250k 
    Info (332119):    -1.179              -4.218 sd_interface:sd_int|init_block:init|state.END 
    Info (332119):    -0.500              -4.737 CLOCK_50 
Info (332146): Worst-case hold slack is -0.925
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.925              -1.038 CLOCK_50 
    Info (332119):     0.175               0.000 clock_divisor:clk_div|clk_250k 
    Info (332119):     0.284               0.000 sd_interface:sd_int|init_block:init|state.END 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -48.479 CLOCK_50 
    Info (332119):    -1.000            -104.000 clock_divisor:clk_div|clk_250k 
    Info (332119):     0.313               0.000 sd_interface:sd_int|init_block:init|state.END 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 544 megabytes
    Info: Processing ended: Tue Sep 01 03:24:26 2015
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


