Timing Analyzer report for usb_capture
Mon Oct 09 23:11:48 2023
Quartus Prime Version 18.0.0 Build 614 04/24/2018 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'HSPI_CLK'
 14. Slow 1200mV 85C Model Setup: 'SPI_SCK'
 15. Slow 1200mV 85C Model Setup: 'hspi_master:hspi|ack'
 16. Slow 1200mV 85C Model Hold: 'HSPI_CLK'
 17. Slow 1200mV 85C Model Hold: 'SPI_SCK'
 18. Slow 1200mV 85C Model Hold: 'hspi_master:hspi|ack'
 19. Slow 1200mV 85C Model Recovery: 'SPI_SCK'
 20. Slow 1200mV 85C Model Recovery: 'HSPI_CLK'
 21. Slow 1200mV 85C Model Removal: 'HSPI_CLK'
 22. Slow 1200mV 85C Model Removal: 'SPI_SCK'
 23. Slow 1200mV 85C Model Metastability Summary
 24. Slow 1200mV 0C Model Fmax Summary
 25. Slow 1200mV 0C Model Setup Summary
 26. Slow 1200mV 0C Model Hold Summary
 27. Slow 1200mV 0C Model Recovery Summary
 28. Slow 1200mV 0C Model Removal Summary
 29. Slow 1200mV 0C Model Minimum Pulse Width Summary
 30. Slow 1200mV 0C Model Setup: 'HSPI_CLK'
 31. Slow 1200mV 0C Model Setup: 'SPI_SCK'
 32. Slow 1200mV 0C Model Setup: 'hspi_master:hspi|ack'
 33. Slow 1200mV 0C Model Hold: 'HSPI_CLK'
 34. Slow 1200mV 0C Model Hold: 'SPI_SCK'
 35. Slow 1200mV 0C Model Hold: 'hspi_master:hspi|ack'
 36. Slow 1200mV 0C Model Recovery: 'SPI_SCK'
 37. Slow 1200mV 0C Model Recovery: 'HSPI_CLK'
 38. Slow 1200mV 0C Model Removal: 'HSPI_CLK'
 39. Slow 1200mV 0C Model Removal: 'SPI_SCK'
 40. Slow 1200mV 0C Model Metastability Summary
 41. Fast 1200mV 0C Model Setup Summary
 42. Fast 1200mV 0C Model Hold Summary
 43. Fast 1200mV 0C Model Recovery Summary
 44. Fast 1200mV 0C Model Removal Summary
 45. Fast 1200mV 0C Model Minimum Pulse Width Summary
 46. Fast 1200mV 0C Model Setup: 'HSPI_CLK'
 47. Fast 1200mV 0C Model Setup: 'SPI_SCK'
 48. Fast 1200mV 0C Model Setup: 'hspi_master:hspi|ack'
 49. Fast 1200mV 0C Model Hold: 'HSPI_CLK'
 50. Fast 1200mV 0C Model Hold: 'SPI_SCK'
 51. Fast 1200mV 0C Model Hold: 'hspi_master:hspi|ack'
 52. Fast 1200mV 0C Model Recovery: 'SPI_SCK'
 53. Fast 1200mV 0C Model Recovery: 'HSPI_CLK'
 54. Fast 1200mV 0C Model Removal: 'SPI_SCK'
 55. Fast 1200mV 0C Model Removal: 'HSPI_CLK'
 56. Fast 1200mV 0C Model Metastability Summary
 57. Multicorner Timing Analysis Summary
 58. Board Trace Model Assignments
 59. Input Transition Times
 60. Signal Integrity Metrics (Slow 1200mv 0c Model)
 61. Signal Integrity Metrics (Slow 1200mv 85c Model)
 62. Signal Integrity Metrics (Fast 1200mv 0c Model)
 63. Setup Transfers
 64. Hold Transfers
 65. Recovery Transfers
 66. Removal Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths Summary
 70. Clock Status Summary
 71. Unconstrained Input Ports
 72. Unconstrained Output Ports
 73. Unconstrained Input Ports
 74. Unconstrained Output Ports
 75. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                         ;
+-----------------------+---------------------------------------------------------+
; Quartus Prime Version ; Version 18.0.0 Build 614 04/24/2018 SJ Standard Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                  ;
; Revision Name         ; usb_capture                                             ;
; Device Family         ; Cyclone IV E                                            ;
; Device Name           ; EP4CE75F29C8                                            ;
; Timing Models         ; Final                                                   ;
; Delay Model           ; Combined                                                ;
; Rise/Fall Delays      ; Enabled                                                 ;
+-----------------------+---------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 32          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.07        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-16        ;   0.5%      ;
+----------------------------+-------------+


+------------------------------------------------------------+
; SDC File List                                              ;
+------------------------+--------+--------------------------+
; SDC File Path          ; Status ; Read at                  ;
+------------------------+--------+--------------------------+
; usb_capture.sdc        ; OK     ; Mon Oct 09 23:11:48 2023 ;
; usb_capture_derate.sdc ; OK     ; Mon Oct 09 23:11:48 2023 ;
+------------------------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                     ;
+----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------+
; Clock Name           ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                  ;
+----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------+
; HSPI_CLK             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { HSPI_CLK }             ;
; hspi_master:hspi|ack ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { hspi_master:hspi|ack } ;
; SPI_SCK              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SPI_SCK }              ;
+----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                   ;
+------------+-----------------+----------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name           ; Note                                           ;
+------------+-----------------+----------------------+------------------------------------------------+
; 90.31 MHz  ; 90.31 MHz       ; HSPI_CLK             ;                                                ;
; 98.56 MHz  ; 98.56 MHz       ; SPI_SCK              ;                                                ;
; 209.95 MHz ; 201.05 MHz      ; hspi_master:hspi|ack ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+----------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary            ;
+----------------------+---------+---------------+
; Clock                ; Slack   ; End Point TNS ;
+----------------------+---------+---------------+
; HSPI_CLK             ; -10.073 ; -686.402      ;
; SPI_SCK              ; -8.047  ; -264.496      ;
; hspi_master:hspi|ack ; -3.763  ; -25.568       ;
+----------------------+---------+---------------+


+-----------------------------------------------+
; Slow 1200mV 85C Model Hold Summary            ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; HSPI_CLK             ; -6.020 ; -33.364       ;
; SPI_SCK              ; 0.869  ; 0.000         ;
; hspi_master:hspi|ack ; 1.371  ; 0.000         ;
+----------------------+--------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; SPI_SCK  ; -3.628 ; -120.288           ;
; HSPI_CLK ; -2.373 ; -37.294            ;
+----------+--------+--------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+----------+-------+--------------------+
; Clock    ; Slack ; End Point TNS      ;
+----------+-------+--------------------+
; HSPI_CLK ; 1.627 ; 0.000              ;
; SPI_SCK  ; 2.524 ; 0.000              ;
+----------+-------+--------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------------------+--------+-------------------+
; Clock                ; Slack  ; End Point TNS     ;
+----------------------+--------+-------------------+
; HSPI_CLK             ; -3.974 ; -412.322          ;
; SPI_SCK              ; -3.974 ; -162.280          ;
; hspi_master:hspi|ack ; -3.974 ; -33.008           ;
+----------------------+--------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'HSPI_CLK'                                                                                                                         ;
+---------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -10.073 ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|delay_cnt[10]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.147     ; 9.906      ;
; -10.007 ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|crc_rst                 ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.169     ; 9.818      ;
; -9.879  ; hspi_master:hspi|delay_cnt[20]       ; hspi_master:hspi|delay_cnt[10]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.123     ; 9.736      ;
; -9.813  ; hspi_master:hspi|delay_cnt[20]       ; hspi_master:hspi|crc_rst                 ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.145     ; 9.648      ;
; -9.727  ; hspi_master:hspi|delay_cnt[21]       ; hspi_master:hspi|crc_rst                 ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.199     ; 9.508      ;
; -9.445  ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|delay_cnt[19]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.147     ; 9.278      ;
; -9.445  ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|delay_cnt[18]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.147     ; 9.278      ;
; -9.445  ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|delay_cnt[17]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.147     ; 9.278      ;
; -9.445  ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|delay_cnt[16]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.147     ; 9.278      ;
; -9.445  ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|delay_cnt[0]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.147     ; 9.278      ;
; -9.445  ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|delay_cnt[1]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.147     ; 9.278      ;
; -9.445  ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|delay_cnt[2]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.147     ; 9.278      ;
; -9.445  ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|delay_cnt[3]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.147     ; 9.278      ;
; -9.445  ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|delay_cnt[4]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.147     ; 9.278      ;
; -9.445  ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|delay_cnt[5]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.147     ; 9.278      ;
; -9.445  ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|delay_cnt[6]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.147     ; 9.278      ;
; -9.445  ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|delay_cnt[7]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.147     ; 9.278      ;
; -9.445  ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|delay_cnt[15]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.147     ; 9.278      ;
; -9.427  ; hspi_master:hspi|delay_cnt[25]       ; hspi_master:hspi|crc_rst                 ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.199     ; 9.208      ;
; -9.411  ; hspi_master:hspi|delay_cnt[26]       ; hspi_master:hspi|crc_rst                 ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.199     ; 9.192      ;
; -9.331  ; hspi_master:hspi|state.SEND_PAYLOAD  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[15] ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.221     ; 9.090      ;
; -9.317  ; hspi_master:hspi|state.SEND_PAYLOAD  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[1]  ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.221     ; 9.076      ;
; -9.251  ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|state.IDLE              ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.189     ; 10.042     ;
; -9.251  ; hspi_master:hspi|delay_cnt[23]       ; hspi_master:hspi|crc_rst                 ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.199     ; 9.032      ;
; -9.251  ; hspi_master:hspi|delay_cnt[20]       ; hspi_master:hspi|delay_cnt[19]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.123     ; 9.108      ;
; -9.251  ; hspi_master:hspi|delay_cnt[20]       ; hspi_master:hspi|delay_cnt[18]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.123     ; 9.108      ;
; -9.251  ; hspi_master:hspi|delay_cnt[20]       ; hspi_master:hspi|delay_cnt[17]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.123     ; 9.108      ;
; -9.251  ; hspi_master:hspi|delay_cnt[20]       ; hspi_master:hspi|delay_cnt[16]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.123     ; 9.108      ;
; -9.251  ; hspi_master:hspi|delay_cnt[20]       ; hspi_master:hspi|delay_cnt[0]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.123     ; 9.108      ;
; -9.251  ; hspi_master:hspi|delay_cnt[20]       ; hspi_master:hspi|delay_cnt[1]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.123     ; 9.108      ;
; -9.251  ; hspi_master:hspi|delay_cnt[20]       ; hspi_master:hspi|delay_cnt[2]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.123     ; 9.108      ;
; -9.251  ; hspi_master:hspi|delay_cnt[20]       ; hspi_master:hspi|delay_cnt[3]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.123     ; 9.108      ;
; -9.251  ; hspi_master:hspi|delay_cnt[20]       ; hspi_master:hspi|delay_cnt[4]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.123     ; 9.108      ;
; -9.251  ; hspi_master:hspi|delay_cnt[20]       ; hspi_master:hspi|delay_cnt[5]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.123     ; 9.108      ;
; -9.251  ; hspi_master:hspi|delay_cnt[20]       ; hspi_master:hspi|delay_cnt[6]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.123     ; 9.108      ;
; -9.251  ; hspi_master:hspi|delay_cnt[20]       ; hspi_master:hspi|delay_cnt[7]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.123     ; 9.108      ;
; -9.251  ; hspi_master:hspi|delay_cnt[20]       ; hspi_master:hspi|delay_cnt[15]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.123     ; 9.108      ;
; -9.179  ; hspi_master:hspi|delay_cnt[21]       ; hspi_master:hspi|delay_cnt[0]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.177     ; 8.982      ;
; -9.149  ; hspi_master:hspi|delay_cnt[10]       ; hspi_master:hspi|delay_cnt[10]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.201     ; 9.928      ;
; -9.131  ; hspi_master:hspi|delay_cnt[29]       ; hspi_master:hspi|crc_rst                 ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.199     ; 8.912      ;
; -9.115  ; hspi_master:hspi|delay_cnt[30]       ; hspi_master:hspi|crc_rst                 ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.199     ; 8.896      ;
; -9.097  ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|delay_cnt[8]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.147     ; 8.930      ;
; -9.097  ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|delay_cnt[11]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.147     ; 8.930      ;
; -9.083  ; hspi_master:hspi|delay_cnt[10]       ; hspi_master:hspi|crc_rst                 ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.223     ; 9.840      ;
; -9.081  ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|delay_cnt[27]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.211     ; 9.850      ;
; -9.079  ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|delay_cnt[28]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.211     ; 9.848      ;
; -9.079  ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|delay_cnt[31]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.211     ; 9.848      ;
; -9.077  ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|delay_cnt[30]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.211     ; 9.846      ;
; -9.075  ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|delay_cnt[29]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.211     ; 9.844      ;
; -9.063  ; hspi_master:hspi|delay_cnt[21]       ; hspi_master:hspi|delay_cnt[19]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.177     ; 8.866      ;
; -9.063  ; hspi_master:hspi|delay_cnt[21]       ; hspi_master:hspi|delay_cnt[18]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.177     ; 8.866      ;
; -9.063  ; hspi_master:hspi|delay_cnt[21]       ; hspi_master:hspi|delay_cnt[17]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.177     ; 8.866      ;
; -9.063  ; hspi_master:hspi|delay_cnt[21]       ; hspi_master:hspi|delay_cnt[16]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.177     ; 8.866      ;
; -9.063  ; hspi_master:hspi|delay_cnt[21]       ; hspi_master:hspi|delay_cnt[1]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.177     ; 8.866      ;
; -9.063  ; hspi_master:hspi|delay_cnt[21]       ; hspi_master:hspi|delay_cnt[2]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.177     ; 8.866      ;
; -9.063  ; hspi_master:hspi|delay_cnt[21]       ; hspi_master:hspi|delay_cnt[3]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.177     ; 8.866      ;
; -9.063  ; hspi_master:hspi|delay_cnt[21]       ; hspi_master:hspi|delay_cnt[4]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.177     ; 8.866      ;
; -9.063  ; hspi_master:hspi|delay_cnt[21]       ; hspi_master:hspi|delay_cnt[5]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.177     ; 8.866      ;
; -9.063  ; hspi_master:hspi|delay_cnt[21]       ; hspi_master:hspi|delay_cnt[6]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.177     ; 8.866      ;
; -9.063  ; hspi_master:hspi|delay_cnt[21]       ; hspi_master:hspi|delay_cnt[7]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.177     ; 8.866      ;
; -9.063  ; hspi_master:hspi|delay_cnt[21]       ; hspi_master:hspi|delay_cnt[15]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.177     ; 8.866      ;
; -9.057  ; hspi_master:hspi|delay_cnt[20]       ; hspi_master:hspi|state.IDLE              ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.165     ; 9.872      ;
; -9.039  ; hspi_master:hspi|delay_cnt[12]       ; hspi_master:hspi|delay_cnt[10]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.147     ; 8.872      ;
; -9.005  ; hspi_master:hspi|delay_cnt[24]       ; hspi_master:hspi|crc_rst                 ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.199     ; 8.786      ;
; -8.993  ; hspi_master:hspi|delay_cnt[22]       ; hspi_master:hspi|crc_rst                 ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.199     ; 8.774      ;
; -8.975  ; hspi_master:hspi|delay_cnt[19]       ; hspi_master:hspi|delay_cnt[10]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.201     ; 9.754      ;
; -8.973  ; hspi_master:hspi|delay_cnt[12]       ; hspi_master:hspi|crc_rst                 ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.169     ; 8.784      ;
; -8.959  ; hspi_master:hspi|delay_cnt[7]        ; hspi_master:hspi|delay_cnt[10]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.201     ; 9.738      ;
; -8.949  ; hspi_master:hspi|delay_cnt[17]       ; hspi_master:hspi|delay_cnt[10]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.201     ; 9.728      ;
; -8.945  ; hspi_master:hspi|state.SEND_HEADER_3 ; hspi_master:hspi|crc16_8b:crc|lfsr_q[15] ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.221     ; 8.704      ;
; -8.939  ; hspi_master:hspi|state.SEND_PAYLOAD  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[0]  ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.221     ; 8.698      ;
; -8.935  ; hspi_master:hspi|delay_cnt[21]       ; hspi_master:hspi|delay_cnt[11]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.177     ; 8.738      ;
; -8.931  ; hspi_master:hspi|state.SEND_HEADER_3 ; hspi_master:hspi|crc16_8b:crc|lfsr_q[1]  ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.221     ; 8.690      ;
; -8.909  ; hspi_master:hspi|delay_cnt[19]       ; hspi_master:hspi|crc_rst                 ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.223     ; 9.666      ;
; -8.903  ; hspi_master:hspi|delay_cnt[20]       ; hspi_master:hspi|delay_cnt[8]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.123     ; 8.760      ;
; -8.903  ; hspi_master:hspi|delay_cnt[20]       ; hspi_master:hspi|delay_cnt[11]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.123     ; 8.760      ;
; -8.893  ; hspi_master:hspi|delay_cnt[7]        ; hspi_master:hspi|crc_rst                 ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.223     ; 9.650      ;
; -8.887  ; hspi_master:hspi|delay_cnt[20]       ; hspi_master:hspi|delay_cnt[27]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.187     ; 9.680      ;
; -8.885  ; hspi_master:hspi|delay_cnt[20]       ; hspi_master:hspi|delay_cnt[28]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.187     ; 9.678      ;
; -8.885  ; hspi_master:hspi|delay_cnt[20]       ; hspi_master:hspi|delay_cnt[31]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.187     ; 9.678      ;
; -8.883  ; hspi_master:hspi|delay_cnt[17]       ; hspi_master:hspi|crc_rst                 ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.223     ; 9.640      ;
; -8.883  ; hspi_master:hspi|delay_cnt[20]       ; hspi_master:hspi|delay_cnt[30]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.187     ; 9.676      ;
; -8.881  ; hspi_master:hspi|delay_cnt[20]       ; hspi_master:hspi|delay_cnt[29]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.187     ; 9.674      ;
; -8.879  ; hspi_master:hspi|delay_cnt[25]       ; hspi_master:hspi|delay_cnt[0]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.177     ; 8.682      ;
; -8.865  ; hspi_master:hspi|delay_cnt[8]        ; hspi_master:hspi|delay_cnt[10]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.201     ; 9.644      ;
; -8.863  ; hspi_master:hspi|delay_cnt[26]       ; hspi_master:hspi|delay_cnt[0]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.177     ; 8.666      ;
; -8.799  ; hspi_master:hspi|delay_cnt[8]        ; hspi_master:hspi|crc_rst                 ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.223     ; 9.556      ;
; -8.795  ; hspi_master:hspi|state.SEND_CRC_0    ; hspi_master:hspi|hd[2]                   ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.219     ; 8.556      ;
; -8.763  ; hspi_master:hspi|state.SEND_CRC_1    ; hspi_master:hspi|hd[5]                   ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.219     ; 8.524      ;
; -8.763  ; hspi_master:hspi|delay_cnt[25]       ; hspi_master:hspi|delay_cnt[19]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.177     ; 8.566      ;
; -8.763  ; hspi_master:hspi|delay_cnt[25]       ; hspi_master:hspi|delay_cnt[18]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.177     ; 8.566      ;
; -8.763  ; hspi_master:hspi|delay_cnt[25]       ; hspi_master:hspi|delay_cnt[17]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.177     ; 8.566      ;
; -8.763  ; hspi_master:hspi|delay_cnt[25]       ; hspi_master:hspi|delay_cnt[16]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.177     ; 8.566      ;
; -8.763  ; hspi_master:hspi|delay_cnt[25]       ; hspi_master:hspi|delay_cnt[1]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.177     ; 8.566      ;
; -8.763  ; hspi_master:hspi|delay_cnt[25]       ; hspi_master:hspi|delay_cnt[2]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.177     ; 8.566      ;
; -8.763  ; hspi_master:hspi|delay_cnt[25]       ; hspi_master:hspi|delay_cnt[3]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.177     ; 8.566      ;
; -8.763  ; hspi_master:hspi|delay_cnt[25]       ; hspi_master:hspi|delay_cnt[4]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.177     ; 8.566      ;
; -8.763  ; hspi_master:hspi|delay_cnt[25]       ; hspi_master:hspi|delay_cnt[5]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.177     ; 8.566      ;
; -8.763  ; hspi_master:hspi|delay_cnt[25]       ; hspi_master:hspi|delay_cnt[6]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.177     ; 8.566      ;
; -8.763  ; hspi_master:hspi|delay_cnt[25]       ; hspi_master:hspi|delay_cnt[7]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.177     ; 8.566      ;
+---------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'SPI_SCK'                                                                                                                       ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -8.047 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|in_fifo[2]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 8.826      ;
; -8.041 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|in_fifo[3]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 8.820      ;
; -8.031 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|in_fifo[7]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 8.810      ;
; -8.029 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|in_fifo[6]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 8.808      ;
; -7.987 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|in_fifo[1]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 8.766      ;
; -7.973 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|in_fifo[5]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 8.752      ;
; -7.973 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|in_fifo[0]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 8.752      ;
; -7.955 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|in_fifo[4]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 8.734      ;
; -7.773 ; spi_register_bus:reg_bus|bit_shift[3] ; spi_register_bus:reg_bus|in_fifo[2]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 8.552      ;
; -7.767 ; spi_register_bus:reg_bus|bit_shift[3] ; spi_register_bus:reg_bus|in_fifo[3]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 8.546      ;
; -7.757 ; spi_register_bus:reg_bus|bit_shift[3] ; spi_register_bus:reg_bus|in_fifo[7]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 8.536      ;
; -7.755 ; spi_register_bus:reg_bus|bit_shift[3] ; spi_register_bus:reg_bus|in_fifo[6]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 8.534      ;
; -7.713 ; spi_register_bus:reg_bus|bit_shift[3] ; spi_register_bus:reg_bus|in_fifo[1]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 8.492      ;
; -7.699 ; spi_register_bus:reg_bus|bit_shift[3] ; spi_register_bus:reg_bus|in_fifo[5]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 8.478      ;
; -7.699 ; spi_register_bus:reg_bus|bit_shift[3] ; spi_register_bus:reg_bus|in_fifo[0]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 8.478      ;
; -7.681 ; spi_register_bus:reg_bus|bit_shift[3] ; spi_register_bus:reg_bus|in_fifo[4]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 8.460      ;
; -7.421 ; spi_register_bus:reg_bus|bit_shift[5] ; spi_register_bus:reg_bus|in_fifo[2]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 8.200      ;
; -7.413 ; spi_register_bus:reg_bus|bit_shift[5] ; spi_register_bus:reg_bus|in_fifo[3]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 8.192      ;
; -7.395 ; spi_register_bus:reg_bus|bit_shift[5] ; spi_register_bus:reg_bus|in_fifo[7]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 8.174      ;
; -7.393 ; spi_register_bus:reg_bus|bit_shift[5] ; spi_register_bus:reg_bus|in_fifo[6]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 8.172      ;
; -7.357 ; spi_register_bus:reg_bus|bit_shift[5] ; spi_register_bus:reg_bus|in_fifo[0]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 8.136      ;
; -7.353 ; spi_register_bus:reg_bus|bit_shift[5] ; spi_register_bus:reg_bus|in_fifo[5]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 8.132      ;
; -7.341 ; spi_register_bus:reg_bus|bit_shift[5] ; spi_register_bus:reg_bus|in_fifo[1]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 8.120      ;
; -7.329 ; spi_register_bus:reg_bus|bit_shift[5] ; spi_register_bus:reg_bus|in_fifo[4]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 8.108      ;
; -7.315 ; spi_register_bus:reg_bus|bit_shift[6] ; spi_register_bus:reg_bus|in_fifo[2]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 8.094      ;
; -7.309 ; spi_register_bus:reg_bus|bit_shift[6] ; spi_register_bus:reg_bus|in_fifo[3]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 8.088      ;
; -7.299 ; spi_register_bus:reg_bus|bit_shift[6] ; spi_register_bus:reg_bus|in_fifo[7]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 8.078      ;
; -7.297 ; spi_register_bus:reg_bus|bit_shift[6] ; spi_register_bus:reg_bus|in_fifo[6]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 8.076      ;
; -7.255 ; spi_register_bus:reg_bus|bit_shift[6] ; spi_register_bus:reg_bus|in_fifo[1]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 8.034      ;
; -7.241 ; spi_register_bus:reg_bus|bit_shift[6] ; spi_register_bus:reg_bus|in_fifo[5]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 8.020      ;
; -7.241 ; spi_register_bus:reg_bus|bit_shift[6] ; spi_register_bus:reg_bus|in_fifo[0]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 8.020      ;
; -7.223 ; spi_register_bus:reg_bus|bit_shift[6] ; spi_register_bus:reg_bus|in_fifo[4]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 8.002      ;
; -7.129 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|in_fifo[2]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 7.908      ;
; -7.121 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|in_fifo[3]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 7.900      ;
; -7.103 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|in_fifo[7]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 7.882      ;
; -7.101 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|in_fifo[6]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 7.880      ;
; -7.071 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|adr[5]       ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.203     ; 7.848      ;
; -7.071 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|adr[6]       ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.203     ; 7.848      ;
; -7.071 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|rw           ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.203     ; 7.848      ;
; -7.065 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|in_fifo[0]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 7.844      ;
; -7.061 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|in_fifo[5]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 7.840      ;
; -7.059 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|adr[5]       ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.203     ; 7.836      ;
; -7.059 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|adr[6]       ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.203     ; 7.836      ;
; -7.059 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|rw           ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.203     ; 7.836      ;
; -7.049 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|in_fifo[1]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 7.828      ;
; -7.037 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|in_fifo[4]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 7.816      ;
; -6.845 ; spi_register_bus:reg_bus|bit_shift[1] ; spi_register_bus:reg_bus|bit_shift[2] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 7.624      ;
; -6.845 ; spi_register_bus:reg_bus|bit_shift[1] ; spi_register_bus:reg_bus|bit_shift[0] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 7.624      ;
; -6.845 ; spi_register_bus:reg_bus|bit_shift[1] ; spi_register_bus:reg_bus|bit_shift[1] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 7.624      ;
; -6.845 ; spi_register_bus:reg_bus|bit_shift[1] ; spi_register_bus:reg_bus|bit_shift[3] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 7.624      ;
; -6.845 ; spi_register_bus:reg_bus|bit_shift[1] ; spi_register_bus:reg_bus|bit_shift[6] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 7.624      ;
; -6.845 ; spi_register_bus:reg_bus|bit_shift[1] ; spi_register_bus:reg_bus|bit_shift[4] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 7.624      ;
; -6.845 ; spi_register_bus:reg_bus|bit_shift[1] ; spi_register_bus:reg_bus|bit_shift[5] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 7.624      ;
; -6.845 ; spi_register_bus:reg_bus|bit_shift[1] ; spi_register_bus:reg_bus|bit_shift[7] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 7.624      ;
; -6.825 ; spi_register_bus:reg_bus|bit_shift[1] ; spi_register_bus:reg_bus|adr[5]       ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.203     ; 7.602      ;
; -6.825 ; spi_register_bus:reg_bus|bit_shift[1] ; spi_register_bus:reg_bus|adr[6]       ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.203     ; 7.602      ;
; -6.825 ; spi_register_bus:reg_bus|bit_shift[1] ; spi_register_bus:reg_bus|rw           ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.203     ; 7.602      ;
; -6.807 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|bit_shift[2] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 7.586      ;
; -6.807 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|bit_shift[0] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 7.586      ;
; -6.807 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|bit_shift[1] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 7.586      ;
; -6.807 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|bit_shift[3] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 7.586      ;
; -6.807 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|bit_shift[6] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 7.586      ;
; -6.807 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|bit_shift[4] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 7.586      ;
; -6.807 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|bit_shift[5] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 7.586      ;
; -6.807 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|bit_shift[7] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 7.586      ;
; -6.795 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|bit_shift[2] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 7.574      ;
; -6.795 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|bit_shift[0] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 7.574      ;
; -6.795 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|bit_shift[1] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 7.574      ;
; -6.795 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|bit_shift[3] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 7.574      ;
; -6.795 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|bit_shift[6] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 7.574      ;
; -6.795 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|bit_shift[4] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 7.574      ;
; -6.795 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|bit_shift[5] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 7.574      ;
; -6.795 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|bit_shift[7] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 7.574      ;
; -6.771 ; spi_register_bus:reg_bus|bit_shift[2] ; spi_register_bus:reg_bus|bit_shift[2] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 7.550      ;
; -6.771 ; spi_register_bus:reg_bus|bit_shift[2] ; spi_register_bus:reg_bus|bit_shift[0] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 7.550      ;
; -6.771 ; spi_register_bus:reg_bus|bit_shift[2] ; spi_register_bus:reg_bus|bit_shift[1] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 7.550      ;
; -6.771 ; spi_register_bus:reg_bus|bit_shift[2] ; spi_register_bus:reg_bus|bit_shift[3] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 7.550      ;
; -6.771 ; spi_register_bus:reg_bus|bit_shift[2] ; spi_register_bus:reg_bus|bit_shift[6] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 7.550      ;
; -6.771 ; spi_register_bus:reg_bus|bit_shift[2] ; spi_register_bus:reg_bus|bit_shift[4] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 7.550      ;
; -6.771 ; spi_register_bus:reg_bus|bit_shift[2] ; spi_register_bus:reg_bus|bit_shift[5] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 7.550      ;
; -6.771 ; spi_register_bus:reg_bus|bit_shift[2] ; spi_register_bus:reg_bus|bit_shift[7] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 7.550      ;
; -6.745 ; spi_register_bus:reg_bus|bit_shift[2] ; spi_register_bus:reg_bus|adr[5]       ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.203     ; 7.522      ;
; -6.745 ; spi_register_bus:reg_bus|bit_shift[2] ; spi_register_bus:reg_bus|adr[6]       ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.203     ; 7.522      ;
; -6.745 ; spi_register_bus:reg_bus|bit_shift[2] ; spi_register_bus:reg_bus|rw           ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.203     ; 7.522      ;
; -6.729 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|out_fifo[0]  ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.205     ; 7.504      ;
; -6.729 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|out_fifo[2]  ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.205     ; 7.504      ;
; -6.729 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|out_fifo[1]  ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.205     ; 7.504      ;
; -6.729 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|out_fifo[3]  ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.205     ; 7.504      ;
; -6.717 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|out_fifo[0]  ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.205     ; 7.492      ;
; -6.717 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|out_fifo[2]  ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.205     ; 7.492      ;
; -6.717 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|out_fifo[1]  ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.205     ; 7.492      ;
; -6.717 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|out_fifo[3]  ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.205     ; 7.492      ;
; -6.655 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|adr[0]       ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 7.434      ;
; -6.655 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|adr[2]       ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 7.434      ;
; -6.655 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|adr[1]       ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 7.434      ;
; -6.655 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|adr[3]       ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 7.434      ;
; -6.655 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|adr[4]       ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.201     ; 7.434      ;
; -6.643 ; spi_register_bus:reg_bus|bit_shift[5] ; spi_register_bus:reg_bus|adr[5]       ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.203     ; 7.420      ;
; -6.643 ; spi_register_bus:reg_bus|bit_shift[5] ; spi_register_bus:reg_bus|adr[6]       ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.203     ; 7.420      ;
; -6.643 ; spi_register_bus:reg_bus|bit_shift[5] ; spi_register_bus:reg_bus|rw           ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.203     ; 7.420      ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'hspi_master:hspi|ack'                                                                               ;
+--------+-----------------+-----------------+----------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node         ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------+----------------------+----------------------+--------------+------------+------------+
; -3.763 ; hspi_req_cnt[2] ; hspi_req_cnt[7] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.199     ; 4.544      ;
; -3.691 ; hspi_req_cnt[0] ; hspi_req_cnt[0] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.199     ; 4.472      ;
; -3.559 ; hspi_req_cnt[1] ; hspi_req_cnt[7] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.199     ; 4.340      ;
; -3.543 ; hspi_req_cnt[0] ; hspi_req_cnt[7] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.199     ; 4.324      ;
; -3.511 ; hspi_req_cnt[0] ; hspi_req_cnt[6] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.199     ; 4.292      ;
; -3.485 ; hspi_req_cnt[1] ; hspi_req_cnt[6] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.199     ; 4.266      ;
; -3.471 ; hspi_req_cnt[2] ; hspi_req_cnt[5] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.199     ; 4.252      ;
; -3.449 ; hspi_req_cnt[4] ; hspi_req_cnt[7] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.199     ; 4.230      ;
; -3.411 ; hspi_req_cnt[2] ; hspi_req_cnt[6] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.199     ; 4.192      ;
; -3.267 ; hspi_req_cnt[1] ; hspi_req_cnt[5] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.199     ; 4.048      ;
; -3.255 ; hspi_req_cnt[3] ; hspi_req_cnt[7] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.199     ; 4.036      ;
; -3.251 ; hspi_req_cnt[0] ; hspi_req_cnt[5] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.199     ; 4.032      ;
; -3.219 ; hspi_req_cnt[0] ; hspi_req_cnt[4] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.199     ; 4.000      ;
; -3.201 ; hspi_req_cnt[3] ; hspi_req_cnt[6] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.199     ; 3.982      ;
; -3.193 ; hspi_req_cnt[1] ; hspi_req_cnt[4] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.199     ; 3.974      ;
; -3.179 ; hspi_req_cnt[2] ; hspi_req_cnt[3] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.199     ; 3.960      ;
; -3.161 ; hspi_req_cnt[6] ; hspi_req_cnt[7] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.199     ; 3.942      ;
; -3.157 ; hspi_req_cnt[4] ; hspi_req_cnt[5] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.199     ; 3.938      ;
; -3.119 ; hspi_req_cnt[2] ; hspi_req_cnt[4] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.199     ; 3.900      ;
; -3.097 ; hspi_req_cnt[4] ; hspi_req_cnt[6] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.199     ; 3.878      ;
; -2.975 ; hspi_req_cnt[1] ; hspi_req_cnt[3] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.199     ; 3.756      ;
; -2.963 ; hspi_req_cnt[3] ; hspi_req_cnt[5] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.199     ; 3.744      ;
; -2.959 ; hspi_req_cnt[0] ; hspi_req_cnt[3] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.199     ; 3.740      ;
; -2.955 ; hspi_req_cnt[5] ; hspi_req_cnt[7] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.199     ; 3.736      ;
; -2.927 ; hspi_req_cnt[0] ; hspi_req_cnt[2] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.199     ; 3.708      ;
; -2.911 ; hspi_req_cnt[5] ; hspi_req_cnt[6] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.199     ; 3.692      ;
; -2.909 ; hspi_req_cnt[3] ; hspi_req_cnt[4] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.199     ; 3.690      ;
; -2.901 ; hspi_req_cnt[1] ; hspi_req_cnt[2] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.199     ; 3.682      ;
; -1.807 ; hspi_req_cnt[1] ; hspi_req_cnt[1] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.199     ; 2.588      ;
; -1.793 ; hspi_req_cnt[3] ; hspi_req_cnt[3] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.199     ; 2.574      ;
; -1.789 ; hspi_req_cnt[0] ; hspi_req_cnt[1] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.199     ; 2.570      ;
; -1.785 ; hspi_req_cnt[5] ; hspi_req_cnt[5] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.199     ; 2.566      ;
; -1.783 ; hspi_req_cnt[2] ; hspi_req_cnt[2] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.199     ; 2.564      ;
; -1.763 ; hspi_req_cnt[6] ; hspi_req_cnt[6] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.199     ; 2.544      ;
; -1.759 ; hspi_req_cnt[4] ; hspi_req_cnt[4] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.199     ; 2.540      ;
; -1.375 ; hspi_req_cnt[7] ; hspi_req_cnt[7] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.199     ; 2.156      ;
+--------+-----------------+-----------------+----------------------+----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'HSPI_CLK'                                                                                                                                     ;
+--------+------------------------------------------+------------------------------------------+----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+----------------------+-------------+--------------+------------+------------+
; -6.020 ; hspi_master:hspi|ack                     ; hspi_master:hspi|ack                     ; hspi_master:hspi|ack ; HSPI_CLK    ; 0.000        ; 6.572      ; 1.528      ;
; -5.556 ; hspi_master:hspi|ack                     ; hspi_master:hspi|ack                     ; hspi_master:hspi|ack ; HSPI_CLK    ; -0.500       ; 6.572      ; 1.492      ;
; -3.418 ; hspi_master:hspi|ack                     ; hspi_fake_cnt[7]                         ; hspi_master:hspi|ack ; HSPI_CLK    ; 0.000        ; 6.550      ; 4.108      ;
; -3.418 ; hspi_master:hspi|ack                     ; hspi_fake_cnt[6]                         ; hspi_master:hspi|ack ; HSPI_CLK    ; 0.000        ; 6.550      ; 4.108      ;
; -3.418 ; hspi_master:hspi|ack                     ; hspi_fake_cnt[5]                         ; hspi_master:hspi|ack ; HSPI_CLK    ; 0.000        ; 6.550      ; 4.108      ;
; -3.418 ; hspi_master:hspi|ack                     ; hspi_fake_cnt[4]                         ; hspi_master:hspi|ack ; HSPI_CLK    ; 0.000        ; 6.550      ; 4.108      ;
; -3.418 ; hspi_master:hspi|ack                     ; hspi_fake_cnt[3]                         ; hspi_master:hspi|ack ; HSPI_CLK    ; 0.000        ; 6.550      ; 4.108      ;
; -3.418 ; hspi_master:hspi|ack                     ; hspi_fake_cnt[2]                         ; hspi_master:hspi|ack ; HSPI_CLK    ; 0.000        ; 6.550      ; 4.108      ;
; -3.418 ; hspi_master:hspi|ack                     ; hspi_fake_cnt[1]                         ; hspi_master:hspi|ack ; HSPI_CLK    ; 0.000        ; 6.550      ; 4.108      ;
; -3.418 ; hspi_master:hspi|ack                     ; hspi_fake_cnt[0]                         ; hspi_master:hspi|ack ; HSPI_CLK    ; 0.000        ; 6.550      ; 4.108      ;
; -2.998 ; hspi_master:hspi|ack                     ; hspi_fake_cnt[7]                         ; hspi_master:hspi|ack ; HSPI_CLK    ; -0.500       ; 6.550      ; 4.028      ;
; -2.998 ; hspi_master:hspi|ack                     ; hspi_fake_cnt[6]                         ; hspi_master:hspi|ack ; HSPI_CLK    ; -0.500       ; 6.550      ; 4.028      ;
; -2.998 ; hspi_master:hspi|ack                     ; hspi_fake_cnt[5]                         ; hspi_master:hspi|ack ; HSPI_CLK    ; -0.500       ; 6.550      ; 4.028      ;
; -2.998 ; hspi_master:hspi|ack                     ; hspi_fake_cnt[4]                         ; hspi_master:hspi|ack ; HSPI_CLK    ; -0.500       ; 6.550      ; 4.028      ;
; -2.998 ; hspi_master:hspi|ack                     ; hspi_fake_cnt[3]                         ; hspi_master:hspi|ack ; HSPI_CLK    ; -0.500       ; 6.550      ; 4.028      ;
; -2.998 ; hspi_master:hspi|ack                     ; hspi_fake_cnt[2]                         ; hspi_master:hspi|ack ; HSPI_CLK    ; -0.500       ; 6.550      ; 4.028      ;
; -2.998 ; hspi_master:hspi|ack                     ; hspi_fake_cnt[1]                         ; hspi_master:hspi|ack ; HSPI_CLK    ; -0.500       ; 6.550      ; 4.028      ;
; -2.998 ; hspi_master:hspi|ack                     ; hspi_fake_cnt[0]                         ; hspi_master:hspi|ack ; HSPI_CLK    ; -0.500       ; 6.550      ; 4.028      ;
; 0.355  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[4]  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[12] ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 1.199      ; 1.978      ;
; 0.827  ; hspi_master:hspi|htvld                   ; hspi_master:hspi|htvld                   ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.241      ; 1.492      ;
; 0.827  ; hspi_master:hspi|state.SEND_PAYLOAD      ; hspi_master:hspi|state.SEND_PAYLOAD      ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.241      ; 1.492      ;
; 0.827  ; hspi_master:hspi|delay_cnt[28]           ; hspi_master:hspi|delay_cnt[28]           ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.241      ; 1.492      ;
; 0.827  ; hspi_master:hspi|delay_cnt[31]           ; hspi_master:hspi|delay_cnt[31]           ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.241      ; 1.492      ;
; 0.827  ; hspi_master:hspi|delay_cnt[30]           ; hspi_master:hspi|delay_cnt[30]           ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.241      ; 1.492      ;
; 0.827  ; hspi_master:hspi|delay_cnt[29]           ; hspi_master:hspi|delay_cnt[29]           ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.241      ; 1.492      ;
; 0.827  ; hspi_master:hspi|delay_cnt[27]           ; hspi_master:hspi|delay_cnt[27]           ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.241      ; 1.492      ;
; 0.827  ; hspi_master:hspi|delay_cnt[26]           ; hspi_master:hspi|delay_cnt[26]           ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.241      ; 1.492      ;
; 0.827  ; hspi_master:hspi|delay_cnt[25]           ; hspi_master:hspi|delay_cnt[25]           ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.241      ; 1.492      ;
; 0.827  ; hspi_master:hspi|delay_cnt[24]           ; hspi_master:hspi|delay_cnt[24]           ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.241      ; 1.492      ;
; 0.827  ; hspi_master:hspi|delay_cnt[23]           ; hspi_master:hspi|delay_cnt[23]           ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.241      ; 1.492      ;
; 0.827  ; hspi_master:hspi|delay_cnt[22]           ; hspi_master:hspi|delay_cnt[22]           ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.241      ; 1.492      ;
; 0.827  ; hspi_master:hspi|delay_cnt[21]           ; hspi_master:hspi|delay_cnt[21]           ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.241      ; 1.492      ;
; 0.827  ; hspi_master:hspi|state.IDLE              ; hspi_master:hspi|state.IDLE              ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.241      ; 1.492      ;
; 0.829  ; hspi_master:hspi|delay_cnt[20]           ; hspi_master:hspi|delay_cnt[20]           ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.239      ; 1.492      ;
; 0.867  ; hspi_master:hspi|tx_seq_num[3]           ; hspi_master:hspi|tx_seq_num[3]           ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.201      ; 1.492      ;
; 0.867  ; hspi_master:hspi|tx_seq_num[2]           ; hspi_master:hspi|tx_seq_num[2]           ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.201      ; 1.492      ;
; 0.867  ; hspi_master:hspi|tx_seq_num[1]           ; hspi_master:hspi|tx_seq_num[1]           ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.201      ; 1.492      ;
; 0.867  ; hspi_master:hspi|tx_seq_num[0]           ; hspi_master:hspi|tx_seq_num[0]           ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.201      ; 1.492      ;
; 0.867  ; hspi_master:hspi|xfer_rem[0]             ; hspi_master:hspi|xfer_rem[0]             ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.201      ; 1.492      ;
; 0.867  ; hspi_master:hspi|xfer_rem[11]            ; hspi_master:hspi|xfer_rem[11]            ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.201      ; 1.492      ;
; 0.867  ; hspi_master:hspi|xfer_rem[10]            ; hspi_master:hspi|xfer_rem[10]            ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.201      ; 1.492      ;
; 0.867  ; hspi_master:hspi|xfer_rem[9]             ; hspi_master:hspi|xfer_rem[9]             ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.201      ; 1.492      ;
; 0.867  ; hspi_master:hspi|xfer_rem[8]             ; hspi_master:hspi|xfer_rem[8]             ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.201      ; 1.492      ;
; 0.867  ; hspi_master:hspi|xfer_rem[7]             ; hspi_master:hspi|xfer_rem[7]             ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.201      ; 1.492      ;
; 0.867  ; hspi_master:hspi|xfer_rem[6]             ; hspi_master:hspi|xfer_rem[6]             ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.201      ; 1.492      ;
; 0.867  ; hspi_master:hspi|xfer_rem[5]             ; hspi_master:hspi|xfer_rem[5]             ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.201      ; 1.492      ;
; 0.867  ; hspi_master:hspi|xfer_rem[4]             ; hspi_master:hspi|xfer_rem[4]             ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.201      ; 1.492      ;
; 0.867  ; hspi_master:hspi|xfer_rem[3]             ; hspi_master:hspi|xfer_rem[3]             ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.201      ; 1.492      ;
; 0.867  ; hspi_master:hspi|xfer_rem[2]             ; hspi_master:hspi|xfer_rem[2]             ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.201      ; 1.492      ;
; 0.867  ; hspi_master:hspi|xfer_rem[1]             ; hspi_master:hspi|xfer_rem[1]             ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.201      ; 1.492      ;
; 0.891  ; hspi_fake_cnt[0]                         ; hspi_fake_cnt[0]                         ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.201      ; 1.516      ;
; 0.927  ; hspi_master:hspi|state.SEND_HEADER_1     ; hspi_master:hspi|state.SEND_HEADER_2     ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.241      ; 1.592      ;
; 0.929  ; hspi_master:hspi|state.SEND_HEADER_2     ; hspi_master:hspi|state.SEND_HEADER_3     ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.241      ; 1.594      ;
; 0.995  ; hspi_fake_cnt[7]                         ; hspi_fake_cnt[7]                         ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.201      ; 1.620      ;
; 1.009  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[10] ; hspi_master:hspi|crc16_8b:crc|lfsr_q[0]  ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.201      ; 1.634      ;
; 1.013  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[10] ; hspi_master:hspi|crc16_8b:crc|lfsr_q[15] ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.201      ; 1.638      ;
; 1.247  ; rst_cnt[4]                               ; rst                                      ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.201      ; 1.872      ;
; 1.301  ; hspi_master:hspi|state.SEND_PAYLOAD      ; hspi_master:hspi|state.SEND_CRC_0        ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.241      ; 1.966      ;
; 1.335  ; hspi_master:hspi|state.SEND_HEADER_0     ; hspi_master:hspi|state.SEND_HEADER_1     ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.241      ; 2.000      ;
; 1.353  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[9]  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[3]  ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.201      ; 1.978      ;
; 1.365  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[9]  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[1]  ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.201      ; 1.990      ;
; 1.383  ; hspi_master:hspi|state.SEND_CRC_0        ; hspi_master:hspi|state.SEND_CRC_1        ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.241      ; 2.048      ;
; 1.409  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[3]  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[11] ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.201      ; 2.034      ;
; 1.411  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[2]  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[10] ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.201      ; 2.036      ;
; 1.419  ; hspi_master:hspi|state.SEND_HEADER_0     ; hspi_master:hspi|htvld                   ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.241      ; 2.084      ;
; 1.455  ; rst_cnt[5]                               ; rst_cnt[5]                               ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.201      ; 2.080      ;
; 1.459  ; rst_cnt[6]                               ; rst_cnt[6]                               ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.201      ; 2.084      ;
; 1.463  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[0]  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[8]  ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.201      ; 2.088      ;
; 1.467  ; hspi_fake_cnt[2]                         ; hspi_fake_cnt[2]                         ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.201      ; 2.092      ;
; 1.467  ; rst_cnt[1]                               ; rst_cnt[1]                               ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.201      ; 2.092      ;
; 1.469  ; hspi_fake_cnt[4]                         ; hspi_fake_cnt[4]                         ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.201      ; 2.094      ;
; 1.471  ; rst_cnt[2]                               ; rst_cnt[2]                               ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.201      ; 2.096      ;
; 1.473  ; hspi_master:hspi|state.SEND_HEADER_3     ; hspi_master:hspi|state.SEND_PAYLOAD      ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.241      ; 2.138      ;
; 1.475  ; rst_cnt[4]                               ; rst_cnt[4]                               ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.201      ; 2.100      ;
; 1.489  ; hspi_fake_cnt[3]                         ; hspi_fake_cnt[3]                         ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.201      ; 2.114      ;
; 1.491  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[7]  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[15] ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.201      ; 2.116      ;
; 1.493  ; hspi_fake_cnt[5]                         ; hspi_fake_cnt[5]                         ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.201      ; 2.118      ;
; 1.495  ; hspi_master:hspi|tx_seq_num[2]           ; hspi_master:hspi|tx_seq_num[3]           ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.201      ; 2.120      ;
; 1.497  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[11] ; hspi_master:hspi|crc16_8b:crc|lfsr_q[4]  ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.201      ; 2.122      ;
; 1.501  ; rst_cnt[0]                               ; rst_cnt[0]                               ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.201      ; 2.126      ;
; 1.519  ; hspi_master:hspi|state.SEND_CRC_1        ; hspi_master:hspi|state.IDLE              ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.241      ; 2.184      ;
; 1.525  ; hspi_master:hspi|state.IDLE              ; hspi_master:hspi|htvld                   ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.241      ; 2.190      ;
; 1.525  ; hspi_master:hspi|xfer_rem[0]             ; hspi_master:hspi|state.SEND_CRC_0        ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 1.197      ; 3.146      ;
; 1.529  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[10] ; hspi_master:hspi|crc16_8b:crc|lfsr_q[3]  ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.201      ; 2.154      ;
; 1.531  ; hspi_fake_cnt[0]                         ; hspi_fake_cnt[1]                         ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.201      ; 2.156      ;
; 1.635  ; hspi_master:hspi|tx_seq_num[0]           ; hspi_master:hspi|tx_seq_num[1]           ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.201      ; 2.260      ;
; 1.657  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[13] ; hspi_master:hspi|crc16_8b:crc|lfsr_q[7]  ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.201      ; 2.282      ;
; 1.693  ; hspi_master:hspi|xfer_rem[9]             ; hspi_master:hspi|state.SEND_CRC_0        ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 1.197      ; 3.314      ;
; 1.697  ; hspi_master:hspi|state.IDLE              ; hspi_master:hspi|crc_en                  ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.241      ; 2.362      ;
; 1.703  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[10] ; hspi_master:hspi|crc16_8b:crc|lfsr_q[4]  ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.201      ; 2.328      ;
; 1.709  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[10] ; hspi_master:hspi|crc16_8b:crc|lfsr_q[1]  ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.201      ; 2.334      ;
; 1.713  ; hspi_master:hspi|xfer_rem[1]             ; hspi_master:hspi|state.SEND_CRC_0        ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 1.197      ; 3.334      ;
; 1.725  ; rst_cnt[6]                               ; rst                                      ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.201      ; 2.350      ;
; 1.725  ; hspi_master:hspi|xfer_rem[5]             ; hspi_master:hspi|state.SEND_CRC_0        ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 1.197      ; 3.346      ;
; 1.767  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[5]  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[13] ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.201      ; 2.392      ;
; 1.861  ; rst_cnt[7]                               ; rst_cnt[7]                               ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.201      ; 2.486      ;
; 1.869  ; hspi_fake_cnt[6]                         ; hspi_fake_cnt[6]                         ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.201      ; 2.494      ;
; 1.871  ; rst_cnt[3]                               ; rst_cnt[3]                               ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.201      ; 2.496      ;
; 1.891  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[13] ; hspi_master:hspi|crc16_8b:crc|lfsr_q[6]  ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.201      ; 2.516      ;
; 1.899  ; hspi_fake_cnt[1]                         ; hspi_fake_cnt[1]                         ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.201      ; 2.524      ;
+--------+------------------------------------------+------------------------------------------+----------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'SPI_SCK'                                                                                                                                 ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.869 ; spi_register_bus:reg_bus|spi_direction     ; spi_register_bus:reg_bus|spi_direction     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.199      ; 1.492      ;
; 0.869 ; spi_register_bus:reg_bus|out_fifo[5]       ; spi_register_bus:reg_bus|out_fifo[5]       ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.199      ; 1.492      ;
; 0.869 ; spi_register_bus:reg_bus|in_fifo[1]        ; spi_register_bus:reg_bus|in_fifo[1]        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.199      ; 1.492      ;
; 0.869 ; spi_register_bus:reg_bus|in_fifo[3]        ; spi_register_bus:reg_bus|in_fifo[3]        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.199      ; 1.492      ;
; 0.869 ; spi_register_bus:reg_bus|in_fifo[2]        ; spi_register_bus:reg_bus|in_fifo[2]        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.199      ; 1.492      ;
; 0.869 ; spi_register_bus:reg_bus|in_fifo[4]        ; spi_register_bus:reg_bus|in_fifo[4]        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.199      ; 1.492      ;
; 0.869 ; spi_register_bus:reg_bus|in_fifo[5]        ; spi_register_bus:reg_bus|in_fifo[5]        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.199      ; 1.492      ;
; 0.869 ; spi_register_bus:reg_bus|in_fifo[6]        ; spi_register_bus:reg_bus|in_fifo[6]        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.199      ; 1.492      ;
; 0.869 ; spi_register_bus:reg_bus|req               ; spi_register_bus:reg_bus|req               ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.199      ; 1.492      ;
; 0.869 ; spi_register_bus:reg_bus|in_fifo[7]        ; spi_register_bus:reg_bus|in_fifo[7]        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.199      ; 1.492      ;
; 0.869 ; spi_register_bus:reg_bus|in_fifo[0]        ; spi_register_bus:reg_bus|in_fifo[0]        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.199      ; 1.492      ;
; 0.869 ; hspi_master:hspi|reg_rdata_value[3]        ; hspi_master:hspi|reg_rdata_value[3]        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.199      ; 1.492      ;
; 0.869 ; hspi_master:hspi|reg_rdata_value[2]        ; hspi_master:hspi|reg_rdata_value[2]        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.199      ; 1.492      ;
; 0.869 ; hspi_master:hspi|reg_rdata_value[0]        ; hspi_master:hspi|reg_rdata_value[0]        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.199      ; 1.492      ;
; 0.965 ; spi_register_bus:reg_bus|in_fifo[2]        ; spi_register_bus:reg_bus|adr[1]            ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.199      ; 1.588      ;
; 0.967 ; spi_register_bus:reg_bus|in_fifo[5]        ; spi_register_bus:reg_bus|adr[4]            ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.199      ; 1.590      ;
; 0.969 ; spi_register_bus:reg_bus|in_fifo[1]        ; spi_register_bus:reg_bus|adr[0]            ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.199      ; 1.592      ;
; 0.969 ; spi_register_bus:reg_bus|in_fifo[3]        ; spi_register_bus:reg_bus|adr[2]            ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.199      ; 1.592      ;
; 1.047 ; spi_register_bus:reg_bus|state.WAIT_ACK    ; spi_register_bus:reg_bus|spi_direction     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.199      ; 1.670      ;
; 1.051 ; spi_register_bus:reg_bus|state.WAIT_ACK    ; spi_register_bus:reg_bus|state.IDLE        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.199      ; 1.674      ;
; 1.051 ; spi_register_bus:reg_bus|state.WAIT_ACK    ; spi_register_bus:reg_bus|req               ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.199      ; 1.674      ;
; 1.081 ; spi_register_bus:reg_bus|state.WAIT_ACK    ; spi_register_bus:reg_bus|out_fifo[5]       ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.199      ; 1.704      ;
; 1.083 ; spi_register_bus:reg_bus|state.WAIT_ACK    ; spi_register_bus:reg_bus|state.SEND_RESULT ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.199      ; 1.706      ;
; 1.251 ; spi_register_bus:reg_bus|rw                ; spi_register_bus:reg_bus|state.IDLE        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.199      ; 1.874      ;
; 1.359 ; spi_register_bus:reg_bus|in_fifo[4]        ; spi_register_bus:reg_bus|adr[3]            ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.199      ; 1.982      ;
; 1.467 ; spi_register_bus:reg_bus|bit_shift[5]      ; spi_register_bus:reg_bus|bit_shift[5]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.201      ; 2.092      ;
; 1.469 ; spi_register_bus:reg_bus|bit_shift[7]      ; spi_register_bus:reg_bus|bit_shift[7]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.201      ; 2.094      ;
; 1.473 ; spi_register_bus:reg_bus|bit_shift[6]      ; spi_register_bus:reg_bus|bit_shift[6]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.201      ; 2.098      ;
; 1.489 ; spi_register_bus:reg_bus|bit_shift[1]      ; spi_register_bus:reg_bus|bit_shift[1]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.201      ; 2.114      ;
; 1.493 ; spi_register_bus:reg_bus|bit_shift[2]      ; spi_register_bus:reg_bus|bit_shift[2]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.201      ; 2.118      ;
; 1.505 ; spi_register_bus:reg_bus|bit_shift[3]      ; spi_register_bus:reg_bus|bit_shift[3]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.201      ; 2.130      ;
; 1.509 ; spi_register_bus:reg_bus|bit_shift[4]      ; spi_register_bus:reg_bus|bit_shift[4]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.201      ; 2.134      ;
; 1.511 ; spi_register_bus:reg_bus|rw                ; spi_register_bus:reg_bus|state.SEND_RESULT ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.199      ; 2.134      ;
; 1.523 ; spi_register_bus:reg_bus|bit_shift[0]      ; spi_register_bus:reg_bus|bit_shift[0]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.201      ; 2.148      ;
; 1.597 ; hspi_master:hspi|reg_rdata_value[2]        ; spi_register_bus:reg_bus|out_fifo[2]       ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 0.051      ; 1.592      ;
; 1.715 ; spi_register_bus:reg_bus|state.IDLE        ; spi_register_bus:reg_bus|state.WAIT_ACK    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.199      ; 2.338      ;
; 1.791 ; spi_register_bus:reg_bus|state.SEND_RESULT ; spi_register_bus:reg_bus|out_fifo[1]       ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.199      ; 2.414      ;
; 1.797 ; spi_register_bus:reg_bus|in_fifo[6]        ; spi_register_bus:reg_bus|adr[5]            ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.197      ; 2.418      ;
; 1.823 ; spi_register_bus:reg_bus|state.SEND_RESULT ; spi_register_bus:reg_bus|out_fifo[0]       ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.199      ; 2.446      ;
; 1.825 ; spi_register_bus:reg_bus|state.SEND_RESULT ; spi_register_bus:reg_bus|out_fifo[2]       ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.199      ; 2.448      ;
; 1.953 ; spi_register_bus:reg_bus|state.SEND_RESULT ; spi_register_bus:reg_bus|state.IDLE        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.199      ; 2.576      ;
; 2.009 ; spi_register_bus:reg_bus|state.WAIT_ACK    ; spi_register_bus:reg_bus|out_fifo[3]       ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.199      ; 2.632      ;
; 2.021 ; spi_register_bus:reg_bus|state.WAIT_ACK    ; spi_register_bus:reg_bus|out_fifo[1]       ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.199      ; 2.644      ;
; 2.051 ; spi_register_bus:reg_bus|state.SEND_RESULT ; spi_register_bus:reg_bus|out_fifo[3]       ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.199      ; 2.674      ;
; 2.109 ; spi_register_bus:reg_bus|in_fifo[7]        ; spi_register_bus:reg_bus|adr[6]            ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.197      ; 2.730      ;
; 2.119 ; spi_register_bus:reg_bus|state.SEND_RESULT ; spi_register_bus:reg_bus|req               ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.199      ; 2.742      ;
; 2.161 ; spi_register_bus:reg_bus|in_fifo[0]        ; spi_register_bus:reg_bus|rw                ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.197      ; 2.782      ;
; 2.177 ; spi_register_bus:reg_bus|bit_shift[5]      ; spi_register_bus:reg_bus|bit_shift[6]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.201      ; 2.802      ;
; 2.177 ; spi_register_bus:reg_bus|adr[0]            ; hspi_master:hspi|reg_rdata_value[3]        ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 0.347      ; 2.468      ;
; 2.195 ; spi_register_bus:reg_bus|bit_shift[6]      ; spi_register_bus:reg_bus|bit_shift[7]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.201      ; 2.820      ;
; 2.197 ; spi_register_bus:reg_bus|bit_shift[1]      ; spi_register_bus:reg_bus|bit_shift[2]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.201      ; 2.822      ;
; 2.211 ; spi_register_bus:reg_bus|bit_shift[0]      ; spi_register_bus:reg_bus|bit_shift[1]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.201      ; 2.836      ;
; 2.213 ; spi_register_bus:reg_bus|bit_shift[3]      ; spi_register_bus:reg_bus|bit_shift[4]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.201      ; 2.838      ;
; 2.215 ; spi_register_bus:reg_bus|bit_shift[2]      ; spi_register_bus:reg_bus|bit_shift[3]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.201      ; 2.840      ;
; 2.227 ; spi_register_bus:reg_bus|adr[0]            ; hspi_master:hspi|reg_rdata_value[0]        ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 0.347      ; 2.518      ;
; 2.229 ; spi_register_bus:reg_bus|bit_shift[0]      ; spi_register_bus:reg_bus|bit_shift[2]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.201      ; 2.854      ;
; 2.231 ; spi_register_bus:reg_bus|bit_shift[4]      ; spi_register_bus:reg_bus|bit_shift[5]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.201      ; 2.856      ;
; 2.233 ; spi_register_bus:reg_bus|state.WR_DATA     ; spi_register_bus:reg_bus|state.WAIT_ACK    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.199      ; 2.856      ;
; 2.233 ; spi_register_bus:reg_bus|bit_shift[2]      ; spi_register_bus:reg_bus|bit_shift[4]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.201      ; 2.858      ;
; 2.249 ; spi_register_bus:reg_bus|bit_shift[4]      ; spi_register_bus:reg_bus|bit_shift[6]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.201      ; 2.874      ;
; 2.355 ; spi_register_bus:reg_bus|adr[4]            ; hspi_master:hspi|reg_rdata_value[3]        ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 0.347      ; 2.646      ;
; 2.355 ; spi_register_bus:reg_bus|adr[4]            ; hspi_master:hspi|reg_rdata_value[0]        ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 0.347      ; 2.646      ;
; 2.373 ; spi_register_bus:reg_bus|adr[3]            ; hspi_master:hspi|reg_rdata_value[3]        ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 0.347      ; 2.664      ;
; 2.373 ; spi_register_bus:reg_bus|adr[3]            ; hspi_master:hspi|reg_rdata_value[0]        ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 0.347      ; 2.664      ;
; 2.401 ; spi_register_bus:reg_bus|adr[6]            ; hspi_master:hspi|reg_ack                   ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 0.347      ; 2.692      ;
; 2.411 ; hspi_master:hspi|reg_ack                   ; spi_register_bus:reg_bus|state.SEND_RESULT ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 0.051      ; 2.406      ;
; 2.427 ; hspi_master:hspi|reg_rdata_value[3]        ; spi_register_bus:reg_bus|out_fifo[3]       ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 0.049      ; 2.420      ;
; 2.439 ; spi_register_bus:reg_bus|bit_shift[5]      ; spi_register_bus:reg_bus|bit_shift[7]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.201      ; 3.064      ;
; 2.459 ; spi_register_bus:reg_bus|bit_shift[1]      ; spi_register_bus:reg_bus|bit_shift[3]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.201      ; 3.084      ;
; 2.475 ; spi_register_bus:reg_bus|bit_shift[3]      ; spi_register_bus:reg_bus|bit_shift[5]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.201      ; 3.100      ;
; 2.477 ; spi_register_bus:reg_bus|state.IDLE        ; spi_register_bus:reg_bus|spi_direction     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.199      ; 3.100      ;
; 2.477 ; spi_register_bus:reg_bus|bit_shift[1]      ; spi_register_bus:reg_bus|bit_shift[4]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.201      ; 3.102      ;
; 2.491 ; spi_register_bus:reg_bus|bit_shift[0]      ; spi_register_bus:reg_bus|bit_shift[3]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.201      ; 3.116      ;
; 2.493 ; spi_register_bus:reg_bus|bit_shift[3]      ; spi_register_bus:reg_bus|bit_shift[6]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.201      ; 3.118      ;
; 2.495 ; spi_register_bus:reg_bus|bit_shift[2]      ; spi_register_bus:reg_bus|bit_shift[5]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.201      ; 3.120      ;
; 2.497 ; spi_register_bus:reg_bus|in_fifo[0]        ; spi_register_bus:reg_bus|state.WAIT_ACK    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.197      ; 3.118      ;
; 2.509 ; spi_register_bus:reg_bus|bit_shift[0]      ; spi_register_bus:reg_bus|bit_shift[4]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.201      ; 3.134      ;
; 2.511 ; spi_register_bus:reg_bus|bit_shift[4]      ; spi_register_bus:reg_bus|bit_shift[7]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.201      ; 3.136      ;
; 2.513 ; spi_register_bus:reg_bus|bit_shift[2]      ; spi_register_bus:reg_bus|bit_shift[6]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.201      ; 3.138      ;
; 2.523 ; spi_register_bus:reg_bus|state.IDLE        ; spi_register_bus:reg_bus|out_fifo[5]       ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.199      ; 3.146      ;
; 2.525 ; spi_register_bus:reg_bus|bit_shift[0]      ; spi_register_bus:reg_bus|miso              ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 0.349      ; 2.818      ;
; 2.527 ; hspi_master:hspi|reg_rdata_value[0]        ; spi_register_bus:reg_bus|out_fifo[0]       ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 0.049      ; 2.520      ;
; 2.531 ; hspi_master:hspi|reg_rdata_value[0]        ; spi_register_bus:reg_bus|out_fifo[1]       ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 0.049      ; 2.524      ;
; 2.615 ; hspi_master:hspi|reg_ack                   ; spi_register_bus:reg_bus|out_fifo[5]       ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 0.051      ; 2.610      ;
; 2.647 ; spi_register_bus:reg_bus|state.IDLE        ; spi_register_bus:reg_bus|state.WR_DATA     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.199      ; 3.270      ;
; 2.657 ; hspi_master:hspi|reg_ack                   ; spi_register_bus:reg_bus|spi_direction     ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 0.051      ; 2.652      ;
; 2.659 ; hspi_master:hspi|reg_ack                   ; spi_register_bus:reg_bus|state.IDLE        ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 0.051      ; 2.654      ;
; 2.737 ; hspi_master:hspi|reg_ack                   ; spi_register_bus:reg_bus|state.WAIT_ACK    ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 0.051      ; 2.732      ;
; 2.739 ; spi_register_bus:reg_bus|bit_shift[1]      ; spi_register_bus:reg_bus|bit_shift[5]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.201      ; 3.364      ;
; 2.751 ; spi_register_bus:reg_bus|state.IDLE        ; spi_register_bus:reg_bus|req               ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.199      ; 3.374      ;
; 2.755 ; spi_register_bus:reg_bus|bit_shift[3]      ; spi_register_bus:reg_bus|bit_shift[7]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.201      ; 3.380      ;
; 2.757 ; spi_register_bus:reg_bus|bit_shift[1]      ; spi_register_bus:reg_bus|bit_shift[6]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.201      ; 3.382      ;
; 2.763 ; spi_register_bus:reg_bus|adr[4]            ; hspi_master:hspi|reg_rdata_value[2]        ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 0.345      ; 3.052      ;
; 2.771 ; spi_register_bus:reg_bus|bit_shift[0]      ; spi_register_bus:reg_bus|bit_shift[5]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.201      ; 3.396      ;
; 2.775 ; spi_register_bus:reg_bus|bit_shift[2]      ; spi_register_bus:reg_bus|bit_shift[7]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.201      ; 3.400      ;
; 2.781 ; spi_register_bus:reg_bus|adr[3]            ; hspi_master:hspi|reg_rdata_value[2]        ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 0.345      ; 3.070      ;
; 2.789 ; spi_register_bus:reg_bus|bit_shift[0]      ; spi_register_bus:reg_bus|bit_shift[6]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.201      ; 3.414      ;
; 2.925 ; spi_register_bus:reg_bus|out_fifo[0]       ; spi_register_bus:reg_bus|miso              ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 0.353      ; 3.222      ;
; 2.969 ; spi_register_bus:reg_bus|bit_shift[2]      ; spi_register_bus:reg_bus|in_fifo[4]        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.199      ; 3.592      ;
; 2.977 ; spi_register_bus:reg_bus|bit_shift[2]      ; spi_register_bus:reg_bus|in_fifo[5]        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.199      ; 3.600      ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'hspi_master:hspi|ack'                                                                               ;
+-------+-----------------+-----------------+----------------------+----------------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+----------------------+----------------------+--------------+------------+------------+
; 1.371 ; hspi_req_cnt[7] ; hspi_req_cnt[7] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.199      ; 1.994      ;
; 1.471 ; hspi_req_cnt[6] ; hspi_req_cnt[6] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.199      ; 2.094      ;
; 1.473 ; hspi_req_cnt[4] ; hspi_req_cnt[4] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.199      ; 2.096      ;
; 1.477 ; hspi_req_cnt[3] ; hspi_req_cnt[3] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.199      ; 2.100      ;
; 1.479 ; hspi_req_cnt[5] ; hspi_req_cnt[5] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.199      ; 2.102      ;
; 1.503 ; hspi_req_cnt[2] ; hspi_req_cnt[2] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.199      ; 2.126      ;
; 1.511 ; hspi_req_cnt[1] ; hspi_req_cnt[1] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.199      ; 2.134      ;
; 1.529 ; hspi_req_cnt[0] ; hspi_req_cnt[1] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.199      ; 2.152      ;
; 2.179 ; hspi_req_cnt[6] ; hspi_req_cnt[7] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.199      ; 2.802      ;
; 2.181 ; hspi_req_cnt[4] ; hspi_req_cnt[5] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.199      ; 2.804      ;
; 2.195 ; hspi_req_cnt[1] ; hspi_req_cnt[2] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.199      ; 2.818      ;
; 2.199 ; hspi_req_cnt[3] ; hspi_req_cnt[4] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.199      ; 2.822      ;
; 2.201 ; hspi_req_cnt[5] ; hspi_req_cnt[6] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.199      ; 2.824      ;
; 2.213 ; hspi_req_cnt[2] ; hspi_req_cnt[3] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.199      ; 2.836      ;
; 2.213 ; hspi_req_cnt[1] ; hspi_req_cnt[3] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.199      ; 2.836      ;
; 2.215 ; hspi_req_cnt[0] ; hspi_req_cnt[2] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.199      ; 2.838      ;
; 2.217 ; hspi_req_cnt[3] ; hspi_req_cnt[5] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.199      ; 2.840      ;
; 2.219 ; hspi_req_cnt[5] ; hspi_req_cnt[7] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.199      ; 2.842      ;
; 2.233 ; hspi_req_cnt[0] ; hspi_req_cnt[3] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.199      ; 2.856      ;
; 2.443 ; hspi_req_cnt[4] ; hspi_req_cnt[6] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.199      ; 3.066      ;
; 2.461 ; hspi_req_cnt[4] ; hspi_req_cnt[7] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.199      ; 3.084      ;
; 2.475 ; hspi_req_cnt[2] ; hspi_req_cnt[4] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.199      ; 3.098      ;
; 2.475 ; hspi_req_cnt[1] ; hspi_req_cnt[4] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.199      ; 3.098      ;
; 2.479 ; hspi_req_cnt[3] ; hspi_req_cnt[6] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.199      ; 3.102      ;
; 2.493 ; hspi_req_cnt[2] ; hspi_req_cnt[5] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.199      ; 3.116      ;
; 2.493 ; hspi_req_cnt[1] ; hspi_req_cnt[5] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.199      ; 3.116      ;
; 2.495 ; hspi_req_cnt[0] ; hspi_req_cnt[4] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.199      ; 3.118      ;
; 2.497 ; hspi_req_cnt[3] ; hspi_req_cnt[7] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.199      ; 3.120      ;
; 2.513 ; hspi_req_cnt[0] ; hspi_req_cnt[5] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.199      ; 3.136      ;
; 2.755 ; hspi_req_cnt[2] ; hspi_req_cnt[6] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.199      ; 3.378      ;
; 2.755 ; hspi_req_cnt[1] ; hspi_req_cnt[6] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.199      ; 3.378      ;
; 2.773 ; hspi_req_cnt[2] ; hspi_req_cnt[7] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.199      ; 3.396      ;
; 2.773 ; hspi_req_cnt[1] ; hspi_req_cnt[7] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.199      ; 3.396      ;
; 2.775 ; hspi_req_cnt[0] ; hspi_req_cnt[6] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.199      ; 3.398      ;
; 2.793 ; hspi_req_cnt[0] ; hspi_req_cnt[7] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.199      ; 3.416      ;
; 3.667 ; hspi_req_cnt[0] ; hspi_req_cnt[0] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.199      ; 4.290      ;
+-------+-----------------+-----------------+----------------------+----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'SPI_SCK'                                                                                             ;
+--------+-----------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.628 ; rst       ; hspi_master:hspi|reg_rdata_value[2]        ; HSPI_CLK     ; SPI_SCK     ; 0.500        ; -0.106     ; 3.982      ;
; -3.628 ; rst       ; hspi_master:hspi|reg_ack                   ; HSPI_CLK     ; SPI_SCK     ; 0.500        ; -0.106     ; 3.982      ;
; -3.586 ; rst       ; spi_register_bus:reg_bus|miso              ; HSPI_CLK     ; SPI_SCK     ; 0.500        ; -0.102     ; 3.944      ;
; -3.278 ; rst       ; spi_register_bus:reg_bus|out_fifo[3]       ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.256     ; 3.982      ;
; -3.278 ; rst       ; spi_register_bus:reg_bus|out_fifo[1]       ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.256     ; 3.982      ;
; -3.278 ; rst       ; spi_register_bus:reg_bus|out_fifo[2]       ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.256     ; 3.982      ;
; -3.278 ; rst       ; spi_register_bus:reg_bus|out_fifo[0]       ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.256     ; 3.982      ;
; -3.250 ; rst       ; hspi_master:hspi|reg_rdata_value[3]        ; HSPI_CLK     ; SPI_SCK     ; 0.500        ; -0.104     ; 3.606      ;
; -3.250 ; rst       ; hspi_master:hspi|reg_rdata_value[0]        ; HSPI_CLK     ; SPI_SCK     ; 0.500        ; -0.104     ; 3.606      ;
; -3.240 ; rst       ; spi_register_bus:reg_bus|bit_shift[2]      ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.252     ; 3.948      ;
; -3.240 ; rst       ; spi_register_bus:reg_bus|bit_shift[7]      ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.252     ; 3.948      ;
; -3.240 ; rst       ; spi_register_bus:reg_bus|bit_shift[6]      ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.252     ; 3.948      ;
; -3.240 ; rst       ; spi_register_bus:reg_bus|bit_shift[5]      ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.252     ; 3.948      ;
; -3.240 ; rst       ; spi_register_bus:reg_bus|bit_shift[4]      ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.252     ; 3.948      ;
; -3.240 ; rst       ; spi_register_bus:reg_bus|bit_shift[3]      ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.252     ; 3.948      ;
; -3.240 ; rst       ; spi_register_bus:reg_bus|bit_shift[1]      ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.252     ; 3.948      ;
; -3.240 ; rst       ; spi_register_bus:reg_bus|bit_shift[0]      ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.252     ; 3.948      ;
; -2.858 ; rst       ; spi_register_bus:reg_bus|spi_direction     ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.254     ; 3.564      ;
; -2.858 ; rst       ; spi_register_bus:reg_bus|out_fifo[5]       ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.254     ; 3.564      ;
; -2.858 ; rst       ; spi_register_bus:reg_bus|adr[5]            ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.254     ; 3.564      ;
; -2.858 ; rst       ; spi_register_bus:reg_bus|req               ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.254     ; 3.564      ;
; -2.858 ; rst       ; spi_register_bus:reg_bus|adr[6]            ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.254     ; 3.564      ;
; -2.858 ; rst       ; spi_register_bus:reg_bus|state.IDLE        ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.254     ; 3.564      ;
; -2.858 ; rst       ; spi_register_bus:reg_bus|state.SEND_RESULT ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.254     ; 3.564      ;
; -2.858 ; rst       ; spi_register_bus:reg_bus|rw                ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.254     ; 3.564      ;
; -2.858 ; rst       ; spi_register_bus:reg_bus|state.WAIT_ACK    ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.254     ; 3.564      ;
; -2.858 ; rst       ; spi_register_bus:reg_bus|state.WR_DATA     ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.254     ; 3.564      ;
; -2.718 ; rst       ; spi_register_bus:reg_bus|adr[0]            ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.252     ; 3.426      ;
; -2.718 ; rst       ; spi_register_bus:reg_bus|in_fifo[1]        ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.252     ; 3.426      ;
; -2.718 ; rst       ; spi_register_bus:reg_bus|adr[2]            ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.252     ; 3.426      ;
; -2.718 ; rst       ; spi_register_bus:reg_bus|in_fifo[3]        ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.252     ; 3.426      ;
; -2.718 ; rst       ; spi_register_bus:reg_bus|adr[1]            ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.252     ; 3.426      ;
; -2.718 ; rst       ; spi_register_bus:reg_bus|in_fifo[2]        ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.252     ; 3.426      ;
; -2.718 ; rst       ; spi_register_bus:reg_bus|adr[3]            ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.252     ; 3.426      ;
; -2.718 ; rst       ; spi_register_bus:reg_bus|in_fifo[4]        ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.252     ; 3.426      ;
; -2.718 ; rst       ; spi_register_bus:reg_bus|adr[4]            ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.252     ; 3.426      ;
; -2.718 ; rst       ; spi_register_bus:reg_bus|in_fifo[5]        ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.252     ; 3.426      ;
; -2.718 ; rst       ; spi_register_bus:reg_bus|in_fifo[6]        ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.252     ; 3.426      ;
; -2.718 ; rst       ; spi_register_bus:reg_bus|in_fifo[7]        ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.252     ; 3.426      ;
; -2.718 ; rst       ; spi_register_bus:reg_bus|in_fifo[0]        ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.252     ; 3.426      ;
+--------+-----------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'HSPI_CLK'                                                                                                         ;
+--------+--------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.373 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[1]  ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.201     ; 3.152      ;
; -2.373 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[0]  ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.201     ; 3.152      ;
; -2.373 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[15] ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.201     ; 3.152      ;
; -2.373 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[8]  ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.201     ; 3.152      ;
; -2.373 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[9]  ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.201     ; 3.152      ;
; -2.373 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[4]  ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.201     ; 3.152      ;
; -2.373 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[3]  ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.201     ; 3.152      ;
; -2.373 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[10] ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.201     ; 3.152      ;
; -2.373 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[2]  ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.201     ; 3.152      ;
; -2.373 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[7]  ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.201     ; 3.152      ;
; -2.373 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[14] ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.201     ; 3.152      ;
; -2.373 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[6]  ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.201     ; 3.152      ;
; -2.373 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[13] ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.201     ; 3.152      ;
; -2.373 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[5]  ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.201     ; 3.152      ;
; -2.373 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[11] ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.201     ; 3.152      ;
; -1.699 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[12] ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; 0.759      ; 3.438      ;
+--------+--------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'HSPI_CLK'                                                                                                         ;
+-------+--------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.627 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[12] ; HSPI_CLK     ; HSPI_CLK    ; 0.000        ; 1.199      ; 3.250      ;
; 2.223 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[1]  ; HSPI_CLK     ; HSPI_CLK    ; 0.000        ; 0.201      ; 2.848      ;
; 2.223 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[0]  ; HSPI_CLK     ; HSPI_CLK    ; 0.000        ; 0.201      ; 2.848      ;
; 2.223 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[15] ; HSPI_CLK     ; HSPI_CLK    ; 0.000        ; 0.201      ; 2.848      ;
; 2.223 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[8]  ; HSPI_CLK     ; HSPI_CLK    ; 0.000        ; 0.201      ; 2.848      ;
; 2.223 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[9]  ; HSPI_CLK     ; HSPI_CLK    ; 0.000        ; 0.201      ; 2.848      ;
; 2.223 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[4]  ; HSPI_CLK     ; HSPI_CLK    ; 0.000        ; 0.201      ; 2.848      ;
; 2.223 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[3]  ; HSPI_CLK     ; HSPI_CLK    ; 0.000        ; 0.201      ; 2.848      ;
; 2.223 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[10] ; HSPI_CLK     ; HSPI_CLK    ; 0.000        ; 0.201      ; 2.848      ;
; 2.223 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[2]  ; HSPI_CLK     ; HSPI_CLK    ; 0.000        ; 0.201      ; 2.848      ;
; 2.223 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[7]  ; HSPI_CLK     ; HSPI_CLK    ; 0.000        ; 0.201      ; 2.848      ;
; 2.223 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[14] ; HSPI_CLK     ; HSPI_CLK    ; 0.000        ; 0.201      ; 2.848      ;
; 2.223 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[6]  ; HSPI_CLK     ; HSPI_CLK    ; 0.000        ; 0.201      ; 2.848      ;
; 2.223 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[13] ; HSPI_CLK     ; HSPI_CLK    ; 0.000        ; 0.201      ; 2.848      ;
; 2.223 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[5]  ; HSPI_CLK     ; HSPI_CLK    ; 0.000        ; 0.201      ; 2.848      ;
; 2.223 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[11] ; HSPI_CLK     ; HSPI_CLK    ; 0.000        ; 0.201      ; 2.848      ;
+-------+--------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'SPI_SCK'                                                                                             ;
+-------+-----------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.524 ; rst       ; spi_register_bus:reg_bus|adr[0]            ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.230      ; 3.218      ;
; 2.524 ; rst       ; spi_register_bus:reg_bus|in_fifo[1]        ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.230      ; 3.218      ;
; 2.524 ; rst       ; spi_register_bus:reg_bus|adr[2]            ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.230      ; 3.218      ;
; 2.524 ; rst       ; spi_register_bus:reg_bus|in_fifo[3]        ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.230      ; 3.218      ;
; 2.524 ; rst       ; spi_register_bus:reg_bus|adr[1]            ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.230      ; 3.218      ;
; 2.524 ; rst       ; spi_register_bus:reg_bus|in_fifo[2]        ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.230      ; 3.218      ;
; 2.524 ; rst       ; spi_register_bus:reg_bus|adr[3]            ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.230      ; 3.218      ;
; 2.524 ; rst       ; spi_register_bus:reg_bus|in_fifo[4]        ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.230      ; 3.218      ;
; 2.524 ; rst       ; spi_register_bus:reg_bus|adr[4]            ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.230      ; 3.218      ;
; 2.524 ; rst       ; spi_register_bus:reg_bus|in_fifo[5]        ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.230      ; 3.218      ;
; 2.524 ; rst       ; spi_register_bus:reg_bus|in_fifo[6]        ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.230      ; 3.218      ;
; 2.524 ; rst       ; spi_register_bus:reg_bus|in_fifo[7]        ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.230      ; 3.218      ;
; 2.524 ; rst       ; spi_register_bus:reg_bus|in_fifo[0]        ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.230      ; 3.218      ;
; 2.644 ; rst       ; spi_register_bus:reg_bus|spi_direction     ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.228      ; 3.336      ;
; 2.644 ; rst       ; spi_register_bus:reg_bus|out_fifo[5]       ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.228      ; 3.336      ;
; 2.644 ; rst       ; spi_register_bus:reg_bus|adr[5]            ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.228      ; 3.336      ;
; 2.644 ; rst       ; spi_register_bus:reg_bus|req               ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.228      ; 3.336      ;
; 2.644 ; rst       ; spi_register_bus:reg_bus|adr[6]            ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.228      ; 3.336      ;
; 2.644 ; rst       ; spi_register_bus:reg_bus|state.IDLE        ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.228      ; 3.336      ;
; 2.644 ; rst       ; spi_register_bus:reg_bus|state.SEND_RESULT ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.228      ; 3.336      ;
; 2.644 ; rst       ; spi_register_bus:reg_bus|rw                ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.228      ; 3.336      ;
; 2.644 ; rst       ; spi_register_bus:reg_bus|state.WAIT_ACK    ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.228      ; 3.336      ;
; 2.644 ; rst       ; spi_register_bus:reg_bus|state.WR_DATA     ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.228      ; 3.336      ;
; 3.030 ; rst       ; hspi_master:hspi|reg_rdata_value[3]        ; HSPI_CLK     ; SPI_SCK     ; -0.500       ; 0.378      ; 3.372      ;
; 3.030 ; rst       ; hspi_master:hspi|reg_rdata_value[0]        ; HSPI_CLK     ; SPI_SCK     ; -0.500       ; 0.378      ; 3.372      ;
; 3.076 ; rst       ; spi_register_bus:reg_bus|bit_shift[2]      ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.232      ; 3.772      ;
; 3.076 ; rst       ; spi_register_bus:reg_bus|bit_shift[7]      ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.232      ; 3.772      ;
; 3.076 ; rst       ; spi_register_bus:reg_bus|bit_shift[6]      ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.232      ; 3.772      ;
; 3.076 ; rst       ; spi_register_bus:reg_bus|bit_shift[5]      ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.232      ; 3.772      ;
; 3.076 ; rst       ; spi_register_bus:reg_bus|bit_shift[4]      ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.232      ; 3.772      ;
; 3.076 ; rst       ; spi_register_bus:reg_bus|bit_shift[3]      ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.232      ; 3.772      ;
; 3.076 ; rst       ; spi_register_bus:reg_bus|bit_shift[1]      ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.232      ; 3.772      ;
; 3.076 ; rst       ; spi_register_bus:reg_bus|bit_shift[0]      ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.232      ; 3.772      ;
; 3.126 ; rst       ; spi_register_bus:reg_bus|out_fifo[3]       ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.228      ; 3.818      ;
; 3.126 ; rst       ; spi_register_bus:reg_bus|out_fifo[1]       ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.228      ; 3.818      ;
; 3.126 ; rst       ; spi_register_bus:reg_bus|out_fifo[2]       ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.228      ; 3.818      ;
; 3.126 ; rst       ; spi_register_bus:reg_bus|out_fifo[0]       ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.228      ; 3.818      ;
; 3.424 ; rst       ; spi_register_bus:reg_bus|miso              ; HSPI_CLK     ; SPI_SCK     ; -0.500       ; 0.380      ; 3.768      ;
; 3.478 ; rst       ; hspi_master:hspi|reg_rdata_value[2]        ; HSPI_CLK     ; SPI_SCK     ; -0.500       ; 0.376      ; 3.818      ;
; 3.478 ; rst       ; hspi_master:hspi|reg_ack                   ; HSPI_CLK     ; SPI_SCK     ; -0.500       ; 0.376      ; 3.818      ;
+-------+-----------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                    ;
+------------+-----------------+----------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name           ; Note                                           ;
+------------+-----------------+----------------------+------------------------------------------------+
; 96.14 MHz  ; 96.14 MHz       ; HSPI_CLK             ;                                                ;
; 106.04 MHz ; 106.04 MHz      ; SPI_SCK              ;                                                ;
; 228.89 MHz ; 201.05 MHz      ; hspi_master:hspi|ack ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+----------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------+
; Slow 1200mV 0C Model Setup Summary            ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; HSPI_CLK             ; -9.401 ; -634.519      ;
; SPI_SCK              ; -7.273 ; -242.316      ;
; hspi_master:hspi|ack ; -3.369 ; -22.442       ;
+----------------------+--------+---------------+


+-----------------------------------------------+
; Slow 1200mV 0C Model Hold Summary             ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; HSPI_CLK             ; -5.502 ; -29.502       ;
; SPI_SCK              ; 0.769  ; 0.000         ;
; hspi_master:hspi|ack ; 1.233  ; 0.000         ;
+----------------------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; SPI_SCK  ; -3.358 ; -106.998          ;
; HSPI_CLK ; -2.051 ; -32.180           ;
+----------+--------+-------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+----------+-------+-------------------+
; Clock    ; Slack ; End Point TNS     ;
+----------+-------+-------------------+
; HSPI_CLK ; 1.461 ; 0.000             ;
; SPI_SCK  ; 2.332 ; 0.000             ;
+----------+-------+-------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------------------+--------+------------------+
; Clock                ; Slack  ; End Point TNS    ;
+----------------------+--------+------------------+
; HSPI_CLK             ; -3.974 ; -412.322         ;
; SPI_SCK              ; -3.974 ; -162.072         ;
; hspi_master:hspi|ack ; -3.974 ; -35.344          ;
+----------------------+--------+------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'HSPI_CLK'                                                                                                                         ;
+--------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -9.401 ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|delay_cnt[10]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.057     ; 9.324      ;
; -9.313 ; hspi_master:hspi|delay_cnt[20]       ; hspi_master:hspi|delay_cnt[10]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.035     ; 9.258      ;
; -9.307 ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|crc_rst                 ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.069     ; 9.218      ;
; -9.219 ; hspi_master:hspi|delay_cnt[20]       ; hspi_master:hspi|crc_rst                 ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.047     ; 9.152      ;
; -9.121 ; hspi_master:hspi|delay_cnt[21]       ; hspi_master:hspi|crc_rst                 ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.123     ; 8.978      ;
; -8.829 ; hspi_master:hspi|delay_cnt[25]       ; hspi_master:hspi|crc_rst                 ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.123     ; 8.686      ;
; -8.819 ; hspi_master:hspi|delay_cnt[26]       ; hspi_master:hspi|crc_rst                 ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.123     ; 8.676      ;
; -8.785 ; hspi_master:hspi|state.SEND_PAYLOAD  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[15] ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.125     ; 8.640      ;
; -8.773 ; hspi_master:hspi|state.SEND_PAYLOAD  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[1]  ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.125     ; 8.628      ;
; -8.723 ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|delay_cnt[19]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.057     ; 8.646      ;
; -8.723 ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|delay_cnt[18]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.057     ; 8.646      ;
; -8.723 ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|delay_cnt[17]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.057     ; 8.646      ;
; -8.723 ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|delay_cnt[16]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.057     ; 8.646      ;
; -8.723 ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|delay_cnt[0]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.057     ; 8.646      ;
; -8.723 ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|delay_cnt[1]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.057     ; 8.646      ;
; -8.723 ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|delay_cnt[2]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.057     ; 8.646      ;
; -8.723 ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|delay_cnt[3]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.057     ; 8.646      ;
; -8.723 ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|delay_cnt[4]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.057     ; 8.646      ;
; -8.723 ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|delay_cnt[5]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.057     ; 8.646      ;
; -8.723 ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|delay_cnt[6]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.057     ; 8.646      ;
; -8.723 ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|delay_cnt[7]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.057     ; 8.646      ;
; -8.723 ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|delay_cnt[15]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.057     ; 8.646      ;
; -8.715 ; hspi_master:hspi|delay_cnt[23]       ; hspi_master:hspi|crc_rst                 ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.123     ; 8.572      ;
; -8.647 ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|state.IDLE              ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.163     ; 9.464      ;
; -8.635 ; hspi_master:hspi|delay_cnt[20]       ; hspi_master:hspi|delay_cnt[19]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.035     ; 8.580      ;
; -8.635 ; hspi_master:hspi|delay_cnt[20]       ; hspi_master:hspi|delay_cnt[18]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.035     ; 8.580      ;
; -8.635 ; hspi_master:hspi|delay_cnt[20]       ; hspi_master:hspi|delay_cnt[17]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.035     ; 8.580      ;
; -8.635 ; hspi_master:hspi|delay_cnt[20]       ; hspi_master:hspi|delay_cnt[16]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.035     ; 8.580      ;
; -8.635 ; hspi_master:hspi|delay_cnt[20]       ; hspi_master:hspi|delay_cnt[0]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.035     ; 8.580      ;
; -8.635 ; hspi_master:hspi|delay_cnt[20]       ; hspi_master:hspi|delay_cnt[1]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.035     ; 8.580      ;
; -8.635 ; hspi_master:hspi|delay_cnt[20]       ; hspi_master:hspi|delay_cnt[2]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.035     ; 8.580      ;
; -8.635 ; hspi_master:hspi|delay_cnt[20]       ; hspi_master:hspi|delay_cnt[3]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.035     ; 8.580      ;
; -8.635 ; hspi_master:hspi|delay_cnt[20]       ; hspi_master:hspi|delay_cnt[4]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.035     ; 8.580      ;
; -8.635 ; hspi_master:hspi|delay_cnt[20]       ; hspi_master:hspi|delay_cnt[5]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.035     ; 8.580      ;
; -8.635 ; hspi_master:hspi|delay_cnt[20]       ; hspi_master:hspi|delay_cnt[6]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.035     ; 8.580      ;
; -8.635 ; hspi_master:hspi|delay_cnt[20]       ; hspi_master:hspi|delay_cnt[7]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.035     ; 8.580      ;
; -8.635 ; hspi_master:hspi|delay_cnt[20]       ; hspi_master:hspi|delay_cnt[15]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.035     ; 8.580      ;
; -8.597 ; hspi_master:hspi|delay_cnt[21]       ; hspi_master:hspi|delay_cnt[0]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.111     ; 8.466      ;
; -8.559 ; hspi_master:hspi|delay_cnt[29]       ; hspi_master:hspi|crc_rst                 ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.123     ; 8.416      ;
; -8.559 ; hspi_master:hspi|delay_cnt[20]       ; hspi_master:hspi|state.IDLE              ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.141     ; 9.398      ;
; -8.551 ; hspi_master:hspi|delay_cnt[10]       ; hspi_master:hspi|delay_cnt[10]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.179     ; 9.352      ;
; -8.551 ; hspi_master:hspi|delay_cnt[30]       ; hspi_master:hspi|crc_rst                 ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.123     ; 8.408      ;
; -8.477 ; hspi_master:hspi|delay_cnt[24]       ; hspi_master:hspi|crc_rst                 ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.123     ; 8.334      ;
; -8.473 ; hspi_master:hspi|delay_cnt[22]       ; hspi_master:hspi|crc_rst                 ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.123     ; 8.330      ;
; -8.457 ; hspi_master:hspi|delay_cnt[10]       ; hspi_master:hspi|crc_rst                 ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.191     ; 9.246      ;
; -8.455 ; hspi_master:hspi|delay_cnt[19]       ; hspi_master:hspi|delay_cnt[10]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.179     ; 9.256      ;
; -8.451 ; hspi_master:hspi|delay_cnt[17]       ; hspi_master:hspi|delay_cnt[10]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.179     ; 9.252      ;
; -8.449 ; hspi_master:hspi|delay_cnt[21]       ; hspi_master:hspi|delay_cnt[19]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.111     ; 8.318      ;
; -8.449 ; hspi_master:hspi|delay_cnt[21]       ; hspi_master:hspi|delay_cnt[18]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.111     ; 8.318      ;
; -8.449 ; hspi_master:hspi|delay_cnt[21]       ; hspi_master:hspi|delay_cnt[17]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.111     ; 8.318      ;
; -8.449 ; hspi_master:hspi|delay_cnt[21]       ; hspi_master:hspi|delay_cnt[16]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.111     ; 8.318      ;
; -8.449 ; hspi_master:hspi|delay_cnt[21]       ; hspi_master:hspi|delay_cnt[1]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.111     ; 8.318      ;
; -8.449 ; hspi_master:hspi|delay_cnt[21]       ; hspi_master:hspi|delay_cnt[2]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.111     ; 8.318      ;
; -8.449 ; hspi_master:hspi|delay_cnt[21]       ; hspi_master:hspi|delay_cnt[3]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.111     ; 8.318      ;
; -8.449 ; hspi_master:hspi|delay_cnt[21]       ; hspi_master:hspi|delay_cnt[4]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.111     ; 8.318      ;
; -8.449 ; hspi_master:hspi|delay_cnt[21]       ; hspi_master:hspi|delay_cnt[5]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.111     ; 8.318      ;
; -8.449 ; hspi_master:hspi|delay_cnt[21]       ; hspi_master:hspi|delay_cnt[6]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.111     ; 8.318      ;
; -8.449 ; hspi_master:hspi|delay_cnt[21]       ; hspi_master:hspi|delay_cnt[7]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.111     ; 8.318      ;
; -8.449 ; hspi_master:hspi|delay_cnt[21]       ; hspi_master:hspi|delay_cnt[15]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.111     ; 8.318      ;
; -8.433 ; hspi_master:hspi|delay_cnt[12]       ; hspi_master:hspi|delay_cnt[10]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.057     ; 8.356      ;
; -8.421 ; hspi_master:hspi|state.SEND_HEADER_3 ; hspi_master:hspi|crc16_8b:crc|lfsr_q[15] ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.125     ; 8.276      ;
; -8.409 ; hspi_master:hspi|state.SEND_HEADER_3 ; hspi_master:hspi|crc16_8b:crc|lfsr_q[1]  ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.125     ; 8.264      ;
; -8.389 ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|delay_cnt[27]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.163     ; 9.206      ;
; -8.387 ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|delay_cnt[28]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.163     ; 9.204      ;
; -8.385 ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|delay_cnt[31]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.163     ; 9.202      ;
; -8.383 ; hspi_master:hspi|state.SEND_PAYLOAD  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[0]  ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.125     ; 8.238      ;
; -8.383 ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|delay_cnt[30]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.163     ; 9.200      ;
; -8.381 ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|delay_cnt[29]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.163     ; 9.198      ;
; -8.377 ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|delay_cnt[8]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.057     ; 8.300      ;
; -8.377 ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|delay_cnt[11]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.057     ; 8.300      ;
; -8.361 ; hspi_master:hspi|delay_cnt[19]       ; hspi_master:hspi|crc_rst                 ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.191     ; 9.150      ;
; -8.357 ; hspi_master:hspi|delay_cnt[17]       ; hspi_master:hspi|crc_rst                 ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.191     ; 9.146      ;
; -8.349 ; hspi_master:hspi|delay_cnt[21]       ; hspi_master:hspi|delay_cnt[11]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.111     ; 8.218      ;
; -8.339 ; hspi_master:hspi|delay_cnt[12]       ; hspi_master:hspi|crc_rst                 ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.069     ; 8.250      ;
; -8.309 ; hspi_master:hspi|delay_cnt[8]        ; hspi_master:hspi|delay_cnt[10]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.179     ; 9.110      ;
; -8.307 ; hspi_master:hspi|delay_cnt[7]        ; hspi_master:hspi|delay_cnt[10]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.179     ; 9.108      ;
; -8.305 ; hspi_master:hspi|delay_cnt[25]       ; hspi_master:hspi|delay_cnt[0]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.111     ; 8.174      ;
; -8.301 ; hspi_master:hspi|delay_cnt[20]       ; hspi_master:hspi|delay_cnt[27]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.141     ; 9.140      ;
; -8.299 ; hspi_master:hspi|delay_cnt[20]       ; hspi_master:hspi|delay_cnt[28]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.141     ; 9.138      ;
; -8.297 ; hspi_master:hspi|delay_cnt[20]       ; hspi_master:hspi|delay_cnt[31]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.141     ; 9.136      ;
; -8.295 ; hspi_master:hspi|delay_cnt[20]       ; hspi_master:hspi|delay_cnt[30]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.141     ; 9.134      ;
; -8.295 ; hspi_master:hspi|delay_cnt[26]       ; hspi_master:hspi|delay_cnt[0]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.111     ; 8.164      ;
; -8.293 ; hspi_master:hspi|delay_cnt[20]       ; hspi_master:hspi|delay_cnt[29]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.141     ; 9.132      ;
; -8.289 ; hspi_master:hspi|delay_cnt[20]       ; hspi_master:hspi|delay_cnt[8]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.035     ; 8.234      ;
; -8.289 ; hspi_master:hspi|delay_cnt[20]       ; hspi_master:hspi|delay_cnt[11]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.035     ; 8.234      ;
; -8.225 ; hspi_master:hspi|delay_cnt[27]       ; hspi_master:hspi|crc_rst                 ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.123     ; 8.082      ;
; -8.215 ; hspi_master:hspi|delay_cnt[8]        ; hspi_master:hspi|crc_rst                 ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.191     ; 9.004      ;
; -8.213 ; hspi_master:hspi|delay_cnt[7]        ; hspi_master:hspi|crc_rst                 ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.191     ; 9.002      ;
; -8.213 ; hspi_master:hspi|delay_cnt[31]       ; hspi_master:hspi|crc_rst                 ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.123     ; 8.070      ;
; -8.191 ; hspi_master:hspi|delay_cnt[23]       ; hspi_master:hspi|delay_cnt[0]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.111     ; 8.060      ;
; -8.189 ; hspi_master:hspi|delay_cnt[15]       ; hspi_master:hspi|delay_cnt[10]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.179     ; 8.990      ;
; -8.165 ; hspi_master:hspi|delay_cnt[21]       ; hspi_master:hspi|delay_cnt[10]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.111     ; 8.034      ;
; -8.157 ; hspi_master:hspi|delay_cnt[25]       ; hspi_master:hspi|delay_cnt[19]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.111     ; 8.026      ;
; -8.157 ; hspi_master:hspi|delay_cnt[25]       ; hspi_master:hspi|delay_cnt[18]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.111     ; 8.026      ;
; -8.157 ; hspi_master:hspi|delay_cnt[25]       ; hspi_master:hspi|delay_cnt[17]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.111     ; 8.026      ;
; -8.157 ; hspi_master:hspi|delay_cnt[25]       ; hspi_master:hspi|delay_cnt[16]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.111     ; 8.026      ;
; -8.157 ; hspi_master:hspi|delay_cnt[25]       ; hspi_master:hspi|delay_cnt[1]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.111     ; 8.026      ;
; -8.157 ; hspi_master:hspi|delay_cnt[25]       ; hspi_master:hspi|delay_cnt[2]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.111     ; 8.026      ;
; -8.157 ; hspi_master:hspi|delay_cnt[25]       ; hspi_master:hspi|delay_cnt[3]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.111     ; 8.026      ;
; -8.157 ; hspi_master:hspi|delay_cnt[25]       ; hspi_master:hspi|delay_cnt[4]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -1.111     ; 8.026      ;
+--------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'SPI_SCK'                                                                                                                        ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.273 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|in_fifo[2]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.181     ; 8.072      ;
; -7.265 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|in_fifo[3]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.181     ; 8.064      ;
; -7.249 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|in_fifo[7]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.181     ; 8.048      ;
; -7.247 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|in_fifo[6]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.181     ; 8.046      ;
; -7.219 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|in_fifo[0]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.181     ; 8.018      ;
; -7.217 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|in_fifo[5]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.181     ; 8.016      ;
; -7.207 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|in_fifo[1]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.181     ; 8.006      ;
; -7.195 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|in_fifo[4]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.181     ; 7.994      ;
; -7.033 ; spi_register_bus:reg_bus|bit_shift[3] ; spi_register_bus:reg_bus|in_fifo[2]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.181     ; 7.832      ;
; -7.025 ; spi_register_bus:reg_bus|bit_shift[3] ; spi_register_bus:reg_bus|in_fifo[3]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.181     ; 7.824      ;
; -7.009 ; spi_register_bus:reg_bus|bit_shift[3] ; spi_register_bus:reg_bus|in_fifo[7]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.181     ; 7.808      ;
; -7.007 ; spi_register_bus:reg_bus|bit_shift[3] ; spi_register_bus:reg_bus|in_fifo[6]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.181     ; 7.806      ;
; -6.979 ; spi_register_bus:reg_bus|bit_shift[3] ; spi_register_bus:reg_bus|in_fifo[0]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.181     ; 7.778      ;
; -6.977 ; spi_register_bus:reg_bus|bit_shift[3] ; spi_register_bus:reg_bus|in_fifo[5]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.181     ; 7.776      ;
; -6.967 ; spi_register_bus:reg_bus|bit_shift[3] ; spi_register_bus:reg_bus|in_fifo[1]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.181     ; 7.766      ;
; -6.955 ; spi_register_bus:reg_bus|bit_shift[3] ; spi_register_bus:reg_bus|in_fifo[4]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.181     ; 7.754      ;
; -6.767 ; spi_register_bus:reg_bus|bit_shift[5] ; spi_register_bus:reg_bus|in_fifo[2]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.181     ; 7.566      ;
; -6.759 ; spi_register_bus:reg_bus|bit_shift[5] ; spi_register_bus:reg_bus|in_fifo[3]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.181     ; 7.558      ;
; -6.743 ; spi_register_bus:reg_bus|bit_shift[5] ; spi_register_bus:reg_bus|in_fifo[7]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.181     ; 7.542      ;
; -6.741 ; spi_register_bus:reg_bus|bit_shift[5] ; spi_register_bus:reg_bus|in_fifo[6]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.181     ; 7.540      ;
; -6.713 ; spi_register_bus:reg_bus|bit_shift[5] ; spi_register_bus:reg_bus|in_fifo[0]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.181     ; 7.512      ;
; -6.711 ; spi_register_bus:reg_bus|bit_shift[5] ; spi_register_bus:reg_bus|in_fifo[5]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.181     ; 7.510      ;
; -6.701 ; spi_register_bus:reg_bus|bit_shift[5] ; spi_register_bus:reg_bus|in_fifo[1]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.181     ; 7.500      ;
; -6.689 ; spi_register_bus:reg_bus|bit_shift[5] ; spi_register_bus:reg_bus|in_fifo[4]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.181     ; 7.488      ;
; -6.547 ; spi_register_bus:reg_bus|bit_shift[6] ; spi_register_bus:reg_bus|in_fifo[2]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.181     ; 7.346      ;
; -6.541 ; spi_register_bus:reg_bus|bit_shift[6] ; spi_register_bus:reg_bus|in_fifo[3]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.181     ; 7.340      ;
; -6.531 ; spi_register_bus:reg_bus|bit_shift[6] ; spi_register_bus:reg_bus|in_fifo[7]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.181     ; 7.330      ;
; -6.529 ; spi_register_bus:reg_bus|bit_shift[6] ; spi_register_bus:reg_bus|in_fifo[6]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.181     ; 7.328      ;
; -6.517 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|in_fifo[2]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.181     ; 7.316      ;
; -6.509 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|in_fifo[3]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.181     ; 7.308      ;
; -6.493 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|in_fifo[7]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.181     ; 7.292      ;
; -6.491 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|in_fifo[6]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.181     ; 7.290      ;
; -6.481 ; spi_register_bus:reg_bus|bit_shift[6] ; spi_register_bus:reg_bus|in_fifo[1]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.181     ; 7.280      ;
; -6.473 ; spi_register_bus:reg_bus|bit_shift[6] ; spi_register_bus:reg_bus|in_fifo[5]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.181     ; 7.272      ;
; -6.471 ; spi_register_bus:reg_bus|bit_shift[6] ; spi_register_bus:reg_bus|in_fifo[0]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.181     ; 7.270      ;
; -6.463 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|in_fifo[0]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.181     ; 7.262      ;
; -6.461 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|in_fifo[5]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.181     ; 7.260      ;
; -6.455 ; spi_register_bus:reg_bus|bit_shift[6] ; spi_register_bus:reg_bus|in_fifo[4]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.181     ; 7.254      ;
; -6.451 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|in_fifo[1]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.181     ; 7.250      ;
; -6.439 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|in_fifo[4]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.181     ; 7.238      ;
; -6.435 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|adr[5]       ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.183     ; 7.232      ;
; -6.435 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|adr[6]       ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.183     ; 7.232      ;
; -6.435 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|rw           ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.183     ; 7.232      ;
; -6.425 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|adr[5]       ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.183     ; 7.222      ;
; -6.425 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|adr[6]       ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.183     ; 7.222      ;
; -6.425 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|rw           ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.183     ; 7.222      ;
; -6.389 ; spi_register_bus:reg_bus|bit_shift[1] ; spi_register_bus:reg_bus|bit_shift[2] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.179     ; 7.190      ;
; -6.389 ; spi_register_bus:reg_bus|bit_shift[1] ; spi_register_bus:reg_bus|bit_shift[0] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.179     ; 7.190      ;
; -6.389 ; spi_register_bus:reg_bus|bit_shift[1] ; spi_register_bus:reg_bus|bit_shift[1] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.179     ; 7.190      ;
; -6.389 ; spi_register_bus:reg_bus|bit_shift[1] ; spi_register_bus:reg_bus|bit_shift[3] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.179     ; 7.190      ;
; -6.389 ; spi_register_bus:reg_bus|bit_shift[1] ; spi_register_bus:reg_bus|bit_shift[6] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.179     ; 7.190      ;
; -6.389 ; spi_register_bus:reg_bus|bit_shift[1] ; spi_register_bus:reg_bus|bit_shift[4] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.179     ; 7.190      ;
; -6.389 ; spi_register_bus:reg_bus|bit_shift[1] ; spi_register_bus:reg_bus|bit_shift[5] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.179     ; 7.190      ;
; -6.389 ; spi_register_bus:reg_bus|bit_shift[1] ; spi_register_bus:reg_bus|bit_shift[7] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.179     ; 7.190      ;
; -6.371 ; spi_register_bus:reg_bus|bit_shift[1] ; spi_register_bus:reg_bus|adr[5]       ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.183     ; 7.168      ;
; -6.371 ; spi_register_bus:reg_bus|bit_shift[1] ; spi_register_bus:reg_bus|adr[6]       ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.183     ; 7.168      ;
; -6.371 ; spi_register_bus:reg_bus|bit_shift[1] ; spi_register_bus:reg_bus|rw           ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.183     ; 7.168      ;
; -6.279 ; spi_register_bus:reg_bus|bit_shift[2] ; spi_register_bus:reg_bus|bit_shift[2] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.179     ; 7.080      ;
; -6.279 ; spi_register_bus:reg_bus|bit_shift[2] ; spi_register_bus:reg_bus|bit_shift[0] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.179     ; 7.080      ;
; -6.279 ; spi_register_bus:reg_bus|bit_shift[2] ; spi_register_bus:reg_bus|bit_shift[1] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.179     ; 7.080      ;
; -6.279 ; spi_register_bus:reg_bus|bit_shift[2] ; spi_register_bus:reg_bus|bit_shift[3] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.179     ; 7.080      ;
; -6.279 ; spi_register_bus:reg_bus|bit_shift[2] ; spi_register_bus:reg_bus|bit_shift[6] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.179     ; 7.080      ;
; -6.279 ; spi_register_bus:reg_bus|bit_shift[2] ; spi_register_bus:reg_bus|bit_shift[4] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.179     ; 7.080      ;
; -6.279 ; spi_register_bus:reg_bus|bit_shift[2] ; spi_register_bus:reg_bus|bit_shift[5] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.179     ; 7.080      ;
; -6.279 ; spi_register_bus:reg_bus|bit_shift[2] ; spi_register_bus:reg_bus|bit_shift[7] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.179     ; 7.080      ;
; -6.261 ; spi_register_bus:reg_bus|bit_shift[2] ; spi_register_bus:reg_bus|adr[5]       ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.183     ; 7.058      ;
; -6.261 ; spi_register_bus:reg_bus|bit_shift[2] ; spi_register_bus:reg_bus|adr[6]       ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.183     ; 7.058      ;
; -6.261 ; spi_register_bus:reg_bus|bit_shift[2] ; spi_register_bus:reg_bus|rw           ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.183     ; 7.058      ;
; -6.221 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|out_fifo[0]  ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.183     ; 7.018      ;
; -6.221 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|out_fifo[2]  ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.183     ; 7.018      ;
; -6.221 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|out_fifo[1]  ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.183     ; 7.018      ;
; -6.221 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|out_fifo[3]  ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.183     ; 7.018      ;
; -6.211 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|bit_shift[2] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.179     ; 7.012      ;
; -6.211 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|bit_shift[0] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.179     ; 7.012      ;
; -6.211 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|bit_shift[1] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.179     ; 7.012      ;
; -6.211 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|bit_shift[3] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.179     ; 7.012      ;
; -6.211 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|bit_shift[6] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.179     ; 7.012      ;
; -6.211 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|bit_shift[4] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.179     ; 7.012      ;
; -6.211 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|bit_shift[5] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.179     ; 7.012      ;
; -6.211 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|bit_shift[7] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.179     ; 7.012      ;
; -6.211 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|out_fifo[0]  ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.183     ; 7.008      ;
; -6.211 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|out_fifo[2]  ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.183     ; 7.008      ;
; -6.211 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|out_fifo[1]  ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.183     ; 7.008      ;
; -6.211 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|out_fifo[3]  ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.183     ; 7.008      ;
; -6.181 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|bit_shift[2] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.179     ; 6.982      ;
; -6.181 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|bit_shift[0] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.179     ; 6.982      ;
; -6.181 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|bit_shift[1] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.179     ; 6.982      ;
; -6.181 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|bit_shift[3] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.179     ; 6.982      ;
; -6.181 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|bit_shift[6] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.179     ; 6.982      ;
; -6.181 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|bit_shift[4] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.179     ; 6.982      ;
; -6.181 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|bit_shift[5] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.179     ; 6.982      ;
; -6.181 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|bit_shift[7] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.179     ; 6.982      ;
; -6.155 ; spi_register_bus:reg_bus|bit_shift[3] ; spi_register_bus:reg_bus|bit_shift[2] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.179     ; 6.956      ;
; -6.155 ; spi_register_bus:reg_bus|bit_shift[3] ; spi_register_bus:reg_bus|bit_shift[0] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.179     ; 6.956      ;
; -6.155 ; spi_register_bus:reg_bus|bit_shift[3] ; spi_register_bus:reg_bus|bit_shift[1] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.179     ; 6.956      ;
; -6.155 ; spi_register_bus:reg_bus|bit_shift[3] ; spi_register_bus:reg_bus|bit_shift[3] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.179     ; 6.956      ;
; -6.155 ; spi_register_bus:reg_bus|bit_shift[3] ; spi_register_bus:reg_bus|bit_shift[6] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.179     ; 6.956      ;
; -6.155 ; spi_register_bus:reg_bus|bit_shift[3] ; spi_register_bus:reg_bus|bit_shift[4] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.179     ; 6.956      ;
; -6.155 ; spi_register_bus:reg_bus|bit_shift[3] ; spi_register_bus:reg_bus|bit_shift[5] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.179     ; 6.956      ;
; -6.155 ; spi_register_bus:reg_bus|bit_shift[3] ; spi_register_bus:reg_bus|bit_shift[7] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.179     ; 6.956      ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'hspi_master:hspi|ack'                                                                                ;
+--------+-----------------+-----------------+----------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node         ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------+----------------------+----------------------+--------------+------------+------------+
; -3.369 ; hspi_req_cnt[0] ; hspi_req_cnt[0] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.179     ; 4.170      ;
; -3.265 ; hspi_req_cnt[2] ; hspi_req_cnt[7] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.179     ; 4.066      ;
; -3.085 ; hspi_req_cnt[0] ; hspi_req_cnt[6] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.179     ; 3.886      ;
; -3.079 ; hspi_req_cnt[1] ; hspi_req_cnt[7] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.179     ; 3.880      ;
; -3.065 ; hspi_req_cnt[1] ; hspi_req_cnt[6] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.179     ; 3.866      ;
; -3.065 ; hspi_req_cnt[0] ; hspi_req_cnt[7] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.179     ; 3.866      ;
; -3.013 ; hspi_req_cnt[2] ; hspi_req_cnt[5] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.179     ; 3.814      ;
; -2.991 ; hspi_req_cnt[4] ; hspi_req_cnt[7] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.179     ; 3.792      ;
; -2.935 ; hspi_req_cnt[2] ; hspi_req_cnt[6] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.179     ; 3.736      ;
; -2.833 ; hspi_req_cnt[0] ; hspi_req_cnt[4] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.179     ; 3.634      ;
; -2.827 ; hspi_req_cnt[1] ; hspi_req_cnt[5] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.179     ; 3.628      ;
; -2.825 ; hspi_req_cnt[3] ; hspi_req_cnt[6] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.179     ; 3.626      ;
; -2.815 ; hspi_req_cnt[3] ; hspi_req_cnt[7] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.179     ; 3.616      ;
; -2.813 ; hspi_req_cnt[1] ; hspi_req_cnt[4] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.179     ; 3.614      ;
; -2.813 ; hspi_req_cnt[0] ; hspi_req_cnt[5] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.179     ; 3.614      ;
; -2.761 ; hspi_req_cnt[2] ; hspi_req_cnt[3] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.179     ; 3.562      ;
; -2.741 ; hspi_req_cnt[6] ; hspi_req_cnt[7] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.179     ; 3.542      ;
; -2.739 ; hspi_req_cnt[4] ; hspi_req_cnt[5] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.179     ; 3.540      ;
; -2.683 ; hspi_req_cnt[2] ; hspi_req_cnt[4] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.179     ; 3.484      ;
; -2.661 ; hspi_req_cnt[4] ; hspi_req_cnt[6] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.179     ; 3.462      ;
; -2.581 ; hspi_req_cnt[0] ; hspi_req_cnt[2] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.179     ; 3.382      ;
; -2.575 ; hspi_req_cnt[1] ; hspi_req_cnt[3] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.179     ; 3.376      ;
; -2.573 ; hspi_req_cnt[3] ; hspi_req_cnt[4] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.179     ; 3.374      ;
; -2.569 ; hspi_req_cnt[5] ; hspi_req_cnt[6] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.179     ; 3.370      ;
; -2.563 ; hspi_req_cnt[3] ; hspi_req_cnt[5] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.179     ; 3.364      ;
; -2.561 ; hspi_req_cnt[1] ; hspi_req_cnt[2] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.179     ; 3.362      ;
; -2.561 ; hspi_req_cnt[0] ; hspi_req_cnt[3] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.179     ; 3.362      ;
; -2.555 ; hspi_req_cnt[5] ; hspi_req_cnt[7] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.179     ; 3.356      ;
; -1.535 ; hspi_req_cnt[1] ; hspi_req_cnt[1] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.179     ; 2.336      ;
; -1.523 ; hspi_req_cnt[3] ; hspi_req_cnt[3] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.179     ; 2.324      ;
; -1.521 ; hspi_req_cnt[0] ; hspi_req_cnt[1] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.179     ; 2.322      ;
; -1.519 ; hspi_req_cnt[2] ; hspi_req_cnt[2] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.179     ; 2.320      ;
; -1.515 ; hspi_req_cnt[5] ; hspi_req_cnt[5] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.179     ; 2.316      ;
; -1.495 ; hspi_req_cnt[6] ; hspi_req_cnt[6] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.179     ; 2.296      ;
; -1.493 ; hspi_req_cnt[4] ; hspi_req_cnt[4] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.179     ; 2.294      ;
; -1.211 ; hspi_req_cnt[7] ; hspi_req_cnt[7] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.179     ; 2.012      ;
+--------+-----------------+-----------------+----------------------+----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'HSPI_CLK'                                                                                                                                      ;
+--------+------------------------------------------+------------------------------------------+----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+----------------------+-------------+--------------+------------+------------+
; -5.502 ; hspi_master:hspi|ack                     ; hspi_master:hspi|ack                     ; hspi_master:hspi|ack ; HSPI_CLK    ; 0.000        ; 5.988      ; 1.386      ;
; -5.050 ; hspi_master:hspi|ack                     ; hspi_master:hspi|ack                     ; hspi_master:hspi|ack ; HSPI_CLK    ; -0.500       ; 5.988      ; 1.338      ;
; -3.000 ; hspi_master:hspi|ack                     ; hspi_fake_cnt[7]                         ; hspi_master:hspi|ack ; HSPI_CLK    ; 0.000        ; 5.976      ; 3.876      ;
; -3.000 ; hspi_master:hspi|ack                     ; hspi_fake_cnt[6]                         ; hspi_master:hspi|ack ; HSPI_CLK    ; 0.000        ; 5.976      ; 3.876      ;
; -3.000 ; hspi_master:hspi|ack                     ; hspi_fake_cnt[5]                         ; hspi_master:hspi|ack ; HSPI_CLK    ; 0.000        ; 5.976      ; 3.876      ;
; -3.000 ; hspi_master:hspi|ack                     ; hspi_fake_cnt[4]                         ; hspi_master:hspi|ack ; HSPI_CLK    ; 0.000        ; 5.976      ; 3.876      ;
; -3.000 ; hspi_master:hspi|ack                     ; hspi_fake_cnt[3]                         ; hspi_master:hspi|ack ; HSPI_CLK    ; 0.000        ; 5.976      ; 3.876      ;
; -3.000 ; hspi_master:hspi|ack                     ; hspi_fake_cnt[2]                         ; hspi_master:hspi|ack ; HSPI_CLK    ; 0.000        ; 5.976      ; 3.876      ;
; -3.000 ; hspi_master:hspi|ack                     ; hspi_fake_cnt[1]                         ; hspi_master:hspi|ack ; HSPI_CLK    ; 0.000        ; 5.976      ; 3.876      ;
; -3.000 ; hspi_master:hspi|ack                     ; hspi_fake_cnt[0]                         ; hspi_master:hspi|ack ; HSPI_CLK    ; 0.000        ; 5.976      ; 3.876      ;
; -2.706 ; hspi_master:hspi|ack                     ; hspi_fake_cnt[7]                         ; hspi_master:hspi|ack ; HSPI_CLK    ; -0.500       ; 5.976      ; 3.670      ;
; -2.706 ; hspi_master:hspi|ack                     ; hspi_fake_cnt[6]                         ; hspi_master:hspi|ack ; HSPI_CLK    ; -0.500       ; 5.976      ; 3.670      ;
; -2.706 ; hspi_master:hspi|ack                     ; hspi_fake_cnt[5]                         ; hspi_master:hspi|ack ; HSPI_CLK    ; -0.500       ; 5.976      ; 3.670      ;
; -2.706 ; hspi_master:hspi|ack                     ; hspi_fake_cnt[4]                         ; hspi_master:hspi|ack ; HSPI_CLK    ; -0.500       ; 5.976      ; 3.670      ;
; -2.706 ; hspi_master:hspi|ack                     ; hspi_fake_cnt[3]                         ; hspi_master:hspi|ack ; HSPI_CLK    ; -0.500       ; 5.976      ; 3.670      ;
; -2.706 ; hspi_master:hspi|ack                     ; hspi_fake_cnt[2]                         ; hspi_master:hspi|ack ; HSPI_CLK    ; -0.500       ; 5.976      ; 3.670      ;
; -2.706 ; hspi_master:hspi|ack                     ; hspi_fake_cnt[1]                         ; hspi_master:hspi|ack ; HSPI_CLK    ; -0.500       ; 5.976      ; 3.670      ;
; -2.706 ; hspi_master:hspi|ack                     ; hspi_fake_cnt[0]                         ; hspi_master:hspi|ack ; HSPI_CLK    ; -0.500       ; 5.976      ; 3.670      ;
; 0.255  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[4]  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[12] ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 1.125      ; 1.770      ;
; 0.729  ; hspi_master:hspi|htvld                   ; hspi_master:hspi|htvld                   ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.219      ; 1.338      ;
; 0.729  ; hspi_master:hspi|state.SEND_PAYLOAD      ; hspi_master:hspi|state.SEND_PAYLOAD      ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.219      ; 1.338      ;
; 0.729  ; hspi_master:hspi|state.IDLE              ; hspi_master:hspi|state.IDLE              ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.219      ; 1.338      ;
; 0.731  ; hspi_master:hspi|delay_cnt[28]           ; hspi_master:hspi|delay_cnt[28]           ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.217      ; 1.338      ;
; 0.731  ; hspi_master:hspi|delay_cnt[31]           ; hspi_master:hspi|delay_cnt[31]           ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.217      ; 1.338      ;
; 0.731  ; hspi_master:hspi|delay_cnt[30]           ; hspi_master:hspi|delay_cnt[30]           ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.217      ; 1.338      ;
; 0.731  ; hspi_master:hspi|delay_cnt[29]           ; hspi_master:hspi|delay_cnt[29]           ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.217      ; 1.338      ;
; 0.731  ; hspi_master:hspi|delay_cnt[27]           ; hspi_master:hspi|delay_cnt[27]           ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.217      ; 1.338      ;
; 0.731  ; hspi_master:hspi|delay_cnt[26]           ; hspi_master:hspi|delay_cnt[26]           ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.217      ; 1.338      ;
; 0.731  ; hspi_master:hspi|delay_cnt[25]           ; hspi_master:hspi|delay_cnt[25]           ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.217      ; 1.338      ;
; 0.731  ; hspi_master:hspi|delay_cnt[24]           ; hspi_master:hspi|delay_cnt[24]           ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.217      ; 1.338      ;
; 0.731  ; hspi_master:hspi|delay_cnt[23]           ; hspi_master:hspi|delay_cnt[23]           ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.217      ; 1.338      ;
; 0.731  ; hspi_master:hspi|delay_cnt[22]           ; hspi_master:hspi|delay_cnt[22]           ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.217      ; 1.338      ;
; 0.731  ; hspi_master:hspi|delay_cnt[21]           ; hspi_master:hspi|delay_cnt[21]           ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.217      ; 1.338      ;
; 0.733  ; hspi_master:hspi|delay_cnt[20]           ; hspi_master:hspi|delay_cnt[20]           ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.215      ; 1.338      ;
; 0.767  ; hspi_master:hspi|tx_seq_num[3]           ; hspi_master:hspi|tx_seq_num[3]           ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.181      ; 1.338      ;
; 0.767  ; hspi_master:hspi|tx_seq_num[2]           ; hspi_master:hspi|tx_seq_num[2]           ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.181      ; 1.338      ;
; 0.769  ; hspi_master:hspi|tx_seq_num[1]           ; hspi_master:hspi|tx_seq_num[1]           ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.179      ; 1.338      ;
; 0.769  ; hspi_master:hspi|tx_seq_num[0]           ; hspi_master:hspi|tx_seq_num[0]           ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.179      ; 1.338      ;
; 0.769  ; hspi_master:hspi|xfer_rem[0]             ; hspi_master:hspi|xfer_rem[0]             ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.179      ; 1.338      ;
; 0.769  ; hspi_master:hspi|xfer_rem[11]            ; hspi_master:hspi|xfer_rem[11]            ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.179      ; 1.338      ;
; 0.769  ; hspi_master:hspi|xfer_rem[10]            ; hspi_master:hspi|xfer_rem[10]            ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.179      ; 1.338      ;
; 0.769  ; hspi_master:hspi|xfer_rem[9]             ; hspi_master:hspi|xfer_rem[9]             ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.179      ; 1.338      ;
; 0.769  ; hspi_master:hspi|xfer_rem[8]             ; hspi_master:hspi|xfer_rem[8]             ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.179      ; 1.338      ;
; 0.769  ; hspi_master:hspi|xfer_rem[7]             ; hspi_master:hspi|xfer_rem[7]             ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.179      ; 1.338      ;
; 0.769  ; hspi_master:hspi|xfer_rem[6]             ; hspi_master:hspi|xfer_rem[6]             ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.179      ; 1.338      ;
; 0.769  ; hspi_master:hspi|xfer_rem[5]             ; hspi_master:hspi|xfer_rem[5]             ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.179      ; 1.338      ;
; 0.769  ; hspi_master:hspi|xfer_rem[4]             ; hspi_master:hspi|xfer_rem[4]             ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.179      ; 1.338      ;
; 0.769  ; hspi_master:hspi|xfer_rem[3]             ; hspi_master:hspi|xfer_rem[3]             ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.179      ; 1.338      ;
; 0.769  ; hspi_master:hspi|xfer_rem[2]             ; hspi_master:hspi|xfer_rem[2]             ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.179      ; 1.338      ;
; 0.769  ; hspi_master:hspi|xfer_rem[1]             ; hspi_master:hspi|xfer_rem[1]             ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.179      ; 1.338      ;
; 0.797  ; hspi_fake_cnt[0]                         ; hspi_fake_cnt[0]                         ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.181      ; 1.368      ;
; 0.871  ; hspi_master:hspi|state.SEND_HEADER_2     ; hspi_master:hspi|state.SEND_HEADER_3     ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.219      ; 1.480      ;
; 0.871  ; hspi_master:hspi|state.SEND_HEADER_1     ; hspi_master:hspi|state.SEND_HEADER_2     ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.219      ; 1.480      ;
; 0.915  ; hspi_fake_cnt[7]                         ; hspi_fake_cnt[7]                         ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.181      ; 1.486      ;
; 0.933  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[10] ; hspi_master:hspi|crc16_8b:crc|lfsr_q[0]  ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.179      ; 1.502      ;
; 0.937  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[10] ; hspi_master:hspi|crc16_8b:crc|lfsr_q[15] ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.179      ; 1.506      ;
; 1.161  ; rst_cnt[4]                               ; rst                                      ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.179      ; 1.730      ;
; 1.215  ; hspi_master:hspi|state.SEND_PAYLOAD      ; hspi_master:hspi|state.SEND_CRC_0        ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.219      ; 1.824      ;
; 1.227  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[9]  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[3]  ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.179      ; 1.796      ;
; 1.233  ; hspi_master:hspi|state.SEND_HEADER_0     ; hspi_master:hspi|state.SEND_HEADER_1     ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.219      ; 1.842      ;
; 1.239  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[9]  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[1]  ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.179      ; 1.808      ;
; 1.277  ; hspi_master:hspi|state.SEND_CRC_0        ; hspi_master:hspi|state.SEND_CRC_1        ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.219      ; 1.886      ;
; 1.299  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[3]  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[11] ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.179      ; 1.868      ;
; 1.301  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[2]  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[10] ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.179      ; 1.870      ;
; 1.301  ; hspi_master:hspi|xfer_rem[0]             ; hspi_master:hspi|state.SEND_CRC_0        ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 1.111      ; 2.802      ;
; 1.321  ; hspi_master:hspi|state.SEND_HEADER_0     ; hspi_master:hspi|htvld                   ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.219      ; 1.930      ;
; 1.359  ; rst_cnt[5]                               ; rst_cnt[5]                               ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.179      ; 1.928      ;
; 1.363  ; rst_cnt[6]                               ; rst_cnt[6]                               ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.179      ; 1.932      ;
; 1.365  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[0]  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[8]  ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.179      ; 1.934      ;
; 1.365  ; hspi_fake_cnt[2]                         ; hspi_fake_cnt[2]                         ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.181      ; 1.936      ;
; 1.365  ; hspi_master:hspi|state.SEND_HEADER_3     ; hspi_master:hspi|state.SEND_PAYLOAD      ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.219      ; 1.974      ;
; 1.367  ; rst_cnt[2]                               ; rst_cnt[2]                               ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.179      ; 1.936      ;
; 1.371  ; rst_cnt[1]                               ; rst_cnt[1]                               ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.179      ; 1.940      ;
; 1.373  ; hspi_fake_cnt[4]                         ; hspi_fake_cnt[4]                         ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.181      ; 1.944      ;
; 1.381  ; hspi_fake_cnt[3]                         ; hspi_fake_cnt[3]                         ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.181      ; 1.952      ;
; 1.381  ; rst_cnt[4]                               ; rst_cnt[4]                               ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.179      ; 1.950      ;
; 1.385  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[7]  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[15] ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.179      ; 1.954      ;
; 1.389  ; hspi_fake_cnt[5]                         ; hspi_fake_cnt[5]                         ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.181      ; 1.960      ;
; 1.389  ; hspi_master:hspi|tx_seq_num[2]           ; hspi_master:hspi|tx_seq_num[3]           ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.181      ; 1.960      ;
; 1.395  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[11] ; hspi_master:hspi|crc16_8b:crc|lfsr_q[4]  ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.179      ; 1.964      ;
; 1.413  ; rst_cnt[0]                               ; rst_cnt[0]                               ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.179      ; 1.982      ;
; 1.417  ; hspi_master:hspi|state.SEND_CRC_1        ; hspi_master:hspi|state.IDLE              ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.219      ; 2.026      ;
; 1.421  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[10] ; hspi_master:hspi|crc16_8b:crc|lfsr_q[3]  ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.179      ; 1.990      ;
; 1.429  ; hspi_fake_cnt[0]                         ; hspi_fake_cnt[1]                         ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.181      ; 2.000      ;
; 1.431  ; hspi_master:hspi|state.IDLE              ; hspi_master:hspi|htvld                   ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.219      ; 2.040      ;
; 1.493  ; hspi_master:hspi|xfer_rem[9]             ; hspi_master:hspi|state.SEND_CRC_0        ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 1.111      ; 2.994      ;
; 1.513  ; hspi_master:hspi|xfer_rem[5]             ; hspi_master:hspi|state.SEND_CRC_0        ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 1.111      ; 3.014      ;
; 1.517  ; hspi_master:hspi|tx_seq_num[0]           ; hspi_master:hspi|tx_seq_num[1]           ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.179      ; 2.086      ;
; 1.521  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[13] ; hspi_master:hspi|crc16_8b:crc|lfsr_q[7]  ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.179      ; 2.090      ;
; 1.531  ; hspi_master:hspi|xfer_rem[1]             ; hspi_master:hspi|state.SEND_CRC_0        ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 1.111      ; 3.032      ;
; 1.561  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[10] ; hspi_master:hspi|crc16_8b:crc|lfsr_q[4]  ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.179      ; 2.130      ;
; 1.569  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[10] ; hspi_master:hspi|crc16_8b:crc|lfsr_q[1]  ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.179      ; 2.138      ;
; 1.573  ; hspi_master:hspi|state.IDLE              ; hspi_master:hspi|crc_en                  ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.219      ; 2.182      ;
; 1.581  ; rst_cnt[6]                               ; rst                                      ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.179      ; 2.150      ;
; 1.653  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[5]  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[13] ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.179      ; 2.222      ;
; 1.697  ; hspi_fake_cnt[1]                         ; hspi_fake_cnt[1]                         ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.181      ; 2.268      ;
; 1.699  ; rst_cnt[7]                               ; rst_cnt[7]                               ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.179      ; 2.268      ;
; 1.705  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[13] ; hspi_master:hspi|crc16_8b:crc|lfsr_q[6]  ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.179      ; 2.274      ;
; 1.715  ; rst_cnt[3]                               ; rst_cnt[3]                               ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.179      ; 2.284      ;
; 1.717  ; hspi_fake_cnt[6]                         ; hspi_fake_cnt[6]                         ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.181      ; 2.288      ;
+--------+------------------------------------------+------------------------------------------+----------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'SPI_SCK'                                                                                                                                  ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.769 ; spi_register_bus:reg_bus|spi_direction     ; spi_register_bus:reg_bus|spi_direction     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 1.338      ;
; 0.769 ; spi_register_bus:reg_bus|out_fifo[5]       ; spi_register_bus:reg_bus|out_fifo[5]       ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 1.338      ;
; 0.769 ; spi_register_bus:reg_bus|in_fifo[1]        ; spi_register_bus:reg_bus|in_fifo[1]        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 1.338      ;
; 0.769 ; spi_register_bus:reg_bus|in_fifo[3]        ; spi_register_bus:reg_bus|in_fifo[3]        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 1.338      ;
; 0.769 ; spi_register_bus:reg_bus|in_fifo[2]        ; spi_register_bus:reg_bus|in_fifo[2]        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 1.338      ;
; 0.769 ; spi_register_bus:reg_bus|in_fifo[4]        ; spi_register_bus:reg_bus|in_fifo[4]        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 1.338      ;
; 0.769 ; spi_register_bus:reg_bus|in_fifo[5]        ; spi_register_bus:reg_bus|in_fifo[5]        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 1.338      ;
; 0.769 ; spi_register_bus:reg_bus|in_fifo[6]        ; spi_register_bus:reg_bus|in_fifo[6]        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 1.338      ;
; 0.769 ; spi_register_bus:reg_bus|req               ; spi_register_bus:reg_bus|req               ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 1.338      ;
; 0.769 ; spi_register_bus:reg_bus|in_fifo[7]        ; spi_register_bus:reg_bus|in_fifo[7]        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 1.338      ;
; 0.769 ; spi_register_bus:reg_bus|in_fifo[0]        ; spi_register_bus:reg_bus|in_fifo[0]        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 1.338      ;
; 0.774 ; hspi_master:hspi|reg_rdata_value[3]        ; hspi_master:hspi|reg_rdata_value[3]        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.174      ; 1.338      ;
; 0.774 ; hspi_master:hspi|reg_rdata_value[2]        ; hspi_master:hspi|reg_rdata_value[2]        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.174      ; 1.338      ;
; 0.774 ; hspi_master:hspi|reg_rdata_value[0]        ; hspi_master:hspi|reg_rdata_value[0]        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.174      ; 1.338      ;
; 0.907 ; spi_register_bus:reg_bus|in_fifo[2]        ; spi_register_bus:reg_bus|adr[1]            ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 1.476      ;
; 0.907 ; spi_register_bus:reg_bus|in_fifo[5]        ; spi_register_bus:reg_bus|adr[4]            ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 1.476      ;
; 0.911 ; spi_register_bus:reg_bus|in_fifo[1]        ; spi_register_bus:reg_bus|adr[0]            ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 1.480      ;
; 0.911 ; spi_register_bus:reg_bus|in_fifo[3]        ; spi_register_bus:reg_bus|adr[2]            ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 1.480      ;
; 0.961 ; spi_register_bus:reg_bus|state.WAIT_ACK    ; spi_register_bus:reg_bus|spi_direction     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 1.530      ;
; 0.963 ; spi_register_bus:reg_bus|state.WAIT_ACK    ; spi_register_bus:reg_bus|state.IDLE        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 1.532      ;
; 0.963 ; spi_register_bus:reg_bus|state.WAIT_ACK    ; spi_register_bus:reg_bus|req               ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 1.532      ;
; 1.005 ; spi_register_bus:reg_bus|state.WAIT_ACK    ; spi_register_bus:reg_bus|out_fifo[5]       ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 1.574      ;
; 1.007 ; spi_register_bus:reg_bus|state.WAIT_ACK    ; spi_register_bus:reg_bus|state.SEND_RESULT ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 1.576      ;
; 1.165 ; spi_register_bus:reg_bus|rw                ; spi_register_bus:reg_bus|state.IDLE        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 1.734      ;
; 1.257 ; spi_register_bus:reg_bus|in_fifo[4]        ; spi_register_bus:reg_bus|adr[3]            ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 1.826      ;
; 1.369 ; spi_register_bus:reg_bus|bit_shift[5]      ; spi_register_bus:reg_bus|bit_shift[5]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 1.938      ;
; 1.373 ; spi_register_bus:reg_bus|bit_shift[7]      ; spi_register_bus:reg_bus|bit_shift[7]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 1.942      ;
; 1.377 ; spi_register_bus:reg_bus|bit_shift[6]      ; spi_register_bus:reg_bus|bit_shift[6]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 1.946      ;
; 1.385 ; spi_register_bus:reg_bus|bit_shift[1]      ; spi_register_bus:reg_bus|bit_shift[1]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 1.954      ;
; 1.391 ; spi_register_bus:reg_bus|bit_shift[2]      ; spi_register_bus:reg_bus|bit_shift[2]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 1.960      ;
; 1.401 ; spi_register_bus:reg_bus|bit_shift[3]      ; spi_register_bus:reg_bus|bit_shift[3]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 1.970      ;
; 1.407 ; spi_register_bus:reg_bus|bit_shift[4]      ; spi_register_bus:reg_bus|bit_shift[4]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 1.976      ;
; 1.419 ; spi_register_bus:reg_bus|rw                ; spi_register_bus:reg_bus|state.SEND_RESULT ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 1.988      ;
; 1.425 ; spi_register_bus:reg_bus|bit_shift[0]      ; spi_register_bus:reg_bus|bit_shift[0]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 1.994      ;
; 1.513 ; hspi_master:hspi|reg_rdata_value[2]        ; spi_register_bus:reg_bus|out_fifo[2]       ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 0.055      ; 1.478      ;
; 1.591 ; spi_register_bus:reg_bus|in_fifo[6]        ; spi_register_bus:reg_bus|adr[5]            ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.177      ; 2.158      ;
; 1.595 ; spi_register_bus:reg_bus|state.IDLE        ; spi_register_bus:reg_bus|state.WAIT_ACK    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 2.164      ;
; 1.637 ; spi_register_bus:reg_bus|state.SEND_RESULT ; spi_register_bus:reg_bus|out_fifo[1]       ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 2.206      ;
; 1.669 ; spi_register_bus:reg_bus|state.SEND_RESULT ; spi_register_bus:reg_bus|out_fifo[0]       ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 2.238      ;
; 1.671 ; spi_register_bus:reg_bus|state.SEND_RESULT ; spi_register_bus:reg_bus|out_fifo[2]       ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 2.240      ;
; 1.777 ; spi_register_bus:reg_bus|state.SEND_RESULT ; spi_register_bus:reg_bus|state.IDLE        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 2.346      ;
; 1.779 ; spi_register_bus:reg_bus|state.WAIT_ACK    ; spi_register_bus:reg_bus|out_fifo[3]       ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 2.348      ;
; 1.795 ; spi_register_bus:reg_bus|state.WAIT_ACK    ; spi_register_bus:reg_bus|out_fifo[1]       ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 2.364      ;
; 1.821 ; spi_register_bus:reg_bus|state.SEND_RESULT ; spi_register_bus:reg_bus|out_fifo[3]       ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 2.390      ;
; 1.887 ; spi_register_bus:reg_bus|in_fifo[7]        ; spi_register_bus:reg_bus|adr[6]            ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.177      ; 2.454      ;
; 1.887 ; spi_register_bus:reg_bus|state.SEND_RESULT ; spi_register_bus:reg_bus|req               ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 2.456      ;
; 1.929 ; spi_register_bus:reg_bus|in_fifo[0]        ; spi_register_bus:reg_bus|rw                ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.177      ; 2.496      ;
; 1.989 ; spi_register_bus:reg_bus|state.WR_DATA     ; spi_register_bus:reg_bus|state.WAIT_ACK    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 2.558      ;
; 2.013 ; spi_register_bus:reg_bus|bit_shift[5]      ; spi_register_bus:reg_bus|bit_shift[6]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 2.582      ;
; 2.015 ; spi_register_bus:reg_bus|bit_shift[6]      ; spi_register_bus:reg_bus|bit_shift[7]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 2.584      ;
; 2.015 ; spi_register_bus:reg_bus|adr[0]            ; hspi_master:hspi|reg_rdata_value[3]        ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 0.299      ; 2.224      ;
; 2.021 ; spi_register_bus:reg_bus|bit_shift[0]      ; spi_register_bus:reg_bus|bit_shift[1]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 2.590      ;
; 2.027 ; spi_register_bus:reg_bus|bit_shift[2]      ; spi_register_bus:reg_bus|bit_shift[3]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 2.596      ;
; 2.033 ; spi_register_bus:reg_bus|bit_shift[1]      ; spi_register_bus:reg_bus|bit_shift[2]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 2.602      ;
; 2.045 ; spi_register_bus:reg_bus|bit_shift[4]      ; spi_register_bus:reg_bus|bit_shift[5]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 2.614      ;
; 2.049 ; spi_register_bus:reg_bus|bit_shift[3]      ; spi_register_bus:reg_bus|bit_shift[4]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 2.618      ;
; 2.051 ; spi_register_bus:reg_bus|bit_shift[0]      ; spi_register_bus:reg_bus|bit_shift[2]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 2.620      ;
; 2.059 ; spi_register_bus:reg_bus|bit_shift[2]      ; spi_register_bus:reg_bus|bit_shift[4]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 2.628      ;
; 2.061 ; spi_register_bus:reg_bus|adr[0]            ; hspi_master:hspi|reg_rdata_value[0]        ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 0.299      ; 2.270      ;
; 2.075 ; spi_register_bus:reg_bus|bit_shift[4]      ; spi_register_bus:reg_bus|bit_shift[6]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 2.644      ;
; 2.167 ; spi_register_bus:reg_bus|adr[3]            ; hspi_master:hspi|reg_rdata_value[0]        ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 0.299      ; 2.376      ;
; 2.167 ; spi_register_bus:reg_bus|adr[3]            ; hspi_master:hspi|reg_rdata_value[3]        ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 0.299      ; 2.376      ;
; 2.187 ; spi_register_bus:reg_bus|adr[4]            ; hspi_master:hspi|reg_rdata_value[0]        ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 0.299      ; 2.396      ;
; 2.187 ; spi_register_bus:reg_bus|adr[4]            ; hspi_master:hspi|reg_rdata_value[3]        ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 0.299      ; 2.396      ;
; 2.199 ; hspi_master:hspi|reg_rdata_value[3]        ; spi_register_bus:reg_bus|out_fifo[3]       ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 0.053      ; 2.162      ;
; 2.211 ; spi_register_bus:reg_bus|bit_shift[5]      ; spi_register_bus:reg_bus|bit_shift[7]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 2.780      ;
; 2.221 ; spi_register_bus:reg_bus|adr[6]            ; hspi_master:hspi|reg_ack                   ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 0.299      ; 2.430      ;
; 2.223 ; spi_register_bus:reg_bus|in_fifo[0]        ; spi_register_bus:reg_bus|state.WAIT_ACK    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.177      ; 2.790      ;
; 2.223 ; spi_register_bus:reg_bus|bit_shift[1]      ; spi_register_bus:reg_bus|bit_shift[3]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 2.792      ;
; 2.243 ; spi_register_bus:reg_bus|bit_shift[3]      ; spi_register_bus:reg_bus|bit_shift[5]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 2.812      ;
; 2.255 ; spi_register_bus:reg_bus|state.IDLE        ; spi_register_bus:reg_bus|spi_direction     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 2.824      ;
; 2.265 ; spi_register_bus:reg_bus|bit_shift[0]      ; spi_register_bus:reg_bus|bit_shift[3]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 2.834      ;
; 2.271 ; spi_register_bus:reg_bus|bit_shift[2]      ; spi_register_bus:reg_bus|bit_shift[5]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 2.840      ;
; 2.271 ; hspi_master:hspi|reg_ack                   ; spi_register_bus:reg_bus|state.SEND_RESULT ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 0.055      ; 2.236      ;
; 2.277 ; spi_register_bus:reg_bus|bit_shift[1]      ; spi_register_bus:reg_bus|bit_shift[4]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 2.846      ;
; 2.283 ; hspi_master:hspi|reg_rdata_value[0]        ; spi_register_bus:reg_bus|out_fifo[0]       ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 0.053      ; 2.246      ;
; 2.287 ; hspi_master:hspi|reg_rdata_value[0]        ; spi_register_bus:reg_bus|out_fifo[1]       ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 0.053      ; 2.250      ;
; 2.289 ; spi_register_bus:reg_bus|bit_shift[4]      ; spi_register_bus:reg_bus|bit_shift[7]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 2.858      ;
; 2.293 ; spi_register_bus:reg_bus|bit_shift[3]      ; spi_register_bus:reg_bus|bit_shift[6]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 2.862      ;
; 2.295 ; spi_register_bus:reg_bus|bit_shift[0]      ; spi_register_bus:reg_bus|bit_shift[4]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 2.864      ;
; 2.297 ; spi_register_bus:reg_bus|state.IDLE        ; spi_register_bus:reg_bus|out_fifo[5]       ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 2.866      ;
; 2.303 ; spi_register_bus:reg_bus|bit_shift[2]      ; spi_register_bus:reg_bus|bit_shift[6]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 2.872      ;
; 2.363 ; spi_register_bus:reg_bus|bit_shift[0]      ; spi_register_bus:reg_bus|miso              ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 0.299      ; 2.572      ;
; 2.429 ; spi_register_bus:reg_bus|state.IDLE        ; spi_register_bus:reg_bus|state.WR_DATA     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 2.998      ;
; 2.429 ; hspi_master:hspi|reg_ack                   ; spi_register_bus:reg_bus|out_fifo[5]       ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 0.055      ; 2.394      ;
; 2.431 ; hspi_master:hspi|reg_ack                   ; spi_register_bus:reg_bus|spi_direction     ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 0.055      ; 2.396      ;
; 2.457 ; hspi_master:hspi|reg_ack                   ; spi_register_bus:reg_bus|state.IDLE        ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 0.055      ; 2.422      ;
; 2.467 ; spi_register_bus:reg_bus|bit_shift[1]      ; spi_register_bus:reg_bus|bit_shift[5]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 3.036      ;
; 2.487 ; spi_register_bus:reg_bus|bit_shift[3]      ; spi_register_bus:reg_bus|bit_shift[7]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 3.056      ;
; 2.495 ; spi_register_bus:reg_bus|state.IDLE        ; spi_register_bus:reg_bus|req               ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 3.064      ;
; 2.509 ; spi_register_bus:reg_bus|bit_shift[0]      ; spi_register_bus:reg_bus|bit_shift[5]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 3.078      ;
; 2.515 ; spi_register_bus:reg_bus|bit_shift[2]      ; spi_register_bus:reg_bus|bit_shift[7]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 3.084      ;
; 2.519 ; hspi_master:hspi|reg_ack                   ; spi_register_bus:reg_bus|state.WAIT_ACK    ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 0.055      ; 2.484      ;
; 2.521 ; spi_register_bus:reg_bus|bit_shift[1]      ; spi_register_bus:reg_bus|bit_shift[6]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 3.090      ;
; 2.533 ; spi_register_bus:reg_bus|adr[3]            ; hspi_master:hspi|reg_rdata_value[2]        ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 0.297      ; 2.740      ;
; 2.539 ; spi_register_bus:reg_bus|bit_shift[0]      ; spi_register_bus:reg_bus|bit_shift[6]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 3.108      ;
; 2.553 ; spi_register_bus:reg_bus|adr[4]            ; hspi_master:hspi|reg_rdata_value[2]        ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 0.297      ; 2.760      ;
; 2.652 ; hspi_master:hspi|reg_ack                   ; hspi_master:hspi|reg_ack                   ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.174      ; 3.216      ;
; 2.667 ; spi_register_bus:reg_bus|out_fifo[0]       ; spi_register_bus:reg_bus|miso              ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 0.303      ; 2.880      ;
; 2.711 ; spi_register_bus:reg_bus|bit_shift[1]      ; spi_register_bus:reg_bus|bit_shift[7]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.179      ; 3.280      ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'hspi_master:hspi|ack'                                                                                ;
+-------+-----------------+-----------------+----------------------+----------------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+----------------------+----------------------+--------------+------------+------------+
; 1.233 ; hspi_req_cnt[7] ; hspi_req_cnt[7] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.179      ; 1.802      ;
; 1.373 ; hspi_req_cnt[4] ; hspi_req_cnt[4] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.179      ; 1.942      ;
; 1.375 ; hspi_req_cnt[6] ; hspi_req_cnt[6] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.179      ; 1.944      ;
; 1.375 ; hspi_req_cnt[5] ; hspi_req_cnt[5] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.179      ; 1.944      ;
; 1.381 ; hspi_req_cnt[3] ; hspi_req_cnt[3] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.179      ; 1.950      ;
; 1.397 ; hspi_req_cnt[2] ; hspi_req_cnt[2] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.179      ; 1.966      ;
; 1.417 ; hspi_req_cnt[1] ; hspi_req_cnt[1] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.179      ; 1.986      ;
; 1.427 ; hspi_req_cnt[0] ; hspi_req_cnt[1] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.179      ; 1.996      ;
; 2.009 ; hspi_req_cnt[1] ; hspi_req_cnt[2] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.179      ; 2.578      ;
; 2.013 ; hspi_req_cnt[5] ; hspi_req_cnt[6] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.179      ; 2.582      ;
; 2.019 ; hspi_req_cnt[3] ; hspi_req_cnt[4] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.179      ; 2.588      ;
; 2.021 ; hspi_req_cnt[4] ; hspi_req_cnt[5] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.179      ; 2.590      ;
; 2.023 ; hspi_req_cnt[6] ; hspi_req_cnt[7] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.179      ; 2.592      ;
; 2.025 ; hspi_req_cnt[0] ; hspi_req_cnt[2] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.179      ; 2.594      ;
; 2.039 ; hspi_req_cnt[1] ; hspi_req_cnt[3] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.179      ; 2.608      ;
; 2.041 ; hspi_req_cnt[2] ; hspi_req_cnt[3] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.179      ; 2.610      ;
; 2.043 ; hspi_req_cnt[5] ; hspi_req_cnt[7] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.179      ; 2.612      ;
; 2.049 ; hspi_req_cnt[3] ; hspi_req_cnt[5] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.179      ; 2.618      ;
; 2.057 ; hspi_req_cnt[0] ; hspi_req_cnt[3] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.179      ; 2.626      ;
; 2.221 ; hspi_req_cnt[4] ; hspi_req_cnt[6] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.179      ; 2.790      ;
; 2.235 ; hspi_req_cnt[2] ; hspi_req_cnt[4] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.179      ; 2.804      ;
; 2.253 ; hspi_req_cnt[1] ; hspi_req_cnt[4] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.179      ; 2.822      ;
; 2.263 ; hspi_req_cnt[3] ; hspi_req_cnt[6] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.179      ; 2.832      ;
; 2.265 ; hspi_req_cnt[4] ; hspi_req_cnt[7] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.179      ; 2.834      ;
; 2.269 ; hspi_req_cnt[0] ; hspi_req_cnt[4] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.179      ; 2.838      ;
; 2.283 ; hspi_req_cnt[1] ; hspi_req_cnt[5] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.179      ; 2.852      ;
; 2.285 ; hspi_req_cnt[2] ; hspi_req_cnt[5] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.179      ; 2.854      ;
; 2.293 ; hspi_req_cnt[3] ; hspi_req_cnt[7] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.179      ; 2.862      ;
; 2.301 ; hspi_req_cnt[0] ; hspi_req_cnt[5] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.179      ; 2.870      ;
; 2.479 ; hspi_req_cnt[2] ; hspi_req_cnt[6] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.179      ; 3.048      ;
; 2.497 ; hspi_req_cnt[1] ; hspi_req_cnt[6] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.179      ; 3.066      ;
; 2.513 ; hspi_req_cnt[0] ; hspi_req_cnt[6] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.179      ; 3.082      ;
; 2.527 ; hspi_req_cnt[1] ; hspi_req_cnt[7] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.179      ; 3.096      ;
; 2.529 ; hspi_req_cnt[2] ; hspi_req_cnt[7] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.179      ; 3.098      ;
; 2.545 ; hspi_req_cnt[0] ; hspi_req_cnt[7] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.179      ; 3.114      ;
; 3.395 ; hspi_req_cnt[0] ; hspi_req_cnt[0] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.179      ; 3.964      ;
+-------+-----------------+-----------------+----------------------+----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'SPI_SCK'                                                                                              ;
+--------+-----------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.358 ; rst       ; hspi_master:hspi|reg_rdata_value[2]        ; HSPI_CLK     ; SPI_SCK     ; 0.500        ; -0.106     ; 3.712      ;
; -3.358 ; rst       ; hspi_master:hspi|reg_ack                   ; HSPI_CLK     ; SPI_SCK     ; 0.500        ; -0.106     ; 3.712      ;
; -3.322 ; rst       ; spi_register_bus:reg_bus|miso              ; HSPI_CLK     ; SPI_SCK     ; 0.500        ; -0.102     ; 3.680      ;
; -2.982 ; rst       ; spi_register_bus:reg_bus|out_fifo[3]       ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.230     ; 3.712      ;
; -2.982 ; rst       ; spi_register_bus:reg_bus|out_fifo[1]       ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.230     ; 3.712      ;
; -2.982 ; rst       ; spi_register_bus:reg_bus|out_fifo[2]       ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.230     ; 3.712      ;
; -2.982 ; rst       ; spi_register_bus:reg_bus|out_fifo[0]       ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.230     ; 3.712      ;
; -2.950 ; rst       ; spi_register_bus:reg_bus|bit_shift[2]      ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.226     ; 3.684      ;
; -2.950 ; rst       ; spi_register_bus:reg_bus|bit_shift[7]      ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.226     ; 3.684      ;
; -2.950 ; rst       ; spi_register_bus:reg_bus|bit_shift[6]      ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.226     ; 3.684      ;
; -2.950 ; rst       ; spi_register_bus:reg_bus|bit_shift[5]      ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.226     ; 3.684      ;
; -2.950 ; rst       ; spi_register_bus:reg_bus|bit_shift[4]      ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.226     ; 3.684      ;
; -2.950 ; rst       ; spi_register_bus:reg_bus|bit_shift[3]      ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.226     ; 3.684      ;
; -2.950 ; rst       ; spi_register_bus:reg_bus|bit_shift[1]      ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.226     ; 3.684      ;
; -2.950 ; rst       ; spi_register_bus:reg_bus|bit_shift[0]      ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.226     ; 3.684      ;
; -2.900 ; rst       ; hspi_master:hspi|reg_rdata_value[3]        ; HSPI_CLK     ; SPI_SCK     ; 0.500        ; -0.104     ; 3.256      ;
; -2.900 ; rst       ; hspi_master:hspi|reg_rdata_value[0]        ; HSPI_CLK     ; SPI_SCK     ; 0.500        ; -0.104     ; 3.256      ;
; -2.490 ; rst       ; spi_register_bus:reg_bus|spi_direction     ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.230     ; 3.220      ;
; -2.490 ; rst       ; spi_register_bus:reg_bus|out_fifo[5]       ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.230     ; 3.220      ;
; -2.490 ; rst       ; spi_register_bus:reg_bus|adr[5]            ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.230     ; 3.220      ;
; -2.490 ; rst       ; spi_register_bus:reg_bus|req               ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.230     ; 3.220      ;
; -2.490 ; rst       ; spi_register_bus:reg_bus|adr[6]            ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.230     ; 3.220      ;
; -2.490 ; rst       ; spi_register_bus:reg_bus|state.IDLE        ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.230     ; 3.220      ;
; -2.490 ; rst       ; spi_register_bus:reg_bus|state.SEND_RESULT ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.230     ; 3.220      ;
; -2.490 ; rst       ; spi_register_bus:reg_bus|rw                ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.230     ; 3.220      ;
; -2.490 ; rst       ; spi_register_bus:reg_bus|state.WAIT_ACK    ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.230     ; 3.220      ;
; -2.490 ; rst       ; spi_register_bus:reg_bus|state.WR_DATA     ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.230     ; 3.220      ;
; -2.364 ; rst       ; spi_register_bus:reg_bus|adr[0]            ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.228     ; 3.096      ;
; -2.364 ; rst       ; spi_register_bus:reg_bus|in_fifo[1]        ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.228     ; 3.096      ;
; -2.364 ; rst       ; spi_register_bus:reg_bus|adr[2]            ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.228     ; 3.096      ;
; -2.364 ; rst       ; spi_register_bus:reg_bus|in_fifo[3]        ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.228     ; 3.096      ;
; -2.364 ; rst       ; spi_register_bus:reg_bus|adr[1]            ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.228     ; 3.096      ;
; -2.364 ; rst       ; spi_register_bus:reg_bus|in_fifo[2]        ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.228     ; 3.096      ;
; -2.364 ; rst       ; spi_register_bus:reg_bus|adr[3]            ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.228     ; 3.096      ;
; -2.364 ; rst       ; spi_register_bus:reg_bus|in_fifo[4]        ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.228     ; 3.096      ;
; -2.364 ; rst       ; spi_register_bus:reg_bus|adr[4]            ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.228     ; 3.096      ;
; -2.364 ; rst       ; spi_register_bus:reg_bus|in_fifo[5]        ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.228     ; 3.096      ;
; -2.364 ; rst       ; spi_register_bus:reg_bus|in_fifo[6]        ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.228     ; 3.096      ;
; -2.364 ; rst       ; spi_register_bus:reg_bus|in_fifo[7]        ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.228     ; 3.096      ;
; -2.364 ; rst       ; spi_register_bus:reg_bus|in_fifo[0]        ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.228     ; 3.096      ;
+--------+-----------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'HSPI_CLK'                                                                                                          ;
+--------+--------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.051 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[1]  ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.179     ; 2.852      ;
; -2.051 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[0]  ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.179     ; 2.852      ;
; -2.051 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[15] ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.179     ; 2.852      ;
; -2.051 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[8]  ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.179     ; 2.852      ;
; -2.051 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[9]  ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.179     ; 2.852      ;
; -2.051 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[4]  ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.179     ; 2.852      ;
; -2.051 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[3]  ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.179     ; 2.852      ;
; -2.051 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[10] ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.179     ; 2.852      ;
; -2.051 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[2]  ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.179     ; 2.852      ;
; -2.051 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[7]  ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.179     ; 2.852      ;
; -2.051 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[14] ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.179     ; 2.852      ;
; -2.051 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[6]  ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.179     ; 2.852      ;
; -2.051 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[13] ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.179     ; 2.852      ;
; -2.051 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[5]  ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.179     ; 2.852      ;
; -2.051 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[11] ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.179     ; 2.852      ;
; -1.415 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[12] ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; 0.729      ; 3.124      ;
+--------+--------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'HSPI_CLK'                                                                                                          ;
+-------+--------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.461 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[12] ; HSPI_CLK     ; HSPI_CLK    ; 0.000        ; 1.125      ; 2.976      ;
; 2.035 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[1]  ; HSPI_CLK     ; HSPI_CLK    ; 0.000        ; 0.179      ; 2.604      ;
; 2.035 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[0]  ; HSPI_CLK     ; HSPI_CLK    ; 0.000        ; 0.179      ; 2.604      ;
; 2.035 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[15] ; HSPI_CLK     ; HSPI_CLK    ; 0.000        ; 0.179      ; 2.604      ;
; 2.035 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[8]  ; HSPI_CLK     ; HSPI_CLK    ; 0.000        ; 0.179      ; 2.604      ;
; 2.035 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[9]  ; HSPI_CLK     ; HSPI_CLK    ; 0.000        ; 0.179      ; 2.604      ;
; 2.035 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[4]  ; HSPI_CLK     ; HSPI_CLK    ; 0.000        ; 0.179      ; 2.604      ;
; 2.035 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[3]  ; HSPI_CLK     ; HSPI_CLK    ; 0.000        ; 0.179      ; 2.604      ;
; 2.035 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[10] ; HSPI_CLK     ; HSPI_CLK    ; 0.000        ; 0.179      ; 2.604      ;
; 2.035 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[2]  ; HSPI_CLK     ; HSPI_CLK    ; 0.000        ; 0.179      ; 2.604      ;
; 2.035 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[7]  ; HSPI_CLK     ; HSPI_CLK    ; 0.000        ; 0.179      ; 2.604      ;
; 2.035 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[14] ; HSPI_CLK     ; HSPI_CLK    ; 0.000        ; 0.179      ; 2.604      ;
; 2.035 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[6]  ; HSPI_CLK     ; HSPI_CLK    ; 0.000        ; 0.179      ; 2.604      ;
; 2.035 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[13] ; HSPI_CLK     ; HSPI_CLK    ; 0.000        ; 0.179      ; 2.604      ;
; 2.035 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[5]  ; HSPI_CLK     ; HSPI_CLK    ; 0.000        ; 0.179      ; 2.604      ;
; 2.035 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[11] ; HSPI_CLK     ; HSPI_CLK    ; 0.000        ; 0.179      ; 2.604      ;
+-------+--------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'SPI_SCK'                                                                                              ;
+-------+-----------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.332 ; rst       ; spi_register_bus:reg_bus|adr[0]            ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.200      ; 2.962      ;
; 2.332 ; rst       ; spi_register_bus:reg_bus|in_fifo[1]        ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.200      ; 2.962      ;
; 2.332 ; rst       ; spi_register_bus:reg_bus|adr[2]            ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.200      ; 2.962      ;
; 2.332 ; rst       ; spi_register_bus:reg_bus|in_fifo[3]        ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.200      ; 2.962      ;
; 2.332 ; rst       ; spi_register_bus:reg_bus|adr[1]            ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.200      ; 2.962      ;
; 2.332 ; rst       ; spi_register_bus:reg_bus|in_fifo[2]        ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.200      ; 2.962      ;
; 2.332 ; rst       ; spi_register_bus:reg_bus|adr[3]            ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.200      ; 2.962      ;
; 2.332 ; rst       ; spi_register_bus:reg_bus|in_fifo[4]        ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.200      ; 2.962      ;
; 2.332 ; rst       ; spi_register_bus:reg_bus|adr[4]            ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.200      ; 2.962      ;
; 2.332 ; rst       ; spi_register_bus:reg_bus|in_fifo[5]        ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.200      ; 2.962      ;
; 2.332 ; rst       ; spi_register_bus:reg_bus|in_fifo[6]        ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.200      ; 2.962      ;
; 2.332 ; rst       ; spi_register_bus:reg_bus|in_fifo[7]        ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.200      ; 2.962      ;
; 2.332 ; rst       ; spi_register_bus:reg_bus|in_fifo[0]        ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.200      ; 2.962      ;
; 2.440 ; rst       ; spi_register_bus:reg_bus|spi_direction     ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.198      ; 3.068      ;
; 2.440 ; rst       ; spi_register_bus:reg_bus|out_fifo[5]       ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.198      ; 3.068      ;
; 2.440 ; rst       ; spi_register_bus:reg_bus|adr[5]            ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.198      ; 3.068      ;
; 2.440 ; rst       ; spi_register_bus:reg_bus|req               ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.198      ; 3.068      ;
; 2.440 ; rst       ; spi_register_bus:reg_bus|adr[6]            ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.198      ; 3.068      ;
; 2.440 ; rst       ; spi_register_bus:reg_bus|state.IDLE        ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.198      ; 3.068      ;
; 2.440 ; rst       ; spi_register_bus:reg_bus|state.SEND_RESULT ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.198      ; 3.068      ;
; 2.440 ; rst       ; spi_register_bus:reg_bus|rw                ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.198      ; 3.068      ;
; 2.440 ; rst       ; spi_register_bus:reg_bus|state.WAIT_ACK    ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.198      ; 3.068      ;
; 2.440 ; rst       ; spi_register_bus:reg_bus|state.WR_DATA     ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.198      ; 3.068      ;
; 2.758 ; rst       ; spi_register_bus:reg_bus|bit_shift[2]      ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.202      ; 3.390      ;
; 2.758 ; rst       ; spi_register_bus:reg_bus|bit_shift[7]      ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.202      ; 3.390      ;
; 2.758 ; rst       ; spi_register_bus:reg_bus|bit_shift[6]      ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.202      ; 3.390      ;
; 2.758 ; rst       ; spi_register_bus:reg_bus|bit_shift[5]      ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.202      ; 3.390      ;
; 2.758 ; rst       ; spi_register_bus:reg_bus|bit_shift[4]      ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.202      ; 3.390      ;
; 2.758 ; rst       ; spi_register_bus:reg_bus|bit_shift[3]      ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.202      ; 3.390      ;
; 2.758 ; rst       ; spi_register_bus:reg_bus|bit_shift[1]      ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.202      ; 3.390      ;
; 2.758 ; rst       ; spi_register_bus:reg_bus|bit_shift[0]      ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.202      ; 3.390      ;
; 2.808 ; rst       ; spi_register_bus:reg_bus|out_fifo[3]       ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.198      ; 3.436      ;
; 2.808 ; rst       ; spi_register_bus:reg_bus|out_fifo[1]       ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.198      ; 3.436      ;
; 2.808 ; rst       ; spi_register_bus:reg_bus|out_fifo[2]       ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.198      ; 3.436      ;
; 2.808 ; rst       ; spi_register_bus:reg_bus|out_fifo[0]       ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.198      ; 3.436      ;
; 2.862 ; rst       ; hspi_master:hspi|reg_rdata_value[3]        ; HSPI_CLK     ; SPI_SCK     ; -0.500       ; 0.320      ; 3.112      ;
; 2.862 ; rst       ; hspi_master:hspi|reg_rdata_value[0]        ; HSPI_CLK     ; SPI_SCK     ; -0.500       ; 0.320      ; 3.112      ;
; 3.134 ; rst       ; spi_register_bus:reg_bus|miso              ; HSPI_CLK     ; SPI_SCK     ; -0.500       ; 0.322      ; 3.386      ;
; 3.188 ; rst       ; hspi_master:hspi|reg_rdata_value[2]        ; HSPI_CLK     ; SPI_SCK     ; -0.500       ; 0.318      ; 3.436      ;
; 3.188 ; rst       ; hspi_master:hspi|reg_ack                   ; HSPI_CLK     ; SPI_SCK     ; -0.500       ; 0.318      ; 3.436      ;
+-------+-----------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------+
; Fast 1200mV 0C Model Setup Summary            ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; HSPI_CLK             ; -3.682 ; -236.214      ;
; SPI_SCK              ; -2.870 ; -87.209       ;
; hspi_master:hspi|ack ; -1.066 ; -6.326        ;
+----------------------+--------+---------------+


+-----------------------------------------------+
; Fast 1200mV 0C Model Hold Summary             ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; HSPI_CLK             ; -2.810 ; -16.826       ;
; SPI_SCK              ; 0.059  ; 0.000         ;
; hspi_master:hspi|ack ; 0.520  ; 0.000         ;
+----------------------+--------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; SPI_SCK  ; -0.960 ; -29.220           ;
; HSPI_CLK ; -0.498 ; -7.720            ;
+----------+--------+-------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+----------+-------+-------------------+
; Clock    ; Slack ; End Point TNS     ;
+----------+-------+-------------------+
; SPI_SCK  ; 0.478 ; 0.000             ;
; HSPI_CLK ; 0.696 ; 0.000             ;
+----------+-------+-------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------------------+--------+------------------+
; Clock                ; Slack  ; End Point TNS    ;
+----------------------+--------+------------------+
; HSPI_CLK             ; -3.000 ; -476.212         ;
; SPI_SCK              ; -3.000 ; -187.344         ;
; hspi_master:hspi|ack ; -3.000 ; -25.008          ;
+----------------------+--------+------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'HSPI_CLK'                                                                                                                         ;
+--------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.682 ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|delay_cnt[10]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.484     ; 4.178      ;
; -3.642 ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|crc_rst                 ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.492     ; 4.130      ;
; -3.538 ; hspi_master:hspi|delay_cnt[20]       ; hspi_master:hspi|delay_cnt[10]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.472     ; 4.046      ;
; -3.528 ; hspi_master:hspi|delay_cnt[21]       ; hspi_master:hspi|crc_rst                 ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.496     ; 4.012      ;
; -3.506 ; hspi_master:hspi|state.SEND_PAYLOAD  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[15] ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.508     ; 3.978      ;
; -3.504 ; hspi_master:hspi|state.SEND_PAYLOAD  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[1]  ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.508     ; 3.976      ;
; -3.498 ; hspi_master:hspi|delay_cnt[20]       ; hspi_master:hspi|crc_rst                 ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.480     ; 3.998      ;
; -3.404 ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|delay_cnt[19]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.486     ; 3.898      ;
; -3.404 ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|delay_cnt[18]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.486     ; 3.898      ;
; -3.404 ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|delay_cnt[17]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.486     ; 3.898      ;
; -3.404 ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|delay_cnt[16]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.486     ; 3.898      ;
; -3.404 ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|delay_cnt[0]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.486     ; 3.898      ;
; -3.404 ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|delay_cnt[1]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.486     ; 3.898      ;
; -3.404 ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|delay_cnt[2]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.486     ; 3.898      ;
; -3.404 ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|delay_cnt[3]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.486     ; 3.898      ;
; -3.404 ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|delay_cnt[4]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.486     ; 3.898      ;
; -3.404 ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|delay_cnt[5]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.486     ; 3.898      ;
; -3.404 ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|delay_cnt[6]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.486     ; 3.898      ;
; -3.404 ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|delay_cnt[7]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.486     ; 3.898      ;
; -3.404 ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|delay_cnt[15]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.486     ; 3.898      ;
; -3.376 ; hspi_master:hspi|delay_cnt[26]       ; hspi_master:hspi|crc_rst                 ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.496     ; 3.860      ;
; -3.374 ; hspi_master:hspi|delay_cnt[25]       ; hspi_master:hspi|crc_rst                 ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.496     ; 3.858      ;
; -3.368 ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|delay_cnt[27]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.106     ; 4.242      ;
; -3.366 ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|delay_cnt[28]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.106     ; 4.240      ;
; -3.364 ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|delay_cnt[31]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.106     ; 4.238      ;
; -3.362 ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|delay_cnt[30]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.106     ; 4.236      ;
; -3.360 ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|delay_cnt[29]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.106     ; 4.234      ;
; -3.330 ; hspi_master:hspi|delay_cnt[23]       ; hspi_master:hspi|crc_rst                 ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.496     ; 3.814      ;
; -3.322 ; hspi_master:hspi|state.SEND_PAYLOAD  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[0]  ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.508     ; 3.794      ;
; -3.314 ; hspi_master:hspi|state.SEND_HEADER_3 ; hspi_master:hspi|crc16_8b:crc|lfsr_q[15] ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.508     ; 3.786      ;
; -3.312 ; hspi_master:hspi|state.SEND_HEADER_3 ; hspi_master:hspi|crc16_8b:crc|lfsr_q[1]  ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.508     ; 3.784      ;
; -3.296 ; hspi_master:hspi|delay_cnt[10]       ; hspi_master:hspi|delay_cnt[10]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.096     ; 4.180      ;
; -3.286 ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|delay_cnt[8]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.484     ; 3.782      ;
; -3.286 ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|delay_cnt[11]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.484     ; 3.782      ;
; -3.270 ; hspi_master:hspi|delay_cnt[21]       ; hspi_master:hspi|delay_cnt[0]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.490     ; 3.760      ;
; -3.260 ; hspi_master:hspi|delay_cnt[20]       ; hspi_master:hspi|delay_cnt[19]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.474     ; 3.766      ;
; -3.260 ; hspi_master:hspi|delay_cnt[20]       ; hspi_master:hspi|delay_cnt[18]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.474     ; 3.766      ;
; -3.260 ; hspi_master:hspi|delay_cnt[20]       ; hspi_master:hspi|delay_cnt[17]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.474     ; 3.766      ;
; -3.260 ; hspi_master:hspi|delay_cnt[20]       ; hspi_master:hspi|delay_cnt[16]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.474     ; 3.766      ;
; -3.260 ; hspi_master:hspi|delay_cnt[20]       ; hspi_master:hspi|delay_cnt[0]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.474     ; 3.766      ;
; -3.260 ; hspi_master:hspi|delay_cnt[20]       ; hspi_master:hspi|delay_cnt[1]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.474     ; 3.766      ;
; -3.260 ; hspi_master:hspi|delay_cnt[20]       ; hspi_master:hspi|delay_cnt[2]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.474     ; 3.766      ;
; -3.260 ; hspi_master:hspi|delay_cnt[20]       ; hspi_master:hspi|delay_cnt[3]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.474     ; 3.766      ;
; -3.260 ; hspi_master:hspi|delay_cnt[20]       ; hspi_master:hspi|delay_cnt[4]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.474     ; 3.766      ;
; -3.260 ; hspi_master:hspi|delay_cnt[20]       ; hspi_master:hspi|delay_cnt[5]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.474     ; 3.766      ;
; -3.260 ; hspi_master:hspi|delay_cnt[20]       ; hspi_master:hspi|delay_cnt[6]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.474     ; 3.766      ;
; -3.260 ; hspi_master:hspi|delay_cnt[20]       ; hspi_master:hspi|delay_cnt[7]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.474     ; 3.766      ;
; -3.260 ; hspi_master:hspi|delay_cnt[20]       ; hspi_master:hspi|delay_cnt[15]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.474     ; 3.766      ;
; -3.256 ; hspi_master:hspi|delay_cnt[10]       ; hspi_master:hspi|crc_rst                 ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.104     ; 4.132      ;
; -3.252 ; hspi_master:hspi|delay_cnt[12]       ; hspi_master:hspi|delay_cnt[10]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.484     ; 3.748      ;
; -3.250 ; hspi_master:hspi|delay_cnt[7]        ; hspi_master:hspi|delay_cnt[10]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.094     ; 4.136      ;
; -3.248 ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|state.IDLE              ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.096     ; 4.132      ;
; -3.240 ; hspi_master:hspi|delay_cnt[21]       ; hspi_master:hspi|delay_cnt[19]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.490     ; 3.730      ;
; -3.240 ; hspi_master:hspi|delay_cnt[21]       ; hspi_master:hspi|delay_cnt[18]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.490     ; 3.730      ;
; -3.240 ; hspi_master:hspi|delay_cnt[21]       ; hspi_master:hspi|delay_cnt[17]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.490     ; 3.730      ;
; -3.240 ; hspi_master:hspi|delay_cnt[21]       ; hspi_master:hspi|delay_cnt[16]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.490     ; 3.730      ;
; -3.240 ; hspi_master:hspi|delay_cnt[21]       ; hspi_master:hspi|delay_cnt[1]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.490     ; 3.730      ;
; -3.240 ; hspi_master:hspi|delay_cnt[21]       ; hspi_master:hspi|delay_cnt[2]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.490     ; 3.730      ;
; -3.240 ; hspi_master:hspi|delay_cnt[21]       ; hspi_master:hspi|delay_cnt[3]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.490     ; 3.730      ;
; -3.240 ; hspi_master:hspi|delay_cnt[21]       ; hspi_master:hspi|delay_cnt[4]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.490     ; 3.730      ;
; -3.240 ; hspi_master:hspi|delay_cnt[21]       ; hspi_master:hspi|delay_cnt[5]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.490     ; 3.730      ;
; -3.240 ; hspi_master:hspi|delay_cnt[21]       ; hspi_master:hspi|delay_cnt[6]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.490     ; 3.730      ;
; -3.240 ; hspi_master:hspi|delay_cnt[21]       ; hspi_master:hspi|delay_cnt[7]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.490     ; 3.730      ;
; -3.240 ; hspi_master:hspi|delay_cnt[21]       ; hspi_master:hspi|delay_cnt[15]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.490     ; 3.730      ;
; -3.228 ; hspi_master:hspi|delay_cnt[30]       ; hspi_master:hspi|crc_rst                 ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.496     ; 3.712      ;
; -3.226 ; hspi_master:hspi|delay_cnt[29]       ; hspi_master:hspi|crc_rst                 ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.496     ; 3.710      ;
; -3.224 ; hspi_master:hspi|delay_cnt[20]       ; hspi_master:hspi|delay_cnt[27]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.094     ; 4.110      ;
; -3.222 ; hspi_master:hspi|delay_cnt[22]       ; hspi_master:hspi|crc_rst                 ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.496     ; 3.706      ;
; -3.222 ; hspi_master:hspi|delay_cnt[20]       ; hspi_master:hspi|delay_cnt[28]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.094     ; 4.108      ;
; -3.220 ; hspi_master:hspi|delay_cnt[20]       ; hspi_master:hspi|delay_cnt[31]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.094     ; 4.106      ;
; -3.218 ; hspi_master:hspi|delay_cnt[20]       ; hspi_master:hspi|delay_cnt[30]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.094     ; 4.104      ;
; -3.216 ; hspi_master:hspi|delay_cnt[20]       ; hspi_master:hspi|delay_cnt[29]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.094     ; 4.102      ;
; -3.212 ; hspi_master:hspi|delay_cnt[12]       ; hspi_master:hspi|crc_rst                 ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.492     ; 3.700      ;
; -3.210 ; hspi_master:hspi|delay_cnt[7]        ; hspi_master:hspi|crc_rst                 ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.102     ; 4.088      ;
; -3.210 ; hspi_master:hspi|delay_cnt[1]        ; hspi_master:hspi|delay_cnt[31]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; 0.284      ; 4.474      ;
; -3.204 ; hspi_master:hspi|delay_cnt[21]       ; hspi_master:hspi|delay_cnt[27]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.110     ; 4.074      ;
; -3.202 ; hspi_master:hspi|delay_cnt[24]       ; hspi_master:hspi|crc_rst                 ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.496     ; 3.686      ;
; -3.202 ; hspi_master:hspi|delay_cnt[21]       ; hspi_master:hspi|delay_cnt[28]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.110     ; 4.072      ;
; -3.200 ; hspi_master:hspi|delay_cnt[21]       ; hspi_master:hspi|delay_cnt[31]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.110     ; 4.070      ;
; -3.198 ; hspi_master:hspi|delay_cnt[21]       ; hspi_master:hspi|delay_cnt[30]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.110     ; 4.068      ;
; -3.196 ; hspi_master:hspi|delay_cnt[21]       ; hspi_master:hspi|delay_cnt[29]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.110     ; 4.066      ;
; -3.194 ; hspi_master:hspi|delay_cnt[21]       ; hspi_master:hspi|delay_cnt[11]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.488     ; 3.686      ;
; -3.186 ; hspi_master:hspi|delay_cnt[8]        ; hspi_master:hspi|delay_cnt[10]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.096     ; 4.070      ;
; -3.158 ; hspi_master:hspi|state.SEND_CRC_0    ; hspi_master:hspi|hd[2]                   ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.506     ; 3.632      ;
; -3.156 ; hspi_master:hspi|delay_cnt[17]       ; hspi_master:hspi|delay_cnt[10]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.094     ; 4.042      ;
; -3.146 ; hspi_master:hspi|delay_cnt[8]        ; hspi_master:hspi|crc_rst                 ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.104     ; 4.022      ;
; -3.146 ; hspi_master:hspi|delay_cnt[0]        ; hspi_master:hspi|delay_cnt[31]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; 0.284      ; 4.410      ;
; -3.144 ; hspi_master:hspi|delay_cnt[19]       ; hspi_master:hspi|delay_cnt[10]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.094     ; 4.030      ;
; -3.142 ; hspi_master:hspi|delay_cnt[20]       ; hspi_master:hspi|delay_cnt[8]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.472     ; 3.650      ;
; -3.142 ; hspi_master:hspi|delay_cnt[20]       ; hspi_master:hspi|delay_cnt[11]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.472     ; 3.650      ;
; -3.138 ; hspi_master:hspi|state.SEND_CRC_1    ; hspi_master:hspi|hd[5]                   ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.506     ; 3.612      ;
; -3.130 ; hspi_master:hspi|state.SEND_HEADER_3 ; hspi_master:hspi|crc16_8b:crc|lfsr_q[0]  ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.508     ; 3.602      ;
; -3.130 ; hspi_master:hspi|delay_cnt[1]        ; hspi_master:hspi|delay_cnt[10]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.094     ; 4.016      ;
; -3.122 ; hspi_master:hspi|delay_cnt[21]       ; hspi_master:hspi|delay_cnt[8]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.488     ; 3.614      ;
; -3.122 ; hspi_master:hspi|delay_cnt[21]       ; hspi_master:hspi|delay_cnt[10]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.488     ; 3.614      ;
; -3.118 ; hspi_master:hspi|delay_cnt[26]       ; hspi_master:hspi|delay_cnt[0]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.490     ; 3.608      ;
; -3.116 ; hspi_master:hspi|delay_cnt[17]       ; hspi_master:hspi|crc_rst                 ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.102     ; 3.994      ;
; -3.116 ; hspi_master:hspi|delay_cnt[25]       ; hspi_master:hspi|delay_cnt[0]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.490     ; 3.606      ;
; -3.106 ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|delay_cnt[9]            ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.112     ; 3.974      ;
; -3.106 ; hspi_master:hspi|delay_cnt[9]        ; hspi_master:hspi|delay_cnt[12]           ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.112     ; 3.974      ;
+--------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'SPI_SCK'                                                                                                                        ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.870 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|in_fifo[2]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.098     ; 3.752      ;
; -2.866 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|in_fifo[3]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.098     ; 3.748      ;
; -2.858 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|in_fifo[6]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.098     ; 3.740      ;
; -2.858 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|in_fifo[7]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.098     ; 3.740      ;
; -2.848 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|in_fifo[1]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.098     ; 3.730      ;
; -2.848 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|in_fifo[5]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.098     ; 3.730      ;
; -2.846 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|in_fifo[0]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.098     ; 3.728      ;
; -2.834 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|in_fifo[4]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.098     ; 3.716      ;
; -2.742 ; spi_register_bus:reg_bus|bit_shift[3] ; spi_register_bus:reg_bus|in_fifo[2]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.098     ; 3.624      ;
; -2.738 ; spi_register_bus:reg_bus|bit_shift[3] ; spi_register_bus:reg_bus|in_fifo[3]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.098     ; 3.620      ;
; -2.730 ; spi_register_bus:reg_bus|bit_shift[3] ; spi_register_bus:reg_bus|in_fifo[6]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.098     ; 3.612      ;
; -2.730 ; spi_register_bus:reg_bus|bit_shift[3] ; spi_register_bus:reg_bus|in_fifo[7]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.098     ; 3.612      ;
; -2.720 ; spi_register_bus:reg_bus|bit_shift[3] ; spi_register_bus:reg_bus|in_fifo[1]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.098     ; 3.602      ;
; -2.720 ; spi_register_bus:reg_bus|bit_shift[3] ; spi_register_bus:reg_bus|in_fifo[5]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.098     ; 3.602      ;
; -2.718 ; spi_register_bus:reg_bus|bit_shift[3] ; spi_register_bus:reg_bus|in_fifo[0]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.098     ; 3.600      ;
; -2.706 ; spi_register_bus:reg_bus|bit_shift[3] ; spi_register_bus:reg_bus|in_fifo[4]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.098     ; 3.588      ;
; -2.627 ; hspi_master:hspi|reg_ack              ; spi_register_bus:reg_bus|out_fifo[3]  ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -1.221     ; 1.886      ;
; -2.627 ; hspi_master:hspi|reg_ack              ; spi_register_bus:reg_bus|out_fifo[2]  ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -1.221     ; 1.886      ;
; -2.627 ; hspi_master:hspi|reg_ack              ; spi_register_bus:reg_bus|out_fifo[1]  ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -1.221     ; 1.886      ;
; -2.627 ; hspi_master:hspi|reg_ack              ; spi_register_bus:reg_bus|out_fifo[0]  ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -1.221     ; 1.886      ;
; -2.584 ; spi_register_bus:reg_bus|bit_shift[6] ; spi_register_bus:reg_bus|in_fifo[2]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.098     ; 3.466      ;
; -2.580 ; spi_register_bus:reg_bus|bit_shift[6] ; spi_register_bus:reg_bus|in_fifo[3]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.098     ; 3.462      ;
; -2.572 ; spi_register_bus:reg_bus|bit_shift[6] ; spi_register_bus:reg_bus|in_fifo[6]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.098     ; 3.454      ;
; -2.572 ; spi_register_bus:reg_bus|bit_shift[6] ; spi_register_bus:reg_bus|in_fifo[7]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.098     ; 3.454      ;
; -2.562 ; spi_register_bus:reg_bus|bit_shift[6] ; spi_register_bus:reg_bus|in_fifo[1]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.098     ; 3.444      ;
; -2.562 ; spi_register_bus:reg_bus|bit_shift[6] ; spi_register_bus:reg_bus|in_fifo[5]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.098     ; 3.444      ;
; -2.560 ; spi_register_bus:reg_bus|bit_shift[6] ; spi_register_bus:reg_bus|in_fifo[0]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.098     ; 3.442      ;
; -2.548 ; spi_register_bus:reg_bus|bit_shift[6] ; spi_register_bus:reg_bus|in_fifo[4]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.098     ; 3.430      ;
; -2.490 ; spi_register_bus:reg_bus|bit_shift[5] ; spi_register_bus:reg_bus|in_fifo[2]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.098     ; 3.372      ;
; -2.486 ; spi_register_bus:reg_bus|bit_shift[5] ; spi_register_bus:reg_bus|in_fifo[3]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.098     ; 3.368      ;
; -2.478 ; spi_register_bus:reg_bus|bit_shift[5] ; spi_register_bus:reg_bus|in_fifo[6]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.098     ; 3.360      ;
; -2.478 ; spi_register_bus:reg_bus|bit_shift[5] ; spi_register_bus:reg_bus|in_fifo[7]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.098     ; 3.360      ;
; -2.468 ; spi_register_bus:reg_bus|bit_shift[5] ; spi_register_bus:reg_bus|in_fifo[1]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.098     ; 3.350      ;
; -2.468 ; spi_register_bus:reg_bus|bit_shift[5] ; spi_register_bus:reg_bus|in_fifo[5]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.098     ; 3.350      ;
; -2.466 ; spi_register_bus:reg_bus|bit_shift[5] ; spi_register_bus:reg_bus|in_fifo[0]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.098     ; 3.348      ;
; -2.454 ; spi_register_bus:reg_bus|bit_shift[5] ; spi_register_bus:reg_bus|in_fifo[4]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.098     ; 3.336      ;
; -2.432 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|adr[5]       ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.100     ; 3.312      ;
; -2.432 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|adr[6]       ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.100     ; 3.312      ;
; -2.432 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|rw           ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.100     ; 3.312      ;
; -2.432 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|adr[5]       ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.100     ; 3.312      ;
; -2.432 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|adr[6]       ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.100     ; 3.312      ;
; -2.432 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|rw           ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.100     ; 3.312      ;
; -2.362 ; spi_register_bus:reg_bus|bit_shift[2] ; spi_register_bus:reg_bus|adr[5]       ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.100     ; 3.242      ;
; -2.362 ; spi_register_bus:reg_bus|bit_shift[2] ; spi_register_bus:reg_bus|adr[6]       ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.100     ; 3.242      ;
; -2.362 ; spi_register_bus:reg_bus|bit_shift[2] ; spi_register_bus:reg_bus|rw           ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.100     ; 3.242      ;
; -2.356 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|in_fifo[2]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.098     ; 3.238      ;
; -2.352 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|in_fifo[3]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.098     ; 3.234      ;
; -2.346 ; spi_register_bus:reg_bus|bit_shift[1] ; spi_register_bus:reg_bus|adr[5]       ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.100     ; 3.226      ;
; -2.346 ; spi_register_bus:reg_bus|bit_shift[1] ; spi_register_bus:reg_bus|adr[6]       ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.100     ; 3.226      ;
; -2.346 ; spi_register_bus:reg_bus|bit_shift[1] ; spi_register_bus:reg_bus|rw           ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.100     ; 3.226      ;
; -2.344 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|in_fifo[6]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.098     ; 3.226      ;
; -2.344 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|in_fifo[7]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.098     ; 3.226      ;
; -2.334 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|in_fifo[1]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.098     ; 3.216      ;
; -2.334 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|in_fifo[5]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.098     ; 3.216      ;
; -2.332 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|in_fifo[0]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.098     ; 3.214      ;
; -2.320 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|in_fifo[4]   ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.098     ; 3.202      ;
; -2.316 ; spi_register_bus:reg_bus|bit_shift[2] ; spi_register_bus:reg_bus|bit_shift[2] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.096     ; 3.200      ;
; -2.316 ; spi_register_bus:reg_bus|bit_shift[2] ; spi_register_bus:reg_bus|bit_shift[0] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.096     ; 3.200      ;
; -2.316 ; spi_register_bus:reg_bus|bit_shift[2] ; spi_register_bus:reg_bus|bit_shift[1] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.096     ; 3.200      ;
; -2.316 ; spi_register_bus:reg_bus|bit_shift[2] ; spi_register_bus:reg_bus|bit_shift[3] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.096     ; 3.200      ;
; -2.316 ; spi_register_bus:reg_bus|bit_shift[2] ; spi_register_bus:reg_bus|bit_shift[6] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.096     ; 3.200      ;
; -2.316 ; spi_register_bus:reg_bus|bit_shift[2] ; spi_register_bus:reg_bus|bit_shift[4] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.096     ; 3.200      ;
; -2.316 ; spi_register_bus:reg_bus|bit_shift[2] ; spi_register_bus:reg_bus|bit_shift[5] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.096     ; 3.200      ;
; -2.316 ; spi_register_bus:reg_bus|bit_shift[2] ; spi_register_bus:reg_bus|bit_shift[7] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.096     ; 3.200      ;
; -2.300 ; spi_register_bus:reg_bus|bit_shift[1] ; spi_register_bus:reg_bus|bit_shift[2] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.096     ; 3.184      ;
; -2.300 ; spi_register_bus:reg_bus|bit_shift[1] ; spi_register_bus:reg_bus|bit_shift[0] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.096     ; 3.184      ;
; -2.300 ; spi_register_bus:reg_bus|bit_shift[1] ; spi_register_bus:reg_bus|bit_shift[1] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.096     ; 3.184      ;
; -2.300 ; spi_register_bus:reg_bus|bit_shift[1] ; spi_register_bus:reg_bus|bit_shift[3] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.096     ; 3.184      ;
; -2.300 ; spi_register_bus:reg_bus|bit_shift[1] ; spi_register_bus:reg_bus|bit_shift[6] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.096     ; 3.184      ;
; -2.300 ; spi_register_bus:reg_bus|bit_shift[1] ; spi_register_bus:reg_bus|bit_shift[4] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.096     ; 3.184      ;
; -2.300 ; spi_register_bus:reg_bus|bit_shift[1] ; spi_register_bus:reg_bus|bit_shift[5] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.096     ; 3.184      ;
; -2.300 ; spi_register_bus:reg_bus|bit_shift[1] ; spi_register_bus:reg_bus|bit_shift[7] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.096     ; 3.184      ;
; -2.260 ; spi_register_bus:reg_bus|bit_shift[3] ; spi_register_bus:reg_bus|adr[5]       ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.100     ; 3.140      ;
; -2.260 ; spi_register_bus:reg_bus|bit_shift[3] ; spi_register_bus:reg_bus|adr[6]       ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.100     ; 3.140      ;
; -2.260 ; spi_register_bus:reg_bus|bit_shift[3] ; spi_register_bus:reg_bus|rw           ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.100     ; 3.140      ;
; -2.250 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|bit_shift[2] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.096     ; 3.134      ;
; -2.250 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|bit_shift[0] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.096     ; 3.134      ;
; -2.250 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|bit_shift[1] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.096     ; 3.134      ;
; -2.250 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|bit_shift[3] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.096     ; 3.134      ;
; -2.250 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|bit_shift[6] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.096     ; 3.134      ;
; -2.250 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|bit_shift[4] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.096     ; 3.134      ;
; -2.250 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|bit_shift[5] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.096     ; 3.134      ;
; -2.250 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|bit_shift[7] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.096     ; 3.134      ;
; -2.250 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|bit_shift[2] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.096     ; 3.134      ;
; -2.250 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|bit_shift[0] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.096     ; 3.134      ;
; -2.250 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|bit_shift[1] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.096     ; 3.134      ;
; -2.250 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|bit_shift[3] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.096     ; 3.134      ;
; -2.250 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|bit_shift[6] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.096     ; 3.134      ;
; -2.250 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|bit_shift[4] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.096     ; 3.134      ;
; -2.250 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|bit_shift[5] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.096     ; 3.134      ;
; -2.250 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|bit_shift[7] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.096     ; 3.134      ;
; -2.228 ; spi_register_bus:reg_bus|bit_shift[5] ; spi_register_bus:reg_bus|adr[5]       ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.100     ; 3.108      ;
; -2.228 ; spi_register_bus:reg_bus|bit_shift[5] ; spi_register_bus:reg_bus|adr[6]       ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.100     ; 3.108      ;
; -2.228 ; spi_register_bus:reg_bus|bit_shift[5] ; spi_register_bus:reg_bus|rw           ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.100     ; 3.108      ;
; -2.226 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|adr[0]       ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.098     ; 3.108      ;
; -2.226 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|adr[2]       ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.098     ; 3.108      ;
; -2.226 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|adr[1]       ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.098     ; 3.108      ;
; -2.226 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|adr[3]       ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.098     ; 3.108      ;
; -2.226 ; spi_register_bus:reg_bus|bit_shift[7] ; spi_register_bus:reg_bus|adr[4]       ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.098     ; 3.108      ;
; -2.226 ; spi_register_bus:reg_bus|bit_shift[4] ; spi_register_bus:reg_bus|adr[0]       ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -0.098     ; 3.108      ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'hspi_master:hspi|ack'                                                                                ;
+--------+-----------------+-----------------+----------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node         ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------+----------------------+----------------------+--------------+------------+------------+
; -1.066 ; hspi_req_cnt[2] ; hspi_req_cnt[7] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.096     ; 1.950      ;
; -0.966 ; hspi_req_cnt[0] ; hspi_req_cnt[7] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.096     ; 1.850      ;
; -0.964 ; hspi_req_cnt[1] ; hspi_req_cnt[7] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.096     ; 1.848      ;
; -0.942 ; hspi_req_cnt[0] ; hspi_req_cnt[0] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.096     ; 1.826      ;
; -0.938 ; hspi_req_cnt[2] ; hspi_req_cnt[6] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.096     ; 1.822      ;
; -0.930 ; hspi_req_cnt[2] ; hspi_req_cnt[5] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.096     ; 1.814      ;
; -0.926 ; hspi_req_cnt[4] ; hspi_req_cnt[7] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.096     ; 1.810      ;
; -0.904 ; hspi_req_cnt[0] ; hspi_req_cnt[6] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.096     ; 1.788      ;
; -0.898 ; hspi_req_cnt[1] ; hspi_req_cnt[6] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.096     ; 1.782      ;
; -0.832 ; hspi_req_cnt[3] ; hspi_req_cnt[7] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.096     ; 1.716      ;
; -0.830 ; hspi_req_cnt[0] ; hspi_req_cnt[5] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.096     ; 1.714      ;
; -0.828 ; hspi_req_cnt[1] ; hspi_req_cnt[5] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.096     ; 1.712      ;
; -0.802 ; hspi_req_cnt[2] ; hspi_req_cnt[4] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.096     ; 1.686      ;
; -0.798 ; hspi_req_cnt[4] ; hspi_req_cnt[6] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.096     ; 1.682      ;
; -0.794 ; hspi_req_cnt[2] ; hspi_req_cnt[3] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.096     ; 1.678      ;
; -0.790 ; hspi_req_cnt[6] ; hspi_req_cnt[7] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.096     ; 1.674      ;
; -0.790 ; hspi_req_cnt[4] ; hspi_req_cnt[5] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.096     ; 1.674      ;
; -0.768 ; hspi_req_cnt[0] ; hspi_req_cnt[4] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.096     ; 1.652      ;
; -0.764 ; hspi_req_cnt[3] ; hspi_req_cnt[6] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.096     ; 1.648      ;
; -0.762 ; hspi_req_cnt[1] ; hspi_req_cnt[4] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.096     ; 1.646      ;
; -0.696 ; hspi_req_cnt[3] ; hspi_req_cnt[5] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.096     ; 1.580      ;
; -0.694 ; hspi_req_cnt[0] ; hspi_req_cnt[3] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.096     ; 1.578      ;
; -0.692 ; hspi_req_cnt[5] ; hspi_req_cnt[7] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.096     ; 1.576      ;
; -0.692 ; hspi_req_cnt[1] ; hspi_req_cnt[3] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.096     ; 1.576      ;
; -0.632 ; hspi_req_cnt[0] ; hspi_req_cnt[2] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.096     ; 1.516      ;
; -0.628 ; hspi_req_cnt[3] ; hspi_req_cnt[4] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.096     ; 1.512      ;
; -0.626 ; hspi_req_cnt[5] ; hspi_req_cnt[6] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.096     ; 1.510      ;
; -0.626 ; hspi_req_cnt[1] ; hspi_req_cnt[2] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.096     ; 1.510      ;
; -0.224 ; hspi_req_cnt[3] ; hspi_req_cnt[3] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.096     ; 1.108      ;
; -0.222 ; hspi_req_cnt[1] ; hspi_req_cnt[1] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.096     ; 1.106      ;
; -0.222 ; hspi_req_cnt[0] ; hspi_req_cnt[1] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.096     ; 1.106      ;
; -0.220 ; hspi_req_cnt[5] ; hspi_req_cnt[5] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.096     ; 1.104      ;
; -0.210 ; hspi_req_cnt[2] ; hspi_req_cnt[2] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.096     ; 1.094      ;
; -0.204 ; hspi_req_cnt[6] ; hspi_req_cnt[6] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.096     ; 1.088      ;
; -0.204 ; hspi_req_cnt[4] ; hspi_req_cnt[4] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.096     ; 1.088      ;
; -0.038 ; hspi_req_cnt[7] ; hspi_req_cnt[7] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 1.000        ; -0.096     ; 0.922      ;
+--------+-----------------+-----------------+----------------------+----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'HSPI_CLK'                                                                                                                                      ;
+--------+------------------------------------------+------------------------------------------+----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+----------------------+-------------+--------------+------------+------------+
; -2.810 ; hspi_master:hspi|ack                     ; hspi_master:hspi|ack                     ; hspi_master:hspi|ack ; HSPI_CLK    ; 0.000        ; 3.016      ; 0.614      ;
; -2.294 ; hspi_master:hspi|ack                     ; hspi_master:hspi|ack                     ; hspi_master:hspi|ack ; HSPI_CLK    ; -0.500       ; 3.016      ; 0.630      ;
; -1.752 ; hspi_master:hspi|ack                     ; hspi_fake_cnt[7]                         ; hspi_master:hspi|ack ; HSPI_CLK    ; 0.000        ; 3.006      ; 1.662      ;
; -1.752 ; hspi_master:hspi|ack                     ; hspi_fake_cnt[6]                         ; hspi_master:hspi|ack ; HSPI_CLK    ; 0.000        ; 3.006      ; 1.662      ;
; -1.752 ; hspi_master:hspi|ack                     ; hspi_fake_cnt[5]                         ; hspi_master:hspi|ack ; HSPI_CLK    ; 0.000        ; 3.006      ; 1.662      ;
; -1.752 ; hspi_master:hspi|ack                     ; hspi_fake_cnt[4]                         ; hspi_master:hspi|ack ; HSPI_CLK    ; 0.000        ; 3.006      ; 1.662      ;
; -1.752 ; hspi_master:hspi|ack                     ; hspi_fake_cnt[3]                         ; hspi_master:hspi|ack ; HSPI_CLK    ; 0.000        ; 3.006      ; 1.662      ;
; -1.752 ; hspi_master:hspi|ack                     ; hspi_fake_cnt[2]                         ; hspi_master:hspi|ack ; HSPI_CLK    ; 0.000        ; 3.006      ; 1.662      ;
; -1.752 ; hspi_master:hspi|ack                     ; hspi_fake_cnt[1]                         ; hspi_master:hspi|ack ; HSPI_CLK    ; 0.000        ; 3.006      ; 1.662      ;
; -1.752 ; hspi_master:hspi|ack                     ; hspi_fake_cnt[0]                         ; hspi_master:hspi|ack ; HSPI_CLK    ; 0.000        ; 3.006      ; 1.662      ;
; -1.136 ; hspi_master:hspi|ack                     ; hspi_fake_cnt[7]                         ; hspi_master:hspi|ack ; HSPI_CLK    ; -0.500       ; 3.006      ; 1.778      ;
; -1.136 ; hspi_master:hspi|ack                     ; hspi_fake_cnt[6]                         ; hspi_master:hspi|ack ; HSPI_CLK    ; -0.500       ; 3.006      ; 1.778      ;
; -1.136 ; hspi_master:hspi|ack                     ; hspi_fake_cnt[5]                         ; hspi_master:hspi|ack ; HSPI_CLK    ; -0.500       ; 3.006      ; 1.778      ;
; -1.136 ; hspi_master:hspi|ack                     ; hspi_fake_cnt[4]                         ; hspi_master:hspi|ack ; HSPI_CLK    ; -0.500       ; 3.006      ; 1.778      ;
; -1.136 ; hspi_master:hspi|ack                     ; hspi_fake_cnt[3]                         ; hspi_master:hspi|ack ; HSPI_CLK    ; -0.500       ; 3.006      ; 1.778      ;
; -1.136 ; hspi_master:hspi|ack                     ; hspi_fake_cnt[2]                         ; hspi_master:hspi|ack ; HSPI_CLK    ; -0.500       ; 3.006      ; 1.778      ;
; -1.136 ; hspi_master:hspi|ack                     ; hspi_fake_cnt[1]                         ; hspi_master:hspi|ack ; HSPI_CLK    ; -0.500       ; 3.006      ; 1.778      ;
; -1.136 ; hspi_master:hspi|ack                     ; hspi_fake_cnt[0]                         ; hspi_master:hspi|ack ; HSPI_CLK    ; -0.500       ; 3.006      ; 1.778      ;
; 0.104  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[4]  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[12] ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.498      ; 0.770      ;
; 0.334  ; hspi_master:hspi|htvld                   ; hspi_master:hspi|htvld                   ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.112      ; 0.614      ;
; 0.334  ; hspi_master:hspi|state.SEND_PAYLOAD      ; hspi_master:hspi|state.SEND_PAYLOAD      ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.112      ; 0.614      ;
; 0.334  ; hspi_master:hspi|delay_cnt[20]           ; hspi_master:hspi|delay_cnt[20]           ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.112      ; 0.614      ;
; 0.334  ; hspi_master:hspi|state.IDLE              ; hspi_master:hspi|state.IDLE              ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.112      ; 0.614      ;
; 0.336  ; hspi_master:hspi|delay_cnt[28]           ; hspi_master:hspi|delay_cnt[28]           ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.110      ; 0.614      ;
; 0.336  ; hspi_master:hspi|delay_cnt[31]           ; hspi_master:hspi|delay_cnt[31]           ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.110      ; 0.614      ;
; 0.336  ; hspi_master:hspi|delay_cnt[30]           ; hspi_master:hspi|delay_cnt[30]           ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.110      ; 0.614      ;
; 0.336  ; hspi_master:hspi|delay_cnt[29]           ; hspi_master:hspi|delay_cnt[29]           ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.110      ; 0.614      ;
; 0.336  ; hspi_master:hspi|delay_cnt[27]           ; hspi_master:hspi|delay_cnt[27]           ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.110      ; 0.614      ;
; 0.336  ; hspi_master:hspi|delay_cnt[26]           ; hspi_master:hspi|delay_cnt[26]           ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.110      ; 0.614      ;
; 0.336  ; hspi_master:hspi|delay_cnt[25]           ; hspi_master:hspi|delay_cnt[25]           ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.110      ; 0.614      ;
; 0.336  ; hspi_master:hspi|delay_cnt[24]           ; hspi_master:hspi|delay_cnt[24]           ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.110      ; 0.614      ;
; 0.336  ; hspi_master:hspi|delay_cnt[23]           ; hspi_master:hspi|delay_cnt[23]           ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.110      ; 0.614      ;
; 0.336  ; hspi_master:hspi|delay_cnt[22]           ; hspi_master:hspi|delay_cnt[22]           ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.110      ; 0.614      ;
; 0.336  ; hspi_master:hspi|delay_cnt[21]           ; hspi_master:hspi|delay_cnt[21]           ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.110      ; 0.614      ;
; 0.350  ; hspi_master:hspi|tx_seq_num[1]           ; hspi_master:hspi|tx_seq_num[1]           ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.096      ; 0.614      ;
; 0.350  ; hspi_master:hspi|tx_seq_num[0]           ; hspi_master:hspi|tx_seq_num[0]           ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.096      ; 0.614      ;
; 0.350  ; hspi_master:hspi|xfer_rem[0]             ; hspi_master:hspi|xfer_rem[0]             ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.096      ; 0.614      ;
; 0.350  ; hspi_master:hspi|xfer_rem[11]            ; hspi_master:hspi|xfer_rem[11]            ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.096      ; 0.614      ;
; 0.350  ; hspi_master:hspi|xfer_rem[10]            ; hspi_master:hspi|xfer_rem[10]            ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.096      ; 0.614      ;
; 0.350  ; hspi_master:hspi|xfer_rem[9]             ; hspi_master:hspi|xfer_rem[9]             ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.096      ; 0.614      ;
; 0.350  ; hspi_master:hspi|xfer_rem[8]             ; hspi_master:hspi|xfer_rem[8]             ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.096      ; 0.614      ;
; 0.350  ; hspi_master:hspi|xfer_rem[7]             ; hspi_master:hspi|xfer_rem[7]             ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.096      ; 0.614      ;
; 0.350  ; hspi_master:hspi|xfer_rem[6]             ; hspi_master:hspi|xfer_rem[6]             ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.096      ; 0.614      ;
; 0.350  ; hspi_master:hspi|xfer_rem[5]             ; hspi_master:hspi|xfer_rem[5]             ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.096      ; 0.614      ;
; 0.350  ; hspi_master:hspi|xfer_rem[4]             ; hspi_master:hspi|xfer_rem[4]             ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.096      ; 0.614      ;
; 0.350  ; hspi_master:hspi|xfer_rem[3]             ; hspi_master:hspi|xfer_rem[3]             ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.096      ; 0.614      ;
; 0.350  ; hspi_master:hspi|xfer_rem[2]             ; hspi_master:hspi|xfer_rem[2]             ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.096      ; 0.614      ;
; 0.350  ; hspi_master:hspi|xfer_rem[1]             ; hspi_master:hspi|xfer_rem[1]             ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.096      ; 0.614      ;
; 0.352  ; hspi_master:hspi|tx_seq_num[3]           ; hspi_master:hspi|tx_seq_num[3]           ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.094      ; 0.614      ;
; 0.352  ; hspi_master:hspi|tx_seq_num[2]           ; hspi_master:hspi|tx_seq_num[2]           ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.094      ; 0.614      ;
; 0.352  ; hspi_master:hspi|state.SEND_HEADER_1     ; hspi_master:hspi|state.SEND_HEADER_2     ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.112      ; 0.632      ;
; 0.354  ; hspi_master:hspi|state.SEND_HEADER_2     ; hspi_master:hspi|state.SEND_HEADER_3     ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.112      ; 0.634      ;
; 0.366  ; hspi_fake_cnt[0]                         ; hspi_fake_cnt[0]                         ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.094      ; 0.628      ;
; 0.396  ; hspi_fake_cnt[7]                         ; hspi_fake_cnt[7]                         ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.094      ; 0.658      ;
; 0.404  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[10] ; hspi_master:hspi|crc16_8b:crc|lfsr_q[0]  ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.094      ; 0.666      ;
; 0.408  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[10] ; hspi_master:hspi|crc16_8b:crc|lfsr_q[15] ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.094      ; 0.670      ;
; 0.504  ; hspi_master:hspi|state.SEND_HEADER_0     ; hspi_master:hspi|state.SEND_HEADER_1     ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.112      ; 0.784      ;
; 0.504  ; rst_cnt[4]                               ; rst                                      ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.094      ; 0.766      ;
; 0.516  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[9]  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[3]  ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.094      ; 0.778      ;
; 0.516  ; hspi_master:hspi|state.SEND_PAYLOAD      ; hspi_master:hspi|state.SEND_CRC_0        ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.112      ; 0.796      ;
; 0.526  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[9]  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[1]  ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.094      ; 0.788      ;
; 0.528  ; hspi_master:hspi|state.SEND_CRC_0        ; hspi_master:hspi|state.SEND_CRC_1        ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.112      ; 0.808      ;
; 0.536  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[2]  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[10] ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.094      ; 0.798      ;
; 0.536  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[3]  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[11] ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.094      ; 0.798      ;
; 0.560  ; hspi_master:hspi|state.SEND_HEADER_0     ; hspi_master:hspi|htvld                   ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.112      ; 0.840      ;
; 0.578  ; rst_cnt[6]                               ; rst_cnt[6]                               ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.094      ; 0.840      ;
; 0.578  ; rst_cnt[5]                               ; rst_cnt[5]                               ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.094      ; 0.840      ;
; 0.580  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[0]  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[8]  ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.094      ; 0.842      ;
; 0.584  ; hspi_fake_cnt[2]                         ; hspi_fake_cnt[2]                         ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.094      ; 0.846      ;
; 0.584  ; rst_cnt[2]                               ; rst_cnt[2]                               ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.094      ; 0.846      ;
; 0.586  ; hspi_fake_cnt[4]                         ; hspi_fake_cnt[4]                         ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.094      ; 0.848      ;
; 0.586  ; rst_cnt[1]                               ; rst_cnt[1]                               ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.094      ; 0.848      ;
; 0.586  ; hspi_master:hspi|state.SEND_HEADER_3     ; hspi_master:hspi|state.SEND_PAYLOAD      ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.112      ; 0.866      ;
; 0.586  ; hspi_master:hspi|xfer_rem[0]             ; hspi_master:hspi|state.SEND_CRC_0        ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.498      ; 1.252      ;
; 0.590  ; hspi_fake_cnt[3]                         ; hspi_fake_cnt[3]                         ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.094      ; 0.852      ;
; 0.590  ; rst_cnt[4]                               ; rst_cnt[4]                               ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.094      ; 0.852      ;
; 0.590  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[7]  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[15] ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.094      ; 0.852      ;
; 0.592  ; hspi_fake_cnt[5]                         ; hspi_fake_cnt[5]                         ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.094      ; 0.854      ;
; 0.592  ; hspi_master:hspi|tx_seq_num[2]           ; hspi_master:hspi|tx_seq_num[3]           ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.094      ; 0.854      ;
; 0.594  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[11] ; hspi_master:hspi|crc16_8b:crc|lfsr_q[4]  ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.094      ; 0.856      ;
; 0.604  ; rst_cnt[0]                               ; rst_cnt[0]                               ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.094      ; 0.866      ;
; 0.606  ; hspi_fake_cnt[0]                         ; hspi_fake_cnt[1]                         ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.094      ; 0.868      ;
; 0.606  ; hspi_master:hspi|state.IDLE              ; hspi_master:hspi|htvld                   ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.112      ; 0.886      ;
; 0.606  ; hspi_master:hspi|state.SEND_CRC_1        ; hspi_master:hspi|state.IDLE              ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.112      ; 0.886      ;
; 0.610  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[10] ; hspi_master:hspi|crc16_8b:crc|lfsr_q[3]  ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.094      ; 0.872      ;
; 0.638  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[13] ; hspi_master:hspi|crc16_8b:crc|lfsr_q[7]  ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.094      ; 0.900      ;
; 0.654  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[5]  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[13] ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.094      ; 0.916      ;
; 0.654  ; hspi_master:hspi|tx_seq_num[0]           ; hspi_master:hspi|tx_seq_num[1]           ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.096      ; 0.918      ;
; 0.660  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[10] ; hspi_master:hspi|crc16_8b:crc|lfsr_q[4]  ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.094      ; 0.922      ;
; 0.666  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[10] ; hspi_master:hspi|crc16_8b:crc|lfsr_q[1]  ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.094      ; 0.928      ;
; 0.692  ; hspi_master:hspi|state.IDLE              ; hspi_master:hspi|crc_en                  ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.112      ; 0.972      ;
; 0.712  ; rst_cnt[7]                               ; rst_cnt[7]                               ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.094      ; 0.974      ;
; 0.718  ; hspi_fake_cnt[6]                         ; hspi_fake_cnt[6]                         ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.094      ; 0.980      ;
; 0.724  ; rst_cnt[3]                               ; rst_cnt[3]                               ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.094      ; 0.986      ;
; 0.726  ; hspi_master:hspi|crc16_8b:crc|lfsr_q[13] ; hspi_master:hspi|crc16_8b:crc|lfsr_q[6]  ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.094      ; 0.988      ;
; 0.726  ; rst_cnt[6]                               ; rst                                      ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.094      ; 0.988      ;
; 0.732  ; hspi_master:hspi|xfer_rem[9]             ; hspi_master:hspi|state.SEND_CRC_0        ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.498      ; 1.398      ;
; 0.732  ; hspi_fake_cnt[1]                         ; hspi_fake_cnt[1]                         ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.094      ; 0.994      ;
; 0.734  ; hspi_master:hspi|xfer_rem[1]             ; hspi_master:hspi|state.SEND_CRC_0        ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.498      ; 1.400      ;
; 0.760  ; hspi_master:hspi|xfer_rem[5]             ; hspi_master:hspi|state.SEND_CRC_0        ; HSPI_CLK             ; HSPI_CLK    ; 0.000        ; 0.498      ; 1.426      ;
+--------+------------------------------------------+------------------------------------------+----------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'SPI_SCK'                                                                                                                                  ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.059 ; spi_register_bus:reg_bus|adr[0]            ; hspi_master:hspi|reg_rdata_value[3]        ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 1.221      ; 0.968      ;
; 0.081 ; spi_register_bus:reg_bus|adr[0]            ; hspi_master:hspi|reg_rdata_value[0]        ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 1.221      ; 0.990      ;
; 0.171 ; spi_register_bus:reg_bus|adr[3]            ; hspi_master:hspi|reg_rdata_value[3]        ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 1.221      ; 1.080      ;
; 0.173 ; spi_register_bus:reg_bus|adr[3]            ; hspi_master:hspi|reg_rdata_value[0]        ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 1.221      ; 1.082      ;
; 0.207 ; spi_register_bus:reg_bus|bit_shift[0]      ; spi_register_bus:reg_bus|miso              ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 1.221      ; 1.116      ;
; 0.227 ; spi_register_bus:reg_bus|adr[4]            ; hspi_master:hspi|reg_rdata_value[0]        ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 1.221      ; 1.136      ;
; 0.227 ; spi_register_bus:reg_bus|adr[4]            ; hspi_master:hspi|reg_rdata_value[3]        ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 1.221      ; 1.136      ;
; 0.241 ; spi_register_bus:reg_bus|adr[6]            ; hspi_master:hspi|reg_ack                   ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 1.221      ; 1.150      ;
; 0.347 ; hspi_master:hspi|reg_rdata_value[3]        ; hspi_master:hspi|reg_rdata_value[3]        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.099      ; 0.614      ;
; 0.347 ; hspi_master:hspi|reg_rdata_value[2]        ; hspi_master:hspi|reg_rdata_value[2]        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.099      ; 0.614      ;
; 0.347 ; hspi_master:hspi|reg_rdata_value[0]        ; hspi_master:hspi|reg_rdata_value[0]        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.099      ; 0.614      ;
; 0.350 ; spi_register_bus:reg_bus|spi_direction     ; spi_register_bus:reg_bus|spi_direction     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.096      ; 0.614      ;
; 0.350 ; spi_register_bus:reg_bus|out_fifo[5]       ; spi_register_bus:reg_bus|out_fifo[5]       ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.096      ; 0.614      ;
; 0.350 ; spi_register_bus:reg_bus|in_fifo[1]        ; spi_register_bus:reg_bus|in_fifo[1]        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.096      ; 0.614      ;
; 0.350 ; spi_register_bus:reg_bus|in_fifo[3]        ; spi_register_bus:reg_bus|in_fifo[3]        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.096      ; 0.614      ;
; 0.350 ; spi_register_bus:reg_bus|in_fifo[2]        ; spi_register_bus:reg_bus|in_fifo[2]        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.096      ; 0.614      ;
; 0.350 ; spi_register_bus:reg_bus|in_fifo[4]        ; spi_register_bus:reg_bus|in_fifo[4]        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.096      ; 0.614      ;
; 0.350 ; spi_register_bus:reg_bus|in_fifo[5]        ; spi_register_bus:reg_bus|in_fifo[5]        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.096      ; 0.614      ;
; 0.350 ; spi_register_bus:reg_bus|in_fifo[6]        ; spi_register_bus:reg_bus|in_fifo[6]        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.096      ; 0.614      ;
; 0.350 ; spi_register_bus:reg_bus|req               ; spi_register_bus:reg_bus|req               ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.096      ; 0.614      ;
; 0.350 ; spi_register_bus:reg_bus|in_fifo[7]        ; spi_register_bus:reg_bus|in_fifo[7]        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.096      ; 0.614      ;
; 0.350 ; spi_register_bus:reg_bus|in_fifo[0]        ; spi_register_bus:reg_bus|in_fifo[0]        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.096      ; 0.614      ;
; 0.363 ; spi_register_bus:reg_bus|adr[3]            ; hspi_master:hspi|reg_rdata_value[2]        ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 1.219      ; 1.270      ;
; 0.364 ; spi_register_bus:reg_bus|in_fifo[2]        ; spi_register_bus:reg_bus|adr[1]            ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.096      ; 0.628      ;
; 0.364 ; spi_register_bus:reg_bus|in_fifo[5]        ; spi_register_bus:reg_bus|adr[4]            ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.096      ; 0.628      ;
; 0.368 ; spi_register_bus:reg_bus|in_fifo[1]        ; spi_register_bus:reg_bus|adr[0]            ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.096      ; 0.632      ;
; 0.368 ; spi_register_bus:reg_bus|in_fifo[3]        ; spi_register_bus:reg_bus|adr[2]            ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.096      ; 0.632      ;
; 0.373 ; spi_register_bus:reg_bus|out_fifo[0]       ; spi_register_bus:reg_bus|miso              ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 1.225      ; 1.286      ;
; 0.393 ; spi_register_bus:reg_bus|req               ; hspi_master:hspi|reg_ack                   ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 1.221      ; 1.302      ;
; 0.399 ; spi_register_bus:reg_bus|bit_shift[1]      ; spi_register_bus:reg_bus|miso              ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 1.221      ; 1.308      ;
; 0.416 ; spi_register_bus:reg_bus|state.WAIT_ACK    ; spi_register_bus:reg_bus|out_fifo[5]       ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.096      ; 0.680      ;
; 0.418 ; spi_register_bus:reg_bus|state.WAIT_ACK    ; spi_register_bus:reg_bus|state.SEND_RESULT ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.096      ; 0.682      ;
; 0.424 ; spi_register_bus:reg_bus|state.WAIT_ACK    ; spi_register_bus:reg_bus|spi_direction     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.096      ; 0.688      ;
; 0.428 ; spi_register_bus:reg_bus|state.WAIT_ACK    ; spi_register_bus:reg_bus|state.IDLE        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.096      ; 0.692      ;
; 0.428 ; spi_register_bus:reg_bus|state.WAIT_ACK    ; spi_register_bus:reg_bus|req               ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.096      ; 0.692      ;
; 0.431 ; spi_register_bus:reg_bus|adr[4]            ; hspi_master:hspi|reg_rdata_value[2]        ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 1.219      ; 1.338      ;
; 0.435 ; spi_register_bus:reg_bus|bit_shift[2]      ; spi_register_bus:reg_bus|miso              ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 1.221      ; 1.344      ;
; 0.499 ; spi_register_bus:reg_bus|adr[6]            ; hspi_master:hspi|reg_rdata_value[2]        ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 1.221      ; 1.408      ;
; 0.503 ; spi_register_bus:reg_bus|adr[2]            ; hspi_master:hspi|reg_rdata_value[0]        ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 1.221      ; 1.412      ;
; 0.503 ; spi_register_bus:reg_bus|adr[2]            ; hspi_master:hspi|reg_rdata_value[3]        ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 1.221      ; 1.412      ;
; 0.504 ; spi_register_bus:reg_bus|rw                ; spi_register_bus:reg_bus|state.IDLE        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.096      ; 0.768      ;
; 0.505 ; spi_register_bus:reg_bus|adr[1]            ; hspi_master:hspi|reg_rdata_value[0]        ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 1.221      ; 1.414      ;
; 0.505 ; spi_register_bus:reg_bus|adr[1]            ; hspi_master:hspi|reg_rdata_value[3]        ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 1.221      ; 1.414      ;
; 0.510 ; spi_register_bus:reg_bus|in_fifo[4]        ; spi_register_bus:reg_bus|adr[3]            ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.096      ; 0.774      ;
; 0.515 ; spi_register_bus:reg_bus|out_fifo[5]       ; spi_register_bus:reg_bus|miso              ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 1.225      ; 1.428      ;
; 0.543 ; spi_register_bus:reg_bus|req               ; hspi_master:hspi|reg_rdata_value[2]        ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 1.221      ; 1.452      ;
; 0.579 ; spi_register_bus:reg_bus|out_fifo[2]       ; spi_register_bus:reg_bus|miso              ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 1.225      ; 1.492      ;
; 0.582 ; spi_register_bus:reg_bus|bit_shift[7]      ; spi_register_bus:reg_bus|bit_shift[7]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.096      ; 0.846      ;
; 0.584 ; spi_register_bus:reg_bus|bit_shift[5]      ; spi_register_bus:reg_bus|bit_shift[5]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.096      ; 0.848      ;
; 0.586 ; spi_register_bus:reg_bus|bit_shift[6]      ; spi_register_bus:reg_bus|bit_shift[6]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.096      ; 0.850      ;
; 0.588 ; spi_register_bus:reg_bus|bit_shift[1]      ; spi_register_bus:reg_bus|bit_shift[1]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.096      ; 0.852      ;
; 0.590 ; spi_register_bus:reg_bus|bit_shift[2]      ; spi_register_bus:reg_bus|bit_shift[2]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.096      ; 0.854      ;
; 0.598 ; spi_register_bus:reg_bus|bit_shift[3]      ; spi_register_bus:reg_bus|bit_shift[3]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.096      ; 0.862      ;
; 0.602 ; spi_register_bus:reg_bus|bit_shift[4]      ; spi_register_bus:reg_bus|bit_shift[4]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.096      ; 0.866      ;
; 0.604 ; spi_register_bus:reg_bus|rw                ; spi_register_bus:reg_bus|state.SEND_RESULT ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.096      ; 0.868      ;
; 0.606 ; spi_register_bus:reg_bus|bit_shift[0]      ; spi_register_bus:reg_bus|bit_shift[0]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.096      ; 0.870      ;
; 0.615 ; spi_register_bus:reg_bus|out_fifo[1]       ; spi_register_bus:reg_bus|miso              ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 1.225      ; 1.528      ;
; 0.680 ; spi_register_bus:reg_bus|state.IDLE        ; spi_register_bus:reg_bus|state.WAIT_ACK    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.096      ; 0.944      ;
; 0.692 ; spi_register_bus:reg_bus|state.SEND_RESULT ; spi_register_bus:reg_bus|out_fifo[0]       ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.094      ; 0.954      ;
; 0.692 ; spi_register_bus:reg_bus|state.SEND_RESULT ; spi_register_bus:reg_bus|out_fifo[1]       ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.094      ; 0.954      ;
; 0.696 ; spi_register_bus:reg_bus|state.SEND_RESULT ; spi_register_bus:reg_bus|out_fifo[2]       ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.094      ; 0.958      ;
; 0.704 ; spi_register_bus:reg_bus|in_fifo[6]        ; spi_register_bus:reg_bus|adr[5]            ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.094      ; 0.966      ;
; 0.707 ; spi_register_bus:reg_bus|adr[2]            ; hspi_master:hspi|reg_rdata_value[2]        ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 1.219      ; 1.614      ;
; 0.709 ; spi_register_bus:reg_bus|adr[1]            ; hspi_master:hspi|reg_rdata_value[2]        ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 1.219      ; 1.616      ;
; 0.725 ; spi_register_bus:reg_bus|adr[5]            ; hspi_master:hspi|reg_ack                   ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 1.221      ; 1.634      ;
; 0.754 ; spi_register_bus:reg_bus|state.SEND_RESULT ; spi_register_bus:reg_bus|state.IDLE        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.096      ; 1.018      ;
; 0.761 ; spi_register_bus:reg_bus|rw                ; hspi_master:hspi|reg_rdata_value[2]        ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 1.221      ; 1.670      ;
; 0.776 ; spi_register_bus:reg_bus|state.WAIT_ACK    ; spi_register_bus:reg_bus|out_fifo[1]       ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.094      ; 1.038      ;
; 0.777 ; spi_register_bus:reg_bus|adr[5]            ; hspi_master:hspi|reg_rdata_value[2]        ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 1.221      ; 1.686      ;
; 0.787 ; spi_register_bus:reg_bus|out_fifo[3]       ; spi_register_bus:reg_bus|miso              ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 1.225      ; 1.700      ;
; 0.788 ; spi_register_bus:reg_bus|state.WAIT_ACK    ; spi_register_bus:reg_bus|out_fifo[3]       ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.094      ; 1.050      ;
; 0.806 ; spi_register_bus:reg_bus|state.SEND_RESULT ; spi_register_bus:reg_bus|out_fifo[3]       ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.094      ; 1.068      ;
; 0.816 ; spi_register_bus:reg_bus|in_fifo[7]        ; spi_register_bus:reg_bus|adr[6]            ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.094      ; 1.078      ;
; 0.818 ; spi_register_bus:reg_bus|state.SEND_RESULT ; spi_register_bus:reg_bus|req               ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.096      ; 1.082      ;
; 0.836 ; spi_register_bus:reg_bus|in_fifo[0]        ; spi_register_bus:reg_bus|rw                ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.094      ; 1.098      ;
; 0.850 ; spi_register_bus:reg_bus|state.WR_DATA     ; spi_register_bus:reg_bus|state.WAIT_ACK    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.096      ; 1.114      ;
; 0.861 ; spi_register_bus:reg_bus|adr[6]            ; hspi_master:hspi|reg_rdata_value[3]        ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 1.223      ; 1.772      ;
; 0.861 ; spi_register_bus:reg_bus|adr[6]            ; hspi_master:hspi|reg_rdata_value[0]        ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 1.223      ; 1.772      ;
; 0.882 ; spi_register_bus:reg_bus|bit_shift[5]      ; spi_register_bus:reg_bus|bit_shift[6]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.096      ; 1.146      ;
; 0.886 ; spi_register_bus:reg_bus|bit_shift[1]      ; spi_register_bus:reg_bus|bit_shift[2]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.096      ; 1.150      ;
; 0.896 ; spi_register_bus:reg_bus|bit_shift[3]      ; spi_register_bus:reg_bus|bit_shift[4]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.096      ; 1.160      ;
; 0.902 ; spi_register_bus:reg_bus|bit_shift[6]      ; spi_register_bus:reg_bus|bit_shift[7]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.096      ; 1.166      ;
; 0.904 ; spi_register_bus:reg_bus|bit_shift[0]      ; spi_register_bus:reg_bus|bit_shift[1]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.096      ; 1.168      ;
; 0.906 ; spi_register_bus:reg_bus|bit_shift[2]      ; spi_register_bus:reg_bus|bit_shift[3]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.096      ; 1.170      ;
; 0.910 ; spi_register_bus:reg_bus|bit_shift[0]      ; spi_register_bus:reg_bus|bit_shift[2]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.096      ; 1.174      ;
; 0.912 ; spi_register_bus:reg_bus|bit_shift[2]      ; spi_register_bus:reg_bus|bit_shift[4]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.096      ; 1.176      ;
; 0.918 ; spi_register_bus:reg_bus|bit_shift[4]      ; spi_register_bus:reg_bus|bit_shift[5]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.096      ; 1.182      ;
; 0.924 ; spi_register_bus:reg_bus|bit_shift[4]      ; spi_register_bus:reg_bus|bit_shift[6]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.096      ; 1.188      ;
; 0.943 ; spi_register_bus:reg_bus|req               ; hspi_master:hspi|reg_rdata_value[3]        ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 1.223      ; 1.854      ;
; 0.943 ; spi_register_bus:reg_bus|req               ; hspi_master:hspi|reg_rdata_value[0]        ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 1.223      ; 1.854      ;
; 1.006 ; spi_register_bus:reg_bus|in_fifo[0]        ; spi_register_bus:reg_bus|state.WAIT_ACK    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.094      ; 1.268      ;
; 1.008 ; spi_register_bus:reg_bus|bit_shift[5]      ; spi_register_bus:reg_bus|bit_shift[7]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.096      ; 1.272      ;
; 1.012 ; spi_register_bus:reg_bus|bit_shift[1]      ; spi_register_bus:reg_bus|bit_shift[3]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.096      ; 1.276      ;
; 1.018 ; spi_register_bus:reg_bus|bit_shift[1]      ; spi_register_bus:reg_bus|bit_shift[4]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.096      ; 1.282      ;
; 1.022 ; spi_register_bus:reg_bus|bit_shift[3]      ; spi_register_bus:reg_bus|bit_shift[5]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.096      ; 1.286      ;
; 1.028 ; spi_register_bus:reg_bus|bit_shift[3]      ; spi_register_bus:reg_bus|bit_shift[6]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.096      ; 1.292      ;
; 1.036 ; spi_register_bus:reg_bus|bit_shift[0]      ; spi_register_bus:reg_bus|bit_shift[3]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.096      ; 1.300      ;
; 1.038 ; spi_register_bus:reg_bus|bit_shift[2]      ; spi_register_bus:reg_bus|bit_shift[5]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.096      ; 1.302      ;
; 1.042 ; spi_register_bus:reg_bus|bit_shift[0]      ; spi_register_bus:reg_bus|bit_shift[4]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.096      ; 1.306      ;
; 1.044 ; spi_register_bus:reg_bus|bit_shift[2]      ; spi_register_bus:reg_bus|bit_shift[6]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.096      ; 1.308      ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'hspi_master:hspi|ack'                                                                                ;
+-------+-----------------+-----------------+----------------------+----------------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+----------------------+----------------------+--------------+------------+------------+
; 0.520 ; hspi_req_cnt[7] ; hspi_req_cnt[7] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.096      ; 0.784      ;
; 0.584 ; hspi_req_cnt[5] ; hspi_req_cnt[5] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.096      ; 0.848      ;
; 0.584 ; hspi_req_cnt[4] ; hspi_req_cnt[4] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.096      ; 0.848      ;
; 0.586 ; hspi_req_cnt[6] ; hspi_req_cnt[6] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.096      ; 0.850      ;
; 0.586 ; hspi_req_cnt[3] ; hspi_req_cnt[3] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.096      ; 0.850      ;
; 0.596 ; hspi_req_cnt[2] ; hspi_req_cnt[2] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.096      ; 0.860      ;
; 0.596 ; hspi_req_cnt[1] ; hspi_req_cnt[1] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.096      ; 0.860      ;
; 0.602 ; hspi_req_cnt[0] ; hspi_req_cnt[1] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.096      ; 0.866      ;
; 0.882 ; hspi_req_cnt[4] ; hspi_req_cnt[5] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.096      ; 1.146      ;
; 0.884 ; hspi_req_cnt[6] ; hspi_req_cnt[7] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.096      ; 1.148      ;
; 0.894 ; hspi_req_cnt[2] ; hspi_req_cnt[3] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.096      ; 1.158      ;
; 0.900 ; hspi_req_cnt[5] ; hspi_req_cnt[6] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.096      ; 1.164      ;
; 0.900 ; hspi_req_cnt[1] ; hspi_req_cnt[2] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.096      ; 1.164      ;
; 0.902 ; hspi_req_cnt[3] ; hspi_req_cnt[4] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.096      ; 1.166      ;
; 0.906 ; hspi_req_cnt[5] ; hspi_req_cnt[7] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.096      ; 1.170      ;
; 0.906 ; hspi_req_cnt[1] ; hspi_req_cnt[3] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.096      ; 1.170      ;
; 0.908 ; hspi_req_cnt[3] ; hspi_req_cnt[5] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.096      ; 1.172      ;
; 0.908 ; hspi_req_cnt[0] ; hspi_req_cnt[2] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.096      ; 1.172      ;
; 0.914 ; hspi_req_cnt[0] ; hspi_req_cnt[3] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.096      ; 1.178      ;
; 1.008 ; hspi_req_cnt[4] ; hspi_req_cnt[6] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.096      ; 1.272      ;
; 1.014 ; hspi_req_cnt[4] ; hspi_req_cnt[7] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.096      ; 1.278      ;
; 1.020 ; hspi_req_cnt[2] ; hspi_req_cnt[4] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.096      ; 1.284      ;
; 1.026 ; hspi_req_cnt[2] ; hspi_req_cnt[5] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.096      ; 1.290      ;
; 1.032 ; hspi_req_cnt[1] ; hspi_req_cnt[4] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.096      ; 1.296      ;
; 1.034 ; hspi_req_cnt[3] ; hspi_req_cnt[6] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.096      ; 1.298      ;
; 1.038 ; hspi_req_cnt[1] ; hspi_req_cnt[5] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.096      ; 1.302      ;
; 1.040 ; hspi_req_cnt[3] ; hspi_req_cnt[7] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.096      ; 1.304      ;
; 1.040 ; hspi_req_cnt[0] ; hspi_req_cnt[4] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.096      ; 1.304      ;
; 1.046 ; hspi_req_cnt[0] ; hspi_req_cnt[5] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.096      ; 1.310      ;
; 1.152 ; hspi_req_cnt[2] ; hspi_req_cnt[6] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.096      ; 1.416      ;
; 1.158 ; hspi_req_cnt[2] ; hspi_req_cnt[7] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.096      ; 1.422      ;
; 1.164 ; hspi_req_cnt[1] ; hspi_req_cnt[6] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.096      ; 1.428      ;
; 1.170 ; hspi_req_cnt[1] ; hspi_req_cnt[7] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.096      ; 1.434      ;
; 1.172 ; hspi_req_cnt[0] ; hspi_req_cnt[6] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.096      ; 1.436      ;
; 1.178 ; hspi_req_cnt[0] ; hspi_req_cnt[7] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.096      ; 1.442      ;
; 1.452 ; hspi_req_cnt[0] ; hspi_req_cnt[0] ; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 0.000        ; 0.096      ; 1.716      ;
+-------+-----------------+-----------------+----------------------+----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'SPI_SCK'                                                                                              ;
+--------+-----------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.960 ; rst       ; spi_register_bus:reg_bus|out_fifo[3]       ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.134     ; 1.786      ;
; -0.960 ; rst       ; spi_register_bus:reg_bus|out_fifo[1]       ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.134     ; 1.786      ;
; -0.960 ; rst       ; spi_register_bus:reg_bus|out_fifo[2]       ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.134     ; 1.786      ;
; -0.960 ; rst       ; spi_register_bus:reg_bus|out_fifo[0]       ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.134     ; 1.786      ;
; -0.940 ; rst       ; spi_register_bus:reg_bus|bit_shift[2]      ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.130     ; 1.770      ;
; -0.940 ; rst       ; spi_register_bus:reg_bus|bit_shift[7]      ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.130     ; 1.770      ;
; -0.940 ; rst       ; spi_register_bus:reg_bus|bit_shift[6]      ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.130     ; 1.770      ;
; -0.940 ; rst       ; spi_register_bus:reg_bus|bit_shift[5]      ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.130     ; 1.770      ;
; -0.940 ; rst       ; spi_register_bus:reg_bus|bit_shift[4]      ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.130     ; 1.770      ;
; -0.940 ; rst       ; spi_register_bus:reg_bus|bit_shift[3]      ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.130     ; 1.770      ;
; -0.940 ; rst       ; spi_register_bus:reg_bus|bit_shift[1]      ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.130     ; 1.770      ;
; -0.940 ; rst       ; spi_register_bus:reg_bus|bit_shift[0]      ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.130     ; 1.770      ;
; -0.756 ; rst       ; spi_register_bus:reg_bus|spi_direction     ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.134     ; 1.582      ;
; -0.756 ; rst       ; spi_register_bus:reg_bus|out_fifo[5]       ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.134     ; 1.582      ;
; -0.756 ; rst       ; spi_register_bus:reg_bus|adr[5]            ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.134     ; 1.582      ;
; -0.756 ; rst       ; spi_register_bus:reg_bus|req               ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.134     ; 1.582      ;
; -0.756 ; rst       ; spi_register_bus:reg_bus|adr[6]            ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.134     ; 1.582      ;
; -0.756 ; rst       ; spi_register_bus:reg_bus|state.IDLE        ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.134     ; 1.582      ;
; -0.756 ; rst       ; spi_register_bus:reg_bus|state.SEND_RESULT ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.134     ; 1.582      ;
; -0.756 ; rst       ; spi_register_bus:reg_bus|rw                ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.134     ; 1.582      ;
; -0.756 ; rst       ; spi_register_bus:reg_bus|state.WAIT_ACK    ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.134     ; 1.582      ;
; -0.756 ; rst       ; spi_register_bus:reg_bus|state.WR_DATA     ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.134     ; 1.582      ;
; -0.692 ; rst       ; spi_register_bus:reg_bus|adr[0]            ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.132     ; 1.520      ;
; -0.692 ; rst       ; spi_register_bus:reg_bus|in_fifo[1]        ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.132     ; 1.520      ;
; -0.692 ; rst       ; spi_register_bus:reg_bus|adr[2]            ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.132     ; 1.520      ;
; -0.692 ; rst       ; spi_register_bus:reg_bus|in_fifo[3]        ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.132     ; 1.520      ;
; -0.692 ; rst       ; spi_register_bus:reg_bus|adr[1]            ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.132     ; 1.520      ;
; -0.692 ; rst       ; spi_register_bus:reg_bus|in_fifo[2]        ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.132     ; 1.520      ;
; -0.692 ; rst       ; spi_register_bus:reg_bus|adr[3]            ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.132     ; 1.520      ;
; -0.692 ; rst       ; spi_register_bus:reg_bus|in_fifo[4]        ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.132     ; 1.520      ;
; -0.692 ; rst       ; spi_register_bus:reg_bus|adr[4]            ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.132     ; 1.520      ;
; -0.692 ; rst       ; spi_register_bus:reg_bus|in_fifo[5]        ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.132     ; 1.520      ;
; -0.692 ; rst       ; spi_register_bus:reg_bus|in_fifo[6]        ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.132     ; 1.520      ;
; -0.692 ; rst       ; spi_register_bus:reg_bus|in_fifo[7]        ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.132     ; 1.520      ;
; -0.692 ; rst       ; spi_register_bus:reg_bus|in_fifo[0]        ; HSPI_CLK     ; SPI_SCK     ; 1.000        ; -0.132     ; 1.520      ;
; -0.338 ; rst       ; hspi_master:hspi|reg_rdata_value[2]        ; HSPI_CLK     ; SPI_SCK     ; 0.500        ; 0.988      ; 1.786      ;
; -0.338 ; rst       ; hspi_master:hspi|reg_ack                   ; HSPI_CLK     ; SPI_SCK     ; 0.500        ; 0.988      ; 1.786      ;
; -0.316 ; rst       ; spi_register_bus:reg_bus|miso              ; HSPI_CLK     ; SPI_SCK     ; 0.500        ; 0.990      ; 1.766      ;
; -0.156 ; rst       ; hspi_master:hspi|reg_rdata_value[3]        ; HSPI_CLK     ; SPI_SCK     ; 0.500        ; 0.990      ; 1.606      ;
; -0.156 ; rst       ; hspi_master:hspi|reg_rdata_value[0]        ; HSPI_CLK     ; SPI_SCK     ; 0.500        ; 0.990      ; 1.606      ;
+--------+-----------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'HSPI_CLK'                                                                                                          ;
+--------+--------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.498 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[1]  ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.094     ; 1.384      ;
; -0.498 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[0]  ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.094     ; 1.384      ;
; -0.498 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[15] ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.094     ; 1.384      ;
; -0.498 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[8]  ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.094     ; 1.384      ;
; -0.498 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[9]  ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.094     ; 1.384      ;
; -0.498 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[4]  ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.094     ; 1.384      ;
; -0.498 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[3]  ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.094     ; 1.384      ;
; -0.498 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[10] ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.094     ; 1.384      ;
; -0.498 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[2]  ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.094     ; 1.384      ;
; -0.498 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[7]  ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.094     ; 1.384      ;
; -0.498 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[14] ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.094     ; 1.384      ;
; -0.498 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[6]  ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.094     ; 1.384      ;
; -0.498 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[13] ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.094     ; 1.384      ;
; -0.498 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[5]  ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.094     ; 1.384      ;
; -0.498 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[11] ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; -0.094     ; 1.384      ;
; -0.250 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[12] ; HSPI_CLK     ; HSPI_CLK    ; 1.000        ; 0.292      ; 1.522      ;
+--------+--------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'SPI_SCK'                                                                                              ;
+-------+-----------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.478 ; rst       ; hspi_master:hspi|reg_rdata_value[3]        ; HSPI_CLK     ; SPI_SCK     ; -0.500       ; 1.226      ; 1.412      ;
; 0.478 ; rst       ; hspi_master:hspi|reg_rdata_value[0]        ; HSPI_CLK     ; SPI_SCK     ; -0.500       ; 1.226      ; 1.412      ;
; 0.636 ; rst       ; spi_register_bus:reg_bus|miso              ; HSPI_CLK     ; SPI_SCK     ; -0.500       ; 1.228      ; 1.572      ;
; 0.652 ; rst       ; hspi_master:hspi|reg_rdata_value[2]        ; HSPI_CLK     ; SPI_SCK     ; -0.500       ; 1.224      ; 1.584      ;
; 0.652 ; rst       ; hspi_master:hspi|reg_ack                   ; HSPI_CLK     ; SPI_SCK     ; -0.500       ; 1.224      ; 1.584      ;
; 1.050 ; rst       ; spi_register_bus:reg_bus|adr[0]            ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.102      ; 1.360      ;
; 1.050 ; rst       ; spi_register_bus:reg_bus|in_fifo[1]        ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.102      ; 1.360      ;
; 1.050 ; rst       ; spi_register_bus:reg_bus|adr[2]            ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.102      ; 1.360      ;
; 1.050 ; rst       ; spi_register_bus:reg_bus|in_fifo[3]        ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.102      ; 1.360      ;
; 1.050 ; rst       ; spi_register_bus:reg_bus|adr[1]            ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.102      ; 1.360      ;
; 1.050 ; rst       ; spi_register_bus:reg_bus|in_fifo[2]        ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.102      ; 1.360      ;
; 1.050 ; rst       ; spi_register_bus:reg_bus|adr[3]            ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.102      ; 1.360      ;
; 1.050 ; rst       ; spi_register_bus:reg_bus|in_fifo[4]        ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.102      ; 1.360      ;
; 1.050 ; rst       ; spi_register_bus:reg_bus|adr[4]            ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.102      ; 1.360      ;
; 1.050 ; rst       ; spi_register_bus:reg_bus|in_fifo[5]        ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.102      ; 1.360      ;
; 1.050 ; rst       ; spi_register_bus:reg_bus|in_fifo[6]        ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.102      ; 1.360      ;
; 1.050 ; rst       ; spi_register_bus:reg_bus|in_fifo[7]        ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.102      ; 1.360      ;
; 1.050 ; rst       ; spi_register_bus:reg_bus|in_fifo[0]        ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.102      ; 1.360      ;
; 1.086 ; rst       ; spi_register_bus:reg_bus|spi_direction     ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.100      ; 1.394      ;
; 1.086 ; rst       ; spi_register_bus:reg_bus|out_fifo[5]       ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.100      ; 1.394      ;
; 1.086 ; rst       ; spi_register_bus:reg_bus|adr[5]            ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.100      ; 1.394      ;
; 1.086 ; rst       ; spi_register_bus:reg_bus|req               ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.100      ; 1.394      ;
; 1.086 ; rst       ; spi_register_bus:reg_bus|adr[6]            ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.100      ; 1.394      ;
; 1.086 ; rst       ; spi_register_bus:reg_bus|state.IDLE        ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.100      ; 1.394      ;
; 1.086 ; rst       ; spi_register_bus:reg_bus|state.SEND_RESULT ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.100      ; 1.394      ;
; 1.086 ; rst       ; spi_register_bus:reg_bus|rw                ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.100      ; 1.394      ;
; 1.086 ; rst       ; spi_register_bus:reg_bus|state.WAIT_ACK    ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.100      ; 1.394      ;
; 1.086 ; rst       ; spi_register_bus:reg_bus|state.WR_DATA     ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.100      ; 1.394      ;
; 1.262 ; rst       ; spi_register_bus:reg_bus|bit_shift[2]      ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.104      ; 1.574      ;
; 1.262 ; rst       ; spi_register_bus:reg_bus|bit_shift[7]      ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.104      ; 1.574      ;
; 1.262 ; rst       ; spi_register_bus:reg_bus|bit_shift[6]      ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.104      ; 1.574      ;
; 1.262 ; rst       ; spi_register_bus:reg_bus|bit_shift[5]      ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.104      ; 1.574      ;
; 1.262 ; rst       ; spi_register_bus:reg_bus|bit_shift[4]      ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.104      ; 1.574      ;
; 1.262 ; rst       ; spi_register_bus:reg_bus|bit_shift[3]      ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.104      ; 1.574      ;
; 1.262 ; rst       ; spi_register_bus:reg_bus|bit_shift[1]      ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.104      ; 1.574      ;
; 1.262 ; rst       ; spi_register_bus:reg_bus|bit_shift[0]      ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.104      ; 1.574      ;
; 1.278 ; rst       ; spi_register_bus:reg_bus|out_fifo[3]       ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.098      ; 1.584      ;
; 1.278 ; rst       ; spi_register_bus:reg_bus|out_fifo[1]       ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.098      ; 1.584      ;
; 1.278 ; rst       ; spi_register_bus:reg_bus|out_fifo[2]       ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.098      ; 1.584      ;
; 1.278 ; rst       ; spi_register_bus:reg_bus|out_fifo[0]       ; HSPI_CLK     ; SPI_SCK     ; 0.000        ; 0.098      ; 1.584      ;
+-------+-----------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'HSPI_CLK'                                                                                                          ;
+-------+--------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.696 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[12] ; HSPI_CLK     ; HSPI_CLK    ; 0.000        ; 0.498      ; 1.362      ;
; 0.968 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[1]  ; HSPI_CLK     ; HSPI_CLK    ; 0.000        ; 0.094      ; 1.230      ;
; 0.968 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[0]  ; HSPI_CLK     ; HSPI_CLK    ; 0.000        ; 0.094      ; 1.230      ;
; 0.968 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[15] ; HSPI_CLK     ; HSPI_CLK    ; 0.000        ; 0.094      ; 1.230      ;
; 0.968 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[8]  ; HSPI_CLK     ; HSPI_CLK    ; 0.000        ; 0.094      ; 1.230      ;
; 0.968 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[9]  ; HSPI_CLK     ; HSPI_CLK    ; 0.000        ; 0.094      ; 1.230      ;
; 0.968 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[4]  ; HSPI_CLK     ; HSPI_CLK    ; 0.000        ; 0.094      ; 1.230      ;
; 0.968 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[3]  ; HSPI_CLK     ; HSPI_CLK    ; 0.000        ; 0.094      ; 1.230      ;
; 0.968 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[10] ; HSPI_CLK     ; HSPI_CLK    ; 0.000        ; 0.094      ; 1.230      ;
; 0.968 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[2]  ; HSPI_CLK     ; HSPI_CLK    ; 0.000        ; 0.094      ; 1.230      ;
; 0.968 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[7]  ; HSPI_CLK     ; HSPI_CLK    ; 0.000        ; 0.094      ; 1.230      ;
; 0.968 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[14] ; HSPI_CLK     ; HSPI_CLK    ; 0.000        ; 0.094      ; 1.230      ;
; 0.968 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[6]  ; HSPI_CLK     ; HSPI_CLK    ; 0.000        ; 0.094      ; 1.230      ;
; 0.968 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[13] ; HSPI_CLK     ; HSPI_CLK    ; 0.000        ; 0.094      ; 1.230      ;
; 0.968 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[5]  ; HSPI_CLK     ; HSPI_CLK    ; 0.000        ; 0.094      ; 1.230      ;
; 0.968 ; hspi_master:hspi|crc_rst ; hspi_master:hspi|crc16_8b:crc|lfsr_q[11] ; HSPI_CLK     ; HSPI_CLK    ; 0.000        ; 0.094      ; 1.230      ;
+-------+--------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                   ;
+-----------------------+----------+---------+----------+---------+---------------------+
; Clock                 ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack      ; -10.073  ; -6.020  ; -3.628   ; 0.478   ; -3.974              ;
;  HSPI_CLK             ; -10.073  ; -6.020  ; -2.373   ; 0.696   ; -3.974              ;
;  SPI_SCK              ; -8.047   ; 0.059   ; -3.628   ; 0.478   ; -3.974              ;
;  hspi_master:hspi|ack ; -3.763   ; 0.520   ; N/A      ; N/A     ; -3.974              ;
; Design-wide TNS       ; -976.466 ; -33.364 ; -157.582 ; 0.0     ; -688.564            ;
;  HSPI_CLK             ; -686.402 ; -33.364 ; -37.294  ; 0.000   ; -476.212            ;
;  SPI_SCK              ; -264.496 ; 0.000   ; -120.288 ; 0.000   ; -187.344            ;
;  hspi_master:hspi|ack ; -25.568  ; 0.000   ; N/A      ; N/A     ; -35.344             ;
+-----------------------+----------+---------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ULPI_STP      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ULPI_RST      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HSPI_HTREQ    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HSPI_HTVLD    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HSPI_D[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HSPI_D[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HSPI_D[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HSPI_D[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HSPI_D[4]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HSPI_D[5]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HSPI_D[6]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HSPI_D[7]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ULPI_D[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ULPI_D[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ULPI_D[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ULPI_D[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ULPI_D[4]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ULPI_D[5]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ULPI_D[6]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ULPI_D[7]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SPI_MISO      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; ULPI_CLK                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ULPI_DIR                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ULPI_NXT                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ULPI_D[0]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ULPI_D[1]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ULPI_D[2]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ULPI_D[3]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ULPI_D[4]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ULPI_D[5]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ULPI_D[6]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ULPI_D[7]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SPI_MISO                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SPI_SCK                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; HSPI_CLK                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; HSPI_HTRDY              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ULPI_STP      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ULPI_RST      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; HSPI_HTREQ    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; HSPI_HTVLD    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HSPI_D[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; HSPI_D[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; HSPI_D[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HSPI_D[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; HSPI_D[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; HSPI_D[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; HSPI_D[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; HSPI_D[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ULPI_D[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ULPI_D[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ULPI_D[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ULPI_D[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; ULPI_D[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ULPI_D[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ULPI_D[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; ULPI_D[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SPI_MISO      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.157 V            ; 0.147 V                              ; 0.259 V                              ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.157 V           ; 0.147 V                             ; 0.259 V                             ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ULPI_STP      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ULPI_RST      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; HSPI_HTREQ    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; HSPI_HTVLD    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; HSPI_D[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; HSPI_D[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; HSPI_D[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; HSPI_D[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; HSPI_D[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; HSPI_D[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; HSPI_D[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; HSPI_D[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ULPI_D[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ULPI_D[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ULPI_D[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ULPI_D[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; ULPI_D[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ULPI_D[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ULPI_D[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; ULPI_D[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SPI_MISO      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.164 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.164 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ULPI_STP      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ULPI_RST      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HSPI_HTREQ    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HSPI_HTVLD    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; HSPI_D[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HSPI_D[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HSPI_D[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; HSPI_D[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; HSPI_D[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; HSPI_D[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HSPI_D[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HSPI_D[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ULPI_D[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ULPI_D[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ULPI_D[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ULPI_D[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; ULPI_D[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ULPI_D[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ULPI_D[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; ULPI_D[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SPI_MISO      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------+
; Setup Transfers                                                                         ;
+----------------------+----------------------+----------+----------+----------+----------+
; From Clock           ; To Clock             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------+----------------------+----------+----------+----------+----------+
; HSPI_CLK             ; HSPI_CLK             ; 3137     ; 0        ; 0        ; 0        ;
; hspi_master:hspi|ack ; HSPI_CLK             ; 268      ; 9        ; 0        ; 0        ;
; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 36       ; 0        ; 0        ; 0        ;
; SPI_SCK              ; SPI_SCK              ; 502      ; 13       ; 40       ; 4        ;
+----------------------+----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Hold Transfers                                                                          ;
+----------------------+----------------------+----------+----------+----------+----------+
; From Clock           ; To Clock             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------+----------------------+----------+----------+----------+----------+
; HSPI_CLK             ; HSPI_CLK             ; 3137     ; 0        ; 0        ; 0        ;
; hspi_master:hspi|ack ; HSPI_CLK             ; 268      ; 9        ; 0        ; 0        ;
; hspi_master:hspi|ack ; hspi_master:hspi|ack ; 36       ; 0        ; 0        ; 0        ;
; SPI_SCK              ; SPI_SCK              ; 502      ; 13       ; 40       ; 4        ;
+----------------------+----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; HSPI_CLK   ; HSPI_CLK ; 16       ; 0        ; 0        ; 0        ;
; HSPI_CLK   ; SPI_SCK  ; 35       ; 0        ; 5        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; HSPI_CLK   ; HSPI_CLK ; 16       ; 0        ; 0        ; 0        ;
; HSPI_CLK   ; SPI_SCK  ; 35       ; 0        ; 5        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 52    ; 52   ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 12    ; 12   ;
+---------------------------------+-------+------+


+------------------------------------------------------------------+
; Clock Status Summary                                             ;
+----------------------+----------------------+------+-------------+
; Target               ; Clock                ; Type ; Status      ;
+----------------------+----------------------+------+-------------+
; HSPI_CLK             ; HSPI_CLK             ; Base ; Constrained ;
; SPI_SCK              ; SPI_SCK              ; Base ; Constrained ;
; hspi_master:hspi|ack ; hspi_master:hspi|ack ; Base ; Constrained ;
+----------------------+----------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; HSPI_HTRDY ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SPI_MISO   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; HSPI_D[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HSPI_D[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HSPI_D[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HSPI_D[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HSPI_D[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HSPI_D[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HSPI_D[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HSPI_D[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HSPI_HTREQ  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HSPI_HTVLD  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SPI_MISO    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; HSPI_HTRDY ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SPI_MISO   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; HSPI_D[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HSPI_D[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HSPI_D[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HSPI_D[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HSPI_D[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HSPI_D[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HSPI_D[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HSPI_D[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HSPI_HTREQ  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HSPI_HTVLD  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SPI_MISO    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.0.0 Build 614 04/24/2018 SJ Standard Edition
    Info: Processing started: Mon Oct 09 23:11:47 2023
Info: Command: quartus_sta usb_capture -c usb_capture
Info: qsta_default_script.tcl version: #2
Info (20030): Parallel compilation is enabled and will use 16 of the 32 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'usb_capture.sdc'
Info (332104): Reading SDC File: 'usb_capture_derate.sdc'
Warning (332190): Using the -early option with a derate factor of 2.0, i.e., greater than 1.0, causes less conservative delays which might lead to optimistic results from timing analysis.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name HSPI_CLK HSPI_CLK
    Info (332105): create_clock -period 1.000 -name hspi_master:hspi|ack hspi_master:hspi|ack
    Info (332105): create_clock -period 1.000 -name SPI_SCK SPI_SCK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -10.073
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -10.073            -686.402 HSPI_CLK 
    Info (332119):    -8.047            -264.496 SPI_SCK 
    Info (332119):    -3.763             -25.568 hspi_master:hspi|ack 
Info (332146): Worst-case hold slack is -6.020
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.020             -33.364 HSPI_CLK 
    Info (332119):     0.869               0.000 SPI_SCK 
    Info (332119):     1.371               0.000 hspi_master:hspi|ack 
Info (332146): Worst-case recovery slack is -3.628
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.628            -120.288 SPI_SCK 
    Info (332119):    -2.373             -37.294 HSPI_CLK 
Info (332146): Worst-case removal slack is 1.627
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.627               0.000 HSPI_CLK 
    Info (332119):     2.524               0.000 SPI_SCK 
Info (332146): Worst-case minimum pulse width slack is -3.974
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.974            -412.322 HSPI_CLK 
    Info (332119):    -3.974            -162.280 SPI_SCK 
    Info (332119):    -3.974             -33.008 hspi_master:hspi|ack 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -9.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -9.401            -634.519 HSPI_CLK 
    Info (332119):    -7.273            -242.316 SPI_SCK 
    Info (332119):    -3.369             -22.442 hspi_master:hspi|ack 
Info (332146): Worst-case hold slack is -5.502
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.502             -29.502 HSPI_CLK 
    Info (332119):     0.769               0.000 SPI_SCK 
    Info (332119):     1.233               0.000 hspi_master:hspi|ack 
Info (332146): Worst-case recovery slack is -3.358
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.358            -106.998 SPI_SCK 
    Info (332119):    -2.051             -32.180 HSPI_CLK 
Info (332146): Worst-case removal slack is 1.461
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.461               0.000 HSPI_CLK 
    Info (332119):     2.332               0.000 SPI_SCK 
Info (332146): Worst-case minimum pulse width slack is -3.974
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.974            -412.322 HSPI_CLK 
    Info (332119):    -3.974            -162.072 SPI_SCK 
    Info (332119):    -3.974             -35.344 hspi_master:hspi|ack 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.682
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.682            -236.214 HSPI_CLK 
    Info (332119):    -2.870             -87.209 SPI_SCK 
    Info (332119):    -1.066              -6.326 hspi_master:hspi|ack 
Info (332146): Worst-case hold slack is -2.810
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.810             -16.826 HSPI_CLK 
    Info (332119):     0.059               0.000 SPI_SCK 
    Info (332119):     0.520               0.000 hspi_master:hspi|ack 
Info (332146): Worst-case recovery slack is -0.960
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.960             -29.220 SPI_SCK 
    Info (332119):    -0.498              -7.720 HSPI_CLK 
Info (332146): Worst-case removal slack is 0.478
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.478               0.000 SPI_SCK 
    Info (332119):     0.696               0.000 HSPI_CLK 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -476.212 HSPI_CLK 
    Info (332119):    -3.000            -187.344 SPI_SCK 
    Info (332119):    -3.000             -25.008 hspi_master:hspi|ack 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4965 megabytes
    Info: Processing ended: Mon Oct 09 23:11:48 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


