TimeQuest Timing Analyzer report for Top_Module
Fri Dec 17 16:41:13 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'SRAM_clk'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'SRAM_clk'
 15. Slow Model Recovery: 'clk'
 16. Slow Model Removal: 'clk'
 17. Slow Model Minimum Pulse Width: 'clk'
 18. Slow Model Minimum Pulse Width: 'SRAM_clk'
 19. Setup Times
 20. Hold Times
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'clk'
 29. Fast Model Setup: 'SRAM_clk'
 30. Fast Model Hold: 'clk'
 31. Fast Model Hold: 'SRAM_clk'
 32. Fast Model Recovery: 'clk'
 33. Fast Model Removal: 'clk'
 34. Fast Model Minimum Pulse Width: 'clk'
 35. Fast Model Minimum Pulse Width: 'SRAM_clk'
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Setup Transfers
 46. Hold Transfers
 47. Recovery Transfers
 48. Removal Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Top_Module                                                        ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }      ;
; SRAM_clk   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SRAM_clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 24.96 MHz ; 24.96 MHz       ; clk        ;      ;
; 76.26 MHz ; 76.26 MHz       ; SRAM_clk   ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow Model Setup Summary           ;
+----------+---------+---------------+
; Clock    ; Slack   ; End Point TNS ;
+----------+---------+---------------+
; clk      ; -19.533 ; -6255.652     ;
; SRAM_clk ; -13.748 ; -195011.833   ;
+----------+---------+---------------+


+----------------------------------+
; Slow Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; clk      ; 0.391 ; 0.000         ;
; SRAM_clk ; 1.679 ; 0.000         ;
+----------+-------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.665 ; -1.995        ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 1.435 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; clk      ; -1.880 ; -1082.860          ;
; SRAM_clk ; -1.380 ; -16385.380         ;
+----------+--------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                            ;
+---------+-----------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                               ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -19.533 ; ID_Stage_Reg:idstagereg|src2[1]         ; Status_Register:statusregister|Status[2] ; clk          ; clk         ; 0.500        ; -0.037     ; 20.032     ;
; -19.489 ; IF_Stage_Reg:ifstagereg|Instruction[14] ; ID_Stage_Reg:idstagereg|Val_Rm[19]       ; clk          ; clk         ; 1.000        ; -0.016     ; 20.509     ;
; -19.469 ; EXE_Stage_Reg:exestagereg|Dest[0]       ; Status_Register:statusregister|Status[2] ; clk          ; clk         ; 0.500        ; -0.037     ; 19.968     ;
; -19.432 ; IF_Stage_Reg:ifstagereg|Instruction[14] ; ID_Stage_Reg:idstagereg|Val_Rm[6]        ; clk          ; clk         ; 1.000        ; -0.015     ; 20.453     ;
; -19.379 ; IF_Stage_Reg:ifstagereg|Instruction[14] ; ID_Stage_Reg:idstagereg|Val_Rm[8]        ; clk          ; clk         ; 1.000        ; -0.026     ; 20.389     ;
; -19.369 ; IF_Stage_Reg:ifstagereg|Instruction[12] ; ID_Stage_Reg:idstagereg|Val_Rm[19]       ; clk          ; clk         ; 1.000        ; -0.018     ; 20.387     ;
; -19.340 ; IF_Stage_Reg:ifstagereg|Instruction[14] ; ID_Stage_Reg:idstagereg|Val_Rm[22]       ; clk          ; clk         ; 1.000        ; -0.013     ; 20.363     ;
; -19.337 ; IF_Stage_Reg:ifstagereg|Instruction[2]  ; ID_Stage_Reg:idstagereg|Val_Rm[19]       ; clk          ; clk         ; 1.000        ; -0.016     ; 20.357     ;
; -19.334 ; IF_Stage_Reg:ifstagereg|Instruction[0]  ; ID_Stage_Reg:idstagereg|Val_Rm[19]       ; clk          ; clk         ; 1.000        ; -0.016     ; 20.354     ;
; -19.312 ; IF_Stage_Reg:ifstagereg|Instruction[12] ; ID_Stage_Reg:idstagereg|Val_Rm[6]        ; clk          ; clk         ; 1.000        ; -0.017     ; 20.331     ;
; -19.286 ; ID_Stage_Reg:idstagereg|src2[2]         ; Status_Register:statusregister|Status[2] ; clk          ; clk         ; 0.500        ; -0.037     ; 19.785     ;
; -19.280 ; IF_Stage_Reg:ifstagereg|Instruction[2]  ; ID_Stage_Reg:idstagereg|Val_Rm[6]        ; clk          ; clk         ; 1.000        ; -0.015     ; 20.301     ;
; -19.277 ; IF_Stage_Reg:ifstagereg|Instruction[0]  ; ID_Stage_Reg:idstagereg|Val_Rm[6]        ; clk          ; clk         ; 1.000        ; -0.015     ; 20.298     ;
; -19.259 ; IF_Stage_Reg:ifstagereg|Instruction[12] ; ID_Stage_Reg:idstagereg|Val_Rm[8]        ; clk          ; clk         ; 1.000        ; -0.028     ; 20.267     ;
; -19.254 ; EXE_Stage_Reg:exestagereg|Dest[2]       ; Status_Register:statusregister|Status[2] ; clk          ; clk         ; 0.500        ; -0.037     ; 19.753     ;
; -19.242 ; IF_Stage_Reg:ifstagereg|Instruction[14] ; ID_Stage_Reg:idstagereg|Val_Rm[14]       ; clk          ; clk         ; 1.000        ; -0.011     ; 20.267     ;
; -19.229 ; ID_Stage_Reg:idstagereg|src2[1]         ; EXE_Stage_Reg:exestagereg|ALU_result[30] ; clk          ; clk         ; 1.000        ; -0.021     ; 20.244     ;
; -19.227 ; IF_Stage_Reg:ifstagereg|Instruction[2]  ; ID_Stage_Reg:idstagereg|Val_Rm[8]        ; clk          ; clk         ; 1.000        ; -0.026     ; 20.237     ;
; -19.224 ; IF_Stage_Reg:ifstagereg|Instruction[0]  ; ID_Stage_Reg:idstagereg|Val_Rm[8]        ; clk          ; clk         ; 1.000        ; -0.026     ; 20.234     ;
; -19.221 ; ID_Stage_Reg:idstagereg|src2[0]         ; Status_Register:statusregister|Status[2] ; clk          ; clk         ; 0.500        ; -0.037     ; 19.720     ;
; -19.220 ; IF_Stage_Reg:ifstagereg|Instruction[12] ; ID_Stage_Reg:idstagereg|Val_Rm[22]       ; clk          ; clk         ; 1.000        ; -0.015     ; 20.241     ;
; -19.210 ; ID_Stage_Reg:idstagereg|src2[1]         ; EXE_Stage_Reg:exestagereg|ALU_result[31] ; clk          ; clk         ; 1.000        ; -0.021     ; 20.225     ;
; -19.202 ; IF_Stage_Reg:ifstagereg|Instruction[1]  ; ID_Stage_Reg:idstagereg|Val_Rm[19]       ; clk          ; clk         ; 1.000        ; -0.003     ; 20.235     ;
; -19.197 ; IF_Stage_Reg:ifstagereg|Instruction[13] ; ID_Stage_Reg:idstagereg|Val_Rm[19]       ; clk          ; clk         ; 1.000        ; -0.018     ; 20.215     ;
; -19.188 ; IF_Stage_Reg:ifstagereg|Instruction[2]  ; ID_Stage_Reg:idstagereg|Val_Rm[22]       ; clk          ; clk         ; 1.000        ; -0.013     ; 20.211     ;
; -19.185 ; IF_Stage_Reg:ifstagereg|Instruction[0]  ; ID_Stage_Reg:idstagereg|Val_Rm[22]       ; clk          ; clk         ; 1.000        ; -0.013     ; 20.208     ;
; -19.178 ; IF_Stage_Reg:ifstagereg|Instruction[14] ; ID_Stage_Reg:idstagereg|Val_Rm[12]       ; clk          ; clk         ; 1.000        ; -0.013     ; 20.201     ;
; -19.165 ; EXE_Stage_Reg:exestagereg|Dest[0]       ; EXE_Stage_Reg:exestagereg|ALU_result[30] ; clk          ; clk         ; 1.000        ; -0.021     ; 20.180     ;
; -19.162 ; IF_Stage_Reg:ifstagereg|Instruction[14] ; ID_Stage_Reg:idstagereg|Val_Rm[16]       ; clk          ; clk         ; 1.000        ; -0.013     ; 20.185     ;
; -19.147 ; MEM_Stage_Reg:memstagereg|Dest[2]       ; Status_Register:statusregister|Status[2] ; clk          ; clk         ; 0.500        ; -0.037     ; 19.646     ;
; -19.146 ; EXE_Stage_Reg:exestagereg|Dest[0]       ; EXE_Stage_Reg:exestagereg|ALU_result[31] ; clk          ; clk         ; 1.000        ; -0.021     ; 20.161     ;
; -19.145 ; IF_Stage_Reg:ifstagereg|Instruction[1]  ; ID_Stage_Reg:idstagereg|Val_Rm[6]        ; clk          ; clk         ; 1.000        ; -0.002     ; 20.179     ;
; -19.140 ; IF_Stage_Reg:ifstagereg|Instruction[13] ; ID_Stage_Reg:idstagereg|Val_Rm[6]        ; clk          ; clk         ; 1.000        ; -0.017     ; 20.159     ;
; -19.127 ; IF_Stage_Reg:ifstagereg|Instruction[14] ; ID_Stage_Reg:idstagereg|Val_Rm[10]       ; clk          ; clk         ; 1.000        ; -0.012     ; 20.151     ;
; -19.122 ; IF_Stage_Reg:ifstagereg|Instruction[12] ; ID_Stage_Reg:idstagereg|Val_Rm[14]       ; clk          ; clk         ; 1.000        ; -0.013     ; 20.145     ;
; -19.092 ; IF_Stage_Reg:ifstagereg|Instruction[1]  ; ID_Stage_Reg:idstagereg|Val_Rm[8]        ; clk          ; clk         ; 1.000        ; -0.013     ; 20.115     ;
; -19.090 ; IF_Stage_Reg:ifstagereg|Instruction[2]  ; ID_Stage_Reg:idstagereg|Val_Rm[14]       ; clk          ; clk         ; 1.000        ; -0.011     ; 20.115     ;
; -19.087 ; IF_Stage_Reg:ifstagereg|Instruction[13] ; ID_Stage_Reg:idstagereg|Val_Rm[8]        ; clk          ; clk         ; 1.000        ; -0.028     ; 20.095     ;
; -19.087 ; IF_Stage_Reg:ifstagereg|Instruction[0]  ; ID_Stage_Reg:idstagereg|Val_Rm[14]       ; clk          ; clk         ; 1.000        ; -0.011     ; 20.112     ;
; -19.081 ; EXE_Stage_Reg:exestagereg|Dest[1]       ; Status_Register:statusregister|Status[2] ; clk          ; clk         ; 0.500        ; -0.037     ; 19.580     ;
; -19.073 ; MEM_Stage_Reg:memstagereg|Dest[0]       ; Status_Register:statusregister|Status[2] ; clk          ; clk         ; 0.500        ; -0.037     ; 19.572     ;
; -19.070 ; IF_Stage_Reg:ifstagereg|Instruction[14] ; ID_Stage_Reg:idstagereg|Val_Rm[29]       ; clk          ; clk         ; 1.000        ; -0.002     ; 20.104     ;
; -19.058 ; IF_Stage_Reg:ifstagereg|Instruction[12] ; ID_Stage_Reg:idstagereg|Val_Rm[12]       ; clk          ; clk         ; 1.000        ; -0.015     ; 20.079     ;
; -19.053 ; IF_Stage_Reg:ifstagereg|Instruction[1]  ; ID_Stage_Reg:idstagereg|Val_Rm[22]       ; clk          ; clk         ; 1.000        ; 0.000      ; 20.089     ;
; -19.048 ; IF_Stage_Reg:ifstagereg|Instruction[13] ; ID_Stage_Reg:idstagereg|Val_Rm[22]       ; clk          ; clk         ; 1.000        ; -0.015     ; 20.069     ;
; -19.045 ; EXE_Stage_Reg:exestagereg|WB_en         ; Status_Register:statusregister|Status[2] ; clk          ; clk         ; 0.500        ; -0.037     ; 19.544     ;
; -19.042 ; IF_Stage_Reg:ifstagereg|Instruction[12] ; ID_Stage_Reg:idstagereg|Val_Rm[16]       ; clk          ; clk         ; 1.000        ; -0.015     ; 20.063     ;
; -19.038 ; IF_Stage_Reg:ifstagereg|Instruction[14] ; ID_Stage_Reg:idstagereg|Val_Rm[25]       ; clk          ; clk         ; 1.000        ; -0.013     ; 20.061     ;
; -19.031 ; IF_Stage_Reg:ifstagereg|Instruction[14] ; ID_Stage_Reg:idstagereg|Val_Rm[31]       ; clk          ; clk         ; 1.000        ; -0.007     ; 20.060     ;
; -19.026 ; IF_Stage_Reg:ifstagereg|Instruction[2]  ; ID_Stage_Reg:idstagereg|Val_Rm[12]       ; clk          ; clk         ; 1.000        ; -0.013     ; 20.049     ;
; -19.023 ; IF_Stage_Reg:ifstagereg|Instruction[0]  ; ID_Stage_Reg:idstagereg|Val_Rm[12]       ; clk          ; clk         ; 1.000        ; -0.013     ; 20.046     ;
; -19.010 ; IF_Stage_Reg:ifstagereg|Instruction[2]  ; ID_Stage_Reg:idstagereg|Val_Rm[16]       ; clk          ; clk         ; 1.000        ; -0.013     ; 20.033     ;
; -19.007 ; IF_Stage_Reg:ifstagereg|Instruction[0]  ; ID_Stage_Reg:idstagereg|Val_Rm[16]       ; clk          ; clk         ; 1.000        ; -0.013     ; 20.030     ;
; -19.007 ; IF_Stage_Reg:ifstagereg|Instruction[12] ; ID_Stage_Reg:idstagereg|Val_Rm[10]       ; clk          ; clk         ; 1.000        ; -0.014     ; 20.029     ;
; -18.986 ; ID_Stage_Reg:idstagereg|src2[3]         ; Status_Register:statusregister|Status[2] ; clk          ; clk         ; 0.500        ; -0.037     ; 19.485     ;
; -18.982 ; ID_Stage_Reg:idstagereg|src2[2]         ; EXE_Stage_Reg:exestagereg|ALU_result[30] ; clk          ; clk         ; 1.000        ; -0.021     ; 19.997     ;
; -18.979 ; IF_Stage_Reg:ifstagereg|Instruction[14] ; ID_Stage_Reg:idstagereg|Val_Rm[18]       ; clk          ; clk         ; 1.000        ; -0.017     ; 19.998     ;
; -18.975 ; IF_Stage_Reg:ifstagereg|Instruction[2]  ; ID_Stage_Reg:idstagereg|Val_Rm[10]       ; clk          ; clk         ; 1.000        ; -0.012     ; 19.999     ;
; -18.974 ; IF_Stage_Reg:ifstagereg|Instruction[14] ; ID_Stage_Reg:idstagereg|Val_Rm[27]       ; clk          ; clk         ; 1.000        ; -0.002     ; 20.008     ;
; -18.972 ; IF_Stage_Reg:ifstagereg|Instruction[0]  ; ID_Stage_Reg:idstagereg|Val_Rm[10]       ; clk          ; clk         ; 1.000        ; -0.012     ; 19.996     ;
; -18.963 ; ID_Stage_Reg:idstagereg|src2[2]         ; EXE_Stage_Reg:exestagereg|ALU_result[31] ; clk          ; clk         ; 1.000        ; -0.021     ; 19.978     ;
; -18.955 ; IF_Stage_Reg:ifstagereg|Instruction[1]  ; ID_Stage_Reg:idstagereg|Val_Rm[14]       ; clk          ; clk         ; 1.000        ; 0.002      ; 19.993     ;
; -18.950 ; IF_Stage_Reg:ifstagereg|Instruction[13] ; ID_Stage_Reg:idstagereg|Val_Rm[14]       ; clk          ; clk         ; 1.000        ; -0.013     ; 19.973     ;
; -18.950 ; IF_Stage_Reg:ifstagereg|Instruction[12] ; ID_Stage_Reg:idstagereg|Val_Rm[29]       ; clk          ; clk         ; 1.000        ; -0.004     ; 19.982     ;
; -18.950 ; EXE_Stage_Reg:exestagereg|Dest[2]       ; EXE_Stage_Reg:exestagereg|ALU_result[30] ; clk          ; clk         ; 1.000        ; -0.021     ; 19.965     ;
; -18.946 ; IF_Stage_Reg:ifstagereg|Instruction[14] ; ID_Stage_Reg:idstagereg|Val_Rm[26]       ; clk          ; clk         ; 1.000        ; -0.013     ; 19.969     ;
; -18.931 ; EXE_Stage_Reg:exestagereg|Dest[2]       ; EXE_Stage_Reg:exestagereg|ALU_result[31] ; clk          ; clk         ; 1.000        ; -0.021     ; 19.946     ;
; -18.923 ; IF_Stage_Reg:ifstagereg|Instruction[14] ; ID_Stage_Reg:idstagereg|Val_Rm[11]       ; clk          ; clk         ; 1.000        ; -0.012     ; 19.947     ;
; -18.918 ; IF_Stage_Reg:ifstagereg|Instruction[2]  ; ID_Stage_Reg:idstagereg|Val_Rm[29]       ; clk          ; clk         ; 1.000        ; -0.002     ; 19.952     ;
; -18.918 ; IF_Stage_Reg:ifstagereg|Instruction[12] ; ID_Stage_Reg:idstagereg|Val_Rm[25]       ; clk          ; clk         ; 1.000        ; -0.015     ; 19.939     ;
; -18.917 ; ID_Stage_Reg:idstagereg|src2[0]         ; EXE_Stage_Reg:exestagereg|ALU_result[30] ; clk          ; clk         ; 1.000        ; -0.021     ; 19.932     ;
; -18.915 ; IF_Stage_Reg:ifstagereg|Instruction[0]  ; ID_Stage_Reg:idstagereg|Val_Rm[29]       ; clk          ; clk         ; 1.000        ; -0.002     ; 19.949     ;
; -18.911 ; IF_Stage_Reg:ifstagereg|Instruction[12] ; ID_Stage_Reg:idstagereg|Val_Rm[31]       ; clk          ; clk         ; 1.000        ; -0.009     ; 19.938     ;
; -18.904 ; IF_Stage_Reg:ifstagereg|Instruction[14] ; ID_Stage_Reg:idstagereg|Val_Rm[2]        ; clk          ; clk         ; 1.000        ; -0.020     ; 19.920     ;
; -18.898 ; ID_Stage_Reg:idstagereg|src2[0]         ; EXE_Stage_Reg:exestagereg|ALU_result[31] ; clk          ; clk         ; 1.000        ; -0.021     ; 19.913     ;
; -18.891 ; IF_Stage_Reg:ifstagereg|Instruction[1]  ; ID_Stage_Reg:idstagereg|Val_Rm[12]       ; clk          ; clk         ; 1.000        ; 0.000      ; 19.927     ;
; -18.888 ; IF_Stage_Reg:ifstagereg|Instruction[14] ; ID_Stage_Reg:idstagereg|Val_Rm[30]       ; clk          ; clk         ; 1.000        ; -0.021     ; 19.903     ;
; -18.886 ; IF_Stage_Reg:ifstagereg|Instruction[13] ; ID_Stage_Reg:idstagereg|Val_Rm[12]       ; clk          ; clk         ; 1.000        ; -0.015     ; 19.907     ;
; -18.886 ; IF_Stage_Reg:ifstagereg|Instruction[2]  ; ID_Stage_Reg:idstagereg|Val_Rm[25]       ; clk          ; clk         ; 1.000        ; -0.013     ; 19.909     ;
; -18.883 ; IF_Stage_Reg:ifstagereg|Instruction[0]  ; ID_Stage_Reg:idstagereg|Val_Rm[25]       ; clk          ; clk         ; 1.000        ; -0.013     ; 19.906     ;
; -18.879 ; IF_Stage_Reg:ifstagereg|Instruction[2]  ; ID_Stage_Reg:idstagereg|Val_Rm[31]       ; clk          ; clk         ; 1.000        ; -0.007     ; 19.908     ;
; -18.876 ; IF_Stage_Reg:ifstagereg|Instruction[0]  ; ID_Stage_Reg:idstagereg|Val_Rm[31]       ; clk          ; clk         ; 1.000        ; -0.007     ; 19.905     ;
; -18.875 ; IF_Stage_Reg:ifstagereg|Instruction[1]  ; ID_Stage_Reg:idstagereg|Val_Rm[16]       ; clk          ; clk         ; 1.000        ; 0.000      ; 19.911     ;
; -18.870 ; IF_Stage_Reg:ifstagereg|Instruction[13] ; ID_Stage_Reg:idstagereg|Val_Rm[16]       ; clk          ; clk         ; 1.000        ; -0.015     ; 19.891     ;
; -18.869 ; IF_Stage_Reg:ifstagereg|Instruction[3]  ; ID_Stage_Reg:idstagereg|Val_Rm[19]       ; clk          ; clk         ; 1.000        ; 0.001      ; 19.906     ;
; -18.859 ; IF_Stage_Reg:ifstagereg|Instruction[12] ; ID_Stage_Reg:idstagereg|Val_Rm[18]       ; clk          ; clk         ; 1.000        ; -0.019     ; 19.876     ;
; -18.854 ; IF_Stage_Reg:ifstagereg|Instruction[12] ; ID_Stage_Reg:idstagereg|Val_Rm[27]       ; clk          ; clk         ; 1.000        ; -0.004     ; 19.886     ;
; -18.850 ; IF_Stage_Reg:ifstagereg|Instruction[14] ; ID_Stage_Reg:idstagereg|Val_Rm[9]        ; clk          ; clk         ; 1.000        ; -0.020     ; 19.866     ;
; -18.843 ; MEM_Stage_Reg:memstagereg|Dest[2]       ; EXE_Stage_Reg:exestagereg|ALU_result[30] ; clk          ; clk         ; 1.000        ; -0.021     ; 19.858     ;
; -18.840 ; IF_Stage_Reg:ifstagereg|Instruction[1]  ; ID_Stage_Reg:idstagereg|Val_Rm[10]       ; clk          ; clk         ; 1.000        ; 0.001      ; 19.877     ;
; -18.836 ; EXE_Stage_Reg:exestagereg|Dest[3]       ; Status_Register:statusregister|Status[2] ; clk          ; clk         ; 0.500        ; -0.037     ; 19.335     ;
; -18.835 ; IF_Stage_Reg:ifstagereg|Instruction[13] ; ID_Stage_Reg:idstagereg|Val_Rm[10]       ; clk          ; clk         ; 1.000        ; -0.014     ; 19.857     ;
; -18.827 ; IF_Stage_Reg:ifstagereg|Instruction[2]  ; ID_Stage_Reg:idstagereg|Val_Rm[18]       ; clk          ; clk         ; 1.000        ; -0.017     ; 19.846     ;
; -18.826 ; IF_Stage_Reg:ifstagereg|Instruction[12] ; ID_Stage_Reg:idstagereg|Val_Rm[26]       ; clk          ; clk         ; 1.000        ; -0.015     ; 19.847     ;
; -18.824 ; IF_Stage_Reg:ifstagereg|Instruction[0]  ; ID_Stage_Reg:idstagereg|Val_Rm[18]       ; clk          ; clk         ; 1.000        ; -0.017     ; 19.843     ;
; -18.824 ; MEM_Stage_Reg:memstagereg|Dest[2]       ; EXE_Stage_Reg:exestagereg|ALU_result[31] ; clk          ; clk         ; 1.000        ; -0.021     ; 19.839     ;
; -18.822 ; IF_Stage_Reg:ifstagereg|Instruction[2]  ; ID_Stage_Reg:idstagereg|Val_Rm[27]       ; clk          ; clk         ; 1.000        ; -0.002     ; 19.856     ;
; -18.821 ; IF_Stage_Reg:ifstagereg|Instruction[12] ; ID_Stage_Reg:idstagereg|Val_Rm[9]        ; clk          ; clk         ; 1.000        ; -0.022     ; 19.835     ;
; -18.819 ; IF_Stage_Reg:ifstagereg|Instruction[0]  ; ID_Stage_Reg:idstagereg|Val_Rm[27]       ; clk          ; clk         ; 1.000        ; -0.002     ; 19.853     ;
; -18.812 ; IF_Stage_Reg:ifstagereg|Instruction[3]  ; ID_Stage_Reg:idstagereg|Val_Rm[6]        ; clk          ; clk         ; 1.000        ; 0.002      ; 19.850     ;
+---------+-----------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SRAM_clk'                                                                                                                     ;
+---------+-----------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                               ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -13.748 ; EXE_Stage_Reg:exestagereg|ALU_result[2] ; SRAM:sram|memory~9685  ; clk          ; SRAM_clk    ; 1.000        ; -0.006     ; 14.778     ;
; -13.736 ; EXE_Stage_Reg:exestagereg|ALU_result[2] ; SRAM:sram|memory~10709 ; clk          ; SRAM_clk    ; 1.000        ; -0.027     ; 14.745     ;
; -13.707 ; EXE_Stage_Reg:exestagereg|ALU_result[2] ; SRAM:sram|memory~6261  ; clk          ; SRAM_clk    ; 1.000        ; 0.018      ; 14.761     ;
; -13.687 ; EXE_Stage_Reg:exestagereg|ALU_result[4] ; SRAM:sram|memory~9685  ; clk          ; SRAM_clk    ; 1.000        ; -0.005     ; 14.718     ;
; -13.675 ; EXE_Stage_Reg:exestagereg|ALU_result[4] ; SRAM:sram|memory~10709 ; clk          ; SRAM_clk    ; 1.000        ; -0.026     ; 14.685     ;
; -13.667 ; EXE_Stage_Reg:exestagereg|ALU_result[5] ; SRAM:sram|memory~9685  ; clk          ; SRAM_clk    ; 1.000        ; 0.014      ; 14.717     ;
; -13.655 ; EXE_Stage_Reg:exestagereg|ALU_result[5] ; SRAM:sram|memory~10709 ; clk          ; SRAM_clk    ; 1.000        ; -0.007     ; 14.684     ;
; -13.646 ; EXE_Stage_Reg:exestagereg|ALU_result[4] ; SRAM:sram|memory~6261  ; clk          ; SRAM_clk    ; 1.000        ; 0.019      ; 14.701     ;
; -13.626 ; EXE_Stage_Reg:exestagereg|ALU_result[5] ; SRAM:sram|memory~6261  ; clk          ; SRAM_clk    ; 1.000        ; 0.038      ; 14.700     ;
; -13.618 ; EXE_Stage_Reg:exestagereg|ALU_result[2] ; SRAM:sram|memory~15733 ; clk          ; SRAM_clk    ; 1.000        ; -0.034     ; 14.620     ;
; -13.575 ; EXE_Stage_Reg:exestagereg|ALU_result[2] ; SRAM:sram|memory~12245 ; clk          ; SRAM_clk    ; 1.000        ; -0.027     ; 14.584     ;
; -13.557 ; EXE_Stage_Reg:exestagereg|ALU_result[4] ; SRAM:sram|memory~15733 ; clk          ; SRAM_clk    ; 1.000        ; -0.033     ; 14.560     ;
; -13.537 ; EXE_Stage_Reg:exestagereg|ALU_result[5] ; SRAM:sram|memory~15733 ; clk          ; SRAM_clk    ; 1.000        ; -0.014     ; 14.559     ;
; -13.530 ; EXE_Stage_Reg:exestagereg|ALU_result[3] ; SRAM:sram|memory~9685  ; clk          ; SRAM_clk    ; 1.000        ; -0.004     ; 14.562     ;
; -13.518 ; EXE_Stage_Reg:exestagereg|ALU_result[3] ; SRAM:sram|memory~10709 ; clk          ; SRAM_clk    ; 1.000        ; -0.025     ; 14.529     ;
; -13.514 ; EXE_Stage_Reg:exestagereg|ALU_result[4] ; SRAM:sram|memory~12245 ; clk          ; SRAM_clk    ; 1.000        ; -0.026     ; 14.524     ;
; -13.494 ; EXE_Stage_Reg:exestagereg|ALU_result[5] ; SRAM:sram|memory~12245 ; clk          ; SRAM_clk    ; 1.000        ; -0.007     ; 14.523     ;
; -13.489 ; EXE_Stage_Reg:exestagereg|ALU_result[3] ; SRAM:sram|memory~6261  ; clk          ; SRAM_clk    ; 1.000        ; 0.020      ; 14.545     ;
; -13.464 ; EXE_Stage_Reg:exestagereg|ALU_result[2] ; SRAM:sram|memory~9173  ; clk          ; SRAM_clk    ; 1.000        ; -0.021     ; 14.479     ;
; -13.403 ; EXE_Stage_Reg:exestagereg|ALU_result[4] ; SRAM:sram|memory~9173  ; clk          ; SRAM_clk    ; 1.000        ; -0.020     ; 14.419     ;
; -13.400 ; EXE_Stage_Reg:exestagereg|ALU_result[3] ; SRAM:sram|memory~15733 ; clk          ; SRAM_clk    ; 1.000        ; -0.032     ; 14.404     ;
; -13.383 ; EXE_Stage_Reg:exestagereg|ALU_result[5] ; SRAM:sram|memory~9173  ; clk          ; SRAM_clk    ; 1.000        ; -0.001     ; 14.418     ;
; -13.381 ; EXE_Stage_Reg:exestagereg|ALU_result[2] ; SRAM:sram|memory~8661  ; clk          ; SRAM_clk    ; 1.000        ; -0.021     ; 14.396     ;
; -13.357 ; EXE_Stage_Reg:exestagereg|ALU_result[3] ; SRAM:sram|memory~12245 ; clk          ; SRAM_clk    ; 1.000        ; -0.025     ; 14.368     ;
; -13.348 ; EXE_Stage_Reg:exestagereg|ALU_result[2] ; SRAM:sram|memory~4953  ; clk          ; SRAM_clk    ; 1.000        ; -0.010     ; 14.374     ;
; -13.320 ; EXE_Stage_Reg:exestagereg|ALU_result[4] ; SRAM:sram|memory~8661  ; clk          ; SRAM_clk    ; 1.000        ; -0.020     ; 14.336     ;
; -13.305 ; EXE_Stage_Reg:exestagereg|ALU_result[2] ; SRAM:sram|memory~13813 ; clk          ; SRAM_clk    ; 1.000        ; -0.013     ; 14.328     ;
; -13.300 ; EXE_Stage_Reg:exestagereg|ALU_result[5] ; SRAM:sram|memory~8661  ; clk          ; SRAM_clk    ; 1.000        ; -0.001     ; 14.335     ;
; -13.295 ; EXE_Stage_Reg:exestagereg|ALU_result[8] ; SRAM:sram|memory~9685  ; clk          ; SRAM_clk    ; 1.000        ; -0.005     ; 14.326     ;
; -13.283 ; EXE_Stage_Reg:exestagereg|ALU_result[8] ; SRAM:sram|memory~10709 ; clk          ; SRAM_clk    ; 1.000        ; -0.026     ; 14.293     ;
; -13.254 ; EXE_Stage_Reg:exestagereg|ALU_result[8] ; SRAM:sram|memory~6261  ; clk          ; SRAM_clk    ; 1.000        ; 0.019      ; 14.309     ;
; -13.247 ; EXE_Stage_Reg:exestagereg|ALU_result[8] ; SRAM:sram|memory~1642  ; clk          ; SRAM_clk    ; 1.000        ; -0.011     ; 14.272     ;
; -13.246 ; EXE_Stage_Reg:exestagereg|ALU_result[3] ; SRAM:sram|memory~9173  ; clk          ; SRAM_clk    ; 1.000        ; -0.019     ; 14.263     ;
; -13.244 ; EXE_Stage_Reg:exestagereg|ALU_result[4] ; SRAM:sram|memory~13813 ; clk          ; SRAM_clk    ; 1.000        ; -0.012     ; 14.268     ;
; -13.224 ; EXE_Stage_Reg:exestagereg|ALU_result[5] ; SRAM:sram|memory~13813 ; clk          ; SRAM_clk    ; 1.000        ; 0.007      ; 14.267     ;
; -13.217 ; EXE_Stage_Reg:exestagereg|ALU_result[6] ; SRAM:sram|memory~14940 ; clk          ; SRAM_clk    ; 1.000        ; 0.007      ; 14.260     ;
; -13.185 ; EXE_Stage_Reg:exestagereg|ALU_result[8] ; SRAM:sram|memory~266   ; clk          ; SRAM_clk    ; 1.000        ; -0.012     ; 14.209     ;
; -13.181 ; EXE_Stage_Reg:exestagereg|ALU_result[2] ; SRAM:sram|memory~13685 ; clk          ; SRAM_clk    ; 1.000        ; 0.002      ; 14.219     ;
; -13.181 ; EXE_Stage_Reg:exestagereg|ALU_result[8] ; SRAM:sram|memory~8138  ; clk          ; SRAM_clk    ; 1.000        ; -0.002     ; 14.215     ;
; -13.180 ; EXE_Stage_Reg:exestagereg|ALU_result[9] ; SRAM:sram|memory~9685  ; clk          ; SRAM_clk    ; 1.000        ; -0.005     ; 14.211     ;
; -13.170 ; EXE_Stage_Reg:exestagereg|ALU_result[9] ; SRAM:sram|memory~4953  ; clk          ; SRAM_clk    ; 1.000        ; -0.009     ; 14.197     ;
; -13.168 ; EXE_Stage_Reg:exestagereg|ALU_result[9] ; SRAM:sram|memory~10709 ; clk          ; SRAM_clk    ; 1.000        ; -0.026     ; 14.178     ;
; -13.165 ; EXE_Stage_Reg:exestagereg|ALU_result[8] ; SRAM:sram|memory~15733 ; clk          ; SRAM_clk    ; 1.000        ; -0.033     ; 14.168     ;
; -13.163 ; EXE_Stage_Reg:exestagereg|ALU_result[3] ; SRAM:sram|memory~8661  ; clk          ; SRAM_clk    ; 1.000        ; -0.019     ; 14.180     ;
; -13.162 ; EXE_Stage_Reg:exestagereg|ALU_result[7] ; SRAM:sram|memory~14464 ; clk          ; SRAM_clk    ; 1.000        ; -0.023     ; 14.175     ;
; -13.161 ; EXE_Stage_Reg:exestagereg|ALU_result[7] ; SRAM:sram|memory~14400 ; clk          ; SRAM_clk    ; 1.000        ; -0.013     ; 14.184     ;
; -13.160 ; EXE_Stage_Reg:exestagereg|ALU_result[7] ; SRAM:sram|memory~14336 ; clk          ; SRAM_clk    ; 1.000        ; -0.023     ; 14.173     ;
; -13.155 ; EXE_Stage_Reg:exestagereg|ALU_result[2] ; SRAM:sram|memory~13113 ; clk          ; SRAM_clk    ; 1.000        ; 0.016      ; 14.207     ;
; -13.152 ; EXE_Stage_Reg:exestagereg|ALU_result[8] ; SRAM:sram|memory~1834  ; clk          ; SRAM_clk    ; 1.000        ; 0.004      ; 14.192     ;
; -13.152 ; EXE_Stage_Reg:exestagereg|ALU_result[7] ; SRAM:sram|memory~9728  ; clk          ; SRAM_clk    ; 1.000        ; -0.006     ; 14.182     ;
; -13.151 ; EXE_Stage_Reg:exestagereg|ALU_result[8] ; SRAM:sram|memory~1770  ; clk          ; SRAM_clk    ; 1.000        ; -0.011     ; 14.176     ;
; -13.147 ; EXE_Stage_Reg:exestagereg|ALU_result[6] ; SRAM:sram|memory~10556 ; clk          ; SRAM_clk    ; 1.000        ; 0.000      ; 14.183     ;
; -13.144 ; EXE_Stage_Reg:exestagereg|ALU_result[8] ; SRAM:sram|memory~7882  ; clk          ; SRAM_clk    ; 1.000        ; -0.009     ; 14.171     ;
; -13.139 ; EXE_Stage_Reg:exestagereg|ALU_result[9] ; SRAM:sram|memory~6261  ; clk          ; SRAM_clk    ; 1.000        ; 0.019      ; 14.194     ;
; -13.132 ; EXE_Stage_Reg:exestagereg|ALU_result[2] ; SRAM:sram|memory~7637  ; clk          ; SRAM_clk    ; 1.000        ; -0.006     ; 14.162     ;
; -13.127 ; EXE_Stage_Reg:exestagereg|ALU_result[8] ; SRAM:sram|memory~8682  ; clk          ; SRAM_clk    ; 1.000        ; 0.026      ; 14.189     ;
; -13.126 ; EXE_Stage_Reg:exestagereg|ALU_result[6] ; SRAM:sram|memory~12023 ; clk          ; SRAM_clk    ; 1.000        ; -0.001     ; 14.161     ;
; -13.122 ; EXE_Stage_Reg:exestagereg|ALU_result[8] ; SRAM:sram|memory~12245 ; clk          ; SRAM_clk    ; 1.000        ; -0.026     ; 14.132     ;
; -13.120 ; EXE_Stage_Reg:exestagereg|ALU_result[4] ; SRAM:sram|memory~13685 ; clk          ; SRAM_clk    ; 1.000        ; 0.003      ; 14.159     ;
; -13.112 ; EXE_Stage_Reg:exestagereg|ALU_result[8] ; SRAM:sram|memory~7978  ; clk          ; SRAM_clk    ; 1.000        ; -0.017     ; 14.131     ;
; -13.111 ; EXE_Stage_Reg:exestagereg|ALU_result[8] ; SRAM:sram|memory~8074  ; clk          ; SRAM_clk    ; 1.000        ; -0.010     ; 14.137     ;
; -13.109 ; EXE_Stage_Reg:exestagereg|ALU_result[8] ; SRAM:sram|memory~1930  ; clk          ; SRAM_clk    ; 1.000        ; -0.012     ; 14.133     ;
; -13.109 ; EXE_Stage_Reg:exestagereg|ALU_result[8] ; SRAM:sram|memory~6026  ; clk          ; SRAM_clk    ; 1.000        ; -0.012     ; 14.133     ;
; -13.106 ; EXE_Stage_Reg:exestagereg|ALU_result[6] ; SRAM:sram|memory~4732  ; clk          ; SRAM_clk    ; 1.000        ; 0.031      ; 14.173     ;
; -13.106 ; EXE_Stage_Reg:exestagereg|ALU_result[8] ; SRAM:sram|memory~1802  ; clk          ; SRAM_clk    ; 1.000        ; -0.008     ; 14.134     ;
; -13.104 ; EXE_Stage_Reg:exestagereg|ALU_result[8] ; SRAM:sram|memory~1738  ; clk          ; SRAM_clk    ; 1.000        ; -0.022     ; 14.118     ;
; -13.104 ; EXE_Stage_Reg:exestagereg|ALU_result[8] ; SRAM:sram|memory~5834  ; clk          ; SRAM_clk    ; 1.000        ; -0.022     ; 14.118     ;
; -13.100 ; EXE_Stage_Reg:exestagereg|ALU_result[5] ; SRAM:sram|memory~13685 ; clk          ; SRAM_clk    ; 1.000        ; 0.022      ; 14.158     ;
; -13.098 ; EXE_Stage_Reg:exestagereg|ALU_result[2] ; SRAM:sram|memory~10165 ; clk          ; SRAM_clk    ; 1.000        ; -0.022     ; 14.112     ;
; -13.088 ; EXE_Stage_Reg:exestagereg|ALU_result[2] ; SRAM:sram|memory~121   ; clk          ; SRAM_clk    ; 1.000        ; -0.003     ; 14.121     ;
; -13.087 ; EXE_Stage_Reg:exestagereg|ALU_result[3] ; SRAM:sram|memory~13813 ; clk          ; SRAM_clk    ; 1.000        ; -0.011     ; 14.112     ;
; -13.086 ; EXE_Stage_Reg:exestagereg|ALU_result[6] ; SRAM:sram|memory~14684 ; clk          ; SRAM_clk    ; 1.000        ; 0.005      ; 14.127     ;
; -13.080 ; EXE_Stage_Reg:exestagereg|ALU_result[2] ; SRAM:sram|memory~13397 ; clk          ; SRAM_clk    ; 1.000        ; 0.013      ; 14.129     ;
; -13.078 ; EXE_Stage_Reg:exestagereg|ALU_result[8] ; SRAM:sram|memory~234   ; clk          ; SRAM_clk    ; 1.000        ; -0.010     ; 14.104     ;
; -13.076 ; EXE_Stage_Reg:exestagereg|ALU_result[8] ; SRAM:sram|memory~4426  ; clk          ; SRAM_clk    ; 1.000        ; 0.028      ; 14.140     ;
; -13.074 ; EXE_Stage_Reg:exestagereg|ALU_result[8] ; SRAM:sram|memory~1962  ; clk          ; SRAM_clk    ; 1.000        ; -0.021     ; 14.089     ;
; -13.073 ; EXE_Stage_Reg:exestagereg|ALU_result[8] ; SRAM:sram|memory~394   ; clk          ; SRAM_clk    ; 1.000        ; -0.013     ; 14.096     ;
; -13.073 ; EXE_Stage_Reg:exestagereg|ALU_result[8] ; SRAM:sram|memory~4394  ; clk          ; SRAM_clk    ; 1.000        ; 0.000      ; 14.109     ;
; -13.072 ; EXE_Stage_Reg:exestagereg|ALU_result[2] ; SRAM:sram|memory~13429 ; clk          ; SRAM_clk    ; 1.000        ; 0.013      ; 14.121     ;
; -13.071 ; EXE_Stage_Reg:exestagereg|ALU_result[6] ; SRAM:sram|memory~14935 ; clk          ; SRAM_clk    ; 1.000        ; 0.007      ; 14.114     ;
; -13.071 ; EXE_Stage_Reg:exestagereg|ALU_result[4] ; SRAM:sram|memory~7637  ; clk          ; SRAM_clk    ; 1.000        ; -0.005     ; 14.102     ;
; -13.067 ; EXE_Stage_Reg:exestagereg|ALU_result[8] ; SRAM:sram|memory~5738  ; clk          ; SRAM_clk    ; 1.000        ; 0.000      ; 14.103     ;
; -13.067 ; EXE_Stage_Reg:exestagereg|ALU_result[8] ; SRAM:sram|memory~2698  ; clk          ; SRAM_clk    ; 1.000        ; -0.009     ; 14.094     ;
; -13.065 ; EXE_Stage_Reg:exestagereg|ALU_result[2] ; SRAM:sram|memory~377   ; clk          ; SRAM_clk    ; 1.000        ; -0.003     ; 14.098     ;
; -13.063 ; EXE_Stage_Reg:exestagereg|ALU_result[8] ; SRAM:sram|memory~6794  ; clk          ; SRAM_clk    ; 1.000        ; -0.004     ; 14.095     ;
; -13.058 ; EXE_Stage_Reg:exestagereg|ALU_result[8] ; SRAM:sram|memory~7914  ; clk          ; SRAM_clk    ; 1.000        ; 0.019      ; 14.113     ;
; -13.058 ; EXE_Stage_Reg:exestagereg|ALU_result[8] ; SRAM:sram|memory~7786  ; clk          ; SRAM_clk    ; 1.000        ; 0.019      ; 14.113     ;
; -13.058 ; EXE_Stage_Reg:exestagereg|ALU_result[8] ; SRAM:sram|memory~3530  ; clk          ; SRAM_clk    ; 1.000        ; 0.021      ; 14.115     ;
; -13.051 ; EXE_Stage_Reg:exestagereg|ALU_result[5] ; SRAM:sram|memory~7637  ; clk          ; SRAM_clk    ; 1.000        ; 0.014      ; 14.101     ;
; -13.050 ; EXE_Stage_Reg:exestagereg|ALU_result[9] ; SRAM:sram|memory~15733 ; clk          ; SRAM_clk    ; 1.000        ; -0.033     ; 14.053     ;
; -13.049 ; EXE_Stage_Reg:exestagereg|ALU_result[7] ; SRAM:sram|memory~10240 ; clk          ; SRAM_clk    ; 1.000        ; 0.002      ; 14.087     ;
; -13.045 ; EXE_Stage_Reg:exestagereg|ALU_result[8] ; SRAM:sram|memory~7850  ; clk          ; SRAM_clk    ; 1.000        ; 0.001      ; 14.082     ;
; -13.043 ; EXE_Stage_Reg:exestagereg|ALU_result[5] ; SRAM:sram|memory~3399  ; clk          ; SRAM_clk    ; 1.000        ; 0.028      ; 14.107     ;
; -13.043 ; EXE_Stage_Reg:exestagereg|ALU_result[8] ; SRAM:sram|memory~1706  ; clk          ; SRAM_clk    ; 1.000        ; 0.008      ; 14.087     ;
; -13.043 ; EXE_Stage_Reg:exestagereg|ALU_result[8] ; SRAM:sram|memory~3754  ; clk          ; SRAM_clk    ; 1.000        ; 0.008      ; 14.087     ;
; -13.041 ; EXE_Stage_Reg:exestagereg|ALU_result[8] ; SRAM:sram|memory~2314  ; clk          ; SRAM_clk    ; 1.000        ; -0.012     ; 14.065     ;
; -13.040 ; EXE_Stage_Reg:exestagereg|ALU_result[8] ; SRAM:sram|memory~1674  ; clk          ; SRAM_clk    ; 1.000        ; -0.016     ; 14.060     ;
; -13.039 ; EXE_Stage_Reg:exestagereg|ALU_result[8] ; SRAM:sram|memory~42    ; clk          ; SRAM_clk    ; 1.000        ; -0.008     ; 14.067     ;
; -13.037 ; EXE_Stage_Reg:exestagereg|ALU_result[6] ; SRAM:sram|memory~14716 ; clk          ; SRAM_clk    ; 1.000        ; 0.009      ; 14.082     ;
; -13.037 ; EXE_Stage_Reg:exestagereg|ALU_result[7] ; SRAM:sram|memory~11808 ; clk          ; SRAM_clk    ; 1.000        ; -0.019     ; 14.054     ;
+---------+-----------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                      ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; SRAM_Controller:sramcontroller|clk_counter[0] ; SRAM_Controller:sramcontroller|clk_counter[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; SRAM_Controller:sramcontroller|clk_counter[1] ; SRAM_Controller:sramcontroller|clk_counter[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; SRAM_Controller:sramcontroller|clk_counter[2] ; SRAM_Controller:sramcontroller|clk_counter[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; IF_Stage_Reg:ifstagereg|Instruction[17]       ; IF_Stage_Reg:ifstagereg|Instruction[17]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; IF_Stage_Reg:ifstagereg|Instruction[18]       ; IF_Stage_Reg:ifstagereg|Instruction[18]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; IF_Stage_Reg:ifstagereg|Instruction[19]       ; IF_Stage_Reg:ifstagereg|Instruction[19]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.516 ; IF_Stage_Reg:ifstagereg|PC[6]                 ; ID_Stage_Reg:idstagereg|PC[6]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.782      ;
; 0.526 ; SRAM_Controller:sramcontroller|clk_counter[0] ; SRAM_Controller:sramcontroller|clk_counter[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.527 ; SRAM_Controller:sramcontroller|clk_counter[0] ; SRAM_Controller:sramcontroller|clk_counter[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.793      ;
; 0.528 ; IF_Stage_Reg:ifstagereg|PC[5]                 ; ID_Stage_Reg:idstagereg|PC[5]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.794      ;
; 0.594 ; ID_Stage_Reg:idstagereg|B                     ; ID_Stage_Reg:idstagereg|PC[7]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.860      ;
; 0.595 ; ID_Stage_Reg:idstagereg|B                     ; ID_Stage_Reg:idstagereg|Signed_imm_24[14]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.861      ;
; 0.596 ; ID_Stage_Reg:idstagereg|B                     ; ID_Stage_Reg:idstagereg|PC[2]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.862      ;
; 0.660 ; IF_Stage_Reg:ifstagereg|Instruction[4]        ; ID_Stage_Reg:idstagereg|Shift_operand[4]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.926      ;
; 0.661 ; EXE_Stage_Reg:exestagereg|Val_Rm[7]           ; MEM_Stage_Reg:memstagereg|MEM_result[7]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.927      ;
; 0.667 ; EXE_Stage_Reg:exestagereg|ALU_result[30]      ; MEM_Stage_Reg:memstagereg|ALU_result[30]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.933      ;
; 0.672 ; EXE_Stage_Reg:exestagereg|WB_en               ; MEM_Stage_Reg:memstagereg|WB_EN               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.938      ;
; 0.672 ; EXE_Stage_Reg:exestagereg|ALU_result[22]      ; MEM_Stage_Reg:memstagereg|ALU_result[22]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.938      ;
; 0.730 ; IF_Stage_Reg:ifstagereg|Instruction[15]       ; ID_Stage_Reg:idstagereg|Signed_imm_24[15]     ; clk          ; clk         ; 0.000        ; -0.001     ; 0.995      ;
; 0.796 ; EXE_Stage_Reg:exestagereg|MEM_W_EN            ; MEM_Stage_Reg:memstagereg|MEM_result[28]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.062      ;
; 0.802 ; EXE_Stage_Reg:exestagereg|Val_Rm[20]          ; MEM_Stage_Reg:memstagereg|MEM_result[20]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.068      ;
; 0.804 ; EXE_Stage_Reg:exestagereg|Val_Rm[29]          ; MEM_Stage_Reg:memstagereg|MEM_result[29]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.070      ;
; 0.804 ; EXE_Stage_Reg:exestagereg|Val_Rm[2]           ; MEM_Stage_Reg:memstagereg|MEM_result[2]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.070      ;
; 0.811 ; EXE_Stage_Reg:exestagereg|Val_Rm[5]           ; MEM_Stage_Reg:memstagereg|MEM_result[5]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.077      ;
; 0.811 ; ID_Stage_Reg:idstagereg|B                     ; IF_Stage_Reg:ifstagereg|Instruction[18]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.077      ;
; 0.826 ; EXE_Stage_Reg:exestagereg|ALU_result[14]      ; MEM_Stage_Reg:memstagereg|ALU_result[14]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.092      ;
; 0.833 ; EXE_Stage_Reg:exestagereg|Val_Rm[15]          ; MEM_Stage_Reg:memstagereg|MEM_result[15]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.099      ;
; 0.835 ; SRAM_Controller:sramcontroller|clk_counter[1] ; SRAM_Controller:sramcontroller|clk_counter[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.101      ;
; 0.846 ; IF_Stage_Reg:ifstagereg|Instruction[3]        ; ID_Stage_Reg:idstagereg|Shift_operand[3]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.112      ;
; 0.847 ; EXE_Stage_Reg:exestagereg|ALU_result[29]      ; MEM_Stage_Reg:memstagereg|ALU_result[29]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.113      ;
; 0.851 ; ID_Stage_Reg:idstagereg|B                     ; ID_Stage_Reg:idstagereg|Val_Rm[17]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.117      ;
; 0.851 ; ID_Stage_Reg:idstagereg|B                     ; ID_Stage_Reg:idstagereg|Val_Rm[14]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.117      ;
; 0.868 ; EXE_Stage_Reg:exestagereg|ALU_result[16]      ; MEM_Stage_Reg:memstagereg|ALU_result[16]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.134      ;
; 0.872 ; EXE_Stage_Reg:exestagereg|ALU_result[12]      ; MEM_Stage_Reg:memstagereg|ALU_result[12]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.138      ;
; 0.873 ; EXE_Stage_Reg:exestagereg|Dest[2]             ; MEM_Stage_Reg:memstagereg|Dest[2]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.139      ;
; 0.874 ; EXE_Stage_Reg:exestagereg|MEM_R_EN            ; MEM_Stage_Reg:memstagereg|MEM_result[28]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.140      ;
; 0.880 ; EXE_Stage_Reg:exestagereg|ALU_result[31]      ; MEM_Stage_Reg:memstagereg|ALU_result[31]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.146      ;
; 0.881 ; IF_Stage:ifstage|PCreg[7]                     ; IF_Stage_Reg:ifstagereg|Instruction[12]       ; clk          ; clk         ; 0.000        ; 0.012      ; 1.159      ;
; 0.884 ; EXE_Stage_Reg:exestagereg|ALU_result[10]      ; MEM_Stage_Reg:memstagereg|ALU_result[10]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.150      ;
; 0.907 ; IF_Stage:ifstage|PCreg[3]                     ; IF_Stage_Reg:ifstagereg|Instruction[27]       ; clk          ; clk         ; 0.000        ; 0.001      ; 1.174      ;
; 0.924 ; IF_Stage:ifstage|PCreg[2]                     ; IF_Stage_Reg:ifstagereg|Instruction[31]       ; clk          ; clk         ; 0.000        ; 0.001      ; 1.191      ;
; 0.935 ; ID_Stage_Reg:idstagereg|PC[3]                 ; IF_Stage:ifstage|PCreg[3]                     ; clk          ; clk         ; 0.000        ; -0.001     ; 1.200      ;
; 0.957 ; IF_Stage:ifstage|PCreg[4]                     ; IF_Stage_Reg:ifstagereg|Instruction[4]        ; clk          ; clk         ; 0.000        ; 0.012      ; 1.235      ;
; 0.974 ; IF_Stage_Reg:ifstagereg|Instruction[1]        ; ID_Stage_Reg:idstagereg|Shift_operand[1]      ; clk          ; clk         ; 0.000        ; 0.011      ; 1.251      ;
; 0.983 ; ID_Stage_Reg:idstagereg|PC[7]                 ; IF_Stage:ifstage|PCreg[7]                     ; clk          ; clk         ; 0.000        ; 0.001      ; 1.250      ;
; 0.987 ; IF_Stage_Reg:ifstagereg|PC[4]                 ; ID_Stage_Reg:idstagereg|PC[4]                 ; clk          ; clk         ; 0.000        ; 0.001      ; 1.254      ;
; 1.011 ; ID_Stage_Reg:idstagereg|PC[4]                 ; IF_Stage:ifstage|PCreg[4]                     ; clk          ; clk         ; 0.000        ; -0.001     ; 1.276      ;
; 1.012 ; ID_Stage_Reg:idstagereg|PC[5]                 ; IF_Stage:ifstage|PCreg[5]                     ; clk          ; clk         ; 0.000        ; -0.001     ; 1.277      ;
; 1.016 ; IF_Stage_Reg:ifstagereg|Instruction[14]       ; ID_Stage_Reg:idstagereg|Signed_imm_24[14]     ; clk          ; clk         ; 0.000        ; -0.011     ; 1.271      ;
; 1.017 ; ID_Stage:idstage|RegisterFile:R1|register~18  ; ID_Stage_Reg:idstagereg|Val_Rn[17]            ; clk          ; clk         ; -0.500       ; 0.000      ; 0.783      ;
; 1.019 ; ID_Stage:idstage|RegisterFile:R1|register~9   ; ID_Stage_Reg:idstagereg|Val_Rn[8]             ; clk          ; clk         ; -0.500       ; 0.000      ; 0.785      ;
; 1.020 ; ID_Stage:idstage|RegisterFile:R1|register~11  ; ID_Stage_Reg:idstagereg|Val_Rn[10]            ; clk          ; clk         ; -0.500       ; 0.000      ; 0.786      ;
; 1.020 ; ID_Stage:idstage|RegisterFile:R1|register~4   ; ID_Stage_Reg:idstagereg|Val_Rn[3]             ; clk          ; clk         ; -0.500       ; 0.000      ; 0.786      ;
; 1.023 ; ID_Stage:idstage|RegisterFile:R1|register~32  ; ID_Stage_Reg:idstagereg|Val_Rn[31]            ; clk          ; clk         ; -0.500       ; 0.000      ; 0.789      ;
; 1.024 ; ID_Stage:idstage|RegisterFile:R1|register~26  ; ID_Stage_Reg:idstagereg|Val_Rn[25]            ; clk          ; clk         ; -0.500       ; 0.000      ; 0.790      ;
; 1.026 ; ID_Stage_Reg:idstagereg|B                     ; ID_Stage_Reg:idstagereg|PC[3]                 ; clk          ; clk         ; 0.000        ; 0.002      ; 1.294      ;
; 1.028 ; ID_Stage_Reg:idstagereg|B                     ; IF_Stage_Reg:ifstagereg|PC[5]                 ; clk          ; clk         ; 0.000        ; 0.002      ; 1.296      ;
; 1.028 ; ID_Stage_Reg:idstagereg|B                     ; ID_Stage_Reg:idstagereg|PC[4]                 ; clk          ; clk         ; 0.000        ; 0.002      ; 1.296      ;
; 1.032 ; ID_Stage_Reg:idstagereg|B                     ; IF_Stage_Reg:ifstagereg|PC[7]                 ; clk          ; clk         ; 0.000        ; 0.001      ; 1.299      ;
; 1.032 ; ID_Stage_Reg:idstagereg|B                     ; IF_Stage_Reg:ifstagereg|PC[4]                 ; clk          ; clk         ; 0.000        ; 0.001      ; 1.299      ;
; 1.036 ; ID_Stage_Reg:idstagereg|B                     ; IF_Stage_Reg:ifstagereg|PC[2]                 ; clk          ; clk         ; 0.000        ; 0.001      ; 1.303      ;
; 1.036 ; ID_Stage_Reg:idstagereg|B                     ; IF_Stage_Reg:ifstagereg|PC[3]                 ; clk          ; clk         ; 0.000        ; 0.001      ; 1.303      ;
; 1.070 ; SRAM_Controller:sramcontroller|clk_counter[2] ; SRAM_Controller:sramcontroller|ps             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.336      ;
; 1.071 ; EXE_Stage_Reg:exestagereg|ALU_result[25]      ; EXE_Stage_Reg:exestagereg|Val_Rm[25]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.337      ;
; 1.079 ; IF_Stage_Reg:ifstagereg|PC[3]                 ; ID_Stage_Reg:idstagereg|PC[3]                 ; clk          ; clk         ; 0.000        ; 0.001      ; 1.346      ;
; 1.080 ; EXE_Stage_Reg:exestagereg|ALU_result[17]      ; MEM_Stage_Reg:memstagereg|ALU_result[17]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.346      ;
; 1.096 ; EXE_Stage_Reg:exestagereg|Dest[3]             ; MEM_Stage_Reg:memstagereg|Dest[3]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.362      ;
; 1.098 ; EXE_Stage_Reg:exestagereg|ALU_result[20]      ; MEM_Stage_Reg:memstagereg|ALU_result[20]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.364      ;
; 1.114 ; EXE_Stage_Reg:exestagereg|Val_Rm[25]          ; MEM_Stage_Reg:memstagereg|MEM_result[25]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.380      ;
; 1.119 ; IF_Stage:ifstage|PCreg[4]                     ; IF_Stage_Reg:ifstagereg|Instruction[23]       ; clk          ; clk         ; 0.000        ; 0.001      ; 1.386      ;
; 1.119 ; IF_Stage_Reg:ifstagereg|Instruction[26]       ; ID_Stage_Reg:idstagereg|S                     ; clk          ; clk         ; 0.000        ; 0.007      ; 1.392      ;
; 1.124 ; EXE_Stage_Reg:exestagereg|ALU_result[19]      ; MEM_Stage_Reg:memstagereg|ALU_result[19]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.390      ;
; 1.127 ; IF_Stage_Reg:ifstagereg|Instruction[26]       ; ID_Stage_Reg:idstagereg|EXE_CMD[3]            ; clk          ; clk         ; 0.000        ; 0.007      ; 1.400      ;
; 1.127 ; ID_Stage_Reg:idstagereg|B                     ; ID_Stage_Reg:idstagereg|Shift_operand[1]      ; clk          ; clk         ; 0.000        ; 0.009      ; 1.402      ;
; 1.131 ; IF_Stage:ifstage|PCreg[5]                     ; IF_Stage_Reg:ifstagereg|Instruction[27]       ; clk          ; clk         ; 0.000        ; 0.001      ; 1.398      ;
; 1.131 ; IF_Stage:ifstage|PCreg[5]                     ; IF_Stage_Reg:ifstagereg|Instruction[31]       ; clk          ; clk         ; 0.000        ; 0.001      ; 1.398      ;
; 1.132 ; IF_Stage_Reg:ifstagereg|Instruction[26]       ; ID_Stage_Reg:idstagereg|EXE_CMD[0]            ; clk          ; clk         ; 0.000        ; 0.007      ; 1.405      ;
; 1.133 ; IF_Stage_Reg:ifstagereg|Instruction[26]       ; ID_Stage_Reg:idstagereg|EXE_CMD[2]            ; clk          ; clk         ; 0.000        ; 0.007      ; 1.406      ;
; 1.150 ; ID_Stage:idstage|RegisterFile:R1|register~20  ; ID_Stage_Reg:idstagereg|Val_Rn[19]            ; clk          ; clk         ; -0.500       ; 0.000      ; 0.916      ;
; 1.150 ; ID_Stage:idstage|RegisterFile:R1|register~10  ; ID_Stage_Reg:idstagereg|Val_Rn[9]             ; clk          ; clk         ; -0.500       ; 0.000      ; 0.916      ;
; 1.153 ; IF_Stage:ifstage|PCreg[4]                     ; IF_Stage_Reg:ifstagereg|Instruction[29]       ; clk          ; clk         ; 0.000        ; -0.006     ; 1.413      ;
; 1.153 ; ID_Stage:idstage|RegisterFile:R1|register~7   ; ID_Stage_Reg:idstagereg|Val_Rn[6]             ; clk          ; clk         ; -0.500       ; 0.000      ; 0.919      ;
; 1.155 ; ID_Stage:idstage|RegisterFile:R1|register~5   ; ID_Stage_Reg:idstagereg|Val_Rn[4]             ; clk          ; clk         ; -0.500       ; 0.000      ; 0.921      ;
; 1.157 ; IF_Stage_Reg:ifstagereg|PC[7]                 ; ID_Stage_Reg:idstagereg|PC[7]                 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.422      ;
; 1.162 ; IF_Stage:ifstage|PCreg[4]                     ; IF_Stage_Reg:ifstagereg|Instruction[10]       ; clk          ; clk         ; 0.000        ; -0.006     ; 1.422      ;
; 1.162 ; IF_Stage:ifstage|PCreg[7]                     ; IF_Stage_Reg:ifstagereg|Instruction[8]        ; clk          ; clk         ; 0.000        ; -0.006     ; 1.422      ;
; 1.165 ; IF_Stage:ifstage|PCreg[7]                     ; IF_Stage_Reg:ifstagereg|Instruction[15]       ; clk          ; clk         ; 0.000        ; -0.006     ; 1.425      ;
; 1.166 ; EXE_Stage_Reg:exestagereg|ALU_result[13]      ; MEM_Stage_Reg:memstagereg|ALU_result[13]      ; clk          ; clk         ; 0.000        ; 0.020      ; 1.452      ;
; 1.166 ; ID_Stage:idstage|RegisterFile:R1|register~6   ; ID_Stage_Reg:idstagereg|Val_Rn[5]             ; clk          ; clk         ; -0.500       ; 0.000      ; 0.932      ;
; 1.170 ; IF_Stage:ifstage|PCreg[4]                     ; IF_Stage_Reg:ifstagereg|Instruction[11]       ; clk          ; clk         ; 0.000        ; -0.007     ; 1.429      ;
; 1.177 ; ID_Stage:idstage|RegisterFile:R1|register~17  ; ID_Stage_Reg:idstagereg|Val_Rn[16]            ; clk          ; clk         ; -0.500       ; -0.001     ; 0.942      ;
; 1.178 ; IF_Stage_Reg:ifstagereg|PC[2]                 ; ID_Stage_Reg:idstagereg|PC[2]                 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.443      ;
; 1.180 ; IF_Stage:ifstage|PCreg[2]                     ; IF_Stage_Reg:ifstagereg|Instruction[25]       ; clk          ; clk         ; 0.000        ; 0.010      ; 1.456      ;
; 1.187 ; IF_Stage:ifstage|PCreg[2]                     ; IF_Stage_Reg:ifstagereg|Instruction[22]       ; clk          ; clk         ; 0.000        ; 0.010      ; 1.463      ;
; 1.195 ; MEM_Stage_Reg:memstagereg|ALU_result[21]      ; EXE_Stage_Reg:exestagereg|Val_Rm[21]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.461      ;
; 1.200 ; IF_Stage:ifstage|PCreg[3]                     ; IF_Stage_Reg:ifstagereg|Instruction[4]        ; clk          ; clk         ; 0.000        ; 0.012      ; 1.478      ;
; 1.203 ; MEM_Stage_Reg:memstagereg|ALU_result[12]      ; EXE_Stage_Reg:exestagereg|Val_Rm[12]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.469      ;
; 1.204 ; MEM_Stage_Reg:memstagereg|ALU_result[16]      ; EXE_Stage_Reg:exestagereg|Val_Rm[16]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.470      ;
; 1.204 ; Status_Register:statusregister|Status[1]      ; ID_Stage_Reg:idstagereg|Status[1]             ; clk          ; clk         ; -0.500       ; 0.000      ; 0.970      ;
; 1.206 ; EXE_Stage_Reg:exestagereg|ALU_result[16]      ; EXE_Stage_Reg:exestagereg|Val_Rm[16]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.472      ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SRAM_clk'                                                                                                                    ;
+-------+-----------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 1.679 ; EXE_Stage_Reg:exestagereg|Val_Rm[7]     ; SRAM:sram|memory~16359 ; clk          ; SRAM_clk    ; 0.000        ; 0.031      ; 1.976      ;
; 1.680 ; EXE_Stage_Reg:exestagereg|Val_Rm[25]    ; SRAM:sram|memory~16377 ; clk          ; SRAM_clk    ; 0.000        ; 0.002      ; 1.948      ;
; 1.714 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~1532  ; clk          ; SRAM_clk    ; 0.000        ; 0.015      ; 1.995      ;
; 1.716 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~16380 ; clk          ; SRAM_clk    ; 0.000        ; 0.013      ; 1.995      ;
; 1.747 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~7484  ; clk          ; SRAM_clk    ; 0.000        ; 0.000      ; 2.013      ;
; 1.757 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~1116  ; clk          ; SRAM_clk    ; 0.000        ; 0.012      ; 2.035      ;
; 1.873 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~6012  ; clk          ; SRAM_clk    ; 0.000        ; -0.001     ; 2.138      ;
; 1.874 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~5756  ; clk          ; SRAM_clk    ; 0.000        ; -0.001     ; 2.139      ;
; 1.879 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~2556  ; clk          ; SRAM_clk    ; 0.000        ; 0.013      ; 2.158      ;
; 1.881 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~508   ; clk          ; SRAM_clk    ; 0.000        ; 0.013      ; 2.160      ;
; 1.944 ; EXE_Stage_Reg:exestagereg|Val_Rm[3]     ; SRAM:sram|memory~16355 ; clk          ; SRAM_clk    ; 0.000        ; -0.023     ; 2.187      ;
; 1.958 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~956   ; clk          ; SRAM_clk    ; 0.000        ; -0.019     ; 2.205      ;
; 1.958 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~7100  ; clk          ; SRAM_clk    ; 0.000        ; -0.019     ; 2.205      ;
; 1.968 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~3516  ; clk          ; SRAM_clk    ; 0.000        ; -0.030     ; 2.204      ;
; 1.968 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~3580  ; clk          ; SRAM_clk    ; 0.000        ; -0.030     ; 2.204      ;
; 1.992 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~6332  ; clk          ; SRAM_clk    ; 0.000        ; 0.017      ; 2.275      ;
; 1.996 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~7676  ; clk          ; SRAM_clk    ; 0.000        ; 0.003      ; 2.265      ;
; 2.029 ; EXE_Stage_Reg:exestagereg|Val_Rm[20]    ; SRAM:sram|memory~4916  ; clk          ; SRAM_clk    ; 0.000        ; 0.015      ; 2.310      ;
; 2.034 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~4892  ; clk          ; SRAM_clk    ; 0.000        ; 0.021      ; 2.321      ;
; 2.034 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~7132  ; clk          ; SRAM_clk    ; 0.000        ; -0.007     ; 2.293      ;
; 2.035 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~9564  ; clk          ; SRAM_clk    ; 0.000        ; -0.007     ; 2.294      ;
; 2.044 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~3324  ; clk          ; SRAM_clk    ; 0.000        ; 0.009      ; 2.319      ;
; 2.044 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~3196  ; clk          ; SRAM_clk    ; 0.000        ; 0.009      ; 2.319      ;
; 2.084 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~4284  ; clk          ; SRAM_clk    ; 0.000        ; 0.009      ; 2.359      ;
; 2.084 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~2108  ; clk          ; SRAM_clk    ; 0.000        ; 0.009      ; 2.359      ;
; 2.113 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~380   ; clk          ; SRAM_clk    ; 0.000        ; 0.010      ; 2.389      ;
; 2.119 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~4060  ; clk          ; SRAM_clk    ; 0.000        ; 0.010      ; 2.395      ;
; 2.119 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~8156  ; clk          ; SRAM_clk    ; 0.000        ; 0.010      ; 2.395      ;
; 2.128 ; EXE_Stage_Reg:exestagereg|Val_Rm[5]     ; SRAM:sram|memory~16357 ; clk          ; SRAM_clk    ; 0.000        ; -0.004     ; 2.390      ;
; 2.140 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~5244  ; clk          ; SRAM_clk    ; 0.000        ; -0.025     ; 2.381      ;
; 2.141 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~5500  ; clk          ; SRAM_clk    ; 0.000        ; -0.025     ; 2.382      ;
; 2.142 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~1436  ; clk          ; SRAM_clk    ; 0.000        ; 0.010      ; 2.418      ;
; 2.142 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~3484  ; clk          ; SRAM_clk    ; 0.000        ; 0.010      ; 2.418      ;
; 2.152 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~188   ; clk          ; SRAM_clk    ; 0.000        ; 0.008      ; 2.426      ;
; 2.153 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~2236  ; clk          ; SRAM_clk    ; 0.000        ; 0.008      ; 2.427      ;
; 2.164 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~10076 ; clk          ; SRAM_clk    ; 0.000        ; -0.009     ; 2.421      ;
; 2.164 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~3004  ; clk          ; SRAM_clk    ; 0.000        ; 0.011      ; 2.441      ;
; 2.170 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~796   ; clk          ; SRAM_clk    ; 0.000        ; 0.021      ; 2.457      ;
; 2.174 ; EXE_Stage_Reg:exestagereg|Val_Rm[9]     ; SRAM:sram|memory~16361 ; clk          ; SRAM_clk    ; 0.000        ; 0.000      ; 2.440      ;
; 2.178 ; EXE_Stage_Reg:exestagereg|ALU_result[5] ; SRAM:sram|memory~16361 ; clk          ; SRAM_clk    ; 0.000        ; 0.002      ; 2.446      ;
; 2.179 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~316   ; clk          ; SRAM_clk    ; 0.000        ; 0.001      ; 2.446      ;
; 2.182 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~2844  ; clk          ; SRAM_clk    ; 0.000        ; 0.021      ; 2.469      ;
; 2.182 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~4412  ; clk          ; SRAM_clk    ; 0.000        ; 0.001      ; 2.449      ;
; 2.185 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~2748  ; clk          ; SRAM_clk    ; 0.000        ; 0.001      ; 2.452      ;
; 2.185 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~2652  ; clk          ; SRAM_clk    ; 0.000        ; -0.017     ; 2.434      ;
; 2.188 ; EXE_Stage_Reg:exestagereg|Val_Rm[25]    ; SRAM:sram|memory~15321 ; clk          ; SRAM_clk    ; 0.000        ; 0.001      ; 2.455      ;
; 2.189 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~6844  ; clk          ; SRAM_clk    ; 0.000        ; 0.001      ; 2.456      ;
; 2.229 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~4796  ; clk          ; SRAM_clk    ; 0.000        ; 0.000      ; 2.495      ;
; 2.249 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~7612  ; clk          ; SRAM_clk    ; 0.000        ; -0.001     ; 2.514      ;
; 2.251 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~5596  ; clk          ; SRAM_clk    ; 0.000        ; 0.018      ; 2.535      ;
; 2.251 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~2300  ; clk          ; SRAM_clk    ; 0.000        ; 0.007      ; 2.524      ;
; 2.251 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~252   ; clk          ; SRAM_clk    ; 0.000        ; 0.020      ; 2.537      ;
; 2.255 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~1428  ; clk          ; SRAM_clk    ; 0.000        ; 0.021      ; 2.542      ;
; 2.270 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~3452  ; clk          ; SRAM_clk    ; 0.000        ; 0.018      ; 2.554      ;
; 2.272 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~124   ; clk          ; SRAM_clk    ; 0.000        ; 0.010      ; 2.548      ;
; 2.289 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~6460  ; clk          ; SRAM_clk    ; 0.000        ; 0.014      ; 2.569      ;
; 2.304 ; EXE_Stage_Reg:exestagereg|Val_Rm[25]    ; SRAM:sram|memory~11225 ; clk          ; SRAM_clk    ; 0.000        ; 0.002      ; 2.572      ;
; 2.305 ; EXE_Stage_Reg:exestagereg|Val_Rm[25]    ; SRAM:sram|memory~12249 ; clk          ; SRAM_clk    ; 0.000        ; 0.002      ; 2.573      ;
; 2.313 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~3388  ; clk          ; SRAM_clk    ; 0.000        ; -0.013     ; 2.566      ;
; 2.317 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~2140  ; clk          ; SRAM_clk    ; 0.000        ; -0.017     ; 2.566      ;
; 2.326 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~1223  ; clk          ; SRAM_clk    ; 0.000        ; -0.032     ; 2.560      ;
; 2.326 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~1229  ; clk          ; SRAM_clk    ; 0.000        ; -0.032     ; 2.560      ;
; 2.326 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~1219  ; clk          ; SRAM_clk    ; 0.000        ; -0.032     ; 2.560      ;
; 2.326 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~1238  ; clk          ; SRAM_clk    ; 0.000        ; -0.032     ; 2.560      ;
; 2.326 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~1217  ; clk          ; SRAM_clk    ; 0.000        ; -0.032     ; 2.560      ;
; 2.350 ; EXE_Stage_Reg:exestagereg|Val_Rm[7]     ; SRAM:sram|memory~15847 ; clk          ; SRAM_clk    ; 0.000        ; 0.031      ; 2.647      ;
; 2.350 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~6620  ; clk          ; SRAM_clk    ; 0.000        ; -0.014     ; 2.602      ;
; 2.352 ; EXE_Stage_Reg:exestagereg|Val_Rm[7]     ; SRAM:sram|memory~15815 ; clk          ; SRAM_clk    ; 0.000        ; 0.031      ; 2.649      ;
; 2.353 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~604   ; clk          ; SRAM_clk    ; 0.000        ; -0.008     ; 2.611      ;
; 2.359 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~5148  ; clk          ; SRAM_clk    ; 0.000        ; 0.000      ; 2.625      ;
; 2.366 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~3612  ; clk          ; SRAM_clk    ; 0.000        ; 0.017      ; 2.649      ;
; 2.367 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~6940  ; clk          ; SRAM_clk    ; 0.000        ; 0.018      ; 2.651      ;
; 2.369 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~7548  ; clk          ; SRAM_clk    ; 0.000        ; 0.010      ; 2.645      ;
; 2.386 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~7644  ; clk          ; SRAM_clk    ; 0.000        ; 0.018      ; 2.670      ;
; 2.394 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~1084  ; clk          ; SRAM_clk    ; 0.000        ; -0.002     ; 2.658      ;
; 2.394 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~5180  ; clk          ; SRAM_clk    ; 0.000        ; -0.002     ; 2.658      ;
; 2.397 ; EXE_Stage_Reg:exestagereg|Val_Rm[7]     ; SRAM:sram|memory~9159  ; clk          ; SRAM_clk    ; 0.000        ; 0.002      ; 2.665      ;
; 2.398 ; EXE_Stage_Reg:exestagereg|Val_Rm[7]     ; SRAM:sram|memory~13255 ; clk          ; SRAM_clk    ; 0.000        ; 0.002      ; 2.666      ;
; 2.405 ; EXE_Stage_Reg:exestagereg|Val_Rm[20]    ; SRAM:sram|memory~15156 ; clk          ; SRAM_clk    ; 0.000        ; 0.008      ; 2.679      ;
; 2.407 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~7292  ; clk          ; SRAM_clk    ; 0.000        ; -0.012     ; 2.661      ;
; 2.408 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~7420  ; clk          ; SRAM_clk    ; 0.000        ; -0.012     ; 2.662      ;
; 2.423 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~1404  ; clk          ; SRAM_clk    ; 0.000        ; 0.017      ; 2.706      ;
; 2.425 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~1148  ; clk          ; SRAM_clk    ; 0.000        ; 0.017      ; 2.708      ;
; 2.426 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~36    ; clk          ; SRAM_clk    ; 0.000        ; -0.007     ; 2.685      ;
; 2.426 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~42    ; clk          ; SRAM_clk    ; 0.000        ; -0.007     ; 2.685      ;
; 2.426 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~38    ; clk          ; SRAM_clk    ; 0.000        ; -0.007     ; 2.685      ;
; 2.427 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~2098  ; clk          ; SRAM_clk    ; 0.000        ; -0.007     ; 2.686      ;
; 2.427 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~2084  ; clk          ; SRAM_clk    ; 0.000        ; -0.007     ; 2.686      ;
; 2.427 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~2090  ; clk          ; SRAM_clk    ; 0.000        ; -0.007     ; 2.686      ;
; 2.427 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~2086  ; clk          ; SRAM_clk    ; 0.000        ; -0.007     ; 2.686      ;
; 2.431 ; EXE_Stage_Reg:exestagereg|Val_Rm[7]     ; SRAM:sram|memory~199   ; clk          ; SRAM_clk    ; 0.000        ; 0.025      ; 2.722      ;
; 2.440 ; EXE_Stage_Reg:exestagereg|Val_Rm[25]    ; SRAM:sram|memory~14265 ; clk          ; SRAM_clk    ; 0.000        ; -0.005     ; 2.701      ;
; 2.458 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~988   ; clk          ; SRAM_clk    ; 0.000        ; 0.004      ; 2.728      ;
; 2.459 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~3036  ; clk          ; SRAM_clk    ; 0.000        ; 0.004      ; 2.729      ;
; 2.459 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~3676  ; clk          ; SRAM_clk    ; 0.000        ; -0.002     ; 2.723      ;
; 2.462 ; EXE_Stage_Reg:exestagereg|Val_Rm[25]    ; SRAM:sram|memory~13049 ; clk          ; SRAM_clk    ; 0.000        ; 0.004      ; 2.732      ;
; 2.473 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~4156  ; clk          ; SRAM_clk    ; 0.000        ; -0.010     ; 2.729      ;
; 2.473 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~2268  ; clk          ; SRAM_clk    ; 0.000        ; -0.017     ; 2.722      ;
; 2.474 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~6364  ; clk          ; SRAM_clk    ; 0.000        ; -0.017     ; 2.723      ;
; 2.477 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~5436  ; clk          ; SRAM_clk    ; 0.000        ; 0.000      ; 2.743      ;
+-------+-----------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk'                                                                                                                                       ;
+--------+-----------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.665 ; SRAM_Controller:sramcontroller|ps ; SRAM_Controller:sramcontroller|clk_counter[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.701      ;
; -0.665 ; SRAM_Controller:sramcontroller|ps ; SRAM_Controller:sramcontroller|clk_counter[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.701      ;
; -0.665 ; SRAM_Controller:sramcontroller|ps ; SRAM_Controller:sramcontroller|clk_counter[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.701      ;
+--------+-----------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk'                                                                                                                                       ;
+-------+-----------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.435 ; SRAM_Controller:sramcontroller|ps ; SRAM_Controller:sramcontroller|clk_counter[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.701      ;
; 1.435 ; SRAM_Controller:sramcontroller|ps ; SRAM_Controller:sramcontroller|clk_counter[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.701      ;
; 1.435 ; SRAM_Controller:sramcontroller|ps ; SRAM_Controller:sramcontroller|clk_counter[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.701      ;
+-------+-----------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------+
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a17~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a17~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SRAM_clk'                                                                 ;
+--------+--------------+----------------+------------------+----------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+----------+------------+------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; SRAM_clk ; Rise       ; SRAM_clk               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~1     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~1     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~100   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~100   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~1000  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~1000  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10000 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10000 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10001 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10001 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10002 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10002 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10003 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10003 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10004 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10004 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10005 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10005 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10006 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10006 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10007 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10007 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10008 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10008 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10009 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10009 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~1001  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~1001  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10010 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10010 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10011 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10011 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10012 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10012 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10013 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10013 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10014 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10014 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10015 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10015 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10016 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10016 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10017 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10017 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10018 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10018 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10019 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10019 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~1002  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~1002  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10020 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10020 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10021 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10021 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10022 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10022 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10023 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10023 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10024 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10024 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10025 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10025 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10026 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10026 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10027 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10027 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10028 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10028 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10029 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10029 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~1003  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~1003  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10030 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10030 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10031 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10031 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10032 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10032 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10033 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10033 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10034 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10034 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10035 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10035 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10036 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10036 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10037 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10037 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10038 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10038 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10039 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10039 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~1004  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~1004  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10040 ;
+--------+--------------+----------------+------------------+----------+------------+------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; 11.490 ; 11.490 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -4.303 ; -4.303 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; wb_en     ; clk        ; 7.098 ; 7.098 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; wb_en     ; clk        ; 7.098 ; 7.098 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------+
; Fast Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clk      ; -8.578 ; -2668.735     ;
; SRAM_clk ; -5.904 ; -82136.823    ;
+----------+--------+---------------+


+----------------------------------+
; Fast Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; clk      ; 0.215 ; 0.000         ;
; SRAM_clk ; 0.741 ; 0.000         ;
+----------+-------+---------------+


+-------------------------------+
; Fast Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.108 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.772 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; clk      ; -1.880 ; -1082.860          ;
; SRAM_clk ; -1.380 ; -16385.380         ;
+----------+--------+--------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                           ;
+--------+-----------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -8.578 ; IF_Stage_Reg:ifstagereg|Instruction[14] ; ID_Stage_Reg:idstagereg|Val_Rm[19]       ; clk          ; clk         ; 1.000        ; -0.014     ; 9.596      ;
; -8.557 ; IF_Stage_Reg:ifstagereg|Instruction[12] ; ID_Stage_Reg:idstagereg|Val_Rm[19]       ; clk          ; clk         ; 1.000        ; -0.015     ; 9.574      ;
; -8.534 ; IF_Stage_Reg:ifstagereg|Instruction[14] ; ID_Stage_Reg:idstagereg|Val_Rm[6]        ; clk          ; clk         ; 1.000        ; -0.015     ; 9.551      ;
; -8.532 ; IF_Stage_Reg:ifstagereg|Instruction[14] ; ID_Stage_Reg:idstagereg|Val_Rm[22]       ; clk          ; clk         ; 1.000        ; -0.013     ; 9.551      ;
; -8.529 ; IF_Stage_Reg:ifstagereg|Instruction[0]  ; ID_Stage_Reg:idstagereg|Val_Rm[19]       ; clk          ; clk         ; 1.000        ; -0.014     ; 9.547      ;
; -8.523 ; ID_Stage_Reg:idstagereg|src2[1]         ; Status_Register:statusregister|Status[2] ; clk          ; clk         ; 0.500        ; -0.033     ; 9.022      ;
; -8.513 ; IF_Stage_Reg:ifstagereg|Instruction[12] ; ID_Stage_Reg:idstagereg|Val_Rm[6]        ; clk          ; clk         ; 1.000        ; -0.016     ; 9.529      ;
; -8.512 ; EXE_Stage_Reg:exestagereg|Dest[0]       ; Status_Register:statusregister|Status[2] ; clk          ; clk         ; 0.500        ; -0.033     ; 9.011      ;
; -8.511 ; IF_Stage_Reg:ifstagereg|Instruction[12] ; ID_Stage_Reg:idstagereg|Val_Rm[22]       ; clk          ; clk         ; 1.000        ; -0.014     ; 9.529      ;
; -8.510 ; IF_Stage_Reg:ifstagereg|Instruction[14] ; ID_Stage_Reg:idstagereg|Val_Rm[8]        ; clk          ; clk         ; 1.000        ; -0.026     ; 9.516      ;
; -8.498 ; IF_Stage_Reg:ifstagereg|Instruction[2]  ; ID_Stage_Reg:idstagereg|Val_Rm[19]       ; clk          ; clk         ; 1.000        ; -0.014     ; 9.516      ;
; -8.491 ; IF_Stage_Reg:ifstagereg|Instruction[14] ; ID_Stage_Reg:idstagereg|Val_Rm[14]       ; clk          ; clk         ; 1.000        ; -0.013     ; 9.510      ;
; -8.489 ; IF_Stage_Reg:ifstagereg|Instruction[12] ; ID_Stage_Reg:idstagereg|Val_Rm[8]        ; clk          ; clk         ; 1.000        ; -0.027     ; 9.494      ;
; -8.485 ; IF_Stage_Reg:ifstagereg|Instruction[0]  ; ID_Stage_Reg:idstagereg|Val_Rm[6]        ; clk          ; clk         ; 1.000        ; -0.015     ; 9.502      ;
; -8.483 ; IF_Stage_Reg:ifstagereg|Instruction[0]  ; ID_Stage_Reg:idstagereg|Val_Rm[22]       ; clk          ; clk         ; 1.000        ; -0.013     ; 9.502      ;
; -8.470 ; IF_Stage_Reg:ifstagereg|Instruction[12] ; ID_Stage_Reg:idstagereg|Val_Rm[14]       ; clk          ; clk         ; 1.000        ; -0.014     ; 9.488      ;
; -8.461 ; IF_Stage_Reg:ifstagereg|Instruction[0]  ; ID_Stage_Reg:idstagereg|Val_Rm[8]        ; clk          ; clk         ; 1.000        ; -0.026     ; 9.467      ;
; -8.456 ; IF_Stage_Reg:ifstagereg|Instruction[14] ; ID_Stage_Reg:idstagereg|Val_Rm[16]       ; clk          ; clk         ; 1.000        ; -0.013     ; 9.475      ;
; -8.454 ; IF_Stage_Reg:ifstagereg|Instruction[2]  ; ID_Stage_Reg:idstagereg|Val_Rm[6]        ; clk          ; clk         ; 1.000        ; -0.015     ; 9.471      ;
; -8.452 ; IF_Stage_Reg:ifstagereg|Instruction[2]  ; ID_Stage_Reg:idstagereg|Val_Rm[22]       ; clk          ; clk         ; 1.000        ; -0.013     ; 9.471      ;
; -8.448 ; IF_Stage_Reg:ifstagereg|Instruction[14] ; ID_Stage_Reg:idstagereg|Val_Rm[12]       ; clk          ; clk         ; 1.000        ; -0.015     ; 9.465      ;
; -8.442 ; IF_Stage_Reg:ifstagereg|Instruction[0]  ; ID_Stage_Reg:idstagereg|Val_Rm[14]       ; clk          ; clk         ; 1.000        ; -0.013     ; 9.461      ;
; -8.435 ; IF_Stage_Reg:ifstagereg|Instruction[13] ; ID_Stage_Reg:idstagereg|Val_Rm[19]       ; clk          ; clk         ; 1.000        ; -0.015     ; 9.452      ;
; -8.435 ; IF_Stage_Reg:ifstagereg|Instruction[12] ; ID_Stage_Reg:idstagereg|Val_Rm[16]       ; clk          ; clk         ; 1.000        ; -0.014     ; 9.453      ;
; -8.430 ; IF_Stage_Reg:ifstagereg|Instruction[2]  ; ID_Stage_Reg:idstagereg|Val_Rm[8]        ; clk          ; clk         ; 1.000        ; -0.026     ; 9.436      ;
; -8.427 ; IF_Stage_Reg:ifstagereg|Instruction[12] ; ID_Stage_Reg:idstagereg|Val_Rm[12]       ; clk          ; clk         ; 1.000        ; -0.016     ; 9.443      ;
; -8.417 ; IF_Stage_Reg:ifstagereg|Instruction[1]  ; ID_Stage_Reg:idstagereg|Val_Rm[19]       ; clk          ; clk         ; 1.000        ; 0.001      ; 9.450      ;
; -8.413 ; IF_Stage_Reg:ifstagereg|Instruction[14] ; ID_Stage_Reg:idstagereg|Val_Rm[25]       ; clk          ; clk         ; 1.000        ; -0.013     ; 9.432      ;
; -8.411 ; IF_Stage_Reg:ifstagereg|Instruction[2]  ; ID_Stage_Reg:idstagereg|Val_Rm[14]       ; clk          ; clk         ; 1.000        ; -0.013     ; 9.430      ;
; -8.407 ; IF_Stage_Reg:ifstagereg|Instruction[0]  ; ID_Stage_Reg:idstagereg|Val_Rm[16]       ; clk          ; clk         ; 1.000        ; -0.013     ; 9.426      ;
; -8.403 ; ID_Stage_Reg:idstagereg|src2[2]         ; Status_Register:statusregister|Status[2] ; clk          ; clk         ; 0.500        ; -0.033     ; 8.902      ;
; -8.399 ; IF_Stage_Reg:ifstagereg|Instruction[0]  ; ID_Stage_Reg:idstagereg|Val_Rm[12]       ; clk          ; clk         ; 1.000        ; -0.015     ; 9.416      ;
; -8.393 ; ID_Stage_Reg:idstagereg|src2[0]         ; Status_Register:statusregister|Status[2] ; clk          ; clk         ; 0.500        ; -0.033     ; 8.892      ;
; -8.392 ; IF_Stage_Reg:ifstagereg|Instruction[14] ; ID_Stage_Reg:idstagereg|Val_Rm[10]       ; clk          ; clk         ; 1.000        ; -0.013     ; 9.411      ;
; -8.392 ; IF_Stage_Reg:ifstagereg|Instruction[12] ; ID_Stage_Reg:idstagereg|Val_Rm[25]       ; clk          ; clk         ; 1.000        ; -0.014     ; 9.410      ;
; -8.391 ; IF_Stage_Reg:ifstagereg|Instruction[13] ; ID_Stage_Reg:idstagereg|Val_Rm[6]        ; clk          ; clk         ; 1.000        ; -0.016     ; 9.407      ;
; -8.389 ; IF_Stage_Reg:ifstagereg|Instruction[13] ; ID_Stage_Reg:idstagereg|Val_Rm[22]       ; clk          ; clk         ; 1.000        ; -0.014     ; 9.407      ;
; -8.389 ; EXE_Stage_Reg:exestagereg|Dest[2]       ; Status_Register:statusregister|Status[2] ; clk          ; clk         ; 0.500        ; -0.033     ; 8.888      ;
; -8.376 ; IF_Stage_Reg:ifstagereg|Instruction[2]  ; ID_Stage_Reg:idstagereg|Val_Rm[16]       ; clk          ; clk         ; 1.000        ; -0.013     ; 9.395      ;
; -8.373 ; IF_Stage_Reg:ifstagereg|Instruction[1]  ; ID_Stage_Reg:idstagereg|Val_Rm[6]        ; clk          ; clk         ; 1.000        ; 0.000      ; 9.405      ;
; -8.371 ; IF_Stage_Reg:ifstagereg|Instruction[1]  ; ID_Stage_Reg:idstagereg|Val_Rm[22]       ; clk          ; clk         ; 1.000        ; 0.002      ; 9.405      ;
; -8.371 ; IF_Stage_Reg:ifstagereg|Instruction[12] ; ID_Stage_Reg:idstagereg|Val_Rm[10]       ; clk          ; clk         ; 1.000        ; -0.014     ; 9.389      ;
; -8.368 ; IF_Stage_Reg:ifstagereg|Instruction[2]  ; ID_Stage_Reg:idstagereg|Val_Rm[12]       ; clk          ; clk         ; 1.000        ; -0.015     ; 9.385      ;
; -8.367 ; IF_Stage_Reg:ifstagereg|Instruction[13] ; ID_Stage_Reg:idstagereg|Val_Rm[8]        ; clk          ; clk         ; 1.000        ; -0.027     ; 9.372      ;
; -8.364 ; IF_Stage_Reg:ifstagereg|Instruction[0]  ; ID_Stage_Reg:idstagereg|Val_Rm[25]       ; clk          ; clk         ; 1.000        ; -0.013     ; 9.383      ;
; -8.363 ; IF_Stage_Reg:ifstagereg|Instruction[14] ; ID_Stage_Reg:idstagereg|Val_Rm[31]       ; clk          ; clk         ; 1.000        ; -0.009     ; 9.386      ;
; -8.362 ; EXE_Stage_Reg:exestagereg|Dest[1]       ; Status_Register:statusregister|Status[2] ; clk          ; clk         ; 0.500        ; -0.033     ; 8.861      ;
; -8.357 ; IF_Stage_Reg:ifstagereg|Instruction[14] ; ID_Stage_Reg:idstagereg|Val_Rm[29]       ; clk          ; clk         ; 1.000        ; -0.002     ; 9.387      ;
; -8.349 ; IF_Stage_Reg:ifstagereg|Instruction[1]  ; ID_Stage_Reg:idstagereg|Val_Rm[8]        ; clk          ; clk         ; 1.000        ; -0.011     ; 9.370      ;
; -8.348 ; IF_Stage_Reg:ifstagereg|Instruction[14] ; ID_Stage_Reg:idstagereg|Val_Rm[30]       ; clk          ; clk         ; 1.000        ; -0.023     ; 9.357      ;
; -8.348 ; IF_Stage_Reg:ifstagereg|Instruction[13] ; ID_Stage_Reg:idstagereg|Val_Rm[14]       ; clk          ; clk         ; 1.000        ; -0.014     ; 9.366      ;
; -8.346 ; MEM_Stage_Reg:memstagereg|Dest[2]       ; Status_Register:statusregister|Status[2] ; clk          ; clk         ; 0.500        ; -0.033     ; 8.845      ;
; -8.343 ; IF_Stage_Reg:ifstagereg|Instruction[14] ; ID_Stage_Reg:idstagereg|Val_Rm[18]       ; clk          ; clk         ; 1.000        ; -0.019     ; 9.356      ;
; -8.343 ; IF_Stage_Reg:ifstagereg|Instruction[0]  ; ID_Stage_Reg:idstagereg|Val_Rm[10]       ; clk          ; clk         ; 1.000        ; -0.013     ; 9.362      ;
; -8.342 ; IF_Stage_Reg:ifstagereg|Instruction[12] ; ID_Stage_Reg:idstagereg|Val_Rm[31]       ; clk          ; clk         ; 1.000        ; -0.010     ; 9.364      ;
; -8.336 ; IF_Stage_Reg:ifstagereg|Instruction[12] ; ID_Stage_Reg:idstagereg|Val_Rm[29]       ; clk          ; clk         ; 1.000        ; -0.003     ; 9.365      ;
; -8.333 ; IF_Stage_Reg:ifstagereg|Instruction[2]  ; ID_Stage_Reg:idstagereg|Val_Rm[25]       ; clk          ; clk         ; 1.000        ; -0.013     ; 9.352      ;
; -8.330 ; IF_Stage_Reg:ifstagereg|Instruction[1]  ; ID_Stage_Reg:idstagereg|Val_Rm[14]       ; clk          ; clk         ; 1.000        ; 0.002      ; 9.364      ;
; -8.328 ; MEM_Stage_Reg:memstagereg|Dest[0]       ; Status_Register:statusregister|Status[2] ; clk          ; clk         ; 0.500        ; -0.033     ; 8.827      ;
; -8.327 ; IF_Stage_Reg:ifstagereg|Instruction[12] ; ID_Stage_Reg:idstagereg|Val_Rm[30]       ; clk          ; clk         ; 1.000        ; -0.024     ; 9.335      ;
; -8.326 ; IF_Stage_Reg:ifstagereg|Instruction[14] ; ID_Stage_Reg:idstagereg|Val_Rm[27]       ; clk          ; clk         ; 1.000        ; -0.002     ; 9.356      ;
; -8.322 ; IF_Stage_Reg:ifstagereg|Instruction[12] ; ID_Stage_Reg:idstagereg|Val_Rm[18]       ; clk          ; clk         ; 1.000        ; -0.020     ; 9.334      ;
; -8.322 ; EXE_Stage_Reg:exestagereg|WB_en         ; Status_Register:statusregister|Status[2] ; clk          ; clk         ; 0.500        ; -0.033     ; 8.821      ;
; -8.318 ; IF_Stage_Reg:ifstagereg|Instruction[14] ; ID_Stage_Reg:idstagereg|Val_Rm[2]        ; clk          ; clk         ; 1.000        ; -0.021     ; 9.329      ;
; -8.314 ; IF_Stage_Reg:ifstagereg|Instruction[14] ; ID_Stage_Reg:idstagereg|Val_Rm[26]       ; clk          ; clk         ; 1.000        ; -0.015     ; 9.331      ;
; -8.314 ; IF_Stage_Reg:ifstagereg|Instruction[0]  ; ID_Stage_Reg:idstagereg|Val_Rm[31]       ; clk          ; clk         ; 1.000        ; -0.009     ; 9.337      ;
; -8.313 ; IF_Stage_Reg:ifstagereg|Instruction[13] ; ID_Stage_Reg:idstagereg|Val_Rm[16]       ; clk          ; clk         ; 1.000        ; -0.014     ; 9.331      ;
; -8.312 ; IF_Stage_Reg:ifstagereg|Instruction[2]  ; ID_Stage_Reg:idstagereg|Val_Rm[10]       ; clk          ; clk         ; 1.000        ; -0.013     ; 9.331      ;
; -8.308 ; IF_Stage_Reg:ifstagereg|Instruction[12] ; ID_Stage_Reg:idstagereg|Val_Rm[9]        ; clk          ; clk         ; 1.000        ; -0.019     ; 9.321      ;
; -8.308 ; IF_Stage_Reg:ifstagereg|Instruction[0]  ; ID_Stage_Reg:idstagereg|Val_Rm[29]       ; clk          ; clk         ; 1.000        ; -0.002     ; 9.338      ;
; -8.305 ; IF_Stage_Reg:ifstagereg|Instruction[13] ; ID_Stage_Reg:idstagereg|Val_Rm[12]       ; clk          ; clk         ; 1.000        ; -0.016     ; 9.321      ;
; -8.305 ; IF_Stage_Reg:ifstagereg|Instruction[12] ; ID_Stage_Reg:idstagereg|Val_Rm[27]       ; clk          ; clk         ; 1.000        ; -0.003     ; 9.334      ;
; -8.304 ; IF_Stage_Reg:ifstagereg|Instruction[14] ; ID_Stage_Reg:idstagereg|Val_Rm[11]       ; clk          ; clk         ; 1.000        ; -0.013     ; 9.323      ;
; -8.299 ; IF_Stage_Reg:ifstagereg|Instruction[0]  ; ID_Stage_Reg:idstagereg|Val_Rm[30]       ; clk          ; clk         ; 1.000        ; -0.023     ; 9.308      ;
; -8.297 ; IF_Stage_Reg:ifstagereg|Instruction[12] ; ID_Stage_Reg:idstagereg|Val_Rm[2]        ; clk          ; clk         ; 1.000        ; -0.022     ; 9.307      ;
; -8.295 ; IF_Stage_Reg:ifstagereg|Instruction[1]  ; ID_Stage_Reg:idstagereg|Val_Rm[16]       ; clk          ; clk         ; 1.000        ; 0.002      ; 9.329      ;
; -8.294 ; IF_Stage_Reg:ifstagereg|Instruction[0]  ; ID_Stage_Reg:idstagereg|Val_Rm[18]       ; clk          ; clk         ; 1.000        ; -0.019     ; 9.307      ;
; -8.293 ; IF_Stage_Reg:ifstagereg|Instruction[12] ; ID_Stage_Reg:idstagereg|Val_Rm[26]       ; clk          ; clk         ; 1.000        ; -0.016     ; 9.309      ;
; -8.287 ; IF_Stage_Reg:ifstagereg|Instruction[1]  ; ID_Stage_Reg:idstagereg|Val_Rm[12]       ; clk          ; clk         ; 1.000        ; 0.000      ; 9.319      ;
; -8.283 ; IF_Stage_Reg:ifstagereg|Instruction[2]  ; ID_Stage_Reg:idstagereg|Val_Rm[31]       ; clk          ; clk         ; 1.000        ; -0.009     ; 9.306      ;
; -8.283 ; IF_Stage_Reg:ifstagereg|Instruction[12] ; ID_Stage_Reg:idstagereg|Val_Rm[11]       ; clk          ; clk         ; 1.000        ; -0.014     ; 9.301      ;
; -8.280 ; IF_Stage_Reg:ifstagereg|Instruction[0]  ; ID_Stage_Reg:idstagereg|Val_Rm[9]        ; clk          ; clk         ; 1.000        ; -0.018     ; 9.294      ;
; -8.279 ; ID_Stage_Reg:idstagereg|src2[3]         ; Status_Register:statusregister|Status[2] ; clk          ; clk         ; 0.500        ; -0.033     ; 8.778      ;
; -8.277 ; IF_Stage_Reg:ifstagereg|Instruction[2]  ; ID_Stage_Reg:idstagereg|Val_Rm[29]       ; clk          ; clk         ; 1.000        ; -0.002     ; 9.307      ;
; -8.277 ; IF_Stage_Reg:ifstagereg|Instruction[0]  ; ID_Stage_Reg:idstagereg|Val_Rm[27]       ; clk          ; clk         ; 1.000        ; -0.002     ; 9.307      ;
; -8.270 ; IF_Stage_Reg:ifstagereg|Instruction[13] ; ID_Stage_Reg:idstagereg|Val_Rm[25]       ; clk          ; clk         ; 1.000        ; -0.014     ; 9.288      ;
; -8.269 ; IF_Stage_Reg:ifstagereg|Instruction[0]  ; ID_Stage_Reg:idstagereg|Val_Rm[2]        ; clk          ; clk         ; 1.000        ; -0.021     ; 9.280      ;
; -8.269 ; IF_Stage_Reg:ifstagereg|Instruction[14] ; ID_Stage_Reg:idstagereg|Val_Rm[9]        ; clk          ; clk         ; 1.000        ; -0.018     ; 9.283      ;
; -8.268 ; IF_Stage_Reg:ifstagereg|Instruction[2]  ; ID_Stage_Reg:idstagereg|Val_Rm[30]       ; clk          ; clk         ; 1.000        ; -0.023     ; 9.277      ;
; -8.265 ; IF_Stage_Reg:ifstagereg|Instruction[0]  ; ID_Stage_Reg:idstagereg|Val_Rm[26]       ; clk          ; clk         ; 1.000        ; -0.015     ; 9.282      ;
; -8.263 ; IF_Stage_Reg:ifstagereg|Instruction[12] ; ID_Stage_Reg:idstagereg|Val_Rm[3]        ; clk          ; clk         ; 1.000        ; -0.020     ; 9.275      ;
; -8.263 ; IF_Stage_Reg:ifstagereg|Instruction[2]  ; ID_Stage_Reg:idstagereg|Val_Rm[18]       ; clk          ; clk         ; 1.000        ; -0.019     ; 9.276      ;
; -8.261 ; IF_Stage_Reg:ifstagereg|Instruction[3]  ; ID_Stage_Reg:idstagereg|Val_Rm[19]       ; clk          ; clk         ; 1.000        ; 0.005      ; 9.298      ;
; -8.255 ; IF_Stage_Reg:ifstagereg|Instruction[0]  ; ID_Stage_Reg:idstagereg|Val_Rm[11]       ; clk          ; clk         ; 1.000        ; -0.013     ; 9.274      ;
; -8.252 ; IF_Stage_Reg:ifstagereg|Instruction[1]  ; ID_Stage_Reg:idstagereg|Val_Rm[25]       ; clk          ; clk         ; 1.000        ; 0.002      ; 9.286      ;
; -8.249 ; IF_Stage_Reg:ifstagereg|Instruction[13] ; ID_Stage_Reg:idstagereg|Val_Rm[10]       ; clk          ; clk         ; 1.000        ; -0.014     ; 9.267      ;
; -8.246 ; IF_Stage_Reg:ifstagereg|Instruction[14] ; ID_Stage_Reg:idstagereg|Val_Rm[4]        ; clk          ; clk         ; 1.000        ; -0.019     ; 9.259      ;
; -8.246 ; IF_Stage_Reg:ifstagereg|Instruction[14] ; ID_Stage_Reg:idstagereg|Val_Rm[24]       ; clk          ; clk         ; 1.000        ; -0.019     ; 9.259      ;
; -8.246 ; IF_Stage_Reg:ifstagereg|Instruction[2]  ; ID_Stage_Reg:idstagereg|Val_Rm[27]       ; clk          ; clk         ; 1.000        ; -0.002     ; 9.276      ;
; -8.246 ; IF_Stage_Reg:ifstagereg|Instruction[14] ; ID_Stage_Reg:idstagereg|Val_Rm[3]        ; clk          ; clk         ; 1.000        ; -0.019     ; 9.259      ;
+--------+-----------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SRAM_clk'                                                                                                                    ;
+--------+-----------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -5.904 ; EXE_Stage_Reg:exestagereg|ALU_result[3] ; SRAM:sram|memory~9685  ; clk          ; SRAM_clk    ; 1.000        ; -0.007     ; 6.929      ;
; -5.887 ; EXE_Stage_Reg:exestagereg|ALU_result[3] ; SRAM:sram|memory~10709 ; clk          ; SRAM_clk    ; 1.000        ; -0.024     ; 6.895      ;
; -5.861 ; EXE_Stage_Reg:exestagereg|ALU_result[3] ; SRAM:sram|memory~6261  ; clk          ; SRAM_clk    ; 1.000        ; 0.014      ; 6.907      ;
; -5.843 ; EXE_Stage_Reg:exestagereg|ALU_result[2] ; SRAM:sram|memory~9685  ; clk          ; SRAM_clk    ; 1.000        ; -0.008     ; 6.867      ;
; -5.826 ; EXE_Stage_Reg:exestagereg|ALU_result[2] ; SRAM:sram|memory~10709 ; clk          ; SRAM_clk    ; 1.000        ; -0.025     ; 6.833      ;
; -5.816 ; EXE_Stage_Reg:exestagereg|ALU_result[4] ; SRAM:sram|memory~9685  ; clk          ; SRAM_clk    ; 1.000        ; -0.006     ; 6.842      ;
; -5.813 ; EXE_Stage_Reg:exestagereg|ALU_result[3] ; SRAM:sram|memory~15733 ; clk          ; SRAM_clk    ; 1.000        ; -0.030     ; 6.815      ;
; -5.800 ; EXE_Stage_Reg:exestagereg|ALU_result[2] ; SRAM:sram|memory~6261  ; clk          ; SRAM_clk    ; 1.000        ; 0.013      ; 6.845      ;
; -5.799 ; EXE_Stage_Reg:exestagereg|ALU_result[4] ; SRAM:sram|memory~10709 ; clk          ; SRAM_clk    ; 1.000        ; -0.023     ; 6.808      ;
; -5.798 ; EXE_Stage_Reg:exestagereg|ALU_result[3] ; SRAM:sram|memory~12245 ; clk          ; SRAM_clk    ; 1.000        ; -0.024     ; 6.806      ;
; -5.798 ; EXE_Stage_Reg:exestagereg|ALU_result[5] ; SRAM:sram|memory~9685  ; clk          ; SRAM_clk    ; 1.000        ; 0.009      ; 6.839      ;
; -5.781 ; EXE_Stage_Reg:exestagereg|ALU_result[5] ; SRAM:sram|memory~10709 ; clk          ; SRAM_clk    ; 1.000        ; -0.008     ; 6.805      ;
; -5.773 ; EXE_Stage_Reg:exestagereg|ALU_result[4] ; SRAM:sram|memory~6261  ; clk          ; SRAM_clk    ; 1.000        ; 0.015      ; 6.820      ;
; -5.755 ; EXE_Stage_Reg:exestagereg|ALU_result[5] ; SRAM:sram|memory~6261  ; clk          ; SRAM_clk    ; 1.000        ; 0.030      ; 6.817      ;
; -5.752 ; EXE_Stage_Reg:exestagereg|ALU_result[2] ; SRAM:sram|memory~15733 ; clk          ; SRAM_clk    ; 1.000        ; -0.031     ; 6.753      ;
; -5.746 ; EXE_Stage_Reg:exestagereg|ALU_result[3] ; SRAM:sram|memory~13813 ; clk          ; SRAM_clk    ; 1.000        ; -0.011     ; 6.767      ;
; -5.737 ; EXE_Stage_Reg:exestagereg|ALU_result[2] ; SRAM:sram|memory~12245 ; clk          ; SRAM_clk    ; 1.000        ; -0.025     ; 6.744      ;
; -5.725 ; EXE_Stage_Reg:exestagereg|ALU_result[4] ; SRAM:sram|memory~15733 ; clk          ; SRAM_clk    ; 1.000        ; -0.029     ; 6.728      ;
; -5.717 ; EXE_Stage_Reg:exestagereg|ALU_result[3] ; SRAM:sram|memory~9173  ; clk          ; SRAM_clk    ; 1.000        ; -0.019     ; 6.730      ;
; -5.710 ; EXE_Stage_Reg:exestagereg|ALU_result[4] ; SRAM:sram|memory~12245 ; clk          ; SRAM_clk    ; 1.000        ; -0.023     ; 6.719      ;
; -5.707 ; EXE_Stage_Reg:exestagereg|ALU_result[5] ; SRAM:sram|memory~15733 ; clk          ; SRAM_clk    ; 1.000        ; -0.014     ; 6.725      ;
; -5.692 ; EXE_Stage_Reg:exestagereg|ALU_result[5] ; SRAM:sram|memory~12245 ; clk          ; SRAM_clk    ; 1.000        ; -0.008     ; 6.716      ;
; -5.689 ; EXE_Stage_Reg:exestagereg|ALU_result[6] ; SRAM:sram|memory~10510 ; clk          ; SRAM_clk    ; 1.000        ; -0.013     ; 6.708      ;
; -5.689 ; EXE_Stage_Reg:exestagereg|ALU_result[6] ; SRAM:sram|memory~10512 ; clk          ; SRAM_clk    ; 1.000        ; -0.013     ; 6.708      ;
; -5.689 ; EXE_Stage_Reg:exestagereg|ALU_result[6] ; SRAM:sram|memory~10522 ; clk          ; SRAM_clk    ; 1.000        ; -0.013     ; 6.708      ;
; -5.689 ; EXE_Stage_Reg:exestagereg|ALU_result[6] ; SRAM:sram|memory~10526 ; clk          ; SRAM_clk    ; 1.000        ; -0.013     ; 6.708      ;
; -5.689 ; EXE_Stage_Reg:exestagereg|ALU_result[6] ; SRAM:sram|memory~10520 ; clk          ; SRAM_clk    ; 1.000        ; -0.013     ; 6.708      ;
; -5.689 ; EXE_Stage_Reg:exestagereg|ALU_result[6] ; SRAM:sram|memory~10516 ; clk          ; SRAM_clk    ; 1.000        ; -0.013     ; 6.708      ;
; -5.689 ; EXE_Stage_Reg:exestagereg|ALU_result[6] ; SRAM:sram|memory~10498 ; clk          ; SRAM_clk    ; 1.000        ; -0.013     ; 6.708      ;
; -5.689 ; EXE_Stage_Reg:exestagereg|ALU_result[6] ; SRAM:sram|memory~10518 ; clk          ; SRAM_clk    ; 1.000        ; -0.013     ; 6.708      ;
; -5.685 ; EXE_Stage_Reg:exestagereg|ALU_result[2] ; SRAM:sram|memory~13813 ; clk          ; SRAM_clk    ; 1.000        ; -0.012     ; 6.705      ;
; -5.678 ; EXE_Stage_Reg:exestagereg|ALU_result[3] ; SRAM:sram|memory~7637  ; clk          ; SRAM_clk    ; 1.000        ; -0.008     ; 6.702      ;
; -5.671 ; EXE_Stage_Reg:exestagereg|ALU_result[3] ; SRAM:sram|memory~13685 ; clk          ; SRAM_clk    ; 1.000        ; 0.000      ; 6.703      ;
; -5.664 ; EXE_Stage_Reg:exestagereg|ALU_result[2] ; SRAM:sram|memory~4953  ; clk          ; SRAM_clk    ; 1.000        ; -0.009     ; 6.687      ;
; -5.659 ; EXE_Stage_Reg:exestagereg|ALU_result[6] ; SRAM:sram|memory~14940 ; clk          ; SRAM_clk    ; 1.000        ; 0.006      ; 6.697      ;
; -5.658 ; EXE_Stage_Reg:exestagereg|ALU_result[3] ; SRAM:sram|memory~8661  ; clk          ; SRAM_clk    ; 1.000        ; -0.019     ; 6.671      ;
; -5.658 ; EXE_Stage_Reg:exestagereg|ALU_result[4] ; SRAM:sram|memory~13813 ; clk          ; SRAM_clk    ; 1.000        ; -0.010     ; 6.680      ;
; -5.656 ; EXE_Stage_Reg:exestagereg|ALU_result[2] ; SRAM:sram|memory~9173  ; clk          ; SRAM_clk    ; 1.000        ; -0.020     ; 6.668      ;
; -5.644 ; EXE_Stage_Reg:exestagereg|ALU_result[3] ; SRAM:sram|memory~10510 ; clk          ; SRAM_clk    ; 1.000        ; -0.032     ; 6.644      ;
; -5.644 ; EXE_Stage_Reg:exestagereg|ALU_result[3] ; SRAM:sram|memory~10512 ; clk          ; SRAM_clk    ; 1.000        ; -0.032     ; 6.644      ;
; -5.644 ; EXE_Stage_Reg:exestagereg|ALU_result[3] ; SRAM:sram|memory~10522 ; clk          ; SRAM_clk    ; 1.000        ; -0.032     ; 6.644      ;
; -5.644 ; EXE_Stage_Reg:exestagereg|ALU_result[3] ; SRAM:sram|memory~10526 ; clk          ; SRAM_clk    ; 1.000        ; -0.032     ; 6.644      ;
; -5.644 ; EXE_Stage_Reg:exestagereg|ALU_result[3] ; SRAM:sram|memory~10520 ; clk          ; SRAM_clk    ; 1.000        ; -0.032     ; 6.644      ;
; -5.644 ; EXE_Stage_Reg:exestagereg|ALU_result[3] ; SRAM:sram|memory~10516 ; clk          ; SRAM_clk    ; 1.000        ; -0.032     ; 6.644      ;
; -5.644 ; EXE_Stage_Reg:exestagereg|ALU_result[3] ; SRAM:sram|memory~10498 ; clk          ; SRAM_clk    ; 1.000        ; -0.032     ; 6.644      ;
; -5.644 ; EXE_Stage_Reg:exestagereg|ALU_result[3] ; SRAM:sram|memory~10518 ; clk          ; SRAM_clk    ; 1.000        ; -0.032     ; 6.644      ;
; -5.641 ; EXE_Stage_Reg:exestagereg|ALU_result[6] ; SRAM:sram|memory~14684 ; clk          ; SRAM_clk    ; 1.000        ; 0.004      ; 6.677      ;
; -5.640 ; EXE_Stage_Reg:exestagereg|ALU_result[5] ; SRAM:sram|memory~13813 ; clk          ; SRAM_clk    ; 1.000        ; 0.005      ; 6.677      ;
; -5.639 ; EXE_Stage_Reg:exestagereg|ALU_result[2] ; SRAM:sram|memory~121   ; clk          ; SRAM_clk    ; 1.000        ; -0.006     ; 6.665      ;
; -5.629 ; EXE_Stage_Reg:exestagereg|ALU_result[4] ; SRAM:sram|memory~9173  ; clk          ; SRAM_clk    ; 1.000        ; -0.018     ; 6.643      ;
; -5.623 ; EXE_Stage_Reg:exestagereg|ALU_result[8] ; SRAM:sram|memory~9685  ; clk          ; SRAM_clk    ; 1.000        ; -0.005     ; 6.650      ;
; -5.621 ; EXE_Stage_Reg:exestagereg|ALU_result[7] ; SRAM:sram|memory~14464 ; clk          ; SRAM_clk    ; 1.000        ; -0.021     ; 6.632      ;
; -5.620 ; EXE_Stage_Reg:exestagereg|ALU_result[7] ; SRAM:sram|memory~14336 ; clk          ; SRAM_clk    ; 1.000        ; -0.021     ; 6.631      ;
; -5.617 ; EXE_Stage_Reg:exestagereg|ALU_result[2] ; SRAM:sram|memory~7637  ; clk          ; SRAM_clk    ; 1.000        ; -0.009     ; 6.640      ;
; -5.616 ; EXE_Stage_Reg:exestagereg|ALU_result[7] ; SRAM:sram|memory~14400 ; clk          ; SRAM_clk    ; 1.000        ; -0.012     ; 6.636      ;
; -5.614 ; EXE_Stage_Reg:exestagereg|ALU_result[6] ; SRAM:sram|memory~4732  ; clk          ; SRAM_clk    ; 1.000        ; 0.029      ; 6.675      ;
; -5.611 ; EXE_Stage_Reg:exestagereg|ALU_result[5] ; SRAM:sram|memory~9173  ; clk          ; SRAM_clk    ; 1.000        ; -0.003     ; 6.640      ;
; -5.610 ; EXE_Stage_Reg:exestagereg|ALU_result[2] ; SRAM:sram|memory~13685 ; clk          ; SRAM_clk    ; 1.000        ; -0.001     ; 6.641      ;
; -5.610 ; EXE_Stage_Reg:exestagereg|ALU_result[9] ; SRAM:sram|memory~9685  ; clk          ; SRAM_clk    ; 1.000        ; -0.005     ; 6.637      ;
; -5.606 ; EXE_Stage_Reg:exestagereg|ALU_result[8] ; SRAM:sram|memory~10709 ; clk          ; SRAM_clk    ; 1.000        ; -0.022     ; 6.616      ;
; -5.605 ; EXE_Stage_Reg:exestagereg|ALU_result[2] ; SRAM:sram|memory~1945  ; clk          ; SRAM_clk    ; 1.000        ; -0.025     ; 6.612      ;
; -5.602 ; EXE_Stage_Reg:exestagereg|ALU_result[6] ; SRAM:sram|memory~10556 ; clk          ; SRAM_clk    ; 1.000        ; -0.002     ; 6.632      ;
; -5.598 ; EXE_Stage_Reg:exestagereg|ALU_result[2] ; SRAM:sram|memory~377   ; clk          ; SRAM_clk    ; 1.000        ; -0.006     ; 6.624      ;
; -5.598 ; EXE_Stage_Reg:exestagereg|ALU_result[7] ; SRAM:sram|memory~9728  ; clk          ; SRAM_clk    ; 1.000        ; -0.006     ; 6.624      ;
; -5.597 ; EXE_Stage_Reg:exestagereg|ALU_result[2] ; SRAM:sram|memory~8661  ; clk          ; SRAM_clk    ; 1.000        ; -0.020     ; 6.609      ;
; -5.594 ; EXE_Stage_Reg:exestagereg|ALU_result[9] ; SRAM:sram|memory~4953  ; clk          ; SRAM_clk    ; 1.000        ; -0.006     ; 6.620      ;
; -5.593 ; EXE_Stage_Reg:exestagereg|ALU_result[9] ; SRAM:sram|memory~10709 ; clk          ; SRAM_clk    ; 1.000        ; -0.022     ; 6.603      ;
; -5.591 ; EXE_Stage_Reg:exestagereg|ALU_result[6] ; SRAM:sram|memory~14780 ; clk          ; SRAM_clk    ; 1.000        ; 0.019      ; 6.642      ;
; -5.590 ; EXE_Stage_Reg:exestagereg|ALU_result[6] ; SRAM:sram|memory~15292 ; clk          ; SRAM_clk    ; 1.000        ; 0.019      ; 6.641      ;
; -5.590 ; EXE_Stage_Reg:exestagereg|ALU_result[4] ; SRAM:sram|memory~7637  ; clk          ; SRAM_clk    ; 1.000        ; -0.007     ; 6.615      ;
; -5.583 ; EXE_Stage_Reg:exestagereg|ALU_result[4] ; SRAM:sram|memory~13685 ; clk          ; SRAM_clk    ; 1.000        ; 0.001      ; 6.616      ;
; -5.581 ; EXE_Stage_Reg:exestagereg|ALU_result[6] ; SRAM:sram|memory~14396 ; clk          ; SRAM_clk    ; 1.000        ; 0.026      ; 6.639      ;
; -5.580 ; EXE_Stage_Reg:exestagereg|ALU_result[3] ; SRAM:sram|memory~10165 ; clk          ; SRAM_clk    ; 1.000        ; -0.021     ; 6.591      ;
; -5.580 ; EXE_Stage_Reg:exestagereg|ALU_result[8] ; SRAM:sram|memory~6261  ; clk          ; SRAM_clk    ; 1.000        ; 0.016      ; 6.628      ;
; -5.576 ; EXE_Stage_Reg:exestagereg|ALU_result[7] ; SRAM:sram|memory~10510 ; clk          ; SRAM_clk    ; 1.000        ; -0.031     ; 6.577      ;
; -5.576 ; EXE_Stage_Reg:exestagereg|ALU_result[7] ; SRAM:sram|memory~10512 ; clk          ; SRAM_clk    ; 1.000        ; -0.031     ; 6.577      ;
; -5.576 ; EXE_Stage_Reg:exestagereg|ALU_result[7] ; SRAM:sram|memory~10522 ; clk          ; SRAM_clk    ; 1.000        ; -0.031     ; 6.577      ;
; -5.576 ; EXE_Stage_Reg:exestagereg|ALU_result[7] ; SRAM:sram|memory~10526 ; clk          ; SRAM_clk    ; 1.000        ; -0.031     ; 6.577      ;
; -5.576 ; EXE_Stage_Reg:exestagereg|ALU_result[7] ; SRAM:sram|memory~10520 ; clk          ; SRAM_clk    ; 1.000        ; -0.031     ; 6.577      ;
; -5.576 ; EXE_Stage_Reg:exestagereg|ALU_result[7] ; SRAM:sram|memory~10516 ; clk          ; SRAM_clk    ; 1.000        ; -0.031     ; 6.577      ;
; -5.576 ; EXE_Stage_Reg:exestagereg|ALU_result[7] ; SRAM:sram|memory~10498 ; clk          ; SRAM_clk    ; 1.000        ; -0.031     ; 6.577      ;
; -5.576 ; EXE_Stage_Reg:exestagereg|ALU_result[7] ; SRAM:sram|memory~10518 ; clk          ; SRAM_clk    ; 1.000        ; -0.031     ; 6.577      ;
; -5.575 ; EXE_Stage_Reg:exestagereg|ALU_result[3] ; SRAM:sram|memory~13397 ; clk          ; SRAM_clk    ; 1.000        ; 0.011      ; 6.618      ;
; -5.573 ; EXE_Stage_Reg:exestagereg|ALU_result[6] ; SRAM:sram|memory~15196 ; clk          ; SRAM_clk    ; 1.000        ; -0.020     ; 6.585      ;
; -5.572 ; EXE_Stage_Reg:exestagereg|ALU_result[5] ; SRAM:sram|memory~7637  ; clk          ; SRAM_clk    ; 1.000        ; 0.008      ; 6.612      ;
; -5.571 ; EXE_Stage_Reg:exestagereg|ALU_result[7] ; SRAM:sram|memory~14940 ; clk          ; SRAM_clk    ; 1.000        ; -0.012     ; 6.591      ;
; -5.570 ; EXE_Stage_Reg:exestagereg|ALU_result[4] ; SRAM:sram|memory~8661  ; clk          ; SRAM_clk    ; 1.000        ; -0.018     ; 6.584      ;
; -5.569 ; EXE_Stage_Reg:exestagereg|ALU_result[9] ; SRAM:sram|memory~121   ; clk          ; SRAM_clk    ; 1.000        ; -0.003     ; 6.598      ;
; -5.568 ; EXE_Stage_Reg:exestagereg|ALU_result[2] ; SRAM:sram|memory~4185  ; clk          ; SRAM_clk    ; 1.000        ; -0.015     ; 6.585      ;
; -5.567 ; EXE_Stage_Reg:exestagereg|ALU_result[9] ; SRAM:sram|memory~6261  ; clk          ; SRAM_clk    ; 1.000        ; 0.016      ; 6.615      ;
; -5.565 ; EXE_Stage_Reg:exestagereg|ALU_result[7] ; SRAM:sram|memory~10112 ; clk          ; SRAM_clk    ; 1.000        ; -0.012     ; 6.585      ;
; -5.565 ; EXE_Stage_Reg:exestagereg|ALU_result[5] ; SRAM:sram|memory~13685 ; clk          ; SRAM_clk    ; 1.000        ; 0.016      ; 6.613      ;
; -5.563 ; EXE_Stage_Reg:exestagereg|ALU_result[7] ; SRAM:sram|memory~10240 ; clk          ; SRAM_clk    ; 1.000        ; 0.003      ; 6.598      ;
; -5.561 ; EXE_Stage_Reg:exestagereg|ALU_result[6] ; SRAM:sram|memory~14716 ; clk          ; SRAM_clk    ; 1.000        ; 0.007      ; 6.600      ;
; -5.560 ; EXE_Stage_Reg:exestagereg|ALU_result[3] ; SRAM:sram|memory~1877  ; clk          ; SRAM_clk    ; 1.000        ; 0.004      ; 6.596      ;
; -5.558 ; EXE_Stage_Reg:exestagereg|ALU_result[2] ; SRAM:sram|memory~2617  ; clk          ; SRAM_clk    ; 1.000        ; -0.017     ; 6.573      ;
; -5.555 ; EXE_Stage_Reg:exestagereg|ALU_result[6] ; SRAM:sram|memory~13020 ; clk          ; SRAM_clk    ; 1.000        ; 0.003      ; 6.590      ;
; -5.554 ; EXE_Stage_Reg:exestagereg|ALU_result[6] ; SRAM:sram|memory~11868 ; clk          ; SRAM_clk    ; 1.000        ; -0.008     ; 6.578      ;
; -5.553 ; EXE_Stage_Reg:exestagereg|ALU_result[7] ; SRAM:sram|memory~14684 ; clk          ; SRAM_clk    ; 1.000        ; -0.014     ; 6.571      ;
; -5.552 ; EXE_Stage_Reg:exestagereg|ALU_result[6] ; SRAM:sram|memory~8252  ; clk          ; SRAM_clk    ; 1.000        ; 0.001      ; 6.585      ;
+--------+-----------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                      ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; SRAM_Controller:sramcontroller|clk_counter[0] ; SRAM_Controller:sramcontroller|clk_counter[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SRAM_Controller:sramcontroller|clk_counter[1] ; SRAM_Controller:sramcontroller|clk_counter[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SRAM_Controller:sramcontroller|clk_counter[2] ; SRAM_Controller:sramcontroller|clk_counter[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; IF_Stage_Reg:ifstagereg|Instruction[17]       ; IF_Stage_Reg:ifstagereg|Instruction[17]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; IF_Stage_Reg:ifstagereg|Instruction[18]       ; IF_Stage_Reg:ifstagereg|Instruction[18]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; IF_Stage_Reg:ifstagereg|Instruction[19]       ; IF_Stage_Reg:ifstagereg|Instruction[19]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.236 ; IF_Stage_Reg:ifstagereg|PC[6]                 ; ID_Stage_Reg:idstagereg|PC[6]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.388      ;
; 0.243 ; IF_Stage_Reg:ifstagereg|PC[5]                 ; ID_Stage_Reg:idstagereg|PC[5]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; SRAM_Controller:sramcontroller|clk_counter[0] ; SRAM_Controller:sramcontroller|clk_counter[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; SRAM_Controller:sramcontroller|clk_counter[0] ; SRAM_Controller:sramcontroller|clk_counter[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.280 ; ID_Stage_Reg:idstagereg|B                     ; ID_Stage_Reg:idstagereg|PC[7]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.432      ;
; 0.281 ; ID_Stage_Reg:idstagereg|B                     ; ID_Stage_Reg:idstagereg|PC[2]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.433      ;
; 0.281 ; ID_Stage_Reg:idstagereg|B                     ; ID_Stage_Reg:idstagereg|Signed_imm_24[14]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.433      ;
; 0.294 ; EXE_Stage_Reg:exestagereg|Val_Rm[7]           ; MEM_Stage_Reg:memstagereg|MEM_result[7]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.446      ;
; 0.324 ; IF_Stage_Reg:ifstagereg|Instruction[4]        ; ID_Stage_Reg:idstagereg|Shift_operand[4]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.476      ;
; 0.327 ; EXE_Stage_Reg:exestagereg|ALU_result[30]      ; MEM_Stage_Reg:memstagereg|ALU_result[30]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.479      ;
; 0.329 ; EXE_Stage_Reg:exestagereg|WB_en               ; MEM_Stage_Reg:memstagereg|WB_EN               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.481      ;
; 0.330 ; EXE_Stage_Reg:exestagereg|ALU_result[22]      ; MEM_Stage_Reg:memstagereg|ALU_result[22]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.482      ;
; 0.336 ; IF_Stage_Reg:ifstagereg|Instruction[15]       ; ID_Stage_Reg:idstagereg|Signed_imm_24[15]     ; clk          ; clk         ; 0.000        ; -0.002     ; 0.486      ;
; 0.359 ; EXE_Stage_Reg:exestagereg|Val_Rm[20]          ; MEM_Stage_Reg:memstagereg|MEM_result[20]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.361 ; EXE_Stage_Reg:exestagereg|Val_Rm[29]          ; MEM_Stage_Reg:memstagereg|MEM_result[29]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; EXE_Stage_Reg:exestagereg|Val_Rm[2]           ; MEM_Stage_Reg:memstagereg|MEM_result[2]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.365 ; EXE_Stage_Reg:exestagereg|Val_Rm[5]           ; MEM_Stage_Reg:memstagereg|MEM_result[5]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.369 ; EXE_Stage_Reg:exestagereg|Val_Rm[15]          ; MEM_Stage_Reg:memstagereg|MEM_result[15]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.372 ; SRAM_Controller:sramcontroller|clk_counter[1] ; SRAM_Controller:sramcontroller|clk_counter[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.384 ; IF_Stage_Reg:ifstagereg|Instruction[3]        ; ID_Stage_Reg:idstagereg|Shift_operand[3]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.536      ;
; 0.386 ; EXE_Stage_Reg:exestagereg|MEM_W_EN            ; MEM_Stage_Reg:memstagereg|MEM_result[28]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.538      ;
; 0.388 ; ID_Stage_Reg:idstagereg|B                     ; IF_Stage_Reg:ifstagereg|Instruction[18]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.540      ;
; 0.393 ; EXE_Stage_Reg:exestagereg|MEM_R_EN            ; MEM_Stage_Reg:memstagereg|MEM_result[28]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.545      ;
; 0.401 ; IF_Stage:ifstage|PCreg[7]                     ; IF_Stage_Reg:ifstagereg|Instruction[12]       ; clk          ; clk         ; 0.000        ; 0.013      ; 0.566      ;
; 0.410 ; EXE_Stage_Reg:exestagereg|ALU_result[29]      ; MEM_Stage_Reg:memstagereg|ALU_result[29]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.562      ;
; 0.410 ; EXE_Stage_Reg:exestagereg|ALU_result[14]      ; MEM_Stage_Reg:memstagereg|ALU_result[14]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.562      ;
; 0.411 ; IF_Stage:ifstage|PCreg[3]                     ; IF_Stage_Reg:ifstagereg|Instruction[27]       ; clk          ; clk         ; 0.000        ; 0.002      ; 0.565      ;
; 0.418 ; EXE_Stage_Reg:exestagereg|ALU_result[16]      ; MEM_Stage_Reg:memstagereg|ALU_result[16]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.570      ;
; 0.423 ; EXE_Stage_Reg:exestagereg|Dest[2]             ; MEM_Stage_Reg:memstagereg|Dest[2]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.575      ;
; 0.427 ; EXE_Stage_Reg:exestagereg|ALU_result[12]      ; MEM_Stage_Reg:memstagereg|ALU_result[12]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.579      ;
; 0.427 ; EXE_Stage_Reg:exestagereg|ALU_result[31]      ; MEM_Stage_Reg:memstagereg|ALU_result[31]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.579      ;
; 0.429 ; ID_Stage_Reg:idstagereg|PC[3]                 ; IF_Stage:ifstage|PCreg[3]                     ; clk          ; clk         ; 0.000        ; -0.002     ; 0.579      ;
; 0.430 ; EXE_Stage_Reg:exestagereg|ALU_result[10]      ; MEM_Stage_Reg:memstagereg|ALU_result[10]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.582      ;
; 0.436 ; IF_Stage:ifstage|PCreg[2]                     ; IF_Stage_Reg:ifstagereg|Instruction[31]       ; clk          ; clk         ; 0.000        ; 0.002      ; 0.590      ;
; 0.439 ; IF_Stage:ifstage|PCreg[4]                     ; IF_Stage_Reg:ifstagereg|Instruction[4]        ; clk          ; clk         ; 0.000        ; 0.013      ; 0.604      ;
; 0.442 ; IF_Stage_Reg:ifstagereg|Instruction[1]        ; ID_Stage_Reg:idstagereg|Shift_operand[1]      ; clk          ; clk         ; 0.000        ; 0.013      ; 0.607      ;
; 0.449 ; IF_Stage_Reg:ifstagereg|PC[4]                 ; ID_Stage_Reg:idstagereg|PC[4]                 ; clk          ; clk         ; 0.000        ; 0.002      ; 0.603      ;
; 0.451 ; ID_Stage_Reg:idstagereg|PC[4]                 ; IF_Stage:ifstage|PCreg[4]                     ; clk          ; clk         ; 0.000        ; -0.002     ; 0.601      ;
; 0.452 ; ID_Stage_Reg:idstagereg|PC[5]                 ; IF_Stage:ifstage|PCreg[5]                     ; clk          ; clk         ; 0.000        ; -0.002     ; 0.602      ;
; 0.459 ; ID_Stage_Reg:idstagereg|B                     ; ID_Stage_Reg:idstagereg|Val_Rm[17]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.611      ;
; 0.459 ; ID_Stage_Reg:idstagereg|B                     ; ID_Stage_Reg:idstagereg|Val_Rm[14]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.611      ;
; 0.461 ; ID_Stage_Reg:idstagereg|PC[7]                 ; IF_Stage:ifstage|PCreg[7]                     ; clk          ; clk         ; 0.000        ; 0.001      ; 0.614      ;
; 0.465 ; SRAM_Controller:sramcontroller|clk_counter[2] ; SRAM_Controller:sramcontroller|ps             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.617      ;
; 0.467 ; ID_Stage_Reg:idstagereg|B                     ; ID_Stage_Reg:idstagereg|PC[3]                 ; clk          ; clk         ; 0.000        ; 0.003      ; 0.622      ;
; 0.469 ; ID_Stage_Reg:idstagereg|B                     ; IF_Stage_Reg:ifstagereg|PC[5]                 ; clk          ; clk         ; 0.000        ; 0.003      ; 0.624      ;
; 0.469 ; ID_Stage_Reg:idstagereg|B                     ; ID_Stage_Reg:idstagereg|PC[4]                 ; clk          ; clk         ; 0.000        ; 0.003      ; 0.624      ;
; 0.472 ; ID_Stage_Reg:idstagereg|B                     ; IF_Stage_Reg:ifstagereg|PC[4]                 ; clk          ; clk         ; 0.000        ; 0.001      ; 0.625      ;
; 0.472 ; IF_Stage_Reg:ifstagereg|Instruction[14]       ; ID_Stage_Reg:idstagereg|Signed_imm_24[14]     ; clk          ; clk         ; 0.000        ; -0.013     ; 0.611      ;
; 0.473 ; ID_Stage_Reg:idstagereg|B                     ; IF_Stage_Reg:ifstagereg|PC[7]                 ; clk          ; clk         ; 0.000        ; 0.001      ; 0.626      ;
; 0.475 ; ID_Stage_Reg:idstagereg|B                     ; IF_Stage_Reg:ifstagereg|PC[3]                 ; clk          ; clk         ; 0.000        ; 0.001      ; 0.628      ;
; 0.476 ; ID_Stage_Reg:idstagereg|B                     ; IF_Stage_Reg:ifstagereg|PC[2]                 ; clk          ; clk         ; 0.000        ; 0.001      ; 0.629      ;
; 0.496 ; IF_Stage_Reg:ifstagereg|PC[3]                 ; ID_Stage_Reg:idstagereg|PC[3]                 ; clk          ; clk         ; 0.000        ; 0.002      ; 0.650      ;
; 0.501 ; ID_Stage_Reg:idstagereg|B                     ; ID_Stage_Reg:idstagereg|Shift_operand[1]      ; clk          ; clk         ; 0.000        ; 0.011      ; 0.664      ;
; 0.507 ; EXE_Stage_Reg:exestagereg|ALU_result[25]      ; EXE_Stage_Reg:exestagereg|Val_Rm[25]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.659      ;
; 0.510 ; IF_Stage:ifstage|PCreg[4]                     ; IF_Stage_Reg:ifstagereg|Instruction[23]       ; clk          ; clk         ; 0.000        ; 0.002      ; 0.664      ;
; 0.511 ; EXE_Stage_Reg:exestagereg|ALU_result[17]      ; MEM_Stage_Reg:memstagereg|ALU_result[17]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.515 ; EXE_Stage_Reg:exestagereg|Val_Rm[25]          ; MEM_Stage_Reg:memstagereg|MEM_result[25]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.667      ;
; 0.515 ; IF_Stage:ifstage|PCreg[5]                     ; IF_Stage_Reg:ifstagereg|Instruction[31]       ; clk          ; clk         ; 0.000        ; 0.002      ; 0.669      ;
; 0.517 ; IF_Stage:ifstage|PCreg[5]                     ; IF_Stage_Reg:ifstagereg|Instruction[27]       ; clk          ; clk         ; 0.000        ; 0.002      ; 0.671      ;
; 0.521 ; EXE_Stage_Reg:exestagereg|Dest[3]             ; MEM_Stage_Reg:memstagereg|Dest[3]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.673      ;
; 0.523 ; IF_Stage_Reg:ifstagereg|Instruction[26]       ; ID_Stage_Reg:idstagereg|S                     ; clk          ; clk         ; 0.000        ; 0.009      ; 0.684      ;
; 0.523 ; EXE_Stage_Reg:exestagereg|ALU_result[20]      ; MEM_Stage_Reg:memstagereg|ALU_result[20]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.675      ;
; 0.529 ; IF_Stage_Reg:ifstagereg|Instruction[26]       ; ID_Stage_Reg:idstagereg|EXE_CMD[3]            ; clk          ; clk         ; 0.000        ; 0.009      ; 0.690      ;
; 0.530 ; EXE_Stage_Reg:exestagereg|ALU_result[16]      ; EXE_Stage_Reg:exestagereg|Val_Rm[16]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.682      ;
; 0.533 ; IF_Stage_Reg:ifstagereg|Instruction[26]       ; ID_Stage_Reg:idstagereg|EXE_CMD[0]            ; clk          ; clk         ; 0.000        ; 0.009      ; 0.694      ;
; 0.533 ; IF_Stage:ifstage|PCreg[3]                     ; IF_Stage_Reg:ifstagereg|Instruction[4]        ; clk          ; clk         ; 0.000        ; 0.013      ; 0.698      ;
; 0.534 ; IF_Stage_Reg:ifstagereg|Instruction[26]       ; ID_Stage_Reg:idstagereg|EXE_CMD[2]            ; clk          ; clk         ; 0.000        ; 0.009      ; 0.695      ;
; 0.535 ; EXE_Stage_Reg:exestagereg|ALU_result[21]      ; EXE_Stage_Reg:exestagereg|Val_Rm[21]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.687      ;
; 0.536 ; EXE_Stage_Reg:exestagereg|ALU_result[19]      ; MEM_Stage_Reg:memstagereg|ALU_result[19]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.688      ;
; 0.540 ; IF_Stage:ifstage|PCreg[2]                     ; IF_Stage_Reg:ifstagereg|Instruction[25]       ; clk          ; clk         ; 0.000        ; 0.010      ; 0.702      ;
; 0.545 ; IF_Stage:ifstage|PCreg[2]                     ; IF_Stage_Reg:ifstagereg|Instruction[22]       ; clk          ; clk         ; 0.000        ; 0.010      ; 0.707      ;
; 0.546 ; IF_Stage_Reg:ifstagereg|PC[7]                 ; ID_Stage_Reg:idstagereg|PC[7]                 ; clk          ; clk         ; 0.000        ; -0.001     ; 0.697      ;
; 0.551 ; IF_Stage:ifstage|PCreg[4]                     ; IF_Stage_Reg:ifstagereg|Instruction[29]       ; clk          ; clk         ; 0.000        ; -0.005     ; 0.698      ;
; 0.552 ; MEM_Stage_Reg:memstagereg|ALU_result[21]      ; EXE_Stage_Reg:exestagereg|Val_Rm[21]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.704      ;
; 0.554 ; IF_Stage:ifstage|PCreg[2]                     ; IF_Stage_Reg:ifstagereg|Instruction[12]       ; clk          ; clk         ; 0.000        ; 0.013      ; 0.719      ;
; 0.555 ; IF_Stage_Reg:ifstagereg|Instruction[6]        ; ID_Stage_Reg:idstagereg|Shift_operand[6]      ; clk          ; clk         ; 0.000        ; 0.020      ; 0.727      ;
; 0.555 ; MEM_Stage_Reg:memstagereg|ALU_result[12]      ; EXE_Stage_Reg:exestagereg|Val_Rm[12]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.707      ;
; 0.555 ; IF_Stage:ifstage|PCreg[4]                     ; IF_Stage_Reg:ifstagereg|Instruction[27]       ; clk          ; clk         ; 0.000        ; 0.002      ; 0.709      ;
; 0.556 ; MEM_Stage_Reg:memstagereg|ALU_result[16]      ; EXE_Stage_Reg:exestagereg|Val_Rm[16]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.708      ;
; 0.557 ; IF_Stage:ifstage|PCreg[7]                     ; IF_Stage_Reg:ifstagereg|Instruction[15]       ; clk          ; clk         ; 0.000        ; -0.005     ; 0.704      ;
; 0.557 ; IF_Stage:ifstage|PCreg[4]                     ; IF_Stage_Reg:ifstagereg|Instruction[10]       ; clk          ; clk         ; 0.000        ; -0.005     ; 0.704      ;
; 0.557 ; IF_Stage:ifstage|PCreg[7]                     ; IF_Stage_Reg:ifstagereg|Instruction[8]        ; clk          ; clk         ; 0.000        ; -0.005     ; 0.704      ;
; 0.557 ; MEM_Stage_Reg:memstagereg|ALU_result[10]      ; EXE_Stage_Reg:exestagereg|Val_Rm[10]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.709      ;
; 0.559 ; EXE_Stage_Reg:exestagereg|ALU_result[13]      ; MEM_Stage_Reg:memstagereg|ALU_result[13]      ; clk          ; clk         ; 0.000        ; 0.017      ; 0.728      ;
; 0.562 ; IF_Stage_Reg:ifstagereg|PC[2]                 ; ID_Stage_Reg:idstagereg|PC[2]                 ; clk          ; clk         ; 0.000        ; -0.001     ; 0.713      ;
; 0.566 ; ID_Stage_Reg:idstagereg|PC[6]                 ; IF_Stage:ifstage|PCreg[6]                     ; clk          ; clk         ; 0.000        ; -0.012     ; 0.706      ;
; 0.566 ; IF_Stage:ifstage|PCreg[4]                     ; IF_Stage_Reg:ifstagereg|Instruction[11]       ; clk          ; clk         ; 0.000        ; -0.007     ; 0.711      ;
; 0.567 ; ID_Stage_Reg:idstagereg|PC[3]                 ; IF_Stage:ifstage|PCreg[4]                     ; clk          ; clk         ; 0.000        ; -0.002     ; 0.717      ;
; 0.569 ; EXE_Stage_Reg:exestagereg|ALU_result[10]      ; EXE_Stage_Reg:exestagereg|Val_Rm[10]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.721      ;
; 0.574 ; IF_Stage:ifstage|PCreg[7]                     ; IF_Stage_Reg:ifstagereg|Instruction[11]       ; clk          ; clk         ; 0.000        ; -0.007     ; 0.719      ;
; 0.580 ; IF_Stage:ifstage|PCreg[6]                     ; IF_Stage_Reg:ifstagereg|Instruction[6]        ; clk          ; clk         ; 0.000        ; -0.007     ; 0.725      ;
; 0.580 ; IF_Stage:ifstage|PCreg[6]                     ; IF_Stage_Reg:ifstagereg|Instruction[30]       ; clk          ; clk         ; 0.000        ; -0.007     ; 0.725      ;
; 0.583 ; IF_Stage:ifstage|PCreg[6]                     ; IF_Stage_Reg:ifstagereg|Instruction[3]        ; clk          ; clk         ; 0.000        ; -0.007     ; 0.728      ;
; 0.584 ; IF_Stage:ifstage|PCreg[3]                     ; IF_Stage_Reg:ifstagereg|Instruction[13]       ; clk          ; clk         ; 0.000        ; 0.013      ; 0.749      ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SRAM_clk'                                                                                                                    ;
+-------+-----------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.741 ; EXE_Stage_Reg:exestagereg|Val_Rm[7]     ; SRAM:sram|memory~16359 ; clk          ; SRAM_clk    ; 0.000        ; 0.028      ; 0.921      ;
; 0.768 ; EXE_Stage_Reg:exestagereg|Val_Rm[25]    ; SRAM:sram|memory~16377 ; clk          ; SRAM_clk    ; 0.000        ; 0.001      ; 0.921      ;
; 0.792 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~1532  ; clk          ; SRAM_clk    ; 0.000        ; 0.013      ; 0.957      ;
; 0.812 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~16380 ; clk          ; SRAM_clk    ; 0.000        ; 0.011      ; 0.975      ;
; 0.816 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~7484  ; clk          ; SRAM_clk    ; 0.000        ; -0.001     ; 0.967      ;
; 0.820 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~1116  ; clk          ; SRAM_clk    ; 0.000        ; 0.010      ; 0.982      ;
; 0.896 ; EXE_Stage_Reg:exestagereg|Val_Rm[3]     ; SRAM:sram|memory~16355 ; clk          ; SRAM_clk    ; 0.000        ; -0.023     ; 1.025      ;
; 0.910 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~5756  ; clk          ; SRAM_clk    ; 0.000        ; -0.003     ; 1.059      ;
; 0.910 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~6012  ; clk          ; SRAM_clk    ; 0.000        ; -0.003     ; 1.059      ;
; 0.911 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~2556  ; clk          ; SRAM_clk    ; 0.000        ; 0.013      ; 1.076      ;
; 0.913 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~508   ; clk          ; SRAM_clk    ; 0.000        ; 0.013      ; 1.078      ;
; 0.915 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~6332  ; clk          ; SRAM_clk    ; 0.000        ; 0.017      ; 1.084      ;
; 0.920 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~7676  ; clk          ; SRAM_clk    ; 0.000        ; 0.001      ; 1.073      ;
; 0.928 ; EXE_Stage_Reg:exestagereg|ALU_result[5] ; SRAM:sram|memory~16361 ; clk          ; SRAM_clk    ; 0.000        ; 0.001      ; 1.081      ;
; 0.936 ; EXE_Stage_Reg:exestagereg|Val_Rm[20]    ; SRAM:sram|memory~4916  ; clk          ; SRAM_clk    ; 0.000        ; 0.014      ; 1.102      ;
; 0.951 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~4892  ; clk          ; SRAM_clk    ; 0.000        ; 0.020      ; 1.123      ;
; 0.954 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~9564  ; clk          ; SRAM_clk    ; 0.000        ; -0.008     ; 1.098      ;
; 0.954 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~7132  ; clk          ; SRAM_clk    ; 0.000        ; -0.008     ; 1.098      ;
; 0.961 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~3196  ; clk          ; SRAM_clk    ; 0.000        ; 0.008      ; 1.121      ;
; 0.962 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~3324  ; clk          ; SRAM_clk    ; 0.000        ; 0.008      ; 1.122      ;
; 0.963 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~7100  ; clk          ; SRAM_clk    ; 0.000        ; -0.018     ; 1.097      ;
; 0.963 ; EXE_Stage_Reg:exestagereg|Val_Rm[5]     ; SRAM:sram|memory~16357 ; clk          ; SRAM_clk    ; 0.000        ; -0.005     ; 1.110      ;
; 0.964 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~956   ; clk          ; SRAM_clk    ; 0.000        ; -0.018     ; 1.098      ;
; 0.977 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~3516  ; clk          ; SRAM_clk    ; 0.000        ; -0.029     ; 1.100      ;
; 0.977 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~3580  ; clk          ; SRAM_clk    ; 0.000        ; -0.029     ; 1.100      ;
; 0.988 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~2108  ; clk          ; SRAM_clk    ; 0.000        ; 0.009      ; 1.149      ;
; 0.989 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~4284  ; clk          ; SRAM_clk    ; 0.000        ; 0.009      ; 1.150      ;
; 0.991 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~3004  ; clk          ; SRAM_clk    ; 0.000        ; 0.010      ; 1.153      ;
; 1.002 ; EXE_Stage_Reg:exestagereg|Val_Rm[9]     ; SRAM:sram|memory~16361 ; clk          ; SRAM_clk    ; 0.000        ; 0.002      ; 1.156      ;
; 1.003 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~4060  ; clk          ; SRAM_clk    ; 0.000        ; 0.010      ; 1.165      ;
; 1.003 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~8156  ; clk          ; SRAM_clk    ; 0.000        ; 0.010      ; 1.165      ;
; 1.005 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~380   ; clk          ; SRAM_clk    ; 0.000        ; 0.009      ; 1.166      ;
; 1.013 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~188   ; clk          ; SRAM_clk    ; 0.000        ; 0.007      ; 1.172      ;
; 1.015 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~2236  ; clk          ; SRAM_clk    ; 0.000        ; 0.007      ; 1.174      ;
; 1.021 ; EXE_Stage_Reg:exestagereg|Val_Rm[25]    ; SRAM:sram|memory~15321 ; clk          ; SRAM_clk    ; 0.000        ; 0.000      ; 1.173      ;
; 1.021 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~1436  ; clk          ; SRAM_clk    ; 0.000        ; 0.007      ; 1.180      ;
; 1.023 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~3484  ; clk          ; SRAM_clk    ; 0.000        ; 0.007      ; 1.182      ;
; 1.027 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~4796  ; clk          ; SRAM_clk    ; 0.000        ; -0.001     ; 1.178      ;
; 1.035 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~10076 ; clk          ; SRAM_clk    ; 0.000        ; -0.009     ; 1.178      ;
; 1.037 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~796   ; clk          ; SRAM_clk    ; 0.000        ; 0.020      ; 1.209      ;
; 1.037 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~2652  ; clk          ; SRAM_clk    ; 0.000        ; -0.015     ; 1.174      ;
; 1.040 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~5244  ; clk          ; SRAM_clk    ; 0.000        ; -0.024     ; 1.168      ;
; 1.040 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~5500  ; clk          ; SRAM_clk    ; 0.000        ; -0.024     ; 1.168      ;
; 1.041 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~2844  ; clk          ; SRAM_clk    ; 0.000        ; 0.020      ; 1.213      ;
; 1.042 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~316   ; clk          ; SRAM_clk    ; 0.000        ; 0.001      ; 1.195      ;
; 1.043 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~2748  ; clk          ; SRAM_clk    ; 0.000        ; 0.001      ; 1.196      ;
; 1.045 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~4412  ; clk          ; SRAM_clk    ; 0.000        ; 0.001      ; 1.198      ;
; 1.046 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~6844  ; clk          ; SRAM_clk    ; 0.000        ; 0.001      ; 1.199      ;
; 1.047 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~252   ; clk          ; SRAM_clk    ; 0.000        ; 0.018      ; 1.217      ;
; 1.053 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~3452  ; clk          ; SRAM_clk    ; 0.000        ; 0.016      ; 1.221      ;
; 1.055 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~5596  ; clk          ; SRAM_clk    ; 0.000        ; 0.016      ; 1.223      ;
; 1.057 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~2300  ; clk          ; SRAM_clk    ; 0.000        ; 0.006      ; 1.215      ;
; 1.060 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~7612  ; clk          ; SRAM_clk    ; 0.000        ; -0.001     ; 1.211      ;
; 1.064 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~6460  ; clk          ; SRAM_clk    ; 0.000        ; 0.013      ; 1.229      ;
; 1.077 ; EXE_Stage_Reg:exestagereg|Val_Rm[25]    ; SRAM:sram|memory~12249 ; clk          ; SRAM_clk    ; 0.000        ; 0.002      ; 1.231      ;
; 1.078 ; EXE_Stage_Reg:exestagereg|Val_Rm[25]    ; SRAM:sram|memory~11225 ; clk          ; SRAM_clk    ; 0.000        ; 0.002      ; 1.232      ;
; 1.082 ; EXE_Stage_Reg:exestagereg|Val_Rm[7]     ; SRAM:sram|memory~199   ; clk          ; SRAM_clk    ; 0.000        ; 0.023      ; 1.257      ;
; 1.084 ; EXE_Stage_Reg:exestagereg|Val_Rm[7]     ; SRAM:sram|memory~15815 ; clk          ; SRAM_clk    ; 0.000        ; 0.028      ; 1.264      ;
; 1.084 ; EXE_Stage_Reg:exestagereg|Val_Rm[7]     ; SRAM:sram|memory~15847 ; clk          ; SRAM_clk    ; 0.000        ; 0.028      ; 1.264      ;
; 1.085 ; EXE_Stage_Reg:exestagereg|Val_Rm[20]    ; SRAM:sram|memory~15156 ; clk          ; SRAM_clk    ; 0.000        ; 0.007      ; 1.244      ;
; 1.103 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~124   ; clk          ; SRAM_clk    ; 0.000        ; 0.009      ; 1.264      ;
; 1.107 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~6620  ; clk          ; SRAM_clk    ; 0.000        ; -0.014     ; 1.245      ;
; 1.107 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~604   ; clk          ; SRAM_clk    ; 0.000        ; -0.007     ; 1.252      ;
; 1.110 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~5148  ; clk          ; SRAM_clk    ; 0.000        ; 0.000      ; 1.262      ;
; 1.111 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~7548  ; clk          ; SRAM_clk    ; 0.000        ; 0.008      ; 1.271      ;
; 1.112 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~6940  ; clk          ; SRAM_clk    ; 0.000        ; 0.017      ; 1.281      ;
; 1.114 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~3612  ; clk          ; SRAM_clk    ; 0.000        ; 0.016      ; 1.282      ;
; 1.118 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~3388  ; clk          ; SRAM_clk    ; 0.000        ; -0.013     ; 1.257      ;
; 1.120 ; EXE_Stage_Reg:exestagereg|Val_Rm[7]     ; SRAM:sram|memory~9159  ; clk          ; SRAM_clk    ; 0.000        ; 0.004      ; 1.276      ;
; 1.120 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~1428  ; clk          ; SRAM_clk    ; 0.000        ; 0.020      ; 1.292      ;
; 1.122 ; EXE_Stage_Reg:exestagereg|Val_Rm[25]    ; SRAM:sram|memory~14265 ; clk          ; SRAM_clk    ; 0.000        ; -0.006     ; 1.268      ;
; 1.122 ; EXE_Stage_Reg:exestagereg|Val_Rm[7]     ; SRAM:sram|memory~13255 ; clk          ; SRAM_clk    ; 0.000        ; 0.004      ; 1.278      ;
; 1.129 ; EXE_Stage_Reg:exestagereg|Val_Rm[7]     ; SRAM:sram|memory~4007  ; clk          ; SRAM_clk    ; 0.000        ; 0.036      ; 1.317      ;
; 1.129 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~1084  ; clk          ; SRAM_clk    ; 0.000        ; -0.003     ; 1.278      ;
; 1.129 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~5180  ; clk          ; SRAM_clk    ; 0.000        ; -0.003     ; 1.278      ;
; 1.131 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~2140  ; clk          ; SRAM_clk    ; 0.000        ; -0.015     ; 1.268      ;
; 1.137 ; EXE_Stage_Reg:exestagereg|Val_Rm[25]    ; SRAM:sram|memory~13049 ; clk          ; SRAM_clk    ; 0.000        ; 0.004      ; 1.293      ;
; 1.140 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~7644  ; clk          ; SRAM_clk    ; 0.000        ; 0.016      ; 1.308      ;
; 1.146 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~5628  ; clk          ; SRAM_clk    ; 0.000        ; 0.011      ; 1.309      ;
; 1.149 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~1148  ; clk          ; SRAM_clk    ; 0.000        ; 0.014      ; 1.315      ;
; 1.149 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~1404  ; clk          ; SRAM_clk    ; 0.000        ; 0.014      ; 1.315      ;
; 1.150 ; EXE_Stage_Reg:exestagereg|ALU_result[5] ; SRAM:sram|memory~10505 ; clk          ; SRAM_clk    ; 0.000        ; 0.003      ; 1.305      ;
; 1.151 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~1276  ; clk          ; SRAM_clk    ; 0.000        ; 0.019      ; 1.322      ;
; 1.151 ; EXE_Stage_Reg:exestagereg|Val_Rm[5]     ; SRAM:sram|memory~13413 ; clk          ; SRAM_clk    ; 0.000        ; -0.005     ; 1.298      ;
; 1.151 ; EXE_Stage_Reg:exestagereg|ALU_result[5] ; SRAM:sram|memory~11529 ; clk          ; SRAM_clk    ; 0.000        ; 0.003      ; 1.306      ;
; 1.154 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~7804  ; clk          ; SRAM_clk    ; 0.000        ; 0.002      ; 1.308      ;
; 1.160 ; EXE_Stage_Reg:exestagereg|Val_Rm[20]    ; SRAM:sram|memory~12020 ; clk          ; SRAM_clk    ; 0.000        ; 0.017      ; 1.329      ;
; 1.162 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~7292  ; clk          ; SRAM_clk    ; 0.000        ; -0.012     ; 1.302      ;
; 1.163 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~7420  ; clk          ; SRAM_clk    ; 0.000        ; -0.012     ; 1.303      ;
; 1.164 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~3676  ; clk          ; SRAM_clk    ; 0.000        ; -0.003     ; 1.313      ;
; 1.165 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~988   ; clk          ; SRAM_clk    ; 0.000        ; 0.003      ; 1.320      ;
; 1.166 ; EXE_Stage_Reg:exestagereg|Val_Rm[5]     ; SRAM:sram|memory~2437  ; clk          ; SRAM_clk    ; 0.000        ; -0.002     ; 1.316      ;
; 1.167 ; EXE_Stage_Reg:exestagereg|Val_Rm[7]     ; SRAM:sram|memory~5319  ; clk          ; SRAM_clk    ; 0.000        ; 0.023      ; 1.342      ;
; 1.167 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~3036  ; clk          ; SRAM_clk    ; 0.000        ; 0.003      ; 1.322      ;
; 1.170 ; EXE_Stage_Reg:exestagereg|Val_Rm[7]     ; SRAM:sram|memory~5255  ; clk          ; SRAM_clk    ; 0.000        ; 0.023      ; 1.345      ;
; 1.174 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~2268  ; clk          ; SRAM_clk    ; 0.000        ; -0.017     ; 1.309      ;
; 1.174 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~16358 ; clk          ; SRAM_clk    ; 0.000        ; -0.019     ; 1.307      ;
; 1.175 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~4156  ; clk          ; SRAM_clk    ; 0.000        ; -0.009     ; 1.318      ;
; 1.175 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~6364  ; clk          ; SRAM_clk    ; 0.000        ; -0.017     ; 1.310      ;
; 1.177 ; EXE_Stage_Reg:exestagereg|MEM_W_EN      ; SRAM:sram|memory~5532  ; clk          ; SRAM_clk    ; 0.000        ; -0.021     ; 1.308      ;
+-------+-----------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk'                                                                                                                                      ;
+-------+-----------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.108 ; SRAM_Controller:sramcontroller|ps ; SRAM_Controller:sramcontroller|clk_counter[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.924      ;
; 0.108 ; SRAM_Controller:sramcontroller|ps ; SRAM_Controller:sramcontroller|clk_counter[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.924      ;
; 0.108 ; SRAM_Controller:sramcontroller|ps ; SRAM_Controller:sramcontroller|clk_counter[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.924      ;
+-------+-----------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk'                                                                                                                                       ;
+-------+-----------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.772 ; SRAM_Controller:sramcontroller|ps ; SRAM_Controller:sramcontroller|clk_counter[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.924      ;
; 0.772 ; SRAM_Controller:sramcontroller|ps ; SRAM_Controller:sramcontroller|clk_counter[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.924      ;
; 0.772 ; SRAM_Controller:sramcontroller|ps ; SRAM_Controller:sramcontroller|clk_counter[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.924      ;
+-------+-----------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------+
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a17~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; ID_Stage:idstage|RegisterFile:R1|altsyncram:register_rtl_0|altsyncram_o8i1:auto_generated|ram_block1a17~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SRAM_clk'                                                                 ;
+--------+--------------+----------------+------------------+----------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+----------+------------+------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; SRAM_clk ; Rise       ; SRAM_clk               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~1     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~1     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~100   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~100   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~1000  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~1000  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10000 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10000 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10001 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10001 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10002 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10002 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10003 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10003 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10004 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10004 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10005 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10005 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10006 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10006 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10007 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10007 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10008 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10008 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10009 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10009 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~1001  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~1001  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10010 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10010 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10011 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10011 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10012 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10012 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10013 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10013 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10014 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10014 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10015 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10015 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10016 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10016 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10017 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10017 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10018 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10018 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10019 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10019 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~1002  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~1002  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10020 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10020 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10021 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10021 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10022 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10022 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10023 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10023 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10024 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10024 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10025 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10025 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10026 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10026 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10027 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10027 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10028 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10028 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10029 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10029 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~1003  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~1003  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10030 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10030 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10031 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10031 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10032 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10032 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10033 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10033 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10034 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10034 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10035 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10035 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10036 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10036 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10037 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10037 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10038 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10038 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10039 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~10039 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~1004  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SRAM_clk ; Rise       ; SRAM:sram|memory~1004  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SRAM_clk ; Rise       ; SRAM:sram|memory~10040 ;
+--------+--------------+----------------+------------------+----------+------------+------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 5.093 ; 5.093 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -1.852 ; -1.852 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; wb_en     ; clk        ; 3.968 ; 3.968 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; wb_en     ; clk        ; 3.968 ; 3.968 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+------------------+-------------+-------+----------+---------+---------------------+
; Clock            ; Setup       ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -19.533     ; 0.215 ; -0.665   ; 0.772   ; -1.880              ;
;  SRAM_clk        ; -13.748     ; 0.741 ; N/A      ; N/A     ; -1.380              ;
;  clk             ; -19.533     ; 0.215 ; -0.665   ; 0.772   ; -1.880              ;
; Design-wide TNS  ; -201267.485 ; 0.0   ; -1.995   ; 0.0     ; -17468.24           ;
;  SRAM_clk        ; -195011.833 ; 0.000 ; N/A      ; N/A     ; -16385.380          ;
;  clk             ; -6255.652   ; 0.000 ; -1.995   ; 0.000   ; -1082.860           ;
+------------------+-------------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; 11.490 ; 11.490 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -1.852 ; -1.852 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; wb_en     ; clk        ; 7.098 ; 7.098 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; wb_en     ; clk        ; 3.968 ; 3.968 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 22919339 ; 6838     ; 30163086 ; 32       ;
; SRAM_clk   ; clk      ; 16384    ; 0        ; 0        ; 0        ;
; clk        ; SRAM_clk ; 8585216  ; 0        ; 0        ; 0        ;
; SRAM_clk   ; SRAM_clk ; 8388608  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 22919339 ; 6838     ; 30163086 ; 32       ;
; SRAM_clk   ; clk      ; 16384    ; 0        ; 0        ; 0        ;
; clk        ; SRAM_clk ; 8585216  ; 0        ; 0        ; 0        ;
; SRAM_clk   ; SRAM_clk ; 8388608  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 3        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 3        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 295   ; 295  ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Dec 17 16:41:02 2021
Info: Command: quartus_sta Top_Module -c Top_Module
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Top_Module.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name SRAM_clk SRAM_clk
Warning (332125): Found combinational loop of 24 nodes
    Warning (332126): Node "idstage|mux_sel~1|combout"
    Warning (332126): Node "idstage|WB_EN~3|datac"
    Warning (332126): Node "idstage|WB_EN~3|combout"
    Warning (332126): Node "idstage|MEM_W_EN~0|datac"
    Warning (332126): Node "idstage|MEM_W_EN~0|combout"
    Warning (332126): Node "hazarddetector|Equal3~1|datad"
    Warning (332126): Node "hazarddetector|Equal3~1|combout"
    Warning (332126): Node "hazarddetector|Hazard~3|dataa"
    Warning (332126): Node "hazarddetector|Hazard~3|combout"
    Warning (332126): Node "hazarddetector|Hazard~5|datac"
    Warning (332126): Node "hazarddetector|Hazard~5|combout"
    Warning (332126): Node "idstage|mux_sel~1|datab"
    Warning (332126): Node "hazarddetector|Equal3~0|datab"
    Warning (332126): Node "hazarddetector|Equal3~0|combout"
    Warning (332126): Node "hazarddetector|Hazard~3|datac"
    Warning (332126): Node "hazarddetector|Hazard~3|datad"
    Warning (332126): Node "idstage|src22[2]~1|datad"
    Warning (332126): Node "idstage|src22[2]~1|combout"
    Warning (332126): Node "hazarddetector|Hazard~4|datad"
    Warning (332126): Node "hazarddetector|Hazard~4|combout"
    Warning (332126): Node "hazarddetector|Hazard~5|dataa"
    Warning (332126): Node "idstage|src22[3]~0|datab"
    Warning (332126): Node "idstage|src22[3]~0|combout"
    Warning (332126): Node "hazarddetector|Hazard~4|datac"
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -19.533
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -19.533     -6255.652 clk 
    Info (332119):   -13.748   -195011.833 SRAM_clk 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clk 
    Info (332119):     1.679         0.000 SRAM_clk 
Info (332146): Worst-case recovery slack is -0.665
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.665        -1.995 clk 
Info (332146): Worst-case removal slack is 1.435
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.435         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -1.880
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.880     -1082.860 clk 
    Info (332119):    -1.380    -16385.380 SRAM_clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -8.578
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -8.578     -2668.735 clk 
    Info (332119):    -5.904    -82136.823 SRAM_clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
    Info (332119):     0.741         0.000 SRAM_clk 
Info (332146): Worst-case recovery slack is 0.108
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.108         0.000 clk 
Info (332146): Worst-case removal slack is 0.772
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.772         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -1.880
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.880     -1082.860 clk 
    Info (332119):    -1.380    -16385.380 SRAM_clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 29 warnings
    Info: Peak virtual memory: 4833 megabytes
    Info: Processing ended: Fri Dec 17 16:41:13 2021
    Info: Elapsed time: 00:00:11
    Info: Total CPU time (on all processors): 00:00:10


