event type;instruction count;instruction address;instruction text;machine cycle index;machine cycle type;half Tstate index;Tstate count;A;SZYHXPNC;B;C;D;E;H;L;PC;SP;IX;IY;IFF1;IFF2;IM;I;R;
ME;1;0;LD A,n;0;OCF;7;4;FF;11111111;0;0;0;0;0;0;1;FFFF;0;0;0;0;0;0;1;
ME;1;0;LD A,n;1;OD;5;7;1;11111111;0;0;0;0;0;0;2;FFFF;0;0;0;0;0;0;1;
ME;2;2;?;0;OCF;7;11;1;11111111;0;0;0;0;0;0;3;FFFF;0;0;0;0;0;0;2;
ME;2;2;BIT 0,A;1;OCF;7;15;1;00010001;0;0;0;0;0;0;4;FFFF;0;0;0;0;0;0;3;
ME;3;4;LD B,n;0;OCF;7;19;1;00010001;0;0;0;0;0;0;5;FFFF;0;0;0;0;0;0;4;
ME;3;4;LD B,n;1;OD;5;22;1;00010001;80;0;0;0;0;0;6;FFFF;0;0;0;0;0;0;4;
ME;4;6;?;0;OCF;7;26;1;00010001;80;0;0;0;0;0;7;FFFF;0;0;0;0;0;0;5;
ME;4;6;BIT 7,B;1;OCF;7;30;1;10010001;80;0;0;0;0;0;8;FFFF;0;0;0;0;0;0;6;
ME;5;8;LD C,n;0;OCF;7;34;1;10010001;80;0;0;0;0;0;9;FFFF;0;0;0;0;0;0;7;
ME;5;8;LD C,n;1;OD;5;37;1;10010001;80;20;0;0;0;0;A;FFFF;0;0;0;0;0;0;7;
ME;6;10;?;0;OCF;7;41;1;10010001;80;20;0;0;0;0;B;FFFF;0;0;0;0;0;0;8;
ME;6;10;BIT 5,C;1;OCF;7;45;1;00110001;80;20;0;0;0;0;C;FFFF;0;0;0;0;0;0;9;
ME;7;12;LD D,n;0;OCF;7;49;1;00110001;80;20;0;0;0;0;D;FFFF;0;0;0;0;0;0;A;
ME;7;12;LD D,n;1;OD;5;52;1;00110001;80;20;8;0;0;0;E;FFFF;0;0;0;0;0;0;A;
ME;8;14;?;0;OCF;7;56;1;00110001;80;20;8;0;0;0;F;FFFF;0;0;0;0;0;0;B;
ME;8;14;BIT 3,D;1;OCF;7;60;1;00011001;80;20;8;0;0;0;10;FFFF;0;0;0;0;0;0;C;
ME;9;16;?;0;OCF;7;64;1;00011001;80;20;8;0;0;0;11;FFFF;0;0;0;0;0;0;D;
ME;9;16;BIT 4,A;1;OCF;7;68;1;01010101;80;20;8;0;0;0;12;FFFF;0;0;0;0;0;0;E;
