<?xml version="1.0" encoding="UTF-8"?>
<!--This file is part of uvgKvazaarHW.-->
<!-- -->
<!--Copyright (c) 2025, Tampere University, ITU/ISO/IEC, project contributors-->
<!--All rights reserved.-->
<!---->
<!--Redistribution and use in source and binary forms, with or without modification,-->
<!--are permitted provided that the following conditions are met:-->
<!---->
<!--* Redistributions of source code must retain the above copyright notice, this-->
<!--  list of conditions and the following disclaimer.-->
<!---->
<!--* Redistributions in binary form must reproduce the above copyright notice, this-->
<!--  list of conditions and the following disclaimer in the documentation and/or-->
<!--  other materials provided with the distribution.-->
<!---->
<!--* Neither the name of the Tampere University or ITU/ISO/IEC nor the names of its-->
<!--  contributors may be used to endorse or promote products derived from-->
<!--  this software without specific prior written permission.-->
<!---->
<!--THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS" AND-->
<!--ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED-->
<!--WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE-->
<!--DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT HOLDER OR CONTRIBUTORS BE LIABLE FOR-->
<!--ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES-->
<!--INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES;-->
<!--LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION HOWEVER CAUSED AND ON-->
<!--ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT-->
<!--SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.-->
<!--INCLUDING NEGLIGENCE OR OTHERWISE ARISING IN ANY WAY OUT OF THE USE OF THIS-->
<ipxact:component xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014" xmlns:kactus2="http://kactus2.cs.tut.fi" xsi:schemaLocation="http://www.accellera.org/XMLSchema/IPXACT/1685-2014 http://www.accellera.org/XMLSchema/IPXACT/1685-2014/index.xsd">
	<ipxact:vendor>tuni.fi</ipxact:vendor>
	<ipxact:library>Kvazaar</ipxact:library>
	<ipxact:name>OnChipMemoryDualPortDC</ipxact:name>
	<ipxact:version>1.0</ipxact:version>
	<ipxact:busInterfaces>
		<ipxact:busInterface>
			<ipxact:name>ram_a</ipxact:name>
			<ipxact:busType vendor="tuni.fi" library="interface" name="mem_read_and_write" version="1.0"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="tuni.fi" library="interface" name="mem_read_and_write_byte_en.absDef" version="1.0"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>ADDR</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>address_a</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>WREN</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>wren_a</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>RDATA</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>q_a</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>WDATA</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>data_a</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>BYTEEN</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>byteena_a</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:slave/>
		</ipxact:busInterface>
		<ipxact:busInterface>
			<ipxact:name>ram_b</ipxact:name>
			<ipxact:busType vendor="tuni.fi" library="interface" name="mem_read_and_write" version="1.0"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="tuni.fi" library="interface" name="mem_read_and_write_byte_en.absDef" version="1.0"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>ADDR</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>address_b</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>WREN</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>wren_b</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>RDATA</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>q_b</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>WDATA</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>data_b</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>BYTEEN</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>byteena_b</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:slave/>
		</ipxact:busInterface>
		<ipxact:busInterface>
			<ipxact:name>clk_a</ipxact:name>
			<ipxact:busType vendor="tuni.fi" library="interface" name="clk" version="1.0"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="tuni.fi" library="interface" name="clk.absDef" version="1.0"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>CLK</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>clock_a</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:slave/>
		</ipxact:busInterface>
		<ipxact:busInterface>
			<ipxact:name>clk_b</ipxact:name>
			<ipxact:busType vendor="tuni.fi" library="interface" name="clk" version="1.0"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="tuni.fi" library="interface" name="clk.absDef" version="1.0"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>CLK</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>clock_b</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:slave/>
		</ipxact:busInterface>
	</ipxact:busInterfaces>
	<ipxact:model>
		<ipxact:views>
			<ipxact:view>
				<ipxact:name>flat_verilog</ipxact:name>
				<ipxact:envIdentifier>Verilog:kactus2.cs.tut.fi:</ipxact:envIdentifier>
				<ipxact:componentInstantiationRef>verilog_implementation</ipxact:componentInstantiationRef>
			</ipxact:view>
			<ipxact:view>
				<ipxact:name>sim</ipxact:name>
				<ipxact:componentInstantiationRef>sim</ipxact:componentInstantiationRef>
			</ipxact:view>
		</ipxact:views>
		<ipxact:instantiations>
			<ipxact:componentInstantiation>
				<ipxact:name>verilog_implementation</ipxact:name>
				<ipxact:language>Verilog</ipxact:language>
				<ipxact:moduleName>OnChipMemoryDualPortDC</ipxact:moduleName>
				<ipxact:moduleParameters>
					<ipxact:moduleParameter parameterId="uuid_73695a82_4365_4ee7_ad3a_40212f062e10" usageType="nontyped">
						<ipxact:name>width_a_g</ipxact:name>
						<ipxact:value>uuid_24864773_73dd_43cc_aa29_121c94111e73</ipxact:value>
					</ipxact:moduleParameter>
					<ipxact:moduleParameter parameterId="uuid_a08efa36_6d63_4be7_add8_e487018c67c1" usageType="nontyped">
						<ipxact:name>width_b_g</ipxact:name>
						<ipxact:value>uuid_8d7b5202_0f0c_49d7_a425_bb64dfcf8a52</ipxact:value>
					</ipxact:moduleParameter>
					<ipxact:moduleParameter parameterId="uuid_1d239f03_465b_4cde_9680_ec1b13fbcd15" usageType="nontyped">
						<ipxact:name>addr_width_a_g</ipxact:name>
						<ipxact:value>uuid_f51bb75b_c308_4c8b_9bbf_5a7683439515</ipxact:value>
					</ipxact:moduleParameter>
					<ipxact:moduleParameter parameterId="uuid_406ee5ff_b001_423a_bc32_2b762988a130" usageType="nontyped">
						<ipxact:name>addr_width_b_g</ipxact:name>
						<ipxact:value>uuid_5f9ae38f_e460_4bab_9dc8_ced971dd2221</ipxact:value>
					</ipxact:moduleParameter>
					<ipxact:moduleParameter parameterId="uuid_6eae905f_06b9_4404_a88c_642214dbc99e" usageType="nontyped">
						<ipxact:name>size_a_c</ipxact:name>
						<ipxact:value>uuid_74f46765_f63f_4179_ba1b_2c336f3e4845</ipxact:value>
					</ipxact:moduleParameter>
					<ipxact:moduleParameter parameterId="uuid_e6ae11c9_d2e2_4788_a543_8450010e91f2" usageType="nontyped">
						<ipxact:name>size_b_c</ipxact:name>
						<ipxact:value>uuid_2b25fa9b_b639_4624_8ea5_e5807cad7483</ipxact:value>
					</ipxact:moduleParameter>
				</ipxact:moduleParameters>
			</ipxact:componentInstantiation>
			<ipxact:componentInstantiation>
				<ipxact:name>sim</ipxact:name>
				<ipxact:language>Verilog</ipxact:language>
				<ipxact:moduleName>OnChipMemoryDualPortDC</ipxact:moduleName>
				<ipxact:moduleParameters>
					<ipxact:moduleParameter parameterId="uuid_91d1a59c_9a30_4fae_848d_9f81cc7db546" usageType="nontyped">
						<ipxact:name>addr_width_a_g</ipxact:name>
						<ipxact:value>uuid_f51bb75b_c308_4c8b_9bbf_5a7683439515</ipxact:value>
					</ipxact:moduleParameter>
					<ipxact:moduleParameter parameterId="uuid_2c05a89a_c1e4_4c73_8439_64d6eb04bb4b" usageType="nontyped">
						<ipxact:name>addr_width_b_g</ipxact:name>
						<ipxact:value>uuid_5f9ae38f_e460_4bab_9dc8_ced971dd2221</ipxact:value>
					</ipxact:moduleParameter>
					<ipxact:moduleParameter parameterId="uuid_75f8cfad_8670_4d60_bc7a_26af8ee6d003" usageType="nontyped">
						<ipxact:name>size_a_c</ipxact:name>
						<ipxact:value>uuid_74f46765_f63f_4179_ba1b_2c336f3e4845</ipxact:value>
					</ipxact:moduleParameter>
					<ipxact:moduleParameter parameterId="uuid_834c5704_69d0_4620_a4db_31bf7fc896b4" usageType="nontyped">
						<ipxact:name>size_b_c</ipxact:name>
						<ipxact:value>uuid_2b25fa9b_b639_4624_8ea5_e5807cad7483</ipxact:value>
					</ipxact:moduleParameter>
					<ipxact:moduleParameter parameterId="uuid_a829ee74_6c2c_4cba_a9ce_f409e77602ba" usageType="nontyped">
						<ipxact:name>width_a_g</ipxact:name>
						<ipxact:value>uuid_24864773_73dd_43cc_aa29_121c94111e73</ipxact:value>
					</ipxact:moduleParameter>
					<ipxact:moduleParameter parameterId="uuid_d5c900a9_28ca_41f3_9f9d_4e01fbd24849" usageType="nontyped">
						<ipxact:name>width_b_g</ipxact:name>
						<ipxact:value>uuid_8d7b5202_0f0c_49d7_a425_bb64dfcf8a52</ipxact:value>
					</ipxact:moduleParameter>
				</ipxact:moduleParameters>
				<ipxact:fileSetRef>
					<ipxact:localName>sim</ipxact:localName>
				</ipxact:fileSetRef>
			</ipxact:componentInstantiation>
		</ipxact:instantiations>
		<ipxact:ports>
			<ipxact:port>
				<ipxact:name>address_a</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>uuid_f51bb75b_c308_4c8b_9bbf_5a7683439515-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>address_b</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>uuid_5f9ae38f_e460_4bab_9dc8_ced971dd2221-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>byteena_a</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>(uuid_24864773_73dd_43cc_aa29_121c94111e73/8)-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>byteena_b</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>(uuid_8d7b5202_0f0c_49d7_a425_bb64dfcf8a52/8)-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>clock_a</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>clock_b</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>data_a</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>uuid_24864773_73dd_43cc_aa29_121c94111e73-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>data_b</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>uuid_8d7b5202_0f0c_49d7_a425_bb64dfcf8a52-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>wren_a</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>wren_b</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>q_a</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>uuid_24864773_73dd_43cc_aa29_121c94111e73-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>q_b</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>uuid_8d7b5202_0f0c_49d7_a425_bb64dfcf8a52-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
		</ipxact:ports>
	</ipxact:model>
	<ipxact:fileSets>
		<ipxact:fileSet>
			<ipxact:name>rtl</ipxact:name>
			<ipxact:description>RTL not given, target platform specific description.
Must follow the beahviour and interfce of the component description and simulation.</ipxact:description>
		</ipxact:fileSet>
		<ipxact:fileSet>
			<ipxact:name>sim</ipxact:name>
			<ipxact:file>
				<ipxact:name>../../../../rtls/mock_files/OnChipMemoryDualPortDC.v</ipxact:name>
				<ipxact:fileType>verilogSource</ipxact:fileType>
			</ipxact:file>
		</ipxact:fileSet>
	</ipxact:fileSets>
	<ipxact:parameters>
		<ipxact:parameter kactus2:usageCount="6" parameterId="uuid_24864773_73dd_43cc_aa29_121c94111e73" resolve="user">
			<ipxact:name>width_a_g</ipxact:name>
			<ipxact:value>128</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter kactus2:usageCount="6" parameterId="uuid_8d7b5202_0f0c_49d7_a425_bb64dfcf8a52" resolve="user">
			<ipxact:name>width_b_g</ipxact:name>
			<ipxact:value>128</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter kactus2:usageCount="3" parameterId="uuid_f51bb75b_c308_4c8b_9bbf_5a7683439515" resolve="user">
			<ipxact:name>addr_width_a_g</ipxact:name>
			<ipxact:value>8</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter kactus2:usageCount="3" parameterId="uuid_5f9ae38f_e460_4bab_9dc8_ced971dd2221" resolve="user">
			<ipxact:name>addr_width_b_g</ipxact:name>
			<ipxact:value>8</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter kactus2:usageCount="1" parameterId="uuid_74f46765_f63f_4179_ba1b_2c336f3e4845">
			<ipxact:name>size_a_c</ipxact:name>
			<ipxact:value>2 ** uuid_f51bb75b_c308_4c8b_9bbf_5a7683439515</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter kactus2:usageCount="1" parameterId="uuid_2b25fa9b_b639_4624_8ea5_e5807cad7483">
			<ipxact:name>size_b_c</ipxact:name>
			<ipxact:value>2 ** uuid_5f9ae38f_e460_4bab_9dc8_ced971dd2221</ipxact:value>
		</ipxact:parameter>
	</ipxact:parameters>
	<ipxact:vendorExtensions>
		
		<kactus2:version>3,13,199,0</kactus2:version>
		<kactus2:kts_attributes>
			<kactus2:kts_productHier>Flat</kactus2:kts_productHier>
			<kactus2:kts_implementation>HW</kactus2:kts_implementation>
			<kactus2:kts_firmness>Mutable</kactus2:kts_firmness>
		</kactus2:kts_attributes>
		<kactus2:author>Tampere University</kactus2:author>
		<kactus2:license>3-BSD clause</kactus2:license>
	</ipxact:vendorExtensions>
</ipxact:component>