Fitter report for CPU
Thu Apr 28 20:54:10 2022
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Fitter RAM Summary
 24. Routing Usage Summary
 25. I/O Rules Summary
 26. I/O Rules Details
 27. I/O Rules Matrix
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Estimated Delay Added for Hold Timing Summary
 31. Estimated Delay Added for Hold Timing Details
 32. Fitter Messages
 33. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Thu Apr 28 20:54:10 2022       ;
; Quartus Prime Version           ; 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Revision Name                   ; CPU                                         ;
; Top-level Entity Name           ; CPU                                         ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSXFC6D6F31C6                              ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 602 / 41,910 ( 1 % )                        ;
; Total registers                 ; 65                                          ;
; Total pins                      ; 173 / 499 ( 35 % )                          ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 16,384 / 5,662,720 ( < 1 % )                ;
; Total RAM Blocks                ; 2 / 553 ( < 1 % )                           ;
; Total DSP Blocks                ; 0 / 112 ( 0 % )                             ;
; Total HSSI RX PCSs              ; 0 / 9 ( 0 % )                               ;
; Total HSSI PMA RX Deserializers ; 0 / 9 ( 0 % )                               ;
; Total HSSI TX PCSs              ; 0 / 9 ( 0 % )                               ;
; Total HSSI PMA TX Serializers   ; 0 / 9 ( 0 % )                               ;
; Total PLLs                      ; 0 / 15 ( 0 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSXFC6D6F31C6                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.21        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  11.9%      ;
;     Processor 3            ;   4.7%      ;
;     Processor 4            ;   4.4%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                            ;
+----------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------+------------------+-----------------------+
; Node                       ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                     ; Destination Port ; Destination Port Name ;
+----------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------+------------------+-----------------------+
; clk~inputCLKENA0           ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                      ;                  ;                       ;
; Clock_Divider:CD|count[0]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Clock_Divider:CD|count[0]~DUPLICATE  ;                  ;                       ;
; Clock_Divider:CD|count[1]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Clock_Divider:CD|count[1]~DUPLICATE  ;                  ;                       ;
; Clock_Divider:CD|count[2]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Clock_Divider:CD|count[2]~DUPLICATE  ;                  ;                       ;
; Clock_Divider:CD|count[4]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Clock_Divider:CD|count[4]~DUPLICATE  ;                  ;                       ;
; Clock_Divider:CD|count[7]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Clock_Divider:CD|count[7]~DUPLICATE  ;                  ;                       ;
; Clock_Divider:CD|count[10] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Clock_Divider:CD|count[10]~DUPLICATE ;                  ;                       ;
; Clock_Divider:CD|count[20] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Clock_Divider:CD|count[20]~DUPLICATE ;                  ;                       ;
; Clock_Divider:CD|count[22] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Clock_Divider:CD|count[22]~DUPLICATE ;                  ;                       ;
; Clock_Divider:CD|count[23] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Clock_Divider:CD|count[23]~DUPLICATE ;                  ;                       ;
; Clock_Divider:CD|count[24] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Clock_Divider:CD|count[24]~DUPLICATE ;                  ;                       ;
; Clock_Divider:CD|count[25] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Clock_Divider:CD|count[25]~DUPLICATE ;                  ;                       ;
; Clock_Divider:CD|count[27] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Clock_Divider:CD|count[27]~DUPLICATE ;                  ;                       ;
; Clock_Divider:CD|count[29] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Clock_Divider:CD|count[29]~DUPLICATE ;                  ;                       ;
; Clock_Divider:CD|count[30] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Clock_Divider:CD|count[30]~DUPLICATE ;                  ;                       ;
; RAM:RAM_comp|rd_dl         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:RAM_comp|rd_dl~DUPLICATE         ;                  ;                       ;
+----------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1417 ) ; 0.00 % ( 0 / 1417 )        ; 0.00 % ( 0 / 1417 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1417 ) ; 0.00 % ( 0 / 1417 )        ; 0.00 % ( 0 / 1417 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1417 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/przca/Documents/Digital Logic/CPU/output_files/CPU.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 602 / 41,910          ; 1 %   ;
; ALMs needed [=A-B+C]                                        ; 602                   ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 637 / 41,910          ; 2 %   ;
;         [a] ALMs used for LUT logic and registers           ; 17                    ;       ;
;         [b] ALMs used for LUT logic                         ; 612                   ;       ;
;         [c] ALMs used for registers                         ; 8                     ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 37 / 41,910           ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 2 / 41,910            ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 2                     ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 80 / 4,191            ; 2 %   ;
;     -- Logic LABs                                           ; 80                    ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 988                   ;       ;
;     -- 7 input functions                                    ; 16                    ;       ;
;     -- 6 input functions                                    ; 222                   ;       ;
;     -- 5 input functions                                    ; 448                   ;       ;
;     -- 4 input functions                                    ; 144                   ;       ;
;     -- <=3 input functions                                  ; 158                   ;       ;
; Combinational ALUT usage for route-throughs                 ; 2                     ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 65                    ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 50 / 83,820           ; < 1 % ;
;         -- Secondary logic registers                        ; 15 / 83,820           ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 50                    ;       ;
;         -- Routing optimization registers                   ; 15                    ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 173 / 499             ; 35 %  ;
;     -- Clock pins                                           ; 8 / 11                ; 73 %  ;
;     -- Dedicated input pins                                 ; 0 / 39                ; 0 %   ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 2 / 553               ; < 1 % ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 16,384 / 5,662,720    ; < 1 % ;
; Total block memory implementation bits                      ; 20,480 / 5,662,720    ; < 1 % ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 112               ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 6                 ; 0 %   ;
; Global signals                                              ; 1                     ;       ;
;     -- Global clocks                                        ; 1 / 16                ; 6 %   ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Hard IPs                                                    ; 0 / 2                 ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 9                 ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 9                 ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 9                 ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 9                 ; 0 %   ;
; Channel PLLs                                                ; 0 / 9                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 0.8% / 0.7% / 0.8%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 12.7% / 13.3% / 10.9% ;       ;
; Maximum fan-out                                             ; 314                   ;       ;
; Highest non-global fan-out                                  ; 314                   ;       ;
; Total fan-out                                               ; 5235                  ;       ;
; Average fan-out                                             ; 3.69                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+---------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                         ;
+-------------------------------------------------------------+----------------------+--------------------------------+
; Statistic                                                   ; Top                  ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 602 / 41910 ( 1 % )  ; 0 / 41910 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 602                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 637 / 41910 ( 2 % )  ; 0 / 41910 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 17                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 612                  ; 0                              ;
;         [c] ALMs used for registers                         ; 8                    ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                    ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 37 / 41910 ( < 1 % ) ; 0 / 41910 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 2 / 41910 ( < 1 % )  ; 0 / 41910 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                    ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 2                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Difficulty packing design                                   ; Low                  ; Low                            ;
;                                                             ;                      ;                                ;
; Total LABs:  partially or completely used                   ; 80 / 4191 ( 2 % )    ; 0 / 4191 ( 0 % )               ;
;     -- Logic LABs                                           ; 80                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Combinational ALUT usage for logic                          ; 988                  ; 0                              ;
;     -- 7 input functions                                    ; 16                   ; 0                              ;
;     -- 6 input functions                                    ; 222                  ; 0                              ;
;     -- 5 input functions                                    ; 448                  ; 0                              ;
;     -- 4 input functions                                    ; 144                  ; 0                              ;
;     -- <=3 input functions                                  ; 158                  ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 2                    ; 0                              ;
; Memory ALUT usage                                           ; 0                    ; 0                              ;
;     -- 64-address deep                                      ; 0                    ; 0                              ;
;     -- 32-address deep                                      ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Dedicated logic registers                                   ; 0                    ; 0                              ;
;     -- By type:                                             ;                      ;                                ;
;         -- Primary logic registers                          ; 50 / 83820 ( < 1 % ) ; 0 / 83820 ( 0 % )              ;
;         -- Secondary logic registers                        ; 15 / 83820 ( < 1 % ) ; 0 / 83820 ( 0 % )              ;
;     -- By function:                                         ;                      ;                                ;
;         -- Design implementation registers                  ; 50                   ; 0                              ;
;         -- Routing optimization registers                   ; 15                   ; 0                              ;
;                                                             ;                      ;                                ;
;                                                             ;                      ;                                ;
; Virtual pins                                                ; 0                    ; 0                              ;
; I/O pins                                                    ; 173                  ; 0                              ;
; I/O registers                                               ; 0                    ; 0                              ;
; Total block memory bits                                     ; 16384                ; 0                              ;
; Total block memory implementation bits                      ; 20480                ; 0                              ;
; M10K block                                                  ; 2 / 553 ( < 1 % )    ; 0 / 553 ( 0 % )                ;
; Clock enable block                                          ; 1 / 116 ( < 1 % )    ; 0 / 116 ( 0 % )                ;
;                                                             ;                      ;                                ;
; Connections                                                 ;                      ;                                ;
;     -- Input Connections                                    ; 16                   ; 0                              ;
;     -- Registered Input Connections                         ; 0                    ; 0                              ;
;     -- Output Connections                                   ; 16                   ; 0                              ;
;     -- Registered Output Connections                        ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Internal Connections                                        ;                      ;                                ;
;     -- Total Connections                                    ; 5271                 ; 0                              ;
;     -- Registered Connections                               ; 530                  ; 0                              ;
;                                                             ;                      ;                                ;
; External Connections                                        ;                      ;                                ;
;     -- Top                                                  ; 32                   ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Partition Interface                                         ;                      ;                                ;
;     -- Input Ports                                          ; 2                    ; 0                              ;
;     -- Output Ports                                         ; 155                  ; 0                              ;
;     -- Bidir Ports                                          ; 16                   ; 0                              ;
;                                                             ;                      ;                                ;
; Registered Ports                                            ;                      ;                                ;
;     -- Registered Input Ports                               ; 0                    ; 0                              ;
;     -- Registered Output Ports                              ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Port Connectivity                                           ;                      ;                                ;
;     -- Input Ports driven by GND                            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                    ; 0                              ;
;     -- Input Ports with no Source                           ; 0                    ; 0                              ;
;     -- Output Ports with no Source                          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                    ; 0                              ;
+-------------------------------------------------------------+----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                          ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; clk  ; Y27   ; 5B       ; 89           ; 25           ; 20           ; 47                    ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; clr  ; AF21  ; 4A       ; 70           ; 0            ; 17           ; 260                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; alu_out[0]   ; W22   ; 5A       ; 89           ; 8            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alu_out[10]  ; AC29  ; 5B       ; 89           ; 20           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alu_out[11]  ; AE27  ; 5A       ; 89           ; 11           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alu_out[12]  ; AB25  ; 5A       ; 89           ; 11           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alu_out[13]  ; AE24  ; 4A       ; 88           ; 0            ; 52           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alu_out[14]  ; AJ27  ; 4A       ; 80           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alu_out[15]  ; A13   ; 8A       ; 40           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alu_out[1]   ; Y18   ; 4A       ; 72           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alu_out[2]   ; AD19  ; 4A       ; 76           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alu_out[3]   ; W21   ; 5A       ; 89           ; 8            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alu_out[4]   ; AJ29  ; 5A       ; 89           ; 6            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alu_out[5]   ; AA20  ; 4A       ; 84           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alu_out[6]   ; AB26  ; 5A       ; 89           ; 9            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alu_out[7]   ; AB30  ; 5B       ; 89           ; 21           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alu_out[8]   ; W19   ; 4A       ; 80           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alu_out[9]   ; AA19  ; 4A       ; 72           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alufunc[0]   ; AJ20  ; 4A       ; 62           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alufunc[1]   ; AE23  ; 4A       ; 78           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alufunc[2]   ; AG25  ; 4A       ; 78           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; aluu_sel     ; AA18  ; 4A       ; 68           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; file_dsel    ; V25   ; 5B       ; 89           ; 20           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; file_wsel    ; AF29  ; 5A       ; 89           ; 15           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; imm[0]       ; AE18  ; 4A       ; 66           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; imm[1]       ; AG21  ; 4A       ; 54           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; imm[2]       ; V17   ; 4A       ; 60           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; imm[3]       ; AD17  ; 4A       ; 64           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; imm[4]       ; AK19  ; 4A       ; 60           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; imm[5]       ; AH22  ; 4A       ; 66           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; led          ; AA13  ; 3B       ; 20           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; op           ; AF9   ; 3A       ; 8            ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc_mux[0]    ; W15   ; 3B       ; 40           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc_mux[10]   ; A8    ; 8A       ; 34           ; 81           ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc_mux[11]   ; AA28  ; 5B       ; 89           ; 21           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc_mux[12]   ; AK7   ; 3B       ; 28           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc_mux[13]   ; C7    ; 8A       ; 32           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc_mux[14]   ; AE17  ; 4A       ; 50           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc_mux[15]   ; AD29  ; 5B       ; 89           ; 23           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc_mux[1]    ; AK11  ; 3B       ; 34           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc_mux[2]    ; AH10  ; 3B       ; 34           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc_mux[3]    ; K14   ; 8A       ; 32           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc_mux[4]    ; G15   ; 8A       ; 40           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc_mux[5]    ; AH17  ; 4A       ; 56           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc_mux[6]    ; AF10  ; 3A       ; 4            ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc_mux[7]    ; AJ10  ; 3B       ; 34           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc_mux[8]    ; AF16  ; 4A       ; 52           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc_mux[9]    ; AH20  ; 4A       ; 54           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pcsel[0]     ; Y16   ; 3B       ; 40           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pcsel[1]     ; AE16  ; 4A       ; 52           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ram_mux[0]   ; D9    ; 8A       ; 30           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ram_mux[10]  ; C5    ; 8A       ; 22           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ram_mux[11]  ; AJ7   ; 3B       ; 26           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ram_mux[12]  ; D7    ; 8A       ; 18           ; 81           ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ram_mux[13]  ; F13   ; 8A       ; 26           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ram_mux[14]  ; AH2   ; 3A       ; 10           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ram_mux[15]  ; B8    ; 8A       ; 30           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ram_mux[1]   ; AH5   ; 3A       ; 14           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ram_mux[2]   ; AF11  ; 3B       ; 18           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ram_mux[3]   ; E6    ; 8A       ; 4            ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ram_mux[4]   ; B2    ; 8A       ; 16           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ram_mux[5]   ; AB15  ; 3B       ; 28           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ram_mux[6]   ; G7    ; 8A       ; 2            ; 81           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ram_mux[7]   ; AH3   ; 3A       ; 16           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ram_mux[8]   ; D11   ; 8A       ; 34           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ram_mux[9]   ; H14   ; 8A       ; 28           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ram_out_en   ; AD25  ; 5A       ; 89           ; 4            ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; rd[0]        ; AJ22  ; 4A       ; 70           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; rd[1]        ; AF20  ; 4A       ; 70           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; rd[2]        ; AE19  ; 4A       ; 66           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; readwrite    ; AF28  ; 5A       ; 89           ; 13           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; rf_out_en    ; AB13  ; 3B       ; 20           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; rom_addr[0]  ; C12   ; 8A       ; 36           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; rom_addr[10] ; AF14  ; 3B       ; 32           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; rom_addr[11] ; AG16  ; 4A       ; 50           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; rom_addr[12] ; AK9   ; 3B       ; 30           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; rom_addr[13] ; H15   ; 8A       ; 40           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; rom_addr[14] ; AA26  ; 5B       ; 89           ; 23           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; rom_addr[15] ; AG13  ; 3B       ; 26           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; rom_addr[1]  ; AC18  ; 4A       ; 64           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; rom_addr[2]  ; AH25  ; 4A       ; 78           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; rom_addr[3]  ; AH23  ; 4A       ; 70           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; rom_addr[4]  ; B12   ; 8A       ; 38           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; rom_addr[5]  ; AF15  ; 3B       ; 32           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; rom_addr[6]  ; AJ6   ; 3B       ; 26           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; rom_addr[7]  ; AF18  ; 4A       ; 50           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; rom_addr[8]  ; AG20  ; 4A       ; 62           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; rom_addr[9]  ; AH7   ; 3B       ; 32           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; rs[0]        ; AC23  ; 4A       ; 86           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; rs[1]        ; AC22  ; 4A       ; 86           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; rs[2]        ; AE26  ; 5A       ; 89           ; 8            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; rs_out[0]    ; AK27  ; 4A       ; 80           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; rs_out[10]   ; B13   ; 8A       ; 40           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; rs_out[11]   ; AK22  ; 4A       ; 68           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; rs_out[12]   ; AA16  ; 4A       ; 56           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; rs_out[13]   ; Y24   ; 5A       ; 89           ; 13           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; rs_out[14]   ; AJ21  ; 4A       ; 62           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; rs_out[15]   ; AK12  ; 3B       ; 36           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; rs_out[1]    ; AJ24  ; 4A       ; 74           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; rs_out[2]    ; AB23  ; 5A       ; 89           ; 9            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; rs_out[3]    ; AB22  ; 5A       ; 89           ; 9            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; rs_out[4]    ; AJ19  ; 4A       ; 60           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; rs_out[5]    ; AG23  ; 4A       ; 64           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; rs_out[6]    ; AF19  ; 4A       ; 62           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; rs_out[7]    ; AD27  ; 5A       ; 89           ; 8            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; rs_out[8]    ; AF24  ; 4A       ; 74           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; rs_out[9]    ; W17   ; 4A       ; 60           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; rt[0]        ; AA21  ; 4A       ; 88           ; 0            ; 1            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; rt[1]        ; AF25  ; 4A       ; 86           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; rt[2]        ; AF26  ; 4A       ; 86           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; rt_out[0]    ; AG17  ; 4A       ; 50           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; rt_out[10]   ; AG15  ; 3B       ; 38           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; rt_out[11]   ; AJ17  ; 4A       ; 58           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; rt_out[12]   ; AA15  ; 3B       ; 36           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; rt_out[13]   ; AH14  ; 3B       ; 30           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; rt_out[14]   ; AE22  ; 4A       ; 78           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; rt_out[15]   ; AD20  ; 4A       ; 82           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; rt_out[1]    ; AJ4   ; 3B       ; 22           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; rt_out[2]    ; AE13  ; 3B       ; 22           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; rt_out[3]    ; AK28  ; 4A       ; 82           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; rt_out[4]    ; AD21  ; 4A       ; 82           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; rt_out[5]    ; AG26  ; 4A       ; 84           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; rt_out[6]    ; AK29  ; 4A       ; 82           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; rt_out[7]    ; AG18  ; 4A       ; 58           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; rt_out[8]    ; AK23  ; 4A       ; 72           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; rt_out[9]    ; AJ9   ; 3B       ; 30           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; seg0[0]      ; AH8   ; 3B       ; 32           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; seg0[1]      ; C13   ; 8A       ; 38           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; seg0[2]      ; AH13  ; 3B       ; 30           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; seg0[3]      ; AA14  ; 3B       ; 36           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; seg0[4]      ; AJ12  ; 3B       ; 38           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; seg0[5]      ; AH15  ; 3B       ; 38           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; seg0[6]      ; AH12  ; 3B       ; 38           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; seg1[0]      ; AJ26  ; 4A       ; 76           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; seg1[1]      ; AJ25  ; 4A       ; 74           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; seg1[2]      ; AG11  ; 3B       ; 18           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; seg1[3]      ; AK24  ; 4A       ; 72           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; seg1[4]      ; AJ11  ; 3B       ; 34           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; seg1[5]      ; V18   ; 4A       ; 80           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; seg1[6]      ; AC25  ; 5A       ; 89           ; 4            ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; seg2[0]      ; AK16  ; 4A       ; 54           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; seg2[1]      ; AK18  ; 4A       ; 58           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; seg2[2]      ; V16   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; seg2[3]      ; Y19   ; 4A       ; 84           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; seg2[4]      ; AJ16  ; 4A       ; 54           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; seg2[5]      ; W16   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; seg2[6]      ; AJ14  ; 3B       ; 40           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; seg3[0]      ; AF23  ; 4A       ; 74           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; seg3[1]      ; AB17  ; 4A       ; 56           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; seg3[2]      ; AH18  ; 4A       ; 56           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; seg3[3]      ; AB21  ; 4A       ; 88           ; 0            ; 18           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; seg3[4]      ; AH19  ; 4A       ; 58           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; seg3[5]      ; AK14  ; 3B       ; 40           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; seg3[6]      ; AH24  ; 4A       ; 64           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; shift[0]     ; AG22  ; 4A       ; 66           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; shift[1]     ; AK21  ; 4A       ; 68           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; shift[2]     ; Y17   ; 4A       ; 68           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+------------------------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group                ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+------------------------------------+
; ram_data[0]  ; Y23   ; 5A       ; 89           ; 13           ; 3            ; 10                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; RAM:RAM_comp|data[0]~18 (inverted) ;
; ram_data[10] ; AC28  ; 5B       ; 89           ; 20           ; 77           ; 10                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; RAM:RAM_comp|data[0]~18 (inverted) ;
; ram_data[11] ; AA24  ; 5A       ; 89           ; 11           ; 43           ; 10                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; RAM:RAM_comp|data[0]~18 (inverted) ;
; ram_data[12] ; W24   ; 5A       ; 89           ; 15           ; 20           ; 10                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; RAM:RAM_comp|data[0]~18 (inverted) ;
; ram_data[13] ; AC27  ; 5A       ; 89           ; 16           ; 20           ; 10                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; RAM:RAM_comp|data[0]~18 (inverted) ;
; ram_data[14] ; AH30  ; 5A       ; 89           ; 16           ; 37           ; 10                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; RAM:RAM_comp|data[0]~18 (inverted) ;
; ram_data[15] ; V23   ; 5A       ; 89           ; 15           ; 3            ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; RAM:RAM_comp|data[0]~18 (inverted) ;
; ram_data[1]  ; AK26  ; 4A       ; 76           ; 0            ; 51           ; 10                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; RAM:RAM_comp|data[0]~18 (inverted) ;
; ram_data[2]  ; AG30  ; 5A       ; 89           ; 16           ; 54           ; 10                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; RAM:RAM_comp|data[0]~18 (inverted) ;
; ram_data[3]  ; AD26  ; 5A       ; 89           ; 16           ; 3            ; 10                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; RAM:RAM_comp|data[0]~18 (inverted) ;
; ram_data[4]  ; AC20  ; 4A       ; 76           ; 0            ; 0            ; 10                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; RAM:RAM_comp|data[0]~18 (inverted) ;
; ram_data[5]  ; W25   ; 5B       ; 89           ; 20           ; 43           ; 10                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; RAM:RAM_comp|data[0]~18 (inverted) ;
; ram_data[6]  ; AE28  ; 5A       ; 89           ; 11           ; 94           ; 10                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; RAM:RAM_comp|data[0]~18 (inverted) ;
; ram_data[7]  ; AG28  ; 5A       ; 89           ; 13           ; 37           ; 10                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; RAM:RAM_comp|data[0]~18 (inverted) ;
; ram_data[8]  ; AA25  ; 5A       ; 89           ; 9            ; 37           ; 10                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; RAM:RAM_comp|data[0]~18 (inverted) ;
; ram_data[9]  ; AF30  ; 5A       ; 89           ; 15           ; 54           ; 10                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; RAM:RAM_comp|data[0]~18 (inverted) ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+------------------------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; B1L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; 3A       ; 5 / 32 ( 16 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 34 / 48 ( 71 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 78 / 80 ( 98 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 27 / 32 ( 84 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 9 / 16 ( 56 % )  ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 44 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 20 / 80 ( 25 % ) ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; pc_mux[10]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; alu_out[15]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 31         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ; 30         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B             ; led                             ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA14     ; 122        ; 3B             ; seg0[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA15     ; 120        ; 3B             ; rt_out[12]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA16     ; 146        ; 4A             ; rs_out[12]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; aluu_sel                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA19     ; 176        ; 4A             ; alu_out[9]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA20     ; 200        ; 4A             ; alu_out[5]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA21     ; 210        ; 4A             ; rt[0]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; ram_data[11]                    ; bidir  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AA25     ; 224        ; 5A             ; ram_data[8]                     ; bidir  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AA26     ; 252        ; 5B             ; rom_addr[14]                    ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; pc_mux[11]                      ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 32         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ; 33         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 88         ; 3B             ; rf_out_en                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; ram_mux[5]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; seg3[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; seg3[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB22     ; 225        ; 5A             ; rs_out[3]                       ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AB23     ; 227        ; 5A             ; rs_out[2]                       ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; alu_out[12]                     ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AB26     ; 226        ; 5A             ; alu_out[6]                      ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AB27     ; 254        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB28     ; 249        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; alu_out[7]                      ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AC1      ; 35         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ; 34         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; rom_addr[1]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; ram_data[4]                     ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; rs[1]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AC23     ; 205        ; 4A             ; rs[0]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; seg1[6]                         ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AC26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; ram_data[13]                    ; bidir  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AC28     ; 245        ; 5B             ; ram_data[10]                    ; bidir  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AC29     ; 247        ; 5B             ; alu_out[10]                     ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AC30     ; 259        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ; 36         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ; 37         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 54         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 80         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD15     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; imm[3]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; alu_out[2]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD20     ; 199        ; 4A             ; rt_out[15]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD21     ; 197        ; 4A             ; rt_out[4]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD25     ; 213        ; 5A             ; ram_out_en                      ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AD26     ; 240        ; 5A             ; ram_data[3]                     ; bidir  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AD27     ; 222        ; 5A             ; rs_out[7]                       ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; pc_mux[15]                      ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AD30     ; 257        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ; 39         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ; 38         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ; 52         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE13     ; 95         ; 3B             ; rt_out[2]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE14     ; 96         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; pcsel[1]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE17     ; 135        ; 4A             ; pc_mux[14]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE18     ; 167        ; 4A             ; imm[0]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE19     ; 165        ; 4A             ; rd[2]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; rt_out[14]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE23     ; 189        ; 4A             ; alufunc[1]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE24     ; 209        ; 4A             ; alu_out[13]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; rs[2]                           ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AE27     ; 229        ; 5A             ; alu_out[11]                     ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AE28     ; 231        ; 5A             ; ram_data[6]                     ; bidir  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AE29     ; 253        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A             ; op                              ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF10     ; 57         ; 3A             ; pc_mux[6]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF11     ; 87         ; 3B             ; ram_mux[2]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF12     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 114        ; 3B             ; rom_addr[10]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; rom_addr[5]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF16     ; 137        ; 4A             ; pc_mux[8]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; rom_addr[7]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF19     ; 159        ; 4A             ; rs_out[6]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF20     ; 175        ; 4A             ; rd[1]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF21     ; 173        ; 4A             ; clr                             ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; seg3[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF24     ; 181        ; 4A             ; rs_out[8]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF25     ; 206        ; 4A             ; rt[1]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF26     ; 204        ; 4A             ; rt[2]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; readwrite                       ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AF29     ; 237        ; 5A             ; file_wsel                       ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AF30     ; 239        ; 5A             ; ram_data[9]                     ; bidir  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 85         ; 3B             ; seg1[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG12     ; 103        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG13     ; 101        ; 3B             ; rom_addr[15]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; rt_out[10]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG16     ; 134        ; 4A             ; rom_addr[11]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG17     ; 132        ; 4A             ; rt_out[0]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG18     ; 150        ; 4A             ; rt_out[7]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; rom_addr[8]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG21     ; 143        ; 4A             ; imm[1]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG22     ; 166        ; 4A             ; shift[0]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG23     ; 163        ; 4A             ; rs_out[5]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; alufunc[2]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG26     ; 203        ; 4A             ; rt_out[5]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG27     ; 212        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG28     ; 233        ; 5A             ; ram_data[7]                     ; bidir  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; ram_data[2]                     ; bidir  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AH1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; ram_mux[14]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH3      ; 81         ; 3A             ; ram_mux[7]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A             ; ram_mux[1]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; rom_addr[9]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH8      ; 113        ; 3B             ; seg0[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH9      ; 84         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 118        ; 3B             ; pc_mux[2]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; seg0[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH13     ; 111        ; 3B             ; seg0[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH14     ; 109        ; 3B             ; rt_out[13]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH15     ; 125        ; 3B             ; seg0[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; pc_mux[5]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH18     ; 145        ; 4A             ; seg3[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH19     ; 148        ; 4A             ; seg3[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH20     ; 141        ; 4A             ; pc_mux[9]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH21     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; imm[5]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH23     ; 174        ; 4A             ; rom_addr[3]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH24     ; 161        ; 4A             ; seg3[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH25     ; 188        ; 4A             ; rom_addr[2]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH28     ; 214        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH29     ; 218        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH30     ; 241        ; 5A             ; ram_data[14]                    ; bidir  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AJ1      ; 79         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; rt_out[1]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ5      ; 99         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ6      ; 102        ; 3B             ; rom_addr[6]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ7      ; 100        ; 3B             ; ram_mux[11]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; rt_out[9]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ10     ; 116        ; 3B             ; pc_mux[7]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ11     ; 119        ; 3B             ; seg1[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ12     ; 124        ; 3B             ; seg0[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; seg2[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; seg2[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ17     ; 151        ; 4A             ; rt_out[11]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; rs_out[4]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ20     ; 158        ; 4A             ; alufunc[0]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ21     ; 156        ; 4A             ; rs_out[14]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ22     ; 172        ; 4A             ; rd[0]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; rs_out[1]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ25     ; 180        ; 4A             ; seg1[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ26     ; 187        ; 4A             ; seg1[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ27     ; 195        ; 4A             ; alu_out[14]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; alu_out[4]                      ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AJ30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK7      ; 107        ; 3B             ; pc_mux[12]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK8      ; 105        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK9      ; 108        ; 3B             ; rom_addr[12]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; pc_mux[1]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK12     ; 123        ; 3B             ; rs_out[15]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK13     ; 121        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK14     ; 129        ; 3B             ; seg3[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK15     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; seg2[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; seg2[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK19     ; 153        ; 4A             ; imm[4]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; shift[1]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK22     ; 169        ; 4A             ; rs_out[11]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK23     ; 179        ; 4A             ; rt_out[8]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK24     ; 177        ; 4A             ; seg1[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; ram_data[1]                     ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK27     ; 193        ; 4A             ; rs_out[0]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK28     ; 198        ; 4A             ; rt_out[3]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK29     ; 196        ; 4A             ; rt_out[6]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B1       ; 509        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A             ; ram_mux[4]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B3       ; 513        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A             ; ram_mux[15]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 464        ; 8A             ; rom_addr[4]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B13      ; 459        ; 8A             ; rs_out[10]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A             ; ram_mux[10]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; pc_mux[13]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; rom_addr[0]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C13      ; 462        ; 8A             ; seg0[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A             ; ram_mux[12]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; ram_mux[0]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A             ; ram_mux[8]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D12      ; 496        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; ram_mux[3]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ; 494        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ; 488        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ; 502        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; ram_mux[13]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F14      ; 468        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 466        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; ram_mux[6]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 520        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 518        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 484        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; pc_mux[4]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ; 0          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ; 1          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 498        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 482        ; 8A             ; ram_mux[9]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H15      ; 458        ; 8A             ; rom_addr[13]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ; 3          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ; 2          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ; 530        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ; 4          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ; 5          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; pc_mux[3]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ; 7          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ; 6          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ; 8          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ; 9          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 11         ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ; 10         ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ; 16         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ; 17         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ; 13         ; B2L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; P9       ; 12         ; B2L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ; 19         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ; 18         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ; 20         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ; 21         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ; 14         ; B1L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T9       ; 15         ; B1L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 23         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ; 22         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 24         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ; 25         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; seg2[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V17      ; 154        ; 4A             ; imm[2]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V18      ; 194        ; 4A             ; seg1[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; ram_data[15]                    ; bidir  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; file_dsel                       ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ; 27         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 26         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ; 41         ; B0L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W8       ; 40         ; B0L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; pc_mux[0]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W16      ; 136        ; 4A             ; seg2[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W17      ; 152        ; 4A             ; rs_out[9]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; alu_out[8]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W20      ; 217        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W21      ; 221        ; 5A             ; alu_out[3]                      ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; W22      ; 223        ; 5A             ; alu_out[0]                      ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; ram_data[12]                    ; bidir  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; W25      ; 244        ; 5B             ; ram_data[5]                     ; bidir  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 28         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 29         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; pcsel[0]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y17      ; 170        ; 4A             ; shift[2]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y18      ; 178        ; 4A             ; alu_out[1]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y19      ; 202        ; 4A             ; seg2[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; ram_data[0]                     ; bidir  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; Y24      ; 234        ; 5A             ; rs_out[13]                      ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B             ; clk                             ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------+
; I/O Assignment Warnings                      ;
+--------------+-------------------------------+
; Pin Name     ; Reason                        ;
+--------------+-------------------------------+
; rom_addr[0]  ; Incomplete set of assignments ;
; rom_addr[1]  ; Incomplete set of assignments ;
; rom_addr[2]  ; Incomplete set of assignments ;
; rom_addr[3]  ; Incomplete set of assignments ;
; rom_addr[4]  ; Incomplete set of assignments ;
; rom_addr[5]  ; Incomplete set of assignments ;
; rom_addr[6]  ; Incomplete set of assignments ;
; rom_addr[7]  ; Incomplete set of assignments ;
; rom_addr[8]  ; Incomplete set of assignments ;
; rom_addr[9]  ; Incomplete set of assignments ;
; rom_addr[10] ; Incomplete set of assignments ;
; rom_addr[11] ; Incomplete set of assignments ;
; rom_addr[12] ; Incomplete set of assignments ;
; rom_addr[13] ; Incomplete set of assignments ;
; rom_addr[14] ; Incomplete set of assignments ;
; rom_addr[15] ; Incomplete set of assignments ;
; seg0[0]      ; Incomplete set of assignments ;
; seg0[1]      ; Incomplete set of assignments ;
; seg0[2]      ; Incomplete set of assignments ;
; seg0[3]      ; Incomplete set of assignments ;
; seg0[4]      ; Incomplete set of assignments ;
; seg0[5]      ; Incomplete set of assignments ;
; seg0[6]      ; Incomplete set of assignments ;
; seg1[0]      ; Incomplete set of assignments ;
; seg1[1]      ; Incomplete set of assignments ;
; seg1[2]      ; Incomplete set of assignments ;
; seg1[3]      ; Incomplete set of assignments ;
; seg1[4]      ; Incomplete set of assignments ;
; seg1[5]      ; Incomplete set of assignments ;
; seg1[6]      ; Incomplete set of assignments ;
; seg2[0]      ; Incomplete set of assignments ;
; seg2[1]      ; Incomplete set of assignments ;
; seg2[2]      ; Incomplete set of assignments ;
; seg2[3]      ; Incomplete set of assignments ;
; seg2[4]      ; Incomplete set of assignments ;
; seg2[5]      ; Incomplete set of assignments ;
; seg2[6]      ; Incomplete set of assignments ;
; seg3[0]      ; Incomplete set of assignments ;
; seg3[1]      ; Incomplete set of assignments ;
; seg3[2]      ; Incomplete set of assignments ;
; seg3[3]      ; Incomplete set of assignments ;
; seg3[4]      ; Incomplete set of assignments ;
; seg3[5]      ; Incomplete set of assignments ;
; seg3[6]      ; Incomplete set of assignments ;
; alu_out[0]   ; Incomplete set of assignments ;
; alu_out[1]   ; Incomplete set of assignments ;
; alu_out[2]   ; Incomplete set of assignments ;
; alu_out[3]   ; Incomplete set of assignments ;
; alu_out[4]   ; Incomplete set of assignments ;
; alu_out[5]   ; Incomplete set of assignments ;
; alu_out[6]   ; Incomplete set of assignments ;
; alu_out[7]   ; Incomplete set of assignments ;
; alu_out[8]   ; Incomplete set of assignments ;
; alu_out[9]   ; Incomplete set of assignments ;
; alu_out[10]  ; Incomplete set of assignments ;
; alu_out[11]  ; Incomplete set of assignments ;
; alu_out[12]  ; Incomplete set of assignments ;
; alu_out[13]  ; Incomplete set of assignments ;
; alu_out[14]  ; Incomplete set of assignments ;
; alu_out[15]  ; Incomplete set of assignments ;
; rt_out[0]    ; Incomplete set of assignments ;
; rt_out[1]    ; Incomplete set of assignments ;
; rt_out[2]    ; Incomplete set of assignments ;
; rt_out[3]    ; Incomplete set of assignments ;
; rt_out[4]    ; Incomplete set of assignments ;
; rt_out[5]    ; Incomplete set of assignments ;
; rt_out[6]    ; Incomplete set of assignments ;
; rt_out[7]    ; Incomplete set of assignments ;
; rt_out[8]    ; Incomplete set of assignments ;
; rt_out[9]    ; Incomplete set of assignments ;
; rt_out[10]   ; Incomplete set of assignments ;
; rt_out[11]   ; Incomplete set of assignments ;
; rt_out[12]   ; Incomplete set of assignments ;
; rt_out[13]   ; Incomplete set of assignments ;
; rt_out[14]   ; Incomplete set of assignments ;
; rt_out[15]   ; Incomplete set of assignments ;
; rs_out[0]    ; Incomplete set of assignments ;
; rs_out[1]    ; Incomplete set of assignments ;
; rs_out[2]    ; Incomplete set of assignments ;
; rs_out[3]    ; Incomplete set of assignments ;
; rs_out[4]    ; Incomplete set of assignments ;
; rs_out[5]    ; Incomplete set of assignments ;
; rs_out[6]    ; Incomplete set of assignments ;
; rs_out[7]    ; Incomplete set of assignments ;
; rs_out[8]    ; Incomplete set of assignments ;
; rs_out[9]    ; Incomplete set of assignments ;
; rs_out[10]   ; Incomplete set of assignments ;
; rs_out[11]   ; Incomplete set of assignments ;
; rs_out[12]   ; Incomplete set of assignments ;
; rs_out[13]   ; Incomplete set of assignments ;
; rs_out[14]   ; Incomplete set of assignments ;
; rs_out[15]   ; Incomplete set of assignments ;
; op           ; Incomplete set of assignments ;
; rs[0]        ; Incomplete set of assignments ;
; rs[1]        ; Incomplete set of assignments ;
; rs[2]        ; Incomplete set of assignments ;
; rt[0]        ; Incomplete set of assignments ;
; rt[1]        ; Incomplete set of assignments ;
; rt[2]        ; Incomplete set of assignments ;
; rd[0]        ; Incomplete set of assignments ;
; rd[1]        ; Incomplete set of assignments ;
; rd[2]        ; Incomplete set of assignments ;
; imm[0]       ; Incomplete set of assignments ;
; imm[1]       ; Incomplete set of assignments ;
; imm[2]       ; Incomplete set of assignments ;
; imm[3]       ; Incomplete set of assignments ;
; imm[4]       ; Incomplete set of assignments ;
; imm[5]       ; Incomplete set of assignments ;
; file_wsel    ; Incomplete set of assignments ;
; file_dsel    ; Incomplete set of assignments ;
; alufunc[0]   ; Incomplete set of assignments ;
; alufunc[1]   ; Incomplete set of assignments ;
; alufunc[2]   ; Incomplete set of assignments ;
; aluu_sel     ; Incomplete set of assignments ;
; pcsel[0]     ; Incomplete set of assignments ;
; pcsel[1]     ; Incomplete set of assignments ;
; pc_mux[0]    ; Incomplete set of assignments ;
; pc_mux[1]    ; Incomplete set of assignments ;
; pc_mux[2]    ; Incomplete set of assignments ;
; pc_mux[3]    ; Incomplete set of assignments ;
; pc_mux[4]    ; Incomplete set of assignments ;
; pc_mux[5]    ; Incomplete set of assignments ;
; pc_mux[6]    ; Incomplete set of assignments ;
; pc_mux[7]    ; Incomplete set of assignments ;
; pc_mux[8]    ; Incomplete set of assignments ;
; pc_mux[9]    ; Incomplete set of assignments ;
; pc_mux[10]   ; Incomplete set of assignments ;
; pc_mux[11]   ; Incomplete set of assignments ;
; pc_mux[12]   ; Incomplete set of assignments ;
; pc_mux[13]   ; Incomplete set of assignments ;
; pc_mux[14]   ; Incomplete set of assignments ;
; pc_mux[15]   ; Incomplete set of assignments ;
; rf_out_en    ; Incomplete set of assignments ;
; ram_out_en   ; Incomplete set of assignments ;
; readwrite    ; Incomplete set of assignments ;
; shift[0]     ; Incomplete set of assignments ;
; shift[1]     ; Incomplete set of assignments ;
; shift[2]     ; Incomplete set of assignments ;
; ram_mux[0]   ; Incomplete set of assignments ;
; ram_mux[1]   ; Incomplete set of assignments ;
; ram_mux[2]   ; Incomplete set of assignments ;
; ram_mux[3]   ; Incomplete set of assignments ;
; ram_mux[4]   ; Incomplete set of assignments ;
; ram_mux[5]   ; Incomplete set of assignments ;
; ram_mux[6]   ; Incomplete set of assignments ;
; ram_mux[7]   ; Incomplete set of assignments ;
; ram_mux[8]   ; Incomplete set of assignments ;
; ram_mux[9]   ; Incomplete set of assignments ;
; ram_mux[10]  ; Incomplete set of assignments ;
; ram_mux[11]  ; Incomplete set of assignments ;
; ram_mux[12]  ; Incomplete set of assignments ;
; ram_mux[13]  ; Incomplete set of assignments ;
; ram_mux[14]  ; Incomplete set of assignments ;
; ram_mux[15]  ; Incomplete set of assignments ;
; led          ; Incomplete set of assignments ;
; ram_data[0]  ; Incomplete set of assignments ;
; ram_data[1]  ; Incomplete set of assignments ;
; ram_data[2]  ; Incomplete set of assignments ;
; ram_data[3]  ; Incomplete set of assignments ;
; ram_data[4]  ; Incomplete set of assignments ;
; ram_data[5]  ; Incomplete set of assignments ;
; ram_data[6]  ; Incomplete set of assignments ;
; ram_data[7]  ; Incomplete set of assignments ;
; ram_data[8]  ; Incomplete set of assignments ;
; ram_data[9]  ; Incomplete set of assignments ;
; ram_data[10] ; Incomplete set of assignments ;
; ram_data[11] ; Incomplete set of assignments ;
; ram_data[12] ; Incomplete set of assignments ;
; ram_data[13] ; Incomplete set of assignments ;
; ram_data[14] ; Incomplete set of assignments ;
; ram_data[15] ; Incomplete set of assignments ;
; clr          ; Incomplete set of assignments ;
; clk          ; Incomplete set of assignments ;
; rom_addr[0]  ; Missing location assignment   ;
; rom_addr[1]  ; Missing location assignment   ;
; rom_addr[2]  ; Missing location assignment   ;
; rom_addr[3]  ; Missing location assignment   ;
; rom_addr[4]  ; Missing location assignment   ;
; rom_addr[5]  ; Missing location assignment   ;
; rom_addr[6]  ; Missing location assignment   ;
; rom_addr[7]  ; Missing location assignment   ;
; rom_addr[8]  ; Missing location assignment   ;
; rom_addr[9]  ; Missing location assignment   ;
; rom_addr[10] ; Missing location assignment   ;
; rom_addr[11] ; Missing location assignment   ;
; rom_addr[12] ; Missing location assignment   ;
; rom_addr[13] ; Missing location assignment   ;
; rom_addr[14] ; Missing location assignment   ;
; rom_addr[15] ; Missing location assignment   ;
; seg0[0]      ; Missing location assignment   ;
; seg0[1]      ; Missing location assignment   ;
; seg0[2]      ; Missing location assignment   ;
; seg0[3]      ; Missing location assignment   ;
; seg0[4]      ; Missing location assignment   ;
; seg0[5]      ; Missing location assignment   ;
; seg0[6]      ; Missing location assignment   ;
; seg1[0]      ; Missing location assignment   ;
; seg1[1]      ; Missing location assignment   ;
; seg1[2]      ; Missing location assignment   ;
; seg1[3]      ; Missing location assignment   ;
; seg1[4]      ; Missing location assignment   ;
; seg1[5]      ; Missing location assignment   ;
; seg1[6]      ; Missing location assignment   ;
; seg2[0]      ; Missing location assignment   ;
; seg2[1]      ; Missing location assignment   ;
; seg2[2]      ; Missing location assignment   ;
; seg2[3]      ; Missing location assignment   ;
; seg2[4]      ; Missing location assignment   ;
; seg2[5]      ; Missing location assignment   ;
; seg2[6]      ; Missing location assignment   ;
; seg3[0]      ; Missing location assignment   ;
; seg3[1]      ; Missing location assignment   ;
; seg3[2]      ; Missing location assignment   ;
; seg3[3]      ; Missing location assignment   ;
; seg3[4]      ; Missing location assignment   ;
; seg3[5]      ; Missing location assignment   ;
; seg3[6]      ; Missing location assignment   ;
; alu_out[0]   ; Missing location assignment   ;
; alu_out[1]   ; Missing location assignment   ;
; alu_out[2]   ; Missing location assignment   ;
; alu_out[3]   ; Missing location assignment   ;
; alu_out[4]   ; Missing location assignment   ;
; alu_out[5]   ; Missing location assignment   ;
; alu_out[6]   ; Missing location assignment   ;
; alu_out[7]   ; Missing location assignment   ;
; alu_out[8]   ; Missing location assignment   ;
; alu_out[9]   ; Missing location assignment   ;
; alu_out[10]  ; Missing location assignment   ;
; alu_out[11]  ; Missing location assignment   ;
; alu_out[12]  ; Missing location assignment   ;
; alu_out[13]  ; Missing location assignment   ;
; alu_out[14]  ; Missing location assignment   ;
; alu_out[15]  ; Missing location assignment   ;
; rt_out[0]    ; Missing location assignment   ;
; rt_out[1]    ; Missing location assignment   ;
; rt_out[2]    ; Missing location assignment   ;
; rt_out[3]    ; Missing location assignment   ;
; rt_out[4]    ; Missing location assignment   ;
; rt_out[5]    ; Missing location assignment   ;
; rt_out[6]    ; Missing location assignment   ;
; rt_out[7]    ; Missing location assignment   ;
; rt_out[8]    ; Missing location assignment   ;
; rt_out[9]    ; Missing location assignment   ;
; rt_out[10]   ; Missing location assignment   ;
; rt_out[11]   ; Missing location assignment   ;
; rt_out[12]   ; Missing location assignment   ;
; rt_out[13]   ; Missing location assignment   ;
; rt_out[14]   ; Missing location assignment   ;
; rt_out[15]   ; Missing location assignment   ;
; rs_out[0]    ; Missing location assignment   ;
; rs_out[1]    ; Missing location assignment   ;
; rs_out[2]    ; Missing location assignment   ;
; rs_out[3]    ; Missing location assignment   ;
; rs_out[4]    ; Missing location assignment   ;
; rs_out[5]    ; Missing location assignment   ;
; rs_out[6]    ; Missing location assignment   ;
; rs_out[7]    ; Missing location assignment   ;
; rs_out[8]    ; Missing location assignment   ;
; rs_out[9]    ; Missing location assignment   ;
; rs_out[10]   ; Missing location assignment   ;
; rs_out[11]   ; Missing location assignment   ;
; rs_out[12]   ; Missing location assignment   ;
; rs_out[13]   ; Missing location assignment   ;
; rs_out[14]   ; Missing location assignment   ;
; rs_out[15]   ; Missing location assignment   ;
; op           ; Missing location assignment   ;
; rs[0]        ; Missing location assignment   ;
; rs[1]        ; Missing location assignment   ;
; rs[2]        ; Missing location assignment   ;
; rt[0]        ; Missing location assignment   ;
; rt[1]        ; Missing location assignment   ;
; rt[2]        ; Missing location assignment   ;
; rd[0]        ; Missing location assignment   ;
; rd[1]        ; Missing location assignment   ;
; rd[2]        ; Missing location assignment   ;
; imm[0]       ; Missing location assignment   ;
; imm[1]       ; Missing location assignment   ;
; imm[2]       ; Missing location assignment   ;
; imm[3]       ; Missing location assignment   ;
; imm[4]       ; Missing location assignment   ;
; imm[5]       ; Missing location assignment   ;
; file_wsel    ; Missing location assignment   ;
; file_dsel    ; Missing location assignment   ;
; alufunc[0]   ; Missing location assignment   ;
; alufunc[1]   ; Missing location assignment   ;
; alufunc[2]   ; Missing location assignment   ;
; aluu_sel     ; Missing location assignment   ;
; pcsel[0]     ; Missing location assignment   ;
; pcsel[1]     ; Missing location assignment   ;
; pc_mux[0]    ; Missing location assignment   ;
; pc_mux[1]    ; Missing location assignment   ;
; pc_mux[2]    ; Missing location assignment   ;
; pc_mux[3]    ; Missing location assignment   ;
; pc_mux[4]    ; Missing location assignment   ;
; pc_mux[5]    ; Missing location assignment   ;
; pc_mux[6]    ; Missing location assignment   ;
; pc_mux[7]    ; Missing location assignment   ;
; pc_mux[8]    ; Missing location assignment   ;
; pc_mux[9]    ; Missing location assignment   ;
; pc_mux[10]   ; Missing location assignment   ;
; pc_mux[11]   ; Missing location assignment   ;
; pc_mux[12]   ; Missing location assignment   ;
; pc_mux[13]   ; Missing location assignment   ;
; pc_mux[14]   ; Missing location assignment   ;
; pc_mux[15]   ; Missing location assignment   ;
; rf_out_en    ; Missing location assignment   ;
; ram_out_en   ; Missing location assignment   ;
; readwrite    ; Missing location assignment   ;
; shift[0]     ; Missing location assignment   ;
; shift[1]     ; Missing location assignment   ;
; shift[2]     ; Missing location assignment   ;
; ram_mux[0]   ; Missing location assignment   ;
; ram_mux[1]   ; Missing location assignment   ;
; ram_mux[2]   ; Missing location assignment   ;
; ram_mux[3]   ; Missing location assignment   ;
; ram_mux[4]   ; Missing location assignment   ;
; ram_mux[5]   ; Missing location assignment   ;
; ram_mux[6]   ; Missing location assignment   ;
; ram_mux[7]   ; Missing location assignment   ;
; ram_mux[8]   ; Missing location assignment   ;
; ram_mux[9]   ; Missing location assignment   ;
; ram_mux[10]  ; Missing location assignment   ;
; ram_mux[11]  ; Missing location assignment   ;
; ram_mux[12]  ; Missing location assignment   ;
; ram_mux[13]  ; Missing location assignment   ;
; ram_mux[14]  ; Missing location assignment   ;
; ram_mux[15]  ; Missing location assignment   ;
; led          ; Missing location assignment   ;
; ram_data[0]  ; Missing location assignment   ;
; ram_data[1]  ; Missing location assignment   ;
; ram_data[2]  ; Missing location assignment   ;
; ram_data[3]  ; Missing location assignment   ;
; ram_data[4]  ; Missing location assignment   ;
; ram_data[5]  ; Missing location assignment   ;
; ram_data[6]  ; Missing location assignment   ;
; ram_data[7]  ; Missing location assignment   ;
; ram_data[8]  ; Missing location assignment   ;
; ram_data[9]  ; Missing location assignment   ;
; ram_data[10] ; Missing location assignment   ;
; ram_data[11] ; Missing location assignment   ;
; ram_data[12] ; Missing location assignment   ;
; ram_data[13] ; Missing location assignment   ;
; ram_data[14] ; Missing location assignment   ;
; ram_data[15] ; Missing location assignment   ;
; clr          ; Missing location assignment   ;
; clk          ; Missing location assignment   ;
+--------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+--------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------+----------------------+--------------+
; Compilation Hierarchy Node                 ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                     ; Entity Name          ; Library Name ;
+--------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------+----------------------+--------------+
; |CPU                                       ; 602.0 (32.0)         ; 636.5 (31.3)                     ; 36.0 (0.0)                                        ; 1.5 (0.7)                        ; 0.0 (0.0)            ; 988 (46)            ; 65 (0)                    ; 0 (0)         ; 16384             ; 2     ; 0          ; 173  ; 0            ; |CPU                                                                    ; CPU                  ; work         ;
;    |ALU:ALU0|                              ; 137.3 (5.5)          ; 144.0 (5.5)                      ; 7.0 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 182 (9)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ALU:ALU0                                                           ; ALU                  ; work         ;
;       |LeftShifter16bit:lshifter|          ; 13.0 (13.0)          ; 13.5 (13.5)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ALU:ALU0|LeftShifter16bit:lshifter                                 ; LeftShifter16bit     ; work         ;
;       |RightShifter16bit:rshifter|         ; 12.5 (12.5)          ; 13.0 (13.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ALU:ALU0|RightShifter16bit:rshifter                                ; RightShifter16bit    ; work         ;
;       |SixteenBitAdder:adder|              ; 11.5 (0.0)           ; 12.0 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ALU:ALU0|SixteenBitAdder:adder                                     ; SixteenBitAdder      ; work         ;
;          |FullAdder:Adder10|               ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ALU:ALU0|SixteenBitAdder:adder|FullAdder:Adder10                   ; FullAdder            ; work         ;
;          |FullAdder:Adder11|               ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ALU:ALU0|SixteenBitAdder:adder|FullAdder:Adder11                   ; FullAdder            ; work         ;
;          |FullAdder:Adder12|               ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ALU:ALU0|SixteenBitAdder:adder|FullAdder:Adder12                   ; FullAdder            ; work         ;
;          |FullAdder:Adder14|               ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ALU:ALU0|SixteenBitAdder:adder|FullAdder:Adder14                   ; FullAdder            ; work         ;
;          |FullAdder:Adder15|               ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ALU:ALU0|SixteenBitAdder:adder|FullAdder:Adder15                   ; FullAdder            ; work         ;
;          |FullAdder:Adder2|                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ALU:ALU0|SixteenBitAdder:adder|FullAdder:Adder2                    ; FullAdder            ; work         ;
;          |FullAdder:Adder4|                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ALU:ALU0|SixteenBitAdder:adder|FullAdder:Adder4                    ; FullAdder            ; work         ;
;          |FullAdder:Adder5|                ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ALU:ALU0|SixteenBitAdder:adder|FullAdder:Adder5                    ; FullAdder            ; work         ;
;          |FullAdder:Adder6|                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ALU:ALU0|SixteenBitAdder:adder|FullAdder:Adder6                    ; FullAdder            ; work         ;
;          |FullAdder:Adder7|                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ALU:ALU0|SixteenBitAdder:adder|FullAdder:Adder7                    ; FullAdder            ; work         ;
;          |FullAdder:Adder9|                ; 2.0 (2.0)            ; 2.5 (2.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ALU:ALU0|SixteenBitAdder:adder|FullAdder:Adder9                    ; FullAdder            ; work         ;
;       |SixteenBitSubtractor:setOnLessThan| ; 17.1 (0.0)           ; 17.5 (0.0)                       ; 0.5 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ALU:ALU0|SixteenBitSubtractor:setOnLessThan                        ; SixteenBitSubtractor ; work         ;
;          |FullSubtractor:Adder10|          ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ALU:ALU0|SixteenBitSubtractor:setOnLessThan|FullSubtractor:Adder10 ; FullSubtractor       ; work         ;
;          |FullSubtractor:Adder11|          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ALU:ALU0|SixteenBitSubtractor:setOnLessThan|FullSubtractor:Adder11 ; FullSubtractor       ; work         ;
;          |FullSubtractor:Adder12|          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ALU:ALU0|SixteenBitSubtractor:setOnLessThan|FullSubtractor:Adder12 ; FullSubtractor       ; work         ;
;          |FullSubtractor:Adder13|          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ALU:ALU0|SixteenBitSubtractor:setOnLessThan|FullSubtractor:Adder13 ; FullSubtractor       ; work         ;
;          |FullSubtractor:Adder14|          ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ALU:ALU0|SixteenBitSubtractor:setOnLessThan|FullSubtractor:Adder14 ; FullSubtractor       ; work         ;
;          |FullSubtractor:Adder15|          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ALU:ALU0|SixteenBitSubtractor:setOnLessThan|FullSubtractor:Adder15 ; FullSubtractor       ; work         ;
;          |FullSubtractor:Adder5|           ; 3.6 (3.6)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ALU:ALU0|SixteenBitSubtractor:setOnLessThan|FullSubtractor:Adder5  ; FullSubtractor       ; work         ;
;          |FullSubtractor:Adder7|           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ALU:ALU0|SixteenBitSubtractor:setOnLessThan|FullSubtractor:Adder7  ; FullSubtractor       ; work         ;
;          |FullSubtractor:Adder8|           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ALU:ALU0|SixteenBitSubtractor:setOnLessThan|FullSubtractor:Adder8  ; FullSubtractor       ; work         ;
;          |FullSubtractor:Adder9|           ; 2.0 (2.0)            ; 2.5 (2.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ALU:ALU0|SixteenBitSubtractor:setOnLessThan|FullSubtractor:Adder9  ; FullSubtractor       ; work         ;
;       |SixteenBitSubtractor:subtractor|    ; 12.1 (0.0)           ; 13.0 (0.0)                       ; 1.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ALU:ALU0|SixteenBitSubtractor:subtractor                           ; SixteenBitSubtractor ; work         ;
;          |FullSubtractor:Adder0|           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ALU:ALU0|SixteenBitSubtractor:subtractor|FullSubtractor:Adder0     ; FullSubtractor       ; work         ;
;          |FullSubtractor:Adder10|          ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ALU:ALU0|SixteenBitSubtractor:subtractor|FullSubtractor:Adder10    ; FullSubtractor       ; work         ;
;          |FullSubtractor:Adder11|          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ALU:ALU0|SixteenBitSubtractor:subtractor|FullSubtractor:Adder11    ; FullSubtractor       ; work         ;
;          |FullSubtractor:Adder12|          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ALU:ALU0|SixteenBitSubtractor:subtractor|FullSubtractor:Adder12    ; FullSubtractor       ; work         ;
;          |FullSubtractor:Adder14|          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ALU:ALU0|SixteenBitSubtractor:subtractor|FullSubtractor:Adder14    ; FullSubtractor       ; work         ;
;          |FullSubtractor:Adder15|          ; 2.1 (2.1)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ALU:ALU0|SixteenBitSubtractor:subtractor|FullSubtractor:Adder15    ; FullSubtractor       ; work         ;
;          |FullSubtractor:Adder2|           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ALU:ALU0|SixteenBitSubtractor:subtractor|FullSubtractor:Adder2     ; FullSubtractor       ; work         ;
;          |FullSubtractor:Adder5|           ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ALU:ALU0|SixteenBitSubtractor:subtractor|FullSubtractor:Adder5     ; FullSubtractor       ; work         ;
;          |FullSubtractor:Adder6|           ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ALU:ALU0|SixteenBitSubtractor:subtractor|FullSubtractor:Adder6     ; FullSubtractor       ; work         ;
;          |FullSubtractor:Adder7|           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ALU:ALU0|SixteenBitSubtractor:subtractor|FullSubtractor:Adder7     ; FullSubtractor       ; work         ;
;          |FullSubtractor:Adder9|           ; 2.0 (2.0)            ; 2.5 (2.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ALU:ALU0|SixteenBitSubtractor:subtractor|FullSubtractor:Adder9     ; FullSubtractor       ; work         ;
;       |TristateBus3bit:tri_sll_sh|         ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ALU:ALU0|TristateBus3bit:tri_sll_sh                                ; TristateBus3bit      ; work         ;
;       |TristateBus3bit:tri_srl_sh|         ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ALU:ALU0|TristateBus3bit:tri_srl_sh                                ; TristateBus3bit      ; work         ;
;       |TristateBus:tri_add_out|            ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ALU:ALU0|TristateBus:tri_add_out                                   ; TristateBus          ; work         ;
;       |TristateBus:tri_or_out|             ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ALU:ALU0|TristateBus:tri_or_out                                    ; TristateBus          ; work         ;
;       |TristateBus:tri_sll_out|            ; 8.5 (8.5)            ; 9.0 (9.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ALU:ALU0|TristateBus:tri_sll_out                                   ; TristateBus          ; work         ;
;       |TristateBus:tri_slt_out|            ; 38.1 (38.1)          ; 41.0 (41.0)                      ; 3.0 (3.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 53 (53)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ALU:ALU0|TristateBus:tri_slt_out                                   ; TristateBus          ; work         ;
;       |TristateBus:tri_srl_out|            ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ALU:ALU0|TristateBus:tri_srl_out                                   ; TristateBus          ; work         ;
;       |TristateBus:tri_sub_out|            ; 3.5 (3.5)            ; 4.0 (4.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ALU:ALU0|TristateBus:tri_sub_out                                   ; TristateBus          ; work         ;
;    |Clock_Divider:CD|                      ; 23.5 (23.5)          ; 24.3 (24.3)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (41)             ; 47 (47)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Clock_Divider:CD                                                   ; Clock_Divider        ; work         ;
;    |DFlipFlop:overflow_FlipFlop|           ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|DFlipFlop:overflow_FlipFlop                                        ; DFlipFlop            ; work         ;
;       |D_Latch_Clr:Add0|                   ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|DFlipFlop:overflow_FlipFlop|D_Latch_Clr:Add0                       ; D_Latch_Clr          ; work         ;
;       |D_Latch_Clr:Add1|                   ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|DFlipFlop:overflow_FlipFlop|D_Latch_Clr:Add1                       ; D_Latch_Clr          ; work         ;
;    |DFlipFlop:zero_FlipFlop|               ; 5.5 (0.0)            ; 5.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|DFlipFlop:zero_FlipFlop                                            ; DFlipFlop            ; work         ;
;       |D_Latch_Clr:Add0|                   ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|DFlipFlop:zero_FlipFlop|D_Latch_Clr:Add0                           ; D_Latch_Clr          ; work         ;
;       |D_Latch_Clr:Add1|                   ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|DFlipFlop:zero_FlipFlop|D_Latch_Clr:Add1                           ; D_Latch_Clr          ; work         ;
;    |Decoder:Decode0|                       ; 9.3 (9.3)            ; 9.3 (9.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Decoder:Decode0                                                    ; Decoder              ; work         ;
;    |IR:IR0|                                ; 21.3 (6.5)           ; 22.5 (7.0)                       ; 1.2 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 45 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|IR:IR0                                                             ; IR                   ; work         ;
;       |Reg:r|                              ; 14.8 (0.0)           ; 15.5 (0.0)                       ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|IR:IR0|Reg:r                                                       ; Reg                  ; work         ;
;          |DFlipFlop:REG0|                  ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|IR:IR0|Reg:r|DFlipFlop:REG0                                        ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|IR:IR0|Reg:r|DFlipFlop:REG0|D_Latch_Clr:Add0                       ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|IR:IR0|Reg:r|DFlipFlop:REG0|D_Latch_Clr:Add1                       ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG1|                  ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|IR:IR0|Reg:r|DFlipFlop:REG1                                        ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|IR:IR0|Reg:r|DFlipFlop:REG1|D_Latch_Clr:Add0                       ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|IR:IR0|Reg:r|DFlipFlop:REG1|D_Latch_Clr:Add1                       ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG10|                 ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|IR:IR0|Reg:r|DFlipFlop:REG10                                       ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|IR:IR0|Reg:r|DFlipFlop:REG10|D_Latch_Clr:Add0                      ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|IR:IR0|Reg:r|DFlipFlop:REG10|D_Latch_Clr:Add1                      ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG11|                 ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|IR:IR0|Reg:r|DFlipFlop:REG11                                       ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|IR:IR0|Reg:r|DFlipFlop:REG11|D_Latch_Clr:Add0                      ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|IR:IR0|Reg:r|DFlipFlop:REG11|D_Latch_Clr:Add1                      ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG12|                 ; 0.5 (0.0)            ; 1.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|IR:IR0|Reg:r|DFlipFlop:REG12                                       ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|IR:IR0|Reg:r|DFlipFlop:REG12|D_Latch_Clr:Add0                      ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|IR:IR0|Reg:r|DFlipFlop:REG12|D_Latch_Clr:Add1                      ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG13|                 ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|IR:IR0|Reg:r|DFlipFlop:REG13                                       ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|IR:IR0|Reg:r|DFlipFlop:REG13|D_Latch_Clr:Add0                      ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|IR:IR0|Reg:r|DFlipFlop:REG13|D_Latch_Clr:Add1                      ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG14|                 ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|IR:IR0|Reg:r|DFlipFlop:REG14                                       ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|IR:IR0|Reg:r|DFlipFlop:REG14|D_Latch_Clr:Add0                      ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|IR:IR0|Reg:r|DFlipFlop:REG14|D_Latch_Clr:Add1                      ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG15|                 ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|IR:IR0|Reg:r|DFlipFlop:REG15                                       ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|IR:IR0|Reg:r|DFlipFlop:REG15|D_Latch_Clr:Add0                      ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|IR:IR0|Reg:r|DFlipFlop:REG15|D_Latch_Clr:Add1                      ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG2|                  ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|IR:IR0|Reg:r|DFlipFlop:REG2                                        ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|IR:IR0|Reg:r|DFlipFlop:REG2|D_Latch_Clr:Add0                       ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|IR:IR0|Reg:r|DFlipFlop:REG2|D_Latch_Clr:Add1                       ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG3|                  ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|IR:IR0|Reg:r|DFlipFlop:REG3                                        ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|IR:IR0|Reg:r|DFlipFlop:REG3|D_Latch_Clr:Add0                       ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|IR:IR0|Reg:r|DFlipFlop:REG3|D_Latch_Clr:Add1                       ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG4|                  ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|IR:IR0|Reg:r|DFlipFlop:REG4                                        ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|IR:IR0|Reg:r|DFlipFlop:REG4|D_Latch_Clr:Add0                       ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|IR:IR0|Reg:r|DFlipFlop:REG4|D_Latch_Clr:Add1                       ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG5|                  ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|IR:IR0|Reg:r|DFlipFlop:REG5                                        ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|IR:IR0|Reg:r|DFlipFlop:REG5|D_Latch_Clr:Add0                       ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|IR:IR0|Reg:r|DFlipFlop:REG5|D_Latch_Clr:Add1                       ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG6|                  ; 0.8 (0.0)            ; 1.0 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|IR:IR0|Reg:r|DFlipFlop:REG6                                        ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|IR:IR0|Reg:r|DFlipFlop:REG6|D_Latch_Clr:Add0                       ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|IR:IR0|Reg:r|DFlipFlop:REG6|D_Latch_Clr:Add1                       ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG7|                  ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|IR:IR0|Reg:r|DFlipFlop:REG7                                        ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|IR:IR0|Reg:r|DFlipFlop:REG7|D_Latch_Clr:Add0                       ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|IR:IR0|Reg:r|DFlipFlop:REG7|D_Latch_Clr:Add1                       ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG8|                  ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|IR:IR0|Reg:r|DFlipFlop:REG8                                        ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|IR:IR0|Reg:r|DFlipFlop:REG8|D_Latch_Clr:Add0                       ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|IR:IR0|Reg:r|DFlipFlop:REG8|D_Latch_Clr:Add1                       ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG9|                  ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|IR:IR0|Reg:r|DFlipFlop:REG9                                        ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|IR:IR0|Reg:r|DFlipFlop:REG9|D_Latch_Clr:Add0                       ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|IR:IR0|Reg:r|DFlipFlop:REG9|D_Latch_Clr:Add1                       ; D_Latch_Clr          ; work         ;
;    |PC:PC_comp|                            ; 5.2 (5.2)            ; 5.7 (5.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|PC:PC_comp                                                         ; PC                   ; work         ;
;    |RAM:RAM_comp|                          ; 19.2 (19.2)          ; 19.2 (19.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 2 (2)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |CPU|RAM:RAM_comp                                                       ; RAM                  ; work         ;
;       |altsyncram:ram_rtl_0|               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |CPU|RAM:RAM_comp|altsyncram:ram_rtl_0                                  ; altsyncram           ; work         ;
;          |altsyncram_ubn1:auto_generated|  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |CPU|RAM:RAM_comp|altsyncram:ram_rtl_0|altsyncram_ubn1:auto_generated   ; altsyncram_ubn1      ; work         ;
;    |ROM:ROM_comp|                          ; 19.2 (19.2)          ; 19.5 (19.5)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|ROM:ROM_comp                                                       ; ROM                  ; work         ;
;    |RegFile:RF|                            ; 285.3 (2.0)          ; 312.7 (2.0)                      ; 27.8 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 513 (8)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF                                                         ; RegFile              ; work         ;
;       |MUX8to1_16bit:muxa|                 ; 39.2 (39.2)          ; 40.5 (40.5)                      ; 1.7 (1.7)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 62 (62)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|MUX8to1_16bit:muxa                                      ; MUX8to1_16bit        ; work         ;
;       |MUX8to1_16bit:muxb|                 ; 38.6 (38.6)          ; 41.5 (41.5)                      ; 3.0 (3.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 51 (51)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|MUX8to1_16bit:muxb                                      ; MUX8to1_16bit        ; work         ;
;       |Reg:R0|                             ; 25.5 (0.0)           ; 32.0 (0.0)                       ; 6.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R0                                                  ; Reg                  ; work         ;
;          |DFlipFlop:REG0|                  ; 2.5 (0.0)            ; 3.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R0|DFlipFlop:REG0                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.5 (1.5)            ; 2.0 (2.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R0|DFlipFlop:REG0|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R0|DFlipFlop:REG0|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG1|                  ; 1.5 (0.0)            ; 2.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R0|DFlipFlop:REG1                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R0|DFlipFlop:REG1|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R0|DFlipFlop:REG1|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG10|                 ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R0|DFlipFlop:REG10                                  ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R0|DFlipFlop:REG10|D_Latch_Clr:Add0                 ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R0|DFlipFlop:REG10|D_Latch_Clr:Add1                 ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG11|                 ; 1.5 (0.0)            ; 2.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R0|DFlipFlop:REG11                                  ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R0|DFlipFlop:REG11|D_Latch_Clr:Add0                 ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R0|DFlipFlop:REG11|D_Latch_Clr:Add1                 ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG12|                 ; 1.5 (0.0)            ; 2.5 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R0|DFlipFlop:REG12                                  ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R0|DFlipFlop:REG12|D_Latch_Clr:Add0                 ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R0|DFlipFlop:REG12|D_Latch_Clr:Add1                 ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG13|                 ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R0|DFlipFlop:REG13                                  ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R0|DFlipFlop:REG13|D_Latch_Clr:Add0                 ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R0|DFlipFlop:REG13|D_Latch_Clr:Add1                 ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG14|                 ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R0|DFlipFlop:REG14                                  ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R0|DFlipFlop:REG14|D_Latch_Clr:Add0                 ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R0|DFlipFlop:REG14|D_Latch_Clr:Add1                 ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG15|                 ; 1.5 (0.0)            ; 2.5 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R0|DFlipFlop:REG15                                  ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R0|DFlipFlop:REG15|D_Latch_Clr:Add0                 ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R0|DFlipFlop:REG15|D_Latch_Clr:Add1                 ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG2|                  ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R0|DFlipFlop:REG2                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R0|DFlipFlop:REG2|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R0|DFlipFlop:REG2|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG3|                  ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R0|DFlipFlop:REG3                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R0|DFlipFlop:REG3|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R0|DFlipFlop:REG3|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG4|                  ; 1.5 (0.0)            ; 3.0 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R0|DFlipFlop:REG4                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 2.0 (2.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R0|DFlipFlop:REG4|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R0|DFlipFlop:REG4|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG5|                  ; 1.5 (0.0)            ; 2.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R0|DFlipFlop:REG5                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R0|DFlipFlop:REG5|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R0|DFlipFlop:REG5|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG6|                  ; 1.5 (0.0)            ; 2.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R0|DFlipFlop:REG6                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R0|DFlipFlop:REG6|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R0|DFlipFlop:REG6|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG7|                  ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R0|DFlipFlop:REG7                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R0|DFlipFlop:REG7|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R0|DFlipFlop:REG7|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG8|                  ; 1.5 (0.0)            ; 2.5 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R0|DFlipFlop:REG8                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R0|DFlipFlop:REG8|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R0|DFlipFlop:REG8|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG9|                  ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R0|DFlipFlop:REG9                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R0|DFlipFlop:REG9|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R0|DFlipFlop:REG9|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;       |Reg:R1|                             ; 25.0 (0.0)           ; 28.0 (0.0)                       ; 3.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R1                                                  ; Reg                  ; work         ;
;          |DFlipFlop:REG0|                  ; 2.0 (0.0)            ; 2.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R1|DFlipFlop:REG0                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.5 (1.5)            ; 2.0 (2.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R1|DFlipFlop:REG0|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R1|DFlipFlop:REG0|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG1|                  ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R1|DFlipFlop:REG1                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R1|DFlipFlop:REG1|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R1|DFlipFlop:REG1|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG10|                 ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R1|DFlipFlop:REG10                                  ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R1|DFlipFlop:REG10|D_Latch_Clr:Add0                 ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R1|DFlipFlop:REG10|D_Latch_Clr:Add1                 ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG11|                 ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R1|DFlipFlop:REG11                                  ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R1|DFlipFlop:REG11|D_Latch_Clr:Add0                 ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R1|DFlipFlop:REG11|D_Latch_Clr:Add1                 ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG12|                 ; 1.5 (0.0)            ; 2.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R1|DFlipFlop:REG12                                  ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R1|DFlipFlop:REG12|D_Latch_Clr:Add0                 ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R1|DFlipFlop:REG12|D_Latch_Clr:Add1                 ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG13|                 ; 1.5 (0.0)            ; 2.5 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R1|DFlipFlop:REG13                                  ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R1|DFlipFlop:REG13|D_Latch_Clr:Add0                 ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R1|DFlipFlop:REG13|D_Latch_Clr:Add1                 ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG14|                 ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R1|DFlipFlop:REG14                                  ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R1|DFlipFlop:REG14|D_Latch_Clr:Add0                 ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R1|DFlipFlop:REG14|D_Latch_Clr:Add1                 ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG15|                 ; 1.5 (0.0)            ; 2.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R1|DFlipFlop:REG15                                  ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R1|DFlipFlop:REG15|D_Latch_Clr:Add0                 ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R1|DFlipFlop:REG15|D_Latch_Clr:Add1                 ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG2|                  ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R1|DFlipFlop:REG2                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R1|DFlipFlop:REG2|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R1|DFlipFlop:REG2|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG3|                  ; 1.5 (0.0)            ; 2.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R1|DFlipFlop:REG3                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R1|DFlipFlop:REG3|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R1|DFlipFlop:REG3|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG4|                  ; 1.5 (0.0)            ; 2.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R1|DFlipFlop:REG4                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R1|DFlipFlop:REG4|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R1|DFlipFlop:REG4|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG5|                  ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R1|DFlipFlop:REG5                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R1|DFlipFlop:REG5|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R1|DFlipFlop:REG5|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG6|                  ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R1|DFlipFlop:REG6                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R1|DFlipFlop:REG6|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R1|DFlipFlop:REG6|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG7|                  ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R1|DFlipFlop:REG7                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R1|DFlipFlop:REG7|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R1|DFlipFlop:REG7|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG8|                  ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R1|DFlipFlop:REG8                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R1|DFlipFlop:REG8|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R1|DFlipFlop:REG8|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG9|                  ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R1|DFlipFlop:REG9                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R1|DFlipFlop:REG9|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R1|DFlipFlop:REG9|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;       |Reg:R2|                             ; 25.5 (0.0)           ; 27.0 (0.0)                       ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R2                                                  ; Reg                  ; work         ;
;          |DFlipFlop:REG0|                  ; 2.5 (0.0)            ; 3.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R2|DFlipFlop:REG0                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.5 (1.5)            ; 2.0 (2.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R2|DFlipFlop:REG0|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R2|DFlipFlop:REG0|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG1|                  ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R2|DFlipFlop:REG1                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R2|DFlipFlop:REG1|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R2|DFlipFlop:REG1|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG10|                 ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R2|DFlipFlop:REG10                                  ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R2|DFlipFlop:REG10|D_Latch_Clr:Add0                 ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R2|DFlipFlop:REG10|D_Latch_Clr:Add1                 ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG11|                 ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R2|DFlipFlop:REG11                                  ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R2|DFlipFlop:REG11|D_Latch_Clr:Add0                 ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R2|DFlipFlop:REG11|D_Latch_Clr:Add1                 ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG12|                 ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R2|DFlipFlop:REG12                                  ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R2|DFlipFlop:REG12|D_Latch_Clr:Add0                 ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R2|DFlipFlop:REG12|D_Latch_Clr:Add1                 ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG13|                 ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R2|DFlipFlop:REG13                                  ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R2|DFlipFlop:REG13|D_Latch_Clr:Add0                 ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R2|DFlipFlop:REG13|D_Latch_Clr:Add1                 ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG14|                 ; 1.5 (0.0)            ; 2.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R2|DFlipFlop:REG14                                  ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R2|DFlipFlop:REG14|D_Latch_Clr:Add0                 ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R2|DFlipFlop:REG14|D_Latch_Clr:Add1                 ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG15|                 ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R2|DFlipFlop:REG15                                  ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R2|DFlipFlop:REG15|D_Latch_Clr:Add0                 ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R2|DFlipFlop:REG15|D_Latch_Clr:Add1                 ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG2|                  ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R2|DFlipFlop:REG2                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R2|DFlipFlop:REG2|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R2|DFlipFlop:REG2|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG3|                  ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R2|DFlipFlop:REG3                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R2|DFlipFlop:REG3|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R2|DFlipFlop:REG3|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG4|                  ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R2|DFlipFlop:REG4                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R2|DFlipFlop:REG4|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R2|DFlipFlop:REG4|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG5|                  ; 1.5 (0.0)            ; 2.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R2|DFlipFlop:REG5                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R2|DFlipFlop:REG5|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R2|DFlipFlop:REG5|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG6|                  ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R2|DFlipFlop:REG6                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R2|DFlipFlop:REG6|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R2|DFlipFlop:REG6|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG7|                  ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R2|DFlipFlop:REG7                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R2|DFlipFlop:REG7|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R2|DFlipFlop:REG7|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG8|                  ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R2|DFlipFlop:REG8                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R2|DFlipFlop:REG8|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R2|DFlipFlop:REG8|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG9|                  ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R2|DFlipFlop:REG9                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R2|DFlipFlop:REG9|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R2|DFlipFlop:REG9|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;       |Reg:R3|                             ; 26.0 (0.0)           ; 28.5 (0.0)                       ; 2.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R3                                                  ; Reg                  ; work         ;
;          |DFlipFlop:REG0|                  ; 2.5 (0.0)            ; 2.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R3|DFlipFlop:REG0                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R3|DFlipFlop:REG0|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R3|DFlipFlop:REG0|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG1|                  ; 1.5 (0.0)            ; 2.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R3|DFlipFlop:REG1                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R3|DFlipFlop:REG1|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R3|DFlipFlop:REG1|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG10|                 ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R3|DFlipFlop:REG10                                  ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R3|DFlipFlop:REG10|D_Latch_Clr:Add0                 ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R3|DFlipFlop:REG10|D_Latch_Clr:Add1                 ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG11|                 ; 1.5 (0.0)            ; 2.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R3|DFlipFlop:REG11                                  ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R3|DFlipFlop:REG11|D_Latch_Clr:Add0                 ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R3|DFlipFlop:REG11|D_Latch_Clr:Add1                 ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG12|                 ; 1.5 (0.0)            ; 2.5 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R3|DFlipFlop:REG12                                  ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R3|DFlipFlop:REG12|D_Latch_Clr:Add0                 ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R3|DFlipFlop:REG12|D_Latch_Clr:Add1                 ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG13|                 ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R3|DFlipFlop:REG13                                  ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R3|DFlipFlop:REG13|D_Latch_Clr:Add0                 ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R3|DFlipFlop:REG13|D_Latch_Clr:Add1                 ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG14|                 ; 1.5 (0.0)            ; 2.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R3|DFlipFlop:REG14                                  ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R3|DFlipFlop:REG14|D_Latch_Clr:Add0                 ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R3|DFlipFlop:REG14|D_Latch_Clr:Add1                 ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG15|                 ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R3|DFlipFlop:REG15                                  ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R3|DFlipFlop:REG15|D_Latch_Clr:Add0                 ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R3|DFlipFlop:REG15|D_Latch_Clr:Add1                 ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG2|                  ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R3|DFlipFlop:REG2                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R3|DFlipFlop:REG2|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R3|DFlipFlop:REG2|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG3|                  ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R3|DFlipFlop:REG3                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R3|DFlipFlop:REG3|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R3|DFlipFlop:REG3|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG4|                  ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R3|DFlipFlop:REG4                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R3|DFlipFlop:REG4|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R3|DFlipFlop:REG4|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG5|                  ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R3|DFlipFlop:REG5                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R3|DFlipFlop:REG5|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R3|DFlipFlop:REG5|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG6|                  ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R3|DFlipFlop:REG6                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R3|DFlipFlop:REG6|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R3|DFlipFlop:REG6|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG7|                  ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R3|DFlipFlop:REG7                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R3|DFlipFlop:REG7|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R3|DFlipFlop:REG7|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG8|                  ; 1.5 (0.0)            ; 2.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R3|DFlipFlop:REG8                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R3|DFlipFlop:REG8|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R3|DFlipFlop:REG8|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG9|                  ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R3|DFlipFlop:REG9                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R3|DFlipFlop:REG9|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R3|DFlipFlop:REG9|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;       |Reg:R4|                             ; 25.0 (0.0)           ; 28.7 (0.0)                       ; 3.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R4                                                  ; Reg                  ; work         ;
;          |DFlipFlop:REG0|                  ; 2.5 (0.0)            ; 2.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R4|DFlipFlop:REG0                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.5 (1.5)            ; 2.0 (2.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R4|DFlipFlop:REG0|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R4|DFlipFlop:REG0|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG1|                  ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R4|DFlipFlop:REG1                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R4|DFlipFlop:REG1|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R4|DFlipFlop:REG1|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG10|                 ; 1.5 (0.0)            ; 2.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R4|DFlipFlop:REG10                                  ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R4|DFlipFlop:REG10|D_Latch_Clr:Add0                 ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R4|DFlipFlop:REG10|D_Latch_Clr:Add1                 ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG11|                 ; 1.5 (0.0)            ; 1.7 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R4|DFlipFlop:REG11                                  ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R4|DFlipFlop:REG11|D_Latch_Clr:Add0                 ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R4|DFlipFlop:REG11|D_Latch_Clr:Add1                 ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG12|                 ; 1.5 (0.0)            ; 2.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R4|DFlipFlop:REG12                                  ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R4|DFlipFlop:REG12|D_Latch_Clr:Add0                 ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R4|DFlipFlop:REG12|D_Latch_Clr:Add1                 ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG13|                 ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R4|DFlipFlop:REG13                                  ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R4|DFlipFlop:REG13|D_Latch_Clr:Add0                 ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R4|DFlipFlop:REG13|D_Latch_Clr:Add1                 ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG14|                 ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R4|DFlipFlop:REG14                                  ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R4|DFlipFlop:REG14|D_Latch_Clr:Add0                 ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R4|DFlipFlop:REG14|D_Latch_Clr:Add1                 ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG15|                 ; 1.5 (0.0)            ; 2.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R4|DFlipFlop:REG15                                  ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R4|DFlipFlop:REG15|D_Latch_Clr:Add0                 ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R4|DFlipFlop:REG15|D_Latch_Clr:Add1                 ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG2|                  ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R4|DFlipFlop:REG2                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R4|DFlipFlop:REG2|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R4|DFlipFlop:REG2|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG3|                  ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R4|DFlipFlop:REG3                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R4|DFlipFlop:REG3|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R4|DFlipFlop:REG3|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG4|                  ; 1.5 (0.0)            ; 2.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R4|DFlipFlop:REG4                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R4|DFlipFlop:REG4|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R4|DFlipFlop:REG4|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG5|                  ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R4|DFlipFlop:REG5                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R4|DFlipFlop:REG5|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R4|DFlipFlop:REG5|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG6|                  ; 1.5 (0.0)            ; 2.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R4|DFlipFlop:REG6                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R4|DFlipFlop:REG6|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R4|DFlipFlop:REG6|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG7|                  ; 1.5 (0.0)            ; 2.5 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R4|DFlipFlop:REG7                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 2.0 (2.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R4|DFlipFlop:REG7|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R4|DFlipFlop:REG7|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG8|                  ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R4|DFlipFlop:REG8                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R4|DFlipFlop:REG8|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R4|DFlipFlop:REG8|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG9|                  ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R4|DFlipFlop:REG9                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R4|DFlipFlop:REG9|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R4|DFlipFlop:REG9|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;       |Reg:R5|                             ; 26.5 (0.0)           ; 29.0 (0.0)                       ; 2.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R5                                                  ; Reg                  ; work         ;
;          |DFlipFlop:REG0|                  ; 2.5 (0.0)            ; 3.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R5|DFlipFlop:REG0                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R5|DFlipFlop:REG0|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R5|DFlipFlop:REG0|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG1|                  ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R5|DFlipFlop:REG1                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R5|DFlipFlop:REG1|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R5|DFlipFlop:REG1|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG10|                 ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R5|DFlipFlop:REG10                                  ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R5|DFlipFlop:REG10|D_Latch_Clr:Add0                 ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R5|DFlipFlop:REG10|D_Latch_Clr:Add1                 ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG11|                 ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R5|DFlipFlop:REG11                                  ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R5|DFlipFlop:REG11|D_Latch_Clr:Add0                 ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R5|DFlipFlop:REG11|D_Latch_Clr:Add1                 ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG12|                 ; 1.5 (0.0)            ; 2.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R5|DFlipFlop:REG12                                  ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R5|DFlipFlop:REG12|D_Latch_Clr:Add0                 ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R5|DFlipFlop:REG12|D_Latch_Clr:Add1                 ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG13|                 ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R5|DFlipFlop:REG13                                  ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R5|DFlipFlop:REG13|D_Latch_Clr:Add0                 ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R5|DFlipFlop:REG13|D_Latch_Clr:Add1                 ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG14|                 ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R5|DFlipFlop:REG14                                  ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R5|DFlipFlop:REG14|D_Latch_Clr:Add0                 ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R5|DFlipFlop:REG14|D_Latch_Clr:Add1                 ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG15|                 ; 2.0 (0.0)            ; 2.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R5|DFlipFlop:REG15                                  ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R5|DFlipFlop:REG15|D_Latch_Clr:Add0                 ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R5|DFlipFlop:REG15|D_Latch_Clr:Add1                 ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG2|                  ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R5|DFlipFlop:REG2                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R5|DFlipFlop:REG2|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R5|DFlipFlop:REG2|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG3|                  ; 1.5 (0.0)            ; 2.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R5|DFlipFlop:REG3                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R5|DFlipFlop:REG3|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R5|DFlipFlop:REG3|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG4|                  ; 1.5 (0.0)            ; 2.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R5|DFlipFlop:REG4                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R5|DFlipFlop:REG4|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R5|DFlipFlop:REG4|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG5|                  ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R5|DFlipFlop:REG5                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R5|DFlipFlop:REG5|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R5|DFlipFlop:REG5|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG6|                  ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R5|DFlipFlop:REG6                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R5|DFlipFlop:REG6|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R5|DFlipFlop:REG6|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG7|                  ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R5|DFlipFlop:REG7                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R5|DFlipFlop:REG7|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R5|DFlipFlop:REG7|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG8|                  ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R5|DFlipFlop:REG8                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R5|DFlipFlop:REG8|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R5|DFlipFlop:REG8|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG9|                  ; 1.5 (0.0)            ; 2.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R5|DFlipFlop:REG9                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R5|DFlipFlop:REG9|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R5|DFlipFlop:REG9|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;       |Reg:R6|                             ; 25.5 (0.0)           ; 27.0 (0.0)                       ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R6                                                  ; Reg                  ; work         ;
;          |DFlipFlop:REG0|                  ; 2.5 (0.0)            ; 2.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R6|DFlipFlop:REG0                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R6|DFlipFlop:REG0|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R6|DFlipFlop:REG0|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG1|                  ; 1.5 (0.0)            ; 2.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R6|DFlipFlop:REG1                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R6|DFlipFlop:REG1|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R6|DFlipFlop:REG1|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG10|                 ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R6|DFlipFlop:REG10                                  ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R6|DFlipFlop:REG10|D_Latch_Clr:Add0                 ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R6|DFlipFlop:REG10|D_Latch_Clr:Add1                 ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG11|                 ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R6|DFlipFlop:REG11                                  ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R6|DFlipFlop:REG11|D_Latch_Clr:Add0                 ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R6|DFlipFlop:REG11|D_Latch_Clr:Add1                 ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG12|                 ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R6|DFlipFlop:REG12                                  ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R6|DFlipFlop:REG12|D_Latch_Clr:Add0                 ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R6|DFlipFlop:REG12|D_Latch_Clr:Add1                 ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG13|                 ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R6|DFlipFlop:REG13                                  ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R6|DFlipFlop:REG13|D_Latch_Clr:Add0                 ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R6|DFlipFlop:REG13|D_Latch_Clr:Add1                 ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG14|                 ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R6|DFlipFlop:REG14                                  ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R6|DFlipFlop:REG14|D_Latch_Clr:Add0                 ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R6|DFlipFlop:REG14|D_Latch_Clr:Add1                 ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG15|                 ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R6|DFlipFlop:REG15                                  ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R6|DFlipFlop:REG15|D_Latch_Clr:Add0                 ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R6|DFlipFlop:REG15|D_Latch_Clr:Add1                 ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG2|                  ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R6|DFlipFlop:REG2                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R6|DFlipFlop:REG2|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R6|DFlipFlop:REG2|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG3|                  ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R6|DFlipFlop:REG3                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R6|DFlipFlop:REG3|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R6|DFlipFlop:REG3|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG4|                  ; 1.5 (0.0)            ; 2.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R6|DFlipFlop:REG4                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R6|DFlipFlop:REG4|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R6|DFlipFlop:REG4|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG5|                  ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R6|DFlipFlop:REG5                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R6|DFlipFlop:REG5|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R6|DFlipFlop:REG5|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG6|                  ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R6|DFlipFlop:REG6                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R6|DFlipFlop:REG6|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R6|DFlipFlop:REG6|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG7|                  ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R6|DFlipFlop:REG7                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R6|DFlipFlop:REG7|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R6|DFlipFlop:REG7|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG8|                  ; 1.5 (0.0)            ; 2.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R6|DFlipFlop:REG8                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R6|DFlipFlop:REG8|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R6|DFlipFlop:REG8|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG9|                  ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R6|DFlipFlop:REG9                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R6|DFlipFlop:REG9|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R6|DFlipFlop:REG9|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;       |Reg:R7|                             ; 25.0 (0.0)           ; 28.5 (0.0)                       ; 3.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R7                                                  ; Reg                  ; work         ;
;          |DFlipFlop:REG0|                  ; 2.0 (0.0)            ; 3.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R7|DFlipFlop:REG0                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.5 (1.5)            ; 2.0 (2.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R7|DFlipFlop:REG0|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R7|DFlipFlop:REG0|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG1|                  ; 1.5 (0.0)            ; 2.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R7|DFlipFlop:REG1                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R7|DFlipFlop:REG1|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R7|DFlipFlop:REG1|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG10|                 ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R7|DFlipFlop:REG10                                  ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R7|DFlipFlop:REG10|D_Latch_Clr:Add0                 ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R7|DFlipFlop:REG10|D_Latch_Clr:Add1                 ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG11|                 ; 1.5 (0.0)            ; 2.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R7|DFlipFlop:REG11                                  ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R7|DFlipFlop:REG11|D_Latch_Clr:Add0                 ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R7|DFlipFlop:REG11|D_Latch_Clr:Add1                 ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG12|                 ; 1.5 (0.0)            ; 2.5 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R7|DFlipFlop:REG12                                  ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R7|DFlipFlop:REG12|D_Latch_Clr:Add0                 ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R7|DFlipFlop:REG12|D_Latch_Clr:Add1                 ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG13|                 ; 1.5 (0.0)            ; 2.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R7|DFlipFlop:REG13                                  ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R7|DFlipFlop:REG13|D_Latch_Clr:Add0                 ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R7|DFlipFlop:REG13|D_Latch_Clr:Add1                 ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG14|                 ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R7|DFlipFlop:REG14                                  ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R7|DFlipFlop:REG14|D_Latch_Clr:Add0                 ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R7|DFlipFlop:REG14|D_Latch_Clr:Add1                 ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG15|                 ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R7|DFlipFlop:REG15                                  ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R7|DFlipFlop:REG15|D_Latch_Clr:Add0                 ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R7|DFlipFlop:REG15|D_Latch_Clr:Add1                 ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG2|                  ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R7|DFlipFlop:REG2                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R7|DFlipFlop:REG2|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R7|DFlipFlop:REG2|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG3|                  ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R7|DFlipFlop:REG3                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R7|DFlipFlop:REG3|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R7|DFlipFlop:REG3|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG4|                  ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R7|DFlipFlop:REG4                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R7|DFlipFlop:REG4|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R7|DFlipFlop:REG4|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG5|                  ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R7|DFlipFlop:REG5                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R7|DFlipFlop:REG5|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R7|DFlipFlop:REG5|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG6|                  ; 1.5 (0.0)            ; 2.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R7|DFlipFlop:REG6                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R7|DFlipFlop:REG6|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R7|DFlipFlop:REG6|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG7|                  ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R7|DFlipFlop:REG7                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R7|DFlipFlop:REG7|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R7|DFlipFlop:REG7|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG8|                  ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R7|DFlipFlop:REG8                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R7|DFlipFlop:REG8|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R7|DFlipFlop:REG8|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;          |DFlipFlop:REG9|                  ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R7|DFlipFlop:REG9                                   ; DFlipFlop            ; work         ;
;             |D_Latch_Clr:Add0|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R7|DFlipFlop:REG9|D_Latch_Clr:Add0                  ; D_Latch_Clr          ; work         ;
;             |D_Latch_Clr:Add1|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|RegFile:RF|Reg:R7|DFlipFlop:REG9|D_Latch_Clr:Add1                  ; D_Latch_Clr          ; work         ;
;    |SevenSegment:rom_ss1|                  ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|SevenSegment:rom_ss1                                               ; SevenSegment         ; work         ;
;    |SevenSegment:rom_ss2|                  ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|SevenSegment:rom_ss2                                               ; SevenSegment         ; work         ;
;    |SevenSegment:rom_ss3|                  ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|SevenSegment:rom_ss3                                               ; SevenSegment         ; work         ;
;    |SevenSegment:rom_ss4|                  ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|SevenSegment:rom_ss4                                               ; SevenSegment         ; work         ;
;    |SixteenBitAdder:pc_adder1|             ; 6.8 (0.0)            ; 10.5 (0.0)                       ; 3.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|SixteenBitAdder:pc_adder1                                          ; SixteenBitAdder      ; work         ;
;       |FullAdder:Adder10|                  ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|SixteenBitAdder:pc_adder1|FullAdder:Adder10                        ; FullAdder            ; work         ;
;       |FullAdder:Adder11|                  ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|SixteenBitAdder:pc_adder1|FullAdder:Adder11                        ; FullAdder            ; work         ;
;       |FullAdder:Adder12|                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|SixteenBitAdder:pc_adder1|FullAdder:Adder12                        ; FullAdder            ; work         ;
;       |FullAdder:Adder13|                  ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|SixteenBitAdder:pc_adder1|FullAdder:Adder13                        ; FullAdder            ; work         ;
;       |FullAdder:Adder14|                  ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|SixteenBitAdder:pc_adder1|FullAdder:Adder14                        ; FullAdder            ; work         ;
;       |FullAdder:Adder15|                  ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|SixteenBitAdder:pc_adder1|FullAdder:Adder15                        ; FullAdder            ; work         ;
;       |FullAdder:Adder3|                   ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|SixteenBitAdder:pc_adder1|FullAdder:Adder3                         ; FullAdder            ; work         ;
;       |FullAdder:Adder4|                   ; 0.0 (0.0)            ; 0.3 (0.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|SixteenBitAdder:pc_adder1|FullAdder:Adder4                         ; FullAdder            ; work         ;
;       |FullAdder:Adder5|                   ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|SixteenBitAdder:pc_adder1|FullAdder:Adder5                         ; FullAdder            ; work         ;
;       |FullAdder:Adder6|                   ; 1.3 (1.3)            ; 1.7 (1.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|SixteenBitAdder:pc_adder1|FullAdder:Adder6                         ; FullAdder            ; work         ;
;       |FullAdder:Adder7|                   ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|SixteenBitAdder:pc_adder1|FullAdder:Adder7                         ; FullAdder            ; work         ;
;       |FullAdder:Adder8|                   ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|SixteenBitAdder:pc_adder1|FullAdder:Adder8                         ; FullAdder            ; work         ;
;       |FullAdder:Adder9|                   ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|SixteenBitAdder:pc_adder1|FullAdder:Adder9                         ; FullAdder            ; work         ;
;    |SixteenBitAdder:pc_adder2|             ; 14.5 (0.0)           ; 15.5 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|SixteenBitAdder:pc_adder2                                          ; SixteenBitAdder      ; work         ;
;       |FullAdder:Adder1|                   ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|SixteenBitAdder:pc_adder2|FullAdder:Adder1                         ; FullAdder            ; work         ;
;       |FullAdder:Adder10|                  ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|SixteenBitAdder:pc_adder2|FullAdder:Adder10                        ; FullAdder            ; work         ;
;       |FullAdder:Adder11|                  ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|SixteenBitAdder:pc_adder2|FullAdder:Adder11                        ; FullAdder            ; work         ;
;       |FullAdder:Adder12|                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|SixteenBitAdder:pc_adder2|FullAdder:Adder12                        ; FullAdder            ; work         ;
;       |FullAdder:Adder13|                  ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|SixteenBitAdder:pc_adder2|FullAdder:Adder13                        ; FullAdder            ; work         ;
;       |FullAdder:Adder14|                  ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|SixteenBitAdder:pc_adder2|FullAdder:Adder14                        ; FullAdder            ; work         ;
;       |FullAdder:Adder2|                   ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|SixteenBitAdder:pc_adder2|FullAdder:Adder2                         ; FullAdder            ; work         ;
;       |FullAdder:Adder3|                   ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|SixteenBitAdder:pc_adder2|FullAdder:Adder3                         ; FullAdder            ; work         ;
;       |FullAdder:Adder4|                   ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|SixteenBitAdder:pc_adder2|FullAdder:Adder4                         ; FullAdder            ; work         ;
;       |FullAdder:Adder5|                   ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|SixteenBitAdder:pc_adder2|FullAdder:Adder5                         ; FullAdder            ; work         ;
;       |FullAdder:Adder6|                   ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|SixteenBitAdder:pc_adder2|FullAdder:Adder6                         ; FullAdder            ; work         ;
;       |FullAdder:Adder7|                   ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|SixteenBitAdder:pc_adder2|FullAdder:Adder7                         ; FullAdder            ; work         ;
;       |FullAdder:Adder8|                   ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|SixteenBitAdder:pc_adder2|FullAdder:Adder8                         ; FullAdder            ; work         ;
;       |FullAdder:Adder9|                   ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|SixteenBitAdder:pc_adder2|FullAdder:Adder9                         ; FullAdder            ; work         ;
;    |TristateBus:tri_rf_enable|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|TristateBus:tri_rf_enable                                          ; TristateBus          ; work         ;
+--------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------+----------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                         ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name         ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; rom_addr[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rom_addr[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rom_addr[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rom_addr[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rom_addr[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rom_addr[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rom_addr[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rom_addr[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rom_addr[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rom_addr[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rom_addr[10] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rom_addr[11] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rom_addr[12] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rom_addr[13] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rom_addr[14] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rom_addr[15] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; seg0[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; seg0[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; seg0[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; seg0[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; seg0[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; seg0[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; seg0[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; seg1[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; seg1[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; seg1[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; seg1[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; seg1[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; seg1[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; seg1[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; seg2[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; seg2[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; seg2[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; seg2[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; seg2[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; seg2[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; seg2[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; seg3[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; seg3[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; seg3[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; seg3[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; seg3[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; seg3[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; seg3[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alu_out[0]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alu_out[1]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alu_out[2]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alu_out[3]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alu_out[4]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alu_out[5]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alu_out[6]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alu_out[7]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alu_out[8]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alu_out[9]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alu_out[10]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alu_out[11]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alu_out[12]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alu_out[13]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alu_out[14]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alu_out[15]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rt_out[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rt_out[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rt_out[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rt_out[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rt_out[4]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rt_out[5]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rt_out[6]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rt_out[7]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rt_out[8]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rt_out[9]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rt_out[10]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rt_out[11]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rt_out[12]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rt_out[13]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rt_out[14]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rt_out[15]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rs_out[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rs_out[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rs_out[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rs_out[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rs_out[4]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rs_out[5]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rs_out[6]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rs_out[7]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rs_out[8]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rs_out[9]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rs_out[10]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rs_out[11]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rs_out[12]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rs_out[13]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rs_out[14]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rs_out[15]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; op           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rs[0]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rs[1]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rs[2]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rt[0]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rt[1]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rt[2]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rd[0]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rd[1]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rd[2]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; imm[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; imm[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; imm[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; imm[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; imm[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; imm[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; file_wsel    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; file_dsel    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alufunc[0]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alufunc[1]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alufunc[2]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; aluu_sel     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pcsel[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pcsel[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc_mux[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc_mux[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc_mux[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc_mux[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc_mux[4]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc_mux[5]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc_mux[6]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc_mux[7]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc_mux[8]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc_mux[9]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc_mux[10]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc_mux[11]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc_mux[12]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc_mux[13]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc_mux[14]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc_mux[15]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rf_out_en    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ram_out_en   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; readwrite    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; shift[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; shift[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; shift[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ram_mux[0]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ram_mux[1]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ram_mux[2]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ram_mux[3]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ram_mux[4]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ram_mux[5]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ram_mux[6]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ram_mux[7]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ram_mux[8]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ram_mux[9]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ram_mux[10]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ram_mux[11]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ram_mux[12]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ram_mux[13]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ram_mux[14]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ram_mux[15]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ram_data[0]  ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ram_data[1]  ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ram_data[2]  ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ram_data[3]  ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ram_data[4]  ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ram_data[5]  ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ram_data[6]  ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ram_data[7]  ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ram_data[8]  ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ram_data[9]  ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ram_data[10] ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ram_data[11] ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ram_data[12] ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ram_data[13] ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ram_data[14] ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ram_data[15] ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; clr          ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; clk          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                      ;
+---------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                   ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------+-------------------+---------+
; ram_data[0]                                                                           ;                   ;         ;
;      - RAM:RAM_comp|altsyncram:ram_rtl_0|altsyncram_ubn1:auto_generated|ram_block1a0  ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R4|DFlipFlop:REG0|D_Latch_Clr:Add0|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R5|DFlipFlop:REG0|D_Latch_Clr:Add0|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R6|DFlipFlop:REG0|D_Latch_Clr:Add0|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R7|DFlipFlop:REG0|D_Latch_Clr:Add0|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R1|DFlipFlop:REG0|D_Latch_Clr:Add0|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R0|DFlipFlop:REG0|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R3|DFlipFlop:REG0|D_Latch_Clr:Add0|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R2|DFlipFlop:REG0|D_Latch_Clr:Add0|qsignal~0                    ; 1                 ; 0       ;
;      - RAM:RAM_comp|altsyncram:ram_rtl_0|altsyncram_ubn1:auto_generated|ram_block1a0  ; 1                 ; 0       ;
; ram_data[1]                                                                           ;                   ;         ;
;      - RegFile:RF|Reg:R4|DFlipFlop:REG1|D_Latch_Clr:Add0|qsignal~0                    ; 0                 ; 0       ;
;      - RegFile:RF|Reg:R5|DFlipFlop:REG1|D_Latch_Clr:Add0|qsignal~0                    ; 0                 ; 0       ;
;      - RegFile:RF|Reg:R6|DFlipFlop:REG1|D_Latch_Clr:Add0|qsignal~0                    ; 0                 ; 0       ;
;      - RegFile:RF|Reg:R7|DFlipFlop:REG1|D_Latch_Clr:Add0|qsignal~0                    ; 0                 ; 0       ;
;      - RegFile:RF|Reg:R1|DFlipFlop:REG1|D_Latch_Clr:Add0|qsignal~0                    ; 0                 ; 0       ;
;      - RegFile:RF|Reg:R0|DFlipFlop:REG1|D_Latch_Clr:Add0|qsignal~0                    ; 0                 ; 0       ;
;      - RegFile:RF|Reg:R3|DFlipFlop:REG1|D_Latch_Clr:Add0|qsignal~0                    ; 0                 ; 0       ;
;      - RegFile:RF|Reg:R2|DFlipFlop:REG1|D_Latch_Clr:Add0|qsignal~0                    ; 0                 ; 0       ;
;      - RAM:RAM_comp|altsyncram:ram_rtl_0|altsyncram_ubn1:auto_generated|ram_block1a0  ; 0                 ; 0       ;
;      - RAM:RAM_comp|altsyncram:ram_rtl_0|altsyncram_ubn1:auto_generated|ram_block1a0  ; 0                 ; 0       ;
; ram_data[2]                                                                           ;                   ;         ;
;      - RegFile:RF|Reg:R4|DFlipFlop:REG2|D_Latch_Clr:Add0|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R5|DFlipFlop:REG2|D_Latch_Clr:Add0|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R6|DFlipFlop:REG2|D_Latch_Clr:Add0|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R7|DFlipFlop:REG2|D_Latch_Clr:Add0|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R1|DFlipFlop:REG2|D_Latch_Clr:Add0|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R0|DFlipFlop:REG2|D_Latch_Clr:Add0|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R3|DFlipFlop:REG2|D_Latch_Clr:Add0|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R2|DFlipFlop:REG2|D_Latch_Clr:Add0|qsignal~0                    ; 1                 ; 0       ;
;      - RAM:RAM_comp|altsyncram:ram_rtl_0|altsyncram_ubn1:auto_generated|ram_block1a0  ; 1                 ; 0       ;
;      - RAM:RAM_comp|altsyncram:ram_rtl_0|altsyncram_ubn1:auto_generated|ram_block1a0  ; 1                 ; 0       ;
; ram_data[3]                                                                           ;                   ;         ;
;      - RegFile:RF|Reg:R4|DFlipFlop:REG3|D_Latch_Clr:Add0|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R5|DFlipFlop:REG3|D_Latch_Clr:Add0|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R6|DFlipFlop:REG3|D_Latch_Clr:Add0|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R7|DFlipFlop:REG3|D_Latch_Clr:Add0|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R2|DFlipFlop:REG3|D_Latch_Clr:Add0|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R3|DFlipFlop:REG3|D_Latch_Clr:Add0|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R1|DFlipFlop:REG3|D_Latch_Clr:Add0|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R0|DFlipFlop:REG3|D_Latch_Clr:Add0|qsignal~0                    ; 1                 ; 0       ;
;      - RAM:RAM_comp|altsyncram:ram_rtl_0|altsyncram_ubn1:auto_generated|ram_block1a0  ; 1                 ; 0       ;
;      - RAM:RAM_comp|altsyncram:ram_rtl_0|altsyncram_ubn1:auto_generated|ram_block1a0  ; 1                 ; 0       ;
; ram_data[4]                                                                           ;                   ;         ;
;      - RegFile:RF|Reg:R4|DFlipFlop:REG4|D_Latch_Clr:Add0|qsignal~0                    ; 0                 ; 0       ;
;      - RegFile:RF|Reg:R5|DFlipFlop:REG4|D_Latch_Clr:Add0|qsignal~0                    ; 0                 ; 0       ;
;      - RegFile:RF|Reg:R6|DFlipFlop:REG4|D_Latch_Clr:Add0|qsignal~0                    ; 0                 ; 0       ;
;      - RegFile:RF|Reg:R7|DFlipFlop:REG4|D_Latch_Clr:Add0|qsignal~0                    ; 0                 ; 0       ;
;      - RegFile:RF|Reg:R2|DFlipFlop:REG4|D_Latch_Clr:Add0|qsignal~0                    ; 0                 ; 0       ;
;      - RegFile:RF|Reg:R3|DFlipFlop:REG4|D_Latch_Clr:Add0|qsignal~0                    ; 0                 ; 0       ;
;      - RegFile:RF|Reg:R1|DFlipFlop:REG4|D_Latch_Clr:Add0|qsignal~0                    ; 0                 ; 0       ;
;      - RegFile:RF|Reg:R0|DFlipFlop:REG4|D_Latch_Clr:Add0|qsignal~0                    ; 0                 ; 0       ;
;      - RAM:RAM_comp|altsyncram:ram_rtl_0|altsyncram_ubn1:auto_generated|ram_block1a0  ; 0                 ; 0       ;
;      - RAM:RAM_comp|altsyncram:ram_rtl_0|altsyncram_ubn1:auto_generated|ram_block1a0  ; 0                 ; 0       ;
; ram_data[5]                                                                           ;                   ;         ;
;      - RegFile:RF|Reg:R4|DFlipFlop:REG5|D_Latch_Clr:Add0|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R5|DFlipFlop:REG5|D_Latch_Clr:Add0|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R6|DFlipFlop:REG5|D_Latch_Clr:Add0|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R7|DFlipFlop:REG5|D_Latch_Clr:Add0|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R2|DFlipFlop:REG5|D_Latch_Clr:Add0|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R3|DFlipFlop:REG5|D_Latch_Clr:Add0|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R1|DFlipFlop:REG5|D_Latch_Clr:Add0|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R0|DFlipFlop:REG5|D_Latch_Clr:Add0|qsignal~0                    ; 1                 ; 0       ;
;      - RAM:RAM_comp|altsyncram:ram_rtl_0|altsyncram_ubn1:auto_generated|ram_block1a0  ; 1                 ; 0       ;
;      - RAM:RAM_comp|altsyncram:ram_rtl_0|altsyncram_ubn1:auto_generated|ram_block1a0  ; 1                 ; 0       ;
; ram_data[6]                                                                           ;                   ;         ;
;      - RegFile:RF|Reg:R4|DFlipFlop:REG6|D_Latch_Clr:Add0|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R5|DFlipFlop:REG6|D_Latch_Clr:Add0|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R6|DFlipFlop:REG6|D_Latch_Clr:Add0|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R7|DFlipFlop:REG6|D_Latch_Clr:Add0|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R2|DFlipFlop:REG6|D_Latch_Clr:Add0|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R3|DFlipFlop:REG6|D_Latch_Clr:Add0|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R1|DFlipFlop:REG6|D_Latch_Clr:Add0|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R0|DFlipFlop:REG6|D_Latch_Clr:Add0|qsignal~0                    ; 1                 ; 0       ;
;      - RAM:RAM_comp|altsyncram:ram_rtl_0|altsyncram_ubn1:auto_generated|ram_block1a0  ; 1                 ; 0       ;
;      - RAM:RAM_comp|altsyncram:ram_rtl_0|altsyncram_ubn1:auto_generated|ram_block1a0  ; 1                 ; 0       ;
; ram_data[7]                                                                           ;                   ;         ;
;      - RegFile:RF|Reg:R4|DFlipFlop:REG7|D_Latch_Clr:Add0|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R5|DFlipFlop:REG7|D_Latch_Clr:Add0|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R6|DFlipFlop:REG7|D_Latch_Clr:Add0|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R7|DFlipFlop:REG7|D_Latch_Clr:Add0|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R2|DFlipFlop:REG7|D_Latch_Clr:Add0|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R3|DFlipFlop:REG7|D_Latch_Clr:Add0|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R1|DFlipFlop:REG7|D_Latch_Clr:Add0|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R0|DFlipFlop:REG7|D_Latch_Clr:Add0|qsignal~0                    ; 1                 ; 0       ;
;      - RAM:RAM_comp|altsyncram:ram_rtl_0|altsyncram_ubn1:auto_generated|ram_block1a0  ; 1                 ; 0       ;
;      - RAM:RAM_comp|altsyncram:ram_rtl_0|altsyncram_ubn1:auto_generated|ram_block1a0  ; 1                 ; 0       ;
; ram_data[8]                                                                           ;                   ;         ;
;      - RegFile:RF|Reg:R4|DFlipFlop:REG8|D_Latch_Clr:Add0|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R5|DFlipFlop:REG8|D_Latch_Clr:Add0|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R6|DFlipFlop:REG8|D_Latch_Clr:Add0|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R7|DFlipFlop:REG8|D_Latch_Clr:Add0|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R2|DFlipFlop:REG8|D_Latch_Clr:Add0|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R3|DFlipFlop:REG8|D_Latch_Clr:Add0|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R1|DFlipFlop:REG8|D_Latch_Clr:Add0|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R0|DFlipFlop:REG8|D_Latch_Clr:Add0|qsignal~0                    ; 1                 ; 0       ;
;      - RAM:RAM_comp|altsyncram:ram_rtl_0|altsyncram_ubn1:auto_generated|ram_block1a0  ; 1                 ; 0       ;
;      - RAM:RAM_comp|altsyncram:ram_rtl_0|altsyncram_ubn1:auto_generated|ram_block1a0  ; 1                 ; 0       ;
; ram_data[9]                                                                           ;                   ;         ;
;      - RegFile:RF|Reg:R4|DFlipFlop:REG9|D_Latch_Clr:Add0|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R5|DFlipFlop:REG9|D_Latch_Clr:Add0|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R6|DFlipFlop:REG9|D_Latch_Clr:Add0|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R7|DFlipFlop:REG9|D_Latch_Clr:Add0|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R2|DFlipFlop:REG9|D_Latch_Clr:Add0|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R3|DFlipFlop:REG9|D_Latch_Clr:Add0|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R1|DFlipFlop:REG9|D_Latch_Clr:Add0|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R0|DFlipFlop:REG9|D_Latch_Clr:Add0|qsignal~0                    ; 1                 ; 0       ;
;      - RAM:RAM_comp|altsyncram:ram_rtl_0|altsyncram_ubn1:auto_generated|ram_block1a0  ; 1                 ; 0       ;
;      - RAM:RAM_comp|altsyncram:ram_rtl_0|altsyncram_ubn1:auto_generated|ram_block1a0  ; 1                 ; 0       ;
; ram_data[10]                                                                          ;                   ;         ;
;      - RAM:RAM_comp|altsyncram:ram_rtl_0|altsyncram_ubn1:auto_generated|ram_block1a10 ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R4|DFlipFlop:REG10|D_Latch_Clr:Add0|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R5|DFlipFlop:REG10|D_Latch_Clr:Add0|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R6|DFlipFlop:REG10|D_Latch_Clr:Add0|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R7|DFlipFlop:REG10|D_Latch_Clr:Add0|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R2|DFlipFlop:REG10|D_Latch_Clr:Add0|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R3|DFlipFlop:REG10|D_Latch_Clr:Add0|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R1|DFlipFlop:REG10|D_Latch_Clr:Add0|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R0|DFlipFlop:REG10|D_Latch_Clr:Add0|qsignal~0                   ; 1                 ; 0       ;
;      - RAM:RAM_comp|altsyncram:ram_rtl_0|altsyncram_ubn1:auto_generated|ram_block1a10 ; 1                 ; 0       ;
; ram_data[11]                                                                          ;                   ;         ;
;      - RegFile:RF|Reg:R4|DFlipFlop:REG11|D_Latch_Clr:Add0|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R5|DFlipFlop:REG11|D_Latch_Clr:Add0|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R6|DFlipFlop:REG11|D_Latch_Clr:Add0|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R7|DFlipFlop:REG11|D_Latch_Clr:Add0|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R2|DFlipFlop:REG11|D_Latch_Clr:Add0|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R3|DFlipFlop:REG11|D_Latch_Clr:Add0|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R1|DFlipFlop:REG11|D_Latch_Clr:Add0|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R0|DFlipFlop:REG11|D_Latch_Clr:Add0|qsignal~0                   ; 1                 ; 0       ;
;      - RAM:RAM_comp|altsyncram:ram_rtl_0|altsyncram_ubn1:auto_generated|ram_block1a10 ; 1                 ; 0       ;
;      - RAM:RAM_comp|altsyncram:ram_rtl_0|altsyncram_ubn1:auto_generated|ram_block1a10 ; 1                 ; 0       ;
; ram_data[12]                                                                          ;                   ;         ;
;      - RegFile:RF|Reg:R4|DFlipFlop:REG12|D_Latch_Clr:Add0|qsignal~0                   ; 0                 ; 0       ;
;      - RegFile:RF|Reg:R5|DFlipFlop:REG12|D_Latch_Clr:Add0|qsignal~0                   ; 0                 ; 0       ;
;      - RegFile:RF|Reg:R6|DFlipFlop:REG12|D_Latch_Clr:Add0|qsignal~0                   ; 0                 ; 0       ;
;      - RegFile:RF|Reg:R7|DFlipFlop:REG12|D_Latch_Clr:Add0|qsignal~0                   ; 0                 ; 0       ;
;      - RegFile:RF|Reg:R2|DFlipFlop:REG12|D_Latch_Clr:Add0|qsignal~0                   ; 0                 ; 0       ;
;      - RegFile:RF|Reg:R3|DFlipFlop:REG12|D_Latch_Clr:Add0|qsignal~0                   ; 0                 ; 0       ;
;      - RegFile:RF|Reg:R1|DFlipFlop:REG12|D_Latch_Clr:Add0|qsignal~0                   ; 0                 ; 0       ;
;      - RegFile:RF|Reg:R0|DFlipFlop:REG12|D_Latch_Clr:Add0|qsignal~0                   ; 0                 ; 0       ;
;      - RAM:RAM_comp|altsyncram:ram_rtl_0|altsyncram_ubn1:auto_generated|ram_block1a10 ; 0                 ; 0       ;
;      - RAM:RAM_comp|altsyncram:ram_rtl_0|altsyncram_ubn1:auto_generated|ram_block1a10 ; 0                 ; 0       ;
; ram_data[13]                                                                          ;                   ;         ;
;      - RegFile:RF|Reg:R4|DFlipFlop:REG13|D_Latch_Clr:Add0|qsignal~0                   ; 0                 ; 0       ;
;      - RegFile:RF|Reg:R5|DFlipFlop:REG13|D_Latch_Clr:Add0|qsignal~0                   ; 0                 ; 0       ;
;      - RegFile:RF|Reg:R6|DFlipFlop:REG13|D_Latch_Clr:Add0|qsignal~0                   ; 0                 ; 0       ;
;      - RegFile:RF|Reg:R7|DFlipFlop:REG13|D_Latch_Clr:Add0|qsignal~0                   ; 0                 ; 0       ;
;      - RegFile:RF|Reg:R2|DFlipFlop:REG13|D_Latch_Clr:Add0|qsignal~0                   ; 0                 ; 0       ;
;      - RegFile:RF|Reg:R3|DFlipFlop:REG13|D_Latch_Clr:Add0|qsignal~0                   ; 0                 ; 0       ;
;      - RegFile:RF|Reg:R1|DFlipFlop:REG13|D_Latch_Clr:Add0|qsignal~0                   ; 0                 ; 0       ;
;      - RegFile:RF|Reg:R0|DFlipFlop:REG13|D_Latch_Clr:Add0|qsignal~0                   ; 0                 ; 0       ;
;      - RAM:RAM_comp|altsyncram:ram_rtl_0|altsyncram_ubn1:auto_generated|ram_block1a10 ; 0                 ; 0       ;
;      - RAM:RAM_comp|altsyncram:ram_rtl_0|altsyncram_ubn1:auto_generated|ram_block1a10 ; 0                 ; 0       ;
; ram_data[14]                                                                          ;                   ;         ;
;      - RegFile:RF|Reg:R4|DFlipFlop:REG14|D_Latch_Clr:Add0|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R5|DFlipFlop:REG14|D_Latch_Clr:Add0|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R6|DFlipFlop:REG14|D_Latch_Clr:Add0|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R7|DFlipFlop:REG14|D_Latch_Clr:Add0|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R2|DFlipFlop:REG14|D_Latch_Clr:Add0|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R3|DFlipFlop:REG14|D_Latch_Clr:Add0|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R1|DFlipFlop:REG14|D_Latch_Clr:Add0|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R0|DFlipFlop:REG14|D_Latch_Clr:Add0|qsignal~0                   ; 1                 ; 0       ;
;      - RAM:RAM_comp|altsyncram:ram_rtl_0|altsyncram_ubn1:auto_generated|ram_block1a10 ; 1                 ; 0       ;
;      - RAM:RAM_comp|altsyncram:ram_rtl_0|altsyncram_ubn1:auto_generated|ram_block1a10 ; 1                 ; 0       ;
; ram_data[15]                                                                          ;                   ;         ;
;      - ram_mux_out[15]~0                                                              ; 1                 ; 0       ;
;      - RAM:RAM_comp|altsyncram:ram_rtl_0|altsyncram_ubn1:auto_generated|ram_block1a10 ; 1                 ; 0       ;
;      - RAM:RAM_comp|altsyncram:ram_rtl_0|altsyncram_ubn1:auto_generated|ram_block1a10 ; 1                 ; 0       ;
; clr                                                                                   ;                   ;         ;
;      - RegFile:RF|Reg:R4|DFlipFlop:REG0|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R5|DFlipFlop:REG0|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R6|DFlipFlop:REG0|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R7|DFlipFlop:REG0|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R1|DFlipFlop:REG0|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R0|DFlipFlop:REG0|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R3|DFlipFlop:REG0|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R2|DFlipFlop:REG0|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R4|DFlipFlop:REG1|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R5|DFlipFlop:REG1|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R6|DFlipFlop:REG1|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R7|DFlipFlop:REG1|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R1|DFlipFlop:REG1|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R0|DFlipFlop:REG1|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R3|DFlipFlop:REG1|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R2|DFlipFlop:REG1|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R4|DFlipFlop:REG2|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R5|DFlipFlop:REG2|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R6|DFlipFlop:REG2|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R7|DFlipFlop:REG2|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R1|DFlipFlop:REG2|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R0|DFlipFlop:REG2|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R3|DFlipFlop:REG2|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R2|DFlipFlop:REG2|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R4|DFlipFlop:REG3|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R5|DFlipFlop:REG3|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R6|DFlipFlop:REG3|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R7|DFlipFlop:REG3|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R2|DFlipFlop:REG3|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R3|DFlipFlop:REG3|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R1|DFlipFlop:REG3|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R0|DFlipFlop:REG3|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R4|DFlipFlop:REG4|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R5|DFlipFlop:REG4|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R6|DFlipFlop:REG4|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R7|DFlipFlop:REG4|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R2|DFlipFlop:REG4|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R3|DFlipFlop:REG4|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R1|DFlipFlop:REG4|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R0|DFlipFlop:REG4|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R4|DFlipFlop:REG5|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R5|DFlipFlop:REG5|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R6|DFlipFlop:REG5|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R7|DFlipFlop:REG5|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R2|DFlipFlop:REG5|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R3|DFlipFlop:REG5|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R1|DFlipFlop:REG5|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R0|DFlipFlop:REG5|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R4|DFlipFlop:REG6|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R5|DFlipFlop:REG6|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R6|DFlipFlop:REG6|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R7|DFlipFlop:REG6|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R2|DFlipFlop:REG6|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R3|DFlipFlop:REG6|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R1|DFlipFlop:REG6|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R0|DFlipFlop:REG6|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R4|DFlipFlop:REG7|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R5|DFlipFlop:REG7|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R6|DFlipFlop:REG7|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R7|DFlipFlop:REG7|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R2|DFlipFlop:REG7|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R3|DFlipFlop:REG7|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R1|DFlipFlop:REG7|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R0|DFlipFlop:REG7|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R4|DFlipFlop:REG8|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R5|DFlipFlop:REG8|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R6|DFlipFlop:REG8|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R7|DFlipFlop:REG8|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R2|DFlipFlop:REG8|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R3|DFlipFlop:REG8|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R1|DFlipFlop:REG8|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R0|DFlipFlop:REG8|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R4|DFlipFlop:REG9|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R5|DFlipFlop:REG9|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R6|DFlipFlop:REG9|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R7|DFlipFlop:REG9|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R2|DFlipFlop:REG9|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R3|DFlipFlop:REG9|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R1|DFlipFlop:REG9|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R0|DFlipFlop:REG9|D_Latch_Clr:Add1|qsignal~0                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R4|DFlipFlop:REG10|D_Latch_Clr:Add1|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R5|DFlipFlop:REG10|D_Latch_Clr:Add1|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R6|DFlipFlop:REG10|D_Latch_Clr:Add1|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R7|DFlipFlop:REG10|D_Latch_Clr:Add1|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R2|DFlipFlop:REG10|D_Latch_Clr:Add1|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R3|DFlipFlop:REG10|D_Latch_Clr:Add1|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R1|DFlipFlop:REG10|D_Latch_Clr:Add1|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R0|DFlipFlop:REG10|D_Latch_Clr:Add1|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R4|DFlipFlop:REG11|D_Latch_Clr:Add1|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R5|DFlipFlop:REG11|D_Latch_Clr:Add1|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R6|DFlipFlop:REG11|D_Latch_Clr:Add1|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R7|DFlipFlop:REG11|D_Latch_Clr:Add1|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R2|DFlipFlop:REG11|D_Latch_Clr:Add1|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R3|DFlipFlop:REG11|D_Latch_Clr:Add1|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R1|DFlipFlop:REG11|D_Latch_Clr:Add1|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R0|DFlipFlop:REG11|D_Latch_Clr:Add1|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R4|DFlipFlop:REG12|D_Latch_Clr:Add1|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R5|DFlipFlop:REG12|D_Latch_Clr:Add1|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R6|DFlipFlop:REG12|D_Latch_Clr:Add1|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R7|DFlipFlop:REG12|D_Latch_Clr:Add1|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R2|DFlipFlop:REG12|D_Latch_Clr:Add1|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R3|DFlipFlop:REG12|D_Latch_Clr:Add1|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R1|DFlipFlop:REG12|D_Latch_Clr:Add1|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R0|DFlipFlop:REG12|D_Latch_Clr:Add1|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R4|DFlipFlop:REG13|D_Latch_Clr:Add1|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R5|DFlipFlop:REG13|D_Latch_Clr:Add1|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R6|DFlipFlop:REG13|D_Latch_Clr:Add1|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R7|DFlipFlop:REG13|D_Latch_Clr:Add1|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R2|DFlipFlop:REG13|D_Latch_Clr:Add1|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R3|DFlipFlop:REG13|D_Latch_Clr:Add1|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R1|DFlipFlop:REG13|D_Latch_Clr:Add1|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R0|DFlipFlop:REG13|D_Latch_Clr:Add1|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R4|DFlipFlop:REG14|D_Latch_Clr:Add1|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R5|DFlipFlop:REG14|D_Latch_Clr:Add1|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R6|DFlipFlop:REG14|D_Latch_Clr:Add1|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R7|DFlipFlop:REG14|D_Latch_Clr:Add1|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R2|DFlipFlop:REG14|D_Latch_Clr:Add1|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R3|DFlipFlop:REG14|D_Latch_Clr:Add1|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R1|DFlipFlop:REG14|D_Latch_Clr:Add1|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R0|DFlipFlop:REG14|D_Latch_Clr:Add1|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R4|DFlipFlop:REG15|D_Latch_Clr:Add1|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R5|DFlipFlop:REG15|D_Latch_Clr:Add1|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R6|DFlipFlop:REG15|D_Latch_Clr:Add1|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R7|DFlipFlop:REG15|D_Latch_Clr:Add1|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R2|DFlipFlop:REG15|D_Latch_Clr:Add1|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R3|DFlipFlop:REG15|D_Latch_Clr:Add1|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R1|DFlipFlop:REG15|D_Latch_Clr:Add1|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R0|DFlipFlop:REG15|D_Latch_Clr:Add1|qsignal~0                   ; 1                 ; 0       ;
;      - DFlipFlop:overflow_FlipFlop|D_Latch_Clr:Add1|qsignal~0                         ; 1                 ; 0       ;
;      - DFlipFlop:zero_FlipFlop|D_Latch_Clr:Add1|qsignal~0                             ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R4|DFlipFlop:REG0|D_Latch_Clr:Add0|qsignal~2                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R5|DFlipFlop:REG0|D_Latch_Clr:Add0|qsignal~2                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R6|DFlipFlop:REG0|D_Latch_Clr:Add0|qsignal~2                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R7|DFlipFlop:REG0|D_Latch_Clr:Add0|qsignal~2                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R1|DFlipFlop:REG0|D_Latch_Clr:Add0|qsignal~2                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R0|DFlipFlop:REG0|D_Latch_Clr:Add0|qsignal~2                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R3|DFlipFlop:REG0|D_Latch_Clr:Add0|qsignal~2                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R2|DFlipFlop:REG0|D_Latch_Clr:Add0|qsignal~2                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R4|DFlipFlop:REG1|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R5|DFlipFlop:REG1|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R6|DFlipFlop:REG1|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R7|DFlipFlop:REG1|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R1|DFlipFlop:REG1|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R0|DFlipFlop:REG1|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R3|DFlipFlop:REG1|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R2|DFlipFlop:REG1|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R4|DFlipFlop:REG2|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R5|DFlipFlop:REG2|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R6|DFlipFlop:REG2|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R7|DFlipFlop:REG2|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R1|DFlipFlop:REG2|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R0|DFlipFlop:REG2|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R3|DFlipFlop:REG2|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R2|DFlipFlop:REG2|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R4|DFlipFlop:REG3|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R5|DFlipFlop:REG3|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R6|DFlipFlop:REG3|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R7|DFlipFlop:REG3|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R2|DFlipFlop:REG3|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R3|DFlipFlop:REG3|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R1|DFlipFlop:REG3|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R0|DFlipFlop:REG3|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R4|DFlipFlop:REG4|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R5|DFlipFlop:REG4|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R6|DFlipFlop:REG4|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R7|DFlipFlop:REG4|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R2|DFlipFlop:REG4|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R3|DFlipFlop:REG4|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R1|DFlipFlop:REG4|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R0|DFlipFlop:REG4|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R4|DFlipFlop:REG5|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R5|DFlipFlop:REG5|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R6|DFlipFlop:REG5|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R7|DFlipFlop:REG5|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R2|DFlipFlop:REG5|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R3|DFlipFlop:REG5|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R1|DFlipFlop:REG5|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R0|DFlipFlop:REG5|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R4|DFlipFlop:REG6|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R5|DFlipFlop:REG6|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R6|DFlipFlop:REG6|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R7|DFlipFlop:REG6|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R2|DFlipFlop:REG6|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R3|DFlipFlop:REG6|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R1|DFlipFlop:REG6|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R0|DFlipFlop:REG6|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R4|DFlipFlop:REG7|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R5|DFlipFlop:REG7|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R6|DFlipFlop:REG7|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R7|DFlipFlop:REG7|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R2|DFlipFlop:REG7|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R3|DFlipFlop:REG7|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R1|DFlipFlop:REG7|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R0|DFlipFlop:REG7|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R4|DFlipFlop:REG8|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R5|DFlipFlop:REG8|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R6|DFlipFlop:REG8|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R7|DFlipFlop:REG8|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R2|DFlipFlop:REG8|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R3|DFlipFlop:REG8|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R1|DFlipFlop:REG8|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R0|DFlipFlop:REG8|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R4|DFlipFlop:REG9|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R5|DFlipFlop:REG9|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R6|DFlipFlop:REG9|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R7|DFlipFlop:REG9|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R2|DFlipFlop:REG9|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R3|DFlipFlop:REG9|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R1|DFlipFlop:REG9|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R0|DFlipFlop:REG9|D_Latch_Clr:Add0|qsignal~1                    ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R4|DFlipFlop:REG10|D_Latch_Clr:Add0|qsignal~1                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R5|DFlipFlop:REG10|D_Latch_Clr:Add0|qsignal~1                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R6|DFlipFlop:REG10|D_Latch_Clr:Add0|qsignal~1                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R7|DFlipFlop:REG10|D_Latch_Clr:Add0|qsignal~1                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R2|DFlipFlop:REG10|D_Latch_Clr:Add0|qsignal~1                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R3|DFlipFlop:REG10|D_Latch_Clr:Add0|qsignal~1                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R1|DFlipFlop:REG10|D_Latch_Clr:Add0|qsignal~1                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R0|DFlipFlop:REG10|D_Latch_Clr:Add0|qsignal~1                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R4|DFlipFlop:REG11|D_Latch_Clr:Add0|qsignal~1                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R5|DFlipFlop:REG11|D_Latch_Clr:Add0|qsignal~1                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R6|DFlipFlop:REG11|D_Latch_Clr:Add0|qsignal~1                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R7|DFlipFlop:REG11|D_Latch_Clr:Add0|qsignal~1                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R2|DFlipFlop:REG11|D_Latch_Clr:Add0|qsignal~1                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R3|DFlipFlop:REG11|D_Latch_Clr:Add0|qsignal~1                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R1|DFlipFlop:REG11|D_Latch_Clr:Add0|qsignal~1                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R0|DFlipFlop:REG11|D_Latch_Clr:Add0|qsignal~1                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R4|DFlipFlop:REG12|D_Latch_Clr:Add0|qsignal~1                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R5|DFlipFlop:REG12|D_Latch_Clr:Add0|qsignal~1                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R6|DFlipFlop:REG12|D_Latch_Clr:Add0|qsignal~1                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R7|DFlipFlop:REG12|D_Latch_Clr:Add0|qsignal~1                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R2|DFlipFlop:REG12|D_Latch_Clr:Add0|qsignal~1                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R3|DFlipFlop:REG12|D_Latch_Clr:Add0|qsignal~1                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R1|DFlipFlop:REG12|D_Latch_Clr:Add0|qsignal~1                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R0|DFlipFlop:REG12|D_Latch_Clr:Add0|qsignal~1                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R4|DFlipFlop:REG13|D_Latch_Clr:Add0|qsignal~1                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R5|DFlipFlop:REG13|D_Latch_Clr:Add0|qsignal~1                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R6|DFlipFlop:REG13|D_Latch_Clr:Add0|qsignal~1                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R7|DFlipFlop:REG13|D_Latch_Clr:Add0|qsignal~1                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R2|DFlipFlop:REG13|D_Latch_Clr:Add0|qsignal~1                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R3|DFlipFlop:REG13|D_Latch_Clr:Add0|qsignal~1                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R1|DFlipFlop:REG13|D_Latch_Clr:Add0|qsignal~1                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R0|DFlipFlop:REG13|D_Latch_Clr:Add0|qsignal~1                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R4|DFlipFlop:REG14|D_Latch_Clr:Add0|qsignal~1                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R5|DFlipFlop:REG14|D_Latch_Clr:Add0|qsignal~1                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R6|DFlipFlop:REG14|D_Latch_Clr:Add0|qsignal~1                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R7|DFlipFlop:REG14|D_Latch_Clr:Add0|qsignal~1                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R2|DFlipFlop:REG14|D_Latch_Clr:Add0|qsignal~1                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R3|DFlipFlop:REG14|D_Latch_Clr:Add0|qsignal~1                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R1|DFlipFlop:REG14|D_Latch_Clr:Add0|qsignal~1                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R0|DFlipFlop:REG14|D_Latch_Clr:Add0|qsignal~1                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R4|DFlipFlop:REG15|D_Latch_Clr:Add0|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R5|DFlipFlop:REG15|D_Latch_Clr:Add0|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R6|DFlipFlop:REG15|D_Latch_Clr:Add0|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R7|DFlipFlop:REG15|D_Latch_Clr:Add0|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R2|DFlipFlop:REG15|D_Latch_Clr:Add0|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R3|DFlipFlop:REG15|D_Latch_Clr:Add0|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R1|DFlipFlop:REG15|D_Latch_Clr:Add0|qsignal~0                   ; 1                 ; 0       ;
;      - RegFile:RF|Reg:R0|DFlipFlop:REG15|D_Latch_Clr:Add0|qsignal~0                   ; 1                 ; 0       ;
;      - DFlipFlop:overflow_FlipFlop|D_Latch_Clr:Add0|qsignal~1                         ; 1                 ; 0       ;
;      - DFlipFlop:zero_FlipFlop|D_Latch_Clr:Add0|qsignal~5                             ; 1                 ; 0       ;
; clk                                                                                   ;                   ;         ;
;      - Clock_Divider:CD|tmp                                                           ; 0                 ; 0       ;
+---------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                           ;
+---------------------------+----------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; Name                      ; Location             ; Fan-Out ; Usage         ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------+----------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; Clock_Divider:CD|Equal0~6 ; LABCELL_X77_Y16_N30  ; 45      ; Sync. clear   ; no     ; --                   ; --               ; --                        ;
; Clock_Divider:CD|tmp      ; FF_X72_Y16_N53       ; 314     ; Clock         ; no     ; --                   ; --               ; --                        ;
; Decoder:Decode0|Mux12~0   ; LABCELL_X68_Y15_N39  ; 263     ; Output enable ; no     ; --                   ; --               ; --                        ;
; Decoder:Decode0|Mux14~0   ; MLABCELL_X65_Y13_N57 ; 3       ; Output enable ; no     ; --                   ; --               ; --                        ;
; Decoder:Decode0|Mux19~0   ; LABCELL_X68_Y15_N48  ; 10      ; Output enable ; no     ; --                   ; --               ; --                        ;
; Decoder:Decode0|Mux9~0    ; MLABCELL_X65_Y13_N39 ; 40      ; Output enable ; no     ; --                   ; --               ; --                        ;
; Decoder:Decode0|ram_rw~1  ; LABCELL_X74_Y14_N27  ; 3       ; Write enable  ; no     ; --                   ; --               ; --                        ;
; IR:IR0|Mux10~0            ; LABCELL_X68_Y15_N33  ; 15      ; Output enable ; no     ; --                   ; --               ; --                        ;
; IR:IR0|Mux20~0            ; LABCELL_X67_Y15_N12  ; 10      ; Output enable ; no     ; --                   ; --               ; --                        ;
; IR:IR0|Mux6~0             ; LABCELL_X67_Y15_N51  ; 19      ; Output enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_comp|data[0]~18   ; LABCELL_X75_Y15_N27  ; 16      ; Output enable ; no     ; --                   ; --               ; --                        ;
; clk                       ; PIN_Y27              ; 2       ; Clock         ; no     ; --                   ; --               ; --                        ;
; clk                       ; PIN_Y27              ; 46      ; Clock         ; yes    ; Global Clock         ; GCLK10           ; --                        ;
+---------------------------+----------------------+---------+---------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; clk  ; PIN_Y27  ; 46      ; Global Clock         ; GCLK10           ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-----------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+----------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; Name                                                                        ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF  ; Location                         ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs         ;
+-----------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+----------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; RAM:RAM_comp|altsyncram:ram_rtl_0|altsyncram_ubn1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 16           ; 1024         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 1024                        ; 16                          ; 1024                        ; 16                          ; 16384               ; 2           ; 0     ; None ; M10K_X69_Y14_N0, M10K_X69_Y15_N0 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
+-----------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+----------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 2,071 / 289,320 ( < 1 % ) ;
; C12 interconnects                           ; 102 / 13,420 ( < 1 % )    ;
; C2 interconnects                            ; 757 / 119,108 ( < 1 % )   ;
; C4 interconnects                            ; 568 / 56,300 ( 1 % )      ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )            ;
; Direct links                                ; 163 / 289,320 ( < 1 % )   ;
; Global clocks                               ; 1 / 16 ( 6 % )            ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 526 / 84,580 ( < 1 % )    ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 194 / 12,676 ( 2 % )      ;
; R14/C12 interconnect drivers                ; 274 / 20,720 ( 1 % )      ;
; R3 interconnects                            ; 881 / 130,992 ( < 1 % )   ;
; R6 interconnects                            ; 1,328 / 266,960 ( < 1 % ) ;
; Spine clocks                                ; 1 / 360 ( < 1 % )         ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 173       ; 0            ; 0            ; 173       ; 173       ; 0            ; 171          ; 0            ; 0            ; 0            ; 0            ; 171          ; 0            ; 0            ; 0            ; 0            ; 171          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 173          ; 173          ; 173          ; 173          ; 173          ; 0         ; 173          ; 173          ; 0         ; 0         ; 173          ; 2            ; 173          ; 173          ; 173          ; 173          ; 2            ; 173          ; 173          ; 173          ; 173          ; 2            ; 173          ; 173          ; 173          ; 173          ; 173          ; 173          ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; rom_addr[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rom_addr[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rom_addr[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rom_addr[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rom_addr[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rom_addr[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rom_addr[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rom_addr[7]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rom_addr[8]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rom_addr[9]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rom_addr[10]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rom_addr[11]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rom_addr[12]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rom_addr[13]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rom_addr[14]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rom_addr[15]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; seg0[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; seg0[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; seg0[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; seg0[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; seg0[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; seg0[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; seg0[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; seg1[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; seg1[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; seg1[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; seg1[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; seg1[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; seg1[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; seg1[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; seg2[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; seg2[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; seg2[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; seg2[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; seg2[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; seg2[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; seg2[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; seg3[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; seg3[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; seg3[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; seg3[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; seg3[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; seg3[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; seg3[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alu_out[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alu_out[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alu_out[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alu_out[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alu_out[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alu_out[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alu_out[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alu_out[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alu_out[8]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alu_out[9]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alu_out[10]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alu_out[11]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alu_out[12]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alu_out[13]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alu_out[14]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alu_out[15]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rt_out[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rt_out[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rt_out[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rt_out[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rt_out[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rt_out[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rt_out[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rt_out[7]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rt_out[8]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rt_out[9]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rt_out[10]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rt_out[11]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rt_out[12]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rt_out[13]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rt_out[14]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rt_out[15]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs_out[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs_out[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs_out[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs_out[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs_out[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs_out[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs_out[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs_out[7]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs_out[8]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs_out[9]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs_out[10]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs_out[11]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs_out[12]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs_out[13]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs_out[14]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs_out[15]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; op                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rt[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rt[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rt[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rd[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rd[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rd[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; imm[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; imm[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; imm[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; imm[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; imm[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; imm[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; file_wsel          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; file_dsel          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alufunc[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alufunc[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alufunc[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; aluu_sel           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pcsel[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pcsel[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc_mux[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc_mux[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc_mux[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc_mux[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc_mux[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc_mux[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc_mux[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc_mux[7]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc_mux[8]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc_mux[9]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc_mux[10]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc_mux[11]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc_mux[12]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc_mux[13]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc_mux[14]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc_mux[15]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rf_out_en          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_out_en         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; readwrite          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; shift[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; shift[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; shift[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_mux[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_mux[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_mux[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_mux[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_mux[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_mux[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_mux[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_mux[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_mux[8]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_mux[9]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_mux[10]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_mux[11]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_mux[12]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_mux[13]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_mux[14]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_mux[15]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_data[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_data[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_data[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_data[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_data[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_data[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_data[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_data[7]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_data[8]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_data[9]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_data[10]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_data[11]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_data[12]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_data[13]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_data[14]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_data[15]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clr                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                               ;
+------------------------------+--------------------------+-------------------+
; Source Clock(s)              ; Destination Clock(s)     ; Delay Added in ns ;
+------------------------------+--------------------------+-------------------+
; Clock_Divider:CD|tmp         ; Clock_Divider:CD|tmp,I/O ; 47.9              ;
; Clock_Divider:CD|tmp,clk,I/O ; Clock_Divider:CD|tmp     ; 46.2              ;
; Clock_Divider:CD|tmp         ; Clock_Divider:CD|tmp     ; 15.0              ;
; Clock_Divider:CD|tmp,clk,I/O ; Clock_Divider:CD|tmp,I/O ; 14.4              ;
; clk                          ; Clock_Divider:CD|tmp,I/O ; 10.3              ;
; clk                          ; Clock_Divider:CD|tmp     ; 8.5               ;
; clk                          ; clk                      ; 4.4               ;
+------------------------------+--------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                  ;
+---------------------------------------------------------+--------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                         ; Destination Register                                                                             ; Delay Added in ns ;
+---------------------------------------------------------+--------------------------------------------------------------------------------------------------+-------------------+
; Clock_Divider:CD|tmp                                    ; Clock_Divider:CD|tmp                                                                             ; 4.428             ;
; IR:IR0|Reg:r|DFlipFlop:REG15|D_Latch_Clr:Add1|qsignal~0 ; RAM:RAM_comp|altsyncram:ram_rtl_0|altsyncram_ubn1:auto_generated|ram_block1a0~porta_address_reg0 ; 2.400             ;
; IR:IR0|Reg:r|DFlipFlop:REG13|D_Latch_Clr:Add1|qsignal~0 ; RAM:RAM_comp|altsyncram:ram_rtl_0|altsyncram_ubn1:auto_generated|ram_block1a0~porta_address_reg0 ; 2.394             ;
; IR:IR0|Reg:r|DFlipFlop:REG12|D_Latch_Clr:Add1|qsignal~0 ; RAM:RAM_comp|altsyncram:ram_rtl_0|altsyncram_ubn1:auto_generated|ram_block1a0~porta_address_reg0 ; 2.393             ;
; IR:IR0|Reg:r|DFlipFlop:REG14|D_Latch_Clr:Add1|qsignal~0 ; RAM:RAM_comp|altsyncram:ram_rtl_0|altsyncram_ubn1:auto_generated|ram_block1a0~porta_address_reg0 ; 2.381             ;
; IR:IR0|Reg:r|DFlipFlop:REG9|D_Latch_Clr:Add1|qsignal~0  ; RAM:RAM_comp|altsyncram:ram_rtl_0|altsyncram_ubn1:auto_generated|ram_block1a0~porta_address_reg0 ; 2.240             ;
; IR:IR0|Reg:r|DFlipFlop:REG11|D_Latch_Clr:Add1|qsignal~0 ; RAM:RAM_comp|altsyncram:ram_rtl_0|altsyncram_ubn1:auto_generated|ram_block1a0~porta_address_reg0 ; 2.218             ;
; IR:IR0|Reg:r|DFlipFlop:REG10|D_Latch_Clr:Add1|qsignal~0 ; RAM:RAM_comp|altsyncram:ram_rtl_0|altsyncram_ubn1:auto_generated|ram_block1a0~porta_address_reg0 ; 2.146             ;
; ram_data[0]                                             ; RAM:RAM_comp|altsyncram:ram_rtl_0|altsyncram_ubn1:auto_generated|ram_block1a0~porta_address_reg0 ; 2.070             ;
; ram_data[7]                                             ; RAM:RAM_comp|altsyncram:ram_rtl_0|altsyncram_ubn1:auto_generated|ram_block1a0~porta_address_reg0 ; 2.070             ;
; ram_data[14]                                            ; RAM:RAM_comp|altsyncram:ram_rtl_0|altsyncram_ubn1:auto_generated|ram_block1a0~porta_address_reg0 ; 2.070             ;
; ram_data[9]                                             ; RAM:RAM_comp|altsyncram:ram_rtl_0|altsyncram_ubn1:auto_generated|ram_block1a0~porta_address_reg0 ; 2.070             ;
; ram_data[15]                                            ; RAM:RAM_comp|altsyncram:ram_rtl_0|altsyncram_ubn1:auto_generated|ram_block1a0~porta_address_reg0 ; 2.070             ;
; ram_data[8]                                             ; RAM:RAM_comp|altsyncram:ram_rtl_0|altsyncram_ubn1:auto_generated|ram_block1a0~porta_address_reg0 ; 2.070             ;
; ram_data[3]                                             ; RAM:RAM_comp|altsyncram:ram_rtl_0|altsyncram_ubn1:auto_generated|ram_block1a0~porta_address_reg0 ; 2.070             ;
; ram_data[2]                                             ; RAM:RAM_comp|altsyncram:ram_rtl_0|altsyncram_ubn1:auto_generated|ram_block1a0~porta_address_reg0 ; 2.070             ;
; ram_data[1]                                             ; RAM:RAM_comp|altsyncram:ram_rtl_0|altsyncram_ubn1:auto_generated|ram_block1a0~porta_address_reg0 ; 2.070             ;
; ram_data[10]                                            ; RAM:RAM_comp|altsyncram:ram_rtl_0|altsyncram_ubn1:auto_generated|ram_block1a0~porta_address_reg0 ; 2.070             ;
; ram_data[6]                                             ; RAM:RAM_comp|altsyncram:ram_rtl_0|altsyncram_ubn1:auto_generated|ram_block1a0~porta_address_reg0 ; 2.070             ;
; ram_data[11]                                            ; RAM:RAM_comp|altsyncram:ram_rtl_0|altsyncram_ubn1:auto_generated|ram_block1a0~porta_address_reg0 ; 2.070             ;
; ram_data[12]                                            ; RAM:RAM_comp|altsyncram:ram_rtl_0|altsyncram_ubn1:auto_generated|ram_block1a0~porta_address_reg0 ; 2.070             ;
; ram_data[13]                                            ; RAM:RAM_comp|altsyncram:ram_rtl_0|altsyncram_ubn1:auto_generated|ram_block1a0~porta_address_reg0 ; 2.070             ;
; ram_data[4]                                             ; RAM:RAM_comp|altsyncram:ram_rtl_0|altsyncram_ubn1:auto_generated|ram_block1a0~porta_address_reg0 ; 2.070             ;
; clr                                                     ; RAM:RAM_comp|altsyncram:ram_rtl_0|altsyncram_ubn1:auto_generated|ram_block1a0~porta_address_reg0 ; 2.070             ;
; ram_data[5]                                             ; RAM:RAM_comp|altsyncram:ram_rtl_0|altsyncram_ubn1:auto_generated|ram_block1a0~porta_address_reg0 ; 2.070             ;
; IR:IR0|Reg:r|DFlipFlop:REG7|D_Latch_Clr:Add1|qsignal~0  ; RAM:RAM_comp|altsyncram:ram_rtl_0|altsyncram_ubn1:auto_generated|ram_block1a0~porta_address_reg0 ; 2.070             ;
; IR:IR0|Reg:r|DFlipFlop:REG6|D_Latch_Clr:Add1|qsignal~0  ; RAM:RAM_comp|altsyncram:ram_rtl_0|altsyncram_ubn1:auto_generated|ram_block1a0~porta_address_reg0 ; 2.070             ;
; IR:IR0|Reg:r|DFlipFlop:REG5|D_Latch_Clr:Add1|qsignal~0  ; RAM:RAM_comp|altsyncram:ram_rtl_0|altsyncram_ubn1:auto_generated|ram_block1a0~porta_address_reg0 ; 2.070             ;
; IR:IR0|Reg:r|DFlipFlop:REG3|D_Latch_Clr:Add1|qsignal~0  ; RAM:RAM_comp|altsyncram:ram_rtl_0|altsyncram_ubn1:auto_generated|ram_block1a0~porta_address_reg0 ; 2.070             ;
; IR:IR0|Reg:r|DFlipFlop:REG4|D_Latch_Clr:Add1|qsignal~0  ; RAM:RAM_comp|altsyncram:ram_rtl_0|altsyncram_ubn1:auto_generated|ram_block1a0~porta_address_reg0 ; 2.070             ;
; IR:IR0|Reg:r|DFlipFlop:REG8|D_Latch_Clr:Add1|qsignal~0  ; RAM:RAM_comp|altsyncram:ram_rtl_0|altsyncram_ubn1:auto_generated|ram_block1a0~porta_address_reg0 ; 2.070             ;
; IR:IR0|Reg:r|DFlipFlop:REG1|D_Latch_Clr:Add1|qsignal~0  ; RAM:RAM_comp|altsyncram:ram_rtl_0|altsyncram_ubn1:auto_generated|ram_block1a0~porta_address_reg0 ; 2.070             ;
; IR:IR0|Reg:r|DFlipFlop:REG0|D_Latch_Clr:Add1|qsignal~0  ; RAM:RAM_comp|altsyncram:ram_rtl_0|altsyncram_ubn1:auto_generated|ram_block1a0~porta_address_reg0 ; 2.070             ;
; IR:IR0|Reg:r|DFlipFlop:REG2|D_Latch_Clr:Add1|qsignal~0  ; RAM:RAM_comp|altsyncram:ram_rtl_0|altsyncram_ubn1:auto_generated|ram_block1a0~porta_address_reg0 ; 2.070             ;
; Clock_Divider:CD|count[30]                              ; Clock_Divider:CD|tmp                                                                             ; 1.775             ;
; Clock_Divider:CD|count[29]                              ; Clock_Divider:CD|tmp                                                                             ; 1.775             ;
; Clock_Divider:CD|count[28]                              ; Clock_Divider:CD|tmp                                                                             ; 1.775             ;
; Clock_Divider:CD|count[27]                              ; Clock_Divider:CD|tmp                                                                             ; 1.775             ;
; Clock_Divider:CD|count[31]                              ; Clock_Divider:CD|tmp                                                                             ; 1.775             ;
; Clock_Divider:CD|count[25]                              ; Clock_Divider:CD|tmp                                                                             ; 1.775             ;
; Clock_Divider:CD|count[24]                              ; Clock_Divider:CD|tmp                                                                             ; 1.775             ;
; Clock_Divider:CD|count[23]                              ; Clock_Divider:CD|tmp                                                                             ; 1.775             ;
; Clock_Divider:CD|count[22]                              ; Clock_Divider:CD|tmp                                                                             ; 1.775             ;
; Clock_Divider:CD|count[21]                              ; Clock_Divider:CD|tmp                                                                             ; 1.775             ;
; Clock_Divider:CD|count[20]                              ; Clock_Divider:CD|tmp                                                                             ; 1.775             ;
; Clock_Divider:CD|count[19]                              ; Clock_Divider:CD|tmp                                                                             ; 1.775             ;
; Clock_Divider:CD|count[18]                              ; Clock_Divider:CD|tmp                                                                             ; 1.775             ;
; Clock_Divider:CD|count[17]                              ; Clock_Divider:CD|tmp                                                                             ; 1.775             ;
; Clock_Divider:CD|count[16]                              ; Clock_Divider:CD|tmp                                                                             ; 1.775             ;
; Clock_Divider:CD|count[15]                              ; Clock_Divider:CD|tmp                                                                             ; 1.775             ;
; Clock_Divider:CD|count[14]                              ; Clock_Divider:CD|tmp                                                                             ; 1.775             ;
; Clock_Divider:CD|count[13]                              ; Clock_Divider:CD|tmp                                                                             ; 1.775             ;
; Clock_Divider:CD|count[12]                              ; Clock_Divider:CD|tmp                                                                             ; 1.775             ;
; Clock_Divider:CD|count[26]                              ; Clock_Divider:CD|tmp                                                                             ; 1.775             ;
; Clock_Divider:CD|count[10]                              ; Clock_Divider:CD|tmp                                                                             ; 1.775             ;
; Clock_Divider:CD|count[9]                               ; Clock_Divider:CD|tmp                                                                             ; 1.775             ;
; Clock_Divider:CD|count[8]                               ; Clock_Divider:CD|tmp                                                                             ; 1.775             ;
; Clock_Divider:CD|count[7]                               ; Clock_Divider:CD|tmp                                                                             ; 1.775             ;
; Clock_Divider:CD|count[6]                               ; Clock_Divider:CD|tmp                                                                             ; 1.775             ;
; Clock_Divider:CD|count[5]                               ; Clock_Divider:CD|tmp                                                                             ; 1.775             ;
; Clock_Divider:CD|count[4]                               ; Clock_Divider:CD|tmp                                                                             ; 1.775             ;
; Clock_Divider:CD|count[3]                               ; Clock_Divider:CD|tmp                                                                             ; 1.775             ;
; Clock_Divider:CD|count[2]                               ; Clock_Divider:CD|tmp                                                                             ; 1.775             ;
; Clock_Divider:CD|count[1]                               ; Clock_Divider:CD|tmp                                                                             ; 1.775             ;
; Clock_Divider:CD|count[0]                               ; Clock_Divider:CD|tmp                                                                             ; 1.775             ;
; Clock_Divider:CD|count[11]                              ; Clock_Divider:CD|tmp                                                                             ; 1.775             ;
; PC:PC_comp|aout[4]                                      ; pc_mux[15]                                                                                       ; 1.480             ;
; PC:PC_comp|aout[3]                                      ; pc_mux[15]                                                                                       ; 1.467             ;
; PC:PC_comp|aout[5]                                      ; pc_mux[15]                                                                                       ; 1.450             ;
; PC:PC_comp|aout[1]                                      ; pc_mux[15]                                                                                       ; 1.438             ;
; PC:PC_comp|aout[6]                                      ; pc_mux[15]                                                                                       ; 1.416             ;
; PC:PC_comp|aout[2]                                      ; pc_mux[15]                                                                                       ; 1.410             ;
; PC:PC_comp|aout[0]                                      ; IR:IR0|Reg:r|DFlipFlop:REG6|D_Latch_Clr:Add0|qsignal~0                                           ; 1.243             ;
; PC:PC_comp|aout[10]                                     ; pc_mux[15]                                                                                       ; 1.194             ;
; PC:PC_comp|aout[8]                                      ; pc_mux[15]                                                                                       ; 1.158             ;
; PC:PC_comp|aout[7]                                      ; pc_mux[15]                                                                                       ; 1.155             ;
; PC:PC_comp|aout[9]                                      ; pc_mux[15]                                                                                       ; 1.138             ;
; PC:PC_comp|aout[15]                                     ; pc_mux[15]                                                                                       ; 1.090             ;
; PC:PC_comp|aout[14]                                     ; pc_mux[15]                                                                                       ; 1.090             ;
; PC:PC_comp|aout[13]                                     ; pc_mux[15]                                                                                       ; 1.090             ;
; PC:PC_comp|aout[12]                                     ; pc_mux[15]                                                                                       ; 1.090             ;
; PC:PC_comp|aout[11]                                     ; pc_mux[15]                                                                                       ; 1.090             ;
; IR:IR0|Reg:r|DFlipFlop:REG9|D_Latch_Clr:Add0|qsignal~0  ; IR:IR0|Reg:r|DFlipFlop:REG9|D_Latch_Clr:Add1|qsignal~0                                           ; 0.725             ;
; IR:IR0|Reg:r|DFlipFlop:REG7|D_Latch_Clr:Add0|qsignal~0  ; IR:IR0|Reg:r|DFlipFlop:REG7|D_Latch_Clr:Add1|qsignal~0                                           ; 0.664             ;
; IR:IR0|Reg:r|DFlipFlop:REG11|D_Latch_Clr:Add0|qsignal~0 ; IR:IR0|Reg:r|DFlipFlop:REG11|D_Latch_Clr:Add1|qsignal~0                                          ; 0.615             ;
; IR:IR0|Reg:r|DFlipFlop:REG0|D_Latch_Clr:Add0|qsignal~0  ; IR:IR0|Reg:r|DFlipFlop:REG0|D_Latch_Clr:Add1|qsignal~0                                           ; 0.541             ;
; IR:IR0|Reg:r|DFlipFlop:REG5|D_Latch_Clr:Add0|qsignal~0  ; IR:IR0|Reg:r|DFlipFlop:REG5|D_Latch_Clr:Add1|qsignal~0                                           ; 0.520             ;
; IR:IR0|Reg:r|DFlipFlop:REG2|D_Latch_Clr:Add0|qsignal~0  ; IR:IR0|Reg:r|DFlipFlop:REG2|D_Latch_Clr:Add1|qsignal~0                                           ; 0.517             ;
; IR:IR0|Reg:r|DFlipFlop:REG1|D_Latch_Clr:Add0|qsignal~0  ; IR:IR0|Reg:r|DFlipFlop:REG1|D_Latch_Clr:Add1|qsignal~0                                           ; 0.432             ;
; IR:IR0|Reg:r|DFlipFlop:REG3|D_Latch_Clr:Add0|qsignal~0  ; IR:IR0|Reg:r|DFlipFlop:REG3|D_Latch_Clr:Add1|qsignal~0                                           ; 0.425             ;
; IR:IR0|Reg:r|DFlipFlop:REG8|D_Latch_Clr:Add0|qsignal~0  ; IR:IR0|Reg:r|DFlipFlop:REG8|D_Latch_Clr:Add1|qsignal~0                                           ; 0.281             ;
; IR:IR0|Reg:r|DFlipFlop:REG10|D_Latch_Clr:Add0|qsignal~0 ; IR:IR0|Reg:r|DFlipFlop:REG10|D_Latch_Clr:Add1|qsignal~0                                          ; 0.227             ;
; IR:IR0|Reg:r|DFlipFlop:REG14|D_Latch_Clr:Add0|qsignal~0 ; IR:IR0|Reg:r|DFlipFlop:REG14|D_Latch_Clr:Add1|qsignal~0                                          ; 0.191             ;
; IR:IR0|Reg:r|DFlipFlop:REG12|D_Latch_Clr:Add0|qsignal~0 ; IR:IR0|Reg:r|DFlipFlop:REG12|D_Latch_Clr:Add1|qsignal~0                                          ; 0.191             ;
; IR:IR0|Reg:r|DFlipFlop:REG6|D_Latch_Clr:Add0|qsignal~0  ; IR:IR0|Reg:r|DFlipFlop:REG6|D_Latch_Clr:Add1|qsignal~0                                           ; 0.171             ;
; IR:IR0|Reg:r|DFlipFlop:REG15|D_Latch_Clr:Add0|qsignal~0 ; IR:IR0|Reg:r|DFlipFlop:REG15|D_Latch_Clr:Add1|qsignal~0                                          ; 0.118             ;
; IR:IR0|Reg:r|DFlipFlop:REG13|D_Latch_Clr:Add0|qsignal~0 ; IR:IR0|Reg:r|DFlipFlop:REG13|D_Latch_Clr:Add1|qsignal~0                                          ; 0.108             ;
; IR:IR0|Reg:r|DFlipFlop:REG4|D_Latch_Clr:Add0|qsignal~0  ; IR:IR0|Reg:r|DFlipFlop:REG4|D_Latch_Clr:Add1|qsignal~0                                           ; 0.044             ;
+---------------------------------------------------------+--------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 98 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CSXFC6D6F31C6 for design "CPU"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 173 pins of 173 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): clk~inputCLKENA0 with 32 fanout uses global clock CLKCTRL_G10
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Warning (335093): The Timing Analyzer is analyzing 32 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'CPU.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "zero_FlipFlop|Add1|qsignal~0|combout"
    Warning (332126): Node "zero_FlipFlop|Add1|qsignal~0|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "zero_FlipFlop|Add0|qsignal~5|combout"
    Warning (332126): Node "zero_FlipFlop|Add0|qsignal~5|datac"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "overflow_FlipFlop|Add1|qsignal~0|combout"
    Warning (332126): Node "overflow_FlipFlop|Add1|qsignal~0|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "overflow_FlipFlop|Add0|qsignal~1|combout"
    Warning (332126): Node "overflow_FlipFlop|Add0|qsignal~1|datad"
Warning (332125): Found combinational loop of 2394 nodes File: C:/Users/przca/Documents/Digital Logic/CPU/MUX8to1_16bit.vhd Line: 27
    Warning (332126): Node "RF|muxb|Mux15~0|combout"
    Warning (332126): Node "ALU0|tri_sll_out|XOUT[4]~8|dataa"
    Warning (332126): Node "ALU0|tri_sll_out|XOUT[4]~8|combout"
    Warning (332126): Node "ALU0|tri_sll_out|XOUT[4]~0|dataf"
    Warning (332126): Node "ALU0|tri_sll_out|XOUT[4]~0|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[4]~22|datae"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[4]~22|combout"
    Warning (332126): Node "RF|R4|REG4|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R4|REG4|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R4|REG4|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R4|REG4|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R4|REG4|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R4|REG4|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R4|REG4|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux11~0|dataa"
    Warning (332126): Node "RF|muxb|Mux11~0|combout"
    Warning (332126): Node "RF|muxb|Mux11~2|datac"
    Warning (332126): Node "RF|muxb|Mux11~2|combout"
    Warning (332126): Node "ALU0|adder|Adder5|SUM0|datab"
    Warning (332126): Node "ALU0|adder|Adder5|SUM0|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[5]~25|datac"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[5]~25|combout"
    Warning (332126): Node "RF|R4|REG5|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R4|REG5|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R4|REG5|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R4|REG5|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R4|REG5|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R4|REG5|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R4|REG5|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux10~1|dataa"
    Warning (332126): Node "RF|muxb|Mux10~1|combout"
    Warning (332126): Node "RF|muxb|Mux10~3|datac"
    Warning (332126): Node "RF|muxb|Mux10~3|combout"
    Warning (332126): Node "ALU0|lshifter|Mux0~3|dataa"
    Warning (332126): Node "ALU0|lshifter|Mux0~3|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[9]~55|dataa"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[9]~55|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[9]~34|datad"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[9]~34|combout"
    Warning (332126): Node "RF|R4|REG9|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R4|REG9|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R4|REG9|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R4|REG9|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R4|REG9|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R4|REG9|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R4|REG9|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux6~0|dataa"
    Warning (332126): Node "RF|muxb|Mux6~0|combout"
    Warning (332126): Node "RF|muxb|Mux6~2|datac"
    Warning (332126): Node "RF|muxb|Mux6~2|combout"
    Warning (332126): Node "ALU0|subtractor|Adder9|BOUT~1|dataa"
    Warning (332126): Node "ALU0|subtractor|Adder9|BOUT~1|combout"
    Warning (332126): Node "ALU0|subtractor|Adder9|BOUT~0|datae"
    Warning (332126): Node "ALU0|subtractor|Adder9|BOUT~0|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[10]~37|datac"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[10]~37|combout"
    Warning (332126): Node "RF|R4|REG10|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R4|REG10|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R4|REG10|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R4|REG10|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R4|REG10|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R4|REG10|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R4|REG10|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxa|Mux5~0|dataa"
    Warning (332126): Node "RF|muxa|Mux5~0|combout"
    Warning (332126): Node "alu_mux_out[10]~28|datac"
    Warning (332126): Node "alu_mux_out[10]~28|combout"
    Warning (332126): Node "ALU0|and_out[10]|dataa"
    Warning (332126): Node "ALU0|and_out[10]|combout"
    Warning (332126): Node "ALU0|adder|Adder11|COUT~0|datac"
    Warning (332126): Node "ALU0|adder|Adder11|COUT~0|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[12]~44|datad"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[12]~44|combout"
    Warning (332126): Node "RF|R5|REG12|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R5|REG12|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R5|REG12|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R5|REG12|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R5|REG12|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R5|REG12|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R5|REG12|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux3~2|dataa"
    Warning (332126): Node "RF|muxb|Mux3~2|combout"
    Warning (332126): Node "RF|muxb|Mux3~3|datab"
    Warning (332126): Node "RF|muxb|Mux3~3|combout"
    Warning (332126): Node "ALU0|setOnLessThan|Adder14|BOUT~0|datab"
    Warning (332126): Node "ALU0|setOnLessThan|Adder14|BOUT~0|combout"
    Warning (332126): Node "ALU0|setOnLessThan|Adder14|BOUT~2|datae"
    Warning (332126): Node "ALU0|setOnLessThan|Adder14|BOUT~2|combout"
    Warning (332126): Node "ALU0|setOnLessThan|Adder15|DIF0|datab"
    Warning (332126): Node "ALU0|setOnLessThan|Adder15|DIF0|combout"
    Warning (332126): Node "RF|R2|REG0|Add0|qsignal~0|datab"
    Warning (332126): Node "RF|R2|REG0|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R2|REG0|Add0|qsignal~2|datae"
    Warning (332126): Node "RF|R2|REG0|Add0|qsignal~2|combout"
    Warning (332126): Node "RF|R2|REG0|Add0|qsignal~2|datad"
    Warning (332126): Node "RF|R2|REG0|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R2|REG0|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|R2|REG0|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux15~2|datab"
    Warning (332126): Node "RF|muxa|Mux15~2|combout"
    Warning (332126): Node "alu_mux_out[0]~20|dataa"
    Warning (332126): Node "alu_mux_out[0]~20|combout"
    Warning (332126): Node "ALU0|adder|Adder2|COUT~0|datad"
    Warning (332126): Node "ALU0|adder|Adder2|COUT~0|combout"
    Warning (332126): Node "ALU0|adder|Adder5|SUM0|dataf"
    Warning (332126): Node "ALU0|adder|Adder4|SUM0|datae"
    Warning (332126): Node "ALU0|adder|Adder4|SUM0|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[4]~22|datab"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[3]~70|datac"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[3]~70|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[3]~20|datab"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[3]~20|combout"
    Warning (332126): Node "RF|R4|REG3|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R4|REG3|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R4|REG3|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R4|REG3|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R4|REG3|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R4|REG3|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R4|REG3|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux12~0|dataa"
    Warning (332126): Node "RF|muxb|Mux12~0|combout"
    Warning (332126): Node "RF|muxb|Mux12~2|datac"
    Warning (332126): Node "RF|muxb|Mux12~2|combout"
    Warning (332126): Node "ALU0|adder|Adder5|SUM0|dataa"
    Warning (332126): Node "ALU0|subtractor|Adder5|DIF0|dataa"
    Warning (332126): Node "ALU0|subtractor|Adder5|DIF0|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[5]~25|datad"
    Warning (332126): Node "ALU0|lshifter|Mux0~3|datab"
    Warning (332126): Node "ALU0|adder|Adder4|SUM0|dataa"
    Warning (332126): Node "ALU0|tri_sub_out|XOUT[4]~1|dataa"
    Warning (332126): Node "ALU0|tri_sub_out|XOUT[4]~1|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[4]~22|datac"
    Warning (332126): Node "ALU0|tri_sll_out|XOUT[4]~0|datae"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[3]~70|dataf"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[3]~20|datac"
    Warning (332126): Node "ALU0|lshifter|Mux0~2|datac"
    Warning (332126): Node "ALU0|lshifter|Mux0~2|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[8]~31|dataa"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[8]~31|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[8]~32|dataf"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[8]~32|combout"
    Warning (332126): Node "RF|R2|REG8|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R2|REG8|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R2|REG8|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R2|REG8|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R2|REG8|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R2|REG8|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R2|REG8|Add1|qsignal~0|combout"
    Warning (332126): Node "ALU0|subtractor|Adder9|BOUT~0|datad"
    Warning (332126): Node "ALU0|adder|Adder9|COUT~0|datad"
    Warning (332126): Node "ALU0|adder|Adder9|COUT~0|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[10]~37|datae"
    Warning (332126): Node "RF|muxb|Mux7~2|datad"
    Warning (332126): Node "RF|muxb|Mux7~2|combout"
    Warning (332126): Node "ALU0|rshifter|ShiftRight0~0|datad"
    Warning (332126): Node "ALU0|rshifter|ShiftRight0~0|combout"
    Warning (332126): Node "ALU0|tri_srl_out|XOUT[5]~3|datac"
    Warning (332126): Node "ALU0|tri_srl_out|XOUT[5]~3|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[5]~25|datae"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[1]~17|datac"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[1]~17|combout"
    Warning (332126): Node "RF|R3|REG1|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R3|REG1|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R3|REG1|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R3|REG1|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R3|REG1|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R3|REG1|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R3|REG1|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux14~1|datae"
    Warning (332126): Node "RF|muxb|Mux14~1|combout"
    Warning (332126): Node "RF|muxb|Mux14~2|datae"
    Warning (332126): Node "RF|muxb|Mux14~2|combout"
    Warning (332126): Node "RF|muxb|Mux14~0|dataf"
    Warning (332126): Node "RF|muxb|Mux14~0|combout"
    Warning (332126): Node "ALU0|lshifter|Mux0~0|datab"
    Warning (332126): Node "ALU0|lshifter|Mux0~0|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[5]~24|datac"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[5]~24|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[5]~25|dataf"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[1]~64|datac"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[1]~64|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[1]~17|datae"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[1]~15|dataa"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[1]~15|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[1]~63|dataa"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[1]~63|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[1]~64|datad"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[1]~16|dataa"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[1]~16|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[1]~63|datab"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[1]~62|dataa"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[1]~62|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[1]~63|datae"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[3]~59|datab"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[3]~59|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[3]~60|dataf"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[3]~60|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[3]~20|dataf"
    Warning (332126): Node "ALU0|tri_srl_out|XOUT[0]~7|dataa"
    Warning (332126): Node "ALU0|tri_srl_out|XOUT[0]~7|combout"
    Warning (332126): Node "ALU0|tri_srl_out|XOUT[0]~10|datab"
    Warning (332126): Node "ALU0|tri_srl_out|XOUT[0]~10|combout"
    Warning (332126): Node "ALU0|tri_add_out|XOUT[0]~2|datad"
    Warning (332126): Node "ALU0|tri_add_out|XOUT[0]~2|combout"
    Warning (332126): Node "RF|R3|REG0|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R3|REG0|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R3|REG0|Add0|qsignal~2|datae"
    Warning (332126): Node "RF|R3|REG0|Add0|qsignal~2|combout"
    Warning (332126): Node "RF|R3|REG0|Add0|qsignal~2|datad"
    Warning (332126): Node "RF|R3|REG0|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R3|REG0|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux15~1|datae"
    Warning (332126): Node "RF|muxb|Mux15~1|combout"
    Warning (332126): Node "RF|muxb|Mux15~2|datae"
    Warning (332126): Node "RF|muxb|Mux15~2|combout"
    Warning (332126): Node "RF|muxb|Mux15~0|dataf"
    Warning (332126): Node "RF|R3|REG0|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R3|REG0|Add0|qsignal~1|dataa"
    Warning (332126): Node "RF|R3|REG0|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R3|REG0|Add0|qsignal~2|dataf"
    Warning (332126): Node "RF|muxa|Mux15~2|dataa"
    Warning (332126): Node "RF|R1|REG0|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R1|REG0|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R1|REG0|Add0|qsignal~2|datae"
    Warning (332126): Node "RF|R1|REG0|Add0|qsignal~2|combout"
    Warning (332126): Node "RF|R1|REG0|Add0|qsignal~2|datad"
    Warning (332126): Node "RF|R1|REG0|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R1|REG0|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux15~1|datac"
    Warning (332126): Node "RF|R1|REG0|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R1|REG0|Add0|qsignal~1|dataa"
    Warning (332126): Node "RF|R1|REG0|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R1|REG0|Add0|qsignal~2|dataf"
    Warning (332126): Node "RF|muxa|Mux15~1|dataa"
    Warning (332126): Node "RF|muxa|Mux15~1|combout"
    Warning (332126): Node "alu_mux_out[0]~20|datab"
    Warning (332126): Node "RF|R0|REG0|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R0|REG0|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R0|REG0|Add0|qsignal~2|dataf"
    Warning (332126): Node "RF|R0|REG0|Add0|qsignal~2|combout"
    Warning (332126): Node "RF|R0|REG0|Add0|qsignal~2|datad"
    Warning (332126): Node "RF|R0|REG0|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R0|REG0|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux15~1|datad"
    Warning (332126): Node "RF|R0|REG0|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R0|REG0|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|R0|REG0|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R0|REG0|Add0|qsignal~2|datae"
    Warning (332126): Node "RF|muxa|Mux15~1|datab"
    Warning (332126): Node "RF|R4|REG0|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R4|REG0|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R4|REG0|Add0|qsignal~2|datae"
    Warning (332126): Node "RF|R4|REG0|Add0|qsignal~2|combout"
    Warning (332126): Node "RF|R4|REG0|Add0|qsignal~2|datad"
    Warning (332126): Node "RF|R4|REG0|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R4|REG0|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux15~0|datab"
    Warning (332126): Node "RF|R4|REG0|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R4|REG0|Add0|qsignal~1|dataa"
    Warning (332126): Node "RF|R4|REG0|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R4|REG0|Add0|qsignal~2|dataf"
    Warning (332126): Node "RF|muxa|Mux15~0|dataa"
    Warning (332126): Node "RF|muxa|Mux15~0|combout"
    Warning (332126): Node "alu_mux_out[0]~20|dataf"
    Warning (332126): Node "RF|R5|REG0|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R5|REG0|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R5|REG0|Add0|qsignal~2|datae"
    Warning (332126): Node "RF|R5|REG0|Add0|qsignal~2|combout"
    Warning (332126): Node "RF|R5|REG0|Add0|qsignal~2|datad"
    Warning (332126): Node "RF|R5|REG0|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R5|REG0|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux15~0|datac"
    Warning (332126): Node "RF|R5|REG0|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R5|REG0|Add0|qsignal~1|dataa"
    Warning (332126): Node "RF|R5|REG0|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R5|REG0|Add0|qsignal~2|dataf"
    Warning (332126): Node "RF|muxa|Mux15~0|datab"
    Warning (332126): Node "RF|R6|REG0|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R6|REG0|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R6|REG0|Add0|qsignal~2|datae"
    Warning (332126): Node "RF|R6|REG0|Add0|qsignal~2|combout"
    Warning (332126): Node "RF|R6|REG0|Add0|qsignal~2|datad"
    Warning (332126): Node "RF|R6|REG0|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R6|REG0|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux15~2|datab"
    Warning (332126): Node "RF|R6|REG0|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R6|REG0|Add0|qsignal~1|dataa"
    Warning (332126): Node "RF|R6|REG0|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R6|REG0|Add0|qsignal~2|dataf"
    Warning (332126): Node "RF|muxa|Mux15~0|datac"
    Warning (332126): Node "RF|R7|REG0|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R7|REG0|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R7|REG0|Add0|qsignal~2|datae"
    Warning (332126): Node "RF|R7|REG0|Add0|qsignal~2|combout"
    Warning (332126): Node "RF|R7|REG0|Add0|qsignal~2|datad"
    Warning (332126): Node "RF|R7|REG0|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R7|REG0|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux15~2|datac"
    Warning (332126): Node "RF|R7|REG0|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R7|REG0|Add0|qsignal~1|dataa"
    Warning (332126): Node "RF|R7|REG0|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R7|REG0|Add0|qsignal~2|dataf"
    Warning (332126): Node "RF|muxa|Mux15~0|datad"
    Warning (332126): Node "RF|R2|REG0|Add0|qsignal~0|datae"
    Warning (332126): Node "ALU0|lshifter|Mux0~11|dataa"
    Warning (332126): Node "ALU0|lshifter|Mux0~11|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[7]~66|dataf"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[7]~66|combout"
    Warning (332126): Node "RF|R4|REG7|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R4|REG7|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R4|REG7|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R4|REG7|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R4|REG7|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R4|REG7|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R4|REG7|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxa|Mux8~0|dataa"
    Warning (332126): Node "RF|muxa|Mux8~0|combout"
    Warning (332126): Node "RF|muxa|Mux8~2|datad"
    Warning (332126): Node "RF|muxa|Mux8~2|combout"
    Warning (332126): Node "alu_mux_out[7]~3|datad"
    Warning (332126): Node "alu_mux_out[7]~3|combout"
    Warning (332126): Node "ALU0|setOnLessThan|Adder7|bridge~0|dataa"
    Warning (332126): Node "ALU0|setOnLessThan|Adder7|bridge~0|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[7]~61|datad"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[7]~61|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[7]~66|datab"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[7]~29|datae"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[7]~29|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[7]~61|dataf"
    Warning (332126): Node "ALU0|adder|Adder7|COUT~0|datac"
    Warning (332126): Node "ALU0|adder|Adder7|COUT~0|combout"
    Warning (332126): Node "ALU0|adder|Adder9|COUT~1|datad"
    Warning (332126): Node "ALU0|adder|Adder9|COUT~1|combout"
    Warning (332126): Node "ALU0|adder|Adder9|COUT~0|datae"
    Warning (332126): Node "ALU0|adder|Adder9|COUT~2|datad"
    Warning (332126): Node "ALU0|adder|Adder9|COUT~2|combout"
    Warning (332126): Node "ALU0|adder|Adder9|COUT~0|dataf"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[9]~56|datad"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[9]~56|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[9]~34|datae"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[8]~32|datae"
    Warning (332126): Node "ALU0|adder|Adder10|COUT~0|datae"
    Warning (332126): Node "ALU0|adder|Adder10|COUT~0|combout"
    Warning (332126): Node "ALU0|adder|Adder11|COUT~0|datad"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[11]~40|datad"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[11]~40|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[11]~41|datad"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[11]~41|combout"
    Warning (332126): Node "RF|R4|REG11|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R4|REG11|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R4|REG11|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R4|REG11|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R4|REG11|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R4|REG11|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R4|REG11|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux4~0|dataa"
    Warning (332126): Node "RF|muxb|Mux4~0|combout"
    Warning (332126): Node "ALU0|tri_sll_out|XOUT[13]~4|datac"
    Warning (332126): Node "ALU0|tri_sll_out|XOUT[13]~4|combout"
    Warning (332126): Node "ALU0|tri_sll_out|XOUT[13]~5|datad"
    Warning (332126): Node "ALU0|tri_sll_out|XOUT[13]~5|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[13]~46|datad"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[13]~46|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[13]~47|dataf"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[13]~47|combout"
    Warning (332126): Node "RF|R4|REG13|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R4|REG13|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R4|REG13|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R4|REG13|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R4|REG13|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R4|REG13|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R4|REG13|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxa|Mux2~0|dataa"
    Warning (332126): Node "RF|muxa|Mux2~0|combout"
    Warning (332126): Node "RF|muxa|Mux2~3|datab"
    Warning (332126): Node "RF|muxa|Mux2~3|combout"
    Warning (332126): Node "alu_mux_out[13]~11|datad"
    Warning (332126): Node "alu_mux_out[13]~11|combout"
    Warning (332126): Node "ALU0|setOnLessThan|Adder13|bridge~0|dataa"
    Warning (332126): Node "ALU0|setOnLessThan|Adder13|bridge~0|combout"
    Warning (332126): Node "ALU0|setOnLessThan|Adder14|BOUT~1|datab"
    Warning (332126): Node "ALU0|setOnLessThan|Adder14|BOUT~1|combout"
    Warning (332126): Node "ALU0|setOnLessThan|Adder14|BOUT~2|dataf"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[13]~47|datac"
    Warning (332126): Node "ALU0|adder|Adder15|SUM0|datad"
    Warning (332126): Node "ALU0|adder|Adder15|SUM0|combout"
    Warning (332126): Node "ram_mux_out[15]~1|datac"
    Warning (332126): Node "ram_mux_out[15]~1|combout"
    Warning (332126): Node "RF|R3|REG15|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R3|REG15|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R3|REG15|Add0|qsignal~0|datad"
    Warning (332126): Node "RF|R3|REG15|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R3|REG15|Add0|qsignal~1|dataf"
    Warning (332126): Node "RF|R3|REG15|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R3|REG15|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux0~1|datac"
    Warning (332126): Node "RF|muxb|Mux0~1|combout"
    Warning (332126): Node "ALU0|subtractor|Adder15|bridge~0|dataf"
    Warning (332126): Node "ALU0|subtractor|Adder15|bridge~0|combout"
    Warning (332126): Node "ALU0|setOnLessThan|Adder15|DIF0|dataa"
    Warning (332126): Node "ALU0|adder|Adder15|SUM0|datae"
    Warning (332126): Node "ALU0|subtractor|Adder15|DIF0|datae"
    Warning (332126): Node "ALU0|subtractor|Adder15|DIF0|combout"
    Warning (332126): Node "ram_mux_out[15]~1|datad"
    Warning (332126): Node "RF|muxb|Mux0~2|datae"
    Warning (332126): Node "RF|muxb|Mux0~2|combout"
    Warning (332126): Node "ALU0|rshifter|ShiftRight0~8|datac"
    Warning (332126): Node "ALU0|rshifter|ShiftRight0~8|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[13]~46|datac"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[9]~55|dataf"
    Warning (332126): Node "ALU0|rshifter|ShiftRight0~9|datab"
    Warning (332126): Node "ALU0|rshifter|ShiftRight0~9|combout"
    Warning (332126): Node "ALU0|tri_srl_out|XOUT[10]~6|datad"
    Warning (332126): Node "ALU0|tri_srl_out|XOUT[10]~6|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[10]~36|datac"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[10]~36|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[10]~37|dataf"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[14]~49|datac"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[14]~49|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[14]~50|dataf"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[14]~50|combout"
    Warning (332126): Node "RF|R3|REG14|Add0|qsignal~0|dataf"
    Warning (332126): Node "RF|R3|REG14|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R3|REG14|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R3|REG14|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R3|REG14|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R3|REG14|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R3|REG14|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux1~1|datac"
    Warning (332126): Node "RF|muxb|Mux1~1|combout"
    Warning (332126): Node "ALU0|setOnLessThan|Adder14|bridge~1|datad"
    Warning (332126): Node "ALU0|setOnLessThan|Adder14|bridge~1|combout"
    Warning (332126): Node "ALU0|setOnLessThan|Adder14|bridge~0|dataf"
    Warning (332126): Node "ALU0|setOnLessThan|Adder14|bridge~0|combout"
    Warning (332126): Node "ALU0|setOnLessThan|Adder14|BOUT~1|dataa"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[14]~50|datad"
    Warning (332126): Node "ALU0|tri_sub_out|XOUT[14]~3|datad"
    Warning (332126): Node "ALU0|tri_sub_out|XOUT[14]~3|combout"
    Warning (332126): Node "RF|R0|REG14|Add0|qsignal~0|datac"
    Warning (332126): Node "RF|R0|REG14|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R0|REG14|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R0|REG14|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R0|REG14|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R0|REG14|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R0|REG14|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|R0|REG14|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R0|REG14|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux1~3|datac"
    Warning (332126): Node "RF|muxa|Mux1~3|combout"
    Warning (332126): Node "RF|muxa|Mux1~4|datad"
    Warning (332126): Node "RF|muxa|Mux1~4|combout"
    Warning (332126): Node "ALU0|setOnLessThan|Adder14|bridge~0|datae"
    Warning (332126): Node "alu_mux_out[14]~10|datad"
    Warning (332126): Node "alu_mux_out[14]~10|combout"
    Warning (332126): Node "ALU0|setOnLessThan|Adder14|BOUT~3|datac"
    Warning (332126): Node "ALU0|setOnLessThan|Adder14|BOUT~3|combout"
    Warning (332126): Node "ALU0|setOnLessThan|Adder15|DIF0|datac"
    Warning (332126): Node "ALU0|adder|Adder15|SUM0|datac"
    Warning (332126): Node "ALU0|subtractor|Adder15|DIF0|datac"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[14]~48|datae"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[14]~48|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[14]~49|datae"
    Warning (332126): Node "RF|muxb|Mux1~1|datae"
    Warning (332126): Node "RF|R3|REG14|Add0|qsignal~0|datac"
    Warning (332126): Node "RF|R4|REG14|Add0|qsignal~0|datac"
    Warning (332126): Node "RF|R4|REG14|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R4|REG14|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R4|REG14|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R4|REG14|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R4|REG14|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R4|REG14|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxa|Mux1~1|dataa"
    Warning (332126): Node "RF|muxa|Mux1~1|combout"
    Warning (332126): Node "RF|muxa|Mux1~4|datab"
    Warning (332126): Node "RF|R4|REG14|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R4|REG14|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxb|Mux1~0|dataa"
    Warning (332126): Node "RF|muxb|Mux1~0|combout"
    Warning (332126): Node "RF|muxb|Mux1~2|datac"
    Warning (332126): Node "RF|muxb|Mux1~2|combout"
    Warning (332126): Node "ALU0|setOnLessThan|Adder14|BOUT~3|datab"
    Warning (332126): Node "ALU0|rshifter|ShiftRight0~8|datab"
    Warning (332126): Node "ALU0|rshifter|ShiftRight0~6|datad"
    Warning (332126): Node "ALU0|rshifter|ShiftRight0~6|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[7]~66|datac"
    Warning (332126): Node "ALU0|rshifter|ShiftRight0~7|datab"
    Warning (332126): Node "ALU0|rshifter|ShiftRight0~7|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[12]~43|datac"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[12]~43|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[12]~44|dataf"
    Warning (332126): Node "ALU0|tri_srl_out|XOUT[8]~5|datad"
    Warning (332126): Node "ALU0|tri_srl_out|XOUT[8]~5|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[8]~31|datac"
    Warning (332126): Node "ALU0|adder|Adder15|SUM0|datab"
    Warning (332126): Node "ALU0|subtractor|Adder15|DIF0|datab"
    Warning (332126): Node "ALU0|rshifter|ShiftRight0~9|dataa"
    Warning (332126): Node "ALU0|tri_sll_out|XOUT[14]~6|datad"
    Warning (332126): Node "ALU0|tri_sll_out|XOUT[14]~6|combout"
    Warning (332126): Node "ALU0|tri_sll_out|XOUT[14]~7|datad"
    Warning (332126): Node "ALU0|tri_sll_out|XOUT[14]~7|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[14]~49|datad"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[14]~48|dataa"
    Warning (332126): Node "ALU0|lshifter|ShiftLeft0~2|datab"
    Warning (332126): Node "ALU0|lshifter|ShiftLeft0~2|combout"
    Warning (332126): Node "ALU0|lshifter|ShiftLeft0~1|datae"
    Warning (332126): Node "ALU0|lshifter|ShiftLeft0~1|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[15]~53|datad"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[15]~53|combout"
    Warning (332126): Node "ram_mux_out[15]~1|dataf"
    Warning (332126): Node "ALU0|setOnLessThan|Adder14|bridge~0|datab"
    Warning (332126): Node "RF|R5|REG14|Add0|qsignal~0|datac"
    Warning (332126): Node "RF|R5|REG14|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R5|REG14|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R5|REG14|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R5|REG14|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R5|REG14|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R5|REG14|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxa|Mux1~1|datab"
    Warning (332126): Node "RF|R5|REG14|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R5|REG14|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxb|Mux1~0|datab"
    Warning (332126): Node "RF|R6|REG14|Add0|qsignal~0|datac"
    Warning (332126): Node "RF|R6|REG14|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R6|REG14|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R6|REG14|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R6|REG14|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R6|REG14|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R6|REG14|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxa|Mux1~1|datac"
    Warning (332126): Node "RF|R6|REG14|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R6|REG14|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxb|Mux1~0|datac"
    Warning (332126): Node "RF|R7|REG14|Add0|qsignal~0|datac"
    Warning (332126): Node "RF|R7|REG14|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R7|REG14|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R7|REG14|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R7|REG14|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R7|REG14|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R7|REG14|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxa|Mux1~1|datad"
    Warning (332126): Node "RF|R7|REG14|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R7|REG14|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxb|Mux1~0|datad"
    Warning (332126): Node "RF|R2|REG14|Add0|qsignal~0|datac"
    Warning (332126): Node "RF|R2|REG14|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R2|REG14|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R2|REG14|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R2|REG14|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R2|REG14|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R2|REG14|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux1~2|datad"
    Warning (332126): Node "RF|muxa|Mux1~2|dataa"
    Warning (332126): Node "RF|muxa|Mux1~2|combout"
    Warning (332126): Node "RF|muxa|Mux1~4|datac"
    Warning (332126): Node "RF|R2|REG14|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R2|REG14|Add0|qsignal~0|dataa"
    Warning (332126): Node "ALU0|setOnLessThan|Adder14|bridge~1|datac"
    Warning (332126): Node "RF|R1|REG14|Add0|qsignal~0|datac"
    Warning (332126): Node "RF|R1|REG14|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R1|REG14|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R1|REG14|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R1|REG14|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R1|REG14|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R1|REG14|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux1~1|datad"
    Warning (332126): Node "RF|R1|REG14|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R1|REG14|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux1~3|datab"
    Warning (332126): Node "RF|muxb|Mux1~2|datae"
    Warning (332126): Node "RF|R3|REG14|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R3|REG14|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux1~3|dataa"
    Warning (332126): Node "RF|R4|REG14|Add0|qsignal~0|dataf"
    Warning (332126): Node "RF|R5|REG14|Add0|qsignal~0|dataf"
    Warning (332126): Node "RF|R6|REG14|Add0|qsignal~0|dataf"
    Warning (332126): Node "RF|R7|REG14|Add0|qsignal~0|dataf"
    Warning (332126): Node "RF|R2|REG14|Add0|qsignal~0|dataf"
    Warning (332126): Node "RF|R1|REG14|Add0|qsignal~0|dataf"
    Warning (332126): Node "RF|R0|REG14|Add0|qsignal~0|dataf"
    Warning (332126): Node "ALU0|lshifter|ShiftLeft0~2|datac"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[15]~52|dataa"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[15]~52|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[15]~53|datae"
    Warning (332126): Node "ALU0|rshifter|ShiftRight0~7|datad"
    Warning (332126): Node "RF|R3|REG15|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R3|REG15|Add0|qsignal~1|dataa"
    Warning (332126): Node "RF|muxa|Mux0~2|dataa"
    Warning (332126): Node "RF|muxa|Mux0~2|combout"
    Warning (332126): Node "alu_mux_out[15]~32|dataa"
    Warning (332126): Node "alu_mux_out[15]~32|combout"
    Warning (332126): Node "ALU0|subtractor|Adder15|bridge~0|dataa"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[15]~52|dataf"
    Warning (332126): Node "RF|R1|REG15|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R1|REG15|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R1|REG15|Add0|qsignal~0|datad"
    Warning (332126): Node "RF|R1|REG15|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R1|REG15|Add0|qsignal~1|dataf"
    Warning (332126): Node "RF|R1|REG15|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R1|REG15|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux0~1|datad"
    Warning (332126): Node "RF|R1|REG15|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R1|REG15|Add0|qsignal~1|dataa"
    Warning (332126): Node "RF|muxa|Mux0~2|datab"
    Warning (332126): Node "RF|R4|REG15|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R4|REG15|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R4|REG15|Add0|qsignal~0|datad"
    Warning (332126): Node "RF|R4|REG15|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R4|REG15|Add0|qsignal~1|dataf"
    Warning (332126): Node "RF|R4|REG15|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R4|REG15|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux0~0|dataa"
    Warning (332126): Node "RF|muxb|Mux0~0|combout"
    Warning (332126): Node "RF|muxb|Mux0~2|datac"
    Warning (332126): Node "ALU0|subtractor|Adder15|bridge~0|datad"
    Warning (332126): Node "RF|R4|REG15|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R4|REG15|Add0|qsignal~1|dataa"
    Warning (332126): Node "RF|muxa|Mux0~0|dataa"
    Warning (332126): Node "RF|muxa|Mux0~0|combout"
    Warning (332126): Node "alu_mux_out[15]~32|datac"
    Warning (332126): Node "RF|R5|REG15|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R5|REG15|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R5|REG15|Add0|qsignal~0|datad"
    Warning (332126): Node "RF|R5|REG15|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R5|REG15|Add0|qsignal~1|dataf"
    Warning (332126): Node "RF|R5|REG15|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R5|REG15|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux0~0|datab"
    Warning (332126): Node "RF|R5|REG15|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R5|REG15|Add0|qsignal~1|dataa"
    Warning (332126): Node "RF|muxa|Mux0~0|datab"
    Warning (332126): Node "RF|R6|REG15|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R6|REG15|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R6|REG15|Add0|qsignal~0|datad"
    Warning (332126): Node "RF|R6|REG15|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R6|REG15|Add0|qsignal~1|dataf"
    Warning (332126): Node "RF|R6|REG15|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R6|REG15|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux0~0|datac"
    Warning (332126): Node "RF|R6|REG15|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R6|REG15|Add0|qsignal~1|dataa"
    Warning (332126): Node "RF|muxa|Mux0~0|datac"
    Warning (332126): Node "RF|R7|REG15|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R7|REG15|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R7|REG15|Add0|qsignal~0|datad"
    Warning (332126): Node "RF|R7|REG15|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R7|REG15|Add0|qsignal~1|dataf"
    Warning (332126): Node "RF|R7|REG15|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R7|REG15|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux0~0|datad"
    Warning (332126): Node "RF|R7|REG15|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R7|REG15|Add0|qsignal~1|dataa"
    Warning (332126): Node "RF|muxa|Mux0~0|datad"
    Warning (332126): Node "RF|R2|REG15|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R2|REG15|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R2|REG15|Add0|qsignal~0|datad"
    Warning (332126): Node "RF|R2|REG15|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R2|REG15|Add0|qsignal~1|dataf"
    Warning (332126): Node "RF|R2|REG15|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R2|REG15|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux0~2|datad"
    Warning (332126): Node "ALU0|subtractor|Adder15|bridge~0|datae"
    Warning (332126): Node "RF|R2|REG15|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R2|REG15|Add0|qsignal~1|dataa"
    Warning (332126): Node "RF|muxa|Mux0~1|dataa"
    Warning (332126): Node "RF|muxa|Mux0~1|combout"
    Warning (332126): Node "alu_mux_out[15]~32|datag"
    Warning (332126): Node "RF|R0|REG15|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R0|REG15|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R0|REG15|Add0|qsignal~0|datad"
    Warning (332126): Node "RF|R0|REG15|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R0|REG15|Add0|qsignal~1|dataf"
    Warning (332126): Node "RF|R0|REG15|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R0|REG15|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|R0|REG15|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R0|REG15|Add0|qsignal~1|dataa"
    Warning (332126): Node "RF|muxa|Mux0~2|datac"
    Warning (332126): Node "RF|muxb|Mux0~1|datae"
    Warning (332126): Node "ALU0|subtractor|Adder15|DIF0|datad"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[14]~50|datac"
    Warning (332126): Node "ALU0|tri_sub_out|XOUT[14]~3|datac"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[13]~45|datae"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[13]~45|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[13]~46|datae"
    Warning (332126): Node "ALU0|setOnLessThan|Adder14|BOUT~3|datad"
    Warning (332126): Node "RF|R4|REG13|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R4|REG13|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxb|Mux2~0|dataa"
    Warning (332126): Node "RF|muxb|Mux2~0|combout"
    Warning (332126): Node "ALU0|setOnLessThan|Adder13|bridge~0|datad"
    Warning (332126): Node "ALU0|tri_sll_out|XOUT[13]~4|datad"
    Warning (332126): Node "ALU0|lshifter|ShiftLeft0~1|datad"
    Warning (332126): Node "ALU0|rshifter|ShiftRight0~5|datad"
    Warning (332126): Node "ALU0|rshifter|ShiftRight0~5|combout"
    Warning (332126): Node "ALU0|tri_srl_out|XOUT[10]~6|datac"
    Warning (332126): Node "ALU0|tri_srl_out|XOUT[6]~4|datad"
    Warning (332126): Node "ALU0|tri_srl_out|XOUT[6]~4|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[6]~28|datad"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[6]~28|combout"
    Warning (332126): Node "RF|R2|REG6|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R2|REG6|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R2|REG6|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R2|REG6|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R2|REG6|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R2|REG6|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R2|REG6|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux9~2|datad"
    Warning (332126): Node "RF|muxb|Mux9~2|combout"
    Warning (332126): Node "ALU0|rshifter|ShiftRight0~0|datac"
    Warning (332126): Node "ALU0|tri_srl_out|XOUT[3]~8|datab"
    Warning (332126): Node "ALU0|tri_srl_out|XOUT[3]~8|combout"
    Warning (332126): Node "ALU0|tri_srl_out|XOUT[3]~1|datae"
    Warning (332126): Node "ALU0|tri_srl_out|XOUT[3]~1|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[3]~60|datae"
    Warning (332126): Node "ALU0|tri_srl_out|XOUT[3]~9|dataf"
    Warning (332126): Node "ALU0|tri_srl_out|XOUT[3]~9|combout"
    Warning (332126): Node "ALU0|tri_srl_out|XOUT[3]~1|dataf"
    Warning (332126): Node "ALU0|rshifter|ShiftRight0~10|dataa"
    Warning (332126): Node "ALU0|rshifter|ShiftRight0~10|combout"
    Warning (332126): Node "ALU0|rshifter|ShiftRight0~13|dataa"
    Warning (332126): Node "ALU0|rshifter|ShiftRight0~13|combout"
    Warning (332126): Node "ALU0|tri_srl_out|XOUT[4]~2|datab"
    Warning (332126): Node "ALU0|tri_srl_out|XOUT[4]~2|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[4]~22|datad"
    Warning (332126): Node "ALU0|tri_add_out|XOUT[0]~2|datab"
    Warning (332126): Node "ALU0|lshifter|Mux0~7|datad"
    Warning (332126): Node "ALU0|lshifter|Mux0~7|combout"
    Warning (332126): Node "ALU0|tri_sll_out|XOUT[13]~5|datac"
    Warning (332126): Node "ALU0|lshifter|Mux0~6|datab"
    Warning (332126): Node "ALU0|lshifter|Mux0~6|combout"
    Warning (332126): Node "ALU0|tri_sll_out|XOUT[12]~3|datac"
    Warning (332126): Node "ALU0|tri_sll_out|XOUT[12]~3|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[12]~43|datad"
    Warning (332126): Node "ALU0|adder|Adder6|SUM0|dataa"
    Warning (332126): Node "ALU0|adder|Adder6|SUM0|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[6]~28|datab"
    Warning (332126): Node "ALU0|tri_sub_out|XOUT[6]~2|dataa"
    Warning (332126): Node "ALU0|tri_sub_out|XOUT[6]~2|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[6]~28|datac"
    Warning (332126): Node "ALU0|rshifter|ShiftRight0~1|dataa"
    Warning (332126): Node "ALU0|rshifter|ShiftRight0~1|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[2]~19|datac"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[2]~19|combout"
    Warning (332126): Node "RF|R3|REG2|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R3|REG2|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R3|REG2|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R3|REG2|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R3|REG2|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R3|REG2|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R3|REG2|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux13~2|dataf"
    Warning (332126): Node "RF|muxb|Mux13~2|combout"
    Warning (332126): Node "RF|muxb|Mux13~0|datae"
    Warning (332126): Node "RF|muxb|Mux13~0|combout"
    Warning (332126): Node "ALU0|tri_sll_out|XOUT[4]~8|datae"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[1]~62|datab"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[3]~59|datac"
    Warning (332126): Node "ALU0|tri_srl_out|XOUT[0]~10|dataa"
    Warning (332126): Node "ALU0|lshifter|Mux0~10|dataa"
    Warning (332126): Node "ALU0|lshifter|Mux0~10|combout"
    Warning (332126): Node "ALU0|lshifter|Mux0~11|datab"
    Warning (332126): Node "ALU0|lshifter|Mux0~2|datab"
    Warning (332126): Node "ALU0|adder|Adder2|COUT~0|datac"
    Warning (332126): Node "ALU0|subtractor|Adder2|BOUT~0|datac"
    Warning (332126): Node "ALU0|subtractor|Adder2|BOUT~0|combout"
    Warning (332126): Node "ALU0|subtractor|Adder5|DIF0|datae"
    Warning (332126): Node "ALU0|tri_sub_out|XOUT[4]~1|dataf"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[3]~70|datag"
    Warning (332126): Node "ALU0|subtractor|Adder5|BOUT~0|datae"
    Warning (332126): Node "ALU0|subtractor|Adder5|BOUT~0|combout"
    Warning (332126): Node "ALU0|tri_sub_out|XOUT[6]~2|datae"
    Warning (332126): Node "ALU0|subtractor|Adder6|BOUT~0|datad"
    Warning (332126): Node "ALU0|subtractor|Adder6|BOUT~0|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[7]~61|datac"
    Warning (332126): Node "ALU0|subtractor|Adder7|BOUT~0|dataf"
    Warning (332126): Node "ALU0|subtractor|Adder7|BOUT~0|combout"
    Warning (332126): Node "ALU0|subtractor|Adder9|BOUT~1|datad"
    Warning (332126): Node "ALU0|subtractor|Adder9|BOUT~2|datad"
    Warning (332126): Node "ALU0|subtractor|Adder9|BOUT~2|combout"
    Warning (332126): Node "ALU0|subtractor|Adder9|BOUT~0|dataf"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[8]~32|datac"
    Warning (332126): Node "ALU0|subtractor|Adder10|BOUT~0|datae"
    Warning (332126): Node "ALU0|subtractor|Adder10|BOUT~0|combout"
    Warning (332126): Node "ALU0|setOnLessThan|Adder14|BOUT~2|datac"
    Warning (332126): Node "ALU0|subtractor|Adder11|BOUT|datad"
    Warning (332126): Node "ALU0|subtractor|Adder11|BOUT|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[12]~44|datae"
    Warning (332126): Node "ALU0|subtractor|Adder10|BOUT~1|datab"
    Warning (332126): Node "ALU0|subtractor|Adder10|BOUT~1|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[11]~41|datab"
    Warning (332126): Node "ALU0|subtractor|Adder12|BOUT|dataf"
    Warning (332126): Node "ALU0|subtractor|Adder12|BOUT|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[13]~47|datae"
    Warning (332126): Node "ALU0|subtractor|Adder15|DIF0|dataf"
    Warning (332126): Node "ALU0|tri_sub_out|XOUT[14]~3|datae"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[9]~56|datae"
    Warning (332126): Node "ALU0|tri_srl_out|XOUT[2]~0|dataa"
    Warning (332126): Node "ALU0|tri_srl_out|XOUT[2]~0|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[2]~19|datad"
    Warning (332126): Node "ALU0|tri_sub_out|XOUT[2]~0|datab"
    Warning (332126): Node "ALU0|tri_sub_out|XOUT[2]~0|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[2]~57|dataa"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[2]~57|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[2]~19|datae"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[2]~18|dataa"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[2]~18|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[2]~57|datab"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[2]~58|datab"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[2]~58|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[2]~19|dataf"
    Warning (332126): Node "ALU0|lshifter|Mux0~1|datac"
    Warning (332126): Node "ALU0|lshifter|Mux0~1|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[2]~57|datae"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[6]~27|datac"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[6]~27|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[6]~28|datae"
    Warning (332126): Node "ALU0|lshifter|Mux0~3|datad"
    Warning (332126): Node "RF|R3|REG2|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R3|REG2|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux13~2|dataa"
    Warning (332126): Node "RF|muxa|Mux13~2|combout"
    Warning (332126): Node "alu_mux_out[2]~16|dataa"
    Warning (332126): Node "alu_mux_out[2]~16|combout"
    Warning (332126): Node "ALU0|adder|Adder2|COUT~0|datae"
    Warning (332126): Node "ALU0|tri_sub_out|XOUT[2]~0|datad"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[2]~18|datae"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[2]~58|datac"
    Warning (332126): Node "ALU0|subtractor|Adder2|BOUT~0|datae"
    Warning (332126): Node "RF|R2|REG2|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R2|REG2|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R2|REG2|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R2|REG2|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R2|REG2|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R2|REG2|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R2|REG2|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux13~1|dataf"
    Warning (332126): Node "RF|muxb|Mux13~1|combout"
    Warning (332126): Node "RF|muxb|Mux13~0|datad"
    Warning (332126): Node "RF|R2|REG2|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R2|REG2|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux13~2|datab"
    Warning (332126): Node "RF|R1|REG2|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R1|REG2|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R1|REG2|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R1|REG2|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R1|REG2|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R1|REG2|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R1|REG2|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux13~2|datae"
    Warning (332126): Node "RF|R1|REG2|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R1|REG2|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux13~1|dataa"
    Warning (332126): Node "RF|muxa|Mux13~1|combout"
    Warning (332126): Node "alu_mux_out[2]~16|datab"
    Warning (332126): Node "RF|R0|REG2|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R0|REG2|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R0|REG2|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R0|REG2|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R0|REG2|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R0|REG2|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R0|REG2|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux13~1|datae"
    Warning (332126): Node "RF|R0|REG2|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R0|REG2|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux13~1|datab"
    Warning (332126): Node "RF|R4|REG2|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R4|REG2|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R4|REG2|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R4|REG2|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R4|REG2|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R4|REG2|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R4|REG2|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux13~0|dataa"
    Warning (332126): Node "RF|R4|REG2|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R4|REG2|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux13~0|dataa"
    Warning (332126): Node "RF|muxa|Mux13~0|combout"
    Warning (332126): Node "alu_mux_out[2]~16|datad"
    Warning (332126): Node "RF|R5|REG2|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R5|REG2|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R5|REG2|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R5|REG2|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R5|REG2|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R5|REG2|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R5|REG2|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux13~0|datab"
    Warning (332126): Node "RF|R5|REG2|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R5|REG2|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux13~0|datab"
    Warning (332126): Node "RF|R6|REG2|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R6|REG2|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R6|REG2|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R6|REG2|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R6|REG2|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R6|REG2|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R6|REG2|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux13~2|datab"
    Warning (332126): Node "RF|R6|REG2|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R6|REG2|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux13~0|datac"
    Warning (332126): Node "RF|R7|REG2|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R7|REG2|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R7|REG2|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R7|REG2|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R7|REG2|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R7|REG2|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R7|REG2|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux13~1|datab"
    Warning (332126): Node "RF|R7|REG2|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R7|REG2|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux13~0|datad"
    Warning (332126): Node "ALU0|tri_srl_out|XOUT[6]~4|datac"
    Warning (332126): Node "ALU0|subtractor|Adder7|BOUT~0|dataa"
    Warning (332126): Node "ALU0|subtractor|Adder6|BOUT~0|dataa"
    Warning (332126): Node "ALU0|adder|Adder6|COUT~0|dataa"
    Warning (332126): Node "ALU0|adder|Adder6|COUT~0|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[7]~61|datae"
    Warning (332126): Node "ALU0|adder|Adder7|COUT~0|dataa"
    Warning (332126): Node "ALU0|lshifter|Mux0~4|dataa"
    Warning (332126): Node "ALU0|lshifter|Mux0~4|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[10]~36|dataa"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[6]~27|datad"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[6]~26|dataa"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[6]~26|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[6]~27|datae"
    Warning (332126): Node "ALU0|lshifter|Mux0~5|datac"
    Warning (332126): Node "ALU0|lshifter|Mux0~5|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[11]~39|datad"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[11]~39|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[11]~40|datae"
    Warning (332126): Node "RF|R2|REG6|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R2|REG6|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux9~2|dataa"
    Warning (332126): Node "RF|muxa|Mux9~2|combout"
    Warning (332126): Node "alu_mux_out[6]~4|datad"
    Warning (332126): Node "alu_mux_out[6]~4|combout"
    Warning (332126): Node "ALU0|adder|Adder6|SUM0|datab"
    Warning (332126): Node "ALU0|tri_sub_out|XOUT[6]~2|datac"
    Warning (332126): Node "ALU0|subtractor|Adder6|BOUT~0|datab"
    Warning (332126): Node "ALU0|adder|Adder6|COUT~0|datab"
    Warning (332126): Node "ALU0|adder|Adder7|COUT~0|datad"
    Warning (332126): Node "ALU0|subtractor|Adder7|BOUT~0|datad"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[6]~26|datae"
    Warning (332126): Node "RF|R5|REG6|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R5|REG6|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R5|REG6|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R5|REG6|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R5|REG6|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R5|REG6|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R5|REG6|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux9~1|datab"
    Warning (332126): Node "RF|muxb|Mux9~1|combout"
    Warning (332126): Node "RF|muxb|Mux9~2|dataa"
    Warning (332126): Node "RF|R5|REG6|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R5|REG6|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux9~0|datab"
    Warning (332126): Node "RF|muxa|Mux9~0|combout"
    Warning (332126): Node "RF|muxa|Mux9~2|datad"
    Warning (332126): Node "RF|R6|REG6|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R6|REG6|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R6|REG6|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R6|REG6|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R6|REG6|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R6|REG6|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R6|REG6|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux9~0|datab"
    Warning (332126): Node "RF|muxb|Mux9~0|combout"
    Warning (332126): Node "RF|muxb|Mux9~2|datab"
    Warning (332126): Node "RF|R6|REG6|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R6|REG6|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux9~0|datac"
    Warning (332126): Node "RF|R7|REG6|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R7|REG6|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R7|REG6|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R7|REG6|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R7|REG6|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R7|REG6|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R7|REG6|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux9~0|datac"
    Warning (332126): Node "RF|R7|REG6|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R7|REG6|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux9~0|datad"
    Warning (332126): Node "RF|R3|REG6|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R3|REG6|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R3|REG6|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R3|REG6|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R3|REG6|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R3|REG6|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R3|REG6|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux9~1|datae"
    Warning (332126): Node "RF|R3|REG6|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R3|REG6|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux9~1|dataa"
    Warning (332126): Node "RF|muxa|Mux9~1|combout"
    Warning (332126): Node "RF|muxa|Mux9~2|datae"
    Warning (332126): Node "RF|R1|REG6|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R1|REG6|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R1|REG6|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R1|REG6|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R1|REG6|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R1|REG6|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R1|REG6|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux9~1|dataf"
    Warning (332126): Node "RF|R1|REG6|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R1|REG6|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux9~1|datab"
    Warning (332126): Node "RF|R0|REG6|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R0|REG6|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R0|REG6|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R0|REG6|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R0|REG6|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R0|REG6|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R0|REG6|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux9~0|dataf"
    Warning (332126): Node "RF|R0|REG6|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R0|REG6|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux9~1|datac"
    Warning (332126): Node "RF|R4|REG6|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R4|REG6|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R4|REG6|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R4|REG6|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R4|REG6|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R4|REG6|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R4|REG6|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|R4|REG6|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R4|REG6|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux9~0|dataa"
    Warning (332126): Node "RF|muxb|Mux9~2|datag"
    Warning (332126): Node "RF|muxb|Mux2~2|datac"
    Warning (332126): Node "RF|muxb|Mux2~2|combout"
    Warning (332126): Node "ALU0|setOnLessThan|Adder14|BOUT~3|dataa"
    Warning (332126): Node "ALU0|rshifter|ShiftRight0~8|dataa"
    Warning (332126): Node "ALU0|rshifter|ShiftRight0~6|datab"
    Warning (332126): Node "ALU0|rshifter|ShiftRight0~7|datac"
    Warning (332126): Node "ALU0|adder|Adder15|SUM0|dataa"
    Warning (332126): Node "ALU0|subtractor|Adder15|DIF0|dataa"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[14]~50|dataa"
    Warning (332126): Node "ALU0|tri_sll_out|XOUT[14]~6|datac"
    Warning (332126): Node "ALU0|tri_sub_out|XOUT[14]~3|dataa"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[13]~45|dataa"
    Warning (332126): Node "RF|R5|REG13|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R5|REG13|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R5|REG13|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R5|REG13|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R5|REG13|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R5|REG13|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R5|REG13|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxa|Mux2~0|datab"
    Warning (332126): Node "RF|R5|REG13|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R5|REG13|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxb|Mux2~0|datab"
    Warning (332126): Node "RF|R6|REG13|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R6|REG13|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R6|REG13|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R6|REG13|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R6|REG13|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R6|REG13|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R6|REG13|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxa|Mux2~0|datac"
    Warning (332126): Node "RF|R6|REG13|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R6|REG13|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxb|Mux2~0|datac"
    Warning (332126): Node "RF|R7|REG13|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R7|REG13|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R7|REG13|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R7|REG13|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R7|REG13|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R7|REG13|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R7|REG13|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxa|Mux2~0|datad"
    Warning (332126): Node "RF|R7|REG13|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R7|REG13|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxb|Mux2~0|datad"
    Warning (332126): Node "RF|R2|REG13|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R2|REG13|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R2|REG13|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R2|REG13|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R2|REG13|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R2|REG13|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R2|REG13|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxa|Mux2~1|dataa"
    Warning (332126): Node "RF|muxa|Mux2~1|combout"
    Warning (332126): Node "RF|muxa|Mux2~3|datac"
    Warning (332126): Node "ALU0|setOnLessThan|Adder13|bridge~0|datae"
    Warning (332126): Node "ALU0|lshifter|ShiftLeft0~3|datab"
    Warning (332126): Node "ALU0|lshifter|ShiftLeft0~3|combout"
    Warning (332126): Node "ALU0|lshifter|ShiftLeft0~1|dataf"
    Warning (332126): Node "ALU0|rshifter|ShiftRight0~11|dataf"
    Warning (332126): Node "ALU0|rshifter|ShiftRight0~11|combout"
    Warning (332126): Node "ALU0|rshifter|ShiftRight0~5|datae"
    Warning (332126): Node "ALU0|rshifter|ShiftRight0~12|dataf"
    Warning (332126): Node "ALU0|rshifter|ShiftRight0~12|combout"
    Warning (332126): Node "ALU0|rshifter|ShiftRight0~5|dataf"
    Warning (332126): Node "ALU0|tri_sll_out|XOUT[13]~9|dataf"
    Warning (332126): Node "ALU0|tri_sll_out|XOUT[13]~9|combout"
    Warning (332126): Node "ALU0|tri_sll_out|XOUT[13]~4|datae"
    Warning (332126): Node "ALU0|tri_sll_out|XOUT[13]~10|dataf"
    Warning (332126): Node "ALU0|tri_sll_out|XOUT[13]~10|combout"
    Warning (332126): Node "ALU0|tri_sll_out|XOUT[13]~4|dataf"
    Warning (332126): Node "RF|R2|REG13|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R2|REG13|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxb|Mux2~2|datad"
    Warning (332126): Node "RF|R3|REG13|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R3|REG13|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R3|REG13|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R3|REG13|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R3|REG13|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R3|REG13|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R3|REG13|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxa|Mux2~2|dataa"
    Warning (332126): Node "RF|muxa|Mux2~2|combout"
    Warning (332126): Node "RF|muxa|Mux2~3|datad"
    Warning (332126): Node "RF|R3|REG13|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R3|REG13|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxb|Mux2~1|datac"
    Warning (332126): Node "RF|muxb|Mux2~1|combout"
    Warning (332126): Node "ALU0|setOnLessThan|Adder13|bridge~0|dataf"
    Warning (332126): Node "ALU0|tri_sll_out|XOUT[13]~10|datae"
    Warning (332126): Node "ALU0|lshifter|ShiftLeft0~3|datac"
    Warning (332126): Node "ALU0|rshifter|ShiftRight0~12|datae"
    Warning (332126): Node "RF|muxb|Mux2~2|datae"
    Warning (332126): Node "RF|R1|REG13|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R1|REG13|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R1|REG13|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R1|REG13|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R1|REG13|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R1|REG13|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R1|REG13|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxa|Mux2~2|datab"
    Warning (332126): Node "RF|R1|REG13|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R1|REG13|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxb|Mux2~1|datad"
    Warning (332126): Node "RF|R0|REG13|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R0|REG13|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R0|REG13|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R0|REG13|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R0|REG13|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R0|REG13|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R0|REG13|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|R0|REG13|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R0|REG13|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxb|Mux2~1|datae"
    Warning (332126): Node "RF|muxa|Mux2~2|datac"
    Warning (332126): Node "RF|muxb|Mux4~2|datac"
    Warning (332126): Node "RF|muxb|Mux4~2|combout"
    Warning (332126): Node "ALU0|setOnLessThan|Adder14|BOUT~0|dataa"
    Warning (332126): Node "ALU0|adder|Adder11|COUT~0|dataa"
    Warning (332126): Node "ALU0|subtractor|Adder11|BOUT|dataa"
    Warning (332126): Node "ALU0|rshifter|ShiftRight0~4|datab"
    Warning (332126): Node "ALU0|rshifter|ShiftRight0~4|combout"
    Warning (332126): Node "ALU0|tri_srl_out|XOUT[5]~3|datad"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[9]~55|datae"
    Warning (332126): Node "ALU0|rshifter|ShiftRight0~6|dataa"
    Warning (332126): Node "ALU0|rshifter|ShiftRight0~3|datad"
    Warning (332126): Node "ALU0|rshifter|ShiftRight0~3|combout"
    Warning (332126): Node "ALU0|tri_srl_out|XOUT[4]~2|datad"
    Warning (332126): Node "ALU0|tri_srl_out|XOUT[8]~5|datac"
    Warning (332126): Node "ALU0|lshifter|Mux0~9|dataa"
    Warning (332126): Node "ALU0|lshifter|Mux0~9|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[15]~53|datac"
    Warning (332126): Node "ALU0|adder|Adder12|COUT~0|dataa"
    Warning (332126): Node "ALU0|adder|Adder12|COUT~0|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[13]~47|datad"
    Warning (332126): Node "ALU0|adder|Adder15|SUM0|dataf"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[14]~50|datae"
    Warning (332126): Node "ALU0|tri_sll_out|XOUT[14]~6|dataa"
    Warning (332126): Node "ALU0|subtractor|Adder12|BOUT|dataa"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[11]~38|dataa"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[11]~38|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[11]~39|datae"
    Warning (332126): Node "ALU0|tri_sll_out|XOUT[12]~2|datac"
    Warning (332126): Node "ALU0|tri_sll_out|XOUT[12]~2|combout"
    Warning (332126): Node "ALU0|tri_sll_out|XOUT[12]~3|datad"
    Warning (332126): Node "ALU0|setOnLessThan|Adder11|bridge~0|datad"
    Warning (332126): Node "ALU0|setOnLessThan|Adder11|bridge~0|combout"
    Warning (332126): Node "ALU0|setOnLessThan|Adder14|BOUT~2|datad"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[11]~41|datac"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[11]~40|datab"
    Warning (332126): Node "ALU0|rshifter|ShiftRight0~5|datac"
    Warning (332126): Node "RF|R4|REG11|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R4|REG11|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux4~0|dataa"
    Warning (332126): Node "RF|muxa|Mux4~0|combout"
    Warning (332126): Node "RF|muxa|Mux4~3|datab"
    Warning (332126): Node "RF|muxa|Mux4~3|combout"
    Warning (332126): Node "alu_mux_out[11]~9|datad"
    Warning (332126): Node "alu_mux_out[11]~9|combout"
    Warning (332126): Node "ALU0|setOnLessThan|Adder14|BOUT~0|datad"
    Warning (332126): Node "ALU0|adder|Adder11|COUT~0|datab"
    Warning (332126): Node "ALU0|subtractor|Adder11|BOUT|datab"
    Warning (332126): Node "ALU0|setOnLessThan|Adder11|bridge~0|dataa"
    Warning (332126): Node "ALU0|adder|Adder12|COUT~0|datad"
    Warning (332126): Node "ALU0|subtractor|Adder12|BOUT|datad"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[11]~38|dataf"
    Warning (332126): Node "RF|R5|REG11|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R5|REG11|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R5|REG11|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R5|REG11|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R5|REG11|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R5|REG11|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R5|REG11|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux4~0|datab"
    Warning (332126): Node "RF|R5|REG11|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R5|REG11|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux4~0|datab"
    Warning (332126): Node "RF|R6|REG11|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R6|REG11|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R6|REG11|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R6|REG11|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R6|REG11|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R6|REG11|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R6|REG11|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux4~0|datac"
    Warning (332126): Node "RF|R6|REG11|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R6|REG11|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux4~0|datac"
    Warning (332126): Node "RF|R7|REG11|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R7|REG11|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R7|REG11|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R7|REG11|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R7|REG11|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R7|REG11|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R7|REG11|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux4~0|datad"
    Warning (332126): Node "RF|R7|REG11|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R7|REG11|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux4~0|datad"
    Warning (332126): Node "RF|R2|REG11|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R2|REG11|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R2|REG11|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R2|REG11|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R2|REG11|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R2|REG11|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R2|REG11|Add1|qsignal~0|combout"
    Warning (332126): Node "ALU0|tri_sll_out|XOUT[13]~10|datac"
    Warning (332126): Node "RF|muxb|Mux4~2|datad"
    Warning (332126): Node "ALU0|setOnLessThan|Adder11|bridge~0|datae"
    Warning (332126): Node "ALU0|rshifter|ShiftRight0~12|datac"
    Warning (332126): Node "RF|R2|REG11|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R2|REG11|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux4~1|dataa"
    Warning (332126): Node "RF|muxa|Mux4~1|combout"
    Warning (332126): Node "RF|muxa|Mux4~3|datac"
    Warning (332126): Node "RF|R3|REG11|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R3|REG11|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R3|REG11|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R3|REG11|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R3|REG11|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R3|REG11|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R3|REG11|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux4~1|datac"
    Warning (332126): Node "RF|muxb|Mux4~1|combout"
    Warning (332126): Node "ALU0|tri_sll_out|XOUT[13]~10|datad"
    Warning (332126): Node "ALU0|setOnLessThan|Adder11|bridge~0|dataf"
    Warning (332126): Node "ALU0|rshifter|ShiftRight0~12|datad"
    Warning (332126): Node "RF|muxb|Mux4~2|datae"
    Warning (332126): Node "RF|R3|REG11|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R3|REG11|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux4~2|dataa"
    Warning (332126): Node "RF|muxa|Mux4~2|combout"
    Warning (332126): Node "RF|muxa|Mux4~3|datad"
    Warning (332126): Node "RF|R1|REG11|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R1|REG11|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R1|REG11|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R1|REG11|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R1|REG11|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R1|REG11|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R1|REG11|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux4~1|datad"
    Warning (332126): Node "RF|R1|REG11|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R1|REG11|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux4~2|datab"
    Warning (332126): Node "RF|R0|REG11|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R0|REG11|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R0|REG11|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R0|REG11|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R0|REG11|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R0|REG11|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R0|REG11|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|R0|REG11|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R0|REG11|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux4~2|datac"
    Warning (332126): Node "RF|muxb|Mux4~1|datae"
    Warning (332126): Node "ALU0|adder|Adder12|COUT~0|dataf"
    Warning (332126): Node "ALU0|subtractor|Adder7|BOUT~0|datac"
    Warning (332126): Node "RF|R4|REG7|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R4|REG7|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxb|Mux8~0|dataa"
    Warning (332126): Node "RF|muxb|Mux8~0|combout"
    Warning (332126): Node "ALU0|setOnLessThan|Adder7|bridge~0|datad"
    Warning (332126): Node "RF|muxb|Mux8~2|datac"
    Warning (332126): Node "RF|muxb|Mux8~2|combout"
    Warning (332126): Node "ALU0|rshifter|ShiftRight0~0|datab"
    Warning (332126): Node "ALU0|rshifter|ShiftRight0~13|datac"
    Warning (332126): Node "ALU0|lshifter|Mux0~7|datab"
    Warning (332126): Node "ALU0|lshifter|Mux0~6|datac"
    Warning (332126): Node "ALU0|lshifter|Mux0~5|dataa"
    Warning (332126): Node "ALU0|rshifter|ShiftRight0~1|datac"
    Warning (332126): Node "ALU0|subtractor|Adder7|BOUT~0|datab"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[7]~29|dataa"
    Warning (332126): Node "ALU0|rshifter|ShiftRight0~2|dataa"
    Warning (332126): Node "ALU0|rshifter|ShiftRight0~2|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[3]~60|datad"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[7]~66|datag"
    Warning (332126): Node "ALU0|adder|Adder7|COUT~0|datab"
    Warning (332126): Node "ALU0|lshifter|Mux0~8|datad"
    Warning (332126): Node "ALU0|lshifter|Mux0~8|combout"
    Warning (332126): Node "ALU0|tri_sll_out|XOUT[14]~7|datac"
    Warning (332126): Node "RF|R5|REG7|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R5|REG7|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R5|REG7|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R5|REG7|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R5|REG7|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R5|REG7|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R5|REG7|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxa|Mux8~0|datab"
    Warning (332126): Node "RF|R5|REG7|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R5|REG7|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxb|Mux8~0|datab"
    Warning (332126): Node "RF|R6|REG7|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R6|REG7|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R6|REG7|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R6|REG7|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R6|REG7|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R6|REG7|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R6|REG7|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxa|Mux8~0|datac"
    Warning (332126): Node "RF|R6|REG7|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R6|REG7|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxb|Mux8~0|datac"
    Warning (332126): Node "RF|R7|REG7|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R7|REG7|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R7|REG7|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R7|REG7|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R7|REG7|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R7|REG7|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R7|REG7|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxa|Mux8~0|datad"
    Warning (332126): Node "RF|R7|REG7|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R7|REG7|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxb|Mux8~0|datad"
    Warning (332126): Node "RF|R2|REG7|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R2|REG7|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R2|REG7|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R2|REG7|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R2|REG7|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R2|REG7|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R2|REG7|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxa|Mux8~2|dataa"
    Warning (332126): Node "ALU0|setOnLessThan|Adder7|bridge~0|datae"
    Warning (332126): Node "RF|R2|REG7|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R2|REG7|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxb|Mux8~2|datad"
    Warning (332126): Node "RF|R3|REG7|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R3|REG7|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R3|REG7|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R3|REG7|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R3|REG7|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R3|REG7|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R3|REG7|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxa|Mux8~1|dataa"
    Warning (332126): Node "RF|muxa|Mux8~1|combout"
    Warning (332126): Node "RF|muxa|Mux8~2|datae"
    Warning (332126): Node "RF|R3|REG7|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R3|REG7|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxb|Mux8~1|datac"
    Warning (332126): Node "RF|muxb|Mux8~1|combout"
    Warning (332126): Node "ALU0|setOnLessThan|Adder7|bridge~0|dataf"
    Warning (332126): Node "RF|muxb|Mux8~2|datae"
    Warning (332126): Node "RF|R1|REG7|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R1|REG7|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R1|REG7|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R1|REG7|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R1|REG7|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R1|REG7|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R1|REG7|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxa|Mux8~1|datab"
    Warning (332126): Node "RF|R1|REG7|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R1|REG7|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxb|Mux8~1|datad"
    Warning (332126): Node "RF|R0|REG7|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R0|REG7|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R0|REG7|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R0|REG7|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R0|REG7|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R0|REG7|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R0|REG7|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|R0|REG7|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R0|REG7|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxb|Mux8~1|datae"
    Warning (332126): Node "RF|muxa|Mux8~1|datac"
    Warning (332126): Node "ALU0|lshifter|Mux0~2|datad"
    Warning (332126): Node "ALU0|adder|Adder2|COUT~0|datab"
    Warning (332126): Node "ALU0|subtractor|Adder2|BOUT~0|datab"
    Warning (332126): Node "ALU0|tri_sub_out|XOUT[2]~0|dataa"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[2]~58|dataa"
    Warning (332126): Node "ALU0|lshifter|Mux0~1|datab"
    Warning (332126): Node "ALU0|tri_sll_out|XOUT[4]~8|dataf"
    Warning (332126): Node "RF|R3|REG1|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R3|REG1|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux14~2|dataa"
    Warning (332126): Node "RF|muxa|Mux14~2|combout"
    Warning (332126): Node "alu_mux_out[1]~12|dataa"
    Warning (332126): Node "alu_mux_out[1]~12|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[1]~15|datae"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[1]~16|datae"
    Warning (332126): Node "ALU0|adder|Adder2|COUT~0|dataf"
    Warning (332126): Node "ALU0|tri_sub_out|XOUT[2]~0|datae"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[2]~58|datad"
    Warning (332126): Node "ALU0|subtractor|Adder2|BOUT~0|dataf"
    Warning (332126): Node "RF|R1|REG1|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R1|REG1|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R1|REG1|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R1|REG1|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R1|REG1|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R1|REG1|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R1|REG1|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux14~1|datac"
    Warning (332126): Node "RF|R1|REG1|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R1|REG1|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux14~1|dataa"
    Warning (332126): Node "RF|muxa|Mux14~1|combout"
    Warning (332126): Node "alu_mux_out[1]~12|datab"
    Warning (332126): Node "RF|R0|REG1|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R0|REG1|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R0|REG1|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R0|REG1|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R0|REG1|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R0|REG1|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R0|REG1|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux14~1|datad"
    Warning (332126): Node "RF|R0|REG1|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R0|REG1|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux14~1|datab"
    Warning (332126): Node "RF|R4|REG1|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R4|REG1|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R4|REG1|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R4|REG1|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R4|REG1|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R4|REG1|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R4|REG1|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux14~0|datab"
    Warning (332126): Node "RF|R4|REG1|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R4|REG1|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux14~0|dataa"
    Warning (332126): Node "RF|muxa|Mux14~0|combout"
    Warning (332126): Node "alu_mux_out[1]~12|datad"
    Warning (332126): Node "RF|R5|REG1|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R5|REG1|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R5|REG1|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R5|REG1|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R5|REG1|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R5|REG1|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R5|REG1|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux14~0|datac"
    Warning (332126): Node "RF|R5|REG1|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R5|REG1|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux14~0|datab"
    Warning (332126): Node "RF|R6|REG1|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R6|REG1|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R6|REG1|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R6|REG1|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R6|REG1|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R6|REG1|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R6|REG1|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux14~2|datab"
    Warning (332126): Node "RF|R6|REG1|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R6|REG1|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux14~0|datac"
    Warning (332126): Node "RF|R7|REG1|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R7|REG1|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R7|REG1|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R7|REG1|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R7|REG1|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R7|REG1|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R7|REG1|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux14~2|datac"
    Warning (332126): Node "RF|R7|REG1|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R7|REG1|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux14~0|datad"
    Warning (332126): Node "RF|R2|REG1|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R2|REG1|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R2|REG1|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R2|REG1|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R2|REG1|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R2|REG1|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R2|REG1|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|R2|REG1|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R2|REG1|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux14~2|datab"
    Warning (332126): Node "RF|muxb|Mux14~1|dataf"
    Warning (332126): Node "ALU0|lshifter|Mux0~7|datac"
    Warning (332126): Node "ALU0|lshifter|Mux0~6|dataa"
    Warning (332126): Node "ALU0|rshifter|ShiftRight0~1|datab"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[9]~56|datab"
    Warning (332126): Node "ALU0|rshifter|ShiftRight0~3|dataa"
    Warning (332126): Node "ALU0|lshifter|Mux0~9|datad"
    Warning (332126): Node "ALU0|adder|Adder10|COUT~0|dataa"
    Warning (332126): Node "ALU0|lshifter|Mux0~8|datab"
    Warning (332126): Node "ALU0|subtractor|Adder10|BOUT~0|dataa"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[8]~30|dataa"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[8]~30|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[8]~31|datad"
    Warning (332126): Node "ALU0|rshifter|ShiftRight0~2|datac"
    Warning (332126): Node "ALU0|setOnLessThan|Adder8|bridge~0|datae"
    Warning (332126): Node "ALU0|setOnLessThan|Adder8|bridge~0|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[8]~32|datad"
    Warning (332126): Node "RF|R2|REG8|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R2|REG8|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux7~2|dataa"
    Warning (332126): Node "RF|muxa|Mux7~2|combout"
    Warning (332126): Node "alu_mux_out[8]~2|datad"
    Warning (332126): Node "alu_mux_out[8]~2|combout"
    Warning (332126): Node "ALU0|subtractor|Adder9|BOUT~1|datac"
    Warning (332126): Node "ALU0|subtractor|Adder9|BOUT~2|datac"
    Warning (332126): Node "ALU0|adder|Adder9|COUT~1|datac"
    Warning (332126): Node "ALU0|adder|Adder9|COUT~2|datac"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[9]~56|datac"
    Warning (332126): Node "ALU0|setOnLessThan|Adder8|bridge~0|dataa"
    Warning (332126): Node "ALU0|adder|Adder10|COUT~0|datad"
    Warning (332126): Node "ALU0|subtractor|Adder10|BOUT~0|datad"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[8]~30|datae"
    Warning (332126): Node "RF|R4|REG8|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R4|REG8|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R4|REG8|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R4|REG8|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R4|REG8|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R4|REG8|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R4|REG8|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux7~0|dataa"
    Warning (332126): Node "RF|muxb|Mux7~0|combout"
    Warning (332126): Node "ALU0|subtractor|Adder9|BOUT~0|datac"
    Warning (332126): Node "ALU0|adder|Adder9|COUT~0|datac"
    Warning (332126): Node "RF|muxb|Mux7~2|datac"
    Warning (332126): Node "ALU0|setOnLessThan|Adder8|bridge~0|datad"
    Warning (332126): Node "RF|R4|REG8|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R4|REG8|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux7~0|dataa"
    Warning (332126): Node "RF|muxa|Mux7~0|combout"
    Warning (332126): Node "RF|muxa|Mux7~2|datad"
    Warning (332126): Node "RF|R5|REG8|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R5|REG8|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R5|REG8|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R5|REG8|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R5|REG8|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R5|REG8|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R5|REG8|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux7~0|datab"
    Warning (332126): Node "RF|R5|REG8|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R5|REG8|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux7~0|datab"
    Warning (332126): Node "RF|R6|REG8|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R6|REG8|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R6|REG8|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R6|REG8|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R6|REG8|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R6|REG8|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R6|REG8|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux7~0|datac"
    Warning (332126): Node "RF|R6|REG8|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R6|REG8|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux7~0|datac"
    Warning (332126): Node "RF|R7|REG8|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R7|REG8|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R7|REG8|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R7|REG8|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R7|REG8|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R7|REG8|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R7|REG8|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux7~0|datad"
    Warning (332126): Node "RF|R7|REG8|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R7|REG8|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux7~0|datad"
    Warning (332126): Node "RF|R3|REG8|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R3|REG8|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R3|REG8|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R3|REG8|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R3|REG8|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R3|REG8|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R3|REG8|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux7~1|datac"
    Warning (332126): Node "RF|muxb|Mux7~1|combout"
    Warning (332126): Node "ALU0|subtractor|Adder9|BOUT~1|dataf"
    Warning (332126): Node "ALU0|adder|Adder9|COUT~1|dataf"
    Warning (332126): Node "ALU0|setOnLessThan|Adder8|bridge~0|dataf"
    Warning (332126): Node "RF|muxb|Mux7~2|datae"
    Warning (332126): Node "RF|R3|REG8|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R3|REG8|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux7~1|dataa"
    Warning (332126): Node "RF|muxa|Mux7~1|combout"
    Warning (332126): Node "RF|muxa|Mux7~2|datae"
    Warning (332126): Node "RF|R1|REG8|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R1|REG8|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R1|REG8|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R1|REG8|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R1|REG8|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R1|REG8|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R1|REG8|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux7~1|datad"
    Warning (332126): Node "RF|R1|REG8|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R1|REG8|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux7~1|datab"
    Warning (332126): Node "RF|R0|REG8|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R0|REG8|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R0|REG8|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R0|REG8|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R0|REG8|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R0|REG8|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R0|REG8|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|R0|REG8|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R0|REG8|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux7~1|datac"
    Warning (332126): Node "RF|muxb|Mux7~1|datae"
    Warning (332126): Node "ALU0|adder|Adder5|COUT~0|dataa"
    Warning (332126): Node "ALU0|adder|Adder5|COUT~0|combout"
    Warning (332126): Node "ALU0|adder|Adder6|SUM0|datad"
    Warning (332126): Node "ALU0|adder|Adder6|COUT~0|datad"
    Warning (332126): Node "ALU0|adder|Adder7|COUT~0|dataf"
    Warning (332126): Node "ALU0|subtractor|Adder5|BOUT~0|dataa"
    Warning (332126): Node "ALU0|tri_srl_out|XOUT[2]~0|datab"
    Warning (332126): Node "ALU0|lshifter|Mux0~4|datad"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[1]~65|dataa"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[1]~65|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[1]~17|dataf"
    Warning (332126): Node "ALU0|tri_srl_out|XOUT[3]~1|datac"
    Warning (332126): Node "ALU0|tri_srl_out|XOUT[0]~10|datad"
    Warning (332126): Node "ALU0|lshifter|Mux0~11|datad"
    Warning (332126): Node "RF|R4|REG3|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R4|REG3|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux12~0|dataa"
    Warning (332126): Node "RF|muxa|Mux12~0|combout"
    Warning (332126): Node "RF|muxa|Mux12~3|datab"
    Warning (332126): Node "RF|muxa|Mux12~3|combout"
    Warning (332126): Node "alu_mux_out[3]~8|datae"
    Warning (332126): Node "alu_mux_out[3]~8|combout"
    Warning (332126): Node "ALU0|adder|Adder5|SUM0|datad"
    Warning (332126): Node "ALU0|subtractor|Adder5|DIF0|datad"
    Warning (332126): Node "ALU0|adder|Adder4|SUM0|datad"
    Warning (332126): Node "ALU0|tri_sub_out|XOUT[4]~1|datae"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[3]~70|datad"
    Warning (332126): Node "ALU0|adder|Adder5|COUT~0|datad"
    Warning (332126): Node "ALU0|subtractor|Adder5|BOUT~0|datad"
    Warning (332126): Node "RF|R5|REG3|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R5|REG3|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R5|REG3|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R5|REG3|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R5|REG3|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R5|REG3|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R5|REG3|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux12~0|datab"
    Warning (332126): Node "RF|R5|REG3|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R5|REG3|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux12~0|datab"
    Warning (332126): Node "RF|R6|REG3|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R6|REG3|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R6|REG3|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R6|REG3|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R6|REG3|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R6|REG3|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R6|REG3|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux12~0|datac"
    Warning (332126): Node "RF|R6|REG3|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R6|REG3|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux12~0|datac"
    Warning (332126): Node "RF|R7|REG3|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R7|REG3|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R7|REG3|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R7|REG3|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R7|REG3|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R7|REG3|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R7|REG3|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux12~0|datad"
    Warning (332126): Node "RF|R7|REG3|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R7|REG3|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux12~0|datad"
    Warning (332126): Node "RF|R1|REG3|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R1|REG3|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R1|REG3|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R1|REG3|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R1|REG3|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R1|REG3|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R1|REG3|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux12~1|datad"
    Warning (332126): Node "RF|muxb|Mux12~1|combout"
    Warning (332126): Node "ALU0|tri_srl_out|XOUT[3]~9|datac"
    Warning (332126): Node "ALU0|tri_srl_out|XOUT[0]~7|datae"
    Warning (332126): Node "ALU0|lshifter|Mux0~10|datae"
    Warning (332126): Node "RF|muxb|Mux12~2|datae"
    Warning (332126): Node "RF|R1|REG3|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R1|REG3|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux12~1|dataa"
    Warning (332126): Node "RF|muxa|Mux12~1|combout"
    Warning (332126): Node "RF|muxa|Mux12~3|datac"
    Warning (332126): Node "RF|R2|REG3|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R2|REG3|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R2|REG3|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R2|REG3|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R2|REG3|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R2|REG3|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R2|REG3|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux12~2|datad"
    Warning (332126): Node "ALU0|tri_srl_out|XOUT[3]~8|dataf"
    Warning (332126): Node "ALU0|tri_srl_out|XOUT[0]~7|datad"
    Warning (332126): Node "ALU0|lshifter|Mux0~10|datad"
    Warning (332126): Node "RF|R2|REG3|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R2|REG3|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux12~2|dataa"
    Warning (332126): Node "RF|muxa|Mux12~2|combout"
    Warning (332126): Node "RF|muxa|Mux12~3|datad"
    Warning (332126): Node "RF|R3|REG3|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R3|REG3|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R3|REG3|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R3|REG3|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R3|REG3|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R3|REG3|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R3|REG3|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux12~1|datac"
    Warning (332126): Node "RF|R3|REG3|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R3|REG3|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux12~2|datab"
    Warning (332126): Node "RF|R0|REG3|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R0|REG3|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R0|REG3|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R0|REG3|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R0|REG3|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R0|REG3|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R0|REG3|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|R0|REG3|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R0|REG3|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux12~1|datab"
    Warning (332126): Node "RF|muxb|Mux12~1|datae"
    Warning (332126): Node "ALU0|adder|Adder5|COUT~0|datae"
    Warning (332126): Node "ALU0|subtractor|Adder2|BOUT~0|datad"
    Warning (332126): Node "ALU0|subtractor|Adder0|BOUT~0|datab"
    Warning (332126): Node "ALU0|subtractor|Adder0|BOUT~0|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[1]~15|dataf"
    Warning (332126): Node "ALU0|tri_sub_out|XOUT[2]~0|dataf"
    Warning (332126): Node "ALU0|and_out[0]|datab"
    Warning (332126): Node "ALU0|and_out[0]|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[1]~16|dataf"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[2]~58|datae"
    Warning (332126): Node "ALU0|tri_add_out|XOUT[0]~1|datae"
    Warning (332126): Node "ALU0|tri_add_out|XOUT[0]~1|combout"
    Warning (332126): Node "ALU0|tri_add_out|XOUT[0]~2|datae"
    Warning (332126): Node "RF|R2|REG0|Add0|qsignal~1|dataa"
    Warning (332126): Node "RF|R2|REG0|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R2|REG0|Add0|qsignal~2|dataf"
    Warning (332126): Node "RF|muxb|Mux15~1|dataf"
    Warning (332126): Node "RF|R3|REG0|Add0|qsignal~0|datab"
    Warning (332126): Node "RF|R1|REG0|Add0|qsignal~0|datab"
    Warning (332126): Node "RF|R0|REG0|Add0|qsignal~1|datab"
    Warning (332126): Node "RF|R4|REG0|Add0|qsignal~0|datab"
    Warning (332126): Node "RF|R5|REG0|Add0|qsignal~0|datab"
    Warning (332126): Node "RF|R6|REG0|Add0|qsignal~0|datab"
    Warning (332126): Node "RF|R7|REG0|Add0|qsignal~0|datab"
    Warning (332126): Node "ALU0|rshifter|ShiftRight0~4|datad"
    Warning (332126): Node "ALU0|rshifter|ShiftRight0~6|datac"
    Warning (332126): Node "ALU0|rshifter|ShiftRight0~7|dataa"
    Warning (332126): Node "ALU0|lshifter|ShiftLeft0~2|dataa"
    Warning (332126): Node "ALU0|adder|Adder12|COUT~0|datab"
    Warning (332126): Node "ALU0|tri_sll_out|XOUT[14]~6|datab"
    Warning (332126): Node "ALU0|subtractor|Adder12|BOUT|datab"
    Warning (332126): Node "ALU0|rshifter|ShiftRight0~11|datab"
    Warning (332126): Node "ALU0|tri_sll_out|XOUT[12]~2|datad"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[12]~42|dataa"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[12]~42|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[12]~43|datae"
    Warning (332126): Node "ALU0|tri_sll_out|XOUT[13]~9|datab"
    Warning (332126): Node "RF|muxb|Mux3~0|datab"
    Warning (332126): Node "RF|muxb|Mux3~0|combout"
    Warning (332126): Node "ALU0|setOnLessThan|Adder12|bridge~0|datad"
    Warning (332126): Node "ALU0|setOnLessThan|Adder12|bridge~0|combout"
    Warning (332126): Node "ALU0|setOnLessThan|Adder14|BOUT~2|dataa"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[12]~44|datac"
    Warning (332126): Node "RF|R5|REG12|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R5|REG12|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux3~0|datab"
    Warning (332126): Node "RF|muxa|Mux3~0|combout"
    Warning (332126): Node "RF|muxa|Mux3~3|datab"
    Warning (332126): Node "RF|muxa|Mux3~3|combout"
    Warning (332126): Node "alu_mux_out[12]~0|datad"
    Warning (332126): Node "alu_mux_out[12]~0|combout"
    Warning (332126): Node "ALU0|setOnLessThan|Adder14|BOUT~0|datac"
    Warning (332126): Node "ALU0|setOnLessThan|Adder12|bridge~0|dataa"
    Warning (332126): Node "ALU0|adder|Adder12|COUT~0|datac"
    Warning (332126): Node "ALU0|subtractor|Adder12|BOUT|datac"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[12]~42|datae"
    Warning (332126): Node "RF|R6|REG12|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R6|REG12|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R6|REG12|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R6|REG12|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R6|REG12|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R6|REG12|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R6|REG12|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux3~2|datab"
    Warning (332126): Node "RF|muxb|Mux3~0|datac"
    Warning (332126): Node "RF|R6|REG12|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R6|REG12|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux3~0|datac"
    Warning (332126): Node "RF|R7|REG12|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R7|REG12|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R7|REG12|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R7|REG12|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R7|REG12|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R7|REG12|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R7|REG12|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux3~2|datac"
    Warning (332126): Node "RF|muxb|Mux3~0|datad"
    Warning (332126): Node "RF|R7|REG12|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R7|REG12|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux3~0|datad"
    Warning (332126): Node "RF|R2|REG12|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R2|REG12|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R2|REG12|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R2|REG12|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R2|REG12|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R2|REG12|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R2|REG12|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux3~3|datac"
    Warning (332126): Node "ALU0|setOnLessThan|Adder12|bridge~0|datae"
    Warning (332126): Node "RF|R2|REG12|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R2|REG12|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux3~1|dataa"
    Warning (332126): Node "RF|muxa|Mux3~1|combout"
    Warning (332126): Node "RF|muxa|Mux3~3|datac"
    Warning (332126): Node "RF|R3|REG12|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R3|REG12|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R3|REG12|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R3|REG12|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R3|REG12|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R3|REG12|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R3|REG12|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux3~1|datac"
    Warning (332126): Node "RF|muxb|Mux3~1|combout"
    Warning (332126): Node "RF|muxb|Mux3~3|datad"
    Warning (332126): Node "ALU0|setOnLessThan|Adder12|bridge~0|dataf"
    Warning (332126): Node "RF|R3|REG12|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R3|REG12|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux3~2|dataa"
    Warning (332126): Node "RF|muxa|Mux3~2|combout"
    Warning (332126): Node "RF|muxa|Mux3~3|datad"
    Warning (332126): Node "RF|R1|REG12|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R1|REG12|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R1|REG12|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R1|REG12|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R1|REG12|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R1|REG12|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R1|REG12|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux3~1|datad"
    Warning (332126): Node "RF|R1|REG12|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R1|REG12|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux3~2|datab"
    Warning (332126): Node "RF|R0|REG12|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R0|REG12|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R0|REG12|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R0|REG12|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R0|REG12|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R0|REG12|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R0|REG12|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux3~1|datae"
    Warning (332126): Node "RF|R0|REG12|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R0|REG12|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux3~2|datac"
    Warning (332126): Node "RF|R4|REG12|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R4|REG12|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R4|REG12|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R4|REG12|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R4|REG12|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R4|REG12|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R4|REG12|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|R4|REG12|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R4|REG12|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxb|Mux3~0|dataa"
    Warning (332126): Node "RF|muxa|Mux3~0|dataa"
    Warning (332126): Node "RF|muxb|Mux3~3|datag"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[11]~40|datac"
    Warning (332126): Node "ALU0|adder|Adder12|COUT~0|datae"
    Warning (332126): Node "ALU0|tri_or_out|XOUT[10]~1|dataa"
    Warning (332126): Node "ALU0|tri_or_out|XOUT[10]~1|combout"
    Warning (332126): Node "ALU0|adder|Adder10|COUT~0|dataf"
    Warning (332126): Node "ALU0|setOnLessThan|Adder10|BOUT~0|dataa"
    Warning (332126): Node "ALU0|setOnLessThan|Adder10|BOUT~0|combout"
    Warning (332126): Node "ALU0|setOnLessThan|Adder14|BOUT~2|datab"
    Warning (332126): Node "ALU0|subtractor|Adder11|BOUT|datac"
    Warning (332126): Node "ALU0|subtractor|Adder10|BOUT~1|dataa"
    Warning (332126): Node "ALU0|subtractor|Adder12|BOUT|datae"
    Warning (332126): Node "ALU0|setOnLessThan|Adder10|bridge~0|datab"
    Warning (332126): Node "ALU0|setOnLessThan|Adder10|bridge~0|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[10]~37|datad"
    Warning (332126): Node "ALU0|subtractor|Adder10|BOUT~0|dataf"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[10]~35|datae"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[10]~35|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[10]~36|datad"
    Warning (332126): Node "RF|R4|REG10|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R4|REG10|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxb|Mux5~0|dataa"
    Warning (332126): Node "RF|muxb|Mux5~0|combout"
    Warning (332126): Node "ALU0|and_out[10]|datad"
    Warning (332126): Node "ALU0|tri_or_out|XOUT[10]~1|datad"
    Warning (332126): Node "ALU0|setOnLessThan|Adder10|BOUT~0|datad"
    Warning (332126): Node "RF|muxb|Mux5~2|datac"
    Warning (332126): Node "RF|muxb|Mux5~2|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[10]~35|dataa"
    Warning (332126): Node "ALU0|tri_sll_out|XOUT[13]~9|dataa"
    Warning (332126): Node "ALU0|tri_sll_out|XOUT[12]~2|datab"
    Warning (332126): Node "ALU0|rshifter|ShiftRight0~4|datac"
    Warning (332126): Node "ALU0|rshifter|ShiftRight0~3|datab"
    Warning (332126): Node "ALU0|lshifter|Mux0~9|datac"
    Warning (332126): Node "ALU0|lshifter|Mux0~8|dataa"
    Warning (332126): Node "ALU0|setOnLessThan|Adder10|bridge~0|dataa"
    Warning (332126): Node "ALU0|rshifter|ShiftRight0~2|datad"
    Warning (332126): Node "ALU0|rshifter|ShiftRight0~11|dataa"
    Warning (332126): Node "RF|R5|REG10|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R5|REG10|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R5|REG10|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R5|REG10|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R5|REG10|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R5|REG10|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R5|REG10|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxa|Mux5~0|datab"
    Warning (332126): Node "RF|R5|REG10|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R5|REG10|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxb|Mux5~0|datab"
    Warning (332126): Node "RF|R6|REG10|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R6|REG10|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R6|REG10|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R6|REG10|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R6|REG10|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R6|REG10|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R6|REG10|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxa|Mux5~0|datac"
    Warning (332126): Node "RF|R6|REG10|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R6|REG10|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxb|Mux5~0|datac"
    Warning (332126): Node "RF|R7|REG10|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R7|REG10|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R7|REG10|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R7|REG10|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R7|REG10|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R7|REG10|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R7|REG10|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxa|Mux5~0|datad"
    Warning (332126): Node "RF|R7|REG10|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R7|REG10|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxb|Mux5~0|datad"
    Warning (332126): Node "RF|R2|REG10|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R2|REG10|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R2|REG10|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R2|REG10|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R2|REG10|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R2|REG10|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R2|REG10|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxa|Mux5~1|dataa"
    Warning (332126): Node "RF|muxa|Mux5~1|combout"
    Warning (332126): Node "alu_mux_out[10]~28|datag"
    Warning (332126): Node "ALU0|and_out[10]|datae"
    Warning (332126): Node "ALU0|tri_or_out|XOUT[10]~1|datae"
    Warning (332126): Node "ALU0|setOnLessThan|Adder10|BOUT~0|datae"
    Warning (332126): Node "RF|R2|REG10|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R2|REG10|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxb|Mux5~2|datad"
    Warning (332126): Node "RF|R3|REG10|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R3|REG10|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R3|REG10|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R3|REG10|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R3|REG10|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R3|REG10|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R3|REG10|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxa|Mux5~2|dataa"
    Warning (332126): Node "RF|muxa|Mux5~2|combout"
    Warning (332126): Node "alu_mux_out[10]~28|datab"
    Warning (332126): Node "RF|R3|REG10|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R3|REG10|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxb|Mux5~1|datac"
    Warning (332126): Node "RF|muxb|Mux5~1|combout"
    Warning (332126): Node "ALU0|and_out[10]|dataf"
    Warning (332126): Node "ALU0|tri_or_out|XOUT[10]~1|dataf"
    Warning (332126): Node "ALU0|setOnLessThan|Adder10|BOUT~0|dataf"
    Warning (332126): Node "RF|muxb|Mux5~2|datae"
    Warning (332126): Node "RF|R1|REG10|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R1|REG10|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R1|REG10|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R1|REG10|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R1|REG10|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R1|REG10|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R1|REG10|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxa|Mux5~2|datab"
    Warning (332126): Node "RF|R1|REG10|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R1|REG10|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxb|Mux5~1|datad"
    Warning (332126): Node "RF|R0|REG10|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R0|REG10|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R0|REG10|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R0|REG10|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R0|REG10|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R0|REG10|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R0|REG10|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxa|Mux5~2|datac"
    Warning (332126): Node "RF|R0|REG10|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R0|REG10|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxb|Mux5~1|datae"
    Warning (332126): Node "ALU0|subtractor|Adder9|BOUT~2|dataa"
    Warning (332126): Node "ALU0|adder|Adder9|COUT~1|dataa"
    Warning (332126): Node "ALU0|adder|Adder9|COUT~2|dataa"
    Warning (332126): Node "ALU0|lshifter|Mux0~7|dataa"
    Warning (332126): Node "ALU0|tri_sll_out|XOUT[12]~2|dataa"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[9]~33|dataa"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[9]~33|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[9]~34|datac"
    Warning (332126): Node "ALU0|rshifter|ShiftRight0~4|dataa"
    Warning (332126): Node "ALU0|rshifter|ShiftRight0~2|datab"
    Warning (332126): Node "ALU0|rshifter|ShiftRight0~3|datac"
    Warning (332126): Node "ALU0|lshifter|Mux0~9|datab"
    Warning (332126): Node "ALU0|adder|Adder10|COUT~0|datab"
    Warning (332126): Node "ALU0|lshifter|Mux0~8|datac"
    Warning (332126): Node "ALU0|subtractor|Adder10|BOUT~0|datab"
    Warning (332126): Node "ALU0|rshifter|ShiftRight0~1|datad"
    Warning (332126): Node "ALU0|setOnLessThan|Adder9|bridge~0|datad"
    Warning (332126): Node "ALU0|setOnLessThan|Adder9|bridge~0|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[9]~34|datab"
    Warning (332126): Node "RF|R4|REG9|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R4|REG9|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux6~0|dataa"
    Warning (332126): Node "RF|muxa|Mux6~0|combout"
    Warning (332126): Node "RF|muxa|Mux6~3|datab"
    Warning (332126): Node "RF|muxa|Mux6~3|combout"
    Warning (332126): Node "alu_mux_out[9]~1|datad"
    Warning (332126): Node "alu_mux_out[9]~1|combout"
    Warning (332126): Node "ALU0|subtractor|Adder9|BOUT~1|datab"
    Warning (332126): Node "ALU0|subtractor|Adder9|BOUT~2|datab"
    Warning (332126): Node "ALU0|adder|Adder9|COUT~1|datab"
    Warning (332126): Node "ALU0|adder|Adder9|COUT~2|datab"
    Warning (332126): Node "ALU0|setOnLessThan|Adder9|bridge~0|dataa"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[9]~33|datae"
    Warning (332126): Node "ALU0|adder|Adder10|COUT~0|datac"
    Warning (332126): Node "ALU0|subtractor|Adder10|BOUT~0|datac"
    Warning (332126): Node "RF|R5|REG9|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R5|REG9|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R5|REG9|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R5|REG9|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R5|REG9|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R5|REG9|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R5|REG9|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux6~0|datab"
    Warning (332126): Node "ALU0|setOnLessThan|Adder9|bridge~1|dataa"
    Warning (332126): Node "ALU0|setOnLessThan|Adder9|bridge~1|combout"
    Warning (332126): Node "ALU0|setOnLessThan|Adder9|bridge~0|datae"
    Warning (332126): Node "RF|R5|REG9|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R5|REG9|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux6~0|datab"
    Warning (332126): Node "RF|R6|REG9|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R6|REG9|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R6|REG9|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R6|REG9|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R6|REG9|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R6|REG9|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R6|REG9|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux6~0|datac"
    Warning (332126): Node "ALU0|setOnLessThan|Adder9|bridge~1|datab"
    Warning (332126): Node "RF|R6|REG9|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R6|REG9|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux6~0|datac"
    Warning (332126): Node "RF|R7|REG9|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R7|REG9|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R7|REG9|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R7|REG9|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R7|REG9|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R7|REG9|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R7|REG9|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux6~0|datad"
    Warning (332126): Node "ALU0|setOnLessThan|Adder9|bridge~1|datac"
    Warning (332126): Node "RF|R7|REG9|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R7|REG9|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux6~0|datad"
    Warning (332126): Node "RF|R2|REG9|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R2|REG9|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R2|REG9|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R2|REG9|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R2|REG9|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R2|REG9|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R2|REG9|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux6~2|datad"
    Warning (332126): Node "ALU0|setOnLessThan|Adder9|bridge~2|datac"
    Warning (332126): Node "ALU0|setOnLessThan|Adder9|bridge~2|combout"
    Warning (332126): Node "ALU0|setOnLessThan|Adder9|bridge~0|dataf"
    Warning (332126): Node "RF|R2|REG9|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R2|REG9|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux6~1|dataa"
    Warning (332126): Node "RF|muxa|Mux6~1|combout"
    Warning (332126): Node "RF|muxa|Mux6~3|datac"
    Warning (332126): Node "RF|R3|REG9|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R3|REG9|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R3|REG9|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R3|REG9|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R3|REG9|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R3|REG9|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R3|REG9|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux6~1|datac"
    Warning (332126): Node "RF|muxb|Mux6~1|combout"
    Warning (332126): Node "ALU0|setOnLessThan|Adder9|bridge~0|datac"
    Warning (332126): Node "RF|muxb|Mux6~2|datae"
    Warning (332126): Node "RF|R3|REG9|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R3|REG9|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux6~2|dataa"
    Warning (332126): Node "RF|muxa|Mux6~2|combout"
    Warning (332126): Node "RF|muxa|Mux6~3|datad"
    Warning (332126): Node "RF|R1|REG9|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R1|REG9|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R1|REG9|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R1|REG9|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R1|REG9|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R1|REG9|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R1|REG9|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux6~1|datad"
    Warning (332126): Node "RF|R1|REG9|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R1|REG9|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux6~2|datab"
    Warning (332126): Node "RF|R0|REG9|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R0|REG9|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R0|REG9|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R0|REG9|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R0|REG9|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R0|REG9|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R0|REG9|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|R0|REG9|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R0|REG9|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux6~2|datac"
    Warning (332126): Node "RF|muxb|Mux6~1|datae"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[5]~24|datad"
    Warning (332126): Node "ALU0|rshifter|ShiftRight0~0|dataa"
    Warning (332126): Node "ALU0|tri_srl_out|XOUT[3]~8|dataa"
    Warning (332126): Node "ALU0|rshifter|ShiftRight0~13|dataf"
    Warning (332126): Node "ALU0|lshifter|Mux0~6|datad"
    Warning (332126): Node "ALU0|lshifter|Mux0~5|datab"
    Warning (332126): Node "ALU0|tri_or_out|XOUT[5]~0|dataa"
    Warning (332126): Node "ALU0|tri_or_out|XOUT[5]~0|combout"
    Warning (332126): Node "ALU0|adder|Adder5|COUT~0|dataf"
    Warning (332126): Node "ALU0|tri_srl_out|XOUT[2]~0|datad"
    Warning (332126): Node "ALU0|setOnLessThan|Adder5|bridge~0|dataa"
    Warning (332126): Node "ALU0|setOnLessThan|Adder5|bridge~0|combout"
    Warning (332126): Node "ALU0|adder|Adder5|SUM0|datae"
    Warning (332126): Node "ALU0|subtractor|Adder5|DIF0|dataf"
    Warning (332126): Node "ALU0|subtractor|Adder5|BOUT~0|dataf"
    Warning (332126): Node "ALU0|lshifter|Mux0~4|datac"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[5]~23|dataa"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[5]~23|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[5]~24|datae"
    Warning (332126): Node "ALU0|and_out[5]|datad"
    Warning (332126): Node "ALU0|and_out[5]|combout"
    Warning (332126): Node "ALU0|adder|Adder6|SUM0|datac"
    Warning (332126): Node "ALU0|adder|Adder6|COUT~0|datac"
    Warning (332126): Node "ALU0|adder|Adder7|COUT~0|datae"
    Warning (332126): Node "ALU0|setOnLessThan|Adder5|BOUT~0|datad"
    Warning (332126): Node "ALU0|setOnLessThan|Adder5|BOUT~0|combout"
    Warning (332126): Node "ALU0|tri_sub_out|XOUT[6]~2|datad"
    Warning (332126): Node "ALU0|subtractor|Adder6|BOUT~0|datac"
    Warning (332126): Node "ALU0|subtractor|Adder7|BOUT~0|datae"
    Warning (332126): Node "RF|R4|REG5|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R4|REG5|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux10~0|dataa"
    Warning (332126): Node "RF|muxa|Mux10~0|combout"
    Warning (332126): Node "ALU0|tri_or_out|XOUT[5]~0|datae"
    Warning (332126): Node "alu_mux_out[5]~24|datab"
    Warning (332126): Node "alu_mux_out[5]~24|combout"
    Warning (332126): Node "ALU0|and_out[5]|dataa"
    Warning (332126): Node "ALU0|setOnLessThan|Adder5|BOUT~0|dataa"
    Warning (332126): Node "ALU0|setOnLessThan|Adder5|bridge~0|datae"
    Warning (332126): Node "alu_mux_out[5]~6|datad"
    Warning (332126): Node "alu_mux_out[5]~6|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[5]~23|dataf"
    Warning (332126): Node "RF|R5|REG5|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R5|REG5|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R5|REG5|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R5|REG5|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R5|REG5|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R5|REG5|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R5|REG5|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux10~1|datab"
    Warning (332126): Node "RF|R5|REG5|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R5|REG5|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux10~0|datab"
    Warning (332126): Node "RF|R6|REG5|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R6|REG5|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R6|REG5|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R6|REG5|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R6|REG5|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R6|REG5|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R6|REG5|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux10~1|datac"
    Warning (332126): Node "RF|R6|REG5|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R6|REG5|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux10~0|datac"
    Warning (332126): Node "RF|R7|REG5|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R7|REG5|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R7|REG5|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R7|REG5|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R7|REG5|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R7|REG5|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R7|REG5|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux10~1|datad"
    Warning (332126): Node "RF|R7|REG5|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R7|REG5|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux10~0|datad"
    Warning (332126): Node "RF|R2|REG5|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R2|REG5|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R2|REG5|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R2|REG5|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R2|REG5|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R2|REG5|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R2|REG5|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux10~3|datad"
    Warning (332126): Node "ALU0|and_out[5]|datae"
    Warning (332126): Node "ALU0|setOnLessThan|Adder5|BOUT~0|datae"
    Warning (332126): Node "ALU0|setOnLessThan|Adder5|bridge~1|datac"
    Warning (332126): Node "ALU0|setOnLessThan|Adder5|bridge~1|combout"
    Warning (332126): Node "ALU0|setOnLessThan|Adder5|bridge~0|dataf"
    Warning (332126): Node "RF|R2|REG5|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R2|REG5|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux10~1|dataa"
    Warning (332126): Node "RF|muxa|Mux10~1|combout"
    Warning (332126): Node "alu_mux_out[5]~24|datag"
    Warning (332126): Node "alu_mux_out[5]~6|datae"
    Warning (332126): Node "RF|R3|REG5|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R3|REG5|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R3|REG5|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R3|REG5|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R3|REG5|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R3|REG5|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R3|REG5|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux10~2|datac"
    Warning (332126): Node "RF|muxb|Mux10~2|combout"
    Warning (332126): Node "ALU0|and_out[5]|dataf"
    Warning (332126): Node "ALU0|setOnLessThan|Adder5|BOUT~0|dataf"
    Warning (332126): Node "RF|muxb|Mux10~3|datae"
    Warning (332126): Node "RF|R3|REG5|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R3|REG5|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux10~2|dataa"
    Warning (332126): Node "RF|muxa|Mux10~2|combout"
    Warning (332126): Node "alu_mux_out[5]~24|dataa"
    Warning (332126): Node "ALU0|setOnLessThan|Adder5|bridge~1|datab"
    Warning (332126): Node "alu_mux_out[5]~6|dataf"
    Warning (332126): Node "RF|R1|REG5|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R1|REG5|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R1|REG5|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R1|REG5|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R1|REG5|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R1|REG5|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R1|REG5|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux10~2|datad"
    Warning (332126): Node "RF|R1|REG5|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R1|REG5|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux10~2|datab"
    Warning (332126): Node "RF|R0|REG5|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R0|REG5|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R0|REG5|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R0|REG5|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R0|REG5|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R0|REG5|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R0|REG5|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|R0|REG5|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R0|REG5|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux10~2|datac"
    Warning (332126): Node "RF|muxb|Mux10~2|datae"
    Warning (332126): Node "ALU0|subtractor|Adder5|DIF0|datab"
    Warning (332126): Node "ALU0|adder|Adder4|SUM0|datab"
    Warning (332126): Node "ALU0|tri_sub_out|XOUT[4]~1|datab"
    Warning (332126): Node "ALU0|tri_sll_out|XOUT[4]~0|datad"
    Warning (332126): Node "ALU0|lshifter|Mux0~2|dataa"
    Warning (332126): Node "ALU0|adder|Adder5|COUT~0|datab"
    Warning (332126): Node "ALU0|subtractor|Adder5|BOUT~0|datab"
    Warning (332126): Node "ALU0|tri_srl_out|XOUT[2]~0|datac"
    Warning (332126): Node "ALU0|lshifter|Mux0~4|datab"
    Warning (332126): Node "ALU0|lshifter|Mux0~5|datad"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[1]~65|datab"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[4]~21|dataa"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[4]~21|combout"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[4]~22|dataf"
    Warning (332126): Node "ALU0|lshifter|Mux0~3|datac"
    Warning (332126): Node "ALU0|tri_srl_out|XOUT[3]~1|datad"
    Warning (332126): Node "ALU0|rshifter|ShiftRight0~13|datab"
    Warning (332126): Node "RF|R4|REG4|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R4|REG4|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux11~0|dataa"
    Warning (332126): Node "RF|muxa|Mux11~0|combout"
    Warning (332126): Node "RF|muxa|Mux11~3|datab"
    Warning (332126): Node "RF|muxa|Mux11~3|combout"
    Warning (332126): Node "alu_mux_out[4]~7|datad"
    Warning (332126): Node "alu_mux_out[4]~7|combout"
    Warning (332126): Node "ALU0|adder|Adder5|SUM0|datac"
    Warning (332126): Node "ALU0|subtractor|Adder5|DIF0|datac"
    Warning (332126): Node "ALU0|adder|Adder4|SUM0|datac"
    Warning (332126): Node "ALU0|tri_sub_out|XOUT[4]~1|datad"
    Warning (332126): Node "ALU0|adder|Adder5|COUT~0|datac"
    Warning (332126): Node "ALU0|subtractor|Adder5|BOUT~0|datac"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[4]~21|datae"
    Warning (332126): Node "RF|R5|REG4|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R5|REG4|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R5|REG4|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R5|REG4|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R5|REG4|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R5|REG4|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R5|REG4|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux11~0|datab"
    Warning (332126): Node "RF|R5|REG4|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R5|REG4|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux11~0|datab"
    Warning (332126): Node "RF|R6|REG4|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R6|REG4|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R6|REG4|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R6|REG4|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R6|REG4|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R6|REG4|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R6|REG4|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux11~0|datac"
    Warning (332126): Node "RF|R6|REG4|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R6|REG4|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux11~0|datac"
    Warning (332126): Node "RF|R7|REG4|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R7|REG4|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R7|REG4|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R7|REG4|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R7|REG4|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R7|REG4|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R7|REG4|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux11~0|datad"
    Warning (332126): Node "RF|R7|REG4|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R7|REG4|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux11~0|datad"
    Warning (332126): Node "RF|R1|REG4|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R1|REG4|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R1|REG4|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R1|REG4|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R1|REG4|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R1|REG4|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R1|REG4|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux11~1|datad"
    Warning (332126): Node "RF|muxb|Mux11~1|combout"
    Warning (332126): Node "ALU0|tri_srl_out|XOUT[3]~9|datae"
    Warning (332126): Node "ALU0|rshifter|ShiftRight0~10|datae"
    Warning (332126): Node "RF|muxb|Mux11~2|datae"
    Warning (332126): Node "RF|R1|REG4|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R1|REG4|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux11~1|dataa"
    Warning (332126): Node "RF|muxa|Mux11~1|combout"
    Warning (332126): Node "RF|muxa|Mux11~3|datac"
    Warning (332126): Node "RF|R2|REG4|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R2|REG4|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R2|REG4|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R2|REG4|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R2|REG4|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R2|REG4|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R2|REG4|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux11~2|datad"
    Warning (332126): Node "ALU0|tri_srl_out|XOUT[3]~9|datad"
    Warning (332126): Node "ALU0|rshifter|ShiftRight0~10|datad"
    Warning (332126): Node "RF|R2|REG4|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R2|REG4|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux11~2|dataa"
    Warning (332126): Node "RF|muxa|Mux11~2|combout"
    Warning (332126): Node "RF|muxa|Mux11~3|datad"
    Warning (332126): Node "RF|R3|REG4|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R3|REG4|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R3|REG4|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R3|REG4|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R3|REG4|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R3|REG4|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R3|REG4|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|muxb|Mux11~1|datac"
    Warning (332126): Node "RF|R3|REG4|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R3|REG4|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux11~2|datab"
    Warning (332126): Node "RF|R0|REG4|Add0|qsignal~0|datae"
    Warning (332126): Node "RF|R0|REG4|Add0|qsignal~0|combout"
    Warning (332126): Node "RF|R0|REG4|Add0|qsignal~1|datae"
    Warning (332126): Node "RF|R0|REG4|Add0|qsignal~1|combout"
    Warning (332126): Node "RF|R0|REG4|Add0|qsignal~1|datad"
    Warning (332126): Node "RF|R0|REG4|Add1|qsignal~0|datae"
    Warning (332126): Node "RF|R0|REG4|Add1|qsignal~0|combout"
    Warning (332126): Node "RF|R0|REG4|Add1|qsignal~0|dataa"
    Warning (332126): Node "RF|R0|REG4|Add0|qsignal~0|dataa"
    Warning (332126): Node "RF|muxa|Mux11~1|datab"
    Warning (332126): Node "RF|muxb|Mux11~1|datae"
    Warning (332126): Node "ALU0|lshifter|Mux0~0|dataa"
    Warning (332126): Node "ALU0|tri_srl_out|XOUT[0]~10|datag"
    Warning (332126): Node "ALU0|tri_add_out|XOUT[0]~1|dataa"
    Warning (332126): Node "ALU0|lshifter|Mux0~11|datac"
    Warning (332126): Node "ALU0|adder|Adder2|COUT~0|dataa"
    Warning (332126): Node "ALU0|subtractor|Adder2|BOUT~0|dataa"
    Warning (332126): Node "ALU0|subtractor|Adder0|BOUT~0|dataa"
    Warning (332126): Node "ALU0|and_out[0]|dataa"
    Warning (332126): Node "ALU0|lshifter|Mux0~1|dataa"
    Warning (332126): Node "ALU0|lshifter|ShiftLeft0~0|dataa"
    Warning (332126): Node "ALU0|lshifter|ShiftLeft0~0|combout"
    Warning (332126): Node "ALU0|tri_add_out|XOUT[0]~1|dataf"
    Warning (332126): Node "ALU0|tri_slt_out|XOUT[3]~59|datad"
Critical Warning (332081): Design contains combinational loop of 2394 nodes. Estimating the delays through the loop.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:13
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:11
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:06
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 10% of the available device resources in the region that extends from location X67_Y11 to location X77_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:15
Info (11888): Total time spent on timing analysis during the Fitter is 20.45 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:08
Info (144001): Generated suppressed messages file C:/Users/przca/Documents/Digital Logic/CPU/output_files/CPU.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 2414 warnings
    Info: Peak virtual memory: 6698 megabytes
    Info: Processing ended: Thu Apr 28 20:54:10 2022
    Info: Elapsed time: 00:01:24
    Info: Total CPU time (on all processors): 00:03:17


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/przca/Documents/Digital Logic/CPU/output_files/CPU.fit.smsg.


