## ステータスレジスタ
ステータスレジスタは、直前に実行された算術演算命令の結果に関する情報が設定されます。この情報は、条件分岐命令で使用出来ます。このレジスタは、命令セットリファレンスに記述されている通り、全ての算術演算操作の後に更新されます。また、割り込みルーチンを実行する時に、自動的に保存されません。

|名前|アドレスオフセット|リセット時|プロパティ|
|:--:|:--:|:--:|:--:|
|SREG|0x5f|0x00|I/Oレジスタとしてアクセス時、アドレスオフセットは0x3f|

|Bit|7|6|5|4|3|2|1|0|
|--:|:--:|:--:|:--:|:--:|:--:|:--:|:--:|:--:|
|&nbsp;|I|T|H|S|V|N|Z|C|
|Access|R/W|R/W|R/W|R/W|R/W|R/W|R/W|R/W|
|Reset|0|0|0|0|0|0|0|0|

- Bit7: I(Global Interrupt Enable)
  
  割り込みを許可する為には、Iビットを有効にする必要があります。この値は、割り込みが発生すると、ハードウェアがクリア(0)します。そして割り込み処理ルーチンから`RETI`で戻る時に設定(1)されます。また、プログラム中で、`SEI`と`CLI`を用いる事で、それぞれ設定とクリアが行えます。

  *Note: 更に個々の割り込みを有効にするには、それぞれの制御レジスタを設定する必要があります。*

- Bit6: T(Copy Storage)
  
  ビットロード命令`BLD`及びビットストア命令`BST`は、それぞれTビットにロード・ストアされます。

- Bit5: H(Half Carry Flag)
  
  Hビットは、いくつかの算術演算の結果でハーフキャリー(下位4bitから上位4bitへの繰り上げ)を表します。BCD演算で良く用いられます。

- Bit4: S(Sign Flag)
  
  Sビットは、算術論理演算結果の正符号を表します。Sビットは、後述するNビットとVビットとの間で排他的な関係にあります。$S=N \oplus V$

- Bit3: V(Two's Complement Overflow Flag)
  
  Vビットは、２の補数を用いた演算結果のオーバーフローを表します。

- Bit2: N(Negative Flag)
  
  Nビットは、算術論理演算結果の負符号を表します。

- Bit1: Z(Zero Flag)
  
  Zビットは、算術論理演算結果がゼロであった事を表します。

- Bit0: C(Carry Flag)
  Cビットは、算術論理演算結果のキャリー（下位8bitから上位8bitへの繰り上げ）を表します。
