
Prelab5.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  00800100  00000384  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         00000310  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000004  00800100  00800100  00000384  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  00000384  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  000003b4  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000068  00000000  00000000  000003f4  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   000008f4  00000000  00000000  0000045c  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 0000073b  00000000  00000000  00000d50  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   0000041e  00000000  00000000  0000148b  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  000000f0  00000000  00000000  000018ac  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    00000439  00000000  00000000  0000199c  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    00000217  00000000  00000000  00001dd5  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000048  00000000  00000000  00001fec  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
   8:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
   c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  10:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  14:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  18:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  1c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  20:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  24:	0c 94 de 00 	jmp	0x1bc	; 0x1bc <__vector_9>
  28:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  2c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  30:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  34:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  38:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  3c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  40:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  44:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  48:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  4c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  50:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  54:	0c 94 72 00 	jmp	0xe4	; 0xe4 <__vector_21>
  58:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  5c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  60:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  64:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61

00000074 <__do_clear_bss>:
  74:	21 e0       	ldi	r18, 0x01	; 1
  76:	a0 e0       	ldi	r26, 0x00	; 0
  78:	b1 e0       	ldi	r27, 0x01	; 1
  7a:	01 c0       	rjmp	.+2      	; 0x7e <.do_clear_bss_start>

0000007c <.do_clear_bss_loop>:
  7c:	1d 92       	st	X+, r1

0000007e <.do_clear_bss_start>:
  7e:	a4 30       	cpi	r26, 0x04	; 4
  80:	b2 07       	cpc	r27, r18
  82:	e1 f7       	brne	.-8      	; 0x7c <.do_clear_bss_loop>
  84:	0e 94 69 00 	call	0xd2	; 0xd2 <main>
  88:	0c 94 86 01 	jmp	0x30c	; 0x30c <_exit>

0000008c <__bad_interrupt>:
  8c:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

00000090 <setup>:
	}
}
//
// NON-Interrupt subroutines
void setup(){
	cli();
  90:	f8 94       	cli
	
	DDRD |= (1 << DDD5);
  92:	8a b1       	in	r24, 0x0a	; 10
  94:	80 62       	ori	r24, 0x20	; 32
  96:	8a b9       	out	0x0a, r24	; 10
	PORTD |= (1 << PORTD5);
  98:	8b b1       	in	r24, 0x0b	; 11
  9a:	80 62       	ori	r24, 0x20	; 32
  9c:	8b b9       	out	0x0b, r24	; 11
	
	TCCR2B |= (1 << CS22);
  9e:	e1 eb       	ldi	r30, 0xB1	; 177
  a0:	f0 e0       	ldi	r31, 0x00	; 0
  a2:	80 81       	ld	r24, Z
  a4:	84 60       	ori	r24, 0x04	; 4
  a6:	80 83       	st	Z, r24
	TCNT2 = 0;
  a8:	10 92 b2 00 	sts	0x00B2, r1	; 0x8000b2 <__TEXT_REGION_LENGTH__+0x7f80b2>
	TIMSK2 |= (1 << TOIE2);
  ac:	e0 e7       	ldi	r30, 0x70	; 112
  ae:	f0 e0       	ldi	r31, 0x00	; 0
  b0:	80 81       	ld	r24, Z
  b2:	81 60       	ori	r24, 0x01	; 1
  b4:	80 83       	st	Z, r24
	
	ADCSRA = 0;
  b6:	ea e7       	ldi	r30, 0x7A	; 122
  b8:	f0 e0       	ldi	r31, 0x00	; 0
  ba:	10 82       	st	Z, r1
	ADCSRA |= (1 << ADPS1) | (1 << ADPS0) | (1 << ADEN) | (1 << ADIE) | (1 << ADSC);
  bc:	80 81       	ld	r24, Z
  be:	8b 6c       	ori	r24, 0xCB	; 203
  c0:	80 83       	st	Z, r24
	
	//Configuramos la frecuencia de micro a 1MHz
	CLKPR = (1 << CLKPCE);
  c2:	e1 e6       	ldi	r30, 0x61	; 97
  c4:	f0 e0       	ldi	r31, 0x00	; 0
  c6:	80 e8       	ldi	r24, 0x80	; 128
  c8:	80 83       	st	Z, r24
	CLKPR = (1 << CLKPS2);	
  ca:	84 e0       	ldi	r24, 0x04	; 4
  cc:	80 83       	st	Z, r24
	
	sei();
  ce:	78 94       	sei
  d0:	08 95       	ret

000000d2 <main>:

//
// Main Function
int main(void)
{
	setup();
  d2:	0e 94 48 00 	call	0x90	; 0x90 <setup>
	PMW1CONFIG(312,64);
  d6:	60 e4       	ldi	r22, 0x40	; 64
  d8:	70 e0       	ldi	r23, 0x00	; 0
  da:	88 e3       	ldi	r24, 0x38	; 56
  dc:	91 e0       	ldi	r25, 0x01	; 1
  de:	0e 94 f7 00 	call	0x1ee	; 0x1ee <PMW1CONFIG>
  e2:	ff cf       	rjmp	.-2      	; 0xe2 <main+0x10>

000000e4 <__vector_21>:
	
	sei();
}
//
// Interrupt routines
ISR(ADC_vect){
  e4:	1f 92       	push	r1
  e6:	0f 92       	push	r0
  e8:	0f b6       	in	r0, 0x3f	; 63
  ea:	0f 92       	push	r0
  ec:	11 24       	eor	r1, r1
  ee:	2f 93       	push	r18
  f0:	3f 93       	push	r19
  f2:	4f 93       	push	r20
  f4:	5f 93       	push	r21
  f6:	6f 93       	push	r22
  f8:	7f 93       	push	r23
  fa:	8f 93       	push	r24
  fc:	9f 93       	push	r25
  fe:	af 93       	push	r26
 100:	bf 93       	push	r27
 102:	ef 93       	push	r30
 104:	ff 93       	push	r31
	switch(MULTIPLEXACION){
 106:	80 91 01 01 	lds	r24, 0x0101	; 0x800101 <MULTIPLEXACION>
 10a:	82 30       	cpi	r24, 0x02	; 2
 10c:	b1 f0       	breq	.+44     	; 0x13a <__vector_21+0x56>
 10e:	83 30       	cpi	r24, 0x03	; 3
 110:	31 f1       	breq	.+76     	; 0x15e <__vector_21+0x7a>
 112:	81 30       	cpi	r24, 0x01	; 1
 114:	81 f5       	brne	.+96     	; 0x176 <__vector_21+0x92>
		case 1:
		PWMCOMP = ADCH;
 116:	80 91 79 00 	lds	r24, 0x0079	; 0x800079 <__TEXT_REGION_LENGTH__+0x7f8079>
 11a:	80 93 02 01 	sts	0x0102, r24	; 0x800102 <PWMCOMP>
		if(TCNT2 >= PWMCOMP){
 11e:	90 91 b2 00 	lds	r25, 0x00B2	; 0x8000b2 <__TEXT_REGION_LENGTH__+0x7f80b2>
 122:	98 17       	cp	r25, r24
 124:	18 f0       	brcs	.+6      	; 0x12c <__vector_21+0x48>
			PORTD &= ~(1 << PORTD5);
 126:	8b b1       	in	r24, 0x0b	; 11
 128:	8f 7d       	andi	r24, 0xDF	; 223
 12a:	8b b9       	out	0x0b, r24	; 11
		}
		ADMUX = 0;
 12c:	ec e7       	ldi	r30, 0x7C	; 124
 12e:	f0 e0       	ldi	r31, 0x00	; 0
 130:	10 82       	st	Z, r1
		ADMUX |= (1 << REFS0) | (1 << ADLAR) | (1 << MUX0) | (1 << MUX1) | (1 << MUX2);
 132:	80 81       	ld	r24, Z
 134:	87 66       	ori	r24, 0x67	; 103
 136:	80 83       	st	Z, r24
		break;
 138:	26 c0       	rjmp	.+76     	; 0x186 <__vector_21+0xa2>
		case 2:
		POT1 = ADCH;
 13a:	80 91 79 00 	lds	r24, 0x0079	; 0x800079 <__TEXT_REGION_LENGTH__+0x7f8079>
 13e:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
		CICLODETRABAJO(POT1,7,37);
 142:	45 e2       	ldi	r20, 0x25	; 37
 144:	50 e0       	ldi	r21, 0x00	; 0
 146:	67 e0       	ldi	r22, 0x07	; 7
 148:	70 e0       	ldi	r23, 0x00	; 0
 14a:	90 e0       	ldi	r25, 0x00	; 0
 14c:	0e 94 43 01 	call	0x286	; 0x286 <CICLODETRABAJO>
		ADMUX = 0;
 150:	ec e7       	ldi	r30, 0x7C	; 124
 152:	f0 e0       	ldi	r31, 0x00	; 0
 154:	10 82       	st	Z, r1
		ADMUX |= (1 << REFS0) | (1 << ADLAR) | (1 << MUX1) | (1 << MUX2);
 156:	80 81       	ld	r24, Z
 158:	86 66       	ori	r24, 0x66	; 102
 15a:	80 83       	st	Z, r24
		break;
 15c:	14 c0       	rjmp	.+40     	; 0x186 <__vector_21+0xa2>
		case 3:
		POT2 = ADCH;
 15e:	80 91 79 00 	lds	r24, 0x0079	; 0x800079 <__TEXT_REGION_LENGTH__+0x7f8079>
 162:	80 93 03 01 	sts	0x0103, r24	; 0x800103 <POT2>
		CICLODETRABJO0(POT2,7,37);
 166:	45 e2       	ldi	r20, 0x25	; 37
 168:	50 e0       	ldi	r21, 0x00	; 0
 16a:	67 e0       	ldi	r22, 0x07	; 7
 16c:	70 e0       	ldi	r23, 0x00	; 0
 16e:	90 e0       	ldi	r25, 0x00	; 0
 170:	0e 94 5d 01 	call	0x2ba	; 0x2ba <CICLODETRABJO0>
		break;
 174:	08 c0       	rjmp	.+16     	; 0x186 <__vector_21+0xa2>
		default:
		ADMUX =0;
 176:	ec e7       	ldi	r30, 0x7C	; 124
 178:	f0 e0       	ldi	r31, 0x00	; 0
 17a:	10 82       	st	Z, r1
		ADMUX |= (1 << REFS0) | (1 << ADLAR ) | ( 1<< MUX0 );
 17c:	80 81       	ld	r24, Z
 17e:	81 66       	ori	r24, 0x61	; 97
 180:	80 83       	st	Z, r24
		MULTIPLEXACION = 0;
 182:	10 92 01 01 	sts	0x0101, r1	; 0x800101 <MULTIPLEXACION>
		break;
	}
	MULTIPLEXACION++;
 186:	80 91 01 01 	lds	r24, 0x0101	; 0x800101 <MULTIPLEXACION>
 18a:	8f 5f       	subi	r24, 0xFF	; 255
 18c:	80 93 01 01 	sts	0x0101, r24	; 0x800101 <MULTIPLEXACION>
	ADCSRA |= (1 << ADSC);
 190:	ea e7       	ldi	r30, 0x7A	; 122
 192:	f0 e0       	ldi	r31, 0x00	; 0
 194:	80 81       	ld	r24, Z
 196:	80 64       	ori	r24, 0x40	; 64
 198:	80 83       	st	Z, r24
} 
 19a:	ff 91       	pop	r31
 19c:	ef 91       	pop	r30
 19e:	bf 91       	pop	r27
 1a0:	af 91       	pop	r26
 1a2:	9f 91       	pop	r25
 1a4:	8f 91       	pop	r24
 1a6:	7f 91       	pop	r23
 1a8:	6f 91       	pop	r22
 1aa:	5f 91       	pop	r21
 1ac:	4f 91       	pop	r20
 1ae:	3f 91       	pop	r19
 1b0:	2f 91       	pop	r18
 1b2:	0f 90       	pop	r0
 1b4:	0f be       	out	0x3f, r0	; 63
 1b6:	0f 90       	pop	r0
 1b8:	1f 90       	pop	r1
 1ba:	18 95       	reti

000001bc <__vector_9>:
ISR(TIMER2_OVF_vect){
 1bc:	1f 92       	push	r1
 1be:	0f 92       	push	r0
 1c0:	0f b6       	in	r0, 0x3f	; 63
 1c2:	0f 92       	push	r0
 1c4:	11 24       	eor	r1, r1
 1c6:	8f 93       	push	r24
	TCNT2 = 0;
 1c8:	10 92 b2 00 	sts	0x00B2, r1	; 0x8000b2 <__TEXT_REGION_LENGTH__+0x7f80b2>
	if(PWMCOMP == 0){
 1cc:	80 91 02 01 	lds	r24, 0x0102	; 0x800102 <PWMCOMP>
 1d0:	81 11       	cpse	r24, r1
 1d2:	04 c0       	rjmp	.+8      	; 0x1dc <__vector_9+0x20>
		PORTD &= ~(1 << PORTD5);
 1d4:	8b b1       	in	r24, 0x0b	; 11
 1d6:	8f 7d       	andi	r24, 0xDF	; 223
 1d8:	8b b9       	out	0x0b, r24	; 11
 1da:	03 c0       	rjmp	.+6      	; 0x1e2 <__vector_9+0x26>
	}
	else {
		PORTD |= (1 << PORTD5);
 1dc:	8b b1       	in	r24, 0x0b	; 11
 1de:	80 62       	ori	r24, 0x20	; 32
 1e0:	8b b9       	out	0x0b, r24	; 11
	}
	
 1e2:	8f 91       	pop	r24
 1e4:	0f 90       	pop	r0
 1e6:	0f be       	out	0x3f, r0	; 63
 1e8:	0f 90       	pop	r0
 1ea:	1f 90       	pop	r1
 1ec:	18 95       	reti

000001ee <PMW1CONFIG>:
 *  Author: rodro
 */ 
#include <avr/io.h>
#include "PWM.h"

void PMW1CONFIG(uint16_t top, uint16_t prescaler) {
 1ee:	9c 01       	movw	r18, r24
	//CONFIGURAMOS 0CR1A COMO LA SALIDA EN PB1
	DDRB |= (1 << DDB1);
 1f0:	94 b1       	in	r25, 0x04	; 4
 1f2:	92 60       	ori	r25, 0x02	; 2
 1f4:	94 b9       	out	0x04, r25	; 4
	DDRB |= (1 << DDB2);
 1f6:	94 b1       	in	r25, 0x04	; 4
 1f8:	94 60       	ori	r25, 0x04	; 4
 1fa:	94 b9       	out	0x04, r25	; 4
	
	//CONFIGURAMOS FASTPWM
	TCCR1A |= (1 << COM1A1) | (1 << WGM11) | (1 << COM1B1);
 1fc:	e0 e8       	ldi	r30, 0x80	; 128
 1fe:	f0 e0       	ldi	r31, 0x00	; 0
 200:	90 81       	ld	r25, Z
 202:	92 6a       	ori	r25, 0xA2	; 162
 204:	90 83       	st	Z, r25
	TCCR1B |= (1 << WGM12) | (1 << WGM13);
 206:	e1 e8       	ldi	r30, 0x81	; 129
 208:	f0 e0       	ldi	r31, 0x00	; 0
 20a:	90 81       	ld	r25, Z
 20c:	98 61       	ori	r25, 0x18	; 24
 20e:	90 83       	st	Z, r25
	
	//EL PROGRAMADOR INGRESARA EL TOP 
	ICR1 = top;
 210:	30 93 87 00 	sts	0x0087, r19	; 0x800087 <__TEXT_REGION_LENGTH__+0x7f8087>
 214:	20 93 86 00 	sts	0x0086, r18	; 0x800086 <__TEXT_REGION_LENGTH__+0x7f8086>
	
	//EL PROGRAMADOR INGRESARA EL PRESCALER
	switch (prescaler) {
 218:	60 34       	cpi	r22, 0x40	; 64
 21a:	71 05       	cpc	r23, r1
 21c:	e1 f0       	breq	.+56     	; 0x256 <PMW1CONFIG+0x68>
 21e:	38 f4       	brcc	.+14     	; 0x22e <PMW1CONFIG+0x40>
 220:	61 30       	cpi	r22, 0x01	; 1
 222:	71 05       	cpc	r23, r1
 224:	61 f0       	breq	.+24     	; 0x23e <PMW1CONFIG+0x50>
 226:	68 30       	cpi	r22, 0x08	; 8
 228:	71 05       	cpc	r23, r1
 22a:	79 f0       	breq	.+30     	; 0x24a <PMW1CONFIG+0x5c>
 22c:	26 c0       	rjmp	.+76     	; 0x27a <PMW1CONFIG+0x8c>
 22e:	61 15       	cp	r22, r1
 230:	81 e0       	ldi	r24, 0x01	; 1
 232:	78 07       	cpc	r23, r24
 234:	b1 f0       	breq	.+44     	; 0x262 <PMW1CONFIG+0x74>
 236:	61 15       	cp	r22, r1
 238:	74 40       	sbci	r23, 0x04	; 4
 23a:	c9 f0       	breq	.+50     	; 0x26e <PMW1CONFIG+0x80>
 23c:	1e c0       	rjmp	.+60     	; 0x27a <PMW1CONFIG+0x8c>
		case 1:
		TCCR1B |= (1 << CS10);
 23e:	e1 e8       	ldi	r30, 0x81	; 129
 240:	f0 e0       	ldi	r31, 0x00	; 0
 242:	80 81       	ld	r24, Z
 244:	81 60       	ori	r24, 0x01	; 1
 246:	80 83       	st	Z, r24
		break;
 248:	08 95       	ret
		case 8:
		TCCR1B |= (1 << CS11);
 24a:	e1 e8       	ldi	r30, 0x81	; 129
 24c:	f0 e0       	ldi	r31, 0x00	; 0
 24e:	80 81       	ld	r24, Z
 250:	82 60       	ori	r24, 0x02	; 2
 252:	80 83       	st	Z, r24
		break;
 254:	08 95       	ret
		case 64:
		TCCR1B |= (1 << CS11) | (1 << CS10);
 256:	e1 e8       	ldi	r30, 0x81	; 129
 258:	f0 e0       	ldi	r31, 0x00	; 0
 25a:	80 81       	ld	r24, Z
 25c:	83 60       	ori	r24, 0x03	; 3
 25e:	80 83       	st	Z, r24
		break;
 260:	08 95       	ret
		case 256:
		TCCR1B |= (1 << CS12);
 262:	e1 e8       	ldi	r30, 0x81	; 129
 264:	f0 e0       	ldi	r31, 0x00	; 0
 266:	80 81       	ld	r24, Z
 268:	84 60       	ori	r24, 0x04	; 4
 26a:	80 83       	st	Z, r24
		break;
 26c:	08 95       	ret
		case 1024:
		TCCR1B |= (1 << CS12) | (1 << CS10);
 26e:	e1 e8       	ldi	r30, 0x81	; 129
 270:	f0 e0       	ldi	r31, 0x00	; 0
 272:	80 81       	ld	r24, Z
 274:	85 60       	ori	r24, 0x05	; 5
 276:	80 83       	st	Z, r24
		break;
 278:	08 95       	ret
		default:
		// Si el valor no es válido, usar prescaler = 64 por defecto
		TCCR1B |= (1 << CS11) | (1 << CS10);
 27a:	e1 e8       	ldi	r30, 0x81	; 129
 27c:	f0 e0       	ldi	r31, 0x00	; 0
 27e:	80 81       	ld	r24, Z
 280:	83 60       	ori	r24, 0x03	; 3
 282:	80 83       	st	Z, r24
 284:	08 95       	ret

00000286 <CICLODETRABAJO>:
		break;
	}
}

void CICLODETRABAJO(uint16_t VAL, uint16_t LIMITE_INF, uint16_t LIMITE_SUP){
 286:	fb 01       	movw	r30, r22
	uint16_t valor = (((VAL*(LIMITE_SUP - LIMITE_INF))/255)+LIMITE_INF);
 288:	46 1b       	sub	r20, r22
 28a:	57 0b       	sbc	r21, r23
 28c:	48 9f       	mul	r20, r24
 28e:	90 01       	movw	r18, r0
 290:	49 9f       	mul	r20, r25
 292:	30 0d       	add	r19, r0
 294:	58 9f       	mul	r21, r24
 296:	30 0d       	add	r19, r0
 298:	11 24       	eor	r1, r1
 29a:	a1 e8       	ldi	r26, 0x81	; 129
 29c:	b0 e8       	ldi	r27, 0x80	; 128
 29e:	0e 94 77 01 	call	0x2ee	; 0x2ee <__umulhisi3>
 2a2:	88 0f       	add	r24, r24
 2a4:	89 2f       	mov	r24, r25
 2a6:	88 1f       	adc	r24, r24
 2a8:	99 0b       	sbc	r25, r25
 2aa:	91 95       	neg	r25
 2ac:	8e 0f       	add	r24, r30
 2ae:	9f 1f       	adc	r25, r31
	OCR1A = valor;
 2b0:	90 93 89 00 	sts	0x0089, r25	; 0x800089 <__TEXT_REGION_LENGTH__+0x7f8089>
 2b4:	80 93 88 00 	sts	0x0088, r24	; 0x800088 <__TEXT_REGION_LENGTH__+0x7f8088>
 2b8:	08 95       	ret

000002ba <CICLODETRABJO0>:
}

void CICLODETRABJO0(uint16_t VAL0 ,uint16_t LIMITE_INF0, uint16_t LIMITE_SUP0){
 2ba:	fb 01       	movw	r30, r22
	OCR1B = (((VAL0*(LIMITE_SUP0 - LIMITE_INF0))/255)+LIMITE_INF0);
 2bc:	46 1b       	sub	r20, r22
 2be:	57 0b       	sbc	r21, r23
 2c0:	48 9f       	mul	r20, r24
 2c2:	90 01       	movw	r18, r0
 2c4:	49 9f       	mul	r20, r25
 2c6:	30 0d       	add	r19, r0
 2c8:	58 9f       	mul	r21, r24
 2ca:	30 0d       	add	r19, r0
 2cc:	11 24       	eor	r1, r1
 2ce:	a1 e8       	ldi	r26, 0x81	; 129
 2d0:	b0 e8       	ldi	r27, 0x80	; 128
 2d2:	0e 94 77 01 	call	0x2ee	; 0x2ee <__umulhisi3>
 2d6:	88 0f       	add	r24, r24
 2d8:	89 2f       	mov	r24, r25
 2da:	88 1f       	adc	r24, r24
 2dc:	99 0b       	sbc	r25, r25
 2de:	91 95       	neg	r25
 2e0:	8e 0f       	add	r24, r30
 2e2:	9f 1f       	adc	r25, r31
 2e4:	90 93 8b 00 	sts	0x008B, r25	; 0x80008b <__TEXT_REGION_LENGTH__+0x7f808b>
 2e8:	80 93 8a 00 	sts	0x008A, r24	; 0x80008a <__TEXT_REGION_LENGTH__+0x7f808a>
 2ec:	08 95       	ret

000002ee <__umulhisi3>:
 2ee:	a2 9f       	mul	r26, r18
 2f0:	b0 01       	movw	r22, r0
 2f2:	b3 9f       	mul	r27, r19
 2f4:	c0 01       	movw	r24, r0
 2f6:	a3 9f       	mul	r26, r19
 2f8:	70 0d       	add	r23, r0
 2fa:	81 1d       	adc	r24, r1
 2fc:	11 24       	eor	r1, r1
 2fe:	91 1d       	adc	r25, r1
 300:	b2 9f       	mul	r27, r18
 302:	70 0d       	add	r23, r0
 304:	81 1d       	adc	r24, r1
 306:	11 24       	eor	r1, r1
 308:	91 1d       	adc	r25, r1
 30a:	08 95       	ret

0000030c <_exit>:
 30c:	f8 94       	cli

0000030e <__stop_program>:
 30e:	ff cf       	rjmp	.-2      	; 0x30e <__stop_program>
