TimeQuest Timing Analyzer report for mic1
Mon Dec 16 09:01:50 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK'
 12. Slow Model Hold: 'CLOCK'
 13. Slow Model Minimum Pulse Width: 'CLOCK'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'CLOCK'
 24. Fast Model Hold: 'CLOCK'
 25. Fast Model Minimum Pulse Width: 'CLOCK'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; mic1                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C15AF484C6                                                     ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; CLOCK      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 20.57 MHz ; 20.57 MHz       ; CLOCK      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; CLOCK ; -23.809 ; -4233.919     ;
+-------+---------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLOCK ; -2.334 ; -71.604       ;
+-------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLOCK ; -1.423 ; -420.836              ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK'                                                                                                                                                                                                                                                                                     ;
+---------+----------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                                              ; To Node                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -23.809 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg0  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.065     ; 24.280     ;
; -23.809 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg1  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.065     ; 24.280     ;
; -23.809 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg2  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.065     ; 24.280     ;
; -23.809 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg3  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.065     ; 24.280     ;
; -23.809 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg4  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.065     ; 24.280     ;
; -23.809 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg5  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.065     ; 24.280     ;
; -23.809 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg6  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.065     ; 24.280     ;
; -23.809 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg7  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.065     ; 24.280     ;
; -23.809 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg8  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.065     ; 24.280     ;
; -22.984 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                     ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 1.000        ; -3.165     ; 20.855     ;
; -22.725 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst8                                                    ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 1.000        ; -3.165     ; 20.596     ;
; -22.627 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst5                                                    ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 1.000        ; -3.164     ; 20.499     ;
; -22.571 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg0 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.060     ; 23.047     ;
; -22.571 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg1 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.060     ; 23.047     ;
; -22.571 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg2 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.060     ; 23.047     ;
; -22.571 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg3 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.060     ; 23.047     ;
; -22.571 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg4 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.060     ; 23.047     ;
; -22.571 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg5 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.060     ; 23.047     ;
; -22.571 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg6 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.060     ; 23.047     ;
; -22.571 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg7 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.060     ; 23.047     ;
; -22.571 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg8 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.060     ; 23.047     ;
; -22.266 ; DATAPATH:inst2|BANK_REG:inst1|LV:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                      ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 1.000        ; -3.044     ; 20.258     ;
; -22.258 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst12                                                   ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 1.000        ; -3.165     ; 20.129     ;
; -22.143 ; DATAPATH:inst2|BANK_REG:inst1|LV:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst5                                                     ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 1.000        ; -3.044     ; 20.135     ;
; -21.901 ; DATAPATH:inst2|BANK_REG:inst1|TOS:inst7|REGISTER32bit:inst|REGISTER8bit:inst|inst8                                                     ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 1.000        ; -2.896     ; 20.041     ;
; -21.866 ; DATAPATH:inst2|BANK_REG:inst1|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst|inst                                                      ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 1.000        ; -2.825     ; 20.077     ;
; -21.859 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst20                                                   ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 1.000        ; -3.164     ; 19.731     ;
; -21.838 ; DATAPATH:inst2|BANK_REG:inst1|LV:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst8                                                     ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 1.000        ; -3.044     ; 19.830     ;
; -21.836 ; DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst5                                                      ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 1.000        ; -2.762     ; 20.110     ;
; -21.629 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.123      ; 23.288     ;
; -21.629 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.123      ; 23.288     ;
; -21.629 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.123      ; 23.288     ;
; -21.629 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.123      ; 23.288     ;
; -21.629 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.123      ; 23.288     ;
; -21.629 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.123      ; 23.288     ;
; -21.629 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.123      ; 23.288     ;
; -21.629 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.123      ; 23.288     ;
; -21.629 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.123      ; 23.288     ;
; -21.578 ; DATAPATH:inst2|BANK_REG:inst1|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst|inst5                                                     ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 1.000        ; -2.825     ; 19.789     ;
; -21.531 ; DATAPATH:inst2|BANK_REG:inst1|TOS:inst7|REGISTER32bit:inst|REGISTER8bit:inst|inst                                                      ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 1.000        ; -2.896     ; 19.671     ;
; -21.528 ; DATAPATH:inst2|BANK_REG:inst1|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst|inst                                                       ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 1.000        ; -2.925     ; 19.639     ;
; -21.420 ; DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst|inst                                                       ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 1.000        ; -2.991     ; 19.465     ;
; -21.406 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 1.128      ; 23.070     ;
; -21.406 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 1.128      ; 23.070     ;
; -21.406 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 1.128      ; 23.070     ;
; -21.406 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 1.128      ; 23.070     ;
; -21.406 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 1.128      ; 23.070     ;
; -21.406 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 1.128      ; 23.070     ;
; -21.406 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 1.128      ; 23.070     ;
; -21.406 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 1.128      ; 23.070     ;
; -21.406 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 1.128      ; 23.070     ;
; -21.403 ; DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst|inst20                                                     ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 1.000        ; -2.991     ; 19.448     ;
; -21.393 ; DATAPATH:inst2|BANK_REG:inst1|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst|inst5                                                      ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 1.000        ; -2.925     ; 19.504     ;
; -21.384 ; DATAPATH:inst2|BANK_REG:inst1|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst|inst20                                                     ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 1.000        ; -2.922     ; 19.498     ;
; -21.376 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst16                                                   ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 1.000        ; -3.165     ; 19.247     ;
; -21.282 ; DATAPATH:inst2|BANK_REG:inst1|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst|inst8                                                      ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 1.000        ; -2.925     ; 19.393     ;
; -21.246 ; DATAPATH:inst2|BANK_REG:inst1|TOS:inst7|REGISTER32bit:inst|REGISTER8bit:inst|inst5                                                     ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 1.000        ; -2.896     ; 19.386     ;
; -21.214 ; DATAPATH:inst2|BANK_REG:inst1|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst|inst12                                                     ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 1.000        ; -2.925     ; 19.325     ;
; -21.202 ; DATAPATH:inst2|BANK_REG:inst1|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst|inst8                                                     ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 1.000        ; -2.825     ; 19.413     ;
; -21.180 ; DATAPATH:inst2|BANK_REG:inst1|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst|inst16                                                     ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 1.000        ; -2.922     ; 19.294     ;
; -21.164 ; DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst|inst8                                                      ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 1.000        ; -2.991     ; 19.209     ;
; -21.141 ; DATAPATH:inst2|BANK_REG:inst1|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst|inst12                                                    ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 1.000        ; -2.825     ; 19.352     ;
; -21.061 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg0  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.061     ; 21.536     ;
; -21.061 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg1  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.061     ; 21.536     ;
; -21.061 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg2  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.061     ; 21.536     ;
; -21.061 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg3  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.061     ; 21.536     ;
; -21.061 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg4  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.061     ; 21.536     ;
; -21.061 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg5  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.061     ; 21.536     ;
; -21.061 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg6  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.061     ; 21.536     ;
; -21.061 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg7  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.061     ; 21.536     ;
; -21.061 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg8  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.061     ; 21.536     ;
; -21.051 ; DATAPATH:inst2|BANK_REG:inst1|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst|inst16                                                    ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 1.000        ; -2.826     ; 19.261     ;
; -21.040 ; DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst|inst5                                                      ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 1.000        ; -2.991     ; 19.085     ;
; -20.975 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst|REGISTER8bit:inst|inst5                                                     ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.027     ; 20.984     ;
; -20.932 ; DATAPATH:inst2|BANK_REG:inst1|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst|inst20                                                    ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 1.000        ; -2.825     ; 19.143     ;
; -20.897 ; DATAPATH:inst2|BANK_REG:inst1|LV:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst12                                                    ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 1.000        ; -3.044     ; 18.889     ;
; -20.897 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 1.130      ; 22.563     ;
; -20.897 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 1.130      ; 22.563     ;
; -20.897 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 1.130      ; 22.563     ;
; -20.897 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 1.130      ; 22.563     ;
; -20.897 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 1.130      ; 22.563     ;
; -20.897 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 1.130      ; 22.563     ;
; -20.897 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 1.130      ; 22.563     ;
; -20.897 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 1.130      ; 22.563     ;
; -20.897 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 1.130      ; 22.563     ;
; -20.804 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                     ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 1.000        ; -1.977     ; 19.863     ;
; -20.783 ; DATAPATH:inst2|BANK_REG:inst1|TOS:inst7|REGISTER32bit:inst|REGISTER8bit:inst|inst12                                                    ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 1.000        ; -2.896     ; 18.923     ;
; -20.763 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst|REGISTER8bit:inst|inst8                                                     ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.026     ; 20.773     ;
; -20.709 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst24                                                   ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 1.000        ; -3.165     ; 18.580     ;
; -20.670 ; DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst|inst12                                                     ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 1.000        ; -2.991     ; 18.715     ;
; -20.656 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst28                                                   ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 1.000        ; -3.164     ; 18.528     ;
; -20.623 ; DATAPATH:inst2|BANK_REG:inst1|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst|inst24                                                     ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 1.000        ; -2.922     ; 18.737     ;
; -20.622 ; DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst8                                                      ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 1.000        ; -2.755     ; 18.903     ;
; -20.610 ; DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst                                                       ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 1.000        ; -2.760     ; 18.886     ;
; -20.581 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                     ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 1.000        ; -1.972     ; 19.645     ;
; -20.554 ; DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst|inst24                                                     ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 1.000        ; -2.990     ; 18.600     ;
; -20.545 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst8                                                    ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 1.000        ; -1.977     ; 19.604     ;
; -20.530 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.130      ; 22.196     ;
; -20.530 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.130      ; 22.196     ;
; -20.530 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.130      ; 22.196     ;
+---------+----------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK'                                                                                                                                                                                                                                                                                    ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                              ; To Node                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.334 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst8                                                    ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 5.997      ; 3.929      ;
; -2.234 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst8                                                    ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 5.835      ; 3.867      ;
; -2.156 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst1|inst20                                                   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 5.835      ; 3.945      ;
; -2.077 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst                                                     ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst    ; CLOCK        ; CLOCK       ; 0.000        ; 5.994      ; 4.183      ;
; -2.024 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst12                                                   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 5.997      ; 4.239      ;
; -2.020 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst1|inst28                                                   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 5.838      ; 4.084      ;
; -2.005 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg0 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; -0.500       ; 6.961      ; 4.722      ;
; -2.005 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg1 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; -0.500       ; 6.961      ; 4.722      ;
; -2.005 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg2 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; -0.500       ; 6.961      ; 4.722      ;
; -2.005 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg3 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; -0.500       ; 6.961      ; 4.722      ;
; -2.005 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg4 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; -0.500       ; 6.961      ; 4.722      ;
; -2.005 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg5 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; -0.500       ; 6.961      ; 4.722      ;
; -2.005 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg6 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; -0.500       ; 6.961      ; 4.722      ;
; -2.005 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg7 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; -0.500       ; 6.961      ; 4.722      ;
; -2.005 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg8 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; -0.500       ; 6.961      ; 4.722      ;
; -1.969 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst2|inst28                                                   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 5.837      ; 4.134      ;
; -1.949 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst                                                     ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 6.003      ; 4.320      ;
; -1.939 ; DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst3|inst8                                                     ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 4.266      ; 2.593      ;
; -1.878 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst                                                     ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 5.835      ; 4.223      ;
; -1.852 ; DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst1|inst24                                                    ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 4.270      ; 2.684      ;
; -1.839 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst|REGISTER8bit:inst|inst28                                                    ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst28 ; CLOCK        ; CLOCK       ; 0.000        ; 6.001      ; 4.428      ;
; -1.831 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst1|inst24                                                   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 5.840      ; 4.275      ;
; -1.800 ; DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst3|inst5                                                     ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 4.266      ; 2.732      ;
; -1.767 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst16                                                   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; 0.000        ; 6.004      ; 4.503      ;
; -1.751 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst16                                                   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 6.004      ; 4.519      ;
; -1.749 ; DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst8                                                      ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 4.266      ; 2.783      ;
; -1.743 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5                                                    ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 5.996      ; 4.519      ;
; -1.739 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst                                                     ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 5.996      ; 4.523      ;
; -1.694 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst|REGISTER8bit:inst|inst28                                                    ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; 0.000        ; 5.995      ; 4.567      ;
; -1.676 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst2|inst28                                                   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 5.835      ; 4.425      ;
; -1.640 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst1|inst12                                                   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 5.840      ; 4.466      ;
; -1.626 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst2|inst5                                                    ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 5.836      ; 4.476      ;
; -1.579 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst|REGISTER8bit:inst|inst28                                                    ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst28 ; CLOCK        ; CLOCK       ; 0.000        ; 6.002      ; 4.689      ;
; -1.501 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst2|inst28                                                   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 5.836      ; 4.601      ;
; -1.469 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst16                                                   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 6.003      ; 4.800      ;
; -1.410 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst                                                     ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 5.834      ; 4.690      ;
; -1.407 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5                                                    ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst    ; CLOCK        ; CLOCK       ; 0.000        ; 5.994      ; 4.853      ;
; -1.401 ; DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst1|inst28                                                    ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 4.268      ; 3.133      ;
; -1.399 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst20                                                   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 6.004      ; 4.871      ;
; -1.371 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst12                                                   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; 0.000        ; 6.004      ; 4.899      ;
; -1.357 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst2|inst28                                                   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst28 ; CLOCK        ; CLOCK       ; 0.000        ; 5.828      ; 4.737      ;
; -1.355 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst12                                                   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 6.004      ; 4.915      ;
; -1.328 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst1|inst28                                                   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 5.835      ; 4.773      ;
; -1.314 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst24                                                   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 5.838      ; 4.790      ;
; -1.311 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst20                                                   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 6.003      ; 4.958      ;
; -1.282 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst1|inst24                                                   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 5.843      ; 4.827      ;
; -1.282 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst3|inst5                                                   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 6.006      ; 4.990      ;
; -1.279 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5                                                    ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 6.003      ; 4.990      ;
; -1.257 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst2|inst24                                                   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 5.835      ; 4.844      ;
; -1.242 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg0 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; -0.500       ; 6.970      ; 5.494      ;
; -1.242 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg0 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; -0.500       ; 6.961      ; 5.485      ;
; -1.242 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg1 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; -0.500       ; 6.970      ; 5.494      ;
; -1.242 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg2 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; -0.500       ; 6.970      ; 5.494      ;
; -1.242 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg3 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; -0.500       ; 6.970      ; 5.494      ;
; -1.242 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg4 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; -0.500       ; 6.970      ; 5.494      ;
; -1.242 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg5 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; -0.500       ; 6.970      ; 5.494      ;
; -1.242 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg6 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; -0.500       ; 6.970      ; 5.494      ;
; -1.242 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg7 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; -0.500       ; 6.970      ; 5.494      ;
; -1.242 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg8 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; -0.500       ; 6.970      ; 5.494      ;
; -1.242 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg1 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; -0.500       ; 6.961      ; 5.485      ;
; -1.242 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg2 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; -0.500       ; 6.961      ; 5.485      ;
; -1.242 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg3 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; -0.500       ; 6.961      ; 5.485      ;
; -1.242 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg4 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; -0.500       ; 6.961      ; 5.485      ;
; -1.242 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg5 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; -0.500       ; 6.961      ; 5.485      ;
; -1.242 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg6 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; -0.500       ; 6.961      ; 5.485      ;
; -1.242 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg7 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; -0.500       ; 6.961      ; 5.485      ;
; -1.242 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg8 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; -0.500       ; 6.961      ; 5.485      ;
; -1.241 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst|REGISTER8bit:inst|inst12                                                    ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 5.995      ; 5.020      ;
; -1.240 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg0 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst   ; CLOCK        ; CLOCK       ; -0.500       ; 6.968      ; 5.494      ;
; -1.240 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg1 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst   ; CLOCK        ; CLOCK       ; -0.500       ; 6.968      ; 5.494      ;
; -1.240 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg2 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst   ; CLOCK        ; CLOCK       ; -0.500       ; 6.968      ; 5.494      ;
; -1.240 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg3 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst   ; CLOCK        ; CLOCK       ; -0.500       ; 6.968      ; 5.494      ;
; -1.240 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg4 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst   ; CLOCK        ; CLOCK       ; -0.500       ; 6.968      ; 5.494      ;
; -1.240 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg5 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst   ; CLOCK        ; CLOCK       ; -0.500       ; 6.968      ; 5.494      ;
; -1.240 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg6 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst   ; CLOCK        ; CLOCK       ; -0.500       ; 6.968      ; 5.494      ;
; -1.240 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg7 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst   ; CLOCK        ; CLOCK       ; -0.500       ; 6.968      ; 5.494      ;
; -1.240 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg8 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst   ; CLOCK        ; CLOCK       ; -0.500       ; 6.968      ; 5.494      ;
; -1.238 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst5                                                    ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 5.842      ; 4.870      ;
; -1.236 ; DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst12                                                     ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 4.261      ; 3.291      ;
; -1.231 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst24                                                   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 6.003      ; 5.038      ;
; -1.230 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                                                                         ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst5 ; CLOCK        ; CLOCK       ; -0.500       ; 3.239      ; 1.775      ;
; -1.200 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg0 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 6.961      ; 5.527      ;
; -1.200 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg1 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 6.961      ; 5.527      ;
; -1.200 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg2 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 6.961      ; 5.527      ;
; -1.200 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg3 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 6.961      ; 5.527      ;
; -1.200 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg4 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 6.961      ; 5.527      ;
; -1.200 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg5 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 6.961      ; 5.527      ;
; -1.200 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg6 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 6.961      ; 5.527      ;
; -1.200 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg7 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 6.961      ; 5.527      ;
; -1.200 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg8 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 6.961      ; 5.527      ;
; -1.185 ; DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst2|inst20                                                    ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 4.264      ; 3.345      ;
; -1.185 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst|REGISTER8bit:inst|inst28                                                    ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 6.002      ; 5.083      ;
; -1.179 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst1|inst8                                                    ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 5.835      ; 4.922      ;
; -1.160 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst2|inst16                                                   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 5.835      ; 4.941      ;
; -1.156 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg0 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 6.967      ; 5.577      ;
; -1.156 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg1 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 6.967      ; 5.577      ;
; -1.156 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg2 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 6.967      ; 5.577      ;
; -1.156 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg3 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 6.967      ; 5.577      ;
; -1.156 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg4 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 6.967      ; 5.577      ;
; -1.156 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg5 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 6.967      ; 5.577      ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK'                                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg8  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK ; Rise       ; CLOCK                                                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst3                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst3                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst4[0]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst4[0]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst4[1]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst4[1]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst4[2]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst4[2]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst4[3]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst4[3]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst4[4]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst4[4]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst4[5]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst4[5]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst4[6]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst4[6]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst4[7]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst4[7]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATAPATH:inst2|BANK_REG:inst1|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATAPATH:inst2|BANK_REG:inst1|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATAPATH:inst2|BANK_REG:inst1|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst12                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATAPATH:inst2|BANK_REG:inst1|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst12                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATAPATH:inst2|BANK_REG:inst1|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst16                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; 1.726  ; 1.726  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; 0.782  ; 0.782  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; 0.830  ; 0.830  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; 1.179  ; 1.179  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; 1.194  ; 1.194  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; 1.205  ; 1.205  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; 0.762  ; 0.762  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; 1.726  ; 1.726  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; 1.182  ; 1.182  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; 0.895  ; 0.895  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; 0.793  ; 0.793  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; 0.539  ; 0.539  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; 0.590  ; 0.590  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; 0.660  ; 0.660  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; 1.147  ; 1.147  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; 0.907  ; 0.907  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; 1.031  ; 1.031  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; 0.817  ; 0.817  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; 0.928  ; 0.928  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; 1.052  ; 1.052  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; 1.088  ; 1.088  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; 1.129  ; 1.129  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; 0.988  ; 0.988  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; 0.542  ; 0.542  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; 0.828  ; 0.828  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; 0.999  ; 0.999  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; 1.067  ; 1.067  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; 0.772  ; 0.772  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; 0.811  ; 0.811  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; 1.262  ; 1.262  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; 1.065  ; 1.065  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; 1.197  ; 1.197  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; 1.118  ; 1.118  ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]   ; CLOCK      ; 3.645  ; 3.645  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0]  ; CLOCK      ; -0.276 ; -0.276 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1]  ; CLOCK      ; 2.897  ; 2.897  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2]  ; CLOCK      ; 3.027  ; 3.027  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3]  ; CLOCK      ; 3.250  ; 3.250  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4]  ; CLOCK      ; 3.645  ; 3.645  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5]  ; CLOCK      ; 3.342  ; 3.342  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6]  ; CLOCK      ; 3.620  ; 3.620  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7]  ; CLOCK      ; 2.762  ; 2.762  ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; -0.309 ; -0.309 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; -0.552 ; -0.552 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; -0.600 ; -0.600 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; -0.949 ; -0.949 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; -0.964 ; -0.964 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; -0.975 ; -0.975 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; -0.532 ; -0.532 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; -1.496 ; -1.496 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; -0.952 ; -0.952 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; -0.665 ; -0.665 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; -0.563 ; -0.563 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; -0.309 ; -0.309 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; -0.360 ; -0.360 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; -0.430 ; -0.430 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; -0.917 ; -0.917 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; -0.677 ; -0.677 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; -0.801 ; -0.801 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; -0.587 ; -0.587 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; -0.698 ; -0.698 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; -0.822 ; -0.822 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; -0.858 ; -0.858 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; -0.899 ; -0.899 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; -0.758 ; -0.758 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; -0.312 ; -0.312 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; -0.598 ; -0.598 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; -0.769 ; -0.769 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; -0.837 ; -0.837 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; -0.542 ; -0.542 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; -0.581 ; -0.581 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; -1.032 ; -1.032 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; -0.835 ; -0.835 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; -0.967 ; -0.967 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; -0.888 ; -0.888 ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]   ; CLOCK      ; 1.218  ; 1.218  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0]  ; CLOCK      ; 1.218  ; 1.218  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1]  ; CLOCK      ; -2.666 ; -2.666 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2]  ; CLOCK      ; -2.796 ; -2.796 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3]  ; CLOCK      ; -3.019 ; -3.019 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4]  ; CLOCK      ; -2.986 ; -2.986 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5]  ; CLOCK      ; -2.864 ; -2.864 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6]  ; CLOCK      ; -3.233 ; -3.233 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7]  ; CLOCK      ; -2.525 ; -2.525 ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_ADDR[*]      ; CLOCK      ; 15.503 ; 15.503 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 14.766 ; 14.766 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 14.684 ; 14.684 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 14.475 ; 14.475 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 14.686 ; 14.686 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 14.721 ; 14.721 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 13.698 ; 13.698 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 14.456 ; 14.456 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 14.746 ; 14.746 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 14.505 ; 14.505 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 14.851 ; 14.851 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 14.597 ; 14.597 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 15.357 ; 15.357 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 14.265 ; 14.265 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 14.499 ; 14.499 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 14.556 ; 14.556 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 14.718 ; 14.718 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 14.745 ; 14.745 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 14.464 ; 14.464 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 14.786 ; 14.786 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 14.035 ; 14.035 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 14.035 ; 14.035 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 14.664 ; 14.664 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 14.562 ; 14.562 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 15.018 ; 15.018 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 14.502 ; 14.502 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 14.816 ; 14.816 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 15.503 ; 15.503 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 14.762 ; 14.762 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 14.474 ; 14.474 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 14.012 ; 14.012 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 14.019 ; 14.019 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 14.649 ; 14.649 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 11.691 ; 11.691 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 10.271 ; 10.271 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 10.235 ; 10.235 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 10.405 ; 10.405 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 11.048 ; 11.048 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 11.507 ; 11.507 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 10.697 ; 10.697 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 10.320 ; 10.320 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 10.665 ; 10.665 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 10.215 ; 10.215 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 11.357 ; 11.357 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 10.992 ; 10.992 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 11.547 ; 11.547 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 10.901 ; 10.901 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 10.664 ; 10.664 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 10.979 ; 10.979 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 10.913 ; 10.913 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 10.667 ; 10.667 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 10.894 ; 10.894 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 10.639 ; 10.639 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 10.122 ; 10.122 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 11.449 ; 11.449 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 11.691 ; 11.691 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 10.560 ; 10.560 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 11.125 ; 11.125 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 10.424 ; 10.424 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 10.933 ; 10.933 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 11.419 ; 11.419 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 10.835 ; 10.835 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 11.122 ; 11.122 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 10.511 ; 10.511 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 11.503 ; 11.503 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 10.611 ; 10.611 ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 6.072  ; 6.072  ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 9.045  ; 9.045  ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 8.837  ; 8.837  ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 8.816  ; 8.816  ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 8.759  ; 8.759  ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 8.382  ; 8.382  ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 8.754  ; 8.754  ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 9.045  ; 9.045  ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 8.899  ; 8.899  ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 8.850  ; 8.850  ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 9.276  ; 9.276  ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 7.508  ; 7.508  ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 7.493  ; 7.493  ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 7.447  ; 7.447  ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 7.913  ; 7.913  ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 7.466  ; 7.466  ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 7.232  ; 7.232  ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 7.880  ; 7.880  ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 7.497  ; 7.497  ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 9.276  ; 9.276  ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 10.984 ; 10.984 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 10.696 ; 10.696 ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 10.308 ; 10.308 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 10.742 ; 10.742 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 10.798 ; 10.798 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 10.479 ; 10.479 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 10.467 ; 10.467 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 9.963  ; 9.963  ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 10.465 ; 10.465 ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 10.799 ; 10.799 ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 10.823 ; 10.823 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 10.509 ; 10.509 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 10.827 ; 10.827 ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 10.633 ; 10.633 ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 10.497 ; 10.497 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 10.532 ; 10.532 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 10.301 ; 10.301 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 9.981  ; 9.981  ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 10.697 ; 10.697 ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 10.947 ; 10.947 ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 9.990  ; 9.990  ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 10.889 ; 10.889 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 10.801 ; 10.801 ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 10.460 ; 10.460 ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 10.890 ; 10.890 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 10.738 ; 10.738 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 10.742 ; 10.742 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 10.689 ; 10.689 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 10.955 ; 10.955 ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 10.984 ; 10.984 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 10.496 ; 10.496 ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 10.619 ; 10.619 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 10.671 ; 10.671 ; Rise       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 11.041 ; 11.041 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 9.907  ; 9.907  ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 10.402 ; 10.402 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 10.363 ; 10.363 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 10.416 ; 10.416 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 11.041 ; 11.041 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 10.954 ; 10.954 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 10.867 ; 10.867 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 10.642 ; 10.642 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 10.591 ; 10.591 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 10.318 ; 10.318 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 10.246 ; 10.246 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 10.286 ; 10.286 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 10.126 ; 10.126 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 9.805  ; 9.805  ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 9.995  ; 9.995  ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 9.900  ; 9.900  ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 10.545 ; 10.545 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 10.655 ; 10.655 ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 10.347 ; 10.347 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 10.092 ; 10.092 ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 10.564 ; 10.564 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 9.913  ; 9.913  ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 10.174 ; 10.174 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 10.543 ; 10.543 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 10.244 ; 10.244 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 9.926  ; 9.926  ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 10.561 ; 10.561 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 10.574 ; 10.574 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 10.135 ; 10.135 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 10.337 ; 10.337 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 10.609 ; 10.609 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 10.383 ; 10.383 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 10.369 ; 10.369 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 10.372 ; 10.372 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 10.556 ; 10.556 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 10.891 ; 10.891 ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 12.313 ; 12.313 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 11.747 ; 11.747 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 11.732 ; 11.732 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 11.685 ; 11.685 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 12.152 ; 12.152 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 11.703 ; 11.703 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 11.472 ; 11.472 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 12.118 ; 12.118 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 11.736 ; 11.736 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 12.313 ; 12.313 ; Fall       ; CLOCK           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                       ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_ADDR[*]      ; CLOCK      ; 13.698 ; 13.698 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 14.766 ; 14.766 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 14.684 ; 14.684 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 14.475 ; 14.475 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 14.686 ; 14.686 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 14.721 ; 14.721 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 13.698 ; 13.698 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 14.456 ; 14.456 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 14.746 ; 14.746 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 14.505 ; 14.505 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 14.851 ; 14.851 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 14.597 ; 14.597 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 15.357 ; 15.357 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 14.265 ; 14.265 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 14.499 ; 14.499 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 14.556 ; 14.556 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 14.718 ; 14.718 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 14.745 ; 14.745 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 14.464 ; 14.464 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 14.786 ; 14.786 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 14.035 ; 14.035 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 14.035 ; 14.035 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 14.664 ; 14.664 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 14.562 ; 14.562 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 15.018 ; 15.018 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 14.502 ; 14.502 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 14.816 ; 14.816 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 15.503 ; 15.503 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 14.762 ; 14.762 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 14.474 ; 14.474 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 14.012 ; 14.012 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 14.019 ; 14.019 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 14.649 ; 14.649 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 10.122 ; 10.122 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 10.271 ; 10.271 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 10.235 ; 10.235 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 10.405 ; 10.405 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 11.048 ; 11.048 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 11.507 ; 11.507 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 10.697 ; 10.697 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 10.320 ; 10.320 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 10.665 ; 10.665 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 10.215 ; 10.215 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 11.357 ; 11.357 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 10.992 ; 10.992 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 11.547 ; 11.547 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 10.901 ; 10.901 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 10.664 ; 10.664 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 10.979 ; 10.979 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 10.913 ; 10.913 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 10.667 ; 10.667 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 10.894 ; 10.894 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 10.639 ; 10.639 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 10.122 ; 10.122 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 11.449 ; 11.449 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 11.691 ; 11.691 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 10.560 ; 10.560 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 11.125 ; 11.125 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 10.424 ; 10.424 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 10.933 ; 10.933 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 11.419 ; 11.419 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 10.835 ; 10.835 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 11.122 ; 11.122 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 10.511 ; 10.511 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 11.503 ; 11.503 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 10.611 ; 10.611 ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 6.072  ; 6.072  ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 8.382  ; 8.382  ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 8.837  ; 8.837  ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 8.816  ; 8.816  ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 8.759  ; 8.759  ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 8.382  ; 8.382  ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 8.754  ; 8.754  ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 9.045  ; 9.045  ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 8.899  ; 8.899  ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 8.850  ; 8.850  ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 7.232  ; 7.232  ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 7.508  ; 7.508  ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 7.493  ; 7.493  ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 7.447  ; 7.447  ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 7.913  ; 7.913  ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 7.466  ; 7.466  ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 7.232  ; 7.232  ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 7.880  ; 7.880  ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 7.497  ; 7.497  ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 9.259  ; 9.259  ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 9.963  ; 9.963  ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 10.696 ; 10.696 ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 10.308 ; 10.308 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 10.742 ; 10.742 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 10.798 ; 10.798 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 10.479 ; 10.479 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 10.467 ; 10.467 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 9.963  ; 9.963  ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 10.465 ; 10.465 ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 10.799 ; 10.799 ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 10.823 ; 10.823 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 10.509 ; 10.509 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 10.827 ; 10.827 ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 10.633 ; 10.633 ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 10.497 ; 10.497 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 10.532 ; 10.532 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 10.301 ; 10.301 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 9.981  ; 9.981  ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 10.697 ; 10.697 ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 10.947 ; 10.947 ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 9.990  ; 9.990  ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 10.889 ; 10.889 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 10.801 ; 10.801 ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 10.460 ; 10.460 ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 10.890 ; 10.890 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 10.738 ; 10.738 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 10.742 ; 10.742 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 10.689 ; 10.689 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 10.955 ; 10.955 ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 10.984 ; 10.984 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 10.496 ; 10.496 ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 10.619 ; 10.619 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 10.671 ; 10.671 ; Rise       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 9.805  ; 9.805  ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 9.907  ; 9.907  ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 10.402 ; 10.402 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 10.363 ; 10.363 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 10.416 ; 10.416 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 11.041 ; 11.041 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 10.954 ; 10.954 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 10.867 ; 10.867 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 10.642 ; 10.642 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 10.591 ; 10.591 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 10.318 ; 10.318 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 10.246 ; 10.246 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 10.286 ; 10.286 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 10.126 ; 10.126 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 9.805  ; 9.805  ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 9.995  ; 9.995  ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 9.900  ; 9.900  ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 10.545 ; 10.545 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 10.655 ; 10.655 ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 10.347 ; 10.347 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 10.092 ; 10.092 ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 10.564 ; 10.564 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 9.913  ; 9.913  ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 10.174 ; 10.174 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 10.543 ; 10.543 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 10.244 ; 10.244 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 9.926  ; 9.926  ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 10.561 ; 10.561 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 10.574 ; 10.574 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 10.135 ; 10.135 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 10.337 ; 10.337 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 10.609 ; 10.609 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 10.383 ; 10.383 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 10.369 ; 10.369 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 10.372 ; 10.372 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 10.556 ; 10.556 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 10.891 ; 10.891 ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 11.049 ; 11.049 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 11.287 ; 11.287 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 11.266 ; 11.266 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 11.212 ; 11.212 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 11.682 ; 11.682 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 11.262 ; 11.262 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 11.049 ; 11.049 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 11.645 ; 11.645 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 11.263 ; 11.263 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 11.927 ; 11.927 ; Fall       ; CLOCK           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+---------------------------------+
; Fast Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; CLOCK ; -10.528 ; -1892.544     ;
+-------+---------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLOCK ; -1.276 ; -44.205       ;
+-------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLOCK ; -1.423 ; -420.836              ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK'                                                                                                                                                                                                                                                                                     ;
+---------+----------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                                              ; To Node                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -10.528 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg0  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.067     ; 10.993     ;
; -10.528 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg1  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.067     ; 10.993     ;
; -10.528 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg2  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.067     ; 10.993     ;
; -10.528 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg3  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.067     ; 10.993     ;
; -10.528 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg4  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.067     ; 10.993     ;
; -10.528 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg5  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.067     ; 10.993     ;
; -10.528 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg6  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.067     ; 10.993     ;
; -10.528 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg7  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.067     ; 10.993     ;
; -10.528 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg8  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.067     ; 10.993     ;
; -9.994  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg0 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.065     ; 10.461     ;
; -9.994  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg1 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.065     ; 10.461     ;
; -9.994  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg2 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.065     ; 10.461     ;
; -9.994  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg3 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.065     ; 10.461     ;
; -9.994  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg4 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.065     ; 10.461     ;
; -9.994  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg5 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.065     ; 10.461     ;
; -9.994  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg6 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.065     ; 10.461     ;
; -9.994  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg7 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.065     ; 10.461     ;
; -9.994  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg8 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.065     ; 10.461     ;
; -9.537  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.523      ; 10.592     ;
; -9.537  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.523      ; 10.592     ;
; -9.537  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.523      ; 10.592     ;
; -9.537  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.523      ; 10.592     ;
; -9.537  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.523      ; 10.592     ;
; -9.537  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.523      ; 10.592     ;
; -9.537  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.523      ; 10.592     ;
; -9.537  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.523      ; 10.592     ;
; -9.537  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.523      ; 10.592     ;
; -9.442  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.528      ; 10.502     ;
; -9.442  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.528      ; 10.502     ;
; -9.442  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.528      ; 10.502     ;
; -9.442  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.528      ; 10.502     ;
; -9.442  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.528      ; 10.502     ;
; -9.442  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.528      ; 10.502     ;
; -9.442  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.528      ; 10.502     ;
; -9.442  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.528      ; 10.502     ;
; -9.442  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.528      ; 10.502     ;
; -9.386  ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                     ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.572     ; 8.846      ;
; -9.344  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg0  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.064     ; 9.812      ;
; -9.344  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg1  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.064     ; 9.812      ;
; -9.344  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg2  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.064     ; 9.812      ;
; -9.344  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg3  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.064     ; 9.812      ;
; -9.344  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg4  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.064     ; 9.812      ;
; -9.344  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg5  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.064     ; 9.812      ;
; -9.344  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg6  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.064     ; 9.812      ;
; -9.344  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg7  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.064     ; 9.812      ;
; -9.344  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg8  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.064     ; 9.812      ;
; -9.280  ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst8                                                    ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.572     ; 8.740      ;
; -9.220  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.529      ; 10.281     ;
; -9.220  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.529      ; 10.281     ;
; -9.220  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.529      ; 10.281     ;
; -9.220  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.529      ; 10.281     ;
; -9.220  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.529      ; 10.281     ;
; -9.220  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.529      ; 10.281     ;
; -9.220  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.529      ; 10.281     ;
; -9.220  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.529      ; 10.281     ;
; -9.220  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.529      ; 10.281     ;
; -9.215  ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst5                                                    ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.570     ; 8.677      ;
; -9.105  ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst12                                                   ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.572     ; 8.565      ;
; -9.049  ; DATAPATH:inst2|BANK_REG:inst1|LV:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                      ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.514     ; 8.567      ;
; -9.042  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.529      ; 10.103     ;
; -9.042  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.529      ; 10.103     ;
; -9.042  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.529      ; 10.103     ;
; -9.042  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.529      ; 10.103     ;
; -9.042  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.529      ; 10.103     ;
; -9.042  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.529      ; 10.103     ;
; -9.042  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.529      ; 10.103     ;
; -9.042  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.529      ; 10.103     ;
; -9.042  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.529      ; 10.103     ;
; -9.040  ; DATAPATH:inst2|BANK_REG:inst1|LV:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst5                                                     ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.514     ; 8.558      ;
; -9.003  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg0 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.525      ; 10.060     ;
; -9.003  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg1 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.525      ; 10.060     ;
; -9.003  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg2 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.525      ; 10.060     ;
; -9.003  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg3 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.525      ; 10.060     ;
; -9.003  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg4 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.525      ; 10.060     ;
; -9.003  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg5 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.525      ; 10.060     ;
; -9.003  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg6 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.525      ; 10.060     ;
; -9.003  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg7 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.525      ; 10.060     ;
; -9.003  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg8 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.525      ; 10.060     ;
; -8.949  ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst20                                                   ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.570     ; 8.411      ;
; -8.908  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg0 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.530      ; 9.970      ;
; -8.908  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg1 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.530      ; 9.970      ;
; -8.908  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg2 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.530      ; 9.970      ;
; -8.908  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg3 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.530      ; 9.970      ;
; -8.908  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg4 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.530      ; 9.970      ;
; -8.908  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg5 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.530      ; 9.970      ;
; -8.908  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg6 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.530      ; 9.970      ;
; -8.908  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg7 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.530      ; 9.970      ;
; -8.908  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg8 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.530      ; 9.970      ;
; -8.905  ; DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst5                                                      ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.388     ; 8.549      ;
; -8.901  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst28 ; CLOCK        ; CLOCK       ; 0.500        ; 0.525      ; 9.958      ;
; -8.901  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst28 ; CLOCK        ; CLOCK       ; 0.500        ; 0.525      ; 9.958      ;
; -8.901  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst28 ; CLOCK        ; CLOCK       ; 0.500        ; 0.525      ; 9.958      ;
; -8.901  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst28 ; CLOCK        ; CLOCK       ; 0.500        ; 0.525      ; 9.958      ;
; -8.901  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst28 ; CLOCK        ; CLOCK       ; 0.500        ; 0.525      ; 9.958      ;
; -8.901  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst28 ; CLOCK        ; CLOCK       ; 0.500        ; 0.525      ; 9.958      ;
; -8.901  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst28 ; CLOCK        ; CLOCK       ; 0.500        ; 0.525      ; 9.958      ;
; -8.901  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst28 ; CLOCK        ; CLOCK       ; 0.500        ; 0.525      ; 9.958      ;
; -8.901  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst28 ; CLOCK        ; CLOCK       ; 0.500        ; 0.525      ; 9.958      ;
; -8.868  ; DATAPATH:inst2|BANK_REG:inst1|TOS:inst7|REGISTER32bit:inst|REGISTER8bit:inst|inst8                                                     ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.421     ; 8.479      ;
; -8.868  ; DATAPATH:inst2|BANK_REG:inst1|LV:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst8                                                     ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.514     ; 8.386      ;
+---------+----------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK'                                                                                                                                                                                                                                   ;
+--------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                            ; To Node                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.276 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst8  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8    ; CLOCK        ; CLOCK       ; 0.000        ; 2.908      ; 1.784      ;
; -1.241 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 2.847      ; 1.758      ;
; -1.210 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst1|inst20 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 2.848      ; 1.790      ;
; -1.148 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 2.847      ; 1.851      ;
; -1.143 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst2|inst28 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 2.849      ; 1.858      ;
; -1.137 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst12 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8    ; CLOCK        ; CLOCK       ; 0.000        ; 2.908      ; 1.923      ;
; -1.129 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst1|inst28 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst    ; CLOCK        ; CLOCK       ; 0.000        ; 2.851      ; 1.874      ;
; -1.121 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst     ; CLOCK        ; CLOCK       ; 0.000        ; 2.907      ; 1.938      ;
; -1.116 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst5    ; CLOCK        ; CLOCK       ; 0.000        ; 2.914      ; 1.950      ;
; -1.068 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8    ; CLOCK        ; CLOCK       ; 0.000        ; 2.908      ; 1.992      ;
; -1.046 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst|REGISTER8bit:inst|inst28  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst28  ; CLOCK        ; CLOCK       ; 0.000        ; 2.912      ; 2.018      ;
; -1.040 ; DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst3|inst8   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 2.053      ; 1.165      ;
; -1.039 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst1|inst24 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 2.851      ; 1.964      ;
; -1.025 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst16 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12   ; CLOCK        ; CLOCK       ; 0.000        ; 2.915      ; 2.042      ;
; -1.024 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8    ; CLOCK        ; CLOCK       ; 0.000        ; 2.908      ; 2.036      ;
; -1.016 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst1|inst12 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 2.851      ; 1.987      ;
; -1.012 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst16 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst16   ; CLOCK        ; CLOCK       ; 0.000        ; 2.915      ; 2.055      ;
; -1.001 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst2|inst28 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst    ; CLOCK        ; CLOCK       ; 0.000        ; 2.847      ; 1.998      ;
; -0.989 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst2|inst5  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 2.848      ; 2.011      ;
; -0.979 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst|REGISTER8bit:inst|inst28  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst28  ; CLOCK        ; CLOCK       ; 0.000        ; 2.913      ; 2.086      ;
; -0.977 ; DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst1|inst24  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 2.057      ; 1.232      ;
; -0.958 ; DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst8    ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8    ; CLOCK        ; CLOCK       ; 0.000        ; 2.052      ; 1.246      ;
; -0.945 ; DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst3|inst5   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 2.053      ; 1.260      ;
; -0.944 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst|REGISTER8bit:inst|inst28  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst28   ; CLOCK        ; CLOCK       ; 0.000        ; 2.906      ; 2.114      ;
; -0.931 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst16 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 2.914      ; 2.135      ;
; -0.922 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst20 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst16   ; CLOCK        ; CLOCK       ; 0.000        ; 2.915      ; 2.145      ;
; -0.921 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 2.846      ; 2.077      ;
; -0.916 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst2|inst28 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 2.848      ; 2.084      ;
; -0.887 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst20 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 2.914      ; 2.179      ;
; -0.862 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst24 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst    ; CLOCK        ; CLOCK       ; 0.000        ; 2.851      ; 2.141      ;
; -0.862 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst     ; CLOCK        ; CLOCK       ; 0.000        ; 2.907      ; 2.197      ;
; -0.857 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst2|inst28 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst28  ; CLOCK        ; CLOCK       ; 0.000        ; 2.841      ; 2.136      ;
; -0.857 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst5    ; CLOCK        ; CLOCK       ; 0.000        ; 2.914      ; 2.209      ;
; -0.852 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst12 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12   ; CLOCK        ; CLOCK       ; 0.000        ; 2.915      ; 2.215      ;
; -0.845 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst1|inst28 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 2.848      ; 2.155      ;
; -0.839 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst12 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst16   ; CLOCK        ; CLOCK       ; 0.000        ; 2.915      ; 2.228      ;
; -0.830 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst24 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 2.914      ; 2.236      ;
; -0.827 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst1|inst24 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst    ; CLOCK        ; CLOCK       ; 0.000        ; 2.854      ; 2.179      ;
; -0.826 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 2.853      ; 2.179      ;
; -0.826 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst3|inst5 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst    ; CLOCK        ; CLOCK       ; 0.000        ; 2.917      ; 2.243      ;
; -0.818 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst1|inst8  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 2.848      ; 2.182      ;
; -0.812 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8    ; CLOCK        ; CLOCK       ; 0.000        ; 2.906      ; 2.246      ;
; -0.805 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst2|inst24 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst    ; CLOCK        ; CLOCK       ; 0.000        ; 2.847      ; 2.194      ;
; -0.800 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst|REGISTER8bit:inst|inst28  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 2.913      ; 2.265      ;
; -0.780 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst2|inst5  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst28  ; CLOCK        ; CLOCK       ; 0.000        ; 2.847      ; 2.219      ;
; -0.774 ; DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst1|inst28  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst    ; CLOCK        ; CLOCK       ; 0.000        ; 2.055      ; 1.433      ;
; -0.767 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst1|inst12 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 2.851      ; 2.236      ;
; -0.762 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst1|inst28 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst    ; CLOCK        ; CLOCK       ; 0.000        ; 2.849      ; 2.239      ;
; -0.753 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 2.848      ; 2.247      ;
; -0.748 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 2.846      ; 2.250      ;
; -0.746 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                       ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 1.945      ; 0.851      ;
; -0.741 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 2.848      ; 2.259      ;
; -0.737 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst2|inst   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 2.846      ; 2.261      ;
; -0.734 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 2.841      ; 2.259      ;
; -0.733 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst24 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst28  ; CLOCK        ; CLOCK       ; 0.000        ; 2.914      ; 2.333      ;
; -0.725 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                       ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst20 ; CLOCK        ; CLOCK       ; -0.500       ; 1.945      ; 0.872      ;
; -0.724 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst|REGISTER8bit:inst|inst28  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst    ; CLOCK        ; CLOCK       ; 0.000        ; 2.915      ; 2.343      ;
; -0.722 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst2|inst16 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst12  ; CLOCK        ; CLOCK       ; 0.000        ; 2.846      ; 2.276      ;
; -0.721 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst24 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 2.853      ; 2.284      ;
; -0.719 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst|REGISTER8bit:inst|inst28  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 2.912      ; 2.345      ;
; -0.718 ; DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst12   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8    ; CLOCK        ; CLOCK       ; 0.000        ; 2.047      ; 1.481      ;
; -0.714 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 2.914      ; 2.352      ;
; -0.698 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                       ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst   ; CLOCK        ; CLOCK       ; -0.500       ; 1.947      ; 0.901      ;
; -0.696 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                       ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 1.947      ; 0.903      ;
; -0.695 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                       ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst24 ; CLOCK        ; CLOCK       ; -0.500       ; 1.947      ; 0.904      ;
; -0.695 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                       ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst16 ; CLOCK        ; CLOCK       ; -0.500       ; 1.947      ; 0.904      ;
; -0.694 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst12 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 2.914      ; 2.372      ;
; -0.694 ; DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst2|inst20  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst12  ; CLOCK        ; CLOCK       ; 0.000        ; 2.050      ; 1.508      ;
; -0.688 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst3|inst5 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 2.916      ; 2.380      ;
; -0.686 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                       ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; -0.500       ; 1.945      ; 0.911      ;
; -0.684 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 2.846      ; 2.314      ;
; -0.684 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst1|inst16 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 2.848      ; 2.316      ;
; -0.681 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst2|inst5  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 2.847      ; 2.318      ;
; -0.678 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst|REGISTER8bit:inst|inst28  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst24   ; CLOCK        ; CLOCK       ; 0.000        ; 2.906      ; 2.380      ;
; -0.670 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst|inst8   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8    ; CLOCK        ; CLOCK       ; 0.000        ; 2.841      ; 2.323      ;
; -0.668 ; DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst3|inst5   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 2.052      ; 1.536      ;
; -0.667 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst    ; CLOCK        ; CLOCK       ; 0.000        ; 2.845      ; 2.330      ;
; -0.666 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst24 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst28  ; CLOCK        ; CLOCK       ; 0.000        ; 2.915      ; 2.401      ;
; -0.665 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst1|inst20 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst    ; CLOCK        ; CLOCK       ; 0.000        ; 2.851      ; 2.338      ;
; -0.661 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst8  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12   ; CLOCK        ; CLOCK       ; 0.000        ; 2.915      ; 2.406      ;
; -0.655 ; DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst2|inst20  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 2.052      ; 1.549      ;
; -0.648 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst8  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst16   ; CLOCK        ; CLOCK       ; 0.000        ; 2.915      ; 2.419      ;
; -0.646 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst3|inst5 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 2.914      ; 2.420      ;
; -0.644 ; DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst3|inst12  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 2.054      ; 1.562      ;
; -0.643 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst2|inst16 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 2.846      ; 2.355      ;
; -0.641 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst1|inst8  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 2.848      ; 2.359      ;
; -0.629 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                       ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst8  ; CLOCK        ; CLOCK       ; -0.500       ; 1.947      ; 0.970      ;
; -0.627 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                       ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst28 ; CLOCK        ; CLOCK       ; -0.500       ; 1.945      ; 0.970      ;
; -0.623 ; DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst16   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12   ; CLOCK        ; CLOCK       ; 0.000        ; 2.053      ; 1.582      ;
; -0.622 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst1|inst8  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 2.841      ; 2.371      ;
; -0.610 ; DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst16   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst16   ; CLOCK        ; CLOCK       ; 0.000        ; 2.053      ; 1.595      ;
; -0.603 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12   ; CLOCK        ; CLOCK       ; 0.000        ; 2.915      ; 2.464      ;
; -0.602 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst28 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst    ; CLOCK        ; CLOCK       ; 0.000        ; 2.846      ; 2.396      ;
; -0.599 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst24 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst28   ; CLOCK        ; CLOCK       ; 0.000        ; 2.908      ; 2.461      ;
; -0.591 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst16 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst12  ; CLOCK        ; CLOCK       ; 0.000        ; 2.908      ; 2.469      ;
; -0.590 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst8  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst5    ; CLOCK        ; CLOCK       ; 0.000        ; 2.914      ; 2.476      ;
; -0.590 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst16   ; CLOCK        ; CLOCK       ; 0.000        ; 2.915      ; 2.477      ;
; -0.582 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst3|inst5 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 2.917      ; 2.487      ;
; -0.577 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst16 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst20   ; CLOCK        ; CLOCK       ; 0.000        ; 2.913      ; 2.488      ;
; -0.577 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst28  ; CLOCK        ; CLOCK       ; 0.000        ; 2.914      ; 2.489      ;
+--------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK'                                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg8  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK ; Rise       ; CLOCK                                                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst3                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst3                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst4[0]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst4[0]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst4[1]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst4[1]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst4[2]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst4[2]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst4[3]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst4[3]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst4[4]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst4[4]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst4[5]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst4[5]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst4[6]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst4[6]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst4[7]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst4[7]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATAPATH:inst2|BANK_REG:inst1|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATAPATH:inst2|BANK_REG:inst1|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATAPATH:inst2|BANK_REG:inst1|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst12                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATAPATH:inst2|BANK_REG:inst1|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst12                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATAPATH:inst2|BANK_REG:inst1|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst16                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; 0.916  ; 0.916  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; 0.420  ; 0.420  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; 0.408  ; 0.408  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; 0.572  ; 0.572  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; 0.587  ; 0.587  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; 0.613  ; 0.613  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; 0.404  ; 0.404  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; 0.916  ; 0.916  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; 0.579  ; 0.579  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; 0.499  ; 0.499  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; 0.397  ; 0.397  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; 0.276  ; 0.276  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; 0.358  ; 0.358  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; 0.395  ; 0.395  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; 0.598  ; 0.598  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; 0.516  ; 0.516  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; 0.558  ; 0.558  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; 0.434  ; 0.434  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; 0.521  ; 0.521  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; 0.543  ; 0.543  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; 0.598  ; 0.598  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; 0.611  ; 0.611  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; 0.511  ; 0.511  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; 0.289  ; 0.289  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; 0.455  ; 0.455  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; 0.499  ; 0.499  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; 0.557  ; 0.557  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; 0.422  ; 0.422  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; 0.429  ; 0.429  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; 0.650  ; 0.650  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; 0.575  ; 0.575  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; 0.607  ; 0.607  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; 0.615  ; 0.615  ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]   ; CLOCK      ; 1.829  ; 1.829  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0]  ; CLOCK      ; -0.588 ; -0.588 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1]  ; CLOCK      ; 1.458  ; 1.458  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2]  ; CLOCK      ; 1.536  ; 1.536  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3]  ; CLOCK      ; 1.633  ; 1.633  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4]  ; CLOCK      ; 1.829  ; 1.829  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5]  ; CLOCK      ; 1.698  ; 1.698  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6]  ; CLOCK      ; 1.829  ; 1.829  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7]  ; CLOCK      ; 1.394  ; 1.394  ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; -0.156 ; -0.156 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; -0.300 ; -0.300 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; -0.288 ; -0.288 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; -0.452 ; -0.452 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; -0.467 ; -0.467 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; -0.493 ; -0.493 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; -0.284 ; -0.284 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; -0.796 ; -0.796 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; -0.459 ; -0.459 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; -0.379 ; -0.379 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; -0.277 ; -0.277 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; -0.156 ; -0.156 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; -0.238 ; -0.238 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; -0.275 ; -0.275 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; -0.478 ; -0.478 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; -0.396 ; -0.396 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; -0.438 ; -0.438 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; -0.314 ; -0.314 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; -0.401 ; -0.401 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; -0.423 ; -0.423 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; -0.478 ; -0.478 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; -0.491 ; -0.491 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; -0.391 ; -0.391 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; -0.169 ; -0.169 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; -0.335 ; -0.335 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; -0.379 ; -0.379 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; -0.437 ; -0.437 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; -0.302 ; -0.302 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; -0.309 ; -0.309 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; -0.530 ; -0.530 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; -0.455 ; -0.455 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; -0.487 ; -0.487 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; -0.495 ; -0.495 ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]   ; CLOCK      ; 1.072  ; 1.072  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0]  ; CLOCK      ; 1.072  ; 1.072  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1]  ; CLOCK      ; -1.336 ; -1.336 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2]  ; CLOCK      ; -1.414 ; -1.414 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3]  ; CLOCK      ; -1.511 ; -1.511 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4]  ; CLOCK      ; -1.491 ; -1.491 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5]  ; CLOCK      ; -1.465 ; -1.465 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6]  ; CLOCK      ; -1.611 ; -1.611 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7]  ; CLOCK      ; -1.268 ; -1.268 ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Clock to Output Times                                                             ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; DATA_MEM_ADDR[*]      ; CLOCK      ; 8.141 ; 8.141 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 7.892 ; 7.892 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 7.856 ; 7.856 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 7.735 ; 7.735 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 7.828 ; 7.828 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 7.851 ; 7.851 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 7.333 ; 7.333 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 7.732 ; 7.732 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 7.875 ; 7.875 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 7.757 ; 7.757 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 7.871 ; 7.871 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 7.752 ; 7.752 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 8.127 ; 8.127 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 7.582 ; 7.582 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 7.756 ; 7.756 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 7.752 ; 7.752 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 7.847 ; 7.847 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 7.872 ; 7.872 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 7.731 ; 7.731 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 7.906 ; 7.906 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 7.537 ; 7.537 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 7.535 ; 7.535 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 7.859 ; 7.859 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 7.805 ; 7.805 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 7.930 ; 7.930 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 7.761 ; 7.761 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 7.910 ; 7.910 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 8.141 ; 8.141 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 7.875 ; 7.875 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 7.742 ; 7.742 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 7.528 ; 7.528 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 7.524 ; 7.524 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 7.747 ; 7.747 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 6.376 ; 6.376 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 5.723 ; 5.723 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 5.692 ; 5.692 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 5.781 ; 5.781 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 6.147 ; 6.147 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 6.290 ; 6.290 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 5.857 ; 5.857 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 5.739 ; 5.739 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 5.826 ; 5.826 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 5.695 ; 5.695 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 6.231 ; 6.231 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 6.057 ; 6.057 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 6.298 ; 6.298 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 6.041 ; 6.041 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 5.839 ; 5.839 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 6.056 ; 6.056 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 6.008 ; 6.008 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 5.908 ; 5.908 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 6.005 ; 6.005 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 5.893 ; 5.893 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 5.616 ; 5.616 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 6.269 ; 6.269 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 6.376 ; 6.376 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 5.865 ; 5.865 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 6.104 ; 6.104 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 5.820 ; 5.820 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 5.966 ; 5.966 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 6.254 ; 6.254 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 5.902 ; 5.902 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 6.116 ; 6.116 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 5.823 ; 5.823 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 6.299 ; 6.299 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 5.828 ; 5.828 ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 3.614 ; 3.614 ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 5.102 ; 5.102 ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 4.947 ; 4.947 ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 4.969 ; 4.969 ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 4.957 ; 4.957 ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 4.773 ; 4.773 ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 4.999 ; 4.999 ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 5.102 ; 5.102 ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 4.992 ; 4.992 ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 4.957 ; 4.957 ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 5.038 ; 5.038 ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 4.276 ; 4.276 ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 4.261 ; 4.261 ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 4.309 ; 4.309 ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 4.492 ; 4.492 ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 4.237 ; 4.237 ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 4.208 ; 4.208 ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 4.466 ; 4.466 ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 4.333 ; 4.333 ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 5.038 ; 5.038 ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 6.043 ; 6.043 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 5.893 ; 5.893 ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 5.727 ; 5.727 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 5.927 ; 5.927 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 5.904 ; 5.904 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 5.803 ; 5.803 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 5.789 ; 5.789 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 5.545 ; 5.545 ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 5.786 ; 5.786 ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 5.985 ; 5.985 ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 5.881 ; 5.881 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 5.754 ; 5.754 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 5.917 ; 5.917 ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 5.798 ; 5.798 ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 5.781 ; 5.781 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 5.784 ; 5.784 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 5.698 ; 5.698 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 5.572 ; 5.572 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 5.912 ; 5.912 ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 6.014 ; 6.014 ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 5.549 ; 5.549 ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 5.911 ; 5.911 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 5.957 ; 5.957 ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 5.783 ; 5.783 ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 5.893 ; 5.893 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 5.832 ; 5.832 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 5.922 ; 5.922 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 5.899 ; 5.899 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 5.937 ; 5.937 ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 6.043 ; 6.043 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 5.814 ; 5.814 ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 5.783 ; 5.783 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 5.817 ; 5.817 ; Rise       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 6.500 ; 6.500 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 5.963 ; 5.963 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 6.167 ; 6.167 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 6.127 ; 6.127 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 6.173 ; 6.173 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 6.500 ; 6.500 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 6.488 ; 6.488 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 6.425 ; 6.425 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 5.976 ; 5.976 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 5.896 ; 5.896 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 5.774 ; 5.774 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 5.797 ; 5.797 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 5.755 ; 5.755 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 5.651 ; 5.651 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 5.557 ; 5.557 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 5.640 ; 5.640 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 5.586 ; 5.586 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 6.250 ; 6.250 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 6.350 ; 6.350 ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 6.219 ; 6.219 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 6.016 ; 6.016 ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 6.301 ; 6.301 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 6.036 ; 6.036 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 6.067 ; 6.067 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 6.312 ; 6.312 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 6.091 ; 6.091 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 5.971 ; 5.971 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 6.326 ; 6.326 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 6.284 ; 6.284 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 6.103 ; 6.103 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 6.181 ; 6.181 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 6.322 ; 6.322 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 6.165 ; 6.165 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 6.231 ; 6.231 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 6.209 ; 6.209 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 6.283 ; 6.283 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 6.460 ; 6.460 ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 7.030 ; 7.030 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 6.814 ; 6.814 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 6.800 ; 6.800 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 6.847 ; 6.847 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 7.030 ; 7.030 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 6.773 ; 6.773 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 6.747 ; 6.747 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 7.003 ; 7.003 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 6.871 ; 6.871 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 6.997 ; 6.997 ; Fall       ; CLOCK           ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; DATA_MEM_ADDR[*]      ; CLOCK      ; 7.333 ; 7.333 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 7.892 ; 7.892 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 7.856 ; 7.856 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 7.735 ; 7.735 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 7.828 ; 7.828 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 7.851 ; 7.851 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 7.333 ; 7.333 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 7.732 ; 7.732 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 7.875 ; 7.875 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 7.757 ; 7.757 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 7.871 ; 7.871 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 7.752 ; 7.752 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 8.127 ; 8.127 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 7.582 ; 7.582 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 7.756 ; 7.756 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 7.752 ; 7.752 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 7.847 ; 7.847 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 7.872 ; 7.872 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 7.731 ; 7.731 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 7.906 ; 7.906 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 7.537 ; 7.537 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 7.535 ; 7.535 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 7.859 ; 7.859 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 7.805 ; 7.805 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 7.930 ; 7.930 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 7.761 ; 7.761 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 7.910 ; 7.910 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 8.141 ; 8.141 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 7.875 ; 7.875 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 7.742 ; 7.742 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 7.528 ; 7.528 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 7.524 ; 7.524 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 7.747 ; 7.747 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 5.616 ; 5.616 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 5.723 ; 5.723 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 5.692 ; 5.692 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 5.781 ; 5.781 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 6.147 ; 6.147 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 6.290 ; 6.290 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 5.857 ; 5.857 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 5.739 ; 5.739 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 5.826 ; 5.826 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 5.695 ; 5.695 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 6.231 ; 6.231 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 6.057 ; 6.057 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 6.298 ; 6.298 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 6.041 ; 6.041 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 5.839 ; 5.839 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 6.056 ; 6.056 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 6.008 ; 6.008 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 5.908 ; 5.908 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 6.005 ; 6.005 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 5.893 ; 5.893 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 5.616 ; 5.616 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 6.269 ; 6.269 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 6.376 ; 6.376 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 5.865 ; 5.865 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 6.104 ; 6.104 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 5.820 ; 5.820 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 5.966 ; 5.966 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 6.254 ; 6.254 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 5.902 ; 5.902 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 6.116 ; 6.116 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 5.823 ; 5.823 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 6.299 ; 6.299 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 5.828 ; 5.828 ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 3.614 ; 3.614 ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 4.773 ; 4.773 ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 4.947 ; 4.947 ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 4.969 ; 4.969 ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 4.957 ; 4.957 ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 4.773 ; 4.773 ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 4.999 ; 4.999 ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 5.102 ; 5.102 ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 4.992 ; 4.992 ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 4.957 ; 4.957 ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 4.208 ; 4.208 ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 4.276 ; 4.276 ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 4.261 ; 4.261 ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 4.309 ; 4.309 ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 4.492 ; 4.492 ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 4.237 ; 4.237 ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 4.208 ; 4.208 ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 4.466 ; 4.466 ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 4.333 ; 4.333 ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 5.020 ; 5.020 ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 5.545 ; 5.545 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 5.893 ; 5.893 ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 5.727 ; 5.727 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 5.927 ; 5.927 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 5.904 ; 5.904 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 5.803 ; 5.803 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 5.789 ; 5.789 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 5.545 ; 5.545 ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 5.786 ; 5.786 ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 5.985 ; 5.985 ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 5.881 ; 5.881 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 5.754 ; 5.754 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 5.917 ; 5.917 ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 5.798 ; 5.798 ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 5.781 ; 5.781 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 5.784 ; 5.784 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 5.698 ; 5.698 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 5.572 ; 5.572 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 5.912 ; 5.912 ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 6.014 ; 6.014 ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 5.549 ; 5.549 ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 5.911 ; 5.911 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 5.957 ; 5.957 ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 5.783 ; 5.783 ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 5.893 ; 5.893 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 5.832 ; 5.832 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 5.922 ; 5.922 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 5.899 ; 5.899 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 5.937 ; 5.937 ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 6.043 ; 6.043 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 5.814 ; 5.814 ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 5.783 ; 5.783 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 5.817 ; 5.817 ; Rise       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 5.557 ; 5.557 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 5.963 ; 5.963 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 6.167 ; 6.167 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 6.127 ; 6.127 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 6.173 ; 6.173 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 6.500 ; 6.500 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 6.488 ; 6.488 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 6.425 ; 6.425 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 5.976 ; 5.976 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 5.896 ; 5.896 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 5.774 ; 5.774 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 5.797 ; 5.797 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 5.755 ; 5.755 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 5.651 ; 5.651 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 5.557 ; 5.557 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 5.640 ; 5.640 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 5.586 ; 5.586 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 6.250 ; 6.250 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 6.350 ; 6.350 ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 6.219 ; 6.219 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 6.016 ; 6.016 ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 6.301 ; 6.301 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 6.036 ; 6.036 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 6.067 ; 6.067 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 6.312 ; 6.312 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 6.091 ; 6.091 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 5.971 ; 5.971 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 6.326 ; 6.326 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 6.284 ; 6.284 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 6.103 ; 6.103 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 6.181 ; 6.181 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 6.322 ; 6.322 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 6.165 ; 6.165 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 6.231 ; 6.231 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 6.209 ; 6.209 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 6.283 ; 6.283 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 6.460 ; 6.460 ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 6.493 ; 6.493 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 6.538 ; 6.538 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 6.520 ; 6.520 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 6.566 ; 6.566 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 6.749 ; 6.749 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 6.501 ; 6.501 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 6.493 ; 6.493 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 6.725 ; 6.725 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 6.587 ; 6.587 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 6.859 ; 6.859 ; Fall       ; CLOCK           ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+------------------+-----------+---------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack ; -23.809   ; -2.334  ; N/A      ; N/A     ; -1.423              ;
;  CLOCK           ; -23.809   ; -2.334  ; N/A      ; N/A     ; -1.423              ;
; Design-wide TNS  ; -4233.919 ; -71.604 ; 0.0      ; 0.0     ; -420.836            ;
;  CLOCK           ; -4233.919 ; -71.604 ; N/A      ; N/A     ; -420.836            ;
+------------------+-----------+---------+----------+---------+---------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; 1.726  ; 1.726  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; 0.782  ; 0.782  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; 0.830  ; 0.830  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; 1.179  ; 1.179  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; 1.194  ; 1.194  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; 1.205  ; 1.205  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; 0.762  ; 0.762  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; 1.726  ; 1.726  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; 1.182  ; 1.182  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; 0.895  ; 0.895  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; 0.793  ; 0.793  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; 0.539  ; 0.539  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; 0.590  ; 0.590  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; 0.660  ; 0.660  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; 1.147  ; 1.147  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; 0.907  ; 0.907  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; 1.031  ; 1.031  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; 0.817  ; 0.817  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; 0.928  ; 0.928  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; 1.052  ; 1.052  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; 1.088  ; 1.088  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; 1.129  ; 1.129  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; 0.988  ; 0.988  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; 0.542  ; 0.542  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; 0.828  ; 0.828  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; 0.999  ; 0.999  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; 1.067  ; 1.067  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; 0.772  ; 0.772  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; 0.811  ; 0.811  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; 1.262  ; 1.262  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; 1.065  ; 1.065  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; 1.197  ; 1.197  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; 1.118  ; 1.118  ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]   ; CLOCK      ; 3.645  ; 3.645  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0]  ; CLOCK      ; -0.276 ; -0.276 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1]  ; CLOCK      ; 2.897  ; 2.897  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2]  ; CLOCK      ; 3.027  ; 3.027  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3]  ; CLOCK      ; 3.250  ; 3.250  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4]  ; CLOCK      ; 3.645  ; 3.645  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5]  ; CLOCK      ; 3.342  ; 3.342  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6]  ; CLOCK      ; 3.620  ; 3.620  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7]  ; CLOCK      ; 2.762  ; 2.762  ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; -0.156 ; -0.156 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; -0.300 ; -0.300 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; -0.288 ; -0.288 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; -0.452 ; -0.452 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; -0.467 ; -0.467 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; -0.493 ; -0.493 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; -0.284 ; -0.284 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; -0.796 ; -0.796 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; -0.459 ; -0.459 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; -0.379 ; -0.379 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; -0.277 ; -0.277 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; -0.156 ; -0.156 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; -0.238 ; -0.238 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; -0.275 ; -0.275 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; -0.478 ; -0.478 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; -0.396 ; -0.396 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; -0.438 ; -0.438 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; -0.314 ; -0.314 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; -0.401 ; -0.401 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; -0.423 ; -0.423 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; -0.478 ; -0.478 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; -0.491 ; -0.491 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; -0.391 ; -0.391 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; -0.169 ; -0.169 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; -0.335 ; -0.335 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; -0.379 ; -0.379 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; -0.437 ; -0.437 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; -0.302 ; -0.302 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; -0.309 ; -0.309 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; -0.530 ; -0.530 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; -0.455 ; -0.455 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; -0.487 ; -0.487 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; -0.495 ; -0.495 ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]   ; CLOCK      ; 1.218  ; 1.218  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0]  ; CLOCK      ; 1.218  ; 1.218  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1]  ; CLOCK      ; -1.336 ; -1.336 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2]  ; CLOCK      ; -1.414 ; -1.414 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3]  ; CLOCK      ; -1.511 ; -1.511 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4]  ; CLOCK      ; -1.491 ; -1.491 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5]  ; CLOCK      ; -1.465 ; -1.465 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6]  ; CLOCK      ; -1.611 ; -1.611 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7]  ; CLOCK      ; -1.268 ; -1.268 ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_ADDR[*]      ; CLOCK      ; 15.503 ; 15.503 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 14.766 ; 14.766 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 14.684 ; 14.684 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 14.475 ; 14.475 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 14.686 ; 14.686 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 14.721 ; 14.721 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 13.698 ; 13.698 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 14.456 ; 14.456 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 14.746 ; 14.746 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 14.505 ; 14.505 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 14.851 ; 14.851 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 14.597 ; 14.597 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 15.357 ; 15.357 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 14.265 ; 14.265 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 14.499 ; 14.499 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 14.556 ; 14.556 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 14.718 ; 14.718 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 14.745 ; 14.745 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 14.464 ; 14.464 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 14.786 ; 14.786 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 14.035 ; 14.035 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 14.035 ; 14.035 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 14.664 ; 14.664 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 14.562 ; 14.562 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 15.018 ; 15.018 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 14.502 ; 14.502 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 14.816 ; 14.816 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 15.503 ; 15.503 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 14.762 ; 14.762 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 14.474 ; 14.474 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 14.012 ; 14.012 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 14.019 ; 14.019 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 14.649 ; 14.649 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 11.691 ; 11.691 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 10.271 ; 10.271 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 10.235 ; 10.235 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 10.405 ; 10.405 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 11.048 ; 11.048 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 11.507 ; 11.507 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 10.697 ; 10.697 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 10.320 ; 10.320 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 10.665 ; 10.665 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 10.215 ; 10.215 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 11.357 ; 11.357 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 10.992 ; 10.992 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 11.547 ; 11.547 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 10.901 ; 10.901 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 10.664 ; 10.664 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 10.979 ; 10.979 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 10.913 ; 10.913 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 10.667 ; 10.667 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 10.894 ; 10.894 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 10.639 ; 10.639 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 10.122 ; 10.122 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 11.449 ; 11.449 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 11.691 ; 11.691 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 10.560 ; 10.560 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 11.125 ; 11.125 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 10.424 ; 10.424 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 10.933 ; 10.933 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 11.419 ; 11.419 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 10.835 ; 10.835 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 11.122 ; 11.122 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 10.511 ; 10.511 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 11.503 ; 11.503 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 10.611 ; 10.611 ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 6.072  ; 6.072  ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 9.045  ; 9.045  ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 8.837  ; 8.837  ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 8.816  ; 8.816  ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 8.759  ; 8.759  ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 8.382  ; 8.382  ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 8.754  ; 8.754  ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 9.045  ; 9.045  ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 8.899  ; 8.899  ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 8.850  ; 8.850  ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 9.276  ; 9.276  ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 7.508  ; 7.508  ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 7.493  ; 7.493  ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 7.447  ; 7.447  ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 7.913  ; 7.913  ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 7.466  ; 7.466  ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 7.232  ; 7.232  ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 7.880  ; 7.880  ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 7.497  ; 7.497  ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 9.276  ; 9.276  ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 10.984 ; 10.984 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 10.696 ; 10.696 ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 10.308 ; 10.308 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 10.742 ; 10.742 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 10.798 ; 10.798 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 10.479 ; 10.479 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 10.467 ; 10.467 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 9.963  ; 9.963  ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 10.465 ; 10.465 ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 10.799 ; 10.799 ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 10.823 ; 10.823 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 10.509 ; 10.509 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 10.827 ; 10.827 ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 10.633 ; 10.633 ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 10.497 ; 10.497 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 10.532 ; 10.532 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 10.301 ; 10.301 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 9.981  ; 9.981  ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 10.697 ; 10.697 ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 10.947 ; 10.947 ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 9.990  ; 9.990  ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 10.889 ; 10.889 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 10.801 ; 10.801 ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 10.460 ; 10.460 ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 10.890 ; 10.890 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 10.738 ; 10.738 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 10.742 ; 10.742 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 10.689 ; 10.689 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 10.955 ; 10.955 ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 10.984 ; 10.984 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 10.496 ; 10.496 ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 10.619 ; 10.619 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 10.671 ; 10.671 ; Rise       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 11.041 ; 11.041 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 9.907  ; 9.907  ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 10.402 ; 10.402 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 10.363 ; 10.363 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 10.416 ; 10.416 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 11.041 ; 11.041 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 10.954 ; 10.954 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 10.867 ; 10.867 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 10.642 ; 10.642 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 10.591 ; 10.591 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 10.318 ; 10.318 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 10.246 ; 10.246 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 10.286 ; 10.286 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 10.126 ; 10.126 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 9.805  ; 9.805  ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 9.995  ; 9.995  ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 9.900  ; 9.900  ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 10.545 ; 10.545 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 10.655 ; 10.655 ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 10.347 ; 10.347 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 10.092 ; 10.092 ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 10.564 ; 10.564 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 9.913  ; 9.913  ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 10.174 ; 10.174 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 10.543 ; 10.543 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 10.244 ; 10.244 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 9.926  ; 9.926  ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 10.561 ; 10.561 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 10.574 ; 10.574 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 10.135 ; 10.135 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 10.337 ; 10.337 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 10.609 ; 10.609 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 10.383 ; 10.383 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 10.369 ; 10.369 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 10.372 ; 10.372 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 10.556 ; 10.556 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 10.891 ; 10.891 ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 12.313 ; 12.313 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 11.747 ; 11.747 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 11.732 ; 11.732 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 11.685 ; 11.685 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 12.152 ; 12.152 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 11.703 ; 11.703 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 11.472 ; 11.472 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 12.118 ; 12.118 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 11.736 ; 11.736 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 12.313 ; 12.313 ; Fall       ; CLOCK           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; DATA_MEM_ADDR[*]      ; CLOCK      ; 7.333 ; 7.333 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 7.892 ; 7.892 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 7.856 ; 7.856 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 7.735 ; 7.735 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 7.828 ; 7.828 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 7.851 ; 7.851 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 7.333 ; 7.333 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 7.732 ; 7.732 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 7.875 ; 7.875 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 7.757 ; 7.757 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 7.871 ; 7.871 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 7.752 ; 7.752 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 8.127 ; 8.127 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 7.582 ; 7.582 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 7.756 ; 7.756 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 7.752 ; 7.752 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 7.847 ; 7.847 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 7.872 ; 7.872 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 7.731 ; 7.731 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 7.906 ; 7.906 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 7.537 ; 7.537 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 7.535 ; 7.535 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 7.859 ; 7.859 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 7.805 ; 7.805 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 7.930 ; 7.930 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 7.761 ; 7.761 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 7.910 ; 7.910 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 8.141 ; 8.141 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 7.875 ; 7.875 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 7.742 ; 7.742 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 7.528 ; 7.528 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 7.524 ; 7.524 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 7.747 ; 7.747 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 5.616 ; 5.616 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 5.723 ; 5.723 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 5.692 ; 5.692 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 5.781 ; 5.781 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 6.147 ; 6.147 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 6.290 ; 6.290 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 5.857 ; 5.857 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 5.739 ; 5.739 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 5.826 ; 5.826 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 5.695 ; 5.695 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 6.231 ; 6.231 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 6.057 ; 6.057 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 6.298 ; 6.298 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 6.041 ; 6.041 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 5.839 ; 5.839 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 6.056 ; 6.056 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 6.008 ; 6.008 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 5.908 ; 5.908 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 6.005 ; 6.005 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 5.893 ; 5.893 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 5.616 ; 5.616 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 6.269 ; 6.269 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 6.376 ; 6.376 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 5.865 ; 5.865 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 6.104 ; 6.104 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 5.820 ; 5.820 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 5.966 ; 5.966 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 6.254 ; 6.254 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 5.902 ; 5.902 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 6.116 ; 6.116 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 5.823 ; 5.823 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 6.299 ; 6.299 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 5.828 ; 5.828 ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 3.614 ; 3.614 ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 4.773 ; 4.773 ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 4.947 ; 4.947 ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 4.969 ; 4.969 ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 4.957 ; 4.957 ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 4.773 ; 4.773 ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 4.999 ; 4.999 ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 5.102 ; 5.102 ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 4.992 ; 4.992 ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 4.957 ; 4.957 ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 4.208 ; 4.208 ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 4.276 ; 4.276 ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 4.261 ; 4.261 ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 4.309 ; 4.309 ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 4.492 ; 4.492 ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 4.237 ; 4.237 ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 4.208 ; 4.208 ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 4.466 ; 4.466 ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 4.333 ; 4.333 ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 5.020 ; 5.020 ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 5.545 ; 5.545 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 5.893 ; 5.893 ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 5.727 ; 5.727 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 5.927 ; 5.927 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 5.904 ; 5.904 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 5.803 ; 5.803 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 5.789 ; 5.789 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 5.545 ; 5.545 ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 5.786 ; 5.786 ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 5.985 ; 5.985 ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 5.881 ; 5.881 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 5.754 ; 5.754 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 5.917 ; 5.917 ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 5.798 ; 5.798 ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 5.781 ; 5.781 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 5.784 ; 5.784 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 5.698 ; 5.698 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 5.572 ; 5.572 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 5.912 ; 5.912 ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 6.014 ; 6.014 ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 5.549 ; 5.549 ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 5.911 ; 5.911 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 5.957 ; 5.957 ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 5.783 ; 5.783 ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 5.893 ; 5.893 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 5.832 ; 5.832 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 5.922 ; 5.922 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 5.899 ; 5.899 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 5.937 ; 5.937 ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 6.043 ; 6.043 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 5.814 ; 5.814 ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 5.783 ; 5.783 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 5.817 ; 5.817 ; Rise       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 5.557 ; 5.557 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 5.963 ; 5.963 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 6.167 ; 6.167 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 6.127 ; 6.127 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 6.173 ; 6.173 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 6.500 ; 6.500 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 6.488 ; 6.488 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 6.425 ; 6.425 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 5.976 ; 5.976 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 5.896 ; 5.896 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 5.774 ; 5.774 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 5.797 ; 5.797 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 5.755 ; 5.755 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 5.651 ; 5.651 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 5.557 ; 5.557 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 5.640 ; 5.640 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 5.586 ; 5.586 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 6.250 ; 6.250 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 6.350 ; 6.350 ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 6.219 ; 6.219 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 6.016 ; 6.016 ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 6.301 ; 6.301 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 6.036 ; 6.036 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 6.067 ; 6.067 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 6.312 ; 6.312 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 6.091 ; 6.091 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 5.971 ; 5.971 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 6.326 ; 6.326 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 6.284 ; 6.284 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 6.103 ; 6.103 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 6.181 ; 6.181 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 6.322 ; 6.322 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 6.165 ; 6.165 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 6.231 ; 6.231 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 6.209 ; 6.209 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 6.283 ; 6.283 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 6.460 ; 6.460 ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 6.493 ; 6.493 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 6.538 ; 6.538 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 6.520 ; 6.520 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 6.566 ; 6.566 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 6.749 ; 6.749 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 6.501 ; 6.501 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 6.493 ; 6.493 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 6.725 ; 6.725 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 6.587 ; 6.587 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 6.859 ; 6.859 ; Fall       ; CLOCK           ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK      ; CLOCK    ; 136935   ; 5075402  ; 40       ; 702      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK      ; CLOCK    ; 136935   ; 5075402  ; 40       ; 702      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 41    ; 41   ;
; Unconstrained Input Port Paths  ; 352   ; 352  ;
; Unconstrained Output Ports      ; 150   ; 150  ;
; Unconstrained Output Port Paths ; 601   ; 601  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Dec 16 09:01:49 2024
Info: Command: quartus_sta mic1 -c mic1
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Critical Warning (332012): Synopsys Design Constraints File file not found: 'mic1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK CLOCK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -23.809
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -23.809     -4233.919 CLOCK 
Info (332146): Worst-case hold slack is -2.334
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.334       -71.604 CLOCK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423      -420.836 CLOCK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -10.528
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -10.528     -1892.544 CLOCK 
Info (332146): Worst-case hold slack is -1.276
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.276       -44.205 CLOCK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423      -420.836 CLOCK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4549 megabytes
    Info: Processing ended: Mon Dec 16 09:01:50 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


