; BTOR description generated by Yosys 0.9+431 (git sha1 4a3b5437, clang 4.0.1-6 -fPIC -Os) for module main.
1 sort bitvec 1
2 input 1 clock
3 sort bitvec 2
4 input 3 dest
5 sort bitvec 3
6 input 5 opcode
7 input 3 src1
8 input 3 src2
9 input 1 stall
10 const 1 0
11 state 1 bubbleEx
12 init 1 11 10
13 sort bitvec 32
14 uext 13 11 31
15 const 13 00000000000000000000000000000001
16 eq 1 14 15
17 state 1 bubbleWb
18 init 1 17 10
19 uext 13 17 31
20 eq 1 19 15
21 and 1 16 20
22 sort bitvec 4
23 const 22 0000
24 state 22 regFile[0]
25 init 22 24 23
26 state 22 regFile[1]
27 init 22 26 23
28 const 1 1
29 ite 22 28 26 24
30 state 22 regFile[2]
31 init 22 30 23
32 state 22 regFile[3]
33 init 22 32 23
34 ite 22 28 32 30
35 ite 22 28 34 29
36 const 22 1001
37 eq 1 35 36
38 ite 22 28 26 24
39 ite 22 28 32 30
40 ite 22 10 39 38
41 eq 1 40 36
42 or 1 37 41
43 ite 22 10 26 24
44 ite 22 10 32 30
45 ite 22 28 44 43
46 eq 1 45 36
47 or 1 42 46
48 ite 22 10 26 24
49 ite 22 10 32 30
50 ite 22 10 49 48
51 eq 1 50 36
52 or 1 47 51
53 and 1 21 52
54 not 1 53
55 not 1 54
56 output 55 prop_neg
57 not 1 54
58 and 1 28 57
59 bad 58
60 state 22 aluOut
61 init 22 60 23
62 const 3 00
63 state 3 destEx
64 init 3 63 62
65 state 3 destWb
66 init 3 65 62
67 input 22
68 uext 22 67 0 op1
69 input 22
70 uext 22 69 0 op2
71 input 5
72 uext 5 71 0 opcodeEx
73 uext 1 54 0 prop
74 next 1 11 9
75 next 1 17 11
76 slice 1 24 0 0
77 input 22
78 not 1 17
79 ite 22 78 60 77
80 slice 1 79 0 0
81 input 3
82 ite 3 78 65 81
83 slice 1 82 0 0
84 eq 1 83 10
85 slice 1 82 1 1
86 eq 1 85 10
87 and 1 84 86
88 const 22 1111
89 ite 22 78 88 23
90 slice 1 89 0 0
91 and 1 87 90
92 ite 1 91 80 76
93 slice 1 24 1 1
94 slice 1 79 1 1
95 slice 1 89 1 1
96 and 1 87 95
97 ite 1 96 94 93
98 slice 1 24 2 2
99 slice 1 79 2 2
100 slice 1 89 2 2
101 and 1 87 100
102 ite 1 101 99 98
103 slice 1 24 3 3
104 slice 1 79 3 3
105 slice 1 89 3 3
106 and 1 87 105
107 ite 1 106 104 103
108 concat 3 97 92
109 concat 5 102 108
110 concat 22 107 109
111 next 22 24 110
112 slice 1 26 0 0
113 eq 1 83 28
114 and 1 113 86
115 and 1 114 90
116 ite 1 115 80 112
117 slice 1 26 1 1
118 and 1 114 95
119 ite 1 118 94 117
120 slice 1 26 2 2
121 and 1 114 100
122 ite 1 121 99 120
123 slice 1 26 3 3
124 and 1 114 105
125 ite 1 124 104 123
126 concat 3 119 116
127 concat 5 122 126
128 concat 22 125 127
129 next 22 26 128
130 slice 1 30 0 0
131 eq 1 85 28
132 and 1 84 131
133 and 1 132 90
134 ite 1 133 80 130
135 slice 1 30 1 1
136 and 1 132 95
137 ite 1 136 94 135
138 slice 1 30 2 2
139 and 1 132 100
140 ite 1 139 99 138
141 slice 1 30 3 3
142 and 1 132 105
143 ite 1 142 104 141
144 concat 3 137 134
145 concat 5 140 144
146 concat 22 143 145
147 next 22 30 146
148 slice 1 32 0 0
149 and 1 113 131
150 and 1 149 90
151 ite 1 150 80 148
152 slice 1 32 1 1
153 and 1 149 95
154 ite 1 153 94 152
155 slice 1 32 2 2
156 and 1 149 100
157 ite 1 156 99 155
158 slice 1 32 3 3
159 and 1 149 105
160 ite 1 159 104 158
161 concat 3 154 151
162 concat 5 157 161
163 concat 22 160 162
164 next 22 32 163
165 state 22 $func$\ALU$output/work_v2s14/palu.v:96$5$\ALU
166 not 1 11
167 ite 22 166 165 60
168 next 22 60 167
169 not 1 9
170 ite 3 169 4 63
171 next 3 63 170
172 ite 3 166 63 65
173 next 3 65 172
174 input 22
175 next 22 165 174
; end of yosys output
