
DesignAssignment3c.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  00800100  0000024c  2**0
                  ALLOC, LOAD, DATA
  1 .text         0000010e  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .comment      0000002f  00000000  00000000  0000024c  2**0
                  CONTENTS, READONLY
  3 .stack.descriptors.hdr 0000000e  00000000  00000000  0000027b  2**0
                  CONTENTS, READONLY
  4 .debug_aranges 00000028  00000000  00000000  00000289  2**0
                  CONTENTS, READONLY, DEBUGGING
  5 .debug_info   00000bbb  00000000  00000000  000002b1  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_abbrev 000008e9  00000000  00000000  00000e6c  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_line   00000282  00000000  00000000  00001755  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_frame  00000050  00000000  00000000  000019d8  2**2
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_str    00000318  00000000  00000000  00001a28  2**0
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_loc    00000056  00000000  00000000  00001d40  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_ranges 00000018  00000000  00000000  00001d96  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .text         00000004  000001aa  000001aa  0000023e  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 13 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00001db0  2**2
                  CONTENTS, READONLY, DEBUGGING
 14 .text.__vector_44 0000005c  0000010e  0000010e  000001a2  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 15 .text.main    0000002a  0000016a  0000016a  000001fe  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 16 .bss.timer4_count 00000002  00800100  00800100  0000024c  2**0
                  ALLOC
 17 .text.__dummy_fini 00000002  000001b2  000001b2  00000246  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 18 .text.__dummy_funcs_on_exit 00000002  000001b4  000001b4  00000248  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 19 .text.__dummy_simulator_exit 00000002  000001b6  000001b6  0000024a  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 20 .text.exit    00000016  00000194  00000194  00000228  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 21 .text._Exit   00000004  000001ae  000001ae  00000242  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 5d 00 	jmp	0xba	; 0xba <__ctors_end>
   4:	0c 94 d5 00 	jmp	0x1aa	; 0x1aa <__bad_interrupt>
   8:	0c 94 d5 00 	jmp	0x1aa	; 0x1aa <__bad_interrupt>
   c:	0c 94 d5 00 	jmp	0x1aa	; 0x1aa <__bad_interrupt>
  10:	0c 94 d5 00 	jmp	0x1aa	; 0x1aa <__bad_interrupt>
  14:	0c 94 d5 00 	jmp	0x1aa	; 0x1aa <__bad_interrupt>
  18:	0c 94 d5 00 	jmp	0x1aa	; 0x1aa <__bad_interrupt>
  1c:	0c 94 d5 00 	jmp	0x1aa	; 0x1aa <__bad_interrupt>
  20:	0c 94 d5 00 	jmp	0x1aa	; 0x1aa <__bad_interrupt>
  24:	0c 94 d5 00 	jmp	0x1aa	; 0x1aa <__bad_interrupt>
  28:	0c 94 d5 00 	jmp	0x1aa	; 0x1aa <__bad_interrupt>
  2c:	0c 94 d5 00 	jmp	0x1aa	; 0x1aa <__bad_interrupt>
  30:	0c 94 d5 00 	jmp	0x1aa	; 0x1aa <__bad_interrupt>
  34:	0c 94 d5 00 	jmp	0x1aa	; 0x1aa <__bad_interrupt>
  38:	0c 94 d5 00 	jmp	0x1aa	; 0x1aa <__bad_interrupt>
  3c:	0c 94 d5 00 	jmp	0x1aa	; 0x1aa <__bad_interrupt>
  40:	0c 94 d5 00 	jmp	0x1aa	; 0x1aa <__bad_interrupt>
  44:	0c 94 d5 00 	jmp	0x1aa	; 0x1aa <__bad_interrupt>
  48:	0c 94 d5 00 	jmp	0x1aa	; 0x1aa <__bad_interrupt>
  4c:	0c 94 d5 00 	jmp	0x1aa	; 0x1aa <__bad_interrupt>
  50:	0c 94 d5 00 	jmp	0x1aa	; 0x1aa <__bad_interrupt>
  54:	0c 94 d5 00 	jmp	0x1aa	; 0x1aa <__bad_interrupt>
  58:	0c 94 d5 00 	jmp	0x1aa	; 0x1aa <__bad_interrupt>
  5c:	0c 94 d5 00 	jmp	0x1aa	; 0x1aa <__bad_interrupt>
  60:	0c 94 d5 00 	jmp	0x1aa	; 0x1aa <__bad_interrupt>
  64:	0c 94 d5 00 	jmp	0x1aa	; 0x1aa <__bad_interrupt>
  68:	0c 94 d5 00 	jmp	0x1aa	; 0x1aa <__bad_interrupt>
  6c:	0c 94 d5 00 	jmp	0x1aa	; 0x1aa <__bad_interrupt>
  70:	0c 94 d5 00 	jmp	0x1aa	; 0x1aa <__bad_interrupt>
  74:	0c 94 d5 00 	jmp	0x1aa	; 0x1aa <__bad_interrupt>
  78:	0c 94 d5 00 	jmp	0x1aa	; 0x1aa <__bad_interrupt>
  7c:	0c 94 d5 00 	jmp	0x1aa	; 0x1aa <__bad_interrupt>
  80:	0c 94 d5 00 	jmp	0x1aa	; 0x1aa <__bad_interrupt>
  84:	0c 94 d5 00 	jmp	0x1aa	; 0x1aa <__bad_interrupt>
  88:	0c 94 d5 00 	jmp	0x1aa	; 0x1aa <__bad_interrupt>
  8c:	0c 94 d5 00 	jmp	0x1aa	; 0x1aa <__bad_interrupt>
  90:	0c 94 d5 00 	jmp	0x1aa	; 0x1aa <__bad_interrupt>
  94:	0c 94 d5 00 	jmp	0x1aa	; 0x1aa <__bad_interrupt>
  98:	0c 94 d5 00 	jmp	0x1aa	; 0x1aa <__bad_interrupt>
  9c:	0c 94 d5 00 	jmp	0x1aa	; 0x1aa <__bad_interrupt>
  a0:	0c 94 d5 00 	jmp	0x1aa	; 0x1aa <__bad_interrupt>
  a4:	0c 94 d5 00 	jmp	0x1aa	; 0x1aa <__bad_interrupt>
  a8:	0c 94 d5 00 	jmp	0x1aa	; 0x1aa <__bad_interrupt>
  ac:	0c 94 d5 00 	jmp	0x1aa	; 0x1aa <__bad_interrupt>
  b0:	0c 94 87 00 	jmp	0x10e	; 0x10e <_etext>

000000b4 <.dinit>:
  b4:	01 00       	.word	0x0001	; ????
  b6:	01 02       	muls	r16, r17
  b8:	80 00       	.word	0x0080	; ????

000000ba <__ctors_end>:
  ba:	11 24       	eor	r1, r1
  bc:	1f be       	out	0x3f, r1	; 63
  be:	cf ef       	ldi	r28, 0xFF	; 255
  c0:	d8 e0       	ldi	r29, 0x08	; 8
  c2:	de bf       	out	0x3e, r29	; 62
  c4:	cd bf       	out	0x3d, r28	; 61

000000c6 <__do_copy_data>:
  c6:	e4 eb       	ldi	r30, 0xB4	; 180
  c8:	f0 e0       	ldi	r31, 0x00	; 0
  ca:	40 e0       	ldi	r20, 0x00	; 0
  cc:	17 c0       	rjmp	.+46     	; 0xfc <__do_clear_bss+0x8>
  ce:	b5 91       	lpm	r27, Z+
  d0:	a5 91       	lpm	r26, Z+
  d2:	35 91       	lpm	r19, Z+
  d4:	25 91       	lpm	r18, Z+
  d6:	05 91       	lpm	r16, Z+
  d8:	07 fd       	sbrc	r16, 7
  da:	0c c0       	rjmp	.+24     	; 0xf4 <__do_clear_bss>
  dc:	95 91       	lpm	r25, Z+
  de:	85 91       	lpm	r24, Z+
  e0:	ef 01       	movw	r28, r30
  e2:	f9 2f       	mov	r31, r25
  e4:	e8 2f       	mov	r30, r24
  e6:	05 90       	lpm	r0, Z+
  e8:	0d 92       	st	X+, r0
  ea:	a2 17       	cp	r26, r18
  ec:	b3 07       	cpc	r27, r19
  ee:	d9 f7       	brne	.-10     	; 0xe6 <__do_copy_data+0x20>
  f0:	fe 01       	movw	r30, r28
  f2:	04 c0       	rjmp	.+8      	; 0xfc <__do_clear_bss+0x8>

000000f4 <__do_clear_bss>:
  f4:	1d 92       	st	X+, r1
  f6:	a2 17       	cp	r26, r18
  f8:	b3 07       	cpc	r27, r19
  fa:	e1 f7       	brne	.-8      	; 0xf4 <__do_clear_bss>
  fc:	e9 3b       	cpi	r30, 0xB9	; 185
  fe:	f4 07       	cpc	r31, r20
 100:	31 f7       	brne	.-52     	; 0xce <__do_copy_data+0x8>
 102:	0e 94 b5 00 	call	0x16a	; 0x16a <main>
 106:	0c 94 ca 00 	jmp	0x194	; 0x194 <exit>

0000010a <_exit>:
 10a:	f8 94       	cli

0000010c <__stop_program>:
 10c:	ff cf       	rjmp	.-2      	; 0x10c <__stop_program>

Disassembly of section .text:

000001aa <__bad_interrupt>:
 1aa:	0c 94 00 00 	jmp	0	; 0x0 <__TEXT_REGION_ORIGIN__>

Disassembly of section .text.__vector_44:

0000010e <__vector_44>:

volatile uint16_t timer4_count = 0;
#define TIMER4_MAX_COUNT 10000  // 1 sec delay (10000 * 100µs)

ISR(TIMER4_OVF_vect)
{
 10e:	1f 92       	push	r1
 110:	0f 92       	push	r0
 112:	0f b6       	in	r0, 0x3f	; 63
 114:	0f 92       	push	r0
 116:	11 24       	eor	r1, r1
 118:	2f 93       	push	r18
 11a:	8f 93       	push	r24
 11c:	9f 93       	push	r25
	TCNT4 = 65336; // Load TCNT4 with 100 us period
 11e:	88 e3       	ldi	r24, 0x38	; 56
 120:	9f ef       	ldi	r25, 0xFF	; 255
 122:	90 93 a5 00 	sts	0x00A5, r25	; 0x8000a5 <__TEXT_REGION_LENGTH__+0x7f80a5>
 126:	80 93 a4 00 	sts	0x00A4, r24	; 0x8000a4 <__TEXT_REGION_LENGTH__+0x7f80a4>
	
	timer4_count++;
 12a:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
 12e:	90 91 01 01 	lds	r25, 0x0101	; 0x800101 <__DATA_REGION_ORIGIN__+0x1>
 132:	01 96       	adiw	r24, 0x01	; 1
 134:	90 93 01 01 	sts	0x0101, r25	; 0x800101 <__DATA_REGION_ORIGIN__+0x1>
 138:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
	if (timer4_count >= TIMER4_MAX_COUNT)
 13c:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
 140:	90 91 01 01 	lds	r25, 0x0101	; 0x800101 <__DATA_REGION_ORIGIN__+0x1>
 144:	80 31       	cpi	r24, 0x10	; 16
 146:	97 42       	sbci	r25, 0x27	; 39
 148:	40 f0       	brcs	.+16     	; 0x15a <__vector_44+0x4c>
	{
		PORTB ^= (1 << PINB3); // Toggle LED
 14a:	95 b1       	in	r25, 0x05	; 5
 14c:	88 e0       	ldi	r24, 0x08	; 8
 14e:	89 27       	eor	r24, r25
 150:	85 b9       	out	0x05, r24	; 5
		timer4_count = 0;
 152:	10 92 01 01 	sts	0x0101, r1	; 0x800101 <__DATA_REGION_ORIGIN__+0x1>
 156:	10 92 00 01 	sts	0x0100, r1	; 0x800100 <__DATA_REGION_ORIGIN__>
	}
}
 15a:	9f 91       	pop	r25
 15c:	8f 91       	pop	r24
 15e:	2f 91       	pop	r18
 160:	0f 90       	pop	r0
 162:	0f be       	out	0x3f, r0	; 63
 164:	0f 90       	pop	r0
 166:	1f 90       	pop	r1
 168:	18 95       	reti

Disassembly of section .text.main:

0000016a <main>:

int main(void)
{
	DDRB |= (1 << PINB3); // Set PB3 as LED output
 16a:	84 b1       	in	r24, 0x04	; 4
 16c:	88 60       	ori	r24, 0x08	; 8
 16e:	84 b9       	out	0x04, r24	; 4
	
	TCCR4A = 0; // Timer4 normal mode
 170:	10 92 a0 00 	sts	0x00A0, r1	; 0x8000a0 <__TEXT_REGION_LENGTH__+0x7f80a0>
	TCCR4B = (1 << CS41); // Start Timer4 with prescaler = 8
 174:	82 e0       	ldi	r24, 0x02	; 2
 176:	80 93 a1 00 	sts	0x00A1, r24	; 0x8000a1 <__TEXT_REGION_LENGTH__+0x7f80a1>
	
	TCNT4 = 65336; // Load Timer4 for the first overflow after 100us
 17a:	88 e3       	ldi	r24, 0x38	; 56
 17c:	9f ef       	ldi	r25, 0xFF	; 255
 17e:	90 93 a5 00 	sts	0x00A5, r25	; 0x8000a5 <__TEXT_REGION_LENGTH__+0x7f80a5>
 182:	80 93 a4 00 	sts	0x00A4, r24	; 0x8000a4 <__TEXT_REGION_LENGTH__+0x7f80a4>
	
	TIMSK4 |= (1 << TOIE4); // Enable Timer4 overflow interrupt
 186:	e2 e7       	ldi	r30, 0x72	; 114
 188:	f0 e0       	ldi	r31, 0x00	; 0
 18a:	80 81       	ld	r24, Z
 18c:	81 60       	ori	r24, 0x01	; 1
 18e:	80 83       	st	Z, r24
	
	sei(); // Enable global interrupts
 190:	78 94       	sei
 192:	ff cf       	rjmp	.-2      	; 0x192 <main+0x28>

Disassembly of section .text.__dummy_fini:

000001b2 <_fini>:
 1b2:	08 95       	ret

Disassembly of section .text.__dummy_funcs_on_exit:

000001b4 <__funcs_on_exit>:
 1b4:	08 95       	ret

Disassembly of section .text.__dummy_simulator_exit:

000001b6 <__simulator_exit>:
 1b6:	08 95       	ret

Disassembly of section .text.exit:

00000194 <exit>:
 194:	ec 01       	movw	r28, r24
 196:	0e 94 da 00 	call	0x1b4	; 0x1b4 <__funcs_on_exit>
 19a:	0e 94 d9 00 	call	0x1b2	; 0x1b2 <_fini>
 19e:	ce 01       	movw	r24, r28
 1a0:	0e 94 db 00 	call	0x1b6	; 0x1b6 <__simulator_exit>
 1a4:	ce 01       	movw	r24, r28
 1a6:	0e 94 d7 00 	call	0x1ae	; 0x1ae <_Exit>

Disassembly of section .text._Exit:

000001ae <_Exit>:
 1ae:	0e 94 85 00 	call	0x10a	; 0x10a <_exit>
