## Exercise 6 -- 简单的CPU设计

这一题有些难度，请尽力完成。如果你对自己有信心，可以自己写cpu.v，不必参考我的模板。

**注意：如果遇到仿真报错，找不到文件的情况，请修改cpu_top.v和cpu_top_tb.v中的文件路径，使其指向对应文件！**

### Description

设计一个简易的CPU，能够执行四种指令：加法、减法、按位求与、按位求或。

数据和指令预存在RAM中，CPU依次执行指令，将数据回写到RAM。数据和指令的RAM内容如下：

```
数据RAM: 操作数0a 操作数0b 结果0[初始为空] 操作数1a 操作数1b 结果1[初始为空] ...

指令RAM: 指令0 指令1 指令2 ... 
```

RAM模块已经写好，你需要完成CPU的部分。CPU的功能是，当复位信号解除之后，根据cnt的数值，
执行若干条指令，执行完毕后将flag置高。

输入输出的含义如下：

+ clk -- 时钟信号（输入）
+ rst_n -- 复位信号 （输入）
+ we_n -- 写使能（低电平有效）（输出）
+ wr_addr_d -- 数据RAM写地址（输出）
+ wr_data_d -- 数据RAM写数据（输出）
+ rd_addr_d -- 数据RAM读地址 （输出）
+ rd_data_d -- 数据RAM读数据（输入）
+ rd_addr_c -- 指令RAM读地址（输出）
+ rd_data_c -- 指令RAM读数据（输入）
+ cnt -- 执行指令计数（输入）
+ flag -- 指令执行完毕（输出）
  
### Points

1. 学习用Verilog搭建比较复杂的系统。
2. 学习计数器的写法。
3. 学习简单的总线操作。

### Hints

[1]. 要实现本设计，需要用Verilog代码描述一个计数器，请查阅资料，了解计数器的写法。

[2]. 对RAM的读写需要根据RAM的时序要求进行。

+ 读操作：将读地址送给RAM，RAM会返回该地址上的数据。
+ 写操作：将写地址和写数据送给RAM，在下一个时钟的上升沿，数据会写入相应的地址中。
