TimeQuest Timing Analyzer report for TLC_Project
Thu Jan 09 10:44:54 2025
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'counter_divider:div|q[5]'
 13. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 14. Slow 1200mV 85C Model Setup: 'clock_divider_1hz:comb_3|clk_out'
 15. Slow 1200mV 85C Model Setup: 'Control:controller|counter[1]'
 16. Slow 1200mV 85C Model Setup: 'Control:controller|state[0]'
 17. Slow 1200mV 85C Model Hold: 'Control:controller|counter[1]'
 18. Slow 1200mV 85C Model Hold: 'clock_divider_1hz:comb_3|clk_out'
 19. Slow 1200mV 85C Model Hold: 'Control:controller|state[0]'
 20. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 21. Slow 1200mV 85C Model Hold: 'counter_divider:div|q[5]'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'Control:controller|counter[1]'
 24. Slow 1200mV 85C Model Minimum Pulse Width: 'counter_divider:div|q[5]'
 25. Slow 1200mV 85C Model Minimum Pulse Width: 'clock_divider_1hz:comb_3|clk_out'
 26. Slow 1200mV 85C Model Minimum Pulse Width: 'Control:controller|state[0]'
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Slow 1200mV 85C Model Metastability Report
 32. Slow 1200mV 0C Model Fmax Summary
 33. Slow 1200mV 0C Model Setup Summary
 34. Slow 1200mV 0C Model Hold Summary
 35. Slow 1200mV 0C Model Recovery Summary
 36. Slow 1200mV 0C Model Removal Summary
 37. Slow 1200mV 0C Model Minimum Pulse Width Summary
 38. Slow 1200mV 0C Model Setup: 'counter_divider:div|q[5]'
 39. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 40. Slow 1200mV 0C Model Setup: 'clock_divider_1hz:comb_3|clk_out'
 41. Slow 1200mV 0C Model Setup: 'Control:controller|counter[1]'
 42. Slow 1200mV 0C Model Setup: 'Control:controller|state[0]'
 43. Slow 1200mV 0C Model Hold: 'Control:controller|counter[1]'
 44. Slow 1200mV 0C Model Hold: 'clock_divider_1hz:comb_3|clk_out'
 45. Slow 1200mV 0C Model Hold: 'Control:controller|state[0]'
 46. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 47. Slow 1200mV 0C Model Hold: 'counter_divider:div|q[5]'
 48. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 49. Slow 1200mV 0C Model Minimum Pulse Width: 'Control:controller|counter[1]'
 50. Slow 1200mV 0C Model Minimum Pulse Width: 'counter_divider:div|q[5]'
 51. Slow 1200mV 0C Model Minimum Pulse Width: 'clock_divider_1hz:comb_3|clk_out'
 52. Slow 1200mV 0C Model Minimum Pulse Width: 'Control:controller|state[0]'
 53. Setup Times
 54. Hold Times
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Slow 1200mV 0C Model Metastability Report
 58. Fast 1200mV 0C Model Setup Summary
 59. Fast 1200mV 0C Model Hold Summary
 60. Fast 1200mV 0C Model Recovery Summary
 61. Fast 1200mV 0C Model Removal Summary
 62. Fast 1200mV 0C Model Minimum Pulse Width Summary
 63. Fast 1200mV 0C Model Setup: 'counter_divider:div|q[5]'
 64. Fast 1200mV 0C Model Setup: 'clock_divider_1hz:comb_3|clk_out'
 65. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 66. Fast 1200mV 0C Model Setup: 'Control:controller|counter[1]'
 67. Fast 1200mV 0C Model Setup: 'Control:controller|state[0]'
 68. Fast 1200mV 0C Model Hold: 'Control:controller|counter[1]'
 69. Fast 1200mV 0C Model Hold: 'clock_divider_1hz:comb_3|clk_out'
 70. Fast 1200mV 0C Model Hold: 'Control:controller|state[0]'
 71. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 72. Fast 1200mV 0C Model Hold: 'counter_divider:div|q[5]'
 73. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 74. Fast 1200mV 0C Model Minimum Pulse Width: 'counter_divider:div|q[5]'
 75. Fast 1200mV 0C Model Minimum Pulse Width: 'clock_divider_1hz:comb_3|clk_out'
 76. Fast 1200mV 0C Model Minimum Pulse Width: 'Control:controller|counter[1]'
 77. Fast 1200mV 0C Model Minimum Pulse Width: 'Control:controller|state[0]'
 78. Setup Times
 79. Hold Times
 80. Clock to Output Times
 81. Minimum Clock to Output Times
 82. Fast 1200mV 0C Model Metastability Report
 83. Multicorner Timing Analysis Summary
 84. Setup Times
 85. Hold Times
 86. Clock to Output Times
 87. Minimum Clock to Output Times
 88. Board Trace Model Assignments
 89. Input Transition Times
 90. Slow Corner Signal Integrity Metrics
 91. Fast Corner Signal Integrity Metrics
 92. Setup Transfers
 93. Hold Transfers
 94. Report TCCS
 95. Report RSKM
 96. Unconstrained Paths
 97. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; TLC_Project                                        ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C120F780C7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                             ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+
; Clock Name                       ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                              ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+
; CLOCK_50                         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                         ;
; clock_divider_1hz:comb_3|clk_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_divider_1hz:comb_3|clk_out } ;
; Control:controller|counter[1]    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Control:controller|counter[1] }    ;
; Control:controller|state[0]      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Control:controller|state[0] }      ;
; counter_divider:div|q[5]         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { counter_divider:div|q[5] }         ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                               ;
+------------+-----------------+----------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                       ; Note                                           ;
+------------+-----------------+----------------------------------+------------------------------------------------+
; 240.44 MHz ; 240.44 MHz      ; CLOCK_50                         ;                                                ;
; 243.13 MHz ; 243.13 MHz      ; clock_divider_1hz:comb_3|clk_out ;                                                ;
; 508.13 MHz ; 437.64 MHz      ; counter_divider:div|q[5]         ; limit due to minimum period restriction (tmin) ;
; 592.42 MHz ; 79.06 MHz       ; Control:controller|counter[1]    ; limit due to hold check                        ;
; 732.06 MHz ; 732.06 MHz      ; Control:controller|state[0]      ;                                                ;
+------------+-----------------+----------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                       ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; counter_divider:div|q[5]         ; -5.471 ; -36.129       ;
; CLOCK_50                         ; -3.159 ; -60.320       ;
; clock_divider_1hz:comb_3|clk_out ; -3.113 ; -24.933       ;
; Control:controller|counter[1]    ; -1.996 ; -19.747       ;
; Control:controller|state[0]      ; -0.188 ; -0.499        ;
+----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                        ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; Control:controller|counter[1]    ; -6.314 ; -45.382       ;
; clock_divider_1hz:comb_3|clk_out ; -0.909 ; -4.648        ;
; Control:controller|state[0]      ; -0.600 ; -1.532        ;
; CLOCK_50                         ; -0.033 ; -0.033        ;
; counter_divider:div|q[5]         ; 0.553  ; 0.000         ;
+----------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-----------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary         ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; CLOCK_50                         ; -3.000 ; -42.835       ;
; Control:controller|counter[1]    ; -1.576 ; -62.995       ;
; counter_divider:div|q[5]         ; -1.285 ; -19.275       ;
; clock_divider_1hz:comb_3|clk_out ; -1.285 ; -11.565       ;
; Control:controller|state[0]      ; 0.378  ; 0.000         ;
+----------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'counter_divider:div|q[5]'                                                                                                         ;
+--------+-----------------------------------+-------------+----------------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node     ; Launch Clock                     ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------+----------------------------------+--------------------------+--------------+------------+------------+
; -5.471 ; seven_segment_decoder:ssd2|SSD[0] ; HEX[0]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; -4.368     ; 1.601      ;
; -5.109 ; seven_segment_decoder:ssd2|SSD[3] ; HEX[3]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; -4.589     ; 1.018      ;
; -5.087 ; seven_segment_decoder:ssd2|SSD[5] ; HEX[5]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; -4.366     ; 1.219      ;
; -5.025 ; seven_segment_decoder:ssd2|SSD[2] ; HEX[2]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; -4.586     ; 0.937      ;
; -4.991 ; seven_segment_decoder:ssd2|SSD[4] ; HEX[4]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; -4.589     ; 0.900      ;
; -4.961 ; seven_segment_decoder:ssd2|SSD[0] ; HEX[0]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; -4.358     ; 1.601      ;
; -4.726 ; seven_segment_decoder:ssd2|SSD[6] ; HEX[6]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; -4.585     ; 0.639      ;
; -4.599 ; seven_segment_decoder:ssd2|SSD[3] ; HEX[3]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; -4.579     ; 1.018      ;
; -4.577 ; seven_segment_decoder:ssd2|SSD[5] ; HEX[5]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; -4.356     ; 1.219      ;
; -4.559 ; seven_segment_decoder:ssd2|SSD[1] ; HEX[1]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; -4.587     ; 0.470      ;
; -4.515 ; seven_segment_decoder:ssd2|SSD[2] ; HEX[2]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; -4.576     ; 0.937      ;
; -4.481 ; seven_segment_decoder:ssd2|SSD[4] ; HEX[4]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; -4.579     ; 0.900      ;
; -4.216 ; seven_segment_decoder:ssd2|SSD[6] ; HEX[6]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; -4.575     ; 0.639      ;
; -4.049 ; seven_segment_decoder:ssd2|SSD[1] ; HEX[1]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; -4.577     ; 0.470      ;
; -2.837 ; Control:controller|counter[2]     ; HEX[2]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 1.559      ; 5.394      ;
; -2.821 ; Control:controller|counter[2]     ; HEX[3]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 1.559      ; 5.378      ;
; -2.819 ; Control:controller|counter[2]     ; HEX[5]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 1.559      ; 5.376      ;
; -2.791 ; Control:controller|counter[2]     ; HEX[0]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 1.559      ; 5.348      ;
; -2.789 ; Control:controller|counter[2]     ; HEX[4]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 1.559      ; 5.346      ;
; -2.747 ; Control:controller|counter[3]     ; HEX[2]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 1.559      ; 5.304      ;
; -2.717 ; Control:controller|counter[3]     ; HEX[3]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 1.559      ; 5.274      ;
; -2.716 ; Control:controller|counter[3]     ; HEX[5]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 1.559      ; 5.273      ;
; -2.700 ; Control:controller|counter[4]     ; HEX[2]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 1.559      ; 5.257      ;
; -2.684 ; Control:controller|counter[4]     ; HEX[3]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 1.559      ; 5.241      ;
; -2.682 ; Control:controller|counter[4]     ; HEX[5]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 1.559      ; 5.239      ;
; -2.669 ; Control:controller|counter[3]     ; HEX[0]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 1.559      ; 5.226      ;
; -2.667 ; Control:controller|counter[3]     ; HEX[4]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 1.559      ; 5.224      ;
; -2.654 ; Control:controller|counter[4]     ; HEX[0]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 1.559      ; 5.211      ;
; -2.652 ; Control:controller|counter[4]     ; HEX[4]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 1.559      ; 5.209      ;
; -1.960 ; Control:controller|counter[1]     ; HEX[2]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; 3.523      ; 6.213      ;
; -1.944 ; Control:controller|counter[1]     ; HEX[3]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; 3.523      ; 6.197      ;
; -1.942 ; Control:controller|counter[1]     ; HEX[5]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; 3.523      ; 6.195      ;
; -1.914 ; Control:controller|counter[1]     ; HEX[0]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; 3.523      ; 6.167      ;
; -1.912 ; Control:controller|counter[1]     ; HEX[4]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; 3.523      ; 6.165      ;
; -1.435 ; Control:controller|counter[2]     ; HEX[6]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 1.559      ; 3.992      ;
; -1.397 ; Control:controller|counter[1]     ; HEX[2]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; 3.523      ; 6.150      ;
; -1.367 ; Control:controller|counter[1]     ; HEX[3]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; 3.523      ; 6.120      ;
; -1.366 ; Control:controller|counter[1]     ; HEX[5]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; 3.523      ; 6.119      ;
; -1.363 ; Control:controller|counter[3]     ; HEX[6]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 1.559      ; 3.920      ;
; -1.319 ; Control:controller|counter[1]     ; HEX[0]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; 3.523      ; 6.072      ;
; -1.317 ; Control:controller|counter[1]     ; HEX[4]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; 3.523      ; 6.070      ;
; -1.298 ; Control:controller|counter[4]     ; HEX[6]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 1.559      ; 3.855      ;
; -0.968 ; count.01                          ; HEX[3]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.078     ; 1.888      ;
; -0.967 ; count.01                          ; HEX[5]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.078     ; 1.887      ;
; -0.882 ; count.01                          ; HEX[0]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.078     ; 1.802      ;
; -0.850 ; count.01                          ; HEX[2]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.078     ; 1.770      ;
; -0.842 ; count.01                          ; HEX[4]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.078     ; 1.762      ;
; -0.809 ; count.01                          ; HEX[6]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.078     ; 1.729      ;
; -0.776 ; count.11                          ; HEX[3]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.078     ; 1.696      ;
; -0.775 ; count.11                          ; HEX[5]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.078     ; 1.695      ;
; -0.679 ; count.10                          ; HEX[0]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.078     ; 1.599      ;
; -0.657 ; count.10                          ; HEX[1]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.077     ; 1.578      ;
; -0.653 ; count.10                          ; HEX[2]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.078     ; 1.573      ;
; -0.616 ; count.10                          ; HEX[4]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.078     ; 1.536      ;
; -0.600 ; count.10                          ; HEX[6]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.078     ; 1.520      ;
; -0.586 ; count.11                          ; HEX[0]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.078     ; 1.506      ;
; -0.543 ; count.10                          ; HEX[3]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.078     ; 1.463      ;
; -0.543 ; count.11                          ; HEX[1]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.077     ; 1.464      ;
; -0.543 ; count.10                          ; HEX[5]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.078     ; 1.463      ;
; -0.476 ; count.10                          ; count.11    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.078     ; 1.396      ;
; -0.416 ; count.11                          ; HEX[4]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.078     ; 1.336      ;
; -0.379 ; count.11                          ; HEX[6]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.078     ; 1.299      ;
; -0.331 ; count.01                          ; HEX[1]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.077     ; 1.252      ;
; -0.251 ; count.11                          ; EN1~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.078     ; 1.171      ;
; -0.238 ; count.11                          ; HEX[2]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.078     ; 1.158      ;
; -0.126 ; count.01                          ; EN3~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.078     ; 1.046      ;
; -0.121 ; count.01                          ; count.10    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.078     ; 1.041      ;
; -0.106 ; count.11                          ; count.00    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.078     ; 1.026      ;
; -0.065 ; count.10                          ; EN2~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; 0.336      ; 1.399      ;
; -0.009 ; count.00                          ; count.01    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.078     ; 0.929      ;
; -0.007 ; count.00                          ; EN4~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.078     ; 0.927      ;
+--------+-----------------------------------+-------------+----------------------------------+--------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                    ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.159 ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 4.073      ;
; -3.030 ; counter_divider:div|q[1]             ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.944      ;
; -3.011 ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.925      ;
; -3.009 ; clock_divider_1hz:comb_3|counter[9]  ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.923      ;
; -2.964 ; clock_divider_1hz:comb_3|counter[13] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.883      ;
; -2.962 ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.880      ;
; -2.955 ; counter_divider:div|q[0]             ; clock_divider_1hz:comb_3|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.873      ;
; -2.937 ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.851      ;
; -2.931 ; clock_divider_1hz:comb_3|counter[11] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.845      ;
; -2.871 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.785      ;
; -2.859 ; clock_divider_1hz:comb_3|counter[18] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.778      ;
; -2.846 ; clock_divider_1hz:comb_3|counter[25] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.765      ;
; -2.843 ; clock_divider_1hz:comb_3|counter[15] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.762      ;
; -2.835 ; counter_divider:div|q[0]             ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.749      ;
; -2.833 ; counter_divider:div|q[1]             ; clock_divider_1hz:comb_3|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.751      ;
; -2.812 ; clock_divider_1hz:comb_3|counter[9]  ; clock_divider_1hz:comb_3|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.730      ;
; -2.804 ; clock_divider_1hz:comb_3|counter[12] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.718      ;
; -2.791 ; clock_divider_1hz:comb_3|counter[17] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.710      ;
; -2.788 ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.706      ;
; -2.767 ; clock_divider_1hz:comb_3|counter[13] ; clock_divider_1hz:comb_3|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.690      ;
; -2.740 ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.658      ;
; -2.734 ; clock_divider_1hz:comb_3|counter[11] ; clock_divider_1hz:comb_3|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.652      ;
; -2.733 ; counter_divider:div|q[0]             ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.647      ;
; -2.732 ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.650      ;
; -2.726 ; clock_divider_1hz:comb_3|counter[19] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.644      ;
; -2.725 ; clock_divider_1hz:comb_3|counter[5]  ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.639      ;
; -2.721 ; clock_divider_1hz:comb_3|counter[7]  ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.635      ;
; -2.721 ; clock_divider_1hz:comb_3|counter[21] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.640      ;
; -2.714 ; clock_divider_1hz:comb_3|counter[16] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.632      ;
; -2.703 ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.621      ;
; -2.674 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.592      ;
; -2.662 ; clock_divider_1hz:comb_3|counter[18] ; clock_divider_1hz:comb_3|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.585      ;
; -2.654 ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.572      ;
; -2.653 ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.571      ;
; -2.653 ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.571      ;
; -2.652 ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.570      ;
; -2.646 ; clock_divider_1hz:comb_3|counter[23] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.565      ;
; -2.646 ; clock_divider_1hz:comb_3|counter[15] ; clock_divider_1hz:comb_3|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.569      ;
; -2.641 ; counter_divider:div|q[0]             ; clock_divider_1hz:comb_3|counter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.555      ;
; -2.628 ; clock_divider_1hz:comb_3|counter[25] ; clock_divider_1hz:comb_3|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.551      ;
; -2.623 ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.537      ;
; -2.607 ; clock_divider_1hz:comb_3|counter[12] ; clock_divider_1hz:comb_3|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.525      ;
; -2.596 ; clock_divider_1hz:comb_3|counter[14] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.514      ;
; -2.594 ; clock_divider_1hz:comb_3|counter[17] ; clock_divider_1hz:comb_3|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.517      ;
; -2.589 ; counter_divider:div|q[0]             ; clock_divider_1hz:comb_3|counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.503      ;
; -2.582 ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.501      ;
; -2.576 ; clock_divider_1hz:comb_3|counter[6]  ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.490      ;
; -2.575 ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.489      ;
; -2.560 ; counter_divider:div|q[1]             ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.474      ;
; -2.535 ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.457      ;
; -2.529 ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.443      ;
; -2.529 ; clock_divider_1hz:comb_3|counter[19] ; clock_divider_1hz:comb_3|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.451      ;
; -2.526 ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.440      ;
; -2.526 ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.440      ;
; -2.525 ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.439      ;
; -2.524 ; clock_divider_1hz:comb_3|counter[21] ; clock_divider_1hz:comb_3|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.447      ;
; -2.517 ; clock_divider_1hz:comb_3|counter[16] ; clock_divider_1hz:comb_3|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.439      ;
; -2.512 ; clock_divider_1hz:comb_3|counter[5]  ; clock_divider_1hz:comb_3|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.430      ;
; -2.506 ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|counter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.424      ;
; -2.506 ; counter_divider:div|q[1]             ; clock_divider_1hz:comb_3|counter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.424      ;
; -2.505 ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.423      ;
; -2.505 ; counter_divider:div|q[1]             ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.423      ;
; -2.505 ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.423      ;
; -2.505 ; counter_divider:div|q[1]             ; clock_divider_1hz:comb_3|counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.423      ;
; -2.504 ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.422      ;
; -2.504 ; counter_divider:div|q[1]             ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.422      ;
; -2.501 ; counter_divider:div|q[0]             ; clock_divider_1hz:comb_3|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.415      ;
; -2.501 ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.415      ;
; -2.489 ; clock_divider_1hz:comb_3|counter[7]  ; clock_divider_1hz:comb_3|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.407      ;
; -2.472 ; clock_divider_1hz:comb_3|counter[9]  ; clock_divider_1hz:comb_3|counter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.390      ;
; -2.471 ; clock_divider_1hz:comb_3|counter[9]  ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.389      ;
; -2.471 ; clock_divider_1hz:comb_3|counter[9]  ; clock_divider_1hz:comb_3|counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.389      ;
; -2.470 ; clock_divider_1hz:comb_3|counter[9]  ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.388      ;
; -2.468 ; counter_divider:div|q[1]             ; clock_divider_1hz:comb_3|counter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.382      ;
; -2.452 ; clock_divider_1hz:comb_3|counter[13] ; clock_divider_1hz:comb_3|counter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.375      ;
; -2.451 ; clock_divider_1hz:comb_3|counter[13] ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.374      ;
; -2.451 ; clock_divider_1hz:comb_3|counter[13] ; clock_divider_1hz:comb_3|counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.374      ;
; -2.450 ; clock_divider_1hz:comb_3|counter[13] ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.373      ;
; -2.440 ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.354      ;
; -2.434 ; clock_divider_1hz:comb_3|counter[23] ; clock_divider_1hz:comb_3|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.357      ;
; -2.427 ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|counter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.341      ;
; -2.427 ; counter_divider:div|q[1]             ; clock_divider_1hz:comb_3|counter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.341      ;
; -2.425 ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.339      ;
; -2.416 ; counter_divider:div|q[1]             ; clock_divider_1hz:comb_3|counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.330      ;
; -2.402 ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.316      ;
; -2.402 ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.316      ;
; -2.399 ; clock_divider_1hz:comb_3|counter[14] ; clock_divider_1hz:comb_3|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.321      ;
; -2.393 ; clock_divider_1hz:comb_3|counter[9]  ; clock_divider_1hz:comb_3|counter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.307      ;
; -2.391 ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.305      ;
; -2.389 ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|counter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.303      ;
; -2.385 ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.308      ;
; -2.381 ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.295      ;
; -2.378 ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.296      ;
; -2.378 ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.292      ;
; -2.378 ; counter_divider:div|q[1]             ; clock_divider_1hz:comb_3|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.292      ;
; -2.378 ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|counter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.292      ;
; -2.377 ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.295      ;
; -2.377 ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.295      ;
; -2.377 ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.291      ;
; -2.377 ; counter_divider:div|q[1]             ; clock_divider_1hz:comb_3|counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.291      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_divider_1hz:comb_3|clk_out'                                                                                                                            ;
+--------+------------------------------------+-------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                       ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -3.113 ; Control:controller|counter[0]      ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -2.000     ; 2.111      ;
; -3.112 ; Control:controller|counter[0]      ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -2.000     ; 2.110      ;
; -3.109 ; Control:controller|counter[0]      ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -2.000     ; 2.107      ;
; -3.084 ; Control:controller|counter[0]      ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -2.256     ; 1.826      ;
; -2.953 ; Control:controller|counter[0]      ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.079     ; 3.872      ;
; -2.878 ; Control:controller|counter[0]      ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -2.256     ; 1.620      ;
; -2.775 ; Control:controller|turn            ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -2.246     ; 1.527      ;
; -2.758 ; Control:controller|counter[0]      ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.079     ; 3.677      ;
; -2.757 ; Control:controller|counter[0]      ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.079     ; 3.676      ;
; -2.721 ; Control:controller|turn            ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -2.246     ; 1.473      ;
; -2.382 ; Control:controller|counter_next[4] ; Control:controller|counter[4] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -2.600     ; 0.780      ;
; -2.355 ; Control:controller|counter_next[2] ; Control:controller|counter[2] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -2.720     ; 0.633      ;
; -2.350 ; Control:controller|counter_next[3] ; Control:controller|counter[3] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -2.719     ; 0.629      ;
; -1.859 ; Control:controller|counter[3]      ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.353     ; 2.504      ;
; -1.855 ; Control:controller|counter[3]      ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.046     ; 2.807      ;
; -1.853 ; Control:controller|counter[3]      ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.046     ; 2.805      ;
; -1.853 ; Control:controller|counter[3]      ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.046     ; 2.805      ;
; -1.844 ; Control:controller|counter[3]      ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.730      ; 4.572      ;
; -1.676 ; Control:controller|counter[3]      ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.730      ; 4.404      ;
; -1.675 ; Control:controller|counter[3]      ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.730      ; 4.403      ;
; -1.662 ; Control:controller|state[1]        ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 0.169      ; 2.829      ;
; -1.660 ; Control:controller|state[1]        ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 0.169      ; 2.827      ;
; -1.660 ; Control:controller|state[1]        ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 0.169      ; 2.827      ;
; -1.656 ; Control:controller|counter[4]      ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.046     ; 2.608      ;
; -1.655 ; Control:controller|counter[4]      ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.046     ; 2.607      ;
; -1.652 ; Control:controller|counter[4]      ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.046     ; 2.604      ;
; -1.619 ; Control:controller|counter[2]      ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.353     ; 2.264      ;
; -1.616 ; Control:controller|state[2]        ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 0.169      ; 2.783      ;
; -1.614 ; Control:controller|state[2]        ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 0.169      ; 2.781      ;
; -1.614 ; Control:controller|state[2]        ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 0.169      ; 2.781      ;
; -1.597 ; Control:controller|counter[2]      ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.046     ; 2.549      ;
; -1.596 ; Control:controller|counter[3]      ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.353     ; 2.241      ;
; -1.596 ; Control:controller|counter[2]      ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.046     ; 2.548      ;
; -1.594 ; Control:controller|counter[4]      ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.353     ; 2.239      ;
; -1.593 ; Control:controller|counter[2]      ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.046     ; 2.545      ;
; -1.582 ; Control:controller|counter[2]      ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.730      ; 4.310      ;
; -1.558 ; Control:controller|counter[4]      ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.730      ; 4.286      ;
; -1.494 ; Control:controller|counter[2]      ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.353     ; 2.139      ;
; -1.432 ; Control:controller|state[1]        ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.996      ; 4.426      ;
; -1.431 ; Control:controller|state[1]        ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.996      ; 4.425      ;
; -1.429 ; Control:controller|state[2]        ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.996      ; 4.423      ;
; -1.429 ; Control:controller|state[2]        ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.996      ; 4.423      ;
; -1.410 ; Control:controller|counter[4]      ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.730      ; 4.138      ;
; -1.410 ; Control:controller|counter[4]      ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.730      ; 4.138      ;
; -1.408 ; Control:controller|counter[2]      ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.730      ; 4.136      ;
; -1.407 ; Control:controller|counter[2]      ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.730      ; 4.135      ;
; -1.337 ; Control:controller|counter[4]      ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.353     ; 1.982      ;
; -1.169 ; Control:controller|turn            ; Control:controller|turn       ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.078     ; 2.089      ;
; -1.120 ; Control:controller|state[2]        ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.043     ; 2.075      ;
; -1.091 ; Control:controller|state[1]        ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.047     ; 2.042      ;
; -1.085 ; Control:controller|state[2]        ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.996      ; 4.079      ;
; -0.991 ; Control:controller|state[2]        ; Control:controller|turn       ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.987      ; 3.976      ;
; -0.905 ; Control:controller|state[1]        ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.047     ; 1.856      ;
; -0.811 ; Control:controller|state[1]        ; Control:controller|turn       ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.987      ; 3.796      ;
; -0.669 ; Control:controller|state[1]        ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.996      ; 3.663      ;
; -0.594 ; Control:controller|counter_next[1] ; Control:controller|counter[1] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.772     ; 0.820      ;
; -0.405 ; Control:controller|counter_next[0] ; Control:controller|counter[0] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.773     ; 0.630      ;
; -0.327 ; Control:controller|state[0]        ; Control:controller|state[1]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 1.611      ; 2.668      ;
; -0.254 ; Control:controller|state[2]        ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.047     ; 1.205      ;
; -0.183 ; Control:controller|state[0]        ; Control:controller|turn       ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 3.685      ; 4.598      ;
; 0.040  ; Control:controller|state[0]        ; Control:controller|counter[3] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 1.867      ; 2.557      ;
; 0.040  ; Control:controller|state[0]        ; Control:controller|counter[4] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 1.867      ; 2.557      ;
; 0.040  ; Control:controller|state[0]        ; Control:controller|counter[2] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 1.867      ; 2.557      ;
; 0.042  ; Control:controller|state[0]        ; Control:controller|state[0]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 3.694      ; 4.382      ;
; 0.050  ; Control:controller|state[0]        ; Control:controller|state[2]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 1.611      ; 2.291      ;
; 0.076  ; Control:controller|state[0]        ; Control:controller|counter[1] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 3.694      ; 4.348      ;
; 0.076  ; Control:controller|state[0]        ; Control:controller|counter[0] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 3.694      ; 4.348      ;
; 0.131  ; Control:controller|counter[1]      ; Control:controller|counter[2] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 1.867      ; 2.466      ;
; 0.133  ; Control:controller|counter[1]      ; Control:controller|counter[3] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 1.867      ; 2.464      ;
; 0.133  ; Control:controller|counter[1]      ; Control:controller|counter[4] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 1.867      ; 2.464      ;
; 0.164  ; Control:controller|state[0]        ; Control:controller|state[1]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.611      ; 2.677      ;
; 0.178  ; Control:controller|counter[1]      ; Control:controller|state[2]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 1.611      ; 2.163      ;
; 0.193  ; Control:controller|counter[1]      ; Control:controller|state[0]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 3.694      ; 4.231      ;
; 0.267  ; Control:controller|state[0]        ; Control:controller|turn       ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 3.685      ; 4.648      ;
; 0.361  ; Control:controller|counter[1]      ; Control:controller|counter[0] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 3.694      ; 4.063      ;
; 0.362  ; Control:controller|counter[1]      ; Control:controller|counter[1] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 3.694      ; 4.062      ;
; 0.437  ; Control:controller|state[0]        ; Control:controller|state[0]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 3.694      ; 4.487      ;
; 0.556  ; Control:controller|counter[1]      ; Control:controller|state[1]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 1.611      ; 1.785      ;
; 0.592  ; Control:controller|state[0]        ; Control:controller|state[2]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.611      ; 2.249      ;
; 0.640  ; Control:controller|state[0]        ; Control:controller|counter[2] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.867      ; 2.457      ;
; 0.641  ; Control:controller|state[0]        ; Control:controller|counter[4] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.867      ; 2.456      ;
; 0.644  ; Control:controller|state[0]        ; Control:controller|counter[3] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.867      ; 2.453      ;
; 0.669  ; Control:controller|state[0]        ; Control:controller|counter[1] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 3.694      ; 4.255      ;
; 0.669  ; Control:controller|state[0]        ; Control:controller|counter[0] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 3.694      ; 4.255      ;
; 0.697  ; Control:controller|counter[1]      ; Control:controller|counter[2] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.867      ; 2.400      ;
; 0.698  ; Control:controller|counter[1]      ; Control:controller|counter[4] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.867      ; 2.399      ;
; 0.701  ; Control:controller|counter[1]      ; Control:controller|counter[3] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.867      ; 2.396      ;
; 0.726  ; Control:controller|counter[1]      ; Control:controller|state[2]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.611      ; 2.115      ;
; 0.763  ; Control:controller|counter[1]      ; Control:controller|state[0]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 3.694      ; 4.161      ;
; 0.994  ; Control:controller|counter[1]      ; Control:controller|counter[1] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 3.694      ; 3.930      ;
; 0.994  ; Control:controller|counter[1]      ; Control:controller|counter[0] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 3.694      ; 3.930      ;
; 1.112  ; Control:controller|counter[1]      ; Control:controller|state[1]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.611      ; 1.729      ;
+--------+------------------------------------+-------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Control:controller|counter[1]'                                                                                                                            ;
+--------+-------------------------------+------------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                            ; Launch Clock                     ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+------------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; -1.996 ; Control:controller|counter[3] ; Control:controller|counter_next[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 2.325      ; 4.407      ;
; -1.875 ; Control:controller|counter[0] ; Control:controller|counter_next[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 0.422      ; 2.383      ;
; -1.709 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[5]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.691      ; 5.501      ;
; -1.708 ; Control:controller|counter[0] ; Control:controller|counter_next[1] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 0.421      ; 2.299      ;
; -1.706 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[0]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.693      ; 5.510      ;
; -1.668 ; Control:controller|counter[4] ; Control:controller|counter_next[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 2.325      ; 4.079      ;
; -1.658 ; Control:controller|counter[0] ; Control:controller|counter_next[0] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 0.422      ; 2.371      ;
; -1.633 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[5]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.691      ; 5.425      ;
; -1.630 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[0]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.693      ; 5.434      ;
; -1.612 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[6]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 1.998      ; 3.586      ;
; -1.606 ; Control:controller|counter[2] ; Control:controller|counter_next[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 2.325      ; 4.017      ;
; -1.592 ; Control:controller|counter[0] ; Control:controller|counter_next[3] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 0.538      ; 2.134      ;
; -1.584 ; Control:controller|counter[0] ; Control:controller|counter_next[2] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 0.539      ; 2.128      ;
; -1.583 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[5]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.691      ; 5.375      ;
; -1.580 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[0]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.693      ; 5.384      ;
; -1.565 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[4]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 2.003      ; 3.540      ;
; -1.559 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[3]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 2.002      ; 3.540      ;
; -1.532 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[1]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 2.001      ; 3.517      ;
; -1.526 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[2]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 2.000      ; 3.498      ;
; -1.520 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[5]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 1.788      ; 3.409      ;
; -1.516 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[0]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 1.790      ; 3.417      ;
; -1.472 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[4]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.906      ; 5.350      ;
; -1.463 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[3]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.905      ; 5.347      ;
; -1.463 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[1]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.904      ; 5.351      ;
; -1.458 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[2]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.903      ; 5.333      ;
; -1.420 ; Control:controller|counter[2] ; Control:controller|counter_next[3] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 2.441      ; 3.865      ;
; -1.414 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[6]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.901      ; 5.291      ;
; -1.396 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[4]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.906      ; 5.274      ;
; -1.387 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[3]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.905      ; 5.271      ;
; -1.387 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[1]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.904      ; 5.275      ;
; -1.382 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[2]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.903      ; 5.257      ;
; -1.346 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[4]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.906      ; 5.224      ;
; -1.337 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[3]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.905      ; 5.221      ;
; -1.337 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[1]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.904      ; 5.225      ;
; -1.332 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[2]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.903      ; 5.207      ;
; -1.288 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[6]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.901      ; 5.165      ;
; -1.288 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[6]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.901      ; 5.165      ;
; -1.222 ; Control:controller|counter[3] ; Control:controller|counter_next[3] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 2.441      ; 3.667      ;
; -0.878 ; Control:controller|counter[2] ; Control:controller|counter_next[2] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 2.442      ; 3.325      ;
; -0.835 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[5]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 5.065      ; 5.501      ;
; -0.832 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[0]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 5.067      ; 5.510      ;
; -0.759 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[5]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 5.065      ; 5.425      ;
; -0.756 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[0]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 5.067      ; 5.434      ;
; -0.738 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[6]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 3.372      ; 3.586      ;
; -0.709 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[5]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 5.065      ; 5.375      ;
; -0.706 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[0]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 5.067      ; 5.384      ;
; -0.691 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[4]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 3.377      ; 3.540      ;
; -0.685 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[3]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 3.376      ; 3.540      ;
; -0.658 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[1]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 3.375      ; 3.517      ;
; -0.652 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[2]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 3.374      ; 3.498      ;
; -0.646 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[5]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 3.162      ; 3.409      ;
; -0.642 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[0]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 3.164      ; 3.417      ;
; -0.598 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[4]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 5.280      ; 5.350      ;
; -0.589 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[3]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 5.279      ; 5.347      ;
; -0.589 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[1]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 5.278      ; 5.351      ;
; -0.584 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[2]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 5.277      ; 5.333      ;
; -0.540 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[6]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 5.275      ; 5.291      ;
; -0.522 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[4]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 5.280      ; 5.274      ;
; -0.513 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[3]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 5.279      ; 5.271      ;
; -0.513 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[1]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 5.278      ; 5.275      ;
; -0.508 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[2]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 5.277      ; 5.257      ;
; -0.472 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[4]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 5.280      ; 5.224      ;
; -0.463 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[3]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 5.279      ; 5.221      ;
; -0.463 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[1]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 5.278      ; 5.225      ;
; -0.458 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[2]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 5.277      ; 5.207      ;
; -0.414 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[6]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 5.275      ; 5.165      ;
; -0.414 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[6]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 5.275      ; 5.165      ;
; -0.344 ; Control:controller|counter[1] ; Control:controller|counter_next[4] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 4.289      ; 4.451      ;
; -0.290 ; Control:controller|counter[1] ; Control:controller|counter_next[1] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 4.288      ; 4.480      ;
; -0.172 ; Control:controller|counter[1] ; Control:controller|counter_next[3] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 4.405      ; 4.313      ;
; -0.012 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[6]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 5.865      ; 5.585      ;
; 0.000  ; Control:controller|counter[1] ; Control:controller|counter_next[2] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 4.406      ; 4.143      ;
; 0.078  ; Control:controller|counter[1] ; Control:controller|counter_next[4] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 4.289      ; 4.529      ;
; 0.320  ; Control:controller|counter[1] ; Control:controller|counter_next[1] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 4.288      ; 4.370      ;
; 0.369  ; Control:controller|counter[1] ; Control:controller|counter_next[2] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 4.406      ; 4.274      ;
; 0.458  ; Control:controller|counter[1] ; Control:controller|counter_next[3] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 4.405      ; 4.183      ;
; 0.566  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[6]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 5.865      ; 5.507      ;
; 1.060  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[5]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 5.655      ; 4.428      ;
; 1.063  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[0]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 5.657      ; 4.437      ;
; 1.297  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[4]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 5.870      ; 4.277      ;
; 1.306  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[1]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 5.868      ; 4.278      ;
; 1.306  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[3]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 5.869      ; 4.274      ;
; 1.311  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[2]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 5.867      ; 4.260      ;
; 1.421  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[5]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 5.655      ; 4.567      ;
; 1.424  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[0]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 5.657      ; 4.576      ;
; 1.440  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[6]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 7.239      ; 5.507      ;
; 1.658  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[4]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 5.870      ; 4.416      ;
; 1.667  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[1]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 5.868      ; 4.417      ;
; 1.667  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[3]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 5.869      ; 4.413      ;
; 1.672  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[2]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 5.867      ; 4.399      ;
; 1.862  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[6]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 7.239      ; 5.585      ;
; 2.295  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[5]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 7.029      ; 4.567      ;
; 2.298  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[0]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 7.031      ; 4.576      ;
; 2.532  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[4]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 7.244      ; 4.416      ;
; 2.541  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[1]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 7.242      ; 4.417      ;
; 2.541  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[3]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 7.243      ; 4.413      ;
; 2.546  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[2]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 7.241      ; 4.399      ;
; 2.934  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[5]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 7.029      ; 4.428      ;
; 2.937  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[0]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 7.031      ; 4.437      ;
; 3.171  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[4]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 7.244      ; 4.277      ;
+--------+-------------------------------+------------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Control:controller|state[0]'                                                                                                                      ;
+--------+-----------------------------+--------------------------------+----------------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                        ; Launch Clock                     ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+--------------------------------+----------------------------------+-----------------------------+--------------+------------+------------+
; -0.188 ; Control:controller|state[1] ; Control:controller|NorthGreen  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 1.000        ; 2.606      ; 3.075      ;
; -0.183 ; Control:controller|state[0] ; Control:controller|NorthGreen  ; Control:controller|state[0]      ; Control:controller|state[0] ; 0.500        ; 4.304      ; 4.500      ;
; -0.158 ; Control:controller|state[1] ; Control:controller|NorthRed    ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 1.000        ; 2.606      ; 3.046      ;
; -0.153 ; Control:controller|state[1] ; Control:controller|NorthYellow ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 1.000        ; 2.596      ; 3.031      ;
; -0.147 ; Control:controller|state[0] ; Control:controller|NorthRed    ; Control:controller|state[0]      ; Control:controller|state[0] ; 0.500        ; 4.304      ; 4.465      ;
; -0.145 ; Control:controller|state[2] ; Control:controller|NorthGreen  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 1.000        ; 2.606      ; 3.032      ;
; -0.101 ; Control:controller|state[0] ; Control:controller|NorthYellow ; Control:controller|state[0]      ; Control:controller|state[0] ; 0.500        ; 4.294      ; 4.409      ;
; -0.073 ; Control:controller|state[2] ; Control:controller|NorthYellow ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 1.000        ; 2.596      ; 2.951      ;
; 0.333  ; Control:controller|state[0] ; Control:controller|NorthRed    ; Control:controller|state[0]      ; Control:controller|state[0] ; 1.000        ; 4.304      ; 4.485      ;
; 0.397  ; Control:controller|state[0] ; Control:controller|NorthGreen  ; Control:controller|state[0]      ; Control:controller|state[0] ; 1.000        ; 4.304      ; 4.420      ;
; 0.451  ; Control:controller|state[0] ; Control:controller|NorthYellow ; Control:controller|state[0]      ; Control:controller|state[0] ; 1.000        ; 4.294      ; 4.357      ;
+--------+-----------------------------+--------------------------------+----------------------------------+-----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Control:controller|counter[1]'                                                                                                                             ;
+--------+-------------------------------+------------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                            ; Launch Clock                     ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+------------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; -6.314 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[2]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 8.109      ; 2.027      ;
; -6.293 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[2]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 8.099      ; 2.038      ;
; -6.282 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[1]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 8.101      ; 2.051      ;
; -6.282 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[4]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 8.102      ; 2.052      ;
; -6.281 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[3]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 8.112      ; 2.063      ;
; -6.280 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[3]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 8.102      ; 2.054      ;
; -6.279 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[1]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 8.111      ; 2.064      ;
; -6.251 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[4]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 8.112      ; 2.093      ;
; -5.976 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[5]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 7.879      ; 2.135      ;
; -5.967 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[0]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 7.881      ; 2.146      ;
; -5.956 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[0]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 7.891      ; 2.167      ;
; -5.915 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[5]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 7.889      ; 2.206      ;
; -5.824 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[2]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 8.099      ; 2.027      ;
; -5.823 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[2]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 8.109      ; 2.038      ;
; -5.812 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[1]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 8.111      ; 2.051      ;
; -5.812 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[4]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 8.112      ; 2.052      ;
; -5.810 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[3]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 8.112      ; 2.054      ;
; -5.791 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[3]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 8.102      ; 2.063      ;
; -5.789 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[1]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 8.101      ; 2.064      ;
; -5.761 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[4]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 8.102      ; 2.093      ;
; -5.506 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[5]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 7.889      ; 2.135      ;
; -5.497 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[0]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 7.891      ; 2.146      ;
; -5.466 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[0]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 7.881      ; 2.167      ;
; -5.425 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[5]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 7.879      ; 2.206      ;
; -4.945 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[6]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 8.098      ; 3.385      ;
; -4.847 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[6]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 8.108      ; 3.493      ;
; -4.475 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[6]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 8.108      ; 3.385      ;
; -4.357 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[6]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 8.098      ; 3.493      ;
; -3.782 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[3]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 6.235      ; 2.473      ;
; -3.779 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[2]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 6.232      ; 2.473      ;
; -3.757 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[1]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 6.234      ; 2.497      ;
; -3.757 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[4]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 6.235      ; 2.498      ;
; -3.499 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[6]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 6.231      ; 2.752      ;
; -3.492 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[0]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 6.014      ; 2.542      ;
; -3.488 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[5]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 6.012      ; 2.544      ;
; -3.440 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[0]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 6.014      ; 2.594      ;
; -3.438 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[5]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 6.012      ; 2.594      ;
; -3.292 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[3]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 6.245      ; 2.473      ;
; -3.289 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[2]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 6.242      ; 2.473      ;
; -3.267 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[1]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 6.244      ; 2.497      ;
; -3.267 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[4]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 6.245      ; 2.498      ;
; -3.211 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[6]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 6.231      ; 3.040      ;
; -3.146 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[2]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 6.232      ; 3.106      ;
; -3.113 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[3]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 6.235      ; 3.142      ;
; -3.111 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[1]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 6.234      ; 3.143      ;
; -3.089 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[6]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 6.231      ; 3.162      ;
; -3.083 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[4]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 6.235      ; 3.172      ;
; -3.050 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[2]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 6.232      ; 3.202      ;
; -3.017 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[3]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 6.235      ; 3.238      ;
; -3.015 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[1]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 6.234      ; 3.239      ;
; -3.009 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[6]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 6.241      ; 2.752      ;
; -3.002 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[0]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 6.024      ; 2.542      ;
; -2.998 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[5]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 6.022      ; 2.544      ;
; -2.987 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[4]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 6.235      ; 3.268      ;
; -2.950 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[0]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 6.024      ; 2.594      ;
; -2.948 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[5]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 6.022      ; 2.594      ;
; -2.754 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[0]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 6.014      ; 3.280      ;
; -2.750 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[5]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 6.012      ; 3.282      ;
; -2.721 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[6]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 6.241      ; 3.040      ;
; -2.656 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[2]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 6.242      ; 3.106      ;
; -2.623 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[3]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 6.245      ; 3.142      ;
; -2.621 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[1]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 6.244      ; 3.143      ;
; -2.599 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[6]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 6.241      ; 3.162      ;
; -2.593 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[4]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 6.245      ; 3.172      ;
; -2.560 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[2]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 6.242      ; 3.202      ;
; -2.527 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[3]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 6.245      ; 3.238      ;
; -2.525 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[1]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 6.244      ; 3.239      ;
; -2.497 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[4]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 6.245      ; 3.268      ;
; -2.264 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[0]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 6.024      ; 3.280      ;
; -2.260 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[5]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 6.022      ; 3.282      ;
; -1.326 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[6]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 4.404      ; 3.098      ;
; -1.156 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[4]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 4.408      ; 3.272      ;
; -1.153 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[3]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 4.408      ; 3.275      ;
; -1.146 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[1]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 4.407      ; 3.281      ;
; -1.139 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[2]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 4.405      ; 3.286      ;
; -1.051 ; Control:controller|counter[1] ; Control:controller|counter_next[2] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 4.587      ; 3.768      ;
; -1.042 ; Control:controller|counter[1] ; Control:controller|counter_next[3] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 4.586      ; 3.776      ;
; -1.024 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[5]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 4.185      ; 3.181      ;
; -0.999 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[0]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 4.187      ; 3.208      ;
; -0.836 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[6]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 4.414      ; 3.098      ;
; -0.692 ; Control:controller|counter[1] ; Control:controller|counter_next[4] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 4.467      ; 4.007      ;
; -0.666 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[4]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 4.418      ; 3.272      ;
; -0.663 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[3]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 4.418      ; 3.275      ;
; -0.656 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[1]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 4.417      ; 3.281      ;
; -0.649 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[2]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 4.415      ; 3.286      ;
; -0.550 ; Control:controller|counter[1] ; Control:controller|counter_next[1] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 4.466      ; 4.148      ;
; -0.534 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[5]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 4.195      ; 3.181      ;
; -0.509 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[0]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 4.197      ; 3.208      ;
; -0.471 ; Control:controller|counter[1] ; Control:controller|counter_next[2] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 4.587      ; 3.868      ;
; -0.402 ; Control:controller|counter[1] ; Control:controller|counter_next[3] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 4.586      ; 3.936      ;
; -0.145 ; Control:controller|counter[1] ; Control:controller|counter_next[4] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 4.467      ; 4.074      ;
; -0.005 ; Control:controller|counter[1] ; Control:controller|counter_next[1] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 4.466      ; 4.213      ;
; 0.292  ; Control:controller|counter[2] ; Control:controller|counter_next[2] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 2.720      ; 3.032      ;
; 0.609  ; Control:controller|counter[3] ; Control:controller|counter_next[3] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 2.719      ; 3.348      ;
; 0.645  ; Control:controller|counter[2] ; Control:controller|counter_next[3] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 2.719      ; 3.384      ;
; 0.794  ; Control:controller|counter[0] ; Control:controller|counter_next[2] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 0.893      ; 1.707      ;
; 0.803  ; Control:controller|counter[0] ; Control:controller|counter_next[3] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 0.892      ; 1.715      ;
; 0.902  ; Control:controller|counter[2] ; Control:controller|counter_next[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 2.600      ; 3.522      ;
; 1.153  ; Control:controller|counter[3] ; Control:controller|counter_next[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 2.600      ; 3.773      ;
; 1.153  ; Control:controller|counter[0] ; Control:controller|counter_next[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 0.773      ; 1.946      ;
+--------+-------------------------------+------------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_divider_1hz:comb_3|clk_out'                                                                                                                             ;
+--------+------------------------------------+-------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                       ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -0.909 ; Control:controller|state[0]        ; Control:controller|counter[1] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 3.867      ; 3.396      ;
; -0.908 ; Control:controller|state[0]        ; Control:controller|counter[0] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 3.867      ; 3.397      ;
; -0.818 ; Control:controller|counter[1]      ; Control:controller|counter[1] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 3.867      ; 3.487      ;
; -0.817 ; Control:controller|counter[1]      ; Control:controller|counter[0] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 3.867      ; 3.488      ;
; -0.613 ; Control:controller|counter[1]      ; Control:controller|state[0]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 3.867      ; 3.692      ;
; -0.540 ; Control:controller|state[0]        ; Control:controller|counter[3] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.964      ; 1.862      ;
; -0.539 ; Control:controller|state[0]        ; Control:controller|counter[4] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.964      ; 1.863      ;
; -0.538 ; Control:controller|state[0]        ; Control:controller|counter[2] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.964      ; 1.864      ;
; -0.491 ; Control:controller|counter[1]      ; Control:controller|state[1]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.698      ; 1.645      ;
; -0.449 ; Control:controller|counter[1]      ; Control:controller|counter[3] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.964      ; 1.953      ;
; -0.448 ; Control:controller|counter[1]      ; Control:controller|counter[4] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.964      ; 1.954      ;
; -0.447 ; Control:controller|counter[1]      ; Control:controller|counter[2] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.964      ; 1.955      ;
; -0.430 ; Control:controller|state[0]        ; Control:controller|counter[1] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 3.867      ; 3.375      ;
; -0.430 ; Control:controller|state[0]        ; Control:controller|counter[0] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 3.867      ; 3.375      ;
; -0.273 ; Control:controller|counter[1]      ; Control:controller|counter[1] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 3.867      ; 3.532      ;
; -0.273 ; Control:controller|counter[1]      ; Control:controller|counter[0] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 3.867      ; 3.532      ;
; -0.231 ; Control:controller|state[0]        ; Control:controller|state[0]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 3.867      ; 4.074      ;
; -0.130 ; Control:controller|state[0]        ; Control:controller|state[1]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.698      ; 2.006      ;
; -0.117 ; Control:controller|counter[1]      ; Control:controller|state[0]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 3.867      ; 3.688      ;
; -0.110 ; Control:controller|counter[1]      ; Control:controller|state[2]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.698      ; 2.026      ;
; -0.083 ; Control:controller|state[0]        ; Control:controller|state[2]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.698      ; 2.053      ;
; 0.000  ; Control:controller|state[0]        ; Control:controller|counter[3] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 1.964      ; 1.902      ;
; 0.003  ; Control:controller|state[0]        ; Control:controller|counter[4] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 1.964      ; 1.905      ;
; 0.004  ; Control:controller|state[0]        ; Control:controller|counter[2] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 1.964      ; 1.906      ;
; 0.073  ; Control:controller|counter[1]      ; Control:controller|state[1]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 1.698      ; 1.709      ;
; 0.075  ; Control:controller|state[0]        ; Control:controller|turn       ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 3.857      ; 4.370      ;
; 0.157  ; Control:controller|counter[1]      ; Control:controller|counter[3] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 1.964      ; 2.059      ;
; 0.160  ; Control:controller|counter[1]      ; Control:controller|counter[4] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 1.964      ; 2.062      ;
; 0.161  ; Control:controller|counter[1]      ; Control:controller|counter[2] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 1.964      ; 2.063      ;
; 0.394  ; Control:controller|state[0]        ; Control:controller|state[0]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 3.867      ; 4.199      ;
; 0.426  ; Control:controller|counter[1]      ; Control:controller|state[2]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 1.698      ; 2.062      ;
; 0.445  ; Control:controller|state[2]        ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.043      ; 0.674      ;
; 0.453  ; Control:controller|state[0]        ; Control:controller|state[1]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 1.698      ; 2.089      ;
; 0.483  ; Control:controller|state[0]        ; Control:controller|state[2]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 1.698      ; 2.119      ;
; 0.591  ; Control:controller|state[0]        ; Control:controller|turn       ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 3.857      ; 4.386      ;
; 0.763  ; Control:controller|counter_next[0] ; Control:controller|counter[0] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -0.422     ; 0.547      ;
; 0.767  ; Control:controller|state[2]        ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.047      ; 1.000      ;
; 0.887  ; Control:controller|counter_next[1] ; Control:controller|counter[1] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -0.421     ; 0.672      ;
; 0.904  ; Control:controller|state[1]        ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.256      ; 3.346      ;
; 1.081  ; Control:controller|state[1]        ; Control:controller|turn       ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.246      ; 3.513      ;
; 1.195  ; Control:controller|state[2]        ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.256      ; 3.637      ;
; 1.195  ; Control:controller|state[2]        ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.256      ; 3.637      ;
; 1.279  ; Control:controller|state[1]        ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.047      ; 1.512      ;
; 1.293  ; Control:controller|state[2]        ; Control:controller|turn       ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.246      ; 3.725      ;
; 1.300  ; Control:controller|state[2]        ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.256      ; 3.742      ;
; 1.433  ; Control:controller|counter[4]      ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.000      ; 3.619      ;
; 1.433  ; Control:controller|counter[4]      ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.000      ; 3.619      ;
; 1.468  ; Control:controller|state[1]        ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.047      ; 1.701      ;
; 1.514  ; Control:controller|state[1]        ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.256      ; 3.956      ;
; 1.514  ; Control:controller|state[1]        ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.256      ; 3.956      ;
; 1.613  ; Control:controller|turn            ; Control:controller|turn       ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.078      ; 1.877      ;
; 1.625  ; Control:controller|state[2]        ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.353      ; 2.164      ;
; 1.628  ; Control:controller|state[2]        ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.353      ; 2.167      ;
; 1.629  ; Control:controller|state[2]        ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.353      ; 2.168      ;
; 1.634  ; Control:controller|counter[2]      ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.000      ; 3.820      ;
; 1.635  ; Control:controller|counter[2]      ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.000      ; 3.821      ;
; 1.642  ; Control:controller|counter[4]      ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.000      ; 3.828      ;
; 1.723  ; Control:controller|counter[3]      ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.000      ; 3.909      ;
; 1.724  ; Control:controller|counter[3]      ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.000      ; 3.910      ;
; 1.839  ; Control:controller|counter[2]      ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.000      ; 4.025      ;
; 1.862  ; Control:controller|counter[4]      ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -0.169     ; 1.879      ;
; 1.914  ; Control:controller|counter[4]      ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.046      ; 2.146      ;
; 1.917  ; Control:controller|counter[4]      ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.046      ; 2.149      ;
; 1.918  ; Control:controller|counter[4]      ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.046      ; 2.150      ;
; 1.928  ; Control:controller|counter[3]      ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.000      ; 4.114      ;
; 1.932  ; Control:controller|state[1]        ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.353      ; 2.471      ;
; 1.933  ; Control:controller|state[1]        ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.353      ; 2.472      ;
; 1.934  ; Control:controller|state[1]        ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.353      ; 2.473      ;
; 1.961  ; Control:controller|counter[2]      ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -0.169     ; 1.978      ;
; 2.050  ; Control:controller|counter[3]      ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -0.169     ; 2.067      ;
; 2.053  ; Control:controller|counter[4]      ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -0.169     ; 2.070      ;
; 2.054  ; Control:controller|counter[2]      ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.046      ; 2.286      ;
; 2.055  ; Control:controller|counter[2]      ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.046      ; 2.287      ;
; 2.056  ; Control:controller|counter[2]      ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.046      ; 2.288      ;
; 2.114  ; Control:controller|counter[2]      ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -0.169     ; 2.131      ;
; 2.143  ; Control:controller|counter[3]      ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.046      ; 2.375      ;
; 2.144  ; Control:controller|counter[3]      ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.046      ; 2.376      ;
; 2.145  ; Control:controller|counter[3]      ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.046      ; 2.377      ;
; 2.337  ; Control:controller|counter[3]      ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -0.169     ; 2.354      ;
; 2.642  ; Control:controller|counter[0]      ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.079      ; 2.907      ;
; 2.642  ; Control:controller|counter[0]      ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.079      ; 2.907      ;
; 2.782  ; Control:controller|counter_next[3] ; Control:controller|counter[3] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -2.441     ; 0.547      ;
; 2.785  ; Control:controller|counter_next[2] ; Control:controller|counter[2] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -2.442     ; 0.549      ;
; 2.842  ; Control:controller|counter_next[4] ; Control:controller|counter[4] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -2.325     ; 0.723      ;
; 2.975  ; Control:controller|counter[0]      ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.079      ; 3.240      ;
; 2.978  ; Control:controller|counter[0]      ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -1.730     ; 1.434      ;
; 2.981  ; Control:controller|counter[0]      ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -1.730     ; 1.437      ;
; 2.982  ; Control:controller|counter[0]      ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -1.730     ; 1.438      ;
; 3.097  ; Control:controller|turn            ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -1.987     ; 1.296      ;
; 3.184  ; Control:controller|turn            ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -1.987     ; 1.383      ;
; 3.284  ; Control:controller|counter[0]      ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -1.996     ; 1.474      ;
; 3.501  ; Control:controller|counter[0]      ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -1.996     ; 1.691      ;
+--------+------------------------------------+-------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Control:controller|state[0]'                                                                                                                       ;
+--------+-----------------------------+--------------------------------+----------------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                        ; Launch Clock                     ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+--------------------------------+----------------------------------+-----------------------------+--------------+------------+------------+
; -0.600 ; Control:controller|state[0] ; Control:controller|NorthYellow ; Control:controller|state[0]      ; Control:controller|state[0] ; 0.000        ; 4.474      ; 4.106      ;
; -0.502 ; Control:controller|state[0] ; Control:controller|NorthGreen  ; Control:controller|state[0]      ; Control:controller|state[0] ; 0.000        ; 4.484      ; 4.214      ;
; -0.430 ; Control:controller|state[0] ; Control:controller|NorthRed    ; Control:controller|state[0]      ; Control:controller|state[0] ; 0.000        ; 4.485      ; 4.287      ;
; -0.155 ; Control:controller|state[2] ; Control:controller|NorthYellow ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 0.000        ; 2.863      ; 2.728      ;
; -0.088 ; Control:controller|state[1] ; Control:controller|NorthYellow ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 0.000        ; 2.863      ; 2.795      ;
; -0.079 ; Control:controller|state[0] ; Control:controller|NorthYellow ; Control:controller|state[0]      ; Control:controller|state[0] ; -0.500       ; 4.474      ; 4.147      ;
; -0.062 ; Control:controller|state[2] ; Control:controller|NorthGreen  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 0.000        ; 2.873      ; 2.831      ;
; -0.046 ; Control:controller|state[1] ; Control:controller|NorthRed    ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 0.000        ; 2.874      ; 2.848      ;
; 0.002  ; Control:controller|state[1] ; Control:controller|NorthGreen  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 0.000        ; 2.873      ; 2.895      ;
; 0.032  ; Control:controller|state[0] ; Control:controller|NorthRed    ; Control:controller|state[0]      ; Control:controller|state[0] ; -0.500       ; 4.485      ; 4.269      ;
; 0.070  ; Control:controller|state[0] ; Control:controller|NorthGreen  ; Control:controller|state[0]      ; Control:controller|state[0] ; -0.500       ; 4.484      ; 4.306      ;
+--------+-----------------------------+--------------------------------+----------------------------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                                         ;
+--------+--------------------------------------+--------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -0.033 ; clock_divider_1hz:comb_3|clk_out     ; clock_divider_1hz:comb_3|clk_out     ; clock_divider_1hz:comb_3|clk_out ; CLOCK_50    ; 0.000        ; 3.093      ; 3.508      ;
; 0.052  ; counter_divider:div|q[5]             ; counter_divider:div|q[5]             ; counter_divider:div|q[5]         ; CLOCK_50    ; 0.000        ; 3.098      ; 3.598      ;
; 0.442  ; clock_divider_1hz:comb_3|counter[25] ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.079      ; 0.707      ;
; 0.500  ; clock_divider_1hz:comb_3|clk_out     ; clock_divider_1hz:comb_3|clk_out     ; clock_divider_1hz:comb_3|clk_out ; CLOCK_50    ; -0.500       ; 3.093      ; 3.541      ;
; 0.546  ; counter_divider:div|q[5]             ; counter_divider:div|q[5]             ; counter_divider:div|q[5]         ; CLOCK_50    ; -0.500       ; 3.098      ; 3.592      ;
; 0.638  ; counter_divider:div|q[4]             ; counter_divider:div|q[4]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.080      ; 0.904      ;
; 0.638  ; counter_divider:div|q[2]             ; counter_divider:div|q[2]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.080      ; 0.904      ;
; 0.641  ; counter_divider:div|q[3]             ; counter_divider:div|q[3]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.080      ; 0.907      ;
; 0.655  ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.080      ; 0.921      ;
; 0.655  ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|counter[2]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.080      ; 0.921      ;
; 0.657  ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[24] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.079      ; 0.922      ;
; 0.658  ; clock_divider_1hz:comb_3|counter[6]  ; clock_divider_1hz:comb_3|counter[6]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.080      ; 0.924      ;
; 0.658  ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[3]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.080      ; 0.924      ;
; 0.660  ; clock_divider_1hz:comb_3|counter[13] ; clock_divider_1hz:comb_3|counter[13] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.079      ; 0.925      ;
; 0.661  ; clock_divider_1hz:comb_3|counter[15] ; clock_divider_1hz:comb_3|counter[15] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.079      ; 0.926      ;
; 0.661  ; clock_divider_1hz:comb_3|counter[7]  ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.080      ; 0.927      ;
; 0.661  ; clock_divider_1hz:comb_3|counter[5]  ; clock_divider_1hz:comb_3|counter[5]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.080      ; 0.927      ;
; 0.663  ; clock_divider_1hz:comb_3|counter[23] ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.079      ; 0.928      ;
; 0.663  ; clock_divider_1hz:comb_3|counter[21] ; clock_divider_1hz:comb_3|counter[21] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.079      ; 0.928      ;
; 0.955  ; counter_divider:div|q[4]             ; counter_divider:div|q[5]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.080      ; 1.221      ;
; 0.955  ; counter_divider:div|q[2]             ; counter_divider:div|q[3]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.080      ; 1.221      ;
; 0.968  ; counter_divider:div|q[3]             ; counter_divider:div|q[4]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.080      ; 1.234      ;
; 0.973  ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|counter[3]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.080      ; 1.239      ;
; 0.973  ; counter_divider:div|q[3]             ; counter_divider:div|q[5]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.080      ; 1.239      ;
; 0.975  ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.079      ; 1.240      ;
; 0.975  ; clock_divider_1hz:comb_3|counter[6]  ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.080      ; 1.241      ;
; 0.975  ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[5]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.080      ; 1.241      ;
; 0.976  ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|counter[21] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.079      ; 1.241      ;
; 0.982  ; clock_divider_1hz:comb_3|counter[12] ; clock_divider_1hz:comb_3|counter[13] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.075      ; 1.243      ;
; 0.987  ; counter_divider:div|q[1]             ; clock_divider_1hz:comb_3|counter[2]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.080      ; 1.253      ;
; 0.988  ; clock_divider_1hz:comb_3|counter[7]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.080      ; 1.254      ;
; 0.988  ; clock_divider_1hz:comb_3|counter[5]  ; clock_divider_1hz:comb_3|counter[6]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.080      ; 1.254      ;
; 0.990  ; clock_divider_1hz:comb_3|counter[23] ; clock_divider_1hz:comb_3|counter[24] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.079      ; 1.255      ;
; 0.990  ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[5]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.080      ; 1.256      ;
; 0.992  ; clock_divider_1hz:comb_3|counter[13] ; clock_divider_1hz:comb_3|counter[15] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.079      ; 1.257      ;
; 0.992  ; counter_divider:div|q[1]             ; clock_divider_1hz:comb_3|counter[3]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.080      ; 1.258      ;
; 0.993  ; clock_divider_1hz:comb_3|counter[5]  ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.080      ; 1.259      ;
; 0.995  ; clock_divider_1hz:comb_3|counter[21] ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.079      ; 1.260      ;
; 0.995  ; clock_divider_1hz:comb_3|counter[23] ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.079      ; 1.260      ;
; 0.997  ; clock_divider_1hz:comb_3|counter[11] ; clock_divider_1hz:comb_3|counter[13] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.075      ; 1.258      ;
; 1.005  ; clock_divider_1hz:comb_3|counter[18] ; clock_divider_1hz:comb_3|counter[18] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.079      ; 1.270      ;
; 1.010  ; clock_divider_1hz:comb_3|counter[9]  ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.080      ; 1.276      ;
; 1.076  ; counter_divider:div|q[2]             ; counter_divider:div|q[4]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.080      ; 1.342      ;
; 1.081  ; counter_divider:div|q[2]             ; counter_divider:div|q[5]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.080      ; 1.347      ;
; 1.096  ; clock_divider_1hz:comb_3|counter[6]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.080      ; 1.362      ;
; 1.096  ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[6]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.080      ; 1.362      ;
; 1.099  ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|counter[5]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.080      ; 1.365      ;
; 1.101  ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.080      ; 1.367      ;
; 1.102  ; clock_divider_1hz:comb_3|counter[18] ; clock_divider_1hz:comb_3|counter[21] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.079      ; 1.367      ;
; 1.102  ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.079      ; 1.367      ;
; 1.108  ; clock_divider_1hz:comb_3|counter[12] ; clock_divider_1hz:comb_3|counter[15] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.075      ; 1.369      ;
; 1.108  ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[13] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.075      ; 1.369      ;
; 1.111  ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[6]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.080      ; 1.377      ;
; 1.114  ; clock_divider_1hz:comb_3|counter[5]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.080      ; 1.380      ;
; 1.116  ; clock_divider_1hz:comb_3|counter[21] ; clock_divider_1hz:comb_3|counter[24] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.079      ; 1.381      ;
; 1.116  ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.080      ; 1.382      ;
; 1.118  ; counter_divider:div|q[1]             ; clock_divider_1hz:comb_3|counter[5]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.080      ; 1.384      ;
; 1.119  ; clock_divider_1hz:comb_3|counter[17] ; clock_divider_1hz:comb_3|counter[21] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.079      ; 1.384      ;
; 1.121  ; clock_divider_1hz:comb_3|counter[21] ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.079      ; 1.386      ;
; 1.123  ; clock_divider_1hz:comb_3|counter[11] ; clock_divider_1hz:comb_3|counter[15] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.075      ; 1.384      ;
; 1.126  ; clock_divider_1hz:comb_3|counter[9]  ; clock_divider_1hz:comb_3|counter[13] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.075      ; 1.387      ;
; 1.130  ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|counter[20] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.079      ; 1.395      ;
; 1.133  ; clock_divider_1hz:comb_3|counter[17] ; clock_divider_1hz:comb_3|counter[17] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.079      ; 1.398      ;
; 1.144  ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.079      ; 1.409      ;
; 1.154  ; counter_divider:div|q[0]             ; clock_divider_1hz:comb_3|counter[2]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.080      ; 1.420      ;
; 1.159  ; counter_divider:div|q[0]             ; clock_divider_1hz:comb_3|counter[3]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.080      ; 1.425      ;
; 1.160  ; clock_divider_1hz:comb_3|counter[19] ; clock_divider_1hz:comb_3|counter[21] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.079      ; 1.425      ;
; 1.167  ; clock_divider_1hz:comb_3|counter[12] ; clock_divider_1hz:comb_3|counter[12] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.080      ; 1.433      ;
; 1.184  ; clock_divider_1hz:comb_3|counter[14] ; clock_divider_1hz:comb_3|counter[15] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.079      ; 1.449      ;
; 1.203  ; counter_divider:div|q[0]             ; counter_divider:div|q[2]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.470      ;
; 1.209  ; counter_divider:div|q[0]             ; counter_divider:div|q[3]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.476      ;
; 1.214  ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.080      ; 1.480      ;
; 1.216  ; clock_divider_1hz:comb_3|counter[11] ; clock_divider_1hz:comb_3|counter[11] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.080      ; 1.482      ;
; 1.220  ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|counter[6]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.080      ; 1.486      ;
; 1.222  ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.080      ; 1.488      ;
; 1.223  ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|counter[24] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.079      ; 1.488      ;
; 1.225  ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.080      ; 1.491      ;
; 1.228  ; clock_divider_1hz:comb_3|counter[18] ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.079      ; 1.493      ;
; 1.228  ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.079      ; 1.493      ;
; 1.230  ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|counter[13] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.075      ; 1.491      ;
; 1.234  ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[15] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.075      ; 1.495      ;
; 1.237  ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.080      ; 1.503      ;
; 1.239  ; counter_divider:div|q[1]             ; clock_divider_1hz:comb_3|counter[6]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.080      ; 1.505      ;
; 1.244  ; counter_divider:div|q[1]             ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.080      ; 1.510      ;
; 1.245  ; clock_divider_1hz:comb_3|counter[15] ; clock_divider_1hz:comb_3|counter[21] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.079      ; 1.510      ;
; 1.245  ; clock_divider_1hz:comb_3|counter[17] ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.079      ; 1.510      ;
; 1.250  ; clock_divider_1hz:comb_3|counter[7]  ; clock_divider_1hz:comb_3|counter[13] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.075      ; 1.511      ;
; 1.252  ; clock_divider_1hz:comb_3|counter[9]  ; clock_divider_1hz:comb_3|counter[15] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.075      ; 1.513      ;
; 1.260  ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[24] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.079      ; 1.525      ;
; 1.270  ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.079      ; 1.535      ;
; 1.285  ; counter_divider:div|q[0]             ; clock_divider_1hz:comb_3|counter[5]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.080      ; 1.551      ;
; 1.286  ; clock_divider_1hz:comb_3|counter[19] ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.079      ; 1.551      ;
; 1.320  ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.080      ; 1.586      ;
; 1.320  ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.080      ; 1.586      ;
; 1.328  ; clock_divider_1hz:comb_3|counter[17] ; clock_divider_1hz:comb_3|counter[18] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.079      ; 1.593      ;
; 1.329  ; counter_divider:div|q[0]             ; counter_divider:div|q[4]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.596      ;
; 1.331  ; counter_divider:div|q[0]             ; counter_divider:div|q[0]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.080      ; 1.597      ;
; 1.335  ; counter_divider:div|q[0]             ; counter_divider:div|q[5]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.602      ;
; 1.340  ; clock_divider_1hz:comb_3|counter[7]  ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.080      ; 1.606      ;
; 1.346  ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.080      ; 1.612      ;
+--------+--------------------------------------+--------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'counter_divider:div|q[5]'                                                                                                         ;
+-------+-----------------------------------+-------------+----------------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node     ; Launch Clock                     ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-------------+----------------------------------+--------------------------+--------------+------------+------------+
; 0.553 ; count.00                          ; EN4~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.078      ; 0.817      ;
; 0.554 ; count.00                          ; count.01    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.078      ; 0.818      ;
; 0.630 ; count.10                          ; EN2~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.510      ; 1.326      ;
; 0.652 ; count.11                          ; count.00    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.078      ; 0.916      ;
; 0.654 ; count.01                          ; EN3~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.078      ; 0.918      ;
; 0.655 ; count.01                          ; count.10    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.078      ; 0.919      ;
; 0.743 ; count.11                          ; HEX[3]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.078      ; 1.007      ;
; 0.763 ; count.11                          ; HEX[2]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.078      ; 1.027      ;
; 0.818 ; count.11                          ; EN1~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.078      ; 1.082      ;
; 0.896 ; count.11                          ; HEX[4]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.078      ; 1.160      ;
; 0.900 ; count.11                          ; HEX[6]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.078      ; 1.164      ;
; 0.902 ; count.01                          ; HEX[1]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.079      ; 1.167      ;
; 0.902 ; count.11                          ; HEX[0]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.078      ; 1.166      ;
; 1.022 ; count.10                          ; HEX[5]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.078      ; 1.286      ;
; 1.025 ; count.10                          ; HEX[3]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.078      ; 1.289      ;
; 1.055 ; count.01                          ; HEX[3]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.078      ; 1.319      ;
; 1.058 ; count.01                          ; HEX[5]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.078      ; 1.322      ;
; 1.062 ; count.10                          ; count.11    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.078      ; 1.326      ;
; 1.094 ; count.10                          ; HEX[2]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.078      ; 1.358      ;
; 1.096 ; count.11                          ; HEX[1]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.079      ; 1.361      ;
; 1.105 ; count.10                          ; HEX[4]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.078      ; 1.369      ;
; 1.105 ; count.10                          ; HEX[0]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.078      ; 1.369      ;
; 1.107 ; count.10                          ; HEX[6]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.078      ; 1.371      ;
; 1.112 ; count.11                          ; HEX[5]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.078      ; 1.376      ;
; 1.213 ; count.01                          ; HEX[2]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.078      ; 1.477      ;
; 1.215 ; count.01                          ; HEX[4]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.078      ; 1.479      ;
; 1.215 ; count.01                          ; HEX[0]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.078      ; 1.479      ;
; 1.217 ; count.10                          ; HEX[1]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.079      ; 1.482      ;
; 1.224 ; count.01                          ; HEX[6]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.078      ; 1.488      ;
; 1.304 ; Control:controller|counter[4]     ; HEX[3]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.823      ; 3.333      ;
; 1.348 ; Control:controller|counter[4]     ; HEX[5]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.823      ; 3.377      ;
; 1.364 ; Control:controller|counter[4]     ; HEX[6]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.823      ; 3.393      ;
; 1.410 ; Control:controller|counter[1]     ; HEX[4]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; 3.690      ; 5.538      ;
; 1.413 ; Control:controller|counter[1]     ; HEX[0]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; 3.690      ; 5.541      ;
; 1.423 ; Control:controller|counter[1]     ; HEX[5]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; 3.690      ; 5.551      ;
; 1.425 ; Control:controller|counter[1]     ; HEX[3]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; 3.690      ; 5.553      ;
; 1.433 ; Control:controller|counter[3]     ; HEX[3]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.823      ; 3.462      ;
; 1.434 ; Control:controller|counter[2]     ; HEX[3]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.823      ; 3.463      ;
; 1.476 ; Control:controller|counter[3]     ; HEX[5]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.823      ; 3.505      ;
; 1.478 ; Control:controller|counter[2]     ; HEX[5]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.823      ; 3.507      ;
; 1.479 ; Control:controller|counter[1]     ; HEX[2]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; 3.690      ; 5.607      ;
; 1.493 ; Control:controller|counter[3]     ; HEX[6]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.823      ; 3.522      ;
; 1.494 ; Control:controller|counter[2]     ; HEX[6]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.823      ; 3.523      ;
; 1.555 ; Control:controller|counter[2]     ; HEX[4]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.823      ; 3.584      ;
; 1.558 ; Control:controller|counter[2]     ; HEX[0]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.823      ; 3.587      ;
; 1.565 ; Control:controller|counter[3]     ; HEX[4]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.823      ; 3.594      ;
; 1.568 ; Control:controller|counter[3]     ; HEX[0]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.823      ; 3.597      ;
; 1.624 ; Control:controller|counter[2]     ; HEX[2]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.823      ; 3.653      ;
; 1.634 ; Control:controller|counter[3]     ; HEX[2]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.823      ; 3.663      ;
; 1.645 ; Control:controller|counter[4]     ; HEX[0]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.823      ; 3.674      ;
; 1.654 ; Control:controller|counter[4]     ; HEX[4]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.823      ; 3.683      ;
; 1.669 ; Control:controller|counter[4]     ; HEX[2]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.823      ; 3.698      ;
; 2.055 ; Control:controller|counter[1]     ; HEX[5]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; 3.690      ; 5.683      ;
; 2.058 ; Control:controller|counter[1]     ; HEX[3]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; 3.690      ; 5.686      ;
; 2.070 ; Control:controller|counter[1]     ; HEX[4]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; 3.690      ; 5.698      ;
; 2.075 ; Control:controller|counter[1]     ; HEX[0]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; 3.690      ; 5.703      ;
; 2.127 ; Control:controller|counter[1]     ; HEX[2]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; 3.690      ; 5.755      ;
; 2.392 ; seven_segment_decoder:ssd2|SSD[1] ; HEX[1]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; -2.177     ; 0.421      ;
; 2.540 ; seven_segment_decoder:ssd2|SSD[6] ; HEX[6]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; -2.175     ; 0.571      ;
; 2.776 ; seven_segment_decoder:ssd2|SSD[2] ; HEX[2]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; -2.177     ; 0.805      ;
; 2.783 ; seven_segment_decoder:ssd2|SSD[4] ; HEX[4]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; -2.180     ; 0.809      ;
; 2.873 ; seven_segment_decoder:ssd2|SSD[5] ; HEX[5]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; -1.965     ; 1.114      ;
; 2.907 ; seven_segment_decoder:ssd2|SSD[3] ; HEX[3]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; -2.179     ; 0.934      ;
; 3.247 ; seven_segment_decoder:ssd2|SSD[0] ; HEX[0]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; -1.967     ; 1.486      ;
; 4.266 ; seven_segment_decoder:ssd2|SSD[1] ; HEX[1]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; -3.551     ; 0.421      ;
; 4.414 ; seven_segment_decoder:ssd2|SSD[6] ; HEX[6]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; -3.549     ; 0.571      ;
; 4.650 ; seven_segment_decoder:ssd2|SSD[2] ; HEX[2]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; -3.551     ; 0.805      ;
; 4.657 ; seven_segment_decoder:ssd2|SSD[4] ; HEX[4]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; -3.554     ; 0.809      ;
; 4.747 ; seven_segment_decoder:ssd2|SSD[5] ; HEX[5]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; -3.339     ; 1.114      ;
; 4.781 ; seven_segment_decoder:ssd2|SSD[3] ; HEX[3]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; -3.553     ; 0.934      ;
; 5.121 ; seven_segment_decoder:ssd2|SSD[0] ; HEX[0]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; -3.341     ; 1.486      ;
+-------+-----------------------------------+-------------+----------------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                                    ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|clk_out     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[16] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[17] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[18] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[19] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[20] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[21] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[22] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[23] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[24] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[25] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; counter_divider:div|q[0]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; counter_divider:div|q[1]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; counter_divider:div|q[2]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; counter_divider:div|q[3]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; counter_divider:div|q[4]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; counter_divider:div|q[5]             ;
; 0.264  ; 0.452        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[10] ;
; 0.264  ; 0.452        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[11] ;
; 0.264  ; 0.452        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[12] ;
; 0.264  ; 0.452        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[2]  ;
; 0.264  ; 0.452        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[3]  ;
; 0.264  ; 0.452        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[4]  ;
; 0.264  ; 0.452        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[5]  ;
; 0.264  ; 0.452        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[6]  ;
; 0.264  ; 0.452        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[7]  ;
; 0.264  ; 0.452        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[8]  ;
; 0.264  ; 0.452        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[9]  ;
; 0.264  ; 0.452        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_divider:div|q[0]             ;
; 0.264  ; 0.452        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_divider:div|q[1]             ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|clk_out     ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[13] ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[14] ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[15] ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[16] ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[17] ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[18] ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[19] ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[20] ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[21] ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[22] ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[23] ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[24] ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[25] ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_divider:div|q[2]             ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_divider:div|q[3]             ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_divider:div|q[4]             ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_divider:div|q[5]             ;
; 0.326  ; 0.546        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|clk_out     ;
; 0.326  ; 0.546        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[13] ;
; 0.326  ; 0.546        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[14] ;
; 0.326  ; 0.546        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[15] ;
; 0.326  ; 0.546        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[16] ;
; 0.326  ; 0.546        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[17] ;
; 0.326  ; 0.546        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[18] ;
; 0.326  ; 0.546        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[19] ;
; 0.326  ; 0.546        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[20] ;
; 0.326  ; 0.546        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[21] ;
; 0.326  ; 0.546        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[22] ;
; 0.326  ; 0.546        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[23] ;
; 0.326  ; 0.546        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[24] ;
; 0.326  ; 0.546        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[25] ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[10] ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[11] ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[12] ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[2]  ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[3]  ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[4]  ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[5]  ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[6]  ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[7]  ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[8]  ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[9]  ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_divider:div|q[0]             ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_divider:div|q[1]             ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_divider:div|q[2]             ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_divider:div|q[3]             ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_divider:div|q[4]             ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_divider:div|q[5]             ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                     ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]       ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk         ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_3|counter[10]|clk               ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_3|counter[11]|clk               ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_3|counter[12]|clk               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Control:controller|counter[1]'                                                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-----------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                                                            ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-----------------------------------------------------------------------------------+
; -1.576 ; -1.576       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; ssd0|Mux7~0clkctrl|inclk[0]                                                       ;
; -1.576 ; -1.576       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; ssd0|Mux7~0clkctrl|outclk                                                         ;
; -1.576 ; -1.576       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[1]|datac                                                                 ;
; -1.576 ; -1.576       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[3]|datac                                                                 ;
; -1.576 ; -1.576       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[4]|datac                                                                 ;
; -1.576 ; -1.576       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[6]|datac                                                                 ;
; -1.575 ; -1.575       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[2]|datac                                                                 ;
; -1.572 ; -1.572       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[1]                                                 ;
; -1.572 ; -1.572       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[3]                                                 ;
; -1.572 ; -1.572       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[4]                                                 ;
; -1.571 ; -1.571       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[2]                                                 ;
; -1.569 ; -1.569       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[6]                                                 ;
; -1.566 ; -1.566       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[0]|datad                                                                 ;
; -1.565 ; -1.565       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[5]|datad                                                                 ;
; -1.536 ; -1.536       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[0]                                                 ;
; -1.535 ; -1.535       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[5]                                                 ;
; -1.535 ; -1.535       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; ssd0|Mux7~0|combout                                                               ;
; -1.442 ; -1.442       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[0]                                                 ;
; -1.442 ; -1.442       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[5]                                                 ;
; -1.442 ; -1.442       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd0|Mux7~0|combout                                                               ;
; -1.413 ; -1.413       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[0]|datad                                                                 ;
; -1.413 ; -1.413       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[5]|datad                                                                 ;
; -1.410 ; -1.410       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[6]                                                 ;
; -1.407 ; -1.407       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[1]                                                 ;
; -1.407 ; -1.407       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[2]                                                 ;
; -1.407 ; -1.407       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[3]                                                 ;
; -1.407 ; -1.407       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[4]                                                 ;
; -1.403 ; -1.403       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd0|Mux7~0clkctrl|inclk[0]                                                       ;
; -1.403 ; -1.403       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd0|Mux7~0clkctrl|outclk                                                         ;
; -1.403 ; -1.403       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[1]|datac                                                                 ;
; -1.403 ; -1.403       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[2]|datac                                                                 ;
; -1.403 ; -1.403       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[3]|datac                                                                 ;
; -1.403 ; -1.403       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[4]|datac                                                                 ;
; -1.403 ; -1.403       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[6]|datac                                                                 ;
; -1.177 ; -1.177       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd0|Mux7~0|dataa                                                                 ;
; -1.161 ; -1.161       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; north_split|Mod0|auto_generated|divider|divider|StageOut[21]~8|combout            ;
; -1.056 ; -1.056       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; north_split|Mod0|auto_generated|divider|divider|StageOut[21]~8|combout            ;
; -1.040 ; -1.040       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; ssd0|Mux7~0|dataa                                                                 ;
; -0.318 ; -0.318       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd0|Mux7~0clkctrl|inclk[0]                                                       ;
; -0.318 ; -0.318       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd0|Mux7~0clkctrl|outclk                                                         ;
; -0.318 ; -0.318       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[1]|datac                                                                 ;
; -0.318 ; -0.318       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[3]|datac                                                                 ;
; -0.318 ; -0.318       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[4]|datac                                                                 ;
; -0.318 ; -0.318       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[6]|datac                                                                 ;
; -0.317 ; -0.317       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[2]|datac                                                                 ;
; -0.314 ; -0.314       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[1]                                                 ;
; -0.314 ; -0.314       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[3]                                                 ;
; -0.314 ; -0.314       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[4]                                                 ;
; -0.313 ; -0.313       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[2]                                                 ;
; -0.311 ; -0.311       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[6]                                                 ;
; -0.308 ; -0.308       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[0]|datad                                                                 ;
; -0.307 ; -0.307       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[5]|datad                                                                 ;
; -0.278 ; -0.278       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[0]                                                 ;
; -0.277 ; -0.277       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[5]                                                 ;
; -0.277 ; -0.277       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd0|Mux7~0|combout                                                               ;
; -0.173 ; -0.173       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[0]                                                 ;
; -0.173 ; -0.173       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[5]                                                 ;
; -0.173 ; -0.173       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; ssd0|Mux7~0|combout                                                               ;
; -0.144 ; -0.144       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[0]|datad                                                                 ;
; -0.144 ; -0.144       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[5]|datad                                                                 ;
; -0.141 ; -0.141       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[6]                                                 ;
; -0.138 ; -0.138       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[1]                                                 ;
; -0.138 ; -0.138       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[2]                                                 ;
; -0.138 ; -0.138       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[3]                                                 ;
; -0.138 ; -0.138       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[4]                                                 ;
; -0.134 ; -0.134       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; ssd0|Mux7~0clkctrl|inclk[0]                                                       ;
; -0.134 ; -0.134       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; ssd0|Mux7~0clkctrl|outclk                                                         ;
; -0.134 ; -0.134       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[1]|datac                                                                 ;
; -0.134 ; -0.134       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[2]|datac                                                                 ;
; -0.134 ; -0.134       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[3]|datac                                                                 ;
; -0.134 ; -0.134       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[4]|datac                                                                 ;
; -0.134 ; -0.134       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[6]|datac                                                                 ;
; -0.109 ; -0.109       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|StageOut[23]~10|combout           ;
; -0.107 ; -0.107       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd0|Mux7~0|datad                                                                 ;
; -0.018 ; -0.018       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; ssd0|Mux7~0|datad                                                                 ;
; -0.016 ; -0.016       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|StageOut[23]~10|combout           ;
; 0.101  ; 0.101        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[2]~2|combout ;
; 0.105  ; 0.105        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|StageOut[22]~9|combout            ;
; 0.107  ; 0.107        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|StageOut[21]~8|combout            ;
; 0.108  ; 0.108        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[3]~4|combout ;
; 0.108  ; 0.108        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[5]~8|combout ;
; 0.114  ; 0.114        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd0|Mux7~0|datac                                                                 ;
; 0.123  ; 0.123        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd0|Mux7~0|dataa                                                                 ;
; 0.135  ; 0.135        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|StageOut[22]~9|datad              ;
; 0.137  ; 0.137        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|StageOut[21]~8|datad              ;
; 0.138  ; 0.138        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|StageOut[23]~10|datad             ;
; 0.140  ; 0.140        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; north_split|Mod0|auto_generated|divider|divider|StageOut[22]~9|datab              ;
; 0.146  ; 0.146        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|StageOut[23]~10|datab             ;
; 0.147  ; 0.147        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; north_split|Mod0|auto_generated|divider|divider|StageOut[22]~9|combout            ;
; 0.156  ; 0.156        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; ssd0|Mux7~0|datac                                                                 ;
; 0.203  ; 0.203        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[1]~0|cout    ;
; 0.203  ; 0.203        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[2]~2|cin     ;
; 0.203  ; 0.203        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[2]~2|cout    ;
; 0.203  ; 0.203        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[3]~4|cin     ;
; 0.203  ; 0.203        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[3]~4|cout    ;
; 0.203  ; 0.203        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[4]~7|cin     ;
; 0.203  ; 0.203        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[4]~7|cout    ;
; 0.203  ; 0.203        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[5]~8|cin     ;
; 0.209  ; 0.209        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|StageOut[23]~10|datab             ;
; 0.210  ; 0.210        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[1]~0|cout    ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-----------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'counter_divider:div|q[5]'                                                         ;
+--------+--------------+----------------+------------------+--------------------------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+--------------------------+------------+---------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; EN1~reg0                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; EN2~reg0                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; EN3~reg0                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; EN4~reg0                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; HEX[0]~reg0               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; HEX[1]~reg0               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; HEX[2]~reg0               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; HEX[3]~reg0               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; HEX[4]~reg0               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; HEX[5]~reg0               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; HEX[6]~reg0               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; count.00                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; count.01                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; count.10                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; count.11                  ;
; 0.288  ; 0.476        ; 0.188          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN2~reg0                  ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN1~reg0                  ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN3~reg0                  ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN4~reg0                  ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[0]~reg0               ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[1]~reg0               ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[2]~reg0               ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[3]~reg0               ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[4]~reg0               ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[5]~reg0               ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[6]~reg0               ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.00                  ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.01                  ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.10                  ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.11                  ;
; 0.295  ; 0.515        ; 0.220          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN1~reg0                  ;
; 0.295  ; 0.515        ; 0.220          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN3~reg0                  ;
; 0.295  ; 0.515        ; 0.220          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN4~reg0                  ;
; 0.295  ; 0.515        ; 0.220          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[0]~reg0               ;
; 0.295  ; 0.515        ; 0.220          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[1]~reg0               ;
; 0.295  ; 0.515        ; 0.220          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[2]~reg0               ;
; 0.295  ; 0.515        ; 0.220          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[3]~reg0               ;
; 0.295  ; 0.515        ; 0.220          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[4]~reg0               ;
; 0.295  ; 0.515        ; 0.220          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[5]~reg0               ;
; 0.295  ; 0.515        ; 0.220          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[6]~reg0               ;
; 0.295  ; 0.515        ; 0.220          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.00                  ;
; 0.295  ; 0.515        ; 0.220          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.01                  ;
; 0.295  ; 0.515        ; 0.220          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.10                  ;
; 0.295  ; 0.515        ; 0.220          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.11                  ;
; 0.301  ; 0.521        ; 0.220          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN2~reg0                  ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; div|q[5]~clkctrl|inclk[0] ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; div|q[5]~clkctrl|outclk   ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN2~reg0|clk              ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN1~reg0|clk              ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN3~reg0|clk              ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN4~reg0|clk              ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[0]~reg0|clk           ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[1]~reg0|clk           ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[2]~reg0|clk           ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[3]~reg0|clk           ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[4]~reg0|clk           ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[5]~reg0|clk           ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[6]~reg0|clk           ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.00|clk              ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.01|clk              ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.10|clk              ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.11|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; div|q[5]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; div|q[5]|q                ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN1~reg0|clk              ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN3~reg0|clk              ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN4~reg0|clk              ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[0]~reg0|clk           ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[1]~reg0|clk           ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[2]~reg0|clk           ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[3]~reg0|clk           ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[4]~reg0|clk           ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[5]~reg0|clk           ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[6]~reg0|clk           ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.00|clk              ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.01|clk              ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.10|clk              ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.11|clk              ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN2~reg0|clk              ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; div|q[5]~clkctrl|inclk[0] ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; div|q[5]~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+--------------------------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock_divider_1hz:comb_3|clk_out'                                                               ;
+--------+--------------+----------------+------------------+----------------------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+----------------------------------+------------+---------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[3]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[4]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[2]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|turn         ;
; 0.234  ; 0.454        ; 0.220          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[0]   ;
; 0.234  ; 0.454        ; 0.220          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[1]   ;
; 0.234  ; 0.454        ; 0.220          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[0]     ;
; 0.234  ; 0.454        ; 0.220          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|turn         ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[2]   ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[3]   ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[4]   ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[1]     ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[2]     ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[1]     ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[2]     ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[2]   ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[3]   ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[4]   ;
; 0.356  ; 0.544        ; 0.188          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|turn         ;
; 0.357  ; 0.545        ; 0.188          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[0]   ;
; 0.357  ; 0.545        ; 0.188          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[1]   ;
; 0.357  ; 0.545        ; 0.188          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[0]     ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|state[1]|clk         ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|state[2]|clk         ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[2]|clk       ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[3]|clk       ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[4]|clk       ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[0]|clk       ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[1]|clk       ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|state[0]|clk         ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|turn|clk             ;
; 0.498  ; 0.498        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; comb_3|clk_out~clkctrl|inclk[0] ;
; 0.498  ; 0.498        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; comb_3|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; comb_3|clk_out|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; comb_3|clk_out|q                ;
; 0.501  ; 0.501        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; comb_3|clk_out~clkctrl|inclk[0] ;
; 0.501  ; 0.501        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; comb_3|clk_out~clkctrl|outclk   ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|turn|clk             ;
; 0.510  ; 0.510        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[0]|clk       ;
; 0.510  ; 0.510        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[1]|clk       ;
; 0.510  ; 0.510        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|state[0]|clk         ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[2]|clk       ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[3]|clk       ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[4]|clk       ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|state[1]|clk         ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|state[2]|clk         ;
+--------+--------------+----------------+------------------+----------------------------------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Control:controller|state[0]'                                                                 ;
+-------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------+
; 0.378 ; 0.378        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; Control:controller|NorthYellow     ;
; 0.380 ; 0.380        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; Control:controller|NorthGreen      ;
; 0.380 ; 0.380        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; Control:controller|NorthRed        ;
; 0.408 ; 0.408        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Fall       ; controller|NorthYellow|datad       ;
; 0.410 ; 0.410        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Fall       ; controller|NorthGreen|datad        ;
; 0.410 ; 0.410        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Fall       ; controller|NorthRed|datad          ;
; 0.414 ; 0.414        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Fall       ; controller|Mux11~0|combout         ;
; 0.421 ; 0.421        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Fall       ; controller|Mux11~0clkctrl|inclk[0] ;
; 0.421 ; 0.421        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Fall       ; controller|Mux11~0clkctrl|outclk   ;
; 0.425 ; 0.425        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; controller|Mux11~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; controller|state[0]|q              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; controller|state[0]|q              ;
; 0.572 ; 0.572        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; controller|Mux11~0|datad           ;
; 0.577 ; 0.577        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Fall       ; controller|Mux11~0clkctrl|inclk[0] ;
; 0.577 ; 0.577        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Fall       ; controller|Mux11~0clkctrl|outclk   ;
; 0.583 ; 0.583        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Fall       ; controller|Mux11~0|combout         ;
; 0.587 ; 0.587        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Fall       ; controller|NorthGreen|datad        ;
; 0.588 ; 0.588        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Fall       ; controller|NorthRed|datad          ;
; 0.589 ; 0.589        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Fall       ; controller|NorthYellow|datad       ;
; 0.616 ; 0.616        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; Control:controller|NorthGreen      ;
; 0.617 ; 0.617        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; Control:controller|NorthRed        ;
; 0.618 ; 0.618        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; Control:controller|NorthYellow     ;
+-------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                    ;
+-------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port   ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-------------+----------------------------------+-------+-------+------------+----------------------------------+
; EastSensor  ; clock_divider_1hz:comb_3|clk_out ; 5.402 ; 5.989 ; Rise       ; clock_divider_1hz:comb_3|clk_out ;
; NorthSensor ; clock_divider_1hz:comb_3|clk_out ; 4.945 ; 5.380 ; Rise       ; clock_divider_1hz:comb_3|clk_out ;
+-------------+----------------------------------+-------+-------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                       ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port   ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+
; EastSensor  ; clock_divider_1hz:comb_3|clk_out ; -3.928 ; -4.453 ; Rise       ; clock_divider_1hz:comb_3|clk_out ;
; NorthSensor ; clock_divider_1hz:comb_3|clk_out ; -3.812 ; -4.245 ; Rise       ; clock_divider_1hz:comb_3|clk_out ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-------------+-----------------------------+--------+--------+------------+-----------------------------+
; Data Port   ; Clock Port                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference             ;
+-------------+-----------------------------+--------+--------+------------+-----------------------------+
; EastGreen   ; Control:controller|state[0] ; 9.803  ; 9.744  ; Rise       ; Control:controller|state[0] ;
; EastRed     ; Control:controller|state[0] ; 11.210 ; 11.270 ; Rise       ; Control:controller|state[0] ;
; EastYellow  ; Control:controller|state[0] ; 10.382 ; 10.406 ; Rise       ; Control:controller|state[0] ;
; NorthGreen  ; Control:controller|state[0] ; 11.222 ; 11.283 ; Rise       ; Control:controller|state[0] ;
; NorthRed    ; Control:controller|state[0] ; 10.454 ; 10.423 ; Rise       ; Control:controller|state[0] ;
; NorthYellow ; Control:controller|state[0] ; 9.956  ; 9.934  ; Rise       ; Control:controller|state[0] ;
; EN1         ; counter_divider:div|q[5]    ; 8.631  ; 8.757  ; Rise       ; counter_divider:div|q[5]    ;
; EN2         ; counter_divider:div|q[5]    ; 9.524  ; 9.586  ; Rise       ; counter_divider:div|q[5]    ;
; EN3         ; counter_divider:div|q[5]    ; 10.293 ; 10.317 ; Rise       ; counter_divider:div|q[5]    ;
; EN4         ; counter_divider:div|q[5]    ; 9.354  ; 9.473  ; Rise       ; counter_divider:div|q[5]    ;
; HEX[*]      ; counter_divider:div|q[5]    ; 12.535 ; 12.592 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[0]     ; counter_divider:div|q[5]    ; 9.318  ; 9.494  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[1]     ; counter_divider:div|q[5]    ; 10.233 ; 10.379 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[2]     ; counter_divider:div|q[5]    ; 9.235  ; 9.387  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[3]     ; counter_divider:div|q[5]    ; 10.183 ; 10.120 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[4]     ; counter_divider:div|q[5]    ; 9.209  ; 9.367  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[5]     ; counter_divider:div|q[5]    ; 11.895 ; 11.967 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[6]     ; counter_divider:div|q[5]    ; 12.535 ; 12.592 ; Rise       ; counter_divider:div|q[5]    ;
+-------------+-----------------------------+--------+--------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-------------+-----------------------------+--------+--------+------------+-----------------------------+
; Data Port   ; Clock Port                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference             ;
+-------------+-----------------------------+--------+--------+------------+-----------------------------+
; EastGreen   ; Control:controller|state[0] ; 9.495  ; 9.437  ; Rise       ; Control:controller|state[0] ;
; EastRed     ; Control:controller|state[0] ; 10.847 ; 10.903 ; Rise       ; Control:controller|state[0] ;
; EastYellow  ; Control:controller|state[0] ; 10.052 ; 10.074 ; Rise       ; Control:controller|state[0] ;
; NorthGreen  ; Control:controller|state[0] ; 10.859 ; 10.917 ; Rise       ; Control:controller|state[0] ;
; NorthRed    ; Control:controller|state[0] ; 10.119 ; 10.088 ; Rise       ; Control:controller|state[0] ;
; NorthYellow ; Control:controller|state[0] ; 9.643  ; 9.621  ; Rise       ; Control:controller|state[0] ;
; EN1         ; counter_divider:div|q[5]    ; 8.363  ; 8.483  ; Rise       ; counter_divider:div|q[5]    ;
; EN2         ; counter_divider:div|q[5]    ; 9.219  ; 9.278  ; Rise       ; counter_divider:div|q[5]    ;
; EN3         ; counter_divider:div|q[5]    ; 9.957  ; 9.980  ; Rise       ; counter_divider:div|q[5]    ;
; EN4         ; counter_divider:div|q[5]    ; 9.057  ; 9.170  ; Rise       ; counter_divider:div|q[5]    ;
; HEX[*]      ; counter_divider:div|q[5]    ; 8.916  ; 9.067  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[0]     ; counter_divider:div|q[5]    ; 9.022  ; 9.190  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[1]     ; counter_divider:div|q[5]    ; 9.902  ; 10.040 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[2]     ; counter_divider:div|q[5]    ; 8.942  ; 9.087  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[3]     ; counter_divider:div|q[5]    ; 9.852  ; 9.791  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[4]     ; counter_divider:div|q[5]    ; 8.916  ; 9.067  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[5]     ; counter_divider:div|q[5]    ; 11.496 ; 11.564 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[6]     ; counter_divider:div|q[5]    ; 12.111 ; 12.164 ; Rise       ; counter_divider:div|q[5]    ;
+-------------+-----------------------------+--------+--------+------------+-----------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                               ;
+------------+-----------------+----------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                       ; Note                                                          ;
+------------+-----------------+----------------------------------+---------------------------------------------------------------+
; 260.01 MHz ; 250.0 MHz       ; CLOCK_50                         ; limit due to minimum period restriction (max I/O toggle rate) ;
; 270.34 MHz ; 270.34 MHz      ; clock_divider_1hz:comb_3|clk_out ;                                                               ;
; 566.89 MHz ; 437.64 MHz      ; counter_divider:div|q[5]         ; limit due to minimum period restriction (tmin)                ;
; 681.2 MHz  ; 86.82 MHz       ; Control:controller|counter[1]    ; limit due to hold check                                       ;
; 726.74 MHz ; 726.74 MHz      ; Control:controller|state[0]      ;                                                               ;
+------------+-----------------+----------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                        ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; counter_divider:div|q[5]         ; -4.879 ; -31.584       ;
; CLOCK_50                         ; -2.846 ; -51.903       ;
; clock_divider_1hz:comb_3|clk_out ; -2.699 ; -21.868       ;
; Control:controller|counter[1]    ; -1.818 ; -17.123       ;
; Control:controller|state[0]      ; -0.226 ; -0.630        ;
+----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                         ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; Control:controller|counter[1]    ; -5.677 ; -40.821       ;
; clock_divider_1hz:comb_3|clk_out ; -0.773 ; -4.215        ;
; Control:controller|state[0]      ; -0.453 ; -1.078        ;
; CLOCK_50                         ; -0.023 ; -0.023        ;
; counter_divider:div|q[5]         ; 0.499  ; 0.000         ;
+----------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary          ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; CLOCK_50                         ; -3.000 ; -42.835       ;
; Control:controller|counter[1]    ; -1.426 ; -52.868       ;
; counter_divider:div|q[5]         ; -1.285 ; -19.275       ;
; clock_divider_1hz:comb_3|clk_out ; -1.285 ; -11.565       ;
; Control:controller|state[0]      ; 0.333  ; 0.000         ;
+----------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'counter_divider:div|q[5]'                                                                                                          ;
+--------+-----------------------------------+-------------+----------------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node     ; Launch Clock                     ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------+----------------------------------+--------------------------+--------------+------------+------------+
; -4.879 ; seven_segment_decoder:ssd2|SSD[0] ; HEX[0]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; -3.895     ; 1.483      ;
; -4.547 ; seven_segment_decoder:ssd2|SSD[3] ; HEX[3]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; -4.094     ; 0.952      ;
; -4.538 ; seven_segment_decoder:ssd2|SSD[5] ; HEX[5]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; -3.893     ; 1.144      ;
; -4.458 ; seven_segment_decoder:ssd2|SSD[2] ; HEX[2]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; -4.092     ; 0.865      ;
; -4.441 ; seven_segment_decoder:ssd2|SSD[0] ; HEX[0]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; -3.957     ; 1.483      ;
; -4.437 ; seven_segment_decoder:ssd2|SSD[4] ; HEX[4]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; -4.095     ; 0.841      ;
; -4.193 ; seven_segment_decoder:ssd2|SSD[6] ; HEX[6]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; -4.090     ; 0.602      ;
; -4.109 ; seven_segment_decoder:ssd2|SSD[3] ; HEX[3]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; -4.156     ; 0.952      ;
; -4.100 ; seven_segment_decoder:ssd2|SSD[5] ; HEX[5]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; -3.955     ; 1.144      ;
; -4.020 ; seven_segment_decoder:ssd2|SSD[2] ; HEX[2]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; -4.154     ; 0.865      ;
; -4.012 ; seven_segment_decoder:ssd2|SSD[1] ; HEX[1]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; -4.092     ; 0.419      ;
; -3.999 ; seven_segment_decoder:ssd2|SSD[4] ; HEX[4]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; -4.157     ; 0.841      ;
; -3.755 ; seven_segment_decoder:ssd2|SSD[6] ; HEX[6]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; -4.152     ; 0.602      ;
; -3.574 ; seven_segment_decoder:ssd2|SSD[1] ; HEX[1]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; -4.154     ; 0.419      ;
; -2.535 ; Control:controller|counter[2]     ; HEX[2]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 1.362      ; 4.896      ;
; -2.512 ; Control:controller|counter[2]     ; HEX[3]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 1.362      ; 4.873      ;
; -2.509 ; Control:controller|counter[2]     ; HEX[5]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 1.362      ; 4.870      ;
; -2.492 ; Control:controller|counter[2]     ; HEX[0]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 1.362      ; 4.853      ;
; -2.490 ; Control:controller|counter[2]     ; HEX[4]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 1.362      ; 4.851      ;
; -2.414 ; Control:controller|counter[3]     ; HEX[2]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 1.362      ; 4.775      ;
; -2.407 ; Control:controller|counter[4]     ; HEX[2]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 1.362      ; 4.768      ;
; -2.391 ; Control:controller|counter[3]     ; HEX[3]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 1.362      ; 4.752      ;
; -2.390 ; Control:controller|counter[3]     ; HEX[5]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 1.362      ; 4.751      ;
; -2.384 ; Control:controller|counter[4]     ; HEX[3]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 1.362      ; 4.745      ;
; -2.381 ; Control:controller|counter[4]     ; HEX[5]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 1.362      ; 4.742      ;
; -2.364 ; Control:controller|counter[4]     ; HEX[0]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 1.362      ; 4.725      ;
; -2.363 ; Control:controller|counter[3]     ; HEX[0]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 1.362      ; 4.724      ;
; -2.362 ; Control:controller|counter[4]     ; HEX[4]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 1.362      ; 4.723      ;
; -2.361 ; Control:controller|counter[3]     ; HEX[4]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 1.362      ; 4.722      ;
; -1.741 ; Control:controller|counter[1]     ; HEX[2]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; 3.188      ; 5.641      ;
; -1.718 ; Control:controller|counter[1]     ; HEX[3]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; 3.188      ; 5.618      ;
; -1.715 ; Control:controller|counter[1]     ; HEX[5]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; 3.188      ; 5.615      ;
; -1.698 ; Control:controller|counter[1]     ; HEX[0]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; 3.188      ; 5.598      ;
; -1.696 ; Control:controller|counter[1]     ; HEX[4]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; 3.188      ; 5.596      ;
; -1.266 ; Control:controller|counter[2]     ; HEX[6]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 1.362      ; 3.627      ;
; -1.227 ; Control:controller|counter[3]     ; HEX[6]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 1.362      ; 3.588      ;
; -1.226 ; Control:controller|counter[1]     ; HEX[2]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; 3.188      ; 5.626      ;
; -1.203 ; Control:controller|counter[1]     ; HEX[3]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; 3.188      ; 5.603      ;
; -1.202 ; Control:controller|counter[1]     ; HEX[5]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; 3.188      ; 5.602      ;
; -1.168 ; Control:controller|counter[1]     ; HEX[0]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; 3.188      ; 5.568      ;
; -1.166 ; Control:controller|counter[1]     ; HEX[4]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; 3.188      ; 5.566      ;
; -1.138 ; Control:controller|counter[4]     ; HEX[6]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 1.362      ; 3.499      ;
; -0.764 ; count.01                          ; HEX[3]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.072     ; 1.691      ;
; -0.763 ; count.01                          ; HEX[5]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.072     ; 1.690      ;
; -0.715 ; count.01                          ; HEX[0]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.072     ; 1.642      ;
; -0.669 ; count.01                          ; HEX[2]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.072     ; 1.596      ;
; -0.658 ; count.01                          ; HEX[4]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.072     ; 1.585      ;
; -0.630 ; count.01                          ; HEX[6]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.072     ; 1.557      ;
; -0.602 ; count.11                          ; HEX[3]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.072     ; 1.529      ;
; -0.600 ; count.11                          ; HEX[5]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.072     ; 1.527      ;
; -0.540 ; count.10                          ; HEX[0]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.072     ; 1.467      ;
; -0.517 ; count.10                          ; HEX[1]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.071     ; 1.445      ;
; -0.498 ; count.10                          ; HEX[2]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.072     ; 1.425      ;
; -0.475 ; count.10                          ; HEX[4]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.072     ; 1.402      ;
; -0.463 ; count.10                          ; HEX[6]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.072     ; 1.390      ;
; -0.423 ; count.11                          ; HEX[1]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.071     ; 1.351      ;
; -0.420 ; count.11                          ; HEX[0]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.072     ; 1.347      ;
; -0.384 ; count.10                          ; HEX[5]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.072     ; 1.311      ;
; -0.382 ; count.10                          ; HEX[3]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.072     ; 1.309      ;
; -0.341 ; count.10                          ; count.11    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.072     ; 1.268      ;
; -0.266 ; count.11                          ; HEX[4]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.072     ; 1.193      ;
; -0.233 ; count.11                          ; HEX[6]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.072     ; 1.160      ;
; -0.212 ; count.01                          ; HEX[1]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.071     ; 1.140      ;
; -0.130 ; count.11                          ; EN1~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.072     ; 1.057      ;
; -0.108 ; count.11                          ; HEX[2]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.072     ; 1.035      ;
; -0.027 ; count.01                          ; EN3~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.072     ; 0.954      ;
; -0.022 ; count.01                          ; count.10    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.072     ; 0.949      ;
; 0.005  ; count.11                          ; count.00    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.072     ; 0.922      ;
; 0.039  ; count.10                          ; EN2~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; 0.308      ; 1.268      ;
; 0.081  ; count.00                          ; count.01    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.072     ; 0.846      ;
; 0.084  ; count.00                          ; EN4~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.072     ; 0.843      ;
+--------+-----------------------------------+-------------+----------------------------------+--------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                     ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.846 ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.769      ;
; -2.745 ; counter_divider:div|q[1]             ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.668      ;
; -2.714 ; clock_divider_1hz:comb_3|counter[9]  ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.637      ;
; -2.706 ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.629      ;
; -2.657 ; clock_divider_1hz:comb_3|counter[13] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.585      ;
; -2.652 ; counter_divider:div|q[0]             ; clock_divider_1hz:comb_3|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.579      ;
; -2.633 ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.556      ;
; -2.624 ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.551      ;
; -2.600 ; clock_divider_1hz:comb_3|counter[11] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.523      ;
; -2.564 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.487      ;
; -2.543 ; counter_divider:div|q[0]             ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.466      ;
; -2.539 ; clock_divider_1hz:comb_3|counter[25] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.467      ;
; -2.531 ; clock_divider_1hz:comb_3|counter[15] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.459      ;
; -2.531 ; clock_divider_1hz:comb_3|counter[18] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.459      ;
; -2.511 ; clock_divider_1hz:comb_3|counter[12] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.434      ;
; -2.483 ; counter_divider:div|q[1]             ; clock_divider_1hz:comb_3|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.410      ;
; -2.470 ; clock_divider_1hz:comb_3|counter[13] ; clock_divider_1hz:comb_3|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.067     ; 3.402      ;
; -2.468 ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.395      ;
; -2.463 ; clock_divider_1hz:comb_3|counter[5]  ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.386      ;
; -2.458 ; clock_divider_1hz:comb_3|counter[17] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.386      ;
; -2.457 ; clock_divider_1hz:comb_3|counter[9]  ; clock_divider_1hz:comb_3|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.384      ;
; -2.447 ; clock_divider_1hz:comb_3|counter[7]  ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.370      ;
; -2.423 ; clock_divider_1hz:comb_3|counter[21] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.351      ;
; -2.403 ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.330      ;
; -2.401 ; clock_divider_1hz:comb_3|counter[11] ; clock_divider_1hz:comb_3|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.328      ;
; -2.400 ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.327      ;
; -2.398 ; clock_divider_1hz:comb_3|counter[19] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.325      ;
; -2.389 ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.316      ;
; -2.387 ; clock_divider_1hz:comb_3|counter[16] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.314      ;
; -2.375 ; counter_divider:div|q[0]             ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.298      ;
; -2.370 ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.293      ;
; -2.358 ; clock_divider_1hz:comb_3|counter[23] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.286      ;
; -2.352 ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.279      ;
; -2.351 ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.278      ;
; -2.351 ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.278      ;
; -2.350 ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.277      ;
; -2.348 ; clock_divider_1hz:comb_3|counter[25] ; clock_divider_1hz:comb_3|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.067     ; 3.280      ;
; -2.344 ; clock_divider_1hz:comb_3|counter[15] ; clock_divider_1hz:comb_3|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.067     ; 3.276      ;
; -2.338 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.265      ;
; -2.326 ; clock_divider_1hz:comb_3|counter[6]  ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.249      ;
; -2.325 ; clock_divider_1hz:comb_3|counter[18] ; clock_divider_1hz:comb_3|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.067     ; 3.257      ;
; -2.308 ; counter_divider:div|q[0]             ; clock_divider_1hz:comb_3|counter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.231      ;
; -2.292 ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.215      ;
; -2.287 ; clock_divider_1hz:comb_3|counter[14] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.214      ;
; -2.287 ; clock_divider_1hz:comb_3|counter[12] ; clock_divider_1hz:comb_3|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.214      ;
; -2.271 ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.199      ;
; -2.271 ; clock_divider_1hz:comb_3|counter[17] ; clock_divider_1hz:comb_3|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.067     ; 3.203      ;
; -2.251 ; counter_divider:div|q[1]             ; clock_divider_1hz:comb_3|counter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.178      ;
; -2.250 ; counter_divider:div|q[1]             ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.177      ;
; -2.250 ; counter_divider:div|q[1]             ; clock_divider_1hz:comb_3|counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.177      ;
; -2.249 ; counter_divider:div|q[1]             ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.176      ;
; -2.249 ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.172      ;
; -2.246 ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.169      ;
; -2.245 ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.168      ;
; -2.245 ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.168      ;
; -2.236 ; clock_divider_1hz:comb_3|counter[21] ; clock_divider_1hz:comb_3|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.067     ; 3.168      ;
; -2.220 ; clock_divider_1hz:comb_3|counter[9]  ; clock_divider_1hz:comb_3|counter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.147      ;
; -2.219 ; counter_divider:div|q[0]             ; clock_divider_1hz:comb_3|counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.142      ;
; -2.219 ; clock_divider_1hz:comb_3|counter[9]  ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.146      ;
; -2.219 ; clock_divider_1hz:comb_3|counter[9]  ; clock_divider_1hz:comb_3|counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.146      ;
; -2.218 ; clock_divider_1hz:comb_3|counter[9]  ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.145      ;
; -2.216 ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 3.147      ;
; -2.214 ; clock_divider_1hz:comb_3|counter[5]  ; clock_divider_1hz:comb_3|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.141      ;
; -2.212 ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|counter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.139      ;
; -2.211 ; clock_divider_1hz:comb_3|counter[19] ; clock_divider_1hz:comb_3|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 3.142      ;
; -2.211 ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.138      ;
; -2.211 ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.138      ;
; -2.210 ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.137      ;
; -2.206 ; counter_divider:div|q[1]             ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.129      ;
; -2.200 ; clock_divider_1hz:comb_3|counter[16] ; clock_divider_1hz:comb_3|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 3.131      ;
; -2.193 ; clock_divider_1hz:comb_3|counter[7]  ; clock_divider_1hz:comb_3|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.120      ;
; -2.191 ; counter_divider:div|q[1]             ; clock_divider_1hz:comb_3|counter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.114      ;
; -2.165 ; clock_divider_1hz:comb_3|counter[23] ; clock_divider_1hz:comb_3|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.067     ; 3.097      ;
; -2.160 ; clock_divider_1hz:comb_3|counter[9]  ; clock_divider_1hz:comb_3|counter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.083      ;
; -2.152 ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|counter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.075      ;
; -2.145 ; counter_divider:div|q[1]             ; clock_divider_1hz:comb_3|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.068      ;
; -2.144 ; counter_divider:div|q[1]             ; clock_divider_1hz:comb_3|counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.067      ;
; -2.144 ; counter_divider:div|q[1]             ; clock_divider_1hz:comb_3|counter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.067      ;
; -2.142 ; counter_divider:div|q[0]             ; clock_divider_1hz:comb_3|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.065      ;
; -2.140 ; clock_divider_1hz:comb_3|counter[13] ; clock_divider_1hz:comb_3|counter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.067     ; 3.072      ;
; -2.139 ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.066      ;
; -2.139 ; clock_divider_1hz:comb_3|counter[13] ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.067     ; 3.071      ;
; -2.139 ; clock_divider_1hz:comb_3|counter[13] ; clock_divider_1hz:comb_3|counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.067     ; 3.071      ;
; -2.138 ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.065      ;
; -2.138 ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.065      ;
; -2.138 ; clock_divider_1hz:comb_3|counter[13] ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.067     ; 3.070      ;
; -2.137 ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.064      ;
; -2.135 ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.058      ;
; -2.134 ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.057      ;
; -2.123 ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.046      ;
; -2.117 ; clock_divider_1hz:comb_3|counter[9]  ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.040      ;
; -2.114 ; clock_divider_1hz:comb_3|counter[9]  ; clock_divider_1hz:comb_3|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.037      ;
; -2.113 ; clock_divider_1hz:comb_3|counter[9]  ; clock_divider_1hz:comb_3|counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.036      ;
; -2.113 ; clock_divider_1hz:comb_3|counter[9]  ; clock_divider_1hz:comb_3|counter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.036      ;
; -2.109 ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.032      ;
; -2.106 ; clock_divider_1hz:comb_3|counter[11] ; clock_divider_1hz:comb_3|counter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.033      ;
; -2.106 ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.029      ;
; -2.105 ; clock_divider_1hz:comb_3|counter[11] ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.032      ;
; -2.105 ; clock_divider_1hz:comb_3|counter[11] ; clock_divider_1hz:comb_3|counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.032      ;
; -2.105 ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.028      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_divider_1hz:comb_3|clk_out'                                                                                                                             ;
+--------+------------------------------------+-------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                       ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -2.699 ; Control:controller|counter[0]      ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -1.781     ; 1.917      ;
; -2.698 ; Control:controller|counter[0]      ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -1.781     ; 1.916      ;
; -2.695 ; Control:controller|counter[0]      ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -1.781     ; 1.913      ;
; -2.664 ; Control:controller|counter[0]      ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -2.021     ; 1.642      ;
; -2.651 ; Control:controller|counter[0]      ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.072     ; 3.578      ;
; -2.493 ; Control:controller|counter[0]      ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.072     ; 3.420      ;
; -2.493 ; Control:controller|counter[0]      ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.072     ; 3.420      ;
; -2.475 ; Control:controller|counter[0]      ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -2.021     ; 1.453      ;
; -2.381 ; Control:controller|turn            ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -2.011     ; 1.369      ;
; -2.337 ; Control:controller|turn            ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -2.011     ; 1.325      ;
; -2.052 ; Control:controller|counter_next[4] ; Control:controller|counter[4] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -2.332     ; 0.719      ;
; -2.010 ; Control:controller|counter_next[2] ; Control:controller|counter[2] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -2.442     ; 0.567      ;
; -2.004 ; Control:controller|counter_next[3] ; Control:controller|counter[3] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -2.441     ; 0.562      ;
; -1.682 ; Control:controller|counter[3]      ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.533      ; 4.214      ;
; -1.601 ; Control:controller|counter[3]      ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.330     ; 2.270      ;
; -1.597 ; Control:controller|counter[3]      ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.043     ; 2.553      ;
; -1.596 ; Control:controller|counter[3]      ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.043     ; 2.552      ;
; -1.593 ; Control:controller|counter[3]      ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.043     ; 2.549      ;
; -1.524 ; Control:controller|counter[3]      ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.533      ; 4.056      ;
; -1.524 ; Control:controller|counter[3]      ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.533      ; 4.056      ;
; -1.480 ; Control:controller|counter[2]      ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.533      ; 4.012      ;
; -1.465 ; Control:controller|counter[4]      ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.533      ; 3.997      ;
; -1.444 ; Control:controller|state[1]        ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 0.159      ; 2.602      ;
; -1.443 ; Control:controller|state[1]        ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 0.159      ; 2.601      ;
; -1.440 ; Control:controller|state[1]        ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 0.159      ; 2.598      ;
; -1.413 ; Control:controller|state[2]        ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 0.159      ; 2.571      ;
; -1.412 ; Control:controller|state[2]        ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 0.159      ; 2.570      ;
; -1.409 ; Control:controller|state[2]        ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 0.159      ; 2.567      ;
; -1.399 ; Control:controller|counter[2]      ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.330     ; 2.068      ;
; -1.395 ; Control:controller|counter[2]      ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.043     ; 2.351      ;
; -1.394 ; Control:controller|counter[2]      ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.043     ; 2.350      ;
; -1.391 ; Control:controller|counter[2]      ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.043     ; 2.347      ;
; -1.378 ; Control:controller|counter[4]      ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.043     ; 2.334      ;
; -1.378 ; Control:controller|counter[4]      ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.043     ; 2.334      ;
; -1.373 ; Control:controller|counter[4]      ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.043     ; 2.329      ;
; -1.350 ; Control:controller|counter[3]      ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.330     ; 2.019      ;
; -1.347 ; Control:controller|counter[4]      ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.330     ; 2.016      ;
; -1.324 ; Control:controller|state[1]        ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.782      ; 4.105      ;
; -1.324 ; Control:controller|state[1]        ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.782      ; 4.105      ;
; -1.322 ; Control:controller|counter[2]      ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.533      ; 3.854      ;
; -1.322 ; Control:controller|counter[2]      ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.533      ; 3.854      ;
; -1.293 ; Control:controller|state[2]        ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.782      ; 4.074      ;
; -1.293 ; Control:controller|state[2]        ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.782      ; 4.074      ;
; -1.275 ; Control:controller|counter[4]      ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.533      ; 3.807      ;
; -1.275 ; Control:controller|counter[4]      ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.533      ; 3.807      ;
; -1.263 ; Control:controller|counter[2]      ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.330     ; 1.932      ;
; -1.141 ; Control:controller|counter[4]      ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.330     ; 1.810      ;
; -1.000 ; Control:controller|turn            ; Control:controller|turn       ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.071     ; 1.928      ;
; -0.952 ; Control:controller|state[2]        ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.782      ; 3.733      ;
; -0.929 ; Control:controller|state[2]        ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.039     ; 1.889      ;
; -0.906 ; Control:controller|state[1]        ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.045     ; 1.860      ;
; -0.893 ; Control:controller|state[2]        ; Control:controller|turn       ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.773      ; 3.665      ;
; -0.765 ; Control:controller|state[1]        ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.045     ; 1.719      ;
; -0.712 ; Control:controller|state[1]        ; Control:controller|turn       ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.773      ; 3.484      ;
; -0.636 ; Control:controller|state[1]        ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.782      ; 3.417      ;
; -0.438 ; Control:controller|counter_next[1] ; Control:controller|counter[1] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.708     ; 0.729      ;
; -0.274 ; Control:controller|counter_next[0] ; Control:controller|counter[0] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.710     ; 0.563      ;
; -0.188 ; Control:controller|state[0]        ; Control:controller|state[1]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 1.496      ; 2.396      ;
; -0.132 ; Control:controller|state[2]        ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.045     ; 1.086      ;
; -0.095 ; Control:controller|state[0]        ; Control:controller|turn       ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 3.350      ; 4.157      ;
; 0.074  ; Control:controller|state[0]        ; Control:controller|state[0]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 3.359      ; 3.997      ;
; 0.076  ; Control:controller|state[0]        ; Control:controller|counter[1] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 3.359      ; 3.995      ;
; 0.076  ; Control:controller|state[0]        ; Control:controller|counter[0] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 3.359      ; 3.995      ;
; 0.101  ; Control:controller|state[0]        ; Control:controller|counter[3] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 1.736      ; 2.347      ;
; 0.101  ; Control:controller|state[0]        ; Control:controller|counter[4] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 1.736      ; 2.347      ;
; 0.101  ; Control:controller|state[0]        ; Control:controller|counter[2] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 1.736      ; 2.347      ;
; 0.123  ; Control:controller|state[0]        ; Control:controller|state[2]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 1.496      ; 2.085      ;
; 0.153  ; Control:controller|counter[1]      ; Control:controller|state[0]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 3.359      ; 3.918      ;
; 0.191  ; Control:controller|counter[1]      ; Control:controller|counter[2] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 1.736      ; 2.257      ;
; 0.192  ; Control:controller|counter[1]      ; Control:controller|counter[4] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 1.736      ; 2.256      ;
; 0.195  ; Control:controller|counter[1]      ; Control:controller|counter[3] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 1.736      ; 2.253      ;
; 0.231  ; Control:controller|state[0]        ; Control:controller|turn       ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 3.350      ; 4.331      ;
; 0.234  ; Control:controller|counter[1]      ; Control:controller|state[2]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 1.496      ; 1.974      ;
; 0.235  ; Control:controller|state[0]        ; Control:controller|state[1]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.496      ; 2.473      ;
; 0.311  ; Control:controller|counter[1]      ; Control:controller|counter[1] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 3.359      ; 3.760      ;
; 0.311  ; Control:controller|counter[1]      ; Control:controller|counter[0] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 3.359      ; 3.760      ;
; 0.375  ; Control:controller|state[0]        ; Control:controller|state[0]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 3.359      ; 4.196      ;
; 0.590  ; Control:controller|counter[1]      ; Control:controller|state[1]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 1.496      ; 1.618      ;
; 0.623  ; Control:controller|state[0]        ; Control:controller|state[2]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.496      ; 2.085      ;
; 0.691  ; Control:controller|state[0]        ; Control:controller|counter[1] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 3.359      ; 3.880      ;
; 0.691  ; Control:controller|state[0]        ; Control:controller|counter[0] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 3.359      ; 3.880      ;
; 0.706  ; Control:controller|state[0]        ; Control:controller|counter[4] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.736      ; 2.242      ;
; 0.706  ; Control:controller|state[0]        ; Control:controller|counter[2] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.736      ; 2.242      ;
; 0.711  ; Control:controller|state[0]        ; Control:controller|counter[3] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.736      ; 2.237      ;
; 0.770  ; Control:controller|counter[1]      ; Control:controller|counter[4] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.736      ; 2.178      ;
; 0.770  ; Control:controller|counter[1]      ; Control:controller|counter[2] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.736      ; 2.178      ;
; 0.775  ; Control:controller|counter[1]      ; Control:controller|counter[3] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.736      ; 2.173      ;
; 0.786  ; Control:controller|counter[1]      ; Control:controller|state[2]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.496      ; 1.922      ;
; 0.830  ; Control:controller|counter[1]      ; Control:controller|state[0]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 3.359      ; 3.741      ;
; 1.001  ; Control:controller|counter[1]      ; Control:controller|counter[0] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 3.359      ; 3.570      ;
; 1.002  ; Control:controller|counter[1]      ; Control:controller|counter[1] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 3.359      ; 3.569      ;
; 1.126  ; Control:controller|counter[1]      ; Control:controller|state[1]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.496      ; 1.582      ;
+--------+------------------------------------+-------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Control:controller|counter[1]'                                                                                                                             ;
+--------+-------------------------------+------------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                            ; Launch Clock                     ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+------------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; -1.818 ; Control:controller|counter[3] ; Control:controller|counter_next[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 2.080      ; 4.057      ;
; -1.595 ; Control:controller|counter[0] ; Control:controller|counter_next[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 0.389      ; 2.143      ;
; -1.542 ; Control:controller|counter[4] ; Control:controller|counter_next[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 2.080      ; 3.781      ;
; -1.482 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[5]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.296      ; 4.963      ;
; -1.481 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[0]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.298      ; 4.972      ;
; -1.479 ; Control:controller|counter[0] ; Control:controller|counter_next[1] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 0.388      ; 2.107      ;
; -1.463 ; Control:controller|counter[2] ; Control:controller|counter_next[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 2.080      ; 3.702      ;
; -1.420 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[6]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 1.795      ; 3.284      ;
; -1.416 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[5]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.296      ; 4.897      ;
; -1.415 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[0]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.298      ; 4.906      ;
; -1.403 ; Control:controller|counter[0] ; Control:controller|counter_next[0] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 0.389      ; 2.140      ;
; -1.371 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[5]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.296      ; 4.852      ;
; -1.370 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[0]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.298      ; 4.861      ;
; -1.359 ; Control:controller|counter[0] ; Control:controller|counter_next[2] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 0.495      ; 1.943      ;
; -1.355 ; Control:controller|counter[0] ; Control:controller|counter_next[3] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 0.494      ; 1.937      ;
; -1.350 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[4]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 1.799      ; 3.218      ;
; -1.346 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[3]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 1.799      ; 3.218      ;
; -1.330 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[1]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 1.798      ; 3.206      ;
; -1.314 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[0]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 1.607      ; 3.114      ;
; -1.309 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[6]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.486      ; 4.864      ;
; -1.300 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[2]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 1.796      ; 3.164      ;
; -1.297 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[4]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.490      ; 4.856      ;
; -1.294 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[3]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.490      ; 4.857      ;
; -1.290 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[1]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.489      ; 4.857      ;
; -1.289 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[5]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 1.605      ; 3.079      ;
; -1.261 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[2]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.487      ; 4.816      ;
; -1.231 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[4]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.490      ; 4.790      ;
; -1.228 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[3]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.490      ; 4.791      ;
; -1.224 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[1]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.489      ; 4.791      ;
; -1.198 ; Control:controller|counter[2] ; Control:controller|counter_next[3] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 2.185      ; 3.471      ;
; -1.198 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[6]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.486      ; 4.753      ;
; -1.195 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[2]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.487      ; 4.750      ;
; -1.186 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[4]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.490      ; 4.745      ;
; -1.183 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[3]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.490      ; 4.746      ;
; -1.179 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[1]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.489      ; 4.746      ;
; -1.166 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[6]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.486      ; 4.721      ;
; -1.154 ; Control:controller|counter[3] ; Control:controller|counter_next[3] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 2.185      ; 3.427      ;
; -1.150 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[2]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.487      ; 4.705      ;
; -0.808 ; Control:controller|counter[2] ; Control:controller|counter_next[2] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 2.186      ; 3.083      ;
; -0.798 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[5]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 4.480      ; 4.963      ;
; -0.797 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[0]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 4.482      ; 4.972      ;
; -0.736 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[6]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 2.979      ; 3.284      ;
; -0.732 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[5]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 4.480      ; 4.897      ;
; -0.731 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[0]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 4.482      ; 4.906      ;
; -0.687 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[5]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 4.480      ; 4.852      ;
; -0.686 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[0]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 4.482      ; 4.861      ;
; -0.666 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[4]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 2.983      ; 3.218      ;
; -0.662 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[3]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 2.983      ; 3.218      ;
; -0.646 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[1]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 2.982      ; 3.206      ;
; -0.630 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[0]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 2.791      ; 3.114      ;
; -0.625 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[6]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 4.670      ; 4.864      ;
; -0.616 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[2]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 2.980      ; 3.164      ;
; -0.613 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[4]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 4.674      ; 4.856      ;
; -0.610 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[3]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 4.674      ; 4.857      ;
; -0.606 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[1]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 4.673      ; 4.857      ;
; -0.605 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[5]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 2.789      ; 3.079      ;
; -0.577 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[2]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 4.671      ; 4.816      ;
; -0.547 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[4]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 4.674      ; 4.790      ;
; -0.544 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[3]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 4.674      ; 4.791      ;
; -0.540 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[1]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 4.673      ; 4.791      ;
; -0.514 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[6]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 4.670      ; 4.753      ;
; -0.511 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[2]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 4.671      ; 4.750      ;
; -0.502 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[4]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 4.674      ; 4.745      ;
; -0.499 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[3]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 4.674      ; 4.746      ;
; -0.495 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[1]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 4.673      ; 4.746      ;
; -0.482 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[6]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 4.670      ; 4.721      ;
; -0.466 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[2]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 4.671      ; 4.705      ;
; -0.234 ; Control:controller|counter[1] ; Control:controller|counter_next[4] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 3.906      ; 4.012      ;
; -0.224 ; Control:controller|counter[1] ; Control:controller|counter_next[1] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 3.905      ; 4.082      ;
; -0.108 ; Control:controller|counter[1] ; Control:controller|counter_next[3] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 4.011      ; 3.920      ;
; -0.015 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[6]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 5.312      ; 5.109      ;
; 0.044  ; Control:controller|counter[1] ; Control:controller|counter_next[2] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 4.012      ; 3.770      ;
; 0.143  ; Control:controller|counter[1] ; Control:controller|counter_next[4] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 3.906      ; 4.135      ;
; 0.310  ; Control:controller|counter[1] ; Control:controller|counter_next[1] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 3.905      ; 4.048      ;
; 0.379  ; Control:controller|counter[1] ; Control:controller|counter_next[2] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 4.012      ; 3.935      ;
; 0.463  ; Control:controller|counter[1] ; Control:controller|counter_next[3] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 4.011      ; 3.849      ;
; 0.482  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[6]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 5.312      ; 5.112      ;
; 1.050  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[5]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 5.122      ; 3.970      ;
; 1.052  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[0]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 5.124      ; 3.978      ;
; 1.166  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[6]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 6.496      ; 5.112      ;
; 1.230  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[4]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 5.316      ; 3.868      ;
; 1.233  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[3]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 5.316      ; 3.869      ;
; 1.237  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[1]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 5.315      ; 3.869      ;
; 1.266  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[2]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 5.313      ; 3.828      ;
; 1.363  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[5]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 5.122      ; 4.157      ;
; 1.364  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[0]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 5.124      ; 4.166      ;
; 1.548  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[4]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 5.316      ; 4.050      ;
; 1.551  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[3]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 5.316      ; 4.051      ;
; 1.555  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[1]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 5.315      ; 4.051      ;
; 1.584  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[2]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 5.313      ; 4.010      ;
; 1.669  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[6]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 6.496      ; 5.109      ;
; 2.047  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[5]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 6.306      ; 4.157      ;
; 2.048  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[0]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 6.308      ; 4.166      ;
; 2.232  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[4]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 6.500      ; 4.050      ;
; 2.235  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[3]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 6.500      ; 4.051      ;
; 2.239  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[1]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 6.499      ; 4.051      ;
; 2.268  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[2]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 6.497      ; 4.010      ;
; 2.734  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[5]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 6.306      ; 3.970      ;
; 2.736  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[0]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 6.308      ; 3.978      ;
; 2.914  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[4]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 6.500      ; 3.868      ;
+--------+-------------------------------+------------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Control:controller|state[0]'                                                                                                                       ;
+--------+-----------------------------+--------------------------------+----------------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                        ; Launch Clock                     ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+--------------------------------+----------------------------------+-----------------------------+--------------+------------+------------+
; -0.226 ; Control:controller|state[1] ; Control:controller|NorthRed    ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 1.000        ; 2.276      ; 2.840      ;
; -0.216 ; Control:controller|state[1] ; Control:controller|NorthYellow ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 1.000        ; 2.267      ; 2.822      ;
; -0.188 ; Control:controller|state[0] ; Control:controller|NorthGreen  ; Control:controller|state[0]      ; Control:controller|state[0] ; 0.500        ; 3.852      ; 4.090      ;
; -0.177 ; Control:controller|state[1] ; Control:controller|NorthGreen  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 1.000        ; 2.275      ; 2.789      ;
; -0.143 ; Control:controller|state[2] ; Control:controller|NorthYellow ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 1.000        ; 2.267      ; 2.749      ;
; -0.136 ; Control:controller|state[2] ; Control:controller|NorthGreen  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 1.000        ; 2.275      ; 2.748      ;
; -0.133 ; Control:controller|state[0] ; Control:controller|NorthYellow ; Control:controller|state[0]      ; Control:controller|state[0] ; 0.500        ; 3.844      ; 4.029      ;
; -0.106 ; Control:controller|state[0] ; Control:controller|NorthRed    ; Control:controller|state[0]      ; Control:controller|state[0] ; 0.500        ; 3.853      ; 4.010      ;
; 0.243  ; Control:controller|state[0] ; Control:controller|NorthRed    ; Control:controller|state[0]      ; Control:controller|state[0] ; 1.000        ; 3.853      ; 4.161      ;
; 0.349  ; Control:controller|state[0] ; Control:controller|NorthYellow ; Control:controller|state[0]      ; Control:controller|state[0] ; 1.000        ; 3.844      ; 4.047      ;
; 0.374  ; Control:controller|state[0] ; Control:controller|NorthGreen  ; Control:controller|state[0]      ; Control:controller|state[0] ; 1.000        ; 3.852      ; 4.028      ;
+--------+-----------------------------+--------------------------------+----------------------------------+-----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Control:controller|counter[1]'                                                                                                                              ;
+--------+-------------------------------+------------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                            ; Launch Clock                     ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+------------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; -5.677 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[2]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 7.280      ; 1.816      ;
; -5.657 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[4]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 7.345      ; 1.901      ;
; -5.655 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[1]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 7.343      ; 1.901      ;
; -5.653 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[3]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 7.344      ; 1.904      ;
; -5.651 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[2]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 7.342      ; 1.904      ;
; -5.648 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[3]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 7.282      ; 1.847      ;
; -5.644 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[1]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 7.281      ; 1.850      ;
; -5.608 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[4]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 7.283      ; 1.888      ;
; -5.382 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[0]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 7.145      ; 1.976      ;
; -5.381 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[5]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 7.143      ; 1.975      ;
; -5.333 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[0]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 7.083      ; 1.963      ;
; -5.309 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[5]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 7.081      ; 1.985      ;
; -5.259 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[2]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 7.342      ; 1.816      ;
; -5.230 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[3]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 7.344      ; 1.847      ;
; -5.226 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[1]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 7.343      ; 1.850      ;
; -5.190 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[4]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 7.345      ; 1.888      ;
; -5.115 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[4]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 7.283      ; 1.901      ;
; -5.113 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[1]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 7.281      ; 1.901      ;
; -5.111 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[3]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 7.282      ; 1.904      ;
; -5.109 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[2]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 7.280      ; 1.904      ;
; -4.915 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[0]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 7.145      ; 1.963      ;
; -4.891 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[5]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 7.143      ; 1.985      ;
; -4.840 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[0]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 7.083      ; 1.976      ;
; -4.839 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[5]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 7.081      ; 1.975      ;
; -4.444 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[6]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 7.340      ; 3.109      ;
; -4.372 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[6]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 7.278      ; 3.119      ;
; -3.954 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[6]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 7.340      ; 3.119      ;
; -3.902 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[6]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 7.278      ; 3.109      ;
; -3.347 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[2]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 5.606      ; 2.279      ;
; -3.347 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[3]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 5.608      ; 2.281      ;
; -3.320 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[4]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 5.609      ; 2.309      ;
; -3.317 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[1]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 5.607      ; 2.310      ;
; -3.112 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[6]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 5.604      ; 2.512      ;
; -3.088 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[0]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 5.409      ; 2.341      ;
; -3.085 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[5]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 5.407      ; 2.342      ;
; -3.040 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[5]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 5.407      ; 2.387      ;
; -3.036 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[0]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 5.409      ; 2.393      ;
; -2.845 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[6]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 5.604      ; 2.779      ;
; -2.811 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[2]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 5.606      ; 2.815      ;
; -2.785 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[2]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 5.544      ; 2.279      ;
; -2.785 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[3]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 5.546      ; 2.281      ;
; -2.782 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[3]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 5.608      ; 2.846      ;
; -2.778 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[1]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 5.607      ; 2.849      ;
; -2.758 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[4]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 5.547      ; 2.309      ;
; -2.755 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[1]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 5.545      ; 2.310      ;
; -2.743 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[6]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 5.604      ; 2.881      ;
; -2.742 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[4]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 5.609      ; 2.887      ;
; -2.720 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[2]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 5.606      ; 2.906      ;
; -2.691 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[3]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 5.608      ; 2.937      ;
; -2.687 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[1]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 5.607      ; 2.940      ;
; -2.651 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[4]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 5.609      ; 2.978      ;
; -2.550 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[6]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 5.542      ; 2.512      ;
; -2.526 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[0]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 5.347      ; 2.341      ;
; -2.523 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[5]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 5.345      ; 2.342      ;
; -2.478 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[5]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 5.345      ; 2.387      ;
; -2.474 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[0]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 5.347      ; 2.393      ;
; -2.439 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[0]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 5.409      ; 2.990      ;
; -2.436 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[5]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 5.407      ; 2.991      ;
; -2.283 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[6]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 5.542      ; 2.779      ;
; -2.249 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[2]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 5.544      ; 2.815      ;
; -2.220 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[3]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 5.546      ; 2.846      ;
; -2.216 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[1]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 5.545      ; 2.849      ;
; -2.181 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[6]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 5.542      ; 2.881      ;
; -2.180 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[4]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 5.547      ; 2.887      ;
; -2.158 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[2]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 5.544      ; 2.906      ;
; -2.129 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[3]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 5.546      ; 2.937      ;
; -2.125 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[1]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 5.545      ; 2.940      ;
; -2.089 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[4]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 5.547      ; 2.978      ;
; -1.877 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[0]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 5.347      ; 2.990      ;
; -1.874 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[5]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 5.345      ; 2.991      ;
; -1.162 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[6]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 3.981      ; 2.839      ;
; -1.022 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[3]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 3.985      ; 2.983      ;
; -1.021 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[4]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 3.986      ; 2.985      ;
; -0.980 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[2]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 3.983      ; 3.023      ;
; -0.976 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[1]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 3.984      ; 3.028      ;
; -0.939 ; Control:controller|counter[1] ; Control:controller|counter_next[2] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 4.178      ; 3.452      ;
; -0.930 ; Control:controller|counter[1] ; Control:controller|counter_next[3] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 4.177      ; 3.460      ;
; -0.869 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[5]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 3.784      ; 2.935      ;
; -0.851 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[0]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 3.786      ; 2.955      ;
; -0.612 ; Control:controller|counter[1] ; Control:controller|counter_next[4] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 4.068      ; 3.669      ;
; -0.600 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[6]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 3.919      ; 2.839      ;
; -0.491 ; Control:controller|counter[1] ; Control:controller|counter_next[1] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 4.067      ; 3.789      ;
; -0.460 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[3]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 3.923      ; 2.983      ;
; -0.459 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[4]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 3.924      ; 2.985      ;
; -0.419 ; Control:controller|counter[1] ; Control:controller|counter_next[2] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 4.178      ; 3.492      ;
; -0.418 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[2]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 3.921      ; 3.023      ;
; -0.414 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[1]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 3.922      ; 3.028      ;
; -0.356 ; Control:controller|counter[1] ; Control:controller|counter_next[3] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 4.177      ; 3.554      ;
; -0.307 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[5]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 3.722      ; 2.935      ;
; -0.289 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[0]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 3.724      ; 2.955      ;
; -0.108 ; Control:controller|counter[1] ; Control:controller|counter_next[4] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 4.068      ; 3.693      ;
; 0.000  ; Control:controller|counter[1] ; Control:controller|counter_next[1] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 4.067      ; 3.800      ;
; 0.241  ; Control:controller|counter[2] ; Control:controller|counter_next[2] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 2.442      ; 2.703      ;
; 0.543  ; Control:controller|counter[3] ; Control:controller|counter_next[3] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 2.441      ; 3.004      ;
; 0.556  ; Control:controller|counter[2] ; Control:controller|counter_next[3] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 2.441      ; 3.017      ;
; 0.702  ; Control:controller|counter[0] ; Control:controller|counter_next[2] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 0.819      ; 1.541      ;
; 0.711  ; Control:controller|counter[0] ; Control:controller|counter_next[3] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 0.818      ; 1.549      ;
; 0.804  ; Control:controller|counter[2] ; Control:controller|counter_next[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 2.332      ; 3.156      ;
; 1.029  ; Control:controller|counter[0] ; Control:controller|counter_next[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 0.709      ; 1.758      ;
; 1.044  ; Control:controller|counter[3] ; Control:controller|counter_next[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 2.332      ; 3.396      ;
+--------+-------------------------------+------------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_divider_1hz:comb_3|clk_out'                                                                                                                              ;
+--------+------------------------------------+-------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                       ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -0.773 ; Control:controller|state[0]        ; Control:controller|counter[1] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 3.517      ; 3.148      ;
; -0.772 ; Control:controller|state[0]        ; Control:controller|counter[0] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 3.517      ; 3.149      ;
; -0.680 ; Control:controller|counter[1]      ; Control:controller|counter[1] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 3.517      ; 3.241      ;
; -0.679 ; Control:controller|counter[1]      ; Control:controller|counter[0] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 3.517      ; 3.242      ;
; -0.528 ; Control:controller|state[0]        ; Control:controller|counter[3] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.826      ; 1.702      ;
; -0.525 ; Control:controller|state[0]        ; Control:controller|counter[4] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.826      ; 1.705      ;
; -0.524 ; Control:controller|state[0]        ; Control:controller|counter[2] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.826      ; 1.706      ;
; -0.475 ; Control:controller|counter[1]      ; Control:controller|state[0]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 3.517      ; 3.446      ;
; -0.475 ; Control:controller|counter[1]      ; Control:controller|state[1]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.577      ; 1.506      ;
; -0.435 ; Control:controller|counter[1]      ; Control:controller|counter[3] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.826      ; 1.795      ;
; -0.432 ; Control:controller|counter[1]      ; Control:controller|counter[4] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.826      ; 1.798      ;
; -0.431 ; Control:controller|counter[1]      ; Control:controller|counter[2] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.826      ; 1.799      ;
; -0.378 ; Control:controller|state[0]        ; Control:controller|counter[1] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 3.517      ; 3.043      ;
; -0.378 ; Control:controller|state[0]        ; Control:controller|counter[0] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 3.517      ; 3.043      ;
; -0.233 ; Control:controller|counter[1]      ; Control:controller|counter[1] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 3.517      ; 3.188      ;
; -0.233 ; Control:controller|counter[1]      ; Control:controller|counter[0] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 3.517      ; 3.188      ;
; -0.187 ; Control:controller|state[0]        ; Control:controller|state[0]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 3.517      ; 3.734      ;
; -0.143 ; Control:controller|counter[1]      ; Control:controller|state[2]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.577      ; 1.838      ;
; -0.127 ; Control:controller|counter[1]      ; Control:controller|state[0]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 3.517      ; 3.294      ;
; -0.118 ; Control:controller|state[0]        ; Control:controller|state[1]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.577      ; 1.863      ;
; -0.113 ; Control:controller|state[0]        ; Control:controller|state[2]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.577      ; 1.868      ;
; -0.028 ; Control:controller|state[0]        ; Control:controller|counter[3] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 1.826      ; 1.702      ;
; -0.023 ; Control:controller|state[0]        ; Control:controller|counter[4] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 1.826      ; 1.707      ;
; -0.023 ; Control:controller|state[0]        ; Control:controller|counter[2] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 1.826      ; 1.707      ;
; 0.066  ; Control:controller|counter[1]      ; Control:controller|state[1]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 1.577      ; 1.547      ;
; 0.107  ; Control:controller|state[0]        ; Control:controller|turn       ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 3.507      ; 4.018      ;
; 0.117  ; Control:controller|counter[1]      ; Control:controller|counter[3] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 1.826      ; 1.847      ;
; 0.122  ; Control:controller|counter[1]      ; Control:controller|counter[4] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 1.826      ; 1.852      ;
; 0.122  ; Control:controller|counter[1]      ; Control:controller|counter[2] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 1.826      ; 1.852      ;
; 0.339  ; Control:controller|state[0]        ; Control:controller|state[0]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 3.517      ; 3.760      ;
; 0.387  ; Control:controller|state[0]        ; Control:controller|state[1]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 1.577      ; 1.868      ;
; 0.398  ; Control:controller|state[2]        ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.039      ; 0.608      ;
; 0.403  ; Control:controller|counter[1]      ; Control:controller|state[2]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 1.577      ; 1.884      ;
; 0.421  ; Control:controller|state[0]        ; Control:controller|state[2]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 1.577      ; 1.902      ;
; 0.505  ; Control:controller|state[0]        ; Control:controller|turn       ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 3.507      ; 3.916      ;
; 0.696  ; Control:controller|state[2]        ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.045      ; 0.912      ;
; 0.699  ; Control:controller|counter_next[0] ; Control:controller|counter[0] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -0.389     ; 0.501      ;
; 0.787  ; Control:controller|state[1]        ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.021      ; 2.979      ;
; 0.811  ; Control:controller|counter_next[1] ; Control:controller|counter[1] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -0.388     ; 0.614      ;
; 0.981  ; Control:controller|state[1]        ; Control:controller|turn       ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.011      ; 3.163      ;
; 1.108  ; Control:controller|state[2]        ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.021      ; 3.300      ;
; 1.108  ; Control:controller|state[2]        ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.021      ; 3.300      ;
; 1.176  ; Control:controller|state[1]        ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.045      ; 1.392      ;
; 1.226  ; Control:controller|state[2]        ; Control:controller|turn       ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.011      ; 3.408      ;
; 1.243  ; Control:controller|state[2]        ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.021      ; 3.435      ;
; 1.317  ; Control:controller|state[1]        ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.045      ; 1.533      ;
; 1.358  ; Control:controller|counter[4]      ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.781      ; 3.310      ;
; 1.358  ; Control:controller|counter[4]      ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.781      ; 3.310      ;
; 1.404  ; Control:controller|state[1]        ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.021      ; 3.596      ;
; 1.404  ; Control:controller|state[1]        ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.021      ; 3.596      ;
; 1.445  ; Control:controller|turn            ; Control:controller|turn       ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.071      ; 1.687      ;
; 1.458  ; Control:controller|state[2]        ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.330      ; 1.959      ;
; 1.463  ; Control:controller|state[2]        ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.330      ; 1.964      ;
; 1.463  ; Control:controller|state[2]        ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.330      ; 1.964      ;
; 1.514  ; Control:controller|counter[4]      ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.781      ; 3.466      ;
; 1.539  ; Control:controller|counter[2]      ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.781      ; 3.491      ;
; 1.539  ; Control:controller|counter[2]      ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.781      ; 3.491      ;
; 1.622  ; Control:controller|counter[3]      ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.781      ; 3.574      ;
; 1.622  ; Control:controller|counter[3]      ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.781      ; 3.574      ;
; 1.645  ; Control:controller|counter[2]      ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.781      ; 3.597      ;
; 1.703  ; Control:controller|counter[4]      ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -0.159     ; 1.715      ;
; 1.728  ; Control:controller|counter[3]      ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.781      ; 3.680      ;
; 1.742  ; Control:controller|state[1]        ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.330      ; 2.243      ;
; 1.743  ; Control:controller|state[1]        ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.330      ; 2.244      ;
; 1.743  ; Control:controller|state[1]        ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.330      ; 2.244      ;
; 1.755  ; Control:controller|counter[4]      ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.043      ; 1.969      ;
; 1.760  ; Control:controller|counter[4]      ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.043      ; 1.974      ;
; 1.760  ; Control:controller|counter[4]      ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.043      ; 1.974      ;
; 1.810  ; Control:controller|counter[2]      ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -0.159     ; 1.822      ;
; 1.889  ; Control:controller|counter[3]      ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -0.159     ; 1.901      ;
; 1.892  ; Control:controller|counter[4]      ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -0.159     ; 1.904      ;
; 1.897  ; Control:controller|counter[2]      ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.043      ; 2.111      ;
; 1.900  ; Control:controller|counter[2]      ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.043      ; 2.114      ;
; 1.901  ; Control:controller|counter[2]      ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.043      ; 2.115      ;
; 1.927  ; Control:controller|counter[2]      ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -0.159     ; 1.939      ;
; 1.976  ; Control:controller|counter[3]      ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.043      ; 2.190      ;
; 1.979  ; Control:controller|counter[3]      ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.043      ; 2.193      ;
; 1.980  ; Control:controller|counter[3]      ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.043      ; 2.194      ;
; 2.128  ; Control:controller|counter[3]      ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -0.159     ; 2.140      ;
; 2.413  ; Control:controller|counter[0]      ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.072      ; 2.656      ;
; 2.413  ; Control:controller|counter[0]      ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.072      ; 2.656      ;
; 2.495  ; Control:controller|counter_next[3] ; Control:controller|counter[3] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -2.185     ; 0.501      ;
; 2.498  ; Control:controller|counter_next[2] ; Control:controller|counter[2] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -2.186     ; 0.503      ;
; 2.534  ; Control:controller|counter_next[4] ; Control:controller|counter[4] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -2.080     ; 0.645      ;
; 2.663  ; Control:controller|counter[0]      ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -1.533     ; 1.301      ;
; 2.666  ; Control:controller|counter[0]      ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -1.533     ; 1.304      ;
; 2.667  ; Control:controller|counter[0]      ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -1.533     ; 1.305      ;
; 2.687  ; Control:controller|counter[0]      ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.072      ; 2.930      ;
; 2.788  ; Control:controller|turn            ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -1.773     ; 1.186      ;
; 2.884  ; Control:controller|turn            ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -1.773     ; 1.282      ;
; 2.977  ; Control:controller|counter[0]      ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -1.782     ; 1.366      ;
; 3.169  ; Control:controller|counter[0]      ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -1.782     ; 1.558      ;
+--------+------------------------------------+-------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Control:controller|state[0]'                                                                                                                        ;
+--------+-----------------------------+--------------------------------+----------------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                        ; Launch Clock                     ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+--------------------------------+----------------------------------+-----------------------------+--------------+------------+------------+
; -0.453 ; Control:controller|state[0] ; Control:controller|NorthYellow ; Control:controller|state[0]      ; Control:controller|state[0] ; 0.000        ; 4.004      ; 3.764      ;
; -0.382 ; Control:controller|state[0] ; Control:controller|NorthGreen  ; Control:controller|state[0]      ; Control:controller|state[0] ; 0.000        ; 4.013      ; 3.844      ;
; -0.243 ; Control:controller|state[0] ; Control:controller|NorthRed    ; Control:controller|state[0]      ; Control:controller|state[0] ; 0.000        ; 4.014      ; 3.984      ;
; -0.091 ; Control:controller|state[2] ; Control:controller|NorthYellow ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 0.000        ; 2.508      ; 2.437      ;
; -0.028 ; Control:controller|state[1] ; Control:controller|NorthYellow ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 0.000        ; 2.508      ; 2.500      ;
; -0.004 ; Control:controller|state[1] ; Control:controller|NorthRed    ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 0.000        ; 2.518      ; 2.534      ;
; 0.004  ; Control:controller|state[0] ; Control:controller|NorthYellow ; Control:controller|state[0]      ; Control:controller|state[0] ; -0.500       ; 4.004      ; 3.741      ;
; 0.045  ; Control:controller|state[2] ; Control:controller|NorthGreen  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 0.000        ; 2.517      ; 2.582      ;
; 0.088  ; Control:controller|state[0] ; Control:controller|NorthRed    ; Control:controller|state[0]      ; Control:controller|state[0] ; -0.500       ; 4.014      ; 3.835      ;
; 0.100  ; Control:controller|state[1] ; Control:controller|NorthGreen  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 0.000        ; 2.517      ; 2.637      ;
; 0.172  ; Control:controller|state[0] ; Control:controller|NorthGreen  ; Control:controller|state[0]      ; Control:controller|state[0] ; -0.500       ; 4.013      ; 3.918      ;
+--------+-----------------------------+--------------------------------+----------------------------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                          ;
+--------+--------------------------------------+--------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -0.023 ; clock_divider_1hz:comb_3|clk_out     ; clock_divider_1hz:comb_3|clk_out     ; clock_divider_1hz:comb_3|clk_out ; CLOCK_50    ; 0.000        ; 2.832      ; 3.223      ;
; 0.092  ; counter_divider:div|q[5]             ; counter_divider:div|q[5]             ; counter_divider:div|q[5]         ; CLOCK_50    ; 0.000        ; 2.836      ; 3.342      ;
; 0.401  ; clock_divider_1hz:comb_3|counter[25] ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.071      ; 0.643      ;
; 0.415  ; clock_divider_1hz:comb_3|clk_out     ; clock_divider_1hz:comb_3|clk_out     ; clock_divider_1hz:comb_3|clk_out ; CLOCK_50    ; -0.500       ; 2.832      ; 3.161      ;
; 0.507  ; counter_divider:div|q[5]             ; counter_divider:div|q[5]             ; counter_divider:div|q[5]         ; CLOCK_50    ; -0.500       ; 2.836      ; 3.257      ;
; 0.583  ; counter_divider:div|q[2]             ; counter_divider:div|q[2]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.071      ; 0.825      ;
; 0.585  ; counter_divider:div|q[4]             ; counter_divider:div|q[4]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.071      ; 0.827      ;
; 0.587  ; counter_divider:div|q[3]             ; counter_divider:div|q[3]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.071      ; 0.829      ;
; 0.597  ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|counter[2]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 0.840      ;
; 0.599  ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 0.842      ;
; 0.599  ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[3]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 0.842      ;
; 0.602  ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[24] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.071      ; 0.844      ;
; 0.603  ; clock_divider_1hz:comb_3|counter[13] ; clock_divider_1hz:comb_3|counter[13] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.071      ; 0.845      ;
; 0.603  ; clock_divider_1hz:comb_3|counter[6]  ; clock_divider_1hz:comb_3|counter[6]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 0.846      ;
; 0.604  ; clock_divider_1hz:comb_3|counter[15] ; clock_divider_1hz:comb_3|counter[15] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.071      ; 0.846      ;
; 0.605  ; clock_divider_1hz:comb_3|counter[7]  ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 0.848      ;
; 0.605  ; clock_divider_1hz:comb_3|counter[5]  ; clock_divider_1hz:comb_3|counter[5]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 0.848      ;
; 0.607  ; clock_divider_1hz:comb_3|counter[23] ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.071      ; 0.849      ;
; 0.607  ; clock_divider_1hz:comb_3|counter[21] ; clock_divider_1hz:comb_3|counter[21] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.071      ; 0.849      ;
; 0.870  ; counter_divider:div|q[2]             ; counter_divider:div|q[3]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.071      ; 1.112      ;
; 0.872  ; counter_divider:div|q[4]             ; counter_divider:div|q[5]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.071      ; 1.114      ;
; 0.875  ; counter_divider:div|q[3]             ; counter_divider:div|q[4]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.071      ; 1.117      ;
; 0.883  ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|counter[3]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.126      ;
; 0.886  ; counter_divider:div|q[3]             ; counter_divider:div|q[5]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.071      ; 1.128      ;
; 0.887  ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|counter[21] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.071      ; 1.129      ;
; 0.888  ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.071      ; 1.130      ;
; 0.889  ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[5]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.132      ;
; 0.890  ; clock_divider_1hz:comb_3|counter[6]  ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.133      ;
; 0.892  ; counter_divider:div|q[1]             ; clock_divider_1hz:comb_3|counter[2]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.135      ;
; 0.893  ; clock_divider_1hz:comb_3|counter[7]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.136      ;
; 0.893  ; clock_divider_1hz:comb_3|counter[5]  ; clock_divider_1hz:comb_3|counter[6]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.136      ;
; 0.895  ; clock_divider_1hz:comb_3|counter[23] ; clock_divider_1hz:comb_3|counter[24] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.071      ; 1.137      ;
; 0.897  ; clock_divider_1hz:comb_3|counter[12] ; clock_divider_1hz:comb_3|counter[13] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.067      ; 1.135      ;
; 0.898  ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[5]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.141      ;
; 0.902  ; clock_divider_1hz:comb_3|counter[13] ; clock_divider_1hz:comb_3|counter[15] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.071      ; 1.144      ;
; 0.903  ; counter_divider:div|q[1]             ; clock_divider_1hz:comb_3|counter[3]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.146      ;
; 0.904  ; clock_divider_1hz:comb_3|counter[5]  ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.147      ;
; 0.906  ; clock_divider_1hz:comb_3|counter[21] ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.071      ; 1.148      ;
; 0.906  ; clock_divider_1hz:comb_3|counter[23] ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.071      ; 1.148      ;
; 0.906  ; clock_divider_1hz:comb_3|counter[11] ; clock_divider_1hz:comb_3|counter[13] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.067      ; 1.144      ;
; 0.926  ; clock_divider_1hz:comb_3|counter[18] ; clock_divider_1hz:comb_3|counter[18] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.071      ; 1.168      ;
; 0.928  ; clock_divider_1hz:comb_3|counter[9]  ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.171      ;
; 0.969  ; counter_divider:div|q[2]             ; counter_divider:div|q[4]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.071      ; 1.211      ;
; 0.980  ; counter_divider:div|q[2]             ; counter_divider:div|q[5]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.071      ; 1.222      ;
; 0.988  ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[6]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.231      ;
; 0.989  ; clock_divider_1hz:comb_3|counter[6]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.232      ;
; 0.993  ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|counter[5]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.236      ;
; 0.997  ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.071      ; 1.239      ;
; 0.997  ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[6]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.240      ;
; 0.999  ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.242      ;
; 1.002  ; clock_divider_1hz:comb_3|counter[18] ; clock_divider_1hz:comb_3|counter[21] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.071      ; 1.244      ;
; 1.003  ; clock_divider_1hz:comb_3|counter[5]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.246      ;
; 1.005  ; clock_divider_1hz:comb_3|counter[21] ; clock_divider_1hz:comb_3|counter[24] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.071      ; 1.247      ;
; 1.007  ; clock_divider_1hz:comb_3|counter[12] ; clock_divider_1hz:comb_3|counter[15] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.067      ; 1.245      ;
; 1.007  ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[13] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.067      ; 1.245      ;
; 1.008  ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.251      ;
; 1.012  ; clock_divider_1hz:comb_3|counter[17] ; clock_divider_1hz:comb_3|counter[21] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.071      ; 1.254      ;
; 1.013  ; counter_divider:div|q[1]             ; clock_divider_1hz:comb_3|counter[5]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.256      ;
; 1.016  ; clock_divider_1hz:comb_3|counter[21] ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.071      ; 1.258      ;
; 1.016  ; clock_divider_1hz:comb_3|counter[11] ; clock_divider_1hz:comb_3|counter[15] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.067      ; 1.254      ;
; 1.020  ; clock_divider_1hz:comb_3|counter[9]  ; clock_divider_1hz:comb_3|counter[13] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.067      ; 1.258      ;
; 1.035  ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|counter[20] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.071      ; 1.277      ;
; 1.037  ; clock_divider_1hz:comb_3|counter[17] ; clock_divider_1hz:comb_3|counter[17] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.071      ; 1.279      ;
; 1.044  ; counter_divider:div|q[0]             ; clock_divider_1hz:comb_3|counter[2]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.287      ;
; 1.052  ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.071      ; 1.294      ;
; 1.053  ; clock_divider_1hz:comb_3|counter[12] ; clock_divider_1hz:comb_3|counter[12] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.296      ;
; 1.065  ; counter_divider:div|q[0]             ; clock_divider_1hz:comb_3|counter[3]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.308      ;
; 1.067  ; clock_divider_1hz:comb_3|counter[19] ; clock_divider_1hz:comb_3|counter[21] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.071      ; 1.309      ;
; 1.074  ; counter_divider:div|q[0]             ; counter_divider:div|q[2]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.317      ;
; 1.092  ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|counter[6]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.335      ;
; 1.095  ; clock_divider_1hz:comb_3|counter[14] ; clock_divider_1hz:comb_3|counter[15] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.071      ; 1.337      ;
; 1.096  ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|counter[24] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.071      ; 1.338      ;
; 1.098  ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.341      ;
; 1.103  ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.346      ;
; 1.107  ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.071      ; 1.349      ;
; 1.107  ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.350      ;
; 1.110  ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|counter[13] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.067      ; 1.348      ;
; 1.112  ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.355      ;
; 1.112  ; clock_divider_1hz:comb_3|counter[11] ; clock_divider_1hz:comb_3|counter[11] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.355      ;
; 1.112  ; clock_divider_1hz:comb_3|counter[18] ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.071      ; 1.354      ;
; 1.112  ; counter_divider:div|q[1]             ; clock_divider_1hz:comb_3|counter[6]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.355      ;
; 1.113  ; counter_divider:div|q[0]             ; counter_divider:div|q[3]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.356      ;
; 1.117  ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[15] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.067      ; 1.355      ;
; 1.122  ; clock_divider_1hz:comb_3|counter[17] ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.071      ; 1.364      ;
; 1.123  ; clock_divider_1hz:comb_3|counter[15] ; clock_divider_1hz:comb_3|counter[21] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.071      ; 1.365      ;
; 1.123  ; counter_divider:div|q[1]             ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.366      ;
; 1.124  ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[24] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.071      ; 1.366      ;
; 1.129  ; clock_divider_1hz:comb_3|counter[7]  ; clock_divider_1hz:comb_3|counter[13] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.067      ; 1.367      ;
; 1.130  ; clock_divider_1hz:comb_3|counter[9]  ; clock_divider_1hz:comb_3|counter[15] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.067      ; 1.368      ;
; 1.162  ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.071      ; 1.404      ;
; 1.175  ; counter_divider:div|q[0]             ; clock_divider_1hz:comb_3|counter[5]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.418      ;
; 1.177  ; clock_divider_1hz:comb_3|counter[19] ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.071      ; 1.419      ;
; 1.184  ; counter_divider:div|q[0]             ; counter_divider:div|q[4]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.427      ;
; 1.196  ; clock_divider_1hz:comb_3|counter[17] ; clock_divider_1hz:comb_3|counter[18] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.071      ; 1.438      ;
; 1.202  ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.445      ;
; 1.207  ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.450      ;
; 1.207  ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.450      ;
; 1.211  ; clock_divider_1hz:comb_3|counter[18] ; clock_divider_1hz:comb_3|counter[24] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.071      ; 1.453      ;
; 1.219  ; counter_divider:div|q[0]             ; counter_divider:div|q[0]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.462      ;
; 1.220  ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|counter[15] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.067      ; 1.458      ;
+--------+--------------------------------------+--------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'counter_divider:div|q[5]'                                                                                                          ;
+-------+-----------------------------------+-------------+----------------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node     ; Launch Clock                     ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-------------+----------------------------------+--------------------------+--------------+------------+------------+
; 0.499 ; count.00                          ; EN4~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.072      ; 0.742      ;
; 0.501 ; count.00                          ; count.01    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.072      ; 0.744      ;
; 0.582 ; count.10                          ; EN2~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.467      ; 1.220      ;
; 0.597 ; count.01                          ; count.10    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.072      ; 0.840      ;
; 0.599 ; count.11                          ; count.00    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.072      ; 0.842      ;
; 0.601 ; count.01                          ; EN3~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.072      ; 0.844      ;
; 0.658 ; count.11                          ; HEX[3]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.072      ; 0.901      ;
; 0.703 ; count.11                          ; HEX[2]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.072      ; 0.946      ;
; 0.756 ; count.11                          ; EN1~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.072      ; 0.999      ;
; 0.827 ; count.01                          ; HEX[1]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.073      ; 1.071      ;
; 0.827 ; count.11                          ; HEX[4]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.072      ; 1.070      ;
; 0.827 ; count.11                          ; HEX[6]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.072      ; 1.070      ;
; 0.831 ; count.11                          ; HEX[0]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.072      ; 1.074      ;
; 0.939 ; count.10                          ; HEX[5]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.072      ; 1.182      ;
; 0.941 ; count.10                          ; HEX[3]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.072      ; 1.184      ;
; 0.957 ; count.01                          ; HEX[3]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.072      ; 1.200      ;
; 0.959 ; count.01                          ; HEX[5]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.072      ; 1.202      ;
; 0.974 ; count.10                          ; count.11    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.072      ; 1.217      ;
; 0.977 ; count.11                          ; HEX[1]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.073      ; 1.221      ;
; 0.979 ; count.10                          ; HEX[2]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.072      ; 1.222      ;
; 0.994 ; count.10                          ; HEX[0]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.072      ; 1.237      ;
; 0.995 ; count.10                          ; HEX[4]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.072      ; 1.238      ;
; 0.996 ; count.10                          ; HEX[6]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.072      ; 1.239      ;
; 1.032 ; count.11                          ; HEX[5]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.072      ; 1.275      ;
; 1.098 ; count.10                          ; HEX[1]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.073      ; 1.342      ;
; 1.118 ; count.01                          ; HEX[0]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.072      ; 1.361      ;
; 1.120 ; count.01                          ; HEX[2]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.072      ; 1.363      ;
; 1.120 ; count.01                          ; HEX[4]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.072      ; 1.363      ;
; 1.127 ; count.01                          ; HEX[6]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.072      ; 1.370      ;
; 1.234 ; Control:controller|counter[4]     ; HEX[3]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.604      ; 3.029      ;
; 1.279 ; Control:controller|counter[4]     ; HEX[5]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.604      ; 3.074      ;
; 1.294 ; Control:controller|counter[4]     ; HEX[6]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.604      ; 3.089      ;
; 1.326 ; Control:controller|counter[1]     ; HEX[4]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; 3.340      ; 5.070      ;
; 1.330 ; Control:controller|counter[1]     ; HEX[0]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; 3.340      ; 5.074      ;
; 1.330 ; Control:controller|counter[1]     ; HEX[5]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; 3.340      ; 5.074      ;
; 1.331 ; Control:controller|counter[1]     ; HEX[3]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; 3.340      ; 5.075      ;
; 1.354 ; Control:controller|counter[3]     ; HEX[3]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.604      ; 3.149      ;
; 1.356 ; Control:controller|counter[2]     ; HEX[3]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.604      ; 3.151      ;
; 1.377 ; Control:controller|counter[1]     ; HEX[2]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; 3.340      ; 5.121      ;
; 1.399 ; Control:controller|counter[3]     ; HEX[5]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.604      ; 3.194      ;
; 1.401 ; Control:controller|counter[2]     ; HEX[5]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.604      ; 3.196      ;
; 1.414 ; Control:controller|counter[3]     ; HEX[6]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.604      ; 3.209      ;
; 1.416 ; Control:controller|counter[2]     ; HEX[6]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.604      ; 3.211      ;
; 1.479 ; Control:controller|counter[3]     ; HEX[4]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.604      ; 3.274      ;
; 1.483 ; Control:controller|counter[3]     ; HEX[0]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.604      ; 3.278      ;
; 1.496 ; Control:controller|counter[2]     ; HEX[4]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.604      ; 3.291      ;
; 1.500 ; Control:controller|counter[2]     ; HEX[0]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.604      ; 3.295      ;
; 1.530 ; Control:controller|counter[3]     ; HEX[2]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.604      ; 3.325      ;
; 1.541 ; Control:controller|counter[4]     ; HEX[0]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.604      ; 3.336      ;
; 1.547 ; Control:controller|counter[2]     ; HEX[2]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.604      ; 3.342      ;
; 1.554 ; Control:controller|counter[4]     ; HEX[4]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.604      ; 3.349      ;
; 1.576 ; Control:controller|counter[4]     ; HEX[2]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.604      ; 3.371      ;
; 1.892 ; Control:controller|counter[1]     ; HEX[5]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; 3.340      ; 5.136      ;
; 1.894 ; Control:controller|counter[1]     ; HEX[3]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; 3.340      ; 5.138      ;
; 1.915 ; Control:controller|counter[1]     ; HEX[4]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; 3.340      ; 5.159      ;
; 1.919 ; Control:controller|counter[1]     ; HEX[0]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; 3.340      ; 5.163      ;
; 1.967 ; Control:controller|counter[1]     ; HEX[2]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; 3.340      ; 5.211      ;
; 2.160 ; seven_segment_decoder:ssd2|SSD[1] ; HEX[1]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; -1.974     ; 0.377      ;
; 2.285 ; seven_segment_decoder:ssd2|SSD[6] ; HEX[6]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; -1.972     ; 0.504      ;
; 2.495 ; seven_segment_decoder:ssd2|SSD[2] ; HEX[2]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; -1.973     ; 0.713      ;
; 2.504 ; seven_segment_decoder:ssd2|SSD[4] ; HEX[4]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; -1.976     ; 0.719      ;
; 2.581 ; seven_segment_decoder:ssd2|SSD[5] ; HEX[5]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; -1.782     ; 0.990      ;
; 2.617 ; seven_segment_decoder:ssd2|SSD[3] ; HEX[3]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; -1.976     ; 0.832      ;
; 2.910 ; seven_segment_decoder:ssd2|SSD[0] ; HEX[0]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; -1.784     ; 1.317      ;
; 3.844 ; seven_segment_decoder:ssd2|SSD[1] ; HEX[1]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; -3.158     ; 0.377      ;
; 3.969 ; seven_segment_decoder:ssd2|SSD[6] ; HEX[6]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; -3.156     ; 0.504      ;
; 4.179 ; seven_segment_decoder:ssd2|SSD[2] ; HEX[2]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; -3.157     ; 0.713      ;
; 4.188 ; seven_segment_decoder:ssd2|SSD[4] ; HEX[4]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; -3.160     ; 0.719      ;
; 4.265 ; seven_segment_decoder:ssd2|SSD[5] ; HEX[5]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; -2.966     ; 0.990      ;
; 4.301 ; seven_segment_decoder:ssd2|SSD[3] ; HEX[3]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; -3.160     ; 0.832      ;
; 4.594 ; seven_segment_decoder:ssd2|SSD[0] ; HEX[0]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; -2.968     ; 1.317      ;
+-------+-----------------------------------+-------------+----------------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                     ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|clk_out     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[16] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[17] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[18] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[19] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[20] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[21] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[22] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[23] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[24] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[25] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; counter_divider:div|q[0]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; counter_divider:div|q[1]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; counter_divider:div|q[2]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; counter_divider:div|q[3]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; counter_divider:div|q[4]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; counter_divider:div|q[5]             ;
; 0.259  ; 0.445        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|clk_out     ;
; 0.259  ; 0.445        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[10] ;
; 0.259  ; 0.445        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[11] ;
; 0.259  ; 0.445        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[12] ;
; 0.259  ; 0.445        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[14] ;
; 0.259  ; 0.445        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[16] ;
; 0.259  ; 0.445        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[19] ;
; 0.259  ; 0.445        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[22] ;
; 0.259  ; 0.445        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[2]  ;
; 0.259  ; 0.445        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[3]  ;
; 0.259  ; 0.445        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[4]  ;
; 0.259  ; 0.445        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[5]  ;
; 0.259  ; 0.445        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[6]  ;
; 0.259  ; 0.445        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[7]  ;
; 0.259  ; 0.445        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[8]  ;
; 0.259  ; 0.445        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[9]  ;
; 0.259  ; 0.445        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_divider:div|q[0]             ;
; 0.259  ; 0.445        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_divider:div|q[1]             ;
; 0.260  ; 0.446        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[13] ;
; 0.260  ; 0.446        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[15] ;
; 0.260  ; 0.446        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[17] ;
; 0.260  ; 0.446        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[18] ;
; 0.260  ; 0.446        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[20] ;
; 0.260  ; 0.446        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[21] ;
; 0.260  ; 0.446        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[23] ;
; 0.260  ; 0.446        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[24] ;
; 0.260  ; 0.446        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[25] ;
; 0.260  ; 0.446        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_divider:div|q[2]             ;
; 0.260  ; 0.446        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_divider:div|q[3]             ;
; 0.260  ; 0.446        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_divider:div|q[4]             ;
; 0.260  ; 0.446        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_divider:div|q[5]             ;
; 0.334  ; 0.552        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|clk_out     ;
; 0.334  ; 0.552        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[10] ;
; 0.334  ; 0.552        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[11] ;
; 0.334  ; 0.552        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[12] ;
; 0.334  ; 0.552        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[14] ;
; 0.334  ; 0.552        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[16] ;
; 0.334  ; 0.552        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[19] ;
; 0.334  ; 0.552        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[22] ;
; 0.334  ; 0.552        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[2]  ;
; 0.334  ; 0.552        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[3]  ;
; 0.334  ; 0.552        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[4]  ;
; 0.334  ; 0.552        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[5]  ;
; 0.334  ; 0.552        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[6]  ;
; 0.334  ; 0.552        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[7]  ;
; 0.334  ; 0.552        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[8]  ;
; 0.334  ; 0.552        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[9]  ;
; 0.334  ; 0.552        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_divider:div|q[0]             ;
; 0.334  ; 0.552        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_divider:div|q[1]             ;
; 0.335  ; 0.553        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[13] ;
; 0.335  ; 0.553        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[15] ;
; 0.335  ; 0.553        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[17] ;
; 0.335  ; 0.553        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[18] ;
; 0.335  ; 0.553        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[20] ;
; 0.335  ; 0.553        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[21] ;
; 0.335  ; 0.553        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[23] ;
; 0.335  ; 0.553        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[24] ;
; 0.335  ; 0.553        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[25] ;
; 0.335  ; 0.553        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_divider:div|q[2]             ;
; 0.335  ; 0.553        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_divider:div|q[3]             ;
; 0.335  ; 0.553        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_divider:div|q[4]             ;
; 0.335  ; 0.553        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_divider:div|q[5]             ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                     ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]       ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk         ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_3|clk_out|clk                   ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_3|counter[10]|clk               ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_3|counter[11]|clk               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Control:controller|counter[1]'                                                                                                                  ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-----------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                                                            ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-----------------------------------------------------------------------------------+
; -1.426 ; -1.426       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; ssd0|Mux7~0|combout                                                               ;
; -1.415 ; -1.415       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; ssd0|Mux7~0clkctrl|inclk[0]                                                       ;
; -1.415 ; -1.415       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; ssd0|Mux7~0clkctrl|outclk                                                         ;
; -1.400 ; -1.400       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[1]|datac                                                                 ;
; -1.400 ; -1.400       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[3]|datac                                                                 ;
; -1.400 ; -1.400       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[4]|datac                                                                 ;
; -1.400 ; -1.400       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[6]|datac                                                                 ;
; -1.399 ; -1.399       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[2]|datac                                                                 ;
; -1.391 ; -1.391       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[0]|datad                                                                 ;
; -1.391 ; -1.391       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[5]|datad                                                                 ;
; -1.390 ; -1.390       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[1]                                                 ;
; -1.390 ; -1.390       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[3]                                                 ;
; -1.390 ; -1.390       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[4]                                                 ;
; -1.389 ; -1.389       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[2]                                                 ;
; -1.387 ; -1.387       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[6]                                                 ;
; -1.357 ; -1.357       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[0]                                                 ;
; -1.357 ; -1.357       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[5]                                                 ;
; -1.228 ; -1.228       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[0]                                                 ;
; -1.228 ; -1.228       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[5]                                                 ;
; -1.199 ; -1.199       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[6]                                                 ;
; -1.196 ; -1.196       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[1]                                                 ;
; -1.196 ; -1.196       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[2]                                                 ;
; -1.196 ; -1.196       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[3]                                                 ;
; -1.195 ; -1.195       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[4]                                                 ;
; -1.194 ; -1.194       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[0]|datad                                                                 ;
; -1.194 ; -1.194       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[5]|datad                                                                 ;
; -1.185 ; -1.185       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[1]|datac                                                                 ;
; -1.185 ; -1.185       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[2]|datac                                                                 ;
; -1.185 ; -1.185       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[3]|datac                                                                 ;
; -1.185 ; -1.185       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[6]|datac                                                                 ;
; -1.184 ; -1.184       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[4]|datac                                                                 ;
; -1.169 ; -1.169       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd0|Mux7~0clkctrl|inclk[0]                                                       ;
; -1.169 ; -1.169       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd0|Mux7~0clkctrl|outclk                                                         ;
; -1.158 ; -1.158       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd0|Mux7~0|combout                                                               ;
; -0.987 ; -0.987       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; ssd0|Mux7~0|dataa                                                                 ;
; -0.973 ; -0.973       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; north_split|Mod0|auto_generated|divider|divider|StageOut[21]~8|combout            ;
; -0.947 ; -0.947       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; north_split|Mod0|auto_generated|divider|divider|StageOut[21]~8|combout            ;
; -0.934 ; -0.934       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd0|Mux7~0|dataa                                                                 ;
; -0.193 ; -0.193       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[0]                                                 ;
; -0.193 ; -0.193       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[5]                                                 ;
; -0.173 ; -0.173       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd0|Mux7~0|combout                                                               ;
; -0.164 ; -0.164       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[6]                                                 ;
; -0.162 ; -0.162       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd0|Mux7~0clkctrl|inclk[0]                                                       ;
; -0.162 ; -0.162       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd0|Mux7~0clkctrl|outclk                                                         ;
; -0.161 ; -0.161       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[1]                                                 ;
; -0.161 ; -0.161       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[2]                                                 ;
; -0.161 ; -0.161       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[3]                                                 ;
; -0.160 ; -0.160       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[4]                                                 ;
; -0.159 ; -0.159       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[0]|datad                                                                 ;
; -0.159 ; -0.159       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[5]|datad                                                                 ;
; -0.150 ; -0.150       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[1]|datac                                                                 ;
; -0.150 ; -0.150       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[2]|datac                                                                 ;
; -0.150 ; -0.150       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[3]|datac                                                                 ;
; -0.150 ; -0.150       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[6]|datac                                                                 ;
; -0.149 ; -0.149       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[4]|datac                                                                 ;
; -0.147 ; -0.147       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[1]|datac                                                                 ;
; -0.147 ; -0.147       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[3]|datac                                                                 ;
; -0.147 ; -0.147       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[4]|datac                                                                 ;
; -0.147 ; -0.147       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[6]|datac                                                                 ;
; -0.146 ; -0.146       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[2]|datac                                                                 ;
; -0.138 ; -0.138       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[0]|datad                                                                 ;
; -0.138 ; -0.138       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[5]|datad                                                                 ;
; -0.137 ; -0.137       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[1]                                                 ;
; -0.137 ; -0.137       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[3]                                                 ;
; -0.137 ; -0.137       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[4]                                                 ;
; -0.136 ; -0.136       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[2]                                                 ;
; -0.134 ; -0.134       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[6]                                                 ;
; -0.134 ; -0.134       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; ssd0|Mux7~0clkctrl|inclk[0]                                                       ;
; -0.134 ; -0.134       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; ssd0|Mux7~0clkctrl|outclk                                                         ;
; -0.123 ; -0.123       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; ssd0|Mux7~0|combout                                                               ;
; -0.104 ; -0.104       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[0]                                                 ;
; -0.104 ; -0.104       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[5]                                                 ;
; -0.023 ; -0.023       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd0|Mux7~0|datad                                                                 ;
; -0.011 ; -0.011       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|StageOut[23]~10|combout           ;
; -0.003 ; -0.003       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|StageOut[23]~10|combout           ;
; 0.008  ; 0.008        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; ssd0|Mux7~0|datad                                                                 ;
; 0.075  ; 0.075        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[2]~2|combout ;
; 0.084  ; 0.084        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; ssd0|Mux7~0|datac                                                                 ;
; 0.100  ; 0.100        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; north_split|Mod0|auto_generated|divider|divider|StageOut[22]~9|combout            ;
; 0.103  ; 0.103        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; north_split|Mod0|auto_generated|divider|divider|StageOut[22]~9|datab              ;
; 0.172  ; 0.172        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[1]~0|cout    ;
; 0.172  ; 0.172        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[2]~2|cin     ;
; 0.172  ; 0.172        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[2]~2|cout    ;
; 0.172  ; 0.172        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[3]~4|cin     ;
; 0.172  ; 0.172        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[3]~4|cout    ;
; 0.172  ; 0.172        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[4]~7|cin     ;
; 0.172  ; 0.172        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[4]~7|cout    ;
; 0.172  ; 0.172        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[5]~8|cin     ;
; 0.182  ; 0.182        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd0|Mux7~0|datac                                                                 ;
; 0.186  ; 0.186        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd0|Mux7~0|dataa                                                                 ;
; 0.188  ; 0.188        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|StageOut[23]~10|datab             ;
; 0.192  ; 0.192        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|StageOut[21]~8|datad              ;
; 0.193  ; 0.193        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|StageOut[22]~9|datad              ;
; 0.193  ; 0.193        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|StageOut[23]~10|datad             ;
; 0.198  ; 0.198        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|StageOut[22]~9|combout            ;
; 0.200  ; 0.200        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|StageOut[21]~8|combout            ;
; 0.212  ; 0.212        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[3]~4|combout ;
; 0.212  ; 0.212        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[5]~8|combout ;
; 0.213  ; 0.213        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[3]~4|combout ;
; 0.213  ; 0.213        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[5]~8|combout ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-----------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'counter_divider:div|q[5]'                                                          ;
+--------+--------------+----------------+------------------+--------------------------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+--------------------------+------------+---------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; EN1~reg0                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; EN2~reg0                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; EN3~reg0                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; EN4~reg0                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; HEX[0]~reg0               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; HEX[1]~reg0               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; HEX[2]~reg0               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; HEX[3]~reg0               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; HEX[4]~reg0               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; HEX[5]~reg0               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; HEX[6]~reg0               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; count.00                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; count.01                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; count.10                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; count.11                  ;
; 0.270  ; 0.488        ; 0.218          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN2~reg0                  ;
; 0.280  ; 0.498        ; 0.218          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN1~reg0                  ;
; 0.280  ; 0.498        ; 0.218          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN3~reg0                  ;
; 0.280  ; 0.498        ; 0.218          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN4~reg0                  ;
; 0.280  ; 0.498        ; 0.218          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[0]~reg0               ;
; 0.280  ; 0.498        ; 0.218          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[1]~reg0               ;
; 0.280  ; 0.498        ; 0.218          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[2]~reg0               ;
; 0.280  ; 0.498        ; 0.218          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[3]~reg0               ;
; 0.280  ; 0.498        ; 0.218          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[4]~reg0               ;
; 0.280  ; 0.498        ; 0.218          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[5]~reg0               ;
; 0.280  ; 0.498        ; 0.218          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[6]~reg0               ;
; 0.280  ; 0.498        ; 0.218          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.00                  ;
; 0.280  ; 0.498        ; 0.218          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.01                  ;
; 0.280  ; 0.498        ; 0.218          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.10                  ;
; 0.280  ; 0.498        ; 0.218          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.11                  ;
; 0.314  ; 0.500        ; 0.186          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN1~reg0                  ;
; 0.314  ; 0.500        ; 0.186          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN3~reg0                  ;
; 0.314  ; 0.500        ; 0.186          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN4~reg0                  ;
; 0.314  ; 0.500        ; 0.186          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[0]~reg0               ;
; 0.314  ; 0.500        ; 0.186          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[2]~reg0               ;
; 0.314  ; 0.500        ; 0.186          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[3]~reg0               ;
; 0.314  ; 0.500        ; 0.186          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[4]~reg0               ;
; 0.314  ; 0.500        ; 0.186          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[5]~reg0               ;
; 0.314  ; 0.500        ; 0.186          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[6]~reg0               ;
; 0.314  ; 0.500        ; 0.186          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.00                  ;
; 0.314  ; 0.500        ; 0.186          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.01                  ;
; 0.314  ; 0.500        ; 0.186          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.10                  ;
; 0.314  ; 0.500        ; 0.186          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.11                  ;
; 0.315  ; 0.501        ; 0.186          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[1]~reg0               ;
; 0.325  ; 0.511        ; 0.186          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN2~reg0                  ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; div|q[5]~clkctrl|inclk[0] ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; div|q[5]~clkctrl|outclk   ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN1~reg0|clk              ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN3~reg0|clk              ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN4~reg0|clk              ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[0]~reg0|clk           ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[1]~reg0|clk           ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[2]~reg0|clk           ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[3]~reg0|clk           ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[4]~reg0|clk           ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[5]~reg0|clk           ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[6]~reg0|clk           ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.00|clk              ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.01|clk              ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.10|clk              ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.11|clk              ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN2~reg0|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; div|q[5]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; div|q[5]|q                ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN2~reg0|clk              ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[1]~reg0|clk           ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN1~reg0|clk              ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN3~reg0|clk              ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN4~reg0|clk              ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[0]~reg0|clk           ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[2]~reg0|clk           ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[3]~reg0|clk           ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[4]~reg0|clk           ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[5]~reg0|clk           ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[6]~reg0|clk           ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.00|clk              ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.01|clk              ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.10|clk              ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.11|clk              ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; div|q[5]~clkctrl|inclk[0] ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; div|q[5]~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+--------------------------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock_divider_1hz:comb_3|clk_out'                                                                ;
+--------+--------------+----------------+------------------+----------------------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+----------------------------------+------------+---------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[3]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[4]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[2]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|turn         ;
; 0.158  ; 0.376        ; 0.218          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[0]   ;
; 0.158  ; 0.376        ; 0.218          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[1]   ;
; 0.158  ; 0.376        ; 0.218          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[0]     ;
; 0.159  ; 0.377        ; 0.218          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|turn         ;
; 0.248  ; 0.466        ; 0.218          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[2]   ;
; 0.248  ; 0.466        ; 0.218          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[3]   ;
; 0.248  ; 0.466        ; 0.218          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[4]   ;
; 0.267  ; 0.485        ; 0.218          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[1]     ;
; 0.267  ; 0.485        ; 0.218          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[2]     ;
; 0.327  ; 0.513        ; 0.186          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[1]     ;
; 0.327  ; 0.513        ; 0.186          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[2]     ;
; 0.347  ; 0.533        ; 0.186          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[2]   ;
; 0.347  ; 0.533        ; 0.186          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[3]   ;
; 0.347  ; 0.533        ; 0.186          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[4]   ;
; 0.416  ; 0.416        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[0]|clk       ;
; 0.416  ; 0.416        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[1]|clk       ;
; 0.416  ; 0.416        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|state[0]|clk         ;
; 0.417  ; 0.417        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|turn|clk             ;
; 0.426  ; 0.426        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; comb_3|clk_out~clkctrl|inclk[0] ;
; 0.426  ; 0.426        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; comb_3|clk_out~clkctrl|outclk   ;
; 0.432  ; 0.618        ; 0.186          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|turn         ;
; 0.433  ; 0.619        ; 0.186          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[0]   ;
; 0.433  ; 0.619        ; 0.186          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[1]   ;
; 0.433  ; 0.619        ; 0.186          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[0]     ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|state[1]|clk         ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|state[2]|clk         ;
; 0.494  ; 0.494        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[2]|clk       ;
; 0.494  ; 0.494        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[3]|clk       ;
; 0.494  ; 0.494        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[4]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; comb_3|clk_out|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; comb_3|clk_out|q                ;
; 0.505  ; 0.505        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[2]|clk       ;
; 0.505  ; 0.505        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[3]|clk       ;
; 0.505  ; 0.505        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[4]|clk       ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|state[1]|clk         ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|state[2]|clk         ;
; 0.571  ; 0.571        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; comb_3|clk_out~clkctrl|inclk[0] ;
; 0.571  ; 0.571        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; comb_3|clk_out~clkctrl|outclk   ;
; 0.580  ; 0.580        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|turn|clk             ;
; 0.581  ; 0.581        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[0]|clk       ;
; 0.581  ; 0.581        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[1]|clk       ;
; 0.581  ; 0.581        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|state[0]|clk         ;
+--------+--------------+----------------+------------------+----------------------------------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Control:controller|state[0]'                                                                  ;
+-------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------+
; 0.333 ; 0.333        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; Control:controller|NorthYellow     ;
; 0.334 ; 0.334        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; Control:controller|NorthGreen      ;
; 0.334 ; 0.334        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; Control:controller|NorthRed        ;
; 0.367 ; 0.367        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Fall       ; controller|NorthYellow|datad       ;
; 0.368 ; 0.368        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Fall       ; controller|NorthGreen|datad        ;
; 0.368 ; 0.368        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Fall       ; controller|NorthRed|datad          ;
; 0.395 ; 0.395        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Fall       ; controller|Mux11~0clkctrl|inclk[0] ;
; 0.395 ; 0.395        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Fall       ; controller|Mux11~0clkctrl|outclk   ;
; 0.440 ; 0.440        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Fall       ; controller|Mux11~0|combout         ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; controller|Mux11~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; controller|state[0]|q              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; controller|state[0]|q              ;
; 0.548 ; 0.548        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; controller|Mux11~0|datad           ;
; 0.557 ; 0.557        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Fall       ; controller|Mux11~0|combout         ;
; 0.600 ; 0.600        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Fall       ; controller|Mux11~0clkctrl|inclk[0] ;
; 0.600 ; 0.600        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Fall       ; controller|Mux11~0clkctrl|outclk   ;
; 0.626 ; 0.626        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Fall       ; controller|NorthGreen|datad        ;
; 0.626 ; 0.626        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Fall       ; controller|NorthRed|datad          ;
; 0.627 ; 0.627        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Fall       ; controller|NorthYellow|datad       ;
; 0.660 ; 0.660        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; Control:controller|NorthGreen      ;
; 0.660 ; 0.660        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; Control:controller|NorthRed        ;
; 0.661 ; 0.661        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; Control:controller|NorthYellow     ;
+-------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                    ;
+-------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port   ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-------------+----------------------------------+-------+-------+------------+----------------------------------+
; EastSensor  ; clock_divider_1hz:comb_3|clk_out ; 4.890 ; 5.366 ; Rise       ; clock_divider_1hz:comb_3|clk_out ;
; NorthSensor ; clock_divider_1hz:comb_3|clk_out ; 4.440 ; 4.736 ; Rise       ; clock_divider_1hz:comb_3|clk_out ;
+-------------+----------------------------------+-------+-------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                       ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port   ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+
; EastSensor  ; clock_divider_1hz:comb_3|clk_out ; -3.575 ; -3.872 ; Rise       ; clock_divider_1hz:comb_3|clk_out ;
; NorthSensor ; clock_divider_1hz:comb_3|clk_out ; -3.454 ; -3.698 ; Rise       ; clock_divider_1hz:comb_3|clk_out ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-------------+-----------------------------+--------+--------+------------+-----------------------------+
; Data Port   ; Clock Port                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference             ;
+-------------+-----------------------------+--------+--------+------------+-----------------------------+
; EastGreen   ; Control:controller|state[0] ; 9.143  ; 8.945  ; Rise       ; Control:controller|state[0] ;
; EastRed     ; Control:controller|state[0] ; 10.465 ; 10.314 ; Rise       ; Control:controller|state[0] ;
; EastYellow  ; Control:controller|state[0] ; 9.702  ; 9.530  ; Rise       ; Control:controller|state[0] ;
; NorthGreen  ; Control:controller|state[0] ; 10.474 ; 10.325 ; Rise       ; Control:controller|state[0] ;
; NorthRed    ; Control:controller|state[0] ; 9.760  ; 9.551  ; Rise       ; Control:controller|state[0] ;
; NorthYellow ; Control:controller|state[0] ; 9.302  ; 9.113  ; Rise       ; Control:controller|state[0] ;
; EN1         ; counter_divider:div|q[5]    ; 8.126  ; 8.083  ; Rise       ; counter_divider:div|q[5]    ;
; EN2         ; counter_divider:div|q[5]    ; 8.943  ; 8.863  ; Rise       ; counter_divider:div|q[5]    ;
; EN3         ; counter_divider:div|q[5]    ; 9.667  ; 9.553  ; Rise       ; counter_divider:div|q[5]    ;
; EN4         ; counter_divider:div|q[5]    ; 8.817  ; 8.729  ; Rise       ; counter_divider:div|q[5]    ;
; HEX[*]      ; counter_divider:div|q[5]    ; 11.756 ; 11.694 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[0]     ; counter_divider:div|q[5]    ; 8.765  ; 8.756  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[1]     ; counter_divider:div|q[5]    ; 9.627  ; 9.570  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[2]     ; counter_divider:div|q[5]    ; 8.680  ; 8.666  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[3]     ; counter_divider:div|q[5]    ; 9.566  ; 9.356  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[4]     ; counter_divider:div|q[5]    ; 8.659  ; 8.641  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[5]     ; counter_divider:div|q[5]    ; 11.192 ; 11.034 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[6]     ; counter_divider:div|q[5]    ; 11.756 ; 11.694 ; Rise       ; counter_divider:div|q[5]    ;
+-------------+-----------------------------+--------+--------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-------------+-----------------------------+--------+--------+------------+-----------------------------+
; Data Port   ; Clock Port                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference             ;
+-------------+-----------------------------+--------+--------+------------+-----------------------------+
; EastGreen   ; Control:controller|state[0] ; 8.863  ; 8.671  ; Rise       ; Control:controller|state[0] ;
; EastRed     ; Control:controller|state[0] ; 10.132 ; 9.985  ; Rise       ; Control:controller|state[0] ;
; EastYellow  ; Control:controller|state[0] ; 9.401  ; 9.234  ; Rise       ; Control:controller|state[0] ;
; NorthGreen  ; Control:controller|state[0] ; 10.142 ; 9.997  ; Rise       ; Control:controller|state[0] ;
; NorthRed    ; Control:controller|state[0] ; 9.455  ; 9.253  ; Rise       ; Control:controller|state[0] ;
; NorthYellow ; Control:controller|state[0] ; 9.017  ; 8.834  ; Rise       ; Control:controller|state[0] ;
; EN1         ; counter_divider:div|q[5]    ; 7.878  ; 7.836  ; Rise       ; counter_divider:div|q[5]    ;
; EN2         ; counter_divider:div|q[5]    ; 8.663  ; 8.585  ; Rise       ; counter_divider:div|q[5]    ;
; EN3         ; counter_divider:div|q[5]    ; 9.357  ; 9.247  ; Rise       ; counter_divider:div|q[5]    ;
; EN4         ; counter_divider:div|q[5]    ; 8.541  ; 8.456  ; Rise       ; counter_divider:div|q[5]    ;
; HEX[*]      ; counter_divider:div|q[5]    ; 8.389  ; 8.371  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[0]     ; counter_divider:div|q[5]    ; 8.492  ; 8.481  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[1]     ; counter_divider:div|q[5]    ; 9.320  ; 9.264  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[2]     ; counter_divider:div|q[5]    ; 8.409  ; 8.395  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[3]     ; counter_divider:div|q[5]    ; 9.260  ; 9.058  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[4]     ; counter_divider:div|q[5]    ; 8.389  ; 8.371  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[5]     ; counter_divider:div|q[5]    ; 10.821 ; 10.668 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[6]     ; counter_divider:div|q[5]    ; 11.363 ; 11.303 ; Rise       ; counter_divider:div|q[5]    ;
+-------------+-----------------------------+--------+--------+------------+-----------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                        ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; counter_divider:div|q[5]         ; -2.524 ; -15.991       ;
; clock_divider_1hz:comb_3|clk_out ; -1.068 ; -8.195        ;
; CLOCK_50                         ; -1.014 ; -13.592       ;
; Control:controller|counter[1]    ; -0.432 ; -3.696        ;
; Control:controller|state[0]      ; 0.110  ; 0.000         ;
+----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                         ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; Control:controller|counter[1]    ; -3.284 ; -23.740       ;
; clock_divider_1hz:comb_3|clk_out ; -0.548 ; -3.079        ;
; Control:controller|state[0]      ; -0.476 ; -1.350        ;
; CLOCK_50                         ; -0.189 ; -0.273        ;
; counter_divider:div|q[5]         ; 0.252  ; 0.000         ;
+----------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary          ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; CLOCK_50                         ; -3.000 ; -35.873       ;
; counter_divider:div|q[5]         ; -1.000 ; -15.000       ;
; clock_divider_1hz:comb_3|clk_out ; -1.000 ; -9.000        ;
; Control:controller|counter[1]    ; -0.524 ; -16.604       ;
; Control:controller|state[0]      ; 0.430  ; 0.000         ;
+----------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'counter_divider:div|q[5]'                                                                                                          ;
+--------+-----------------------------------+-------------+----------------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node     ; Launch Clock                     ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------+----------------------------------+--------------------------+--------------+------------+------------+
; -2.524 ; seven_segment_decoder:ssd2|SSD[0] ; HEX[0]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; -2.223     ; 0.788      ;
; -2.339 ; seven_segment_decoder:ssd2|SSD[3] ; HEX[3]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; -2.333     ; 0.493      ;
; -2.326 ; seven_segment_decoder:ssd2|SSD[5] ; HEX[5]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; -2.222     ; 0.591      ;
; -2.300 ; seven_segment_decoder:ssd2|SSD[2] ; HEX[2]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; -2.330     ; 0.457      ;
; -2.283 ; seven_segment_decoder:ssd2|SSD[4] ; HEX[4]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; -2.334     ; 0.436      ;
; -2.149 ; seven_segment_decoder:ssd2|SSD[6] ; HEX[6]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; -2.329     ; 0.307      ;
; -2.070 ; seven_segment_decoder:ssd2|SSD[1] ; HEX[1]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; -2.331     ; 0.226      ;
; -1.930 ; seven_segment_decoder:ssd2|SSD[0] ; HEX[0]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; -2.129     ; 0.788      ;
; -1.745 ; seven_segment_decoder:ssd2|SSD[3] ; HEX[3]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; -2.239     ; 0.493      ;
; -1.732 ; seven_segment_decoder:ssd2|SSD[5] ; HEX[5]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; -2.128     ; 0.591      ;
; -1.706 ; seven_segment_decoder:ssd2|SSD[2] ; HEX[2]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; -2.236     ; 0.457      ;
; -1.689 ; seven_segment_decoder:ssd2|SSD[4] ; HEX[4]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; -2.240     ; 0.436      ;
; -1.555 ; seven_segment_decoder:ssd2|SSD[6] ; HEX[6]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; -2.235     ; 0.307      ;
; -1.476 ; seven_segment_decoder:ssd2|SSD[1] ; HEX[1]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; -2.237     ; 0.226      ;
; -0.850 ; Control:controller|counter[1]     ; HEX[3]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; 1.840      ; 3.282      ;
; -0.848 ; Control:controller|counter[1]     ; HEX[5]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; 1.840      ; 3.280      ;
; -0.841 ; Control:controller|counter[1]     ; HEX[2]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; 1.840      ; 3.273      ;
; -0.834 ; Control:controller|counter[1]     ; HEX[0]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; 1.840      ; 3.266      ;
; -0.831 ; Control:controller|counter[1]     ; HEX[4]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; 1.840      ; 3.263      ;
; -0.679 ; Control:controller|counter[3]     ; HEX[2]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 0.876      ; 2.542      ;
; -0.670 ; Control:controller|counter[2]     ; HEX[3]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 0.876      ; 2.533      ;
; -0.668 ; Control:controller|counter[2]     ; HEX[5]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 0.876      ; 2.531      ;
; -0.667 ; Control:controller|counter[3]     ; HEX[3]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 0.876      ; 2.530      ;
; -0.666 ; Control:controller|counter[3]     ; HEX[5]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 0.876      ; 2.529      ;
; -0.661 ; Control:controller|counter[2]     ; HEX[2]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 0.876      ; 2.524      ;
; -0.654 ; Control:controller|counter[2]     ; HEX[0]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 0.876      ; 2.517      ;
; -0.651 ; Control:controller|counter[2]     ; HEX[4]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 0.876      ; 2.514      ;
; -0.638 ; Control:controller|counter[3]     ; HEX[0]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 0.876      ; 2.501      ;
; -0.635 ; Control:controller|counter[3]     ; HEX[4]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 0.876      ; 2.498      ;
; -0.599 ; Control:controller|counter[4]     ; HEX[3]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 0.876      ; 2.462      ;
; -0.597 ; Control:controller|counter[4]     ; HEX[5]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 0.876      ; 2.460      ;
; -0.590 ; Control:controller|counter[4]     ; HEX[2]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 0.876      ; 2.453      ;
; -0.583 ; Control:controller|counter[4]     ; HEX[0]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 0.876      ; 2.446      ;
; -0.580 ; Control:controller|counter[4]     ; HEX[4]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 0.876      ; 2.443      ;
; -0.120 ; Control:controller|counter[1]     ; HEX[2]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; 1.840      ; 3.052      ;
; -0.117 ; Control:controller|counter[2]     ; HEX[6]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 0.876      ; 1.980      ;
; -0.108 ; Control:controller|counter[1]     ; HEX[3]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; 1.840      ; 3.040      ;
; -0.107 ; Control:controller|counter[1]     ; HEX[5]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; 1.840      ; 3.039      ;
; -0.079 ; Control:controller|counter[1]     ; HEX[0]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; 1.840      ; 3.011      ;
; -0.076 ; Control:controller|counter[1]     ; HEX[4]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; 1.840      ; 3.008      ;
; -0.046 ; Control:controller|counter[4]     ; HEX[6]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 0.876      ; 1.909      ;
; -0.042 ; Control:controller|counter[3]     ; HEX[6]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 0.876      ; 1.905      ;
; 0.029  ; count.01                          ; HEX[3]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.040     ; 0.918      ;
; 0.030  ; count.01                          ; HEX[5]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.040     ; 0.917      ;
; 0.087  ; count.01                          ; HEX[0]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.040     ; 0.860      ;
; 0.093  ; count.01                          ; HEX[2]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.040     ; 0.854      ;
; 0.099  ; count.01                          ; HEX[4]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.040     ; 0.848      ;
; 0.110  ; count.01                          ; HEX[6]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.040     ; 0.837      ;
; 0.120  ; count.11                          ; HEX[3]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.040     ; 0.827      ;
; 0.121  ; count.11                          ; HEX[5]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.040     ; 0.826      ;
; 0.167  ; count.10                          ; HEX[1]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.039     ; 0.781      ;
; 0.192  ; count.10                          ; HEX[0]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.040     ; 0.755      ;
; 0.208  ; count.10                          ; HEX[2]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.040     ; 0.739      ;
; 0.222  ; count.11                          ; HEX[0]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.040     ; 0.725      ;
; 0.227  ; count.11                          ; HEX[1]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.039     ; 0.721      ;
; 0.230  ; count.10                          ; HEX[4]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.040     ; 0.717      ;
; 0.240  ; count.10                          ; HEX[6]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.040     ; 0.707      ;
; 0.242  ; count.10                          ; HEX[3]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.040     ; 0.705      ;
; 0.244  ; count.10                          ; HEX[5]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.040     ; 0.703      ;
; 0.287  ; count.10                          ; count.11    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.040     ; 0.660      ;
; 0.300  ; count.11                          ; HEX[4]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.040     ; 0.647      ;
; 0.317  ; count.11                          ; HEX[6]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.040     ; 0.630      ;
; 0.347  ; count.01                          ; HEX[1]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.039     ; 0.601      ;
; 0.390  ; count.11                          ; HEX[2]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.040     ; 0.557      ;
; 0.401  ; count.11                          ; EN1~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.040     ; 0.546      ;
; 0.458  ; count.11                          ; count.00    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.040     ; 0.489      ;
; 0.465  ; count.01                          ; EN3~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.040     ; 0.482      ;
; 0.467  ; count.01                          ; count.10    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.040     ; 0.480      ;
; 0.480  ; count.10                          ; EN2~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; 0.156      ; 0.663      ;
; 0.518  ; count.00                          ; count.01    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.040     ; 0.429      ;
; 0.521  ; count.00                          ; EN4~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.040     ; 0.426      ;
+--------+-----------------------------------+-------------+----------------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_divider_1hz:comb_3|clk_out'                                                                                                                             ;
+--------+------------------------------------+-------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                       ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -1.068 ; Control:controller|counter[0]      ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -1.036     ; 1.019      ;
; -1.065 ; Control:controller|counter[0]      ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -1.036     ; 1.016      ;
; -1.063 ; Control:controller|counter[0]      ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -1.163     ; 0.887      ;
; -1.062 ; Control:controller|counter[0]      ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -1.036     ; 1.013      ;
; -0.972 ; Control:controller|counter[0]      ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -1.163     ; 0.796      ;
; -0.960 ; Control:controller|counter[0]      ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.040     ; 1.907      ;
; -0.958 ; Control:controller|counter[0]      ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.040     ; 1.905      ;
; -0.958 ; Control:controller|counter[0]      ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.040     ; 1.905      ;
; -0.912 ; Control:controller|turn            ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -1.157     ; 0.742      ;
; -0.871 ; Control:controller|turn            ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -1.157     ; 0.701      ;
; -0.740 ; Control:controller|counter_next[4] ; Control:controller|counter[4] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -1.347     ; 0.380      ;
; -0.717 ; Control:controller|counter_next[2] ; Control:controller|counter[2] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -1.401     ; 0.303      ;
; -0.712 ; Control:controller|counter_next[3] ; Control:controller|counter[3] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -1.400     ; 0.299      ;
; -0.395 ; Control:controller|counter[3]      ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.176     ; 1.206      ;
; -0.370 ; Control:controller|counter[3]      ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.025     ; 1.332      ;
; -0.369 ; Control:controller|counter[3]      ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.025     ; 1.331      ;
; -0.368 ; Control:controller|counter[3]      ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.025     ; 1.330      ;
; -0.310 ; Control:controller|counter[4]      ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.025     ; 1.272      ;
; -0.307 ; Control:controller|counter[4]      ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.025     ; 1.269      ;
; -0.304 ; Control:controller|counter[4]      ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.025     ; 1.266      ;
; -0.298 ; Control:controller|counter[2]      ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.176     ; 1.109      ;
; -0.298 ; Control:controller|state[1]        ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 0.084      ; 1.369      ;
; -0.295 ; Control:controller|state[1]        ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 0.084      ; 1.366      ;
; -0.294 ; Control:controller|state[1]        ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.032      ; 2.313      ;
; -0.294 ; Control:controller|state[1]        ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.032      ; 2.313      ;
; -0.292 ; Control:controller|counter[3]      ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 0.899      ; 2.178      ;
; -0.292 ; Control:controller|state[1]        ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 0.084      ; 1.363      ;
; -0.290 ; Control:controller|counter[3]      ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 0.899      ; 2.176      ;
; -0.290 ; Control:controller|counter[3]      ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 0.899      ; 2.176      ;
; -0.287 ; Control:controller|state[2]        ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 0.084      ; 1.358      ;
; -0.284 ; Control:controller|state[2]        ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 0.084      ; 1.355      ;
; -0.281 ; Control:controller|state[2]        ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 0.084      ; 1.352      ;
; -0.280 ; Control:controller|state[2]        ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.032      ; 2.299      ;
; -0.280 ; Control:controller|state[2]        ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.032      ; 2.299      ;
; -0.279 ; Control:controller|counter[2]      ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.025     ; 1.241      ;
; -0.276 ; Control:controller|counter[2]      ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.025     ; 1.238      ;
; -0.274 ; Control:controller|counter[4]      ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.176     ; 1.085      ;
; -0.273 ; Control:controller|counter[2]      ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.025     ; 1.235      ;
; -0.272 ; Control:controller|counter[4]      ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 0.899      ; 2.158      ;
; -0.272 ; Control:controller|counter[4]      ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 0.899      ; 2.158      ;
; -0.272 ; Control:controller|counter[3]      ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.176     ; 1.083      ;
; -0.253 ; Control:controller|counter[4]      ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 0.899      ; 2.139      ;
; -0.243 ; Control:controller|counter[2]      ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 0.899      ; 2.129      ;
; -0.241 ; Control:controller|counter[2]      ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 0.899      ; 2.127      ;
; -0.241 ; Control:controller|counter[2]      ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 0.899      ; 2.127      ;
; -0.219 ; Control:controller|counter[2]      ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.176     ; 1.030      ;
; -0.141 ; Control:controller|counter[4]      ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.176     ; 0.952      ;
; -0.093 ; Control:controller|state[2]        ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.032      ; 2.112      ;
; -0.089 ; Control:controller|state[2]        ; Control:controller|turn       ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.026      ; 2.102      ;
; -0.031 ; Control:controller|turn            ; Control:controller|turn       ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.040     ; 0.978      ;
; -0.012 ; Control:controller|state[2]        ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.022     ; 0.977      ;
; -0.010 ; Control:controller|state[1]        ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.024     ; 0.973      ;
; 0.018  ; Control:controller|state[0]        ; Control:controller|state[1]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 0.788      ; 1.362      ;
; 0.056  ; Control:controller|state[1]        ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.024     ; 0.907      ;
; 0.102  ; Control:controller|state[0]        ; Control:controller|turn       ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 1.857      ; 2.347      ;
; 0.142  ; Control:controller|state[0]        ; Control:controller|state[0]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 1.863      ; 2.313      ;
; 0.173  ; Control:controller|state[1]        ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.032      ; 1.846      ;
; 0.193  ; Control:controller|counter_next[1] ; Control:controller|counter[1] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.398     ; 0.396      ;
; 0.215  ; Control:controller|state[1]        ; Control:controller|turn       ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.026      ; 1.798      ;
; 0.242  ; Control:controller|state[0]        ; Control:controller|state[2]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 0.788      ; 1.138      ;
; 0.275  ; Control:controller|state[0]        ; Control:controller|counter[3] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 0.915      ; 1.232      ;
; 0.275  ; Control:controller|state[0]        ; Control:controller|counter[4] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 0.915      ; 1.232      ;
; 0.275  ; Control:controller|state[0]        ; Control:controller|counter[2] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 0.915      ; 1.232      ;
; 0.289  ; Control:controller|counter_next[0] ; Control:controller|counter[0] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.399     ; 0.299      ;
; 0.292  ; Control:controller|state[0]        ; Control:controller|counter[1] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 1.863      ; 2.163      ;
; 0.292  ; Control:controller|state[0]        ; Control:controller|counter[0] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 1.863      ; 2.163      ;
; 0.365  ; Control:controller|counter[1]      ; Control:controller|state[2]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 0.788      ; 1.015      ;
; 0.366  ; Control:controller|counter[1]      ; Control:controller|counter[2] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 0.915      ; 1.141      ;
; 0.367  ; Control:controller|counter[1]      ; Control:controller|counter[4] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 0.915      ; 1.140      ;
; 0.368  ; Control:controller|counter[1]      ; Control:controller|counter[3] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 0.915      ; 1.139      ;
; 0.381  ; Control:controller|state[2]        ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.024     ; 0.582      ;
; 0.517  ; Control:controller|counter[1]      ; Control:controller|counter[1] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 1.863      ; 1.938      ;
; 0.517  ; Control:controller|counter[1]      ; Control:controller|counter[0] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 1.863      ; 1.938      ;
; 0.525  ; Control:controller|counter[1]      ; Control:controller|state[0]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 1.863      ; 1.930      ;
; 0.526  ; Control:controller|counter[1]      ; Control:controller|state[1]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 0.788      ; 0.854      ;
; 0.626  ; Control:controller|state[0]        ; Control:controller|state[1]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 0.788      ; 1.254      ;
; 0.701  ; Control:controller|state[0]        ; Control:controller|counter[1] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.863      ; 2.254      ;
; 0.701  ; Control:controller|state[0]        ; Control:controller|counter[0] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.863      ; 2.254      ;
; 0.808  ; Control:controller|state[0]        ; Control:controller|turn       ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.857      ; 2.141      ;
; 0.835  ; Control:controller|state[0]        ; Control:controller|state[2]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 0.788      ; 1.045      ;
; 0.840  ; Control:controller|state[0]        ; Control:controller|state[0]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.863      ; 2.115      ;
; 0.848  ; Control:controller|state[0]        ; Control:controller|counter[2] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 0.915      ; 1.159      ;
; 0.850  ; Control:controller|state[0]        ; Control:controller|counter[3] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 0.915      ; 1.157      ;
; 0.850  ; Control:controller|state[0]        ; Control:controller|counter[4] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 0.915      ; 1.157      ;
; 0.866  ; Control:controller|counter[1]      ; Control:controller|counter[2] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 0.915      ; 1.141      ;
; 0.869  ; Control:controller|counter[1]      ; Control:controller|counter[4] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 0.915      ; 1.138      ;
; 0.871  ; Control:controller|counter[1]      ; Control:controller|state[2]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 0.788      ; 1.009      ;
; 0.872  ; Control:controller|counter[1]      ; Control:controller|counter[3] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 0.915      ; 1.135      ;
; 0.926  ; Control:controller|counter[1]      ; Control:controller|state[0]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.863      ; 2.029      ;
; 0.928  ; Control:controller|counter[1]      ; Control:controller|counter[1] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.863      ; 2.027      ;
; 0.928  ; Control:controller|counter[1]      ; Control:controller|counter[0] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.863      ; 2.027      ;
; 1.073  ; Control:controller|counter[1]      ; Control:controller|state[1]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 0.788      ; 0.807      ;
+--------+------------------------------------+-------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                     ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.014 ; counter_divider:div|q[1]             ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.956      ;
; -1.008 ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.950      ;
; -1.001 ; clock_divider_1hz:comb_3|counter[9]  ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.943      ;
; -0.958 ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.900      ;
; -0.947 ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.889      ;
; -0.939 ; clock_divider_1hz:comb_3|counter[11] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.881      ;
; -0.930 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.872      ;
; -0.907 ; counter_divider:div|q[0]             ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.849      ;
; -0.901 ; clock_divider_1hz:comb_3|counter[13] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.848      ;
; -0.900 ; clock_divider_1hz:comb_3|counter[18] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.847      ;
; -0.887 ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.833      ;
; -0.887 ; clock_divider_1hz:comb_3|counter[12] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.829      ;
; -0.885 ; counter_divider:div|q[0]             ; clock_divider_1hz:comb_3|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.831      ;
; -0.855 ; counter_divider:div|q[1]             ; clock_divider_1hz:comb_3|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.801      ;
; -0.853 ; clock_divider_1hz:comb_3|counter[17] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.800      ;
; -0.850 ; clock_divider_1hz:comb_3|counter[25] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.797      ;
; -0.847 ; clock_divider_1hz:comb_3|counter[15] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.794      ;
; -0.842 ; clock_divider_1hz:comb_3|counter[9]  ; clock_divider_1hz:comb_3|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.788      ;
; -0.824 ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.770      ;
; -0.824 ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.770      ;
; -0.823 ; clock_divider_1hz:comb_3|counter[19] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.769      ;
; -0.816 ; clock_divider_1hz:comb_3|counter[7]  ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.758      ;
; -0.813 ; counter_divider:div|q[0]             ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.755      ;
; -0.812 ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.754      ;
; -0.812 ; clock_divider_1hz:comb_3|counter[16] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.758      ;
; -0.804 ; clock_divider_1hz:comb_3|counter[5]  ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.746      ;
; -0.804 ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.750      ;
; -0.790 ; clock_divider_1hz:comb_3|counter[21] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.737      ;
; -0.788 ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.734      ;
; -0.780 ; clock_divider_1hz:comb_3|counter[13] ; clock_divider_1hz:comb_3|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.731      ;
; -0.780 ; clock_divider_1hz:comb_3|counter[11] ; clock_divider_1hz:comb_3|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.726      ;
; -0.771 ; counter_divider:div|q[1]             ; clock_divider_1hz:comb_3|counter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.717      ;
; -0.771 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.717      ;
; -0.769 ; counter_divider:div|q[1]             ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.715      ;
; -0.769 ; counter_divider:div|q[1]             ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.715      ;
; -0.769 ; counter_divider:div|q[1]             ; clock_divider_1hz:comb_3|counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.715      ;
; -0.762 ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.708      ;
; -0.760 ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.706      ;
; -0.760 ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.706      ;
; -0.760 ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.706      ;
; -0.758 ; clock_divider_1hz:comb_3|counter[9]  ; clock_divider_1hz:comb_3|counter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.704      ;
; -0.757 ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.704      ;
; -0.756 ; clock_divider_1hz:comb_3|counter[9]  ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.702      ;
; -0.756 ; clock_divider_1hz:comb_3|counter[9]  ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.702      ;
; -0.756 ; clock_divider_1hz:comb_3|counter[9]  ; clock_divider_1hz:comb_3|counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.702      ;
; -0.755 ; counter_divider:div|q[0]             ; clock_divider_1hz:comb_3|counter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.697      ;
; -0.752 ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.694      ;
; -0.749 ; clock_divider_1hz:comb_3|counter[23] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.696      ;
; -0.748 ; clock_divider_1hz:comb_3|counter[14] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.694      ;
; -0.745 ; counter_divider:div|q[0]             ; clock_divider_1hz:comb_3|counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.687      ;
; -0.741 ; counter_divider:div|q[1]             ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.683      ;
; -0.741 ; clock_divider_1hz:comb_3|counter[18] ; clock_divider_1hz:comb_3|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.692      ;
; -0.732 ; clock_divider_1hz:comb_3|counter[6]  ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.674      ;
; -0.729 ; clock_divider_1hz:comb_3|counter[25] ; clock_divider_1hz:comb_3|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.680      ;
; -0.728 ; clock_divider_1hz:comb_3|counter[12] ; clock_divider_1hz:comb_3|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.674      ;
; -0.723 ; counter_divider:div|q[0]             ; clock_divider_1hz:comb_3|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.665      ;
; -0.717 ; clock_divider_1hz:comb_3|counter[15] ; clock_divider_1hz:comb_3|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.668      ;
; -0.715 ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|counter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.661      ;
; -0.713 ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.659      ;
; -0.713 ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.659      ;
; -0.713 ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.659      ;
; -0.704 ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.650      ;
; -0.702 ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.648      ;
; -0.702 ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.648      ;
; -0.702 ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.648      ;
; -0.700 ; counter_divider:div|q[1]             ; clock_divider_1hz:comb_3|counter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.642      ;
; -0.696 ; clock_divider_1hz:comb_3|counter[11] ; clock_divider_1hz:comb_3|counter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.642      ;
; -0.694 ; clock_divider_1hz:comb_3|counter[11] ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.640      ;
; -0.694 ; clock_divider_1hz:comb_3|counter[11] ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.640      ;
; -0.694 ; clock_divider_1hz:comb_3|counter[11] ; clock_divider_1hz:comb_3|counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.640      ;
; -0.694 ; clock_divider_1hz:comb_3|counter[17] ; clock_divider_1hz:comb_3|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.645      ;
; -0.694 ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|counter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.636      ;
; -0.692 ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.634      ;
; -0.691 ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.633      ;
; -0.687 ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.629      ;
; -0.687 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.633      ;
; -0.687 ; clock_divider_1hz:comb_3|counter[9]  ; clock_divider_1hz:comb_3|counter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.629      ;
; -0.685 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.631      ;
; -0.685 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.631      ;
; -0.685 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.631      ;
; -0.684 ; counter_divider:div|q[1]             ; clock_divider_1hz:comb_3|counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.626      ;
; -0.684 ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.626      ;
; -0.684 ; counter_divider:div|q[1]             ; clock_divider_1hz:comb_3|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.626      ;
; -0.683 ; counter_divider:div|q[1]             ; clock_divider_1hz:comb_3|counter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.625      ;
; -0.675 ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.617      ;
; -0.675 ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.617      ;
; -0.674 ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.616      ;
; -0.673 ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.615      ;
; -0.673 ; counter_divider:div|q[1]             ; clock_divider_1hz:comb_3|counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.615      ;
; -0.672 ; clock_divider_1hz:comb_3|counter[9]  ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.614      ;
; -0.671 ; clock_divider_1hz:comb_3|counter[9]  ; clock_divider_1hz:comb_3|counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.613      ;
; -0.671 ; clock_divider_1hz:comb_3|counter[9]  ; clock_divider_1hz:comb_3|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.613      ;
; -0.670 ; clock_divider_1hz:comb_3|counter[9]  ; clock_divider_1hz:comb_3|counter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.612      ;
; -0.669 ; counter_divider:div|q[0]             ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.611      ;
; -0.665 ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.615      ;
; -0.664 ; counter_divider:div|q[0]             ; clock_divider_1hz:comb_3|counter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.610      ;
; -0.664 ; clock_divider_1hz:comb_3|counter[19] ; clock_divider_1hz:comb_3|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.614      ;
; -0.662 ; counter_divider:div|q[0]             ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.608      ;
; -0.662 ; counter_divider:div|q[0]             ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.608      ;
; -0.662 ; counter_divider:div|q[0]             ; clock_divider_1hz:comb_3|counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.608      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Control:controller|counter[1]'                                                                                                                             ;
+--------+-------------------------------+------------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                            ; Launch Clock                     ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+------------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; -0.432 ; Control:controller|counter[0] ; Control:controller|counter_next[0] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 0.220      ; 1.310      ;
; -0.431 ; Control:controller|counter[4] ; Control:controller|counter_next[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 1.207      ; 2.182      ;
; -0.398 ; Control:controller|counter[3] ; Control:controller|counter_next[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 1.207      ; 2.149      ;
; -0.369 ; Control:controller|counter[0] ; Control:controller|counter_next[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 0.220      ; 1.133      ;
; -0.345 ; Control:controller|counter[0] ; Control:controller|counter_next[1] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 0.219      ; 1.155      ;
; -0.342 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[4]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 1.094      ; 1.934      ;
; -0.339 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[3]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 1.094      ; 1.931      ;
; -0.328 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[1]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 1.093      ; 1.923      ;
; -0.313 ; Control:controller|counter[2] ; Control:controller|counter_next[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 1.207      ; 2.064      ;
; -0.310 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[2]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 1.091      ; 1.899      ;
; -0.298 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[5]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 0.987      ; 1.843      ;
; -0.297 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[0]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 0.988      ; 1.845      ;
; -0.219 ; Control:controller|counter[0] ; Control:controller|counter_next[3] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 0.270      ; 1.004      ;
; -0.198 ; Control:controller|counter[0] ; Control:controller|counter_next[2] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 0.271      ; 0.985      ;
; -0.195 ; Control:controller|counter[2] ; Control:controller|counter_next[3] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 1.257      ; 1.967      ;
; -0.157 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[6]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 1.090      ; 1.745      ;
; -0.129 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[4]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 1.807      ; 1.934      ;
; -0.126 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[3]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 1.807      ; 1.931      ;
; -0.118 ; Control:controller|counter[1] ; Control:controller|counter_next[1] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 2.170      ; 2.484      ;
; -0.115 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[1]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 1.806      ; 1.923      ;
; -0.112 ; Control:controller|counter[3] ; Control:controller|counter_next[3] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 1.257      ; 1.884      ;
; -0.109 ; Control:controller|counter[1] ; Control:controller|counter_next[4] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 2.171      ; 2.429      ;
; -0.097 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[2]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 1.804      ; 1.899      ;
; -0.085 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[5]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 1.700      ; 1.843      ;
; -0.084 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[0]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 1.701      ; 1.845      ;
; -0.070 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[0]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 1.975      ; 2.605      ;
; -0.060 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[5]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 1.974      ; 2.592      ;
; -0.047 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[0]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 1.975      ; 2.582      ;
; -0.037 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[5]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 1.974      ; 2.569      ;
; -0.019 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[6]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 2.077      ; 2.594      ;
; -0.002 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[0]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 1.975      ; 2.537      ;
; 0.008  ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[5]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 1.974      ; 2.524      ;
; 0.009  ; Control:controller|counter[1] ; Control:controller|counter_next[3] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 2.221      ; 2.332      ;
; 0.018  ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[6]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 2.077      ; 2.557      ;
; 0.041  ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[4]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 2.081      ; 2.538      ;
; 0.044  ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[3]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 2.081      ; 2.535      ;
; 0.044  ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[1]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 2.080      ; 2.538      ;
; 0.056  ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[6]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 1.803      ; 1.745      ;
; 0.062  ; Control:controller|counter[1] ; Control:controller|counter_next[2] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 2.222      ; 2.281      ;
; 0.064  ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[4]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 2.081      ; 2.515      ;
; 0.067  ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[3]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 2.081      ; 2.512      ;
; 0.067  ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[1]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 2.080      ; 2.515      ;
; 0.069  ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[2]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 2.078      ; 2.507      ;
; 0.071  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[6]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 3.041      ; 3.073      ;
; 0.086  ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[6]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 2.077      ; 2.489      ;
; 0.092  ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[2]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 2.078      ; 2.484      ;
; 0.097  ; Control:controller|counter[2] ; Control:controller|counter_next[2] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 1.258      ; 1.677      ;
; 0.109  ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[4]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 2.081      ; 2.470      ;
; 0.112  ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[3]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 2.081      ; 2.467      ;
; 0.112  ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[1]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 2.080      ; 2.470      ;
; 0.137  ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[2]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 2.078      ; 2.439      ;
; 0.143  ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[0]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 2.688      ; 2.605      ;
; 0.153  ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[5]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 2.687      ; 2.592      ;
; 0.166  ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[0]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 2.688      ; 2.582      ;
; 0.176  ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[5]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 2.687      ; 2.569      ;
; 0.194  ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[6]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 2.790      ; 2.594      ;
; 0.211  ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[0]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 2.688      ; 2.537      ;
; 0.221  ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[5]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 2.687      ; 2.524      ;
; 0.231  ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[6]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 2.790      ; 2.557      ;
; 0.254  ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[4]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 2.794      ; 2.538      ;
; 0.257  ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[3]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 2.794      ; 2.535      ;
; 0.257  ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[1]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 2.793      ; 2.538      ;
; 0.277  ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[4]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 2.794      ; 2.515      ;
; 0.280  ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[3]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 2.794      ; 2.512      ;
; 0.280  ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[1]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 2.793      ; 2.515      ;
; 0.282  ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[2]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 2.791      ; 2.507      ;
; 0.299  ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[6]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 2.790      ; 2.489      ;
; 0.305  ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[2]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 2.791      ; 2.484      ;
; 0.322  ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[4]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 2.794      ; 2.470      ;
; 0.325  ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[3]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 2.794      ; 2.467      ;
; 0.325  ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[1]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 2.793      ; 2.470      ;
; 0.350  ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[2]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 2.791      ; 2.439      ;
; 0.549  ; Control:controller|counter[1] ; Control:controller|counter_next[4] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 2.171      ; 2.271      ;
; 0.649  ; Control:controller|counter[1] ; Control:controller|counter_next[1] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 2.170      ; 2.217      ;
; 0.720  ; Control:controller|counter[1] ; Control:controller|counter_next[2] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 2.222      ; 2.123      ;
; 0.727  ; Control:controller|counter[1] ; Control:controller|counter_next[3] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 2.221      ; 2.114      ;
; 0.824  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[6]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 3.041      ; 2.820      ;
; 0.944  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[0]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 2.939      ; 2.160      ;
; 0.954  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[5]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 2.938      ; 2.147      ;
; 1.037  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[6]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 3.754      ; 2.820      ;
; 1.055  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[4]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 3.045      ; 2.093      ;
; 1.058  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[1]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 3.044      ; 2.093      ;
; 1.058  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[3]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 3.045      ; 2.090      ;
; 1.083  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[2]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 3.042      ; 2.062      ;
; 1.284  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[6]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 3.754      ; 3.073      ;
; 1.467  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[0]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 2.939      ; 2.137      ;
; 1.477  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[5]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 2.938      ; 2.124      ;
; 1.578  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[4]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 3.045      ; 2.070      ;
; 1.581  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[1]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 3.044      ; 2.070      ;
; 1.581  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[3]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 3.045      ; 2.067      ;
; 1.606  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[2]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 3.042      ; 2.039      ;
; 1.680  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[0]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 3.652      ; 2.137      ;
; 1.690  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[5]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 3.651      ; 2.124      ;
; 1.791  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[4]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 3.758      ; 2.070      ;
; 1.794  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[1]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 3.757      ; 2.070      ;
; 1.794  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[3]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 3.758      ; 2.067      ;
; 1.819  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[2]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 3.755      ; 2.039      ;
; 2.157  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[0]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 3.652      ; 2.160      ;
; 2.167  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[5]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 3.651      ; 2.147      ;
; 2.268  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[4]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 3.758      ; 2.093      ;
+--------+-------------------------------+------------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Control:controller|state[0]'                                                                                                                      ;
+-------+-----------------------------+--------------------------------+----------------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                        ; Launch Clock                     ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+--------------------------------+----------------------------------+-----------------------------+--------------+------------+------------+
; 0.110 ; Control:controller|state[0] ; Control:controller|NorthRed    ; Control:controller|state[0]      ; Control:controller|state[0] ; 0.500        ; 2.303      ; 2.452      ;
; 0.144 ; Control:controller|state[0] ; Control:controller|NorthYellow ; Control:controller|state[0]      ; Control:controller|state[0] ; 0.500        ; 2.298      ; 2.413      ;
; 0.204 ; Control:controller|state[0] ; Control:controller|NorthGreen  ; Control:controller|state[0]      ; Control:controller|state[0] ; 0.500        ; 2.303      ; 2.357      ;
; 0.582 ; Control:controller|state[1] ; Control:controller|NorthRed    ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 1.000        ; 1.472      ; 1.544      ;
; 0.604 ; Control:controller|state[1] ; Control:controller|NorthYellow ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 1.000        ; 1.467      ; 1.517      ;
; 0.636 ; Control:controller|state[2] ; Control:controller|NorthYellow ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 1.000        ; 1.467      ; 1.485      ;
; 0.663 ; Control:controller|state[1] ; Control:controller|NorthGreen  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 1.000        ; 1.472      ; 1.462      ;
; 0.681 ; Control:controller|state[2] ; Control:controller|NorthGreen  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 1.000        ; 1.472      ; 1.444      ;
; 0.871 ; Control:controller|state[0] ; Control:controller|NorthYellow ; Control:controller|state[0]      ; Control:controller|state[0] ; 1.000        ; 2.298      ; 2.186      ;
; 0.874 ; Control:controller|state[0] ; Control:controller|NorthGreen  ; Control:controller|state[0]      ; Control:controller|state[0] ; 1.000        ; 2.303      ; 2.187      ;
; 0.912 ; Control:controller|state[0] ; Control:controller|NorthRed    ; Control:controller|state[0]      ; Control:controller|state[0] ; 1.000        ; 2.303      ; 2.150      ;
+-------+-----------------------------+--------------------------------+----------------------------------+-----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Control:controller|counter[1]'                                                                                                                              ;
+--------+-------------------------------+------------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                            ; Launch Clock                     ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+------------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; -3.284 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[2]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 4.170      ; 0.991      ;
; -3.272 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[2]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 4.076      ; 0.909      ;
; -3.271 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[4]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 4.174      ; 1.008      ;
; -3.270 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[3]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 4.173      ; 1.008      ;
; -3.269 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[1]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 4.172      ; 1.008      ;
; -3.256 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[1]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 4.078      ; 0.927      ;
; -3.256 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[3]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 4.079      ; 0.928      ;
; -3.248 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[4]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 4.080      ; 0.937      ;
; -3.137 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[0]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 4.063      ; 1.031      ;
; -3.111 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[5]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 3.968      ; 0.962      ;
; -3.106 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[5]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 4.062      ; 1.061      ;
; -3.089 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[0]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 3.969      ; 0.985      ;
; -2.886 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[2]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 4.170      ; 0.909      ;
; -2.870 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[1]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 4.172      ; 0.927      ;
; -2.870 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[3]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 4.173      ; 0.928      ;
; -2.862 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[4]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 4.174      ; 0.937      ;
; -2.725 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[5]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 4.062      ; 0.962      ;
; -2.710 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[2]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 4.076      ; 0.991      ;
; -2.703 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[0]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 4.063      ; 0.985      ;
; -2.697 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[4]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 4.080      ; 1.008      ;
; -2.696 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[3]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 4.079      ; 1.008      ;
; -2.695 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[1]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 4.078      ; 1.008      ;
; -2.661 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[6]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 4.075      ; 1.519      ;
; -2.621 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[6]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 4.169      ; 1.653      ;
; -2.563 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[0]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 3.969      ; 1.031      ;
; -2.532 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[5]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 3.968      ; 1.061      ;
; -2.275 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[6]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 4.169      ; 1.519      ;
; -2.058 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[3]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 3.164      ; 1.126      ;
; -2.058 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[4]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 3.165      ; 1.127      ;
; -2.056 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[1]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 3.163      ; 1.127      ;
; -2.051 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[2]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 3.161      ; 1.130      ;
; -2.047 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[6]  ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 4.075      ; 1.653      ;
; -1.945 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[6]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 3.160      ; 1.235      ;
; -1.908 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[0]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 3.054      ; 1.166      ;
; -1.907 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[5]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 3.053      ; 1.166      ;
; -1.888 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[0]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 3.054      ; 1.186      ;
; -1.882 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[5]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 3.053      ; 1.191      ;
; -1.806 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[6]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 3.160      ; 1.374      ;
; -1.731 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[2]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 3.161      ; 1.450      ;
; -1.715 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[3]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 3.164      ; 1.469      ;
; -1.715 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[1]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 3.163      ; 1.468      ;
; -1.707 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[4]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 3.165      ; 1.478      ;
; -1.703 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[6]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 3.160      ; 1.477      ;
; -1.697 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[2]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 3.161      ; 1.484      ;
; -1.681 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[3]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 3.164      ; 1.503      ;
; -1.681 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[1]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 3.163      ; 1.502      ;
; -1.673 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[4]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 3.165      ; 1.512      ;
; -1.652 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[3]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 3.258      ; 1.126      ;
; -1.652 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[4]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 3.259      ; 1.127      ;
; -1.650 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[1]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 3.257      ; 1.127      ;
; -1.645 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[2]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 3.255      ; 1.130      ;
; -1.539 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[6]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 3.254      ; 1.235      ;
; -1.536 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[5]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 3.053      ; 1.537      ;
; -1.529 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[0]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 3.054      ; 1.545      ;
; -1.502 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[0]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 3.148      ; 1.166      ;
; -1.501 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[5]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 3.147      ; 1.166      ;
; -1.482 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[0]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 3.148      ; 1.186      ;
; -1.476 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[5]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 3.147      ; 1.191      ;
; -1.400 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[6]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 3.254      ; 1.374      ;
; -1.325 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[2]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 3.255      ; 1.450      ;
; -1.309 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[3]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 3.258      ; 1.469      ;
; -1.309 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[1]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 3.257      ; 1.468      ;
; -1.301 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[4]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 3.259      ; 1.478      ;
; -1.297 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[6]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 3.254      ; 1.477      ;
; -1.291 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[2]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 3.255      ; 1.484      ;
; -1.275 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[3]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 3.258      ; 1.503      ;
; -1.275 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[1]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 3.257      ; 1.502      ;
; -1.267 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[4]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 3.259      ; 1.512      ;
; -1.130 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[5]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 3.147      ; 1.537      ;
; -1.123 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[0]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 3.148      ; 1.545      ;
; -0.684 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[6]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 2.212      ; 1.548      ;
; -0.639 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[4]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 2.217      ; 1.598      ;
; -0.637 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[3]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 2.216      ; 1.599      ;
; -0.619 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[2]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 2.213      ; 1.614      ;
; -0.619 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[1]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 2.215      ; 1.616      ;
; -0.584 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[5]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 2.105      ; 1.541      ;
; -0.569 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[0]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 2.106      ; 1.557      ;
; -0.538 ; Control:controller|counter[1] ; Control:controller|counter_next[3] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 2.315      ; 1.882      ;
; -0.532 ; Control:controller|counter[1] ; Control:controller|counter_next[2] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 2.316      ; 1.889      ;
; -0.363 ; Control:controller|counter[1] ; Control:controller|counter_next[4] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 2.262      ; 2.004      ;
; -0.304 ; Control:controller|counter[1] ; Control:controller|counter_next[1] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 2.261      ; 2.062      ;
; -0.278 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[6]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 2.306      ; 1.548      ;
; -0.233 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[4]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 2.311      ; 1.598      ;
; -0.231 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[3]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 2.310      ; 1.599      ;
; -0.213 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[2]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 2.307      ; 1.614      ;
; -0.213 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[1]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 2.309      ; 1.616      ;
; -0.178 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[5]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 2.199      ; 1.541      ;
; -0.163 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[0]  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 2.200      ; 1.557      ;
; 0.007  ; Control:controller|counter[2] ; Control:controller|counter_next[2] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 1.401      ; 1.428      ;
; 0.147  ; Control:controller|counter[2] ; Control:controller|counter_next[3] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 1.400      ; 1.567      ;
; 0.165  ; Control:controller|counter[1] ; Control:controller|counter_next[2] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 2.316      ; 2.106      ;
; 0.180  ; Control:controller|counter[3] ; Control:controller|counter_next[3] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 1.400      ; 1.600      ;
; 0.219  ; Control:controller|counter[1] ; Control:controller|counter_next[3] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 2.315      ; 2.159      ;
; 0.319  ; Control:controller|counter[0] ; Control:controller|counter_next[3] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 0.452      ; 0.791      ;
; 0.322  ; Control:controller|counter[2] ; Control:controller|counter_next[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 1.347      ; 1.689      ;
; 0.325  ; Control:controller|counter[0] ; Control:controller|counter_next[2] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 0.453      ; 0.798      ;
; 0.334  ; Control:controller|counter[1] ; Control:controller|counter_next[4] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 2.262      ; 2.221      ;
; 0.430  ; Control:controller|counter[1] ; Control:controller|counter_next[1] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 2.261      ; 2.316      ;
; 0.450  ; Control:controller|counter[3] ; Control:controller|counter_next[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 1.347      ; 1.817      ;
; 0.478  ; Control:controller|counter[4] ; Control:controller|counter_next[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 1.347      ; 1.845      ;
+--------+-------------------------------+------------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_divider_1hz:comb_3|clk_out'                                                                                                                              ;
+--------+------------------------------------+-------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                       ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -0.548 ; Control:controller|state[0]        ; Control:controller|counter[1] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.951      ; 1.612      ;
; -0.548 ; Control:controller|state[0]        ; Control:controller|counter[0] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.951      ; 1.612      ;
; -0.502 ; Control:controller|counter[1]      ; Control:controller|counter[1] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.951      ; 1.658      ;
; -0.502 ; Control:controller|counter[1]      ; Control:controller|counter[0] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.951      ; 1.658      ;
; -0.498 ; Control:controller|counter[1]      ; Control:controller|state[0]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.951      ; 1.662      ;
; -0.328 ; Control:controller|state[0]        ; Control:controller|counter[3] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.964      ; 0.845      ;
; -0.327 ; Control:controller|state[0]        ; Control:controller|counter[4] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.964      ; 0.846      ;
; -0.326 ; Control:controller|state[0]        ; Control:controller|counter[2] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.964      ; 0.847      ;
; -0.282 ; Control:controller|counter[1]      ; Control:controller|counter[3] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.964      ; 0.891      ;
; -0.281 ; Control:controller|counter[1]      ; Control:controller|counter[4] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.964      ; 0.892      ;
; -0.280 ; Control:controller|counter[1]      ; Control:controller|counter[2] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.964      ; 0.893      ;
; -0.273 ; Control:controller|counter[1]      ; Control:controller|state[1]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.831      ; 0.767      ;
; -0.201 ; Control:controller|state[0]        ; Control:controller|state[0]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.951      ; 1.959      ;
; -0.138 ; Control:controller|state[0]        ; Control:controller|turn       ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.945      ; 2.016      ;
; -0.117 ; Control:controller|state[0]        ; Control:controller|state[1]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.831      ; 0.923      ;
; -0.093 ; Control:controller|state[0]        ; Control:controller|state[2]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.831      ; 0.947      ;
; -0.072 ; Control:controller|counter[1]      ; Control:controller|state[2]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.831      ; 0.968      ;
; 0.115  ; Control:controller|state[0]        ; Control:controller|counter[1] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 1.951      ; 1.775      ;
; 0.115  ; Control:controller|state[0]        ; Control:controller|counter[0] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 1.951      ; 1.775      ;
; 0.177  ; Control:controller|counter[1]      ; Control:controller|state[0]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 1.951      ; 1.837      ;
; 0.189  ; Control:controller|counter[1]      ; Control:controller|counter[1] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 1.951      ; 1.849      ;
; 0.189  ; Control:controller|counter[1]      ; Control:controller|counter[0] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 1.951      ; 1.849      ;
; 0.208  ; Control:controller|state[2]        ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.022      ; 0.314      ;
; 0.246  ; Control:controller|state[0]        ; Control:controller|counter[3] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 0.964      ; 0.919      ;
; 0.249  ; Control:controller|state[0]        ; Control:controller|counter[4] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 0.964      ; 0.922      ;
; 0.251  ; Control:controller|state[0]        ; Control:controller|counter[2] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 0.964      ; 0.924      ;
; 0.279  ; Control:controller|counter[1]      ; Control:controller|state[1]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 0.831      ; 0.819      ;
; 0.288  ; Control:controller|state[1]        ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.163      ; 1.535      ;
; 0.320  ; Control:controller|counter[1]      ; Control:controller|counter[3] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 0.964      ; 0.993      ;
; 0.323  ; Control:controller|counter[1]      ; Control:controller|counter[4] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 0.964      ; 0.996      ;
; 0.325  ; Control:controller|counter[1]      ; Control:controller|counter[2] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 0.964      ; 0.998      ;
; 0.357  ; Control:controller|state[2]        ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.024      ; 0.465      ;
; 0.362  ; Control:controller|counter_next[0] ; Control:controller|counter[0] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -0.220     ; 0.246      ;
; 0.395  ; Control:controller|state[1]        ; Control:controller|turn       ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.157      ; 1.636      ;
; 0.425  ; Control:controller|counter_next[1] ; Control:controller|counter[1] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -0.219     ; 0.310      ;
; 0.427  ; Control:controller|counter[1]      ; Control:controller|state[2]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 0.831      ; 0.967      ;
; 0.478  ; Control:controller|state[0]        ; Control:controller|state[2]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 0.831      ; 1.018      ;
; 0.509  ; Control:controller|state[0]        ; Control:controller|turn       ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 1.945      ; 2.163      ;
; 0.511  ; Control:controller|state[0]        ; Control:controller|state[1]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 0.831      ; 1.051      ;
; 0.520  ; Control:controller|state[0]        ; Control:controller|state[0]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 1.951      ; 2.180      ;
; 0.540  ; Control:controller|state[2]        ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.163      ; 1.787      ;
; 0.540  ; Control:controller|state[2]        ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.163      ; 1.787      ;
; 0.551  ; Control:controller|state[2]        ; Control:controller|turn       ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.157      ; 1.792      ;
; 0.580  ; Control:controller|state[1]        ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.024      ; 0.688      ;
; 0.608  ; Control:controller|state[2]        ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.163      ; 1.855      ;
; 0.655  ; Control:controller|state[1]        ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.024      ; 0.763      ;
; 0.672  ; Control:controller|counter[4]      ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.036      ; 1.792      ;
; 0.672  ; Control:controller|counter[4]      ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.036      ; 1.792      ;
; 0.672  ; Control:controller|counter[4]      ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.036      ; 1.792      ;
; 0.682  ; Control:controller|counter[2]      ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.036      ; 1.802      ;
; 0.682  ; Control:controller|counter[2]      ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.036      ; 1.802      ;
; 0.686  ; Control:controller|counter[2]      ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.036      ; 1.806      ;
; 0.687  ; Control:controller|state[1]        ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.163      ; 1.934      ;
; 0.687  ; Control:controller|state[1]        ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.163      ; 1.934      ;
; 0.723  ; Control:controller|counter[3]      ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.036      ; 1.843      ;
; 0.723  ; Control:controller|counter[3]      ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.036      ; 1.843      ;
; 0.727  ; Control:controller|turn            ; Control:controller|turn       ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.040      ; 0.851      ;
; 0.727  ; Control:controller|counter[3]      ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.036      ; 1.847      ;
; 0.760  ; Control:controller|state[2]        ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.176      ; 1.020      ;
; 0.761  ; Control:controller|state[2]        ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.176      ; 1.021      ;
; 0.762  ; Control:controller|state[2]        ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.176      ; 1.022      ;
; 0.883  ; Control:controller|state[1]        ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.176      ; 1.143      ;
; 0.883  ; Control:controller|state[1]        ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.176      ; 1.143      ;
; 0.883  ; Control:controller|state[1]        ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.176      ; 1.143      ;
; 0.886  ; Control:controller|counter[4]      ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -0.084     ; 0.886      ;
; 0.897  ; Control:controller|counter[4]      ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.025      ; 1.006      ;
; 0.900  ; Control:controller|counter[4]      ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.025      ; 1.009      ;
; 0.902  ; Control:controller|counter[4]      ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.025      ; 1.011      ;
; 0.911  ; Control:controller|counter[2]      ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -0.084     ; 0.911      ;
; 0.926  ; Control:controller|counter[2]      ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.025      ; 1.035      ;
; 0.927  ; Control:controller|counter[2]      ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.025      ; 1.036      ;
; 0.928  ; Control:controller|counter[2]      ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.025      ; 1.037      ;
; 0.952  ; Control:controller|counter[3]      ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -0.084     ; 0.952      ;
; 0.954  ; Control:controller|counter[4]      ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -0.084     ; 0.954      ;
; 0.967  ; Control:controller|counter[2]      ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -0.084     ; 0.967      ;
; 0.967  ; Control:controller|counter[3]      ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.025      ; 1.076      ;
; 0.968  ; Control:controller|counter[3]      ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.025      ; 1.077      ;
; 0.969  ; Control:controller|counter[3]      ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.025      ; 1.078      ;
; 1.111  ; Control:controller|counter[3]      ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -0.084     ; 1.111      ;
; 1.323  ; Control:controller|counter[0]      ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.040      ; 1.447      ;
; 1.323  ; Control:controller|counter[0]      ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.040      ; 1.447      ;
; 1.398  ; Control:controller|counter_next[3] ; Control:controller|counter[3] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -1.257     ; 0.245      ;
; 1.403  ; Control:controller|counter_next[2] ; Control:controller|counter[2] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -1.258     ; 0.249      ;
; 1.424  ; Control:controller|counter_next[4] ; Control:controller|counter[4] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -1.207     ; 0.321      ;
; 1.432  ; Control:controller|counter[0]      ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.040      ; 1.556      ;
; 1.471  ; Control:controller|counter[0]      ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -0.899     ; 0.656      ;
; 1.474  ; Control:controller|counter[0]      ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -0.899     ; 0.659      ;
; 1.476  ; Control:controller|counter[0]      ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -0.899     ; 0.661      ;
; 1.531  ; Control:controller|turn            ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -1.026     ; 0.589      ;
; 1.569  ; Control:controller|turn            ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -1.026     ; 0.627      ;
; 1.620  ; Control:controller|counter[0]      ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -1.032     ; 0.672      ;
; 1.719  ; Control:controller|counter[0]      ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -1.032     ; 0.771      ;
+--------+------------------------------------+-------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Control:controller|state[0]'                                                                                                                        ;
+--------+-----------------------------+--------------------------------+----------------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                        ; Launch Clock                     ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+--------------------------------+----------------------------------+-----------------------------+--------------+------------+------------+
; -0.476 ; Control:controller|state[0] ; Control:controller|NorthYellow ; Control:controller|state[0]      ; Control:controller|state[0] ; 0.000        ; 2.393      ; 2.022      ;
; -0.452 ; Control:controller|state[0] ; Control:controller|NorthRed    ; Control:controller|state[0]      ; Control:controller|state[0] ; 0.000        ; 2.399      ; 2.052      ;
; -0.422 ; Control:controller|state[0] ; Control:controller|NorthGreen  ; Control:controller|state[0]      ; Control:controller|state[0] ; 0.000        ; 2.398      ; 2.081      ;
; -0.390 ; Control:controller|state[2] ; Control:controller|NorthYellow ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 0.000        ; 1.605      ; 1.235      ;
; -0.325 ; Control:controller|state[1] ; Control:controller|NorthYellow ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 0.000        ; 1.605      ; 1.300      ;
; -0.322 ; Control:controller|state[1] ; Control:controller|NorthRed    ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 0.000        ; 1.611      ; 1.309      ;
; -0.284 ; Control:controller|state[2] ; Control:controller|NorthGreen  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 0.000        ; 1.610      ; 1.346      ;
; -0.263 ; Control:controller|state[1] ; Control:controller|NorthGreen  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 0.000        ; 1.610      ; 1.367      ;
; 0.228  ; Control:controller|state[0] ; Control:controller|NorthYellow ; Control:controller|state[0]      ; Control:controller|state[0] ; -0.500       ; 2.393      ; 2.246      ;
; 0.232  ; Control:controller|state[0] ; Control:controller|NorthGreen  ; Control:controller|state[0]      ; Control:controller|state[0] ; -0.500       ; 2.398      ; 2.255      ;
; 0.319  ; Control:controller|state[0] ; Control:controller|NorthRed    ; Control:controller|state[0]      ; Control:controller|state[0] ; -0.500       ; 2.399      ; 2.343      ;
+--------+-----------------------------+--------------------------------+----------------------------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                          ;
+--------+--------------------------------------+--------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -0.189 ; clock_divider_1hz:comb_3|clk_out     ; clock_divider_1hz:comb_3|clk_out     ; clock_divider_1hz:comb_3|clk_out ; CLOCK_50    ; 0.000        ; 1.614      ; 1.644      ;
; -0.084 ; counter_divider:div|q[5]             ; counter_divider:div|q[5]             ; counter_divider:div|q[5]         ; CLOCK_50    ; 0.000        ; 1.619      ; 1.754      ;
; 0.201  ; clock_divider_1hz:comb_3|counter[25] ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.040      ; 0.325      ;
; 0.290  ; counter_divider:div|q[4]             ; counter_divider:div|q[4]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.041      ; 0.415      ;
; 0.290  ; counter_divider:div|q[2]             ; counter_divider:div|q[2]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.041      ; 0.415      ;
; 0.291  ; counter_divider:div|q[3]             ; counter_divider:div|q[3]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.041      ; 0.416      ;
; 0.299  ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|counter[2]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.041      ; 0.424      ;
; 0.300  ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300  ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[3]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.301  ; clock_divider_1hz:comb_3|counter[13] ; clock_divider_1hz:comb_3|counter[13] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.040      ; 0.425      ;
; 0.301  ; clock_divider_1hz:comb_3|counter[6]  ; clock_divider_1hz:comb_3|counter[6]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301  ; clock_divider_1hz:comb_3|counter[5]  ; clock_divider_1hz:comb_3|counter[5]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.302  ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[24] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.040      ; 0.426      ;
; 0.302  ; clock_divider_1hz:comb_3|counter[15] ; clock_divider_1hz:comb_3|counter[15] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.040      ; 0.426      ;
; 0.302  ; clock_divider_1hz:comb_3|counter[7]  ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.041      ; 0.427      ;
; 0.303  ; clock_divider_1hz:comb_3|counter[21] ; clock_divider_1hz:comb_3|counter[21] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.040      ; 0.427      ;
; 0.304  ; clock_divider_1hz:comb_3|counter[23] ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.040      ; 0.428      ;
; 0.433  ; clock_divider_1hz:comb_3|clk_out     ; clock_divider_1hz:comb_3|clk_out     ; clock_divider_1hz:comb_3|clk_out ; CLOCK_50    ; -0.500       ; 1.614      ; 1.766      ;
; 0.439  ; counter_divider:div|q[4]             ; counter_divider:div|q[5]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.041      ; 0.564      ;
; 0.439  ; counter_divider:div|q[2]             ; counter_divider:div|q[3]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.041      ; 0.564      ;
; 0.448  ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|counter[3]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.041      ; 0.573      ;
; 0.449  ; counter_divider:div|q[3]             ; counter_divider:div|q[4]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.041      ; 0.574      ;
; 0.450  ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[5]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.041      ; 0.575      ;
; 0.450  ; clock_divider_1hz:comb_3|counter[6]  ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.041      ; 0.575      ;
; 0.451  ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.040      ; 0.575      ;
; 0.451  ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|counter[21] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.040      ; 0.575      ;
; 0.452  ; counter_divider:div|q[3]             ; counter_divider:div|q[5]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.041      ; 0.577      ;
; 0.456  ; clock_divider_1hz:comb_3|counter[18] ; clock_divider_1hz:comb_3|counter[18] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.040      ; 0.580      ;
; 0.458  ; clock_divider_1hz:comb_3|counter[9]  ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.041      ; 0.583      ;
; 0.458  ; clock_divider_1hz:comb_3|counter[12] ; clock_divider_1hz:comb_3|counter[13] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.036      ; 0.578      ;
; 0.459  ; clock_divider_1hz:comb_3|counter[5]  ; clock_divider_1hz:comb_3|counter[6]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.041      ; 0.584      ;
; 0.460  ; counter_divider:div|q[1]             ; clock_divider_1hz:comb_3|counter[2]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.041      ; 0.585      ;
; 0.460  ; clock_divider_1hz:comb_3|counter[7]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.041      ; 0.585      ;
; 0.461  ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[5]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.041      ; 0.586      ;
; 0.462  ; clock_divider_1hz:comb_3|counter[23] ; clock_divider_1hz:comb_3|counter[24] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.040      ; 0.586      ;
; 0.462  ; clock_divider_1hz:comb_3|counter[13] ; clock_divider_1hz:comb_3|counter[15] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.040      ; 0.586      ;
; 0.462  ; clock_divider_1hz:comb_3|counter[5]  ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.041      ; 0.587      ;
; 0.463  ; counter_divider:div|q[1]             ; clock_divider_1hz:comb_3|counter[3]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.041      ; 0.588      ;
; 0.464  ; clock_divider_1hz:comb_3|counter[21] ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.040      ; 0.588      ;
; 0.465  ; clock_divider_1hz:comb_3|counter[23] ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.040      ; 0.589      ;
; 0.469  ; clock_divider_1hz:comb_3|counter[11] ; clock_divider_1hz:comb_3|counter[13] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.036      ; 0.589      ;
; 0.502  ; counter_divider:div|q[2]             ; counter_divider:div|q[4]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.041      ; 0.627      ;
; 0.505  ; counter_divider:div|q[2]             ; counter_divider:div|q[5]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.041      ; 0.630      ;
; 0.513  ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|counter[20] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.040      ; 0.637      ;
; 0.513  ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[6]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.041      ; 0.638      ;
; 0.513  ; clock_divider_1hz:comb_3|counter[6]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.041      ; 0.638      ;
; 0.514  ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|counter[5]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.041      ; 0.639      ;
; 0.516  ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.041      ; 0.641      ;
; 0.517  ; clock_divider_1hz:comb_3|counter[17] ; clock_divider_1hz:comb_3|counter[17] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.040      ; 0.641      ;
; 0.517  ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.040      ; 0.641      ;
; 0.518  ; clock_divider_1hz:comb_3|counter[18] ; clock_divider_1hz:comb_3|counter[21] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.040      ; 0.642      ;
; 0.520  ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.040      ; 0.644      ;
; 0.524  ; clock_divider_1hz:comb_3|counter[12] ; clock_divider_1hz:comb_3|counter[15] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.036      ; 0.644      ;
; 0.524  ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[13] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.036      ; 0.644      ;
; 0.524  ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[6]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.041      ; 0.649      ;
; 0.525  ; clock_divider_1hz:comb_3|counter[12] ; clock_divider_1hz:comb_3|counter[12] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.041      ; 0.650      ;
; 0.525  ; clock_divider_1hz:comb_3|counter[5]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.041      ; 0.650      ;
; 0.527  ; clock_divider_1hz:comb_3|counter[21] ; clock_divider_1hz:comb_3|counter[24] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.040      ; 0.651      ;
; 0.527  ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.041      ; 0.652      ;
; 0.528  ; counter_divider:div|q[0]             ; clock_divider_1hz:comb_3|counter[2]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.041      ; 0.653      ;
; 0.529  ; counter_divider:div|q[1]             ; clock_divider_1hz:comb_3|counter[5]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.041      ; 0.654      ;
; 0.530  ; clock_divider_1hz:comb_3|counter[21] ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.040      ; 0.654      ;
; 0.531  ; counter_divider:div|q[0]             ; clock_divider_1hz:comb_3|counter[3]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.041      ; 0.656      ;
; 0.531  ; clock_divider_1hz:comb_3|counter[17] ; clock_divider_1hz:comb_3|counter[21] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.040      ; 0.655      ;
; 0.533  ; clock_divider_1hz:comb_3|counter[19] ; clock_divider_1hz:comb_3|counter[21] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.040      ; 0.657      ;
; 0.535  ; clock_divider_1hz:comb_3|counter[14] ; clock_divider_1hz:comb_3|counter[15] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.040      ; 0.659      ;
; 0.535  ; clock_divider_1hz:comb_3|counter[11] ; clock_divider_1hz:comb_3|counter[15] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.036      ; 0.655      ;
; 0.536  ; clock_divider_1hz:comb_3|counter[9]  ; clock_divider_1hz:comb_3|counter[13] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.036      ; 0.656      ;
; 0.549  ; counter_divider:div|q[0]             ; counter_divider:div|q[2]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.675      ;
; 0.552  ; counter_divider:div|q[0]             ; counter_divider:div|q[3]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.678      ;
; 0.558  ; clock_divider_1hz:comb_3|counter[11] ; clock_divider_1hz:comb_3|counter[11] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.041      ; 0.683      ;
; 0.559  ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.041      ; 0.684      ;
; 0.577  ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|counter[6]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.041      ; 0.702      ;
; 0.579  ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.041      ; 0.704      ;
; 0.580  ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|counter[24] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.040      ; 0.704      ;
; 0.580  ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.041      ; 0.705      ;
; 0.583  ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[24] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.040      ; 0.707      ;
; 0.583  ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.040      ; 0.707      ;
; 0.584  ; clock_divider_1hz:comb_3|counter[18] ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.040      ; 0.708      ;
; 0.586  ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.040      ; 0.710      ;
; 0.586  ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|counter[13] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.036      ; 0.706      ;
; 0.587  ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.041      ; 0.712      ;
; 0.590  ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[15] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.036      ; 0.710      ;
; 0.590  ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.041      ; 0.715      ;
; 0.592  ; counter_divider:div|q[1]             ; clock_divider_1hz:comb_3|counter[6]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.041      ; 0.717      ;
; 0.595  ; clock_divider_1hz:comb_3|counter[15] ; clock_divider_1hz:comb_3|counter[21] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.040      ; 0.719      ;
; 0.595  ; counter_divider:div|q[1]             ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.041      ; 0.720      ;
; 0.597  ; clock_divider_1hz:comb_3|counter[19] ; clock_divider_1hz:comb_3|counter[19] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.041      ; 0.722      ;
; 0.597  ; counter_divider:div|q[0]             ; clock_divider_1hz:comb_3|counter[5]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.041      ; 0.722      ;
; 0.597  ; clock_divider_1hz:comb_3|counter[17] ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.040      ; 0.721      ;
; 0.599  ; clock_divider_1hz:comb_3|counter[19] ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.040      ; 0.723      ;
; 0.600  ; clock_divider_1hz:comb_3|counter[7]  ; clock_divider_1hz:comb_3|counter[13] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.036      ; 0.720      ;
; 0.602  ; clock_divider_1hz:comb_3|counter[9]  ; clock_divider_1hz:comb_3|counter[15] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.036      ; 0.722      ;
; 0.603  ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.041      ; 0.728      ;
; 0.610  ; counter_divider:div|q[0]             ; counter_divider:div|q[0]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.041      ; 0.735      ;
; 0.611  ; clock_divider_1hz:comb_3|counter[14] ; clock_divider_1hz:comb_3|counter[14] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.041      ; 0.736      ;
; 0.615  ; clock_divider_1hz:comb_3|counter[17] ; clock_divider_1hz:comb_3|counter[18] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.040      ; 0.739      ;
; 0.615  ; counter_divider:div|q[0]             ; counter_divider:div|q[4]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.741      ;
; 0.617  ; clock_divider_1hz:comb_3|counter[7]  ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.041      ; 0.742      ;
; 0.618  ; counter_divider:div|q[0]             ; counter_divider:div|q[5]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.744      ;
+--------+--------------------------------------+--------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'counter_divider:div|q[5]'                                                                                                          ;
+-------+-----------------------------------+-------------+----------------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node     ; Launch Clock                     ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-------------+----------------------------------+--------------------------+--------------+------------+------------+
; 0.252 ; count.00                          ; EN4~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.040      ; 0.376      ;
; 0.253 ; count.00                          ; count.01    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.040      ; 0.377      ;
; 0.262 ; count.10                          ; EN2~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.244      ; 0.590      ;
; 0.292 ; count.01                          ; count.10    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.040      ; 0.416      ;
; 0.296 ; count.01                          ; EN3~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.040      ; 0.420      ;
; 0.296 ; count.11                          ; count.00    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.040      ; 0.420      ;
; 0.337 ; count.11                          ; HEX[3]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.040      ; 0.461      ;
; 0.345 ; count.11                          ; HEX[2]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.040      ; 0.469      ;
; 0.357 ; count.11                          ; EN1~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.040      ; 0.481      ;
; 0.397 ; count.01                          ; HEX[1]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.041      ; 0.522      ;
; 0.404 ; count.11                          ; HEX[6]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.040      ; 0.528      ;
; 0.405 ; count.11                          ; HEX[4]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.040      ; 0.529      ;
; 0.410 ; count.11                          ; HEX[0]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.040      ; 0.534      ;
; 0.463 ; count.10                          ; HEX[5]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.040      ; 0.587      ;
; 0.464 ; count.10                          ; count.11    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.040      ; 0.588      ;
; 0.466 ; count.10                          ; HEX[3]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.040      ; 0.590      ;
; 0.488 ; count.11                          ; HEX[1]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.041      ; 0.613      ;
; 0.493 ; count.11                          ; HEX[5]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.040      ; 0.617      ;
; 0.495 ; count.01                          ; HEX[3]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.040      ; 0.619      ;
; 0.495 ; count.01                          ; HEX[5]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.040      ; 0.619      ;
; 0.502 ; Control:controller|counter[4]     ; HEX[3]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.013      ; 1.619      ;
; 0.523 ; Control:controller|counter[4]     ; HEX[5]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.013      ; 1.640      ;
; 0.524 ; Control:controller|counter[4]     ; HEX[6]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.013      ; 1.641      ;
; 0.524 ; count.10                          ; HEX[2]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.040      ; 0.648      ;
; 0.531 ; count.10                          ; HEX[0]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.040      ; 0.655      ;
; 0.532 ; count.10                          ; HEX[4]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.040      ; 0.656      ;
; 0.533 ; count.10                          ; HEX[6]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.040      ; 0.657      ;
; 0.546 ; count.10                          ; HEX[1]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.041      ; 0.671      ;
; 0.561 ; count.01                          ; HEX[2]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.040      ; 0.685      ;
; 0.562 ; Control:controller|counter[2]     ; HEX[4]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.013      ; 1.679      ;
; 0.564 ; Control:controller|counter[3]     ; HEX[3]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.013      ; 1.681      ;
; 0.564 ; Control:controller|counter[3]     ; HEX[4]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.013      ; 1.681      ;
; 0.564 ; count.01                          ; HEX[0]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.040      ; 0.688      ;
; 0.565 ; Control:controller|counter[2]     ; HEX[0]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.013      ; 1.682      ;
; 0.566 ; count.01                          ; HEX[6]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.040      ; 0.690      ;
; 0.566 ; count.01                          ; HEX[4]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.040      ; 0.690      ;
; 0.567 ; Control:controller|counter[3]     ; HEX[0]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.013      ; 1.684      ;
; 0.571 ; Control:controller|counter[2]     ; HEX[3]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.013      ; 1.688      ;
; 0.574 ; Control:controller|counter[2]     ; HEX[5]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.013      ; 1.691      ;
; 0.576 ; Control:controller|counter[3]     ; HEX[5]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.013      ; 1.693      ;
; 0.586 ; Control:controller|counter[3]     ; HEX[6]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.013      ; 1.703      ;
; 0.593 ; Control:controller|counter[2]     ; HEX[6]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.013      ; 1.710      ;
; 0.598 ; Control:controller|counter[2]     ; HEX[2]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.013      ; 1.715      ;
; 0.600 ; Control:controller|counter[3]     ; HEX[2]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.013      ; 1.717      ;
; 0.602 ; Control:controller|counter[4]     ; HEX[4]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.013      ; 1.719      ;
; 0.605 ; Control:controller|counter[4]     ; HEX[0]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.013      ; 1.722      ;
; 0.627 ; Control:controller|counter[1]     ; HEX[4]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; 1.928      ; 2.764      ;
; 0.630 ; Control:controller|counter[1]     ; HEX[0]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; 1.928      ; 2.767      ;
; 0.638 ; Control:controller|counter[4]     ; HEX[2]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.013      ; 1.755      ;
; 0.639 ; Control:controller|counter[1]     ; HEX[5]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; 1.928      ; 2.776      ;
; 0.640 ; Control:controller|counter[1]     ; HEX[3]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; 1.928      ; 2.777      ;
; 0.663 ; Control:controller|counter[1]     ; HEX[2]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; 1.928      ; 2.800      ;
; 1.198 ; seven_segment_decoder:ssd2|SSD[1] ; HEX[1]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; -1.115     ; 0.187      ;
; 1.271 ; seven_segment_decoder:ssd2|SSD[6] ; HEX[6]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; -1.113     ; 0.262      ;
; 1.377 ; seven_segment_decoder:ssd2|SSD[2] ; HEX[2]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; -1.114     ; 0.367      ;
; 1.386 ; seven_segment_decoder:ssd2|SSD[4] ; HEX[4]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; -1.117     ; 0.373      ;
; 1.399 ; Control:controller|counter[1]     ; HEX[5]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; 1.928      ; 3.036      ;
; 1.401 ; Control:controller|counter[1]     ; HEX[3]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; 1.928      ; 3.038      ;
; 1.405 ; Control:controller|counter[1]     ; HEX[4]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; 1.928      ; 3.042      ;
; 1.408 ; Control:controller|counter[1]     ; HEX[0]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; 1.928      ; 3.045      ;
; 1.419 ; seven_segment_decoder:ssd2|SSD[5] ; HEX[5]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; -1.010     ; 0.513      ;
; 1.423 ; Control:controller|counter[1]     ; HEX[2]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; 1.928      ; 3.060      ;
; 1.436 ; seven_segment_decoder:ssd2|SSD[3] ; HEX[3]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; -1.117     ; 0.423      ;
; 1.583 ; seven_segment_decoder:ssd2|SSD[0] ; HEX[0]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; -1.011     ; 0.676      ;
; 2.411 ; seven_segment_decoder:ssd2|SSD[1] ; HEX[1]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; -1.828     ; 0.187      ;
; 2.484 ; seven_segment_decoder:ssd2|SSD[6] ; HEX[6]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; -1.826     ; 0.262      ;
; 2.590 ; seven_segment_decoder:ssd2|SSD[2] ; HEX[2]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; -1.827     ; 0.367      ;
; 2.599 ; seven_segment_decoder:ssd2|SSD[4] ; HEX[4]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; -1.830     ; 0.373      ;
; 2.632 ; seven_segment_decoder:ssd2|SSD[5] ; HEX[5]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; -1.723     ; 0.513      ;
; 2.649 ; seven_segment_decoder:ssd2|SSD[3] ; HEX[3]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; -1.830     ; 0.423      ;
; 2.796 ; seven_segment_decoder:ssd2|SSD[0] ; HEX[0]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; -1.724     ; 0.676      ;
+-------+-----------------------------------+-------------+----------------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                     ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|clk_out     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; counter_divider:div|q[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; counter_divider:div|q[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; counter_divider:div|q[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; counter_divider:div|q[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; counter_divider:div|q[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; counter_divider:div|q[5]             ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[10] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[11] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[12] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[2]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[3]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[4]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[5]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[6]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[7]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[8]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[9]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_divider:div|q[0]             ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_divider:div|q[1]             ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|clk_out     ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[13] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[14] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[15] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[16] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[17] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[18] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[19] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[20] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[21] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[22] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[23] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[24] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[25] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_divider:div|q[2]             ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_divider:div|q[3]             ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_divider:div|q[4]             ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_divider:div|q[5]             ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                     ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_3|clk_out|clk                   ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_3|counter[10]|clk               ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_3|counter[11]|clk               ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_3|counter[12]|clk               ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_3|counter[14]|clk               ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_3|counter[16]|clk               ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_3|counter[19]|clk               ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_3|counter[22]|clk               ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_3|counter[2]|clk                ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_3|counter[3]|clk                ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_3|counter[4]|clk                ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_3|counter[5]|clk                ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_3|counter[6]|clk                ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_3|counter[7]|clk                ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_3|counter[8]|clk                ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_3|counter[9]|clk                ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; div|q[0]|clk                         ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; div|q[1]|clk                         ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; div|q[2]|clk                         ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; div|q[3]|clk                         ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; div|q[4]|clk                         ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; div|q[5]|clk                         ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_3|counter[13]|clk               ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_3|counter[15]|clk               ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_3|counter[17]|clk               ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_3|counter[18]|clk               ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_3|counter[20]|clk               ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_3|counter[21]|clk               ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_3|counter[23]|clk               ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_3|counter[24]|clk               ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_3|counter[25]|clk               ;
; 0.130  ; 0.130        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]       ;
; 0.130  ; 0.130        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                     ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[13] ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'counter_divider:div|q[5]'                                                          ;
+--------+--------------+----------------+------------------+--------------------------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+--------------------------+------------+---------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; EN1~reg0                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; EN2~reg0                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; EN3~reg0                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; EN4~reg0                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; HEX[0]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; HEX[1]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; HEX[2]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; HEX[3]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; HEX[4]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; HEX[5]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; HEX[6]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; count.00                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; count.01                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; count.10                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; count.11                  ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN2~reg0                  ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN1~reg0                  ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN3~reg0                  ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN4~reg0                  ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[0]~reg0               ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[1]~reg0               ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[2]~reg0               ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[3]~reg0               ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[4]~reg0               ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[5]~reg0               ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[6]~reg0               ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.00                  ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.01                  ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.10                  ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.11                  ;
; 0.369  ; 0.585        ; 0.216          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN1~reg0                  ;
; 0.369  ; 0.585        ; 0.216          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN3~reg0                  ;
; 0.369  ; 0.585        ; 0.216          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN4~reg0                  ;
; 0.369  ; 0.585        ; 0.216          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[0]~reg0               ;
; 0.369  ; 0.585        ; 0.216          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[1]~reg0               ;
; 0.369  ; 0.585        ; 0.216          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[2]~reg0               ;
; 0.369  ; 0.585        ; 0.216          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[3]~reg0               ;
; 0.369  ; 0.585        ; 0.216          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[4]~reg0               ;
; 0.369  ; 0.585        ; 0.216          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[5]~reg0               ;
; 0.369  ; 0.585        ; 0.216          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[6]~reg0               ;
; 0.369  ; 0.585        ; 0.216          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.00                  ;
; 0.369  ; 0.585        ; 0.216          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.01                  ;
; 0.369  ; 0.585        ; 0.216          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.10                  ;
; 0.369  ; 0.585        ; 0.216          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.11                  ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN2~reg0|clk              ;
; 0.394  ; 0.610        ; 0.216          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN2~reg0                  ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN1~reg0|clk              ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN3~reg0|clk              ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN4~reg0|clk              ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[0]~reg0|clk           ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[1]~reg0|clk           ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[2]~reg0|clk           ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[3]~reg0|clk           ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[4]~reg0|clk           ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[5]~reg0|clk           ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[6]~reg0|clk           ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.00|clk              ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.01|clk              ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.10|clk              ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.11|clk              ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; div|q[5]~clkctrl|inclk[0] ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; div|q[5]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; div|q[5]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; div|q[5]|q                ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; div|q[5]~clkctrl|inclk[0] ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; div|q[5]~clkctrl|outclk   ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN1~reg0|clk              ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN3~reg0|clk              ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN4~reg0|clk              ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[0]~reg0|clk           ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[1]~reg0|clk           ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[2]~reg0|clk           ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[3]~reg0|clk           ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[4]~reg0|clk           ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[5]~reg0|clk           ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[6]~reg0|clk           ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.00|clk              ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.01|clk              ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.10|clk              ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.11|clk              ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN2~reg0|clk              ;
+--------+--------------+----------------+------------------+--------------------------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock_divider_1hz:comb_3|clk_out'                                                                ;
+--------+--------------+----------------+------------------+----------------------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+----------------------------------+------------+---------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|turn         ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[0]   ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[1]   ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[0]     ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|turn         ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[2]   ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[3]   ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[4]   ;
; 0.235  ; 0.419        ; 0.184          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[1]     ;
; 0.235  ; 0.419        ; 0.184          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[2]     ;
; 0.359  ; 0.575        ; 0.216          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[1]     ;
; 0.359  ; 0.575        ; 0.216          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[2]     ;
; 0.372  ; 0.588        ; 0.216          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[2]   ;
; 0.372  ; 0.588        ; 0.216          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[3]   ;
; 0.372  ; 0.588        ; 0.216          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[4]   ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[0]|clk       ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[1]|clk       ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|state[0]|clk         ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|turn|clk             ;
; 0.391  ; 0.607        ; 0.216          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[0]   ;
; 0.391  ; 0.607        ; 0.216          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[1]   ;
; 0.391  ; 0.607        ; 0.216          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[0]     ;
; 0.391  ; 0.607        ; 0.216          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|turn         ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; comb_3|clk_out~clkctrl|inclk[0] ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; comb_3|clk_out~clkctrl|outclk   ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[2]|clk       ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[3]|clk       ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[4]|clk       ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|state[1]|clk         ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|state[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; comb_3|clk_out|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; comb_3|clk_out|q                ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|state[1]|clk         ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|state[2]|clk         ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[2]|clk       ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[3]|clk       ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[4]|clk       ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; comb_3|clk_out~clkctrl|inclk[0] ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; comb_3|clk_out~clkctrl|outclk   ;
; 0.613  ; 0.613        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[0]|clk       ;
; 0.613  ; 0.613        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[1]|clk       ;
; 0.613  ; 0.613        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|state[0]|clk         ;
; 0.613  ; 0.613        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|turn|clk             ;
+--------+--------------+----------------+------------------+----------------------------------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Control:controller|counter[1]'                                                                                                                  ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-----------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                                                            ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-----------------------------------------------------------------------------------+
; -0.524 ; -0.524       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd0|Mux7~0|combout                                                               ;
; -0.506 ; -0.506       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[4]                                                 ;
; -0.505 ; -0.505       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[1]                                                 ;
; -0.505 ; -0.505       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[2]                                                 ;
; -0.505 ; -0.505       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[3]                                                 ;
; -0.505 ; -0.505       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[6]                                                 ;
; -0.503 ; -0.503       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[4]|datac                                                                 ;
; -0.502 ; -0.502       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[1]|datac                                                                 ;
; -0.502 ; -0.502       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[2]|datac                                                                 ;
; -0.502 ; -0.502       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[3]|datac                                                                 ;
; -0.502 ; -0.502       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[6]|datac                                                                 ;
; -0.490 ; -0.490       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[5]|datad                                                                 ;
; -0.489 ; -0.489       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[0]|datad                                                                 ;
; -0.485 ; -0.485       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[5]                                                 ;
; -0.484 ; -0.484       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[0]                                                 ;
; -0.461 ; -0.461       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; ssd0|Mux7~0clkctrl|inclk[0]                                                       ;
; -0.461 ; -0.461       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; ssd0|Mux7~0clkctrl|outclk                                                         ;
; -0.415 ; -0.415       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd0|Mux7~0clkctrl|inclk[0]                                                       ;
; -0.415 ; -0.415       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd0|Mux7~0clkctrl|outclk                                                         ;
; -0.393 ; -0.393       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd0|Mux7~0|dataa                                                                 ;
; -0.392 ; -0.392       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[0]                                                 ;
; -0.392 ; -0.392       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[5]                                                 ;
; -0.388 ; -0.388       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[0]|datad                                                                 ;
; -0.388 ; -0.388       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[5]|datad                                                                 ;
; -0.376 ; -0.376       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[2]|datac                                                                 ;
; -0.376 ; -0.376       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[4]|datac                                                                 ;
; -0.376 ; -0.376       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[6]|datac                                                                 ;
; -0.375 ; -0.375       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[1]|datac                                                                 ;
; -0.375 ; -0.375       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[3]|datac                                                                 ;
; -0.373 ; -0.373       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[2]                                                 ;
; -0.373 ; -0.373       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[4]                                                 ;
; -0.373 ; -0.373       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[6]                                                 ;
; -0.372 ; -0.372       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[1]                                                 ;
; -0.372 ; -0.372       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[3]                                                 ;
; -0.353 ; -0.353       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; north_split|Mod0|auto_generated|divider|divider|StageOut[21]~8|combout            ;
; -0.349 ; -0.349       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; ssd0|Mux7~0|combout                                                               ;
; -0.163 ; -0.163       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; north_split|Mod0|auto_generated|divider|divider|StageOut[21]~8|combout            ;
; -0.125 ; -0.125       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; ssd0|Mux7~0|dataa                                                                 ;
; -0.053 ; -0.053       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[4]                                                 ;
; -0.052 ; -0.052       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[1]                                                 ;
; -0.052 ; -0.052       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[2]                                                 ;
; -0.052 ; -0.052       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[3]                                                 ;
; -0.052 ; -0.052       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[6]                                                 ;
; -0.050 ; -0.050       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[4]|datac                                                                 ;
; -0.049 ; -0.049       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[1]|datac                                                                 ;
; -0.049 ; -0.049       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[2]|datac                                                                 ;
; -0.049 ; -0.049       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[3]|datac                                                                 ;
; -0.049 ; -0.049       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[6]|datac                                                                 ;
; -0.037 ; -0.037       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[5]|datad                                                                 ;
; -0.036 ; -0.036       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[0]|datad                                                                 ;
; -0.032 ; -0.032       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[5]                                                 ;
; -0.031 ; -0.031       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[0]                                                 ;
; -0.008 ; -0.008       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd0|Mux7~0clkctrl|inclk[0]                                                       ;
; -0.008 ; -0.008       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd0|Mux7~0clkctrl|outclk                                                         ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd0|Mux7~0|combout                                                               ;
; 0.163  ; 0.163        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|StageOut[23]~10|combout           ;
; 0.189  ; 0.189        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd0|Mux7~0|datad                                                                 ;
; 0.205  ; 0.205        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; ssd0|Mux7~0|combout                                                               ;
; 0.240  ; 0.240        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[3]~4|combout ;
; 0.240  ; 0.240        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[5]~8|combout ;
; 0.240  ; 0.240        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd0|Mux7~0|datac                                                                 ;
; 0.254  ; 0.254        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|StageOut[21]~8|combout            ;
; 0.254  ; 0.254        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|StageOut[22]~9|combout            ;
; 0.259  ; 0.259        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|StageOut[21]~8|datad              ;
; 0.259  ; 0.259        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|StageOut[22]~9|datad              ;
; 0.259  ; 0.259        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|StageOut[23]~10|datad             ;
; 0.266  ; 0.266        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; north_split|Mod0|auto_generated|divider|divider|StageOut[22]~9|datab              ;
; 0.270  ; 0.270        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|StageOut[23]~10|datab             ;
; 0.271  ; 0.271        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; north_split|Mod0|auto_generated|divider|divider|StageOut[22]~9|combout            ;
; 0.278  ; 0.278        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[1]~0|cout    ;
; 0.278  ; 0.278        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[2]~2|cin     ;
; 0.278  ; 0.278        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[2]~2|cout    ;
; 0.278  ; 0.278        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[3]~4|cin     ;
; 0.278  ; 0.278        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[3]~4|cout    ;
; 0.278  ; 0.278        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[4]~7|cin     ;
; 0.278  ; 0.278        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[4]~7|cout    ;
; 0.278  ; 0.278        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[5]~8|cin     ;
; 0.286  ; 0.286        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd0|Mux7~0|datac                                                                 ;
; 0.292  ; 0.292        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; ssd0|Mux7~0|datad                                                                 ;
; 0.294  ; 0.294        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd0|Mux7~0|dataa                                                                 ;
; 0.295  ; 0.295        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[2]~2|combout ;
; 0.298  ; 0.298        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; north_split|Mod0|auto_generated|divider|divider|StageOut[21]~8|datab              ;
; 0.304  ; 0.304        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; Control:controller|counter_next[0]                                                ;
; 0.304  ; 0.304        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; Control:controller|counter_next[1]                                                ;
; 0.304  ; 0.304        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; Control:controller|counter_next[4]                                                ;
; 0.307  ; 0.307        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; controller|counter_next[2]|datac                                                  ;
; 0.307  ; 0.307        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; controller|counter_next[3]|datac                                                  ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; controller|counter_next[0]|datad                                                  ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; controller|counter_next[1]|datad                                                  ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; controller|counter_next[4]|datad                                                  ;
; 0.313  ; 0.313        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; Control:controller|counter_next[2]                                                ;
; 0.313  ; 0.313        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; Control:controller|counter_next[3]                                                ;
; 0.314  ; 0.314        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; ssd0|Mux7~0clkctrl|inclk[0]                                                       ;
; 0.314  ; 0.314        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; ssd0|Mux7~0clkctrl|outclk                                                         ;
; 0.319  ; 0.319        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|StageOut[23]~10|combout           ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[1]~0|combout ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[0]                                                 ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[5]                                                 ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; controller|Equal0~0clkctrl|inclk[0]                                               ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; controller|Equal0~0clkctrl|outclk                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-----------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Control:controller|state[0]'                                                                  ;
+-------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------+
; 0.430 ; 0.430        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Fall       ; controller|Mux11~0|combout         ;
; 0.436 ; 0.436        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; controller|Mux11~0|datad           ;
; 0.444 ; 0.444        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Fall       ; controller|NorthGreen|datad        ;
; 0.444 ; 0.444        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Fall       ; controller|NorthRed|datad          ;
; 0.444 ; 0.444        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Fall       ; controller|NorthYellow|datad       ;
; 0.449 ; 0.449        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; Control:controller|NorthGreen      ;
; 0.449 ; 0.449        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; Control:controller|NorthRed        ;
; 0.449 ; 0.449        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; Control:controller|NorthYellow     ;
; 0.473 ; 0.473        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Fall       ; controller|Mux11~0clkctrl|inclk[0] ;
; 0.473 ; 0.473        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Fall       ; controller|Mux11~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; controller|state[0]|q              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; controller|state[0]|q              ;
; 0.525 ; 0.525        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Fall       ; controller|Mux11~0clkctrl|inclk[0] ;
; 0.525 ; 0.525        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Fall       ; controller|Mux11~0clkctrl|outclk   ;
; 0.549 ; 0.549        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; Control:controller|NorthRed        ;
; 0.549 ; 0.549        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; Control:controller|NorthYellow     ;
; 0.550 ; 0.550        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; Control:controller|NorthGreen      ;
; 0.553 ; 0.553        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Fall       ; controller|NorthRed|datad          ;
; 0.553 ; 0.553        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Fall       ; controller|NorthYellow|datad       ;
; 0.554 ; 0.554        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Fall       ; controller|NorthGreen|datad        ;
; 0.563 ; 0.563        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; controller|Mux11~0|datad           ;
; 0.568 ; 0.568        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Fall       ; controller|Mux11~0|combout         ;
+-------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                    ;
+-------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port   ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-------------+----------------------------------+-------+-------+------------+----------------------------------+
; EastSensor  ; clock_divider_1hz:comb_3|clk_out ; 2.768 ; 3.485 ; Rise       ; clock_divider_1hz:comb_3|clk_out ;
; NorthSensor ; clock_divider_1hz:comb_3|clk_out ; 2.544 ; 3.234 ; Rise       ; clock_divider_1hz:comb_3|clk_out ;
+-------------+----------------------------------+-------+-------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                       ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port   ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+
; EastSensor  ; clock_divider_1hz:comb_3|clk_out ; -1.933 ; -2.704 ; Rise       ; clock_divider_1hz:comb_3|clk_out ;
; NorthSensor ; clock_divider_1hz:comb_3|clk_out ; -1.858 ; -2.589 ; Rise       ; clock_divider_1hz:comb_3|clk_out ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                ;
+-------------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port   ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+-------------+-----------------------------+-------+-------+------------+-----------------------------+
; EastGreen   ; Control:controller|state[0] ; 5.190 ; 5.408 ; Rise       ; Control:controller|state[0] ;
; EastRed     ; Control:controller|state[0] ; 5.908 ; 6.246 ; Rise       ; Control:controller|state[0] ;
; EastYellow  ; Control:controller|state[0] ; 5.512 ; 5.789 ; Rise       ; Control:controller|state[0] ;
; NorthGreen  ; Control:controller|state[0] ; 5.919 ; 6.257 ; Rise       ; Control:controller|state[0] ;
; NorthRed    ; Control:controller|state[0] ; 5.525 ; 5.801 ; Rise       ; Control:controller|state[0] ;
; NorthYellow ; Control:controller|state[0] ; 5.286 ; 5.522 ; Rise       ; Control:controller|state[0] ;
; EN1         ; counter_divider:div|q[5]    ; 4.564 ; 4.781 ; Rise       ; counter_divider:div|q[5]    ;
; EN2         ; counter_divider:div|q[5]    ; 4.999 ; 5.244 ; Rise       ; counter_divider:div|q[5]    ;
; EN3         ; counter_divider:div|q[5]    ; 5.386 ; 5.677 ; Rise       ; counter_divider:div|q[5]    ;
; EN4         ; counter_divider:div|q[5]    ; 4.911 ; 5.192 ; Rise       ; counter_divider:div|q[5]    ;
; HEX[*]      ; counter_divider:div|q[5]    ; 6.584 ; 7.034 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[0]     ; counter_divider:div|q[5]    ; 4.932 ; 5.221 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[1]     ; counter_divider:div|q[5]    ; 5.392 ; 5.727 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[2]     ; counter_divider:div|q[5]    ; 4.876 ; 5.153 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[3]     ; counter_divider:div|q[5]    ; 5.322 ; 5.618 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[4]     ; counter_divider:div|q[5]    ; 4.864 ; 5.139 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[5]     ; counter_divider:div|q[5]    ; 6.178 ; 6.647 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[6]     ; counter_divider:div|q[5]    ; 6.584 ; 7.034 ; Rise       ; counter_divider:div|q[5]    ;
+-------------+-----------------------------+-------+-------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+-------------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port   ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+-------------+-----------------------------+-------+-------+------------+-----------------------------+
; EastGreen   ; Control:controller|state[0] ; 5.032 ; 5.241 ; Rise       ; Control:controller|state[0] ;
; EastRed     ; Control:controller|state[0] ; 5.723 ; 6.048 ; Rise       ; Control:controller|state[0] ;
; EastYellow  ; Control:controller|state[0] ; 5.342 ; 5.609 ; Rise       ; Control:controller|state[0] ;
; NorthGreen  ; Control:controller|state[0] ; 5.734 ; 6.059 ; Rise       ; Control:controller|state[0] ;
; NorthRed    ; Control:controller|state[0] ; 5.354 ; 5.619 ; Rise       ; Control:controller|state[0] ;
; NorthYellow ; Control:controller|state[0] ; 5.126 ; 5.353 ; Rise       ; Control:controller|state[0] ;
; EN1         ; counter_divider:div|q[5]    ; 4.426 ; 4.634 ; Rise       ; counter_divider:div|q[5]    ;
; EN2         ; counter_divider:div|q[5]    ; 4.843 ; 5.079 ; Rise       ; counter_divider:div|q[5]    ;
; EN3         ; counter_divider:div|q[5]    ; 5.214 ; 5.494 ; Rise       ; counter_divider:div|q[5]    ;
; EN4         ; counter_divider:div|q[5]    ; 4.759 ; 5.029 ; Rise       ; counter_divider:div|q[5]    ;
; HEX[*]      ; counter_divider:div|q[5]    ; 4.713 ; 4.977 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[0]     ; counter_divider:div|q[5]    ; 4.779 ; 5.056 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[1]     ; counter_divider:div|q[5]    ; 5.222 ; 5.543 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[2]     ; counter_divider:div|q[5]    ; 4.725 ; 4.991 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[3]     ; counter_divider:div|q[5]    ; 5.153 ; 5.437 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[4]     ; counter_divider:div|q[5]    ; 4.713 ; 4.977 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[5]     ; counter_divider:div|q[5]    ; 5.975 ; 6.425 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[6]     ; counter_divider:div|q[5]    ; 6.365 ; 6.798 ; Rise       ; counter_divider:div|q[5]    ;
+-------------+-----------------------------+-------+-------+------------+-----------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                               ;
+-----------------------------------+----------+---------+----------+---------+---------------------+
; Clock                             ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                  ; -5.471   ; -6.314  ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50                         ; -3.159   ; -0.189  ; N/A      ; N/A     ; -3.000              ;
;  Control:controller|counter[1]    ; -1.996   ; -6.314  ; N/A      ; N/A     ; -1.576              ;
;  Control:controller|state[0]      ; -0.226   ; -0.600  ; N/A      ; N/A     ; 0.333               ;
;  clock_divider_1hz:comb_3|clk_out ; -3.113   ; -0.909  ; N/A      ; N/A     ; -1.285              ;
;  counter_divider:div|q[5]         ; -5.471   ; 0.252   ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS                   ; -141.628 ; -51.595 ; 0.0      ; 0.0     ; -136.67             ;
;  CLOCK_50                         ; -60.320  ; -0.273  ; N/A      ; N/A     ; -42.835             ;
;  Control:controller|counter[1]    ; -19.747  ; -45.382 ; N/A      ; N/A     ; -62.995             ;
;  Control:controller|state[0]      ; -0.630   ; -1.532  ; N/A      ; N/A     ; 0.000               ;
;  clock_divider_1hz:comb_3|clk_out ; -24.933  ; -4.648  ; N/A      ; N/A     ; -11.565             ;
;  counter_divider:div|q[5]         ; -36.129  ; 0.000   ; N/A      ; N/A     ; -19.275             ;
+-----------------------------------+----------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                    ;
+-------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port   ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-------------+----------------------------------+-------+-------+------------+----------------------------------+
; EastSensor  ; clock_divider_1hz:comb_3|clk_out ; 5.402 ; 5.989 ; Rise       ; clock_divider_1hz:comb_3|clk_out ;
; NorthSensor ; clock_divider_1hz:comb_3|clk_out ; 4.945 ; 5.380 ; Rise       ; clock_divider_1hz:comb_3|clk_out ;
+-------------+----------------------------------+-------+-------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                       ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port   ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+
; EastSensor  ; clock_divider_1hz:comb_3|clk_out ; -1.933 ; -2.704 ; Rise       ; clock_divider_1hz:comb_3|clk_out ;
; NorthSensor ; clock_divider_1hz:comb_3|clk_out ; -1.858 ; -2.589 ; Rise       ; clock_divider_1hz:comb_3|clk_out ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-------------+-----------------------------+--------+--------+------------+-----------------------------+
; Data Port   ; Clock Port                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference             ;
+-------------+-----------------------------+--------+--------+------------+-----------------------------+
; EastGreen   ; Control:controller|state[0] ; 9.803  ; 9.744  ; Rise       ; Control:controller|state[0] ;
; EastRed     ; Control:controller|state[0] ; 11.210 ; 11.270 ; Rise       ; Control:controller|state[0] ;
; EastYellow  ; Control:controller|state[0] ; 10.382 ; 10.406 ; Rise       ; Control:controller|state[0] ;
; NorthGreen  ; Control:controller|state[0] ; 11.222 ; 11.283 ; Rise       ; Control:controller|state[0] ;
; NorthRed    ; Control:controller|state[0] ; 10.454 ; 10.423 ; Rise       ; Control:controller|state[0] ;
; NorthYellow ; Control:controller|state[0] ; 9.956  ; 9.934  ; Rise       ; Control:controller|state[0] ;
; EN1         ; counter_divider:div|q[5]    ; 8.631  ; 8.757  ; Rise       ; counter_divider:div|q[5]    ;
; EN2         ; counter_divider:div|q[5]    ; 9.524  ; 9.586  ; Rise       ; counter_divider:div|q[5]    ;
; EN3         ; counter_divider:div|q[5]    ; 10.293 ; 10.317 ; Rise       ; counter_divider:div|q[5]    ;
; EN4         ; counter_divider:div|q[5]    ; 9.354  ; 9.473  ; Rise       ; counter_divider:div|q[5]    ;
; HEX[*]      ; counter_divider:div|q[5]    ; 12.535 ; 12.592 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[0]     ; counter_divider:div|q[5]    ; 9.318  ; 9.494  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[1]     ; counter_divider:div|q[5]    ; 10.233 ; 10.379 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[2]     ; counter_divider:div|q[5]    ; 9.235  ; 9.387  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[3]     ; counter_divider:div|q[5]    ; 10.183 ; 10.120 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[4]     ; counter_divider:div|q[5]    ; 9.209  ; 9.367  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[5]     ; counter_divider:div|q[5]    ; 11.895 ; 11.967 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[6]     ; counter_divider:div|q[5]    ; 12.535 ; 12.592 ; Rise       ; counter_divider:div|q[5]    ;
+-------------+-----------------------------+--------+--------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+-------------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port   ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+-------------+-----------------------------+-------+-------+------------+-----------------------------+
; EastGreen   ; Control:controller|state[0] ; 5.032 ; 5.241 ; Rise       ; Control:controller|state[0] ;
; EastRed     ; Control:controller|state[0] ; 5.723 ; 6.048 ; Rise       ; Control:controller|state[0] ;
; EastYellow  ; Control:controller|state[0] ; 5.342 ; 5.609 ; Rise       ; Control:controller|state[0] ;
; NorthGreen  ; Control:controller|state[0] ; 5.734 ; 6.059 ; Rise       ; Control:controller|state[0] ;
; NorthRed    ; Control:controller|state[0] ; 5.354 ; 5.619 ; Rise       ; Control:controller|state[0] ;
; NorthYellow ; Control:controller|state[0] ; 5.126 ; 5.353 ; Rise       ; Control:controller|state[0] ;
; EN1         ; counter_divider:div|q[5]    ; 4.426 ; 4.634 ; Rise       ; counter_divider:div|q[5]    ;
; EN2         ; counter_divider:div|q[5]    ; 4.843 ; 5.079 ; Rise       ; counter_divider:div|q[5]    ;
; EN3         ; counter_divider:div|q[5]    ; 5.214 ; 5.494 ; Rise       ; counter_divider:div|q[5]    ;
; EN4         ; counter_divider:div|q[5]    ; 4.759 ; 5.029 ; Rise       ; counter_divider:div|q[5]    ;
; HEX[*]      ; counter_divider:div|q[5]    ; 4.713 ; 4.977 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[0]     ; counter_divider:div|q[5]    ; 4.779 ; 5.056 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[1]     ; counter_divider:div|q[5]    ; 5.222 ; 5.543 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[2]     ; counter_divider:div|q[5]    ; 4.725 ; 4.991 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[3]     ; counter_divider:div|q[5]    ; 5.153 ; 5.437 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[4]     ; counter_divider:div|q[5]    ; 4.713 ; 4.977 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[5]     ; counter_divider:div|q[5]    ; 5.975 ; 6.425 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[6]     ; counter_divider:div|q[5]    ; 6.365 ; 6.798 ; Rise       ; counter_divider:div|q[5]    ;
+-------------+-----------------------------+-------+-------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; NorthRed      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; NorthYellow   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; NorthGreen    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; EastRed       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; EastYellow    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; EastGreen     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; EN1           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; EN2           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; EN3           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; EN4           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; EastSensor              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; NorthSensor             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset_PB0               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; NorthRed      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; NorthYellow   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; NorthGreen    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; EastRed       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; EastYellow    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; EastGreen     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; EN1           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; EN2           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; EN3           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; EN4           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-07 V                   ; 2.35 V              ; -0.0133 V           ; 0.084 V                              ; 0.028 V                              ; 4.31e-10 s                  ; 3.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-07 V                  ; 2.35 V             ; -0.0133 V          ; 0.084 V                             ; 0.028 V                             ; 4.31e-10 s                 ; 3.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.8e-07 V                    ; 2.35 V              ; -0.00679 V          ; 0.09 V                               ; 0.045 V                              ; 6.2e-10 s                   ; 7.91e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.8e-07 V                   ; 2.35 V             ; -0.00679 V         ; 0.09 V                              ; 0.045 V                             ; 6.2e-10 s                  ; 7.91e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; NorthRed      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; NorthYellow   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; NorthGreen    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; EastRed       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; EastYellow    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; EastGreen     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; EN1           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; EN2           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; EN3           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; EN4           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0121 V           ; 0.274 V                              ; 0.034 V                              ; 3.18e-10 s                  ; 4.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0121 V          ; 0.274 V                             ; 0.034 V                             ; 3.18e-10 s                 ; 4.96e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                 ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; CLOCK_50                         ; CLOCK_50                         ; 706      ; 0        ; 0        ; 0        ;
; clock_divider_1hz:comb_3|clk_out ; CLOCK_50                         ; 1        ; 1        ; 0        ; 0        ;
; counter_divider:div|q[5]         ; CLOCK_50                         ; 1        ; 1        ; 0        ; 0        ;
; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 101      ; 0        ; 0        ; 0        ;
; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 19       ; 14       ; 0        ; 0        ;
; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 21       ; 21       ; 0        ; 0        ;
; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1]    ; 1595     ; 0        ; 1584     ; 0        ;
; Control:controller|counter[1]    ; Control:controller|counter[1]    ; 146      ; 146      ; 142      ; 142      ;
; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0]      ; 5        ; 0        ; 0        ; 0        ;
; Control:controller|state[0]      ; Control:controller|state[0]      ; 3        ; 3        ; 0        ; 0        ;
; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5]         ; 180      ; 0        ; 0        ; 0        ;
; Control:controller|counter[1]    ; counter_divider:div|q[5]         ; 17       ; 17       ; 0        ; 0        ;
; counter_divider:div|q[5]         ; counter_divider:div|q[5]         ; 38       ; 0        ; 0        ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                  ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; CLOCK_50                         ; CLOCK_50                         ; 706      ; 0        ; 0        ; 0        ;
; clock_divider_1hz:comb_3|clk_out ; CLOCK_50                         ; 1        ; 1        ; 0        ; 0        ;
; counter_divider:div|q[5]         ; CLOCK_50                         ; 1        ; 1        ; 0        ; 0        ;
; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 101      ; 0        ; 0        ; 0        ;
; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 19       ; 14       ; 0        ; 0        ;
; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 21       ; 21       ; 0        ; 0        ;
; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1]    ; 1595     ; 0        ; 1584     ; 0        ;
; Control:controller|counter[1]    ; Control:controller|counter[1]    ; 146      ; 146      ; 142      ; 142      ;
; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0]      ; 5        ; 0        ; 0        ; 0        ;
; Control:controller|state[0]      ; Control:controller|state[0]      ; 3        ; 3        ; 0        ; 0        ;
; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5]         ; 180      ; 0        ; 0        ; 0        ;
; Control:controller|counter[1]    ; counter_divider:div|q[5]         ; 17       ; 17       ; 0        ; 0        ;
; counter_divider:div|q[5]         ; counter_divider:div|q[5]         ; 38       ; 0        ; 0        ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 38    ; 38   ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 17    ; 17   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Thu Jan 09 10:44:52 2025
Info: Command: quartus_sta TLC_Project -c TLC_Project
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 15 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'TLC_Project.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_divider_1hz:comb_3|clk_out clock_divider_1hz:comb_3|clk_out
    Info (332105): create_clock -period 1.000 -name Control:controller|counter[1] Control:controller|counter[1]
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name counter_divider:div|q[5] counter_divider:div|q[5]
    Info (332105): create_clock -period 1.000 -name Control:controller|state[0] Control:controller|state[0]
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: north_split|Mod0|auto_generated|divider|divider|StageOut[21]~8  from: datad  to: combout
    Info (332098): Cell: north_split|Mod0|auto_generated|divider|divider|StageOut[22]~9  from: datad  to: combout
    Info (332098): Cell: north_split|Mod0|auto_generated|divider|divider|StageOut[23]~10  from: datad  to: combout
    Info (332098): Cell: north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[1]~0  from: dataa  to: combout
    Info (332098): Cell: north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[1]~0  from: datab  to: combout
    Info (332098): Cell: north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[2]~2  from: cin  to: combout
    Info (332098): Cell: north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[3]~4  from: cin  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.471
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.471             -36.129 counter_divider:div|q[5] 
    Info (332119):    -3.159             -60.320 CLOCK_50 
    Info (332119):    -3.113             -24.933 clock_divider_1hz:comb_3|clk_out 
    Info (332119):    -1.996             -19.747 Control:controller|counter[1] 
    Info (332119):    -0.188              -0.499 Control:controller|state[0] 
Info (332146): Worst-case hold slack is -6.314
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.314             -45.382 Control:controller|counter[1] 
    Info (332119):    -0.909              -4.648 clock_divider_1hz:comb_3|clk_out 
    Info (332119):    -0.600              -1.532 Control:controller|state[0] 
    Info (332119):    -0.033              -0.033 CLOCK_50 
    Info (332119):     0.553               0.000 counter_divider:div|q[5] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -42.835 CLOCK_50 
    Info (332119):    -1.576             -62.995 Control:controller|counter[1] 
    Info (332119):    -1.285             -19.275 counter_divider:div|q[5] 
    Info (332119):    -1.285             -11.565 clock_divider_1hz:comb_3|clk_out 
    Info (332119):     0.378               0.000 Control:controller|state[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: north_split|Mod0|auto_generated|divider|divider|StageOut[21]~8  from: datad  to: combout
    Info (332098): Cell: north_split|Mod0|auto_generated|divider|divider|StageOut[22]~9  from: datad  to: combout
    Info (332098): Cell: north_split|Mod0|auto_generated|divider|divider|StageOut[23]~10  from: datad  to: combout
    Info (332098): Cell: north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[1]~0  from: dataa  to: combout
    Info (332098): Cell: north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[1]~0  from: datab  to: combout
    Info (332098): Cell: north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[2]~2  from: cin  to: combout
    Info (332098): Cell: north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[3]~4  from: cin  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.879
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.879             -31.584 counter_divider:div|q[5] 
    Info (332119):    -2.846             -51.903 CLOCK_50 
    Info (332119):    -2.699             -21.868 clock_divider_1hz:comb_3|clk_out 
    Info (332119):    -1.818             -17.123 Control:controller|counter[1] 
    Info (332119):    -0.226              -0.630 Control:controller|state[0] 
Info (332146): Worst-case hold slack is -5.677
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.677             -40.821 Control:controller|counter[1] 
    Info (332119):    -0.773              -4.215 clock_divider_1hz:comb_3|clk_out 
    Info (332119):    -0.453              -1.078 Control:controller|state[0] 
    Info (332119):    -0.023              -0.023 CLOCK_50 
    Info (332119):     0.499               0.000 counter_divider:div|q[5] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -42.835 CLOCK_50 
    Info (332119):    -1.426             -52.868 Control:controller|counter[1] 
    Info (332119):    -1.285             -19.275 counter_divider:div|q[5] 
    Info (332119):    -1.285             -11.565 clock_divider_1hz:comb_3|clk_out 
    Info (332119):     0.333               0.000 Control:controller|state[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: north_split|Mod0|auto_generated|divider|divider|StageOut[21]~8  from: datad  to: combout
    Info (332098): Cell: north_split|Mod0|auto_generated|divider|divider|StageOut[22]~9  from: datad  to: combout
    Info (332098): Cell: north_split|Mod0|auto_generated|divider|divider|StageOut[23]~10  from: datad  to: combout
    Info (332098): Cell: north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[1]~0  from: dataa  to: combout
    Info (332098): Cell: north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[1]~0  from: datab  to: combout
    Info (332098): Cell: north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[2]~2  from: cin  to: combout
    Info (332098): Cell: north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[3]~4  from: cin  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.524
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.524             -15.991 counter_divider:div|q[5] 
    Info (332119):    -1.068              -8.195 clock_divider_1hz:comb_3|clk_out 
    Info (332119):    -1.014             -13.592 CLOCK_50 
    Info (332119):    -0.432              -3.696 Control:controller|counter[1] 
    Info (332119):     0.110               0.000 Control:controller|state[0] 
Info (332146): Worst-case hold slack is -3.284
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.284             -23.740 Control:controller|counter[1] 
    Info (332119):    -0.548              -3.079 clock_divider_1hz:comb_3|clk_out 
    Info (332119):    -0.476              -1.350 Control:controller|state[0] 
    Info (332119):    -0.189              -0.273 CLOCK_50 
    Info (332119):     0.252               0.000 counter_divider:div|q[5] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -35.873 CLOCK_50 
    Info (332119):    -1.000             -15.000 counter_divider:div|q[5] 
    Info (332119):    -1.000              -9.000 clock_divider_1hz:comb_3|clk_out 
    Info (332119):    -0.524             -16.604 Control:controller|counter[1] 
    Info (332119):     0.430               0.000 Control:controller|state[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4674 megabytes
    Info: Processing ended: Thu Jan 09 10:44:54 2025
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


