TimeQuest Timing Analyzer report for lab05
Fri Feb 26 21:19:07 2016
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk50MHz'
 13. Slow 1200mV 85C Model Hold: 'clk50MHz'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk50MHz'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clk50MHz'
 27. Slow 1200mV 0C Model Hold: 'clk50MHz'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clk50MHz'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clk50MHz'
 40. Fast 1200mV 0C Model Hold: 'clk50MHz'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clk50MHz'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Slow Corner Signal Integrity Metrics
 55. Fast Corner Signal Integrity Metrics
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; lab05                                              ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; clk50MHz   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk50MHz } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 286.94 MHz ; 250.0 MHz       ; clk50MHz   ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+--------+-----------------+
; Clock    ; Slack  ; End Point TNS   ;
+----------+--------+-----------------+
; clk50MHz ; -2.485 ; -46.331         ;
+----------+--------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+-------+-----------------+
; Clock    ; Slack ; End Point TNS   ;
+----------+-------+-----------------+
; clk50MHz ; 0.359 ; 0.000           ;
+----------+-------+-----------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+--------+-------------------------------+
; Clock    ; Slack  ; End Point TNS                 ;
+----------+--------+-------------------------------+
; clk50MHz ; -3.000 ; -35.000                       ;
+----------+--------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk50MHz'                                                                                    ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -2.485 ; gcd:GCD_ENT|tmp_x[1] ; gcd:GCD_ENT|tmp_y[7] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.418      ;
; -2.464 ; gcd:GCD_ENT|tmp_x[4] ; gcd:GCD_ENT|tmp_y[7] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.397      ;
; -2.442 ; gcd:GCD_ENT|tmp_x[0] ; gcd:GCD_ENT|tmp_y[7] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.375      ;
; -2.418 ; gcd:GCD_ENT|tmp_y[2] ; gcd:GCD_ENT|tmp_y[7] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.351      ;
; -2.374 ; gcd:GCD_ENT|tmp_x[1] ; gcd:GCD_ENT|tmp_y[0] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.307      ;
; -2.374 ; gcd:GCD_ENT|tmp_x[1] ; gcd:GCD_ENT|tmp_y[3] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.307      ;
; -2.374 ; gcd:GCD_ENT|tmp_x[1] ; gcd:GCD_ENT|tmp_y[1] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.307      ;
; -2.374 ; gcd:GCD_ENT|tmp_x[1] ; gcd:GCD_ENT|tmp_y[2] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.307      ;
; -2.374 ; gcd:GCD_ENT|tmp_x[1] ; gcd:GCD_ENT|tmp_y[6] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.307      ;
; -2.374 ; gcd:GCD_ENT|tmp_x[1] ; gcd:GCD_ENT|tmp_y[4] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.307      ;
; -2.374 ; gcd:GCD_ENT|tmp_x[1] ; gcd:GCD_ENT|tmp_y[5] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.307      ;
; -2.361 ; gcd:GCD_ENT|tmp_x[1] ; gcd:GCD_ENT|tmp_x[0] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.294      ;
; -2.361 ; gcd:GCD_ENT|tmp_x[1] ; gcd:GCD_ENT|tmp_x[1] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.294      ;
; -2.361 ; gcd:GCD_ENT|tmp_x[1] ; gcd:GCD_ENT|tmp_x[2] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.294      ;
; -2.361 ; gcd:GCD_ENT|tmp_x[1] ; gcd:GCD_ENT|tmp_x[3] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.294      ;
; -2.361 ; gcd:GCD_ENT|tmp_x[1] ; gcd:GCD_ENT|tmp_x[4] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.294      ;
; -2.356 ; gcd:GCD_ENT|tmp_y[0] ; gcd:GCD_ENT|tmp_y[7] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.289      ;
; -2.353 ; gcd:GCD_ENT|tmp_x[4] ; gcd:GCD_ENT|tmp_y[0] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.286      ;
; -2.353 ; gcd:GCD_ENT|tmp_x[4] ; gcd:GCD_ENT|tmp_y[3] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.286      ;
; -2.353 ; gcd:GCD_ENT|tmp_x[4] ; gcd:GCD_ENT|tmp_y[1] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.286      ;
; -2.353 ; gcd:GCD_ENT|tmp_x[4] ; gcd:GCD_ENT|tmp_y[2] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.286      ;
; -2.353 ; gcd:GCD_ENT|tmp_x[4] ; gcd:GCD_ENT|tmp_y[6] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.286      ;
; -2.353 ; gcd:GCD_ENT|tmp_x[4] ; gcd:GCD_ENT|tmp_y[4] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.286      ;
; -2.353 ; gcd:GCD_ENT|tmp_x[4] ; gcd:GCD_ENT|tmp_y[5] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.286      ;
; -2.340 ; gcd:GCD_ENT|tmp_x[4] ; gcd:GCD_ENT|tmp_x[0] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.273      ;
; -2.340 ; gcd:GCD_ENT|tmp_x[4] ; gcd:GCD_ENT|tmp_x[1] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.273      ;
; -2.340 ; gcd:GCD_ENT|tmp_x[4] ; gcd:GCD_ENT|tmp_x[2] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.273      ;
; -2.340 ; gcd:GCD_ENT|tmp_x[4] ; gcd:GCD_ENT|tmp_x[3] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.273      ;
; -2.340 ; gcd:GCD_ENT|tmp_x[4] ; gcd:GCD_ENT|tmp_x[4] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.273      ;
; -2.331 ; gcd:GCD_ENT|tmp_x[0] ; gcd:GCD_ENT|tmp_y[0] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.264      ;
; -2.331 ; gcd:GCD_ENT|tmp_x[0] ; gcd:GCD_ENT|tmp_y[3] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.264      ;
; -2.331 ; gcd:GCD_ENT|tmp_x[0] ; gcd:GCD_ENT|tmp_y[1] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.264      ;
; -2.331 ; gcd:GCD_ENT|tmp_x[0] ; gcd:GCD_ENT|tmp_y[2] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.264      ;
; -2.331 ; gcd:GCD_ENT|tmp_x[0] ; gcd:GCD_ENT|tmp_y[6] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.264      ;
; -2.331 ; gcd:GCD_ENT|tmp_x[0] ; gcd:GCD_ENT|tmp_y[4] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.264      ;
; -2.331 ; gcd:GCD_ENT|tmp_x[0] ; gcd:GCD_ENT|tmp_y[5] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.264      ;
; -2.320 ; gcd:GCD_ENT|tmp_x[2] ; gcd:GCD_ENT|tmp_y[7] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.253      ;
; -2.318 ; gcd:GCD_ENT|tmp_x[0] ; gcd:GCD_ENT|tmp_x[0] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.251      ;
; -2.318 ; gcd:GCD_ENT|tmp_x[0] ; gcd:GCD_ENT|tmp_x[1] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.251      ;
; -2.318 ; gcd:GCD_ENT|tmp_x[0] ; gcd:GCD_ENT|tmp_x[2] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.251      ;
; -2.318 ; gcd:GCD_ENT|tmp_x[0] ; gcd:GCD_ENT|tmp_x[3] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.251      ;
; -2.318 ; gcd:GCD_ENT|tmp_x[0] ; gcd:GCD_ENT|tmp_x[4] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.251      ;
; -2.313 ; gcd:GCD_ENT|tmp_x[1] ; gcd:GCD_ENT|tmp_x[5] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.246      ;
; -2.313 ; gcd:GCD_ENT|tmp_x[1] ; gcd:GCD_ENT|tmp_x[6] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.246      ;
; -2.313 ; gcd:GCD_ENT|tmp_x[1] ; gcd:GCD_ENT|tmp_x[7] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.246      ;
; -2.307 ; gcd:GCD_ENT|tmp_y[2] ; gcd:GCD_ENT|tmp_y[0] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.240      ;
; -2.307 ; gcd:GCD_ENT|tmp_y[2] ; gcd:GCD_ENT|tmp_y[3] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.240      ;
; -2.307 ; gcd:GCD_ENT|tmp_y[2] ; gcd:GCD_ENT|tmp_y[1] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.240      ;
; -2.307 ; gcd:GCD_ENT|tmp_y[2] ; gcd:GCD_ENT|tmp_y[2] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.240      ;
; -2.307 ; gcd:GCD_ENT|tmp_y[2] ; gcd:GCD_ENT|tmp_y[6] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.240      ;
; -2.307 ; gcd:GCD_ENT|tmp_y[2] ; gcd:GCD_ENT|tmp_y[4] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.240      ;
; -2.307 ; gcd:GCD_ENT|tmp_y[2] ; gcd:GCD_ENT|tmp_y[5] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.240      ;
; -2.294 ; gcd:GCD_ENT|tmp_y[2] ; gcd:GCD_ENT|tmp_x[0] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.227      ;
; -2.294 ; gcd:GCD_ENT|tmp_y[2] ; gcd:GCD_ENT|tmp_x[1] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.227      ;
; -2.294 ; gcd:GCD_ENT|tmp_y[2] ; gcd:GCD_ENT|tmp_x[2] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.227      ;
; -2.294 ; gcd:GCD_ENT|tmp_y[2] ; gcd:GCD_ENT|tmp_x[3] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.227      ;
; -2.294 ; gcd:GCD_ENT|tmp_y[2] ; gcd:GCD_ENT|tmp_x[4] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.227      ;
; -2.292 ; gcd:GCD_ENT|tmp_x[4] ; gcd:GCD_ENT|tmp_x[5] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.225      ;
; -2.292 ; gcd:GCD_ENT|tmp_x[4] ; gcd:GCD_ENT|tmp_x[6] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.225      ;
; -2.292 ; gcd:GCD_ENT|tmp_x[4] ; gcd:GCD_ENT|tmp_x[7] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.225      ;
; -2.270 ; gcd:GCD_ENT|tmp_x[0] ; gcd:GCD_ENT|tmp_x[5] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.203      ;
; -2.270 ; gcd:GCD_ENT|tmp_x[0] ; gcd:GCD_ENT|tmp_x[6] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.203      ;
; -2.270 ; gcd:GCD_ENT|tmp_x[0] ; gcd:GCD_ENT|tmp_x[7] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.203      ;
; -2.246 ; gcd:GCD_ENT|tmp_y[2] ; gcd:GCD_ENT|tmp_x[5] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.179      ;
; -2.246 ; gcd:GCD_ENT|tmp_y[2] ; gcd:GCD_ENT|tmp_x[6] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.179      ;
; -2.246 ; gcd:GCD_ENT|tmp_y[2] ; gcd:GCD_ENT|tmp_x[7] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.179      ;
; -2.245 ; gcd:GCD_ENT|tmp_y[0] ; gcd:GCD_ENT|tmp_y[0] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.178      ;
; -2.245 ; gcd:GCD_ENT|tmp_y[0] ; gcd:GCD_ENT|tmp_y[3] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.178      ;
; -2.245 ; gcd:GCD_ENT|tmp_y[0] ; gcd:GCD_ENT|tmp_y[1] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.178      ;
; -2.245 ; gcd:GCD_ENT|tmp_y[0] ; gcd:GCD_ENT|tmp_y[2] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.178      ;
; -2.245 ; gcd:GCD_ENT|tmp_y[0] ; gcd:GCD_ENT|tmp_y[6] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.178      ;
; -2.245 ; gcd:GCD_ENT|tmp_y[0] ; gcd:GCD_ENT|tmp_y[4] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.178      ;
; -2.245 ; gcd:GCD_ENT|tmp_y[0] ; gcd:GCD_ENT|tmp_y[5] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.178      ;
; -2.234 ; gcd:GCD_ENT|tmp_y[0] ; gcd:GCD_ENT|tmp_x[5] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.167      ;
; -2.232 ; gcd:GCD_ENT|tmp_y[0] ; gcd:GCD_ENT|tmp_x[0] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.165      ;
; -2.232 ; gcd:GCD_ENT|tmp_y[0] ; gcd:GCD_ENT|tmp_x[1] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.165      ;
; -2.232 ; gcd:GCD_ENT|tmp_y[0] ; gcd:GCD_ENT|tmp_x[2] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.165      ;
; -2.232 ; gcd:GCD_ENT|tmp_y[0] ; gcd:GCD_ENT|tmp_x[3] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.165      ;
; -2.232 ; gcd:GCD_ENT|tmp_y[0] ; gcd:GCD_ENT|tmp_x[4] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.165      ;
; -2.209 ; gcd:GCD_ENT|tmp_x[2] ; gcd:GCD_ENT|tmp_y[0] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.142      ;
; -2.209 ; gcd:GCD_ENT|tmp_x[2] ; gcd:GCD_ENT|tmp_y[3] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.142      ;
; -2.209 ; gcd:GCD_ENT|tmp_x[2] ; gcd:GCD_ENT|tmp_y[1] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.142      ;
; -2.209 ; gcd:GCD_ENT|tmp_x[2] ; gcd:GCD_ENT|tmp_y[2] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.142      ;
; -2.209 ; gcd:GCD_ENT|tmp_x[2] ; gcd:GCD_ENT|tmp_y[6] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.142      ;
; -2.209 ; gcd:GCD_ENT|tmp_x[2] ; gcd:GCD_ENT|tmp_y[4] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.142      ;
; -2.209 ; gcd:GCD_ENT|tmp_x[2] ; gcd:GCD_ENT|tmp_y[5] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.142      ;
; -2.196 ; gcd:GCD_ENT|tmp_x[2] ; gcd:GCD_ENT|tmp_x[0] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.129      ;
; -2.196 ; gcd:GCD_ENT|tmp_x[2] ; gcd:GCD_ENT|tmp_x[1] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.129      ;
; -2.196 ; gcd:GCD_ENT|tmp_x[2] ; gcd:GCD_ENT|tmp_x[2] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.129      ;
; -2.196 ; gcd:GCD_ENT|tmp_x[2] ; gcd:GCD_ENT|tmp_x[3] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.129      ;
; -2.196 ; gcd:GCD_ENT|tmp_x[2] ; gcd:GCD_ENT|tmp_x[4] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.129      ;
; -2.184 ; gcd:GCD_ENT|tmp_y[0] ; gcd:GCD_ENT|tmp_x[6] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.117      ;
; -2.184 ; gcd:GCD_ENT|tmp_y[0] ; gcd:GCD_ENT|tmp_x[7] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.117      ;
; -2.176 ; gcd:GCD_ENT|tmp_y[7] ; gcd:GCD_ENT|tmp_y[7] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.109      ;
; -2.154 ; gcd:GCD_ENT|tmp_y[1] ; gcd:GCD_ENT|tmp_y[7] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.087      ;
; -2.148 ; gcd:GCD_ENT|tmp_x[2] ; gcd:GCD_ENT|tmp_x[5] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.081      ;
; -2.148 ; gcd:GCD_ENT|tmp_x[2] ; gcd:GCD_ENT|tmp_x[6] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.081      ;
; -2.148 ; gcd:GCD_ENT|tmp_x[2] ; gcd:GCD_ENT|tmp_x[7] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.081      ;
; -2.103 ; gcd:GCD_ENT|tmp_x[3] ; gcd:GCD_ENT|tmp_y[7] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.036      ;
; -2.098 ; gcd:GCD_ENT|tmp_y[7] ; gcd:GCD_ENT|tmp_y[0] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 3.031      ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk50MHz'                                                                                                          ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.359 ; gcd:GCD_ENT|done                ; gcd:GCD_ENT|done                ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; gcd:GCD_ENT|state.WAIT_1        ; gcd:GCD_ENT|state.WAIT_1        ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; gcd:GCD_ENT|state.WAIT_0        ; gcd:GCD_ENT|state.WAIT_0        ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.061      ; 0.577      ;
; 0.386 ; gcd:GCD_ENT|state.START         ; gcd:GCD_ENT|state.INIT          ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.061      ; 0.604      ;
; 0.386 ; gcd:GCD_ENT|state.START         ; gcd:GCD_ENT|state.WAIT_1        ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.061      ; 0.604      ;
; 0.393 ; gcd:GCD_ENT|state.INIT          ; gcd:GCD_ENT|state.LOOP_COND     ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.061      ; 0.611      ;
; 0.400 ; gcd:GCD_ENT|state.OUTPUT_RESULT ; gcd:GCD_ENT|done                ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.061      ; 0.618      ;
; 0.402 ; gcd:GCD_ENT|state.OUTPUT_RESULT ; gcd:GCD_ENT|state.WAIT_0        ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.061      ; 0.620      ;
; 0.481 ; gcd:GCD_ENT|state.WAIT_1        ; gcd:GCD_ENT|state.INIT          ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.061      ; 0.699      ;
; 0.562 ; gcd:GCD_ENT|state.LOOP_COND     ; gcd:GCD_ENT|state.OUTPUT_RESULT ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.061      ; 0.780      ;
; 0.574 ; gcd:GCD_ENT|state.WAIT_0        ; gcd:GCD_ENT|state.WAIT_1        ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.061      ; 0.792      ;
; 0.603 ; gcd:GCD_ENT|state.LOOP_COND     ; gcd:GCD_ENT|state.LOOP_BODY     ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.061      ; 0.821      ;
; 0.610 ; gcd:GCD_ENT|state.WAIT_0        ; gcd:GCD_ENT|done                ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.061      ; 0.828      ;
; 0.617 ; gcd:GCD_ENT|state.START         ; gcd:GCD_ENT|done                ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.061      ; 0.835      ;
; 0.626 ; gcd:GCD_ENT|state.LOOP_BODY     ; gcd:GCD_ENT|tmp_x[0]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.061      ; 0.844      ;
; 0.628 ; gcd:GCD_ENT|state.LOOP_BODY     ; gcd:GCD_ENT|tmp_x[2]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.061      ; 0.846      ;
; 0.633 ; gcd:GCD_ENT|state.LOOP_BODY     ; gcd:GCD_ENT|state.LOOP_COND     ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.061      ; 0.851      ;
; 0.811 ; gcd:GCD_ENT|tmp_x[0]            ; gcd:GCD_ENT|output[0]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.059      ; 1.027      ;
; 0.823 ; gcd:GCD_ENT|state.LOOP_BODY     ; gcd:GCD_ENT|tmp_x[1]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.061      ; 1.041      ;
; 0.825 ; gcd:GCD_ENT|state.LOOP_BODY     ; gcd:GCD_ENT|tmp_x[3]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.061      ; 1.043      ;
; 0.827 ; gcd:GCD_ENT|state.LOOP_BODY     ; gcd:GCD_ENT|tmp_x[4]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.061      ; 1.045      ;
; 0.871 ; gcd:GCD_ENT|tmp_y[7]            ; gcd:GCD_ENT|tmp_y[7]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.062      ; 1.090      ;
; 0.874 ; gcd:GCD_ENT|tmp_x[7]            ; gcd:GCD_ENT|tmp_y[7]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.062      ; 1.093      ;
; 0.884 ; gcd:GCD_ENT|tmp_x[4]            ; gcd:GCD_ENT|tmp_x[4]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.062      ; 1.103      ;
; 0.930 ; gcd:GCD_ENT|tmp_x[3]            ; gcd:GCD_ENT|output[3]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.059      ; 1.146      ;
; 0.934 ; gcd:GCD_ENT|tmp_x[6]            ; gcd:GCD_ENT|output[6]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.059      ; 1.150      ;
; 0.957 ; gcd:GCD_ENT|state.LOOP_BODY     ; gcd:GCD_ENT|tmp_y[7]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.061      ; 1.175      ;
; 0.981 ; gcd:GCD_ENT|tmp_x[7]            ; gcd:GCD_ENT|output[7]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.059      ; 1.197      ;
; 0.986 ; gcd:GCD_ENT|tmp_x[5]            ; gcd:GCD_ENT|output[5]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.059      ; 1.202      ;
; 0.988 ; gcd:GCD_ENT|tmp_x[4]            ; gcd:GCD_ENT|output[4]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.059      ; 1.204      ;
; 1.004 ; gcd:GCD_ENT|tmp_x[1]            ; gcd:GCD_ENT|tmp_x[1]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.062      ; 1.223      ;
; 1.010 ; gcd:GCD_ENT|tmp_x[3]            ; gcd:GCD_ENT|tmp_x[3]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.062      ; 1.229      ;
; 1.023 ; gcd:GCD_ENT|tmp_y[1]            ; gcd:GCD_ENT|tmp_x[1]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.062      ; 1.242      ;
; 1.060 ; gcd:GCD_ENT|tmp_y[4]            ; gcd:GCD_ENT|tmp_x[4]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.062      ; 1.279      ;
; 1.060 ; gcd:GCD_ENT|tmp_y[3]            ; gcd:GCD_ENT|tmp_x[3]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.062      ; 1.279      ;
; 1.064 ; gcd:GCD_ENT|state.LOOP_BODY     ; gcd:GCD_ENT|tmp_y[0]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.061      ; 1.282      ;
; 1.111 ; gcd:GCD_ENT|tmp_y[2]            ; gcd:GCD_ENT|tmp_x[2]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.062      ; 1.330      ;
; 1.115 ; gcd:GCD_ENT|tmp_x[2]            ; gcd:GCD_ENT|tmp_x[2]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.062      ; 1.334      ;
; 1.133 ; gcd:GCD_ENT|tmp_x[0]            ; gcd:GCD_ENT|tmp_x[0]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.062      ; 1.352      ;
; 1.154 ; gcd:GCD_ENT|tmp_x[7]            ; gcd:GCD_ENT|tmp_x[7]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.062      ; 1.373      ;
; 1.155 ; gcd:GCD_ENT|tmp_y[3]            ; gcd:GCD_ENT|tmp_y[3]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.062      ; 1.374      ;
; 1.159 ; gcd:GCD_ENT|tmp_y[0]            ; gcd:GCD_ENT|tmp_x[0]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.062      ; 1.378      ;
; 1.225 ; gcd:GCD_ENT|tmp_x[2]            ; gcd:GCD_ENT|output[2]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.059      ; 1.441      ;
; 1.243 ; gcd:GCD_ENT|state.LOOP_BODY     ; gcd:GCD_ENT|tmp_x[7]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.061      ; 1.461      ;
; 1.259 ; gcd:GCD_ENT|state.LOOP_BODY     ; gcd:GCD_ENT|tmp_y[3]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.061      ; 1.477      ;
; 1.269 ; gcd:GCD_ENT|state.LOOP_BODY     ; gcd:GCD_ENT|tmp_y[2]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.061      ; 1.487      ;
; 1.271 ; gcd:GCD_ENT|state.LOOP_BODY     ; gcd:GCD_ENT|tmp_y[1]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.061      ; 1.489      ;
; 1.279 ; gcd:GCD_ENT|tmp_y[2]            ; gcd:GCD_ENT|tmp_x[3]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.062      ; 1.498      ;
; 1.282 ; gcd:GCD_ENT|tmp_x[3]            ; gcd:GCD_ENT|tmp_x[4]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.062      ; 1.501      ;
; 1.299 ; gcd:GCD_ENT|tmp_x[2]            ; gcd:GCD_ENT|tmp_x[4]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.062      ; 1.518      ;
; 1.300 ; gcd:GCD_ENT|tmp_x[2]            ; gcd:GCD_ENT|tmp_x[3]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.062      ; 1.519      ;
; 1.302 ; gcd:GCD_ENT|tmp_x[0]            ; gcd:GCD_ENT|tmp_x[1]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.062      ; 1.521      ;
; 1.303 ; gcd:GCD_ENT|tmp_y[6]            ; gcd:GCD_ENT|tmp_y[7]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.062      ; 1.522      ;
; 1.315 ; gcd:GCD_ENT|tmp_y[1]            ; gcd:GCD_ENT|tmp_x[3]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.062      ; 1.534      ;
; 1.315 ; gcd:GCD_ENT|tmp_y[2]            ; gcd:GCD_ENT|tmp_y[2]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.062      ; 1.534      ;
; 1.316 ; gcd:GCD_ENT|tmp_y[0]            ; gcd:GCD_ENT|tmp_x[1]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.062      ; 1.535      ;
; 1.326 ; gcd:GCD_ENT|tmp_y[1]            ; gcd:GCD_ENT|tmp_y[1]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.062      ; 1.545      ;
; 1.327 ; gcd:GCD_ENT|state.OUTPUT_RESULT ; gcd:GCD_ENT|output[0]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.058      ; 1.542      ;
; 1.327 ; gcd:GCD_ENT|state.OUTPUT_RESULT ; gcd:GCD_ENT|output[7]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.058      ; 1.542      ;
; 1.327 ; gcd:GCD_ENT|state.OUTPUT_RESULT ; gcd:GCD_ENT|output[6]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.058      ; 1.542      ;
; 1.327 ; gcd:GCD_ENT|state.OUTPUT_RESULT ; gcd:GCD_ENT|output[5]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.058      ; 1.542      ;
; 1.327 ; gcd:GCD_ENT|state.OUTPUT_RESULT ; gcd:GCD_ENT|output[4]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.058      ; 1.542      ;
; 1.327 ; gcd:GCD_ENT|state.OUTPUT_RESULT ; gcd:GCD_ENT|output[3]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.058      ; 1.542      ;
; 1.327 ; gcd:GCD_ENT|state.OUTPUT_RESULT ; gcd:GCD_ENT|output[2]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.058      ; 1.542      ;
; 1.327 ; gcd:GCD_ENT|state.OUTPUT_RESULT ; gcd:GCD_ENT|output[1]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.058      ; 1.542      ;
; 1.345 ; gcd:GCD_ENT|tmp_x[5]            ; gcd:GCD_ENT|tmp_y[7]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.062      ; 1.564      ;
; 1.348 ; gcd:GCD_ENT|tmp_y[3]            ; gcd:GCD_ENT|tmp_x[4]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.062      ; 1.567      ;
; 1.368 ; gcd:GCD_ENT|state.LOOP_BODY     ; gcd:GCD_ENT|tmp_y[4]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.061      ; 1.586      ;
; 1.383 ; gcd:GCD_ENT|tmp_x[1]            ; gcd:GCD_ENT|tmp_x[2]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.062      ; 1.602      ;
; 1.388 ; gcd:GCD_ENT|tmp_y[2]            ; gcd:GCD_ENT|tmp_x[4]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.062      ; 1.607      ;
; 1.389 ; gcd:GCD_ENT|tmp_x[1]            ; gcd:GCD_ENT|tmp_x[4]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.062      ; 1.608      ;
; 1.390 ; gcd:GCD_ENT|tmp_x[1]            ; gcd:GCD_ENT|tmp_x[3]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.062      ; 1.609      ;
; 1.408 ; gcd:GCD_ENT|tmp_x[0]            ; gcd:GCD_ENT|tmp_x[2]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.062      ; 1.627      ;
; 1.409 ; gcd:GCD_ENT|tmp_x[4]            ; gcd:GCD_ENT|tmp_x[7]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.062      ; 1.628      ;
; 1.413 ; gcd:GCD_ENT|tmp_y[5]            ; gcd:GCD_ENT|tmp_x[7]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.062      ; 1.632      ;
; 1.414 ; gcd:GCD_ENT|tmp_x[0]            ; gcd:GCD_ENT|tmp_x[4]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.062      ; 1.633      ;
; 1.415 ; gcd:GCD_ENT|tmp_x[0]            ; gcd:GCD_ENT|tmp_x[3]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.062      ; 1.634      ;
; 1.417 ; gcd:GCD_ENT|state.LOOP_BODY     ; gcd:GCD_ENT|tmp_x[6]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.061      ; 1.635      ;
; 1.417 ; gcd:GCD_ENT|tmp_x[4]            ; gcd:GCD_ENT|tmp_y[4]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.062      ; 1.636      ;
; 1.418 ; gcd:GCD_ENT|tmp_y[1]            ; gcd:GCD_ENT|tmp_x[2]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.062      ; 1.637      ;
; 1.420 ; gcd:GCD_ENT|tmp_x[3]            ; gcd:GCD_ENT|tmp_y[3]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.062      ; 1.639      ;
; 1.424 ; gcd:GCD_ENT|tmp_y[1]            ; gcd:GCD_ENT|tmp_x[4]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.062      ; 1.643      ;
; 1.425 ; gcd:GCD_ENT|state.LOOP_BODY     ; gcd:GCD_ENT|tmp_x[5]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.061      ; 1.643      ;
; 1.429 ; gcd:GCD_ENT|tmp_y[0]            ; gcd:GCD_ENT|tmp_x[3]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.062      ; 1.648      ;
; 1.446 ; gcd:GCD_ENT|tmp_y[3]            ; gcd:GCD_ENT|state.OUTPUT_RESULT ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.062      ; 1.665      ;
; 1.451 ; gcd:GCD_ENT|tmp_y[3]            ; gcd:GCD_ENT|state.LOOP_BODY     ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.062      ; 1.670      ;
; 1.454 ; gcd:GCD_ENT|tmp_y[3]            ; gcd:GCD_ENT|tmp_y[4]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.062      ; 1.673      ;
; 1.464 ; gcd:GCD_ENT|tmp_y[4]            ; gcd:GCD_ENT|tmp_y[4]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.062      ; 1.683      ;
; 1.465 ; gcd:GCD_ENT|tmp_y[2]            ; gcd:GCD_ENT|tmp_y[3]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.062      ; 1.684      ;
; 1.473 ; gcd:GCD_ENT|tmp_x[1]            ; gcd:GCD_ENT|output[1]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.059      ; 1.689      ;
; 1.495 ; gcd:GCD_ENT|tmp_y[2]            ; gcd:GCD_ENT|tmp_y[4]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.062      ; 1.714      ;
; 1.515 ; gcd:GCD_ENT|tmp_y[3]            ; gcd:GCD_ENT|tmp_y[7]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.062      ; 1.734      ;
; 1.520 ; gcd:GCD_ENT|tmp_x[2]            ; gcd:GCD_ENT|tmp_y[2]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.062      ; 1.739      ;
; 1.532 ; gcd:GCD_ENT|tmp_y[0]            ; gcd:GCD_ENT|tmp_x[2]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.062      ; 1.751      ;
; 1.538 ; gcd:GCD_ENT|tmp_y[0]            ; gcd:GCD_ENT|tmp_x[4]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.062      ; 1.757      ;
; 1.550 ; gcd:GCD_ENT|tmp_y[6]            ; gcd:GCD_ENT|state.LOOP_BODY     ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.062      ; 1.769      ;
; 1.551 ; gcd:GCD_ENT|tmp_y[6]            ; gcd:GCD_ENT|state.OUTPUT_RESULT ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.062      ; 1.770      ;
; 1.554 ; gcd:GCD_ENT|tmp_y[0]            ; gcd:GCD_ENT|tmp_y[0]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.062      ; 1.773      ;
; 1.556 ; gcd:GCD_ENT|tmp_y[2]            ; gcd:GCD_ENT|tmp_y[7]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.062      ; 1.775      ;
; 1.560 ; gcd:GCD_ENT|state.LOOP_BODY     ; gcd:GCD_ENT|tmp_y[5]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.061      ; 1.778      ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk50MHz'                                                              ;
+--------+--------------+----------------+-----------------+----------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                          ;
+--------+--------------+----------------+-----------------+----------+------------+---------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk50MHz ; Rise       ; clk50MHz                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|done                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|output[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|output[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|output[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|output[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|output[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|output[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|output[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|output[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|state.INIT          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|state.LOOP_BODY     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|state.LOOP_COND     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|state.OUTPUT_RESULT ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|state.START         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|state.WAIT_0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|state.WAIT_1        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_x[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_x[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_x[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_x[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_x[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_x[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_x[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_x[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_y[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_y[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_y[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_y[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_y[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_y[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_y[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_y[7]            ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|done                ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|output[0]           ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|output[1]           ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|output[2]           ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|output[3]           ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|output[4]           ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|output[5]           ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|output[6]           ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|output[7]           ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|state.INIT          ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|state.LOOP_BODY     ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|state.LOOP_COND     ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|state.OUTPUT_RESULT ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|state.START         ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|state.WAIT_0        ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|state.WAIT_1        ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_x[0]            ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_x[1]            ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_x[2]            ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_x[3]            ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_x[4]            ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_x[5]            ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_x[6]            ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_x[7]            ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_y[0]            ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_y[1]            ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_y[2]            ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_y[3]            ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_y[4]            ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_y[5]            ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_y[6]            ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_y[7]            ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; clk50MHz~input|o                ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|output[0]|clk           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|output[1]|clk           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|output[2]|clk           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|output[3]|clk           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|output[4]|clk           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|output[5]|clk           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|output[6]|clk           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|output[7]|clk           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|tmp_x[0]|clk            ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|tmp_x[1]|clk            ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|tmp_x[2]|clk            ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|tmp_x[3]|clk            ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|tmp_x[4]|clk            ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|tmp_x[5]|clk            ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|tmp_x[6]|clk            ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|tmp_x[7]|clk            ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|tmp_y[0]|clk            ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|tmp_y[1]|clk            ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|tmp_y[2]|clk            ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|tmp_y[3]|clk            ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|tmp_y[4]|clk            ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|tmp_y[5]|clk            ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|tmp_y[6]|clk            ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|done|clk                ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|state.INIT|clk          ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|state.LOOP_BODY|clk     ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|state.LOOP_COND|clk     ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|state.OUTPUT_RESULT|clk ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|state.START|clk         ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|state.WAIT_0|clk        ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|state.WAIT_1|clk        ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|tmp_y[7]|clk            ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; clk50MHz~inputclkctrl|inclk[0]  ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; clk50MHz~inputclkctrl|outclk    ;
+--------+--------------+----------------+-----------------+----------+------------+---------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; button[*]  ; clk50MHz   ; 2.085 ; 2.543 ; Rise       ; clk50MHz        ;
;  button[2] ; clk50MHz   ; 2.085 ; 2.543 ; Rise       ; clk50MHz        ;
; switch[*]  ; clk50MHz   ; 2.228 ; 2.677 ; Rise       ; clk50MHz        ;
;  switch[0] ; clk50MHz   ; 2.015 ; 2.459 ; Rise       ; clk50MHz        ;
;  switch[1] ; clk50MHz   ; 1.964 ; 2.387 ; Rise       ; clk50MHz        ;
;  switch[2] ; clk50MHz   ; 1.949 ; 2.372 ; Rise       ; clk50MHz        ;
;  switch[3] ; clk50MHz   ; 2.228 ; 2.677 ; Rise       ; clk50MHz        ;
;  switch[4] ; clk50MHz   ; 2.149 ; 2.598 ; Rise       ; clk50MHz        ;
;  switch[5] ; clk50MHz   ; 2.136 ; 2.623 ; Rise       ; clk50MHz        ;
;  switch[6] ; clk50MHz   ; 2.039 ; 2.509 ; Rise       ; clk50MHz        ;
;  switch[7] ; clk50MHz   ; 1.875 ; 2.352 ; Rise       ; clk50MHz        ;
;  switch[8] ; clk50MHz   ; 1.782 ; 2.251 ; Rise       ; clk50MHz        ;
;  switch[9] ; clk50MHz   ; 2.046 ; 2.491 ; Rise       ; clk50MHz        ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; button[*]  ; clk50MHz   ; -1.591 ; -2.047 ; Rise       ; clk50MHz        ;
;  button[2] ; clk50MHz   ; -1.591 ; -2.047 ; Rise       ; clk50MHz        ;
; switch[*]  ; clk50MHz   ; -1.400 ; -1.847 ; Rise       ; clk50MHz        ;
;  switch[0] ; clk50MHz   ; -1.626 ; -2.047 ; Rise       ; clk50MHz        ;
;  switch[1] ; clk50MHz   ; -1.577 ; -1.978 ; Rise       ; clk50MHz        ;
;  switch[2] ; clk50MHz   ; -1.562 ; -1.964 ; Rise       ; clk50MHz        ;
;  switch[3] ; clk50MHz   ; -1.781 ; -2.191 ; Rise       ; clk50MHz        ;
;  switch[4] ; clk50MHz   ; -1.690 ; -2.104 ; Rise       ; clk50MHz        ;
;  switch[5] ; clk50MHz   ; -1.719 ; -2.156 ; Rise       ; clk50MHz        ;
;  switch[6] ; clk50MHz   ; -1.647 ; -2.094 ; Rise       ; clk50MHz        ;
;  switch[7] ; clk50MHz   ; -1.465 ; -1.900 ; Rise       ; clk50MHz        ;
;  switch[8] ; clk50MHz   ; -1.400 ; -1.847 ; Rise       ; clk50MHz        ;
;  switch[9] ; clk50MHz   ; -1.656 ; -2.079 ; Rise       ; clk50MHz        ;
+------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; led0[*]   ; clk50MHz   ; 6.286 ; 6.210 ; Rise       ; clk50MHz        ;
;  led0[0]  ; clk50MHz   ; 5.904 ; 5.891 ; Rise       ; clk50MHz        ;
;  led0[1]  ; clk50MHz   ; 6.184 ; 6.092 ; Rise       ; clk50MHz        ;
;  led0[2]  ; clk50MHz   ; 5.986 ; 5.949 ; Rise       ; clk50MHz        ;
;  led0[3]  ; clk50MHz   ; 6.161 ; 6.100 ; Rise       ; clk50MHz        ;
;  led0[4]  ; clk50MHz   ; 5.975 ; 5.886 ; Rise       ; clk50MHz        ;
;  led0[5]  ; clk50MHz   ; 6.258 ; 6.155 ; Rise       ; clk50MHz        ;
;  led0[6]  ; clk50MHz   ; 6.286 ; 6.210 ; Rise       ; clk50MHz        ;
; led0_dp   ; clk50MHz   ; 5.513 ; 5.491 ; Rise       ; clk50MHz        ;
; led1[*]   ; clk50MHz   ; 6.413 ; 6.327 ; Rise       ; clk50MHz        ;
;  led1[0]  ; clk50MHz   ; 5.986 ; 6.037 ; Rise       ; clk50MHz        ;
;  led1[1]  ; clk50MHz   ; 6.220 ; 6.232 ; Rise       ; clk50MHz        ;
;  led1[2]  ; clk50MHz   ; 6.290 ; 6.327 ; Rise       ; clk50MHz        ;
;  led1[3]  ; clk50MHz   ; 6.349 ; 6.295 ; Rise       ; clk50MHz        ;
;  led1[4]  ; clk50MHz   ; 6.330 ; 6.187 ; Rise       ; clk50MHz        ;
;  led1[5]  ; clk50MHz   ; 6.413 ; 6.316 ; Rise       ; clk50MHz        ;
;  led1[6]  ; clk50MHz   ; 6.332 ; 6.327 ; Rise       ; clk50MHz        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; led0[*]   ; clk50MHz   ; 5.395 ; 5.441 ; Rise       ; clk50MHz        ;
;  led0[0]  ; clk50MHz   ; 5.395 ; 5.459 ; Rise       ; clk50MHz        ;
;  led0[1]  ; clk50MHz   ; 5.676 ; 5.590 ; Rise       ; clk50MHz        ;
;  led0[2]  ; clk50MHz   ; 5.500 ; 5.441 ; Rise       ; clk50MHz        ;
;  led0[3]  ; clk50MHz   ; 5.670 ; 5.595 ; Rise       ; clk50MHz        ;
;  led0[4]  ; clk50MHz   ; 5.502 ; 5.441 ; Rise       ; clk50MHz        ;
;  led0[5]  ; clk50MHz   ; 5.701 ; 5.638 ; Rise       ; clk50MHz        ;
;  led0[6]  ; clk50MHz   ; 5.713 ; 5.654 ; Rise       ; clk50MHz        ;
; led0_dp   ; clk50MHz   ; 5.396 ; 5.373 ; Rise       ; clk50MHz        ;
; led1[*]   ; clk50MHz   ; 5.413 ; 5.480 ; Rise       ; clk50MHz        ;
;  led1[0]  ; clk50MHz   ; 5.413 ; 5.480 ; Rise       ; clk50MHz        ;
;  led1[1]  ; clk50MHz   ; 5.690 ; 5.606 ; Rise       ; clk50MHz        ;
;  led1[2]  ; clk50MHz   ; 5.756 ; 5.685 ; Rise       ; clk50MHz        ;
;  led1[3]  ; clk50MHz   ; 5.717 ; 5.647 ; Rise       ; clk50MHz        ;
;  led1[4]  ; clk50MHz   ; 5.679 ; 5.616 ; Rise       ; clk50MHz        ;
;  led1[5]  ; clk50MHz   ; 5.738 ; 5.671 ; Rise       ; clk50MHz        ;
;  led1[6]  ; clk50MHz   ; 5.717 ; 5.657 ; Rise       ; clk50MHz        ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 317.46 MHz ; 250.0 MHz       ; clk50MHz   ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; clk50MHz ; -2.150 ; -38.862        ;
+----------+--------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; clk50MHz ; 0.312 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; clk50MHz ; -3.000 ; -35.000                      ;
+----------+--------+------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk50MHz'                                                                                     ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -2.150 ; gcd:GCD_ENT|tmp_x[1] ; gcd:GCD_ENT|tmp_y[7] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.056     ; 3.089      ;
; -2.122 ; gcd:GCD_ENT|tmp_x[4] ; gcd:GCD_ENT|tmp_y[7] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.056     ; 3.061      ;
; -2.113 ; gcd:GCD_ENT|tmp_y[2] ; gcd:GCD_ENT|tmp_y[7] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.056     ; 3.052      ;
; -2.101 ; gcd:GCD_ENT|tmp_x[0] ; gcd:GCD_ENT|tmp_y[7] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.056     ; 3.040      ;
; -2.042 ; gcd:GCD_ENT|tmp_y[0] ; gcd:GCD_ENT|tmp_y[7] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.056     ; 2.981      ;
; -2.037 ; gcd:GCD_ENT|tmp_x[1] ; gcd:GCD_ENT|tmp_y[0] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.977      ;
; -2.037 ; gcd:GCD_ENT|tmp_x[1] ; gcd:GCD_ENT|tmp_y[3] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.977      ;
; -2.037 ; gcd:GCD_ENT|tmp_x[1] ; gcd:GCD_ENT|tmp_y[1] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.977      ;
; -2.037 ; gcd:GCD_ENT|tmp_x[1] ; gcd:GCD_ENT|tmp_y[2] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.977      ;
; -2.037 ; gcd:GCD_ENT|tmp_x[1] ; gcd:GCD_ENT|tmp_y[6] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.977      ;
; -2.037 ; gcd:GCD_ENT|tmp_x[1] ; gcd:GCD_ENT|tmp_y[4] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.977      ;
; -2.037 ; gcd:GCD_ENT|tmp_x[1] ; gcd:GCD_ENT|tmp_y[5] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.977      ;
; -2.020 ; gcd:GCD_ENT|tmp_x[1] ; gcd:GCD_ENT|tmp_x[0] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.960      ;
; -2.020 ; gcd:GCD_ENT|tmp_x[1] ; gcd:GCD_ENT|tmp_x[1] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.960      ;
; -2.020 ; gcd:GCD_ENT|tmp_x[1] ; gcd:GCD_ENT|tmp_x[2] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.960      ;
; -2.020 ; gcd:GCD_ENT|tmp_x[1] ; gcd:GCD_ENT|tmp_x[3] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.960      ;
; -2.020 ; gcd:GCD_ENT|tmp_x[1] ; gcd:GCD_ENT|tmp_x[4] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.960      ;
; -2.009 ; gcd:GCD_ENT|tmp_x[4] ; gcd:GCD_ENT|tmp_y[0] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.949      ;
; -2.009 ; gcd:GCD_ENT|tmp_x[4] ; gcd:GCD_ENT|tmp_y[3] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.949      ;
; -2.009 ; gcd:GCD_ENT|tmp_x[4] ; gcd:GCD_ENT|tmp_y[1] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.949      ;
; -2.009 ; gcd:GCD_ENT|tmp_x[4] ; gcd:GCD_ENT|tmp_y[2] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.949      ;
; -2.009 ; gcd:GCD_ENT|tmp_x[4] ; gcd:GCD_ENT|tmp_y[6] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.949      ;
; -2.009 ; gcd:GCD_ENT|tmp_x[4] ; gcd:GCD_ENT|tmp_y[4] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.949      ;
; -2.009 ; gcd:GCD_ENT|tmp_x[4] ; gcd:GCD_ENT|tmp_y[5] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.949      ;
; -2.000 ; gcd:GCD_ENT|tmp_y[2] ; gcd:GCD_ENT|tmp_y[0] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.940      ;
; -2.000 ; gcd:GCD_ENT|tmp_y[2] ; gcd:GCD_ENT|tmp_y[3] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.940      ;
; -2.000 ; gcd:GCD_ENT|tmp_y[2] ; gcd:GCD_ENT|tmp_y[1] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.940      ;
; -2.000 ; gcd:GCD_ENT|tmp_y[2] ; gcd:GCD_ENT|tmp_y[2] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.940      ;
; -2.000 ; gcd:GCD_ENT|tmp_y[2] ; gcd:GCD_ENT|tmp_y[6] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.940      ;
; -2.000 ; gcd:GCD_ENT|tmp_y[2] ; gcd:GCD_ENT|tmp_y[4] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.940      ;
; -2.000 ; gcd:GCD_ENT|tmp_y[2] ; gcd:GCD_ENT|tmp_y[5] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.940      ;
; -1.997 ; gcd:GCD_ENT|tmp_x[2] ; gcd:GCD_ENT|tmp_y[7] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.056     ; 2.936      ;
; -1.992 ; gcd:GCD_ENT|tmp_x[4] ; gcd:GCD_ENT|tmp_x[0] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.932      ;
; -1.992 ; gcd:GCD_ENT|tmp_x[4] ; gcd:GCD_ENT|tmp_x[1] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.932      ;
; -1.992 ; gcd:GCD_ENT|tmp_x[4] ; gcd:GCD_ENT|tmp_x[2] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.932      ;
; -1.992 ; gcd:GCD_ENT|tmp_x[4] ; gcd:GCD_ENT|tmp_x[3] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.932      ;
; -1.992 ; gcd:GCD_ENT|tmp_x[4] ; gcd:GCD_ENT|tmp_x[4] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.932      ;
; -1.988 ; gcd:GCD_ENT|tmp_x[0] ; gcd:GCD_ENT|tmp_y[0] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.928      ;
; -1.988 ; gcd:GCD_ENT|tmp_x[0] ; gcd:GCD_ENT|tmp_y[3] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.928      ;
; -1.988 ; gcd:GCD_ENT|tmp_x[0] ; gcd:GCD_ENT|tmp_y[1] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.928      ;
; -1.988 ; gcd:GCD_ENT|tmp_x[0] ; gcd:GCD_ENT|tmp_y[2] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.928      ;
; -1.988 ; gcd:GCD_ENT|tmp_x[0] ; gcd:GCD_ENT|tmp_y[6] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.928      ;
; -1.988 ; gcd:GCD_ENT|tmp_x[0] ; gcd:GCD_ENT|tmp_y[4] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.928      ;
; -1.988 ; gcd:GCD_ENT|tmp_x[0] ; gcd:GCD_ENT|tmp_y[5] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.928      ;
; -1.983 ; gcd:GCD_ENT|tmp_y[2] ; gcd:GCD_ENT|tmp_x[0] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.923      ;
; -1.983 ; gcd:GCD_ENT|tmp_y[2] ; gcd:GCD_ENT|tmp_x[1] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.923      ;
; -1.983 ; gcd:GCD_ENT|tmp_y[2] ; gcd:GCD_ENT|tmp_x[2] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.923      ;
; -1.983 ; gcd:GCD_ENT|tmp_y[2] ; gcd:GCD_ENT|tmp_x[3] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.923      ;
; -1.983 ; gcd:GCD_ENT|tmp_y[2] ; gcd:GCD_ENT|tmp_x[4] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.923      ;
; -1.982 ; gcd:GCD_ENT|tmp_x[1] ; gcd:GCD_ENT|tmp_x[5] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.922      ;
; -1.982 ; gcd:GCD_ENT|tmp_x[1] ; gcd:GCD_ENT|tmp_x[6] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.922      ;
; -1.982 ; gcd:GCD_ENT|tmp_x[1] ; gcd:GCD_ENT|tmp_x[7] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.922      ;
; -1.971 ; gcd:GCD_ENT|tmp_x[0] ; gcd:GCD_ENT|tmp_x[0] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.911      ;
; -1.971 ; gcd:GCD_ENT|tmp_x[0] ; gcd:GCD_ENT|tmp_x[1] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.911      ;
; -1.971 ; gcd:GCD_ENT|tmp_x[0] ; gcd:GCD_ENT|tmp_x[2] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.911      ;
; -1.971 ; gcd:GCD_ENT|tmp_x[0] ; gcd:GCD_ENT|tmp_x[3] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.911      ;
; -1.971 ; gcd:GCD_ENT|tmp_x[0] ; gcd:GCD_ENT|tmp_x[4] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.911      ;
; -1.954 ; gcd:GCD_ENT|tmp_x[4] ; gcd:GCD_ENT|tmp_x[5] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.894      ;
; -1.954 ; gcd:GCD_ENT|tmp_x[4] ; gcd:GCD_ENT|tmp_x[6] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.894      ;
; -1.954 ; gcd:GCD_ENT|tmp_x[4] ; gcd:GCD_ENT|tmp_x[7] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.894      ;
; -1.945 ; gcd:GCD_ENT|tmp_y[2] ; gcd:GCD_ENT|tmp_x[5] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.885      ;
; -1.945 ; gcd:GCD_ENT|tmp_y[2] ; gcd:GCD_ENT|tmp_x[6] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.885      ;
; -1.945 ; gcd:GCD_ENT|tmp_y[2] ; gcd:GCD_ENT|tmp_x[7] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.885      ;
; -1.933 ; gcd:GCD_ENT|tmp_x[0] ; gcd:GCD_ENT|tmp_x[5] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.873      ;
; -1.933 ; gcd:GCD_ENT|tmp_x[0] ; gcd:GCD_ENT|tmp_x[6] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.873      ;
; -1.933 ; gcd:GCD_ENT|tmp_x[0] ; gcd:GCD_ENT|tmp_x[7] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.873      ;
; -1.929 ; gcd:GCD_ENT|tmp_y[0] ; gcd:GCD_ENT|tmp_y[0] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.869      ;
; -1.929 ; gcd:GCD_ENT|tmp_y[0] ; gcd:GCD_ENT|tmp_y[3] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.869      ;
; -1.929 ; gcd:GCD_ENT|tmp_y[0] ; gcd:GCD_ENT|tmp_y[1] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.869      ;
; -1.929 ; gcd:GCD_ENT|tmp_y[0] ; gcd:GCD_ENT|tmp_y[2] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.869      ;
; -1.929 ; gcd:GCD_ENT|tmp_y[0] ; gcd:GCD_ENT|tmp_y[6] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.869      ;
; -1.929 ; gcd:GCD_ENT|tmp_y[0] ; gcd:GCD_ENT|tmp_y[4] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.869      ;
; -1.929 ; gcd:GCD_ENT|tmp_y[0] ; gcd:GCD_ENT|tmp_y[5] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.869      ;
; -1.912 ; gcd:GCD_ENT|tmp_y[0] ; gcd:GCD_ENT|tmp_x[0] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.852      ;
; -1.912 ; gcd:GCD_ENT|tmp_y[0] ; gcd:GCD_ENT|tmp_x[1] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.852      ;
; -1.912 ; gcd:GCD_ENT|tmp_y[0] ; gcd:GCD_ENT|tmp_x[2] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.852      ;
; -1.912 ; gcd:GCD_ENT|tmp_y[0] ; gcd:GCD_ENT|tmp_x[3] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.852      ;
; -1.912 ; gcd:GCD_ENT|tmp_y[0] ; gcd:GCD_ENT|tmp_x[4] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.852      ;
; -1.885 ; gcd:GCD_ENT|tmp_y[7] ; gcd:GCD_ENT|tmp_y[7] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.825      ;
; -1.884 ; gcd:GCD_ENT|tmp_x[2] ; gcd:GCD_ENT|tmp_y[0] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.824      ;
; -1.884 ; gcd:GCD_ENT|tmp_x[2] ; gcd:GCD_ENT|tmp_y[3] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.824      ;
; -1.884 ; gcd:GCD_ENT|tmp_x[2] ; gcd:GCD_ENT|tmp_y[1] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.824      ;
; -1.884 ; gcd:GCD_ENT|tmp_x[2] ; gcd:GCD_ENT|tmp_y[2] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.824      ;
; -1.884 ; gcd:GCD_ENT|tmp_x[2] ; gcd:GCD_ENT|tmp_y[6] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.824      ;
; -1.884 ; gcd:GCD_ENT|tmp_x[2] ; gcd:GCD_ENT|tmp_y[4] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.824      ;
; -1.884 ; gcd:GCD_ENT|tmp_x[2] ; gcd:GCD_ENT|tmp_y[5] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.824      ;
; -1.876 ; gcd:GCD_ENT|tmp_y[0] ; gcd:GCD_ENT|tmp_x[5] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.816      ;
; -1.874 ; gcd:GCD_ENT|tmp_y[0] ; gcd:GCD_ENT|tmp_x[6] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.814      ;
; -1.874 ; gcd:GCD_ENT|tmp_y[0] ; gcd:GCD_ENT|tmp_x[7] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.814      ;
; -1.867 ; gcd:GCD_ENT|tmp_x[2] ; gcd:GCD_ENT|tmp_x[0] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.807      ;
; -1.867 ; gcd:GCD_ENT|tmp_x[2] ; gcd:GCD_ENT|tmp_x[1] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.807      ;
; -1.867 ; gcd:GCD_ENT|tmp_x[2] ; gcd:GCD_ENT|tmp_x[2] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.807      ;
; -1.867 ; gcd:GCD_ENT|tmp_x[2] ; gcd:GCD_ENT|tmp_x[3] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.807      ;
; -1.867 ; gcd:GCD_ENT|tmp_x[2] ; gcd:GCD_ENT|tmp_x[4] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.807      ;
; -1.829 ; gcd:GCD_ENT|tmp_x[2] ; gcd:GCD_ENT|tmp_x[5] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.769      ;
; -1.829 ; gcd:GCD_ENT|tmp_x[2] ; gcd:GCD_ENT|tmp_x[6] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.769      ;
; -1.829 ; gcd:GCD_ENT|tmp_x[2] ; gcd:GCD_ENT|tmp_x[7] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.769      ;
; -1.812 ; gcd:GCD_ENT|tmp_x[3] ; gcd:GCD_ENT|tmp_y[7] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.056     ; 2.751      ;
; -1.806 ; gcd:GCD_ENT|tmp_y[1] ; gcd:GCD_ENT|tmp_y[7] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.056     ; 2.745      ;
; -1.775 ; gcd:GCD_ENT|tmp_x[6] ; gcd:GCD_ENT|tmp_y[7] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.056     ; 2.714      ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk50MHz'                                                                                                           ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.312 ; gcd:GCD_ENT|done                ; gcd:GCD_ENT|done                ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; gcd:GCD_ENT|state.WAIT_1        ; gcd:GCD_ENT|state.WAIT_1        ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; gcd:GCD_ENT|state.WAIT_0        ; gcd:GCD_ENT|state.WAIT_0        ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 0.511      ;
; 0.343 ; gcd:GCD_ENT|state.START         ; gcd:GCD_ENT|state.WAIT_1        ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 0.542      ;
; 0.344 ; gcd:GCD_ENT|state.START         ; gcd:GCD_ENT|state.INIT          ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 0.543      ;
; 0.355 ; gcd:GCD_ENT|state.INIT          ; gcd:GCD_ENT|state.LOOP_COND     ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 0.554      ;
; 0.362 ; gcd:GCD_ENT|state.OUTPUT_RESULT ; gcd:GCD_ENT|done                ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 0.561      ;
; 0.363 ; gcd:GCD_ENT|state.OUTPUT_RESULT ; gcd:GCD_ENT|state.WAIT_0        ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 0.562      ;
; 0.433 ; gcd:GCD_ENT|state.WAIT_1        ; gcd:GCD_ENT|state.INIT          ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 0.632      ;
; 0.503 ; gcd:GCD_ENT|state.LOOP_COND     ; gcd:GCD_ENT|state.OUTPUT_RESULT ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 0.702      ;
; 0.516 ; gcd:GCD_ENT|state.WAIT_0        ; gcd:GCD_ENT|state.WAIT_1        ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 0.715      ;
; 0.540 ; gcd:GCD_ENT|state.LOOP_COND     ; gcd:GCD_ENT|state.LOOP_BODY     ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 0.739      ;
; 0.546 ; gcd:GCD_ENT|state.WAIT_0        ; gcd:GCD_ENT|done                ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 0.745      ;
; 0.555 ; gcd:GCD_ENT|state.START         ; gcd:GCD_ENT|done                ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 0.754      ;
; 0.561 ; gcd:GCD_ENT|state.LOOP_BODY     ; gcd:GCD_ENT|tmp_x[0]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 0.760      ;
; 0.564 ; gcd:GCD_ENT|state.LOOP_BODY     ; gcd:GCD_ENT|tmp_x[2]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 0.763      ;
; 0.568 ; gcd:GCD_ENT|state.LOOP_BODY     ; gcd:GCD_ENT|state.LOOP_COND     ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 0.767      ;
; 0.745 ; gcd:GCD_ENT|state.LOOP_BODY     ; gcd:GCD_ENT|tmp_x[1]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 0.944      ;
; 0.745 ; gcd:GCD_ENT|tmp_x[0]            ; gcd:GCD_ENT|output[0]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.052      ; 0.941      ;
; 0.748 ; gcd:GCD_ENT|state.LOOP_BODY     ; gcd:GCD_ENT|tmp_x[3]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 0.947      ;
; 0.750 ; gcd:GCD_ENT|state.LOOP_BODY     ; gcd:GCD_ENT|tmp_x[4]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 0.949      ;
; 0.786 ; gcd:GCD_ENT|tmp_y[7]            ; gcd:GCD_ENT|tmp_y[7]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 0.985      ;
; 0.787 ; gcd:GCD_ENT|tmp_x[7]            ; gcd:GCD_ENT|tmp_y[7]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.054      ; 0.985      ;
; 0.800 ; gcd:GCD_ENT|tmp_x[4]            ; gcd:GCD_ENT|tmp_x[4]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 0.999      ;
; 0.858 ; gcd:GCD_ENT|tmp_x[3]            ; gcd:GCD_ENT|output[3]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.052      ; 1.054      ;
; 0.864 ; gcd:GCD_ENT|tmp_x[6]            ; gcd:GCD_ENT|output[6]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.052      ; 1.060      ;
; 0.868 ; gcd:GCD_ENT|state.LOOP_BODY     ; gcd:GCD_ENT|tmp_y[7]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.054      ; 1.066      ;
; 0.898 ; gcd:GCD_ENT|tmp_x[7]            ; gcd:GCD_ENT|output[7]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.052      ; 1.094      ;
; 0.900 ; gcd:GCD_ENT|tmp_x[5]            ; gcd:GCD_ENT|output[5]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.052      ; 1.096      ;
; 0.906 ; gcd:GCD_ENT|tmp_x[4]            ; gcd:GCD_ENT|output[4]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.052      ; 1.102      ;
; 0.912 ; gcd:GCD_ENT|tmp_x[1]            ; gcd:GCD_ENT|tmp_x[1]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 1.111      ;
; 0.918 ; gcd:GCD_ENT|tmp_x[3]            ; gcd:GCD_ENT|tmp_x[3]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 1.117      ;
; 0.935 ; gcd:GCD_ENT|tmp_y[1]            ; gcd:GCD_ENT|tmp_x[1]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 1.134      ;
; 0.971 ; gcd:GCD_ENT|tmp_y[4]            ; gcd:GCD_ENT|tmp_x[4]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 1.170      ;
; 0.971 ; gcd:GCD_ENT|tmp_y[3]            ; gcd:GCD_ENT|tmp_x[3]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 1.170      ;
; 0.977 ; gcd:GCD_ENT|state.LOOP_BODY     ; gcd:GCD_ENT|tmp_y[0]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 1.176      ;
; 1.013 ; gcd:GCD_ENT|tmp_y[2]            ; gcd:GCD_ENT|tmp_x[2]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 1.212      ;
; 1.014 ; gcd:GCD_ENT|tmp_x[2]            ; gcd:GCD_ENT|tmp_x[2]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 1.213      ;
; 1.032 ; gcd:GCD_ENT|tmp_x[0]            ; gcd:GCD_ENT|tmp_x[0]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 1.231      ;
; 1.054 ; gcd:GCD_ENT|tmp_y[3]            ; gcd:GCD_ENT|tmp_y[3]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 1.253      ;
; 1.060 ; gcd:GCD_ENT|tmp_x[7]            ; gcd:GCD_ENT|tmp_x[7]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 1.259      ;
; 1.060 ; gcd:GCD_ENT|tmp_y[0]            ; gcd:GCD_ENT|tmp_x[0]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 1.259      ;
; 1.122 ; gcd:GCD_ENT|tmp_x[2]            ; gcd:GCD_ENT|output[2]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.052      ; 1.318      ;
; 1.141 ; gcd:GCD_ENT|state.LOOP_BODY     ; gcd:GCD_ENT|tmp_x[7]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 1.340      ;
; 1.159 ; gcd:GCD_ENT|state.LOOP_BODY     ; gcd:GCD_ENT|tmp_y[3]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 1.358      ;
; 1.161 ; gcd:GCD_ENT|tmp_x[3]            ; gcd:GCD_ENT|tmp_x[4]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 1.360      ;
; 1.164 ; gcd:GCD_ENT|tmp_y[2]            ; gcd:GCD_ENT|tmp_x[3]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 1.363      ;
; 1.165 ; gcd:GCD_ENT|state.LOOP_BODY     ; gcd:GCD_ENT|tmp_y[1]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 1.364      ;
; 1.165 ; gcd:GCD_ENT|state.LOOP_BODY     ; gcd:GCD_ENT|tmp_y[2]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 1.364      ;
; 1.169 ; gcd:GCD_ENT|tmp_x[2]            ; gcd:GCD_ENT|tmp_x[3]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 1.368      ;
; 1.171 ; gcd:GCD_ENT|tmp_x[0]            ; gcd:GCD_ENT|tmp_x[1]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 1.370      ;
; 1.175 ; gcd:GCD_ENT|tmp_y[6]            ; gcd:GCD_ENT|tmp_y[7]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.054      ; 1.373      ;
; 1.176 ; gcd:GCD_ENT|tmp_x[2]            ; gcd:GCD_ENT|tmp_x[4]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 1.375      ;
; 1.193 ; gcd:GCD_ENT|tmp_y[1]            ; gcd:GCD_ENT|tmp_x[3]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 1.392      ;
; 1.199 ; gcd:GCD_ENT|tmp_y[0]            ; gcd:GCD_ENT|tmp_x[1]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 1.398      ;
; 1.206 ; gcd:GCD_ENT|state.OUTPUT_RESULT ; gcd:GCD_ENT|output[0]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.052      ; 1.402      ;
; 1.206 ; gcd:GCD_ENT|state.OUTPUT_RESULT ; gcd:GCD_ENT|output[7]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.052      ; 1.402      ;
; 1.206 ; gcd:GCD_ENT|state.OUTPUT_RESULT ; gcd:GCD_ENT|output[6]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.052      ; 1.402      ;
; 1.206 ; gcd:GCD_ENT|state.OUTPUT_RESULT ; gcd:GCD_ENT|output[5]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.052      ; 1.402      ;
; 1.206 ; gcd:GCD_ENT|state.OUTPUT_RESULT ; gcd:GCD_ENT|output[4]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.052      ; 1.402      ;
; 1.206 ; gcd:GCD_ENT|state.OUTPUT_RESULT ; gcd:GCD_ENT|output[3]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.052      ; 1.402      ;
; 1.206 ; gcd:GCD_ENT|state.OUTPUT_RESULT ; gcd:GCD_ENT|output[2]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.052      ; 1.402      ;
; 1.206 ; gcd:GCD_ENT|state.OUTPUT_RESULT ; gcd:GCD_ENT|output[1]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.052      ; 1.402      ;
; 1.206 ; gcd:GCD_ENT|tmp_y[2]            ; gcd:GCD_ENT|tmp_y[2]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 1.405      ;
; 1.214 ; gcd:GCD_ENT|tmp_y[1]            ; gcd:GCD_ENT|tmp_y[1]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 1.413      ;
; 1.217 ; gcd:GCD_ENT|tmp_y[3]            ; gcd:GCD_ENT|tmp_x[4]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 1.416      ;
; 1.222 ; gcd:GCD_ENT|tmp_x[5]            ; gcd:GCD_ENT|tmp_y[7]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.054      ; 1.420      ;
; 1.244 ; gcd:GCD_ENT|state.LOOP_BODY     ; gcd:GCD_ENT|tmp_y[4]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 1.443      ;
; 1.245 ; gcd:GCD_ENT|tmp_x[1]            ; gcd:GCD_ENT|tmp_x[3]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 1.444      ;
; 1.249 ; gcd:GCD_ENT|tmp_y[2]            ; gcd:GCD_ENT|tmp_x[4]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 1.448      ;
; 1.250 ; gcd:GCD_ENT|tmp_x[1]            ; gcd:GCD_ENT|tmp_x[2]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 1.449      ;
; 1.252 ; gcd:GCD_ENT|tmp_x[1]            ; gcd:GCD_ENT|tmp_x[4]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 1.451      ;
; 1.253 ; gcd:GCD_ENT|tmp_x[4]            ; gcd:GCD_ENT|tmp_x[7]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 1.452      ;
; 1.268 ; gcd:GCD_ENT|tmp_x[0]            ; gcd:GCD_ENT|tmp_x[3]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 1.467      ;
; 1.273 ; gcd:GCD_ENT|tmp_x[0]            ; gcd:GCD_ENT|tmp_x[2]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 1.472      ;
; 1.275 ; gcd:GCD_ENT|tmp_x[0]            ; gcd:GCD_ENT|tmp_x[4]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 1.474      ;
; 1.278 ; gcd:GCD_ENT|tmp_y[1]            ; gcd:GCD_ENT|tmp_x[4]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 1.477      ;
; 1.284 ; gcd:GCD_ENT|tmp_y[1]            ; gcd:GCD_ENT|tmp_x[2]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 1.483      ;
; 1.286 ; gcd:GCD_ENT|tmp_y[5]            ; gcd:GCD_ENT|tmp_x[7]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 1.485      ;
; 1.292 ; gcd:GCD_ENT|state.LOOP_BODY     ; gcd:GCD_ENT|tmp_x[6]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 1.491      ;
; 1.293 ; gcd:GCD_ENT|tmp_x[3]            ; gcd:GCD_ENT|tmp_y[3]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 1.492      ;
; 1.296 ; gcd:GCD_ENT|tmp_y[3]            ; gcd:GCD_ENT|state.OUTPUT_RESULT ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 1.495      ;
; 1.296 ; gcd:GCD_ENT|tmp_x[4]            ; gcd:GCD_ENT|tmp_y[4]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 1.495      ;
; 1.296 ; gcd:GCD_ENT|tmp_y[0]            ; gcd:GCD_ENT|tmp_x[3]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 1.495      ;
; 1.301 ; gcd:GCD_ENT|state.LOOP_BODY     ; gcd:GCD_ENT|tmp_x[5]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 1.500      ;
; 1.309 ; gcd:GCD_ENT|tmp_y[2]            ; gcd:GCD_ENT|tmp_y[3]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 1.508      ;
; 1.314 ; gcd:GCD_ENT|tmp_y[3]            ; gcd:GCD_ENT|state.LOOP_BODY     ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 1.513      ;
; 1.322 ; gcd:GCD_ENT|tmp_y[3]            ; gcd:GCD_ENT|tmp_y[4]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 1.521      ;
; 1.332 ; gcd:GCD_ENT|tmp_x[1]            ; gcd:GCD_ENT|output[1]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.052      ; 1.528      ;
; 1.333 ; gcd:GCD_ENT|tmp_y[4]            ; gcd:GCD_ENT|tmp_y[4]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 1.532      ;
; 1.357 ; gcd:GCD_ENT|tmp_y[3]            ; gcd:GCD_ENT|tmp_y[7]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.054      ; 1.555      ;
; 1.357 ; gcd:GCD_ENT|tmp_y[2]            ; gcd:GCD_ENT|tmp_y[4]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 1.556      ;
; 1.371 ; gcd:GCD_ENT|tmp_y[0]            ; gcd:GCD_ENT|tmp_x[2]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 1.570      ;
; 1.373 ; gcd:GCD_ENT|tmp_y[0]            ; gcd:GCD_ENT|tmp_x[4]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 1.572      ;
; 1.392 ; gcd:GCD_ENT|tmp_y[2]            ; gcd:GCD_ENT|tmp_y[7]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.054      ; 1.590      ;
; 1.396 ; gcd:GCD_ENT|tmp_x[2]            ; gcd:GCD_ENT|tmp_y[2]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 1.595      ;
; 1.401 ; gcd:GCD_ENT|tmp_y[1]            ; gcd:GCD_ENT|tmp_y[3]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 1.600      ;
; 1.406 ; gcd:GCD_ENT|tmp_y[7]            ; gcd:GCD_ENT|tmp_x[7]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.056      ; 1.606      ;
; 1.411 ; gcd:GCD_ENT|tmp_x[5]            ; gcd:GCD_ENT|tmp_x[7]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 1.610      ;
; 1.417 ; gcd:GCD_ENT|tmp_y[6]            ; gcd:GCD_ENT|state.OUTPUT_RESULT ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.055      ; 1.616      ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk50MHz'                                                               ;
+--------+--------------+----------------+-----------------+----------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                          ;
+--------+--------------+----------------+-----------------+----------+------------+---------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk50MHz ; Rise       ; clk50MHz                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|done                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|output[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|output[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|output[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|output[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|output[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|output[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|output[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|output[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|state.INIT          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|state.LOOP_BODY     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|state.LOOP_COND     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|state.OUTPUT_RESULT ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|state.START         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|state.WAIT_0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|state.WAIT_1        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_x[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_x[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_x[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_x[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_x[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_x[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_x[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_x[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_y[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_y[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_y[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_y[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_y[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_y[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_y[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_y[7]            ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|done                ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|output[0]           ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|output[1]           ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|output[2]           ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|output[3]           ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|output[4]           ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|output[5]           ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|output[6]           ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|output[7]           ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|state.INIT          ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|state.LOOP_BODY     ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|state.LOOP_COND     ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|state.OUTPUT_RESULT ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|state.START         ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|state.WAIT_0        ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|state.WAIT_1        ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_x[0]            ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_x[1]            ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_x[2]            ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_x[3]            ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_x[4]            ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_x[5]            ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_x[6]            ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_x[7]            ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_y[0]            ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_y[1]            ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_y[2]            ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_y[3]            ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_y[4]            ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_y[5]            ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_y[6]            ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_y[7]            ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; clk50MHz~input|o                ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|done|clk                ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|output[0]|clk           ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|output[1]|clk           ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|output[2]|clk           ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|output[3]|clk           ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|output[4]|clk           ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|output[5]|clk           ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|output[6]|clk           ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|output[7]|clk           ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|state.INIT|clk          ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|state.LOOP_BODY|clk     ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|state.LOOP_COND|clk     ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|state.OUTPUT_RESULT|clk ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|state.START|clk         ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|state.WAIT_0|clk        ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|state.WAIT_1|clk        ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|tmp_x[0]|clk            ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|tmp_x[1]|clk            ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|tmp_x[2]|clk            ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|tmp_x[3]|clk            ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|tmp_x[4]|clk            ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|tmp_x[5]|clk            ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|tmp_x[6]|clk            ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|tmp_x[7]|clk            ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|tmp_y[0]|clk            ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|tmp_y[1]|clk            ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|tmp_y[2]|clk            ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|tmp_y[3]|clk            ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|tmp_y[4]|clk            ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|tmp_y[5]|clk            ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|tmp_y[6]|clk            ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|tmp_y[7]|clk            ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; clk50MHz~inputclkctrl|inclk[0]  ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; clk50MHz~inputclkctrl|outclk    ;
+--------+--------------+----------------+-----------------+----------+------------+---------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; button[*]  ; clk50MHz   ; 1.787 ; 2.154 ; Rise       ; clk50MHz        ;
;  button[2] ; clk50MHz   ; 1.787 ; 2.154 ; Rise       ; clk50MHz        ;
; switch[*]  ; clk50MHz   ; 1.933 ; 2.293 ; Rise       ; clk50MHz        ;
;  switch[0] ; clk50MHz   ; 1.729 ; 2.104 ; Rise       ; clk50MHz        ;
;  switch[1] ; clk50MHz   ; 1.688 ; 2.026 ; Rise       ; clk50MHz        ;
;  switch[2] ; clk50MHz   ; 1.674 ; 2.027 ; Rise       ; clk50MHz        ;
;  switch[3] ; clk50MHz   ; 1.933 ; 2.293 ; Rise       ; clk50MHz        ;
;  switch[4] ; clk50MHz   ; 1.850 ; 2.221 ; Rise       ; clk50MHz        ;
;  switch[5] ; clk50MHz   ; 1.844 ; 2.229 ; Rise       ; clk50MHz        ;
;  switch[6] ; clk50MHz   ; 1.759 ; 2.128 ; Rise       ; clk50MHz        ;
;  switch[7] ; clk50MHz   ; 1.599 ; 1.990 ; Rise       ; clk50MHz        ;
;  switch[8] ; clk50MHz   ; 1.516 ; 1.907 ; Rise       ; clk50MHz        ;
;  switch[9] ; clk50MHz   ; 1.772 ; 2.135 ; Rise       ; clk50MHz        ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; button[*]  ; clk50MHz   ; -1.356 ; -1.717 ; Rise       ; clk50MHz        ;
;  button[2] ; clk50MHz   ; -1.356 ; -1.717 ; Rise       ; clk50MHz        ;
; switch[*]  ; clk50MHz   ; -1.179 ; -1.553 ; Rise       ; clk50MHz        ;
;  switch[0] ; clk50MHz   ; -1.385 ; -1.743 ; Rise       ; clk50MHz        ;
;  switch[1] ; clk50MHz   ; -1.345 ; -1.669 ; Rise       ; clk50MHz        ;
;  switch[2] ; clk50MHz   ; -1.332 ; -1.670 ; Rise       ; clk50MHz        ;
;  switch[3] ; clk50MHz   ; -1.537 ; -1.866 ; Rise       ; clk50MHz        ;
;  switch[4] ; clk50MHz   ; -1.442 ; -1.786 ; Rise       ; clk50MHz        ;
;  switch[5] ; clk50MHz   ; -1.474 ; -1.822 ; Rise       ; clk50MHz        ;
;  switch[6] ; clk50MHz   ; -1.412 ; -1.765 ; Rise       ; clk50MHz        ;
;  switch[7] ; clk50MHz   ; -1.235 ; -1.593 ; Rise       ; clk50MHz        ;
;  switch[8] ; clk50MHz   ; -1.179 ; -1.553 ; Rise       ; clk50MHz        ;
;  switch[9] ; clk50MHz   ; -1.426 ; -1.774 ; Rise       ; clk50MHz        ;
+------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; led0[*]   ; clk50MHz   ; 5.928 ; 5.840 ; Rise       ; clk50MHz        ;
;  led0[0]  ; clk50MHz   ; 5.571 ; 5.574 ; Rise       ; clk50MHz        ;
;  led0[1]  ; clk50MHz   ; 5.837 ; 5.720 ; Rise       ; clk50MHz        ;
;  led0[2]  ; clk50MHz   ; 5.660 ; 5.612 ; Rise       ; clk50MHz        ;
;  led0[3]  ; clk50MHz   ; 5.821 ; 5.737 ; Rise       ; clk50MHz        ;
;  led0[4]  ; clk50MHz   ; 5.646 ; 5.559 ; Rise       ; clk50MHz        ;
;  led0[5]  ; clk50MHz   ; 5.911 ; 5.795 ; Rise       ; clk50MHz        ;
;  led0[6]  ; clk50MHz   ; 5.928 ; 5.840 ; Rise       ; clk50MHz        ;
; led0_dp   ; clk50MHz   ; 5.241 ; 5.208 ; Rise       ; clk50MHz        ;
; led1[*]   ; clk50MHz   ; 6.050 ; 5.954 ; Rise       ; clk50MHz        ;
;  led1[0]  ; clk50MHz   ; 5.642 ; 5.699 ; Rise       ; clk50MHz        ;
;  led1[1]  ; clk50MHz   ; 5.886 ; 5.847 ; Rise       ; clk50MHz        ;
;  led1[2]  ; clk50MHz   ; 5.960 ; 5.954 ; Rise       ; clk50MHz        ;
;  led1[3]  ; clk50MHz   ; 5.998 ; 5.924 ; Rise       ; clk50MHz        ;
;  led1[4]  ; clk50MHz   ; 5.968 ; 5.847 ; Rise       ; clk50MHz        ;
;  led1[5]  ; clk50MHz   ; 6.050 ; 5.928 ; Rise       ; clk50MHz        ;
;  led1[6]  ; clk50MHz   ; 5.971 ; 5.949 ; Rise       ; clk50MHz        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; led0[*]   ; clk50MHz   ; 5.119 ; 5.166 ; Rise       ; clk50MHz        ;
;  led0[0]  ; clk50MHz   ; 5.119 ; 5.193 ; Rise       ; clk50MHz        ;
;  led0[1]  ; clk50MHz   ; 5.390 ; 5.282 ; Rise       ; clk50MHz        ;
;  led0[2]  ; clk50MHz   ; 5.229 ; 5.166 ; Rise       ; clk50MHz        ;
;  led0[3]  ; clk50MHz   ; 5.388 ; 5.293 ; Rise       ; clk50MHz        ;
;  led0[4]  ; clk50MHz   ; 5.232 ; 5.167 ; Rise       ; clk50MHz        ;
;  led0[5]  ; clk50MHz   ; 5.413 ; 5.331 ; Rise       ; clk50MHz        ;
;  led0[6]  ; clk50MHz   ; 5.423 ; 5.347 ; Rise       ; clk50MHz        ;
; led0_dp   ; clk50MHz   ; 5.136 ; 5.102 ; Rise       ; clk50MHz        ;
; led1[*]   ; clk50MHz   ; 5.141 ; 5.213 ; Rise       ; clk50MHz        ;
;  led1[0]  ; clk50MHz   ; 5.141 ; 5.213 ; Rise       ; clk50MHz        ;
;  led1[1]  ; clk50MHz   ; 5.405 ; 5.298 ; Rise       ; clk50MHz        ;
;  led1[2]  ; clk50MHz   ; 5.474 ; 5.391 ; Rise       ; clk50MHz        ;
;  led1[3]  ; clk50MHz   ; 5.434 ; 5.346 ; Rise       ; clk50MHz        ;
;  led1[4]  ; clk50MHz   ; 5.391 ; 5.316 ; Rise       ; clk50MHz        ;
;  led1[5]  ; clk50MHz   ; 5.448 ; 5.354 ; Rise       ; clk50MHz        ;
;  led1[6]  ; clk50MHz   ; 5.426 ; 5.351 ; Rise       ; clk50MHz        ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; clk50MHz ; -0.914 ; -14.832        ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; clk50MHz ; 0.187 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; clk50MHz ; -3.000 ; -36.787                      ;
+----------+--------+------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk50MHz'                                                                                     ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -0.914 ; gcd:GCD_ENT|tmp_x[1] ; gcd:GCD_ENT|tmp_y[7] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.865      ;
; -0.910 ; gcd:GCD_ENT|tmp_x[4] ; gcd:GCD_ENT|tmp_y[7] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.861      ;
; -0.896 ; gcd:GCD_ENT|tmp_x[0] ; gcd:GCD_ENT|tmp_y[7] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.847      ;
; -0.862 ; gcd:GCD_ENT|tmp_x[1] ; gcd:GCD_ENT|tmp_x[0] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.813      ;
; -0.862 ; gcd:GCD_ENT|tmp_x[1] ; gcd:GCD_ENT|tmp_x[1] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.813      ;
; -0.862 ; gcd:GCD_ENT|tmp_x[1] ; gcd:GCD_ENT|tmp_x[2] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.813      ;
; -0.862 ; gcd:GCD_ENT|tmp_x[1] ; gcd:GCD_ENT|tmp_x[3] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.813      ;
; -0.862 ; gcd:GCD_ENT|tmp_x[1] ; gcd:GCD_ENT|tmp_x[4] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.813      ;
; -0.859 ; gcd:GCD_ENT|tmp_x[1] ; gcd:GCD_ENT|tmp_y[0] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.810      ;
; -0.859 ; gcd:GCD_ENT|tmp_x[1] ; gcd:GCD_ENT|tmp_y[3] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.810      ;
; -0.859 ; gcd:GCD_ENT|tmp_x[1] ; gcd:GCD_ENT|tmp_y[1] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.810      ;
; -0.859 ; gcd:GCD_ENT|tmp_x[1] ; gcd:GCD_ENT|tmp_y[2] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.810      ;
; -0.859 ; gcd:GCD_ENT|tmp_x[1] ; gcd:GCD_ENT|tmp_y[6] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.810      ;
; -0.859 ; gcd:GCD_ENT|tmp_x[1] ; gcd:GCD_ENT|tmp_y[4] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.810      ;
; -0.859 ; gcd:GCD_ENT|tmp_x[1] ; gcd:GCD_ENT|tmp_y[5] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.810      ;
; -0.858 ; gcd:GCD_ENT|tmp_x[4] ; gcd:GCD_ENT|tmp_x[0] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.809      ;
; -0.858 ; gcd:GCD_ENT|tmp_x[4] ; gcd:GCD_ENT|tmp_x[1] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.809      ;
; -0.858 ; gcd:GCD_ENT|tmp_x[4] ; gcd:GCD_ENT|tmp_x[2] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.809      ;
; -0.858 ; gcd:GCD_ENT|tmp_x[4] ; gcd:GCD_ENT|tmp_x[3] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.809      ;
; -0.858 ; gcd:GCD_ENT|tmp_x[4] ; gcd:GCD_ENT|tmp_x[4] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.809      ;
; -0.855 ; gcd:GCD_ENT|tmp_x[4] ; gcd:GCD_ENT|tmp_y[0] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.806      ;
; -0.855 ; gcd:GCD_ENT|tmp_x[4] ; gcd:GCD_ENT|tmp_y[3] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.806      ;
; -0.855 ; gcd:GCD_ENT|tmp_x[4] ; gcd:GCD_ENT|tmp_y[1] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.806      ;
; -0.855 ; gcd:GCD_ENT|tmp_x[4] ; gcd:GCD_ENT|tmp_y[2] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.806      ;
; -0.855 ; gcd:GCD_ENT|tmp_x[4] ; gcd:GCD_ENT|tmp_y[6] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.806      ;
; -0.855 ; gcd:GCD_ENT|tmp_x[4] ; gcd:GCD_ENT|tmp_y[4] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.806      ;
; -0.855 ; gcd:GCD_ENT|tmp_x[4] ; gcd:GCD_ENT|tmp_y[5] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.806      ;
; -0.851 ; gcd:GCD_ENT|tmp_x[0] ; gcd:GCD_ENT|tmp_y[6] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.802      ;
; -0.846 ; gcd:GCD_ENT|tmp_y[2] ; gcd:GCD_ENT|tmp_y[7] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.798      ;
; -0.844 ; gcd:GCD_ENT|tmp_x[0] ; gcd:GCD_ENT|tmp_x[0] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.795      ;
; -0.844 ; gcd:GCD_ENT|tmp_x[0] ; gcd:GCD_ENT|tmp_x[1] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.795      ;
; -0.844 ; gcd:GCD_ENT|tmp_x[0] ; gcd:GCD_ENT|tmp_x[2] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.795      ;
; -0.844 ; gcd:GCD_ENT|tmp_x[0] ; gcd:GCD_ENT|tmp_x[3] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.795      ;
; -0.844 ; gcd:GCD_ENT|tmp_x[0] ; gcd:GCD_ENT|tmp_x[4] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.795      ;
; -0.841 ; gcd:GCD_ENT|tmp_x[0] ; gcd:GCD_ENT|tmp_y[0] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.792      ;
; -0.841 ; gcd:GCD_ENT|tmp_x[0] ; gcd:GCD_ENT|tmp_y[3] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.792      ;
; -0.841 ; gcd:GCD_ENT|tmp_x[0] ; gcd:GCD_ENT|tmp_y[1] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.792      ;
; -0.841 ; gcd:GCD_ENT|tmp_x[0] ; gcd:GCD_ENT|tmp_y[2] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.792      ;
; -0.841 ; gcd:GCD_ENT|tmp_x[0] ; gcd:GCD_ENT|tmp_y[4] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.792      ;
; -0.841 ; gcd:GCD_ENT|tmp_x[0] ; gcd:GCD_ENT|tmp_y[5] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.792      ;
; -0.834 ; gcd:GCD_ENT|tmp_x[1] ; gcd:GCD_ENT|tmp_x[5] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.785      ;
; -0.834 ; gcd:GCD_ENT|tmp_x[1] ; gcd:GCD_ENT|tmp_x[6] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.785      ;
; -0.834 ; gcd:GCD_ENT|tmp_x[1] ; gcd:GCD_ENT|tmp_x[7] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.785      ;
; -0.830 ; gcd:GCD_ENT|tmp_x[4] ; gcd:GCD_ENT|tmp_x[5] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.781      ;
; -0.830 ; gcd:GCD_ENT|tmp_x[4] ; gcd:GCD_ENT|tmp_x[6] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.781      ;
; -0.830 ; gcd:GCD_ENT|tmp_x[4] ; gcd:GCD_ENT|tmp_x[7] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.781      ;
; -0.825 ; gcd:GCD_ENT|tmp_x[2] ; gcd:GCD_ENT|tmp_y[7] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.776      ;
; -0.819 ; gcd:GCD_ENT|tmp_y[0] ; gcd:GCD_ENT|tmp_y[7] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.771      ;
; -0.816 ; gcd:GCD_ENT|tmp_x[0] ; gcd:GCD_ENT|tmp_x[5] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.767      ;
; -0.816 ; gcd:GCD_ENT|tmp_x[0] ; gcd:GCD_ENT|tmp_x[6] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.767      ;
; -0.816 ; gcd:GCD_ENT|tmp_x[0] ; gcd:GCD_ENT|tmp_x[7] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.767      ;
; -0.806 ; gcd:GCD_ENT|tmp_y[0] ; gcd:GCD_ENT|tmp_x[5] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.758      ;
; -0.802 ; gcd:GCD_ENT|tmp_y[7] ; gcd:GCD_ENT|tmp_y[7] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.754      ;
; -0.800 ; gcd:GCD_ENT|tmp_y[2] ; gcd:GCD_ENT|tmp_y[0] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.752      ;
; -0.800 ; gcd:GCD_ENT|tmp_y[2] ; gcd:GCD_ENT|tmp_y[3] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.752      ;
; -0.800 ; gcd:GCD_ENT|tmp_y[2] ; gcd:GCD_ENT|tmp_y[1] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.752      ;
; -0.800 ; gcd:GCD_ENT|tmp_y[2] ; gcd:GCD_ENT|tmp_y[2] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.752      ;
; -0.800 ; gcd:GCD_ENT|tmp_y[2] ; gcd:GCD_ENT|tmp_y[6] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.752      ;
; -0.800 ; gcd:GCD_ENT|tmp_y[2] ; gcd:GCD_ENT|tmp_y[4] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.752      ;
; -0.800 ; gcd:GCD_ENT|tmp_y[2] ; gcd:GCD_ENT|tmp_y[5] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.752      ;
; -0.789 ; gcd:GCD_ENT|tmp_y[2] ; gcd:GCD_ENT|tmp_x[0] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.741      ;
; -0.789 ; gcd:GCD_ENT|tmp_y[2] ; gcd:GCD_ENT|tmp_x[1] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.741      ;
; -0.789 ; gcd:GCD_ENT|tmp_y[2] ; gcd:GCD_ENT|tmp_x[2] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.741      ;
; -0.789 ; gcd:GCD_ENT|tmp_y[2] ; gcd:GCD_ENT|tmp_x[3] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.741      ;
; -0.789 ; gcd:GCD_ENT|tmp_y[2] ; gcd:GCD_ENT|tmp_x[4] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.741      ;
; -0.776 ; gcd:GCD_ENT|tmp_y[1] ; gcd:GCD_ENT|tmp_y[7] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.728      ;
; -0.773 ; gcd:GCD_ENT|tmp_x[2] ; gcd:GCD_ENT|tmp_x[0] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.724      ;
; -0.773 ; gcd:GCD_ENT|tmp_x[2] ; gcd:GCD_ENT|tmp_x[1] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.724      ;
; -0.773 ; gcd:GCD_ENT|tmp_x[2] ; gcd:GCD_ENT|tmp_x[2] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.724      ;
; -0.773 ; gcd:GCD_ENT|tmp_x[2] ; gcd:GCD_ENT|tmp_x[3] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.724      ;
; -0.773 ; gcd:GCD_ENT|tmp_x[2] ; gcd:GCD_ENT|tmp_x[4] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.724      ;
; -0.770 ; gcd:GCD_ENT|tmp_x[2] ; gcd:GCD_ENT|tmp_y[0] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.721      ;
; -0.770 ; gcd:GCD_ENT|tmp_x[2] ; gcd:GCD_ENT|tmp_y[3] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.721      ;
; -0.770 ; gcd:GCD_ENT|tmp_x[2] ; gcd:GCD_ENT|tmp_y[1] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.721      ;
; -0.770 ; gcd:GCD_ENT|tmp_x[2] ; gcd:GCD_ENT|tmp_y[2] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.721      ;
; -0.770 ; gcd:GCD_ENT|tmp_x[2] ; gcd:GCD_ENT|tmp_y[6] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.721      ;
; -0.770 ; gcd:GCD_ENT|tmp_x[2] ; gcd:GCD_ENT|tmp_y[4] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.721      ;
; -0.770 ; gcd:GCD_ENT|tmp_x[2] ; gcd:GCD_ENT|tmp_y[5] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.721      ;
; -0.768 ; gcd:GCD_ENT|tmp_y[0] ; gcd:GCD_ENT|tmp_y[0] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.720      ;
; -0.768 ; gcd:GCD_ENT|tmp_y[0] ; gcd:GCD_ENT|tmp_y[3] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.720      ;
; -0.768 ; gcd:GCD_ENT|tmp_y[0] ; gcd:GCD_ENT|tmp_y[1] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.720      ;
; -0.768 ; gcd:GCD_ENT|tmp_y[0] ; gcd:GCD_ENT|tmp_y[2] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.720      ;
; -0.768 ; gcd:GCD_ENT|tmp_y[0] ; gcd:GCD_ENT|tmp_y[6] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.720      ;
; -0.768 ; gcd:GCD_ENT|tmp_y[0] ; gcd:GCD_ENT|tmp_y[4] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.720      ;
; -0.768 ; gcd:GCD_ENT|tmp_y[0] ; gcd:GCD_ENT|tmp_y[5] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.720      ;
; -0.767 ; gcd:GCD_ENT|tmp_y[0] ; gcd:GCD_ENT|tmp_x[0] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.719      ;
; -0.767 ; gcd:GCD_ENT|tmp_y[0] ; gcd:GCD_ENT|tmp_x[1] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.719      ;
; -0.767 ; gcd:GCD_ENT|tmp_y[0] ; gcd:GCD_ENT|tmp_x[2] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.719      ;
; -0.767 ; gcd:GCD_ENT|tmp_y[0] ; gcd:GCD_ENT|tmp_x[3] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.719      ;
; -0.767 ; gcd:GCD_ENT|tmp_y[0] ; gcd:GCD_ENT|tmp_x[4] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.719      ;
; -0.765 ; gcd:GCD_ENT|tmp_y[2] ; gcd:GCD_ENT|tmp_x[5] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.717      ;
; -0.765 ; gcd:GCD_ENT|tmp_y[2] ; gcd:GCD_ENT|tmp_x[6] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.717      ;
; -0.765 ; gcd:GCD_ENT|tmp_y[2] ; gcd:GCD_ENT|tmp_x[7] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.717      ;
; -0.756 ; gcd:GCD_ENT|tmp_y[7] ; gcd:GCD_ENT|tmp_y[0] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.708      ;
; -0.756 ; gcd:GCD_ENT|tmp_y[7] ; gcd:GCD_ENT|tmp_y[3] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.708      ;
; -0.756 ; gcd:GCD_ENT|tmp_y[7] ; gcd:GCD_ENT|tmp_y[1] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.708      ;
; -0.756 ; gcd:GCD_ENT|tmp_y[7] ; gcd:GCD_ENT|tmp_y[2] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.708      ;
; -0.756 ; gcd:GCD_ENT|tmp_y[7] ; gcd:GCD_ENT|tmp_y[6] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.708      ;
; -0.756 ; gcd:GCD_ENT|tmp_y[7] ; gcd:GCD_ENT|tmp_y[4] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.708      ;
; -0.756 ; gcd:GCD_ENT|tmp_y[7] ; gcd:GCD_ENT|tmp_y[5] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.708      ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk50MHz'                                                                                                           ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; gcd:GCD_ENT|done                ; gcd:GCD_ENT|done                ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; gcd:GCD_ENT|state.WAIT_1        ; gcd:GCD_ENT|state.WAIT_1        ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; gcd:GCD_ENT|state.WAIT_0        ; gcd:GCD_ENT|state.WAIT_0        ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.204 ; gcd:GCD_ENT|state.INIT          ; gcd:GCD_ENT|state.LOOP_COND     ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.036      ; 0.324      ;
; 0.207 ; gcd:GCD_ENT|state.START         ; gcd:GCD_ENT|state.INIT          ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.036      ; 0.327      ;
; 0.208 ; gcd:GCD_ENT|state.OUTPUT_RESULT ; gcd:GCD_ENT|done                ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.036      ; 0.328      ;
; 0.208 ; gcd:GCD_ENT|state.START         ; gcd:GCD_ENT|state.WAIT_1        ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.036      ; 0.328      ;
; 0.209 ; gcd:GCD_ENT|state.OUTPUT_RESULT ; gcd:GCD_ENT|state.WAIT_0        ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.036      ; 0.329      ;
; 0.255 ; gcd:GCD_ENT|state.WAIT_1        ; gcd:GCD_ENT|state.INIT          ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.036      ; 0.375      ;
; 0.299 ; gcd:GCD_ENT|state.LOOP_COND     ; gcd:GCD_ENT|state.OUTPUT_RESULT ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.036      ; 0.419      ;
; 0.306 ; gcd:GCD_ENT|state.WAIT_0        ; gcd:GCD_ENT|state.WAIT_1        ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.323 ; gcd:GCD_ENT|state.LOOP_COND     ; gcd:GCD_ENT|state.LOOP_BODY     ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.036      ; 0.443      ;
; 0.327 ; gcd:GCD_ENT|state.WAIT_0        ; gcd:GCD_ENT|done                ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.036      ; 0.447      ;
; 0.330 ; gcd:GCD_ENT|state.LOOP_BODY     ; gcd:GCD_ENT|tmp_x[2]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.036      ; 0.450      ;
; 0.330 ; gcd:GCD_ENT|state.START         ; gcd:GCD_ENT|done                ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.036      ; 0.450      ;
; 0.331 ; gcd:GCD_ENT|state.LOOP_BODY     ; gcd:GCD_ENT|tmp_x[0]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.036      ; 0.451      ;
; 0.341 ; gcd:GCD_ENT|state.LOOP_BODY     ; gcd:GCD_ENT|state.LOOP_COND     ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.036      ; 0.461      ;
; 0.431 ; gcd:GCD_ENT|tmp_x[0]            ; gcd:GCD_ENT|output[0]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.033      ; 0.548      ;
; 0.440 ; gcd:GCD_ENT|state.LOOP_BODY     ; gcd:GCD_ENT|tmp_x[1]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.036      ; 0.560      ;
; 0.440 ; gcd:GCD_ENT|state.LOOP_BODY     ; gcd:GCD_ENT|tmp_x[3]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.036      ; 0.560      ;
; 0.442 ; gcd:GCD_ENT|state.LOOP_BODY     ; gcd:GCD_ENT|tmp_x[4]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.036      ; 0.562      ;
; 0.452 ; gcd:GCD_ENT|tmp_x[7]            ; gcd:GCD_ENT|tmp_y[7]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.035      ; 0.571      ;
; 0.463 ; gcd:GCD_ENT|tmp_y[7]            ; gcd:GCD_ENT|tmp_y[7]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.035      ; 0.582      ;
; 0.471 ; gcd:GCD_ENT|tmp_x[4]            ; gcd:GCD_ENT|tmp_x[4]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.036      ; 0.591      ;
; 0.496 ; gcd:GCD_ENT|tmp_x[3]            ; gcd:GCD_ENT|output[3]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.033      ; 0.613      ;
; 0.498 ; gcd:GCD_ENT|tmp_x[6]            ; gcd:GCD_ENT|output[6]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.033      ; 0.615      ;
; 0.517 ; gcd:GCD_ENT|state.LOOP_BODY     ; gcd:GCD_ENT|tmp_y[7]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.035      ; 0.636      ;
; 0.520 ; gcd:GCD_ENT|tmp_x[7]            ; gcd:GCD_ENT|output[7]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.033      ; 0.637      ;
; 0.522 ; gcd:GCD_ENT|tmp_x[5]            ; gcd:GCD_ENT|output[5]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.033      ; 0.639      ;
; 0.529 ; gcd:GCD_ENT|tmp_x[4]            ; gcd:GCD_ENT|output[4]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.033      ; 0.646      ;
; 0.530 ; gcd:GCD_ENT|tmp_x[1]            ; gcd:GCD_ENT|tmp_x[1]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.036      ; 0.650      ;
; 0.534 ; gcd:GCD_ENT|tmp_x[3]            ; gcd:GCD_ENT|tmp_x[3]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.036      ; 0.654      ;
; 0.540 ; gcd:GCD_ENT|tmp_y[1]            ; gcd:GCD_ENT|tmp_x[1]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.036      ; 0.660      ;
; 0.556 ; gcd:GCD_ENT|tmp_y[4]            ; gcd:GCD_ENT|tmp_x[4]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.036      ; 0.676      ;
; 0.557 ; gcd:GCD_ENT|tmp_y[3]            ; gcd:GCD_ENT|tmp_x[3]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.036      ; 0.677      ;
; 0.576 ; gcd:GCD_ENT|state.LOOP_BODY     ; gcd:GCD_ENT|tmp_y[0]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.035      ; 0.695      ;
; 0.590 ; gcd:GCD_ENT|tmp_y[2]            ; gcd:GCD_ENT|tmp_x[2]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.036      ; 0.710      ;
; 0.592 ; gcd:GCD_ENT|tmp_x[2]            ; gcd:GCD_ENT|tmp_x[2]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.036      ; 0.712      ;
; 0.600 ; gcd:GCD_ENT|tmp_x[0]            ; gcd:GCD_ENT|tmp_x[0]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.036      ; 0.720      ;
; 0.606 ; gcd:GCD_ENT|tmp_y[3]            ; gcd:GCD_ENT|tmp_y[3]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.035      ; 0.725      ;
; 0.606 ; gcd:GCD_ENT|tmp_x[7]            ; gcd:GCD_ENT|tmp_x[7]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.035      ; 0.725      ;
; 0.611 ; gcd:GCD_ENT|tmp_y[0]            ; gcd:GCD_ENT|tmp_x[0]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.036      ; 0.731      ;
; 0.650 ; gcd:GCD_ENT|tmp_x[2]            ; gcd:GCD_ENT|output[2]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.033      ; 0.767      ;
; 0.676 ; gcd:GCD_ENT|state.LOOP_BODY     ; gcd:GCD_ENT|tmp_x[7]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.035      ; 0.795      ;
; 0.678 ; gcd:GCD_ENT|tmp_y[2]            ; gcd:GCD_ENT|tmp_x[3]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.036      ; 0.798      ;
; 0.682 ; gcd:GCD_ENT|tmp_x[3]            ; gcd:GCD_ENT|tmp_x[4]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.036      ; 0.802      ;
; 0.684 ; gcd:GCD_ENT|state.LOOP_BODY     ; gcd:GCD_ENT|tmp_y[3]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.035      ; 0.803      ;
; 0.688 ; gcd:GCD_ENT|state.LOOP_BODY     ; gcd:GCD_ENT|tmp_y[1]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.035      ; 0.807      ;
; 0.689 ; gcd:GCD_ENT|tmp_y[2]            ; gcd:GCD_ENT|tmp_y[2]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.035      ; 0.808      ;
; 0.689 ; gcd:GCD_ENT|state.LOOP_BODY     ; gcd:GCD_ENT|tmp_y[2]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.035      ; 0.808      ;
; 0.690 ; gcd:GCD_ENT|tmp_x[2]            ; gcd:GCD_ENT|tmp_x[3]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.036      ; 0.810      ;
; 0.692 ; gcd:GCD_ENT|tmp_y[6]            ; gcd:GCD_ENT|tmp_y[7]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.035      ; 0.811      ;
; 0.692 ; gcd:GCD_ENT|tmp_x[2]            ; gcd:GCD_ENT|tmp_x[4]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.036      ; 0.812      ;
; 0.693 ; gcd:GCD_ENT|tmp_y[1]            ; gcd:GCD_ENT|tmp_y[1]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.035      ; 0.812      ;
; 0.693 ; gcd:GCD_ENT|tmp_x[0]            ; gcd:GCD_ENT|tmp_x[1]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.036      ; 0.813      ;
; 0.695 ; gcd:GCD_ENT|tmp_y[0]            ; gcd:GCD_ENT|tmp_x[1]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.036      ; 0.815      ;
; 0.701 ; gcd:GCD_ENT|tmp_y[1]            ; gcd:GCD_ENT|tmp_x[3]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.036      ; 0.821      ;
; 0.715 ; gcd:GCD_ENT|tmp_y[3]            ; gcd:GCD_ENT|tmp_x[4]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.036      ; 0.835      ;
; 0.716 ; gcd:GCD_ENT|state.OUTPUT_RESULT ; gcd:GCD_ENT|output[0]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.033      ; 0.833      ;
; 0.716 ; gcd:GCD_ENT|state.OUTPUT_RESULT ; gcd:GCD_ENT|output[7]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.033      ; 0.833      ;
; 0.716 ; gcd:GCD_ENT|state.OUTPUT_RESULT ; gcd:GCD_ENT|output[6]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.033      ; 0.833      ;
; 0.716 ; gcd:GCD_ENT|state.OUTPUT_RESULT ; gcd:GCD_ENT|output[5]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.033      ; 0.833      ;
; 0.716 ; gcd:GCD_ENT|state.OUTPUT_RESULT ; gcd:GCD_ENT|output[4]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.033      ; 0.833      ;
; 0.716 ; gcd:GCD_ENT|state.OUTPUT_RESULT ; gcd:GCD_ENT|output[3]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.033      ; 0.833      ;
; 0.716 ; gcd:GCD_ENT|state.OUTPUT_RESULT ; gcd:GCD_ENT|output[2]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.033      ; 0.833      ;
; 0.716 ; gcd:GCD_ENT|state.OUTPUT_RESULT ; gcd:GCD_ENT|output[1]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.033      ; 0.833      ;
; 0.718 ; gcd:GCD_ENT|tmp_x[5]            ; gcd:GCD_ENT|tmp_y[7]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.035      ; 0.837      ;
; 0.734 ; gcd:GCD_ENT|state.LOOP_BODY     ; gcd:GCD_ENT|tmp_y[4]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.035      ; 0.853      ;
; 0.738 ; gcd:GCD_ENT|tmp_x[1]            ; gcd:GCD_ENT|tmp_x[2]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.036      ; 0.858      ;
; 0.740 ; gcd:GCD_ENT|tmp_y[2]            ; gcd:GCD_ENT|tmp_x[4]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.036      ; 0.860      ;
; 0.741 ; gcd:GCD_ENT|tmp_x[1]            ; gcd:GCD_ENT|tmp_x[3]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.036      ; 0.861      ;
; 0.743 ; gcd:GCD_ENT|state.LOOP_BODY     ; gcd:GCD_ENT|tmp_x[5]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.035      ; 0.862      ;
; 0.743 ; gcd:GCD_ENT|state.LOOP_BODY     ; gcd:GCD_ENT|tmp_x[6]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.035      ; 0.862      ;
; 0.743 ; gcd:GCD_ENT|tmp_x[1]            ; gcd:GCD_ENT|tmp_x[4]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.036      ; 0.863      ;
; 0.748 ; gcd:GCD_ENT|tmp_x[4]            ; gcd:GCD_ENT|tmp_y[4]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.035      ; 0.867      ;
; 0.749 ; gcd:GCD_ENT|tmp_x[3]            ; gcd:GCD_ENT|tmp_y[3]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.035      ; 0.868      ;
; 0.749 ; gcd:GCD_ENT|tmp_y[5]            ; gcd:GCD_ENT|tmp_x[7]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.035      ; 0.868      ;
; 0.755 ; gcd:GCD_ENT|tmp_x[0]            ; gcd:GCD_ENT|tmp_x[2]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.036      ; 0.875      ;
; 0.758 ; gcd:GCD_ENT|tmp_y[1]            ; gcd:GCD_ENT|tmp_x[2]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.036      ; 0.878      ;
; 0.758 ; gcd:GCD_ENT|tmp_x[0]            ; gcd:GCD_ENT|tmp_x[3]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.036      ; 0.878      ;
; 0.760 ; gcd:GCD_ENT|tmp_y[3]            ; gcd:GCD_ENT|state.OUTPUT_RESULT ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.036      ; 0.880      ;
; 0.760 ; gcd:GCD_ENT|tmp_y[0]            ; gcd:GCD_ENT|tmp_x[3]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.036      ; 0.880      ;
; 0.760 ; gcd:GCD_ENT|tmp_x[0]            ; gcd:GCD_ENT|tmp_x[4]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.036      ; 0.880      ;
; 0.760 ; gcd:GCD_ENT|tmp_y[4]            ; gcd:GCD_ENT|tmp_y[4]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.035      ; 0.879      ;
; 0.761 ; gcd:GCD_ENT|tmp_x[4]            ; gcd:GCD_ENT|tmp_x[7]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.035      ; 0.880      ;
; 0.763 ; gcd:GCD_ENT|tmp_y[1]            ; gcd:GCD_ENT|tmp_x[4]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.036      ; 0.883      ;
; 0.766 ; gcd:GCD_ENT|tmp_y[3]            ; gcd:GCD_ENT|state.LOOP_BODY     ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.036      ; 0.886      ;
; 0.767 ; gcd:GCD_ENT|tmp_y[3]            ; gcd:GCD_ENT|tmp_y[4]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.035      ; 0.886      ;
; 0.775 ; gcd:GCD_ENT|tmp_y[2]            ; gcd:GCD_ENT|tmp_y[3]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.035      ; 0.894      ;
; 0.790 ; gcd:GCD_ENT|tmp_y[2]            ; gcd:GCD_ENT|tmp_y[4]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.035      ; 0.909      ;
; 0.802 ; gcd:GCD_ENT|tmp_x[1]            ; gcd:GCD_ENT|output[1]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.033      ; 0.919      ;
; 0.809 ; gcd:GCD_ENT|tmp_x[2]            ; gcd:GCD_ENT|tmp_y[2]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.035      ; 0.928      ;
; 0.813 ; gcd:GCD_ENT|tmp_y[6]            ; gcd:GCD_ENT|state.OUTPUT_RESULT ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.036      ; 0.933      ;
; 0.815 ; gcd:GCD_ENT|tmp_y[3]            ; gcd:GCD_ENT|tmp_y[7]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.035      ; 0.934      ;
; 0.817 ; gcd:GCD_ENT|tmp_y[0]            ; gcd:GCD_ENT|tmp_y[0]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.035      ; 0.936      ;
; 0.817 ; gcd:GCD_ENT|tmp_y[7]            ; gcd:GCD_ENT|tmp_x[7]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.035      ; 0.936      ;
; 0.817 ; gcd:GCD_ENT|tmp_y[0]            ; gcd:GCD_ENT|tmp_x[2]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.036      ; 0.937      ;
; 0.819 ; gcd:GCD_ENT|tmp_x[1]            ; gcd:GCD_ENT|tmp_y[1]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.035      ; 0.938      ;
; 0.819 ; gcd:GCD_ENT|tmp_y[6]            ; gcd:GCD_ENT|state.LOOP_BODY     ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.036      ; 0.939      ;
; 0.822 ; gcd:GCD_ENT|tmp_y[0]            ; gcd:GCD_ENT|tmp_x[4]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.036      ; 0.942      ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk50MHz'                                                               ;
+--------+--------------+----------------+-----------------+----------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                          ;
+--------+--------------+----------------+-----------------+----------+------------+---------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk50MHz ; Rise       ; clk50MHz                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|done                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|output[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|output[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|output[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|output[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|output[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|output[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|output[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|output[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|state.INIT          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|state.LOOP_BODY     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|state.LOOP_COND     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|state.OUTPUT_RESULT ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|state.START         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|state.WAIT_0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|state.WAIT_1        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_x[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_x[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_x[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_x[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_x[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_x[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_x[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_x[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_y[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_y[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_y[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_y[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_y[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_y[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_y[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_y[7]            ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|done                ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|output[0]           ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|output[1]           ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|output[2]           ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|output[3]           ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|output[4]           ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|output[5]           ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|output[6]           ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|output[7]           ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|state.INIT          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|state.LOOP_BODY     ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|state.LOOP_COND     ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|state.OUTPUT_RESULT ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|state.START         ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|state.WAIT_0        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|state.WAIT_1        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_x[5]            ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_x[6]            ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_x[7]            ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_y[0]            ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_y[1]            ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_y[2]            ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_y[3]            ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_y[4]            ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_y[5]            ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_y[6]            ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_y[7]            ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_x[0]            ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_x[1]            ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_x[2]            ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_x[3]            ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; gcd:GCD_ENT|tmp_x[4]            ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; clk50MHz~input|o                ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|done|clk                ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|output[0]|clk           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|output[1]|clk           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|output[2]|clk           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|output[3]|clk           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|output[4]|clk           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|output[5]|clk           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|output[6]|clk           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|output[7]|clk           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|state.INIT|clk          ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|state.LOOP_BODY|clk     ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|state.LOOP_COND|clk     ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|state.OUTPUT_RESULT|clk ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|state.START|clk         ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|state.WAIT_0|clk        ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|state.WAIT_1|clk        ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|tmp_x[0]|clk            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|tmp_x[1]|clk            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|tmp_x[2]|clk            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|tmp_x[3]|clk            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|tmp_x[4]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|tmp_x[5]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|tmp_x[6]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|tmp_x[7]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|tmp_y[0]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|tmp_y[1]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|tmp_y[2]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|tmp_y[3]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|tmp_y[4]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|tmp_y[5]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|tmp_y[6]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; GCD_ENT|tmp_y[7]|clk            ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; clk50MHz~inputclkctrl|inclk[0]  ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; clk50MHz~inputclkctrl|outclk    ;
+--------+--------------+----------------+-----------------+----------+------------+---------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; button[*]  ; clk50MHz   ; 1.178 ; 1.792 ; Rise       ; clk50MHz        ;
;  button[2] ; clk50MHz   ; 1.178 ; 1.792 ; Rise       ; clk50MHz        ;
; switch[*]  ; clk50MHz   ; 1.234 ; 1.873 ; Rise       ; clk50MHz        ;
;  switch[0] ; clk50MHz   ; 1.114 ; 1.740 ; Rise       ; clk50MHz        ;
;  switch[1] ; clk50MHz   ; 1.072 ; 1.700 ; Rise       ; clk50MHz        ;
;  switch[2] ; clk50MHz   ; 1.081 ; 1.703 ; Rise       ; clk50MHz        ;
;  switch[3] ; clk50MHz   ; 1.234 ; 1.873 ; Rise       ; clk50MHz        ;
;  switch[4] ; clk50MHz   ; 1.187 ; 1.816 ; Rise       ; clk50MHz        ;
;  switch[5] ; clk50MHz   ; 1.192 ; 1.831 ; Rise       ; clk50MHz        ;
;  switch[6] ; clk50MHz   ; 1.122 ; 1.763 ; Rise       ; clk50MHz        ;
;  switch[7] ; clk50MHz   ; 1.028 ; 1.666 ; Rise       ; clk50MHz        ;
;  switch[8] ; clk50MHz   ; 0.979 ; 1.598 ; Rise       ; clk50MHz        ;
;  switch[9] ; clk50MHz   ; 1.159 ; 1.784 ; Rise       ; clk50MHz        ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; button[*]  ; clk50MHz   ; -0.895 ; -1.510 ; Rise       ; clk50MHz        ;
;  button[2] ; clk50MHz   ; -0.895 ; -1.510 ; Rise       ; clk50MHz        ;
; switch[*]  ; clk50MHz   ; -0.764 ; -1.368 ; Rise       ; clk50MHz        ;
;  switch[0] ; clk50MHz   ; -0.894 ; -1.504 ; Rise       ; clk50MHz        ;
;  switch[1] ; clk50MHz   ; -0.853 ; -1.467 ; Rise       ; clk50MHz        ;
;  switch[2] ; clk50MHz   ; -0.862 ; -1.469 ; Rise       ; clk50MHz        ;
;  switch[3] ; clk50MHz   ; -0.982 ; -1.598 ; Rise       ; clk50MHz        ;
;  switch[4] ; clk50MHz   ; -0.929 ; -1.535 ; Rise       ; clk50MHz        ;
;  switch[5] ; clk50MHz   ; -0.955 ; -1.562 ; Rise       ; clk50MHz        ;
;  switch[6] ; clk50MHz   ; -0.901 ; -1.526 ; Rise       ; clk50MHz        ;
;  switch[7] ; clk50MHz   ; -0.798 ; -1.409 ; Rise       ; clk50MHz        ;
;  switch[8] ; clk50MHz   ; -0.764 ; -1.368 ; Rise       ; clk50MHz        ;
;  switch[9] ; clk50MHz   ; -0.939 ; -1.548 ; Rise       ; clk50MHz        ;
+------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; led0[*]   ; clk50MHz   ; 3.710 ; 3.746 ; Rise       ; clk50MHz        ;
;  led0[0]  ; clk50MHz   ; 3.542 ; 3.483 ; Rise       ; clk50MHz        ;
;  led0[1]  ; clk50MHz   ; 3.639 ; 3.659 ; Rise       ; clk50MHz        ;
;  led0[2]  ; clk50MHz   ; 3.544 ; 3.578 ; Rise       ; clk50MHz        ;
;  led0[3]  ; clk50MHz   ; 3.630 ; 3.660 ; Rise       ; clk50MHz        ;
;  led0[4]  ; clk50MHz   ; 3.535 ; 3.543 ; Rise       ; clk50MHz        ;
;  led0[5]  ; clk50MHz   ; 3.696 ; 3.714 ; Rise       ; clk50MHz        ;
;  led0[6]  ; clk50MHz   ; 3.710 ; 3.746 ; Rise       ; clk50MHz        ;
; led0_dp   ; clk50MHz   ; 3.266 ; 3.324 ; Rise       ; clk50MHz        ;
; led1[*]   ; clk50MHz   ; 3.788 ; 3.823 ; Rise       ; clk50MHz        ;
;  led1[0]  ; clk50MHz   ; 3.608 ; 3.580 ; Rise       ; clk50MHz        ;
;  led1[1]  ; clk50MHz   ; 3.647 ; 3.738 ; Rise       ; clk50MHz        ;
;  led1[2]  ; clk50MHz   ; 3.702 ; 3.818 ; Rise       ; clk50MHz        ;
;  led1[3]  ; clk50MHz   ; 3.751 ; 3.799 ; Rise       ; clk50MHz        ;
;  led1[4]  ; clk50MHz   ; 3.734 ; 3.710 ; Rise       ; clk50MHz        ;
;  led1[5]  ; clk50MHz   ; 3.788 ; 3.815 ; Rise       ; clk50MHz        ;
;  led1[6]  ; clk50MHz   ; 3.748 ; 3.823 ; Rise       ; clk50MHz        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; led0[*]   ; clk50MHz   ; 3.248 ; 3.226 ; Rise       ; clk50MHz        ;
;  led0[0]  ; clk50MHz   ; 3.248 ; 3.226 ; Rise       ; clk50MHz        ;
;  led0[1]  ; clk50MHz   ; 3.338 ; 3.372 ; Rise       ; clk50MHz        ;
;  led0[2]  ; clk50MHz   ; 3.253 ; 3.282 ; Rise       ; clk50MHz        ;
;  led0[3]  ; clk50MHz   ; 3.341 ; 3.372 ; Rise       ; clk50MHz        ;
;  led0[4]  ; clk50MHz   ; 3.254 ; 3.285 ; Rise       ; clk50MHz        ;
;  led0[5]  ; clk50MHz   ; 3.366 ; 3.418 ; Rise       ; clk50MHz        ;
;  led0[6]  ; clk50MHz   ; 3.375 ; 3.431 ; Rise       ; clk50MHz        ;
; led0_dp   ; clk50MHz   ; 3.198 ; 3.254 ; Rise       ; clk50MHz        ;
; led1[*]   ; clk50MHz   ; 3.271 ; 3.247 ; Rise       ; clk50MHz        ;
;  led1[0]  ; clk50MHz   ; 3.271 ; 3.247 ; Rise       ; clk50MHz        ;
;  led1[1]  ; clk50MHz   ; 3.344 ; 3.378 ; Rise       ; clk50MHz        ;
;  led1[2]  ; clk50MHz   ; 3.404 ; 3.448 ; Rise       ; clk50MHz        ;
;  led1[3]  ; clk50MHz   ; 3.381 ; 3.431 ; Rise       ; clk50MHz        ;
;  led1[4]  ; clk50MHz   ; 3.352 ; 3.403 ; Rise       ; clk50MHz        ;
;  led1[5]  ; clk50MHz   ; 3.392 ; 3.445 ; Rise       ; clk50MHz        ;
;  led1[6]  ; clk50MHz   ; 3.385 ; 3.438 ; Rise       ; clk50MHz        ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.485  ; 0.187 ; N/A      ; N/A     ; -3.000              ;
;  clk50MHz        ; -2.485  ; 0.187 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -46.331 ; 0.0   ; 0.0      ; 0.0     ; -36.787             ;
;  clk50MHz        ; -46.331 ; 0.000 ; N/A      ; N/A     ; -36.787             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; button[*]  ; clk50MHz   ; 2.085 ; 2.543 ; Rise       ; clk50MHz        ;
;  button[2] ; clk50MHz   ; 2.085 ; 2.543 ; Rise       ; clk50MHz        ;
; switch[*]  ; clk50MHz   ; 2.228 ; 2.677 ; Rise       ; clk50MHz        ;
;  switch[0] ; clk50MHz   ; 2.015 ; 2.459 ; Rise       ; clk50MHz        ;
;  switch[1] ; clk50MHz   ; 1.964 ; 2.387 ; Rise       ; clk50MHz        ;
;  switch[2] ; clk50MHz   ; 1.949 ; 2.372 ; Rise       ; clk50MHz        ;
;  switch[3] ; clk50MHz   ; 2.228 ; 2.677 ; Rise       ; clk50MHz        ;
;  switch[4] ; clk50MHz   ; 2.149 ; 2.598 ; Rise       ; clk50MHz        ;
;  switch[5] ; clk50MHz   ; 2.136 ; 2.623 ; Rise       ; clk50MHz        ;
;  switch[6] ; clk50MHz   ; 2.039 ; 2.509 ; Rise       ; clk50MHz        ;
;  switch[7] ; clk50MHz   ; 1.875 ; 2.352 ; Rise       ; clk50MHz        ;
;  switch[8] ; clk50MHz   ; 1.782 ; 2.251 ; Rise       ; clk50MHz        ;
;  switch[9] ; clk50MHz   ; 2.046 ; 2.491 ; Rise       ; clk50MHz        ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; button[*]  ; clk50MHz   ; -0.895 ; -1.510 ; Rise       ; clk50MHz        ;
;  button[2] ; clk50MHz   ; -0.895 ; -1.510 ; Rise       ; clk50MHz        ;
; switch[*]  ; clk50MHz   ; -0.764 ; -1.368 ; Rise       ; clk50MHz        ;
;  switch[0] ; clk50MHz   ; -0.894 ; -1.504 ; Rise       ; clk50MHz        ;
;  switch[1] ; clk50MHz   ; -0.853 ; -1.467 ; Rise       ; clk50MHz        ;
;  switch[2] ; clk50MHz   ; -0.862 ; -1.469 ; Rise       ; clk50MHz        ;
;  switch[3] ; clk50MHz   ; -0.982 ; -1.598 ; Rise       ; clk50MHz        ;
;  switch[4] ; clk50MHz   ; -0.929 ; -1.535 ; Rise       ; clk50MHz        ;
;  switch[5] ; clk50MHz   ; -0.955 ; -1.562 ; Rise       ; clk50MHz        ;
;  switch[6] ; clk50MHz   ; -0.901 ; -1.526 ; Rise       ; clk50MHz        ;
;  switch[7] ; clk50MHz   ; -0.798 ; -1.409 ; Rise       ; clk50MHz        ;
;  switch[8] ; clk50MHz   ; -0.764 ; -1.368 ; Rise       ; clk50MHz        ;
;  switch[9] ; clk50MHz   ; -0.939 ; -1.548 ; Rise       ; clk50MHz        ;
+------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; led0[*]   ; clk50MHz   ; 6.286 ; 6.210 ; Rise       ; clk50MHz        ;
;  led0[0]  ; clk50MHz   ; 5.904 ; 5.891 ; Rise       ; clk50MHz        ;
;  led0[1]  ; clk50MHz   ; 6.184 ; 6.092 ; Rise       ; clk50MHz        ;
;  led0[2]  ; clk50MHz   ; 5.986 ; 5.949 ; Rise       ; clk50MHz        ;
;  led0[3]  ; clk50MHz   ; 6.161 ; 6.100 ; Rise       ; clk50MHz        ;
;  led0[4]  ; clk50MHz   ; 5.975 ; 5.886 ; Rise       ; clk50MHz        ;
;  led0[5]  ; clk50MHz   ; 6.258 ; 6.155 ; Rise       ; clk50MHz        ;
;  led0[6]  ; clk50MHz   ; 6.286 ; 6.210 ; Rise       ; clk50MHz        ;
; led0_dp   ; clk50MHz   ; 5.513 ; 5.491 ; Rise       ; clk50MHz        ;
; led1[*]   ; clk50MHz   ; 6.413 ; 6.327 ; Rise       ; clk50MHz        ;
;  led1[0]  ; clk50MHz   ; 5.986 ; 6.037 ; Rise       ; clk50MHz        ;
;  led1[1]  ; clk50MHz   ; 6.220 ; 6.232 ; Rise       ; clk50MHz        ;
;  led1[2]  ; clk50MHz   ; 6.290 ; 6.327 ; Rise       ; clk50MHz        ;
;  led1[3]  ; clk50MHz   ; 6.349 ; 6.295 ; Rise       ; clk50MHz        ;
;  led1[4]  ; clk50MHz   ; 6.330 ; 6.187 ; Rise       ; clk50MHz        ;
;  led1[5]  ; clk50MHz   ; 6.413 ; 6.316 ; Rise       ; clk50MHz        ;
;  led1[6]  ; clk50MHz   ; 6.332 ; 6.327 ; Rise       ; clk50MHz        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; led0[*]   ; clk50MHz   ; 3.248 ; 3.226 ; Rise       ; clk50MHz        ;
;  led0[0]  ; clk50MHz   ; 3.248 ; 3.226 ; Rise       ; clk50MHz        ;
;  led0[1]  ; clk50MHz   ; 3.338 ; 3.372 ; Rise       ; clk50MHz        ;
;  led0[2]  ; clk50MHz   ; 3.253 ; 3.282 ; Rise       ; clk50MHz        ;
;  led0[3]  ; clk50MHz   ; 3.341 ; 3.372 ; Rise       ; clk50MHz        ;
;  led0[4]  ; clk50MHz   ; 3.254 ; 3.285 ; Rise       ; clk50MHz        ;
;  led0[5]  ; clk50MHz   ; 3.366 ; 3.418 ; Rise       ; clk50MHz        ;
;  led0[6]  ; clk50MHz   ; 3.375 ; 3.431 ; Rise       ; clk50MHz        ;
; led0_dp   ; clk50MHz   ; 3.198 ; 3.254 ; Rise       ; clk50MHz        ;
; led1[*]   ; clk50MHz   ; 3.271 ; 3.247 ; Rise       ; clk50MHz        ;
;  led1[0]  ; clk50MHz   ; 3.271 ; 3.247 ; Rise       ; clk50MHz        ;
;  led1[1]  ; clk50MHz   ; 3.344 ; 3.378 ; Rise       ; clk50MHz        ;
;  led1[2]  ; clk50MHz   ; 3.404 ; 3.448 ; Rise       ; clk50MHz        ;
;  led1[3]  ; clk50MHz   ; 3.381 ; 3.431 ; Rise       ; clk50MHz        ;
;  led1[4]  ; clk50MHz   ; 3.352 ; 3.403 ; Rise       ; clk50MHz        ;
;  led1[5]  ; clk50MHz   ; 3.392 ; 3.445 ; Rise       ; clk50MHz        ;
;  led1[6]  ; clk50MHz   ; 3.385 ; 3.438 ; Rise       ; clk50MHz        ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; led0[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led0[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led0[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led0[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led0[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led0[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led0[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led0_dp       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led1[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led1[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led1[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led1[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led1[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led1[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led1[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk50MHz                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; button[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch[5]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch[6]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch[7]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch[8]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; button[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch[9]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch[4]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led0[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led0[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led0[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led0[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led0[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led0[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led0[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led0_dp       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led0[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led0[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led0[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led0[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led0[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led0[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led0[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led0_dp       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk50MHz   ; clk50MHz ; 511      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk50MHz   ; clk50MHz ; 511      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 45    ; 45   ;
; Unconstrained Output Ports      ; 15    ; 15   ;
; Unconstrained Output Port Paths ; 57    ; 57   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Fri Feb 26 21:19:04 2016
Info: Command: quartus_sta lab05 -c lab05
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'lab05.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk50MHz clk50MHz
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.485
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.485             -46.331 clk50MHz 
Info (332146): Worst-case hold slack is 0.359
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.359               0.000 clk50MHz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -35.000 clk50MHz 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.150
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.150             -38.862 clk50MHz 
Info (332146): Worst-case hold slack is 0.312
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.312               0.000 clk50MHz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -35.000 clk50MHz 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.914
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.914             -14.832 clk50MHz 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.187               0.000 clk50MHz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -36.787 clk50MHz 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 488 megabytes
    Info: Processing ended: Fri Feb 26 21:19:07 2016
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


