Simulator report for part1
Tue Feb 04 01:26:03 2020
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. Coverage Summary
  6. Complete 1/0-Value Coverage
  7. Missing 1-Value Coverage
  8. Missing 0-Value Coverage
  9. Simulator INI Usage
 10. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 1.0 us       ;
; Simulation Netlist Size     ; 446 nodes    ;
; Simulation Coverage         ;      63.23 % ;
; Total Number of Transitions ; 7192         ;
; Simulation Breakpoints      ; 0            ;
; Family                      ; Cyclone II   ;
+-----------------------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                      ;
+--------------------------------------------------------------------------------------------+------------+---------------+
; Option                                                                                     ; Setting    ; Default Value ;
+--------------------------------------------------------------------------------------------+------------+---------------+
; Simulation mode                                                                            ; Functional ; Timing        ;
; Start time                                                                                 ; 0 ns       ; 0 ns          ;
; Simulation results format                                                                  ; CVWF       ;               ;
; Vector input source                                                                        ; part1.vwf  ;               ;
; Add pins automatically to simulation output waveforms                                      ; On         ; On            ;
; Check outputs                                                                              ; Off        ; Off           ;
; Report simulation coverage                                                                 ; On         ; On            ;
; Display complete 1/0 value coverage report                                                 ; On         ; On            ;
; Display missing 1-value coverage report                                                    ; On         ; On            ;
; Display missing 0-value coverage report                                                    ; On         ; On            ;
; Detect setup and hold time violations                                                      ; Off        ; Off           ;
; Detect glitches                                                                            ; Off        ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off        ; Off           ;
; Generate Signal Activity File                                                              ; Off        ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off        ; Off           ;
; Group bus channels in simulation results                                                   ; Off        ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On         ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off        ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; Off        ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto       ; Auto          ;
+--------------------------------------------------------------------------------------------+------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II to view the waveform report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;      63.23 % ;
; Total nodes checked                                 ; 446          ;
; Total output ports checked                          ; 446          ;
; Total output ports with complete 1/0-value coverage ; 282          ;
; Total output ports with no 1/0-value coverage       ; 156          ;
; Total output ports with no 1-value coverage         ; 162          ;
; Total output ports with no 0-value coverage         ; 158          ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+----------------------------------------------------------+
; Complete 1/0-Value Coverage                              ;
+-------------------+-------------------+------------------+
; Node Name         ; Output Port Name  ; Output Port Type ;
+-------------------+-------------------+------------------+
; |part1|count~0    ; |part1|count~0    ; out              ;
; |part1|count~1    ; |part1|count~1    ; out              ;
; |part1|count~3    ; |part1|count~3    ; out              ;
; |part1|count~4    ; |part1|count~4    ; out              ;
; |part1|count~5    ; |part1|count~5    ; out              ;
; |part1|count~6    ; |part1|count~6    ; out              ;
; |part1|count~7    ; |part1|count~7    ; out              ;
; |part1|count~8    ; |part1|count~8    ; out              ;
; |part1|count~9    ; |part1|count~9    ; out              ;
; |part1|count~10   ; |part1|count~10   ; out              ;
; |part1|count~11   ; |part1|count~11   ; out              ;
; |part1|count~12   ; |part1|count~12   ; out              ;
; |part1|count~13   ; |part1|count~13   ; out              ;
; |part1|count~14   ; |part1|count~14   ; out              ;
; |part1|count~15   ; |part1|count~15   ; out              ;
; |part1|count~16   ; |part1|count~16   ; out              ;
; |part1|count~32   ; |part1|count~32   ; out              ;
; |part1|count~33   ; |part1|count~33   ; out              ;
; |part1|count~34   ; |part1|count~34   ; out              ;
; |part1|count~35   ; |part1|count~35   ; out              ;
; |part1|count~36   ; |part1|count~36   ; out              ;
; |part1|count~37   ; |part1|count~37   ; out              ;
; |part1|count~38   ; |part1|count~38   ; out              ;
; |part1|count~39   ; |part1|count~39   ; out              ;
; |part1|nbr~0      ; |part1|nbr~0      ; out              ;
; |part1|count~40   ; |part1|count~40   ; out              ;
; |part1|count~41   ; |part1|count~41   ; out              ;
; |part1|count~42   ; |part1|count~42   ; out              ;
; |part1|count~43   ; |part1|count~43   ; out              ;
; |part1|count~44   ; |part1|count~44   ; out              ;
; |part1|count~45   ; |part1|count~45   ; out              ;
; |part1|count~46   ; |part1|count~46   ; out              ;
; |part1|count~47   ; |part1|count~47   ; out              ;
; |part1|count~48   ; |part1|count~48   ; out              ;
; |part1|count~49   ; |part1|count~49   ; out              ;
; |part1|count~50   ; |part1|count~50   ; out              ;
; |part1|count~51   ; |part1|count~51   ; out              ;
; |part1|count~52   ; |part1|count~52   ; out              ;
; |part1|count~53   ; |part1|count~53   ; out              ;
; |part1|count~54   ; |part1|count~54   ; out              ;
; |part1|count~55   ; |part1|count~55   ; out              ;
; |part1|count~56   ; |part1|count~56   ; out              ;
; |part1|count~57   ; |part1|count~57   ; out              ;
; |part1|count~58   ; |part1|count~58   ; out              ;
; |part1|count~59   ; |part1|count~59   ; out              ;
; |part1|count~60   ; |part1|count~60   ; out              ;
; |part1|nbr~2      ; |part1|nbr~2      ; out              ;
; |part1|count~61   ; |part1|count~61   ; out              ;
; |part1|count~62   ; |part1|count~62   ; out              ;
; |part1|count~63   ; |part1|count~63   ; out              ;
; |part1|nbr~4      ; |part1|nbr~4      ; out              ;
; |part1|count~64   ; |part1|count~64   ; out              ;
; |part1|count~65   ; |part1|count~65   ; out              ;
; |part1|count~66   ; |part1|count~66   ; out              ;
; |part1|count~67   ; |part1|count~67   ; out              ;
; |part1|count~68   ; |part1|count~68   ; out              ;
; |part1|count~69   ; |part1|count~69   ; out              ;
; |part1|count~70   ; |part1|count~70   ; out              ;
; |part1|count~71   ; |part1|count~71   ; out              ;
; |part1|count~72   ; |part1|count~72   ; out              ;
; |part1|count~73   ; |part1|count~73   ; out              ;
; |part1|count~74   ; |part1|count~74   ; out              ;
; |part1|count~75   ; |part1|count~75   ; out              ;
; |part1|count~76   ; |part1|count~76   ; out              ;
; |part1|count~77   ; |part1|count~77   ; out              ;
; |part1|count~78   ; |part1|count~78   ; out              ;
; |part1|count~79   ; |part1|count~79   ; out              ;
; |part1|count~80   ; |part1|count~80   ; out              ;
; |part1|count~81   ; |part1|count~81   ; out              ;
; |part1|nbr~7      ; |part1|nbr~7      ; out              ;
; |part1|count~82   ; |part1|count~82   ; out              ;
; |part1|count~83   ; |part1|count~83   ; out              ;
; |part1|count~84   ; |part1|count~84   ; out              ;
; |part1|nbr~10     ; |part1|nbr~10     ; out              ;
; |part1|count~85   ; |part1|count~85   ; out              ;
; |part1|count~86   ; |part1|count~86   ; out              ;
; |part1|count~87   ; |part1|count~87   ; out              ;
; |part1|count~88   ; |part1|count~88   ; out              ;
; |part1|count~89   ; |part1|count~89   ; out              ;
; |part1|count~90   ; |part1|count~90   ; out              ;
; |part1|count~91   ; |part1|count~91   ; out              ;
; |part1|count~92   ; |part1|count~92   ; out              ;
; |part1|count~93   ; |part1|count~93   ; out              ;
; |part1|count~94   ; |part1|count~94   ; out              ;
; |part1|count~95   ; |part1|count~95   ; out              ;
; |part1|count~96   ; |part1|count~96   ; out              ;
; |part1|count~97   ; |part1|count~97   ; out              ;
; |part1|count~98   ; |part1|count~98   ; out              ;
; |part1|count~99   ; |part1|count~99   ; out              ;
; |part1|nbr~13     ; |part1|nbr~13     ; out              ;
; |part1|count~100  ; |part1|count~100  ; out              ;
; |part1|count~101  ; |part1|count~101  ; out              ;
; |part1|count~102  ; |part1|count~102  ; out              ;
; |part1|nbr~16     ; |part1|nbr~16     ; out              ;
; |part1|count~103  ; |part1|count~103  ; out              ;
; |part1|count~104  ; |part1|count~104  ; out              ;
; |part1|count~105  ; |part1|count~105  ; out              ;
; |part1|count~106  ; |part1|count~106  ; out              ;
; |part1|count~107  ; |part1|count~107  ; out              ;
; |part1|count~108  ; |part1|count~108  ; out              ;
; |part1|count~109  ; |part1|count~109  ; out              ;
; |part1|count~110  ; |part1|count~110  ; out              ;
; |part1|count~111  ; |part1|count~111  ; out              ;
; |part1|count~112  ; |part1|count~112  ; out              ;
; |part1|count~113  ; |part1|count~113  ; out              ;
; |part1|count~114  ; |part1|count~114  ; out              ;
; |part1|nbr~19     ; |part1|nbr~19     ; out              ;
; |part1|count~115  ; |part1|count~115  ; out              ;
; |part1|count~116  ; |part1|count~116  ; out              ;
; |part1|count~117  ; |part1|count~117  ; out              ;
; |part1|nbr~22     ; |part1|nbr~22     ; out              ;
; |part1|count~118  ; |part1|count~118  ; out              ;
; |part1|count~119  ; |part1|count~119  ; out              ;
; |part1|count~120  ; |part1|count~120  ; out              ;
; |part1|count~121  ; |part1|count~121  ; out              ;
; |part1|count~122  ; |part1|count~122  ; out              ;
; |part1|count~123  ; |part1|count~123  ; out              ;
; |part1|count~124  ; |part1|count~124  ; out              ;
; |part1|count~125  ; |part1|count~125  ; out              ;
; |part1|count~126  ; |part1|count~126  ; out              ;
; |part1|nbr~24     ; |part1|nbr~24     ; out              ;
; |part1|nbr~25     ; |part1|nbr~25     ; out              ;
; |part1|count~127  ; |part1|count~127  ; out              ;
; |part1|count~128  ; |part1|count~128  ; out              ;
; |part1|count~129  ; |part1|count~129  ; out              ;
; |part1|nbr~27     ; |part1|nbr~27     ; out              ;
; |part1|nbr~28     ; |part1|nbr~28     ; out              ;
; |part1|count~130  ; |part1|count~130  ; out              ;
; |part1|count~131  ; |part1|count~131  ; out              ;
; |part1|count~132  ; |part1|count~132  ; out              ;
; |part1|count~133  ; |part1|count~133  ; out              ;
; |part1|count~134  ; |part1|count~134  ; out              ;
; |part1|count~135  ; |part1|count~135  ; out              ;
; |part1|nbr~30     ; |part1|nbr~30     ; out              ;
; |part1|nbr~31     ; |part1|nbr~31     ; out              ;
; |part1|count~136  ; |part1|count~136  ; out              ;
; |part1|count~137  ; |part1|count~137  ; out              ;
; |part1|count~138  ; |part1|count~138  ; out              ;
; |part1|nbr~33     ; |part1|nbr~33     ; out              ;
; |part1|nbr~34     ; |part1|nbr~34     ; out              ;
; |part1|count~139  ; |part1|count~139  ; out              ;
; |part1|count~140  ; |part1|count~140  ; out              ;
; |part1|count~141  ; |part1|count~141  ; out              ;
; |part1|nbr~36     ; |part1|nbr~36     ; out              ;
; |part1|nbr~37     ; |part1|nbr~37     ; out              ;
; |part1|r4[0]~reg0 ; |part1|r4[0]~reg0 ; regout           ;
; |part1|nbr~39     ; |part1|nbr~39     ; out              ;
; |part1|nbr~40     ; |part1|nbr~40     ; out              ;
; |part1|r1~reg0    ; |part1|r1~reg0    ; regout           ;
; |part1|r2[2]~reg0 ; |part1|r2[2]~reg0 ; regout           ;
; |part1|r2[1]~reg0 ; |part1|r2[1]~reg0 ; regout           ;
; |part1|r2[0]~reg0 ; |part1|r2[0]~reg0 ; regout           ;
; |part1|clk        ; |part1|clk        ; out              ;
; |part1|vector[0]  ; |part1|vector[0]  ; out              ;
; |part1|vector[1]  ; |part1|vector[1]  ; out              ;
; |part1|vector[2]  ; |part1|vector[2]  ; out              ;
; |part1|vector[3]  ; |part1|vector[3]  ; out              ;
; |part1|byte[0]    ; |part1|byte[0]    ; out              ;
; |part1|byte[1]    ; |part1|byte[1]    ; out              ;
; |part1|r4[0]      ; |part1|r4[0]      ; pin_out          ;
; |part1|r2[0]      ; |part1|r2[0]      ; pin_out          ;
; |part1|r2[1]      ; |part1|r2[1]      ; pin_out          ;
; |part1|r2[2]      ; |part1|r2[2]      ; pin_out          ;
; |part1|r1         ; |part1|r1         ; pin_out          ;
; |part1|Add1~0     ; |part1|Add1~0     ; out0             ;
; |part1|Add2~0     ; |part1|Add2~0     ; out0             ;
; |part1|Add2~1     ; |part1|Add2~1     ; out0             ;
; |part1|Add2~2     ; |part1|Add2~2     ; out0             ;
; |part1|Add3~0     ; |part1|Add3~0     ; out0             ;
; |part1|Add3~1     ; |part1|Add3~1     ; out0             ;
; |part1|Add3~2     ; |part1|Add3~2     ; out0             ;
; |part1|Add4~0     ; |part1|Add4~0     ; out0             ;
; |part1|Add4~1     ; |part1|Add4~1     ; out0             ;
; |part1|Add4~2     ; |part1|Add4~2     ; out0             ;
; |part1|Add5~0     ; |part1|Add5~0     ; out0             ;
; |part1|Add5~1     ; |part1|Add5~1     ; out0             ;
; |part1|Add5~2     ; |part1|Add5~2     ; out0             ;
; |part1|Add12~0    ; |part1|Add12~0    ; out0             ;
; |part1|Add12~1    ; |part1|Add12~1    ; out0             ;
; |part1|Add12~2    ; |part1|Add12~2    ; out0             ;
; |part1|Add13~0    ; |part1|Add13~0    ; out0             ;
; |part1|Add13~1    ; |part1|Add13~1    ; out0             ;
; |part1|Add13~2    ; |part1|Add13~2    ; out0             ;
; |part1|Add14~0    ; |part1|Add14~0    ; out0             ;
; |part1|Add14~1    ; |part1|Add14~1    ; out0             ;
; |part1|Add14~2    ; |part1|Add14~2    ; out0             ;
; |part1|Add15~0    ; |part1|Add15~0    ; out0             ;
; |part1|Add15~1    ; |part1|Add15~1    ; out0             ;
; |part1|Add15~2    ; |part1|Add15~2    ; out0             ;
; |part1|Add16~0    ; |part1|Add16~0    ; out0             ;
; |part1|Add16~1    ; |part1|Add16~1    ; out0             ;
; |part1|Add16~2    ; |part1|Add16~2    ; out0             ;
; |part1|Add17~0    ; |part1|Add17~0    ; out0             ;
; |part1|Add17~1    ; |part1|Add17~1    ; out0             ;
; |part1|Add17~2    ; |part1|Add17~2    ; out0             ;
; |part1|Add18~0    ; |part1|Add18~0    ; out0             ;
; |part1|Add18~1    ; |part1|Add18~1    ; out0             ;
; |part1|Add18~2    ; |part1|Add18~2    ; out0             ;
; |part1|Add19~0    ; |part1|Add19~0    ; out0             ;
; |part1|Add19~1    ; |part1|Add19~1    ; out0             ;
; |part1|Add19~2    ; |part1|Add19~2    ; out0             ;
; |part1|Add21~0    ; |part1|Add21~0    ; out0             ;
; |part1|Add21~1    ; |part1|Add21~1    ; out0             ;
; |part1|Add21~2    ; |part1|Add21~2    ; out0             ;
; |part1|Add22~0    ; |part1|Add22~0    ; out0             ;
; |part1|Add22~1    ; |part1|Add22~1    ; out0             ;
; |part1|Add22~2    ; |part1|Add22~2    ; out0             ;
; |part1|Add23~0    ; |part1|Add23~0    ; out0             ;
; |part1|Add23~1    ; |part1|Add23~1    ; out0             ;
; |part1|Add23~2    ; |part1|Add23~2    ; out0             ;
; |part1|Add24~0    ; |part1|Add24~0    ; out0             ;
; |part1|Add24~1    ; |part1|Add24~1    ; out0             ;
; |part1|Add24~2    ; |part1|Add24~2    ; out0             ;
; |part1|Add25~0    ; |part1|Add25~0    ; out0             ;
; |part1|Add25~1    ; |part1|Add25~1    ; out0             ;
; |part1|Add25~2    ; |part1|Add25~2    ; out0             ;
; |part1|Add26~0    ; |part1|Add26~0    ; out0             ;
; |part1|Add26~1    ; |part1|Add26~1    ; out0             ;
; |part1|Add26~2    ; |part1|Add26~2    ; out0             ;
; |part1|Add27~0    ; |part1|Add27~0    ; out0             ;
; |part1|Add28~0    ; |part1|Add28~0    ; out0             ;
; |part1|Add28~1    ; |part1|Add28~1    ; out0             ;
; |part1|Add28~2    ; |part1|Add28~2    ; out0             ;
; |part1|Add29~0    ; |part1|Add29~0    ; out0             ;
; |part1|Add29~1    ; |part1|Add29~1    ; out0             ;
; |part1|Add29~2    ; |part1|Add29~2    ; out0             ;
; |part1|Add30~0    ; |part1|Add30~0    ; out0             ;
; |part1|Add30~1    ; |part1|Add30~1    ; out0             ;
; |part1|Add30~2    ; |part1|Add30~2    ; out0             ;
; |part1|Add31~0    ; |part1|Add31~0    ; out0             ;
; |part1|Add31~1    ; |part1|Add31~1    ; out0             ;
; |part1|Add31~2    ; |part1|Add31~2    ; out0             ;
; |part1|Add32~0    ; |part1|Add32~0    ; out0             ;
; |part1|Add32~1    ; |part1|Add32~1    ; out0             ;
; |part1|Add32~2    ; |part1|Add32~2    ; out0             ;
; |part1|Add33~0    ; |part1|Add33~0    ; out0             ;
; |part1|Add34~0    ; |part1|Add34~0    ; out0             ;
; |part1|Add34~1    ; |part1|Add34~1    ; out0             ;
; |part1|Add34~2    ; |part1|Add34~2    ; out0             ;
; |part1|Add35~0    ; |part1|Add35~0    ; out0             ;
; |part1|Add35~1    ; |part1|Add35~1    ; out0             ;
; |part1|Add35~2    ; |part1|Add35~2    ; out0             ;
; |part1|Add36~0    ; |part1|Add36~0    ; out0             ;
; |part1|Add36~1    ; |part1|Add36~1    ; out0             ;
; |part1|Add36~2    ; |part1|Add36~2    ; out0             ;
; |part1|Add37~0    ; |part1|Add37~0    ; out0             ;
; |part1|Add37~1    ; |part1|Add37~1    ; out0             ;
; |part1|Add37~2    ; |part1|Add37~2    ; out0             ;
; |part1|Add38~0    ; |part1|Add38~0    ; out0             ;
; |part1|Add39~0    ; |part1|Add39~0    ; out0             ;
; |part1|Add39~1    ; |part1|Add39~1    ; out0             ;
; |part1|Add39~2    ; |part1|Add39~2    ; out0             ;
; |part1|Add40~0    ; |part1|Add40~0    ; out0             ;
; |part1|Add40~1    ; |part1|Add40~1    ; out0             ;
; |part1|Add40~2    ; |part1|Add40~2    ; out0             ;
; |part1|Add41~0    ; |part1|Add41~0    ; out0             ;
; |part1|Add41~1    ; |part1|Add41~1    ; out0             ;
; |part1|Add41~2    ; |part1|Add41~2    ; out0             ;
; |part1|Add42~0    ; |part1|Add42~0    ; out0             ;
; |part1|Add43~0    ; |part1|Add43~0    ; out0             ;
; |part1|Add43~1    ; |part1|Add43~1    ; out0             ;
; |part1|Add43~2    ; |part1|Add43~2    ; out0             ;
; |part1|Add44~0    ; |part1|Add44~0    ; out0             ;
; |part1|Add44~1    ; |part1|Add44~1    ; out0             ;
; |part1|Add44~2    ; |part1|Add44~2    ; out0             ;
; |part1|Add45~0    ; |part1|Add45~0    ; out0             ;
; |part1|Add45~1    ; |part1|Add45~1    ; out0             ;
; |part1|Add45~2    ; |part1|Add45~2    ; out0             ;
; |part1|Add46~0    ; |part1|Add46~0    ; out0             ;
; |part1|Add46~1    ; |part1|Add46~1    ; out0             ;
; |part1|Add46~2    ; |part1|Add46~2    ; out0             ;
; |part1|Add47~0    ; |part1|Add47~0    ; out0             ;
; |part1|Add47~1    ; |part1|Add47~1    ; out0             ;
; |part1|Add47~2    ; |part1|Add47~2    ; out0             ;
; |part1|Equal0~0   ; |part1|Equal0~0   ; out0             ;
; |part1|Equal1~0   ; |part1|Equal1~0   ; out0             ;
; |part1|Equal2~0   ; |part1|Equal2~0   ; out0             ;
; |part1|Equal3~0   ; |part1|Equal3~0   ; out0             ;
; |part1|Equal4~0   ; |part1|Equal4~0   ; out0             ;
; |part1|Equal5~0   ; |part1|Equal5~0   ; out0             ;
; |part1|Equal6~0   ; |part1|Equal6~0   ; out0             ;
; |part1|Equal7~0   ; |part1|Equal7~0   ; out0             ;
+-------------------+-------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+------------------------------------------------------------+
; Missing 1-Value Coverage                                   ;
+--------------------+--------------------+------------------+
; Node Name          ; Output Port Name   ; Output Port Type ;
+--------------------+--------------------+------------------+
; |part1|count~2     ; |part1|count~2     ; out              ;
; |part1|count~17    ; |part1|count~17    ; out              ;
; |part1|count~18    ; |part1|count~18    ; out              ;
; |part1|count~19    ; |part1|count~19    ; out              ;
; |part1|count~20    ; |part1|count~20    ; out              ;
; |part1|count~21    ; |part1|count~21    ; out              ;
; |part1|count~22    ; |part1|count~22    ; out              ;
; |part1|count~23    ; |part1|count~23    ; out              ;
; |part1|count~24    ; |part1|count~24    ; out              ;
; |part1|count~25    ; |part1|count~25    ; out              ;
; |part1|count~26    ; |part1|count~26    ; out              ;
; |part1|count~27    ; |part1|count~27    ; out              ;
; |part1|count~28    ; |part1|count~28    ; out              ;
; |part1|count~29    ; |part1|count~29    ; out              ;
; |part1|count~30    ; |part1|count~30    ; out              ;
; |part1|count~31    ; |part1|count~31    ; out              ;
; |part1|nbr~1       ; |part1|nbr~1       ; out              ;
; |part1|nbr~3       ; |part1|nbr~3       ; out              ;
; |part1|nbr~5       ; |part1|nbr~5       ; out              ;
; |part1|nbr~6       ; |part1|nbr~6       ; out              ;
; |part1|nbr~8       ; |part1|nbr~8       ; out              ;
; |part1|nbr~9       ; |part1|nbr~9       ; out              ;
; |part1|nbr~11      ; |part1|nbr~11      ; out              ;
; |part1|nbr~12      ; |part1|nbr~12      ; out              ;
; |part1|nbr~14      ; |part1|nbr~14      ; out              ;
; |part1|nbr~15      ; |part1|nbr~15      ; out              ;
; |part1|nbr~17      ; |part1|nbr~17      ; out              ;
; |part1|nbr~18      ; |part1|nbr~18      ; out              ;
; |part1|nbr~20      ; |part1|nbr~20      ; out              ;
; |part1|nbr~21      ; |part1|nbr~21      ; out              ;
; |part1|nbr~23      ; |part1|nbr~23      ; out              ;
; |part1|nbr~26      ; |part1|nbr~26      ; out              ;
; |part1|nbr~29      ; |part1|nbr~29      ; out              ;
; |part1|nbr~32      ; |part1|nbr~32      ; out              ;
; |part1|nbr~35      ; |part1|nbr~35      ; out              ;
; |part1|nbr~38      ; |part1|nbr~38      ; out              ;
; |part1|r2[31]~reg0 ; |part1|r2[31]~reg0 ; regout           ;
; |part1|r4[31]~reg0 ; |part1|r4[31]~reg0 ; regout           ;
; |part1|r4[2]~reg0  ; |part1|r4[2]~reg0  ; regout           ;
; |part1|r4[1]~reg0  ; |part1|r4[1]~reg0  ; regout           ;
; |part1|rst         ; |part1|rst         ; out              ;
; |part1|vector[5]   ; |part1|vector[5]   ; out              ;
; |part1|vector[6]   ; |part1|vector[6]   ; out              ;
; |part1|byte[3]     ; |part1|byte[3]     ; out              ;
; |part1|byte[4]     ; |part1|byte[4]     ; out              ;
; |part1|byte[5]     ; |part1|byte[5]     ; out              ;
; |part1|byte[6]     ; |part1|byte[6]     ; out              ;
; |part1|byte[7]     ; |part1|byte[7]     ; out              ;
; |part1|r4[1]       ; |part1|r4[1]       ; pin_out          ;
; |part1|r4[2]       ; |part1|r4[2]       ; pin_out          ;
; |part1|r4[3]       ; |part1|r4[3]       ; pin_out          ;
; |part1|r4[4]       ; |part1|r4[4]       ; pin_out          ;
; |part1|r4[5]       ; |part1|r4[5]       ; pin_out          ;
; |part1|r4[6]       ; |part1|r4[6]       ; pin_out          ;
; |part1|r4[7]       ; |part1|r4[7]       ; pin_out          ;
; |part1|r4[8]       ; |part1|r4[8]       ; pin_out          ;
; |part1|r4[9]       ; |part1|r4[9]       ; pin_out          ;
; |part1|r4[10]      ; |part1|r4[10]      ; pin_out          ;
; |part1|r4[11]      ; |part1|r4[11]      ; pin_out          ;
; |part1|r4[12]      ; |part1|r4[12]      ; pin_out          ;
; |part1|r4[13]      ; |part1|r4[13]      ; pin_out          ;
; |part1|r4[14]      ; |part1|r4[14]      ; pin_out          ;
; |part1|r4[15]      ; |part1|r4[15]      ; pin_out          ;
; |part1|r4[16]      ; |part1|r4[16]      ; pin_out          ;
; |part1|r4[17]      ; |part1|r4[17]      ; pin_out          ;
; |part1|r4[18]      ; |part1|r4[18]      ; pin_out          ;
; |part1|r4[19]      ; |part1|r4[19]      ; pin_out          ;
; |part1|r4[20]      ; |part1|r4[20]      ; pin_out          ;
; |part1|r4[21]      ; |part1|r4[21]      ; pin_out          ;
; |part1|r4[22]      ; |part1|r4[22]      ; pin_out          ;
; |part1|r4[23]      ; |part1|r4[23]      ; pin_out          ;
; |part1|r4[24]      ; |part1|r4[24]      ; pin_out          ;
; |part1|r4[25]      ; |part1|r4[25]      ; pin_out          ;
; |part1|r4[26]      ; |part1|r4[26]      ; pin_out          ;
; |part1|r4[27]      ; |part1|r4[27]      ; pin_out          ;
; |part1|r4[28]      ; |part1|r4[28]      ; pin_out          ;
; |part1|r4[29]      ; |part1|r4[29]      ; pin_out          ;
; |part1|r4[30]      ; |part1|r4[30]      ; pin_out          ;
; |part1|r4[31]      ; |part1|r4[31]      ; pin_out          ;
; |part1|r3[0]       ; |part1|r3[0]       ; pin_out          ;
; |part1|r3[1]       ; |part1|r3[1]       ; pin_out          ;
; |part1|r3[2]       ; |part1|r3[2]       ; pin_out          ;
; |part1|r3[3]       ; |part1|r3[3]       ; pin_out          ;
; |part1|r3[4]       ; |part1|r3[4]       ; pin_out          ;
; |part1|r3[5]       ; |part1|r3[5]       ; pin_out          ;
; |part1|r3[6]       ; |part1|r3[6]       ; pin_out          ;
; |part1|r3[7]       ; |part1|r3[7]       ; pin_out          ;
; |part1|r3[8]       ; |part1|r3[8]       ; pin_out          ;
; |part1|r3[9]       ; |part1|r3[9]       ; pin_out          ;
; |part1|r3[10]      ; |part1|r3[10]      ; pin_out          ;
; |part1|r3[11]      ; |part1|r3[11]      ; pin_out          ;
; |part1|r3[12]      ; |part1|r3[12]      ; pin_out          ;
; |part1|r3[13]      ; |part1|r3[13]      ; pin_out          ;
; |part1|r3[14]      ; |part1|r3[14]      ; pin_out          ;
; |part1|r3[15]      ; |part1|r3[15]      ; pin_out          ;
; |part1|r3[16]      ; |part1|r3[16]      ; pin_out          ;
; |part1|r3[17]      ; |part1|r3[17]      ; pin_out          ;
; |part1|r3[18]      ; |part1|r3[18]      ; pin_out          ;
; |part1|r3[19]      ; |part1|r3[19]      ; pin_out          ;
; |part1|r3[20]      ; |part1|r3[20]      ; pin_out          ;
; |part1|r3[21]      ; |part1|r3[21]      ; pin_out          ;
; |part1|r3[22]      ; |part1|r3[22]      ; pin_out          ;
; |part1|r3[23]      ; |part1|r3[23]      ; pin_out          ;
; |part1|r3[24]      ; |part1|r3[24]      ; pin_out          ;
; |part1|r3[25]      ; |part1|r3[25]      ; pin_out          ;
; |part1|r3[26]      ; |part1|r3[26]      ; pin_out          ;
; |part1|r3[27]      ; |part1|r3[27]      ; pin_out          ;
; |part1|r3[28]      ; |part1|r3[28]      ; pin_out          ;
; |part1|r3[29]      ; |part1|r3[29]      ; pin_out          ;
; |part1|r3[30]      ; |part1|r3[30]      ; pin_out          ;
; |part1|r3[31]      ; |part1|r3[31]      ; pin_out          ;
; |part1|r2[3]       ; |part1|r2[3]       ; pin_out          ;
; |part1|r2[4]       ; |part1|r2[4]       ; pin_out          ;
; |part1|r2[5]       ; |part1|r2[5]       ; pin_out          ;
; |part1|r2[6]       ; |part1|r2[6]       ; pin_out          ;
; |part1|r2[7]       ; |part1|r2[7]       ; pin_out          ;
; |part1|r2[8]       ; |part1|r2[8]       ; pin_out          ;
; |part1|r2[9]       ; |part1|r2[9]       ; pin_out          ;
; |part1|r2[10]      ; |part1|r2[10]      ; pin_out          ;
; |part1|r2[11]      ; |part1|r2[11]      ; pin_out          ;
; |part1|r2[12]      ; |part1|r2[12]      ; pin_out          ;
; |part1|r2[13]      ; |part1|r2[13]      ; pin_out          ;
; |part1|r2[14]      ; |part1|r2[14]      ; pin_out          ;
; |part1|r2[15]      ; |part1|r2[15]      ; pin_out          ;
; |part1|r2[16]      ; |part1|r2[16]      ; pin_out          ;
; |part1|r2[17]      ; |part1|r2[17]      ; pin_out          ;
; |part1|r2[18]      ; |part1|r2[18]      ; pin_out          ;
; |part1|r2[19]      ; |part1|r2[19]      ; pin_out          ;
; |part1|r2[20]      ; |part1|r2[20]      ; pin_out          ;
; |part1|r2[21]      ; |part1|r2[21]      ; pin_out          ;
; |part1|r2[22]      ; |part1|r2[22]      ; pin_out          ;
; |part1|r2[23]      ; |part1|r2[23]      ; pin_out          ;
; |part1|r2[24]      ; |part1|r2[24]      ; pin_out          ;
; |part1|r2[25]      ; |part1|r2[25]      ; pin_out          ;
; |part1|r2[26]      ; |part1|r2[26]      ; pin_out          ;
; |part1|r2[27]      ; |part1|r2[27]      ; pin_out          ;
; |part1|r2[28]      ; |part1|r2[28]      ; pin_out          ;
; |part1|r2[29]      ; |part1|r2[29]      ; pin_out          ;
; |part1|r2[30]      ; |part1|r2[30]      ; pin_out          ;
; |part1|r2[31]      ; |part1|r2[31]      ; pin_out          ;
; |part1|Add1~1      ; |part1|Add1~1      ; out0             ;
; |part1|Add7~0      ; |part1|Add7~0      ; out0             ;
; |part1|Add7~1      ; |part1|Add7~1      ; out0             ;
; |part1|Add8~0      ; |part1|Add8~0      ; out0             ;
; |part1|Add8~1      ; |part1|Add8~1      ; out0             ;
; |part1|Add8~2      ; |part1|Add8~2      ; out0             ;
; |part1|Add9~0      ; |part1|Add9~0      ; out0             ;
; |part1|Add9~1      ; |part1|Add9~1      ; out0             ;
; |part1|Add9~2      ; |part1|Add9~2      ; out0             ;
; |part1|Add10~0     ; |part1|Add10~0     ; out0             ;
; |part1|Add10~1     ; |part1|Add10~1     ; out0             ;
; |part1|Add10~2     ; |part1|Add10~2     ; out0             ;
; |part1|Add11~0     ; |part1|Add11~0     ; out0             ;
; |part1|Add11~1     ; |part1|Add11~1     ; out0             ;
; |part1|Add11~2     ; |part1|Add11~2     ; out0             ;
; |part1|Add27~1     ; |part1|Add27~1     ; out0             ;
; |part1|Add33~1     ; |part1|Add33~1     ; out0             ;
; |part1|Add33~2     ; |part1|Add33~2     ; out0             ;
; |part1|Add38~1     ; |part1|Add38~1     ; out0             ;
; |part1|Add38~2     ; |part1|Add38~2     ; out0             ;
; |part1|Add42~1     ; |part1|Add42~1     ; out0             ;
; |part1|Add42~2     ; |part1|Add42~2     ; out0             ;
+--------------------+--------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+----------------------------------------------------------+
; Missing 0-Value Coverage                                 ;
+-------------------+-------------------+------------------+
; Node Name         ; Output Port Name  ; Output Port Type ;
+-------------------+-------------------+------------------+
; |part1|count~2    ; |part1|count~2    ; out              ;
; |part1|count~17   ; |part1|count~17   ; out              ;
; |part1|count~18   ; |part1|count~18   ; out              ;
; |part1|count~19   ; |part1|count~19   ; out              ;
; |part1|count~20   ; |part1|count~20   ; out              ;
; |part1|count~21   ; |part1|count~21   ; out              ;
; |part1|count~22   ; |part1|count~22   ; out              ;
; |part1|count~23   ; |part1|count~23   ; out              ;
; |part1|count~24   ; |part1|count~24   ; out              ;
; |part1|count~25   ; |part1|count~25   ; out              ;
; |part1|count~26   ; |part1|count~26   ; out              ;
; |part1|count~27   ; |part1|count~27   ; out              ;
; |part1|count~28   ; |part1|count~28   ; out              ;
; |part1|count~29   ; |part1|count~29   ; out              ;
; |part1|count~31   ; |part1|count~31   ; out              ;
; |part1|nbr~1      ; |part1|nbr~1      ; out              ;
; |part1|nbr~3      ; |part1|nbr~3      ; out              ;
; |part1|nbr~5      ; |part1|nbr~5      ; out              ;
; |part1|nbr~6      ; |part1|nbr~6      ; out              ;
; |part1|nbr~8      ; |part1|nbr~8      ; out              ;
; |part1|nbr~9      ; |part1|nbr~9      ; out              ;
; |part1|nbr~11     ; |part1|nbr~11     ; out              ;
; |part1|nbr~12     ; |part1|nbr~12     ; out              ;
; |part1|nbr~14     ; |part1|nbr~14     ; out              ;
; |part1|nbr~15     ; |part1|nbr~15     ; out              ;
; |part1|nbr~17     ; |part1|nbr~17     ; out              ;
; |part1|nbr~18     ; |part1|nbr~18     ; out              ;
; |part1|nbr~20     ; |part1|nbr~20     ; out              ;
; |part1|nbr~21     ; |part1|nbr~21     ; out              ;
; |part1|nbr~23     ; |part1|nbr~23     ; out              ;
; |part1|nbr~26     ; |part1|nbr~26     ; out              ;
; |part1|nbr~29     ; |part1|nbr~29     ; out              ;
; |part1|nbr~32     ; |part1|nbr~32     ; out              ;
; |part1|nbr~35     ; |part1|nbr~35     ; out              ;
; |part1|nbr~38     ; |part1|nbr~38     ; out              ;
; |part1|r4[2]~reg0 ; |part1|r4[2]~reg0 ; regout           ;
; |part1|r4[1]~reg0 ; |part1|r4[1]~reg0 ; regout           ;
; |part1|rst        ; |part1|rst        ; out              ;
; |part1|vector[4]  ; |part1|vector[4]  ; out              ;
; |part1|vector[5]  ; |part1|vector[5]  ; out              ;
; |part1|vector[6]  ; |part1|vector[6]  ; out              ;
; |part1|byte[2]    ; |part1|byte[2]    ; out              ;
; |part1|byte[3]    ; |part1|byte[3]    ; out              ;
; |part1|byte[4]    ; |part1|byte[4]    ; out              ;
; |part1|byte[5]    ; |part1|byte[5]    ; out              ;
; |part1|byte[6]    ; |part1|byte[6]    ; out              ;
; |part1|byte[7]    ; |part1|byte[7]    ; out              ;
; |part1|r4[1]      ; |part1|r4[1]      ; pin_out          ;
; |part1|r4[2]      ; |part1|r4[2]      ; pin_out          ;
; |part1|r4[3]      ; |part1|r4[3]      ; pin_out          ;
; |part1|r4[4]      ; |part1|r4[4]      ; pin_out          ;
; |part1|r4[5]      ; |part1|r4[5]      ; pin_out          ;
; |part1|r4[6]      ; |part1|r4[6]      ; pin_out          ;
; |part1|r4[7]      ; |part1|r4[7]      ; pin_out          ;
; |part1|r4[8]      ; |part1|r4[8]      ; pin_out          ;
; |part1|r4[9]      ; |part1|r4[9]      ; pin_out          ;
; |part1|r4[10]     ; |part1|r4[10]     ; pin_out          ;
; |part1|r4[11]     ; |part1|r4[11]     ; pin_out          ;
; |part1|r4[12]     ; |part1|r4[12]     ; pin_out          ;
; |part1|r4[13]     ; |part1|r4[13]     ; pin_out          ;
; |part1|r4[14]     ; |part1|r4[14]     ; pin_out          ;
; |part1|r4[15]     ; |part1|r4[15]     ; pin_out          ;
; |part1|r4[16]     ; |part1|r4[16]     ; pin_out          ;
; |part1|r4[17]     ; |part1|r4[17]     ; pin_out          ;
; |part1|r4[18]     ; |part1|r4[18]     ; pin_out          ;
; |part1|r4[19]     ; |part1|r4[19]     ; pin_out          ;
; |part1|r4[20]     ; |part1|r4[20]     ; pin_out          ;
; |part1|r4[21]     ; |part1|r4[21]     ; pin_out          ;
; |part1|r4[22]     ; |part1|r4[22]     ; pin_out          ;
; |part1|r4[23]     ; |part1|r4[23]     ; pin_out          ;
; |part1|r4[24]     ; |part1|r4[24]     ; pin_out          ;
; |part1|r4[25]     ; |part1|r4[25]     ; pin_out          ;
; |part1|r4[26]     ; |part1|r4[26]     ; pin_out          ;
; |part1|r4[27]     ; |part1|r4[27]     ; pin_out          ;
; |part1|r4[28]     ; |part1|r4[28]     ; pin_out          ;
; |part1|r4[29]     ; |part1|r4[29]     ; pin_out          ;
; |part1|r4[30]     ; |part1|r4[30]     ; pin_out          ;
; |part1|r3[0]      ; |part1|r3[0]      ; pin_out          ;
; |part1|r3[1]      ; |part1|r3[1]      ; pin_out          ;
; |part1|r3[2]      ; |part1|r3[2]      ; pin_out          ;
; |part1|r3[3]      ; |part1|r3[3]      ; pin_out          ;
; |part1|r3[4]      ; |part1|r3[4]      ; pin_out          ;
; |part1|r3[5]      ; |part1|r3[5]      ; pin_out          ;
; |part1|r3[6]      ; |part1|r3[6]      ; pin_out          ;
; |part1|r3[7]      ; |part1|r3[7]      ; pin_out          ;
; |part1|r3[8]      ; |part1|r3[8]      ; pin_out          ;
; |part1|r3[9]      ; |part1|r3[9]      ; pin_out          ;
; |part1|r3[10]     ; |part1|r3[10]     ; pin_out          ;
; |part1|r3[11]     ; |part1|r3[11]     ; pin_out          ;
; |part1|r3[12]     ; |part1|r3[12]     ; pin_out          ;
; |part1|r3[13]     ; |part1|r3[13]     ; pin_out          ;
; |part1|r3[14]     ; |part1|r3[14]     ; pin_out          ;
; |part1|r3[15]     ; |part1|r3[15]     ; pin_out          ;
; |part1|r3[16]     ; |part1|r3[16]     ; pin_out          ;
; |part1|r3[17]     ; |part1|r3[17]     ; pin_out          ;
; |part1|r3[18]     ; |part1|r3[18]     ; pin_out          ;
; |part1|r3[19]     ; |part1|r3[19]     ; pin_out          ;
; |part1|r3[20]     ; |part1|r3[20]     ; pin_out          ;
; |part1|r3[21]     ; |part1|r3[21]     ; pin_out          ;
; |part1|r3[22]     ; |part1|r3[22]     ; pin_out          ;
; |part1|r3[23]     ; |part1|r3[23]     ; pin_out          ;
; |part1|r3[24]     ; |part1|r3[24]     ; pin_out          ;
; |part1|r3[25]     ; |part1|r3[25]     ; pin_out          ;
; |part1|r3[26]     ; |part1|r3[26]     ; pin_out          ;
; |part1|r3[27]     ; |part1|r3[27]     ; pin_out          ;
; |part1|r3[28]     ; |part1|r3[28]     ; pin_out          ;
; |part1|r3[29]     ; |part1|r3[29]     ; pin_out          ;
; |part1|r3[30]     ; |part1|r3[30]     ; pin_out          ;
; |part1|r3[31]     ; |part1|r3[31]     ; pin_out          ;
; |part1|r2[3]      ; |part1|r2[3]      ; pin_out          ;
; |part1|r2[4]      ; |part1|r2[4]      ; pin_out          ;
; |part1|r2[5]      ; |part1|r2[5]      ; pin_out          ;
; |part1|r2[6]      ; |part1|r2[6]      ; pin_out          ;
; |part1|r2[7]      ; |part1|r2[7]      ; pin_out          ;
; |part1|r2[8]      ; |part1|r2[8]      ; pin_out          ;
; |part1|r2[9]      ; |part1|r2[9]      ; pin_out          ;
; |part1|r2[10]     ; |part1|r2[10]     ; pin_out          ;
; |part1|r2[11]     ; |part1|r2[11]     ; pin_out          ;
; |part1|r2[12]     ; |part1|r2[12]     ; pin_out          ;
; |part1|r2[13]     ; |part1|r2[13]     ; pin_out          ;
; |part1|r2[14]     ; |part1|r2[14]     ; pin_out          ;
; |part1|r2[15]     ; |part1|r2[15]     ; pin_out          ;
; |part1|r2[16]     ; |part1|r2[16]     ; pin_out          ;
; |part1|r2[17]     ; |part1|r2[17]     ; pin_out          ;
; |part1|r2[18]     ; |part1|r2[18]     ; pin_out          ;
; |part1|r2[19]     ; |part1|r2[19]     ; pin_out          ;
; |part1|r2[20]     ; |part1|r2[20]     ; pin_out          ;
; |part1|r2[21]     ; |part1|r2[21]     ; pin_out          ;
; |part1|r2[22]     ; |part1|r2[22]     ; pin_out          ;
; |part1|r2[23]     ; |part1|r2[23]     ; pin_out          ;
; |part1|r2[24]     ; |part1|r2[24]     ; pin_out          ;
; |part1|r2[25]     ; |part1|r2[25]     ; pin_out          ;
; |part1|r2[26]     ; |part1|r2[26]     ; pin_out          ;
; |part1|r2[27]     ; |part1|r2[27]     ; pin_out          ;
; |part1|r2[28]     ; |part1|r2[28]     ; pin_out          ;
; |part1|r2[29]     ; |part1|r2[29]     ; pin_out          ;
; |part1|r2[30]     ; |part1|r2[30]     ; pin_out          ;
; |part1|Add1~1     ; |part1|Add1~1     ; out0             ;
; |part1|Add7~0     ; |part1|Add7~0     ; out0             ;
; |part1|Add7~1     ; |part1|Add7~1     ; out0             ;
; |part1|Add8~0     ; |part1|Add8~0     ; out0             ;
; |part1|Add8~1     ; |part1|Add8~1     ; out0             ;
; |part1|Add8~2     ; |part1|Add8~2     ; out0             ;
; |part1|Add9~0     ; |part1|Add9~0     ; out0             ;
; |part1|Add9~1     ; |part1|Add9~1     ; out0             ;
; |part1|Add9~2     ; |part1|Add9~2     ; out0             ;
; |part1|Add10~0    ; |part1|Add10~0    ; out0             ;
; |part1|Add10~1    ; |part1|Add10~1    ; out0             ;
; |part1|Add10~2    ; |part1|Add10~2    ; out0             ;
; |part1|Add11~1    ; |part1|Add11~1    ; out0             ;
; |part1|Add11~2    ; |part1|Add11~2    ; out0             ;
; |part1|Add27~1    ; |part1|Add27~1    ; out0             ;
; |part1|Add33~1    ; |part1|Add33~1    ; out0             ;
; |part1|Add33~2    ; |part1|Add33~2    ; out0             ;
; |part1|Add38~1    ; |part1|Add38~1    ; out0             ;
; |part1|Add38~2    ; |part1|Add38~2    ; out0             ;
; |part1|Add42~1    ; |part1|Add42~1    ; out0             ;
; |part1|Add42~2    ; |part1|Add42~2    ; out0             ;
+-------------------+-------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II Simulator
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Tue Feb 04 01:26:02 2020
Info: Command: quartus_sim --read_settings_files=on --write_settings_files=off part1 -c part1
Info: Using vector source file "C:/Users/user/Digital Quartus/M01/Lab5/Part1/part1.vwf"
Info: Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info: Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info: Simulation partitioned into 1 sub-simulations
Info: Simulation coverage is      63.23 %
Info: Number of transitions in simulation is 7192
Info: Quartus II Simulator was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 148 megabytes
    Info: Processing ended: Tue Feb 04 01:26:03 2020
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


