# 2-bit Full Adder Layout Design (KLayout, G180 0.18µm)

## 專案簡介
本專案為《Introduction to VLSI Final Project》，以 **KLayout** 為工具，依據 **G180 0.18µm 製程規格** 完成 2-bit Full Adder 的版圖設計與驗證。

## 成果內容
- **Stick Diagram**：完成 2-bit Full Adder 的邏輯示意
- **PMOS / NMOS Size**：量測各邏輯閘 W/L（Inverter、XNOR、NAND）
- **Layout vs. Schematic**：驗證與邏輯電路的一致性
- **DRC**：通過 Design Rule Check
- **Label Text**：標示 A, B, Cin, Cout, Sum, vdd!, gnd!
- **Layout Size**：47.622 µm × 10.081 µm = 480.08 µm²

## 專案文件
完整報告 PDF：[FA_No7_41171105H.pdf](docs/FA_No7_41171105H.pdf)

## 成果展示
| 項目 | 圖片 |
|------|------|
| Stick Diagram | ![](images/stick_diagram.png) |
| Layout (2-bit Full Adder) | ![](images/layout.png) |
| DRC 通過畫面 | ![](images/drc.png) |

## 作者
第七組  
- 林易辰  
- 盧昱廷  
- 呂崇聖  
- 吳東翰

