+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                                                                                                                                                                             ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; u0|rst_controller_003|rst_controller_001|alt_rst_req_sync_uq1                                                                                                                                                                                                                                                         ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_003|rst_controller_001|alt_rst_sync_uq1                                                                                                                                                                                                                                                             ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_003|rst_controller_001                                                                                                                                                                                                                                                                              ; 33    ; 32             ; 0            ; 32             ; 2      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_003                                                                                                                                                                                                                                                                                                 ; 33    ; 32             ; 0            ; 32             ; 2      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_002|rst_controller_001|alt_rst_req_sync_uq1                                                                                                                                                                                                                                                         ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_002|rst_controller_001|alt_rst_sync_uq1                                                                                                                                                                                                                                                             ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_002|rst_controller_001                                                                                                                                                                                                                                                                              ; 33    ; 32             ; 0            ; 32             ; 2      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_002                                                                                                                                                                                                                                                                                                 ; 33    ; 32             ; 0            ; 32             ; 2      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_001|rst_controller_001|alt_rst_req_sync_uq1                                                                                                                                                                                                                                                         ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_001|rst_controller_001|alt_rst_sync_uq1                                                                                                                                                                                                                                                             ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_001|rst_controller_001                                                                                                                                                                                                                                                                              ; 33    ; 32             ; 0            ; 32             ; 2      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_001                                                                                                                                                                                                                                                                                                 ; 33    ; 32             ; 0            ; 32             ; 2      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller|rst_controller|alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                 ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller|rst_controller|alt_rst_sync_uq1                                                                                                                                                                                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller|rst_controller                                                                                                                                                                                                                                                                                      ; 33    ; 31             ; 0            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller                                                                                                                                                                                                                                                                                                     ; 33    ; 31             ; 0            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_st_adapter|error_adapter_0                                                                                                                                                                                                                                                                                  ; 14    ; 1              ; 2            ; 1              ; 13     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_st_adapter                                                                                                                                                                                                                                                                                                  ; 14    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|irq_synchronizer                                                                                                                                                                                                                                                                                                   ; 5     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|irq_mapper                                                                                                                                                                                                                                                                                                         ; 6     ; 28             ; 2            ; 28             ; 32     ; 28              ; 28            ; 28              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_008|error_adapter_0                                                                                                                                                                                                                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_008                                                                                                                                                                                                                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_007|error_adapter_0                                                                                                                                                                                                                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_007                                                                                                                                                                                                                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_006|error_adapter_0                                                                                                                                                                                                                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_006                                                                                                                                                                                                                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_005|error_adapter_0                                                                                                                                                                                                                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_005                                                                                                                                                                                                                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_004|error_adapter_0                                                                                                                                                                                                                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_004                                                                                                                                                                                                                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                                                                                                                                                                                                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_003                                                                                                                                                                                                                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                                                                                                                                                                                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_002                                                                                                                                                                                                                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                                                                                                                                                                                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_001                                                                                                                                                                                                                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                                                                                                                                                                                                ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter                                                                                                                                                                                                                                                                                ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_009|clock_xer|out_to_in_synchronizer                                                                                                                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_009|clock_xer|in_to_out_synchronizer                                                                                                                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_009|clock_xer                                                                                                                                                                                                                                                                            ; 129   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_009                                                                                                                                                                                                                                                                                      ; 131   ; 2              ; 0            ; 2              ; 125    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_008|clock_xer|out_to_in_synchronizer                                                                                                                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_008|clock_xer|in_to_out_synchronizer                                                                                                                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_008|clock_xer                                                                                                                                                                                                                                                                            ; 129   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_008                                                                                                                                                                                                                                                                                      ; 131   ; 2              ; 0            ; 2              ; 125    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_007|clock_xer|out_to_in_synchronizer                                                                                                                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_007|clock_xer|in_to_out_synchronizer                                                                                                                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_007|clock_xer                                                                                                                                                                                                                                                                            ; 129   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_007                                                                                                                                                                                                                                                                                      ; 131   ; 2              ; 0            ; 2              ; 125    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_006|clock_xer|out_to_in_synchronizer                                                                                                                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_006|clock_xer|in_to_out_synchronizer                                                                                                                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_006|clock_xer                                                                                                                                                                                                                                                                            ; 129   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_006                                                                                                                                                                                                                                                                                      ; 131   ; 2              ; 0            ; 2              ; 125    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_005|clock_xer|out_to_in_synchronizer                                                                                                                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_005|clock_xer|in_to_out_synchronizer                                                                                                                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_005|clock_xer                                                                                                                                                                                                                                                                            ; 129   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_005                                                                                                                                                                                                                                                                                      ; 131   ; 2              ; 0            ; 2              ; 125    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_004|clock_xer|out_to_in_synchronizer                                                                                                                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_004|clock_xer|in_to_out_synchronizer                                                                                                                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_004|clock_xer                                                                                                                                                                                                                                                                            ; 129   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_004                                                                                                                                                                                                                                                                                      ; 131   ; 2              ; 0            ; 2              ; 125    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_003|clock_xer|out_to_in_synchronizer                                                                                                                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_003|clock_xer|in_to_out_synchronizer                                                                                                                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_003|clock_xer                                                                                                                                                                                                                                                                            ; 129   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_003                                                                                                                                                                                                                                                                                      ; 131   ; 2              ; 0            ; 2              ; 125    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_002|clock_xer|out_to_in_synchronizer                                                                                                                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_002|clock_xer|in_to_out_synchronizer                                                                                                                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_002|clock_xer                                                                                                                                                                                                                                                                            ; 129   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_002                                                                                                                                                                                                                                                                                      ; 131   ; 2              ; 0            ; 2              ; 125    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_001|clock_xer|out_to_in_synchronizer                                                                                                                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_001|clock_xer|in_to_out_synchronizer                                                                                                                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_001|clock_xer                                                                                                                                                                                                                                                                            ; 129   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_001                                                                                                                                                                                                                                                                                      ; 131   ; 2              ; 0            ; 2              ; 125    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser|clock_xer|out_to_in_synchronizer                                                                                                                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser|clock_xer|in_to_out_synchronizer                                                                                                                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser|clock_xer                                                                                                                                                                                                                                                                                ; 129   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser                                                                                                                                                                                                                                                                                          ; 131   ; 2              ; 0            ; 2              ; 125    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_0_m_read_cmd_width_adapter|uncompressor                                                                                                                                                                                                                                                    ; 50    ; 4              ; 0            ; 4              ; 41     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_0_m_read_cmd_width_adapter                                                                                                                                                                                                                                                                 ; 103   ; 10             ; 0            ; 10             ; 125    ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_0_m_read_rsp_width_adapter                                                                                                                                                                                                                                                                 ; 130   ; 3              ; 2            ; 3              ; 98     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_004                                                                                                                                                                                                                                                                                      ; 127   ; 0              ; 2            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_003                                                                                                                                                                                                                                                                                      ; 127   ; 0              ; 2            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_002                                                                                                                                                                                                                                                                                      ; 127   ; 0              ; 2            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_001|arb|adder                                                                                                                                                                                                                                                                            ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_001|arb                                                                                                                                                                                                                                                                                  ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_001                                                                                                                                                                                                                                                                                      ; 251   ; 0              ; 0            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux|arb|adder                                                                                                                                                                                                                                                                                ; 36    ; 18             ; 0            ; 18             ; 18     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux|arb                                                                                                                                                                                                                                                                                      ; 13    ; 0              ; 4            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux                                                                                                                                                                                                                                                                                          ; 1119  ; 0              ; 0            ; 0              ; 133    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_008                                                                                                                                                                                                                                                                                    ; 127   ; 1              ; 2            ; 1              ; 125    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_007                                                                                                                                                                                                                                                                                    ; 127   ; 1              ; 2            ; 1              ; 125    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_006                                                                                                                                                                                                                                                                                    ; 127   ; 1              ; 2            ; 1              ; 125    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_005                                                                                                                                                                                                                                                                                    ; 128   ; 4              ; 2            ; 4              ; 249    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_004                                                                                                                                                                                                                                                                                    ; 128   ; 4              ; 2            ; 4              ; 249    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_003                                                                                                                                                                                                                                                                                    ; 127   ; 1              ; 2            ; 1              ; 125    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_002                                                                                                                                                                                                                                                                                    ; 127   ; 1              ; 2            ; 1              ; 125    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_001                                                                                                                                                                                                                                                                                    ; 130   ; 16             ; 2            ; 16             ; 497    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux                                                                                                                                                                                                                                                                                        ; 127   ; 1              ; 2            ; 1              ; 125    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_008                                                                                                                                                                                                                                                                                      ; 127   ; 0              ; 2            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_007                                                                                                                                                                                                                                                                                      ; 127   ; 0              ; 2            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_006                                                                                                                                                                                                                                                                                      ; 127   ; 0              ; 2            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_005|arb|adder                                                                                                                                                                                                                                                                            ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_005|arb                                                                                                                                                                                                                                                                                  ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_005                                                                                                                                                                                                                                                                                      ; 251   ; 0              ; 0            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_004|arb|adder                                                                                                                                                                                                                                                                            ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_004|arb                                                                                                                                                                                                                                                                                  ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_004                                                                                                                                                                                                                                                                                      ; 251   ; 0              ; 0            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_003                                                                                                                                                                                                                                                                                      ; 127   ; 0              ; 2            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_002                                                                                                                                                                                                                                                                                      ; 127   ; 0              ; 2            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_001|arb|adder                                                                                                                                                                                                                                                                            ; 16    ; 4              ; 0            ; 4              ; 8      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_001|arb                                                                                                                                                                                                                                                                                  ; 8     ; 0              ; 1            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_001                                                                                                                                                                                                                                                                                      ; 499   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux                                                                                                                                                                                                                                                                                          ; 127   ; 0              ; 2            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_demux_004                                                                                                                                                                                                                                                                                    ; 127   ; 1              ; 2            ; 1              ; 125    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_demux_003                                                                                                                                                                                                                                                                                    ; 127   ; 1              ; 2            ; 1              ; 125    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_demux_002                                                                                                                                                                                                                                                                                    ; 127   ; 1              ; 2            ; 1              ; 125    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_demux_001                                                                                                                                                                                                                                                                                    ; 136   ; 4              ; 9            ; 4              ; 249    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_demux                                                                                                                                                                                                                                                                                        ; 135   ; 81             ; 2            ; 81             ; 1117   ; 81              ; 81            ; 81              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cpu_instruction_master_limiter                                                                                                                                                                                                                                                                   ; 252   ; 0              ; 0            ; 0              ; 258    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_013|the_default_decode                                                                                                                                                                                                                                                                    ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_013                                                                                                                                                                                                                                                                                       ; 118   ; 0              ; 2            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_012|the_default_decode                                                                                                                                                                                                                                                                    ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_012                                                                                                                                                                                                                                                                                       ; 118   ; 0              ; 2            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_011|the_default_decode                                                                                                                                                                                                                                                                    ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_011                                                                                                                                                                                                                                                                                       ; 118   ; 0              ; 2            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_010|the_default_decode                                                                                                                                                                                                                                                                    ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_010                                                                                                                                                                                                                                                                                       ; 118   ; 0              ; 2            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_009|the_default_decode                                                                                                                                                                                                                                                                    ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_009                                                                                                                                                                                                                                                                                       ; 118   ; 0              ; 2            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_008|the_default_decode                                                                                                                                                                                                                                                                    ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_008                                                                                                                                                                                                                                                                                       ; 118   ; 0              ; 2            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_007|the_default_decode                                                                                                                                                                                                                                                                    ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_007                                                                                                                                                                                                                                                                                       ; 118   ; 0              ; 2            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_006|the_default_decode                                                                                                                                                                                                                                                                    ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_006                                                                                                                                                                                                                                                                                       ; 118   ; 0              ; 2            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_005|the_default_decode                                                                                                                                                                                                                                                                    ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_005                                                                                                                                                                                                                                                                                       ; 118   ; 0              ; 2            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_004|the_default_decode                                                                                                                                                                                                                                                                    ; 0     ; 13             ; 0            ; 13             ; 13     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_004                                                                                                                                                                                                                                                                                       ; 91    ; 13             ; 6            ; 13             ; 98     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_003|the_default_decode                                                                                                                                                                                                                                                                    ; 0     ; 13             ; 0            ; 13             ; 13     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_003                                                                                                                                                                                                                                                                                       ; 118   ; 13             ; 6            ; 13             ; 125    ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_002|the_default_decode                                                                                                                                                                                                                                                                    ; 0     ; 13             ; 0            ; 13             ; 13     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_002                                                                                                                                                                                                                                                                                       ; 118   ; 13             ; 6            ; 13             ; 125    ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_001|the_default_decode                                                                                                                                                                                                                                                                    ; 0     ; 13             ; 0            ; 13             ; 13     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_001                                                                                                                                                                                                                                                                                       ; 118   ; 0              ; 6            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router|the_default_decode                                                                                                                                                                                                                                                                        ; 0     ; 13             ; 0            ; 13             ; 13     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router                                                                                                                                                                                                                                                                                           ; 118   ; 0              ; 6            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|uart_s1_agent_rdata_fifo                                                                                                                                                                                                                                                                         ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|uart_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                           ; 158   ; 39             ; 0            ; 39             ; 117    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|uart_s1_agent|uncompressor                                                                                                                                                                                                                                                                       ; 50    ; 1              ; 0            ; 1              ; 48     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|uart_s1_agent                                                                                                                                                                                                                                                                                    ; 318   ; 39             ; 46           ; 39             ; 344    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|led_pio_s1_agent_rdata_fifo                                                                                                                                                                                                                                                                      ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|led_pio_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                        ; 158   ; 39             ; 0            ; 39             ; 117    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|led_pio_s1_agent|uncompressor                                                                                                                                                                                                                                                                    ; 50    ; 1              ; 0            ; 1              ; 48     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|led_pio_s1_agent                                                                                                                                                                                                                                                                                 ; 318   ; 39             ; 46           ; 39             ; 344    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sys_clk_timer_s1_agent_rdata_fifo                                                                                                                                                                                                                                                                ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sys_clk_timer_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                  ; 158   ; 39             ; 0            ; 39             ; 117    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sys_clk_timer_s1_agent|uncompressor                                                                                                                                                                                                                                                              ; 50    ; 1              ; 0            ; 1              ; 48     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sys_clk_timer_s1_agent                                                                                                                                                                                                                                                                           ; 318   ; 39             ; 46           ; 39             ; 344    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_mem_s1_agent_rdata_fifo                                                                                                                                                                                                                                                                   ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_mem_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                     ; 158   ; 39             ; 0            ; 39             ; 117    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_mem_s1_agent|uncompressor                                                                                                                                                                                                                                                                 ; 50    ; 1              ; 0            ; 1              ; 48     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_mem_s1_agent                                                                                                                                                                                                                                                                              ; 318   ; 39             ; 46           ; 39             ; 344    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cpu_debug_mem_slave_agent_rdata_fifo                                                                                                                                                                                                                                                             ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cpu_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                                               ; 158   ; 39             ; 0            ; 39             ; 117    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cpu_debug_mem_slave_agent|uncompressor                                                                                                                                                                                                                                                           ; 50    ; 1              ; 0            ; 1              ; 48     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cpu_debug_mem_slave_agent                                                                                                                                                                                                                                                                        ; 318   ; 39             ; 46           ; 39             ; 344    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_0_csr_agent_rdata_fifo                                                                                                                                                                                                                                                                     ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_0_csr_agent_rsp_fifo                                                                                                                                                                                                                                                                       ; 158   ; 39             ; 0            ; 39             ; 117    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_0_csr_agent|uncompressor                                                                                                                                                                                                                                                                   ; 50    ; 1              ; 0            ; 1              ; 48     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_0_csr_agent                                                                                                                                                                                                                                                                                ; 318   ; 39             ; 46           ; 39             ; 344    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sysid_control_slave_agent_rdata_fifo                                                                                                                                                                                                                                                             ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sysid_control_slave_agent_rsp_fifo                                                                                                                                                                                                                                                               ; 158   ; 39             ; 0            ; 39             ; 117    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sysid_control_slave_agent|uncompressor                                                                                                                                                                                                                                                           ; 50    ; 1              ; 0            ; 1              ; 48     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sysid_control_slave_agent                                                                                                                                                                                                                                                                        ; 318   ; 39             ; 46           ; 39             ; 344    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|mem_if_lpddr2_emif_0_avl_0_agent_rdata_fifo                                                                                                                                                                                                                                                      ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|mem_if_lpddr2_emif_0_avl_0_agent_rsp_fifo                                                                                                                                                                                                                                                        ; 158   ; 39             ; 0            ; 39             ; 117    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|mem_if_lpddr2_emif_0_avl_0_agent|uncompressor                                                                                                                                                                                                                                                    ; 50    ; 1              ; 0            ; 1              ; 48     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|mem_if_lpddr2_emif_0_avl_0_agent                                                                                                                                                                                                                                                                 ; 318   ; 39             ; 46           ; 39             ; 346    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|jtag_uart_avalon_jtag_slave_agent_rdata_fifo                                                                                                                                                                                                                                                     ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|jtag_uart_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                                                       ; 158   ; 39             ; 0            ; 39             ; 117    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|jtag_uart_avalon_jtag_slave_agent|uncompressor                                                                                                                                                                                                                                                   ; 50    ; 1              ; 0            ; 1              ; 48     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|jtag_uart_avalon_jtag_slave_agent                                                                                                                                                                                                                                                                ; 318   ; 39             ; 46           ; 39             ; 344    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_0_m_read_agent                                                                                                                                                                                                                                                                             ; 146   ; 41             ; 87           ; 41             ; 99     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_0_descriptor_write_agent                                                                                                                                                                                                                                                                   ; 202   ; 41             ; 93           ; 41             ; 150    ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_0_descriptor_read_agent                                                                                                                                                                                                                                                                    ; 202   ; 41             ; 93           ; 41             ; 150    ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cpu_instruction_master_agent                                                                                                                                                                                                                                                                     ; 202   ; 41             ; 93           ; 41             ; 150    ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cpu_data_master_agent                                                                                                                                                                                                                                                                            ; 202   ; 41             ; 93           ; 41             ; 150    ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|uart_s1_translator                                                                                                                                                                                                                                                                               ; 99    ; 22             ; 48           ; 22             ; 57     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|led_pio_s1_translator                                                                                                                                                                                                                                                                            ; 115   ; 6              ; 33           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sys_clk_timer_s1_translator                                                                                                                                                                                                                                                                      ; 99    ; 22             ; 48           ; 22             ; 55     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_mem_s1_translator                                                                                                                                                                                                                                                                         ; 115   ; 7              ; 19           ; 7              ; 86     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cpu_debug_mem_slave_translator                                                                                                                                                                                                                                                                   ; 115   ; 5              ; 23           ; 5              ; 82     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_0_csr_translator                                                                                                                                                                                                                                                                           ; 115   ; 6              ; 28           ; 6              ; 73     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sysid_control_slave_translator                                                                                                                                                                                                                                                                   ; 115   ; 6              ; 31           ; 6              ; 35     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|mem_if_lpddr2_emif_0_avl_0_translator                                                                                                                                                                                                                                                            ; 117   ; 4              ; 5            ; 4              ; 103    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|jtag_uart_avalon_jtag_slave_translator                                                                                                                                                                                                                                                           ; 115   ; 5              ; 34           ; 5              ; 70     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_0_m_read_translator                                                                                                                                                                                                                                                                        ; 65    ; 22             ; 2            ; 22             ; 56     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_0_descriptor_write_translator                                                                                                                                                                                                                                                              ; 116   ; 19             ; 2            ; 19             ; 76     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_0_descriptor_read_translator                                                                                                                                                                                                                                                               ; 116   ; 51             ; 2            ; 51             ; 109    ; 51              ; 51            ; 51              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cpu_instruction_master_translator                                                                                                                                                                                                                                                                ; 114   ; 53             ; 2            ; 53             ; 109    ; 53              ; 53            ; 53              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cpu_data_master_translator                                                                                                                                                                                                                                                                       ; 114   ; 14             ; 0            ; 14             ; 108    ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0                                                                                                                                                                                                                                                                                                  ; 498   ; 0              ; 1            ; 0              ; 437    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|uart|the_system_uart_regs                                                                                                                                                                                                                                                                                          ; 41    ; 9              ; 6            ; 9              ; 40     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|uart|the_system_uart_rx|the_system_uart_rx_stimulus_source                                                                                                                                                                                                                                                         ; 14    ; 0              ; 13           ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|uart|the_system_uart_rx                                                                                                                                                                                                                                                                                            ; 16    ; 1              ; 0            ; 1              ; 13     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|uart|the_system_uart_tx                                                                                                                                                                                                                                                                                            ; 24    ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|uart                                                                                                                                                                                                                                                                                                               ; 26    ; 2              ; 0            ; 2              ; 20     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|tx_0|tx_reset_inst0|tx_reset_inst|g_tx.g_tx[0].g_tx.counter_tx_ready                                                                                                                                                                                                                                               ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|tx_0|tx_reset_inst0|tx_reset_inst|g_tx.g_tx[0].g_tx.counter_tx_digitalreset                                                                                                                                                                                                                                        ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|tx_0|tx_reset_inst0|tx_reset_inst|g_tx.g_tx[0].g_tx.resync_tx_cal_busy                                                                                                                                                                                                                                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|tx_0|tx_reset_inst0|tx_reset_inst|g_pll.counter_pll_powerdown                                                                                                                                                                                                                                                      ; 4     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|tx_0|tx_reset_inst0|tx_reset_inst|g_reset_sync.alt_xcvr_resync_reset                                                                                                                                                                                                                                               ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|tx_0|tx_reset_inst0|tx_reset_inst                                                                                                                                                                                                                                                                                  ; 12    ; 10             ; 1            ; 10             ; 7      ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|tx_0|tx_reset_inst0                                                                                                                                                                                                                                                                                                ; 5     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|tx_0|tx_reconfig_inst0|tx_reconfig_inst|basic|a5|bundle                                                                                                                                                                                                                                                            ; 187   ; 42             ; 10           ; 42             ; 221    ; 42              ; 42            ; 42              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|tx_0|tx_reconfig_inst0|tx_reconfig_inst|basic|a5|pif[1].pif_arb                                                                                                                                                                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|tx_0|tx_reconfig_inst0|tx_reconfig_inst|basic|a5|pif[0].pif_arb                                                                                                                                                                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|tx_0|tx_reconfig_inst0|tx_reconfig_inst|basic|a5|lif[0].logical_if|pif_tbus_mux                                                                                                                                                                                                                                    ; 27    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|tx_0|tx_reconfig_inst0|tx_reconfig_inst|basic|a5|lif[0].logical_if|lif_csr|l2paddr                                                                                                                                                                                                                                 ; 16    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|tx_0|tx_reconfig_inst0|tx_reconfig_inst|basic|a5|lif[0].logical_if|lif_csr|l2pch                                                                                                                                                                                                                                   ; 8     ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|tx_0|tx_reconfig_inst0|tx_reconfig_inst|basic|a5|lif[0].logical_if|lif_csr                                                                                                                                                                                                                                         ; 57    ; 0              ; 0            ; 0              ; 93     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|tx_0|tx_reconfig_inst0|tx_reconfig_inst|basic|a5|lif[0].logical_if                                                                                                                                                                                                                                                 ; 122   ; 0              ; 0            ; 0              ; 151    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|tx_0|tx_reconfig_inst0|tx_reconfig_inst|basic|a5                                                                                                                                                                                                                                                                   ; 135   ; 0              ; 0            ; 0              ; 207    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|tx_0|tx_reconfig_inst0|tx_reconfig_inst|basic                                                                                                                                                                                                                                                                      ; 135   ; 0              ; 0            ; 0              ; 207    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|tx_0|tx_reconfig_inst0|tx_reconfig_inst|cal_seq                                                                                                                                                                                                                                                                    ; 13    ; 13             ; 0            ; 13             ; 14     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|tx_0|tx_reconfig_inst0|tx_reconfig_inst|direct.sc_direct|mutex_inst                                                                                                                                                                                                                                                ; 74    ; 1              ; 2            ; 1              ; 72     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|tx_0|tx_reconfig_inst0|tx_reconfig_inst|direct.sc_direct                                                                                                                                                                                                                                                           ; 73    ; 0              ; 0            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|tx_0|tx_reconfig_inst0|tx_reconfig_inst|analog.sc_analog|reconfig_analog_cv|inst_xreconf_cif|mutex_inst                                                                                                                                                                                                            ; 74    ; 0              ; 2            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|tx_0|tx_reconfig_inst0|tx_reconfig_inst|analog.sc_analog|reconfig_analog_cv|inst_xreconf_cif|inst_basic_acq                                                                                                                                                                                                        ; 94    ; 0              ; 0            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|tx_0|tx_reconfig_inst0|tx_reconfig_inst|analog.sc_analog|reconfig_analog_cv|inst_xreconf_cif                                                                                                                                                                                                                       ; 95    ; 0              ; 1            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|tx_0|tx_reconfig_inst0|tx_reconfig_inst|analog.sc_analog|reconfig_analog_cv|inst_analog_datactrl|inst_rmw_sm                                                                                                                                                                                                       ; 80    ; 3              ; 0            ; 3              ; 32     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|tx_0|tx_reconfig_inst0|tx_reconfig_inst|analog.sc_analog|reconfig_analog_cv|inst_analog_datactrl|inst_analog_ctrlsm                                                                                                                                                                                                ; 10    ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|tx_0|tx_reconfig_inst0|tx_reconfig_inst|analog.sc_analog|reconfig_analog_cv|inst_analog_datactrl                                                                                                                                                                                                                   ; 79    ; 7              ; 0            ; 7              ; 83     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|tx_0|tx_reconfig_inst0|tx_reconfig_inst|analog.sc_analog|reconfig_analog_cv|inst_xreconf_uif|wait_gen|rst_sync                                                                                                                                                                                                     ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|tx_0|tx_reconfig_inst0|tx_reconfig_inst|analog.sc_analog|reconfig_analog_cv|inst_xreconf_uif|wait_gen                                                                                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|tx_0|tx_reconfig_inst0|tx_reconfig_inst|analog.sc_analog|reconfig_analog_cv|inst_xreconf_uif                                                                                                                                                                                                                       ; 106   ; 0              ; 0            ; 0              ; 86     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|tx_0|tx_reconfig_inst0|tx_reconfig_inst|analog.sc_analog|reconfig_analog_cv                                                                                                                                                                                                                                        ; 74    ; 0              ; 0            ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|tx_0|tx_reconfig_inst0|tx_reconfig_inst|analog.sc_analog                                                                                                                                                                                                                                                           ; 73    ; 0              ; 0            ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|tx_0|tx_reconfig_inst0|tx_reconfig_inst|offset.sc_offset|offset_cancellation_av|mutex_inst                                                                                                                                                                                                                         ; 74    ; 17             ; 2            ; 17             ; 72     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|tx_0|tx_reconfig_inst0|tx_reconfig_inst|offset.sc_offset|offset_cancellation_av|wait_gen|rst_sync                                                                                                                                                                                                                  ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|tx_0|tx_reconfig_inst0|tx_reconfig_inst|offset.sc_offset|offset_cancellation_av|wait_gen                                                                                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|tx_0|tx_reconfig_inst0|tx_reconfig_inst|offset.sc_offset|offset_cancellation_av                                                                                                                                                                                                                                    ; 82    ; 0              ; 32           ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|tx_0|tx_reconfig_inst0|tx_reconfig_inst|offset.sc_offset                                                                                                                                                                                                                                                           ; 105   ; 24             ; 0            ; 24             ; 72     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|tx_0|tx_reconfig_inst0|tx_reconfig_inst|arbiter                                                                                                                                                                                                                                                                    ; 11    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|tx_0|tx_reconfig_inst0|tx_reconfig_inst|inst_reconfig_reset_sync                                                                                                                                                                                                                                                   ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|tx_0|tx_reconfig_inst0|tx_reconfig_inst                                                                                                                                                                                                                                                                            ; 153   ; 53             ; 0            ; 53             ; 209    ; 53              ; 53            ; 53              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|tx_0|tx_reconfig_inst0                                                                                                                                                                                                                                                                                             ; 135   ; 34             ; 0            ; 34             ; 174    ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|tx_0|tx_native_inst0|tx_native_inst|av_reconfig_bundle_merger_inst                                                                                                                                                                                                                                                 ; 232   ; 0              ; 4            ; 0              ; 232    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|tx_0|tx_native_inst0|tx_native_inst|gen_native_inst.av_xcvr_native_insts[0].gen_bonded_group_native.av_xcvr_native_inst|inst_av_xcvr_avmm|avmm_interface_insts[0].sv_xcvr_avmm_csr_inst|gen_status_reg_tx.alt_xcvr_resync_inst                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|tx_0|tx_native_inst0|tx_native_inst|gen_native_inst.av_xcvr_native_insts[0].gen_bonded_group_native.av_xcvr_native_inst|inst_av_xcvr_avmm|avmm_interface_insts[0].sv_xcvr_avmm_csr_inst                                                                                                                            ; 30    ; 8              ; 16           ; 8              ; 23     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|tx_0|tx_native_inst0|tx_native_inst|gen_native_inst.av_xcvr_native_insts[0].gen_bonded_group_native.av_xcvr_native_inst|inst_av_xcvr_avmm|avmm_interface_insts[0].av_reconfig_bundle_to_xcvr_inst                                                                                                                  ; 111   ; 5              ; 22           ; 5              ; 94     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|tx_0|tx_native_inst0|tx_native_inst|gen_native_inst.av_xcvr_native_insts[0].gen_bonded_group_native.av_xcvr_native_inst|inst_av_xcvr_avmm                                                                                                                                                                          ; 415   ; 2              ; 65           ; 2              ; 88     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|tx_0|tx_native_inst0|tx_native_inst|gen_native_inst.av_xcvr_native_insts[0].gen_bonded_group_native.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_tx_pld_pcs_interface                                                                                                                         ; 217   ; 3              ; 0            ; 3              ; 99     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|tx_0|tx_native_inst0|tx_native_inst|gen_native_inst.av_xcvr_native_insts[0].gen_bonded_group_native.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs                                                                                                                                    ; 167   ; 60             ; 0            ; 60             ; 145    ; 60              ; 60            ; 60              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|tx_0|tx_native_inst0|tx_native_inst|gen_native_inst.av_xcvr_native_insts[0].gen_bonded_group_native.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_tx_pcs_pma_interface                                                                                                                         ; 56    ; 0              ; 0            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|tx_0|tx_native_inst0|tx_native_inst|gen_native_inst.av_xcvr_native_insts[0].gen_bonded_group_native.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch                                                                                                                                                           ; 461   ; 527            ; 217          ; 527            ; 601    ; 527             ; 527           ; 527             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|tx_0|tx_native_inst0|tx_native_inst|gen_native_inst.av_xcvr_native_insts[0].gen_bonded_group_native.av_xcvr_native_inst|inst_av_pcs                                                                                                                                                                                ; 429   ; 0              ; 0            ; 0              ; 569    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|tx_0|tx_native_inst0|tx_native_inst|gen_native_inst.av_xcvr_native_insts[0].gen_bonded_group_native.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst                                                                                                                                    ; 132   ; 66             ; 9            ; 66             ; 64     ; 66              ; 66            ; 66              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|tx_0|tx_native_inst0|tx_native_inst|gen_native_inst.av_xcvr_native_insts[0].gen_bonded_group_native.av_xcvr_native_inst|inst_av_pma|av_tx_pma                                                                                                                                                                      ; 72    ; 4              ; 6            ; 4              ; 58     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|tx_0|tx_native_inst0|tx_native_inst|gen_native_inst.av_xcvr_native_insts[0].gen_bonded_group_native.av_xcvr_native_inst|inst_av_pma                                                                                                                                                                                ; 80    ; 97             ; 12           ; 97             ; 153    ; 97              ; 97            ; 97              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|tx_0|tx_native_inst0|tx_native_inst|gen_native_inst.av_xcvr_native_insts[0].gen_bonded_group_native.av_xcvr_native_inst                                                                                                                                                                                            ; 531   ; 382            ; 80           ; 382            ; 218    ; 382             ; 382           ; 382             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|tx_0|tx_native_inst0|tx_native_inst|gen_native_inst.av_xcvr_native_insts[0].gen_bonded_group_plls.gen_tx_plls.tx_plls|pll[0].avmm.av_xcvr_avmm_csr_inst|gen_status_reg_pll.alt_xcvr_resync_inst                                                                                                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|tx_0|tx_native_inst0|tx_native_inst|gen_native_inst.av_xcvr_native_insts[0].gen_bonded_group_plls.gen_tx_plls.tx_plls|pll[0].avmm.av_xcvr_avmm_csr_inst                                                                                                                                                            ; 25    ; 0              ; 14           ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|tx_0|tx_native_inst0|tx_native_inst|gen_native_inst.av_xcvr_native_insts[0].gen_bonded_group_plls.gen_tx_plls.tx_plls|pll[0].avmm.av_reconfig_bundle_to_xcvr_inst                                                                                                                                                  ; 111   ; 6              ; 22           ; 6              ; 92     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|tx_0|tx_native_inst0|tx_native_inst|gen_native_inst.av_xcvr_native_insts[0].gen_bonded_group_plls.gen_tx_plls.tx_plls                                                                                                                                                                                              ; 73    ; 7              ; 1            ; 7              ; 55     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|tx_0|tx_native_inst0|tx_native_inst                                                                                                                                                                                                                                                                                ; 293   ; 273            ; 0            ; 273            ; 265    ; 273             ; 273           ; 273             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|tx_0|tx_native_inst0                                                                                                                                                                                                                                                                                               ; 189   ; 34             ; 0            ; 34             ; 96     ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|tx_0                                                                                                                                                                                                                                                                                                               ; 14    ; 0              ; 3            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sysid                                                                                                                                                                                                                                                                                                              ; 3     ; 16             ; 2            ; 16             ; 32     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sys_clk_timer                                                                                                                                                                                                                                                                                                      ; 23    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_sgdma_0_status_token_fifo|system_sgdma_0_status_token_fifo_status_token_fifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                                                       ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_sgdma_0_status_token_fifo|system_sgdma_0_status_token_fifo_status_token_fifo|auto_generated|dpfifo|usedw_counter                                                                                                                                                                                ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_sgdma_0_status_token_fifo|system_sgdma_0_status_token_fifo_status_token_fifo|auto_generated|dpfifo|almost_full_comparer                                                                                                                                                                         ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_sgdma_0_status_token_fifo|system_sgdma_0_status_token_fifo_status_token_fifo|auto_generated|dpfifo|FIFOram                                                                                                                                                                                      ; 30    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_sgdma_0_status_token_fifo|system_sgdma_0_status_token_fifo_status_token_fifo|auto_generated|dpfifo                                                                                                                                                                                              ; 29    ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_sgdma_0_status_token_fifo|system_sgdma_0_status_token_fifo_status_token_fifo|auto_generated                                                                                                                                                                                                     ; 28    ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_sgdma_0_status_token_fifo                                                                                                                                                                                                                                                                       ; 28    ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_sgdma_0_desc_address_fifo|system_sgdma_0_desc_address_fifo_desc_address_fifo|subfifo|fifo_state|is_almost_full_compare|auto_generated                                                                                                                                                           ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_sgdma_0_desc_address_fifo|system_sgdma_0_desc_address_fifo_desc_address_fifo|subfifo|fifo_state|is_almost_empty_compare|auto_generated                                                                                                                                                          ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_sgdma_0_desc_address_fifo|system_sgdma_0_desc_address_fifo_desc_address_fifo|subfifo|rd_ptr|auto_generated                                                                                                                                                                                      ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_sgdma_0_desc_address_fifo|system_sgdma_0_desc_address_fifo_desc_address_fifo|subfifo|last_row_data_out_mux|auto_generated                                                                                                                                                                       ; 65    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_sgdma_0_desc_address_fifo                                                                                                                                                                                                                                                                       ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_sgdma_0_command_fifo|system_sgdma_0_command_fifo_command_fifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_sgdma_0_command_fifo|system_sgdma_0_command_fifo_command_fifo|auto_generated|dpfifo|usedw_counter                                                                                                                                                                                               ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_sgdma_0_command_fifo|system_sgdma_0_command_fifo_command_fifo|auto_generated|dpfifo|almost_full_comparer                                                                                                                                                                                        ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_sgdma_0_command_fifo|system_sgdma_0_command_fifo_command_fifo|auto_generated|dpfifo|FIFOram                                                                                                                                                                                                     ; 110   ; 0              ; 0            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_sgdma_0_command_fifo|system_sgdma_0_command_fifo_command_fifo|auto_generated|dpfifo                                                                                                                                                                                                             ; 109   ; 0              ; 0            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_sgdma_0_command_fifo|system_sgdma_0_command_fifo_command_fifo|auto_generated                                                                                                                                                                                                                    ; 108   ; 0              ; 0            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_sgdma_0_command_fifo                                                                                                                                                                                                                                                                            ; 108   ; 0              ; 0            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_sgdma_0_m_readfifo|the_system_sgdma_0_m_readfifo_m_readfifo|system_sgdma_0_m_readfifo_m_readfifo_m_readfifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                        ; 4     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_sgdma_0_m_readfifo|the_system_sgdma_0_m_readfifo_m_readfifo|system_sgdma_0_m_readfifo_m_readfifo_m_readfifo|auto_generated|dpfifo|usedw_counter                                                                                                                                                 ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_sgdma_0_m_readfifo|the_system_sgdma_0_m_readfifo_m_readfifo|system_sgdma_0_m_readfifo_m_readfifo_m_readfifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                                    ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_sgdma_0_m_readfifo|the_system_sgdma_0_m_readfifo_m_readfifo|system_sgdma_0_m_readfifo_m_readfifo_m_readfifo|auto_generated|dpfifo|two_comparison                                                                                                                                                ; 16    ; 8              ; 0            ; 8              ; 1      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_sgdma_0_m_readfifo|the_system_sgdma_0_m_readfifo_m_readfifo|system_sgdma_0_m_readfifo_m_readfifo_m_readfifo|auto_generated|dpfifo|almost_full_comparer                                                                                                                                          ; 16    ; 8              ; 0            ; 8              ; 1      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_sgdma_0_m_readfifo|the_system_sgdma_0_m_readfifo_m_readfifo|system_sgdma_0_m_readfifo_m_readfifo_m_readfifo|auto_generated|dpfifo|FIFOram                                                                                                                                                       ; 30    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_sgdma_0_m_readfifo|the_system_sgdma_0_m_readfifo_m_readfifo|system_sgdma_0_m_readfifo_m_readfifo_m_readfifo|auto_generated|dpfifo                                                                                                                                                               ; 15    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_sgdma_0_m_readfifo|the_system_sgdma_0_m_readfifo_m_readfifo|system_sgdma_0_m_readfifo_m_readfifo_m_readfifo|auto_generated                                                                                                                                                                      ; 14    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_sgdma_0_m_readfifo|the_system_sgdma_0_m_readfifo_m_readfifo                                                                                                                                                                                                                                     ; 14    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_sgdma_0_m_readfifo                                                                                                                                                                                                                                                                              ; 15    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_sgdma_0_m_read                                                                                                                                                                                                                                                                                  ; 74    ; 0              ; 9            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_sgdma_0_command_grabber                                                                                                                                                                                                                                                                         ; 109   ; 0              ; 45           ; 0              ; 61     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_sgdma_0_chain|the_descriptor_write_which_resides_within_system_sgdma_0                                                                                                                                                                                                                          ; 93    ; 0              ; 16           ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_sgdma_0_chain|the_descriptor_read_which_resides_within_system_sgdma_0|the_descriptor_read_which_resides_within_system_sgdma_0_control_bits_fifo|descriptor_read_which_resides_within_system_sgdma_0_control_bits_fifo_controlbitsfifo|subfifo|fifo_state|is_almost_full_compare|auto_generated  ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_sgdma_0_chain|the_descriptor_read_which_resides_within_system_sgdma_0|the_descriptor_read_which_resides_within_system_sgdma_0_control_bits_fifo|descriptor_read_which_resides_within_system_sgdma_0_control_bits_fifo_controlbitsfifo|subfifo|fifo_state|is_almost_empty_compare|auto_generated ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_sgdma_0_chain|the_descriptor_read_which_resides_within_system_sgdma_0|the_descriptor_read_which_resides_within_system_sgdma_0_control_bits_fifo|descriptor_read_which_resides_within_system_sgdma_0_control_bits_fifo_controlbitsfifo|subfifo|rd_ptr|auto_generated                             ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_sgdma_0_chain|the_descriptor_read_which_resides_within_system_sgdma_0|the_descriptor_read_which_resides_within_system_sgdma_0_control_bits_fifo|descriptor_read_which_resides_within_system_sgdma_0_control_bits_fifo_controlbitsfifo|subfifo|last_row_data_out_mux|auto_generated              ; 15    ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_sgdma_0_chain|the_descriptor_read_which_resides_within_system_sgdma_0|the_descriptor_read_which_resides_within_system_sgdma_0_control_bits_fifo                                                                                                                                                 ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_sgdma_0_chain|the_descriptor_read_which_resides_within_system_sgdma_0                                                                                                                                                                                                                           ; 106   ; 0              ; 32           ; 0              ; 227    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_sgdma_0_chain|the_control_status_slave_which_resides_within_system_sgdma_0                                                                                                                                                                                                                      ; 84    ; 0              ; 0            ; 0              ; 101    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0|the_system_sgdma_0_chain                                                                                                                                                                                                                                                                                   ; 163   ; 0              ; 0            ; 0              ; 272    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma_0                                                                                                                                                                                                                                                                                                            ; 87    ; 0              ; 0            ; 0              ; 175    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|onchip_mem|the_altsyncram|auto_generated                                                                                                                                                                                                                                                                           ; 52    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|onchip_mem                                                                                                                                                                                                                                                                                                         ; 55    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|mm_interconnect_1|s0_seq_debug_translator                                                                                                                                                                                                                                                     ; 115   ; 4              ; 0            ; 4              ; 105    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|mm_interconnect_1|dmaster_master_translator                                                                                                                                                                                                                                                   ; 116   ; 13             ; 2            ; 13             ; 109    ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|mm_interconnect_1                                                                                                                                                                                                                                                                             ; 107   ; 0              ; 1            ; 0              ; 105    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|dll0                                                                                                                                                                                                                                                                                          ; 2     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|oct0                                                                                                                                                                                                                                                                                          ; 1     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|c0                                                                                                                                                                                                                                                                                            ; 289   ; 159            ; 9            ; 159            ; 321    ; 159             ; 159           ; 159             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|dmaster|rst_controller|alt_rst_req_sync_uq1                                                                                                                                                                                                                                                   ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|dmaster|rst_controller|alt_rst_sync_uq1                                                                                                                                                                                                                                                       ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|dmaster|rst_controller                                                                                                                                                                                                                                                                        ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|dmaster|p2b_adapter                                                                                                                                                                                                                                                                           ; 14    ; 8              ; 2            ; 8              ; 20     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|dmaster|b2p_adapter                                                                                                                                                                                                                                                                           ; 22    ; 0              ; 2            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|dmaster|transacto|p2m                                                                                                                                                                                                                                                                         ; 48    ; 0              ; 0            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|dmaster|transacto                                                                                                                                                                                                                                                                             ; 48    ; 0              ; 0            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|dmaster|p2b                                                                                                                                                                                                                                                                                   ; 22    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|dmaster|b2p                                                                                                                                                                                                                                                                                   ; 12    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|dmaster|fifo                                                                                                                                                                                                                                                                                  ; 53    ; 41             ; 0            ; 41             ; 10     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|dmaster|timing_adt                                                                                                                                                                                                                                                                            ; 12    ; 0              ; 3            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|crosser                                                                                                                                                                                                      ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser                                                                                                                                                                                                              ; 13    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage                                                                                                                                                                                                   ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_to_in_synchronizer                                                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|in_to_out_synchronizer                                                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser                                                                                                                                                                                                                ; 14    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_inserter                                                                                                                                                                                                ; 12    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_remover                                                                                                                                                                                                 ; 12    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming                                                                                                                                                                                                              ; 20    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming                                                                                                                                                                                                                             ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|dmaster|jtag_phy_embedded_in_jtag_master|node                                                                                                                                                                                                                                                 ; 4     ; 3              ; 0            ; 3              ; 8      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|dmaster|jtag_phy_embedded_in_jtag_master                                                                                                                                                                                                                                                      ; 38    ; 27             ; 0            ; 27             ; 11     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|dmaster                                                                                                                                                                                                                                                                                       ; 36    ; 0              ; 0            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|irq_mapper                                                                                                                                                                                                                                                                                 ; 2     ; 32             ; 2            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|avalon_st_adapter_005|error_adapter_0                                                                                                                                                                                                                                    ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|avalon_st_adapter_005                                                                                                                                                                                                                                                    ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|avalon_st_adapter_004|error_adapter_0                                                                                                                                                                                                                                    ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|avalon_st_adapter_004                                                                                                                                                                                                                                                    ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                                                                                                                                                                                                                    ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|avalon_st_adapter_003                                                                                                                                                                                                                                                    ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                                                                                                                                                                                                    ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|avalon_st_adapter_002                                                                                                                                                                                                                                                    ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                                                                                                                                                                                                    ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|avalon_st_adapter_001                                                                                                                                                                                                                                                    ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                                                                                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|avalon_st_adapter                                                                                                                                                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|rsp_mux_004|arb|adder                                                                                                                                                                                                                                                    ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|rsp_mux_004|arb                                                                                                                                                                                                                                                          ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|rsp_mux_004                                                                                                                                                                                                                                                              ; 237   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|rsp_mux_003|arb|adder                                                                                                                                                                                                                                                    ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|rsp_mux_003|arb                                                                                                                                                                                                                                                          ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|rsp_mux_003                                                                                                                                                                                                                                                              ; 237   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|rsp_mux_002                                                                                                                                                                                                                                                              ; 120   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|rsp_mux_001|arb|adder                                                                                                                                                                                                                                                    ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|rsp_mux_001|arb                                                                                                                                                                                                                                                          ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|rsp_mux_001                                                                                                                                                                                                                                                              ; 237   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|rsp_mux|arb|adder                                                                                                                                                                                                                                                        ; 16    ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|rsp_mux|arb                                                                                                                                                                                                                                                              ; 8     ; 0              ; 4            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|rsp_mux                                                                                                                                                                                                                                                                  ; 471   ; 0              ; 0            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|rsp_demux_005                                                                                                                                                                                                                                                            ; 120   ; 1              ; 2            ; 1              ; 118    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|rsp_demux_004                                                                                                                                                                                                                                                            ; 121   ; 4              ; 2            ; 4              ; 235    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|rsp_demux_003                                                                                                                                                                                                                                                            ; 120   ; 1              ; 2            ; 1              ; 118    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|rsp_demux_002                                                                                                                                                                                                                                                            ; 122   ; 9              ; 2            ; 9              ; 352    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|rsp_demux_001                                                                                                                                                                                                                                                            ; 121   ; 4              ; 2            ; 4              ; 235    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|rsp_demux                                                                                                                                                                                                                                                                ; 121   ; 4              ; 2            ; 4              ; 235    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|cmd_mux_005                                                                                                                                                                                                                                                              ; 120   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|cmd_mux_004|arb|adder                                                                                                                                                                                                                                                    ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|cmd_mux_004|arb                                                                                                                                                                                                                                                          ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|cmd_mux_004                                                                                                                                                                                                                                                              ; 237   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|cmd_mux_003                                                                                                                                                                                                                                                              ; 120   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|cmd_mux_002|arb|adder                                                                                                                                                                                                                                                    ; 12    ; 3              ; 0            ; 3              ; 6      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|cmd_mux_002|arb                                                                                                                                                                                                                                                          ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|cmd_mux_002                                                                                                                                                                                                                                                              ; 354   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|cmd_mux_001|arb|adder                                                                                                                                                                                                                                                    ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|cmd_mux_001|arb                                                                                                                                                                                                                                                          ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|cmd_mux_001                                                                                                                                                                                                                                                              ; 237   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|cmd_mux|arb|adder                                                                                                                                                                                                                                                        ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|cmd_mux|arb                                                                                                                                                                                                                                                              ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|cmd_mux                                                                                                                                                                                                                                                                  ; 237   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|cmd_demux_004                                                                                                                                                                                                                                                            ; 126   ; 4              ; 6            ; 4              ; 235    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|cmd_demux_003                                                                                                                                                                                                                                                            ; 126   ; 4              ; 6            ; 4              ; 235    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|cmd_demux_002                                                                                                                                                                                                                                                            ; 120   ; 1              ; 2            ; 1              ; 118    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|cmd_demux_001                                                                                                                                                                                                                                                            ; 121   ; 4              ; 2            ; 4              ; 235    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|cmd_demux                                                                                                                                                                                                                                                                ; 123   ; 16             ; 2            ; 16             ; 469    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|trk_mm_bridge_m0_limiter                                                                                                                                                                                                                                                 ; 238   ; 0              ; 0            ; 0              ; 241    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|seq_bridge_m0_limiter                                                                                                                                                                                                                                                    ; 238   ; 0              ; 0            ; 0              ; 241    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|router_010|the_default_decode                                                                                                                                                                                                                                            ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|router_010                                                                                                                                                                                                                                                               ; 114   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|router_009|the_default_decode                                                                                                                                                                                                                                            ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|router_009                                                                                                                                                                                                                                                               ; 114   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|router_008|the_default_decode                                                                                                                                                                                                                                            ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|router_008                                                                                                                                                                                                                                                               ; 114   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|router_007|the_default_decode                                                                                                                                                                                                                                            ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|router_007                                                                                                                                                                                                                                                               ; 114   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|router_006|the_default_decode                                                                                                                                                                                                                                            ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|router_006                                                                                                                                                                                                                                                               ; 114   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|router_005|the_default_decode                                                                                                                                                                                                                                            ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|router_005                                                                                                                                                                                                                                                               ; 114   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|router_004|the_default_decode                                                                                                                                                                                                                                            ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|router_004                                                                                                                                                                                                                                                               ; 114   ; 0              ; 5            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|router_003|the_default_decode                                                                                                                                                                                                                                            ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|router_003                                                                                                                                                                                                                                                               ; 114   ; 0              ; 5            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|router_002|the_default_decode                                                                                                                                                                                                                                            ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|router_002                                                                                                                                                                                                                                                               ; 114   ; 9              ; 5            ; 9              ; 118    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|router_001|the_default_decode                                                                                                                                                                                                                                            ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|router_001                                                                                                                                                                                                                                                               ; 114   ; 0              ; 5            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|router|the_default_decode                                                                                                                                                                                                                                                ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|router                                                                                                                                                                                                                                                                   ; 114   ; 0              ; 5            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|sequencer_scc_mgr_inst_avl_agent_rsp_fifo                                                                                                                                                                                                                                ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|sequencer_scc_mgr_inst_avl_agent|uncompressor                                                                                                                                                                                                                            ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|sequencer_scc_mgr_inst_avl_agent                                                                                                                                                                                                                                         ; 307   ; 39             ; 43           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|sequencer_reg_file_inst_avl_agent_rsp_fifo                                                                                                                                                                                                                               ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|sequencer_reg_file_inst_avl_agent|uncompressor                                                                                                                                                                                                                           ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|sequencer_reg_file_inst_avl_agent                                                                                                                                                                                                                                        ; 307   ; 39             ; 43           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|sequencer_trk_mgr_inst_trks_agent_rsp_fifo                                                                                                                                                                                                                               ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|sequencer_trk_mgr_inst_trks_agent|uncompressor                                                                                                                                                                                                                           ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|sequencer_trk_mgr_inst_trks_agent                                                                                                                                                                                                                                        ; 307   ; 39             ; 43           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|sequencer_mem_s1_agent_rsp_fifo                                                                                                                                                                                                                                          ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|sequencer_mem_s1_agent|uncompressor                                                                                                                                                                                                                                      ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|sequencer_mem_s1_agent                                                                                                                                                                                                                                                   ; 307   ; 39             ; 43           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|hphy_bridge_s0_agent_rsp_fifo                                                                                                                                                                                                                                            ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|hphy_bridge_s0_agent|uncompressor                                                                                                                                                                                                                                        ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|hphy_bridge_s0_agent                                                                                                                                                                                                                                                     ; 307   ; 39             ; 43           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|trk_mm_bridge_s0_agent_rsp_fifo                                                                                                                                                                                                                                          ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|trk_mm_bridge_s0_agent|uncompressor                                                                                                                                                                                                                                      ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|trk_mm_bridge_s0_agent                                                                                                                                                                                                                                                   ; 307   ; 39             ; 43           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|trk_mm_bridge_m0_agent                                                                                                                                                                                                                                                   ; 195   ; 37             ; 86           ; 37             ; 146    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|seq_bridge_m0_agent                                                                                                                                                                                                                                                      ; 195   ; 37             ; 86           ; 37             ; 146    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|cpu_inst_instruction_master_agent                                                                                                                                                                                                                                        ; 195   ; 37             ; 86           ; 37             ; 146    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|sequencer_trk_mgr_inst_trkm_agent                                                                                                                                                                                                                                        ; 195   ; 37             ; 86           ; 37             ; 146    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|cpu_inst_data_master_agent                                                                                                                                                                                                                                               ; 195   ; 37             ; 86           ; 37             ; 146    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|sequencer_scc_mgr_inst_avl_translator                                                                                                                                                                                                                                    ; 115   ; 5              ; 19           ; 5              ; 81     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|sequencer_reg_file_inst_avl_translator                                                                                                                                                                                                                                   ; 115   ; 5              ; 28           ; 5              ; 76     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|sequencer_trk_mgr_inst_trks_translator                                                                                                                                                                                                                                   ; 115   ; 5              ; 26           ; 5              ; 74     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|sequencer_mem_s1_translator                                                                                                                                                                                                                                              ; 115   ; 6              ; 19           ; 6              ; 85     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|hphy_bridge_s0_translator                                                                                                                                                                                                                                                ; 115   ; 5              ; 16           ; 5              ; 84     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|trk_mm_bridge_s0_translator                                                                                                                                                                                                                                              ; 115   ; 4              ; 16           ; 4              ; 90     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|trk_mm_bridge_m0_translator                                                                                                                                                                                                                                              ; 100   ; 26             ; 2            ; 26             ; 109    ; 26              ; 26            ; 26              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|seq_bridge_m0_translator                                                                                                                                                                                                                                                 ; 116   ; 10             ; 2            ; 10             ; 109    ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|cpu_inst_instruction_master_translator                                                                                                                                                                                                                                   ; 101   ; 66             ; 0            ; 66             ; 108    ; 66              ; 66            ; 66              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|sequencer_trk_mgr_inst_trkm_translator                                                                                                                                                                                                                                   ; 104   ; 29             ; 0            ; 29             ; 108    ; 29              ; 29            ; 29              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0|cpu_inst_data_master_translator                                                                                                                                                                                                                                          ; 104   ; 25             ; 0            ; 25             ; 108    ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|mm_interconnect_0                                                                                                                                                                                                                                                                          ; 459   ; 0              ; 1            ; 0              ; 453    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|seq_bridge                                                                                                                                                                                                                                                                                 ; 110   ; 2              ; 0            ; 2              ; 106    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|sequencer_mem|the_altsyncram|auto_generated                                                                                                                                                                                                                                                ; 52    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|sequencer_mem                                                                                                                                                                                                                                                                              ; 54    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|sequencer_trk_mgr_inst                                                                                                                                                                                                                                                                     ; 77    ; 0              ; 1            ; 0              ; 88     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|hphy_bridge                                                                                                                                                                                                                                                                                ; 94    ; 9              ; 1            ; 9              ; 83     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|trk_mm_bridge                                                                                                                                                                                                                                                                              ; 94    ; 2              ; 2            ; 2              ; 90     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|sequencer_reg_file_inst|altsyncram_component|auto_generated                                                                                                                                                                                                                                ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|sequencer_reg_file_inst                                                                                                                                                                                                                                                                    ; 44    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|sequencer_scc_mgr_inst|sequencer_scc_family_wrapper|sequencer_scc_phase_decode_dqe_inst                                                                                                                                                                                                    ; 19    ; 16             ; 0            ; 16             ; 4      ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|sequencer_scc_mgr_inst|sequencer_scc_family_wrapper                                                                                                                                                                                                                                        ; 21    ; 0              ; 0            ; 0              ; 55     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|sequencer_scc_mgr_inst|sequencer_scc_reg_file_inst|altdpram_component|auto_generated|rd_mux                                                                                                                                                                                                ; 39    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|sequencer_scc_mgr_inst|sequencer_scc_reg_file_inst|altdpram_component|auto_generated|wr_decode                                                                                                                                                                                             ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|sequencer_scc_mgr_inst|sequencer_scc_reg_file_inst|altdpram_component|auto_generated                                                                                                                                                                                                       ; 33    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|sequencer_scc_mgr_inst|sequencer_scc_reg_file_inst                                                                                                                                                                                                                                         ; 33    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|sequencer_scc_mgr_inst                                                                                                                                                                                                                                                                     ; 57    ; 0              ; 20           ; 0              ; 79     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|cpu_inst|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_register_bank_b|the_altsyncram|auto_generated                                                                                                                                                                                       ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|cpu_inst|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_register_bank_b                                                                                                                                                                                                                     ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|cpu_inst|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_register_bank_a|the_altsyncram|auto_generated                                                                                                                                                                                       ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|cpu_inst|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_register_bank_a                                                                                                                                                                                                                     ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|cpu_inst|the_altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_test_bench                                                                                                                                                                                                                      ; 461   ; 3              ; 424          ; 3              ; 34     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|cpu_inst                                                                                                                                                                                                                                                                                   ; 100   ; 0              ; 32           ; 0              ; 76     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0|sequencer_rst                                                                                                                                                                                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|s0                                                                                                                                                                                                                                                                                            ; 117   ; 1              ; 0            ; 1              ; 131    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                                                                                                                  ; 135   ; 1              ; 21           ; 1              ; 36     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs                                                                                                                                                                                                                                                  ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                                                                                                                  ; 135   ; 1              ; 21           ; 1              ; 36     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs                                                                                                                                                                                                                                                  ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                                                                                                                  ; 135   ; 1              ; 21           ; 1              ; 36     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs                                                                                                                                                                                                                                                  ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                                                                                                                  ; 135   ; 1              ; 21           ; 1              ; 36     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs                                                                                                                                                                                                                                                  ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].uclk_generator                                                                                                                                                                                                                                ; 1     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].umem_ck_pad|auto_generated                                                                                                                                                                                                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|ureset_n_pad                                                                                                                                                                                                                                               ; 7     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|ucmd_pad                                                                                                                                                                                                                                                   ; 37    ; 1              ; 0            ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|ubank_pad                                                                                                                                                                                                                                                  ; 19    ; 1              ; 0            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|uaddress_pad                                                                                                                                                                                                                                               ; 61    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[19].acv_ac_ldc                                                                                                                                                                                                                                 ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[18].acv_ac_ldc                                                                                                                                                                                                                                 ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[17].acv_ac_ldc                                                                                                                                                                                                                                 ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[16].acv_ac_ldc                                                                                                                                                                                                                                 ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[15].acv_ac_ldc                                                                                                                                                                                                                                 ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[14].acv_ac_ldc                                                                                                                                                                                                                                 ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[13].acv_ac_ldc                                                                                                                                                                                                                                 ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[12].acv_ac_ldc                                                                                                                                                                                                                                 ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[11].acv_ac_ldc                                                                                                                                                                                                                                 ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[10].acv_ac_ldc                                                                                                                                                                                                                                 ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[9].acv_ac_ldc                                                                                                                                                                                                                                  ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[8].acv_ac_ldc                                                                                                                                                                                                                                  ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[7].acv_ac_ldc                                                                                                                                                                                                                                  ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[6].acv_ac_ldc                                                                                                                                                                                                                                  ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[5].acv_ac_ldc                                                                                                                                                                                                                                  ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[4].acv_ac_ldc                                                                                                                                                                                                                                  ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[3].acv_ac_ldc                                                                                                                                                                                                                                  ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[2].acv_ac_ldc                                                                                                                                                                                                                                  ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[1].acv_ac_ldc                                                                                                                                                                                                                                  ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[0].acv_ac_ldc                                                                                                                                                                                                                                  ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads                                                                                                                                                                                                                                                            ; 98    ; 0              ; 5            ; 0              ; 22     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|p0|umemphy|uio_pads                                                                                                                                                                                                                                                                           ; 633   ; 58             ; 118          ; 58             ; 215    ; 58              ; 58            ; 58              ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|p0|umemphy|memphy_ldc                                                                                                                                                                                                                                                                         ; 10    ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|p0|umemphy|ureset|read_capture_reset[3].ureset_read_capture_clk                                                                                                                                                                                                                               ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|p0|umemphy|ureset|read_capture_reset[2].ureset_read_capture_clk                                                                                                                                                                                                                               ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|p0|umemphy|ureset|read_capture_reset[1].ureset_read_capture_clk                                                                                                                                                                                                                               ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|p0|umemphy|ureset|read_capture_reset[0].ureset_read_capture_clk                                                                                                                                                                                                                               ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|p0|umemphy|ureset|ureset_avl_clk                                                                                                                                                                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|p0|umemphy|ureset|ureset_scc_clk                                                                                                                                                                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|p0|umemphy|ureset|ureset_seq_clk                                                                                                                                                                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|p0|umemphy|ureset|ureset_resync_clk                                                                                                                                                                                                                                                           ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|p0|umemphy|ureset|ureset_addr_cmd_clk                                                                                                                                                                                                                                                         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|p0|umemphy|ureset|ureset_ctl_reset_clk                                                                                                                                                                                                                                                        ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|p0|umemphy|ureset|ureset_afi_clk                                                                                                                                                                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|p0|umemphy|ureset                                                                                                                                                                                                                                                                             ; 13    ; 3              ; 0            ; 3              ; 10     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|p0|umemphy                                                                                                                                                                                                                                                                                    ; 975   ; 0              ; 0            ; 0              ; 353    ; 0               ; 0             ; 0               ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|p0                                                                                                                                                                                                                                                                                            ; 974   ; 544            ; 0            ; 544            ; 159    ; 544             ; 544           ; 544             ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0|pll0                                                                                                                                                                                                                                                                                          ; 2     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif_0                                                                                                                                                                                                                                                                                               ; 79    ; 3              ; 0            ; 3              ; 69     ; 3               ; 3             ; 3               ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; u0|led_pio                                                                                                                                                                                                                                                                                                            ; 38    ; 24             ; 24           ; 24             ; 40     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_system_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                                                                                                         ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_system_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count                                                                                                                                                                                                                                   ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_system_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                                                                                                                                                                                                                                        ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_system_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                                                                                                                                                         ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_system_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state                                                                                                                                                                                                                                     ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_system_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo                                                                                                                                                                                                                                                ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_system_jtag_uart_scfifo_r|rfifo|auto_generated                                                                                                                                                                                                                                                       ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_system_jtag_uart_scfifo_r                                                                                                                                                                                                                                                                            ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_system_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                                                                                                         ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_system_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count                                                                                                                                                                                                                                   ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_system_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                                                                                                                                                                                                                                        ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_system_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                                                                                                                                                         ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_system_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state                                                                                                                                                                                                                                     ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_system_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo                                                                                                                                                                                                                                                ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_system_jtag_uart_scfifo_w|wfifo|auto_generated                                                                                                                                                                                                                                                       ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_system_jtag_uart_scfifo_w                                                                                                                                                                                                                                                                            ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart                                                                                                                                                                                                                                                                                                          ; 38    ; 10             ; 23           ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu|cpu                                                                                                                                                                                                                                                                                                            ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu                                                                                                                                                                                                                                                                                                                ; 150   ; 2              ; 0            ; 2              ; 135    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0                                                                                                                                                                                                                                                                                                                    ; 6     ; 11             ; 0            ; 11             ; 49     ; 11              ; 11            ; 11              ; 40    ; 0              ; 0            ; 0                ; 0                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
