# EDA技术

## 授课老师

翟建芳

## 课程介绍

讲授verliog语言

可能会有一次随堂测试，内容很简单

没有期末考试，只有大作业



## 实验

有5次实验

- 实验一 学会使用 modelsim 进行功能仿真和加深对 Verilog 的赋值语句和基本块语句的理解

- 实验二 熟练使用硬件设计语言，熟练运用仿真平台和深入理解电路中各模块的实现过程

- 实验三 熟练使用 Verilog 设计时序电路，熟悉序列检测器的运行原理和熟练使用仿真工具和逻辑综合工具生成电路结构

- 实验四 熟练使用 Modelsim SE 10.4 和 Quartus II 9.0 完成电路结构的门级仿真和熟悉门级电路的结构和时序特点

- 实验五 学习如何在ISE 中输入IO 约束，熟悉综合、布局和布线，了解如何进行时序仿真和了解如何使用 iMPACT 配置 FPGA。




## 大作业

在xiline平台上完成某个课题的开发

总共有3个主题

- 主题一 多功能数字钟的设计

- 主题二 洗衣机控制器

- 主题三 电梯控制器




------

以上内容为宁宁口述由小铭同学撰写

