<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üë• ‚ò¶Ô∏è ü§≤üèΩ Bloques personalizados en chips (Silicon IP): c√≥mo funciona üë®‚Äçüöí üï∏Ô∏è üññüèº</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="En cada art√≠culo sobre Habr√© dedicado a los microprocesadores dom√©sticos, de una forma u otra, se plantea el tema de los bloques de IP con licencia y ...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>Bloques personalizados en chips (Silicon IP): c√≥mo funciona</h1><div class="post__body post__body_full"><div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/post/414215/"> En cada art√≠culo sobre Habr√© dedicado a los microprocesadores dom√©sticos, de una forma u otra, se plantea el tema de los bloques de IP con licencia y cu√°nto se reduce su presencia y ausencia en el valor, la seguridad dom√©stica o la seguridad del desarrollo.  Al mismo tiempo, muchos comentaristas no entienden muy bien el tema de discusi√≥n, as√≠ que tratemos de averiguar c√≥mo funcionan las licencias en la industria microelectr√≥nica, qu√© son los bloques con licencia buenos y malos, y cu√°l es el proceso de desarrollo de un microcircuito si la mayor√≠a de los bloques se compran en √©l. <br><br><img src="https://habrastorage.org/webt/ks/c0/6j/ksc06j-tt4iqmmix_e1u9zlrdgi.jpeg"><br><a name="habracut"></a><br>  Cualquier microcircuito moderno es lo que orgullosamente se llam√≥ "un sistema en un chip" hace alg√∫n tiempo: incluso los reguladores lineales de tres patas y las fuentes de voltaje tienen un ajuste digital oculto para el usuario, ¬øqu√© podemos decir sobre los microprocesadores y microcontroladores que contienen docenas de bloques diferentes, el desarrollo de cada uno? de los cuales requiere habilidades espec√≠ficas y una amplia experiencia para sortear las trampas que no se escriben en libros y art√≠culos.  Adem√°s, cualquier proyecto, por regla general, tiene su propia caracter√≠stica asesina, debido a que los desarrolladores esperan obtener una ventaja sobre sus competidores, y es esta caracter√≠stica asesina la que se debe hacer lo mejor posible, y todos los dem√°s bloques simplemente no deber√≠an ser peores que otros. <br><br>  Atenci√≥n, la pregunta es: ¬øes necesario mantener un equipo de desarrollo costoso que pueda hacer de forma independiente todos los bloques necesarios por s√≠ solo? <br><br>  Una pregunta a√∫n m√°s interesante: si usted mismo ha desarrollado un sistema de instrucciones de microprocesador, ¬ønecesita contar con un equipo de programadores que <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">escribir√° un compilador para √©l</a> , portar√° nuevos n√∫cleos de sistemas operativos populares, har√° mucho trabajo duro y probablemente no pondr√° su creaci√≥n en uno? nivel con arquitecturas populares, ¬øen qu√© trabaja mucha m√°s gente? <br>  Y lo m√°s importante: ¬ølas respuestas positivas a las dos preguntas anteriores le dar√°n ventajas competitivas a su producto? <br><br>  <i><b>Digresi√≥n l√≠rica</b></i> <br>  El 5 de junio, Morris Chang se retir√≥, un hombre del que nunca hab√≠a o√≠do hablar, pero sin el cual no habr√≠a electr√≥nica moderna.  Morris Chang naci√≥ en China, en el apogeo de la guerra civil que dej√≥ para los Estados Unidos, se gradu√≥ del MIT y luego trabaj√≥ durante muchos a√±os en Texas Instruments e General Instruments.  En esos a√±os, una parte integral de cualquier empresa microelectr√≥nica era su propia producci√≥n, cuyo equipo era de varios √≥rdenes de magnitud m√°s barato que ahora, pero no obstante, era muy costoso.  As√≠ es como el mismo Chang escribi√≥ al respecto: <br><blockquote>  Cuando estaba en TI e Instrumento General, vi a muchos dise√±adores de circuitos integrados que quer√≠an irse y establecer su propio negocio, pero lo √∫nico, o lo m√°s importante que les impidi√≥ abandonar esas compa√±√≠as fue que no pod√≠an recaudar suficiente dinero. para formar su propia empresa.  Porque en ese momento se pensaba que todas las empresas necesitaban fabricaci√≥n, fabricaci√≥n de obleas, y esa era la parte m√°s intensiva en capital de una empresa de semiconductores, de una empresa de CI.  Y vi a todas esas personas que quer√≠an irse, pero detenidas por la falta de capacidad para recaudar mucho dinero para construir una oblea fabulosa. </blockquote>  En 1985, Morris Chang estaba a punto de retirarse, pero en su lugar acept√≥ la oferta del gobierno taiwan√©s de trabajar en el Instituto de Investigaci√≥n de Tecnolog√≠a Industrial, un instituto de investigaci√≥n que se supon√≠a que ayudar√≠a a provocar una revoluci√≥n industrial en Taiw√°n y cerrar la brecha entre la econom√≠a desarrollada y los pa√≠ses desarrollados.  En 1987, en paralelo con su trabajo en ITRI, Chang cre√≥ TSMC, una compa√±√≠a que se convirti√≥ en el mayor fabricante de circuitos integrados del mundo.  El modelo de negocio TSMC se bas√≥ originalmente en el hecho de que la empresa no desarrolla nada, sino que solo produce desarrollos de otras personas, y este fue uno de los primeros pasos para crear un ecosistema moderno para el desarrollo y la producci√≥n de microcircuitos, conocido como el modelo Fabless. <br>  <i><b>El fin de la digresi√≥n l√≠rica</b></i> <br><br><h4>  ¬øQu√© es Fabless? </h4><br>  Fabless es un modelo para el desarrollo y la producci√≥n de microcircuitos en el que la empresa desarrolladora no tiene su propia producci√≥n y utiliza los servicios de una f√°brica de terceros que tambi√©n colabora con otros desarrolladores (y a veces tiene sus propios productos). <br><br>  La presencia de f√°bricas de terceros puede reducir radicalmente el umbral para ingresar al mercado de microelectr√≥nica (que Morris Chang hab√≠a so√±ado alguna vez), de cientos a millones de d√≥lares, debido a la ausencia de la necesidad de comprar y mantener equipos para la producci√≥n.  Tambi√©n le permite reducir este umbral a√∫n m√°s debido a la formaci√≥n de un mercado para proveedores de bloques funcionales complejos (tambi√©n son Silicon IP).  Si produce chips en su propia f√°brica, solo puede confiar en sus propias fortalezas y debe contener un equipo que pueda crear todos los bloques necesarios.  Si la f√°brica es utilizada no solo por usted, sino tambi√©n por otras empresas, entonces alguien ya ha resuelto la mayor√≠a de las tareas t√≠picas antes que usted, y puede usar los resultados del trabajo de otra persona, o revender su propia soluci√≥n a otra persona, habiendo acordado previamente el precio y las condiciones para que nadie se qued√≥ en el perdedor.  Por supuesto, es poco probable que vendas tus conocimientos para dirigir a los competidores, pero hay muchas situaciones en las que puedes ganar sin involucrarte en un conflicto de intereses.  Estaba fuera de la posibilidad y el deseo de reutilizar los resultados de la soluci√≥n de los problemas t√≠picos que surgi√≥ el mercado de bloques de IP, cuyo tama√±o a partir de 2017 era cercano a los cuatro mil millones de d√≥lares y contin√∫a creciendo r√°pidamente. <br><br><h4>  ¬øC√≥mo es rentable? </h4><br>  <b>IP del comprador</b> : principalmente ahorro.  Seg√∫n diversas estimaciones, la compra de bloques de IP suele ser de dos a cinco veces m√°s barata que el autodesarrollo.  Adem√°s, la compra generalmente le permite reducir significativamente el tiempo de desarrollo, ya que no necesita producir chips de prueba de forma independiente y corregir errores. <br><br>  <b>Para el desarrollador de IP</b> : la oportunidad de construir un negocio que funcione en una soluci√≥n de nicho y reducir significativamente el costo de hacer negocios.  Una parte importante del costo del microcircuito es el costo de comercializaci√≥n, empaque, pruebas, soporte t√©cnico, software de aplicaci√≥n y, finalmente, plantillas de fotos para producci√≥n en masa, etc.  etc.  Si no produce productos terminados, pero solo vende bloques, entonces no tiene todos estos gastos. <br><br>  <b>F√°brica</b> : una oportunidad para atraer a m√°s clientes.  Las grandes f√°bricas se esfuerzan por crear un ecosistema de proveedores de bloques de IP a su alrededor, porque su uso puede acelerar significativamente el dise√±o y, lo que es m√°s importante, automatizarlo tanto como sea posible.  Una amplia cartera de componentes listos para usar es una gran ayuda en el dise√±o del producto final, ya que le permite hacer solo lo que sabe por su cuenta y no gastar recursos valiosos en desarrollar todo en general, especialmente en una situaci√≥n en la que ya existe una soluci√≥n preparada desarrollada por personas quien invirti√≥ en su desarrollo significativamente m√°s tiempo y experiencia de lo que puede pagar.  En consecuencia, una amplia selecci√≥n de IP preparadas puede ser un factor importante en la elecci√≥n de una f√°brica en particular para la producci√≥n de su proyecto. <br><br><h4>  Como funciona </h4><br>  Veamos la licencia de n√∫cleos utilizando el ejemplo de un sistema esf√©rico personalizado en un chip.  El sistema contendr√° un n√∫cleo de procesador, buses para combinar el n√∫cleo y los perif√©ricos, una cierta cantidad de memoria cach√©, interfaces para comunicarse con el mundo exterior (por ejemplo, CAN e I2C), PLL, DAC y ADC.  Para la pureza del experimento, supongamos que todo se comprar√°, sin un desarrollo independiente.  "Est√∫pida suposici√≥n", dices, y no tendr√°s toda la raz√≥n.  En realidad, por supuesto, tales situaciones son extremadamente raras, pero a√∫n es posible imaginar que la caracter√≠stica asesina del producto no ser√° un bloque en s√≠ mismo, sino una combinaci√≥n espec√≠fica de bloques existentes.  Por ejemplo, usted es el primer comprador de un bloque (por lo tanto, los competidores a√∫n no lo tienen) o se le ocurri√≥ un bloque existente para usar en un segmento que no es caracter√≠stico para √©l (por lo tanto, los competidores en este segmento no tienen nada similar). <br><br><h4>  Entonces, comencemos con ... </h4><br>  ... no, no desde el n√∫cleo del procesador, sino desde el enlace anal√≥gico.  Por ejemplo, tome el convertidor anal√≥gico a digital (ADC), una unidad t√≠pica de la mayor√≠a de los microcontroladores y cualquier otro sistema que maneje datos del mundo exterior. <br><br>  El ADC es un bloque anal√≥gico, lo que significa que sus par√°metros dependen seriamente no solo de su circuito, sino tambi√©n de c√≥mo se implementa exactamente este circuito en un chip.  Si tomamos el archivo terminado con la topolog√≠a de un proceso t√©cnico y lo producimos en otra f√°brica con los mismos est√°ndares de dise√±o, podemos obtener par√°metros completamente diferentes (sin mencionar la transferencia a otros est√°ndares de dise√±o).  Sin embargo, la cultura de los "segundos proveedores", conocida desde mediados de siglo, todav√≠a existe;  Por ejemplo, la f√°brica de Towerjazz ofrece copias de algunos procesos de fabricaci√≥n de TSMC. <br><br>  El ADC es un gran ejemplo de un bloqueo de IP duro que est√° vinculado a un proceso espec√≠fico.  Para comprar una unidad de este tipo, debe saber exactamente en qu√© tecnolog√≠a se fabricar√° su producto final y, como se mencion√≥ anteriormente, la disponibilidad de la Hard IP necesaria puede ser una gran ventaja competitiva para la f√°brica. <br><br>  ¬øC√≥mo se entrega Hard IP?  Esta es una pregunta interesante, y para responderla es necesario discutir en qu√© forma se est√° desarrollando dicho bloque.  En el caso de la mayor√≠a de los bloques anal√≥gicos, el desarrollo de los circuitos se lleva a cabo a nivel de transistores individuales, es decir, los archivos de salida ser√°n el archivo del circuito el√©ctrico y el archivo con la topolog√≠a.  Adem√°s, las caracter√≠sticas tanto del esquema como de la topolog√≠a pueden tener un valor comercial serio, que, por supuesto, no quiero dejar de lado.  Y para que el cliente no pueda realizar ingenier√≠a inversa del esquema por topolog√≠a, la topolog√≠a generalmente tampoco se transmite, por lo tanto, en el caso habitual, los archivos entregados se ven as√≠: <br><br><ol><li>  En lugar de un circuito el√©ctrico, el cliente recibe un modelo de comportamiento de alto nivel que no revela las caracter√≠sticas de implementaci√≥n.  Tal modelo se puede escribir en Verilog-A.  Una alternativa es que algunos sistemas CAD (por ejemplo, Cadence Virtuoso) admiten el cifrado de circuitos el√©ctricos, es decir, el cliente podr√° usar su circuito (o el archivo verilog-A), pero no podr√° abrir y ver el contenido. </li><li>  Dise√±o dimensional de la topolog√≠a, con marcadas conclusiones externas y una descripci√≥n de cu√°ntos niveles de metalizaci√≥n ocupa un bloque. </li><li>  Entorno de prueba para la verificaci√≥n de los par√°metros principales. </li><li>  Documentaci√≥n </li></ol><br>  En este caso, por supuesto, es necesaria la participaci√≥n de un tercero, al que puede transferir la topolog√≠a sin temor a la competencia y la ingenier√≠a inversa.  Este tercero es la f√°brica, y su papel de intermediario entre clientes y contratistas es una parte importante del ecosistema de desarrollo de chips sin defectos.  La f√°brica, por supuesto, debe tener una reputaci√≥n cristalina (se trata de marcadores) e, idealmente, no debe producir nada similar por s√≠ sola, porque trabajar en la f√°brica de una empresa competidora es, en cualquier caso, un placer dudoso.  Samsung logra producir procesadores al mismo tiempo para Apple y para s√≠ mismo, pero otras grandes f√°bricas generalmente se concentran en su propia producci√≥n (como Intel) o abandonan por completo el autodesarrollo (como TSMC).  El deseo de deshacerse de este conflicto de intereses, por cierto, fue uno de los impulsores para asignar Globalfoundries (el segundo jugador m√°s grande en el mercado de f√°bricas) de AMD. <br><br>  <b>Digresi√≥n l√≠rica</b> <br>  Por cierto, en Rusia, no hay f√°bricas de puro juego en Rusia.  Adem√°s, para absolutamente todos los actores del mercado, la producci√≥n de sus propios productos es una prioridad, y todos los chips totalmente nacionales producidos por desarrolladores sin f√°bula se fabrican en las instalaciones de sus competidores potenciales, o en f√°bricas de juego puro en el extranjero. <br>  <b>El fin de la digresi√≥n l√≠rica</b> <br><br>  Adem√°s, hay otro detalle importante de la interacci√≥n proveedor-f√°brica: la f√°brica ingresa su bloque de IP en su propia base de datos y verifica a√∫n m√°s todos los proyectos entrantes por la presencia de su topolog√≠a (que alguien podr√≠a obtener de usted, as√≠ como ilegalmente), y Verifique con usted si la persona que solicita la producci√≥n tiene una licencia (ya que muchas licencias baratas implican el uso de la unidad en un solo proyecto).  La presencia de un cheque por parte de la f√°brica permite al desarrollador de Hard IP elegir cualquier opci√≥n de licencia conveniente, vinculada a la cantidad de proyectos, la cantidad de chips vendidos, el momento de lanzamiento de los chips en producci√≥n, etc.  etc.  Pero m√°s sobre los tipos de licencias en la siguiente parte. <br><br>  Al igual que Hard IP en un sistema t√≠pico en un chip, necesitar√° ADC, PLL, capas f√≠sicas de interfaces de E / S. <br><br><img src="https://habrastorage.org/webt/qe/a_/ox/qea_oxqcji_ybggi6pdf1yqxvq4.jpeg"><br><br>  Ventana CAD Cadence Virtuoso Layout Suite con la topolog√≠a del bloque anal√≥gico Hard IP (esto es PLL, si alguien est√° interesado).  Los l√≠mites entre las subunidades individuales (que generalmente est√°n hechas por diferentes personas) y, por ejemplo, un elemento muy raro para circuitos integrados: el inductor en la esquina inferior derecha, son claramente visibles.  Y en la parte superior izquierda hay un bloque digital (probablemente control) y su interfaz de m√∫ltiples bits para el resto. <br><br><img src="https://habrastorage.org/webt/vg/dz/8k/vgdz8kjzbnnpp0czdlyzv2i6l2g.jpeg"><br><br>  Es lo mismo, pero ya en forma de chip terminado (por ejemplo, para pruebas).  Las almohadillas de E / S y los anillos que los conectan desde las tierras y los suministros son claramente visibles. <br><br>  El t√©rmino "IP dura" tambi√©n se utiliza en relaci√≥n con los bloques de IP para FPGA.  En este caso, se entiende que el c√≥digo de bloque se ha optimizado para su uso en un modelo FPGA particular y se ha sintetizado para su colocaci√≥n en √©l. <br><br><h4>  IP suave </h4><br>  El siguiente bloque que consideraremos es el n√∫cleo del procesador.  En realidad, casi cualquier circuito digital puede estar en su lugar, por ejemplo, una unidad de codificaci√≥n de se√±al con un c√≥digo Reed-Solomon, pero los n√∫cleos de los procesadores son m√°s escuchados y representan una buena mitad de todo el mercado (incluso debido a la complejidad y el alto costo). <br><br>  La principal diferencia entre el desarrollo de circuitos digitales y el desarrollo de circuitos anal√≥gicos es que los circuitos digitales generalmente se escriben en lenguajes especiales de alto nivel: Verilog o VHDL, y luego un sistema CAD especial sintetiza el circuito el√©ctrico y la topolog√≠a a partir de este c√≥digo.  Entonces, hasta el momento de la s√≠ntesis, el c√≥digo no est√° vinculado a una tecnolog√≠a espec√≠fica, y el mismo bloque se puede producir en diferentes f√°bricas (o cosido en el FPGA) o en diferentes versiones de la misma tecnolog√≠a (por ejemplo, optimizado para alta velocidad o bajo consumo de energ√≠a) .  Esto, de hecho, es utilizado por empresas de desarrollo, como, por ejemplo, ARM.  Dichos bloques digitales que no est√°n vinculados a una tecnolog√≠a espec√≠fica se denominan Soft IP. <br><br>  Aqu√≠ est√° el esquema de un bit sumador: <br><br><img src="https://habrastorage.org/webt/jh/yx/pe/jhyxpezsbwwtdz1znggbmk0ju6i.gif" alt="imagen"><br><br>  Y as√≠ es como se ve realmente un sumador de ocho bits en un dise√±o de chip: <br><blockquote><code>module adder(<br>
 input wire [7:0]a,<br>
 input wire [7:0]b,<br>
 output wire [7:0]out,<br>
 output wire carry<br>
);<br>
assign {carry, out} = a + b;<br>
endmodule</code></blockquote>  ,      ,   ,    .     ,   IP-       .<br>
<br>
   Soft IP?    :<br>
<blockquote> ‚Ä¢ Clean, readable, synthesizable Verilog HDL, VHDL<br>
‚Ä¢ Cadence Encounter RTL Compiler synthesis scripts<br>
‚Ä¢ Documentation ‚Äì integration and user guide, release notes <br>
‚Ä¢ Sample verification testbench</blockquote><blockquote>Encrypted source along with a complete certification data package (CDP) including all artifacts required for chip-level compliance.</blockquote><br>
                ,   ‚Äî    ,             (    IP    ). ,       .     ,      - -,       ,     .<br>
<br>
,         LEON3:<br>
<br>
<ol>
<li> , Cobham Gaisler,    LEON3    GPL</li>
<li>    LEON3FT (      ): <i>The LEON3FT core is distributed together with a special FT version of the GRLIP IP library, distributed as encrypted RTL.</i></li>
<li>    (     )     , LEON2FT,   .</li>
</ol><br>
     , ,  Verilog-,           .   Verilog-         ,    ,       ,      ,            .        digital watermarks,        ,      IP. <br>
 <br>
  ,  ‚ÄúClean, readable, synthesizable‚Äù     ,   ,       IP    . ,  , ,                 (  ,   hardware trojans)    ,     ,  ,  .<br>
<br>
, :  soft IP     ,     ,     ?    ,            Soft IP,     ,    ..  .‚Ä¶   :<br>
<br>
ARM,       ,     ,     ,      ,     (       ),           IP  ,       -  ,     ,     .            .           (,    ,        ,        ).           Apple    Imagination Technology   in-house      ,  Apple     ,        Imagination (           ).<br>
<br>
 ,      ‚Äî          (    IP      )     (    ).<br>
<br>
   soft IP  FPGA,     ,         . ,     Xilinx       IP,       (     )    ,      ,         (       ,      ).<br>
<br>
<b>       </b><br>
     ,    ,    .<br>
<br>
   ‚Äî   IP-     .       ,    -,     .   ,    IP,   ,     IP  ,    ,    IP        (     ,     );    ,             -    .<br>
<br>
     ‚Äî        .        ,    (      IP).<br>
<br>
  ‚Äî          .     ,      ,        ,       .        ‚Äî       . ,     ,       .<br>
<br>
   ‚Äî    ,     ,        (,   ARM Cortex).              ‚Äî  ,       .<br>
<br>
   ‚Äî  .   (, ,   )   ,         ‚Äî       (  ,      ,     ).   ?       ,     ( -    , ,    )    .   , ,      ,    ,   ,      ‚Äî  . <br>
<br>
         ?      :            ,     ,       ,    .      ,  Apple,    ARM  - ,       ,     (,  ARM     ) ‚Äî   .<br>
<br>
             :  ,     ,       ,   ,             ,       ,       (       ‚Äî  ).   ,                 ,     .    , ,   Apple,      ,       , !        ARM,    ,  Apple                . ,       ARM   .   , ,     Apple ‚Äî        PowerPC,    ,  PowerPC    x86, Apple        Intel.<br>
<b>  </b><br>
<br>
  Soft IP    ,      - ,    IP      .    : <br>
<br>
<ol>
<li>  ,      ‚Äú  ‚Äî  ‚Äù,    .</li>
<li> -   IP     (     ),      IP,   IP   (  IP hardening)   .   ? ,               ,  ,             .</li>
</ol><br>
  soft IP         ( ),       ,  ,    ..  .. <br>
<br>
<h4>Configurable IP</h4><br>
   IP,   hard  soft ‚Äî   ,      .          -    ,   -     .     ?   ,    IP-?   ? <br>
<br>
   (  ,     FPGA)      ,       ,  ,      .    ,        ,  IP-   Hard IP,       Soft IP ( , ).<br>
<br>
<img src="https://habrastorage.org/webt/xn/ec/ut/xnecutis-g3a5m7vcbj-o-pa5py.png"><br>
<br>
  ‚Äî       -.<br>
<br>
<h4>Foundation IP</h4><br>
  ¬´-hard¬ª  IP- ‚Äî  foundation IP,       .     ‚Äî    ,         .        ,        ,      ,    , ,   . , ,    (    )   ,     (,      )        .   ¬´generic¬ª     ,        ,   , , ,    .<br>
<br>
     Foundation IP    -,     , ,     .<br>
<br>
<img src="https://habrastorage.org/webt/vh/ye/tf/vhyetfvooy5l1sczsjk5la-loti.png"><br>
<br>
 BarsMonster     .<br>
<br>
<h4>Verification IP</h4><br>
,   ,    ‚Äî ,              .  , ,   ,   . ,              ,       .   ,     -      .       ‚Äú‚Äù.     .<br>
<br>
         ,          ‚Äî Verification IP.   ‚Äî   ,     ,      (      ).      Synopsys      ,    ,    Synopsys ‚Äî  IP-.      IP Design&amp;Reuse   Synopsys 828 Silicon IP (   ARC ‚Äî     ARM)  116 Verification IP    .<br>
<br>
       verification IP   CAN,     ( APB  AHB     ARM)  -   .        ,  ,      ,         .<br>
<br>
<h4>  ?</h4><br>
     ,   , ,   ,       ?   .<br>
<br>
   :<br>
<br>
<ul>
<li>   ,    (   verification IP     ).</li>
<li> ‚Äî        .</li>
<li>      (    ,   ).</li>
<li>  Soft IP   ,   .</li>
<li>          ,      ,           .</li>
<li>    ,     ,     .</li>
<li>       ,        .</li>
<li>  ,      (  ).</li>
</ul><br>
   <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">    </a>          ,    ,    (     ).    ,       -   ,  ¬´  - BGA  400-700      ¬ª.   ,      Hard IP-  400-700 ,  , ,     4-8  (,     Soft IP).     ‚Äî       ?   ,        .         ,        ¬´-¬ª   .<br>
<br>
<img src="https://habrastorage.org/webt/au/a4/o5/aua4o54hzoijvwlq3ql7djt1tne.png"><br>
<br>
  ‚Äî    Synopsys IC Compiler           ,     .<br>
<br>
 ,     ‚Äî     ,  , , ,   ,      ,  .<br>
<br>
  ,      ,        fabless-   IP-     ,    ,           ,               .  ,    ,     ( ‚Äú‚Äù)   ,  ,   : ,   ,     ,      , ,      ,  -  . ,   ,  ‚Äî .<br>
<br>
<h4>    </h4><br>
<b> :   Open Source?</b><br>
  / Open Source     .   ,  -    (     )    ,     -  .   , ,  -  . ,   ,      .<br>
<br>
 ‚Äî <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=" rel="nofollow">Opencores.org</a><br>
             ,     ‚Äî   OpenRISC,        (   FPGA),         ASIC (   Samsung).   Opencores,  ,     - ,        (    ARM),        FPGA.         FPGA Proven,     ‚Äî ASIC Proven. <br>
<br>
   ‚Äî <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=" rel="nofollow">RISC-V</a>.       (   OpenPOWER  OpenSPARC)   ,  -    ,  ,                    (        ).<br>
RISC-V ‚Äî    ,  MIPS,  , ,   ,           (     ,    MIPS). RISC-V Foundation   Google, Samsung, NXP, NVIDIA     .   ,    ,       , ,  OpenPOWER,    ,     ,    ARM      ,  ARM,  ,     ,    (   Intel).         - .     RISC-V    (<a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u="> </a>   RISC-V),     - ,             .  , , <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=" rel="nofollow">   RISC-V</a> ‚Äî     Falcon    NVIDIA.<br>
<br>
<b> :  ?</b><br>
   OpenCores,  IP- (   )     .   : <br>
<br>
<b><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=" rel="nofollow">TSMC IP Alliance</a></b><br>
 ,          IP   .<br>
<br>
<b><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=" rel="nofollow">Design&amp;Reuse</a></b><br>
 ,     IP-,      (      ). <br>
<br>
<b><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=" rel="nofollow">ChipEstimate </a></b><br>
   ,  D&amp;R,           .<br>
<br>
<b>  ‚Äî    ?</b><br>
 ,  ,        ,  -   .<br>
<br>
      ‚Äî ‚Äú‚Äù (), ‚Äú‚Äù ( ), ‚Äú‚Äù  ‚Äú‚Äù (211), ‚ÄúNeuromatrix‚Äù ( ‚Äú‚Äù),     RISC-V (Syntacore),   ARM, MIPS, SPARC, MCS96, MCS51, C166, AVR, MSP430.<br>
<br>
   ,          <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=" rel="nofollow">‚Äú ‚Äù</a> ( ):<br>
<blockquote>         IP-:<br>
 :        ARM Cortex-M4F,  ARM Cortex-M0,  ARM946E-S c     AMBA,      ARM VFP9-S,  SPARC v.8 c     AMBA.  8-    RISC   .<br>
<br>
IP-      (PLL)  TSMC, KeyASIC  AnalogBits,     Sidense  Memory,     -  (eFuse)  TSMC, IP-       ,  ROM  RAM   ..</blockquote>‚Äú ‚Äù   ,   IP-          - (-,           IP-).<br>
<br>
     IP?        IP- ( <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=" rel="nofollow">‚Äú ‚Äù</a>,  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=" rel="nofollow"> ‚Äú‚Äù</a>,  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=" rel="nofollow">211</a>),       .    Design&amp;Reuse  ChipEstimate     ‚Äú ‚Äù (   )   NTLab.  ,   .</div>
      
    </div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/es414215/">https://habr.com/ru/post/es414215/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../es414203/index.html">Estafa o no estafa? Verificamos ICO por cinco m√©todos</a></li>
<li><a href="../es414207/index.html">El problema del innovador, o por qu√© necesita recurrir a la experiencia de otras personas.</a></li>
<li><a href="../es414209/index.html">IGNG - Algoritmo incremental de gas neuronal incremental</a></li>
<li><a href="../es414211/index.html">Desarrollo de un servidor TELNET basado en W5500 y ATMEGA8</a></li>
<li><a href="../es414213/index.html">¬°Uno, dos, tres! Chatbot de Google Sheets usando el ejemplo de un juego PvP para Alice</a></li>
<li><a href="../es414217/index.html">Smartphones locales Vertex: primero en calidad, primero en chips, primero en dise√±o</a></li>
<li><a href="../es414219/index.html">La experiencia del uso de la energ√≠a solar en la regi√≥n de Mosc√∫: a favor, en contra y qui√©n la necesita</a></li>
<li><a href="../es414221/index.html">Analizando y trabajando con Codificable en Swift 4</a></li>
<li><a href="../es414223/index.html">C #: compatibilidad con versiones anteriores y sobrecarga</a></li>
<li><a href="../es414225/index.html">Crear su propia red de dispositivos caseros basados ‚Äã‚Äãen Arduino (Parte 1)</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>