# Лабораторная работа №1. Введение в проектирование цифровых интегральных схем

## Вариант: 1

### Описание варианта

Логический базис: `NOR`

БОЭ: `Демультиплексор "1 в 4"`

## Описание лабораторной работы

### Цели работы

1. Получить базовые знания о принципах построения цифровых интегральных схем с использованием технологии КМОП.
2. Познакомиться с технологией SPICE-моделирования схем на транзисторах.
3. Получить навыки описания схем базовых операционных элементов (БОЭ) комбинационного типа на вентильном уровне с использованием языка описания аппаратуры Verilog HDL.

### Указания к выполнению работы

Лабораторная работа состоит из двух частей.

Первая часть посвящена проектированию цифровых вентилей на полевых тран зисторах, построению схем на базе вентилей и знакомству с технологией SPICE-моделирования. Первая часть работы выполняется в программном пакете LTspice.
При построении схем вентилей необходимо использовать КМОП-транзисторы с параметрами из файла, предоставленного преподавателем.

Вторая часть посвящена знакомству с языком описания аппаратуры Verilog HDL,
изучению особенностей его использования для описания схем на вентильном уровне и
приобретению навыков тестирования таких схем. Вторая часть работы выполняется
с использованием Vivado Simulator, входящего в пакет Vivado Design Suite.

### Порядок выполнения работы

#### Часть 1:

  1. Постройте в LTspice на транзисторах схему вентиля, составляющего основу логического базиса согласно варианту задания.
  2. Создайте символ для разработанного вентиля как иерархического элемента.
  3. С использованием созданного иерархического элемента постройте схему тестирования вентиля.
  4. Проведите моделирование работы схемы и определите задержку распространения сигнала через тестируемый вентиль.
  5. Определите максимальную частоту изменения входных сигналов, при которой
  построенная схема сохраняет работоспособность.
  6. Постройте БОЭ на базе созданного вентиля согласно варианту задания.
  7. Создайте символ для построенного БОЭ.
  8. Проведите моделирование работы схемы и определите задержку распространения сигнала через БОЭ.
  9. Определите максимальную частоту изменения входных сигналов, при которой
  построенная схема сохраняет работоспособность.
  10. Составьте отчет по результатам выполнения заданий первой части лабораторной работы.

#### Часть 2:

  1. Опишите на Verilog HDL на вентильном уровне модуль, реализующий функцию БОЭ в указанном логическом базисе согласно варианту задания.
  2. Разработайте тестовое окружение для созданного модуля.
  3. Проведите моделирование работы схемы.
  4. Составьте отчет по результатам выполнения заданий второй части лабораторной работы.
