csl_register_file RF{
RF(){
set_width(32);
set_depth(4);
set_clock_name("clk");
}
};
csl_unit u{
RF RF1;
 u(){}
};

csl_register_file RF0{
RF0(){
set_width(32);
set_depth(4);
 set_clock_name(u.RF1.get_clock_name());
}
};

