start
wt 10000

wt 1000
// Soft rest
wr 00000004 00000001
wr 00000004 00000000
// PHY rest
wr 00000004 00000002
wr 00000004 00000000


wt 100
// begin Y1564_test

// config tx_gen-header_leng
wr 04010000 00220010
wr 04010100 10220010
wr 04010200 00000000
wr 04010300 00000000
wr 04010400 00000000
wr 04010500 00000000
wr 04010600 00000000
wr 04010700 00000000
// config tx_gen-header_content
wr 04010004 11223344
wr 04010008 55660102
wr 0401000c 03040506
wr 04010010 08061022
wr 04010014 33445566
wr 04010018 778899aa
wr 0401001c bbccddee
wr 04010020 ff112233
wr 04010024 44556677
wr 04010028 8899aabb
wr 0401002c ccddeedd
wr 04010104 11223344
wr 04010108 55661102
wr 0401010c 03040506
wr 04010110 08061022
wr 04010114 33445566
wr 04010118 778899aa
wr 0401011c bbccddee
wr 04010120 ff112233
wr 04010124 44556677
wr 04010128 8899aabb
wr 0401012c ccddeedd
// config tx_header_stat
wr 0401005c 40400080
wr 04010060 40400080
wr 04010114 40800000
wr 04010118 00000080

wt 100

// config emix_length
wr 04001800 00800040
wr 04001804 02000100
wr 04001808 04e00400
wr 0400180C 05ee0500
wr 04001810 00800040
wr 04001814 02000100
wr 04001818 04e00400
wr 0400181C 05ee0500

wt 100

// CBS_EBS test

// config tx_con-bandwidth
wr 04000020 70000010
wr 04000040 00000015
wr 04000024 72aa0010
wr 04000044 0000002b
wr 04000028 00000000
wr 04000048 00000000
wr 0400002c 00000000
wr 0400004c 00000000
wr 04000030 00000000
wr 04000050 00000000
wr 04000034 00000000
wr 04000054 00000000
wr 04000038 00000000
wr 04000058 00000000
wr 0400003c 00000000
wr 0400005c 00000000

// config ir_con: line_rate_en, burst_mask, burst_once, emix_range
wr 04001000 00000000
wr 04001004 00000003
wr 04001008 00000000
wr 04001010 00000000
// config buffer_capacity
wr 04001100 00000f0a
wr 04001104 00000f00
wr 04001108 00000000
wr 0400110c 00000000
wr 04001110 00000000
wr 04001114 00000000
wr 04001118 00000000
wr 0400111c 00000000
// config cycle_number
wr 04001140 00000003
wr 04001144 00000003
wr 04001148 00000000
wr 0400114c 00000000
wr 04001150 00000000
wr 04001154 00000000
wr 04001158 00000000
wr 0400115c 00000000
// config duty_cycle_factor
wr 04001180 00000100
wr 04001184 00000100
wr 04001188 00000000
wr 0400118c 00000000
wr 04001190 00000000
wr 04001194 00000000
wr 04001198 00000000
wr 0400119c 00000000
// config safe_margin
wr 040011c0 00000018
wr 040011c4 00000010
wr 040011c8 00000000
wr 040011cc 00000000
wr 040011d0 00000000
wr 040011d4 00000000
wr 040011d8 00000000
wr 040011dc 00000000

// clear stat
rd 00000004
rd 00000008
wr 00000004 00000010
pl 00000008 00000010
wr 00000004 00000000
rd 00000004
rd 00000008
// set phy_status
wr 0000000C 00000003
// start tx_gen
wr 04000010 0000000B
rd 04000010

wt 300000
stop

// CBS test

// config tx_con-bandwidth
wr 04000020 70000010
wr 04000040 00000015
wr 04000024 00000000
wr 04000044 00000000
wr 04000028 00000000
wr 04000048 00000000
wr 0400002c 00000000
wr 0400004c 00000000
wr 04000030 00000000
wr 04000050 00000000
wr 04000034 00000000
wr 04000054 00000000
wr 04000038 00000000
wr 04000058 00000000
wr 0400003c 00000000
wr 0400005c 00000000

// config ir_con: line_rate_en, burst_mask, burst_once, emix_range
wr 04001000 00000000
wr 04001004 00000001
wr 04001008 00000000
wr 04001010 00000007
// config buffer_capacity
wr 04001100 00000f0a
wr 04001104 00000000
wr 04001108 00000000
wr 0400110c 00000000
wr 04001110 00000000
wr 04001114 00000000
wr 04001118 00000000
wr 0400111c 00000000
// config cycle_number
wr 04001140 00000003
wr 04001144 00000000
wr 04001148 00000000
wr 0400114c 00000000
wr 04001150 00000000
wr 04001154 00000000
wr 04001158 00000000
wr 0400115c 00000000
// config duty_cycle_factor
wr 04001180 00000100
wr 04001184 00000000
wr 04001188 00000000
wr 0400118c 00000000
wr 04001190 00000000
wr 04001194 00000000
wr 04001198 00000000
wr 0400119c 00000000
// config safe_margin
wr 040011c0 00000018
wr 040011c4 00000000
wr 040011c8 00000000
wr 040011cc 00000000
wr 040011d0 00000000
wr 040011d4 00000000
wr 040011d8 00000000
wr 040011dc 00000000

// clear stat
rd 00000004
rd 00000008
wr 00000004 00000010
pl 00000008 00000010
wr 00000004 00000000
rd 00000004
rd 00000008
// set phy_status
wr 0000000C 00000003
// start tx_gen
wr 04000010 0000000B
rd 04000010

wt 200000
stop

