TimeQuest Timing Analyzer report for project
Mon Nov 28 22:12:01 2016
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK_50_I'
 12. Slow Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 13. Slow Model Hold: 'CLOCK_50_I'
 14. Slow Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 15. Slow Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 16. Slow Model Minimum Pulse Width: 'CLOCK_50_I'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Output Enable Times
 22. Minimum Output Enable Times
 23. Output Disable Times
 24. Minimum Output Disable Times
 25. Fast Model Setup Summary
 26. Fast Model Hold Summary
 27. Fast Model Recovery Summary
 28. Fast Model Removal Summary
 29. Fast Model Minimum Pulse Width Summary
 30. Fast Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 31. Fast Model Setup: 'CLOCK_50_I'
 32. Fast Model Hold: 'CLOCK_50_I'
 33. Fast Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 34. Fast Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 35. Fast Model Minimum Pulse Width: 'CLOCK_50_I'
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Output Enable Times
 41. Minimum Output Enable Times
 42. Output Disable Times
 43. Minimum Output Disable Times
 44. Multicorner Timing Analysis Summary
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Setup Transfers
 50. Hold Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; project                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-8         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                          ;
+----------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+------------------------------------------------------------+--------------------------------------------------------------+
; Clock Name                                               ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master     ; Source                                                     ; Targets                                                      ;
+----------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+------------------------------------------------------------+--------------------------------------------------------------+
; CLOCK_50_I                                               ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;            ;                                                            ; { CLOCK_50_I }                                               ;
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Generated ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000  ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; CLOCK_50_I ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|inclk[0] ; { SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] } ;
+----------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+------------------------------------------------------------+--------------------------------------------------------------+


+------------------------------------------------+
; Slow Model Fmax Summary                        ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 55.0 MHz ; 55.0 MHz        ; CLOCK_50_I ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                         ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; CLOCK_50_I                                               ; 1.819 ; 0.000         ;
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 2.257 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------+
; Slow Model Hold Summary                                                          ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; CLOCK_50_I                                               ; 0.391 ; 0.000         ;
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 7.513 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                           ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 4.000 ; 0.000         ;
; CLOCK_50_I                                               ; 7.500 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50_I'                                                                                                                                                                                              ;
+-------+------------------------------------------------------------------------------------------------------------------------------------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                          ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------------------+----------+--------------+-------------+--------------+------------+------------+
; 1.819 ; dual_port_RAM1:dual_port_RAM_inst1|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg0  ; S[1][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.095     ; 18.122     ;
; 1.819 ; dual_port_RAM1:dual_port_RAM_inst1|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg1  ; S[1][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.095     ; 18.122     ;
; 1.819 ; dual_port_RAM1:dual_port_RAM_inst1|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg2  ; S[1][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.095     ; 18.122     ;
; 1.819 ; dual_port_RAM1:dual_port_RAM_inst1|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg3  ; S[1][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.095     ; 18.122     ;
; 1.819 ; dual_port_RAM1:dual_port_RAM_inst1|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg4  ; S[1][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.095     ; 18.122     ;
; 1.819 ; dual_port_RAM1:dual_port_RAM_inst1|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg5  ; S[1][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.095     ; 18.122     ;
; 1.819 ; dual_port_RAM1:dual_port_RAM_inst1|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg6  ; S[1][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.095     ; 18.122     ;
; 1.833 ; dual_port_RAM1:dual_port_RAM_inst1|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg0  ; S[1][31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.088     ; 18.115     ;
; 1.833 ; dual_port_RAM1:dual_port_RAM_inst1|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg1  ; S[1][31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.088     ; 18.115     ;
; 1.833 ; dual_port_RAM1:dual_port_RAM_inst1|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg2  ; S[1][31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.088     ; 18.115     ;
; 1.833 ; dual_port_RAM1:dual_port_RAM_inst1|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg3  ; S[1][31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.088     ; 18.115     ;
; 1.833 ; dual_port_RAM1:dual_port_RAM_inst1|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg4  ; S[1][31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.088     ; 18.115     ;
; 1.833 ; dual_port_RAM1:dual_port_RAM_inst1|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg5  ; S[1][31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.088     ; 18.115     ;
; 1.833 ; dual_port_RAM1:dual_port_RAM_inst1|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg6  ; S[1][31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.088     ; 18.115     ;
; 2.043 ; state~16                                                                                                                           ; Vodd[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.007      ; 18.000     ;
; 2.048 ; state~17                                                                                                                           ; Vodd[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.007      ; 17.995     ;
; 2.050 ; state~18                                                                                                                           ; Vodd[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.012      ; 17.998     ;
; 2.080 ; state~20                                                                                                                           ; Vodd[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.012      ; 17.968     ;
; 2.130 ; state~15                                                                                                                           ; Vodd[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.007      ; 17.913     ;
; 2.136 ; state_m2~19                                                                                                                        ; S[1][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.010     ; 17.890     ;
; 2.176 ; state~16                                                                                                                           ; Vodd[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.007      ; 17.867     ;
; 2.181 ; state~17                                                                                                                           ; Vodd[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.007      ; 17.862     ;
; 2.183 ; state~18                                                                                                                           ; Vodd[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.012      ; 17.865     ;
; 2.193 ; state_m2~18                                                                                                                        ; S[1][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.010     ; 17.833     ;
; 2.194 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_we_reg        ; S[1][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.103     ; 17.739     ;
; 2.194 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_address_reg0  ; S[1][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.103     ; 17.739     ;
; 2.194 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_address_reg1  ; S[1][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.103     ; 17.739     ;
; 2.194 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_address_reg2  ; S[1][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.103     ; 17.739     ;
; 2.194 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_address_reg3  ; S[1][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.103     ; 17.739     ;
; 2.194 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_address_reg4  ; S[1][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.103     ; 17.739     ;
; 2.194 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_address_reg5  ; S[1][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.103     ; 17.739     ;
; 2.194 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_address_reg6  ; S[1][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.103     ; 17.739     ;
; 2.213 ; state~20                                                                                                                           ; Vodd[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.012      ; 17.835     ;
; 2.215 ; dual_port_RAM1:dual_port_RAM_inst1|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg0  ; S[1][30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.095     ; 17.726     ;
; 2.215 ; dual_port_RAM1:dual_port_RAM_inst1|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg1  ; S[1][30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.095     ; 17.726     ;
; 2.215 ; dual_port_RAM1:dual_port_RAM_inst1|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg2  ; S[1][30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.095     ; 17.726     ;
; 2.215 ; dual_port_RAM1:dual_port_RAM_inst1|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg3  ; S[1][30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.095     ; 17.726     ;
; 2.215 ; dual_port_RAM1:dual_port_RAM_inst1|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg4  ; S[1][30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.095     ; 17.726     ;
; 2.215 ; dual_port_RAM1:dual_port_RAM_inst1|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg5  ; S[1][30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.095     ; 17.726     ;
; 2.215 ; dual_port_RAM1:dual_port_RAM_inst1|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg6  ; S[1][30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.095     ; 17.726     ;
; 2.236 ; state_m2~19                                                                                                                        ; S[1][31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.003     ; 17.797     ;
; 2.263 ; state~15                                                                                                                           ; Vodd[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.007      ; 17.780     ;
; 2.281 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_we_reg        ; S[1][31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.096     ; 17.659     ;
; 2.281 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_address_reg0  ; S[1][31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.096     ; 17.659     ;
; 2.281 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_address_reg1  ; S[1][31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.096     ; 17.659     ;
; 2.281 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_address_reg2  ; S[1][31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.096     ; 17.659     ;
; 2.281 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_address_reg3  ; S[1][31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.096     ; 17.659     ;
; 2.281 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_address_reg4  ; S[1][31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.096     ; 17.659     ;
; 2.281 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_address_reg5  ; S[1][31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.096     ; 17.659     ;
; 2.281 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_address_reg6  ; S[1][31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.096     ; 17.659     ;
; 2.289 ; state_m2~17                                                                                                                        ; S[1][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.009     ; 17.738     ;
; 2.293 ; state_m2~18                                                                                                                        ; S[1][31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.003     ; 17.740     ;
; 2.320 ; dual_port_RAM1:dual_port_RAM_inst1|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a18~porta_address_reg0 ; S[0][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.067     ; 17.649     ;
; 2.320 ; dual_port_RAM1:dual_port_RAM_inst1|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a18~porta_address_reg1 ; S[0][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.067     ; 17.649     ;
; 2.320 ; dual_port_RAM1:dual_port_RAM_inst1|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a18~porta_address_reg2 ; S[0][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.067     ; 17.649     ;
; 2.320 ; dual_port_RAM1:dual_port_RAM_inst1|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a18~porta_address_reg3 ; S[0][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.067     ; 17.649     ;
; 2.320 ; dual_port_RAM1:dual_port_RAM_inst1|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a18~porta_address_reg4 ; S[0][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.067     ; 17.649     ;
; 2.320 ; dual_port_RAM1:dual_port_RAM_inst1|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a18~porta_address_reg5 ; S[0][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.067     ; 17.649     ;
; 2.320 ; dual_port_RAM1:dual_port_RAM_inst1|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a18~porta_address_reg6 ; S[0][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.067     ; 17.649     ;
; 2.322 ; state~16                                                                                                                           ; Vodd[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.007      ; 17.721     ;
; 2.327 ; state~17                                                                                                                           ; Vodd[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.007      ; 17.716     ;
; 2.329 ; state~18                                                                                                                           ; Vodd[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.012      ; 17.719     ;
; 2.344 ; state~21                                                                                                                           ; Vodd[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 17.692     ;
; 2.353 ; state~19                                                                                                                           ; Vodd[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.012      ; 17.695     ;
; 2.359 ; state~20                                                                                                                           ; Vodd[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.012      ; 17.689     ;
; 2.363 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_we_reg        ; S[1][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.075     ; 17.598     ;
; 2.363 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg0  ; S[1][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.075     ; 17.598     ;
; 2.363 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg1  ; S[1][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.075     ; 17.598     ;
; 2.363 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg2  ; S[1][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.075     ; 17.598     ;
; 2.363 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg3  ; S[1][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.075     ; 17.598     ;
; 2.363 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg4  ; S[1][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.075     ; 17.598     ;
; 2.363 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg5  ; S[1][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.075     ; 17.598     ;
; 2.363 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg6  ; S[1][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.075     ; 17.598     ;
; 2.366 ; state_m2~21                                                                                                                        ; S[1][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.010     ; 17.660     ;
; 2.389 ; state_m2~17                                                                                                                        ; S[1][31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 17.645     ;
; 2.390 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_we_reg        ; S[0][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.071     ; 17.575     ;
; 2.390 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg0  ; S[0][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.071     ; 17.575     ;
; 2.390 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg1  ; S[0][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.071     ; 17.575     ;
; 2.390 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg2  ; S[0][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.071     ; 17.575     ;
; 2.390 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg3  ; S[0][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.071     ; 17.575     ;
; 2.390 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg4  ; S[0][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.071     ; 17.575     ;
; 2.390 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg5  ; S[0][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.071     ; 17.575     ;
; 2.390 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg6  ; S[0][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.071     ; 17.575     ;
; 2.392 ; state~16                                                                                                                           ; Uodd[10] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.003     ; 17.641     ;
; 2.397 ; state~17                                                                                                                           ; Uodd[10] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.003     ; 17.636     ;
; 2.399 ; state~18                                                                                                                           ; Uodd[10] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.002      ; 17.639     ;
; 2.409 ; state~15                                                                                                                           ; Vodd[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.007      ; 17.634     ;
; 2.417 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a18~porta_we_reg       ; S[0][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.069     ; 17.550     ;
; 2.417 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a18~porta_address_reg0 ; S[0][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.069     ; 17.550     ;
; 2.417 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a18~porta_address_reg1 ; S[0][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.069     ; 17.550     ;
; 2.417 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a18~porta_address_reg2 ; S[0][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.069     ; 17.550     ;
; 2.417 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a18~porta_address_reg3 ; S[0][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.069     ; 17.550     ;
; 2.417 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a18~porta_address_reg4 ; S[0][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.069     ; 17.550     ;
; 2.417 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a18~porta_address_reg5 ; S[0][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.069     ; 17.550     ;
; 2.417 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a18~porta_address_reg6 ; S[0][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.069     ; 17.550     ;
; 2.429 ; state~20                                                                                                                           ; Uodd[10] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.002      ; 17.609     ;
; 2.454 ; state~16                                                                                                                           ; Vodd[10] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.007      ; 17.589     ;
; 2.459 ; state~17                                                                                                                           ; Vodd[10] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.007      ; 17.584     ;
; 2.461 ; state~18                                                                                                                           ; Vodd[10] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.012      ; 17.587     ;
; 2.463 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_we_reg        ; S[1][31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.068     ; 17.505     ;
+-------+------------------------------------------------------------------------------------------------------------------------------------+----------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                  ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 2.257 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.316      ; 3.095      ;
; 2.257 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.316      ; 3.095      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50_I'                                                                                                                                                                                                             ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; PB_Controller:PB_unit|clock_1kHz                                             ; PB_Controller:PB_unit|clock_1kHz                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; data_counter[0]                                                              ; data_counter[0]                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; M1_done                                                                      ; M1_done                                                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|new_line_count[1]                              ; UART_SRAM_interface:UART_unit|new_line_count[1]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_SRAM_state~13                             ; UART_SRAM_interface:UART_unit|UART_SRAM_state~13                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|new_line_count[0]                              ; UART_SRAM_interface:UART_unit|new_line_count[0]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[2]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[1]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[1]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~8    ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~8    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~9    ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~9    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|SRAM_we_n                                      ; UART_SRAM_interface:UART_unit|SRAM_we_n                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; top_state~11                                                                 ; top_state~11                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; top_state~10                                                                 ; top_state~10                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; M1_start                                                                     ; M1_start                                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; row_count[0]                                                                 ; row_count[0]                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; row_count[1]                                                                 ; row_count[1]                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; row_count[2]                                                                 ; row_count[2]                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; row_count[3]                                                                 ; row_count[3]                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; changecount[0]                                                               ; changecount[0]                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; changecount[1]                                                               ; changecount[1]                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; TRcount[0]                                                                   ; TRcount[0]                                                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; TRcount[1]                                                                   ; TRcount[1]                                                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; TRcount[2]                                                                   ; TRcount[2]                                                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; M2_start                                                                     ; M2_start                                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; address_b[1][3]                                                              ; address_b[1][3]                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; address_b[1][4]                                                              ; address_b[1][4]                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; address_b[1][5]                                                              ; address_b[1][5]                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; address_a[1][0]                                                              ; address_a[1][0]                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; address_a[1][3]                                                              ; address_a[1][3]                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; address_a[1][4]                                                              ; address_a[1][4]                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; address_a[1][5]                                                              ; address_a[1][5]                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; M1_we_n                                                                      ; M1_we_n                                                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sbuff[9]                                                                     ; Sbuff[9]                                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sbuff[10]                                                                    ; Sbuff[10]                                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sbuff[11]                                                                    ; Sbuff[11]                                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sbuff[12]                                                                    ; Sbuff[12]                                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sbuff[14]                                                                    ; Sbuff[14]                                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sbuff[13]                                                                    ; Sbuff[13]                                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sbuff[8]                                                                     ; Sbuff[8]                                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sbuff[15]                                                                    ; Sbuff[15]                                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; write_enable_b[0]                                                            ; write_enable_b[0]                                                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; write_enable_a[0]                                                            ; write_enable_a[0]                                                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable           ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_enable                                                                   ; VGA_enable                                                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~17                                ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~17                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~15                                ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~15                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC              ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SRAM_interface:VGA_unit|VGA_red[1]                                       ; VGA_SRAM_interface:VGA_unit|VGA_red[1]                                       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.517 ; Sbuff[10]                                                                    ; M2_write_data[10]                                                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.783      ;
; 0.519 ; Sbuff[0]                                                                     ; M2_write_data[0]                                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.785      ;
; 0.520 ; Sbuff[15]                                                                    ; M2_write_data[15]                                                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.786      ;
; 0.521 ; Sbuff[14]                                                                    ; M2_write_data[14]                                                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.787      ;
; 0.523 ; PB_Controller:PB_unit|debounce_shift_reg[0][7]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][8]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; Sprime[0][21]                                                                ; SpBuff[0][21]                                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.789      ;
; 0.524 ; Sbuff[9]                                                                     ; M2_write_data[9]                                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; Sbuff[13]                                                                    ; M2_write_data[13]                                                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; Sprime[1][16]                                                                ; SpBuff[1][16]                                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; Sprime[0][16]                                                                ; SpBuff[0][16]                                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.790      ;
; 0.525 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[5]     ; UART_SRAM_interface:UART_unit|SRAM_write_data[5]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.791      ;
; 0.526 ; Sbuff[11]                                                                    ; M2_write_data[11]                                                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.792      ;
; 0.527 ; Uodd[10]                                                                     ; Uprime[2]                                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.793      ;
; 0.527 ; U[1][0]                                                                      ; U[0][0]                                                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.793      ;
; 0.527 ; V[2][3]                                                                      ; V[1][3]                                                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.793      ;
; 0.527 ; Sprime[1][11]                                                                ; SpBuff[1][11]                                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.793      ;
; 0.528 ; V[3][2]                                                                      ; V[2][2]                                                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.794      ;
; 0.528 ; U[1][1]                                                                      ; U[0][1]                                                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.794      ;
; 0.528 ; U[1][2]                                                                      ; U[0][2]                                                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.794      ;
; 0.530 ; U[3][2]                                                                      ; U[2][2]                                                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.796      ;
; 0.531 ; PB_Controller:PB_unit|clock_1kHz_div_count[15]                               ; PB_Controller:PB_unit|clock_1kHz_div_count[15]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[4] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; V[2][4]                                                                      ; V[1][4]                                                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; U[2][2]                                                                      ; U[1][2]                                                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.797      ;
; 0.532 ; V[4][5]                                                                      ; V[3][5]                                                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.798      ;
; 0.533 ; PB_Controller:PB_unit|debounce_shift_reg[0][6]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][7]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.799      ;
; 0.534 ; PB_Controller:PB_unit|debounce_shift_reg[0][4]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][5]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.800      ;
; 0.535 ; PB_Controller:PB_unit|debounce_shift_reg[0][5]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][6]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.801      ;
; 0.536 ; PB_Controller:PB_unit|debounce_shift_reg[0][1]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][2]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.802      ;
; 0.538 ; PB_Controller:PB_unit|debounce_shift_reg[0][2]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][3]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.804      ;
; 0.539 ; row_count[0]                                                                 ; row_count[2]                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.805      ;
; 0.541 ; V[1][4]                                                                      ; V[0][4]                                                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.807      ;
; 0.541 ; V[3][4]                                                                      ; V[2][4]                                                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.807      ;
; 0.543 ; U[1][4]                                                                      ; U[0][4]                                                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.809      ;
; 0.545 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~8    ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.811      ;
; 0.547 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data_in     ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.813      ;
; 0.547 ; Scount[6]                                                                    ; Scount[6]                                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.813      ;
; 0.550 ; BlockCount[11]                                                               ; BlockCount[11]                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.816      ;
; 0.550 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[9]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[9]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.816      ;
; 0.552 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~8    ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~9    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.818      ;
; 0.557 ; top_state~11                                                                 ; top_state~10                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.823      ;
; 0.559 ; top_state~11                                                                 ; top_state~9                                                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.825      ;
; 0.568 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~9    ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~8    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.834      ;
; 0.575 ; changecount[1]                                                               ; TRcount[0]                                                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.841      ;
; 0.590 ; Sprime[1][24]                                                                ; SpBuff[1][24]                                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.856      ;
; 0.634 ; PB_Controller:PB_unit|debounce_shift_reg[0][0]                               ; PB_Controller:PB_unit|push_button_status[0]                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.900      ;
; 0.649 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[0]     ; UART_SRAM_interface:UART_unit|SRAM_write_data[0]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.915      ;
; 0.656 ; Sprime[1][14]                                                                ; SpBuff[1][14]                                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.922      ;
; 0.657 ; RGBreg[12]                                                                   ; M1_write_data[12]                                                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.923      ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                   ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 7.513 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.316      ; 3.095      ;
; 7.513 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.316      ; 3.095      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                              ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                               ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50_I'                                                                                                                                                                           ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                                                                                            ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------------------------------------+
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg4 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg4 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg5 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg5 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg6 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg6 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_we_reg       ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_we_reg       ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_address_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_address_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_address_reg1 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_address_reg1 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_address_reg2 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_address_reg2 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_address_reg3 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_address_reg3 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_address_reg4 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_address_reg4 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_address_reg5 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_address_reg5 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_address_reg6 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_address_reg6 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_datain_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_datain_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_datain_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_datain_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_datain_reg10 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_datain_reg10 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_datain_reg11 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_datain_reg11 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_datain_reg12 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_datain_reg12 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_datain_reg13 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_datain_reg13 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_datain_reg14 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_datain_reg14 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_datain_reg15 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_datain_reg15 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_datain_reg16 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_datain_reg16 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_datain_reg17 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_datain_reg17 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_datain_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_datain_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_datain_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_datain_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_datain_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_datain_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_datain_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_datain_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_datain_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_datain_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_datain_reg7  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_datain_reg7  ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                            ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; 3.948 ; 3.948 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; 3.948 ; 3.948 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.549 ; 4.549 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 4.167 ; 4.167 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 4.319 ; 4.319 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.451 ; 4.451 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.155 ; 4.155 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 3.852 ; 3.852 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.549 ; 4.549 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 3.879 ; 3.879 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 3.855 ; 3.855 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 3.825 ; 3.825 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 3.926 ; 3.926 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 3.517 ; 3.517 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 3.521 ; 3.521 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 3.604 ; 3.604 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 3.552 ; 3.552 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 3.494 ; 3.494 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 3.709 ; 3.709 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; 8.960 ; 8.960 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; 8.960 ; 8.960 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; 7.797 ; 7.797 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; 2.743 ; 2.743 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                               ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; -3.718 ; -3.718 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; -3.718 ; -3.718 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; -3.264 ; -3.264 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; -3.937 ; -3.937 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; -4.089 ; -4.089 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; -4.221 ; -4.221 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; -3.925 ; -3.925 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; -3.622 ; -3.622 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; -4.319 ; -4.319 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; -3.649 ; -3.649 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; -3.625 ; -3.625 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; -3.595 ; -3.595 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; -3.696 ; -3.696 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; -3.287 ; -3.287 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; -3.291 ; -3.291 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; -3.374 ; -3.374 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; -3.322 ; -3.322 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; -3.264 ; -3.264 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; -3.479 ; -3.479 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; -5.418 ; -5.418 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; -5.418 ; -5.418 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; -4.707 ; -4.707 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; -2.513 ; -2.513 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                         ;
+------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port              ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; READ_DATA_A_O[0][*]    ; CLOCK_50_I ; 11.773 ; 11.773 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][0]   ; CLOCK_50_I ; 10.206 ; 10.206 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][1]   ; CLOCK_50_I ; 11.078 ; 11.078 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][2]   ; CLOCK_50_I ; 11.266 ; 11.266 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][3]   ; CLOCK_50_I ; 10.211 ; 10.211 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][4]   ; CLOCK_50_I ; 10.515 ; 10.515 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][5]   ; CLOCK_50_I ; 10.599 ; 10.599 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][6]   ; CLOCK_50_I ; 11.557 ; 11.557 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][7]   ; CLOCK_50_I ; 11.773 ; 11.773 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][8]   ; CLOCK_50_I ; 10.158 ; 10.158 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][9]   ; CLOCK_50_I ; 10.814 ; 10.814 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][10]  ; CLOCK_50_I ; 10.909 ; 10.909 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][11]  ; CLOCK_50_I ; 10.481 ; 10.481 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][12]  ; CLOCK_50_I ; 10.798 ; 10.798 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][13]  ; CLOCK_50_I ; 10.093 ; 10.093 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][14]  ; CLOCK_50_I ; 10.098 ; 10.098 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][15]  ; CLOCK_50_I ; 11.281 ; 11.281 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][16]  ; CLOCK_50_I ; 10.700 ; 10.700 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][17]  ; CLOCK_50_I ; 10.771 ; 10.771 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][18]  ; CLOCK_50_I ; 10.311 ; 10.311 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][19]  ; CLOCK_50_I ; 10.189 ; 10.189 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][20]  ; CLOCK_50_I ; 9.938  ; 9.938  ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][21]  ; CLOCK_50_I ; 10.440 ; 10.440 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][22]  ; CLOCK_50_I ; 11.594 ; 11.594 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][23]  ; CLOCK_50_I ; 10.968 ; 10.968 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][24]  ; CLOCK_50_I ; 10.453 ; 10.453 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][25]  ; CLOCK_50_I ; 11.247 ; 11.247 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][26]  ; CLOCK_50_I ; 11.315 ; 11.315 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][27]  ; CLOCK_50_I ; 10.197 ; 10.197 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][28]  ; CLOCK_50_I ; 10.314 ; 10.314 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][29]  ; CLOCK_50_I ; 11.249 ; 11.249 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][30]  ; CLOCK_50_I ; 9.815  ; 9.815  ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][31]  ; CLOCK_50_I ; 10.163 ; 10.163 ; Rise       ; CLOCK_50_I                                               ;
; READ_DATA_A_O[1][*]    ; CLOCK_50_I ; 12.044 ; 12.044 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][0]   ; CLOCK_50_I ; 10.469 ; 10.469 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][1]   ; CLOCK_50_I ; 10.523 ; 10.523 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][2]   ; CLOCK_50_I ; 10.245 ; 10.245 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][3]   ; CLOCK_50_I ; 10.237 ; 10.237 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][4]   ; CLOCK_50_I ; 10.719 ; 10.719 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][5]   ; CLOCK_50_I ; 10.527 ; 10.527 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][6]   ; CLOCK_50_I ; 10.905 ; 10.905 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][7]   ; CLOCK_50_I ; 9.852  ; 9.852  ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][8]   ; CLOCK_50_I ; 11.606 ; 11.606 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][9]   ; CLOCK_50_I ; 10.414 ; 10.414 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][10]  ; CLOCK_50_I ; 11.017 ; 11.017 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][11]  ; CLOCK_50_I ; 9.856  ; 9.856  ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][12]  ; CLOCK_50_I ; 10.204 ; 10.204 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][13]  ; CLOCK_50_I ; 12.044 ; 12.044 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][14]  ; CLOCK_50_I ; 10.445 ; 10.445 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][15]  ; CLOCK_50_I ; 10.541 ; 10.541 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][16]  ; CLOCK_50_I ; 10.537 ; 10.537 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][17]  ; CLOCK_50_I ; 10.764 ; 10.764 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][18]  ; CLOCK_50_I ; 10.468 ; 10.468 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][19]  ; CLOCK_50_I ; 10.502 ; 10.502 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][20]  ; CLOCK_50_I ; 10.213 ; 10.213 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][21]  ; CLOCK_50_I ; 10.305 ; 10.305 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][22]  ; CLOCK_50_I ; 10.881 ; 10.881 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][23]  ; CLOCK_50_I ; 10.235 ; 10.235 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][24]  ; CLOCK_50_I ; 10.801 ; 10.801 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][25]  ; CLOCK_50_I ; 10.283 ; 10.283 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][26]  ; CLOCK_50_I ; 10.378 ; 10.378 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][27]  ; CLOCK_50_I ; 10.146 ; 10.146 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][28]  ; CLOCK_50_I ; 10.818 ; 10.818 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][29]  ; CLOCK_50_I ; 11.232 ; 11.232 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][30]  ; CLOCK_50_I ; 10.444 ; 10.444 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][31]  ; CLOCK_50_I ; 10.971 ; 10.971 ; Rise       ; CLOCK_50_I                                               ;
; READ_DATA_B_O[0][*]    ; CLOCK_50_I ; 11.640 ; 11.640 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][0]   ; CLOCK_50_I ; 10.350 ; 10.350 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][1]   ; CLOCK_50_I ; 10.205 ; 10.205 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][2]   ; CLOCK_50_I ; 10.520 ; 10.520 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][3]   ; CLOCK_50_I ; 11.326 ; 11.326 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][4]   ; CLOCK_50_I ; 10.577 ; 10.577 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][5]   ; CLOCK_50_I ; 10.508 ; 10.508 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][6]   ; CLOCK_50_I ; 10.223 ; 10.223 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][7]   ; CLOCK_50_I ; 11.223 ; 11.223 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][8]   ; CLOCK_50_I ; 10.525 ; 10.525 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][9]   ; CLOCK_50_I ; 10.207 ; 10.207 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][10]  ; CLOCK_50_I ; 10.831 ; 10.831 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][11]  ; CLOCK_50_I ; 11.257 ; 11.257 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][12]  ; CLOCK_50_I ; 10.847 ; 10.847 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][13]  ; CLOCK_50_I ; 10.885 ; 10.885 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][14]  ; CLOCK_50_I ; 11.248 ; 11.248 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][15]  ; CLOCK_50_I ; 11.640 ; 11.640 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][16]  ; CLOCK_50_I ; 11.515 ; 11.515 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][17]  ; CLOCK_50_I ; 9.937  ; 9.937  ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][18]  ; CLOCK_50_I ; 9.930  ; 9.930  ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][19]  ; CLOCK_50_I ; 10.615 ; 10.615 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][20]  ; CLOCK_50_I ; 10.798 ; 10.798 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][21]  ; CLOCK_50_I ; 11.014 ; 11.014 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][22]  ; CLOCK_50_I ; 11.024 ; 11.024 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][23]  ; CLOCK_50_I ; 9.891  ; 9.891  ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][24]  ; CLOCK_50_I ; 10.782 ; 10.782 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][25]  ; CLOCK_50_I ; 11.005 ; 11.005 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][26]  ; CLOCK_50_I ; 10.234 ; 10.234 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][27]  ; CLOCK_50_I ; 10.554 ; 10.554 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][28]  ; CLOCK_50_I ; 11.086 ; 11.086 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][29]  ; CLOCK_50_I ; 11.328 ; 11.328 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][30]  ; CLOCK_50_I ; 10.499 ; 10.499 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][31]  ; CLOCK_50_I ; 10.251 ; 10.251 ; Rise       ; CLOCK_50_I                                               ;
; READ_DATA_B_O[1][*]    ; CLOCK_50_I ; 11.864 ; 11.864 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][0]   ; CLOCK_50_I ; 10.252 ; 10.252 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][1]   ; CLOCK_50_I ; 10.728 ; 10.728 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][2]   ; CLOCK_50_I ; 10.189 ; 10.189 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][3]   ; CLOCK_50_I ; 11.637 ; 11.637 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][4]   ; CLOCK_50_I ; 11.864 ; 11.864 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][5]   ; CLOCK_50_I ; 10.465 ; 10.465 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][6]   ; CLOCK_50_I ; 10.224 ; 10.224 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][7]   ; CLOCK_50_I ; 11.046 ; 11.046 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][8]   ; CLOCK_50_I ; 10.679 ; 10.679 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][9]   ; CLOCK_50_I ; 11.858 ; 11.858 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][10]  ; CLOCK_50_I ; 9.915  ; 9.915  ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][11]  ; CLOCK_50_I ; 9.993  ; 9.993  ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][12]  ; CLOCK_50_I ; 10.524 ; 10.524 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][13]  ; CLOCK_50_I ; 11.014 ; 11.014 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][14]  ; CLOCK_50_I ; 10.961 ; 10.961 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][15]  ; CLOCK_50_I ; 10.963 ; 10.963 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][16]  ; CLOCK_50_I ; 10.521 ; 10.521 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][17]  ; CLOCK_50_I ; 10.517 ; 10.517 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][18]  ; CLOCK_50_I ; 10.209 ; 10.209 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][19]  ; CLOCK_50_I ; 10.471 ; 10.471 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][20]  ; CLOCK_50_I ; 9.850  ; 9.850  ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][21]  ; CLOCK_50_I ; 10.317 ; 10.317 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][22]  ; CLOCK_50_I ; 10.813 ; 10.813 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][23]  ; CLOCK_50_I ; 9.829  ; 9.829  ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][24]  ; CLOCK_50_I ; 10.164 ; 10.164 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][25]  ; CLOCK_50_I ; 10.366 ; 10.366 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][26]  ; CLOCK_50_I ; 10.505 ; 10.505 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][27]  ; CLOCK_50_I ; 10.561 ; 10.561 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][28]  ; CLOCK_50_I ; 10.748 ; 10.748 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][29]  ; CLOCK_50_I ; 10.196 ; 10.196 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][30]  ; CLOCK_50_I ; 10.922 ; 10.922 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][31]  ; CLOCK_50_I ; 11.333 ; 11.333 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]      ; CLOCK_50_I ; 9.658  ; 9.658  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]     ; CLOCK_50_I ; 9.351  ; 9.351  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]     ; CLOCK_50_I ; 9.132  ; 9.132  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]     ; CLOCK_50_I ; 9.658  ; 9.658  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]     ; CLOCK_50_I ; 8.645  ; 8.645  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]     ; CLOCK_50_I ; 8.624  ; 8.624  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]     ; CLOCK_50_I ; 8.986  ; 8.986  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]     ; CLOCK_50_I ; 9.217  ; 9.217  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]     ; CLOCK_50_I ; 9.185  ; 9.185  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]     ; CLOCK_50_I ; 9.328  ; 9.328  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]     ; CLOCK_50_I ; 8.595  ; 8.595  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]    ; CLOCK_50_I ; 8.365  ; 8.365  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]    ; CLOCK_50_I ; 9.098  ; 9.098  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]    ; CLOCK_50_I ; 9.122  ; 9.122  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]    ; CLOCK_50_I ; 9.176  ; 9.176  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]    ; CLOCK_50_I ; 9.509  ; 9.509  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]    ; CLOCK_50_I ; 8.847  ; 8.847  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]    ; CLOCK_50_I ; 8.910  ; 8.910  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]    ; CLOCK_50_I ; 9.099  ; 9.099  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O            ; CLOCK_50_I ; 6.976  ; 6.976  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]        ; CLOCK_50_I ; 9.398  ; 9.398  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]       ; CLOCK_50_I ; 9.398  ; 9.398  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]       ; CLOCK_50_I ; 8.788  ; 8.788  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]       ; CLOCK_50_I ; 8.433  ; 8.433  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]       ; CLOCK_50_I ; 8.445  ; 8.445  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]       ; CLOCK_50_I ; 8.846  ; 8.846  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]       ; CLOCK_50_I ; 8.999  ; 8.999  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]       ; CLOCK_50_I ; 9.096  ; 9.096  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]       ; CLOCK_50_I ; 8.375  ; 8.375  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]       ; CLOCK_50_I ; 8.980  ; 8.980  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]       ; CLOCK_50_I ; 8.923  ; 8.923  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]      ; CLOCK_50_I ; 9.398  ; 9.398  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]      ; CLOCK_50_I ; 8.556  ; 8.556  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]      ; CLOCK_50_I ; 8.586  ; 8.586  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]      ; CLOCK_50_I ; 8.942  ; 8.942  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]      ; CLOCK_50_I ; 7.923  ; 7.923  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]      ; CLOCK_50_I ; 8.190  ; 8.190  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O            ; CLOCK_50_I ; 6.976  ; 6.976  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O            ; CLOCK_50_I ; 8.461  ; 8.461  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O            ; CLOCK_50_I ; 9.900  ; 9.900  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]          ; CLOCK_50_I ; 8.163  ; 8.163  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]         ; CLOCK_50_I ; 7.241  ; 7.241  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]         ; CLOCK_50_I ; 7.211  ; 7.211  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]         ; CLOCK_50_I ; 7.777  ; 7.777  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]         ; CLOCK_50_I ; 7.432  ; 7.432  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]         ; CLOCK_50_I ; 8.163  ; 8.163  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]         ; CLOCK_50_I ; 8.087  ; 8.087  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]         ; CLOCK_50_I ; 7.477  ; 7.477  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]         ; CLOCK_50_I ; 8.100  ; 8.100  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]         ; CLOCK_50_I ; 8.051  ; 8.051  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]         ; CLOCK_50_I ; 7.485  ; 7.485  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O            ; CLOCK_50_I ; 6.102  ; 6.102  ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]         ; CLOCK_50_I ; 7.669  ; 7.669  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]        ; CLOCK_50_I ; 7.222  ; 7.222  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]        ; CLOCK_50_I ; 7.223  ; 7.223  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]        ; CLOCK_50_I ; 6.991  ; 6.991  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]        ; CLOCK_50_I ; 6.996  ; 6.996  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]        ; CLOCK_50_I ; 7.669  ; 7.669  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]        ; CLOCK_50_I ; 7.004  ; 7.004  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]        ; CLOCK_50_I ; 7.520  ; 7.520  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]        ; CLOCK_50_I ; 6.983  ; 6.983  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]        ; CLOCK_50_I ; 7.584  ; 7.584  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]        ; CLOCK_50_I ; 7.562  ; 7.562  ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O            ; CLOCK_50_I ; 8.619  ; 8.619  ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]           ; CLOCK_50_I ; 8.112  ; 8.112  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]          ; CLOCK_50_I ; 7.470  ; 7.470  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]          ; CLOCK_50_I ; 7.486  ; 7.486  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]          ; CLOCK_50_I ; 8.112  ; 8.112  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]          ; CLOCK_50_I ; 8.001  ; 8.001  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]          ; CLOCK_50_I ; 8.089  ; 8.089  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]          ; CLOCK_50_I ; 7.228  ; 7.228  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]          ; CLOCK_50_I ; 7.796  ; 7.796  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]          ; CLOCK_50_I ; 7.220  ; 7.220  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]          ; CLOCK_50_I ; 7.792  ; 7.792  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]          ; CLOCK_50_I ; 7.187  ; 7.187  ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O            ; CLOCK_50_I ; 8.943  ; 8.943  ; Rise       ; CLOCK_50_I                                               ;
; WRITE_ADDRESS_O[*]     ; CLOCK_50_I ; 8.342  ; 8.342  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_ADDRESS_O[0]    ; CLOCK_50_I ; 7.391  ; 7.391  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_ADDRESS_O[1]    ; CLOCK_50_I ; 7.465  ; 7.465  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_ADDRESS_O[2]    ; CLOCK_50_I ; 8.342  ; 8.342  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_ADDRESS_O[3]    ; CLOCK_50_I ; 7.068  ; 7.068  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_ADDRESS_O[4]    ; CLOCK_50_I ; 8.275  ; 8.275  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_ADDRESS_O[5]    ; CLOCK_50_I ; 7.280  ; 7.280  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_ADDRESS_O[6]    ; CLOCK_50_I ; 8.132  ; 8.132  ; Rise       ; CLOCK_50_I                                               ;
; WRITE_DATA_B_O[0][*]   ; CLOCK_50_I ; 9.602  ; 9.602  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][0]  ; CLOCK_50_I ; 7.642  ; 7.642  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][1]  ; CLOCK_50_I ; 8.098  ; 8.098  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][2]  ; CLOCK_50_I ; 7.372  ; 7.372  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][3]  ; CLOCK_50_I ; 8.050  ; 8.050  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][4]  ; CLOCK_50_I ; 7.983  ; 7.983  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][5]  ; CLOCK_50_I ; 7.835  ; 7.835  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][6]  ; CLOCK_50_I ; 7.848  ; 7.848  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][7]  ; CLOCK_50_I ; 6.773  ; 6.773  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][8]  ; CLOCK_50_I ; 7.704  ; 7.704  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][9]  ; CLOCK_50_I ; 7.583  ; 7.583  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][10] ; CLOCK_50_I ; 7.768  ; 7.768  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][11] ; CLOCK_50_I ; 8.040  ; 8.040  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][12] ; CLOCK_50_I ; 7.840  ; 7.840  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][13] ; CLOCK_50_I ; 7.342  ; 7.342  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][14] ; CLOCK_50_I ; 7.740  ; 7.740  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][15] ; CLOCK_50_I ; 8.453  ; 8.453  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][16] ; CLOCK_50_I ; 7.809  ; 7.809  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][17] ; CLOCK_50_I ; 8.357  ; 8.357  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][18] ; CLOCK_50_I ; 7.649  ; 7.649  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][19] ; CLOCK_50_I ; 7.274  ; 7.274  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][20] ; CLOCK_50_I ; 7.672  ; 7.672  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][21] ; CLOCK_50_I ; 8.346  ; 8.346  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][22] ; CLOCK_50_I ; 7.447  ; 7.447  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][23] ; CLOCK_50_I ; 8.936  ; 8.936  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][24] ; CLOCK_50_I ; 8.964  ; 8.964  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][25] ; CLOCK_50_I ; 8.930  ; 8.930  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][26] ; CLOCK_50_I ; 9.323  ; 9.323  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][27] ; CLOCK_50_I ; 8.171  ; 8.171  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][28] ; CLOCK_50_I ; 9.326  ; 9.326  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][29] ; CLOCK_50_I ; 8.662  ; 8.662  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][30] ; CLOCK_50_I ; 8.896  ; 8.896  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][31] ; CLOCK_50_I ; 9.602  ; 9.602  ; Rise       ; CLOCK_50_I                                               ;
; WRITE_ENABLE_B_O[*]    ; CLOCK_50_I ; 7.889  ; 7.889  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_ENABLE_B_O[0]   ; CLOCK_50_I ; 7.889  ; 7.889  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O            ; CLOCK_50_I ; 6.102  ; 6.102  ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O            ; CLOCK_50_I ; 4.563  ; 4.563  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O            ; CLOCK_50_I ; 4.563  ; 4.563  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+------------------------+------------+--------+--------+------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                 ;
+------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port              ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; READ_DATA_A_O[0][*]    ; CLOCK_50_I ; 9.815  ; 9.815  ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][0]   ; CLOCK_50_I ; 10.206 ; 10.206 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][1]   ; CLOCK_50_I ; 11.078 ; 11.078 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][2]   ; CLOCK_50_I ; 11.266 ; 11.266 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][3]   ; CLOCK_50_I ; 10.211 ; 10.211 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][4]   ; CLOCK_50_I ; 10.515 ; 10.515 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][5]   ; CLOCK_50_I ; 10.599 ; 10.599 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][6]   ; CLOCK_50_I ; 11.557 ; 11.557 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][7]   ; CLOCK_50_I ; 11.773 ; 11.773 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][8]   ; CLOCK_50_I ; 10.158 ; 10.158 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][9]   ; CLOCK_50_I ; 10.814 ; 10.814 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][10]  ; CLOCK_50_I ; 10.909 ; 10.909 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][11]  ; CLOCK_50_I ; 10.481 ; 10.481 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][12]  ; CLOCK_50_I ; 10.798 ; 10.798 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][13]  ; CLOCK_50_I ; 10.093 ; 10.093 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][14]  ; CLOCK_50_I ; 10.098 ; 10.098 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][15]  ; CLOCK_50_I ; 11.281 ; 11.281 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][16]  ; CLOCK_50_I ; 10.700 ; 10.700 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][17]  ; CLOCK_50_I ; 10.771 ; 10.771 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][18]  ; CLOCK_50_I ; 10.311 ; 10.311 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][19]  ; CLOCK_50_I ; 10.189 ; 10.189 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][20]  ; CLOCK_50_I ; 9.938  ; 9.938  ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][21]  ; CLOCK_50_I ; 10.440 ; 10.440 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][22]  ; CLOCK_50_I ; 11.594 ; 11.594 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][23]  ; CLOCK_50_I ; 10.968 ; 10.968 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][24]  ; CLOCK_50_I ; 10.453 ; 10.453 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][25]  ; CLOCK_50_I ; 11.247 ; 11.247 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][26]  ; CLOCK_50_I ; 11.315 ; 11.315 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][27]  ; CLOCK_50_I ; 10.197 ; 10.197 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][28]  ; CLOCK_50_I ; 10.314 ; 10.314 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][29]  ; CLOCK_50_I ; 11.249 ; 11.249 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][30]  ; CLOCK_50_I ; 9.815  ; 9.815  ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][31]  ; CLOCK_50_I ; 10.163 ; 10.163 ; Rise       ; CLOCK_50_I                                               ;
; READ_DATA_A_O[1][*]    ; CLOCK_50_I ; 9.852  ; 9.852  ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][0]   ; CLOCK_50_I ; 10.469 ; 10.469 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][1]   ; CLOCK_50_I ; 10.523 ; 10.523 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][2]   ; CLOCK_50_I ; 10.245 ; 10.245 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][3]   ; CLOCK_50_I ; 10.237 ; 10.237 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][4]   ; CLOCK_50_I ; 10.719 ; 10.719 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][5]   ; CLOCK_50_I ; 10.527 ; 10.527 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][6]   ; CLOCK_50_I ; 10.905 ; 10.905 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][7]   ; CLOCK_50_I ; 9.852  ; 9.852  ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][8]   ; CLOCK_50_I ; 11.606 ; 11.606 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][9]   ; CLOCK_50_I ; 10.414 ; 10.414 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][10]  ; CLOCK_50_I ; 11.017 ; 11.017 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][11]  ; CLOCK_50_I ; 9.856  ; 9.856  ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][12]  ; CLOCK_50_I ; 10.204 ; 10.204 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][13]  ; CLOCK_50_I ; 12.044 ; 12.044 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][14]  ; CLOCK_50_I ; 10.445 ; 10.445 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][15]  ; CLOCK_50_I ; 10.541 ; 10.541 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][16]  ; CLOCK_50_I ; 10.537 ; 10.537 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][17]  ; CLOCK_50_I ; 10.764 ; 10.764 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][18]  ; CLOCK_50_I ; 10.468 ; 10.468 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][19]  ; CLOCK_50_I ; 10.502 ; 10.502 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][20]  ; CLOCK_50_I ; 10.213 ; 10.213 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][21]  ; CLOCK_50_I ; 10.305 ; 10.305 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][22]  ; CLOCK_50_I ; 10.881 ; 10.881 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][23]  ; CLOCK_50_I ; 10.235 ; 10.235 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][24]  ; CLOCK_50_I ; 10.801 ; 10.801 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][25]  ; CLOCK_50_I ; 10.283 ; 10.283 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][26]  ; CLOCK_50_I ; 10.378 ; 10.378 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][27]  ; CLOCK_50_I ; 10.146 ; 10.146 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][28]  ; CLOCK_50_I ; 10.818 ; 10.818 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][29]  ; CLOCK_50_I ; 11.232 ; 11.232 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][30]  ; CLOCK_50_I ; 10.444 ; 10.444 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][31]  ; CLOCK_50_I ; 10.971 ; 10.971 ; Rise       ; CLOCK_50_I                                               ;
; READ_DATA_B_O[0][*]    ; CLOCK_50_I ; 9.891  ; 9.891  ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][0]   ; CLOCK_50_I ; 10.350 ; 10.350 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][1]   ; CLOCK_50_I ; 10.205 ; 10.205 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][2]   ; CLOCK_50_I ; 10.520 ; 10.520 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][3]   ; CLOCK_50_I ; 11.326 ; 11.326 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][4]   ; CLOCK_50_I ; 10.577 ; 10.577 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][5]   ; CLOCK_50_I ; 10.508 ; 10.508 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][6]   ; CLOCK_50_I ; 10.223 ; 10.223 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][7]   ; CLOCK_50_I ; 11.223 ; 11.223 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][8]   ; CLOCK_50_I ; 10.525 ; 10.525 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][9]   ; CLOCK_50_I ; 10.207 ; 10.207 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][10]  ; CLOCK_50_I ; 10.831 ; 10.831 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][11]  ; CLOCK_50_I ; 11.257 ; 11.257 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][12]  ; CLOCK_50_I ; 10.847 ; 10.847 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][13]  ; CLOCK_50_I ; 10.885 ; 10.885 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][14]  ; CLOCK_50_I ; 11.248 ; 11.248 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][15]  ; CLOCK_50_I ; 11.640 ; 11.640 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][16]  ; CLOCK_50_I ; 11.515 ; 11.515 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][17]  ; CLOCK_50_I ; 9.937  ; 9.937  ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][18]  ; CLOCK_50_I ; 9.930  ; 9.930  ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][19]  ; CLOCK_50_I ; 10.615 ; 10.615 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][20]  ; CLOCK_50_I ; 10.798 ; 10.798 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][21]  ; CLOCK_50_I ; 11.014 ; 11.014 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][22]  ; CLOCK_50_I ; 11.024 ; 11.024 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][23]  ; CLOCK_50_I ; 9.891  ; 9.891  ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][24]  ; CLOCK_50_I ; 10.782 ; 10.782 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][25]  ; CLOCK_50_I ; 11.005 ; 11.005 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][26]  ; CLOCK_50_I ; 10.234 ; 10.234 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][27]  ; CLOCK_50_I ; 10.554 ; 10.554 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][28]  ; CLOCK_50_I ; 11.086 ; 11.086 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][29]  ; CLOCK_50_I ; 11.328 ; 11.328 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][30]  ; CLOCK_50_I ; 10.499 ; 10.499 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][31]  ; CLOCK_50_I ; 10.251 ; 10.251 ; Rise       ; CLOCK_50_I                                               ;
; READ_DATA_B_O[1][*]    ; CLOCK_50_I ; 9.829  ; 9.829  ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][0]   ; CLOCK_50_I ; 10.252 ; 10.252 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][1]   ; CLOCK_50_I ; 10.728 ; 10.728 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][2]   ; CLOCK_50_I ; 10.189 ; 10.189 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][3]   ; CLOCK_50_I ; 11.637 ; 11.637 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][4]   ; CLOCK_50_I ; 11.864 ; 11.864 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][5]   ; CLOCK_50_I ; 10.465 ; 10.465 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][6]   ; CLOCK_50_I ; 10.224 ; 10.224 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][7]   ; CLOCK_50_I ; 11.046 ; 11.046 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][8]   ; CLOCK_50_I ; 10.679 ; 10.679 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][9]   ; CLOCK_50_I ; 11.858 ; 11.858 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][10]  ; CLOCK_50_I ; 9.915  ; 9.915  ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][11]  ; CLOCK_50_I ; 9.993  ; 9.993  ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][12]  ; CLOCK_50_I ; 10.524 ; 10.524 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][13]  ; CLOCK_50_I ; 11.014 ; 11.014 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][14]  ; CLOCK_50_I ; 10.961 ; 10.961 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][15]  ; CLOCK_50_I ; 10.963 ; 10.963 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][16]  ; CLOCK_50_I ; 10.521 ; 10.521 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][17]  ; CLOCK_50_I ; 10.517 ; 10.517 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][18]  ; CLOCK_50_I ; 10.209 ; 10.209 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][19]  ; CLOCK_50_I ; 10.471 ; 10.471 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][20]  ; CLOCK_50_I ; 9.850  ; 9.850  ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][21]  ; CLOCK_50_I ; 10.317 ; 10.317 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][22]  ; CLOCK_50_I ; 10.813 ; 10.813 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][23]  ; CLOCK_50_I ; 9.829  ; 9.829  ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][24]  ; CLOCK_50_I ; 10.164 ; 10.164 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][25]  ; CLOCK_50_I ; 10.366 ; 10.366 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][26]  ; CLOCK_50_I ; 10.505 ; 10.505 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][27]  ; CLOCK_50_I ; 10.561 ; 10.561 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][28]  ; CLOCK_50_I ; 10.748 ; 10.748 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][29]  ; CLOCK_50_I ; 10.196 ; 10.196 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][30]  ; CLOCK_50_I ; 10.922 ; 10.922 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][31]  ; CLOCK_50_I ; 11.333 ; 11.333 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]      ; CLOCK_50_I ; 8.365  ; 8.365  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]     ; CLOCK_50_I ; 9.351  ; 9.351  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]     ; CLOCK_50_I ; 9.132  ; 9.132  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]     ; CLOCK_50_I ; 9.658  ; 9.658  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]     ; CLOCK_50_I ; 8.645  ; 8.645  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]     ; CLOCK_50_I ; 8.624  ; 8.624  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]     ; CLOCK_50_I ; 8.986  ; 8.986  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]     ; CLOCK_50_I ; 9.217  ; 9.217  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]     ; CLOCK_50_I ; 9.185  ; 9.185  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]     ; CLOCK_50_I ; 9.328  ; 9.328  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]     ; CLOCK_50_I ; 8.595  ; 8.595  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]    ; CLOCK_50_I ; 8.365  ; 8.365  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]    ; CLOCK_50_I ; 9.098  ; 9.098  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]    ; CLOCK_50_I ; 9.122  ; 9.122  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]    ; CLOCK_50_I ; 9.176  ; 9.176  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]    ; CLOCK_50_I ; 9.509  ; 9.509  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]    ; CLOCK_50_I ; 8.847  ; 8.847  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]    ; CLOCK_50_I ; 8.910  ; 8.910  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]    ; CLOCK_50_I ; 9.099  ; 9.099  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O            ; CLOCK_50_I ; 6.976  ; 6.976  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]        ; CLOCK_50_I ; 7.923  ; 7.923  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]       ; CLOCK_50_I ; 9.398  ; 9.398  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]       ; CLOCK_50_I ; 8.788  ; 8.788  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]       ; CLOCK_50_I ; 8.433  ; 8.433  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]       ; CLOCK_50_I ; 8.445  ; 8.445  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]       ; CLOCK_50_I ; 8.846  ; 8.846  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]       ; CLOCK_50_I ; 8.999  ; 8.999  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]       ; CLOCK_50_I ; 9.096  ; 9.096  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]       ; CLOCK_50_I ; 8.375  ; 8.375  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]       ; CLOCK_50_I ; 8.980  ; 8.980  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]       ; CLOCK_50_I ; 8.923  ; 8.923  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]      ; CLOCK_50_I ; 9.398  ; 9.398  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]      ; CLOCK_50_I ; 8.556  ; 8.556  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]      ; CLOCK_50_I ; 8.586  ; 8.586  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]      ; CLOCK_50_I ; 8.942  ; 8.942  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]      ; CLOCK_50_I ; 7.923  ; 7.923  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]      ; CLOCK_50_I ; 8.190  ; 8.190  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O            ; CLOCK_50_I ; 6.976  ; 6.976  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O            ; CLOCK_50_I ; 8.461  ; 8.461  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O            ; CLOCK_50_I ; 9.535  ; 9.535  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]          ; CLOCK_50_I ; 7.211  ; 7.211  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]         ; CLOCK_50_I ; 7.241  ; 7.241  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]         ; CLOCK_50_I ; 7.211  ; 7.211  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]         ; CLOCK_50_I ; 7.777  ; 7.777  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]         ; CLOCK_50_I ; 7.432  ; 7.432  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]         ; CLOCK_50_I ; 8.163  ; 8.163  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]         ; CLOCK_50_I ; 8.087  ; 8.087  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]         ; CLOCK_50_I ; 7.477  ; 7.477  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]         ; CLOCK_50_I ; 8.100  ; 8.100  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]         ; CLOCK_50_I ; 8.051  ; 8.051  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]         ; CLOCK_50_I ; 7.485  ; 7.485  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O            ; CLOCK_50_I ; 6.102  ; 6.102  ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]         ; CLOCK_50_I ; 6.983  ; 6.983  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]        ; CLOCK_50_I ; 7.222  ; 7.222  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]        ; CLOCK_50_I ; 7.223  ; 7.223  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]        ; CLOCK_50_I ; 6.991  ; 6.991  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]        ; CLOCK_50_I ; 6.996  ; 6.996  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]        ; CLOCK_50_I ; 7.669  ; 7.669  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]        ; CLOCK_50_I ; 7.004  ; 7.004  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]        ; CLOCK_50_I ; 7.520  ; 7.520  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]        ; CLOCK_50_I ; 6.983  ; 6.983  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]        ; CLOCK_50_I ; 7.584  ; 7.584  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]        ; CLOCK_50_I ; 7.562  ; 7.562  ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O            ; CLOCK_50_I ; 8.619  ; 8.619  ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]           ; CLOCK_50_I ; 7.187  ; 7.187  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]          ; CLOCK_50_I ; 7.470  ; 7.470  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]          ; CLOCK_50_I ; 7.486  ; 7.486  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]          ; CLOCK_50_I ; 8.112  ; 8.112  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]          ; CLOCK_50_I ; 8.001  ; 8.001  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]          ; CLOCK_50_I ; 8.089  ; 8.089  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]          ; CLOCK_50_I ; 7.228  ; 7.228  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]          ; CLOCK_50_I ; 7.796  ; 7.796  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]          ; CLOCK_50_I ; 7.220  ; 7.220  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]          ; CLOCK_50_I ; 7.792  ; 7.792  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]          ; CLOCK_50_I ; 7.187  ; 7.187  ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O            ; CLOCK_50_I ; 8.943  ; 8.943  ; Rise       ; CLOCK_50_I                                               ;
; WRITE_ADDRESS_O[*]     ; CLOCK_50_I ; 7.068  ; 7.068  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_ADDRESS_O[0]    ; CLOCK_50_I ; 7.391  ; 7.391  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_ADDRESS_O[1]    ; CLOCK_50_I ; 7.465  ; 7.465  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_ADDRESS_O[2]    ; CLOCK_50_I ; 8.342  ; 8.342  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_ADDRESS_O[3]    ; CLOCK_50_I ; 7.068  ; 7.068  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_ADDRESS_O[4]    ; CLOCK_50_I ; 8.275  ; 8.275  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_ADDRESS_O[5]    ; CLOCK_50_I ; 7.280  ; 7.280  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_ADDRESS_O[6]    ; CLOCK_50_I ; 8.132  ; 8.132  ; Rise       ; CLOCK_50_I                                               ;
; WRITE_DATA_B_O[0][*]   ; CLOCK_50_I ; 6.773  ; 6.773  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][0]  ; CLOCK_50_I ; 7.642  ; 7.642  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][1]  ; CLOCK_50_I ; 8.098  ; 8.098  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][2]  ; CLOCK_50_I ; 7.372  ; 7.372  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][3]  ; CLOCK_50_I ; 8.050  ; 8.050  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][4]  ; CLOCK_50_I ; 7.983  ; 7.983  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][5]  ; CLOCK_50_I ; 7.835  ; 7.835  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][6]  ; CLOCK_50_I ; 7.848  ; 7.848  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][7]  ; CLOCK_50_I ; 6.773  ; 6.773  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][8]  ; CLOCK_50_I ; 7.704  ; 7.704  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][9]  ; CLOCK_50_I ; 7.583  ; 7.583  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][10] ; CLOCK_50_I ; 7.768  ; 7.768  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][11] ; CLOCK_50_I ; 8.040  ; 8.040  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][12] ; CLOCK_50_I ; 7.840  ; 7.840  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][13] ; CLOCK_50_I ; 7.342  ; 7.342  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][14] ; CLOCK_50_I ; 7.740  ; 7.740  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][15] ; CLOCK_50_I ; 8.453  ; 8.453  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][16] ; CLOCK_50_I ; 7.809  ; 7.809  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][17] ; CLOCK_50_I ; 8.357  ; 8.357  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][18] ; CLOCK_50_I ; 7.649  ; 7.649  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][19] ; CLOCK_50_I ; 7.274  ; 7.274  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][20] ; CLOCK_50_I ; 7.672  ; 7.672  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][21] ; CLOCK_50_I ; 8.346  ; 8.346  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][22] ; CLOCK_50_I ; 7.447  ; 7.447  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][23] ; CLOCK_50_I ; 8.936  ; 8.936  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][24] ; CLOCK_50_I ; 8.964  ; 8.964  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][25] ; CLOCK_50_I ; 8.930  ; 8.930  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][26] ; CLOCK_50_I ; 9.323  ; 9.323  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][27] ; CLOCK_50_I ; 8.171  ; 8.171  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][28] ; CLOCK_50_I ; 9.326  ; 9.326  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][29] ; CLOCK_50_I ; 8.662  ; 8.662  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][30] ; CLOCK_50_I ; 8.896  ; 8.896  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][31] ; CLOCK_50_I ; 9.602  ; 9.602  ; Rise       ; CLOCK_50_I                                               ;
; WRITE_ENABLE_B_O[*]    ; CLOCK_50_I ; 7.889  ; 7.889  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_ENABLE_B_O[0]   ; CLOCK_50_I ; 7.889  ; 7.889  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O            ; CLOCK_50_I ; 6.102  ; 6.102  ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O            ; CLOCK_50_I ; 4.563  ; 4.563  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O            ; CLOCK_50_I ; 4.563  ; 4.563  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+------------------------+------------+--------+--------+------------+----------------------------------------------------------+


+------------------------------------------------------------------------------+
; Output Enable Times                                                          ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 8.662 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 9.190 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 9.200 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 9.190 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 9.170 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 8.912 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 8.912 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 8.912 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 8.894 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 8.944 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 8.944 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 8.686 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 8.686 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 8.676 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 8.676 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 8.662 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 8.662 ;      ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                  ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 8.662 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 9.190 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 9.200 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 9.190 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 9.170 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 8.912 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 8.912 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 8.912 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 8.894 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 8.944 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 8.944 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 8.686 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 8.686 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 8.676 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 8.676 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 8.662 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 8.662 ;      ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Output Disable Times                                                                  ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 8.662     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 9.190     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 9.200     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 9.190     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 9.170     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 8.912     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 8.912     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 8.912     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 8.894     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 8.944     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 8.944     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 8.686     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 8.686     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 8.676     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 8.676     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 8.662     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 8.662     ;           ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                          ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 8.662     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 9.190     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 9.200     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 9.190     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 9.170     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 8.912     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 8.912     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 8.912     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 8.894     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 8.944     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 8.944     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 8.686     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 8.686     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 8.676     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 8.676     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 8.662     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 8.662     ;           ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                          ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 3.520  ; 0.000         ;
; CLOCK_50_I                                               ; 12.174 ; 0.000         ;
+----------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Fast Model Hold Summary                                                          ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; CLOCK_50_I                                               ; 0.215 ; 0.000         ;
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 6.360 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                           ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 4.000 ; 0.000         ;
; CLOCK_50_I                                               ; 7.500 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                  ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 3.520 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.068      ; 1.580      ;
; 3.520 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.068      ; 1.580      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50_I'                                                                                                                                                                                              ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------+----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                         ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------+----------+--------------+-------------+--------------+------------+------------+
; 12.174 ; dual_port_RAM1:dual_port_RAM_inst1|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg0 ; S[1][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.074     ; 7.784      ;
; 12.174 ; dual_port_RAM1:dual_port_RAM_inst1|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg1 ; S[1][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.074     ; 7.784      ;
; 12.174 ; dual_port_RAM1:dual_port_RAM_inst1|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg2 ; S[1][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.074     ; 7.784      ;
; 12.174 ; dual_port_RAM1:dual_port_RAM_inst1|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg3 ; S[1][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.074     ; 7.784      ;
; 12.174 ; dual_port_RAM1:dual_port_RAM_inst1|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg4 ; S[1][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.074     ; 7.784      ;
; 12.174 ; dual_port_RAM1:dual_port_RAM_inst1|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg5 ; S[1][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.074     ; 7.784      ;
; 12.174 ; dual_port_RAM1:dual_port_RAM_inst1|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg6 ; S[1][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.074     ; 7.784      ;
; 12.197 ; dual_port_RAM1:dual_port_RAM_inst1|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg0 ; S[1][31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.070     ; 7.765      ;
; 12.197 ; dual_port_RAM1:dual_port_RAM_inst1|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg1 ; S[1][31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.070     ; 7.765      ;
; 12.197 ; dual_port_RAM1:dual_port_RAM_inst1|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg2 ; S[1][31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.070     ; 7.765      ;
; 12.197 ; dual_port_RAM1:dual_port_RAM_inst1|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg3 ; S[1][31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.070     ; 7.765      ;
; 12.197 ; dual_port_RAM1:dual_port_RAM_inst1|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg4 ; S[1][31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.070     ; 7.765      ;
; 12.197 ; dual_port_RAM1:dual_port_RAM_inst1|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg5 ; S[1][31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.070     ; 7.765      ;
; 12.197 ; dual_port_RAM1:dual_port_RAM_inst1|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg6 ; S[1][31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.070     ; 7.765      ;
; 12.350 ; dual_port_RAM1:dual_port_RAM_inst1|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg0 ; S[1][30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.074     ; 7.608      ;
; 12.350 ; dual_port_RAM1:dual_port_RAM_inst1|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg1 ; S[1][30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.074     ; 7.608      ;
; 12.350 ; dual_port_RAM1:dual_port_RAM_inst1|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg2 ; S[1][30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.074     ; 7.608      ;
; 12.350 ; dual_port_RAM1:dual_port_RAM_inst1|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg3 ; S[1][30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.074     ; 7.608      ;
; 12.350 ; dual_port_RAM1:dual_port_RAM_inst1|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg4 ; S[1][30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.074     ; 7.608      ;
; 12.350 ; dual_port_RAM1:dual_port_RAM_inst1|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg5 ; S[1][30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.074     ; 7.608      ;
; 12.350 ; dual_port_RAM1:dual_port_RAM_inst1|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg6 ; S[1][30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.074     ; 7.608      ;
; 12.360 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_we_reg       ; S[1][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.081     ; 7.591      ;
; 12.360 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_address_reg0 ; S[1][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.081     ; 7.591      ;
; 12.360 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_address_reg1 ; S[1][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.081     ; 7.591      ;
; 12.360 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_address_reg2 ; S[1][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.081     ; 7.591      ;
; 12.360 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_address_reg3 ; S[1][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.081     ; 7.591      ;
; 12.360 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_address_reg4 ; S[1][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.081     ; 7.591      ;
; 12.360 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_address_reg5 ; S[1][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.081     ; 7.591      ;
; 12.360 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_address_reg6 ; S[1][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.081     ; 7.591      ;
; 12.386 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_we_reg       ; S[1][31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.077     ; 7.569      ;
; 12.386 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_address_reg0 ; S[1][31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.077     ; 7.569      ;
; 12.386 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_address_reg1 ; S[1][31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.077     ; 7.569      ;
; 12.386 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_address_reg2 ; S[1][31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.077     ; 7.569      ;
; 12.386 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_address_reg3 ; S[1][31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.077     ; 7.569      ;
; 12.386 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_address_reg4 ; S[1][31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.077     ; 7.569      ;
; 12.386 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_address_reg5 ; S[1][31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.077     ; 7.569      ;
; 12.386 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_address_reg6 ; S[1][31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.077     ; 7.569      ;
; 12.431 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_we_reg       ; S[1][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.077     ; 7.524      ;
; 12.431 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg0 ; S[1][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.077     ; 7.524      ;
; 12.431 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg1 ; S[1][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.077     ; 7.524      ;
; 12.431 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg2 ; S[1][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.077     ; 7.524      ;
; 12.431 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg3 ; S[1][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.077     ; 7.524      ;
; 12.431 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg4 ; S[1][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.077     ; 7.524      ;
; 12.431 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg5 ; S[1][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.077     ; 7.524      ;
; 12.431 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg6 ; S[1][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.077     ; 7.524      ;
; 12.437 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_we_reg       ; S[0][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.074     ; 7.521      ;
; 12.437 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg0 ; S[0][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.074     ; 7.521      ;
; 12.437 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg1 ; S[0][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.074     ; 7.521      ;
; 12.437 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg2 ; S[0][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.074     ; 7.521      ;
; 12.437 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg3 ; S[0][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.074     ; 7.521      ;
; 12.437 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg4 ; S[0][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.074     ; 7.521      ;
; 12.437 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg5 ; S[0][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.074     ; 7.521      ;
; 12.437 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg6 ; S[0][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.074     ; 7.521      ;
; 12.438 ; dual_port_RAM1:dual_port_RAM_inst1|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg0 ; S[1][28] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.074     ; 7.520      ;
; 12.438 ; dual_port_RAM1:dual_port_RAM_inst1|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg1 ; S[1][28] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.074     ; 7.520      ;
; 12.438 ; dual_port_RAM1:dual_port_RAM_inst1|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg2 ; S[1][28] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.074     ; 7.520      ;
; 12.438 ; dual_port_RAM1:dual_port_RAM_inst1|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg3 ; S[1][28] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.074     ; 7.520      ;
; 12.438 ; dual_port_RAM1:dual_port_RAM_inst1|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg4 ; S[1][28] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.074     ; 7.520      ;
; 12.438 ; dual_port_RAM1:dual_port_RAM_inst1|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg5 ; S[1][28] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.074     ; 7.520      ;
; 12.438 ; dual_port_RAM1:dual_port_RAM_inst1|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg6 ; S[1][28] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.074     ; 7.520      ;
; 12.463 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_we_reg       ; S[0][26] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.074     ; 7.495      ;
; 12.463 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg0 ; S[0][26] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.074     ; 7.495      ;
; 12.463 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg1 ; S[0][26] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.074     ; 7.495      ;
; 12.463 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg2 ; S[0][26] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.074     ; 7.495      ;
; 12.463 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg3 ; S[0][26] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.074     ; 7.495      ;
; 12.463 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg4 ; S[0][26] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.074     ; 7.495      ;
; 12.463 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg5 ; S[0][26] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.074     ; 7.495      ;
; 12.463 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg6 ; S[0][26] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.074     ; 7.495      ;
; 12.472 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_we_reg       ; S[1][31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.073     ; 7.487      ;
; 12.472 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg0 ; S[1][31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.073     ; 7.487      ;
; 12.472 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg1 ; S[1][31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.073     ; 7.487      ;
; 12.472 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg2 ; S[1][31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.073     ; 7.487      ;
; 12.472 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg3 ; S[1][31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.073     ; 7.487      ;
; 12.472 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg4 ; S[1][31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.073     ; 7.487      ;
; 12.472 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg5 ; S[1][31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.073     ; 7.487      ;
; 12.472 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg6 ; S[1][31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.073     ; 7.487      ;
; 12.509 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_we_reg       ; S[0][31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.074     ; 7.449      ;
; 12.509 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg0 ; S[0][31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.074     ; 7.449      ;
; 12.509 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg1 ; S[0][31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.074     ; 7.449      ;
; 12.509 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg2 ; S[0][31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.074     ; 7.449      ;
; 12.509 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg3 ; S[0][31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.074     ; 7.449      ;
; 12.509 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg4 ; S[0][31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.074     ; 7.449      ;
; 12.509 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg5 ; S[0][31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.074     ; 7.449      ;
; 12.509 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg6 ; S[0][31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.074     ; 7.449      ;
; 12.524 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_we_reg       ; S[1][26] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.086     ; 7.422      ;
; 12.524 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_address_reg0 ; S[1][26] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.086     ; 7.422      ;
; 12.524 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_address_reg1 ; S[1][26] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.086     ; 7.422      ;
; 12.524 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_address_reg2 ; S[1][26] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.086     ; 7.422      ;
; 12.524 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_address_reg3 ; S[1][26] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.086     ; 7.422      ;
; 12.524 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_address_reg4 ; S[1][26] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.086     ; 7.422      ;
; 12.524 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_address_reg5 ; S[1][26] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.086     ; 7.422      ;
; 12.524 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_address_reg6 ; S[1][26] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.086     ; 7.422      ;
; 12.528 ; dual_port_RAM1:dual_port_RAM_inst1|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg0 ; S[1][26] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.079     ; 7.425      ;
; 12.528 ; dual_port_RAM1:dual_port_RAM_inst1|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg1 ; S[1][26] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.079     ; 7.425      ;
; 12.528 ; dual_port_RAM1:dual_port_RAM_inst1|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg2 ; S[1][26] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.079     ; 7.425      ;
; 12.528 ; dual_port_RAM1:dual_port_RAM_inst1|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg3 ; S[1][26] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.079     ; 7.425      ;
; 12.528 ; dual_port_RAM1:dual_port_RAM_inst1|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg4 ; S[1][26] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.079     ; 7.425      ;
; 12.528 ; dual_port_RAM1:dual_port_RAM_inst1|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg5 ; S[1][26] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.079     ; 7.425      ;
; 12.528 ; dual_port_RAM1:dual_port_RAM_inst1|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg6 ; S[1][26] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.079     ; 7.425      ;
; 12.529 ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a18~porta_we_reg      ; S[0][29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.072     ; 7.431      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------+----------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50_I'                                                                                                                                                                                                             ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; PB_Controller:PB_unit|clock_1kHz                                             ; PB_Controller:PB_unit|clock_1kHz                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; data_counter[0]                                                              ; data_counter[0]                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; M1_done                                                                      ; M1_done                                                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|new_line_count[1]                              ; UART_SRAM_interface:UART_unit|new_line_count[1]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_SRAM_state~13                             ; UART_SRAM_interface:UART_unit|UART_SRAM_state~13                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|new_line_count[0]                              ; UART_SRAM_interface:UART_unit|new_line_count[0]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[2]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[1]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[1]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~8    ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~8    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~9    ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~9    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|SRAM_we_n                                      ; UART_SRAM_interface:UART_unit|SRAM_we_n                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; top_state~11                                                                 ; top_state~11                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; top_state~10                                                                 ; top_state~10                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; M1_start                                                                     ; M1_start                                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; row_count[0]                                                                 ; row_count[0]                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; row_count[1]                                                                 ; row_count[1]                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; row_count[2]                                                                 ; row_count[2]                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; row_count[3]                                                                 ; row_count[3]                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; changecount[0]                                                               ; changecount[0]                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; changecount[1]                                                               ; changecount[1]                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; TRcount[0]                                                                   ; TRcount[0]                                                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; TRcount[1]                                                                   ; TRcount[1]                                                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; TRcount[2]                                                                   ; TRcount[2]                                                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; M2_start                                                                     ; M2_start                                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; address_b[1][3]                                                              ; address_b[1][3]                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; address_b[1][4]                                                              ; address_b[1][4]                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; address_b[1][5]                                                              ; address_b[1][5]                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; address_a[1][0]                                                              ; address_a[1][0]                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; address_a[1][3]                                                              ; address_a[1][3]                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; address_a[1][4]                                                              ; address_a[1][4]                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; address_a[1][5]                                                              ; address_a[1][5]                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; M1_we_n                                                                      ; M1_we_n                                                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sbuff[9]                                                                     ; Sbuff[9]                                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sbuff[10]                                                                    ; Sbuff[10]                                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sbuff[11]                                                                    ; Sbuff[11]                                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sbuff[12]                                                                    ; Sbuff[12]                                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sbuff[14]                                                                    ; Sbuff[14]                                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sbuff[13]                                                                    ; Sbuff[13]                                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sbuff[8]                                                                     ; Sbuff[8]                                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sbuff[15]                                                                    ; Sbuff[15]                                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; write_enable_b[0]                                                            ; write_enable_b[0]                                                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; write_enable_a[0]                                                            ; write_enable_a[0]                                                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable           ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_enable                                                                   ; VGA_enable                                                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~17                                ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~17                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~15                                ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~15                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC              ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SRAM_interface:VGA_unit|VGA_red[1]                                       ; VGA_SRAM_interface:VGA_unit|VGA_red[1]                                       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.238 ; Sbuff[0]                                                                     ; M2_write_data[0]                                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; Sbuff[10]                                                                    ; M2_write_data[10]                                                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; Sbuff[15]                                                                    ; M2_write_data[15]                                                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Sprime[0][21]                                                                ; SpBuff[0][21]                                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Sprime[1][16]                                                                ; SpBuff[1][16]                                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; Sbuff[14]                                                                    ; M2_write_data[14]                                                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; Sprime[0][16]                                                                ; SpBuff[0][16]                                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; Uodd[10]                                                                     ; Uprime[2]                                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Sbuff[9]                                                                     ; M2_write_data[9]                                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; V[2][3]                                                                      ; V[1][3]                                                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Sprime[1][11]                                                                ; SpBuff[1][11]                                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; PB_Controller:PB_unit|debounce_shift_reg[0][7]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][8]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; V[3][2]                                                                      ; V[2][2]                                                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; U[1][0]                                                                      ; U[0][0]                                                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; U[1][2]                                                                      ; U[0][2]                                                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[5]     ; UART_SRAM_interface:UART_unit|SRAM_write_data[5]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; Sbuff[13]                                                                    ; M2_write_data[13]                                                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; PB_Controller:PB_unit|clock_1kHz_div_count[15]                               ; PB_Controller:PB_unit|clock_1kHz_div_count[15]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[4] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; U[3][2]                                                                      ; U[2][2]                                                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; U[1][1]                                                                      ; U[0][1]                                                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; U[2][2]                                                                      ; U[1][2]                                                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; V[2][4]                                                                      ; V[1][4]                                                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; Sbuff[11]                                                                    ; M2_write_data[11]                                                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; V[4][5]                                                                      ; V[3][5]                                                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.396      ;
; 0.247 ; PB_Controller:PB_unit|debounce_shift_reg[0][6]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][7]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.399      ;
; 0.248 ; PB_Controller:PB_unit|debounce_shift_reg[0][2]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][3]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; PB_Controller:PB_unit|debounce_shift_reg[0][4]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][5]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.400      ;
; 0.250 ; PB_Controller:PB_unit|debounce_shift_reg[0][1]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][2]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.402      ;
; 0.250 ; PB_Controller:PB_unit|debounce_shift_reg[0][5]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][6]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.402      ;
; 0.251 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~8    ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.403      ;
; 0.251 ; row_count[0]                                                                 ; row_count[2]                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.403      ;
; 0.252 ; Scount[6]                                                                    ; Scount[6]                                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.404      ;
; 0.252 ; V[1][4]                                                                      ; V[0][4]                                                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.404      ;
; 0.252 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[9]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[9]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.404      ;
; 0.253 ; BlockCount[11]                                                               ; BlockCount[11]                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.405      ;
; 0.253 ; V[3][4]                                                                      ; V[2][4]                                                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.405      ;
; 0.254 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data_in     ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.406      ;
; 0.254 ; U[1][4]                                                                      ; U[0][4]                                                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.406      ;
; 0.258 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~8    ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~9    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.410      ;
; 0.258 ; top_state~11                                                                 ; top_state~10                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.410      ;
; 0.260 ; top_state~11                                                                 ; top_state~9                                                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.412      ;
; 0.267 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~9    ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~8    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.419      ;
; 0.271 ; changecount[1]                                                               ; TRcount[0]                                                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.423      ;
; 0.279 ; Sprime[1][24]                                                                ; SpBuff[1][24]                                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.431      ;
; 0.290 ; U[2][7]                                                                      ; U[1][7]                                                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.442      ;
; 0.290 ; U[3][6]                                                                      ; U[2][6]                                                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.442      ;
; 0.290 ; Sprime[1][25]                                                                ; SpBuff[1][25]                                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.442      ;
; 0.290 ; Sprime[0][12]                                                                ; SpBuff[0][12]                                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.442      ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                   ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 6.360 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.068      ; 1.580      ;
; 6.360 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.068      ; 1.580      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                              ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                               ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50_I'                                                                                                                                                                           ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                                                                                            ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------------------------------------+
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg4 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg4 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg5 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg5 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg6 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_address_reg6 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_we_reg       ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~porta_we_reg       ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_address_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_address_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_address_reg1 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_address_reg1 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_address_reg2 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_address_reg2 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_address_reg3 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_address_reg3 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_address_reg4 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_address_reg4 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_address_reg5 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_address_reg5 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_address_reg6 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_address_reg6 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_datain_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_datain_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_datain_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_datain_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_datain_reg10 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_datain_reg10 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_datain_reg11 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_datain_reg11 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_datain_reg12 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_datain_reg12 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_datain_reg13 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_datain_reg13 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_datain_reg14 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_datain_reg14 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_datain_reg15 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_datain_reg15 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_datain_reg16 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_datain_reg16 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_datain_reg17 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_datain_reg17 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_datain_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_datain_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_datain_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_datain_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_datain_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_datain_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_datain_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_datain_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_datain_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_datain_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_datain_reg7  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM0:dual_port_RAM_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ram_block1a0~portb_datain_reg7  ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                            ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; 2.181 ; 2.181 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; 2.181 ; 2.181 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 2.460 ; 2.460 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 2.266 ; 2.266 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 2.316 ; 2.316 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 2.392 ; 2.392 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 2.249 ; 2.249 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 2.063 ; 2.063 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 2.460 ; 2.460 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 2.083 ; 2.083 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 2.064 ; 2.064 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 2.071 ; 2.071 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 2.130 ; 2.130 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 1.910 ; 1.910 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 1.911 ; 1.911 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 1.970 ; 1.970 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 1.931 ; 1.931 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 1.885 ; 1.885 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 2.015 ; 2.015 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; 4.512 ; 4.512 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; 4.512 ; 4.512 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; 3.951 ; 3.951 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; 1.480 ; 1.480 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                               ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; -2.061 ; -2.061 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; -2.061 ; -2.061 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; -1.765 ; -1.765 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; -2.146 ; -2.146 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; -2.196 ; -2.196 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; -2.272 ; -2.272 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; -2.129 ; -2.129 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; -1.943 ; -1.943 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; -2.340 ; -2.340 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; -1.963 ; -1.963 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; -1.944 ; -1.944 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; -1.951 ; -1.951 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; -2.010 ; -2.010 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; -1.790 ; -1.790 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; -1.791 ; -1.791 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; -1.850 ; -1.850 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; -1.811 ; -1.811 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; -1.765 ; -1.765 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; -1.895 ; -1.895 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; -2.906 ; -2.906 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; -2.906 ; -2.906 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; -2.593 ; -2.593 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; -1.360 ; -1.360 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                       ;
+------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port              ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; READ_DATA_A_O[0][*]    ; CLOCK_50_I ; 6.736 ; 6.736 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][0]   ; CLOCK_50_I ; 5.938 ; 5.938 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][1]   ; CLOCK_50_I ; 6.422 ; 6.422 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][2]   ; CLOCK_50_I ; 6.494 ; 6.494 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][3]   ; CLOCK_50_I ; 5.938 ; 5.938 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][4]   ; CLOCK_50_I ; 6.090 ; 6.090 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][5]   ; CLOCK_50_I ; 6.191 ; 6.191 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][6]   ; CLOCK_50_I ; 6.635 ; 6.635 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][7]   ; CLOCK_50_I ; 6.736 ; 6.736 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][8]   ; CLOCK_50_I ; 5.895 ; 5.895 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][9]   ; CLOCK_50_I ; 6.298 ; 6.298 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][10]  ; CLOCK_50_I ; 6.343 ; 6.343 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][11]  ; CLOCK_50_I ; 6.067 ; 6.067 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][12]  ; CLOCK_50_I ; 6.293 ; 6.293 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][13]  ; CLOCK_50_I ; 5.852 ; 5.852 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][14]  ; CLOCK_50_I ; 5.858 ; 5.858 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][15]  ; CLOCK_50_I ; 6.512 ; 6.512 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][16]  ; CLOCK_50_I ; 6.226 ; 6.226 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][17]  ; CLOCK_50_I ; 6.195 ; 6.195 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][18]  ; CLOCK_50_I ; 6.008 ; 6.008 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][19]  ; CLOCK_50_I ; 5.925 ; 5.925 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][20]  ; CLOCK_50_I ; 5.813 ; 5.813 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][21]  ; CLOCK_50_I ; 6.069 ; 6.069 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][22]  ; CLOCK_50_I ; 6.667 ; 6.667 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][23]  ; CLOCK_50_I ; 6.350 ; 6.350 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][24]  ; CLOCK_50_I ; 6.036 ; 6.036 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][25]  ; CLOCK_50_I ; 6.490 ; 6.490 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][26]  ; CLOCK_50_I ; 6.541 ; 6.541 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][27]  ; CLOCK_50_I ; 5.929 ; 5.929 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][28]  ; CLOCK_50_I ; 6.079 ; 6.079 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][29]  ; CLOCK_50_I ; 6.494 ; 6.494 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][30]  ; CLOCK_50_I ; 5.732 ; 5.732 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][31]  ; CLOCK_50_I ; 5.929 ; 5.929 ; Rise       ; CLOCK_50_I                                               ;
; READ_DATA_A_O[1][*]    ; CLOCK_50_I ; 6.847 ; 6.847 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][0]   ; CLOCK_50_I ; 6.124 ; 6.124 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][1]   ; CLOCK_50_I ; 6.086 ; 6.086 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][2]   ; CLOCK_50_I ; 5.964 ; 5.964 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][3]   ; CLOCK_50_I ; 5.978 ; 5.978 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][4]   ; CLOCK_50_I ; 6.278 ; 6.278 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][5]   ; CLOCK_50_I ; 6.100 ; 6.100 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][6]   ; CLOCK_50_I ; 6.332 ; 6.332 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][7]   ; CLOCK_50_I ; 5.750 ; 5.750 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][8]   ; CLOCK_50_I ; 6.663 ; 6.663 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][9]   ; CLOCK_50_I ; 6.017 ; 6.017 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][10]  ; CLOCK_50_I ; 6.386 ; 6.386 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][11]  ; CLOCK_50_I ; 5.752 ; 5.752 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][12]  ; CLOCK_50_I ; 5.924 ; 5.924 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][13]  ; CLOCK_50_I ; 6.847 ; 6.847 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][14]  ; CLOCK_50_I ; 6.107 ; 6.107 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][15]  ; CLOCK_50_I ; 6.130 ; 6.130 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][16]  ; CLOCK_50_I ; 6.164 ; 6.164 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][17]  ; CLOCK_50_I ; 6.198 ; 6.198 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][18]  ; CLOCK_50_I ; 6.048 ; 6.048 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][19]  ; CLOCK_50_I ; 6.078 ; 6.078 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][20]  ; CLOCK_50_I ; 5.939 ; 5.939 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][21]  ; CLOCK_50_I ; 6.049 ; 6.049 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][22]  ; CLOCK_50_I ; 6.282 ; 6.282 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][23]  ; CLOCK_50_I ; 5.959 ; 5.959 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][24]  ; CLOCK_50_I ; 6.295 ; 6.295 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][25]  ; CLOCK_50_I ; 6.036 ; 6.036 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][26]  ; CLOCK_50_I ; 6.048 ; 6.048 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][27]  ; CLOCK_50_I ; 5.900 ; 5.900 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][28]  ; CLOCK_50_I ; 6.236 ; 6.236 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][29]  ; CLOCK_50_I ; 6.515 ; 6.515 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][30]  ; CLOCK_50_I ; 6.044 ; 6.044 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][31]  ; CLOCK_50_I ; 6.361 ; 6.361 ; Rise       ; CLOCK_50_I                                               ;
; READ_DATA_B_O[0][*]    ; CLOCK_50_I ; 6.778 ; 6.778 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][0]   ; CLOCK_50_I ; 6.086 ; 6.086 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][1]   ; CLOCK_50_I ; 5.922 ; 5.922 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][2]   ; CLOCK_50_I ; 6.071 ; 6.071 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][3]   ; CLOCK_50_I ; 6.522 ; 6.522 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][4]   ; CLOCK_50_I ; 6.140 ; 6.140 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][5]   ; CLOCK_50_I ; 6.056 ; 6.056 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][6]   ; CLOCK_50_I ; 5.940 ; 5.940 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][7]   ; CLOCK_50_I ; 6.462 ; 6.462 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][8]   ; CLOCK_50_I ; 6.079 ; 6.079 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][9]   ; CLOCK_50_I ; 5.925 ; 5.925 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][10]  ; CLOCK_50_I ; 6.221 ; 6.221 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][11]  ; CLOCK_50_I ; 6.470 ; 6.470 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][12]  ; CLOCK_50_I ; 6.301 ; 6.301 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][13]  ; CLOCK_50_I ; 6.319 ; 6.319 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][14]  ; CLOCK_50_I ; 6.403 ; 6.403 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][15]  ; CLOCK_50_I ; 6.778 ; 6.778 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][16]  ; CLOCK_50_I ; 6.636 ; 6.636 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][17]  ; CLOCK_50_I ; 5.797 ; 5.797 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][18]  ; CLOCK_50_I ; 5.818 ; 5.818 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][19]  ; CLOCK_50_I ; 6.190 ; 6.190 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][20]  ; CLOCK_50_I ; 6.277 ; 6.277 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][21]  ; CLOCK_50_I ; 6.369 ; 6.369 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][22]  ; CLOCK_50_I ; 6.372 ; 6.372 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][23]  ; CLOCK_50_I ; 5.770 ; 5.770 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][24]  ; CLOCK_50_I ; 6.260 ; 6.260 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][25]  ; CLOCK_50_I ; 6.370 ; 6.370 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][26]  ; CLOCK_50_I ; 5.940 ; 5.940 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][27]  ; CLOCK_50_I ; 6.148 ; 6.148 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][28]  ; CLOCK_50_I ; 6.417 ; 6.417 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][29]  ; CLOCK_50_I ; 6.538 ; 6.538 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][30]  ; CLOCK_50_I ; 6.061 ; 6.061 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][31]  ; CLOCK_50_I ; 5.944 ; 5.944 ; Rise       ; CLOCK_50_I                                               ;
; READ_DATA_B_O[1][*]    ; CLOCK_50_I ; 6.810 ; 6.810 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][0]   ; CLOCK_50_I ; 5.953 ; 5.953 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][1]   ; CLOCK_50_I ; 6.225 ; 6.225 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][2]   ; CLOCK_50_I ; 5.913 ; 5.913 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][3]   ; CLOCK_50_I ; 6.674 ; 6.674 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][4]   ; CLOCK_50_I ; 6.763 ; 6.763 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][5]   ; CLOCK_50_I ; 6.102 ; 6.102 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][6]   ; CLOCK_50_I ; 5.936 ; 5.936 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][7]   ; CLOCK_50_I ; 6.390 ; 6.390 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][8]   ; CLOCK_50_I ; 6.185 ; 6.185 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][9]   ; CLOCK_50_I ; 6.810 ; 6.810 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][10]  ; CLOCK_50_I ; 5.787 ; 5.787 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][11]  ; CLOCK_50_I ; 5.842 ; 5.842 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][12]  ; CLOCK_50_I ; 6.080 ; 6.080 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][13]  ; CLOCK_50_I ; 6.412 ; 6.412 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][14]  ; CLOCK_50_I ; 6.362 ; 6.362 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][15]  ; CLOCK_50_I ; 6.345 ; 6.345 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][16]  ; CLOCK_50_I ; 6.140 ; 6.140 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][17]  ; CLOCK_50_I ; 6.148 ; 6.148 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][18]  ; CLOCK_50_I ; 5.919 ; 5.919 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][19]  ; CLOCK_50_I ; 6.047 ; 6.047 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][20]  ; CLOCK_50_I ; 5.742 ; 5.742 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][21]  ; CLOCK_50_I ; 6.052 ; 6.052 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][22]  ; CLOCK_50_I ; 6.275 ; 6.275 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][23]  ; CLOCK_50_I ; 5.717 ; 5.717 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][24]  ; CLOCK_50_I ; 5.891 ; 5.891 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][25]  ; CLOCK_50_I ; 6.151 ; 6.151 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][26]  ; CLOCK_50_I ; 6.067 ; 6.067 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][27]  ; CLOCK_50_I ; 6.116 ; 6.116 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][28]  ; CLOCK_50_I ; 6.246 ; 6.246 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][29]  ; CLOCK_50_I ; 5.905 ; 5.905 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][30]  ; CLOCK_50_I ; 6.371 ; 6.371 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][31]  ; CLOCK_50_I ; 6.592 ; 6.592 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]      ; CLOCK_50_I ; 5.505 ; 5.505 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]     ; CLOCK_50_I ; 5.361 ; 5.361 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]     ; CLOCK_50_I ; 5.287 ; 5.287 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]     ; CLOCK_50_I ; 5.505 ; 5.505 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]     ; CLOCK_50_I ; 5.089 ; 5.089 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]     ; CLOCK_50_I ; 5.081 ; 5.081 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]     ; CLOCK_50_I ; 5.276 ; 5.276 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]     ; CLOCK_50_I ; 5.352 ; 5.352 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]     ; CLOCK_50_I ; 5.336 ; 5.336 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]     ; CLOCK_50_I ; 5.336 ; 5.336 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]     ; CLOCK_50_I ; 5.062 ; 5.062 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]    ; CLOCK_50_I ; 4.952 ; 4.952 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]    ; CLOCK_50_I ; 5.236 ; 5.236 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]    ; CLOCK_50_I ; 5.257 ; 5.257 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]    ; CLOCK_50_I ; 5.327 ; 5.327 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]    ; CLOCK_50_I ; 5.453 ; 5.453 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]    ; CLOCK_50_I ; 5.111 ; 5.111 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]    ; CLOCK_50_I ; 5.166 ; 5.166 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]    ; CLOCK_50_I ; 5.230 ; 5.230 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O            ; CLOCK_50_I ; 4.243 ; 4.243 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]        ; CLOCK_50_I ; 5.531 ; 5.531 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]       ; CLOCK_50_I ; 5.388 ; 5.388 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]       ; CLOCK_50_I ; 5.139 ; 5.139 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]       ; CLOCK_50_I ; 4.991 ; 4.991 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]       ; CLOCK_50_I ; 5.008 ; 5.008 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]       ; CLOCK_50_I ; 5.137 ; 5.137 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]       ; CLOCK_50_I ; 5.214 ; 5.214 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]       ; CLOCK_50_I ; 5.269 ; 5.269 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]       ; CLOCK_50_I ; 4.903 ; 4.903 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]       ; CLOCK_50_I ; 5.222 ; 5.222 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]       ; CLOCK_50_I ; 5.175 ; 5.175 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]      ; CLOCK_50_I ; 5.531 ; 5.531 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]      ; CLOCK_50_I ; 5.034 ; 5.034 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]      ; CLOCK_50_I ; 5.053 ; 5.053 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]      ; CLOCK_50_I ; 5.179 ; 5.179 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]      ; CLOCK_50_I ; 4.755 ; 4.755 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]      ; CLOCK_50_I ; 4.848 ; 4.848 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O            ; CLOCK_50_I ; 4.243 ; 4.243 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O            ; CLOCK_50_I ; 4.962 ; 4.962 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O            ; CLOCK_50_I ; 5.567 ; 5.567 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]          ; CLOCK_50_I ; 4.822 ; 4.822 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]         ; CLOCK_50_I ; 4.357 ; 4.357 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]         ; CLOCK_50_I ; 4.339 ; 4.339 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]         ; CLOCK_50_I ; 4.602 ; 4.602 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]         ; CLOCK_50_I ; 4.431 ; 4.431 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]         ; CLOCK_50_I ; 4.822 ; 4.822 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]         ; CLOCK_50_I ; 4.770 ; 4.770 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]         ; CLOCK_50_I ; 4.474 ; 4.474 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]         ; CLOCK_50_I ; 4.772 ; 4.772 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]         ; CLOCK_50_I ; 4.737 ; 4.737 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]         ; CLOCK_50_I ; 4.475 ; 4.475 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O            ; CLOCK_50_I ; 3.575 ; 3.575 ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]         ; CLOCK_50_I ; 4.562 ; 4.562 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]        ; CLOCK_50_I ; 4.353 ; 4.353 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]        ; CLOCK_50_I ; 4.353 ; 4.353 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]        ; CLOCK_50_I ; 4.245 ; 4.245 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]        ; CLOCK_50_I ; 4.247 ; 4.247 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]        ; CLOCK_50_I ; 4.562 ; 4.562 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]        ; CLOCK_50_I ; 4.259 ; 4.259 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]        ; CLOCK_50_I ; 4.472 ; 4.472 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]        ; CLOCK_50_I ; 4.238 ; 4.238 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]        ; CLOCK_50_I ; 4.521 ; 4.521 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]        ; CLOCK_50_I ; 4.508 ; 4.508 ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O            ; CLOCK_50_I ; 5.019 ; 5.019 ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]           ; CLOCK_50_I ; 4.778 ; 4.778 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]          ; CLOCK_50_I ; 4.469 ; 4.469 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]          ; CLOCK_50_I ; 4.476 ; 4.476 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]          ; CLOCK_50_I ; 4.778 ; 4.778 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]          ; CLOCK_50_I ; 4.704 ; 4.704 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]          ; CLOCK_50_I ; 4.765 ; 4.765 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]          ; CLOCK_50_I ; 4.358 ; 4.358 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]          ; CLOCK_50_I ; 4.615 ; 4.615 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]          ; CLOCK_50_I ; 4.349 ; 4.349 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]          ; CLOCK_50_I ; 4.607 ; 4.607 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]          ; CLOCK_50_I ; 4.321 ; 4.321 ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O            ; CLOCK_50_I ; 5.168 ; 5.168 ; Rise       ; CLOCK_50_I                                               ;
; WRITE_ADDRESS_O[*]     ; CLOCK_50_I ; 4.557 ; 4.557 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_ADDRESS_O[0]    ; CLOCK_50_I ; 4.135 ; 4.135 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_ADDRESS_O[1]    ; CLOCK_50_I ; 4.121 ; 4.121 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_ADDRESS_O[2]    ; CLOCK_50_I ; 4.557 ; 4.557 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_ADDRESS_O[3]    ; CLOCK_50_I ; 3.977 ; 3.977 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_ADDRESS_O[4]    ; CLOCK_50_I ; 4.473 ; 4.473 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_ADDRESS_O[5]    ; CLOCK_50_I ; 4.075 ; 4.075 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_ADDRESS_O[6]    ; CLOCK_50_I ; 4.434 ; 4.434 ; Rise       ; CLOCK_50_I                                               ;
; WRITE_DATA_B_O[0][*]   ; CLOCK_50_I ; 5.183 ; 5.183 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][0]  ; CLOCK_50_I ; 4.242 ; 4.242 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][1]  ; CLOCK_50_I ; 4.474 ; 4.474 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][2]  ; CLOCK_50_I ; 4.101 ; 4.101 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][3]  ; CLOCK_50_I ; 4.374 ; 4.374 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][4]  ; CLOCK_50_I ; 4.340 ; 4.340 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][5]  ; CLOCK_50_I ; 4.337 ; 4.337 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][6]  ; CLOCK_50_I ; 4.356 ; 4.356 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][7]  ; CLOCK_50_I ; 3.829 ; 3.829 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][8]  ; CLOCK_50_I ; 4.282 ; 4.282 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][9]  ; CLOCK_50_I ; 4.224 ; 4.224 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][10] ; CLOCK_50_I ; 4.274 ; 4.274 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][11] ; CLOCK_50_I ; 4.428 ; 4.428 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][12] ; CLOCK_50_I ; 4.390 ; 4.390 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][13] ; CLOCK_50_I ; 4.144 ; 4.144 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][14] ; CLOCK_50_I ; 4.247 ; 4.247 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][15] ; CLOCK_50_I ; 4.645 ; 4.645 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][16] ; CLOCK_50_I ; 4.327 ; 4.327 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][17] ; CLOCK_50_I ; 4.588 ; 4.588 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][18] ; CLOCK_50_I ; 4.250 ; 4.250 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][19] ; CLOCK_50_I ; 4.042 ; 4.042 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][20] ; CLOCK_50_I ; 4.175 ; 4.175 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][21] ; CLOCK_50_I ; 4.583 ; 4.583 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][22] ; CLOCK_50_I ; 4.116 ; 4.116 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][23] ; CLOCK_50_I ; 4.925 ; 4.925 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][24] ; CLOCK_50_I ; 4.876 ; 4.876 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][25] ; CLOCK_50_I ; 4.924 ; 4.924 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][26] ; CLOCK_50_I ; 5.067 ; 5.067 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][27] ; CLOCK_50_I ; 4.506 ; 4.506 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][28] ; CLOCK_50_I ; 5.069 ; 5.069 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][29] ; CLOCK_50_I ; 4.744 ; 4.744 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][30] ; CLOCK_50_I ; 4.885 ; 4.885 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][31] ; CLOCK_50_I ; 5.183 ; 5.183 ; Rise       ; CLOCK_50_I                                               ;
; WRITE_ENABLE_B_O[*]    ; CLOCK_50_I ; 4.373 ; 4.373 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_ENABLE_B_O[0]   ; CLOCK_50_I ; 4.373 ; 4.373 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O            ; CLOCK_50_I ; 3.575 ; 3.575 ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O            ; CLOCK_50_I ; 2.626 ; 2.626 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O            ; CLOCK_50_I ; 2.626 ; 2.626 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+------------------------+------------+-------+-------+------------+----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                               ;
+------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port              ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; READ_DATA_A_O[0][*]    ; CLOCK_50_I ; 5.732 ; 5.732 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][0]   ; CLOCK_50_I ; 5.938 ; 5.938 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][1]   ; CLOCK_50_I ; 6.422 ; 6.422 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][2]   ; CLOCK_50_I ; 6.494 ; 6.494 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][3]   ; CLOCK_50_I ; 5.938 ; 5.938 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][4]   ; CLOCK_50_I ; 6.090 ; 6.090 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][5]   ; CLOCK_50_I ; 6.191 ; 6.191 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][6]   ; CLOCK_50_I ; 6.635 ; 6.635 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][7]   ; CLOCK_50_I ; 6.736 ; 6.736 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][8]   ; CLOCK_50_I ; 5.895 ; 5.895 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][9]   ; CLOCK_50_I ; 6.298 ; 6.298 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][10]  ; CLOCK_50_I ; 6.343 ; 6.343 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][11]  ; CLOCK_50_I ; 6.067 ; 6.067 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][12]  ; CLOCK_50_I ; 6.293 ; 6.293 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][13]  ; CLOCK_50_I ; 5.852 ; 5.852 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][14]  ; CLOCK_50_I ; 5.858 ; 5.858 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][15]  ; CLOCK_50_I ; 6.512 ; 6.512 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][16]  ; CLOCK_50_I ; 6.226 ; 6.226 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][17]  ; CLOCK_50_I ; 6.195 ; 6.195 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][18]  ; CLOCK_50_I ; 6.008 ; 6.008 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][19]  ; CLOCK_50_I ; 5.925 ; 5.925 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][20]  ; CLOCK_50_I ; 5.813 ; 5.813 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][21]  ; CLOCK_50_I ; 6.069 ; 6.069 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][22]  ; CLOCK_50_I ; 6.667 ; 6.667 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][23]  ; CLOCK_50_I ; 6.350 ; 6.350 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][24]  ; CLOCK_50_I ; 6.036 ; 6.036 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][25]  ; CLOCK_50_I ; 6.490 ; 6.490 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][26]  ; CLOCK_50_I ; 6.541 ; 6.541 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][27]  ; CLOCK_50_I ; 5.929 ; 5.929 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][28]  ; CLOCK_50_I ; 6.079 ; 6.079 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][29]  ; CLOCK_50_I ; 6.494 ; 6.494 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][30]  ; CLOCK_50_I ; 5.732 ; 5.732 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][31]  ; CLOCK_50_I ; 5.929 ; 5.929 ; Rise       ; CLOCK_50_I                                               ;
; READ_DATA_A_O[1][*]    ; CLOCK_50_I ; 5.750 ; 5.750 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][0]   ; CLOCK_50_I ; 6.124 ; 6.124 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][1]   ; CLOCK_50_I ; 6.086 ; 6.086 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][2]   ; CLOCK_50_I ; 5.964 ; 5.964 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][3]   ; CLOCK_50_I ; 5.978 ; 5.978 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][4]   ; CLOCK_50_I ; 6.278 ; 6.278 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][5]   ; CLOCK_50_I ; 6.100 ; 6.100 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][6]   ; CLOCK_50_I ; 6.332 ; 6.332 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][7]   ; CLOCK_50_I ; 5.750 ; 5.750 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][8]   ; CLOCK_50_I ; 6.663 ; 6.663 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][9]   ; CLOCK_50_I ; 6.017 ; 6.017 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][10]  ; CLOCK_50_I ; 6.386 ; 6.386 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][11]  ; CLOCK_50_I ; 5.752 ; 5.752 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][12]  ; CLOCK_50_I ; 5.924 ; 5.924 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][13]  ; CLOCK_50_I ; 6.847 ; 6.847 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][14]  ; CLOCK_50_I ; 6.107 ; 6.107 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][15]  ; CLOCK_50_I ; 6.130 ; 6.130 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][16]  ; CLOCK_50_I ; 6.164 ; 6.164 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][17]  ; CLOCK_50_I ; 6.198 ; 6.198 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][18]  ; CLOCK_50_I ; 6.048 ; 6.048 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][19]  ; CLOCK_50_I ; 6.078 ; 6.078 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][20]  ; CLOCK_50_I ; 5.939 ; 5.939 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][21]  ; CLOCK_50_I ; 6.049 ; 6.049 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][22]  ; CLOCK_50_I ; 6.282 ; 6.282 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][23]  ; CLOCK_50_I ; 5.959 ; 5.959 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][24]  ; CLOCK_50_I ; 6.295 ; 6.295 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][25]  ; CLOCK_50_I ; 6.036 ; 6.036 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][26]  ; CLOCK_50_I ; 6.048 ; 6.048 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][27]  ; CLOCK_50_I ; 5.900 ; 5.900 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][28]  ; CLOCK_50_I ; 6.236 ; 6.236 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][29]  ; CLOCK_50_I ; 6.515 ; 6.515 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][30]  ; CLOCK_50_I ; 6.044 ; 6.044 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][31]  ; CLOCK_50_I ; 6.361 ; 6.361 ; Rise       ; CLOCK_50_I                                               ;
; READ_DATA_B_O[0][*]    ; CLOCK_50_I ; 5.770 ; 5.770 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][0]   ; CLOCK_50_I ; 6.086 ; 6.086 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][1]   ; CLOCK_50_I ; 5.922 ; 5.922 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][2]   ; CLOCK_50_I ; 6.071 ; 6.071 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][3]   ; CLOCK_50_I ; 6.522 ; 6.522 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][4]   ; CLOCK_50_I ; 6.140 ; 6.140 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][5]   ; CLOCK_50_I ; 6.056 ; 6.056 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][6]   ; CLOCK_50_I ; 5.940 ; 5.940 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][7]   ; CLOCK_50_I ; 6.462 ; 6.462 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][8]   ; CLOCK_50_I ; 6.079 ; 6.079 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][9]   ; CLOCK_50_I ; 5.925 ; 5.925 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][10]  ; CLOCK_50_I ; 6.221 ; 6.221 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][11]  ; CLOCK_50_I ; 6.470 ; 6.470 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][12]  ; CLOCK_50_I ; 6.301 ; 6.301 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][13]  ; CLOCK_50_I ; 6.319 ; 6.319 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][14]  ; CLOCK_50_I ; 6.403 ; 6.403 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][15]  ; CLOCK_50_I ; 6.778 ; 6.778 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][16]  ; CLOCK_50_I ; 6.636 ; 6.636 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][17]  ; CLOCK_50_I ; 5.797 ; 5.797 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][18]  ; CLOCK_50_I ; 5.818 ; 5.818 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][19]  ; CLOCK_50_I ; 6.190 ; 6.190 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][20]  ; CLOCK_50_I ; 6.277 ; 6.277 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][21]  ; CLOCK_50_I ; 6.369 ; 6.369 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][22]  ; CLOCK_50_I ; 6.372 ; 6.372 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][23]  ; CLOCK_50_I ; 5.770 ; 5.770 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][24]  ; CLOCK_50_I ; 6.260 ; 6.260 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][25]  ; CLOCK_50_I ; 6.370 ; 6.370 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][26]  ; CLOCK_50_I ; 5.940 ; 5.940 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][27]  ; CLOCK_50_I ; 6.148 ; 6.148 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][28]  ; CLOCK_50_I ; 6.417 ; 6.417 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][29]  ; CLOCK_50_I ; 6.538 ; 6.538 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][30]  ; CLOCK_50_I ; 6.061 ; 6.061 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][31]  ; CLOCK_50_I ; 5.944 ; 5.944 ; Rise       ; CLOCK_50_I                                               ;
; READ_DATA_B_O[1][*]    ; CLOCK_50_I ; 5.717 ; 5.717 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][0]   ; CLOCK_50_I ; 5.953 ; 5.953 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][1]   ; CLOCK_50_I ; 6.225 ; 6.225 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][2]   ; CLOCK_50_I ; 5.913 ; 5.913 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][3]   ; CLOCK_50_I ; 6.674 ; 6.674 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][4]   ; CLOCK_50_I ; 6.763 ; 6.763 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][5]   ; CLOCK_50_I ; 6.102 ; 6.102 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][6]   ; CLOCK_50_I ; 5.936 ; 5.936 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][7]   ; CLOCK_50_I ; 6.390 ; 6.390 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][8]   ; CLOCK_50_I ; 6.185 ; 6.185 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][9]   ; CLOCK_50_I ; 6.810 ; 6.810 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][10]  ; CLOCK_50_I ; 5.787 ; 5.787 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][11]  ; CLOCK_50_I ; 5.842 ; 5.842 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][12]  ; CLOCK_50_I ; 6.080 ; 6.080 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][13]  ; CLOCK_50_I ; 6.412 ; 6.412 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][14]  ; CLOCK_50_I ; 6.362 ; 6.362 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][15]  ; CLOCK_50_I ; 6.345 ; 6.345 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][16]  ; CLOCK_50_I ; 6.140 ; 6.140 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][17]  ; CLOCK_50_I ; 6.148 ; 6.148 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][18]  ; CLOCK_50_I ; 5.919 ; 5.919 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][19]  ; CLOCK_50_I ; 6.047 ; 6.047 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][20]  ; CLOCK_50_I ; 5.742 ; 5.742 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][21]  ; CLOCK_50_I ; 6.052 ; 6.052 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][22]  ; CLOCK_50_I ; 6.275 ; 6.275 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][23]  ; CLOCK_50_I ; 5.717 ; 5.717 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][24]  ; CLOCK_50_I ; 5.891 ; 5.891 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][25]  ; CLOCK_50_I ; 6.151 ; 6.151 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][26]  ; CLOCK_50_I ; 6.067 ; 6.067 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][27]  ; CLOCK_50_I ; 6.116 ; 6.116 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][28]  ; CLOCK_50_I ; 6.246 ; 6.246 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][29]  ; CLOCK_50_I ; 5.905 ; 5.905 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][30]  ; CLOCK_50_I ; 6.371 ; 6.371 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][31]  ; CLOCK_50_I ; 6.592 ; 6.592 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]      ; CLOCK_50_I ; 4.952 ; 4.952 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]     ; CLOCK_50_I ; 5.361 ; 5.361 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]     ; CLOCK_50_I ; 5.287 ; 5.287 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]     ; CLOCK_50_I ; 5.505 ; 5.505 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]     ; CLOCK_50_I ; 5.089 ; 5.089 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]     ; CLOCK_50_I ; 5.081 ; 5.081 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]     ; CLOCK_50_I ; 5.276 ; 5.276 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]     ; CLOCK_50_I ; 5.352 ; 5.352 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]     ; CLOCK_50_I ; 5.336 ; 5.336 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]     ; CLOCK_50_I ; 5.336 ; 5.336 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]     ; CLOCK_50_I ; 5.062 ; 5.062 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]    ; CLOCK_50_I ; 4.952 ; 4.952 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]    ; CLOCK_50_I ; 5.236 ; 5.236 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]    ; CLOCK_50_I ; 5.257 ; 5.257 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]    ; CLOCK_50_I ; 5.327 ; 5.327 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]    ; CLOCK_50_I ; 5.453 ; 5.453 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]    ; CLOCK_50_I ; 5.111 ; 5.111 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]    ; CLOCK_50_I ; 5.166 ; 5.166 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]    ; CLOCK_50_I ; 5.230 ; 5.230 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O            ; CLOCK_50_I ; 4.243 ; 4.243 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]        ; CLOCK_50_I ; 4.755 ; 4.755 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]       ; CLOCK_50_I ; 5.388 ; 5.388 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]       ; CLOCK_50_I ; 5.139 ; 5.139 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]       ; CLOCK_50_I ; 4.991 ; 4.991 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]       ; CLOCK_50_I ; 5.008 ; 5.008 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]       ; CLOCK_50_I ; 5.137 ; 5.137 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]       ; CLOCK_50_I ; 5.214 ; 5.214 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]       ; CLOCK_50_I ; 5.269 ; 5.269 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]       ; CLOCK_50_I ; 4.903 ; 4.903 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]       ; CLOCK_50_I ; 5.222 ; 5.222 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]       ; CLOCK_50_I ; 5.175 ; 5.175 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]      ; CLOCK_50_I ; 5.531 ; 5.531 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]      ; CLOCK_50_I ; 5.034 ; 5.034 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]      ; CLOCK_50_I ; 5.053 ; 5.053 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]      ; CLOCK_50_I ; 5.179 ; 5.179 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]      ; CLOCK_50_I ; 4.755 ; 4.755 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]      ; CLOCK_50_I ; 4.848 ; 4.848 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O            ; CLOCK_50_I ; 4.243 ; 4.243 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O            ; CLOCK_50_I ; 4.962 ; 4.962 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O            ; CLOCK_50_I ; 5.424 ; 5.424 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]          ; CLOCK_50_I ; 4.339 ; 4.339 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]         ; CLOCK_50_I ; 4.357 ; 4.357 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]         ; CLOCK_50_I ; 4.339 ; 4.339 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]         ; CLOCK_50_I ; 4.602 ; 4.602 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]         ; CLOCK_50_I ; 4.431 ; 4.431 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]         ; CLOCK_50_I ; 4.822 ; 4.822 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]         ; CLOCK_50_I ; 4.770 ; 4.770 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]         ; CLOCK_50_I ; 4.474 ; 4.474 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]         ; CLOCK_50_I ; 4.772 ; 4.772 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]         ; CLOCK_50_I ; 4.737 ; 4.737 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]         ; CLOCK_50_I ; 4.475 ; 4.475 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O            ; CLOCK_50_I ; 3.575 ; 3.575 ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]         ; CLOCK_50_I ; 4.238 ; 4.238 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]        ; CLOCK_50_I ; 4.353 ; 4.353 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]        ; CLOCK_50_I ; 4.353 ; 4.353 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]        ; CLOCK_50_I ; 4.245 ; 4.245 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]        ; CLOCK_50_I ; 4.247 ; 4.247 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]        ; CLOCK_50_I ; 4.562 ; 4.562 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]        ; CLOCK_50_I ; 4.259 ; 4.259 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]        ; CLOCK_50_I ; 4.472 ; 4.472 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]        ; CLOCK_50_I ; 4.238 ; 4.238 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]        ; CLOCK_50_I ; 4.521 ; 4.521 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]        ; CLOCK_50_I ; 4.508 ; 4.508 ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O            ; CLOCK_50_I ; 5.019 ; 5.019 ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]           ; CLOCK_50_I ; 4.321 ; 4.321 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]          ; CLOCK_50_I ; 4.469 ; 4.469 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]          ; CLOCK_50_I ; 4.476 ; 4.476 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]          ; CLOCK_50_I ; 4.778 ; 4.778 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]          ; CLOCK_50_I ; 4.704 ; 4.704 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]          ; CLOCK_50_I ; 4.765 ; 4.765 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]          ; CLOCK_50_I ; 4.358 ; 4.358 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]          ; CLOCK_50_I ; 4.615 ; 4.615 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]          ; CLOCK_50_I ; 4.349 ; 4.349 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]          ; CLOCK_50_I ; 4.607 ; 4.607 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]          ; CLOCK_50_I ; 4.321 ; 4.321 ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O            ; CLOCK_50_I ; 5.168 ; 5.168 ; Rise       ; CLOCK_50_I                                               ;
; WRITE_ADDRESS_O[*]     ; CLOCK_50_I ; 3.977 ; 3.977 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_ADDRESS_O[0]    ; CLOCK_50_I ; 4.135 ; 4.135 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_ADDRESS_O[1]    ; CLOCK_50_I ; 4.121 ; 4.121 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_ADDRESS_O[2]    ; CLOCK_50_I ; 4.557 ; 4.557 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_ADDRESS_O[3]    ; CLOCK_50_I ; 3.977 ; 3.977 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_ADDRESS_O[4]    ; CLOCK_50_I ; 4.473 ; 4.473 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_ADDRESS_O[5]    ; CLOCK_50_I ; 4.075 ; 4.075 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_ADDRESS_O[6]    ; CLOCK_50_I ; 4.434 ; 4.434 ; Rise       ; CLOCK_50_I                                               ;
; WRITE_DATA_B_O[0][*]   ; CLOCK_50_I ; 3.829 ; 3.829 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][0]  ; CLOCK_50_I ; 4.242 ; 4.242 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][1]  ; CLOCK_50_I ; 4.474 ; 4.474 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][2]  ; CLOCK_50_I ; 4.101 ; 4.101 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][3]  ; CLOCK_50_I ; 4.374 ; 4.374 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][4]  ; CLOCK_50_I ; 4.340 ; 4.340 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][5]  ; CLOCK_50_I ; 4.337 ; 4.337 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][6]  ; CLOCK_50_I ; 4.356 ; 4.356 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][7]  ; CLOCK_50_I ; 3.829 ; 3.829 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][8]  ; CLOCK_50_I ; 4.282 ; 4.282 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][9]  ; CLOCK_50_I ; 4.224 ; 4.224 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][10] ; CLOCK_50_I ; 4.274 ; 4.274 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][11] ; CLOCK_50_I ; 4.428 ; 4.428 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][12] ; CLOCK_50_I ; 4.390 ; 4.390 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][13] ; CLOCK_50_I ; 4.144 ; 4.144 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][14] ; CLOCK_50_I ; 4.247 ; 4.247 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][15] ; CLOCK_50_I ; 4.645 ; 4.645 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][16] ; CLOCK_50_I ; 4.327 ; 4.327 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][17] ; CLOCK_50_I ; 4.588 ; 4.588 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][18] ; CLOCK_50_I ; 4.250 ; 4.250 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][19] ; CLOCK_50_I ; 4.042 ; 4.042 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][20] ; CLOCK_50_I ; 4.175 ; 4.175 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][21] ; CLOCK_50_I ; 4.583 ; 4.583 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][22] ; CLOCK_50_I ; 4.116 ; 4.116 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][23] ; CLOCK_50_I ; 4.925 ; 4.925 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][24] ; CLOCK_50_I ; 4.876 ; 4.876 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][25] ; CLOCK_50_I ; 4.924 ; 4.924 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][26] ; CLOCK_50_I ; 5.067 ; 5.067 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][27] ; CLOCK_50_I ; 4.506 ; 4.506 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][28] ; CLOCK_50_I ; 5.069 ; 5.069 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][29] ; CLOCK_50_I ; 4.744 ; 4.744 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][30] ; CLOCK_50_I ; 4.885 ; 4.885 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][31] ; CLOCK_50_I ; 5.183 ; 5.183 ; Rise       ; CLOCK_50_I                                               ;
; WRITE_ENABLE_B_O[*]    ; CLOCK_50_I ; 4.373 ; 4.373 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_ENABLE_B_O[0]   ; CLOCK_50_I ; 4.373 ; 4.373 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O            ; CLOCK_50_I ; 3.575 ; 3.575 ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O            ; CLOCK_50_I ; 2.626 ; 2.626 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O            ; CLOCK_50_I ; 2.626 ; 2.626 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+------------------------+------------+-------+-------+------------+----------------------------------------------------------+


+------------------------------------------------------------------------------+
; Output Enable Times                                                          ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 5.035 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 5.294 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 5.304 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 5.295 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 5.275 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 5.146 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 5.146 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 5.146 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 5.129 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 5.179 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 5.179 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 5.059 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 5.059 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 5.049 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 5.049 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 5.035 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 5.035 ;      ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                  ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 5.035 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 5.294 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 5.304 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 5.295 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 5.275 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 5.146 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 5.146 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 5.146 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 5.129 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 5.179 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 5.179 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 5.059 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 5.059 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 5.049 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 5.049 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 5.035 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 5.035 ;      ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Output Disable Times                                                                  ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 5.035     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 5.294     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 5.304     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 5.295     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 5.275     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 5.146     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 5.146     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 5.146     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 5.129     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 5.179     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 5.179     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 5.059     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 5.059     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 5.049     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 5.049     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 5.035     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 5.035     ;           ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                          ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 5.035     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 5.294     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 5.304     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 5.295     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 5.275     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 5.146     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 5.146     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 5.146     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 5.129     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 5.179     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 5.179     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 5.059     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 5.059     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 5.049     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 5.049     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 5.035     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 5.035     ;           ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                  ;
+-----------------------------------------------------------+-------+-------+----------+---------+---------------------+
; Clock                                                     ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack                                          ; 1.819 ; 0.215 ; N/A      ; N/A     ; 4.000               ;
;  CLOCK_50_I                                               ; 1.819 ; 0.215 ; N/A      ; N/A     ; 7.500               ;
;  SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 2.257 ; 6.360 ; N/A      ; N/A     ; 4.000               ;
; Design-wide TNS                                           ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_50_I                                               ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-----------------------------------------------------------+-------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                            ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; 3.948 ; 3.948 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; 3.948 ; 3.948 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.549 ; 4.549 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 4.167 ; 4.167 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 4.319 ; 4.319 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.451 ; 4.451 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.155 ; 4.155 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 3.852 ; 3.852 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.549 ; 4.549 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 3.879 ; 3.879 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 3.855 ; 3.855 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 3.825 ; 3.825 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 3.926 ; 3.926 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 3.517 ; 3.517 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 3.521 ; 3.521 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 3.604 ; 3.604 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 3.552 ; 3.552 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 3.494 ; 3.494 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 3.709 ; 3.709 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; 8.960 ; 8.960 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; 8.960 ; 8.960 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; 7.797 ; 7.797 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; 2.743 ; 2.743 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                               ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; -2.061 ; -2.061 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; -2.061 ; -2.061 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; -1.765 ; -1.765 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; -2.146 ; -2.146 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; -2.196 ; -2.196 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; -2.272 ; -2.272 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; -2.129 ; -2.129 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; -1.943 ; -1.943 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; -2.340 ; -2.340 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; -1.963 ; -1.963 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; -1.944 ; -1.944 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; -1.951 ; -1.951 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; -2.010 ; -2.010 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; -1.790 ; -1.790 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; -1.791 ; -1.791 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; -1.850 ; -1.850 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; -1.811 ; -1.811 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; -1.765 ; -1.765 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; -1.895 ; -1.895 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; -2.906 ; -2.906 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; -2.906 ; -2.906 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; -2.593 ; -2.593 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; -1.360 ; -1.360 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                         ;
+------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port              ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; READ_DATA_A_O[0][*]    ; CLOCK_50_I ; 11.773 ; 11.773 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][0]   ; CLOCK_50_I ; 10.206 ; 10.206 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][1]   ; CLOCK_50_I ; 11.078 ; 11.078 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][2]   ; CLOCK_50_I ; 11.266 ; 11.266 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][3]   ; CLOCK_50_I ; 10.211 ; 10.211 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][4]   ; CLOCK_50_I ; 10.515 ; 10.515 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][5]   ; CLOCK_50_I ; 10.599 ; 10.599 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][6]   ; CLOCK_50_I ; 11.557 ; 11.557 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][7]   ; CLOCK_50_I ; 11.773 ; 11.773 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][8]   ; CLOCK_50_I ; 10.158 ; 10.158 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][9]   ; CLOCK_50_I ; 10.814 ; 10.814 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][10]  ; CLOCK_50_I ; 10.909 ; 10.909 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][11]  ; CLOCK_50_I ; 10.481 ; 10.481 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][12]  ; CLOCK_50_I ; 10.798 ; 10.798 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][13]  ; CLOCK_50_I ; 10.093 ; 10.093 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][14]  ; CLOCK_50_I ; 10.098 ; 10.098 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][15]  ; CLOCK_50_I ; 11.281 ; 11.281 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][16]  ; CLOCK_50_I ; 10.700 ; 10.700 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][17]  ; CLOCK_50_I ; 10.771 ; 10.771 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][18]  ; CLOCK_50_I ; 10.311 ; 10.311 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][19]  ; CLOCK_50_I ; 10.189 ; 10.189 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][20]  ; CLOCK_50_I ; 9.938  ; 9.938  ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][21]  ; CLOCK_50_I ; 10.440 ; 10.440 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][22]  ; CLOCK_50_I ; 11.594 ; 11.594 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][23]  ; CLOCK_50_I ; 10.968 ; 10.968 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][24]  ; CLOCK_50_I ; 10.453 ; 10.453 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][25]  ; CLOCK_50_I ; 11.247 ; 11.247 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][26]  ; CLOCK_50_I ; 11.315 ; 11.315 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][27]  ; CLOCK_50_I ; 10.197 ; 10.197 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][28]  ; CLOCK_50_I ; 10.314 ; 10.314 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][29]  ; CLOCK_50_I ; 11.249 ; 11.249 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][30]  ; CLOCK_50_I ; 9.815  ; 9.815  ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][31]  ; CLOCK_50_I ; 10.163 ; 10.163 ; Rise       ; CLOCK_50_I                                               ;
; READ_DATA_A_O[1][*]    ; CLOCK_50_I ; 12.044 ; 12.044 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][0]   ; CLOCK_50_I ; 10.469 ; 10.469 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][1]   ; CLOCK_50_I ; 10.523 ; 10.523 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][2]   ; CLOCK_50_I ; 10.245 ; 10.245 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][3]   ; CLOCK_50_I ; 10.237 ; 10.237 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][4]   ; CLOCK_50_I ; 10.719 ; 10.719 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][5]   ; CLOCK_50_I ; 10.527 ; 10.527 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][6]   ; CLOCK_50_I ; 10.905 ; 10.905 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][7]   ; CLOCK_50_I ; 9.852  ; 9.852  ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][8]   ; CLOCK_50_I ; 11.606 ; 11.606 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][9]   ; CLOCK_50_I ; 10.414 ; 10.414 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][10]  ; CLOCK_50_I ; 11.017 ; 11.017 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][11]  ; CLOCK_50_I ; 9.856  ; 9.856  ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][12]  ; CLOCK_50_I ; 10.204 ; 10.204 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][13]  ; CLOCK_50_I ; 12.044 ; 12.044 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][14]  ; CLOCK_50_I ; 10.445 ; 10.445 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][15]  ; CLOCK_50_I ; 10.541 ; 10.541 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][16]  ; CLOCK_50_I ; 10.537 ; 10.537 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][17]  ; CLOCK_50_I ; 10.764 ; 10.764 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][18]  ; CLOCK_50_I ; 10.468 ; 10.468 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][19]  ; CLOCK_50_I ; 10.502 ; 10.502 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][20]  ; CLOCK_50_I ; 10.213 ; 10.213 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][21]  ; CLOCK_50_I ; 10.305 ; 10.305 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][22]  ; CLOCK_50_I ; 10.881 ; 10.881 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][23]  ; CLOCK_50_I ; 10.235 ; 10.235 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][24]  ; CLOCK_50_I ; 10.801 ; 10.801 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][25]  ; CLOCK_50_I ; 10.283 ; 10.283 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][26]  ; CLOCK_50_I ; 10.378 ; 10.378 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][27]  ; CLOCK_50_I ; 10.146 ; 10.146 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][28]  ; CLOCK_50_I ; 10.818 ; 10.818 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][29]  ; CLOCK_50_I ; 11.232 ; 11.232 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][30]  ; CLOCK_50_I ; 10.444 ; 10.444 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][31]  ; CLOCK_50_I ; 10.971 ; 10.971 ; Rise       ; CLOCK_50_I                                               ;
; READ_DATA_B_O[0][*]    ; CLOCK_50_I ; 11.640 ; 11.640 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][0]   ; CLOCK_50_I ; 10.350 ; 10.350 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][1]   ; CLOCK_50_I ; 10.205 ; 10.205 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][2]   ; CLOCK_50_I ; 10.520 ; 10.520 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][3]   ; CLOCK_50_I ; 11.326 ; 11.326 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][4]   ; CLOCK_50_I ; 10.577 ; 10.577 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][5]   ; CLOCK_50_I ; 10.508 ; 10.508 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][6]   ; CLOCK_50_I ; 10.223 ; 10.223 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][7]   ; CLOCK_50_I ; 11.223 ; 11.223 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][8]   ; CLOCK_50_I ; 10.525 ; 10.525 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][9]   ; CLOCK_50_I ; 10.207 ; 10.207 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][10]  ; CLOCK_50_I ; 10.831 ; 10.831 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][11]  ; CLOCK_50_I ; 11.257 ; 11.257 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][12]  ; CLOCK_50_I ; 10.847 ; 10.847 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][13]  ; CLOCK_50_I ; 10.885 ; 10.885 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][14]  ; CLOCK_50_I ; 11.248 ; 11.248 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][15]  ; CLOCK_50_I ; 11.640 ; 11.640 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][16]  ; CLOCK_50_I ; 11.515 ; 11.515 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][17]  ; CLOCK_50_I ; 9.937  ; 9.937  ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][18]  ; CLOCK_50_I ; 9.930  ; 9.930  ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][19]  ; CLOCK_50_I ; 10.615 ; 10.615 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][20]  ; CLOCK_50_I ; 10.798 ; 10.798 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][21]  ; CLOCK_50_I ; 11.014 ; 11.014 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][22]  ; CLOCK_50_I ; 11.024 ; 11.024 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][23]  ; CLOCK_50_I ; 9.891  ; 9.891  ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][24]  ; CLOCK_50_I ; 10.782 ; 10.782 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][25]  ; CLOCK_50_I ; 11.005 ; 11.005 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][26]  ; CLOCK_50_I ; 10.234 ; 10.234 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][27]  ; CLOCK_50_I ; 10.554 ; 10.554 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][28]  ; CLOCK_50_I ; 11.086 ; 11.086 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][29]  ; CLOCK_50_I ; 11.328 ; 11.328 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][30]  ; CLOCK_50_I ; 10.499 ; 10.499 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][31]  ; CLOCK_50_I ; 10.251 ; 10.251 ; Rise       ; CLOCK_50_I                                               ;
; READ_DATA_B_O[1][*]    ; CLOCK_50_I ; 11.864 ; 11.864 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][0]   ; CLOCK_50_I ; 10.252 ; 10.252 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][1]   ; CLOCK_50_I ; 10.728 ; 10.728 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][2]   ; CLOCK_50_I ; 10.189 ; 10.189 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][3]   ; CLOCK_50_I ; 11.637 ; 11.637 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][4]   ; CLOCK_50_I ; 11.864 ; 11.864 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][5]   ; CLOCK_50_I ; 10.465 ; 10.465 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][6]   ; CLOCK_50_I ; 10.224 ; 10.224 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][7]   ; CLOCK_50_I ; 11.046 ; 11.046 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][8]   ; CLOCK_50_I ; 10.679 ; 10.679 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][9]   ; CLOCK_50_I ; 11.858 ; 11.858 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][10]  ; CLOCK_50_I ; 9.915  ; 9.915  ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][11]  ; CLOCK_50_I ; 9.993  ; 9.993  ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][12]  ; CLOCK_50_I ; 10.524 ; 10.524 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][13]  ; CLOCK_50_I ; 11.014 ; 11.014 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][14]  ; CLOCK_50_I ; 10.961 ; 10.961 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][15]  ; CLOCK_50_I ; 10.963 ; 10.963 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][16]  ; CLOCK_50_I ; 10.521 ; 10.521 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][17]  ; CLOCK_50_I ; 10.517 ; 10.517 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][18]  ; CLOCK_50_I ; 10.209 ; 10.209 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][19]  ; CLOCK_50_I ; 10.471 ; 10.471 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][20]  ; CLOCK_50_I ; 9.850  ; 9.850  ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][21]  ; CLOCK_50_I ; 10.317 ; 10.317 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][22]  ; CLOCK_50_I ; 10.813 ; 10.813 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][23]  ; CLOCK_50_I ; 9.829  ; 9.829  ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][24]  ; CLOCK_50_I ; 10.164 ; 10.164 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][25]  ; CLOCK_50_I ; 10.366 ; 10.366 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][26]  ; CLOCK_50_I ; 10.505 ; 10.505 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][27]  ; CLOCK_50_I ; 10.561 ; 10.561 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][28]  ; CLOCK_50_I ; 10.748 ; 10.748 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][29]  ; CLOCK_50_I ; 10.196 ; 10.196 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][30]  ; CLOCK_50_I ; 10.922 ; 10.922 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][31]  ; CLOCK_50_I ; 11.333 ; 11.333 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]      ; CLOCK_50_I ; 9.658  ; 9.658  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]     ; CLOCK_50_I ; 9.351  ; 9.351  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]     ; CLOCK_50_I ; 9.132  ; 9.132  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]     ; CLOCK_50_I ; 9.658  ; 9.658  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]     ; CLOCK_50_I ; 8.645  ; 8.645  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]     ; CLOCK_50_I ; 8.624  ; 8.624  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]     ; CLOCK_50_I ; 8.986  ; 8.986  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]     ; CLOCK_50_I ; 9.217  ; 9.217  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]     ; CLOCK_50_I ; 9.185  ; 9.185  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]     ; CLOCK_50_I ; 9.328  ; 9.328  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]     ; CLOCK_50_I ; 8.595  ; 8.595  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]    ; CLOCK_50_I ; 8.365  ; 8.365  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]    ; CLOCK_50_I ; 9.098  ; 9.098  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]    ; CLOCK_50_I ; 9.122  ; 9.122  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]    ; CLOCK_50_I ; 9.176  ; 9.176  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]    ; CLOCK_50_I ; 9.509  ; 9.509  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]    ; CLOCK_50_I ; 8.847  ; 8.847  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]    ; CLOCK_50_I ; 8.910  ; 8.910  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]    ; CLOCK_50_I ; 9.099  ; 9.099  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O            ; CLOCK_50_I ; 6.976  ; 6.976  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]        ; CLOCK_50_I ; 9.398  ; 9.398  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]       ; CLOCK_50_I ; 9.398  ; 9.398  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]       ; CLOCK_50_I ; 8.788  ; 8.788  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]       ; CLOCK_50_I ; 8.433  ; 8.433  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]       ; CLOCK_50_I ; 8.445  ; 8.445  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]       ; CLOCK_50_I ; 8.846  ; 8.846  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]       ; CLOCK_50_I ; 8.999  ; 8.999  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]       ; CLOCK_50_I ; 9.096  ; 9.096  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]       ; CLOCK_50_I ; 8.375  ; 8.375  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]       ; CLOCK_50_I ; 8.980  ; 8.980  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]       ; CLOCK_50_I ; 8.923  ; 8.923  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]      ; CLOCK_50_I ; 9.398  ; 9.398  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]      ; CLOCK_50_I ; 8.556  ; 8.556  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]      ; CLOCK_50_I ; 8.586  ; 8.586  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]      ; CLOCK_50_I ; 8.942  ; 8.942  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]      ; CLOCK_50_I ; 7.923  ; 7.923  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]      ; CLOCK_50_I ; 8.190  ; 8.190  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O            ; CLOCK_50_I ; 6.976  ; 6.976  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O            ; CLOCK_50_I ; 8.461  ; 8.461  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O            ; CLOCK_50_I ; 9.900  ; 9.900  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]          ; CLOCK_50_I ; 8.163  ; 8.163  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]         ; CLOCK_50_I ; 7.241  ; 7.241  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]         ; CLOCK_50_I ; 7.211  ; 7.211  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]         ; CLOCK_50_I ; 7.777  ; 7.777  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]         ; CLOCK_50_I ; 7.432  ; 7.432  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]         ; CLOCK_50_I ; 8.163  ; 8.163  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]         ; CLOCK_50_I ; 8.087  ; 8.087  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]         ; CLOCK_50_I ; 7.477  ; 7.477  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]         ; CLOCK_50_I ; 8.100  ; 8.100  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]         ; CLOCK_50_I ; 8.051  ; 8.051  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]         ; CLOCK_50_I ; 7.485  ; 7.485  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O            ; CLOCK_50_I ; 6.102  ; 6.102  ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]         ; CLOCK_50_I ; 7.669  ; 7.669  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]        ; CLOCK_50_I ; 7.222  ; 7.222  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]        ; CLOCK_50_I ; 7.223  ; 7.223  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]        ; CLOCK_50_I ; 6.991  ; 6.991  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]        ; CLOCK_50_I ; 6.996  ; 6.996  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]        ; CLOCK_50_I ; 7.669  ; 7.669  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]        ; CLOCK_50_I ; 7.004  ; 7.004  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]        ; CLOCK_50_I ; 7.520  ; 7.520  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]        ; CLOCK_50_I ; 6.983  ; 6.983  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]        ; CLOCK_50_I ; 7.584  ; 7.584  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]        ; CLOCK_50_I ; 7.562  ; 7.562  ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O            ; CLOCK_50_I ; 8.619  ; 8.619  ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]           ; CLOCK_50_I ; 8.112  ; 8.112  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]          ; CLOCK_50_I ; 7.470  ; 7.470  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]          ; CLOCK_50_I ; 7.486  ; 7.486  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]          ; CLOCK_50_I ; 8.112  ; 8.112  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]          ; CLOCK_50_I ; 8.001  ; 8.001  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]          ; CLOCK_50_I ; 8.089  ; 8.089  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]          ; CLOCK_50_I ; 7.228  ; 7.228  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]          ; CLOCK_50_I ; 7.796  ; 7.796  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]          ; CLOCK_50_I ; 7.220  ; 7.220  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]          ; CLOCK_50_I ; 7.792  ; 7.792  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]          ; CLOCK_50_I ; 7.187  ; 7.187  ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O            ; CLOCK_50_I ; 8.943  ; 8.943  ; Rise       ; CLOCK_50_I                                               ;
; WRITE_ADDRESS_O[*]     ; CLOCK_50_I ; 8.342  ; 8.342  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_ADDRESS_O[0]    ; CLOCK_50_I ; 7.391  ; 7.391  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_ADDRESS_O[1]    ; CLOCK_50_I ; 7.465  ; 7.465  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_ADDRESS_O[2]    ; CLOCK_50_I ; 8.342  ; 8.342  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_ADDRESS_O[3]    ; CLOCK_50_I ; 7.068  ; 7.068  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_ADDRESS_O[4]    ; CLOCK_50_I ; 8.275  ; 8.275  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_ADDRESS_O[5]    ; CLOCK_50_I ; 7.280  ; 7.280  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_ADDRESS_O[6]    ; CLOCK_50_I ; 8.132  ; 8.132  ; Rise       ; CLOCK_50_I                                               ;
; WRITE_DATA_B_O[0][*]   ; CLOCK_50_I ; 9.602  ; 9.602  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][0]  ; CLOCK_50_I ; 7.642  ; 7.642  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][1]  ; CLOCK_50_I ; 8.098  ; 8.098  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][2]  ; CLOCK_50_I ; 7.372  ; 7.372  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][3]  ; CLOCK_50_I ; 8.050  ; 8.050  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][4]  ; CLOCK_50_I ; 7.983  ; 7.983  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][5]  ; CLOCK_50_I ; 7.835  ; 7.835  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][6]  ; CLOCK_50_I ; 7.848  ; 7.848  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][7]  ; CLOCK_50_I ; 6.773  ; 6.773  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][8]  ; CLOCK_50_I ; 7.704  ; 7.704  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][9]  ; CLOCK_50_I ; 7.583  ; 7.583  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][10] ; CLOCK_50_I ; 7.768  ; 7.768  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][11] ; CLOCK_50_I ; 8.040  ; 8.040  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][12] ; CLOCK_50_I ; 7.840  ; 7.840  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][13] ; CLOCK_50_I ; 7.342  ; 7.342  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][14] ; CLOCK_50_I ; 7.740  ; 7.740  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][15] ; CLOCK_50_I ; 8.453  ; 8.453  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][16] ; CLOCK_50_I ; 7.809  ; 7.809  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][17] ; CLOCK_50_I ; 8.357  ; 8.357  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][18] ; CLOCK_50_I ; 7.649  ; 7.649  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][19] ; CLOCK_50_I ; 7.274  ; 7.274  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][20] ; CLOCK_50_I ; 7.672  ; 7.672  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][21] ; CLOCK_50_I ; 8.346  ; 8.346  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][22] ; CLOCK_50_I ; 7.447  ; 7.447  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][23] ; CLOCK_50_I ; 8.936  ; 8.936  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][24] ; CLOCK_50_I ; 8.964  ; 8.964  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][25] ; CLOCK_50_I ; 8.930  ; 8.930  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][26] ; CLOCK_50_I ; 9.323  ; 9.323  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][27] ; CLOCK_50_I ; 8.171  ; 8.171  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][28] ; CLOCK_50_I ; 9.326  ; 9.326  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][29] ; CLOCK_50_I ; 8.662  ; 8.662  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][30] ; CLOCK_50_I ; 8.896  ; 8.896  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][31] ; CLOCK_50_I ; 9.602  ; 9.602  ; Rise       ; CLOCK_50_I                                               ;
; WRITE_ENABLE_B_O[*]    ; CLOCK_50_I ; 7.889  ; 7.889  ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_ENABLE_B_O[0]   ; CLOCK_50_I ; 7.889  ; 7.889  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O            ; CLOCK_50_I ; 6.102  ; 6.102  ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O            ; CLOCK_50_I ; 4.563  ; 4.563  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O            ; CLOCK_50_I ; 4.563  ; 4.563  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+------------------------+------------+--------+--------+------------+----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                               ;
+------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port              ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; READ_DATA_A_O[0][*]    ; CLOCK_50_I ; 5.732 ; 5.732 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][0]   ; CLOCK_50_I ; 5.938 ; 5.938 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][1]   ; CLOCK_50_I ; 6.422 ; 6.422 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][2]   ; CLOCK_50_I ; 6.494 ; 6.494 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][3]   ; CLOCK_50_I ; 5.938 ; 5.938 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][4]   ; CLOCK_50_I ; 6.090 ; 6.090 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][5]   ; CLOCK_50_I ; 6.191 ; 6.191 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][6]   ; CLOCK_50_I ; 6.635 ; 6.635 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][7]   ; CLOCK_50_I ; 6.736 ; 6.736 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][8]   ; CLOCK_50_I ; 5.895 ; 5.895 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][9]   ; CLOCK_50_I ; 6.298 ; 6.298 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][10]  ; CLOCK_50_I ; 6.343 ; 6.343 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][11]  ; CLOCK_50_I ; 6.067 ; 6.067 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][12]  ; CLOCK_50_I ; 6.293 ; 6.293 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][13]  ; CLOCK_50_I ; 5.852 ; 5.852 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][14]  ; CLOCK_50_I ; 5.858 ; 5.858 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][15]  ; CLOCK_50_I ; 6.512 ; 6.512 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][16]  ; CLOCK_50_I ; 6.226 ; 6.226 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][17]  ; CLOCK_50_I ; 6.195 ; 6.195 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][18]  ; CLOCK_50_I ; 6.008 ; 6.008 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][19]  ; CLOCK_50_I ; 5.925 ; 5.925 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][20]  ; CLOCK_50_I ; 5.813 ; 5.813 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][21]  ; CLOCK_50_I ; 6.069 ; 6.069 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][22]  ; CLOCK_50_I ; 6.667 ; 6.667 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][23]  ; CLOCK_50_I ; 6.350 ; 6.350 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][24]  ; CLOCK_50_I ; 6.036 ; 6.036 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][25]  ; CLOCK_50_I ; 6.490 ; 6.490 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][26]  ; CLOCK_50_I ; 6.541 ; 6.541 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][27]  ; CLOCK_50_I ; 5.929 ; 5.929 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][28]  ; CLOCK_50_I ; 6.079 ; 6.079 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][29]  ; CLOCK_50_I ; 6.494 ; 6.494 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][30]  ; CLOCK_50_I ; 5.732 ; 5.732 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[0][31]  ; CLOCK_50_I ; 5.929 ; 5.929 ; Rise       ; CLOCK_50_I                                               ;
; READ_DATA_A_O[1][*]    ; CLOCK_50_I ; 5.750 ; 5.750 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][0]   ; CLOCK_50_I ; 6.124 ; 6.124 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][1]   ; CLOCK_50_I ; 6.086 ; 6.086 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][2]   ; CLOCK_50_I ; 5.964 ; 5.964 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][3]   ; CLOCK_50_I ; 5.978 ; 5.978 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][4]   ; CLOCK_50_I ; 6.278 ; 6.278 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][5]   ; CLOCK_50_I ; 6.100 ; 6.100 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][6]   ; CLOCK_50_I ; 6.332 ; 6.332 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][7]   ; CLOCK_50_I ; 5.750 ; 5.750 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][8]   ; CLOCK_50_I ; 6.663 ; 6.663 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][9]   ; CLOCK_50_I ; 6.017 ; 6.017 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][10]  ; CLOCK_50_I ; 6.386 ; 6.386 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][11]  ; CLOCK_50_I ; 5.752 ; 5.752 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][12]  ; CLOCK_50_I ; 5.924 ; 5.924 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][13]  ; CLOCK_50_I ; 6.847 ; 6.847 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][14]  ; CLOCK_50_I ; 6.107 ; 6.107 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][15]  ; CLOCK_50_I ; 6.130 ; 6.130 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][16]  ; CLOCK_50_I ; 6.164 ; 6.164 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][17]  ; CLOCK_50_I ; 6.198 ; 6.198 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][18]  ; CLOCK_50_I ; 6.048 ; 6.048 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][19]  ; CLOCK_50_I ; 6.078 ; 6.078 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][20]  ; CLOCK_50_I ; 5.939 ; 5.939 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][21]  ; CLOCK_50_I ; 6.049 ; 6.049 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][22]  ; CLOCK_50_I ; 6.282 ; 6.282 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][23]  ; CLOCK_50_I ; 5.959 ; 5.959 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][24]  ; CLOCK_50_I ; 6.295 ; 6.295 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][25]  ; CLOCK_50_I ; 6.036 ; 6.036 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][26]  ; CLOCK_50_I ; 6.048 ; 6.048 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][27]  ; CLOCK_50_I ; 5.900 ; 5.900 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][28]  ; CLOCK_50_I ; 6.236 ; 6.236 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][29]  ; CLOCK_50_I ; 6.515 ; 6.515 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][30]  ; CLOCK_50_I ; 6.044 ; 6.044 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_A_O[1][31]  ; CLOCK_50_I ; 6.361 ; 6.361 ; Rise       ; CLOCK_50_I                                               ;
; READ_DATA_B_O[0][*]    ; CLOCK_50_I ; 5.770 ; 5.770 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][0]   ; CLOCK_50_I ; 6.086 ; 6.086 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][1]   ; CLOCK_50_I ; 5.922 ; 5.922 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][2]   ; CLOCK_50_I ; 6.071 ; 6.071 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][3]   ; CLOCK_50_I ; 6.522 ; 6.522 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][4]   ; CLOCK_50_I ; 6.140 ; 6.140 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][5]   ; CLOCK_50_I ; 6.056 ; 6.056 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][6]   ; CLOCK_50_I ; 5.940 ; 5.940 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][7]   ; CLOCK_50_I ; 6.462 ; 6.462 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][8]   ; CLOCK_50_I ; 6.079 ; 6.079 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][9]   ; CLOCK_50_I ; 5.925 ; 5.925 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][10]  ; CLOCK_50_I ; 6.221 ; 6.221 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][11]  ; CLOCK_50_I ; 6.470 ; 6.470 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][12]  ; CLOCK_50_I ; 6.301 ; 6.301 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][13]  ; CLOCK_50_I ; 6.319 ; 6.319 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][14]  ; CLOCK_50_I ; 6.403 ; 6.403 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][15]  ; CLOCK_50_I ; 6.778 ; 6.778 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][16]  ; CLOCK_50_I ; 6.636 ; 6.636 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][17]  ; CLOCK_50_I ; 5.797 ; 5.797 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][18]  ; CLOCK_50_I ; 5.818 ; 5.818 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][19]  ; CLOCK_50_I ; 6.190 ; 6.190 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][20]  ; CLOCK_50_I ; 6.277 ; 6.277 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][21]  ; CLOCK_50_I ; 6.369 ; 6.369 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][22]  ; CLOCK_50_I ; 6.372 ; 6.372 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][23]  ; CLOCK_50_I ; 5.770 ; 5.770 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][24]  ; CLOCK_50_I ; 6.260 ; 6.260 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][25]  ; CLOCK_50_I ; 6.370 ; 6.370 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][26]  ; CLOCK_50_I ; 5.940 ; 5.940 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][27]  ; CLOCK_50_I ; 6.148 ; 6.148 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][28]  ; CLOCK_50_I ; 6.417 ; 6.417 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][29]  ; CLOCK_50_I ; 6.538 ; 6.538 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][30]  ; CLOCK_50_I ; 6.061 ; 6.061 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[0][31]  ; CLOCK_50_I ; 5.944 ; 5.944 ; Rise       ; CLOCK_50_I                                               ;
; READ_DATA_B_O[1][*]    ; CLOCK_50_I ; 5.717 ; 5.717 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][0]   ; CLOCK_50_I ; 5.953 ; 5.953 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][1]   ; CLOCK_50_I ; 6.225 ; 6.225 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][2]   ; CLOCK_50_I ; 5.913 ; 5.913 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][3]   ; CLOCK_50_I ; 6.674 ; 6.674 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][4]   ; CLOCK_50_I ; 6.763 ; 6.763 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][5]   ; CLOCK_50_I ; 6.102 ; 6.102 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][6]   ; CLOCK_50_I ; 5.936 ; 5.936 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][7]   ; CLOCK_50_I ; 6.390 ; 6.390 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][8]   ; CLOCK_50_I ; 6.185 ; 6.185 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][9]   ; CLOCK_50_I ; 6.810 ; 6.810 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][10]  ; CLOCK_50_I ; 5.787 ; 5.787 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][11]  ; CLOCK_50_I ; 5.842 ; 5.842 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][12]  ; CLOCK_50_I ; 6.080 ; 6.080 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][13]  ; CLOCK_50_I ; 6.412 ; 6.412 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][14]  ; CLOCK_50_I ; 6.362 ; 6.362 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][15]  ; CLOCK_50_I ; 6.345 ; 6.345 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][16]  ; CLOCK_50_I ; 6.140 ; 6.140 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][17]  ; CLOCK_50_I ; 6.148 ; 6.148 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][18]  ; CLOCK_50_I ; 5.919 ; 5.919 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][19]  ; CLOCK_50_I ; 6.047 ; 6.047 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][20]  ; CLOCK_50_I ; 5.742 ; 5.742 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][21]  ; CLOCK_50_I ; 6.052 ; 6.052 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][22]  ; CLOCK_50_I ; 6.275 ; 6.275 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][23]  ; CLOCK_50_I ; 5.717 ; 5.717 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][24]  ; CLOCK_50_I ; 5.891 ; 5.891 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][25]  ; CLOCK_50_I ; 6.151 ; 6.151 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][26]  ; CLOCK_50_I ; 6.067 ; 6.067 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][27]  ; CLOCK_50_I ; 6.116 ; 6.116 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][28]  ; CLOCK_50_I ; 6.246 ; 6.246 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][29]  ; CLOCK_50_I ; 5.905 ; 5.905 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][30]  ; CLOCK_50_I ; 6.371 ; 6.371 ; Rise       ; CLOCK_50_I                                               ;
;  READ_DATA_B_O[1][31]  ; CLOCK_50_I ; 6.592 ; 6.592 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]      ; CLOCK_50_I ; 4.952 ; 4.952 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]     ; CLOCK_50_I ; 5.361 ; 5.361 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]     ; CLOCK_50_I ; 5.287 ; 5.287 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]     ; CLOCK_50_I ; 5.505 ; 5.505 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]     ; CLOCK_50_I ; 5.089 ; 5.089 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]     ; CLOCK_50_I ; 5.081 ; 5.081 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]     ; CLOCK_50_I ; 5.276 ; 5.276 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]     ; CLOCK_50_I ; 5.352 ; 5.352 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]     ; CLOCK_50_I ; 5.336 ; 5.336 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]     ; CLOCK_50_I ; 5.336 ; 5.336 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]     ; CLOCK_50_I ; 5.062 ; 5.062 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]    ; CLOCK_50_I ; 4.952 ; 4.952 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]    ; CLOCK_50_I ; 5.236 ; 5.236 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]    ; CLOCK_50_I ; 5.257 ; 5.257 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]    ; CLOCK_50_I ; 5.327 ; 5.327 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]    ; CLOCK_50_I ; 5.453 ; 5.453 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]    ; CLOCK_50_I ; 5.111 ; 5.111 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]    ; CLOCK_50_I ; 5.166 ; 5.166 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]    ; CLOCK_50_I ; 5.230 ; 5.230 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O            ; CLOCK_50_I ; 4.243 ; 4.243 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]        ; CLOCK_50_I ; 4.755 ; 4.755 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]       ; CLOCK_50_I ; 5.388 ; 5.388 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]       ; CLOCK_50_I ; 5.139 ; 5.139 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]       ; CLOCK_50_I ; 4.991 ; 4.991 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]       ; CLOCK_50_I ; 5.008 ; 5.008 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]       ; CLOCK_50_I ; 5.137 ; 5.137 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]       ; CLOCK_50_I ; 5.214 ; 5.214 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]       ; CLOCK_50_I ; 5.269 ; 5.269 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]       ; CLOCK_50_I ; 4.903 ; 4.903 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]       ; CLOCK_50_I ; 5.222 ; 5.222 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]       ; CLOCK_50_I ; 5.175 ; 5.175 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]      ; CLOCK_50_I ; 5.531 ; 5.531 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]      ; CLOCK_50_I ; 5.034 ; 5.034 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]      ; CLOCK_50_I ; 5.053 ; 5.053 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]      ; CLOCK_50_I ; 5.179 ; 5.179 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]      ; CLOCK_50_I ; 4.755 ; 4.755 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]      ; CLOCK_50_I ; 4.848 ; 4.848 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O            ; CLOCK_50_I ; 4.243 ; 4.243 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O            ; CLOCK_50_I ; 4.962 ; 4.962 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O            ; CLOCK_50_I ; 5.424 ; 5.424 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]          ; CLOCK_50_I ; 4.339 ; 4.339 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]         ; CLOCK_50_I ; 4.357 ; 4.357 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]         ; CLOCK_50_I ; 4.339 ; 4.339 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]         ; CLOCK_50_I ; 4.602 ; 4.602 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]         ; CLOCK_50_I ; 4.431 ; 4.431 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]         ; CLOCK_50_I ; 4.822 ; 4.822 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]         ; CLOCK_50_I ; 4.770 ; 4.770 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]         ; CLOCK_50_I ; 4.474 ; 4.474 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]         ; CLOCK_50_I ; 4.772 ; 4.772 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]         ; CLOCK_50_I ; 4.737 ; 4.737 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]         ; CLOCK_50_I ; 4.475 ; 4.475 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O            ; CLOCK_50_I ; 3.575 ; 3.575 ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]         ; CLOCK_50_I ; 4.238 ; 4.238 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]        ; CLOCK_50_I ; 4.353 ; 4.353 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]        ; CLOCK_50_I ; 4.353 ; 4.353 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]        ; CLOCK_50_I ; 4.245 ; 4.245 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]        ; CLOCK_50_I ; 4.247 ; 4.247 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]        ; CLOCK_50_I ; 4.562 ; 4.562 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]        ; CLOCK_50_I ; 4.259 ; 4.259 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]        ; CLOCK_50_I ; 4.472 ; 4.472 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]        ; CLOCK_50_I ; 4.238 ; 4.238 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]        ; CLOCK_50_I ; 4.521 ; 4.521 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]        ; CLOCK_50_I ; 4.508 ; 4.508 ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O            ; CLOCK_50_I ; 5.019 ; 5.019 ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]           ; CLOCK_50_I ; 4.321 ; 4.321 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]          ; CLOCK_50_I ; 4.469 ; 4.469 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]          ; CLOCK_50_I ; 4.476 ; 4.476 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]          ; CLOCK_50_I ; 4.778 ; 4.778 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]          ; CLOCK_50_I ; 4.704 ; 4.704 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]          ; CLOCK_50_I ; 4.765 ; 4.765 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]          ; CLOCK_50_I ; 4.358 ; 4.358 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]          ; CLOCK_50_I ; 4.615 ; 4.615 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]          ; CLOCK_50_I ; 4.349 ; 4.349 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]          ; CLOCK_50_I ; 4.607 ; 4.607 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]          ; CLOCK_50_I ; 4.321 ; 4.321 ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O            ; CLOCK_50_I ; 5.168 ; 5.168 ; Rise       ; CLOCK_50_I                                               ;
; WRITE_ADDRESS_O[*]     ; CLOCK_50_I ; 3.977 ; 3.977 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_ADDRESS_O[0]    ; CLOCK_50_I ; 4.135 ; 4.135 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_ADDRESS_O[1]    ; CLOCK_50_I ; 4.121 ; 4.121 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_ADDRESS_O[2]    ; CLOCK_50_I ; 4.557 ; 4.557 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_ADDRESS_O[3]    ; CLOCK_50_I ; 3.977 ; 3.977 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_ADDRESS_O[4]    ; CLOCK_50_I ; 4.473 ; 4.473 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_ADDRESS_O[5]    ; CLOCK_50_I ; 4.075 ; 4.075 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_ADDRESS_O[6]    ; CLOCK_50_I ; 4.434 ; 4.434 ; Rise       ; CLOCK_50_I                                               ;
; WRITE_DATA_B_O[0][*]   ; CLOCK_50_I ; 3.829 ; 3.829 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][0]  ; CLOCK_50_I ; 4.242 ; 4.242 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][1]  ; CLOCK_50_I ; 4.474 ; 4.474 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][2]  ; CLOCK_50_I ; 4.101 ; 4.101 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][3]  ; CLOCK_50_I ; 4.374 ; 4.374 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][4]  ; CLOCK_50_I ; 4.340 ; 4.340 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][5]  ; CLOCK_50_I ; 4.337 ; 4.337 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][6]  ; CLOCK_50_I ; 4.356 ; 4.356 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][7]  ; CLOCK_50_I ; 3.829 ; 3.829 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][8]  ; CLOCK_50_I ; 4.282 ; 4.282 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][9]  ; CLOCK_50_I ; 4.224 ; 4.224 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][10] ; CLOCK_50_I ; 4.274 ; 4.274 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][11] ; CLOCK_50_I ; 4.428 ; 4.428 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][12] ; CLOCK_50_I ; 4.390 ; 4.390 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][13] ; CLOCK_50_I ; 4.144 ; 4.144 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][14] ; CLOCK_50_I ; 4.247 ; 4.247 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][15] ; CLOCK_50_I ; 4.645 ; 4.645 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][16] ; CLOCK_50_I ; 4.327 ; 4.327 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][17] ; CLOCK_50_I ; 4.588 ; 4.588 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][18] ; CLOCK_50_I ; 4.250 ; 4.250 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][19] ; CLOCK_50_I ; 4.042 ; 4.042 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][20] ; CLOCK_50_I ; 4.175 ; 4.175 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][21] ; CLOCK_50_I ; 4.583 ; 4.583 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][22] ; CLOCK_50_I ; 4.116 ; 4.116 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][23] ; CLOCK_50_I ; 4.925 ; 4.925 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][24] ; CLOCK_50_I ; 4.876 ; 4.876 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][25] ; CLOCK_50_I ; 4.924 ; 4.924 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][26] ; CLOCK_50_I ; 5.067 ; 5.067 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][27] ; CLOCK_50_I ; 4.506 ; 4.506 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][28] ; CLOCK_50_I ; 5.069 ; 5.069 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][29] ; CLOCK_50_I ; 4.744 ; 4.744 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][30] ; CLOCK_50_I ; 4.885 ; 4.885 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_DATA_B_O[0][31] ; CLOCK_50_I ; 5.183 ; 5.183 ; Rise       ; CLOCK_50_I                                               ;
; WRITE_ENABLE_B_O[*]    ; CLOCK_50_I ; 4.373 ; 4.373 ; Rise       ; CLOCK_50_I                                               ;
;  WRITE_ENABLE_B_O[0]   ; CLOCK_50_I ; 4.373 ; 4.373 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O            ; CLOCK_50_I ; 3.575 ; 3.575 ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O            ; CLOCK_50_I ; 2.626 ; 2.626 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O            ; CLOCK_50_I ; 2.626 ; 2.626 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+------------------------+------------+-------+-------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                    ;
+------------+----------------------------------------------------------+-----------+----------+----------+----------+
; From Clock ; To Clock                                                 ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------------------------+-----------+----------+----------+----------+
; CLOCK_50_I ; CLOCK_50_I                                               ; 316100136 ; 0        ; 0        ; 0        ;
; CLOCK_50_I ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 0         ; 0        ; 1        ; 1        ;
+------------+----------------------------------------------------------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                     ;
+------------+----------------------------------------------------------+-----------+----------+----------+----------+
; From Clock ; To Clock                                                 ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------------------------+-----------+----------+----------+----------+
; CLOCK_50_I ; CLOCK_50_I                                               ; 316100136 ; 0        ; 0        ; 0        ;
; CLOCK_50_I ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 0         ; 0        ; 1        ; 1        ;
+------------+----------------------------------------------------------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 20    ; 20   ;
; Unconstrained Input Port Paths  ; 1202  ; 1202 ;
; Unconstrained Output Ports      ; 241   ; 241  ;
; Unconstrained Output Port Paths ; 1090  ; 1090 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Nov 28 22:11:58 2016
Info: Command: quartus_sta project -c project
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'project.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name CLOCK_50_I CLOCK_50_I
    Info (332110): create_generated_clock -source {SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]} {SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 1.819
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.819         0.000 CLOCK_50_I 
    Info (332119):     2.257         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLOCK_50_I 
    Info (332119):     7.513         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.000         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     7.500         0.000 CLOCK_50_I 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 3.520
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.520         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):    12.174         0.000 CLOCK_50_I 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLOCK_50_I 
    Info (332119):     6.360         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.000         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     7.500         0.000 CLOCK_50_I 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 563 megabytes
    Info: Processing ended: Mon Nov 28 22:12:01 2016
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


