static void F_1 ( T_1 * V_1 , T_1 * V_2 , T_1 * V_3 )\r\n{\r\nT_2 * V_4 = ( T_2 * ) V_1 ;\r\nT_2 * V_5 = ( T_2 * ) V_2 ;\r\nT_2 * V_6 = ( T_2 * ) V_3 ;\r\n( * V_6 ++ ) = ( * V_4 ++ ) ^ ( * V_5 ++ ) ;\r\n( * V_6 ++ ) = ( * V_4 ++ ) ^ ( * V_5 ++ ) ;\r\n( * V_6 ++ ) = ( * V_4 ++ ) ^ ( * V_5 ++ ) ;\r\n( * V_6 ++ ) = ( * V_4 ++ ) ^ ( * V_5 ++ ) ;\r\n}\r\nstatic void F_2 ( T_1 * V_1 , T_1 * V_2 , T_1 * V_3 )\r\n{\r\nT_2 * V_4 = ( T_2 * ) V_1 ;\r\nT_2 * V_5 = ( T_2 * ) V_2 ;\r\nT_2 * V_6 = ( T_2 * ) V_3 ;\r\n( * V_6 ++ ) = ( * V_4 ++ ) ^ ( * V_5 ++ ) ;\r\n}\r\nvoid F_3 ( T_1 * V_7 , int V_8 )\r\n{\r\nT_1 V_9 [ 4 ] ;\r\nT_1 V_10 [ 10 ] = { 0x01 , 0x02 , 0x04 , 0x08 , 0x10 , 0x20 , 0x40 , 0x80 , 0x1b , 0x36 } ;\r\nV_9 [ 0 ] = V_11 [ V_7 [ 13 ] ] ;\r\nV_9 [ 1 ] = V_11 [ V_7 [ 14 ] ] ;\r\nV_9 [ 2 ] = V_11 [ V_7 [ 15 ] ] ;\r\nV_9 [ 3 ] = V_11 [ V_7 [ 12 ] ] ;\r\nV_7 [ 0 ] = V_7 [ 0 ] ^ V_10 [ V_8 ] ;\r\nF_2 ( & V_7 [ 0 ] , V_9 , & V_7 [ 0 ] ) ;\r\nF_2 ( & V_7 [ 4 ] , & V_7 [ 0 ] , & V_7 [ 4 ] ) ;\r\nF_2 ( & V_7 [ 8 ] , & V_7 [ 4 ] , & V_7 [ 8 ] ) ;\r\nF_2 ( & V_7 [ 12 ] , & V_7 [ 8 ] , & V_7 [ 12 ] ) ;\r\n}\r\nvoid F_4 ( T_1 * V_12 , T_1 * V_3 )\r\n{\r\nint V_13 ;\r\nfor ( V_13 = 0 ; V_13 < 16 ; V_13 ++ )\r\nV_3 [ V_13 ] = V_11 [ V_12 [ V_13 ] ] ;\r\n}\r\nvoid F_5 ( T_1 * V_12 , T_1 * V_3 )\r\n{\r\nV_3 [ 0 ] = V_12 [ 0 ] ;\r\nV_3 [ 1 ] = V_12 [ 5 ] ;\r\nV_3 [ 2 ] = V_12 [ 10 ] ;\r\nV_3 [ 3 ] = V_12 [ 15 ] ;\r\nV_3 [ 4 ] = V_12 [ 4 ] ;\r\nV_3 [ 5 ] = V_12 [ 9 ] ;\r\nV_3 [ 6 ] = V_12 [ 14 ] ;\r\nV_3 [ 7 ] = V_12 [ 3 ] ;\r\nV_3 [ 8 ] = V_12 [ 8 ] ;\r\nV_3 [ 9 ] = V_12 [ 13 ] ;\r\nV_3 [ 10 ] = V_12 [ 2 ] ;\r\nV_3 [ 11 ] = V_12 [ 7 ] ;\r\nV_3 [ 12 ] = V_12 [ 12 ] ;\r\nV_3 [ 13 ] = V_12 [ 1 ] ;\r\nV_3 [ 14 ] = V_12 [ 6 ] ;\r\nV_3 [ 15 ] = V_12 [ 11 ] ;\r\n}\r\nvoid F_6 ( T_1 * V_12 , T_1 * V_3 )\r\n{\r\nV_3 [ 0 ] = V_14 [ V_12 [ 0 ] ] ^ V_15 [ V_12 [ 1 ] ] ^ V_12 [ 2 ] ^ V_12 [ 3 ] ;\r\nV_3 [ 1 ] = V_12 [ 0 ] ^ V_14 [ V_12 [ 1 ] ] ^ V_15 [ V_12 [ 2 ] ] ^ V_12 [ 3 ] ;\r\nV_3 [ 2 ] = V_12 [ 0 ] ^ V_12 [ 1 ] ^ V_14 [ V_12 [ 2 ] ] ^ V_15 [ V_12 [ 3 ] ] ;\r\nV_3 [ 3 ] = V_15 [ V_12 [ 0 ] ] ^ V_12 [ 1 ] ^ V_12 [ 2 ] ^ V_14 [ V_12 [ 3 ] ] ;\r\n}\r\nvoid F_7 ( T_1 * V_7 , T_1 * V_16 , T_1 * V_17 )\r\n{\r\nint V_13 ;\r\nint V_8 ;\r\nT_1 V_18 [ 16 ] ;\r\nT_1 V_19 [ 16 ] ;\r\nT_1 V_20 [ 16 ] ;\r\nfor ( V_13 = 0 ; V_13 < 16 ; V_13 ++ )\r\nV_20 [ V_13 ] = V_7 [ V_13 ] ;\r\nfor ( V_8 = 0 ; V_8 < 11 ; V_8 ++ ) {\r\nif ( V_8 == 0 ) {\r\nF_1 ( V_20 , V_16 , V_17 ) ;\r\nF_3 ( V_20 , V_8 ) ;\r\n} else if ( V_8 == 10 ) {\r\nF_4 ( V_17 , V_18 ) ;\r\nF_5 ( V_18 , V_19 ) ;\r\nF_1 ( V_19 , V_20 , V_17 ) ;\r\n} else {\r\nF_4 ( V_17 , V_18 ) ;\r\nF_5 ( V_18 , V_19 ) ;\r\nF_6 ( & V_19 [ 0 ] , & V_18 [ 0 ] ) ;\r\nF_6 ( & V_19 [ 4 ] , & V_18 [ 4 ] ) ;\r\nF_6 ( & V_19 [ 8 ] , & V_18 [ 8 ] ) ;\r\nF_6 ( & V_19 [ 12 ] , & V_18 [ 12 ] ) ;\r\nF_1 ( V_18 , V_20 , V_17 ) ;\r\nF_3 ( V_20 , V_8 ) ;\r\n}\r\n}\r\n}\r\nbool F_8 ( T_1 * V_21 , T_1 * V_22 , T_3 V_23 )\r\n{\r\nT_1 V_24 [ 13 ] ;\r\nT_1 V_25 [ 16 ] ;\r\nT_1 V_26 [ 16 ] ;\r\nT_1 V_27 [ 16 ] ;\r\nT_1 V_28 [ 16 ] ;\r\nT_1 V_29 [ 16 ] ;\r\nT_1 V_30 [ 16 ] ;\r\nT_1 V_31 [ 16 ] ;\r\nT_1 V_32 [ 16 ] ;\r\nstruct V_33 * V_34 = (struct V_33 * ) V_22 ;\r\nT_1 * V_35 ;\r\nT_1 * V_36 ;\r\nT_3 V_37 = 22 ;\r\nT_3 V_38 = V_23 - 8 - 8 - 4 - V_39 ;\r\nbool V_40 = false ;\r\nT_1 V_41 ;\r\nT_3 V_42 ;\r\nint V_43 , V_44 , V_45 ;\r\nV_35 = V_22 + V_39 ;\r\nif ( F_9 ( * ( T_3 * ) V_22 ) &&\r\nF_10 ( * ( T_3 * ) V_22 ) ) {\r\nV_40 = true ;\r\nV_35 += 6 ;\r\nV_37 += 6 ;\r\nV_38 -= 6 ;\r\n}\r\nV_36 = V_35 + 8 ;\r\nV_24 [ 0 ] = 0x00 ;\r\nmemcpy ( & ( V_24 [ 1 ] ) , V_34 -> V_46 , V_47 ) ;\r\nV_24 [ 7 ] = V_35 [ 7 ] ;\r\nV_24 [ 8 ] = V_35 [ 6 ] ;\r\nV_24 [ 9 ] = V_35 [ 5 ] ;\r\nV_24 [ 10 ] = V_35 [ 4 ] ;\r\nV_24 [ 11 ] = V_35 [ 1 ] ;\r\nV_24 [ 12 ] = V_35 [ 0 ] ;\r\nV_25 [ 0 ] = 0x59 ;\r\nmemcpy ( & ( V_25 [ 1 ] ) , & ( V_24 [ 0 ] ) , 13 ) ;\r\nV_25 [ 14 ] = ( T_1 ) ( V_38 >> 8 ) ;\r\nV_25 [ 15 ] = ( T_1 ) ( V_38 & 0xff ) ;\r\nV_26 [ 0 ] = ( T_1 ) ( V_37 >> 8 ) ;\r\nV_26 [ 1 ] = ( T_1 ) ( V_37 & 0xff ) ;\r\nV_41 = ( T_1 ) ( V_34 -> V_48 & 0xff ) ;\r\nV_26 [ 2 ] = V_41 & 0x8f ;\r\nV_41 = ( T_1 ) ( V_34 -> V_48 >> 8 ) ;\r\nV_41 &= 0x87 ;\r\nV_26 [ 3 ] = V_41 | 0x40 ;\r\nmemcpy ( & ( V_26 [ 4 ] ) , V_34 -> V_49 , V_47 ) ;\r\nmemcpy ( & ( V_26 [ 10 ] ) , V_34 -> V_46 , V_47 ) ;\r\nmemcpy ( & ( V_27 [ 0 ] ) , V_34 -> V_50 , V_47 ) ;\r\nV_41 = ( T_1 ) ( V_34 -> V_51 & 0xff ) ;\r\nV_27 [ 6 ] = V_41 & 0x0f ;\r\nV_27 [ 7 ] = 0 ;\r\nif ( V_40 ) {\r\nmemcpy ( & ( V_27 [ 8 ] ) , V_34 -> V_52 , V_47 ) ;\r\n} else {\r\nV_27 [ 8 ] = 0x00 ;\r\nV_27 [ 9 ] = 0x00 ;\r\nV_27 [ 10 ] = 0x00 ;\r\nV_27 [ 11 ] = 0x00 ;\r\nV_27 [ 12 ] = 0x00 ;\r\nV_27 [ 13 ] = 0x00 ;\r\n}\r\nV_27 [ 14 ] = 0x00 ;\r\nV_27 [ 15 ] = 0x00 ;\r\nF_7 ( V_21 , V_25 , V_28 ) ;\r\nfor ( V_45 = 0 ; V_45 < 16 ; V_45 ++ )\r\nV_30 [ V_45 ] = V_26 [ V_45 ] ^ V_28 [ V_45 ] ;\r\nF_7 ( V_21 , V_30 , V_28 ) ;\r\nfor ( V_45 = 0 ; V_45 < 16 ; V_45 ++ )\r\nV_30 [ V_45 ] = V_27 [ V_45 ] ^ V_28 [ V_45 ] ;\r\nF_7 ( V_21 , V_30 , V_28 ) ;\r\nV_42 = 1 ;\r\nV_29 [ 0 ] = 0x01 ;\r\nmemcpy ( & ( V_29 [ 1 ] ) , & ( V_24 [ 0 ] ) , 13 ) ;\r\nfor ( V_44 = V_38 ; V_44 > 16 ; V_44 = V_44 - 16 ) {\r\nV_29 [ 14 ] = ( T_1 ) ( V_42 >> 8 ) ;\r\nV_29 [ 15 ] = ( T_1 ) ( V_42 & 0xff ) ;\r\nF_7 ( V_21 , V_29 , V_30 ) ;\r\nfor ( V_45 = 0 ; V_45 < 16 ; V_45 ++ )\r\nV_31 [ V_45 ] = V_30 [ V_45 ] ^ V_36 [ V_45 ] ;\r\nfor ( V_45 = 0 ; V_45 < 16 ; V_45 ++ )\r\nV_30 [ V_45 ] = V_28 [ V_45 ] ^ V_31 [ V_45 ] ;\r\nF_7 ( V_21 , V_30 , V_28 ) ;\r\nmemcpy ( V_36 , V_31 , 16 ) ;\r\nV_42 ++ ;\r\nV_36 += 16 ;\r\n}\r\nmemcpy ( & ( V_32 [ 0 ] ) , V_36 , V_44 ) ;\r\nfor ( V_43 = V_44 ; V_43 < 16 ; V_43 ++ )\r\nV_32 [ V_43 ] = 0x00 ;\r\nV_29 [ 14 ] = ( T_1 ) ( V_42 >> 8 ) ;\r\nV_29 [ 15 ] = ( T_1 ) ( V_42 & 0xff ) ;\r\nF_7 ( V_21 , V_29 , V_30 ) ;\r\nfor ( V_45 = 0 ; V_45 < 16 ; V_45 ++ )\r\nV_31 [ V_45 ] = V_30 [ V_45 ] ^ V_32 [ V_45 ] ;\r\nmemcpy ( V_36 , V_31 , V_44 ) ;\r\nV_36 += V_44 ;\r\nfor ( V_43 = V_44 ; V_43 < 16 ; V_43 ++ )\r\nV_31 [ V_43 ] = 0x00 ;\r\nfor ( V_45 = 0 ; V_45 < 16 ; V_45 ++ )\r\nV_30 [ V_45 ] = V_28 [ V_45 ] ^ V_31 [ V_45 ] ;\r\nF_7 ( V_21 , V_30 , V_28 ) ;\r\nV_42 = 0 ;\r\nV_29 [ 14 ] = ( T_1 ) ( V_42 >> 8 ) ;\r\nV_29 [ 15 ] = ( T_1 ) ( V_42 & 0xff ) ;\r\nF_7 ( V_21 , V_29 , V_30 ) ;\r\nfor ( V_45 = 0 ; V_45 < 8 ; V_45 ++ )\r\nV_30 [ V_45 ] = V_30 [ V_45 ] ^ V_36 [ V_45 ] ;\r\nif ( ! memcmp ( V_28 , V_30 , 8 ) )\r\nreturn true ;\r\nelse\r\nreturn false ;\r\n}
