|UNIT_FINAL
clk => clk.IN8
sys_rst_n => sys_rst_n.IN1
ad_in => ad_in.IN1
adclk << ad:ad.adclk
TEM => TEM.IN2
rx => rx.IN1
ERR[0] => _.IN1
ERR[1] => _.IN1
ERR[2] => _.IN1
ERR[3] => _.IN1
tx << rs232:rs232.tx
cs_n << ad:ad.cs_n
K_1 << DoublePulse:DoublePulse1.K1
K_2 << DoublePulse:DoublePulse1.K2
K_3 << DoublePulse:DoublePulse4.K1
K_4 << DoublePulse:DoublePulse4.K2
LED1 << LED1_reg.DB_MAX_OUTPUT_PORT_TYPE
LED2 << LED2_reg.DB_MAX_OUTPUT_PORT_TYPE
LED3 << LED3_reg.DB_MAX_OUTPUT_PORT_TYPE
LED4 << LED4_reg.DB_MAX_OUTPUT_PORT_TYPE
LED5 << LED5_reg.DB_MAX_OUTPUT_PORT_TYPE
LED7 << err_high_detect:err4.signal_out
LED8 << err_high_detect:err3.signal_out
LED9 << err_high_detect:err2.signal_out
LED10 << err_high_detect:err1.signal_out


|UNIT_FINAL|ad:ad
clk => rsr[0].CLK
clk => rsr[1].CLK
clk => rsr[2].CLK
clk => rsr[3].CLK
clk => rsr[4].CLK
clk => rsr[5].CLK
clk => rsr[6].CLK
clk => rsr[7].CLK
clk => rsr[8].CLK
clk => rsr[9].CLK
clk => rsr[10].CLK
clk => rsr[11].CLK
clk => rsr[12].CLK
clk => rsr[13].CLK
clk => rsr[14].CLK
clk => rsr[15].CLK
clk => ad_count[0].CLK
clk => ad_count[1].CLK
clk => ad_count[2].CLK
clk => ad_count[3].CLK
clk => ad_count[4].CLK
clk => volt[0]~reg0.CLK
clk => volt[1]~reg0.CLK
clk => volt[2]~reg0.CLK
clk => volt[3]~reg0.CLK
clk => volt[4]~reg0.CLK
clk => volt[5]~reg0.CLK
clk => volt[6]~reg0.CLK
clk => volt[7]~reg0.CLK
clk => volt[8]~reg0.CLK
clk => volt[9]~reg0.CLK
clk => volt[10]~reg0.CLK
clk => volt[11]~reg0.CLK
clk => volt[12]~reg0.CLK
clk => volt[13]~reg0.CLK
clk => volt[14]~reg0.CLK
clk => volt[15]~reg0.CLK
clk => adclk~reg0.CLK
clk => clk_div[0].CLK
clk => clk_div[1].CLK
clk => clk_div[2].CLK
clk => clk_div[3].CLK
clk => clk_div[4].CLK
clk => clk_div[5].CLK
clk => cs_n~reg0.CLK
t_data[0] => LessThan0.IN32
t_data[0] => LessThan1.IN32
t_data[1] => LessThan0.IN31
t_data[1] => LessThan1.IN31
t_data[2] => LessThan0.IN30
t_data[2] => LessThan1.IN30
t_data[3] => LessThan0.IN29
t_data[3] => LessThan1.IN29
t_data[4] => LessThan0.IN28
t_data[4] => LessThan1.IN28
t_data[5] => LessThan0.IN27
t_data[5] => LessThan1.IN27
t_data[6] => LessThan0.IN26
t_data[6] => LessThan1.IN26
t_data[7] => LessThan0.IN25
t_data[7] => LessThan1.IN25
t_data[8] => LessThan0.IN24
t_data[8] => LessThan1.IN24
t_data[9] => LessThan0.IN23
t_data[9] => LessThan1.IN23
t_data[10] => LessThan0.IN22
t_data[10] => LessThan1.IN22
t_data[11] => LessThan0.IN21
t_data[11] => LessThan1.IN21
t_data[12] => LessThan0.IN20
t_data[12] => LessThan1.IN20
t_data[13] => LessThan0.IN19
t_data[13] => LessThan1.IN19
t_data[14] => LessThan0.IN18
t_data[14] => LessThan1.IN18
t_data[15] => LessThan0.IN17
t_data[15] => LessThan1.IN17
ad_in => rsr.DATAB
adclk <= adclk~reg0.DB_MAX_OUTPUT_PORT_TYPE
cs_n <= cs_n~reg0.DB_MAX_OUTPUT_PORT_TYPE
volt[0] <= volt[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
volt[1] <= volt[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
volt[2] <= volt[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
volt[3] <= volt[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
volt[4] <= volt[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
volt[5] <= volt[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
volt[6] <= volt[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
volt[7] <= volt[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
volt[8] <= volt[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
volt[9] <= volt[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
volt[10] <= volt[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
volt[11] <= volt[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
volt[12] <= volt[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
volt[13] <= volt[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
volt[14] <= volt[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
volt[15] <= volt[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|UNIT_FINAL|DoublePulse:DoublePulse1
enable => ~NO_FANOUT~
clk => K2~reg0.CLK
clk => K1~reg0.CLK
clk => cnt_lowshake[0].CLK
clk => cnt_lowshake[1].CLK
clk => cnt_lowshake[2].CLK
clk => cnt_lowshake[3].CLK
clk => cnt_lowshake[4].CLK
clk => cnt_lowshake[5].CLK
clk => cnt_lowshake[6].CLK
clk => cnt_lowshake[7].CLK
clk => cnt_shake[0].CLK
clk => cnt_shake[1].CLK
clk => cnt_shake[2].CLK
clk => cnt_shake[3].CLK
clk => cnt_shake[4].CLK
clk => cnt_shake[5].CLK
clk => cnt_shake[6].CLK
clk => cnt_shake[7].CLK
clk => cnt_1us[0].CLK
clk => cnt_1us[1].CLK
clk => cnt_1us[2].CLK
clk => cnt_1us[3].CLK
clk => cnt_1us[4].CLK
clk => cnt_1us[5].CLK
clk => cnt_1us[6].CLK
clk => cnt_1us[7].CLK
clk => sigin_syn[0].CLK
clk => sigin_syn[1].CLK
TEM => sigin_syn[0].DATAIN
K1 <= K1~reg0.DB_MAX_OUTPUT_PORT_TYPE
K2 <= K2~reg0.DB_MAX_OUTPUT_PORT_TYPE


|UNIT_FINAL|DoublePulse:DoublePulse4
enable => ~NO_FANOUT~
clk => K2~reg0.CLK
clk => K1~reg0.CLK
clk => cnt_lowshake[0].CLK
clk => cnt_lowshake[1].CLK
clk => cnt_lowshake[2].CLK
clk => cnt_lowshake[3].CLK
clk => cnt_lowshake[4].CLK
clk => cnt_lowshake[5].CLK
clk => cnt_lowshake[6].CLK
clk => cnt_lowshake[7].CLK
clk => cnt_shake[0].CLK
clk => cnt_shake[1].CLK
clk => cnt_shake[2].CLK
clk => cnt_shake[3].CLK
clk => cnt_shake[4].CLK
clk => cnt_shake[5].CLK
clk => cnt_shake[6].CLK
clk => cnt_shake[7].CLK
clk => cnt_1us[0].CLK
clk => cnt_1us[1].CLK
clk => cnt_1us[2].CLK
clk => cnt_1us[3].CLK
clk => cnt_1us[4].CLK
clk => cnt_1us[5].CLK
clk => cnt_1us[6].CLK
clk => cnt_1us[7].CLK
clk => sigin_syn[0].CLK
clk => sigin_syn[1].CLK
TEM => sigin_syn[0].DATAIN
K1 <= K1~reg0.DB_MAX_OUTPUT_PORT_TYPE
K2 <= K2~reg0.DB_MAX_OUTPUT_PORT_TYPE


|UNIT_FINAL|rs232:rs232
sys_clk => sys_clk.IN2
sys_rst_n => sys_rst_n.IN2
rx => rx.IN1
tx <= uart_tx:uart_tx_inst.tx


|UNIT_FINAL|rs232:rs232|uart_rx:uart_rx_inst
sys_clk => po_flag~reg0.CLK
sys_clk => po_data[0]~reg0.CLK
sys_clk => po_data[1]~reg0.CLK
sys_clk => po_data[2]~reg0.CLK
sys_clk => po_data[3]~reg0.CLK
sys_clk => po_data[4]~reg0.CLK
sys_clk => po_data[5]~reg0.CLK
sys_clk => po_data[6]~reg0.CLK
sys_clk => po_data[7]~reg0.CLK
sys_clk => rx_flag.CLK
sys_clk => rx_data[0].CLK
sys_clk => rx_data[1].CLK
sys_clk => rx_data[2].CLK
sys_clk => rx_data[3].CLK
sys_clk => rx_data[4].CLK
sys_clk => rx_data[5].CLK
sys_clk => rx_data[6].CLK
sys_clk => rx_data[7].CLK
sys_clk => bit_cnt[0].CLK
sys_clk => bit_cnt[1].CLK
sys_clk => bit_cnt[2].CLK
sys_clk => bit_cnt[3].CLK
sys_clk => bit_flag.CLK
sys_clk => baud_cnt[0].CLK
sys_clk => baud_cnt[1].CLK
sys_clk => baud_cnt[2].CLK
sys_clk => baud_cnt[3].CLK
sys_clk => baud_cnt[4].CLK
sys_clk => baud_cnt[5].CLK
sys_clk => baud_cnt[6].CLK
sys_clk => baud_cnt[7].CLK
sys_clk => baud_cnt[8].CLK
sys_clk => baud_cnt[9].CLK
sys_clk => baud_cnt[10].CLK
sys_clk => baud_cnt[11].CLK
sys_clk => baud_cnt[12].CLK
sys_clk => work_en.CLK
sys_clk => start_nedge.CLK
sys_clk => rx_reg3.CLK
sys_clk => rx_reg2.CLK
sys_clk => rx_reg1.CLK
sys_rst_n => po_data[0]~reg0.ACLR
sys_rst_n => po_data[1]~reg0.ACLR
sys_rst_n => po_data[2]~reg0.ACLR
sys_rst_n => po_data[3]~reg0.ACLR
sys_rst_n => po_data[4]~reg0.ACLR
sys_rst_n => po_data[5]~reg0.ACLR
sys_rst_n => po_data[6]~reg0.ACLR
sys_rst_n => po_data[7]~reg0.ACLR
sys_rst_n => po_flag~reg0.ACLR
sys_rst_n => rx_reg1.PRESET
sys_rst_n => rx_reg2.PRESET
sys_rst_n => rx_reg3.PRESET
sys_rst_n => start_nedge.ACLR
sys_rst_n => work_en.ACLR
sys_rst_n => baud_cnt[0].ACLR
sys_rst_n => baud_cnt[1].ACLR
sys_rst_n => baud_cnt[2].ACLR
sys_rst_n => baud_cnt[3].ACLR
sys_rst_n => baud_cnt[4].ACLR
sys_rst_n => baud_cnt[5].ACLR
sys_rst_n => baud_cnt[6].ACLR
sys_rst_n => baud_cnt[7].ACLR
sys_rst_n => baud_cnt[8].ACLR
sys_rst_n => baud_cnt[9].ACLR
sys_rst_n => baud_cnt[10].ACLR
sys_rst_n => baud_cnt[11].ACLR
sys_rst_n => baud_cnt[12].ACLR
sys_rst_n => bit_flag.ACLR
sys_rst_n => bit_cnt[0].ACLR
sys_rst_n => bit_cnt[1].ACLR
sys_rst_n => bit_cnt[2].ACLR
sys_rst_n => bit_cnt[3].ACLR
sys_rst_n => rx_data[0].ACLR
sys_rst_n => rx_data[1].ACLR
sys_rst_n => rx_data[2].ACLR
sys_rst_n => rx_data[3].ACLR
sys_rst_n => rx_data[4].ACLR
sys_rst_n => rx_data[5].ACLR
sys_rst_n => rx_data[6].ACLR
sys_rst_n => rx_data[7].ACLR
sys_rst_n => rx_flag.ACLR
rx => rx_reg1.DATAIN
po_data[0] <= po_data[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
po_data[1] <= po_data[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
po_data[2] <= po_data[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
po_data[3] <= po_data[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
po_data[4] <= po_data[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
po_data[5] <= po_data[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
po_data[6] <= po_data[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
po_data[7] <= po_data[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
po_flag <= po_flag~reg0.DB_MAX_OUTPUT_PORT_TYPE


|UNIT_FINAL|rs232:rs232|uart_tx:uart_tx_inst
sys_clk => tx~reg0.CLK
sys_clk => bit_cnt[0].CLK
sys_clk => bit_cnt[1].CLK
sys_clk => bit_cnt[2].CLK
sys_clk => bit_cnt[3].CLK
sys_clk => bit_flag.CLK
sys_clk => baud_cnt[0].CLK
sys_clk => baud_cnt[1].CLK
sys_clk => baud_cnt[2].CLK
sys_clk => baud_cnt[3].CLK
sys_clk => baud_cnt[4].CLK
sys_clk => baud_cnt[5].CLK
sys_clk => baud_cnt[6].CLK
sys_clk => baud_cnt[7].CLK
sys_clk => baud_cnt[8].CLK
sys_clk => baud_cnt[9].CLK
sys_clk => baud_cnt[10].CLK
sys_clk => baud_cnt[11].CLK
sys_clk => baud_cnt[12].CLK
sys_clk => work_en.CLK
sys_rst_n => baud_cnt[0].ACLR
sys_rst_n => baud_cnt[1].ACLR
sys_rst_n => baud_cnt[2].ACLR
sys_rst_n => baud_cnt[3].ACLR
sys_rst_n => baud_cnt[4].ACLR
sys_rst_n => baud_cnt[5].ACLR
sys_rst_n => baud_cnt[6].ACLR
sys_rst_n => baud_cnt[7].ACLR
sys_rst_n => baud_cnt[8].ACLR
sys_rst_n => baud_cnt[9].ACLR
sys_rst_n => baud_cnt[10].ACLR
sys_rst_n => baud_cnt[11].ACLR
sys_rst_n => baud_cnt[12].ACLR
sys_rst_n => tx~reg0.PRESET
sys_rst_n => work_en.ACLR
sys_rst_n => bit_flag.ACLR
sys_rst_n => bit_cnt[0].ACLR
sys_rst_n => bit_cnt[1].ACLR
sys_rst_n => bit_cnt[2].ACLR
sys_rst_n => bit_cnt[3].ACLR
pi_data[0] => Mux0.IN15
pi_data[1] => Mux0.IN14
pi_data[2] => Mux0.IN13
pi_data[3] => Mux0.IN12
pi_data[4] => Mux0.IN11
pi_data[5] => Mux0.IN10
pi_data[6] => Mux0.IN9
pi_data[7] => Mux0.IN8
pi_flag => work_en.OUTPUTSELECT
tx <= tx~reg0.DB_MAX_OUTPUT_PORT_TYPE


|UNIT_FINAL|err_high_detect:err1
clk => signal_out~reg0.CLK
clk => count[0].CLK
clk => count[1].CLK
clk => count[2].CLK
clk => count[3].CLK
clk => count[4].CLK
clk => count[5].CLK
clk => count[6].CLK
clk => count[7].CLK
clk => count[8].CLK
clk => signal_in_dly.CLK
rst_n => ~NO_FANOUT~
time_1us => ~NO_FANOUT~
reset_unit => ~NO_FANOUT~
signal_in => always1.IN1
signal_in => signal_in_dly.DATAIN
signal_out <= signal_out~reg0.DB_MAX_OUTPUT_PORT_TYPE
delay_tims[0] => ~NO_FANOUT~
delay_tims[1] => ~NO_FANOUT~
delay_tims[2] => ~NO_FANOUT~
delay_tims[3] => ~NO_FANOUT~
delay_tims[4] => ~NO_FANOUT~
delay_tims[5] => ~NO_FANOUT~
delay_tims[6] => ~NO_FANOUT~
delay_tims[7] => ~NO_FANOUT~
delay_tims[8] => ~NO_FANOUT~
delay_tims[9] => ~NO_FANOUT~
delay_tims[10] => ~NO_FANOUT~
delay_tims[11] => ~NO_FANOUT~
delay_tims[12] => ~NO_FANOUT~
delay_tims[13] => ~NO_FANOUT~


|UNIT_FINAL|err_high_detect:err2
clk => signal_out~reg0.CLK
clk => count[0].CLK
clk => count[1].CLK
clk => count[2].CLK
clk => count[3].CLK
clk => count[4].CLK
clk => count[5].CLK
clk => count[6].CLK
clk => count[7].CLK
clk => count[8].CLK
clk => signal_in_dly.CLK
rst_n => ~NO_FANOUT~
time_1us => ~NO_FANOUT~
reset_unit => ~NO_FANOUT~
signal_in => always1.IN1
signal_in => signal_in_dly.DATAIN
signal_out <= signal_out~reg0.DB_MAX_OUTPUT_PORT_TYPE
delay_tims[0] => ~NO_FANOUT~
delay_tims[1] => ~NO_FANOUT~
delay_tims[2] => ~NO_FANOUT~
delay_tims[3] => ~NO_FANOUT~
delay_tims[4] => ~NO_FANOUT~
delay_tims[5] => ~NO_FANOUT~
delay_tims[6] => ~NO_FANOUT~
delay_tims[7] => ~NO_FANOUT~
delay_tims[8] => ~NO_FANOUT~
delay_tims[9] => ~NO_FANOUT~
delay_tims[10] => ~NO_FANOUT~
delay_tims[11] => ~NO_FANOUT~
delay_tims[12] => ~NO_FANOUT~
delay_tims[13] => ~NO_FANOUT~


|UNIT_FINAL|err_high_detect:err3
clk => signal_out~reg0.CLK
clk => count[0].CLK
clk => count[1].CLK
clk => count[2].CLK
clk => count[3].CLK
clk => count[4].CLK
clk => count[5].CLK
clk => count[6].CLK
clk => count[7].CLK
clk => count[8].CLK
clk => signal_in_dly.CLK
rst_n => ~NO_FANOUT~
time_1us => ~NO_FANOUT~
reset_unit => ~NO_FANOUT~
signal_in => always1.IN1
signal_in => signal_in_dly.DATAIN
signal_out <= signal_out~reg0.DB_MAX_OUTPUT_PORT_TYPE
delay_tims[0] => ~NO_FANOUT~
delay_tims[1] => ~NO_FANOUT~
delay_tims[2] => ~NO_FANOUT~
delay_tims[3] => ~NO_FANOUT~
delay_tims[4] => ~NO_FANOUT~
delay_tims[5] => ~NO_FANOUT~
delay_tims[6] => ~NO_FANOUT~
delay_tims[7] => ~NO_FANOUT~
delay_tims[8] => ~NO_FANOUT~
delay_tims[9] => ~NO_FANOUT~
delay_tims[10] => ~NO_FANOUT~
delay_tims[11] => ~NO_FANOUT~
delay_tims[12] => ~NO_FANOUT~
delay_tims[13] => ~NO_FANOUT~


|UNIT_FINAL|err_high_detect:err4
clk => signal_out~reg0.CLK
clk => count[0].CLK
clk => count[1].CLK
clk => count[2].CLK
clk => count[3].CLK
clk => count[4].CLK
clk => count[5].CLK
clk => count[6].CLK
clk => count[7].CLK
clk => count[8].CLK
clk => signal_in_dly.CLK
rst_n => ~NO_FANOUT~
time_1us => ~NO_FANOUT~
reset_unit => ~NO_FANOUT~
signal_in => always1.IN1
signal_in => signal_in_dly.DATAIN
signal_out <= signal_out~reg0.DB_MAX_OUTPUT_PORT_TYPE
delay_tims[0] => ~NO_FANOUT~
delay_tims[1] => ~NO_FANOUT~
delay_tims[2] => ~NO_FANOUT~
delay_tims[3] => ~NO_FANOUT~
delay_tims[4] => ~NO_FANOUT~
delay_tims[5] => ~NO_FANOUT~
delay_tims[6] => ~NO_FANOUT~
delay_tims[7] => ~NO_FANOUT~
delay_tims[8] => ~NO_FANOUT~
delay_tims[9] => ~NO_FANOUT~
delay_tims[10] => ~NO_FANOUT~
delay_tims[11] => ~NO_FANOUT~
delay_tims[12] => ~NO_FANOUT~
delay_tims[13] => ~NO_FANOUT~


