Classic Timing Analyzer report for micro_address_generator
Sun Apr 28 11:26:19 2024
Quartus II Version 8.1 Build 163 10/28/2008 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. tpd
  5. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2008 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                               ;
+------------------------------+-------+---------------+-------------+------+----+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From ; To ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+------+----+------------+----------+--------------+
; Worst-case tpd               ; N/A   ; None          ; 18.480 ns   ; uIR1 ; Y0 ; --         ; --       ; 0            ;
; Total number of failed paths ;       ;               ;             ;      ;    ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+------+----+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP2C8Q208C8        ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------+
; tpd                                                        ;
+-------+-------------------+-----------------+-------+------+
; Slack ; Required P2P Time ; Actual P2P Time ; From  ; To   ;
+-------+-------------------+-----------------+-------+------+
; N/A   ; None              ; 18.480 ns       ; uIR1  ; Y0   ;
; N/A   ; None              ; 17.334 ns       ; uIR2  ; Y0   ;
; N/A   ; None              ; 17.157 ns       ; uIR1  ; Y5   ;
; N/A   ; None              ; 17.107 ns       ; uIR1  ; Y2   ;
; N/A   ; None              ; 17.011 ns       ; uIR1  ; Y6   ;
; N/A   ; None              ; 16.932 ns       ; uIR1  ; Y4   ;
; N/A   ; None              ; 16.758 ns       ; uIR1  ; Y7   ;
; N/A   ; None              ; 16.662 ns       ; IR7   ; Y0   ;
; N/A   ; None              ; 16.640 ns       ; uIR1  ; Y3   ;
; N/A   ; None              ; 16.552 ns       ; uIR0  ; Y0   ;
; N/A   ; None              ; 16.399 ns       ; uIR1  ; Y1   ;
; N/A   ; None              ; 16.301 ns       ; MDR   ; Y0   ;
; N/A   ; None              ; 16.211 ns       ; uIR2  ; Y5   ;
; N/A   ; None              ; 16.083 ns       ; uIR2  ; Y2   ;
; N/A   ; None              ; 16.064 ns       ; uIR2  ; Y6   ;
; N/A   ; None              ; 15.953 ns       ; uIR2  ; Y4   ;
; N/A   ; None              ; 15.696 ns       ; C8    ; Y6   ;
; N/A   ; None              ; 15.616 ns       ; uIR2  ; Y3   ;
; N/A   ; None              ; 15.612 ns       ; uIR2  ; Y7   ;
; N/A   ; None              ; 15.510 ns       ; JP_A6 ; Y6   ;
; N/A   ; None              ; 15.448 ns       ; IR6   ; Y0   ;
; N/A   ; None              ; 15.443 ns       ; C8    ; Y7   ;
; N/A   ; None              ; 15.375 ns       ; uIR0  ; Y5   ;
; N/A   ; None              ; 15.326 ns       ; uIR0  ; Y2   ;
; N/A   ; None              ; 15.269 ns       ; IR3   ; Y6   ;
; N/A   ; None              ; 15.253 ns       ; uIR2  ; Y1   ;
; N/A   ; None              ; 15.228 ns       ; uIR0  ; Y6   ;
; N/A   ; None              ; 15.223 ns       ; JP_A0 ; Y0   ;
; N/A   ; None              ; 15.193 ns       ; IR7   ; Y6   ;
; N/A   ; None              ; 15.151 ns       ; uIR0  ; Y4   ;
; N/A   ; None              ; 15.016 ns       ; IR3   ; Y7   ;
; N/A   ; None              ; 15.002 ns       ; IR2   ; Y6   ;
; N/A   ; None              ; 14.940 ns       ; IR7   ; Y7   ;
; N/A   ; None              ; 14.859 ns       ; uIR0  ; Y3   ;
; N/A   ; None              ; 14.830 ns       ; uIR0  ; Y7   ;
; N/A   ; None              ; 14.749 ns       ; IR2   ; Y7   ;
; N/A   ; None              ; 14.581 ns       ; IR7   ; Y1   ;
; N/A   ; None              ; 14.542 ns       ; JP_A3 ; Y3   ;
; N/A   ; None              ; 14.471 ns       ; uIR0  ; Y1   ;
; N/A   ; None              ; 14.458 ns       ; uIR1  ; LOAD ;
; N/A   ; None              ; 14.453 ns       ; IR2   ; Y5   ;
; N/A   ; None              ; 14.441 ns       ; IR2   ; Y2   ;
; N/A   ; None              ; 14.376 ns       ; zero  ; Y6   ;
; N/A   ; None              ; 14.306 ns       ; MDR   ; Y7   ;
; N/A   ; None              ; 14.306 ns       ; IR3   ; Y5   ;
; N/A   ; None              ; 14.287 ns       ; JP_A2 ; Y2   ;
; N/A   ; None              ; 14.220 ns       ; MDR   ; Y1   ;
; N/A   ; None              ; 14.138 ns       ; C8    ; LOAD ;
; N/A   ; None              ; 14.123 ns       ; zero  ; Y7   ;
; N/A   ; None              ; 14.047 ns       ; IR3   ; Y4   ;
; N/A   ; None              ; 14.028 ns       ; IR6   ; Y6   ;
; N/A   ; None              ; 13.986 ns       ; IR2   ; Y4   ;
; N/A   ; None              ; 13.820 ns       ; IR3   ; Y3   ;
; N/A   ; None              ; 13.775 ns       ; IR6   ; Y7   ;
; N/A   ; None              ; 13.711 ns       ; IR3   ; LOAD ;
; N/A   ; None              ; 13.444 ns       ; IR2   ; LOAD ;
; N/A   ; None              ; 13.383 ns       ; uIR2  ; LOAD ;
; N/A   ; None              ; 13.367 ns       ; IR6   ; Y1   ;
; N/A   ; None              ; 13.014 ns       ; MDR   ; LOAD ;
; N/A   ; None              ; 12.986 ns       ; IR2   ; Y3   ;
; N/A   ; None              ; 12.818 ns       ; zero  ; LOAD ;
; N/A   ; None              ; 12.640 ns       ; IR7   ; LOAD ;
; N/A   ; None              ; 12.547 ns       ; uIR0  ; LOAD ;
; N/A   ; None              ; 12.166 ns       ; IR6   ; LOAD ;
; N/A   ; None              ; 11.621 ns       ; JP_A7 ; Y7   ;
; N/A   ; None              ; 11.547 ns       ; JP_A1 ; Y1   ;
; N/A   ; None              ; 9.844 ns        ; JP_A4 ; Y4   ;
; N/A   ; None              ; 8.649 ns        ; JP_A5 ; Y5   ;
; N/A   ; None              ; 8.232 ns        ; IR5   ; Y5   ;
; N/A   ; None              ; 7.772 ns        ; IR4   ; Y4   ;
+-------+-------------------+-----------------+-------+------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 8.1 Build 163 10/28/2008 SJ Web Edition
    Info: Processing started: Sun Apr 28 11:26:19 2024
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off micro_address_generator -c micro_address_generator --timing_analysis_only
Info: Longest tpd from source pin "uIR1" to destination pin "Y0" is 18.480 ns
    Info: 1: + IC(0.000 ns) + CELL(0.985 ns) = 0.985 ns; Loc. = PIN_31; Fanout = 6; PIN Node = 'uIR1'
    Info: 2: + IC(7.403 ns) + CELL(0.499 ns) = 8.887 ns; Loc. = LCCOMB_X33_Y13_N0; Fanout = 3; COMB Node = 'inst4~170'
    Info: 3: + IC(0.382 ns) + CELL(0.623 ns) = 9.892 ns; Loc. = LCCOMB_X33_Y13_N10; Fanout = 3; COMB Node = 'mux4-8_4inputs:inst23|inst11~10'
    Info: 4: + IC(1.095 ns) + CELL(0.319 ns) = 11.306 ns; Loc. = LCCOMB_X33_Y12_N24; Fanout = 1; COMB Node = 'mux4-8_4inputs:inst23|inst11~11'
    Info: 5: + IC(4.078 ns) + CELL(3.096 ns) = 18.480 ns; Loc. = PIN_11; Fanout = 0; PIN Node = 'Y0'
    Info: Total cell delay = 5.522 ns ( 29.88 % )
    Info: Total interconnect delay = 12.958 ns ( 70.12 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 181 megabytes
    Info: Processing ended: Sun Apr 28 11:26:19 2024
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


