module top_module ( 
    input clk, 
    input [7:0] d, 
    input [1:0] sel, 
    output reg [7:0] q 
);

    wire [7 : 0] q1, q2, q3;
    
    my_dff8 inst_1 (clk, d, q1);
    my_dff8 inst_2 (clk, q1, q2);
    my_dff8 inst_3 (clk, q2, q3);
    
    always @(*)
        case(sel)
            2'b00 : q = d;
            2'b01 : q = q1;
            2'b10 : q = q2;
            2'b11 : q = q3;
            default : q = 8'h00; 
        endcase
    
endmodule