#Substrate Graph
# noVertices
40
# noArcs
126
# Vertices: id availableCpu routingCapacity isCenter
0 1253 1253 1
1 487 487 1
2 274 274 0
3 279 279 1
4 468 468 1
5 668 668 1
6 637 637 1
7 500 500 1
8 605 605 1
9 279 279 1
10 336 336 0
11 125 125 0
12 243 243 1
13 125 125 0
14 125 125 0
15 642 642 1
16 125 125 0
17 274 274 0
18 25 25 0
19 373 373 1
20 642 642 1
21 261 261 1
22 298 298 1
23 355 355 1
24 150 150 0
25 336 336 0
26 150 150 0
27 100 100 0
28 125 125 0
29 75 75 0
30 261 261 1
31 280 280 1
32 150 150 0
33 243 243 1
34 150 150 0
35 100 100 0
36 100 100 0
37 100 100 0
38 387 387 1
39 150 150 0
# Arcs: idS idT delay bandwidth
0 1 1 125
0 2 29 112
0 3 3 93
0 4 2 125
0 5 1 156
0 6 2 156
0 7 1 125
0 8 3 156
0 9 1 93
0 10 1 112
11 12 4 75
11 13 1 50
2 0 29 112
2 14 1 50
2 15 29 112
9 0 1 93
9 4 2 93
9 20 1 93
19 21 2 93
19 16 3 75
19 22 1 93
19 17 1 112
23 24 1 75
23 21 1 93
23 25 4 112
23 26 4 75
10 1 1 112
10 0 1 112
10 20 1 112
17 16 3 50
17 22 1 112
17 19 1 112
1 0 1 125
1 4 2 125
1 6 2 125
1 10 1 112
27 28 1 50
27 29 1 50
28 30 6 75
28 27 1 50
31 32 3 75
31 8 4 93
31 25 1 112
14 2 1 50
14 8 31 75
20 5 1 156
20 4 2 125
20 6 2 156
20 9 1 93
20 10 1 112
7 5 1 125
7 0 1 125
7 6 2 125
7 15 1 125
22 3 2 93
22 19 1 93
22 17 1 112
33 34 1 75
33 30 1 93
33 13 4 75
34 12 1 75
34 33 1 75
12 34 1 75
12 11 4 75
12 30 1 93
35 36 1 50
35 37 2 50
30 28 6 75
30 12 1 93
30 33 1 93
36 35 1 50
36 37 2 50
38 32 3 75
38 26 1 75
38 8 4 125
38 25 1 112
25 38 1 112
25 31 1 112
25 23 4 112
4 1 2 125
4 0 2 125
4 20 2 125
4 9 2 93
26 38 1 75
26 23 4 75
6 1 2 125
6 0 2 156
6 20 2 156
6 7 2 125
6 39 2 75
3 0 3 93
3 22 2 93
3 15 3 93
37 35 2 50
37 36 2 50
16 19 3 75
16 17 3 50
13 11 1 50
13 33 4 75
29 18 4 25
29 27 1 50
32 38 3 75
32 31 3 75
18 29 4 25
24 21 1 75
24 23 1 75
21 24 1 75
21 19 2 93
21 23 1 93
39 5 1 75
39 6 2 75
5 0 1 156
5 20 1 156
5 7 1 125
5 15 1 156
5 39 1 75
8 0 3 156
8 38 4 125
8 31 4 93
8 14 31 75
8 15 3 156
15 5 1 156
15 2 29 112
15 7 1 125
15 8 3 156
15 3 3 93
