### ğŸ‘‹ OlÃ¡! Eu sou um entusiasta de sistemas embarcados

Sou um programador de Verilog, C, C++ e em alguns scripts em python. Trabalho com:

- ğŸ”Œ **Verilog** para FPGAs, design digital e futuramente design analÃ³gico
- âš™ï¸ **C** para microcontroladores (AVR, STM32, ESP32)
- ğŸ§  Interesse por design de CPU, SoC, ASIC e FPGA

---

### ğŸš€ Tecnologias que uso

![Verilog](https://img.shields.io/badge/HDL-Verilog-orange)
![C](https://img.shields.io/badge/C-Embedded-blue)
![Python](https://img.shields.io/badge/Python-Automation-yellow)
![Automation](https://img.shields.io/badge/Automation-Scripts-green)

---

### ğŸ“‚ Projetos em destaque

- ğŸ”§ [`riscv-cpu`](https://github.com/seuusuario/riscv-cpu): Um processador **RISC-V** simples feito do zero **(EM DESENVOLVIMENTO)**
- ğŸ§  [`esp32-environmental-monitor`](https://github.com/seuusuario/esp32-environmental-monitor): Dispositivo embarcado para **enriquecimento ambiental na suinocultura**
- ğŸ“¡ [`python-automation-scripts`](https://github.com/seuusuario/python-automation-scripts): Scripts de automaÃ§Ã£o em Python para tarefas do dia a dia

---

### ğŸ“ˆ EstatÃ­sticas do GitHub

![Seu GitHub Stats](https://github-readme-stats.vercel.app/api?username=seuusuario&show_icons=true&theme=radical)
