add r0, r1, r1, lsl #4 
mvn r2, r0 
add r2, r2, r0, lsl #12 
mvn r0, r2 
