本测试模块用于测试Dcache的顺序写入命中和顺序写出命中功能。随机生成16组数据，然后顺序写入Dcache中，写一个读一个。

使用方法：模拟CPU部分已经给出，将cache模块连入即可。

预期结果：每个数据有三个时钟周期的处理时间，第一个时钟周期，CPU发送相应信号写入一个数据，在该实验条件下必定命中，第二个时钟周期CPU向Dcache发送读相应信号，第三个时钟周期将读取到的数据与写入数据
         进行对比，失败退出测试并给出相应信息，成功继续测试直到测试完成。
