2also be evaluated and compared with previous works.
三、研究計畫之背景及目的
快速傅立葉轉換 (FFT) 演算法是數位訊號處理演算法最重要中的一個，他提供了一個方法，
明顯的增加了離散傅立葉轉換運算的速度。FFT的性能改進已經實現在很多複雜的信號處理
運算上。因為半導體技術快速的發展，大量的電路元件可以整合在單一晶片上。因此在不久
FFT系統可在單一ASIC 晶片上實現。實現N點FFT 系統可使用兩個輸入的蝴蝶式 (butterfly)
模組，包含 log2N個級 (Stage)，並且每一級由 N / 2個雙輸入的蝴蝶式模組所組成。 但是，
整合大量元件在單一個晶片中增加了每個接腳相對邏輯電路的比率，如此嚴重地降低晶片中
邏輯部分的可控制性與可觀察性。因此測試如此高複雜度與高密度的電路是相當困難且昂貴
的。
眾所周知一般的邏輯測試問題是屬於 NP-complete 的問題。不過，對某些重覆的邏輯陣
列 (ILA, Iterative Logic Array) 來說，測試問題可以在多項式時間內求解 [10]。在這篇論文
裡，我們可以把 FFT 處理器視為 ILA。 我們的計劃是依據之前所提出的一系列論文裡所
建立的理論 [11 , 12 , 13 , 14]。在這些論文裡，mesh-connected 陣列、hexagonally-connected
陣列、sequential 陣列和 bilateral 陣列的 M-testable 與 C-testable 的條件均有被提出。一個
C-testable 陣列是有固定測試向量個數的可測試陣列，向量個數的大小與陣列的大小無關。
一個 M-testable 陣列也是有固定測試向量個數的可測試陣列。不過，這固定的數目也是最
小值。 因此，M-testable 技術總優於 C-testable 技術。
在此計畫中，將先提出一個具可測試性架構的 FFT 處理器。我們係使用M-testability 的
條件，並保持有最少的測試向量與 100% 的故障涵蓋率。基於這種可測試性架構設計，位
元階層與MSA模組階層的容錯技術分別地被提出。如果重新規劃是在位元階層進行，便形
成FFTBIT 容錯架構。在MSA模組階層會提出兩種重新規劃技術 Type-I FFTMSA 與Type-II
FFTMSA。我們提出的所有架構同時都考慮了 DFT 與 DFY 的方法，我們的架構都比之前所
提出的方法簡單，同時明顯的提高 FFT系統的可靠度。使用我們的架構硬體增加量約百分
之十二，對於 FFTBIT 架構與 Type-II FFTMSA 架構各需要額外增加 1/2N電路。我們實作了
一個實驗晶片來證實我們的方法。最後我們與之前所提出架構做可靠性與硬體增加量的評
估與考量。
四、研究方法及進行步驟
分散式傅立葉轉換的公式如下所示：
,1,...,0,)()(
1
0



NkwnxkX
N
n
nk
N (1)
公式裡的 wN = e-(2/N)。我們可以使用一個 log2N級的蝴蝶式網路 (Butterfly network) 來直
接實現一個 N點的 FFT硬體架構。每一個級包含 N/2個兩點的蝴蝶式模組。在這個計畫中，
這樣的電路我們稱之為 FFT網路，這也被稱為管線式架構。
圖一為一個兩點的 FFT網路，圖中的每一個蝴蝶式模組執行了下面的運算：
Xout = Xin + YinWn;
Yout = XinYinWn (2)
4模組階層之可測試性設計
 圖三: 可測試性 FFT蝴蝶式網路。
位元階層容錯
這個部分在位元階層為 FFT 陣列處理離線的重組架構。在我們容錯的設計方面，包含
一個多餘的行 coln 並且安置用在每個 TMSA 和 MSA 模組的乘法器模組和減法器模組
之間。我們分別稱修正後具容錯功能的TMSA和MSA模組為FTMSA (容錯的TMSA) 和
FMSA (容錯的MSA) 模組。圖四顯示 FFT蝴蝶式網路的容錯/可測試性架構。這類容錯
的 FFT 網路稱為 FFTBIT 網路。在這個圖裡，每個四點蝴蝶式網路左下兩個點的蝴蝶式
由 FTMSA模組組成。
圖四:容錯/可測試性FFT蝴蝶式網路。
FTMSA 模組以 ILA的形式在圖五，在那裡字元寬度為三。在 FTMSA 模組和
FMSA 模組之間獨特的差別是 FTMSA 模組的最後一行由減法器/加法器細胞組成。用
測試模式下，FTMSA 模組必須作為一個 MAS 模組，因為 FMSA 模組必須作為一個
MSA 模組。對於位元階層設計，FTMSA 模組如圖五中所示也能進行交換操作。
