
PruebaPWM0.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  00800100  0000047e  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         0000042a  00000000  00000000  00000054  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .comment      00000030  00000000  00000000  0000047e  2**0
                  CONTENTS, READONLY
  3 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  000004b0  2**2
                  CONTENTS, READONLY
  4 .debug_aranges 00000088  00000000  00000000  000004f0  2**0
                  CONTENTS, READONLY, DEBUGGING
  5 .debug_info   00000940  00000000  00000000  00000578  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_abbrev 00000763  00000000  00000000  00000eb8  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_line   00000489  00000000  00000000  0000161b  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_frame  000000d8  00000000  00000000  00001aa4  2**2
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_str    000003e9  00000000  00000000  00001b7c  2**0
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_loc    0000014f  00000000  00000000  00001f65  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_ranges 00000058  00000000  00000000  000020b4  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
   8:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
   c:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  10:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  14:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  18:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  1c:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  20:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  24:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  28:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  2c:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  30:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  34:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  38:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  3c:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  40:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  44:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  48:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  4c:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  50:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  54:	0c 94 8b 00 	jmp	0x116	; 0x116 <__vector_21>
  58:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  5c:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  60:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  64:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61
  74:	0e 94 5c 00 	call	0xb8	; 0xb8 <main>
  78:	0c 94 13 02 	jmp	0x426	; 0x426 <_exit>

0000007c <__bad_interrupt>:
  7c:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

00000080 <initADC>:
 */ 
#include <avr/io.h>
#include <stdint.h>

void initADC(uint8_t puertoADC){
	ADMUX = 0;
  80:	ec e7       	ldi	r30, 0x7C	; 124
  82:	f0 e0       	ldi	r31, 0x00	; 0
  84:	10 82       	st	Z, r1
	// Se selecciona un canal
	ADMUX = puertoADC;
  86:	80 83       	st	Z, r24
	
	// Se selecciona el voltaje VREF 5V
	ADMUX |= (1<<REFS0);
  88:	80 81       	ld	r24, Z
  8a:	80 64       	ori	r24, 0x40	; 64
  8c:	80 83       	st	Z, r24
	ADMUX &= ~(1<<REFS1);
  8e:	80 81       	ld	r24, Z
  90:	8f 77       	andi	r24, 0x7F	; 127
  92:	80 83       	st	Z, r24
	// Se justifica hacia la izquierda la salida del adc
	ADMUX |= (1 << ADLAR);
  94:	80 81       	ld	r24, Z
  96:	80 62       	ori	r24, 0x20	; 32
  98:	80 83       	st	Z, r24
	// Habilitar prescaler de 16M/128 fadc = 125khz
	ADCSRA |= (1<<ADPS2)|(1<<ADPS1)|(1<<ADPS0);
  9a:	ea e7       	ldi	r30, 0x7A	; 122
  9c:	f0 e0       	ldi	r31, 0x00	; 0
  9e:	80 81       	ld	r24, Z
  a0:	87 60       	ori	r24, 0x07	; 7
  a2:	80 83       	st	Z, r24
	// Activar la interrupcion del ADC
	ADCSRA |= (1<<ADIE);
  a4:	80 81       	ld	r24, Z
  a6:	88 60       	ori	r24, 0x08	; 8
  a8:	80 83       	st	Z, r24
	// Se activa el ADC
	ADCSRA |= (1<< ADEN);
  aa:	80 81       	ld	r24, Z
  ac:	80 68       	ori	r24, 0x80	; 128
  ae:	80 83       	st	Z, r24
  b0:	08 95       	ret

000000b2 <setup>:
}

// Subrutina setup ------------------------------------------------------------
void setup(void){
	// Se apaga tx y rx
	UCSR0B = 0;
  b2:	10 92 c1 00 	sts	0x00C1, r1	; 0x8000c1 <__TEXT_REGION_LENGTH__+0x7f80c1>
  b6:	08 95       	ret

000000b8 <main>:
void setup(void);

int main(void)
{
	
	cli();								// Deshabilitar interrupciones globales
  b8:	f8 94       	cli
	setup();							// Dirigirse a la subrutina setup
  ba:	0e 94 59 00 	call	0xb2	; 0xb2 <setup>
	initPWM0FastA(no_invertido, 1024);	// Se llama la funcion de la libreria y se envian datos
  be:	60 e0       	ldi	r22, 0x00	; 0
  c0:	74 e0       	ldi	r23, 0x04	; 4
  c2:	80 e0       	ldi	r24, 0x00	; 0
  c4:	0e 94 a0 00 	call	0x140	; 0x140 <initPWM0FastA>
	initPWM0FastB(no_invertido, 1024);	// Se llama la funcion de la libreria y se envian datos
  c8:	60 e0       	ldi	r22, 0x00	; 0
  ca:	74 e0       	ldi	r23, 0x04	; 4
  cc:	80 e0       	ldi	r24, 0x00	; 0
  ce:	0e 94 b5 00 	call	0x16a	; 0x16a <initPWM0FastB>
	sei();								// Habilitar interrupciones globales
  d2:	78 94       	sei
	
	while (1)
	{
		
		initADC(7);				// Se comienza la conversion en ADC5
  d4:	87 e0       	ldi	r24, 0x07	; 7
  d6:	0e 94 40 00 	call	0x80	; 0x80 <initADC>
		ADCSRA |= (1<< ADSC);	// Comenzar conversion
  da:	ea e7       	ldi	r30, 0x7A	; 122
  dc:	f0 e0       	ldi	r31, 0x00	; 0
  de:	80 81       	ld	r24, Z
  e0:	80 64       	ori	r24, 0x40	; 64
  e2:	80 83       	st	Z, r24
		while(ADCSRA&(1<<ADSC));// Revisar si la conversion ya termino
  e4:	80 91 7a 00 	lds	r24, 0x007A	; 0x80007a <__TEXT_REGION_LENGTH__+0x7f807a>
  e8:	86 fd       	sbrc	r24, 6
  ea:	fc cf       	rjmp	.-8      	; 0xe4 <main+0x2c>
		updateDutyCycleA(ADCH);		// Se llama la funcion de la libreria
  ec:	80 91 79 00 	lds	r24, 0x0079	; 0x800079 <__TEXT_REGION_LENGTH__+0x7f8079>
  f0:	0e 94 c9 00 	call	0x192	; 0x192 <updateDutyCycleA>
		
 		initADC(6);				// Se comienza la conversion en ADC6
  f4:	86 e0       	ldi	r24, 0x06	; 6
  f6:	0e 94 40 00 	call	0x80	; 0x80 <initADC>
 		ADCSRA |= (1<< ADSC);	// Comenzar conversion
  fa:	ea e7       	ldi	r30, 0x7A	; 122
  fc:	f0 e0       	ldi	r31, 0x00	; 0
  fe:	80 81       	ld	r24, Z
 100:	80 64       	ori	r24, 0x40	; 64
 102:	80 83       	st	Z, r24
 		while(ADCSRA&(1<<ADSC));// Revisar si la conversion ya termino
 104:	80 91 7a 00 	lds	r24, 0x007A	; 0x80007a <__TEXT_REGION_LENGTH__+0x7f807a>
 108:	86 fd       	sbrc	r24, 6
 10a:	fc cf       	rjmp	.-8      	; 0x104 <main+0x4c>
 		updateDutyCycleB(ADCH);		// Se llama la funcion de la libreria
 10c:	80 91 79 00 	lds	r24, 0x0079	; 0x800079 <__TEXT_REGION_LENGTH__+0x7f8079>
 110:	0e 94 d9 00 	call	0x1b2	; 0x1b2 <updateDutyCycleB>
		
	}
 114:	df cf       	rjmp	.-66     	; 0xd4 <main+0x1c>

00000116 <__vector_21>:
	UCSR0B = 0;
}

// Vector de interrupcion ADC -------------------------------------------------
ISR(ADC_vect)
{
 116:	1f 92       	push	r1
 118:	0f 92       	push	r0
 11a:	0f b6       	in	r0, 0x3f	; 63
 11c:	0f 92       	push	r0
 11e:	11 24       	eor	r1, r1
 120:	8f 93       	push	r24
 122:	ef 93       	push	r30
 124:	ff 93       	push	r31
	// Se escribe con un 1 lógico la bandera para apagarla
	ADCSRA |= (1<<ADIF);
 126:	ea e7       	ldi	r30, 0x7A	; 122
 128:	f0 e0       	ldi	r31, 0x00	; 0
 12a:	80 81       	ld	r24, Z
 12c:	80 61       	ori	r24, 0x10	; 16
 12e:	80 83       	st	Z, r24
 130:	ff 91       	pop	r31
 132:	ef 91       	pop	r30
 134:	8f 91       	pop	r24
 136:	0f 90       	pop	r0
 138:	0f be       	out	0x3f, r0	; 63
 13a:	0f 90       	pop	r0
 13c:	1f 90       	pop	r1
 13e:	18 95       	reti

00000140 <initPWM0FastA>:
#define invertido 1
#define no_invertido 0

void initPWM0FastA(uint8_t inverted, uint16_t prescaler){
	//Configurando el pin PD6 como salida (OC0A)
	DDRD |= (1<<DDD6);
 140:	9a b1       	in	r25, 0x0a	; 10
 142:	90 64       	ori	r25, 0x40	; 64
 144:	9a b9       	out	0x0a, r25	; 10
	
	TCCR0A = 0;
 146:	14 bc       	out	0x24, r1	; 36
	TCCR0B = 0;
 148:	15 bc       	out	0x25, r1	; 37
	
	if (inverted){
 14a:	88 23       	and	r24, r24
 14c:	21 f0       	breq	.+8      	; 0x156 <initPWM0FastA+0x16>
		//Configurando OC0A como invertido
		TCCR0A |= (1<<COM0A1)|(1<<COM0A0);
 14e:	84 b5       	in	r24, 0x24	; 36
 150:	80 6c       	ori	r24, 0xC0	; 192
 152:	84 bd       	out	0x24, r24	; 36
 154:	03 c0       	rjmp	.+6      	; 0x15c <initPWM0FastA+0x1c>
	}
	else {
		//Configurando OC0A como no invertido
		TCCR0A |= (1<<COM0A1);
 156:	84 b5       	in	r24, 0x24	; 36
 158:	80 68       	ori	r24, 0x80	; 128
 15a:	84 bd       	out	0x24, r24	; 36
	}
	// Configurando modo FAST PWM0 TOP 0XFF
	TCCR0A |= (1<<WGM01)|(1<<WGM00);
 15c:	84 b5       	in	r24, 0x24	; 36
 15e:	83 60       	ori	r24, 0x03	; 3
 160:	84 bd       	out	0x24, r24	; 36
	// Configurando prescaler de 1024
	
		TCCR0B |= (1<<CS02)|(1<<CS00);
 162:	85 b5       	in	r24, 0x25	; 37
 164:	85 60       	ori	r24, 0x05	; 5
 166:	85 bd       	out	0x25, r24	; 37
 168:	08 95       	ret

0000016a <initPWM0FastB>:
	
}

void initPWM0FastB(uint8_t inverted, uint16_t prescaler){
	//Configurando el pin PD6 como salida (OC0B)
	DDRD |= (1<<DDD5);
 16a:	9a b1       	in	r25, 0x0a	; 10
 16c:	90 62       	ori	r25, 0x20	; 32
 16e:	9a b9       	out	0x0a, r25	; 10
	
	TCCR0B = 0;
 170:	15 bc       	out	0x25, r1	; 37
	if (inverted){
 172:	88 23       	and	r24, r24
 174:	21 f0       	breq	.+8      	; 0x17e <initPWM0FastB+0x14>
		//Configurando OC0A como invertido
		TCCR0A |= (1<<COM0B1)|(1<<COM0B0);
 176:	84 b5       	in	r24, 0x24	; 36
 178:	80 63       	ori	r24, 0x30	; 48
 17a:	84 bd       	out	0x24, r24	; 36
 17c:	03 c0       	rjmp	.+6      	; 0x184 <initPWM0FastB+0x1a>
	}
	else {
		//Configurando OC0A como no invertido
		TCCR0A |= (1<<COM0B1);
 17e:	84 b5       	in	r24, 0x24	; 36
 180:	80 62       	ori	r24, 0x20	; 32
 182:	84 bd       	out	0x24, r24	; 36
	}
	// Configurando modo FAST PWM0 TOP 0XFF
	TCCR0A |= (1<<WGM01)|(1<<WGM00);
 184:	84 b5       	in	r24, 0x24	; 36
 186:	83 60       	ori	r24, 0x03	; 3
 188:	84 bd       	out	0x24, r24	; 36
	// Configurando prescaler de 1024
	
		TCCR0B |= (1<<CS02)|(1<<CS00);
 18a:	85 b5       	in	r24, 0x25	; 37
 18c:	85 60       	ori	r24, 0x05	; 5
 18e:	85 bd       	out	0x25, r24	; 37
 190:	08 95       	ret

00000192 <updateDutyCycleA>:
	
}

void updateDutyCycleA(uint8_t duty){
	OCR0A = duty * 0.15;
 192:	68 2f       	mov	r22, r24
 194:	70 e0       	ldi	r23, 0x00	; 0
 196:	80 e0       	ldi	r24, 0x00	; 0
 198:	90 e0       	ldi	r25, 0x00	; 0
 19a:	0e 94 1a 01 	call	0x234	; 0x234 <__floatsisf>
 19e:	2a e9       	ldi	r18, 0x9A	; 154
 1a0:	39 e9       	ldi	r19, 0x99	; 153
 1a2:	49 e1       	ldi	r20, 0x19	; 25
 1a4:	5e e3       	ldi	r21, 0x3E	; 62
 1a6:	0e 94 7e 01 	call	0x2fc	; 0x2fc <__mulsf3>
 1aa:	0e 94 e9 00 	call	0x1d2	; 0x1d2 <__fixunssfsi>
 1ae:	67 bd       	out	0x27, r22	; 39
 1b0:	08 95       	ret

000001b2 <updateDutyCycleB>:
}

void updateDutyCycleB(uint8_t duty1){
	OCR0B = duty1 * 0.15;
 1b2:	68 2f       	mov	r22, r24
 1b4:	70 e0       	ldi	r23, 0x00	; 0
 1b6:	80 e0       	ldi	r24, 0x00	; 0
 1b8:	90 e0       	ldi	r25, 0x00	; 0
 1ba:	0e 94 1a 01 	call	0x234	; 0x234 <__floatsisf>
 1be:	2a e9       	ldi	r18, 0x9A	; 154
 1c0:	39 e9       	ldi	r19, 0x99	; 153
 1c2:	49 e1       	ldi	r20, 0x19	; 25
 1c4:	5e e3       	ldi	r21, 0x3E	; 62
 1c6:	0e 94 7e 01 	call	0x2fc	; 0x2fc <__mulsf3>
 1ca:	0e 94 e9 00 	call	0x1d2	; 0x1d2 <__fixunssfsi>
 1ce:	68 bd       	out	0x28, r22	; 40
 1d0:	08 95       	ret

000001d2 <__fixunssfsi>:
 1d2:	0e 94 5d 01 	call	0x2ba	; 0x2ba <__fp_splitA>
 1d6:	88 f0       	brcs	.+34     	; 0x1fa <__fixunssfsi+0x28>
 1d8:	9f 57       	subi	r25, 0x7F	; 127
 1da:	98 f0       	brcs	.+38     	; 0x202 <__fixunssfsi+0x30>
 1dc:	b9 2f       	mov	r27, r25
 1de:	99 27       	eor	r25, r25
 1e0:	b7 51       	subi	r27, 0x17	; 23
 1e2:	b0 f0       	brcs	.+44     	; 0x210 <__fixunssfsi+0x3e>
 1e4:	e1 f0       	breq	.+56     	; 0x21e <__fixunssfsi+0x4c>
 1e6:	66 0f       	add	r22, r22
 1e8:	77 1f       	adc	r23, r23
 1ea:	88 1f       	adc	r24, r24
 1ec:	99 1f       	adc	r25, r25
 1ee:	1a f0       	brmi	.+6      	; 0x1f6 <__fixunssfsi+0x24>
 1f0:	ba 95       	dec	r27
 1f2:	c9 f7       	brne	.-14     	; 0x1e6 <__fixunssfsi+0x14>
 1f4:	14 c0       	rjmp	.+40     	; 0x21e <__fixunssfsi+0x4c>
 1f6:	b1 30       	cpi	r27, 0x01	; 1
 1f8:	91 f0       	breq	.+36     	; 0x21e <__fixunssfsi+0x4c>
 1fa:	0e 94 77 01 	call	0x2ee	; 0x2ee <__fp_zero>
 1fe:	b1 e0       	ldi	r27, 0x01	; 1
 200:	08 95       	ret
 202:	0c 94 77 01 	jmp	0x2ee	; 0x2ee <__fp_zero>
 206:	67 2f       	mov	r22, r23
 208:	78 2f       	mov	r23, r24
 20a:	88 27       	eor	r24, r24
 20c:	b8 5f       	subi	r27, 0xF8	; 248
 20e:	39 f0       	breq	.+14     	; 0x21e <__fixunssfsi+0x4c>
 210:	b9 3f       	cpi	r27, 0xF9	; 249
 212:	cc f3       	brlt	.-14     	; 0x206 <__fixunssfsi+0x34>
 214:	86 95       	lsr	r24
 216:	77 95       	ror	r23
 218:	67 95       	ror	r22
 21a:	b3 95       	inc	r27
 21c:	d9 f7       	brne	.-10     	; 0x214 <__fixunssfsi+0x42>
 21e:	3e f4       	brtc	.+14     	; 0x22e <__fixunssfsi+0x5c>
 220:	90 95       	com	r25
 222:	80 95       	com	r24
 224:	70 95       	com	r23
 226:	61 95       	neg	r22
 228:	7f 4f       	sbci	r23, 0xFF	; 255
 22a:	8f 4f       	sbci	r24, 0xFF	; 255
 22c:	9f 4f       	sbci	r25, 0xFF	; 255
 22e:	08 95       	ret

00000230 <__floatunsisf>:
 230:	e8 94       	clt
 232:	09 c0       	rjmp	.+18     	; 0x246 <__floatsisf+0x12>

00000234 <__floatsisf>:
 234:	97 fb       	bst	r25, 7
 236:	3e f4       	brtc	.+14     	; 0x246 <__floatsisf+0x12>
 238:	90 95       	com	r25
 23a:	80 95       	com	r24
 23c:	70 95       	com	r23
 23e:	61 95       	neg	r22
 240:	7f 4f       	sbci	r23, 0xFF	; 255
 242:	8f 4f       	sbci	r24, 0xFF	; 255
 244:	9f 4f       	sbci	r25, 0xFF	; 255
 246:	99 23       	and	r25, r25
 248:	a9 f0       	breq	.+42     	; 0x274 <__floatsisf+0x40>
 24a:	f9 2f       	mov	r31, r25
 24c:	96 e9       	ldi	r25, 0x96	; 150
 24e:	bb 27       	eor	r27, r27
 250:	93 95       	inc	r25
 252:	f6 95       	lsr	r31
 254:	87 95       	ror	r24
 256:	77 95       	ror	r23
 258:	67 95       	ror	r22
 25a:	b7 95       	ror	r27
 25c:	f1 11       	cpse	r31, r1
 25e:	f8 cf       	rjmp	.-16     	; 0x250 <__floatsisf+0x1c>
 260:	fa f4       	brpl	.+62     	; 0x2a0 <__floatsisf+0x6c>
 262:	bb 0f       	add	r27, r27
 264:	11 f4       	brne	.+4      	; 0x26a <__floatsisf+0x36>
 266:	60 ff       	sbrs	r22, 0
 268:	1b c0       	rjmp	.+54     	; 0x2a0 <__floatsisf+0x6c>
 26a:	6f 5f       	subi	r22, 0xFF	; 255
 26c:	7f 4f       	sbci	r23, 0xFF	; 255
 26e:	8f 4f       	sbci	r24, 0xFF	; 255
 270:	9f 4f       	sbci	r25, 0xFF	; 255
 272:	16 c0       	rjmp	.+44     	; 0x2a0 <__floatsisf+0x6c>
 274:	88 23       	and	r24, r24
 276:	11 f0       	breq	.+4      	; 0x27c <__floatsisf+0x48>
 278:	96 e9       	ldi	r25, 0x96	; 150
 27a:	11 c0       	rjmp	.+34     	; 0x29e <__floatsisf+0x6a>
 27c:	77 23       	and	r23, r23
 27e:	21 f0       	breq	.+8      	; 0x288 <__floatsisf+0x54>
 280:	9e e8       	ldi	r25, 0x8E	; 142
 282:	87 2f       	mov	r24, r23
 284:	76 2f       	mov	r23, r22
 286:	05 c0       	rjmp	.+10     	; 0x292 <__floatsisf+0x5e>
 288:	66 23       	and	r22, r22
 28a:	71 f0       	breq	.+28     	; 0x2a8 <__floatsisf+0x74>
 28c:	96 e8       	ldi	r25, 0x86	; 134
 28e:	86 2f       	mov	r24, r22
 290:	70 e0       	ldi	r23, 0x00	; 0
 292:	60 e0       	ldi	r22, 0x00	; 0
 294:	2a f0       	brmi	.+10     	; 0x2a0 <__floatsisf+0x6c>
 296:	9a 95       	dec	r25
 298:	66 0f       	add	r22, r22
 29a:	77 1f       	adc	r23, r23
 29c:	88 1f       	adc	r24, r24
 29e:	da f7       	brpl	.-10     	; 0x296 <__floatsisf+0x62>
 2a0:	88 0f       	add	r24, r24
 2a2:	96 95       	lsr	r25
 2a4:	87 95       	ror	r24
 2a6:	97 f9       	bld	r25, 7
 2a8:	08 95       	ret

000002aa <__fp_split3>:
 2aa:	57 fd       	sbrc	r21, 7
 2ac:	90 58       	subi	r25, 0x80	; 128
 2ae:	44 0f       	add	r20, r20
 2b0:	55 1f       	adc	r21, r21
 2b2:	59 f0       	breq	.+22     	; 0x2ca <__fp_splitA+0x10>
 2b4:	5f 3f       	cpi	r21, 0xFF	; 255
 2b6:	71 f0       	breq	.+28     	; 0x2d4 <__fp_splitA+0x1a>
 2b8:	47 95       	ror	r20

000002ba <__fp_splitA>:
 2ba:	88 0f       	add	r24, r24
 2bc:	97 fb       	bst	r25, 7
 2be:	99 1f       	adc	r25, r25
 2c0:	61 f0       	breq	.+24     	; 0x2da <__fp_splitA+0x20>
 2c2:	9f 3f       	cpi	r25, 0xFF	; 255
 2c4:	79 f0       	breq	.+30     	; 0x2e4 <__fp_splitA+0x2a>
 2c6:	87 95       	ror	r24
 2c8:	08 95       	ret
 2ca:	12 16       	cp	r1, r18
 2cc:	13 06       	cpc	r1, r19
 2ce:	14 06       	cpc	r1, r20
 2d0:	55 1f       	adc	r21, r21
 2d2:	f2 cf       	rjmp	.-28     	; 0x2b8 <__fp_split3+0xe>
 2d4:	46 95       	lsr	r20
 2d6:	f1 df       	rcall	.-30     	; 0x2ba <__fp_splitA>
 2d8:	08 c0       	rjmp	.+16     	; 0x2ea <__fp_splitA+0x30>
 2da:	16 16       	cp	r1, r22
 2dc:	17 06       	cpc	r1, r23
 2de:	18 06       	cpc	r1, r24
 2e0:	99 1f       	adc	r25, r25
 2e2:	f1 cf       	rjmp	.-30     	; 0x2c6 <__fp_splitA+0xc>
 2e4:	86 95       	lsr	r24
 2e6:	71 05       	cpc	r23, r1
 2e8:	61 05       	cpc	r22, r1
 2ea:	08 94       	sec
 2ec:	08 95       	ret

000002ee <__fp_zero>:
 2ee:	e8 94       	clt

000002f0 <__fp_szero>:
 2f0:	bb 27       	eor	r27, r27
 2f2:	66 27       	eor	r22, r22
 2f4:	77 27       	eor	r23, r23
 2f6:	cb 01       	movw	r24, r22
 2f8:	97 f9       	bld	r25, 7
 2fa:	08 95       	ret

000002fc <__mulsf3>:
 2fc:	0e 94 91 01 	call	0x322	; 0x322 <__mulsf3x>
 300:	0c 94 02 02 	jmp	0x404	; 0x404 <__fp_round>
 304:	0e 94 f4 01 	call	0x3e8	; 0x3e8 <__fp_pscA>
 308:	38 f0       	brcs	.+14     	; 0x318 <__mulsf3+0x1c>
 30a:	0e 94 fb 01 	call	0x3f6	; 0x3f6 <__fp_pscB>
 30e:	20 f0       	brcs	.+8      	; 0x318 <__mulsf3+0x1c>
 310:	95 23       	and	r25, r21
 312:	11 f0       	breq	.+4      	; 0x318 <__mulsf3+0x1c>
 314:	0c 94 eb 01 	jmp	0x3d6	; 0x3d6 <__fp_inf>
 318:	0c 94 f1 01 	jmp	0x3e2	; 0x3e2 <__fp_nan>
 31c:	11 24       	eor	r1, r1
 31e:	0c 94 78 01 	jmp	0x2f0	; 0x2f0 <__fp_szero>

00000322 <__mulsf3x>:
 322:	0e 94 55 01 	call	0x2aa	; 0x2aa <__fp_split3>
 326:	70 f3       	brcs	.-36     	; 0x304 <__mulsf3+0x8>

00000328 <__mulsf3_pse>:
 328:	95 9f       	mul	r25, r21
 32a:	c1 f3       	breq	.-16     	; 0x31c <__mulsf3+0x20>
 32c:	95 0f       	add	r25, r21
 32e:	50 e0       	ldi	r21, 0x00	; 0
 330:	55 1f       	adc	r21, r21
 332:	62 9f       	mul	r22, r18
 334:	f0 01       	movw	r30, r0
 336:	72 9f       	mul	r23, r18
 338:	bb 27       	eor	r27, r27
 33a:	f0 0d       	add	r31, r0
 33c:	b1 1d       	adc	r27, r1
 33e:	63 9f       	mul	r22, r19
 340:	aa 27       	eor	r26, r26
 342:	f0 0d       	add	r31, r0
 344:	b1 1d       	adc	r27, r1
 346:	aa 1f       	adc	r26, r26
 348:	64 9f       	mul	r22, r20
 34a:	66 27       	eor	r22, r22
 34c:	b0 0d       	add	r27, r0
 34e:	a1 1d       	adc	r26, r1
 350:	66 1f       	adc	r22, r22
 352:	82 9f       	mul	r24, r18
 354:	22 27       	eor	r18, r18
 356:	b0 0d       	add	r27, r0
 358:	a1 1d       	adc	r26, r1
 35a:	62 1f       	adc	r22, r18
 35c:	73 9f       	mul	r23, r19
 35e:	b0 0d       	add	r27, r0
 360:	a1 1d       	adc	r26, r1
 362:	62 1f       	adc	r22, r18
 364:	83 9f       	mul	r24, r19
 366:	a0 0d       	add	r26, r0
 368:	61 1d       	adc	r22, r1
 36a:	22 1f       	adc	r18, r18
 36c:	74 9f       	mul	r23, r20
 36e:	33 27       	eor	r19, r19
 370:	a0 0d       	add	r26, r0
 372:	61 1d       	adc	r22, r1
 374:	23 1f       	adc	r18, r19
 376:	84 9f       	mul	r24, r20
 378:	60 0d       	add	r22, r0
 37a:	21 1d       	adc	r18, r1
 37c:	82 2f       	mov	r24, r18
 37e:	76 2f       	mov	r23, r22
 380:	6a 2f       	mov	r22, r26
 382:	11 24       	eor	r1, r1
 384:	9f 57       	subi	r25, 0x7F	; 127
 386:	50 40       	sbci	r21, 0x00	; 0
 388:	9a f0       	brmi	.+38     	; 0x3b0 <__mulsf3_pse+0x88>
 38a:	f1 f0       	breq	.+60     	; 0x3c8 <__mulsf3_pse+0xa0>
 38c:	88 23       	and	r24, r24
 38e:	4a f0       	brmi	.+18     	; 0x3a2 <__mulsf3_pse+0x7a>
 390:	ee 0f       	add	r30, r30
 392:	ff 1f       	adc	r31, r31
 394:	bb 1f       	adc	r27, r27
 396:	66 1f       	adc	r22, r22
 398:	77 1f       	adc	r23, r23
 39a:	88 1f       	adc	r24, r24
 39c:	91 50       	subi	r25, 0x01	; 1
 39e:	50 40       	sbci	r21, 0x00	; 0
 3a0:	a9 f7       	brne	.-22     	; 0x38c <__mulsf3_pse+0x64>
 3a2:	9e 3f       	cpi	r25, 0xFE	; 254
 3a4:	51 05       	cpc	r21, r1
 3a6:	80 f0       	brcs	.+32     	; 0x3c8 <__mulsf3_pse+0xa0>
 3a8:	0c 94 eb 01 	jmp	0x3d6	; 0x3d6 <__fp_inf>
 3ac:	0c 94 78 01 	jmp	0x2f0	; 0x2f0 <__fp_szero>
 3b0:	5f 3f       	cpi	r21, 0xFF	; 255
 3b2:	e4 f3       	brlt	.-8      	; 0x3ac <__mulsf3_pse+0x84>
 3b4:	98 3e       	cpi	r25, 0xE8	; 232
 3b6:	d4 f3       	brlt	.-12     	; 0x3ac <__mulsf3_pse+0x84>
 3b8:	86 95       	lsr	r24
 3ba:	77 95       	ror	r23
 3bc:	67 95       	ror	r22
 3be:	b7 95       	ror	r27
 3c0:	f7 95       	ror	r31
 3c2:	e7 95       	ror	r30
 3c4:	9f 5f       	subi	r25, 0xFF	; 255
 3c6:	c1 f7       	brne	.-16     	; 0x3b8 <__mulsf3_pse+0x90>
 3c8:	fe 2b       	or	r31, r30
 3ca:	88 0f       	add	r24, r24
 3cc:	91 1d       	adc	r25, r1
 3ce:	96 95       	lsr	r25
 3d0:	87 95       	ror	r24
 3d2:	97 f9       	bld	r25, 7
 3d4:	08 95       	ret

000003d6 <__fp_inf>:
 3d6:	97 f9       	bld	r25, 7
 3d8:	9f 67       	ori	r25, 0x7F	; 127
 3da:	80 e8       	ldi	r24, 0x80	; 128
 3dc:	70 e0       	ldi	r23, 0x00	; 0
 3de:	60 e0       	ldi	r22, 0x00	; 0
 3e0:	08 95       	ret

000003e2 <__fp_nan>:
 3e2:	9f ef       	ldi	r25, 0xFF	; 255
 3e4:	80 ec       	ldi	r24, 0xC0	; 192
 3e6:	08 95       	ret

000003e8 <__fp_pscA>:
 3e8:	00 24       	eor	r0, r0
 3ea:	0a 94       	dec	r0
 3ec:	16 16       	cp	r1, r22
 3ee:	17 06       	cpc	r1, r23
 3f0:	18 06       	cpc	r1, r24
 3f2:	09 06       	cpc	r0, r25
 3f4:	08 95       	ret

000003f6 <__fp_pscB>:
 3f6:	00 24       	eor	r0, r0
 3f8:	0a 94       	dec	r0
 3fa:	12 16       	cp	r1, r18
 3fc:	13 06       	cpc	r1, r19
 3fe:	14 06       	cpc	r1, r20
 400:	05 06       	cpc	r0, r21
 402:	08 95       	ret

00000404 <__fp_round>:
 404:	09 2e       	mov	r0, r25
 406:	03 94       	inc	r0
 408:	00 0c       	add	r0, r0
 40a:	11 f4       	brne	.+4      	; 0x410 <__fp_round+0xc>
 40c:	88 23       	and	r24, r24
 40e:	52 f0       	brmi	.+20     	; 0x424 <__fp_round+0x20>
 410:	bb 0f       	add	r27, r27
 412:	40 f4       	brcc	.+16     	; 0x424 <__fp_round+0x20>
 414:	bf 2b       	or	r27, r31
 416:	11 f4       	brne	.+4      	; 0x41c <__fp_round+0x18>
 418:	60 ff       	sbrs	r22, 0
 41a:	04 c0       	rjmp	.+8      	; 0x424 <__fp_round+0x20>
 41c:	6f 5f       	subi	r22, 0xFF	; 255
 41e:	7f 4f       	sbci	r23, 0xFF	; 255
 420:	8f 4f       	sbci	r24, 0xFF	; 255
 422:	9f 4f       	sbci	r25, 0xFF	; 255
 424:	08 95       	ret

00000426 <_exit>:
 426:	f8 94       	cli

00000428 <__stop_program>:
 428:	ff cf       	rjmp	.-2      	; 0x428 <__stop_program>
