TimeQuest Timing Analyzer report for SineWaveGenerator
Thu Feb 16 19:15:30 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'divisor_de_clock:divisor_portadora|o_clk'
 14. Slow 1200mV 85C Model Setup: 'divisor_de_clock:divisor_moduladora|o_clk'
 15. Slow 1200mV 85C Model Hold: 'divisor_de_clock:divisor_moduladora|o_clk'
 16. Slow 1200mV 85C Model Hold: 'divisor_de_clock:divisor_portadora|o_clk'
 17. Slow 1200mV 85C Model Hold: 'clk'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'divisor_de_clock:divisor_moduladora|o_clk'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'divisor_de_clock:divisor_portadora|o_clk'
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Slow 1200mV 85C Model Metastability Report
 24. Slow 1200mV 0C Model Fmax Summary
 25. Slow 1200mV 0C Model Setup Summary
 26. Slow 1200mV 0C Model Hold Summary
 27. Slow 1200mV 0C Model Recovery Summary
 28. Slow 1200mV 0C Model Removal Summary
 29. Slow 1200mV 0C Model Minimum Pulse Width Summary
 30. Slow 1200mV 0C Model Setup: 'clk'
 31. Slow 1200mV 0C Model Setup: 'divisor_de_clock:divisor_portadora|o_clk'
 32. Slow 1200mV 0C Model Setup: 'divisor_de_clock:divisor_moduladora|o_clk'
 33. Slow 1200mV 0C Model Hold: 'divisor_de_clock:divisor_moduladora|o_clk'
 34. Slow 1200mV 0C Model Hold: 'divisor_de_clock:divisor_portadora|o_clk'
 35. Slow 1200mV 0C Model Hold: 'clk'
 36. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 37. Slow 1200mV 0C Model Minimum Pulse Width: 'divisor_de_clock:divisor_moduladora|o_clk'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'divisor_de_clock:divisor_portadora|o_clk'
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Slow 1200mV 0C Model Metastability Report
 42. Fast 1200mV 0C Model Setup Summary
 43. Fast 1200mV 0C Model Hold Summary
 44. Fast 1200mV 0C Model Recovery Summary
 45. Fast 1200mV 0C Model Removal Summary
 46. Fast 1200mV 0C Model Minimum Pulse Width Summary
 47. Fast 1200mV 0C Model Setup: 'clk'
 48. Fast 1200mV 0C Model Setup: 'divisor_de_clock:divisor_portadora|o_clk'
 49. Fast 1200mV 0C Model Setup: 'divisor_de_clock:divisor_moduladora|o_clk'
 50. Fast 1200mV 0C Model Hold: 'divisor_de_clock:divisor_moduladora|o_clk'
 51. Fast 1200mV 0C Model Hold: 'divisor_de_clock:divisor_portadora|o_clk'
 52. Fast 1200mV 0C Model Hold: 'clk'
 53. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 54. Fast 1200mV 0C Model Minimum Pulse Width: 'divisor_de_clock:divisor_moduladora|o_clk'
 55. Fast 1200mV 0C Model Minimum Pulse Width: 'divisor_de_clock:divisor_portadora|o_clk'
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Fast 1200mV 0C Model Metastability Report
 59. Multicorner Timing Analysis Summary
 60. Clock to Output Times
 61. Minimum Clock to Output Times
 62. Board Trace Model Assignments
 63. Input Transition Times
 64. Slow Corner Signal Integrity Metrics
 65. Fast Corner Signal Integrity Metrics
 66. Setup Transfers
 67. Hold Transfers
 68. Report TCCS
 69. Report RSKM
 70. Unconstrained Paths
 71. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; SineWaveGenerator                                  ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                               ;
+-------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------+
; Clock Name                                ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                       ;
+-------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------+
; clk                                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                       ;
; divisor_de_clock:divisor_moduladora|o_clk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { divisor_de_clock:divisor_moduladora|o_clk } ;
; divisor_de_clock:divisor_portadora|o_clk  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { divisor_de_clock:divisor_portadora|o_clk }  ;
+-------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                       ;
+------------+-----------------+-------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                ; Note                                                          ;
+------------+-----------------+-------------------------------------------+---------------------------------------------------------------+
; 389.56 MHz ; 250.0 MHz       ; clk                                       ; limit due to minimum period restriction (max I/O toggle rate) ;
; 545.26 MHz ; 500.0 MHz       ; divisor_de_clock:divisor_portadora|o_clk  ; limit due to minimum period restriction (tmin)                ;
; 587.2 MHz  ; 500.0 MHz       ; divisor_de_clock:divisor_moduladora|o_clk ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+-------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; clk                                       ; -1.567 ; -35.738       ;
; divisor_de_clock:divisor_portadora|o_clk  ; -0.834 ; -4.240        ;
; divisor_de_clock:divisor_moduladora|o_clk ; -0.703 ; -3.417        ;
+-------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                ;
+-------------------------------------------+-------+---------------+
; Clock                                     ; Slack ; End Point TNS ;
+-------------------------------------------+-------+---------------+
; divisor_de_clock:divisor_moduladora|o_clk ; 0.362 ; 0.000         ;
; divisor_de_clock:divisor_portadora|o_clk  ; 0.362 ; 0.000         ;
; clk                                       ; 0.390 ; 0.000         ;
+-------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+--------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                  ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; clk                                       ; -3.000 ; -30.000       ;
; divisor_de_clock:divisor_moduladora|o_clk ; -1.000 ; -8.000        ;
; divisor_de_clock:divisor_portadora|o_clk  ; -1.000 ; -8.000        ;
+-------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                           ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.567 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.500      ;
; -1.567 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.500      ;
; -1.567 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.500      ;
; -1.567 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.500      ;
; -1.567 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.500      ;
; -1.567 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.500      ;
; -1.567 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.500      ;
; -1.567 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.500      ;
; -1.567 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.500      ;
; -1.561 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.494      ;
; -1.561 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.494      ;
; -1.561 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.494      ;
; -1.561 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.494      ;
; -1.561 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.494      ;
; -1.561 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.494      ;
; -1.561 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.494      ;
; -1.561 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.494      ;
; -1.561 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.494      ;
; -1.509 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.426     ; 2.078      ;
; -1.509 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.426     ; 2.078      ;
; -1.509 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.426     ; 2.078      ;
; -1.509 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.426     ; 2.078      ;
; -1.509 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.426     ; 2.078      ;
; -1.509 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.426     ; 2.078      ;
; -1.509 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 1.000        ; -0.426     ; 2.078      ;
; -1.509 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.426     ; 2.078      ;
; -1.509 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.426     ; 2.078      ;
; -1.504 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.437      ;
; -1.504 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.437      ;
; -1.504 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.437      ;
; -1.504 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.437      ;
; -1.504 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.437      ;
; -1.504 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.437      ;
; -1.504 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.437      ;
; -1.504 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.437      ;
; -1.504 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.437      ;
; -1.500 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.426     ; 2.069      ;
; -1.500 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.426     ; 2.069      ;
; -1.500 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.426     ; 2.069      ;
; -1.500 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.426     ; 2.069      ;
; -1.500 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.426     ; 2.069      ;
; -1.500 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.426     ; 2.069      ;
; -1.500 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 1.000        ; -0.426     ; 2.069      ;
; -1.500 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.426     ; 2.069      ;
; -1.500 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.426     ; 2.069      ;
; -1.433 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.366      ;
; -1.433 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.366      ;
; -1.433 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.366      ;
; -1.433 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.366      ;
; -1.433 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.366      ;
; -1.433 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.366      ;
; -1.433 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.366      ;
; -1.433 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.366      ;
; -1.433 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.366      ;
; -1.431 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.365      ;
; -1.431 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.365      ;
; -1.431 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.365      ;
; -1.431 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.365      ;
; -1.431 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.365      ;
; -1.431 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.365      ;
; -1.431 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.365      ;
; -1.431 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.365      ;
; -1.431 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.365      ;
; -1.431 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.364      ;
; -1.431 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.364      ;
; -1.431 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.364      ;
; -1.431 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.364      ;
; -1.431 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.364      ;
; -1.431 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.364      ;
; -1.431 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.364      ;
; -1.431 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.364      ;
; -1.431 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.364      ;
; -1.411 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.344      ;
; -1.411 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.344      ;
; -1.411 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.344      ;
; -1.411 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.344      ;
; -1.411 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.344      ;
; -1.411 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.344      ;
; -1.411 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.344      ;
; -1.411 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.344      ;
; -1.411 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.344      ;
; -1.362 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.426     ; 1.931      ;
; -1.362 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.426     ; 1.931      ;
; -1.362 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.426     ; 1.931      ;
; -1.362 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.426     ; 1.931      ;
; -1.362 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.426     ; 1.931      ;
; -1.362 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.426     ; 1.931      ;
; -1.362 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 1.000        ; -0.426     ; 1.931      ;
; -1.362 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.426     ; 1.931      ;
; -1.362 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.426     ; 1.931      ;
; -1.330 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.060     ; 2.265      ;
; -1.330 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.265      ;
; -1.330 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.265      ;
; -1.330 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.265      ;
; -1.330 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.265      ;
; -1.330 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.265      ;
; -1.330 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.265      ;
; -1.330 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.265      ;
; -1.330 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.265      ;
; -1.330 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.265      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'divisor_de_clock:divisor_portadora|o_clk'                                                                                                                         ;
+--------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; -0.834 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 1.768      ;
; -0.745 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 1.679      ;
; -0.718 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 1.652      ;
; -0.711 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 1.645      ;
; -0.699 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 1.633      ;
; -0.699 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 1.633      ;
; -0.693 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 1.627      ;
; -0.629 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 1.563      ;
; -0.623 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 1.557      ;
; -0.618 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 1.552      ;
; -0.602 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 1.536      ;
; -0.595 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 1.529      ;
; -0.587 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 1.521      ;
; -0.583 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 1.517      ;
; -0.583 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 1.517      ;
; -0.581 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 1.515      ;
; -0.577 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 1.511      ;
; -0.513 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.287      ; 1.795      ;
; -0.502 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 1.436      ;
; -0.467 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 1.401      ;
; -0.467 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.287      ; 1.749      ;
; -0.456 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 1.390      ;
; -0.391 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.287      ; 1.673      ;
; -0.386 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.287      ; 1.668      ;
; -0.355 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.287      ; 1.637      ;
; -0.239 ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.287      ; 1.521      ;
; -0.199 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 1.133      ;
; -0.191 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 1.125      ;
; -0.146 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.287      ; 1.428      ;
; -0.070 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 1.004      ;
; -0.062 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 0.996      ;
; -0.051 ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 0.985      ;
; -0.051 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 0.985      ;
; -0.048 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 0.982      ;
; 0.151  ; contador:ct_port|q_temp[7] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.075     ; 0.769      ;
; 0.275  ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[0] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 0.659      ;
+--------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                        ;
+--------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -0.703 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.637      ;
; -0.644 ; contador:ct_mod|q_temp[6] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.076     ; 1.563      ;
; -0.622 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.556      ;
; -0.621 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.555      ;
; -0.587 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.521      ;
; -0.587 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.521      ;
; -0.585 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.519      ;
; -0.581 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.515      ;
; -0.581 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.515      ;
; -0.547 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.481      ;
; -0.506 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.440      ;
; -0.505 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.439      ;
; -0.500 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.434      ;
; -0.471 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.753      ;
; -0.469 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.403      ;
; -0.465 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.399      ;
; -0.390 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.672      ;
; -0.389 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.671      ;
; -0.355 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.637      ;
; -0.353 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.635      ;
; -0.349 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.631      ;
; -0.349 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.631      ;
; -0.315 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.597      ;
; -0.268 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.550      ;
; -0.233 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.515      ;
; -0.198 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.480      ;
; -0.152 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.434      ;
; -0.115 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.049      ;
; -0.114 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.048      ;
; -0.109 ; contador:ct_mod|q_temp[6] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.076     ; 1.028      ;
; -0.076 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.010      ;
; -0.073 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.007      ;
; -0.051 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 0.985      ;
; -0.051 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 0.985      ;
; 0.210  ; contador:ct_mod|q_temp[7] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.076     ; 0.709      ;
; 0.275  ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[0] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 0.659      ;
+--------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                        ;
+-------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.362 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[0] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 0.580      ;
; 0.376 ; contador:ct_mod|q_temp[7] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.076      ; 0.609      ;
; 0.530 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.424      ; 1.111      ;
; 0.532 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.424      ; 1.113      ;
; 0.573 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 0.791      ;
; 0.574 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 0.792      ;
; 0.585 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 0.803      ;
; 0.586 ; contador:ct_mod|q_temp[6] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.076      ; 0.819      ;
; 0.586 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 0.804      ;
; 0.594 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.424      ; 1.175      ;
; 0.596 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.424      ; 1.177      ;
; 0.606 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 0.824      ;
; 0.606 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 0.824      ;
; 0.642 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.424      ; 1.223      ;
; 0.644 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.424      ; 1.225      ;
; 0.707 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.424      ; 1.288      ;
; 0.709 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.424      ; 1.290      ;
; 0.721 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.424      ; 1.302      ;
; 0.723 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.424      ; 1.304      ;
; 0.724 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.424      ; 1.305      ;
; 0.726 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.424      ; 1.307      ;
; 0.847 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.065      ;
; 0.848 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.066      ;
; 0.860 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.078      ;
; 0.861 ; contador:ct_mod|q_temp[6] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.076      ; 1.094      ;
; 0.862 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.080      ;
; 0.863 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.081      ;
; 0.865 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.083      ;
; 0.893 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.111      ;
; 0.895 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.113      ;
; 0.958 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.176      ;
; 0.960 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.178      ;
; 0.972 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.190      ;
; 0.974 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.192      ;
; 0.975 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.193      ;
; 0.977 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.195      ;
+-------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'divisor_de_clock:divisor_portadora|o_clk'                                                                                                                         ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.362 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[0] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 0.580      ;
; 0.418 ; contador:ct_port|q_temp[7] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.075      ; 0.650      ;
; 0.486 ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.423      ; 1.066      ;
; 0.491 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.423      ; 1.071      ;
; 0.564 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 0.782      ;
; 0.571 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 0.789      ;
; 0.574 ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 0.792      ;
; 0.574 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 0.792      ;
; 0.584 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 0.802      ;
; 0.598 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.423      ; 1.178      ;
; 0.697 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 0.915      ;
; 0.708 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.423      ; 1.288      ;
; 0.718 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 0.936      ;
; 0.726 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.423      ; 1.306      ;
; 0.736 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.423      ; 1.316      ;
; 0.846 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 1.064      ;
; 0.848 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 1.066      ;
; 0.851 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 1.069      ;
; 0.856 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.423      ; 1.436      ;
; 0.862 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 1.080      ;
; 0.864 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 1.082      ;
; 0.956 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 1.174      ;
; 0.958 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 1.176      ;
; 0.958 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 1.176      ;
; 0.974 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 1.192      ;
; 0.976 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 1.194      ;
; 0.984 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 1.202      ;
; 0.986 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 1.204      ;
; 0.992 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 1.210      ;
; 0.994 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 1.212      ;
; 1.068 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 1.286      ;
; 1.086 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 1.304      ;
; 1.096 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 1.314      ;
; 1.104 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 1.322      ;
; 1.106 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 1.324      ;
; 1.216 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 1.434      ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                           ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.390 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.609      ;
; 0.491 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.426      ; 1.074      ;
; 0.501 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.426      ; 1.084      ;
; 0.504 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.426      ; 1.087      ;
; 0.505 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.426      ; 1.088      ;
; 0.556 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.076      ; 0.789      ;
; 0.560 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|o_clk             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.779      ;
; 0.561 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.076      ; 0.794      ;
; 0.568 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.076      ; 0.801      ;
; 0.570 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.577 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.796      ;
; 0.577 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.796      ;
; 0.578 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.797      ;
; 0.578 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.797      ;
; 0.579 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.798      ;
; 0.579 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.798      ;
; 0.579 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.798      ;
; 0.580 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.799      ;
; 0.580 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.799      ;
; 0.581 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.800      ;
; 0.582 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.801      ;
; 0.582 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.801      ;
; 0.583 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.802      ;
; 0.583 ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.802      ;
; 0.590 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.809      ;
; 0.591 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.810      ;
; 0.592 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.811      ;
; 0.593 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.812      ;
; 0.601 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.426      ; 1.184      ;
; 0.603 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.426      ; 1.186      ;
; 0.616 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.426      ; 1.199      ;
; 0.619 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.426      ; 1.202      ;
; 0.710 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.929      ;
; 0.712 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.426      ; 1.295      ;
; 0.713 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.426      ; 1.296      ;
; 0.722 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.426      ; 1.305      ;
; 0.723 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.426      ; 1.306      ;
; 0.730 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.426      ; 1.313      ;
; 0.731 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.426      ; 1.314      ;
; 0.794 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|o_clk             ; clk          ; clk         ; 0.000        ; 0.062      ; 1.013      ;
; 0.824 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.426      ; 1.407      ;
; 0.825 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.426      ; 1.408      ;
; 0.834 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.426      ; 1.417      ;
; 0.838 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.426      ; 1.421      ;
; 0.845 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.064      ;
; 0.850 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|o_clk              ; clk          ; clk         ; 0.000        ; 0.061      ; 1.068      ;
; 0.852 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.071      ;
; 0.853 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.072      ;
; 0.853 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.072      ;
; 0.854 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.073      ;
; 0.854 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.073      ;
; 0.857 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.076      ; 1.090      ;
; 0.859 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.078      ;
; 0.860 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.079      ;
; 0.861 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.080      ;
; 0.862 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.081      ;
; 0.864 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.083      ;
; 0.865 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.084      ;
; 0.866 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.085      ;
; 0.867 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.086      ;
; 0.867 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.086      ;
; 0.867 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.086      ;
; 0.869 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.088      ;
; 0.869 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.088      ;
; 0.870 ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.089      ;
; 0.870 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.089      ;
; 0.871 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.090      ;
; 0.872 ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.091      ;
; 0.872 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.091      ;
; 0.935 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.426      ; 1.518      ;
; 0.946 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|o_clk              ; clk          ; clk         ; 0.000        ; 0.061      ; 1.164      ;
; 0.953 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.426      ; 1.536      ;
; 0.955 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.174      ;
; 0.957 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.176      ;
; 0.960 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.076      ; 1.193      ;
; 0.962 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.181      ;
; 0.963 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.182      ;
; 0.963 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.182      ;
; 0.964 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.183      ;
; 0.964 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.183      ;
; 0.964 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.183      ;
; 0.965 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.184      ;
; 0.965 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.184      ;
; 0.966 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.185      ;
; 0.971 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.190      ;
; 0.972 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.191      ;
; 0.973 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.192      ;
; 0.974 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.193      ;
; 0.974 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.193      ;
; 0.975 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.194      ;
; 0.976 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.195      ;
; 0.977 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.196      ;
; 0.977 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.196      ;
; 0.978 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.197      ;
; 0.979 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.198      ;
; 0.979 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.198      ;
; 0.981 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.200      ;
; 0.981 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.200      ;
; 0.982 ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.201      ;
; 0.982 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.201      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|o_clk              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|o_clk              ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk             ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[11]|clk               ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[6]|clk                ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[8]|clk                ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                           ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|o_clk|clk                          ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[0]|clk               ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[10]|clk              ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[11]|clk              ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[1]|clk               ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[2]|clk               ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[3]|clk               ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[4]|clk               ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[5]|clk               ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[6]|clk               ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[7]|clk               ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[8]|clk               ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[9]|clk               ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_divider[11]|clk              ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|o_clk|clk                           ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[0]|clk                ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[10]|clk               ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[1]|clk                ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[2]|clk                ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[3]|clk                ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[4]|clk                ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[5]|clk                ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[7]|clk                ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[9]|clk                ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                             ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                               ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk             ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|o_clk              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'divisor_de_clock:divisor_moduladora|o_clk'                                                                         ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[5]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[6]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[7]                 ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[6]                 ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[7]                 ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[0]                 ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[1]                 ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[2]                 ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[3]                 ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[4]                 ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[5]                 ;
; 0.338  ; 0.554        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[0]                 ;
; 0.338  ; 0.554        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[1]                 ;
; 0.338  ; 0.554        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[2]                 ;
; 0.338  ; 0.554        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[3]                 ;
; 0.338  ; 0.554        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[4]                 ;
; 0.338  ; 0.554        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[5]                 ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[6]                 ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[7]                 ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[6]|clk                      ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[7]|clk                      ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[0]|clk                      ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[1]|clk                      ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[2]|clk                      ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[3]|clk                      ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[4]|clk                      ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[5]|clk                      ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|inclk[0] ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk|q                ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|inclk[0] ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|outclk   ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[0]|clk                      ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[1]|clk                      ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[2]|clk                      ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[3]|clk                      ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[4]|clk                      ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[5]|clk                      ;
; 0.597  ; 0.597        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[6]|clk                      ;
; 0.597  ; 0.597        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[7]|clk                      ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'divisor_de_clock:divisor_portadora|o_clk'                                                                        ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[7]               ;
; 0.279  ; 0.463        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[7]               ;
; 0.297  ; 0.513        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[0]               ;
; 0.297  ; 0.513        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[1]               ;
; 0.297  ; 0.513        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[2]               ;
; 0.297  ; 0.513        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[3]               ;
; 0.297  ; 0.513        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[4]               ;
; 0.297  ; 0.513        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[5]               ;
; 0.297  ; 0.513        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[6]               ;
; 0.300  ; 0.484        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[0]               ;
; 0.300  ; 0.484        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[1]               ;
; 0.300  ; 0.484        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[2]               ;
; 0.300  ; 0.484        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[3]               ;
; 0.300  ; 0.484        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[4]               ;
; 0.300  ; 0.484        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[5]               ;
; 0.300  ; 0.484        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[6]               ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[7]               ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[7]|clk                    ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[0]|clk                    ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[1]|clk                    ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[2]|clk                    ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[3]|clk                    ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[4]|clk                    ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[5]|clk                    ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[6]|clk                    ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|inclk[0] ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk|q                ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|inclk[0] ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|outclk   ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[0]|clk                    ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[1]|clk                    ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[2]|clk                    ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[3]|clk                    ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[4]|clk                    ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[5]|clk                    ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[6]|clk                    ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[7]|clk                    ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                            ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; not_sin   ; divisor_de_clock:divisor_moduladora|o_clk ; 15.029 ; 15.082 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; sin       ; divisor_de_clock:divisor_moduladora|o_clk ; 14.681 ; 14.506 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; not_sin   ; divisor_de_clock:divisor_portadora|o_clk  ; 9.923  ; 9.888  ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
; sin       ; divisor_de_clock:divisor_portadora|o_clk  ; 9.620  ; 9.607  ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                  ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; not_sin   ; divisor_de_clock:divisor_moduladora|o_clk ; 8.823 ; 8.853 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; sin       ; divisor_de_clock:divisor_moduladora|o_clk ; 8.904 ; 8.881 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; not_sin   ; divisor_de_clock:divisor_portadora|o_clk  ; 8.496 ; 8.445 ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
; sin       ; divisor_de_clock:divisor_portadora|o_clk  ; 8.003 ; 8.035 ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                        ;
+------------+-----------------+-------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                ; Note                                                          ;
+------------+-----------------+-------------------------------------------+---------------------------------------------------------------+
; 434.78 MHz ; 250.0 MHz       ; clk                                       ; limit due to minimum period restriction (max I/O toggle rate) ;
; 611.62 MHz ; 500.0 MHz       ; divisor_de_clock:divisor_portadora|o_clk  ; limit due to minimum period restriction (tmin)                ;
; 662.69 MHz ; 500.0 MHz       ; divisor_de_clock:divisor_moduladora|o_clk ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+-------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                 ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; clk                                       ; -1.300 ; -29.705       ;
; divisor_de_clock:divisor_portadora|o_clk  ; -0.635 ; -2.988        ;
; divisor_de_clock:divisor_moduladora|o_clk ; -0.509 ; -2.292        ;
+-------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                 ;
+-------------------------------------------+-------+---------------+
; Clock                                     ; Slack ; End Point TNS ;
+-------------------------------------------+-------+---------------+
; divisor_de_clock:divisor_moduladora|o_clk ; 0.321 ; 0.000         ;
; divisor_de_clock:divisor_portadora|o_clk  ; 0.321 ; 0.000         ;
; clk                                       ; 0.347 ; 0.000         ;
+-------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                   ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; clk                                       ; -3.000 ; -30.000       ;
; divisor_de_clock:divisor_moduladora|o_clk ; -1.000 ; -8.000        ;
; divisor_de_clock:divisor_portadora|o_clk  ; -1.000 ; -8.000        ;
+-------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                            ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.300 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.240      ;
; -1.300 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.240      ;
; -1.300 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.240      ;
; -1.300 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.240      ;
; -1.300 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.240      ;
; -1.300 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.240      ;
; -1.300 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.240      ;
; -1.300 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.240      ;
; -1.300 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.240      ;
; -1.294 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.234      ;
; -1.294 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.234      ;
; -1.294 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.234      ;
; -1.294 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.234      ;
; -1.294 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.234      ;
; -1.294 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.234      ;
; -1.294 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.234      ;
; -1.294 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.234      ;
; -1.294 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.234      ;
; -1.254 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.387     ; 1.862      ;
; -1.254 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.387     ; 1.862      ;
; -1.254 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.387     ; 1.862      ;
; -1.254 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.387     ; 1.862      ;
; -1.254 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.387     ; 1.862      ;
; -1.254 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.387     ; 1.862      ;
; -1.254 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 1.000        ; -0.387     ; 1.862      ;
; -1.254 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.387     ; 1.862      ;
; -1.254 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.387     ; 1.862      ;
; -1.252 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.387     ; 1.860      ;
; -1.252 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.387     ; 1.860      ;
; -1.252 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.387     ; 1.860      ;
; -1.252 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.387     ; 1.860      ;
; -1.252 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.387     ; 1.860      ;
; -1.252 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.387     ; 1.860      ;
; -1.252 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 1.000        ; -0.387     ; 1.860      ;
; -1.252 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.387     ; 1.860      ;
; -1.252 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.387     ; 1.860      ;
; -1.237 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.177      ;
; -1.237 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.177      ;
; -1.237 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.177      ;
; -1.237 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.177      ;
; -1.237 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.177      ;
; -1.237 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.177      ;
; -1.237 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.177      ;
; -1.237 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.177      ;
; -1.237 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.177      ;
; -1.204 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.144      ;
; -1.204 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.144      ;
; -1.204 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.144      ;
; -1.204 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.144      ;
; -1.204 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.144      ;
; -1.204 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.144      ;
; -1.204 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.144      ;
; -1.204 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.144      ;
; -1.204 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.144      ;
; -1.204 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.144      ;
; -1.204 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.144      ;
; -1.204 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.144      ;
; -1.204 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.144      ;
; -1.204 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.144      ;
; -1.204 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.144      ;
; -1.204 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.144      ;
; -1.204 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.144      ;
; -1.204 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.144      ;
; -1.184 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.124      ;
; -1.184 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.124      ;
; -1.184 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.124      ;
; -1.184 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.124      ;
; -1.184 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.124      ;
; -1.184 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.124      ;
; -1.184 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.124      ;
; -1.184 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.124      ;
; -1.184 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.124      ;
; -1.166 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.106      ;
; -1.166 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.106      ;
; -1.166 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.106      ;
; -1.166 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.106      ;
; -1.166 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.106      ;
; -1.166 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.106      ;
; -1.166 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.106      ;
; -1.166 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.106      ;
; -1.166 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.106      ;
; -1.125 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.387     ; 1.733      ;
; -1.125 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.387     ; 1.733      ;
; -1.125 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.387     ; 1.733      ;
; -1.125 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.387     ; 1.733      ;
; -1.125 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.387     ; 1.733      ;
; -1.125 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.387     ; 1.733      ;
; -1.125 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 1.000        ; -0.387     ; 1.733      ;
; -1.125 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.387     ; 1.733      ;
; -1.125 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.387     ; 1.733      ;
; -1.120 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.061      ;
; -1.120 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.061      ;
; -1.120 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.061      ;
; -1.120 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.061      ;
; -1.120 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.061      ;
; -1.120 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.061      ;
; -1.120 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.061      ;
; -1.120 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.061      ;
; -1.120 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.061      ;
; -1.120 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.061      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'divisor_de_clock:divisor_portadora|o_clk'                                                                                                                          ;
+--------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; -0.635 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.576      ;
; -0.547 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.488      ;
; -0.535 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.476      ;
; -0.534 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.475      ;
; -0.508 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.449      ;
; -0.506 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.447      ;
; -0.488 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.429      ;
; -0.447 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.388      ;
; -0.443 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.384      ;
; -0.438 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.379      ;
; -0.435 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.376      ;
; -0.434 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.375      ;
; -0.410 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.351      ;
; -0.408 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.349      ;
; -0.406 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.347      ;
; -0.392 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.333      ;
; -0.388 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.329      ;
; -0.338 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.279      ;
; -0.330 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.263      ; 1.588      ;
; -0.308 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.249      ;
; -0.296 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.237      ;
; -0.289 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.263      ; 1.547      ;
; -0.226 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.263      ; 1.484      ;
; -0.221 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.263      ; 1.479      ;
; -0.193 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.263      ; 1.451      ;
; -0.093 ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.263      ; 1.351      ;
; -0.059 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.000      ;
; -0.055 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 0.996      ;
; -0.014 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.263      ; 1.272      ;
; 0.050  ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 0.891      ;
; 0.057  ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 0.884      ;
; 0.058  ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 0.883      ;
; 0.058  ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 0.883      ;
; 0.060  ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 0.881      ;
; 0.238  ; contador:ct_port|q_temp[7] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.067     ; 0.690      ;
; 0.358  ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[0] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 0.583      ;
+--------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                         ;
+--------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -0.509 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 1.450      ;
; -0.461 ; contador:ct_mod|q_temp[6] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.067     ; 1.389      ;
; -0.443 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 1.384      ;
; -0.440 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 1.381      ;
; -0.410 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 1.351      ;
; -0.409 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 1.350      ;
; -0.409 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 1.350      ;
; -0.405 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 1.346      ;
; -0.391 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 1.332      ;
; -0.379 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 1.320      ;
; -0.343 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 1.284      ;
; -0.340 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 1.281      ;
; -0.333 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 1.274      ;
; -0.310 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 1.251      ;
; -0.305 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 1.246      ;
; -0.292 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.263      ; 1.550      ;
; -0.226 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.263      ; 1.484      ;
; -0.223 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.263      ; 1.481      ;
; -0.193 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.263      ; 1.451      ;
; -0.192 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.263      ; 1.450      ;
; -0.188 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.263      ; 1.446      ;
; -0.174 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.263      ; 1.432      ;
; -0.162 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.263      ; 1.420      ;
; -0.116 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.263      ; 1.374      ;
; -0.074 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.263      ; 1.332      ;
; -0.060 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.263      ; 1.318      ;
; -0.019 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.263      ; 1.277      ;
; 0.005  ; contador:ct_mod|q_temp[6] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.067     ; 0.923      ;
; 0.009  ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 0.932      ;
; 0.011  ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 0.930      ;
; 0.045  ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 0.896      ;
; 0.048  ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 0.893      ;
; 0.059  ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 0.882      ;
; 0.059  ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 0.882      ;
; 0.291  ; contador:ct_mod|q_temp[7] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.067     ; 0.637      ;
; 0.358  ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[0] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 0.583      ;
+--------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                         ;
+-------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.321 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[0] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 0.519      ;
; 0.335 ; contador:ct_mod|q_temp[7] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.067      ; 0.546      ;
; 0.463 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.384      ; 0.991      ;
; 0.470 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.384      ; 0.998      ;
; 0.516 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 0.714      ;
; 0.516 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 0.714      ;
; 0.520 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.384      ; 1.048      ;
; 0.526 ; contador:ct_mod|q_temp[6] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.067      ; 0.737      ;
; 0.527 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.384      ; 1.055      ;
; 0.528 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 0.726      ;
; 0.529 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 0.727      ;
; 0.541 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 0.739      ;
; 0.544 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 0.742      ;
; 0.556 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.384      ; 1.084      ;
; 0.563 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.384      ; 1.091      ;
; 0.616 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.384      ; 1.144      ;
; 0.623 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.384      ; 1.151      ;
; 0.625 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.384      ; 1.153      ;
; 0.630 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.384      ; 1.158      ;
; 0.632 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.384      ; 1.160      ;
; 0.637 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.384      ; 1.165      ;
; 0.761 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 0.959      ;
; 0.761 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 0.959      ;
; 0.763 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 0.961      ;
; 0.768 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 0.966      ;
; 0.770 ; contador:ct_mod|q_temp[6] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.067      ; 0.981      ;
; 0.770 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 0.968      ;
; 0.775 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 0.973      ;
; 0.790 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 0.988      ;
; 0.797 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 0.995      ;
; 0.850 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 1.048      ;
; 0.857 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 1.055      ;
; 0.859 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 1.057      ;
; 0.864 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 1.062      ;
; 0.866 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 1.064      ;
; 0.871 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 1.069      ;
+-------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'divisor_de_clock:divisor_portadora|o_clk'                                                                                                                          ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.321 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[0] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.519      ;
; 0.374 ; contador:ct_port|q_temp[7] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.067      ; 0.585      ;
; 0.431 ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.384      ; 0.959      ;
; 0.432 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.384      ; 0.960      ;
; 0.506 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.704      ;
; 0.513 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.711      ;
; 0.516 ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.714      ;
; 0.516 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.714      ;
; 0.527 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.725      ;
; 0.527 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.384      ; 1.055      ;
; 0.619 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.384      ; 1.147      ;
; 0.635 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.384      ; 1.163      ;
; 0.639 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.837      ;
; 0.653 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.851      ;
; 0.661 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.384      ; 1.189      ;
; 0.755 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.953      ;
; 0.757 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.384      ; 1.285      ;
; 0.757 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.955      ;
; 0.761 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.959      ;
; 0.766 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.964      ;
; 0.773 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.971      ;
; 0.846 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 1.044      ;
; 0.850 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 1.048      ;
; 0.853 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 1.051      ;
; 0.862 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 1.060      ;
; 0.869 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 1.067      ;
; 0.888 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 1.086      ;
; 0.888 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 1.086      ;
; 0.895 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 1.093      ;
; 0.895 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 1.093      ;
; 0.942 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 1.140      ;
; 0.958 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 1.156      ;
; 0.984 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 1.182      ;
; 0.984 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 1.182      ;
; 0.991 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 1.189      ;
; 1.080 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 1.278      ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                            ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.347 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.546      ;
; 0.434 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.387      ; 0.965      ;
; 0.439 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.387      ; 0.970      ;
; 0.444 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.387      ; 0.975      ;
; 0.445 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.387      ; 0.976      ;
; 0.499 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.711      ;
; 0.504 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.716      ;
; 0.511 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.723      ;
; 0.512 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.516 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|o_clk             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.518 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.717      ;
; 0.518 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.717      ;
; 0.519 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.718      ;
; 0.519 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.718      ;
; 0.520 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.719      ;
; 0.520 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.719      ;
; 0.520 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.719      ;
; 0.521 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.720      ;
; 0.522 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.721      ;
; 0.522 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.721      ;
; 0.522 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.721      ;
; 0.522 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.721      ;
; 0.523 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.722      ;
; 0.523 ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.722      ;
; 0.527 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.387      ; 1.058      ;
; 0.530 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.729      ;
; 0.530 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.729      ;
; 0.530 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.387      ; 1.061      ;
; 0.531 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.730      ;
; 0.532 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.731      ;
; 0.540 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.387      ; 1.071      ;
; 0.542 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.387      ; 1.073      ;
; 0.622 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.387      ; 1.153      ;
; 0.623 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.387      ; 1.154      ;
; 0.630 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.387      ; 1.161      ;
; 0.631 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.387      ; 1.162      ;
; 0.638 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.387      ; 1.169      ;
; 0.643 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.842      ;
; 0.645 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.387      ; 1.176      ;
; 0.715 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.387      ; 1.246      ;
; 0.718 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.387      ; 1.249      ;
; 0.725 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|o_clk             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.924      ;
; 0.725 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.387      ; 1.256      ;
; 0.727 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.387      ; 1.258      ;
; 0.756 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.955      ;
; 0.762 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.961      ;
; 0.763 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.962      ;
; 0.763 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.962      ;
; 0.764 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.963      ;
; 0.765 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.964      ;
; 0.767 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.966      ;
; 0.767 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.966      ;
; 0.767 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.979      ;
; 0.767 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.966      ;
; 0.768 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.967      ;
; 0.769 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.968      ;
; 0.769 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.968      ;
; 0.770 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|o_clk              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.969      ;
; 0.770 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.969      ;
; 0.771 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.970      ;
; 0.771 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.970      ;
; 0.772 ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.971      ;
; 0.772 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.971      ;
; 0.774 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.973      ;
; 0.775 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.974      ;
; 0.776 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.975      ;
; 0.778 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.977      ;
; 0.779 ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.978      ;
; 0.779 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.978      ;
; 0.808 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.387      ; 1.339      ;
; 0.823 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.387      ; 1.354      ;
; 0.845 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.044      ;
; 0.849 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.068      ; 1.061      ;
; 0.851 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.050      ;
; 0.852 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.051      ;
; 0.852 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.051      ;
; 0.854 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.053      ;
; 0.855 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.054      ;
; 0.856 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.055      ;
; 0.856 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.055      ;
; 0.858 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.057      ;
; 0.859 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.058      ;
; 0.860 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.059      ;
; 0.861 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|o_clk              ; clk          ; clk         ; 0.000        ; 0.055      ; 1.060      ;
; 0.861 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.060      ;
; 0.863 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.062      ;
; 0.863 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.062      ;
; 0.864 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.063      ;
; 0.865 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.064      ;
; 0.865 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.064      ;
; 0.866 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.065      ;
; 0.866 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.065      ;
; 0.867 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.066      ;
; 0.867 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.066      ;
; 0.868 ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.067      ;
; 0.868 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.067      ;
; 0.870 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.069      ;
; 0.871 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.070      ;
; 0.872 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.071      ;
; 0.873 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.072      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|o_clk              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk             ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|o_clk              ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[11]|clk               ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[6]|clk                ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[8]|clk                ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|o_clk|clk                          ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[0]|clk               ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[10]|clk              ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[11]|clk              ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[1]|clk               ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[2]|clk               ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[3]|clk               ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[4]|clk               ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[5]|clk               ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[6]|clk               ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[7]|clk               ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[8]|clk               ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[9]|clk               ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_divider[11]|clk              ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|o_clk|clk                           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[0]|clk                ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[10]|clk               ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[1]|clk                ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[2]|clk                ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[3]|clk                ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[4]|clk                ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[5]|clk                ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[7]|clk                ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[9]|clk                ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                             ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                               ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk             ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|o_clk              ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'divisor_de_clock:divisor_moduladora|o_clk'                                                                          ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[5]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[6]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[7]                 ;
; 0.293  ; 0.477        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[6]                 ;
; 0.293  ; 0.477        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[7]                 ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[0]                 ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[0]                 ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[1]                 ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[1]                 ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[2]                 ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[2]                 ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[3]                 ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[3]                 ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[4]                 ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[4]                 ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[5]                 ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[5]                 ;
; 0.305  ; 0.521        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[6]                 ;
; 0.305  ; 0.521        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[7]                 ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[6]|clk                      ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[7]|clk                      ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[0]|clk                      ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[1]|clk                      ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[2]|clk                      ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[3]|clk                      ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[4]|clk                      ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[5]|clk                      ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|inclk[0] ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk|q                ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|inclk[0] ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|outclk   ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[0]|clk                      ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[1]|clk                      ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[2]|clk                      ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[3]|clk                      ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[4]|clk                      ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[5]|clk                      ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[6]|clk                      ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[7]|clk                      ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'divisor_de_clock:divisor_portadora|o_clk'                                                                         ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[7]               ;
; 0.252  ; 0.468        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[0]               ;
; 0.252  ; 0.468        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[1]               ;
; 0.252  ; 0.468        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[2]               ;
; 0.252  ; 0.468        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[3]               ;
; 0.252  ; 0.468        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[4]               ;
; 0.252  ; 0.468        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[5]               ;
; 0.252  ; 0.468        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[6]               ;
; 0.258  ; 0.474        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[7]               ;
; 0.342  ; 0.526        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[7]               ;
; 0.348  ; 0.532        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[0]               ;
; 0.348  ; 0.532        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[1]               ;
; 0.348  ; 0.532        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[2]               ;
; 0.348  ; 0.532        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[3]               ;
; 0.348  ; 0.532        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[4]               ;
; 0.348  ; 0.532        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[5]               ;
; 0.348  ; 0.532        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[6]               ;
; 0.483  ; 0.483        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|inclk[0] ;
; 0.483  ; 0.483        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|outclk   ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[0]|clk                    ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[1]|clk                    ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[2]|clk                    ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[3]|clk                    ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[4]|clk                    ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[5]|clk                    ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[6]|clk                    ;
; 0.498  ; 0.498        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[7]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk|q                ;
; 0.502  ; 0.502        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[7]|clk                    ;
; 0.508  ; 0.508        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[0]|clk                    ;
; 0.508  ; 0.508        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[1]|clk                    ;
; 0.508  ; 0.508        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[2]|clk                    ;
; 0.508  ; 0.508        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[3]|clk                    ;
; 0.508  ; 0.508        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[4]|clk                    ;
; 0.508  ; 0.508        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[5]|clk                    ;
; 0.508  ; 0.508        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[6]|clk                    ;
; 0.516  ; 0.516        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|inclk[0] ;
; 0.516  ; 0.516        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                            ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; not_sin   ; divisor_de_clock:divisor_moduladora|o_clk ; 13.663 ; 13.797 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; sin       ; divisor_de_clock:divisor_moduladora|o_clk ; 13.363 ; 13.168 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; not_sin   ; divisor_de_clock:divisor_portadora|o_clk  ; 9.102  ; 9.187  ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
; sin       ; divisor_de_clock:divisor_portadora|o_clk  ; 8.921  ; 8.815  ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                  ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; not_sin   ; divisor_de_clock:divisor_moduladora|o_clk ; 8.143 ; 8.243 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; sin       ; divisor_de_clock:divisor_moduladora|o_clk ; 8.254 ; 8.204 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; not_sin   ; divisor_de_clock:divisor_portadora|o_clk  ; 7.863 ; 7.899 ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
; sin       ; divisor_de_clock:divisor_portadora|o_clk  ; 7.494 ; 7.450 ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                 ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; clk                                       ; -0.407 ; -8.296        ;
; divisor_de_clock:divisor_portadora|o_clk  ; -0.010 ; -0.010        ;
; divisor_de_clock:divisor_moduladora|o_clk ; 0.047  ; 0.000         ;
+-------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                 ;
+-------------------------------------------+-------+---------------+
; Clock                                     ; Slack ; End Point TNS ;
+-------------------------------------------+-------+---------------+
; divisor_de_clock:divisor_moduladora|o_clk ; 0.194 ; 0.000         ;
; divisor_de_clock:divisor_portadora|o_clk  ; 0.194 ; 0.000         ;
; clk                                       ; 0.206 ; 0.000         ;
+-------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                   ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; clk                                       ; -3.000 ; -31.677       ;
; divisor_de_clock:divisor_moduladora|o_clk ; -1.000 ; -8.000        ;
; divisor_de_clock:divisor_portadora|o_clk  ; -1.000 ; -8.000        ;
+-------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                            ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.407 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.359      ;
; -0.407 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.359      ;
; -0.407 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.359      ;
; -0.407 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.359      ;
; -0.407 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.359      ;
; -0.407 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.359      ;
; -0.407 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.359      ;
; -0.407 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.359      ;
; -0.407 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.359      ;
; -0.404 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.356      ;
; -0.404 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.356      ;
; -0.404 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.356      ;
; -0.404 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.356      ;
; -0.404 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.356      ;
; -0.404 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.356      ;
; -0.404 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.356      ;
; -0.404 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.356      ;
; -0.404 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.356      ;
; -0.388 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.340      ;
; -0.388 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.340      ;
; -0.388 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.340      ;
; -0.388 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.340      ;
; -0.388 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.340      ;
; -0.388 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.340      ;
; -0.388 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.340      ;
; -0.388 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.340      ;
; -0.388 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.340      ;
; -0.382 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.233     ; 1.136      ;
; -0.382 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.233     ; 1.136      ;
; -0.382 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.233     ; 1.136      ;
; -0.382 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.233     ; 1.136      ;
; -0.382 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.233     ; 1.136      ;
; -0.382 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.233     ; 1.136      ;
; -0.382 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 1.000        ; -0.233     ; 1.136      ;
; -0.382 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.233     ; 1.136      ;
; -0.382 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.233     ; 1.136      ;
; -0.376 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.233     ; 1.130      ;
; -0.376 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.233     ; 1.130      ;
; -0.376 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.233     ; 1.130      ;
; -0.376 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.233     ; 1.130      ;
; -0.376 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.233     ; 1.130      ;
; -0.376 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.233     ; 1.130      ;
; -0.376 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 1.000        ; -0.233     ; 1.130      ;
; -0.376 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.233     ; 1.130      ;
; -0.376 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.233     ; 1.130      ;
; -0.346 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.298      ;
; -0.346 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.298      ;
; -0.346 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.298      ;
; -0.346 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.298      ;
; -0.346 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.298      ;
; -0.346 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.298      ;
; -0.346 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.298      ;
; -0.346 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.298      ;
; -0.346 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.298      ;
; -0.341 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.293      ;
; -0.341 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.293      ;
; -0.341 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.293      ;
; -0.341 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.293      ;
; -0.341 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.293      ;
; -0.341 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.293      ;
; -0.341 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.293      ;
; -0.341 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.293      ;
; -0.341 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.293      ;
; -0.335 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.287      ;
; -0.335 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.287      ;
; -0.335 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.287      ;
; -0.335 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.287      ;
; -0.335 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.287      ;
; -0.335 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.287      ;
; -0.335 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.287      ;
; -0.335 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.287      ;
; -0.335 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.287      ;
; -0.319 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.271      ;
; -0.319 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.271      ;
; -0.319 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.271      ;
; -0.319 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.271      ;
; -0.319 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.271      ;
; -0.319 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.271      ;
; -0.319 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.271      ;
; -0.319 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.271      ;
; -0.319 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.271      ;
; -0.312 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.265      ;
; -0.312 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.265      ;
; -0.312 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.265      ;
; -0.312 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.265      ;
; -0.312 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.265      ;
; -0.312 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.265      ;
; -0.312 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.265      ;
; -0.312 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.265      ;
; -0.312 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.265      ;
; -0.312 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.265      ;
; -0.312 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.265      ;
; -0.312 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.265      ;
; -0.299 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.233     ; 1.053      ;
; -0.299 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.233     ; 1.053      ;
; -0.299 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.233     ; 1.053      ;
; -0.299 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.233     ; 1.053      ;
; -0.299 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.233     ; 1.053      ;
; -0.299 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.233     ; 1.053      ;
; -0.299 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 1.000        ; -0.233     ; 1.053      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'divisor_de_clock:divisor_portadora|o_clk'                                                                                                                          ;
+--------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; -0.010 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.961      ;
; 0.020  ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.931      ;
; 0.046  ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.905      ;
; 0.050  ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.901      ;
; 0.057  ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.894      ;
; 0.058  ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.893      ;
; 0.063  ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.888      ;
; 0.088  ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.863      ;
; 0.090  ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.861      ;
; 0.096  ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.855      ;
; 0.111  ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.840      ;
; 0.114  ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.837      ;
; 0.115  ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.836      ;
; 0.118  ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.833      ;
; 0.125  ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.826      ;
; 0.126  ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.825      ;
; 0.131  ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.820      ;
; 0.140  ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.999      ;
; 0.164  ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.787      ;
; 0.170  ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.969      ;
; 0.193  ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.758      ;
; 0.200  ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.751      ;
; 0.210  ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.929      ;
; 0.216  ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.923      ;
; 0.235  ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.904      ;
; 0.302  ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.837      ;
; 0.323  ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.628      ;
; 0.326  ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.625      ;
; 0.356  ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.783      ;
; 0.400  ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.551      ;
; 0.404  ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.547      ;
; 0.407  ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.544      ;
; 0.408  ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.543      ;
; 0.410  ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.541      ;
; 0.524  ; contador:ct_port|q_temp[7] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.045     ; 0.418      ;
; 0.592  ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[0] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.359      ;
+--------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                        ;
+-------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.047 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.904      ;
; 0.084 ; contador:ct_mod|q_temp[6] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.859      ;
; 0.092 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.859      ;
; 0.095 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.856      ;
; 0.111 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.840      ;
; 0.114 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.837      ;
; 0.115 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.836      ;
; 0.124 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.827      ;
; 0.125 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.826      ;
; 0.138 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.813      ;
; 0.160 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.791      ;
; 0.163 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.788      ;
; 0.168 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.972      ;
; 0.175 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.776      ;
; 0.192 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.759      ;
; 0.193 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.758      ;
; 0.213 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.927      ;
; 0.216 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.924      ;
; 0.232 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.908      ;
; 0.235 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.905      ;
; 0.245 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.895      ;
; 0.246 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.894      ;
; 0.259 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.881      ;
; 0.296 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.844      ;
; 0.299 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.841      ;
; 0.328 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.812      ;
; 0.364 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.776      ;
; 0.374 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.577      ;
; 0.375 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.576      ;
; 0.376 ; contador:ct_mod|q_temp[6] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.567      ;
; 0.396 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.555      ;
; 0.398 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.553      ;
; 0.407 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.544      ;
; 0.408 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.543      ;
; 0.560 ; contador:ct_mod|q_temp[7] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.383      ;
; 0.592 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[0] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.359      ;
+-------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                         ;
+-------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.194 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[0] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.314      ;
; 0.197 ; contador:ct_mod|q_temp[7] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.325      ;
; 0.285 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.602      ;
; 0.288 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.605      ;
; 0.306 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.427      ;
; 0.312 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.432      ;
; 0.314 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.434      ;
; 0.317 ; contador:ct_mod|q_temp[6] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.445      ;
; 0.322 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.639      ;
; 0.324 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.444      ;
; 0.324 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.444      ;
; 0.325 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.642      ;
; 0.351 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.668      ;
; 0.354 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.671      ;
; 0.387 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.704      ;
; 0.390 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.707      ;
; 0.399 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.716      ;
; 0.402 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.719      ;
; 0.402 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.719      ;
; 0.405 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.722      ;
; 0.455 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.575      ;
; 0.456 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.576      ;
; 0.464 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.584      ;
; 0.466 ; contador:ct_mod|q_temp[6] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.594      ;
; 0.467 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.587      ;
; 0.470 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.590      ;
; 0.482 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.602      ;
; 0.485 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.605      ;
; 0.518 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.638      ;
; 0.521 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.641      ;
; 0.530 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.650      ;
; 0.533 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.653      ;
; 0.533 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.653      ;
; 0.536 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.656      ;
+-------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'divisor_de_clock:divisor_portadora|o_clk'                                                                                                                          ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.194 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[0] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.314      ;
; 0.219 ; contador:ct_port|q_temp[7] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.045      ; 0.348      ;
; 0.259 ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.576      ;
; 0.264 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.581      ;
; 0.300 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.420      ;
; 0.305 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.427      ;
; 0.313 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.433      ;
; 0.324 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.641      ;
; 0.367 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.487      ;
; 0.377 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.497      ;
; 0.389 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.706      ;
; 0.397 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.714      ;
; 0.404 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.721      ;
; 0.454 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.575      ;
; 0.458 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.578      ;
; 0.466 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.586      ;
; 0.467 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.784      ;
; 0.469 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.589      ;
; 0.517 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.637      ;
; 0.518 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.638      ;
; 0.520 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.640      ;
; 0.525 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.645      ;
; 0.528 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.648      ;
; 0.529 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.649      ;
; 0.532 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.652      ;
; 0.532 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.652      ;
; 0.535 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.655      ;
; 0.583 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.703      ;
; 0.591 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.711      ;
; 0.595 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.715      ;
; 0.598 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.718      ;
; 0.598 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.718      ;
; 0.661 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.781      ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                            ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.206 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.325      ;
; 0.263 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.233      ; 0.580      ;
; 0.270 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.233      ; 0.587      ;
; 0.273 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.233      ; 0.590      ;
; 0.274 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.233      ; 0.591      ;
; 0.288 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|o_clk             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.407      ;
; 0.296 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.424      ;
; 0.300 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.428      ;
; 0.303 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.431      ;
; 0.306 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.311 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.430      ;
; 0.311 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.430      ;
; 0.311 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.430      ;
; 0.311 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.430      ;
; 0.312 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.431      ;
; 0.312 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.431      ;
; 0.312 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.431      ;
; 0.312 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.431      ;
; 0.312 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.431      ;
; 0.312 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.431      ;
; 0.313 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.432      ;
; 0.313 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.432      ;
; 0.313 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.432      ;
; 0.313 ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.432      ;
; 0.318 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.437      ;
; 0.318 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.437      ;
; 0.319 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.438      ;
; 0.319 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.438      ;
; 0.328 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.233      ; 0.645      ;
; 0.329 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.233      ; 0.646      ;
; 0.340 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.233      ; 0.657      ;
; 0.342 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.233      ; 0.659      ;
; 0.377 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.496      ;
; 0.391 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.233      ; 0.708      ;
; 0.394 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.233      ; 0.711      ;
; 0.394 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.233      ; 0.711      ;
; 0.399 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.233      ; 0.716      ;
; 0.403 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.233      ; 0.720      ;
; 0.408 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.233      ; 0.725      ;
; 0.419 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|o_clk             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.538      ;
; 0.451 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|o_clk              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.570      ;
; 0.455 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.574      ;
; 0.458 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.233      ; 0.775      ;
; 0.460 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.579      ;
; 0.460 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.579      ;
; 0.460 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.233      ; 0.777      ;
; 0.461 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.580      ;
; 0.461 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.580      ;
; 0.461 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.580      ;
; 0.464 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.592      ;
; 0.465 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.466 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.585      ;
; 0.467 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.586      ;
; 0.468 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.587      ;
; 0.469 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.588      ;
; 0.469 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.588      ;
; 0.469 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.233      ; 0.786      ;
; 0.469 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.588      ;
; 0.469 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.233      ; 0.786      ;
; 0.470 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.589      ;
; 0.470 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.589      ;
; 0.471 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.590      ;
; 0.471 ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.590      ;
; 0.471 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.590      ;
; 0.472 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.591      ;
; 0.473 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.592      ;
; 0.474 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.593      ;
; 0.474 ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.593      ;
; 0.474 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.593      ;
; 0.501 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|o_clk              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.620      ;
; 0.518 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.637      ;
; 0.521 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.640      ;
; 0.523 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.642      ;
; 0.523 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.233      ; 0.840      ;
; 0.523 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.642      ;
; 0.524 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.643      ;
; 0.524 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.652      ;
; 0.524 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.643      ;
; 0.524 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.643      ;
; 0.524 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.643      ;
; 0.526 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.645      ;
; 0.526 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.645      ;
; 0.527 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.646      ;
; 0.527 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.646      ;
; 0.530 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.649      ;
; 0.531 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.650      ;
; 0.531 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.650      ;
; 0.532 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.651      ;
; 0.533 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.652      ;
; 0.534 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.653      ;
; 0.534 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.653      ;
; 0.535 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.654      ;
; 0.535 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.654      ;
; 0.535 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.654      ;
; 0.536 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.655      ;
; 0.537 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.656      ;
; 0.537 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.233      ; 0.854      ;
; 0.537 ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.656      ;
; 0.537 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.656      ;
; 0.538 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.657      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|o_clk              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk             ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|o_clk              ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[11]|clk               ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[6]|clk                ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[8]|clk                ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                           ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_divider[11]|clk              ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|o_clk|clk                           ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|o_clk|clk                          ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[0]|clk               ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[10]|clk              ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[11]|clk              ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[1]|clk               ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[2]|clk               ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[3]|clk               ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[4]|clk               ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[5]|clk               ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[6]|clk               ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[7]|clk               ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[8]|clk               ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[9]|clk               ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[0]|clk                ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[10]|clk               ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[1]|clk                ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[2]|clk                ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[3]|clk                ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[4]|clk                ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[5]|clk                ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[7]|clk                ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[9]|clk                ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                             ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                           ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk             ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'divisor_de_clock:divisor_moduladora|o_clk'                                                                          ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[5]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[6]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[7]                 ;
; 0.195  ; 0.379        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[6]                 ;
; 0.195  ; 0.379        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[7]                 ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[0]                 ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[1]                 ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[2]                 ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[3]                 ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[4]                 ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[5]                 ;
; 0.371  ; 0.587        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[0]                 ;
; 0.371  ; 0.587        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[1]                 ;
; 0.371  ; 0.587        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[2]                 ;
; 0.371  ; 0.587        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[3]                 ;
; 0.371  ; 0.587        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[4]                 ;
; 0.371  ; 0.587        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[5]                 ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[6]|clk                      ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[7]|clk                      ;
; 0.398  ; 0.614        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[6]                 ;
; 0.398  ; 0.614        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[7]                 ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[0]|clk                      ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[1]|clk                      ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[2]|clk                      ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[3]|clk                      ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[4]|clk                      ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[5]|clk                      ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|inclk[0] ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk|q                ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|inclk[0] ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|outclk   ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[0]|clk                      ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[1]|clk                      ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[2]|clk                      ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[3]|clk                      ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[4]|clk                      ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[5]|clk                      ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[6]|clk                      ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[7]|clk                      ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'divisor_de_clock:divisor_portadora|o_clk'                                                                         ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[7]               ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[7]               ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[0]               ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[1]               ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[2]               ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[3]               ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[4]               ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[5]               ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[6]               ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[0]               ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[1]               ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[2]               ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[3]               ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[4]               ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[5]               ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[6]               ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[7]               ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[7]|clk                    ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[0]|clk                    ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[1]|clk                    ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[2]|clk                    ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[3]|clk                    ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[4]|clk                    ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[5]|clk                    ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[6]|clk                    ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|inclk[0] ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk|q                ;
; 0.567  ; 0.567        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|inclk[0] ;
; 0.567  ; 0.567        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|outclk   ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[0]|clk                    ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[1]|clk                    ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[2]|clk                    ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[3]|clk                    ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[4]|clk                    ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[5]|clk                    ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[6]|clk                    ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[7]|clk                    ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                          ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; not_sin   ; divisor_de_clock:divisor_moduladora|o_clk ; 8.851 ; 8.690 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; sin       ; divisor_de_clock:divisor_moduladora|o_clk ; 8.509 ; 8.481 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; not_sin   ; divisor_de_clock:divisor_portadora|o_clk  ; 5.930 ; 5.701 ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
; sin       ; divisor_de_clock:divisor_portadora|o_clk  ; 5.559 ; 5.696 ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                  ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; not_sin   ; divisor_de_clock:divisor_moduladora|o_clk ; 5.268 ; 5.137 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; sin       ; divisor_de_clock:divisor_moduladora|o_clk ; 5.165 ; 5.224 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; not_sin   ; divisor_de_clock:divisor_portadora|o_clk  ; 5.096 ; 4.915 ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
; sin       ; divisor_de_clock:divisor_portadora|o_clk  ; 4.666 ; 4.785 ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                     ;
+--------------------------------------------+---------+-------+----------+---------+---------------------+
; Clock                                      ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack                           ; -1.567  ; 0.194 ; N/A      ; N/A     ; -3.000              ;
;  clk                                       ; -1.567  ; 0.206 ; N/A      ; N/A     ; -3.000              ;
;  divisor_de_clock:divisor_moduladora|o_clk ; -0.703  ; 0.194 ; N/A      ; N/A     ; -1.000              ;
;  divisor_de_clock:divisor_portadora|o_clk  ; -0.834  ; 0.194 ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS                            ; -43.395 ; 0.0   ; 0.0      ; 0.0     ; -47.677             ;
;  clk                                       ; -35.738 ; 0.000 ; N/A      ; N/A     ; -31.677             ;
;  divisor_de_clock:divisor_moduladora|o_clk ; -3.417  ; 0.000 ; N/A      ; N/A     ; -8.000              ;
;  divisor_de_clock:divisor_portadora|o_clk  ; -4.240  ; 0.000 ; N/A      ; N/A     ; -8.000              ;
+--------------------------------------------+---------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                            ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; not_sin   ; divisor_de_clock:divisor_moduladora|o_clk ; 15.029 ; 15.082 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; sin       ; divisor_de_clock:divisor_moduladora|o_clk ; 14.681 ; 14.506 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; not_sin   ; divisor_de_clock:divisor_portadora|o_clk  ; 9.923  ; 9.888  ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
; sin       ; divisor_de_clock:divisor_portadora|o_clk  ; 9.620  ; 9.607  ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                  ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; not_sin   ; divisor_de_clock:divisor_moduladora|o_clk ; 5.268 ; 5.137 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; sin       ; divisor_de_clock:divisor_moduladora|o_clk ; 5.165 ; 5.224 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; not_sin   ; divisor_de_clock:divisor_portadora|o_clk  ; 5.096 ; 4.915 ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
; sin       ; divisor_de_clock:divisor_portadora|o_clk  ; 4.666 ; 4.785 ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; sin           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; not_sin       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; set_clock[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[4]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[5]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[6]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[7]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[8]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[9]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[10]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[11]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sin           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; not_sin       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sin           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; not_sin       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                   ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; clk                                       ; clk                                       ; 552      ; 0        ; 0        ; 0        ;
; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 36       ; 0        ; 0        ; 0        ;
; divisor_de_clock:divisor_portadora|o_clk  ; divisor_de_clock:divisor_portadora|o_clk  ; 36       ; 0        ; 0        ; 0        ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                    ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; clk                                       ; clk                                       ; 552      ; 0        ; 0        ; 0        ;
; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 36       ; 0        ; 0        ; 0        ;
; divisor_de_clock:divisor_portadora|o_clk  ; divisor_de_clock:divisor_portadora|o_clk  ; 36       ; 0        ; 0        ; 0        ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 43    ; 43   ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 32    ; 32   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Thu Feb 16 19:15:28 2023
Info: Command: quartus_sta SineWaveGenerator -c SineWaveGenerator
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SineWaveGenerator.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name divisor_de_clock:divisor_moduladora|o_clk divisor_de_clock:divisor_moduladora|o_clk
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name divisor_de_clock:divisor_portadora|o_clk divisor_de_clock:divisor_portadora|o_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.567
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.567             -35.738 clk 
    Info (332119):    -0.834              -4.240 divisor_de_clock:divisor_portadora|o_clk 
    Info (332119):    -0.703              -3.417 divisor_de_clock:divisor_moduladora|o_clk 
Info (332146): Worst-case hold slack is 0.362
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.362               0.000 divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):     0.362               0.000 divisor_de_clock:divisor_portadora|o_clk 
    Info (332119):     0.390               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -30.000 clk 
    Info (332119):    -1.000              -8.000 divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):    -1.000              -8.000 divisor_de_clock:divisor_portadora|o_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.300
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.300             -29.705 clk 
    Info (332119):    -0.635              -2.988 divisor_de_clock:divisor_portadora|o_clk 
    Info (332119):    -0.509              -2.292 divisor_de_clock:divisor_moduladora|o_clk 
Info (332146): Worst-case hold slack is 0.321
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.321               0.000 divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):     0.321               0.000 divisor_de_clock:divisor_portadora|o_clk 
    Info (332119):     0.347               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -30.000 clk 
    Info (332119):    -1.000              -8.000 divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):    -1.000              -8.000 divisor_de_clock:divisor_portadora|o_clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.407
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.407              -8.296 clk 
    Info (332119):    -0.010              -0.010 divisor_de_clock:divisor_portadora|o_clk 
    Info (332119):     0.047               0.000 divisor_de_clock:divisor_moduladora|o_clk 
Info (332146): Worst-case hold slack is 0.194
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.194               0.000 divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):     0.194               0.000 divisor_de_clock:divisor_portadora|o_clk 
    Info (332119):     0.206               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -31.677 clk 
    Info (332119):    -1.000              -8.000 divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):    -1.000              -8.000 divisor_de_clock:divisor_portadora|o_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4620 megabytes
    Info: Processing ended: Thu Feb 16 19:15:30 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


