#define GEN2__AMD_OPTERON_6136_32__MLX_CX_QDR__4PPN                            \
    {{8,                                                                       \
      20,                                                                      \
      {{1, &MPIR_Allgather_RD_MVP},        {2, &MPIR_Allgather_RD_MVP},        \
       {4, &MPIR_Allgather_RD_MVP},        {8, &MPIR_Allgather_RD_MVP},        \
       {16, &MPIR_Allgather_RD_MVP},       {32, &MPIR_Allgather_RD_MVP},       \
       {64, &MPIR_Allgather_RD_MVP},       {128, &MPIR_Allgather_RD_MVP},      \
       {256, &MPIR_Allgather_RD_MVP},      {512, &MPIR_Allgather_RD_MVP},      \
       {1024, &MPIR_Allgather_RD_MVP},     {2048, &MPIR_Allgather_RD_MVP},     \
       {4096, &MPIR_Allgather_RD_MVP},     {8192, &MPIR_Allgather_RD_MVP},     \
       {16384, &MPIR_Allgather_RD_MVP},    {32768, &MPIR_Allgather_RD_MVP},    \
       {65536, &MPIR_Allgather_RD_MVP},    {131072, &MPIR_Allgather_RD_MVP},   \
       {262144, &MPIR_Allgather_RD_MVP},   {524288, &MPIR_Allgather_RD_MVP},   \
       {1048576, &MPIR_Allgather_Ring_MVP}}},                                  \
                                                                               \
     {16,                                                                      \
      20,                                                                      \
      {{1, &MPIR_Allgather_RD_MVP},        {2, &MPIR_Allgather_RD_MVP},        \
       {4, &MPIR_Allgather_RD_MVP},        {8, &MPIR_Allgather_RD_MVP},        \
       {16, &MPIR_Allgather_RD_MVP},       {32, &MPIR_Allgather_RD_MVP},       \
       {64, &MPIR_Allgather_RD_MVP},       {128, &MPIR_Allgather_RD_MVP},      \
       {256, &MPIR_Allgather_RD_MVP},      {512, &MPIR_Allgather_RD_MVP},      \
       {1024, &MPIR_Allgather_RD_MVP},     {2048, &MPIR_Allgather_RD_MVP},     \
       {4096, &MPIR_Allgather_RD_MVP},     {8192, &MPIR_Allgather_RD_MVP},     \
       {16384, &MPIR_Allgather_RD_MVP},    {32768, &MPIR_Allgather_RD_MVP},    \
       {65536, &MPIR_Allgather_RD_MVP},    {131072, &MPIR_Allgather_RD_MVP},   \
       {262144, &MPIR_Allgather_RD_MVP},   {524288, &MPIR_Allgather_Ring_MVP}, \
       {1048576, &MPIR_Allgather_Ring_MVP}}},                                  \
                                                                               \
     {32,                                                                      \
      20,                                                                      \
      {{1, &MPIR_Allgather_RD_MVP},        {2, &MPIR_Allgather_RD_MVP},        \
       {4, &MPIR_Allgather_RD_MVP},        {8, &MPIR_Allgather_RD_MVP},        \
       {16, &MPIR_Allgather_RD_MVP},       {32, &MPIR_Allgather_RD_MVP},       \
       {64, &MPIR_Allgather_RD_MVP},       {128, &MPIR_Allgather_RD_MVP},      \
       {256, &MPIR_Allgather_RD_MVP},      {512, &MPIR_Allgather_RD_MVP},      \
       {1024, &MPIR_Allgather_RD_MVP},     {2048, &MPIR_Allgather_RD_MVP},     \
       {4096, &MPIR_Allgather_RD_MVP},     {8192, &MPIR_Allgather_RD_MVP},     \
       {16384, &MPIR_Allgather_RD_MVP},    {32768, &MPIR_Allgather_RD_MVP},    \
       {65536, &MPIR_Allgather_RD_MVP},    {131072, &MPIR_Allgather_RD_MVP},   \
       {262144, &MPIR_Allgather_RD_MVP},   {524288, &MPIR_Allgather_Ring_MVP}, \
       {1048576, &MPIR_Allgather_Ring_MVP}}}};
#define GEN2__AMD_OPTERON_6136_32__MLX_CX_QDR__4PPN_CNT 3
