|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
|
| CONFIG FILE NOTES
|
|This configuration file is for importing Allegro/SigXp simulation result to SystemSI
|
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
|

[Import Configuration]           |For 2D Curve Display
ProjectName                         "D:/Git/ishero/高速信号与IC芯片互连体仿真分析优化/chapter4/reflection.top"

|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
[Simulation Result]

SimulationName                   "sim1: (DESIGN OUT1 1) DESIGN OUT1 1 Pulse Typ Reflection: #1"

SimulationFile                      "D:\Git\ishero\高速信号与IC芯片互连体仿真分析优化\chapter4\sigxp.run\case0\waveforms\sim1.sim"
SimulationFile                      "D:\Git\ishero\高速信号与IC芯片互连体仿真分析优化\chapter4\sigxp.run\case0\waveforms\sim1.cim"

[End Simulation Result]
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||

[End]
