#ifndef _JESD_XIP_204D_RX_H_
#define _JESD_XIP_204D_RX_H_

// ******************************************************************************
// ------------------------------------------------------------------------------
//                               INTEL CONFIDENTIAL
// ------------------------------------------------------------------------------
//    Copyright (c) 2018 - 2024 Intel Corporation
//
//    This software and the related documents are Intel copyrighted materials,
//    and your use of them is governed by the express license under which they
//    were provided to you ("License").
//    Unless the License provides otherwise, you may not use, modify, copy, publish,
//    distribute, disclose or transmit this software or the related documents
//    without Intel's prior written permission.
//
//    This software and the related documents are provided as is, with no express or
//    implied warranties, other than those that are expressly stated in the License.
// ------------------------------------------------------------------------------
//
//    DO NOT EDIT THIS FILE !!!
//
//    This file has been automatically generated by OneSource
//
// ******************************************************************************

#ifndef __KERNEL__
#include <stdint.h>
#endif // __KERNEL__
// ******************************************* Base address macros

#define DLNK_JESD0_XIP_204D_RX_BASE  ( 0x06703000 )
#define DLNK_JESD1_XIP_204D_RX_BASE  ( 0x06f03000 )
#define DLNK_JESD2_XIP_204D_RX_BASE  ( 0x07703000 )
#define DLNK_JESD3_XIP_204D_RX_BASE  ( 0x07f03000 )

// ******************************************* /Base address macros


// ******************************************* Register offset macros

#define JESD_XIP_204D_RX_DATAPATH_INTERCONNECT_OFFSET ( 0x00000018U )
#define JESD_XIP_204D_RX_SUBCLASS_OFFSET ( 0x0000001cU )
#define JESD_XIP_204D_RX_CF_OFFSET ( 0x00000020U )
#define JESD_XIP_204D_RX_CS_OFFSET ( 0x00000024U )
#define JESD_XIP_204D_RX_F_OFFSET ( 0x00000028U )
#define JESD_XIP_204D_RX_L_OFFSET ( 0x00000030U )
#define JESD_XIP_204D_RX_N_OFFSET ( 0x00000034U )
#define JESD_XIP_204D_RX_M_OFFSET ( 0x00000038U )
#define JESD_XIP_204D_RX_NTOTAL_OFFSET ( 0x0000003cU )
#define JESD_XIP_204D_RX_S_OFFSET ( 0x00000040U )
#define JESD_XIP_204D_RX_HD_OFFSET ( 0x00000044U )
#define JESD_XIP_204D_RX_SCR_OFFSET ( 0x00000048U )
#define JESD_XIP_204D_RX_ENMODULE_OFFSET ( 0x00000050U )
#define JESD_XIP_204D_RX_CORE_INTR_MASK_OFFSET ( 0x00000124U )
#define JESD_XIP_204D_RX_CORE_INTR_STAT_OFFSET ( 0x00000128U )
#define JESD_XIP_204D_RX_CLK_RATIO_OFFSET ( 0x0000013cU )
#define JESD_XIP_204D_RX_FEC_OFFSET ( 0x000002c4U )
#define JESD_XIP_204D_RX_A_OFFSET ( 0x000002d4U )
#define JESD_XIP_204D_RX_BIT_ORDER_OFFSET ( 0x000002d8U )
#define JESD_XIP_204D_RX_TL_TEST_MODE_OFFSET ( 0x000002dcU )
#define JESD_XIP_204D_RX_BUFF_DELAY_OFFSET ( 0x000002e0U )
#define JESD_XIP_204D_RX_SYSREF_CFG_OFFSET ( 0x000002e4U )
#define JESD_XIP_204D_RX_SHB_LOCK_STAT_OFFSET ( 0x000002ecU )
#define JESD_XIP_204D_RX_SHB_LOCK_LOSS_STAT_OFFSET ( 0x000002f0U )
#define JESD_XIP_204D_RX_AB_LOCK_STAT_OFFSET ( 0x000002f4U )
#define JESD_XIP_204D_RX_AB_LOCK_LOSS_STAT_OFFSET ( 0x000002f8U )
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG0_OFFSET ( 0x00000300U )
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG1_OFFSET ( 0x00000304U )
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG2_OFFSET ( 0x00000308U )
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG3_OFFSET ( 0x0000030cU )
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG4_OFFSET ( 0x00000310U )
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG5_OFFSET ( 0x00000314U )
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG6_OFFSET ( 0x00000318U )
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG7_OFFSET ( 0x0000031cU )
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG8_OFFSET ( 0x00000320U )
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG9_OFFSET ( 0x00000324U )
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG10_OFFSET ( 0x00000328U )
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG11_OFFSET ( 0x0000032cU )
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG12_OFFSET ( 0x00000330U )
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG13_OFFSET ( 0x00000334U )
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG14_OFFSET ( 0x00000338U )
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG15_OFFSET ( 0x0000033cU )
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG16_OFFSET ( 0x00000340U )
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG17_OFFSET ( 0x00000344U )
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG18_OFFSET ( 0x00000348U )
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG19_OFFSET ( 0x0000034cU )
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG20_OFFSET ( 0x00000350U )
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG21_OFFSET ( 0x00000354U )
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG22_OFFSET ( 0x00000358U )
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG23_OFFSET ( 0x0000035cU )
#define JESD_XIP_204D_RX_THRESH_EOAB_ERR_OFFSET ( 0x00000360U )
#define JESD_XIP_204D_RX_THRESH_SHB_ERR_OFFSET ( 0x00000364U )
#define JESD_XIP_204D_RX_SONIF_OFFSET ( 0x00000368U )
#define JESD_XIP_204D_RX_SYSREF_CNTER_STAT_OFFSET ( 0x00000374U )
#define JESD_XIP_204D_RX_LAC_BOUNDARY_PHASE_OFFSET ( 0x000003d8U )
#define JESD_XIP_204D_RX_RBD_LENGTH_OCTETS_OFFSET ( 0x000003dcU )
#define JESD_XIP_204D_RX_GEN_SYSREF_OFFSET ( 0x000003e4U )
#define JESD_XIP_204D_RX_GEARBOX_EMPTY_STAT_OFFSET ( 0x000003e8U )
#define JESD_XIP_204D_RX_GEARBOX_FULL_STAT_OFFSET ( 0x000003ecU )
#define JESD_XIP_204D_RX_TXRX_FIFO_WAIT_CNT_OFFSET ( 0x000003f0U )
#define JESD_XIP_204D_RX_SLOW_LN_DELAY_CNTER_OFFSET ( 0x000003fcU )
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG0_OFFSET ( 0x00000400U )
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG1_OFFSET ( 0x00000404U )
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG2_OFFSET ( 0x00000408U )
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG3_OFFSET ( 0x0000040cU )
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG4_OFFSET ( 0x00000410U )
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG5_OFFSET ( 0x00000414U )
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG6_OFFSET ( 0x00000418U )
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG7_OFFSET ( 0x0000041cU )
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG8_OFFSET ( 0x00000420U )
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG9_OFFSET ( 0x00000424U )
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG10_OFFSET ( 0x00000428U )
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG11_OFFSET ( 0x0000042cU )
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG12_OFFSET ( 0x00000430U )
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG13_OFFSET ( 0x00000434U )
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG14_OFFSET ( 0x00000438U )
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG15_OFFSET ( 0x0000043cU )
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG16_OFFSET ( 0x00000440U )
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG17_OFFSET ( 0x00000444U )
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG18_OFFSET ( 0x00000448U )
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG19_OFFSET ( 0x0000044cU )
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG20_OFFSET ( 0x00000450U )
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG21_OFFSET ( 0x00000454U )
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG22_OFFSET ( 0x00000458U )
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG23_OFFSET ( 0x0000045cU )
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG0_OFFSET ( 0x00000460U )
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG1_OFFSET ( 0x00000464U )
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG2_OFFSET ( 0x00000468U )
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG3_OFFSET ( 0x0000046cU )
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG4_OFFSET ( 0x00000470U )
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG5_OFFSET ( 0x00000474U )
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG6_OFFSET ( 0x00000478U )
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG7_OFFSET ( 0x0000047cU )
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG8_OFFSET ( 0x00000480U )
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG9_OFFSET ( 0x00000484U )
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG10_OFFSET ( 0x00000488U )
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG11_OFFSET ( 0x0000048cU )
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG12_OFFSET ( 0x00000490U )
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG13_OFFSET ( 0x00000494U )
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG14_OFFSET ( 0x00000498U )
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG15_OFFSET ( 0x0000049cU )
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG16_OFFSET ( 0x000004a0U )
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG17_OFFSET ( 0x000004a4U )
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG18_OFFSET ( 0x000004a8U )
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG19_OFFSET ( 0x000004acU )
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG20_OFFSET ( 0x000004b0U )
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG21_OFFSET ( 0x000004b4U )
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG22_OFFSET ( 0x000004b8U )
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG23_OFFSET ( 0x000004bcU )
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG0_OFFSET ( 0x000004c0U )
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG1_OFFSET ( 0x000004c4U )
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG2_OFFSET ( 0x000004c8U )
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG3_OFFSET ( 0x000004ccU )
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG4_OFFSET ( 0x000004d0U )
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG5_OFFSET ( 0x000004d4U )
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG6_OFFSET ( 0x000004d8U )
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG7_OFFSET ( 0x000004dcU )
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG8_OFFSET ( 0x000004e0U )
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG9_OFFSET ( 0x000004e4U )
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG10_OFFSET ( 0x000004e8U )
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG11_OFFSET ( 0x000004ecU )
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG12_OFFSET ( 0x000004f0U )
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG13_OFFSET ( 0x000004f4U )
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG14_OFFSET ( 0x000004f8U )
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG15_OFFSET ( 0x000004fcU )
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG16_OFFSET ( 0x00000500U )
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG17_OFFSET ( 0x00000504U )
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG18_OFFSET ( 0x00000508U )
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG19_OFFSET ( 0x0000050cU )
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG20_OFFSET ( 0x00000510U )
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG21_OFFSET ( 0x00000514U )
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG22_OFFSET ( 0x00000518U )
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG23_OFFSET ( 0x0000051cU )
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG0_OFFSET ( 0x00000520U )
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG1_OFFSET ( 0x00000524U )
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG2_OFFSET ( 0x00000528U )
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG3_OFFSET ( 0x0000052cU )
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG4_OFFSET ( 0x00000530U )
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG5_OFFSET ( 0x00000534U )
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG6_OFFSET ( 0x00000538U )
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG7_OFFSET ( 0x0000053cU )
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG8_OFFSET ( 0x00000540U )
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG9_OFFSET ( 0x00000544U )
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG10_OFFSET ( 0x00000548U )
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG11_OFFSET ( 0x0000054cU )
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG12_OFFSET ( 0x00000550U )
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG13_OFFSET ( 0x00000554U )
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG14_OFFSET ( 0x00000558U )
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG15_OFFSET ( 0x0000055cU )
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG16_OFFSET ( 0x00000560U )
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG17_OFFSET ( 0x00000564U )
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG18_OFFSET ( 0x00000568U )
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG19_OFFSET ( 0x0000056cU )
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG20_OFFSET ( 0x00000570U )
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG21_OFFSET ( 0x00000574U )
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG22_OFFSET ( 0x00000578U )
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG23_OFFSET ( 0x0000057cU )
#define JESD_XIP_204D_RX_ALARM_CTRL_OFFSET ( 0x00000600U )
#define JESD_XIP_204D_RX_ALARM_TYPE_MASK_OFFSET ( 0x00000604U )
#define JESD_XIP_204D_RX_ALARM_LANE_MASK_OFFSET ( 0x00000608U )
#define JESD_XIP_204D_RX_ALARM_TSHOLD_INV_SYNC_HDR_OFFSET ( 0x0000060cU )
#define JESD_XIP_204D_RX_ALARM_TSHOLD_AB_ERR_OFFSET ( 0x00000610U )
#define JESD_XIP_204D_RX_ALARM_TSHOLD_UNC_FEC_ERR_OFFSET ( 0x00000614U )
#define JESD_XIP_204D_RX_ALARM_WND_INV_SYNC_HDR_OFFSET ( 0x0000061cU )
#define JESD_XIP_204D_RX_ALARM_WND_AB_ERR_OFFSET ( 0x00000620U )
#define JESD_XIP_204D_RX_ALARM_WND_UNC_FEC_ERR_OFFSET ( 0x00000624U )
#define JESD_XIP_204D_RX_ALARM_TIMER_OFFSET ( 0x0000062cU )
#define JESD_XIP_204D_RX_TEST_PATTERN_LSB_OFFSET ( 0x00000640U )
#define JESD_XIP_204D_RX_TEST_PATTERN_MSB_OFFSET ( 0x00000644U )
#define JESD_XIP_204D_RX_PRBS_CFG_OFFSET ( 0x00000648U )
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG0_OFFSET ( 0x0000064cU )
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG1_OFFSET ( 0x00000650U )
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG2_OFFSET ( 0x00000654U )
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG3_OFFSET ( 0x00000658U )
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG4_OFFSET ( 0x0000065cU )
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG5_OFFSET ( 0x00000660U )
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG6_OFFSET ( 0x00000664U )
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG7_OFFSET ( 0x00000668U )
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG8_OFFSET ( 0x0000066cU )
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG9_OFFSET ( 0x00000670U )
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG10_OFFSET ( 0x00000674U )
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG11_OFFSET ( 0x00000678U )
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG12_OFFSET ( 0x0000067cU )
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG13_OFFSET ( 0x00000680U )
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG14_OFFSET ( 0x00000684U )
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG15_OFFSET ( 0x00000688U )
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG16_OFFSET ( 0x0000068cU )
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG17_OFFSET ( 0x00000690U )
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG18_OFFSET ( 0x00000694U )
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG19_OFFSET ( 0x00000698U )
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG20_OFFSET ( 0x0000069cU )
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG21_OFFSET ( 0x000006a0U )
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG22_OFFSET ( 0x000006a4U )
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG23_OFFSET ( 0x000006a8U )

// ******************************************* /Register offset macros


// ******************************************* AddressSpace macros
#define JESD_XIP_204D_RX_DATAPATH_INTERCONNECT_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_DATAPATH_INTERCONNECT_OFFSET ) ))
#define JESD_XIP_204D_RX_SUBCLASS_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_SUBCLASS_OFFSET ) ))
#define JESD_XIP_204D_RX_CF_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_CF_OFFSET ) ))
#define JESD_XIP_204D_RX_CS_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_CS_OFFSET ) ))
#define JESD_XIP_204D_RX_F_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_F_OFFSET ) ))
#define JESD_XIP_204D_RX_L_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_L_OFFSET ) ))
#define JESD_XIP_204D_RX_N_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_N_OFFSET ) ))
#define JESD_XIP_204D_RX_M_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_M_OFFSET ) ))
#define JESD_XIP_204D_RX_NTOTAL_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_NTOTAL_OFFSET ) ))
#define JESD_XIP_204D_RX_S_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_S_OFFSET ) ))
#define JESD_XIP_204D_RX_HD_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_HD_OFFSET ) ))
#define JESD_XIP_204D_RX_SCR_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_SCR_OFFSET ) ))
#define JESD_XIP_204D_RX_ENMODULE_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_ENMODULE_OFFSET ) ))
#define JESD_XIP_204D_RX_CORE_INTR_MASK_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_CORE_INTR_MASK_OFFSET ) ))
#define JESD_XIP_204D_RX_CORE_INTR_STAT_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_CORE_INTR_STAT_OFFSET ) ))
#define JESD_XIP_204D_RX_CLK_RATIO_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_CLK_RATIO_OFFSET ) ))
#define JESD_XIP_204D_RX_FEC_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_FEC_OFFSET ) ))
#define JESD_XIP_204D_RX_A_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_A_OFFSET ) ))
#define JESD_XIP_204D_RX_BIT_ORDER_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_BIT_ORDER_OFFSET ) ))
#define JESD_XIP_204D_RX_TL_TEST_MODE_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_TL_TEST_MODE_OFFSET ) ))
#define JESD_XIP_204D_RX_BUFF_DELAY_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_BUFF_DELAY_OFFSET ) ))
#define JESD_XIP_204D_RX_SYSREF_CFG_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_SYSREF_CFG_OFFSET ) ))
#define JESD_XIP_204D_RX_SHB_LOCK_STAT_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_SHB_LOCK_STAT_OFFSET ) ))
#define JESD_XIP_204D_RX_SHB_LOCK_LOSS_STAT_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_SHB_LOCK_LOSS_STAT_OFFSET ) ))
#define JESD_XIP_204D_RX_AB_LOCK_STAT_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_AB_LOCK_STAT_OFFSET ) ))
#define JESD_XIP_204D_RX_AB_LOCK_LOSS_STAT_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_AB_LOCK_LOSS_STAT_OFFSET ) ))
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG0_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_ERR_RPT_LANE_REG0_OFFSET ) ))
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG1_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_ERR_RPT_LANE_REG1_OFFSET ) ))
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG2_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_ERR_RPT_LANE_REG2_OFFSET ) ))
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG3_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_ERR_RPT_LANE_REG3_OFFSET ) ))
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG4_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_ERR_RPT_LANE_REG4_OFFSET ) ))
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG5_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_ERR_RPT_LANE_REG5_OFFSET ) ))
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG6_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_ERR_RPT_LANE_REG6_OFFSET ) ))
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG7_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_ERR_RPT_LANE_REG7_OFFSET ) ))
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG8_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_ERR_RPT_LANE_REG8_OFFSET ) ))
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG9_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_ERR_RPT_LANE_REG9_OFFSET ) ))
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG10_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_ERR_RPT_LANE_REG10_OFFSET ) ))
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG11_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_ERR_RPT_LANE_REG11_OFFSET ) ))
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG12_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_ERR_RPT_LANE_REG12_OFFSET ) ))
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG13_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_ERR_RPT_LANE_REG13_OFFSET ) ))
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG14_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_ERR_RPT_LANE_REG14_OFFSET ) ))
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG15_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_ERR_RPT_LANE_REG15_OFFSET ) ))
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG16_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_ERR_RPT_LANE_REG16_OFFSET ) ))
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG17_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_ERR_RPT_LANE_REG17_OFFSET ) ))
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG18_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_ERR_RPT_LANE_REG18_OFFSET ) ))
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG19_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_ERR_RPT_LANE_REG19_OFFSET ) ))
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG20_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_ERR_RPT_LANE_REG20_OFFSET ) ))
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG21_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_ERR_RPT_LANE_REG21_OFFSET ) ))
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG22_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_ERR_RPT_LANE_REG22_OFFSET ) ))
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG23_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_ERR_RPT_LANE_REG23_OFFSET ) ))
#define JESD_XIP_204D_RX_THRESH_EOAB_ERR_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_THRESH_EOAB_ERR_OFFSET ) ))
#define JESD_XIP_204D_RX_THRESH_SHB_ERR_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_THRESH_SHB_ERR_OFFSET ) ))
#define JESD_XIP_204D_RX_SONIF_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_SONIF_OFFSET ) ))
#define JESD_XIP_204D_RX_SYSREF_CNTER_STAT_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_SYSREF_CNTER_STAT_OFFSET ) ))
#define JESD_XIP_204D_RX_LAC_BOUNDARY_PHASE_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_LAC_BOUNDARY_PHASE_OFFSET ) ))
#define JESD_XIP_204D_RX_RBD_LENGTH_OCTETS_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_RBD_LENGTH_OCTETS_OFFSET ) ))
#define JESD_XIP_204D_RX_GEN_SYSREF_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_GEN_SYSREF_OFFSET ) ))
#define JESD_XIP_204D_RX_GEARBOX_EMPTY_STAT_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_GEARBOX_EMPTY_STAT_OFFSET ) ))
#define JESD_XIP_204D_RX_GEARBOX_FULL_STAT_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_GEARBOX_FULL_STAT_OFFSET ) ))
#define JESD_XIP_204D_RX_TXRX_FIFO_WAIT_CNT_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_TXRX_FIFO_WAIT_CNT_OFFSET ) ))
#define JESD_XIP_204D_RX_SLOW_LN_DELAY_CNTER_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_SLOW_LN_DELAY_CNTER_OFFSET ) ))
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG0_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG0_OFFSET ) ))
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG1_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG1_OFFSET ) ))
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG2_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG2_OFFSET ) ))
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG3_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG3_OFFSET ) ))
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG4_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG4_OFFSET ) ))
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG5_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG5_OFFSET ) ))
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG6_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG6_OFFSET ) ))
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG7_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG7_OFFSET ) ))
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG8_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG8_OFFSET ) ))
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG9_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG9_OFFSET ) ))
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG10_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG10_OFFSET ) ))
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG11_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG11_OFFSET ) ))
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG12_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG12_OFFSET ) ))
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG13_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG13_OFFSET ) ))
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG14_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG14_OFFSET ) ))
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG15_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG15_OFFSET ) ))
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG16_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG16_OFFSET ) ))
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG17_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG17_OFFSET ) ))
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG18_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG18_OFFSET ) ))
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG19_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG19_OFFSET ) ))
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG20_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG20_OFFSET ) ))
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG21_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG21_OFFSET ) ))
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG22_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG22_OFFSET ) ))
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG23_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG23_OFFSET ) ))
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG0_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG0_OFFSET ) ))
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG1_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG1_OFFSET ) ))
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG2_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG2_OFFSET ) ))
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG3_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG3_OFFSET ) ))
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG4_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG4_OFFSET ) ))
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG5_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG5_OFFSET ) ))
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG6_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG6_OFFSET ) ))
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG7_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG7_OFFSET ) ))
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG8_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG8_OFFSET ) ))
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG9_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG9_OFFSET ) ))
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG10_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG10_OFFSET ) ))
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG11_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG11_OFFSET ) ))
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG12_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG12_OFFSET ) ))
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG13_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG13_OFFSET ) ))
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG14_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG14_OFFSET ) ))
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG15_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG15_OFFSET ) ))
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG16_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG16_OFFSET ) ))
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG17_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG17_OFFSET ) ))
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG18_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG18_OFFSET ) ))
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG19_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG19_OFFSET ) ))
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG20_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG20_OFFSET ) ))
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG21_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG21_OFFSET ) ))
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG22_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG22_OFFSET ) ))
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG23_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG23_OFFSET ) ))
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG0_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG0_OFFSET ) ))
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG1_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG1_OFFSET ) ))
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG2_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG2_OFFSET ) ))
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG3_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG3_OFFSET ) ))
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG4_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG4_OFFSET ) ))
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG5_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG5_OFFSET ) ))
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG6_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG6_OFFSET ) ))
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG7_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG7_OFFSET ) ))
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG8_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG8_OFFSET ) ))
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG9_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG9_OFFSET ) ))
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG10_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG10_OFFSET ) ))
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG11_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG11_OFFSET ) ))
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG12_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG12_OFFSET ) ))
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG13_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG13_OFFSET ) ))
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG14_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG14_OFFSET ) ))
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG15_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG15_OFFSET ) ))
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG16_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG16_OFFSET ) ))
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG17_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG17_OFFSET ) ))
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG18_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG18_OFFSET ) ))
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG19_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG19_OFFSET ) ))
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG20_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG20_OFFSET ) ))
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG21_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG21_OFFSET ) ))
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG22_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG22_OFFSET ) ))
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG23_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG23_OFFSET ) ))
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG0_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG0_OFFSET ) ))
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG1_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG1_OFFSET ) ))
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG2_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG2_OFFSET ) ))
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG3_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG3_OFFSET ) ))
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG4_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG4_OFFSET ) ))
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG5_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG5_OFFSET ) ))
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG6_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG6_OFFSET ) ))
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG7_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG7_OFFSET ) ))
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG8_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG8_OFFSET ) ))
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG9_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG9_OFFSET ) ))
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG10_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG10_OFFSET ) ))
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG11_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG11_OFFSET ) ))
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG12_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG12_OFFSET ) ))
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG13_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG13_OFFSET ) ))
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG14_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG14_OFFSET ) ))
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG15_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG15_OFFSET ) ))
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG16_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG16_OFFSET ) ))
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG17_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG17_OFFSET ) ))
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG18_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG18_OFFSET ) ))
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG19_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG19_OFFSET ) ))
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG20_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG20_OFFSET ) ))
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG21_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG21_OFFSET ) ))
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG22_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG22_OFFSET ) ))
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG23_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG23_OFFSET ) ))
#define JESD_XIP_204D_RX_ALARM_CTRL_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_ALARM_CTRL_OFFSET ) ))
#define JESD_XIP_204D_RX_ALARM_TYPE_MASK_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_ALARM_TYPE_MASK_OFFSET ) ))
#define JESD_XIP_204D_RX_ALARM_LANE_MASK_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_ALARM_LANE_MASK_OFFSET ) ))
#define JESD_XIP_204D_RX_ALARM_TSHOLD_INV_SYNC_HDR_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_ALARM_TSHOLD_INV_SYNC_HDR_OFFSET ) ))
#define JESD_XIP_204D_RX_ALARM_TSHOLD_AB_ERR_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_ALARM_TSHOLD_AB_ERR_OFFSET ) ))
#define JESD_XIP_204D_RX_ALARM_TSHOLD_UNC_FEC_ERR_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_ALARM_TSHOLD_UNC_FEC_ERR_OFFSET ) ))
#define JESD_XIP_204D_RX_ALARM_WND_INV_SYNC_HDR_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_ALARM_WND_INV_SYNC_HDR_OFFSET ) ))
#define JESD_XIP_204D_RX_ALARM_WND_AB_ERR_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_ALARM_WND_AB_ERR_OFFSET ) ))
#define JESD_XIP_204D_RX_ALARM_WND_UNC_FEC_ERR_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_ALARM_WND_UNC_FEC_ERR_OFFSET ) ))
#define JESD_XIP_204D_RX_ALARM_TIMER_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_ALARM_TIMER_OFFSET ) ))
#define JESD_XIP_204D_RX_TEST_PATTERN_LSB_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_TEST_PATTERN_LSB_OFFSET ) ))
#define JESD_XIP_204D_RX_TEST_PATTERN_MSB_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_TEST_PATTERN_MSB_OFFSET ) ))
#define JESD_XIP_204D_RX_PRBS_CFG_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_PRBS_CFG_OFFSET ) ))
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG0_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_PRBS_ERR_CNT_REG0_OFFSET ) ))
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG1_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_PRBS_ERR_CNT_REG1_OFFSET ) ))
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG2_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_PRBS_ERR_CNT_REG2_OFFSET ) ))
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG3_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_PRBS_ERR_CNT_REG3_OFFSET ) ))
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG4_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_PRBS_ERR_CNT_REG4_OFFSET ) ))
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG5_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_PRBS_ERR_CNT_REG5_OFFSET ) ))
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG6_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_PRBS_ERR_CNT_REG6_OFFSET ) ))
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG7_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_PRBS_ERR_CNT_REG7_OFFSET ) ))
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG8_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_PRBS_ERR_CNT_REG8_OFFSET ) ))
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG9_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_PRBS_ERR_CNT_REG9_OFFSET ) ))
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG10_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_PRBS_ERR_CNT_REG10_OFFSET ) ))
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG11_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_PRBS_ERR_CNT_REG11_OFFSET ) ))
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG12_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_PRBS_ERR_CNT_REG12_OFFSET ) ))
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG13_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_PRBS_ERR_CNT_REG13_OFFSET ) ))
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG14_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_PRBS_ERR_CNT_REG14_OFFSET ) ))
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG15_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_PRBS_ERR_CNT_REG15_OFFSET ) ))
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG16_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_PRBS_ERR_CNT_REG16_OFFSET ) ))
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG17_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_PRBS_ERR_CNT_REG17_OFFSET ) ))
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG18_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_PRBS_ERR_CNT_REG18_OFFSET ) ))
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG19_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_PRBS_ERR_CNT_REG19_OFFSET ) ))
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG20_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_PRBS_ERR_CNT_REG20_OFFSET ) ))
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG21_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_PRBS_ERR_CNT_REG21_OFFSET ) ))
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG22_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_PRBS_ERR_CNT_REG22_OFFSET ) ))
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG23_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_RX_PRBS_ERR_CNT_REG23_OFFSET ) ))

// ******************************************* /Address Space

//************************************************ RegisterStructs


/** @brief JESD_XIP_204D_RX_MEM_JESD_XIP_204D_RX_RX_DATAPATH_INTERCONNECT_REG[1] register description at address offset 0x18
  *
  * Register default value:        0x00000000
  * Register full path in IP: jesd_xip_204d_rx_MEM/jesd_xip_204d_rx/rx/datapath_interconnect_reg
  * DATAPATH_INTERCONNECT_REG
  */

typedef union {
  struct {
    uint32_t DATAPATH_INTERCONNECT : 2;
    ///< Value of 0 = 64b66b, 1 = 8b10b, 2 = RSFEC
    ///< AccessType="RW" BitOffset="0" ResetValue="0x0"
    uint32_t  : 30;
    ///< Reserved
    ///< AccessType="RO" BitOffset="2" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_rx_datapath_interconnect_reg_t;

#define JESD_XIP_204D_RX_DATAPATH_INTERCONNECT_DEFAULT (0x00000000U)
#define JESD_XIP_204D_RX_DATAPATH_INTERCONNECT_RD_MASK (0x00000003U)
#define JESD_XIP_204D_RX_DATAPATH_INTERCONNECT_WR_MASK (0x00000003U)


///< Value of 0 = 64b66b, 1 = 8b10b, 2 = RSFEC
#define JESD_XIP_204D_RX_DATAPATH_INTERCONNECT_DATAPATH_INTERCONNECT_BF_OFF ( 0)
#define JESD_XIP_204D_RX_DATAPATH_INTERCONNECT_DATAPATH_INTERCONNECT_BF_WID ( 2)
#define JESD_XIP_204D_RX_DATAPATH_INTERCONNECT_DATAPATH_INTERCONNECT_BF_MSK (0x00000003)
#define JESD_XIP_204D_RX_DATAPATH_INTERCONNECT_DATAPATH_INTERCONNECT_BF_DEF (0x00000000)
#define JESD_XIP_204D_RX_DATAPATH_INTERCONNECT_ARR_SZ0 (1)
#define JESD_XIP_204D_RX_DATAPATH_INTERCONNECT_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_RX_MEM_JESD_XIP_204D_RX_RX_SUBCLASS_REG[1] register description at address offset 0x1c
  *
  * Register default value:        0x00000001
  * Register full path in IP: jesd_xip_204d_rx_MEM/jesd_xip_204d_rx/rx/subclass_reg
  * SUBCLASS_REG
  */

typedef union {
  struct {
    uint32_t RX_SUBCLASS : 3;
    ///< Subclass mode of operation (0 or 1)
    ///< AccessType="RW" BitOffset="0" ResetValue="0x1"
    uint32_t  : 29;
    ///< Reserved
    ///< AccessType="RO" BitOffset="3" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_rx_subclass_reg_t;

#define JESD_XIP_204D_RX_SUBCLASS_DEFAULT (0x00000001U)
#define JESD_XIP_204D_RX_SUBCLASS_RD_MASK (0x00000007U)
#define JESD_XIP_204D_RX_SUBCLASS_WR_MASK (0x00000007U)


///< Subclass mode of operation (0 or 1)
#define JESD_XIP_204D_RX_SUBCLASS_RX_SUBCLASS_BF_OFF ( 0)
#define JESD_XIP_204D_RX_SUBCLASS_RX_SUBCLASS_BF_WID ( 3)
#define JESD_XIP_204D_RX_SUBCLASS_RX_SUBCLASS_BF_MSK (0x00000007)
#define JESD_XIP_204D_RX_SUBCLASS_RX_SUBCLASS_BF_DEF (0x00000001)
#define JESD_XIP_204D_RX_SUBCLASS_ARR_SZ0 (1)
#define JESD_XIP_204D_RX_SUBCLASS_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_RX_MEM_JESD_XIP_204D_RX_RX_CF_REG[1] register description at address offset 0x20
  *
  * Register default value:        0x00040000
  * Register full path in IP: jesd_xip_204d_rx_MEM/jesd_xip_204d_rx/rx/cf_reg
  * CF_REG
  */

typedef union {
  struct {
    uint32_t CF : 4;
    ///< Number of control words per converter device
    ///< AccessType="RW" BitOffset="0" ResetValue="0x0"
    uint32_t  : 1;
    ///< Reserved
    ///< AccessType="RO" BitOffset="4" ResetValue="None"
    uint32_t CF_FIRST_LANE : 5;
    ///< ---
    ///< AccessType="RW" BitOffset="5" ResetValue="0x0"
    uint32_t CF_FIRST_NIBBLE : 8;
    ///< ---
    ///< AccessType="RW" BitOffset="10" ResetValue="0x0"
    uint32_t CONV_IN_CF_GROUP : 8;
    ///< ---
    ///< AccessType="RW" BitOffset="18" ResetValue="0x1"
    uint32_t  : 6;
    ///< Reserved
    ///< AccessType="RO" BitOffset="26" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_rx_cf_reg_t;

#define JESD_XIP_204D_RX_CF_DEFAULT (0x00040000U)
#define JESD_XIP_204D_RX_CF_RD_MASK (0x03ffffefU)
#define JESD_XIP_204D_RX_CF_WR_MASK (0x03ffffefU)


///< Number of control words per converter device
#define JESD_XIP_204D_RX_CF_BF_OFF ( 0)
#define JESD_XIP_204D_RX_CF_BF_WID ( 4)
#define JESD_XIP_204D_RX_CF_BF_MSK (0x0000000F)
#define JESD_XIP_204D_RX_CF_BF_DEF (0x00000000)

#define JESD_XIP_204D_RX_CF_FIRST_LANE_BF_OFF ( 5)
#define JESD_XIP_204D_RX_CF_FIRST_LANE_BF_WID ( 5)
#define JESD_XIP_204D_RX_CF_FIRST_LANE_BF_MSK (0x000003E0)
#define JESD_XIP_204D_RX_CF_FIRST_LANE_BF_DEF (0x00000000)

#define JESD_XIP_204D_RX_CF_FIRST_NIBBLE_BF_OFF (10)
#define JESD_XIP_204D_RX_CF_FIRST_NIBBLE_BF_WID ( 8)
#define JESD_XIP_204D_RX_CF_FIRST_NIBBLE_BF_MSK (0x0003FC00)
#define JESD_XIP_204D_RX_CF_FIRST_NIBBLE_BF_DEF (0x00000000)

#define JESD_XIP_204D_RX_CF_CONV_IN_CF_GRP_BF_OFF (18)
#define JESD_XIP_204D_RX_CF_CONV_IN_CF_GRP_BF_WID ( 8)
#define JESD_XIP_204D_RX_CF_CONV_IN_CF_GRP_BF_MSK (0x03FC0000)
#define JESD_XIP_204D_RX_CF_CONV_IN_CF_GRP_BF_DEF (0x00040000)
#define JESD_XIP_204D_RX_CF_ARR_SZ0 (1)
#define JESD_XIP_204D_RX_CF_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_RX_MEM_JESD_XIP_204D_RX_RX_CS_REG[1] register description at address offset 0x24
  *
  * Register default value:        0x00000000
  * Register full path in IP: jesd_xip_204d_rx_MEM/jesd_xip_204d_rx/rx/cs_reg
  * CS_REG
  */

typedef union {
  struct {
    uint32_t CS : 2;
    ///< ---
    ///< AccessType="RW" BitOffset="0" ResetValue="0x0"
    uint32_t  : 30;
    ///< Reserved
    ///< AccessType="RO" BitOffset="2" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_rx_cs_reg_t;

#define JESD_XIP_204D_RX_CS_DEFAULT (0x00000000U)
#define JESD_XIP_204D_RX_CS_RD_MASK (0x00000003U)
#define JESD_XIP_204D_RX_CS_WR_MASK (0x00000003U)


#define JESD_XIP_204D_RX_CS_BF_OFF ( 0)
#define JESD_XIP_204D_RX_CS_BF_WID ( 2)
#define JESD_XIP_204D_RX_CS_BF_MSK (0x00000003)
#define JESD_XIP_204D_RX_CS_BF_DEF (0x00000000)
#define JESD_XIP_204D_RX_CS_ARR_SZ0 (1)
#define JESD_XIP_204D_RX_CS_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_RX_MEM_JESD_XIP_204D_RX_RX_F_REG[1] register description at address offset 0x28
  *
  * Register default value:        0x00000000
  * Register full path in IP: jesd_xip_204d_rx_MEM/jesd_xip_204d_rx/rx/f_reg
  * F_REG
  */

typedef union {
  struct {
    uint32_t F : 8;
    ///< ---
    ///< AccessType="RW" BitOffset="0" ResetValue="0x0"
    uint32_t  : 24;
    ///< Reserved
    ///< AccessType="RO" BitOffset="8" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_rx_f_reg_t;

#define JESD_XIP_204D_RX_F_DEFAULT (0x00000000U)
#define JESD_XIP_204D_RX_F_RD_MASK (0x000000ffU)
#define JESD_XIP_204D_RX_F_WR_MASK (0x000000ffU)


#define JESD_XIP_204D_RX_F_BF_OFF ( 0)
#define JESD_XIP_204D_RX_F_BF_WID ( 8)
#define JESD_XIP_204D_RX_F_BF_MSK (0x000000FF)
#define JESD_XIP_204D_RX_F_BF_DEF (0x00000000)
#define JESD_XIP_204D_RX_F_ARR_SZ0 (1)
#define JESD_XIP_204D_RX_F_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_RX_MEM_JESD_XIP_204D_RX_RX_L_REG[1] register description at address offset 0x30
  *
  * Register default value:        0x00000003
  * Register full path in IP: jesd_xip_204d_rx_MEM/jesd_xip_204d_rx/rx/l_reg
  * L_REG
  */

typedef union {
  struct {
    uint32_t L : 5;
    ///< ---
    ///< AccessType="RW" BitOffset="0" ResetValue="0x3"
    uint32_t  : 27;
    ///< Reserved
    ///< AccessType="RO" BitOffset="5" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_rx_l_reg_t;

#define JESD_XIP_204D_RX_L_DEFAULT (0x00000003U)
#define JESD_XIP_204D_RX_L_RD_MASK (0x0000001fU)
#define JESD_XIP_204D_RX_L_WR_MASK (0x0000001fU)


#define JESD_XIP_204D_RX_L_BF_OFF ( 0)
#define JESD_XIP_204D_RX_L_BF_WID ( 5)
#define JESD_XIP_204D_RX_L_BF_MSK (0x0000001F)
#define JESD_XIP_204D_RX_L_BF_DEF (0x00000003)
#define JESD_XIP_204D_RX_L_ARR_SZ0 (1)
#define JESD_XIP_204D_RX_L_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_RX_MEM_JESD_XIP_204D_RX_RX_N_REG[1] register description at address offset 0x34
  *
  * Register default value:        0x0000000F
  * Register full path in IP: jesd_xip_204d_rx_MEM/jesd_xip_204d_rx/rx/n_reg
  * N_REG
  */

typedef union {
  struct {
    uint32_t N : 5;
    ///< ---
    ///< AccessType="RW" BitOffset="0" ResetValue="0xF"
    uint32_t  : 27;
    ///< Reserved
    ///< AccessType="RO" BitOffset="5" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_rx_n_reg_t;

#define JESD_XIP_204D_RX_N_DEFAULT (0x0000000fU)
#define JESD_XIP_204D_RX_N_RD_MASK (0x0000001fU)
#define JESD_XIP_204D_RX_N_WR_MASK (0x0000001fU)


#define JESD_XIP_204D_RX_N_BF_OFF ( 0)
#define JESD_XIP_204D_RX_N_BF_WID ( 5)
#define JESD_XIP_204D_RX_N_BF_MSK (0x0000001F)
#define JESD_XIP_204D_RX_N_BF_DEF (0x0000000F)
#define JESD_XIP_204D_RX_N_ARR_SZ0 (1)
#define JESD_XIP_204D_RX_N_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_RX_MEM_JESD_XIP_204D_RX_RX_M_REG[1] register description at address offset 0x38
  *
  * Register default value:        0x00000003
  * Register full path in IP: jesd_xip_204d_rx_MEM/jesd_xip_204d_rx/rx/m_reg
  * M_REG
  */

typedef union {
  struct {
    uint32_t M : 8;
    ///< ---
    ///< AccessType="RW" BitOffset="0" ResetValue="0x3"
    uint32_t  : 24;
    ///< Reserved
    ///< AccessType="RO" BitOffset="8" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_rx_m_reg_t;

#define JESD_XIP_204D_RX_M_DEFAULT (0x00000003U)
#define JESD_XIP_204D_RX_M_RD_MASK (0x000000ffU)
#define JESD_XIP_204D_RX_M_WR_MASK (0x000000ffU)


#define JESD_XIP_204D_RX_M_BF_OFF ( 0)
#define JESD_XIP_204D_RX_M_BF_WID ( 8)
#define JESD_XIP_204D_RX_M_BF_MSK (0x000000FF)
#define JESD_XIP_204D_RX_M_BF_DEF (0x00000003)
#define JESD_XIP_204D_RX_M_ARR_SZ0 (1)
#define JESD_XIP_204D_RX_M_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_RX_MEM_JESD_XIP_204D_RX_RX_NTOTAL_REG[1] register description at address offset 0x3c
  *
  * Register default value:        0x0000000F
  * Register full path in IP: jesd_xip_204d_rx_MEM/jesd_xip_204d_rx/rx/ntotal_reg
  * NTOTAL_REG
  */

typedef union {
  struct {
    uint32_t NTOTAL : 5;
    ///< ---
    ///< AccessType="RW" BitOffset="0" ResetValue="0xF"
    uint32_t  : 27;
    ///< Reserved
    ///< AccessType="RO" BitOffset="5" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_rx_ntotal_reg_t;

#define JESD_XIP_204D_RX_NTOTAL_DEFAULT (0x0000000fU)
#define JESD_XIP_204D_RX_NTOTAL_RD_MASK (0x0000001fU)
#define JESD_XIP_204D_RX_NTOTAL_WR_MASK (0x0000001fU)


#define JESD_XIP_204D_RX_NTOTAL_BF_OFF ( 0)
#define JESD_XIP_204D_RX_NTOTAL_BF_WID ( 5)
#define JESD_XIP_204D_RX_NTOTAL_BF_MSK (0x0000001F)
#define JESD_XIP_204D_RX_NTOTAL_BF_DEF (0x0000000F)
#define JESD_XIP_204D_RX_NTOTAL_ARR_SZ0 (1)
#define JESD_XIP_204D_RX_NTOTAL_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_RX_MEM_JESD_XIP_204D_RX_RX_S_REG[1] register description at address offset 0x40
  *
  * Register default value:        0x00000000
  * Register full path in IP: jesd_xip_204d_rx_MEM/jesd_xip_204d_rx/rx/s_reg
  * S_REG
  */

typedef union {
  struct {
    uint32_t S : 5;
    ///< ---
    ///< AccessType="RW" BitOffset="0" ResetValue="0x0"
    uint32_t  : 27;
    ///< Reserved
    ///< AccessType="RO" BitOffset="5" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_rx_s_reg_t;

#define JESD_XIP_204D_RX_S_DEFAULT (0x00000000U)
#define JESD_XIP_204D_RX_S_RD_MASK (0x0000001fU)
#define JESD_XIP_204D_RX_S_WR_MASK (0x0000001fU)


#define JESD_XIP_204D_RX_S_BF_OFF ( 0)
#define JESD_XIP_204D_RX_S_BF_WID ( 5)
#define JESD_XIP_204D_RX_S_BF_MSK (0x0000001F)
#define JESD_XIP_204D_RX_S_BF_DEF (0x00000000)
#define JESD_XIP_204D_RX_S_ARR_SZ0 (1)
#define JESD_XIP_204D_RX_S_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_RX_MEM_JESD_XIP_204D_RX_RX_HD_REG[1] register description at address offset 0x44
  *
  * Register default value:        0x00000000
  * Register full path in IP: jesd_xip_204d_rx_MEM/jesd_xip_204d_rx/rx/hd_reg
  * HD_REG
  */

typedef union {
  struct {
    uint32_t HD : 1;
    ///< ---
    ///< AccessType="RW" BitOffset="0" ResetValue="0x0"
    uint32_t  : 31;
    ///< Reserved
    ///< AccessType="RO" BitOffset="1" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_rx_hd_reg_t;

#define JESD_XIP_204D_RX_HD_DEFAULT (0x00000000U)
#define JESD_XIP_204D_RX_HD_RD_MASK (0x00000001U)
#define JESD_XIP_204D_RX_HD_WR_MASK (0x00000001U)


#define JESD_XIP_204D_RX_HD_BF_OFF ( 0)
#define JESD_XIP_204D_RX_HD_BF_WID ( 1)
#define JESD_XIP_204D_RX_HD_BF_MSK (0x00000001)
#define JESD_XIP_204D_RX_HD_BF_DEF (0x00000000)
#define JESD_XIP_204D_RX_HD_ARR_SZ0 (1)
#define JESD_XIP_204D_RX_HD_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_RX_MEM_JESD_XIP_204D_RX_RX_SCR_REG[1] register description at address offset 0x48
  *
  * Register default value:        0x00000000
  * Register full path in IP: jesd_xip_204d_rx_MEM/jesd_xip_204d_rx/rx/scr_reg
  * SCR_REG
  */

typedef union {
  struct {
    uint32_t SCR_ENABLE : 1;
    ///< ---
    ///< AccessType="RW" BitOffset="0" ResetValue="0x0"
    uint32_t  : 31;
    ///< Reserved
    ///< AccessType="RO" BitOffset="1" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_rx_scr_reg_t;

#define JESD_XIP_204D_RX_SCR_DEFAULT (0x00000000U)
#define JESD_XIP_204D_RX_SCR_RD_MASK (0x00000001U)
#define JESD_XIP_204D_RX_SCR_WR_MASK (0x00000001U)


#define JESD_XIP_204D_RX_SCR_EN_BF_OFF ( 0)
#define JESD_XIP_204D_RX_SCR_EN_BF_WID ( 1)
#define JESD_XIP_204D_RX_SCR_EN_BF_MSK (0x00000001)
#define JESD_XIP_204D_RX_SCR_EN_BF_DEF (0x00000000)
#define JESD_XIP_204D_RX_SCR_ARR_SZ0 (1)
#define JESD_XIP_204D_RX_SCR_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_RX_MEM_JESD_XIP_204D_RX_RX_ENABLEMODULE_REG[1] register description at address offset 0x50
  *
  * Register default value:        0x00000000
  * Register full path in IP: jesd_xip_204d_rx_MEM/jesd_xip_204d_rx/rx/enablemodule_reg
  * ENABLEMODULE_REG
  */

typedef union {
  struct {
    uint32_t ENABLEMODULE : 1;
    ///< ---
    ///< AccessType="RW" BitOffset="0" ResetValue="0x0"
    uint32_t  : 31;
    ///< Reserved
    ///< AccessType="RO" BitOffset="1" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_rx_enmodule_reg_t;

#define JESD_XIP_204D_RX_ENMODULE_DEFAULT (0x00000000U)
#define JESD_XIP_204D_RX_ENMODULE_RD_MASK (0x00000001U)
#define JESD_XIP_204D_RX_ENMODULE_WR_MASK (0x00000001U)


#define JESD_XIP_204D_RX_ENMODULE_BF_OFF ( 0)
#define JESD_XIP_204D_RX_ENMODULE_BF_WID ( 1)
#define JESD_XIP_204D_RX_ENMODULE_BF_MSK (0x00000001)
#define JESD_XIP_204D_RX_ENMODULE_BF_DEF (0x00000000)
#define JESD_XIP_204D_RX_ENMODULE_ARR_SZ0 (1)
#define JESD_XIP_204D_RX_ENMODULE_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_RX_MEM_JESD_XIP_204D_RX_RX_RX_CORE_INTERRUPT_MASK_REG[1] register description at address offset 0x124
  *
  * Register default value:        0x00000000
  * Register full path in IP: jesd_xip_204d_rx_MEM/jesd_xip_204d_rx/rx/rx_core_interrupt_mask_reg
  * RX_CORE_INTERRUPT_MASK_REG
  */

typedef union {
  struct {
    uint32_t DET_OVERRUN_RX : 1;
    ///< ---
    ///< AccessType="RW" BitOffset="0" ResetValue="0x0"
    uint32_t RDB_TOO_LARGE : 1;
    ///< ---
    ///< AccessType="RW" BitOffset="1" ResetValue="0x0"
    uint32_t SHB_LOCK_LOSS : 1;
    ///< ---
    ///< AccessType="RW" BitOffset="2" ResetValue="0x0"
    uint32_t AB_LOCK_LOSS : 1;
    ///< ---
    ///< AccessType="RW" BitOffset="3" ResetValue="0x0"
    uint32_t GEARBOX_EMPTY : 1;
    ///< ---
    ///< AccessType="RW" BitOffset="4" ResetValue="0x0"
    uint32_t GEARBOX_FULL : 1;
    ///< ---
    ///< AccessType="RW" BitOffset="5" ResetValue="0x0"
    uint32_t UNCORR_CW_ERR : 1;
    ///< ---
    ///< AccessType="RW" BitOffset="6" ResetValue="0x0"
    uint32_t CORR_CW_ERR : 1;
    ///< ---
    ///< AccessType="RW" BitOffset="7" ResetValue="0x0"
    uint32_t  : 24;
    ///< Reserved
    ///< AccessType="RO" BitOffset="8" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_rx_core_intr_mask_reg_t;

#define JESD_XIP_204D_RX_CORE_INTR_MASK_DEFAULT (0x00000000U)
#define JESD_XIP_204D_RX_CORE_INTR_MASK_RD_MASK (0x000000ffU)
#define JESD_XIP_204D_RX_CORE_INTR_MASK_WR_MASK (0x000000ffU)


#define JESD_XIP_204D_RX_CORE_INTR_MASK_DET_OVERRUN_RX_BF_OFF ( 0)
#define JESD_XIP_204D_RX_CORE_INTR_MASK_DET_OVERRUN_RX_BF_WID ( 1)
#define JESD_XIP_204D_RX_CORE_INTR_MASK_DET_OVERRUN_RX_BF_MSK (0x00000001)
#define JESD_XIP_204D_RX_CORE_INTR_MASK_DET_OVERRUN_RX_BF_DEF (0x00000000)

#define JESD_XIP_204D_RX_CORE_INTR_MASK_RDB_TOO_LARGE_BF_OFF ( 1)
#define JESD_XIP_204D_RX_CORE_INTR_MASK_RDB_TOO_LARGE_BF_WID ( 1)
#define JESD_XIP_204D_RX_CORE_INTR_MASK_RDB_TOO_LARGE_BF_MSK (0x00000002)
#define JESD_XIP_204D_RX_CORE_INTR_MASK_RDB_TOO_LARGE_BF_DEF (0x00000000)

#define JESD_XIP_204D_RX_CORE_INTR_MASK_SHB_LOCK_LOSS_BF_OFF ( 2)
#define JESD_XIP_204D_RX_CORE_INTR_MASK_SHB_LOCK_LOSS_BF_WID ( 1)
#define JESD_XIP_204D_RX_CORE_INTR_MASK_SHB_LOCK_LOSS_BF_MSK (0x00000004)
#define JESD_XIP_204D_RX_CORE_INTR_MASK_SHB_LOCK_LOSS_BF_DEF (0x00000000)

#define JESD_XIP_204D_RX_CORE_INTR_MASK_AB_LOCK_LOSS_BF_OFF ( 3)
#define JESD_XIP_204D_RX_CORE_INTR_MASK_AB_LOCK_LOSS_BF_WID ( 1)
#define JESD_XIP_204D_RX_CORE_INTR_MASK_AB_LOCK_LOSS_BF_MSK (0x00000008)
#define JESD_XIP_204D_RX_CORE_INTR_MASK_AB_LOCK_LOSS_BF_DEF (0x00000000)

#define JESD_XIP_204D_RX_CORE_INTR_MASK_GEARBOX_EMPTY_BF_OFF ( 4)
#define JESD_XIP_204D_RX_CORE_INTR_MASK_GEARBOX_EMPTY_BF_WID ( 1)
#define JESD_XIP_204D_RX_CORE_INTR_MASK_GEARBOX_EMPTY_BF_MSK (0x00000010)
#define JESD_XIP_204D_RX_CORE_INTR_MASK_GEARBOX_EMPTY_BF_DEF (0x00000000)

#define JESD_XIP_204D_RX_CORE_INTR_MASK_GEARBOX_FULL_BF_OFF ( 5)
#define JESD_XIP_204D_RX_CORE_INTR_MASK_GEARBOX_FULL_BF_WID ( 1)
#define JESD_XIP_204D_RX_CORE_INTR_MASK_GEARBOX_FULL_BF_MSK (0x00000020)
#define JESD_XIP_204D_RX_CORE_INTR_MASK_GEARBOX_FULL_BF_DEF (0x00000000)

#define JESD_XIP_204D_RX_CORE_INTR_MASK_UNCORR_CW_ERR_BF_OFF ( 6)
#define JESD_XIP_204D_RX_CORE_INTR_MASK_UNCORR_CW_ERR_BF_WID ( 1)
#define JESD_XIP_204D_RX_CORE_INTR_MASK_UNCORR_CW_ERR_BF_MSK (0x00000040)
#define JESD_XIP_204D_RX_CORE_INTR_MASK_UNCORR_CW_ERR_BF_DEF (0x00000000)

#define JESD_XIP_204D_RX_CORE_INTR_MASK_CORR_CW_ERR_BF_OFF ( 7)
#define JESD_XIP_204D_RX_CORE_INTR_MASK_CORR_CW_ERR_BF_WID ( 1)
#define JESD_XIP_204D_RX_CORE_INTR_MASK_CORR_CW_ERR_BF_MSK (0x00000080)
#define JESD_XIP_204D_RX_CORE_INTR_MASK_CORR_CW_ERR_BF_DEF (0x00000000)
#define JESD_XIP_204D_RX_CORE_INTR_MASK_ARR_SZ0 (1)
#define JESD_XIP_204D_RX_CORE_INTR_MASK_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_RX_MEM_JESD_XIP_204D_RX_RX_RX_CORE_INTERRUPT_STATUS_REG[1] register description at address offset 0x128
  *
  * Register default value:        0x00000000
  * Register full path in IP: jesd_xip_204d_rx_MEM/jesd_xip_204d_rx/rx/rx_core_interrupt_status_reg
  * RX_CORE_INTERRUPT_STATUS_REG
  */

typedef union {
  struct {
    uint32_t DET_OVERRUN_RX : 1;
    ///< ---
    ///< AccessType="RO/V" BitOffset="0" ResetValue="0x0"
    uint32_t RDB_TOO_LARGE : 1;
    ///< ---
    ///< AccessType="RO/V" BitOffset="1" ResetValue="0x0"
    uint32_t SHB_LOCK_LOSS : 1;
    ///< ---
    ///< AccessType="RO/V" BitOffset="2" ResetValue="0x0"
    uint32_t AB_LOCK_LOSS : 1;
    ///< ---
    ///< AccessType="RO/V" BitOffset="3" ResetValue="0x0"
    uint32_t GEARBOX_EMPTY : 1;
    ///< ---
    ///< AccessType="RO/V" BitOffset="4" ResetValue="0x0"
    uint32_t GEARBOX_FULL : 1;
    ///< ---
    ///< AccessType="RO/V" BitOffset="5" ResetValue="0x0"
    uint32_t UNCORR_CW_ERR : 1;
    ///< ---
    ///< AccessType="RO/V" BitOffset="6" ResetValue="0x0"
    uint32_t CORR_CW_ERR : 1;
    ///< ---
    ///< AccessType="RO/V" BitOffset="7" ResetValue="0x0"
    uint32_t  : 24;
    ///< Reserved
    ///< AccessType="RO" BitOffset="8" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_rx_core_intr_stat_reg_t;

#define JESD_XIP_204D_RX_CORE_INTR_STAT_DEFAULT (0x00000000U)
#define JESD_XIP_204D_RX_CORE_INTR_STAT_RD_MASK (0x000000ffU)
#define JESD_XIP_204D_RX_CORE_INTR_STAT_WR_MASK (0x00000000U)


#define JESD_XIP_204D_RX_CORE_INTR_STAT_DET_OVERRUN_RX_BF_OFF ( 0)
#define JESD_XIP_204D_RX_CORE_INTR_STAT_DET_OVERRUN_RX_BF_WID ( 1)
#define JESD_XIP_204D_RX_CORE_INTR_STAT_DET_OVERRUN_RX_BF_MSK (0x00000001)
#define JESD_XIP_204D_RX_CORE_INTR_STAT_DET_OVERRUN_RX_BF_DEF (0x00000000)

#define JESD_XIP_204D_RX_CORE_INTR_STAT_RDB_TOO_LARGE_BF_OFF ( 1)
#define JESD_XIP_204D_RX_CORE_INTR_STAT_RDB_TOO_LARGE_BF_WID ( 1)
#define JESD_XIP_204D_RX_CORE_INTR_STAT_RDB_TOO_LARGE_BF_MSK (0x00000002)
#define JESD_XIP_204D_RX_CORE_INTR_STAT_RDB_TOO_LARGE_BF_DEF (0x00000000)

#define JESD_XIP_204D_RX_CORE_INTR_STAT_SHB_LOCK_LOSS_BF_OFF ( 2)
#define JESD_XIP_204D_RX_CORE_INTR_STAT_SHB_LOCK_LOSS_BF_WID ( 1)
#define JESD_XIP_204D_RX_CORE_INTR_STAT_SHB_LOCK_LOSS_BF_MSK (0x00000004)
#define JESD_XIP_204D_RX_CORE_INTR_STAT_SHB_LOCK_LOSS_BF_DEF (0x00000000)

#define JESD_XIP_204D_RX_CORE_INTR_STAT_AB_LOCK_LOSS_BF_OFF ( 3)
#define JESD_XIP_204D_RX_CORE_INTR_STAT_AB_LOCK_LOSS_BF_WID ( 1)
#define JESD_XIP_204D_RX_CORE_INTR_STAT_AB_LOCK_LOSS_BF_MSK (0x00000008)
#define JESD_XIP_204D_RX_CORE_INTR_STAT_AB_LOCK_LOSS_BF_DEF (0x00000000)

#define JESD_XIP_204D_RX_CORE_INTR_STAT_GEARBOX_EMPTY_BF_OFF ( 4)
#define JESD_XIP_204D_RX_CORE_INTR_STAT_GEARBOX_EMPTY_BF_WID ( 1)
#define JESD_XIP_204D_RX_CORE_INTR_STAT_GEARBOX_EMPTY_BF_MSK (0x00000010)
#define JESD_XIP_204D_RX_CORE_INTR_STAT_GEARBOX_EMPTY_BF_DEF (0x00000000)

#define JESD_XIP_204D_RX_CORE_INTR_STAT_GEARBOX_FULL_BF_OFF ( 5)
#define JESD_XIP_204D_RX_CORE_INTR_STAT_GEARBOX_FULL_BF_WID ( 1)
#define JESD_XIP_204D_RX_CORE_INTR_STAT_GEARBOX_FULL_BF_MSK (0x00000020)
#define JESD_XIP_204D_RX_CORE_INTR_STAT_GEARBOX_FULL_BF_DEF (0x00000000)

#define JESD_XIP_204D_RX_CORE_INTR_STAT_UNCORR_CW_ERR_BF_OFF ( 6)
#define JESD_XIP_204D_RX_CORE_INTR_STAT_UNCORR_CW_ERR_BF_WID ( 1)
#define JESD_XIP_204D_RX_CORE_INTR_STAT_UNCORR_CW_ERR_BF_MSK (0x00000040)
#define JESD_XIP_204D_RX_CORE_INTR_STAT_UNCORR_CW_ERR_BF_DEF (0x00000000)

#define JESD_XIP_204D_RX_CORE_INTR_STAT_CORR_CW_ERR_BF_OFF ( 7)
#define JESD_XIP_204D_RX_CORE_INTR_STAT_CORR_CW_ERR_BF_WID ( 1)
#define JESD_XIP_204D_RX_CORE_INTR_STAT_CORR_CW_ERR_BF_MSK (0x00000080)
#define JESD_XIP_204D_RX_CORE_INTR_STAT_CORR_CW_ERR_BF_DEF (0x00000000)
#define JESD_XIP_204D_RX_CORE_INTR_STAT_ARR_SZ0 (1)
#define JESD_XIP_204D_RX_CORE_INTR_STAT_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_RX_MEM_JESD_XIP_204D_RX_RX_CLK_RATIO_REG[1] register description at address offset 0x13c
  *
  * Register default value:        0x00000000
  * Register full path in IP: jesd_xip_204d_rx_MEM/jesd_xip_204d_rx/rx/clk_ratio_reg
  * CLK_RATIO_REG
  */

typedef union {
  struct {
    uint32_t CLK_RATIO : 2;
    ///< ---
    ///< AccessType="RW" BitOffset="0" ResetValue="0x0"
    uint32_t  : 30;
    ///< Reserved
    ///< AccessType="RO" BitOffset="2" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_rx_clk_ratio_reg_t;

#define JESD_XIP_204D_RX_CLK_RATIO_DEFAULT (0x00000000U)
#define JESD_XIP_204D_RX_CLK_RATIO_RD_MASK (0x00000003U)
#define JESD_XIP_204D_RX_CLK_RATIO_WR_MASK (0x00000003U)


#define JESD_XIP_204D_RX_CLK_RATIO_CLK_RATIO_BF_OFF ( 0)
#define JESD_XIP_204D_RX_CLK_RATIO_CLK_RATIO_BF_WID ( 2)
#define JESD_XIP_204D_RX_CLK_RATIO_CLK_RATIO_BF_MSK (0x00000003)
#define JESD_XIP_204D_RX_CLK_RATIO_CLK_RATIO_BF_DEF (0x00000000)
#define JESD_XIP_204D_RX_CLK_RATIO_ARR_SZ0 (1)
#define JESD_XIP_204D_RX_CLK_RATIO_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_RX_MEM_JESD_XIP_204D_RX_RX_FEC_REG[1] register description at address offset 0x2c4
  *
  * Register default value:        0x00000300
  * Register full path in IP: jesd_xip_204d_rx_MEM/jesd_xip_204d_rx/rx/fec_reg
  * FEC_REG
  */

typedef union {
  struct {
    uint32_t  : 1;
    ///< Reserved
    ///< AccessType="RO" BitOffset="0" ResetValue="None"
    uint32_t FEC_BYPASS : 1;
    ///< ---
    ///< AccessType="RW" BitOffset="1" ResetValue="0x0"
    uint32_t  : 6;
    ///< Reserved
    ///< AccessType="RO" BitOffset="2" ResetValue="None"
    uint32_t FEC_MODE : 8;
    ///< ---
    ///< AccessType="RW" BitOffset="8" ResetValue="0x3"
    uint32_t  : 16;
    ///< Reserved
    ///< AccessType="RO" BitOffset="16" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_rx_fec_reg_t;

#define JESD_XIP_204D_RX_FEC_DEFAULT (0x00000300U)
#define JESD_XIP_204D_RX_FEC_RD_MASK (0x0000ff02U)
#define JESD_XIP_204D_RX_FEC_WR_MASK (0x0000ff02U)


#define JESD_XIP_204D_RX_FEC_BYP_BF_OFF ( 1)
#define JESD_XIP_204D_RX_FEC_BYP_BF_WID ( 1)
#define JESD_XIP_204D_RX_FEC_BYP_BF_MSK (0x00000002)
#define JESD_XIP_204D_RX_FEC_BYP_BF_DEF (0x00000000)

#define JESD_XIP_204D_RX_FEC_MODE_BF_OFF ( 8)
#define JESD_XIP_204D_RX_FEC_MODE_BF_WID ( 8)
#define JESD_XIP_204D_RX_FEC_MODE_BF_MSK (0x0000FF00)
#define JESD_XIP_204D_RX_FEC_MODE_BF_DEF (0x00000300)
#define JESD_XIP_204D_RX_FEC_ARR_SZ0 (1)
#define JESD_XIP_204D_RX_FEC_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_RX_MEM_JESD_XIP_204D_RX_RX_A_REG[1] register description at address offset 0x2d4
  *
  * Register default value:        0x00000003
  * Register full path in IP: jesd_xip_204d_rx_MEM/jesd_xip_204d_rx/rx/a_reg
  * A_REG
  */

typedef union {
  struct {
    uint32_t A : 8;
    ///< ---
    ///< AccessType="RW" BitOffset="0" ResetValue="0x3"
    uint32_t  : 24;
    ///< Reserved
    ///< AccessType="RO" BitOffset="8" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_rx_a_reg_t;

#define JESD_XIP_204D_RX_A_DEFAULT (0x00000003U)
#define JESD_XIP_204D_RX_A_RD_MASK (0x000000ffU)
#define JESD_XIP_204D_RX_A_WR_MASK (0x000000ffU)


#define JESD_XIP_204D_RX_A_BF_OFF ( 0)
#define JESD_XIP_204D_RX_A_BF_WID ( 8)
#define JESD_XIP_204D_RX_A_BF_MSK (0x000000FF)
#define JESD_XIP_204D_RX_A_BF_DEF (0x00000003)
#define JESD_XIP_204D_RX_A_ARR_SZ0 (1)
#define JESD_XIP_204D_RX_A_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_RX_MEM_JESD_XIP_204D_RX_RX_BIT_ORDER_REG[1] register description at address offset 0x2d8
  *
  * Register default value:        0x00000003
  * Register full path in IP: jesd_xip_204d_rx_MEM/jesd_xip_204d_rx/rx/bit_order_reg
  * BIT_ORDER_REG
  */

typedef union {
  struct {
    uint32_t BIT_ORDER : 4;
    ///< ---
    ///< AccessType="RW" BitOffset="0" ResetValue="0x3"
    uint32_t BIT_ORDER_SERDES : 1;
    ///< ---
    ///< AccessType="RW" BitOffset="4" ResetValue="0x0"
    uint32_t  : 27;
    ///< Reserved
    ///< AccessType="RO" BitOffset="5" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_rx_bit_order_reg_t;

#define JESD_XIP_204D_RX_BIT_ORDER_DEFAULT (0x00000003U)
#define JESD_XIP_204D_RX_BIT_ORDER_RD_MASK (0x0000001fU)
#define JESD_XIP_204D_RX_BIT_ORDER_WR_MASK (0x0000001fU)


#define JESD_XIP_204D_RX_BIT_ORDER_BIT_ORDER_BF_OFF ( 0)
#define JESD_XIP_204D_RX_BIT_ORDER_BIT_ORDER_BF_WID ( 4)
#define JESD_XIP_204D_RX_BIT_ORDER_BIT_ORDER_BF_MSK (0x0000000F)
#define JESD_XIP_204D_RX_BIT_ORDER_BIT_ORDER_BF_DEF (0x00000003)

#define JESD_XIP_204D_RX_BIT_ORDER_BIT_ORDER_SERDES_BF_OFF ( 4)
#define JESD_XIP_204D_RX_BIT_ORDER_BIT_ORDER_SERDES_BF_WID ( 1)
#define JESD_XIP_204D_RX_BIT_ORDER_BIT_ORDER_SERDES_BF_MSK (0x00000010)
#define JESD_XIP_204D_RX_BIT_ORDER_BIT_ORDER_SERDES_BF_DEF (0x00000000)
#define JESD_XIP_204D_RX_BIT_ORDER_ARR_SZ0 (1)
#define JESD_XIP_204D_RX_BIT_ORDER_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_RX_MEM_JESD_XIP_204D_RX_RX_TL_TEST_MODE_REG[1] register description at address offset 0x2dc
  *
  * Register default value:        0x00000000
  * Register full path in IP: jesd_xip_204d_rx_MEM/jesd_xip_204d_rx/rx/tl_test_mode_reg
  * TL_TEST_MODE_REG
  */

typedef union {
  struct {
    uint32_t TEST_MODE_ENABLE : 1;
    ///< ---
    ///< AccessType="RW" BitOffset="0" ResetValue="0x0"
    uint32_t PATTERN : 1;
    ///< ---
    ///< AccessType="RW" BitOffset="1" ResetValue="0x0"
    uint32_t STATUS : 1;
    ///< ---
    ///< AccessType="RO/V" BitOffset="2" ResetValue="0x0"
    uint32_t  : 29;
    ///< Reserved
    ///< AccessType="RO" BitOffset="3" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_rx_tl_test_mode_reg_t;

#define JESD_XIP_204D_RX_TL_TEST_MODE_DEFAULT (0x00000000U)
#define JESD_XIP_204D_RX_TL_TEST_MODE_RD_MASK (0x00000007U)
#define JESD_XIP_204D_RX_TL_TEST_MODE_WR_MASK (0x00000003U)


#define JESD_XIP_204D_RX_TL_TEST_MODE_TEST_MODE_EN_BF_OFF ( 0)
#define JESD_XIP_204D_RX_TL_TEST_MODE_TEST_MODE_EN_BF_WID ( 1)
#define JESD_XIP_204D_RX_TL_TEST_MODE_TEST_MODE_EN_BF_MSK (0x00000001)
#define JESD_XIP_204D_RX_TL_TEST_MODE_TEST_MODE_EN_BF_DEF (0x00000000)

#define JESD_XIP_204D_RX_TL_TEST_MODE_PATTERN_BF_OFF ( 1)
#define JESD_XIP_204D_RX_TL_TEST_MODE_PATTERN_BF_WID ( 1)
#define JESD_XIP_204D_RX_TL_TEST_MODE_PATTERN_BF_MSK (0x00000002)
#define JESD_XIP_204D_RX_TL_TEST_MODE_PATTERN_BF_DEF (0x00000000)

#define JESD_XIP_204D_RX_TL_TEST_MODE_STAT_BF_OFF ( 2)
#define JESD_XIP_204D_RX_TL_TEST_MODE_STAT_BF_WID ( 1)
#define JESD_XIP_204D_RX_TL_TEST_MODE_STAT_BF_MSK (0x00000004)
#define JESD_XIP_204D_RX_TL_TEST_MODE_STAT_BF_DEF (0x00000000)
#define JESD_XIP_204D_RX_TL_TEST_MODE_ARR_SZ0 (1)
#define JESD_XIP_204D_RX_TL_TEST_MODE_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_RX_MEM_JESD_XIP_204D_RX_RX_BUFFER_DELAY_REG[1] register description at address offset 0x2e0
  *
  * Register default value:        0x00000000
  * Register full path in IP: jesd_xip_204d_rx_MEM/jesd_xip_204d_rx/rx/buffer_delay_reg
  * BUFFER_DELAY_REG
  */

typedef union {
  struct {
    uint32_t BUFFER_DELAY : 12;
    ///< ---
    ///< AccessType="RW" BitOffset="0" ResetValue="0x0"
    uint32_t  : 20;
    ///< Reserved
    ///< AccessType="RO" BitOffset="12" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_rx_buff_delay_reg_t;

#define JESD_XIP_204D_RX_BUFF_DELAY_DEFAULT (0x00000000U)
#define JESD_XIP_204D_RX_BUFF_DELAY_RD_MASK (0x00000fffU)
#define JESD_XIP_204D_RX_BUFF_DELAY_WR_MASK (0x00000fffU)


#define JESD_XIP_204D_RX_BUFF_DELAY_BUFF_DELAY_BF_OFF ( 0)
#define JESD_XIP_204D_RX_BUFF_DELAY_BUFF_DELAY_BF_WID (12)
#define JESD_XIP_204D_RX_BUFF_DELAY_BUFF_DELAY_BF_MSK (0x00000FFF)
#define JESD_XIP_204D_RX_BUFF_DELAY_BUFF_DELAY_BF_DEF (0x00000000)
#define JESD_XIP_204D_RX_BUFF_DELAY_ARR_SZ0 (1)
#define JESD_XIP_204D_RX_BUFF_DELAY_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_RX_MEM_JESD_XIP_204D_RX_RX_RX_SYSREF_CONFIG_REG[1] register description at address offset 0x2e4
  *
  * Register default value:        0x00000000
  * Register full path in IP: jesd_xip_204d_rx_MEM/jesd_xip_204d_rx/rx/rx_sysref_config_reg
  * RX_SYSREF_CONFIG_REG
  */

typedef union {
  struct {
    uint32_t MAXSHIFT : 5;
    ///< ---
    ///< AccessType="RW" BitOffset="0" ResetValue="0x0"
    uint32_t IGNORE_SYSREF : 1;
    ///< ---
    ///< AccessType="RW" BitOffset="5" ResetValue="0x0"
    uint32_t FORCE_SYSREF : 1;
    ///< ---
    ///< AccessType="RW/V" BitOffset="6" ResetValue="0x0"
    uint32_t  : 25;
    ///< Reserved
    ///< AccessType="RO" BitOffset="7" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_rx_sysref_cfg_reg_t;

#define JESD_XIP_204D_RX_SYSREF_CFG_DEFAULT (0x00000000U)
#define JESD_XIP_204D_RX_SYSREF_CFG_RD_MASK (0x0000007fU)
#define JESD_XIP_204D_RX_SYSREF_CFG_WR_MASK (0x0000007fU)


#define JESD_XIP_204D_RX_SYSREF_CFG_MAXSHIFT_BF_OFF ( 0)
#define JESD_XIP_204D_RX_SYSREF_CFG_MAXSHIFT_BF_WID ( 5)
#define JESD_XIP_204D_RX_SYSREF_CFG_MAXSHIFT_BF_MSK (0x0000001F)
#define JESD_XIP_204D_RX_SYSREF_CFG_MAXSHIFT_BF_DEF (0x00000000)

#define JESD_XIP_204D_RX_SYSREF_CFG_IGNORE_SYSREF_BF_OFF ( 5)
#define JESD_XIP_204D_RX_SYSREF_CFG_IGNORE_SYSREF_BF_WID ( 1)
#define JESD_XIP_204D_RX_SYSREF_CFG_IGNORE_SYSREF_BF_MSK (0x00000020)
#define JESD_XIP_204D_RX_SYSREF_CFG_IGNORE_SYSREF_BF_DEF (0x00000000)

#define JESD_XIP_204D_RX_SYSREF_CFG_FORCE_SYSREF_BF_OFF ( 6)
#define JESD_XIP_204D_RX_SYSREF_CFG_FORCE_SYSREF_BF_WID ( 1)
#define JESD_XIP_204D_RX_SYSREF_CFG_FORCE_SYSREF_BF_MSK (0x00000040)
#define JESD_XIP_204D_RX_SYSREF_CFG_FORCE_SYSREF_BF_DEF (0x00000000)
#define JESD_XIP_204D_RX_SYSREF_CFG_ARR_SZ0 (1)
#define JESD_XIP_204D_RX_SYSREF_CFG_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_RX_MEM_JESD_XIP_204D_RX_RX_SHB_LOCK_STATUS_REG[1] register description at address offset 0x2ec
  *
  * Register default value:        0x00000000
  * Register full path in IP: jesd_xip_204d_rx_MEM/jesd_xip_204d_rx/rx/shb_lock_status_reg
  * SHB_LOCK_STATUS_REG
  */

typedef union {
  struct {
    uint32_t SHB_LOCK_STATUS : 24;
    ///< ---
    ///< AccessType="RO/V" BitOffset="0" ResetValue="0x0"
    uint32_t  : 8;
    ///< Reserved
    ///< AccessType="RO" BitOffset="24" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_rx_shb_lock_stat_reg_t;

#define JESD_XIP_204D_RX_SHB_LOCK_STAT_DEFAULT (0x00000000U)
#define JESD_XIP_204D_RX_SHB_LOCK_STAT_RD_MASK (0x00ffffffU)
#define JESD_XIP_204D_RX_SHB_LOCK_STAT_WR_MASK (0x00000000U)


#define JESD_XIP_204D_RX_SHB_LOCK_STAT_SHB_LOCK_STAT_BF_OFF ( 0)
#define JESD_XIP_204D_RX_SHB_LOCK_STAT_SHB_LOCK_STAT_BF_WID (24)
#define JESD_XIP_204D_RX_SHB_LOCK_STAT_SHB_LOCK_STAT_BF_MSK (0x00FFFFFF)
#define JESD_XIP_204D_RX_SHB_LOCK_STAT_SHB_LOCK_STAT_BF_DEF (0x00000000)
#define JESD_XIP_204D_RX_SHB_LOCK_STAT_ARR_SZ0 (1)
#define JESD_XIP_204D_RX_SHB_LOCK_STAT_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_RX_MEM_JESD_XIP_204D_RX_RX_SHB_LOCK_LOSS_STATUS_REG[1] register description at address offset 0x2f0
  *
  * Register default value:        0x00000000
  * Register full path in IP: jesd_xip_204d_rx_MEM/jesd_xip_204d_rx/rx/shb_lock_loss_status_reg
  * SHB_LOCK_LOSS_STATUS_REG
  */

typedef union {
  struct {
    uint32_t SHB_LOCK_LOSS_STATUS : 24;
    ///< ---
    ///< AccessType="RO/V" BitOffset="0" ResetValue="0x0"
    uint32_t  : 8;
    ///< Reserved
    ///< AccessType="RO" BitOffset="24" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_rx_shb_lock_loss_stat_reg_t;

#define JESD_XIP_204D_RX_SHB_LOCK_LOSS_STAT_DEFAULT (0x00000000U)
#define JESD_XIP_204D_RX_SHB_LOCK_LOSS_STAT_RD_MASK (0x00ffffffU)
#define JESD_XIP_204D_RX_SHB_LOCK_LOSS_STAT_WR_MASK (0x00000000U)


#define JESD_XIP_204D_RX_SHB_LOCK_LOSS_STAT_SHB_LOCK_LOSS_STAT_BF_OFF ( 0)
#define JESD_XIP_204D_RX_SHB_LOCK_LOSS_STAT_SHB_LOCK_LOSS_STAT_BF_WID (24)
#define JESD_XIP_204D_RX_SHB_LOCK_LOSS_STAT_SHB_LOCK_LOSS_STAT_BF_MSK (0x00FFFFFF)
#define JESD_XIP_204D_RX_SHB_LOCK_LOSS_STAT_SHB_LOCK_LOSS_STAT_BF_DEF (0x00000000)
#define JESD_XIP_204D_RX_SHB_LOCK_LOSS_STAT_ARR_SZ0 (1)
#define JESD_XIP_204D_RX_SHB_LOCK_LOSS_STAT_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_RX_MEM_JESD_XIP_204D_RX_RX_AB_LOCK_STATUS_REG[1] register description at address offset 0x2f4
  *
  * Register default value:        0x00000000
  * Register full path in IP: jesd_xip_204d_rx_MEM/jesd_xip_204d_rx/rx/ab_lock_status_reg
  * AB_LOCK_STATUS_REG
  */

typedef union {
  struct {
    uint32_t AB_LOCK_STATUS : 24;
    ///< ---
    ///< AccessType="RO/V" BitOffset="0" ResetValue="0x0"
    uint32_t  : 8;
    ///< Reserved
    ///< AccessType="RO" BitOffset="24" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_rx_ab_lock_stat_reg_t;

#define JESD_XIP_204D_RX_AB_LOCK_STAT_DEFAULT (0x00000000U)
#define JESD_XIP_204D_RX_AB_LOCK_STAT_RD_MASK (0x00ffffffU)
#define JESD_XIP_204D_RX_AB_LOCK_STAT_WR_MASK (0x00000000U)


#define JESD_XIP_204D_RX_AB_LOCK_STAT_AB_LOCK_STAT_BF_OFF ( 0)
#define JESD_XIP_204D_RX_AB_LOCK_STAT_AB_LOCK_STAT_BF_WID (24)
#define JESD_XIP_204D_RX_AB_LOCK_STAT_AB_LOCK_STAT_BF_MSK (0x00FFFFFF)
#define JESD_XIP_204D_RX_AB_LOCK_STAT_AB_LOCK_STAT_BF_DEF (0x00000000)
#define JESD_XIP_204D_RX_AB_LOCK_STAT_ARR_SZ0 (1)
#define JESD_XIP_204D_RX_AB_LOCK_STAT_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_RX_MEM_JESD_XIP_204D_RX_RX_AB_LOCK_LOSS_STATUS_REG[1] register description at address offset 0x2f8
  *
  * Register default value:        0x00000000
  * Register full path in IP: jesd_xip_204d_rx_MEM/jesd_xip_204d_rx/rx/ab_lock_loss_status_reg
  * AB_LOCK_LOSS_STATUS_REG
  */

typedef union {
  struct {
    uint32_t AB_LOCK_LOSS_STATUS : 24;
    ///< ---
    ///< AccessType="RO/V" BitOffset="0" ResetValue="0x0"
    uint32_t  : 8;
    ///< Reserved
    ///< AccessType="RO" BitOffset="24" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_rx_ab_lock_loss_stat_reg_t;

#define JESD_XIP_204D_RX_AB_LOCK_LOSS_STAT_DEFAULT (0x00000000U)
#define JESD_XIP_204D_RX_AB_LOCK_LOSS_STAT_RD_MASK (0x00ffffffU)
#define JESD_XIP_204D_RX_AB_LOCK_LOSS_STAT_WR_MASK (0x00000000U)


#define JESD_XIP_204D_RX_AB_LOCK_LOSS_STAT_AB_LOCK_LOSS_STAT_BF_OFF ( 0)
#define JESD_XIP_204D_RX_AB_LOCK_LOSS_STAT_AB_LOCK_LOSS_STAT_BF_WID (24)
#define JESD_XIP_204D_RX_AB_LOCK_LOSS_STAT_AB_LOCK_LOSS_STAT_BF_MSK (0x00FFFFFF)
#define JESD_XIP_204D_RX_AB_LOCK_LOSS_STAT_AB_LOCK_LOSS_STAT_BF_DEF (0x00000000)
#define JESD_XIP_204D_RX_AB_LOCK_LOSS_STAT_ARR_SZ0 (1)
#define JESD_XIP_204D_RX_AB_LOCK_LOSS_STAT_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_RX_MEM_JESD_XIP_204D_RX_RX_ERROR_REPORT_LANE_REG[24] register description at address offset 0x300
  *
  * Register default value:        0x00000000
  * Register full path in IP: jesd_xip_204d_rx_MEM/jesd_xip_204d_rx/rx/error_report_lane_reg
  * ERROR_REPORT_LANE_REG
  */

typedef union {
  struct {
    uint32_t ERROR_REPORT_LANE : 10;
    ///< ---
    ///< AccessType="RO/V" BitOffset="0" ResetValue="0x0"
    uint32_t  : 22;
    ///< Reserved
    ///< AccessType="RO" BitOffset="10" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_rx_err_rpt_lane_reg_t;

#define JESD_XIP_204D_RX_ERR_RPT_LANE_DEFAULT (0x00000000U)
#define JESD_XIP_204D_RX_ERR_RPT_LANE_RD_MASK (0x000003ffU)
#define JESD_XIP_204D_RX_ERR_RPT_LANE_WR_MASK (0x00000000U)


#define JESD_XIP_204D_RX_ERR_RPT_LANE_ERR_RPT_LANE_BF_OFF ( 0)
#define JESD_XIP_204D_RX_ERR_RPT_LANE_ERR_RPT_LANE_BF_WID (10)
#define JESD_XIP_204D_RX_ERR_RPT_LANE_ERR_RPT_LANE_BF_MSK (0x000003FF)
#define JESD_XIP_204D_RX_ERR_RPT_LANE_ERR_RPT_LANE_BF_DEF (0x00000000)
#define JESD_XIP_204D_RX_ERR_RPT_LANE_ARR_SZ0 (24)
#define JESD_XIP_204D_RX_ERR_RPT_LANE_ARRAY_STRIDE0 (0x0004)


/** @brief JESD_XIP_204D_RX_MEM_JESD_XIP_204D_RX_RX_RX_THRESH_EOAB_ERR_REG[1] register description at address offset 0x360
  *
  * Register default value:        0x00000008
  * Register full path in IP: jesd_xip_204d_rx_MEM/jesd_xip_204d_rx/rx/rx_thresh_eoab_err_reg
  * RX_THRESH_EOAB_ERR_REG
  */

typedef union {
  struct {
    uint32_t RX_THRESH_EOAB_ERR : 6;
    ///< ---
    ///< AccessType="RW" BitOffset="0" ResetValue="0x8"
    uint32_t  : 26;
    ///< Reserved
    ///< AccessType="RO" BitOffset="6" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_rx_thresh_eoab_err_reg_t;

#define JESD_XIP_204D_RX_THRESH_EOAB_ERR_DEFAULT (0x00000008U)
#define JESD_XIP_204D_RX_THRESH_EOAB_ERR_RD_MASK (0x0000003fU)
#define JESD_XIP_204D_RX_THRESH_EOAB_ERR_WR_MASK (0x0000003fU)


#define JESD_XIP_204D_RX_THRESH_EOAB_ERR_RX_THRESH_EOAB_ERR_BF_OFF ( 0)
#define JESD_XIP_204D_RX_THRESH_EOAB_ERR_RX_THRESH_EOAB_ERR_BF_WID ( 6)
#define JESD_XIP_204D_RX_THRESH_EOAB_ERR_RX_THRESH_EOAB_ERR_BF_MSK (0x0000003F)
#define JESD_XIP_204D_RX_THRESH_EOAB_ERR_RX_THRESH_EOAB_ERR_BF_DEF (0x00000008)
#define JESD_XIP_204D_RX_THRESH_EOAB_ERR_ARR_SZ0 (1)
#define JESD_XIP_204D_RX_THRESH_EOAB_ERR_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_RX_MEM_JESD_XIP_204D_RX_RX_RX_THRESH_SHB_ERR_REG[1] register description at address offset 0x364
  *
  * Register default value:        0x00000010
  * Register full path in IP: jesd_xip_204d_rx_MEM/jesd_xip_204d_rx/rx/rx_thresh_shb_err_reg
  * RX_THRESH_SHB_ERR_REG
  */

typedef union {
  struct {
    uint32_t RX_THRESH_SHB_ERR : 6;
    ///< ---
    ///< AccessType="RW" BitOffset="0" ResetValue="0x10"
    uint32_t  : 26;
    ///< Reserved
    ///< AccessType="RO" BitOffset="6" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_rx_thresh_shb_err_reg_t;

#define JESD_XIP_204D_RX_THRESH_SHB_ERR_DEFAULT (0x00000010U)
#define JESD_XIP_204D_RX_THRESH_SHB_ERR_RD_MASK (0x0000003fU)
#define JESD_XIP_204D_RX_THRESH_SHB_ERR_WR_MASK (0x0000003fU)


#define JESD_XIP_204D_RX_THRESH_SHB_ERR_RX_THRESH_SHB_ERR_BF_OFF ( 0)
#define JESD_XIP_204D_RX_THRESH_SHB_ERR_RX_THRESH_SHB_ERR_BF_WID ( 6)
#define JESD_XIP_204D_RX_THRESH_SHB_ERR_RX_THRESH_SHB_ERR_BF_MSK (0x0000003F)
#define JESD_XIP_204D_RX_THRESH_SHB_ERR_RX_THRESH_SHB_ERR_BF_DEF (0x00000010)
#define JESD_XIP_204D_RX_THRESH_SHB_ERR_ARR_SZ0 (1)
#define JESD_XIP_204D_RX_THRESH_SHB_ERR_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_RX_MEM_JESD_XIP_204D_RX_RX_SONIF_REG[1] register description at address offset 0x368
  *
  * Register default value:        0x00000000
  * Register full path in IP: jesd_xip_204d_rx_MEM/jesd_xip_204d_rx/rx/sonif_reg
  * SONIF_REG
  */

typedef union {
  struct {
    uint32_t SONIF : 13;
    ///< ---
    ///< AccessType="RW" BitOffset="0" ResetValue="0x0"
    uint32_t  : 19;
    ///< Reserved
    ///< AccessType="RO" BitOffset="13" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_rx_sonif_reg_t;

#define JESD_XIP_204D_RX_SONIF_DEFAULT (0x00000000U)
#define JESD_XIP_204D_RX_SONIF_RD_MASK (0x00001fffU)
#define JESD_XIP_204D_RX_SONIF_WR_MASK (0x00001fffU)


#define JESD_XIP_204D_RX_SONIF_BF_OFF ( 0)
#define JESD_XIP_204D_RX_SONIF_BF_WID (13)
#define JESD_XIP_204D_RX_SONIF_BF_MSK (0x00001FFF)
#define JESD_XIP_204D_RX_SONIF_BF_DEF (0x00000000)
#define JESD_XIP_204D_RX_SONIF_ARR_SZ0 (1)
#define JESD_XIP_204D_RX_SONIF_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_RX_MEM_JESD_XIP_204D_RX_RX_SYSREF_COUNTER_STATUS_REG[1] register description at address offset 0x374
  *
  * Register default value:        0x00000000
  * Register full path in IP: jesd_xip_204d_rx_MEM/jesd_xip_204d_rx/rx/sysref_counter_status_reg
  * SYSREF_COUNTER_STATUS_REG
  */

typedef union {
  struct {
    uint32_t SYSREF_COUNTER_STATUS : 32;
    ///< ---
    ///< AccessType="RO/V" BitOffset="0" ResetValue="0x0"
  } ;
  uint32_t value;
} jesd_xip_204d_rx_sysref_cnter_stat_reg_t;

#define JESD_XIP_204D_RX_SYSREF_CNTER_STAT_DEFAULT (0x00000000U)
#define JESD_XIP_204D_RX_SYSREF_CNTER_STAT_RD_MASK (0xffffffffU)
#define JESD_XIP_204D_RX_SYSREF_CNTER_STAT_WR_MASK (0x00000000U)


#define JESD_XIP_204D_RX_SYSREF_CNTER_STAT_SYSREF_CNTER_STAT_BF_OFF ( 0)
#define JESD_XIP_204D_RX_SYSREF_CNTER_STAT_SYSREF_CNTER_STAT_BF_WID (32)
#define JESD_XIP_204D_RX_SYSREF_CNTER_STAT_SYSREF_CNTER_STAT_BF_MSK (0xFFFFFFFF)
#define JESD_XIP_204D_RX_SYSREF_CNTER_STAT_SYSREF_CNTER_STAT_BF_DEF (0x00000000)
#define JESD_XIP_204D_RX_SYSREF_CNTER_STAT_ARR_SZ0 (1)
#define JESD_XIP_204D_RX_SYSREF_CNTER_STAT_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_RX_MEM_JESD_XIP_204D_RX_RX_LAC_BOUNDARY_PHASE_REG[1] register description at address offset 0x3d8
  *
  * Register default value:        0x00000000
  * Register full path in IP: jesd_xip_204d_rx_MEM/jesd_xip_204d_rx/rx/lac_boundary_phase_reg
  * LAC_BOUNDARY_PHASE_REG
  */

typedef union {
  struct {
    uint32_t LAC_BOUNDARY_PHASE : 8;
    ///< ---
    ///< AccessType="RO/V" BitOffset="0" ResetValue="0x0"
    uint32_t  : 24;
    ///< Reserved
    ///< AccessType="RO" BitOffset="8" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_rx_lac_boundary_phase_reg_t;

#define JESD_XIP_204D_RX_LAC_BOUNDARY_PHASE_DEFAULT (0x00000000U)
#define JESD_XIP_204D_RX_LAC_BOUNDARY_PHASE_RD_MASK (0x000000ffU)
#define JESD_XIP_204D_RX_LAC_BOUNDARY_PHASE_WR_MASK (0x00000000U)


#define JESD_XIP_204D_RX_LAC_BOUNDARY_PHASE_LAC_BOUNDARY_PHASE_BF_OFF ( 0)
#define JESD_XIP_204D_RX_LAC_BOUNDARY_PHASE_LAC_BOUNDARY_PHASE_BF_WID ( 8)
#define JESD_XIP_204D_RX_LAC_BOUNDARY_PHASE_LAC_BOUNDARY_PHASE_BF_MSK (0x000000FF)
#define JESD_XIP_204D_RX_LAC_BOUNDARY_PHASE_LAC_BOUNDARY_PHASE_BF_DEF (0x00000000)
#define JESD_XIP_204D_RX_LAC_BOUNDARY_PHASE_ARR_SZ0 (1)
#define JESD_XIP_204D_RX_LAC_BOUNDARY_PHASE_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_RX_MEM_JESD_XIP_204D_RX_RX_RBD_LENGTH_OCTETS_REG[1] register description at address offset 0x3dc
  *
  * Register default value:        0x00000000
  * Register full path in IP: jesd_xip_204d_rx_MEM/jesd_xip_204d_rx/rx/rbd_length_octets_reg
  * RBD_LENGTH_OCTETS_REG
  */

typedef union {
  struct {
    uint32_t RBD_LENGTH_OCTETS : 13;
    ///< ---
    ///< AccessType="RW" BitOffset="0" ResetValue="0x0"
    uint32_t  : 19;
    ///< Reserved
    ///< AccessType="RO" BitOffset="13" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_rx_rbd_length_octets_reg_t;

#define JESD_XIP_204D_RX_RBD_LENGTH_OCTETS_DEFAULT (0x00000000U)
#define JESD_XIP_204D_RX_RBD_LENGTH_OCTETS_RD_MASK (0x00001fffU)
#define JESD_XIP_204D_RX_RBD_LENGTH_OCTETS_WR_MASK (0x00001fffU)


#define JESD_XIP_204D_RX_RBD_LENGTH_OCTETS_RBD_LENGTH_OCTETS_BF_OFF ( 0)
#define JESD_XIP_204D_RX_RBD_LENGTH_OCTETS_RBD_LENGTH_OCTETS_BF_WID (13)
#define JESD_XIP_204D_RX_RBD_LENGTH_OCTETS_RBD_LENGTH_OCTETS_BF_MSK (0x00001FFF)
#define JESD_XIP_204D_RX_RBD_LENGTH_OCTETS_RBD_LENGTH_OCTETS_BF_DEF (0x00000000)
#define JESD_XIP_204D_RX_RBD_LENGTH_OCTETS_ARR_SZ0 (1)
#define JESD_XIP_204D_RX_RBD_LENGTH_OCTETS_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_RX_MEM_JESD_XIP_204D_RX_RX_GEN_SYSREF_REG[1] register description at address offset 0x3e4
  *
  * Register default value:        0x00000000
  * Register full path in IP: jesd_xip_204d_rx_MEM/jesd_xip_204d_rx/rx/gen_sysref_reg
  * GEN_SYSREF_REG
  */

typedef union {
  struct {
    uint32_t GEN_SYSREF : 1;
    ///< ---
    ///< AccessType="RW/V" BitOffset="0" ResetValue="0x0"
    uint32_t  : 31;
    ///< Reserved
    ///< AccessType="RO" BitOffset="1" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_rx_gen_sysref_reg_t;

#define JESD_XIP_204D_RX_GEN_SYSREF_DEFAULT (0x00000000U)
#define JESD_XIP_204D_RX_GEN_SYSREF_RD_MASK (0x00000001U)
#define JESD_XIP_204D_RX_GEN_SYSREF_WR_MASK (0x00000001U)


#define JESD_XIP_204D_RX_GEN_SYSREF_GEN_SYSREF_BF_OFF ( 0)
#define JESD_XIP_204D_RX_GEN_SYSREF_GEN_SYSREF_BF_WID ( 1)
#define JESD_XIP_204D_RX_GEN_SYSREF_GEN_SYSREF_BF_MSK (0x00000001)
#define JESD_XIP_204D_RX_GEN_SYSREF_GEN_SYSREF_BF_DEF (0x00000000)
#define JESD_XIP_204D_RX_GEN_SYSREF_ARR_SZ0 (1)
#define JESD_XIP_204D_RX_GEN_SYSREF_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_RX_MEM_JESD_XIP_204D_RX_RX_GEARBOX_EMPTY_STATUS_REG[1] register description at address offset 0x3e8
  *
  * Register default value:        0x00000000
  * Register full path in IP: jesd_xip_204d_rx_MEM/jesd_xip_204d_rx/rx/gearbox_empty_status_reg
  * GEARBOX_EMPTY_STATUS_REG
  */

typedef union {
  struct {
    uint32_t GEARBOX_EMPTY_STATUS : 24;
    ///< ---
    ///< AccessType="RO/V" BitOffset="0" ResetValue="0x0"
    uint32_t  : 8;
    ///< Reserved
    ///< AccessType="RO" BitOffset="24" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_rx_gearbox_empty_stat_reg_t;

#define JESD_XIP_204D_RX_GEARBOX_EMPTY_STAT_DEFAULT (0x00000000U)
#define JESD_XIP_204D_RX_GEARBOX_EMPTY_STAT_RD_MASK (0x00ffffffU)
#define JESD_XIP_204D_RX_GEARBOX_EMPTY_STAT_WR_MASK (0x00000000U)


#define JESD_XIP_204D_RX_GEARBOX_EMPTY_STAT_GEARBOX_EMPTY_STAT_BF_OFF ( 0)
#define JESD_XIP_204D_RX_GEARBOX_EMPTY_STAT_GEARBOX_EMPTY_STAT_BF_WID (24)
#define JESD_XIP_204D_RX_GEARBOX_EMPTY_STAT_GEARBOX_EMPTY_STAT_BF_MSK (0x00FFFFFF)
#define JESD_XIP_204D_RX_GEARBOX_EMPTY_STAT_GEARBOX_EMPTY_STAT_BF_DEF (0x00000000)
#define JESD_XIP_204D_RX_GEARBOX_EMPTY_STAT_ARR_SZ0 (1)
#define JESD_XIP_204D_RX_GEARBOX_EMPTY_STAT_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_RX_MEM_JESD_XIP_204D_RX_RX_GEARBOX_FULL_STATUS_REG[1] register description at address offset 0x3ec
  *
  * Register default value:        0x00000000
  * Register full path in IP: jesd_xip_204d_rx_MEM/jesd_xip_204d_rx/rx/gearbox_full_status_reg
  * GEARBOX_FULL_STATUS_REG
  */

typedef union {
  struct {
    uint32_t GEARBOX_FULL_STATUS : 24;
    ///< ---
    ///< AccessType="RO/V" BitOffset="0" ResetValue="0x0"
    uint32_t  : 8;
    ///< Reserved
    ///< AccessType="RO" BitOffset="24" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_rx_gearbox_full_stat_reg_t;

#define JESD_XIP_204D_RX_GEARBOX_FULL_STAT_DEFAULT (0x00000000U)
#define JESD_XIP_204D_RX_GEARBOX_FULL_STAT_RD_MASK (0x00ffffffU)
#define JESD_XIP_204D_RX_GEARBOX_FULL_STAT_WR_MASK (0x00000000U)


#define JESD_XIP_204D_RX_GEARBOX_FULL_STAT_GEARBOX_FULL_STAT_BF_OFF ( 0)
#define JESD_XIP_204D_RX_GEARBOX_FULL_STAT_GEARBOX_FULL_STAT_BF_WID (24)
#define JESD_XIP_204D_RX_GEARBOX_FULL_STAT_GEARBOX_FULL_STAT_BF_MSK (0x00FFFFFF)
#define JESD_XIP_204D_RX_GEARBOX_FULL_STAT_GEARBOX_FULL_STAT_BF_DEF (0x00000000)
#define JESD_XIP_204D_RX_GEARBOX_FULL_STAT_ARR_SZ0 (1)
#define JESD_XIP_204D_RX_GEARBOX_FULL_STAT_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_RX_MEM_JESD_XIP_204D_RX_RX_TXRX_FIFO_WAIT_COUNT_REG[1] register description at address offset 0x3f0
  *
  * Register default value:        0x00000000
  * Register full path in IP: jesd_xip_204d_rx_MEM/jesd_xip_204d_rx/rx/txrx_fifo_wait_count_reg
  * TXRX_FIFO_WAIT_COUNT_REG
  */

typedef union {
  struct {
    uint32_t FIFO_WAIT_COUNT : 16;
    ///< ---
    ///< AccessType="RW" BitOffset="0" ResetValue="0x0"
    uint32_t  : 16;
    ///< Reserved
    ///< AccessType="RO" BitOffset="16" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_rx_txrx_fifo_wait_cnt_reg_t;

#define JESD_XIP_204D_RX_TXRX_FIFO_WAIT_CNT_DEFAULT (0x00000000U)
#define JESD_XIP_204D_RX_TXRX_FIFO_WAIT_CNT_RD_MASK (0x0000ffffU)
#define JESD_XIP_204D_RX_TXRX_FIFO_WAIT_CNT_WR_MASK (0x0000ffffU)


#define JESD_XIP_204D_RX_TXRX_FIFO_WAIT_CNT_FIFO_WAIT_CNT_BF_OFF ( 0)
#define JESD_XIP_204D_RX_TXRX_FIFO_WAIT_CNT_FIFO_WAIT_CNT_BF_WID (16)
#define JESD_XIP_204D_RX_TXRX_FIFO_WAIT_CNT_FIFO_WAIT_CNT_BF_MSK (0x0000FFFF)
#define JESD_XIP_204D_RX_TXRX_FIFO_WAIT_CNT_FIFO_WAIT_CNT_BF_DEF (0x00000000)
#define JESD_XIP_204D_RX_TXRX_FIFO_WAIT_CNT_ARR_SZ0 (1)
#define JESD_XIP_204D_RX_TXRX_FIFO_WAIT_CNT_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_RX_MEM_JESD_XIP_204D_RX_RX_RX_SLOW_LN_DELAY_COUNTER_REG[1] register description at address offset 0x3fc
  *
  * Register default value:        0x00000000
  * Register full path in IP: jesd_xip_204d_rx_MEM/jesd_xip_204d_rx/rx/rx_slow_ln_delay_counter_reg
  * RX_SLOW_LN_DELAY_COUNTER_REG
  */

typedef union {
  struct {
    uint32_t RX_SLOW_LN_DELAY_COUNTER : 32;
    ///< ---
    ///< AccessType="RO/V" BitOffset="0" ResetValue="0x0"
  } ;
  uint32_t value;
} jesd_xip_204d_rx_slow_ln_delay_cnter_reg_t;

#define JESD_XIP_204D_RX_SLOW_LN_DELAY_CNTER_DEFAULT (0x00000000U)
#define JESD_XIP_204D_RX_SLOW_LN_DELAY_CNTER_RD_MASK (0xffffffffU)
#define JESD_XIP_204D_RX_SLOW_LN_DELAY_CNTER_WR_MASK (0x00000000U)


#define JESD_XIP_204D_RX_SLOW_LN_DELAY_CNTER_RX_SLOW_LN_DELAY_CNTER_BF_OFF ( 0)
#define JESD_XIP_204D_RX_SLOW_LN_DELAY_CNTER_RX_SLOW_LN_DELAY_CNTER_BF_WID (32)
#define JESD_XIP_204D_RX_SLOW_LN_DELAY_CNTER_RX_SLOW_LN_DELAY_CNTER_BF_MSK (0xFFFFFFFF)
#define JESD_XIP_204D_RX_SLOW_LN_DELAY_CNTER_RX_SLOW_LN_DELAY_CNTER_BF_DEF (0x00000000)
#define JESD_XIP_204D_RX_SLOW_LN_DELAY_CNTER_ARR_SZ0 (1)
#define JESD_XIP_204D_RX_SLOW_LN_DELAY_CNTER_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_RX_MEM_JESD_XIP_204D_RX_RX_DEC_CW_RPT_LANE_REG[24] register description at address offset 0x400
  *
  * Register default value:        0x00000000
  * Register full path in IP: jesd_xip_204d_rx_MEM/jesd_xip_204d_rx/rx/dec_cw_rpt_lane_reg
  * DEC_CW_RPT_LANE_REG
  */

typedef union {
  struct {
    uint32_t DEC_CW_RPT_LANE : 32;
    ///< ---
    ///< AccessType="RO/V" BitOffset="0" ResetValue="0x0"
  } ;
  uint32_t value;
} jesd_xip_204d_rx_dec_cw_rpt_lane_reg_t;

#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_DEFAULT (0x00000000U)
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_RD_MASK (0xffffffffU)
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_WR_MASK (0x00000000U)


#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_DEC_CW_RPT_LANE_BF_OFF ( 0)
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_DEC_CW_RPT_LANE_BF_WID (32)
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_DEC_CW_RPT_LANE_BF_MSK (0xFFFFFFFF)
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_DEC_CW_RPT_LANE_BF_DEF (0x00000000)
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_ARR_SZ0 (24)
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_ARRAY_STRIDE0 (0x0004)


/** @brief JESD_XIP_204D_RX_MEM_JESD_XIP_204D_RX_RX_COR_CW_RPT_LANE_REG[24] register description at address offset 0x460
  *
  * Register default value:        0x00000000
  * Register full path in IP: jesd_xip_204d_rx_MEM/jesd_xip_204d_rx/rx/cor_cw_rpt_lane_reg
  * COR_CW_RPT_LANE_REG
  */

typedef union {
  struct {
    uint32_t COR_CW_RPT_LANE_REG : 32;
    ///< ---
    ///< AccessType="RO/V" BitOffset="0" ResetValue="0x0"
  } ;
  uint32_t value;
} jesd_xip_204d_rx_cor_cw_rpt_lane_reg_t;

#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_DEFAULT (0x00000000U)
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_RD_MASK (0xffffffffU)
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_WR_MASK (0x00000000U)


#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_COR_CW_RPT_LANE_BF_OFF ( 0)
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_COR_CW_RPT_LANE_BF_WID (32)
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_COR_CW_RPT_LANE_BF_MSK (0xFFFFFFFF)
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_COR_CW_RPT_LANE_BF_DEF (0x00000000)
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_ARR_SZ0 (24)
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_ARRAY_STRIDE0 (0x0004)


/** @brief JESD_XIP_204D_RX_MEM_JESD_XIP_204D_RX_RX_COR_SYM_RPT_LANE_REG[24] register description at address offset 0x4c0
  *
  * Register default value:        0x00000000
  * Register full path in IP: jesd_xip_204d_rx_MEM/jesd_xip_204d_rx/rx/cor_sym_rpt_lane_reg
  * COR_SYM_RPT_LANE_REG
  */

typedef union {
  struct {
    uint32_t COR_SYM_RPT_LANE_REG : 32;
    ///< ---
    ///< AccessType="RO/V" BitOffset="0" ResetValue="0x0"
  } ;
  uint32_t value;
} jesd_xip_204d_rx_cor_sym_rpt_lane_reg_t;

#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_DEFAULT (0x00000000U)
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_RD_MASK (0xffffffffU)
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_WR_MASK (0x00000000U)


#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_COR_SYM_RPT_LANE_BF_OFF ( 0)
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_COR_SYM_RPT_LANE_BF_WID (32)
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_COR_SYM_RPT_LANE_BF_MSK (0xFFFFFFFF)
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_COR_SYM_RPT_LANE_BF_DEF (0x00000000)
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_ARR_SZ0 (24)
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_ARRAY_STRIDE0 (0x0004)


/** @brief JESD_XIP_204D_RX_MEM_JESD_XIP_204D_RX_RX_UNCOR_CW_RPT_LANE_REG[24] register description at address offset 0x520
  *
  * Register default value:        0x00000000
  * Register full path in IP: jesd_xip_204d_rx_MEM/jesd_xip_204d_rx/rx/uncor_cw_rpt_lane_reg
  * UNCOR_CW_RPT_LANE_REG
  */

typedef union {
  struct {
    uint32_t UNCOR_CW_RPT_LANE_REG : 32;
    ///< ---
    ///< AccessType="RO/V" BitOffset="0" ResetValue="0x0"
  } ;
  uint32_t value;
} jesd_xip_204d_rx_uncor_cw_rpt_lane_reg_t;

#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_DEFAULT (0x00000000U)
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_RD_MASK (0xffffffffU)
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_WR_MASK (0x00000000U)


#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_UNCOR_CW_RPT_LANE_BF_OFF ( 0)
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_UNCOR_CW_RPT_LANE_BF_WID (32)
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_UNCOR_CW_RPT_LANE_BF_MSK (0xFFFFFFFF)
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_UNCOR_CW_RPT_LANE_BF_DEF (0x00000000)
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_ARR_SZ0 (24)
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_ARRAY_STRIDE0 (0x0004)


/** @brief JESD_XIP_204D_RX_MEM_JESD_XIP_204D_RX_RX_ALARM_CTRL_REG[1] register description at address offset 0x600
  *
  * Register default value:        0x00000000
  * Register full path in IP: jesd_xip_204d_rx_MEM/jesd_xip_204d_rx/rx/alarm_ctrl_reg
  * ALARM_CTRL_REG
  */

typedef union {
  struct {
    uint32_t TYPE_SELECT : 6;
    ///< Select which alarm type to read alarm stat counter from.
    ///< AccessType="RW" BitOffset="0" ResetValue="0x0"
    uint32_t  : 2;
    ///< Reserved
    ///< AccessType="RO" BitOffset="6" ResetValue="None"
    uint32_t LANE_SELECT : 5;
    ///< Select which lane to read alarm stat counter from.
    ///< AccessType="RW" BitOffset="8" ResetValue="0x0"
    uint32_t  : 2;
    ///< Reserved
    ///< AccessType="RO" BitOffset="13" ResetValue="None"
    uint32_t SAMPLE_STAT : 1;
    ///< Sample and clear internal alarm counters.
    ///< AccessType="RW" BitOffset="15" ResetValue="0x0"
    uint32_t READ_DATA : 15;
    ///< Alarm counter value coorisponding to read request.
    ///< AccessType="RO/V" BitOffset="16" ResetValue="0x0"
    uint32_t  : 1;
    ///< Reserved
    ///< AccessType="RO" BitOffset="31" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_rx_alarm_ctrl_reg_t;

#define JESD_XIP_204D_RX_ALARM_CTRL_DEFAULT (0x00000000U)
#define JESD_XIP_204D_RX_ALARM_CTRL_RD_MASK (0x7fff9f3fU)
#define JESD_XIP_204D_RX_ALARM_CTRL_WR_MASK (0x00009f3fU)


///< Select which alarm type to read alarm stat counter from.
#define JESD_XIP_204D_RX_ALARM_CTRL_TYPE_SEL_BF_OFF ( 0)
#define JESD_XIP_204D_RX_ALARM_CTRL_TYPE_SEL_BF_WID ( 6)
#define JESD_XIP_204D_RX_ALARM_CTRL_TYPE_SEL_BF_MSK (0x0000003F)
#define JESD_XIP_204D_RX_ALARM_CTRL_TYPE_SEL_BF_DEF (0x00000000)

///< Select which lane to read alarm stat counter from.
#define JESD_XIP_204D_RX_ALARM_CTRL_LANE_SEL_BF_OFF ( 8)
#define JESD_XIP_204D_RX_ALARM_CTRL_LANE_SEL_BF_WID ( 5)
#define JESD_XIP_204D_RX_ALARM_CTRL_LANE_SEL_BF_MSK (0x00001F00)
#define JESD_XIP_204D_RX_ALARM_CTRL_LANE_SEL_BF_DEF (0x00000000)

///< Sample and clear internal alarm counters.
#define JESD_XIP_204D_RX_ALARM_CTRL_SAMPLE_STAT_BF_OFF (15)
#define JESD_XIP_204D_RX_ALARM_CTRL_SAMPLE_STAT_BF_WID ( 1)
#define JESD_XIP_204D_RX_ALARM_CTRL_SAMPLE_STAT_BF_MSK (0x00008000)
#define JESD_XIP_204D_RX_ALARM_CTRL_SAMPLE_STAT_BF_DEF (0x00000000)

///< Alarm counter value coorisponding to read request.
#define JESD_XIP_204D_RX_ALARM_CTRL_READ_DATA_BF_OFF (16)
#define JESD_XIP_204D_RX_ALARM_CTRL_READ_DATA_BF_WID (15)
#define JESD_XIP_204D_RX_ALARM_CTRL_READ_DATA_BF_MSK (0x7FFF0000)
#define JESD_XIP_204D_RX_ALARM_CTRL_READ_DATA_BF_DEF (0x00000000)
#define JESD_XIP_204D_RX_ALARM_CTRL_ARR_SZ0 (1)
#define JESD_XIP_204D_RX_ALARM_CTRL_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_RX_MEM_JESD_XIP_204D_RX_RX_ALARM_TYPE_MASK_REG[1] register description at address offset 0x604
  *
  * Register default value:        0x00000000
  * Register full path in IP: jesd_xip_204d_rx_MEM/jesd_xip_204d_rx/rx/alarm_type_mask_reg
  * ALARM_TYPE_MASK_REG
  */

typedef union {
  struct {
    uint32_t TYPE_MASK : 6;
    ///< Alarm type mask. (Bit[3] is reserved, please see UM.)
    ///< AccessType="RW" BitOffset="0" ResetValue="0x0"
    uint32_t  : 26;
    ///< Reserved
    ///< AccessType="RO" BitOffset="6" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_rx_alarm_type_mask_reg_t;

#define JESD_XIP_204D_RX_ALARM_TYPE_MASK_DEFAULT (0x00000000U)
#define JESD_XIP_204D_RX_ALARM_TYPE_MASK_RD_MASK (0x0000003fU)
#define JESD_XIP_204D_RX_ALARM_TYPE_MASK_WR_MASK (0x0000003fU)


///< Alarm type mask. (Bit[3] is reserved, please see UM.)
#define JESD_XIP_204D_RX_ALARM_TYPE_MASK_TYPE_MASK_BF_OFF ( 0)
#define JESD_XIP_204D_RX_ALARM_TYPE_MASK_TYPE_MASK_BF_WID ( 6)
#define JESD_XIP_204D_RX_ALARM_TYPE_MASK_TYPE_MASK_BF_MSK (0x0000003F)
#define JESD_XIP_204D_RX_ALARM_TYPE_MASK_TYPE_MASK_BF_DEF (0x00000000)
#define JESD_XIP_204D_RX_ALARM_TYPE_MASK_ARR_SZ0 (1)
#define JESD_XIP_204D_RX_ALARM_TYPE_MASK_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_RX_MEM_JESD_XIP_204D_RX_RX_ALARM_LANE_MASK_REG[1] register description at address offset 0x608
  *
  * Register default value:        0x00000000
  * Register full path in IP: jesd_xip_204d_rx_MEM/jesd_xip_204d_rx/rx/alarm_lane_mask_reg
  * ALARM_LANE_MASK_REG
  */

typedef union {
  struct {
    uint32_t LANE_MASK : 24;
    ///< Alarm lane mask.
    ///< AccessType="RW" BitOffset="0" ResetValue="0x0"
    uint32_t  : 8;
    ///< Reserved
    ///< AccessType="RO" BitOffset="24" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_rx_alarm_lane_mask_reg_t;

#define JESD_XIP_204D_RX_ALARM_LANE_MASK_DEFAULT (0x00000000U)
#define JESD_XIP_204D_RX_ALARM_LANE_MASK_RD_MASK (0x00ffffffU)
#define JESD_XIP_204D_RX_ALARM_LANE_MASK_WR_MASK (0x00ffffffU)


///< Alarm lane mask.
#define JESD_XIP_204D_RX_ALARM_LANE_MASK_LANE_MASK_BF_OFF ( 0)
#define JESD_XIP_204D_RX_ALARM_LANE_MASK_LANE_MASK_BF_WID (24)
#define JESD_XIP_204D_RX_ALARM_LANE_MASK_LANE_MASK_BF_MSK (0x00FFFFFF)
#define JESD_XIP_204D_RX_ALARM_LANE_MASK_LANE_MASK_BF_DEF (0x00000000)
#define JESD_XIP_204D_RX_ALARM_LANE_MASK_ARR_SZ0 (1)
#define JESD_XIP_204D_RX_ALARM_LANE_MASK_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_RX_MEM_JESD_XIP_204D_RX_RX_ALARM_THRESHOLD_INV_SYNC_HDR_REG[1] register description at address offset 0x60c
  *
  * Register default value:        0x00000001
  * Register full path in IP: jesd_xip_204d_rx_MEM/jesd_xip_204d_rx/rx/alarm_threshold_inv_sync_hdr_reg
  * ALARM_THRESHOLD_INV_SYNC_HDR_REG
  */

typedef union {
  struct {
    uint32_t INV_SYNC_HDR_THRESHOLD : 16;
    ///< ---
    ///< AccessType="RW" BitOffset="0" ResetValue="0x1"
    uint32_t  : 16;
    ///< Reserved
    ///< AccessType="RO" BitOffset="16" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_rx_alarm_tshold_inv_sync_hdr_reg_t;

#define JESD_XIP_204D_RX_ALARM_TSHOLD_INV_SYNC_HDR_DEFAULT (0x00000001U)
#define JESD_XIP_204D_RX_ALARM_TSHOLD_INV_SYNC_HDR_RD_MASK (0x0000ffffU)
#define JESD_XIP_204D_RX_ALARM_TSHOLD_INV_SYNC_HDR_WR_MASK (0x0000ffffU)


#define JESD_XIP_204D_RX_ALARM_TSHOLD_INV_SYNC_HDR_INV_SYNC_HDR_TSHOLD_BF_OFF ( 0)
#define JESD_XIP_204D_RX_ALARM_TSHOLD_INV_SYNC_HDR_INV_SYNC_HDR_TSHOLD_BF_WID (16)
#define JESD_XIP_204D_RX_ALARM_TSHOLD_INV_SYNC_HDR_INV_SYNC_HDR_TSHOLD_BF_MSK (0x0000FFFF)
#define JESD_XIP_204D_RX_ALARM_TSHOLD_INV_SYNC_HDR_INV_SYNC_HDR_TSHOLD_BF_DEF (0x00000001)
#define JESD_XIP_204D_RX_ALARM_TSHOLD_INV_SYNC_HDR_ARR_SZ0 (1)
#define JESD_XIP_204D_RX_ALARM_TSHOLD_INV_SYNC_HDR_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_RX_MEM_JESD_XIP_204D_RX_RX_ALARM_THRESHOLD_AB_ERR_REG[1] register description at address offset 0x610
  *
  * Register default value:        0x00000001
  * Register full path in IP: jesd_xip_204d_rx_MEM/jesd_xip_204d_rx/rx/alarm_threshold_ab_err_reg
  * ALARM_THRESHOLD_AB_ERR_REG
  */

typedef union {
  struct {
    uint32_t AB_ERR_THRESHOLD : 16;
    ///< ---
    ///< AccessType="RW" BitOffset="0" ResetValue="0x1"
    uint32_t  : 16;
    ///< Reserved
    ///< AccessType="RO" BitOffset="16" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_rx_alarm_tshold_ab_err_reg_t;

#define JESD_XIP_204D_RX_ALARM_TSHOLD_AB_ERR_DEFAULT (0x00000001U)
#define JESD_XIP_204D_RX_ALARM_TSHOLD_AB_ERR_RD_MASK (0x0000ffffU)
#define JESD_XIP_204D_RX_ALARM_TSHOLD_AB_ERR_WR_MASK (0x0000ffffU)


#define JESD_XIP_204D_RX_ALARM_TSHOLD_AB_ERR_AB_ERR_TSHOLD_BF_OFF ( 0)
#define JESD_XIP_204D_RX_ALARM_TSHOLD_AB_ERR_AB_ERR_TSHOLD_BF_WID (16)
#define JESD_XIP_204D_RX_ALARM_TSHOLD_AB_ERR_AB_ERR_TSHOLD_BF_MSK (0x0000FFFF)
#define JESD_XIP_204D_RX_ALARM_TSHOLD_AB_ERR_AB_ERR_TSHOLD_BF_DEF (0x00000001)
#define JESD_XIP_204D_RX_ALARM_TSHOLD_AB_ERR_ARR_SZ0 (1)
#define JESD_XIP_204D_RX_ALARM_TSHOLD_AB_ERR_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_RX_MEM_JESD_XIP_204D_RX_RX_ALARM_THRESHOLD_UNC_FEC_ERR_REG[1] register description at address offset 0x614
  *
  * Register default value:        0x00000001
  * Register full path in IP: jesd_xip_204d_rx_MEM/jesd_xip_204d_rx/rx/alarm_threshold_unc_fec_err_reg
  * ALARM_THRESHOLD_UNC_FEC_ERR_REG
  */

typedef union {
  struct {
    uint32_t UNC_FEC_ERR_THRESHOLD : 16;
    ///< ---
    ///< AccessType="RW" BitOffset="0" ResetValue="0x1"
    uint32_t  : 16;
    ///< Reserved
    ///< AccessType="RO" BitOffset="16" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_rx_alarm_tshold_unc_fec_err_reg_t;

#define JESD_XIP_204D_RX_ALARM_TSHOLD_UNC_FEC_ERR_DEFAULT (0x00000001U)
#define JESD_XIP_204D_RX_ALARM_TSHOLD_UNC_FEC_ERR_RD_MASK (0x0000ffffU)
#define JESD_XIP_204D_RX_ALARM_TSHOLD_UNC_FEC_ERR_WR_MASK (0x0000ffffU)


#define JESD_XIP_204D_RX_ALARM_TSHOLD_UNC_FEC_ERR_UNC_FEC_ERR_TSHOLD_BF_OFF ( 0)
#define JESD_XIP_204D_RX_ALARM_TSHOLD_UNC_FEC_ERR_UNC_FEC_ERR_TSHOLD_BF_WID (16)
#define JESD_XIP_204D_RX_ALARM_TSHOLD_UNC_FEC_ERR_UNC_FEC_ERR_TSHOLD_BF_MSK (0x0000FFFF)
#define JESD_XIP_204D_RX_ALARM_TSHOLD_UNC_FEC_ERR_UNC_FEC_ERR_TSHOLD_BF_DEF (0x00000001)
#define JESD_XIP_204D_RX_ALARM_TSHOLD_UNC_FEC_ERR_ARR_SZ0 (1)
#define JESD_XIP_204D_RX_ALARM_TSHOLD_UNC_FEC_ERR_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_RX_MEM_JESD_XIP_204D_RX_RX_ALARM_WINDOW_INV_SYNC_HDR_REG[1] register description at address offset 0x61c
  *
  * Register default value:        0x00000000
  * Register full path in IP: jesd_xip_204d_rx_MEM/jesd_xip_204d_rx/rx/alarm_window_inv_sync_hdr_reg
  * ALARM_WINDOW_INV_SYNC_HDR_REG
  */

typedef union {
  struct {
    uint32_t WINDOW : 32;
    ///< ---
    ///< AccessType="RW" BitOffset="0" ResetValue="0x0"
  } ;
  uint32_t value;
} jesd_xip_204d_rx_alarm_wnd_inv_sync_hdr_reg_t;

#define JESD_XIP_204D_RX_ALARM_WND_INV_SYNC_HDR_DEFAULT (0x00000000U)
#define JESD_XIP_204D_RX_ALARM_WND_INV_SYNC_HDR_RD_MASK (0xffffffffU)
#define JESD_XIP_204D_RX_ALARM_WND_INV_SYNC_HDR_WR_MASK (0xffffffffU)


#define JESD_XIP_204D_RX_ALARM_WND_INV_SYNC_HDR_WND_BF_OFF ( 0)
#define JESD_XIP_204D_RX_ALARM_WND_INV_SYNC_HDR_WND_BF_WID (32)
#define JESD_XIP_204D_RX_ALARM_WND_INV_SYNC_HDR_WND_BF_MSK (0xFFFFFFFF)
#define JESD_XIP_204D_RX_ALARM_WND_INV_SYNC_HDR_WND_BF_DEF (0x00000000)
#define JESD_XIP_204D_RX_ALARM_WND_INV_SYNC_HDR_ARR_SZ0 (1)
#define JESD_XIP_204D_RX_ALARM_WND_INV_SYNC_HDR_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_RX_MEM_JESD_XIP_204D_RX_RX_ALARM_WINDOW_AB_ERR_REG[1] register description at address offset 0x620
  *
  * Register default value:        0x00000000
  * Register full path in IP: jesd_xip_204d_rx_MEM/jesd_xip_204d_rx/rx/alarm_window_ab_err_reg
  * ALARM_WINDOW_AB_ERR_REG
  */

typedef union {
  struct {
    uint32_t WINDOW : 32;
    ///< ---
    ///< AccessType="RW" BitOffset="0" ResetValue="0x0"
  } ;
  uint32_t value;
} jesd_xip_204d_rx_alarm_wnd_ab_err_reg_t;

#define JESD_XIP_204D_RX_ALARM_WND_AB_ERR_DEFAULT (0x00000000U)
#define JESD_XIP_204D_RX_ALARM_WND_AB_ERR_RD_MASK (0xffffffffU)
#define JESD_XIP_204D_RX_ALARM_WND_AB_ERR_WR_MASK (0xffffffffU)


#define JESD_XIP_204D_RX_ALARM_WND_AB_ERR_WND_BF_OFF ( 0)
#define JESD_XIP_204D_RX_ALARM_WND_AB_ERR_WND_BF_WID (32)
#define JESD_XIP_204D_RX_ALARM_WND_AB_ERR_WND_BF_MSK (0xFFFFFFFF)
#define JESD_XIP_204D_RX_ALARM_WND_AB_ERR_WND_BF_DEF (0x00000000)
#define JESD_XIP_204D_RX_ALARM_WND_AB_ERR_ARR_SZ0 (1)
#define JESD_XIP_204D_RX_ALARM_WND_AB_ERR_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_RX_MEM_JESD_XIP_204D_RX_RX_ALARM_WINDOW_UNC_FEC_ERR_REG[1] register description at address offset 0x624
  *
  * Register default value:        0x00000000
  * Register full path in IP: jesd_xip_204d_rx_MEM/jesd_xip_204d_rx/rx/alarm_window_unc_fec_err_reg
  * ALARM_WINDOW_UNC_FEC_ERR_REG
  */

typedef union {
  struct {
    uint32_t WINDOW : 32;
    ///< ---
    ///< AccessType="RW" BitOffset="0" ResetValue="0x0"
  } ;
  uint32_t value;
} jesd_xip_204d_rx_alarm_wnd_unc_fec_err_reg_t;

#define JESD_XIP_204D_RX_ALARM_WND_UNC_FEC_ERR_DEFAULT (0x00000000U)
#define JESD_XIP_204D_RX_ALARM_WND_UNC_FEC_ERR_RD_MASK (0xffffffffU)
#define JESD_XIP_204D_RX_ALARM_WND_UNC_FEC_ERR_WR_MASK (0xffffffffU)


#define JESD_XIP_204D_RX_ALARM_WND_UNC_FEC_ERR_WND_BF_OFF ( 0)
#define JESD_XIP_204D_RX_ALARM_WND_UNC_FEC_ERR_WND_BF_WID (32)
#define JESD_XIP_204D_RX_ALARM_WND_UNC_FEC_ERR_WND_BF_MSK (0xFFFFFFFF)
#define JESD_XIP_204D_RX_ALARM_WND_UNC_FEC_ERR_WND_BF_DEF (0x00000000)
#define JESD_XIP_204D_RX_ALARM_WND_UNC_FEC_ERR_ARR_SZ0 (1)
#define JESD_XIP_204D_RX_ALARM_WND_UNC_FEC_ERR_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_RX_MEM_JESD_XIP_204D_RX_RX_ALARM_TIMER_REG[1] register description at address offset 0x62c
  *
  * Register default value:        0x00000000
  * Register full path in IP: jesd_xip_204d_rx_MEM/jesd_xip_204d_rx/rx/alarm_timer_reg
  * ALARM_TIMER_REG
  */

typedef union {
  struct {
    uint32_t TIMER : 32;
    ///< ---
    ///< AccessType="RW" BitOffset="0" ResetValue="0x0"
  } ;
  uint32_t value;
} jesd_xip_204d_rx_alarm_timer_reg_t;

#define JESD_XIP_204D_RX_ALARM_TIMER_DEFAULT (0x00000000U)
#define JESD_XIP_204D_RX_ALARM_TIMER_RD_MASK (0xffffffffU)
#define JESD_XIP_204D_RX_ALARM_TIMER_WR_MASK (0xffffffffU)


#define JESD_XIP_204D_RX_ALARM_TIMER_BF_OFF ( 0)
#define JESD_XIP_204D_RX_ALARM_TIMER_BF_WID (32)
#define JESD_XIP_204D_RX_ALARM_TIMER_BF_MSK (0xFFFFFFFF)
#define JESD_XIP_204D_RX_ALARM_TIMER_BF_DEF (0x00000000)
#define JESD_XIP_204D_RX_ALARM_TIMER_ARR_SZ0 (1)
#define JESD_XIP_204D_RX_ALARM_TIMER_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_RX_MEM_JESD_XIP_204D_RX_RX_TEST_PATTERN_LSB_REG[1] register description at address offset 0x640
  *
  * Register default value:        0x00000000
  * Register full path in IP: jesd_xip_204d_rx_MEM/jesd_xip_204d_rx/rx/test_pattern_lsb_reg
  * TEST_PATTERN_LSB_REG
  */

typedef union {
  struct {
    uint32_t TEST_PATTERN_LSB : 32;
    ///< ---
    ///< AccessType="RW" BitOffset="0" ResetValue="0x0"
  } ;
  uint32_t value;
} jesd_xip_204d_rx_test_pattern_lsb_reg_t;

#define JESD_XIP_204D_RX_TEST_PATTERN_LSB_DEFAULT (0x00000000U)
#define JESD_XIP_204D_RX_TEST_PATTERN_LSB_RD_MASK (0xffffffffU)
#define JESD_XIP_204D_RX_TEST_PATTERN_LSB_WR_MASK (0xffffffffU)


#define JESD_XIP_204D_RX_TEST_PATTERN_LSB_TEST_PATTERN_LSB_BF_OFF ( 0)
#define JESD_XIP_204D_RX_TEST_PATTERN_LSB_TEST_PATTERN_LSB_BF_WID (32)
#define JESD_XIP_204D_RX_TEST_PATTERN_LSB_TEST_PATTERN_LSB_BF_MSK (0xFFFFFFFF)
#define JESD_XIP_204D_RX_TEST_PATTERN_LSB_TEST_PATTERN_LSB_BF_DEF (0x00000000)
#define JESD_XIP_204D_RX_TEST_PATTERN_LSB_ARR_SZ0 (1)
#define JESD_XIP_204D_RX_TEST_PATTERN_LSB_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_RX_MEM_JESD_XIP_204D_RX_RX_TEST_PATTERN_MSB_REG[1] register description at address offset 0x644
  *
  * Register default value:        0x00000000
  * Register full path in IP: jesd_xip_204d_rx_MEM/jesd_xip_204d_rx/rx/test_pattern_msb_reg
  * TEST_PATTERN_MSB_REG
  */

typedef union {
  struct {
    uint32_t TEST_PATTERN_MSB : 32;
    ///< ---
    ///< AccessType="RW" BitOffset="0" ResetValue="0x0"
  } ;
  uint32_t value;
} jesd_xip_204d_rx_test_pattern_msb_reg_t;

#define JESD_XIP_204D_RX_TEST_PATTERN_MSB_DEFAULT (0x00000000U)
#define JESD_XIP_204D_RX_TEST_PATTERN_MSB_RD_MASK (0xffffffffU)
#define JESD_XIP_204D_RX_TEST_PATTERN_MSB_WR_MASK (0xffffffffU)


#define JESD_XIP_204D_RX_TEST_PATTERN_MSB_TEST_PATTERN_MSB_BF_OFF ( 0)
#define JESD_XIP_204D_RX_TEST_PATTERN_MSB_TEST_PATTERN_MSB_BF_WID (32)
#define JESD_XIP_204D_RX_TEST_PATTERN_MSB_TEST_PATTERN_MSB_BF_MSK (0xFFFFFFFF)
#define JESD_XIP_204D_RX_TEST_PATTERN_MSB_TEST_PATTERN_MSB_BF_DEF (0x00000000)
#define JESD_XIP_204D_RX_TEST_PATTERN_MSB_ARR_SZ0 (1)
#define JESD_XIP_204D_RX_TEST_PATTERN_MSB_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_RX_MEM_JESD_XIP_204D_RX_RX_PRBS_CONFIG_REG[1] register description at address offset 0x648
  *
  * Register default value:        0x00000000
  * Register full path in IP: jesd_xip_204d_rx_MEM/jesd_xip_204d_rx/rx/prbs_config_reg
  * PRBS_CONFIG_REG
  */

typedef union {
  struct {
    uint32_t PRBS_CONFIG : 3;
    ///< ---
    ///< AccessType="RW" BitOffset="0" ResetValue="0x0"
    uint32_t  : 29;
    ///< Reserved
    ///< AccessType="RO" BitOffset="3" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_rx_prbs_cfg_reg_t;

#define JESD_XIP_204D_RX_PRBS_CFG_DEFAULT (0x00000000U)
#define JESD_XIP_204D_RX_PRBS_CFG_RD_MASK (0x00000007U)
#define JESD_XIP_204D_RX_PRBS_CFG_WR_MASK (0x00000007U)


#define JESD_XIP_204D_RX_PRBS_CFG_PRBS_CFG_BF_OFF ( 0)
#define JESD_XIP_204D_RX_PRBS_CFG_PRBS_CFG_BF_WID ( 3)
#define JESD_XIP_204D_RX_PRBS_CFG_PRBS_CFG_BF_MSK (0x00000007)
#define JESD_XIP_204D_RX_PRBS_CFG_PRBS_CFG_BF_DEF (0x00000000)
#define JESD_XIP_204D_RX_PRBS_CFG_ARR_SZ0 (1)
#define JESD_XIP_204D_RX_PRBS_CFG_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_RX_MEM_JESD_XIP_204D_RX_RX_PRBS_ERROR_CNT_REG[24] register description at address offset 0x64c
  *
  * Register default value:        0x00000000
  * Register full path in IP: jesd_xip_204d_rx_MEM/jesd_xip_204d_rx/rx/prbs_error_cnt_reg
  * PRBS_ERROR_CNT_REG
  */

typedef union {
  struct {
    uint32_t PRBS_ERROR_CNT_REG : 32;
    ///< ---
    ///< AccessType="RO/V" BitOffset="0" ResetValue="0x0"
  } ;
  uint32_t value;
} jesd_xip_204d_rx_prbs_err_cnt_reg_t;

#define JESD_XIP_204D_RX_PRBS_ERR_CNT_DEFAULT (0x00000000U)
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_RD_MASK (0xffffffffU)
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_WR_MASK (0x00000000U)


#define JESD_XIP_204D_RX_PRBS_ERR_CNT_PRBS_ERR_CNT_BF_OFF ( 0)
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_PRBS_ERR_CNT_BF_WID (32)
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_PRBS_ERR_CNT_BF_MSK (0xFFFFFFFF)
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_PRBS_ERR_CNT_BF_DEF (0x00000000)
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_ARR_SZ0 (24)
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_ARRAY_STRIDE0 (0x0004)

//************************************************ /RegisterStructs


// ******************************************* Register pointer macros

#define JESD_XIP_204D_RX_DATAPATH_INTERCONNECT_REG(_BASE) ((jesd_xip_204d_rx_datapath_interconnect_reg_t*) JESD_XIP_204D_RX_DATAPATH_INTERCONNECT_ADR(_BASE))
#define JESD_XIP_204D_RX_SUBCLASS_REG(_BASE) ((jesd_xip_204d_rx_subclass_reg_t*) JESD_XIP_204D_RX_SUBCLASS_ADR(_BASE))
#define JESD_XIP_204D_RX_CF_REG(_BASE) ((jesd_xip_204d_rx_cf_reg_t*) JESD_XIP_204D_RX_CF_ADR(_BASE))
#define JESD_XIP_204D_RX_CS_REG(_BASE) ((jesd_xip_204d_rx_cs_reg_t*) JESD_XIP_204D_RX_CS_ADR(_BASE))
#define JESD_XIP_204D_RX_F_REG(_BASE) ((jesd_xip_204d_rx_f_reg_t*) JESD_XIP_204D_RX_F_ADR(_BASE))
#define JESD_XIP_204D_RX_L_REG(_BASE) ((jesd_xip_204d_rx_l_reg_t*) JESD_XIP_204D_RX_L_ADR(_BASE))
#define JESD_XIP_204D_RX_N_REG(_BASE) ((jesd_xip_204d_rx_n_reg_t*) JESD_XIP_204D_RX_N_ADR(_BASE))
#define JESD_XIP_204D_RX_M_REG(_BASE) ((jesd_xip_204d_rx_m_reg_t*) JESD_XIP_204D_RX_M_ADR(_BASE))
#define JESD_XIP_204D_RX_NTOTAL_REG(_BASE) ((jesd_xip_204d_rx_ntotal_reg_t*) JESD_XIP_204D_RX_NTOTAL_ADR(_BASE))
#define JESD_XIP_204D_RX_S_REG(_BASE) ((jesd_xip_204d_rx_s_reg_t*) JESD_XIP_204D_RX_S_ADR(_BASE))
#define JESD_XIP_204D_RX_HD_REG(_BASE) ((jesd_xip_204d_rx_hd_reg_t*) JESD_XIP_204D_RX_HD_ADR(_BASE))
#define JESD_XIP_204D_RX_SCR_REG(_BASE) ((jesd_xip_204d_rx_scr_reg_t*) JESD_XIP_204D_RX_SCR_ADR(_BASE))
#define JESD_XIP_204D_RX_ENMODULE_REG(_BASE) ((jesd_xip_204d_rx_enmodule_reg_t*) JESD_XIP_204D_RX_ENMODULE_ADR(_BASE))
#define JESD_XIP_204D_RX_CORE_INTR_MASK_REG(_BASE) ((jesd_xip_204d_rx_core_intr_mask_reg_t*) JESD_XIP_204D_RX_CORE_INTR_MASK_ADR(_BASE))
#define JESD_XIP_204D_RX_CORE_INTR_STAT_REG(_BASE) ((jesd_xip_204d_rx_core_intr_stat_reg_t*) JESD_XIP_204D_RX_CORE_INTR_STAT_ADR(_BASE))
#define JESD_XIP_204D_RX_CLK_RATIO_REG(_BASE) ((jesd_xip_204d_rx_clk_ratio_reg_t*) JESD_XIP_204D_RX_CLK_RATIO_ADR(_BASE))
#define JESD_XIP_204D_RX_FEC_REG(_BASE) ((jesd_xip_204d_rx_fec_reg_t*) JESD_XIP_204D_RX_FEC_ADR(_BASE))
#define JESD_XIP_204D_RX_A_REG(_BASE) ((jesd_xip_204d_rx_a_reg_t*) JESD_XIP_204D_RX_A_ADR(_BASE))
#define JESD_XIP_204D_RX_BIT_ORDER_REG(_BASE) ((jesd_xip_204d_rx_bit_order_reg_t*) JESD_XIP_204D_RX_BIT_ORDER_ADR(_BASE))
#define JESD_XIP_204D_RX_TL_TEST_MODE_REG(_BASE) ((jesd_xip_204d_rx_tl_test_mode_reg_t*) JESD_XIP_204D_RX_TL_TEST_MODE_ADR(_BASE))
#define JESD_XIP_204D_RX_BUFF_DELAY_REG(_BASE) ((jesd_xip_204d_rx_buff_delay_reg_t*) JESD_XIP_204D_RX_BUFF_DELAY_ADR(_BASE))
#define JESD_XIP_204D_RX_SYSREF_CFG_REG(_BASE) ((jesd_xip_204d_rx_sysref_cfg_reg_t*) JESD_XIP_204D_RX_SYSREF_CFG_ADR(_BASE))
#define JESD_XIP_204D_RX_SHB_LOCK_STAT_REG(_BASE) ((jesd_xip_204d_rx_shb_lock_stat_reg_t*) JESD_XIP_204D_RX_SHB_LOCK_STAT_ADR(_BASE))
#define JESD_XIP_204D_RX_SHB_LOCK_LOSS_STAT_REG(_BASE) ((jesd_xip_204d_rx_shb_lock_loss_stat_reg_t*) JESD_XIP_204D_RX_SHB_LOCK_LOSS_STAT_ADR(_BASE))
#define JESD_XIP_204D_RX_AB_LOCK_STAT_REG(_BASE) ((jesd_xip_204d_rx_ab_lock_stat_reg_t*) JESD_XIP_204D_RX_AB_LOCK_STAT_ADR(_BASE))
#define JESD_XIP_204D_RX_AB_LOCK_LOSS_STAT_REG(_BASE) ((jesd_xip_204d_rx_ab_lock_loss_stat_reg_t*) JESD_XIP_204D_RX_AB_LOCK_LOSS_STAT_ADR(_BASE))
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG0_REG(_BASE) ((jesd_xip_204d_rx_err_rpt_lane_reg_t*) JESD_XIP_204D_RX_ERR_RPT_LANE_REG0_ADR(_BASE))
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG1_REG(_BASE) ((jesd_xip_204d_rx_err_rpt_lane_reg_t*) JESD_XIP_204D_RX_ERR_RPT_LANE_REG1_ADR(_BASE))
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG2_REG(_BASE) ((jesd_xip_204d_rx_err_rpt_lane_reg_t*) JESD_XIP_204D_RX_ERR_RPT_LANE_REG2_ADR(_BASE))
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG3_REG(_BASE) ((jesd_xip_204d_rx_err_rpt_lane_reg_t*) JESD_XIP_204D_RX_ERR_RPT_LANE_REG3_ADR(_BASE))
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG4_REG(_BASE) ((jesd_xip_204d_rx_err_rpt_lane_reg_t*) JESD_XIP_204D_RX_ERR_RPT_LANE_REG4_ADR(_BASE))
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG5_REG(_BASE) ((jesd_xip_204d_rx_err_rpt_lane_reg_t*) JESD_XIP_204D_RX_ERR_RPT_LANE_REG5_ADR(_BASE))
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG6_REG(_BASE) ((jesd_xip_204d_rx_err_rpt_lane_reg_t*) JESD_XIP_204D_RX_ERR_RPT_LANE_REG6_ADR(_BASE))
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG7_REG(_BASE) ((jesd_xip_204d_rx_err_rpt_lane_reg_t*) JESD_XIP_204D_RX_ERR_RPT_LANE_REG7_ADR(_BASE))
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG8_REG(_BASE) ((jesd_xip_204d_rx_err_rpt_lane_reg_t*) JESD_XIP_204D_RX_ERR_RPT_LANE_REG8_ADR(_BASE))
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG9_REG(_BASE) ((jesd_xip_204d_rx_err_rpt_lane_reg_t*) JESD_XIP_204D_RX_ERR_RPT_LANE_REG9_ADR(_BASE))
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG10_REG(_BASE) ((jesd_xip_204d_rx_err_rpt_lane_reg_t*) JESD_XIP_204D_RX_ERR_RPT_LANE_REG10_ADR(_BASE))
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG11_REG(_BASE) ((jesd_xip_204d_rx_err_rpt_lane_reg_t*) JESD_XIP_204D_RX_ERR_RPT_LANE_REG11_ADR(_BASE))
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG12_REG(_BASE) ((jesd_xip_204d_rx_err_rpt_lane_reg_t*) JESD_XIP_204D_RX_ERR_RPT_LANE_REG12_ADR(_BASE))
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG13_REG(_BASE) ((jesd_xip_204d_rx_err_rpt_lane_reg_t*) JESD_XIP_204D_RX_ERR_RPT_LANE_REG13_ADR(_BASE))
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG14_REG(_BASE) ((jesd_xip_204d_rx_err_rpt_lane_reg_t*) JESD_XIP_204D_RX_ERR_RPT_LANE_REG14_ADR(_BASE))
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG15_REG(_BASE) ((jesd_xip_204d_rx_err_rpt_lane_reg_t*) JESD_XIP_204D_RX_ERR_RPT_LANE_REG15_ADR(_BASE))
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG16_REG(_BASE) ((jesd_xip_204d_rx_err_rpt_lane_reg_t*) JESD_XIP_204D_RX_ERR_RPT_LANE_REG16_ADR(_BASE))
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG17_REG(_BASE) ((jesd_xip_204d_rx_err_rpt_lane_reg_t*) JESD_XIP_204D_RX_ERR_RPT_LANE_REG17_ADR(_BASE))
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG18_REG(_BASE) ((jesd_xip_204d_rx_err_rpt_lane_reg_t*) JESD_XIP_204D_RX_ERR_RPT_LANE_REG18_ADR(_BASE))
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG19_REG(_BASE) ((jesd_xip_204d_rx_err_rpt_lane_reg_t*) JESD_XIP_204D_RX_ERR_RPT_LANE_REG19_ADR(_BASE))
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG20_REG(_BASE) ((jesd_xip_204d_rx_err_rpt_lane_reg_t*) JESD_XIP_204D_RX_ERR_RPT_LANE_REG20_ADR(_BASE))
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG21_REG(_BASE) ((jesd_xip_204d_rx_err_rpt_lane_reg_t*) JESD_XIP_204D_RX_ERR_RPT_LANE_REG21_ADR(_BASE))
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG22_REG(_BASE) ((jesd_xip_204d_rx_err_rpt_lane_reg_t*) JESD_XIP_204D_RX_ERR_RPT_LANE_REG22_ADR(_BASE))
#define JESD_XIP_204D_RX_ERR_RPT_LANE_REG23_REG(_BASE) ((jesd_xip_204d_rx_err_rpt_lane_reg_t*) JESD_XIP_204D_RX_ERR_RPT_LANE_REG23_ADR(_BASE))
#define JESD_XIP_204D_RX_THRESH_EOAB_ERR_REG(_BASE) ((jesd_xip_204d_rx_thresh_eoab_err_reg_t*) JESD_XIP_204D_RX_THRESH_EOAB_ERR_ADR(_BASE))
#define JESD_XIP_204D_RX_THRESH_SHB_ERR_REG(_BASE) ((jesd_xip_204d_rx_thresh_shb_err_reg_t*) JESD_XIP_204D_RX_THRESH_SHB_ERR_ADR(_BASE))
#define JESD_XIP_204D_RX_SONIF_REG(_BASE) ((jesd_xip_204d_rx_sonif_reg_t*) JESD_XIP_204D_RX_SONIF_ADR(_BASE))
#define JESD_XIP_204D_RX_SYSREF_CNTER_STAT_REG(_BASE) ((jesd_xip_204d_rx_sysref_cnter_stat_reg_t*) JESD_XIP_204D_RX_SYSREF_CNTER_STAT_ADR(_BASE))
#define JESD_XIP_204D_RX_LAC_BOUNDARY_PHASE_REG(_BASE) ((jesd_xip_204d_rx_lac_boundary_phase_reg_t*) JESD_XIP_204D_RX_LAC_BOUNDARY_PHASE_ADR(_BASE))
#define JESD_XIP_204D_RX_RBD_LENGTH_OCTETS_REG(_BASE) ((jesd_xip_204d_rx_rbd_length_octets_reg_t*) JESD_XIP_204D_RX_RBD_LENGTH_OCTETS_ADR(_BASE))
#define JESD_XIP_204D_RX_GEN_SYSREF_REG(_BASE) ((jesd_xip_204d_rx_gen_sysref_reg_t*) JESD_XIP_204D_RX_GEN_SYSREF_ADR(_BASE))
#define JESD_XIP_204D_RX_GEARBOX_EMPTY_STAT_REG(_BASE) ((jesd_xip_204d_rx_gearbox_empty_stat_reg_t*) JESD_XIP_204D_RX_GEARBOX_EMPTY_STAT_ADR(_BASE))
#define JESD_XIP_204D_RX_GEARBOX_FULL_STAT_REG(_BASE) ((jesd_xip_204d_rx_gearbox_full_stat_reg_t*) JESD_XIP_204D_RX_GEARBOX_FULL_STAT_ADR(_BASE))
#define JESD_XIP_204D_RX_TXRX_FIFO_WAIT_CNT_REG(_BASE) ((jesd_xip_204d_rx_txrx_fifo_wait_cnt_reg_t*) JESD_XIP_204D_RX_TXRX_FIFO_WAIT_CNT_ADR(_BASE))
#define JESD_XIP_204D_RX_SLOW_LN_DELAY_CNTER_REG(_BASE) ((jesd_xip_204d_rx_slow_ln_delay_cnter_reg_t*) JESD_XIP_204D_RX_SLOW_LN_DELAY_CNTER_ADR(_BASE))
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG0_REG(_BASE) ((jesd_xip_204d_rx_dec_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG0_ADR(_BASE))
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG1_REG(_BASE) ((jesd_xip_204d_rx_dec_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG1_ADR(_BASE))
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG2_REG(_BASE) ((jesd_xip_204d_rx_dec_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG2_ADR(_BASE))
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG3_REG(_BASE) ((jesd_xip_204d_rx_dec_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG3_ADR(_BASE))
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG4_REG(_BASE) ((jesd_xip_204d_rx_dec_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG4_ADR(_BASE))
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG5_REG(_BASE) ((jesd_xip_204d_rx_dec_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG5_ADR(_BASE))
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG6_REG(_BASE) ((jesd_xip_204d_rx_dec_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG6_ADR(_BASE))
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG7_REG(_BASE) ((jesd_xip_204d_rx_dec_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG7_ADR(_BASE))
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG8_REG(_BASE) ((jesd_xip_204d_rx_dec_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG8_ADR(_BASE))
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG9_REG(_BASE) ((jesd_xip_204d_rx_dec_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG9_ADR(_BASE))
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG10_REG(_BASE) ((jesd_xip_204d_rx_dec_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG10_ADR(_BASE))
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG11_REG(_BASE) ((jesd_xip_204d_rx_dec_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG11_ADR(_BASE))
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG12_REG(_BASE) ((jesd_xip_204d_rx_dec_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG12_ADR(_BASE))
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG13_REG(_BASE) ((jesd_xip_204d_rx_dec_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG13_ADR(_BASE))
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG14_REG(_BASE) ((jesd_xip_204d_rx_dec_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG14_ADR(_BASE))
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG15_REG(_BASE) ((jesd_xip_204d_rx_dec_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG15_ADR(_BASE))
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG16_REG(_BASE) ((jesd_xip_204d_rx_dec_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG16_ADR(_BASE))
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG17_REG(_BASE) ((jesd_xip_204d_rx_dec_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG17_ADR(_BASE))
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG18_REG(_BASE) ((jesd_xip_204d_rx_dec_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG18_ADR(_BASE))
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG19_REG(_BASE) ((jesd_xip_204d_rx_dec_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG19_ADR(_BASE))
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG20_REG(_BASE) ((jesd_xip_204d_rx_dec_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG20_ADR(_BASE))
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG21_REG(_BASE) ((jesd_xip_204d_rx_dec_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG21_ADR(_BASE))
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG22_REG(_BASE) ((jesd_xip_204d_rx_dec_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG22_ADR(_BASE))
#define JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG23_REG(_BASE) ((jesd_xip_204d_rx_dec_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_DEC_CW_RPT_LANE_REG23_ADR(_BASE))
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG0_REG(_BASE) ((jesd_xip_204d_rx_cor_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG0_ADR(_BASE))
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG1_REG(_BASE) ((jesd_xip_204d_rx_cor_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG1_ADR(_BASE))
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG2_REG(_BASE) ((jesd_xip_204d_rx_cor_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG2_ADR(_BASE))
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG3_REG(_BASE) ((jesd_xip_204d_rx_cor_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG3_ADR(_BASE))
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG4_REG(_BASE) ((jesd_xip_204d_rx_cor_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG4_ADR(_BASE))
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG5_REG(_BASE) ((jesd_xip_204d_rx_cor_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG5_ADR(_BASE))
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG6_REG(_BASE) ((jesd_xip_204d_rx_cor_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG6_ADR(_BASE))
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG7_REG(_BASE) ((jesd_xip_204d_rx_cor_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG7_ADR(_BASE))
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG8_REG(_BASE) ((jesd_xip_204d_rx_cor_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG8_ADR(_BASE))
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG9_REG(_BASE) ((jesd_xip_204d_rx_cor_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG9_ADR(_BASE))
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG10_REG(_BASE) ((jesd_xip_204d_rx_cor_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG10_ADR(_BASE))
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG11_REG(_BASE) ((jesd_xip_204d_rx_cor_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG11_ADR(_BASE))
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG12_REG(_BASE) ((jesd_xip_204d_rx_cor_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG12_ADR(_BASE))
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG13_REG(_BASE) ((jesd_xip_204d_rx_cor_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG13_ADR(_BASE))
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG14_REG(_BASE) ((jesd_xip_204d_rx_cor_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG14_ADR(_BASE))
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG15_REG(_BASE) ((jesd_xip_204d_rx_cor_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG15_ADR(_BASE))
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG16_REG(_BASE) ((jesd_xip_204d_rx_cor_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG16_ADR(_BASE))
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG17_REG(_BASE) ((jesd_xip_204d_rx_cor_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG17_ADR(_BASE))
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG18_REG(_BASE) ((jesd_xip_204d_rx_cor_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG18_ADR(_BASE))
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG19_REG(_BASE) ((jesd_xip_204d_rx_cor_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG19_ADR(_BASE))
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG20_REG(_BASE) ((jesd_xip_204d_rx_cor_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG20_ADR(_BASE))
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG21_REG(_BASE) ((jesd_xip_204d_rx_cor_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG21_ADR(_BASE))
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG22_REG(_BASE) ((jesd_xip_204d_rx_cor_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG22_ADR(_BASE))
#define JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG23_REG(_BASE) ((jesd_xip_204d_rx_cor_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_COR_CW_RPT_LANE_REG23_ADR(_BASE))
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG0_REG(_BASE) ((jesd_xip_204d_rx_cor_sym_rpt_lane_reg_t*) JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG0_ADR(_BASE))
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG1_REG(_BASE) ((jesd_xip_204d_rx_cor_sym_rpt_lane_reg_t*) JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG1_ADR(_BASE))
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG2_REG(_BASE) ((jesd_xip_204d_rx_cor_sym_rpt_lane_reg_t*) JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG2_ADR(_BASE))
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG3_REG(_BASE) ((jesd_xip_204d_rx_cor_sym_rpt_lane_reg_t*) JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG3_ADR(_BASE))
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG4_REG(_BASE) ((jesd_xip_204d_rx_cor_sym_rpt_lane_reg_t*) JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG4_ADR(_BASE))
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG5_REG(_BASE) ((jesd_xip_204d_rx_cor_sym_rpt_lane_reg_t*) JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG5_ADR(_BASE))
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG6_REG(_BASE) ((jesd_xip_204d_rx_cor_sym_rpt_lane_reg_t*) JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG6_ADR(_BASE))
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG7_REG(_BASE) ((jesd_xip_204d_rx_cor_sym_rpt_lane_reg_t*) JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG7_ADR(_BASE))
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG8_REG(_BASE) ((jesd_xip_204d_rx_cor_sym_rpt_lane_reg_t*) JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG8_ADR(_BASE))
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG9_REG(_BASE) ((jesd_xip_204d_rx_cor_sym_rpt_lane_reg_t*) JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG9_ADR(_BASE))
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG10_REG(_BASE) ((jesd_xip_204d_rx_cor_sym_rpt_lane_reg_t*) JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG10_ADR(_BASE))
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG11_REG(_BASE) ((jesd_xip_204d_rx_cor_sym_rpt_lane_reg_t*) JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG11_ADR(_BASE))
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG12_REG(_BASE) ((jesd_xip_204d_rx_cor_sym_rpt_lane_reg_t*) JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG12_ADR(_BASE))
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG13_REG(_BASE) ((jesd_xip_204d_rx_cor_sym_rpt_lane_reg_t*) JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG13_ADR(_BASE))
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG14_REG(_BASE) ((jesd_xip_204d_rx_cor_sym_rpt_lane_reg_t*) JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG14_ADR(_BASE))
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG15_REG(_BASE) ((jesd_xip_204d_rx_cor_sym_rpt_lane_reg_t*) JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG15_ADR(_BASE))
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG16_REG(_BASE) ((jesd_xip_204d_rx_cor_sym_rpt_lane_reg_t*) JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG16_ADR(_BASE))
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG17_REG(_BASE) ((jesd_xip_204d_rx_cor_sym_rpt_lane_reg_t*) JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG17_ADR(_BASE))
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG18_REG(_BASE) ((jesd_xip_204d_rx_cor_sym_rpt_lane_reg_t*) JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG18_ADR(_BASE))
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG19_REG(_BASE) ((jesd_xip_204d_rx_cor_sym_rpt_lane_reg_t*) JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG19_ADR(_BASE))
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG20_REG(_BASE) ((jesd_xip_204d_rx_cor_sym_rpt_lane_reg_t*) JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG20_ADR(_BASE))
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG21_REG(_BASE) ((jesd_xip_204d_rx_cor_sym_rpt_lane_reg_t*) JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG21_ADR(_BASE))
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG22_REG(_BASE) ((jesd_xip_204d_rx_cor_sym_rpt_lane_reg_t*) JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG22_ADR(_BASE))
#define JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG23_REG(_BASE) ((jesd_xip_204d_rx_cor_sym_rpt_lane_reg_t*) JESD_XIP_204D_RX_COR_SYM_RPT_LANE_REG23_ADR(_BASE))
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG0_REG(_BASE) ((jesd_xip_204d_rx_uncor_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG0_ADR(_BASE))
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG1_REG(_BASE) ((jesd_xip_204d_rx_uncor_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG1_ADR(_BASE))
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG2_REG(_BASE) ((jesd_xip_204d_rx_uncor_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG2_ADR(_BASE))
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG3_REG(_BASE) ((jesd_xip_204d_rx_uncor_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG3_ADR(_BASE))
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG4_REG(_BASE) ((jesd_xip_204d_rx_uncor_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG4_ADR(_BASE))
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG5_REG(_BASE) ((jesd_xip_204d_rx_uncor_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG5_ADR(_BASE))
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG6_REG(_BASE) ((jesd_xip_204d_rx_uncor_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG6_ADR(_BASE))
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG7_REG(_BASE) ((jesd_xip_204d_rx_uncor_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG7_ADR(_BASE))
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG8_REG(_BASE) ((jesd_xip_204d_rx_uncor_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG8_ADR(_BASE))
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG9_REG(_BASE) ((jesd_xip_204d_rx_uncor_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG9_ADR(_BASE))
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG10_REG(_BASE) ((jesd_xip_204d_rx_uncor_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG10_ADR(_BASE))
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG11_REG(_BASE) ((jesd_xip_204d_rx_uncor_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG11_ADR(_BASE))
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG12_REG(_BASE) ((jesd_xip_204d_rx_uncor_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG12_ADR(_BASE))
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG13_REG(_BASE) ((jesd_xip_204d_rx_uncor_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG13_ADR(_BASE))
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG14_REG(_BASE) ((jesd_xip_204d_rx_uncor_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG14_ADR(_BASE))
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG15_REG(_BASE) ((jesd_xip_204d_rx_uncor_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG15_ADR(_BASE))
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG16_REG(_BASE) ((jesd_xip_204d_rx_uncor_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG16_ADR(_BASE))
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG17_REG(_BASE) ((jesd_xip_204d_rx_uncor_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG17_ADR(_BASE))
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG18_REG(_BASE) ((jesd_xip_204d_rx_uncor_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG18_ADR(_BASE))
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG19_REG(_BASE) ((jesd_xip_204d_rx_uncor_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG19_ADR(_BASE))
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG20_REG(_BASE) ((jesd_xip_204d_rx_uncor_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG20_ADR(_BASE))
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG21_REG(_BASE) ((jesd_xip_204d_rx_uncor_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG21_ADR(_BASE))
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG22_REG(_BASE) ((jesd_xip_204d_rx_uncor_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG22_ADR(_BASE))
#define JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG23_REG(_BASE) ((jesd_xip_204d_rx_uncor_cw_rpt_lane_reg_t*) JESD_XIP_204D_RX_UNCOR_CW_RPT_LANE_REG23_ADR(_BASE))
#define JESD_XIP_204D_RX_ALARM_CTRL_REG(_BASE) ((jesd_xip_204d_rx_alarm_ctrl_reg_t*) JESD_XIP_204D_RX_ALARM_CTRL_ADR(_BASE))
#define JESD_XIP_204D_RX_ALARM_TYPE_MASK_REG(_BASE) ((jesd_xip_204d_rx_alarm_type_mask_reg_t*) JESD_XIP_204D_RX_ALARM_TYPE_MASK_ADR(_BASE))
#define JESD_XIP_204D_RX_ALARM_LANE_MASK_REG(_BASE) ((jesd_xip_204d_rx_alarm_lane_mask_reg_t*) JESD_XIP_204D_RX_ALARM_LANE_MASK_ADR(_BASE))
#define JESD_XIP_204D_RX_ALARM_TSHOLD_INV_SYNC_HDR_REG(_BASE) ((jesd_xip_204d_rx_alarm_tshold_inv_sync_hdr_reg_t*) JESD_XIP_204D_RX_ALARM_TSHOLD_INV_SYNC_HDR_ADR(_BASE))
#define JESD_XIP_204D_RX_ALARM_TSHOLD_AB_ERR_REG(_BASE) ((jesd_xip_204d_rx_alarm_tshold_ab_err_reg_t*) JESD_XIP_204D_RX_ALARM_TSHOLD_AB_ERR_ADR(_BASE))
#define JESD_XIP_204D_RX_ALARM_TSHOLD_UNC_FEC_ERR_REG(_BASE) ((jesd_xip_204d_rx_alarm_tshold_unc_fec_err_reg_t*) JESD_XIP_204D_RX_ALARM_TSHOLD_UNC_FEC_ERR_ADR(_BASE))
#define JESD_XIP_204D_RX_ALARM_WND_INV_SYNC_HDR_REG(_BASE) ((jesd_xip_204d_rx_alarm_wnd_inv_sync_hdr_reg_t*) JESD_XIP_204D_RX_ALARM_WND_INV_SYNC_HDR_ADR(_BASE))
#define JESD_XIP_204D_RX_ALARM_WND_AB_ERR_REG(_BASE) ((jesd_xip_204d_rx_alarm_wnd_ab_err_reg_t*) JESD_XIP_204D_RX_ALARM_WND_AB_ERR_ADR(_BASE))
#define JESD_XIP_204D_RX_ALARM_WND_UNC_FEC_ERR_REG(_BASE) ((jesd_xip_204d_rx_alarm_wnd_unc_fec_err_reg_t*) JESD_XIP_204D_RX_ALARM_WND_UNC_FEC_ERR_ADR(_BASE))
#define JESD_XIP_204D_RX_ALARM_TIMER_REG(_BASE) ((jesd_xip_204d_rx_alarm_timer_reg_t*) JESD_XIP_204D_RX_ALARM_TIMER_ADR(_BASE))
#define JESD_XIP_204D_RX_TEST_PATTERN_LSB_REG(_BASE) ((jesd_xip_204d_rx_test_pattern_lsb_reg_t*) JESD_XIP_204D_RX_TEST_PATTERN_LSB_ADR(_BASE))
#define JESD_XIP_204D_RX_TEST_PATTERN_MSB_REG(_BASE) ((jesd_xip_204d_rx_test_pattern_msb_reg_t*) JESD_XIP_204D_RX_TEST_PATTERN_MSB_ADR(_BASE))
#define JESD_XIP_204D_RX_PRBS_CFG_REG(_BASE) ((jesd_xip_204d_rx_prbs_cfg_reg_t*) JESD_XIP_204D_RX_PRBS_CFG_ADR(_BASE))
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG0_REG(_BASE) ((jesd_xip_204d_rx_prbs_err_cnt_reg_t*) JESD_XIP_204D_RX_PRBS_ERR_CNT_REG0_ADR(_BASE))
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG1_REG(_BASE) ((jesd_xip_204d_rx_prbs_err_cnt_reg_t*) JESD_XIP_204D_RX_PRBS_ERR_CNT_REG1_ADR(_BASE))
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG2_REG(_BASE) ((jesd_xip_204d_rx_prbs_err_cnt_reg_t*) JESD_XIP_204D_RX_PRBS_ERR_CNT_REG2_ADR(_BASE))
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG3_REG(_BASE) ((jesd_xip_204d_rx_prbs_err_cnt_reg_t*) JESD_XIP_204D_RX_PRBS_ERR_CNT_REG3_ADR(_BASE))
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG4_REG(_BASE) ((jesd_xip_204d_rx_prbs_err_cnt_reg_t*) JESD_XIP_204D_RX_PRBS_ERR_CNT_REG4_ADR(_BASE))
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG5_REG(_BASE) ((jesd_xip_204d_rx_prbs_err_cnt_reg_t*) JESD_XIP_204D_RX_PRBS_ERR_CNT_REG5_ADR(_BASE))
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG6_REG(_BASE) ((jesd_xip_204d_rx_prbs_err_cnt_reg_t*) JESD_XIP_204D_RX_PRBS_ERR_CNT_REG6_ADR(_BASE))
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG7_REG(_BASE) ((jesd_xip_204d_rx_prbs_err_cnt_reg_t*) JESD_XIP_204D_RX_PRBS_ERR_CNT_REG7_ADR(_BASE))
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG8_REG(_BASE) ((jesd_xip_204d_rx_prbs_err_cnt_reg_t*) JESD_XIP_204D_RX_PRBS_ERR_CNT_REG8_ADR(_BASE))
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG9_REG(_BASE) ((jesd_xip_204d_rx_prbs_err_cnt_reg_t*) JESD_XIP_204D_RX_PRBS_ERR_CNT_REG9_ADR(_BASE))
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG10_REG(_BASE) ((jesd_xip_204d_rx_prbs_err_cnt_reg_t*) JESD_XIP_204D_RX_PRBS_ERR_CNT_REG10_ADR(_BASE))
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG11_REG(_BASE) ((jesd_xip_204d_rx_prbs_err_cnt_reg_t*) JESD_XIP_204D_RX_PRBS_ERR_CNT_REG11_ADR(_BASE))
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG12_REG(_BASE) ((jesd_xip_204d_rx_prbs_err_cnt_reg_t*) JESD_XIP_204D_RX_PRBS_ERR_CNT_REG12_ADR(_BASE))
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG13_REG(_BASE) ((jesd_xip_204d_rx_prbs_err_cnt_reg_t*) JESD_XIP_204D_RX_PRBS_ERR_CNT_REG13_ADR(_BASE))
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG14_REG(_BASE) ((jesd_xip_204d_rx_prbs_err_cnt_reg_t*) JESD_XIP_204D_RX_PRBS_ERR_CNT_REG14_ADR(_BASE))
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG15_REG(_BASE) ((jesd_xip_204d_rx_prbs_err_cnt_reg_t*) JESD_XIP_204D_RX_PRBS_ERR_CNT_REG15_ADR(_BASE))
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG16_REG(_BASE) ((jesd_xip_204d_rx_prbs_err_cnt_reg_t*) JESD_XIP_204D_RX_PRBS_ERR_CNT_REG16_ADR(_BASE))
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG17_REG(_BASE) ((jesd_xip_204d_rx_prbs_err_cnt_reg_t*) JESD_XIP_204D_RX_PRBS_ERR_CNT_REG17_ADR(_BASE))
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG18_REG(_BASE) ((jesd_xip_204d_rx_prbs_err_cnt_reg_t*) JESD_XIP_204D_RX_PRBS_ERR_CNT_REG18_ADR(_BASE))
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG19_REG(_BASE) ((jesd_xip_204d_rx_prbs_err_cnt_reg_t*) JESD_XIP_204D_RX_PRBS_ERR_CNT_REG19_ADR(_BASE))
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG20_REG(_BASE) ((jesd_xip_204d_rx_prbs_err_cnt_reg_t*) JESD_XIP_204D_RX_PRBS_ERR_CNT_REG20_ADR(_BASE))
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG21_REG(_BASE) ((jesd_xip_204d_rx_prbs_err_cnt_reg_t*) JESD_XIP_204D_RX_PRBS_ERR_CNT_REG21_ADR(_BASE))
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG22_REG(_BASE) ((jesd_xip_204d_rx_prbs_err_cnt_reg_t*) JESD_XIP_204D_RX_PRBS_ERR_CNT_REG22_ADR(_BASE))
#define JESD_XIP_204D_RX_PRBS_ERR_CNT_REG23_REG(_BASE) ((jesd_xip_204d_rx_prbs_err_cnt_reg_t*) JESD_XIP_204D_RX_PRBS_ERR_CNT_REG23_ADR(_BASE))

// ******************************************* /Register pointer macros


// ******************************************* AddressSpace struct
typedef struct
{
    const uint8_t        reservedArea0 [24];  /*< Address offset = 0x0 */
    jesd_xip_204d_rx_datapath_interconnect_reg_t RX_DATAPATH_INTERCONNECT; /*< Address offset = 0x18 */
    jesd_xip_204d_rx_subclass_reg_t RX_SUBCLASS; /*< Address offset = 0x1c */
    jesd_xip_204d_rx_cf_reg_t RX_CF; /*< Address offset = 0x20 */
    jesd_xip_204d_rx_cs_reg_t RX_CS; /*< Address offset = 0x24 */
    jesd_xip_204d_rx_f_reg_t RX_F; /*< Address offset = 0x28 */
    const uint8_t        reservedArea1 [4];   /*< Address offset = 0x2c */
    jesd_xip_204d_rx_l_reg_t RX_L; /*< Address offset = 0x30 */
    jesd_xip_204d_rx_n_reg_t RX_N; /*< Address offset = 0x34 */
    jesd_xip_204d_rx_m_reg_t RX_M; /*< Address offset = 0x38 */
    jesd_xip_204d_rx_ntotal_reg_t RX_NTOTAL; /*< Address offset = 0x3c */
    jesd_xip_204d_rx_s_reg_t RX_S; /*< Address offset = 0x40 */
    jesd_xip_204d_rx_hd_reg_t RX_HD; /*< Address offset = 0x44 */
    jesd_xip_204d_rx_scr_reg_t RX_SCR; /*< Address offset = 0x48 */
    const uint8_t        reservedArea2 [4];   /*< Address offset = 0x4c */
    jesd_xip_204d_rx_enmodule_reg_t RX_ENMODULE; /*< Address offset = 0x50 */
    const uint8_t        reservedArea3 [208]; /*< Address offset = 0x54 */
    jesd_xip_204d_rx_core_intr_mask_reg_t RX_CORE_INTR_MASK; /*< Address offset = 0x124 */
    jesd_xip_204d_rx_core_intr_stat_reg_t RX_CORE_INTR_STAT; /*< Address offset = 0x128 */
    const uint8_t        reservedArea4 [16];  /*< Address offset = 0x12c */
    jesd_xip_204d_rx_clk_ratio_reg_t RX_CLK_RATIO; /*< Address offset = 0x13c */
    const uint8_t        reservedArea5 [388]; /*< Address offset = 0x140 */
    jesd_xip_204d_rx_fec_reg_t RX_FEC; /*< Address offset = 0x2c4 */
    const uint8_t        reservedArea6 [12];  /*< Address offset = 0x2c8 */
    jesd_xip_204d_rx_a_reg_t RX_A; /*< Address offset = 0x2d4 */
    jesd_xip_204d_rx_bit_order_reg_t RX_BIT_ORDER; /*< Address offset = 0x2d8 */
    jesd_xip_204d_rx_tl_test_mode_reg_t RX_TL_TEST_MODE; /*< Address offset = 0x2dc */
    jesd_xip_204d_rx_buff_delay_reg_t RX_BUFF_DELAY; /*< Address offset = 0x2e0 */
    jesd_xip_204d_rx_sysref_cfg_reg_t RX_SYSREF_CFG; /*< Address offset = 0x2e4 */
    const uint8_t        reservedArea7 [4];   /*< Address offset = 0x2e8 */
    jesd_xip_204d_rx_shb_lock_stat_reg_t RX_SHB_LOCK_STAT; /*< Address offset = 0x2ec */
    jesd_xip_204d_rx_shb_lock_loss_stat_reg_t RX_SHB_LOCK_LOSS_STAT; /*< Address offset = 0x2f0 */
    jesd_xip_204d_rx_ab_lock_stat_reg_t RX_AB_LOCK_STAT; /*< Address offset = 0x2f4 */
    jesd_xip_204d_rx_ab_lock_loss_stat_reg_t RX_AB_LOCK_LOSS_STAT; /*< Address offset = 0x2f8 */
    const uint8_t        reservedArea8 [4];   /*< Address offset = 0x2fc */
    jesd_xip_204d_rx_err_rpt_lane_reg_t RX_ERR_RPT_LANE_REG[24]; /*< Address offset = 0x300 */
    jesd_xip_204d_rx_thresh_eoab_err_reg_t RX_THRESH_EOAB_ERR; /*< Address offset = 0x360 */
    jesd_xip_204d_rx_thresh_shb_err_reg_t RX_THRESH_SHB_ERR; /*< Address offset = 0x364 */
    jesd_xip_204d_rx_sonif_reg_t RX_SONIF; /*< Address offset = 0x368 */
    const uint8_t        reservedArea9 [8];   /*< Address offset = 0x36c */
    jesd_xip_204d_rx_sysref_cnter_stat_reg_t RX_SYSREF_CNTER_STAT; /*< Address offset = 0x374 */
    const uint8_t        reservedArea10 [96]; /*< Address offset = 0x378 */
    jesd_xip_204d_rx_lac_boundary_phase_reg_t RX_LAC_BOUNDARY_PHASE; /*< Address offset = 0x3d8 */
    jesd_xip_204d_rx_rbd_length_octets_reg_t RX_RBD_LENGTH_OCTETS; /*< Address offset = 0x3dc */
    const uint8_t        reservedArea11 [4];  /*< Address offset = 0x3e0 */
    jesd_xip_204d_rx_gen_sysref_reg_t RX_GEN_SYSREF; /*< Address offset = 0x3e4 */
    jesd_xip_204d_rx_gearbox_empty_stat_reg_t RX_GEARBOX_EMPTY_STAT; /*< Address offset = 0x3e8 */
    jesd_xip_204d_rx_gearbox_full_stat_reg_t RX_GEARBOX_FULL_STAT; /*< Address offset = 0x3ec */
    jesd_xip_204d_rx_txrx_fifo_wait_cnt_reg_t RX_TXRX_FIFO_WAIT_CNT; /*< Address offset = 0x3f0 */
    const uint8_t        reservedArea12 [8];  /*< Address offset = 0x3f4 */
    jesd_xip_204d_rx_slow_ln_delay_cnter_reg_t RX_SLOW_LN_DELAY_CNTER; /*< Address offset = 0x3fc */
    jesd_xip_204d_rx_dec_cw_rpt_lane_reg_t RX_DEC_CW_RPT_LANE_REG[24]; /*< Address offset = 0x400 */
    jesd_xip_204d_rx_cor_cw_rpt_lane_reg_t RX_COR_CW_RPT_LANE_REG[24]; /*< Address offset = 0x460 */
    jesd_xip_204d_rx_cor_sym_rpt_lane_reg_t RX_COR_SYM_RPT_LANE_REG[24]; /*< Address offset = 0x4c0 */
    jesd_xip_204d_rx_uncor_cw_rpt_lane_reg_t RX_UNCOR_CW_RPT_LANE_REG[24]; /*< Address offset = 0x520 */
    const uint8_t        reservedArea13 [128]; /*< Address offset = 0x580 */
    jesd_xip_204d_rx_alarm_ctrl_reg_t RX_ALARM_CTRL; /*< Address offset = 0x600 */
    jesd_xip_204d_rx_alarm_type_mask_reg_t RX_ALARM_TYPE_MASK; /*< Address offset = 0x604 */
    jesd_xip_204d_rx_alarm_lane_mask_reg_t RX_ALARM_LANE_MASK; /*< Address offset = 0x608 */
    jesd_xip_204d_rx_alarm_tshold_inv_sync_hdr_reg_t RX_ALARM_TSHOLD_INV_SYNC_HDR; /*< Address offset = 0x60c */
    jesd_xip_204d_rx_alarm_tshold_ab_err_reg_t RX_ALARM_TSHOLD_AB_ERR; /*< Address offset = 0x610 */
    jesd_xip_204d_rx_alarm_tshold_unc_fec_err_reg_t RX_ALARM_TSHOLD_UNC_FEC_ERR; /*< Address offset = 0x614 */
    const uint8_t        reservedArea14 [4];  /*< Address offset = 0x618 */
    jesd_xip_204d_rx_alarm_wnd_inv_sync_hdr_reg_t RX_ALARM_WND_INV_SYNC_HDR; /*< Address offset = 0x61c */
    jesd_xip_204d_rx_alarm_wnd_ab_err_reg_t RX_ALARM_WND_AB_ERR; /*< Address offset = 0x620 */
    jesd_xip_204d_rx_alarm_wnd_unc_fec_err_reg_t RX_ALARM_WND_UNC_FEC_ERR; /*< Address offset = 0x624 */
    const uint8_t        reservedArea15 [4];  /*< Address offset = 0x628 */
    jesd_xip_204d_rx_alarm_timer_reg_t RX_ALARM_TIMER; /*< Address offset = 0x62c */
    const uint8_t        reservedArea16 [16]; /*< Address offset = 0x630 */
    jesd_xip_204d_rx_test_pattern_lsb_reg_t RX_TEST_PATTERN_LSB; /*< Address offset = 0x640 */
    jesd_xip_204d_rx_test_pattern_msb_reg_t RX_TEST_PATTERN_MSB; /*< Address offset = 0x644 */
    jesd_xip_204d_rx_prbs_cfg_reg_t RX_PRBS_CFG; /*< Address offset = 0x648 */
    jesd_xip_204d_rx_prbs_err_cnt_reg_t RX_PRBS_ERR_CNT_REG[24]; /*< Address offset = 0x64c */
} jesd_xip_204d_rx_t;     // size: 0x00e0

// AddressSpace struct pointer
//
#define DLNK_JESD0_XIP_204D_RX  ((jesd_xip_204d_rx_t*) DLNK_JESD0_XIP_204D_RX_BASE)
#define DLNK_JESD1_XIP_204D_RX  ((jesd_xip_204d_rx_t*) DLNK_JESD1_XIP_204D_RX_BASE)
#define DLNK_JESD2_XIP_204D_RX  ((jesd_xip_204d_rx_t*) DLNK_JESD2_XIP_204D_RX_BASE)
#define DLNK_JESD3_XIP_204D_RX  ((jesd_xip_204d_rx_t*) DLNK_JESD3_XIP_204D_RX_BASE)

// ******************************************* /Address Space

#endif      // _JESD_XIP_204D_RX_H_

