Fitter report for project
Thu Dec 11 11:42:26 2025
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Interconnect Usage Summary
 26. Other Routing Usage Summary
 27. I/O Rules Summary
 28. I/O Rules Details
 29. I/O Rules Matrix
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Estimated Delay Added for Hold Timing Summary
 33. Estimated Delay Added for Hold Timing Details
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; Fitter Summary                                                                        ;
+-------------------------------------+-------------------------------------------------+
; Fitter Status                       ; Successful - Thu Dec 11 11:42:26 2025           ;
; Quartus II 64-Bit Version           ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                       ; project                                         ;
; Top-level Entity Name               ; top                                             ;
; Family                              ; Cyclone V                                       ;
; Device                              ; 5CEBA4F23C7                                     ;
; Timing Models                       ; Final                                           ;
; Logic utilization (in ALMs)         ; 4,348 / 18,480 ( 24 % )                         ;
; Total registers                     ; 8852                                            ;
; Total pins                          ; 67 / 224 ( 30 % )                               ;
; Total virtual pins                  ; 0                                               ;
; Total block memory bits             ; 18,432 / 3,153,920 ( < 1 % )                    ;
; Total DSP Blocks                    ; 0 / 66 ( 0 % )                                  ;
; Total HSSI RX PCSs                  ; 0                                               ;
; Total HSSI PMA RX Deserializers     ; 0                                               ;
; Total HSSI PMA RX ATT Deserializers ; 0                                               ;
; Total HSSI TX PCSs                  ; 0                                               ;
; Total HSSI PMA TX Serializers       ; 0                                               ;
; Total HSSI PMA TX ATT Serializers   ; 0                                               ;
; Total PLLs                          ; 0 / 4 ( 0 % )                                   ;
; Total DLLs                          ; 0 / 4 ( 0 % )                                   ;
+-------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CEBA4F23C7                           ;                                       ;
; Fitter Effort                                                              ; Fast Fit                              ; Auto Fit                              ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------+
; I/O Assignment Warnings                  ;
+----------+-------------------------------+
; Pin Name ; Reason                        ;
+----------+-------------------------------+
; LEDR[0]  ; Incomplete set of assignments ;
; LEDR[1]  ; Incomplete set of assignments ;
; LEDR[2]  ; Incomplete set of assignments ;
; LEDR[3]  ; Incomplete set of assignments ;
; LEDR[4]  ; Incomplete set of assignments ;
; LEDR[5]  ; Incomplete set of assignments ;
; LEDR[6]  ; Incomplete set of assignments ;
; LEDR[7]  ; Incomplete set of assignments ;
; LEDR[8]  ; Incomplete set of assignments ;
; LEDR[9]  ; Incomplete set of assignments ;
; HEX5[0]  ; Incomplete set of assignments ;
; HEX5[1]  ; Incomplete set of assignments ;
; HEX5[2]  ; Incomplete set of assignments ;
; HEX5[3]  ; Incomplete set of assignments ;
; HEX5[4]  ; Incomplete set of assignments ;
; HEX5[5]  ; Incomplete set of assignments ;
; HEX5[6]  ; Incomplete set of assignments ;
; HEX4[0]  ; Incomplete set of assignments ;
; HEX4[1]  ; Incomplete set of assignments ;
; HEX4[2]  ; Incomplete set of assignments ;
; HEX4[3]  ; Incomplete set of assignments ;
; HEX4[4]  ; Incomplete set of assignments ;
; HEX4[5]  ; Incomplete set of assignments ;
; HEX4[6]  ; Incomplete set of assignments ;
; HEX3[0]  ; Incomplete set of assignments ;
; HEX3[1]  ; Incomplete set of assignments ;
; HEX3[2]  ; Incomplete set of assignments ;
; HEX3[3]  ; Incomplete set of assignments ;
; HEX3[4]  ; Incomplete set of assignments ;
; HEX3[5]  ; Incomplete set of assignments ;
; HEX3[6]  ; Incomplete set of assignments ;
; HEX2[0]  ; Incomplete set of assignments ;
; HEX2[1]  ; Incomplete set of assignments ;
; HEX2[2]  ; Incomplete set of assignments ;
; HEX2[3]  ; Incomplete set of assignments ;
; HEX2[4]  ; Incomplete set of assignments ;
; HEX2[5]  ; Incomplete set of assignments ;
; HEX2[6]  ; Incomplete set of assignments ;
; HEX1[0]  ; Incomplete set of assignments ;
; HEX1[1]  ; Incomplete set of assignments ;
; HEX1[2]  ; Incomplete set of assignments ;
; HEX1[3]  ; Incomplete set of assignments ;
; HEX1[4]  ; Incomplete set of assignments ;
; HEX1[5]  ; Incomplete set of assignments ;
; HEX1[6]  ; Incomplete set of assignments ;
; HEX0[0]  ; Incomplete set of assignments ;
; HEX0[1]  ; Incomplete set of assignments ;
; HEX0[2]  ; Incomplete set of assignments ;
; HEX0[3]  ; Incomplete set of assignments ;
; HEX0[4]  ; Incomplete set of assignments ;
; HEX0[5]  ; Incomplete set of assignments ;
; HEX0[6]  ; Incomplete set of assignments ;
; SW[0]    ; Incomplete set of assignments ;
; KEY[0]   ; Incomplete set of assignments ;
; CLOCK_50 ; Incomplete set of assignments ;
; KEY[1]   ; Incomplete set of assignments ;
; SW[1]    ; Incomplete set of assignments ;
; KEY[2]   ; Incomplete set of assignments ;
; SW[2]    ; Incomplete set of assignments ;
; KEY[3]   ; Incomplete set of assignments ;
; SW[3]    ; Incomplete set of assignments ;
; SW[4]    ; Incomplete set of assignments ;
; SW[5]    ; Incomplete set of assignments ;
; SW[6]    ; Incomplete set of assignments ;
; SW[7]    ; Incomplete set of assignments ;
; SW[8]    ; Incomplete set of assignments ;
; SW[9]    ; Incomplete set of assignments ;
+----------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                    ;
+--------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+------------------------------------------+------------------+-----------------------+
; Node                           ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                         ; Destination Port ; Destination Port Name ;
+--------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+------------------------------------------+------------------+-----------------------+
; CLOCK_50~inputCLKENA0          ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                          ;                  ;                       ;
; KEY[0]~inputCLKENA0            ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                          ;                  ;                       ;
; counter[23]~CLKENA0            ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                          ;                  ;                       ;
; riscvpipeline:cpu|DE_rs1[4]    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvpipeline:cpu|DE_rs1[4]~DUPLICATE    ;                  ;                       ;
; riscvpipeline:cpu|DE_rs1[5]    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvpipeline:cpu|DE_rs1[5]~DUPLICATE    ;                  ;                       ;
; riscvpipeline:cpu|DE_rs1[6]    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvpipeline:cpu|DE_rs1[6]~DUPLICATE    ;                  ;                       ;
; riscvpipeline:cpu|EM_addr[6]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvpipeline:cpu|EM_addr[6]~DUPLICATE   ;                  ;                       ;
; riscvpipeline:cpu|EM_instr[0]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvpipeline:cpu|EM_instr[0]~DUPLICATE  ;                  ;                       ;
; riscvpipeline:cpu|EM_instr[1]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvpipeline:cpu|EM_instr[1]~DUPLICATE  ;                  ;                       ;
; riscvpipeline:cpu|EM_instr[2]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvpipeline:cpu|EM_instr[2]~DUPLICATE  ;                  ;                       ;
; riscvpipeline:cpu|EM_instr[3]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvpipeline:cpu|EM_instr[3]~DUPLICATE  ;                  ;                       ;
; riscvpipeline:cpu|EM_instr[7]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvpipeline:cpu|EM_instr[7]~DUPLICATE  ;                  ;                       ;
; riscvpipeline:cpu|MW_instr[11] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvpipeline:cpu|MW_instr[11]~DUPLICATE ;                  ;                       ;
; userInteractionCounter[0]      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; userInteractionCounter[0]~DUPLICATE      ;                  ;                       ;
+--------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                    ;
+----------+----------------+--------------+------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+------------+---------------+----------------+
; Location ;                ;              ; VGA_B[0]   ; PIN_B6        ; QSF Assignment ;
; Location ;                ;              ; VGA_B[1]   ; PIN_B7        ; QSF Assignment ;
; Location ;                ;              ; VGA_B[2]   ; PIN_A8        ; QSF Assignment ;
; Location ;                ;              ; VGA_B[3]   ; PIN_A7        ; QSF Assignment ;
; Location ;                ;              ; VGA_G[0]   ; PIN_L7        ; QSF Assignment ;
; Location ;                ;              ; VGA_G[1]   ; PIN_K7        ; QSF Assignment ;
; Location ;                ;              ; VGA_G[2]   ; PIN_J7        ; QSF Assignment ;
; Location ;                ;              ; VGA_G[3]   ; PIN_J8        ; QSF Assignment ;
; Location ;                ;              ; VGA_HS     ; PIN_H8        ; QSF Assignment ;
; Location ;                ;              ; VGA_R[0]   ; PIN_A9        ; QSF Assignment ;
; Location ;                ;              ; VGA_R[1]   ; PIN_B10       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[2]   ; PIN_C9        ; QSF Assignment ;
; Location ;                ;              ; VGA_R[3]   ; PIN_A5        ; QSF Assignment ;
; Location ;                ;              ; VGA_VS     ; PIN_G8        ; QSF Assignment ;
+----------+----------------+--------------+------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 13322 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 13322 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 13322   ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 0       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/844851/Downloads/projeto_final_aoc/labs/projeto_final/project.pin.


+------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                            ;
+-------------------------------------------------------------+--------------------+-------+
; Resource                                                    ; Usage              ; %     ;
+-------------------------------------------------------------+--------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 4,348 / 18,480     ; 24 %  ;
; ALMs needed [=A-B+C]                                        ; 4,348              ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 5,449 / 18,480     ; 29 %  ;
;         [a] ALMs used for LUT logic and registers           ; 1,340              ;       ;
;         [b] ALMs used for LUT logic                         ; 1,454              ;       ;
;         [c] ALMs used for registers                         ; 2,655              ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                  ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1,281 / 18,480     ; 7 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 180 / 18,480       ; < 1 % ;
;         [a] Due to location constrained logic               ; 2                  ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 110                ;       ;
;         [c] Due to LAB input limits                         ; 68                 ;       ;
;         [d] Due to virtual I/Os                             ; 0                  ;       ;
;                                                             ;                    ;       ;
; Difficulty packing design                                   ; Low                ;       ;
;                                                             ;                    ;       ;
; Total LABs:  partially or completely used                   ; 672 / 1,848        ; 36 %  ;
;     -- Logic LABs                                           ; 672                ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                  ;       ;
;                                                             ;                    ;       ;
; Combinational ALUT usage for logic                          ; 4,280              ;       ;
;     -- 7 input functions                                    ; 56                 ;       ;
;     -- 6 input functions                                    ; 3,010              ;       ;
;     -- 5 input functions                                    ; 279                ;       ;
;     -- 4 input functions                                    ; 133                ;       ;
;     -- <=3 input functions                                  ; 802                ;       ;
; Combinational ALUT usage for route-throughs                 ; 2,079              ;       ;
; Dedicated logic registers                                   ; 8,852              ;       ;
;     -- By type:                                             ;                    ;       ;
;         -- Primary logic registers                          ; 7,988 / 36,960     ; 22 %  ;
;         -- Secondary logic registers                        ; 864 / 36,960       ; 2 %   ;
;     -- By function:                                         ;                    ;       ;
;         -- Design implementation registers                  ; 8,841              ;       ;
;         -- Routing optimization registers                   ; 11                 ;       ;
;                                                             ;                    ;       ;
; Virtual pins                                                ; 0                  ;       ;
; I/O pins                                                    ; 67 / 224           ; 30 %  ;
;     -- Clock pins                                           ; 4 / 9              ; 44 %  ;
;     -- Dedicated input pins                                 ; 0 / 11             ; 0 %   ;
;                                                             ;                    ;       ;
; Global signals                                              ; 3                  ;       ;
; M10K blocks                                                 ; 4 / 308            ; 1 %   ;
; Total MLAB memory bits                                      ; 0                  ;       ;
; Total block memory bits                                     ; 18,432 / 3,153,920 ; < 1 % ;
; Total block memory implementation bits                      ; 40,960 / 3,153,920 ; 1 %   ;
; Total DSP Blocks                                            ; 0 / 66             ; 0 %   ;
; Fractional PLLs                                             ; 0 / 4              ; 0 %   ;
; Global clocks                                               ; 3 / 16             ; 19 %  ;
; Quadrant clocks                                             ; 0 / 88             ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 68             ; 0 %   ;
; SERDES Receivers                                            ; 0 / 68             ; 0 %   ;
; JTAGs                                                       ; 0 / 1              ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1              ; 0 %   ;
; CRC blocks                                                  ; 0 / 1              ; 0 %   ;
; Remote update blocks                                        ; 0 / 1              ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3              ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 14% / 14% / 15%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 53% / 53% / 52%    ;       ;
; Maximum fan-out                                             ; 8825               ;       ;
; Highest non-global fan-out                                  ; 901                ;       ;
; Total fan-out                                               ; 50562              ;       ;
; Average fan-out                                             ; 3.29               ;       ;
+-------------------------------------------------------------+--------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 4348 / 18480 ( 24 % ) ; 0 / 18480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 4348                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 5449 / 18480 ( 29 % ) ; 0 / 18480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 1340                  ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 1454                  ; 0                              ;
;         [c] ALMs used for registers                         ; 2655                  ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1281 / 18480 ( 7 % )  ; 0 / 18480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 180 / 18480 ( < 1 % ) ; 0 / 18480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 2                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 110                   ; 0                              ;
;         [c] Due to LAB input limits                         ; 68                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 672 / 1848 ( 36 % )   ; 0 / 1848 ( 0 % )               ;
;     -- Logic LABs                                           ; 672                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 4280                  ; 0                              ;
;     -- 7 input functions                                    ; 56                    ; 0                              ;
;     -- 6 input functions                                    ; 3010                  ; 0                              ;
;     -- 5 input functions                                    ; 279                   ; 0                              ;
;     -- 4 input functions                                    ; 133                   ; 0                              ;
;     -- <=3 input functions                                  ; 802                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 2079                  ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 7988 / 36960 ( 22 % ) ; 0 / 36960 ( 0 % )              ;
;         -- Secondary logic registers                        ; 864 / 36960 ( 2 % )   ; 0 / 36960 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 8841                  ; 0                              ;
;         -- Routing optimization registers                   ; 11                    ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 67                    ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 18432                 ; 0                              ;
; Total block memory implementation bits                      ; 40960                 ; 0                              ;
; M10K block                                                  ; 4 / 308 ( 1 % )       ; 0 / 308 ( 0 % )                ;
; Clock enable block                                          ; 3 / 104 ( 2 % )       ; 0 / 104 ( 0 % )                ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 0                     ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 50566                 ; 0                              ;
;     -- Registered Connections                               ; 23901                 ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 15                    ; 0                              ;
;     -- Output Ports                                         ; 52                    ; 0                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                 ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; CLOCK_50 ; M9    ; 3B       ; 22           ; 0            ; 0            ; 24                    ; 0                  ; yes    ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; KEY[0]   ; U7    ; 3A       ; 10           ; 0            ; 91           ; 149                   ; 0                  ; yes    ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; KEY[1]   ; W9    ; 3A       ; 11           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; KEY[2]   ; M7    ; 3A       ; 14           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; KEY[3]   ; M6    ; 3A       ; 14           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[0]    ; U13   ; 4A       ; 33           ; 0            ; 40           ; 25                    ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[1]    ; V13   ; 4A       ; 33           ; 0            ; 57           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[2]    ; T13   ; 4A       ; 34           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[3]    ; T12   ; 4A       ; 34           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[4]    ; AA15  ; 4A       ; 36           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[5]    ; AB15  ; 4A       ; 36           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[6]    ; AA14  ; 4A       ; 34           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[7]    ; AA13  ; 4A       ; 34           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[8]    ; AB13  ; 4A       ; 33           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[9]    ; AB12  ; 4A       ; 33           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; HEX0[0] ; U21   ; 4A       ; 52           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[1] ; V21   ; 4A       ; 51           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[2] ; W22   ; 4A       ; 48           ; 0            ; 74           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[3] ; W21   ; 4A       ; 50           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[4] ; Y22   ; 4A       ; 48           ; 0            ; 91           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[5] ; Y21   ; 4A       ; 50           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[6] ; AA22  ; 4A       ; 46           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[0] ; AA20  ; 4A       ; 44           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[1] ; AB20  ; 4A       ; 40           ; 0            ; 91           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[2] ; AA19  ; 4A       ; 44           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[3] ; AA18  ; 4A       ; 43           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[4] ; AB18  ; 4A       ; 38           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[5] ; AA17  ; 4A       ; 43           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[6] ; U22   ; 4A       ; 51           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[0] ; Y19   ; 4A       ; 48           ; 0            ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[1] ; AB17  ; 4A       ; 38           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[2] ; AA10  ; 3B       ; 22           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[3] ; Y14   ; 4A       ; 36           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[4] ; V14   ; 4A       ; 38           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[5] ; AB22  ; 4A       ; 46           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[6] ; AB21  ; 4A       ; 40           ; 0            ; 74           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[0] ; Y16   ; 4A       ; 40           ; 0            ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[1] ; W16   ; 4A       ; 46           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[2] ; Y17   ; 4A       ; 40           ; 0            ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[3] ; V16   ; 4A       ; 46           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[4] ; U17   ; 4A       ; 52           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[5] ; V18   ; 4A       ; 51           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[6] ; V19   ; 4A       ; 51           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[0] ; U20   ; 4A       ; 52           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[1] ; Y20   ; 4A       ; 48           ; 0            ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[2] ; V20   ; 4A       ; 44           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[3] ; U16   ; 4A       ; 52           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[4] ; U15   ; 4A       ; 43           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[5] ; Y15   ; 4A       ; 36           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[6] ; P9    ; 3B       ; 29           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[0] ; N9    ; 3B       ; 29           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[1] ; M8    ; 3B       ; 22           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[2] ; T14   ; 4A       ; 43           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[3] ; P14   ; 4A       ; 50           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[4] ; C1    ; 2A       ; 0            ; 21           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[5] ; C2    ; 2A       ; 0            ; 21           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[6] ; W19   ; 4A       ; 44           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[0] ; AA2   ; 2A       ; 0            ; 18           ; 77           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[1] ; AA1   ; 2A       ; 0            ; 18           ; 94           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[2] ; W2    ; 2A       ; 0            ; 18           ; 60           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[3] ; Y3    ; 2A       ; 0            ; 18           ; 43           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[4] ; N2    ; 2A       ; 0            ; 19           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[5] ; N1    ; 2A       ; 0            ; 19           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[6] ; U2    ; 2A       ; 0            ; 19           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[7] ; U1    ; 2A       ; 0            ; 19           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[8] ; L2    ; 2A       ; 0            ; 20           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[9] ; L1    ; 2A       ; 0            ; 20           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; 2A       ; 12 / 16 ( 75 % ) ; 2.5V          ; --           ; 2.5V          ;
; 3A       ; 4 / 16 ( 25 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 5 / 32 ( 16 % )  ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 46 / 48 ( 96 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 288        ; 9A       ; ^MSEL2                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 290        ; 9A       ; ^nCONFIG                        ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 264        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 273        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 271        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 262        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 260        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 242        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 230        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 218        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 216        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 29         ; 2A       ; LEDR[1]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA2      ; 31         ; 2A       ; LEDR[0]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 53         ; 3A       ; ^AS_DATA2, DATA2                ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 79         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 82         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 89         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 87         ; 3B       ; HEX2[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 113        ; 4A       ; SW[7]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA14     ; 111        ; 4A       ; SW[6]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 116        ; 4A       ; SW[4]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ; 127        ; 4A       ; HEX1[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA18     ; 129        ; 4A       ; HEX1[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ; 130        ; 4A       ; HEX1[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA20     ; 132        ; 4A       ; HEX1[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA22     ; 137        ; 4A       ; HEX0[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 55         ; 3A       ; ^AS_DATA1, DATA1                ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 57         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 76         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB6      ; 74         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 81         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 84         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 98         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 108        ; 4A       ; SW[9]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 106        ; 4A       ; SW[8]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 114        ; 4A       ; SW[5]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 119        ; 4A       ; HEX2[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB18     ; 121        ; 4A       ; HEX1[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 122        ; 4A       ; HEX1[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB21     ; 124        ; 4A       ; HEX2[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB22     ; 135        ; 4A       ; HEX2[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 266        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 268        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 270        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 263        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 250        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 240        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 228        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 225        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 204        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C1       ; 16         ; 2A       ; HEX5[4]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; C2       ; 18         ; 2A       ; HEX5[5]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 292        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 272        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 278        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 265        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 248        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 241        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 223        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 206        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 22         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 274        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 276        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 277        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 247        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 239        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 207        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E1       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E2       ; 20         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 289        ; 9A       ; ^MSEL3                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 282        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 275        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 267        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 249        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 231        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 215        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 209        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 291        ; 9A       ; ^MSEL4                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 280        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 269        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 253        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 238        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 233        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 226        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 217        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 202        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G1       ; 17         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G2       ; 19         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 287        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 279        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 258        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 251        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 236        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 245        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 237        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 224        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 210        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 208        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 211        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 286        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 281        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 256        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 261        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 234        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 243        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 235        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 227        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 221        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 219        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 213        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J2       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 285        ; 9A       ; ^MSEL1                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 255        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 257        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 259        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 232        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 229        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 220        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 214        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 212        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 284        ; 9A       ; ^CONF_DONE                      ; bidir  ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 254        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 246        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 222        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 178        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 205        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 203        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 183        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 185        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ; 21         ; 2A       ; LEDR[9]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L2       ; 23         ; 2A       ; LEDR[8]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 283        ; 9A       ; ^MSEL0                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 252        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 244        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 180        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 184        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L19      ; 182        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 177        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 48         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 70         ; 3A       ; KEY[3]                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M7       ; 72         ; 3A       ; KEY[2]                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M8       ; 86         ; 3B       ; HEX5[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M9       ; 88         ; 3B       ; CLOCK_50                        ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 172        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 176        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 179        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M21      ; 181        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 175        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 24         ; 2A       ; LEDR[5]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N2       ; 26         ; 2A       ; LEDR[4]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 80         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N9       ; 104        ; 3B       ; HEX5[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 170        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 174        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N20      ; 171        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 173        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 50         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 73         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 78         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 102        ; 3B       ; HEX4[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 97         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 142        ; 4A       ; HEX5[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 167        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 169        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 168        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 166        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 164        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R2       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 49         ; 3A       ; ^nCSO, DATA4                    ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 71         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R9       ; 93         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 99         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ; 95         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 161        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 163        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 165        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 162        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 160        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 51         ; 3A       ; ^AS_DATA3, DATA3                ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T7       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 83         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ; 91         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T12      ; 110        ; 4A       ; SW[3]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T13      ; 112        ; 4A       ; SW[2]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T14      ; 126        ; 4A       ; HEX5[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T15      ; 159        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 157        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 155        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 154        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 156        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 158        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 25         ; 2A       ; LEDR[7]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U2       ; 27         ; 2A       ; LEDR[6]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 59         ; 3A       ; KEY[0]                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U8       ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 94         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 96         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ; 109        ; 4A       ; SW[0]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U15      ; 128        ; 4A       ; HEX4[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U16      ; 150        ; 4A       ; HEX4[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U17      ; 152        ; 4A       ; HEX3[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 153        ; 4A       ; HEX4[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U21      ; 151        ; 4A       ; HEX0[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U22      ; 146        ; 4A       ; HEX1[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 56         ; 3A       ; ^DCLK                           ; bidir  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ; 52         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 69         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 75         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 77         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 107        ; 4A       ; SW[1]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V14      ; 118        ; 4A       ; HEX2[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V15      ; 120        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ; 134        ; 4A       ; HEX3[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 149        ; 4A       ; HEX3[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ; 147        ; 4A       ; HEX3[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V20      ; 131        ; 4A       ; HEX4[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V21      ; 148        ; 4A       ; HEX0[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ; 2A       ; VREFB2AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 28         ; 2A       ; LEDR[2]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 54         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 65         ; 3A       ; KEY[1]                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W16      ; 136        ; 4A       ; HEX3[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 133        ; 4A       ; HEX5[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W21      ; 145        ; 4A       ; HEX0[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W22      ; 140        ; 4A       ; HEX0[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 30         ; 2A       ; LEDR[3]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y9       ; 92         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 90         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y14      ; 115        ; 4A       ; HEX2[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y15      ; 117        ; 4A       ; HEX4[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y16      ; 123        ; 4A       ; HEX3[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ; 125        ; 4A       ; HEX3[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 141        ; 4A       ; HEX2[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ; 139        ; 4A       ; HEX4[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y21      ; 143        ; 4A       ; HEX0[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y22      ; 138        ; 4A       ; HEX0[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                 ; Library Name ;
+-------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------------------+--------------+
; |top                                      ; 4348.0 (40.2)        ; 5447.5 (46.5)                    ; 1279.0 (6.3)                                      ; 179.5 (0.0)                      ; 0.0 (0.0)            ; 4280 (79)           ; 8852 (43)                 ; 0 (0)         ; 18432             ; 4     ; 0          ; 67   ; 0            ; |top                                                                                ; work         ;
;    |dec7seg:h0|                           ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|dec7seg:h0                                                                     ; work         ;
;    |dec7seg:h1|                           ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|dec7seg:h1                                                                     ; work         ;
;    |dec7seg:h2|                           ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|dec7seg:h2                                                                     ; work         ;
;    |dec7seg:h3|                           ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|dec7seg:h3                                                                     ; work         ;
;    |dec7seg:h4|                           ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|dec7seg:h4                                                                     ; work         ;
;    |dec7seg:h5|                           ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|dec7seg:h5                                                                     ; work         ;
;    |mem:ram|                              ; 3685.1 (3685.1)      ; 4739.9 (4739.9)                  ; 1196.1 (1196.1)                                   ; 141.3 (141.3)                    ; 0.0 (0.0)            ; 3314 (3314)         ; 8275 (8275)               ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |top|mem:ram                                                                        ; work         ;
;       |altsyncram:MEM_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |top|mem:ram|altsyncram:MEM_rtl_0                                                   ; work         ;
;          |altsyncram_fom1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |top|mem:ram|altsyncram:MEM_rtl_0|altsyncram_fom1:auto_generated                    ; work         ;
;    |riscvpipeline:cpu|                    ; 601.7 (601.7)        ; 640.0 (640.0)                    ; 76.6 (76.6)                                       ; 38.2 (38.2)                      ; 0.0 (0.0)            ; 845 (845)           ; 534 (534)                 ; 0 (0)         ; 2048              ; 2     ; 0          ; 0    ; 0            ; |top|riscvpipeline:cpu                                                              ; work         ;
;       |altsyncram:RegisterBank_rtl_0|     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top|riscvpipeline:cpu|altsyncram:RegisterBank_rtl_0                                ; work         ;
;          |altsyncram_u2n1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top|riscvpipeline:cpu|altsyncram:RegisterBank_rtl_0|altsyncram_u2n1:auto_generated ; work         ;
;       |altsyncram:RegisterBank_rtl_1|     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top|riscvpipeline:cpu|altsyncram:RegisterBank_rtl_1                                ; work         ;
;          |altsyncram_u2n1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top|riscvpipeline:cpu|altsyncram:RegisterBank_rtl_1|altsyncram_u2n1:auto_generated ; work         ;
+-------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                     ;
+----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name     ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; LEDR[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SW[0]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]   ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK_50 ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[1]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[2]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[3]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[4]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[5]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[6]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[7]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[8]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[9]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+--------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                 ;
+--------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                              ; Pad To Core Index ; Setting ;
+--------------------------------------------------+-------------------+---------+
; SW[0]                                            ;                   ;         ;
;      - valorHex2[4]~0                            ; 0                 ; 0       ;
;      - valorHex2[5]~1                            ; 0                 ; 0       ;
;      - valorHex2[6]~2                            ; 0                 ; 0       ;
;      - valorHex2[7]~3                            ; 0                 ; 0       ;
;      - valorHex2[0]~4                            ; 0                 ; 0       ;
;      - valorHex2[1]~5                            ; 0                 ; 0       ;
;      - valorHex2[2]~6                            ; 0                 ; 0       ;
;      - valorHex2[3]~7                            ; 0                 ; 0       ;
;      - valorHex1[4]~0                            ; 0                 ; 0       ;
;      - valorHex1[5]~1                            ; 0                 ; 0       ;
;      - valorHex1[6]~2                            ; 0                 ; 0       ;
;      - valorHex1[7]~3                            ; 0                 ; 0       ;
;      - valorHex1[0]~4                            ; 0                 ; 0       ;
;      - valorHex1[1]~5                            ; 0                 ; 0       ;
;      - valorHex1[2]~6                            ; 0                 ; 0       ;
;      - valorHex1[3]~7                            ; 0                 ; 0       ;
;      - valorHex0[4]~0                            ; 0                 ; 0       ;
;      - valorHex0[5]~1                            ; 0                 ; 0       ;
;      - valorHex0[6]~2                            ; 0                 ; 0       ;
;      - valorHex0[7]~3                            ; 0                 ; 0       ;
;      - valorHex0[0]~4                            ; 0                 ; 0       ;
;      - valorHex0[1]~5                            ; 0                 ; 0       ;
;      - valorHex0[2]~6                            ; 0                 ; 0       ;
;      - valorHex0[3]~7                            ; 0                 ; 0       ;
;      - readdata[0]~0                             ; 0                 ; 0       ;
; KEY[0]                                           ;                   ;         ;
;      - riscvpipeline:cpu|cpuCycleCounter[3]      ; 0                 ; 0       ;
;      - riscvpipeline:cpu|cpuCycleCounter[4]      ; 0                 ; 0       ;
;      - riscvpipeline:cpu|cpuCycleCounter[7]      ; 0                 ; 0       ;
;      - riscvpipeline:cpu|cpuCycleCounter[5]      ; 0                 ; 0       ;
;      - riscvpipeline:cpu|cpuCycleCounter[0]      ; 0                 ; 0       ;
;      - riscvpipeline:cpu|cpuCycleCounter[6]      ; 0                 ; 0       ;
;      - riscvpipeline:cpu|cpuCycleCounter[1]      ; 0                 ; 0       ;
;      - riscvpipeline:cpu|cpuCycleCounter[2]      ; 0                 ; 0       ;
;      - riscvpipeline:cpu|memAccessCounter[5]     ; 1                 ; 0       ;
;      - riscvpipeline:cpu|memAccessCounter[4]     ; 1                 ; 0       ;
;      - riscvpipeline:cpu|memAccessCounter[3]     ; 1                 ; 0       ;
;      - riscvpipeline:cpu|memAccessCounter[2]     ; 1                 ; 0       ;
;      - riscvpipeline:cpu|memAccessCounter[1]     ; 1                 ; 0       ;
;      - riscvpipeline:cpu|memAccessCounter[0]     ; 1                 ; 0       ;
;      - riscvpipeline:cpu|memAccessCounter[7]     ; 1                 ; 0       ;
;      - riscvpipeline:cpu|memAccessCounter[6]     ; 1                 ; 0       ;
;      - riscvpipeline:cpu|jumpCounter[7]          ; 0                 ; 0       ;
;      - riscvpipeline:cpu|jumpCounter[1]          ; 0                 ; 0       ;
;      - riscvpipeline:cpu|jumpCounter[6]          ; 0                 ; 0       ;
;      - riscvpipeline:cpu|jumpCounter[5]          ; 0                 ; 0       ;
;      - riscvpipeline:cpu|jumpCounter[0]          ; 0                 ; 0       ;
;      - riscvpipeline:cpu|jumpCounter[4]          ; 0                 ; 0       ;
;      - riscvpipeline:cpu|jumpCounter[3]          ; 0                 ; 0       ;
;      - riscvpipeline:cpu|jumpCounter[2]          ; 0                 ; 0       ;
;      - riscvpipeline:cpu|FD_instr[10]            ; 1                 ; 0       ;
;      - riscvpipeline:cpu|FD_instr[11]            ; 1                 ; 0       ;
;      - riscvpipeline:cpu|FD_PC[14]               ; 1                 ; 0       ;
;      - riscvpipeline:cpu|FD_PC[15]               ; 0                 ; 0       ;
;      - riscvpipeline:cpu|FD_PC[16]               ; 0                 ; 0       ;
;      - riscvpipeline:cpu|FD_PC[17]               ; 0                 ; 0       ;
;      - riscvpipeline:cpu|FD_PC[18]               ; 1                 ; 0       ;
;      - riscvpipeline:cpu|FD_PC[19]               ; 1                 ; 0       ;
;      - riscvpipeline:cpu|FD_PC[20]               ; 1                 ; 0       ;
;      - riscvpipeline:cpu|FD_PC[21]               ; 1                 ; 0       ;
;      - riscvpipeline:cpu|FD_PC[22]               ; 1                 ; 0       ;
;      - riscvpipeline:cpu|FD_instr[31]            ; 1                 ; 0       ;
;      - riscvpipeline:cpu|FD_instr[14]            ; 0                 ; 0       ;
;      - riscvpipeline:cpu|FD_instr[13]            ; 1                 ; 0       ;
;      - riscvpipeline:cpu|FD_instr[12]            ; 1                 ; 0       ;
;      - riscvpipeline:cpu|FD_PC[0]                ; 0                 ; 0       ;
;      - riscvpipeline:cpu|FD_PC[1]                ; 1                 ; 0       ;
;      - riscvpipeline:cpu|FD_PC[2]                ; 0                 ; 0       ;
;      - riscvpipeline:cpu|FD_PC[31]               ; 1                 ; 0       ;
;      - riscvpipeline:cpu|FD_PC[30]               ; 1                 ; 0       ;
;      - riscvpipeline:cpu|FD_PC[29]               ; 1                 ; 0       ;
;      - riscvpipeline:cpu|FD_PC[28]               ; 1                 ; 0       ;
;      - riscvpipeline:cpu|FD_PC[27]               ; 1                 ; 0       ;
;      - riscvpipeline:cpu|FD_PC[26]               ; 1                 ; 0       ;
;      - riscvpipeline:cpu|FD_PC[23]               ; 1                 ; 0       ;
;      - riscvpipeline:cpu|FD_PC[8]                ; 1                 ; 0       ;
;      - riscvpipeline:cpu|FD_PC[24]               ; 1                 ; 0       ;
;      - riscvpipeline:cpu|FD_instr[2]             ; 1                 ; 0       ;
;      - riscvpipeline:cpu|FD_instr[3]             ; 1                 ; 0       ;
;      - riscvpipeline:cpu|FD_instr[6]             ; 0                 ; 0       ;
;      - riscvpipeline:cpu|FD_instr[9]             ; 0                 ; 0       ;
;      - riscvpipeline:cpu|FD_PC[25]               ; 1                 ; 0       ;
;      - riscvpipeline:cpu|FD_instr[25]            ; 0                 ; 0       ;
;      - riscvpipeline:cpu|FD_instr[26]            ; 1                 ; 0       ;
;      - riscvpipeline:cpu|FD_instr[27]            ; 1                 ; 0       ;
;      - riscvpipeline:cpu|FD_instr[28]            ; 1                 ; 0       ;
;      - riscvpipeline:cpu|FD_instr[29]            ; 0                 ; 0       ;
;      - riscvpipeline:cpu|FD_instr[30]            ; 1                 ; 0       ;
;      - riscvpipeline:cpu|FD_instr[7]             ; 1                 ; 0       ;
;      - riscvpipeline:cpu|FD_instr[8]             ; 1                 ; 0       ;
;      - riscvpipeline:cpu|FD_PC[3]                ; 0                 ; 0       ;
;      - riscvpipeline:cpu|FD_PC[4]                ; 0                 ; 0       ;
;      - riscvpipeline:cpu|FD_PC[5]                ; 1                 ; 0       ;
;      - riscvpipeline:cpu|FD_PC[6]                ; 0                 ; 0       ;
;      - riscvpipeline:cpu|FD_PC[7]                ; 0                 ; 0       ;
;      - riscvpipeline:cpu|FD_PC[9]                ; 1                 ; 0       ;
;      - riscvpipeline:cpu|FD_PC[10]               ; 1                 ; 0       ;
;      - riscvpipeline:cpu|FD_PC[11]               ; 1                 ; 0       ;
;      - riscvpipeline:cpu|FD_PC[12]               ; 1                 ; 0       ;
;      - riscvpipeline:cpu|FD_PC[13]               ; 0                 ; 0       ;
;      - riscvpipeline:cpu|instrNumberCounter[2]   ; 0                 ; 0       ;
;      - riscvpipeline:cpu|instrNumberCounter[3]   ; 0                 ; 0       ;
;      - riscvpipeline:cpu|instrNumberCounter[4]   ; 0                 ; 0       ;
;      - riscvpipeline:cpu|instrNumberCounter[5]   ; 0                 ; 0       ;
;      - riscvpipeline:cpu|instrNumberCounter[6]   ; 0                 ; 0       ;
;      - riscvpipeline:cpu|instrNumberCounter[7]   ; 0                 ; 0       ;
;      - riscvpipeline:cpu|instrNumberCounter[0]   ; 0                 ; 0       ;
;      - riscvpipeline:cpu|instrNumberCounter[1]   ; 0                 ; 0       ;
;      - riscvpipeline:cpu|F_PC[3]                 ; 0                 ; 0       ;
;      - riscvpipeline:cpu|F_PC[4]                 ; 0                 ; 0       ;
;      - riscvpipeline:cpu|F_PC[5]                 ; 0                 ; 0       ;
;      - riscvpipeline:cpu|F_PC[6]                 ; 1                 ; 0       ;
;      - riscvpipeline:cpu|F_PC[7]                 ; 0                 ; 0       ;
;      - riscvpipeline:cpu|F_PC[8]                 ; 0                 ; 0       ;
;      - riscvpipeline:cpu|F_PC[9]                 ; 0                 ; 0       ;
;      - riscvpipeline:cpu|F_PC[10]                ; 1                 ; 0       ;
;      - riscvpipeline:cpu|F_PC[11]                ; 0                 ; 0       ;
;      - riscvpipeline:cpu|F_PC[12]                ; 0                 ; 0       ;
;      - riscvpipeline:cpu|F_PC[13]                ; 0                 ; 0       ;
;      - riscvpipeline:cpu|F_PC[14]                ; 0                 ; 0       ;
;      - riscvpipeline:cpu|F_PC[15]                ; 0                 ; 0       ;
;      - riscvpipeline:cpu|F_PC[16]                ; 0                 ; 0       ;
;      - riscvpipeline:cpu|F_PC[17]                ; 0                 ; 0       ;
;      - riscvpipeline:cpu|F_PC[18]                ; 0                 ; 0       ;
;      - riscvpipeline:cpu|F_PC[21]                ; 0                 ; 0       ;
;      - riscvpipeline:cpu|F_PC[22]                ; 0                 ; 0       ;
;      - riscvpipeline:cpu|F_PC[23]                ; 1                 ; 0       ;
;      - riscvpipeline:cpu|F_PC[24]                ; 0                 ; 0       ;
;      - riscvpipeline:cpu|F_PC[25]                ; 0                 ; 0       ;
;      - riscvpipeline:cpu|F_PC[2]                 ; 1                 ; 0       ;
;      - riscvpipeline:cpu|F_PC[27]                ; 0                 ; 0       ;
;      - riscvpipeline:cpu|F_PC[31]                ; 1                 ; 0       ;
;      - riscvpipeline:cpu|F_PC[26]                ; 1                 ; 0       ;
;      - riscvpipeline:cpu|F_PC[20]                ; 1                 ; 0       ;
;      - riscvpipeline:cpu|F_PC[28]                ; 0                 ; 0       ;
;      - riscvpipeline:cpu|F_PC[29]                ; 1                 ; 0       ;
;      - riscvpipeline:cpu|F_PC[30]                ; 1                 ; 0       ;
;      - riscvpipeline:cpu|F_PC[19]                ; 0                 ; 0       ;
;      - riscvpipeline:cpu|FD_nop                  ; 0                 ; 0       ;
;      - riscvpipeline:cpu|F_PC[0]                 ; 0                 ; 0       ;
;      - riscvpipeline:cpu|F_PC[1]                 ; 1                 ; 0       ;
;      - riscvpipeline:cpu|memAccessCounter[8]~0   ; 1                 ; 0       ;
;      - riscvpipeline:cpu|F_PC[3]~0               ; 1                 ; 0       ;
;      - riscvpipeline:cpu|instrNumberCounter[2]~2 ; 0                 ; 0       ;
;      - riscvpipeline:cpu|DE_instr~1              ; 1                 ; 0       ;
;      - riscvpipeline:cpu|DE_instr~2              ; 1                 ; 0       ;
;      - riscvpipeline:cpu|DE_instr~3              ; 1                 ; 0       ;
;      - riscvpipeline:cpu|DE_instr~4              ; 1                 ; 0       ;
;      - riscvpipeline:cpu|DE_instr~5              ; 1                 ; 0       ;
;      - readdata[0]~0                             ; 1                 ; 0       ;
;      - riscvpipeline:cpu|FD_instr[4]~0           ; 1                 ; 0       ;
;      - riscvpipeline:cpu|FD_instr~1              ; 1                 ; 0       ;
;      - riscvpipeline:cpu|FD_instr~2              ; 1                 ; 0       ;
;      - riscvpipeline:cpu|FD_instr~3              ; 1                 ; 0       ;
;      - riscvpipeline:cpu|FD_instr~4              ; 1                 ; 0       ;
;      - riscvpipeline:cpu|FD_instr~5              ; 0                 ; 0       ;
;      - riscvpipeline:cpu|FD_instr~6              ; 1                 ; 0       ;
;      - riscvpipeline:cpu|FD_instr~7              ; 1                 ; 0       ;
;      - riscvpipeline:cpu|FD_instr~8              ; 1                 ; 0       ;
;      - riscvpipeline:cpu|FD_instr~9              ; 1                 ; 0       ;
;      - riscvpipeline:cpu|FD_instr~10             ; 1                 ; 0       ;
;      - riscvpipeline:cpu|FD_instr~11             ; 1                 ; 0       ;
;      - riscvpipeline:cpu|FD_instr~12             ; 1                 ; 0       ;
;      - riscvpipeline:cpu|FD_instr~13             ; 1                 ; 0       ;
;      - riscvpipeline:cpu|FD_instr~14             ; 1                 ; 0       ;
;      - riscvpipeline:cpu|F_PC[3]~3               ; 1                 ; 0       ;
;      - KEY[0]~inputCLKENA0                       ; 0                 ; 0       ;
; CLOCK_50                                         ;                   ;         ;
;      - counter[23]                               ; 1                 ; 0       ;
; KEY[1]                                           ;                   ;         ;
;      - readdata[1]~2                             ; 1                 ; 0       ;
; SW[1]                                            ;                   ;         ;
;      - readdata[1]~2                             ; 1                 ; 0       ;
; KEY[2]                                           ;                   ;         ;
;      - readdata[2]~4                             ; 1                 ; 0       ;
; SW[2]                                            ;                   ;         ;
;      - readdata[2]~4                             ; 1                 ; 0       ;
; KEY[3]                                           ;                   ;         ;
;      - readdata[3]~6                             ; 1                 ; 0       ;
; SW[3]                                            ;                   ;         ;
;      - readdata[3]~6                             ; 0                 ; 0       ;
; SW[4]                                            ;                   ;         ;
;      - readdata[4]~9                             ; 0                 ; 0       ;
; SW[5]                                            ;                   ;         ;
;      - readdata[5]~11                            ; 1                 ; 0       ;
; SW[6]                                            ;                   ;         ;
;      - readdata[6]~13                            ; 1                 ; 0       ;
; SW[7]                                            ;                   ;         ;
;      - readdata[7]~15                            ; 0                 ; 0       ;
; SW[8]                                            ;                   ;         ;
;      - readdata[8]~17                            ; 1                 ; 0       ;
; SW[9]                                            ;                   ;         ;
;      - readdata[9]~19                            ; 0                 ; 0       ;
+--------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                        ;
+-------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                      ; Location             ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                  ; PIN_M9               ; 23      ; Clock                      ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; CLOCK_50                                  ; PIN_M9               ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; KEY[0]                                    ; PIN_U7               ; 9       ; Clock                      ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; KEY[0]                                    ; PIN_U7               ; 141     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; LEDR[0]~0                                 ; LABCELL_X20_Y19_N24  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; comb~0                                    ; LABCELL_X20_Y19_N36  ; 3       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; counter[23]                               ; FF_X25_Y1_N44        ; 8823    ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; mem:ram|MEM~18181                         ; LABCELL_X14_Y16_N0   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18183                         ; LABCELL_X14_Y16_N3   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18185                         ; LABCELL_X14_Y16_N30  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18187                         ; LABCELL_X16_Y22_N27  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18189                         ; LABCELL_X21_Y20_N51  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18191                         ; LABCELL_X21_Y20_N42  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18193                         ; LABCELL_X21_Y20_N0   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18195                         ; LABCELL_X14_Y24_N3   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18197                         ; LABCELL_X36_Y22_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18199                         ; LABCELL_X36_Y22_N0   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18201                         ; LABCELL_X26_Y21_N33  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18203                         ; MLABCELL_X13_Y20_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18205                         ; LABCELL_X29_Y19_N36  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18207                         ; LABCELL_X19_Y21_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18209                         ; LABCELL_X19_Y21_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18211                         ; LABCELL_X29_Y19_N3   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18213                         ; LABCELL_X19_Y21_N33  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18215                         ; LABCELL_X25_Y21_N15  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18217                         ; LABCELL_X25_Y21_N0   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18219                         ; LABCELL_X35_Y19_N30  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18221                         ; LABCELL_X26_Y21_N9   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18223                         ; LABCELL_X26_Y21_N48  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18225                         ; LABCELL_X25_Y21_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18227                         ; LABCELL_X26_Y21_N18  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18229                         ; MLABCELL_X23_Y21_N51 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18231                         ; MLABCELL_X23_Y21_N15 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18233                         ; LABCELL_X32_Y17_N21  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18235                         ; MLABCELL_X28_Y20_N54 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18237                         ; LABCELL_X12_Y19_N48  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18239                         ; MLABCELL_X28_Y20_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18241                         ; LABCELL_X31_Y18_N15  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18243                         ; LABCELL_X31_Y18_N33  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18245                         ; MLABCELL_X34_Y20_N27 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18247                         ; MLABCELL_X34_Y20_N3  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18249                         ; MLABCELL_X34_Y14_N15 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18251                         ; LABCELL_X32_Y21_N30  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18253                         ; LABCELL_X39_Y22_N30  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18255                         ; LABCELL_X32_Y21_N48  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18257                         ; LABCELL_X39_Y22_N15  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18259                         ; LABCELL_X32_Y22_N6   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18261                         ; MLABCELL_X34_Y21_N45 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18263                         ; LABCELL_X29_Y21_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18265                         ; LABCELL_X17_Y18_N30  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18267                         ; LABCELL_X17_Y18_N39  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18269                         ; LABCELL_X29_Y21_N36  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18271                         ; LABCELL_X32_Y22_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18273                         ; LABCELL_X32_Y22_N51  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18275                         ; LABCELL_X32_Y21_N39  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18277                         ; MLABCELL_X34_Y19_N36 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18279                         ; LABCELL_X35_Y21_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18281                         ; MLABCELL_X28_Y22_N48 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18283                         ; LABCELL_X29_Y21_N0   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18285                         ; MLABCELL_X28_Y22_N9  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18287                         ; MLABCELL_X13_Y19_N45 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18289                         ; MLABCELL_X13_Y19_N27 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18291                         ; MLABCELL_X28_Y22_N57 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18293                         ; MLABCELL_X13_Y19_N39 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18295                         ; LABCELL_X35_Y19_N3   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18297                         ; LABCELL_X32_Y17_N15  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18299                         ; MLABCELL_X28_Y20_N51 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18301                         ; MLABCELL_X34_Y19_N57 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18303                         ; MLABCELL_X34_Y23_N33 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18305                         ; MLABCELL_X23_Y21_N33 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18307                         ; MLABCELL_X34_Y20_N33 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18309                         ; LABCELL_X36_Y19_N45  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18310                         ; LABCELL_X21_Y20_N27  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18311                         ; LABCELL_X36_Y22_N45  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18312                         ; LABCELL_X29_Y19_N18  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18313                         ; LABCELL_X19_Y21_N3   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18314                         ; LABCELL_X26_Y21_N27  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18315                         ; MLABCELL_X23_Y21_N36 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18316                         ; LABCELL_X12_Y19_N3   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18317                         ; MLABCELL_X34_Y20_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18318                         ; MLABCELL_X34_Y20_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18319                         ; MLABCELL_X34_Y14_N21 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18320                         ; LABCELL_X32_Y21_N33  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18321                         ; MLABCELL_X34_Y19_N48 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18322                         ; MLABCELL_X28_Y22_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18323                         ; MLABCELL_X13_Y19_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18324                         ; MLABCELL_X34_Y19_N15 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18325                         ; LABCELL_X35_Y21_N39  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18326                         ; LABCELL_X21_Y20_N45  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18327                         ; LABCELL_X36_Y22_N27  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18328                         ; LABCELL_X19_Y21_N18  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18329                         ; LABCELL_X25_Y21_N33  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18330                         ; LABCELL_X26_Y21_N51  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18331                         ; LABCELL_X43_Y13_N6   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18332                         ; MLABCELL_X28_Y20_N21 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18333                         ; LABCELL_X39_Y22_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18334                         ; LABCELL_X32_Y21_N51  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18335                         ; LABCELL_X39_Y22_N45  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18336                         ; LABCELL_X32_Y22_N30  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18337                         ; LABCELL_X35_Y21_N15  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18338                         ; MLABCELL_X13_Y19_N48 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18339                         ; LABCELL_X35_Y19_N27  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18340                         ; MLABCELL_X34_Y23_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18341                         ; LABCELL_X39_Y24_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18342                         ; LABCELL_X21_Y20_N3   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18343                         ; LABCELL_X26_Y21_N36  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18344                         ; LABCELL_X19_Y21_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18345                         ; LABCELL_X25_Y21_N3   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18346                         ; LABCELL_X25_Y21_N27  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18347                         ; LABCELL_X32_Y17_N18  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18348                         ; LABCELL_X31_Y18_N39  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18349                         ; MLABCELL_X34_Y21_N21 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18350                         ; LABCELL_X29_Y21_N6   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18351                         ; LABCELL_X17_Y18_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18352                         ; LABCELL_X17_Y18_N36  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18353                         ; MLABCELL_X28_Y22_N51 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18354                         ; MLABCELL_X13_Y19_N54 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18355                         ; LABCELL_X32_Y17_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18356                         ; MLABCELL_X23_Y21_N3  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18357                         ; LABCELL_X16_Y22_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18358                         ; LABCELL_X35_Y19_N6   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18359                         ; LABCELL_X40_Y19_N9   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18360                         ; LABCELL_X29_Y21_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18361                         ; LABCELL_X14_Y24_N30  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18362                         ; LABCELL_X26_Y21_N21  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18363                         ; LABCELL_X32_Y22_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18364                         ; MLABCELL_X28_Y22_N15 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18365                         ; LABCELL_X36_Y22_N21  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18366                         ; MLABCELL_X28_Y20_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18367                         ; LABCELL_X32_Y22_N3   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18368                         ; MLABCELL_X28_Y20_N45 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18369                         ; LABCELL_X29_Y19_N57  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18370                         ; LABCELL_X31_Y18_N30  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18371                         ; LABCELL_X32_Y21_N9   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18372                         ; MLABCELL_X34_Y20_N51 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18374                         ; LABCELL_X36_Y19_N39  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18375                         ; LABCELL_X21_Y20_N30  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18376                         ; LABCELL_X36_Y22_N48  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18377                         ; LABCELL_X29_Y19_N39  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18378                         ; LABCELL_X19_Y21_N42  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18379                         ; LABCELL_X26_Y21_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18380                         ; MLABCELL_X23_Y21_N48 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18381                         ; LABCELL_X12_Y19_N42  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18382                         ; MLABCELL_X34_Y20_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18383                         ; MLABCELL_X34_Y22_N36 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18384                         ; MLABCELL_X34_Y14_N36 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18385                         ; LABCELL_X32_Y21_N18  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18386                         ; MLABCELL_X34_Y19_N51 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18387                         ; MLABCELL_X28_Y22_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18388                         ; LABCELL_X24_Y26_N33  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18389                         ; MLABCELL_X34_Y19_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18390                         ; LABCELL_X35_Y21_N21  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18391                         ; LABCELL_X21_Y20_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18392                         ; LABCELL_X36_Y22_N30  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18393                         ; LABCELL_X19_Y21_N57  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18394                         ; LABCELL_X25_Y21_N6   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18395                         ; LABCELL_X26_Y21_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18396                         ; MLABCELL_X23_Y21_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18397                         ; MLABCELL_X28_Y20_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18398                         ; LABCELL_X39_Y22_N27  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18399                         ; LABCELL_X32_Y21_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18400                         ; LABCELL_X39_Y22_N18  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18401                         ; LABCELL_X32_Y22_N33  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18402                         ; LABCELL_X35_Y21_N30  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18403                         ; MLABCELL_X13_Y19_N36 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18404                         ; LABCELL_X35_Y19_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18405                         ; MLABCELL_X34_Y23_N39 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18406                         ; LABCELL_X39_Y24_N45  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18407                         ; LABCELL_X21_Y20_N18  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18408                         ; LABCELL_X26_Y21_N39  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18409                         ; LABCELL_X19_Y21_N15  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18410                         ; LABCELL_X25_Y21_N36  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18411                         ; LABCELL_X25_Y21_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18412                         ; LABCELL_X32_Y17_N30  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18413                         ; LABCELL_X31_Y18_N0   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18414                         ; MLABCELL_X34_Y21_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18415                         ; LABCELL_X29_Y21_N27  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18416                         ; LABCELL_X17_Y18_N57  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18417                         ; LABCELL_X17_Y18_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18418                         ; MLABCELL_X28_Y22_N36 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18419                         ; MLABCELL_X13_Y19_N57 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18420                         ; LABCELL_X32_Y17_N36  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18421                         ; MLABCELL_X23_Y21_N42 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18422                         ; LABCELL_X16_Y22_N57  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18423                         ; LABCELL_X35_Y19_N33  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18424                         ; LABCELL_X29_Y21_N39  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18425                         ; LABCELL_X29_Y21_N3   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18426                         ; LABCELL_X14_Y24_N33  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18427                         ; LABCELL_X26_Y21_N42  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18428                         ; LABCELL_X32_Y22_N15  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18429                         ; MLABCELL_X28_Y22_N42 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18430                         ; LABCELL_X36_Y22_N39  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18431                         ; MLABCELL_X28_Y20_N27 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18432                         ; LABCELL_X32_Y22_N42  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18433                         ; MLABCELL_X28_Y20_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18434                         ; LABCELL_X29_Y19_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18435                         ; LABCELL_X31_Y18_N42  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18436                         ; LABCELL_X32_Y21_N42  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18437                         ; MLABCELL_X34_Y20_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18439                         ; LABCELL_X36_Y19_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18440                         ; LABCELL_X19_Y21_N45  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18441                         ; MLABCELL_X34_Y20_N15 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18442                         ; MLABCELL_X34_Y19_N39 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18443                         ; LABCELL_X35_Y21_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18444                         ; LABCELL_X25_Y21_N9   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18445                         ; LABCELL_X39_Y22_N33  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18446                         ; LABCELL_X35_Y21_N33  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18447                         ; LABCELL_X39_Y24_N27  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18448                         ; LABCELL_X25_Y21_N39  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18449                         ; MLABCELL_X34_Y21_N33 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18450                         ; MLABCELL_X28_Y22_N39 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18451                         ; LABCELL_X16_Y22_N33  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18452                         ; LABCELL_X35_Y19_N9   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18453                         ; LABCELL_X29_Y21_N57  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18454                         ; LABCELL_X29_Y21_N15  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18455                         ; LABCELL_X21_Y20_N33  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18456                         ; LABCELL_X26_Y21_N57  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18457                         ; LABCELL_X17_Y28_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18458                         ; MLABCELL_X28_Y22_N21 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18459                         ; LABCELL_X21_Y20_N15  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18460                         ; LABCELL_X26_Y21_N15  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18461                         ; LABCELL_X32_Y21_N15  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18462                         ; MLABCELL_X13_Y19_N51 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18463                         ; LABCELL_X21_Y20_N21  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18464                         ; LABCELL_X25_Y21_N57  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18465                         ; LABCELL_X29_Y21_N9   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18466                         ; MLABCELL_X13_Y19_N42 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18467                         ; LABCELL_X14_Y24_N21  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18468                         ; LABCELL_X26_Y21_N45  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18469                         ; LABCELL_X32_Y22_N27  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18470                         ; MLABCELL_X28_Y22_N45 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18471                         ; LABCELL_X36_Y22_N51  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18472                         ; MLABCELL_X23_Y21_N39 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18473                         ; MLABCELL_X34_Y14_N39 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18474                         ; MLABCELL_X13_Y19_N33 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18475                         ; LABCELL_X36_Y22_N33  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18476                         ; LABCELL_X17_Y21_N45  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18477                         ; LABCELL_X39_Y22_N21  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18478                         ; LABCELL_X35_Y19_N15  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18479                         ; LABCELL_X26_Y21_N30  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18480                         ; LABCELL_X32_Y17_N33  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18481                         ; LABCELL_X17_Y18_N33  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18482                         ; LABCELL_X32_Y17_N39  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18483                         ; LABCELL_X36_Y22_N42  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18484                         ; MLABCELL_X28_Y20_N57 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18485                         ; LABCELL_X32_Y22_N45  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18486                         ; MLABCELL_X28_Y20_N9  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18487                         ; LABCELL_X29_Y19_N21  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18488                         ; LABCELL_X19_Y21_N21  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18489                         ; LABCELL_X19_Y21_N27  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18490                         ; LABCELL_X29_Y19_N15  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18491                         ; LABCELL_X12_Y19_N45  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18492                         ; MLABCELL_X28_Y20_N15 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18493                         ; LABCELL_X31_Y18_N3   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18494                         ; LABCELL_X31_Y18_N45  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18495                         ; LABCELL_X32_Y21_N21  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18496                         ; LABCELL_X32_Y22_N9   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18497                         ; LABCELL_X17_Y18_N27  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18498                         ; LABCELL_X32_Y21_N45  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18499                         ; MLABCELL_X34_Y19_N33 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18500                         ; MLABCELL_X34_Y23_N9  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18501                         ; MLABCELL_X23_Y21_N45 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem:ram|MEM~18502                         ; MLABCELL_X34_Y20_N9  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscvpipeline:cpu|DE_instr~1              ; LABCELL_X19_Y14_N57  ; 28      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; riscvpipeline:cpu|DE_rs1[27]~1            ; LABCELL_X14_Y14_N12  ; 35      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; riscvpipeline:cpu|DE_rs2[1]~1             ; LABCELL_X10_Y15_N24  ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; riscvpipeline:cpu|EM_Eresult[18]~4        ; LABCELL_X16_Y12_N39  ; 20      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; riscvpipeline:cpu|EM_Eresult[5]~6         ; LABCELL_X16_Y12_N48  ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; riscvpipeline:cpu|EM_addr[9]              ; FF_X17_Y19_N5        ; 41      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; riscvpipeline:cpu|FD_instr[4]~0           ; LABCELL_X10_Y8_N9    ; 54      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscvpipeline:cpu|F_PC[3]~0               ; LABCELL_X19_Y14_N0   ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscvpipeline:cpu|F_PC[3]~3               ; LABCELL_X19_Y14_N54  ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscvpipeline:cpu|always1~0               ; LABCELL_X20_Y17_N30  ; 79      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; riscvpipeline:cpu|instrNumberCounter[2]~6 ; LABCELL_X10_Y1_N36   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscvpipeline:cpu|memAccessCounter[8]~0   ; LABCELL_X19_Y15_N6   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                 ;
+-------------+---------------+---------+----------------------+------------------+---------------------------+
; Name        ; Location      ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------+---------------+---------+----------------------+------------------+---------------------------+
; CLOCK_50    ; PIN_M9        ; 23      ; Global Clock         ; GCLK6            ; --                        ;
; KEY[0]      ; PIN_U7        ; 9       ; Global Clock         ; GCLK7            ; --                        ;
; counter[23] ; FF_X25_Y1_N44 ; 8823    ; Global Clock         ; GCLK4            ; --                        ;
+-------------+---------------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------+
; Non-Global High Fan-Out Signals                     ;
+-------------------------------------------+---------+
; Name                                      ; Fan-Out ;
+-------------------------------------------+---------+
; riscvpipeline:cpu|F_PC[7]                 ; 901     ;
; riscvpipeline:cpu|F_PC[6]                 ; 901     ;
; riscvpipeline:cpu|F_PC[5]                 ; 898     ;
; riscvpipeline:cpu|F_PC[4]                 ; 898     ;
; riscvpipeline:cpu|F_PC[3]                 ; 895     ;
; riscvpipeline:cpu|F_PC[2]                 ; 895     ;
; riscvpipeline:cpu|EM_rs2[9]               ; 259     ;
; riscvpipeline:cpu|EM_rs2[8]               ; 259     ;
; riscvpipeline:cpu|EM_rs2[7]               ; 259     ;
; riscvpipeline:cpu|EM_rs2[6]               ; 259     ;
; riscvpipeline:cpu|EM_rs2[5]               ; 259     ;
; riscvpipeline:cpu|EM_rs2[4]               ; 259     ;
; riscvpipeline:cpu|EM_rs2[3]               ; 259     ;
; riscvpipeline:cpu|EM_rs2[2]               ; 259     ;
; riscvpipeline:cpu|EM_rs2[1]               ; 259     ;
; riscvpipeline:cpu|EM_rs2[0]               ; 259     ;
; riscvpipeline:cpu|EM_rs2[11]              ; 258     ;
; riscvpipeline:cpu|EM_rs2[13]              ; 258     ;
; riscvpipeline:cpu|EM_rs2[14]              ; 258     ;
; riscvpipeline:cpu|EM_rs2[26]              ; 258     ;
; riscvpipeline:cpu|EM_rs2[10]              ; 258     ;
; riscvpipeline:cpu|EM_rs2[25]              ; 258     ;
; riscvpipeline:cpu|EM_rs2[27]              ; 258     ;
; riscvpipeline:cpu|EM_rs2[28]              ; 258     ;
; riscvpipeline:cpu|EM_rs2[29]              ; 258     ;
; riscvpipeline:cpu|EM_rs2[30]              ; 258     ;
; riscvpipeline:cpu|EM_rs2[12]              ; 258     ;
; riscvpipeline:cpu|EM_rs2[21]              ; 258     ;
; riscvpipeline:cpu|EM_rs2[20]              ; 258     ;
; riscvpipeline:cpu|EM_rs2[22]              ; 258     ;
; riscvpipeline:cpu|EM_rs2[24]              ; 258     ;
; riscvpipeline:cpu|EM_rs2[23]              ; 258     ;
; riscvpipeline:cpu|EM_rs2[19]              ; 258     ;
; riscvpipeline:cpu|EM_rs2[18]              ; 258     ;
; riscvpipeline:cpu|EM_rs2[16]              ; 258     ;
; riscvpipeline:cpu|EM_rs2[15]              ; 258     ;
; riscvpipeline:cpu|EM_rs2[17]              ; 258     ;
; riscvpipeline:cpu|EM_rs2[31]              ; 258     ;
; KEY[0]~input                              ; 140     ;
; riscvpipeline:cpu|DE_instr[31]            ; 98      ;
; riscvpipeline:cpu|always1~0               ; 79      ;
; riscvpipeline:cpu|EM_addr[5]              ; 77      ;
; riscvpipeline:cpu|EM_addr[4]              ; 77      ;
; riscvpipeline:cpu|Equal23~1               ; 68      ;
; riscvpipeline:cpu|EM_addr[2]              ; 68      ;
; riscvpipeline:cpu|EM_addr[7]              ; 67      ;
; riscvpipeline:cpu|EM_addr[3]              ; 67      ;
; riscvpipeline:cpu|EM_addr[6]~DUPLICATE    ; 65      ;
; riscvpipeline:cpu|Equal22~1               ; 65      ;
; mem:ram|MEM~18438                         ; 64      ;
; mem:ram|MEM~18373                         ; 64      ;
; mem:ram|MEM~18308                         ; 64      ;
; mem:ram|MEM~18180                         ; 64      ;
; riscvpipeline:cpu|FD_instr[4]~0           ; 54      ;
; riscvpipeline:cpu|DE_instr[12]            ; 50      ;
; riscvpipeline:cpu|comb~1                  ; 49      ;
; riscvpipeline:cpu|Equal27~0               ; 49      ;
; riscvpipeline:cpu|Equal25~0               ; 48      ;
; riscvpipeline:cpu|forwardA.01~2           ; 43      ;
; riscvpipeline:cpu|DE_instr[13]            ; 43      ;
; riscvpipeline:cpu|E_aluIn2[3]~5           ; 42      ;
; riscvpipeline:cpu|E_aluIn2[0]~2           ; 41      ;
; riscvpipeline:cpu|EM_addr[9]              ; 41      ;
; riscvpipeline:cpu|E_aluIn2[2]~4           ; 40      ;
; riscvpipeline:cpu|F_PC[9]                 ; 38      ;
; riscvpipeline:cpu|F_PC[10]                ; 38      ;
; riscvpipeline:cpu|E_aluIn2[4]~1           ; 36      ;
; riscvpipeline:cpu|DE_rs1[27]~1            ; 35      ;
; riscvpipeline:cpu|E_aluIn2[1]~3           ; 34      ;
; riscvpipeline:cpu|Equal31~0               ; 34      ;
; riscvpipeline:cpu|F_PC[8]                 ; 34      ;
; riscvpipeline:cpu|comb~14                 ; 33      ;
; riscvpipeline:cpu|MW_instr[5]             ; 33      ;
; riscvpipeline:cpu|MW_instr[6]             ; 33      ;
; mem:ram|MEM~18502                         ; 32      ;
; mem:ram|MEM~18501                         ; 32      ;
; mem:ram|MEM~18500                         ; 32      ;
; mem:ram|MEM~18499                         ; 32      ;
; mem:ram|MEM~18498                         ; 32      ;
; mem:ram|MEM~18497                         ; 32      ;
; mem:ram|MEM~18496                         ; 32      ;
; mem:ram|MEM~18495                         ; 32      ;
; mem:ram|MEM~18494                         ; 32      ;
; mem:ram|MEM~18493                         ; 32      ;
; mem:ram|MEM~18492                         ; 32      ;
; mem:ram|MEM~18491                         ; 32      ;
; mem:ram|MEM~18490                         ; 32      ;
; mem:ram|MEM~18489                         ; 32      ;
; mem:ram|MEM~18488                         ; 32      ;
; mem:ram|MEM~18487                         ; 32      ;
; mem:ram|MEM~18486                         ; 32      ;
; mem:ram|MEM~18485                         ; 32      ;
; mem:ram|MEM~18484                         ; 32      ;
; mem:ram|MEM~18483                         ; 32      ;
; mem:ram|MEM~18482                         ; 32      ;
; mem:ram|MEM~18481                         ; 32      ;
; mem:ram|MEM~18480                         ; 32      ;
; mem:ram|MEM~18479                         ; 32      ;
; mem:ram|MEM~18478                         ; 32      ;
; mem:ram|MEM~18477                         ; 32      ;
; mem:ram|MEM~18476                         ; 32      ;
; mem:ram|MEM~18475                         ; 32      ;
; mem:ram|MEM~18474                         ; 32      ;
; mem:ram|MEM~18473                         ; 32      ;
; mem:ram|MEM~18472                         ; 32      ;
; mem:ram|MEM~18471                         ; 32      ;
; mem:ram|MEM~18470                         ; 32      ;
; mem:ram|MEM~18469                         ; 32      ;
; mem:ram|MEM~18468                         ; 32      ;
; mem:ram|MEM~18467                         ; 32      ;
; mem:ram|MEM~18466                         ; 32      ;
; mem:ram|MEM~18465                         ; 32      ;
; mem:ram|MEM~18464                         ; 32      ;
; mem:ram|MEM~18463                         ; 32      ;
; mem:ram|MEM~18462                         ; 32      ;
; mem:ram|MEM~18461                         ; 32      ;
; mem:ram|MEM~18460                         ; 32      ;
; mem:ram|MEM~18459                         ; 32      ;
; mem:ram|MEM~18458                         ; 32      ;
; mem:ram|MEM~18457                         ; 32      ;
; mem:ram|MEM~18456                         ; 32      ;
; mem:ram|MEM~18455                         ; 32      ;
; mem:ram|MEM~18454                         ; 32      ;
; mem:ram|MEM~18453                         ; 32      ;
; mem:ram|MEM~18452                         ; 32      ;
; mem:ram|MEM~18451                         ; 32      ;
; mem:ram|MEM~18450                         ; 32      ;
; mem:ram|MEM~18449                         ; 32      ;
; mem:ram|MEM~18448                         ; 32      ;
; mem:ram|MEM~18447                         ; 32      ;
; mem:ram|MEM~18446                         ; 32      ;
; mem:ram|MEM~18445                         ; 32      ;
; mem:ram|MEM~18444                         ; 32      ;
; mem:ram|MEM~18443                         ; 32      ;
; mem:ram|MEM~18442                         ; 32      ;
; mem:ram|MEM~18441                         ; 32      ;
; mem:ram|MEM~18440                         ; 32      ;
; mem:ram|MEM~18439                         ; 32      ;
; mem:ram|MEM~18437                         ; 32      ;
; mem:ram|MEM~18436                         ; 32      ;
; mem:ram|MEM~18435                         ; 32      ;
; mem:ram|MEM~18434                         ; 32      ;
; mem:ram|MEM~18433                         ; 32      ;
; mem:ram|MEM~18432                         ; 32      ;
; mem:ram|MEM~18431                         ; 32      ;
; mem:ram|MEM~18430                         ; 32      ;
; mem:ram|MEM~18429                         ; 32      ;
; mem:ram|MEM~18428                         ; 32      ;
; mem:ram|MEM~18427                         ; 32      ;
; mem:ram|MEM~18426                         ; 32      ;
; mem:ram|MEM~18425                         ; 32      ;
; mem:ram|MEM~18424                         ; 32      ;
; mem:ram|MEM~18423                         ; 32      ;
; mem:ram|MEM~18422                         ; 32      ;
; mem:ram|MEM~18421                         ; 32      ;
; mem:ram|MEM~18420                         ; 32      ;
; mem:ram|MEM~18419                         ; 32      ;
; mem:ram|MEM~18418                         ; 32      ;
; mem:ram|MEM~18417                         ; 32      ;
; mem:ram|MEM~18416                         ; 32      ;
; mem:ram|MEM~18415                         ; 32      ;
; mem:ram|MEM~18414                         ; 32      ;
; mem:ram|MEM~18413                         ; 32      ;
; mem:ram|MEM~18412                         ; 32      ;
; mem:ram|MEM~18411                         ; 32      ;
; mem:ram|MEM~18410                         ; 32      ;
; mem:ram|MEM~18409                         ; 32      ;
; mem:ram|MEM~18408                         ; 32      ;
; mem:ram|MEM~18407                         ; 32      ;
; mem:ram|MEM~18406                         ; 32      ;
; mem:ram|MEM~18405                         ; 32      ;
; mem:ram|MEM~18404                         ; 32      ;
; mem:ram|MEM~18403                         ; 32      ;
; mem:ram|MEM~18402                         ; 32      ;
; mem:ram|MEM~18401                         ; 32      ;
; mem:ram|MEM~18400                         ; 32      ;
; mem:ram|MEM~18399                         ; 32      ;
; mem:ram|MEM~18398                         ; 32      ;
; mem:ram|MEM~18397                         ; 32      ;
; mem:ram|MEM~18396                         ; 32      ;
; mem:ram|MEM~18395                         ; 32      ;
; mem:ram|MEM~18394                         ; 32      ;
; mem:ram|MEM~18393                         ; 32      ;
; mem:ram|MEM~18392                         ; 32      ;
; mem:ram|MEM~18391                         ; 32      ;
; mem:ram|MEM~18390                         ; 32      ;
; mem:ram|MEM~18389                         ; 32      ;
; mem:ram|MEM~18388                         ; 32      ;
; mem:ram|MEM~18387                         ; 32      ;
; mem:ram|MEM~18386                         ; 32      ;
; mem:ram|MEM~18385                         ; 32      ;
; mem:ram|MEM~18384                         ; 32      ;
; mem:ram|MEM~18383                         ; 32      ;
; mem:ram|MEM~18382                         ; 32      ;
; mem:ram|MEM~18381                         ; 32      ;
; mem:ram|MEM~18380                         ; 32      ;
; mem:ram|MEM~18379                         ; 32      ;
; mem:ram|MEM~18378                         ; 32      ;
; mem:ram|MEM~18377                         ; 32      ;
; mem:ram|MEM~18376                         ; 32      ;
; mem:ram|MEM~18375                         ; 32      ;
; mem:ram|MEM~18374                         ; 32      ;
; mem:ram|MEM~18372                         ; 32      ;
; mem:ram|MEM~18371                         ; 32      ;
; mem:ram|MEM~18370                         ; 32      ;
; mem:ram|MEM~18369                         ; 32      ;
; mem:ram|MEM~18368                         ; 32      ;
; mem:ram|MEM~18367                         ; 32      ;
; mem:ram|MEM~18366                         ; 32      ;
; mem:ram|MEM~18365                         ; 32      ;
; mem:ram|MEM~18364                         ; 32      ;
; mem:ram|MEM~18363                         ; 32      ;
; mem:ram|MEM~18362                         ; 32      ;
; mem:ram|MEM~18361                         ; 32      ;
; mem:ram|MEM~18360                         ; 32      ;
; mem:ram|MEM~18359                         ; 32      ;
; mem:ram|MEM~18358                         ; 32      ;
; mem:ram|MEM~18357                         ; 32      ;
; mem:ram|MEM~18356                         ; 32      ;
; mem:ram|MEM~18355                         ; 32      ;
; mem:ram|MEM~18354                         ; 32      ;
; mem:ram|MEM~18353                         ; 32      ;
; mem:ram|MEM~18352                         ; 32      ;
; mem:ram|MEM~18351                         ; 32      ;
; mem:ram|MEM~18350                         ; 32      ;
; mem:ram|MEM~18349                         ; 32      ;
; mem:ram|MEM~18348                         ; 32      ;
; mem:ram|MEM~18347                         ; 32      ;
; mem:ram|MEM~18346                         ; 32      ;
; mem:ram|MEM~18345                         ; 32      ;
; mem:ram|MEM~18344                         ; 32      ;
; mem:ram|MEM~18343                         ; 32      ;
; mem:ram|MEM~18342                         ; 32      ;
; mem:ram|MEM~18341                         ; 32      ;
; mem:ram|MEM~18340                         ; 32      ;
; mem:ram|MEM~18339                         ; 32      ;
; mem:ram|MEM~18338                         ; 32      ;
; mem:ram|MEM~18337                         ; 32      ;
; mem:ram|MEM~18336                         ; 32      ;
; mem:ram|MEM~18335                         ; 32      ;
; mem:ram|MEM~18334                         ; 32      ;
; mem:ram|MEM~18333                         ; 32      ;
; mem:ram|MEM~18332                         ; 32      ;
; mem:ram|MEM~18331                         ; 32      ;
; mem:ram|MEM~18330                         ; 32      ;
; mem:ram|MEM~18329                         ; 32      ;
; mem:ram|MEM~18328                         ; 32      ;
; mem:ram|MEM~18327                         ; 32      ;
; mem:ram|MEM~18326                         ; 32      ;
; mem:ram|MEM~18325                         ; 32      ;
; mem:ram|MEM~18324                         ; 32      ;
; mem:ram|MEM~18323                         ; 32      ;
; mem:ram|MEM~18322                         ; 32      ;
; mem:ram|MEM~18321                         ; 32      ;
; mem:ram|MEM~18320                         ; 32      ;
; mem:ram|MEM~18319                         ; 32      ;
; mem:ram|MEM~18318                         ; 32      ;
; mem:ram|MEM~18317                         ; 32      ;
; mem:ram|MEM~18316                         ; 32      ;
; mem:ram|MEM~18315                         ; 32      ;
; mem:ram|MEM~18314                         ; 32      ;
; mem:ram|MEM~18313                         ; 32      ;
; mem:ram|MEM~18312                         ; 32      ;
; mem:ram|MEM~18311                         ; 32      ;
; mem:ram|MEM~18310                         ; 32      ;
; mem:ram|MEM~18309                         ; 32      ;
; mem:ram|MEM~18307                         ; 32      ;
; mem:ram|MEM~18305                         ; 32      ;
; mem:ram|MEM~18303                         ; 32      ;
; mem:ram|MEM~18301                         ; 32      ;
; mem:ram|MEM~18299                         ; 32      ;
; mem:ram|MEM~18297                         ; 32      ;
; mem:ram|MEM~18295                         ; 32      ;
; mem:ram|MEM~18293                         ; 32      ;
; mem:ram|MEM~18291                         ; 32      ;
; mem:ram|MEM~18289                         ; 32      ;
; mem:ram|MEM~18287                         ; 32      ;
; mem:ram|MEM~18285                         ; 32      ;
; mem:ram|MEM~18283                         ; 32      ;
; mem:ram|MEM~18281                         ; 32      ;
; mem:ram|MEM~18279                         ; 32      ;
; mem:ram|MEM~18277                         ; 32      ;
; mem:ram|MEM~18275                         ; 32      ;
; mem:ram|MEM~18273                         ; 32      ;
; mem:ram|MEM~18271                         ; 32      ;
; mem:ram|MEM~18269                         ; 32      ;
; mem:ram|MEM~18267                         ; 32      ;
; mem:ram|MEM~18265                         ; 32      ;
; mem:ram|MEM~18263                         ; 32      ;
; mem:ram|MEM~18261                         ; 32      ;
; mem:ram|MEM~18259                         ; 32      ;
; mem:ram|MEM~18257                         ; 32      ;
; mem:ram|MEM~18255                         ; 32      ;
; mem:ram|MEM~18253                         ; 32      ;
; mem:ram|MEM~18251                         ; 32      ;
; mem:ram|MEM~18249                         ; 32      ;
; mem:ram|MEM~18247                         ; 32      ;
; mem:ram|MEM~18245                         ; 32      ;
; mem:ram|MEM~18243                         ; 32      ;
; mem:ram|MEM~18241                         ; 32      ;
; mem:ram|MEM~18239                         ; 32      ;
; mem:ram|MEM~18237                         ; 32      ;
; mem:ram|MEM~18235                         ; 32      ;
; mem:ram|MEM~18233                         ; 32      ;
; mem:ram|MEM~18231                         ; 32      ;
; mem:ram|MEM~18229                         ; 32      ;
; mem:ram|MEM~18227                         ; 32      ;
; mem:ram|MEM~18225                         ; 32      ;
; mem:ram|MEM~18223                         ; 32      ;
; mem:ram|MEM~18221                         ; 32      ;
; mem:ram|MEM~18219                         ; 32      ;
; mem:ram|MEM~18217                         ; 32      ;
; mem:ram|MEM~18215                         ; 32      ;
; mem:ram|MEM~18213                         ; 32      ;
; mem:ram|MEM~18211                         ; 32      ;
; mem:ram|MEM~18209                         ; 32      ;
; mem:ram|MEM~18207                         ; 32      ;
; mem:ram|MEM~18205                         ; 32      ;
; mem:ram|MEM~18203                         ; 32      ;
; mem:ram|MEM~18201                         ; 32      ;
; mem:ram|MEM~18199                         ; 32      ;
; mem:ram|MEM~18197                         ; 32      ;
; mem:ram|MEM~18195                         ; 32      ;
; mem:ram|MEM~18193                         ; 32      ;
; mem:ram|MEM~18191                         ; 32      ;
; mem:ram|MEM~18189                         ; 32      ;
; mem:ram|MEM~18187                         ; 32      ;
; mem:ram|MEM~18185                         ; 32      ;
; mem:ram|MEM~18183                         ; 32      ;
; mem:ram|MEM~18181                         ; 32      ;
; riscvpipeline:cpu|RegisterBank~5          ; 32      ;
; riscvpipeline:cpu|always1~6               ; 32      ;
; riscvpipeline:cpu|DE_rs2[1]~1             ; 32      ;
; riscvpipeline:cpu|RegisterBank~2          ; 32      ;
; riscvpipeline:cpu|always1~3               ; 32      ;
; mem:ram|MEM~16388                         ; 32      ;
; riscvpipeline:cpu|EM_Eresult[5]~1         ; 32      ;
; riscvpipeline:cpu|always2~0               ; 32      ;
; riscvpipeline:cpu|always3~2               ; 32      ;
; riscvpipeline:cpu|EM_Eresult[5]~0         ; 31      ;
; riscvpipeline:cpu|F_PC[3]~3               ; 30      ;
; riscvpipeline:cpu|F_PC[3]~1               ; 30      ;
; riscvpipeline:cpu|forwardB.01~2           ; 30      ;
; riscvpipeline:cpu|DE_instr~1              ; 28      ;
; SW[0]~input                               ; 25      ;
; riscvpipeline:cpu|DE_instr[21]            ; 24      ;
; riscvpipeline:cpu|Equal18~2               ; 22      ;
; riscvpipeline:cpu|EM_writesRd~1           ; 22      ;
; riscvpipeline:cpu|EM_Eresult[18]~4        ; 20      ;
; riscvpipeline:cpu|EM_Eresult[18]~3        ; 20      ;
; riscvpipeline:cpu|EM_Eresult[18]~2        ; 20      ;
; riscvpipeline:cpu|E_aluIn2_fwd[1]~2       ; 18      ;
; riscvpipeline:cpu|DE_instr[2]             ; 17      ;
; riscvpipeline:cpu|stall                   ; 14      ;
; riscvpipeline:cpu|DE_instr[14]            ; 13      ;
; riscvpipeline:cpu|DE_instr[30]            ; 12      ;
; riscvpipeline:cpu|DE_instr[20]            ; 12      ;
; riscvpipeline:cpu|DE_instr[5]             ; 11      ;
; riscvpipeline:cpu|DE_instr[23]            ; 11      ;
; riscvpipeline:cpu|DE_instr[22]            ; 11      ;
; riscvpipeline:cpu|EM_Eresult[5]~6         ; 10      ;
; riscvpipeline:cpu|Equal29~1               ; 10      ;
; riscvpipeline:cpu|ShiftRight0~0           ; 10      ;
; riscvpipeline:cpu|F_PC[3]~0               ; 10      ;
; riscvpipeline:cpu|Equal29~0               ; 10      ;
; riscvpipeline:cpu|Equal23~0               ; 10      ;
; LEDR[0]~0                                 ; 10      ;
; riscvpipeline:cpu|DE_instr[25]            ; 10      ;
; riscvpipeline:cpu|DE_instr[27]            ; 10      ;
; riscvpipeline:cpu|DE_instr[26]            ; 10      ;
; riscvpipeline:cpu|DE_instr[28]            ; 10      ;
; riscvpipeline:cpu|DE_instr[29]            ; 10      ;
; riscvpipeline:cpu|DE_instr[24]            ; 10      ;
; riscvpipeline:cpu|writeBackData[10]~21    ; 9       ;
; riscvpipeline:cpu|writeBackData[9]~10     ; 9       ;
; riscvpipeline:cpu|writeBackData[8]~9      ; 9       ;
; riscvpipeline:cpu|writeBackData[7]~8      ; 9       ;
; riscvpipeline:cpu|writeBackData[6]~7      ; 9       ;
; riscvpipeline:cpu|writeBackData[5]~6      ; 9       ;
; riscvpipeline:cpu|writeBackData[4]~5      ; 9       ;
; riscvpipeline:cpu|writeBackData[3]~4      ; 9       ;
; riscvpipeline:cpu|writeBackData[2]~3      ; 9       ;
; riscvpipeline:cpu|writeBackData[1]~2      ; 9       ;
; riscvpipeline:cpu|Equal30~0               ; 9       ;
; riscvpipeline:cpu|writeBackData[0]~1      ; 9       ;
; riscvpipeline:cpu|comb~3                  ; 9       ;
; riscvpipeline:cpu|E_aluIn1_fwd[31]~0      ; 9       ;
; riscvpipeline:cpu|MW_instr[10]            ; 9       ;
; riscvpipeline:cpu|MW_instr[9]             ; 9       ;
; riscvpipeline:cpu|MW_instr[8]             ; 9       ;
; riscvpipeline:cpu|MW_instr[7]             ; 9       ;
; riscvpipeline:cpu|EM_instr[4]             ; 9       ;
; riscvpipeline:cpu|writeBackData[11]~31    ; 8       ;
; riscvpipeline:cpu|writeBackData[12]~30    ; 8       ;
; riscvpipeline:cpu|writeBackData[13]~29    ; 8       ;
; riscvpipeline:cpu|writeBackData[14]~28    ; 8       ;
; riscvpipeline:cpu|writeBackData[16]~27    ; 8       ;
; riscvpipeline:cpu|writeBackData[21]~26    ; 8       ;
; riscvpipeline:cpu|writeBackData[22]~25    ; 8       ;
; riscvpipeline:cpu|writeBackData[23]~24    ; 8       ;
; riscvpipeline:cpu|writeBackData[24]~23    ; 8       ;
; riscvpipeline:cpu|writeBackData[26]~22    ; 8       ;
; riscvpipeline:cpu|writeBackData[15]~20    ; 8       ;
; riscvpipeline:cpu|writeBackData[17]~19    ; 8       ;
; riscvpipeline:cpu|writeBackData[18]~18    ; 8       ;
; riscvpipeline:cpu|writeBackData[19]~17    ; 8       ;
; riscvpipeline:cpu|writeBackData[20]~16    ; 8       ;
; riscvpipeline:cpu|writeBackData[25]~15    ; 8       ;
; riscvpipeline:cpu|writeBackData[27]~14    ; 8       ;
; riscvpipeline:cpu|writeBackData[28]~13    ; 8       ;
; riscvpipeline:cpu|writeBackData[29]~12    ; 8       ;
; riscvpipeline:cpu|writeBackData[30]~11    ; 8       ;
; riscvpipeline:cpu|instrNumberCounter[2]~6 ; 8       ;
; riscvpipeline:cpu|writeBackData[31]~0     ; 8       ;
; riscvpipeline:cpu|memAccessCounter[8]~0   ; 8       ;
; riscvpipeline:cpu|EM_addr[10]             ; 7       ;
; riscvpipeline:cpu|EM_addr[8]              ; 7       ;
; riscvpipeline:cpu|E_aluIn1_fwd[1]~31      ; 7       ;
; riscvpipeline:cpu|E_aluIn1_fwd[2]~29      ; 7       ;
; riscvpipeline:cpu|E_aluIn1_fwd[3]~28      ; 7       ;
; riscvpipeline:cpu|E_aluIn1_fwd[5]~26      ; 7       ;
; riscvpipeline:cpu|E_aluIn1_fwd[11]~25     ; 7       ;
; riscvpipeline:cpu|E_aluIn1_fwd[14]~22     ; 7       ;
; riscvpipeline:cpu|E_aluIn1_fwd[16]~21     ; 7       ;
; riscvpipeline:cpu|E_aluIn1_fwd[21]~20     ; 7       ;
; riscvpipeline:cpu|E_aluIn1_fwd[22]~19     ; 7       ;
; riscvpipeline:cpu|E_aluIn1_fwd[23]~18     ; 7       ;
; riscvpipeline:cpu|E_aluIn1_fwd[24]~17     ; 7       ;
; riscvpipeline:cpu|E_aluIn1_fwd[26]~16     ; 7       ;
; riscvpipeline:cpu|E_aluIn1_fwd[7]~15      ; 7       ;
; riscvpipeline:cpu|E_aluIn1_fwd[6]~14      ; 7       ;
; riscvpipeline:cpu|E_aluIn1_fwd[8]~13      ; 7       ;
; riscvpipeline:cpu|E_aluIn1_fwd[9]~12      ; 7       ;
; riscvpipeline:cpu|E_aluIn1_fwd[10]~11     ; 7       ;
; riscvpipeline:cpu|E_aluIn1_fwd[15]~10     ; 7       ;
; riscvpipeline:cpu|E_aluIn1_fwd[17]~9      ; 7       ;
; riscvpipeline:cpu|E_aluIn1_fwd[20]~6      ; 7       ;
; riscvpipeline:cpu|E_aluIn1_fwd[25]~5      ; 7       ;
; riscvpipeline:cpu|E_aluIn1_fwd[28]~3      ; 7       ;
; riscvpipeline:cpu|E_aluIn1_fwd[29]~2      ; 7       ;
; riscvpipeline:cpu|E_aluIn1_fwd[30]~1      ; 7       ;
; riscvpipeline:cpu|EM_instr[6]             ; 7       ;
; valorHex0[3]~7                            ; 7       ;
; valorHex0[2]~6                            ; 7       ;
; valorHex0[1]~5                            ; 7       ;
; valorHex0[0]~4                            ; 7       ;
; valorHex0[7]~3                            ; 7       ;
; valorHex0[6]~2                            ; 7       ;
; valorHex0[5]~1                            ; 7       ;
; valorHex0[4]~0                            ; 7       ;
; valorHex1[3]~7                            ; 7       ;
; valorHex1[2]~6                            ; 7       ;
; valorHex1[1]~5                            ; 7       ;
; valorHex1[0]~4                            ; 7       ;
; valorHex1[7]~3                            ; 7       ;
; valorHex1[6]~2                            ; 7       ;
; valorHex1[5]~1                            ; 7       ;
; valorHex1[4]~0                            ; 7       ;
; valorHex2[3]~7                            ; 7       ;
; valorHex2[2]~6                            ; 7       ;
; valorHex2[1]~5                            ; 7       ;
; valorHex2[0]~4                            ; 7       ;
; valorHex2[7]~3                            ; 7       ;
; valorHex2[6]~2                            ; 7       ;
; valorHex2[5]~1                            ; 7       ;
; valorHex2[4]~0                            ; 7       ;
; riscvpipeline:cpu|DE_instr[7]             ; 7       ;
; riscvpipeline:cpu|DE_instr[3]             ; 7       ;
; riscvpipeline:cpu|E_shifter_in[31]~0      ; 6       ;
; riscvpipeline:cpu|E_aluIn1_fwd[0]~30      ; 6       ;
; riscvpipeline:cpu|E_aluIn1_fwd[4]~27      ; 6       ;
; riscvpipeline:cpu|E_aluIn1_fwd[12]~24     ; 6       ;
; riscvpipeline:cpu|E_aluIn1_fwd[19]~7      ; 6       ;
; riscvpipeline:cpu|E_aluIn1_fwd[27]~4      ; 6       ;
; riscvpipeline:cpu|E_aluIn2_fwd[0]~1       ; 6       ;
; riscvpipeline:cpu|MW_instr[11]            ; 6       ;
; riscvpipeline:cpu|instrNumberCounter[2]~0 ; 6       ;
; riscvpipeline:cpu|comb~0                  ; 6       ;
; riscvpipeline:cpu|Equal12~0               ; 6       ;
; riscvpipeline:cpu|DE_instr[11]            ; 6       ;
; riscvpipeline:cpu|DE_instr[10]            ; 6       ;
; riscvpipeline:cpu|DE_instr[8]             ; 6       ;
; riscvpipeline:cpu|DE_instr[9]             ; 6       ;
; riscvpipeline:cpu|DE_instr[19]            ; 6       ;
; riscvpipeline:cpu|DE_instr[18]            ; 6       ;
; riscvpipeline:cpu|DE_instr[16]            ; 6       ;
; riscvpipeline:cpu|DE_instr[15]            ; 6       ;
; riscvpipeline:cpu|DE_instr[17]            ; 6       ;
; riscvpipeline:cpu|EM_addr~5               ; 5       ;
; comb~0                                    ; 5       ;
; riscvpipeline:cpu|ShiftRight0~45          ; 5       ;
; riscvpipeline:cpu|ShiftRight0~17          ; 5       ;
; riscvpipeline:cpu|E_aluIn1_fwd[13]~23     ; 5       ;
; riscvpipeline:cpu|E_aluIn1_fwd[18]~8      ; 5       ;
; riscvpipeline:cpu|DE_instr~0              ; 5       ;
; riscvpipeline:cpu|FD_instr[21]            ; 5       ;
; riscvpipeline:cpu|FD_instr[20]            ; 5       ;
; riscvpipeline:cpu|FD_instr[22]            ; 5       ;
; riscvpipeline:cpu|FD_instr[24]            ; 5       ;
; riscvpipeline:cpu|FD_instr[23]            ; 5       ;
; riscvpipeline:cpu|FD_instr[19]            ; 5       ;
; riscvpipeline:cpu|FD_instr[18]            ; 5       ;
; riscvpipeline:cpu|FD_instr[16]            ; 5       ;
; riscvpipeline:cpu|FD_instr[15]            ; 5       ;
; riscvpipeline:cpu|FD_instr[17]            ; 5       ;
; riscvpipeline:cpu|E_aluIn2_fwd[3]~4       ; 5       ;
; riscvpipeline:cpu|E_aluIn2_fwd[2]~3       ; 5       ;
; riscvpipeline:cpu|EM_Eresult[1]           ; 5       ;
; riscvpipeline:cpu|EM_Eresult[0]           ; 5       ;
; riscvpipeline:cpu|EM_instr[11]            ; 5       ;
; riscvpipeline:cpu|EM_writesRd~0           ; 5       ;
; riscvpipeline:cpu|DE_instr[4]             ; 5       ;
; riscvpipeline:cpu|DE_instr[1]             ; 5       ;
; riscvpipeline:cpu|DE_instr[0]             ; 5       ;
; riscvpipeline:cpu|EM_Eresult[10]          ; 5       ;
; riscvpipeline:cpu|EM_Eresult[9]           ; 5       ;
; riscvpipeline:cpu|EM_Eresult[8]           ; 5       ;
; riscvpipeline:cpu|EM_Eresult[7]           ; 5       ;
; riscvpipeline:cpu|EM_Eresult[6]           ; 5       ;
; riscvpipeline:cpu|EM_Eresult[5]           ; 5       ;
; riscvpipeline:cpu|EM_Eresult[4]           ; 5       ;
; riscvpipeline:cpu|EM_Eresult[3]           ; 5       ;
; riscvpipeline:cpu|EM_Eresult[2]           ; 5       ;
; riscvpipeline:cpu|Add3~61                 ; 5       ;
; riscvpipeline:cpu|Add3~33                 ; 5       ;
; riscvpipeline:cpu|Add3~29                 ; 5       ;
; riscvpipeline:cpu|Add3~25                 ; 5       ;
; riscvpipeline:cpu|Add3~21                 ; 5       ;
; riscvpipeline:cpu|Add3~17                 ; 5       ;
; riscvpipeline:cpu|Add3~13                 ; 5       ;
; riscvpipeline:cpu|Add3~9                  ; 5       ;
; riscvpipeline:cpu|Add3~5                  ; 5       ;
; riscvpipeline:cpu|Add3~1                  ; 5       ;
; riscvpipeline:cpu|Equal24~11              ; 4       ;
; riscvpipeline:cpu|DE_PC[12]               ; 4       ;
; riscvpipeline:cpu|DE_PC[13]               ; 4       ;
; riscvpipeline:cpu|DE_PC[14]               ; 4       ;
; riscvpipeline:cpu|DE_PC[16]               ; 4       ;
; riscvpipeline:cpu|DE_PC[21]               ; 4       ;
; riscvpipeline:cpu|DE_PC[22]               ; 4       ;
; riscvpipeline:cpu|DE_PC[23]               ; 4       ;
; riscvpipeline:cpu|DE_PC[24]               ; 4       ;
; riscvpipeline:cpu|DE_PC[26]               ; 4       ;
; riscvpipeline:cpu|DE_PC[15]               ; 4       ;
; riscvpipeline:cpu|DE_PC[17]               ; 4       ;
; riscvpipeline:cpu|DE_PC[18]               ; 4       ;
; riscvpipeline:cpu|DE_PC[19]               ; 4       ;
; riscvpipeline:cpu|DE_PC[20]               ; 4       ;
; riscvpipeline:cpu|DE_PC[25]               ; 4       ;
; riscvpipeline:cpu|DE_PC[27]               ; 4       ;
; riscvpipeline:cpu|DE_PC[28]               ; 4       ;
; riscvpipeline:cpu|DE_PC[29]               ; 4       ;
; riscvpipeline:cpu|DE_PC[30]               ; 4       ;
; mem:ram|MEM~18306                         ; 4       ;
; mem:ram|MEM~18304                         ; 4       ;
; mem:ram|MEM~18302                         ; 4       ;
; mem:ram|MEM~18300                         ; 4       ;
; mem:ram|MEM~18298                         ; 4       ;
; mem:ram|MEM~18296                         ; 4       ;
; mem:ram|MEM~18294                         ; 4       ;
; mem:ram|MEM~18292                         ; 4       ;
; mem:ram|MEM~18290                         ; 4       ;
; mem:ram|MEM~18288                         ; 4       ;
; mem:ram|MEM~18286                         ; 4       ;
; mem:ram|MEM~18284                         ; 4       ;
; mem:ram|MEM~18282                         ; 4       ;
; mem:ram|MEM~18280                         ; 4       ;
; mem:ram|MEM~18278                         ; 4       ;
; mem:ram|MEM~18276                         ; 4       ;
; mem:ram|MEM~18274                         ; 4       ;
; mem:ram|MEM~18272                         ; 4       ;
; mem:ram|MEM~18270                         ; 4       ;
; mem:ram|MEM~18268                         ; 4       ;
; mem:ram|MEM~18266                         ; 4       ;
; mem:ram|MEM~18264                         ; 4       ;
; mem:ram|MEM~18262                         ; 4       ;
; mem:ram|MEM~18260                         ; 4       ;
; mem:ram|MEM~18258                         ; 4       ;
; mem:ram|MEM~18256                         ; 4       ;
; mem:ram|MEM~18254                         ; 4       ;
; mem:ram|MEM~18252                         ; 4       ;
; mem:ram|MEM~18250                         ; 4       ;
; mem:ram|MEM~18248                         ; 4       ;
; mem:ram|MEM~18246                         ; 4       ;
; mem:ram|MEM~18244                         ; 4       ;
; mem:ram|MEM~18242                         ; 4       ;
; mem:ram|MEM~18240                         ; 4       ;
; mem:ram|MEM~18238                         ; 4       ;
; mem:ram|MEM~18236                         ; 4       ;
; mem:ram|MEM~18234                         ; 4       ;
; mem:ram|MEM~18232                         ; 4       ;
; mem:ram|MEM~18230                         ; 4       ;
; mem:ram|MEM~18228                         ; 4       ;
; mem:ram|MEM~18226                         ; 4       ;
; mem:ram|MEM~18224                         ; 4       ;
; mem:ram|MEM~18222                         ; 4       ;
; mem:ram|MEM~18220                         ; 4       ;
; mem:ram|MEM~18218                         ; 4       ;
; mem:ram|MEM~18216                         ; 4       ;
; mem:ram|MEM~18214                         ; 4       ;
; mem:ram|MEM~18212                         ; 4       ;
; mem:ram|MEM~18210                         ; 4       ;
; mem:ram|MEM~18208                         ; 4       ;
; mem:ram|MEM~18206                         ; 4       ;
; mem:ram|MEM~18204                         ; 4       ;
; mem:ram|MEM~18202                         ; 4       ;
; mem:ram|MEM~18200                         ; 4       ;
; mem:ram|MEM~18198                         ; 4       ;
; mem:ram|MEM~18196                         ; 4       ;
; mem:ram|MEM~18194                         ; 4       ;
; mem:ram|MEM~18192                         ; 4       ;
; mem:ram|MEM~18190                         ; 4       ;
; mem:ram|MEM~18188                         ; 4       ;
; mem:ram|MEM~18186                         ; 4       ;
; mem:ram|MEM~18184                         ; 4       ;
; mem:ram|MEM~18182                         ; 4       ;
; mem:ram|MEM~18179                         ; 4       ;
; riscvpipeline:cpu|EM_addr~8               ; 4       ;
; riscvpipeline:cpu|EM_addr~7               ; 4       ;
; riscvpipeline:cpu|EM_addr~6               ; 4       ;
; riscvpipeline:cpu|EM_addr~4               ; 4       ;
; riscvpipeline:cpu|EM_addr~3               ; 4       ;
; riscvpipeline:cpu|EM_addr~2               ; 4       ;
; riscvpipeline:cpu|DE_PC[31]               ; 4       ;
; riscvpipeline:cpu|DE_PC[11]               ; 4       ;
; riscvpipeline:cpu|DE_PC[10]               ; 4       ;
; riscvpipeline:cpu|DE_PC[9]                ; 4       ;
; riscvpipeline:cpu|DE_PC[8]                ; 4       ;
; riscvpipeline:cpu|DE_PC[7]                ; 4       ;
; riscvpipeline:cpu|DE_PC[6]                ; 4       ;
; riscvpipeline:cpu|DE_PC[5]                ; 4       ;
; riscvpipeline:cpu|DE_PC[4]                ; 4       ;
; riscvpipeline:cpu|DE_PC[3]                ; 4       ;
; riscvpipeline:cpu|DE_PC[2]                ; 4       ;
; riscvpipeline:cpu|ShiftRight0~63          ; 4       ;
; riscvpipeline:cpu|ShiftRight0~62          ; 4       ;
; riscvpipeline:cpu|ShiftRight0~61          ; 4       ;
; riscvpipeline:cpu|ShiftRight0~60          ; 4       ;
; riscvpipeline:cpu|ShiftRight0~57          ; 4       ;
; riscvpipeline:cpu|ShiftRight0~53          ; 4       ;
; riscvpipeline:cpu|ShiftRight0~49          ; 4       ;
; riscvpipeline:cpu|ShiftRight0~48          ; 4       ;
; riscvpipeline:cpu|ShiftRight0~47          ; 4       ;
; riscvpipeline:cpu|ShiftRight0~46          ; 4       ;
; riscvpipeline:cpu|ShiftRight0~41          ; 4       ;
; riscvpipeline:cpu|ShiftRight0~38          ; 4       ;
; riscvpipeline:cpu|ShiftRight0~34          ; 4       ;
; riscvpipeline:cpu|ShiftRight0~33          ; 4       ;
; riscvpipeline:cpu|ShiftRight0~30          ; 4       ;
; riscvpipeline:cpu|ShiftRight0~28          ; 4       ;
; riscvpipeline:cpu|ShiftRight0~27          ; 4       ;
; riscvpipeline:cpu|ShiftRight0~22          ; 4       ;
; riscvpipeline:cpu|ShiftRight0~18          ; 4       ;
; riscvpipeline:cpu|ShiftRight0~11          ; 4       ;
; riscvpipeline:cpu|ShiftRight0~8           ; 4       ;
; riscvpipeline:cpu|ShiftRight0~6           ; 4       ;
; riscvpipeline:cpu|E_aluIn2_fwd[11]~31     ; 4       ;
; riscvpipeline:cpu|E_aluIn2_fwd[12]~30     ; 4       ;
; riscvpipeline:cpu|E_aluIn2_fwd[13]~29     ; 4       ;
; riscvpipeline:cpu|E_aluIn2_fwd[14]~28     ; 4       ;
; riscvpipeline:cpu|E_aluIn2_fwd[16]~27     ; 4       ;
; riscvpipeline:cpu|E_aluIn2_fwd[21]~26     ; 4       ;
; riscvpipeline:cpu|E_aluIn2_fwd[22]~25     ; 4       ;
; riscvpipeline:cpu|E_aluIn2_fwd[23]~24     ; 4       ;
; riscvpipeline:cpu|E_aluIn2_fwd[24]~23     ; 4       ;
; riscvpipeline:cpu|E_aluIn2_fwd[26]~22     ; 4       ;
; riscvpipeline:cpu|E_aluIn2_fwd[10]~21     ; 4       ;
; riscvpipeline:cpu|E_aluIn2_fwd[15]~20     ; 4       ;
; riscvpipeline:cpu|E_aluIn2_fwd[17]~19     ; 4       ;
; riscvpipeline:cpu|E_aluIn2_fwd[18]~18     ; 4       ;
; riscvpipeline:cpu|E_aluIn2_fwd[19]~17     ; 4       ;
; riscvpipeline:cpu|E_aluIn2_fwd[20]~16     ; 4       ;
; riscvpipeline:cpu|E_aluIn2_fwd[25]~15     ; 4       ;
; riscvpipeline:cpu|E_aluIn2_fwd[27]~14     ; 4       ;
; riscvpipeline:cpu|E_aluIn2_fwd[28]~13     ; 4       ;
; riscvpipeline:cpu|E_aluIn2_fwd[29]~12     ; 4       ;
; riscvpipeline:cpu|E_aluIn2_fwd[30]~11     ; 4       ;
; riscvpipeline:cpu|comb~13                 ; 4       ;
; riscvpipeline:cpu|E_aluIn2_fwd[9]~10      ; 4       ;
; riscvpipeline:cpu|E_aluIn2_fwd[8]~9       ; 4       ;
; riscvpipeline:cpu|E_aluIn2_fwd[7]~8       ; 4       ;
; riscvpipeline:cpu|E_aluIn2_fwd[6]~7       ; 4       ;
; riscvpipeline:cpu|E_aluIn2_fwd[5]~6       ; 4       ;
; riscvpipeline:cpu|E_aluIn2_fwd[4]~5       ; 4       ;
; riscvpipeline:cpu|EM_addr~1               ; 4       ;
; riscvpipeline:cpu|EM_addr~0               ; 4       ;
; riscvpipeline:cpu|E_aluIn2_fwd[31]~0      ; 4       ;
; riscvpipeline:cpu|EM_instr[10]            ; 4       ;
; riscvpipeline:cpu|EM_instr[9]             ; 4       ;
; riscvpipeline:cpu|EM_instr[8]             ; 4       ;
; riscvpipeline:cpu|DE_instr[6]             ; 4       ;
; riscvpipeline:cpu|MW_instr[11]~DUPLICATE  ; 3       ;
; riscvpipeline:cpu|EM_instr[7]~DUPLICATE   ; 3       ;
; riscvpipeline:cpu|Equal27~1               ; 3       ;
; riscvpipeline:cpu|FD_instr~14             ; 3       ;
; riscvpipeline:cpu|FD_instr~13             ; 3       ;
; riscvpipeline:cpu|FD_instr~12             ; 3       ;
; riscvpipeline:cpu|FD_instr~11             ; 3       ;
; riscvpipeline:cpu|FD_instr~10             ; 3       ;
; riscvpipeline:cpu|FD_instr~9              ; 3       ;
; riscvpipeline:cpu|FD_instr~8              ; 3       ;
; riscvpipeline:cpu|FD_instr~7              ; 3       ;
; riscvpipeline:cpu|FD_instr~6              ; 3       ;
; riscvpipeline:cpu|FD_instr~5              ; 3       ;
; riscvpipeline:cpu|ShiftRight0~101         ; 3       ;
; riscvpipeline:cpu|ShiftRight0~90          ; 3       ;
; riscvpipeline:cpu|ShiftRight0~67          ; 3       ;
; riscvpipeline:cpu|ShiftRight0~66          ; 3       ;
; riscvpipeline:cpu|DE_PC[1]                ; 3       ;
; riscvpipeline:cpu|ShiftRight0~50          ; 3       ;
; riscvpipeline:cpu|ShiftRight0~40          ; 3       ;
; riscvpipeline:cpu|Mux32~1                 ; 3       ;
; riscvpipeline:cpu|ShiftRight0~31          ; 3       ;
; riscvpipeline:cpu|ShiftRight0~26          ; 3       ;
; riscvpipeline:cpu|ShiftRight0~24          ; 3       ;
; riscvpipeline:cpu|ShiftRight0~21          ; 3       ;
; riscvpipeline:cpu|ShiftRight0~16          ; 3       ;
; riscvpipeline:cpu|ShiftRight0~15          ; 3       ;
; riscvpipeline:cpu|ShiftRight0~12          ; 3       ;
; riscvpipeline:cpu|FD_instr[5]             ; 3       ;
; riscvpipeline:cpu|FD_instr[4]             ; 3       ;
; riscvpipeline:cpu|Equal18~1               ; 3       ;
; riscvpipeline:cpu|Equal18~0               ; 3       ;
; riscvpipeline:cpu|E_aluIn2[31]~0          ; 3       ;
; riscvpipeline:cpu|forwardB.01~3           ; 3       ;
; riscvpipeline:cpu|Equal24~2               ; 3       ;
; riscvpipeline:cpu|EM_instr[5]             ; 3       ;
; riscvpipeline:cpu|EM_Eresult[11]          ; 3       ;
; riscvpipeline:cpu|EM_Eresult[12]          ; 3       ;
; riscvpipeline:cpu|EM_Eresult[13]          ; 3       ;
; riscvpipeline:cpu|EM_Eresult[14]          ; 3       ;
; riscvpipeline:cpu|EM_Eresult[16]          ; 3       ;
; riscvpipeline:cpu|EM_Eresult[21]          ; 3       ;
; riscvpipeline:cpu|EM_Eresult[22]          ; 3       ;
; riscvpipeline:cpu|EM_Eresult[23]          ; 3       ;
; riscvpipeline:cpu|EM_Eresult[24]          ; 3       ;
; riscvpipeline:cpu|EM_Eresult[26]          ; 3       ;
; riscvpipeline:cpu|EM_Eresult[15]          ; 3       ;
; riscvpipeline:cpu|EM_Eresult[17]          ; 3       ;
; riscvpipeline:cpu|EM_Eresult[18]          ; 3       ;
; riscvpipeline:cpu|EM_Eresult[19]          ; 3       ;
; riscvpipeline:cpu|EM_Eresult[20]          ; 3       ;
; riscvpipeline:cpu|EM_Eresult[25]          ; 3       ;
; riscvpipeline:cpu|EM_Eresult[27]          ; 3       ;
; riscvpipeline:cpu|EM_Eresult[28]          ; 3       ;
; riscvpipeline:cpu|EM_Eresult[29]          ; 3       ;
; riscvpipeline:cpu|EM_Eresult[30]          ; 3       ;
; riscvpipeline:cpu|FD_instr[3]             ; 3       ;
; riscvpipeline:cpu|FD_instr[6]             ; 3       ;
; riscvpipeline:cpu|FD_instr[2]             ; 3       ;
; riscvpipeline:cpu|EM_Eresult[31]          ; 3       ;
; riscvpipeline:cpu|Add3~125                ; 3       ;
; riscvpipeline:cpu|Add3~121                ; 3       ;
; riscvpipeline:cpu|Add3~117                ; 3       ;
; riscvpipeline:cpu|Add3~113                ; 3       ;
; riscvpipeline:cpu|Add3~109                ; 3       ;
; riscvpipeline:cpu|Add3~105                ; 3       ;
; riscvpipeline:cpu|Add3~101                ; 3       ;
; riscvpipeline:cpu|Add3~97                 ; 3       ;
; riscvpipeline:cpu|Add3~93                 ; 3       ;
; riscvpipeline:cpu|Add3~89                 ; 3       ;
; riscvpipeline:cpu|Add3~85                 ; 3       ;
; riscvpipeline:cpu|Add3~81                 ; 3       ;
; riscvpipeline:cpu|Add3~77                 ; 3       ;
; riscvpipeline:cpu|Add3~73                 ; 3       ;
; riscvpipeline:cpu|Add3~69                 ; 3       ;
; riscvpipeline:cpu|Add3~65                 ; 3       ;
; riscvpipeline:cpu|EM_instr[2]~DUPLICATE   ; 2       ;
; riscvpipeline:cpu|EM_instr[1]~DUPLICATE   ; 2       ;
; riscvpipeline:cpu|EM_instr[0]~DUPLICATE   ; 2       ;
; userInteractionCounter[0]~0               ; 2       ;
; riscvpipeline:cpu|E_result[2]~68          ; 2       ;
; counter[0]                                ; 2       ;
; riscvpipeline:cpu|E_aluIn1_fwd[0]~42      ; 2       ;
; riscvpipeline:cpu|E_aluIn1_fwd[10]~41     ; 2       ;
; riscvpipeline:cpu|E_aluIn1_fwd[7]~40      ; 2       ;
; riscvpipeline:cpu|E_aluIn1_fwd[6]~39      ; 2       ;
; riscvpipeline:cpu|E_aluIn1_fwd[5]~38      ; 2       ;
; riscvpipeline:cpu|E_aluIn1_fwd[4]~37      ; 2       ;
; riscvpipeline:cpu|E_aluIn1_fwd[3]~36      ; 2       ;
; riscvpipeline:cpu|E_aluIn1_fwd[1]~35      ; 2       ;
; riscvpipeline:cpu|E_aluIn1_fwd[8]~34      ; 2       ;
; riscvpipeline:cpu|EM_addr[6]              ; 2       ;
; riscvpipeline:cpu|DE_rs1~28               ; 2       ;
; riscvpipeline:cpu|DE_rs1~27               ; 2       ;
; riscvpipeline:cpu|DE_rs1~15               ; 2       ;
; riscvpipeline:cpu|ShiftRight0~135         ; 2       ;
; riscvpipeline:cpu|ShiftRight0~134         ; 2       ;
; riscvpipeline:cpu|ShiftRight0~132         ; 2       ;
; riscvpipeline:cpu|ShiftRight0~131         ; 2       ;
; riscvpipeline:cpu|ShiftRight0~129         ; 2       ;
; riscvpipeline:cpu|ShiftRight0~127         ; 2       ;
; riscvpipeline:cpu|ShiftRight0~126         ; 2       ;
; riscvpipeline:cpu|ShiftRight0~124         ; 2       ;
; riscvpipeline:cpu|ShiftRight0~123         ; 2       ;
; riscvpipeline:cpu|ShiftRight0~121         ; 2       ;
; riscvpipeline:cpu|ShiftRight0~120         ; 2       ;
; riscvpipeline:cpu|ShiftRight0~119         ; 2       ;
; riscvpipeline:cpu|ShiftRight0~117         ; 2       ;
; riscvpipeline:cpu|ShiftRight0~115         ; 2       ;
; riscvpipeline:cpu|ShiftRight0~113         ; 2       ;
; riscvpipeline:cpu|ShiftRight0~112         ; 2       ;
; riscvpipeline:cpu|ShiftRight0~110         ; 2       ;
; riscvpipeline:cpu|ShiftRight0~109         ; 2       ;
; riscvpipeline:cpu|ShiftRight0~108         ; 2       ;
; riscvpipeline:cpu|ShiftRight0~106         ; 2       ;
; riscvpipeline:cpu|ShiftRight0~105         ; 2       ;
; riscvpipeline:cpu|ShiftRight0~104         ; 2       ;
; riscvpipeline:cpu|ShiftRight0~103         ; 2       ;
; riscvpipeline:cpu|ShiftRight0~102         ; 2       ;
; riscvpipeline:cpu|ShiftRight0~100         ; 2       ;
; riscvpipeline:cpu|ShiftRight0~99          ; 2       ;
; riscvpipeline:cpu|ShiftRight0~98          ; 2       ;
; riscvpipeline:cpu|ShiftRight0~97          ; 2       ;
; riscvpipeline:cpu|ShiftRight0~96          ; 2       ;
; riscvpipeline:cpu|ShiftRight0~95          ; 2       ;
; riscvpipeline:cpu|ShiftRight0~94          ; 2       ;
; riscvpipeline:cpu|ShiftRight0~93          ; 2       ;
; riscvpipeline:cpu|ShiftRight0~92          ; 2       ;
; riscvpipeline:cpu|ShiftRight0~91          ; 2       ;
; riscvpipeline:cpu|ShiftRight0~89          ; 2       ;
; riscvpipeline:cpu|ShiftRight0~88          ; 2       ;
; riscvpipeline:cpu|ShiftRight0~87          ; 2       ;
; riscvpipeline:cpu|ShiftRight0~86          ; 2       ;
; riscvpipeline:cpu|ShiftRight0~85          ; 2       ;
; riscvpipeline:cpu|ShiftRight0~84          ; 2       ;
; riscvpipeline:cpu|ShiftRight0~82          ; 2       ;
; riscvpipeline:cpu|ShiftRight0~81          ; 2       ;
; riscvpipeline:cpu|ShiftRight0~80          ; 2       ;
; riscvpipeline:cpu|ShiftRight0~79          ; 2       ;
; riscvpipeline:cpu|ShiftRight0~78          ; 2       ;
; riscvpipeline:cpu|ShiftRight0~77          ; 2       ;
; riscvpipeline:cpu|ShiftRight0~76          ; 2       ;
; riscvpipeline:cpu|ShiftRight0~75          ; 2       ;
; riscvpipeline:cpu|ShiftRight0~74          ; 2       ;
; riscvpipeline:cpu|ShiftRight0~73          ; 2       ;
; riscvpipeline:cpu|ShiftRight0~70          ; 2       ;
; riscvpipeline:cpu|ShiftRight0~68          ; 2       ;
; riscvpipeline:cpu|ShiftRight0~65          ; 2       ;
; riscvpipeline:cpu|ShiftRight0~64          ; 2       ;
; riscvpipeline:cpu|ShiftRight0~56          ; 2       ;
; riscvpipeline:cpu|ShiftRight0~55          ; 2       ;
; riscvpipeline:cpu|ShiftRight0~54          ; 2       ;
; riscvpipeline:cpu|ShiftRight0~52          ; 2       ;
; riscvpipeline:cpu|ShiftRight0~51          ; 2       ;
; riscvpipeline:cpu|ShiftRight0~44          ; 2       ;
; riscvpipeline:cpu|ShiftRight0~43          ; 2       ;
; riscvpipeline:cpu|ShiftRight0~39          ; 2       ;
; riscvpipeline:cpu|ShiftRight0~37          ; 2       ;
; riscvpipeline:cpu|ShiftRight0~36          ; 2       ;
; riscvpipeline:cpu|ShiftRight0~35          ; 2       ;
; riscvpipeline:cpu|E_aluIn1_fwd[2]~33      ; 2       ;
; riscvpipeline:cpu|E_aluIn1_fwd[9]~32      ; 2       ;
; riscvpipeline:cpu|DE_PC[0]                ; 2       ;
; riscvpipeline:cpu|ShiftRight0~32          ; 2       ;
; riscvpipeline:cpu|ShiftRight0~29          ; 2       ;
; riscvpipeline:cpu|ShiftRight0~25          ; 2       ;
; riscvpipeline:cpu|ShiftRight0~23          ; 2       ;
; riscvpipeline:cpu|ShiftRight0~20          ; 2       ;
; riscvpipeline:cpu|ShiftRight0~19          ; 2       ;
; riscvpipeline:cpu|E_shifter_in[30]~1      ; 2       ;
; riscvpipeline:cpu|ShiftRight0~10          ; 2       ;
; riscvpipeline:cpu|ShiftRight0~9           ; 2       ;
; riscvpipeline:cpu|ShiftRight0~7           ; 2       ;
; riscvpipeline:cpu|ShiftRight0~5           ; 2       ;
; riscvpipeline:cpu|ShiftRight0~4           ; 2       ;
; riscvpipeline:cpu|ShiftRight0~3           ; 2       ;
; riscvpipeline:cpu|ShiftRight0~2           ; 2       ;
; riscvpipeline:cpu|ShiftRight0~1           ; 2       ;
; riscvpipeline:cpu|FD_instr[1]             ; 2       ;
; riscvpipeline:cpu|FD_instr[0]             ; 2       ;
; riscvpipeline:cpu|Mux32~0                 ; 2       ;
; riscvpipeline:cpu|Equal22~0               ; 2       ;
; riscvpipeline:cpu|Equal12~1               ; 2       ;
; riscvpipeline:cpu|always3~1               ; 2       ;
; riscvpipeline:cpu|always3~0               ; 2       ;
; riscvpipeline:cpu|Equal24~3               ; 2       ;
; riscvpipeline:cpu|EM_instr[3]             ; 2       ;
; userInteractionCounter[3]                 ; 2       ;
; userInteractionCounter[2]                 ; 2       ;
; userInteractionCounter[1]                 ; 2       ;
; userInteractionCounter[0]                 ; 2       ;
; userInteractionCounter[7]                 ; 2       ;
; userInteractionCounter[6]                 ; 2       ;
; userInteractionCounter[5]                 ; 2       ;
; userInteractionCounter[4]                 ; 2       ;
; riscvpipeline:cpu|ShiftRight0~141         ; 2       ;
; riscvpipeline:cpu|ShiftRight0~137         ; 2       ;
; riscvpipeline:cpu|F_PC[12]                ; 2       ;
; riscvpipeline:cpu|F_PC[13]                ; 2       ;
; riscvpipeline:cpu|F_PC[14]                ; 2       ;
; riscvpipeline:cpu|F_PC[16]                ; 2       ;
; riscvpipeline:cpu|F_PC[21]                ; 2       ;
; riscvpipeline:cpu|F_PC[22]                ; 2       ;
; riscvpipeline:cpu|F_PC[23]                ; 2       ;
; riscvpipeline:cpu|F_PC[24]                ; 2       ;
; riscvpipeline:cpu|F_PC[26]                ; 2       ;
; riscvpipeline:cpu|F_PC[15]                ; 2       ;
; riscvpipeline:cpu|F_PC[17]                ; 2       ;
; riscvpipeline:cpu|F_PC[18]                ; 2       ;
; riscvpipeline:cpu|F_PC[19]                ; 2       ;
; riscvpipeline:cpu|F_PC[20]                ; 2       ;
; riscvpipeline:cpu|F_PC[25]                ; 2       ;
; riscvpipeline:cpu|F_PC[27]                ; 2       ;
; riscvpipeline:cpu|F_PC[28]                ; 2       ;
; riscvpipeline:cpu|F_PC[29]                ; 2       ;
; riscvpipeline:cpu|F_PC[30]                ; 2       ;
; riscvpipeline:cpu|F_PC[31]                ; 2       ;
; riscvpipeline:cpu|F_PC[11]                ; 2       ;
; riscvpipeline:cpu|Add1~125                ; 2       ;
; riscvpipeline:cpu|Add1~121                ; 2       ;
; riscvpipeline:cpu|Add1~117                ; 2       ;
; riscvpipeline:cpu|Add1~113                ; 2       ;
; riscvpipeline:cpu|Add1~109                ; 2       ;
; riscvpipeline:cpu|Add1~105                ; 2       ;
; riscvpipeline:cpu|Add1~101                ; 2       ;
; riscvpipeline:cpu|Add1~97                 ; 2       ;
; riscvpipeline:cpu|Add1~93                 ; 2       ;
; riscvpipeline:cpu|Add1~89                 ; 2       ;
; riscvpipeline:cpu|Add1~85                 ; 2       ;
; riscvpipeline:cpu|Add1~81                 ; 2       ;
; riscvpipeline:cpu|Add1~77                 ; 2       ;
; riscvpipeline:cpu|Add1~73                 ; 2       ;
; riscvpipeline:cpu|Add1~69                 ; 2       ;
; riscvpipeline:cpu|Add1~65                 ; 2       ;
; riscvpipeline:cpu|Add1~61                 ; 2       ;
; riscvpipeline:cpu|Add1~57                 ; 2       ;
; riscvpipeline:cpu|Add1~53                 ; 2       ;
; riscvpipeline:cpu|Add1~49                 ; 2       ;
; riscvpipeline:cpu|Add1~45                 ; 2       ;
; riscvpipeline:cpu|Add1~41                 ; 2       ;
; riscvpipeline:cpu|Add1~37                 ; 2       ;
; riscvpipeline:cpu|Add1~33                 ; 2       ;
; riscvpipeline:cpu|Add1~29                 ; 2       ;
; riscvpipeline:cpu|Add1~25                 ; 2       ;
; riscvpipeline:cpu|Add1~21                 ; 2       ;
; riscvpipeline:cpu|Add1~17                 ; 2       ;
; riscvpipeline:cpu|Add1~13                 ; 2       ;
; riscvpipeline:cpu|Add1~9                  ; 2       ;
; riscvpipeline:cpu|Add1~5                  ; 2       ;
; riscvpipeline:cpu|Add1~1                  ; 2       ;
; riscvpipeline:cpu|DE_rs1[1]               ; 2       ;
; riscvpipeline:cpu|DE_rs1[0]               ; 2       ;
; riscvpipeline:cpu|DE_rs1[2]               ; 2       ;
; riscvpipeline:cpu|DE_rs1[3]               ; 2       ;
; riscvpipeline:cpu|DE_rs1[7]               ; 2       ;
; riscvpipeline:cpu|DE_rs1[8]               ; 2       ;
; riscvpipeline:cpu|DE_rs1[9]               ; 2       ;
; riscvpipeline:cpu|DE_rs1[10]              ; 2       ;
; riscvpipeline:cpu|FD_nop                  ; 2       ;
; riscvpipeline:cpu|Add3~129                ; 2       ;
; riscvpipeline:cpu|Add3~57                 ; 2       ;
; riscvpipeline:cpu|Add3~53                 ; 2       ;
; riscvpipeline:cpu|Add3~49                 ; 2       ;
; riscvpipeline:cpu|Add3~45                 ; 2       ;
; riscvpipeline:cpu|Add3~41                 ; 2       ;
; riscvpipeline:cpu|Add3~37                 ; 2       ;
; riscvpipeline:cpu|instrNumberCounter[3]   ; 2       ;
; riscvpipeline:cpu|jumpCounter[3]          ; 2       ;
; riscvpipeline:cpu|instrNumberCounter[2]   ; 2       ;
; riscvpipeline:cpu|jumpCounter[2]          ; 2       ;
; riscvpipeline:cpu|instrNumberCounter[1]   ; 2       ;
; riscvpipeline:cpu|jumpCounter[1]          ; 2       ;
; riscvpipeline:cpu|instrNumberCounter[0]   ; 2       ;
; riscvpipeline:cpu|jumpCounter[0]          ; 2       ;
; riscvpipeline:cpu|instrNumberCounter[7]   ; 2       ;
; riscvpipeline:cpu|jumpCounter[7]          ; 2       ;
; riscvpipeline:cpu|instrNumberCounter[6]   ; 2       ;
; riscvpipeline:cpu|jumpCounter[6]          ; 2       ;
; riscvpipeline:cpu|instrNumberCounter[5]   ; 2       ;
; riscvpipeline:cpu|jumpCounter[5]          ; 2       ;
; riscvpipeline:cpu|instrNumberCounter[4]   ; 2       ;
; riscvpipeline:cpu|jumpCounter[4]          ; 2       ;
; riscvpipeline:cpu|memAccessCounter[3]     ; 2       ;
; riscvpipeline:cpu|memAccessCounter[2]     ; 2       ;
; riscvpipeline:cpu|memAccessCounter[1]     ; 2       ;
; riscvpipeline:cpu|memAccessCounter[0]     ; 2       ;
; riscvpipeline:cpu|memAccessCounter[7]     ; 2       ;
; riscvpipeline:cpu|memAccessCounter[6]     ; 2       ;
; riscvpipeline:cpu|memAccessCounter[5]     ; 2       ;
; riscvpipeline:cpu|memAccessCounter[4]     ; 2       ;
; riscvpipeline:cpu|cpuCycleCounter[3]      ; 2       ;
; riscvpipeline:cpu|cpuCycleCounter[2]      ; 2       ;
; riscvpipeline:cpu|cpuCycleCounter[1]      ; 2       ;
; riscvpipeline:cpu|cpuCycleCounter[0]      ; 2       ;
; riscvpipeline:cpu|cpuCycleCounter[7]      ; 2       ;
; riscvpipeline:cpu|cpuCycleCounter[6]      ; 2       ;
; riscvpipeline:cpu|cpuCycleCounter[5]      ; 2       ;
; riscvpipeline:cpu|cpuCycleCounter[4]      ; 2       ;
; riscvpipeline:cpu|EM_instr[3]~DUPLICATE   ; 1       ;
; userInteractionCounter[0]~DUPLICATE       ; 1       ;
; riscvpipeline:cpu|DE_rs1[4]~DUPLICATE     ; 1       ;
; riscvpipeline:cpu|DE_rs1[5]~DUPLICATE     ; 1       ;
; riscvpipeline:cpu|DE_rs1[6]~DUPLICATE     ; 1       ;
; mem:ram|MEM_rtl_0_bypass[42]~feeder       ; 1       ;
; mem:ram|MEM_rtl_0_bypass[44]~feeder       ; 1       ;
; mem:ram|MEM_rtl_0_bypass[46]~feeder       ; 1       ;
; mem:ram|MEM_rtl_0_bypass[48]~feeder       ; 1       ;
; mem:ram|MEM_rtl_0_bypass[52]~feeder       ; 1       ;
; mem:ram|MEM_rtl_0_bypass[62]~feeder       ; 1       ;
+-------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+-----------------------------------+----------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                      ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF                               ; Location                         ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+-------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+-----------------------------------+----------------------------------+----------------------+-----------------+-----------------+
; mem:ram|altsyncram:MEM_rtl_0|altsyncram_fom1:auto_generated|ALTSYNCRAM                    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2           ; 0          ; db/project.ram0_mem_1c3ed.hdl.mif ; M10K_X11_Y18_N0, M10K_X11_Y19_N0 ; Don't care           ; New data        ; New data        ;
; riscvpipeline:cpu|altsyncram:RegisterBank_rtl_0|altsyncram_u2n1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0          ; None                              ; M10K_X11_Y14_N0                  ; Old data             ; New data        ; New data        ;
; riscvpipeline:cpu|altsyncram:RegisterBank_rtl_1|altsyncram_u2n1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0          ; None                              ; M10K_X11_Y15_N0                  ; Old data             ; New data        ; New data        ;
+-------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+-----------------------------------+----------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+--------------------------------------------------------+
; Interconnect Usage Summary                             ;
+----------------------------+---------------------------+
; Interconnect Resource Type ; Usage                     ;
+----------------------------+---------------------------+
; Block interconnects        ; 18,561 / 140,056 ( 13 % ) ;
; C12 interconnects          ; 814 / 6,048 ( 13 % )      ;
; C2 interconnects           ; 6,995 / 54,648 ( 13 % )   ;
; C4 interconnects           ; 4,300 / 25,920 ( 17 % )   ;
; Local interconnects        ; 3,023 / 36,960 ( 8 % )    ;
; R14 interconnects          ; 1,254 / 5,984 ( 21 % )    ;
; R3 interconnects           ; 8,089 / 60,192 ( 13 % )   ;
; R6 interconnects           ; 15,132 / 127,072 ( 12 % ) ;
+----------------------------+---------------------------+


+--------------------------------------------------------+
; Other Routing Usage Summary                            ;
+------------------------------+-------------------------+
; Other Routing Resource Type  ; Usage                   ;
+------------------------------+-------------------------+
; DQS bus muxes                ; 0 / 17 ( 0 % )          ;
; DQS-18 I/O buses             ; 0 / 17 ( 0 % )          ;
; DQS-9 I/O buses              ; 0 / 17 ( 0 % )          ;
; Direct links                 ; 627 / 140,056 ( < 1 % ) ;
; Global clocks                ; 3 / 16 ( 19 % )         ;
; Quadrant clocks              ; 0 / 88 ( 0 % )          ;
; R14/C12 interconnect drivers ; 1,910 / 9,504 ( 20 % )  ;
; Spine clocks                 ; 6 / 120 ( 5 % )         ;
; Wire stub REs                ; 0 / 7,344 ( 0 % )       ;
+------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 67        ; 0            ; 67        ; 0            ; 0            ; 67        ; 67        ; 0            ; 67        ; 67        ; 0            ; 52           ; 0            ; 0            ; 0            ; 0            ; 52           ; 0            ; 0            ; 0            ; 0            ; 52           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 67           ; 0         ; 67           ; 67           ; 0         ; 0         ; 67           ; 0         ; 0         ; 67           ; 15           ; 67           ; 67           ; 67           ; 67           ; 15           ; 67           ; 67           ; 67           ; 67           ; 15           ; 67           ; 67           ; 67           ; 67           ; 67           ; 67           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; LEDR[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[8]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[9]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[6]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[7]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[8]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[9]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; counter[23]     ; counter[23]          ; 167.9             ;
; I/O             ; counter[23]          ; 70.9              ;
; counter[23],I/O ; counter[23]          ; 28.8              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-----------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                           ;
+----------------------------------+----------------------------------+-------------------+
; Source Register                  ; Destination Register             ; Delay Added in ns ;
+----------------------------------+----------------------------------+-------------------+
; KEY[0]                           ; riscvpipeline:cpu|FD_instr[0]    ; 2.200             ;
; riscvpipeline:cpu|DE_instr[9]    ; riscvpipeline:cpu|FD_instr[21]   ; 1.851             ;
; riscvpipeline:cpu|DE_instr[11]   ; riscvpipeline:cpu|FD_instr[21]   ; 1.836             ;
; riscvpipeline:cpu|FD_instr[18]   ; riscvpipeline:cpu|FD_instr[21]   ; 1.797             ;
; riscvpipeline:cpu|DE_instr[10]   ; riscvpipeline:cpu|FD_instr[21]   ; 1.769             ;
; riscvpipeline:cpu|DE_instr[7]    ; riscvpipeline:cpu|FD_instr[21]   ; 1.745             ;
; riscvpipeline:cpu|FD_instr[16]   ; riscvpipeline:cpu|FD_instr[21]   ; 1.743             ;
; riscvpipeline:cpu|MW_instr[6]    ; riscvpipeline:cpu|jumpCounter[4] ; 1.697             ;
; riscvpipeline:cpu|FD_instr[22]   ; riscvpipeline:cpu|FD_instr[22]   ; 1.670             ;
; riscvpipeline:cpu|FD_instr[19]   ; riscvpipeline:cpu|FD_instr[21]   ; 1.667             ;
; riscvpipeline:cpu|FD_instr[15]   ; riscvpipeline:cpu|FD_instr[21]   ; 1.659             ;
; riscvpipeline:cpu|DE_instr[8]    ; riscvpipeline:cpu|FD_instr[21]   ; 1.659             ;
; riscvpipeline:cpu|MW_Mdata[30]   ; riscvpipeline:cpu|jumpCounter[4] ; 1.657             ;
; riscvpipeline:cpu|FD_instr[17]   ; riscvpipeline:cpu|FD_instr[21]   ; 1.649             ;
; riscvpipeline:cpu|MW_Mdata[26]   ; riscvpipeline:cpu|jumpCounter[4] ; 1.643             ;
; riscvpipeline:cpu|MW_Mdata[24]   ; riscvpipeline:cpu|jumpCounter[4] ; 1.629             ;
; riscvpipeline:cpu|MW_Eresult[30] ; riscvpipeline:cpu|jumpCounter[4] ; 1.618             ;
; riscvpipeline:cpu|FD_instr[24]   ; riscvpipeline:cpu|FD_instr[21]   ; 1.610             ;
; riscvpipeline:cpu|FD_instr[23]   ; riscvpipeline:cpu|FD_instr[21]   ; 1.610             ;
; riscvpipeline:cpu|MW_Eresult[28] ; riscvpipeline:cpu|jumpCounter[4] ; 1.606             ;
; riscvpipeline:cpu|MW_Eresult[25] ; riscvpipeline:cpu|jumpCounter[4] ; 1.601             ;
; riscvpipeline:cpu|MW_Eresult[26] ; riscvpipeline:cpu|jumpCounter[4] ; 1.598             ;
; riscvpipeline:cpu|MW_Eresult[27] ; riscvpipeline:cpu|jumpCounter[4] ; 1.592             ;
; riscvpipeline:cpu|MW_Eresult[24] ; riscvpipeline:cpu|jumpCounter[4] ; 1.582             ;
; riscvpipeline:cpu|MW_Eresult[31] ; riscvpipeline:cpu|jumpCounter[4] ; 1.581             ;
; counter[23]                      ; counter[23]                      ; 1.555             ;
; riscvpipeline:cpu|MW_Eresult[29] ; riscvpipeline:cpu|jumpCounter[4] ; 1.551             ;
; riscvpipeline:cpu|FD_instr[3]    ; riscvpipeline:cpu|FD_instr[21]   ; 1.539             ;
; riscvpipeline:cpu|FD_instr[6]    ; riscvpipeline:cpu|FD_instr[21]   ; 1.539             ;
; riscvpipeline:cpu|FD_instr[21]   ; riscvpipeline:cpu|FD_instr[21]   ; 1.539             ;
; riscvpipeline:cpu|FD_instr[20]   ; riscvpipeline:cpu|FD_instr[21]   ; 1.539             ;
; riscvpipeline:cpu|FD_instr[4]    ; riscvpipeline:cpu|FD_instr[21]   ; 1.539             ;
; riscvpipeline:cpu|FD_instr[2]    ; riscvpipeline:cpu|FD_instr[21]   ; 1.539             ;
; riscvpipeline:cpu|FD_instr[5]    ; riscvpipeline:cpu|FD_instr[21]   ; 1.539             ;
; riscvpipeline:cpu|DE_rs2[9]      ; riscvpipeline:cpu|jumpCounter[4] ; 1.525             ;
; riscvpipeline:cpu|MW_Mdata[21]   ; riscvpipeline:cpu|jumpCounter[4] ; 1.525             ;
; riscvpipeline:cpu|MW_Eresult[11] ; riscvpipeline:cpu|jumpCounter[4] ; 1.508             ;
; riscvpipeline:cpu|MW_Eresult[14] ; riscvpipeline:cpu|jumpCounter[4] ; 1.498             ;
; riscvpipeline:cpu|MW_Eresult[23] ; riscvpipeline:cpu|jumpCounter[4] ; 1.498             ;
; riscvpipeline:cpu|MW_Eresult[18] ; riscvpipeline:cpu|jumpCounter[4] ; 1.497             ;
; riscvpipeline:cpu|MW_Eresult[19] ; riscvpipeline:cpu|jumpCounter[4] ; 1.491             ;
; riscvpipeline:cpu|MW_Eresult[12] ; riscvpipeline:cpu|jumpCounter[4] ; 1.491             ;
; riscvpipeline:cpu|MW_Eresult[22] ; riscvpipeline:cpu|jumpCounter[4] ; 1.487             ;
; riscvpipeline:cpu|MW_Eresult[21] ; riscvpipeline:cpu|jumpCounter[4] ; 1.485             ;
; riscvpipeline:cpu|MW_Eresult[15] ; riscvpipeline:cpu|jumpCounter[4] ; 1.485             ;
; riscvpipeline:cpu|MW_Eresult[20] ; riscvpipeline:cpu|jumpCounter[4] ; 1.481             ;
; riscvpipeline:cpu|MW_Mdata[7]    ; riscvpipeline:cpu|jumpCounter[4] ; 1.452             ;
; riscvpipeline:cpu|MW_instr[0]    ; riscvpipeline:cpu|jumpCounter[4] ; 1.419             ;
; riscvpipeline:cpu|MW_Mdata[10]   ; riscvpipeline:cpu|jumpCounter[4] ; 1.406             ;
; riscvpipeline:cpu|MW_instr[2]    ; riscvpipeline:cpu|jumpCounter[4] ; 1.404             ;
; riscvpipeline:cpu|MW_instr[4]    ; riscvpipeline:cpu|jumpCounter[4] ; 1.404             ;
; riscvpipeline:cpu|MW_Eresult[7]  ; riscvpipeline:cpu|jumpCounter[4] ; 1.402             ;
; mem:ram|MEM~2069                 ; riscvpipeline:cpu|FD_instr[21]   ; 1.397             ;
; mem:ram|MEM~2581                 ; riscvpipeline:cpu|FD_instr[21]   ; 1.397             ;
; mem:ram|MEM~3093                 ; riscvpipeline:cpu|FD_instr[21]   ; 1.397             ;
; mem:ram|MEM~3605                 ; riscvpipeline:cpu|FD_instr[21]   ; 1.397             ;
; mem:ram|MEM~2197                 ; riscvpipeline:cpu|FD_instr[21]   ; 1.397             ;
; mem:ram|MEM~2709                 ; riscvpipeline:cpu|FD_instr[21]   ; 1.397             ;
; mem:ram|MEM~3221                 ; riscvpipeline:cpu|FD_instr[21]   ; 1.397             ;
; mem:ram|MEM~3733                 ; riscvpipeline:cpu|FD_instr[21]   ; 1.397             ;
; mem:ram|MEM~2325                 ; riscvpipeline:cpu|FD_instr[21]   ; 1.397             ;
; mem:ram|MEM~2837                 ; riscvpipeline:cpu|FD_instr[21]   ; 1.397             ;
; mem:ram|MEM~3349                 ; riscvpipeline:cpu|FD_instr[21]   ; 1.397             ;
; mem:ram|MEM~3861                 ; riscvpipeline:cpu|FD_instr[21]   ; 1.397             ;
; mem:ram|MEM~2453                 ; riscvpipeline:cpu|FD_instr[21]   ; 1.397             ;
; mem:ram|MEM~2965                 ; riscvpipeline:cpu|FD_instr[21]   ; 1.397             ;
; mem:ram|MEM~3477                 ; riscvpipeline:cpu|FD_instr[21]   ; 1.397             ;
; mem:ram|MEM~3989                 ; riscvpipeline:cpu|FD_instr[21]   ; 1.397             ;
; mem:ram|MEM~2101                 ; riscvpipeline:cpu|FD_instr[21]   ; 1.397             ;
; mem:ram|MEM~2613                 ; riscvpipeline:cpu|FD_instr[21]   ; 1.397             ;
; mem:ram|MEM~3125                 ; riscvpipeline:cpu|FD_instr[21]   ; 1.397             ;
; mem:ram|MEM~3637                 ; riscvpipeline:cpu|FD_instr[21]   ; 1.397             ;
; mem:ram|MEM~2229                 ; riscvpipeline:cpu|FD_instr[21]   ; 1.397             ;
; mem:ram|MEM~2741                 ; riscvpipeline:cpu|FD_instr[21]   ; 1.397             ;
; mem:ram|MEM~3253                 ; riscvpipeline:cpu|FD_instr[21]   ; 1.397             ;
; mem:ram|MEM~3765                 ; riscvpipeline:cpu|FD_instr[21]   ; 1.397             ;
; mem:ram|MEM~2357                 ; riscvpipeline:cpu|FD_instr[21]   ; 1.397             ;
; mem:ram|MEM~2869                 ; riscvpipeline:cpu|FD_instr[21]   ; 1.397             ;
; mem:ram|MEM~3381                 ; riscvpipeline:cpu|FD_instr[21]   ; 1.397             ;
; mem:ram|MEM~3893                 ; riscvpipeline:cpu|FD_instr[21]   ; 1.397             ;
; mem:ram|MEM~2485                 ; riscvpipeline:cpu|FD_instr[21]   ; 1.397             ;
; mem:ram|MEM~2997                 ; riscvpipeline:cpu|FD_instr[21]   ; 1.397             ;
; mem:ram|MEM~3509                 ; riscvpipeline:cpu|FD_instr[21]   ; 1.397             ;
; mem:ram|MEM~4021                 ; riscvpipeline:cpu|FD_instr[21]   ; 1.397             ;
; mem:ram|MEM~2133                 ; riscvpipeline:cpu|FD_instr[21]   ; 1.397             ;
; mem:ram|MEM~2645                 ; riscvpipeline:cpu|FD_instr[21]   ; 1.397             ;
; mem:ram|MEM~3157                 ; riscvpipeline:cpu|FD_instr[21]   ; 1.397             ;
; mem:ram|MEM~3669                 ; riscvpipeline:cpu|FD_instr[21]   ; 1.397             ;
; mem:ram|MEM~2261                 ; riscvpipeline:cpu|FD_instr[21]   ; 1.397             ;
; mem:ram|MEM~2773                 ; riscvpipeline:cpu|FD_instr[21]   ; 1.397             ;
; mem:ram|MEM~3285                 ; riscvpipeline:cpu|FD_instr[21]   ; 1.397             ;
; mem:ram|MEM~3797                 ; riscvpipeline:cpu|FD_instr[21]   ; 1.397             ;
; mem:ram|MEM~2389                 ; riscvpipeline:cpu|FD_instr[21]   ; 1.397             ;
; mem:ram|MEM~2901                 ; riscvpipeline:cpu|FD_instr[21]   ; 1.397             ;
; mem:ram|MEM~3413                 ; riscvpipeline:cpu|FD_instr[21]   ; 1.397             ;
; mem:ram|MEM~3925                 ; riscvpipeline:cpu|FD_instr[21]   ; 1.397             ;
; mem:ram|MEM~2517                 ; riscvpipeline:cpu|FD_instr[21]   ; 1.397             ;
; mem:ram|MEM~3029                 ; riscvpipeline:cpu|FD_instr[21]   ; 1.397             ;
; mem:ram|MEM~3541                 ; riscvpipeline:cpu|FD_instr[21]   ; 1.397             ;
; mem:ram|MEM~4053                 ; riscvpipeline:cpu|FD_instr[21]   ; 1.397             ;
+----------------------------------+----------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device 5CEBA4F23C7 for design "project"
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (171001): Fitter is performing a Fast Fit compilation, which decreases Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (179010): REFCLK input I/O of auto-promoted clock driver KEY[0]~inputCLKENA0 is not placed onto a dedicated REFCLK input pin
    Info (179012): Refclk input I/O pad KEY[0] is placed onto PIN_U7
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 3 clocks (3 global)
    Info (11162): counter[23]~CLKENA0 with 8937 fanout uses global clock CLKCTRL_G2
    Info (11162): CLOCK_50~inputCLKENA0 with 23 fanout uses global clock CLKCTRL_G6
    Info (11162): KEY[0]~inputCLKENA0 with 8 fanout uses global clock CLKCTRL_G4
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Critical Warning (332012): Synopsys Design Constraints File file not found: 'project.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332128): Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info (332127): Assuming a default timing requirement
Info (332111): Found 3 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    1.000     CLOCK_50
    Info (332111):    1.000  counter[23]
    Info (332111):    1.000       KEY[0]
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "VGA_B[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_VS" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:10
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:04
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:07
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 13% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 50% of the available device resources in the region that extends from location X11_Y11 to location X21_Y22
Info (170194): Fitter routing operations ending: elapsed time is 00:00:48
Info (11888): Total time spent on timing analysis during the Fitter is 9.70 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:37
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Critical Warning (169244): Total number of single-ended output or bi-directional pins in bank 2A have exceeded the recommended amount in a bank where dedicated LVDS, RSDS, or mini-LVDS outputs exists.
    Info (169245): There are 12 output pin(s) with I/O standard 2.5 V and termination Series 50 Ohm
        Info (169220): Location C1 (pad PAD_16): Pin HEX5[4] of type output uses 2.5 V I/O standard
        Info (169220): Location C2 (pad PAD_18): Pin HEX5[5] of type output uses 2.5 V I/O standard
        Info (169220): Location L1 (pad PAD_21): Pin LEDR[9] of type output uses 2.5 V I/O standard
        Info (169220): Location L2 (pad PAD_23): Pin LEDR[8] of type output uses 2.5 V I/O standard
        Info (169220): Location N1 (pad PAD_24): Pin LEDR[5] of type output uses 2.5 V I/O standard
        Info (169220): Location U1 (pad PAD_25): Pin LEDR[7] of type output uses 2.5 V I/O standard
        Info (169220): Location N2 (pad PAD_26): Pin LEDR[4] of type output uses 2.5 V I/O standard
        Info (169220): Location U2 (pad PAD_27): Pin LEDR[6] of type output uses 2.5 V I/O standard
        Info (169220): Location W2 (pad PAD_28): Pin LEDR[2] of type output uses 2.5 V I/O standard
        Info (169220): Location AA1 (pad PAD_29): Pin LEDR[1] of type output uses 2.5 V I/O standard
        Info (169220): Location Y3 (pad PAD_30): Pin LEDR[3] of type output uses 2.5 V I/O standard
        Info (169220): Location AA2 (pad PAD_31): Pin LEDR[0] of type output uses 2.5 V I/O standard
Critical Warning (169244): Total number of single-ended output or bi-directional pins in bank 4A have exceeded the recommended amount in a bank where dedicated LVDS, RSDS, or mini-LVDS outputs exists.
    Info (169245): There are 36 output pin(s) with I/O standard 2.5 V and termination Series 50 Ohm
        Info (169220): Location Y14 (pad PAD_115): Pin HEX2[3] of type output uses 2.5 V I/O standard
        Info (169220): Location Y15 (pad PAD_117): Pin HEX4[5] of type output uses 2.5 V I/O standard
        Info (169220): Location V14 (pad PAD_118): Pin HEX2[4] of type output uses 2.5 V I/O standard
        Info (169220): Location AB17 (pad PAD_119): Pin HEX2[1] of type output uses 2.5 V I/O standard
        Info (169220): Location AB18 (pad PAD_121): Pin HEX1[4] of type output uses 2.5 V I/O standard
        Info (169220): Location AB20 (pad PAD_122): Pin HEX1[1] of type output uses 2.5 V I/O standard
        Info (169220): Location Y16 (pad PAD_123): Pin HEX3[0] of type output uses 2.5 V I/O standard
        Info (169220): Location AB21 (pad PAD_124): Pin HEX2[6] of type output uses 2.5 V I/O standard
        Info (169220): Location Y17 (pad PAD_125): Pin HEX3[2] of type output uses 2.5 V I/O standard
        Info (169220): Location T14 (pad PAD_126): Pin HEX5[2] of type output uses 2.5 V I/O standard
        Info (169220): Location AA17 (pad PAD_127): Pin HEX1[5] of type output uses 2.5 V I/O standard
        Info (169220): Location U15 (pad PAD_128): Pin HEX4[4] of type output uses 2.5 V I/O standard
        Info (169220): Location AA18 (pad PAD_129): Pin HEX1[3] of type output uses 2.5 V I/O standard
        Info (169220): Location AA19 (pad PAD_130): Pin HEX1[2] of type output uses 2.5 V I/O standard
        Info (169220): Location V20 (pad PAD_131): Pin HEX4[2] of type output uses 2.5 V I/O standard
        Info (169220): Location AA20 (pad PAD_132): Pin HEX1[0] of type output uses 2.5 V I/O standard
        Info (169220): Location W19 (pad PAD_133): Pin HEX5[6] of type output uses 2.5 V I/O standard
        Info (169220): Location V16 (pad PAD_134): Pin HEX3[3] of type output uses 2.5 V I/O standard
        Info (169220): Location AB22 (pad PAD_135): Pin HEX2[5] of type output uses 2.5 V I/O standard
        Info (169220): Location W16 (pad PAD_136): Pin HEX3[1] of type output uses 2.5 V I/O standard
        Info (169220): Location AA22 (pad PAD_137): Pin HEX0[6] of type output uses 2.5 V I/O standard
        Info (169220): Location Y22 (pad PAD_138): Pin HEX0[4] of type output uses 2.5 V I/O standard
        Info (169220): Location Y20 (pad PAD_139): Pin HEX4[1] of type output uses 2.5 V I/O standard
        Info (169220): Location W22 (pad PAD_140): Pin HEX0[2] of type output uses 2.5 V I/O standard
        Info (169220): Location Y19 (pad PAD_141): Pin HEX2[0] of type output uses 2.5 V I/O standard
        Info (169220): Location P14 (pad PAD_142): Pin HEX5[3] of type output uses 2.5 V I/O standard
        Info (169220): Location Y21 (pad PAD_143): Pin HEX0[5] of type output uses 2.5 V I/O standard
        Info (169220): Location W21 (pad PAD_145): Pin HEX0[3] of type output uses 2.5 V I/O standard
        Info (169220): Location U22 (pad PAD_146): Pin HEX1[6] of type output uses 2.5 V I/O standard
        Info (169220): Location V19 (pad PAD_147): Pin HEX3[6] of type output uses 2.5 V I/O standard
        Info (169220): Location V21 (pad PAD_148): Pin HEX0[1] of type output uses 2.5 V I/O standard
        Info (169220): Location V18 (pad PAD_149): Pin HEX3[5] of type output uses 2.5 V I/O standard
        Info (169220): Location U16 (pad PAD_150): Pin HEX4[3] of type output uses 2.5 V I/O standard
        Info (169220): Location U21 (pad PAD_151): Pin HEX0[0] of type output uses 2.5 V I/O standard
        Info (169220): Location U17 (pad PAD_152): Pin HEX3[4] of type output uses 2.5 V I/O standard
        Info (169220): Location U20 (pad PAD_153): Pin HEX4[0] of type output uses 2.5 V I/O standard
Info (144001): Generated suppressed messages file C:/Users/844851/Downloads/projeto_final_aoc/labs/projeto_final/project.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 23 warnings
    Info: Peak virtual memory: 5815 megabytes
    Info: Processing ended: Thu Dec 11 11:42:29 2025
    Info: Elapsed time: 00:02:10
    Info: Total CPU time (on all processors): 00:02:32


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/844851/Downloads/projeto_final_aoc/labs/projeto_final/project.fit.smsg.


