# Verilog 공부 기록지 작성
- ## 목표 : reference 없이 module ~ endmodule 코딩
-   Git을 이용해서 내가 얼마나 나아지고 있는지 Branch로 확인하기 위함.

Start : 2024-01-18
