---
layout: default
title: 0.18μm FeRAM Process Flow（強誘電体メモリプロセス）
---

---

# 📘 0.18μm FeRAM Process Flow（強誘電体メモリプロセス）

[![Hybrid License](https://img.shields.io/badge/license-Hybrid-blueviolet)](https://samizo-aitl.github.io/Edusemi-v4x/#-ライセンス--license)

> ⚠️ **注意 / Notice**  
> 本プロセスフローは、三溝真一による**構想・教育目的**のプロセス設計に基づいています。実在する製品・製造フロー・企業機密とは一切関係ありません。  
> *This process flow is a conceptual and educational design proposed by **Shinichi Samizo**. It is not related to any actual product, manufacturing process, or proprietary information.*

---

## 🧭 概要 / Overview

本教材では、**0.18μm CMOSロジックプロセス**を基盤とした仮想構成により、**FeRAM（強誘電体メモリ）**の代表的な製造フローを解説します。  
キャパシタ構造には **Pt/PZT/Ti** を採用し、**Coサリサイド（CoSi₂）**、**多層Al配線（Metal-1〜3）＋Wプラグ接続構造**など、実用プロセス技術と整合性のある構成です。  

また、本構成では、**メモリセル部（3.3V）とロジック部（1.8V）の二電源構成**を想定し、レベルシフタを用いた信号接続設計も考慮されています。

This document presents an educational process flow for FeRAM, constructed on a **0.18μm CMOS logic platform**.  
The capacitor stack is composed of **Pt/PZT/Ti**, and the flow includes **Co salicide (CoSi₂)**, **triple-layer Al interconnects with W-plug via structure**, and other practical fabrication steps.  

This flow assumes a **dual-voltage design** with **3.3V for memory cells** and **1.8V for logic circuits**, including signal-level conversion through level shifters.

---

## 🔧 プロセスの主な特徴 / Key Features

| 項目 / Item | 内容 / Description |
|-------------|--------------------|
| **キャパシタ構造 / Capacitor Structure** | Pt（下部電極 / bottom electrode） / PZT（強誘電体 / ferroelectric） / Ti（上部電極 / top electrode） |
| **保護膜 / Protective Layer** | AlOx膜によるPZT耐環境保護（スパッタ + ALD）<br>Environmental protection for PZT using AlOx film (sputtering + ALD) |
| **金属配線層 / Metal Interconnect Layers** | Al系 3層（Metal-1〜3）＋Wプラグ接続構造<br>Three-layer Al wiring (Metal-1 to Metal-3) with W plug connection |
| **バリア層 / Barrier Layer** | Ti/TiNスパッタによる拡散防止<br>Diffusion barrier using Ti/TiN sputtering |
| **接続方式 / Interconnect Method** | Wプラグ（Via-0〜3）＋CMPによる平坦化<br>W plug (Via-0 to Via-3) with CMP planarization |
| **サリサイド / Salicide Process** | Coスパッタ＋アニールでCoSi₂形成<br>Co sputtering and annealing to form CoSi₂ |
| **寸法制御 / Critical Dimension Control** | 0.18μm〜0.5μm（露光・エッチング）<br>0.18 μm to 0.5 μm by lithography and etching |
| **動作電圧 / Operating Voltages** | メモリセル：**3.3V**、ロジック回路：**1.8V**<br>Memory cells: **3.3V**, Logic circuits: **1.8V** |
| **レベル変換 / Level Shifting** | 書き込み・制御信号は1.8V→3.3Vへ昇圧設計<br>Write/control signals are level-shifted from 1.8V to 3.3V |
| **アプリケーション / Applications** | 車載MCU、低電力エンベデッドNVM など<br>Automotive MCUs, low-power embedded NVM, etc. |

### 🔍 電圧別MOS構成プロセス要点 / Voltage-Specific MOS Integration Summary

| 工程 / Step | 1.8Vデバイス / 1.8V Devices | 3.3Vデバイス / 3.3V Devices |
|-------------|------------------------------|------------------------------|
| **チャネル注入**<br>Channel Doping | NCD / PCD マスクで浅ドープ<br>Shallow doping via NCD/PCD masks | NCD2 / PCD2 マスクで深ドープ<br>Deep doping via NCD2/PCD2 masks |
| **ゲート酸化**<br>Gate Oxidation | G1: 35Å 酸化 → G2で膜厚維持<br>G1: 35Å → no re-oxidation | G1: 35Å 酸化 → G2で+35Å再酸化（合計70Å）<br>G1: 35Å → +35Å G2 oxidation (total 70Å) |
| **S/D拡散**<br>Source/Drain Diffusion | LDD: NLL / PLL → 深拡散: NLL2 / PLL2<br>LDD then deep: NLL → NLL2, PLL → PLL2 | LDD: NLM / PLM → 深拡散: NLM2 / PLM2<br>LDD then deep: NLM → NLM2, PLM → PLM2 |

### 🔬 G1/G2酸化工程の逆Tox制御戦略 / G1/G2 Oxidation Strategy (Inverse Tox Scheme)

本プロセスでは、動作電圧ごとにゲート酸化膜厚を調整するため、**逆Tox制御**を用いています。  
This process adopts an **inverse Tox scheme** to control gate oxide thickness by operating voltage.

#### ⚙️ 工程フロー / Process Flow

| 工程名 / Step | 内容 / Description |
|---------------|---------------------|
| G1-OX | 全領域に初期酸化膜（35Å）<br>Initial oxidation (35Å) for all regions |
| G1-PH/ET | 1.8V領域の酸化膜を選択エッチング除去<br>Selectively etch G1 oxide from 1.8V regions |
| G2-OX | 全領域を再酸化（35Å）<br>Re-oxidation of all areas (35Å) |

#### 📏 最終Tox / Final Oxide Thickness

| 電圧 / VDD | Tox (Å) | 備考 / Notes |
|------------|---------|--------------|
| 1.8V | 35 | G1除去 → G2酸化のみ<br>G1 removed → G2 only |
| 3.3V | 70 | G1 + G2酸化の合算<br>G1 + G2 combined |

---

## 📋 プロセスフロー要約 / *Process Flow Summary*  

| 工程カテゴリ / *Process Category* | 主な処理 / *Main Process* | 目的 / *Purpose* |
|-----------------------------------|---------------------------|------------------|
| **FEOL** | N/Pウェル形成、チャネル注入、G1/G2酸化 <br>*N/P well formation, channel doping, G1/G2 oxidation* | 1.8V/3.3V MOS分離 <br>*Separation of 1.8V/3.3V MOS devices* |
| **Gate** | ポリSiゲート、CoSi₂サリサイド <br>*Poly-Si gate, CoSi₂ salicide* | CMOS互換・低抵抗 <br>*CMOS compatibility, low resistance* |
| **Capacitor** | Pt/PZT/Ti キャパシタ + AlOx保護 <br>*Pt/PZT/Ti capacitor + AlOx protection* | FeRAMセル形成 <br>*FeRAM cell formation* |
| **BEOL** | Wプラグ、Al配線（M1〜M3）、CMP <br>*W plugs, Al interconnects (M1–M3), CMP* | 配線接続 <br>*Interconnect wiring* |
| **Pad/Passivation** | Bond Pad、SiN/SiO₂パッシベーション <br>*Bond pads, SiN/SiO₂ passivation* | 外部I/O保護 <br>*External I/O protection* |

👉 **フルフロー表はこちら → [feram_full_process_table.md](./feram_full_process_table.md)**

---

## 🧠 FeRAM特有工程の詳細解説 / Detailed Explanation of Key FeRAM Steps

### 🔽 キャパシタ形成（Pt/PZT/Ti）  
*🔽 Capacitor Formation (Pt/PZT/Ti)*

- **TI1-SP（下部） / TI1-SP (Bottom Layer)**  
  Tiスパッタ。Ptとの密着性を確保するアドヒージョン層（約300Å）。  
  Ti sputtering as an adhesion layer to ensure bonding with Pt (approx. 300Å).

- **Pt-SP**  
  下部電極。高耐久性・導電性を持つPt層（1000〜1500Å）。  
  Bottom electrode using Pt with high durability and conductivity (1000–1500Å).

- **PZT-COT / PZT-ANL**  
  PZT強誘電膜のスピンコートとアニール処理。ペロブスカイト構造への結晶化が必要。  
  Spin coating and annealing of PZT ferroelectric film; crystallization into a perovskite phase is required.

- **TI2-SP（上部） / TI2-SP (Top Layer)**  
  上部電極。配線またはAl層とのバッファとしても機能。  
  Top electrode; also serves as a buffer to wiring or Al layers.

- **結晶配向性の確認 / Crystallographic Orientation Check**  
  上部電極形成後、PZTの(100)または(111)面配向を確認するため、XRD（X線回折）評価を実施。  
  After top electrode formation, XRD (X-ray diffraction) is performed to verify the (100) or (111) orientation of the PZT film
> FeRAM薄膜の結晶性評価については、[XRD解析の基本と応用](./xrd_principle_and_application.md)を参照してください。

- **CAP-PH / CAP-ET**  
  Pt/PZT/Ti構造のパターニング工程。**Ptは化学的エッチングが困難なため、CMPではなくイオンミリング（IBE）などの物理エッチング技術が用いられる。**  
  Patterning of the Pt/PZT/Ti structure. **Since Pt is resistant to chemical etching, CMP is not applicable; physical etching such as ion beam etching (IBE) is typically employed.**

---

### 🔽 保護膜形成（AlOx）  
*🔽 Protective Layer Formation (AlOx)*

- **ALOX-SP / ALOX-DP**  
  スパッタまたはALDによるAlOx保護膜形成。ピンホール制御が信頼性の鍵。  
  AlOx protective layer deposition via sputtering or ALD; pinhole suppression is critical for reliability.

- **ALOX-PH / ALOX-ET**  
  開口形成工程。後続の配線層との電気接続部を形成。  
  Photolithography and etching to expose connection areas for subsequent wiring layers.

---

### 🔽 接続構造（Metal-0〜Via-0）  
*🔽 Interconnect Structure (Metal-0 to Via-0)*

- **HLX-DP**  
  PE-TEOSによるILD-0（層間絶縁膜）堆積。  
  Deposition of ILD-0 (interlayer dielectric) using PE-TEOS.

- **HLX-PH / HLX-ET**  
  Via-0パターニングとエッチングで開口を形成。  
  Lithography and etching to form Via-0 openings.

- **TINX-SP**  
  Ti/TiNスパッタ（約300Å）でバリア層形成。Wプラグとの反応防止。  
  Ti/TiN sputtered barrier layer (~300Å) to prevent interaction with W plug.

- **HWX-DP / HWX-CMP**  
  W-CVDとCMPによるVia-0の形成。キャパシタからMetal-1への電気接続を確立。  
  Formation of Via-0 by W-CVD and CMP; enables electrical connection from capacitor to Metal-1.
  
---

### ⚠️ 特記事項：水素還元によるPZT特性劣化への対策  
*⚠️ Note: Mitigation of PZT Degradation by Hydrogen Annealing*

- **懸念事項 / Concern**  
  FeRAM構造では、**後工程（特に最終水素アニール）における水素還元作用により、PZT膜のヒステリシス特性が劣化（インプリント）する**可能性がある。  
  In FeRAM structures, **hydrogen exposure during backend processes (especially final hydrogen annealing)** can degrade the hysteresis characteristics of the PZT layer (so-called **imprint effect**).

- **対策 / Countermeasure**  
  これを防ぐために、**AlOx保護膜をスパッタ＋ALDの二重構造で形成**し、PZT層を水素雰囲気から隔離する。さらに、**最終の水素シンター工程は本フローから除外**している。  
  To prevent this issue, **a dual-layer AlOx protective film (sputtering + ALD)** is employed to isolate the PZT layer from hydrogen atmosphere. Moreover, **final hydrogen sintering is intentionally excluded** from this process flow.

### ✅ 改善事項：HfZrO₂採用による水素工程対応性の向上  
*✅ Improvement: Enhanced Hydrogen Process Compatibility by Adopting HfZrO₂*

**PZT型FeRAM**では、**水素還元**により特性劣化が生じるため、**保護膜形成**や**水素アニールの回避**が必要だった。  
In **PZT-based FeRAM**, performance degradation caused by **hydrogen reduction** necessitated the use of **protective barrier films** and **exclusion of hydrogen annealing** from the backend process.

一方、**HfZrO₂系FeRAM/FeFET**は**水素耐性に優れ**、**CMOS準拠の420 °C水素シンター**も工程に含めることが可能であり、  
プロセス整合性と量産性が**大幅に改善**される。  
In contrast, **HfZrO₂-based FeRAM/FeFET** offers **excellent hydrogen resistance**, allowing inclusion of **standard 420 °C hydrogen sintering** in the process flow, resulting in **significant improvements in CMOS compatibility and manufacturability**.

👉 詳細は[こちらの技術ノート](../../d_chapter1_memory_technologies/doc_FeRAM/hfo2_h2_compat.md)を参照。  
👉 For details, see [this technical note](../../d_chapter1_memory_technologies/doc_FeRAM/hfo2_h2_compat.md).

---

### 📘 FeRAM / 薄膜ピエゾ特性評価（ヒステリシス・変位・DBLI測定）  
*FeRAM / Thin-Film Piezoelectric Evaluation Principles (Hysteresis, Displacement, DBLI)* 
👉 [feram_piezo_evaluation_principles.md](./feram_piezo_evaluation_principles.md)

- ✅ **FeRAMのヒステリシス特性**（Pm, Pr, Vc）と **PUND法** の原理解説  
  Explanation of **ferroelectric hysteresis loops**  
  *(Pm: maximum polarization, Pr: remanent polarization, Vc: coercive voltage)*  
  and the **PUND (Positive-Up-Negative-Down) measurement method**.

- ✅ **PZTアクチュエータのバタフライカーブ**と**DBLI法による変位評価**  
  **Butterfly curve** (voltage–displacement characteristics) of PZT actuators,  
  and displacement evaluation using the **DBLI (Double Beam Laser Interferometry)** method.

---

### 📄 0.18μm CMOS Device Parameter  
👉 [0.18um_etests_summary_unified.md](../../chapter3_process_evolution/docs/0.18um_etests_summary_unified.md)

本資料では、0.18μm CMOSプロセスにおける **E-test評価パラメータ** を用いて、  
**1.8V / 3.3V / 5.0V** 各動作電圧デバイスの特性比較を行っています。  
This document compares **device characteristics** for **1.8V / 3.3V / 5.0V CMOS devices**,  
based on key **E-test parameters** such as threshold voltage, saturation current,  
transconductance, leakage current, breakdown voltage, and subthreshold slope.

---

## 🔗 関連教材リンク / Related Links

- 🔬 **[0.18μm CMOSロジックプロセス](../../chapter3_process_evolution/docs/0.18um_Logic_ProcessFlow.md)**  
  0.18μm CMOS logic process flow (educational model)

- 🔬 **[0.18μmCMOS 1.8V/3.3V/5V混載フロントエンドプロセス](../../chapter3_process_evolution/docs/0.18um_1.8V_3.3V_5V.md)**  
  0.18μm CMOS 1.8V/3.3V/5V frontend process flow (educational model)

- 📐 **[MOSトランジスタの特性と信頼性](../../chapter4_mos_characteristics/README.md)**  
  MOS transistor characteristics and reliability

- 💾 **[メモリ技術： SRAM / DRAM / FeRAM / MRAM / 3DNAND ](../../d_chapter1_memory_technologies/README.md)**  
  Memory technologies: FeRAM / ReRAM / MRAM

---

## 📝 補足 / Notes

- PZT膜のZr/Ti比と焼成条件は、スイッチング特性・保持特性に大きく影響。  
  Zr/Ti ratio and annealing conditions of the PZT film greatly affect switching and retention properties.

- AlOx膜の品質（密度・膜厚均一性）は長期信頼性に直結。  
  Quality of AlOx film (density and thickness uniformity) directly impacts long-term reliability.

---

## 👤 **執筆者 / Author**

| **項目 / Item** | **内容 / Details** |
|-----------------|--------------------|
| **著者 / Author** | 三溝 真一（Shinichi Samizo） |
| **Email** | [![Email](https://img.shields.io/badge/Email-shin3t72%40gmail.com-red?style=for-the-badge&logo=gmail)](mailto:shin3t72@gmail.com) |
| **X** | [![X](https://img.shields.io/badge/X-@shin3t72-black?style=for-the-badge&logo=x)](https://x.com/shin3t72) |
| **GitHub** | [![GitHub](https://img.shields.io/badge/GitHub-Samizo--AITL-blue?style=for-the-badge&logo=github)](https://github.com/Samizo-AITL) |

---

## 📄 **ライセンス / License**
[![Hybrid License](https://img.shields.io/badge/license-Hybrid-blueviolet)](#-ライセンス--license)  

> 教材・コード・図表の性質に応じたハイブリッドライセンスを採用。  
> *Hybrid licensing based on the nature of the materials, code, and diagrams.*

| 📌 項目 / Item | ライセンス / License | 説明 / Description |
|------|------|------|
| **コード（Code）** | [MIT License](https://opensource.org/licenses/MIT) | 自由に使用・改変・再配布が可能<br>*Free to use, modify, and redistribute* |
| **教材テキスト（Text materials）** | [CC BY 4.0](https://creativecommons.org/licenses/by/4.0/) | 著者表示必須<br>*Attribution required* |
| **図表・イラスト（Figures & diagrams）** | [CC BY-NC 4.0](https://creativecommons.org/licenses/by-nc/4.0/) | 非商用利用のみ許可<br>*Non-commercial use only* |
| **外部引用（External references）** | 元ライセンスに従う<br>*Follow the original license* | 引用元を明記<br>*Cite the original source* |

