============================================================
  Generated by:           Encounter(R) RTL Compiler v14.10-s022_1
  Generated on:           Jul 25 2021  12:42:23 pm
  Module:                 dsc_serial_mul_synth
  Technology library:     gscl45nm 
  Operating conditions:   typical (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

         Instance           Cells  Cell Area  Net Area  Total Area  Wireload     
---------------------------------------------------------------------------------
dsc_serial_mul_synth          147        578         0         578    <none> (D) 
  TOP                         147        578         0         578    <none> (D) 
    stoch2bin                  53        241         0         241    <none> (D) 
    genblk1[1].genblk1.sng     47        168         0         168    <none> (D) 
      ctr                      28        127         0         127    <none> (D) 
    genblk1[0].genblk1.sng     46        166         0         166    <none> (D) 
      ctr                      27        124         0         124    <none> (D) 

 (D) = wireload is default in technology library
