# Generated by Yosys 0.60+36 (git sha1 2833a4450, clang++ 18.1.8 -fPIC -O3)
autoidx 187
module \timer_regs_Brtl
  wire input 4 \we
  wire width 32 input 6 \wdata
  wire input 2 \rst_n
  attribute \init 0
  wire width 32 \reg_pre
  attribute \init 0
  wire width 32 \reg_load
  attribute \init 32'xxxxxxxxxxxxxxxxxxxxxxxxxxxxxx00
  wire width 32 \reg_int_sts
  attribute \init 0
  wire width 32 \reg_int_en
  attribute \init 0
  wire width 32 \reg_ctrl
  attribute \init 0
  wire width 32 \reg_cmp
  attribute \init 0
  wire width 32 \reg_cap
  wire width 32 output 11 \rdata
  wire output 15 \pwm_en
  wire width 16 output 19 \pre_val
  wire output 18 \pre_en
  wire output 13 \mode
  wire width 32 output 20 \load_val
  wire output 22 \load_cmd
  wire output 23 \intr_o
  wire output 16 \ext_en
  wire output 12 \en
  wire output 14 \dir
  wire width 32 input 7 \current_val
  wire input 3 \cs
  wire input 10 \core_irq
  wire width 32 output 21 \cmp_val
  wire input 1 \clk
  wire width 32 input 8 \capture_val
  wire input 9 \capture_stb
  wire output 17 \cap_en
  wire width 6 input 5 \addr
  wire width 32 $auto$ghdl.cc:827:import_module$97
  wire width 32 $auto$ghdl.cc:827:import_module$95
  wire width 32 $auto$ghdl.cc:827:import_module$93
  wire width 32 $auto$ghdl.cc:827:import_module$91
  wire $auto$ghdl.cc:827:import_module$90
  wire $auto$ghdl.cc:827:import_module$89
  wire $auto$ghdl.cc:827:import_module$88
  wire $auto$ghdl.cc:827:import_module$84
  wire $auto$ghdl.cc:827:import_module$83
  wire $auto$ghdl.cc:827:import_module$82
  wire $auto$ghdl.cc:827:import_module$81
  wire $auto$ghdl.cc:827:import_module$78
  wire $auto$ghdl.cc:827:import_module$77
  wire width 32 $auto$ghdl.cc:827:import_module$76
  wire width 32 $auto$ghdl.cc:827:import_module$75
  wire width 32 $auto$ghdl.cc:827:import_module$74
  wire width 32 $auto$ghdl.cc:827:import_module$73
  wire width 32 $auto$ghdl.cc:827:import_module$72
  wire width 32 $auto$ghdl.cc:827:import_module$71
  wire width 32 $auto$ghdl.cc:827:import_module$70
  wire width 32 $auto$ghdl.cc:827:import_module$69
  wire width 32 $auto$ghdl.cc:827:import_module$68
  wire width 32 $auto$ghdl.cc:827:import_module$67
  wire width 32 $auto$ghdl.cc:827:import_module$66
  wire width 32 $auto$ghdl.cc:827:import_module$65
  wire width 32 $auto$ghdl.cc:827:import_module$64
  wire width 32 $auto$ghdl.cc:827:import_module$63
  wire width 32 $auto$ghdl.cc:827:import_module$54
  wire $auto$ghdl.cc:827:import_module$53
  wire $auto$ghdl.cc:827:import_module$52
  wire $auto$ghdl.cc:827:import_module$51
  wire $auto$ghdl.cc:827:import_module$50
  wire $auto$ghdl.cc:827:import_module$49
  wire $auto$ghdl.cc:827:import_module$48
  wire $auto$ghdl.cc:827:import_module$46
  wire $auto$ghdl.cc:827:import_module$44
  wire $auto$ghdl.cc:827:import_module$43
  wire $auto$ghdl.cc:827:import_module$37
  wire $auto$ghdl.cc:827:import_module$36
  wire $auto$ghdl.cc:827:import_module$35
  wire width 32 $auto$ghdl.cc:827:import_module$102
  wire width 32 $auto$ghdl.cc:827:import_module$100
  cell $adff \:280
    parameter \WIDTH 32
    parameter \CLK_POLARITY 1
    parameter \ARST_VALUE 0
    parameter \ARST_POLARITY 0
    connect \Q \reg_cap
    connect \D $auto$ghdl.cc:827:import_module$102
    connect \CLK \clk
    connect \ARST \rst_n
  end
  cell $mux \:279
    parameter \WIDTH 32
    connect \Y $auto$ghdl.cc:827:import_module$102
    connect \S $auto$ghdl.cc:827:import_module$78
    connect \B \capture_val
    connect \A \reg_cap
  end
  cell $adff \:278
    parameter \WIDTH 32
    parameter \CLK_POLARITY 1
    parameter \ARST_VALUE 0
    parameter \ARST_POLARITY 0
    connect \Q \reg_cmp
    connect \D $auto$ghdl.cc:827:import_module$100
    connect \CLK \clk
    connect \ARST \rst_n
  end
  cell $mux \:277
    parameter \WIDTH 32
    connect \Y $auto$ghdl.cc:827:import_module$100
    connect \S $auto$ghdl.cc:827:import_module$35
    connect \B $auto$ghdl.cc:827:import_module$76
    connect \A \reg_cmp
  end
  cell $adff \:276
    parameter \WIDTH 2
    parameter \CLK_POLARITY 1
    parameter \ARST_VALUE 2'00
    parameter \ARST_POLARITY 0
    connect \Q \reg_int_sts [1:0]
    connect \D { $auto$ghdl.cc:827:import_module$90 $auto$ghdl.cc:827:import_module$84 }
    connect \CLK \clk
    connect \ARST \rst_n
  end
  cell $adff \:275
    parameter \WIDTH 32
    parameter \CLK_POLARITY 1
    parameter \ARST_VALUE 0
    parameter \ARST_POLARITY 0
    connect \Q \reg_int_en
    connect \D $auto$ghdl.cc:827:import_module$97
    connect \CLK \clk
    connect \ARST \rst_n
  end
  cell $mux \:274
    parameter \WIDTH 32
    connect \Y $auto$ghdl.cc:827:import_module$97
    connect \S $auto$ghdl.cc:827:import_module$35
    connect \B $auto$ghdl.cc:827:import_module$75
    connect \A \reg_int_en
  end
  cell $adff \:273
    parameter \WIDTH 32
    parameter \CLK_POLARITY 1
    parameter \ARST_VALUE 0
    parameter \ARST_POLARITY 0
    connect \Q \reg_pre
    connect \D $auto$ghdl.cc:827:import_module$95
    connect \CLK \clk
    connect \ARST \rst_n
  end
  cell $mux \:272
    parameter \WIDTH 32
    connect \Y $auto$ghdl.cc:827:import_module$95
    connect \S $auto$ghdl.cc:827:import_module$35
    connect \B $auto$ghdl.cc:827:import_module$74
    connect \A \reg_pre
  end
  cell $adff \:271
    parameter \WIDTH 32
    parameter \CLK_POLARITY 1
    parameter \ARST_VALUE 0
    parameter \ARST_POLARITY 0
    connect \Q \reg_load
    connect \D $auto$ghdl.cc:827:import_module$93
    connect \CLK \clk
    connect \ARST \rst_n
  end
  cell $mux \:270
    parameter \WIDTH 32
    connect \Y $auto$ghdl.cc:827:import_module$93
    connect \S $auto$ghdl.cc:827:import_module$35
    connect \B $auto$ghdl.cc:827:import_module$73
    connect \A \reg_load
  end
  cell $adff \:269
    parameter \WIDTH 32
    parameter \CLK_POLARITY 1
    parameter \ARST_VALUE 0
    parameter \ARST_POLARITY 0
    connect \Q \reg_ctrl
    connect \D $auto$ghdl.cc:827:import_module$91
    connect \CLK \clk
    connect \ARST \rst_n
  end
  cell $mux \:268
    parameter \WIDTH 32
    connect \Y $auto$ghdl.cc:827:import_module$91
    connect \S $auto$ghdl.cc:827:import_module$77
    connect \B \wdata
    connect \A \reg_ctrl
  end
  cell $mux \:244
    parameter \WIDTH 1
    connect \Y $auto$ghdl.cc:827:import_module$90
    connect \S \capture_stb
    connect \B 1'1
    connect \A $auto$ghdl.cc:827:import_module$89
  end
  cell $mux \:243
    parameter \WIDTH 1
    connect \Y $auto$ghdl.cc:827:import_module$89
    connect \S $auto$ghdl.cc:827:import_module$88
    connect \B 1'0
    connect \A \reg_int_sts [1]
  end
  cell $and \:240
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $auto$ghdl.cc:827:import_module$88
    connect \B $auto$ghdl.cc:827:import_module$81
    connect \A \wdata [1]
  end
  cell $mux \:233
    parameter \WIDTH 1
    connect \Y $auto$ghdl.cc:827:import_module$84
    connect \S \core_irq
    connect \B 1'1
    connect \A $auto$ghdl.cc:827:import_module$83
  end
  cell $mux \:232
    parameter \WIDTH 1
    connect \Y $auto$ghdl.cc:827:import_module$83
    connect \S $auto$ghdl.cc:827:import_module$82
    connect \B 1'0
    connect \A \reg_int_sts [0]
  end
  cell $and \:229
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $auto$ghdl.cc:827:import_module$82
    connect \B $auto$ghdl.cc:827:import_module$81
    connect \A \wdata [0]
  end
  cell $and \:227
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $auto$ghdl.cc:827:import_module$81
    connect \B $auto$ghdl.cc:827:import_module$35
    connect \A $auto$ghdl.cc:827:import_module$51
  end
  cell $and \:220
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $auto$ghdl.cc:827:import_module$78
    connect \B \capture_stb
    connect \A \reg_ctrl [6]
  end
  cell $and \:215
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $auto$ghdl.cc:827:import_module$77
    connect \B $auto$ghdl.cc:827:import_module$35
    connect \A $auto$ghdl.cc:827:import_module$46
  end
  cell $mux \:214
    parameter \WIDTH 32
    connect \Y $auto$ghdl.cc:827:import_module$76
    connect \S $auto$ghdl.cc:827:import_module$46
    connect \B \reg_cmp
    connect \A $auto$ghdl.cc:827:import_module$72
  end
  cell $mux \:213
    parameter \WIDTH 32
    connect \Y $auto$ghdl.cc:827:import_module$75
    connect \S $auto$ghdl.cc:827:import_module$46
    connect \B \reg_int_en
    connect \A $auto$ghdl.cc:827:import_module$71
  end
  cell $mux \:212
    parameter \WIDTH 32
    connect \Y $auto$ghdl.cc:827:import_module$74
    connect \S $auto$ghdl.cc:827:import_module$46
    connect \B \reg_pre
    connect \A $auto$ghdl.cc:827:import_module$70
  end
  cell $mux \:211
    parameter \WIDTH 32
    connect \Y $auto$ghdl.cc:827:import_module$73
    connect \S $auto$ghdl.cc:827:import_module$46
    connect \B \reg_load
    connect \A $auto$ghdl.cc:827:import_module$69
  end
  cell $mux \:209
    parameter \WIDTH 32
    connect \Y $auto$ghdl.cc:827:import_module$72
    connect \S $auto$ghdl.cc:827:import_module$36
    connect \B \reg_cmp
    connect \A $auto$ghdl.cc:827:import_module$68
  end
  cell $mux \:208
    parameter \WIDTH 32
    connect \Y $auto$ghdl.cc:827:import_module$71
    connect \S $auto$ghdl.cc:827:import_module$36
    connect \B \reg_int_en
    connect \A $auto$ghdl.cc:827:import_module$67
  end
  cell $mux \:207
    parameter \WIDTH 32
    connect \Y $auto$ghdl.cc:827:import_module$70
    connect \S $auto$ghdl.cc:827:import_module$36
    connect \B \reg_pre
    connect \A $auto$ghdl.cc:827:import_module$66
  end
  cell $mux \:206
    parameter \WIDTH 32
    connect \Y $auto$ghdl.cc:827:import_module$69
    connect \S $auto$ghdl.cc:827:import_module$36
    connect \B \wdata
    connect \A \reg_load
  end
  cell $mux \:205
    parameter \WIDTH 32
    connect \Y $auto$ghdl.cc:827:import_module$68
    connect \S $auto$ghdl.cc:827:import_module$49
    connect \B \reg_cmp
    connect \A $auto$ghdl.cc:827:import_module$65
  end
  cell $mux \:204
    parameter \WIDTH 32
    connect \Y $auto$ghdl.cc:827:import_module$67
    connect \S $auto$ghdl.cc:827:import_module$49
    connect \B \reg_int_en
    connect \A $auto$ghdl.cc:827:import_module$64
  end
  cell $mux \:203
    parameter \WIDTH 32
    connect \Y $auto$ghdl.cc:827:import_module$66
    connect \S $auto$ghdl.cc:827:import_module$49
    connect \B \wdata
    connect \A \reg_pre
  end
  cell $mux \:202
    parameter \WIDTH 32
    connect \Y $auto$ghdl.cc:827:import_module$65
    connect \S $auto$ghdl.cc:827:import_module$52
    connect \B \wdata
    connect \A \reg_cmp
  end
  cell $mux \:201
    parameter \WIDTH 32
    connect \Y $auto$ghdl.cc:827:import_module$64
    connect \S $auto$ghdl.cc:827:import_module$52
    connect \B \reg_int_en
    connect \A $auto$ghdl.cc:827:import_module$63
  end
  cell $mux \:200
    parameter \WIDTH 32
    connect \Y $auto$ghdl.cc:827:import_module$63
    connect \S $auto$ghdl.cc:827:import_module$50
    connect \B \wdata
    connect \A \reg_int_en
  end
  cell $mux \:182
    parameter \WIDTH 32
    connect \Y \rdata
    connect \S \cs
    connect \B $auto$ghdl.cc:827:import_module$54
    connect \A 0
  end
  cell $pmux \:180
    parameter \WIDTH 32
    parameter \S_WIDTH 8
    connect \Y $auto$ghdl.cc:827:import_module$54
    connect \S { $auto$ghdl.cc:827:import_module$53 $auto$ghdl.cc:827:import_module$52 $auto$ghdl.cc:827:import_module$51 $auto$ghdl.cc:827:import_module$50 $auto$ghdl.cc:827:import_module$49 $auto$ghdl.cc:827:import_module$48 $auto$ghdl.cc:827:import_module$36 $auto$ghdl.cc:827:import_module$46 }
    connect \B { \reg_cap \reg_cmp 30'000000000000000000000000000000 \reg_int_sts [1:0] \reg_int_en \reg_pre \current_val \reg_load \reg_ctrl }
    connect \A 0
  end
  cell $eq \:177
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 5
    parameter \B_SIGNED 0
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $auto$ghdl.cc:827:import_module$53
    connect \B 5'11100
    connect \A \addr
  end
  cell $eq \:175
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 5
    parameter \B_SIGNED 0
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $auto$ghdl.cc:827:import_module$52
    connect \B 5'11000
    connect \A \addr
  end
  cell $eq \:173
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 5
    parameter \B_SIGNED 0
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $auto$ghdl.cc:827:import_module$51
    connect \B 5'10100
    connect \A \addr
  end
  cell $eq \:171
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 5
    parameter \B_SIGNED 0
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $auto$ghdl.cc:827:import_module$50
    connect \B 5'10000
    connect \A \addr
  end
  cell $eq \:169
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $auto$ghdl.cc:827:import_module$49
    connect \B 4'1100
    connect \A \addr
  end
  cell $eq \:167
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $auto$ghdl.cc:827:import_module$48
    connect \B 4'1000
    connect \A \addr
  end
  cell $logic_not \:163
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $auto$ghdl.cc:827:import_module$46
    connect \A \addr
  end
  cell $or \:159
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \intr_o
    connect \B $auto$ghdl.cc:827:import_module$44
    connect \A $auto$ghdl.cc:827:import_module$43
  end
  cell $and \:158
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $auto$ghdl.cc:827:import_module$44
    connect \B \reg_int_en [1]
    connect \A \reg_int_sts [1]
  end
  cell $and \:155
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $auto$ghdl.cc:827:import_module$43
    connect \B \reg_int_en [0]
    connect \A \reg_int_sts [0]
  end
  cell $mux \:152
    parameter \WIDTH 32
    connect \Y \load_val
    connect \S $auto$ghdl.cc:827:import_module$37
    connect \B \wdata
    connect \A \reg_load
  end
  cell $mux \:146
    parameter \WIDTH 1
    connect \Y \load_cmd
    connect \S $auto$ghdl.cc:827:import_module$37
    connect \B 1'1
    connect \A 1'0
  end
  cell $and \:145
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $auto$ghdl.cc:827:import_module$37
    connect \B $auto$ghdl.cc:827:import_module$35
    connect \A $auto$ghdl.cc:827:import_module$36
  end
  cell $eq \:144
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 3
    parameter \B_SIGNED 0
    parameter \A_WIDTH 6
    parameter \A_SIGNED 0
    connect \Y $auto$ghdl.cc:827:import_module$36
    connect \B 3'100
    connect \A \addr
  end
  cell $and \:142
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $auto$ghdl.cc:827:import_module$35
    connect \B \cs
    connect \A \we
  end
  connect \cap_en \reg_ctrl [6]
  connect \cmp_val \reg_cmp
  connect \dir \reg_ctrl [3]
  connect \en \reg_ctrl [0]
  connect \ext_en \reg_ctrl [5]
  connect \mode \reg_ctrl [1]
  connect \pre_en \reg_ctrl [2]
  connect \pre_val \reg_pre [15:0]
  connect \pwm_en \reg_ctrl [4]
  connect \reg_int_sts [31:2] 30'000000000000000000000000000000
end
module \timer_core_Brtl
  wire output 19 \trigger_o
  wire \tick
  wire input 2 \rst_n
  wire output 18 \pwm_o
  wire input 6 \pwm_en
  attribute \init 16'0000000000000000
  wire width 16 \prescaler
  wire width 16 input 9 \pre_val
  wire input 8 \pre_en
  attribute \init 1'0
  wire \op_done
  wire input 4 \mode
  wire width 32 input 10 \load_val
  wire input 12 \load_cmd
  wire output 20 \irq
  wire \ext_tick
  wire \ext_meas_re
  wire input 13 \ext_meas_i
  attribute \init 1'0
  wire \ext_meas_d
  wire input 7 \ext_en
  wire input 3 \en
  wire input 5 \dir
  wire width 32 output 15 \current_val
  attribute \init 0
  wire width 32 \counter
  wire width 32 input 11 \cmp_val
  attribute \init 1'0
  wire \clk_tick
  wire input 1 \clk
  wire width 32 output 16 \capture_val
  wire output 17 \capture_stb
  wire \capture_re
  wire input 14 \capture_i
  attribute \init 1'0
  wire \capture_d
  wire width 32 $auto$ghdl.cc:827:import_module$176
  wire $auto$ghdl.cc:827:import_module$174
  wire $auto$ghdl.cc:827:import_module$173
  wire $auto$ghdl.cc:827:import_module$172
  wire $auto$ghdl.cc:827:import_module$171
  wire $auto$ghdl.cc:827:import_module$170
  wire width 32 $auto$ghdl.cc:827:import_module$167
  wire $auto$ghdl.cc:827:import_module$165
  wire width 32 $auto$ghdl.cc:827:import_module$164
  wire $auto$ghdl.cc:827:import_module$162
  wire width 32 $auto$ghdl.cc:827:import_module$161
  wire $auto$ghdl.cc:827:import_module$159
  wire width 32 $auto$ghdl.cc:827:import_module$158
  wire $auto$ghdl.cc:827:import_module$156
  wire width 32 $auto$ghdl.cc:827:import_module$155
  wire width 32 $auto$ghdl.cc:827:import_module$154
  wire width 32 $auto$ghdl.cc:827:import_module$152
  wire $auto$ghdl.cc:827:import_module$150
  wire width 32 $auto$ghdl.cc:827:import_module$149
  wire width 32 $auto$ghdl.cc:827:import_module$148
  wire $auto$ghdl.cc:827:import_module$145
  wire $auto$ghdl.cc:827:import_module$140
  wire width 16 $auto$ghdl.cc:827:import_module$139
  wire $auto$ghdl.cc:827:import_module$138
  wire width 16 $auto$ghdl.cc:827:import_module$137
  wire $auto$ghdl.cc:827:import_module$136
  wire width 16 $auto$ghdl.cc:827:import_module$135
  wire $auto$ghdl.cc:827:import_module$134
  wire width 16 $auto$ghdl.cc:827:import_module$133
  wire width 16 $auto$ghdl.cc:827:import_module$132
  wire $auto$ghdl.cc:827:import_module$131
  wire $auto$ghdl.cc:827:import_module$130
  wire $auto$ghdl.cc:827:import_module$129
  wire $auto$ghdl.cc:827:import_module$127
  wire $auto$ghdl.cc:827:import_module$125
  wire $auto$ghdl.cc:827:import_module$124
  wire $auto$ghdl.cc:827:import_module$123
  wire $auto$ghdl.cc:827:import_module$122
  wire $auto$ghdl.cc:827:import_module$121
  wire $auto$ghdl.cc:827:import_module$120
  wire $auto$ghdl.cc:827:import_module$119
  wire $auto$ghdl.cc:827:import_module$118
  wire $auto$ghdl.cc:827:import_module$117
  wire $auto$ghdl.cc:827:import_module$116
  wire $auto$ghdl.cc:827:import_module$115
  wire $auto$ghdl.cc:827:import_module$114
  wire $auto$ghdl.cc:827:import_module$113
  wire $auto$ghdl.cc:827:import_module$112
  wire $auto$ghdl.cc:827:import_module$111
  wire $auto$ghdl.cc:827:import_module$110
  wire $auto$ghdl.cc:827:import_module$107
  wire $auto$ghdl.cc:827:import_module$105
  cell $adff \:467
    parameter \WIDTH 1
    parameter \CLK_POLARITY 1
    parameter \ARST_VALUE 1'0
    parameter \ARST_POLARITY 0
    connect \Q \op_done
    connect \D $auto$ghdl.cc:827:import_module$125
    connect \CLK \clk
    connect \ARST \rst_n
  end
  cell $adff \:466
    parameter \WIDTH 1
    parameter \CLK_POLARITY 1
    parameter \ARST_VALUE 1'0
    parameter \ARST_POLARITY 0
    connect \Q \capture_d
    connect \D \capture_i
    connect \CLK \clk
    connect \ARST \rst_n
  end
  cell $adff \:465
    parameter \WIDTH 1
    parameter \CLK_POLARITY 1
    parameter \ARST_VALUE 1'0
    parameter \ARST_POLARITY 0
    connect \Q \ext_meas_d
    connect \D \ext_meas_i
    connect \CLK \clk
    connect \ARST \rst_n
  end
  cell $adff \:464
    parameter \WIDTH 1
    parameter \CLK_POLARITY 1
    parameter \ARST_VALUE 1'0
    parameter \ARST_POLARITY 0
    connect \Q \clk_tick
    connect \D $auto$ghdl.cc:827:import_module$140
    connect \CLK \clk
    connect \ARST \rst_n
  end
  cell $adff \:463
    parameter \WIDTH 16
    parameter \CLK_POLARITY 1
    parameter \ARST_VALUE 16'0000000000000000
    parameter \ARST_POLARITY 0
    connect \Q \prescaler
    connect \D $auto$ghdl.cc:827:import_module$139
    connect \CLK \clk
    connect \ARST \rst_n
  end
  cell $adff \:462
    parameter \WIDTH 32
    parameter \CLK_POLARITY 1
    parameter \ARST_VALUE 0
    parameter \ARST_POLARITY 0
    connect \Q \counter
    connect \D $auto$ghdl.cc:827:import_module$167
    connect \CLK \clk
    connect \ARST \rst_n
  end
  cell $adff \:461
    parameter \WIDTH 1
    parameter \CLK_POLARITY 1
    parameter \ARST_VALUE 1'0
    parameter \ARST_POLARITY 0
    connect \Q \irq
    connect \D $auto$ghdl.cc:827:import_module$165
    connect \CLK \clk
    connect \ARST \rst_n
  end
  cell $adff \:460
    parameter \WIDTH 1
    parameter \CLK_POLARITY 1
    parameter \ARST_VALUE 1'0
    parameter \ARST_POLARITY 0
    connect \Q \trigger_o
    connect \D $auto$ghdl.cc:827:import_module$165
    connect \CLK \clk
    connect \ARST \rst_n
  end
  cell $adff \:459
    parameter \WIDTH 1
    parameter \CLK_POLARITY 1
    parameter \ARST_VALUE 1'0
    parameter \ARST_POLARITY 0
    connect \Q \capture_stb
    connect \D $auto$ghdl.cc:827:import_module$127
    connect \CLK \clk
    connect \ARST \rst_n
  end
  cell $adff \:458
    parameter \WIDTH 32
    parameter \CLK_POLARITY 1
    parameter \ARST_VALUE 0
    parameter \ARST_POLARITY 0
    connect \Q \capture_val
    connect \D $auto$ghdl.cc:827:import_module$176
    connect \CLK \clk
    connect \ARST \rst_n
  end
  cell $mux \:457
    parameter \WIDTH 32
    connect \Y $auto$ghdl.cc:827:import_module$176
    connect \S \capture_re
    connect \B \counter
    connect \A \capture_val
  end
  cell $mux \:455
    parameter \WIDTH 1
    connect \Y \pwm_o
    connect \S \pwm_en
    connect \B $auto$ghdl.cc:827:import_module$174
    connect \A 1'0
  end
  cell $mux \:453
    parameter \WIDTH 1
    connect \Y $auto$ghdl.cc:827:import_module$174
    connect \S \dir
    connect \B $auto$ghdl.cc:827:import_module$173
    connect \A $auto$ghdl.cc:827:import_module$171
  end
  cell $mux \:452
    parameter \WIDTH 1
    connect \Y $auto$ghdl.cc:827:import_module$173
    connect \S $auto$ghdl.cc:827:import_module$172
    connect \B 1'1
    connect \A 1'0
  end
  cell $lt \:449
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 32
    parameter \B_SIGNED 0
    parameter \A_WIDTH 32
    parameter \A_SIGNED 0
    connect \Y $auto$ghdl.cc:827:import_module$172
    connect \B \cmp_val
    connect \A \counter
  end
  cell $mux \:448
    parameter \WIDTH 1
    connect \Y $auto$ghdl.cc:827:import_module$171
    connect \S $auto$ghdl.cc:827:import_module$170
    connect \B 1'1
    connect \A 1'0
  end
  cell $le \:445
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 32
    parameter \B_SIGNED 0
    parameter \A_WIDTH 32
    parameter \A_SIGNED 0
    connect \Y $auto$ghdl.cc:827:import_module$170
    connect \B \cmp_val
    connect \A \counter
  end
  cell $mux \:430
    parameter \WIDTH 32
    connect \Y $auto$ghdl.cc:827:import_module$167
    connect \S \load_cmd
    connect \B \load_val
    connect \A $auto$ghdl.cc:827:import_module$164
  end
  cell $mux \:427
    parameter \WIDTH 1
    connect \Y $auto$ghdl.cc:827:import_module$165
    connect \S \load_cmd
    connect \B 1'0
    connect \A $auto$ghdl.cc:827:import_module$162
  end
  cell $mux \:425
    parameter \WIDTH 32
    connect \Y $auto$ghdl.cc:827:import_module$164
    connect \S $auto$ghdl.cc:827:import_module$145
    connect \B $auto$ghdl.cc:827:import_module$161
    connect \A \counter
  end
  cell $mux \:422
    parameter \WIDTH 1
    connect \Y $auto$ghdl.cc:827:import_module$162
    connect \S $auto$ghdl.cc:827:import_module$145
    connect \B $auto$ghdl.cc:827:import_module$159
    connect \A 1'0
  end
  cell $mux \:420
    parameter \WIDTH 32
    connect \Y $auto$ghdl.cc:827:import_module$161
    connect \S \dir
    connect \B $auto$ghdl.cc:827:import_module$158
    connect \A $auto$ghdl.cc:827:import_module$152
  end
  cell $mux \:418
    parameter \WIDTH 1
    connect \Y $auto$ghdl.cc:827:import_module$159
    connect \S \dir
    connect \B $auto$ghdl.cc:827:import_module$156
    connect \A $auto$ghdl.cc:827:import_module$150
  end
  cell $mux \:417
    parameter \WIDTH 32
    connect \Y $auto$ghdl.cc:827:import_module$158
    connect \S $auto$ghdl.cc:827:import_module$120
    connect \B $auto$ghdl.cc:827:import_module$154
    connect \A $auto$ghdl.cc:827:import_module$155
  end
  cell $mux \:413
    parameter \WIDTH 1
    connect \Y $auto$ghdl.cc:827:import_module$156
    connect \S $auto$ghdl.cc:827:import_module$120
    connect \B 1'1
    connect \A 1'0
  end
  cell $add \:410
    parameter \Y_WIDTH 32
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 32
    parameter \A_SIGNED 0
    connect \Y $auto$ghdl.cc:827:import_module$155
    connect \B 1'1
    connect \A \counter
  end
  cell $mux \:408
    parameter \WIDTH 32
    connect \Y $auto$ghdl.cc:827:import_module$154
    connect \S \mode
    connect \B 0
    connect \A \load_val
  end
  cell $mux \:405
    parameter \WIDTH 32
    connect \Y $auto$ghdl.cc:827:import_module$152
    connect \S $auto$ghdl.cc:827:import_module$118
    connect \B $auto$ghdl.cc:827:import_module$148
    connect \A $auto$ghdl.cc:827:import_module$149
  end
  cell $mux \:401
    parameter \WIDTH 1
    connect \Y $auto$ghdl.cc:827:import_module$150
    connect \S $auto$ghdl.cc:827:import_module$118
    connect \B 1'1
    connect \A 1'0
  end
  cell $sub \:398
    parameter \Y_WIDTH 32
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 32
    parameter \A_SIGNED 0
    connect \Y $auto$ghdl.cc:827:import_module$149
    connect \B 1'1
    connect \A \counter
  end
  cell $mux \:396
    parameter \WIDTH 32
    connect \Y $auto$ghdl.cc:827:import_module$148
    connect \S \mode
    connect \B \load_val
    connect \A 0
  end
  cell $and \:391
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $auto$ghdl.cc:827:import_module$145
    connect \B $auto$ghdl.cc:827:import_module$112
    connect \A $auto$ghdl.cc:827:import_module$115
  end
  cell $mux \:384
    parameter \WIDTH 1
    connect \Y \tick
    connect \S \ext_en
    connect \B \ext_tick
    connect \A \clk_tick
  end
  cell $mux \:376
    parameter \WIDTH 1
    connect \Y $auto$ghdl.cc:827:import_module$140
    connect \S \load_cmd
    connect \B 1'0
    connect \A $auto$ghdl.cc:827:import_module$138
  end
  cell $mux \:374
    parameter \WIDTH 16
    connect \Y $auto$ghdl.cc:827:import_module$139
    connect \S \load_cmd
    connect \B \pre_val
    connect \A $auto$ghdl.cc:827:import_module$137
  end
  cell $mux \:373
    parameter \WIDTH 1
    connect \Y $auto$ghdl.cc:827:import_module$138
    connect \S $auto$ghdl.cc:827:import_module$130
    connect \B $auto$ghdl.cc:827:import_module$136
    connect \A 1'0
  end
  cell $mux \:371
    parameter \WIDTH 16
    connect \Y $auto$ghdl.cc:827:import_module$137
    connect \S $auto$ghdl.cc:827:import_module$130
    connect \B $auto$ghdl.cc:827:import_module$135
    connect \A \prescaler
  end
  cell $mux \:370
    parameter \WIDTH 1
    connect \Y $auto$ghdl.cc:827:import_module$136
    connect \S \pre_en
    connect \B $auto$ghdl.cc:827:import_module$134
    connect \A 1'1
  end
  cell $mux \:368
    parameter \WIDTH 16
    connect \Y $auto$ghdl.cc:827:import_module$135
    connect \S \pre_en
    connect \B $auto$ghdl.cc:827:import_module$133
    connect \A 16'0000000000000000
  end
  cell $mux \:366
    parameter \WIDTH 1
    connect \Y $auto$ghdl.cc:827:import_module$134
    connect \S $auto$ghdl.cc:827:import_module$131
    connect \B 1'1
    connect \A 1'0
  end
  cell $mux \:363
    parameter \WIDTH 16
    connect \Y $auto$ghdl.cc:827:import_module$133
    connect \S $auto$ghdl.cc:827:import_module$131
    connect \B \pre_val
    connect \A $auto$ghdl.cc:827:import_module$132
  end
  cell $sub \:362
    parameter \Y_WIDTH 16
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 16
    parameter \A_SIGNED 0
    connect \Y $auto$ghdl.cc:827:import_module$132
    connect \B 1'1
    connect \A \prescaler
  end
  cell $logic_not \:360
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 16
    parameter \A_SIGNED 0
    connect \Y $auto$ghdl.cc:827:import_module$131
    connect \A \prescaler
  end
  cell $and \:358
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $auto$ghdl.cc:827:import_module$130
    connect \B \en
    connect \A $auto$ghdl.cc:827:import_module$129
  end
  cell $not \:357
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $auto$ghdl.cc:827:import_module$129
    connect \A \ext_en
  end
  cell $mux \:345
    parameter \WIDTH 1
    connect \Y $auto$ghdl.cc:827:import_module$127
    connect \S \capture_re
    connect \B 1'1
    connect \A 1'0
  end
  cell $mux \:333
    parameter \WIDTH 1
    connect \Y $auto$ghdl.cc:827:import_module$125
    connect \S $auto$ghdl.cc:827:import_module$111
    connect \B 1'0
    connect \A $auto$ghdl.cc:827:import_module$124
  end
  cell $mux \:331
    parameter \WIDTH 1
    connect \Y $auto$ghdl.cc:827:import_module$124
    connect \S $auto$ghdl.cc:827:import_module$116
    connect \B $auto$ghdl.cc:827:import_module$123
    connect \A \op_done
  end
  cell $mux \:330
    parameter \WIDTH 1
    connect \Y $auto$ghdl.cc:827:import_module$123
    connect \S $auto$ghdl.cc:827:import_module$119
    connect \B 1'1
    connect \A $auto$ghdl.cc:827:import_module$122
  end
  cell $mux \:328
    parameter \WIDTH 1
    connect \Y $auto$ghdl.cc:827:import_module$122
    connect \S $auto$ghdl.cc:827:import_module$121
    connect \B 1'1
    connect \A \op_done
  end
  cell $and \:326
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $auto$ghdl.cc:827:import_module$121
    connect \B \dir
    connect \A $auto$ghdl.cc:827:import_module$120
  end
  cell $eq \:325
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 32
    parameter \B_SIGNED 0
    parameter \A_WIDTH 32
    parameter \A_SIGNED 0
    connect \Y $auto$ghdl.cc:827:import_module$120
    connect \B \load_val
    connect \A \counter
  end
  cell $and \:324
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $auto$ghdl.cc:827:import_module$119
    connect \B $auto$ghdl.cc:827:import_module$117
    connect \A $auto$ghdl.cc:827:import_module$118
  end
  cell $logic_not \:323
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 32
    parameter \A_SIGNED 0
    connect \Y $auto$ghdl.cc:827:import_module$118
    connect \A \counter
  end
  cell $not \:321
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $auto$ghdl.cc:827:import_module$117
    connect \A \dir
  end
  cell $and \:320
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $auto$ghdl.cc:827:import_module$116
    connect \B $auto$ghdl.cc:827:import_module$114
    connect \A $auto$ghdl.cc:827:import_module$115
  end
  cell $not \:319
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $auto$ghdl.cc:827:import_module$115
    connect \A \op_done
  end
  cell $and \:318
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $auto$ghdl.cc:827:import_module$114
    connect \B $auto$ghdl.cc:827:import_module$112
    connect \A $auto$ghdl.cc:827:import_module$113
  end
  cell $not \:317
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $auto$ghdl.cc:827:import_module$113
    connect \A \mode
  end
  cell $and \:316
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $auto$ghdl.cc:827:import_module$112
    connect \B \en
    connect \A \tick
  end
  cell $or \:315
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $auto$ghdl.cc:827:import_module$111
    connect \B $auto$ghdl.cc:827:import_module$110
    connect \A \load_cmd
  end
  cell $not \:314
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $auto$ghdl.cc:827:import_module$110
    connect \A \en
  end
  cell $and \:309
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \capture_re
    connect \B $auto$ghdl.cc:827:import_module$107
    connect \A \capture_i
  end
  cell $not \:308
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $auto$ghdl.cc:827:import_module$107
    connect \A \capture_d
  end
  cell $and \:307
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \ext_tick
    connect \B $auto$ghdl.cc:827:import_module$105
    connect \A \ext_meas_i
  end
  cell $not \:306
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $auto$ghdl.cc:827:import_module$105
    connect \A \ext_meas_d
  end
  connect \current_val \counter
  connect \ext_meas_re \ext_tick
end
attribute \top 1
module \timer_apb
  wire \we
  wire \u_timer_regs:48
  wire \u_timer_regs:47
  wire width 32 \u_timer_regs:46
  wire width 32 \u_timer_regs:45
  wire width 16 \u_timer_regs:44
  wire \u_timer_regs:43
  wire \u_timer_regs:41
  wire \u_timer_regs:40
  wire \u_timer_regs:39
  wire \u_timer_regs:38
  wire \u_timer_regs:37
  wire width 32 \u_timer_regs:36
  wire \u_timer_core:80
  wire \u_timer_core:79
  wire \u_timer_core:78
  wire \u_timer_core:77
  wire width 32 \u_timer_core:76
  wire width 32 \u_timer_core:75
  wire output 16 \trigger_o
  wire \reg_we
  wire width 32 \reg_wdata
  wire \reg_re
  wire width 32 \reg_rdata_wire
  attribute \unused_bits "6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31"
  wire width 32 \reg_addr
  wire width 32 \rdata
  wire input 7 \pwrite
  wire output 15 \pwm_o
  wire \pwm_en
  wire width 32 input 8 \pwdata
  wire width 4 input 9 \pstrb
  wire output 14 \pslverr
  wire input 5 \psel
  wire input 2 \presetn
  wire output 12 \pready
  wire width 16 \pre_val
  wire \pre_en
  wire width 32 output 13 \prdata
  wire width 3 input 4 \pprot
  wire input 6 \penable
  wire input 1 \pclk
  wire width 32 input 3 \paddr
  wire \mode
  wire width 32 \load_val
  wire \load_cmd
  wire output 17 \irq
  wire input 10 \ext_meas_i
  wire \ext_en
  wire \en
  wire \dir
  wire width 32 \current_val
  wire \cs
  wire \core_irq_pulse
  wire \core_intr
  wire width 32 \cmp_val
  wire width 32 \capture_val
  wire \capture_stb
  wire input 11 \capture_i
  wire width 6 \addr
  attribute \unused_bits "0 1 2 3"
  wire width 4 $auto$ghdl.cc:827:import_module$8
  attribute \unused_bits "0"
  wire $auto$ghdl.cc:827:import_module$16
  cell \timer_regs_Brtl \u_timer_regs
    connect \we \reg_we
    connect \wdata \reg_wdata
    connect \rst_n \presetn
    connect \rdata \reg_rdata_wire
    connect \pwm_en \pwm_en
    connect \pre_val \pre_val
    connect \pre_en \pre_en
    connect \mode \mode
    connect \load_val \load_val
    connect \load_cmd \load_cmd
    connect \intr_o \irq
    connect \ext_en \ext_en
    connect \en \en
    connect \dir \dir
    connect \current_val \current_val
    connect \cs \cs
    connect \core_irq \core_irq_pulse
    connect \cmp_val \cmp_val
    connect \clk \pclk
    connect \capture_val \capture_val
    connect \capture_stb \capture_stb
    connect \cap_en $auto$ghdl.cc:827:import_module$16
    connect \addr \reg_addr [5:0]
  end
  cell \timer_core_Brtl \u_timer_core
    connect \trigger_o \trigger_o
    connect \rst_n \presetn
    connect \pwm_o \pwm_o
    connect \pwm_en \pwm_en
    connect \pre_val \pre_val
    connect \pre_en \pre_en
    connect \mode \mode
    connect \load_val \load_val
    connect \load_cmd \load_cmd
    connect \irq \core_irq_pulse
    connect \ext_meas_i \ext_meas_i
    connect \ext_en \ext_en
    connect \en \en
    connect \dir \dir
    connect \current_val \current_val
    connect \cmp_val \cmp_val
    connect \clk \pclk
    connect \capture_val \capture_val
    connect \capture_stb \capture_stb
    connect \capture_i \capture_i
  end
  cell \apb_slave_adapter_Brtl_32_32 \u_apb_adapter
    connect \reg_we \reg_we
    connect \reg_wdata \reg_wdata
    connect \reg_re \reg_re
    connect \reg_rdata \reg_rdata_wire
    connect \reg_be $auto$ghdl.cc:827:import_module$8
    connect \reg_addr \reg_addr
    connect \pwrite \pwrite
    connect \pwdata \pwdata
    connect \pstrb \pstrb
    connect \pslverr \pslverr
    connect \psel \psel
    connect \presetn \presetn
    connect \pready \pready
    connect \prdata \prdata
    connect \pprot \pprot
    connect \penable \penable
    connect \pclk \pclk
    connect \paddr \paddr
  end
  cell $or \:34
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \cs
    connect \B \reg_re
    connect \A \reg_we
  end
  connect \addr \reg_addr [5:0]
  connect \core_intr \irq
  connect \rdata \reg_rdata_wire
  connect \u_timer_core:75 \current_val
  connect \u_timer_core:76 \capture_val
  connect \u_timer_core:77 \capture_stb
  connect \u_timer_core:78 \pwm_o
  connect \u_timer_core:79 \trigger_o
  connect \u_timer_core:80 \core_irq_pulse
  connect \u_timer_regs:36 \reg_rdata_wire
  connect \u_timer_regs:37 \en
  connect \u_timer_regs:38 \mode
  connect \u_timer_regs:39 \dir
  connect \u_timer_regs:40 \pwm_en
  connect \u_timer_regs:41 \ext_en
  connect \u_timer_regs:43 \pre_en
  connect \u_timer_regs:44 \pre_val
  connect \u_timer_regs:45 \load_val
  connect \u_timer_regs:46 \cmp_val
  connect \u_timer_regs:47 \load_cmd
  connect \u_timer_regs:48 \irq
  connect \we \reg_we
end
module \apb_slave_adapter_Brtl_32_32
  wire output 16 \reg_we
  wire width 32 output 15 \reg_wdata
  wire output 17 \reg_re
  wire width 32 input 10 \reg_rdata
  wire width 4 output 18 \reg_be
  wire width 32 output 14 \reg_addr
  wire input 7 \pwrite
  wire width 32 input 8 \pwdata
  wire width 4 input 9 \pstrb
  wire output 13 \pslverr
  wire input 5 \psel
  wire input 2 \presetn
  wire output 12 \pready
  wire width 32 output 11 \prdata
  wire width 3 input 4 \pprot
  wire input 6 \penable
  wire input 1 \pclk
  wire width 32 input 3 \paddr
  wire $auto$ghdl.cc:827:import_module$33
  wire $auto$ghdl.cc:827:import_module$32
  wire $auto$ghdl.cc:827:import_module$30
  wire $auto$ghdl.cc:827:import_module$29
  cell $mux \:111
    parameter \WIDTH 1
    connect \Y \reg_re
    connect \S $auto$ghdl.cc:827:import_module$33
    connect \B 1'1
    connect \A 1'0
  end
  cell $and \:110
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $auto$ghdl.cc:827:import_module$33
    connect \B \psel
    connect \A $auto$ghdl.cc:827:import_module$32
  end
  cell $not \:109
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $auto$ghdl.cc:827:import_module$32
    connect \A \pwrite
  end
  cell $mux \:106
    parameter \WIDTH 1
    connect \Y \reg_we
    connect \S $auto$ghdl.cc:827:import_module$30
    connect \B 1'1
    connect \A 1'0
  end
  cell $and \:105
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $auto$ghdl.cc:827:import_module$30
    connect \B $auto$ghdl.cc:827:import_module$29
    connect \A \pwrite
  end
  cell $and \:104
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $auto$ghdl.cc:827:import_module$29
    connect \B \psel
    connect \A \penable
  end
  connect \prdata \reg_rdata
  connect \pready 1'1
  connect \pslverr 1'0
  connect \reg_addr \paddr
  connect \reg_be \pstrb
  connect \reg_wdata \pwdata
end
